{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_aarch64_umaxv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmax_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 0, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "GlobalObject", ">", "(", "LHS", ")", "||", "!", "isa", "<", "GlobalVariable", ">", "(", "RHS", ")", "||", "LHS", "->", "isThreadLocal", "(", ")", "||", "RHS", "->", "isThreadLocal", "(", ")", "||", "RHS", "->", "getName", "(", ")", "!=", "<STR_LIT>", "||", "!", "RHS", "->", "hasExternalLinkage", "(", ")", "||", "cast", "<", "GlobalVariable", ">", "(", "RHS", ")", "->", "hasInitializer", "(", ")", "||", "RHS", "->", "hasSection", "(", ")", ")", "return", "nullptr", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "LHS", ")", ",", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetObjectFile17", "Func": "lowerRelativeReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1, "Length": 90, "Cover_Rate": 0.6293706293706294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "GetExternalSymbolSymbol", "(", "Name", ")", ")", ";", "if", "(", "WasmSym", "->", "getType", "(", ")", ".", "hasValue", "(", ")", ")", "return", "WasmSym", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "getSubtarget", "(", ")", ";", "if", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", "{", "bool", "Mutable", "=", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "WasmSym", "->", "setGlobalType", "(", "<STR_LIT>", "{", "uint8_t", "(", "Subtarget", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Mutable", "}", ")", ";", "return", "WasmSym", ";", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "WasmSym", "->", "setTagType", "(", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "WasmSym", "->", "setWeak", "(", "true", ")", ";", "WasmSym", "->", "setExternal", "(", "true", ")", ";", "Params", ".", "push_back", "(", "Subtarget", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", "::", "I64", ":", "<STR_LIT>", "::", "I32", ")", ";", "}", "else", "{", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["getLibcallSignature", "(", "Subtarget", ",", "Name", ",", "Returns", ",", "Params", ")", ";"], "File": "WebAssemblyAsmPrinter26", "Func": "getOrCreateWasmSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2, "Length": 206, "Cover_Rate": 0.7079037800687286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AS", "!=", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "&&", "AS", "!=", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "false", ";", "if", "(", "!", "LI", ".", "isSimple", "(", ")", ")", "return", "false", ";", "auto", "*", "Ty", "=", "LI", ".", "getType", "(", ")", ";", "if", "(", "Ty", "->", "isAggregateType", "(", ")", ")", "return", "false", ";", "unsigned", "TySize", "=", "DL", "->", "getTypeStoreSize", "(", "Ty", ")", ";"], "ground_truth": ["if", "(", "TySize", ">=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "AMDGPULateCodeGenPrepare", "Func": "canWidenScalarExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3, "Length": 69, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Index", "==", "<NUM_LIT>", "&&", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", "->", "isImplicitDef", "(", ")", ")", "{", "if", "(", "!", "emitInsertSubreg", "(", "DstReg", ",", "InsertReg", ",", "I", ",", "MRI", ",", "MF", ")", ")", "return", "false", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "bool", "HasAVX", "=", "STI", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "STI", ".", "hasAVX512", "(", ")", ";", "bool", "HasVLX", "=", "STI", ".", "hasVLX", "(", ")", ";", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "InsertRegTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "HasVLX", ")", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "HasAVX", ")", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "X86InstructionSelector (2)", "Func": "selectInsert", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4, "Length": 130, "Cover_Rate": 0.3385416666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "mem", "=", "gen_frame_mem", "(", "DImode", ",", "stack_pointer_rtx", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "DImode", ",", "gen_rtx_REG", "(", "DImode", ",", "j", ")", ",", "mem", ")", ";", "tmp", "=", "emit_insn", "(", "tmp", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "SImode", ",", "j", ")", ",", "NULL_RTX", ")", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "SImode", ",", "j", "+", "<NUM_LIT>", ")", ",", "dwarf", ")", ";", "REG_NOTES", "(", "tmp", ")", "=", "dwarf", ";", "offset", "+=", "<NUM_LIT>", ";", "j", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "j", "!=", "PC_REGNUM", ")", "{", "if", "(", "offset", ">", "<NUM_LIT>", ")", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "else", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "stack_pointer_rtx", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "j", ")", ",", "mem", ")", ";", "tmp", "=", "emit_insn", "(", "tmp", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["REG_NOTES", "(", "tmp", ")", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "SImode", ",", "j", ")", ",", "NULL_RTX", ")", ";"], "File": "arm4", "Func": "arm_emit_ldrd_pop", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5, "Length": 179, "Cover_Rate": 0.3638211382113821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrwq_z_sv4si", "(", "(", "__builtin_neon_si", "*", ")", "__base", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrwq_z_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nds32_address_cost_impl", "(", "rtx", "address", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed_p", ")", "{", "if", "(", "speed_p", ")", "{", "if", "(", "current_pass", "->", "tv_id", "==", "TV_FWPROP", ")", "return", "nds32_address_cost_speed_fwprop", "(", "address", ")", ";", "else", "return", "nds32_address_cost_speed_prefer", "(", "address", ")", ";"], "ground_truth": ["}"], "File": "nds32-cost", "Func": "nds32_address_cost_impl", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7, "Length": 45, "Cover_Rate": 0.8490566037735849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "unsigned", "InsertOpc", ",", "InsSubRegIdx", ";", "std", "::", "tie", "(", "InsertOpc", ",", "InsSubRegIdx", ")", "=", "getInsertVecEltOpInfo", "(", "FPRBank", ",", "ScalarTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "!", "Dst", ")", "Dst", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "auto", "InsElt", "=", "MIRBuilder", ".", "buildInstr", "(", "InsertOpc", ",", "{", "*", "Dst", "}", ",", "{", "WidenedOp1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "WidenedOp2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "InsElt", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitVectorConcat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8, "Length": 116, "Cover_Rate": 0.32492997198879553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "<STR_LIT>", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "true", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "CreateCopyOfByValArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9, "Length": 80, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "TBB", "=", "MBB", "->", "back", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "if", "(", "TBB", "!=", "infoSucc", ".", "MBB", ")", "{", "MachineInstr", "*", "branchMI", "=", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "predicates", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "predicates", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "branchMI", ")", ";", "}", "}", "if", "(", "insertExplicitBranch", ")", "{", "assert", "(", "MBB", "->", "isSuccessor", "(", "succ", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "branchMI", "=", "TII", "->", "addDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "succ", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "branchMI", ")", ";"], "File": "TMS320C64XIfConversion", "Func": "patchTerminators", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10, "Length": 181, "Cover_Rate": 0.663003663003663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NBits", ";", "const", "bool", "CanHaveExtraUses", "=", "Subtarget", "->", "hasBMI2", "(", ")", ";", "auto", "checkUses", "=", "[", "CanHaveExtraUses", "]", "(", "SDValue", "Op", ",", "unsigned", "NUses", ")", "{", "return", "CanHaveExtraUses", "||", "Op", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "NUses", ",", "Op", ".", "getResNo", "(", ")", ")", ";", "}", ";", "auto", "checkOneUse", "=", "[", "checkUses", "]", "(", "SDValue", "Op", ")", "{", "return", "checkUses", "(", "Op", ",", "<NUM_LIT>", ")", ";", "}", ";", "auto", "checkTwoUse", "=", "[", "checkUses", "]", "(", "SDValue", "Op", ")", "{", "return", "checkUses", "(", "Op", ",", "<NUM_LIT>", ")", ";", "}", ";", "auto", "matchPatternA", "=", "[", "&", "checkOneUse", ",", "&", "NBits", "]", "(", "SDValue", "Mask", ")", "->", "bool", "{", "if", "(", "Mask", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "checkOneUse", "(", "Mask", ")", ")", "return", "false", ";", "if", "(", "!", "isAllOnesConstant", "(", "Mask", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "SDValue", "M0", "=", "Mask", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "M0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "checkOneUse", "(", "M0", ")", ")", "return", "false", ";", "if", "(", "!", "isOneConstant", "(", "M0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "NBits", "=", "M0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", ";", "auto", "matchPatternB", "=", "[", "&", "checkOneUse", ",", "&", "NBits", "]", "(", "SDValue", "Mask", ")", "->", "bool", "{", "if", "(", "!", "isBitwiseNot", "(", "Mask", ")", "||", "!", "checkOneUse", "(", "Mask", ")", ")", "return", "false", ";", "SDValue", "M0", "=", "Mask", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "M0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "checkOneUse", "(", "M0", ")", ")", "return", "false", ";", "if", "(", "!", "isAllOnesConstant", "(", "M0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "NBits", "=", "M0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", ";", "auto", "matchShiftAmt", "=", "[", "checkOneUse", ",", "Size", ",", "&", "NBits", "]", "(", "SDValue", "ShiftAmt", ")", "{", "if", "(", "ShiftAmt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ShiftAmt", "=", "ShiftAmt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "checkOneUse", "(", "ShiftAmt", ")", ")", "return", "false", ";", "}", "if", "(", "ShiftAmt", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "V0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShiftAmt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "V0", "||", "V0", "->", "getZExtValue", "(", ")", "!=", "Size", ")", "return", "false", ";", "NBits", "=", "ShiftAmt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG141", "Func": "matchBitExtract", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11, "Length": 400, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HeadCond", ".", "empty", "(", ")", "||", "!", "parseCond", "(", "HeadCond", ",", "HeadCmp", ")", ")", "{", "continue", ";", "}", "<STR_LIT>", "TrueCmp", ";", "if", "(", "TrueCond", ".", "empty", "(", ")", "||", "!", "parseCond", "(", "TrueCond", ",", "TrueCmp", ")", ")", "{", "continue", ";", "}", "const", "int", "HeadImm", "=", "(", "int", ")", "HeadCmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "int", "TrueImm", "=", "(", "int", ")", "TrueCmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "HeadCmp", ")", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HeadImm", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "TrueCmp", ")", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TrueImm", "<<", "'\\n'", ")", ";", "if", "(", "(", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", "||", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", ")", "&&", "std", "::", "abs", "(", "TrueImm", "-", "HeadImm", ")", "==", "<NUM_LIT>", ")", "{", "CmpInfo", "HeadCmpInfo", "=", "adjustCmp", "(", "HeadCmpMI", ",", "HeadCmp", ")", ";"], "ground_truth": ["CmpInfo", "TrueCmpInfo", "=", "adjustCmp", "(", "TrueCmpMI", ",", "TrueCmp", ")", ";"], "File": "AArch64ConditionOptimizer5", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12, "Length": 211, "Cover_Rate": 0.3470394736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "Op", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CallResult", ".", "first", ",", "CallResult", ".", "second", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "LowerTRAMPOLINE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13, "Length": 92, "Cover_Rate": 0.31724137931034485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "PtrVT", "==", "<STR_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "bool", "is31", "=", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "MFI", "->", "getStackSize", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "Naked", ")", ";", "unsigned", "FrameReg", "=", "is<ISA_LIT>64", "?", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "PPCISelLowering105", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14, "Length": 221, "Cover_Rate": 0.9567099567099567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmulhq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulhq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "unwind_info_type", "bpf_debug_unwind_info", "(", ")", "{"], "ground_truth": ["return", "UI_NONE", ";"], "File": "bpf", "Func": "bpf_debug_unwind_info", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 16, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Reg64", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Reg32", "=", "RI", ".", "getSubReg", "(", "Reg64", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg32", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Reg64", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg64", ")", ".", "addReg", "(", "Reg64", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZInstrInfo (2)2", "Func": "expandLoadStackGuard", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17, "Length": 99, "Cover_Rate": 0.4852941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshlq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vshlsv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshlq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "pos", "=", "InstIn", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "InstIn", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "int64_t", "size", "=", "InstIn", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "if", "(", "pos", "<", "<NUM_LIT>", ")", "return", ";", "InstIn", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "pos", "-", "<NUM_LIT>", ")", ";", "InstIn", ".", "setOpcode", "(", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["assert", "(", "pos", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "MipsDirectObjLower", "Func": "LowerDextDins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19, "Length": 98, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "HvxSelector", "::", "selectVAlign", "(", "SDNode", "*", "N", ")", "{", "SDValue", "Vv", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Vu", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "selectVAlign", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20, "Length": 30, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "XtensaFrameLowering1", "Func": "XtensaFrameLowering", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "CONST0_RTX", "(", "XFmode", ")", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_of_st", ";", "i", "++", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "st_reg", ",", "st_reg", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_DEAD", ",", "st_reg", ")", ";", "}"], "ground_truth": ["return", "num_of_st", ";"], "File": "i386", "Func": "zero_all_st_registers", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 22, "Length": 72, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Opc", "=", "<STR_LIT>", ";"], "File": "ARMISelLowering17", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 23, "Length": 37, "Cover_Rate": 0.3162393162393162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCGNode", "*", "getMCGNode", "(", ")", "const", "{", "return", "Node", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "getMCGNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 24, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst0", ")", ";", "Directive", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "Directive", ")", ";", "}", "else", "{", "MCInstLowering", ".", "LowerUnalignedLoadStore", "(", "MI", ",", "MCInsts", ")", ";", "for", "(", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "MCInsts", ".", "begin", "(", ")", ";", "I", "!=", "MCInsts", ".", "end", "(", ")", ";", "++", "I", ")", "OutStreamer", ".", "EmitInstruction", "(", "*", "I", ")", ";", "}", "return", ";", "}", "if", "(", "!", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Opc", "==", "<STR_LIT>", ")", "MCInstLowering", ".", "LowerCPLOAD", "(", "MI", ",", "MCInsts", ")", ";"], "File": "MipsAsmPrinter58", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 25, "Length": 99, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "return", "!", "<STR_LIT>", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 26, "Length": 40, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v4hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fslas16", "(", "__v4hi", "__A", ",", "__v4hi", "__B", ")", "{"], "ground_truth": ["return", "__builtin_vis_fslas16", "(", "__A", ",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_fslas16", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 27, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "getAddrModeUPBits", "(", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 28, "Length": 66, "Cover_Rate": 0.3384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SelectDS_GWS", "(", "N", ",", "IntrID", ")", ";", "return", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 29, "Length": 26, "Cover_Rate": 0.3058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "unsigned", "Opc", "=", "OpcTable", "[", "IsZext", "]", "[", "Is64Bit", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Is64Bit", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "SrcVT", ".", "SimpleTy", "<=", "<STR_LIT>", "&&", "RetVT", "==", "<STR_LIT>", ")", "{", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Op0", "=", "TmpReg", ";", "Op0IsKill", "=", "true", ";", "}"], "ground_truth": ["return", "FastEmitInst_rii", "(", "Opc", ",", "RC", ",", "Op0", ",", "Op0IsKill", ",", "ImmR", ",", "ImmS", ")", ";"], "File": "AArch64FastISel64", "Func": "emitLSL_ri", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 30, "Length": 117, "Cover_Rate": 0.3492537313432836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">=", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVSExtWRemoval", "Func": "isSignExtendingOpW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 31, "Length": 240, "Cover_Rate": 0.6075949367088608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useUnsafeMath", "(", ")", "const", "{", "return", "UseUnsafeMath", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget12", "Func": "useUnsafeMath", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 32, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "File": "MipsMCCodeEmitter23", "Func": "getBranchTargetOpValueMMPC10", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 33, "Length": 39, "Cover_Rate": 0.3786407766990291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "JumpOp", "=", "HasR6", "?", "JIC", ":", "JR", ";", "if", "(", "JumpOp", "==", "<STR_LIT>", "&&", "STI", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "JumpOp", "=", "<STR_LIT>", ";", "unsigned", "ATReg", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "Instr", "=", "BuildMI", "(", "*", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "JumpOp", ")", ")", ".", "addReg", "(", "ATReg", ")", ";"], "ground_truth": ["if", "(", "AddImm", ")", "Instr", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsBranchExpansion (2)", "Func": "buildProperJumpMI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 34, "Length": 74, "Cover_Rate": 0.3288888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ix86_vec_cost", "(", "machine_mode", "mode", ",", "int", "cost", ")", "{"], "ground_truth": ["if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "cost", ";"], "File": "i3868", "Func": "ix86_vec_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 35, "Length": 22, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "NewInst", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "Bitcast", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";", "}", "else", "{", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Src", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "Prepare", "(", ")", ";", "Value", "*", "Row", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Col", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Stride", ",", "Src", "}", ";", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "Value", "*", "NewInst", "=", "Builder", ".", "CreateLoad", "(", "Bitcast", "->", "getType", "(", ")", ",", "AllocaAddr", ")", ";", "Bitcast", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86LowerAMXType8", "Func": "transformBitcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 36, "Length": 134, "Cover_Rate": 0.3872832369942196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>V9TargetMachine", "::", "<ISA_LIT>V9TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine47", "Func": "SparcV9TargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 37, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveArch", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveCPU", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveTLSDescCall", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveLtorg", "(", "Loc", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveUnreq", "(", "Loc", ")", ";"], "File": "AArch64AsmParser10", "Func": "ParseDirective", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 38, "Length": 105, "Cover_Rate": 0.481651376146789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "isThumb", "&&", "(", "C", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "!", "isThumb", "&&", "<STR_LIT>", "(", "C", ")", "!=", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "isLegalCmpImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 39, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "CPU", ";"], "ground_truth": ["}"], "File": "MOSTargetMachine", "Func": "getCPU", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 40, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "LEGAsmPrinter1", "Func": "getPassName", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 41, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "T", "*", "getIfUnordered", "(", "T", "*", "MaybeT", ")", "{", "return", "MaybeT", "&&", "MaybeT", "->", "isUnordered", "(", ")", "?", "MaybeT", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "getIfUnordered", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 42, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "UpdateLoopRegisters", "(", "MachineInstr", "*", "MI", ")", "{", "unsigned", "nop", "=", "MI", "->", "getNumOperands", "(", ")", ";", "if", "(", "isLoopInstr", "(", "MI", ")", ")", "{", "nop", "=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "nop", ";", "i", "++", ")", "{", "MachineOperand", "*", "MO", "=", "&", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", "->", "isReg", "(", ")", ")", "{", "int", "lreg", "=", "SRegToNumber", "(", "MO", "->", "getReg", "(", ")", ")", ";", "if", "(", "lreg", ">=", "<NUM_LIT>", "&&", "lreg", "<=", "<NUM_LIT>", ")", "{", "unsigned", "rel", "=", "lreg", "-", "<NUM_LIT>", ";", "unsigned", "newcount", "=", "TransReg", "[", "rel", "]", ";", "assert", "(", "newcount", ">=", "<NUM_LIT>", "&&", "newcount", "<=", "<NUM_LIT>", ")", ";", "if", "(", "(", "unsigned", ")", "lreg", "!=", "newcount", ")", "{", "Register", "nreg", "=", "NumberToSReg", "(", "newcount", ")", ";"], "ground_truth": ["MO", "->", "setReg", "(", "nreg", ")", ";"], "File": "TPCUnHardwareLoops", "Func": "UpdateLoopRegisters", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 43, "Length": 141, "Cover_Rate": 0.9657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "HexagonISelLowering107", "Func": "getTargetNodeName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 44, "Length": 66, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FramePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "ReturnAddrSaveIndex", "(", "<NUM_LIT>", ")", ",", "SpillsCR", "(", "false", ")", ",", "LRStoreRequired", "(", "false", ")", ",", "MinReservedArea", "(", "<NUM_LIT>", ")", ",", "TailCallSPDelta", "(", "<NUM_LIT>", ")", ",", "HasFastCall", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo30", "Func": "PPCFunctionInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 45, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShAmt0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShAmt1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ShMsk0", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "ShAmt0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "ShAmt0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "{", "ShMsk0", "=", "ShAmt0", ";", "ShAmt0", "=", "ShAmt0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "ShMsk1", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "ShAmt1", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "{", "ShMsk1", "=", "ShAmt1", ";", "ShAmt1", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt0", "=", "ShAmt0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt1", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "SDValue", "Op0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "ShAmt0", ",", "ShAmt1", ")", ";", "std", "::", "swap", "(", "ShMsk0", ",", "ShMsk1", ")", ";", "}", "auto", "GetFunnelShift", "=", "[", "&", "DAG", ",", "&", "DL", ",", "VT", ",", "Opc", "]", "(", "SDValue", "Op0", ",", "SDValue", "Op1", ",", "SDValue", "Amt", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Amt", ")", ")", ";", "}", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sum", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "SumC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Sum", ")", ")", "{", "SDValue", "ShAmt1Op1", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "ShAmt1Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "ShAmt1Op1", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "{", "ShMsk1", "=", "ShAmt1Op1", ";"], "ground_truth": ["ShAmt1Op1", "=", "ShAmt1Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering202", "Func": "combineOr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 46, "Length": 445, "Cover_Rate": 0.36475409836065575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "handleSpecialFP", "(", "I", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DeadRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "DeadRegs", "[", "i", "]", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", "&&", "isLive", "(", "Reg", "-", "<STR_LIT>", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "-", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "freeStackSlotAfter", "(", "I", ",", "Reg", "-", "<STR_LIT>", ")", ";", "}", "}", "DEBUG", "(", "{", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "PrevMI", ";", "if", "(", "I", "==", "PrevI", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "Start", "=", "I", ";", "while", "(", "Start", "!=", "BB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "Start", ")", "!=", "PrevI", ")", "--", "Start", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Start", "->", "print", "(", "dbgs", "(", ")", ")", ";", "while", "(", "++", "Start", "!=", "std", "::", "next", "(", "I", ")", ")", "{"], "ground_truth": ["}"], "File": "X86FloatingPoint49", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 47, "Length": 177, "Cover_Rate": 0.3072916666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegIndex", ";", "StringRef", "RegIndexStr", "=", "SubRegName", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "RegIndexStr", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "RegIndex", ")", ")", "{", "O", "<<", "Name", ";", "return", ";", "}", "if", "(", "SubRegName", ".", "front", "(", ")", "==", "'V'", ")", "O", "<<", "'v'", ";", "else", "if", "(", "SubRegName", ".", "front", "(", ")", "==", "'S'", ")", "O", "<<", "'s'", ";", "else", "{", "O", "<<", "Name", ";", "return", ";", "}"], "ground_truth": ["if", "(", "Rest", ".", "empty", "(", ")", ")", "O", "<<", "RegIndex", ";"], "File": "AMDGPUInstPrinter17", "Func": "printRegOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 48, "Length": 82, "Cover_Rate": 0.34024896265560167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtZba", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasStdExtZba", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 49, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__addr", "=", "__builtin_mve_vstrdq_scatter_base_wb_p_uv2di", "(", "*", "__addr", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vstrdq_scatter_base_wb_p_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 50, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "msp430_hard_regno_nregs_with_padding", "(", "int", "regno", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "PSImode", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "msp430_hard_regno_nregs", "(", "regno", ",", "mode", ")", ";"], "File": "msp4302", "Func": "msp430_hard_regno_nregs_with_padding", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 51, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "->", "doesNotThrow", "(", ")", ")", "return", "false", ";", "if", "(", "F", "->", "getName", "(", ")", "==", "CxaBeginCatchFn", "||", "F", "->", "getName", "(", ")", "==", "PersonalityWrapperFn", "||", "F", "->", "getName", "(", ")", "==", "ClangCallTerminateFn", "||", "F", "->", "getName", "(", ")", "==", "StdTerminateFn", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "WebAssemblyUtilities18", "Func": "mayThrow", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 52, "Length": 51, "Cover_Rate": 0.30538922155688625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPromotableZeroStoreOpcode", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "isPromotableZeroStoreOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer33", "Func": "isPromotableZeroStoreOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 53, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasPerfMon", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)", "Func": "hasPerfMon", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 54, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ")", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler10", "Func": "DecodeSimm19Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 55, "Length": 25, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s16_p128", "(", "poly128_t", "__a", ")", "{", "return", "(", "int16x8_t", ")", "__builtin_neon_vreinterpretv8hiti", "(", "(", "__builtin_neon_ti", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s16_p128", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 56, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "SrcInst", "=", "*", "Src", "->", "getInstr", "(", ")", ";", "MachineInstr", "&", "DstInst", "=", "*", "Dst", "->", "getInstr", "(", ")", ";", "if", "(", "Dst", "->", "isBoundaryNode", "(", ")", ")", "return", "false", ";", "if", "(", "SrcInst", ".", "isPHI", "(", ")", "||", "DstInst", ".", "isPHI", "(", ")", ")", "return", "false", ";", "SUnit", "*", "Best", "=", "nullptr", ";", "SUnit", "*", "DstBest", "=", "nullptr", ";", "SUnit", "*", "SrcBest", "=", "getZeroLatency", "(", "Dst", ",", "Dst", "->", "Preds", ")", ";", "if", "(", "SrcBest", "==", "nullptr", "||", "Src", "->", "NodeNum", ">=", "SrcBest", "->", "NodeNum", ")", "{", "DstBest", "=", "getZeroLatency", "(", "Src", ",", "Src", "->", "Succs", ")", ";", "if", "(", "DstBest", "==", "nullptr", "||", "Dst", "->", "NodeNum", "<=", "DstBest", "->", "NodeNum", ")", "Best", "=", "Dst", ";", "}", "if", "(", "Best", "!=", "Dst", ")", "return", "false", ";", "if", "(", "Src", "==", "SrcBest", "&&", "Dst", "==", "DstBest", ")", "return", "true", ";", "if", "(", "SrcBest", "!=", "nullptr", ")", "changeLatency", "(", "SrcBest", ",", "SrcBest", "->", "Succs", ",", "Dst", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "DstBest", "!=", "nullptr", ")", "changeLatency", "(", "Src", ",", "Src", "->", "Succs", ",", "DstBest", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonSubtarget15", "Func": "isBestZeroLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 57, "Length": 180, "Cover_Rate": 0.8071748878923767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "MMIXFrameLowering", "Func": "hasFP", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 58, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter", "Func": "printAbsBranchOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 59, "Length": 49, "Cover_Rate": 0.7313432835820896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "PTM", "(", "tm", ")", ",", "RI", "(", "tm", ",", "*", "this", ")", ",", "PST", "(", "*", "tm", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "PatmosInstrInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 60, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass24", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 61, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "StringRef", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "AlphaMCTargetDesc", "Func": "createAlphaMCRegisterInfo", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 62, "Length": 29, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "CurGroupDbg", "=", "Incoming", "->", "CurGroupDbg", ";", ")", ";", "ProcResourceCounters", "=", "Incoming", "->", "ProcResourceCounters", ";"], "ground_truth": ["CriticalResourceIdx", "=", "Incoming", "->", "CriticalResourceIdx", ";"], "File": "SystemZHazardRecognizer10", "Func": "copyState", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 63, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "File": "X86IntelInstPrinter (2)", "Func": "printAVXCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 64, "Length": 243, "Cover_Rate": 0.7232142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mag", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Sign", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Sign", ".", "getSimpleValueType", "(", ")", ".", "bitsLT", "(", "VT", ")", ")", "Sign", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Sign", ")", ";", "if", "(", "Sign", ".", "getSimpleValueType", "(", ")", ".", "bitsGT", "(", "VT", ")", ")", "Sign", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Sign", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "bool", "IsF128", "=", "(", "VT", "==", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "fltSemantics", "&", "Sem", "=", "SelectionDAG", "::", "EVTToAPFloatSemantics", "(", "VT", ")", ";", "bool", "IsFakeVector", "=", "!", "VT", ".", "isVector", "(", ")", "&&", "!", "IsF128", ";", "MVT", "LogicVT", "=", "VT", ";", "if", "(", "IsFakeVector", ")", "LogicVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "EltSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "SDValue", "SignMask", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "Sem", ",", "APInt", "::", "getSignMask", "(", "EltSizeInBits", ")", ")", ",", "dl", ",", "LogicVT", ")", ";", "SDValue", "MagMask", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "Sem", ",", "APInt", "::", "getSignedMaxValue", "(", "EltSizeInBits", ")", ")", ",", "dl", ",", "LogicVT", ")", ";", "if", "(", "IsFakeVector", ")", "Sign", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Sign", ")", ";", "SDValue", "SignBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Sign", ",", "SignMask", ")", ";", "SDValue", "MagBits", ";", "if", "(", "ConstantFPSDNode", "*", "Op0CN", "=", "isConstOrConstSplatFP", "(", "Mag", ")", ")", "{", "APFloat", "APF", "=", "Op0CN", "->", "getValueAPF", "(", ")", ";", "APF", ".", "clearSign", "(", ")", ";", "MagBits", "=", "DAG", ".", "getConstantFP", "(", "APF", ",", "dl", ",", "LogicVT", ")", ";", "}", "else", "{", "if", "(", "IsFakeVector", ")", "Mag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Mag", ")", ";", "MagBits", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Mag", ",", "MagMask", ")", ";", "}", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "MagBits", ",", "SignBit", ")", ";"], "ground_truth": ["return", "!", "IsFakeVector", "?", "Or", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Or", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerFCOPYSIGN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 65, "Length": 421, "Cover_Rate": 0.884453781512605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "runOnMI", "(", "MBB", ",", "MBBI", ",", "NMBBI", ")", ";", "MBBI", "=", "NMBBI", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "AArch64LowerHomogeneousPrologEpilog", "Func": "runOnMBB", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 66, "Length": 57, "Cover_Rate": 0.7808219178082192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "ism6_0Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 67, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "}", "first", "=", "false", ";", "if", "(", "!", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "Ty", "->", "isAggregateType", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "unsigned", "align", "=", "<NUM_LIT>", ";", "const", "CallInst", "*", "CallI", "=", "cast", "<", "CallInst", ">", "(", "CS", "->", "getInstruction", "(", ")", ")", ";", "if", "(", "!", "llvm", "::", "getAlign", "(", "*", "CallI", ",", "i", "+", "<NUM_LIT>", ",", "align", ")", ")", "align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "Ty", ",", "vtparts", ")", ";", "if", "(", "unsigned", "len", "=", "vtparts", ".", "size", "(", ")", ")", "OIdx", "+=", "len", "-", "<NUM_LIT>", ";", "continue", ";", "}", "assert", "(", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "Outs", "[", "OIdx", "]", ".", "VT", "||", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "<STR_LIT>", "&&", "Outs", "[", "OIdx", "]", ".", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "sz", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "else", "sz", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "continue", ";", "}", "const", "PointerType", "*", "PTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ";", "assert", "(", "PTy", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Type", "*", "ETy", "=", "PTy", "->", "getElementType", "(", ")", ";"], "File": "NVPTXISelLowering3", "Func": "getPrototype", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 68, "Length": 312, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "CSRegs", "[", "i", "]", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "CSRegs", "[", "i", "]", ")", ")", "{", "ExtraReg", "=", "CSRegs", "[", "i", "]", ";", "break", ";", "}", "}", "if", "(", "ExtraReg", "!=", "<NUM_LIT>", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "ExtraReg", ")", ";", "}", "else", "{", "assert", "(", "RS", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";"], "ground_truth": ["RS", "->", "addScavengingFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ")", ";"], "File": "AArch64FrameLowering46", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 69, "Length": 99, "Cover_Rate": 0.3413793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__AARCH64_LANE_CHECK", "(", "__a", ",", "__c", ")", ";", "return", "__builtin_shuffle", "(", "__b", ",", "__a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", ",", "<NUM_LIT>", "-", "__c", "}", ")", ";", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "__c", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", ",", "__c", "+", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vextq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 70, "Length": 160, "Cover_Rate": 0.9248554913294798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getTotalNumVGPRs", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo24", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 71, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "WebAssemblyFastISel (2)2", "Func": "copyValue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 72, "Length": 32, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "LibInfo", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", ")", ":", "nullptr", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "LoopInfo", "::", "iterator", "I", "=", "LI", "->", "begin", "(", ")", ",", "E", "=", "LI", "->", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "PPCCTRLoops22", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 73, "Length": 58, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser21", "Func": "adds4_6ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 74, "Length": 34, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "(", "struct", "u8", "*", ")", "ptr", ")", "->", "data", "=", "data", ";", "return", "data", ";"], "ground_truth": ["}"], "File": "unaligned-funcs", "Func": "__aeabi_uwrite8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 75, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "The<ISA_LIT>_64Target", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine124", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 76, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "lowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerJumpTable", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "lowerSELECT", "(", "Op", ",", "DAG", ")", ";"], "File": "MipsISelLowering102", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 77, "Length": 108, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVarArgsFirstGPR", "(", ")", "const", "{", "return", "VarArgsFirstGPR", ";"], "ground_truth": ["}"], "File": "SystemZMachineFunctionInfo", "Func": "getVarArgsFirstGPR", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 78, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "x86cc", "=", "(", "cc0", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "SDValue", "FSetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getConstant", "(", "x86cc", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "FSetCC", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDValue", "OnesOrZeroesF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CMP00", ".", "getValueType", "(", ")", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getConstant", "(", "x86cc", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "bool", "is64BitFP", "=", "(", "CMP00", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "MVT", "IntVT", "=", "is64BitFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "is64BitFP", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "Vector64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OnesOrZeroesF", ")", ";", "SDValue", "Vector32", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vector64", ")", ";", "OnesOrZeroesF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Vector32", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "IntVT", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["SDValue", "OnesOrZeroesI", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "OnesOrZeroesF", ")", ";"], "File": "X86ISelLowering184", "Func": "combineCompareEqual", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 79, "Length": 216, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "const", "uint16_t", "(", "&", "Row", ")", "[", "<NUM_LIT>", "]", ":", "ReplaceableInstrs", ")", "if", "(", "Row", "[", "domain", "-", "<NUM_LIT>", "]", "==", "opcode", ")", "return", "Row", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "X86InstrInfo (2)1", "Func": "lookup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 80, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Topo", ".", "IsReachable", "(", "PredDep", ".", "getSUnit", "(", ")", ",", "SuccSU", ")", ")", "return", "false", ";", "Topo", ".", "AddPred", "(", "SuccSU", ",", "PredDep", ".", "getSUnit", "(", ")", ")", ";", "}"], "ground_truth": ["SuccSU", "->", "addPred", "(", "PredDep", ",", "!", "PredDep", ".", "isArtificial", "(", ")", ")", ";"], "File": "PatmosPostRAScheduler", "Func": "addEdge", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 81, "Length": 46, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pmaxub", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{"], "ground_truth": ["return", "_mm_max_pu8", "(", "__A", ",", "__B", ")", ";"], "File": "xmmintrin", "Func": "_m_pmaxub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 82, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "Root", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Root", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "&", "Op", "=", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "GenericAddrDef", "=", "nullptr", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "GenericAddrDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "!", "GenericAddrDef", "||", "GenericAddrDef", "->", "getParent", "(", ")", "!=", "&", "MBB", "||", "(", "GenericAddrDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "GenericAddrDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "auto", "&", "BaseAddrOp", "=", "GenericAddrDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "BaseAddrOp", ".", "isReg", "(", ")", "&&", "BaseAddrOp", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "NVPTXPeephole11", "Func": "isCVTAToLocalCombinationCandidate", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 83, "Length": 166, "Cover_Rate": 0.8426395939086294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ECLairAsmParser", "Func": "addImmOperands", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 84, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "first_reg", ";", "for", "(", "first_reg", "=", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "(", "regs_ever_live", "[", "first_reg", "]", "&&", "(", "!", "call_used_regs", "[", "first_reg", "]", "||", "(", "first_reg", "==", "RS6000_PIC_OFFSET_TABLE_REGNUM", "&&", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", "!=", "<NUM_LIT>", ")", "||", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "flag_pic", ")", "||", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", ")", ")", ")", ")", ")", "break", ";", "if", "(", "flag_pic", "&&", "current_function_uses_pic_offset_table", "&&", "first_reg", ">", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", "return", "RS6000_PIC_OFFSET_TABLE_REGNUM", ";", "return", "first_reg", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "first_reg_to_save", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 85, "Length": 82, "Cover_Rate": 0.9318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "SchedModel", ".", "hasInstrSchedModel", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "unsigned", "BaseReg", ";", "int64_t", "Offset", ";", "if", "(", "TII", "->", "getMemOpBaseRegImmOfs", "(", "&", "MI", ",", "BaseReg", ",", "Offset", ",", "TRI", ")", ")", "{", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "SuppressSTP", "=", "true", ";", "TII", "->", "suppressLdStPair", "(", "&", "MI", ")", ";", "}", "PrevBaseReg", "=", "BaseReg", ";", "}", "else", "PrevBaseReg", "=", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AArch64StorePairSuppress2", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 86, "Length": 185, "Cover_Rate": 0.72265625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_setzero_si128", "(", "void", ")", "{", "return", "__extension__", "(", "__m128i", ")", "(", "__v4si", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_setzero_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 87, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsB", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesB", ";", "parseOperands", "(", "ProdMI", ",", "DefsA", ",", "UsesA", ")", ";", "parseOperands", "(", "ConsMI", ",", "DefsB", ",", "UsesB", ")", ";", "for", "(", "auto", "&", "RegA", ":", "DefsA", ")", "for", "(", "auto", "&", "RegB", ":", "UsesB", ")", "{", "if", "(", "RegA", "==", "RegB", ")", "return", "true", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RegA", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegA", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegB", "==", "*", "SubRegs", ")", "return", "true", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RegB", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegB", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegA", "==", "*", "SubRegs", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo20", "Func": "isDependent", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 88, "Length": 155, "Cover_Rate": 0.6828193832599119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering1", "Func": "getScalarShiftAmountTy", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 89, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtsepi64_epi32", "(", "__m128i", "__O", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqd128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4si", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtsepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 90, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "VT", ".", "getSizeInBits", "(", ")", "-", "DAG", ".", "ComputeNumSignBits", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "numBitsSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 91, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "mep_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_next_gp", ",", "f_next_gp_limit", ",", "f_next_cop", ",", "f_next_stack", ";", "tree", "record", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE", ")", ";", "f_next_gp", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_next_gp_limit", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_next_cop", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";"], "ground_truth": ["f_next_stack", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";"], "File": "mep", "Func": "mep_build_builtin_va_list", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 92, "Length": 97, "Cover_Rate": 0.5987654320987654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "SVT", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "MipsSEISelLowering2", "Func": "allowsUnalignedMemoryAccesses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 93, "Length": 26, "Cover_Rate": 0.3058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblySubtarget10", "Func": "WebAssemblySubtarget", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 94, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Abbv", "=", "std", "::", "make_shared", "<", "BitCodeAbbrev", ">", "(", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "bitc", "::", "TYPE_CODE_STRUCT_ANON", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "Fixed", ",", "<NUM_LIT>", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "Array", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "Fixed", ",", "NumBits", ")", ")", ";", "unsigned", "StructAnonAbbrev", "=", "Stream", ".", "EmitAbbrev", "(", "std", "::", "move", "(", "Abbv", ")", ")", ";", "Abbv", "=", "std", "::", "make_shared", "<", "BitCodeAbbrev", ">", "(", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "bitc", "::", "TYPE_CODE_STRUCT_NAME", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "Array", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "Char6", ")", ")", ";", "unsigned", "StructNameAbbrev", "=", "Stream", ".", "EmitAbbrev", "(", "std", "::", "move", "(", "Abbv", ")", ")", ";", "Abbv", "=", "std", "::", "make_shared", "<", "BitCodeAbbrev", ">", "(", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "bitc", "::", "TYPE_CODE_STRUCT_NAMED", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "Fixed", ",", "<NUM_LIT>", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "Array", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "Fixed", ",", "NumBits", ")", ")", ";", "unsigned", "StructNamedAbbrev", "=", "Stream", ".", "EmitAbbrev", "(", "std", "::", "move", "(", "Abbv", ")", ")", ";", "Abbv", "=", "std", "::", "make_shared", "<", "BitCodeAbbrev", ">", "(", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "bitc", "::", "TYPE_CODE_ARRAY", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "VBR", ",", "<NUM_LIT>", ")", ")", ";", "Abbv", "->", "Add", "(", "BitCodeAbbrevOp", "(", "BitCodeAbbrevOp", "::", "Fixed", ",", "NumBits", ")", ")", ";", "unsigned", "ArrayAbbrev", "=", "Stream", ".", "EmitAbbrev", "(", "std", "::", "move", "(", "Abbv", ")", ")", ";", "TypeVals", ".", "push_back", "(", "TypeList", ".", "size", "(", ")", ")", ";", "Stream", ".", "EmitRecord", "(", "bitc", "::", "TYPE_CODE_NUMENTRY", ",", "TypeVals", ")", ";", "TypeVals", ".", "clear", "(", ")", ";", "for", "(", "Type", "*", "T", ":", "TypeList", ")", "{", "int", "AbbrevToUse", "=", "<NUM_LIT>", ";", "unsigned", "Code", "=", "<NUM_LIT>", ";", "switch", "(", "T", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "BFloatTyID", ":", "case", "Type", "::", "X86_AMXTyID", ":", "case", "Type", "::", "TokenTyID", ":", "case", "Type", "::", "<ISA_LIT>PointerTyID", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "Type", "::", "VoidTyID", ":", "Code", "=", "bitc", "::", "TYPE_CODE_VOID", ";", "break", ";", "case", "Type", "::", "HalfTyID", ":", "Code", "=", "bitc", "::", "TYPE_CODE_HALF", ";"], "ground_truth": ["break", ";"], "File": "DXILBitcodeWriter", "Func": "writeTypeTable", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 95, "Length": 393, "Cover_Rate": 0.3411458333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CCMask", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "Opc", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "STI", ".", "hasLoadStoreOnCond2", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "{", "Opc", "=", "<STR_LIT>", ";", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ";", "unsigned", "TReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "TReg", ")", ".", "addReg", "(", "TrueReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "FReg", ")", ".", "addReg", "(", "FalseReg", ")", ";", "TrueReg", "=", "TReg", ";", "FalseReg", "=", "FReg", ";", "}"], "ground_truth": ["}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "File": "SystemZInstrInfo (2)2", "Func": "insertSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 96, "Length": 145, "Cover_Rate": 0.49828178694158076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", "Options", ".", "UseInitArray", ")", ";", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetObjectFile", "Func": "Initialize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 97, "Length": 80, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>Z80", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "i", "++", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}"], "ground_truth": ["RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "File": "GBZ80ISelLowering (2)", "Func": "LowerReturn", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 98, "Length": 158, "Cover_Rate": 0.6781115879828327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "Subtarget", "->", "hasLoadStoreOnCond2", "(", ")", "&&", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isInteger", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getSExtValue", "(", ")", ")", "&&", "!", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", "->", "getSExtValue", "(", ")", ")", ")", ")", ")", "{", "SDValue", "CCValid", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCMask", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "ConstCCValid", "=", "cast", "<", "ConstantSDNode", ">", "(", "CCValid", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "ConstCCMask", "=", "cast", "<", "ConstantSDNode", ">", "(", "CCMask", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "CCMask", "=", "CurDAG", "->", "getConstant", "(", "ConstCCValid", "^", "ConstCCMask", ",", "SDLoc", "(", "Node", ")", ",", "CCMask", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Op4", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "UpdatedNode", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "Node", ",", "Op1", ",", "Op0", ",", "CCValid", ",", "CCMask", ",", "Op4", ")", ";", "if", "(", "UpdatedNode", "!=", "Node", ")", "{", "ReplaceNode", "(", "Node", ",", "UpdatedNode", ")", ";", "Node", "=", "UpdatedNode", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElemBitSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", ")", ")", "return", ";", "}", "else", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", ")", ")", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Node", ")", ";", "<ISA_LIT>VectorConstantInfo", "VCI", "(", "BVN", ")", ";", "if", "(", "VCI", ".", "isVectorConstantLegal", "(", "*", "Subtarget", ")", ")", "{", "loadVectorConstant", "(", "VCI", ",", "Node", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "APFloat", "Imm", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "Imm", ".", "isZero", "(", ")", "||", "Imm", ".", "isNegZero", "(", ")", ")", "break", ";", "<ISA_LIT>VectorConstantInfo", "VCI", "(", "Imm", ")", ";", "bool", "Success", "=", "VCI", ".", "isVectorConstantLegal", "(", "*", "Subtarget", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "<STR_LIT>", ")", ";", "loadVectorConstant", "(", "VCI", ",", "Node", ")", ";"], "ground_truth": ["return", ";"], "File": "SystemZISelDAGToDAG50", "Func": "Select", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 99, "Length": 440, "Cover_Rate": 0.4578563995837669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "&", "TRI", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIFixSGPRCopies10", "Func": "hasTerminatorThatModifiesExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 100, "Length": 48, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "(", "void", ")", "RetFastCC_<ISA_LIT>_APCS", ";", "(", "void", ")", "FastCC_<ISA_LIT>_APCS", ";", "case", "CallingConv", "::", "C", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS_VFP", ":", "CC_<ISA_LIT>_AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS", ":", "CC_<ISA_LIT>_AAPCS", ")", ";", "}", "else", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_APCS", ":", "CC_<ISA_LIT>_APCS", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_AAPCS_VFP", ":", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS_VFP", ":", "CC_<ISA_LIT>_AAPCS_VFP", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_AAPCS", ":"], "ground_truth": ["return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS", ":", "CC_<ISA_LIT>_AAPCS", ")", ";"], "File": "ARMFastISel26", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 101, "Length": 113, "Cover_Rate": 0.7847222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "has<ISA_LIT>64", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsISelLowering107", "Func": "getOptimalMemOpType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 102, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInstAtomic", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "isInstAtomic", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 103, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "z8k_asm_file_end", "(", ")", "{"], "ground_truth": ["}"], "File": "z8k", "Func": "z8k_asm_file_end", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 104, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "indexOffset", "=", "CheckEven", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "indexOffset", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "indexOffset", ",", "<NUM_LIT>", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "isVMRGEOShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 105, "Length": 47, "Cover_Rate": 0.3533834586466165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ret", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "debug_rtx", "(", "addr", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "rs6000", "Func": "rs6000_debug_mode_dependent_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 106, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "SB", ".", "prepare", "(", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "SB", ".", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "SB", ".", "IsKill", ")", ";", "auto", "PVD", "=", "SB", ".", "getPerVGPRData", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "Offset", "<", "PVD", ".", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PVD", ".", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "<NUM_LIT>", ")", "*", "PVD", ".", "PerVGPR", ",", "SB", ".", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "SB", ".", "NumSubRegs", "==", "<NUM_LIT>", "?", "SB", ".", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SB", ".", "SuperReg", ",", "SB", ".", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "SB", ".", "MBB", ",", "MI", ",", "SB", ".", "DL", ",", "SB", ".", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SB", ".", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PVD", ".", "PerVGPR", ")", ".", "addReg", "(", "SB", ".", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "<NUM_LIT>", ";", "if", "(", "LIS", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "*", "MI", ",", "*", "WriteLane", ")", ";", "else", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "WriteLane", ")", ";", "}", "if", "(", "SB", ".", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "SB", ".", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "SB", ".", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SB", ".", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "SB", ".", "readWriteTmpVGPR", "(", "Offset", ",", "false", ")", ";", "}", "SB", ".", "restore", "(", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "SB", ".", "MFI", ".", "addToSpilledSGPRs", "(", "SB", ".", "NumSubRegs", ")", ";", "if", "(", "LIS", ")", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "SB", ".", "SuperReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo (3)", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 107, "Length": 321, "Cover_Rate": 0.47345132743362833, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemThumbRIs2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Memory", ".", "OffsetImm", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbRIs2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 108, "Length": 106, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "APInt", "KnownUndef", ",", "KnownZero", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "Src", ",", "DemandedElts", ",", "KnownUndef", ",", "KnownZero", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "IsStrict", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Src", ".", "getNode", "(", ")", ")", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering90", "Func": "combineCVTPH2PS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 109, "Length": 150, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{"], "ground_truth": ["Ctx", "=", "C", ";"], "File": "Cpu0MCInstLower3", "Func": "Initialize", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 110, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "short", "imm", "=", "<NUM_LIT>", ";", "if", "(", "isIntS16Immediate", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "imm", ")", "&&", "(", "imm", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "APInt", "LHSKnownZero", ",", "LHSKnownOne", ";", "DAG", ".", "ComputeMaskedBits", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSKnownZero", ",", "LHSKnownOne", ")", ";", "if", "(", "(", "LHSKnownZero", ".", "getZExtValue", "(", ")", "|", "~", "(", "uint64_t", ")", "imm", ")", "==", "~", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "(", "(", "int", ")", "imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "(", "CN", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "short", "Imm", ";", "if", "(", "isIntS16Immediate", "(", "CN", ",", "Imm", ")", ")", "{", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "(", "unsigned", "short", ")", "Imm", ">>", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "Base", "=", "DAG", ".", "getRegister", "(", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "if", "(", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "(", "int64_t", ")", "CN", "->", "getZExtValue", "(", ")", "==", "(", "int", ")", "CN", "->", "getZExtValue", "(", ")", ")", "{"], "ground_truth": ["int", "Addr", "=", "(", "int", ")", "CN", "->", "getZExtValue", "(", ")", ";"], "File": "PPCISelLowering114", "Func": "SelectAddressRegImmShift", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 111, "Length": 251, "Cover_Rate": 0.3680351906158358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_packs_pu16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "__vector", "signed", "short", "vm1", ";", "__vector", "unsigned", "char", "vresult", ";"], "ground_truth": ["vm1", "=", "(", "__vector", "signed", "short", ")", "__builtin_pack_vector_int128", "(", "__m2", ",", "__m1", ")", ";"], "File": "mmintrin4", "Func": "_mm_packs_pu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 112, "Length": 46, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4su", "result", ";", "rshift", "=", "vec_splat", "(", "(", "__v4su", ")", "__B", ",", "<NUM_LIT>", ")", ";", "rshift", "=", "vec_splat", "(", "(", "__v4su", ")", "__B", ",", "<NUM_LIT>", ")", ";", "shmask", "=", "rshift", "<", "shmax", ";", "result", "=", "vec_vsrw", "(", "(", "__v4su", ")", "__A", ",", "rshift", ")", ";"], "ground_truth": ["result", "=", "vec_sel", "(", "shmask", ",", "result", ",", "shmask", ")", ";"], "File": "emmintrin4", "Func": "_mm_srl_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 113, "Length": 56, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>XCOFFObjectWriter", "::", "<ISA_LIT>XCOFFObjectWriter", "(", "bool", "Is64Bit", ")", ":", "MCXCOFFObjectTargetWriter", "(", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "PPCXCOFFObjectWriter", "Func": "PPCXCOFFObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 114, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "{", "ConstantInt", "*", "BoolTrue", "=", "ConstantInt", "::", "getTrue", "(", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "DummyReturnBB", "==", "nullptr", ")", "{", "DummyReturnBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "&", "F", ")", ";", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "Value", "*", "RetVal", "=", "RetTy", "->", "isVoidTy", "(", ")", "?", "nullptr", ":", "UndefValue", "::", "get", "(", "RetTy", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "RetVal", ",", "DummyReturnBB", ")", ";", "ReturningBlocks", ".", "push_back", "(", "DummyReturnBB", ")", ";", "}", "if", "(", "BI", "->", "isUnconditional", "(", ")", ")", "{", "BasicBlock", "*", "LoopHeaderBB", "=", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "BI", "->", "eraseFromParent", "(", ")", ";", "BranchInst", "::", "Create", "(", "LoopHeaderBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";", "}", "else", "{", "BasicBlock", "*", "TransitionBB", "=", "BasicBlock", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "&", "F", ")", ";", "BI", "->", "removeFromParent", "(", ")", ";", "TransitionBB", "->", "getInstList", "(", ")", ".", "push_back", "(", "BI", ")", ";"], "ground_truth": ["BranchInst", "::", "Create", "(", "TransitionBB", ",", "DummyReturnBB", ",", "BoolTrue", ",", "BB", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes21", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 115, "Length": 205, "Cover_Rate": 0.3274760383386581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "ThumbDisassemblerCore", "Func": "Thumb2PreloadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 116, "Length": 25, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", "||", "(", "cfun", "->", "machine", "->", "callee_saved_first_gpr_regno", "==", "SP_REGNUM", "&&", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "==", "SP_REGNUM", "&&", "!", "df_regs_ever_live_p", "(", "FP_REGNUM", ")", "&&", "!", "df_regs_ever_live_p", "(", "LP_REGNUM", ")", "&&", "cfun", "->", "machine", "->", "local_size", "==", "<NUM_LIT>", ")", ")", "{", "cfun", "->", "machine", "->", "naked_p", "=", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "fp_size", "=", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "gp_size", "=", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "lp_size", "=", "<NUM_LIT>", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "TARGET_V3PUSH", "&&", "!", "nds32_isr_function_p", "(", "current_function_decl", ")", "&&", "(", "cfun", "->", "machine", "->", "va_args_size", "==", "<NUM_LIT>", ")", ")", "{", "cfun", "->", "machine", "->", "fp_size", "=", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "gp_size", "=", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "lp_size", "=", "<NUM_LIT>", ";", "cfun", "->", "machine", "->", "callee_saved_first_gpr_regno", "=", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "<=", "<NUM_LIT>", ")", "{", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "<=", "<NUM_LIT>", ")", "{", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "<=", "<NUM_LIT>", ")", "{", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "<=", "<NUM_LIT>", ")", "{", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "==", "SP_REGNUM", ")", "{", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "=", "<NUM_LIT>", ";", "}", "else", "{", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "!=", "SP_REGNUM", ")", "{", "cfun", "->", "machine", "->", "callee_saved_gpr_regs_size", "=", "<NUM_LIT>", "*", "(", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", "-", "cfun", "->", "machine", "->", "callee_saved_first_gpr_regno", "+", "<NUM_LIT>", ")", ";", "}", "block_size", "=", "cfun", "->", "machine", "->", "fp_size", "+", "cfun", "->", "machine", "->", "gp_size", "+", "cfun", "->", "machine", "->", "lp_size", "+", "cfun", "->", "machine", "->", "callee_saved_gpr_regs_size", ";", "if", "(", "!", "NDS32_DOUBLE_WORD_ALIGN_P", "(", "block_size", ")", ")", "{"], "ground_truth": ["cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "=", "NDS32_ROUND_UP_DOUBLE_WORD", "(", "block_size", ")", "-", "block_size", ";"], "File": "nds322", "Func": "nds32_compute_stack_frame", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 117, "Length": 343, "Cover_Rate": 0.5276923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_output_dwarf_dtprel", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 118, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AbstractMemberAccess", "::", "transformGEPChain", "(", "Module", "&", "M", ",", "CallInst", "*", "Call", ",", "uint32_t", "Kind", ")", "{", "std", "::", "string", "AccessStr", ",", "AccessKey", ";", "MDNode", "*", "TypeMeta", "=", "nullptr", ";", "Value", "*", "Base", "=", "computeBaseAndAccessStr", "(", "Call", ",", "AccessStr", ",", "AccessKey", ",", "Kind", ",", "TypeMeta", ")", ";", "if", "(", "!", "Base", ")", "return", "false", ";", "BasicBlock", "*", "BB", "=", "Call", "->", "getParent", "(", ")", ";", "GlobalVariable", "*", "GV", ";", "if", "(", "GEPGlobals", ".", "find", "(", "AccessKey", ")", "==", "GEPGlobals", ".", "end", "(", ")", ")", "{", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt64Ty", "(", "BB", "->", "getContext", "(", ")", ")", ",", "false", ",", "GlobalVariable", "::", "ExternalLinkage", ",", "NULL", ",", "AccessStr", ")", ";", "GV", "->", "addAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "TypeMeta", ")", "GV", "->", "setMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ",", "TypeMeta", ")", ";", "GEPGlobals", "[", "AccessKey", "]", "=", "GV", ";", "}", "else", "{", "GV", "=", "GEPGlobals", "[", "AccessKey", "]", ";", "}", "auto", "*", "LDInst", "=", "new", "LoadInst", "(", "Type", "::", "getInt64Ty", "(", "BB", "->", "getContext", "(", ")", ")", ",", "GV", ")", ";", "BB", "->", "getInstList", "(", ")", ".", "insert", "(", "Call", "->", "getIterator", "(", ")", ",", "LDInst", ")", ";", "auto", "*", "BCInst", "=", "new", "BitCastInst", "(", "Base", ",", "Type", "::", "getInt8PtrTy", "(", "BB", "->", "getContext", "(", ")", ")", ")", ";", "BB", "->", "getInstList", "(", ")", ".", "insert", "(", "Call", "->", "getIterator", "(", ")", ",", "BCInst", ")", ";", "auto", "*", "GEP", "=", "GetElementPtrInst", "::", "Create", "(", "Type", "::", "getInt8Ty", "(", "BB", "->", "getContext", "(", ")", ")", ",", "BCInst", ",", "LDInst", ")", ";", "BB", "->", "getInstList", "(", ")", ".", "insert", "(", "Call", "->", "getIterator", "(", ")", ",", "GEP", ")", ";", "auto", "*", "BCInst2", "=", "new", "BitCastInst", "(", "GEP", ",", "Call", "->", "getType", "(", ")", ")", ";", "BB", "->", "getInstList", "(", ")", ".", "insert", "(", "Call", "->", "getIterator", "(", ")", ",", "BCInst2", ")", ";"], "ground_truth": ["Call", "->", "replaceAllUsesWith", "(", "BCInst2", ")", ";"], "File": "BPFAbstractMemberAccess21", "Func": "transformGEPChain", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 119, "Length": 311, "Cover_Rate": 0.9628482972136223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ScratchWaveOffsetReg", "==", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "getAllSGPRs", "(", ")", ".", "drop_back", "(", "<NUM_LIT>", ")", ".", "slice", "(", "NumPreloaded", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "if", "(", "!", "MRI", ".", "isAllocatable", "(", "Reg", ")", "||", "TRI", "->", "isSubRegisterEq", "(", "ScratchRsrcReg", ",", "Reg", ")", ")", "continue", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "MFI", "->", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";", "break", ";", "}", "}", "}", "}", "assert", "(", "!", "TRI", "->", "isSubRegister", "(", "ScratchRsrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "DebugLoc", "DL", ";", "if", "(", "PreloadedScratchWaveOffsetReg", "!=", "ScratchWaveOffsetReg", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "ScratchWaveOffsetReg", ")", ".", "addReg", "(", "PreloadedScratchWaveOffsetReg", ",", "RegState", "::", "Kill", ")", ";", "}", "if", "(", "ST", ".", "isAmdHsaOS", "(", ")", ")", "{", "assert", "(", "!", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchRsrcReg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "PreloadedPrivateBufferReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "unsigned", "Rsrc23", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "unsigned", "Lo", "=", "TRI", "->", "getSubReg", "(", "PreloadedPrivateBufferReg", ",", "<STR_LIT>", ")", ";", "unsigned", "Hi", "=", "TRI", "->", "getSubReg", "(", "PreloadedPrivateBufferReg", ",", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "SMovB64", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB64", ",", "Rsrc01", ")", ".", "addReg", "(", "Lo", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB64", ",", "Rsrc23", ")", ".", "addReg", "(", "Hi", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "unsigned", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "unsigned", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "<NUM_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIFrameLowering62", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 120, "Length": 446, "Cover_Rate": 0.40955004591368227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "is_so_imm_not", "(", "unsigned", "Imm", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "~", "Imm", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "is_so_imm_not", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 121, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DefMI", "->", "findRegisterDefOperandIdx", "(", "<STR_LIT>", ",", "true", ")", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "SrcOpNum", "=", "<NUM_LIT>", ";", "Opc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ZReg", "=", "removeCopies", "(", "MRI", ",", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "ZReg", "!=", "<STR_LIT>", "&&", "ZReg", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "SrcOpNum", "=", "<NUM_LIT>", ";", "Opc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64InstrInfo1", "Func": "canFoldIntoCSel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 122, "Length": 148, "Cover_Rate": 0.38242894056847543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmla_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 123, "Length": 32, "Cover_Rate": 0.7111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LT", ":", "case", "UNLT", ":", "if", "(", "code", "==", "LT", "&&", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_cmpqi_ext_3", "(", "scratch", ",", "const1_rtx", ")", ")", ";", "intcmp_mode", "=", "CCmode", ";", "code", "=", "EQ", ";", "}", "else", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "const1_rtx", ")", ")", ";", "code", "=", "NE", ";", "}", "break", ";", "case", "GE", ":", "case", "UNGE", ":", "if", "(", "code", "==", "GE", "||", "!", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "code", "=", "EQ", ";", "}", "else", "{", "emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_xorqi_cc_ext_1", "(", "scratch", ",", "scratch", ",", "const1_rtx", ")", ")", ";", "code", "=", "NE", ";", "}", "break", ";", "case", "LE", ":", "case", "UNLE", ":", "if", "(", "code", "==", "LE", "&&", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_addqi_ext_1", "(", "scratch", ",", "scratch", ",", "constm1_rtx", ")", ")", ";", "emit_insn", "(", "gen_cmpqi_ext_3", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "intcmp_mode", "=", "CCmode", ";", "code", "=", "LTU", ";", "}", "else", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "code", "=", "NE", ";", "}", "break", ";", "case", "EQ", ":", "case", "UNEQ", ":", "if", "(", "code", "==", "EQ", "&&", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_cmpqi_ext_3", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "intcmp_mode", "=", "CCmode", ";", "code", "=", "EQ", ";", "}", "else", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "code", "=", "NE", ";", "}", "break", ";", "case", "NE", ":", "case", "LTGT", ":", "if", "(", "code", "==", "NE", "&&", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_xorqi_cc_ext_1", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "code", "=", "NE", ";", "}", "else", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "code", "=", "EQ", ";", "}", "break", ";", "case", "UNORDERED", ":"], "ground_truth": ["emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "File": "i3865", "Func": "ix86_expand_fp_compare", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 124, "Length": 386, "Cover_Rate": 0.5058977719528178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "LC2200MCTargetDesc", "Func": "createLC2200MCInstrInfo", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 125, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "Reg1", "==", "<STR_LIT>", ")", "{", "Reg", "=", "<STR_LIT>", ";", "RegWidth", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "case", "IS_VGPR", ":", "case", "IS_SGPR", ":", "case", "IS_TTMP", ":", "if", "(", "Reg1", "!=", "Reg", "+", "RegWidth", ")", "{", "return", "false", ";", "}", "RegWidth", "++", ";", "return", "true", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "AddNextRegisterToList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 126, "Length": 88, "Cover_Rate": 0.35918367346938773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", "false", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmParser (2)3", "Func": "parseDirectiveEven", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 127, "Length": 66, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "switch", "(", "*", "RelocPos", ">>", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "idx", "=", "&", "GOTBase", "[", "GOToffset", "*", "<NUM_LIT>", "]", "-", "(", "unsigned", "char", "*", ")", "RelocPos", ";", "idx", "=", "getUpper16", "(", "idx", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "idx", "<<", "<STR_LIT>", ";", "gpdistmap", "[", "std", "::", "make_pair", "(", "Function", ",", "MR", "->", "getConstantVal", "(", ")", ")", "]", "=", "RelocPos", ";", "break", ";", "case", "<NUM_LIT>", ":", "assert", "(", "gpdistmap", "[", "std", "::", "make_pair", "(", "Function", ",", "MR", "->", "getConstantVal", "(", ")", ")", "]", "&&", "<STR_LIT>", ")", ";", "idx", "=", "&", "GOTBase", "[", "GOToffset", "*", "<NUM_LIT>", "]", "-", "(", "unsigned", "char", "*", ")", "gpdistmap", "[", "std", "::", "make_pair", "(", "Function", ",", "MR", "->", "getConstantVal", "(", ")", ")", "]", ";", "idx", "=", "getLower16", "(", "idx", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "idx", "<<", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "idx", "=", "(", "(", "(", "unsigned", "char", "*", ")", "MR", "->", "getResultPointer", "(", ")", "-", "(", "unsigned", "char", "*", ")", "RelocPos", ")", ">>", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "*", "RelocPos", "|=", "(", "idx", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "doCommon", "=", "false", ";", "break", ";", "}", "}", "if", "(", "doCommon", ")", "{", "short", "x", "=", "(", "short", ")", "idx", ";", "assert", "(", "x", "==", "idx", ")", ";", "*", "(", "short", "*", ")", "RelocPos", "=", "x", ";", "}", "}"], "ground_truth": ["}"], "File": "AlphaJITInfo", "Func": "relocate", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 128, "Length": 237, "Cover_Rate": 0.4601941747572815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "M", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "M", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "R", ",", "M", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "Op", ")", ";", "C", "=", "ConstantVector", "::", "get", "(", "CVM2", ")", ";", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "M", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "M", ")", ";"], "ground_truth": ["M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering93", "Func": "LowerSHL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 129, "Length": 248, "Cover_Rate": 0.30845771144278605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "count", "==", "<NUM_LIT>", "||", "(", "count", "*", "ix86_cost", "->", "add", "<=", "ix86_cost", "->", "shift_const", "&&", "!", "optimize_insn_for_size_p", "(", ")", ")", ")", "{", "insn", "=", "mode", "==", "DImode", "?", "gen_addsi3", ":", "gen_adddi3", ";", "while", "(", "count", "--", ">", "<NUM_LIT>", ")", "emit_insn", "(", "insn", "(", "operand", ",", "operand", ",", "operand", ")", ")", ";", "}", "else", "{", "insn", "=", "mode", "==", "DImode", "?", "gen_ashlsi3", ":", "gen_ashldi3", ";"], "ground_truth": ["emit_insn", "(", "insn", "(", "operand", ",", "operand", ",", "GEN_INT", "(", "count", ")", ")", ")", ";"], "File": "i3864", "Func": "ix86_expand_ashl_const", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 130, "Length": 81, "Cover_Rate": 0.7363636363636363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "shouldInlineCSR", "(", "const", "MachineFunction", "&", "MF", ",", "const", "CSIVect", "&", "CSI", ")", "const", "{", "if", "(", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "hasEHReturn", "(", ")", ")", "return", "true", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "!", "isOptSize", "(", "MF", ")", "&&", "!", "isMinSize", "(", "MF", ")", ")", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Default", ")", "return", "true", ";", "BitVector", "Regs", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "CSI", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "unsigned", "R", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "R", ")", ")", "return", "true", ";", "Regs", "[", "R", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering13", "Func": "shouldInlineCSR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 131, "Length": 141, "Cover_Rate": 0.6844660194174758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "error_mark_node", ")", "return", "NULL_TREE", ";"], "ground_truth": ["return", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";"], "File": "aarch64-sve-builtins", "Func": "sizeless_type_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 132, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineIRBuilder", "&", "Builder", "=", "Helper", ".", "MIRBuilder", ";", "const", "MachineInstr", "*", "Base", "=", "getOpcodeDef", "(", "G_JUMP_TABLE", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "assert", "(", "Base", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isJTI", "(", ")", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "==", "Base", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "Offset", "=", "Builder", ".", "buildTrunc", "(", "S8", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "Register", "LoAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S8", ")", ";", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "LoAddr", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Offset", ")", ";", "Register", "HiAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S8", ")", ";"], "ground_truth": ["Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "HiAddr", ")", ".", "addJumpTableIndex", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ".", "addUse", "(", "Offset", ")", ";"], "File": "MOSLegalizerInfo", "Func": "legalizeBrJt", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 133, "Length": 181, "Cover_Rate": 0.70703125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "EVT", "ValTy", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Op", ".", "getValueSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "InArgsAddr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "ValTy", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "ValTy", ",", "InArgsAddr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "ValTy", ")", ")", ";"], "File": "MipsISelLowering101", "Func": "LowerADD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 134, "Length": 83, "Cover_Rate": 0.515527950310559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "ICmp", ":", "ImmIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":"], "ground_truth": ["case", "Instruction", "::", "PtrToInt", ":"], "File": "X86TargetTransformInfo76", "Func": "getIntImmCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 135, "Length": 97, "Cover_Rate": 0.34275618374558303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Scale", "<", "<NUM_LIT>", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Scale", "&", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "isPowerOf2_32", "(", "Scale", ")", ";"], "File": "ARMISelLowering132", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 136, "Length": 88, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printZPRasFPR32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";"], "File": "AArch64InstPrinter37", "Func": "printZPRasFPR32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 137, "Length": 37, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "assert", "(", "Size", "&&", "<STR_LIT>", ")", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "TFL", "->", "getStackAlign", "(", ")", ")", ";", "unsigned", "FirstReg", "=", "<NUM_LIT>", ";", "unsigned", "NumRegs", "=", "<NUM_LIT>", ";", "if", "(", "State", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "Fast", ")", "{", "unsigned", "RegSizeInBytes", "=", "Subtarget", ".", "getGPRSizeInBytes", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "IntArgRegs", "=", "ABI", ".", "GetByValArgRegs", "(", ")", ";", "const", "MCPhysReg", "*", "ShadowRegs", "=", "ABI", ".", "IsO32", "(", ")", "?", "IntArgRegs", ".", "data", "(", ")", ":", "<ISA_LIT>64DPRegs", ";", "assert", "(", "Alignment", ">=", "Align", "(", "RegSizeInBytes", ")", "&&", "<STR_LIT>", ")", ";", "FirstReg", "=", "State", "->", "getFirstUnallocated", "(", "IntArgRegs", ")", ";", "if", "(", "(", "Alignment", ">", "RegSizeInBytes", ")", "&&", "(", "FirstReg", "%", "<NUM_LIT>", ")", ")", "{", "State", "->", "AllocateReg", "(", "IntArgRegs", "[", "FirstReg", "]", ",", "ShadowRegs", "[", "FirstReg", "]", ")", ";", "++", "FirstReg", ";", "}", "Size", "=", "alignTo", "(", "Size", ",", "RegSizeInBytes", ")", ";", "for", "(", "unsigned", "I", "=", "FirstReg", ";", "Size", ">", "<NUM_LIT>", "&&", "(", "I", "<", "IntArgRegs", ".", "size", "(", ")", ")", ";", "Size", "-=", "RegSizeInBytes", ",", "++", "I", ",", "++", "NumRegs", ")", "State", "->", "AllocateReg", "(", "IntArgRegs", "[", "I", "]", ",", "ShadowRegs", "[", "I", "]", ")", ";", "}", "State", "->", "addInRegsParamInfo", "(", "FirstReg", ",", "FirstReg", "+", "NumRegs", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering107", "Func": "HandleByVal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 138, "Length": 219, "Cover_Rate": 0.9240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "assert", "(", "LdSt", "->", "mayStore", "(", ")", ")", ";", "int", "Data0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "data0", ")", ";", "EltSize", "=", "getOpRegClass", "(", "*", "LdSt", ",", "Data0Idx", ")", "->", "getSize", "(", ")", ";", "}", "if", "(", "isStride64", "(", "Opc", ")", ")", "EltSize", "*=", "<NUM_LIT>", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "addr", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "EltSize", "*", "Offset0", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "isMUBUF", "(", "Opc", ")", "||", "isMTBUF", "(", "Opc", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "soffset", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "AddrReg", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "if", "(", "!", "AddrReg", ")", "return", "false", ";", "const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "offset", ")", ";", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "Offset", "=", "OffsetImm", "->", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "isSMRD", "(", "Opc", ")", ")", "{"], "ground_truth": ["const", "MachineOperand", "*", "OffsetImm", "=", "getNamedOperand", "(", "*", "LdSt", ",", "<STR_LIT>", "::", "offset", ")", ";"], "File": "SIInstrInfo", "Func": "getMemOpBaseRegImmOfs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 139, "Length": 197, "Cover_Rate": 0.43392070484581496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CachePolicy", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "ImmOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "const", "bool", "Offen", "=", "!", "isZero", "(", "VOffset", ",", "MRI", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "switch", "(", "<NUM_LIT>", "*", "MemSize", ")", "{", "case", "<NUM_LIT>", ":", "Opc", "=", "Offen", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "Offen", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "default", ":", "Opc", "=", "Offen", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Size", ">", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "(", "Opc", ",", "Size", "/", "<NUM_LIT>", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "selectStoreIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 140, "Length": 138, "Cover_Rate": 0.35751295336787564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineOperand", "makeImplicit", "(", "const", "MachineOperand", "&", "MO", ")", "{", "MachineOperand", "NewMO", "=", "MO", ";", "NewMO", ".", "setImplicit", "(", ")", ";"], "ground_truth": ["return", "NewMO", ";"], "File": "ARMExpandPseudoInsts13", "Func": "makeImplicit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 141, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getExecutionModelName", "(", "ExecutionModel", "e", ")", "{", "switch", "(", "e", ")", "{"], "ground_truth": ["CASE", "(", "ExecutionModel", ",", "Vertex", ")", "CASE", "(", "ExecutionModel", ",", "TessellationControl", ")", "CASE", "(", "ExecutionModel", ",", "TessellationEvaluation", ")", "CASE", "(", "ExecutionModel", ",", "Geometry", ")", "CASE", "(", "ExecutionModel", ",", "Fragment", ")", "CASE", "(", "ExecutionModel", ",", "GLCompute", ")", "CASE", "(", "ExecutionModel", ",", "Kernel", ")", "CASE", "(", "ExecutionModel", ",", "TaskNV", ")", "CASE", "(", "ExecutionModel", ",", "MeshNV", ")", "CASE", "(", "ExecutionModel", ",", "RayGenerationNV", ")", "CASE", "(", "ExecutionModel", ",", "IntersectionNV", ")", "CASE", "(", "ExecutionModel", ",", "AnyHitNV", ")", "CASE", "(", "ExecutionModel", ",", "ClosestHitNV", ")", "CASE", "(", "ExecutionModel", ",", "MissNV", ")", "CASE", "(", "ExecutionModel", ",", "CallableNV", ")", "break", ";"], "File": "SPIRVBaseInfo", "Func": "getExecutionModelName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 142, "Length": 104, "Cover_Rate": 0.9369369369369369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "*", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "addPass", "(", "createNVVMReflectPass", "(", "ST", ".", "getSmVersion", "(", ")", ")", ")", ";", "if", "(", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "CUDA", "&&", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "SYCLDevice", ")", "{"], "ground_truth": ["addPass", "(", "createLocalAccessorToSharedMemoryPass", "(", ")", ")", ";"], "File": "NVPTXTargetMachine65", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 143, "Length": 89, "Cover_Rate": 0.3677685950413223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "CbId", "==", "-", "<NUM_LIT>", ")", "return", "checkType", "(", "MemVal", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";"], "File": "AMDGPUISelDAGToDAG59", "Func": "isConstantLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 144, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_fpclass_ps_mask", "(", "__mmask8", "__U", ",", "__m256", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_fpclassps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "__imm", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_mask_fpclass_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 145, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "if", "(", "!", "Subtarget", ".", "hasE2", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "has2E3", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "has3r2E3r3", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "<STR_LIT>", "FPCCToExtend", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "<STR_LIT>", "FPOpToExpand", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "STI", ".", "useHardFloat", "(", ")", ")", "{", "MVT", "AllVTy", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "auto", "VT", ":", "AllVTy", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "for", "(", "auto", "CC", ":", "FPCCToExtend", ")", "setCondCodeAction", "(", "CC", ",", "VT", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "FPOpToExpand", ")", "setOperationAction", "(", "Op", ",", "VT", ",", "Expand", ")", ";", "}"], "ground_truth": ["if", "(", "STI", ".", "hasFPUv2SingleFloat", "(", ")", "||", "STI", ".", "hasFPUv3SingleFloat", "(", ")", ")", "{"], "File": "CSKYISelLowering", "Func": "CSKYTargetLowering", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 146, "Length": 518, "Cover_Rate": 0.49521988527724664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 147, "Length": 221, "Cover_Rate": 0.5525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reload_completed", "&&", "(", "LABEL_REF_P", "(", "ind", ")", "||", "(", "GET_CODE", "(", "ind", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "TRUE", ";", "if", "(", "REG_P", "(", "ind", ")", ")", "return", "arm_address_register_rtx_p", "(", "ind", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "ind", ")", "==", "POST_INC", "||", "GET_CODE", "(", "ind", ")", "==", "PRE_DEC", ")", "return", "arm_address_register_rtx_p", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon_struct_mem_operand", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 148, "Length": 111, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "!", "TARGET_SSE2", "||", "npush", "<", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "&&", "TARGET_PUSH_ARGS", "&&", "!", "ACCUMULATE_OUTGOING_ARGS", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_push_argument", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 149, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint11", "Func": "isFPCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 150, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmBackend48", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 151, "Length": 372, "Cover_Rate": 0.4875491480996068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_cmpgt", "(", "(", "vec_char16", ")", "(", "a", ")", ",", "(", "vec_char16", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_cgtb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 152, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "unsigned", "encodeSEW", "(", "unsigned", "SEW", ")", "{"], "ground_truth": ["assert", "(", "isValidSEW", "(", "SEW", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVBaseInfo11", "Func": "encodeSEW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 153, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C1", "&&", "C2", ")", "{", "const", "APInt", "&", "C1Int", "=", "C1", "->", "getAPIntValue", "(", ")", ";", "APInt", "ShiftedC1Int", "=", "C1Int", "<<", "C2", "->", "getAPIntValue", "(", ")", ";", "if", "(", "ShiftedC1Int", ".", "getMinSignedBits", "(", ")", "<=", "<NUM_LIT>", "&&", "isLegalAddImmediate", "(", "ShiftedC1Int", ".", "getSExtValue", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "C1Int", ".", "getMinSignedBits", "(", ")", "<=", "<NUM_LIT>", "&&", "isLegalAddImmediate", "(", "C1Int", ".", "getSExtValue", "(", ")", ")", ")", "return", "false", ";"], "File": "RISCVISelLowering1", "Func": "isDesirableToCommuteWithShift", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 154, "Length": 90, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BW", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BW", "=", "(", "RR", ".", "Sub", "!=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets16", "Func": "isIntReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 155, "Length": 34, "Cover_Rate": 0.37362637362637363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "ConstNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "C", ".", "getNode", "(", ")", ")", ")", "{", "const", "APInt", "&", "Imm", "=", "ConstNode", "->", "getAPIntValue", "(", ")", ";", "if", "(", "(", "Imm", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "Imm", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "<NUM_LIT>", "-", "Imm", ")", ".", "isPowerOf2", "(", ")", "||", "(", "-", "<NUM_LIT>", "-", "Imm", ")", ".", "isPowerOf2", "(", ")", ")", "return", "true", ";", "if", "(", "Subtarget", ".", "hasStdExtZba", "(", ")", "&&", "!", "Imm", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", "&&", "(", "(", "Imm", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "Imm", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "Imm", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", ")", "return", "true", ";", "if", "(", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "Subtarget", ".", "getXLen", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Imm", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", "&&", "Imm", ".", "countTrailingZeros", "(", ")", "<", "<NUM_LIT>", ")", "{", "APInt", "ImmS", "=", "Imm", ".", "ashr", "(", "Imm", ".", "countTrailingZeros", "(", ")", ")", ";", "if", "(", "(", "ImmS", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "ImmS", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "<NUM_LIT>", "-", "ImmS", ")", ".", "isPowerOf2", "(", ")", ")", "return", "true", ";", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "decomposeMulByConstant", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 156, "Length": 225, "Cover_Rate": 0.8211678832116789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MINA32ISelDAGToDAG", "Func": "getPassName", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 157, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "Vec", ".", "getOpcode", "(", ")", ",", "SL", ",", "EltVT", ",", "Elt", ")", ";", "}", "if", "(", "Vec", ".", "hasOneUse", "(", ")", "&&", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Vec", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering43", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 158, "Length": 104, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{"], "ground_truth": ["return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "File": "RISCVMCTargetDesc (2)1", "Func": "createRISCVMCSubtargetInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 159, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_permvardi512_mask", "(", "(", "__v8di", ")", "__Y", ",", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_permutexvar_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 160, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "updatedRC", "(", "RC", ")", ";", "storeRegToStackSlotNoUpd", "(", "MBB", ",", "MI", ",", "SrcReg", ",", "isKill", ",", "FrameIdx", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 161, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Waitcnt", "(", "std", "::", "min", "(", "VmCnt", ",", "Other", ".", "VmCnt", ")", ",", "std", "::", "min", "(", "ExpCnt", ",", "Other", ".", "ExpCnt", ")", ",", "std", "::", "min", "(", "LgkmCnt", ",", "Other", ".", "LgkmCnt", ")", ",", "std", "::", "min", "(", "VsCnt", ",", "Other", ".", "VsCnt", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "combined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 162, "Length": 49, "Cover_Rate": 0.8305084745762712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "!", "getHasJmpExt", "(", ")", ")", "NegateCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "LHS", ".", "getValueType", "(", ")", ")", ",", "Dest", ")", ";"], "File": "BPFISelLowering1", "Func": "LowerBR_CC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 163, "Length": 91, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SchedCandidate", "(", ")", ":", "SU", "(", "nullptr", ")", ",", "SCost", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonMachineScheduler", "Func": "SchedCandidate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 164, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Src1", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";", "if", "(", "DeleteDef", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Src2", "->", "isReg", "(", ")", "&&", "Src2", "->", "getReg", "(", ")", "==", "Reg", ")", "{", "if", "(", "!", "Src0", "->", "isImm", "(", ")", "&&", "(", "Src0", "->", "isReg", "(", ")", "&&", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src0", "->", "getReg", "(", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "RI", ".", "isSGPRClass", "(", "MRI", "->", "getRegClass", "(", "Src1", "->", "getReg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "int64_t", "Imm", "=", "DefMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "UseMI", ".", "RemoveOperand", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "omod", ")", ")", ";", "UseMI", ".", "RemoveOperand", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "clamp", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "UseMI", ".", "untieRegOperand", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", ")", ";", "}", "Src2", "->", "ChangeToImmediate", "(", "Imm", ")", ";", "removeModOperands", "(", "UseMI", ")", ";", "UseMI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "bool", "DeleteDef", "=", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "DeleteDef", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";"], "File": "SIInstrInfo100", "Func": "FoldImmediate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 165, "Length": 234, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useAVX512Regs", "(", ")", "const", "{", "return", "hasAVX512", "(", ")", "&&", "(", "canExtendTo512DQ", "(", ")", "||", "RequiredVectorWidth", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)2", "Func": "useAVX512Regs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 166, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "csky_sched_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type", ",", "rtx_insn", "*", "dep", ",", "int", "cost", ",", "unsigned", "int", "dw", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "dep_type", "==", "REG_DEP_ANTI", "||", "dep_type", "==", "REG_DEP_OUTPUT", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "recog_memoized", "(", "dep", ")", ">=", "<NUM_LIT>", ")", "{", "enum", "attr_type", "insn_type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "CSKY_TARGET_ARCH", "(", "CK803", ")", ")", "{", "if", "(", "insn_type", "==", "TYPE_LOAD", "||", "insn_type", "==", "TYPE_STORE", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pattern", ")", "==", "SET", ")", ";", "rtx", "addr", "=", "(", "insn_type", "==", "TYPE_LOAD", "?", "SET_SRC", "(", "pattern", ")", ":", "SET_DEST", "(", "pattern", ")", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "addr", ")", ";", "if", "(", "code", "==", "ZERO_EXTEND", "||", "code", "==", "SIGN_EXTEND", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "addr", ")", "==", "MEM", ")", ";"], "ground_truth": ["rtx", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";"], "File": "csky", "Func": "csky_sched_adjust_cost", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 167, "Length": 168, "Cover_Rate": 0.35974304068522484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasLAHFSAHF", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "hasLAHFSAHF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 168, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "memVT", "=", "getValueType", "(", "DL", ",", "I", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", ";", "Info", ".", "align", "=", "Align", "(", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", "->", "getScalarType", "(", ")", ")", "/", "<NUM_LIT>", ")", ";", "Info", ".", "size", "=", "MemoryLocation", "::", "UnknownSize", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";"], "ground_truth": ["Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "File": "RISCVISelLowering3", "Func": "getTgtMemIntrinsic", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 169, "Length": 165, "Cover_Rate": 0.3563714902807775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op2", ",", "mode1", ")", ")", "op2", "=", "copy_to_mode_reg", "(", "mode0", ",", "op2", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op3", ",", "mode1", ")", ")", "op3", "=", "copy_to_mode_reg", "(", "mode0", ",", "op3", ")", ";", "scratch", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "scratch", ",", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "const0_rtx", ";", "emit_insn", "(", "pat", ")", ";", "if", "(", "mode0", "==", "V2SImode", ")", "emit_insn", "(", "gen_spe_evsel", "(", "target", ",", "op2", ",", "op3", ",", "scratch", ")", ")", ";", "else", "emit_insn", "(", "gen_spe_evsel_fs", "(", "target", ",", "op2", ",", "op3", ",", "scratch", ")", ")", ";", "return", "target", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "spe_expand_evsel_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 170, "Length": 137, "Cover_Rate": 0.3494897959183674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "loadStoreOptEnabled", "(", ")", "const", "{", "return", "EnableLoadStoreOpt", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "loadStoreOptEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 171, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulhq_x", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vmulhq_x_u32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmulhq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 172, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "ZeroReg", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "ZeroReg", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG32", "Func": "ReplaceUsesWithZeroReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 173, "Length": 80, "Cover_Rate": 0.3053435114503817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vandq_x_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vandq_m_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vandq_x_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 174, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MinAlign", "==", "<NUM_LIT>", ")", "return", "Type", "::", "getInt16Ty", "(", "Context", ")", ";"], "ground_truth": ["if", "(", "SrcAddrSpace", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "SrcAddrSpace", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", "||", "DestAddrSpace", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "DestAddrSpace", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{"], "File": "AMDGPUTargetTransformInfo44", "Func": "getMemcpyLoopLoweringType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 175, "Length": 41, "Cover_Rate": 0.36283185840707965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "<STR_LIT>", ")", "continue", ";", "}", "if", "(", "Op32", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "unsigned", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "<STR_LIT>", ")", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "MachineInstrBuilder", "Inst32", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Op32", ")", ")", ";", "Inst32", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Inst32", ".", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "addOperand", "(", "*", "Src1", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";"], "File": "SIShrinkInstructions36", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 176, "Length": 226, "Cover_Rate": 0.3514774494556765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirective<ISA_LIT>HsaKernel", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveISAVersion", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "<STR_LIT>", "::", "AssemblerDirectiveBegin", ")", "return", "ParseDirectiveHSAMetadata", "(", ")", ";"], "File": "AMDGPUAsmParser16", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 177, "Length": 35, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "m68hc11_asm_out_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{"], "ground_truth": ["default_dtor_section_asm_out_destructor", "(", "symbol", ",", "priority", ")", ";"], "File": "m68hc111", "Func": "m68hc11_asm_out_destructor", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 178, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsSpilledAfterDef", "(", "MachineInstr", "*", "start", ",", "unsigned", "reg", ")", "{", "bool", "canBeSpilled", "=", "false", ";", "if", "(", "!", "CheckSpillAfterDef", "(", "start", ",", "reg", ",", "canBeSpilled", ")", ")", "{", "std", "::", "queue", "<", "MachineBasicBlock", "*", ">", "Q", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "MachineBasicBlock", "*", "MBB", "=", "start", "->", "getParent", "(", ")", ";", "Q", ".", "push", "(", "MBB", ")", ";"], "ground_truth": ["while", "(", "!", "Q", ".", "empty", "(", ")", "&&", "!", "canBeSpilled", ")", "{"], "File": "HSAILInstrInfo", "Func": "IsSpilledAfterDef", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 179, "Length": 78, "Cover_Rate": 0.3305084745762712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is16BitMemOperand", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCOperand", "&", "BaseReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "Disp", "=", "MI", ".", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";"], "File": "X86MCCodeEmitter2", "Func": "is16BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 180, "Length": 60, "Cover_Rate": 0.36809815950920244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useCCRT", "(", ")", "const", "{"], "ground_truth": ["return", "UseCCRT", ";"], "File": "CSKYSubtarget2", "Func": "useCCRT", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 181, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ARCH64", ")", "{", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_VIS4", ")", "{", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TARGET_VIS3", ")", "{"], "ground_truth": ["cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";"], "File": "sparc-c4", "Func": "sparc_target_macros", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 182, "Length": 70, "Cover_Rate": 0.5303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "LowerVASTART", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 183, "Length": 57, "Cover_Rate": 0.4672131147540984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "N0Lo", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "N0", ",", "Sub0", ")", ";", "SDNode", "*", "N0Hi", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "N0", ",", "Sub1", ")", ";", "SDValue", "AddOffsetLo", "=", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDValue", "AddOffsetHi", "=", "getMaterializedScalarImm32", "(", "Hi_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Add", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "{", "AddOffsetLo", ",", "SDValue", "(", "N0Lo", ",", "<NUM_LIT>", ")", ",", "Clamp", "}", ")", ";", "SDNode", "*", "Addc", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "{", "AddOffsetHi", ",", "SDValue", "(", "N0Hi", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Add", ",", "<NUM_LIT>", ")", ",", "Clamp", "}", ")", ";", "SDValue", "RegSequenceArgs", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "Add", ",", "<NUM_LIT>", ")", ",", "Sub0", ",", "SDValue", "(", "Addc", ",", "<NUM_LIT>", ")", ",", "Sub1", "}", ";", "Addr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RegSequenceArgs", ")", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["VAddr", "=", "Addr", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 184, "Length": 233, "Cover_Rate": 0.38385502471169686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Sym", "=", "Printer", ".", "createTempSymbol", "(", "<STR_LIT>", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "defs", "(", ")", ")", "Returns", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_uses", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Params", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "*", "MI", ")", ")", "Params", ".", "pop_back", "(", ")", ";", "MCSymbolWasm", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "auto", "Signature", "=", "make_unique", "<", "<STR_LIT>", ">", "(", "std", "::", "move", "(", "Returns", ")", ",", "std", "::", "move", "(", "Params", ")", ")", ";", "WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "Printer", ".", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "WasmSym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TYPEINDEX", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "}", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "*", "Imm", "=", "MO", ".", "getFPImm", "(", ")", ";"], "ground_truth": ["if", "(", "Imm", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";"], "File": "WebAssemblyMCInstLower43", "Func": "Lower", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 185, "Length": 289, "Cover_Rate": 0.39054054054054055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "NewOperand", "=", "Operand", ";", "if", "(", "Operand", ")", "{", "if", "(", "isa", "<", "GlobalVariable", ">", "(", "Operand", ")", ")", "{", "GVMapTy", "::", "iterator", "I", "=", "GVMap", ".", "find", "(", "cast", "<", "GlobalVariable", ">", "(", "Operand", ")", ")", ";", "if", "(", "I", "!=", "GVMap", ".", "end", "(", ")", ")", "{", "NewOperand", "=", "I", "->", "second", ";", "if", "(", "++", "i", "<", "NumOperands", ")", "{", "NewOperands", ".", "push_back", "(", "NewOperand", ")", ";", "NewOperand", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ",", "I", "->", "second", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", ")", ";", "}", "}", "}", "else", "if", "(", "isa", "<", "MDNode", ">", "(", "Operand", ")", ")", "{", "NewOperand", "=", "remapMDNode", "(", "M", ",", "cast", "<", "MDNode", ">", "(", "Operand", ")", ")", ";", "}", "}", "OperandChanged", "|=", "Operand", "!=", "NewOperand", ";", "NewOperands", ".", "push_back", "(", "NewOperand", ")", ";", "}", "if", "(", "!", "OperandChanged", ")", "{", "return", "N", ";"], "ground_truth": ["}"], "File": "NVPTXGenericToNVVM13", "Func": "remapMDNode", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 186, "Length": 158, "Cover_Rate": 0.6583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "Helper", ".", "getKnownBits", "(", ")", "->", "maskedValueIsZero", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Mask", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner", "Func": "matchUCharToFloat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 187, "Length": 41, "Cover_Rate": 0.38317757009345793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsFlatOutstanding", "=", "false", ";", "ReturnsVoid", "=", "MFI", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "RemoveMI", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "EndPgmBlocks", ";", "bool", "HaveScalarStores", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "HaveScalarStores", "&&", "TII", "->", "isScalarStore", "(", "*", "I", ")", ")", "HaveScalarStores", "=", "true", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "{", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "{", "VCCZCorrupt", "=", "true", ";", "}", "else", "if", "(", "!", "hasOutstandingLGKM", "(", ")", "&&", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "{", "VCCZCorrupt", "=", "false", ";", "}", "if", "(", "VCCZCorrupt", "&&", "readsVCCZ", "(", "*", "I", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "handleExistingWait", "(", "*", "I", ")", ";", "RemoveMI", ".", "push_back", "(", "&", "*", "I", ")", ";", "continue", ";", "}", "Counters", "Required", ";"], "ground_truth": ["if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ST", "->", "needWaitcntBeforeBarrier", "(", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Required", "=", "LastIssued", ";"], "File": "SIInsertWaits36", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 188, "Length": 331, "Cover_Rate": 0.4384105960264901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupb_laneq_u8", "(", "uint8x16_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__aarch64_vget_lane_any", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupb_laneq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 189, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "<STR_LIT>", ",", "Pred", ",", "<NUM_LIT>", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]", ")", ";", "Out", ".", "EmitBundleUnlock", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl", "Func": "EmitGuardReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 190, "Length": 35, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "gp_left", "=", "MAX_ARGS_IN_REGISTERS", "-", "arg_words", ";", "if", "(", "gp_left", "<=", "<NUM_LIT>", ")", "return", "const0_rtx", ";", "gp_regs", "=", "assign_stack_local", "(", "BLKmode", ",", "MAX_ARGS_IN_REGISTERS", "*", "UNITS_PER_WORD", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["set_mem_alias_set", "(", "gp_regs", ",", "get_varargs_alias_set", "(", ")", ")", ";"], "File": "xtensa3", "Func": "xtensa_builtin_saveregs", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 191, "Length": 39, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VectorElementize", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "VectorElementize", "Func": "VectorElementize", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 192, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "ArchName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitDirectiveHSACodeObjectISA", "(", "Major", ",", "Minor", ",", "Stepping", ",", "VendorName", ",", "ArchName", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 193, "Length": 122, "Cover_Rate": 0.45185185185185184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_f32", "(", "const", "float32_t", "*", "__a", ")", "{", "union", "{", "float32x4x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3v4sf", "(", "(", "const", "__builtin_neon_sf", "*", ")", "__a", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld3q_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 194, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewOpc", "=", "AMDGPU", "::", "getCommuteRev", "(", "Opcode", ")", ";"], "ground_truth": ["if", "(", "NewOpc", "!=", "-", "<NUM_LIT>", "&&", "pseudoToMCOpcode", "(", "NewOpc", ")", "!=", "-", "<NUM_LIT>", ")", "return", "NewOpc", ";"], "File": "SIInstrInfo48", "Func": "commuteOpcode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 195, "Length": 27, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ZDC", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ZDC", "Func": "ZDC", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 196, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "BPFInstrInfo14", "Func": "copyPhysReg", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 197, "Length": 75, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "FrameSize", "<=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "FrameSize", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "BlackfinRegisterInfo1", "Func": "emitPrologue", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 198, "Length": 107, "Cover_Rate": 0.33126934984520123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int32_t", "imm", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "imm", "<", "<NUM_LIT>", "&&", "imm", ">", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "-", "imm", ",", "DL", ",", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering108", "Func": "PerformAddcSubcCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 199, "Length": 118, "Cover_Rate": 0.7375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIs", ".", "erase", "(", "std", "::", "find", "(", "MIs", ".", "begin", "(", ")", ",", "MIs", ".", "end", "(", ")", ",", "MI", ")", ",", "MIs", ".", "end", "(", ")", ")", ";", "}"], "ground_truth": ["for", "(", "InstructionSetMap", "::", "iterator", "It", "=", "PreviousRegSeqByUndefCount", ".", "begin", "(", ")", ",", "E", "=", "PreviousRegSeqByUndefCount", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{"], "File": "R600OptimizeVectorRegisters (2)", "Func": "RemoveMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 200, "Length": 60, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", "!=", "<STR_LIT>", "&&", "Flags", "!=", "<STR_LIT>", ")", "return", "true", ";", "assert", "(", "DefMI", "->", "hasOneMemOperand", "(", ")", ")", ";", "Val", "=", "(", "*", "DefMI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "Val", ")", "Val", "=", "(", "*", "DefMI", "->", "memoperands_begin", "(", ")", ")", "->", "getPseudoValue", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsOptimizePICCall", "Func": "isCallViaRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 201, "Length": 61, "Cover_Rate": 0.3160621761658031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumV2Inputs", "=", "count_if", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MutableMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "MutableMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "assert", "(", "llvm", "::", "any_of", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", ";", "}", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasSSE4A", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithSSE4A", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";"], "File": "X86ISelLowering152", "Func": "lowerV8I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 202, "Length": 300, "Cover_Rate": 0.46367851622874806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DispatchGroupSBHazardRecognizer", "::", "mustComeFirst", "(", "const", "MCInstrDesc", "*", "MCID", ",", "unsigned", "&", "NSlots", ")", "{", "unsigned", "IIC", "=", "MCID", "->", "getSchedClass", "(", ")", ";", "switch", "(", "IIC", ")", "{", "default", ":", "NSlots", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "IIC_IntDivW", ":", "case", "<STR_LIT>", "::", "IIC_IntDivD", ":", "case", "<STR_LIT>", "::", "IIC_LdStLoadUpd", ":", "case", "<STR_LIT>", "::", "IIC_LdStLDU", ":", "case", "<STR_LIT>", "::", "IIC_LdStLFDU", ":", "case", "<STR_LIT>", "::", "IIC_LdStLFDUX", ":", "case", "<STR_LIT>", "::", "IIC_LdStLHA", ":", "case", "<STR_LIT>", "::", "IIC_LdStLHAU", ":", "case", "<STR_LIT>", "::", "IIC_LdStLWA", ":", "case", "<STR_LIT>", "::", "IIC_LdStSTU", ":", "case", "<STR_LIT>", "::", "IIC_LdStSTFDU", ":", "NSlots", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "IIC_LdStLoadUpdX", ":", "case", "<STR_LIT>", "::", "IIC_LdStLDUX", ":", "case", "<STR_LIT>", "::", "IIC_LdStLHAUX", ":", "case", "<STR_LIT>", "::", "IIC_LdStLWARX", ":", "case", "<STR_LIT>", "::", "IIC_LdStLDARX", ":", "case", "<STR_LIT>", "::", "IIC_LdStSTUX", ":", "case", "<STR_LIT>", "::", "IIC_LdStSTDCX", ":", "case", "<STR_LIT>", "::", "IIC_LdStSTWCX", ":", "case", "<STR_LIT>", "::", "IIC_BrMCRX", ":", "NSlots", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "NSlots", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "MCID", "->", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "NSlots", "=", "<NUM_LIT>", ";", "switch", "(", "IIC", ")", "{", "default", ":"], "ground_truth": ["return", "NSlots", ">", "<NUM_LIT>", ";"], "File": "PPCHazardRecognizers20", "Func": "mustComeFirst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 203, "Length": 184, "Cover_Rate": 0.7104247104247104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "if", "(", "(", "mode", "==", "SImode", "||", "mode", "==", "SFmode", ")", "&&", "NDS32_SINGLE_WORD_ALIGN_P", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "&&", "!", "satisfies_constraint_Is14", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", ")", "&&", "NDS32_DOUBLE_WORD_ALIGN_P", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "&&", "!", "satisfies_constraint_Is14", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "nds32-predicates", "Func": "nds32_float_mem_operand_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 204, "Length": 121, "Cover_Rate": 0.6836158192090396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IN_RANGE", "(", "v", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "xtensa1", "Func": "xtensa_uimm8", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 205, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x8_t", ")", "__builtin_neon_vmvnv8qi", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmvn_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 206, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "::"], "ground_truth": ["<ISA_LIT>HazardRecognizer", "(", "const", "MachineSchedContext", "*", "C", ")", ":", "DAG", "(", "nullptr", ")", ",", "SchedModel", "(", "nullptr", ")", "{"], "File": "SystemZHazardRecognizer4", "Func": "SystemZHazardRecognizer", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 207, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "EncVal", "=", "Imm", ";", "return", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "EncVal", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "decodeAdvSIMDModImmType5", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 208, "Length": 27, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "!", "Subtarget", "->", "has<ISA_LIT>32r6", "(", ")", "&&", "!", "Subtarget", "->", "has<ISA_LIT>64r6", "(", ")", ")", ";", "SDValue", "CondRes", "=", "createFPCmp", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CondRes", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "CCNode", "=", "CondRes", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "cast", "<", "ConstantSDNode", ">", "(", "CCNode", ")", "->", "getZExtValue", "(", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "lowerBRCOND", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 209, "Length": 89, "Cover_Rate": 0.4587628865979381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRotImmOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "getRotImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 210, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmplt_epi32_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_cmplt_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 211, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isALU", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "TII", "->", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "TII", "->", "isVector", "(", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "isALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 212, "Length": 49, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "create<ISA_LIT>FixupHwLoops", "(", ")", ",", "false", ")", ";"], "ground_truth": ["if", "(", "EnableGenMux", ")", "addPass", "(", "create<ISA_LIT>GenMux", "(", ")", ",", "false", ")", ";"], "File": "HexagonTargetMachine1", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 213, "Length": 27, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "NVPTX_BUILTIN_SHUFFLE", ":", "case", "NVPTX_BUILTIN_SHUFFLELL", ":", "return", "nvptx_expand_shuffle", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ")", ";", "case", "NVPTX_BUILTIN_WORKER_ADDR", ":", "return", "nvptx_expand_shared_addr", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ",", "false", ")", ";", "case", "NVPTX_BUILTIN_VECTOR_ADDR", ":", "return", "nvptx_expand_shared_addr", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ",", "true", ")", ";", "case", "NVPTX_BUILTIN_CMP_SWAP", ":", "case", "NVPTX_BUILTIN_CMP_SWAPLL", ":", "return", "nvptx_expand_cmp_swap", "(", "exp", ",", "target", ",", "mode", ",", "ignore", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "nvptx6", "Func": "nvptx_expand_builtin", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 214, "Length": 78, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", ".", "v", "=", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "count", ")", ",", "<NUM_LIT>", ")", ";", "cnt", "=", "x", ".", "i", "[", "<NUM_LIT>", "]", ";", "mask", "=", "(", "cnt", "&", "<NUM_LIT>", ")", "?", "vec_splat_u8", "(", "<NUM_LIT>", ")", ":", "vec_splat_u8", "(", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_and", "(", "vec_slo", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "x", ".", "v", ")", ",", "mask", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_shlqbybi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 215, "Length": 71, "Cover_Rate": 0.6761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "Align", ",", "isSEXTLoad", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "get<ISA_LIT>IndexedAddressParts", "(", "Ptr", ".", "getNode", "(", ")", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "}", "if", "(", "!", "isLegal", ")", "return", "false", ";"], "ground_truth": ["AM", "=", "isInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMISelLowering101", "Func": "getPreIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 216, "Length": 124, "Cover_Rate": 0.43356643356643354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "File": "RISCVMCTargetDesc13", "Func": "createRISCVMCAsmInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 217, "Length": 26, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "SecondLastInst", "=", "nullptr", ";", "for", "(", ";", ";", ")", "{", "if", "(", "&", "*", "I", "!=", "LastInst", "&&", "!", "I", "->", "isBundle", "(", ")", "&&", "isUnpredicatedTerminator", "(", "&", "*", "I", ")", ")", "{", "if", "(", "!", "SecondLastInst", ")", "SecondLastInst", "=", "&", "*", "I", ";", "else", "return", "true", ";", "}", "if", "(", "I", "==", "MBB", ".", "instr_begin", "(", ")", ")", "break", ";", "--", "I", ";", "}", "int", "LastOpcode", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "int", "SecLastOpcode", "=", "SecondLastInst", "?", "SecondLastInst", "->", "getOpcode", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "LastOpcode", "==", "<STR_LIT>", "&&", "!", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "if", "(", "SecLastOpcode", "==", "<STR_LIT>", "&&", "!", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "bool", "LastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "LastOpcode", ")", ";", "bool", "LastOpcodeHasNVJump", "=", "isNewValueJump", "(", "LastInst", ")", ";", "if", "(", "LastOpcodeHasJMP_c", "&&", "!", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "if", "(", "LastInst", "&&", "!", "SecondLastInst", ")", "{", "if", "(", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isEndLoopN", "(", "LastOpcode", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LastOpcodeHasJMP_c", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo56", "Func": "AnalyzeBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 218, "Length": 301, "Cover_Rate": 0.30558375634517765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "FDiv", ".", "getType", "(", ")", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", "=", "nullptr", ";", "if", "(", "UseFDivFast", "&&", "!", "shouldKeepFDivF32", "(", "NumEltI", ",", "FastUnsafeRcpLegal", ",", "HasFP32Denormals", ")", ")", "{", "Function", "*", "Decl", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ",", "<STR_LIT>", ",", "FPMath", ")", ";", "}", "if", "(", "!", "NewElt", ")", "NewElt", "=", "performRCPOpt", "(", "NumEltI", ",", "DenEltI", ",", "FastUnsafeRcpLegal", ",", "Builder", ",", "FPMath", ",", "Mod", ",", "HasFP32Denormals", ",", "NeedHighAccuracy", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ",", "<STR_LIT>", ",", "FPMath", ")", ";", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "if", "(", "UseFDivFast", "&&", "!", "shouldKeepFDivF32", "(", "Num", ",", "FastUnsafeRcpLegal", ",", "HasFP32Denormals", ")", ")", "{", "Function", "*", "Decl", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "NewFDiv", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Num", ",", "Den", "}", ",", "<STR_LIT>", ",", "FPMath", ")", ";", "}"], "ground_truth": ["if", "(", "!", "NewFDiv", ")", "{"], "File": "AMDGPUCodeGenPrepare46", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 219, "Length": 250, "Cover_Rate": 0.4780114722753346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>RelaxMemPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";"], "File": "AVRTargetMachine", "Func": "addPreSched2", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 220, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_8ALIGN", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["return", "regno", "<", "<NUM_LIT>", ";"], "File": "mcore", "Func": "mcore_hard_regno_mode_ok", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 221, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD3_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 222, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mips_cannot_change_mode_class", "(", "enum", "machine_mode", "from", ",", "enum", "machine_mode", "to", ",", "enum", "reg_class", "class", ")", "{", "if", "(", "MIN", "(", "GET_MODE_SIZE", "(", "from", ")", ",", "GET_MODE_SIZE", "(", "to", ")", ")", "<=", "UNITS_PER_WORD", "&&", "MAX", "(", "GET_MODE_SIZE", "(", "from", ")", ",", "GET_MODE_SIZE", "(", "to", ")", ")", ">", "UNITS_PER_WORD", ")", "{", "if", "(", "TARGET_BIG_ENDIAN", ")", "{", "if", "(", "FP_INC", ">", "<NUM_LIT>", "&&", "reg_classes_intersect_p", "(", "FP_REGS", ",", "class", ")", ")", "return", "true", ";", "}", "else", "{"], "ground_truth": ["if", "(", "reg_classes_intersect_p", "(", "ACC_REGS", ",", "class", ")", ")", "return", "true", ";"], "File": "mips3", "Func": "mips_cannot_change_mode_class", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 223, "Length": 85, "Cover_Rate": 0.7327586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "tilegx_pic_address_needs_scratch", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "&&", "(", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_pic_address_needs_scratch", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 224, "Length": 89, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "WebAssemblySubtarget", "Func": "getFrameLowering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 225, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "const", "suffix", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "flags", "&", "SECTION_EXCLUDE", ")", "smclass", "=", "<NUM_LIT>", ";", "else", "if", "(", "flags", "&", "SECTION_DEBUG", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "name", ")", ";", "return", ";", "}", "else", "if", "(", "flags", "&", "SECTION_CODE", ")", "smclass", "=", "<NUM_LIT>", ";", "else", "if", "(", "flags", "&", "SECTION_TLS", ")", "{", "if", "(", "flags", "&", "SECTION_BSS", ")", "smclass", "=", "<NUM_LIT>", ";", "else", "smclass", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["else", "if", "(", "flags", "&", "SECTION_WRITE", ")", "{"], "File": "rs6000", "Func": "rs6000_xcoff_asm_named_section", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 226, "Length": 99, "Cover_Rate": 0.5823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemThumbSPIOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 227, "Length": 78, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_abs_epi16", "(", "__m512i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pabsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_abs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 228, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "Ctx", ",", "MCII", ")", ";"], "ground_truth": ["}"], "File": "CAHPMCCodeEmitter", "Func": "createCAHPMCCodeEmitter", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 229, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtvec", "vec", ";", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "symbol", ",", "gen_rtx_REG", "(", "SImode", ",", "GOT_VERSION_REGNUM", ")", ")", ";", "return", "gen_rtx_UNSPEC", "(", "Pmode", ",", "vec", ",", "UNSPEC_LOAD_CALL", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_unspec_call", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 230, "Length": 32, "Cover_Rate": 0.7441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IsV3", "&&", "Size", ">=", "<NUM_LIT>", ")", "{", "V4Ty", "=", "VectorType", "::", "get", "(", "VT", "->", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "AdjustedArgTy", "=", "V4Ty", ";", "}", "ArgPtr", "=", "Builder", ".", "CreateBitCast", "(", "ArgPtr", ",", "AdjustedArgTy", "->", "getPointerTo", "(", "AS", ")", ",", "ArgPtr", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "LoadInst", "*", "Load", "=", "Builder", ".", "CreateAlignedLoad", "(", "AdjustedArgTy", ",", "ArgPtr", ",", "AdjustedAlign", ")", ";", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_invariant_load", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "if", "(", "isa", "<", "PointerType", ">", "(", "ArgTy", ")", ")", "{", "if", "(", "Arg", ".", "hasNonNullAttr", "(", ")", ")", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_nonnull", ",", "MDNode", "::", "get", "(", "Ctx", ",", "{", "}", ")", ")", ";", "uint64_t", "DerefBytes", "=", "Arg", ".", "getDereferenceableBytes", "(", ")", ";", "if", "(", "DerefBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefBytes", ")", ")", ")", ")", ";", "}", "uint64_t", "DerefOrNullBytes", "=", "Arg", ".", "getDereferenceableOrNullBytes", "(", ")", ";", "if", "(", "DerefOrNullBytes", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_dereferenceable_or_null", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "DerefOrNullBytes", ")", ")", ")", ")", ";", "}", "unsigned", "ParamAlign", "=", "Arg", ".", "getParamAlignment", "(", ")", ";", "if", "(", "ParamAlign", "!=", "<NUM_LIT>", ")", "{", "Load", "->", "setMetadata", "(", "LLVMContext", "::", "MD_align", ",", "MDNode", "::", "get", "(", "Ctx", ",", "MDB", ".", "createConstant", "(", "ConstantInt", "::", "get", "(", "Builder", ".", "getInt64Ty", "(", ")", ",", "ParamAlign", ")", ")", ")", ")", ";", "}", "}", "if", "(", "DoShiftOpt", ")", "{", "Value", "*", "ExtractBits", "=", "OffsetDiff", "==", "<NUM_LIT>", "?", "Load", ":", "Builder", ".", "CreateLShr", "(", "Load", ",", "OffsetDiff", "*", "<NUM_LIT>", ")", ";", "IntegerType", "*", "ArgIntTy", "=", "Builder", ".", "getIntNTy", "(", "Size", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "ExtractBits", ",", "ArgIntTy", ")", ";"], "ground_truth": ["Value", "*", "NewVal", "=", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "ArgTy", ",", "Arg", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";"], "File": "AMDGPULowerKernelArguments22", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 231, "Length": 357, "Cover_Rate": 0.35103244837758113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", "<<", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RRegsNoR0", "[", "Base", "]", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "PPCDisassembler16", "Func": "decodeSPE2Operands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 232, "Length": 44, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opc", ")", ";"], "File": "AArch64FastISel10", "Func": "emitStoreRelease", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 233, "Length": 61, "Cover_Rate": 0.391025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "Flags", "=", "combineCarryThroughADD", "(", "CCR", ")", ")", "return", "Flags", ";"], "ground_truth": ["if", "(", "SDValue", "R", "=", "checkBoolTestSetCCCombine", "(", "CCR", ",", "CC", ")", ")", "return", "R", ";"], "File": "M680x0ISelLowering", "Func": "combineSetCCCCR", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 234, "Length": 34, "Cover_Rate": 0.5230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_loadu_pd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_loadupd128_mask", "(", "(", "__v2df", "*", ")", "__P", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_mask_loadu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 235, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_GD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_GOTTPREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_LDM", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_PAGE", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_OFST", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_DISP", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_HI16", ",", "Type", ")", ";", "return", "Type", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_LO16", ",", "Type", ")", ";", "return", "Type", ";", "}", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_HIGHER", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_HIGHEST", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_CALL_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_CALL_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_26_S1", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_GOT16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_CALL16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_GOT_DISP", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_GOT_PAGE", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_GOT_OFST", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_TLS_GD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_TLS_LDM", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROMIPS_TLS_DTPREL_HI16", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "ELF", "::", "R_MICROMIPS_TLS_DTPREL_LO16", ";"], "File": "MipsELFObjectWriter45", "Func": "GetRelocType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 236, "Length": 368, "Cover_Rate": 0.46998722860791825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "P2ISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 237, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitPersonalityIndex", "(", "unsigned", "Index", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 238, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ALTIVEC", "&&", "testing_p", ")", "return", "true", ";", "if", "(", "(", "vmode", "==", "V2SFmode", "&&", "TARGET_PAIRED_FLOAT", ")", "||", "(", "vmode", "==", "V2SImode", "&&", "TARGET_SPE", ")", "||", "(", "(", "vmode", "==", "V2DFmode", "||", "vmode", "==", "V2DImode", ")", "&&", "VECTOR_MEM_VSX_P", "(", "vmode", ")", ")", ")", "{", "if", "(", "testing_p", ")", "{"], "ground_truth": ["op0", "=", "gen_raw_REG", "(", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "rs6000_vectorize_vec_perm_const", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 239, "Length": 61, "Cover_Rate": 0.37888198757763975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "IdxReg", "=", "Idx", "->", "isReg", "(", ")", "?", "Idx", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ToRemove", ";", "bool", "IdxOn", "=", "true", ";", "if", "(", "!", "MI", ".", "isIdenticalTo", "(", "First", ")", ")", "return", "false", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "std", "::", "next", "(", "First", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MI", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isBundle", "(", ")", ")", "continue", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "IdxOn", "=", "false", ";", "ToRemove", ".", "push_back", "(", "&", "*", "I", ")", ";", "break", ";", "default", ":", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "IdxReg", "&&", "I", "->", "modifiesRegister", "(", "IdxReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "I", "->", "operands", "(", ")", ",", "[", "&", "MRI", ",", "this", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}", ")", ")", "{"], "File": "SIPreEmitPeephole7", "Func": "optimizeSetGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 240, "Length": 204, "Cover_Rate": 0.591304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_prefetch", "(", "void", "*", "__P", ",", "enum", "_mm_hint", "__I", ")", "{", "__builtin_prefetch", "(", "__P", ",", "<NUM_LIT>", ",", "__I", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_prefetch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 241, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "*", "template", ";", "template", "++", ")", "if", "(", "*", "template", "==", "'\\n'", ")", "count", "++", ";"], "ground_truth": ["return", "count", ";"], "File": "h83003", "Func": "h8300_asm_insn_count", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 242, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "bit2", "=", "(", "val", "+", "bit1", ")", "&", "~", "val", ";", "unsigned", "HOST_WIDE_INT", "val1", "=", "(", "val", "+", "bit1", ")", "&", "val", ";", "unsigned", "HOST_WIDE_INT", "bit3", "=", "val1", "&", "-", "val1", ";"], "ground_truth": ["return", "rs6000_is_valid_and_mask", "(", "GEN_INT", "(", "val", "+", "bit3", "-", "bit2", ")", ",", "mode", ")", ";"], "File": "rs6000", "Func": "rs6000_is_valid_2insn_and", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 243, "Length": 49, "Cover_Rate": 0.5212765957446809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "dest_start", "<", "src_start", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "dest_start", "+", "i", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "src_start", "+", "i", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", ";", "}", "}", "else", "{"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{"], "File": "arm", "Func": "output_mov_long_double_arm_from_arm", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 244, "Length": 77, "Cover_Rate": 0.4935897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZRegisterInfo1", "Func": "enableMultipleCopyHints", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 245, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_store1_ps", "(", "float", "*", "__P", ",", "__m128", "__A", ")", "{", "__v4sf", "__va", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";", "_mm_store_ps", "(", "__P", ",", "__va", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_store1_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 246, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ";"], "ground_truth": ["}"], "File": "SPUInstrInfo1", "Func": "getRegisterInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 247, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftR32ImmNarrow", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeVecShiftRImm", "(", "Inst", ",", "Imm", "|", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeVecShiftR32ImmNarrow", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 248, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "encode_pattern_1", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "encode_pattern_1", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "LO_SUM", ":", "*", "patternp", "++", "=", "'L'", ";", "encode_pattern_1", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "encode_pattern_1", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "HIGH", ":", "*", "patternp", "++", "=", "'H'", ";", "encode_pattern_1", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "*", "patternp", "++", "=", "'s'", ";", "break", ";", "case", "LABEL_REF", ":", "*", "patternp", "++", "=", "'l'", ";", "break", ";", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "*", "patternp", "++", "=", "'i'", ";", "break", ";"], "ground_truth": ["case", "UNSPEC", ":"], "File": "mep", "Func": "encode_pattern_1", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 249, "Length": 113, "Cover_Rate": 0.36451612903225805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "PatternNodeWithChain", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "PatternNodeWithChain", ".", "getNode", "(", ")", ")", "&&", "IsProfitableToFold", "(", "PatternNodeWithChain", ",", "N", ".", "getNode", "(", ")", ",", "Root", ")", "&&", "IsLegalToFold", "(", "PatternNodeWithChain", ",", "N", ".", "getNode", "(", ")", ",", "Root", ",", "OptLevel", ")", "&&", "hasSingleUsesFromRoot", "(", "Root", ",", "N", ".", "getNode", "(", ")", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "PatternNodeWithChain", ")", ";", "return", "selectAddr", "(", "LD", ",", "LD", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "PatternNodeWithChain", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "PatternNodeWithChain", ".", "getNode", "(", ")", ")", "&&", "IsProfitableToFold", "(", "PatternNodeWithChain", ",", "N", ".", "getNode", "(", ")", ",", "Root", ")", "&&", "IsLegalToFold", "(", "PatternNodeWithChain", ",", "N", ".", "getNode", "(", ")", ",", "Root", ",", "OptLevel", ")", "&&", "hasSingleUsesFromRoot", "(", "Root", ",", "N", ".", "getNode", "(", ")", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "PatternNodeWithChain", ")", ";", "return", "selectAddr", "(", "LD", ",", "LD", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "X86ISelDAGToDAG112", "Func": "selectScalarSSELoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 250, "Length": 271, "Cover_Rate": 0.5303326810176126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "int", "pos", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "GET_CODE", "(", "dst", ")", "==", "SUBREG", ")", "{", "pos", "+=", "SUBREG_BYTE", "(", "dst", ")", "*", "BITS_PER_UNIT", ";", "dst", "=", "SUBREG_REG", "(", "dst", ")", ";", "}", "if", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", ")", "src", "=", "SUBREG_REG", "(", "src", ")", ";", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "{", "machine_mode", "srcmode", ",", "dstmode", ";"], "ground_truth": ["rtx", "(", "*", "pinsr", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";"], "File": "i3864", "Func": "ix86_expand_pinsr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 251, "Length": 116, "Cover_Rate": 0.3483483483483483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset0", "%", "Size", "!=", "<NUM_LIT>", "||", "Offset1", "%", "Size", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset0", "/", "Size", ")", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset1", "/", "Size", ")", ")", "return", "false", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "isDSOffset2Legal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 252, "Length": 44, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "Ty", "=", "STy", "->", "getTypeAtIndex", "(", "i", ")", ";", "Elems", ".", "push_back", "(", "cast", "<", "Constant", ">", "(", "PrepareValueForMemSet", "(", "IRB", ",", "Val", ",", "Ty", ")", ")", ")", ";", "}", "return", "ConstantStruct", "::", "get", "(", "STy", ",", "Elems", ")", ";", "}", "else", "if", "(", "ArrayType", "*", "ATy", "=", "dyn_cast", "<", "ArrayType", ">", "(", "ToType", ")", ")", "{"], "ground_truth": ["Type", "*", "Ty", "=", "ATy", "->", "getElementType", "(", ")", ";"], "File": "JVMLowerMemoryIntrinsics", "Func": "PrepareValueForMemSet", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 253, "Length": 69, "Cover_Rate": 0.345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Caller", "=", "CS", ".", "getCaller", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "if", "(", "CS", ".", "isNoInline", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "TargetTransformInfo", "&", "TTI", "=", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ";", "if", "(", "!", "TTI", ".", "areInlineCompatible", "(", "Caller", ",", "Callee", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "<STR_LIT>", ")", ";", "if", "(", "CS", ".", "hasFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ")", "{", "auto", "IsViable", "=", "isInlineViable", "(", "*", "Callee", ")", ";", "if", "(", "IsViable", ".", "isSuccess", "(", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "<STR_LIT>", ")", ";", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "getFailureReason", "(", ")", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CS", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["InlineParams", "LocalParams", "=", "Params", ";"], "File": "AMDGPUInline3", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 254, "Length": 159, "Cover_Rate": 0.40458015267175573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", ".", "isVector", "(", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFP16", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering100", "Func": "hasBitPreservingFPLogic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 255, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "hasV7Ops", "||", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm12", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2LoadImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 256, "Length": 182, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "XtensaMCTargetDesc1", "Func": "XtensaTargetStreamer", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 257, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>64r2", "(", ")", "const", "{", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "hasMips64r2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 258, "Length": 18, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld4_dup_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 259, "Length": 55, "Cover_Rate": 0.5612244897959183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "if", "(", "Convert", ")", "{", "SDValue", "SR", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Flag", ")", ";", "if", "(", "Shift", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "if", "(", "Invert", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "return", "SR", ";", "}", "else", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "One", ",", "Zero", ",", "TargetCC", ",", "Flag", "}", ";"], "File": "MSP430ISelLowering (2)1", "Func": "LowerSETCC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 260, "Length": 145, "Cover_Rate": 0.3318077803203661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "m_ccreg", ",", "gen_rtx_fmt_ee", "(", "EQ", ",", "SImode", ",", "src_reg", ",", "const0_rtx", ")", ")", ")", ";", "if", "(", "GET_MODE", "(", "dst_reg", ")", "==", "SImode", ")", "emit_move_insn", "(", "dst_reg", ",", "m_ccreg", ")", ";", "else", "if", "(", "GET_MODE", "(", "dst_reg", ")", "==", "DImode", ")", "{", "emit_move_insn", "(", "gen_lowpart", "(", "SImode", ",", "dst_reg", ")", ",", "m_ccreg", ")", ";", "emit_move_insn", "(", "gen_highpart", "(", "SImode", ",", "dst_reg", ")", ",", "const0_rtx", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "rtx", "i", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return", "i", ";"], "ground_truth": ["}"], "File": "sh", "Func": "treg_combine_make_not_reg_insn", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 261, "Length": 95, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "File": "TL45AsmPrinter", "Func": "LowerTL45MachineOperandToMCOperand", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 262, "Length": 86, "Cover_Rate": 0.36909871244635195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDNode", "*", "SelectInt64", "(", "SelectionDAG", "*", "CurDAG", ",", "SDNode", "*", "N", ")", "{"], "ground_truth": ["SDLoc", "dl", "(", "N", ")", ";"], "File": "PPCISelDAGToDAG (2)1", "Func": "SelectInt64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 263, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVmcntBitMask", "(", "const", "IsaVersion", "&", "Version", ")", "{", "unsigned", "VmcntLo", "=", "(", "<NUM_LIT>", "<<", "getVmcntBitWidthLo", "(", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "Version", ".", "Major", "<", "<NUM_LIT>", ")", "return", "VmcntLo", ";", "unsigned", "VmcntHi", "=", "(", "(", "<NUM_LIT>", "<<", "getVmcntBitWidthHi", "(", ")", ")", "-", "<NUM_LIT>", ")", "<<", "getVmcntBitWidthLo", "(", ")", ";", "return", "VmcntLo", "|", "VmcntHi", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 264, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIArgs", "::", "MIArgs", "(", "MachineInstr", "&", "MI", ",", "const", "LiveIntervals", "&", "LIS", ",", "SlotIndex", "LIIndex", ")", "{", "auto", "regUses", "=", "llvm", "::", "make_filter_range", "(", "MI", ".", "uses", "(", ")", ",", "[", "]", "(", "const", "MachineOperand", "&", "Op", ")", "{", "return", "Op", ".", "isReg", "(", ")", ";", "}", ")", ";", "for", "(", "auto", "Arg", ":", "regUses", ")", "{", "auto", "Vreg", "=", "Arg", ".", "isUndef", "(", ")", "?", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ":", "Arg", ".", "getReg", "(", ")", ";", "bool", "Killed", "=", "Arg", ".", "isUndef", "(", ")", "?", "true", ":", "isKilled", "(", "MI", ",", "Arg", ".", "getReg", "(", ")", ",", "LIS", ",", "LIIndex", ")", ";", "Args", ".", "emplace_back", "(", "StackVreg", "(", "Vreg", ")", ",", "Killed", ")", ";", "}"], "ground_truth": ["}"], "File": "TVMStack", "Func": "MIArgs", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 265, "Length": 116, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MachineScheduler", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine1", "Func": "createMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 266, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MnemonicFail", ")", "{", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "MatchingInlineAsm", "?", "EmptyRanges", ":", "Op", ".", "getLocRange", "(", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Mnemonic", "+", "<STR_LIT>", ",", "Ranges", ",", "MatchingInlineAsm", ")", ";", "}", "unsigned", "NumSuccessfulMatches", "=", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_Success", ")", ";", "if", "(", "NumSuccessfulMatches", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "return", "true", ";", "if", "(", "!", "MatchingInlineAsm", ")", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "!", "MatchingInlineAsm", ")", "EmitInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ";", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "NumSuccessfulMatches", ">", "<NUM_LIT>", ")", "{", "assert", "(", "UnsizedMemOp", "&&", "<STR_LIT>", ")", ";", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "MatchingInlineAsm", "?", "EmptyRanges", ":", "UnsizedMemOp", "->", "getLocRange", "(", ")", ";", "return", "Error", "(", "UnsizedMemOp", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "+", "Mnemonic", "+", "<STR_LIT>", ",", "Ranges", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_MissingFeature", ")", "==", "<NUM_LIT>", ")", "{", "ErrorInfo", "=", "ErrorInfoMissingFeature", ";", "return", "ErrorMissingFeature", "(", "IDLoc", ",", "ErrorInfoMissingFeature", ",", "MatchingInlineAsm", ")", ";", "}"], "ground_truth": ["if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_InvalidOperand", ")", "==", "<NUM_LIT>", ")", "{"], "File": "X86AsmParser", "Func": "MatchAndEmitIntelInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 267, "Length": 255, "Cover_Rate": 0.37280701754385964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Encoding", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Encoding", "==", "~", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";"], "File": "ARMAsmParser (2)5", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 268, "Length": 262, "Cover_Rate": 0.7401129943502824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_ha", "!=", "NULL", ")", "*", "is_ha", "=", "true", ";", "*", "count", "=", "<NUM_LIT>", ";", "new_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "}", "else", "if", "(", "type", "&&", "composite_p", ")", "{", "int", "ag_count", "=", "aapcs_vfp_sub_candidate", "(", "type", ",", "&", "new_mode", ")", ";", "if", "(", "ag_count", ">", "<NUM_LIT>", "&&", "ag_count", "<=", "HA_MAX_NUM_FLDS", ")", "{", "if", "(", "is_ha", "!=", "NULL", ")", "*", "is_ha", "=", "true", ";", "*", "count", "=", "ag_count", ";", "}"], "ground_truth": ["else", "return", "false", ";"], "File": "aarch642", "Func": "aarch64_vfp_is_call_or_return_candidate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 269, "Length": 75, "Cover_Rate": 0.4143646408839779, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "M68kRegisterInfo", "Func": "requiresRegisterScavenging", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 270, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "TRI", ".", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "MO", ".", "getReg", "(", ")", "==", "Reg", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "LaneBitmask", "Overlap", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "SubReg", ")", "&", "TRI", ".", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "Overlap", ".", "any", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions17", "Func": "instAccessReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 271, "Length": 92, "Cover_Rate": 0.6433566433566433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ")", ";"], "File": "Z80RegisterInfo2", "Func": "saveScavengerRegister", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 272, "Length": 96, "Cover_Rate": 0.39183673469387753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Micro<ISA_LIT>SizeReduce", "(", ")", ";"], "ground_truth": ["}"], "File": "MicroMipsSizeReduction10", "Func": "createMicroMipsSizeReductionPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 273, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Mods", ".", "getModifiersOperand", "(", ")", ")", ")", ";", "assert", "(", "isRegKind", "(", ")", ")", ";"], "ground_truth": ["addRegOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "addRegWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 274, "Length": 30, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DecodeRegListOperand", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", "+", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeMemMMImm12", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 275, "Length": 148, "Cover_Rate": 0.5967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegister", "(", "MO", ",", "false", ",", "OS", ")", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["OS", "<<", "MO", ".", "getImm", "(", ")", ";"], "File": "HexagonAsmPrinter36", "Func": "printOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 276, "Length": 28, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", "->", "add", "(", "create<ISA_LIT>HardwareLoops", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine45", "Func": "addPreRegAlloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 277, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpneq_epi64_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_cmpneq_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 278, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isProperty", "(", ")", ")", "{", "os", "<<", "<STR_LIT>", ";", "uint32_t", "Ps", "=", "properties", "(", ")", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "Zero", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "NonZero", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "Finite", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "Infinity", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "NaN", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "PosOrZero", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "NegOrZero", ")", "os", "<<", "<STR_LIT>", ";", "os", "<<", "'}'", ";", "return", ";", "}", "os", "<<", "<STR_LIT>", ";", "if", "(", "isBottom", "(", ")", ")", "{", "os", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "isTop", "(", ")", ")", "{", "os", "<<", "<STR_LIT>", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", "(", ")", ";", "++", "i", ")", "{", "const", "Constant", "*", "C", "=", "Values", "[", "i", "]", ";", "if", "(", "i", "!=", "<NUM_LIT>", ")", "os", "<<", "<STR_LIT>", ";", "C", "->", "print", "(", "os", ")", ";", "}", "}"], "ground_truth": ["os", "<<", "<STR_LIT>", ";"], "File": "HexagonConstPropagation", "Func": "print", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 279, "Length": 190, "Cover_Rate": 0.9405940594059405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "worker", "=", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", ";"], "ground_truth": ["bool", "large_vector", "=", "(", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_VECTOR", ")", ")", "&&", "nvptx_mach_vector_length", "(", ")", "!=", "PTX_WARP_SIZE", ";"], "File": "nvptx", "Func": "nvptx_needs_shared_bcast", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 280, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ConditionalCompares", "::", "updateDomTree", "(", "ArrayRef", "<", "MachineBasicBlock", "*", ">", "Removed", ")", "{", "MachineDomTreeNode", "*", "HeadNode", "=", "DomTree", "->", "getNode", "(", "CmpConv", ".", "Head", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "*", "RemovedMBB", ":", "Removed", ")", "{"], "File": "AArch64ConditionalCompares11", "Func": "updateDomTree", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 281, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasSSE3", "(", ")", ")", "return", "false", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "||", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "NumElems", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", "+", "<NUM_LIT>", ")", "||", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "+", "<NUM_LIT>", "]", ",", "i", "+", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)", "Func": "isMOVSHDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 282, "Length": 113, "Cover_Rate": 0.849624060150376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "<NUM_LIT>", ",", "Group", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "nullptr", ",", "&", "FnSection", ")", ";", "assert", "(", "EHSection", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SwitchSection", "(", "EHSection", ")", ";"], "File": "ARMELFStreamer18", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 283, "Length": 70, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUDevice", "::", "~", "AMDGPUDevice", "(", ")", "{"], "ground_truth": ["mHWBits", ".", "clear", "(", ")", ";"], "File": "AMDILDevice", "Func": "~AMDGPUDevice", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 284, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "Src", "=", "N", "->", "getSrcValue", "(", ")", ";", "if", "(", "!", "Src", ")", "return", "<STR_LIT>", "::", "LOCAL", ";", "if", "(", "const", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "Src", "->", "getType", "(", ")", ")", ")", "{", "switch", "(", "PT", "->", "getAddressSpace", "(", ")", ")", "{"], "ground_truth": ["case", "llvm", "::", "ADDRESS_SPACE_LOCAL", ":"], "File": "NVPTXISelDAGToDAG24", "Func": "getCodeAddrSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 285, "Length": 55, "Cover_Rate": 0.30386740331491713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_slli_si64", "(", "__m64", "__m", ",", "int", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psllqi", "(", "(", "__v1di", ")", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_slli_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 286, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isTargetDarwin", "(", ")", "||", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget105", "Func": "isTargetEnvMacho", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 287, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DebugFixup", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyDebugFixup", "Func": "WebAssemblyDebugFixup", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 288, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPZeroOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RmBits", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler10", "Func": "DecodeFPZeroOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 289, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_aarch64_ssri_nv8qi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsri_n_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 290, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "N1", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{", "unsigned", "<ISA_LIT>Opc", "=", "getTargetVShiftUniformOpcode", "(", "N", "->", "getOpcode", "(", ")", ",", "false", ")", ";", "return", "getTargetVShiftByConstNode", "(", "<ISA_LIT>Opc", ",", "SDLoc", "(", "N", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "N0", ",", "EltBits", "[", "<NUM_LIT>", "]", ".", "getZExtValue", "(", ")", ",", "DAG", ")", ";", "}", "APInt", "KnownUndef", ",", "KnownZero", ";"], "ground_truth": ["const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineVectorShiftVar", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 291, "Length": 90, "Cover_Rate": 0.3474903474903475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "FindInstrPairs", "(", "MDT", "->", "getRootNode", "(", ")", ",", "nullptr", ",", "nullptr", ")", ";", "assert", "(", "Setups", ".", "size", "(", ")", "==", "Branches", ".", "size", "(", ")", "&&", "Setups", ".", "size", "(", ")", "==", "LoopNums", ".", "size", "(", ")", ")", ";", "if", "(", "Setups", ".", "empty", "(", ")", ")", "return", "false", ";", "while", "(", "!", "Setups", ".", "empty", "(", ")", ")", "{", "ProcessHardwareLoop", "(", "Setups", ".", "pop_back_val", "(", ")", ",", "Branches", ".", "pop_back_val", "(", ")", ",", "LoopNums", ".", "pop_back_val", "(", ")", ",", "MF", ")", ";"], "ground_truth": ["}"], "File": "RISCVPulpHWLoops", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 292, "Length": 109, "Cover_Rate": 0.7569444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op", ",", "Known", ")", ";", "return", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "Known", ".", "countMinLeadingZeros", "(", ")", ")", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering112", "Func": "isU24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 293, "Length": 36, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateRegPair", "(", "const", "<ISA_LIT>Operand", "&", "MOP", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "<ISA_LIT>AsmParser", "&", "Parser", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_RegPair", ",", "Parser", ")", ";", "Op", "->", "RegIdx", ".", "Index", "=", "MOP", ".", "RegIdx", ".", "Index", ";", "Op", "->", "RegIdx", ".", "RegInfo", "=", "MOP", ".", "RegIdx", ".", "RegInfo", ";", "Op", "->", "RegIdx", ".", "Kind", "=", "MOP", ".", "RegIdx", ".", "Kind", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "MipsAsmParser104", "Func": "CreateRegPair", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 294, "Length": 92, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", "<<", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "GP0Regs", "[", "Base", "]", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "PPCDisassembler1", "Func": "decodeSPE8Operands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 295, "Length": 43, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "MaskOp", "=", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MaskOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Iter", "=", "++", "Instr", ".", "getIterator", "(", ")", ",", "End", "=", "Instr", ".", "getParent", "(", ")", "->", "end", "(", ")", ";"], "File": "Thumb2InstrInfo27", "Func": "recomputeVPTBlockMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 296, "Length": 46, "Cover_Rate": 0.3006535947712418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "useConstantIslands", "(", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>16ConstantIslands", "<<", "<STR_LIT>", ")", ";"], "File": "MipsSubtarget (2)1", "Func": "useConstantIslands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 297, "Length": 20, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";"], "File": "MipsSEISelLowering12", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 298, "Length": 75, "Cover_Rate": 0.33783783783783783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitFileDirective", "(", "const", "std", "::", "string", "&", "name", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["PrintEscapedString", "(", "name", ",", "O", ")", ";"], "File": "XCoreAsmPrinter14", "Func": "emitFileDirective", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 299, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmq_m_f16", "(", "float16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmaxnmq_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxnmq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 300, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "moxie_operand_lossage", "(", "const", "char", "*", "msgid", ",", "rtx", "op", ")", "{", "debug_rtx", "(", "op", ")", ";"], "ground_truth": ["output_operand_lossage", "(", "<STR_LIT>", ",", "msgid", ")", ";"], "File": "moxie", "Func": "moxie_operand_lossage", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 301, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "pieces", ".", "length", "(", ")", ";", "++", "i", ")", "res", "+=", "pieces", "[", "i", "]", ".", "num_zr", ";"], "ground_truth": ["return", "res", ";"], "File": "aarch64", "Func": "num_zr", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 302, "Length": 31, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "else", "if", "(", "res", "==", "MatchOperand_NoMatch", ")", "{", "res", "=", "parseStringWithPrefix", "(", "<STR_LIT>", ",", "Value", ")", ";", "if", "(", "res", "==", "MatchOperand_ParseFail", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "else", "if", "(", "res", "==", "MatchOperand_NoMatch", ")", "{", "res", "=", "parseStringWithPrefix", "(", "<STR_LIT>", ",", "Value", ")", ";", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "}", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "Int", "==", "<NUM_LIT>", ")", "{"], "File": "AMDGPUAsmParser52", "Func": "parseSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 303, "Length": 142, "Cover_Rate": 0.6543778801843319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "switch", "(", "(", "unsigned", "int", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Value", "=", "static_cast", "<", "uint64_t", ">", "(", "static_cast", "<", "int64_t", ">", "(", "Value", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "!", "APInt", "(", "<NUM_LIT>", ",", "Value", ")", ".", "isSignedIntN", "(", "Info", ".", "TargetSize", ")", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "NyuziAsmBackend", "Func": "adjustFixupValue", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 304, "Length": 87, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "N", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "Offset", "=", "<NUM_LIT>", "*", "(", "Subtarget", ".", "isLittle", "(", ")", "?", "N", ":", "(", "<NUM_LIT>", "-", "N", ")", ")", ";", "assert", "(", "Subtarget", ".", "isGP64bit", "(", ")", "||", "Subtarget", ".", "hasMTHC1", "(", ")", "||", "!", "Subtarget", ".", "isFP64bit", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "FP64", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC2", "=", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getMoveF64ViaSpillFI", "(", "RC", ")", ";", "TII", ".", "storeRegToStack", "(", "MBB", ",", "I", ",", "SrcReg", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ",", "FI", ",", "RC", ",", "&", "TRI", ",", "<NUM_LIT>", ")", ";", "TII", ".", "loadRegFromStack", "(", "MBB", ",", "I", ",", "DstReg", ",", "FI", ",", "RC2", ",", "&", "TRI", ",", "Offset", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsSEFrameLowering4", "Func": "expandExtractElementF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 305, "Length": 178, "Cover_Rate": 0.5913621262458472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVariadicStackIdx", "(", ")", "const", "{"], "ground_truth": ["return", "VariadicStackIdx", ";"], "File": "AArch64MachineFunctionInfo6", "Func": "getVariadicStackIdx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 306, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "Err", "(", "ErrStr", ")", ";", "if", "(", "!", "parseAmdKernelCodeField", "(", "ID", ",", "getParser", "(", ")", ",", "Header", ",", "Err", ")", ")", "{", "return", "TokError", "(", "Err", ".", "str", "(", ")", ")", ";", "}", "Lex", "(", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "if", "(", "G_00B848_WGP_MODE", "(", "Header", ".", "compute_pgm_resource_registers", ")", "&&", "!", "isGFX10", "(", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser57", "Func": "ParseAMDKernelCodeTValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 307, "Length": 66, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ")", ":", "MCTargetAsmParser", "(", ")", ",", "Parser", "(", "_Parser", ")", "{"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "MBlazeAsmParser", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 308, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "RHSC", "<", "<NUM_LIT>", "&&", "RHSC", ">=", "-", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{", "ShOpcVal", "=", "<STR_LIT>", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "<NUM_LIT>", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "{", "ShAmt", "=", "<NUM_LIT>", ";", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "ShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeSoReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 309, "Length": 224, "Cover_Rate": 0.7832167832167832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "RV16KAsmParser", "Func": "getLoc", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 310, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "PIC16InstrInfo1", "Func": "copyRegToReg", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 311, "Length": 55, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_scalef_round_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ",", "const", "int", "__D", ")", "{", "return", "__builtin_ia32_scalefsh_mask_round", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_scalef_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 312, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "add_p1", "(", "Ax", "b", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "(", "b", ")", ")", ";"], "File": "disassembler", "Func": "add_p1", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 313, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_unpacklo_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_punpcklwd512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_unpacklo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 314, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isCallIndirect", "(", "MI", ")", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getCalleeOpNo", "(", "MI", ")", ")", ";", "assert", "(", "MO", ".", "isGlobal", "(", ")", ")", ";"], "ground_truth": ["const", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";"], "File": "WebAssemblyUtilities12", "Func": "mayThrow", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 315, "Length": 64, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "ForCodeSize", "(", ")", ",", "AvailableFeatures", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64InstructionSelector59", "Func": "AArch64InstructionSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 316, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IsPairedInsn", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Register", "DestReg", "=", "getLdStRegOp", "(", "MemMI", ",", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "BaseReg", "||", "TRI", "->", "isSubRegister", "(", "BaseReg", ",", "DestReg", ")", ")", "return", "E", ";", "}", "}", "ModifiedRegUnits", ".", "clear", "(", ")", ";", "UsedRegUnits", ".", "clear", "(", ")", ";", "++", "MBBI", ";", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "E", "&&", "Count", "<", "Limit", ";", "++", "MBBI", ")", "{"], "ground_truth": ["MachineInstr", "&", "MI", "=", "*", "MBBI", ";"], "File": "AArch64LoadStoreOptimizer38", "Func": "findMatchingUpdateInsnForward", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 317, "Length": 98, "Cover_Rate": 0.35125448028673834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "<STR_LIT>", "BranchCode", "=", "GetCondFromBranchOpc", "(", "SecondLastOpc", ")", ";", "if", "(", "BranchCode", "!=", "<STR_LIT>", "&&", "IsBRU", "(", "LastInst", "->", "getOpcode", "(", ")", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "IsBRU", "(", "SecondLastInst", "->", "getOpcode", "(", ")", ")", "&&", "IsBRU", "(", "LastInst", "->", "getOpcode", "(", ")", ")", ")", "{"], "File": "XCoreInstrInfo26", "Func": "AnalyzeBranch", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 318, "Length": 163, "Cover_Rate": 0.4137055837563452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GOT", "::", "hasGOT1", "(", ")", "const", "{"], "ground_truth": ["return", "(", "(", "!", "m_GOT", ".", "empty", "(", ")", ")", "||", "(", "!", "m_GOTPLT", ".", "empty", "(", ")", ")", ")", ";"], "File": "ARMGOT", "Func": "hasGOT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 319, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>LETarget", ",", "&", "The<ISA_LIT>BETarget", ",", "&", "TheThumbLETarget", ",", "&", "TheThumbBETarget", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "*", "T", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "createELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterCOFFStreamer", "(", "*", "T", ",", "create<ISA_LIT>WinCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "create<ISA_LIT>MachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>TargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterNullTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>NullTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>LETarget", ",", "&", "TheThumbLETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>LEMCCodeEmitter", ")", ";"], "ground_truth": ["for", "(", "Target", "*", "T", ":", "{", "&", "The<ISA_LIT>BETarget", ",", "&", "TheThumbBETarget", "}", ")", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>BEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc55", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 320, "Length": 206, "Cover_Rate": 0.8477366255144033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "__X", "<<", "(", "<NUM_LIT>", "-", "__Y", ")", ")", ">>", "(", "<NUM_LIT>", "-", "__Y", ")", ")", ";"], "ground_truth": ["}"], "File": "bmi2intrin", "Func": "_bzhi_u32", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 321, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", ")", "return", "symbol_mentioned_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "label_mentioned_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "FALSE", ";"], "File": "arm", "Func": "pcrel_constant_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 322, "Length": 33, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "MCInst", "TmpInst", ";"], "ground_truth": ["MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "File": "NyuziAsmPrinter", "Func": "EmitInstruction", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 323, "Length": 29, "Cover_Rate": 0.37662337662337664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMem64", "(", ")", "&&", "isMemIndexReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86Operand10", "Func": "isMem64_RC128X", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 324, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_MemoryZeroImmImm", ";"], "ground_truth": ["}"], "File": "VEAsmParser (2)", "Func": "isMEMzii", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 325, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmParser14", "Func": "MatchAndEmitInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 326, "Length": 83, "Cover_Rate": 0.44623655913978494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "LSDASection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "EHFrameSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfAbbrevSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfInfoSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfLineSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfFrameSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfPubTypesSection", ")", ";", "delete", "static_cast", "<", "const", "<ISA_LIT>Section", "*", ">", "(", "DwarfDebugInlineSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfStrSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfLocSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfARangesSection", ")", ";", "delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfRangesSection", ")", ";"], "ground_truth": ["delete", "static_cast", "<", "<ISA_LIT>Section", "*", ">", "(", "DwarfMacinfoSection", ")", ";"], "File": "NVPTXISelLowering (2)1", "Func": "~NVPTXTargetObjectFile", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 327, "Length": 131, "Cover_Rate": 0.6582914572864321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "adjustCodeGenOpts", "(", "const", "Triple", "&", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "&", "CM", ")", "{", "if", "(", "CM", "==", "CodeModel", "::", "Default", ")", "CM", "=", "CodeModel", "::", "Small", ";"], "ground_truth": ["else", "if", "(", "CM", "==", "CodeModel", "::", "JITDefault", ")", "CM", "=", "RM", "==", "Reloc", "::", "PIC_", "?", "CodeModel", "::", "Small", ":", "CodeModel", "::", "Medium", ";"], "File": "SystemZMCTargetDesc11", "Func": "adjustCodeGenOpts", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 328, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvti64_sd", "(", "__m128d", "__A", ",", "long", "long", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_cvtsi642sd", "(", "(", "__v2df", ")", "__A", ",", "__B", ")", ";"], "File": "avx512fintrin1", "Func": "_mm_cvti64_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 329, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "getTrueBranch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 330, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{"], "ground_truth": ["return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "<STR_LIT>", ")", ";"], "File": "RISCVInstrInfo4", "Func": "isStoreToStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 331, "Length": 26, "Cover_Rate": 0.896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ptx_name", ")", "maybe_unlink", "(", "ptx_name", ")", ";"], "ground_truth": ["}"], "File": "mkoffload", "Func": "tool_cleanup", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 332, "Length": 10, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "I", "->", "getOperand", "(", "k", ")", ".", "isCImm", "(", ")", ")", "{", "tempOs", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getCImm", "(", ")", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "k", ")", ".", "isMBB", "(", ")", ")", "{", "tempOs", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getMBB", "(", ")", "->", "getFullName", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getMBB", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getType", "(", ")", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "k", ")", ".", "isSymbol", "(", ")", ")", "{", "tempOs", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getSymbolName", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getType", "(", ")", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "k", ")", ".", "isMCSymbol", "(", ")", ")", "{", "tempOs", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getSymbolName", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getSymbolName", "(", ")", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "k", ")", ".", "isFPImm", "(", ")", ")", "{", "tempOs", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getFPImm", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getType", "(", ")", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "k", ")", ".", "isBlockAddress", "(", ")", ")", "{", "tempOs", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getBlockAddress", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getType", "(", ")", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "k", ")", ".", "isGlobal", "(", ")", ")", "{", "tempOs", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getGlobal", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "getOperand", "(", "k", ")", ".", "getType", "(", ")", ";"], "ground_truth": ["}"], "File": "ZDC", "Func": "instrToString", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 333, "Length": 316, "Cover_Rate": 0.6294820717131474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EncodedBytes", "=", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "CalleeMO", "=", "Opers", ".", "getCallTarget", "(", ")", ";", "if", "(", "CalleeMO", ".", "isImm", "(", ")", ")", "{", "uint64_t", "CallTarget", "=", "CalleeMO", ".", "getImm", "(", ")", ";", "if", "(", "CallTarget", ")", "{", "unsigned", "ScratchIdx", "=", "-", "<NUM_LIT>", ";", "unsigned", "ScratchReg", "=", "<NUM_LIT>", ";", "do", "{", "ScratchIdx", "=", "Opers", ".", "getNextScratchIdx", "(", "ScratchIdx", "+", "<NUM_LIT>", ")", ";", "ScratchReg", "=", "MI", ".", "getOperand", "(", "ScratchIdx", ")", ".", "getReg", "(", ")", ";", "}", "while", "(", "ScratchReg", "==", "<STR_LIT>", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", "&", "<NUM_LIT>", ")", ")", ";", "EncodedBytes", "+=", "<NUM_LIT>", ";", "if", "(", "CallTarget", ">>", "<NUM_LIT>", ")", "{", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", ">>", "<NUM_LIT>", ")", ")", ";", "EncodedBytes", "+=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter16", "Func": "LowerPATCHPOINT", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 334, "Length": 146, "Cover_Rate": 0.4101123595505618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "CTX", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "TriCoreMCCodeEmitter (2)", "Func": "TriCoreMCCodeEmitter", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 335, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Wtemp3", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wtemp2", ")", ".", "addReg", "(", "Wtemp", ")", ".", "addReg", "(", "Rtemp2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wtemp3", ")", ".", "addReg", "(", "Wtemp2", ")", ".", "addReg", "(", "Rtemp2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "WPHI", "=", "Wtemp3", ";", "}", "if", "(", "IsFGR64", ")", "{", "unsigned", "Wtemp2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wtemp2", ")", ".", "addReg", "(", "WPHI", ")", ".", "addReg", "(", "WPHI", ")", ";", "WPHI", "=", "Wtemp2", ";", "}", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wd", ")", ".", "addReg", "(", "WPHI", ")", ".", "addReg", "(", "WPHI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering15", "Func": "emitFPROUND_PSEUDO", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 336, "Length": 173, "Cover_Rate": 0.35670103092783506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>O0PreLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";"], "ground_truth": ["auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "AArch64O0PreLegalizerCombiner", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 337, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasLFIWAX", "(", ")", "const", "{", "return", "HasLFIWAX", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)", "Func": "hasLFIWAX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 338, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtph_epu64", "(", "__m128h", "__A", ")", "{", "return", "__builtin_ia32_vcvtph2uqq256_mask", "(", "__A", ",", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_cvtph_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 339, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "isCoalescableExtInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 340, "Length": 101, "Cover_Rate": 0.8706896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsSMRD", "!=", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "break", ";", "addClauseInst", "(", "*", "MI", ")", ";", "}", "if", "(", "ClauseDefs", ".", "none", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "MEM", "->", "mayStore", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "GCNHazardRecognizer", "Func": "checkSoftClauseHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 341, "Length": 43, "Cover_Rate": 0.3739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fpclass_ps_mask", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_fpclassps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "__imm", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_mask_fpclass_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 342, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "A", "(", "The<ISA_LIT>Target", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "B", "(", "The<ISA_LIT>64Target", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmPrinter (2)", "Func": "LLVMInitializeRISCVAsmPrinter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 343, "Length": 19, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "_UVRSC_VFP", ":", "{", "_uw", "start", "=", "discriminator", ">>", "<NUM_LIT>", ";", "_uw", "count", "=", "discriminator", "&", "<NUM_LIT>", ";", "struct", "vfp_regs", "tmp", ";", "_uw", "*", "sp", ";", "_uw", "*", "dest", ";", "if", "(", "(", "representation", "!=", "_UVRSD_VFPX", "&&", "representation", "!=", "_UVRSD_DOUBLE", ")", "||", "start", "+", "count", ">", "<NUM_LIT>", ")", "return", "_UVRSR_FAILED", ";", "if", "(", "vrs", "->", "demand_save_flags", "&", "DEMAND_SAVE_VFP", ")", "{", "vrs", "->", "demand_save_flags", "&=", "~", "DEMAND_SAVE_VFP", ";", "__gnu_Unwind_Save_VFP", "(", "&", "vrs", "->", "vfp", ")", ";", "}", "__gnu_Unwind_Save_VFP", "(", "&", "tmp", ")", ";", "sp", "=", "(", "_uw", "*", ")", "vrs", "->", "core", ".", "r", "[", "R_SP", "]", ";", "dest", "=", "(", "_uw", "*", ")", "&", "tmp", ".", "d", "[", "start", "]", ";", "count", "*=", "<NUM_LIT>", ";", "while", "(", "count", "--", ")", "*", "(", "dest", "++", ")", "=", "*", "(", "sp", "++", ")", ";", "if", "(", "representation", "==", "_UVRSD_VFPX", ")", "sp", "++", ";"], "ground_truth": ["vrs", "->", "core", ".", "r", "[", "R_SP", "]", "=", "(", "_uw", ")", "sp", ";"], "File": "unwind-arm", "Func": "_Unwind_VRS_Pop", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 344, "Length": 155, "Cover_Rate": 0.46686746987951805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "int", "WidenedMask", "[", "<NUM_LIT>", "]", "=", "{", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "WidenedMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "GetPackNode", "=", "[", "]", "(", "SDValue", "V", ")", "{", "V", "=", "peekThroughBitcasts", "(", "V", ")", ";", "return", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "V", ":", "SDValue", "(", ")", ";", "}", ";", "if", "(", "SDValue", "V1Pack", "=", "GetPackNode", "(", "V1", ")", ")", "if", "(", "SDValue", "V2Pack", "=", "GetPackNode", "(", "V2", ")", ")", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "V1Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "V1Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "V2Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "V2Pack", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", "}", ";"], "ground_truth": ["if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";"], "File": "X86ISelLowering148", "Func": "lowerV2I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 345, "Length": 416, "Cover_Rate": 0.5826330532212886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "LM", "&", "<NUM_LIT>", ")", "&&", "(", "Bank", "<", "NUM_VGPR_BANKS", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "(", "Bank", "+", "countTrailingZeros", "(", "LM", ")", ")", "%", "NUM_VGPR_BANKS", ";", "}", "else", "if", "(", "!", "(", "LM", "&", "<NUM_LIT>", ")", "&&", "(", "Bank", ">=", "SGPR_BANK_OFFSET", ")", ")", "{", "if", "(", "countPopulation", "(", "LM", ")", "/", "<NUM_LIT>", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "SGPR_BANK_OFFSET", "+", "(", "Bank", "-", "SGPR_BANK_OFFSET", "+", "(", "countTrailingZeros", "(", "LM", ")", ">>", "<NUM_LIT>", ")", ")", "%", "NUM_SGPR_BANKS", ";", "}", "}", "unsigned", "Mask", "=", "getRegBankMask", "(", "R", ",", "Op", ".", "getSubReg", "(", ")", ",", "(", "Reg", "==", "R", ")", "?", "ShiftedBank", ":", "-", "<NUM_LIT>", ")", ";", "StallCycles", "+=", "countPopulation", "(", "UsedBanks", "&", "Mask", ")", ";", "UsedBanks", "|=", "Mask", ";", "OperandMasks", ".", "push_back", "(", "OperandMask", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", ",", "Mask", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign12", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 346, "Length": 155, "Cover_Rate": 0.4967948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_i32gather_epi64", "(", "long", "long", "int", "const", "*", "base", ",", "__m128i", "index", ",", "const", "int", "scale", ")", "{", "__v2di", "src", "=", "__extension__", "(", "__v2di", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v2di", "mask", "=", "__extension__", "(", "__v2di", ")", "{", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_gathersiv2di", "(", "src", ",", "base", ",", "(", "__v4si", ")", "index", ",", "mask", ",", "scale", ")", ";"], "File": "avx2intrin4", "Func": "_mm_i32gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 347, "Length": 78, "Cover_Rate": 0.9873417721518988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MCSDX", ".", "check", "(", ")", ")", "{", "errInfo", ".", "setError", "(", "<STR_LIT>", ")", ";", "errInfo", ".", "setShuffleError", "(", "MCSDX", ".", "getError", "(", ")", ")", ";", "addErrInfo", "(", "errInfo", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonMCChecker11", "Func": "checkShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 348, "Length": 40, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasTinyEncoding", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AVRSubtarget11", "Func": "getRegTmpIndex", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 349, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "XNCMTargetMachine", "Func": "XNCMTargetMachine", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 350, "Length": 96, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isVPTPred", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "VCC", ".", "Val", ";"], "File": "ARMAsmParser (2)3", "Func": "getVPTPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 351, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter71", "Func": "EncodeInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 352, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isScalarStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 353, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CFGStructurizer", "<", "PassT", ">", "::", "patternMatch", "(", "BlockT", "*", "curBlk", ")", "{", "int", "numMatch", "=", "<NUM_LIT>", ";", "int", "curMatch", ";", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "curBlk", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "patternMatch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 354, "Length": 41, "Cover_Rate": 0.4659090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AlphaInstrInfo1", "Func": "insertNoop", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 355, "Length": 48, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "IntegerType", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskNode", "=", "DAG", ".", "getConstant", "(", "VEXPANDMask", ",", "DL", ",", "IntegerType", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "VMask", "=", "getMaskNode", "(", "MaskNode", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleToEXPAND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 356, "Length": 85, "Cover_Rate": 0.39351851851851855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";"], "File": "AArch64AsmPrinter", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 357, "Length": 40, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DbgInfo", "::", "EmitFileDirective", "(", "Module", "&", "M", ")", "{", "GlobalVariable", "*", "CU", "=", "M", ".", "getNamedGlobal", "(", "<STR_LIT>", ")", ";", "if", "(", "CU", ")", "{", "DICompileUnit", "DIUnit", "(", "CU", ")", ";", "std", "::", "string", "Dir", ",", "FN", ";", "O", "<<", "<STR_LIT>", "<<", "DIUnit", ".", "getDirectory", "(", "Dir", ")", "<<", "<STR_LIT>", "<<", "DIUnit", ".", "getFilename", "(", "FN", ")", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "PIC16DebugInfo3", "Func": "EmitFileDirective", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 358, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SUnit", "*", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "IsTopNode", "=", "true", ";", "return", "SU", ";", "}", "SchedCandidate", "BotCand", ";", "CandResult", "BotResult", "=", "pickNodeFromQueue", "(", "Bot", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "if", "(", "BotResult", "==", "SingleExcess", "||", "BotResult", "==", "SingleCritical", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "IsTopNode", "=", "false", ";", "return", "BotCand", ".", "SU", ";", "}", "SchedCandidate", "TopCand", ";", "CandResult", "TopResult", "=", "pickNodeFromQueue", "(", "Top", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "if", "(", "TopResult", "==", "SingleExcess", "||", "TopResult", "==", "SingleCritical", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["IsTopNode", "=", "true", ";"], "File": "HexagonMachineScheduler31", "Func": "pickNodeBidrectional", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 359, "Length": 140, "Cover_Rate": 0.4861111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter23", "Func": "getBranchTargetOpValueMMPC10", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 360, "Length": 34, "Cover_Rate": 0.3300970873786408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GCNSubtarget", "::", "getConstantBusLimit", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "getGeneration", "(", ")", "<", "GFX10", ")", "return", "<NUM_LIT>", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget104", "Func": "getConstantBusLimit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 361, "Length": 60, "Cover_Rate": 0.759493670886076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "inner", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "inner", ")", "==", "UNSPEC", "&&", "XINT", "(", "inner", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOT", ")", "return", "XVECEXP", "(", "inner", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "or1k", "Func": "or1k_delegitimize_address", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 362, "Length": 39, "Cover_Rate": 0.312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ExtType", "=", "LD", "->", "getExtensionType", "(", ")", ";", "bool", "InsertTo64", "=", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "InsertTo64", "=", "true", ";", "DstVT", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "InsertTo64", "=", "DstVT", "==", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "InsertTo64", "=", "DstVT", "==", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", ".", "is64BitVector", "(", ")", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "return", "nullptr", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "ConstantSDNode", "*", "OffsetOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", ";", "int", "OffsetVal", "=", "(", "int", ")", "OffsetOp", "->", "getZExtValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "Offset", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "DstVT", ",", "<STR_LIT>", ",", "Ops", ")", ";", "Done", "=", "true", ";", "SDValue", "LoadedVal", "=", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";", "if", "(", "InsertTo64", ")", "{"], "ground_truth": ["SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG5", "Func": "SelectIndexedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 363, "Length": 403, "Cover_Rate": 0.593519882179676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "Addr", ".", "getOffset", "(", ")", ";", "if", "(", "(", "(", "Offset", "<", "<NUM_LIT>", ")", "||", "(", "Offset", "&", "(", "ScaleFactor", "-", "<NUM_LIT>", ")", ")", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "ImmediateOffsetNeedsLowering", "=", "true", ";", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "&&", "!", "(", "Offset", "&", "(", "ScaleFactor", "-", "<NUM_LIT>", ")", ")", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", "/", "ScaleFactor", ")", ")", "ImmediateOffsetNeedsLowering", "=", "true", ";", "if", "(", "!", "ImmediateOffsetNeedsLowering", "&&", "Addr", ".", "getOffset", "(", ")", "&&", "Addr", ".", "getOffsetReg", "(", ")", ")", "RegisterOffsetNeedsLowering", "=", "true", ";", "if", "(", "Addr", ".", "isRegBase", "(", ")", "&&", "Addr", ".", "getOffsetReg", "(", ")", "&&", "!", "Addr", ".", "getReg", "(", ")", ")", "RegisterOffsetNeedsLowering", "=", "true", ";", "if", "(", "(", "ImmediateOffsetNeedsLowering", "||", "Addr", ".", "getOffsetReg", "(", ")", ")", "&&", "Addr", ".", "isFIBase", "(", ")", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "getFI", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "(", "ResultReg", ")", ";", "}", "if", "(", "RegisterOffsetNeedsLowering", ")", "{", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "ResultReg", "=", "emitAddSub_rx", "(", "true", ",", "<STR_LIT>", ",", "Addr", ".", "getReg", "(", ")", ",", "false", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "false", ",", "Addr", ".", "getExtendType", "(", ")", ",", "Addr", ".", "getShift", "(", ")", ")", ";", "else", "ResultReg", "=", "emitAddSub_rs", "(", "true", ",", "<STR_LIT>", ",", "Addr", ".", "getReg", "(", ")", ",", "false", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "false", ",", "<STR_LIT>", ",", "Addr", ".", "getShift", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64FastISel10", "Func": "simplifyAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 364, "Length": 319, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "const_cast", "<", "<ISA_LIT>TargetLowering", "*", ">", "(", "&", "TLInfo", ")", ";"], "ground_truth": ["}"], "File": "SparcTargetMachine13", "Func": "getTargetLowering", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 365, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "ArgValue", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "ArgValue", "=", "unpackFromRegLoc", "(", "Subtarget", ",", "DAG", ",", "Chain", ",", "VA", ",", "DL", ")", ";", "else", "ArgValue", "=", "unpackFromMemLoc", "(", "DAG", ",", "Chain", ",", "VA", ",", "DL", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "const", "unsigned", "XLenInBytes", "=", "<NUM_LIT>", ";", "const", "MVT", "XLenVT", "=", "<STR_LIT>", ";", "ArrayRef", "<", "MCPhysReg", ">", "ArgRegs", "=", "makeArrayRef", "(", "GPRArgRegs", ")", ";", "unsigned", "Idx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "VaArgOffset", ",", "VarArgsSaveSize", ";", "if", "(", "ArgRegs", ".", "size", "(", ")", "==", "Idx", ")", "{", "VaArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "VarArgsSaveSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VarArgsSaveSize", "=", "XLenInBytes", "*", "(", "ArgRegs", ".", "size", "(", ")", "-", "Idx", ")", ";", "VaArgOffset", "=", "-", "VarArgsSaveSize", ";", "}", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", ",", "true", ")", ";", "<ISA_LIT>FI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "for", "(", "unsigned", "I", "=", "Idx", ";", "I", "<", "ArgRegs", ".", "size", "(", ")", ";", "++", "I", ",", "VaArgOffset", "+=", "XLenInBytes", ")", "{", "const", "Register", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "I", "]", ",", "Reg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "XLenVT", ")", ";", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", ",", "true", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "cast", "<", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";", "OutChains", ".", "push_back", "(", "Store", ")", ";"], "ground_truth": ["}"], "File": "CSKYISelLowering2", "Func": "LowerFormalArguments", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 366, "Length": 360, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "Desc", ".", "getSize", "(", ")", "!=", "<NUM_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "emitConstant", "(", "Binary", ",", "Desc", ".", "getSize", "(", ")", ",", "OS", ")", ";", "++", "MCNumEmitted", ";"], "ground_truth": ["}"], "File": "CJGMCCodeEmitter", "Func": "encodeInstruction", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 367, "Length": 91, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addFullAddress", "(", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ",", "AM", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "addFrameReference", "(", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ",", "CWFrameIdx", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "hasSSE42", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "EmitPCMPSTRM", "(", "MI", ",", "BB", ",", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "hasSSE42", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "EmitPCMPSTRI", "(", "MI", ",", "BB", ",", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitMonitor", "(", "MI", ",", "BB", ",", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitXBegin", "(", "MI", ",", "BB", ",", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicLoadArith", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitAtomicLoadArith6432", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitVAStartSaveXMMRegsWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitVAARG64WithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitEHSjLjSetJmp", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitEHSjLjLongJmp", "(", "MI", ",", "BB", ")", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "emitPatchPoint", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)1", "Func": "EmitInstrWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 368, "Length": 441, "Cover_Rate": 0.30205479452054795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arc_hazard", "(", "insn", ",", "succ0", ")", ")", "{", "emit_insn_before", "(", "gen_nopv", "(", ")", ",", "succ0", ")", ";"], "ground_truth": ["}"], "File": "arc5", "Func": "workaround_arc_anomaly", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 369, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregciv4si", "(", "__o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__builtin_aarch64_st3v4si", "(", "(", "__builtin_aarch64_simd_si", "*", ")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon2_vst3q_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 370, "Length": 30, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegGxRCNoR0Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "if", "(", "is<ISA_LIT>64", "(", ")", ")", "addRegG8RCNoX0Operands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["else", "addRegGPRCNoR0Operands", "(", "Inst", ",", "N", ")", ";"], "File": "PPCAsmParser (2)", "Func": "addRegGxRCNoR0Operands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 371, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "OldSP", "=", "getReg", "(", "<STR_LIT>", ")", ";", "Value", "*", "OpSizeVal", "=", "ConstantInt", "::", "get", "(", "IntegerType", "::", "get", "(", "*", "Ctx", ",", "OldSP", "->", "getType", "(", ")", "->", "getIntegerBitWidth", "(", ")", ")", ",", "OpSize", ")", ";", "Value", "*", "NewSP", "=", "Builder", "->", "CreateSub", "(", "OldSP", ",", "OpSizeVal", ")", ";", "Value", "*", "SPPtr", "=", "Builder", "->", "CreateIntToPtr", "(", "NewSP", ",", "Val", "->", "getType", "(", ")", "->", "getPointerTo", "(", ")", ")", ";", "Builder", "->", "CreateStore", "(", "Val", ",", "SPPtr", ")", ";", "setReg", "(", "<STR_LIT>", ",", "NewSP", ")", ";"], "ground_truth": ["}"], "File": "X86InstrSema", "Func": "translatePush", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 372, "Length": 89, "Cover_Rate": 0.7542372881355932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPackingSupportOpcode", "(", "Op", ".", "getOpcode", "(", ")", ")", ")", "return", "Legal", ";"], "ground_truth": ["if", "(", "isVVPOr<ISA_LIT>C", "(", "Op", ".", "getOpcode", "(", ")", ")", ")", "return", "Custom", ";"], "File": "VEISelLowering8", "Func": "getCustomOperationAction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 373, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "EmitHigh", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["SDLoc", "DL", "(", "Op", ")", ";"], "File": "Z80ISelLowering2", "Func": "EmitHigh", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 374, "Length": 20, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCEQZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 375, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "auto", "*", "DTy", "=", "dyn_cast", "<", "DIDerivedType", ">", "(", "Ty", ")", ")", "{", "if", "(", "!", "SkipDIDerivedTag", "(", "DTy", "->", "getTag", "(", ")", ")", ")", "break", ";"], "ground_truth": ["Ty", "=", "DTy", "->", "getBaseType", "(", ")", ";"], "File": "BPFAbstractMemberAccess15", "Func": "stripQualifiers", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 376, "Length": 37, "Cover_Rate": 0.6851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "LittleEndian", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "AArch64TargetMachine3", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 377, "Length": 79, "Cover_Rate": 0.9875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "performClassCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "const", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{"], "File": "SIISelLowering127", "Func": "performClassCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 378, "Length": 49, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>16FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>FrameLowering", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Mips16FrameLowering10", "Func": "Mips16FrameLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 379, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "<STR_LIT>", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "<NUM_LIT>", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "OpNum", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", "&&", "(", "Entry", ".", "WideOpc", "==", "<STR_LIT>", "||", "Entry", ".", "WideOpc", "==", "<STR_LIT>", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "is<ISA_LIT>LowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "<STR_LIT>", "&&", "Entry", ".", "WideOpc", "!=", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "<NUM_LIT>", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "<NUM_LIT>", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "<NUM_LIT>", "<<", "ImmLimit", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 380, "Length": 511, "Cover_Rate": 0.5754504504504504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>PreLegalizerCombiner", "(", ")", ")", ";", "if", "(", "EnableGISelLoadStoreOptPreLegal", ")", "addPass", "(", "new", "LoadStoreOpt", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64TargetMachine21", "Func": "addPreLegalizeMachineIR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 381, "Length": 21, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "RegSize", "/", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BinOp", "=", "<NUM_LIT>", ";", "SDValue", "Root", "=", "matchBinOpReduction", "(", "Extract", ",", "BinOp", ",", "{", "<STR_LIT>", "}", ")", ";", "if", "(", "Root", "&&", "(", "Root", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Root", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Root", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "Root", "=", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Root", "||", "(", "Root", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Zext0", ",", "Zext1", ";"], "File": "X86ISelLowering102", "Func": "combineBasicSADPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 382, "Length": 187, "Cover_Rate": 0.3970276008492569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "{", "addPass", "(", "createAMDGPUPromoteAlloca", "(", "ST", ")", ")", ";", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine80", "Func": "addCodeGenPrepare", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 383, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "OMod", ";", "std", "::", "tie", "(", "RegOp", ",", "OMod", ")", "=", "isOMod", "(", "MI", ")", ";", "if", "(", "OMod", "==", "<STR_LIT>", "||", "!", "RegOp", "->", "isReg", "(", ")", "||", "RegOp", "->", "getSubReg", "(", ")", "!=", "<STR_LIT>", "||", "!", "MRI", "->", "hasOneNonDBGUser", "(", "RegOp", "->", "getReg", "(", ")", ")", ")", "return", "false", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "RegOp", "->", "getReg", "(", ")", ")", ";", "MachineOperand", "*", "DefOMod", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "<STR_LIT>", "::", "omod", ")", ";", "if", "(", "!", "DefOMod", "||", "DefOMod", "->", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TII", "->", "hasModifiersSet", "(", "*", "Def", ",", "<STR_LIT>", "::", "clamp", ")", ")", "return", "false", ";"], "File": "SIFoldOperands63", "Func": "tryFoldOMod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 384, "Length": 117, "Cover_Rate": 0.5318181818181819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsFrameIndex", "(", "int", "idx", ")", "{"], "ground_truth": ["VarArgsFrameIndex", "=", "idx", ";"], "File": "P2MachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 385, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", ";", "i", "++", ")", "{", "element", "=", "CONST_VECTOR_ELT", "(", "op", ",", "i", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "element", ")", ")", "return", "false", ";", "if", "(", "value", "!=", "INTVAL", "(", "element", ")", ")", "return", "false", ";", "}", "}", "else", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "if", "(", "!", "SCALAR_INT_MODE_P", "(", "mode", ")", ")", "return", "false", ";", "value", "=", "INTVAL", "(", "op", ")", ";", "if", "(", "!", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "!", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_VMX", "]", "&", "RELOAD_REG_VALID", ")", ")", "return", "false", ";", "if", "(", "EASY_VECTOR_15", "(", "value", ")", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "if", "(", "(", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", ")", "&&", "!", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "EASY_VECTOR_15", "(", "value", ")", ")", "return", "false", ";", "if", "(", "mode", "==", "V16QImode", ")", "*", "num_insns_ptr", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "*", "num_insns_ptr", "=", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "xxspltib_constant_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 386, "Length": 201, "Cover_Rate": 0.4407894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op3", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "SUBREG", ")", "op0", "=", "SUBREG_REG", "(", "op0", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "SUBREG", ")", "op1", "=", "SUBREG_REG", "(", "op1", ")", ";", "if", "(", "GET_CODE", "(", "op2", ")", "==", "SUBREG", ")", "op2", "=", "SUBREG_REG", "(", "op2", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "REG", ")", "regs", "++", ";", "if", "(", "GET_CODE", "(", "op2", ")", "==", "REG", ")", "regs", "++", ";", "if", "(", "regs", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "GET_CODE", "(", "op3", ")", "==", "MEM", "&&", "reg_mentioned_p", "(", "op0", ",", "XEXP", "(", "op3", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "c4x1", "Func": "valid_parallel_operands_5", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 387, "Length": 123, "Cover_Rate": 0.7409638554216867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbicq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "__a", "&", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vbicq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 388, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "ImmInRange", "(", "MI", ",", "Entry", ")", ")", "return", "false", ";", "if", "(", "ReduceToLwp", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MicroMipsSizeReduction13", "Func": "CheckXWPInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 389, "Length": 57, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "(", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "V1", ".", "getNode", "(", ")", ")", ")", "&&", "isCommonSplatElement", "(", "BVN", ")", ")", "V3", "=", "V2", ";", "else", "if", "(", "(", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "V2", ".", "getNode", "(", ")", ")", ")", "&&", "isCommonSplatElement", "(", "BVN", ")", ")", "V3", "=", "V1", ";", "else", "return", "SDValue", "(", ")", ";", "SDValue", "CommonSplat", "=", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Result", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V3", ",", "CommonSplat", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V3", ",", "CommonSplat", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonISelLowering114", "Func": "LowerVECTOR_SHIFT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 390, "Length": 150, "Cover_Rate": 0.39893617021276595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend49", "Func": "getRelaxedOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 391, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "Instruction", "=", "<NUM_LIT>", ";", "size_t", "Last", "=", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "HMB", ")", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "HMB", ")", ")", "{", "MCInst", "&", "HMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "verifyInstructionPredicates", "(", "HMI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "EncodeSingleInstruction", "(", "HMI", ",", "OS", ",", "Fixups", ",", "STI", ",", "parseBits", "(", "Instruction", ",", "Last", ",", "HMB", ",", "HMI", ")", ",", "Instruction", ")", ";", "*", "Extended", "=", "<ISA_LIT>MCInstrInfo", "::", "isImmext", "(", "HMI", ")", ";", "*", "Addend", "+=", "HEXAGON_INSTR_SIZE", ";"], "ground_truth": ["++", "Instruction", ";"], "File": "HexagonMCCodeEmitter5", "Func": "encodeInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 392, "Length": 105, "Cover_Rate": 0.5645161290322581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "B2IMap", "Bool2IntMap", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "if", "(", "ReturnInst", "*", "R", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "&", "I", ")", ")", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "Changed", "|=", "runOnUse", "(", "R", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ",", "PromotablePHINodes", ",", "Bool2IntMap", ")", ";", "if", "(", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "for", "(", "auto", "&", "U", ":", "CI", "->", "operands", "(", ")", ")", "if", "(", "U", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "Changed", "|=", "runOnUse", "(", "U", ",", "PromotablePHINodes", ",", "Bool2IntMap", ")", ";", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "PPCBoolRetToInt3", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 393, "Length": 126, "Cover_Rate": 0.8811188811188811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dst", "=", "JUMP_LABEL", "(", "insn", ")", ";", "src", "=", "NULL_RTX", ";", "}", "switch", "(", "num", ")", "{", "case", "COND_MOV_INSN", ":", "case", "COND_CLR_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_movt0", "(", "dst", ",", "src", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_movt0", "(", "dst", ",", "dst", ",", "src", ")", ";", "break", ";", "case", "COND_INC_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_incscc", "(", "dst", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_incscc_false", "(", "dst", ",", "dst", ")", ";", "break", ";", "case", "COND_DEC_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_decscc", "(", "dst", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_decscc_false", "(", "dst", ",", "dst", ")", ";", "break", ";", "case", "COND_BRANCH_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_branch_true", "(", "dst", ")", ";", "else", "c_insn", "=", "gen_branch_false", "(", "dst", ")", ";", "break", ";", "default", ":", "return", "NULL", ";", "}", "if", "(", "rtx_length", "[", "GET_CODE", "(", "c_insn", ")", "]", ">=", "<NUM_LIT>", "&&", "rtx_length", "[", "GET_CODE", "(", "insn", ")", "]", ">=", "<NUM_LIT>", ")", "{", "REG_NOTES", "(", "c_insn", ")", "=", "REG_NOTES", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "mcore3", "Func": "emit_new_cond_insn", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 394, "Length": 172, "Cover_Rate": 0.5791245791245792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMem256", "(", ")", "&&", "isMemIndexReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86Operand10", "Func": "isMem256_RC128X", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 395, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "emitFrameIndexDebugValue", "(", "MachineFunction", "&", "MF", ",", "int", "FrameIx", ",", "uint64_t", "Offset", ",", "const", "MDNode", "*", "MDPtr", ",", "DebugLoc", "DL", ")", "const", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addMetadata", "(", "MDPtr", ")", ";"], "ground_truth": ["return", "&", "*", "MIB", ";"], "File": "MipsInstrInfo11", "Func": "emitFrameIndexDebugValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 396, "Length": 66, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "GPU", ",", "FullFS", ")", ";", "if", "(", "Gen", "==", "<ISA_LIT>Subtarget", "::", "INVALID", ")", "{", "Gen", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "?", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ":", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ";", "}", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "assert", "(", "hasAddr64", "(", ")", "||", "hasFlat", "(", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", ")", "&&", "!", "FlatForGlobal", ")", "{", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "FlatForGlobal", "=", "true", ";", "}"], "ground_truth": ["if", "(", "!", "hasFlat", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", ")", "&&", "FlatForGlobal", ")", "{"], "File": "AMDGPUSubtarget45", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 397, "Length": 119, "Cover_Rate": 0.3287292817679558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type_decl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "TYPE_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "record", ")", ";", "f_1", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_2", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "unsigned_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "f_1", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_2", ")", "=", "record", ";", "TYPE_STUB_DECL", "(", "record", ")", "=", "type_decl", ";"], "ground_truth": ["TYPE_NAME", "(", "record", ")", "=", "type_decl", ";"], "File": "stormy16", "Func": "xstormy16_build_builtin_va_list", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 398, "Length": 76, "Cover_Rate": 0.5891472868217055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "vax_mode_dependent_address_p", "(", "const_rtx", "x", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "xfoo0", ",", "xfoo1", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", ")", "return", "false", ";", "xfoo0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "xfoo1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONST_INT_P", "(", "xfoo0", ")", "&&", "REG_P", "(", "xfoo1", ")", ")", "return", "false", ";", "if", "(", "CONST_INT_P", "(", "xfoo1", ")", "&&", "REG_P", "(", "xfoo0", ")", ")", "return", "false", ";", "if", "(", "!", "flag_pic", "&&", "CONSTANT_ADDRESS_P", "(", "xfoo0", ")", "&&", "REG_P", "(", "xfoo1", ")", ")", "return", "false", ";", "if", "(", "!", "flag_pic", "&&", "CONSTANT_ADDRESS_P", "(", "xfoo1", ")", "&&", "REG_P", "(", "xfoo0", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "vax", "Func": "vax_mode_dependent_address_p", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 399, "Length": 117, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "Ostream", "<<", "static_cast", "<", "char", ">", "(", "(", "Value", ">>", "i", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "DLXMCCodeEmitter", "Func": "encodeInstruction", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 400, "Length": 38, "Cover_Rate": 0.4691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printARI16Mem", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printARIMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "File": "M680x0InstPrinter", "Func": "printARI16Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 401, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_EVEX", "&&", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "Match_Unsupported", ";", "if", "(", "(", "ForcedVEXEncoding", "==", "VEXEncoding_VEX", "||", "ForcedVEXEncoding", "==", "VEXEncoding_VEX2", "||", "ForcedVEXEncoding", "==", "VEXEncoding_VEX3", ")", "&&", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "Match_Unsupported", ";", "if", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", "&&", "(", "ForcedVEXEncoding", "!=", "VEXEncoding_VEX", "&&", "ForcedVEXEncoding", "!=", "VEXEncoding_VEX2", "&&", "ForcedVEXEncoding", "!=", "VEXEncoding_VEX3", ")", ")", "return", "Match_Unsupported", ";"], "ground_truth": ["return", "Match_Success", ";"], "File": "X86AsmParser (2)4", "Func": "checkTargetMatchPredicate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 402, "Length": 107, "Cover_Rate": 0.9067796610169492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Tok", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Tok", "==", "Name", ")", "{", "if", "(", "Tok", "==", "<STR_LIT>", "&&", "isGFX9", "(", ")", ")", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "if", "(", "Tok", "==", "<STR_LIT>", "&&", "!", "isGFX9", "(", ")", "&&", "!", "isGFX10", "(", ")", ")", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "Bit", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "Tok", ".", "endswith", "(", "Name", ")", ")", "{", "Bit", "=", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "MatchOperand_NoMatch", ";", "}", "break", ";", "}", "default", ":", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "parseNamedBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 403, "Length": 146, "Cover_Rate": 0.6547085201793722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "NameLoc", ",", "<STR_LIT>", ")", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "MCConstantExpr", "::", "Create", "(", "Cc", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "E", ")", ")", ";", "}", "else", "{", "return", "parseMathOperation", "(", "Name", ",", "NameLoc", ",", "Operands", ")", ";", "}", "Format", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Format", ",", "NameLoc", ")", ")", ";", "}", "setFpFormat", "(", "Format", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser33", "Func": "ParseInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 404, "Length": 142, "Cover_Rate": 0.3148558758314856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vdup_lanev8hi", "(", "(", "int16x4_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdupq_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 405, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovq_n_s32", "(", "int32_t", "__a", ")", "{"], "ground_truth": ["return", "vdupq_n_s32", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vmovq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 406, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "printExpr", "(", "const", "MCExpr", "*", "Expr", ",", "raw_ostream", "&", "OS", ")", "{", "int", "Offset", "=", "<NUM_LIT>", ";", "const", "MCSymbolRefExpr", "*", "SRE", ";", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "assert", "(", "SRE", "&&", "CE", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "{", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";"], "ground_truth": ["assert", "(", "SRE", "&&", "<STR_LIT>", ")", ";"], "File": "LEGInstPrinter", "Func": "printExpr", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 407, "Length": 108, "Cover_Rate": 0.6242774566473989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Note", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "None", ")", "{", "return", "Parser", ".", "Note", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "Note", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 408, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{"], "ground_truth": ["OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";"], "File": "TOYInstPrinter", "Func": "printRegName", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 409, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFixedEnd", "(", ")", "const", "{"], "ground_truth": ["return", "FixedEnd", ".", "has_value", "(", ")", ";"], "File": "TVMStackBlockInfo", "Func": "isFixedEnd", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 410, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4rv8qi", "(", "(", "const", "__builtin_aarch64_simd_qi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x8_t", ")", "__builtin_aarch64_get_dregxiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x8_t", ")", "__builtin_aarch64_get_dregxiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x8_t", ")", "__builtin_aarch64_get_dregxiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly8x8_t", ")", "__builtin_aarch64_get_dregxiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld4_dup_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 411, "Length": 86, "Cover_Rate": 0.8775510204081632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "uint64_t", "getNearPower2", "(", "uint64_t", "x", ")", "{", "if", "(", "!", "x", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "at", "=", "CountLeadingZeros_64", "(", "x", ")", ";"], "File": "AlphaISelDAGToDAG7", "Func": "getNearPower2", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 412, "Length": 24, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitCOPY_STRUCT_BYVAL", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitCOPY_STRUCT_BYVAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 413, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RoadBegin", "=", "roadBegin", ";"], "ground_truth": ["}"], "File": "TVMStackBlockInfo", "Func": "setRoadBegin", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 414, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "auto", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["return", "MFI", "->", "hasCalls", "(", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "MFI", "->", "hasStackMap", "(", ")", "||", "MFI", "->", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ";"], "File": "WebAssemblyFrameLowering23", "Func": "hasFP", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 415, "Length": 67, "Cover_Rate": 0.8375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "Subtarget", "->", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", "->", "hasInt256", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["return", "OptimizeConditionalInDecrement", "(", "N", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)", "Func": "PerformAddCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 416, "Length": 76, "Cover_Rate": 0.562962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVGPRAllocGranule", "(", ")", "const", "{", "return", "<STR_LIT>", "::", "getVGPRAllocGranule", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 417, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Addr", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Addr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntNo", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "SDValue", "nextAddr", "=", "Addr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CheckEventChainOut", "(", "Addr", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CheckEventChainOut", ".", "use_empty", "(", ")", ")", "{", "SDValue", "CheckEventChainIn", "=", "Addr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewChain", "=", "replaceInChain", "(", "CurDAG", ",", "Chain", ",", "CheckEventChainOut", ",", "CheckEventChainIn", ")", ";", "if", "(", "!", "NewChain", ".", "getNode", "(", ")", ")", "return", "<NUM_LIT>", ";", "Chain", "=", "NewChain", ";", "}", "SDValue", "constOne", "=", "getI32Imm", "(", "<NUM_LIT>", ")", ";", "SDValue", "Glue", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "constOne", ",", "Chain", ")", ",", "<NUM_LIT>", ")", ";", "Glue", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "constOne", ",", "Glue", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "nextAddr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "nextAddr", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "nextAddr", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Glue", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelDAGToDAG22", "Func": "SelectBRIND", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 418, "Length": 224, "Cover_Rate": 0.7593220338983051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Imm", ".", "Value", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";", "if", "(", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Imm", ".", "Value", ")", ")", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ";"], "ground_truth": ["return", "false", ";"], "File": "DLXAsmParser", "Func": "isLoImm16", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 419, "Length": 79, "Cover_Rate": 0.5766423357664233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "nvptx_get_worker_red_addr", "(", "tree", "type", ",", "tree", "offset", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "tree", "fndecl", "=", "nvptx_builtin_decl", "(", "NVPTX_BUILTIN_WORKER_ADDR", ",", "true", ")", ";", "tree", "size", "=", "build_int_cst", "(", "unsigned_type_node", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "tree", "align", "=", "build_int_cst", "(", "unsigned_type_node", ",", "GET_MODE_ALIGNMENT", "(", "mode", ")", "/", "BITS_PER_UNIT", ")", ";"], "ground_truth": ["tree", "call", "=", "build_call_expr", "(", "fndecl", ",", "<NUM_LIT>", ",", "offset", ",", "size", ",", "align", ")", ";"], "File": "nvptx3", "Func": "nvptx_get_worker_red_addr", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 420, "Length": 73, "Cover_Rate": 0.8588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "imm", "<=", "<ISA_LIT>GNULDBackend", "::", "MAX_ADRP_IMM", ")", "&&", "(", "imm", ">=", "<ISA_LIT>GNULDBackend", "::", "MIN_ADRP_IMM", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64LongBranchStub", "Func": "isValidForADRP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 421, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasSameVTYPE", "(", "Require", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Require", ".", "MaskRegOp", "&&", "hasSameVLMAX", "(", "Require", ")", "&&", "TailAgnostic", "==", "Require", ".", "TailAgnostic", "&&", "MaskAgnostic", "==", "Require", ".", "MaskAgnostic", ")", "return", "true", ";"], "File": "RISCVInsertVSETVLI6", "Func": "hasCompatibleVTYPE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 422, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "TypeKind", "=", "StringSwitch", "<", "RuntimeMD", "::", "KernelArg", "::", "TypeKind", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "<STR_LIT>", ",", "RuntimeMD", "::", "KernelArg", "::", "Sampler", ")", ".", "Case", "(", "<STR_LIT>", ",", "RuntimeMD", "::", "KernelArg", "::", "Queue", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "RuntimeMD", "::", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "RuntimeMD", "::", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "RuntimeMD", "::", "KernelArg", "::", "Image", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "T", ")", "?", "RuntimeMD", "::", "KernelArg", "::", "Pointer", ":", "RuntimeMD", "::", "KernelArg", "::", "Value", ")", ";", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgTypeKind", ",", "TypeKind", ",", "<NUM_LIT>", ")", ";", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgValueType", ",", "getRuntimeMDValueType", "(", "T", ",", "BaseTypeName", ")", ",", "<NUM_LIT>", ")", ";", "auto", "AccQual", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "<STR_LIT>", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "AQ", "=", "StringSwitch", "<", "RuntimeMD", "::", "KernelArg", "::", "AccessQualifer", ">", "(", "AccQual", ")", ".", "Case", "(", "<STR_LIT>", ",", "RuntimeMD", "::", "KernelArg", "::", "ReadOnly", ")", ".", "Case", "(", "<STR_LIT>", ",", "RuntimeMD", "::", "KernelArg", "::", "WriteOnly", ")", ".", "Case", "(", "<STR_LIT>", ",", "RuntimeMD", "::", "KernelArg", "::", "ReadWrite", ")", ".", "Default", "(", "RuntimeMD", "::", "KernelArg", "::", "None", ")", ";", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgAccQual", ",", "AQ", ",", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "T", ")", ")", "{", "emitRuntimeMDIntValue", "(", "*", "OutStreamer", ",", "RuntimeMD", "::", "KeyArgAddrQual", ",", "PT", "->", "getAddressSpace", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "OutStreamer", "->", "EmitIntValue", "(", "RuntimeMD", "::", "KeyArgEnd", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "auto", "RWGS", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "{"], "File": "AMDGPUAsmPrinter45", "Func": "emitRuntimeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 423, "Length": 299, "Cover_Rate": 0.3606755126658625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "reg", "=", "*", "regp", ";", "reg", "<=", "lim", ";", "++", "reg", ")", "{"], "ground_truth": ["if", "(", "reg", "->", "where", "==", "UNW_WHERE_SPILL_HOME", ")", "{"], "File": "unwind-ia64", "Func": "spill_next_when", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 424, "Length": 24, "Cover_Rate": 0.3380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "curr_machine", "=", "rs6000_machine_from_flags", "(", ")", ";", "if", "(", "rs6000_machine", "!=", "curr_machine", ")", "{", "rs6000_machine", "=", "curr_machine", ";", "emit_asm_machine", "(", ")", ";", "}", "}", "if", "(", "rs6000_global_entry_point_prologue_needed_p", "(", ")", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "file", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "if", "(", "TARGET_CMODEL", "!=", "CMODEL_LARGE", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "assemble_name", "(", "file", ",", "buf", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "rs6000_pcrel_p", "(", ")", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "if", "(", "TARGET_PROFILE_KERNEL", "&&", "crtl", "->", "profile", ")", "{"], "ground_truth": ["gcc_assert", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", ";"], "File": "rs6000-logue", "Func": "rs6000_output_function_prologue", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 425, "Length": 316, "Cover_Rate": 0.7400468384074942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "~", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", "&&", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", "&&", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isNEONi32vmovNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 426, "Length": 111, "Cover_Rate": 0.8740157480314961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "sOp", ".", "isReg", "(", ")", ")", "{", "instb", "->", "addOperand", "(", "MCOperand", "::", "createReg", "(", "sOp", ".", "getReg", "(", ")", ")", ")", ";", "}", "else", "if", "(", "sOp", ".", "isMBB", "(", ")", ")", "{", "MCOperand", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "sOp", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "this", "->", "OutContext", ")", ")", ";", "instb", "->", "addOperand", "(", "MCOp", ")", ";", "}", "else", "if", "(", "sOp", ".", "isBlockAddress", "(", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "GetBlockAddressSymbol", "(", "sOp", ".", "getBlockAddress", "(", ")", ")", ";", "MCOperand", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "this", "->", "OutContext", ")", ")", ";", "instb", "->", "addOperand", "(", "MCOp", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "MCB", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "instb", ")", ")", ";", "}", "}", "OutStreamer", "->", "EmitInstruction", "(", "MCB", ",", "getSubtargetInfo", "(", ")", ")", ";", "return", ";", "}", "MCInst", "inst", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", ";", "default", ":", "inst", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "sOp", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "sOp", ".", "isImm", "(", ")", ")", "{", "inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "sOp", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "sOp", ".", "isFPImm", "(", ")", ")", "{", "APFloat", "Val", "=", "sOp", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "}", "else", "if", "(", "sOp", ".", "isReg", "(", ")", ")", "{", "inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "sOp", ".", "getReg", "(", ")", ")", ")", ";", "}", "else", "if", "(", "sOp", ".", "isMBB", "(", ")", ")", "{", "MCOperand", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "sOp", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "this", "->", "OutContext", ")", ")", ";", "inst", ".", "addOperand", "(", "MCOp", ")", ";", "}", "else", "if", "(", "sOp", ".", "isBlockAddress", "(", ")", ")", "{", "MCSymbol", "*", "Sym", "=", "GetBlockAddressSymbol", "(", "sOp", ".", "getBlockAddress", "(", ")", ")", ";", "MCOperand", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "this", "->", "OutContext", ")", ")", ";", "inst", ".", "addOperand", "(", "MCOp", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "TPCAsmPrinter", "Func": "EmitInstruction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 427, "Length": 420, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 428, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "MemOp", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GLOBAL_VALUE", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalForCartesianProduct", "(", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ",", "{", "p0", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "widenScalarToNextPow2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_LSHR", ",", "G_ASHR", ",", "G_SDIV", "}", ")", ".", "legalFor", "(", "{", "s8", ",", "s16", ",", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s8", ",", "s32", ")", ";", "}", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "{", "setAction", "(", "{", "G_ZEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ANYEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_ANYEXT", ",", "s128", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "const", "auto", "&", "Ty", ":", "{", "s16", ",", "s32", ",", "s64", "}", ")", "{", "setAction", "(", "{", "G_MERGE_VALUES", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "for", "(", "const", "auto", "&", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "{", "setAction", "(", "{", "G_MERGE_VALUES", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "Ty", "}", ",", "Legal", ")", ";", "}"], "ground_truth": ["}"], "File": "X86LegalizerInfo2", "Func": "setLegalizerInfo32bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 429, "Length": 402, "Cover_Rate": 0.631083202511774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "File": "MBlazeISelLowering1", "Func": "LowerVASTART", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 430, "Length": 36, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "case", "<STR_LIT>", ":", "TCC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "case", "<STR_LIT>", ":", "TCC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "case", "<STR_LIT>", ":", "TCC", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "<ISA_LIT>CC", "=", "DAG", ".", "getConstant", "(", "TCC", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";"], "File": "Z80ISelLowering (2)", "Func": "EmitCMP", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 431, "Length": 101, "Cover_Rate": 0.32371794871794873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "{"], "ground_truth": ["}"], "File": "PPCMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 432, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "VFMKMap", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "}", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "auto", "*", "Found", "=", "llvm", "::", "find_if", "(", "VFMKMap", ",", "[", "&", "]", "(", "auto", "P", ")", "{", "return", "P", ".", "first", "==", "Opcode", ";", "}", ")", ";"], "ground_truth": ["if", "(", "Found", "==", "std", "::", "end", "(", "VFMKMap", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "VEInstrInfo5", "Func": "expandPseudoVFMK", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 433, "Length": 137, "Cover_Rate": 0.46440677966101696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "ARMBaseRegisterInfo8", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 434, "Length": 53, "Cover_Rate": 0.4690265486725664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m", "->", "fs", ".", "cfa_offset", "=", "m", "->", "fs", ".", "sp_offset", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "m", "->", "fs", ".", "sp_offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "ix86_add_cfa_restore_note", "(", "insn", ",", "hard_frame_pointer_rtx", ",", "m", "->", "fs", ".", "fp_offset", ")", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_emit_leave", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 435, "Length": 54, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Align", "ABITypeAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "ABITypeAlign", ";"], "ground_truth": ["return", "std", "::", "min", "(", "ABITypeAlign", ",", "DL", ".", "getStackAlignment", "(", ")", ")", ";"], "File": "ARMISelLowering103", "Func": "getABIAlignmentForCallingConv", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 436, "Length": 37, "Cover_Rate": 0.7115384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ObjectWriter", "(", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend10", "Func": "createObjectTargetWriter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 437, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformUMLALCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", "||", "!", "Subtarget", "->", "hasDSP", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "AddcNode", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "SDNode", "*", "AddeNode", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "(", "AddcNode", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "AddeNode", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isNullConstant", "(", "AddeNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "(", "AddeNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "==", "AddcNode", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AddcNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AddcNode", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";"], "ground_truth": ["else", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformUMLALCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 438, "Length": 184, "Cover_Rate": 0.9435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Target", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getTargetOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 439, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "th_mempair_save_restore_regs", "(", "rtx", "operands", "[", "<NUM_LIT>", "]", ",", "bool", "load_p", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["gcc_assert", "(", "th_mempair_operands_p", "(", "operands", ",", "load_p", ",", "mode", ")", ")", ";"], "File": "thead", "Func": "th_mempair_save_restore_regs", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 440, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "setMask", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>RegisterInfo", "*", "SRI", ",", "unsigned", "Reg", ",", "LaneBitmask", "&", "PrevMask", ",", "LaneBitmask", "NewMask", ",", "unsigned", "&", "SGPRs", ",", "unsigned", "&", "VGPRs", ")", "{", "int", "NewRegs", "=", "countPopulation", "(", "NewMask", ".", "getAsInteger", "(", ")", ")", "-", "countPopulation", "(", "PrevMask", ".", "getAsInteger", "(", ")", ")", ";", "if", "(", "SRI", "->", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ")", "SGPRs", "+=", "NewRegs", ";", "if", "(", "SRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "VGPRs", "+=", "NewRegs", ";", "assert", "(", "(", "int", ")", "SGPRs", ">=", "<NUM_LIT>", "&&", "(", "int", ")", "VGPRs", ">=", "<NUM_LIT>", ")", ";", "PrevMask", "=", "NewMask", ";"], "ground_truth": ["}"], "File": "GCNSchedStrategy21", "Func": "setMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 441, "Length": 107, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemEltVT", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getVectorElementType", "(", ")", ";", "EVT", "EltVT", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "EVT", "PtrVT", "=", "Load", "->", "getBasePtr", "(", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Loads", ";", "SDLoc", "SL", "(", "Op", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "(", "MemEltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["Loads", ".", "push_back", "(", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "EltVT", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ",", "MemEltVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", ";"], "File": "AMDGPUISelLowering108", "Func": "SplitVectorLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 442, "Length": 185, "Cover_Rate": 0.7489878542510121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqzq_u32", "(", "uint32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "__a", "==", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vceqzq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 443, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getShiftedImmVal", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_ShiftedImm", "&&", "<STR_LIT>", ")", ";", "return", "ShiftedImm", ".", "Val", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "getShiftedImmVal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 444, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "OffsetA", "=", "<NUM_LIT>", ",", "OffsetB", "=", "<NUM_LIT>", ";", "unsigned", "SizeA", "=", "<NUM_LIT>", ",", "SizeB", "=", "<NUM_LIT>", ";", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIa", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", "->", "mayLoad", "(", ")", "&&", "!", "isMemOp", "(", "MIa", ")", "&&", "MIb", "->", "mayLoad", "(", ")", "&&", "!", "isMemOp", "(", "MIb", ")", ")", "return", "true", ";", "unsigned", "BaseRegA", "=", "getBaseAndOffset", "(", "MIa", ",", "OffsetA", ",", "SizeA", ")", ";"], "ground_truth": ["if", "(", "!", "BaseRegA", "||", "!", "SizeA", ")", "return", "false", ";"], "File": "HexagonInstrInfo5", "Func": "areMemAccessesTriviallyDisjoint", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 445, "Length": 99, "Cover_Rate": 0.4479638009049774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Result", "=", "DAG", ".", "getNode", "(", "CFNode", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Res", ")", ",", "Ops", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "HaveChain", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "BRCOND", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "Result", "=", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ".", "getNode", "(", ")", ";", "}", "if", "(", "BR", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "BR", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BRCOND", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "NewBR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BR", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "BR", ",", "NewBR", ".", "getNode", "(", ")", ")", ";", "}", "SDValue", "Chain", "=", "SDValue", "(", "Result", ",", "Result", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Intr", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["SDNode", "*", "CopyToReg", "=", "findUser", "(", "SDValue", "(", "Intr", ",", "i", ")", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering24", "Func": "LowerBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 446, "Length": 186, "Cover_Rate": 0.33879781420765026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Args", ".", "push_back", "(", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "HLTy", ",", "<NUM_LIT>", "}", ")", ";", "Args", ".", "push_back", "(", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "HLAmtTy", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["if", "(", "!", "createLibcall", "(", "Helper", ".", "MIRBuilder", ",", "Libcall", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "HLTy", ",", "<NUM_LIT>", "}", ",", "Args", ")", ")", "return", "false", ";"], "File": "MOSLegalizerInfo", "Func": "shiftLibcall", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 447, "Length": 78, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "It", ";", "unsigned", "dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "incr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "scratch", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "<STR_LIT>", "||", "BinOpcode", "==", "<STR_LIT>", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "stxr_status", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "stxr_status", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "stxr_status", ")", ".", "addReg", "(", "scratch", ")", ".", "addReg", "(", "ptr", ")", ";"], "File": "AArch64ISelLowering37", "Func": "emitAtomicBinary", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 448, "Length": 350, "Cover_Rate": 0.6903353057199211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AddressTypePromotion", "(", ")", ";"], "ground_truth": ["}"], "File": "ARM64AddressTypePromotion", "Func": "createARM64AddressTypePromotionPass", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 449, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}"], "ground_truth": ["return", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "Size", "/", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "getBitcastRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 450, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Off", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "T0", "=", "Off", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "T0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "T1", "=", "T0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "T2", "=", "T0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "T1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "C", "=", "T1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "C", ".", "getNode", "(", ")", ")", ";", "if", "(", "CN", "==", "nullptr", ")", "continue", ";", "unsigned", "CV", "=", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "CV", ">", "<NUM_LIT>", ")", "continue", ";", "ConstantSDNode", "*", "EN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "T2", ".", "getNode", "(", ")", ")", ";", "if", "(", "EN", "==", "nullptr", ")", "continue", ";", "unsigned", "EV", "=", "EN", "->", "getZExtValue", "(", ")", ";", "if", "(", "EV", "%", "(", "<NUM_LIT>", "<<", "CV", ")", "!=", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["unsigned", "DV", "=", "EV", "/", "(", "<NUM_LIT>", "<<", "CV", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "ppAddrReorderAddShl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 451, "Length": 175, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "Res", ",", "Res", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "if", "(", "DstVT", ".", "is256BitVector", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "DstVT", ",", "Res", ")", ";", "EVT", "PackedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PackedSVT", ",", "NumElems", ")", ";", "Res", "=", "DAG", ".", "getBitcast", "(", "PackedVT", ",", "Res", ")", ";", "return", "truncateVectorCompareWithPACKSS", "(", "DstVT", ",", "Res", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "}", "assert", "(", "SrcVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "PackedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PackedSVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "Lo", "=", "truncateVectorCompareWithPACKSS", "(", "PackedVT", ",", "Lo", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "Hi", "=", "truncateVectorCompareWithPACKSS", "(", "PackedVT", ",", "Hi", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["PackedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PackedSVT", ",", "NumElems", ")", ";"], "File": "X86ISelLowering10", "Func": "truncateVectorCompareWithPACKSS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 452, "Length": 170, "Cover_Rate": 0.3019538188277087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ThunkReg", "=", "ThunkIt", "->", "Reg", ";", "bool", "isThumb", "=", "ThunkIt", "->", "isThumb", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "Entry", "->", "clear", "(", ")", ";", "Entry", "->", "addLiveIn", "(", "ThunkReg", ")", ";"], "ground_truth": ["if", "(", "isThumb", ")", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ThunkReg", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMSLSHardening", "Func": "populateThunk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 453, "Length": 89, "Cover_Rate": 0.41203703703703703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CS", "->", "arg_size", "(", ")", "!=", "CallerFn", "->", "arg_size", "(", ")", ")", "return", "false", ";", "ImmutableCallSite", "::", "arg_iterator", "CalleeArgIter", "=", "CS", "->", "arg_begin", "(", ")", ";", "ImmutableCallSite", "::", "arg_iterator", "CalleeArgEnd", "=", "CS", "->", "arg_end", "(", ")", ";", "Function", "::", "const_arg_iterator", "CallerArgIter", "=", "CallerFn", "->", "arg_begin", "(", ")", ";", "for", "(", ";", "CalleeArgIter", "!=", "CalleeArgEnd", ";", "++", "CalleeArgIter", ",", "++", "CallerArgIter", ")", "{"], "ground_truth": ["const", "Value", "*", "CalleeArg", "=", "*", "CalleeArgIter", ";"], "File": "PPCISelLowering135", "Func": "hasSameArgumentList", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 454, "Length": 72, "Cover_Rate": 0.5255474452554745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "StringRef", "CPU", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser14", "Func": "ParseDirectiveMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 455, "Length": 94, "Cover_Rate": 0.8785046728971962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "is<ISA_LIT>", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "ArgRegsSaveSize", "=", "AFI", "->", "getArgRegsSaveSize", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "Register", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "-", "ArgRegsSaveSize", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", "-", "ArgRegsSaveSize", ")", ";", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "*", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}"], "ground_truth": ["NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";"], "File": "ARMFrameLowering101", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 456, "Length": 263, "Cover_Rate": 0.3693820224719101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";"], "File": "MipsInstPrinter15", "Func": "printSaveRestore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 457, "Length": 62, "Cover_Rate": 0.6262626262626263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "ELF", "::", "R_MIPS_HI16", ":", "case", "ELF", "::", "R_MIPS16_HI16", ":", "case", "ELF", "::", "R_MICROMIPS_HI16", ":", "case", "ELF", "::", "R_MIPS_LO16", ":", "case", "ELF", "::", "R_MIPS16_LO16", ":"], "ground_truth": ["case", "ELF", "::", "R_MICROMIPS_LO16", ":"], "File": "MipsELFObjectWriter24", "Func": "needsRelocateWithSymbol", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 458, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "pairedVectorMemops", "(", ")", ")", "return", "CSR_64_AllRegs_VSRP_RegMask", ";", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", "&&", "!", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", "return", "CSR_64_AllRegs_AIX_Dflt_VSX_RegMask", ";", "return", "CSR_64_AllRegs_VSX_RegMask", ";", "}", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", "&&", "!", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", "return", "CSR_64_AllRegs_AIX_Dflt_Altivec_RegMask", ";", "return", "CSR_64_AllRegs_Altivec_RegMask", ";", "}", "return", "CSR_64_AllRegs_RegMask", ";", "}", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "return", "TM", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "(", "Subtarget", ".", "hasAltivec", "(", ")", "&&", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", "?", "CSR_<ISA_LIT>64_Altivec_RegMask", ":", "CSR_<ISA_LIT>64_RegMask", ")", ":", "(", "(", "Subtarget", ".", "hasAltivec", "(", ")", "&&", "TM", ".", "getAIXExtendedAltivecABI", "(", ")", ")", "?", "CSR_AIX32_Altivec_RegMask", ":", "CSR_AIX32_RegMask", ")", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo (2)3", "Func": "getCallPreservedMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 459, "Length": 134, "Cover_Rate": 0.4336569579288026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "CE", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCELFStreamer18", "Func": "createHexagonELFStreamer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 460, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNeonUImm64MaskOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MOUImm8", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MOUImm8", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint32_t", "UImm8", "=", "MOUImm8", ".", "getImm", "(", ")", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ByteNum", "=", "<NUM_LIT>", ";", "ByteNum", "<", "<NUM_LIT>", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "UImm8", ">>", "ByteNum", ")", "&", "<NUM_LIT>", ")", "Mask", "|=", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "*", "ByteNum", ")", ";", "}"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "AArch64InstPrinter17", "Func": "printNeonUImm64MaskOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 461, "Length": 98, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "willForceRelocations", "(", ")", "const", "{"], "ground_truth": ["return", "ForceRelocs", "||", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "RISCVAsmBackend11", "Func": "willForceRelocations", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 462, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "(", "ScalarVT", "!=", "<STR_LIT>", "&&", "ScalarVT", "!=", "<STR_LIT>", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "A", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "C", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "invertIfNegative", "=", "[", "&", "DAG", ",", "&", "TLI", ",", "&", "DCI", "]", "(", "SDValue", "&", "V", ")", "{", "bool", "CodeSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "bool", "LegalOperations", "=", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ";", "if", "(", "TLI", ".", "isNegatibleForFree", "(", "V", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", "==", "<NUM_LIT>", ")", "{", "V", "=", "TLI", ".", "getNegatedExpression", "(", "V", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", ";", "return", "true", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Vec", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "TLI", ".", "isNegatibleForFree", "(", "Vec", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "NegVal", "=", "TLI", ".", "getNegatedExpression", "(", "Vec", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V", ")", ",", "V", ".", "getValueType", "(", ")", ",", "NegVal", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "bool", "NegA", "=", "invertIfNegative", "(", "A", ")", ";", "bool", "NegB", "=", "invertIfNegative", "(", "B", ")", ";", "bool", "NegC", "=", "invertIfNegative", "(", "C", ")", ";", "if", "(", "!", "NegA", "&&", "!", "NegB", "&&", "!", "NegC", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpcode", "=", "negateFMAOpcode", "(", "N", "->", "getOpcode", "(", ")", ",", "NegA", "!=", "NegB", ",", "NegC", ",", "false", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "VT", ",", "A", ",", "B", ",", "C", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineFMA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 463, "Length": 371, "Cover_Rate": 0.8470319634703196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "closeLastSection", "(", ")", "{", "if", "(", "HasSections", ")", "getStreamer", "(", ")", ".", "EmitRawText", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetStreamer12", "Func": "closeLastSection", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 464, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsriq_m_n_sv16qi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsriq_m_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 465, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "classof", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 466, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ")", ";", "MVT", "IntegerVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SrcVT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "IntegerVT", ",", "Src", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SrcVT", "<=", "<STR_LIT>", "&&", "SrcVT", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "return", "Op", ";", "}", "SDValue", "ValueToStore", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "Size", ",", "Size", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ")", ";"], "File": "X86ISelLowering10", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 467, "Length": 288, "Cover_Rate": 0.6180257510729614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "FMov", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DestReg", ")", ")", ";", "FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "FMov", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DestReg", ")", ")", ";", "FMov", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter16", "Func": "EmitFMov0", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 468, "Length": 89, "Cover_Rate": 0.3463035019455253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "cast", "<", "Operator", ">", "(", "V", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "case", "Instruction", "::", "GetElementPtr", ":"], "ground_truth": ["return", "true", ";"], "File": "NVPTXInferAddressSpaces", "Func": "isAddressExpression", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 469, "Length": 38, "Cover_Rate": 0.5507246376811594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "STI", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";"], "File": "ARMExpandPseudoInsts5", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 470, "Length": 88, "Cover_Rate": 0.7787610619469026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLegalAddressingMode", "(", "DL", ",", "AM", ",", "Ty", ",", "AS", ")", ")", "return", "AM", ".", "Scale", "!=", "<NUM_LIT>", ";", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "getScalingFactorCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 471, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "if", "(", "SU", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "R600MachineScheduler1", "Func": "if", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 472, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "VSel", "=", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ty", "(", "Op", ")", ",", "C0", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "VSel", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX1", "Func": "PerformHvxDAGCombine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 473, "Length": 50, "Cover_Rate": 0.32679738562091504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "switch", "(", "Kind", ")", "{", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register", ":", "OS", "<<", "<STR_LIT>", "<<", "RegName", "(", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "KindTy", "::", "Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "KindTy", "::", "SystemRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysReg", "(", ")", "<<", "'>'", ";"], "ground_truth": ["break", ";"], "File": "RISCVAsmParser", "Func": "print", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 474, "Length": 75, "Cover_Rate": 0.539568345323741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "GetSpillList", "(", "SmallVectorImpl", "<", "StackSlotInfo", ">", "&", "SpillList", ",", "MachineFrameInfo", "*", "MFI", ",", "<ISA_LIT>FunctionInfo", "*", "XFI", ",", "bool", "fetchLR", ",", "bool", "fetchFP", ")", "{", "if", "(", "fetchLR", ")", "{", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "SpillList", ".", "push_back", "(", "StackSlotInfo", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ",", "Offset", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreFrameLowering (2)", "Func": "GetSpillList", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 475, "Length": 64, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "last_set", "=", "NULL", ";", "for", "(", "df_ref", "d", "=", "DF_REG_DEF_CHAIN", "(", "REGNO", "(", "x", ")", ")", ";", "d", "!=", "NULL", ";", "d", "=", "DF_REF_NEXT_REG", "(", "d", ")", ")", "{", "rtx", "set", "=", "const_cast", "<", "rtx", ">", "(", "set_of", "(", "x", ",", "DF_REF_INSN", "(", "d", ")", ")", ")", ";", "if", "(", "last_set", "==", "NULL", "||", "rtx_equal_p", "(", "last_set", ",", "set", ")", ")", "{", "last_i", "=", "DF_REF_INSN", "(", "d", ")", ";", "last_set", "=", "set", ";", "}", "else", "{", "last_i", "=", "NULL", ";", "last_set", "=", "NULL", ";", "break", ";", "}", "}", "if", "(", "last_set", "!=", "NULL", "&&", "last_i", "!=", "NULL", ")", "return", "sh_find_base_reg_disp", "(", "last_i", ",", "XEXP", "(", "last_set", ",", "<NUM_LIT>", ")", ",", "disp", ",", "XEXP", "(", "last_set", ",", "<NUM_LIT>", ")", ")", ";", "return", "base_reg_disp", "(", "x", ",", "disp", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "base_reg_disp", "left_val", "=", "sh_find_base_reg_disp", "(", "insn", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "base_reg_disp", "right_val", "=", "sh_find_base_reg_disp", "(", "insn", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "left_val", ".", "is_reg", "(", ")", "&&", "right_val", ".", "is_disp", "(", ")", ")", "return", "base_reg_disp", "(", "left_val", ".", "reg", "(", ")", ",", "left_val", ".", "disp", "(", ")", "+", "right_val", ".", "disp", "(", ")", "+", "disp", ")", ";", "else", "if", "(", "right_val", ".", "is_reg", "(", ")", "&&", "left_val", ".", "is_disp", "(", ")", ")", "return", "base_reg_disp", "(", "right_val", ".", "reg", "(", ")", ",", "right_val", ".", "disp", "(", ")", "+", "left_val", ".", "disp", "(", ")", "+", "disp", ")", ";", "else", "return", "base_reg_disp", "(", "base_reg", ",", "disp", ")", ";", "}", "else", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "return", "base_reg_disp", "(", "NULL", ",", "disp", "+", "INTVAL", "(", "x", ")", ")", ";", "return", "base_reg_disp", "(", "base_reg", ",", "disp", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_find_base_reg_disp", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 476, "Length": 288, "Cover_Rate": 0.7912087912087912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Pred", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitBICMask", "(", "Out", ",", "Reg", ",", "Pred", ",", "<NUM_LIT>", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]", ")", ";", "Out", ".", "EmitBundleUnlock", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl", "Func": "EmitIndirectGuardJmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 477, "Length": 52, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "usesHardware", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["return", "MAX_LDS_<ISA_LIT>ZE_800", ";"], "File": "AMDILEvergreenDevice", "Func": "getMaxGDSSize", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 478, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "val", "=", "(", "(", "const", "MCConstantExpr", "*", ")", "Imm", ".", "Val", ")", "->", "getValue", "(", ")", ";", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "val", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "TL45AsmParser", "Func": "isImm20", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 479, "Length": 31, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ACCG_P", "(", "regno", ")", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["else", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";"], "File": "frv", "Func": "frv_hard_regno_nregs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 480, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetData", "*", "getTargetData", "(", ")", "const", "{", "return", "&", "DataLayout", ";"], "ground_truth": ["}"], "File": "ARCompactTargetMachine", "Func": "getTargetData", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 481, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget10", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 482, "Length": 26, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "LogicOp", "And", "=", "interpretAndImmediate", "(", "Opcode", ")", ")", "{", "uint64_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "And", ".", "ImmLSB", ";", "Imm", "|=", "allOnes", "(", "And", ".", "RegSize", ")", "&", "~", "(", "allOnes", "(", "And", ".", "ImmSize", ")", "<<", "And", ".", "ImmLSB", ")", ";", "unsigned", "Start", ",", "End", ";", "if", "(", "isRxSBGMask", "(", "Imm", ",", "And", ".", "RegSize", ",", "Start", ",", "End", ")", ")", "{", "unsigned", "NewOpcode", ";", "if", "(", "And", ".", "RegSize", "==", "<NUM_LIT>", ")", "{", "NewOpcode", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasMiscellaneousExtensions", "(", ")", ")", "NewOpcode", "=", "<STR_LIT>", ";", "}", "else", "{", "NewOpcode", "=", "<STR_LIT>", ";", "Start", "&=", "<NUM_LIT>", ";", "End", "&=", "<NUM_LIT>", ";", "}", "MachineOperand", "&", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpcode", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Src", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Src", ".", "isKill", "(", ")", ")", ",", "Src", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Start", ")", ".", "addImm", "(", "End", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZInstrInfo47", "Func": "convertToThreeAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 483, "Length": 214, "Cover_Rate": 0.3828264758497317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ";"], "ground_truth": ["}"], "File": "M680x0FrameLowering", "Func": "hasReservedCallFrame", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 484, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "S", ";"], "ground_truth": ["if", "(", "!", "Triple", "(", "TT", ")", ".", "isOSNaCl", "(", ")", ")", "S", "=", "createELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "File": "MipsMCTargetDesc1", "Func": "createMCStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 485, "Length": 33, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Immediate", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)3", "Func": "isU8Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 486, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "Value", "*", "NoOpBitcast", "=", "maybeGenerateBitcast", "(", "Builder", ",", "PointerTypes", ",", "I", ",", "LI", "->", "getPointerOperand", "(", ")", ",", "LI", "->", "getType", "(", ")", ")", ")", "{", "LI", "->", "replaceAllUsesWith", "(", "Builder", ".", "CreateLoad", "(", "LI", "->", "getType", "(", ")", ",", "NoOpBitcast", ")", ")", ";", "LI", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "auto", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "Value", "*", "NoOpBitcast", "=", "maybeGenerateBitcast", "(", "Builder", ",", "PointerTypes", ",", "I", ",", "SI", "->", "getPointerOperand", "(", ")", ",", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ")", "{", "SI", "->", "replaceAllUsesWith", "(", "Builder", ".", "CreateStore", "(", "SI", "->", "getValueOperand", "(", ")", ",", "NoOpBitcast", ")", ")", ";", "SI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["continue", ";"], "File": "DXILPrepare1", "Func": "runOnModule", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 487, "Length": 145, "Cover_Rate": 0.32222222222222224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "read_only_operand", "(", "x", ",", "VOIDmode", ")", ")", "output_addr_const", "(", "file", ",", "x", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "!", "flag_pic", ")", "{", "output_addr_const", "(", "file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "{", "const", "char", "*", "sep", "=", "<STR_LIT>", ";", "int", "offset", "=", "<NUM_LIT>", ";", "rtx", "base", "=", "NULL_RTX", ";", "switch", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "base", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "base", ")", ";", "break", ";", "case", "CONST_INT", ":", "offset", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "base", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["output_addr_const", "(", "file", ",", "base", ")", ";"], "File": "pa", "Func": "pa_output_global_address", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 488, "Length": 219, "Cover_Rate": 0.5447761194029851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "SPUTargetMachine1", "Func": "getRegisterInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 489, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Comparison", "(", "SDValue", "Op0In", ",", "SDValue", "Op1In", ",", "SDValue", "ChainIn", ")", ":", "Op0", "(", "Op0In", ")", ",", "Op1", "(", "Op1In", ")", ",", "Chain", "(", "ChainIn", ")", ",", "Opcode", "(", "<NUM_LIT>", ")", ",", "ICmpType", "(", "<NUM_LIT>", ")", ",", "CCValid", "(", "<NUM_LIT>", ")", ",", "CCMask", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "Comparison", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 490, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "performSHLPtrCombine", "(", "SDNode", "*", "N", ",", "unsigned", "AddrSpace", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "!", "CN1", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CAdd", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CAdd", ")", "return", "SDValue", "(", ")", ";", "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "canFoldOffset", "(", "Offset", ".", "getZExtValue", "(", ")", ",", "AddrSpace", ",", "*", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "SIISelLowering (2)", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 491, "Length": 141, "Cover_Rate": 0.6211453744493393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvt_roundph_epu16", "(", "__mmask32", "__A", ",", "__m512h", "__B", ",", "int", "__C", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vcvtph2uw512_mask_round", "(", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "__A", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_cvt_roundph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 492, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 493, "Length": 36, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshrd_n_u64", "(", "uint64_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_urshr_ndi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vrshrd_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 494, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hasAddend", "=", "true", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "break", ";", "case", "R_<ISA_LIT>_64_GOT32", ":", "case", "R_<ISA_LIT>_64_GOT64", ":", "case", "R_<ISA_LIT>_64_GOTPC32", ":", "case", "R_<ISA_LIT>_64_GOTPC64", ":", "case", "R_<ISA_LIT>_64_GOTPLT64", ":", "hasAddend", "=", "true", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOT", ",", "Ctx", ")", ";", "break", ";", "case", "R_<ISA_LIT>_64_PLT32", ":", "hasAddend", "=", "true", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_PLT", ",", "Ctx", ")", ";", "break", ";", "case", "R_<ISA_LIT>_64_GLOB_DAT", ":", "case", "R_<ISA_LIT>_64_JUMP_SLOT", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "break", ";", "case", "R_<ISA_LIT>_64_GOTPCREL", ":", "case", "R_<ISA_LIT>_64_GOTPCREL64", ":", "hasAddend", "=", "true", ";", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "Ctx", ")", ";", "break", ";"], "ground_truth": ["case", "R_<ISA_LIT>_64_GOTOFF64", ":"], "File": "X86ELFRelocationInfo3", "Func": "createExprForRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 495, "Length": 126, "Cover_Rate": 0.3378016085790885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "SLSBLRThunkInserter", "::", "insertThunks", "(", "MachineModuleInfo", "&", "MMI", ")", "{", "for", "(", "auto", "T", ":", "SLSBLRThunks", ")", "createThunkFunction", "(", "MMI", ",", "T", ".", "Name", ",", "ComdatThunks", ")", ";"], "ground_truth": ["}"], "File": "ARMSLSHardening", "Func": "insertThunks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 496, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{"], "ground_truth": ["const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";"], "File": "MBlazeTargetObjectFile1", "Func": "IsGlobalInSmallSection", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 497, "Length": 33, "Cover_Rate": 0.32673267326732675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "size", "(", ")", "const", "{"], "ground_truth": ["return", "IDs", ".", "size", "(", ")", ";"], "File": "DXILValueEnumerator", "Func": "size", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 498, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "got", "==", "registersMsrToSlvMap", ".", "end", "(", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ZDC", "Func": "isGPR", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 499, "Length": 15, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "opts", "->", "x_flag_align_jumps", "&&", "!", "opts", "->", "x_str_align_jumps", ")", "opts", "->", "x_str_align_jumps", "=", "aarch64_tune_params", ".", "jump_align", ";", "if", "(", "opts", "->", "x_flag_align_functions", "&&", "!", "opts", "->", "x_str_align_functions", ")", "opts", "->", "x_str_align_functions", "=", "aarch64_tune_params", ".", "function_align", ";", "}", "aarch64_pcrelative_literal_loads", "=", "false", ";", "if", "(", "opts", "->", "x_pcrelative_literal_loads", "==", "<NUM_LIT>", ")", "aarch64_pcrelative_literal_loads", "=", "true", ";", "if", "(", "aarch64_cmodel", "==", "AARCH64_CMODEL_TINY", "||", "aarch64_cmodel", "==", "AARCH64_CMODEL_TINY_PIC", ")", "aarch64_pcrelative_literal_loads", "=", "true", ";", "if", "(", "flag_mlow_precision_sqrt", ")", "flag_mrecip_low_precision_sqrt", "=", "true", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_override_options_after_change_1", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 500, "Length": 78, "Cover_Rate": 0.5131578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v16qi", "result", "=", "(", "__v16qi", ")", "__A", ";", "result", "[", "__N", "&", "<NUM_LIT>", "]", "=", "__D", ";", "return", "(", "__m128i", ")", "result", ";"], "ground_truth": ["}"], "File": "smmintrin1", "Func": "_mm_insert_epi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 501, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FlatWorkGroupSizes", "=", "ST", ".", "getFlatWorkGroupSizes", "(", "F", ")", ";", "WavesPerEU", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ";", "Occupancy", "=", "ST", ".", "computeOccupancy", "(", "F", ",", "getLDSSize", "(", ")", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "const", "bool", "HasCalls", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "const", "bool", "UseFixedABI", "=", "<ISA_LIT>TargetMachine", "::", "EnableFixedFunctionABI", "&&", "(", "!", "isEntryFunction", "(", ")", "||", "HasCalls", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{", "P<ISA_LIT>nputAddr", "=", "<STR_LIT>", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "<STR_LIT>", ";", "FrameOffsetReg", "=", "<STR_LIT>", ";", "StackPtrOffsetReg", "=", "<STR_LIT>", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "UseFixedABI", ")", "{", "WorkGroupIDX", "=", "true", ";", "WorkGroupIDY", "=", "true", ";", "WorkGroupIDZ", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "WorkItemIDY", "=", "true", ";", "WorkItemIDZ", "=", "true", ";", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDZ", "=", "true", ";", "}"], "ground_truth": ["bool", "HasStackObjects", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";"], "File": "SIMachineFunctionInfo2", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 502, "Length": 328, "Cover_Rate": 0.4254215304798962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "getIORegisterOffset", "(", ")", "const", "{", "return", "hasMemMappedGPR", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MCS51Subtarget", "Func": "getIORegisterOffset", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 503, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_MINI_REGISTERS", "?", "CSKY_CONST_OK_FOR_J", "(", "val", "+", "<NUM_LIT>", ")", ":", "CSKY_CONST_OK_FOR_Uk", "(", "val", "+", "<NUM_LIT>", ")", ")", "{", "op1", "=", "GEN_INT", "(", "val", "+", "<NUM_LIT>", ")", ";", "code", "=", "code", "==", "LE", "?", "LT", ":", "GE", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "CONSTANT_P", "(", "op1", ")", "&&", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", ")", "op1", "=", "force_reg", "(", "GET_MODE", "(", "op1", ")", ",", "op1", ")", ";", "invert", "=", "false", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "code", "=", "NE", ";", "invert", "=", "true", ";", "case", "NE", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "(", "TARGET_MINI_REGISTERS", "?", "!", "csky_literal_K_operand", "(", "op1", ",", "SImode", ")", ":", "!", "csky_literal_I_operand", "(", "op1", ",", "SImode", ")", ")", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "LE", ":", "code", "=", "GT", ";", "invert", "=", "true", ";", "case", "GT", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "GE", ":", "code", "=", "LT", ";", "invert", "=", "true", ";", "case", "LT", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", "&&", "(", "TARGET_MINI_REGISTERS", "?", "!", "csky_literal_J_operand", "(", "op1", ",", "SImode", ")", ":", "!", "csky_literal_Uk_operand", "(", "op1", ",", "SImode", ")", ")", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "GTU", ":", "gcc_assert", "(", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", ")", ";", "code", "=", "LEU", ";", "invert", "=", "true", ";", "case", "LEU", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";"], "ground_truth": ["break", ";"], "File": "csky", "Func": "csky_emit_compare", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 504, "Length": 289, "Cover_Rate": 0.5722772277227722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "float", "vec_ceil", "(", "vector", "float", "a1", ")", "{"], "ground_truth": ["return", "(", "vector", "float", ")", "__builtin_altivec_vrfip", "(", "(", "vector", "float", ")", "a1", ")", ";"], "File": "altivec4", "Func": "vec_ceil", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 505, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugValue", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", "->", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";"], "File": "XCoreInstrInfo", "Func": "storeRegToStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 506, "Length": 119, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "PerformStoreCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{"], "ground_truth": ["return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "PIC16ISelLowering", "Func": "PerformStoreCombine", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 507, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";", "Defs", ".", "insert", "(", "R", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)", "Func": "getInstrDefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 508, "Length": 48, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpVT", "!=", "<STR_LIT>", "&&", "OpVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "ArgVT", "==", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";"], "ground_truth": ["return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "OpVT", ",", "Op", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerBITCAST", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 509, "Length": 95, "Cover_Rate": 0.3612167300380228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Immed", "=", "std", "::", "abs", "(", "Immed", ")", ";", "bool", "IsLegal", "=", "(", "(", "Immed", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "(", "Immed", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Immed", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Immed", "<<", "<STR_LIT>", "<<", "(", "IsLegal", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", ")", ";", "return", "IsLegal", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering106", "Func": "isLegalAddImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 510, "Length": 65, "Cover_Rate": 0.6018518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "macro", "=", "true", ";"], "ground_truth": ["}"], "File": "P2AsmParser", "Func": "setMacro", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 511, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Base", "=", "ST", "->", "getBasePtr", "(", ")", ";", "SDValue", "Offset", "=", "ST", "->", "getOffset", "(", ")", ";", "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";", "int32_t", "Inc", "=", "cast", "<", "ConstantSDNode", ">", "(", "Offset", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "EVT", "StoredVT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "EVT", "ValueVT", "=", "Value", ".", "getValueType", "(", ")", ";", "bool", "IsValidInc", "=", "HII", "->", "isValidAutoIncImm", "(", "StoredVT", ",", "Inc", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "assert", "(", "StoredVT", ".", "isSimple", "(", ")", ")", ";", "switch", "(", "StoredVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "IsValidInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "IsValidInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "IsValidInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "IsValidInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isAlignedMemNode", "(", "ST", ")", ")", "{"], "ground_truth": ["if", "(", "ST", "->", "isNonTemporal", "(", ")", ")", "Opcode", "=", "IsValidInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonISelDAGToDAG12", "Func": "SelectIndexedStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 512, "Length": 201, "Cover_Rate": 0.3180379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "!=", "SFmode", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_INT", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "SUBREG_P", "(", "src", ")", "||", "!", "sf_subreg_operand", "(", "src", ",", "mode", ")", ")", "return", "true", ";"], "File": "rs6000", "Func": "valid_sf_si_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 513, "Length": 35, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vcgtv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcgt_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 514, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "veorq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "^", "__b", ";"], "File": "arm", "Func": "neon_veorq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 515, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "Terminator", "=", "*", "(", "--", "From", "->", "terminators", "(", ")", ".", "end", "(", ")", ")", ";", "if", "(", "!", "Terminator", ".", "isUnconditionalBranch", "(", ")", ")", "{", "unsigned", "BrOpc", "=", "BBUtils", "->", "isBBInRange", "(", "&", "Terminator", ",", "To", ",", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "From", ",", "Terminator", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "addMBB", "(", "To", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "AL", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "<STR_LIT>", "<<", "From", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "To", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "AfterNext", "&&", "After", "->", "isSuccessor", "(", "AfterNext", ")", ")", "FixFallthrough", "(", "After", ",", "AfterNext", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";"], "ground_truth": ["BBUtils", "->", "adjustBBOffsetsAfter", "(", "After", ")", ";"], "File": "ARMBlockPlacement3", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 516, "Length": 187, "Cover_Rate": 0.5565476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "void", "sh_media_SYNCO", "(", "void", ")", "{", "__asm__", "__volatile__", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_SYNCO", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 517, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXTargetTransformInfo", "Func": "getMinVectorRegisterBitWidth", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 518, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "scanFunction", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dumpBBs", "(", ")", ";", ")", ";", "bool", "MadeChange", "=", "false", ";", "while", "(", "relaxBranchInstructions", "(", ")", ")", "MadeChange", "=", "true", ";"], "ground_truth": ["verify", "(", ")", ";"], "File": "AArch64BranchRelaxation2", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 519, "Length": 58, "Cover_Rate": 0.5523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psraw", "(", "(", "__v4hi", ")", "__m", ",", "(", "long", "long", ")", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_sra_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 520, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "NVPTXRegisterInfo", "Func": "NVPTXRegisterInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 521, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "false", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "assert", "(", "FIST", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "FIST", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerFP_TO_UINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 522, "Length": 90, "Cover_Rate": 0.8653846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmVersion", ">=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXSubtarget (2)", "Func": "hasDouble", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 523, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "shl", "(", "ShiftAmt", ")", ",", "ElementType", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "lshr", "(", "ShiftAmt", ")", ",", "ElementType", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "SDValue", "CurrentOp", "=", "SrcOp", "->", "getOperand", "(", "i", ")", ";", "if", "(", "CurrentOp", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Elts", ".", "push_back", "(", "CurrentOp", ")", ";", "continue", ";", "}", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "CurrentOp", ")", ";", "const", "APInt", "&", "C", "=", "ND", "->", "getAPIntValue", "(", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "C", ".", "ashr", "(", "ShiftAmt", ")", ",", "ElementType", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering157", "Func": "getTargetVShiftByConstNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 524, "Length": 228, "Cover_Rate": 0.4691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SPDenormMode", "=", "Enable", "?", "FP_DENORM_FLUSH_NONE", ":", "Mode", ".", "fpDenormModeSPValue", "(", ")", ";", "if", "(", "ST", ".", "hasDenormModeInst", "(", ")", ")", "{", "uint32_t", "DPDenormModeDefault", "=", "Mode", ".", "fpDenormModeDPValue", "(", ")", ";", "uint32_t", "NewDenormModeValue", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "<NUM_LIT>", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NewDenormModeValue", ")", ";", "}", "else", "{", "unsigned", "SPDenormModeBitField", "=", "<STR_LIT>", "::", "ID_MODE", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "OFFSET_SHIFT_", ")", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "SPDenormMode", ")", ".", "addImm", "(", "SPDenormModeBitField", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "toggleSPDenormMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 525, "Length": 97, "Cover_Rate": 0.7404580152671756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BrCCMCExpr", "::", "visitUsedExpr", "(", "MCStreamer", "&", "Streamer", ")", "const", "{"], "ground_truth": ["}"], "File": "Z80MCExpr", "Func": "visitUsedExpr", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 526, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "cast", "<", "Function", ">", "(", "M", "->", "getOrInsertFunction", "(", "getName", "(", "IntrID", ")", ",", "getType", "(", "M", "->", "getContext", "(", ")", ",", "IntrID", ")", ",", "AList", ")", ")", ";"], "ground_truth": ["}"], "File": "MBlazeIntrinsicInfo6", "Func": "getDeclaration", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 527, "Length": 31, "Cover_Rate": 0.3974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "String", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "regNum", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "regNum", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "MatchFslRegister", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 528, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Registers", "=", "getRegisters", "(", ")", ";", "if", "(", "Registers", ".", "getMap", "(", ")", ".", "empty", "(", ")", ")", "return", ";", "raw_string_ostream", "OS", "(", "Blob", ")", ";", "<STR_LIT>", "::", "Writer", "EW", "(", "OS", ",", "<STR_LIT>", "::", "little", ")", ";", "for", "(", "auto", "I", ":", "Registers", ".", "getMap", "(", ")", ")", "{", "EW", ".", "write", "(", "uint32_t", "(", "I", ".", "first", ".", "getUInt", "(", ")", ")", ")", ";", "EW", ".", "write", "(", "uint32_t", "(", "I", ".", "second", ".", "getUInt", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "toLegacyBlob", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 529, "Length": 84, "Cover_Rate": 0.7850467289719626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "(", "*", "const", "*", "pdtor", ")", "(", "void", ")", "=", "&", "__DTOR_LIST__", "+", "<NUM_LIT>", ";", "while", "(", "pdtor", "<", "&", "__DTOR_END__", ")", "if", "(", "*", "pdtor", "++", "!=", "NULL", ")", "pdtor", "[", "-", "<NUM_LIT>", "]", "(", ")", ";", "if", "(", "__deregister_frame_info", ")", "__deregister_frame_info", "(", "__EH_FRAME_BEGIN__", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "netware-crt0", "Func": "__deinit_environment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 530, "Length": 52, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ">", "<NUM_LIT>", "||", "CurrentTopDownReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ">", "<NUM_LIT>", ")", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "SUColorsPending", ".", "insert", "(", "PendingColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}"], "ground_truth": ["if", "(", "SUColors", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "SUColorsPending", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "PendingColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "colorEndsAccordingToDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 531, "Length": 93, "Cover_Rate": 0.3079470198675497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine (2)", "Func": "getWebAssemblyTargetMachine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 532, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMem256Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addMemOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "addMem256Operands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 533, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSection", "*", "getSectionForConstant", "(", "SectionKind", "Kind", ")", "const", "override", "{", "return", "ReadOnlySection", ";"], "ground_truth": ["}"], "File": "NVPTXTargetObjectFile", "Func": "getSectionForConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 534, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtq_n_f64_s64", "(", "int64x2_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_aarch64_scvtfv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vcvtq_n_f64_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 535, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_MBLAZE", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "MBlazeELFObjectWriter", "Func": "MBlazeELFObjectWriter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 536, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "StringRef", "Identifier", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "<STR_LIT>", "+", "Identifier", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Percent", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseRelocOperand", "(", "IdVal", ")", ")", "return", "true", ";"], "ground_truth": ["SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "MINA32AsmParser", "Func": "ParseOperand", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 537, "Length": 278, "Cover_Rate": 0.54296875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "int64_t", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "bool", "Match", "=", "(", "is12Bit", "?", "isImmZExt12", "(", "AM", ".", "Disp", "+", "Val", ",", "Imm", ")", ":", "isImmSExt20", "(", "AM", ".", "Disp", "+", "Val", ",", "Imm", ")", ")", ";", "if", "(", "Match", ")", "{", "AM", ".", "Disp", "=", "Imm", ";", "return", "false", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", "&&", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "AM", ".", "BaseType", "=", "<STR_LIT>", ";", "AM", ".", "Base", ".", "FrameIndex", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "return", "false", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "<ISA_LIT>RRIAddressMode", "Backup", "=", "AM", ";", "if", "(", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "is12Bit", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "{", "AM", "=", "Backup", ";", "break", ";", "}", "if", "(", "AM", ".", "IndexReg", ".", "getNode", "(", ")", "||", "AM", ".", "isRI", ")", "{", "AM", "=", "Backup", ";", "break", ";", "}", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", "&&", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", "||", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", ")", "{", "AM", "=", "Backup", ";", "break", ";", "}", "SDValue", "RHS", "=", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "N", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Neg", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "N", ".", "getValueType", "(", ")", ",", "Zero", ",", "RHS", ")", ";", "AM", ".", "IndexReg", "=", "Neg", ";", "if", "(", "Zero", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", "==", "-", "<NUM_LIT>", "||", "Zero", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", ">", "N", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", ")", "{", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", ",", "Zero", ".", "getNode", "(", ")", ")", ";", "Zero", ".", "getNode", "(", ")", "->", "setNodeId", "(", "N", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", ")", ";", "}", "if", "(", "Neg", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", "==", "-", "<NUM_LIT>", "||", "Neg", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", ">", "N", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", ")", "{", "CurDAG", "->", "RepositionNode", "(", "N", ".", "getNode", "(", ")", ",", "Neg", ".", "getNode", "(", ")", ")", ";", "Neg", ".", "getNode", "(", ")", "->", "setNodeId", "(", "N", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG19", "Func": "MatchAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 538, "Length": 448, "Cover_Rate": 0.5215366705471478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "avr_register_target_pragmas", "(", "void", ")", "{", "int", "i", ";", "gcc_assert", "(", "ADDR_SPACE_GENERIC", "==", "ADDR_SPACE_RAM", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ADDR_SPACE_COUNT", ";", "i", "++", ")", "{", "gcc_assert", "(", "i", "==", "avr_addrspace", "[", "i", "]", ".", "id", ")", ";", "if", "(", "!", "ADDR_SPACE_GENERIC_P", "(", "i", ")", ")", "c_register_addr_space", "(", "avr_addrspace", "[", "i", "]", ".", "name", ",", "avr_addrspace", "[", "i", "]", ".", "id", ")", ";"], "ground_truth": ["}"], "File": "avr-c2", "Func": "avr_register_target_pragmas", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 539, "Length": 68, "Cover_Rate": 0.9066666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "Mangler", "*", "mang", ",", "const", "MachineFunction", "&", "mf", ",", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ":", "Ctx", "(", "mf", ".", "getContext", "(", ")", ")", ",", "Mang", "(", "mang", ")", ",", "AsmPrinter", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "MipsMCInstLower21", "Func": "MipsMCInstLower", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 540, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "emitCFIEndProcImpl", "(", "MCDwarfFrameInfo", "&", "Frame", ")", "{", "Frame", ".", "End", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitLabel", "(", "Frame", ".", "End", ")", ";"], "ground_truth": ["}"], "File": "MipsELFStreamer19", "Func": "emitCFIEndProcImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 541, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_<ISA_LIT>_TLS_LDM_LO10", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_LDM_ADD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_LDM_CALL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_LDO_HIX22", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_LDO_LOX10", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_LDO_ADD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_IE_HI22", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_IE_LO10", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_IE_LD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_IE_LDX", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_IE_ADD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_LE_HIX22", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLS_LE_LOX10", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "return", "closeParen", ";"], "ground_truth": ["}"], "File": "SparcMCExpr", "Func": "printVariantKind", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 542, "Length": 122, "Cover_Rate": 0.3860759493670886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstructionSelector", "::", "emitADD", "(", "Register", "DefReg", ",", "MachineOperand", "&", "LHS", ",", "MachineOperand", "&", "RHS", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "assert", "(", "LHS", ".", "isReg", "(", ")", "&&", "RHS", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";"], "ground_truth": ["bool", "Is32Bit", "=", "MRI", ".", "getType", "(", "LHS", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";"], "File": "AArch64InstructionSelector10", "Func": "emitADD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 543, "Length": 98, "Cover_Rate": 0.49246231155778897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv8sf", "(", "__addr", ",", "__mask", ",", "(", "__v4di", ")", "__index", ",", "(", "__v4sf", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_i64scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 544, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vqdmulh_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 545, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "break", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "sparc_pic_register_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "LO_SUM", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_MOVE_PIC_LABEL", ")", "{", "x", "=", "XVECEXP", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc7", "Func": "sparc_delegitimize_address", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 546, "Length": 162, "Cover_Rate": 0.6506024096385542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_neon_vshlsv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshlq_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 547, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ROPProtectionHashSaveIndex", ";"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo12", "Func": "getROPProtectionHashSaveIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 548, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>XE", "(", ")", "const", "{", "return", "<ISA_LIT>ArchVersion", ">=", "<ISA_LIT>XE", ";"], "ground_truth": ["}"], "File": "SICSubtarget", "Func": "hasSICXE", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 549, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "true", ";"], "File": "X86AsmParser (2)2", "Func": "isImmZExtu32u8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 550, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";", "if", "(", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", "->", "hasMVEFloatOps", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering12", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 551, "Length": 85, "Cover_Rate": 0.7024793388429752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "offset", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "extra", "=", "GET_MODE_SIZE", "(", "mode", ")", "-", "UNITS_PER_WORD", ";", "if", "(", "extra", "<", "<NUM_LIT>", ")", "extra", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "offset", "=", "(", "(", "offset", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";"], "File": "rs60006", "Func": "mem_operand_ds_form", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 552, "Length": 55, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "-", "amount", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "amount", ")", ";", "}", "else", "if", "(", "amount", ">", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "amount", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "amount", ")", ";", "}", "else", "{"], "ground_truth": ["}"], "File": "VideoCore4InstrInfo", "Func": "adjustStackPtr", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 553, "Length": 161, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sh_extending_set_of_reg", "::", "can_use_as_unextended_reg", "(", "void", ")", "const", "{", "if", "(", "(", "ext_code", "==", "SIGN_EXTEND", "||", "ext_code", "==", "ZERO_EXTEND", ")", "&&", "(", "from_mode", "==", "QImode", "||", "from_mode", "==", "HImode", ")", "&&", "set_src", "!=", "NULL", ")", "return", "arith_reg_operand", "(", "XEXP", "(", "set_src", ",", "<NUM_LIT>", ")", ",", "from_mode", ")", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "sh", "Func": "can_use_as_unextended_reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 554, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "<ISA_LIT>RegisterBankInfo", "::", "getInstrMappingForLoad", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "<NUM_LIT>", ">", "OpdsMapping", "(", "MI", ".", "getNumOperands", "(", ")", ")", ";", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "LLT", "LoadTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "PtrReg", ")", ";"], "File": "AMDGPURegisterBankInfo23", "Func": "getInstrMappingForLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 555, "Length": 125, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "OR1KAsmBackend", "Func": "getFixupKindInfo", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 556, "Length": 234, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST_VECTOR", ":", "case", "CONST_DOUBLE", ":", "return", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "CONST", ":", "if", "(", "loongarch_symbolic_constant_p", "(", "x", ",", "&", "symbol_type", ")", ")", "return", "loongarch_symbol_insns", "(", "symbol_type", ",", "MAX_MACHINE_MODE", ")", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "{", "int", "n", "=", "loongarch_const_insns", "(", "x", ")", ";", "if", "(", "n", "!=", "<NUM_LIT>", ")", "{", "if", "(", "IMM12_INT", "(", "offset", ")", ")", "return", "n", "+", "<NUM_LIT>", ";", "else", "if", "(", "!", "targetm", ".", "cannot_force_const_mem", "(", "GET_MODE", "(", "x", ")", ",", "x", ")", ")", "return", "n", "+", "<NUM_LIT>", "+", "loongarch_integer_cost", "(", "INTVAL", "(", "offset", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_const_insns", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 557, "Length": 118, "Cover_Rate": 0.659217877094972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Flags", ".", "setSExtIdx", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "areCandidatesToMergeOrPair", "(", "FirstMI", ",", "MI", ",", "Flags", ",", "TII", ")", "&&", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "{", "assert", "(", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "Register", "MIBaseReg", "=", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", ";", "int", "MIOffset", "=", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", ";", "bool", "MIIsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "MI", ")", ";", "if", "(", "IsUnscaled", "!=", "MIIsUnscaled", ")", "{", "int", "MemSize", "=", "getMemScale", "(", "MI", ")", ";", "if", "(", "MIIsUnscaled", ")", "{", "if", "(", "MIOffset", "%", "MemSize", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "MIOffset", "/=", "MemSize", ";", "}", "else", "{", "MIOffset", "*=", "MemSize", ";", "}", "}", "if", "(", "BaseReg", "==", "MIBaseReg", "&&", "(", "(", "Offset", "==", "MIOffset", "+", "OffsetStride", ")", "||", "(", "Offset", "+", "OffsetStride", "==", "MIOffset", ")", ")", ")", "{", "int", "MinOffset", "=", "Offset", "<", "MIOffset", "?", "Offset", ":", "MIOffset", ";", "if", "(", "FindNarrowMerge", ")", "{", "if", "(", "(", "!", "IsUnscaled", "&&", "alignTo", "(", "MinOffset", ",", "<NUM_LIT>", ")", "!=", "MinOffset", ")", "||", "(", "IsPromotableZeroStore", "&&", "Reg", "!=", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "IsUnscaled", "&&", "(", "alignTo", "(", "MinOffset", ",", "OffsetStride", ")", "!=", "MinOffset", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "if", "(", "MayLoad", "&&", "Reg", "==", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "ModifiedRegUnits", ".", "available", "(", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", "&&", "!", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "UsedRegUnits", ".", "available", "(", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "&&", "!", "mayAlias", "(", "MI", ",", "MemInsns", ",", "AA", ")", ")", "{"], "ground_truth": ["Flags", ".", "setMergeForward", "(", "false", ")", ";"], "File": "AArch64LoadStoreOptimizer52", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 558, "Length": 416, "Cover_Rate": 0.5722145804676754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mep_multiple_address_regions", "(", "tree", "list", ",", "bool", "check_section_attr", ")", "{", "tree", "a", ";", "int", "count_sections", "=", "<NUM_LIT>", ";", "int", "section_attr_count", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "a", "=", "list", ";", "a", ";", "a", "=", "TREE_CHAIN", "(", "a", ")", ")", "{"], "File": "mep", "Func": "mep_multiple_address_regions", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 559, "Length": 40, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasVDSP2E3", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget2", "Func": "hasVDSP2E3", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 560, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "regno", ">=", "ARC_FIRST_SIMD_VR_REG", "&&", "regno", "<=", "ARC_LAST_SIMD_VR_REG", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ")", ";"], "File": "arc", "Func": "arc_hard_regno_nregs", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 561, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "It", ",", "++", "SccNum", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext", "=", "*", "It", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "SccNext", ")", "{", "OrderedBlks", ".", "push_back", "(", "MBB", ")", ";", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}", "}"], "ground_truth": ["for", "(", "auto", "*", "MBB", ":", "nodes", "(", "MF", ")", ")", "{"], "File": "AMDILCFGStructurizer10", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 562, "Length": 58, "Cover_Rate": 0.4715447154471545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HandlerReg", "=", "<STR_LIT>", ";", "SDValue", "OutChains", "[", "]", "=", "{", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "StackReg", ",", "Stack", ")", ",", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "HandlerReg", ",", "Handler", ")", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OutChains", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "StackReg", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegister", "(", "HandlerReg", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering62", "Func": "LowerEH_RETURN", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 563, "Length": 86, "Cover_Rate": 0.3173431734317343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "+", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vadd_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 564, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MemVT", ".", "getSizeInBits", "(", ")", ">", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ")", "return", "false", ";", "if", "(", "MemVT", "==", "<STR_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering118", "Func": "canMergeStoresTo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 565, "Length": 31, "Cover_Rate": 0.31, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "SUB_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "MUL_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "DIV_F128", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSPONENTRY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerADDROFRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSPLAT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVectorOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering166", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 566, "Length": 405, "Cover_Rate": 0.36160714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "V", ":", "*", "Sources", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "InsertZExt", "(", "I", ",", "I", ")", ";", "else", "if", "(", "auto", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "{", "BasicBlock", "&", "BB", "=", "Arg", "->", "getParent", "(", ")", "->", "front", "(", ")", ";", "InsertZExt", "(", "Arg", ",", "&", "*", "BB", ".", "getFirstInsertionPt", "(", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Promoted", ".", "insert", "(", "V", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "ExtendSources", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 567, "Length": 116, "Cover_Rate": 0.4233576642335766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticInfoUnsupported", "(", "SDLoc", "DLoc", ",", "const", "Function", "&", "Fn", ",", "const", "Twine", "&", "Desc", ",", "SDValue", "Value", ")", ":", "DiagnosticInfo", "(", "getKindID", "(", ")", ",", "DS_Error", ")", ",", "DLoc", "(", "DLoc", ".", "getDebugLoc", "(", ")", ")", ",", "Description", "(", "Desc", ")", ",", "Fn", "(", "Fn", ")", ",", "Value", "(", "Value", ")", "{"], "ground_truth": ["}"], "File": "BPFISelLowering (2)", "Func": "DiagnosticInfoUnsupported", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 568, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "llvm", "::", "sort", "(", "Regions", ".", "begin", "(", ")", ",", "Regions", ".", "end", "(", ")", ",", "[", "&", "ST", ",", "TargetOcc", "]", "(", "const", "Region", "*", "R1", ",", "const", "Region", "*", "R2", ")", "{", "return", "R2", "->", "MaxPressure", ".", "less", "(", "ST", ",", "R1", "->", "MaxPressure", ",", "TargetOcc", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "GCNIterativeScheduler16", "Func": "sortRegionsByPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 569, "Length": 67, "Cover_Rate": 0.8701298701298701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "TMS320C64XInstrInfo", "Func": "getRegisterInfo", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 570, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "}", "if", "(", "this", "->", "Options", ".", "TLSSize", "==", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "||", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "getOptLevel", "(", ")", "<=", "EnableGlobalISelAtO", "&&", "TT", ".", "getArch", "(", ")", "!=", "Triple", "::", "aarch64_32", "&&", "!", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "setGlobalISel", "(", "true", ")", ";"], "ground_truth": ["setGlobalISelAbort", "(", "GlobalISelAbortMode", "::", "Disable", ")", ";"], "File": "AArch64TargetMachine46", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 571, "Length": 150, "Cover_Rate": 0.4983388704318937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{"], "ground_truth": ["return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "File": "VideoCore4TargetMachine", "Func": "getVideoCore4TargetMachine", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 572, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "StructType", "=", "PType", "->", "getElementType", "(", ")", ";", "unsigned", "AS", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getAllocaAddrSpace", "(", ")", ";", "AllocaInst", "*", "AllocA", "=", "new", "AllocaInst", "(", "StructType", ",", "AS", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "AllocA", "->", "setAlignment", "(", "Func", "->", "getParamAlignment", "(", "Arg", "->", "getArgNo", "(", ")", ")", ")", ";", "Arg", "->", "replaceAllUsesWith", "(", "AllocA", ")", ";"], "ground_truth": ["Value", "*", "ArgInParam", "=", "new", "AddrSpaceCastInst", "(", "Arg", ",", "PointerType", "::", "get", "(", "StructType", ",", "ADDRESS_SPACE_PARAM", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";"], "File": "NVPTXLowerArgs1", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 573, "Length": 97, "Cover_Rate": 0.521505376344086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "<NUM_LIT>", "&&", "Domain", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint16_t", "dom", "=", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "dom", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "*", "table", "=", "lookup", "(", "MI", "->", "getOpcode", "(", ")", ",", "dom", ")", ";", "assert", "(", "table", "&&", "<STR_LIT>", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "table", "[", "Domain", "-", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo139", "Func": "setExecutionDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 574, "Length": 90, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addMachineSSAOptimization", "(", ")", "{"], "ground_truth": ["TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";"], "File": "PPCTargetMachine72", "Func": "addMachineSSAOptimization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 575, "Length": 13, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getActionDefinitionsBuilder", "(", "G_ADD", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForCartesianProduct", "(", "{", "p0", ",", "s32", "}", ",", "{", "p0", "}", ")", ";"], "File": "MipsLegalizerInfo48", "Func": "MipsLegalizerInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 576, "Length": 58, "Cover_Rate": 0.4172661870503597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerINT_TO_FP64", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "Signed", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CvtHi", "=", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "SDValue", "CvtLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Lo", ")", ";"], "ground_truth": ["SDValue", "LdExp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "CvtHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "LowerINT_TO_FP64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 577, "Length": 160, "Cover_Rate": 0.7511737089201878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "<", "<NUM_LIT>", ")", "return", "regno", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "FIRST_VFP_REGNUM", ";", "else", "return", "<NUM_LIT>", "+", "(", "regno", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "FIRST_IWMMXT_GR_REGNUM", ";"], "File": "arm", "Func": "arm_dbx_register_number", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 578, "Length": 58, "Cover_Rate": 0.6823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "skipNonTerminators", "(", "Position", ",", "*", "BI", ")", ";", "for", "(", "unsigned", "BTI", "=", "<NUM_LIT>", ",", "BTE", "=", "BI", "->", "NumTerminators", ";", "BTI", "!=", "BTE", ";", "++", "BTI", ")", "{", "skipTerminator", "(", "Position", ",", "*", "TI", ",", "true", ")", ";", "++", "TI", ";", "}", "}"], "ground_truth": ["}"], "File": "SystemZLongBranch4", "Func": "setWorstCaseAddresses", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 579, "Length": 45, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "info", "=", "m_vector_manager", "->", "vector_insn_infos", "[", "insn", "->", "uid", "(", ")", "]", ";", "return", ";", "}"], "ground_truth": ["if", "(", "fault_first_load_p", "(", "insn", "->", "rtl", "(", ")", ")", "&&", "info", ".", "update_fault_first_load_avl", "(", "insn", ")", ")", "return", ";"], "File": "riscv-vsetvl", "Func": "transfer_after", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 580, "Length": 36, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "BalOp", ")", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ";", "Pos", "=", "BalTgtMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "BalTgtMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "assert", "(", "LongBrMBB", "->", "size", "(", ")", "+", "BalTgtMBB", "->", "size", "(", ")", "==", "LongBranchSeqSize", ")", ";", "}", "else", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "LongBrMBB", "->", "addSuccessor", "(", "TgtMBB", ")", ";", "MIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ")", ";", "assert", "(", "LongBrMBB", "->", "size", "(", ")", "==", "LongBranchSeqSize", ")", ";", "}", "if", "(", "I", ".", "Br", "->", "isUnconditionalBranch", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "I", ".", "Br", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";"], "File": "MipsLongBranch13", "Func": "expandToLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 581, "Length": 458, "Cover_Rate": 0.37479541734860883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "<STR_LIT>", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "{", "errs", "(", ")", "<<", "MO", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 582, "Length": 212, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Lane", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Lane", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 583, "Length": 88, "Cover_Rate": 0.6616541353383458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "RISCVInstrInfo51", "Func": "getOppositeBranchOpcode", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 584, "Length": 33, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Table", "=", "MemUnfoldTable", "->", "Table", ";", "auto", "I", "=", "std", "::", "lower_bound", "(", "Table", ".", "begin", "(", ")", ",", "Table", ".", "end", "(", ")", ",", "MemOp", ")", ";", "if", "(", "I", "!=", "Table", ".", "end", "(", ")", "&&", "I", "->", "KeyOp", "==", "MemOp", ")", "return", "&", "*", "I", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "X86InstrFoldTables", "Func": "lookupUnfoldTable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 585, "Length": 55, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_ABS_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_ABS_LO", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_TLSGD", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_TLSLDM", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_DTP_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_DTP_LO", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_GOTTPREL", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_TP_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_TP_LO", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_GOT_HI16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_GOT_LO16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "FixupKind", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "Cpu0MCCodeEmitter", "Func": "getExprOpValue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 586, "Length": 151, "Cover_Rate": 0.4037433155080214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "Nios2AsmBackend", "Func": "getFixupKindInfo", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 587, "Length": 70, "Cover_Rate": 0.7526881720430108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "COffsetVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "COffsetVal", ")", ")", "{", "Addr", "=", "N0", ";", "OffsetVal", "=", "COffsetVal", ";", "}", "}", "VAddr", "=", "Addr", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "OffsetVal", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG58", "Func": "SelectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 588, "Length": 65, "Cover_Rate": 0.46099290780141844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "bool", "first", "=", "true", ";", "unsigned", "OIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "OIdx", ")", "{", "Type", "*", "Ty", "=", "Args", "[", "i", "]", ".", "Ty", ";", "if", "(", "!", "first", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "first", "=", "false", ";", "if", "(", "!", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "Ty", "->", "isAggregateType", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "align", "=", "<NUM_LIT>", ";", "const", "CallInst", "*", "CallI", "=", "cast", "<", "CallInst", ">", "(", "CS", "->", "getInstruction", "(", ")", ")", ";", "if", "(", "!", "getAlign", "(", "*", "CallI", ",", "i", "+", "<NUM_LIT>", ",", "align", ")", ")", "align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "Ty", ",", "vtparts", ")", ";", "if", "(", "unsigned", "len", "=", "vtparts", ".", "size", "(", ")", ")", "OIdx", "+=", "len", "-", "<NUM_LIT>", ";", "continue", ";", "}", "assert", "(", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "Outs", "[", "OIdx", "]", ".", "VT", "||", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "<STR_LIT>", "&&", "Outs", "[", "OIdx", "]", ".", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isHalfTy", "(", ")", ")", "sz", "=", "<NUM_LIT>", ";", "else", "sz", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "continue", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering82", "Func": "getPrototype", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 589, "Length": 359, "Cover_Rate": 0.47549668874172185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Valid", ";", "StringRef", "Name", "=", "<STR_LIT>", "(", ")", ".", "toString", "(", "Val", ",", "Valid", ")", ";", "if", "(", "Valid", ")", "O", "<<", "StringRef", "(", "Name", ".", "str", "(", ")", ")", ".", "upper", "(", ")", ";", "else", "O", "<<", "<STR_LIT>", "<<", "Val", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter", "Func": "printSystemPStateField", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 590, "Length": 44, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<ISA_LIT>RegisterInfo", "::", "stripRegisterPrefix", "(", "RegName", ")", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "DL", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";", "return", ";", "}", "default", ":"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "MO", ".", "getType", "(", ")", "<<", "<STR_LIT>", ";"], "File": "PPCAsmPrinter (2)3", "Func": "printOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 591, "Length": 136, "Cover_Rate": 0.6476190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fmaddsub_pd", "(", "__m128d", "__A", ",", "__mmask8", "__U", ",", "__m128d", "__B", ",", "__m128d", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsubpd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_fmaddsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 592, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isImm", "(", ")", "&&", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "if", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "-", "<NUM_LIT>", "||", "!", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", ")", ")", ")", "continue", ";", "unsigned", "VGPR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VGPR", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Copy", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Op", ".", "isReg", "(", ")", ")", "Copy", ".", "addReg", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "isKill", "(", ")", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ",", "Op", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIPeepholeSDWA2", "Func": "legalizeScalarOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 593, "Length": 184, "Cover_Rate": 0.7389558232931727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printS5ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Value", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Value", ")", ";"], "File": "PPCInstPrinter", "Func": "printS5ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 594, "Length": 42, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LSBaseSDNode", "*", "BN", "=", "cast", "<", "LSBaseSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "assert", "(", "BN", "->", "isUnindexed", "(", ")", ")", ";", "MVT", "MemTy", "=", "BN", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "!", "isHvxPairTy", "(", "MemTy", ")", ")", "return", "Op", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "MVT", "SingleTy", "=", "typeSplit", "(", "MemTy", ")", ".", "first", ";", "SDValue", "Chain", "=", "BN", "->", "getChain", "(", ")", ";", "SDValue", "Base0", "=", "BN", "->", "getBasePtr", "(", ")", ";", "SDValue", "Base1", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Base0", ",", "HwLen", ",", "dl", ")", ";", "MachineMemOperand", "*", "MOp0", "=", "nullptr", ",", "*", "MOp1", "=", "nullptr", ";", "if", "(", "MachineMemOperand", "*", "MMO", "=", "BN", "->", "getMemOperand", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["MOp0", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "<NUM_LIT>", ",", "HwLen", ")", ";"], "File": "HexagonISelLoweringHVX", "Func": "SplitHvxMemOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 595, "Length": 155, "Cover_Rate": 0.3904282115869018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo", "Func": "getRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 596, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "target", "||", "!", "register_operand", "(", "target", ",", "mode", ")", ")", "target", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "pa_expand_compare_and_swap_loop", "(", "mem", ",", "target", ",", "val", ",", "NULL_RTX", ")", ")", "return", "target", ";", "}", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_maybe_emit_compare_and_swap_exchange_loop", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 597, "Length": 41, "Cover_Rate": 0.5694444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TeakMCAsmInfo", "Func": "anchor", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 598, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";"], "ground_truth": ["}"], "File": "Z80InstrInfo2", "Func": "removeBranch", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 599, "Length": 38, "Cover_Rate": 0.3486238532110092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FrameAddrIndex", "=", "FuncInfo", "->", "getFAIndex", "(", ")", ";", "if", "(", "!", "FrameAddrIndex", ")", "{", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "FrameAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "<NUM_LIT>", ",", "false", ")", ";", "FuncInfo", "->", "setFAIndex", "(", "FrameAddrIndex", ")", ";", "}", "return", "DAG", ".", "getFrameIndex", "(", "FrameAddrIndex", ",", "VT", ")", ";", "}", "unsigned", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";"], "ground_truth": ["unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering137", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 600, "Length": 100, "Cover_Rate": 0.3597122302158273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>InsertWaits", "(", "TargetMachine", "&", "tm", ")", "{", "return", "new", "<ISA_LIT>InsertWaits", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "createSIInsertWaits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 601, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineLocation", "<ISA_LIT>AsmPrinter", "::", "getDebugValueLocation", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "MachineLocation", "Location", ";", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "Location", ";"], "File": "ARMAsmPrinter10", "Func": "getDebugValueLocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 602, "Length": 99, "Cover_Rate": 0.99, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", ":", "<STR_LIT>", "(", "__A", ")", ":", "<STR_LIT>", ")", ";", "*", "__A", "=", "__B", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_stream_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 603, "Length": 19, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "M680x0TargetMachine", "Func": "getM680x0TargetMachine", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 604, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrhaddq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__builtin_neon_vrhadduv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vrhaddq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 605, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "Index", "!=", "-", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "ExtractElement", "||", "Opcode", "==", "Instruction", "::", "InsertElement", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Val", ")", ";", "if", "(", "!", "LT", ".", "second", ".", "isVector", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "NumElts", "=", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SubNumElts", "=", "NumElts", ";", "Index", "=", "Index", "%", "NumElts", ";", "if", "(", "LT", ".", "second", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "assert", "(", "(", "LT", ".", "second", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumSubVecs", "=", "LT", ".", "second", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SubNumElts", "=", "NumElts", "/", "NumSubVecs", ";", "if", "(", "SubNumElts", "<=", "Index", ")", "{", "RegisterFileMoveCost", "+=", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Index", "%=", "SubNumElts", ";", "}", "}", "if", "(", "Index", "==", "<NUM_LIT>", ")", "{", "if", "(", "ScalarType", "->", "isFloatingPointTy", "(", ")", ")", "return", "RegisterFileMoveCost", ";", "if", "(", "ScalarType", "->", "isIntegerTy", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", "return", "<NUM_LIT>", "+", "RegisterFileMoveCost", ";", "}", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "<STR_LIT>", ")", ";", "MVT", "MScalarTy", "=", "LT", ".", "second", ".", "getScalarType", "(", ")", ";", "if", "(", "ST", "->", "useSLMArithCosts", "(", ")", ")", "if", "(", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SLMCostTbl", ",", "ISD", ",", "MScalarTy", ")", ")", "return", "Entry", "->", "Cost", "+", "RegisterFileMoveCost", ";", "if", "(", "(", "MScalarTy", "==", "<STR_LIT>", "&&", "ST", "->", "hasSSE2", "(", ")", ")", "||", "(", "MScalarTy", ".", "isInteger", "(", ")", "&&", "ST", "->", "hasSSE41", "(", ")", ")", ")", "return", "<NUM_LIT>", "+", "RegisterFileMoveCost", ";"], "ground_truth": ["if", "(", "MScalarTy", "==", "<STR_LIT>", "&&", "ST", "->", "hasSSE41", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "InsertElement", ")", "return", "<NUM_LIT>", "+", "RegisterFileMoveCost", ";"], "File": "X86TargetTransformInfo118", "Func": "getVectorInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 606, "Length": 309, "Cover_Rate": 0.4279778393351801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";"], "File": "rs6000-gen-builtins", "Func": "write_decls", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 607, "Length": 294, "Cover_Rate": 0.3088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isLocalToFunc", "(", "std", "::", "string", "&", "FuncName", ",", "std", "::", "string", "&", "VarName", ")", "{", "if", "(", "VarName", ".", "find", "(", "FuncName", "+", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", "||", "VarName", ".", "find", "(", "FuncName", "+", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "PIC16AsmPrinter4", "Func": "isLocalToFunc", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 608, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "GetMemOperands", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "long", "&", "baseReg", ",", "unsigned", "long", "&", "indexReg", ")", "{", "if", "(", "!", "MI", "->", "memoperands_empty", "(", ")", "&&", "!", "(", "(", "MI", "->", "getFlags", "(", ")", "&", "MachineInstr", "::", "FrameSetup", ")", "||", "(", "MI", "->", "getFlags", "(", ")", "&", "MachineInstr", "::", "FrameDestroy", ")", ")", ")", "{", "int", "index", "=", "getMemLocation", "(", "MI", ")", ";", "baseReg", "=", "MI", "->", "getOperand", "(", "index", ")", ".", "getReg", "(", ")", ";", "indexReg", "=", "MI", "->", "getOperand", "(", "index", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "baseReg", "=", "<STR_LIT>", ";"], "ground_truth": ["indexReg", "=", "<STR_LIT>", ";"], "File": "X86MCInstLower9", "Func": "GetMemOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 609, "Length": 104, "Cover_Rate": 0.9454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_sll", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "x", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_shlqbii", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 610, "Length": 21, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "abort", "(", ")", ";"], "File": "AlphaInstrInfo6", "Func": "storeRegToStackSlot", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 611, "Length": 130, "Cover_Rate": 0.6310679611650486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";"], "ground_truth": ["bool", "CantUseFP", "=", "needsStackRealignment", "(", "MF", ")", ";"], "File": "M680x0RegisterInfo", "Func": "hasBasePointer", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 612, "Length": 27, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "NumBytes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "const", "int", "NumEltBytes", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "assert", "(", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "VT", ".", "is128BitVector", "(", ")", ")", "||", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "||", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "PSHUFBMask", "(", "NumBytes", ")", ";", "SDValue", "ZeroMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "V", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumBytes", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "/", "NumEltBytes", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "{", "PSHUFBMask", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "Zeroable", "[", "i", "/", "NumEltBytes", "]", ")", "{", "PSHUFBMask", "[", "i", "]", "=", "ZeroMask", ";", "continue", ";", "}", "SDValue", "SrcV", "=", "(", "M", ">=", "Size", "?", "V2", ":", "V1", ")", ";", "if", "(", "V", "&&", "V", "!=", "SrcV", ")", "return", "SDValue", "(", ")", ";", "V", "=", "SrcV", ";"], "ground_truth": ["M", "%=", "Size", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleWithPSHUFB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 613, "Length": 198, "Cover_Rate": 0.515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";"], "File": "BPFAsmParser", "Func": "addExpr", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 614, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "rtx", "move", "=", "mode", "==", "QImode", "?", "gen_movqi", "(", "to", ",", "from", ")", ":", "gen_movhi", "(", "to", ",", "from", ")", ";", "EM", "(", "move", ")", ";", "if", "(", "where", "==", "NULL_RTX", ")", "emit_insn", "(", "move", ")", ";", "else", "if", "(", "before", ")", "emit_insn_before", "(", "move", ",", "where", ")", ";", "else", "{", "rtx", "note", "=", "find_reg_note", "(", "where", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ";", "if", "(", "note", "!=", "NULL_RTX", ")", "{", "add_reg_note", "(", "move", ",", "REG_EH_REGION", ",", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ")", ";", "remove_note", "(", "where", ",", "note", ")", ";", "}", "emit_insn_after", "(", "move", ",", "where", ")", ";", "}"], "ground_truth": ["if", "(", "before", ")", "record_content", "(", "to", ",", "from", ")", ";"], "File": "rl782", "Func": "gen_and_emit_move", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 615, "Length": 115, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printHex32", "(", "unsigned", "int", "Value", ")", "{", "O", "<<", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "O", "<<", "utohexstr", "(", "(", "Value", "&", "(", "<NUM_LIT>", "<<", "(", "i", "*", "<NUM_LIT>", ")", ")", ")", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter21", "Func": "printHex32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 616, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "<STR_LIT>", "(", "In", ".", "getNode", "(", ")", ")", "&&", "In", ".", "hasOneUse", "(", ")", ")", "{", "auto", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "In", ")", ";", "if", "(", "Ld", "->", "isSimple", "(", ")", ")", "{", "MVT", "SVT", "=", "In", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "<STR_LIT>", "Ext", "=", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "MemVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "TLI", ".", "isLoadExtLegal", "(", "Ext", ",", "VT", ",", "MemVT", ")", ")", "{", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "Ext", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "Ld", "->", "getOriginalAlign", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering126", "Func": "combineExtInVec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 617, "Length": 190, "Cover_Rate": 0.5688622754491018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "SpillFun", "=", "getSpillFunctionFor", "(", "MaxReg", ",", "SK_ToMem", ")", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineInstr", "*", "SaveRegsCall", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "SpillFun", ")", ";", "addCalleeSaveRegistersAsImpOperand", "(", "SaveRegsCall", ",", "MaxReg", ",", "false", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "CSI", ".", "size", "(", ")", ";", "++", "I", ")", "MBB", ".", "addLiveIn", "(", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "CSI", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "!", "HRI", ".", "isEHReturnCalleeSaveReg", "(", "Reg", ")", ";"], "ground_truth": ["int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";"], "File": "HexagonFrameLowering (2)3", "Func": "insertCSRSpillsInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 618, "Length": 161, "Cover_Rate": 0.5313531353135313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p64_s32", "(", "int32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly64x2_t", ")", "__builtin_neon_vreinterpretv2div4si", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p64_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 619, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvtsi64x_sd", "(", "__m128d", "__A", ",", "long", "long", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_cvtsi642sd", "(", "(", "__v2df", ")", "__A", ",", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_cvtsi64x_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 620, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ConstCount", ";", "BankSwizzle", "TransBS", "=", "ALU_VEC_012_SCL_210", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IG", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "IGSrcs", ".", "push_back", "(", "ExtractSrcs", "(", "*", "IG", "[", "i", "]", ",", "PV", ",", "ConstCount", ")", ")", ";", "unsigned", "Op", "=", "getOperandIdx", "(", "IG", "[", "i", "]", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "bank_swizzle", ")", ";", "ValidSwizzle", ".", "push_back", "(", "(", "<ISA_LIT>InstrInfo", "::", "BankSwizzle", ")", "IG", "[", "i", "]", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", ")", ";", "}", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", "TransOps", ";", "if", "(", "!", "isLastAluTrans", ")", "return", "FindSwizzleForVectorSlot", "(", "IGSrcs", ",", "ValidSwizzle", ",", "TransOps", ",", "TransBS", ")", ";", "TransOps", "=", "std", "::", "move", "(", "IGSrcs", ".", "back", "(", ")", ")", ";", "IGSrcs", ".", "pop_back", "(", ")", ";", "ValidSwizzle", ".", "pop_back", "(", ")", ";", "static", "const", "<ISA_LIT>InstrInfo", "::", "BankSwizzle", "TransSwz", "[", "]", "=", "{", "ALU_VEC_012_SCL_210", ",", "ALU_VEC_021_SCL_122", ",", "ALU_VEC_120_SCL_212", ",", "ALU_VEC_102_SCL_221", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{"], "ground_truth": ["TransBS", "=", "TransSwz", "[", "i", "]", ";"], "File": "R600InstrInfo21", "Func": "fitsReadPortLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 621, "Length": 190, "Cover_Rate": 0.6209150326797386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S64", ",", "<NUM_LIT>", ")", ";", "auto", "DivScale0", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S64", ",", "DivScale0", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Flags", ")", ";", "auto", "Rcp", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "DivScale0", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Rcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S64", ",", "Rcp", ",", "Fma0", ",", "Rcp", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S64", ",", "NegDivScale0", ",", "Fma1", ",", "One", ",", "Flags", ")", ";"], "ground_truth": ["auto", "DivScale1", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S64", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFDIV64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 622, "Length": 192, "Cover_Rate": 0.30427892234548337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_round_sh", "(", "__m128h", "__A", ",", "__m128h", "__B", ",", "const", "int", "__C", ")", "{"], "ground_truth": ["return", "__builtin_ia32_subsh_mask_round", "(", "__A", ",", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__C", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_sub_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 623, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "ground_truth": ["return", "MBB", ".", "erase", "(", "I", ")", ";"], "File": "LanaiFrameLowering11", "Func": "eliminateCallFramePseudoInstr", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 624, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "hasOneUse", "(", ")", ")", ";", "}", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", "||", "!", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", "||", "!", "isORCandidate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "isSetCCCandidate", "=", "[", "]", "(", "SDValue", "N", ")", "{", "return", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "hasOneUse", "(", ")", "&&", "<STR_LIT>", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", ";", "}", ";", "SDNode", "*", "OR", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "SDValue", "LHS", "=", "OR", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "OR", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "ORNodes", ";", "while", "(", "(", "(", "isORCandidate", "(", "LHS", ")", "&&", "isSetCCCandidate", "(", "RHS", ")", ")", "||", "(", "isORCandidate", "(", "RHS", ")", "&&", "isSetCCCandidate", "(", "LHS", ")", ")", ")", ")", "{", "ORNodes", ".", "push_back", "(", "OR", ")", ";", "OR", "=", "(", "LHS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "LHS", ".", "getNode", "(", ")", ":", "RHS", ".", "getNode", "(", ")", ";", "LHS", "=", "OR", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "OR", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "(", "isSetCCCandidate", "(", "LHS", ")", "&&", "isSetCCCandidate", "(", "RHS", ")", ")", "||", "!", "isORCandidate", "(", "SDValue", "(", "OR", ",", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "OR", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewLHS", "=", "lower<ISA_LIT>CmpEqZeroToCtlzSrl", "(", "LHS", ",", "VT", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "Ret", ",", "NewRHS", ";"], "File": "X86ISelLowering (2)5", "Func": "combineOrCmpEqZeroToCtlzSrl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 625, "Length": 321, "Cover_Rate": 0.5544041450777202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "d", "->", "vmode", ")", "{", "case", "E_V16QImode", ":", "gen", "=", "gen_neon_vrev32v16qi", ";", "break", ";", "case", "E_V8QImode", ":", "gen", "=", "gen_neon_vrev32v8qi", ";", "break", ";", "case", "E_V8HImode", ":", "gen", "=", "gen_neon_vrev64v8hi", ";", "break", ";", "case", "E_V4HImode", ":", "gen", "=", "gen_neon_vrev64v4hi", ";", "break", ";", "case", "E_V8HFmode", ":", "gen", "=", "gen_neon_vrev64v8hf", ";", "break", ";", "case", "E_V4HFmode", ":", "gen", "=", "gen_neon_vrev64v4hf", ";", "break", ";", "default", ":", "return", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "d", "->", "vmode", ")", "{", "case", "E_V16QImode", ":", "gen", "=", "gen_neon_vrev16v16qi", ";", "break", ";", "case", "E_V8QImode", ":", "gen", "=", "gen_neon_vrev16v8qi", ";", "break", ";", "case", "E_V8HImode", ":", "gen", "=", "gen_neon_vrev32v8hi", ";", "break", ";", "case", "E_V4HImode", ":", "gen", "=", "gen_neon_vrev32v4hi", ";", "break", ";", "case", "E_V4SImode", ":", "gen", "=", "gen_neon_vrev64v4si", ";", "break", ";", "case", "E_V2SImode", ":", "gen", "=", "gen_neon_vrev64v2si", ";", "break", ";", "case", "E_V4SFmode", ":", "gen", "=", "gen_neon_vrev64v4sf", ";", "break", ";", "case", "E_V2SFmode", ":", "gen", "=", "gen_neon_vrev64v2sf", ";", "break", ";", "default", ":", "return", "false", ";", "}", "break", ";", "default", ":", "return", "false", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "diff", "+", "<NUM_LIT>", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<=", "diff", ";", "j", "+=", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "i", "+", "j", "<", "nelt", ")", ";"], "ground_truth": ["if", "(", "d", "->", "perm", "[", "i", "+", "j", "]", "!=", "i", "+", "diff", "-", "j", ")", "return", "false", ";"], "File": "arm7", "Func": "arm_evpc_neon_vrev", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 626, "Length": 236, "Cover_Rate": 0.6647887323943662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", ")", "||", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering191", "Func": "isMOVSLDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 627, "Length": 52, "Cover_Rate": 0.3291139240506329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "bfin_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "reg_class_subset_p", "(", "rclass", ",", "DPREGS", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bfin", "Func": "bfin_memory_move_cost", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 628, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wsrad", "(", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_sra_si64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 629, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MCInstD", ".", "TSFlags", ">>", "SecondImmOpStart", ")", "&", "<ISA_LIT>II", "::", "SecondImmOpMask", ";"], "ground_truth": ["}"], "File": "TPCMCInstrInfo", "Func": "getSecondImmOp", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 630, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'l'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "'r'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering109", "Func": "getRegClassForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 631, "Length": 248, "Cover_Rate": 0.5367965367965368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ",", "<STR_LIT>", ")", ";"], "File": "XCoreISelLowering62", "Func": "LowerFRAMEADDR", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 632, "Length": 79, "Cover_Rate": 0.8229166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasAVX512", "(", ")", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "ResultReg", ";", "}", "case", "<STR_LIT>", ":", "return", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "SrcReg", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "SrcReg", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "SrcReg", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "ResultReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "return", "ResultReg", ";", "}", "}", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasAVX512", "(", ")", ")", "return", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "Opc", "==", "<STR_LIT>", ")", "{"], "File": "X86FastISel108", "Func": "X86MaterializeInt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 633, "Length": 283, "Cover_Rate": 0.5908141962421712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ",", "false", ")", ";"], "ground_truth": ["SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";"], "File": "X86ISelLowering10", "Func": "LowerFP_TO_SINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 634, "Length": 34, "Cover_Rate": 0.3063063063063063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addBiasedOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isBiased", "(", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Biased", ".", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "addBiasedOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 635, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "unsigned", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsh_u32", "(", "__m128h", "__A", ")", "{", "return", "(", "int", ")", "__builtin_ia32_vcvtsh2usi32_round", "(", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_cvtsh_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 636, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "makeFrame", "(", "<STR_LIT>", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", ".", "getFrameIdx", "(", ")", ")", ";", "Register", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";"], "ground_truth": ["unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DReg", ",", "Offset", ")", ")", ";"], "File": "Mips16FrameLowering16", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 637, "Length": 184, "Cover_Rate": 0.5443786982248521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveSetNoOddSPReg", "(", ")", "{", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveSetNoOddSPReg", "(", ")", ";", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetNoOddSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 638, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFROUND64", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "A", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "AbsA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "A", ")", ";"], "ground_truth": ["SDValue", "AdjustedA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "AbsA", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "VT", ")", ")", ";"], "File": "NVPTXISelLowering (2)2", "Func": "LowerFROUND64", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 639, "Length": 82, "Cover_Rate": 0.30036630036630035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'c'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "break", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'N'", ":", "case", "'O'", ":", "case", "'P'", ":", "if", "(", "isa", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'R'", ":", "weight", "=", "CW_Memory", ";", "break", ";"], "ground_truth": ["}"], "File": "Cpu0ISelLowering", "Func": "getSingleConstraintMatchWeight", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 640, "Length": 95, "Cover_Rate": 0.6884057971014492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TriCoreSubtarget", "Func": "anchor", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 641, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vabdl_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 642, "Length": 28, "Cover_Rate": 0.7567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "createTypeVReg", "(", "CurMF", "->", "getRegInfo", "(", ")", ")", ")", ".", "addImm", "(", "static_cast", "<", "uint32_t", ">", "(", "SC", ")", ")", ".", "addUse", "(", "get<ISA_LIT>TypeID", "(", "BaseType", ")", ")", ";"], "ground_truth": ["return", "restOfCreate<ISA_LIT>Type", "(", "LLVMTy", ",", "MIB", ")", ";"], "File": "SPIRVGlobalRegistry1", "Func": "getOrCreateSPIRVPointerType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 643, "Length": 62, "Cover_Rate": 0.4105960264900662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiMCExpr", "Func": "visitUsedExpr", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 644, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_move_block_from_reg", "(", "int", "regno", ",", "rtx", "x", ",", "int", "nregs", ")", "{", "int", "i", ";", "machine_mode", "reg_mode", "=", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "if", "(", "nregs", "==", "<NUM_LIT>", ")", "return", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ")", "{", "rtx", "tem", "=", "adjust_address_nv", "(", "x", ",", "reg_mode", ",", "i", "*", "GET_MODE_SIZE", "(", "reg_mode", ")", ")", ";", "if", "(", "reload_completed", ")", "{", "if", "(", "!", "strict_memory_address_p", "(", "reg_mode", ",", "XEXP", "(", "tem", ",", "<NUM_LIT>", ")", ")", ")", "tem", "=", "NULL_RTX", ";", "else", "tem", "=", "simplify_gen_subreg", "(", "reg_mode", ",", "x", ",", "BLKmode", ",", "i", "*", "GET_MODE_SIZE", "(", "reg_mode", ")", ")", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "rs6000_move_block_from_reg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 645, "Length": 109, "Cover_Rate": 0.7517241379310344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";", "unsigned", "stackSize", "=", "MF", "->", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "getRegisterName", "(", "stackReg", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "stackSize", ")", "+", "<STR_LIT>", "+", "Twine", "(", "getRegisterName", "(", "returnReg", ")", ")", ")", ";"], "File": "MBlazeAsmPrinter1", "Func": "emitFrameDirective", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 646, "Length": 77, "Cover_Rate": 0.9058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rl78_insert_attributes", "(", "tree", "decl", ",", "tree", "*", "attributes", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["if", "(", "TARGET_ES0", "&&", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "decl", ")", "&&", "TREE_ADDRESSABLE", "(", "decl", ")", "&&", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "ADDR_SPACE_GENERIC", ")", "{"], "File": "rl78", "Func": "rl78_insert_attributes", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 647, "Length": 45, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "WrapperKind", "=", "<STR_LIT>", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "PtrVT", ",", "OpFlag", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";"], "ground_truth": ["if", "(", "isPositionIndependent", "(", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{"], "File": "X86ISelLowering (3)", "Func": "LowerExternalSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 648, "Length": 87, "Cover_Rate": 0.33852140077821014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "num_suffix", "==", "<NUM_LIT>", ")", "sprintf", "(", "buffer", ",", "<STR_LIT>", ",", "funcname", ",", "modename", ")", ";", "else", "sprintf", "(", "buffer", ",", "<STR_LIT>", ",", "funcname", ",", "modename", ",", "num_suffix", ")", ";"], "ground_truth": ["set_optab_libfunc", "(", "optable", ",", "mode", ",", "buffer", ")", ";"], "File": "arm", "Func": "arm_set_fixed_optab_libfunc", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 649, "Length": 40, "Cover_Rate": 0.5633802816901409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "emit", "(", "MCInst", "&", "Inst", ",", "SMLoc", "const", "&", "Loc", ",", "MCStreamer", "&", "Out", ")", "const", "{", "Inst", ".", "setLoc", "(", "Loc", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MCS51AsmParser", "Func": "emit", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 650, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isDGEMM", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer1", "Func": "isDGEMM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 651, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMemoryValue", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Register", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", "+", "<NUM_LIT>", ")", ")", ";", "unsigned", "Offset", "=", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "OR1KDisassembler", "Func": "DecodeMemoryValue", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 652, "Length": 77, "Cover_Rate": 0.9871794871794872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "STI", ".", "hasE2", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "DestReg", "<", "<STR_LIT>", ")", ";", "assert", "(", "DestReg", "<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DestReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "DestReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "KillSrc", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "return", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "v2sf", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "v3sf", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "v2df", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "v3df", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "v2sf", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "v3sf", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "v2df", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "v3df", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "v2sf", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "v3sf", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";"], "File": "CSKYInstrInfo1", "Func": "copyPhysReg", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 653, "Length": 424, "Cover_Rate": 0.5513654096228868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "loongarch32", ",", "false", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "loongarch64", ",", "false", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LoongArchTargetInfo", "Func": "LLVMInitializeLoongArchTargetInfo", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 654, "Length": 43, "Cover_Rate": 0.8775510204081632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "isUImm8Lsb000", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 655, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "SDValue", "MulLHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MulRHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MulLHS", ",", "MulRHS", ")", ";", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "Mul", ",", "<NUM_LIT>", ")", ",", "MulLHS", ",", "MulRHS", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "Mul", ",", "<NUM_LIT>", ")", ",", "MulRHS", ",", "MulLHS", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "MulLHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MulRHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "OldOpcode", "=", "N", "->", "getOpcode", "(", ")", ";"], "File": "Tile64ISelDAGToDAG", "Func": "Select", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 656, "Length": 127, "Cover_Rate": 0.335978835978836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectScalarSSELoad", "(", "SDNode", "*", "Root", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Scale", ",", "SDValue", "&", "Index", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Segment", ",", "SDValue", "&", "PatternNodeWithChain", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "PatternNodeWithChain", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "PatternNodeWithChain", ".", "getNode", "(", ")", ")", "&&", "PatternNodeWithChain", ".", "hasOneUse", "(", ")", "&&", "IsProfitableToFold", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", ".", "getNode", "(", ")", ",", "Root", ")", "&&", "IsLegalToFold", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", ".", "getNode", "(", ")", ",", "Root", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "PatternNodeWithChain", ")", ";", "if", "(", "!", "SelectAddr", "(", "Root", ",", "LD", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ")", "return", "false", ";", "return", "true", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", "&&", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "IsProfitableToFold", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", ".", "getNode", "(", ")", ",", "Root", ")", "&&", "IsLegalToFold", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", ".", "getNode", "(", ")", ",", "Root", ")", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SelectAddr", "(", "Root", ",", "LD", "->", "getBasePtr", "(", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ")", "return", "false", ";", "PatternNodeWithChain", "=", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG132", "Func": "SelectScalarSSELoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 657, "Length": 336, "Cover_Rate": 0.9572649572649573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Fixup", ".", "getOffset", "(", ")", "+", "Size", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "SignedValue", "=", "static_cast", "<", "int64_t", ">", "(", "Value", ")", ";", "if", "(", "(", "Target", ".", "isAbsolute", "(", ")", "||", "IsResolved", ")", "&&", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ".", "Flags", "&", "MCFixupKindInfo", "::", "FKF_IsPCRel", ")", "{", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "!", "isIntN", "(", "Size", "*", "<NUM_LIT>", ",", "SignedValue", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "Twine", "(", "SignedValue", ")", "+", "<STR_LIT>", "+", "Twine", "(", "Size", ")", "+", "(", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "isIntN", "(", "Size", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "SignedValue", ")", ")", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "i", "]", "=", "uint8_t", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "File": "X86AsmBackend (2)1", "Func": "applyFixup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 658, "Length": 177, "Cover_Rate": 0.731404958677686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Base", ";", "int64_t", "Offset", ";", "if", "(", "!", "LD", "->", "isVolatile", "(", ")", "&&", "IsWordAlignedBasePlusConstantOffset", "(", "BasePtr", ",", "Base", ",", "Offset", ")", ")", "{", "if", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "DL", ",", "Chain", ",", "BasePtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "LowOffset", "=", "DAG", ".", "getConstant", "(", "Offset", "&", "~", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "HighOffset", "=", "DAG", ".", "getConstant", "(", "(", "Offset", "&", "~", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LowShift", "=", "DAG", ".", "getConstant", "(", "(", "Offset", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "(", "Offset", "&", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LowAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Base", ",", "LowOffset", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Base", ",", "HighOffset", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "DL", ",", "Chain", ",", "LowAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "High", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "DL", ",", "Chain", ",", "HighAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "LowShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ",", "LowShift", ")", ";"], "ground_truth": ["SDValue", "HighShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "High", ",", "HighShift", ")", ";"], "File": "XCoreISelLowering52", "Func": "LowerLOAD", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 659, "Length": 276, "Cover_Rate": 0.31221719457013575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "inc", ";", "if", "(", "amount", "==", "<NUM_LIT>", ")", "return", ";", "inc", "=", "GEN_INT", "(", "amount", ")", ";", "if", "(", "!", "CONST_OK_FOR_K", "(", "amount", ")", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "inc", "=", "emit_move_insn", "(", "reg", ",", "inc", ")", ";", "if", "(", "in_prologue", ")", "F", "(", "inc", ")", ";", "inc", "=", "reg", ";", "}", "inc", "=", "emit_insn", "(", "gen_addsi3_clobber_flags", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "inc", ")", ")", ";"], "ground_truth": ["if", "(", "in_prologue", ")", "F", "(", "inc", ")", ";"], "File": "v850", "Func": "increment_stack", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 660, "Length": 83, "Cover_Rate": 0.8645833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "::", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmPrinter21", "Func": "HexagonAsmPrinter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 661, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isBaseRegConflictPossible", "(", "DAG", ",", "ClobberSet", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasERMSB", "(", ")", "&&", "!", "(", "Align", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "Align", "&", "<NUM_LIT>", ")", "Repeats", ".", "AVT", "=", "<STR_LIT>", ";", "else", "if", "(", "Align", "&", "<NUM_LIT>", ")", "Repeats", ".", "AVT", "=", "<STR_LIT>", ";", "else", "Repeats", ".", "AVT", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Repeats", ".", "BytesLeft", "(", ")", ">", "<NUM_LIT>", "&&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", "{", "Repeats", ".", "AVT", "=", "<STR_LIT>", ";", "}", "}", "bool", "Use64BitRegs", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ";", "SDValue", "InFlag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Use64BitRegs", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DAG", ".", "getIntPtrConstant", "(", "Repeats", ".", "Count", "(", ")", ",", "dl", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Use64BitRegs", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Use64BitRegs", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "Repeats", ".", "AVT", ")", ",", "InFlag", "}", ";", "SDValue", "RepMovs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Results", ";", "Results", ".", "push_back", "(", "RepMovs", ")", ";", "if", "(", "Repeats", ".", "BytesLeft", "(", ")", ")", "{"], "ground_truth": ["unsigned", "Offset", "=", "Repeats", ".", "Size", "-", "Repeats", ".", "BytesLeft", "(", ")", ";"], "File": "X86SelectionDAGInfo16", "Func": "EmitTargetCodeForMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 662, "Length": 302, "Cover_Rate": 0.45345345345345345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ia64_dconst_0_5_rtx", ")", "{", "REAL_VALUE_TYPE", "rv", ";", "real_from_string", "(", "&", "rv", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["ia64_dconst_0_5_rtx", "=", "const_double_from_real_value", "(", "rv", ",", "DFmode", ")", ";"], "File": "ia64", "Func": "ia64_dconst_0_5", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 663, "Length": 26, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "int", "PSHUFDMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "{", "PSHUFDMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "<NUM_LIT>", "*", "RepeatedMask", "[", "i", "]", ";", "PSHUFDMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "*", "RepeatedMask", "[", "i", "]", "+", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "}", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "!", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", ")", ")", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerV4I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 664, "Length": 319, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_SecRel_4", "||", "Fixup", ".", "getKind", "(", ")", "==", "FK_SecRel_8", ")", "{", "assert", "(", "Value", "==", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_Data_4", "||", "Fixup", ".", "getKind", "(", ")", "==", "FK_Data_8", ")", "{", "unsigned", "Size", "=", "Fixup", ".", "getKind", "(", ")", "==", "FK_Data_4", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "Size", "-", "i", "-", "<NUM_LIT>", ";", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "Idx", "]", "=", "uint8_t", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_PCRel_2", ")", ";", "Value", "=", "(", "uint16_t", ")", "(", "(", "Value", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "{", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", "=", "Value", "&", "<NUM_LIT>", ";", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", "=", "Value", ">>", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", "=", "Value", ">>", "<NUM_LIT>", ";"], "File": "BPFAsmBackend19", "Func": "applyFixup", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 665, "Length": 195, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>MovCoalescerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCMovCoalescer", "Func": "TPCMovCoalescer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 666, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "SrcReg", ",", "SrcLoReg", ",", "SrcHiReg", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";"], "ground_truth": ["buildMI", "(", "MBB", ",", "MBBI", ",", "OpLo", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "SrcLoReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "File": "SNESExpandPseudoInsts", "Func": "expandArith", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 667, "Length": 135, "Cover_Rate": 0.5075187969924813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["return", "LowerSymbolOperand", "(", "MO", ",", "MOTy", ",", "offset", ")", ";"], "File": "TriCoreMCInstLower", "Func": "LowerOperand", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 668, "Length": 71, "Cover_Rate": 0.5144927536231884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "inputOne", "(", "IO", "&", "YamlIO", ",", "StringRef", "Key", ",", "BBNumberMap", "&", "SrcToUnwindDest", ")", "{"], "ground_truth": ["YamlIO", ".", "mapRequired", "(", "Key", ".", "str", "(", ")", ".", "c_str", "(", ")", ",", "SrcToUnwindDest", "[", "std", "::", "atoi", "(", "Key", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", "]", ")", ";"], "File": "WebAssemblyMachineFunctionInfo15", "Func": "inputOne", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 669, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ",", "ARCH", ")", ";", "create_insn_code_compression_table", "(", ")", ";", "find_sequences", "(", "s", ",", "best_solution", ")", ";", "printf", "(", "<STR_LIT>", "<STR_LIT>", ",", "ARCH", ",", "ARCH", ")", ";", "const", "char", "*", "comma_separator", "=", "<STR_LIT>", ";", "ExpressionTreeMap", "::", "iterator", "i", "(", "best_solution", ".", "begin", "(", ")", ")", ";", "for", "(", ";", "i", "!=", "best_solution", ".", "end", "(", ")", ";", "++", "i", ")", "{", "ExpressionTree", "*", "s", "=", "(", "*", "i", ")", ".", "second", ";", "const", "MUL_TYPE", "n", "=", "(", "*", "i", ")", ".", "first", ";", "if", "(", "n", "==", "<NUM_LIT>", "||", "n", "==", "<NUM_LIT>", ")", "{", "continue", ";", "}", "if", "(", "!", "tilepro_emit", "(", "n", ",", "num_ops", "(", "s", ")", ")", ")", "continue", ";", "if", "(", "!", "tilegx_emit", "(", "n", ",", "num_ops", "(", "s", ")", ")", ")", "continue", ";", "printf", "(", "<STR_LIT>", ",", "comma_separator", ")", ";", "const", "MUL_TYPE", "int_min", "=", "INT32_MIN", ";", "const", "MUL_TYPE", "int_min", "=", "INT64_MIN", ";", "if", "(", "n", "==", "int_min", ")", "{", "printf", "(", "<STR_LIT>", ",", "n", "+", "<NUM_LIT>", ",", "(", "unsigned", ")", "n", ")", ";"], "ground_truth": ["printf", "(", "<STR_LIT>", ",", "n", "+", "<NUM_LIT>", ",", "(", "unsigned", "MUL_TYPE", ")", "n", ")", ";"], "File": "gen-mul-tables3", "Func": "main", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 670, "Length": 253, "Cover_Rate": 0.3563380281690141, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterBankInfo16", "Func": "combineAwayG_UNMERGE_VALUES", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 671, "Length": 15, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOp", "=", "GetSymbolRef", "(", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "*", "Cnt", "=", "MO", ".", "getFPImm", "(", ")", ";", "const", "APFloat", "&", "Val", "=", "Cnt", "->", "getValueAPF", "(", ")", ";", "switch", "(", "Cnt", "->", "getType", "(", ")", "->", "getTypeID", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "Type", "::", "FloatTyID", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>FloatMCExpr", "::", "createConstantFPSingle", "(", "Val", ",", "OutContext", ")", ")", ";", "break", ";", "case", "Type", "::", "DoubleTyID", ":"], "ground_truth": ["MCOp", "=", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>FloatMCExpr", "::", "createConstantFPDouble", "(", "Val", ",", "OutContext", ")", ")", ";"], "File": "NVPTXAsmPrinter18", "Func": "lowerOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 672, "Length": 131, "Cover_Rate": 0.5198412698412699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "CondNo", "=", "getCondSrcNoFromDesc", "(", "MCID", ")", ";", "if", "(", "CondNo", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "CondNo", "+=", "MCID", ".", "getNumDefs", "(", ")", ";"], "ground_truth": ["return", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", ".", "getOperand", "(", "CondNo", ")", ".", "getImm", "(", ")", ")", ";"], "File": "X86InstrInfo64", "Func": "getCondFromMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 673, "Length": 54, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "UNITS_PER_WORD", ")", "return", "word_mode", ";"], "ground_truth": ["return", "mode", ";"], "File": "sparc", "Func": "sparc_promote_function_mode", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 674, "Length": 22, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "canUseAsEpilogue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "const", "auto", "*", "RVFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "RVFI", "->", "useSaveRestoreLibCalls", "(", "*", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MBB", ".", "succ_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";"], "File": "RISCVFrameLowering (2)", "Func": "canUseAsEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 675, "Length": 78, "Cover_Rate": 0.624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumSubElem", "=", "VVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumSubElem", ";", "++", "j", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "SubOp", ",", "DAG", ".", "getIntPtrConstant", "(", "j", ",", "dl", ")", ")", ")", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering (2)", "Func": "LowerCONCAT_VECTORS", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 676, "Length": 73, "Cover_Rate": 0.42441860465116277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "FrameReg", ",", "PtrVT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "VEISelLowering11", "Func": "lowerFRAMEADDR", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 677, "Length": 62, "Cover_Rate": 0.3974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DirectXPassConfig", "(", "DirectXTargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "DirectXTargetMachine", "Func": "DirectXPassConfig", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 678, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_neon_vextv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vext_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 679, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_ilh", "(", "signed", "short", "imm", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "imm", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_ilh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 680, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "eatTerm", "(", "S", ",", "<STR_LIT>", ")", ")", "return", "eatLengthPrefixedName", "(", "S", ")", ";", "return", "StringRef", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "getUnmangledName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 681, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getCallPreservedMask", "(", "MF", ",", "CC", ")", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "RegMask", ",", "getBaseRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "Register", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "getBaseRegister", "(", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "BasePtr", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "X86RegisterInfo94", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 682, "Length": 273, "Cover_Rate": 0.4519867549668874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "(", "Imm", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Basic", ";", "return", "<NUM_LIT>", "*", "TTI", "::", "TCC_Basic", ";", "}", "}", "return", "<NUM_LIT>", "*", "TTI", "::", "TCC_Basic", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo12", "Func": "getIntImmCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 683, "Length": 51, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "(", "Op0", "->", "isMachineOpcode", "(", ")", "&&", "Op0", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", "!=", "idx", "&&", "idx", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "Op0", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "idx", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "idx", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering106", "Func": "performBitcastCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 684, "Length": 145, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReverseIter", "Filler", ";", "RegDU", ".", "init", "(", "Slot", ")", ";", "MachineBasicBlock", "::", "iterator", "SlotI", "=", "Slot", ";"], "ground_truth": ["if", "(", "!", "searchRange", "(", "MBB", ",", "++", "SlotI", ".", "getReverse", "(", ")", ",", "MBB", ".", "rend", "(", ")", ",", "RegDU", ",", "MemDU", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";"], "File": "MipsDelaySlotFiller18", "Func": "searchBackward", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 685, "Length": 49, "Cover_Rate": 0.31210191082802546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "+", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlaq_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 686, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "minFrameOffset", "(", ")", "{"], "ground_truth": ["return", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "stackSlotSize", "(", ")", ";"], "File": "SPUFrameInfo", "Func": "minFrameOffset", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 687, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "<NUM_LIT>", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "AmortizationCost", "=", "<NUM_LIT>", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", "*", "AmortizationCost", ";", "}", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "Src", "->", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", ")", "{", "unsigned", "NumVecElts", "=", "Src", "->", "getVectorNumElements", "(", ")", ";", "unsigned", "NumVectorizableInstsToAmortize", "=", "NumVecElts", "*", "<NUM_LIT>", ";", "return", "NumVectorizableInstsToAmortize", "*", "NumVecElts", "*", "<NUM_LIT>", ";", "}", "return", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo32", "Func": "getMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 688, "Length": 103, "Cover_Rate": 0.7410071942446043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TmpReg2", ";", "if", "(", "Imm", ")", "{", "TmpReg2", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg2", ")", ".", "addReg", "(", "TmpReg1", ")", ".", "addImm", "(", "Shift", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "Shift", ")", ";", "}", "else", "TmpReg2", "=", "TmpReg1", ";", "unsigned", "TmpReg3", ",", "Hi", ",", "Lo", ";", "if", "(", "(", "Hi", "=", "(", "Remainder", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "TmpReg3", "=", "createResultReg", "(", "RC", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg3", ")", ".", "addReg", "(", "TmpReg2", ")", ".", "addImm", "(", "Hi", ")", ";"], "File": "PPCFastISel12", "Func": "PPCMaterialize64BitInt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 689, "Length": 123, "Cover_Rate": 0.40728476821192056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "pReloc", ".", "type", "(", ")", ")", "{", "case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_THM_CALL", ":", "{", "uint64_t", "dest", "=", "pTargetSymValue", "+", "pReloc", ".", "addend", "(", ")", "+", "<NUM_LIT>", ";", "int64_t", "branch_offset", "=", "static_cast", "<", "int64_t", ">", "(", "dest", ")", "-", "pSource", ";", "if", "(", "m_bUsingThumb2", ")", "{", "if", "(", "(", "branch_offset", ">", "<ISA_LIT>GNULDBackend", "::", "THM2_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "<ISA_LIT>GNULDBackend", "::", "THM2_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}", "}", "else", "{", "if", "(", "(", "branch_offset", ">", "<ISA_LIT>GNULDBackend", "::", "THM_MAX_FWD_BRANCH_OFFSET", ")", "||", "(", "branch_offset", "<", "<ISA_LIT>GNULDBackend", "::", "THM_MAX_BWD_BRANCH_OFFSET", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}", "}", "break", ";", "}"], "ground_truth": ["case", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_THM_JUMP24", ":", "{"], "File": "THMToARMStub", "Func": "isMyDuty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 690, "Length": 115, "Cover_Rate": 0.688622754491018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "U", "->", "replaceUsesOfWith", "(", "Old", ",", "New", ")", ";", "}", "else", "if", "(", "isAssignTypeInstr", "(", "U", ")", ")", "{", "IRB", "->", "SetInsertPoint", "(", "U", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "New", ",", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "IRB", "->", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "New", "->", "getType", "(", ")", "}", ",", "Args", ")", ";", "U", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SPIRVEmitIntrinsics", "Func": "replaceMemInstrUses", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 691, "Length": 78, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "{", "return", "isImmUs", "(", "AM", ".", "BaseOffs", ")", ";", "}", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "{", "return", "isImmUs2", "(", "AM", ".", "BaseOffs", ")", ";", "}", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", ";", "default", ":", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "{", "return", "isImmUs4", "(", "AM", ".", "BaseOffs", ")", ";", "}"], "ground_truth": ["return", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", ";"], "File": "XCoreISelLowering59", "Func": "isLegalAddressingMode", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 692, "Length": 104, "Cover_Rate": 0.5226130653266332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_64BIT", ")", "{", "for", "(", "i", "=", "FIRST_REX_INT_REG", ";", "i", "<=", "LAST_REX_INT_REG", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ",", "reg_names", "[", "i", "]", "=", "<STR_LIT>", ";", "for", "(", "i", "=", "FIRST_REX_SSE_REG", ";", "i", "<=", "LAST_REX_SSE_REG", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ",", "reg_names", "[", "i", "]", "=", "<STR_LIT>", ";", "for", "(", "i", "=", "FIRST_EXT_REX_SSE_REG", ";", "i", "<=", "LAST_EXT_REX_SSE_REG", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ",", "reg_names", "[", "i", "]", "=", "<STR_LIT>", ";", "}", "c_mask", "=", "(", "TARGET_64BIT_MS_ABI", "?", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ":", "TARGET_64BIT", "?", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "CLEAR_HARD_REG_SET", "(", "reg_class_contents", "[", "(", "int", ")", "CLOBBERED_REGS", "]", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "if", "(", "call_used_regs", "[", "i", "]", ">", "<NUM_LIT>", ")", "call_used_regs", "[", "i", "]", "=", "!", "!", "(", "call_used_regs", "[", "i", "]", "&", "c_mask", ")", ";", "if", "(", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "(", "int", ")", "GENERAL_REGS", "]", ",", "i", ")", "&&", "call_used_regs", "[", "i", "]", ")", "SET_HARD_REG_BIT", "(", "reg_class_contents", "[", "(", "int", ")", "CLOBBERED_REGS", "]", ",", "i", ")", ";", "}"], "ground_truth": ["if", "(", "!", "TARGET_MMX", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "(", "int", ")", "MMX_REGS", "]", ",", "i", ")", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ",", "reg_names", "[", "i", "]", "=", "<STR_LIT>", ";"], "File": "i3864", "Func": "ix86_conditional_register_usage", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 693, "Length": 265, "Cover_Rate": 0.5364372469635628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", "(", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Update", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Value", "=", "-", "Value", ";", "unsigned", "NewOpc", "=", "getPostIndexedOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Value", ")", ";", "(", "void", ")", "MIB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer18", "Func": "mergePostIdxUpdateInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 694, "Length": 146, "Cover_Rate": 0.4882943143812709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "LC3AsmBackend", "Func": "relaxInstruction", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 695, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "x", "=", "find_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "<NUM_LIT>", ")", ";", "if", "(", "x", ")", "{", "return", "profile_probability", "::", "from_reg_br_prob_note", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "profile_probability", "::", "even", "(", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bfin", "Func": "cbranch_predicted_taken_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 696, "Length": 41, "Cover_Rate": 0.8367346938775511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ",", "std", "::", "move", "(", "MCII", ")", ")", ";"], "ground_truth": ["}"], "File": "JVMDisassembler", "Func": "createJVMDisassembler", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 697, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "MatchAddressRecursively", "(", "SDValue", "N", ",", "<ISA_LIT>ISelAddressMode", "&", "AM", ",", "unsigned", "Depth", ")", "{", "bool", "is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "DebugLoc", "dl", "=", "N", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["DEBUG", "(", "{"], "File": "X86ISelDAGToDAG56", "Func": "MatchAddressRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 698, "Length": 37, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addUse", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addUse", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addUse", "(", "<STR_LIT>", ")", ";"], "File": "MipsSEISelDAGToDAG10", "Func": "emitMCountABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 699, "Length": 94, "Cover_Rate": 0.45410628019323673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "SwitchMode", "(", ")", "{", "uint64_t", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "<STR_LIT>", ")", ")", ";", "setAvailableFeatures", "(", "FB", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser101", "Func": "SwitchMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 700, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createFCCReg", "(", "unsigned", "Index", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "<ISA_LIT>AsmParser", "&", "Parser", ")", "{", "return", "CreateReg", "(", "Index", ",", "RegKind_FCC", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "createFCCReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 701, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_loadups128_mask", "(", "(", "__v4sf", "*", ")", "__P", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_maskz_loadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 702, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "getTypeLegalizationCost", "(", "ValTy", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "int", "ISD", "=", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "static", "const", "<ISA_LIT>CostTblEntry", "SSE42CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "<ISA_LIT>CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "<ISA_LIT>CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", ".", "hasAVX2", "(", ")", ")", "{", "int", "Idx", "=", "FindInTable", "(", "AVX2CostTbl", ",", "array_lengthof", "(", "AVX2CostTbl", ")", ",", "ISD", ",", "MTy", ")", ";"], "ground_truth": ["if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "AVX2CostTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "X86ISelLowering98", "Func": "getCmpSelInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 703, "Length": 258, "Cover_Rate": 0.57847533632287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "for", "(", "int", "M", ":", "SVN", "->", "getMask", "(", ")", ")", "Mask", ".", "push_back", "(", "M", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Mask", ")", ";", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "}", "else", "if", "(", "V1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "V2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "V1", "->", "hasOneUse", "(", ")", "||", "!", "V2", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "V1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", ")", "&&", "(", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "RHS", "||", "V2", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "LHS", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineShuffleToAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 704, "Length": 264, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "FullValue", "=", "fullValue", "(", "Disassembler", ",", "MI", ",", "SignExtend64", "(", "tmp", ",", "Bits", ")", ")", ";", "uint32_t", "Extended", "=", "FullValue", "+", "Address", ";", "if", "(", "!", "Disassembler", ".", "tryAddingSymbolicOperand", "(", "MI", ",", "Extended", ",", "Address", ",", "true", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "<ISA_LIT>MCInstrInfo", "::", "addConstant", "(", "MI", ",", "Extended", ",", "Disassembler", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "HexagonDisassembler1", "Func": "brtargetDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 705, "Length": 64, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP64FP16InputDenormals", ")", "return", "FP_DENORM_FLUSH_OUT", ";", "if", "(", "FP64FP16OutputDenormals", ")", "return", "FP_DENORM_FLUSH_IN", ";", "return", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "fpDenormModeDPValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 706, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasUnalignedScratchAccess", "(", ")", "const", "{"], "ground_truth": ["return", "UnalignedScratchAccess", ";"], "File": "AMDGPUSubtarget", "Func": "hasUnalignedScratchAccess", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 707, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_load_si256", "(", "__m256i", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "*", "__P", ";"], "File": "avxintrin", "Func": "_mm256_load_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 708, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "CC", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Dcpu16InstrInfo", "Func": "ReverseBranchCondition", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 709, "Length": 84, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_mul_round_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_mulsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_mul_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 710, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ",", "__a", ",", "__lane1", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vcopy_lane_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 711, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", "=", "<NUM_LIT>", ";", "if", "(", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "O", "<<", "*", "CurrentFnSym", "<<", "<STR_LIT>", "<<", "paramIndex", ";", "return", ";", "}", "for", "(", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "i", "++", ")", "{"], "ground_truth": ["if", "(", "i", "==", "paramIndex", ")", "{"], "File": "NVPTXAsmPrinter1", "Func": "printParamName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 712, "Length": 76, "Cover_Rate": 0.6386554621848739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_alignr_epi8", "(", "__mmask16", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ",", "const", "int", "__N", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_palignr128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__N", "*", "<NUM_LIT>", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_alignr_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 713, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_min_epu64", "(", "__m512i", "__W", ",", "__mmask8", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pminuq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__W", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_min_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 714, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_V2BFmode", ":", "case", "E_V4HFmode", ":", "case", "E_V4BFmode", ":", "case", "E_V2SFmode", ":", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nunits", ";", "++", "i", ")", "{", "rtx", "x", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "i", ")", ";", "int", "v", "=", "real_to_target", "(", "NULL", ",", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ",", "REAL_MODE_FORMAT", "(", "innermode", ")", ")", ";", "wide_int", "wv", "=", "wi", "::", "shwi", "(", "v", ",", "innermode_bits", ")", ";", "val", "=", "wi", "::", "insert", "(", "val", ",", "wv", ",", "innermode_bits", "*", "i", ",", "innermode_bits", ")", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["return", "val", ".", "to_shwi", "(", ")", ";"], "File": "i3861", "Func": "ix86_convert_const_vector_to_integer", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 715, "Length": 103, "Cover_Rate": 0.40711462450592883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pushClobbers", "(", "IA", ",", "DefM", ")", ";", "pushDefs", "(", "IA", ",", "DefM", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "pushAllDefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 716, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "enableNamedBit", "(", "MI", ",", "<STR_LIT>", "::", "DLC", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "enableDLCBit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 717, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "GPRDecoderTable", "[", "Register", "]", ")", ")", ";", "unsigned", "Offset", "=", "(", "Insn", "&", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "DLXDisassembler", "Func": "decodeSplsValue", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 718, "Length": 48, "Cover_Rate": 0.6075949367088608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "MBBs", "=", "(", "*", "MJTEs", ")", "[", "JTIndex", "]", ".", "MBBs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsPIC", ")", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "<STR_LIT>", ",", "JTBase", ")", ";", "else", "emitMachineBasicBlock", "(", "MBBs", "[", "i", "]", ",", "<STR_LIT>", ")", ";", "emitWordLE", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitInlineJumpTable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 719, "Length": 77, "Cover_Rate": 0.5923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "lm32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "first_anon_arg", ";", "tree", "fntype", ";", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "if", "(", "stdarg_p", "(", "fntype", ")", ")", "first_anon_arg", "=", "*", "cum", "+", "LM32_FIRST_ARG_REG", ";", "else", "{"], "ground_truth": ["int", "size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";"], "File": "lm32", "Func": "lm32_setup_incoming_varargs", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 720, "Length": 67, "Cover_Rate": 0.4267515923566879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LHS", "=", "B", ".", "buildAdd", "(", "S32", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "B", ".", "buildAdd", "(", "S32", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "LHS", "=", "B", ".", "buildXor", "(", "S32", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "B", ".", "buildXor", "(", "S32", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "Register", "UDivRem", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "legalizeUDIV_UREM32Impl", "(", "B", ",", "UDivRem", ",", "LHS", ",", "RHS", ",", "IsRem", ")", ";", "if", "(", "IsRem", ")", "{"], "ground_truth": ["auto", "RSign", "=", "LHSign", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeSDIV_SREM32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 721, "Length": 105, "Cover_Rate": 0.32407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";"], "ground_truth": ["}"], "File": "P2MachineFunctionInfo", "Func": "getMaxCallFrameSize", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 722, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rval", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "true", ")", ";", "case", "SImode", ":", "if", "(", "!", "arm_add_operand", "(", "oldval", ",", "SImode", ")", ")", "oldval", "=", "force_reg", "(", "SImode", ",", "oldval", ")", ";", "break", ";", "case", "DImode", ":", "if", "(", "!", "cmpdi_operand", "(", "oldval", ",", "mode", ")", ")", "oldval", "=", "force_reg", "(", "mode", ",", "oldval", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "gen", "=", "gen_atomic_compare_and_swapqi_1", ";", "break", ";", "case", "HImode", ":", "gen", "=", "gen_atomic_compare_and_swaphi_1", ";", "break", ";", "case", "SImode", ":", "gen", "=", "gen_atomic_compare_and_swapsi_1", ";", "break", ";", "case", "DImode", ":", "gen", "=", "gen_atomic_compare_and_swapdi_1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["emit_insn", "(", "gen", "(", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ")", ")", ";"], "File": "arm5", "Func": "arm_expand_compare_and_swap", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 723, "Length": 143, "Cover_Rate": 0.3994413407821229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "++", "InsertPt", ";", "Value", "*", "New", "=", "RangeCheckedValue", "(", "&", "*", "InsertPt", ",", "i", "->", "first", ",", "I2P", ",", "BitCast", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I2P", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "New", "->", "dump", "(", ")", ")", ";", "I2P", "->", "replaceAllUsesWith", "(", "New", ")", ";", "RecursivelyDeleteTriviallyDeadInstructions", "(", "I2P", ")", ";", "}", "for", "(", "pair", "<", "AllocOperands", ",", "ConstantCast", ">", "*", "i", "=", "ConstantCasts", ".", "begin", "(", ")", ",", "*", "e", "=", "ConstantCasts", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "I2P", "=", "i", "->", "second", ".", "Instr", "->", "getOperand", "(", "i", "->", "second", ".", "OpNo", ")", ";", "Value", "*", "New", "=", "RangeCheckedValue", "(", "i", "->", "second", ".", "Instr", ",", "i", "->", "first", ",", "I2P", ",", "BitCast", ")", ";", "i", "->", "second", ".", "Instr", "->", "setOperand", "(", "i", "->", "second", ".", "OpNo", ",", "New", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "CheriRangeChecker", "Func": "runOnFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 724, "Length": 159, "Cover_Rate": 0.5317725752508361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "nextLEB", "(", "Val", ",", "Bytes", ",", "Size", ",", "Signed", ")", ")", "return", "false", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "WebAssemblyDisassembler (2)", "Func": "parseLEBImmediate", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 725, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "DestSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemcpy", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "VaListSize", ",", "DL", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "DestSV", ")", ",", "MachinePointerInfo", "(", "SrcSV", ")", ")", ";"], "File": "AArch64ISelLowering", "Func": "LowerVACOPY", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 726, "Length": 102, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "BBInfo", ".", "size", "(", ")", ";", "J", "!=", "E", ";", "++", "J", ")", "{", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "J", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BBI", ".", "Offset", ",", "J", ")", "<<", "<STR_LIT>", "<<", "unsigned", "(", "BBI", ".", "KnownBits", ")", "<<", "<STR_LIT>", "<<", "unsigned", "(", "BBI", ".", "Unalign", ")", "<<", "<STR_LIT>", "<<", "unsigned", "(", "BBI", ".", "PostAlign", ")", "<<", "format", "(", "<STR_LIT>", ",", "BBInfo", "[", "J", "]", ".", "Size", ")", ";"], "File": "ARMConstantIslandPass4", "Func": "dumpBBs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 727, "Length": 87, "Cover_Rate": 0.7981651376146789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveOptionPop", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer (2)", "Func": "emitDirectiveOptionPop", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 728, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "GetElementPtr", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "*", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "-", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Instruction", "::", "Mul", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}"], "ground_truth": ["break", ";"], "File": "SystemZTargetTransformInfo18", "Func": "getIntImmCostInst", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 729, "Length": 258, "Cover_Rate": 0.41214057507987223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShImmVal", "=", "<NUM_LIT>", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "!", "RHS", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 730, "Length": 48, "Cover_Rate": 0.3779527559055118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasStdExtV", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "any_of", "(", "MF", ",", "[", "&", "TII", "]", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{"], "File": "RISCVFrameLowering13", "Func": "hasRVVSpillWithFIs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 731, "Length": 35, "Cover_Rate": 0.4268292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepi32_epi16", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovdw128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_cvtepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 732, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wcmpgtuh", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_cmpgt_pu16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 733, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>1", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "MipsAsmParser", "Func": "hasMips1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 734, "Length": 16, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FullSize", "=", "<NUM_LIT>", ";", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "static_cast", "<", "uint64_t", ">", "(", "static_cast", "<", "uint8_t", ">", "(", "Data", "[", "Offset", "+", "Idx", "]", ")", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["uint64_t", "Mask", "=", "(", "static_cast", "<", "uint64_t", ">", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";"], "File": "M88kMCAsmBackend", "Func": "applyFixup", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 735, "Length": 105, "Cover_Rate": 0.4751131221719457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "Reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "convertFPR64ToFPR16", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 736, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_SPE", "&&", "align", ">=", "<NUM_LIT>", ")", "clear_step", "=", "<NUM_LIT>", ";", "else", "clear_step", "=", "<NUM_LIT>", ";", "if", "(", "optimize_size", "&&", "bytes", ">", "<NUM_LIT>", "*", "clear_step", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "optimize_size", "&&", "bytes", ">", "<NUM_LIT>", "*", "clear_step", ")", "return", "<NUM_LIT>", ";", "for", "(", "offset", "=", "<NUM_LIT>", ";", "bytes", ">", "<NUM_LIT>", ";", "offset", "+=", "clear_bytes", ",", "bytes", "-=", "clear_bytes", ")", "{", "machine_mode", "mode", "=", "BLKmode", ";", "rtx", "dest", ";", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "TARGET_ALTIVEC", "&&", "align", ">=", "<NUM_LIT>", ")", "{", "clear_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "V4SImode", ";", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "TARGET_SPE", "&&", "align", ">=", "<NUM_LIT>", ")", "{", "clear_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "V2SImode", ";", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "TARGET_POWERPC64", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "clear_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "DImode", ";", "if", "(", "offset", "==", "<NUM_LIT>", "&&", "align", "<", "<NUM_LIT>", ")", "{", "rtx", "addr", ";", "addr", "=", "XEXP", "(", "orig_dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "addr", "=", "copy_addr_to_reg", "(", "addr", ")", ";", "orig_dest", "=", "replace_equiv_address", "(", "orig_dest", ",", "addr", ")", ";", "}", "}", "}"], "ground_truth": ["else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{"], "File": "powerpcspe", "Func": "expand_block_clear", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 737, "Length": 250, "Cover_Rate": 0.5494505494505495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vmvnv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmvnq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 738, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcFrameLowering (2)1", "Func": "hasReservedCallFrame", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 739, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "llvm", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "else", "NumBytes", "=", "StackSize", "-", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "++", "MBBI", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", ")", "{"], "ground_truth": ["if", "(", "NumBytes", ")", "{"], "File": "MSP430FrameInfo", "Func": "emitPrologue", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 740, "Length": 151, "Cover_Rate": 0.41483516483516486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "F", ".", "isVarArg", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "true", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "RegParmTypes", ";", "RegParmTypes", ".", "push_back", "(", "<STR_LIT>", ")", ";", "RegParmTypes", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SmallVectorImpl", "<", "ForwardedRegister", ">", "&", "Forwards", "=", "FuncInfo", "->", "getForwardedMustTailRegParms", "(", ")", ";", "CCInfo", ".", "analyzeMustTailForwardedRegisters", "(", "Forwards", ",", "RegParmTypes", ",", "AssignFn", ")", ";", "if", "(", "!", "CCInfo", ".", "isAllocated", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "X8VReg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["Forwards", ".", "push_back", "(", "ForwardedRegister", "(", "X8VReg", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64CallLowering12", "Func": "handleMustTailForwardedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 741, "Length": 125, "Cover_Rate": 0.4844961240310077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ElimCompare", "::", "adjustCCMasksForInstr", "(", "MachineInstr", "&", "MI", ",", "MachineInstr", "&", "Compare", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "CCUsers", ",", "unsigned", "ConvOpc", ")", "{", "unsigned", "CompareFlags", "=", "Compare", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "CompareCCValues", "=", "<STR_LIT>", "(", "CompareFlags", ")", ";", "int", "Opcode", "=", "(", "ConvOpc", "?", "ConvOpc", ":", "MI", ".", "getOpcode", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "Opcode", ")", ";", "unsigned", "MIFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "Compare", ".", "mayRaiseFPException", "(", ")", ")", "{", "if", "(", "ConvOpc", "&&", "!", "Desc", ".", "mayRaiseFPException", "(", ")", ")", "return", "false", ";", "if", "(", "!", "ConvOpc", "&&", "!", "MI", ".", "mayRaiseFPException", "(", ")", ")", "return", "false", ";", "}", "unsigned", "CCValues", "=", "<STR_LIT>", "(", "MIFlags", ")", ";", "unsigned", "ReusableCCMask", "=", "CCValues", ";", "if", "(", "CompareFlags", "&", "<STR_LIT>", ")", "ReusableCCMask", "&=", "<STR_LIT>", ";", "unsigned", "OFImplies", "=", "<NUM_LIT>", ";", "bool", "LogicalMI", "=", "false", ";", "bool", "MIEquivalentToCmp", "=", "false", ";", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "NoSWrap", ")", "&&", "(", "MIFlags", "&", "<STR_LIT>", ")", ")", "{", "}", "else", "if", "(", "(", "MIFlags", "&", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "assert", "(", "isAddWithImmediate", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "RHS", "==", "INT32_MIN", ")", "return", "false", ";", "OFImplies", "=", "(", "RHS", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "(", "MIFlags", "&", "<STR_LIT>", ")", "&&", "CCValues", ")", "{"], "ground_truth": ["LogicalMI", "=", "true", ";"], "File": "SystemZElimCompare16", "Func": "adjustCCMasksForInstr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 742, "Length": 285, "Cover_Rate": 0.3575909661229611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "next_cum", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "ia64_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "next_cum", ")", ",", "mode", ",", "type", ",", "<NUM_LIT>", ")", ";", "if", "(", "next_cum", ".", "words", "<", "MAX_ARGUMENT_SLOTS", ")", "{", "int", "n", "=", "MAX_ARGUMENT_SLOTS", "-", "next_cum", ".", "words", ";", "*", "pretend_size", "=", "n", "*", "UNITS_PER_WORD", ";"], "ground_truth": ["cfun", "->", "machine", "->", "n_varargs", "=", "n", ";"], "File": "ia644", "Func": "ia64_setup_incoming_varargs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 743, "Length": 57, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V3", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V4", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "Concat256BitVectors", "(", "Concat128BitVectors", "(", "V1", ",", "V2", ",", "HalfVT", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ",", "Concat128BitVectors", "(", "V3", ",", "V4", ",", "HalfVT", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ",", "ResVT", ",", "NumElems", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerAVXCONCAT_VECTORS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 744, "Length": 67, "Cover_Rate": 0.3101851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasBP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";"], "File": "RISCVRegisterInfo12", "Func": "getReservedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 745, "Length": 98, "Cover_Rate": 0.44545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ABI_OPEN_VMS", "&&", "arg", ".", "end_marker_p", "(", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "regval", "=", "cum", "->", "words", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "regval", "|=", "(", "(", "int", ")", "cum", "->", "atypes", "[", "i", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "GR_REG", "(", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "regval", ")", ")", ";", "}", "if", "(", "cum", "->", "words", "+", "offset", ">=", "MAX_ARGUMENT_SLOTS", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "arg", ".", "mode", ")", ")", "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "FR_ARG_FIRST", "+", "cum", "->", "words", ")", ";", "else", "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "basereg", "+", "cum", "->", "words", ")", ";", "}", "if", "(", "arg", ".", "type", ")", "hfa_mode", "=", "hfa_element_mode", "(", "arg", ".", "type", ",", "<NUM_LIT>", ")", ";", "if", "(", "hfa_mode", "!=", "VOIDmode", "&&", "(", "!", "cum", "->", "prototype", "||", "arg", ".", "named", ")", ")", "{", "rtx", "loc", "[", "<NUM_LIT>", "]", ";", "int", "i", "=", "<NUM_LIT>", ";", "int", "fp_regs", "=", "cum", "->", "fp_regs", ";", "int", "int_regs", "=", "cum", "->", "words", "+", "offset", ";", "int", "hfa_size", "=", "GET_MODE_SIZE", "(", "hfa_mode", ")", ";", "int", "byte_size", ";", "int", "args_byte_size", ";", "byte_size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "args_byte_size", "=", "int_regs", "*", "UNITS_PER_WORD", ";", "offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", ";", "(", "offset", "<", "byte_size", "&&", "fp_regs", "<", "MAX_ARGUMENT_SLOTS", "&&", "args_byte_size", "<", "(", "MAX_ARGUMENT_SLOTS", "*", "UNITS_PER_WORD", ")", ")", ";", "i", "++", ")", "{"], "File": "ia64", "Func": "ia64_function_arg_1", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 746, "Length": 252, "Cover_Rate": 0.3058252427184466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "config", "(", ")", ".", "options", "(", ")", ".", "hasNow", "(", ")", "&&", "file_format", "->", "hasGOT", "(", ")", ")", "||", "file_format", "->", "hasGOTPLT", "(", ")", ")", "{", "assert", "(", "m_pGOTPLT", "!=", "NULL", ")", ";", "if", "(", "LinkerConfig", "::", "DynObj", "==", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "m_pGOTPLT", "->", "applyGOT0", "(", "file_format", "->", "getDynamic", "(", ")", ".", "addr", "(", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "AArch64LDBackend", "Func": "doPostLayout", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 747, "Length": 68, "Cover_Rate": 0.5271317829457365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_MMX", ")", "cum", "->", "mmx_nregs", "=", "MMX_REGPARM_MAX", ";", "cum", "->", "warn_sse", "=", "true", ";", "cum", "->", "warn_mmx", "=", "true", ";", "cum", "->", "maybe_vaarg", "=", "false", ";", "if", "(", "fntype", "&&", "!", "TARGET_64BIT", ")", "{", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "{", "cum", "->", "nregs", "=", "<NUM_LIT>", ";", "cum", "->", "fastcall", "=", "<NUM_LIT>", ";", "}", "else", "cum", "->", "nregs", "=", "ix86_function_regparm", "(", "fntype", ",", "fndecl", ")", ";", "}", "cum", "->", "float_in_sse", "=", "ix86_function_sseregparm", "(", "fntype", ",", "fndecl", ")", ";", "if", "(", "cum", "->", "nregs", "||", "cum", "->", "mmx_nregs", "||", "cum", "->", "sse_nregs", ")", "{", "for", "(", "param", "=", "(", "fntype", ")", "?", "TYPE_ARG_TYPES", "(", "fntype", ")", ":", "<NUM_LIT>", ";", "param", "!=", "<NUM_LIT>", ";", "param", "=", "next_param", ")", "{", "next_param", "=", "TREE_CHAIN", "(", "param", ")", ";", "if", "(", "next_param", "==", "<NUM_LIT>", "&&", "TREE_VALUE", "(", "param", ")", "!=", "void_type_node", ")", "{"], "ground_truth": ["if", "(", "!", "TARGET_64BIT", ")", "{"], "File": "i3863", "Func": "init_cumulative_args", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 748, "Length": 152, "Cover_Rate": 0.41081081081081083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "current_function_saves_lr", "(", ")", "&&", "to", "==", "long_branch_regnum", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "crtl", "->", "is_leaf", "&&", "!", "df_regs_ever_live_p", "(", "to", ")", "&&", "visium_interrupt_function_p", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "visium", "Func": "visium_hard_regno_rename_ok", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 749, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPU", "=", "sys", "::", "getHostCPUName", "(", ")", ";", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "if", "(", "HasAVX", ")", "<ISA_LIT>SSELevel", "=", "NoMMXSSE", ";", "}", "else", "{", "AutoDetectSubtargetFeatures", "(", ")", ";", "if", "(", "Is64Bit", "&&", "!", "HasAVX", "&&", "<ISA_LIT>SSELevel", "<", "SSE2", ")", "<ISA_LIT>SSELevel", "=", "SSE2", ";", "}", "if", "(", "Is64Bit", ")", "{", "Has<ISA_LIT>_64", "=", "true", ";", "HasCMov", "=", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "Is64Bit", "||", "Has<ISA_LIT>_64", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "isTargetDarwin", "(", ")", "||", "Is64Bit", ")", "stackAlignment", "=", "<NUM_LIT>", ";"], "File": "X86Subtarget35", "Func": "X86Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 750, "Length": 108, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "uint64_t", "calculateMaxStackAlign", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "unsigned", "StackAlign", "=", "STI", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "if", "(", "ForceStackAlign", ")", "{", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "MaxAlign", "=", "(", "StackAlign", ">", "MaxAlign", ")", "?", "StackAlign", ":", "MaxAlign", ";"], "ground_truth": ["else", "if", "(", "MaxAlign", "<", "SlotSize", ")", "MaxAlign", "=", "SlotSize", ";"], "File": "X86FrameLowering109", "Func": "calculateMaxStackAlign", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 751, "Length": 113, "Cover_Rate": 0.9576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_scatter_base_wb_p_s32", "(", "uint32x4_t", "*", "__addr", ",", "const", "int", "__offset", ",", "int32x4_t", "__value", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["*", "__addr", "=", "__builtin_mve_vstrwq_scatter_base_wb_p_sv4si", "(", "*", "__addr", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve1___arm_vstrwq_scatter_base_wb_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 752, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "init_cumulative_args", "(", "struct", "sparc_args", "*", "cum", ",", "tree", "fntype", ",", "rtx", ",", "tree", ")", "{", "cum", "->", "words", "=", "<NUM_LIT>", ";", "cum", "->", "prototype_p", "=", "fntype", "&&", "prototype_p", "(", "fntype", ")", ";"], "ground_truth": ["cum", "->", "libcall_p", "=", "!", "fntype", ";"], "File": "sparc", "Func": "init_cumulative_args", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 753, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CS", ")", "return", "CS", ";", "if", "(", "(", "CS", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "CS", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "CS", ".", "getArgument", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "CS", ".", "getArgument", "(", "<NUM_LIT>", ")", ")", ")", "return", "CS", ";"], "ground_truth": ["return", "{", "}", ";"], "File": "TVMStoreCombine", "Func": "storeConstCallSite", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 754, "Length": 61, "Cover_Rate": 0.7349397590361446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "ground_truth": ["cum", "->", "nbytes", "+=", "(", "arg", ".", "promoted_size_in_bytes", "(", ")", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";"], "File": "mn10300", "Func": "mn10300_function_arg_advance", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 755, "Length": 26, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_54", "]", ";", "t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_76", "]", ";", "t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_10", "]", ";", "t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_32", "]", ";", "t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_54", "]", ";", "t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "permute_selectors", "[", "element_selector_76", "]", ";", "p", "=", "vec_splats", "(", "t", ".", "as_m64", ")", ";", "a", "=", "vec_splats", "(", "__A", ")", ";", "r", "=", "vec_perm", "(", "a", ",", "a", ",", "(", "__vector", "unsigned", "char", ")", "p", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "r", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_shuffle_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 756, "Length": 121, "Cover_Rate": 0.4820717131474104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsHazardFn", "=", "[", "this", ",", "Reg", ",", "TRI", "]", "(", "MachineInstr", "*", "MI", ")", "{", "int", "DataIdx", "=", "createsVALUHazard", "(", "*", "MI", ")", ";", "return", "DataIdx", ">=", "<NUM_LIT>", "&&", "TRI", "->", "regsOverlap", "(", "MI", "->", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ",", "Reg", ")", ";", "}", ";"], "ground_truth": ["int", "WaitStatesNeededForDef", "=", "VALUWaitStates", "-", "getWaitStatesSince", "(", "IsHazardFn", ")", ";"], "File": "GCNHazardRecognizer22", "Func": "checkVALUHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 757, "Length": 60, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", "||", "RegNo", "&", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "MCRegister", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "RISCVDisassembler22", "Func": "DecodeGPRPF64RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 758, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandBIT_CONVERT", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMISelLowering157", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 759, "Length": 176, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>COFFMCAsmInfoMicrosoft", "::", "<ISA_LIT>COFFMCAsmInfoMicrosoft", "(", ")", "{"], "ground_truth": ["AlignmentIsInBytes", "=", "false", ";"], "File": "ARMMCAsmInfo11", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 760, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "(", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "sparc_return_in_memory", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 761, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "findPointerConstIncrement", "(", "Addr", ".", "getNode", "(", ")", ",", "&", "Base", ",", "&", "CInc", ")", ")", "{", "unsigned", "Offset", "=", "getPointerConstIncrement", "(", "Addr", "->", "getOpcode", "(", ")", ",", "Base", ",", "CInc", ",", "DCI", ".", "DAG", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Base", "->", "use_begin", "(", ")", ",", "UE", "=", "Base", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Base", ".", "getResNo", "(", ")", "||", "User", "==", "Addr", ".", "getNode", "(", ")", "||", "User", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "SDValue", "UserInc", "=", "User", "->", "getOperand", "(", "UI", ".", "getOperandNo", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "UserOffset", "=", "getPointerConstIncrement", "(", "User", "->", "getOpcode", "(", ")", ",", "Base", ",", "UserInc", ",", "DCI", ".", "DAG", ")", ";", "if", "(", "!", "UserOffset", "||", "UserOffset", "<=", "Offset", ")", "continue", ";", "unsigned", "NewConstInc", "=", "UserOffset", "-", "Offset", ";", "SDValue", "NewInc", "=", "DCI", ".", "DAG", ".", "getConstant", "(", "NewConstInc", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "BaseUpdates", ".", "push_back", "(", "{", "User", ",", "NewInc", ",", "NewConstInc", "}", ")", ";", "}", "}", "unsigned", "NumValidUpd", "=", "BaseUpdates", ".", "size", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumValidUpd", ";", ")", "{", "BaseUpdateUser", "&", "User", "=", "BaseUpdates", "[", "I", "]", ";", "if", "(", "!", "isValidBaseUpdate", "(", "N", ",", "User", ".", "N", ")", ")", "{"], "ground_truth": ["--", "NumValidUpd", ";"], "File": "ARMISelLowering12", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 762, "Length": 249, "Cover_Rate": 0.4003215434083601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "!", "Binary", ")", "{", "MI", ".", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "int", "Size", "=", "Desc", ".", "Size", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "bool", "isBundled", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "isBundled", ")", "{"], "File": "PatmosMCCodeEmitter1", "Func": "encodeInstruction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 763, "Length": 113, "Cover_Rate": 0.6686390532544378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "aarch64_sve_in_loop_reduction_latency", "(", "vec_info", "*", "vinfo", ",", "stmt_vec_info", "stmt_info", ",", "tree", "vectype", ",", "const", "sve_vec_cost", "*", "sve_costs", ")", "{", "switch", "(", "aarch64_reduc_type", "(", "vinfo", ",", "stmt_info", ")", ")", "{", "case", "EXTRACT_LAST_REDUCTION", ":", "return", "sve_costs", "->", "clast_cost", ";", "case", "FOLD_LEFT_REDUCTION", ":", "switch", "(", "GET_MODE_INNER", "(", "TYPE_MODE", "(", "vectype", ")", ")", ")", "{"], "ground_truth": ["case", "E_HFmode", ":"], "File": "aarch641", "Func": "aarch64_sve_in_loop_reduction_latency", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 764, "Length": 56, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "(", "LoadVT", ".", "getVectorNumElements", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "EquivLoadVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LoadVT", ".", "getVectorElementType", "(", ")", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", "+", "<NUM_LIT>", ")", ";", "}", "}", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "EquivLoadVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getMemIntrinsicNode", "(", "IsIntrinsic", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "Opcode", ",", "DL", ",", "VTList", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Adjusted", "=", "adjustLoadValueTypeImpl", "(", "Load", ",", "LoadVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Adjusted", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "DL", ")", ";"], "File": "SIISelLowering10", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 765, "Length": 129, "Cover_Rate": 0.5633187772925764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{"], "ground_truth": ["return", "EndLoc", ";"], "File": "PPCAsmParser (2)", "Func": "getEndLoc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 766, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "i", ")", ")", ";", "Ops", ".", "push_back", "(", "V", ")", ";", "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";"], "ground_truth": ["SDValue", "BV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "FloatVT", ",", "Ops", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformBUILD_VECTORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 767, "Length": 75, "Cover_Rate": 0.3303964757709251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addSimpleCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "DumpAsm", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>JITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";", "if", "(", "DumpAsm", ")", "{", "assert", "(", "AsmPrinterCtor", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ",", "*", "this", ",", "OptLevel", ",", "true", ")", ")", ";"], "File": "X86TargetMachine40", "Func": "addSimpleCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 768, "Length": 70, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "matchRegisterNameAlias", "(", "StringRef", "Name", ",", "bool", "isVector", ")", "{", "unsigned", "RegNum", "=", "isVector", "?", "matchVectorRegName", "(", "Name", ")", ":", "MatchRegisterName", "(", "Name", ")", ";"], "ground_truth": ["RegKind", "Kind", "=", "isVector", "?", "RegKind", "::", "NeonVector", ":", "RegKind", "::", "Scalar", ";"], "File": "AArch64AsmParser59", "Func": "matchRegisterNameAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 769, "Length": 40, "Cover_Rate": 0.6779661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Width", "==", "<NUM_LIT>", ")", "return", "getLRForRMW8", "(", "PtrIsCap", ",", "Ordering", ")", ";", "if", "(", "Width", "==", "<NUM_LIT>", ")", "return", "getLRForRMW16", "(", "PtrIsCap", ",", "Ordering", ")", ";"], "ground_truth": ["if", "(", "Width", "==", "<NUM_LIT>", ")", "return", "getLRForRMW32", "(", "PtrIsCap", ",", "Ordering", ")", ";"], "File": "RISCVExpandAtomicPseudoInsts2", "Func": "getLRForRMW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 770, "Length": 42, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "matchVectorAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "getAddressOperands", "(", "AM", ",", "SDLoc", "(", "N", ")", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG (2)1", "Func": "selectVectorAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 771, "Length": 119, "Cover_Rate": 0.4817813765182186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "if", "(", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", "||", "CRBit", "==", "<STR_LIT>", ")", "Ret", "=", "<NUM_LIT>", ";", "assert", "(", "Ret", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "PPCInstrInfo (2)2", "Func": "getCRBitValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 772, "Length": 164, "Cover_Rate": 0.6776859504132231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "PrevInstIsLFENCE", "=", "true", ";", "continue", ";", "}", "if", "(", "MI", ".", "mayLoadOrStore", "(", ")", "&&", "!", "MI", ".", "isTerminator", "(", ")", ")", "{", "if", "(", "!", "PrevInstIsLFENCE", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "NumLFENCEsInserted", "++", ";", "Modified", "=", "true", ";", "}", "if", "(", "OneLFENCEPerBasicBlock", ")", "break", ";", "}", "if", "(", "MI", ".", "isTerminator", "(", ")", "&&", "FirstTerminator", "==", "nullptr", ")", "FirstTerminator", "=", "&", "MI", ";", "if", "(", "!", "MI", ".", "isBranch", "(", ")", "||", "OmitBranchLFENCEs", ")", "{"], "ground_truth": ["PrevInstIsLFENCE", "=", "false", ";"], "File": "X86SpeculativeExecutionSideEffectSuppression1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 773, "Length": 115, "Cover_Rate": 0.37216828478964403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableSaveRestore", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "enableSaveRestore", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 774, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";", "for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{", "if", "(", "R", ".", "second", ".", "IsDead", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo15", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 775, "Length": 75, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "switch_to_section", "(", "data_section", ")", ";"], "ground_truth": ["if", "(", "TARGET_LITTLE_ENDIAN", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "sh", "Func": "sh_file_start", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 776, "Length": 17, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "if", "(", "SDValue", "Extract", "=", "lowerShuffleOfExtractsAsVperm", "(", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Extract", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";"], "ground_truth": ["if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";"], "File": "X86ISelLowering (2)6", "Func": "lowerV2I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 777, "Length": 274, "Cover_Rate": 0.42946708463949845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "StackPtr", ")", ";", "else", "BasePtr", "=", "(", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Offset", "=", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", "+", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "setOffset", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo33", "Func": "eliminateFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 778, "Length": 183, "Cover_Rate": 0.7204724409448819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64BranchRelaxation", "Func": "isConditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 779, "Length": 31, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SparcInstrInfo1", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 780, "Length": 145, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "adds12ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 781, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InterleavedAccessGroup", "::", "isSupported", "(", ")", "const", "{", "VectorType", "*", "ShuffleVecTy", "=", "Shuffles", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", ";", "uint64_t", "ShuffleVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "ShuffleVecTy", ")", ";"], "ground_truth": ["Type", "*", "ShuffleEltTy", "=", "ShuffleVecTy", "->", "getVectorElementType", "(", ")", ";"], "File": "X86InterleavedAccess4", "Func": "isSupported", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 782, "Length": 41, "Cover_Rate": 0.43617021276595747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vqshrunbq_m_n_s16", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshrunbq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 783, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FirstInstrToMove", "!=", "SecondInstrToMove", ")", "MBB", "->", "splice", "(", "FirstTerminator", ",", "MBB", ",", "SecondInstrToMove", ")", ";", "MBB", "->", "splice", "(", "FirstTerminator", ",", "MBB", ",", "CRI", ".", "MI", ")", ";", "unsigned", "Opc", "=", "CRI", ".", "MI", "->", "getOpcode", "(", ")", ";", "bool", "InvertOrigBranch", ",", "InvertNewBranch", ",", "TargetIsFallThrough", ";", "computeBranchTargetAndInversion", "(", "Opc", ",", "Branch", "->", "getOpcode", "(", ")", ",", "UsingDef1", ",", "InvertNewBranch", ",", "InvertOrigBranch", ",", "TargetIsFallThrough", ")", ";", "MachineInstr", "*", "SplitCond", "=", "UsingDef1", "?", "CRI", ".", "CopyDefs", ".", "second", ":", "CRI", ".", "CopyDefs", ".", "first", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "InvertNewBranch", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "TargetIsFallThrough", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Branch", "->", "dump", "(", ")", ")", ";", "BlockSplitInfo", "BSI", "{", "Branch", ",", "SplitBefore", ",", "SplitCond", ",", "InvertNewBranch", ",", "InvertOrigBranch", ",", "TargetIsFallThrough", ",", "MBPI", ",", "CRI", ".", "MI", ",", "UsingDef1", "?", "CRI", ".", "CopyDefs", ".", "first", ":", "CRI", ".", "CopyDefs", ".", "second", "}", ";", "bool", "Changed", "=", "splitMBB", "(", "BSI", ")", ";", "if", "(", "Changed", ")", "{", "bool", "Input1CRlogical", "=", "CRI", ".", "TrueDefs", ".", "first", "&&", "isCRLogical", "(", "*", "CRI", ".", "TrueDefs", ".", "first", ")", ";", "bool", "Input2CRlogical", "=", "CRI", ".", "TrueDefs", ".", "second", "&&", "isCRLogical", "(", "*", "CRI", ".", "TrueDefs", ".", "second", ")", ";"], "ground_truth": ["if", "(", "Input1CRlogical", ")", "AllCRLogicalOps", ".", "push_back", "(", "createCRLogicalOpInfo", "(", "*", "CRI", ".", "TrueDefs", ".", "first", ")", ")", ";"], "File": "PPCReduceCRLogicals", "Func": "splitBlockOnBinaryCROp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 784, "Length": 240, "Cover_Rate": 0.3498542274052478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "SVal", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "SVal", "||", "SVal", "->", "getKind", "(", ")", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "false", ";", "StringRef", "Str", "=", "SVal", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ";", "char", "Prev", "=", "'\\0'", ";", "for", "(", "char", "c", ":", "Str", ")", "{", "if", "(", "c", "!=", "'i'", "&&", "c", "!=", "'o'", "&&", "c", "!=", "'r'", "&&", "c", "!=", "'w'", ")", "return", "false", ";"], "ground_truth": ["if", "(", "c", "<=", "Prev", ")", "return", "false", ";"], "File": "RISCVAsmParser (2)", "Func": "isFenceArg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 785, "Length": 88, "Cover_Rate": 0.5827814569536424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "(", "VT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Align", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "<ISA_LIT>FuncInfo", "->", "setUsesTOCBasePtr", "(", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", "||", "CModel", "==", "CodeModel", "::", "JITDefault", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";"], "File": "PPCFastISel4", "Func": "PPCMaterializeFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 786, "Length": 198, "Cover_Rate": 0.43231441048034935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Relocator", "::", "DWord", "helper_thumb32_cond_branch_upper", "(", "Relocator", "::", "DWord", "pUpper16", ",", "Relocator", "::", "DWord", "pOffset", ")", "{", "uint32_t", "sign", "=", "(", "(", "pOffset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "return", "(", "pUpper16", "&", "<NUM_LIT>", ")", "|", "(", "sign", "<<", "<NUM_LIT>", ")", "|", "(", "(", "pOffset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMRelocator", "Func": "helper_thumb32_cond_branch_upper", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 787, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFOffsetReloc", "OffsetReloc", ";", "OffsetReloc", ".", "Label", "=", "ORSym", ";", "OffsetReloc", ".", "OffsetNameOff", "=", "addString", "(", "IndexPattern", ")", ";", "OffsetReloc", ".", "TypeID", "=", "RootId", ";", "AccessOffsets", "[", "AccessPattern", ".", "str", "(", ")", "]", "=", "std", "::", "stoi", "(", "OffsetStr", ")", ";"], "ground_truth": ["OffsetRelocTable", "[", "SecNameOff", "]", ".", "push_back", "(", "OffsetReloc", ")", ";"], "File": "BTFDebug29", "Func": "generateOffsetReloc", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 788, "Length": 50, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ES0", "&&", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "decl", ")", "&&", "TREE_ADDRESSABLE", "(", "decl", ")", "&&", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "ADDR_SPACE_GENERIC", ")", "{", "tree", "type", "=", "TREE_TYPE", "(", "decl", ")", ";", "tree", "attr", "=", "TYPE_ATTRIBUTES", "(", "type", ")", ";", "int", "q", "=", "TYPE_QUALS_NO_ADDR_SPACE", "(", "type", ")", "|", "ENCODE_QUAL_ADDR_SPACE", "(", "ADDR_SPACE_FAR", ")", ";"], "ground_truth": ["TREE_TYPE", "(", "decl", ")", "=", "build_type_attribute_qual_variant", "(", "type", ",", "attr", ",", "q", ")", ";"], "File": "rl78", "Func": "rl78_insert_attributes", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 789, "Length": 75, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "SubRegMI2", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ")", ".", "addDef", "(", "SubToRegDef2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MachineInstr", "&", "BFM", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "SubToRegDef", ")", ".", "addUse", "(", "SubToRegDef2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "constrainSelectedInstRegOperands", "(", "SubRegMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "constrainSelectedInstRegOperands", "(", "SubRegMI2", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "constrainSelectedInstRegOperands", "(", "BFM", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64InstructionSelector", "Func": "selectMergeValues", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 790, "Length": 167, "Cover_Rate": 0.3901869158878505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "emitAtomicCmpSwap", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";"], "ground_truth": ["MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";"], "File": "OR1KISelLowering1", "Func": "emitAtomicCmpSwap", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 791, "Length": 176, "Cover_Rate": 0.43672456575682383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MemOps", "[", "i", "]", ".", "Position", "<", "Position", ")", "{", "Position", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}", "if", "(", "Loc", "!=", "MBB", ".", "begin", "(", ")", ")", "RS", "->", "forward", "(", "std", "::", "prev", "(", "Loc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer29", "Func": "AdvanceRS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 792, "Length": 55, "Cover_Rate": 0.4824561403508772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "GlobalBaseReg", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ".", "getNode", "(", ")", ";"], "File": "SparcISelDAGToDAG32", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 793, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "M88kAsmParser", "Func": "isPixelRot", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 794, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "val", "=", "INTVAL", "(", "first", ")", ";", "first_byte", "=", "val", "&", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "bytes", ";", "i", "++", ")", "{", "val", ">>=", "<NUM_LIT>", ";", "if", "(", "(", "val", "&", "<NUM_LIT>", ")", "!=", "first_byte", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "mips", "Func": "mips_const_vector_same_bytes_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 795, "Length": 48, "Cover_Rate": 0.4752475247524752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>GOT", "::", "getGPDispAddress", "(", ")", "const", "{"], "ground_truth": ["return", "addr", "(", ")", "+", "<ISA_LIT>GOTGpOffset", ";"], "File": "MipsGOT", "Func": "getGPDispAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 796, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "reg_", "!=", "NULL_RTX", "&&", "disp_", "!=", "INVALID_DISP", ";"], "ground_truth": ["}"], "File": "sh", "Func": "is_reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 797, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "<ISA_LIT>GISelActualAccessor", "*", "GISel", "=", "new", "<ISA_LIT>GISelActualAccessor", "(", ")", ";"], "ground_truth": ["GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "AMDGPUTargetMachine113", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 798, "Length": 66, "Cover_Rate": 0.32195121951219513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", "return", "false", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "break", ";", "}", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "X86InstrInfo", "Func": "isCoalescableExtInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 799, "Length": 120, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "isVGPRSpillingEnabled", "(", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", ")", "const", "{"], "ground_truth": ["return", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "||", "EnableVGPRSpilling", ";"], "File": "AMDGPUSubtarget (2)", "Func": "isVGPRSpillingEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 800, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MaskVT", ".", "bitsGT", "(", "Mask", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "newMaskVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MaskVT", ".", "getSizeInBits", "(", ")", ")", ";", "VMask", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "newMaskVT", ",", "Mask", ")", ")", ";", "}", "else", "{", "EVT", "BitcastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "Mask", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "VMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "BitcastVT", ",", "Mask", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeSelect", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "X86ISelLowering1", "Func": "getVectorMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 801, "Length": 195, "Cover_Rate": 0.5342465753424658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "CmpOpc", "=", "UseImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "CmpOpc", "=", "UseImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "needsExt", "=", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "<STR_LIT>", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "<STR_LIT>", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "<NUM_LIT>", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "<STR_LIT>", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "<STR_LIT>", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}"], "ground_truth": ["if", "(", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ")", ";"], "File": "ARMFastISel (2)3", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 802, "Length": 401, "Cover_Rate": 0.5255570117955439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "OffsetSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Fild", "=", "BuildFILD", "(", "Op", ",", "<STR_LIT>", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "return", "Fild", ";", "}", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", "}", ";"], "ground_truth": ["SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MMO", ")", ";"], "File": "X86ISelLowering170", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 803, "Length": 227, "Cover_Rate": 0.34603658536585363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Value", "*", "simplify<ISA_LIT>insertps", "(", "const", "IntrinsicInst", "&", "II", ",", "InstCombiner", "::", "BuilderTy", "&", "Builder", ")", "{", "auto", "*", "CInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CInt", ")", "return", "nullptr", ";", "auto", "*", "VecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", ";", "assert", "(", "VecTy", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint8_t", "Imm", "=", "CInt", "->", "getZExtValue", "(", ")", ";", "uint8_t", "ZMask", "=", "Imm", "&", "<NUM_LIT>", ";", "uint8_t", "DestLane", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "SourceLane", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "ConstantAggregateZero", "*", "ZeroVector", "=", "ConstantAggregateZero", "::", "get", "(", "VecTy", ")", ";", "if", "(", "ZMask", "==", "<NUM_LIT>", ")", "return", "ZeroVector", ";", "int", "ShuffleMask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Value", "*", "V1", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ZMask", ")", "{", "if", "(", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "==", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "||", "(", "ZMask", "&", "(", "<NUM_LIT>", "<<", "DestLane", ")", ")", ")", "{", "V1", "=", "ZeroVector", ";", "ShuffleMask", "[", "DestLane", "]", "=", "SourceLane", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "(", "ZMask", ">>", "i", ")", "&", "<NUM_LIT>", ")", "ShuffleMask", "[", "i", "]", "=", "i", "+", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "X86InstCombineIntrinsic", "Func": "simplifyX86insertps", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 804, "Length": 240, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TARGET_ALTIVEC", "&&", "!", "TARGET_VSX", ")", "||", "(", "TARGET_VSX", "&&", "!", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", ")", "return", "altivec_builtin_mask_for_load", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "rs6000_builtin_mask_for_load", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 805, "Length": 23, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemOffs64_32", "(", ")", "const", "{"], "ground_truth": ["return", "isMemOffs", "(", ")", "&&", "Mem", ".", "ModeSize", "==", "<NUM_LIT>", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", ";"], "File": "X86Operand (2)", "Func": "isMemOffs64_32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 806, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Exp", "=", "extractF64Exponent", "(", "Hi", ",", "B", ")", ";", "const", "unsigned", "FractBits", "=", "<NUM_LIT>", ";", "const", "auto", "SignBitMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "UINT32_C", "(", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "auto", "SignBit", "=", "B", ".", "buildAnd", "(", "S32", ",", "Hi", ",", "SignBitMask", ")", ";", "const", "auto", "FractMask", "=", "B", ".", "buildConstant", "(", "S64", ",", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "FractBits", ")", "-", "<NUM_LIT>", ")", ";", "const", "auto", "Zero32", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "SignBit64", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Zero32", ",", "SignBit", "}", ")", ";", "auto", "Shr", "=", "B", ".", "buildAShr", "(", "S64", ",", "FractMask", ",", "Exp", ")", ";", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";", "auto", "FiftyOne", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "<NUM_LIT>", ")", ";", "auto", "ExpLt0", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SLT", ",", "S1", ",", "Exp", ",", "Zero32", ")", ";", "auto", "ExpGt51", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SGT", ",", "S1", ",", "Exp", ",", "FiftyOne", ")", ";"], "ground_truth": ["auto", "Tmp1", "=", "B", ".", "buildSelect", "(", "S64", ",", "ExpLt0", ",", "SignBit64", ",", "Tmp0", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 807, "Length": 205, "Cover_Rate": 0.6119402985074627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshrnd_n_u64", "(", "uint64_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_uqrshrn_ndi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqrshrnd_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 808, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsertNOPLoad", "=", "false", ";", "FixAllFDIVSQRT", "=", "false", ";", "DetectRoundChange", "=", "false", ";", "HasLeonCycleCounter", "=", "false", ";", "std", "::", "string", "CPUName", "=", "std", "::", "string", "(", "CPU", ")", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "(", "Is64Bit", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "CPUName", ",", "FS", ")", ";", "if", "(", "!", "IsV9", ")", "UsePopc", "=", "false", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "SparcSubtarget13", "Func": "initializeSubtargetDependencies", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 809, "Length": 69, "Cover_Rate": 0.4859154929577465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "v2x", "(", "R", ")", ";", "if", "(", "Idx", ">=", "Bits", ".", "size", "(", ")", ")", "return", "false", ";", "return", "Bits", ".", "test", "(", "Idx", ")", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify20", "Func": "has", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 810, "Length": 30, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Module", "*", "M", "=", "MMI", "->", "getModule", "(", ")", ";", "for", "(", "const", "GlobalVariable", "&", "Global", ":", "M", "->", "globals", "(", ")", ")", "{", "StringRef", "SecName", ";", "if", "(", "Global", ".", "hasSection", "(", ")", ")", "{", "SecName", "=", "Global", ".", "getSection", "(", ")", ";", "}", "else", "if", "(", "Global", ".", "hasInitializer", "(", ")", ")", "{", "if", "(", "Global", ".", "isConstant", "(", ")", ")", "SecName", "=", "<STR_LIT>", ";", "else", "SecName", "=", "Global", ".", "getInitializer", "(", ")", "->", "isZeroValue", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "if", "(", "ProcessingMapDef", "!=", "SecName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "SecName", "==", "<STR_LIT>", "&&", "Global", ".", "hasPrivateLinkage", "(", ")", "&&", "DataSecEntries", ".", "find", "(", "std", "::", "string", "(", "SecName", ")", ")", "==", "DataSecEntries", ".", "end", "(", ")", ")", "{", "SectionKind", "GVKind", "=", "TargetLoweringObjectFile", "::", "getKindForGlobal", "(", "&", "Global", ",", "Asm", "->", "TM", ")", ";", "if", "(", "!", "GVKind", ".", "isMergeableCString", "(", ")", "&&", "!", "GVKind", ".", "isMergeableConst", "(", ")", ")", "{", "DataSecEntries", "[", "std", "::", "string", "(", "SecName", ")", "]", "=", "std", "::", "make_unique", "<", "BTFKindDataSec", ">", "(", "Asm", ",", "std", "::", "string", "(", "SecName", ")", ")", ";", "}", "}", "SmallVector", "<", "DIGlobalVariableExpression", "*", ",", "<NUM_LIT>", ">", "GVs", ";", "Global", ".", "getDebugInfo", "(", "GVs", ")", ";", "if", "(", "GVs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "uint32_t", "GVTypeId", "=", "<NUM_LIT>", ";", "DIGlobalVariable", "*", "DIGlobal", "=", "nullptr", ";", "for", "(", "auto", "*", "GVE", ":", "GVs", ")", "{", "DIGlobal", "=", "GVE", "->", "getVariable", "(", ")", ";", "if", "(", "SecName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "visitMapDefType", "(", "DIGlobal", "->", "getType", "(", ")", ",", "GVTypeId", ")", ";", "else", "visitTypeEntry", "(", "DIGlobal", "->", "getType", "(", ")", ",", "GVTypeId", ",", "false", ",", "false", ")", ";", "break", ";", "}", "auto", "Linkage", "=", "Global", ".", "getLinkage", "(", ")", ";", "if", "(", "Linkage", "!=", "GlobalValue", "::", "InternalLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "ExternalLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "WeakAnyLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "WeakODRLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "ExternalWeakLinkage", ")", "continue", ";", "uint32_t", "GVarInfo", ";"], "ground_truth": ["if", "(", "Linkage", "==", "GlobalValue", "::", "InternalLinkage", ")", "{"], "File": "BTFDebug12", "Func": "processGlobals", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 811, "Length": 341, "Cover_Rate": 0.6245421245421245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "REG_P", "(", "new_entry", ".", "cstore", ".", "set_src", "(", ")", ")", ")", "{", "new_entry", ".", "cstore_reg_reg_copies", ".", "push_back", "(", "new_entry", ".", "cstore", ")", ";", "reg", "=", "new_entry", ".", "cstore", ".", "set_src", "(", ")", ";", "i", "=", "new_entry", ".", "cstore", ".", "insn", ";", "log_msg", "(", "<STR_LIT>", ")", ";", "log_rtx", "(", "reg", ")", ";", "log_msg", "(", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "log_return", "(", "other_set_found", ",", "<STR_LIT>", ")", ";", "gcc_assert", "(", "new_entry", ".", "cstore_type", "!=", "cstore_unknown", ")", ";", "log_msg", "(", "<STR_LIT>", ")", ";", "new_entry", ".", "setcc", "=", "find_set_of_reg_bb", "(", "m_ccreg", ",", "prev_nonnote_nondebug_insn_bb", "(", "new_entry", ".", "cstore", ".", "insn", ")", ")", ";"], "ground_truth": ["if", "(", "new_entry", ".", "setcc", ".", "set_src", "(", ")", "==", "NULL_RTX", ")", "log_return", "(", "set_found", ",", "<STR_LIT>", ")", ";"], "File": "sh", "Func": "treg_combine_record_set_of_reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 812, "Length": 122, "Cover_Rate": 0.3685800604229607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "iss8_0Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 813, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_punpckhwd_s", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "punpckhwd_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 814, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOT_PREL", "=", "!", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "||", "GV", "->", "hasLocalLinkage", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "UseGOT_PREL", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering (2)2", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 815, "Length": 350, "Cover_Rate": 0.7743362831858407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "current_function_uses_pic_offset_table", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_EQUAL", ",", "orig", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "orig", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "pic_offset_table_rtx", ")", "return", "orig", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "return", "orig", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "!", "no_new_pseudos", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "base", "=", "legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "reg", ")", ";", "offset", "=", "legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "base", "==", "reg", "?", "<NUM_LIT>", ":", "reg", ")", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "{", "if", "(", "!", "arm_legitimate_index_p", "(", "mode", ",", "offset", ",", "SET", ",", "<NUM_LIT>", ")", ")", "{", "gcc_assert", "(", "!", "no_new_pseudos", ")", ";", "offset", "=", "force_reg", "(", "Pmode", ",", "offset", ")", ";", "}", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "return", "plus_constant", "(", "base", ",", "INTVAL", "(", "offset", ")", ")", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "||", "TARGET_SOFT_FLOAT", ")", ")", "{", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "base", ",", "offset", ")", ")", ";", "return", "reg", ";", "}"], "ground_truth": ["return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "offset", ")", ";"], "File": "arm3", "Func": "legitimize_pic_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 816, "Length": 296, "Cover_Rate": 0.6053169734151329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "hasAGPRs", "(", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "R", ")", ")", ")", "continue", ";", "unsigned", "ShiftedBank", "=", "Bank", ";", "if", "(", "Bank", "!=", "-", "<NUM_LIT>", "&&", "R", "==", "Reg", "&&", "Op", ".", "getSubReg", "(", ")", ")", "{", "unsigned", "Offset", "=", "TRI", "->", "getChannelFromSubReg", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "LaneBitmask", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "Offset", "&&", "Bank", "<", "NUM_VGPR_BANKS", ")", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "(", "Bank", "+", "Offset", ")", "%", "NUM_VGPR_BANKS", ";", "}", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "&&", "Bank", ">=", "SGPR_BANK_OFFSET", ")", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", "/", "<NUM_LIT>", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "ShiftedBank", "=", "SGPR_BANK_OFFSET", "+", "(", "Bank", "-", "SGPR_BANK_OFFSET", "+", "(", "Offset", ">>", "<NUM_LIT>", ")", ")", "%", "NUM_SGPR_BANKS", ";", "}", "}"], "ground_truth": ["uint32_t", "Mask", "=", "getRegBankMask", "(", "R", ",", "Op", ".", "getSubReg", "(", ")", ",", "(", "Reg", "==", "R", ")", "?", "ShiftedBank", ":", "-", "<NUM_LIT>", ")", ";"], "File": "GCNRegBankReassign11", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 817, "Length": 201, "Cover_Rate": 0.6165644171779141, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "addImm1_32Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 818, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseScaled", "=", "false", ";", "ScaleFactor", "=", "<NUM_LIT>", ";", "}", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "unsigned", "Opc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "bool", "VTIsi1", "=", "false", ";", "bool", "UseRegOffset", "=", "Addr", ".", "isRegBase", "(", ")", "&&", "!", "Addr", ".", "getOffset", "(", ")", "&&", "Addr", ".", "getReg", "(", ")", "&&", "Addr", ".", "getOffsetReg", "(", ")", ";", "unsigned", "Idx", "=", "UseRegOffset", "?", "<NUM_LIT>", ":", "UseScaled", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "Idx", "++", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "VTIsi1", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";"], "File": "AArch64FastISel56", "Func": "emitLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 819, "Length": 274, "Cover_Rate": 0.45666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "sparc", ",", "true", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "sparcv9", ",", "true", ">", "Y", "(", "The<ISA_LIT>V9Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "sparcel", ",", "true", ">", "Z", "(", "The<ISA_LIT>elTarget", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "SparcTargetInfo (2)", "Func": "LLVMInitializeSparcTargetInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 820, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "InArgFIRange", "(", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "MaxCallFrameSize", "(", "<NUM_LIT>", ")", ",", "EmitNOAT", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction34", "Func": "MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 821, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Upper", "=", "IdxVal", ">=", "NumElems", "/", "<NUM_LIT>", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ",", "N1", ",", "DAG", ".", "getConstant", "(", "Upper", "?", "IdxVal", "-", "NumElems", "/", "<NUM_LIT>", ":", "IdxVal", ",", "<STR_LIT>", ")", ")", ";", "return", "Insert128BitVector", "(", "N0", ",", "V", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "LowerINSERT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering233", "Func": "LowerINSERT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 822, "Length": 187, "Cover_Rate": 0.5532544378698225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tryParseProcIFlagsOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "assert", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "IFlagsStr", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "IFlags", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "IFlagsStr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Flag", "=", "StringSwitch", "<", "unsigned", ">", "(", "IFlagsStr", ".", "substr", "(", "i", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "Flag", "==", "~", "<NUM_LIT>", "||", "(", "IFlags", "&", "Flag", ")", ")", "return", "MatchOperand_NoMatch", ";", "IFlags", "|=", "Flag", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "tryParseProcIFlagsOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 823, "Length": 152, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_AAPCS_BASED", "&&", "arm_pcs_default", "!=", "ARM_PCS_AAPCS", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "{"], "ground_truth": ["if", "(", "arm_libcall_uses_aapcs_base", "(", "libcall", ")", ")", "return", "gen_rtx_REG", "(", "mode", ",", "ARG_REGISTER", "(", "<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "arm_libcall_value", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 824, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vec_set_v2di", "(", "(", "__v2di", ")", "__D", ",", "__S", ",", "__N", ")", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_insert_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 825, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vctp16q_mhi", "(", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vctp16q_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 826, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HalfArg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "HalfArg", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "HalfArg", ".", "getNode", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Iterations", ";", "++", "i", ")", "{", "SDValue", "NewEst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Est", ",", "Est", ")", ";", "DCI", ".", "AddToWorklist", "(", "NewEst", ".", "getNode", "(", ")", ")", ";", "NewEst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "HalfArg", ",", "NewEst", ")", ";", "DCI", ".", "AddToWorklist", "(", "NewEst", ".", "getNode", "(", ")", ")", ";", "NewEst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FPThreeHalves", ",", "NewEst", ")", ";", "DCI", ".", "AddToWorklist", "(", "NewEst", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["Est", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Est", ",", "NewEst", ")", ";"], "File": "PPCISelLowering (2)", "Func": "DAGCombineFastRecipFSQRT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 827, "Length": 145, "Cover_Rate": 0.34360189573459715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nios2_custom_check_insns", "(", ")", ";", "return", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_valid_target_attribute_tree", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 828, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "unsigned", ">", "FirstMaskArgument", ";", "if", "(", "Subtarget", ".", "hasStdExtV", "(", ")", ")", "FirstMaskArgument", "=", "preAssignMask", "(", "Ins", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ")", "{", "MVT", "ArgVT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "<STR_LIT>", "ArgFlags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "Type", "*", "ArgTy", "=", "nullptr", ";", "if", "(", "IsRet", ")", "ArgTy", "=", "FType", "->", "getReturnType", "(", ")", ";", "else", "if", "(", "Ins", "[", "i", "]", ".", "isOrigArg", "(", ")", ")", "ArgTy", "=", "FType", "->", "getParamType", "(", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", ")", ";"], "ground_truth": ["<STR_LIT>", "ABI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetABI", "(", ")", ";"], "File": "RISCVISelLowering1", "Func": "analyzeInputArgs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 829, "Length": 118, "Cover_Rate": 0.4777327935222672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "isAM4", "&&", "Offset", "==", "-", "<NUM_LIT>", "*", "(", "int", ")", "NumRegs", ")", "Mode", "=", "<STR_LIT>", ";", "else", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "if", "(", "NumRegs", "<=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "<NUM_LIT>", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "<STR_LIT>", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "BaseOpc", "=", "<STR_LIT>", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "<STR_LIT>", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "ImmedOffset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDPR", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "bool", "isDef", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ")", ";", "MachineInstrBuilder", "MIB", "=", "(", "isAM4", ")", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "<STR_LIT>", "(", "Mode", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "Base", ",", "false", ",", "false", ",", "BaseKill", ")", ".", "addImm", "(", "<STR_LIT>", "(", "Mode", ",", "false", ",", "isDPR", "?", "NumRegs", "<<", "<NUM_LIT>", ":", "NumRegs", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "MIB", "=", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "isDef", ",", "false", ",", "Regs", "[", "i", "]", ".", "second", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer65", "Func": "mergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 830, "Length": 352, "Cover_Rate": 0.6730401529636711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addLOHDirective", "(", "MCLOHType", "Kind", ",", "MILOHArgs", "Args", ")", "{", "LOHContainerSet", ".", "push_back", "(", "MILOHDirective", "(", "Kind", ",", "Args", ")", ")", ";", "LOHRelated", ".", "insert", "(", "Args", ".", "begin", "(", ")", ",", "Args", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "addLOHDirective", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 831, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "<ISA_LIT>IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 832, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op1", "=", "frv_read_argument", "(", "call", ",", "<NUM_LIT>", ")", ";", "target", "=", "frv_legitimize_target", "(", "icode", ",", "target", ")", ";", "op0", "=", "frv_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "op1", "=", "frv_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ")", ";"], "ground_truth": ["if", "(", "!", "pat", ")", "return", "NULL_RTX", ";"], "File": "frv", "Func": "frv_expand_binop_builtin", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 833, "Length": 63, "Cover_Rate": 0.63, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "mem_left", "=", "mem_hi", ";", "mem_right", "=", "mem_lo", ";", "}", "if", "(", "sign", ")", "{", "emit_insn", "(", "gen_zero_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "dest_reg", ")", ",", "mem_right", ")", ")", ";", "emit_insn", "(", "gen_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "left", ")", ",", "mem_left", ")", ")", ";", "emit_insn", "(", "gen_insv", "(", "gen_lowpart", "(", "DImode", ",", "dest_reg", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "gen_lowpart", "(", "DImode", ",", "left", ")", ")", ")", ";", "}", "else", "{", "rtx", "right", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_zero_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "right", ")", ",", "mem_right", ")", ")", ";", "emit_insn", "(", "gen_zero_extendqidi2", "(", "gen_lowpart", "(", "DImode", ",", "left", ")", ",", "mem_left", ")", ")", ";", "emit_insn", "(", "gen_insn_v1int_l", "(", "gen_lowpart", "(", "DImode", ",", "dest_reg", ")", ",", "gen_lowpart", "(", "DImode", ",", "left", ")", ",", "gen_lowpart", "(", "DImode", ",", "right", ")", ")", ")", ";", "}", "return", ";", "}", "mema", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "addr_lo", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "byte_offset", ")", ")", ";", "mem_lo", "=", "change_address", "(", "mem", ",", "mode", ",", "gen_rtx_AND", "(", "GET_MODE", "(", "mema", ")", ",", "addr_lo", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem_lo", ",", "<NUM_LIT>", ")", ";", "last_byte_offset", "=", "(", "bit_offset", "+", "bitsize", "-", "<NUM_LIT>", ")", "/", "BITS_PER_UNIT", ";", "addr_hi", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "last_byte_offset", ")", ")", ";", "mem_hi", "=", "change_address", "(", "mem", ",", "mode", ",", "gen_rtx_AND", "(", "GET_MODE", "(", "mema", ")", ",", "addr_hi", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem_hi", ",", "<NUM_LIT>", ")", ";", "if", "(", "bitsize", "==", "<NUM_LIT>", ")", "{", "addr_lo", "=", "make_safe_from", "(", "addr_lo", ",", "dest_reg", ")", ";", "wide_result", "=", "dest_reg", ";"], "ground_truth": ["}"], "File": "tilegx3", "Func": "tilegx_expand_unaligned_load", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 834, "Length": 288, "Cover_Rate": 0.5393258426966292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmp_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 835, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DCFunction", "::", "<ISA_LIT>DCFunction", "(", "DCModule", "&", "DCM", ",", "const", "MCFunction", "&", "MCF", ")", ":", "DCFunction", "(", "DCM", ",", "MCF", ")", "{"], "ground_truth": ["}"], "File": "X86DCFunction", "Func": "X86DCFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 836, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "w0", "==", "<NUM_LIT>", "&&", "(", "TARGET_H8300", "?", "(", "code", "==", "AND", ")", ":", "(", "code", "!=", "IOR", ")", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "&&", "(", "b0", "!=", "<NUM_LIT>", ")", "&&", "(", "b1", "!=", "<NUM_LIT>", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "b0", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "if", "(", "b1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "if", "(", "w1", "==", "<NUM_LIT>", "&&", "(", "TARGET_H8300", "?", "(", "code", "==", "AND", ")", ":", "(", "code", "!=", "IOR", ")", ")", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "&&", "code", "==", "IOR", "&&", "w1", "==", "<NUM_LIT>", "&&", "(", "w0", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "&&", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", "{", "length", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_H8300H", "||", "TARGET_H8300S", ")", "{", "if", "(", "w1", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "b2", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "if", "(", "b3", "!=", "<NUM_LIT>", ")", "length", "+=", "<NUM_LIT>", ";", "}", "}", "break", ";"], "ground_truth": ["default", ":"], "File": "h83003", "Func": "compute_logical_op_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 837, "Length": 210, "Cover_Rate": 0.3583617747440273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsVarArg", "=", "MF", ".", "getFunction", "(", ")", "->", "isVarArg", "(", ")", ";", "if", "(", "IsVarArg", ")", "for", "(", "unsigned", "I", "=", "MFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", "[", "I", "]", ")", ";", "if", "(", "!", "MF", ".", "getMMI", "(", ")", ".", "getLandingPads", "(", ")", ".", "empty", "(", ")", ")", "{", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "HasFP", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "MFFrame", ".", "hasCalls", "(", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";"], "File": "SystemZFrameLowering2", "Func": "determineCalleeSaves", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 838, "Length": 193, "Cover_Rate": 0.7366412213740458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "{", "if", "(", "!", "FP_REG_P", "(", "regno", "+", "nregs", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_COMPLEX_FLOAT", ")", "return", "false", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ">", "UNITS_PER_FP_REG", "||", "(", "!", "call_used_regs", "[", "regno", "]", "&&", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ">", "UNITS_PER_FP_ARG", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_hard_regno_mode_ok_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 839, "Length": 72, "Cover_Rate": 0.4585987261146497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MBBI", "!=", "Entry", "->", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "bool", "RemovedAllMTVRSAVEs", "=", "true", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "empty", "(", ")", "&&", "I", "->", "back", "(", ")", ".", "isReturn", "(", ")", ")", "{", "bool", "FoundIt", "=", "false", ";", "for", "(", "MBBI", "=", "I", "->", "end", "(", ")", ";", "MBBI", "!=", "I", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MBBI", "->", "eraseFromParent", "(", ")", ";", "FoundIt", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["RemovedAllMTVRSAVEs", "&=", "FoundIt", ";"], "File": "PPCFrameLowering", "Func": "RemoveVRSaveCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 840, "Length": 136, "Cover_Rate": 0.5787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";"], "ground_truth": ["SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";"], "File": "MSP430ISelLowering41", "Func": "LowerCall", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 841, "Length": 69, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_movemask_epi8", "(", "__m128i", "__A", ")", "{", "return", "__builtin_ia32_pmovmskb128", "(", "(", "__v16qi", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_movemask_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 842, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_MIN_VLEN", "==", "<NUM_LIT>", ")", "return", "mode_vtype_infos", ".", "ratio_for_min_vlen32", "[", "mode", "]", ";", "else", "return", "mode_vtype_infos", ".", "ratio_for_min_vlen64", "[", "mode", "]", ";"], "ground_truth": ["}"], "File": "riscv-v", "Func": "get_ratio", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 843, "Length": 24, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SPUISelLowering13", "Func": "getTargetNodeName", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 844, "Length": 102, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "RegsNeeded", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "<STR_LIT>", ";", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "int", "CurRegEnc", "=", "FirstRegEnc", "-", "<NUM_LIT>", ";", "CurRegEnc", ">=", "<NUM_LIT>", "&&", "RegsNeeded", ";", "--", "CurRegEnc", ")", "{", "unsigned", "CurReg", "=", "RegClass", "->", "getRegister", "(", "CurRegEnc", ")", ";", "if", "(", "IsT1PushPop", "&&", "CurRegEnc", ">", "TRI", "->", "getEncodingValue", "(", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "!", "IsPop", ")", "{", "RegList", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "CurReg", ",", "false", ",", "false", ",", "false", ",", "false", ",", "true", ")", ")", ";", "--", "RegsNeeded", ";", "continue", ";", "}", "if", "(", "isCalleeSavedRegister", "(", "CurReg", ",", "CSRegs", ")", "||", "MI", "->", "getParent", "(", ")", "->", "computeRegisterLiveness", "(", "TRI", ",", "CurReg", ",", "MI", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{"], "ground_truth": ["if", "(", "IsVFPPushPop", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo128", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 845, "Length": 339, "Cover_Rate": 0.5916230366492147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Count", "=", "SizeVal", "/", "UBytes", ";"], "ground_truth": ["BytesLeft", "=", "SizeVal", "%", "UBytes", ";"], "File": "X86SelectionDAGInfo12", "Func": "RepMovsRepeats", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 846, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveEven", "(", "SMLoc", "L", ")", "{", "const", "MCSection", "*", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Section", ")", "{", "getStreamer", "(", ")", ".", "InitSections", "(", ")", ";", "Section", "=", "getStreamer", "(", ")", ".", "getCurrentSection", "(", ")", ".", "first", ";", "}", "assert", "(", "Section", "&&", "<STR_LIT>", ")", ";", "if", "(", "Section", "->", "UseCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "else", "getStreamer", "(", ")", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser122", "Func": "parseDirectiveEven", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 847, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SPExcessSpillOffset", "=", "SinglePathFIs", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosMachineFunctionInfo", "Func": "startSinglePathExcessSpill", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 848, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "lg2", "=", "SplatValue", ".", "countTrailingZeros", "(", ")", ";", "SDValue", "Sz", "=", "DAG", ".", "getConstant", "(", "EltTy", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SGN", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "Sz", ",", "DAG", ")", ";", "SDValue", "Amt", "=", "DAG", ".", "getConstant", "(", "EltTy", ".", "getSizeInBits", "(", ")", "-", "lg2", ",", "<STR_LIT>", ")", ";", "SDValue", "SRL", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SGN", ",", "Amt", ",", "DAG", ")", ";", "SDValue", "ADD", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "SRL", ")", ";", "SDValue", "Lg2Amt", "=", "DAG", ".", "getConstant", "(", "lg2", ",", "<STR_LIT>", ")", ";", "SDValue", "SRA", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ADD", ",", "Lg2Amt", ",", "DAG", ")", ";", "if", "(", "SplatValue", ".", "isNonNegative", "(", ")", ")", "return", "SRA", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "NumElts", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "EltTy", ")", ")", ";"], "File": "X86ISelLowering233", "Func": "LowerSDIV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 849, "Length": 160, "Cover_Rate": 0.4383561643835616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_DIV", ":", "if", "(", "get_attr_size", "(", "insn", ")", "==", "SIZE_32", ")", "return", "true", ";", "else", "break", ";", "default", ":", "break", ";", "}", "break", ";", "case", "PROCESSOR_POWER7", ":", "type", "=", "get_attr_type", "(", "insn", ")", ";", "switch", "(", "type", ")", "{", "case", "TYPE_ISYNC", ":", "case", "TYPE_SYNC", ":", "case", "TYPE_LOAD_L", ":", "case", "TYPE_STORE_C", ":", "return", "true", ";", "case", "TYPE_LOAD", ":", "if", "(", "get_attr_sign_extend", "(", "insn", ")", "==", "SIGN_EXTEND_YES", "&&", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "return", "true", ";", "else", "break", ";", "case", "TYPE_STORE", ":", "if", "(", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", "&&", "get_attr_indexed", "(", "insn", ")", "==", "INDEXED_YES", ")", "return", "true", ";", "else", "break", ";", "default", ":", "break", ";", "}", "break", ";", "case", "PROCESSOR_POWER8", ":", "type", "=", "get_attr_type", "(", "insn", ")", ";", "switch", "(", "type", ")", "{", "case", "TYPE_MFCR", ":", "case", "TYPE_MTCR", ":", "case", "TYPE_ISYNC", ":", "case", "TYPE_SYNC", ":", "case", "TYPE_LOAD_L", ":", "case", "TYPE_STORE_C", ":"], "ground_truth": ["return", "true", ";"], "File": "powerpcspe", "Func": "insn_must_be_last_in_group", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 850, "Length": 148, "Cover_Rate": 0.3894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImmTy", "(", "ImmTyGprIdxMode", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isGPRIdxMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 851, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Cst", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["unsigned", "Val", "=", "Cst", "->", "getZExtValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 852, "Length": 56, "Cover_Rate": 0.4409448818897638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "if", "(", "(", "needsStackRealignment", "(", "MF", ")", "&&", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "||", "MF", ".", "hasMSInlineAsm", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo21", "Func": "hasBasePointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 853, "Length": 47, "Cover_Rate": 0.7966101694915254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "TM", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin64_Altivec_SaveList", ":", "CSR_Darwin64_SaveList", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_Darwin32_Altivec_SaveList", ":", "CSR_Darwin32_SaveList", ")", ";", "if", "(", "TM", ".", "is<ISA_LIT>64", "(", ")", "&&", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_SRV464_TLS_PE_SaveList", ";", "bool", "SaveR2", "=", "MF", "->", "getRegInfo", "(", ")", ".", "isAllocatable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Cold", ")", "{"], "File": "PPCRegisterInfo27", "Func": "getCalleeSavedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 854, "Length": 95, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_MISC", ")", "==", "RS6000_BTM_P9_MISC", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_HARD_FLOAT", "|", "RS6000_BTM_LDBL128", ")", ")", "==", "(", "RS6000_BTM_HARD_FLOAT", "|", "RS6000_BTM_LDBL128", ")", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HARD_FLOAT", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_FLOAT128_HW", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_FLOAT128", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_POPCNTD", "|", "RS6000_BTM_POWERPC64", ")", ")", "==", "(", "RS6000_BTM_POPCNTD", "|", "RS6000_BTM_POWERPC64", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "name", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "error", "(", "<STR_LIT>", ",", "name", ")", ";"], "File": "rs60007", "Func": "rs6000_invalid_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 855, "Length": 149, "Cover_Rate": 0.3363431151241535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "size", "=", "tree_to_uhwi", "(", "TYPE_SIZE_UNIT", "(", "type", ")", ")", ";", "if", "(", "size", "==", "GET_MODE_SIZE", "(", "TImode", ")", ")", "return", "GET_MODE_BITSIZE", "(", "maybe_split_mode", "(", "TImode", ")", ")", ";", "}", "return", "basic_align", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_data_alignment", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 856, "Length": 35, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Index", "=", "AM", ".", "IndexReg", ";", "if", "(", "getSymbolicDisplacement", "(", "AM", ",", "SDLoc", "(", "N", ")", ",", "Disp", ")", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Disp", "=", "getI8Imm", "(", "AM", ".", "Disp", ",", "SDLoc", "(", "N", ")", ")", ";"], "File": "M68kISelDAGToDAG", "Func": "SelectPCI", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 857, "Length": 71, "Cover_Rate": 0.4176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "<NUM_LIT>", ")", ",", "II", "(", "<NUM_LIT>", ")", ",", "TD", "(", "<NUM_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "<NUM_LIT>", ")", ",", "MJTEs", "(", "<NUM_LIT>", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "MipsCodeEmitter17", "Func": "MipsCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 858, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "if", "(", "auto", "*", "F", "=", "CI", "->", "getCalledFunction", "(", ")", ")", "if", "(", "F", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZTargetTransformInfo", "Func": "isBswapIntrinsicCall", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 859, "Length": 57, "Cover_Rate": 0.8142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get<ISA_LIT>TargetMachine", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "addPass", "(", "&", "LiveVariablesID", ")", ";", "addPass", "(", "create<ISA_LIT>TLSDynamicCallPass", "(", ")", ")", ";", "}", "if", "(", "EnableExtraTOCRegDeps", ")", "addPass", "(", "create<ISA_LIT>TOCRegDepsPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "MachinePipelinerID", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine40", "Func": "addPreRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 860, "Length": 53, "Cover_Rate": 0.5520833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "isImm0_127", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 861, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "encodeAdvSIMDModImmType8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 862, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowOverheadLoop", "(", "MachineLoop", "&", "ML", ",", "MachineLoopInfo", "&", "MLI", ",", "ReachingDefAnalysis", "&", "RDA", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", ")", ":", "ML", "(", "ML", ")", ",", "MLI", "(", "MLI", ")", ",", "RDA", "(", "RDA", ")", ",", "TRI", "(", "TRI", ")", ",", "TII", "(", "TII", ")", "{", "MF", "=", "ML", ".", "getHeader", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "MBB", "=", "ML", ".", "getLoopPreheader", "(", ")", ")", "Preheader", "=", "MBB", ";", "else", "if", "(", "auto", "*", "MBB", "=", "MLI", ".", "findLoopPreheader", "(", "&", "ML", ",", "true", ")", ")", "Preheader", "=", "MBB", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "LowOverheadLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 863, "Length": 100, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "Type", "::", "PointerTyID", ":", "{", "if", "(", "OpaqueType", "OT", "=", "GetOpaqueType", "(", "type", ")", ")", "{", "if", "(", "IsImage", "(", "OT", ")", ")", "return", "BRIG_TYPE_RWIMG", ";", "if", "(", "OT", "==", "Sampler", ")", "return", "BRIG_TYPE_SAMP", ";", "}", "unsigned", "AS", "=", "cast", "<", "PointerType", ">", "(", "type", ")", "->", "getAddressSpace", "(", ")", ";", "return", "DL", ".", "getPointerSize", "(", "AS", ")", "==", "<NUM_LIT>", "?", "BRIG_TYPE_U64", ":", "BRIG_TYPE_U32", ";", "}", "case", "Type", "::", "StructTyID", ":", "return", "BRIG_TYPE_U8_ARRAY", ";", "case", "Type", "::", "VectorTyID", ":", "return", "static_cast", "<", "BrigType", ">", "(", "getBrigType", "(", "type", "->", "getScalarType", "(", ")", ",", "DL", ",", "Signed", ")", "|", "BRIG_TYPE_ARRAY", ")", ";", "case", "Type", "::", "ArrayTyID", ":", "return", "static_cast", "<", "BrigType", ">", "(", "getBrigType", "(", "cast", "<", "ArrayType", ">", "(", "type", ")", "->", "getElementType", "(", ")", ",", "DL", ",", "Signed", ")", "|", "BRIG_TYPE_ARRAY", ")", ";", "default", ":", "type", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HSAILUtilityFunctions", "Func": "getBrigType", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 864, "Length": 151, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSRetReturnReg", "(", ")", "const", "{", "return", "SRetReturnReg", ";"], "ground_truth": ["}"], "File": "Nios2MachineFunction", "Func": "getSRetReturnReg", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 865, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getScalarType", "(", ")", "!=", "<STR_LIT>", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "return", "splitVectorIntBinary", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "splitVectorIntBinary", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerMINMAX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 866, "Length": 48, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "*=", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "break", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "break", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "BaseReg", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "break", ";", "bool", "IsPairedInsn", "=", "isPairedLdSt", "(", "MemMI", ")", ";", "int", "UpdateOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "IsPairedInsn", "&&", "(", "UpdateOffset", ">", "<NUM_LIT>", "||", "UpdateOffset", "<", "-", "<NUM_LIT>", ")", ")", "break", ";", "if", "(", "IsPairedInsn", ")", "{", "int", "Scale", "=", "getMemScale", "(", "MemMI", ")", ";", "if", "(", "UpdateOffset", "%", "Scale", "!=", "<NUM_LIT>", ")", "break", ";", "int", "ScaledOffset", "=", "UpdateOffset", "/", "Scale", ";"], "ground_truth": ["if", "(", "ScaledOffset", ">", "<NUM_LIT>", "||", "ScaledOffset", "<", "-", "<NUM_LIT>", ")", "break", ";"], "File": "AArch64LoadStoreOptimizer1", "Func": "isMatchingUpdateInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 867, "Length": 155, "Cover_Rate": 0.6858407079646017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "AARCH64_PARSE_INVALID_ARG", ":", "error", "(", "<STR_LIT>", ",", "str", ")", ";", "aarch64_print_hint_for_core", "(", "str", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_FEATURE", ":", "error", "(", "<STR_LIT>", ",", "invalid_extension", ".", "c_str", "(", ")", ",", "str", ")", ";", "aarch64_print_hint_for_extensions", "(", "invalid_extension", ")", ";", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "aarch646", "Func": "aarch64_validate_mcpu", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 868, "Length": 48, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpc", "=", "I", "->", "getOpcode", "(", ")", ";", "return", "RetOpc", "==", "<STR_LIT>", "||", "RetOpc", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering11", "Func": "hasTailCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 869, "Length": 30, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshrq", "(", "uint32x4_t", "__a", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "__arm_vshrq_n_u32", "(", "__a", ",", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vshrq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 870, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Shamt", ";", "if", "(", "isLittle", ")", "Shamt", "=", "TotalBytesLoaded", "*", "<NUM_LIT>", ";", "else", "Shamt", "=", "(", "RegSizeInBytes", "-", "(", "TotalBytesLoaded", "+", "LoadSizeInBytes", ")", ")", "*", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Val", ",", "Shift", ")", ";", "else", "Val", "=", "Shift", ";", "OffsetInBytes", "+=", "LoadSizeInBytes", ";", "TotalBytesLoaded", "+=", "LoadSizeInBytes", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "LoadSizeInBytes", ")", ";", "}", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "Val", ")", ")", ";", "return", ";", "}", "}", "unsigned", "MemCpySize", "=", "ByValSizeInBytes", "-", "OffsetInBytes", ";", "SDValue", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "DL", ",", "PtrTy", ")", ")", ";"], "ground_truth": ["SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "DL", ")", ")", ";"], "File": "MipsISelLowering94", "Func": "passByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 871, "Length": 208, "Cover_Rate": 0.31044776119402984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ConstantIslands", "::", "OptimizeThumb2Branches", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ImmBranch", "&", "Br", "=", "ImmBranches", "[", "i", "]", ";", "unsigned", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "NewOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "if", "(", "NewOpc", ")", "{", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "Br", ".", "MI", ",", "DestBB", ",", "MaxOffs", ")", ")", "{", "Br", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "Br", ".", "MI", "->", "getParent", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "<NUM_LIT>", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "-", "<NUM_LIT>", ")", ";", "++", "NumT2BrShrunk", ";", "MadeChange", "=", "true", ";", "}", "}", "Opcode", "=", "Br", ".", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "continue", ";", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Br", ".", "MI", ",", "PredReg", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "Pred", "==", "<STR_LIT>", ")", "NewOpc", "=", "<STR_LIT>", ";", "if", "(", "!", "NewOpc", ")", "continue", ";", "MachineBasicBlock", "*", "DestBB", "=", "Br", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["unsigned", "BrOffset", "=", "GetOffsetOf", "(", "Br", ".", "MI", ")", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ";"], "File": "ARMConstantIslandPass17", "Func": "OptimizeThumb2Branches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 872, "Length": 328, "Cover_Rate": 0.5774647887323944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u8_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 873, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ATTAsmParser", "(", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "parser", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "sti", ")", ",", "Parser", "(", "parser", ")", "{", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser14", "Func": "X86ATTAsmParser", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 874, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "MCOpcode", "==", "-", "<NUM_LIT>", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "MCOp", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ",", "ST", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "File": "AMDGPUMCInstLower4", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 875, "Length": 172, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "I", ";", "float", "F", ";", "}", "FPUnion", ";", "uint8_t", "Sign", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "Exp", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "<NUM_LIT>", ";", "FPUnion", ".", "I", "=", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "Sign", "<<", "<NUM_LIT>", ";", "FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["FPUnion", ".", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "File": "AArch64AddressingModes10", "Func": "getFPImmFloat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 876, "Length": 92, "Cover_Rate": 0.7131782945736435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddl_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vaddlsv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vaddl_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 877, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "isPIC", "=", "GetLabelAccessInfo", "(", "DAG", ".", "getTarget", "(", ")", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "SDValue", "JTIHi", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "MOHiFlag", ")", ";", "SDValue", "JTILo", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "MOLoFlag", ")", ";"], "ground_truth": ["return", "LowerLabelRef", "(", "JTIHi", ",", "JTILo", ",", "isPIC", ",", "DAG", ")", ";"], "File": "PPCISelLowering105", "Func": "LowerJumpTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 878, "Length": 69, "Cover_Rate": 0.4011627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCValue", "Value", ";", "if", "(", "Kind", "==", "VK_<ISA_LIT>_PCREL_HI", "||", "Kind", "==", "VK_<ISA_LIT>_PCREL_LO", "||", "Kind", "==", "VK_<ISA_LIT>_GOT_HI", "||", "Kind", "==", "VK_<ISA_LIT>_CALL", ")", "return", "false", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Value", ",", "nullptr", ",", "nullptr", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Value", ".", "isAbsolute", "(", ")", ")", "return", "false", ";"], "File": "RISCVMCExpr13", "Func": "evaluateAsConstant", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 879, "Length": 55, "Cover_Rate": 0.6790123456790124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getSGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 880, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "&", "<ISA_LIT>TargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "Comet2ELFStreamer", "Func": "getStreamer", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 881, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mcore_base_register_rtx_p", "(", "const_rtx", "x", ",", "bool", "strict_p", ")", "{", "return", "REG_P", "(", "x", ")", "&&", "mcore_reg_ok_for_base_p", "(", "x", ",", "strict_p", ")", ";"], "ground_truth": ["}"], "File": "mcore", "Func": "mcore_base_register_rtx_p", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 882, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "Z80FrameLowering1", "Func": "emitPrologue", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 883, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "P", ".", "Addr", "->", "init", "(", ")", ";"], "ground_truth": ["P", ".", "Addr", "->", "setAttrs", "(", "Attrs", ")", ";"], "File": "RDFGraph", "Func": "newNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 884, "Length": 17, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_shufflelo_epi16", "(", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pshuflw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "__imm", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_shufflelo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 885, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "SMALL_INT_RANGE", "(", "offset", ",", "(", "GET_MODE_SIZE", "(", "DImode", ")", "-", "<NUM_LIT>", ")", "&", "(", "~", "<NUM_LIT>", ")", ",", "(", "offset", "&", "(", "GET_MODE_SIZE", "(", "DImode", ")", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "-", "(", "-", "GET_MODE_SIZE", "(", "DImode", ")", "|", "(", "~", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ")", ")", ")", ")", "return", "false", ";", "t", "=", "REGNO", "(", "rt", ")", ";"], "ground_truth": ["t2", "=", "REGNO", "(", "rt2", ")", ";"], "File": "arc", "Func": "operands_ok_ldd_std", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 886, "Length": 74, "Cover_Rate": 0.556390977443609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "HRI", ".", "getMinimalPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "return", "true", ";", "}", "continue", ";", "}", "else", "if", "(", "MO", ".", "isRegMask", "(", ")", ")", "{", "for", "(", "unsigned", "PR", ":", "<STR_LIT>", ")", "{", "if", "(", "!", "MI", ".", "modifiesRegister", "(", "PR", ",", "&", "HRI", ")", ")", "continue", ";", "Pred", ".", "push_back", "(", "MO", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo10", "Func": "DefinesPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 887, "Length": 82, "Cover_Rate": 0.48520710059171596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "Reloc", "=", "STI", ".", "getTargetTriple", "(", ")", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUILP32", "?", "ELF", "::", "R_AARCH64_P32_TLSDESC_CALL", ":", "ELF", "::", "R_AARCH64_TLSDESC_CALL", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FirstLiteralRelocationKind", "+", "Reloc", ")", ")", ")", ";", "return", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", ";", "}", "uint64_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["<STR_LIT>", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "Binary", ",", "<STR_LIT>", ")", ";"], "File": "AArch64MCCodeEmitter15", "Func": "encodeInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 888, "Length": 131, "Cover_Rate": 0.7572254335260116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "InstSyncBOptToString", "(", "getInstSyncBarrierOpt", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_TraceSyncBarrierOpt", ":", "OS", "<<", "<STR_LIT>", "<<", "TraceSyncBOptToString", "(", "getTraceSyncBarrierOpt", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "<STR_LIT>", ";", "if", "(", "Memory", ".", "BaseRegNum", ")", "OS", "<<", "<STR_LIT>", "<<", "RegName", "(", "Memory", ".", "BaseRegNum", ")", ";", "if", "(", "Memory", ".", "OffsetImm", ")", "OS", "<<", "<STR_LIT>", "<<", "*", "Memory", ".", "OffsetImm", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "OS", "<<", "<STR_LIT>", "<<", "(", "Memory", ".", "isNegative", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "RegName", "(", "Memory", ".", "OffsetRegNum", ")", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", ")", "{", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "Memory", ".", "ShiftType", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "Memory", ".", "ShiftImm", ";", "}", "if", "(", "Memory", ".", "Alignment", ")", "OS", "<<", "<STR_LIT>", "<<", "Memory", ".", "Alignment", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "RegName", "(", "PostIdxReg", ".", "RegNum", ")", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "<STR_LIT>", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "OS", "<<", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "i", ")", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "<STR_LIT>", "<<", "RegName", "(", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "(", "ShifterImm", ".", "isASR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "ShifterImm", ".", "Imm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "RegName", "(", "RegShiftedReg", ".", "SrcReg", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegName", "(", "RegShiftedReg", ".", "ShiftReg", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "RegName", "(", "RegShiftedImm", ".", "SrcReg", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "(", "RotImm", ".", "Imm", "*", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "ModImm", ".", "Bits", "<<", "<STR_LIT>", "<<", "ModImm", ".", "Rot", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ConstantPoolImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "*", "getConstantPoolImm", "(", ")", ";", "break", ";"], "ground_truth": ["case", "k_BitfieldDescriptor", ":"], "File": "ARMAsmParser116", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 889, "Length": 429, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "MCContext", "&", "Context", "=", "getContext", "(", ")", ";", "const", "MCRegisterInfo", "*", "MCRegInfo", "=", "Context", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "OpIndex", "=", "<NUM_LIT>", ";", "OpIndex", "<", "Inst", ".", "getNumOperands", "(", ")", ";", "++", "OpIndex", ")", "{", "const", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpIndex", ")", ";"], "ground_truth": ["if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "MipsELFStreamer1", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 890, "Length": 70, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "Dcpu16TargetMachine", "Func": "DCPU16PassConfig", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 891, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "return", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "Flag", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";"], "ground_truth": ["}"], "File": "Cpu0InstrInfo1", "Func": "GetMemOperand", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 892, "Length": 46, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R_<ISA_LIT>_8", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DIFF8", ":", "return", "ELF", "::", "R_<ISA_LIT>_DIFF8", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LO8", ":", "return", "ELF", "::", "R_<ISA_LIT>_8_LO8", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HI8", ":", "return", "ELF", "::", "R_<ISA_LIT>_8_HI8", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HLO8", ":", "return", "ELF", "::", "R_<ISA_LIT>_8_HLO8", ";", "}", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DIFF32", ":", "return", "ELF", "::", "R_<ISA_LIT>_DIFF32", ";", "}", "case", "FK_Data_2", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "return", "ELF", "::", "R_<ISA_LIT>_16", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_NONE", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PM", ":", "return", "ELF", "::", "R_<ISA_LIT>_16_PM", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DIFF16", ":", "return", "ELF", "::", "R_<ISA_LIT>_DIFF16", ";", "}", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_7_PCREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_13_PCREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_16_PM", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO8_LDI", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI8_LDI", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HH8_LDI", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO8_LDI_NEG", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "ELF", "::", "R_<ISA_LIT>_HI8_LDI_NEG", ";"], "File": "AVRELFObjectWriter5", "Func": "getRelocType", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 893, "Length": 225, "Cover_Rate": 0.40250447227191416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "SrcReg", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "SrcReg", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "SrcReg", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "ResultReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "return", "ResultReg", ";", "}", "}", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasAVX512", "(", ")", ")", "return", "<NUM_LIT>", ";", "VT", "=", "<STR_LIT>", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "File": "X86FastISel108", "Func": "X86MaterializeInt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 894, "Length": 176, "Cover_Rate": 0.3674321503131524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "PrintSwitchToSection", "(", "const", "MCAsmInfo", "&", "MAI", ",", "raw_ostream", "&", "OS", ",", "const", "MCExpr", "*", "Subsection", ")", "const", "{"], "ground_truth": ["}"], "File": "WDC65816Section", "Func": "PrintSwitchToSection", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 895, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "MVT", "SrcVT", "=", "ArgVT", ";", "ArgReg", "=", "emitIntExt", "(", "SrcVT", ",", "ArgReg", ",", "DestVT", ",", "true", ")", ";", "if", "(", "!", "ArgReg", ")", "return", "false", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "ArgReg", ")", ";", "CLI", ".", "OutRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "unsigned", "ArgSize", "=", "RoundUpToAlignment", "(", "ArgVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "Address", "Addr", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "(", "<STR_LIT>", ")", ";", "Addr", ".", "setOffset", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "BEAlign", ")", ";", "unsigned", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgVal", "->", "getType", "(", ")", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getStack", "(", "Addr", ".", "getOffset", "(", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "ArgVT", ".", "getStoreSize", "(", ")", ",", "Alignment", ")", ";", "(", "void", ")", "(", "MMO", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsFastISel11", "Func": "processCallArgs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 896, "Length": 283, "Cover_Rate": 0.37285902503293805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "WebAssemblyFastISel", "Func": "copyValue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 897, "Length": 32, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_ullong2", "spu_cmpabseq", "(", "vec_double2", "a", ",", "vec_double2", "b", ")", "{", "return", "(", "(", "vec_ullong2", ")", "(", "si_dfcmeq", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_cmpabseq", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 898, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "code", "=", "gimple_assign_rhs_code", "(", "stmt", ")", ";", "if", "(", "!", "CONVERT_EXPR_CODE_P", "(", "code", ")", "&&", "(", "(", "code", "!=", "PLUS_EXPR", "&&", "code", "!=", "POINTER_PLUS_EXPR", ")", "||", "TREE_CODE", "(", "gimple_assign_rhs2", "(", "stmt", ")", ")", "!=", "INTEGER_CST", "||", "!", "tree_fits_uhwi_p", "(", "gimple_assign_rhs2", "(", "stmt", ")", ")", ")", ")", "return", "stmt", ";", "lhs", "=", "gimple_assign_rhs1", "(", "stmt", ")", ";"], "ground_truth": ["}"], "File": "alpha4", "Func": "va_list_skip_additions", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 899, "Length": 57, "Cover_Rate": 0.4351145038167939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16DAGToDAGISel", "::", "get<ISA_LIT>16SPRefReg", "(", "SDNode", "*", "Parent", ",", "SDValue", "&", "AliasReg", ")", "{", "SDValue", "AliasFPReg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "if", "(", "Parent", ")", "{", "switch", "(", "Parent", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "LoadSDNode", "*", "SD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Parent", ")", ";", "switch", "(", "SD", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "AliasReg", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "*", "MF", ")", "?", "AliasFPReg", ":", "get<ISA_LIT>16SPAliasReg", "(", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "StoreSDNode", "*", "SD", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "Parent", ")", ";", "switch", "(", "SD", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "Mips16ISelDAGToDAG36", "Func": "getMips16SPRefReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 900, "Length": 140, "Cover_Rate": 0.7216494845360825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LR", "=", "HRI", ".", "getRARegister", "(", ")", ";", "if", "(", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "HMFI", ".", "hasClobberLR", "(", ")", ")", "return", "Op", ";", "unsigned", "NumOps", "=", "Op", ".", "getNumOperands", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "--", "NumOps", ";", "for", "(", "unsigned", "i", "=", "InlineAsm", "::", "Op_FirstOperand", ";", "i", "!=", "NumOps", ";", ")", "{", "unsigned", "Flags", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "i", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "++", "i", ";", "switch", "(", "InlineAsm", "::", "getKind", "(", "Flags", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Kind_RegUse", ":", "case", "InlineAsm", "::", "Kind_Imm", ":", "case", "InlineAsm", "::", "Kind_Mem", ":"], "ground_truth": ["i", "+=", "NumVals", ";"], "File": "HexagonISelLowering24", "Func": "LowerINLINEASM", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 901, "Length": 151, "Cover_Rate": 0.5298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsLA25Stub", "Func": "alignment", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 902, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "MBlazeRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 903, "Length": 35, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "M88kDisassembler", "Func": "decodePC26BranchOperand", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 904, "Length": 40, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "StartPos", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "Bits", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "Bits", ".", "test", "(", "i", ")", ")", "{", "StartPos", "=", "i", ";", "break", ";", "}"], "ground_truth": ["for", "(", "int", "i", "=", "StartPos", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "Result", "+=", "Bits", ".", "test", "(", "i", ")", "?", "'1'", ":", "'0'", ";"], "File": "InstructionDB", "Func": "numToBinStr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 905, "Length": 69, "Cover_Rate": 0.6330275229357798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vmvnv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmvnq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 906, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getHasPercentPrefix", "(", ")", "const", "{"], "ground_truth": ["return", "HasPercentPrefix", ";"], "File": "TPCInstPrinter", "Func": "getHasPercentPrefix", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 907, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "DLXMCExpr", "Func": "DLXMCExpr", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 908, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittle", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmBackend37", "Func": "createObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 909, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isV9", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "(", "isV9", ")", "?", "<STR_LIT>", ":", "nullptr", ";", "ZeroDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["CommentString", "=", "<STR_LIT>", ";"], "File": "SparcMCAsmInfo17", "Func": "SparcELFMCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 910, "Length": 38, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshl_u32", "(", "uint32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{", "return", "__builtin_aarch64_uqshlv2si_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqshl_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 911, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "DCModule", ">", "<ISA_LIT>DCTranslator", "::", "createDCModule", "(", "Module", "&", "M", ")", "{", "return", "make_unique", "<", "<ISA_LIT>DCModule", ">", "(", "*", "this", ",", "M", ")", ";"], "ground_truth": ["}"], "File": "AArch64DCTranslator", "Func": "createDCModule", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 912, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "enableAggressiveInterleaving", "(", "bool", "LoopHasReductions", ")", "{"], "ground_truth": ["return", "LoopHasReductions", ";"], "File": "PPCTargetTransformInfo3", "Func": "enableAggressiveInterleaving", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 913, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SOffset", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CurDAG", "->", "SignBitIsZero", "(", "N0", ")", ")", "{", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "VAddr", "=", "N0", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectMUBUFScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 914, "Length": 100, "Cover_Rate": 0.49504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "}", "else", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isPowerOf2_64", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Test", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "}", "else", "if", "(", "CC", "==", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "uint64_t", "Mask", "=", "LHS", ".", "getValueSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";", "}", "}", "if", "(", "RHSC", "&&", "RHSC", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", "&&", "CC", "==", "<STR_LIT>", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "ProduceNonFlagSettingCondBr", ")", "{", "uint64_t", "Mask", "=", "LHS", ".", "getValueSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "dl", ",", "<STR_LIT>", ")", ",", "Dest", ")", ";", "}", "SDValue", "CCVal", ";"], "ground_truth": ["SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CCVal", ",", "DAG", ",", "dl", ")", ";"], "File": "AArch64ISelLowering154", "Func": "LowerBR_CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 915, "Length": 324, "Cover_Rate": 0.3211100099108028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printARIIMem", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'('", ";", "printDisp", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "','", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "','", ";"], "File": "M680x0InstPrinter", "Func": "printARIIMem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 916, "Length": 52, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "<STR_LIT>", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "get<ISA_LIT>IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 917, "Length": 242, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MBBStart", "=", "MBB", "->", "rend", "(", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "(", "i", "<", "SearchBound", ")", "&&", "(", "MI", "!=", "MBBStart", ")", ";", "++", "i", ",", "++", "MI", ")", "for", "(", "auto", "&", "Op", ":", "MI", "->", "implicit_operands", "(", ")", ")", "if", "(", "(", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Op", ".", "isDef", "(", ")", ")", ")", "return", "&", "*", "MI", ";"], "File": "X86FixupSetCC", "Func": "findFlagsImpDef", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 918, "Length": 71, "Cover_Rate": 0.7634408602150538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "i3861", "Func": "ix86_vec_interleave_v2df_operator_ok", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 919, "Length": 25, "Cover_Rate": 0.390625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "int", "Opcode", "=", "getV_CMPOpcode", "(", "Pred", ",", "Size", ")", ";", "if", "(", "Opcode", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "Dst", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ICmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "TRI", ".", "getBoolRC", "(", ")", ",", "*", "MRI", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "AMDGPUInstructionSelector16", "Func": "selectIntrinsicIcmp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 920, "Length": 118, "Cover_Rate": 0.3532934131736527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo100", "Func": "convertFlagSettingOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 921, "Length": 148, "Cover_Rate": 0.6192468619246861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ia64_asm_unwind_emit", "(", "FILE", "*", "out_file", ",", "rtx_insn", "*", "insn", ")", "{", "bool", "unwind", "=", "ia64_except_unwind_info", "(", "&", "global_options", ")", "==", "UI_TARGET", ";", "bool", "frame", "=", "dwarf2out_do_frame", "(", ")", ";", "rtx", "note", ",", "pat", ";", "bool", "handled_one", ";", "if", "(", "!", "unwind", "&&", "!", "frame", ")", "return", ";", "if", "(", "NOTE_INSN_BASIC_BLOCK_P", "(", "insn", ")", ")", "{", "last_block", "=", "NOTE_BASIC_BLOCK", "(", "insn", ")", "->", "next_bb", "==", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ";", "if", "(", "need_copy_state", ")", "{", "if", "(", "unwind", ")", "{", "fprintf", "(", "out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "state_num", ")", ";", "}", "need_copy_state", "=", "false", ";", "}", "}", "if", "(", "NOTE_P", "(", "insn", ")", "||", "!", "RTX_FRAME_RELATED_P", "(", "insn", ")", ")", "return", ";", "if", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_alloc", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "int", "dest_regno", "=", "REGNO", "(", "dest", ")", ";", "if", "(", "dest_regno", "==", "current_frame_info", ".", "r", "[", "reg_save_ar_pfs", "]", ")", "{", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", ",", "ia64_debugger_regno", "(", "dest_regno", ")", ")", ";", "}", "else", "{", "if", "(", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", "&&", "!", "frame_pointer_needed", ")", "process_epilogue", "(", "out_file", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "if", "(", "unwind", ")", "fprintf", "(", "out_file", ",", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "handled_one", "=", "false", ";", "for", "(", "note", "=", "REG_NOTES", "(", "insn", ")", ";", "note", ";", "note", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ")", "switch", "(", "REG_NOTE_KIND", "(", "note", ")", ")", "{", "case", "REG_CFA_ADJUST_CFA", ":", "pat", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "if", "(", "pat", "==", "NULL", ")", "pat", "=", "PATTERN", "(", "insn", ")", ";", "process_cfa_adjust_cfa", "(", "out_file", ",", "pat", ",", "insn", ",", "unwind", ",", "frame", ")", ";", "handled_one", "=", "true", ";", "break", ";", "case", "REG_CFA_OFFSET", ":", "pat", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "if", "(", "pat", "==", "NULL", ")", "pat", "=", "PATTERN", "(", "insn", ")", ";", "process_cfa_offset", "(", "out_file", ",", "pat", ",", "unwind", ")", ";", "handled_one", "=", "true", ";", "break", ";", "case", "REG_CFA_REGISTER", ":", "pat", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "if", "(", "pat", "==", "NULL", ")", "pat", "=", "PATTERN", "(", "insn", ")", ";"], "ground_truth": ["process_cfa_register", "(", "out_file", ",", "pat", ",", "unwind", ")", ";"], "File": "ia641", "Func": "ia64_asm_unwind_emit", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 922, "Length": 377, "Cover_Rate": 0.9128329297820823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "reverse", "(", "RVLocs", ".", "begin", "(", ")", ",", "RVLocs", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SHUXIISelLowering", "Func": "AnalyzeReturnValues", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 923, "Length": 18, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PrefDist", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo46", "Func": "getPrefetchDistance", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 924, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering63", "Func": "LowerNaClTpTlsOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 925, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Personality", "==", "EHPersonality", "::", "MSVC_CXX", ")", "{", "OptionalArgs", ".", "push_back", "(", "CxxLongjmpUnwind", ".", "getCallee", "(", ")", ")", ";", "OptionalArgs", ".", "push_back", "(", "State", ")", ";", "OptionalArgs", ".", "push_back", "(", "emitEHLSDA", "(", "Builder", ",", "&", "F", ")", ")", ";", "}", "else", "if", "(", "Personality", "==", "EHPersonality", "::", "MSVC_<ISA_LIT>SEH", ")", "{", "OptionalArgs", ".", "push_back", "(", "SehLongjmpUnwind", ".", "getCallee", "(", ")", ")", ";", "OptionalArgs", ".", "push_back", "(", "State", ")", ";", "if", "(", "UseStackGuard", ")", "OptionalArgs", ".", "push_back", "(", "Cookie", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "Args", ".", "push_back", "(", "Builder", ".", "CreateBitCast", "(", "Call", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ")", ";", "Args", ".", "push_back", "(", "Builder", ".", "getInt32", "(", "OptionalArgs", ".", "size", "(", ")", ")", ")", ";", "Args", ".", "append", "(", "OptionalArgs", ".", "begin", "(", ")", ",", "OptionalArgs", ".", "end", "(", ")", ")", ";", "CallBase", "*", "NewCall", ";", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "Call", ")", ")", "{", "CallInst", "*", "NewCI", "=", "Builder", ".", "CreateCall", "(", "SetJmp3", ",", "Args", ",", "OpBundles", ")", ";", "NewCI", "->", "setTailCallKind", "(", "CI", "->", "getTailCallKind", "(", ")", ")", ";", "NewCall", "=", "NewCI", ";", "}", "else", "{", "auto", "*", "II", "=", "cast", "<", "InvokeInst", ">", "(", "&", "Call", ")", ";", "NewCall", "=", "Builder", ".", "CreateInvoke", "(", "SetJmp3", ",", "II", "->", "getNormalDest", "(", ")", ",", "II", "->", "getUnwindDest", "(", ")", ",", "Args", ",", "OpBundles", ")", ";", "}", "NewCall", "->", "setCallingConv", "(", "Call", ".", "getCallingConv", "(", ")", ")", ";", "NewCall", "->", "setAttributes", "(", "Call", ".", "getAttributes", "(", ")", ")", ";", "NewCall", "->", "setDebugLoc", "(", "Call", ".", "getDebugLoc", "(", ")", ")", ";", "NewCall", "->", "takeName", "(", "&", "Call", ")", ";"], "ground_truth": ["Call", ".", "replaceAllUsesWith", "(", "NewCall", ")", ";"], "File": "X86WinEHState1", "Func": "rewriteSetJmpCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 926, "Length": 294, "Cover_Rate": 0.814404432132964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "HalfVT", "=", "VT", ".", "getHalfSizedIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "one", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfVT", ")", ";", "SDValue", "zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfVT", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "zero", ")", ";", "SDValue", "LHS_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "one", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "zero", ")", ";", "SDValue", "RHS_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "one", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "DAG", ".", "MaskedValueIsZero", "(", "RHS", ",", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "&&", "DAG", ".", "MaskedValueIsZero", "(", "LHS", ",", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "LHS_Lo", ",", "RHS_Lo", ")", ";", "SDValue", "DIV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "zero", ")", ";", "SDValue", "REM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "zero", ")", ";", "Results", ".", "push_back", "(", "DIV", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "REM", ")", ";"], "File": "AMDGPUISelLowering40", "Func": "LowerUDIVREM64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 927, "Length": 264, "Cover_Rate": 0.35106382978723405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PacketizerList", "::", "initPacketizerState", "(", ")", "{", "Dependence", "=", "false", ";", "PromotedToDotNew", "=", "false", ";", "GlueToNewValueJump", "=", "false", ";", "GlueAllocframeStore", "=", "false", ";", "FoundSequentialDependence", "=", "false", ";", "return", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer", "Func": "initPacketizerState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 928, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitBLENDV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 929, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isMubufOffset", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isMubufOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 930, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pfrsqrt", "(", "(", "__v2sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "mm3dnow4", "Func": "_m_pfrsqrt", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 931, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SplitDoubleRegs", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "HexagonSplitDouble1", "Func": "HexagonSplitDoubleRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 932, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "RegInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ",", "CallLoweringInfo", "(", "&", "TLInfo", ")", ",", "Legalizer", "(", "*", "this", ")", ",", "InstSelector", "(", "create<ISA_LIT>InstructionSelector", "(", "TM", ",", "*", "this", ",", "RegBankInfo", ")", ")", ",", "InlineAsmLoweringInfo", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "MOSSubtarget", "Func": "MOSSubtarget", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 933, "Length": 98, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "<STR_LIT>", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn", ".", "first", "==", "VReg", ")", "return", "LiveIn", ".", "second", ".", "isZExt", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCMachineFunctionInfo1", "Func": "isLiveInZExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 934, "Length": 36, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MappingSymbolCounter", "=", "<NUM_LIT>", ";", "MCELFStreamer", "::", "reset", "(", ")", ";", "LastMappingSymbols", ".", "clear", "(", ")", ";", "LastEMSInfo", ".", "reset", "(", ")", ";", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF_<ISA_LIT>_EABI_VER5", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer14", "Func": "reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 935, "Length": 34, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "'$'", "<<", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "{", "MCSymbol", "*", "BA", "=", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "O", "<<", "BA", "->", "getName", "(", ")", ";", "break", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":"], "File": "MipsAsmPrinter95", "Func": "printOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 936, "Length": 208, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uintptr_t", "P1", "=", "uintptr_t", "(", "N1", ")", ",", "P2", "=", "uintptr_t", "(", "N2", ")", ";", "if", "(", "P1", "<=", "P2", ")", "return", "std", "::", "make_pair", "(", "N1", ",", "N2", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "N2", ",", "N1", ")", ";"], "File": "HexagonCommonGEP10", "Func": "node_pair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 937, "Length": 41, "Cover_Rate": 0.7454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Cost", "=", "getVectorIntrinsicInstrCost", "(", "ID", ",", "RetTy", ")", ";", "if", "(", "Cost", "!=", "-", "<NUM_LIT>", ")", "return", "Cost", ";"], "ground_truth": ["return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ID", ",", "RetTy", ",", "Tys", ",", "FMF", ",", "ScalarizationCostPassed", ",", "I", ")", ";"], "File": "SystemZTargetTransformInfo25", "Func": "getIntrinsicInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 938, "Length": 38, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_MAVERICK", ")", "size", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_IWMMXT_ABI", ")", "size", "+=", "<NUM_LIT>", ";", "}", "return", "size", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "arm_apply_result_size", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 939, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "RegTy", "=", "MRI", ".", "getType", "(", "ValVReg", ")", ";", "if", "(", "RegTy", ".", "getSizeInBytes", "(", ")", ">", "Size", ")", "Size", "=", "RegTy", ".", "getSizeInBytes", "(", ")", ";"], "ground_truth": ["assignValueToAddress", "(", "ValVReg", ",", "Addr", ",", "Size", ",", "MPO", ",", "VA", ")", ";"], "File": "AArch64CallLowering26", "Func": "assignValueToAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 940, "Length": 42, "Cover_Rate": 0.3088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ADRP", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "}", ",", "{", "}", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "OpFlags", "|", "<STR_LIT>", ")", ";", "MRI", ".", "setRegClass", "(", "ADRP", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "OpFlags", "&", "<STR_LIT>", ")", "{", "ADRP", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "}", ",", "{", "ADRP", "}", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MRI", ".", "setRegClass", "(", "ADRP", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";"], "File": "AArch64LegalizerInfo29", "Func": "legalizeSmallCMGlobalValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 941, "Length": 112, "Cover_Rate": 0.3929824561403509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "usesConstantBus", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MachineOperand", "&", "MO", ",", "const", "MCOperandInfo", "&", "OpInfo", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "!", "isInlineConstant", "(", "MO", ",", "OpInfo", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isUse", "(", ")", ")", "return", "false", ";", "if", "(", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "return", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "{"], "ground_truth": ["return", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ";"], "File": "SIInstrInfo11", "Func": "usesConstantBus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 942, "Length": 139, "Cover_Rate": 0.776536312849162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Mem", ".", "Off", ";"], "File": "PatmosAsmParser", "Func": "getMemOff", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 943, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", "==", "<STR_LIT>", ")", "P", "=", "PredicateConstraint", "::", "Upl", ";", "return", "P", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "parsePredicateConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 944, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_ps2pi", "(", "__m128", "__A", ")", "{", "return", "_mm_cvtps_pi32", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cvt_ps2pi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 945, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "-", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmls_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 946, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "FPFastMathMode", "::", "NSZ", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "FPFastMathMode", "::", "NSZ", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "FPFastMathMode", "::", "AllowRecip", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "FPFastMathMode", "::", "AllowRecip", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";"], "ground_truth": ["sep", "=", "<STR_LIT>", ";"], "File": "SPIRVBaseInfo", "Func": "getFPFastMathModeName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 947, "Length": 90, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "R600InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begin", "(", ")", ",", "E", "=", "MBBI", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["if", "(", "I", "->", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", "&&", "I", "->", "isUse", "(", ")", "&&", "RI", ".", "isPhysRegLiveAcrossClauses", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "false", ";"], "File": "R600InstrInfo11", "Func": "isLegalToSplitMBBAt", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 948, "Length": 85, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IntelInstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "X86IntelInstPrinter (2)", "Func": "X86IntelInstPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 949, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "height", "(", "Node", "*", "N", ")", "{"], "ground_truth": ["return", "N", "!=", "nullptr", "?", "N", "->", "Height", ":", "<NUM_LIT>", ";"], "File": "HexagonConstExtenders (2)", "Func": "height", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 950, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrev32q_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 951, "Length": 44, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "unsigned", "CmpCostPerVector", "=", "(", "ValTy", "->", "getScalarType", "(", ")", "->", "isFloatTy", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "NumVecs_cmp", "=", "getNumberOfParts", "(", "ValTy", ")", ";", "unsigned", "Cost", "=", "(", "NumVecs_cmp", "*", "(", "CmpCostPerVector", "+", "PredicateExtraCost", ")", ")", ";", "return", "Cost", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "Instruction", "::", "Select", ")", ";", "unsigned", "PackCost", "=", "<NUM_LIT>", ";", "Type", "*", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ",", "VF", ")", ":", "nullptr", ")", ";", "if", "(", "CmpOpTy", "!=", "nullptr", ")", "PackCost", "=", "getVectorBitmaskConversionCost", "(", "CmpOpTy", ",", "ValTy", ")", ";", "return", "getNumberOfParts", "(", "ValTy", ")", "+", "PackCost", ";", "}", "}", "else", "{", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ICmp", ":", "{"], "ground_truth": ["unsigned", "Cost", "=", "<NUM_LIT>", ";"], "File": "SystemZTargetTransformInfo13", "Func": "getCmpSelInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 952, "Length": 136, "Cover_Rate": 0.37988826815642457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}", "else", "if", "(", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectADDRVTX_READ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 953, "Length": 101, "Cover_Rate": 0.4855769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "<ISA_LIT>Disassembler", "::", "OPW512", ",", "Imm", "|", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_AReg_512", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 954, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "GlobalVariable", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "V", ")", ")", "Globals", ".", "insert", "(", "GV", ")", ";", "else", "{", "if", "(", "const", "User", "*", "U", "=", "dyn_cast", "<", "User", ">", "(", "V", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "U", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "DiscoverDependentGlobals", "(", "U", "->", "getOperand", "(", "i", ")", ",", "Globals", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter15", "Func": "DiscoverDependentGlobals", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 955, "Length": 79, "Cover_Rate": 0.8061224489795918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ",", "T", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)1", "Func": "createPPCMCInstPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 956, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "getStackWidth", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUFrameLowering (2)", "Func": "getStackWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 957, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'r'", ":", "break", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SparcAsmPrinter15", "Func": "PrintAsmOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 958, "Length": 74, "Cover_Rate": 0.9866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "TmpR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpR", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "unsigned", "TfrOpc", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "TfrOpc", ")", ",", "DstR", ")", ".", "addReg", "(", "TmpR", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["NewRegs", ".", "push_back", "(", "TmpR", ")", ";"], "File": "HexagonFrameLowering13", "Func": "expandLoadInt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 959, "Length": 106, "Cover_Rate": 0.49074074074074076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CC_<ISA_LIT>_GHC", ";", "if", "(", "CC", "==", "CallingConv", "::", "CFGuard_Check", ")", "return", "CC_<ISA_LIT>_Win64_CFGuard_Check", ";", "return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "CC_<ISA_LIT>_DarwinPCS", ":", "CC_<ISA_LIT>_AAPCS", ";"], "ground_truth": ["}"], "File": "AArch64FastISel10", "Func": "CCAssignFnForCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 960, "Length": 34, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "bool", "isThumb", ",", "<STR_LIT>", "Endian", ")", ":", "MCAsmBackend", "(", "Endian", ")", ",", "isThumbMode", "(", "isThumb", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend19", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 961, "Length": 25, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NoAutoPaddingScope", "NoPadScope", "(", "*", "OutStreamer", ")", ";", "StatepointOpers", "SOpers", "(", "&", "MI", ")", ";", "if", "(", "unsigned", "PatchBytes", "=", "SOpers", ".", "getNumPatchBytes", "(", ")", ")", "{", "emit<ISA_LIT>Nops", "(", "*", "OutStreamer", ",", "PatchBytes", ",", "Subtarget", ")", ";", "}", "else", "{", "const", "MachineOperand", "&", "CallTarget", "=", "SOpers", ".", "getCallTarget", "(", ")", ";", "MCOperand", "CallTargetMCOp", ";", "unsigned", "CallOpcode", ";", "switch", "(", "CallTarget", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "CallTargetMCOp", "=", "MCIL", ".", "LowerSymbolOperand", "(", "CallTarget", ",", "MCIL", ".", "GetSymbolFromOperand", "(", "CallTarget", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "CallTargetMCOp", "=", "MCOperand", "::", "createImm", "(", "CallTarget", ".", "getImm", "(", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "Subtarget", "->", "useIndirectThunkCalls", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "CallTargetMCOp", "=", "MCOperand", "::", "createReg", "(", "CallTarget", ".", "getReg", "(", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86MCInstLower10", "Func": "LowerSTATEPOINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 962, "Length": 166, "Cover_Rate": 0.6194029850746269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "AlphaRegisterInfo8", "Func": "getReservedRegs", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 963, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRPF64RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", "||", "RegNo", "&", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["MCRegister", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";"], "File": "RISCVDisassembler8", "Func": "DecodeGPRPF64RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 964, "Length": 42, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";"], "ground_truth": ["WaterList", ".", "clear", "(", ")", ";"], "File": "MipsConstantIslandPass1", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 965, "Length": 190, "Cover_Rate": 0.4460093896713615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "HImode", ":", "return", "(", "ADDR_DIFF_VEC_FLAGS", "(", "diff_vec", ")", ".", "offset_unsigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "SImode", ":", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "arm4", "Func": "thumb1_output_casesi", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 966, "Length": 31, "Cover_Rate": 0.31958762886597936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", "(", "STI", ".", "getTargetABI", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "<STR_LIT>", "(", "STI", ".", "getTargetABI", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "STI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "RISCVInstrInfo26", "Func": "RISCVInstrInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 967, "Length": 44, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_storeh_pd", "(", "double", "*", "__P", ",", "__m128d", "__A", ")", "{"], "ground_truth": ["*", "__P", "=", "(", "(", "__v2df", ")", "__A", ")", "[", "<NUM_LIT>", "]", ";"], "File": "emmintrin", "Func": "_mm_storeh_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 968, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cc", "==", "<STR_LIT>", "||", "cc", "==", "<STR_LIT>", ")", "{", "cc", "=", "<STR_LIT>", ";", "pred", "=", "<NUM_LIT>", ";", "}", "SDValue", "Chain", "=", "DAG", ".", "getSetCC", "(", "op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "cc", ")", ";", "if", "(", "Chain", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "bool", "negateCC", ";", "tie", "(", "Chain", ",", "negateCC", ")", "=", "ConvertSETCC", "(", "Chain", ",", "DAG", ")", ";", "if", "(", "negateCC", ")", "pred", "=", "<NUM_LIT>", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "pred", ",", "<STR_LIT>", ")", ",", "Chain", ")", ";", "return", "Chain", ";"], "ground_truth": ["}"], "File": "TMS320C64XLowering", "Func": "LowerBRCC", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 969, "Length": 139, "Cover_Rate": 0.7091836734693877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sym", "->", "isVariable", "(", ")", ")", "return", "Sym", "->", "getValue", "(", ")", "->", "EvaluateAsRelocatable", "(", "Res", ",", "Layout", ")", ";", "Res", "=", "MCValue", "::", "get", "(", "Sym", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86MCTargetExpr1", "Func": "EvaluateAsRelocatableImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 970, "Length": 39, "Cover_Rate": 0.7090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForFPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BasePtrReg", ")", ".", "addReg", "(", "FuncInfo", "->", "SGPRForBPSaveRestoreCopy", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "FPSaveIndex", ")", "{", "const", "int", "FramePtrFI", "=", "*", "FPSaveIndex", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "FramePtrFI", ")", ")", ";", "if", "(", "spilledToMemory", "(", "MF", ",", "FramePtrFI", ")", ")", "{", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "false", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "TmpVGPR", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "buildEpilogRestore", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FramePtrFI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "assert", "(", "MFI", ".", "getStackID", "(", "FramePtrFI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "FramePtrFI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "Lane", ")", ";", "}", "}", "if", "(", "BPSaveIndex", ")", "{", "const", "int", "BasePtrFI", "=", "*", "BPSaveIndex", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "BasePtrFI", ")", ")", ";", "if", "(", "spilledToMemory", "(", "MF", ",", "BasePtrFI", ")", ")", "{", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "false", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "TmpVGPR", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "buildEpilogRestore", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "BasePtrFI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BasePtrReg", ")", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "assert", "(", "MFI", ".", "getStackID", "(", "BasePtrFI", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", ";", "ArrayRef", "<", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", ">", "Spill", "=", "FuncInfo", "->", "getSGPRToVGPRSpills", "(", "BasePtrFI", ")", ";", "assert", "(", "Spill", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BasePtrReg", ")", ".", "addReg", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "VGPR", ")", ".", "addImm", "(", "Spill", "[", "<NUM_LIT>", "]", ".", "Lane", ")", ";", "}", "}"], "ground_truth": ["Register", "ScratchExecCopy", ";"], "File": "SIFrameLowering24", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 971, "Length": 484, "Cover_Rate": 0.4908722109533469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "flag_iso", "&&", "cpp_get_options", "(", "pfile", ")", "->", "lang", "!=", "CLK_ASM", ")", "{", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "cpp_define", "(", "pfile", ",", "<STR_LIT>", ")", ";", "__vector_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "__vector_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "vector_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "vector_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";"], "ground_truth": ["cpp_get_callbacks", "(", "pfile", ")", "->", "macro_to_expand", "=", "spu_macro_to_expand", ";"], "File": "spu-c", "Func": "spu_cpu_cpp_builtins", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 972, "Length": 77, "Cover_Rate": 0.4556213017751479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CtorDtorLowering", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCtorDtorLowering", "Func": "AMDGPUCtorDtorLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 973, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "nregs", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "simplify_gen_subreg", "(", "reg_mode", ",", "dst", ",", "mode", ",", "i", "*", "reg_mode_size", ")", ",", "simplify_gen_subreg", "(", "reg_mode", ",", "src", ",", "mode", ",", "i", "*", "reg_mode_size", ")", ")", ")", ";", "}", "else", "{", "int", "i", ";", "int", "j", "=", "-", "<NUM_LIT>", ";", "bool", "used_update", "=", "false", ";", "if", "(", "MEM_P", "(", "src", ")", "&&", "INT_REGNO_P", "(", "reg", ")", ")", "{", "rtx", "breg", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "{", "rtx", "delta_rtx", ";", "breg", "=", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "delta_rtx", "=", "(", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "PRE_INC", "?", "GEN_INT", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ")", ":", "GEN_INT", "(", "-", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ")", ")", ";", "emit_insn", "(", "TARGET_32BIT", "?", "gen_addsi3", "(", "breg", ",", "breg", ",", "delta_rtx", ")", ":", "gen_adddi3", "(", "breg", ",", "breg", ",", "delta_rtx", ")", ")", ";", "src", "=", "replace_equiv_address", "(", "src", ",", "breg", ")", ";", "}", "else", "if", "(", "!", "offsettable_memref_p", "(", "src", ")", ")", "{", "rtx", "basereg", ";", "basereg", "=", "gen_rtx_REG", "(", "Pmode", ",", "reg", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "basereg", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", ";", "src", "=", "replace_equiv_address", "(", "src", ",", "basereg", ")", ";", "}", "breg", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "breg", ")", "==", "PLUS", "||", "GET_CODE", "(", "breg", ")", "==", "LO_SUM", ")", "breg", "=", "XEXP", "(", "breg", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "breg", ")", "&&", "REGNO", "(", "breg", ")", ">=", "REGNO", "(", "dst", ")", "&&", "REGNO", "(", "breg", ")", "<", "REGNO", "(", "dst", ")", "+", "nregs", ")", "j", "=", "REGNO", "(", "breg", ")", "-", "REGNO", "(", "dst", ")", ";", "}", "if", "(", "GET_CODE", "(", "dst", ")", "==", "MEM", "&&", "INT_REGNO_P", "(", "reg", ")", ")", "{", "rtx", "breg", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", "==", "PRE_DEC", ")", "{"], "File": "rs60003", "Func": "rs6000_split_multireg_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 974, "Length": 368, "Cover_Rate": 0.4946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmull_high_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 975, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstPoolEntryUId", "=", "UId", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "initConstPoolEntryUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 976, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Ex", ".", "S", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "Ex", ".", "Neg", "&&", "<STR_LIT>", ")", ";", "InitI", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ",", "DefR", ")", ".", "add", "(", "MachineOperand", "(", "Ex", ".", "Rs", ")", ")", ".", "add", "(", "ExtOp", ")", ";", "}", "else", "{", "assert", "(", "(", "Ex", ".", "Rs", ".", "Reg", "==", "<NUM_LIT>", "||", "Ex", ".", "Rs", ".", "isVReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Ex", ".", "trivial", "(", ")", ")", "{", "InitI", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ",", "DefR", ")", ".", "add", "(", "ExtOp", ")", ";", "}", "else", "if", "(", "Ex", ".", "S", "==", "<NUM_LIT>", ")", "{", "if", "(", "Ex", ".", "Neg", ")", "{", "InitI", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ",", "DefR", ")", ".", "add", "(", "ExtOp", ")", ".", "add", "(", "MachineOperand", "(", "Ex", ".", "Rs", ")", ")", ";", "}", "else", "{", "InitI", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ",", "DefR", ")", ".", "add", "(", "MachineOperand", "(", "Ex", ".", "Rs", ")", ")", ".", "add", "(", "ExtOp", ")", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "Ex", ".", "Neg", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "InitI", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "NewOpc", ")", ",", "DefR", ")", ".", "add", "(", "ExtOp", ")", ".", "add", "(", "MachineOperand", "(", "Ex", ".", "Rs", ")", ")", ".", "addImm", "(", "Ex", ".", "S", ")", ";", "}", "}", "assert", "(", "InitI", ")", ";", "(", "void", ")", "InitI", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "PrintInit", "(", "ExtI", ",", "*", "HRI", ")", "<<", "<STR_LIT>", "<<", "*", "InitI", ")", ";", "return", "{", "DefR", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "insertInitializer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 977, "Length": 314, "Cover_Rate": 0.7319347319347319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtT2LdrdPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addMemImm8s4OffsetOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtT2LdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 978, "Length": 85, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Shuffles", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "Shuffles", "[", "i", "]", "->", "replaceAllUsesWith", "(", "TransposedVectors", "[", "Indices", "[", "i", "]", "]", ")", ";", "return", "true", ";", "}", "Type", "*", "ShuffleEltTy", "=", "ShuffleTy", "->", "getVectorElementType", "(", ")", ";", "unsigned", "NumSubVecElems", "=", "ShuffleTy", "->", "getVectorNumElements", "(", ")", "/", "Factor", ";", "decompose", "(", "Shuffles", "[", "<NUM_LIT>", "]", ",", "Factor", ",", "VectorType", "::", "get", "(", "ShuffleEltTy", ",", "NumSubVecElems", ")", ",", "DecomposedVectors", ")", ";", "switch", "(", "NumSubVecElems", ")", "{", "case", "<NUM_LIT>", ":", "transpose_4x4", "(", "DecomposedVectors", ",", "TransposedVectors", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "interleave8bitStride4VF8", "(", "DecomposedVectors", ",", "TransposedVectors", ")", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "X86InterleavedAccess15", "Func": "lowerIntoOptimizedSequence", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 979, "Length": 120, "Cover_Rate": 0.36036036036036034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "kudeyar", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "KudeyarTargetInfo", "Func": "LLVMInitializeKudeyarTargetInfo", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 980, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "SystemZTargetStreamer", "Func": "SystemZTargetStreamer", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 981, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "LowerMemOpCallTo", "(", "SelectionDAG", "&", "DAG", ",", "MachineFunction", "&", "MF", ",", "SDValue", "Chain", ",", "SDValue", "Arg", ",", "SDValue", "PtrOff", ",", "int", "SPDiff", ",", "unsigned", "ArgOffset", ",", "bool", "is<ISA_LIT>64", ",", "bool", "isTailCall", ",", "bool", "isVector", ",", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "&", "MemOpChains", ",", "SmallVector", "<", "TailCallArgumentInfo", ",", "<NUM_LIT>", ">", "&", "TailCallArguments", ",", "SDLoc", "dl", ")", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "if", "(", "isVector", ")", "{", "SDValue", "StackPtr", ";", "if", "(", "is<ISA_LIT>64", ")", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "DAG", ".", "getConstant", "(", "ArgOffset", ",", "PtrVT", ")", ")", ";"], "File": "PPCISelLowering173", "Func": "LowerMemOpCallTo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 982, "Length": 136, "Cover_Rate": 0.6974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "InputVector", ".", "getDebugLoc", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "InputVector", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "InputVector", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "for", "(", "SmallVectorImpl", "<", "SDNode", "*", ">", "::", "iterator", "UI", "=", "Uses", ".", "begin", "(", ")", ",", "UE", "=", "Uses", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "Extract", "=", "*", "UI", ";", "SDValue", "Idx", "=", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "EltSize", "=", "InputVector", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "EltSize", "*", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["SDValue", "OffsetVal", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";"], "File": "X86ISelLowering150", "Func": "PerformEXTRACT_VECTOR_ELTCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 983, "Length": 166, "Cover_Rate": 0.32936507936507936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ReplaceTXF", "(", "CallInst", "&", "I", ")", "{", "Value", "*", "Coord", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "ResourceId", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "SamplerId", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "TextureType", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "ReplaceTXF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 984, "Length": 61, "Cover_Rate": 0.3765432098765432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AArch64A53Fix835769", "Func": "isSecondInstructionInSequence", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 985, "Length": 36, "Cover_Rate": 0.5070422535211268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LineReader", "*", "<ISA_LIT>AsmPrinter", "::", "getReader", "(", "std", "::", "string", "filename", ")", "{", "if", "(", "reader", "==", "NULL", ")", "{", "reader", "=", "new", "LineReader", "(", "filename", ")", ";", "}"], "ground_truth": ["if", "(", "reader", "->", "fileName", "(", ")", "!=", "filename", ")", "{"], "File": "NVPTXAsmPrinter14", "Func": "getReader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 986, "Length": 39, "Cover_Rate": 0.7090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "return", "ImmReg", ";", "}", "int64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "<ISA_LIT>Materialize64BitInt", "(", "Imm", ",", "RC", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "<ISA_LIT>Materialize32BitInt", "(", "Imm", ",", "RC", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCFastISel27", "Func": "PPCMaterializeInt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 987, "Length": 98, "Cover_Rate": 0.3391003460207612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HighReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SystemZMachineFunctionInfo12", "Func": "setHighReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 988, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "&", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>UnifyMetadataPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine36", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 989, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeFormalArguments", "(", "*", "Ins", ",", "ArgCC_<ISA_LIT>_Vararg", ")", ";", "}", "return", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Args", ";", "if", "(", "IsCall", ")", "{", "parseExternFuncCallArgs", "(", "*", "Outs", ",", "Args", ")", ";", "}", "else", "{", "assert", "(", "F", "!=", "nullptr", "&&", "<STR_LIT>", ")", ";", "parseFunctionArgs", "(", "F", ",", "TD", ",", "Args", ")", ";", "}", "unsigned", "RegsLeft", "=", "array_lengthof", "(", "RegList8", ")", ",", "ValNo", "=", "<NUM_LIT>", ";", "bool", "UsesStack", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "pos", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "Args", "[", "i", "]", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "continue", ";", "MVT", "LocVT", "=", "(", "IsCall", ")", "?", "(", "*", "Outs", ")", "[", "pos", "]", ".", "VT", ":", "(", "*", "Ins", ")", "[", "pos", "]", ".", "VT", ";", "if", "(", "!", "UsesStack", "&&", "(", "Size", "<=", "RegsLeft", ")", ")", "{", "const", "MCPhysReg", "*", "RegList", "=", "(", "LocVT", "==", "<STR_LIT>", ")", "?", "RegList16", ":", "RegList8", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Size", ";", "++", "j", ")", "{", "unsigned", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "ArrayRef", "<", "MCPhysReg", ">", "(", "RegList", ",", "array_lengthof", "(", "RegList8", ")", ")", ")", ";", "CCInfo", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", "++", ",", "LocVT", ",", "Reg", ",", "LocVT", ",", "CCValAssign", "::", "Full", ")", ")", ";", "--", "RegsLeft", ";", "}", "std", "::", "reverse", "(", "ArgLocs", ".", "begin", "(", ")", "+", "pos", ",", "ArgLocs", ".", "begin", "(", ")", "+", "pos", "+", "Size", ")", ";", "}", "else", "{", "UsesStack", "=", "true", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Size", ";", "++", "j", ")", "{"], "File": "AVRISelLowering16", "Func": "analyzeStandardArguments", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 990, "Length": 279, "Cover_Rate": 0.5224719101123596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "(", "Subtarget", "->", "hasSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "LHS", ",", "RHS", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "PerformFADDCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 991, "Length": 105, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getTargetABI", "(", ")", "const", "{", "return", "TargetABI", ";"], "ground_truth": ["}"], "File": "TL45Subtarget", "Func": "getTargetABI", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 992, "Length": 10, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseImmediate", "(", "Operands", ")", "==", "MatchOperand_Success", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "return", "parseMemOpBaseReg", "(", "Operands", ")", "!=", "MatchOperand_Success", ";", "return", "false", ";", "}", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser16", "Func": "parseOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 993, "Length": 48, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "op", "!=", "MOVE_BY_PIECES", "||", "(", "speed_p", "&&", "(", "size", ">", "(", "MOVE_MAX_PIECES", ")", ")", ")", ")", "return", "default_use_by_pieces_infrastructure_p", "(", "size", ",", "align", ",", "op", ",", "speed_p", ")", ";", "return", "size", "<=", "(", "MOVE_MAX_PIECES", ")", ";"], "ground_truth": ["}"], "File": "avr5", "Func": "avr_use_by_pieces_infrastructure_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 994, "Length": 38, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "X86TargetMachine13", "Func": "getTargetLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 995, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAutoWaitcntBeforeBarrier", "(", ")", "const", "{"], "ground_truth": ["return", "AutoWaitcntBeforeBarrier", ";"], "File": "AMDGPUSubtarget", "Func": "hasAutoWaitcntBeforeBarrier", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 996, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", ".", "instr_begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "I", "->", "isTerminator", "(", ")", ")", "break", ";"], "File": "WebAssemblyInstrInfo (2)", "Func": "RemoveBranch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 997, "Length": 35, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I1", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "ShouldCombineAggressively", "&&", "PotentiallyNewifiableTFR", ".", "count", "(", "&", "I1", ")", ")", "continue", ";", "if", "(", "!", "isCombinableInstType", "(", "I1", ",", "TII", ",", "ShouldCombineAggressively", ")", ")", "continue", ";", "bool", "DoInsertAtI1", "=", "false", ";", "DbgMItoMove", ".", "clear", "(", ")", ";", "MachineInstr", "*", "I2", "=", "findPairable", "(", "I1", ",", "DoInsertAtI1", ",", "OptForSize", ")", ";", "if", "(", "I2", ")", "{", "HasChanged", "=", "true", ";", "combine", "(", "I1", ",", "*", "I2", ",", "MI", ",", "DoInsertAtI1", ",", "OptForSize", ")", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine14", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 998, "Length": 86, "Cover_Rate": 0.3006993006993007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "a", "<", "<NUM_LIT>", ")", "return", "-", "local_fixunsdfdi", "(", "-", "a", ")", ";"], "ground_truth": ["return", "local_fixunsdfdi", "(", "a", ")", ";"], "File": "ppc64-fp", "Func": "__fixdfdi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 999, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "this", "->", "Subtarget", ".", "getDarwinDirective", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "IsAddOne", "&&", "IsNeg", "?", "VT", ".", "isVector", "(", ")", ":", "true", ";", "}", "}", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "const", "APInt", "&", "MulAmt", "=", "ConstOpOrElement", "->", "getAPIntValue", "(", ")", ";", "bool", "IsNeg", "=", "MulAmt", ".", "isNegative", "(", ")", ";", "APInt", "MulAmtAbs", "=", "MulAmt", ".", "abs", "(", ")", ";", "if", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{", "if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "true", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ".", "logBase2", "(", ")", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "if", "(", "!", "IsNeg", ")", "return", "Res", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Res", ")", ";", "}", "else", "if", "(", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "IsProfitable", "(", "IsNeg", ",", "false", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "PPCISelLowering154", "Func": "combineMUL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1000, "Length": 249, "Cover_Rate": 0.5366379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getPairVT", "(", "MVT", "ElemTy", ")", "const", "{", "unsigned", "NumElems", "=", "(", "<NUM_LIT>", "*", "HwLen", ")", "/", "(", "ElemTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", "(", "ElemTy", ",", "NumElems", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAGHVX", "Func": "getPairVT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1001, "Length": 36, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u32_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1002, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_getmant_ph", "(", "__m256h", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{"], "ground_truth": ["return", "(", "__m256h", ")", "__builtin_ia32_getmantph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v16hf", ")", "_mm256_setzero_ph", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_getmant_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1003, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateRotImm", "(", "unsigned", "Imm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_RotateImmediate", ")", ";"], "File": "ARMAsmParser (2)", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1004, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBank", "&", "<ISA_LIT>RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "using", "namespace", "<ISA_LIT>", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "GPRRegClassID", ":", "case", "GPRwithAPSRRegClassID", ":", "case", "GPRnoipRegClassID", ":", "case", "GPRnopcRegClassID", ":", "case", "GPRnoip_and_GPRnopcRegClassID", ":", "case", "rGPRRegClassID", ":", "case", "GPRspRegClassID", ":", "case", "GPRnoip_and_tcGPRRegClassID", ":", "case", "tcGPRRegClassID", ":"], "ground_truth": ["case", "tGPRRegClassID", ":"], "File": "ARMRegisterBankInfo12", "Func": "getRegBankFromRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1005, "Length": 59, "Cover_Rate": 0.4609375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1006, "Length": 44, "Cover_Rate": 0.5569620253164557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopInfo", "*", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "for", "(", "auto", "&", "L", ":", "LI", "->", "getLoopsInPreorder", "(", ")", ")", "{", "assert", "(", "L", "->", "isLCSSAForm", "(", "DT", ")", ")", ";", "}", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "AMDGPUISelDAGToDAG16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1007, "Length": 60, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AlignedAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Addr", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Addr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "BitShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "BitShift", ")", ";", "SDValue", "NegBitShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "WideVT", ")", ",", "BitShift", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "Src2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Src2", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "BitSize", ",", "WideVT", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "Src2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Src2", ",", "DAG", ".", "getConstant", "(", "uint32_t", "(", "-", "<NUM_LIT>", ")", ">>", "BitSize", ",", "WideVT", ")", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "WideVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "ChainIn", ",", "AlignedAddr", ",", "Src2", ",", "BitShift", ",", "NegBitShift", ",", "DAG", ".", "getConstant", "(", "BitSize", ",", "WideVT", ")", "}", ";", "SDValue", "AtomicOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "VTList", ",", "Ops", ",", "NarrowVT", ",", "MMO", ")", ";", "SDValue", "ResultShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "BitShift", ",", "DAG", ".", "getConstant", "(", "BitSize", ",", "WideVT", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "AtomicOp", ",", "ResultShift", ")", ";", "SDValue", "RetOps", "[", "<NUM_LIT>", "]", "=", "{", "Result", ",", "AtomicOp", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering106", "Func": "lowerATOMIC_LOAD_OP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1008, "Length": 292, "Cover_Rate": 0.6020618556701031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_lane_s32", "(", "int32_t", "*", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__lane", ")", "{", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vst1q_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1009, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVectorIndexH", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_VectorIndex", "&&", "VectorIndex", ".", "Val", "<", "<NUM_LIT>", ";"], "File": "ARM64AsmParser", "Func": "isVectorIndexH", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1010, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "is64Bit", "(", ")", ")", "Parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "SparcAsmParser9", "Func": "SparcAsmParser", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1011, "Length": 30, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "Inst", "=", "CS", ".", "getInstruction", "(", ")", ";", "Value", "*", "Arg", "=", "CS", ".", "getArgOperand", "(", "I", ")", ";", "if", "(", "isa", "<", "Constant", ">", "(", "Arg", ")", ")", "continue", ";", "Arg", "->", "replaceUsesWithIf", "(", "Inst", ",", "[", "&", "]", "(", "Use", "&", "U", ")", "{", "return", "DT", "->", "dominates", "(", "Inst", ",", "U", ")", ";", "}", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyOptimizeReturned16", "Func": "visitCallSite", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1012, "Length": 63, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmp_epi8_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ",", "const", "int", "__P", ")", "{", "return", "(", "__mmask32", ")", "__builtin_ia32_cmpb256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "__P", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm256_cmp_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1013, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OrigVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OrigVT", ".", "getSizeInBits", "(", ")", "<=", "OptSize", ")", "{", "S", "=", "Signed", ";", "return", "true", ";", "}", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["EVT", "OrigVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "IsMulWideOperandDemotable", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1014, "Length": 60, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasStdExtV", "(", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "Changed", "=", "false", ";"], "File": "RISCVCleanupVSETVLI", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1015, "Length": 45, "Cover_Rate": 0.6081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "llvm", "::", "ADDRESS_SPACE_LOCAL", ":", "return", "<STR_LIT>", "::", "LOCAL", ";", "case", "llvm", "::", "ADDRESS_SPACE_GLOBAL", ":", "return", "<STR_LIT>", "::", "GLOBAL", ";", "case", "llvm", "::", "ADDRESS_SPACE_SHARED", ":", "return", "<STR_LIT>", "::", "SHARED", ";", "case", "llvm", "::", "ADDRESS_SPACE_GENERIC", ":", "return", "<STR_LIT>", "::", "GENERIC", ";", "case", "llvm", "::", "ADDRESS_SPACE_PARAM", ":", "return", "<STR_LIT>", "::", "PARAM", ";", "case", "llvm", "::", "ADDRESS_SPACE_CONST", ":", "return", "<STR_LIT>", "::", "CONSTANT", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "NVPTXISelDAGToDAG11", "Func": "getCodeAddrSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1016, "Length": 66, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "OpFI", ".", "isFI", "(", ")", ")", "return", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "OpOff", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpOff", ".", "isImm", "(", ")", "||", "OpOff", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "FrameIndex", "=", "OpFI", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "OpFI", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpFI", ".", "isFI", "(", ")", ")", "return", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "OpOff", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpOff", ".", "isImm", "(", ")", "||", "OpOff", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "FrameIndex", "=", "OpFI", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonInstrInfo10", "Func": "isStoreToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1017, "Length": 168, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>WasmObjectWriter", ">", "(", "Is64Bit", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyWasmObjectWriter", "Func": "createWebAssemblyWasmObjectWriter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1018, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunction", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunction", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "return", ";", "const", "<ISA_LIT>Subtarget", "&", "STM", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "amd_kernel_code_t", "KernelCode", ";", "if", "(", "STM", ".", "isAmdCodeObjectV2", "(", "*", "MF", ")", ")", "{", "getAmdKernelCode", "(", "KernelCode", ",", "CurrentProgramInfo", ",", "*", "MF", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";"], "File": "AMDGPUAsmPrinter25", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1019, "Length": 72, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HiSmall", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "HiSmall", ",", "Overflow", ")", ";", "SDValue", "LoSmall", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Shift", ")", ";", "SDValue", "HiBig", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "BigShift", ")", ";", "SDValue", "LoBig", "=", "Zero", ";", "Hi", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Shift", ",", "Width", ",", "HiSmall", ",", "HiBig", ",", "<STR_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Shift", ",", "Width", ",", "LoSmall", ",", "LoBig", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering70", "Func": "LowerSHLParts", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1020, "Length": 120, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DCI", ".", "CombineTo", "(", "OrigOp", ".", "getNode", "(", ")", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "Op2", ")", ")", ";", "return", "true", ";", "}", ";", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "&&", "EltVT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "!=", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", ")", "return", "false", ";", "return", "BitcastAndCombineShuffle", "(", "Opcode", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "X86ISelLowering143", "Func": "combineBitcastForMaskedOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1021, "Length": 125, "Cover_Rate": 0.30413625304136255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "tmp", ";", "}", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "tmp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "tmp", ";", "}", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "tmp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "tmp", ";", "}", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "tmp", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "File": "arm3", "Func": "thumb_output_move_mem_multiple", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1022, "Length": 168, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtsepi32_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_pmovsdb128mem_mask", "(", "(", "unsigned", "int", "*", ")", "__P", ",", "(", "__v4si", ")", "__A", ",", "__M", ")", ";"], "File": "avx512vlintrin1", "Func": "_mm_mask_cvtsepi32_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1023, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VCTPs", ".", "empty", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "MI", ":", "VCTPs", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ";", "}", "if", "(", "!", "FoundAllComponents", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "ARMLowOverheadLoops", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1024, "Length": 65, "Cover_Rate": 0.5855855855855856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "&", "CondReg", "=", "CondRegs", "[", "Cond", "]", ";", "if", "(", "!", "CondReg", ")", "CondReg", "=", "promoteCondToReg", "(", "TestMBB", ",", "TestPos", ",", "TestLoc", ",", "Cond", ")", ";", "if", "(", "!", "SetCCI", ".", "mayStore", "(", ")", ")", "{", "assert", "(", "SetCCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MRI", "->", "replaceRegWith", "(", "SetCCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "CondReg", ")", ";", "SetCCI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "SetCCI", ".", "getParent", "(", ")", ",", "SetCCI", ".", "getIterator", "(", ")", ",", "SetCCI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "add", "(", "SetCCI", ".", "getOperand", "(", "i", ")", ")", ";"], "File": "X86FlagsCopyLowering4", "Func": "rewriteSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1025, "Length": 138, "Cover_Rate": 0.641860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseSetReorderDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetNoReorderDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetMacroDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetNoMacroDirective", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "MipsAsmParser44", "Func": "parseDirectiveSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1026, "Length": 72, "Cover_Rate": 0.4161849710982659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";"], "ground_truth": ["if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "true", ";"], "File": "AArch64AsmBackend (2)1", "Func": "shouldForceRelocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1027, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "emitVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ",", "true", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "!", "Modifier", ")", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "else", "if", "(", "strstr", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "Modifier", ")", "printVecModifiedImmediate", "(", "MO", ",", "Modifier", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "printFPConstant", "(", "MO", ".", "getFPImm", "(", ")", ",", "O", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{"], "File": "NVPTXAsmPrinter14", "Func": "printOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1028, "Length": 126, "Cover_Rate": 0.34332425068119893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "signed", "char", ")", "__builtin_altivec_vcmpequb", "(", "(", "vector", "signed", "char", ")", "a1", ",", "(", "vector", "signed", "char", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vcmpequb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1029, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "DX_REG", ":", "return", "(", "!", "TARGET_64BIT", "||", "ix86_cfun_abi", "(", ")", "!=", "MS_ABI", ")", ";", "case", "DI_REG", ":", "case", "SI_REG", ":", "return", "TARGET_64BIT", "&&", "ix86_cfun_abi", "(", ")", "!=", "MS_ABI", ";"], "ground_truth": ["case", "BND0_REG", ":"], "File": "i3865", "Func": "ix86_function_value_regno_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1030, "Length": 36, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LdSt", ".", "getNumExplicitOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "!", "LdSt", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "Width", "=", "(", "*", "LdSt", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BaseReg", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCInstrInfo12", "Func": "getMemOperandWithOffsetWidth", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1031, "Length": 95, "Cover_Rate": 0.6834532374100719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_CODE", "(", "base", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "base", ")", "&&", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "get_pool_constant", "(", "base", ")", ",", "Pmode", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "constant_pool_expr_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1032, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "Options", ".", "MCOptions", ",", "LittleEndian", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffectiveCodeModel", "(", "TT", ",", "CM", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "isLittle", "(", "LittleEndian", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine22", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1033, "Length": 115, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsli_n_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int16x4_t", ")", "__builtin_aarch64_ssli_nv4hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsli_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1034, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "type", "=", "NULL_TREE", ";", "if", "(", "(", "qualifiers", "&", "qualifier_pointer", ")", "&&", "VECTOR_MODE_P", "(", "mode", ")", ")", "mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "if", "(", "(", "qualifiers", "&", "qualifier_poly", ")", "||", "VECTOR_MODE_P", "(", "mode", ")", ")", "type", "=", "aarch64_lookup_simd_type_in_table", "(", "mode", ",", "qualifiers", ")", ";", "else", "type", "=", "aarch64_int_or_fp_type", "(", "mode", ",", "qualifiers", ")", ";", "gcc_assert", "(", "type", "!=", "NULL_TREE", ")", ";"], "ground_truth": ["if", "(", "qualifiers", "&", "qualifier_const", ")", "type", "=", "build_qualified_type", "(", "type", ",", "TYPE_QUAL_CONST", ")", ";"], "File": "aarch64-builtins1", "Func": "aarch64_simd_builtin_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1035, "Length": 79, "Cover_Rate": 0.7314814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGuardedStorage", "(", ")", "const", "{"], "ground_truth": ["return", "HasGuardedStorage", ";"], "File": "SystemZSubtarget", "Func": "hasGuardedStorage", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1036, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", "||", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "unsigned", "HiTF", "=", "(", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", ")", "?", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_HI22", ":", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_HI22", ")", ";", "unsigned", "LoTF", "=", "(", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", ")", "?", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_LO10", ":", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_LO10", ")", ";", "unsigned", "addTF", "=", "(", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", ")", "?", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_ADD", ":", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_ADD", ")", ";", "unsigned", "callTF", "=", "(", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", ")", "?", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_CALL", ":", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDM_CALL", ")", ";", "SDValue", "HiLo", "=", "makeHiLoPair", "(", "Op", ",", "HiTF", ",", "LoTF", ",", "DAG", ")", ";", "SDValue", "Base", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Base", ",", "HiLo", ",", "withTargetFlags", "(", "Op", ",", "addTF", ",", "DAG", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "InFlag", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "DL", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "Argument", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "Symbol", "=", "withTargetFlags", "(", "Op", ",", "callTF", ",", "DAG", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "Ops", ".", "push_back", "(", "Symbol", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "const", "uint32_t", "*", "Mask", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallingConv", "::", "C", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "InFlag", ",", "DL", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "PtrVT", ",", "InFlag", ")", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalDynamic", ")", "return", "Ret", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_HIX22", ",", "DAG", ")", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_LDO_LOX10", ",", "DAG", ")", ")", ";"], "File": "SparcISelLowering78", "Func": "LowerGlobalTLSAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1037, "Length": 511, "Cover_Rate": 0.5646408839779006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "&", "SymRef", "=", "*", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "cast", "<", "MCSymbolELF", ">", "(", "SymRef", ".", "getSymbol", "(", ")", ")", ".", "setType", "(", "ELF", "::", "STT_TLS", ")", ";", "break", ";", "}", "case", "MCExpr", "::", "Unary", ":", "fixELFSymbolsInTLSFixupsImpl", "(", "cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", "->", "getSubExpr", "(", ")", ",", "Asm", ")", ";"], "ground_truth": ["break", ";"], "File": "RISCVMCExpr11", "Func": "fixELFSymbolsInTLSFixupsImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1038, "Length": 66, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "<ISA_LIT>SPReduce", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SPScheduler", "Func": "getAnalysisUsage", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1039, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_lane_f32", "(", "float32x2_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "float32x2_t", ")", "__builtin_neon_vdup_lanev2sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vdup_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1040, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isELFv2ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering21", "Func": "getTOCSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1041, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loadh_pi", "(", "__m128", "__A", ",", "__m64", "const", "*", "__P", ")", "{", "__vector", "unsigned", "long", "long", "__a", "=", "(", "__vector", "unsigned", "long", "long", ")", "__A", ";", "__vector", "unsigned", "long", "long", "__p", "=", "vec_splats", "(", "*", "__P", ")", ";"], "ground_truth": ["__a", "[", "<NUM_LIT>", "]", "=", "__p", "[", "<NUM_LIT>", "]", ";"], "File": "xmmintrin", "Func": "_mm_loadh_pi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1042, "Length": 60, "Cover_Rate": 0.8955223880597015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "scratch_reg", "sr", ";", "get_scratch_register_on_entry", "(", "&", "sr", ")", ";", "rounded_size", "=", "ROUND_DOWN", "(", "size", ",", "get_probe_interval", "(", ")", ")", ";", "emit_move_insn", "(", "sr", ".", "reg", ",", "GEN_INT", "(", "-", "first", ")", ")", ";", "last", "=", "first", "+", "rounded_size", ";", "emit_insn", "(", "ix86_gen_probe_stack_range", "(", "sr", ".", "reg", ",", "sr", ".", "reg", ",", "GEN_INT", "(", "-", "last", ")", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "sr", ".", "reg", ")", ",", "rounded_size", "-", "size", ")", ")", ";", "release_scratch_register_on_entry", "(", "&", "sr", ",", "size", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "i3867", "Func": "ix86_emit_probe_stack_range", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1043, "Length": 100, "Cover_Rate": 0.49504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "def_link", "||", "!", "def_link", "->", "ref", "||", "DF_REF_IS_ARTIFICIAL", "(", "def_link", "->", "ref", ")", "||", "def_link", "->", "next", ")", "return", "false", ";", "rtx", "def_insn", "=", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ";", "unsigned", "uid2", "=", "INSN_UID", "(", "def_insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid2", "]", ".", "is_swap", "||", "insn_entry", "[", "uid2", "]", ".", "is_load", "||", "insn_entry", "[", "uid2", "]", ".", "is_store", ")", "return", "false", ";", "break", ";", "}", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "if", "(", "MEM_P", "(", "dest", ")", ")", "return", "(", "MEM_ALIGN", "(", "dest", ")", ">=", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "rs6000-p8swap", "Func": "quad_aligned_store_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1044, "Length": 114, "Cover_Rate": 0.4505928853754941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "ST", "(", "ST", ")", ",", "AMDGPUA<ISA_LIT>", "(", "ST", ".", "get<ISA_LIT>AS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo12", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1045, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "override", "{"], "ground_truth": ["return", "<ISA_LIT>GenInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefNode", ",", "DefIdx", ",", "UseNode", ",", "UseIdx", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "getOperandLatency", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1046, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f64_p16", "(", "poly16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float64x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_f64_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1047, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";"], "ground_truth": ["if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering208", "Func": "lowerV8I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1048, "Length": 161, "Cover_Rate": 0.3319587628865979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MO", ":", "make_range", "(", "MI", ".", "operands_begin", "(", ")", "+", "<NUM_LIT>", ",", "MI", ".", "operands_end", "(", ")", ")", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MO", ")", ")", "MCI", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Code", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "raw_svector_ostream", "VecOS", "(", "Code", ")", ";", "CodeEmitter", "->", "encodeInstruction", "(", "MCI", ",", "VecOS", ",", "Fixups", ",", "getSubtargetInfo", "(", ")", ")", ";", "if", "(", "Code", ".", "size", "(", ")", "<", "MinSize", ")", "{", "if", "(", "MinSize", "==", "<NUM_LIT>", "&&", "Opcode", "==", "<STR_LIT>", ")", "{", "MCI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "unsigned", "NopSize", "=", "EmitNop", "(", "*", "OutStreamer", ",", "MinSize", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "assert", "(", "NopSize", "==", "MinSize", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["(", "void", ")", "NopSize", ";"], "File": "X86MCInstLower124", "Func": "LowerPATCHABLE_OP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1049, "Length": 151, "Cover_Rate": 0.6593886462882096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "merge_hi_p", "=", "false", ";", "break", ";", "}", "if", "(", "!", "merge_hi_p", ")", "{", "for", "(", "int", "telt", "=", "<NUM_LIT>", ";", "telt", "<", "d", ".", "nelt", ";", "telt", "++", ")", "if", "(", "d", ".", "perm", "[", "telt", "]", "!=", "(", "telt", "+", "d", ".", "nelt", ")", "/", "<NUM_LIT>", "+", "(", "telt", "%", "<NUM_LIT>", ")", "*", "d", ".", "nelt", ")", "{", "merge_lo_p", "=", "false", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "s390", "Func": "expand_perm_with_merge", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1050, "Length": 67, "Cover_Rate": 0.3641304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "TRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "assert", "(", "!", "mustPreserveAnalysisID", "(", "LiveIntervalsID", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "PReg", "=", "<STR_LIT>", "+", "<NUM_LIT>", ";", "PReg", "<", "<STR_LIT>", ";", "++", "PReg", ")", "{", "if", "(", "PReg", "==", "<STR_LIT>", "||", "PReg", "==", "<STR_LIT>", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "PReg", ")", ";", "unsigned", "VReg", "=", "<STR_LIT>", ";", "for", "(", "MachineOperand", "&", "MO", ":", "llvm", "::", "make_early_inc_range", "(", "MRI", ".", "reg_operands", "(", "PReg", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "if", "(", "VReg", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "WebAssemblyReplacePhysRegs6", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1051, "Length": 125, "Cover_Rate": 0.4646840148698885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerNaClTargetArch", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "DAG", ".", "getConstant", "(", "PnaclTargetArchitecture<ISA_LIT>_32", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "ARMISelLowering91", "Func": "LowerNaClTargetArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1052, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_inserti32x4_mask", "(", "(", "__v16si", ")", "__C", ",", "(", "__v4si", ")", "__D", ",", "__imm", ",", "(", "__v16si", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_inserti32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1053, "Length": 27, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "Size", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["auto", "IdxTy", "=", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1054, "Length": 231, "Cover_Rate": 0.49148936170212765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "i", "=", "from", ".", "position", "(", "StackVreg", "(", "*", "Preserved", ")", ")", ";", "}", "if", "(", "numPops", ")", "--", "numPops", ";", "if", "(", "i", "!=", "j", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "rv", "(", "curStack", "+=", "rv", "(", "xchgTop", "(", "j", ")", ")", ")", ";", "}", "else", "if", "(", "j", "==", "<NUM_LIT>", ")", "{", "rv", "(", "curStack", "+=", "rv", "(", "xchgTop", "(", "i", ")", ")", ")", ";", "}", "else", "if", "(", "i", "<=", "XchgLimit", "&&", "j", "<=", "XchgLimit", ")", "{", "rv", "(", "curStack", "+=", "rv", "(", "xchg", "(", "i", ",", "j", ")", ")", ")", ";", "}", "else", "{", "rv", "(", "curStack", "+=", "rv", "(", "xchgTop", "(", "i", ")", ")", ")", ";", "rv", "(", "curStack", "+=", "rv", "(", "xchgTop", "(", "j", ")", ")", ")", ";", "rv", "(", "curStack", "+=", "rv", "(", "xchgTop", "(", "i", ")", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "DiffForReturn", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1055, "Length": 147, "Cover_Rate": 0.5464684014869888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_m_pfrcpit1", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pfrcpit1", "(", "(", "__v2sf", ")", "__A", ",", "(", "__v2sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "mm3dnow4", "Func": "_m_pfrcpit1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1056, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "getAccumulator", "(", ")", "{"], "ground_truth": ["return", "Acc", ";"], "File": "ARMParallelDSP1", "Func": "getAccumulator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1057, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsq_n_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "int16_t", "__c", ")", "{", "return", "(", "int16x8_t", ")", "__builtin_neon_vmls_nv8hi", "(", "__a", ",", "__b", ",", "(", "__builtin_neon_hi", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlsq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1058, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_init_axis_predicate", "(", "FILE", "*", "file", ",", "int", "regno", ",", "const", "char", "*", "name", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "name", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "regno", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nvptx3", "Func": "nvptx_init_axis_predicate", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 1059, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "bs", "=", "HOST_BITS_PER_WIDE_INT", ";", "bool", "b", ";", "gcc_assert", "(", "!", "!", "start", "==", "!", "!", "end", ")", ";", "if", "(", "(", "in", "&", "(", "(", "~", "HOST_WIDE_INT_0U", ")", ">>", "(", "bs", "-", "size", ")", ")", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "b", "=", "s390_contiguous_bitmask_nowrap_p", "(", "in", ",", "size", ",", "start", ",", "end", ")", ";", "if", "(", "b", ")", "return", "true", ";", "if", "(", "!", "wrap_p", ")", "return", "false", ";", "b", "=", "s390_contiguous_bitmask_nowrap_p", "(", "~", "in", ",", "size", ",", "start", ",", "end", ")", ";", "if", "(", "b", "&&", "start", ")", "{", "int", "s", "=", "*", "start", ";", "int", "e", "=", "*", "end", ";", "gcc_assert", "(", "s", ">=", "<NUM_LIT>", ")", ";", "*", "start", "=", "(", "(", "e", "+", "<NUM_LIT>", ")", "&", "(", "bs", "-", "<NUM_LIT>", ")", ")", ";", "*", "end", "=", "(", "(", "s", "-", "<NUM_LIT>", "+", "bs", ")", "&", "(", "bs", "-", "<NUM_LIT>", ")", ")", ";", "}", "return", "b", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_contiguous_bitmask_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1060, "Length": 152, "Cover_Rate": 0.8735632183908046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "::", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ",", "ControlFlowCounter", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyInstPrinter", "Func": "WebAssemblyInstPrinter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1061, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Lo", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Hi", ")", ")", "{", "int32_t", "LoC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Lo", ")", "->", "getSExtValue", "(", ")", ";", "int32_t", "HiC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Hi", ")", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "(", "LoC", ">>", "<NUM_LIT>", ")", "==", "HiC", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Passthru", ",", "Lo", ",", "VL", ")", ";"], "File": "RISCVISelLowering3", "Func": "splatPartsI64WithVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1062, "Length": 77, "Cover_Rate": 0.31048387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MI", "->", "setDesc", "(", "Desc", ")", ";", "MachineInstrBuilder", "(", "MI", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";"], "ground_truth": ["assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo120", "Func": "Expand2AddrUndef", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1063, "Length": 75, "Cover_Rate": 0.7075471698113207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "getT2SOImmValSplatVal", "(", "unsigned", "V", ")", "{", "unsigned", "u", ",", "Vs", ",", "Imm", ";", "if", "(", "(", "V", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "V", ";"], "ground_truth": ["Vs", "=", "(", "(", "V", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "V", ">>", "<NUM_LIT>", ":", "V", ";"], "File": "ARMAddressingModes", "Func": "getT2SOImmValSplatVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1064, "Length": 47, "Cover_Rate": 0.4051724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", ",", "Lowering", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "XCoreISelDAGToDAG19", "Func": "XCoreDAGToDAGISel", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1065, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Kind", "==", "KindTy", "::", "Token", ";"], "File": "RISCVAsmParser", "Func": "isToken", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1066, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "VT", ")", ";", "}", "break", ";", "}", "}", "}", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "if", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "LoadSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "LHS", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int16_t", "ValueofRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ValueofRHS", "<", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "-", "ValueofRHS", ")", ")", "{", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "Cmp", "=", "emitComparison", "(", "SExt", ",", "DAG", ".", "getConstant", "(", "ValueofRHS", ",", "RHS", ".", "getValueType", "(", ")", ")", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "<ISA_LIT>CC", "=", "changeIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>CC", ",", "<STR_LIT>", ")", ";", "return", "Cmp", ";", "}", "}", "}", "}", "Cmp", "=", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "<ISA_LIT>CC", "=", "changeIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";"], "ground_truth": ["<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>CC", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering137", "Func": "getAArch64Cmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1067, "Length": 428, "Cover_Rate": 0.5417721518987342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "isLocalStore", "(", "const", "StoreSDNode", "*", "N", ")", "{"], "ground_truth": ["return", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG13", "Func": "isLocalStore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1068, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_cvtuqq2ps512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_mask_cvtepu64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1069, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "E", ")", "EVal", "=", "<ISA_LIT>MCExpr", "::", "Create", "(", "Variant", ",", "E", ",", "false", ",", "getParser", "(", ")", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCAsmParser (2)", "Func": "ParseExpression", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1070, "Length": 28, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isADDIInstrEligibleForFolding", "(", "MachineInstr", "&", "ADDIMI", ",", "int64_t", "&", "Imm", ")", "const", "{", "unsigned", "Opc", "=", "ADDIMI", ".", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "PPCInstrInfo12", "Func": "isADDIInstrEligibleForFolding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1071, "Length": 37, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ProfitableArch", "=", "Subtarget", "->", "isCortexA57", "(", ")", "||", "Subtarget", "->", "isKryo", "(", ")", ";"], "ground_truth": ["return", "ProfitableArch", "&&", "!", "Subtarget", "->", "requiresStrictAlign", "(", ")", ";"], "File": "AArch64LoadStoreOptimizer4", "Func": "enableNarrowLdMerge", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1072, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>64LETarget", ",", "create<ISA_LIT>LEDisassembler", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler2", "Func": "LLVMInitializePowerPCDisassembler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1073, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "rtx", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "enum", "rtx_code", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";", "enum", "rtx_code", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "if", "(", "code0", "!=", "REG", "&&", "code1", "==", "REG", ")", "{", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";"], "ground_truth": ["code1", "=", "GET_CODE", "(", "xplus1", ")", ";"], "File": "iq2000", "Func": "iq2000_legitimize_address", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1074, "Length": 81, "Cover_Rate": 0.31640625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "VT", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["addTypeForNEON", "(", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering109", "Func": "addDRTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1075, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["unsigned", "BasePtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "X86RegisterInfo (2)2", "Func": "tryOptimizeLEAtoMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1076, "Length": 85, "Cover_Rate": 0.3811659192825112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x2_t", ")", "__builtin_aarch64_get_qregoiv2di", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld2q_dup_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1077, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "break", ";", "if", "(", "!", "getBranchInfo", "(", "*", "I", ")", ".", "Target", "->", "isMBB", "(", ")", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "SystemZInstrInfo15", "Func": "removeBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1078, "Length": 49, "Cover_Rate": 0.4336283185840708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "errorExpTgt", "(", ")", "{"], "ground_truth": ["Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "errorExpTgt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1079, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SHUXIAsmBackend", "Func": "getNumFixupKinds", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1080, "Length": 11, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vtbl3v8qi", "(", "__au", ".", "__o", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vtbl3_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1081, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "ca", "->", "call_cookie", "|=", "CALL_COOKIE_STACKSEQ", "(", "numregs", ")", ";", "}", "}", "if", "(", "GET_SH_ARG_CLASS", "(", "mode2", ")", "==", "SH_ARG_FLOAT", "&&", "(", "named", "||", "!", "ca", "->", "prototype_p", ")", ")", "{", "if", "(", "mode2", "==", "SFmode", "&&", "ca", "->", "free_single_fp_reg", ")", "ca", "->", "free_single_fp_reg", "=", "<NUM_LIT>", ";", "else", "if", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "<", "NPARM_REGS", "(", "SFmode", ")", ")", "{", "int", "numfpregs", "=", "MIN", "(", "(", "GET_MODE_SIZE", "(", "mode2", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "NPARM_REGS", "(", "SFmode", ")", "-", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", ")", ";", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "+=", "numfpregs", ";", "if", "(", "TARGET_SHCOMPACT", "&&", "!", "ca", "->", "prototype_p", ")", "{", "if", "(", "ca", "->", "outgoing", "&&", "numregs", ">", "<NUM_LIT>", ")", "do", "{", "ca", "->", "call_cookie", "|=", "(", "CALL_COOKIE_INT_REG", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_INT", "]", "-", "numregs", "+", "(", "(", "numfpregs", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "+", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "-", "numfpregs", ")", "/", "<NUM_LIT>", ")", ")", ";", "}", "while", "(", "numfpregs", "-=", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "mode2", "==", "SFmode", "&&", "(", "named", ")", "&&", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "<", "NPARM_REGS", "(", "SFmode", ")", ")", ")", "ca", "->", "free_single_fp_reg", "=", "FIRST_FP_PARM_REG", "-", "numfpregs", "+", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "+", "<NUM_LIT>", ";", "}", "}", "return", ";", "}", "if", "(", "(", "TARGET_HITACHI", "||", "ca", "->", "renesas_abi", ")", "&&", "TARGET_FPU_DOUBLE", ")", "{", "if", "(", "mode", "==", "SFmode", "&&", "ca", "->", "free_single_fp_reg", ")", "{", "ca", "->", "free_single_fp_reg", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", ";"], "File": "sh3", "Func": "sh_function_arg_advance", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1082, "Length": 277, "Cover_Rate": 0.36209150326797385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "Index", "=", "Reg", "-", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "Index", "=", "Reg", "-", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "Index", "=", "Reg", "-", "<STR_LIT>", ";", "else", "return", "true", ";", "switch", "(", "Mode", ")", "{", "default", ":", "return", "true", ";", "case", "'x'", ":", "Reg", "=", "<STR_LIT>", "+", "Index", ";", "break", ";", "case", "'t'", ":", "Reg", "=", "<STR_LIT>", "+", "Index", ";", "break", ";", "case", "'g'", ":", "Reg", "=", "<STR_LIT>", "+", "Index", ";", "break", ";", "}", "if", "(", "EmitPercent", ")", "O", "<<", "'%'", ";", "O", "<<", "<ISA_LIT>ATTInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmPrinter54", "Func": "printAsmVRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1083, "Length": 115, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "MEM_P", "(", "src1", ")", "||", "bcst_mem_operand", "(", "src1", ",", "mode", ")", ")", "&&", "(", "MEM_P", "(", "src2", ")", "||", "bcst_mem_operand", "(", "src2", ",", "mode", ")", ")", ")", "return", "false", ";", "if", "(", "ix86_swap_binary_operands_p", "(", "code", ",", "mode", ",", "operands", ")", ")", "std", "::", "swap", "(", "src1", ",", "src2", ")", ";"], "ground_truth": ["if", "(", "MEM_P", "(", "dst", ")", "&&", "!", "rtx_equal_p", "(", "dst", ",", "src1", ")", ")", "return", "false", ";"], "File": "i386-expand", "Func": "ix86_binary_operator_ok", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1084, "Length": 71, "Cover_Rate": 0.4152046783625731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtepi16_epi32", "(", "__m256i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmovsxwd512_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_cvtepi16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1085, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GV", ")", ";", "if", "(", "UseNonLazyBind", "&&", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NonLazyBind", ")", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64Subtarget10", "Func": "classifyGlobalFunctionReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1086, "Length": 48, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqzq_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "(", "__a", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vceqzq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1087, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Mul", ":", "return", "selectMul", "(", "I", ")", ";", "case", "Instruction", "::", "SDiv", ":", "return", "selectSDiv", "(", "I", ")", ";", "case", "Instruction", "::", "SRem", ":", "if", "(", "!", "selectBinaryOp", "(", "I", ",", "<STR_LIT>", ")", ")", "return", "selectRem", "(", "I", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "Instruction", "::", "URem", ":", "if", "(", "!", "selectBinaryOp", "(", "I", ",", "<STR_LIT>", ")", ")", "return", "selectRem", "(", "I", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "selectShift", "(", "I", ")", ";", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "return", "selectLogicalOp", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "selectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "IndirectBr", ":", "return", "selectIndirectBr", "(", "I", ")", ";", "case", "Instruction", "::", "BitCast", ":", "if", "(", "!", "FastISel", "::", "selectBitCast", "(", "I", ")", ")", "return", "selectBitCast", "(", "I", ")", ";", "return", "true", ";", "case", "Instruction", "::", "FPToSI", ":", "if", "(", "!", "selectCast", "(", "I", ",", "<STR_LIT>", ")", ")", "return", "selectFPToInt", "(", "I", ",", "true", ")", ";", "return", "true", ";", "case", "Instruction", "::", "FPToUI", ":", "return", "selectFPToInt", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "return", "selectIntExt", "(", "I", ")", ";", "case", "Instruction", "::", "Trunc", ":", "if", "(", "!", "selectCast", "(", "I", ",", "<STR_LIT>", ")", ")", "return", "selectTrunc", "(", "I", ")", ";", "return", "true", ";", "case", "Instruction", "::", "FPExt", ":", "return", "selectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "selectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "if", "(", "!", "selectCast", "(", "I", ",", "<STR_LIT>", ")", ")", "return", "selectIntToFP", "(", "I", ",", "true", ")", ";", "return", "true", ";", "case", "Instruction", "::", "UIToFP", ":", "return", "selectIntToFP", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Load", ":", "return", "selectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "selectStore", "(", "I", ")", ";", "case", "Instruction", "::", "FCmp", ":", "case", "Instruction", "::", "ICmp", ":", "return", "selectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "selectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "selectRet", "(", "I", ")", ";", "case", "Instruction", "::", "FRem", ":", "return", "selectFRem", "(", "I", ")", ";", "case", "Instruction", "::", "GetElementPtr", ":"], "ground_truth": ["return", "selectGetElementPtr", "(", "I", ")", ";"], "File": "AArch64FastISel20", "Func": "fastSelectInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1088, "Length": 384, "Cover_Rate": 0.8084210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_f16_u16", "(", "uint16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float16x8_t", ")", "__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_f16_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1089, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_loadss", "(", "__P", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_load_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1090, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasSVE", "(", ")", "||", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "!", "OpVT", ".", "isScalableVector", "(", ")", "||", "OpVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Idx", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isAllOnesConstant", "(", "Idx", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VS", "=", "Idx", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumEls", "=", "OpVT", ".", "getVectorElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", ";", "if", "(", "VS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "NumEls", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "File": "AArch64ISelLowering78", "Func": "performLastTrueTestVectorCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1091, "Length": 159, "Cover_Rate": 0.6652719665271967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "bool", "Was16", "=", "isCode16", "(", "StartInfo", ".", "getTargetTriple", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "EndInfo", "||", "Was16", "!=", "isCode16", "(", "EndInfo", "->", "getTargetTriple", "(", ")", ")", ")", "{"], "File": "Z80AsmPrinter1", "Func": "emitInlineAsmEnd", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1092, "Length": 32, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResourcesModel", "->", "clearResources", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCMachineScheduler", "Func": "resetDFA", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1093, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TT", ".", "isArch64Bit", "(", ")", ")", ")", ",", "InstrInfo", "(", ")", ",", "RegInfo", "(", "getHwMode", "(", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "RISCVSubtarget13", "Func": "RISCVSubtarget", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1094, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBrTarget", "(", ")", "{"], "ground_truth": ["return", "isBrImm", "(", ")", "||", "isToken", "(", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "isBrTarget", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1095, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Z80MCExpr", "(", ")", "{"], "ground_truth": ["}"], "File": "GBZ80MCExpr", "Func": "~GBZ80MCExpr", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1096, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "result", "=", "findInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "{", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";"], "ground_truth": ["IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1097, "Length": 178, "Cover_Rate": 0.3545816733067729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "next", "=", "DEP_CON", "(", "dep", ")", ";", "if", "(", "next", "==", "next_insn", "&&", "rs6000_is_costly_dependence", "(", "dep", ",", "dep_cost", "(", "dep", ")", ",", "<NUM_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "FOR_EACH_DEP", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1098, "Length": 30, "Cover_Rate": 0.7317073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vidupq_m", "(", "uint32x4_t", "__inactive", ",", "uint32_t", "*", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vidupq_m_wb_u32", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vidupq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1099, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is128Bit", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "SDValue", "RegSeq", "=", "Is128Bit", "?", "createQTuple", "(", "Regs", ")", ":", "createDTuple", "(", "Regs", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";"], "ground_truth": ["return", "St", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectPostStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1100, "Length": 107, "Cover_Rate": 0.6604938271604939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "PPCAsmBackend (2)1", "Func": "getNumFixupKinds", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1101, "Length": 10, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Symbol", "=", "Printer", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "Symbol", "=", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "Symbol", "=", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Symbol", "=", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "Symbol", "=", "Printer", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "unsigned", "Option", "=", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ";", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "switch", "(", "Option", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HI", ";"], "ground_truth": ["break", ";"], "File": "UPTMCInstLower", "Func": "LowerSymbolOperand", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1102, "Length": 194, "Cover_Rate": 0.5950920245398773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "J", "->", "readsRegister", "(", "CopyFromExec", ",", "TRI", ")", ")", "{", "SaveExecInst", "=", "&", "*", "J", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "J", "<<", "'\\n'", ")", ";", "break", ";", "}", "}", "if", "(", "SaveExecInst", "&&", "J", "->", "readsRegister", "(", "CopyToExec", ",", "TRI", ")", ")", "{", "assert", "(", "SaveExecInst", "!=", "&", "*", "J", ")", ";", "OtherUseInsts", ".", "push_back", "(", "&", "*", "J", ")", ";", "}", "}", "if", "(", "!", "SaveExecInst", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SaveExecInst", "<<", "'\\n'", ")", ";", "MachineOperand", "&", "Src0", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "SaveExecInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "OtherOp", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src0", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "OtherOp", "=", "&", "Src1", ";", "}", "else", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "Src1", ".", "getReg", "(", ")", "==", "CopyFromExec", ")", "{", "if", "(", "!", "SaveExecInst", "->", "isCommutable", "(", ")", ")", "break", ";", "OtherOp", "=", "&", "Src0", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "CopyFromExecInst", "->", "eraseFromParent", "(", ")", ";", "auto", "InsPt", "=", "SaveExecInst", "->", "getIterator", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "SaveExecInst", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "getSaveExecOp", "(", "SaveExecInst", "->", "getOpcode", "(", ")", ")", ")", ",", "CopyFromExec", ")", ".", "addReg", "(", "OtherOp", "->", "getReg", "(", ")", ")", ";"], "ground_truth": ["SaveExecInst", "->", "eraseFromParent", "(", ")", ";"], "File": "SIOptimizeExecMasking20", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1103, "Length": 268, "Cover_Rate": 0.4260731319554849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "pa_trampoline_adjust_address", "(", "rtx", "addr", ")", "{", "if", "(", "!", "TARGET_64BIT", ")", "addr", "=", "memory_address", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "addr", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "addr", ";"], "File": "pa", "Func": "pa_trampoline_adjust_address", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1104, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLVP", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_TLVP", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "MF", ".", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_SECREL", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSLD", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSLDM", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_INDNTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_DTPOFF", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_NTPOFF", ";", "break", ";"], "File": "X86MCInstLower90", "Func": "LowerSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1105, "Length": 165, "Cover_Rate": 0.33468559837728196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_avg_epu8", "(", "__m512i", "__W", ",", "__mmask64", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pavgb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_avg_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1106, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "Parent", "=", "Phi", "->", "getParent", "(", ")", ";", "PHINode", "*", "NewPhi", "=", "PHINode", "::", "Create", "(", "Int64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "&", "Parent", "->", "front", "(", ")", ")", ";", "Value", "*", "Ret", "=", "NewPhi", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "Incoming", ")", ")", "{", "NewPhi", "->", "addIncoming", "(", "Broken", ",", "From", ")", ";", "continue", ";", "}", "Phi", "->", "setIncomingValue", "(", "i", ",", "BoolFalse", ")", ";", "Value", "*", "PhiArg", "=", "handleLoopCondition", "(", "Incoming", ",", "Broken", ",", "L", ",", "Term", ")", ";", "NewPhi", "->", "addIncoming", "(", "PhiArg", ",", "From", ")", ";", "}", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "while", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "!=", "EndCf", ")", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "OldEnd", "->", "getNextNode", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "<STR_LIT>", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "<STR_LIT>", ",", "Insert", ")", ";"], "ground_truth": ["NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";"], "File": "SIAnnotateControlFlow30", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1107, "Length": 346, "Cover_Rate": 0.6279491833030852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sub", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "w_dest", ",", "gen_rtx_MINUS", "(", "HImode", ",", "sub_1", ",", "w_src1", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "carry", ")", ";", "branch", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_EQ", "(", "HImode", ",", "sub_1", ",", "w_src1", ")", ",", "pc_rtx", ",", "pc_rtx", ")", ")", ";", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "branch", ",", "sub", ",", "clobber", ")", ")", ";", "}", "else", "if", "(", "firstloop", "&&", "code", "!=", "COMPARE", "&&", "GET_CODE", "(", "w_src1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "w_src1", ")", "==", "<NUM_LIT>", ")", "continue", ";", "else", "if", "(", "firstloop", ")", "insn", "=", "gen_subchi4", "(", "w_dest", ",", "w_src0", ",", "w_src1", ",", "carry", ")", ";", "else", "insn", "=", "gen_subchi5", "(", "w_dest", ",", "w_src0", ",", "w_src1", ",", "carry", ",", "carry", ")", ";", "break", ";", "case", "IOR", ":", "case", "XOR", ":"], "ground_truth": ["case", "AND", ":"], "File": "stormy163", "Func": "xstormy16_expand_arith", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1108, "Length": 143, "Cover_Rate": 0.3029661016949153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useScalarIncVL", "(", ")", "const", "{", "return", "UseScalarIncVL", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "useScalarIncVL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1109, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BankConflictHazardRecognizer", "::", "Reset", "(", ")", "{", "Accesses", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer19", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1110, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GEP", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "AllocaUser", ")", ",", "Alloca", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "AllocaUser", ")", ";", "continue", ";", "}", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "AllocaTy", "<<", "<STR_LIT>", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "Store", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "StoreInst", "*", "<ISA_LIT>", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "Value", "*", "Ptr", "=", "<ISA_LIT>", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "NewVecValue", "=", "Builder", ".", "CreateInsertElement", "(", "VecValue", ",", "<ISA_LIT>", "->", "getValueOperand", "(", ")", ",", "Index", ")", ";", "Builder", ".", "CreateStore", "(", "NewVecValue", ",", "BitCast", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUPromoteAlloca56", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1111, "Length": 413, "Cover_Rate": 0.7322695035460993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "assert", "(", "!", "isVarArg", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";"], "ground_truth": ["CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "File": "LEGISelLowering1", "Func": "LowerCallResult", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1112, "Length": 82, "Cover_Rate": 0.5189873417721519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHSaveFRegX", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHSaveFRegP", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHSaveFRegPX", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHSetFP", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHAddFP", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHNop", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHSaveNext", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHEpilogStart", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHEpilogEnd", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHTrapFrame", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHMachineFrame", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHContext", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSEHClearUnwoundToCall", "(", "Loc", ")", ";", "else", "return", "true", ";", "}", "else", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser1", "Func": "ParseDirective", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1113, "Length": 168, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_abs_epi8", "(", "__m128i", "__W", ",", "__mmask16", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pabsb128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_abs_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1114, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";", "return", "new", "<ISA_LIT>MCAsmBackend", "(", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend28", "Func": "createSystemZMCAsmBackend", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1115, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "Callee", "=", "CLI", ".", "Callee", ";", "MCSymbol", "*", "Symbol", "=", "CLI", ".", "Symbol", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", ")", "return", "false", ";", "if", "(", "IsTailCall", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "MVT", "RetVT", ";", "if", "(", "CLI", ".", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "<STR_LIT>", ";", "else", "if", "(", "!", "isTypeSupported", "(", "CLI", ".", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "for", "(", "auto", "Flag", ":", "CLI", ".", "OutFlags", ")", "if", "(", "Flag", ".", "isInReg", "(", ")", "||", "Flag", ".", "isSRet", "(", ")", "||", "Flag", ".", "isNest", "(", ")", "||", "Flag", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "OutVTs", ";", "OutVTs", ".", "reserve", "(", "CLI", ".", "OutVals", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "*", "Val", ":", "CLI", ".", "OutVals", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "if", "(", "!", "Addr", ".", "getGlobalValue", "(", ")", ")", "return", "false", ";", "unsigned", "DestAddress", ";", "if", "(", "Symbol", ")", "DestAddress", "=", "materializeExternalCallSym", "(", "Symbol", ")", ";", "else", "DestAddress", "=", "materializeGV", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<STR_LIT>", ")", ";", "emitInst", "(", "TargetOpcode", "::", "COPY", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DestAddress", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "for", "(", "auto", "Reg", ":", "CLI", ".", "OutRegs", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "CLI", ".", "Call", "=", "MIB", ";"], "ground_truth": ["return", "finishCall", "(", "CLI", ",", "RetVT", ",", "NumBytes", ")", ";"], "File": "MipsFastISel", "Func": "fastLowerCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1116, "Length": 379, "Cover_Rate": 0.8633257403189066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev64q_s32", "(", "int32x4_t", "a", ")", "{", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrev64q_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1117, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Thumb2PreloadOpcodeNoPCI", "(", "Opcode", ")", "&&", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "T2Morph2Preload2PCI", "(", "Opcode", ")", ";", "<ISA_LIT>Format", "Format", "=", "<ISA_LIT>Formats", "[", "Opcode", "]", ";", "Size", "=", "IsThumb2", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "DEBUG", "(", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Opcode", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "Opcode", ")", "<<", "<STR_LIT>", "<<", "stringFor<ISA_LIT>Format", "(", "Format", ")", "<<", "'('", "<<", "(", "int", ")", "Format", "<<", "<STR_LIT>", ";", "showBitVector", "(", "errs", "(", ")", ",", "insn", ")", ";", "}", ")", ";", "<ISA_LIT>BasicMCBuilder", "*", "Builder", "=", "CreateMCBuilder", "(", "Opcode", ",", "Format", ")", ";", "Builder", "->", "SetSession", "(", "const_cast", "<", "Session", "*", ">", "(", "&", "SO", ")", ")", ";", "if", "(", "!", "Builder", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Builder", "->", "Build", "(", "MI", ",", "insn", ")", ")", "return", "false", ";"], "File": "ARMDisassembler11", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1118, "Length": 136, "Cover_Rate": 0.4133738601823708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "unsigned", "NumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "AS", ")", "{", "case", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ":", "if", "(", "isMemOpUniform", "(", "Load", ")", ")", "return", "SDValue", "(", ")", ";", "case", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ":", "case", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ":", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1119, "Length": 286, "Cover_Rate": 0.6021052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "mips_builtin_description", "*", "d", ";", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "mips_builtins", ")", ";", "i", "++", ")", "{"], "ground_truth": ["d", "=", "&", "mips_builtins", "[", "i", "]", ";"], "File": "mips4", "Func": "mips_init_builtins", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1120, "Length": 35, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts16", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1121, "Length": 172, "Cover_Rate": 0.4398976982097187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "PatternMatch", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "PassThru", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";", "}"], "ground_truth": ["Root", "->", "replaceAllUsesWith", "(", "Load", ")", ";"], "File": "MVEGatherScatterLowering5", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1122, "Length": 254, "Cover_Rate": 0.8581081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ";"], "File": "SparcISelLowering1", "Func": "LowerFP_TO_SINT", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1123, "Length": 45, "Cover_Rate": 0.5844155844155844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "Opc", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo1", "Func": "GetAnalyzableBrOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1124, "Length": 72, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CmpOp", "=", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MRI", ".", "constrainRegClass", "(", "dest", ",", "TRCsp", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CmpOp", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "unsigned", "stxr_status", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "stxr_status", ",", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "stxr_status", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "stxr_status", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "loop1MBB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";"], "File": "AArch64ISelLowering37", "Func": "emitAtomicCmpSwap", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1125, "Length": 193, "Cover_Rate": 0.3580705009276438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "createToken", "(", "StringRef", "Str", ",", "SMLoc", "Loc", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "KindToken", ",", "Loc", ",", "Loc", ")", ";"], "ground_truth": ["Op", "->", "Token", ".", "Data", "=", "Str", ".", "data", "(", ")", ";"], "File": "SystemZAsmParser10", "Func": "createToken", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1126, "Length": 38, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>XCOFFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCXCOFFStreamer", "Func": "createPPCXCOFFStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1127, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_castps_pd", "(", "__m128", "__A", ")", "{", "return", "(", "__m128d", ")", "__A", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_castps_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1128, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "VEX_B", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_W", "=", "<NUM_LIT>", ";", "unsigned", "char", "XOP", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_5M", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_4V", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_L", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_PP", "=", "<NUM_LIT>", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", ")", "VEX_PP", "=", "<NUM_LIT>", ";", "if", "(", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", "VEX_W", "=", "<NUM_LIT>", ";", "if", "(", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", "XOP", "=", "<NUM_LIT>", ";", "if", "(", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", "VEX_L", "=", "<NUM_LIT>", ";", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "}", "unsigned", "NumOps", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Desc", ".", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", ";", "CurOp", "+=", "<NUM_LIT>", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";"], "ground_truth": ["CurOp", "=", "<STR_LIT>", ";"], "File": "X86MCCodeEmitter11", "Func": "EmitVEXOpcodePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1129, "Length": 359, "Cover_Rate": 0.3260672116257947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Flags1", "=", "getUndefRegState", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", ";", ")", ";", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", ")", "{", "unsigned", "Flags2", "=", "getUndefRegState", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags1", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags2", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "Flags1", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "RO", "=", "Cond", "[", "<NUM_LIT>", "]", ";", "unsigned", "Flags", "=", "getUndefRegState", "(", "RO", ".", "isUndef", "(", ")", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addReg", "(", "RO", ".", "getReg", "(", ")", ",", "Flags", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "assert", "(", "(", "!", "Cond", ".", "empty", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "isNewValueJump", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isEndLoopN", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", "{", "int", "EndLoopOp", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "assert", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isMBB", "(", ")", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "VisitedBBs", ";", "MachineInstr", "*", "Loop", "=", "findLoopInstr", "(", "TBB", ",", "EndLoopOp", ",", "VisitedBBs", ")", ";", "assert", "(", "Loop", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "TBB", ")", ";"], "File": "HexagonInstrInfo5", "Func": "InsertBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1130, "Length": 359, "Cover_Rate": 0.44266337854500615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ResNode", ";", "SDValue", "HiPart", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";"], "File": "MBlazeISelLowering", "Func": "LowerJumpTable", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1131, "Length": 51, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "<STR_LIT>", "::", "pred_sel_X", ")", ")", ".", "setReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "<STR_LIT>", "::", "pred_sel_Y", ")", ")", ".", "setReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "<STR_LIT>", "::", "pred_sel_Z", ")", ")", ".", "setReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ",", "<STR_LIT>", "::", "pred_sel_W", ")", ")", ".", "setReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "PIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "PMO", "=", "MI", ".", "getOperand", "(", "PIdx", ")", ";", "PMO", ".", "setReg", "(", "Pred", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo10", "Func": "PredicateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1132, "Length": 238, "Cover_Rate": 0.8350877192982457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", ")", ";", "const", "TargetRegisterClass", "*", "I32RC", "=", "TRI", "->", "getCFGStructurizerRegClass", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "MigrateTrue", "||", "!", "MigrateFalse", ")", "{", "return", "<NUM_LIT>", ";", "}", "int", "NumNewBlk", "=", "<NUM_LIT>", ";", "bool", "LandBlkHasOtherPred", "=", "(", "LandBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "insertInstrBefore", "(", "LandBlk", ",", "<STR_LIT>", ")", ";", "if", "(", "LandBlkHasOtherPred", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "CmpResReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "<STR_LIT>", ",", "CmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "unsigned", "InitReg", "=", "HeadMBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "insertCondBranchBefore", "(", "LandBlk", ",", "I", ",", "<STR_LIT>", ",", "InitReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "MigrateTrue", ")", "{", "migrateInstruction", "(", "TrueMBB", ",", "LandBlk", ",", "I", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "insertInstrBefore", "(", "I", ",", "<STR_LIT>", ")", ";", "if", "(", "MigrateFalse", ")", "{", "migrateInstruction", "(", "FalseMBB", ",", "LandBlk", ",", "I", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "LandBlkHasOtherPred", ")", "{", "insertInstrBefore", "(", "I", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "LandBlk", "->", "pred_begin", "(", ")", ",", "PE", "=", "LandBlk", "->", "pred_end", "(", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{"], "File": "AMDILCFGStructurizer", "Func": "improveSimpleJumpintoIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1133, "Length": 227, "Cover_Rate": 0.49671772428884026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "p0", ",", "Register", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "auto", "OffsetReg", "=", "MIRBuilder", ".", "buildConstant", "(", "s32", ",", "Offset", ")", ";", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "p0", ",", "SPReg", ",", "OffsetReg", ")", ";", "MachinePointerInfo", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "Offset", ")", ";"], "ground_truth": ["unsigned", "Size", "=", "alignTo", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";"], "File": "MipsCallLowering23", "Func": "getStackAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1134, "Length": 133, "Cover_Rate": 0.6963350785340314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "CPU", ")", ";"], "ground_truth": ["}"], "File": "Z80AsmBackend", "Func": "createZ80AsmBackend", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1135, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RASI", ")", "{", "int", "LROffset", "=", "<ISA_LIT>FrameLowering", "::", "getReturnSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "RASI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "LROffset", ",", "true", ")", ";", "FI", "->", "setReturnAddrSaveIndex", "(", "RASI", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "getReturnAddrFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1136, "Length": 47, "Cover_Rate": 0.3560606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "<ISA_LIT>SamplerHandle", "*", ",", "<NUM_LIT>", ">", "getSamplerHandles", "(", ")", "{", "return", "<ISA_LIT>Samplers", ";"], "ground_truth": ["}"], "File": "HSAILSubtarget", "Func": "getSamplerHandles", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1137, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_Register", ";"], "File": "AVRAsmParser", "Func": "isReg", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1138, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsubq_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsubq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1139, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Reg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "GBZ80ISelDAGToDAG", "Func": "SelectHRAMRegAddr", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1140, "Length": 72, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "getLoopendBlockBranchInstr", "(", "ContingMBB", ")", ";", "if", "(", "MI", ")", "{", "assert", "(", "isCondBranch", "(", "MI", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "MI", ")", ";", "int", "OldOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "UseContinueLogical", "=", "(", "(", "&", "*", "ContingMBB", "->", "rbegin", "(", ")", ")", "==", "MI", ")", ";", "if", "(", "!", "UseContinueLogical", ")", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ":", "getBranchZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "AMDGPU", "::", "CONTINUE", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "AMDGPU", "::", "ENDIF", ",", "DL", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDILCFGStructurizer37", "Func": "settleLoopcontBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1141, "Length": 130, "Cover_Rate": 0.5855855855855856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmulhq_lane_s16", "(", "int16x8_t", "__a", ",", "int16x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "int16x8_t", ")", "__builtin_neon_vqdmulh_lanev8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vqdmulhq_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1142, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "addVal", "=", "<NUM_LIT>", ";", "switch", "(", "offset", ")", "{", "case", "<NUM_LIT>", ":", "addVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "addVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "addVal", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "TPCElfSet", "Func": "getLockUnlockIndex", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1143, "Length": 37, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShOpLo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShOpHi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp1", "=", "isSRA", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "DAG", ".", "getConstant", "(", "VTBits", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "Tmp2", ",", "Tmp3", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShOpLo", ",", "ShAmt", ")", ";", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "}", "else", "{", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShOpHi", ",", "ShAmt", ")", ";", "Tmp3", "=", "DAG", ".", "getNode", "(", "isSRA", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "}", "SDValue", "AndNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AndNode", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", ",", "Lo", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops0", "[", "<NUM_LIT>", "]", "=", "{", "Tmp2", ",", "Tmp3", ",", "CC", ",", "Cond", "}", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Tmp3", ",", "Tmp1", ",", "CC", ",", "Cond", "}", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops0", ",", "<NUM_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops1", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops0", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops1", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering191", "Func": "LowerShiftParts", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1144, "Length": 345, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Rn", "==", "<NUM_LIT>", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeLDRPreImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1145, "Length": 90, "Cover_Rate": 0.4147465437788018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Index", ".", "getSimpleValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", "{", "unsigned", "Factor", "=", "std", "::", "min", "(", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", "/", "IndexVT", ".", "getSizeInBits", "(", ")", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "*", "Factor", ";", "VT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "IndexVT", "=", "<STR_LIT>", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "Src", "=", "ExtendToType", "(", "Src", ",", "VT", ",", "DAG", ")", ";", "Index", "=", "ExtendToType", "(", "Index", ",", "IndexVT", ",", "DAG", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "MaskVT", ",", "DAG", ",", "true", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Src", ",", "Mask", ",", "BasePtr", ",", "Index", ",", "Scale", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering131", "Func": "LowerMSCATTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1146, "Length": 190, "Cover_Rate": 0.3612167300380228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Ws", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineMemOperand", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "Imm", "=", "MMO", ".", "getOffset", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "?", "RegInfo", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "(", "Subtarget", ".", "isABI_O32", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";"], "File": "MipsSEISelLowering11", "Func": "emitST_F16_PSEUDO", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1147, "Length": 105, "Cover_Rate": 0.3763440860215054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SRASrc1", "||", "SRASrc1", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "SDValue", "Op0", "=", "SignExt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "SHL", "=", "Op0", ";", "ConstantSDNode", "*", "SHLSrc1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SHLSrc1", "||", "SHLSrc1", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["*", "Opc", "=", "Accumulate", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMISelDAGToDAG107", "Func": "SearchSignedMulShort", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1148, "Length": 84, "Cover_Rate": 0.3346613545816733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'x'", ":", "case", "'w'", ":", "return", "C_RegisterClass", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "case", "'N'", ":", "case", "'Y'", ":", "case", "'Z'", ":", "return", "C_Immediate", ";", "case", "'z'", ":", "case", "'S'", ":", "return", "C_Other", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering155", "Func": "getConstraintType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1149, "Length": 53, "Cover_Rate": 0.5463917525773195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp5", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AmtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "-", "BitWidth", ",", "AmtVT", ")", ")", ";", "SDValue", "Tmp6", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Tmp5", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp4", ",", "Tmp6", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Amt", ")", ";", "SDValue", "OutOps", "[", "]", "=", "{", "OutLo", ",", "OutHi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "OutOps", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "File": "PPCISelLowering123", "Func": "LowerSHL_PARTS", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1150, "Length": 103, "Cover_Rate": 0.33881578947368424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vis_alignaddr", "(", "void", "*", "__A", ",", "long", "__B", ")", "{", "return", "__builtin_vis_alignaddr", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_alignaddr", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1151, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Reg", "!=", "<NUM_LIT>", "&&", "!", "Reg", ".", "isStack", "(", ")", "&&", "Reg", ".", "isVirtual", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonConstExtenders19", "Func": "isVReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1152, "Length": 19, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", ",", "MCInstLowering", "(", "*", "this", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "MipsAsmPrinter", "Func": "MipsAsmPrinter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1153, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ModeRegisterPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "<ISA_LIT>InsertHardClausesID", ")", ";", "addPass", "(", "&", "<ISA_LIT>LateBranchLoweringPassID", ")", ";"], "ground_truth": ["if", "(", "isPassEnabled", "(", "EnableSetWavePriority", ",", "CodeGenOpt", "::", "Less", ")", ")", "addPass", "(", "create<ISA_LIT>SetWavePriorityPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine45", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1154, "Length": 47, "Cover_Rate": 0.4845360824742268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNegated", "(", ")", "const", "{", "return", "Negated", ";"], "ground_truth": ["}"], "File": "MOSMCExpr", "Func": "isNegated", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1155, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>OptimizeLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>MemIntrinsicResults", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>ExplicitLocals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGSort", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerBrUnless", "(", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine17", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1156, "Length": 74, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "Cost", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "<STR_LIT>", ":", "RRC", "=", "&", "<STR_LIT>", ";", "Cost", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RRC", "=", "&", "<STR_LIT>", ";", "Cost", "=", "<NUM_LIT>", ";", "break", ";", "}", "return", "std", "::", "make_pair", "(", "RRC", ",", "Cost", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering109", "Func": "findRepresentativeClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1157, "Length": 62, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_extractf64x4_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_extractf64x4_mask", "(", "(", "__v8df", ")", "__A", ",", "__imm", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_extractf64x4_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1158, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitSMUL", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitSMUL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1159, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExceptionsType", "=", "ExceptionHandling", "::", "None", ";", "UseParensForSymbolVariant", "=", "true", ";", "UseIntegratedAssembler", "=", "false", ";", "DwarfRegNumForCFI", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo (2)", "Func": "ARMCOFFMCAsmInfoGNU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1160, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SoImmVal", "=", "<STR_LIT>", "(", "SoImm", ")", ";", "assert", "(", "SoImmVal", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Binary", "=", "(", "<STR_LIT>", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "<STR_LIT>", "(", "(", "unsigned", ")", "SoImmVal", ")", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSOImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1161, "Length": 48, "Cover_Rate": 0.5274725274725275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "SinkMBB", ")", ";", "BB", "=", "SinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "ThisMBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "Copy0MBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "NyuziISelLowering", "Func": "EmitSelectCC", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1162, "Length": 91, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "X", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "X", ";", "}", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "BV", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Offset", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "MOV", "=", "BV", ".", "getOperand", "(", "Offset", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "MOV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "MOV", ".", "getOperand", "(", "ST", "->", "isLittle", "(", ")", "?", "Offset", "%", "<NUM_LIT>", ":", "<NUM_LIT>", "-", "Offset", "%", "<NUM_LIT>", ")", ";", "}", "if", "(", "SDValue", "R", "=", "PerformExtractEltToVMOVRRD", "(", "N", ",", "DCI", ")", ")", "return", "R", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering123", "Func": "PerformExtractEltCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1163, "Length": 161, "Cover_Rate": 0.47076023391812866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isImplicitDef", "(", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "auto", "*", "IS", "=", "ResourceTracker", "->", "getInstrItins", "(", ")", "->", "beginStage", "(", "TID", ".", "getSchedClass", "(", ")", ")", ";", "unsigned", "FuncUnits", "=", "IS", "->", "getUnits", "(", ")", ";", "return", "!", "FuncUnits", ";"], "ground_truth": ["}"], "File": "TPCVLIWPacketizer", "Func": "ignorePseudoInstruction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1164, "Length": 55, "Cover_Rate": 0.5339805825242718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "GetCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1165, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "visitUsedExpr", "(", "MCStreamer", "&", "Streamer", ")", "const", "{", "Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "CSKYMCExpr", "Func": "visitUsedExpr", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1166, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "b", ".", "IFH1", "(", "b", ".", "HiMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "b", ".", "XOR", "(", "Tmp", ",", "b", ".", "SHL", "<", "<NUM_LIT>", ">", "(", "b", ".", "AND", "(", "A1", ",", "A2", ")", ")", ")", ",", "Tmp", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ParabixGeneratedFuncs", "Func": "GENLowerADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1167, "Length": 52, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLegalAddImmediate", "(", "C1Int", ".", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "int", "C1Cost", "=", "<STR_LIT>", "(", "C1Int", ",", "Ty", ".", "getSizeInBits", "(", ")", ",", "Subtarget", ".", "is64Bit", "(", ")", ")", ";", "int", "ShiftedC1Cost", "=", "<STR_LIT>", "(", "ShiftedC1Int", ",", "Ty", ".", "getSizeInBits", "(", ")", ",", "Subtarget", ".", "is64Bit", "(", ")", ")", ";", "if", "(", "C1Cost", "<", "ShiftedC1Cost", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "RISCVISelLowering36", "Func": "isDesirableToCommuteWithShift", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1168, "Length": 68, "Cover_Rate": 0.3192488262910798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetMachine", "::", "addAnalysisPasses", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["}"], "File": "LEGTargetMachine2", "Func": "addAnalysisPasses", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1169, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Reg", ":", "OutRegs", ")", "{", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "DAG", "->", "getMRI", "(", ")", "->", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{", "DiffSetPressure", "[", "*", "PSetI", "]", "+=", "PSetI", ".", "getWeight", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler22", "Func": "checkRegUsageImpact", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1170, "Length": 61, "Cover_Rate": 0.3193717277486911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "<STR_LIT>", "|", "<NUM_LIT>", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["Rsrc23", "|=", "EltSizeValue", "<<", "<STR_LIT>", ";"], "File": "SIInstrInfo (2)", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1171, "Length": 44, "Cover_Rate": 0.4835164835164835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N1", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "if", "(", "ConstantSDNode", "*", "Y1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "Y1C", "->", "getAPIntValue", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "performIntegerAbsCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1172, "Length": 154, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isAdd", "=", "false", ";", "haveEaten", "=", "true", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "int", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "!", "haveEaten", ")", "return", "MatchOperand_NoMatch", ";", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "<STR_LIT>", "ShiftTy", "=", "<STR_LIT>", ";", "unsigned", "ShiftImm", "=", "<NUM_LIT>", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseMemRegOffsetShift", "(", "ShiftTy", ",", "ShiftImm", ")", ")", "return", "MatchOperand_ParseFail", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreatePostIdxReg", "(", "Reg", ",", "isAdd", ",", "ShiftTy", ",", "ShiftImm", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parsePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1173, "Length": 143, "Cover_Rate": 0.6033755274261603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "MSP430RegisterInfo10", "Func": "getReservedRegs", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1174, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "NumElts", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering117", "Func": "isMOVDDUPYMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1175, "Length": 38, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "assert", "(", "isUInt", "<", "N", ">", "(", "Value", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "Value", ";"], "File": "SystemZInstPrinter14", "Func": "printUImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1176, "Length": 31, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";"], "File": "MipsSEISelDAGToDAG (2)", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1177, "Length": 27, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{"], "ground_truth": ["}"], "File": "LC2200AsmBackend", "Func": "relaxInstruction", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1178, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "File": "MMIXTargetMachine", "Func": "createPassConfig", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1179, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "OpIdx", "=", "<NUM_LIT>", ";", "Ops", "[", "OpIdx", "++", "]", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "OpIdx", "++", "]", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ",", "Lanes", "=", "Mask", ".", "size", "(", ")", ";", "I", "<", "Lanes", ";", "++", "I", ")", "{", "for", "(", "size_t", "J", "=", "<NUM_LIT>", ";", "J", "<", "LaneBytes", ";", "++", "J", ")", "{"], "ground_truth": ["Ops", "[", "OpIdx", "++", "]", "=", "DAG", ".", "getConstant", "(", "(", "uint64_t", ")", "Mask", "[", "I", "]", "*", "LaneBytes", "+", "J", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyISelLowering21", "Func": "LowerVECTOR_SHUFFLE", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1180, "Length": 96, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RawPrinter", "->", "printRegName", "(", "O", ",", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter14", "Func": "printRegName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1181, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Op", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering73", "Func": "LowerEXTRACT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1182, "Length": 311, "Cover_Rate": 0.6134122287968442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVSHLMaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1183, "Length": 98, "Cover_Rate": 0.6242038216560509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst3v4sf", "(", "(", "__builtin_neon_sf", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst3q_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1184, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{"], "ground_truth": ["TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";"], "File": "SPIRVTargetObjectFile", "Func": "Initialize", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1185, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "assert", "(", "!", "MO", ".", "getTargetFlags", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "Z80oldMCInstLower", "Func": "GetGlobalAddressSymbol", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1186, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_permutex2var_epi16", "(", "__m256i", "__A", ",", "__mmask16", "__U", ",", "__m256i", "__I", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vpermt2varhi256_mask", "(", "(", "__v16hi", ")", "__I", ",", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1187, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "unsigned", "SP", "=", "STI", ".", "getABI", "(", ")", ".", "GetStackPtr", "(", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "Amount", "=", "-", "Amount", ";", "STI", ".", "getInstrInfo", "(", ")", "->", "adjustStackPtr", "(", "SP", ",", "Amount", ",", "MBB", ",", "I", ")", ";"], "ground_truth": ["}"], "File": "MipsFrameLowering22", "Func": "eliminateCallFramePseudoInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1188, "Length": 98, "Cover_Rate": 0.8448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "(", "val", ">=", "<NUM_LIT>", "&&", "(", "val", "+", "GET_MODE_SIZE", "(", "mode", ")", ")", "<=", "<NUM_LIT>", "&&", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "thumb_legitimate_offset_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1189, "Length": 29, "Cover_Rate": 0.3625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PrepareForLiveIntervals", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyPrepareForLiveIntervals", "Func": "createWebAssemblyPrepareForLiveIntervals", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1190, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "insertShift", "(", "MI", ",", "MBB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "insertMul", "(", "MI", ",", "MBB", ")", ";", "}", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "(", "const", "<ISA_LIT>InstrInfo", "&", ")", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "FallThrough", "=", "MBB", "->", "getFallThrough", "(", ")", ";", "if", "(", "FallThrough", "!=", "nullptr", ")", "{", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FallThrough", ")", ";", "}", "MachineBasicBlock", "*", "trueMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "falseMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "I", ";", "for", "(", "I", "=", "MF", "->", "begin", "(", ")", ";", "I", "!=", "MF", "->", "end", "(", ")", "&&", "&", "(", "*", "I", ")", "!=", "MBB", ";", "++", "I", ")", ";", "if", "(", "I", "!=", "MF", "->", "end", "(", ")", ")", "++", "I", ";", "MF", "->", "insert", "(", "I", ",", "trueMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "falseMBB", ")", ";", "trueMBB", "->", "splice", "(", "trueMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "trueMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", ".", "getBrCond", "(", "CC", ")", ")", ".", "addMBB", "(", "trueMBB", ")", ";", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "falseMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "falseMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "trueMBB", ")", ";", "BuildMI", "(", "falseMBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "trueMBB", ")", ";", "falseMBB", "->", "addSuccessor", "(", "trueMBB", ")", ";", "BuildMI", "(", "*", "trueMBB", ",", "trueMBB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "MBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "falseMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "trueMBB", ";"], "File": "AVRISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1191, "Length": 478, "Cover_Rate": 0.8934579439252337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "FK_Data_8", ":"], "File": "ARM64AsmBackend", "Func": "getFixupKindNumBytes", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1192, "Length": 57, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndpq_x", "(", "float32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vrndpq_x_f32", "(", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndpq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1193, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>JITInfo", "::", "replaceMachineCodeForFunction", "(", "void", "*", "Old", ",", "void", "*", "New", ")", "{", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AlphaJITInfo", "Func": "replaceMachineCodeForFunction", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1194, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "getTargetShuffleInputs", "(", "SDValue", "Op", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Inputs", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", "=", "<NUM_LIT>", ",", "bool", "ResolveKnownElts", "=", "true", ")", "{"], "ground_truth": ["EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "getTargetShuffleInputs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1195, "Length": 46, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SystemZShortenInst15", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1196, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getThumbAddrModeRegRegOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getThumbAddrModeRegRegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1197, "Length": 85, "Cover_Rate": 0.8673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>Relocator", "::", "getDebugStringOffset", "(", "Relocation", "&", "pReloc", ")", "const", "{", "if", "(", "pReloc", ".", "type", "(", ")", "!=", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_ABS32", ")", "error", "(", "diag", "::", "unsupport_reloc_for_debug_string", ")", "<<", "getName", "(", "pReloc", ".", "type", "(", ")", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "pReloc", ".", "symInfo", "(", ")", "->", "type", "(", ")", "==", "ResolveInfo", "::", "Section", ")", "return", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "File": "ARMRelocator", "Func": "getDebugStringOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1198, "Length": 72, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "<STR_LIT>", "(", "MaybeCommutedOpc", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ")", ";", "return", "true", ";", "}", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "return", "false", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ")", ")", ";", "return", "true", ";", "}", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "OpNo", ",", "OpToFold", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands76", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1199, "Length": 347, "Cover_Rate": 0.5861486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "if", "(", "!", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "GET_MODE", "(", "DF_REF_REG", "(", "link", "->", "ref", ")", ")", ")", ")", "continue", ";", "if", "(", "DF_REF_IS_ARTIFICIAL", "(", "link", "->", "ref", ")", ")", "return", "false", ";", "rtx", "reached_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "unsigned", "uid", "=", "INSN_UID", "(", "reached_insn", ")", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "reached_insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid", "]", ".", "is_swap", "||", "insn_entry", "[", "uid", "]", ".", "is_load", "||", "insn_entry", "[", "uid", "]", ".", "is_store", ")", "return", "false", ";", "if", "(", "purpose", "==", "FOR_LOADS", ")", "{", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "struct", "df_link", "*", "swap_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "while", "(", "swap_link", ")", "{", "if", "(", "DF_REF_IS_ARTIFICIAL", "(", "link", "->", "ref", ")", ")", "return", "false", ";", "rtx", "swap_def_insn", "=", "DF_REF_INSN", "(", "swap_link", "->", "ref", ")", ";", "unsigned", "uid2", "=", "INSN_UID", "(", "swap_def_insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid2", "]", ".", "is_swap", "||", "!", "insn_entry", "[", "uid2", "]", ".", "is_load", ")", "return", "false", ";", "swap_link", "=", "swap_link", "->", "next", ";", "}", "}", "}", "else", "if", "(", "purpose", "==", "FOR_STORES", ")", "{"], "ground_truth": ["df_ref", "def", ";"], "File": "powerpcspe", "Func": "chain_contains_only_swaps", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1200, "Length": 200, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isMovDGAll", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MovDGAll", ".", "Val", ")", ")", ";"], "File": "TPCAsmParser", "Func": "addMovDGAllOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1201, "Length": 32, "Cover_Rate": 0.7111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "<STR_LIT>", "(", "MI", ")", ")", "return", "I", ";", "}", "return", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint15", "Func": "getNextFPInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1202, "Length": 26, "Cover_Rate": 0.4126984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LoopIdiomRecognize", "::", "collectStores", "(", "Loop", "*", "CurLoop", ",", "BasicBlock", "*", "BB", ",", "SmallVectorImpl", "<", "StoreInst", "*", ">", "&", "Stores", ")", "{", "Stores", ".", "clear", "(", ")", ";", "for", "(", "Instruction", "&", "I", ":", "*", "BB", ")", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "if", "(", "isLegalStore", "(", "CurLoop", ",", "SI", ")", ")", "Stores", ".", "push_back", "(", "SI", ")", ";"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition", "Func": "collectStores", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1203, "Length": 69, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqdmulltq_m_n_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmulltq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1204, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "!=", "k_Immediate", "&&", "Kind", "!=", "k_PostIndexRegister", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Kind", "==", "k_PostIndexRegister", ")", "return", "PostIdxReg", ".", "ShiftTy", "==", "<STR_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isAM3Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1205, "Length": 26, "Cover_Rate": 0.3132530120481928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>MFInfo", "=", "FuncInfo", ".", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "!=", "CallingConv", "::", "C", "&&", "CC", "!=", "CallingConv", "::", "Fast", "&&", "CC", "!=", "CallingConv", "::", "<ISA_LIT>_FastCall", "&&", "CC", "!=", "CallingConv", "::", "<ISA_LIT>_64_SysV", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isCallingConvWin64", "(", "CC", ")", ")", "return", "false", ";", "if", "(", "<ISA_LIT>MFInfo", "->", "getBytesToPopOnReturn", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "TM", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RetRegs", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "DstVT", ")", "{", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "assert", "(", "DstVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "SrcReg", "=", "fastEmitZExtFromI1", "(", "<STR_LIT>", ",", "SrcReg", ",", "false", ")", ";"], "ground_truth": ["SrcVT", "=", "<STR_LIT>", ";"], "File": "X86FastISel110", "Func": "X86SelectRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1206, "Length": 440, "Cover_Rate": 0.5548549810844893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_rcp14ps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_rcp14_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1207, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", ",", "Subtarget", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SparcInstrInfo1", "Func": "SparcInstrInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1208, "Length": 26, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpshrdv_v8si_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__C", ",", "(", "__v8si", ")", "__D", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_mask_shrdv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1209, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_ucomile_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "__builtin_ia32_ucomile", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin5", "Func": "_mm_ucomile_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1210, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_qasx", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___qasx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1211, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_broadcast_i64x2", "(", "__m256i", "__O", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_broadcasti64x2_256_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4di", ")", "__O", ",", "__M", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_mask_broadcast_i64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1212, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "toy", ",", "false", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "TOYTargetInfo1", "Func": "LLVMInitializeTOYTargetInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1213, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_mcr2", "(", "const", "unsigned", "int", "__coproc", ",", "const", "unsigned", "int", "__opc1", ",", "uint32_t", "__value", ",", "const", "unsigned", "int", "__CRn", ",", "const", "unsigned", "int", "__CRm", ",", "const", "unsigned", "int", "__opc2", ")", "{", "return", "__builtin_arm_mcr2", "(", "__coproc", ",", "__opc1", ",", "__value", ",", "__CRn", ",", "__CRm", ",", "__opc2", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle6___arm_mcr2", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1214, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psubusw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_subs_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1215, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TIED_TO", ")", "{", "R2", "=", "Rn", ";", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "else", "{", "R2", "=", "decodeRm", "(", "insn", ")", ";", "Imm", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "Imm12", ")", "Imm", "=", "getImm12", "(", "insn", ")", ";", "else", "Imm", "=", "decodeImm8", "(", "insn", ")", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "R0", ")", ")", ")", ";", "++", "OpIdx", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "R1", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "ThreeReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "R2", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["++", "OpIdx", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2LdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1216, "Length": 182, "Cover_Rate": 0.4108352144469526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsTargetMachine14", "Func": "addIRTranslator", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1217, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BaseOp", "||", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonInstrInfo85", "Func": "getMemOperandsWithOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1218, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "callee_saved_first_fpr_regno", "!=", "SP_REGNUM", ")", "{", "sp_adjust", "=", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "sp_adjust", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "}", "}", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "int", "pop_en4_only_p", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "rb_callee_saved", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_callee_saved", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "fp_size", "&&", "!", "cfun", "->", "machine", "->", "gp_size", "&&", "!", "cfun", "->", "machine", "->", "lp_size", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", ")", "pop_en4_only_p", "=", "<NUM_LIT>", ";", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ",", "pop_en4_only_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "fp_size", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "gp_size", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "cfun", "->", "machine", "->", "lp_size", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "nds32-md-auxiliary5", "Func": "nds32_output_stack_pop", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1219, "Length": 220, "Cover_Rate": 0.4835164835164835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "LocVT", ".", "getSimpleVT", "(", ")", ")", ";", "Register", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";"], "File": "LoongArchISelLowering1", "Func": "unpackFromRegLoc", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1220, "Length": 58, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SchedStrategy", "::", "regBelongsToClass", "(", "Register", "Reg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "{", "return", "RC", "->", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "R600MachineScheduler10", "Func": "regBelongsToClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1221, "Length": 36, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "getI16Imm", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1222, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_expand_sse_fp_minmax", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "if_true", ",", "rtx", "if_false", ")", "{", "machine_mode", "mode", ";", "bool", "is_min", ";", "rtx", "tmp", ";", "if", "(", "code", "==", "LT", ")", ";", "else", "if", "(", "code", "==", "UNGE", ")", "std", "::", "swap", "(", "if_true", ",", "if_false", ")", ";", "else", "return", "false", ";", "if", "(", "rtx_equal_p", "(", "cmp_op0", ",", "if_true", ")", "&&", "rtx_equal_p", "(", "cmp_op1", ",", "if_false", ")", ")", "is_min", "=", "true", ";", "else", "if", "(", "rtx_equal_p", "(", "cmp_op1", ",", "if_true", ")", "&&", "rtx_equal_p", "(", "cmp_op0", ",", "if_false", ")", ")", "is_min", "=", "false", ";", "else", "return", "false", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "!", "flag_finite_math_only", "||", "flag_signed_zeros", ")", "{", "int", "u", "=", "is_min", "?", "UNSPEC_IEEE_MIN", ":", "UNSPEC_IEEE_MAX", ";"], "ground_truth": ["rtvec", "v", ";"], "File": "i386-expand", "Func": "ix86_expand_sse_fp_minmax", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1223, "Length": 132, "Cover_Rate": 0.5919282511210763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "XEXP", "(", "set", ",", "opn", ")", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "mem", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "register_operand", "(", "addr", ",", "Pmode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mep", "Func": "mep_cop_address_length", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1224, "Length": 60, "Cover_Rate": 0.759493670886076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "Triple", "::", "IOS", ":", "case", "Triple", "::", "TvOS", ":", "return", "Major", "<", "<NUM_LIT>", ";", "case", "Triple", "::", "WatchOS", ":", "return", "Major", "<", "<NUM_LIT>", ";", "case", "Triple", "::", "MacOSX", ":", "case", "Triple", "::", "Darwin", ":", "return", "Major", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86Subtarget107", "Func": "swiftAsyncContextIsDynamicallySet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1225, "Length": 46, "Cover_Rate": 0.5168539325842697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "K0", ")", "return", "SDValue", "(", ")", ";", "APFloat", "::", "cmpResult", "Cmp", "=", "K0", "->", "getValueAPF", "(", ")", ".", "compare", "(", "K1", "->", "getValueAPF", "(", ")", ")", ";", "if", "(", "Cmp", "==", "APFloat", "::", "cmpGreaterThan", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", "{", "if", "(", "K1", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", "&&", "K0", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "SDValue", "Var", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DAG", ".", "isKnownNeverSNaN", "(", "Var", ")", ")", "return", "SDValue", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "if", "(", "(", "!", "K0", "->", "hasOneUse", "(", ")", "||", "TII", "->", "isInlineConstant", "(", "K0", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ")", "&&", "(", "!", "K1", "->", "hasOneUse", "(", ")", "||", "TII", "->", "isInlineConstant", "(", "K1", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ")", ")", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "K0", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "K1", ",", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1226, "Length": 238, "Cover_Rate": 0.7702265372168284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{"], "ground_truth": ["EVT", "PtrVT", "=", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";"], "File": "TeakISelDAGToDAG", "Func": "SelectAddr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1227, "Length": 31, "Cover_Rate": 0.31, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "adds8Imm64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "adds8Imm64Operands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1228, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildVectorSDNode", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{"], "ground_truth": ["SDValue", "Val", "=", "isVMOVSplat", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1229, "Length": 83, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "unsigned", "TempReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "TempReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setUsesPICBase", "(", "true", ")", ";", "}", "}", "else", "{", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ";", "}", "}", "else", "{", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setShrinkWrapDisabled", "(", "true", ")", ";", "GlobalBaseReg", "=", "RegInfo", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "PPCISelDAGToDAG104", "Func": "getGlobalBaseReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1230, "Length": 167, "Cover_Rate": 0.4043583535108959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Key", "+=", "CPU", ";", "Key", "+=", "FS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SoftFloat", ")", "Key", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "FS", "=", "Key", ".", "substr", "(", "CPU", ".", "size", "(", ")", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "Options", ".", "StackAlignmentOverride", ")", ";", "GISelAccessor", "*", "GISel", "=", "new", "GISelAccessor", "(", ")", ";", "<ISA_LIT>GISelActualAccessor", "*", "GISel", "=", "new", "<ISA_LIT>GISelActualAccessor", "(", ")", ";"], "ground_truth": ["GISel", "->", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "I", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "File": "X86TargetMachine108", "Func": "getSubtargetImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1231, "Length": 132, "Cover_Rate": 0.42443729903536975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "POINTER_TYPE_P", "(", "type", ")", "&&", "FUNC_OR_METHOD_TYPE_P", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "res", "=", "true", ";", "else", "if", "(", "RECORD_OR_UNION_TYPE_P", "(", "type", ")", ")", "{", "tree", "field", ";"], "ground_truth": ["for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", ")", "res", "=", "res", "||", "chkp_type_has_function_pointer", "(", "TREE_TYPE", "(", "field", ")", ")", ";"], "File": "pru-passes", "Func": "chkp_type_has_function_pointer", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1232, "Length": 70, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "NewOpcode", "=", "TII", "->", "getMaskedMIMGOp", "(", "MI", "->", "getOpcode", "(", ")", ",", "BitsSet", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";", "return", ";", "}", "int", "NoRetAtomicOp", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NoRetAtomicOp", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "!", "Node", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NoRetAtomicOp", ")", ")", ";"], "ground_truth": ["MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering18", "Func": "AdjustInstrPostInstrSelection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1233, "Length": 125, "Cover_Rate": 0.3993610223642173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "<NUM_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "Register", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseSubReg", "=", "AddrReg", "->", "getSubReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "<NUM_LIT>", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "BaseReg", ")", ".", "addReg", "(", "ImmReg", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "BaseSubReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BaseSubReg", "=", "<NUM_LIT>", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ",", "BaseSubReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "Paired", ".", "I", "}", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Read2", "<<", "'\\n'", ")", ";"], "File": "SILoadStoreOptimizer7", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1234, "Length": 392, "Cover_Rate": 0.6577181208053692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "__vector", "unsigned", "int", "mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4sf", "a", ",", "b", ",", "c", ";", "a", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";", "b", "=", "vec_splat", "(", "(", "__v4sf", ")", "__B", ",", "<NUM_LIT>", ")", ";", "c", "=", "(", "__v4sf", ")", "vec_cmplt", "(", "a", ",", "b", ")", ";"], "ground_truth": ["return", "(", "(", "__m128", ")", "vec_sel", "(", "(", "__v4sf", ")", "__A", ",", "c", ",", "mask", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpnge_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1235, "Length": 78, "Cover_Rate": 0.7722772277227723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_rsqrtsh_mask", "(", "__B", ",", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_rsqrt_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1236, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpw256_mask", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_cmple_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1237, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ";", "unsigned", "CPEOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", "CPELogAlign", ")", ";", "unsigned", "NextBlockOffset", ",", "NextBlockLogAlignment", ";", "MachineFunction", "::", "const_iterator", "NextBlock", "=", "Water", "->", "getIterator", "(", ")", ";", "if", "(", "++", "NextBlock", "==", "MF", "->", "end", "(", ")", ")", "{", "NextBlockOffset", "=", "BBInfo", "[", "Water", "->", "getNumber", "(", ")", "]", ".", "postOffset", "(", ")", ";", "NextBlockLogAlignment", "=", "<NUM_LIT>", ";", "}", "else", "{", "NextBlockOffset", "=", "BBInfo", "[", "NextBlock", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "NextBlockLogAlignment", "=", "NextBlock", "->", "getLogAlignment", "(", ")", ";", "}", "unsigned", "Size", "=", "U", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPEEnd", "=", "CPEOffset", "+", "Size", ";"], "ground_truth": ["if", "(", "CPEEnd", ">", "NextBlockOffset", ")", "{"], "File": "ARMConstantIslandPass52", "Func": "isWaterInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1238, "Length": 129, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>CmovConverterPass", "(", ")", "{"], "ground_truth": ["}"], "File": "X86CmovConversion (2)", "Func": "~X86CmovConverterPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1239, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "AvailableFeatures", "=", "getAvailableFeatures", "(", ")", ";", "setAvailableFeatures", "(", "~", "(", "uint64_t", ")", "<NUM_LIT>", ")", ";", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "setAvailableFeatures", "(", "AvailableFeatures", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "Register", "Reg", ";", "if", "(", "parseRegister", "(", "Reg", ")", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createInvalid", "(", "Reg", ".", "StartLoc", ",", "Reg", ".", "EndLoc", ")", ")", ";", "return", "false", ";", "}", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Register", "Reg1", ",", "Reg2", ";", "bool", "HaveReg1", ",", "HaveReg2", ";", "const", "MCExpr", "*", "Expr", ";"], "ground_truth": ["const", "MCExpr", "*", "Length", ";"], "File": "SystemZAsmParser12", "Func": "parseOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1240, "Length": 133, "Cover_Rate": 0.4944237918215613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ShouldRematerialize", "(", "const", "MachineInstr", "&", "Def", ",", "AliasAnalysis", "&", "AA", ",", "const", "<ISA_LIT>InstrInfo", "*", "TII", ")", "{", "if", "(", "Def", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "Def", ".", "isAsCheapAsAMove", "(", ")", "&&", "TII", "->", "isTriviallyReMaterializable", "(", "Def", ",", "&", "AA", ")", ";"], "ground_truth": ["}"], "File": "TVMRematerialize", "Func": "ShouldRematerialize", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1241, "Length": 50, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "state", "=", "alloca", "(", "state_size", "(", ")", ")", ";", "state_reset", "(", "state", ")", ";", "state_transition", "(", "state", ",", "insn", ")", ";", "for", "(", "unit", "=", "<NUM_LIT>", ";", "unit", "<", "ARRAY_SIZE", "(", "frv_unit_codes", ")", ";", "unit", "++", ")", "if", "(", "cpu_unit_reservation_p", "(", "state", ",", "frv_unit_codes", "[", "unit", "]", ")", ")", "break", ";", "gcc_assert", "(", "unit", "!=", "ARRAY_SIZE", "(", "frv_unit_codes", ")", ")", ";"], "ground_truth": ["frv_type_to_unit", "[", "type", "]", "=", "unit", ";"], "File": "frv2", "Func": "frv_insn_unit", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1242, "Length": 68, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeThumbBLXOffset", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "(", "Address", "&", "~", "<NUM_LIT>", ")", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", "<<", "<NUM_LIT>", ")", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbBLXOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1243, "Length": 75, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "HasSSE", "=", "Subtarget", ".", "hasSSE1", "(", ")", ";", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "Subtarget", ".", "hasAVX512", "(", ")", ";", "bool", "CallsEHReturn", "=", "MF", "->", "getMMI", "(", ")", ".", "callsEHReturn", "(", ")", ";", "assert", "(", "MF", "&&", "<STR_LIT>", ")", ";", "switch", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "case", "CallingConv", "::", "GHC", ":", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_SaveList", ";", "case", "CallingConv", "::", "AnyReg", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_64_CXX_TLS_Darwin_PE_SaveList", ":", "CSR_64_TLS_Darwin_SaveList", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_SaveList", ";", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_Win64", ":", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "else", "return", "CSR_64_AllRegs_SaveList", ";", "}", "else", "{", "if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_SaveList", ";"], "ground_truth": ["else", "return", "CSR_32_AllRegs_SaveList", ";"], "File": "X86RegisterInfo12", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1244, "Length": 306, "Cover_Rate": 0.884393063583815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "NULL", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "LC3ISelLowering", "Func": "getTargetNodeName", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1245, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgtq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__arm_vcmpgtq_f32", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpgtq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1246, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitConjunctionDisjunctionTreeRec", "(", "DAG", ",", "Val", ",", "OutCC", ",", "false", ",", "SDValue", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "emitConjunctionDisjunctionTree", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1247, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "encodeWaitcnt", "(", "const", "IsaVersion", "&", "Version", ",", "const", "Waitcnt", "&", "Decoded", ")", "{"], "ground_truth": ["return", "encodeWaitcnt", "(", "Version", ",", "Decoded", ".", "VmCnt", ",", "Decoded", ".", "ExpCnt", ",", "Decoded", ".", "LgkmCnt", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "encodeWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1248, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "case", "CONST", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "if", "(", "TARGET_H8300SX", ")", "{", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "COMPARE", ":", "if", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "*", "total", "=", "<NUM_LIT>", ";", "return", "false", ";", "case", "AND", ":", "if", "(", "!", "h8300_dst_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "||", "!", "h8300_src_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", ")", "return", "false", ";", "*", "total", "=", "COSTS_N_INSNS", "(", "h8300_and_costs", "(", "x", ")", ")", ";", "return", "true", ";", "case", "MOD", ":", "case", "DIV", ":", "case", "UMOD", ":", "case", "UDIV", ":", "if", "(", "TARGET_H8300SX", ")", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "!", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "SImode", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "!", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "MULT", ":"], "ground_truth": ["if", "(", "TARGET_H8300SX", ")", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{"], "File": "h83004", "Func": "h8300_rtx_costs", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1249, "Length": 217, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "^", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZInstrInfo22", "Func": "ReverseBranchCondition", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1250, "Length": 22, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "MIbG", "=", "getDuplexCandidateGroup", "(", "MIb", ")", ";"], "ground_truth": ["return", "(", "isDuplexPairMatch", "(", "MIaG", ",", "MIbG", ")", "||", "isDuplexPairMatch", "(", "MIbG", ",", "MIaG", ")", ")", ";"], "File": "HexagonInstrInfo (2)", "Func": "isDuplexPair", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1251, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dest_op_info", "->", "heads", "[", "i", "]", "->", "regno", "!=", "dest_regno", ")", "continue", ";", "head", "=", "dest_op_info", "->", "heads", "[", "i", "]", ";", "if", "(", "!", "head", "->", "first", ")", "head", "=", "regrename_chain_from_id", "(", "head", "->", "id", ")", ";", "for", "(", "chain", "=", "head", "->", "first", ";", "chain", ";", "chain", "=", "chain", "->", "next_use", ")", "if", "(", "chain", "->", "insn", "==", "insn", ")", "return", "rename_chain", "(", "insn_info", ",", "tag_map", ",", "head", ")", ";", "}", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "falkor-tag-collision-avoidance", "Func": "rename_dest", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1252, "Length": 80, "Cover_Rate": 0.47904191616766467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrAnalysis", "*", "create<ISA_LIT>InstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", "{", "return", "new", "<ISA_LIT>MCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "LanaiMCTargetDesc", "Func": "createLanaiInstrAnalysis", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1253, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "RegisterWidth", "/", "FieldWidth", ";", "MVT", "ToVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "FieldWidth", "*", "<NUM_LIT>", ")", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "return", "ToVT", ";"], "ground_truth": ["}"], "File": "X86ParabixISelLowering", "Func": "PromoteTypeDouble", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1254, "Length": 28, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IndexType", "Index", "=", "IndexMap", ".", "getIndex", "(", "&", "In", ")", ";", "for", "(", "auto", "&", "Op", ":", "In", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isUse", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "RegisterRef", "R", "=", "{", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", "}", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "R", ".", "Reg", ")", "&&", "Reserved", "[", "R", ".", "Reg", "]", ")", "continue", ";", "bool", "IsKill", "=", "Op", ".", "isKill", "(", ")", ";", "for", "(", "auto", "S", ":", "expandToSubRegs", "(", "R", ",", "MRI", ",", "TRI", ")", ")", "{", "LastUse", "[", "S", "]", "=", "Index", ";", "if", "(", "IsKill", ")", "closeRange", "(", "S", ")", ";", "}", "}", "for", "(", "auto", "&", "Op", ":", "In", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isUndef", "(", ")", ")", "continue", ";", "RegisterRef", "R", "=", "{", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "getSubReg", "(", ")", "}", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "R", ".", "Reg", ")", "&&", "Reserved", "[", "R", ".", "Reg", "]", ")", "continue", ";", "for", "(", "auto", "S", ":", "expandToSubRegs", "(", "R", ",", "MRI", ",", "TRI", ")", ")", "{", "if", "(", "LastDef", "[", "S", "]", "!=", "IndexType", "::", "None", "||", "LastUse", "[", "S", "]", "!=", "IndexType", "::", "None", ")", "closeRange", "(", "S", ")", ";", "LastDef", "[", "S", "]", "=", "Index", ";", "}", "}", "}", "RegisterSet", "LiveOnExit", ";", "for", "(", "auto", "*", "SB", ":", "B", ".", "successors", "(", ")", ")", "for", "(", "auto", "R", ":", "getLiveIns", "(", "*", "SB", ")", ")", "for", "(", "auto", "S", ":", "expandToSubRegs", "(", "R", ",", "MRI", ",", "TRI", ")", ")", "LiveOnExit", ".", "insert", "(", "S", ")", ";", "for", "(", "auto", "R", ":", "LiveOnExit", ")", "LastUse", "[", "R", "]", "=", "IndexType", "::", "Exit", ";", "RegisterSet", "Left", ";", "for", "(", "auto", "&", "I", ":", "LastUse", ")", "if", "(", "I", ".", "second", "!=", "IndexType", "::", "None", ")", "Left", ".", "insert", "(", "I", ".", "first", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "I", ":", "LastDef", ")", "if", "(", "I", ".", "second", "!=", "IndexType", "::", "None", ")", "Left", ".", "insert", "(", "I", ".", "first", ")", ";"], "File": "HexagonBlockRanges11", "Func": "computeInitialLiveRanges", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1255, "Length": 371, "Cover_Rate": 0.6042345276872965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "_STI", ")", ",", "Parser", "(", "_Parser", ")", ",", "MCII", "(", "MII", ")", ",", "MCB", "(", "<ISA_LIT>MCInstrInfo", "::", "createBundle", "(", ")", ")", ",", "InBrackets", "(", "false", ")", "{", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "Assembler", "=", "nullptr", ";", "if", "(", "!", "Parser", ".", "getStreamer", "(", ")", ".", "hasRawTextSupport", "(", ")", ")", "{", "MCELFStreamer", "*", "MES", "=", "static_cast", "<", "MCELFStreamer", "*", ">", "(", "&", "Parser", ".", "getStreamer", "(", ")", ")", ";", "Assembler", "=", "&", "MES", "->", "getAssembler", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "HexagonAsmParser", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1256, "Length": 120, "Cover_Rate": 0.9917355371900827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "InVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "In", ",", "ShufMask1", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "ShufMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "In", ",", "ShufMask2", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "In", ")", ";", "}", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "OpLo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "OpLo", ",", "OpLo", ",", "ShufMask1", ")", ";", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "OpHi", ",", "OpHi", ",", "ShufMask1", ")", ";", "OpLo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "res", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "res", ")", ";", "}"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "InVT", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering (2)6", "Func": "LowerTRUNCATE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1257, "Length": 491, "Cover_Rate": 0.38449490994518404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TheTriple", ".", "isOSBinFormatELF", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "TheTriple", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiAsmBackend14", "Func": "createLanaiAsmBackend", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1258, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ArchVersion", "(", "<ISA_LIT>32", ")", ",", "<ISA_LIT>ABI", "(", "UnknownABI", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "IsLinux", "(", "true", ")", ",", "HasSEInReg", "(", "false", ")", ",", "HasCondMov", "(", "false", ")", ",", "HasSwap", "(", "false", ")", ",", "HasBitCount", "(", "false", ")", ",", "HasFPIdx", "(", "false", ")", ",", "In<ISA_LIT>16Mode", "(", "false", ")", ",", "In<ISA_LIT>16HardFloat", "(", "<ISA_LIT>16HardFloat", ")", ",", "InMicro<ISA_LIT>Mode", "(", "false", ")", ",", "HasDSP", "(", "false", ")", ",", "HasDSPR2", "(", "false", ")", ",", "AllowMixed16_32", "(", "Mixed16_32", "|", "<ISA_LIT>_Os16", ")", ",", "Os16", "(", "<ISA_LIT>_Os16", ")", ",", "RM", "(", "_RM", ")", ",", "OverrideMode", "(", "NoOverride", ")", ",", "TM", "(", "_TM", ")", "{"], "ground_truth": ["std", "::", "string", "CPUName", "=", "CPU", ";"], "File": "MipsSubtarget2", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1259, "Length": 133, "Cover_Rate": 0.4586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasF16C", "(", ")", "const", "{", "return", "HasF16C", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "hasF16C", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1260, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MI", "!=", "End", ")", "{", "if", "(", "MI", "->", "isKill", "(", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "DeleteMI", "=", "MI", ";", "++", "MI", ";", "MBB", "->", "erase", "(", "DeleteMI", ")", ";", "End", "=", "MBB", "->", "end", "(", ")", ";", "continue", ";", "}", "++", "MI", ";", "}", "}", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "unsigned", "RemainingCount", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";", "RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "RegionEnd", ";"], "ground_truth": ["for", "(", ";", "I", "!=", "MBB", "->", "begin", "(", ")", ";", "--", "I", ",", "--", "RemainingCount", ")", "{"], "File": "R600Packetizer23", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1261, "Length": 165, "Cover_Rate": 0.41457286432160806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "VCCZCorrupt", "&&", "readsVCCZ", "(", "*", "I", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "handleExistingWait", "(", "*", "I", ")", ";", "RemoveMI", ".", "push_back", "(", "&", "*", "I", ")", ";", "continue", ";", "}", "Counters", "Required", ";", "if", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "ST", "->", "needWaitcntBeforeBarrier", "(", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Required", "=", "LastIssued", ";", "else", "Required", "=", "handleOperands", "(", "*", "I", ")", ";", "Counters", "Increment", "=", "getHwCounts", "(", "*", "I", ")", ";", "if", "(", "countersNonZero", "(", "Required", ")", "||", "countersNonZero", "(", "Increment", ")", ")", "increaseCounters", "(", "Required", ",", "DelayedWaitOn", ")", ";", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "Required", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ",", "Increment", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "EndPgmBlocks", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "if", "(", "!", "hasTrivialSuccessor", "(", "MBB", ")", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "}", "if", "(", "HaveScalarStores", ")", "{", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "EndPgmBlocks", ")", "{", "bool", "SeenDCacheWB", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SIInsertWaits32", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1262, "Length": 297, "Cover_Rate": 0.3892529488859764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsLE", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "IsLE", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "{", "unsigned", "j", "=", "IsLE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", "*", "<NUM_LIT>", "+", "j", ")", "||", "!", "isConstantOrUndef", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", "*", "<NUM_LIT>", "+", "j", ")", ")", "return", "false", ";"], "File": "PPCISelLowering148", "Func": "isVPKUHUMShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1263, "Length": 167, "Cover_Rate": 0.784037558685446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vextv4sf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vextq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1264, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineMemOperand", "*", "getFrameIndexMMO", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "FrameIndex", ",", "MachineMemOperand", "::", "Flags", "flags", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", "->", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "flags", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";"], "File": "XCoreFrameLowering11", "Func": "getFrameIndexMMO", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1265, "Length": 75, "Cover_Rate": 0.9493670886075949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "nready", "==", "<NUM_LIT>", ")", "swap_reorder", "(", "ready", ",", "nready", ")", ";", "else", "if", "(", "nready", ">", "<NUM_LIT>", ")", "qsort", "(", "ready", ",", "nready", ",", "sizeof", "(", "rtx_insn", "*", ")", ",", "rank_for_reorder", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "ready_reorder", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1266, "Length": 36, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "findOneNVVMAnnotation", "(", "&", "F", ",", "<STR_LIT>", ",", "x", ")", ";"], "ground_truth": ["}"], "File": "NVPTXUtilities (2)1", "Func": "getMinCTASm", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1267, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DefineUndef", "(", ")", ":", "BasicBlockPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "TVMDefineUndef", "Func": "TVMDefineUndef", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1268, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", "+", "Offset", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["return", "LowerSymbolOperand", "(", "MO", ",", "Offset", ")", ";"], "File": "PatmosMCInstLower", "Func": "LowerOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1269, "Length": 57, "Cover_Rate": 0.41911764705882354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqrdmlah_lanev8hi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vqrdmlahq_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1270, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getIdAddr", "(", ")", "const", "override", "{", "return", "&", "ID", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getIdAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1271, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo19", "Func": "requiresRegisterScavenging", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1272, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VRI", ".", "NumGroups", "+=", "<NUM_LIT>", ";", "VRI", ".", "FirstGroupStartIdx", "=", "std", "::", "min", "(", "VRI", ".", "FirstGroupStartIdx", ",", "BG", ".", "StartIdx", ")", ";", "}", "ValueRotsVec", ".", "clear", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "ValueRots", ")", "{", "ValueRotsVec", ".", "push_back", "(", "I", ".", "second", ")", ";", "}"], "ground_truth": ["llvm", "::", "sort", "(", "ValueRotsVec", ".", "begin", "(", ")", ",", "ValueRotsVec", ".", "end", "(", ")", ")", ";"], "File": "PPCISelDAGToDAG117", "Func": "collectValueRotInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1273, "Length": 66, "Cover_Rate": 0.4520547945205479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Magnitude", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "InvSignMask", ",", "getSVESafeBitCast", "(", "IntVT", ",", "In1", ",", "DAG", ")", ")", ";", "SDValue", "IntResult", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "Sign", ",", "Magnitude", ")", ";", "return", "getSVESafeBitCast", "(", "VT", ",", "IntResult", ",", "DAG", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", ".", "bitsLT", "(", "VT", ")", ")", "In2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In2", ")", ";", "else", "if", "(", "SrcVT", ".", "bitsGT", "(", "VT", ")", ")", "In2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "EVT", "VecVT", ";", "uint64_t", "EltMask", ";", "SDValue", "VecVal1", ",", "VecVal2", ";", "auto", "setVecVal", "=", "[", "&", "]", "(", "int", "Idx", ")", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "VecVal1", "=", "DAG", ".", "getTargetInsertSubreg", "(", "Idx", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "In1", ")", ";", "VecVal2", "=", "DAG", ".", "getTargetInsertSubreg", "(", "Idx", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "In2", ")", ";", "}", "else", "{", "VecVal1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "In1", ")", ";", "VecVal2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "In2", ")", ";", "}", "}", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "VecVT", "=", "(", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "EltMask", "=", "<NUM_LIT>", ";", "setVecVal", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "VecVT", "=", "<STR_LIT>", ";", "EltMask", "=", "<NUM_LIT>", ";", "setVecVal", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "VecVT", "=", "(", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "EltMask", "=", "<NUM_LIT>", ";"], "ground_truth": ["setVecVal", "(", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering45", "Func": "LowerFCOPYSIGN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1274, "Length": 338, "Cover_Rate": 0.44591029023746703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "RHS", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "&&", "LHS", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isNullConstant", "(", "LHS", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "isNullConstant", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "BR", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "BR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "else", "BR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "BR", ",", "false", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)1", "Func": "performBRCONDCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1275, "Length": 180, "Cover_Rate": 0.44554455445544555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoopDataPrefetch", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorMarkStridedAccessesPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "TM", ",", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createLICMPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine17", "Func": "addIRPasses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1276, "Length": 121, "Cover_Rate": 0.8832116788321168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering", "Func": "isTargetShuffleVariableMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1277, "Length": 26, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "}", "SDValue", "fence", "=", "atomic", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "fence", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "atomic", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "DAG", ".", "UpdateNodeOperands", "(", "atomic", ",", "fence", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "atomic", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "atomic", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "atomic", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "DAG", ".", "UpdateNodeOperands", "(", "atomic", ",", "fence", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "atomic", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "atomic", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering144", "Func": "PerformMEMBARRIERCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1278, "Length": 143, "Cover_Rate": 0.5257352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFMCAsmInfo", "::", "<ISA_LIT>ELFMCAsmInfo", "(", "bool", "is64Bit", ",", "const", "Triple", "&", "T", ")", "{", "NeedsLocalForSize", "=", "true", ";", "if", "(", "is64Bit", ")", "{", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "IsLittleEndian", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", "||", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppcle", ";"], "ground_truth": ["AlignmentIsInBytes", "=", "false", ";"], "File": "PPCMCAsmInfo15", "Func": "PPCELFMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1279, "Length": 55, "Cover_Rate": 0.5288461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "src_aligned", ")", "emit_move_insn", "(", "reg0", ",", "src", ")", ";", "else", "{", "emit_insn", "(", "gen_unaligned_loadsi", "(", "low_reg", ",", "src", ")", ")", ";", "src", "=", "next_consecutive_mem", "(", "src", ")", ";", "emit_insn", "(", "gen_unaligned_loadsi", "(", "hi_reg", ",", "src", ")", ")", ";", "}", "if", "(", "dst_aligned", ")", "emit_move_insn", "(", "dst", ",", "reg0", ")", ";", "else", "{", "emit_insn", "(", "gen_unaligned_storesi", "(", "dst", ",", "low_reg", ")", ")", ";", "dst", "=", "next_consecutive_mem", "(", "dst", ")", ";", "emit_insn", "(", "gen_unaligned_storesi", "(", "dst", ",", "hi_reg", ")", ")", ";", "}", "src", "=", "next_consecutive_mem", "(", "src", ")", ";", "dst", "=", "next_consecutive_mem", "(", "dst", ")", ";", "}", "gcc_assert", "(", "len", "<", "<NUM_LIT>", ")", ";", "if", "(", "len", ">=", "<NUM_LIT>", ")", "{", "reg0", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "src", "=", "adjust_address", "(", "src", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "dst", "=", "adjust_address", "(", "dst", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "src_aligned", ")", "emit_move_insn", "(", "reg0", ",", "src", ")", ";", "else", "emit_insn", "(", "gen_unaligned_loadsi", "(", "reg0", ",", "src", ")", ")", ";", "if", "(", "dst_aligned", ")", "emit_move_insn", "(", "dst", ",", "reg0", ")", ";", "else", "emit_insn", "(", "gen_unaligned_storesi", "(", "dst", ",", "reg0", ")", ")", ";", "src", "=", "next_consecutive_mem", "(", "src", ")", ";", "dst", "=", "next_consecutive_mem", "(", "dst", ")", ";", "len", "-=", "<NUM_LIT>", ";", "}", "if", "(", "len", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "len", ">=", "<NUM_LIT>", ")", "{", "dst", "=", "adjust_address", "(", "dst", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "src", "=", "adjust_address", "(", "src", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "reg0", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "src_aligned", ")", "emit_insn", "(", "gen_zero_extendhisi2", "(", "reg0", ",", "src", ")", ")", ";", "else", "emit_insn", "(", "gen_unaligned_loadhiu", "(", "reg0", ",", "src", ")", ")", ";", "if", "(", "dst_aligned", ")", "emit_insn", "(", "gen_movhi", "(", "dst", ",", "gen_lowpart", "(", "HImode", ",", "reg0", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_unaligned_storehi", "(", "dst", ",", "gen_lowpart", "(", "HImode", ",", "reg0", ")", ")", ")", ";", "src", "=", "next_consecutive_mem", "(", "src", ")", ";", "dst", "=", "next_consecutive_mem", "(", "dst", ")", ";", "if", "(", "len", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "dst", "=", "adjust_address", "(", "dst", ",", "QImode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["src", "=", "adjust_address", "(", "src", ",", "QImode", ",", "<NUM_LIT>", ")", ";"], "File": "arm5", "Func": "gen_movmem_ldrd_strd", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1280, "Length": 355, "Cover_Rate": 0.49442896935933145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo54", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1281, "Length": 179, "Cover_Rate": 0.5507692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "createQPairNode", "(", "SDValue", "V0", ",", "SDValue", "V1", ")", "{", "SDLoc", "dl", "(", "V0", ".", "getNode", "(", ")", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG65", "Func": "createQPairNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1282, "Length": 59, "Cover_Rate": 0.5462962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_code_label", "*", "loop_start_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "loop_end_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "end_label", "=", "gen_label_rtx", "(", ")", ";", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "len", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "Pmode", ";", "dst_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "src_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "count", "=", "gen_reg_rtx", "(", "mode", ")", ";", "blocks", "=", "gen_reg_rtx", "(", "mode", ")", ";", "convert_move", "(", "count", ",", "len", ",", "<NUM_LIT>", ")", ";", "emit_cmp_and_jump_insns", "(", "count", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "end_label", ")", ";", "emit_move_insn", "(", "dst_addr", ",", "force_operand", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "emit_move_insn", "(", "src_addr", ",", "force_operand", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "dst", "=", "change_address", "(", "dst", ",", "VOIDmode", ",", "dst_addr", ")", ";", "src", "=", "change_address", "(", "src", ",", "VOIDmode", ",", "src_addr", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "count", ",", "constm1_rtx", ",", "count", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "count", ")", "emit_move_insn", "(", "count", ",", "temp", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "lshr_optab", ",", "count", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "blocks", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";", "emit_cmp_and_jump_insns", "(", "blocks", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "loop_end_label", ")", ";", "emit_label", "(", "loop_start_label", ")", ";", "if", "(", "TARGET_Z10", "&&", "(", "GET_CODE", "(", "len", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "len", ")", ">", "<NUM_LIT>", ")", ")", "{", "rtx", "prefetch", ";", "prefetch", "=", "gen_prefetch", "(", "gen_rtx_PLUS", "(", "Pmode", ",", "src_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "const0_rtx", ",", "const0_rtx", ")", ";", "PREFETCH_SCHEDULE_BARRIER_P", "(", "prefetch", ")", "=", "true", ";", "emit_insn", "(", "prefetch", ")", ";", "prefetch", "=", "gen_prefetch", "(", "gen_rtx_PLUS", "(", "Pmode", ",", "dst_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "const1_rtx", ",", "const0_rtx", ")", ";", "PREFETCH_SCHEDULE_BARRIER_P", "(", "prefetch", ")", "=", "true", ";", "emit_insn", "(", "prefetch", ")", ";", "}", "emit_insn", "(", "gen_cpymem_short", "(", "dst", ",", "src", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "s390_load_address", "(", "dst_addr", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "dst_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "s390_load_address", "(", "src_addr", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "src_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "blocks", ",", "constm1_rtx", ",", "blocks", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";", "emit_cmp_and_jump_insns", "(", "blocks", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "loop_end_label", ")", ";", "emit_jump", "(", "loop_start_label", ")", ";", "emit_label", "(", "loop_end_label", ")", ";", "emit_insn", "(", "gen_cpymem_short", "(", "dst", ",", "src", ",", "convert_to_mode", "(", "Pmode", ",", "count", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_label", "(", "end_label", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_expand_cpymem", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1283, "Length": 471, "Cover_Rate": 0.7029850746268657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getAsmFlavor", "(", ")", "const", "{"], "ground_truth": ["return", "AsmFlavor", "!=", "Unset", "?", "unsigned", "(", "AsmFlavor", ")", ":", "<NUM_LIT>", ";"], "File": "X86Subtarget36", "Func": "getAsmFlavor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1284, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AAPRegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1285, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFullNopInstr", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "auto", "MII", "=", "MI", ".", "getIterator", "(", ")", ";"], "ground_truth": ["for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{"], "File": "TPCPipelineRegs", "Func": "hasLD_L_V", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1286, "Length": 62, "Cover_Rate": 0.5040650406504065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "AlphaTargetMachine7", "Func": "AlphaTargetMachine", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1287, "Length": 76, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsTailCallReturn", ")", "{", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ArgumentPopSize", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "}", "else", "{", "ArgumentPopSize", "=", "AFI", "->", "getArgumentStackToRestore", "(", ")", ";", "}", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "IsWin64", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";", "bool", "CombineSPBump", "=", "shouldCombineCSRLocalStackBump", "(", "MF", ",", "NumBytes", ")", ";", "if", "(", "!", "CombineSPBump", "&&", "PrologueSaveSize", "!=", "<NUM_LIT>", ")", "convertCalleeSaveRestoreToSPPrePostIncDec", "(", "MBB", ",", "std", "::", "prev", "(", "MBB", ".", "getFirstTerminator", "(", ")", ")", ",", "DL", ",", "TII", ",", "PrologueSaveSize", ")", ";", "MachineBasicBlock", "::", "iterator", "LastPopI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Begin", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "LastPopI", "!=", "Begin", ")", "{", "--", "LastPopI", ";", "if", "(", "!", "LastPopI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "{", "++", "LastPopI", ";", "break", ";", "}", "else", "if", "(", "CombineSPBump", ")", "fixupCalleeSaveRestoreStackOffset", "(", "*", "LastPopI", ",", "AFI", "->", "getLocalStackSize", "(", ")", ")", ";", "}", "if", "(", "CombineSPBump", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", "+", "ArgumentPopSize", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "return", ";", "}", "NumBytes", "-=", "PrologueSaveSize", ";", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "bool", "RedZone", "=", "canUseRedZone", "(", "MF", ")", ";", "if", "(", "RedZone", "&&", "ArgumentPopSize", "==", "<NUM_LIT>", ")", "return", ";", "bool", "NoCalleeSaveRestore", "=", "PrologueSaveSize", "==", "<NUM_LIT>", ";", "int", "StackRestoreBytes", "=", "RedZone", "?", "<NUM_LIT>", ":", "NumBytes", ";"], "ground_truth": ["if", "(", "NoCalleeSaveRestore", ")", "StackRestoreBytes", "+=", "ArgumentPopSize", ";"], "File": "AArch64FrameLowering21", "Func": "emitEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1288, "Length": 292, "Cover_Rate": 0.48344370860927155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>MaxStackAlignmentHeuristicPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86TargetMachine43", "Func": "addPreRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1289, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "AtomicOrdering", "FenceOrdering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "SynchronizationScope", "FenceScope", "=", "static_cast", "<", "SynchronizationScope", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "FenceOrdering", "==", "SequentiallyConsistent", "&&", "FenceScope", "==", "CrossThread", ")", "{", "if", "(", "Subtarget", "->", "hasXMMInt", "(", ")", "||", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering191", "Func": "LowerATOMIC_FENCE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1290, "Length": 115, "Cover_Rate": 0.4197080291970803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REGNO", "(", "base", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "reversed", "=", "true", ";", "dead", "=", "true", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "reversed", "=", "true", ";", "fixup", "[", "<NUM_LIT>", "]", "=", "ia64_split_tmode", "(", "in", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reversed", ",", "dead", ")", ";", "fixup", "[", "<NUM_LIT>", "]", "=", "ia64_split_tmode", "(", "out", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reversed", ",", "dead", ")", ";", "if", "(", "GET_CODE", "(", "EXP", ")", "==", "MEM", "\\", "&&", "(", "GET_CODE", "(", "XEXP", "(", "EXP", ",", "<NUM_LIT>", ")", ")", "==", "POST_MODIFY", "\\", "||", "GET_CODE", "(", "XEXP", "(", "EXP", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", "\\", "||", "GET_CODE", "(", "XEXP", "(", "EXP", ",", "<NUM_LIT>", ")", ")", "==", "POST_DEC", ")", ")", "\\", "REG_NOTES", "(", "INSN", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_INC", ",", "\\", "XEXP", "(", "XEXP", "(", "EXP", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "\\", "REG_NOTES", "(", "INSN", ")", ")", "insn", "=", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", "[", "<NUM_LIT>", "]", ",", "in", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["MAYBE_ADD_REG_INC_NOTE", "(", "insn", ",", "in", "[", "<NUM_LIT>", "]", ")", ";"], "File": "ia643", "Func": "ia64_split_tmode_move", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1291, "Length": 215, "Cover_Rate": 0.5498721227621484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMSA128Mem", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "Reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "*", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "*", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", "*", "<NUM_LIT>", ")", ")", ";", "break", ";", "}"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeMSA128Mem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1292, "Length": 225, "Cover_Rate": 0.9146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isFloat", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["const", "uint64_t", "F", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";"], "File": "HexagonInstrInfo (2)", "Func": "isFloat", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1293, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasAlloca", "=", "MFI", ".", "hasVarSizedObjects", "(", ")", ";", "bool", "NeedsAlign", "=", "(", "MFI", ".", "getMaxAlign", "(", ")", ">", "getStackAlign", "(", ")", ")", ";", "if", "(", "!", "HasAlloca", "||", "!", "NeedsAlign", ")", "return", ";", "SmallSet", "<", "int", ",", "<NUM_LIT>", ">", "DealignSlots", ";", "unsigned", "LFS", "=", "MFI", ".", "getLocalFrameSize", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MFI", ".", "isSpillSlotObjectIndex", "(", "i", ")", "||", "MFI", ".", "isDeadObjectIndex", "(", "i", ")", ")", "continue", ";", "unsigned", "S", "=", "MFI", ".", "getObjectSize", "(", "i", ")", ";", "unsigned", "A", "=", "std", "::", "max", "(", "MFI", ".", "getObjectAlignment", "(", "i", ")", ",", "<NUM_LIT>", ")", ";", "MFI", ".", "setObjectAlignment", "(", "i", ",", "<NUM_LIT>", ")", ";", "LFS", "=", "alignTo", "(", "LFS", "+", "S", ",", "A", ")", ";", "MFI", ".", "mapLocalFrameObject", "(", "i", ",", "-", "static_cast", "<", "int64_t", ">", "(", "LFS", ")", ")", ";", "DealignSlots", ".", "insert", "(", "i", ")", ";", "}", "MFI", ".", "setLocalFrameSize", "(", "LFS", ")", ";", "Align", "A", "=", "MFI", ".", "getLocalFrameMaxAlign", "(", ")", ";", "assert", "(", "A", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "A", "==", "<NUM_LIT>", ")", "MFI", ".", "setLocalFrameMaxAlign", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "MFI", ".", "setUseLocalStackAllocationBlock", "(", "true", ")", ";", "if", "(", "!", "DealignSlots", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "BB", ")", "{", "bool", "KeepOld", "=", "true", ";", "ArrayRef", "<", "MachineMemOperand", "*", ">", "memops", "=", "MI", ".", "memoperands", "(", ")", ";", "SmallVector", "<", "MachineMemOperand", "*", ",", "<NUM_LIT>", ">", "new_memops", ";", "for", "(", "MachineMemOperand", "*", "MMO", ":", "memops", ")", "{", "auto", "*", "PV", "=", "MMO", "->", "getPseudoValue", "(", ")", ";", "if", "(", "auto", "*", "FS", "=", "dyn_cast_or_null", "<", "FixedStackPseudoSourceValue", ">", "(", "PV", ")", ")", "{", "int", "FI", "=", "FS", "->", "getFrameIndex", "(", ")", ";", "if", "(", "DealignSlots", ".", "count", "(", "FI", ")", ")", "{", "unsigned", "A", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "auto", "*", "NewMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", "->", "getPointerInfo", "(", ")", ",", "MMO", "->", "getFlags", "(", ")", ",", "MMO", "->", "getSize", "(", ")", ",", "A", ",", "MMO", "->", "getAAInfo", "(", ")", ",", "MMO", "->", "getRanges", "(", ")", ",", "MMO", "->", "getSyncScopeID", "(", ")", ",", "MMO", "->", "getOrdering", "(", ")", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", ";", "new_memops", ".", "push_back", "(", "NewMMO", ")", ";", "KeepOld", "=", "false", ";", "continue", ";", "}", "}", "new_memops", ".", "push_back", "(", "MMO", ")", ";", "}", "if", "(", "!", "KeepOld", ")", "MI", ".", "setMemRefs", "(", "MF", ",", "new_memops", ")", ";", "}", "}", "}", "unsigned", "AP", "=", "<NUM_LIT>", ";", "if", "(", "const", "MachineInstr", "*", "AI", "=", "getAlignaInstr", "(", "MF", ")", ")", "AP", "=", "AI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "HMFI", ".", "setStackAlignBasePhysReg", "(", "AP", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering38", "Func": "processFunctionBeforeFrameFinalized", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1294, "Length": 481, "Cover_Rate": 0.950592885375494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "remove", "(", "header_path", ")", ";", "remove", "(", "init_path", ")", ";", "remove", "(", "defines_path", ")", ";"], "ground_truth": ["}"], "File": "rs6000-gen-builtins", "Func": "delete_output_files", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1295, "Length": 16, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "(", "Out", ",", "&", "STM", ")", ";", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "getComputePGMRSrc1", "(", ")", "|", "(", "CurrentProgramInfo", ".", "ComputePGMRSrc2", "<<", "<NUM_LIT>", ")", ";", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_<ISA_LIT>ZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Align", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "ground_truth": ["Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";"], "File": "AMDGPUAsmPrinter9", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1296, "Length": 200, "Cover_Rate": 0.60790273556231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "char", "*", "unw_decode_p1", "(", "unsigned", "char", "*", "dp", ",", "unsigned", "char", "code", ",", "void", "*", "arg", ")", "{", "unsigned", "char", "brmask", "=", "(", "code", "&", "<NUM_LIT>", ")", ";", "UNW_DEC_BR_MEM", "(", "P1", ",", "brmask", ",", "arg", ")", ";", "return", "dp", ";"], "ground_truth": ["}"], "File": "unwind-ia64", "Func": "unw_decode_p1", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1297, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "LiveDebugValuesID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "*", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "addPass", "(", "createNVVMReflectPass", "(", "ST", ".", "getSmVersion", "(", ")", ")", ")", ";", "if", "(", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "CUDA", "&&", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "SYCLDevice", ")", "{", "addPass", "(", "createLocalAccessorToSharedMemoryPass", "(", ")", ")", ";", "}", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ImageOptimizerPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AssignValidGlobalNamesPass", "(", ")", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerArgsPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addAddressSpaceInferencePasses", "(", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["if", "(", "!", "DisableLoadStoreVectorizer", ")", "addPass", "(", "createLoadStoreVectorizerPass", "(", ")", ")", ";"], "File": "NVPTXTargetMachine65", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1298, "Length": 227, "Cover_Rate": 0.9380165289256198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DECL_USER_ALIGN", "(", "f_args", ")", "=", "<NUM_LIT>", ";", "DECL_FIELD_CONTEXT", "(", "f_skip", ")", "=", "record", ";", "SET_DECL_ALIGN", "(", "f_skip", ",", "<NUM_LIT>", ")", ";", "DECL_USER_ALIGN", "(", "f_skip", ")", "=", "<NUM_LIT>", ";", "TYPE_STUB_DECL", "(", "record", ")", "=", "type_decl", ";", "TYPE_NAME", "(", "record", ")", "=", "type_decl", ";", "TYPE_FIELDS", "(", "record", ")", "=", "f_args", ";", "DECL_CHAIN", "(", "f_args", ")", "=", "f_skip", ";", "owp", "=", "warn_padded", ";", "warn_padded", "=", "false", ";", "layout_type", "(", "record", ")", ";"], "ground_truth": ["warn_padded", "=", "owp", ";"], "File": "spu2", "Func": "spu_build_builtin_va_list", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1299, "Length": 73, "Cover_Rate": 0.40555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Mod", ".", "Spelling", "==", "Name", ";", "}", ")", ";", "if", "(", "Modifier", "!=", "std", "::", "end", "(", "ModifierNames", ")", ")", "{", "return", "Modifier", "->", "VariantKind", ";", "}"], "ground_truth": ["return", "VK_<ISA_LIT>_None", ";"], "File": "AVRMCExpr1", "Func": "getKindByName", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1300, "Length": 31, "Cover_Rate": 0.47692307692307695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "addImm0_127Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1301, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "ftype", "=", "NULL", ";", "tree", "fndecl", "=", "NULL", ";", "d", "->", "fcode", "=", "fcode", ";", "int", "op_num", "=", "insn_data", "[", "d", "->", "code", "]", ".", "n_operands", "-", "<NUM_LIT>", ";", "int", "arg_num", "=", "d", "->", "qualifiers", "[", "<NUM_LIT>", "]", "&", "qualifier_void", "?", "op_num", "+", "<NUM_LIT>", ":", "op_num", ";", "tree", "return_type", "=", "void_type_node", ",", "args", "=", "void_list_node", ";", "tree", "eltype", ";", "for", "(", ";", "op_num", ">=", "<NUM_LIT>", ";", "arg_num", "--", ",", "op_num", "--", ")", "{", "machine_mode", "op_mode", "=", "insn_data", "[", "d", "->", "code", "]", ".", "operand", "[", "op_num", "]", ".", "mode", ";", "enum", "aarch64_type_qualifiers", "qualifiers", "=", "d", "->", "qualifiers", "[", "arg_num", "]", ";", "if", "(", "qualifiers", "&", "qualifier_unsigned", ")", "{", "type_signature", "[", "op_num", "]", "=", "'u'", ";", "print_type_signature_p", "=", "true", ";", "}", "else", "if", "(", "qualifiers", "&", "qualifier_poly", ")", "{", "type_signature", "[", "op_num", "]", "=", "'p'", ";", "print_type_signature_p", "=", "true", ";", "}", "else", "type_signature", "[", "op_num", "]", "=", "'s'", ";", "if", "(", "qualifiers", "&", "qualifier_internal", ")", "continue", ";", "if", "(", "qualifiers", "&", "qualifier_map_mode", ")", "op_mode", "=", "d", "->", "mode", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", "&&", "VECTOR_MODE_P", "(", "op_mode", ")", ")", "op_mode", "=", "GET_MODE_INNER", "(", "op_mode", ")", ";", "eltype", "=", "aarch64_simd_builtin_type", "(", "op_mode", ",", "(", "qualifiers", "&", "qualifier_unsigned", ")", "!=", "<NUM_LIT>", ",", "(", "qualifiers", "&", "qualifier_poly", ")", "!=", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "eltype", "!=", "NULL", ")", ";", "if", "(", "qualifiers", "&", "qualifier_const", ")", "eltype", "=", "build_qualified_type", "(", "eltype", ",", "TYPE_QUAL_CONST", ")", ";", "if", "(", "qualifiers", "&", "qualifier_pointer", ")", "eltype", "=", "build_pointer_type", "(", "eltype", ")", ";", "if", "(", "arg_num", "==", "<NUM_LIT>", ")", "return_type", "=", "eltype", ";", "else", "args", "=", "tree_cons", "(", "NULL_TREE", ",", "eltype", ",", "args", ")", ";"], "ground_truth": ["}"], "File": "aarch64-builtins4", "Func": "aarch64_init_simd_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1302, "Length": 268, "Cover_Rate": 0.5726495726495726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1303, "Length": 85, "Cover_Rate": 0.7264957264957265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "?", "<STR_LIT>", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "<STR_LIT>", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "<STR_LIT>", "::", "ID_MEM_BASES", "<<", "<STR_LIT>", "::", "ID_SHIFT_", "|", "Offset", "<<", "<STR_LIT>", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ";", "SDValue", "EncodingImm", "=", "DAG", ".", "getTargetConstant", "(", "Encoding", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "ApertureReg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "EncodingImm", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getTargetConstant", "(", "WidthM1", "+", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ApertureReg", ",", "ShiftAmount", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "UserSGPR", "=", "Info", "->", "getQueuePtrUserSGPR", "(", ")", ";", "assert", "(", "UserSGPR", "!=", "<STR_LIT>", ")", ";", "SDValue", "QueuePtr", "=", "CreateLiveInRegister", "(", "DAG", ",", "&", "<STR_LIT>", ",", "UserSGPR", ",", "<STR_LIT>", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "QueuePtr", ",", "TypeSize", "::", "Fixed", "(", "StructOffset", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "QueuePtr", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Ptr", ",", "PtrInfo", ",", "commonAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ",", "StructOffset", ")", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering12", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1304, "Length": 247, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "QFPRegDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["if", "(", "Reg", "==", "~", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "SparcDisassembler", "Func": "DecodeQFPRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1305, "Length": 31, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "M", ":", "Mask", ")", "if", "(", "!", "isUndefOrInRange", "(", "M", ",", "Low", ",", "Hi", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)7", "Func": "isUndefOrInRange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1306, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "*", "TTI", "::", "TCC_Basic", ";", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Store", ":", "ImmIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "{", "uint64_t", "ImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "ImmVal", "==", "<NUM_LIT>", "||", "ImmVal", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "ImmIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "And", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "ImmIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Sub", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", "&&", "Imm", ".", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "ImmIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "return", "TTI", "::", "TCC_Free", ";", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "ImmIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "TTI", "::", "TCC_Free", ";", "break", ";", "case", "Instruction", "::", "Trunc", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "case", "Instruction", "::", "BitCast", ":"], "ground_truth": ["case", "Instruction", "::", "PHI", ":"], "File": "X86TargetTransformInfo119", "Func": "getIntImmCostInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1307, "Length": 274, "Cover_Rate": 0.631336405529954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sp", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "limit", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "requested", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "cmp", "=", "gen_reg_rtx", "(", "CCUNSmode", ")", ";", "rtx", "jump", ";", "emit_insn", "(", "gen_load_split_stack_limit", "(", "limit", ")", ")", ";", "if", "(", "CONST_INT_P", "(", "size", ")", ")", "emit_insn", "(", "gen_add3_insn", "(", "requested", ",", "sp", ",", "GEN_INT", "(", "-", "INTVAL", "(", "size", ")", ")", ")", ")", ";", "else", "{", "size", "=", "force_reg", "(", "Pmode", ",", "size", ")", ";", "emit_move_insn", "(", "requested", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "sp", ",", "size", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_split_stack_space_check", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1308, "Length": 97, "Cover_Rate": 0.5739644970414202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ShrinkInstructionsPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ShrinkInstructions", "(", ")", ";"], "File": "SIShrinkInstructions10", "Func": "createSIShrinkInstructionsPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1309, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isLD", "(", "InsnType", "insn", ")", "{", "return", "(", "getBit", "(", "insn", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64InsnHelpers", "Func": "isLD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1310, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "named_parm_regs", "=", "(", "sh_round_reg", "(", "*", "get_cumulative_args", "(", "ca", ")", ",", "arg", ".", "mode", ")", "+", "CEIL", "(", "arg", ".", "promoted_size_in_bytes", "(", ")", ",", "UNITS_PER_WORD", ")", ")", ";", "anon_parm_regs", "=", "NPARM_REGS", "(", "SImode", ")", "-", "named_parm_regs", ";", "if", "(", "anon_parm_regs", ">", "<NUM_LIT>", ")", "*", "pretend_arg_size", "=", "anon_parm_regs", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sh1", "Func": "sh_setup_incoming_varargs", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1311, "Length": 62, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "OptForSize", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "Z80oldISelDAGToDAG", "Func": "Z80oldDAGToDAGISel", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1312, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{"], "ground_truth": ["return", "CC_Save_SaveList", ";"], "File": "SHUXIRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1313, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_popcnt_epi8", "(", "__mmask64", "__U", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_vpopcountb_v64qi_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask64", ")", "__U", ")", ";"], "File": "avx512bitalgintrin", "Func": "_mm512_maskz_popcnt_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1314, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Match", "[", "I", "]", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeature", "=", "ErrorInfoIgnore", ";", "}", "Op", ".", "setTokenValue", "(", "Base", ")", ";", "unsigned", "NumSuccessfulMatches", "=", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_Success", ")", ";", "if", "(", "NumSuccessfulMatches", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "!", "MatchingInlineAsm", ")", "EmitInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ";", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "return", "false", ";", "}", "if", "(", "NumSuccessfulMatches", ">", "<NUM_LIT>", ")", "{", "char", "MatchChars", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumMatches", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "array_lengthof", "(", "Match", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "Match", "[", "I", "]", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "I", "]", ";", "SmallString", "<", "<NUM_LIT>", ">", "Msg", ";", "raw_svector_ostream", "OS", "(", "Msg", ")", ";", "OS", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMatches", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumMatches", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "<<", "Base", "<<", "MatchChars", "[", "i", "]", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ";", "Error", "(", "IDLoc", ",", "OS", ".", "str", "(", ")", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";", "return", "true", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_MnemonicFail", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "WasOriginallyInvalidOperand", ")", "{"], "ground_truth": ["ArrayRef", "<", "SMRange", ">", "Ranges", "=", "MatchingInlineAsm", "?", "EmptyRanges", ":", "Op", ".", "getLocRange", "(", ")", ";"], "File": "X86AsmParser106", "Func": "MatchAndEmitATTInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1315, "Length": 282, "Cover_Rate": 0.34348355663824603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntegerType", "*", "ByteTy", "=", "Type", "::", "getInt8Ty", "(", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "ElemCount", "==", "<NUM_LIT>", ")", "return", "ByteTy", ";"], "ground_truth": ["return", "VectorType", "::", "get", "(", "ByteTy", ",", "ElemCount", ",", "false", ")", ";"], "File": "HexagonVectorCombine", "Func": "getByteTy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1316, "Length": 36, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Signed", "&&", "isPow2Splat", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SplatVal", ",", "Negated", ")", ")", "{", "SDValue", "Pg", "=", "getPredicateForScalableVector", "(", "DAG", ",", "dl", ",", "VT", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Pg", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "Log2_64", "(", "SplatVal", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Negated", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "Res", ")", ";", "return", "Res", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "PredOpcode", ")", ";", "EVT", "WidenedVT", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "WidenedVT", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "WidenedVT", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "UnpkLo", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "UnpkHi", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Op0Lo", "=", "DAG", ".", "getNode", "(", "UnpkLo", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1Lo", "=", "DAG", ".", "getNode", "(", "UnpkLo", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op0Hi", "=", "DAG", ".", "getNode", "(", "UnpkHi", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1Hi", "=", "DAG", ".", "getNode", "(", "UnpkHi", ",", "dl", ",", "WidenedVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "ResultLo", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "WidenedVT", ",", "Op0Lo", ",", "Op1Lo", ")", ";"], "File": "AArch64ISelLowering168", "Func": "LowerDIV", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1317, "Length": 276, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getWAReg", "(", "unsigned", "VReg", ")", "const", "{"], "ground_truth": ["auto", "I", "=", "TargetRegisterInfo", "::", "virtReg2Index", "(", "VReg", ")", ";"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "getWAReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1318, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine4", "Func": "RISCVTargetMachine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1319, "Length": 98, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "sparc_function_arg_1", "(", "cum", ",", "mode", ",", "type", ",", "named", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "sparc4", "Func": "sparc_function_arg", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1320, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Section", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TGSIISelLowering", "Func": "anchor", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1321, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "default", ":", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "break", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "insn", ")", ";", "out_shift_with_cnt", "(", "<STR_LIT>", ",", "insn", ",", "operands", ",", "len", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "avr", "Func": "ashrqi3_out", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1322, "Length": 104, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "int", "WidenedMask", "[", "<NUM_LIT>", "]", "=", "{", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "WidenedMask", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsByteShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "+", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ")", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "<STR_LIT>", ",", "DL", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "}", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";"], "ground_truth": ["if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "lowerV2I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1323, "Length": 423, "Cover_Rate": 0.6735668789808917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerBuildVectorv8i16", "(", "SDValue", "Op", ",", "unsigned", "NonZeros", ",", "unsigned", "NumNonZero", ",", "unsigned", "NumZero", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "NumNonZero", ">", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "LowerBuildVectorAsInsert", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerBuildVectorv8i16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1324, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UpperOpcode", "=", "<STR_LIT>", ";", "LowerOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "UpperOpcode", "=", "<STR_LIT>", ";", "LowerOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "UpperOpcode", "=", "<STR_LIT>", ";", "LowerOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "UpperOpcode", "=", "<STR_LIT>", ";", "LowerOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Register", "TargetReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "(", "TargetReg", ">=", "<STR_LIT>", "&&", "TargetReg", "<=", "<STR_LIT>", ")", "||", "(", "TargetReg", ">=", "<STR_LIT>", "&&", "TargetReg", "<=", "<STR_LIT>", ")", ")", "Opcode", "=", "LowerOpcode", ";", "else", "Opcode", "=", "UpperOpcode", ";", "MI", ".", "setDesc", "(", "get", "(", "Opcode", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo", "Func": "expandVSXMemPseudo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1325, "Length": 119, "Cover_Rate": 0.3814102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "expandMem9Inst", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ",", "const", "MCSubtargetInfo", "*", "STI", ",", "bool", "IsLoad", ")", "{", "unsigned", "NumOp", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "assert", "(", "(", "NumOp", "==", "<NUM_LIT>", "||", "NumOp", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "StartOp", "=", "NumOp", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "StartOp", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "BaseRegOp", "=", "Inst", ".", "getOperand", "(", "StartOp", "+", "<NUM_LIT>", ")", ";", "assert", "(", "BaseRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "OffsetOp", "=", "Inst", ".", "getOperand", "(", "StartOp", "+", "<NUM_LIT>", ")", ";", "<ISA_LIT>TargetStreamer", "&", "TOut", "=", "getTargetStreamer", "(", ")", ";", "unsigned", "OpCode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "unsigned", "DstReg", "=", "DstRegOp", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "BaseRegOp", ".", "getReg", "(", ")", ";", "unsigned", "TmpReg", "=", "DstReg", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getInstDesc", "(", "OpCode", ")", ";", "int16_t", "DstRegClass", "=", "Desc", ".", "OpInfo", "[", "StartOp", "]", ".", "RegClass", ";", "unsigned", "DstRegClassID", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "DstRegClass", ")", ".", "getID", "(", ")", ";", "bool", "IsGPR", "=", "(", "DstRegClassID", "==", "<STR_LIT>", ")", "||", "(", "DstRegClassID", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "IsLoad", "||", "!", "IsGPR", "||", "(", "BaseReg", "==", "DstReg", ")", ")", "{", "TmpReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "TmpReg", ")", "return", ";", "}", "auto", "emitInst", "=", "[", "&", "]", "(", ")", "{", "if", "(", "NumOp", "==", "<NUM_LIT>", ")", "TOut", ".", "emitRRX", "(", "OpCode", ",", "DstReg", ",", "TmpReg", ",", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ",", "IDLoc", ",", "STI", ")", ";", "else", "TOut", ".", "emitRRRX", "(", "OpCode", ",", "DstReg", ",", "DstReg", ",", "TmpReg", ",", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ",", "IDLoc", ",", "STI", ")", ";", "}", ";"], "ground_truth": ["if", "(", "OffsetOp", ".", "isImm", "(", ")", ")", "{"], "File": "MipsAsmParser (2)4", "Func": "expandMem9Inst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1326, "Length": 322, "Cover_Rate": 0.7872860635696821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "isa", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}", "else", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "addLoImm16Operands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1327, "Length": 88, "Cover_Rate": 0.4292682926829268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Imm", "=", "static_cast", "<", "unsigned", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "Imm", "!=", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyInstPrinter13", "Func": "printWebAssemblySignatureOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1328, "Length": 34, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXAllocaHoisting11", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1329, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "int", "_MM_GET_FLUSH_ZERO_MODE", "(", "void", ")", "{", "return", "_mm_getcsr", "(", ")", "&", "_MM_FLUSH_ZERO_MASK", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_MM_GET_FLUSH_ZERO_MODE", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1330, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "<STR_LIT>", "||", "CopyVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "LowerCallResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1331, "Length": 125, "Cover_Rate": 0.39556962025316456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "UseEstimate", "?", "MFI", ".", "estimateStackSize", "(", "MF", ")", ":", "MFI", ".", "getStackSize", "(", ")", ";", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "std", "::", "max", "(", "MaxAlign", ",", "TargetAlign", ")", "-", "<NUM_LIT>", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "LR", "=", "RegInfo", "->", "getRARegister", "(", ")", ";", "bool", "DisableRedZone", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ";", "bool", "CanUseRedZone", "=", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", "&&", "!", "MustSaveLR", "(", "MF", ",", "LR", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "bool", "FitsInRedZone", "=", "FrameSize", "<=", "Subtarget", ".", "getRedZoneSize", "(", ")", ";", "if", "(", "!", "DisableRedZone", "&&", "CanUseRedZone", "&&", "FitsInRedZone", ")", "{", "NumNoNeedForFrame", "++", ";", "if", "(", "UpdateMF", ")", "MFI", ".", "setStackSize", "(", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "maxCallFrameSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "getLinkageSize", "(", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "if", "(", "UpdateMF", ")", "MFI", ".", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";", "FrameSize", "+=", "maxCallFrameSize", ";", "FrameSize", "=", "(", "FrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "if", "(", "UpdateMF", ")", "MFI", ".", "setStackSize", "(", "FrameSize", ")", ";", "return", "FrameSize", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering33", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1332, "Length": 270, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{"], "File": "SIRegisterInfo20", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1333, "Length": 260, "Cover_Rate": 0.4506065857885615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_ld1v4si", "(", "(", "const", "__builtin_aarch64_simd_si", "*", ")", "a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1q_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1334, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "needsCmpXchgNb", "(", "const", "Type", "*", "MemType", ")", "const", "{"], "ground_truth": ["const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "X86ISelLowering113", "Func": "needsCmpXchgNb", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1335, "Length": 28, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCRegisterInfo14", "Func": "avoidWriteAfterWrite", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1336, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCCPP", "(", ")", "const", "{", "return", "HasCCPP", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasCCPP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1337, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "pdp11_gen_int_label", "(", "char", "*", "label", ",", "const", "char", "*", "prefix", ",", "int", "num", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "sprintf", "(", "label", ",", "<STR_LIT>", ",", "num", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "sprintf", "(", "label", ",", "<STR_LIT>", ",", "prefix", ",", "num", ")", ";"], "File": "pdp11", "Func": "pdp11_gen_int_label", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1338, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constexpr", "sve_vec_cost", "(", "const", "simd_vec_cost", "&", "base", ",", "unsigned", "int", "clast_cost", ",", "unsigned", "int", "fadda_f16_cost", ",", "unsigned", "int", "fadda_f32_cost", ",", "unsigned", "int", "fadda_f64_cost", ",", "unsigned", "int", "gather_load_x32_cost", ",", "unsigned", "int", "gather_load_x64_cost", ",", "unsigned", "int", "scatter_store_elt_cost", ")", ":", "simd_vec_cost", "(", "base", ")", ",", "clast_cost", "(", "clast_cost", ")", ",", "fadda_f16_cost", "(", "fadda_f16_cost", ")", ",", "fadda_f32_cost", "(", "fadda_f32_cost", ")", ",", "fadda_f64_cost", "(", "fadda_f64_cost", ")", ",", "gather_load_x32_cost", "(", "gather_load_x32_cost", ")", ",", "gather_load_x64_cost", "(", "gather_load_x64_cost", ")", ",", "scatter_store_elt_cost", "(", "scatter_store_elt_cost", ")", "{"], "ground_truth": ["}"], "File": "aarch64-protos2", "Func": "sve_vec_cost", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1339, "Length": 78, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr_rtx", "=", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr_rtx", ")", "==", "PRE_MODIFY", ")", "addr_rtx", "=", "XEXP", "(", "addr_rtx", ",", "<NUM_LIT>", ")", ";", "*", "offset", "=", "<NUM_LIT>", ";", "while", "(", "GET_CODE", "(", "addr_rtx", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr_rtx", ",", "<NUM_LIT>", ")", ")", ")", "{", "*", "offset", "+=", "INTVAL", "(", "XEXP", "(", "addr_rtx", ",", "<NUM_LIT>", ")", ")", ";", "addr_rtx", "=", "XEXP", "(", "addr_rtx", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "REG_P", "(", "addr_rtx", ")", ")", "return", "false", ";"], "ground_truth": ["*", "base", "=", "addr_rtx", ";"], "File": "rs6000", "Func": "get_memref_parts", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1340, "Length": 93, "Cover_Rate": 0.6788321167883211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AsmToken", "::", "Identifier", ":", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ",", "getContext", "(", ")", ")", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseSOppBrTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1341, "Length": 52, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "type", ")", "return", "GET_MODE_ALIGNMENT", "(", "mode", ")", ">", "PARM_BOUNDARY", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "TYPE_ALIGN", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", ")", ">", "PARM_BOUNDARY", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "return", "TYPE_ALIGN", "(", "TREE_TYPE", "(", "type", ")", ")", ">", "PARM_BOUNDARY", ";", "int", "ret", "=", "<NUM_LIT>", ";", "int", "ret2", "=", "<NUM_LIT>", ";", "for", "(", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "if", "(", "DECL_ALIGN", "(", "field", ")", ">", "PARM_BOUNDARY", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", ")", "return", "<NUM_LIT>", ";", "else", "ret", "=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", "&&", "DECL_BIT_FIELD_TYPE", "(", "field", ")", "&&", "TYPE_ALIGN", "(", "DECL_BIT_FIELD_TYPE", "(", "field", ")", ")", ">", "PARM_BOUNDARY", ")", "ret2", "=", "<NUM_LIT>", ";", "if", "(", "ret2", ")", "return", "<NUM_LIT>", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_needs_doubleword_align", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1342, "Length": 150, "Cover_Rate": 0.9316770186335404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "Val", ",", "Index", ")", ";", "}", "else", "if", "(", "ST", "->", "hasQPX", "(", ")", "&&", "Val", "->", "getScalarType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "{", "if", "(", "Index", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "Val", ",", "Index", ")", ";", "}", "unsigned", "LHSPenalty", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "ISD", "==", "<STR_LIT>", ")", "LHSPenalty", "+=", "<NUM_LIT>", ";"], "File": "PPCTargetTransformInfo3", "Func": "getVectorInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1343, "Length": 70, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Ty", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "MI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["auto", "Cst", "=", "get<ISA_LIT>VectorSplatScalar", "(", "*", "MI", ",", "MRI", ")", ";"], "File": "AArch64PostLegalizerLowering1", "Func": "isVShiftRImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1344, "Length": 33, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDSPE60", "(", ")", "const", "{"], "ground_truth": ["return", "HasDSPE60", ";"], "File": "CSKYSubtarget2", "Func": "hasDSPE60", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1345, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "dest", ")", "&&", "(", "REG_P", "(", "src", ")", "||", "src", "==", "CONST0_RTX", "(", "GET_MODE", "(", "dest", ")", ")", ")", ")", "{", "return", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "REG_P", "(", "dest", ")", "&&", "MEM_P", "(", "src", ")", ")", "{"], "ground_truth": ["return", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";"], "File": "avr", "Func": "avr_2word_insn_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1346, "Length": 62, "Cover_Rate": 0.40522875816993464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Cond", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "==", "VT", ".", "getScalarSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "Cond", ",", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getSelect", "(", "dl", ",", "VT", ",", "Mask", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering74", "Func": "LowerVSELECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1347, "Length": 172, "Cover_Rate": 0.41346153846153844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective", "(", "llvm", "::", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ")", "{", "parseLiteralValues", "(", "SIZE_LONG", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", "||", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "MCS51AsmParser", "Func": "ParseDirective", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1348, "Length": 63, "Cover_Rate": 0.6116504854368932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loongarch_block_move_straight", "(", "dest", ",", "src", ",", "INTVAL", "(", "length", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "optimize", ")", "{", "loongarch_block_move_loop", "(", "dest", ",", "src", ",", "INTVAL", "(", "length", ")", ",", "LARCH_MAX_MOVE_BYTES_PER_LOOP_ITER", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "loongarch", "Func": "loongarch_expand_block_move", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1349, "Length": 44, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsFirstFPR", "(", "unsigned", "FPR", ")", "{"], "ground_truth": ["VarArgsFirstFPR", "=", "FPR", ";"], "File": "RISCVMachineFunctionInfo3", "Func": "setVarArgsFirstFPR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1350, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "int", "order_1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "int", "tiny_order_1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "int", "order_2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "int", "*", "order", "=", "(", "TARGET_ORDER_1", "?", "(", "AVR_TINY", "?", "tiny_order_1", ":", "order_1", ")", ":", "TARGET_ORDER_2", "?", "(", "AVR_TINY", "?", "tiny_order_0", ":", "order_2", ")", ":", "(", "AVR_TINY", "?", "tiny_order_0", ":", "order_0", ")", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "order_0", ")", ";", "++", "i", ")", "reg_alloc_order", "[", "i", "]", "=", "order", "[", "i", "]", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_adjust_reg_alloc_order", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1351, "Length": 306, "Cover_Rate": 0.6455696202531646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AndOp", "=", "<STR_LIT>", ";", "unsigned", "MovOp", "=", "<STR_LIT>", ";", "unsigned", "Tmp", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MovOp", ")", ",", "Tmp", ")", ".", "addReg", "(", "Reg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AndOp", ")", ",", "Tmp", ")", ".", "addReg", "(", "Tmp", ")", ".", "addImm", "(", "Val", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "M68kFrameLowering", "Func": "BuildStackAlignAND", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1352, "Length": 84, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PMLProfileImport", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", "{", "return", "new", "<ISA_LIT>PMLProfileImport", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "PatmosPMLProfileImport", "Func": "createPatmosPMLProfileImport", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1353, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter1", "Func": "printDMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1354, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DWordIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "DWordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "int", "WordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "WordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "IdxVal", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Vec", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VecVT", ",", "dl", ",", "Vec", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering101", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1355, "Length": 370, "Cover_Rate": 0.46077210460772106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "expectAbsExpression", "(", "MCAsmParser", "&", "MCParser", ",", "int64_t", "&", "Value", ",", "raw_ostream", "&", "Err", ")", "{", "if", "(", "MCParser", ".", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Equal", ")", ")", "{", "Err", "<<", "<STR_LIT>", ";", "return", "false", ";", "}"], "ground_truth": ["MCParser", ".", "getLexer", "(", ")", ".", "Lex", "(", ")", ";"], "File": "AMDKernelCodeTUtils3", "Func": "expectAbsExpression", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1356, "Length": 51, "Cover_Rate": 0.6986301369863014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mask", "=", "ExtendToType", "(", "Mask", ",", "MaskVT", ",", "DAG", ",", "true", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getChain", "(", ")", ",", "PassThru", ",", "Mask", ",", "N", "->", "getBasePtr", "(", ")", ",", "Index", ",", "N", "->", "getScale", "(", ")", "}", ";", "SDValue", "NewGather", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "Ops", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OrigVT", ",", "NewGather", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Extract", ",", "NewGather", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerMGATHER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1357, "Length": 124, "Cover_Rate": 0.31958762886597936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ArgListTy", "Args", ";", "Args", ".", "reserve", "(", "NumOps", ")", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "Entry", ".", "Node", "=", "Ops", "[", "i", "]", ";"], "ground_truth": ["Entry", ".", "Ty", "=", "Entry", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "File": "PIC16ISelLowering1", "Func": "MakePIC16Libcall", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1358, "Length": 63, "Cover_Rate": 0.3073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "return", "true", ";", "case", "E_SFmode", ":"], "ground_truth": ["case", "E_DFmode", ":"], "File": "tilepro", "Func": "tilepro_scalar_mode_supported_p", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1359, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "ExitMBB", "=", "&", "MFI", ";", "if", "(", "ExitMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "ExitMBB", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "initializeMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1360, "Length": 23, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vsrau_nv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsraq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1361, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "IdentifyIntelInlineAsmOperator", "(", "StringRef", "Name", ")", "{"], "ground_truth": ["return", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_TYPE", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_SIZE", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_LENGTH", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IOK_OFFSET", ")", ".", "Default", "(", "IOK_INVALID", ")", ";"], "File": "X86AsmParser (2)5", "Func": "IdentifyIntelInlineAsmOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1362, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BlockData", "&", "PBBInfo", "=", "BlockInfo", "[", "PBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "PBBInfo", ".", "Exit", ".", "isUnknown", "(", ")", "||", "!", "PBBInfo", ".", "Exit", ".", "hasCompatibleVTYPE", "(", "Require", ")", ")", "return", "true", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "InReg", ")", ";", "if", "(", "!", "DefMI", "||", "!", "isVectorConfigInstr", "(", "*", "DefMI", ")", ")", "return", "true", ";", "VSETVLIInfo", "DefInfo", "=", "getInfoForVSETVLI", "(", "*", "DefMI", ")", ";", "if", "(", "!", "DefInfo", ".", "hasSameAVL", "(", "PBBInfo", ".", "Exit", ")", "||", "!", "DefInfo", ".", "hasSameVTYPE", "(", "PBBInfo", ".", "Exit", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI6", "Func": "needVSETVLIPHI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1363, "Length": 98, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "R8", ":", "case", "D8", ":", "case", "Q8", ":", "return", "<NUM_LIT>", ";", "case", "R9", ":", "case", "D9", ":", "case", "Q9", ":", "return", "<NUM_LIT>", ";", "case", "R10", ":", "case", "D10", ":", "case", "Q10", ":", "return", "<NUM_LIT>", ";", "case", "R11", ":", "case", "D11", ":", "case", "Q11", ":", "return", "<NUM_LIT>", ";", "case", "R12", ":", "case", "D12", ":", "case", "Q12", ":", "return", "<NUM_LIT>", ";", "case", "SP", ":", "case", "D13", ":", "case", "Q13", ":", "return", "<NUM_LIT>", ";", "case", "LR", ":", "case", "D14", ":", "case", "Q14", ":", "return", "<NUM_LIT>", ";", "case", "PC", ":", "case", "D15", ":", "case", "Q15", ":", "return", "<NUM_LIT>", ";", "case", "D16", ":", "return", "<NUM_LIT>", ";", "case", "D17", ":", "return", "<NUM_LIT>", ";", "case", "D18", ":", "return", "<NUM_LIT>", ";", "case", "D19", ":", "return", "<NUM_LIT>", ";", "case", "D20", ":", "return", "<NUM_LIT>", ";", "case", "D21", ":", "return", "<NUM_LIT>", ";", "case", "D22", ":", "return", "<NUM_LIT>", ";", "case", "D23", ":", "return", "<NUM_LIT>", ";", "case", "D24", ":", "return", "<NUM_LIT>", ";", "case", "D25", ":", "return", "<NUM_LIT>", ";", "case", "D26", ":", "return", "<NUM_LIT>", ";", "case", "D27", ":", "return", "<NUM_LIT>", ";", "case", "D28", ":", "return", "<NUM_LIT>", ";", "case", "D29", ":", "return", "<NUM_LIT>", ";", "case", "D30", ":", "return", "<NUM_LIT>", ";", "case", "D31", ":", "return", "<NUM_LIT>", ";", "case", "S0", ":", "case", "S1", ":", "case", "S2", ":", "case", "S3", ":", "case", "S4", ":", "case", "S5", ":", "case", "S6", ":", "case", "S7", ":", "case", "S8", ":", "case", "S9", ":", "case", "S10", ":", "case", "S11", ":", "case", "S12", ":", "case", "S13", ":", "case", "S14", ":", "case", "S15", ":", "case", "S16", ":", "case", "S17", ":", "case", "S18", ":", "case", "S19", ":", "case", "S20", ":", "case", "S21", ":", "case", "S22", ":", "case", "S23", ":", "case", "S24", ":", "case", "S25", ":", "case", "S26", ":", "case", "S27", ":", "case", "S28", ":", "case", "S29", ":", "case", "S30", ":", "case", "S31", ":", "{", "if", "(", "isSPVFP", ")", "*", "isSPVFP", "=", "true", ";", "switch", "(", "RegEnum", ")", "{", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "S0", ":", "return", "<NUM_LIT>", ";"], "File": "ARMBaseRegisterInfo20", "Func": "getRegisterNumbering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1364, "Length": 314, "Cover_Rate": 0.49216300940438873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "parseDirectiveGpWord", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser81", "Func": "ParseDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1365, "Length": 55, "Cover_Rate": 0.3503184713375796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "riscv_use_save_libcall", "(", "frame", ")", ")", "{", "rtx", "dwarf", "=", "NULL_RTX", ";", "dwarf", "=", "riscv_adjust_libcall_cfi_prologue", "(", ")", ";", "frame", "->", "mask", "=", "<NUM_LIT>", ";", "size", "-=", "frame", "->", "save_libcall_adjustment", ";", "insn", "=", "emit_insn", "(", "gen_gpr_save", "(", "GEN_INT", "(", "mask", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "}", "if", "(", "(", "frame", "->", "mask", "|", "frame", "->", "fmask", ")", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "step1", "=", "MIN", "(", "size", ",", "riscv_first_stack_step", "(", "frame", ")", ")", ";", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "size", "-=", "step1", ";", "riscv_for_each_saved_reg", "(", "size", ",", "riscv_save_reg", ")", ";", "}", "frame", "->", "mask", "=", "mask", ";", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "gen_add3_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "frame", "->", "hard_frame_pointer_offset", "-", "size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "riscv_emit_stack_tie", "(", ")", ";", "}", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "if", "(", "SMALL_OPERAND", "(", "-", "size", ")", ")", "{", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "riscv_emit_move", "(", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ",", "GEN_INT", "(", "-", "size", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ")", ")", ";"], "ground_truth": ["insn", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "size", ")", ";"], "File": "riscv3", "Func": "riscv_expand_prologue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1366, "Length": 253, "Cover_Rate": 0.7597597597597597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "VectorType", "*", "getVectorType", "(", "IntrinsicInst", "*", "I", ")", "{", "unsigned", "TypeOp", "=", "I", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";"], "File": "MVETailPredication11", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1367, "Length": 46, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "ADD_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "SUB_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "MUL_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "DIV_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering137", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1368, "Length": 285, "Cover_Rate": 0.44670846394984326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "hasSIMD128", "(", ")", "&&", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "getSimpleType", "(", "ArgTy", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "WebAssemblyFastISel21", "Func": "fastLowerArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1369, "Length": 199, "Cover_Rate": 0.32148626817447495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>beAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", ")", "{", "return", "new", "<ISA_LIT>AsmBackend", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "BPFAsmBackend1", "Func": "createBPFbeAsmBackend", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1370, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "MaskRegClassContains", "(", "unsigned", "Reg", ")", "{", "return", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)2", "Func": "MaskRegClassContains", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1371, "Length": 45, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "func_name_end", "=", "Sym", ".", "find", "(", "'.'", ")", ";", "return", "Sym", ".", "substr", "(", "<NUM_LIT>", ",", "func_name_end", ")", ";"], "ground_truth": ["}"], "File": "PIC161", "Func": "getFuncNameForSym", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1372, "Length": 21, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "Cur", "=", "OutStreamer", "->", "getCurrentSectionOnly", "(", ")", ";", "MCSection", "*", "Nt", "=", "MMI", "->", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Nt", ")", ";", "EmitAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "NT_GNU_PROPERTY_TYPE_0", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_AND", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitIntValue", "(", "Flags", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmPrinter43", "Func": "EmitStartOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1373, "Length": 120, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ":", "Ctx", "(", "ctx", ")", ",", "AsmPrinter", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "RISCVMCInstLower (2)1", "Func": "RISCVMCInstLower", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1374, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LC", "=", "RTLIB", "::", "getFPROUND", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "SDValue", "SrcVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "LC", ",", "Op", ".", "getValueType", "(", ")", ",", "SrcVal", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "LowerFP_ROUND", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1375, "Length": 60, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vabsq_m_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vabsq_x_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1376, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Mul1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Op0", ",", "Op1", ")", ")", ";", "SDValue", "Mul2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "MulVT", ",", "Odd0", ",", "Odd1", ")", ")", ";", "SDValue", "Highs", ",", "Lows", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "else", "{", "const", "int", "HighMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Highs", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "HighMask", ")", ";", "const", "int", "LowMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Lows", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Mul1", ",", "Mul2", ",", "LowMask", ")", ";", "}", "if", "(", "IsSigned", "&&", "!", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "VT", ")", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "ShAmt", ")", ",", "Op1", ")", ";", "SDValue", "T2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op1", ",", "ShAmt", ")", ",", "Op0", ")", ";"], "ground_truth": ["SDValue", "Fixup", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "T1", ",", "T2", ")", ";"], "File": "X86ISelLowering105", "Func": "LowerMUL_LOHI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1377, "Length": 335, "Cover_Rate": 0.5649241146711635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vset_lane_any", "(", "*", "__src", ",", "__vec", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1378, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mmix_frame_pointer_required", "(", "void", ")", "{"], "ground_truth": ["return", "(", "cfun", "->", "has_nonlocal_label", ")", ";"], "File": "mmix", "Func": "mmix_frame_pointer_required", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1379, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_ci", "__o", ";", "uint8x16x3_t", "temp", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst3_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1380, "Length": 138, "Cover_Rate": 0.8625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "int64_t", ">", "Const", ";", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "return", "ReturnFalse", ";"], "ground_truth": ["int64_t", "Immediate", "=", "Const", ".", "getValue", "(", ")", "<<", "TypeScale", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getVarAndConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1381, "Length": 72, "Cover_Rate": 0.3564356435643564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasFlatOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1382, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NextOp", ")", "return", ";", "MachineInstr", "&", "MISucc", "=", "*", "NextOp", "->", "getParent", "(", ")", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MISucc", ",", "*", "MRI", ")", ")", "return", ";", "int", "SuccOpc", "=", "<STR_LIT>", "(", "MISucc", ".", "getOpcode", "(", ")", ")", ";", "MachineOperand", "*", "CarryIn", "=", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "!", "CarryIn", ")", "return", ";", "MachineOperand", "*", "CarryOut", "=", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "<STR_LIT>", "::", "sdst", ")", ";", "if", "(", "!", "CarryOut", ")", "return", ";", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "CarryIn", "->", "getReg", "(", ")", ")", "||", "!", "MRI", "->", "use_empty", "(", "CarryOut", "->", "getReg", "(", ")", ")", ")", "return", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", ".", "computeRegisterLiveness", "(", "TRI", ",", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "E", "=", "MISucc", ".", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdst", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ")", ".", "setMIFlags", "(", "MI", ".", "getFlags", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MISucc", ",", "MISucc", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "SuccOpc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "<STR_LIT>", "::", "vdst", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "<STR_LIT>", "::", "src0", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "MISucc", ",", "<STR_LIT>", "::", "src1", ")", ")", ".", "setMIFlags", "(", "MISucc", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["MISucc", ".", "eraseFromParent", "(", ")", ";"], "File": "SIPeepholeSDWA32", "Func": "pseudoOpConvertToVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1383, "Length": 360, "Cover_Rate": 0.7392197125256673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "frv_legitimate_constant_p", "(", "rtx", "x", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "TARGET_FDPIC", ")", "return", "LEGITIMATE_PIC_OPERAND_P", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", ")", "return", "TRUE", ";", "if", "(", "mode", "==", "VOIDmode", "||", "mode", "==", "DImode", ")", "return", "TRUE", ";", "if", "(", "x", "==", "CONST0_RTX", "(", "mode", ")", ")", "return", "TRUE", ";"], "ground_truth": ["if", "(", "!", "TARGET_HAS_FPRS", ")", "return", "TRUE", ";"], "File": "frv2", "Func": "frv_legitimate_constant_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1384, "Length": 71, "Cover_Rate": 0.8160919540229885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "unifyMetadataImpl", "(", "Module", "&", "M", ")", "{", "const", "char", "*", "Vers", "[", "]", "=", "{", "kOCLMD", "::", "SpirVer", ",", "kOCLMD", "::", "OCLVer", "}", ";", "const", "char", "*", "Exts", "[", "]", "=", "{", "kOCLMD", "::", "UsedExt", ",", "kOCLMD", "::", "UsedOptCoreFeat", ",", "kOCLMD", "::", "CompilerOptions", ",", "kOCLMD", "::", "LLVMIdent", "}", ";"], "ground_truth": ["bool", "Changed", "=", "false", ";"], "File": "AMDGPUUnifyMetadata1", "Func": "unifyMetadataImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1385, "Length": 55, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask64", ")", "__builtin_ia32_pcmpeqb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_cmpeq_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1386, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_getexp_ph", "(", "__m256h", "__W", ",", "__mmask16", "__U", ",", "__m256h", "__A", ")", "{", "return", "(", "__m256h", ")", "__builtin_ia32_getexpph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__v16hf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_getexp_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1387, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "addPass", "(", "create<ISA_LIT>ConstantIslandPass", "(", "TM", ")", ")", ";", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>NaClRewritePass", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine50", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1388, "Length": 46, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser2", "Func": "addImm0_63Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1389, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isMov", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["default", ":", "return", "false", ";"], "File": "R600InstrInfo (2)", "Func": "isMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1390, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", ".", "write_hex", "(", "Address", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "AArch64InstPrinter17", "Func": "printOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1391, "Length": 97, "Cover_Rate": 0.6554054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_inserti32x4_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "__imm", ",", "(", "__v16si", ")", "__A", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_inserti32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1392, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "addr", ".", "pointer", ")", "return", "true", ";", "if", "(", "(", "addr", ".", "base", "&&", "REG_P", "(", "addr", ".", "base", ")", "&&", "REG_POINTER", "(", "addr", ".", "base", ")", ")", "||", "(", "addr", ".", "indx", "&&", "REG_P", "(", "addr", ".", "indx", ")", "&&", "REG_POINTER", "(", "addr", ".", "indx", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "preferred_la_operand_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1393, "Length": 58, "Cover_Rate": 0.38666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "SystemRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "print", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1394, "Length": 32, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasStdExtC", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "unsigned", "MinNopLen", "=", "HasStdExtC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "(", "Count", "%", "MinNopLen", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["uint64_t", "Nop32Count", "=", "Count", "/", "<NUM_LIT>", ";"], "File": "RISCVAsmBackend", "Func": "writeNopData", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1395, "Length": 41, "Cover_Rate": 0.3253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "NCC", "=", "getITInstrPredicate", "(", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "<NUM_LIT>", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "<STR_LIT>", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}"], "ground_truth": ["Mask", "|=", "(", "<NUM_LIT>", "<<", "Pos", ")", ";"], "File": "Thumb2ITBlockPass2", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1396, "Length": 155, "Cover_Rate": 0.3263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parsePCRel12", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parsePCRel", "(", "Operands", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ",", "false", ")", ";"], "File": "SystemZAsmParser (2)1", "Func": "parsePCRel12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1397, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "CmpOp0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CmpOp1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "CCValid", ",", "CCMask", ";", "SDValue", "Flags", "=", "emitCmp", "(", "DAG", ",", "CmpOp0", ",", "CmpOp1", ",", "CC", ",", "CCValid", ",", "CCMask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "CCValid", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CCMask", ",", "<STR_LIT>", ")", ",", "Dest", ",", "Flags", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)", "Func": "lowerBR_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1398, "Length": 144, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCalleeSavedFrameSize", "(", ")", "const", "{"], "ground_truth": ["return", "CalleeSavedFrameSize", ";"], "File": "GBZ80MachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1399, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s128", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "Ty", ":", "{", "p0", ",", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "G_IMPLICIT_DEF", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_PHI", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_UADDE", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "s1", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "MemOp", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GLOBAL_VALUE", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTR_ADD", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_PTR_ADD", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalForCartesianProduct", "(", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ",", "{", "p0", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "widenScalarToNextPow2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UDIV", ",", "G_UREM", "}", ")", ".", "legalFor", "(", "{", "s8", ",", "s16", ",", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s8", ",", "s32", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_LSHR", ",", "G_ASHR", "}", ")", ".", "legalFor", "(", "{", "{", "s8", ",", "s8", "}", ",", "{", "s16", ",", "s8", "}", ",", "{", "s32", ",", "s8", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s8", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s8", ",", "s8", ")", ";"], "File": "X86LegalizerInfo12", "Func": "setLegalizerInfo32bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1400, "Length": 399, "Cover_Rate": 0.5782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableCondOpt", ")", "addPass", "(", "create<ISA_LIT>ConditionOptimizerPass", "(", ")", ")", ";", "if", "(", "EnableCCMP", ")", "addPass", "(", "create<ISA_LIT>ConditionalCompares", "(", ")", ")", ";", "if", "(", "EnableMCR", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "if", "(", "EnableCondBrTuning", ")", "addPass", "(", "create<ISA_LIT>CondBrTuning", "(", ")", ")", ";", "if", "(", "EnableEarlyIfConversion", ")", "addPass", "(", "&", "EarlyIfConverterID", ")", ";"], "ground_truth": ["if", "(", "EnableStPairSuppress", ")", "addPass", "(", "create<ISA_LIT>StorePairSuppressPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine1", "Func": "addILPOpts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1401, "Length": 64, "Cover_Rate": 0.6336633663366337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_aarch64_qtbl3v16qi", "(", "__o", ",", "(", "int8x16_t", ")", "idx", ")", ";"], "File": "arm", "Func": "neon3_vqtbl3q_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1402, "Length": 52, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sp_adjust", ";", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "attr_naked_p", "&&", "!", "flag_ret_in_naked_func", ")", "return", "<NUM_LIT>", ";", "sp_adjust", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";"], "ground_truth": ["if", "(", "!", "cfun", "->", "machine", "->", "fp_as_gp_p", "&&", "satisfies_constraint_Iu08", "(", "GEN_INT", "(", "sp_adjust", ")", ")", "&&", "NDS32_DOUBLE_WORD_ALIGN_P", "(", "sp_adjust", ")", "&&", "!", "cfun", "->", "calls_alloca", "&&", "NDS32_V3PUSH_AVAILABLE_P", "&&", "!", "(", "TARGET_HARD_FLOAT", "&&", "(", "cfun", "->", "machine", "->", "callee_saved_first_fpr_regno", "!=", "SP_REGNUM", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "nds32", "Func": "nds32_can_use_return_insn", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1403, "Length": 98, "Cover_Rate": 0.7903225806451613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Pieces", "=", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "NewNumElts", "=", "(", "Ty", ".", "getNumElements", "(", ")", "+", "<NUM_LIT>", ")", "/", "Pieces", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "scalarOrVector", "(", "NewNumElts", ",", "EltTy", ")", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "fewerEltsToSize64Vector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1404, "Length": 52, "Cover_Rate": 0.5473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_paddb128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_add_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1405, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_NATIVE_CALLS", ")", "{"], "ground_truth": ["for", "(", "regno", "=", "P0_REGNUM", ";", "regno", "<", "R0_REGNUM", ";", "regno", "++", ")", "call_used_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";"], "File": "mapip", "Func": "mapip_prepare_call_regs", "Target": "mapip", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 1406, "Length": 25, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "getObjectFormat", "(", ")", "==", "Triple", "::", "ELF", ")", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer25", "Func": "createAArch64ObjectTargetStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1407, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "int", "number_of_first_bit_set", "(", "unsigned", "mask", ")", "{", "return", "ctz_hwi", "(", "mask", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "number_of_first_bit_set", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1408, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "Subtarget", ".", "getTargetDataString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "SPUTargetMachine12", "Func": "SPUTargetMachine", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1409, "Length": 95, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitSled", "(", "MI", ",", "SledKind", "::", "TAIL_CALL", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower10", "Func": "LowerPATCHABLE_TAIL_CALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1410, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshlq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "__builtin_aarch64_sqrshlv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrshlq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1411, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "uint32_t", "ArgSize", "=", "getTargetData", "(", ")", "->", "getTypeAllocSize", "(", "ArgTy", ")", ";", "uint8_t", "ArgMode", ";", "if", "(", "ArgVT", "==", "<STR_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "ArgVT", ".", "isFloatingPoint", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArgVT", ".", "isInteger", "(", ")", "&&", "ArgSize", "<=", "<NUM_LIT>", ")", "{", "ArgMode", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ArgMode", "==", "<NUM_LIT>", ")", "{", "assert", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "UseSoftFloat", "&&", "!", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "&&", "Subtarget", "->", "hasSSE1", "(", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "InstOps", ";", "InstOps", ".", "push_back", "(", "Chain", ")", ";"], "ground_truth": ["InstOps", ".", "push_back", "(", "SrcPtr", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerVAARG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1412, "Length": 158, "Cover_Rate": 0.35990888382687924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVISrc_256B64", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_256B64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1413, "Length": 14, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepi64_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cvtqq2ps128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_mask_cvtepi64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1414, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "frv_dynamic_chain_address", "(", "rtx", "frame", ")", "{", "cfun", "->", "machine", "->", "frame_needed", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "frame", ";"], "File": "frv", "Func": "frv_dynamic_chain_address", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1415, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OptimizeSZExtends", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "HexagonOptimizeSZextends", "Func": "HexagonOptimizeSZExtends", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1416, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Elt", ".", "getNode", "(", ")", "||", "(", "Elt", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "<STR_LIT>", "(", "Elt", ".", "getNode", "(", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "LDBase", ")", "{", "if", "(", "Elt", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "LDBase", "=", "cast", "<", "LoadSDNode", ">", "(", "Elt", ".", "getNode", "(", ")", ")", ";", "LastLoadedElt", "=", "i", ";", "continue", ";", "}", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", ";", "if", "(", "!", "DAG", ".", "isConsecutiveLoad", "(", "LD", ",", "LDBase", ",", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "i", ")", ")", "return", "SDValue", "(", ")", ";", "LastLoadedElt", "=", "i", ";", "}", "if", "(", "LastLoadedElt", "==", "NumElems", "-", "<NUM_LIT>", ")", "{", "SDValue", "NewLd", "=", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "InferPtrAlignment", "(", "LDBase", "->", "getBasePtr", "(", ")", ")", ">=", "<NUM_LIT>", ")", "NewLd", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "LDBase", "->", "isInvariant", "(", ")", ",", "<NUM_LIT>", ")", ";", "NewLd", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "LDBase", "->", "isInvariant", "(", ")", ",", "LDBase", "->", "getAlignment", "(", ")", ")", ";", "if", "(", "LDBase", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewLd", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "NewChain", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "EltsFromConsecutiveLoads", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1417, "Length": 325, "Cover_Rate": 0.4894578313253012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IndexType", "(", ")", ":", "Index", "(", "None", ")", "{"], "ground_truth": ["}"], "File": "HexagonBlockRanges1", "Func": "IndexType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1418, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "DS_READ2ST64_B32", ":", "AMDGPU", "::", "DS_READ2ST64_B64", ";", "}", "assert", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "&", "AMDGPU", "::", "VReg_64RegClass", ":", "&", "AMDGPU", "::", "VReg_128RegClass", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "AddrReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addOperand", "(", "*", "M0Reg", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Read2", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "sub0", ":", "AMDGPU", "::", "sub0_sub1", ";", "unsigned", "SubRegIdx1", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "sub1", ":", "AMDGPU", "::", "sub2_sub3", ";", "updateRegDefsUses", "(", "DestReg0", ",", "DestReg", ",", "SubRegIdx0", ")", ";", "updateRegDefsUses", "(", "DestReg1", ",", "DestReg", ",", "SubRegIdx1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";"], "ground_truth": ["LIS", "->", "RemoveMachineInstrFromMaps", "(", "Paired", ")", ";"], "File": "SILoadStoreOptimizer20", "Func": "mergeRead2Pair", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1419, "Length": 235, "Cover_Rate": 0.4023972602739726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "MII", "++", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "Cond", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Inverted", "=", "false", ";", "if", "(", "MFI", ".", "isVRegStackified", "(", "Cond", ")", ")", "{", "assert", "(", "MRI", ".", "hasOneDef", "(", "Cond", ")", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "Cond", ")", ";", "switch", "(", "Def", "->", "getOpcode", "(", ")", ")", "{", "using", "namespace", "<ISA_LIT>", ";", "case", "EQ_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "NE_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "NE_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "EQ_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GT_S_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LE_S_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GE_S_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LT_S_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LT_S_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GE_S_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LE_S_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GT_S_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GT_U_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LE_U_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "GE_U_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "LT_U_I32", ")", ")", ";", "Inverted", "=", "true", ";", "break", ";", "case", "LT_U_I32", ":", "Def", "->", "setDesc", "(", "TII", ".", "get", "(", "GE_U_I32", ")", ")", ";", "Inverted", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "WebAssemblyLowerBrUnless17", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1420, "Length": 273, "Cover_Rate": 0.32269503546099293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CmpInst", "::", "FCMP_OLE", ":", "SwapArgs", "=", "true", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ONE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ORD", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UEQ", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UGT", ":", "SwapArgs", "=", "true", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UGE", ":", "SwapArgs", "=", "true", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULT", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_EQ", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_NE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_UGE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_ULT", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_ULE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SGT", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SGE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SLT", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SLE", ":", "SwapArgs", "=", "false", ";", "SetCCOpc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "const", "Value", "*", "Op0", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "Op1", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "Op0", ",", "Op1", ",", "VT", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "SetCCOpc", ")", ",", "ResultReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel103", "Func": "X86SelectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1421, "Length": 375, "Cover_Rate": 0.44802867383512546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "ThisCond", ";", "ThisCond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "const", "MachineOperand", "*", "ThisTarget", ";", "if", "(", "!", "isBranch", "(", "I", ",", "ThisCond", ",", "ThisTarget", ")", ")", "return", "true", ";", "if", "(", "!", "ThisTarget", "->", "isMBB", "(", ")", ")", "return", "true", ";", "if", "(", "ThisCond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "ThisTarget", "->", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "TBB", "=", "ThisTarget", "->", "getMBB", "(", ")", ";", "continue", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "ThisTarget", "->", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "ThisCond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "I", "->", "getNumExplicitOperands", "(", ")", ")", ";", "i", "++", ")", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "RISCVInstrInfo4", "Func": "analyzeBranch", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1422, "Length": 280, "Cover_Rate": 0.8092485549132948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "<ISA_LIT>Operand", "::", "getToken", "(", ")", "const", "{", "assert", "(", "isToken", "(", ")", ")", ";", "return", "Token", ";"], "ground_truth": ["}"], "File": "M68kAsmParser", "Func": "getToken", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1423, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshrntq_m_n_uv8hi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshrntq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1424, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sad_epu8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psadbw128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_sad_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1425, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SinglePathInfo", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "PatmosSinglePathInfo", "Func": "doInitialization", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1426, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vabdq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1427, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", "=", "alpha_sa_size", "(", ")", ";", "ret", "+=", "ALPHA_ROUND", "(", "crtl", "->", "outgoing_args_size", ")", ";", "switch", "(", "from", ")", "{", "case", "FRAME_POINTER_REGNUM", ":", "break", ";", "case", "ARG_POINTER_REGNUM", ":", "ret", "+=", "(", "ALPHA_ROUND", "(", "get_frame_size", "(", ")", "+", "crtl", "->", "args", ".", "pretend_args_size", ")", "-", "crtl", "->", "args", ".", "pretend_args_size", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["return", "ret", ";"], "File": "alpha4", "Func": "alpha_initial_elimination_offset", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1428, "Length": 63, "Cover_Rate": 0.7875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDNode", "*", "selectI64Imm", "(", "SelectionDAG", "*", "CurDAG", ",", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "int64_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "unsigned", "MinSize", "=", "allUsesTruncate", "(", "CurDAG", ",", "N", ")", ")", "{", "uint64_t", "SextImm", "=", "SignExtend64", "(", "Imm", ",", "MinSize", ")", ";", "SDValue", "SDImm", "=", "CurDAG", "->", "getTargetConstant", "(", "SextImm", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "SextImm", ")", ")", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDImm", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG1", "Func": "selectI64Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1429, "Length": 97, "Cover_Rate": 0.8508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "Reg", ";", "if", "(", "FuncInfo", ".", "Fn", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "<NUM_LIT>", ",", "Attribute", "::", "SExt", ")", ")", "Reg", "=", "getRegForSignedValue", "(", "RV", ")", ";", "else", "if", "(", "FuncInfo", ".", "Fn", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "<NUM_LIT>", ",", "Attribute", "::", "ZExt", ")", ")", "Reg", "=", "getRegForUnsignedValue", "(", "RV", ")", ";", "else", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "WebAssemblyFastISel", "Func": "selectRet", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1430, "Length": 117, "Cover_Rate": 0.34513274336283184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>InstrInfo", "::", "getSide", "(", "SU", "->", "getInstr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ClusterDAG", "Func": "getAssignedSide", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1431, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Address", "Addr", ";", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "AssignedReg", "=", "FuncInfo", ".", "ValueMap", "[", "I", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "nullptr", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "<ISA_LIT>EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "RC", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCFastISel (2)", "Func": "SelectLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1432, "Length": 79, "Cover_Rate": 0.6171875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_s32", "(", "int32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly128_t", ")", "__builtin_neon_vreinterprettiv4si", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p128_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1433, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "FISCSubtarget", "Func": "getRegisterInfo", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1434, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "if", "(", "FBS", "[", "<STR_LIT>", "]", ")", "Str", "+=", "<STR_LIT>", ";", "else", "{", "auto", "ext", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "ExtensionMap", ")", ",", "std", "::", "end", "(", "ExtensionMap", ")", ",", "[", "&", "]", "(", "const", "Extension", "&", "e", ")", "{"], "ground_truth": ["return", "(", "FBS", "&", "e", ".", "Features", ")", "!=", "FeatureBitset", "(", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "setRequiredFeatureString", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1435, "Length": 105, "Cover_Rate": 0.695364238410596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ScalableBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64StackOffset", "Func": "isValid", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1436, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "OpFI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpFI", ".", "isFI", "(", ")", ")", "return", "<NUM_LIT>", ";", "const", "MachineOperand", "OpOff", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpOff", ".", "isImm", "(", ")", "||", "OpOff", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "FrameIndex", "=", "OpFI", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "OpFI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpFI", ".", "isFI", "(", ")", ")", "return", "<NUM_LIT>", ";", "const", "MachineOperand", "OpOff", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpOff", ".", "isImm", "(", ")", "||", "OpOff", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "FrameIndex", "=", "OpFI", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo5", "Func": "isLoadFromStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1437, "Length": 220, "Cover_Rate": 0.6358381502890174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LowAddr", ",", "HighAddr", ";", "if", "(", "GlobalAddressSDNode", "*", "GASD", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ".", "getNode", "(", ")", ")", ")", "{", "LowAddr", "=", "DAG", ".", "getGlobalAddress", "(", "GASD", "->", "getGlobal", "(", ")", ",", "DL", ",", "Base", ".", "getValueType", "(", ")", ",", "LowOffset", ")", ";", "HighAddr", "=", "DAG", ".", "getGlobalAddress", "(", "GASD", "->", "getGlobal", "(", ")", ",", "DL", ",", "Base", ".", "getValueType", "(", ")", ",", "HighOffset", ")", ";", "}", "else", "{", "LowAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Base", ",", "DAG", ".", "getConstant", "(", "LowOffset", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Base", ",", "DAG", ".", "getConstant", "(", "HighOffset", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "LowShift", "=", "DAG", ".", "getConstant", "(", "(", "Offset", "-", "LowOffset", ")", "*", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getConstant", "(", "(", "HighOffset", "-", "Offset", ")", "*", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Low", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "LowAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering44", "Func": "lowerLoadWordFromAlignedBasePlusOffset", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1438, "Length": 194, "Cover_Rate": 0.43400447427293065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IRDecorator", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "JVMIRDecorator", "Func": "JVMIRDecorator", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1439, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TailCallReturnAddrDelta", ";"], "ground_truth": ["}"], "File": "M68kMachineFunction (2)", "Func": "getTCReturnAddrDelta", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1440, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LoadStoreOptimizer", "::", "addInstToMergeableList", "(", "const", "CombineInfo", "&", "CI", ",", "std", "::", "list", "<", "std", "::", "list", "<", "CombineInfo", ">", ">", "&", "MergeableInsts", ")", "const", "{"], "ground_truth": ["for", "(", "std", "::", "list", "<", "CombineInfo", ">", "&", "AddrList", ":", "MergeableInsts", ")", "{"], "File": "SILoadStoreOptimizer23", "Func": "addInstToMergeableList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1441, "Length": 40, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "RV16KRegisterInfo", "Func": "requiresRegisterScavenging", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1442, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Forward", "(", "unsigned", "VReg", ",", "MCPhysReg", "PReg", ",", "MVT", "VT", ")", ":", "VReg", "(", "VReg", ")", ",", "PReg", "(", "PReg", ")", ",", "VT", "(", "VT", ")", "{"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo40", "Func": "Forward", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1443, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgVT", ".", "isScalableVector", "(", ")", "&&", "ArgVT", ".", "getVectorElementType", "(", ")", ".", "SimpleTy", "==", "<STR_LIT>", ")", "return", "ArgIdx", ".", "index", "(", ")", ";", "}"], "ground_truth": ["return", "None", ";"], "File": "RISCVISelLowering7", "Func": "preAssignMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1444, "Length": 29, "Cover_Rate": 0.42028985507246375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget", "Func": "getRegisterInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1445, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CC_FPU_LTmode", ";", "case", "GT", ":", "return", "CC_FPU_GTmode", ";", "case", "EQ", ":", "return", "CC_FPU_EQmode", ";", "case", "NE", ":", "return", "CC_FPU_NEmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}"], "ground_truth": ["return", "CCmode", ";"], "File": "v8504", "Func": "v850_select_cc_mode", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1446, "Length": 32, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ")", "--", "Latency", ";", "}", "return", "Latency", ";", "}", "if", "(", "DefMO", ".", "isImplicit", "(", ")", "||", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ".", "isImplicit", "(", ")", ")", "return", "-", "<NUM_LIT>", ";", "unsigned", "DefAlign", "=", "DefMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "DefMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "<NUM_LIT>", ";", "unsigned", "UseAlign", "=", "UseMI", ".", "hasOneMemOperand", "(", ")", "?", "(", "*", "UseMI", ".", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "<NUM_LIT>", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefMCID", ",", "DefIdx", ",", "DefAlign", ",", "UseMCID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", "<", "<NUM_LIT>", ")", "return", "Latency", ";"], "ground_truth": ["int", "Adj", "=", "DefAdj", "+", "UseAdj", ";"], "File": "ARMBaseInstrInfo1", "Func": "getOperandLatencyImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1447, "Length": 130, "Cover_Rate": 0.429042904290429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ";"], "ground_truth": ["}"], "File": "LC2200InstrInfo", "Func": "validImmediate", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1448, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "total", ",", "max", ";", "unsigned", "try_align", "=", "FASTEST_ALIGNMENT", ";", "if", "(", "maximum_field_alignment", "&&", "try_align", ">", "maximum_field_alignment", ")", "try_align", "=", "maximum_field_alignment", ";", "if", "(", "align", ">=", "try_align", ")", "return", "align", ";", "for", "(", "max", "=", "<NUM_LIT>", ",", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "tree", "offset", ",", "size", ";", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", "||", "TREE_TYPE", "(", "field", ")", "==", "error_mark_node", ")", "continue", ";", "offset", "=", "bit_position", "(", "field", ")", ";", "size", "=", "DECL_SIZE", "(", "field", ")", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "offset", ")", "||", "!", "tree_fits_uhwi_p", "(", "size", ")", "||", "tree_to_uhwi", "(", "offset", ")", ">=", "try_align", "||", "tree_to_uhwi", "(", "size", ")", ">=", "try_align", ")", "return", "try_align", ";", "total", "=", "tree_to_uhwi", "(", "offset", ")", "+", "tree_to_uhwi", "(", "size", ")", ";", "if", "(", "total", ">", "max", ")", "max", "=", "total", ";", "}", "if", "(", "max", ">=", "(", "HOST_WIDE_INT", ")", "try_align", ")", "align", "=", "try_align", ";", "else", "if", "(", "try_align", ">", "<NUM_LIT>", "&&", "max", ">=", "<NUM_LIT>", ")", "align", "=", "max", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "align", ";"], "ground_truth": ["}"], "File": "epiphany", "Func": "epiphany_special_round_type_align", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1449, "Length": 183, "Cover_Rate": 0.8755980861244019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Elt", "=", "getShuffleScalarElt", "(", "SVOp", ",", "Index", ",", "DAG", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "Elt", ".", "getNode", "(", ")", "&&", "(", "Elt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "Elt", ")", ")", ")", ")", "break", ";", "}", "return", "i", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "getNumOfConsecutiveZeros", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1450, "Length": 47, "Cover_Rate": 0.47, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";", "break", ";", "}", "Address", "Addr", ";", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "LI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "<ISA_LIT>EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "isZExt", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMFastISel79", "Func": "TryToFoldLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1451, "Length": 78, "Cover_Rate": 0.3979591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";", "}", "else", "if", "(", "F", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "TII", "->", "getGlobalBaseReg", "(", "F", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "X86ISelLowering113", "Func": "EmitLoweredTLSCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1452, "Length": 276, "Cover_Rate": 0.5277246653919694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ck807_ck810_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "MULT", ":", "if", "(", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", "&&", "val", ">", "<NUM_LIT>", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "csky", "Func": "ck807_ck810_rtx_costs", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1453, "Length": 96, "Cover_Rate": 0.7559055118110236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "handled_one", "=", "false", ";", "struct", "seh_frame_state", "*", "seh", ";", "if", "(", "!", "TARGET_SEH", ")", "return", ";", "seh", "=", "cfun", "->", "machine", "->", "seh", ";", "if", "(", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_SWITCH_TEXT_SECTIONS", ")", "{", "rtx_insn", "*", "prev", "=", "prev_active_insn", "(", "insn", ")", ";", "if", "(", "prev", "&&", "!", "insn_nothrow_p", "(", "prev", ")", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "seh", "->", "in_cold_section", "=", "true", ";", "return", ";", "}", "if", "(", "NOTE_P", "(", "insn", ")", "||", "!", "RTX_FRAME_RELATED_P", "(", "insn", ")", ")", "return", ";", "if", "(", "seh", "->", "after_prologue", ")", "return", ";", "for", "(", "note", "=", "REG_NOTES", "(", "insn", ")", ";", "note", ";", "note", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ")", "{", "switch", "(", "REG_NOTE_KIND", "(", "note", ")", ")", "{", "case", "REG_FRAME_RELATED_EXPR", ":", "pat", "=", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "goto", "found", ";"], "ground_truth": ["case", "REG_CFA_DEF_CFA", ":"], "File": "winnt1", "Func": "i386_pe_seh_unwind_emit", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1454, "Length": 152, "Cover_Rate": 0.4779874213836478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fixVcmpxPermlaneHazards", "(", "MI", ")", ";", "fixSMEMtoVectorWriteHazards", "(", "MI", ")", ";", "fixVcmpxExecWARHazard", "(", "MI", ")", ";"], "ground_truth": ["fixLdsBranchVmemWARHazard", "(", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "fixHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1455, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "node", ")", ")", "==", "METHOD_TYPE", "&&", "(", "DECL_CONSTRUCTOR_P", "(", "node", ")", "||", "DECL_DESTRUCTOR_P", "(", "node", ")", ")", ")", "{", "tree", "overload", ";", "for", "(", "overload", "=", "OVL_CHAIN", "(", "node", ")", ";", "overload", ";", "overload", "=", "OVL_CHAIN", "(", "overload", ")", ")", "{", "tree", "node_args", ";", "tree", "func_args", ";", "tree", "function", "=", "OVL_CURRENT", "(", "overload", ")", ";", "if", "(", "!", "function", "||", "!", "DECL_P", "(", "function", ")", "||", "(", "DECL_CONSTRUCTOR_P", "(", "node", ")", "&&", "!", "DECL_CONSTRUCTOR_P", "(", "function", ")", ")", "||", "(", "DECL_DESTRUCTOR_P", "(", "node", ")", "&&", "!", "DECL_DESTRUCTOR_P", "(", "function", ")", ")", ")", "continue", ";", "for", "(", "node_args", "=", "DECL_ARGUMENTS", "(", "node", ")", ",", "func_args", "=", "DECL_ARGUMENTS", "(", "function", ")", ";", "node_args", "&&", "func_args", ";", "node_args", "=", "TREE_CHAIN", "(", "node_args", ")", ",", "func_args", "=", "TREE_CHAIN", "(", "func_args", ")", ")", "if", "(", "TREE_TYPE", "(", "node_args", ")", "!=", "TREE_TYPE", "(", "func_args", ")", ")", "break", ";", "if", "(", "node_args", "||", "func_args", ")", "{", "if", "(", "(", "node_args", "==", "NULL_TREE", "||", "func_args", "!=", "NULL_TREE", ")", "&&", "strcmp", "(", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "node", ")", ")", ",", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "}", "symbian_add_attribute", "(", "function", ",", "attr", ")", ";", "for", "(", "thunk", "=", "DECL_THUNKS", "(", "function", ")", ";", "thunk", ";", "thunk", "=", "TREE_CHAIN", "(", "thunk", ")", ")", "if", "(", "TREE_CODE", "(", "thunk", ")", "==", "FUNCTION_DECL", ")", "symbian_add_attribute", "(", "thunk", ",", "attr", ")", ";", "}", "}", "if", "(", "TREE_CODE", "(", "node", ")", "==", "FUNCTION_DECL", "&&", "DECL_VIRTUAL_P", "(", "node", ")", ")", "{", "for", "(", "thunk", "=", "DECL_THUNKS", "(", "node", ")", ";", "thunk", ";", "thunk", "=", "TREE_CHAIN", "(", "thunk", ")", ")", "if", "(", "TREE_CODE", "(", "thunk", ")", "==", "FUNCTION_DECL", ")", "symbian_add_attribute", "(", "thunk", ",", "attr", ")", ";", "}", "if", "(", "!", "TREE_PUBLIC", "(", "node", ")", "&&", "(", "TREE_CODE", "(", "node", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "node", ")", "==", "FUNCTION_DECL", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "node", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";"], "ground_truth": ["*", "no_add_attrs", "=", "true", ";"], "File": "symbian", "Func": "sh_symbian_handle_dll_attribute", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1456, "Length": 320, "Cover_Rate": 0.5850091407678245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "memset", "(", "LOHInfos", ",", "<NUM_LIT>", ",", "sizeof", "(", "LOHInfos", ")", ")", ";", "for", "(", "const", "MachineBasicBlock", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "{", "for", "(", "const", "auto", "&", "LI", ":", "Succ", "->", "liveins", "(", ")", ")", "{", "int", "RegIdx", "=", "mapRegToGPRIndex", "(", "LI", ".", "PhysReg", ")", ";", "if", "(", "RegIdx", ">=", "<NUM_LIT>", ")", "LOHInfos", "[", "RegIdx", "]", ".", "OneUser", "=", "true", ";", "}", "}", "for", "(", "const", "MachineInstr", "&", "MI", ":", "make_range", "(", "MBB", ".", "rbegin", "(", ")", ",", "MBB", ".", "rend", "(", ")", ")", ")", "{"], "ground_truth": ["unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "File": "AArch64CollectLOH27", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1457, "Length": 123, "Cover_Rate": 0.3245382585751979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "-", "MFI", ".", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "const", "MCPhysReg", "*", "R", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "*", "R", ";", "++", "R", ")", "{", "unsigned", "Size", "=", "TRI", ".", "getSpillSize", "(", "*", "TRI", ".", "getMinimalPhysRegClass", "(", "*", "R", ")", ")", ";", "Offset", "=", "alignTo", "(", "Offset", "+", "Size", ",", "Size", ")", ";", "}", "unsigned", "MaxAlign", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "MFI", ".", "getObjectIndexEnd", "(", ")", "||", "MaxAlign", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Offset", "=", "alignTo", "(", "Offset", "+", "MFI", ".", "getObjectSize", "(", "I", ")", ",", "MaxAlign", ")", ";", "if", "(", "MFI", ".", "adjustsStack", "(", ")", "&&", "hasReservedCallFrame", "(", "MF", ")", ")", "Offset", "=", "alignTo", "(", "Offset", "+", "MFI", ".", "getMaxCallFrameSize", "(", ")", ",", "std", "::", "max", "(", "MaxAlign", ",", "getStackAlignment", "(", ")", ")", ")", ";"], "ground_truth": ["return", "alignTo", "(", "Offset", ",", "getStackAlignment", "(", ")", ")", ";"], "File": "MipsFrameLowering35", "Func": "estimateStackSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1458, "Length": 197, "Cover_Rate": 0.8454935622317596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "Shift", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "Imm", ")", ";", "int64_t", "ImmSh", "=", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ">>", "Shift", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmSh", ")", ")", "{", "Imm", "=", "ImmSh", ";", "}", "else", "{", "Remainder", "=", "Imm", ";", "Shift", "=", "<NUM_LIT>", ";", "Imm", ">>=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)2", "Func": "getInt64CountDirect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1459, "Length": 67, "Cover_Rate": 0.3507853403141361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{", "return", "create<ISA_LIT>ELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "createELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1460, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["}"], "File": "MSP430MCTargetDesc19", "Func": "LLVMInitializeMSP430TargetMC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1461, "Length": 46, "Cover_Rate": 0.9019607843137255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "insn", "->", "consumedDisplacement", ")", "return", "<NUM_LIT>", ";", "insn", "->", "consumedDisplacement", "=", "TRUE", ";", "insn", "->", "displacementOffset", "=", "insn", "->", "readerCursor", "-", "insn", "->", "startLocation", ";", "switch", "(", "insn", "->", "eaDisplacement", ")", "{", "case", "EA_DISP_NONE", ":", "insn", "->", "consumedDisplacement", "=", "FALSE", ";", "break", ";", "case", "EA_DISP_8", ":", "if", "(", "consumeInt8", "(", "insn", ",", "&", "d8", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "displacement", "=", "d8", ";", "break", ";", "case", "EA_DISP_16", ":", "if", "(", "consumeInt16", "(", "insn", ",", "&", "d16", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "displacement", "=", "d16", ";", "break", ";", "case", "EA_DISP_32", ":", "if", "(", "consumeInt32", "(", "insn", ",", "&", "d32", ")", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["insn", "->", "displacement", "=", "d32", ";"], "File": "X86DisassemblerDecoder1", "Func": "readDisplacement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1462, "Length": 118, "Cover_Rate": 0.7515923566878981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "TargetTriple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1463, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetData", "*", "getTargetData", "(", ")", "const", "{"], "ground_truth": ["return", "&", "DataLayout", ";"], "File": "Dcpu16TargetMachine", "Func": "getTargetData", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1464, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsraq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__builtin_neon_vrsrau_nv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vrsraq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1465, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "&&", "TARGET_MINIMAL_TOC", "&&", "!", "TARGET_RELOCATABLE", ")", "{", "if", "(", "!", "toc_initialized", ")", "{", "toc_initialized", "=", "<NUM_LIT>", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "TOC_SECTION_ASM_OP", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL_PREFIX", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL_PREFIX", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "MINIMAL_TOC_SECTION_ASM_OP", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL_PREFIX", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "}", "else", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "MINIMAL_TOC_SECTION_ASM_OP", ")", ";", "}", "else", "if", "(", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "&&", "!", "TARGET_RELOCATABLE", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "TOC_SECTION_ASM_OP", ")", ";", "else", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "MINIMAL_TOC_SECTION_ASM_OP", ")", ";", "if", "(", "!", "toc_initialized", ")", "{", "ASM_OUTPUT_INTERNAL_LABEL_PREFIX", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "toc_initialized", "=", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_elf_output_toc_section_asm_op", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1466, "Length": 179, "Cover_Rate": 0.9421052631578948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "==", "Imm", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Imm", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "AArch64AddressingModes", "Func": "getExtendType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1467, "Length": 73, "Cover_Rate": 0.7156862745098039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setLastInArgFI", "(", "int", "FI", ")", "{", "InArgFIRange", ".", "second", "=", "FI", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction13", "Func": "setLastInArgFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1468, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u8_p8", "(", "poly8x16_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "__builtin_neon_vreinterpretv16qiv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u8_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1469, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "isPairedLdSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1470, "Length": 39, "Cover_Rate": 0.43820224719101125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "s390_split_branches", "(", "void", ")", "{", "rtx", "temp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "int", "new_literal", "=", "<NUM_LIT>", ",", "ret", ";", "rtx", "insn", ",", "pat", ",", "tmp", ",", "target", ";", "rtx", "*", "label", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "JUMP_INSN", ")", "continue", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "SET_DEST", "(", "pat", ")", "!=", "pc_rtx", ")", "continue", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "LABEL_REF", ")", "{", "label", "=", "&", "SET_SRC", "(", "pat", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pat", ")", ")", "==", "IF_THEN_ELSE", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "label", "=", "&", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "label", "=", "&", "XEXP", "(", "SET_SRC", "(", "pat", ")", ",", "<NUM_LIT>", ")", ";", "else", "continue", ";", "}", "else", "continue", ";", "if", "(", "get_attr_length", "(", "insn", ")", "<=", "<NUM_LIT>", ")", "continue", ";", "cfun_frame_layout", ".", "save_return_addr_p", "=", "<NUM_LIT>", ";", "if", "(", "!", "flag_pic", ")", "{", "new_literal", "=", "<NUM_LIT>", ";", "tmp", "=", "force_const_mem", "(", "Pmode", ",", "*", "label", ")", ";", "tmp", "=", "emit_insn_before", "(", "gen_rtx_SET", "(", "Pmode", ",", "temp_reg", ",", "tmp", ")", ",", "insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "tmp", ",", "-", "<NUM_LIT>", ")", ";", "annotate_constant_pool_refs", "(", "&", "PATTERN", "(", "tmp", ")", ")", ";", "target", "=", "temp_reg", ";", "}", "else", "{", "new_literal", "=", "<NUM_LIT>", ";", "target", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "*", "label", ")", ",", "UNSPEC_LTREL_OFFSET", ")", ";", "target", "=", "gen_rtx_CONST", "(", "Pmode", ",", "target", ")", ";", "target", "=", "force_const_mem", "(", "Pmode", ",", "target", ")", ";", "tmp", "=", "emit_insn_before", "(", "gen_rtx_SET", "(", "Pmode", ",", "temp_reg", ",", "target", ")", ",", "insn", ")", ";", "INSN_ADDRESSES_NEW", "(", "tmp", ",", "-", "<NUM_LIT>", ")", ";", "annotate_constant_pool_refs", "(", "&", "PATTERN", "(", "tmp", ")", ")", ";", "target", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "XEXP", "(", "target", ",", "<NUM_LIT>", ")", ",", "cfun", "->", "machine", "->", "base_reg", ")", ",", "UNSPEC_LTREL_BASE", ")", ";", "target", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "temp_reg", ",", "target", ")", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_split_branches", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1471, "Length": 419, "Cover_Rate": 0.9479638009049773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "Z80TargetMachine (2)", "Func": "getTargetLowering", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1472, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "::", "iterator", "getEarliestInsertPos", "(", "MachineBasicBlock", "*", "MBB", ",", "const", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "&", "BeforeSet", ",", "const", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "&", "AfterSet", ")", "{", "auto", "InsertPos", "=", "MBB", "->", "end", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "if", "(", "BeforeSet", ".", "count", "(", "&", "*", "std", "::", "prev", "(", "InsertPos", ")", ")", ")", "{", "for", "(", "auto", "Pos", "=", "InsertPos", ",", "E", "=", "MBB", "->", "begin", "(", ")", ";", "Pos", "!=", "E", ";", "--", "Pos", ")", "assert", "(", "!", "AfterSet", ".", "count", "(", "&", "*", "std", "::", "prev", "(", "Pos", ")", ")", ")", ";", "break", ";", "}"], "ground_truth": ["--", "InsertPos", ";"], "File": "WebAssemblyCFGStackify (2)2", "Func": "getEarliestInsertPos", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1473, "Length": 118, "Cover_Rate": 0.959349593495935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "llvm", "::", "create<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "RelaxAll", ")", "{", "<ISA_LIT>ELFStreamer", "*", "S", "=", "new", "<ISA_LIT>ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ";"], "ground_truth": ["if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "File": "AArch64ELFStreamer11", "Func": "createAArch64ELFStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1474, "Length": 84, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__a", "=", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";", "__b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["__c", "=", "(", "__v2df", ")", "vec_cmpeq", "(", "__a", ",", "__b", ")", ";"], "File": "emmintrin2", "Func": "_mm_cmpneq_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1475, "Length": 32, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "Reloc", "::", "Static", ";", "return", "*", "RM", ";"], "ground_truth": ["}"], "File": "XCoreTargetMachine", "Func": "getEffectiveRelocModel", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1476, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Zero", ",", "Zero", ",", "LHS", ",", "RHS", ")", ";"], "File": "XCoreISelLowering (2)", "Func": "LowerSMUL_LOHI", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1477, "Length": 88, "Cover_Rate": 0.5866666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CopyPropagation", "(", "DataFlowGraph", "&", "dfg", ")", ":", "MDT", "(", "dfg", ".", "getDT", "(", ")", ")", ",", "DFG", "(", "dfg", ")", ",", "L", "(", "dfg", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "dfg", ")", "{"], "ground_truth": ["}"], "File": "RDFCopy", "Func": "CopyPropagation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1478, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TLCS900MachineFunctionInfo", "Func": "anchor", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1479, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu5_0ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "HexagonAsmParser27", "Func": "addu5_0ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1480, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG (2)", "Func": "createRISCVISelDag", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1481, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "poly_int64", "offset2", "=", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", ";", "if", "(", "aarch64_sve_mode_p", "(", "mode", ")", "||", "!", "satisfies_constraint_Ump", "(", "mem", ")", "||", "GP_REGNUM_P", "(", "regno", ")", "!=", "GP_REGNUM_P", "(", "regno2", ")", "||", "(", "crtl", "->", "abi", "->", "id", "(", ")", "==", "ARM_PCS_SIMD", "&&", "FP_REGNUM_P", "(", "regno", ")", ")", "||", "maybe_ne", "(", "(", "offset2", "-", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ")", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ")", "{", "insn", "=", "emit_insn", "(", "set", ")", ";", "if", "(", "frame_related_p", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "prologue_p", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "copy_rtx", "(", "set", ")", ")", ";", "else", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "}", "regno", "=", "regno2", ";", "continue", ";", "}", "bool", "frame_related2_p", "=", "aarch64_emit_cfi_for_reg_p", "(", "regno2", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "if", "(", "frame_pointer_needed", ")", "offset2", "-=", "cfun", "->", "machine", "->", "frame", ".", "below_hard_fp_saved_regs_size", ";", "else", "offset2", "+=", "crtl", "->", "outgoing_args_size", ";", "rtx", "addr2", "=", "plus_constant", "(", "Pmode", ",", "ptr_reg", ",", "offset2", ")", ";", "rtx", "mem2", "=", "gen_frame_mem", "(", "mode", ",", "addr2", ")", ";", "rtx", "set2", "=", "prologue_p", "?", "gen_rtx_SET", "(", "mem2", ",", "reg2", ")", ":", "gen_rtx_SET", "(", "reg2", ",", "mem2", ")", ";", "if", "(", "prologue_p", ")", "insn", "=", "emit_insn", "(", "aarch64_gen_store_pair", "(", "mode", ",", "mem", ",", "reg", ",", "mem2", ",", "reg2", ")", ")", ";", "else", "insn", "=", "emit_insn", "(", "aarch64_gen_load_pair", "(", "mode", ",", "reg", ",", "mem", ",", "reg2", ",", "mem2", ")", ")", ";", "if", "(", "frame_related_p", "||", "frame_related2_p", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "prologue_p", ")", "{", "if", "(", "frame_related_p", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "set", ")", ";", "if", "(", "frame_related2_p", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "set2", ")", ";", "}", "else", "{", "if", "(", "frame_related_p", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "if", "(", "frame_related2_p", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg2", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_process_components", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1482, "Length": 329, "Cover_Rate": 0.5802469135802469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "addPass", "(", "createR600VectorRegMerger", "(", "*", "TM", ")", ")", ";", "}", "else", "{", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "ST", ".", "loadStoreOptEnabled", "(", ")", ")", "{", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["insertPass", "(", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>LoadStoreOptimizerID", ")", ";"], "File": "AMDGPUTargetMachine35", "Func": "addPreRegAlloc", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1483, "Length": 82, "Cover_Rate": 0.7961165048543689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "svst234_impl", "(", "unsigned", "int", "vectors_per_tuple", ")", ":", "full_width_access", "(", "vectors_per_tuple", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-base", "Func": "svst234_impl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1484, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "ev32", ";", "ev32", "=", "__ev_create_u64", "(", "a", ")", ";"], "ground_truth": ["__ev_mra", "(", "ev32", ")", ";"], "File": "spe", "Func": "__ev_set_acc_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1485, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "RBracS", "=", "getLoc", "(", ")", ";", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "LBracS", ",", "getContext", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "IntS", ",", "getContext", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "RBracS", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser108", "Func": "parseRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1486, "Length": 94, "Cover_Rate": 0.4017094017094017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperandInfo", "&", "MOI", "=", "this", "->", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpNo", "]", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "bool", "isPtrReg", "=", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", ";", "if", "(", "isPtrReg", ")", "{", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "O", "<<", "getPrettyRegisterName", "(", "Op", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";"], "File": "AVRInstPrinter3", "Func": "printOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1487, "Length": 136, "Cover_Rate": 0.7010309278350515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "UseRC", "=", "(", "RC", "==", "&", "<STR_LIT>", "?", "&", "<STR_LIT>", ":"], "ground_truth": ["(", "RC", "==", "&", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "RC", ")", ")", ";"], "File": "PPCFastISel1", "Func": "FastEmitInst_r", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1488, "Length": 27, "Cover_Rate": 0.38571428571428573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtps_epi64", "(", "__mmask8", "__U", ",", "__m128", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_cvtps2qq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_maskz_cvtps_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1489, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isParsingInlineAsm", "(", ")", "&&", "<STR_LIT>", ")", ";", "Val", "=", "nullptr", ";", "StringRef", "LineBuf", "(", "Identifier", ".", "data", "(", ")", ")", ";", "void", "*", "Result", "=", "SemaCallback", "->", "LookupInlineAsmIdentifier", "(", "LineBuf", ",", "Info", ",", "IsUnevaluatedOperand", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "char", "*", "EndPtr", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "+", "LineBuf", ".", "size", "(", ")", ";", "while", "(", "true", ")", "{", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";"], "ground_truth": ["assert", "(", "End", ".", "getPointer", "(", ")", "<=", "EndPtr", "&&", "<STR_LIT>", ")", ";"], "File": "X86AsmParser74", "Func": "ParseIntelIdentifier", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1490, "Length": 113, "Cover_Rate": 0.4216417910447761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SrcVT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasDQI", "(", ")", "||", "SrcVT", "!=", "<STR_LIT>", "||", "Subtarget", ".", "is64Bit", "(", ")", "||", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElts", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["MVT", "VecInVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerI64IntToFP_AVX512DQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1491, "Length": 85, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "&&", "(", "DDomain", "==", "<STR_LIT>", "||", "UDomain", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "int", "Latency", "=", "computeOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "<", "<NUM_LIT>", ")", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "if", "(", "Latency", "<=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "DDomain", "==", "<STR_LIT>", "||", "DDomain", "==", "<STR_LIT>", "||", "UDomain", "==", "<STR_LIT>", "||", "UDomain", "==", "<STR_LIT>", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "hasHighOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1492, "Length": 78, "Cover_Rate": 0.5064935064935064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "<NUM_LIT>", ">", "Operands", ";", "OperandMatchResultTy", "ResTy", "=", "ParseAnyRegister", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "{", "assert", "(", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "<ISA_LIT>Operand", "&", "Operand", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", ".", "front", "(", ")", ")", ";", "StartLoc", "=", "Operand", ".", "getStartLoc", "(", ")", ";", "EndLoc", "=", "Operand", ".", "getEndLoc", "(", ")", ";", "if", "(", "Operand", ".", "isGPRAsmReg", "(", ")", ")", "{", "RegNo", "=", "isGP64bit", "(", ")", "?", "Operand", ".", "getGPR64Reg", "(", ")", ":", "Operand", ".", "getGPR32Reg", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "ParseRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1493, "Length": 119, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlq_m_n_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlq_x_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1494, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "isCallIndirect", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "getCalleeOp", "(", "MI", ")", ";", "assert", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", ")", ";", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "const", "char", "*", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "strcmp", "(", "Name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "Name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "Name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "WebAssemblyUtilities15", "Func": "mayThrow", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1495, "Length": 111, "Cover_Rate": 0.4868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "!=", "BLKmode", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["else", "size", "=", "int_size_in_bytes", "(", "type", ")", ";"], "File": "rs60003", "Func": "rs6000_arg_size", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1496, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Filler", "::", "searchRange", "(", "MachineBasicBlock", "&", "MBB", ",", "IterTy", "Begin", ",", "IterTy", "End", ",", "RegDefsUses", "&", "RegDU", ",", "InspectMemInstr", "&", "IM", ",", "Iter", "Slot", ",", "IterTy", "&", "Filler", ")", "const", "{", "bool", "IsReverseIter", "=", "std", "::", "is_convertible", "<", "IterTy", ",", "ReverseIter", ">", "::", "value", ";", "for", "(", "IterTy", "I", "=", "Begin", ";", "I", "!=", "End", ";", ")", "{", "IterTy", "CurrI", "=", "I", ";", "++", "I", ";", "if", "(", "CurrI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "terminateSearch", "(", "*", "CurrI", ")", ")", "break", ";", "assert", "(", "(", "!", "CurrI", "->", "isCall", "(", ")", "&&", "!", "CurrI", "->", "isReturn", "(", ")", "&&", "!", "CurrI", "->", "isBranch", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CurrI", "->", "isKill", "(", ")", ")", "{", "CurrI", "->", "eraseFromParent", "(", ")", ";", "if", "(", "IsReverseIter", "&&", "I", "!=", "End", ")", "I", "=", "CurrI", ";", "continue", ";", "}", "if", "(", "delayHasHazard", "(", "*", "CurrI", ",", "RegDU", ",", "IM", ")", ")", "continue", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "unsigned", "AddrIdx", ";", "if", "(", "(", "isBasePlusOffsetMemoryAccess", "(", "CurrI", "->", "getOpcode", "(", ")", ",", "&", "AddrIdx", ")", "&&", "baseRegNeedsLoadStoreMask", "(", "CurrI", "->", "getOperand", "(", "AddrIdx", ")", ".", "getReg", "(", ")", ")", ")", "||", "CurrI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ")", "continue", ";", "}"], "ground_truth": ["bool", "InMicro<ISA_LIT>Mode", "=", "STI", ".", "inMicro<ISA_LIT>Mode", "(", ")", ";"], "File": "MipsDelaySlotFiller38", "Func": "searchRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1497, "Length": 244, "Cover_Rate": 0.7625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "Register", "IgnoredFrameReg", ";", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "-", "<NUM_LIT>", ",", "IgnoredFrameReg", ")", ".", "getFixed", "(", ")", ";", "return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "ground_truth": ["}"], "File": "R600InstrInfo14", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1498, "Length": 56, "Cover_Rate": 0.49557522123893805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "makeFrame", "(", "<STR_LIT>", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "{", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DReg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";"], "ground_truth": ["}"], "File": "Mips16FrameLowering17", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1499, "Length": 291, "Cover_Rate": 0.8016528925619835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", "(", "Opcode", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZInstrInfo (2)", "Func": "isPredicable", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1500, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "DL", ";"], "File": "LM32Subtarget", "Func": "getDataLayout", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1501, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{"], "ground_truth": ["if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{"], "File": "ARMISelLowering179", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1502, "Length": 233, "Cover_Rate": 0.3612403100775194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SCEVPtr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "INVALID_SCEV", ";", "}", "const", "SCEVAddRecExpr", "*", "AddRec", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "SCEVPtr", ")", ";", "if", "(", "!", "AddRec", "||", "!", "AddRec", "->", "isAffine", "(", ")", ")", "return", "INT_MAX", ";", "const", "SCEV", "*", "Step", "=", "AddRec", "->", "getStepRecurrence", "(", "*", "SE", ")", ";", "unsigned", "UnrollCount", "=", "getLoopUnrollCount", "(", "L", ")", ";", "if", "(", "UnrollCount", ")", "return", "(", "UnrollCount", "*", "std", "::", "abs", "(", "cast", "<", "SCEVConstant", ">", "(", "Step", ")", "->", "getValue", "(", ")", "->", "getSExtValue", "(", ")", ")", ")", ";", "else", "return", "(", "std", "::", "abs", "(", "cast", "<", "SCEVConstant", ">", "(", "Step", ")", "->", "getValue", "(", ")", "->", "getSExtValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCIndexSpaceGen", "Func": "getSCEVStep", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1503, "Length": 126, "Cover_Rate": 0.9402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";", "unsigned", "OffBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "(", "OffBits", "&", "<NUM_LIT>", ")", "|", "RegBits", ";"], "File": "MipsMCCodeEmitter (2)1", "Func": "getMemEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1504, "Length": 51, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "CONST_INT_P", "(", "y_hi", ")", ")", "insn", "=", "emit_insn", "(", "gen_cmpsi3_imm_carryin_CC_NVout", "(", "scratch", ",", "x_hi", ",", "y_hi", ",", "cmp1", ")", ")", ";", "else", "insn", "=", "emit_insn", "(", "gen_cmpsi3_carryin_CC_NVout", "(", "scratch", ",", "x_hi", ",", "y_hi", ",", "cmp1", ")", ")", ";", "return", "SET_DEST", "(", "single_set", "(", "insn", ")", ")", ";", "}", "case", "LE", ":", "case", "GT", ":", "{", "gcc_assert", "(", "arm_const_double_prefer_rsbs_rsc", "(", "y", ")", ")", ";", "if", "(", "!", "const_ok_for_arm", "(", "INTVAL", "(", "y_lo", ")", ")", ")", "y_lo", "=", "force_reg", "(", "SImode", ",", "y_lo", ")", ";", "rtx", "cmp1", "=", "gen_rtx_LTU", "(", "DImode", ",", "arm_gen_compare_reg", "(", "LTU", ",", "y_lo", ",", "x_lo", ",", "scratch", ")", ",", "const0_rtx", ")", ";", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_rscsi3_CC_NVout_scratch", "(", "scratch", ",", "y_hi", ",", "x_hi", ",", "cmp1", ")", ")", ";", "return", "SET_DEST", "(", "single_set", "(", "insn", ")", ")", ";", "}", "case", "LTU", ":", "case", "GEU", ":", "{", "if", "(", "y_lo", "==", "const0_rtx", ")", "{", "if", "(", "!", "arm_add_operand", "(", "y_hi", ",", "SImode", ")", ")", "y_hi", "=", "force_reg", "(", "SImode", ",", "y_hi", ")", ";", "return", "arm_gen_compare_reg", "(", "code", ",", "x_hi", ",", "y_hi", ",", "NULL_RTX", ")", ";", "}", "if", "(", "!", "arm_add_operand", "(", "y_lo", ",", "SImode", ")", ")", "y_lo", "=", "force_reg", "(", "SImode", ",", "y_lo", ")", ";", "rtx", "cmp1", "=", "gen_rtx_LTU", "(", "DImode", ",", "arm_gen_compare_reg", "(", "LTU", ",", "x_lo", ",", "y_lo", ",", "NULL_RTX", ")", ",", "const0_rtx", ")", ";", "if", "(", "!", "scratch", ")", "scratch", "=", "gen_rtx_SCRATCH", "(", "SImode", ")", ";", "if", "(", "!", "arm_not_operand", "(", "y_hi", ",", "SImode", ")", ")", "y_hi", "=", "force_reg", "(", "SImode", ",", "y_hi", ")", ";", "rtx_insn", "*", "insn", ";", "if", "(", "y_hi", "==", "const0_rtx", ")", "insn", "=", "emit_insn", "(", "gen_cmpsi3_0_carryin_CC_Bout", "(", "scratch", ",", "x_hi", ",", "cmp1", ")", ")", ";", "else", "if", "(", "CONST_INT_P", "(", "y_hi", ")", ")", "{", "y_hi", "=", "GEN_INT", "(", "UINTVAL", "(", "y_hi", ")", "&", "<NUM_LIT>", ")", ";", "insn", "=", "emit_insn", "(", "gen_cmpsi3_imm_carryin_CC_Bout", "(", "scratch", ",", "x_hi", ",", "y_hi", ",", "cmp1", ")", ")", ";", "}", "else", "insn", "=", "emit_insn", "(", "gen_cmpsi3_carryin_CC_Bout", "(", "scratch", ",", "x_hi", ",", "y_hi", ",", "cmp1", ")", ")", ";", "return", "SET_DEST", "(", "single_set", "(", "insn", ")", ")", ";", "}", "case", "LEU", ":", "case", "GTU", ":", "{", "gcc_assert", "(", "arm_const_double_prefer_rsbs_rsc", "(", "y", ")", ")", ";", "if", "(", "!", "const_ok_for_arm", "(", "INTVAL", "(", "y_lo", ")", ")", ")", "y_lo", "=", "force_reg", "(", "SImode", ",", "y_lo", ")", ";"], "ground_truth": ["rtx", "cmp1", "=", "gen_rtx_LTU", "(", "DImode", ",", "arm_gen_compare_reg", "(", "LTU", ",", "y_lo", ",", "x_lo", ",", "scratch", ")", ",", "const0_rtx", ")", ";"], "File": "arm", "Func": "arm_gen_dicompare_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1505, "Length": 397, "Cover_Rate": 0.3727699530516432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "K", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "FISCAsmParser", "Func": "FISCOperand", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1506, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_STACK", ")", "debug_stack_info", "(", "info", ")", ";", "if", "(", "info", "->", "first_fp_reg_save", "<", "<NUM_LIT>", "&&", "!", "TARGET_MACHO", "&&", "!", "TARGET_ELF", ")", "{", "char", "*", "name", ";", "int", "regno", "=", "info", "->", "first_fp_reg_save", "-", "<NUM_LIT>", ";", "if", "(", "(", "info", "->", "savres_strategy", "&", "SAVE_INLINE_FPRS", ")", "==", "<NUM_LIT>", ")", "{", "bool", "lr", "=", "(", "info", "->", "savres_strategy", "&", "SAVE_NOINLINE_FPRS_SAVES_LR", ")", "!=", "<NUM_LIT>", ";", "int", "sel", "=", "SAVRES_SAVE", "|", "SAVRES_FPR", "|", "(", "lr", "?", "SAVRES_LR", ":", "<NUM_LIT>", ")", ";", "name", "=", "rs6000_savres_routine_name", "(", "regno", ",", "sel", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "name", ")", ";"], "File": "rs6000-logue", "Func": "rs6000_output_savres_externs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1507, "Length": 96, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "empty_p", "(", ")", "const", "{", "return", "m_state", "==", "EMPTY", "||", "m_state", "==", "HARD_EMPTY", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "empty_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1508, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "mcInst", ".", "setOpcode", "(", "insn", ".", "instructionID", ")", ";", "int", "index", ";", "insn", ".", "numImmediatesTranslated", "=", "<NUM_LIT>", ";", "for", "(", "index", "=", "<NUM_LIT>", ";", "index", "<", "<ISA_LIT>_MAX_OPERANDS", ";", "++", "index", ")", "{", "if", "(", "insn", ".", "operands", "[", "index", "]", ".", "encoding", "!=", "ENCODING_NONE", ")", "{", "if", "(", "translateOperand", "(", "mcInst", ",", "insn", ".", "operands", "[", "index", "]", ",", "insn", ",", "Dis", ")", ")", "{", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "X86Disassembler51", "Func": "translateInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1509, "Length": 83, "Cover_Rate": 0.7545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "OriginalValue", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["uint64_t", "InvertedValue", "=", "OriginalValue", "^", "(", "(", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "size", ")", "-", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isInvertedExpImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1510, "Length": 27, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPUName", ",", "FS", ")", ";"], "File": "CAHPMCTargetDesc", "Func": "createCAHPMCSubtargetInfo", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1511, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmParser", "Func": "getToken", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1512, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachObjectWriter", "(", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", ":", "MCMachObjectTargetWriter", "(", "true", ",", "CPUType", ",", "CPUSubtype", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AArch64MachObjectWriter11", "Func": "AArch64MachObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1513, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixupBWInstPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86FixupBWInsts", "Func": "FixupBWInstPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1514, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "I", "==", "VGPRToAGPRSpills", ".", "end", "(", ")", ")", "?", "(", "MCPhysReg", ")", "<STR_LIT>", ":", "I", "->", "second", ".", "Lanes", "[", "Lane", "]", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getVGPRToAGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1515, "Length": 26, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{"], "ground_truth": ["OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";"], "File": "ARCInstPrinter", "Func": "printRegName", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1516, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrwq_gather_shifted_offset_uv4si", "(", "(", "__builtin_neon_si", "*", ")", "__base", ",", "__offset", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrwq_gather_shifted_offset_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1517, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "V2IsZero", "=", "!", "V2IsUndef", "&&", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "Is1BitVector", "&&", "canWidenShuffleElements", "(", "OrigMask", ",", "Zeroable", ",", "V2IsZero", ",", "WidenedMask", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "OrigMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "MVT", "NewEltVT", "=", "VT", ".", "isFloatingPoint", "(", ")", "?", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", ":", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", ";", "int", "NewNumElts", "=", "NumElements", "/", "<NUM_LIT>", ";", "MVT", "NewVT", "=", "<STR_LIT>", "(", "NewEltVT", ",", "NewNumElts", ")", ";", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "NewVT", ")", ")", "{", "if", "(", "V2IsZero", ")", "{", "bool", "UsedZeroVector", "=", "false", ";", "assert", "(", "is_contained", "(", "WidenedMask", ",", "SM_SentinelZero", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NewNumElts", ";", "++", "i", ")", "if", "(", "WidenedMask", "[", "i", "]", "==", "SM_SentinelZero", ")", "{", "WidenedMask", "[", "i", "]", "=", "i", "+", "NewNumElts", ";", "UsedZeroVector", "=", "true", ";", "}", "if", "(", "UsedZeroVector", ")", "V2", "=", "getZeroVector", "(", "NewVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "}", "V1", "=", "DAG", ".", "getBitcast", "(", "NewVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "NewVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "NewVT", ",", "DL", ",", "V1", ",", "V2", ",", "WidenedMask", ")", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ">", "Ops", "=", "{", "V1", ",", "V2", "}", ";", "SmallVector", "<", "int", ">", "Mask", "(", "OrigMask", ".", "begin", "(", ")", ",", "OrigMask", ".", "end", "(", ")", ")", ";", "if", "(", "SDValue", "HOp", "=", "canonicalizeShuffleMaskWithHorizOp", "(", "Ops", ",", "Mask", ",", "VT", ".", "getSizeInBits", "(", ")", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "HOp", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["assert", "(", "NumElements", "==", "(", "int", ")", "Mask", ".", "size", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering103", "Func": "lowerVECTOR_SHUFFLE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1518, "Length": 370, "Cover_Rate": 0.43023255813953487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTarget26", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler", "Func": "DecodeBranchTarget26", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1519, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVST3LN", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rd", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "<NUM_LIT>", ";", "unsigned", "index", "=", "<NUM_LIT>", ";", "unsigned", "inc", "=", "<NUM_LIT>", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1520, "Length": 300, "Cover_Rate": 0.6535947712418301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ".", "mayLoadOrStore", "(", ")", ")", "continue", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "MemOpNo", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "MemOpNo", "<", "<NUM_LIT>", ")", "continue", ";", "MemOpNo", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "auto", "Insns", "=", "LEAs", ".", "find", "(", "getMemOpKey", "(", "MI", ",", "MemOpNo", ")", ")", ";", "if", "(", "Insns", "==", "LEAs", ".", "end", "(", ")", ")", "continue", ";", "MachineInstr", "*", "DefMI", ";", "int64_t", "AddrDispShift", ";", "int", "Dist", ";", "if", "(", "!", "chooseBestLEA", "(", "Insns", "->", "second", ",", "MI", ",", "DefMI", ",", "AddrDispShift", ",", "Dist", ")", ")", "continue", ";", "if", "(", "Dist", "<", "<NUM_LIT>", ")", "{", "DefMI", "->", "removeFromParent", "(", ")", ";", "MBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "&", "MI", ")", ",", "DefMI", ")", ";", "InstrPos", "[", "DefMI", "]", "=", "InstrPos", "[", "&", "MI", "]", "-", "<NUM_LIT>", ";", "assert", "(", "(", "(", "InstrPos", "[", "DefMI", "]", "==", "<NUM_LIT>", "&&", "MachineBasicBlock", "::", "iterator", "(", "DefMI", ")", "==", "MBB", "->", "begin", "(", ")", ")", "||", "InstrPos", "[", "DefMI", "]", ">", "InstrPos", "[", "&", "*", "std", "::", "prev", "(", "MachineBasicBlock", "::", "iterator", "(", "DefMI", ")", ")", "]", ")", "&&", "<STR_LIT>", ")", ";", "}", "MRI", "->", "clearKillFlags", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "++", "NumSubstLEAs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", ")", ";", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ".", "ChangeToRegister", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ".", "ChangeToImmediate", "(", "AddrDispShift", ")", ";", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "X86OptimizeLEAs15", "Func": "removeRedundantAddrCalc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1521, "Length": 342, "Cover_Rate": 0.8085106382978723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op1", ",", "Op2", ";", "DecodeStatus", "S", "=", "Decode2OpInstruction", "(", "Insn", ",", "Op1", ",", "Op2", ")", ";", "if", "(", "S", "!=", "MCDisassembler", "::", "Success", ")", "return", "Decode2OpInstructionFail", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["DecodeBitpOperand", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";"], "File": "XCoreDisassembler", "Func": "DecodeRUSBitpInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1522, "Length": 59, "Cover_Rate": 0.7108433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "IsIndirectCall", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["*", "IsIndirectCall", "=", "true", ";"], "File": "MipsNaClELFStreamer", "Func": "isCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1523, "Length": 73, "Cover_Rate": 0.6403508771929824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSectionELF", "*", "Sec", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_MIPS_ABIFLAGS", ",", "ELF", "::", "SHF_ALLOC", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MCSectionData", "&", "ABIShndxSD", "=", "MCA", ".", "getOrCreateSectionData", "(", "*", "Sec", ")", ";"], "ground_truth": ["ABIShndxSD", ".", "setAlignment", "(", "<NUM_LIT>", ")", ";"], "File": "MipsTargetStreamer20", "Func": "emitMipsAbiFlags", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1524, "Length": 43, "Cover_Rate": 0.4673913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "replace_arg_pushes", "(", ")", "{"], "ground_truth": ["}"], "File": "convex", "Func": "replace_arg_pushes", "Target": "convex", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1525, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "aapcs_select_call_coproc", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "i", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARM_NUM_COPROC_SLOTS", ";", "i", "++", ")", "if", "(", "aapcs_cp_arg_layout", "[", "i", "]", ".", "is_call_candidate", "(", "pcum", ",", "mode", ",", "type", ")", ")", "return", "i", ";"], "File": "arm", "Func": "aapcs_select_call_coproc", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1526, "Length": 50, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "ValueMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getUnknownStack", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "Align", "(", ")", ")", ";", "Builder", ".", "buildLoad", "(", "Dst", ",", "Addr", ",", "*", "ValueMMO", ")", ";", "auto", "NextAddr", "=", "Builder", ".", "buildPtrAdd", "(", "P", ",", "Addr", ",", "Builder", ".", "buildConstant", "(", "S16", ",", "Size", ")", ")", ";", "MachineMemOperand", "*", "AddrStoreMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getUnknownStack", "(", "MF", ")", ",", "MachineMemOperand", "::", "<ISA_LIT>tore", ",", "<NUM_LIT>", ",", "Align", "(", ")", ")", ";", "Builder", ".", "buildStore", "(", "NextAddr", ",", "VaListPtr", ",", "*", "AddrStoreMMO", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MOSLegalizerInfo", "Func": "legalizeVAArg", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1527, "Length": 110, "Cover_Rate": 0.4198473282442748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MO2", ".", "getReg", "(", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter20", "Func": "printAddrMode2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1528, "Length": 125, "Cover_Rate": 0.5630630630630631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isAllOnesConstant", "(", "Mask", ")", ")", "return", "Op", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering143", "Func": "getVectorMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1529, "Length": 73, "Cover_Rate": 0.32158590308370044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isEAXLiveIn", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "RegisterMaskPair", "RegMask", ":", "MBB", ".", "liveins", "(", ")", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "RegMask", ".", "PhysReg", ";"], "File": "X86FrameLowering (2)2", "Func": "isEAXLiveIn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1530, "Length": 30, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "sh_media_LDHI_Q", "(", "p", ",", "<NUM_LIT>", ")", "|", "sh_media_LDLO_Q", "(", "p", ",", "<NUM_LIT>", ")", ";", "return", "sh_media_LDLO_Q", "(", "p", ",", "<NUM_LIT>", ")", "|", "sh_media_LDHI_Q", "(", "p", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_unaligned_LD_Q", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1531, "Length": 31, "Cover_Rate": 0.7380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Loc", "==", "FIM", ".", "end", "(", ")", ")", "continue", ";", "FI", ".", "MemInstCount", "+=", "Loc", "->", "second", ".", "MemInstCount", ";", "FI", ".", "InstCount", "+=", "Loc", "->", "second", ".", "InstCount", ";", "FI", ".", "IAMInstCount", "+=", "Loc", "->", "second", ".", "IAMInstCount", ";", "FI", ".", "LSMInstCount", "+=", "Loc", "->", "second", ".", "LSMInstCount", ";", "}", "else", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "auto", "*", "Ptr", "=", "GetPointerBaseWithConstantOffset", "(", "GEP", ",", "AM", ".", "BaseOffs", ",", "*", "DL", ")", ";", "AM", ".", "BaseGV", "=", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "const_cast", "<", "Value", "*", ">", "(", "Ptr", ")", ")", ";", "AM", ".", "HasBaseReg", "=", "!", "AM", ".", "BaseGV", ";", "if", "(", "TLI", "->", "isLegalAddressingMode", "(", "*", "DL", ",", "AM", ",", "GEP", "->", "getResultElementType", "(", ")", ",", "GEP", "->", "getPointerAddressSpace", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["++", "FI", ".", "InstCount", ";"], "File": "AMDGPUPerfHintAnalysis15", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1532, "Length": 150, "Cover_Rate": 0.43352601156069365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";"], "ground_truth": ["return", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo10", "Func": "isLegalMaskedGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1533, "Length": 30, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSelectSupported", "(", "SelectSupportKind", "Kind", ")", "const", "override", "{"], "ground_truth": ["return", "(", "Kind", "!=", "ScalarCondVectorVal", ")", ";"], "File": "CSKYISelLowering1", "Func": "isSelectSupported", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1534, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CWidth", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CWidth", ")", "return", ";", "unsigned", "BitWidth", "=", "<NUM_LIT>", ";", "uint32_t", "Width", "=", "CWidth", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Opc", "==", "<STR_LIT>", ")", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "Width", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1535, "Length": 67, "Cover_Rate": 0.39880952380952384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "numcopies", "=", "numCopiesNeeded", "(", "Instr", ")", ";", "unsigned", "destregnum", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "dest", "=", "getScalarRegisters", "(", "destregnum", ")", ";", "DebugLoc", "DL", "=", "Instr", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numcopies", ";", "i", "++", ")", "{", "MachineInstr", "*", "copy", "=", "BuildMI", "(", "F", ",", "DL", ",", "InstrInfo", "->", "get", "(", "getScalarVersion", "(", "Instr", ")", ")", ",", "dest", "[", "i", "]", ")", ";", "copy", "->", "addOperand", "(", "Instr", "->", "getOperand", "(", "<NUM_LIT>", "+", "i", ")", ")", ";", "copies", ".", "push_back", "(", "copy", ")", ";", "}"], "ground_truth": ["}"], "File": "VectorElementize", "Func": "createVecBuild", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1536, "Length": 108, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Arg", ")", ";", "Ops", ".", "push_back", "(", "PtrLo", ")", ";", "Ops", ".", "push_back", "(", "PtrHi", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "StoreOffset", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "StoreRet", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "Chain", "=", "getChain", "(", "StoreRet", ")", ";", "InFlag", "=", "getOutFlag", "(", "StoreRet", ")", ";", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Size", "=", "ArgVT", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["Size", "=", "Size", "/", "<NUM_LIT>", ";"], "File": "PIC16ISelLowering", "Func": "LowerDirectCallArguments", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1537, "Length": 116, "Cover_Rate": 0.4027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "--", "MBBI", ";", "if", "(", "CompleteCCUsers", "&&", "(", "MI", "->", "isCompare", "(", ")", "||", "isLoadAndTestAsCmp", "(", "MI", ")", ")", "&&", "(", "optimizeCompareZero", "(", "MI", ",", "CCUsers", ")", "||", "fuseCompareOperations", "(", "MI", ",", "CCUsers", ")", ")", ")", "{", "++", "MBBI", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "CCUsers", ".", "clear", "(", ")", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "MI", "->", "definesRegister", "(", "<STR_LIT>", ")", ")", "{"], "File": "SystemZElimCompare38", "Func": "processBlock", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1538, "Length": 95, "Cover_Rate": 0.572289156626506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isABI_O32", "(", ")", "&&", "F", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "globalBaseRegSet", "(", ")", ")", "emitGPDisp", "(", "F", ",", "TII", ")", ";", "if", "(", "SkipLongBranch", ")", "return", "true", ";", "MF", "=", "&", "F", ";", "initMBBInfo", "(", ")", ";", "bool", "IsPIC", "=", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "SmallVector", "<", "MBBInfo", ",", "<NUM_LIT>", ">", "::", "iterator", "I", ",", "E", "=", "MBBInfos", ".", "end", "(", ")", ";", "bool", "EverMadeChange", "=", "false", ",", "MadeChange", "=", "true", ";", "while", "(", "MadeChange", ")", "{", "MadeChange", "=", "false", ";", "for", "(", "I", "=", "MBBInfos", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "Br", "||", "I", "->", "HasLongBranch", ")", "continue", ";", "if", "(", "!", "ForceLongBranch", ")", "{", "int64_t", "Offset", "=", "computeOffset", "(", "I", "->", "Br", ")", ";", "if", "(", "(", "I", "->", "Br", "->", "isConditionalBranch", "(", ")", "||", "IsPIC", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", "/", "<NUM_LIT>", ")", ")", "continue", ";", "if", "(", "I", "->", "Br", "->", "isUnconditionalBranch", "(", ")", "&&", "!", "IsPIC", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", "/", "<NUM_LIT>", ")", ")", "continue", ";", "}", "expandToLongBranch", "(", "*", "I", ")", ";", "++", "LongBranches", ";", "EverMadeChange", "=", "MadeChange", "=", "true", ";", "}", "}"], "ground_truth": ["if", "(", "EverMadeChange", ")", "MF", "->", "RenumberBlocks", "(", ")", ";"], "File": "MipsLongBranch11", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1539, "Length": 250, "Cover_Rate": 0.984251968503937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "K", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "FISCAsmParser", "Func": "FISCOperand", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1540, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", ",", "priority", ")", ";", "s", "=", "get_section", "(", "buf", ",", "SECTION_WRITE", "|", "SECTION_NOTYPE", ",", "NULL", ")", ";"], "ground_truth": ["switch_to_section", "(", "s", ")", ";"], "File": "aarch64", "Func": "aarch64_elf_asm_constructor", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1541, "Length": 32, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getObjFileLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1542, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExternalSymbolSDNode", "*", "N", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetExternalSymbol", "(", "N", "->", "getSymbol", "(", ")", ",", "Ty", ",", "Flag", ")", ";", "if", "(", "BlockAddressSDNode", "*", "N", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetBlockAddress", "(", "N", "->", "getBlockAddress", "(", ")", ",", "Ty", ",", "<NUM_LIT>", ",", "Flag", ")", ";", "if", "(", "JumpTableSDNode", "*", "N", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetJumpTable", "(", "N", "->", "getIndex", "(", ")", ",", "Ty", ",", "Flag", ")", ";"], "ground_truth": ["if", "(", "ConstantPoolSDNode", "*", "N", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getTargetConstantPool", "(", "N", "->", "getConstVal", "(", ")", ",", "Ty", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getOffset", "(", ")", ",", "Flag", ")", ";"], "File": "MipsISelLowering (2)", "Func": "getTargetNode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1543, "Length": 134, "Cover_Rate": 0.6504854368932039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float64x1_t", ")", "{", "__builtin_aarch64_fmaxdf", "(", "vget_lane_f64", "(", "__a", ",", "<NUM_LIT>", ")", ",", "vget_lane_f64", "(", "__b", ",", "<NUM_LIT>", ")", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vmaxnm_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1544, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getCoproc", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addCoprocNumOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1545, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVirtualSection", "(", "const", "MCSection", "&", "Section", ")", "const", "{", "const", "MCSectionMachO", "&", "SMO", "=", "static_cast", "<", "const", "MCSectionMachO", "&", ">", "(", "Section", ")", ";"], "ground_truth": ["return", "(", "SMO", ".", "getType", "(", ")", "==", "MCSectionMachO", "::", "S_ZEROFILL", "||", "SMO", ".", "getType", "(", ")", "==", "MCSectionMachO", "::", "S_GB_ZEROFILL", "||", "SMO", ".", "getType", "(", ")", "==", "MCSectionMachO", "::", "S_THREAD_LOCAL_ZEROFILL", ")", ";"], "File": "X86AsmBackend29", "Func": "isVirtualSection", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1546, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpshrdv_v8hi", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm_shrdv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1547, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ProcFamily", "(", "Others", ")", ",", "<ISA_LIT>ProcClass", "(", "None", ")", ",", "stackAlignment", "(", "<NUM_LIT>", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TargetABI", "(", "<ISA_LIT>_ABI_UNKNOWN", ")", ",", "DL", "(", "computeDataLayout", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "<ISA_LIT>InstrInfo", "(", "*", "this", ")", ":", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "!", "isThumb1Only", "(", ")", "?", "new", "<ISA_LIT>FrameLowering", "(", "*", "this", ")", ":", "(", "<ISA_LIT>FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget35", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1548, "Length": 180, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isU6Imm", "(", ")", "const", "{", "return", "isImm", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "isU6Imm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1549, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "RetInfos", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigArgIndices", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "ArgInfo", "CurArgInfo", "=", "ArgInfo", "{", "VRegs", "[", "i", "]", ",", "SplitEVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", "}", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "CurArgInfo", ",", "<NUM_LIT>", ",", "RetInfos", ",", "OrigArgIndices", ")", ";", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "subTargetRegTypeForCallingConv", "(", "F", ",", "RetInfos", ",", "OrigArgIndices", ",", "Outs", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "TLI", ".", "CCAssignFnForReturn", "(", ")", ")", ";", "setLocInfo", "(", "ArgLocs", ",", "Outs", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "RetInfos", ")", ")", "{", "return", "false", ";", "}", "}", "MIRBuilder", ".", "insertInstr", "(", "Ret", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsCallLowering1", "Func": "lowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1550, "Length": 237, "Cover_Rate": 0.6565096952908587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemRegImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBaseReg", "(", ")", ")", ")", ";"], "File": "DLXAsmParser", "Func": "addMemRegImmOperands", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1551, "Length": 35, "Cover_Rate": 0.5303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s8_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1552, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Imm", "=", "ConvertI1VectorToInteger", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Imm", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Imm", ")", ";", "SDValue", "ExtVec", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Imm", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ExtVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "uint64_t", "Immediate", "=", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "NonConstIdx", ";", "bool", "IsSplat", "=", "true", ";", "bool", "HasConstElts", "=", "false", ";", "int", "SplatIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "idx", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "idx", "<", "e", ";", "++", "idx", ")", "{", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "idx", ")", ";", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "In", ")", ")", "NonConstIdx", ".", "push_back", "(", "idx", ")", ";", "else", "{", "Immediate", "|=", "cast", "<", "ConstantSDNode", ">", "(", "In", ")", "->", "getZExtValue", "(", ")", "<<", "idx", ";", "HasConstElts", "=", "true", ";", "}", "if", "(", "SplatIdx", "==", "-", "<NUM_LIT>", ")", "SplatIdx", "=", "idx", ";", "else", "if", "(", "In", "!=", "Op", ".", "getOperand", "(", "SplatIdx", ")", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsSplat", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "SplatIdx", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "SDValue", "DstVec", ";", "SDValue", "Imm", ";", "if", "(", "Immediate", ")", "{", "MVT", "ImmVT", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "Imm", "=", "DAG", ".", "getConstant", "(", "Immediate", ",", "dl", ",", "ImmVT", ")", ";", "}", "else", "if", "(", "HasConstElts", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "else", "Imm", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "Imm", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "DstVec", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Imm", ")", ";", "else", "{", "SDValue", "ExtVec", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Imm", ")", ";", "DstVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ExtVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NonConstIdx", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "InsertIdx", "=", "NonConstIdx", "[", "i", "]", ";"], "File": "X86ISelLowering24", "Func": "LowerBUILD_VECTORvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1553, "Length": 428, "Cover_Rate": 0.7254237288135593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CE", ")", "return", "false", ";", "return", "isValidNEONi32vmovImm", "(", "~", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isNEONi32vmovNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1554, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseSendMsgBody", "(", "Msg", ",", "Op", ",", "Stream", ")", "&&", "validateSendMsg", "(", "Msg", ",", "Op", ",", "Stream", ",", "Loc", ")", ")", "{", "ImmVal", "=", "encodeMsg", "(", "Msg", ".", "Id", ",", "Op", ".", "Id", ",", "Stream", ".", "Id", ")", ";", "}", "else", "{", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ")", ")", "{"], "ground_truth": ["if", "(", "ImmVal", "<", "<NUM_LIT>", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmVal", ")", ")", "{"], "File": "AMDGPUAsmParser11", "Func": "parseSendMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1555, "Length": 73, "Cover_Rate": 0.41714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "int", "Hi", "=", "Idx", "+", "<NUM_LIT>", ";", "Hi", "<=", "HalfSize", ";", "++", "Hi", ")", "{", "SDValue", "Insert", ";", "int", "Len", "=", "Hi", "-", "Idx", ";", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "Idx", ",", "Len", ",", "<NUM_LIT>", ")", ")", "{", "Insert", "=", "V1", ";", "}", "else", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "Idx", ",", "Len", ",", "Size", ")", ")", "{", "Insert", "=", "V2", ";", "}", "else", "{", "continue", ";", "}", "if", "(", "isUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ")", ")", "{", "}", "else", "if", "(", "(", "!", "Base", "||", "(", "Base", "==", "V1", ")", ")", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ",", "Hi", ")", ")", "{", "Base", "=", "V1", ";", "}", "else", "if", "(", "(", "!", "Base", "||", "(", "Base", "==", "V2", ")", ")", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ",", "Size", "+", "Hi", ")", ")", "{", "Base", "=", "V2", ";", "}", "else", "{", "continue", ";", "}", "BitLen", "=", "(", "Len", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "&", "<NUM_LIT>", ";", "BitIdx", "=", "(", "Idx", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "&", "<NUM_LIT>", ";", "V1", "=", "Base", ";", "V2", "=", "Insert", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering (2)8", "Func": "matchVectorShuffleAsINSERTQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1556, "Length": 204, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtsepi16_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask32", "__M", ",", "__m512i", "__A", ")", "{", "__builtin_ia32_pmovswb512mem_mask", "(", "(", "__v32qi", "*", ")", "__P", ",", "(", "__v32hi", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_cvtsepi16_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1557, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC0", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "Next", ";"], "File": "SILoadStoreOptimizer39", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1558, "Length": 221, "Cover_Rate": 0.4878587196467991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "op", ")", ";", "return", "(", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", "||", "ival", "==", "<NUM_LIT>", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "cdx_and_immed", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1559, "Length": 88, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "(", "Op1", ".", "second", "==", "Op2", ".", "second", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_NE", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", ")", ";", "Val", "=", "(", "Op1", ".", "second", "!=", "Op2", ".", "second", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_LT", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", ")", ";", "Val", "=", "(", "Op1", ".", "second", "<", "Op2", ".", "second", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_LE", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "Val", "=", "(", "Op1", ".", "second", "<=", "Op2", ".", "second", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_GT", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", ")", ";", "Val", "=", "(", "Op1", ".", "second", ">", "Op2", ".", "second", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "case", "IC_GE", ":", "assert", "(", "Op1", ".", "first", "==", "IC_IMM", "&&", "Op2", ".", "first", "==", "IC_IMM", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "Val", "=", "(", "Op1", ".", "second", ">=", "Op2", ".", "second", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "OperandStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "IC_IMM", ",", "Val", ")", ")", ";", "break", ";", "}", "}", "}", "assert", "(", "OperandStack", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "OperandStack", ".", "pop_back_val", "(", ")", ".", "second", ";"], "File": "X86AsmParser (2)4", "Func": "execute", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1560, "Length": 325, "Cover_Rate": 0.3057384760112888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "cum", ")", "return", "false", ";"], "File": "sh", "Func": "sh_pass_by_reference", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1561, "Length": 31, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "RawVectorOstream", "::", "current_pos", "(", ")", "const", "{"], "ground_truth": ["return", "static_cast", "<", "uint64_t", ">", "(", "Position", ")", ";"], "File": "RawVectorOstream", "Func": "current_pos", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1562, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "StringRef", "SPFuncName", "=", "Twine", "(", "Twine", "(", "Target", "->", "getName", "(", ")", ")", "+", "Twine", "(", "<STR_LIT>", ")", ")", ".", "toNullTerminatedStringRef", "(", "buf", ")", ";", "const", "Function", "*", "SPTarget", "=", "Target", "->", "getParent", "(", ")", "->", "getFunction", "(", "SPFuncName", ")", ";"], "ground_truth": ["if", "(", "!", "SPTarget", ")", "{"], "File": "PatmosSPMark", "Func": "rewriteCall", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1563, "Length": 48, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShiftedImm", "(", ")", ")", "{", "Shift", "=", "ShiftedImm", ".", "ShiftAmount", ";", "Expr", "=", "ShiftedImm", ".", "Val", ";", "if", "(", "Shift", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "else", "{", "Shift", "=", "<NUM_LIT>", ";"], "ground_truth": ["Expr", "=", "getImm", "(", ")", ";"], "File": "AArch64AsmParser59", "Func": "isSVECpyImmByte", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1564, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "<STR_LIT>", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "<STR_LIT>", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "DefInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "Src", ".", "getReg", "(", ")", ")", ";"], "File": "SILowerI1Copies3", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1565, "Length": 206, "Cover_Rate": 0.33881578947368424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "BrImm", "=", "(", "SignedValue", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Ctx", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "BrImm", ")", ")", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmBackend2", "Func": "adjustFixupValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1566, "Length": 37, "Cover_Rate": 0.32456140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ST", "->", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "StoreOpc", "=", "ST", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "Xmm", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Xmm", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "StoreOpc", ")", ")", ",", "CfgSS", ")", ".", "addReg", "(", "Xmm", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "StoreOpc", ")", ")", ",", "CfgSS", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "Xmm", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "StoreOpc", ")", ")", ",", "CfgSS", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "Xmm", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "StoreOpc", ")", ")", ",", "CfgSS", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "Xmm", ")", ";"], "ground_truth": ["}"], "File": "X86FastPreTileConfig", "Func": "InitializeTileConfigStackSpace", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1567, "Length": 164, "Cover_Rate": 0.4019607843137255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "{", "unsigned", "NumConstants", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<ISA_LIT>TTI", "::", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "return", "(", "Cost", "<=", "NumConstants", "*", "TCC_Basic", ")", "?", "static_cast", "<", "unsigned", ">", "(", "TCC_Free", ")", ":", "Cost", ";", "}", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TCC_Free", ";"], "File": "AArch64TargetTransformInfo1", "Func": "getIntImmCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1568, "Length": 94, "Cover_Rate": 0.39166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ModuleInfo", "::", "isReadOnlyImage", "(", "StringRef", "name", ",", "uint32_t", "iID", ")", "const", "{", "const", "StringMap", "<", "<ISA_LIT>Kernel", "*", ">", "::", "const_iterator", "kiter", "=", "mKernels", ".", "find", "(", "name", ")", ";", "if", "(", "kiter", "==", "mKernels", ".", "end", "(", ")", ")", "{", "return", "false", ";", "}"], "ground_truth": ["return", "kiter", "->", "second", "->", "readOnly", ".", "count", "(", "iID", ")", ";"], "File": "HSAILModuleInfo", "Func": "isReadOnlyImage", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1569, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "uint64_t", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "Triple", "T", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ";", "unsigned", "EFlags", "=", "<NUM_LIT>", ";", "if", "(", "Features", "&", "<STR_LIT>", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_64R2", ";", "else", "if", "(", "Features", "&", "<STR_LIT>", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_64", ";", "else", "if", "(", "Features", "&", "<STR_LIT>", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_32R2", ";", "else", "if", "(", "Features", "&", "<STR_LIT>", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_32", ";", "if", "(", "T", ".", "isArch64Bit", "(", ")", ")", "{", "if", "(", "Features", "&", "<STR_LIT>", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ABI2", ";", "else", "if", "(", "Features", "&", "<STR_LIT>", ")", "{", "EFlags", "|=", "ELF", "::", "EF_MIPS_ABI_O32", ";"], "ground_truth": ["EFlags", "|=", "ELF", "::", "EF_MIPS_32BITMODE", ";"], "File": "MipsTargetStreamer8", "Func": "MipsTargetELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1570, "Length": 128, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "needFP", "(", "false", ")", ",", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "Z80MachineFunctionInfo", "Func": "Z80MachineFunctionInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1571, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "WidePassThru", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mld", "->", "getPassThru", "(", ")", ")", ";", "if", "(", "!", "Mld", "->", "getPassThru", "(", ")", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "assert", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WideVecVT", ")", "&&", "<STR_LIT>", ")", ";", "WidePassThru", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "WidePassThru", ",", "DAG", ".", "getUNDEF", "(", "WideVecVT", ")", ",", "ShuffleVec", ")", ";", "}", "SDValue", "NewMask", ";", "SDValue", "Mask", "=", "Mld", "->", "getMask", "(", ")", ";", "if", "(", "Mask", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "NewMask", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mask", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "for", "(", "unsigned", "i", "=", "NumElems", ";", "i", "!=", "NumElems", "*", "SizeRatio", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "NumElems", "*", "SizeRatio", ";", "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "ShuffleVec", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ISelLowering108", "Func": "combineMaskedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1572, "Length": 235, "Cover_Rate": 0.30283505154639173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lookup_form", "(", "MODE_u32base_index", ",", "type", ")", ")", "{", "if", "(", "type_suffix_ids", "[", "<NUM_LIT>", "]", "==", "NUM_TYPE_SUFFIXES", ")", "{", "gcc_assert", "(", "!", "load_p", ")", ";", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "get_vector_type", "(", "type", ")", ",", "fndecl", ")", ";", "}", "else", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "fndecl", ")", ";", "}", "else", "error_at", "(", "location", ",", "<STR_LIT>", ",", "fndecl", ",", "get_vector_type", "(", "type", ")", ")", ";", "return", "MODE_none", ";", "}", "type_suffix_index", "displacement_type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "displacement_type", "==", "NUM_TYPE_SUFFIXES", ")", "return", "MODE_none", ";", "if", "(", "type_suffixes", "[", "displacement_type", "]", ".", "element_bits", "==", "required_bits", ")", "{", "vector_type_index", "displacement_vector_type", "=", "type_suffixes", "[", "displacement_type", "]", ".", "vector_type", ";", "mode_suffix_index", "mode", "=", "find_mode_suffix", "(", "NUM_VECTOR_TYPES", ",", "displacement_vector_type", ",", "displacement_units", "(", ")", ")", ";", "if", "(", "mode", "!=", "MODE_none", ")", "{", "if", "(", "mode", "==", "MODE_s32offset", "&&", "!", "lookup_form", "(", "mode", ",", "type", ")", "&&", "lookup_form", "(", "MODE_u32offset", ",", "type", ")", ")", "{", "if", "(", "type_suffix_ids", "[", "<NUM_LIT>", "]", "==", "NUM_TYPE_SUFFIXES", ")", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "fndecl", ")", ";", "else", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "fndecl", ")", ";", "return", "MODE_none", ";", "}", "return", "mode", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "resolve_sv_displacement", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1573, "Length": 193, "Cover_Rate": 0.4910941475826972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "GE", ":", "if", "(", "mep_imm4_operand", "(", "op1", ",", "SImode", ")", ")", "break", ";", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "gcc_assert", "(", "mep_expand_setcc_1", "(", "LT", ",", "tmp", ",", "op0", ",", "op1", ")", ")", ";", "code", "=", "EQ", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "EQ", ":", "case", "NE", ":", "if", "(", "!", "mep_reg_or_imm4_operand", "(", "op1", ",", "SImode", ")", ")", "op1", "=", "force_reg", "(", "SImode", ",", "op1", ")", ";", "break", ";", "case", "LE", ":", "case", "GT", ":", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", ")", "{", "op1", "=", "GEN_INT", "(", "INTVAL", "(", "op1", ")", "+", "<NUM_LIT>", ")", ";", "code", "=", "(", "code", "==", "LE", "?", "LT", ":", "GE", ")", ";", "goto", "restart", ";", "}", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "gcc_assert", "(", "mep_expand_setcc_1", "(", "LT", ",", "tmp", ",", "op1", ",", "op0", ")", ")", ";", "code", "=", "(", "code", "==", "LE", "?", "EQ", ":", "NE", ")", ";", "op0", "=", "tmp", ";", "op1", "=", "const0_rtx", ";", "break", ";", "case", "LTU", ":", "if", "(", "op1", "==", "const1_rtx", ")", "{"], "ground_truth": ["code", "=", "EQ", ";"], "File": "mep", "Func": "mep_expand_cbranch", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1574, "Length": 186, "Cover_Rate": 0.36470588235294116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TypeQual", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", ")", "return", "ValueKind", "::", "Pipe", ";", "return", "StringSwitch", "<", "ValueKind", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "<STR_LIT>", ",", "ValueKind", "::", "Sampler", ")", ".", "Case", "(", "<STR_LIT>", ",", "ValueKind", "::", "Queue", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "ValueKind", "::", "Image", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "?", "(", "Ty", "->", "getPointerAddressSpace", "(", ")", "==", "AMDGPUA<ISA_LIT>", ".", "LOCAL_ADDRESS", "?", "ValueKind", "::", "DynamicSharedPointer", ":", "ValueKind", "::", "GlobalBuffer", ")", ":"], "ground_truth": ["ValueKind", "::", "ByValue", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer1", "Func": "getValueKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1575, "Length": 109, "Cover_Rate": 0.8582677165354331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "CUMULATIVE_ARGS", "local_cum", ";", "cumulative_args_t", "local_cum_v", "=", "pack_cumulative_args", "(", "&", "local_cum", ")", ";", "int", "regs_to_push", ";", "cfun", "->", "machine", "->", "uses_anonymous_args", "=", "<NUM_LIT>", ";"], "ground_truth": ["local_cum", "=", "*", "pcum", ";"], "File": "csky", "Func": "csky_setup_incoming_varargs", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1576, "Length": 37, "Cover_Rate": 0.43529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "I", ";", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "getFPReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "KillsSrc", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Reg", ")", ";", "if", "(", "KillsSrc", ")", "{", "moveToTop", "(", "Reg", ",", "I", ")", ";", "if", "(", "StackTop", "==", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "--", "StackTop", ";", "pushReg", "(", "getFPReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "duplicateToTop", "(", "Reg", ",", "getFPReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "I", ")", ";", "}", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint", "Func": "handleOneArgFPRW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1577, "Length": 147, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FPStackOffset", "(", "<NUM_LIT>", ")", ",", "RAStackOffset", "(", "<NUM_LIT>", ")", ",", "HasLoadArgs", "(", "false", ")", ",", "HasStoreVarArgs", "(", "false", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "LiveInFI", "(", ")", "{"], "ground_truth": ["}"], "File": "TeeRISCMachineFunctionInfo", "Func": "TeeRISCMachineFunctionInfo", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1578, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_expand_strlen", "(", "rtx", "out", ",", "rtx", "src", ",", "rtx", "eoschar", ",", "rtx", "align", ")", "{", "rtx", "addr", ",", "scratch1", ",", "scratch2", ",", "scratch3", ",", "scratch4", ";", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">", "<NUM_LIT>", "&&", "!", "TARGET_INLINE_ALL_STRINGOPS", "&&", "!", "optimize_insn_for_size_p", "(", ")", "&&", "(", "!", "CONST_INT_P", "(", "align", ")", "||", "INTVAL", "(", "align", ")", "<", "<NUM_LIT>", ")", ")", "return", "false", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "scratch1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">", "<NUM_LIT>", "&&", "!", "optimize_insn_for_size_p", "(", ")", ")", "{", "emit_move_insn", "(", "out", ",", "addr", ")", ";", "ix86_expand_strlensi_unroll_1", "(", "out", ",", "src", ",", "align", ")", ";", "emit_insn", "(", "ix86_gen_sub3", "(", "out", ",", "out", ",", "addr", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "i3864", "Func": "ix86_expand_strlen", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1579, "Length": 135, "Cover_Rate": 0.5056179775280899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantPools", "->", "emitAll", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1580, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "<ISA_LIT>MCInstLower", "InstLower", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";"], "ground_truth": ["InstLower", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "File": "JVMAsmPrinter", "Func": "EmitInstruction", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1581, "Length": 35, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isStartChunk", "(", "uint64_t", "Chunk", ")", "{", "if", "(", "Chunk", "==", "<NUM_LIT>", "||", "Chunk", "==", "UINT64_MAX", ")", "return", "false", ";", "return", "isMask_64", "(", "~", "Chunk", ")", ";"], "ground_truth": ["}"], "File": "AArch64ExpandPseudoInsts (2)", "Func": "isStartChunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1582, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_bitshuffle_epi64_mask", "(", "__mmask64", "__M", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_vpshufbitqmb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__mmask64", ")", "__M", ")", ";"], "File": "avx512bitalgintrin", "Func": "_mm512_mask_bitshuffle_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1583, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "<ISA_LIT>Operand", "::", "ImmTyR128", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1584, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter1", "Func": "printRegName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1585, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "NarrowVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "||", "NarrowVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "uint64_t", "ShiftImm", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Op", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "ShiftImm", ")", ")", "return", "false", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["SDValue", "Opd0", "=", "Widen", "(", "CurDAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "tryBitfieldExtractOpFromSExt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1586, "Length": 81, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p64_s8", "(", "int8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly64x1_t", ")", "__builtin_neon_vreinterpretdiv8qi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_p64_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1587, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'('", ";", "Expr", "->", "print", "(", "OS", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "')'", ";"], "ground_truth": ["}"], "File": "ARMMCExpr13", "Func": "PrintImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1588, "Length": 50, "Cover_Rate": 0.5376344086021505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int", "TaggedFI", "=", "-", "<NUM_LIT>", ";", "if", "(", "OpIndex", ">=", "<NUM_LIT>", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIndex", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "int", "FI", "=", "MO", ".", "getIndex", "(", ")", ";", "if", "(", "FI", ">=", "<NUM_LIT>", "&&", "FI", "<", "MFI", ".", "getObjectIndexEnd", "(", ")", "&&", "FrameObjects", "[", "FI", "]", ".", "IsValid", ")", "TaggedFI", "=", "FI", ";", "}", "}", "if", "(", "TaggedFI", ">=", "<NUM_LIT>", ")", "GB", ".", "AddMember", "(", "TaggedFI", ")", ";", "else", "GB", ".", "EndCurrentGroup", "(", ")", ";", "}", "GB", ".", "EndCurrentGroup", "(", ")", ";", "}", "const", "<ISA_LIT>FunctionInfo", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "Optional", "<", "int", ">", "TBPI", "=", "AFI", ".", "getTaggedBasePointerIndex", "(", ")", ";", "if", "(", "TBPI", ")", "{", "FrameObjects", "[", "*", "TBPI", "]", ".", "ObjectFirst", "=", "true", ";", "FrameObjects", "[", "*", "TBPI", "]", ".", "GroupFirst", "=", "true", ";", "int", "FirstGroupIndex", "=", "FrameObjects", "[", "*", "TBPI", "]", ".", "GroupIndex", ";", "if", "(", "FirstGroupIndex", ">=", "<NUM_LIT>", ")", "for", "(", "FrameObject", "&", "Object", ":", "FrameObjects", ")", "if", "(", "Object", ".", "GroupIndex", "==", "FirstGroupIndex", ")", "Object", ".", "GroupFirst", "=", "true", ";", "}", "llvm", "::", "stable_sort", "(", "FrameObjects", ",", "FrameObjectCompare", ")", ";", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Obj", ":", "FrameObjects", ")", "{", "if", "(", "!", "Obj", ".", "IsValid", ")", "break", ";", "ObjectsToAllocate", "[", "i", "++", "]", "=", "Obj", ".", "ObjectIndex", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "&", "Obj", ":", "FrameObjects", ")", "{"], "ground_truth": ["if", "(", "!", "Obj", ".", "IsValid", ")", "break", ";"], "File": "AArch64FrameLowering (2)1", "Func": "orderFrameObjects", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1589, "Length": 260, "Cover_Rate": 0.5295315682281059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "isValidIndexedLoad", "(", "LD", ")", ")", "return", "NULL", ";", "MVT", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["Opcode", "=", "<STR_LIT>", ";"], "File": "TLCS900ISelDAGToDAG", "Func": "SelectIndexedLoad", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1590, "Length": 55, "Cover_Rate": 0.4296875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "Shifter", ".", "Val", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "Val", ")", "==", "<STR_LIT>", "&&", "(", "<STR_LIT>", "(", "Val", ")", "==", "<NUM_LIT>", "||", "<STR_LIT>", "(", "Val", ")", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "isAddSubShifter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1591, "Length": 31, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_high_p16", "(", "poly16x8_t", "__a", ")", "{"], "ground_truth": ["__GET_HIGH", "(", "p16", ")", ";"], "File": "arm", "Func": "neon2_vget_high_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1592, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "<STR_LIT>", ">", "(", "ID", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "I32", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "I64", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "F32", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "F64", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V128", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Funcref", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Externref", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Exnref", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Void", ")", ".", "Default", "(", "<STR_LIT>", "::", "Invalid", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser20", "Func": "parseBlockType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1593, "Length": 98, "Cover_Rate": 0.7596899224806202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "TVMSubtarget", "Func": "getFrameLowering", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1594, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "B", ":", "MF", ")", "if", "(", "B", ".", "isReturnBlock", "(", ")", ")", "insertCSRRestoresInBlock", "(", "B", ",", "CSI", ",", "HRI", ")", ";", "for", "(", "auto", "&", "B", ":", "MF", ")", "if", "(", "B", ".", "isReturnBlock", "(", ")", ")", "insertEpilogueInBlock", "(", "B", ")", ";", "for", "(", "auto", "&", "B", ":", "MF", ")", "{", "if", "(", "B", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "*", "RetI", "=", "getReturn", "(", "B", ")", ";", "if", "(", "!", "RetI", "||", "isRestoreCall", "(", "RetI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "for", "(", "auto", "&", "R", ":", "CSI", ")", "RetI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "R", ".", "getReg", "(", ")", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering11", "Func": "emitPrologue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1595, "Length": 119, "Cover_Rate": 0.36728395061728397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "AMDILCFGStructurizer10", "Func": "getBranchZeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1596, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "PatmosDisassembler", "Func": "readInstruction32", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1597, "Length": 44, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_min_epu16", "(", "__mmask16", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pminuw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__M", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_min_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1598, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "File": "PPCAsmBackend11", "Func": "applyFixup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1599, "Length": 43, "Cover_Rate": 0.34959349593495936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "regno2", "=", "regno", "+", "<NUM_LIT>", ";", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "regno2", ")", ")", "==", "<NUM_LIT>", ";", "regno2", "++", ")", ";", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "reg2", "=", "gen_rtx_REG", "(", "SImode", ",", "regno2", ")", ";", "if", "(", "first", ")", "{", "rtx", "insn", ";", "first", "=", "false", ";", "mem1", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "num_regs", ")", ")", ";", "mem2", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "(", "num_regs", "-", "<NUM_LIT>", ")", ")", ")", ";", "tmp0", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "(", "num_regs", ")", ")", ")", ";", "tmp1", "=", "gen_rtx_SET", "(", "mem1", ",", "reg1", ")", ";", "tmp2", "=", "gen_rtx_SET", "(", "mem2", ",", "reg2", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp0", ")", "=", "<NUM_LIT>", ";", "RTX_FRAME_RELATED_P", "(", "tmp1", ")", "=", "<NUM_LIT>", ";", "RTX_FRAME_RELATED_P", "(", "tmp2", ")", "=", "<NUM_LIT>", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "tmp0", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "tmp1", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "tmp2", ";", "insn", "=", "emit_insn", "(", "par", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "dwarf", ")", ";", "}", "else", "{", "mem1", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "i", ")", ")", ";", "mem2", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", ";", "tmp1", "=", "gen_rtx_SET", "(", "mem1", ",", "reg1", ")", ";", "tmp2", "=", "gen_rtx_SET", "(", "mem2", ",", "reg2", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp1", ")", "=", "<NUM_LIT>", ";", "RTX_FRAME_RELATED_P", "(", "tmp2", ")", "=", "<NUM_LIT>", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "tmp1", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "tmp2", ";", "emit_insn", "(", "par", ")", ";", "}", "tmp1", "=", "gen_rtx_SET", "(", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "i", ")", ")", ",", "reg1", ")", ";", "tmp2", "=", "gen_rtx_SET", "(", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", ",", "reg2", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp1", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "tmp2", ")", "=", "<NUM_LIT>", ";"], "File": "arm", "Func": "thumb2_emit_strd_push", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1600, "Length": 403, "Cover_Rate": 0.50375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "unsigned", "SP", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "SP", ",", "PtrVT", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering107", "Func": "LowerSTACKRESTORE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1601, "Length": 53, "Cover_Rate": 0.3212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "HARD_REG_SET", "x", ";", "if", "(", "!", "TARGET_FPU", ")", "{", "COPY_HARD_REG_SET", "(", "x", ",", "reg_class_contents", "[", "(", "int", ")", "FPU_REGS", "]", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "x", ",", "i", ")", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_AC0", ")", "call_used_regs", "[", "AC0_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_UNIX_ASM", ")", "{", "reg_names", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ";"], "ground_truth": ["reg_names", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ";"], "File": "pdp114", "Func": "pdp11_conditional_register_usage", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1602, "Length": 90, "Cover_Rate": 0.7086614173228346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "alignTo", "(", "FlatWorkGroupSize", ",", "getWavefrontSize", "(", "STI", ")", ")", "/", "getWavefrontSize", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1603, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "rs6000_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "<NUM_LIT>", ";", "return", "RS6000_STARTING_FRAME_OFFSET", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_starting_frame_offset", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1604, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccess", "(", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "(", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ":", "true", ";", "}", "return", "true", ";", "}", "if", "(", "VT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "<STR_LIT>", ")", "&&", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "File": "SIISelLowering17", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1605, "Length": 81, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Tok", ".", "getEndLoc", "(", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1606, "Length": 48, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasDotProd", "(", ")", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ExtOpcode", "=", "Op0", ".", "getOpcode", "(", ")", ";", "if", "(", "ExtOpcode", "!=", "<STR_LIT>", "&&", "ExtOpcode", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "Op0VT", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "Op0VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering10", "Func": "performVecReduceAddCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1607, "Length": 91, "Cover_Rate": 0.364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TTIImpl", "::", "TTI", "::", "MemCmpExpansionOptions", "<ISA_LIT>TTIImpl", "::", "enableMemCmpExpansion", "(", "bool", "OptSize", ",", "bool", "IsZeroCmp", ")", "const", "{", "TTI", "::", "MemCmpExpansionOptions", "Options", ";"], "ground_truth": ["if", "(", "ST", "->", "requiresStrictAlign", "(", ")", ")", "{"], "File": "AArch64TargetTransformInfo", "Func": "enableMemCmpExpansion", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1608, "Length": 31, "Cover_Rate": 0.3974358974358974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";"], "ground_truth": ["return", "IsConstantImm", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser16", "Func": "isUImm7Lsb00", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1609, "Length": 29, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Register", "=", "FCRDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "M88kDisassembler", "Func": "decodeFCRRegisterClass", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1610, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "StackVreg", "&", "VR", ":", "Data", ")", "{", "if", "(", "Regs", ".", "empty", "(", ")", ")", "return", ";", "if", "(", "VR", ".", "VirtReg", "==", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ")", "{", "VR", "=", "Regs", ".", "pop_back_val", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "TVMStack", "Func": "fillUnusedRegs", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1611, "Length": 40, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_low_u64", "(", "uint64x2_t", "__a", ")", "{", "return", "(", "uint64x1_t", ")", "__builtin_neon_vget_lowv2di", "(", "(", "int64x2_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vget_low_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1612, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "poly8x16_t", ")", "__builtin_aarch64_tbx4v16qi", "(", "(", "int8x16_t", ")", "r", ",", "__o", ",", "(", "int8x16_t", ")", "idx", ")", ";"], "File": "arm", "Func": "neon3_vqtbx2q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1613, "Length": 57, "Cover_Rate": 0.7808219178082192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "onLParen", "(", ")", "{", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_OR", ":", "case", "IES_AND", ":", "case", "IES_LSHIFT", ":", "case", "IES_RSHIFT", ":", "case", "IES_MULTIPLY", ":", "case", "IES_DIVIDE", ":", "case", "IES_LPAREN", ":", "if", "(", "(", "PrevState", "==", "IES_PLUS", "||", "PrevState", "==", "IES_MINUS", "||", "PrevState", "==", "IES_OR", "||", "PrevState", "==", "IES_AND", "||", "PrevState", "==", "IES_LSHIFT", "||", "PrevState", "==", "IES_RSHIFT", "||", "PrevState", "==", "IES_MULTIPLY", "||", "PrevState", "==", "IES_DIVIDE", "||", "PrevState", "==", "IES_LPAREN", "||", "PrevState", "==", "IES_LBRAC", ")", "&&", "CurrState", "==", "IES_MINUS", ")", "{", "State", "=", "IES_ERROR", ";"], "ground_truth": ["break", ";"], "File": "X86AsmParser (2)1", "Func": "onLParen", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1614, "Length": 105, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepi32_epi8", "(", "__m256i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovdb256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v16qi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_cvtepi32_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1615, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "<ISA_LIT>RegisterInfo", "::", "getPrettyName", "(", "unsigned", "reg", ")", "{", "std", "::", "string", "s", "(", "RegisterDescriptors", "[", "reg", "]", ".", "Name", ")", ";"], "ground_truth": ["return", "s", ";"], "File": "AlphaRegisterInfo", "Func": "getPrettyName", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1616, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "MIB", ".", "addReg", "(", "TRI", "->", "getSubReg", "(", "Reg", ",", "SubIdx", ")", ",", "State", ")", ";"], "ground_truth": ["return", "MIB", ".", "addReg", "(", "Reg", ",", "State", ",", "SubIdx", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "AddDReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1617, "Length": 38, "Cover_Rate": 0.4691358024691358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlueAllocframeStore", ")", "{", "unsigned", "FrameSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "MachineOperand", "&", "MOff", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MOff", ".", "setImm", "(", "MOff", ".", "getImm", "(", ")", "+", "FrameSize", "+", "HEXAGON_LRFP_SIZE", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer34", "Func": "isLegalToPruneDependencies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1618, "Length": 49, "Cover_Rate": 0.392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_shuf_i64x2_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "__imm", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_shuffle_i64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1619, "Length": 32, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "FPGATargetMachine", "Func": "~FPGATargetMachine", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1620, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "else", "RC", "=", "getPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["return", "isSGPRClass", "(", "RC", ")", ";"], "File": "SIRegisterInfo10", "Func": "isSGPRReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1621, "Length": 32, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "temp_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_reg", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "temp_reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "did", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "rl78_force_nonfar_3", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1622, "Length": 75, "Cover_Rate": 0.4573170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Packetizer", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "createR600Packetizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1623, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", "+", "NumBits", "-", "<NUM_LIT>", ",", "OpVT", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", "-", "<NUM_LIT>", ",", "OpVT", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "X86ISelLowering114", "Func": "LowerCTLZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1624, "Length": 108, "Cover_Rate": 0.4462809917355372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CanUseDblLoad", "=", "false", ";", "if", "(", "ContiguousRegs", "&&", "(", "i", "<", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", "{", "unsigned", "SuperRegNext", "=", "uniqueSuperReg", "(", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "SuperRegClass", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "SuperReg", ")", ";", "CanUseDblLoad", "=", "(", "SuperRegNext", "==", "SuperReg", ")", ";", "}", "if", "(", "CanUseDblLoad", ")", "{", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "SuperReg", ",", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "SuperRegClass", ",", "TRI", ")", ";", "MBB", ".", "addLiveIn", "(", "SuperReg", ")", ";", "++", "i", ";", "}", "else", "{", "ContiguousRegs", "=", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering18", "Func": "restoreCalleeSavedRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1625, "Length": 156, "Cover_Rate": 0.5591397849462365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSIGN_EXTEND_VECTOR_INREG", "(", "SDValue", "Op", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "In", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "MVT", "InSVT", "=", "InVT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ">", "InSVT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "SDValue", "Curr", "=", "In", ";", "MVT", "CurrVT", "=", "InVT", ";", "while", "(", "CurrVT", "!=", "VT", "&&", "CurrVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "{", "Curr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CurrVT", ",", "DAG", ".", "getUNDEF", "(", "CurrVT", ")", ",", "Curr", ")", ";", "MVT", "CurrSVT", "=", "<STR_LIT>", "(", "CurrVT", ".", "getScalarSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", ";", "CurrVT", "=", "<STR_LIT>", "(", "CurrSVT", ",", "CurrVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "Curr", "=", "DAG", ".", "getBitcast", "(", "CurrVT", ",", "Curr", ")", ";", "}", "SDValue", "SignExt", "=", "Curr", ";", "if", "(", "CurrVT", "!=", "InVT", ")", "{"], "ground_truth": ["unsigned", "SignExtShift", "=", "CurrVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "InSVT", ".", "getSizeInBits", "(", ")", ";"], "File": "X86ISelLowering149", "Func": "LowerSIGN_EXTEND_VECTOR_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1626, "Length": 274, "Cover_Rate": 0.6447058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes", "(", "MI", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Opc", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "MachineInstr", "&", "CondMI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";"], "ground_truth": ["if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes", "(", "CondMI", ")", ";"], "File": "RISCVInstrInfo11", "Func": "insertBranch", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1627, "Length": 102, "Cover_Rate": 0.4340425531914894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vreinterpretq_f64_f16", "(", "float16x8_t", "__a", ")", "{", "return", "(", "float64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vreinterpretq_f64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1628, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO2", ".", "getImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MO2", ".", "getImm", "(", ")", ";", "}"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter11", "Func": "printAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1629, "Length": 63, "Cover_Rate": 0.7682926829268293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addFPImm", "(", "FPImm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "FastEmitInst_rf", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1630, "Length": 114, "Cover_Rate": 0.6162162162162163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo13", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1631, "Length": 105, "Cover_Rate": 0.603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "reservePrivateMemoryRegs", "(", "const", "TargetMachine", "&", "TM", ",", "MachineFunction", "&", "MF", ",", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ",", "<ISA_LIT>MachineFunctionInfo", "&", "Info", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "bool", "RequiresStackAccess", "=", "HasStackObjects", "||", "MFI", ".", "hasCalls", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "if", "(", "RequiresStackAccess", ")", "{", "unsigned", "PrivateSegmentBufferReg", "=", "Info", ".", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1632, "Length": 159, "Cover_Rate": 0.5426621160409556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "PatmosTargetMachine1", "Func": "createPostMachineScheduler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1633, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", ">", "<NUM_LIT>", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "bool", "Ret", "=", "translateInstruction", "(", "Instr", ",", "Insn", ",", "this", ")", ";", "if", "(", "!", "Ret", ")", "{", "unsigned", "Flags", "=", "<STR_LIT>", ";", "if", "(", "Insn", ".", "hasAdSize", ")", "Flags", "|=", "<STR_LIT>", ";", "if", "(", "!", "Insn", ".", "mandatoryPrefix", ")", "{", "if", "(", "Insn", ".", "hasOpSize", ")", "Flags", "|=", "<STR_LIT>", ";", "if", "(", "Insn", ".", "repeatPrefix", "==", "<NUM_LIT>", ")", "Flags", "|=", "<STR_LIT>", ";", "else", "if", "(", "Insn", ".", "repeatPrefix", "==", "<NUM_LIT>", "&&", "Insn", ".", "opcode", "!=", "<NUM_LIT>", ")", "Flags", "|=", "<STR_LIT>", ";", "if", "(", "Insn", ".", "hasLockPrefix", ")", "Flags", "|=", "<STR_LIT>", ";", "}", "Instr", ".", "setFlags", "(", "Flags", ")", ";", "}", "return", "(", "!", "Ret", ")", "?", "Success", ":", "Fail", ";"], "ground_truth": ["}"], "File": "X86Disassembler (2)2", "Func": "getInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1634, "Length": 127, "Cover_Rate": 0.4205298013245033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "BPFTargetMachine35", "Func": "BPFTargetMachine", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1635, "Length": 86, "Cover_Rate": 0.9885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter2", "Func": "printGlobalOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1636, "Length": 21, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "AARCH64_PARSE_INVALID_ARG", ":", "error", "(", "<STR_LIT>", ",", "str", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_FEATURE", ":", "error", "(", "<STR_LIT>", ",", "str", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "aarch643", "Func": "aarch64_validate_march", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1637, "Length": 36, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunction", "::", "<ISA_LIT>MachineFunction", "(", "const", "MachineFunction", "&", "MF", ")", ":", "Mode", "(", "MF", ".", "getFunction", "(", ")", ")", ",", "IsEntryFunction", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "IsModuleEntryFunction", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "<ISA_LIT>Subtarget", "::", "get", "(", "MF", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "Attribute", "MemBoundAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "MemoryBound", "=", "MemBoundAttr", ".", "getValueAsBool", "(", ")", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["WaveLimiter", "=", "WaveLimitAttr", ".", "getValueAsBool", "(", ")", ";"], "File": "AMDGPUMachineFunction13", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1638, "Length": 123, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "VT", "!=", "<STR_LIT>", ")", "||", "(", "InVT", "!=", "<STR_LIT>", ")", ")", "&&", "(", "(", "VT", "!=", "<STR_LIT>", ")", "||", "(", "InVT", "!=", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "SDValue", "ZeroVec", "=", "getZeroVector", "(", "InVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "bool", "NeedZero", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "OpLo", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";", "SDValue", "OpHi", "=", "getUnpackh", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";", "EVT", "HVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HVT", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HVT", ",", "OpHi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";"], "File": "X86ISelLowering98", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1639, "Length": 207, "Cover_Rate": 0.7366548042704626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MINA32AsmParser", "Func": "parseSetReorderDirective", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1640, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "BPFISelDAGToDAG4", "Func": "SelectAddr", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1641, "Length": 76, "Cover_Rate": 0.34234234234234234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Result", ".", "empty", "(", ")", ")", "Result", "+=", "<STR_LIT>", ";", "if", "(", "SwBits", ".", "count", "(", ")", "==", "<NUM_LIT>", "&&", "SwInfo", "->", "Values", ".", "empty", "(", ")", ")", "{", "Result", "+=", "SwInfo", "->", "Name", ".", "lower", "(", ")", ";", "}", "else", "if", "(", "(", "SwSet", "&", "SwInfo", "->", "Value", ")", "==", "SwInfo", "->", "Default", "&&", "(", "SwInfo", "->", "Options", "&", "OptPrintAlways", ")", "==", "<NUM_LIT>", ")", "{", "SwSet", "&=", "~", "SwInfo", "->", "Value", ";", "}", "else", "{", "if", "(", "SwInfo", "->", "Name", ".", "equals", "(", "<STR_LIT>", ")", ")", "{", "Result", "+=", "'b'", ";", "Result", "+=", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "(", "(", "SwSet", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "to_string", "(", ")", ";", "}", "else", "{", "std", "::", "string", "SwStr", "=", "tryFormatMaskedSwitch", "(", "SwInfo", ",", "SwSet", ",", "NeedGroupName", ")", ";", "if", "(", "NeedGroupName", "||", "SwStr", ".", "empty", "(", ")", ")", "{", "Result", "+=", "SwInfo", "->", "Name", ".", "lower", "(", ")", ";", "Result", "+=", "'='", ";", "}", "if", "(", "!", "SwStr", ".", "empty", "(", ")", ")", "{", "Result", "+=", "SwStr", ";", "}", "else", "Result", "+=", "numToHexStr", "(", "SwSet", "&", "SwInfo", "->", "Value", ")", ";", "}", "}", "SwSet", "&=", "~", "SwInfo", "->", "Value", ";", "}", "else", "{", "bool", "ShallPrint", "=", "SwInfo", "->", "Default", "!=", "<NUM_LIT>", "||", "(", "SwInfo", "->", "Options", "&", "OptPrintAlways", ")", ";"], "ground_truth": ["if", "(", "ShallPrint", "&&", "!", "SwInfo", "->", "Values", ".", "empty", "(", ")", ")", "{"], "File": "InstructionDB", "Func": "buildSwitchSetString", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1642, "Length": 230, "Cover_Rate": 0.3054448871181939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_CAYMAN", ":", "AK", "=", "GK_CAYMAN", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_TURKS", ":", "AK", "=", "GK_TURKS", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX600", ":", "AK", "=", "GK_GFX600", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX601", ":", "AK", "=", "GK_GFX601", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";"], "File": "AMDGPUTargetStreamer", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1643, "Length": 231, "Cover_Rate": 0.4925373134328358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "A15SDOptimizer", "::", "getDPRLaneFromSPR", "(", "unsigned", "SReg", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "DReg", "!=", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "A15SDOptimizer (2)", "Func": "getDPRLaneFromSPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1644, "Length": 36, "Cover_Rate": 0.7659574468085106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VecIntVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "bool", "Is128", "=", "VecIntVT", "==", "<STR_LIT>", ";", "MVT", "VecFloatVT", "=", "Is128", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "VecFloatVT", "!=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "VecIntVT", "==", "<STR_LIT>", "||", "VecIntVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "VecCstLow", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstHigh", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "VecCstShift", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "V", ",", "VecCstShift", ")", ";", "SDValue", "Low", ",", "High", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "MVT", "VecI16VT", "=", "Is128", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "VecCstLowBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstLow", ")", ";", "SDValue", "VecBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "V", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecI16VT", ",", "VecBitcast", ",", "VecCstLowBitcast", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "VecCstHighBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstHigh", ")", ";", "SDValue", "VecShiftBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "HighShift", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecI16VT", ",", "VecShiftBitcast", ",", "VecCstHighBitcast", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "SDValue", "VecCstMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "LowAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "V", ",", "VecCstMask", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "LowAnd", ",", "VecCstLow", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "HighShift", ",", "VecCstHigh", ")", ";", "}"], "ground_truth": ["SDValue", "VecCstFAdd", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "APFloat", "::", "IEEEsingle", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "DL", ",", "VecFloatVT", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lowerUINT_TO_FP_vXi32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1645, "Length": 339, "Cover_Rate": 0.7033195020746889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "target", "->", "MBB", "&&", "<STR_LIT>", ")", ";", "if", "(", "target", "->", "MBB", "!=", "layout_successor", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "PTM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Large", "||", "block", "->", "Region", "==", "target", "->", "Region", ")", "{", "unsigned", "Opc", "=", "block", "->", "Region", "==", "target", "->", "Region", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "fallthrough", ",", "fallthrough", "->", "instr_end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ")", ")", ".", "addMBB", "(", "target", "->", "MBB", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "fallthrough", ",", "fallthrough", "->", "instr_end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "target", "->", "MBB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "fallthrough", ",", "fallthrough", "->", "instr_end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "II", "=", "fallthrough", "->", "end", "(", ")", ";", "--", "II", ";", "unsigned", "cycles", "=", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getDelaySlotCycles", "(", "*", "II", ")", ";", "if", "(", "PTM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLType", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "CFL_NON_DELAYED", "&&", "!", "PII", ".", "hasRegUse", "(", "&", "*", "II", ")", ")", "{", "cycles", "=", "PII", ".", "moveUp", "(", "*", "fallthrough", ",", "II", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "cycles", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "fallthrough", ",", "fallthrough", "->", "instr_end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ")", ";", "NOPsInserted", "++", ";", "}"], "ground_truth": ["FallthroughFixups", "++", ";"], "File": "PatmosFunctionSplitter1", "Func": "fixupFallThrough", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1646, "Length": 294, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabdq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "__builtin_neon_vabdfv4sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vabdq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1647, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "inverted", ";", "switch", "(", "code", ")", "{", "case", "UNORDERED", ":", "case", "UNLT", ":", "case", "UNLE", ":", "case", "UNGT", ":", "case", "UNGE", ":", "case", "UNEQ", ":", "case", "NE", ":", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "if", "(", "!", "can_invert", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "cmp_result_mode", ")", ";", "if", "(", "arm_expand_vector_compare", "(", "tmp", ",", "code", ",", "op0", ",", "op1", ",", "true", ")", ")", "gcc_unreachable", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_NOT", "(", "cmp_result_mode", ",", "tmp", ")", ")", ")", ";", "return", "false", ";", "}", "inverted", "=", "true", ";", "break", ";", "default", ":", "inverted", "=", "false", ";", "break", ";", "}", "switch", "(", "code", ")", "{", "case", "LE", ":", "case", "LT", ":", "if", "(", "op1", "!=", "CONST0_RTX", "(", "cmp_mode", ")", ")", "{", "code", "=", "swap_condition", "(", "code", ")", ";", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "}", "case", "EQ", ":", "case", "GE", ":", "case", "GT", ":", "emit_insn", "(", "gen_neon_vc", "(", "code", ",", "cmp_mode", ",", "target", ",", "op0", ",", "op1", ")", ")", ";", "return", "inverted", ";", "case", "GEU", ":", "case", "GTU", ":", "emit_insn", "(", "gen_neon_vc", "(", "code", ",", "cmp_mode", ",", "target", ",", "op0", ",", "force_reg", "(", "cmp_mode", ",", "op1", ")", ")", ")", ";", "return", "inverted", ";", "case", "LEU", ":", "case", "LTU", ":", "emit_insn", "(", "gen_neon_vc", "(", "swap_condition", "(", "code", ")", ",", "cmp_mode", ",", "target", ",", "force_reg", "(", "cmp_mode", ",", "op1", ")", ",", "op0", ")", ")", ";", "return", "inverted", ";", "case", "LTGT", ":", "case", "ORDERED", ":", "{"], "ground_truth": ["rtx", "gt_res", "=", "gen_reg_rtx", "(", "cmp_result_mode", ")", ";"], "File": "arm1", "Func": "arm_expand_vector_compare", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1648, "Length": 247, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "constexpr", "MCPhysReg", "llvmRegnums", "[", "]", "=", "{", "ALL_REGS", "}", ";", "MCPhysReg", "llvmRegnum", "=", "llvmRegnums", "[", "reg", "]", ";", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "llvmRegnum", ")", ")", ";"], "ground_truth": ["}"], "File": "X86Disassembler (2)2", "Func": "translateRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1649, "Length": 32, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GV", "=", "GA", "->", "resolveAliasedGlobal", "(", "false", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "LowerToTLSGeneralDynamicModel64", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ")", ";", "return", "LowerToTLSGeneralDynamicModel32", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":", "return", "LowerToTLSExecModel", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ",", "model", ",", "Subtarget", "->", "is64Bit", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "unsigned", "char", "OpFlag", "=", "<NUM_LIT>", ";", "unsigned", "WrapperKind", "=", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "PIC32", "=", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ";", "if", "(", "PIC32", ")", "OpFlag", "=", "<STR_LIT>", ";", "else", "OpFlag", "=", "<STR_LIT>", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "PIC32", ")", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Offset", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ",", "<NUM_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering147", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1650, "Length": 360, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "EltType", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "unsigned", "Size", "=", "TD", "->", "getTypeAllocSize", "(", "EltType", ")", ";", "unsigned", "Alignment", "=", "TD", "->", "getPrefTypeAlignment", "(", "EltType", ")", ";", "const", "GlobalVariable", "*", "Var", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "const", "Constant", "*", "Init", "=", "Var", "->", "getInitializer", "(", ")", ";", "int", "FI", "=", "FrameInfo", "->", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "false", ")", ";", "SDValue", "InitPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "<STR_LIT>", ")", ")", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "WorkList", ";", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "DAG", ".", "getEntryNode", "(", ")", "->", "use_begin", "(", ")", ",", "E", "=", "DAG", ".", "getEntryNode", "(", ")", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "WorkList", ".", "push_back", "(", "*", "I", ")", ";", "}", "SDValue", "Chain", "=", "LowerConstantInitializer", "(", "Init", ",", "GV", ",", "InitPtr", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ")", ";", "for", "(", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "WorkList", ".", "begin", "(", ")", ",", "E", "=", "WorkList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "*", "I", ")", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "(", "*", "I", ")", "->", "getOperand", "(", "i", ")", ")", ";", "}", "DAG", ".", "UpdateNodeOperands", "(", "*", "I", ",", "Ops", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getZExtOrTrunc", "(", "InitPtr", ",", "SDLoc", "(", "Op", ")", ",", "getPointerTy", "(", "<STR_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering88", "Func": "LowerGlobalAddress", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1651, "Length": 299, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Opcode", ";", "if", "(", "is32Bit", "(", "VT", ")", ")", "{", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "Op1", ")", ">", "<NUM_LIT>", ")", "{", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op1", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "Ops", "[", "<NUM_LIT>", "]", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerSDIVREM", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1652, "Length": 81, "Cover_Rate": 0.4550561797752809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["}"], "File": "BPFFrameLowering6", "Func": "emitPrologue", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1653, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CUReg", "==", "-", "<NUM_LIT>", ")", "return", "~", "<NUM_LIT>", ";", "SavedRegs", "[", "i", "]", "=", "CUReg", ";", "}", "std", "::", "swap", "(", "SavedRegs", "[", "<NUM_LIT>", "]", ",", "SavedRegs", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "SavedRegs", "[", "<NUM_LIT>", "]", ",", "SavedRegs", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "SavedRegs", "[", "<NUM_LIT>", "]", ",", "SavedRegs", "[", "<NUM_LIT>", "]", ")", ";", "uint32_t", "RenumRegs", "[", "CU_NUM_SAVED_REGS", "]", ";", "for", "(", "unsigned", "i", "=", "CU_NUM_SAVED_REGS", "-", "RegCount", ";", "i", "<", "CU_NUM_SAVED_REGS", ";", "++", "i", ")", "{", "unsigned", "Countless", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "CU_NUM_SAVED_REGS", "-", "RegCount", ";", "j", "<", "i", ";", "++", "j", ")", "if", "(", "SavedRegs", "[", "j", "]", "<", "SavedRegs", "[", "i", "]", ")", "++", "Countless", ";"], "File": "X86FrameLowering (2)1", "Func": "encodeCompactUnwindRegistersWithoutFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1654, "Length": 123, "Cover_Rate": 0.3228346456692913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "parser", ",", "const", "MCInstrInfo", "&", "MII", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "sti", ")", ",", "Parser", "(", "parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser11", "Func": "SystemZAsmParser", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1655, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "selectMergeValues", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "VReg2", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1656, "Length": 165, "Cover_Rate": 0.6846473029045643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Directive", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "PPCSubtarget62", "Func": "needsAggressiveScheduling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1657, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "if", "(", "isVectorElementSwap", "(", "ShuffleMask", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", "}", ";", "SDValue", "ESLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["DCI", ".", "CombineTo", "(", "N", ",", "ESLoad", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "combineVECTOR_SHUFFLE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1658, "Length": 132, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "LoadA", "=", "cast", "<", "LoadSDNode", ">", "(", "StoreA", "->", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", "-", "I", ")", ")", ";", "auto", "*", "LoadB", "=", "cast", "<", "LoadSDNode", ">", "(", "StoreA", "->", "getValue", "(", ")", ".", "getOperand", "(", "I", ")", ")", ";"], "ground_truth": ["return", "!", "LoadA", "->", "isVolatile", "(", ")", "&&", "LoadA", "->", "getMemoryVT", "(", ")", "==", "LoadB", "->", "getMemoryVT", "(", ")", "&&", "canUseBlockOperation", "(", "StoreA", ",", "LoadB", ")", ";"], "File": "SystemZISelDAGToDAG2", "Func": "storeLoadCanUseBlockBinary", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1659, "Length": 71, "Cover_Rate": 0.7244897959183674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isShifter", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "ST", "=", "<STR_LIT>", "(", "Shifter", ".", "Val", ")", ";", "if", "(", "ST", "!=", "<STR_LIT>", ")", "return", "false", ";", "uint64_t", "Val", "=", "<STR_LIT>", "(", "Shifter", ".", "Val", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "isMovImm32Shifter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1660, "Length": 50, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":", "case", "ThunderXT83", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "TSV110", ":"], "ground_truth": ["CacheLineSize", "=", "<NUM_LIT>", ";"], "File": "AArch64Subtarget34", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1661, "Length": 169, "Cover_Rate": 0.5314465408805031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_loadl_epi64", "(", "__m128i_u", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "_mm_set_epi64", "(", "(", "__m64", ")", "<NUM_LIT>", ",", "*", "(", "__m64_u", "*", ")", "__P", ")", ";"], "File": "emmintrin", "Func": "_mm_loadl_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1662, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1663, "Length": 40, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "TOYInstPrinter", "Func": "printInst", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1664, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "KnownUndef", "[", "i", "]", ")", "Mask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "else", "if", "(", "KnownZero", "[", "i", "]", ")", "Mask", "[", "i", "]", "=", "SM_SentinelZero", ";"], "ground_truth": ["}"], "File": "X86ISelLowering186", "Func": "resolveTargetShuffleFromZeroables", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1665, "Length": 45, "Cover_Rate": 0.45918367346938777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "Ty", "=", "cast", "<", "PointerType", ">", "(", "Ld", "->", "getPointerOperandType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ";", "if", "(", "!", "IntTy", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "IntTy", "->", "getBitWidth", "(", ")", "==", "<ISA_LIT>CodeGenPrepare", "::", "TypeSize", ";"], "File": "ARMCodeGenPrepare", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1666, "Length": 75, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "low", ",", "high", ";", "gcc_assert", "(", "GET_CODE", "(", "value", ")", "==", "CONST_DOUBLE", ")", ";", "low", "=", "CONST_DOUBLE_LOW", "(", "value", ")", ";", "high", "=", "CONST_DOUBLE_HIGH", "(", "value", ")", ";", "if", "(", "low", "&", "<NUM_LIT>", ")", "{", "return", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "low", "<=", "<NUM_LIT>", "&&", "high", "==", "<NUM_LIT>", ")", "||", "(", "(", "(", "low", "&", "-", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "-", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "&&", "high", "==", "-", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "arc3", "Func": "arc_double_limm_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1667, "Length": 83, "Cover_Rate": 0.7904761904761904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InsertWaitcnts", "::", "countNumBottomBlocks", "(", "const", "MachineLoop", "*", "Loop", ")", "{", "unsigned", "Count", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "Loop", "->", "blocks", "(", ")", ")", "{", "if", "(", "MBB", "->", "isSuccessor", "(", "Loop", "->", "getHeader", "(", ")", ")", ")", "{", "Count", "++", ";", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts12", "Func": "countNumBottomBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1668, "Length": 48, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getBranchPredTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SparcMCCodeEmitter14", "Func": "getBranchPredTargetOpValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1669, "Length": 92, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameIndexSDNode", "*", "FINode", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";", "unsigned", "FrameIndex", "=", "FINode", "->", "getIndex", "(", ")", ";", "uint64_t", "MaxGPUAlloc", "=", "UINT64_C", "(", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", ";"], "ground_truth": ["uint64_t", "MinGranularity", "=", "<NUM_LIT>", ";"], "File": "SIISelLowering101", "Func": "LowerFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1670, "Length": 40, "Cover_Rate": 0.31496062992125984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", "=", "<NUM_LIT>", ")", "const", "override", "{", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVRegisterInfo", "Func": "getPointerRegClass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1671, "Length": 23, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";"], "ground_truth": ["LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";"], "File": "ARMELFStreamer15", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1672, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dst_regnum", "==", "STACK_POINTER_REGNUM", ")", "return", "!", "TARGET_WINDOWED_ABI", "||", "(", "mode", "==", "SImode", "&&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "&&", "!", "ACC_REG_P", "(", "xt_true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ";"], "ground_truth": ["if", "(", "!", "ACC_REG_P", "(", "dst_regnum", ")", ")", "return", "true", ";"], "File": "xtensa", "Func": "xtensa_valid_move", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1673, "Length": 49, "Cover_Rate": 0.35507246376811596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser18", "Func": "print", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1674, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmulhq_s32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulhq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1675, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "OldB", "->", "succ_begin", "(", ")", ",", "E", "=", "OldB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "SB", "=", "*", "I", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "P", ",", "N", "=", "SB", "->", "getFirstNonPHI", "(", ")", ";"], "File": "HexagonEarlyIfConv (2)", "Func": "replacePhiEdges", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1676, "Length": 47, "Cover_Rate": 0.36153846153846153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONSTANTPOOL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";"], "File": "SparcISelLowering22", "Func": "LowerOperation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1677, "Length": 84, "Cover_Rate": 0.46408839779005523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "init_machine_status", "=", "moxie_init_machine_status", ";", "target_flags", "|=", "MASK_HAS_MULX", ";"], "ground_truth": ["}"], "File": "moxie", "Func": "moxie_option_override", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1678, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpId", "=", "(", "Val", "&", "OP_MASK_", ")", ">>", "OP_SHIFT_", ";"], "ground_truth": ["StreamId", "=", "(", "Val", "&", "STREAM_ID_MASK_", ")", ">>", "STREAM_ID_SHIFT_", ";"], "File": "AMDGPUBaseInfo1", "Func": "decodeMsg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1679, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "<STR_LIT>", ")", "{", "const", "int", "AmortizationCost", "=", "<NUM_LIT>", ";", "static", "const", "TypeConversionCostTblEntry", "<", "<STR_LIT>", ">", "VectorSelectTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo12", "Func": "getCmpSelInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1680, "Length": 95, "Cover_Rate": 0.3815261044176707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BaseType", "==", "RegBase", ")", "{", "cerr", "<<", "<STR_LIT>", ";", "if", "(", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "Base", ".", "Reg", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "else", "cerr", "<<", "<STR_LIT>", ";", "cerr", "<<", "'\\n'", ";", "}", "else", "{", "cerr", "<<", "<STR_LIT>", "<<", "Base", ".", "FrameIndex", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG19", "Func": "dump", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1681, "Length": 58, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vcgtuv16qi", "(", "(", "int8x16_t", ")", "__b", ",", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcltq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1682, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCheriReg", "(", ")", "const", "{", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_Cheri", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ClassID", "=", "<STR_LIT>", ";"], "ground_truth": ["assert", "(", "RegIdx", ".", "RealRegister", "==", "<STR_LIT>", "||", "(", "RegIdx", ".", "RealRegister", ">=", "<STR_LIT>", "&&", "RegIdx", ".", "RealRegister", "<=", "<STR_LIT>", ")", ")", ";"], "File": "MipsAsmParser47", "Func": "getCheriReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1683, "Length": 51, "Cover_Rate": 0.5930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpleq_n_f32", "(", "float32x4_t", "__a", ",", "float32_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpleq_n_fv4sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpleq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1684, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r0", ",", "x0", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_VECTOR_NUNITS", "(", "x", ")", ";", "i", "++", ")", "{", "xi", "=", "CONST_VECTOR_ELT", "(", "x", ",", "i", ")", ";", "if", "(", "!", "CONST_DOUBLE_P", "(", "xi", ")", ")", "return", "false", ";"], "ground_truth": ["REAL_VALUE_FROM_CONST_DOUBLE", "(", "ri", ",", "xi", ")", ";"], "File": "aarch642", "Func": "aarch64_vect_float_const_representable_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1685, "Length": 51, "Cover_Rate": 0.3923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SparcRegisterInfo8", "Func": "getFrameRegister", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1686, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNo", ";", "assert", "(", "FIOperandNo", "!=", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "unsigned", "OffsetOperandNo", "=", "(", "FIOperandNo", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetInstrInfo", "::", "INLINEASM", ")", "OffsetOperandNo", "=", "FIOperandNo", "-", "<NUM_LIT>", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "getIndex", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "FPSI", "&&", "FrameIndex", "==", "FPSI", "&&", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", ")", "{", "lowerDynamicAlloc", "(", "II", ",", "SPAdj", ",", "RS", ")", ";", "return", ";", "}", "if", "(", "EnableRegisterScavenging", ")", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRSpilling", "(", "II", ",", "FrameIndex", ",", "SPAdj", ",", "RS", ")", ";", "return", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "ChangeToRegister", "(", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "false", ")", ";", "bool", "isIXAddr", "=", "false", ";", "switch", "(", "OpC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "isIXAddr", "=", "true", ";", "break", ";", "}", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "if", "(", "!", "isIXAddr", ")", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "else", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ";", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "isInt16", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "isIXAddr", ")", "Offset", ">>=", "<NUM_LIT>", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "unsigned", "SReg", ";", "if", "(", "EnableRegisterScavenging", ")", "SReg", "=", "findScratchRegister", "(", "II", ",", "RS", ",", "&", "<STR_LIT>", ",", "SPAdj", ")", ";", "else", "SReg", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SReg", ")", ".", "addImm", "(", "Offset", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SReg", ")", ".", "addReg", "(", "SReg", ",", "false", ",", "false", ",", "true", ")", ".", "addImm", "(", "Offset", ")", ";", "unsigned", "OperandBase", ";", "if", "(", "OpC", "!=", "TargetInstrInfo", "::", "INLINEASM", ")", "{", "assert", "(", "ImmToIdxMap", ".", "count", "(", "OpC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewOpcode", "=", "ImmToIdxMap", ".", "find", "(", "OpC", ")", "->", "second", ";"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpcode", ")", ")", ";"], "File": "PPCRegisterInfo62", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1687, "Length": 443, "Cover_Rate": 0.729818780889621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "ExpandADDSUB", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";"], "File": "XCoreISelLowering43", "Func": "LowerOperation", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1688, "Length": 117, "Cover_Rate": 0.582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isU4Imm", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "RISCVAsmParser (2)1", "Func": "isU4Imm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1689, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", ";", "default", ":", "break", ";", "}", "assert", "(", "!", "MI", ".", "mayLoad", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", ";", "auto", "&", "TargetOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "OldTargetReg", "=", "TargetOp", ".", "getReg", "(", ")", ";"], "File": "X86SpeculativeLoadHardening", "Func": "hardenIndirectCallOrJumpInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1690, "Length": 58, "Cover_Rate": 0.3493975903614458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CmpConstants", "(", "unsigned", "CmpOpcode", ",", "unsigned", "FlagsOpcode", ",", "unsigned", "OpRegBank", ",", "unsigned", "OpSize", ")", ":", "ComparisonOpcode", "(", "CmpOpcode", ")", ",", "ReadFlagsOpcode", "(", "FlagsOpcode", ")", ",", "OperandRegBankID", "(", "OpRegBank", ")", ",", "OperandSize", "(", "OpSize", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "CmpConstants", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1691, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_x", "(", "uint32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vcvtq_x_f32_u32", "(", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1692, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_storeu_pd", "(", "__PL", ",", "_mm256_castpd256_pd128", "(", "__A", ")", ")", ";"], "ground_truth": ["_mm_storeu_pd", "(", "__PH", ",", "_mm256_extractf128_pd", "(", "__A", ",", "<NUM_LIT>", ")", ")", ";"], "File": "avxintrin", "Func": "_mm256_storeu2_m128d", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1693, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtVSTwbFixed", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser", "Func": "cvtVSTwbFixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1694, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frv_packet", ".", "num_insns", ">", "<NUM_LIT>", "&&", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_MODE", "(", "insn", ")", "==", "TImode", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "COND_EXEC", ")", "return", "false", ";", "if", "(", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SETLO", ")", "if", "(", "frv_registers_conflict_p", "(", "PATTERN", "(", "insn", ")", ")", ")", "return", "false", ";", "return", "state_transition", "(", "frv_packet", ".", "dfa_state", ",", "insn", ")", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_pack_insn_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1695, "Length": 70, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "*", "TLSBaseAddrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "++", "MachineBasicBlock", "::", "iterator", "(", "I", ")", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "TLSBaseAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Copy", ";"], "File": "AArch64CleanupLocalDynamicTLSPass", "Func": "setRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1696, "Length": 84, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "const", "MCExpr", "*", "HiSym", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_HI", ",", "MCSymbolRefExpr", "::", "create", "(", "<STR_LIT>", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "MCA", ".", "getContext", "(", ")", ")", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "HiSym", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "TmpInst", ".", "clear", "(", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "const", "MCExpr", "*", "LoSym", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_LO", ",", "MCSymbolRefExpr", "::", "create", "(", "<STR_LIT>", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "MCA", ".", "getContext", "(", ")", ")", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "LoSym", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "TmpInst", ".", "clear", "(", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNo", ")", ")", ";"], "ground_truth": ["getStreamer", "(", ")", ".", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";"], "File": "MipsTargetStreamer1", "Func": "emitDirectiveCpLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1697, "Length": 229, "Cover_Rate": 0.6835820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NoAutoPaddingScope", "(", "MCStreamer", "&", "OS", ")", ":", "OS", "(", "OS", ")", ",", "OldAllowAutoPadding", "(", "OS", ".", "getAllowAutoPadding", "(", ")", ")", "{"], "ground_truth": ["changeAndComment", "(", "false", ")", ";"], "File": "X86MCInstLower10", "Func": "NoAutoPaddingScope", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1698, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Instr", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", "}", ",", "{", "}", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Instr", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "MOSInstructionSelector", "Func": "selectAddr", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1699, "Length": 59, "Cover_Rate": 0.7108433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "eltVT", "=", "vecVT", ".", "getVectorElementType", "(", ")", ";", "SDNode", "*", "bvNode", "=", "build_vec", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "bvNode", "->", "getDebugLoc", "(", ")", ";", "if", "(", "(", "(", "vecVT", "==", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", ")", "||", "(", "(", "vecVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", ")", ")", "||", "(", "(", "vecVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", ")", ")", ")", "return", "Select", "(", "build_vec", ")", ";", "std", "::", "vector", "<", "Constant", "*", ">", "CV", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "build_vec", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "build_vec", ".", "getOperand", "(", "i", ")", ")", ";", "CV", ".", "push_back", "(", "const_cast", "<", "ConstantInt", "*", ">", "(", "V", "->", "getConstantIntValue", "(", ")", ")", ")", ";", "}", "Constant", "*", "CP", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";"], "ground_truth": ["SDValue", "CPIdx", "=", "CurDAG", "->", "getConstantPool", "(", "CP", ",", "<ISA_LIT>tli", ".", "getPointerTy", "(", ")", ")", ";"], "File": "SPUISelDAGToDAG3", "Func": "emitBuildVector", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1700, "Length": 297, "Cover_Rate": 0.7037914691943128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitInstruction", "(", "Directive", ")", ";", "}", "else", "{", "MCInstLowering", ".", "LowerUnalignedLoadStore", "(", "MI", ",", "MCInsts", ")", ";", "for", "(", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "MCInsts", ".", "begin", "(", ")", ";", "I", "!=", "MCInsts", ".", "end", "(", ")", ";", "++", "I", ")", "OutStreamer", ".", "EmitInstruction", "(", "*", "I", ")", ";", "}", "return", ";", "}", "if", "(", "!", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "MCInstLowering", ".", "LowerCPLOAD", "(", "MI", ",", "MCInsts", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "MCInstLowering", ".", "LowerCPRESTORE", "(", "MI", ",", "MCInsts", ")", ";", "if", "(", "!", "MCInsts", ".", "empty", "(", ")", ")", "{", "for", "(", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "MCInsts", ".", "begin", "(", ")", ";", "I", "!=", "MCInsts", ".", "end", "(", ")", ";", "++", "I", ")", "OutStreamer", ".", "EmitInstruction", "(", "*", "I", ")", ";", "return", ";", "}", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "MCInstLowering", ".", "LowerSETGP01", "(", "MI", ",", "MCInsts", ")", ";", "for", "(", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "MCInsts", ".", "begin", "(", ")", ";", "I", "!=", "MCInsts", ".", "end", "(", ")", ";", "++", "I", ")", "OutStreamer", ".", "EmitInstruction", "(", "*", "I", ")", ";", "return", ";", "}", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst0", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter100", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1701, "Length": 216, "Cover_Rate": 0.579088471849866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "Operands", ",", "VR128Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser1", "Func": "parseVR128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1702, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo", "Func": "loadRegFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1703, "Length": 70, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>_APCS_Custom_f64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "<STR_LIT>", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "i", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1704, "Length": 115, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "aarch64_emit_mult", "(", "rtx", "dst", ",", "rtx", "ptrue", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "if", "(", "ptrue", ")", "emit_insn", "(", "gen_aarch64_pred", "(", "UNSPEC_COND_FMUL", ",", "GET_MODE", "(", "dst", ")", ",", "dst", ",", "ptrue", ",", "src1", ",", "src2", ",", "gen_int_mode", "(", "SVE_RELAXED_GP", ",", "SImode", ")", ")", ")", ";"], "ground_truth": ["else", "emit_set_insn", "(", "dst", ",", "gen_rtx_MULT", "(", "GET_MODE", "(", "dst", ")", ",", "src1", ",", "src2", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_emit_mult", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1705, "Length": 67, "Cover_Rate": 0.9852941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_neon_vnegv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vnegq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1706, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfo", "<", "MandarinELFMCAsmInfo", ">", "X", "(", "TheMandarinTarget", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheMandarinTarget", ",", "createMandarinMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheMandarinTarget", ",", "createMandarinMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheMandarinTarget", ",", "createMandarinMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheMandarinTarget", ",", "createMandarinMCSubtargetInfo", ")", ";"], "ground_truth": ["}"], "File": "MandarinMCTargetDesc", "Func": "LLVMInitializeMandarinTargetMC", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1707, "Length": 46, "Cover_Rate": 0.9019607843137255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEInstrInfo", "::", "expandPseudoMFHiLo", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "NewOpc", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo", "Func": "expandPseudoMFHiLo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1708, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "DsmReg", "(", "RegName", "a", ")", "{", "switch", "(", "a", ")", "{", "case", "RegName", "::", "a0", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "a0l", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "a0h", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "a0e", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "a1", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "a1l", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "a1h", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "a1e", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "b0", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "b0l", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "b0h", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "b0e", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "b1", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "b1l", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "b1h", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "b1e", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "r0", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "r1", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "r2", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "r3", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "r4", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "r5", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "r6", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "r7", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "ar0", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "ar1", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "arp0", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "arp1", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "arp2", ":", "return", "<STR_LIT>", ";", "case", "RegName", "::", "arp3", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "RegName", "::", "stt0", ":"], "File": "disassembler", "Func": "DsmReg", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1709, "Length": 259, "Cover_Rate": 0.6240963855421687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "byte_mode_size", ";", "dst", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "dstmem", ",", "<NUM_LIT>", ")", ")", ";", "value4doubleword", "=", "nds32_gen_dup_8_byte_to_double_word_value", "(", "value", ")", ";", "byte_mode_size", "=", "emit_setmem_doubleword_loop", "(", "dst", ",", "size", ",", "value4doubleword", ")", ";"], "ground_truth": ["value4byte", "=", "simplify_gen_subreg", "(", "QImode", ",", "value4doubleword", ",", "DImode", ",", "subreg_lowpart_offset", "(", "QImode", ",", "DImode", ")", ")", ";"], "File": "nds32-memory-manipulation", "Func": "nds32_expand_setmem_loop", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1710, "Length": 53, "Cover_Rate": 0.5824175824175825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DefAdj", "=", "<NUM_LIT>", ";", "if", "(", "DefMI", "->", "isBundle", "(", ")", ")", "{", "DefMI", "=", "getBundledDefMI", "(", "&", "getRegisterInfo", "(", ")", ",", "DefMI", ",", "Reg", ",", "DefIdx", ",", "DefAdj", ")", ";", "DefMCID", "=", "&", "DefMI", "->", "getDesc", "(", ")", ";", "}", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", "||", "DefMI", "->", "isInsertSubreg", "(", ")", "||", "DefMI", "->", "isRegSequence", "(", ")", "||", "DefMI", "->", "isImplicitDef", "(", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "unsigned", "UseAdj", "=", "<NUM_LIT>", ";", "if", "(", "UseMI", "->", "isBundle", "(", ")", ")", "{", "unsigned", "NewUseIdx", ";", "const", "MachineInstr", "*", "NewUseMI", "=", "getBundledUseMI", "(", "&", "getRegisterInfo", "(", ")", ",", "UseMI", ",", "Reg", ",", "NewUseIdx", ",", "UseAdj", ")", ";", "if", "(", "!", "NewUseMI", ")", "return", "-", "<NUM_LIT>", ";", "UseMI", "=", "NewUseMI", ";", "UseIdx", "=", "NewUseIdx", ";", "UseMCID", "=", "&", "UseMI", "->", "getDesc", "(", ")", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "Subtarget", ".", "isLikeA9", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "UseMI", "->", "isBranch", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Latency", "=", "getInstrLatency", "(", "ItinData", ",", "DefMI", ")", ";", "if", "(", "Latency", ">", "<NUM_LIT>", "&&", "Subtarget", ".", "isThumb2", "(", ")", ")", "{", "const", "MachineFunction", "*", "MF", "=", "DefMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "OptimizeForSize", ")", ")", "--", "Latency", ";", "}", "return", "Latency", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo101", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1711, "Length": 244, "Cover_Rate": 0.505175983436853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "SETFOpc", ")", "{", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "LHS", ",", "RHS", ",", "VT", ",", "I", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "unsigned", "FlagReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FlagReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FlagReg1", ")", ".", "addImm", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FlagReg2", ")", ".", "addImm", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FlagReg1", ")", ".", "addReg", "(", "FlagReg2", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "<STR_LIT>", "CC", ";", "bool", "SwapArgs", ";", "std", "::", "tie", "(", "CC", ",", "SwapArgs", ")", "=", "<STR_LIT>", "(", "Predicate", ")", ";", "assert", "(", "CC", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";"], "File": "X86FastISel102", "Func": "X86SelectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1712, "Length": 244, "Cover_Rate": 0.37538461538461537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "IF_THEN_ELSE", "&&", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", "||", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const1_rtx", ")", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "arm_select_dominance_cc_mode", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "arm_select_dominance_cc_mode", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "DOM_CC_X_AND_Y", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "IOR", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "COMPARISON_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "arm_select_dominance_cc_mode", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "DOM_CC_X_OR_Y", ")", ";", "if", "(", "TARGET_THUMB", "&&", "GET_MODE", "(", "x", ")", "==", "SImode", "&&", "(", "op", "==", "EQ", "||", "op", "==", "NE", ")", "&&", "(", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTRACT", ")", ")", "return", "CC_Nmode", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", "&&", "y", "==", "const0_rtx", "&&", "(", "op", "==", "EQ", "||", "op", "==", "NE", "||", "op", "==", "LT", "||", "op", "==", "GE", ")", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "||", "GET_CODE", "(", "x", ")", "==", "MINUS", "||", "GET_CODE", "(", "x", ")", "==", "AND", "||", "GET_CODE", "(", "x", ")", "==", "IOR", "||", "GET_CODE", "(", "x", ")", "==", "XOR", "||", "GET_CODE", "(", "x", ")", "==", "MULT", "||", "GET_CODE", "(", "x", ")", "==", "NOT", "||", "GET_CODE", "(", "x", ")", "==", "NEG", "||", "GET_CODE", "(", "x", ")", "==", "LSHIFTRT", "||", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "x", ")", "==", "ASHIFTRT", "||", "GET_CODE", "(", "x", ")", "==", "ROTATERT", "||", "(", "TARGET_ARM", "&&", "GET_CODE", "(", "x", ")", "==", "ZERO_EXTRACT", ")", ")", ")", "return", "CC_NOOVmode", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "QImode", "&&", "(", "op", "==", "EQ", "||", "op", "==", "NE", ")", ")", "return", "CC_Zmode", ";", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", "&&", "(", "op", "==", "LTU", "||", "op", "==", "GEU", ")", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "(", "rtx_equal_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "y", ")", "||", "rtx_equal_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "y", ")", ")", ")", "return", "CC_Cmode", ";", "return", "CCmode", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "arm_select_cc_mode", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1713, "Length": 420, "Cover_Rate": 0.5785123966942148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "}", "}", "else", "{", "Register", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "Register", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "<NUM_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc3", ")", ".", "addImm", "(", "Rsrc23", ">>", "<NUM_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "if", "(", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", "{", "assert", "(", "PreloadedScratchRsrcReg", ")", ";", "if", "(", "ScratchRsrcReg", "!=", "PreloadedScratchRsrcReg", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "PreloadedScratchRsrcReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "SIFrameLowering30", "Func": "emitEntryFunctionScratchRsrcRegSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1714, "Length": 321, "Cover_Rate": 0.36727688787185353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mulhi_epu16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmulhuw128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_mulhi_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1715, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCSubRegIterator", "SubRegIt", "(", "Reg", ",", "MCRegInfo", ",", "true", ")", ";", "SubRegIt", ".", "isValid", "(", ")", ";", "++", "SubRegIt", ")", "{", "unsigned", "CurrentSubReg", "=", "*", "SubRegIt", ";", "unsigned", "EncVal", "=", "MCRegInfo", "->", "getEncodingValue", "(", "CurrentSubReg", ")", ";", "Value", "|=", "<NUM_LIT>", "<<", "EncVal", ";", "if", "(", "GPR32RegClass", "->", "contains", "(", "CurrentSubReg", ")", "||", "GPR64RegClass", "->", "contains", "(", "CurrentSubReg", ")", ")", "ri_gprmask", "|=", "Value", ";"], "ground_truth": ["else", "if", "(", "COP0RegClass", "->", "contains", "(", "CurrentSubReg", ")", ")", "ri_cprmask", "[", "<NUM_LIT>", "]", "|=", "Value", ";"], "File": "MipsOptionRecord1", "Func": "SetPhysRegUsed", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1716, "Length": 81, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon4_vuzpq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1717, "Length": 54, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Sum", "=", "<NUM_LIT>", ";", "for", "(", "int", "Idx", ":", "Mask", ")", "{", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "Sum", "+=", "Idx", ";", "}", "int", "N", "=", "Mask", ".", "size", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", "*", "Sum", "==", "N", "*", "(", "N", "-", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "isPermutation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1718, "Length": 50, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1719, "Length": 115, "Cover_Rate": 0.8582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeZeroMoveLowMask", "(", "unsigned", "NumElts", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "++", ")", "ShuffleMask", ".", "push_back", "(", "SM_SentinelZero", ")", ";"], "File": "X86ShuffleDecode10", "Func": "DecodeZeroMoveLowMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1720, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "int", "TagOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDNode", "*", "N1", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";"], "ground_truth": ["SDNode", "*", "N2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "{", "SDValue", "(", "N1", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectTagP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1721, "Length": 88, "Cover_Rate": 0.4512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveArrayAI", ";", "CInfo", ".", "Metadata", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "if", "(", "!", "CInfo", ".", "Metadata", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CInfo", ".", "AccessIndex", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "CInfo", ".", "Base", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "CInfo", ".", "RecordAlignment", "=", "DL", "->", "getABITypeAlign", "(", "CInfo", ".", "Base", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveUnionAI", ";", "CInfo", ".", "Metadata", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "if", "(", "!", "CInfo", ".", "Metadata", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CInfo", ".", "AccessIndex", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "CInfo", ".", "Base", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "CInfo", ".", "RecordAlignment", "=", "DL", "->", "getABITypeAlign", "(", "CInfo", ".", "Base", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveStructAI", ";", "CInfo", ".", "Metadata", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "if", "(", "!", "CInfo", ".", "Metadata", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "CInfo", ".", "AccessIndex", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "CInfo", ".", "Base", "=", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "CInfo", ".", "RecordAlignment", "=", "DL", "->", "getABITypeAlign", "(", "CInfo", ".", "Base", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "CInfo", ".", "Kind", "=", "<ISA_LIT>PreserveFieldInfoAI", ";", "CInfo", ".", "Metadata", "=", "nullptr", ";", "uint64_t", "InfoKind", "=", "getConstant", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "InfoKind", ">=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "BPFAbstractMemberAccess5", "Func": "IsPreserveDIAccessIndexCall", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1722, "Length": 335, "Cover_Rate": 0.8395989974937343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Opcodes", "=", "getMFHiLoOpc", "(", "Src", ")", ";", "if", "(", "!", "Opcodes", ".", "first", ")", "return", "false", ";"], "ground_truth": ["return", "expandCopyACC", "(", "MBB", ",", "I", ",", "Opcodes", ".", "first", ",", "Opcodes", ".", "second", ")", ";"], "File": "MipsSEFrameLowering", "Func": "expandCopy", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1723, "Length": 55, "Cover_Rate": 0.7971014492753623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "HexagonRemoveSZExtArgs1", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1724, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "getGlobalBaseReg", "(", "bool", "IsForTls", ")", "{"], "ground_truth": ["Register", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", "*", "MF", ",", "IsForTls", ")", ";"], "File": "MipsISelDAGToDAG36", "Func": "getGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1725, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "HexagonSplitDouble", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1726, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "genConstMult", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "C", "->", "getAPIntValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "TL", "->", "getScalarShiftAmountTy", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ")", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering41", "Func": "performMULCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1727, "Length": 49, "Cover_Rate": 0.34507042253521125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", ">=", "LOC_REG", "(", "<NUM_LIT>", ")", "&&", "regno", "<", "LOC_REG", "(", "<NUM_LIT>", "-", "frame_pointer_needed", ")", "&&", "current_frame_info", ".", "n_local_regs", "<", "regno", "-", "LOC_REG", "(", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "current_frame_info", ".", "n_local_regs", "=", "regno", "-", "LOC_REG", "(", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "else", "if", "(", "crtl", "->", "is_leaf", "&&", "regno", ">=", "GR_REG", "(", "<NUM_LIT>", ")", "&&", "regno", "<=", "GR_REG", "(", "<NUM_LIT>", ")", ")", "current_frame_info", ".", "gr_used_mask", "|=", "<NUM_LIT>", "<<", "regno", ";"], "ground_truth": ["return", "regno", ";"], "File": "ia644", "Func": "find_gr_spill", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1728, "Length": 76, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "SystemZMCCodeEmitter1", "Func": "getMachineOpValue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1729, "Length": 50, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "\\", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "\\", "case", "<STR_LIT>", ":", "\\", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "None", ";"], "File": "VECustomDAG", "Func": "getVVPOpcode", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1730, "Length": 27, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshrn_n_u64", "(", "uint64x2_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_uqshrn_nv2di_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqshrn_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1731, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "(", "__v16qs", ")", "__A", "==", "(", "__v16qs", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin9", "Func": "_mm_cmpeq_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1732, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "svldnt1_gather_extend_impl", "(", "type_suffix_index", "memory_type", ")", ":", "extending_load", "(", "memory_type", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-sve2", "Func": "svldnt1_gather_extend_impl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1733, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastCMOV", "=", "&", "*", "NextMIIt", ";", "++", "NextMIIt", ";", "}", "}", "if", "(", "LastCMOV", "==", "&", "MI", "&&", "NextMIIt", "!=", "ThisMBB", "->", "end", "(", ")", "&&", "NextMIIt", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "{", "return", "EmitLoweredCascadedSelect", "(", "MI", ",", "*", "NextMIIt", ",", "ThisMBB", ")", ";", "}", "const", "BasicBlock", "*", "LLVM_BB", "=", "ThisMBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "*", "F", "=", "ThisMBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "SinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "ThisMBB", "->", "getIterator", "(", ")", ";", "F", "->", "insert", "(", "It", ",", "FalseMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "SinkMBB", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "LastCMOV", "->", "killsRegister", "(", "<STR_LIT>", ")", "&&", "!", "checkAndUpdateEFLAGSKill", "(", "LastCMOV", ",", "ThisMBB", ",", "TRI", ")", ")", "{", "FalseMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "SinkMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SinkMBB", "->", "splice", "(", "SinkMBB", "->", "begin", "(", ")", ",", "ThisMBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "LastCMOV", ")", ")", ",", "ThisMBB", "->", "end", "(", ")", ")", ";", "SinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "ThisMBB", ")", ";", "ThisMBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";", "ThisMBB", "->", "addSuccessor", "(", "SinkMBB", ")", ";", "FalseMBB", "->", "addSuccessor", "(", "SinkMBB", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "<STR_LIT>", "(", "CC", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "EmitLoweredSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1734, "Length": 293, "Cover_Rate": 0.5623800383877159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "Offset", "=", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "(", "Offset", "!=", "<NUM_LIT>", "&&", "Offset", "!=", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "auto", "Check", "=", "[", "]", "(", "SDValue", "Trunc", ",", "SDValue", "Op", ",", "unsigned", "Idx", ")", "{", "return", "Trunc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Op", "&&", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "Idx", ";", "}", ";", "if", "(", "!", "Check", "(", "BV", ".", "getOperand", "(", "i", ")", ",", "Op0", ",", "<NUM_LIT>", "*", "i", "+", "Offset", ")", ")", "return", "SDValue", "(", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerBuildVectorOfFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1735, "Length": 239, "Cover_Rate": 0.7308868501529052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TM", "=", "&", "F", ".", "getTarget", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "F", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "MBB", ")", ";", "if", "(", "Changed", ")", "F", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller15", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1736, "Length": 47, "Cover_Rate": 0.8392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "isInteger", "(", ")", "&&", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ")", ";"], "ground_truth": ["else", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ")", ";"], "File": "RISCVISelLowering", "Func": "convertLocVTToValVT", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1737, "Length": 69, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitMiscInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMiscInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1738, "Length": 39, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{"], "ground_truth": ["}"], "File": "HexagonInstPrinter", "Func": "printPredicateOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1739, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "TARGET_GAS", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "else", "{", "xoperands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "val_14", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "}", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "val_14", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "TARGET_SOM", "&&", "flag_pic", "&&", "TREE_PUBLIC", "(", "function", ")", ")", "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "label", ",", "<STR_LIT>", ",", "current_thunk_number", ")", ";", "xoperands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "label", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "if", "(", "!", "val_14", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_PA_20", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_NO_SPACE_REGS", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "xoperands", ")", ";", "nbytes", "+=", "<NUM_LIT>", ";", "}"], "ground_truth": ["else", "{"], "File": "pa4", "Func": "pa_asm_output_mi_thunk", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1740, "Length": 299, "Cover_Rate": 0.32749178532311063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isGPRShadowAligned", "(", "MCPhysReg", "Reg", ",", "Align", "RequiredAlign", ")", "{", "assert", "(", "RequiredAlign", ".", "value", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Reg", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCISelLowering109", "Func": "isGPRShadowAligned", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1741, "Length": 54, "Cover_Rate": 0.4122137404580153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "EmAsmConstIntSyncMainF", "=", "M", ".", "getFunction", "(", "<STR_LIT>", ")", ";", "Function", "*", "EmAsmConstDoubleSyncMainF", "=", "M", ".", "getFunction", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Function", "*", "EmAsmConstAsyncMainF", "=", "M", ".", "getFunction", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj34", "Func": "isEmAsmCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1742, "Length": 33, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WorkItem", "(", "MachineInstr", "*", "MI", ")", ":", "MI", "(", "MI", ")", "{"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "WorkItem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1743, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PromoteAlloca", "(", "const", "TargetMachine", "*", "TM_", "=", "nullptr", ")", ":"], "ground_truth": ["FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM_", ")", ",", "Mod", "(", "nullptr", ")", ",", "LocalMemAvailable", "(", "<NUM_LIT>", ")", "{"], "File": "AMDGPUPromoteAlloca5", "Func": "AMDGPUPromoteAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1744, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcvtphusi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvtph_u32_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1745, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ":", "AM", ".", "Base", ".", "Reg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "MSP430ISelDAGToDAG25", "Func": "SelectAddr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1746, "Length": 137, "Cover_Rate": 0.4963768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmple_epi16_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm_cmple_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1747, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitIndirectFunctionType", "(", "StringRef", "name", ",", "SmallVectorImpl", "<", "MVT", ">", "&", "Params", ",", "SmallVectorImpl", "<", "MVT", ">", "&", "Results", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer14", "Func": "emitIndirectFunctionType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1748, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "create<ISA_LIT>MCStreamer", ")", ";"], "File": "PPCMCTargetDesc30", "Func": "LLVMInitializePowerPCTargetMC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1749, "Length": 60, "Cover_Rate": 0.4580152671755725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "*", "this", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PTXTargetMachine", "Func": "addInstSelector", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1750, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "CJGMCAsmInfo", "Func": "anchor", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1751, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_GETPC_B64", ")", ",", "Reg", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "addTargetIndex", "(", "AMDGPU", "::", "TI_CONSTDATA_START", ")", ".", "addReg", "(", "AMDGPU", "::", "SCC", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";"], "File": "SIInstrInfo138", "Func": "expandPostRAPseudo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1752, "Length": 77, "Cover_Rate": 0.3155737704918033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst2q_lane_f16", "(", "float16_t", "*", "__a", ",", "float16x8x2_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "float16x8x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["__builtin_neon_vst2_lanev8hf", "(", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst2q_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1753, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasHipeCC", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "HiPE", ":", "false", ")", ";", "if", "(", "hasHipeCC", ")", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "X86RegisterInfo (2)", "Func": "getGPRsForTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1754, "Length": 31, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";"], "File": "ARCISelLowering4", "Func": "ARCTargetLowering", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1755, "Length": 198, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "(", "uint8x16_t", ")", "(", "__a", "==", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vceqq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1756, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_madd_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wmadds", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_madd_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1757, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "code", "=", "EQ", ";", "case", "ORDERED", ":", "tmp0", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op0", ",", "cmp_op0", ")", ";", "tmp1", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op1", ",", "cmp_op1", ")", ";", "*", "op0", "=", "riscv_force_binary", "(", "word_mode", ",", "AND", ",", "tmp0", ",", "tmp1", ")", ";", "*", "op1", "=", "const0_rtx", ";", "break", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "*", "code", "=", "fp_code", "==", "LTGT", "?", "GTU", ":", "EQ", ";", "tmp0", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op0", ",", "cmp_op0", ")", ";", "tmp1", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op1", ",", "cmp_op1", ")", ";", "*", "op0", "=", "riscv_force_binary", "(", "word_mode", ",", "AND", ",", "tmp0", ",", "tmp1", ")", ";", "*", "op1", "=", "riscv_force_binary", "(", "word_mode", ",", "EQ", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "break", ";", "case", "CODE", ":", "\\", "*", "code", "=", "EQ", ";", "\\", "*", "op0", "=", "gen_reg_rtx", "(", "word_mode", ")", ";", "\\", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "SFmode", "&&", "TARGET_64BIT", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietsfdi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "SFmode", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietsfsi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "DFmode", "&&", "TARGET_64BIT", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietdfdi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "if", "(", "GET_MODE", "(", "cmp_op0", ")", "==", "DFmode", ")", "\\", "emit_insn", "(", "gen_f", "##", "CMP", "##", "_quietdfsi4", "(", "*", "op0", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "\\", "else", "\\", "gcc_unreachable", "(", ")", ";", "\\", "*", "op1", "=", "const0_rtx", ";", "\\", "break", ";", "case", "UNLT", ":", "std", "::", "swap", "(", "cmp_op0", ",", "cmp_op1", ")", ";", "gcc_fallthrough", "(", ")", ";", "UNORDERED_COMPARISON", "(", "UNGT", ",", "le", ")", "case", "UNLE", ":", "std", "::", "swap", "(", "cmp_op0", ",", "cmp_op1", ")", ";", "gcc_fallthrough", "(", ")", ";", "UNORDERED_COMPARISON", "(", "UNGE", ",", "lt", ")", "case", "NE", ":", "fp_code", "=", "EQ", ";", "*", "code", "=", "EQ", ";", "case", "EQ", ":", "case", "LE", ":", "case", "LT", ":", "case", "GE", ":", "case", "GT", ":", "*", "op0", "=", "riscv_force_binary", "(", "word_mode", ",", "fp_code", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "*", "op1", "=", "const0_rtx", ";", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "riscv2", "Func": "riscv_emit_float_compare", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1758, "Length": 379, "Cover_Rate": 0.8732718894009217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "size", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["size", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ";"], "File": "h8300", "Func": "h8300_short_move_mem_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1759, "Length": 35, "Cover_Rate": 0.33653846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallConv", ",", "false", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ArgValues", ";", "int", "lastInsIndex", "=", "-", "<NUM_LIT>", ";", "SDValue", "ArgValue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";"], "ground_truth": ["ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1760, "Length": 434, "Cover_Rate": 0.3390625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MDNode", "*", "elem", "=", "NMD", "->", "getOperand", "(", "i", ")", ";", "Value", "*", "entity", "=", "elem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "entity", ")", "continue", ";", "if", "(", "entity", "!=", "gv", ")", "continue", ";", "cacheAnnotationFromMD", "(", "elem", ",", "tmp", ")", ";", "}", "if", "(", "tmp", ".", "empty", "(", ")", ")", "return", ";", "if", "(", "(", "*", "annotationCache", ")", ".", "find", "(", "m", ")", "!=", "(", "*", "annotationCache", ")", ".", "end", "(", ")", ")", "(", "*", "annotationCache", ")", "[", "m", "]", "[", "gv", "]", "=", "tmp", ";", "else", "{", "global_val_annot_t", "tmp1", ";", "tmp1", "[", "gv", "]", "=", "tmp", ";", "(", "*", "annotationCache", ")", "[", "m", "]", "=", "tmp1", ";"], "ground_truth": ["}"], "File": "NVPTXUtilities1", "Func": "cacheAnnotationFromMD", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1761, "Length": 113, "Cover_Rate": 0.6243093922651933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo", "Func": "isBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1762, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "PtrUsers", ".", "empty", "(", ")", ")", "{", "Instruction", "*", "U", "=", "dyn_cast", "<", "Instruction", ">", "(", "PtrUsers", ".", "pop_back_val", "(", ")", ")", ";", "if", "(", "!", "U", ")", "continue", ";", "switch", "(", "U", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "{", "LoadInst", "*", "LD", "=", "cast", "<", "LoadInst", ">", "(", "U", ")", ";", "PointerType", "*", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "LD", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "PT", "||", "(", "PT", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", "&&", "PT", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "&&", "PT", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "||", "LD", "->", "getPointerOperand", "(", ")", "->", "stripInBoundsOffsets", "(", ")", "!=", "Ptr", ")", "break", ";", "const", "MemoryAccess", "*", "MA", "=", "MSSA", "->", "getWalker", "(", ")", "->", "getClobberingMemoryAccess", "(", "LD", ")", ";", "if", "(", "MSSA", "->", "isLiveOnEntryDef", "(", "MA", ")", ")", "Ptrs", ".", "push_back", "(", "LD", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "case", "Instruction", "::", "BitCast", ":", "if", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "stripInBoundsOffsets", "(", ")", "==", "Ptr", ")", "PtrUsers", ".", "append", "(", "U", "->", "user_begin", "(", ")", ",", "U", "->", "user_end", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUPromoteKernelArguments1", "Func": "enqueueUsers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1763, "Length": 215, "Cover_Rate": 0.8884297520661157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "unsigned", "dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "incr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "oldval", "=", "dest", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", ",", "*", "TRCsp", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "TRC", "=", "&", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "TRC", "=", "&", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";"], "ground_truth": ["unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";"], "File": "AArch64ISelLowering37", "Func": "emitAtomicBinaryMinMax", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1764, "Length": 242, "Cover_Rate": 0.44567219152854515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "(", "isV9", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";"], "ground_truth": ["HasLEB128", "=", "true", ";"], "File": "WDC65816MCAsmInfo", "Func": "WDC65816MCAsmInfo", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1765, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCStreamer", "&", "Out", "=", "getStreamer", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "||", "Value", "<", "MinVal", "||", "Value", ">", "MaxVal", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";", "Out", ".", "EmitLabel", "(", "Sym", ")", ";", "const", "MCExpr", "*", "Base", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "Value", "==", "<NUM_LIT>", "?", "Base", ":", "MCBinaryExpr", "::", "CreateAdd", "(", "Base", ",", "Expr", ",", "Ctx", ")", ";", "}", "SMLoc", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Expr", ",", "StartLoc", ",", "EndLoc", ")", ")", ";"], "File": "SystemZAsmParser3", "Func": "parsePCRel", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1766, "Length": 195, "Cover_Rate": 0.8986175115207373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "NewName", "(", "<STR_LIT>", ")", ";", "NewName", "+=", "Name", ";", "NewName", "+=", "<STR_LIT>", ";"], "ground_truth": ["FBody", "->", "setName", "(", "NewName", ".", "str", "(", ")", ")", ";"], "File": "AMDGPULowerKernelCalls", "Func": "setNameForBody", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1767, "Length": 28, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "distance", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "NoPAC", ")", ">", "std", "::", "distance", "(", "NoPAC", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ")", ")", "RepeatedSequenceLocs", ".", "erase", "(", "NoPAC", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ")", ";", "else", "RepeatedSequenceLocs", ".", "erase", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "NoPAC", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "OutlinerCosts", "Costs", "(", "Subtarget", ")", ";", "const", "auto", "&", "SomeMFI", "=", "*", "RepeatedSequenceLocs", ".", "front", "(", ")", ".", "getMF", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "SomeMFI", ".", "branchTargetEnforcement", "(", ")", ")", "{", "Costs", ".", "FrameDefault", "+=", "<NUM_LIT>", ";", "Costs", ".", "FrameNoLRSave", "+=", "<NUM_LIT>", ";", "Costs", ".", "FrameRegSave", "+=", "<NUM_LIT>", ";", "Costs", ".", "FrameTailCall", "+=", "<NUM_LIT>", ";", "Costs", ".", "FrameThunk", "+=", "<NUM_LIT>", ";", "}", "if", "(", "SomeMFI", ".", "shouldSignReturnAddress", "(", "true", ")", ")", "{", "Costs", ".", "CallDefault", "+=", "<NUM_LIT>", ";", "Costs", ".", "SaveRestoreLROnStack", "+=", "<NUM_LIT>", ";", "}", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameDefault", ";", "if", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "<NUM_LIT>", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "LRU", ".", "available", "(", "<STR_LIT>", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo128", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1768, "Length": 447, "Cover_Rate": 0.41312384473197783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SMPos", ",", "SMSize", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "||", "!", "isShiftedMask", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SMPos", ",", "SMSize", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ValTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SMPos", "!=", "<NUM_LIT>", "||", "Pos", "+", "SMSize", ">", "ValTy", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValTy", ",", "ShiftRight", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Pos", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "SMSize", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "performANDCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1769, "Length": 117, "Cover_Rate": 0.4624505928853755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadInstrs", ";", "ArtCombiner", ".", "tryCombineMerges", "(", "MI", ",", "DeadInstrs", ",", "UpdatedDefs", ")", ";", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterBankInfo25", "Func": "combineAwayG_UNMERGE_VALUES", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1770, "Length": 35, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "RegNo", ":", "getRegList", "(", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNo", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "addRegListOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1771, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "ARCompactTargetMachine", "Func": "getSelectionDAGInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1772, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "AI", "!=", "AE", "&&", "PI", "!=", "PE", ";", "++", "AI", ",", "++", "PI", ")", "{", "Type", "*", "ArgType", "=", "AI", "->", "getType", "(", ")", ";", "Type", "*", "ParamType", "=", "*", "PI", ";", "if", "(", "ArgType", "==", "ParamType", ")", "{", "Args", ".", "push_back", "(", "&", "*", "AI", ")", ";", "}", "else", "{", "if", "(", "CastInst", "::", "isBitOrNoopPointerCastable", "(", "ArgType", ",", "ParamType", ",", "DL", ")", ")", "{", "Instruction", "*", "PtrCast", "=", "CastInst", "::", "CreateBitOrPointerCast", "(", "AI", ",", "ParamType", ",", "<STR_LIT>", ")", ";", "BB", "->", "getInstList", "(", ")", ".", "push_back", "(", "PtrCast", ")", ";", "Args", ".", "push_back", "(", "PtrCast", ")", ";", "}", "else", "if", "(", "ArgType", "->", "isStructTy", "(", ")", "||", "ParamType", "->", "isStructTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "WrapperNeeded", "=", "false", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Args", ".", "size", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ParamType", "<<", "<STR_LIT>", "<<", "*", "ArgType", "<<", "<STR_LIT>", ")", ";", "TypeMismatch", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "WrapperNeeded", "&&", "!", "TypeMismatch", ")", "{", "for", "(", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "Args", ".", "push_back", "(", "UndefValue", "::", "get", "(", "*", "PI", ")", ")", ";", "if", "(", "F", "->", "isVarArg", "(", ")", ")", "for", "(", ";", "AI", "!=", "AE", ";", "++", "AI", ")", "Args", ".", "push_back", "(", "&", "*", "AI", ")", ";"], "ground_truth": ["CallInst", "*", "Call", "=", "CallInst", "::", "Create", "(", "F", ",", "Args", ",", "<STR_LIT>", ",", "BB", ")", ";"], "File": "WebAssemblyFixFunctionBitcasts11", "Func": "CreateWrapper", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1773, "Length": 270, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "RI", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "PPCInstrInfo107", "Func": "PPCInstrInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1774, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vdup_laneq_p16", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_laneq_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1775, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "KudeyarTargetMachine", "Func": "getSubtargetImpl", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1776, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Result", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "M68kRegisterInfo", "Func": "getSpillRegisterOrder", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1777, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "SingleUseCondition", "=", "false", ";", "}", "if", "(", "!", "ConditionDef", ")", "return", "true", ";", "if", "(", "SingleUseCondition", ")", "{", "for", "(", "auto", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "SingleUseCondition", "=", "false", ";", "}", "MBP", ".", "ConditionDef", "=", "ConditionDef", ";", "MBP", ".", "SingleUseCondition", "=", "SingleUseCondition", ";", "const", "unsigned", "TestOpcode", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "ConditionDef", "->", "getOpcode", "(", ")", "==", "TestOpcode", "&&", "ConditionDef", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isIdenticalTo", "(", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "MBP", ".", "LHS", "=", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MBP", ".", "RHS", "=", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ";", "MBP", ".", "Predicate", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "?", "MachineBranchPredicate", "::", "PRED_NE", ":", "MachineBranchPredicate", "::", "PRED_EQ", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstrInfo153", "Func": "analyzeBranchPredicate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1778, "Length": 194, "Cover_Rate": 0.5187165775401069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FinalAction", "<", "F", ">", "finally", "(", "F", "&&", "f", ")", "noexcept", "{", "return", "FinalAction", "<", "F", ">", "(", "std", "::", "forward", "<", "F", ">", "(", "f", ")", ")", ";"], "ground_truth": ["}"], "File": "FinalAction", "Func": "finally", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1779, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", "&&", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "if", "(", "SDValue", "PSHUFB", "=", "lowerVectorShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "lowerVectorShuffleAsSplitOrBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering148", "Func": "lowerV32I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1780, "Length": 146, "Cover_Rate": 0.3659147869674185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";"], "ground_truth": ["}"], "File": "VEAsmParser (2)", "Func": "addExpr", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1781, "Length": 46, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Table", "=", "DecoderTable32", ";", "}", "else", "{", "Size", "=", "<NUM_LIT>", ";", "Table", "=", "DecoderTable48", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", "<", "Size", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint64_t", "Inst", "=", "<NUM_LIT>", ";", "for", "(", "uint64_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "Size", ";", "++", "I", ")", "Inst", "=", "(", "Inst", "<<", "<NUM_LIT>", ")", "|", "Bytes", "[", "I", "]", ";"], "ground_truth": ["return", "decodeInstruction", "(", "Table", ",", "MI", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ";"], "File": "SystemZDisassembler (2)1", "Func": "getInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1782, "Length": 79, "Cover_Rate": 0.4647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", "!=", "<STR_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "std", "::", "string", "Token", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Token", "=", "std", "::", "string", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", "!=", "Loc", ")", "return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser39", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1783, "Length": 141, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirectiveAMDKernelCodeT", "(", ")", "{", "amd_kernel_code_t", "Header", ";", "<STR_LIT>", "(", "Header", ",", "&", "getSTI", "(", ")", ")", ";", "while", "(", "true", ")", "{", "while", "(", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";", "StringRef", "ID", ";", "if", "(", "!", "parseId", "(", "ID", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "break", ";"], "ground_truth": ["if", "(", "ParseAMDKernelCodeTValue", "(", "ID", ",", "Header", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseDirectiveAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1784, "Length": 71, "Cover_Rate": 0.8160919540229885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst1q_f32", "(", "float32_t", "*", "__addr", ",", "float32x4_t", "__value", ")", "{", "__builtin_mve_vst1q_fv4sf", "(", "(", "__builtin_neon_si", "*", ")", "__addr", ",", "__value", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vst1q_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1785, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeNVVMIntrRangePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "NVVMIntrRange1", "Func": "NVVMIntrRange", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1786, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "t", "==", "cris_unspec", "||", "t", "==", "cris_got_symbol", "||", "t", "==", "cris_rel_symbol", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_cannot_force_const_mem", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1787, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVQSHLsu", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVQSHLsu", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1788, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocation", "::", "Type", "type", "=", "pRelocation", ".", "type", "(", ")", ";", "if", "(", "type", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "Relocator", "::", "Unknown", ";"], "File": "ARMRelocator", "Func": "applyRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1789, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PassThru", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "LoadVT", ")", ";", "SDValue", "L", "=", "DAG", ".", "getMaskedLoad", "(", "LoadVT", ",", "DL", ",", "MINode", "->", "getChain", "(", ")", ",", "MINode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "PtrTy", ")", ",", "MINode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "PassThru", ",", "MINode", "->", "getMemoryVT", "(", ")", ",", "MINode", "->", "getMemOperand", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "L", ")", ",", "L", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}"], "ground_truth": ["return", "L", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performLDNT1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1790, "Length": 123, "Cover_Rate": 0.5168067226890757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeIntRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "static", "const", "MCPhysReg", "IntRegDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["return", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "IntRegDecoderTable", ")", ";"], "File": "HexagonDisassembler1", "Func": "DecodeIntRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1791, "Length": 103, "Cover_Rate": 0.6130952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "break", ";", "case", "<STR_LIT>", ":", "KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "IntId", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumLoBits", "=", "<NUM_LIT>", ";", "switch", "(", "IntId", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "switch", "(", "IntId", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "NumLoBits", "=", "<NUM_LIT>", ";", "break", ";"], "File": "X86ISelLowering (2)", "Func": "computeKnownBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1792, "Length": 168, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvtt_ps2pi", "(", "__m128", "__A", ")", "{", "return", "_mm_cvttps_pi32", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cvtt_ps2pi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1793, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "elementPairIsContiguous", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "int", "Elt", ")", "{"], "ground_truth": ["assert", "(", "Elt", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering10", "Func": "elementPairIsContiguous", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1794, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshrq_n_s32", "(", "int32x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vrshrs_nv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshrq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1795, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRCRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "RISCVDisassembler", "Func": "DecodeGPRCRegisterClass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1796, "Length": 31, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "LoopInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "File": "SIAnnotateControlFlow17", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1797, "Length": 18, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{"], "ground_truth": ["unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "getNumRegistersForCallingConv", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1798, "Length": 51, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "TLOF", ".", "get", "(", ")", ";"], "File": "DirectXTargetMachine", "Func": "getObjFileLowering", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1799, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "lowerEH_SJLJ_SETJMP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1800, "Length": 34, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "return", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "DL", ".", "getPointerSizeInBits", "(", "<NUM_LIT>", ")", ")", ",", "FI", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86CallLowering17", "Func": "getStackAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1801, "Length": 71, "Cover_Rate": 0.8255813953488372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BUILTIN_VDQIF", "(", "UNOP", ",", "reduc_smax_scal_", ",", "<NUM_LIT>", ")", "BUILTIN_VDQ_BHSI", "(", "UNOPU", ",", "reduc_umax_scal_", ",", "<NUM_LIT>", ")", "new_stmt", "=", "gimple_build_assign", "(", "gimple_call_lhs", "(", "stmt", ")", ",", "REDUC_MAX_EXPR", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "BUILTIN_VDQIF", "(", "UNOP", ",", "reduc_smin_scal_", ",", "<NUM_LIT>", ")", "BUILTIN_VDQ_BHSI", "(", "UNOPU", ",", "reduc_umin_scal_", ",", "<NUM_LIT>", ")", "new_stmt", "=", "gimple_build_assign", "(", "gimple_call_lhs", "(", "stmt", ")", ",", "REDUC_MIN_EXPR", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "aarch64-builtins2", "Func": "aarch64_gimple_fold_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1802, "Length": 74, "Cover_Rate": 0.33183856502242154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "MCSymbolData", "*", "SD", "=", "<NUM_LIT>", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "const", "uint32_t", "FixupOffset", "=", "getFixupOffset", "(", "Layout", ",", "Fragment", ",", "Fixup", ")", ";", "unsigned", "Index", "=", "<NUM_LIT>", ";", "unsigned", "IsExtern", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "RelocType", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "PPCMachObjectWriter10", "Func": "RecordPPCRelocation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1803, "Length": 131, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering22", "Func": "LowerOperation", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1804, "Length": 41, "Cover_Rate": 0.328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TypeSize", "=", "OrigTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "TypeSize", ">", "<NUM_LIT>", "||", "TypeSize", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "!", "shouldPromote", "(", "V", ")", "||", "!", "isLegalToPromote", "(", "V", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", "<<", "TypeSize", "<<", "<STR_LIT>", ")", ";", "SetVector", "<", "Value", "*", ">", "WorkList", ";", "SmallPtrSet", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Sources", ";", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "Sinks", ";", "WorkList", ".", "insert", "(", "V", ")", ";", "SmallPtrSet", "<", "Value", "*", ",", "<NUM_LIT>", ">", "CurrentVisited", ";", "CurrentVisited", ".", "clear", "(", ")", ";", "auto", "AddLegalInst", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "{", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "else", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}", "if", "(", "isSource", "(", "V", ")", "||", "shouldPromote", "(", "V", ")", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ".", "getUser", "(", ")", ")", ")", "return", "false", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "I", ":", "CurrentVisited", ")", "I", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "ToPromote", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "V", ":", "CurrentVisited", ")", "{", "if", "(", "Sources", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "Sinks", ".", "count", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "continue", ";", "++", "ToPromote", ";", "}"], "ground_truth": ["if", "(", "ToPromote", "<", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1805, "Length": 495, "Cover_Rate": 0.9339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StructTypeId", "=", "StructType", "->", "getId", "(", ")", ";", "break", ";", "}", "}", "if", "(", "StructTypeId", "==", "<NUM_LIT>", ")", "{", "auto", "FwdTypeEntry", "=", "std", "::", "make_unique", "<", "BTFTypeFwd", ">", "(", "TypeName", ",", "IsUnion", ")", ";", "StructTypeId", "=", "addType", "(", "std", "::", "move", "(", "FwdTypeEntry", ")", ")", ";", "}"], "ground_truth": ["for", "(", "auto", "&", "DType", ":", "Fixup", ".", "second", ".", "second", ")", "{"], "File": "BTFDebug15", "Func": "endModule", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1806, "Length": 60, "Cover_Rate": 0.30456852791878175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxVectorMemory", "=", "Sz", ";"], "ground_truth": ["}"], "File": "TPCFrameLowering", "Func": "setMaxVectorMemory", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1807, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", ")", "Reg", "=", "MatchRegisterName", "(", "RegName", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ")", ";", "BitVector", "ReservedRegs", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", "->", "getReservedRegs", "(", "MF", ")", ";", "if", "(", "!", "ReservedRegs", ".", "test", "(", "Reg", ")", "&&", "!", "Subtarget", ".", "isRegisterReservedByUser", "(", "Reg", ")", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "Reg", ";"], "File": "RISCVISelLowering48", "Func": "getRegisterByName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1808, "Length": 84, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "addr", ")", "!=", "AND", ")", ";", "if", "(", "!", "address_needs_split", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", "{", "reg", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "emit_insn", "(", "gen_spu_convert", "(", "reg", ",", "ops", "[", "<NUM_LIT>", "]", ")", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "change_address", "(", "ops", "[", "<NUM_LIT>", "]", ",", "TImode", ",", "addr", ")", ";", "emit_move_insn", "(", "ops", "[", "<NUM_LIT>", "]", ",", "reg", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "aform", "=", "<NUM_LIT>", ";", "p0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "p1", "=", "p1_lo", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "p0", ")", "&&", "GET_CODE", "(", "p1", ")", "==", "CONST_INT", ")", "{", "p1_lo", "=", "GEN_INT", "(", "INTVAL", "(", "p1", ")", "&", "<NUM_LIT>", ")", ";", "if", "(", "reg_aligned_for_addr", "(", "p0", ")", ")", "{", "p1", "=", "GEN_INT", "(", "INTVAL", "(", "p1", ")", "&", "-", "<NUM_LIT>", ")", ";", "if", "(", "p1", "==", "const0_rtx", ")", "addr", "=", "p0", ";", "else", "addr", "=", "gen_rtx_PLUS", "(", "SImode", ",", "p0", ",", "p1", ")", ";", "}", "else", "{", "rtx", "x", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "x", ",", "p1", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "SImode", ",", "p0", ",", "x", ")", ";", "}", "}", "}", "else", "if", "(", "REG_P", "(", "addr", ")", ")", "{", "aform", "=", "<NUM_LIT>", ";", "p0", "=", "addr", ";", "p1", "=", "p1_lo", "=", "const0_rtx", ";", "}", "else", "{"], "ground_truth": ["aform", "=", "<NUM_LIT>", ";"], "File": "spu", "Func": "spu_split_store", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1809, "Length": 239, "Cover_Rate": 0.30062893081761005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "AsmPieces", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "<STR_LIT>", ")", ";", "switch", "(", "AsmPieces", ".", "size", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "AsmStr", "=", "std", "::", "string", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ")", ";", "AsmPieces", ".", "clear", "(", ")", ";", "SplitString", "(", "AsmStr", ",", "AsmPieces", ",", "<STR_LIT>", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "Ty", "&&", "Ty", "->", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering179", "Func": "ExpandInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1810, "Length": 147, "Cover_Rate": 0.7205882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "false", ";", "RegM", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RegM", ",", "&", "isSPVFP", ")", ";", "if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegM", ";", "else", "{", "Binary", "|=", "(", "(", "RegM", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "Binary", "|=", "(", "RegM", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "encodeVFPRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1811, "Length": 56, "Cover_Rate": 0.6292134831460674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1812, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ret", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "from", ")", ",", "GET_MODE_NAME", "(", "to", ")", ",", "reg_class_names", "[", "rclass", "]", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_debug_cannot_change_mode_class", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1813, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Op0VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "if", "(", "(", "OpVT", "==", "<STR_LIT>", "&&", "Op0VT", "==", "<STR_LIT>", ")", "||", "OpVT", "==", "<STR_LIT>", ")", "{", "RTLIB", "::", "Libcall", "LC", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "RTLIB", "::", "getFPTOSINT", "(", "Op0VT", ",", "OpVT", ")", ":", "RTLIB", "::", "getFPTOUINT", "(", "Op0VT", ",", "OpVT", ")", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "<STR_LIT>", ")", ";", "SDValue", "Dummy", ";", "return", "ExpandLibCall", "(", "LC", ",", "Op", ",", "DAG", ",", "false", ",", "Dummy", ",", "TLI", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "SPUISelLowering1", "Func": "LowerFP_TO_INT", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1814, "Length": 94, "Cover_Rate": 0.6861313868613139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "or1k_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "NULL_RTX", ";"], "ground_truth": ["CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "File": "or1k", "Func": "or1k_function_arg", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1815, "Length": 33, "Cover_Rate": 0.38372093023255816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3_mask", "(", "(", "__v4sf", ")", "__W", ",", "-", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_fnmadd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1816, "Length": 31, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getStackPtrOffsetReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "offset", ")", ";"], "File": "SIRegisterInfo111", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1817, "Length": 112, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_lane_u8", "(", "uint8x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "uint8x16_t", ")", "__builtin_neon_vdup_lanev16qi", "(", "(", "int8x8_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdupq_lane_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1818, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FILE", "*", "f", ";", "int", "i", ";", "if", "(", "argc", "<", "<NUM_LIT>", ")", "return", "NULL", ";", "if", "(", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ")", "return", "NULL", ";", "kc", "=", "kstat_open", "(", ")", ";", "if", "(", "kc", "!=", "NULL", ")", "{", "ksp", "=", "kstat_lookup", "(", "kc", ",", "CONST_CAST2", "(", "char", "*", ",", "const", "char", "*", ",", "<STR_LIT>", ")", ",", "-", "<NUM_LIT>", ",", "NULL", ")", ";", "if", "(", "ksp", "!=", "NULL", "&&", "kstat_read", "(", "kc", ",", "ksp", ",", "NULL", ")", "!=", "-", "<NUM_LIT>", "&&", "ksp", "->", "ks_type", "==", "KSTAT_TYPE_NAMED", ")", "brand", "=", "(", "kstat_named_t", "*", ")", "kstat_data_lookup", "(", "ksp", ",", "CONST_CAST2", "(", "char", "*", ",", "const", "char", "*", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "brand", "==", "NULL", ")", "brand", "=", "(", "kstat_named_t", "*", ")", "kstat_data_lookup", "(", "ksp", ",", "CONST_CAST2", "(", "char", "*", ",", "const", "char", "*", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "brand", "!=", "NULL", "&&", "brand", "->", "data_type", "==", "KSTAT_DATA_STRING", ")", "buf", "=", "KSTAT_NAMED_STR_PTR", "(", "brand", ")", ";", "if", "(", "brand", "!=", "NULL", "&&", "brand", "->", "data_type", "==", "KSTAT_DATA_CHAR", ")", "buf", "=", "brand", "->", "value", ".", "c", ";", "}", "kstat_close", "(", "kc", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "cpu_names", "[", "i", "]", ".", "name", "!=", "NULL", ";", "i", "++", ")", "if", "(", "strcmp", "(", "buf", ",", "cpu_names", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "cpu", "=", "cpu_names", "[", "i", "]", ".", "cpu", ";", "f", "=", "fopen", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "f", "==", "NULL", ")", "return", "NULL", ";", "while", "(", "fgets", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "f", ")", "!=", "NULL", ")", "if", "(", "strncmp", "(", "buf", ",", "<STR_LIT>", ",", "sizeof", "(", "<STR_LIT>", ")", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "cpu_names", "[", "i", "]", ".", "name", ";", "i", "++", ")", "if", "(", "strstr", "(", "buf", ",", "cpu_names", "[", "i", "]", ".", "name", ")", "!=", "NULL", ")", "{", "cpu", "=", "cpu_names", "[", "i", "]", ".", "cpu", ";", "break", ";", "}", "break", ";", "}"], "ground_truth": ["fclose", "(", "f", ")", ";"], "File": "driver-sparc2", "Func": "host_detect_local_cpu", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1819, "Length": 348, "Cover_Rate": 0.8226950354609929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Compare", ",", "MBBE", "=", "Branch", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "if", "(", "MBBI", "->", "modifiesRegister", "(", "SrcReg", ",", "TRI", ")", "||", "(", "SrcReg2", "&&", "MBBI", "->", "modifiesRegister", "(", "SrcReg2", ",", "TRI", ")", ")", ")", "return", "false", ";", "MachineOperand", "CCMask", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "(", "CCMask", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "Target", "(", "MBBI", "->", "getOperand", "(", "Type", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "const", "uint32_t", "*", "RegMask", ";", "if", "(", "Type", "==", "<STR_LIT>", ")", "RegMask", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getRegMask", "(", ")", ";", "int", "CCUse", "=", "MBBI", "->", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ",", "false", ",", "TRI", ")", ";", "assert", "(", "CCUse", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "CCUse", ")", ";", "if", "(", "Type", "==", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", ")", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Branch", "->", "setDesc", "(", "TII", "->", "get", "(", "FusedOpcode", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "Branch", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Branch", ")", ";"], "ground_truth": ["MIB", ".", "addOperand", "(", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "Compare", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "CCMask", ")", ";"], "File": "SystemZElimCompare38", "Func": "fuseCompareOperations", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1820, "Length": 237, "Cover_Rate": 0.4514285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SplitTFRCondSets", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "QTM", "(", "TM", ")", ",", "QST", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonSplitTFRCondSets2", "Func": "HexagonSplitTFRCondSets", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1821, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Default", ".", "second", "=", "<STR_LIT>", "(", "F", ",", "<STR_LIT>", ",", "Default", ".", "second", ")", ";", "Default", ".", "first", "=", "std", "::", "min", "(", "Default", ".", "first", ",", "Default", ".", "second", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Requested", "=", "<STR_LIT>", "(", "F", ",", "<STR_LIT>", ",", "Default", ")", ";"], "ground_truth": ["if", "(", "Requested", ".", "first", ">", "Requested", ".", "second", ")", "return", "Default", ";"], "File": "AMDGPUSubtarget76", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1822, "Length": 64, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setNegated", "(", "bool", "negated", "=", "true", ")", "{"], "ground_truth": ["Negated", "=", "negated", ";"], "File": "MCS51MCExpr", "Func": "setNegated", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1823, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "unsigned", "Type", "=", "<NUM_LIT>", ";", "if", "(", "IsPCRel", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_REL32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_IE32", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PLT", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_PLT32", ";", "break", ";", "default", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_JUMP24", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVT_PREL", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVW_PREL_NC", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVT_PREL", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVW_PREL_NC", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_CALL", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "FK_Data_4", ":"], "File": "ARMELFObjectWriter37", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1824, "Length": 255, "Cover_Rate": 0.47842401500938087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegGPRCNoR0Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RRegsNoR0", "[", "getReg", "(", ")", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)", "Func": "addRegGPRCNoR0Operands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1825, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqsubq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqsubq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1826, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isSplatShuffle", "(", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Ops", ".", "push_back", "(", "&", "II", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isSplatShuffle", "(", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Ops", ".", "push_back", "(", "&", "II", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "return", "!", "Ops", ".", "empty", "(", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "areOperandsOfVmullHighP64", "(", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Ops", ".", "push_back", "(", "&", "II", "->", "getArgOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "II", "->", "getArgOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "Add", ":", "{", "if", "(", "!", "areExtractExts", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "auto", "Ext1", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "Ext2", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "areExtractShuffleVectors", "(", "Ext1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ext2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Ops", ".", "push_back", "(", "&", "Ext1", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "Ext2", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "I", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "Instruction", "::", "Mul", ":", "{", "bool", "IsProfitable", "=", "false", ";", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "ShuffleVectorInst", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "Op", ")", ";", "if", "(", "!", "Shuffle", "||", "!", "Shuffle", "->", "isZeroEltSplat", "(", ")", ")", "continue", ";", "Value", "*", "ShuffleOperand", "=", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "InsertElementInst", "*", "Insert", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "ShuffleOperand", ")", ";", "if", "(", "!", "Insert", ")", "continue", ";", "Instruction", "*", "OperandInstr", "=", "dyn_cast", "<", "Instruction", ">", "(", "Insert", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "OperandInstr", ")", "continue", ";", "ConstantInt", "*", "ElementConstant", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Insert", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ElementConstant", "||", "ElementConstant", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "unsigned", "Opcode", "=", "OperandInstr", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "Instruction", "::", "SExt", "&&", "Opcode", "!=", "Instruction", "::", "ZExt", ")", "continue", ";", "Ops", ".", "push_back", "(", "&", "Shuffle", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "Op", ")", ";"], "ground_truth": ["IsProfitable", "=", "true", ";"], "File": "AArch64ISelLowering168", "Func": "shouldSinkOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1827, "Length": 499, "Cover_Rate": 0.7796875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}", "if", "(", "(", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "performFPMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ")", ")", "return", "Res", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering101", "Func": "performMinMaxCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1828, "Length": 122, "Cover_Rate": 0.3253333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "Size", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering116", "Func": "shouldExpandAtomicLoadInIR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1829, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgeq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "(", "uint8x16_t", ")", "(", "__a", ">=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcgeq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1830, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "case", "OPW32", ":", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "TTMP_32RegClassID", ";", "case", "OPW64", ":", "return", "TTMP_64RegClassID", ";"], "ground_truth": ["case", "OPW128", ":", "return", "TTMP_128RegClassID", ";"], "File": "AMDGPUDisassembler (2)", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1831, "Length": 26, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "disp_t", "base_reg_disp", "::", "disp", "(", "void", ")", "const", "{"], "ground_truth": ["return", "disp_", ";"], "File": "sh", "Func": "disp", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1832, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_broadcastf32x2_512_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin4", "Func": "_mm512_broadcast_f32x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1833, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";"], "File": "PatmosAsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1834, "Length": 52, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expand_set_cint64", "(", "op0", ",", "op1", ")", ";", "}", "else", "{", "rtx", "temp", "=", "create_temp_reg_if_possible", "(", "Pmode", ",", "op0", ")", ";", "if", "(", "TARGET_32BIT", ")", "{", "emit_insn", "(", "gen_mov_address_32bit_step1", "(", "temp", ",", "op1", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_mov_address_32bit_step2", "(", "op0", ",", "temp", ",", "op1", ")", ")", ";"], "File": "tilegx", "Func": "tilegx_expand_set_const64", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1835, "Length": 47, "Cover_Rate": 0.40869565217391307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["}"], "File": "M68kAsmPrinter", "Func": "emitEndOfAsmFile", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1836, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DiscriminateMemOps", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "EnableDiscriminateMemops", ")", "return", "false", ";", "DISubprogram", "*", "FDI", "=", "MF", ".", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "if", "(", "!", "FDI", "||", "!", "FDI", "->", "getUnit", "(", ")", "->", "getDebugInfoForProfiling", "(", ")", ")", "return", "false", ";", "const", "DILocation", "*", "ReferenceDI", "=", "DILocation", "::", "get", "(", "FDI", "->", "getContext", "(", ")", ",", "FDI", "->", "getLine", "(", ")", ",", "<NUM_LIT>", ",", "FDI", ")", ";", "assert", "(", "ReferenceDI", "&&", "<STR_LIT>", ")", ";", "DenseMap", "<", "Location", ",", "unsigned", ">", "MemOpDiscriminators", ";", "MemOpDiscriminators", "[", "diToLocation", "(", "ReferenceDI", ")", "]", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "const", "auto", "&", "DI", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DI", ")", "continue", ";", "if", "(", "BypassPrefetchInstructions", "&&", "IsPrefetchOpcode", "(", "MI", ".", "getDesc", "(", ")", ".", "Opcode", ")", ")", "continue", ";", "Location", "Loc", "=", "diToLocation", "(", "DI", ")", ";", "MemOpDiscriminators", "[", "Loc", "]", "=", "std", "::", "max", "(", "MemOpDiscriminators", "[", "Loc", "]", ",", "DI", "->", "getBaseDiscriminator", "(", ")", ")", ";", "}", "}", "DenseMap", "<", "Location", ",", "DenseSet", "<", "unsigned", ">>", "Seen", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "<STR_LIT>", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ")", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "BypassPrefetchInstructions", "&&", "IsPrefetchOpcode", "(", "MI", ".", "getDesc", "(", ")", ".", "Opcode", ")", ")", "continue", ";", "const", "DILocation", "*", "DI", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "HasDebug", "=", "DI", ";", "if", "(", "!", "HasDebug", ")", "{", "DI", "=", "ReferenceDI", ";"], "ground_truth": ["}"], "File": "X86DiscriminateMemOps4", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1837, "Length": 280, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_madd52hi_epu64", "(", "__mmask8", "__M", ",", "__m512i", "__X", ",", "__m512i", "__Y", ",", "__m512i", "__Z", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_vpmadd52huq512_maskz", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "(", "__v8di", ")", "__Z", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512ifmaintrin", "Func": "_mm512_maskz_madd52hi_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1838, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "VFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "VFI", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";"], "ground_truth": ["const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "File": "NyuziISelLowering", "Func": "LowerVASTART", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1839, "Length": 88, "Cover_Rate": 0.7457627118644068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vusmmlaq_s32", "(", "int32x4_t", "__r", ",", "uint8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_neon_usmmlav16qi_ssus", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vusmmlaq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1840, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "ARII", ":", "case", "PCI", ":", "return", "<NUM_LIT>", ";", "case", "ARID", ":", "case", "PCD", ":", "return", "<NUM_LIT>", ";", "case", "AL", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "getDispSize", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1841, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "SyExp", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ")", "{", "if", "(", "SyExp", "->", "getSymbol", "(", ")", ".", "isInSection", "(", ")", ")", "return", "&", "SyExp", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ";", "return", "nullptr", ";", "}", "if", "(", "auto", "BinOp", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "auto", "SectionLHS", "=", "getTargetSection", "(", "BinOp", "->", "getLHS", "(", ")", ")", ";"], "ground_truth": ["auto", "SectionRHS", "=", "getTargetSection", "(", "BinOp", "->", "getRHS", "(", ")", ")", ";"], "File": "WebAssemblyWasmObjectWriter20", "Func": "getTargetSection", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1842, "Length": 80, "Cover_Rate": 0.6201550387596899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "auto", "*", "RetTy", "=", "ICA", ".", "getReturnType", "(", ")", ";", "switch", "(", "ICA", ".", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "if", "(", "LT", ".", "second", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "static", "const", "auto", "ValidMinMaxTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "RetTy", ")", ";", "if", "(", "any_of", "(", "ValidMinMaxTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", ")", "return", "LT", ".", "first", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo27", "Func": "getIntrinsicInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1843, "Length": 143, "Cover_Rate": 0.30168776371308015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "loongarch_init_machine_status", "(", "void", ")", "{"], "ground_truth": ["return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "File": "loongarch", "Func": "loongarch_init_machine_status", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1844, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "comp1", "=", "SET_SRC", "(", "comp1", ")", ";", "ifelse1", "=", "SET_SRC", "(", "xcond1", ")", ";", "ifelse2", "=", "SET_SRC", "(", "xcond2", ")", ";", "if", "(", "EQ", "!=", "GET_CODE", "(", "XEXP", "(", "ifelse1", ",", "<NUM_LIT>", ")", ")", "||", "!", "REG_P", "(", "XEXP", "(", "comp1", ",", "<NUM_LIT>", ")", ")", "||", "!", "CONST_INT_P", "(", "XEXP", "(", "comp1", ",", "<NUM_LIT>", ")", ")", "||", "XEXP", "(", "ifelse1", ",", "<NUM_LIT>", ")", "!=", "pc_rtx", "||", "XEXP", "(", "ifelse2", ",", "<NUM_LIT>", ")", "!=", "pc_rtx", "||", "LABEL_REF", "!=", "GET_CODE", "(", "XEXP", "(", "ifelse1", ",", "<NUM_LIT>", ")", ")", "||", "LABEL_REF", "!=", "GET_CODE", "(", "XEXP", "(", "ifelse2", ",", "<NUM_LIT>", ")", ")", "||", "!", "COMPARISON_P", "(", "XEXP", "(", "ifelse2", ",", "<NUM_LIT>", ")", ")", "||", "REG_CC", "!=", "REGNO", "(", "XEXP", "(", "XEXP", "(", "ifelse1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "||", "REG_CC", "!=", "REGNO", "(", "XEXP", "(", "XEXP", "(", "ifelse2", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "||", "const0_rtx", "!=", "XEXP", "(", "XEXP", "(", "ifelse1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "||", "const0_rtx", "!=", "XEXP", "(", "XEXP", "(", "ifelse2", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "code", "=", "GET_CODE", "(", "XEXP", "(", "ifelse2", ",", "<NUM_LIT>", ")", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "LT", ":", "case", "LTU", ":", "case", "GE", ":", "case", "GEU", ":", "break", ";", "case", "LE", ":", "case", "LEU", ":", "case", "GT", ":", "case", "GTU", ":", "code", "=", "avr_normalize_condition", "(", "code", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "target", "=", "XEXP", "(", "XEXP", "(", "ifelse1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "cond", "=", "XEXP", "(", "ifelse1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["jump", "=", "emit_jump_insn_after", "(", "gen_branch_unspec", "(", "target", ",", "cond", ")", ",", "insn1", ")", ";"], "File": "avr", "Func": "avr_reorg_remove_redundant_compare", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1845, "Length": 275, "Cover_Rate": 0.4963898916967509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>LEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["return", "create<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "true", ")", ";"], "File": "ARMAsmBackend3", "Func": "createARMLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1846, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>RegisterInfo", "::", "getRegisterOrder", "(", "unsigned", "Reg", ",", "const", "TargetRegisterClass", "&", "TRC", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "TRC", ".", "getNumRegs", "(", ")", ";", "++", "i", ")", "{", "if", "(", "regsOverlap", "(", "Reg", ",", "TRC", ".", "getRegister", "(", "i", ")", ")", ")", "{", "return", "i", ";", "}", "}"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "M680x0RegisterInfo", "Func": "getRegisterOrder", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1847, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmXLen", "(", ")", "const", "{", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "ground_truth": ["bool", "IsInRange", "=", "isRV64", "(", ")", "?", "true", ":", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "File": "RISCVAsmParser54", "Func": "isImmXLen", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1848, "Length": 63, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "mode_name", "[", "mode", "]", ",", "mep_section_tag", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "mep_section_tag", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "HIGH", ")", "return", "false", ";", "if", "(", "mep_section_tag", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "'f'", "||", "mep_section_tag", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "'f'", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "i", "=", "mep_section_tag", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "i", "==", "'b'", "||", "i", "==", "'t'", ")", "&&", "!", "reload_completed", "&&", "!", "reload_in_progress", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "rtx", "x", "=", "operands", "[", "i", "]", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "!", "MEP_CONTROL_REG", "(", "x", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "mep", "Func": "mep_mov_ok", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1849, "Length": 204, "Cover_Rate": 0.8986784140969163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitUnwindRaw", "(", "int64_t", "StackOffset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1850, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TFL", "*", "getFrameLowering", "(", ")", "const", "{", "return", "static_cast", "<", "const", "TFL", "*", ">", "(", "getFrameLowering", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "getFrameLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1851, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "::", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "XtensaTargetMachine1", "Func": "XtensaPassConfig", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1852, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", ",", "Hi", ";", "expandShiftParts", "(", "Op", ".", "getNode", "(", ")", ",", "Lo", ",", "Hi", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Lo", ",", "Hi", "}", ",", "SDLoc", "(", "Op", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering17", "Func": "LowerShiftParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1853, "Length": 38, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "}", "else", "if", "(", "MaskedLoadSDNode", "*", "LD", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlign", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "isNonExt", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "IsMasked", "=", "true", ";", "}", "else", "if", "(", "MaskedStoreSDNode", "*", "ST", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlign", "(", ")", ";", "isNonExt", "=", "!", "ST", "->", "isTruncatingStore", "(", ")", ";", "IsMasked", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isNonExt", ")", "return", "false", ";", "auto", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RHS", "||", "RHS", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Alignment", "<", "Align", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "Offset", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "isLegal", "=", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "getMVEIndexedAddressParts", "(", "Op", ",", "VT", ",", "Alignment", ",", "isSEXTLoad", ",", "IsMasked", ",", "Subtarget", "->", "isLittle", "(", ")", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "{", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "get<ISA_LIT>IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "}", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";", "}", "AM", "=", "isInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1854, "Length": 511, "Cover_Rate": 0.8735042735042735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "RetVal", "=", "OutVals", "[", "i", "]", ";", "if", "(", "ExtendIntegerRetVal", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "Outs", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "else", "if", "(", "RetVal", ".", "getValueSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "StoreOperands", ".", "push_back", "(", "RetVal", ")", ";", "if", "(", "VectorInfo", "[", "i", "]", "&", "PVF_LAST", ")", "{", "<STR_LIT>", "Op", ";", "unsigned", "NumElts", "=", "StoreOperands", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "Op", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Op", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "EVT", "TheStoreType", "=", "ExtendIntegerRetVal", "?", "<STR_LIT>", ":", "VTs", "[", "i", "]", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Op", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "StoreOperands", ",", "TheStoreType", ",", "MachinePointerInfo", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "StoreOperands", ".", "clear", "(", ")", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering19", "Func": "LowerReturn", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1855, "Length": 212, "Cover_Rate": 0.4076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isInlineValue", "(", ")", "const", "{", "return", "isRegKind", "(", ")", "&&", "::", "isInlineValue", "(", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isInlineValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1856, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "MSP430ELFObjectWriter", "Func": "createMSP430ELFObjectWriter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1857, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering152", "Func": "isTargetShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1858, "Length": 61, "Cover_Rate": 0.30808080808080807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Shift", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Shift", "<=", "<NUM_LIT>", ")", "return", ";", "Shift", "-=", "<NUM_LIT>", ";", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Shift", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "File": "MipsMCCodeEmitter70", "Func": "LowerLargeShift", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1859, "Length": 112, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "ShuffleVectorSDNode", "*", "N", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "M", ";", "N", "->", "getMask", "(", "M", ")", ";"], "ground_truth": ["return", "::", "isUNPCKL_v_undef_Mask", "(", "M", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering144", "Func": "isUNPCKL_v_undef_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1860, "Length": 37, "Cover_Rate": 0.925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "formatHex", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter20", "Func": "printU32ImmOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1861, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "MorphNodeTo", "(", "BR", ",", "<STR_LIT>", ",", "BR", "->", "getVTList", "(", ")", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "Chain", "=", "SDValue", "(", "Result", ",", "Result", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Intr", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDNode", "*", "CopyToReg", "=", "findUser", "(", "SDValue", "(", "Intr", ",", "i", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "CopyToReg", ")", "continue", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "CopyToReg", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "i", "-", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "SDValue", "(", "CopyToReg", ",", "<NUM_LIT>", ")", ",", "CopyToReg", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Intr", ",", "Intr", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ",", "Intr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "Chain", ";"], "File": "SIISelLowering73", "Func": "LowerBRCOND", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1862, "Length": 163, "Cover_Rate": 0.32796780684104626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "OpInfo", ";", "MCInst", "::", "iterator", "I", "=", "MI", ".", "begin", "(", ")", ";", "unsigned", "short", "NumOps", "=", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "NumOperands", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "++", "i", ",", "++", "I", ")", "{", "if", "(", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", "{", "if", "(", "CC", "!=", "<STR_LIT>", "&&", "!", "<ISA_LIT>Insts", "[", "MI", ".", "getOpcode", "(", ")", "]", ".", "isPredicable", "(", ")", ")", "Check", "(", "S", ",", "SoftFail", ")", ";", "I", "->", "setImm", "(", "CC", ")", ";", "++", "I", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "I", "->", "setReg", "(", "<NUM_LIT>", ")", ";", "else", "I", "->", "setReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMDisassembler51", "Func": "UpdateThumbVFPPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1863, "Length": 132, "Cover_Rate": 0.6839378238341969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorMarkStridedAccessesPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInterleavedLoadCombinePass", "(", ")", ")", ";", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine (2)3", "Func": "addIRPasses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1864, "Length": 84, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBase", "(", ")", "const", "{", "return", "BaseType", "==", "FrameIndexBase", "||", "BaseReg", ".", "getNode", "(", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "hasBase", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1865, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "EmitOpcodePrefix", "(", "uint64_t", "TSFlags", ",", "unsigned", "&", "CurByte", ",", "int", "MemOperand", ",", "const", "MCInst", "&", "MI", ",", "const", "MCInstrDesc", "&", "Desc", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "unsigned", "char", "OpSize", "=", "(", "TSFlags", "&", "<STR_LIT>", ")", ">>", "<STR_LIT>", ";", "if", "(", "OpSize", "==", "(", "is16BitMode", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "}", "if", "(", "is64BitMode", "(", "STI", ")", ")", "{", "if", "(", "unsigned", "REX", "=", "DetermineREXPrefix", "(", "MI", ",", "TSFlags", ",", "Desc", ")", ")", "EmitByte", "(", "<NUM_LIT>", "|", "REX", ",", "CurByte", ",", "OS", ")", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";"], "File": "X86MCCodeEmitter20", "Func": "EmitOpcodePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1866, "Length": 181, "Cover_Rate": 0.7211155378486056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "k_MemoryZeroRegImm", ":", "assert", "(", "getMemOffset", "(", ")", "!=", "nullptr", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "getMemIndexReg", "(", ")", "<<", "<STR_LIT>", "<<", "*", "getMemOffset", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_MemoryZeroImmImm", ":", "assert", "(", "getMemIndex", "(", ")", "!=", "nullptr", "&&", "getMemOffset", "(", ")", "!=", "nullptr", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "*", "getMemIndex", "(", ")", "<<", "<STR_LIT>", "<<", "*", "getMemOffset", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "VEAsmParser3", "Func": "print", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1867, "Length": 73, "Cover_Rate": 0.3443396226415094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Imm5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1868, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSubRegOf", "(", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ",", "const", "MachineOperand", "&", "SuperVec", ",", "const", "MachineOperand", "&", "SubReg", ")", "{", "if", "(", "SubReg", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "return", "TRI", ".", "isSubRegister", "(", "SuperVec", ".", "getReg", "(", ")", ",", "SubReg", ".", "getReg", "(", ")", ")", ";", "return", "SubReg", ".", "getSubReg", "(", ")", "!=", "<STR_LIT>", "&&", "SubReg", ".", "getReg", "(", ")", "==", "SuperVec", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "isSubRegOf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1869, "Length": 72, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_blendv_pd", "(", "__m128d", "__X", ",", "__m128d", "__Y", ",", "__m128d", "__M", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_blendvpd", "(", "(", "__v2df", ")", "__X", ",", "(", "__v2df", ")", "__Y", ",", "(", "__v2df", ")", "__M", ")", ";"], "File": "smmintrin", "Func": "_mm_blendv_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1870, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "||", "AM", ".", "Scale", "==", "<NUM_LIT>", "||", "AM", ".", "Scale", "==", "<NUM_LIT>", "||", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "AM", ".", "Base", ".", "Reg", ")", ";", "else", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", ")", "MIB", ".", "addFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ")", ";", "else", "assert", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "AM", ".", "Scale", ")", ".", "addReg", "(", "AM", ".", "IndexReg", ")", ";"], "File": "X86InstrBuilder11", "Func": "addLeaAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1871, "Length": 88, "Cover_Rate": 0.624113475177305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EHStreamer", ".", "EmitUnwindInfo", "(", "*", "this", ",", "getCurrentWinFrameInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86WinCOFFStreamer19", "Func": "EmitWinEHHandlerData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1872, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Register", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1873, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "return", "false", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "bool", "MustSaveTOC", "=", "FI", "->", "mustSaveTOC", "(", ")", ";", "DebugLoc", "DL", ";", "bool", "CRSpilled", "=", "false", ";", "MachineInstrBuilder", "CRMIB", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "continue", ";", "bool", "IsCRField", "=", "<STR_LIT>", "<=", "Reg", "&&", "Reg", "<=", "<STR_LIT>", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "bool", "IsLiveIn", "=", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "IsLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "CRSpilled", "&&", "IsCRField", ")", "{"], "File": "PPCFrameLowering4", "Func": "spillCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1874, "Length": 199, "Cover_Rate": 0.41458333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "unsigned", "VPERMILPMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getConstant", "(", "VPERMILPMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsLanePermuteAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Op", "=", "lowerVectorShuffleWithSHUFPD", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "!", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", ")", ")", "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";"], "File": "X86ISelLowering223", "Func": "lowerV4F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1875, "Length": 407, "Cover_Rate": 0.6450079239302694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "<ISA_LIT>MCExpr", "::", "VariantKind", ">", "(", "name", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_LO", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_PCREL_LO", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_PCREL_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_GOT_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TPREL_LO", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TPREL_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TPREL_ADD", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_GOT_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_GD_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_CAPTAB_PCREL_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TPREL_CINCOFFSET", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_IE_CAPTAB_PCREL_HI", ")", ".", "Case", "(", "<STR_LIT>", ",", "VK_<ISA_LIT>_TLS_GD_CAPTAB_PCREL_HI", ")", ".", "Default", "(", "VK_<ISA_LIT>_Invalid", ")", ";"], "ground_truth": ["}"], "File": "RISCVMCExpr12", "Func": "getVariantKindForName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1876, "Length": 115, "Cover_Rate": 0.9126984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NeedCFI", "=", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "||", "MF", ".", "getFunction", "(", ")", "->", "needsUnwindTableEntry", "(", ")", ";"], "ground_truth": ["if", "(", "!", "NeedCFI", ")", "return", "false", ";"], "File": "HexagonFrameLowering (2)3", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1877, "Length": 31, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonVLIWPacketizer", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1878, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_f32_p128", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1879, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "x", ";", "gcc_assert", "(", "SYMBOL_REF_DECL", "(", "symbol", ")", ")", ";", "imp_decl", "=", "get_dllimport_decl", "(", "SYMBOL_REF_DECL", "(", "symbol", ")", ",", "true", ")", ";", "x", "=", "DECL_RTL", "(", "imp_decl", ")", ";"], "ground_truth": ["if", "(", "want_reg", ")", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")", ";"], "File": "i386", "Func": "legitimize_dllimport_symbol", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1880, "Length": 43, "Cover_Rate": 0.7049180327868853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rclass", "==", "CCREGS", ")", "return", "mode", "==", "BImode", ";", "if", "(", "mode", "==", "PDImode", "||", "mode", "==", "V2PDImode", ")", "return", "regno", "==", "REG_A0", "||", "regno", "==", "REG_A1", ";"], "ground_truth": ["if", "(", "mode", "==", "DImode", ")", "return", "regno", "<", "REG_M3", ";"], "File": "bfin3", "Func": "hard_regno_mode_ok", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 1881, "Length": 41, "Cover_Rate": 0.36607142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "<ISA_LIT>TargetLowering", "::", "emitTrailingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Instruction", "*", "Inst", ",", "AtomicOrdering", "Ord", ")", "const", "{"], "ground_truth": ["if", "(", "isa", "<", "LoadInst", ">", "(", "Inst", ")", "&&", "isAcquireOrStronger", "(", "Ord", ")", ")", "return", "Builder", ".", "CreateFence", "(", "AtomicOrdering", "::", "Acquire", ")", ";"], "File": "RISCVISelLowering", "Func": "emitTrailingFence", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1882, "Length": 46, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Indices", ".", "size", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "int", "SplatIndex", "=", "-", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "V", ":", "Indices", ")", "{", "if", "(", "V", "!=", "-", "<NUM_LIT>", ")", "{", "SplatIndex", "=", "V", ";", "break", ";", "}", "}", "return", "fitsRegularPattern", "<", "int", ">", "(", "Indices", ".", "begin", "(", ")", ",", "<NUM_LIT>", ",", "Indices", ".", "end", "(", ")", ",", "SplatIndex", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)4", "Func": "isVECTOR_SHUFFLE_SPLATI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1883, "Length": 73, "Cover_Rate": 0.7604166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "InitReservedFrameCount", "(", "const", "Function", "*", "F", ")", "{", "unsigned", "NumArgs", "=", "F", "->", "arg_size", "(", ")", ";", "bool", "isVoidFunc", "=", "(", "F", "->", "getReturnType", "(", ")", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", ";", "if", "(", "isVoidFunc", ")", "ReservedFrameCount", "=", "NumArgs", ";", "else", "ReservedFrameCount", "=", "NumArgs", "+", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering", "Func": "InitReservedFrameCount", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1884, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "ShiftTypeAndValue", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "ShiftAmt", "=", "<STR_LIT>", "(", "ShiftTypeAndValue", ")", ";", "Mask", "<<=", "ShiftAmt", ";", "getUsefulBits", "(", "Op", ",", "Mask", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Mask", ".", "lshrInPlace", "(", "ShiftAmt", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "ShiftTypeAndValue", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "ShiftAmt", "=", "<STR_LIT>", "(", "ShiftTypeAndValue", ")", ";"], "ground_truth": ["Mask", ".", "lshrInPlace", "(", "ShiftAmt", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "getUsefulBitsFromOrWithShiftedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1885, "Length": 67, "Cover_Rate": 0.4161490683229814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RetReg", "=", "<STR_LIT>", ";", "uint64_t", "depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "RetAddr", ";", "if", "(", "depth", "==", "<NUM_LIT>", ")", "RetAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "RetReg", ",", "VT", ")", ";", "else", "{", "SDValue", "Chain", "=", "getFLUSHW", "(", "Op", ",", "DAG", ")", ";", "RetAddr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "VT", ")", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "depth", ";", "++", "i", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "(", "i", "==", "depth", "-", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "RetAddr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "RetAddr", ";"], "ground_truth": ["}"], "File": "SparcISelLowering1", "Func": "LowerRETURNADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1886, "Length": 151, "Cover_Rate": 0.7122641509433962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "HalfVT", "=", "VT", ".", "getHalfNumVectorElementsVT", "(", "Ctx", ")", ";", "Type", "*", "HalfTy", "=", "HalfVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "LoadInst", "*", "Lo", ",", "*", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "LoadMap", "[", "ST", "->", "getValueOperand", "(", ")", "]", ";", "Value", "*", "Ptr", "=", "ST", "->", "getPointerOperand", "(", ")", ";"], "ground_truth": ["PointerType", "*", "HalfPtrTy", "=", "HalfTy", "->", "getPointerTo", "(", "ST", "->", "getPointerAddressSpace", "(", ")", ")", ";"], "File": "X86LowerAMXType6", "Func": "splitST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1887, "Length": 71, "Cover_Rate": 0.3021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvth_f16_s16", "(", "int16_t", "__a", ")", "{", "return", "__builtin_aarch64_floathihf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvth_f16_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1888, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V0", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "V0", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "V0NumElts", "=", "V0", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "}", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "V0", ")", "{", "Mask", "[", "i", "]", "=", "(", "cast", "<", "ConstantSDNode", ">", "(", "Elt", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "continue", ";", "}", "else", "if", "(", "V1", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "V1", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "V1", ")", "{", "unsigned", "Lane", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Mask", "[", "i", "]", "=", "(", "Lane", "+", "V0NumElts", ")", ";", "continue", ";", "}", "else", "{"], "ground_truth": ["return", "false", ";"], "File": "AArch64ISelLowering126", "Func": "isKnownShuffleVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1889, "Length": 145, "Cover_Rate": 0.37084398976982097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SrcRC", "!=", "&", "<STR_LIT>", "&&", "TRI", ".", "isSGPRClass", "(", "DstRC", ")", "&&", "TRI", ".", "hasVGPRs", "(", "SrcRC", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies11", "Func": "isVGPRToSGPRCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1890, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMEMzi", "(", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "VEAsmParser3", "Func": "isMEMzi", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1891, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "(", "__a", ">=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcge_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1892, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasLoadArgs", "(", ")", "const", "{", "return", "HasLoadArgs", ";"], "ground_truth": ["}"], "File": "TeeRISCMachineFunctionInfo", "Func": "hasLoadArgs", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1893, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_frsqest", "(", "qword", "a", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_rsqrte", "(", "(", "vec_float4", ")", "(", "a", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_frsqest", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1894, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "MI", ":", "C", ".", "instructions", "(", ")", ")", "Cost", "+=", "Converters", ".", "find", "(", "{", "DstDomain", ",", "MI", "->", "getOpcode", "(", ")", "}", ")", "->", "second", "->", "getExtraCost", "(", "MI", ",", "MRI", ")", ";"], "ground_truth": ["return", "Cost", ";"], "File": "X86DomainReassignment", "Func": "calculateCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1895, "Length": 41, "Cover_Rate": 0.5540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "value", "*", "merge_cells", "(", "value", "*", "cl1", ",", "value", "*", "cl2", ")", "const", "{", "auto", "b1", "=", "std", "::", "get", "<", "cell", ">", "(", "*", "cl1", ")", ".", "b", ";"], "ground_truth": ["auto", "b2", "=", "std", "::", "get", "<", "cell", ">", "(", "*", "cl2", ")", ".", "b", ";"], "File": "TVMReFunc", "Func": "merge_cells", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1896, "Length": 46, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "}", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["return", "size", ">", "<NUM_LIT>", "*", "<NUM_LIT>", ";"], "File": "moxie2", "Func": "moxie_pass_by_reference", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1897, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "LoV1", ",", "HiV1", ")", "=", "SplitVector", "(", "V1", ")", ";", "std", "::", "tie", "(", "LoV2", ",", "HiV2", ")", "=", "SplitVector", "(", "V2", ")", ";", "auto", "HalfBlend", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "HalfMask", ")", "{", "bool", "UseLoV1", "=", "false", ",", "UseHiV1", "=", "false", ",", "UseLoV2", "=", "false", ",", "UseHiV2", "=", "false", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1BlendMask", ",", "V2BlendMask", ",", "BlendMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "{", "int", "M", "=", "HalfMask", "[", "i", "]", ";", "if", "(", "M", ">=", "NumElements", ")", "{", "if", "(", "M", ">=", "NumElements", "+", "SplitNumElements", ")", "UseHiV2", "=", "true", ";", "else", "UseLoV2", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "M", "-", "NumElements", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "BlendMask", ".", "push_back", "(", "SplitNumElements", "+", "i", ")", ";", "}", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "{", "if", "(", "M", ">=", "SplitNumElements", ")", "UseHiV1", "=", "true", ";", "else", "UseLoV1", "=", "true", ";", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "M", ")", ";", "BlendMask", ".", "push_back", "(", "i", ")", ";", "}", "else", "{", "V2BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "V1BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "BlendMask", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", "&&", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getUNDEF", "(", "SplitVT", ")", ";", "if", "(", "!", "UseLoV2", "&&", "!", "UseHiV2", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";", "if", "(", "!", "UseLoV1", "&&", "!", "UseHiV1", ")", "return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV2", ",", "HiV2", ",", "V2BlendMask", ")", ";", "SDValue", "V1Blend", ",", "V2Blend", ";", "if", "(", "UseLoV1", "&&", "UseHiV1", ")", "{", "V1Blend", "=", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV1", ",", "HiV1", ",", "V1BlendMask", ")", ";", "}", "else", "{", "V1Blend", "=", "UseLoV1", "?", "LoV1", ":", "HiV1", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "if", "(", "BlendMask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "BlendMask", "[", "i", "]", "<", "SplitNumElements", ")", "BlendMask", "[", "i", "]", "=", "V1BlendMask", "[", "i", "]", "-", "(", "UseLoV1", "?", "<NUM_LIT>", ":", "SplitNumElements", ")", ";", "}", "if", "(", "UseLoV2", "&&", "UseHiV2", ")", "{", "V2Blend", "=", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "LoV2", ",", "HiV2", ",", "V2BlendMask", ")", ";", "}", "else", "{", "V2Blend", "=", "UseLoV2", "?", "LoV2", ":", "HiV2", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitNumElements", ";", "++", "i", ")", "if", "(", "BlendMask", "[", "i", "]", ">=", "SplitNumElements", ")", "BlendMask", "[", "i", "]", "=", "V2BlendMask", "[", "i", "]", "+", "(", "UseLoV2", "?", "SplitNumElements", ":", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getVectorShuffle", "(", "SplitVT", ",", "DL", ",", "V1Blend", ",", "V2Blend", ",", "BlendMask", ")", ";"], "File": "X86ISelLowering200", "Func": "splitAndLowerVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1898, "Length": 471, "Cover_Rate": 0.5005313496280552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PartialReductionPass", "(", ")", ")", ";", "}", "addPass", "(", "createIndirectBrExpandPass", "(", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "addPass", "(", "createCFGuardDispatchPass", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86TargetMachine97", "Func": "addIRPasses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1899, "Length": 65, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regno", "=", "(", "BASE_ARG_REG", "(", "mode", ")", "+", "sh_round_reg", "(", "*", "ca", ",", "mode", ")", ")", "^", "(", "mode", "==", "SFmode", "&&", "TARGET_SH4", "&&", "TARGET_LITTLE_ENDIAN", "&&", "!", "TARGET_HITACHI", "&&", "!", "ca", "->", "renesas_abi", ")", ";", "return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "}", "if", "(", "TARGET_SH5", ")", "{", "if", "(", "mode", "==", "VOIDmode", "&&", "TARGET_SHCOMPACT", ")", "return", "GEN_INT", "(", "ca", "->", "call_cookie", ")", ";", "if", "(", "mode", "==", "SFmode", "&&", "ca", "->", "free_single_fp_reg", ")", "return", "SH5_PROTOTYPED_FLOAT_ARG", "(", "*", "ca", ",", "mode", ",", "ca", "->", "free_single_fp_reg", ")", ";", "if", "(", "(", "GET_SH_ARG_CLASS", "(", "mode", ")", "==", "SH_ARG_FLOAT", ")", "&&", "(", "named", "||", "!", "ca", "->", "prototype_p", ")", "&&", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "<", "NPARM_REGS", "(", "SFmode", ")", ")", "{", "if", "(", "!", "ca", "->", "prototype_p", "&&", "TARGET_SHMEDIA", ")", "return", "SH5_PROTOTYPELESS_FLOAT_ARG", "(", "*", "ca", ",", "mode", ")", ";", "return", "SH5_PROTOTYPED_FLOAT_ARG", "(", "*", "ca", ",", "mode", ",", "FIRST_FP_PARM_REG", "+", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", ")", ";", "}", "if", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_INT", "]", "<", "NPARM_REGS", "(", "SImode", ")", "&&", "(", "!", "TARGET_SHCOMPACT", "||", "(", "!", "SHCOMPACT_FORCE_ON_STACK", "(", "mode", ",", "type", ")", "&&", "!", "SH5_WOULD_BE_PARTIAL_NREGS", "(", "*", "ca", ",", "mode", ",", "type", ",", "named", ")", ")", ")", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "(", "FIRST_PARM_REG", "+", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_INT", "]", ")", ")", ";", "}", "return", "NULL_RTX", ";", "}", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "sh4", "Func": "sh_function_arg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1900, "Length": 239, "Cover_Rate": 0.5184381778741866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "++", "I", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint64_t", "ImmValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "ImmValue", ")", ";", "B", ".", "erase", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "HexagonSplitConst32AndConst6411", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1901, "Length": 119, "Cover_Rate": 0.30670103092783507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegToPrint", "=", "RC", "->", "getRegister", "(", "RI", "->", "getEncodingValue", "(", "Reg", ")", ")", ";", "assert", "(", "RI", "->", "regsOverlap", "(", "RegToPrint", ",", "Reg", ")", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegToPrint", ",", "isVector", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmPrinter2", "Func": "printAsmRegInClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1902, "Length": 45, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printT2AddrModeImm8s4OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printT2AddrModeImm8s4OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1903, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "(", "__m256d", "*", ")", "__P", "=", "__A", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_store_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1904, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "data_section", "(", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "decl", ")", "&&", "!", "TREE_SIDE_EFFECTS", "(", "decl", ")", "&&", "DECL_INITIAL", "(", "decl", ")", "&&", "(", "DECL_INITIAL", "(", "decl", ")", "==", "error_mark_node", "||", "TREE_CONSTANT", "(", "DECL_INITIAL", "(", "decl", ")", ")", ")", ")", "||", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "readonly_data_section", "(", ")", ";"], "File": "iq20002", "Func": "iq2000_select_section", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1905, "Length": 63, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshl_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ")", "{", "return", "(", "int64x1_t", ")", "__builtin_neon_vqrshlsdi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqrshl_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1906, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsSelfLoop", "=", "MBB", ".", "isSuccessor", "(", "&", "MBB", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "llvm", "::", "next", "(", "MII", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "BundleMI", "=", "MI", ";", "continue", ";", "}", "LiveCPSR", "=", "UpdateCPSRUse", "(", "*", "MI", ",", "LiveCPSR", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "OPI", "=", "ReduceOpcodeMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "OPI", "!=", "ReduceOpcodeMap", ".", "end", "(", ")", ")", "{", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "{", "if", "(", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "prior", "(", "NextMII", ")", ";"], "ground_truth": ["MI", "=", "&", "*", "I", ";"], "File": "Thumb2SizeReduction38", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1907, "Length": 277, "Cover_Rate": 0.6309794988610479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "SrcTy", "=", "Src", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "SrcTy", ",", "SrcVT", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "TempReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "(", "SrcVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitInst", "(", "Opc", ",", "TempReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", ")", ";", "updateValueMap", "(", "I", ",", "DestReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsFastISel", "Func": "selectFPToInt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1908, "Length": 118, "Cover_Rate": 0.5514018691588785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "Mips16ISelDAGToDAG23", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1909, "Length": 77, "Cover_Rate": 0.30677290836653387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", ";", "if", "(", "DT", ".", "find", "(", "LLVMTy", ",", "CurMF", ",", "Reg", ")", ")", "{", "return", "get<ISA_LIT>TypeForVReg", "(", "Reg", ")", ";", "}", "MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "createTypeVReg", "(", "CurMF", "->", "getRegInfo", "(", ")", ")", ")", ".", "addUse", "(", "get<ISA_LIT>TypeID", "(", "BaseType", ")", ")", ".", "addImm", "(", "NumElements", ")", ";"], "ground_truth": ["return", "restOfCreate<ISA_LIT>Type", "(", "LLVMTy", ",", "MIB", ")", ";"], "File": "SPIRVGlobalRegistry1", "Func": "getOrCreateSPIRVVectorType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1910, "Length": 91, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", "&&", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "ground_truth": ["}"], "File": "SIInstrInfo119", "Func": "shouldTryToSpillVGPRs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1911, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseSetNoReorderDirective", "(", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "FISCAsmParser", "Func": "parseSetNoReorderDirective", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1912, "Length": 36, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int32_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "false", ";", "unsigned", "W", "=", "RC", ".", "width", "(", ")", ";", "while", "(", "W", ">", "<NUM_LIT>", "&&", "RC", "[", "W", "-", "<NUM_LIT>", "]", ".", "is", "(", "<NUM_LIT>", ")", ")", "W", "--", ";", "if", "(", "W", "==", "<NUM_LIT>", "||", "W", "==", "RC", ".", "width", "(", ")", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "W", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "W", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "W", "<", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "BitTracker", "::", "RegisterRef", "RS", "=", "Op", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", ")", "continue", ";", "const", "BitTracker", "::", "RegisterCell", "&", "SC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "unsigned", "BN", ",", "BW", ";", "if", "(", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "BN", ",", "BW", ",", "MRI", ")", ")", "continue", ";", "if", "(", "BW", "<", "W", "||", "!", "HBS", "::", "isEqual", "(", "RC", ",", "<NUM_LIT>", ",", "SC", ",", "BN", ",", "W", ")", ")", "continue", ";", "if", "(", "!", "validateReg", "(", "RS", ",", "NewOpc", ",", "<NUM_LIT>", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "HexagonBitSimplify (2)1", "Func": "genExtractLow", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1913, "Length": 319, "Cover_Rate": 0.6405622489959839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "ldi", "::", "fixup", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "MCS51AsmBackend", "Func": "ms8", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1914, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strncmp", "(", "section", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strncmp", "(", "section", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nios22", "Func": "nios2_small_section_name_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1915, "Length": 44, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float64x1_t", ")", "{", "__builtin_aarch64_fmulxdf", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", "[", "<NUM_LIT>", "]", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vmulx_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1916, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "FrameReg", "=", "TRI", "->", "getBaseRegister", "(", ")", ";"], "ground_truth": ["else", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "FrameReg", "=", "TRI", "->", "getStackRegister", "(", ")", ";"], "File": "X86FrameLowering82", "Func": "getFrameIndexReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1917, "Length": 54, "Cover_Rate": 0.7397260273972602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTargetShuffle", "(", "Opcode", ")", ")", "{", "MVT", "ShufVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "MVT", "ShufSVT", "=", "ShufVT", ".", "getVectorElementType", "(", ")", ";", "int", "NumElems", "=", "(", "int", ")", "ShufVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ShuffleOps", ";", "bool", "IsUnary", ";", "if", "(", "!", "getTargetShuffleMask", "(", "Op", ".", "getNode", "(", ")", ",", "ShufVT", ",", "true", ",", "ShuffleOps", ",", "ShuffleMask", ",", "IsUnary", ")", ")", "return", "SDValue", "(", ")", ";", "int", "Elt", "=", "ShuffleMask", "[", "Index", "]", ";", "if", "(", "Elt", "==", "SM_SentinelZero", ")", "return", "ShufSVT", ".", "isInteger", "(", ")", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "ShufSVT", ")", ":", "DAG", ".", "getConstantFP", "(", "+", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "ShufSVT", ")", ";", "if", "(", "Elt", "==", "SM_SentinelUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "ShufSVT", ")", ";", "assert", "(", "<NUM_LIT>", "<=", "Elt", "&&", "Elt", "<", "(", "<NUM_LIT>", "*", "NumElems", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Src", "=", "(", "Elt", "<", "NumElems", ")", "?", "ShuffleOps", "[", "<NUM_LIT>", "]", ":", "ShuffleOps", "[", "<NUM_LIT>", "]", ";", "return", "getShuffleScalarElt", "(", "Src", ",", "Elt", "%", "NumElems", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Sub", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "SubIdx", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumSubElts", "=", "Sub", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "SubIdx", "<=", "Index", "&&", "Index", "<", "(", "SubIdx", "+", "NumSubElts", ")", ")", "return", "getShuffleScalarElt", "(", "Sub", ",", "Index", "-", "SubIdx", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "return", "getShuffleScalarElt", "(", "Vec", ",", "Index", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "EVT", "SubVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumSubElts", "=", "SubVT", ".", "getVectorNumElements", "(", ")", ";", "uint64_t", "SubIdx", "=", "Index", "/", "NumSubElts", ";", "uint64_t", "SubElt", "=", "Index", "%", "NumSubElts", ";", "return", "getShuffleScalarElt", "(", "Op", ".", "getOperand", "(", "SubIdx", ")", ",", "SubElt", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "SrcIdx", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "getShuffleScalarElt", "(", "Src", ",", "Index", "+", "SrcIdx", ",", "DAG", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "getShuffleScalarElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1918, "Length": 430, "Cover_Rate": 0.5858310626702997, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "VideoCore4ISelLowering", "Func": "VideoCore4TargetLowering", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1919, "Length": 140, "Cover_Rate": 0.35989717223650386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "InVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "assert", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "ExtVT", "=", "(", "NumElts", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "APInt", "::", "getAllOnesValue", "(", "ExtVT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CP", ")", "->", "getAlignment", "(", ")", ";"], "File": "X86ISelLowering225", "Func": "LowerSIGN_EXTEND_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1920, "Length": 154, "Cover_Rate": 0.3347826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "i", "&&", "Mask", "[", "i", "]", "!=", "i", "+", "Size", ")", "return", "SDValue", "(", ")", ";", "MaskOps", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "Size", "?", "AllOnes", ":", "Zero", ")", ";", "}", "SDValue", "V1Mask", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "DL", ",", "MaskOps", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V1Mask", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "V1Mask", ")", ",", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "V2", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering208", "Func": "lowerVectorShuffleAsBitBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1921, "Length": 173, "Cover_Rate": 0.6134751773049646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CRYPTO_BUILTIN_VPMSUMD", ":", "case", "CRYPTO_BUILTIN_VPMSUM", ":", "case", "MISC_BUILTIN_ADDG6S", ":", "case", "MISC_BUILTIN_DIVWEU", ":", "case", "MISC_BUILTIN_DIVDEU", ":", "case", "VSX_BUILTIN_UDIV_V2DI", ":", "case", "ALTIVEC_BUILTIN_VMAXUB", ":", "case", "ALTIVEC_BUILTIN_VMINUB", ":", "case", "ALTIVEC_BUILTIN_VMAXUH", ":", "case", "ALTIVEC_BUILTIN_VMINUH", ":", "case", "ALTIVEC_BUILTIN_VMAXUW", ":", "case", "ALTIVEC_BUILTIN_VMINUW", ":", "case", "P8V_BUILTIN_VMAXUD", ":", "case", "P8V_BUILTIN_VMINUD", ":", "case", "ALTIVEC_BUILTIN_VAND_V16QI_UNS", ":", "case", "ALTIVEC_BUILTIN_VAND_V8HI_UNS", ":", "case", "ALTIVEC_BUILTIN_VAND_V4SI_UNS", ":", "case", "ALTIVEC_BUILTIN_VAND_V2DI_UNS", ":", "case", "ALTIVEC_BUILTIN_VANDC_V16QI_UNS", ":", "case", "ALTIVEC_BUILTIN_VANDC_V8HI_UNS", ":", "case", "ALTIVEC_BUILTIN_VANDC_V4SI_UNS", ":", "case", "ALTIVEC_BUILTIN_VANDC_V2DI_UNS", ":", "case", "ALTIVEC_BUILTIN_VNOR_V16QI_UNS", ":", "case", "ALTIVEC_BUILTIN_VNOR_V8HI_UNS", ":", "case", "ALTIVEC_BUILTIN_VNOR_V4SI_UNS", ":", "case", "ALTIVEC_BUILTIN_VNOR_V2DI_UNS", ":", "case", "ALTIVEC_BUILTIN_VOR_V16QI_UNS", ":", "case", "ALTIVEC_BUILTIN_VOR_V8HI_UNS", ":", "case", "ALTIVEC_BUILTIN_VOR_V4SI_UNS", ":", "case", "ALTIVEC_BUILTIN_VOR_V2DI_UNS", ":", "case", "ALTIVEC_BUILTIN_VXOR_V16QI_UNS", ":", "case", "ALTIVEC_BUILTIN_VXOR_V8HI_UNS", ":", "case", "ALTIVEC_BUILTIN_VXOR_V4SI_UNS", ":", "case", "ALTIVEC_BUILTIN_VXOR_V2DI_UNS", ":", "case", "P8V_BUILTIN_EQV_V16QI_UNS", ":", "case", "P8V_BUILTIN_EQV_V8HI_UNS", ":", "case", "P8V_BUILTIN_EQV_V4SI_UNS", ":", "case", "P8V_BUILTIN_EQV_V2DI_UNS", ":", "case", "P8V_BUILTIN_EQV_V1TI_UNS", ":", "case", "P8V_BUILTIN_NAND_V16QI_UNS", ":", "case", "P8V_BUILTIN_NAND_V8HI_UNS", ":", "case", "P8V_BUILTIN_NAND_V4SI_UNS", ":", "case", "P8V_BUILTIN_NAND_V2DI_UNS", ":", "case", "P8V_BUILTIN_NAND_V1TI_UNS", ":", "case", "P8V_BUILTIN_ORC_V16QI_UNS", ":", "case", "P8V_BUILTIN_ORC_V8HI_UNS", ":", "case", "P8V_BUILTIN_ORC_V4SI_UNS", ":", "case", "P8V_BUILTIN_ORC_V2DI_UNS", ":", "case", "P8V_BUILTIN_ORC_V1TI_UNS", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "ALTIVEC_BUILTIN_VPERM_16QI_UNS", ":", "case", "ALTIVEC_BUILTIN_VPERM_8HI_UNS", ":", "case", "ALTIVEC_BUILTIN_VPERM_4SI_UNS", ":", "case", "ALTIVEC_BUILTIN_VPERM_2DI_UNS", ":", "case", "ALTIVEC_BUILTIN_VSEL_16QI_UNS", ":", "case", "ALTIVEC_BUILTIN_VSEL_8HI_UNS", ":", "case", "ALTIVEC_BUILTIN_VSEL_4SI_UNS", ":", "case", "ALTIVEC_BUILTIN_VSEL_2DI_UNS", ":", "case", "VSX_BUILTIN_VPERM_16QI_UNS", ":", "case", "VSX_BUILTIN_VPERM_8HI_UNS", ":", "case", "VSX_BUILTIN_VPERM_4SI_UNS", ":", "case", "VSX_BUILTIN_VPERM_2DI_UNS", ":", "case", "VSX_BUILTIN_XXSEL_16QI_UNS", ":", "case", "VSX_BUILTIN_XXSEL_8HI_UNS", ":", "case", "VSX_BUILTIN_XXSEL_4SI_UNS", ":", "case", "VSX_BUILTIN_XXSEL_2DI_UNS", ":", "case", "CRYPTO_BUILTIN_VPERMXOR", ":", "case", "CRYPTO_BUILTIN_VPERMXOR_V2DI", ":", "case", "CRYPTO_BUILTIN_VPERMXOR_V4SI", ":", "case", "CRYPTO_BUILTIN_VPERMXOR_V8HI", ":", "case", "CRYPTO_BUILTIN_VPERMXOR_V16QI", ":", "case", "CRYPTO_BUILTIN_VSHASIGMAW", ":", "case", "CRYPTO_BUILTIN_VSHASIGMAD", ":", "case", "CRYPTO_BUILTIN_VSHASIGMA", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "ALTIVEC_BUILTIN_VPERM_16QI", ":", "case", "ALTIVEC_BUILTIN_VPERM_8HI", ":", "case", "ALTIVEC_BUILTIN_VPERM_4SI", ":", "case", "ALTIVEC_BUILTIN_VPERM_4SF", ":", "case", "ALTIVEC_BUILTIN_VPERM_2DI", ":", "case", "ALTIVEC_BUILTIN_VPERM_2DF", ":", "case", "VSX_BUILTIN_VPERM_16QI", ":", "case", "VSX_BUILTIN_VPERM_8HI", ":", "case", "VSX_BUILTIN_VPERM_4SI", ":", "case", "VSX_BUILTIN_VPERM_4SF", ":", "case", "VSX_BUILTIN_VPERM_2DI", ":", "case", "VSX_BUILTIN_VPERM_2DF", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "VSX_BUILTIN_XVCVUXDSP", ":", "case", "VSX_BUILTIN_XVCVUXDDP_UNS", ":", "case", "ALTIVEC_BUILTIN_UNSFLOAT_V4SI_V4SF", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "VSX_BUILTIN_XVCVDPUXDS_UNS", ":", "case", "ALTIVEC_BUILTIN_FIXUNS_V4SF_V4SI", ":", "case", "MISC_BUILTIN_UNPACK_TD", ":", "case", "MISC_BUILTIN_UNPACK_V1TI", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "ALTIVEC_BUILTIN_VCMPEQUB", ":", "case", "ALTIVEC_BUILTIN_VCMPEQUH", ":", "case", "ALTIVEC_BUILTIN_VCMPEQUW", ":", "case", "P8V_BUILTIN_VCMPEQUD", ":", "case", "VSX_BUILTIN_CMPGE_U16QI", ":", "case", "VSX_BUILTIN_CMPGE_U8HI", ":", "case", "VSX_BUILTIN_CMPGE_U4SI", ":", "case", "VSX_BUILTIN_CMPGE_U2DI", ":", "case", "ALTIVEC_BUILTIN_VCMPGTUB", ":", "case", "ALTIVEC_BUILTIN_VCMPGTUH", ":", "case", "ALTIVEC_BUILTIN_VCMPGTUW", ":", "case", "P8V_BUILTIN_VCMPGTUD", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "MISC_BUILTIN_PACK_TD", ":", "case", "MISC_BUILTIN_PACK_V1TI", ":", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "h", ".", "uns_p", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "ALTIVEC_BUILTIN_VSRB", ":"], "File": "rs6000-call", "Func": "builtin_function_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1922, "Length": 461, "Cover_Rate": 0.4324577861163227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Subtarget", "::", "getImplicitArgNumBytes", "(", "const", "Function", "&", "F", ")", "const", "{", "assert", "(", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget105", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1923, "Length": 36, "Cover_Rate": 0.5901639344262295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1924, "Length": 298, "Cover_Rate": 0.430635838150289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In2L", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "In2H", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "LSI", "=", "DAG", ".", "getMemOperand", "(", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "In1", ",", "In2L", ",", "In2H", ",", "LSI", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getNode", "(", "NewOp", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering94", "Func": "ReplaceATOMIC_BINARY_64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1925, "Length": 125, "Cover_Rate": 0.4612546125461255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regstate_t", "flags", ";", "flags", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "{", "if", "(", "for_each_rtx", "(", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "frv_registers_conflict_p_1", ",", "&", "flags", ")", ")", "return", "true", ";", "flags", "|=", "frv_cond_flags", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "}", "return", "for_each_rtx", "(", "&", "x", ",", "frv_registers_conflict_p_1", ",", "&", "flags", ")", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_registers_conflict_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 1926, "Length": 73, "Cover_Rate": 0.9012345679012346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getLDSWaveSpillSize", "(", ")", "const", "{"], "ground_truth": ["return", "LDSWaveSpillSize", ";"], "File": "SIMachineFunctionInfo (2)1", "Func": "getLDSWaveSpillSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1927, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveTC", "(", "is<ISA_LIT>64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCAsmParser14", "Func": "ParseDirective", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1928, "Length": 43, "Cover_Rate": 0.4387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WaitInsert", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86InsertWait", "Func": "WaitInsert", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1929, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Kind", "=", "o", ".", "Kind", ";", "StartLoc", "=", "o", ".", "StartLoc", ";", "EndLoc", "=", "o", ".", "EndLoc", ";", "switch", "(", "Kind", ")", "{", "case", "CondCode", ":", "CC", "=", "o", ".", "CC", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser32", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1930, "Length": 34, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUOperand", "::", "isMubufOffset", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "File": "AMDGPUAsmParser18", "Func": "isMubufOffset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1931, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'f'", ":", "case", "'v'", ":", "return", "RegName", "+", "<NUM_LIT>", ";", "case", "'c'", ":", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'r'", ")", "return", "RegName", "+", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "RegName", ";"], "File": "PPCInstPrinter3", "Func": "stripRegisterPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1932, "Length": 32, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MCII", ".", "get", "(", "MCI", ".", "getOpcode", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo", "Func": "getDesc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1933, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "GPRCS1Size", "=", "<NUM_LIT>", ",", "GPRCS2Size", "=", "<NUM_LIT>", ",", "DPRCSSize", "=", "<NUM_LIT>", ";", "int", "FramePtrSpillFI", "=", "<NUM_LIT>", ";", "if", "(", "VARegSaveSize", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "VARegSaveSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Reg", "==", "FramePtr", ")", "FramePtrSpillFI", "=", "FI", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "AFI", "->", "addGPRCalleeSavedArea2Frame", "(", "FI", ")", ";", "GPRCS2Size", "+=", "<NUM_LIT>", ";", "}", "else", "{", "AFI", "->", "addGPRCalleeSavedArea1Frame", "(", "FI", ")", ";", "GPRCS1Size", "+=", "<NUM_LIT>", ";", "}", "break", ";", "default", ":", "AFI", "->", "addDPRCalleeSavedAreaFrame", "(", "FI", ")", ";", "DPRCSSize", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "GPRCS1Size", ">", "<NUM_LIT>", ")", "MBBI", "++", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "HasFP", ")", "{", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDriOpc", ")", ",", "FramePtr", ")", ".", "addFrameIndex", "(", "FramePtrSpillFI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "MIB", ")", ")", ";", "}", "if", "(", "GPRCS2Size", ">", "<NUM_LIT>", ")", "MBBI", "++", ";", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "if", "(", "HasFP", ")", "AFI", "->", "setFramePtrSpillOffset", "(", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")", "+", "NumBytes", ")", ";", "AFI", "->", "setGPRCalleeSavedArea1Offset", "(", "GPRCS1Offset", ")", ";", "AFI", "->", "setGPRCalleeSavedArea2Offset", "(", "GPRCS2Offset", ")", ";", "AFI", "->", "setDPRCalleeSavedAreaOffset", "(", "DPRCSOffset", ")", ";", "if", "(", "DPRCSSize", ">", "<NUM_LIT>", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "NumBytes", "=", "DPRCSOffset", ";", "if", "(", "NumBytes", ")", "{"], "ground_truth": ["emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "-", "NumBytes", ",", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPrologue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1934, "Length": 466, "Cover_Rate": 0.44087038789025546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Base", ".", "getNode", "(", ")", ")", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "else", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int64_t", "FrameIndex", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FrameIndex", ",", "VT", ")", ";", "}", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "!=", "VT", ")", "{", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "Base", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Base", ")", ";", "SDValue", "Trunc", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Base", ")", ";", "insertDAGNode", "(", "CurDAG", ",", "Base", ".", "getNode", "(", ")", ",", "Trunc", ")", ";"], "ground_truth": ["Base", "=", "Trunc", ";"], "File": "SystemZISelDAGToDAG14", "Func": "getAddressOperands", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1935, "Length": 127, "Cover_Rate": 0.7094972067039106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VAListP", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "VAListS", "=", "cast", "<", "SrcValueSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Base", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "VAListP", ",", "VAListS", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "VAListP", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "dl", ",", "Base", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Tmp", ",", "NULL", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "DataPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "Offset", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isFloatingPoint", "(", ")", ")", "{"], "File": "AlphaISelLowering3", "Func": "LowerVAARG", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1936, "Length": 158, "Cover_Rate": 0.4340659340659341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "CSR_SaveList", ";", "case", "CallingConv", "::", "PreserveAll", ":", "return", "CSR_preserve_all_SaveList", ";", "}"], "ground_truth": ["}"], "File": "VERegisterInfo3", "Func": "getCalleeSavedRegs", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1937, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "ReturnStackOffsetSet", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgFrameBytes", "(", "<NUM_LIT>", ")", ",", "ReturnStackOffset", "(", "-", "<NUM_LIT>", ")", ",", "MaxCallStackReq", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["MF", ".", "setAlignment", "(", "<NUM_LIT>", ")", ";"], "File": "ARCMachineFunctionInfo", "Func": "ARCFunctionInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1938, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "featureString", ";", "OwningPtr", "<", "const", "TargetMachine", ">", "targetMachine", "(", "T", ".", "createTargetMachine", "(", "tripleString", ",", "featureString", ")", ")", ";"], "ground_truth": ["InitRegisterMap", "(", "targetMachine", "->", "getRegisterInfo", "(", ")", ")", ";"], "File": "MBlazeAsmLexer", "Func": "MBlazeAsmLexer", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1939, "Length": 31, "Cover_Rate": 0.5166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntelExprStateMachine", "(", ")", ":", "State", "(", "IES_INIT", ")", ",", "PrevState", "(", "IES_ERROR", ")", ",", "BaseReg", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", "<NUM_LIT>", ")", ",", "TmpReg", "(", "<NUM_LIT>", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "Imm", "(", "<NUM_LIT>", ")", ",", "Sym", "(", "nullptr", ")", ",", "BracCount", "(", "<NUM_LIT>", ")", ",", "MemExpr", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86AsmParser125", "Func": "IntelExprStateMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1940, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "machine_frame_state", "&", "fs", "=", "cfun", "->", "machine", "->", "fs", ";"], "ground_truth": ["if", "(", "fs", ".", "sp_realigned", "&&", "cfa_offset", "<=", "fs", ".", "sp_realigned_offset", ")", "{"], "File": "i386", "Func": "sp_valid_at", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1941, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsSmallMemAccess", "(", "unsigned", "AccessSize", ")", "{"], "ground_truth": ["return", "AccessSize", "<", "<NUM_LIT>", ";"], "File": "X86AsmInstrumentation", "Func": "IsSmallMemAccess", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1942, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "region", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "const", "llvm", "::", "ELF", "::", "Elf_Options", "*", "optb", "=", "reinterpret_cast", "<", "const", "llvm", "::", "ELF", "::", "Elf_Options", "*", ">", "(", "region", ".", "begin", "(", ")", ")", ";", "const", "llvm", "::", "ELF", "::", "Elf_Options", "*", "opte", "=", "reinterpret_cast", "<", "const", "llvm", "::", "ELF", "::", "Elf_Options", "*", ">", "(", "region", ".", "begin", "(", ")", "+", "size", ")", ";", "for", "(", "const", "llvm", "::", "ELF", "::", "Elf_Options", "*", "opt", "=", "optb", ";", "opt", "<", "opte", ";", "opt", "+=", "opt", "->", "size", ")", "{", "switch", "(", "opt", "->", "kind", ")", "{", "default", ":", "break", ";", "case", "llvm", "::", "ELF", "::", "ODK_REGINFO", ":", "if", "(", "config", "(", ")", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isArch32Bit", "(", ")", ")", "{", "const", "llvm", "::", "ELF", "::", "Elf32_RegInfo", "*", "reg", "=", "reinterpret_cast", "<", "const", "llvm", "::", "ELF", "::", "Elf32_RegInfo", "*", ">", "(", "opt", "+", "<NUM_LIT>", ")", ";", "m_GP0Map", "[", "&", "pInput", "]", "=", "reg", "->", "ri_gp_value", ";", "}", "else", "{", "const", "llvm", "::", "ELF", "::", "Elf64_RegInfo", "*", "reg", "=", "reinterpret_cast", "<", "const", "llvm", "::", "ELF", "::", "Elf64_RegInfo", "*", ">", "(", "opt", "+", "<NUM_LIT>", ")", ";", "m_GP0Map", "[", "&", "pInput", "]", "=", "reg", "->", "ri_gp_value", ";", "}", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "MipsLDBackend", "Func": "readSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1943, "Length": 207, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DotDispVal", "=", "DotDisp", ".", "getZExtValue", "(", ")", ";", "}", "else", "if", "(", "isParsingInlineAsm", "(", ")", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "unsigned", "DotDisp", ";", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "BaseMember", "=", "DotDispStr", ".", "split", "(", "'.'", ")", ";", "if", "(", "SemaCallback", "->", "LookupInlineAsmField", "(", "BaseMember", ".", "first", ",", "BaseMember", ".", "second", ",", "DotDisp", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "DotDispVal", "=", "DotDisp", ";", "}", "else", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "DotDispStr", ".", "data", "(", ")", ")", ";", "unsigned", "Len", "=", "DotDispStr", ".", "size", "(", ")", ";", "unsigned", "Val", "=", "OrigDispVal", "+", "DotDispVal", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_DotOperator", ",", "Loc", ",", "Len", ",", "Val", ")", ")", ";", "}", "NewDisp", "=", "MCConstantExpr", "::", "Create", "(", "OrigDispVal", "+", "DotDispVal", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmParser100", "Func": "ParseIntelDotOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1944, "Length": 176, "Cover_Rate": 0.5770491803278689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVM_EXTERNAL_VI<ISA_LIT>BILITY", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "TargetRegistry", "::", "RegisterAsmPrinter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "llvm", "::", "create<ISA_LIT>AsmPrinterPass", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterAsmPrinter", "(", "getTheGCNTarget", "(", ")", ",", "create<ISA_LIT>AsmPrinterPass", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "LLVMInitializeAMDGPUAsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1945, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeBDAddr20Operand", "(", "Inst", ",", "Field", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler (2)1", "Func": "decodeBDAddr32Disp20Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1946, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DelaySlotKiller", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "PatmosDelaySlotKiller", "Func": "PatmosDelaySlotKiller", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 1947, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "symbol", ";", "}", "note", "=", "find_reg_equal_equiv_note", "(", "def_insn", ")", ";", "if", "(", "note", "&&", "GET_CODE", "(", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "return", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ";", "if", "(", "recurse_p", "&&", "REG_P", "(", "src", ")", ")", "return", "mips_find_pic_call_symbol", "(", "def_insn", ",", "src", ",", "false", ")", ";", "}"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "mips", "Func": "mips_pic_call_symbol_from_set", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1948, "Length": 58, "Cover_Rate": 0.3473053892215569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrdq_scatter_offset_p_u64", "(", "__base", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrdq_scatter_offset_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1949, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsFunction", "=", "MO", ".", "isGlobal", "(", ")", "&&", "isa", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "TF", "&", "<STR_LIT>", ")", "{", "if", "(", "IsFunction", ")", "{", "Expr", "=", "<ISA_LIT>Z80MCExpr", "::", "create", "(", "<ISA_LIT>Z80MCExpr", "::", "VK_<ISA_LIT>Z80_PM_LO8", ",", "Expr", ",", "IsNegated", ",", "Ctx", ")", ";", "}", "else", "{", "Expr", "=", "<ISA_LIT>Z80MCExpr", "::", "create", "(", "<ISA_LIT>Z80MCExpr", "::", "VK_<ISA_LIT>Z80_LO8", ",", "Expr", ",", "IsNegated", ",", "Ctx", ")", ";", "}", "}", "else", "if", "(", "TF", "&", "<STR_LIT>", ")", "{", "if", "(", "IsFunction", ")", "{", "Expr", "=", "<ISA_LIT>Z80MCExpr", "::", "create", "(", "<ISA_LIT>Z80MCExpr", "::", "VK_<ISA_LIT>Z80_PM_HI8", ",", "Expr", ",", "IsNegated", ",", "Ctx", ")", ";", "}", "else", "{", "Expr", "=", "<ISA_LIT>Z80MCExpr", "::", "create", "(", "<ISA_LIT>Z80MCExpr", "::", "VK_<ISA_LIT>Z80_HI8", ",", "Expr", ",", "IsNegated", ",", "Ctx", ")", ";", "}", "}", "else", "if", "(", "TF", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "GBZ80MCInstLower", "Func": "lowerSymbolOperand", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1950, "Length": 137, "Cover_Rate": 0.545816733067729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "T", "->", "getContainedType", "(", "<NUM_LIT>", ")", "->", "isFloatTy", "(", ")", ")", "&&", "(", "T", "->", "getContainedType", "(", "<NUM_LIT>", ")", "->", "isFloatTy", "(", ")", ")", ")", "return", "CFRet", ";", "if", "(", "(", "T", "->", "getContainedType", "(", "<NUM_LIT>", ")", "->", "isDoubleTy", "(", ")", ")", "&&", "(", "T", "->", "getContainedType", "(", "<NUM_LIT>", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "CDRet", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "Mips16HardFloat", "Func": "whichFPReturnVariant", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1951, "Length": 69, "Cover_Rate": 0.5564516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";"], "ground_truth": ["UsesELFSectionDirectiveForBSS", "=", "true", ";"], "File": "StackPU2MCAsmInfo", "Func": "StackPU2MCAsmInfo", "Target": "StackPU2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1952, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "<ISA_LIT>FI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "return", "GlobalBaseReg", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)1", "Func": "getGlobalBaseReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1953, "Length": 31, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "UndefValue", ">", "(", "GVar", "->", "getInitializer", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering100", "Func": "hasDefinedInitializer", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1954, "Length": 21, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddlvq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1955, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int16x8x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst2v8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst2q_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1956, "Length": 29, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantPool", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "ConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1957, "Length": 5, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{", "Changed", "|=", "addCatches", "(", "MF", ")", ";", "Changed", "|=", "replaceFuncletReturns", "(", "MF", ")", ";", "}", "Changed", "|=", "removeUnnecessaryUnreachables", "(", "MF", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasPersonalityFn", "(", ")", ")", "{", "Changed", "|=", "addExceptionExtraction", "(", "MF", ")", ";", "Changed", "|=", "restoreStackPointer", "(", "MF", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare16", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1958, "Length": 67, "Cover_Rate": 0.5447154471544715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "regCode", "=", "MRI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "(", "regCode", "&", "<NUM_LIT>", ")", ">>", "shift", ";"], "File": "SIMCCodeEmitter22", "Func": "GPRAlign", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1959, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfTable", ";", "if", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "OpenBSD", "&&", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86MCAsmInfo37", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1960, "Length": 53, "Cover_Rate": 0.7066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "&=", "<NUM_LIT>", ";"], "ground_truth": ["return", "createRegOperand", "(", "<STR_LIT>", ",", "Val", ")", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeOperand_VGPR_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1961, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "}", ";", "int", "Idx", "=", "-", "<NUM_LIT>", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "Idx", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "CostTbl", "[", "Idx", "]", ".", "Cost", ";", "return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo70", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1962, "Length": 386, "Cover_Rate": 0.671304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'r'", ":", "case", "'f'", ":", "case", "'v'", ":", "return", "RegName", "+", "<NUM_LIT>", ";", "case", "'c'", ":", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'r'", ")", "return", "RegName", "+", "<NUM_LIT>", ";", "}", "return", "RegName", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter3", "Func": "stripRegisterPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1963, "Length": 36, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "MCCFIInstruction", "::", "OpDefCfaRegister", ":", "{", "HasFP", "=", "true", ";", "if", "(", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", "!=", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "memset", "(", "SavedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "SavedRegs", ")", ")", ";", "StackAdjust", "=", "<NUM_LIT>", ";", "SavedRegIdx", "=", "<NUM_LIT>", ";", "MinAbsOffset", "=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "InstrOffset", "+=", "MoveInstrSize", ";", "break", ";", "}", "case", "MCCFIInstruction", "::", "OpDefCfaOffset", ":", "{", "StackSize", "=", "Inst", ".", "getOffset", "(", ")", "/", "StackDivide", ";", "++", "NumDefCFAOffsets", ";", "break", ";", "}", "case", "MCCFIInstruction", "::", "OpOffset", ":", "{", "if", "(", "SavedRegIdx", "==", "CU_NUM_SAVED_REGS", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "unsigned", "Reg", "=", "*", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "SavedRegs", "[", "SavedRegIdx", "++", "]", "=", "Reg", ";", "StackAdjust", "+=", "OffsetSize", ";", "MinAbsOffset", "=", "std", "::", "min", "(", "MinAbsOffset", ",", "abs", "(", "Inst", ".", "getOffset", "(", ")", ")", ")", ";", "InstrOffset", "+=", "PushInstrSize", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "StackAdjust", "/=", "StackDivide", ";", "if", "(", "HasFP", ")", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "if", "(", "SavedRegIdx", "!=", "<NUM_LIT>", "&&", "MinAbsOffset", "!=", "<NUM_LIT>", "*", "(", "int", ")", "OffsetSize", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithFrame", "(", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_BP_FRAME", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "RegEnc", "&", "CU", "::", "UNWIND_BP_FRAME_REGISTERS", ";", "}", "else", "{", "SubtractInstrIdx", "+=", "InstrOffset", ";", "++", "StackAdjust", ";", "if", "(", "(", "StackSize", "&", "<NUM_LIT>", ")", "==", "StackSize", ")", "{", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IMMD", ";", "CompactUnwindEncoding", "|=", "(", "StackSize", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IND", ";", "CompactUnwindEncoding", "|=", "(", "SubtractInstrIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "std", "::", "reverse", "(", "&", "SavedRegs", "[", "<NUM_LIT>", "]", ",", "&", "SavedRegs", "[", "SavedRegIdx", "]", ")", ";", "CompactUnwindEncoding", "|=", "(", "SavedRegIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithoutFrame", "(", "SavedRegIdx", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "RegEnc", "&", "CU", "::", "UNWIND_FRAMELESS_STACK_REG_PERMUTATION", ";", "}", "return", "CompactUnwindEncoding", ";"], "ground_truth": ["}"], "File": "X86AsmBackend71", "Func": "generateCompactUnwindEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1964, "Length": 407, "Cover_Rate": 0.7752380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "J2InstPrinter", "Func": "J2InstPrinter", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1965, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "VEFrameLowering1", "Func": "emitSPExtend", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1966, "Length": 33, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "HexagonExpandCondsets", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1967, "Length": 27, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "DebugLoc", "DL", ";", "if", "(", "ForceStackAlign", ")", "{", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "MaxAlign", "=", "(", "StackAlign", ">", "MaxAlign", ")", "?", "StackAlign", ":", "MaxAlign", ";", "else", "if", "(", "MaxAlign", "<", "SlotSize", ")", "MaxAlign", "=", "SlotSize", ";", "}", "int", "TailCallReturnAddrDelta", "=", "<ISA_LIT>FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "<ISA_LIT>FI", "->", "setCalleeSavedFrameSize", "(", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", "-", "TailCallReturnAddrDelta", ")", ";", "if", "(", "Is64Bit", "&&", "!", "Fn", "->", "hasFnAttr", "(", "Attribute", "::", "NoRedZone", ")", "&&", "!", "needsStackRealignment", "(", "MF", ")", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "{", "uint64_t", "MinSize", "=", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "if", "(", "HasFP", ")", "MinSize", "+=", "SlotSize", ";", "StackSize", "=", "std", "::", "max", "(", "MinSize", ",", "StackSize", ">", "<NUM_LIT>", "?", "StackSize", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MFI", "->", "setStackSize", "(", "StackSize", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "{", "StackSize", "+=", "<NUM_LIT>", ";", "MFI", "->", "setStackSize", "(", "StackSize", ")", ";", "}", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "getSUBriOpcode", "(", "Is64Bit", ",", "-", "TailCallReturnAddrDelta", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "-", "TailCallReturnAddrDelta", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "const", "TargetData", "*", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getTargetData", "(", ")", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "int", "stackGrowth", "=", "-", "TD", "->", "getPointerSize", "(", ")", ";", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "FrameSize", "=", "(", "FrameSize", "+", "MaxAlign", "-", "<NUM_LIT>", ")", "/", "MaxAlign", "*", "MaxAlign", ";", "NumBytes", "=", "FrameSize", "-", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "MFI", "->", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FramePtr", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "needsFrameMoves", ")", "{", "MCSymbol", "*", "FrameLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "if", "(", "StackSize", ")", "{", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", "*", "stackGrowth", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "}", "else", "{", "MachineLocation", "SPDst", "(", "StackPtr", ")", ";", "MachineLocation", "SPSrc", "(", "StackPtr", ",", "stackGrowth", ")", ";"], "ground_truth": ["Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";"], "File": "X86RegisterInfo31", "Func": "emitPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1968, "Length": 477, "Cover_Rate": 0.3018987341772152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Reg", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TeeRISCBaseInfo", "Func": "isTeeRISCRegister", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1969, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "final_adjust", ">", "crtl", "->", "outgoing_args_size", "||", "cfun", "->", "calls_alloca", "||", "crtl", "->", "calls_eh_return", ")", "{", "emit_insn", "(", "gen_stack_tie", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "need_barrier_p", "=", "false", ";", "}", "if", "(", "frame_pointer_needed", "&&", "(", "final_adjust", "||", "cfun", "->", "calls_alloca", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "GEN_INT", "(", "-", "callee_offset", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "callee_adjust", "==", "<NUM_LIT>", ";", "}", "else", "aarch64_add_sp", "(", "IP1_REGNUM", ",", "final_adjust", ",", "df_regs_ever_live_p", "(", "IP1_REGNUM", ")", ")", ";", "aarch64_restore_callee_saves", "(", "DImode", ",", "callee_offset", ",", "R0_REGNUM", ",", "R30_REGNUM", ",", "callee_adjust", "!=", "<NUM_LIT>", ",", "&", "cfi_ops", ")", ";", "aarch64_restore_callee_saves", "(", "DFmode", ",", "callee_offset", ",", "V0_REGNUM", ",", "V31_REGNUM", ",", "callee_adjust", "!=", "<NUM_LIT>", ",", "&", "cfi_ops", ")", ";", "if", "(", "need_barrier_p", ")", "emit_insn", "(", "gen_stack_tie", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "callee_adjust", "!=", "<NUM_LIT>", ")", "aarch64_pop_regs", "(", "reg1", ",", "reg2", ",", "callee_adjust", ",", "&", "cfi_ops", ")", ";", "if", "(", "callee_adjust", "!=", "<NUM_LIT>", "||", "initial_adjust", ">", "<NUM_LIT>", ")", "{", "insn", "=", "get_last_insn", "(", ")", ";", "rtx", "new_cfa", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "initial_adjust", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_reg_note", "(", "REG_CFA_DEF_CFA", ",", "new_cfa", ",", "cfi_ops", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "cfi_ops", "=", "NULL", ";", "}", "aarch64_add_sp", "(", "IP0_REGNUM", ",", "initial_adjust", ",", "df_regs_ever_live_p", "(", "IP0_REGNUM", ")", ")", ";", "if", "(", "cfi_ops", ")", "{", "insn", "=", "get_last_insn", "(", ")", ";", "cfi_ops", "=", "alloc_reg_note", "(", "REG_CFA_DEF_CFA", ",", "stack_pointer_rtx", ",", "cfi_ops", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "cfi_ops", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch644", "Func": "aarch64_expand_epilogue", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1970, "Length": 258, "Cover_Rate": 0.57847533632287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "findUses", "(", "Value", "*", "V", ",", "Function", "&", "F", ",", "SmallVectorImpl", "<", "std", "::", "pair", "<", "CallBase", "*", ",", "Function", "*", ">>", "&", "Uses", ")", "{", "for", "(", "User", "*", "U", ":", "V", "->", "users", "(", ")", ")", "{", "if", "(", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ")", ")", "findUses", "(", "BC", ",", "F", ",", "Uses", ")", ";"], "ground_truth": ["else", "if", "(", "auto", "*", "A", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "U", ")", ")", "findUses", "(", "A", ",", "F", ",", "Uses", ")", ";"], "File": "WebAssemblyFixFunctionBitcasts25", "Func": "findUses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1971, "Length": 88, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":"], "File": "Teak", "Func": "teakGetAbEReg", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 1972, "Length": 50, "Cover_Rate": 0.4854368932038835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine (2)", "Func": "~WebAssemblyTargetMachine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1973, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Subtarget", ".", "hasV5TEOps", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo17", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1974, "Length": 502, "Cover_Rate": 0.3718518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_parts", ";", "i", "++", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "value", "=", "UINTVAL", "(", "op", ")", ";", "else", "value", ">>=", "GET_MODE_BITSIZE", "(", "part_mode", ")", ";"], "ground_truth": ["if", "(", "(", "value", "&", "part_mask", ")", "!=", "(", "def", "&", "part_mask", ")", ")", "{"], "File": "s390", "Func": "s390_single_part", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 1975, "Length": 50, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAttributeItem", "(", "Attribute", ",", "Value", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "RISCVELFStreamer (2)", "Func": "emitAttribute", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1976, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVLD2_UPD", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD2_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1977, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "unsigned", "DefReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineInstr", "&", "UseMI", ":", "MRI", "->", "use_nodbg_instructions", "(", "DefReg", ")", ")", "{", "int", "UseIdx", "=", "SwapMap", "[", "&", "UseMI", "]", ";", "SwapVector", "[", "UseIdx", "]", ".", "WillRemove", "=", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "UseMI", ".", "dump", "(", ")", ")", ";", "}", "}", "}", "else", "if", "(", "SwapVector", "[", "EntryIdx", "]", ".", "IsStore", "&&", "SwapVector", "[", "EntryIdx", "]", ".", "IsSwap", ")", "{", "int", "Repr", "=", "EC", "->", "getLeaderValue", "(", "SwapVector", "[", "EntryIdx", "]", ".", "VSEId", ")", ";", "if", "(", "!", "SwapVector", "[", "Repr", "]", ".", "WebRejected", ")", "{", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "unsigned", "UseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "UseReg", ")", ";", "int", "DefIdx", "=", "SwapMap", "[", "DefMI", "]", ";", "SwapVector", "[", "DefIdx", "]", ".", "WillRemove", "=", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", "->", "dump", "(", ")", ")", ";", "}", "}", "else", "if", "(", "SwapVector", "[", "EntryIdx", "]", ".", "IsSwappable", "&&", "SwapVector", "[", "EntryIdx", "]", ".", "SpecialHandling", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["int", "Repr", "=", "EC", "->", "getLeaderValue", "(", "SwapVector", "[", "EntryIdx", "]", ".", "VSEId", ")", ";"], "File": "PPCVSXSwapRemoval19", "Func": "markSwapsForRemoval", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1978, "Length": 230, "Cover_Rate": 0.7055214723926381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasSingleParameterDotFile", "=", "false", ";"], "ground_truth": ["HasDotTypeDotSizeDirective", "=", "false", ";"], "File": "BPFMCAsmInfo15", "Func": "BPFMCAsmInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1979, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerV64I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1980, "Length": 139, "Cover_Rate": 0.38935574229691877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["return", "createELFObjectWriter", "(", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSType", ")", ",", "OS", ",", "false", ")", ";"], "File": "MBlazeAsmBackend2", "Func": "createObjectWriter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1981, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARCInstPrinter2", "Func": "ARCCondCodeToString", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1982, "Length": 84, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_permutex_epi64", "(", "__m512i", "__X", ",", "const", "int", "__I", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_permdi512_mask", "(", "(", "__v8di", ")", "__X", ",", "__I", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "(", "-", "<NUM_LIT>", ")", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_permutex_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1983, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'f'", ":", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "'v'", ":", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasQPX", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'y'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Constraint", "==", "<STR_LIT>", "&&", "Subtarget", ".", "useCRBits", "(", ")", ")", "{", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "(", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "(", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", "{"], "File": "PPCISelLowering145", "Func": "getRegForInlineAsmConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1984, "Length": 320, "Cover_Rate": 0.4804804804804805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectGlobalValueConstantOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "IntPtr", ")", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "IntPtr", "=", "CurDAG", "->", "getIntPtrConstant", "(", "Cst", "->", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectGlobalValueConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1985, "Length": 53, "Cover_Rate": 0.9137931034482759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "__a", "+", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 1986, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "expandBinaryOperation", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "TPCISelLowering", "Func": "lowerSUB", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 1987, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getFenceOperandTy", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "getFenceOperandTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 1988, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "In", "=", "extractSubVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "std", "::", "max", "(", "<NUM_LIT>", ",", "(", "unsigned", ")", "VT", ".", "getSizeInBits", "(", ")", "/", "Scale", ")", ")", ";", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "}"], "ground_truth": ["if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "InVT", ".", "getVectorNumElements", "(", ")", ")", "Opcode", "=", "getOpcode_EXTEND_VECTOR_INREG", "(", "Opcode", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getEXTEND_VECTOR_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1989, "Length": 61, "Cover_Rate": 0.3160621761658031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isABI_N32", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ";"], "File": "MipsAsmParser1", "Func": "isABI_N32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1990, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "AM", "(", "<ISA_LIT>ISelAddressMode", "::", "AddrType", "::", "ARI", ")", ";", "if", "(", "!", "matchAddress", "(", "N", ",", "AM", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "AM", ".", "isPCRelative", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "AM", ".", "hasIndexReg", "(", ")", "||", "AM", ".", "Disp", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "M68kISelDAGToDAG", "Func": "SelectARI", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1991, "Length": 83, "Cover_Rate": 0.5060975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine15", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1992, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Letter", ")", "{", "default", ":", "break", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "case", "'N'", ":", "case", "'O'", ":", "case", "'P'", ":", "{", "ConstantSDNode", "*", "CST", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "CST", ")", "return", ";", "unsigned", "Value", "=", "CST", "->", "getZExtValue", "(", ")", ";", "switch", "(", "Letter", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "'I'", ":", "if", "(", "(", "short", ")", "Value", "==", "(", "int", ")", "Value", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'J'", ":", "case", "'L'", ":", "if", "(", "(", "short", ")", "Value", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "PPCISelLowering123", "Func": "LowerAsmOperandForConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1993, "Length": 140, "Cover_Rate": 0.3814713896457766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "BasicBlock", "*", "B", ":", "L", ".", "blocks", "(", ")", ")", "{", "for", "(", "auto", "I", "=", "B", "->", "begin", "(", ")", ",", "E", "=", "B", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "GEP", "<<", "<STR_LIT>", ")", ";", "const", "auto", "*", "R", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "SE", ".", "getSCEV", "(", "GEP", ")", ")", ";", "if", "(", "!", "R", "||", "R", "->", "getLoop", "(", ")", "!=", "&", "L", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "R", "<<", "<STR_LIT>", ")", ";", "const", "auto", "*", "Step", "=", "R", "->", "getStepRecurrence", "(", "SE", ")", ";", "const", "auto", "StepRange", "=", "SE", ".", "getSignedRange", "(", "Step", ")", ";", "if", "(", "!", "InRange", "(", "StepRange", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Step", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "StepRange", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "const", "auto", "*", "Index", "=", "SE", ".", "getAddRecExpr", "(", "SE", ".", "getConstant", "(", "R", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ",", "Step", ",", "&", "L", ",", "R", "->", "getNoWrapFlags", "(", ")", ")", ";", "const", "auto", "IndexRange", "=", "SE", ".", "getSignedRange", "(", "Index", ")", ";", "if", "(", "!", "InRange", "(", "IndexRange", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Index", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "IndexRange", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Changed", "=", "true", ";", "SCEVExpander", "Rewriter", "(", "SE", ",", "DL", ",", "<STR_LIT>", ")", ";", "Rewriter", ".", "disableCanonicalMode", "(", ")", ";", "Rewriter", ".", "setInsertPoint", "(", "&", "*", "I", ")", ";", "Value", "*", "BaseVal", "=", "Rewriter", ".", "expandCodeFor", "(", "R", "->", "getStart", "(", ")", ")", ";", "Value", "*", "IndexVal", "=", "Rewriter", ".", "expandCodeFor", "(", "SE", ".", "getTruncateExpr", "(", "Index", ",", "i8", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "B", ",", "I", ")", ";", "Value", "*", "V", "=", "Builder", ".", "CreateBitCast", "(", "BaseVal", ",", "i8Ptr", ")", ";"], "ground_truth": ["V", "=", "Builder", ".", "CreateGEP", "(", "i8", ",", "V", ",", "Builder", ".", "CreateZExt", "(", "IndexVal", ",", "DL", ".", "getIndexType", "(", "i8Ptr", ")", ")", ",", "<STR_LIT>", ")", ";"], "File": "MOSIndexIV", "Func": "run", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 1994, "Length": 406, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LoadStoreOpt", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "ARMLoadStoreOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1995, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxCallFrameSize", "=", "S", ";"], "ground_truth": ["}"], "File": "SICMachineFunction", "Func": "setMaxCallFrameSize", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1996, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetRepo", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSBinFormatRepo", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget65", "Func": "isTargetRepo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1997, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSymbol", "*", "GetAnonSym", "(", "MCSymbol", "*", "Sym", ",", "MCContext", "&", "Ctx", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "TmpStr", "(", "Sym", "->", "getName", "(", ")", ".", "begin", "(", ")", ",", "Sym", "->", "getName", "(", ")", ".", "end", "(", ")", ")", ";"], "ground_truth": ["TmpStr", "+=", "<STR_LIT>", ";"], "File": "PPCAsmPrinter1", "Func": "GetAnonSym", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1998, "Length": 45, "Cover_Rate": 0.7758620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ")", "addPass", "(", "create<ISA_LIT>CollectLOHPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "nullptr", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine52", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 1999, "Length": 40, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", ")", "{"], "ground_truth": ["O", "<<", "*", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";"], "File": "SPUAsmPrinter12", "Func": "printOp", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2000, "Length": 83, "Cover_Rate": 0.3074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly128_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p128_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2001, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "Cost", "=", "<NUM_LIT>", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RRC", "=", "&", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "Cost", "=", "<NUM_LIT>", ";"], "File": "ARMISelLowering (2)1", "Func": "findRepresentativeClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2002, "Length": 60, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Register", ":", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MO", ".", "getReg", "(", ")", ">", "<STR_LIT>", "&&", "MO", ".", "getReg", "(", ")", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetSymbolFromOperand", "(", "MO", ",", "AP", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";"], "ground_truth": ["break", ";"], "File": "PPCMCInstLower50", "Func": "LowerPPCMachineInstrToMCInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2003, "Length": 223, "Cover_Rate": 0.6617210682492581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmp_round_ph_mask", "(", "__mmask32", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "const", "int", "__D", ",", "const", "int", "__E", ")", "{"], "ground_truth": ["return", "(", "__mmask32", ")", "__builtin_ia32_cmpph512_mask_round", "(", "__B", ",", "__C", ",", "__D", ",", "__A", ",", "__E", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cmp_round_ph_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2004, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasMFOCRF", "=", "false", ";", "Has64BitSupport", "=", "false", ";", "Use64BitRegs", "=", "false", ";", "UseCRBits", "=", "false", ";", "HasHardFloat", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasFPU", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "NeedsTwoConstNR", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "DeprecatedDST", "=", "false", ";", "HasLazyResolverStubs", "=", "false", ";", "HasICBT", "=", "false", ";", "HasInvariantFunctionDescriptors", "=", "false", ";", "HasPartwordAtomics", "=", "false", ";", "HasDirectMove", "=", "false", ";"], "ground_truth": ["IsQPXStackUnaligned", "=", "false", ";"], "File": "PPCSubtarget83", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2005, "Length": 180, "Cover_Rate": 0.759493670886076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AtomicOrdering", "FenceOrdering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "SynchronizationScope", "FenceScope", "=", "static_cast", "<", "SynchronizationScope", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "FenceOrdering", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "&&", "FenceScope", "==", "CrossThread", ")", "{", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering104", "Func": "lowerATOMIC_FENCE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2006, "Length": 110, "Cover_Rate": 0.7971014492753623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_mulhi_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmulhw128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_mulhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2007, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeQQRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";"], "File": "AArch64Disassembler24", "Func": "DecodeQQRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2008, "Length": 29, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdup_n_u16", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmov_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2009, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectVersion", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "IsaInfo", "::", "IsaVersion", "ISA", "=", "IsaInfo", "::", "getIsaVersion", "(", "getSTI", "(", ")", "->", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmPrinter101", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2010, "Length": 68, "Cover_Rate": 0.37362637362637363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i2", "=", "prev_nonnote_insn", "(", "i3", ")", ";", "if", "(", "i2", "==", "NULL_RTX", ")", "return", "<NUM_LIT>", ";", "i1", "=", "prev_nonnote_insn", "(", "i2", ")", ";", "if", "(", "i1", "==", "NULL_RTX", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "INSN_P", "(", "i1", ")", "&&", "rtx_equal_p", "(", "PATTERN", "(", "i1", ")", ",", "PATTERN", "(", "i3", ")", ")", "&&", "any_condjump_p", "(", "i2", ")", "&&", "onlyjump_p", "(", "i2", ")", ")", ";"], "File": "h83003", "Func": "same_cmp_preceding_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2011, "Length": 63, "Cover_Rate": 0.8289473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ClUncheckedLdSt", "==", "UncheckedAlways", ")", "return", "true", ";", "unsigned", "FrameSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "FrameSize", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";"], "File": "AArch64StackTaggingPreRA", "Func": "mayUseUncheckedLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2012, "Length": 46, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Attributes", "&", "<ISA_LIT>FMA3Intrinsic", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrFMA3Info", "Func": "isIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2013, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "PPCCodeEmitter", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2014, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "Value", "=", "-", "(", "int32_t", ")", "CE", "->", "getValue", "(", ")", ";", "return", "<NUM_LIT>", "<", "Value", "&&", "Value", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isThumbModImmNeg1_7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2015, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "insertCopy", "(", "const", "TargetInstrInfo", "*", "TII", ",", "MachineInstr", "&", "MI", ",", "unsigned", "Dst", ",", "unsigned", "Src", ",", "bool", "IsKill", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";"], "File": "AArch64AdvSIMDScalarPass1", "Func": "insertCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2016, "Length": 76, "Cover_Rate": 0.8941176470588236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "i", ")", ";", "updateValueMap", "(", "&", "Arg", ",", "ResultReg", ")", ";", "++", "i", ";", "}", "MRI", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "auto", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "<STR_LIT>", "ArgTy", "=", "getLegalType", "(", "getSimpleType", "(", "Arg", ".", "getType", "(", ")", ")", ")", ";", "if", "(", "ArgTy", "==", "<STR_LIT>", ")", "{", "MFI", "->", "clearParamsAndResults", "(", ")", ";", "return", "false", ";", "}", "MFI", "->", "addParam", "(", "ArgTy", ")", ";", "}", "if", "(", "!", "F", "->", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "<STR_LIT>", "RetTy", "=", "getLegalType", "(", "getSimpleType", "(", "F", "->", "getReturnType", "(", ")", ")", ")", ";", "if", "(", "RetTy", "==", "<STR_LIT>", ")", "{", "MFI", "->", "clearParamsAndResults", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyFastISel11", "Func": "fastLowerArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2017, "Length": 201, "Cover_Rate": 0.3247172859450727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcISelDAGToDAG (2)", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2018, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "padding_locals", ";", "local_vars_size", "=", "get_frame_size", "(", ")", ";", "padding_locals", "=", "local_vars_size", "%", "stack_alignment", ";", "if", "(", "padding_locals", ")", "padding_locals", "=", "stack_alignment", "-", "padding_locals", ";"], "ground_truth": ["local_vars_size", "+=", "padding_locals", ";"], "File": "crx", "Func": "crx_compute_frame", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2019, "Length": 29, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "go_if_legitimate_address_internal", "(", "rtx", "operand", ",", "enum", "machine_mode", "mode", ",", "int", "strict", ")", "{", "int", "addr_mode", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "operand", ")", "&&", "TARGET_M6812", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "addr_mode", "=", "m68hc11_addr_mode", "|", "(", "strict", "?", "ADDR_STRICT", ":", "<NUM_LIT>", ")", ";", "if", "(", "m68hc11_valid_addressing_p", "(", "operand", ",", "mode", ",", "addr_mode", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "if", "(", "PUSH_POP_ADDRESS_P", "(", "operand", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "if", "(", "symbolic_memory_operand", "(", "operand", ",", "mode", ")", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "go_if_legitimate_address_internal", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2020, "Length": 98, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "s390_def_or_undef_macro", "(", "pfile", ",", "MASK_ZVECTOR", ",", "old_opts", ",", "opts", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "s390_def_or_undef_macro", "(", "pfile", ",", "MASK_ZVECTOR", ",", "old_opts", ",", "opts", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ZVECTOR_P", "(", "opts", "->", "x_target_flags", ")", "&&", "__vector_keyword", "==", "NULL", ")", "{", "__vector_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "__vector_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "vector_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "vector_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "__bool_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "__bool_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "bool_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";", "C_CPP_HASHNODE", "(", "bool_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";", "_Bool_keyword", "=", "get_identifier", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["C_CPP_HASHNODE", "(", "_Bool_keyword", ")", "->", "flags", "|=", "NODE_CONDITIONAL", ";"], "File": "s390-c3", "Func": "s390_cpu_cpp_builtins_internal", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2021, "Length": 124, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", ".", "remove", "(", "&", "MI", ")", ";", "return", "NewTerm", ";", "}", "}", "else", "{", "if", "(", "!", "KillVal", ")", "{", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "ComputeKilledMaskMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "TmpReg", ")", ".", "add", "(", "Op", ")", ".", "addReg", "(", "Exec", ")", ";", "MaskUpdateMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Opc", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "LiveMaskReg", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "else", "{", "MaskUpdateMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndN2Opc", ")", ",", "LiveMaskReg", ")", ".", "addReg", "(", "LiveMaskReg", ")", ".", "add", "(", "Op", ")", ";", "}", "}", "MachineInstr", "*", "EarlyTermMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstr", "*", "NewTerm", ";", "MachineInstr", "*", "WQMMaskMI", "=", "nullptr", ";", "Register", "LiveMaskWQM", ";", "if", "(", "IsDemote", ")", "{", "LiveMaskWQM", "=", "MRI", "->", "createVirtualRegister", "(", "TRI", "->", "getBoolRC", "(", ")", ")", ";", "WQMMaskMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "WQMOpc", ")", ",", "LiveMaskWQM", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "NewTerm", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "LiveMaskWQM", ")", ";", "}", "else", "{", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "unsigned", "MovOpc", "=", "ST", "->", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NewTerm", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "MovOpc", ")", ",", "Exec", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "IsWQM", ")", "{", "NewTerm", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AndOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";", "}", "else", "{", "unsigned", "Opcode", "=", "KillVal", "?", "AndN2Opc", ":", "AndOpc", ";", "NewTerm", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "Op", ")", ";", "}", "}", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "MI", ")", ";", "MBB", ".", "remove", "(", "&", "MI", ")", ";", "assert", "(", "EarlyTermMI", ")", ";", "assert", "(", "MaskUpdateMI", ")", ";", "assert", "(", "NewTerm", ")", ";", "if", "(", "ComputeKilledMaskMI", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "ComputeKilledMaskMI", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MaskUpdateMI", ")", ";"], "File": "SIWholeQuadMode1", "Func": "lowerKillI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2022, "Length": 420, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Operand", "+", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AAPDisassembler", "Func": "decodeShiftOperand", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2023, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_s16", "(", "int16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_u32_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2024, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isGFX10Plus", "(", "*", "STI", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "hasGFX10_3Insts", "(", "*", "STI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMaxWavesPerEU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2025, "Length": 23, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlasq_m_n_sv4si", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlasq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2026, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegisterClass", "::", "sc_iterator", "I", "=", "RC", "->", "getSuperClasses", "(", ")", ";", "do", "{", "switch", "(", "Super", "->", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Super", ";", "}", "Super", "=", "*", "I", "++", ";", "}", "while", "(", "Super", ")", ";"], "ground_truth": ["return", "RC", ";"], "File": "Z80RegisterInfo2", "Func": "getLargestLegalSuperClass", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2027, "Length": 50, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["uint64_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "SystemZInstPrinter", "Func": "printCond4Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2028, "Length": 43, "Cover_Rate": 0.4574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "GVarInfo", "=", "Linkage", "==", "GlobalValue", "::", "ExternalLinkage", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "VarEntry", "=", "llvm", "::", "make_unique", "<", "BTFKindVar", ">", "(", "Global", ".", "getName", "(", ")", ",", "GVTypeId", ",", "GVarInfo", ")", ";", "uint32_t", "VarId", "=", "addType", "(", "std", "::", "move", "(", "VarEntry", ")", ")", ";", "if", "(", "DataSecEntries", ".", "find", "(", "SecName", ")", "==", "DataSecEntries", ".", "end", "(", ")", ")", "{", "DataSecEntries", "[", "SecName", "]", "=", "llvm", "::", "make_unique", "<", "BTFKindDataSec", ">", "(", "Asm", ",", "SecName", ")", ";", "}", "const", "DataLayout", "&", "DL", "=", "Global", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint32_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "Global", ".", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "DataSecEntries", "[", "SecName", "]", "->", "addVar", "(", "VarId", ",", "Asm", "->", "getSymbol", "(", "&", "Global", ")", ",", "Size", ")", ";", "}"], "ground_truth": ["}"], "File": "BTFDebug30", "Func": "processGlobals", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2029, "Length": 136, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "needsExt", "=", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "<STR_LIT>", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "<STR_LIT>", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "unsigned", "ResultReg", ";", "ResultReg", "=", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "<STR_LIT>", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "SrcReg1", "=", "ResultReg", ";", "if", "(", "!", "UseImm", ")", "{", "ResultReg", "=", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "<STR_LIT>", ",", "isZExt", ")", ";", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "SrcReg2", "=", "ResultReg", ";", "}", "}", "if", "(", "!", "UseImm", ")", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{"], "ground_truth": ["MachineInstrBuilder", "MIB", ";"], "File": "ARMFastISel8", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2030, "Length": 223, "Cover_Rate": 0.3260233918128655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "pdp10", "Func": "pdp10_stack_pointer_offset", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2031, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "FPReg", "=", "getFPReg", "(", "STI", ")", ";", "Register", "SPReg", "=", "getSPReg", "(", "STI", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "MBBI", "->", "isTerminator", "(", ")", ")", "MBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "}", "auto", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "FPOffset", "=", "StackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "FPOffset", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "uint64_t", "FirstSPAdjustAmount", "=", "getFirstSPAdjustAmount", "(", "MF", ")", ";", "if", "(", "FirstSPAdjustAmount", ")", "{", "uint64_t", "SecondSPAdjustAmount", "=", "MFI", ".", "getStackSize", "(", ")", "-", "FirstSPAdjustAmount", ";"], "ground_truth": ["assert", "(", "SecondSPAdjustAmount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVFrameLowering23", "Func": "emitEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2032, "Length": 236, "Cover_Rate": 0.7612903225806451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pabsw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_abs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2033, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ";", "switch", "(", "model", ")", "{", "case", "TLS_MODEL_GLOBAL_DYNAMIC", ":", "if", "(", "TARGET_GNU2_TLS", ")", "{", "reg", "=", "arm_tls_descseq_addr", "(", "x", ",", "reg", ")", ";", "tp", "=", "arm_load_tp", "(", "NULL_RTX", ")", ";", "dest", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tp", ",", "reg", ")", ";", "}", "else", "{", "insns", "=", "arm_call_tls_get_addr", "(", "x", ",", "reg", ",", "&", "ret", ",", "TLS_GD32", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_libcall_block", "(", "insns", ",", "dest", ",", "ret", ",", "x", ")", ";", "}", "return", "dest", ";", "case", "TLS_MODEL_LOCAL_DYNAMIC", ":", "if", "(", "TARGET_GNU2_TLS", ")", "{", "reg", "=", "arm_tls_descseq_addr", "(", "x", ",", "reg", ")", ";", "tp", "=", "arm_load_tp", "(", "NULL_RTX", ")", ";", "dest", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tp", ",", "reg", ")", ";", "}", "else", "{", "insns", "=", "arm_call_tls_get_addr", "(", "x", ",", "reg", ",", "&", "ret", ",", "TLS_LDM32", ")", ";", "eqv", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const1_rtx", ")", ",", "UNSPEC_TLS", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_libcall_block", "(", "insns", ",", "dest", ",", "ret", ",", "eqv", ")", ";", "addend", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_LDO32", ")", ")", ",", "UNSPEC_TLS", ")", ";", "addend", "=", "force_reg", "(", "SImode", ",", "gen_rtx_CONST", "(", "SImode", ",", "addend", ")", ")", ";", "dest", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "dest", ",", "addend", ")", ";", "}", "return", "dest", ";", "case", "TLS_MODEL_INITIAL_EXEC", ":", "labelno", "=", "GEN_INT", "(", "pic_labelno", "++", ")", ";", "label", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_PIC_LABEL", ")", ";", "label", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "label", ")", ";", "sum", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_IE32", ")", ",", "label", ",", "GEN_INT", "(", "TARGET_ARM", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ",", "UNSPEC_TLS", ")", ";", "reg", "=", "load_tls_operand", "(", "sum", ",", "reg", ")", ";", "if", "(", "TARGET_ARM", ")", "emit_insn", "(", "gen_tls_load_dot_plus_eight", "(", "reg", ",", "reg", ",", "labelno", ")", ")", ";", "else", "if", "(", "TARGET_THUMB2", ")", "emit_insn", "(", "gen_tls_load_dot_plus_four", "(", "reg", ",", "NULL", ",", "reg", ",", "labelno", ")", ")", ";", "else", "{", "emit_insn", "(", "gen_pic_add_dot_plus_four", "(", "reg", ",", "reg", ",", "labelno", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "gen_const_mem", "(", "SImode", ",", "reg", ")", ")", ";", "}", "tp", "=", "arm_load_tp", "(", "NULL_RTX", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "tp", ",", "reg", ")", ";", "case", "TLS_MODEL_LOCAL_EXEC", ":"], "ground_truth": ["tp", "=", "arm_load_tp", "(", "NULL_RTX", ")", ";"], "File": "arm4", "Func": "legitimize_tls_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2034, "Length": 390, "Cover_Rate": 0.826271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerFRAMEADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2035, "Length": 56, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlaq_laneq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "int16x8_t", "__c", ",", "const", "int", "__lane", ")", "{", "return", "(", "__a", "+", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlaq_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2036, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "M68kELFObjectWriter", "Func": "createM68kELFObjectWriter", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2037, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "findFirstPredicateSetterFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "I", ";"], "File": "R600InstrInfo (2)", "Func": "findFirstPredicateSetterFrom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2038, "Length": 35, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mcld", "::", "TargetRegistry", "::", "RegisterDiagnosticLineInfo", "(", "mcld", "::", "The<ISA_LIT>elTarget", ",", "create<ISA_LIT>DiagLineInfo", ")", ";"], "ground_truth": ["mcld", "::", "TargetRegistry", "::", "RegisterDiagnosticLineInfo", "(", "mcld", "::", "The<ISA_LIT>64elTarget", ",", "create<ISA_LIT>DiagLineInfo", ")", ";"], "File": "MipsDiagnostic", "Func": "MCLDInitializeMipsDiagnosticLineInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2039, "Length": 26, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HBS", "::", "getSubregMask", "(", "Inp", ",", "B", ",", "W", ",", "MRI", ")", ")", "return", "false", ";", "for", "(", "Register", "R", "=", "AVs", ".", "find_first", "(", ")", ";", "R", ";", "R", "=", "AVs", ".", "find_next", "(", "R", ")", ")", "{", "if", "(", "!", "BT", ".", "has", "(", "R", ")", "||", "Forbidden", "[", "R", "]", ")", "continue", ";", "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "BT", ".", "lookup", "(", "R", ")", ";", "unsigned", "RW", "=", "RC", ".", "width", "(", ")", ";", "if", "(", "W", "==", "RW", ")", "{", "if", "(", "FRC", "!=", "MRI", ".", "getRegClass", "(", "R", ")", ")", "continue", ";", "if", "(", "!", "HBS", "::", "isTransparentCopy", "(", "R", ",", "Inp", ",", "MRI", ")", ")", "continue", ";", "if", "(", "!", "HBS", "::", "isEqual", "(", "InpRC", ",", "B", ",", "RC", ",", "<NUM_LIT>", ",", "W", ")", ")", "continue", ";", "Out", ".", "Reg", "=", "R", ";", "Out", ".", "Sub", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "W", "*", "<NUM_LIT>", "!=", "RW", ")", "continue", ";", "if", "(", "MRI", ".", "getRegClass", "(", "R", ")", "!=", "&", "<STR_LIT>", ")", "continue", ";", "if", "(", "HBS", "::", "isEqual", "(", "InpRC", ",", "B", ",", "RC", ",", "<NUM_LIT>", ",", "W", ")", ")", "Out", ".", "Sub", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "HBS", "::", "isEqual", "(", "InpRC", ",", "B", ",", "RC", ",", "W", ",", "W", ")", ")", "Out", ".", "Sub", "=", "<STR_LIT>", ";"], "File": "HexagonBitSimplify", "Func": "findMatch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2040, "Length": 225, "Cover_Rate": 0.6736526946107785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Node", ")", ";", "unsigned", "NF", "=", "Node", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ";", "MVT", "VT", "=", "Node", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Log2SEW", "=", "Log2_32", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "<STR_LIT>", "LMUL", "=", "<ISA_LIT>TargetLowering", "::", "getLMUL", "(", "VT", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", ";", "if", "(", "IsMasked", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "CurOp", ",", "Node", "->", "op_begin", "(", ")", "+", "CurOp", "+", "NF", ")", ";", "SDValue", "MaskedOff", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "Operands", ".", "push_back", "(", "MaskedOff", ")", ";", "CurOp", "+=", "NF", ";", "}", "MVT", "IndexVT", ";", "addVectorLoadStoreOperands", "(", "Node", ",", "Log2SEW", ",", "DL", ",", "CurOp", ",", "IsMasked", ",", "true", ",", "Operands", ",", "true", ",", "&", "IndexVT", ")", ";", "assert", "(", "VT", ".", "getVectorElementCount", "(", ")", "==", "IndexVT", ".", "getVectorElementCount", "(", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "IndexLMUL", "=", "<ISA_LIT>TargetLowering", "::", "getLMUL", "(", "IndexVT", ")", ";", "unsigned", "IndexLog2EEW", "=", "Log2_32", "(", "IndexVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "IndexLog2EEW", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "NF", ",", "IsMasked", ",", "IsOrdered", ",", "IndexLog2EEW", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ",", "static_cast", "<", "unsigned", ">", "(", "IndexLMUL", ")", ")", ";"], "ground_truth": ["MachineSDNode", "*", "Load", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Operands", ")", ";"], "File": "RISCVISelDAGToDAG15", "Func": "selectVLXSEG", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2041, "Length": 259, "Cover_Rate": 0.6442786069651741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fmt", "=", "REAL_MODE_FORMAT", "(", "mode", ")", ";", "real_2expN", "(", "&", "half_minus_pred_half", ",", "-", "(", "fmt", "->", "p", ")", "-", "<NUM_LIT>", ",", "mode", ")", ";", "real_arithmetic", "(", "&", "pred_half", ",", "MINUS_EXPR", ",", "&", "dconsthalf", ",", "&", "half_minus_pred_half", ")", ";", "half", "=", "force_reg", "(", "mode", ",", "const_double_from_real_value", "(", "pred_half", ",", "mode", ")", ")", ";", "xa", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "xa", ",", "half", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "xi", "=", "gen_reg_rtx", "(", "int_mode_for_mode", "(", "mode", ")", ".", "require", "(", ")", ")", ";"], "ground_truth": ["expand_fix", "(", "xi", ",", "xa", ",", "<NUM_LIT>", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_round", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2042, "Length": 94, "Cover_Rate": 0.43317972350230416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "addRegBankSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2043, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVirt", "(", ")", "const", "{", "return", "HasVirt", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)3", "Func": "hasVirt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2044, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{"], "ground_truth": ["assert", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", ";"], "File": "PatmosInstrInfo1", "Func": "copyPhysReg", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2045, "Length": 116, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Subtarget", ".", "isCallingConvWin64", "(", "CallConv", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "isWin64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2046, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "ForceFramePointer", "(", "false", ")", ",", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "BytesToPopOnReturn", "(", "<NUM_LIT>", ")", ",", "ReturnAddrIndex", "(", "<NUM_LIT>", ")", ",", "TailCallReturnAddrDelta", "(", "<NUM_LIT>", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "ReserveFP", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "RegSaveFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsGPOffset", "(", "<NUM_LIT>", ")", ",", "VarArgsFPOffset", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo22", "Func": "X86MachineFunctionInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2047, "Length": 69, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitCodeAlignment", "(", "unsigned", "ByteAlignment", ",", "unsigned", "MaxBytesToEmit", "=", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "EmitCodeAlignment", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2048, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "IntVT", "=", "BV", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "SourceConst", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "SDValue", "(", "BV", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskConst", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "SourceConst", ")", ";", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaskConst", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "NewAnd", ")", ";", "return", "Res", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "combineVectorCompareAndMaskUnaryOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2049, "Length": 97, "Cover_Rate": 0.41630901287553645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "BuildVec", "&&", "BuildVec", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_BUILD_VECTOR", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ConstVec", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "GR", "->", "add", "(", "ConstVec", "->", "getElementAsConstant", "(", "i", ")", ",", "&", "MF", ",", "BuildVec", "->", "getOperand", "(", "<NUM_LIT>", "+", "i", ")", ".", "getReg", "(", ")", ")", ";", "}", "GR", "->", "add", "(", "Const", ",", "&", "MF", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "RegsAlreadyAddedToDT", "[", "&", "MI", "]", "=", "Reg", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "SrcMI", "=", "MRI", ".", "getVRegDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "SrcMI", "&&", "isSpvIntrinsic", "(", "*", "SrcMI", ",", "<STR_LIT>", ")", ")", "ToEraseComposites", ".", "push_back", "(", "SrcMI", ")", ";", "}", "}", "}", "}"], "ground_truth": ["for", "(", "MachineInstr", "*", "MI", ":", "ToErase", ")", "{"], "File": "SPIRVPreLegalizer1", "Func": "addConstantsToTrack", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2050, "Length": 162, "Cover_Rate": 0.3389121338912134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", "->", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "OutStreamer", "->", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "AddBlankLine", "(", ")", ";"], "File": "PPCAsmPrinter100", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2051, "Length": 120, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Reg", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "}", "assert", "(", "MRI", "->", "hasOneDef", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "Def", "=", "&", "(", "*", "(", "MRI", "->", "def_begin", "(", "Reg", ")", ")", ")", ";", "MachineOperand", "*", "UseOperand", "=", "&", "(", "RI", ")", ";", "bool", "UseIsOutsideDefMBB", "=", "Def", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "!=", "MBB", ";", "if", "(", "UseIsOutsideDefMBB", "&&", "UseOperand", "->", "isKill", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "UseOperand", "->", "setIsKill", "(", "false", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "removeFalseRegisterKills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2052, "Length": 115, "Cover_Rate": 0.3685897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "to", "==", "STACK_POINTER_REGNUM", ")", ";", "if", "(", "from", "==", "ARG_POINTER_REGNUM", ")", "return", "frame", ".", "stack_pointer_offset", ";", "gcc_assert", "(", "from", "==", "FRAME_POINTER_REGNUM", ")", ";"], "ground_truth": ["return", "frame", ".", "stack_pointer_offset", "-", "frame", ".", "frame_pointer_offset", ";"], "File": "i3863", "Func": "ix86_initial_elimination_offset", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2053, "Length": 34, "Cover_Rate": 0.3655913978494624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2054, "Length": 51, "Cover_Rate": 0.49514563106796117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "CreateStoreLR", "(", "unsigned", "Opc", ",", "SelectionDAG", "&", "DAG", ",", "StoreSDNode", "*", "SD", ",", "SDValue", "Chain", ",", "unsigned", "Offset", ")", "{", "SDValue", "Ptr", "=", "SD", "->", "getBasePtr", "(", ")", ",", "Value", "=", "SD", "->", "getValue", "(", ")", ";", "EVT", "MemVT", "=", "SD", "->", "getMemoryVT", "(", ")", ",", "BasePtrVT", "=", "Ptr", ".", "getValueType", "(", ")", ";", "DebugLoc", "DL", "=", "SD", "->", "getDebugLoc", "(", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BasePtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "BasePtrVT", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Value", ",", "Ptr", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Ops", ",", "<NUM_LIT>", ",", "MemVT", ",", "SD", "->", "getMemOperand", "(", ")", ")", ";"], "File": "MipsISelLowering101", "Func": "CreateStoreLR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2055, "Length": 140, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AlignBranchKind", "|=", "Value", ";"], "ground_truth": ["}"], "File": "X86AsmBackend54", "Func": "addKind", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2056, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "IMMEDIATE", ")", ";", "Op", "->", "Imm", ".", "Value", "=", "Value", ";", "Op", "->", "StartLoc", "=", "Start", ";", "Op", "->", "EndLoc", "=", "End", ";"], "ground_truth": ["return", "Op", ";"], "File": "LanaiAsmParser10", "Func": "createImm", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2057, "Length": 36, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineBasicBlock", "*", "TBB", "=", "TI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "TBB", ")", ")", "BuildMI", "(", "MBB", ",", "TI", ",", "TI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "TI", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "*", "EHPad", "=", "getMatchingEHPad", "(", "TI", ")", ";", "auto", "CatchPos", "=", "EHPad", "->", "begin", "(", ")", ";", "if", "(", "CatchPos", "->", "isEHLabel", "(", ")", ")", "++", "CatchPos", ";", "MachineInstr", "*", "Catch", "=", "&", "*", "CatchPos", ";", "unsigned", "ExnReg", "=", "Catch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "TI", ",", "TI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ExnReg", ")", ";", "TI", "->", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "WebAssemblyLateEHPrepare20", "Func": "replaceFuncletReturns", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2058, "Length": 177, "Cover_Rate": 0.6807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "indirect_branch_type", "=", "indirect_branch_keep", ";", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "indirect_branch_type", "=", "indirect_branch_thunk", ";", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "indirect_branch_type", "=", "indirect_branch_thunk_inline", ";", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "indirect_branch_type", "=", "indirect_branch_thunk_extern", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "cfun", "->", "machine", "->", "indirect_branch_type", "=", "ix86_indirect_branch", ";", "if", "(", "(", "ix86_cmodel", "==", "CM_LARGE", "||", "ix86_cmodel", "==", "CM_LARGE_PIC", ")", "&&", "(", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "==", "indirect_branch_thunk_extern", ")", "||", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "==", "indirect_branch_thunk", ")", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "(", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "==", "indirect_branch_thunk_extern", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "!=", "indirect_branch_keep", "&&", "(", "flag_cf_protection", "&", "CF_RETURN", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "if", "(", "cfun", "->", "machine", "->", "function_return_type", "==", "indirect_branch_unset", ")", "{", "tree", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fndecl", ")", ")", ";", "if", "(", "attr", "!=", "NULL", ")", "{", "tree", "args", "=", "TREE_VALUE", "(", "attr", ")", ";", "if", "(", "args", "==", "NULL", ")", "gcc_unreachable", "(", ")", ";", "tree", "cst", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "function_return_type", "=", "indirect_branch_keep", ";", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "function_return_type", "=", "indirect_branch_thunk", ";", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "function_return_type", "=", "indirect_branch_thunk_inline", ";", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "function_return_type", "=", "indirect_branch_thunk_extern", ";", "else", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["else", "cfun", "->", "machine", "->", "function_return_type", "=", "ix86_function_return", ";"], "File": "i3868", "Func": "ix86_set_indirect_branch_type", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2059, "Length": 348, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_neon_vcombinev4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcombine_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2060, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegBankCombinerHelper", "::", "applyMed3", "(", "MachineInstr", "&", "MI", ",", "Med3MatchInfo", "&", "MatchInfo", ")", "{", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["B", ".", "buildInstr", "(", "MatchInfo", ".", "Opc", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "{", "MatchInfo", ".", "Val0", ",", "MatchInfo", ".", "Val1", ",", "MatchInfo", ".", "Val2", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";"], "File": "AMDGPURegBankCombiner4", "Func": "applyMed3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2061, "Length": 59, "Cover_Rate": 0.8939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "<STR_LIT>", ";", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel82", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2062, "Length": 252, "Cover_Rate": 0.4057971014492754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtmq_s32_f32", "(", "float32x4_t", "__a", ")", "{", "return", "__builtin_mve_vcvtmq_sv4si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtmq_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2063, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqsubq_sv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqsubq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2064, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["printAnnotation", "(", "O", ",", "Annot", ")", ";"], "File": "ARCInstPrinter", "Func": "printInst", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2065, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI", "Func": "elideCopies", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2066, "Length": 49, "Cover_Rate": 0.5975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCRegAliasIterator", "R", "(", "Reg0", ",", "TRI", ",", "true", ")", ";", "R", ".", "isValid", "(", ")", ";", "++", "R", ")", "{"], "ground_truth": ["if", "(", "*", "R", "==", "Reg1", ")", "return", "true", ";"], "File": "AMDGPUBaseInfo", "Func": "isRegIntersect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2067, "Length": 32, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "const", "<ISA_LIT>Operand", "&", "o", ")", ":", "MCParsedAsmOperand", "(", ")", "{", "Kind", "=", "o", ".", "Kind", ";", "StartLoc", "=", "o", ".", "StartLoc", ";", "EndLoc", "=", "o", ".", "EndLoc", ";", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";"], "ground_truth": ["break", ";"], "File": "RV16KAsmParser", "Func": "RV16KOperand", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2068, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isBranch", "(", ")", "&&", "!", "MI", ".", "isBarrier", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "!", "isPredicated", "(", "MI", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "isUnpredicatedTerminator", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2069, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getLoadLiteralOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["++", "MCNumFixups", ";"], "File": "AArch64MCCodeEmitter1", "Func": "getLoadLiteralOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2070, "Length": 102, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "offset", ";", "if", "(", "from", "==", "HARD_FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "offset", "=", "info", "->", "push_p", "?", "<NUM_LIT>", ":", "-", "info", "->", "total_size", ";", "else", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "{", "offset", "=", "info", "->", "push_p", "?", "<NUM_LIT>", ":", "-", "info", "->", "total_size", ";", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "offset", "+=", "info", "->", "fixed_size", "+", "info", "->", "vars_size", "+", "info", "->", "parm_size", ";", "}", "else", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "offset", "=", "FRAME_GROWS_DOWNWARD", "?", "info", "->", "fixed_size", "+", "info", "->", "vars_size", "+", "info", "->", "parm_size", ":", "<NUM_LIT>", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "offset", "=", "info", "->", "total_size", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "offset", "=", "info", "->", "push_p", "?", "info", "->", "total_size", ":", "<NUM_LIT>", ";", "else", "if", "(", "from", "==", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", "offset", "=", "<NUM_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["return", "offset", ";"], "File": "powerpcspe", "Func": "rs6000_initial_elimination_offset", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2071, "Length": 158, "Cover_Rate": 0.8926553672316384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "MxPCD32", ":", "case", "<STR_LIT>", "::", "MxPCD16", ":", "case", "<STR_LIT>", "::", "MxPCD8", ":", "case", "<STR_LIT>", "::", "MxPCI32", ":"], "ground_truth": ["case", "<STR_LIT>", "::", "MxPCI16", ":"], "File": "M680x0BaseInfo", "Func": "isPCRelOpd", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2072, "Length": 30, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86FixupSetCC", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2073, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSGPRSetID", "(", ")", "const", "{", "return", "SGPRSetID", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "getSGPRSetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2074, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ShImmVal", "=", "<NUM_LIT>", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "RHS", ")", "return", "false", ";", "ShReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "CheckProfitability", "&&", "!", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShImmVal", ")", ")", "return", "false", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectRegShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2075, "Length": 55, "Cover_Rate": 0.36423841059602646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "pru_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "pru", "Func": "pru_function_profiler", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2076, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_bcstnesh_ps", "(", "const", "void", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vbcstnesh2ps128", "(", "(", "const", "_Float16", "*", ")", "__P", ")", ";"], "File": "avxneconvertintrin", "Func": "_mm_bcstnesh_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2077, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu10_0ExtOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "addu10_0ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2078, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrItins", ";"], "File": "X86TargetMachine20", "Func": "getInstrItineraryData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2079, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VariantKind", ")", "{", "case", "LLVMDisassembler_VariantKind_<ISA_LIT>_HI16", ":", "return", "<ISA_LIT>MCExpr", "::", "createUpper16", "(", "SubExpr", ",", "Ctx", ")", ";", "case", "LLVMDisassembler_VariantKind_<ISA_LIT>_LO16", ":", "return", "<ISA_LIT>MCExpr", "::", "createLower16", "(", "SubExpr", ",", "Ctx", ")", ";", "default", ":", "return", "MCRelocationInfo", "::", "createExprForCAPIVariantKind", "(", "SubExpr", ",", "VariantKind", ")", ";"], "ground_truth": ["}"], "File": "ARMMachORelocationInfo", "Func": "createExprForCAPIVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2080, "Length": 44, "Cover_Rate": 0.6984126984126984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "cpu_cost_table", "*", "extra_cost", "=", "current_tune", "->", "insn_extra_cost", ";", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "gcc_assert", "(", "code", "==", "UNSPEC", "||", "code", "==", "UNSPEC_VOLATILE", ")", ";", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_UNALIGNED_LOAD", ":", "*", "cost", "=", "COSTS_N_INSNS", "(", "ARM_NUM_REGS", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "if", "(", "speed_p", ")", "*", "cost", "+=", "(", "ARM_NUM_REGS", "(", "GET_MODE", "(", "x", ")", ")", "*", "extra_cost", "->", "ldst", ".", "load", "+", "extra_cost", "->", "ldst", ".", "load_unaligned", ")", ";", "*", "cost", "+=", "arm_address_cost", "(", "XEXP", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "x", ")", ",", "ADDR_SPACE_GENERIC", ",", "speed_p", ")", ";", "return", "true", ";", "case", "UNSPEC_UNALIGNED_STORE", ":", "*", "cost", "=", "COSTS_N_INSNS", "(", "ARM_NUM_REGS", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "if", "(", "speed_p", ")", "*", "cost", "+=", "(", "ARM_NUM_REGS", "(", "GET_MODE", "(", "x", ")", ")", "*", "extra_cost", "->", "ldst", ".", "store", "+", "extra_cost", "->", "ldst", ".", "store_unaligned", ")", ";", "*", "cost", "+=", "rtx_cost", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ",", "UNSPEC", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "*", "cost", "+=", "arm_address_cost", "(", "XEXP", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "x", ")", ",", "ADDR_SPACE_GENERIC", ",", "speed_p", ")", ";", "return", "true", ";", "case", "UNSPEC_VRINTZ", ":", "case", "UNSPEC_VRINTP", ":", "case", "UNSPEC_VRINTM", ":", "case", "UNSPEC_VRINTR", ":", "case", "UNSPEC_VRINTX", ":", "case", "UNSPEC_VRINTA", ":", "if", "(", "speed_p", ")", "*", "cost", "+=", "extra_cost", "->", "fp", "[", "GET_MODE", "(", "x", ")", "==", "DFmode", "]", ".", "roundint", ";", "return", "true", ";", "default", ":", "*", "cost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_unspec_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2081, "Length": 277, "Cover_Rate": 0.9389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Fn", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "requiresRegisterScavenging", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2082, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "const_succ_iterator", "si", "=", "MBB", "->", "succ_begin", "(", ")", ",", "se", "=", "MBB", "->", "succ_end", "(", ")", ";", "si", "!=", "se", ";", "++", "si", ")", "{", "if", "(", "!", "visited", ".", "count", "(", "*", "si", ")", ")", "{", "dfs", "(", "*", "si", ")", ";", "}", "else", "if", "(", "!", "finished", ".", "count", "(", "*", "si", ")", ")", "{"], "ground_truth": ["if", "(", "!", "DT", ".", "dominates", "(", "*", "si", ",", "MBB", ")", ")", "{"], "File": "PatmosSinglePathInfo1", "Func": "checkIrreducibility", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2083, "Length": 75, "Cover_Rate": 0.38071065989847713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MemOp", ".", "OuterDisp", "->", "evaluateAsAbsolute", "(", "Res", ")", ")", "return", "isInt", "<", "N", ">", "(", "Res", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "M68kAsmParser", "Func": "isAddrN", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2084, "Length": 27, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_cmpneq_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpneqss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_cmpneq_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2085, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MadeChange", "=", "false", ";", "if", "(", "Buckets", ".", "empty", "(", ")", ")", "return", "MadeChange", ";", "SmallSet", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "BBChanged", ";", "for", "(", "auto", "&", "Bucket", ":", "Buckets", ")", "if", "(", "prepareBaseForUpdateFormChain", "(", "Bucket", ")", ")", "MadeChange", "|=", "rewriteLoadStores", "(", "L", ",", "Bucket", ",", "BBChanged", ",", "UpdateForm", ")", ";", "if", "(", "MadeChange", ")", "for", "(", "auto", "*", "BB", ":", "BBChanged", ")", "DeleteDeadPHIs", "(", "BB", ")", ";"], "ground_truth": ["return", "MadeChange", ";"], "File": "PPCLoopInstrFormPrep", "Func": "updateFormPrep", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2086, "Length": 73, "Cover_Rate": 0.7849462365591398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "void", "FillFinishOpcode", "(", ")", "{"], "ground_truth": ["while", "(", "Pos", "<", "Vec", ".", "size", "(", ")", ")", "EmitByte", "(", "<STR_LIT>", "::", "UNWIND_OPCODE_FINISH", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "FillFinishOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2087, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Src0Idx", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "src0", ")", ";", "UnCondBrIter", "=", "I", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "Src0Idx", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "Src0Idx", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "Src0Idx", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "int", "Src0Idx", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "src0", ")", ";", "int", "Src1Idx", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "src1", ")", ";", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "Src1Idx", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "Src0Idx", ")", ")", ";", "if", "(", "DisableCondReversion", ")", "{", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "COND_IRREVERSIBLE", ")", ")", ";", "continue", ";", "}", "unsigned", "reg", "=", "I", "->", "getOperand", "(", "Src0Idx", ")", ".", "getReg", "(", ")", ";", "bool", "can_reverse", "=", "false", ";", "bool", "is_def_before_use", "=", "IsDefBeforeUse", "(", "MBB", ",", "reg", ",", "MRI", ",", "can_reverse", ")", ";", "if", "(", "can_reverse", ")", "{", "can_reverse", "=", "!", "IsSpilledAfterDef", "(", "I", ",", "reg", ")", ";", "}", "if", "(", "!", "can_reverse", ")", "{", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "COND_IRREVERSIBLE", ")", ")", ";", "continue", ";", "}", "if", "(", "is_def_before_use", ")", "{", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "COND_REVERSE_POSITIVE", ")", ")", ";", "continue", ";", "}", "if", "(", "!", "MRI", ".", "tracksLiveness", "(", ")", ")", "{", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "COND_IRREVERSIBLE", ")", ")", ";", "continue", ";", "}", "unsigned", "free_reg", "=", "<NUM_LIT>", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "&", "MBB", ")", ";", "RS", "->", "forward", "(", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ")", ";", "free_reg", "=", "RS", "->", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "free_reg", "==", "<NUM_LIT>", ")", "{", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "COND_IRREVERSIBLE", ")", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "AnalyzeBranch", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2088, "Length": 414, "Cover_Rate": 0.6602870813397129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Cmp", "&", "L", ")", "||", "(", "Cmp", "&", "G", ")", ")", "return", "(", "Kind", ")", "(", "Cmp", "^", "(", "L", "|", "G", ")", ")", ";"], "ground_truth": ["return", "Cmp", ";"], "File": "HexagonHardwareLoops", "Func": "getSwappedComparison", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2089, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "<ISA_LIT>TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "case", "'d'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "default", ":", "break", ";", "}", "break", ";", "case", "'a'", ":", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "default", ":", "break", ";", "}", "break", ";"], "ground_truth": ["default", ":"], "File": "M68kISelLowering", "Func": "getRegForInlineAsmConstraint", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2090, "Length": 155, "Cover_Rate": 0.8072916666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "res", "<", "<NUM_LIT>", "&&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "type", ")", ";", "return", "res", ">", "<NUM_LIT>", "?", "DOUBLEWORD_ALIGNMENT", ":", "PARM_BOUNDARY", ";"], "ground_truth": ["}"], "File": "arm6", "Func": "arm_function_arg_boundary", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2091, "Length": 28, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "abort", "(", ")", ";", "case", "ABI_AIX", ":", "ret", "=", "(", "TARGET_32BIT", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "rs60002", "Func": "rs6000_trampoline_size", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2092, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "U", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<STR_LIT>", "ShOp", "=", "<STR_LIT>", ";", "switch", "(", "type", ")", "{", "case", "<NUM_LIT>", ":", "ShOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ShOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ShOp", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "ARMDisassembler10", "Func": "DecodeSORegMemOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2093, "Length": 100, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Size", "<=", "(", "Subtarget", "->", "isMClass", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "?", "AtomicExpansionKind", "::", "LLSC", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "shouldExpandAtomicRMWInIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2094, "Length": 26, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MCSection", "*", "ELFSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "Section", ",", "Type", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MIPS_GPREL", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "SwitchSection", "(", "ELFSection", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "parseSSectionDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2095, "Length": 63, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_getexppd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_getexp_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2096, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "TeakELFObjectWriter", "Func": "~TeakELFObjectWriter", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2097, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_alignr_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_alignq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "__imm", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_alignr_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2098, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Idx", "==", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "getMUBUFInstrOffset", "(", "MI", ")", ";"], "File": "SIRegisterInfo10", "Func": "getFrameIndexInstrOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2099, "Length": 26, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "{", "assert", "(", "State", ".", "I", "<", "State", ".", "MaxSaved", "&&", "<STR_LIT>", ")", ";", "State", ".", "Saved", "[", "State", ".", "I", "++", "]", "=", "Inst", ";", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "State", ".", "I", "==", "State", ".", "SaveCount", "&&", "State", ".", "SaveCount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "State", ".", "RecursiveCall", "=", "true", ";", "switch", "(", "State", ".", "Saved", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "EmitDataMask", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitDirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitIndirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitIndirectGuardJmp", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitGuardReturn", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitGuardLoadOrStore", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitGuardLoadOrStoreTst", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitGuardSpLoad", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMMCNaCl1", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2100, "Length": 310, "Cover_Rate": 0.6553911205073996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "emitLabel", "(", "MCSymbol", "*", "Symbol", ",", "SMLoc", "Loc", ")", "{", "LastLabel", "=", "Symbol", ";"], "ground_truth": ["LastLabelLoc", "=", "Loc", ";"], "File": "PPCELFStreamer", "Func": "emitLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2101, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AAPInstrInfo", "Func": "getBranchOpcodeFromCond", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2102, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "S", "=", "createELFStreamer", "(", "Context", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";", "new", "<ISA_LIT>TargetELFStreamer", "(", "*", "S", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "SparcMCTargetDesc6", "Func": "createMCStreamer", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2103, "Length": 28, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "HexagonExpandCondsets1", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2104, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBInfo", "(", ")", ":", "Address", "(", "<NUM_LIT>", ")", ",", "Size", "(", "<NUM_LIT>", ")", ",", "Alignment", "(", "<NUM_LIT>", ")", ",", "NumTerminators", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SystemZLongBranch1", "Func": "MBBInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2105, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "create_fixed_operand", "(", "&", "m_ops", ".", "last", "(", ")", ",", "x", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "add_fixed_operand", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2106, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "&&", "INTEGRAL_TYPE_P", "(", "type", ")", ")", "mode", "=", "arm_promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsignedp", ",", "fntype", ",", "<NUM_LIT>", ")", ";", "if", "(", "pcs_variant", "!=", "ARM_PCS_AAPCS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARM_NUM_COPROC_SLOTS", ";", "i", "++", ")", "if", "(", "aapcs_cp_arg_layout", "[", "i", "]", ".", "is_return_candidate", "(", "pcs_variant", ",", "mode", ",", "type", ")", ")", "return", "aapcs_cp_arg_layout", "[", "i", "]", ".", "allocate_return_reg", "(", "pcs_variant", ",", "mode", ",", "type", ")", ";", "}", "if", "(", "type", "&&", "arm_return_in_msb", "(", "type", ")", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "size", "%", "UNITS_PER_WORD", "!=", "<NUM_LIT>", ")", "{", "size", "+=", "UNITS_PER_WORD", "-", "size", "%", "UNITS_PER_WORD", ";", "mode", "=", "int_mode_for_size", "(", "size", "*", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "aapcs_allocate_return_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2107, "Length": 131, "Cover_Rate": 0.6238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "TeakELFObjectWriter", "Func": "~TeakELFObjectWriter", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2108, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["assert", "(", "Op", ".", "isImm", "(", ")", ")", ";"], "File": "AMDGPUInstPrinter27", "Func": "printIfSet", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2109, "Length": 21, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "const_costs_int", "(", "HOST_WIDE_INT", "value", ",", "int", "zero_cost", ")", "{", "if", "(", "CONST_OK_FOR_I", "(", "value", ")", ")", "return", "zero_cost", ";", "else", "if", "(", "CONST_OK_FOR_J", "(", "value", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_K", "(", "value", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "v850", "Func": "const_costs_int", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2110, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "SVEIntrinsicOpts", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "File": "SVEIntrinsicOpts", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2111, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "&", "NewDestBB", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AVRInstrInfo7", "Func": "insertIndirectBranch", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2112, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>16InstrInfo", "::", "<ISA_LIT>16InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>InstrInfo", "(", "STI", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "Mips16InstrInfo (2)", "Func": "Mips16InstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2113, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "<STR_LIT>", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "getOppositeCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "getBrCond", "(", "BranchCode", ")", ".", "getOpcode", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "JNCC", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["I", "=", "MBB", ".", "end", "(", ")", ";"], "File": "SNESInstrInfo", "Func": "analyzeBranch", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2114, "Length": 219, "Cover_Rate": 0.40331491712707185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VecWidth", "=", "VecTy", "->", "getPrimitiveSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", ";", "if", "(", "useHVX", "(", ")", "&&", "isTypeForHVX", "(", "VecTy", ")", ")", "{", "unsigned", "RegWidth", "=", "getRegisterBitWidth", "(", "true", ")", ";", "assert", "(", "RegWidth", "&&", "<STR_LIT>", ")", ";", "if", "(", "VecWidth", "%", "RegWidth", "==", "<NUM_LIT>", ")", "return", "VecWidth", "/", "RegWidth", ";", "const", "Align", "RegAlign", "(", "RegWidth", "/", "<NUM_LIT>", ")", ";", "if", "(", "!", "Alignment", "||", "*", "Alignment", ">", "RegAlign", ")", "Alignment", "=", "RegAlign", ";", "assert", "(", "Alignment", ")", ";", "unsigned", "AlignWidth", "=", "<NUM_LIT>", "*", "Alignment", "->", "value", "(", ")", ";", "unsigned", "NumLoads", "=", "alignTo", "(", "VecWidth", ",", "AlignWidth", ")", "/", "AlignWidth", ";", "return", "<NUM_LIT>", "*", "NumLoads", ";", "}", "unsigned", "Cost", "=", "VecTy", "->", "getElementType", "(", ")", "->", "isFloatingPointTy", "(", ")", "?", "FloatFactor", ":", "<NUM_LIT>", ";", "const", "Align", "BoundAlignment", "=", "std", "::", "min", "(", "Alignment", ".", "valueOrOne", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "AlignWidth", "=", "<NUM_LIT>", "*", "BoundAlignment", ".", "value", "(", ")", ";"], "ground_truth": ["unsigned", "NumLoads", "=", "alignTo", "(", "VecWidth", ",", "AlignWidth", ")", "/", "AlignWidth", ";"], "File": "HexagonTargetTransformInfo14", "Func": "getMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2115, "Length": 170, "Cover_Rate": 0.513595166163142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ",", "getSubtarget", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering113", "Func": "PerformDAGCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2116, "Length": 69, "Cover_Rate": 0.3631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "}", "else", "{", "rtx", "size_int_rtx", "=", "GEN_INT", "(", "-", "size", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "emit_window_save", "(", "size_int_rtx", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "emit_window_save", "(", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", "-", "size", ")", ")", ")", ";", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "}", "else", "{", "rtx", "size_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "size_rtx", ",", "size_int_rtx", ")", ";", "emit_window_save", "(", "size_rtx", ")", ";", "}", "}", "if", "(", "sparc_leaf_function_p", ")", "{", "sparc_frame_base_reg", "=", "stack_pointer_rtx", ";", "sparc_frame_base_offset", "=", "size", "+", "SPARC_STACK_BIAS", ";", "}", "else", "{"], "ground_truth": ["sparc_frame_base_reg", "=", "hard_frame_pointer_rtx", ";"], "File": "sparc1", "Func": "sparc_expand_prologue", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2117, "Length": 123, "Cover_Rate": 0.3194805194805195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", ")", "{", "if", "(", "disp", ")", "{", "if", "(", "flag_pic", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "disp", ")", "==", "LABEL_REF", ")", "output_asm_label", "(", "disp", ")", ";", "else", "output_addr_const", "(", "file", ",", "disp", ")", ";", "}", "putc", "(", "'('", ",", "file", ")", ";", "if", "(", "base", ")", "print_reg", "(", "base", ",", "code", ",", "file", ")", ";", "if", "(", "index", ")", "{", "putc", "(", "','", ",", "file", ")", ";", "print_reg", "(", "index", ",", "vsib", "?", "<NUM_LIT>", ":", "code", ",", "file", ")", ";", "if", "(", "scale", "!=", "<NUM_LIT>", "||", "vsib", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "scale", ")", ";", "}", "putc", "(", "')'", ",", "file", ")", ";", "}", "else", "{", "rtx", "offset", "=", "NULL_RTX", ";", "if", "(", "disp", ")", "{", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "offset", "=", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "disp", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "flag_pic", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "disp", ")", "==", "LABEL_REF", ")", "output_asm_label", "(", "disp", ")", ";", "else", "if", "(", "CONST_INT_P", "(", "disp", ")", ")", "offset", "=", "disp", ";", "else", "output_addr_const", "(", "file", ",", "disp", ")", ";", "}", "putc", "(", "'['", ",", "file", ")", ";", "if", "(", "base", ")", "{", "print_reg", "(", "base", ",", "code", ",", "file", ")", ";", "if", "(", "offset", ")", "{", "if", "(", "INTVAL", "(", "offset", ")", ">=", "<NUM_LIT>", ")", "putc", "(", "'+'", ",", "file", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "offset", ")", ")", ";", "}", "}", "else", "if", "(", "offset", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "offset", ")", ")", ";", "else", "putc", "(", "'0'", ",", "file", ")", ";", "if", "(", "index", ")", "{", "putc", "(", "'+'", ",", "file", ")", ";", "print_reg", "(", "index", ",", "vsib", "?", "<NUM_LIT>", ":", "code", ",", "file", ")", ";", "if", "(", "scale", "!=", "<NUM_LIT>", "||", "vsib", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "scale", ")", ";", "}", "putc", "(", "']'", ",", "file", ")", ";", "}"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_print_operand_address", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2118, "Length": 385, "Cover_Rate": 0.3431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "tryInlineAsm", "(", "N", ")", ")", "return", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "ReplaceNode", "(", "N", ",", "getGlobalBaseReg", "(", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "break", ";", "SDValue", "DivLHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DivRHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TopPart", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "TopPart", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DivLHS", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "TopPart", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "TopPart", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "TopPart", ",", "SDValue", "(", ")", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "<STR_LIT>", ",", "DivLHS", ",", "DivRHS", ",", "TopPart", ")", ";"], "ground_truth": ["return", ";"], "File": "SparcISelDAGToDAG34", "Func": "Select", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2119, "Length": 192, "Cover_Rate": 0.49230769230769234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tile64SelectionDAGInfo", "::", "~", "Tile64SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "Tile64SelectionDAGInfo", "Func": "~Tile64SelectionDAGInfo", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2120, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FnSecName", "!=", "<STR_LIT>", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSectionELF", "*", "EHSection", "=", "nullptr", ";", "if", "(", "const", "MCSymbol", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ")", "{", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", "|", "ELF", "::", "SHF_GROUP", ",", "FnSection", ".", "getEntrySize", "(", ")", ",", "Group", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMELFStreamer29", "Func": "SwitchToEHSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2121, "Length": 67, "Cover_Rate": 0.40606060606060607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCTargetDesc17", "Func": "isBrTable", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2122, "Length": 15, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "FS", ",", "StringRef", "CPU", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":"], "ground_truth": ["AMDGPUTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "CPU", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "File": "AMDGPUTargetMachine35", "Func": "GCNTargetMachine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2123, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardSchedule", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MipsHazardSchedule", "Func": "MipsHazardSchedule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2124, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{", "return", "Chain", ";", "}"], "ground_truth": ["unsigned", "RetOpc", "=", "<STR_LIT>", ";"], "File": "SNESISelLowering", "Func": "LowerReturn", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2125, "Length": 100, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", "&&", "cfun", "->", "machine", "->", "pic_reg", ")", "{", "rtx", "pic_reg", "=", "cfun", "->", "machine", "->", "pic_reg", ";", "insn", "=", "emit_insn", "(", "gen_load_pic_offset", "(", "pic_reg", ",", "scratch_reg_0", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "pic_reg", ",", "pic_reg", ",", "scratch_reg_0", ")", ")", ";", "}", "if", "(", "total_size", ">", "<NUM_LIT>", ")", "{", "if", "(", "flag_stack_check", ")", "{", "rtx", "scratch_v4si", "=", "gen_rtx_REG", "(", "V4SImode", ",", "REGNO", "(", "scratch_reg_0", ")", ")", ";", "rtx", "sp_v4si", "=", "gen_rtx_REG", "(", "V4SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "size_v4si", "=", "spu_const", "(", "V4SImode", ",", "total_size", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "satisfies_constraint_K", "(", "GEN_INT", "(", "total_size", "-", "<NUM_LIT>", ")", ")", ")", "{", "emit_move_insn", "(", "scratch_v4si", ",", "size_v4si", ")", ";", "size_v4si", "=", "scratch_v4si", ";", "}", "emit_insn", "(", "gen_cgt_v4si", "(", "scratch_v4si", ",", "sp_v4si", ",", "size_v4si", ")", ")", ";", "emit_insn", "(", "gen_vec_extractv4si", "(", "scratch_reg_0", ",", "scratch_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_spu_heq", "(", "scratch_reg_0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "total_size", "<=", "<NUM_LIT>", ")", "{", "insn", "=", "frame_emit_store", "(", "STACK_POINTER_REGNUM", ",", "sp_reg", ",", "-", "total_size", ")", ";", "insn", "=", "frame_emit_add_imm", "(", "sp_reg", ",", "sp_reg", ",", "-", "total_size", ",", "scratch_reg_0", ")", ";", "}", "else", "{", "insn", "=", "emit_move_insn", "(", "scratch_reg_0", ",", "sp_reg", ")", ";", "insn", "=", "frame_emit_add_imm", "(", "sp_reg", ",", "sp_reg", ",", "-", "total_size", ",", "scratch_reg_1", ")", ";", "}", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "real", "=", "gen_addsi3", "(", "sp_reg", ",", "sp_reg", ",", "GEN_INT", "(", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "real", ")", ";", "if", "(", "total_size", ">", "<NUM_LIT>", ")", "{", "insn", "=", "frame_emit_store", "(", "REGNO", "(", "scratch_reg_0", ")", ",", "sp_reg", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "rtx", "fp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "HOST_WIDE_INT", "fp_offset", "=", "STACK_POINTER_OFFSET", "+", "crtl", "->", "outgoing_args_size", ";", "insn", "=", "frame_emit_add_imm", "(", "fp_reg", ",", "sp_reg", ",", "fp_offset", ",", "scratch_reg_0", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "real", "=", "gen_addsi3", "(", "fp_reg", ",", "sp_reg", ",", "GEN_INT", "(", "fp_offset", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "real", ")", ";", "REGNO_POINTER_ALIGN", "(", "HARD_FRAME_POINTER_REGNUM", ")", "=", "STACK_BOUNDARY", ";", "}"], "ground_truth": ["}"], "File": "spu", "Func": "spu_expand_prologue", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2126, "Length": 350, "Cover_Rate": 0.5942275042444821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "inline", "isImm3", "(", "int64_t", "I", ")", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "AAP", "Func": "isImm3", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2127, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeCallResult", "(", "TheCall", ",", "RetCC_<ISA_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ResultVals", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering17", "Func": "LowerCallResult", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2128, "Length": 72, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYInstrInfo4", "Func": "isLoadFromStackSlot", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2129, "Length": 99, "Cover_Rate": 0.678082191780822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vshlsv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshl_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2130, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmCom8Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "auto", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "~", "(", "uint8_t", ")", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MCS51AsmParser", "Func": "addImmCom8Operands", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2131, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectMVIAddr", "(", "<STR_LIT>", ",", "Addr", ",", "Base", ",", "Disp", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG10", "Func": "selectMVIAddr12Pair", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2132, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeMemMMSPImm5Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2133, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "nds32_dwarf_register_span", "(", "rtx", "reg", ")", "{", "rtx", "dwarf_high", ",", "dwarf_low", ";", "rtx", "dwarf_single", ";", "machine_mode", "mode", ";", "int", "regno", ";", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "regno", ">=", "NDS32_FIRST_FPR_REGNUM", "&&", "regno", "<=", "NDS32_LAST_FPR_REGNUM", ")", "{", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "SCmode", ")", "{", "dwarf_high", "=", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ";", "dwarf_low", "=", "gen_rtx_REG", "(", "word_mode", ",", "regno", "+", "<NUM_LIT>", ")", ";", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "dwarf_low", ",", "dwarf_high", ")", ")", ";", "}", "else", "if", "(", "mode", "==", "DCmode", ")", "{", "rtx", "dwarf_high_re", "=", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ";", "rtx", "dwarf_low_re", "=", "gen_rtx_REG", "(", "word_mode", ",", "regno", "+", "<NUM_LIT>", ")", ";", "rtx", "dwarf_high_im", "=", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ";", "rtx", "dwarf_low_im", "=", "gen_rtx_REG", "(", "word_mode", ",", "regno", "+", "<NUM_LIT>", ")", ";", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "dwarf_low_re", ",", "dwarf_high_re", ",", "dwarf_high_im", ",", "dwarf_low_im", ")", ")", ";", "}", "else", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "SImode", ")", "{", "dwarf_single", "=", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ";", "return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "dwarf_single", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "nds325", "Func": "nds32_dwarf_register_span", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2134, "Length": 203, "Cover_Rate": 0.9530516431924883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo18", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2135, "Length": 243, "Cover_Rate": 0.7126099706744868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "SrcReg", ")", ")", "continue", ";", "MI2", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "MI2", "||", "MI2", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "SrcReg", "=", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "DefMI", ")", "TruncSize", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "DefMI", ")", "continue", ";", "int64_t", "imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "imm", "==", "<NUM_LIT>", ")", "TruncSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "imm", "==", "<NUM_LIT>", ")", "TruncSize", "=", "<NUM_LIT>", ";", "}", "if", "(", "TruncSize", "==", "-", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["if", "(", "DefMI", "->", "isPHI", "(", ")", ")", "{"], "File": "BPFMIPeephole5", "Func": "eliminateTruncSeq", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2136, "Length": 247, "Cover_Rate": 0.4786821705426357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Init", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "I", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", "||", "!", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "I", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Def0", ")", "return", "false", ";", "Def0", "=", "&", "I", ";", "Init", "|=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Def1", ")", "return", "false", ";", "Def1", "=", "&", "I", ";", "Init", "|=", "static_cast", "<", "uint64_t", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "<<", "<NUM_LIT>", ";", "break", ";", "}", "}", "if", "(", "!", "Def0", "||", "!", "Def1", "||", "Def0", "->", "getParent", "(", ")", "!=", "Def1", "->", "getParent", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Def0", "<<", "<STR_LIT>", "<<", "*", "Def1", "<<", "<STR_LIT>", ")", ";", "if", "(", "SlotIndex", "::", "isEarlierInstr", "(", "LIS", "->", "getInstructionIndex", "(", "*", "Def1", ")", ",", "LIS", "->", "getInstructionIndex", "(", "*", "Def0", ")", ")", ")", "std", "::", "swap", "(", "Def0", ",", "Def1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def0", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "*", "Def1", ")", ";", "auto", "NewI", "=", "BuildMI", "(", "*", "Def0", "->", "getParent", "(", ")", ",", "*", "Def0", ",", "Def0", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Init", ")", ";", "Def0", "->", "eraseFromParent", "(", ")", ";", "Def1", "->", "eraseFromParent", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewI", ")", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewI", ")", ";"], "File": "GCNPreRAOptimizations3", "Func": "processReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2137, "Length": 328, "Cover_Rate": 0.9085872576177285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PreviousIn<ISA_LIT>16Mode", "=", "In<ISA_LIT>16Mode", ";", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>1", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>2", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>3", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>5", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "<ISA_LIT>ABI", "!=", "UnknownABI", ")", ";", "assert", "(", "(", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "(", "(", "!", "isGP64bit", "(", ")", "&&", "(", "isABI_O32", "(", ")", "||", "isABI_EABI", "(", ")", ")", ")", "||", "(", "isGP64bit", "(", ")", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "hasMSA", "(", ")", "&&", "!", "isFP64bit", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "IsFPXX", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "has<ISA_LIT>32r6", "(", ")", ")", "{", "StringRef", "ISA", "=", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "isFP64bit", "(", ")", ")", ";", "assert", "(", "isNaN2008", "(", ")", ")", ";", "if", "(", "hasDSP", "(", ")", ")", "report_fatal_error", "(", "ISA", "+", "<STR_LIT>", ",", "false", ")", ";", "}"], "ground_truth": ["if", "(", "TT", ".", "find", "(", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "IsLinux", "=", "false", ";"], "File": "MipsSubtarget22", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2138, "Length": 284, "Cover_Rate": 0.5071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "aarch64_split_add_offset", "(", "scalar_int_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "offset_rtx", ",", "rtx", "temp1", ",", "rtx", "temp2", ")", "{", "aarch64_add_offset", "(", "mode", ",", "dest", ",", "src", ",", "rtx_to_poly_int64", "(", "offset_rtx", ")", ",", "temp1", ",", "temp2", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_split_add_offset", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2139, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addMemSrcOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AAPAsmParser", "Func": "addMemSrc10PostIncOperands", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2140, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmulhrsw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_mulhrs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2141, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "(", "int", ")", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["else", "{"], "File": "X86ATTInstPrinter47", "Func": "print_pcrel_imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2142, "Length": 21, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectArithImmed", "(", "MachineOperand", "&", "Root", ")", "const", "{"], "ground_truth": ["auto", "MaybeImmed", "=", "getImmedFromMO", "(", "Root", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectArithImmed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2143, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_type", "size", "(", ")", "const", "{", "return", "V", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "ImmutableGraph", "Func": "size", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2144, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoopMap", ".", "count", "(", "ML", ")", ")", "return", "LoopMap", "[", "ML", "]", ".", "get", "(", ")", ";", "LoopMap", "[", "ML", "]", "=", "std", "::", "make_unique", "<", "ConcreteRegion", "<", "MachineLoop", ">>", "(", "ML", ")", ";", "return", "LoopMap", "[", "ML", "]", ".", "get", "(", ")", ";", "}", "else", "{", "if", "(", "ExceptionMap", ".", "count", "(", "WE", ")", ")", "return", "ExceptionMap", "[", "WE", "]", ".", "get", "(", ")", ";", "ExceptionMap", "[", "WE", "]", "=", "std", "::", "make_unique", "<", "ConcreteRegion", "<", "<ISA_LIT>Exception", ">>", "(", "WE", ")", ";"], "ground_truth": ["return", "ExceptionMap", "[", "WE", "]", ".", "get", "(", ")", ";"], "File": "WebAssemblyCFGSort13", "Func": "getRegionFor", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2145, "Length": 95, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "CFGStructurizer", "<", "PassT", ">", "::", "removeUnconditionalBranch", "(", "BlockT", "*", "srcBlk", ")", "{", "InstrT", "*", "branchInstr", ";", "while", "(", "(", "branchInstr", "=", "CFGTraits", "::", "getLoopendBlockBranchInstr", "(", "srcBlk", ")", ")", "&&", "CFGTraits", "::", "isUncondBranch", "(", "branchInstr", ")", ")", "{", "if", "(", "DEBUGME", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["branchInstr", "->", "dump", "(", ")", ";"], "File": "AMDILCFGStructurizer16", "Func": "removeUnconditionalBranch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2146, "Length": 55, "Cover_Rate": 0.859375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "generateCompositeMacros", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "JVMISelLowering", "Func": "generateCompositeMacros", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2147, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "FPMover", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "FPMover", "Func": "FPMover", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2148, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>TargetLowering", "::", "LowerCustomJumpTableEntry", "(", "const", "MachineJumpTableInfo", "*", "MJTI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "uid", ",", "MCContext", "&", "Ctx", ")", "const", "{", "assert", "(", "MBB", "->", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", ";"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "Create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_GOTOFF", ",", "Ctx", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerCustomJumpTableEntry", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2149, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "Imm", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "if", "(", "Imm", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Imm", "->", "getAPIntValue", "(", ")", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", "&&", "Imm", "->", "getAPIntValue", "(", ")", ".", "isIntN", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Val", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "U0", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "U1", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "U0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "U0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "U1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "U1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";"], "ground_truth": ["break", ";"], "File": "X86ISelDAGToDAG107", "Func": "IsProfitableToFold", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2150, "Length": 353, "Cover_Rate": 0.689453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GISelChangeObserver", "&", "Observer", "=", "Helper", ".", "Observer", ";", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "setDesc", "(", "ST", ".", "getInstrInfo", "(", ")", "->", "get", "(", "getDSFPAtomicOpcode", "(", "IID", ")", ")", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", ">", "<NUM_LIT>", ";", "--", "I", ")", "MI", ".", "RemoveOperand", "(", "I", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeDSAtomicFPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2151, "Length": 73, "Cover_Rate": 0.7849462365591398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqsubq_m_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqsubq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2152, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>32", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "RVLocs", "[", "I", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "I", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "LanaiISelLowering21", "Func": "LowerCallResult", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2153, "Length": 116, "Cover_Rate": 0.6987951807228916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'x'", ":", "case", "'X'", ":", "case", "'y'", ":", "case", "'Y'", ":", "case", "'z'", ":", "case", "'Z'", ":", "return", "C_Register", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "case", "'G'", ":", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "case", "'N'", ":", "case", "'O'", ":", "case", "'P'", ":", "case", "'R'", ":", "return", "C_Other", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "SNESISelLowering", "Func": "getConstraintType", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2154, "Length": 66, "Cover_Rate": 0.4852941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_sra_epi64", "(", "__m512i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_psraq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_sra_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2155, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "Tile64TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "TLInfo", ";"], "File": "Tile64TargetMachine", "Func": "getTargetLowering", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2156, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Integer", "||", "Kind", "==", "Symbol", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser", "Func": "isImm", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2157, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";"], "ground_truth": ["CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";"], "File": "ARMISelLowering (2)", "Func": "CanLowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2158, "Length": 57, "Cover_Rate": 0.7402597402597403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "SignedDivRem", "||", "UnsignedDivRem", ")", "&&", "Args", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "const", "Constant", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "Args", "[", "<NUM_LIT>", "]", ")", ")", "{", "const", "ConstantInt", "*", "CVal", "=", "(", "C", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "?", "dyn_cast_or_null", "<", "const", "ConstantInt", ">", "(", "C", "->", "getSplatValue", "(", ")", ")", ":", "dyn_cast", "<", "const", "ConstantInt", ">", "(", "C", ")", ")", ";", "if", "(", "CVal", "!=", "nullptr", "&&", "(", "CVal", "->", "getValue", "(", ")", ".", "isPowerOf2", "(", ")", "||", "(", "-", "CVal", "->", "getValue", "(", ")", ")", ".", "isPowerOf2", "(", ")", ")", ")", "DivRemConstPow2", "=", "true", ";", "else", "DivRemConst", "=", "true", ";", "}", "}", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "VF", "=", "Ty", "->", "getVectorNumElements", "(", ")", ";", "unsigned", "NumVectors", "=", "getNumVectorRegs", "(", "Ty", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Shl", "||", "Opcode", "==", "Instruction", "::", "LShr", "||", "Opcode", "==", "Instruction", "::", "AShr", ")", "{", "return", "NumVectors", ";", "}", "if", "(", "DivRemConstPow2", ")", "return", "(", "NumVectors", "*", "(", "SignedDivRem", "?", "SDivPow2Cost", ":", "<NUM_LIT>", ")", ")", ";", "if", "(", "DivRemConst", ")", "return", "VF", "*", "DivMulSeqCost", "+", "getScalarizationOverhead", "(", "Ty", ",", "Args", ")", ";", "if", "(", "(", "SignedDivRem", "||", "UnsignedDivRem", ")", "&&", "VF", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Opcode", "==", "Instruction", "::", "FAdd", "||", "Opcode", "==", "Instruction", "::", "FSub", "||", "Opcode", "==", "Instruction", "::", "FMul", "||", "Opcode", "==", "Instruction", "::", "FDiv", ")", "{"], "File": "SystemZTargetTransformInfo33", "Func": "getArithmeticInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2159, "Length": 254, "Cover_Rate": 0.41166936790923825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "riscv_integer_op", "codes", "[", "RISCV_MAX_INTEGER_OPS", "]", ";", "return", "MIN", "(", "riscv_build_integer", "(", "codes", ",", "val", ",", "VOIDmode", ")", ",", "riscv_split_integer_cost", "(", "val", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_integer_cost", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2160, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>HardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "HST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "HST", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "&", "L", ":", "*", "MLI", ")", "if", "(", "!", "L", "->", "getParentLoop", "(", ")", ")", "{", "bool", "L0Used", "=", "false", ";", "bool", "L1Used", "=", "false", ";", "Changed", "|=", "convertToHardwareLoop", "(", "L", ",", "L0Used", ",", "L1Used", ")", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops1", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2161, "Length": 138, "Cover_Rate": 0.971830985915493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_ARCH_R2", ")", "{", "if", "(", "TARGET_HAS_BMX", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HAS_CDX", ")", "error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_ARCH_R2", "&&", "TARGET_BIG_ENDIAN", ")", "error", "(", "<STR_LIT>", ")", ";", "nios2_init_fpu_configs", "(", ")", ";", "if", "(", "nios2_custom_fpu_cfg_string", "&&", "*", "nios2_custom_fpu_cfg_string", ")", "nios2_handle_custom_fpu_cfg", "(", "nios2_custom_fpu_cfg_string", ",", "NULL", ",", "false", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "nios2_handle_custom_fpu_insn_option", "(", "i", ")", ";", "nios2_custom_check_insns", "(", ")", ";", "target_option_default_node", "=", "target_option_current_node", "=", "build_target_option_node", "(", "&", "global_options", ")", ";"], "ground_truth": ["}"], "File": "nios23", "Func": "nios2_option_override", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2162, "Length": 92, "Cover_Rate": 0.4972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAddiGroupBranch", "(", "MCInst", "&", "MI", ",", "InsnType", "insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsDisassembler35", "Func": "DecodeAddiGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2163, "Length": 25, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "parseRegisterNumber", "(", "StringRef", "Constraint", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "unsigned", "*", "Map", ")", "{"], "ground_truth": ["assert", "(", "*", "(", "Constraint", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", "==", "'}'", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "parseRegisterNumber", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2164, "Length": 45, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>FixupSetCC", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>FixupSetCCPass", "(", ")", ";"], "File": "X86FixupSetCC", "Func": "createX86FixupSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2165, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmlsl_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2166, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", "||", "!", "isNullConstant", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isPredicateCCSettingOp", "(", "N0", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Pg", "=", "getPTrue", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "<STR_LIT>", ")", ";", "return", "getPTest", "(", "DAG", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Pg", ",", "N0", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering78", "Func": "performFirstTrueTestVectorCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2167, "Length": 100, "Cover_Rate": 0.591715976331361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PredictableSelectIsExpensive", ";"], "ground_truth": ["}"], "File": "PPCSubtarget12", "Func": "isPredictableSelectIsExpensive", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2168, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpmadd52huq128_mask", "(", "(", "__v2di", ")", "__W", ",", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512ifmavlintrin", "Func": "_mm_mask_madd52hi_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2169, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MFI", ",", "None", ",", "None", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateFixedObject", "(", "TRI", "->", "getSpillSize", "(", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";", "}", "else", "{", "int", "ScavengeFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "<STR_LIT>", ")", ",", "TRI", "->", "getSpillAlign", "(", "<STR_LIT>", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "ScavengeFI", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering32", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2170, "Length": 131, "Cover_Rate": 0.7359550561797753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_add_epi8", "(", "__mmask16", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_paddb128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_add_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2171, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "CE", ")", "{", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "<NUM_LIT>", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "}", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Colon", ":", "{", "<ISA_LIT>MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "parsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "<ISA_LIT>MCExpr", "::", "Create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2172, "Length": 478, "Cover_Rate": 0.6264744429882044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "SPIRVAsmBackend", "Func": "applyFixup", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2173, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "MVETPAndVPTOptimisationsPass", "Func": "getAnalysisUsage", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2174, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Disable<ISA_LIT>Unaligned", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "isVector", "(", ")", ")", "{"], "File": "PPCISelLowering120", "Func": "allowsUnalignedMemoryAccesses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2175, "Length": 48, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "sparc_gcov_type_size", "(", "void", ")", "{"], "ground_truth": ["return", "SPARC_GCOV_TYPE_SIZE", ";"], "File": "sparc", "Func": "sparc_gcov_type_size", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2176, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallBitVector", "Zeroable", "=", "computeZeroableShuffleElements", "(", "Mask", ",", "V1", ",", "V2", ")", ";", "unsigned", "ZMask", "=", "<NUM_LIT>", ";", "int", "V1DstIndex", "=", "-", "<NUM_LIT>", ";", "int", "V2DstIndex", "=", "-", "<NUM_LIT>", ";", "bool", "V1UsedInPlace", "=", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "{", "ZMask", "|=", "<NUM_LIT>", "<<", "i", ";", "continue", ";", "}", "if", "(", "i", "==", "Mask", "[", "i", "]", ")", "{", "V1UsedInPlace", "=", "true", ";", "continue", ";", "}", "if", "(", "V1DstIndex", "!=", "-", "<NUM_LIT>", "||", "V2DstIndex", "!=", "-", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "{", "V1DstIndex", "=", "i", ";", "}", "else", "{", "V2DstIndex", "=", "i", ";", "}", "}", "if", "(", "V1DstIndex", "==", "-", "<NUM_LIT>", "&&", "V2DstIndex", "==", "-", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "V2SrcIndex", "=", "<NUM_LIT>", ";", "if", "(", "V1DstIndex", "!=", "-", "<NUM_LIT>", ")", "{", "V2SrcIndex", "=", "Mask", "[", "V1DstIndex", "]", ";", "V2DstIndex", "=", "V1DstIndex", ";", "V2", "=", "V1", ";", "}", "else", "{", "V2SrcIndex", "=", "Mask", "[", "V2DstIndex", "]", "-", "<NUM_LIT>", ";", "}", "if", "(", "!", "V1UsedInPlace", ")", "V1", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "unsigned", "InsertPSMask", "=", "V2SrcIndex", "<<", "<NUM_LIT>", "|", "V2DstIndex", "<<", "<NUM_LIT>", "|", "ZMask", ";"], "ground_truth": ["assert", "(", "(", "InsertPSMask", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "lowerVectorShuffleAsInsertPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2177, "Length": 222, "Cover_Rate": 0.6453488372093024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "Reg", ",", "true", ")", ";", "}", "if", "(", "IsVarArg", ")", "for", "(", "unsigned", "I", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "<STR_LIT>", "[", "I", "]", ",", "true", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{"], "ground_truth": ["MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "File": "SystemZFrameLowering (2)", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2178, "Length": 179, "Cover_Rate": 0.3396584440227704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "Insts", "=", "Block", ".", "getInsts", "(", ")", ";", "for", "(", "auto", "&", "PredMI", ":", "Insts", ")", "{", "if", "(", "PredMI", ".", "Predicates", ".", "count", "(", "VCTP", ")", "||", "isVCTP", "(", "PredMI", ".", "MI", ")", "||", "VCMPOpcodeToVPT", "(", "PredMI", ".", "MI", "->", "getOpcode", "(", ")", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PredMI", ".", "MI", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "MI", ":", "PredMI", ".", "Predicates", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ValidateLiveOuts", "(", ")", ")", "return", "false", ";", "Register", "NumElements", "=", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RDA", ".", "hasLocalDefBefore", "(", "VCTP", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineBasicBlock", "*", "InsertBB", "=", "StartInsertPt", "->", "getParent", "(", ")", ";", "if", "(", "!", "RDA", ".", "isReachingDefLiveOut", "(", "StartInsertPt", ",", "NumElements", ")", ")", "{", "if", "(", "auto", "*", "ElemDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "InsertBB", ",", "NumElements", ")", ")", "{", "if", "(", "RDA", ".", "isSafeToMoveForwards", "(", "ElemDef", ",", "StartInsertPt", ")", ")", "{", "ElemDef", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "StartInsertPt", ")", ",", "ElemDef", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "if", "(", "RDA", ".", "isSafeToMoveBackwards", "(", "StartInsertPt", ",", "ElemDef", ")", ")", "{", "StartInsertPt", "->", "removeFromParent", "(", ")", ";", "InsertBB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "ElemDef", ")", ",", "StartInsertPt", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ElemDef", ")", ";", "}", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";"], "File": "ARMLowOverheadLoops19", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2179, "Length": 288, "Cover_Rate": 0.39398084815321477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "prev", "=", "NULL_RTX", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "ninsn", ")", "{", "rtx", "set", ";", "ninsn", "=", "next_nonnote_nondebug_insn", "(", "insn", ")", ";", "if", "(", "(", "set", "=", "single_set", "(", "insn", ")", ")", "==", "NULL_RTX", ")", "{", "prev", "=", "NULL_RTX", ";", "continue", ";", "}", "if", "(", "prev", "&&", "rtx_equal_p", "(", "SET_DEST", "(", "prev", ")", ",", "SET_SRC", "(", "set", ")", ")", "&&", "rtx_equal_p", "(", "SET_DEST", "(", "set", ")", ",", "SET_SRC", "(", "prev", ")", ")", "&&", "!", "volatile_refs_p", "(", "SET_SRC", "(", "prev", ")", ")", "&&", "!", "volatile_refs_p", "(", "SET_DEST", "(", "prev", ")", ")", "&&", "!", "volatile_refs_p", "(", "SET_SRC", "(", "set", ")", ")", "&&", "!", "volatile_refs_p", "(", "SET_DEST", "(", "set", ")", ")", ")", "{"], "ground_truth": ["if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ")", ";"], "File": "rl782", "Func": "move_elim_pass", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2180, "Length": 134, "Cover_Rate": 0.7282608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpeqq_m_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpeqq_m_sv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpeqq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2181, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LinearizedRegion", "::", "replaceRegisterOutsideRegion", "(", "unsigned", "Register", ",", "unsigned", "NewRegister", ",", "bool", "IncludeLoopPHIs", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "replaceRegister", "(", "Register", ",", "NewRegister", ",", "MRI", ",", "false", ",", "true", ",", "IncludeLoopPHIs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceRegisterOutsideRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2182, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "StackUsed", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64CallLowering (2)", "Func": "IncomingArgHandler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2183, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", "{", "if", "(", "TARGET_HARD_FLOAT", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "mode", "==", "DImode", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "NEG", ":", "{", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "case", "MULT", ":", "{", "if", "(", "mode", "==", "SFmode", ")", "{", "if", "(", "TARGET_HARD_FLOAT", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "!", "TARGET_SOFT_MUL", ")", "{", "if", "(", "MICROBLAZE_VERSION_COMPARE", "(", "microblaze_select_cpu", ",", "<STR_LIT>", ")", ">=", "<NUM_LIT>", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "DIV", ":", "case", "UDIV", ":", "{", "if", "(", "mode", "==", "SFmode", ")", "{", "if", "(", "TARGET_HARD_FLOAT", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "microblaze2", "Func": "microblaze_rtx_costs", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2184, "Length": 190, "Cover_Rate": 0.34172661870503596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhsubq_m_uv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhsubq_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2185, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";"], "ground_truth": ["break", ";"], "File": "RISCVMCInstLower", "Func": "LowerRISCVMachineOperandToMCOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2186, "Length": 188, "Cover_Rate": 0.734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MI", "||", "MI", "->", "getParent", "(", ")", "!=", "&", "MBB", "||", "(", "unsigned", ")", "MI", "->", "getOpcode", "(", ")", "!=", "MulOpc", ")", "return", "false", ";", "assert", "(", "MI", "->", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "ZeroReg", ")", "return", "false", ";"], "File": "AArch64InstrInfo1", "Func": "canCombineWithMUL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2187, "Length": 135, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{"], "ground_truth": ["return", "isLegalMaskedGatherScatter", "(", "DataType", ",", "Alignment", ")", ";"], "File": "RISCVTargetTransformInfo10", "Func": "isLegalMaskedGather", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2188, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "Fail", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NeedsDisjointWritebackTransfer", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NeedsDisjointWritebackTransfer", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeFPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeFPR64RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeFPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeFPR32RegisterClass", "(", "Inst", ",", "Rt2", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "}", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "offset", ")", ")", ";"], "ground_truth": ["if", "(", "IsLoad", "&&", "Rt", "==", "Rt2", ")", "return", "SoftFail", ";"], "File": "AArch64Disassembler13", "Func": "DecodePairLdStInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2189, "Length": 341, "Cover_Rate": 0.5066864784546805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vcgev8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcgeq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2190, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "Inst", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "unsigned", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "case", "Match_Success", ":", "{", "ensureLocals", "(", "Out", ")", ";", "auto", "Align", "=", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "Align", "!=", "-", "<NUM_LIT>", ")", "{", "auto", "&", "Op0", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", "Op0", ".", "setImm", "(", "Align", ")", ";", "}"], "ground_truth": ["Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";"], "File": "WebAssemblyAsmParser26", "Func": "MatchAndEmitInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2191, "Length": 99, "Cover_Rate": 0.36531365313653136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "testing_p", ")", "{", "op0", "=", "gen_raw_REG", "(", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "<NUM_LIT>", ")", ";", "op1", "=", "gen_raw_REG", "(", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "<NUM_LIT>", ")", ";", "}", "if", "(", "rs6000_expand_vec_perm_const_1", "(", "target", ",", "op0", ",", "op1", ",", "sel", "[", "<NUM_LIT>", "]", ",", "sel", "[", "<NUM_LIT>", "]", ")", ")", "return", "true", ";", "}", "if", "(", "TARGET_ALTIVEC", ")", "{"], "ground_truth": ["if", "(", "vmode", "!=", "V16QImode", ")", "return", "false", ";"], "File": "rs60001", "Func": "rs6000_vectorize_vec_perm_const", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2192, "Length": 67, "Cover_Rate": 0.3383838383838384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useIndirectThunkCalls", "(", ")", "const", "{", "return", "useRetpolineIndirectCalls", "(", ")", "||", "useLVIControlFlowIntegrity", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)2", "Func": "useIndirectThunkCalls", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2193, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createMVEVPTOptimisationsPass", "(", ")", "{", "return", "new", "MVEVPTOptimisations", "(", ")", ";"], "ground_truth": ["}"], "File": "MVEVPTOptimisationsPass", "Func": "createMVEVPTOptimisationsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2194, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "OutStreamer", ".", "EmitRawText", "(", "MAI", "->", "getGlobalDirective", "(", ")", "+", "Twine", "(", "Mang", "->", "getSymbol", "(", "Items", "[", "j", "]", ")", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "File": "PIC16AsmPrinter", "Func": "EmitDefinedVars", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2195, "Length": 65, "Cover_Rate": 0.6132075471698113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "reversePrediction", "(", "unsigned", "Opcode", ")", "const", "{", "int", "PredRevOpcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "isPredictedTaken", "(", "Opcode", ")", ")", "PredRevOpcode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "else", "PredRevOpcode", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "assert", "(", "PredRevOpcode", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "PredRevOpcode", ";"], "File": "HexagonInstrInfo (2)", "Func": "reversePrediction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2196, "Length": 48, "Cover_Rate": 0.9056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPointerWidth", "(", ")", "{", "if", "(", "is16BitMode", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "is32BitMode", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "X86AsmInstrumentation", "Func": "getPointerWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2197, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ssize_t", "n", ";", "n", "=", "read", "(", "fd", ",", "buf", ",", "sizeof", "(", "buf", ")", ")", ";", "close", "(", "fd", ")", ";", "if", "(", "n", ">", "<NUM_LIT>", ")", "{", "for", "(", "av", "=", "(", "ElfW", "(", "auxv_t", ")", "*", ")", "buf", ";", "av", "->", "a_type", "!=", "AT_NULL", ";", "++", "av", ")", "switch", "(", "av", "->", "a_type", ")", "{", "case", "AT_PLATFORM", ":", "return", "(", "const", "char", "*", ")", "av", "->", "a_un", ".", "a_val", ";", "default", ":", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "driver-powerpcspe", "Func": "elf_platform", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2198, "Length": 80, "Cover_Rate": 0.6557377049180327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FnHasLiveInYmm", "=", "checkFnHasLiveInYmm", "(", "MRI", ")", ";", "assert", "(", "BBState", ".", "empty", "(", ")", ")", ";", "BBState", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ",", "<NUM_LIT>", ")", ";", "BBSolved", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ",", "<NUM_LIT>", ")", ";", "while", "(", "<NUM_LIT>", ")", "{", "bool", "MadeChange", "=", "false", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "MadeChange", "|=", "processBasicBlock", "(", "MF", ",", "*", "I", ")", ";"], "File": "X86VZeroUpper14", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2199, "Length": 90, "Cover_Rate": 0.39823008849557523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "ground_truth": ["else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "File": "MSP430InstrInfo9", "Func": "storeRegToStackSlot", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2200, "Length": 101, "Cover_Rate": 0.6516129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsriq_n_uv4si", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsriq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2201, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Cost", ";", "}", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "<STR_LIT>", "&&", "CondTy", ")", "{", "static", "const", "TypeConversionCostTblEntry", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "ConvertCostTableLookup", "(", "NEONVectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "Entry", "->", "Cost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "return", "LT", ".", "first", ";", "}"], "ground_truth": ["int", "BaseCost", "=", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo29", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2202, "Length": 173, "Cover_Rate": 0.4765840220385675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_compatible_vector_types_p", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "return", "(", "<STR_LIT>", "(", "type1", ")", "==", "<STR_LIT>", "(", "type2", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_compatible_vector_types_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2203, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSEL2", "(", ")", "const", "{", "return", "HasSEL2", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasSEL2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2204, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "restricted", "?", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ":", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "StringRef", "(", "<STR_LIT>", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "if", "(", "!", "Res", ".", "second", ")", "{", "unsigned", "Size", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'{'", "&&", "tolower", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "==", "'v'", "&&", "Constraint", "[", "Size", "-", "<NUM_LIT>", "]", "==", "'}'", ")", "{", "int", "RegNo", ";", "bool", "Failed", "=", "Constraint", ".", "slice", "(", "<NUM_LIT>", ",", "Size", "-", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "RegNo", ")", ";"], "ground_truth": ["if", "(", "!", "Failed", "&&", "RegNo", ">=", "<NUM_LIT>", "&&", "RegNo", "<=", "<NUM_LIT>", ")", "{"], "File": "AArch64ISelLowering102", "Func": "getRegForInlineAsmConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2205, "Length": 169, "Cover_Rate": 0.3123844731977819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isCall", "(", ")", "&&", "IsCallReturnTwice", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Changed", "|=", "addENDBR", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ")", ";", "}", "if", "(", "TM", "->", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "SjLj", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "Changed", "|=", "addENDBR", "(", "MBB", ",", "I", ")", ";", "break", ";", "}", "else", "if", "(", "I", "->", "isEHLabel", "(", ")", ")", "{"], "ground_truth": ["MCSymbol", "*", "Sym", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", ";"], "File": "X86IndirectBranchTracking12", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2206, "Length": 152, "Cover_Rate": 0.321353065539112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", "dumpr", "(", "&", "DAG", ")", ";", "if", "(", "Opc", ">", "<STR_LIT>", "&&", "Opc", "<", "<STR_LIT>", ")", "errs", "(", ")", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";"], "File": "HexagonISelLowering115", "Func": "LowerOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2207, "Length": 277, "Cover_Rate": 0.5918803418803419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "EnableOpt", "=", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ";", "bool", "Internalize", "=", "InternalizeSymbols", ";", "bool", "EarlyInline", "=", "EarlyInlineAll", "&&", "EnableOpt", "&&", "!", "EnableFunctionCalls", ";", "bool", "<ISA_LIT>AA", "=", "Enable<ISA_LIT>AliasAnalysis", "&&", "EnableOpt", ";", "bool", "LibCallSimplify", "=", "EnableLibCallSimplify", "&&", "EnableOpt", ";", "if", "(", "EnableFunctionCalls", ")", "{", "delete", "Builder", ".", "Inliner", ";", "Builder", ".", "Inliner", "=", "createFunctionInliningPass", "(", ")", ";", "}", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "<ISA_LIT>AA", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "<ISA_LIT>AA", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>AAWrapperPass", "(", ")", ")", ";"], "ground_truth": ["PM", ".", "add", "(", "create<ISA_LIT>ExternalAAWrapperPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine60", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2208, "Length": 111, "Cover_Rate": 0.3162393162393162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Imm", "=", "false", ";"], "ground_truth": ["return", "SelectSMRD", "(", "Addr", ",", "SBase", ",", "Offset", ",", "Imm", ")", "&&", "!", "Imm", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectSMRDSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2209, "Length": 29, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "__builtin_mve_vornq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2210, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["DAG", ".", "getContext", "(", ")", "->", "emitError", "(", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering66", "Func": "lowerFRAMEADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2211, "Length": 44, "Cover_Rate": 0.3283582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Comment", ";", "auto", "GetRegisterName", "=", "[", "]", "(", "unsigned", "RegNum", ")", "->", "StringRef", "{", "return", "<ISA_LIT>ATTInstPrinter", "::", "getRegisterName", "(", "RegNum", ")", ";", "}", ";", "StringRef", "DstName", "=", "DstOp", ".", "isReg", "(", ")", "?", "GetRegisterName", "(", "DstOp", ".", "getReg", "(", ")", ")", ":", "<STR_LIT>", ";", "StringRef", "SrcName", "=", "SrcOp", ".", "isReg", "(", ")", "?", "GetRegisterName", "(", "SrcOp", ".", "getReg", "(", ")", ")", ":", "<STR_LIT>", ";", "raw_string_ostream", "CS", "(", "Comment", ")", ";", "CS", "<<", "DstName", "<<", "<STR_LIT>", ";"], "ground_truth": ["bool", "NeedComma", "=", "false", ";"], "File": "X86MCInstLower (2)", "Func": "getShuffleComment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2212, "Length": 84, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", "&", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDNode", "*", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ">>", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{"], "File": "AMDGPUISelDAGToDAG106", "Func": "buildSMovImm64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2213, "Length": 63, "Cover_Rate": 0.37058823529411766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MFI", ".", "getStackSize", "(", ")", "<<", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "if", "(", "MFI", ".", "hasStackObjects", "(", ")", ")", "{", "int", "RegScavFI", "=", "MFI", ".", "CreateStackObject", "(", "RegInfo", "->", "getSpillSize", "(", "*", "RC", ")", ",", "RegInfo", "->", "getSpillAlignment", "(", "*", "RC", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "RegScavFI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RegScavFI", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARCFrameLowering1", "Func": "processFunctionBeforeFrameFinalized", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2214, "Length": 81, "Cover_Rate": 0.5586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_getmantsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__D", "<<", "<NUM_LIT>", ")", "|", "__C", ",", "(", "__v2df", ")", "__W", ",", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_getmant_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2215, "Length": 35, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "drop_begin", "(", "OldMI", ".", "operands", "(", ")", ",", "Desc", ".", "getNumOperands", "(", ")", ")", ")", "{", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "UseMI", ".", "add", "(", "MO", ")", ";"], "ground_truth": ["else", "DefMI", ".", "add", "(", "MO", ")", ";"], "File": "ARMExpandPseudoInsts23", "Func": "TransferImpOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2216, "Length": 56, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "isExtendable", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "if", "(", "!", "isExtendable", ")", "return", "false", ";", "short", "ExtOpNum", "=", "getCExtOpNum", "(", "MI", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "ExtOpNum", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&&", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "return", "false", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", "||", "MO", ".", "isBlockAddress", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", ")", "return", "true", ";"], "ground_truth": ["assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo", "Func": "isConstExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2217, "Length": 109, "Cover_Rate": 0.5505050505050505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExceptionChecker", "(", "JNIEnv", "*", "jenv", ")", ":", "env", "(", "jenv", ")", "{"], "ground_truth": ["}"], "File": "JVMAssembler", "Func": "JVMExceptionChecker", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2218, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVectorShuffleAsRotate", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "(", "Subtarget", ".", "hasVLX", "(", ")", "||", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "VT", ".", "is256BitVector", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2219, "Length": 86, "Cover_Rate": 0.5584415584415584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "FIST", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerFP_TO_UINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2220, "Length": 52, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "isFrameBaseVirtual", "(", ")", "&&", "MFI", ".", "getFrameBaseVreg", "(", ")", "==", "Reg", ")", "MFI", ".", "clearFrameBaseVreg", "(", ")", ";", "}", "else", "if", "(", "shouldRematerialize", "(", "*", "DefI", ",", "AA", ",", "TII", ")", ")", "{", "Insert", "=", "rematerializeCheapDef", "(", "Reg", ",", "Use", ",", "*", "DefI", ",", "MBB", ",", "Insert", "->", "getIterator", "(", ")", ",", "LIS", ",", "MFI", ",", "MRI", ",", "TII", ",", "TRI", ")", ";", "}", "else", "if", "(", "CanMove", "&&", "oneUseDominatesOtherUses", "(", "Reg", ",", "Use", ",", "MBB", ",", "MRI", ",", "MDT", ",", "LIS", ",", "MFI", ")", ")", "{", "Insert", "=", "moveAndTeeForMultiUse", "(", "Reg", ",", "Use", ",", "DefI", ",", "MBB", ",", "Insert", ",", "LIS", ",", "MFI", ",", "MRI", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "!", "CanMove", "&&", "SameBlock", ")", "Commuting", ".", "maybeCommute", "(", "Insert", ",", "TreeWalker", ",", "TII", ")", ";", "continue", ";", "}", "auto", "*", "SubsequentDef", "=", "Insert", "->", "defs", "(", ")", ".", "begin", "(", ")", ";", "auto", "*", "SubsequentUse", "=", "&", "Use", ";", "while", "(", "SubsequentDef", "!=", "Insert", "->", "defs", "(", ")", ".", "end", "(", ")", "&&", "SubsequentUse", "!=", "Use", ".", "getParent", "(", ")", "->", "uses", "(", ")", ".", "end", "(", ")", ")", "{", "if", "(", "!", "SubsequentDef", "->", "isReg", "(", ")", "||", "!", "SubsequentUse", "->", "isReg", "(", ")", ")", "break", ";", "unsigned", "DefReg", "=", "SubsequentDef", "->", "getReg", "(", ")", ";", "unsigned", "UseReg", "=", "SubsequentUse", "->", "getReg", "(", ")", ";", "if", "(", "DefReg", "!=", "UseReg", "||", "!", "MRI", ".", "hasOneUse", "(", "DefReg", ")", ")", "break", ";", "MFI", ".", "stackifyVReg", "(", "MRI", ",", "DefReg", ")", ";", "++", "SubsequentDef", ";", "++", "SubsequentUse", ";", "}", "if", "(", "Insert", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "convertImplicitDefToConstZero", "(", "Insert", ",", "MRI", ",", "TII", ",", "MF", ",", "LIS", ")", ";", "Commuting", ".", "reset", "(", ")", ";", "TreeWalker", ".", "pushOperands", "(", "Insert", ")", ";", "}", "if", "(", "Insert", "!=", "&", "*", "MII", ")", "{", "imposeStackOrdering", "(", "&", "*", "MII", ")", ";", "MII", "=", "MachineBasicBlock", "::", "iterator", "(", "Insert", ")", ".", "getReverse", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "if", "(", "Changed", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Stack", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "File": "WebAssemblyRegStackify14", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2221, "Length": 382, "Cover_Rate": 0.40083945435466944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReferenceMap", "::", "iterator", "F", "=", "Map", ".", "find", "(", "RR", ".", "Reg", ")", ";", "if", "(", "F", "==", "Map", ".", "end", "(", ")", ")", "return", "false", ";", "unsigned", "Mask", "=", "getMaskForSub", "(", "RR", ".", "Sub", ")", "|", "Exec", ";", "if", "(", "Mask", "&", "F", "->", "second", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets", "Func": "isRefInMap", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2222, "Length": 54, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "HRI", ".", "getRARegister", "(", ")", ",", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "VT", ")", ";"], "File": "HexagonISelLowering (2)1", "Func": "LowerRETURNADDR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2223, "Length": 73, "Cover_Rate": 0.3459715639810427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "DestSubRC", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "Worklist", ".", "push_back", "(", "LoHalf", ")", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "HiHalf", ")", ";"], "File": "SIInstrInfo102", "Func": "splitScalar64BitUnaryOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2224, "Length": 125, "Cover_Rate": 0.3531073446327684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrteq_f32", "(", "float32x4_t", "a", ")", "{", "float32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrsqrteq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2225, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_blend_epi16", "(", "__mmask16", "__U", ",", "__m256i", "__A", ",", "__m256i", "__W", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_blendmw_256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_blend_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2226, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RefMap", "&", "LOX", "=", "PhiLOX", "[", "PrA", ".", "Addr", "->", "getCode", "(", ")", "]", ";", "for", "(", "const", "std", "::", "pair", "<", "RegisterId", ",", "NodeRefSet", ">", "&", "RS", ":", "RUs", ")", "{", "for", "(", "std", "::", "pair", "<", "NodeId", ",", "LaneBitmask", ">", "P", ":", "RS", ".", "second", ")", "{", "RegisterRef", "S", "(", "RS", ".", "first", ",", "P", ".", "second", ")", ";", "NodeList", "Ds", "=", "getAllReachingDefs", "(", "S", ",", "PUA", ",", "true", ",", "false", ",", "NoRegs", ")", ";", "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "D", ":", "Ds", ")", "{", "RegisterAggr", "TA", "(", "PRI", ")", ";", "TA", ".", "insert", "(", "D", ".", "Addr", "->", "getRegRef", "(", "DFG", ")", ")", ".", "intersect", "(", "S", ")", ";", "LaneBitmask", "TM", "=", "TA", ".", "makeRegRef", "(", ")", ".", "Mask", ";", "LOX", "[", "S", ".", "Reg", "]", ".", "insert", "(", "{", "D", ".", "Id", ",", "TM", "}", ")", ";", "}", "}", "}", "for", "(", "NodeAddr", "<", "PhiUseNode", "*", ">", "T", ":", "DFG", ".", "getRelatedRefs", "(", "PA", ",", "PUA", ")", ")", "SeenUses", ".", "insert", "(", "T", ".", "Id", ")", ";", "}", "}", "}", "if", "(", "Trace", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "&", "I", ":", "PhiLOX", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", ".", "first", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "RefMap", ">", "(", "I", ".", "second", ",", "DFG", ")", "<<", "'\\n'", ";", "}", "RefMap", "LiveIn", ";", "traverse", "(", "&", "MF", ".", "front", "(", ")", ",", "LiveIn", ")", ";", "LiveMap", "[", "&", "MF", ".", "front", "(", ")", "]", ".", "insert", "(", "DFG", ".", "getLiveIns", "(", ")", ")", ";", "if", "(", "Trace", ")", "{", "for", "(", "MachineBasicBlock", "&", "B", ":", "MF", ")", "{", "std", "::", "vector", "<", "RegisterRef", ">", "LV", ";", "for", "(", "auto", "I", "=", "B", ".", "livein_begin", "(", ")", ",", "E", "=", "B", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "LV", ".", "push_back", "(", "RegisterRef", "(", "I", "->", "PhysReg", ",", "I", "->", "LaneMask", ")", ")", ";", "llvm", "::", "sort", "(", "LV", ".", "begin", "(", ")", ",", "LV", ".", "end", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "printMBBReference", "(", "B", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "I", ":", "LV", ")", "dbgs", "(", ")", "<<", "' '", "<<", "Print", "<", "RegisterRef", ">", "(", "I", ",", "DFG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "LV", ".", "clear", "(", ")", ";", "const", "RegisterAggr", "&", "LG", "=", "LiveMap", "[", "&", "B", "]", ";", "for", "(", "auto", "I", "=", "LG", ".", "rr_begin", "(", ")", ",", "E", "=", "LG", ".", "rr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "LV", ".", "push_back", "(", "*", "I", ")", ";", "llvm", "::", "sort", "(", "LV", ".", "begin", "(", ")", ",", "LV", ".", "end", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["for", "(", "auto", "I", ":", "LV", ")", "dbgs", "(", ")", "<<", "' '", "<<", "Print", "<", "RegisterRef", ">", "(", "I", ",", "DFG", ")", ";"], "File": "RDFLiveness", "Func": "computeLiveIns", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2227, "Length": 478, "Cover_Rate": 0.4230088495575221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "TriCoreRegisterInfo (2)", "Func": "TriCoreRegisterInfo", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2228, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "LowerReturn_64", "(", "Chain", ",", "CallConv", ",", "IsVarArg", ",", "Outs", ",", "OutVals", ",", "DL", ",", "DAG", ")", ";", "return", "LowerReturn_32", "(", "Chain", ",", "CallConv", ",", "IsVarArg", ",", "Outs", ",", "OutVals", ",", "DL", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering (2)2", "Func": "LowerReturn", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2229, "Length": 88, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumWords", "=", "numWords", "(", ")", ";", "<ISA_LIT>InstructionBuffer", "MaskBuffer", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "begin", "(", ")", "+", "NumWords", ")", ";", "<ISA_LIT>InstructionBuffer", "ValueBuffer", "(", "Value", ".", "begin", "(", ")", ",", "Value", ".", "begin", "(", ")", "+", "NumWords", ")", ";", "<ISA_LIT>InstructionLookup", "Ret", ";", "Ret", ".", "OpCode", "=", "OpCode", ";", "Ret", ".", "Mask", "=", "MaskBuffer", ";", "Ret", ".", "Value", "=", "ValueBuffer", ";"], "ground_truth": ["return", "Ret", ";"], "File": "M68kDisassembler", "Func": "build", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2230, "Length": 67, "Cover_Rate": 0.8701298701298701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "R1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "R1", "=", "Addr", ";", "R2", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "WDC65816ISelDAGToDAG", "Func": "SelectADDRrr", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2231, "Length": 124, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasCMov", "(", ")", ")", "if", "(", "SDValue", "RV", "=", "combineIntegerAbs", "(", "N", ",", "DAG", ")", ")", "return", "RV", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "isFNEG", "(", "N", ")", ")", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "combineXor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2232, "Length": 63, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "X86ATTAsmPrinter2", "Func": "printMCInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2233, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>AsmParser", "::", "matchRegisterByNumber", "(", "unsigned", "RegNum", ",", "StringRef", "Mnemonic", ")", "{", "if", "(", "RegNum", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "getReg", "(", "<STR_LIT>", ",", "RegNum", ")", ";"], "File": "Cpu0AsmParser", "Func": "matchRegisterByNumber", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2234, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_movmskps", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_movemask_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2235, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Function", "::", "iterator", "it", "=", "F", "->", "begin", "(", ")", ",", "ie", "=", "F", "->", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ")", "{", "BasicBlock", "*", "B", "=", "it", ";", "if", "(", "strcmp", "(", "B", "->", "getName", "(", ")", ".", "data", "(", ")", ",", "blockName", ")", "==", "<NUM_LIT>", ")", "{", "B", "->", "dump", "(", ")", ";", "return", ";", "}", "}"], "ground_truth": ["}"], "File": "NVPTXUtilities13", "Func": "dumpBlock", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2236, "Length": 66, "Cover_Rate": 0.6804123711340206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size_for_adjusting_sp", "+", "sum_regs", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "last_reg_to_save", "!=", "-", "<NUM_LIT>", ")", "emit_insn", "(", "gen_push_for_prologue", "(", "GEN_INT", "(", "sum_regs", ")", ")", ")", ";", "if", "(", "size_for_adjusting_sp", ">", "<NUM_LIT>", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "size_for_adjusting_sp", ")", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "emit_move_insn", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";"], "ground_truth": ["}"], "File": "crx", "Func": "crx_expand_prologue", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2237, "Length": 62, "Cover_Rate": 0.8157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeList", "CodeNode", "::", "members", "(", "const", "DataFlowGraph", "&", "G", ")", "const", "{"], "ground_truth": ["static", "auto", "True", "=", "[", "]", "(", "NodeAddr", "<", "NodeBase", "*", ">", ")", "->", "bool", "{", "return", "true", ";", "}", ";"], "File": "RDFGraph", "Func": "members", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2238, "Length": 33, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "FoldAsLoadDefReg", ")", "continue", ";", "if", "(", "MO", ".", "getSubReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "FoundSrcOperand", ")", "return", "<NUM_LIT>", ";", "SrcOperandId", "=", "i", ";", "FoundSrcOperand", "=", "true", ";", "}", "if", "(", "!", "FoundSrcOperand", ")", "return", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "SrcOperandId", ")", ";", "MachineInstr", "*", "FoldMI", "=", "foldMemoryOperand", "(", "MI", ",", "Ops", ",", "DefMI", ")", ";", "if", "(", "FoldMI", ")", "{", "FoldAsLoadDefReg", "=", "<NUM_LIT>", ";", "return", "FoldMI", ";", "}", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "{", "commuteInstruction", "(", "MI", ",", "false", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "MI", "->", "isCommutable", "(", ")", ")", "{", "MachineInstr", "*", "NewMI", "=", "commuteInstruction", "(", "MI", ",", "false", ")", ";", "if", "(", "!", "NewMI", ")", "return", "<NUM_LIT>", ";", "if", "(", "NewMI", "!=", "MI", ")", "{", "NewMI", "->", "eraseFromParent", "(", ")", ";", "return", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "optimizeLoadInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2239, "Length": 181, "Cover_Rate": 0.5323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SecondOpcode", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "expandAuipcInstPair", "(", "MBB", ",", "MBBI", ",", "NextMBBI", ",", "<STR_LIT>", ",", "SecondOpcode", ")", ";"], "ground_truth": ["}"], "File": "RISCVExpandPseudoInsts", "Func": "expandLoadTLSIEAddress", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2240, "Length": 28, "Cover_Rate": 0.35443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "Dcpu16Subtarget", "Func": "anchor", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2241, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "xtensa_init_machine_status", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2242, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "DAG", ".", "ComputeMaskedBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero2", ",", "KnownOne2", ",", "Depth", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["assert", "(", "(", "KnownZero", "&", "KnownOne", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SparcISelLowering1", "Func": "computeMaskedBitsForTargetNode", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2243, "Length": 63, "Cover_Rate": 0.42567567567567566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vreinterpretv4siv4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2244, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "AccessSize", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", ";", "}", "const", "bool", "IsWrite", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "mayStore", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "Ix", "=", "<NUM_LIT>", ";", "Ix", "<", "Operands", ".", "size", "(", ")", ";", "++", "Ix", ")", "{"], "File": "X86AsmInstrumentation10", "Func": "InstrumentMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2245, "Length": 103, "Cover_Rate": 0.44206008583690987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_pcmpeqw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_cmpeq_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2246, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>HazardRecognizer", "::", "ShouldPreferAnother", "(", "SUnit", "*", "SU", ")", "{", "return", "UsesDotCur", "&&", "(", "(", "SU", "==", "UsesDotCur", ")", "^", "(", "DotCurPNum", "==", "(", "int", ")", "PacketNum", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonHazardRecognizer4", "Func": "ShouldPreferAnother", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2247, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Scale", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Index", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Disp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Segment", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ArgSize", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "ArgMode", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Align", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "MI", "->", "hasOneMemOperand", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOBegin", "=", "MI", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOEnd", "=", "MI", "->", "memoperands_end", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MBB", "->", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "OffsetRegClass", "=", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "TotalNumIntRegs", "=", "<NUM_LIT>", ";", "unsigned", "TotalNumXMMRegs", "=", "<NUM_LIT>", ";", "bool", "UseGPOffset", "=", "(", "ArgMode", "==", "<NUM_LIT>", ")", ";", "bool", "UseFPOffset", "=", "(", "ArgMode", "==", "<NUM_LIT>", ")", ";", "unsigned", "MaxOffset", "=", "TotalNumIntRegs", "*", "<NUM_LIT>", "+", "(", "UseFPOffset", "?", "TotalNumXMMRegs", "*", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "ArgSizeA8", "=", "(", "ArgSize", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "bool", "NeedsAlign", "=", "(", "Align", ">", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "overflowMBB", ";", "MachineBasicBlock", "*", "offsetMBB", ";", "MachineBasicBlock", "*", "endMBB", ";", "unsigned", "OffsetDestReg", "=", "<NUM_LIT>", ";", "unsigned", "OverflowDestReg", "=", "<NUM_LIT>", ";", "unsigned", "OffsetReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "UseGPOffset", "&&", "!", "UseFPOffset", ")", "{", "OffsetDestReg", "=", "<NUM_LIT>", ";", "OverflowDestReg", "=", "DestReg", ";", "offsetMBB", "=", "nullptr", ";", "overflowMBB", "=", "thisMBB", ";", "endMBB", "=", "thisMBB", ";", "}", "else", "{", "OffsetDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "OverflowDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";"], "ground_truth": ["MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "EmitVAARG64WithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2248, "Length": 385, "Cover_Rate": 0.3000779423226812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SpillGPRRegs", ".", "HighGPR", "=", "High", ";"], "ground_truth": ["SpillGPRRegs", ".", "GPROffset", "=", "Offs", ";"], "File": "SystemZMachineFunctionInfo19", "Func": "setSpillGPRRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2249, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "(", "uint16x8_t", ")", "(", "__a", "<", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcltq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2250, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<STR_LIT>", "(", "<STR_LIT>", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCPredicates10", "Func": "getSwappedPredicate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2251, "Length": 42, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Address", ";", "case", "<STR_LIT>", ":", "return", "SP", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "Data", ";"], "File": "M68kAsmParser", "Func": "checkRegisterClass", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2252, "Length": 51, "Cover_Rate": 0.3722627737226277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", ")", ";", "<ISA_LIT>ELFMCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSNaCl", "(", ")", ")", "{"], "File": "ARMMCTargetDesc61", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2253, "Length": 32, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "{", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "A", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "A", "==", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "const", "SDValue", "Two", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "NegRHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Two", ",", "A", ",", "NegRHS", ")", ";", "}", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "A", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "A", "==", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "const", "SDValue", "NegTwo", "=", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NegTwo", ",", "A", ",", "LHS", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";", "}", "break", ";", "}", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "MemSDNode", "*", "MemNode", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";", "SDValue", "Ptr", "=", "MemNode", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["unsigned", "AS", "=", "MemNode", "->", "getAddressSpace", "(", ")", ";"], "File": "SIISelLowering111", "Func": "PerformDAGCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2254, "Length": 315, "Cover_Rate": 0.30523255813953487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LI", "->", "weight", "==", "<NUM_LIT>", ")", ";", "LI", "->", "weight", "=", "computeWeight", "(", "MRI", ",", "MBFI", ",", "VReg", ")", ";", "DEBUG", "(", "LI", "->", "dump", "(", ")", ")", ";", "SortedIntervals", ".", "push_back", "(", "LI", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "llvm", "::", "sort", "(", "SortedIntervals", ".", "begin", "(", ")", ",", "SortedIntervals", ".", "end", "(", ")", ",", "[", "MRI", "]", "(", "LiveInterval", "*", "LHS", ",", "LiveInterval", "*", "RHS", ")", "{", "if", "(", "MRI", "->", "isLiveIn", "(", "LHS", "->", "reg", ")", "!=", "MRI", "->", "isLiveIn", "(", "RHS", "->", "reg", ")", ")", "return", "MRI", "->", "isLiveIn", "(", "LHS", "->", "reg", ")", ";", "if", "(", "LHS", "->", "weight", "!=", "RHS", "->", "weight", ")", "return", "LHS", "->", "weight", ">", "RHS", "->", "weight", ";", "if", "(", "LHS", "->", "empty", "(", ")", "||", "RHS", "->", "empty", "(", ")", ")", "return", "!", "LHS", "->", "empty", "(", ")", "&&", "RHS", "->", "empty", "(", ")", ";", "return", "*", "LHS", "<", "*", "RHS", ";", "}", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SlotMapping", "(", "SortedIntervals", ".", "size", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SmallVector", "<", "LiveInterval", "*", ",", "<NUM_LIT>", ">", ",", "<NUM_LIT>", ">", "Assignments", "(", "SortedIntervals", ".", "size", "(", ")", ")", ";", "BitVector", "UsedColors", "(", "SortedIntervals", ".", "size", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "SortedIntervals", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "LiveInterval", "*", "LI", "=", "SortedIntervals", "[", "i", "]", ";", "unsigned", "Old", "=", "LI", "->", "reg", ";", "size_t", "Color", "=", "i", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "Old", ")", ";", "if", "(", "!", "MRI", "->", "isLiveIn", "(", "Old", ")", ")", "for", "(", "unsigned", "C", ":", "UsedColors", ".", "set_bits", "(", ")", ")", "{", "if", "(", "MRI", "->", "getRegClass", "(", "SortedIntervals", "[", "C", "]", "->", "reg", ")", "!=", "RC", ")", "continue", ";", "for", "(", "LiveInterval", "*", "OtherLI", ":", "Assignments", "[", "C", "]", ")", "if", "(", "!", "OtherLI", "->", "empty", "(", ")", "&&", "OtherLI", "->", "overlaps", "(", "*", "LI", ")", ")", "goto", "continue_outer", ";", "Color", "=", "C", ";", "break", ";", "continue_outer", ":", ";", "}", "unsigned", "New", "=", "SortedIntervals", "[", "Color", "]", "->", "reg", ";", "SlotMapping", "[", "i", "]", "=", "New", ";"], "ground_truth": ["Changed", "|=", "Old", "!=", "New", ";"], "File": "WebAssemblyRegColoring15", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2255, "Length": 387, "Cover_Rate": 0.5616835994194485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "AVRDisassembler", "Func": "~AVRDisassembler", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2256, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "LastMI", "->", "isBarrier", "(", ")", "&&", "!", "(", "TII", ".", "getSubtarget", "(", ")", ".", "isLikeA9", "(", ")", "&&", "LastMI", "->", "mayLoadOrStore", "(", ")", ")", "&&", "(", "LastMCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";"], "ground_truth": ["if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{"], "File": "ARMHazardRecognizer1", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2257, "Length": 100, "Cover_Rate": 0.35842293906810035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "RegSize", "=", "<NUM_LIT>", ";", "if", "(", "RegSize", "/", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BinOp", "=", "<NUM_LIT>", ";", "SDValue", "Root", "=", "matchBinOpReduction", "(", "Extract", ",", "BinOp", ",", "{", "<STR_LIT>", "}", ")", ";", "if", "(", "Root", "&&", "(", "Root", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Root", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Root", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "Root", "=", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Root", "||", "(", "Root", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Zext0", ",", "Zext1", ";", "if", "(", "!", "detectZextAbsDiff", "(", "Root", ",", "Zext0", ",", "Zext1", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Extract", ")", ";", "SDValue", "SAD", "=", "createPSADBW", "(", "DAG", ",", "Zext0", ",", "Zext1", ",", "DL", ")", ";", "unsigned", "Stages", "=", "Log2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "MVT", "SadVT", "=", "SAD", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Stages", ">", "<NUM_LIT>", ")", "{", "unsigned", "SadElems", "=", "SadVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "Stages", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "SadElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "MaskEnd", "=", "<NUM_LIT>", "<<", "(", "i", "-", "<NUM_LIT>", ")", ";", "j", "<", "MaskEnd", ";", "++", "j", ")", "Mask", "[", "j", "]", "=", "MaskEnd", "+", "j", ";"], "ground_truth": ["SDValue", "Shuffle", "=", "DAG", ".", "getVectorShuffle", "(", "SadVT", ",", "DL", ",", "SAD", ",", "DAG", ".", "getUNDEF", "(", "SadVT", ")", ",", "Mask", ")", ";"], "File": "X86ISelLowering143", "Func": "combineBasicSADPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2258, "Length": 348, "Cover_Rate": 0.7420042643923241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "FirstRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "FirstReg", "=", "FirstRegs", "[", "NumRegs", "-", "<NUM_LIT>", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "FirstReg", "+", "getVectorListStart", "(", ")", "-", "<STR_LIT>", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addVectorList64Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2259, "Length": 44, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isAddCarryChain", "(", "SDValue", "Carry", ")", "{", "while", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Carry", "=", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "isAddCarryChain", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2260, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "PRE_DEC", ":", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "case", "POST_INC", ":", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "break", ";", "default", ":", "templ", "=", "<STR_LIT>", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "ops", "[", "<NUM_LIT>", "]", "=", "mem", ";", "break", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "output_move_vfp", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2261, "Length": 96, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SPTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", ";", "if", "(", "!", "Lower", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "unsigned", "SPReg", "=", "TLI", ".", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "assert", "(", "SPReg", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlign", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "if", "(", "Align", ">", "StackAlign", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Result", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", ",", "dl", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Result", ")", ";", "}", "else", "if", "(", "SplitStack", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "const", "auto", "&", "A", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "A", ".", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2262, "Length": 226, "Cover_Rate": 0.33781763826606875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVSHLI", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitVSHLI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2263, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isABI_O32", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "{", "return", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MipsISelLowering116", "Func": "getRegisterTypeForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2264, "Length": 60, "Cover_Rate": 0.7792207792207793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ft32_expand_epilogue", "(", "void", ")", "{", "int", "regno", ";", "int", "pretend", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "if", "(", "!", "must_link", "(", ")", "&&", "(", "cfun", "->", "machine", "->", "size_for_adjusting_sp", "==", "<NUM_LIT>", ")", "&&", "(", "cfun", "->", "machine", "->", "callee_saved_reg_size", "==", "<NUM_LIT>", ")", ")", "{", "emit_jump_insn", "(", "gen_returner24", "(", ")", ")", ";", "return", ";", "}", "int", "epilog24", "=", "(", "!", "must_link", "(", ")", "&&", "(", "cfun", "->", "machine", "->", "size_for_adjusting_sp", "==", "<NUM_LIT>", ")", "&&", "optimize_size", ")", ";", "if", "(", "must_link", "(", ")", ")", "{", "emit_insn", "(", "gen_unlink", "(", ")", ")", ";", "}"], "ground_truth": ["else", "if", "(", "!", "epilog24", "&&", "(", "cfun", "->", "machine", "->", "size_for_adjusting_sp", ">", "<NUM_LIT>", ")", ")", "{"], "File": "ft32", "Func": "ft32_expand_epilogue", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2265, "Length": 110, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "||", "Src", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "Src", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasStdExtM", "(", ")", ")", "return", "SDValue", "(", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "none_of", "(", "N", "->", "uses", "(", ")", ",", "[", "]", "(", "SDNode", "*", "User", ")", "{", "return", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "SetCCs", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Src", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Src", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "==", "N", ")", "continue", ";", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Src", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SetCCs", ".", "push_back", "(", "User", ")", ";", "continue", ";", "}", "break", ";", "}", "if", "(", "SetCCs", ".", "empty", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "SExt", ")", ";"], "ground_truth": ["for", "(", "SDNode", "*", "SetCC", ":", "SetCCs", ")", "{"], "File": "RISCVISelLowering1", "Func": "performANY_EXTENDCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2266, "Length": 298, "Cover_Rate": 0.654945054945055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mmix_shiftable_wyde_value", "(", "unsigned", "HOST_WIDEST_INT", "value", ")", "{", "int", "i", ";", "int", "has_candidate", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{"], "File": "mmix3", "Func": "mmix_shiftable_wyde_value", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2267, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "AddrMode", ")", "{", "case", "<STR_LIT>", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "&&", "Imm", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "&&", "Imm", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "std", "::", "abs", "(", "Imm", ")", "<", "(", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo18", "Func": "isLegalAddressImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2268, "Length": 142, "Cover_Rate": 0.5440613026819924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCOperand", "create<ISA_LIT>MCOperand", "(", "<ISA_LIT>MCExpr", "::", "VariantKind", "Kind", ",", "MCSymbol", "*", "Sym", ",", "MCContext", "&", "OutContext", ")", "{", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "OutContext", ")", ";"], "ground_truth": ["const", "<ISA_LIT>MCExpr", "*", "expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Kind", ",", "MCSym", ",", "OutContext", ")", ";"], "File": "VEAsmPrinter", "Func": "createVEMCOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2269, "Length": 48, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Lexer", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "StringRef", "RegName", "=", "Lexer", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "RegNo", "=", "MatchRegisterName", "(", "RegName", ")", ";", "if", "(", "!", "RegNo", ")", "{"], "ground_truth": ["RegNo", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "File": "PatmosAsmParser", "Func": "ParseRegister", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2270, "Length": 110, "Cover_Rate": 0.5339805825242718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "pat", "=", "SET_SRC", "(", "pat", ")", ";", "pat", "=", "XEXP", "(", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "return", "REG_P", "(", "pat", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "is_indirect_tailcall_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2271, "Length": 37, "Cover_Rate": 0.578125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "(", "<ISA_LIT>ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "<ISA_LIT>ConstantPoolSymbol", "*", "APS", "=", "dyn_cast", "<", "<ISA_LIT>ConstantPoolSymbol", ">", "(", "CPV", ")", ";", "if", "(", "!", "APS", ")", "continue", ";", "if", "(", "APS", "->", "S", "==", "S", "&&", "equals", "(", "APS", ")", ")", "return", "i", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue5", "Func": "getExistingMachineCPValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2272, "Length": 80, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "<ISA_LIT>InstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "MI", ",", "unsigned", "*", "PredCost", ")", "const", "{", "if", "(", "PredCost", ")", "*", "PredCost", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "getInstrLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2273, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "getBaseAndOffsetPosition", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "BasePos", ",", "unsigned", "&", "OffsetPos", ")", "const", "{", "if", "(", "isMemOp", "(", "MI", ")", ")", "{", "BasePos", "=", "<NUM_LIT>", ";", "OffsetPos", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "BasePos", "=", "<NUM_LIT>", ";"], "ground_truth": ["OffsetPos", "=", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo10", "Func": "getBaseAndOffsetPosition", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2274, "Length": 55, "Cover_Rate": 0.3873239436619718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStoreVarArgs", "(", ")", "const", "{", "return", "HasStoreVarArgs", ";"], "ground_truth": ["}"], "File": "TeeRISCMachineFunctionInfo", "Func": "hasStoreVarArgs", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2275, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "bool", "RanOutOfSGPRs", "=", "false", ";", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "OriginalImmOffset", "=", "Offset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "<NUM_LIT>", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "<STR_LIT>", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "SOffset", "==", "<STR_LIT>", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "ScratchOffset", ";"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo106", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2276, "Length": 146, "Cover_Rate": 0.31670281995661603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NElts", "/", "<NUM_LIT>", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "Imm", "%", "NElts", "+", "NElts", ")", ";"], "ground_truth": ["Imm", "/=", "NElts", ";"], "File": "X86ShuffleDecode13", "Func": "DecodeSHUFPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2277, "Length": 32, "Cover_Rate": 0.3855421686746988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "function_instance", "::", "reads_global_state_p", "(", ")", "const", "{"], "ground_truth": ["unsigned", "int", "flags", "=", "call_properties", "(", ")", ";"], "File": "aarch64-sve-builtins", "Func": "reads_global_state_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2278, "Length": 16, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_broadcastmw_epi32", "(", "__mmask16", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_broadcastmw256", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_broadcastmw_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2279, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?", "DL", ".", "getPointerSizeInBits", "(", ")", ":", "ScalarTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "DataWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasAVX", "(", ")", ")", "||", "(", "DataWidth", ">=", "<NUM_LIT>", "&&", "ST", "->", "hasBWI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo105", "Func": "isLegalMaskedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2280, "Length": 69, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleMask", ".", "append", "(", "NumElts", "-", "<NUM_LIT>", ",", "SM_SentinelZero", ")", ";"], "ground_truth": ["}"], "File": "X86ShuffleDecode18", "Func": "DecodeZeroMoveLowMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2281, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsUndef", "=", "RegOp", ".", "isUndef", "(", ")", ";", "bool", "IsDebug", "=", "RegOp", ".", "isDebug", "(", ")", ";", "if", "(", "NonRegOp", ".", "isImm", "(", ")", ")", "RegOp", ".", "ChangeToImmediate", "(", "NonRegOp", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "NonRegOp", ".", "isFI", "(", ")", ")", "RegOp", ".", "ChangeToFrameIndex", "(", "NonRegOp", ".", "getIndex", "(", ")", ")", ";", "else", "return", "nullptr", ";", "NonRegOp", ".", "ChangeToRegister", "(", "Reg", ",", "false", ",", "false", ",", "IsKill", ",", "IsDead", ",", "IsUndef", ",", "IsDebug", ")", ";"], "ground_truth": ["NonRegOp", ".", "setSubReg", "(", "SubReg", ")", ";"], "File": "SIInstrInfo (2)", "Func": "swapRegAndNonRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2282, "Length": 87, "Cover_Rate": 0.5958904109589042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "File": "WebAssemblyMCTargetDesc19", "Func": "createWebAssemblyMCAsmInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2283, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "isSafeTruncation", "(", "Val", ",", "<NUM_LIT>", ")", ")", ";", "assert", "(", "<STR_LIT>", "(", "static_cast", "<", "int16_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser33", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2284, "Length": 313, "Cover_Rate": 0.363953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasTBM", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasHLE", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "=", "false", ";", "HasMPX", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsPMULLDSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMem16Slow", "=", "false", ";", "IsUAMem32Slow", "=", "false", ";", "HasSSEUnalignedMem", "=", "false", ";"], "ground_truth": ["HasCmpxchg16b", "=", "false", ";"], "File": "X86Subtarget83", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2285, "Length": 132, "Cover_Rate": 0.4925373134328358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AVRInstrInfo", "Func": "getBranchDestBlock", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2286, "Length": 48, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "!", "riscv_split_64bit_move_p", "(", "SET_DEST", "(", "set", ")", ",", "SET_SRC", "(", "set", ")", ")", ")", "might_split_p", "=", "false", ";", "}", "return", "riscv_address_insns", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ",", "mode", ",", "might_split_p", ")", ";"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_load_store_insns", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2287, "Length": 46, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "emitRemovedIntrinsicError", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "VT", ")", "{", "DiagnosticInfoUnsupported", "BadIntrin", "(", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "SIISelLowering114", "Func": "emitRemovedIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2288, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Sym", "=", "addPrefix", "(", "Sym1", ")", ";"], "ground_truth": ["size_t", "func_name_end", "=", "Sym", ".", "find", "(", "'.'", ")", ";"], "File": "PIC161", "Func": "getFuncNameForSym", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2289, "Length": 20, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)1", "Func": "LowerCallResult", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2290, "Length": 94, "Cover_Rate": 0.33451957295373663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "Value", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "usesOnlyOneValue", "&&", "EltSize", "<=", "<NUM_LIT>", ")", "{", "if", "(", "!", "isConstant", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Value", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ";", "Val", "=", "LowerBUILD_VECTOR", "(", "Val", ",", "DAG", ",", "ST", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "SDValue", "Val", "=", "IsSingleInstrConstant", "(", "Value", ",", "DAG", ",", "ST", ",", "dl", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Val", ")", ";", "}", "if", "(", "isConstant", ")", "return", "SDValue", "(", ")", ";", "if", "(", "NumElts", ">=", "<NUM_LIT>", ")", "{", "SDValue", "shuffle", "=", "ReconstructShuffle", "(", "Op", ",", "DAG", ")", ";", "if", "(", "shuffle", "!=", "SDValue", "(", ")", ")", "return", "shuffle", ";", "}", "if", "(", "EltSize", ">=", "<NUM_LIT>", ")", "{", "EVT", "EltVT", "=", "EVT", "::", "getFloatingPointVT", "(", "EltSize", ")", ";"], "ground_truth": ["EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumElts", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2291, "Length": 321, "Cover_Rate": 0.3660205245153934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "long", "long", "sh_media_MMULFX_L", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{"], "ground_truth": ["typedef", "float", "v2si", "__attribute__", "(", "(", "mode", "(", "V2SI", ")", ")", ")", ";"], "File": "ushmedia1", "Func": "sh_media_MMULFX_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2292, "Length": 31, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "hasGOT", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "VEFrameLowering2", "Func": "emitEpilogueInsns", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2293, "Length": 208, "Cover_Rate": 0.7482014388489209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "(", "FullSizeBytes", "-", "<NUM_LIT>", "-", "i", ")", ";"], "ground_truth": ["Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "ARMAsmBackend52", "Func": "applyFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2294, "Length": 52, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetTransformInfo", "::", "CacheLevel", "::", "L1D", ":", "LLVM_FALLTHROUGH", ";", "case", "TargetTransformInfo", "::", "CacheLevel", "::", "L2D", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86TargetTransformInfo (2)", "Func": "getCacheAssociativity", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2295, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Token", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2296, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "Br", "||", "I", "->", "HasLongBranch", ")", "continue", ";", "if", "(", "!", "ForceLongBranch", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "computeOffset", "(", "I", "->", "Br", ")", "/", "<NUM_LIT>", ")", ")", "continue", ";", "I", "->", "HasLongBranch", "=", "true", ";", "I", "->", "Size", "+=", "LongBranchSeqSize", "*", "<NUM_LIT>", ";", "++", "LongBranches", ";", "EverMadeChange", "=", "MadeChange", "=", "true", ";", "}", "}", "if", "(", "!", "EverMadeChange", ")", "return", "true", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "uint64_t", "Address", "=", "<NUM_LIT>", ";", "for", "(", "I", "=", "MBBInfos", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", "Address", "+=", "I", "->", "Size", ",", "++", "I", ")", "I", "->", "Address", "=", "Address", ";"], "ground_truth": ["}"], "File": "MipsLongBranch18", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2297, "Length": 116, "Cover_Rate": 0.41134751773049644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "Y", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCResultType", ",", "X", ",", "Y", ",", "<STR_LIT>", ")", ";", "if", "(", "SetCCResultType", "==", "VT", "&&", "DAG", ".", "ComputeNumSignBits", "(", "Cmp", ")", "==", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cmp", ",", "Sub", ")", ";", "return", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "Cmp", ",", "Sub", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "}", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "BitWidth", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "APInt", "MinVal", "=", "APInt", "::", "getSignedMinValue", "(", "BitWidth", ")", ";", "APInt", "MaxVal", "=", "APInt", "::", "getSignedMaxValue", "(", "BitWidth", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "SetCCResultType", ")", ",", "X", ",", "Y", ")", ";"], "ground_truth": ["SDValue", "SumDiff", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerADDSAT_SUBSAT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2298, "Length": 207, "Cover_Rate": 0.42073170731707316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "rtx", "mask", ";", "machine_mode", "sse_mode", ",", "double_sse_mode", ";", "switch", "(", "mode", ")", "{", "case", "E_V4QImode", ":", "case", "E_V8QImode", ":", "sse_mode", "=", "V16QImode", ";", "double_sse_mode", "=", "V32QImode", ";", "mask", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "E_V4HImode", ":", "case", "E_V2HImode", ":", "sse_mode", "=", "V8HImode", ";", "double_sse_mode", "=", "V16HImode", ";", "mask", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "E_V2SImode", ":", "sse_mode", "=", "V4SImode", ";", "double_sse_mode", "=", "V8SImode", ";", "mask", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "E_V2SFmode", ":", "sse_mode", "=", "V4SFmode", ";", "double_sse_mode", "=", "V8SFmode", ";", "mask", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "rtx", "dest", "=", "lowpart_subreg", "(", "sse_mode", ",", "op0", ",", "GET_MODE", "(", "op0", ")", ")", ";", "op1", "=", "lowpart_subreg", "(", "sse_mode", ",", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ";", "op2", "=", "lowpart_subreg", "(", "sse_mode", ",", "op2", ",", "GET_MODE", "(", "op2", ")", ")", ";", "op1", "=", "gen_rtx_VEC_CONCAT", "(", "double_sse_mode", ",", "op1", ",", "op2", ")", ";", "op2", "=", "gen_rtx_VEC_SELECT", "(", "sse_mode", ",", "op1", ",", "mask", ")", ";", "rtx", "insn", "=", "gen_rtx_SET", "(", "dest", ",", "op2", ")", ";"], "ground_truth": ["emit_insn", "(", "insn", ")", ";"], "File": "i386-expand", "Func": "ix86_split_mmx_punpck", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2299, "Length": 390, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psrlv8si_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_srlv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2300, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "RegNum", ")", "{", "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "-", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "Entry", "->", "getValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "tryParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2301, "Length": 204, "Cover_Rate": 0.6035502958579881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "USItype", "hi", ",", "lo", ";"], "ground_truth": ["hi", "=", "a", "/", "(", "(", "(", "UDItype", ")", "<NUM_LIT>", ")", "<<", "(", "sizeof", "(", "SItype", ")", "*", "<NUM_LIT>", ")", ")", ";"], "File": "ppc64-fp", "Func": "local_fixunsdfdi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2302, "Length": 27, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "MemAccessTy", "=", "(", "isa", "<", "LoadInst", ">", "(", "I", ")", "?", "I", "->", "getType", "(", ")", ":", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "MemAccessTy", "->", "isFloatingPointTy", "(", ")", "||", "MemAccessTy", "->", "isVectorTy", "(", ")", ")", ")", "return", "false", ";"], "File": "SystemZISelLowering94", "Func": "isFoldableMemAccessOffset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2303, "Length": 59, "Cover_Rate": 0.5462962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "int16_t", "Sub_64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "int16_t", "Sub_128", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "int16_t", "Sub_256", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["static", "const", "int16_t", "Sub_512", "[", "]", "=", "{"], "File": "SIRegisterInfo58", "Func": "getRegSplitParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2304, "Length": 156, "Cover_Rate": 0.36705882352941177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "VLd", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "if", "(", "(", "NumVecs", "<=", "<NUM_LIT>", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "if", "(", "(", "NumVecs", ">", "<NUM_LIT>", "&&", "!", "isVLDfixed", "(", "Opc", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "VLd", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "}", "else", "{", "EVT", "AddrTy", "=", "MemAddr", ".", "getValueType", "(", ")", ";", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "ResTy", ")", ",", "<NUM_LIT>", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "ImplDef", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VLdA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTy", ",", "AddrTy", ",", "<STR_LIT>", ",", "OpsA", ")", ";", "Chain", "=", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VLdA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Inc", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Reg0", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2305, "Length": 347, "Cover_Rate": 0.3614583333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isDef", "(", ")", "&&", "!", "MRI", ".", "hasOneDef", "(", "Reg", ")", ")", "MutableRegisters", ".", "push_back", "(", "Reg", ")", ";", "}", "bool", "Read", "=", "false", ",", "Write", "=", "false", ",", "Effects", "=", "false", ",", "StackPointer", "=", "false", ";", "query", "(", "*", "Def", ",", "AA", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "bool", "HasMutableRegisters", "=", "!", "MutableRegisters", ".", "empty", "(", ")", ";", "if", "(", "!", "Read", "&&", "!", "Write", "&&", "!", "Effects", "&&", "!", "StackPointer", "&&", "!", "HasMutableRegisters", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "D", "(", "Def", ")", ",", "I", "(", "Insert", ")", ";", "for", "(", "--", "I", ";", "I", "!=", "D", ";", "--", "I", ")", "{", "bool", "InterveningRead", "=", "false", ";", "bool", "InterveningWrite", "=", "false", ";", "bool", "InterveningEffects", "=", "false", ";", "bool", "InterveningStackPointer", "=", "false", ";", "query", "(", "*", "I", ",", "AA", ",", "InterveningRead", ",", "InterveningWrite", ",", "InterveningEffects", ",", "InterveningStackPointer", ")", ";", "if", "(", "Effects", "&&", "InterveningEffects", ")", "return", "false", ";", "if", "(", "Read", "&&", "InterveningWrite", ")", "return", "false", ";", "if", "(", "Write", "&&", "(", "InterveningRead", "||", "InterveningWrite", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "StackPointer", "&&", "InterveningStackPointer", ")", "return", "false", ";"], "File": "WebAssemblyRegStackify38", "Func": "isSafeToMove", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2306, "Length": 190, "Cover_Rate": 0.4025423728813559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getLoc", "(", ")", "const", "{"], "ground_truth": ["return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "MMIXAsmParser", "Func": "getLoc", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2307, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>_EXPAND_PSEUDO_NAME", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts13", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2308, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "==", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vceqz_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2309, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "unsigned", "PrevRegNum", "=", "<NUM_LIT>", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ",", "<NUM_LIT>", ">", "Registers", ";", "do", "{", "bool", "IsRange", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "RegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "RegLoc", "=", "RegTok", ".", "getLoc", "(", ")", ";", "if", "(", "RegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "int", "RegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "IsRange", ")", "{", "int", "Reg", "=", "PrevRegNum", ";", "do", "{", "++", "Reg", ";", "Registers", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "RegLoc", ")", ")", ";", "}", "while", "(", "Reg", "!=", "RegNum", ")", ";", "}", "else", "{", "Registers", ".", "push_back", "(", "std", "::", "make_pair", "(", "RegNum", ",", "RegLoc", ")", ")", ";", "}", "PrevRegNum", "=", "RegNum", ";", "}", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", ";", "const", "AsmToken", "&", "RCurlyTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "RCurlyTok", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "{", "Error", "(", "RCurlyTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "SMLoc", "E", "=", "RCurlyTok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "::", "const_iterator", "RI", "=", "Registers", ".", "begin", "(", ")", ",", "RE", "=", "Registers", ".", "end", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "bool", ">", "RegMap", ";", "RegMap", "[", "RI", "->", "first", "]", "=", "true", ";", "unsigned", "HighRegNum", "=", "RI", "->", "first", ";", "bool", "EmittedWarning", "=", "false", ";", "for", "(", "++", "RI", ";", "RI", "!=", "RE", ";", "++", "RI", ")", "{", "const", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", "&", "RegInfo", "=", "*", "RI", ";", "unsigned", "Reg", "=", "RegInfo", ".", "first", ";", "if", "(", "RegMap", "[", "Reg", "]", ")", "{", "Error", "(", "RegInfo", ".", "second", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "!", "EmittedWarning", "&&", "Reg", "<", "HighRegNum", ")", "Warning", "(", "RegInfo", ".", "second", ",", "<STR_LIT>", ")", ";", "RegMap", "[", "Reg", "]", "=", "true", ";", "HighRegNum", "=", "std", "::", "max", "(", "Reg", ",", "HighRegNum", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser46", "Func": "ParseRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2310, "Length": 419, "Cover_Rate": 0.8895966029723992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getSuccessOrdering", "(", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["return", "Op", ";"], "File": "SparcISelLowering26", "Func": "LowerATOMIC_LOAD_STORE", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2311, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addAFGR64AsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getAFGR64Reg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser1", "Func": "addAFGR64AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2312, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "File": "AlphaTargetMachine", "Func": "LLVMInitializeAlphaTarget", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2313, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DIExpression", "*", "Expr", "=", "const_cast", "<", "DIExpression", "*", ">", "(", "MI", ".", "getDebugExpression", "(", ")", ")", ";", "if", "(", "AddrDispShift", "!=", "<NUM_LIT>", ")", "Expr", "=", "DIExpression", "::", "prepend", "(", "Expr", ",", "DIExpression", "::", "StackValue", ",", "AddrDispShift", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "IsIndirect", "=", "MI", ".", "isIndirectDebugValue", "(", ")", ";", "const", "MDNode", "*", "Var", "=", "MI", ".", "getDebugVariable", "(", ")", ";"], "ground_truth": ["if", "(", "IsIndirect", ")", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86OptimizeLEAs16", "Func": "replaceDebugValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2314, "Length": 99, "Cover_Rate": 0.6556291390728477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constexpr", "u32", "Relative32", "(", ")", "{"], "ground_truth": ["return", "SignExtend", "<", "<NUM_LIT>", ",", "u32", ">", "(", "this", "->", "storage", ")", ";"], "File": "operand", "Func": "Relative32", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2315, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";"], "ground_truth": ["if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "Val", ";"], "File": "RISCVISelLowering", "Func": "unpackFromRegLoc", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2316, "Length": 43, "Cover_Rate": 0.3049645390070922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CCSI", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "CCSI", ".", "getReg", "(", ")", ";", "assert", "(", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AVRFrameLowering12", "Func": "restoreCalleeSavedRegisters", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2317, "Length": 97, "Cover_Rate": 0.6298701298701299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBiased", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "OpKind", "::", "Biased", ";"], "File": "TPCAsmParser", "Func": "isBiased", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2318, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2319, "Length": 51, "Cover_Rate": 0.9622641509433962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "nullptr", "!=", "Disassembler", "&&", "Disassembler", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "Value", ",", "Address", ",", "true", ",", "<NUM_LIT>", ",", "atLeast", ")", ")", ";"], "ground_truth": ["}"], "File": "ARCDisassembler10", "Func": "DecodeSymbolicOperand", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2320, "Length": 25, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "short", "vec_vpkswss", "(", "vector", "signed", "int", "a1", ",", "vector", "signed", "int", "a2", ")", "{", "return", "(", "vector", "signed", "short", ")", "__builtin_altivec_vpkswss", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vpkswss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2321, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBytes", "=", "AFI", "->", "getLocalStackSize", "(", ")", ";"], "ground_truth": ["return", "!", "(", "MFI", "->", "hasCalls", "(", ")", "||", "hasFP", "(", "MF", ")", "||", "NumBytes", ">", "<NUM_LIT>", ")", ";"], "File": "AArch64FrameLowering55", "Func": "canUseRedZone", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2322, "Length": 28, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4_dup_f16", "(", "const", "float16_t", "*", "__a", ")", "{", "union", "{", "float16x4x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4_dupv4hf", "(", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld4_dup_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2323, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "!", "(", "IsFreelyInvertable", "(", "N0", ")", "||", "IsFreelyInvertable", "(", "N1", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewN0", "=", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N0", ",", "VT", ")", ";", "SDValue", "NewN1", "=", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N1", ",", "VT", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewN0", ",", "NewN1", ")", ";", "return", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "And", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2324, "Length": 81, "Cover_Rate": 0.45251396648044695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vfmaq_n_f32", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vfmaq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2325, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vcvtph2dq256_mask", "(", "__C", ",", "(", "__v8si", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtph_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2326, "Length": 17, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqmovn_u64", "(", "uint64x2_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vqmovnuv2di", "(", "(", "int64x2_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqmovn_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2327, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMISCRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "MiscRegDecoderTable", "[", "RegNo", "]", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "VEDisassembler1", "Func": "DecodeMISCRegisterClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2328, "Length": 68, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MAI", "!=", "nullptr", ";", "}", ";", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "IsMFMAFn", "(", "MI", ")", ")", "{", "int", "W", "=", "getWaitStatesSince", "(", "IsMFMAFn", ",", "<NUM_LIT>", ")", ";", "if", "(", "MAI", ")", "return", "W", "<", "(", "int", ")", "TSchedModel", ".", "computeInstrLatency", "(", "MAI", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer16", "Func": "ShouldPreferAnother", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2329, "Length": 53, "Cover_Rate": 0.3897058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "CurDbgLoc", ",", "TII", ".", "get", "(", "CompareImmOpc", ")", ")", ".", "addReg", "(", "Op0Reg", ")", ".", "addImm", "(", "Op1C", "->", "getSExtValue", "(", ")", ")", ";", "return", "true", ";", "}", "}", "unsigned", "CompareOpc", "=", "<ISA_LIT>ChooseCmpOpcode", "(", "VT", ",", "Subtarget", ")", ";", "if", "(", "CompareOpc", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "Op1", ")", ";", "if", "(", "Op1Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "CurDbgLoc", ",", "TII", ".", "get", "(", "CompareOpc", ")", ")", ".", "addReg", "(", "Op0Reg", ")", ".", "addReg", "(", "Op1Reg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel (2)6", "Func": "X86FastEmitCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2330, "Length": 111, "Cover_Rate": 0.5362318840579711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "next_cum", "=", "*", "get_cumulative_args", "(", "args_so_far", ")", ";", "arc_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "next_cum", ")", ",", "mode", ",", "type", ",", "<NUM_LIT>", ")", ";", "first_anon_arg", "=", "next_cum", ";", "if", "(", "first_anon_arg", "<", "MAX_ARC_PARM_REGS", ")", "{", "int", "first_reg_offset", "=", "first_anon_arg", ";"], "ground_truth": ["if", "(", "!", "no_rtl", ")", "{"], "File": "arc4", "Func": "arc_setup_incoming_varargs", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2331, "Length": 45, "Cover_Rate": 0.37815126050420167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAddSubImmNeg", "(", ")", "const", "{", "if", "(", "!", "isShiftedImm", "(", ")", "&&", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "isShiftedImm", "(", ")", ")", "{", "unsigned", "Shift", "=", "ShiftedImm", ".", "ShiftAmount", ";", "Expr", "=", "ShiftedImm", ".", "Val", ";", "if", "(", "Shift", "!=", "<NUM_LIT>", "&&", "Shift", "!=", "Width", ")", "return", "false", ";", "}", "else", "Expr", "=", "getImm", "(", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";"], "File": "AArch64AsmParser59", "Func": "isAddSubImmNeg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2332, "Length": 80, "Cover_Rate": 0.6779661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackSize", "||", "MFFrame", "->", "hasVarSizedObjects", "(", ")", "||", "MFFrame", "->", "hasCalls", "(", ")", ")", "StackSize", "+=", "<STR_LIT>", ";"], "ground_truth": ["return", "StackSize", ";"], "File": "SystemZFrameLowering (2)", "Func": "getAllocatedStackSize", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2333, "Length": 23, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printDisp", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "','", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "','", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "')'", ";"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "printARIIMem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2334, "Length": 46, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LRSpilled", "=", "s", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "setLRIsSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2335, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Op0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Op0", ".", "isDef", "(", ")", ")", ";", "RegisterSubReg", "OutR", "(", "Op0", ")", ";", "const", "TargetRegisterClass", "*", "PredRC", "=", "&", "<STR_LIT>", ";", "RegisterSubReg", "NewPR", "=", "MRI", "->", "createVirtualRegister", "(", "PredRC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "NewPR", ".", "R", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "++", "i", ")", "{", "RegisterSubReg", "GPR", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegisterSubReg", "Pred", "=", "getPredRegFor", "(", "GPR", ")", ";", "MIB", ".", "addReg", "(", "Pred", ".", "R", ",", "<NUM_LIT>", ",", "Pred", ".", "S", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "OutR", ".", "R", ")", ";"], "ground_truth": ["unsigned", "NewOutR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";"], "File": "HexagonGenPredicate20", "Func": "convertToPredForm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2336, "Length": 152, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";", "FragmentRef", "&", "target_fragref", "=", "pReloc", ".", "targetRef", "(", ")", ";", "Fragment", "*", "target_frag", "=", "target_fragref", ".", "frag", "(", ")", ";", "LDSection", "&", "target_sect", "=", "target_frag", "->", "getParent", "(", ")", "->", "getSection", "(", ")", ";", "result", "=", "(", "int64_t", ")", "(", "S", "+", "A", "-", "P", ")", ";", "if", "(", "(", "llvm", "::", "ELF", "::", "SHF_ALLOC", "&", "target_sect", ".", "flag", "(", ")", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "applyRel", "(", "pReloc", ",", "result", ")", ";"], "File": "HexagonRelocator", "Func": "relocPCREL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2337, "Length": 107, "Cover_Rate": 0.5245098039215687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "widest_int", "min_size", "=", "constant_lower_bound", "(", "wi", "::", "to_poly_widest", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", ";"], "ground_truth": ["return", "wi", "::", "umin", "(", "min_size", ",", "<NUM_LIT>", ")", ".", "to_uhwi", "(", ")", ";"], "File": "riscv1", "Func": "riscv_vector_alignment", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2338, "Length": 30, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "IP_REGNUM", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "<NUM_LIT>", ")", ";", "}", "}", "for", "(", "regno", "=", "NUM_ARG_REGS", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "IN_RANGE", "(", "regno", ",", "FIRST_VFP_REGNUM", ",", "D7_VFP_REGNUM", ")", ")", "continue", ";", "if", "(", "IN_RANGE", "(", "regno", ",", "IP_REGNUM", ",", "PC_REGNUM", ")", ")", "continue", ";", "if", "(", "!", "callee_saved_reg_p", "(", "regno", ")", "&&", "(", "!", "IN_RANGE", "(", "regno", ",", "FIRST_VFP_REGNUM", ",", "LAST_VFP_REGNUM", ")", "||", "TARGET_HARD_FLOAT", ")", ")", "bitmap_set_bit", "(", "to_clear_bitmap", ",", "regno", ")", ";", "}", "result_type", "=", "TREE_TYPE", "(", "DECL_RESULT", "(", "current_function_decl", ")", ")", ";", "if", "(", "!", "VOID_TYPE_P", "(", "result_type", ")", ")", "{", "uint64_t", "to_clear_return_mask", ";", "result_rtl", "=", "arm_function_value", "(", "result_type", ",", "current_function_decl", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "result_rtl", ")", ")", ";", "to_clear_return_mask", "=", "compute_not_to_clear_mask", "(", "result_type", ",", "result_rtl", ",", "<NUM_LIT>", ",", "&", "padding_bits_to_clear", ")", ";", "if", "(", "to_clear_return_mask", ")", "{", "gcc_assert", "(", "(", "unsigned", ")", "maxregno", "<", "sizeof", "(", "long", "long", ")", "*", "__CHAR_BIT__", ")", ";", "for", "(", "regno", "=", "R0_REGNUM", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{"], "ground_truth": ["if", "(", "to_clear_return_mask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "regno", ")", ";"], "File": "arm", "Func": "cmse_nonsecure_entry_clear_before_return", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2339, "Length": 203, "Cover_Rate": 0.5012345679012346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vrndphf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vrndph_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2340, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "(", "Name", ")", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";"], "ground_truth": ["return", "OutContext", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";"], "File": "ARMAsmPrinter10", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2341, "Length": 37, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "*", "UnfoldedRC", "=", "getRegClassForUnfoldedLoad", "(", "MF", ",", "*", "TII", ",", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "UnfoldedRC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "UnfoldedRC", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NewMIs", ";", "bool", "Unfolded", "=", "TII", "->", "unfoldMemoryOperand", "(", "MF", ",", "MI", ",", "Reg", ",", "true", ",", "false", ",", "NewMIs", ")", ";", "(", "void", ")", "Unfolded", ";", "assert", "(", "Unfolded", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "*", "NewMI", ":", "NewMIs", ")", "MBB", ".", "insert", "(", "MI", ".", "getIterator", "(", ")", ",", "NewMI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "NewMI", ":", "NewMIs", ")", "{", "NewMI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "}", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "X86SpeculativeLoadHardening", "Func": "unfoldCallAndJumpLoads", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2342, "Length": 173, "Cover_Rate": 0.4199029126213592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "get_some_local_dynamic_name_1", ",", "<NUM_LIT>", ")", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "get_some_local_dynamic_name", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2343, "Length": 76, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performShlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSrlCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "DCI", ".", "getDAGCombineLevel", "(", ")", "<", "AfterLegalizeDAG", ")", "break", ";", "return", "performSraCombine", "(", "N", ",", "DCI", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "performTruncateCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulhsCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulhuCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "simplifyI24", "(", "N", ",", "<NUM_LIT>", ",", "DCI", ")", "||", "simplifyI24", "(", "N", ",", "<NUM_LIT>", ",", "DCI", ")", ";", "return", "SDValue", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performMulLoHi24Combine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFNegCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFAbsCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "WidthVal", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";"], "ground_truth": ["if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";"], "File": "AMDGPUISelLowering", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2344, "Length": 381, "Cover_Rate": 0.3092532467532468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ProtectReturnSupportPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86ProtectReturnSupport", "Func": "ProtectReturnSupportPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2345, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDNode", "*", ",", "SDNode", "*", ">", "<ISA_LIT>DAGToDAGISel", "::", "SelectMULT", "(", "SDNode", "*", "N", ",", "unsigned", "Opc", ",", "DebugLoc", "dl", ",", "EVT", "Ty", ",", "bool", "HasLo", ",", "bool", "HasHi", ")", "{", "SDNode", "*", "Lo", "=", "<NUM_LIT>", ",", "*", "Hi", "=", "<NUM_LIT>", ";", "SDNode", "*", "Mul", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "InFlag", "=", "SDValue", "(", "Mul", ",", "<NUM_LIT>", ")", ";", "if", "(", "HasLo", ")", "{", "Lo", "=", "CurDAG", "->", "getMachineNode", "(", "Ty", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "Ty", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "InFlag", "=", "SDValue", "(", "Lo", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasHi", ")", "Hi", "=", "CurDAG", "->", "getMachineNode", "(", "Ty", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "Ty", ",", "InFlag", ")", ";", "return", "std", "::", "make_pair", "(", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG18", "Func": "SelectMULT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2346, "Length": 158, "Cover_Rate": 0.9080459770114943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "<ISA_LIT>PerfHintAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";"], "ground_truth": ["SelectionDAGISel", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "AMDGPUISelDAGToDAG10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2347, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SrcNum", "=", "<NUM_LIT>", ";", "SrcNum", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "Opc", ",", "Ops", "[", "SrcNum", "]", ")", "!=", "-", "<NUM_LIT>", ";", "++", "SrcNum", ")", ";", "assert", "(", "SrcNum", ">", "<NUM_LIT>", ")", ";", "int", "OpSelIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "op_sel", ")", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "OpSel", "&", "(", "<NUM_LIT>", "<<", "SrcNum", ")", ")", "!=", "<NUM_LIT>", ")", "{", "int", "ModIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ";", "uint32_t", "ModVal", "=", "Inst", ".", "getOperand", "(", "ModIdx", ")", ".", "getImm", "(", ")", ";", "Inst", ".", "getOperand", "(", "ModIdx", ")", ".", "setImm", "(", "ModVal", "|", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtVOP3OpSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2348, "Length": 117, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "<NUM_LIT>", ",", "Rn", ",", "<NUM_LIT>", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "<NUM_LIT>", ",", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getReg", "(", ")", ")", "&&", "(", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getReg", "(", ")", "!=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getReg", "(", ")", ")", ")", "{", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "bool", "listContainsBase", ";"], "ground_truth": ["if", "(", "checkLowRegisterList", "(", "Inst", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2349, "Length": 366, "Cover_Rate": 0.3267857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SVT", "=", "In", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is256BitVector", "(", ")", "||", "!", "SVT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "!=", "SVT", ".", "getVectorNumElements", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Subtarget", "->", "hasFp256", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";"], "File": "X86ISelLowering178", "Func": "lowerZERO_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2350, "Length": 75, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "uint64_t", "And_imm", "=", "<NUM_LIT>", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "N", ",", "<STR_LIT>", ",", "And_imm", ")", ")", "return", "false", ";", "const", "SDNode", "*", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "And_imm", "|=", "(", "<NUM_LIT>", "<<", "NumberOfIgnoredLowBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "And_imm", "&", "(", "And_imm", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "bool", "ClampMSB", "=", "false", ";", "uint64_t", "Srl_imm", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Op0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOpcWithIntImmediate", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "Srl_imm", ")", ")", "{", "Opd0", "=", "Widen", "(", "CurDAG", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ClampMSB", "=", "true", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Op0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOpcWithIntImmediate", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "Srl_imm", ")", ")", "{", "Opd0", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "VT", "=", "Opd0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isOpcWithIntImmediate", "(", "Op0", ",", "<STR_LIT>", ",", "Srl_imm", ")", ")", "{", "Opd0", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "BiggerPattern", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "BiggerPattern", "&&", "(", "Srl_imm", "<=", "<NUM_LIT>", "||", "Srl_imm", ">=", "VT", ".", "getSizeInBits", "(", ")", ")", ")", "{", "DEBUG", "(", "(", "dbgs", "(", ")", "<<", "N", "<<", "<STR_LIT>", ")", ")", ";", "return", "false", ";", "}", "LSB", "=", "Srl_imm", ";", "MSB", "=", "Srl_imm", "+", "(", "VT", "==", "<STR_LIT>", "?", "countTrailingOnes", "<", "uint32_t", ">", "(", "And_imm", ")", ":", "countTrailingOnes", "<", "uint64_t", ">", "(", "And_imm", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "ClampMSB", ")", "MSB", "=", "MSB", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "MSB", ";"], "ground_truth": ["Opc", "=", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AArch64ISelDAGToDAG", "Func": "isBitfieldExtractOpFromAnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2351, "Length": 345, "Cover_Rate": 0.8079625292740047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SpeculationHardening", "::", "slhLoads", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Modified", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ")", ";", "RegsAlreadyMasked", ".", "reset", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "NextMBBI", ";", "for", "(", ";", "MBBI", "!=", "E", ";", "MBBI", "=", "NextMBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "NextMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "bool", "AllDefsAreGPR", "=", "llvm", "::", "all_of", "(", "MI", ".", "defs", "(", ")", ",", "[", "&", "]", "(", "MachineOperand", "&", "Op", ")", "{", "return", "Op", ".", "isReg", "(", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", "||", "<STR_LIT>", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", ";", "}", ")", ";", "bool", "HardenLoadedData", "=", "AllDefsAreGPR", ";", "bool", "HardenAddressLoadedFrom", "=", "!", "HardenLoadedData", ";", "for", "(", "MachineOperand", "Op", ":", "MI", ".", "defs", "(", ")", ")", "for", "(", "MCRegAliasIterator", "AI", "(", "Op", ".", "getReg", "(", ")", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "RegsAlreadyMasked", ".", "reset", "(", "*", "AI", ")", ";", "if", "(", "HardenLoadedData", ")", "for", "(", "auto", "Def", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "Def", ".", "isDead", "(", ")", ")", "continue", ";", "Modified", "|=", "makeGPRSpeculationSafe", "(", "MBB", ",", "NextMBBI", ",", "MI", ",", "Def", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "HardenAddressLoadedFrom", ")", "for", "(", "auto", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "Use", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", ")", "continue", ";", "Modified", "|=", "makeGPRSpeculationSafe", "(", "MBB", ",", "MBBI", ",", "MI", ",", "Reg", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64SpeculationHardening", "Func": "slhLoads", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2352, "Length": 333, "Cover_Rate": 0.9652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "FCCRegDecoderTable", "[", "RegNo", "]", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "SparcDisassembler", "Func": "DecodeFCCRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2353, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "IDATASections", ".", "size", "(", ")", ";", "i", "++", ")", "{", "delete", "IDATASections", "[", "i", "]", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "AutosSections", ".", "size", "(", ")", ";", "i", "++", ")", "{", "delete", "AutosSections", "[", "i", "]", ";", "}", "delete", "ROSection", ";"], "ground_truth": ["delete", "ExternalVarDecls", ";"], "File": "PIC16TargetAsmInfo1", "Func": "~PIC16TargetAsmInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2354, "Length": 59, "Cover_Rate": 0.6210526315789474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4hi", "__tmp", "=", "(", "__v4hi", ")", "_mm_cvtps_pi16", "(", "__A", ")", ";", "return", "(", "__m64", ")", "__builtin_ia32_packsswb", "(", "__tmp", ",", "(", "__v4hi", ")", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cvtps_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2355, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "struct", "csky_address", "caddr", ";", "decompose_csky_address", "(", "addr", ",", "&", "caddr", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "reg", ";", "ops", "[", "<NUM_LIT>", "]", "=", "mem", ";", "sprintf", "(", "buff", ",", "templ", ",", "isload", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "caddr", ".", "index", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "type", ")", ";", "output_asm_insn", "(", "buff", ",", "ops", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "csky", "Func": "fpuv3_output_move", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2356, "Length": 68, "Cover_Rate": 0.3300970873786408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["}"], "File": "CSKYRegisterInfo", "Func": "getNoPreservedMask", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2357, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "addRegOperands", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2358, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "misalignment", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "rs6000_vector_alignment_reachable", "(", "type", ",", "is_packed", ")", ")", "{", "int", "element_size", "=", "TREE_INT_CST_LOW", "(", "TYPE_SIZE", "(", "type", ")", ")", ";", "if", "(", "element_size", "==", "<NUM_LIT>", "||", "element_size", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "return", "false", ";", "}"], "ground_truth": ["if", "(", "misalignment", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "true", ";"], "File": "powerpcspe", "Func": "rs6000_builtin_support_vector_misalignment", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2359, "Length": 58, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_cvtss2si64", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cvtss_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2360, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheBlackfinTarget", ",", "createBlackfinMCCodeGenInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheBlackfinTarget", ",", "createBlackfinMCInstrInfo", ")", ";"], "File": "BlackfinMCTargetDesc1", "Func": "LLVMInitializeBlackfinTargetMC", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2361, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "IsRegImm", "=", "SelectAddrModeIndexedSVE", "<", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "N", ",", "OldBase", ",", "NewBase", ",", "NewOffset", ")", ";", "const", "bool", "IsRegReg", "=", "!", "IsRegImm", "&&", "SelectSVERegRegAddrMode", "<", "Scale", ">", "(", "OldBase", ",", "NewBase", ",", "NewOffset", ")", ";", "return", "std", "::", "make_tuple", "(", "IsRegReg", "?", "Opc_rr", ":", "Opc_ri", ",", "NewBase", ",", "NewOffset", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG21", "Func": "findAddrModeSVELoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2362, "Length": 57, "Cover_Rate": 0.5480769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo (2)2", "Func": "isLoadFromStackSlot", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2363, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "APInt", "MulC", ";", "if", "(", "!", "<STR_LIT>", "(", "C", ".", "getNode", "(", ")", ",", "MulC", ")", ")", "return", "false", ";", "while", "(", "getTypeAction", "(", "Context", ",", "VT", ")", "!=", "TypeLegal", ")", "VT", "=", "getTypeToTransformTo", "(", "Context", ",", "VT", ")", ";", "if", "(", "isOperationLegal", "(", "<STR_LIT>", ",", "VT", ")", ")", "return", "false", ";", "return", "(", "MulC", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "MulC", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "<NUM_LIT>", "-", "MulC", ")", ".", "isPowerOf2", "(", ")", "||", "(", "-", "(", "MulC", "+", "<NUM_LIT>", ")", ")", ".", "isPowerOf2", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "decomposeMulByConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2364, "Length": 114, "Cover_Rate": 0.9661016949152542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm1_31Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addImm1_31Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2365, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "true", ";"], "File": "MipsFastISel", "Func": "isLoadTypeLegal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2366, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "ABI", ".", "IsN32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "MipsMachineFunction39", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2367, "Length": 184, "Cover_Rate": 0.3222416812609457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "UnhardenedReg", "=", "MRI", "->", "createVirtualRegister", "(", "DefRC", ")", ";", "DefOp", ".", "setReg", "(", "UnhardenedReg", ")", ";", "unsigned", "HardenedReg", "=", "hardenValueInRegister", "(", "UnhardenedReg", ",", "MBB", ",", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ",", "Loc", ")", ";", "MRI", "->", "replaceRegWith", "(", "OldDefReg", ",", "HardenedReg", ")", ";", "++", "NumPostLoadRegsHardened", ";", "return", "HardenedReg", ";"], "ground_truth": ["}"], "File": "X86SpeculativeLoadHardening11", "Func": "hardenPostLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2368, "Length": 56, "Cover_Rate": 0.47863247863247865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LowerTileCopyPass", "(", ")", "{", "return", "new", "<ISA_LIT>LowerTileCopy", "(", ")", ";"], "ground_truth": ["}"], "File": "X86LowerTileCopy", "Func": "createX86LowerTileCopyPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2369, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["OutStreamer", "->", "emitSyntaxDirective", "(", ")", ";"], "File": "M68kAsmPrinter", "Func": "emitStartOfAsmFile", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2370, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TBHLimit", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=", "PrevI", ";", "bool", "OptOk", "=", "true", ";", "for", "(", "unsigned", "k", "=", "<NUM_LIT>", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "for", "(", "--", "PrevI", ";", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ";", "--", "PrevI", ")", ";", "MachineInstr", "*", "LeaMI", "=", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "LeaMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "AddrMI", "<<", "<STR_LIT>", "<<", "*", "LeaMI", ")", ";", "unsigned", "Opc", "=", "ByteOk", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "MBB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "JTOpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewJTMI", ")", ";"], "ground_truth": ["unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2371, "Length": 487, "Cover_Rate": 0.5832335329341317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSEHPrologEnd", "(", "SMLoc", "L", ")", "{"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitARM64WinCFIPrologEnd", "(", ")", ";"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHPrologEnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2372, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TYPE_MODE", "(", "builtin_types", "[", "type", ".", "index", "]", ".", "vector", ")", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "vector_mode", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2373, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTI", "::", "getMaximumUnrollFactor", "(", ")", "const", "{", "unsigned", "Directive", "=", "ST", "->", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Directive", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo (2)", "Func": "getMaximumUnrollFactor", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2374, "Length": 52, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitCalleeSavedSVERestores", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{"], "ground_truth": ["emitCalleeSavedRestores", "(", "MBB", ",", "MBBI", ",", "true", ")", ";"], "File": "AArch64FrameLowering38", "Func": "emitCalleeSavedSVERestores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2375, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "const", "MachineLoop", "*", "Loop", "=", "MLI", "->", "getLoopFor", "(", "MBB", ")", ";", "if", "(", "Loop", "&&", "Loop", "->", "getHeader", "(", ")", "==", "MBB", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "MachineBasicBlock", "*", "SinglePredMBB", "=", "getSingleSchedPred", "(", "MBB", ",", "MLI", "->", "getLoopFor", "(", "MBB", ")", ")", ";", "if", "(", "SinglePredMBB", "==", "nullptr", "||", "SchedStates", ".", "find", "(", "SinglePredMBB", ")", "==", "SchedStates", ".", "end", "(", ")", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "SinglePredMBB", ")", "<<", "<STR_LIT>", ";", ")", ";", "HazardRec", "->", "copyState", "(", "SchedStates", "[", "SinglePredMBB", "]", ")", ";", "LLVM_DEBUG", "(", "HazardRec", "->", "dumpState", "(", ")", ";", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "SinglePredMBB", "->", "terminators", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", ")", ";", "bool", "TakenBranch", "=", "(", "MI", ".", "isBranch", "(", ")", "&&", "(", "TII", "->", "getBranchInfo", "(", "MI", ")", ".", "isIndirect", "(", ")", "||", "TII", "->", "getBranchInfo", "(", "MI", ")", ".", "getMBBTarget", "(", ")", "==", "MBB", ")", ")", ";"], "ground_truth": ["HazardRec", "->", "emitInstruction", "(", "&", "MI", ",", "TakenBranch", ")", ";"], "File": "SystemZMachineScheduler6", "Func": "enterMBB", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2376, "Length": 191, "Cover_Rate": 0.7234848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DiffReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "bool", "IsCopy", "=", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DiffReg", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ")", ";", "}", "else", "{", "unsigned", "CarryOut", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ScaledReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScaledReg", ")", ".", "addImm", "(", "Log2_32", "(", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ".", "addReg", "(", "DiffReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "<STR_LIT>", "(", "Offset", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "CarryOut", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "unsigned", "ConstOffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ConstOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "CarryOut", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "ConstOffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScaledReg", ",", "RegState", "::", "Kill", ")", ";", "}", "MRI", ".", "setRegAllocationHint", "(", "CarryOut", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "IsCopy", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "else", "FIOp", ".", "ChangeToRegister", "(", "ResultReg", ",", "false", ",", "false", ",", "true", ")", ";", "return", ";", "}", "if", "(", "IsMUBUF", ")", "{", "assert", "(", "static_cast", "<", "int", ">", "(", "FIOperandNum", ")", "==", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "int64_t", "OldImm", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "offset", ")", "->", "getImm", "(", ")", ";"], "ground_truth": ["int64_t", "NewOffset", "=", "OldImm", "+", "Offset", ";"], "File": "SIRegisterInfo11", "Func": "eliminateFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2377, "Length": 479, "Cover_Rate": 0.396523178807947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops1", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2378, "Length": 63, "Cover_Rate": 0.4064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "isSoloInstruction", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "return", "true", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "ResourceTracker", "->", "getInstrItins", "(", ")", "->", "beginStage", "(", "MI", "->", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ")", "->", "getUnits", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "rvexVLIWPacketizer", "Func": "ignorePseudoInstruction", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2379, "Length": 54, "Cover_Rate": 0.7397260273972602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MOV_I1", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_AND_I1", ")", "{", "I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "V_AND_B32_e32", ")", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_OR_I1", ")", "{"], "ground_truth": ["I1Defs", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SILowerI1Copies31", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2380, "Length": 203, "Cover_Rate": 0.3057228915662651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>Z80RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getFunctionType", "(", ")", "->", "getNumParams", "(", ")", "<=", "<NUM_LIT>", ")", "return", "CSR_0_1_RegMask", ";"], "ground_truth": ["else", "return", "CSR_2_RegMask", ";"], "File": "GBZ80RegisterInfo", "Func": "getCallPreservedMask", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2381, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "int", "Immed", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Immed", "!=", "<NUM_LIT>", ")", "{", "unsigned", "TrueReg1", "=", "lookThruCopyLike", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "TrueReg2", "=", "lookThruCopyLike", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TrueReg1", "==", "TrueReg2", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "TrueReg1", ")", ")", "{", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "TrueReg1", ")", ";", "if", "(", "DefMI", "&&", "DefMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "FeedImmed", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "FeedReg1", "=", "lookThruCopyLike", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "FeedReg2", "=", "lookThruCopyLike", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "(", "FeedImmed", "==", "<NUM_LIT>", "||", "FeedImmed", "==", "<NUM_LIT>", ")", "&&", "FeedReg1", "==", "FeedReg2", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ToErase", "=", "&", "MI", ";", "Simplified", "=", "true", ";", "}", "else", "if", "(", "(", "Immed", "==", "<NUM_LIT>", "||", "Immed", "==", "<NUM_LIT>", ")", "&&", "FeedImmed", "==", "<NUM_LIT>", "&&", "FeedReg1", "==", "FeedReg2", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "PPCMIPeephole (2)", "Func": "simplifyCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2382, "Length": 288, "Cover_Rate": 0.5393258426966292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "RegNum", ",", "S", ",", "E", ")", ";"], "ground_truth": ["}"], "File": "SNESAsmParser", "Func": "CreateReg", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2383, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "emitFunctionEntryCode", "(", ")", "{", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";"], "ground_truth": ["if", "(", "F", ".", "hasExternalLinkage", "(", ")", "&&", "F", ".", "getName", "(", ")", "==", "<STR_LIT>", ")", "emitSpecialCodeForMain", "(", ")", ";"], "File": "X86ISelDAGToDAG1", "Func": "emitFunctionEntryCode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2384, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>BundlingPass", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>BundlingPass", "(", "tm", ")", ";"], "File": "IA64Bundling", "Func": "createIA64BundlingPass", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2385, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "&", "<ISA_LIT>AnnotateKernelFeaturesID", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>TypeRewriter", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AnnotateControlFlowPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine71", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2386, "Length": 37, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Attribute", "GPUAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "return", "GPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "getTargetCPU", "(", ")", ":", "GPUAttr", ".", "getValueAsString", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "getGPUName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2387, "Length": 31, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyMCCodeEmitter10", "Func": "WebAssemblyMCCodeEmitter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2388, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>PrepareForLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeLiveIntervals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>MemIntrinsicResults", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>ExplicitLocals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGSort", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerBrUnless", "(", ")", ")", ";"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine17", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2389, "Length": 92, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "unsorted_regs", "[", "i", "]", "<", "<NUM_LIT>", "||", "(", "TARGET_THUMB1", "&&", "unsorted_regs", "[", "i", "]", ">", "LAST_LO_REGNUM", ")", "||", "unsorted_regs", "[", "i", "]", ">", "<NUM_LIT>", "||", "(", "i", "!=", "nops", "-", "<NUM_LIT>", "&&", "unsorted_regs", "[", "i", "]", "==", "base_reg", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "unsorted_regs", "[", "i", "]", "==", "SP_REGNUM", "&&", "base_reg", "!=", "SP_REGNUM", ")", "return", "<NUM_LIT>", ";", "unsorted_offsets", "[", "i", "]", "=", "INTVAL", "(", "offset", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "||", "unsorted_offsets", "[", "i", "]", "<", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ")", "order", "[", "<NUM_LIT>", "]", "=", "i", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "!", "compute_offset_order", "(", "nops", ",", "unsorted_offsets", ",", "order", ",", "check_regs", "?", "unsorted_regs", ":", "NULL", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "saved_order", ")", "memcpy", "(", "saved_order", ",", "order", ",", "sizeof", "order", ")", ";", "if", "(", "base", ")", "{", "*", "base", "=", "base_reg", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nops", ";", "i", "++", ")", "regs", "[", "i", "]", "=", "unsorted_regs", "[", "check_regs", "?", "order", "[", "i", "]", ":", "i", "]", ";", "*", "load_offset", "=", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ";", "}", "if", "(", "TARGET_THUMB1", "&&", "!", "peep2_reg_dead_p", "(", "nops", ",", "base_reg_rtx", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", "==", "<NUM_LIT>", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_ARM", "&&", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", "==", "<NUM_LIT>", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_ARM", "&&", "unsorted_offsets", "[", "order", "[", "nops", "-", "<NUM_LIT>", "]", "]", "==", "<NUM_LIT>", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_32BIT", "&&", "unsorted_offsets", "[", "order", "[", "nops", "-", "<NUM_LIT>", "]", "]", "==", "-", "<NUM_LIT>", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "const_ok_for_arm", "(", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ")", "||", "const_ok_for_arm", "(", "-", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ")", ")", "ldm_case", "=", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "multiple_operation_profitable_p", "(", "false", ",", "nops", ",", "ldm_case", "==", "<NUM_LIT>", "?", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ":", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arm4", "Func": "load_multiple_sequence", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2390, "Length": 344, "Cover_Rate": 0.4693042291950887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmlsl_high_n_s32", "(", "int64x2_t", "__a", ",", "int32x4_t", "__b", ",", "int32_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_sqdmlsl2_nv4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vqdmlsl_high_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2391, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64ExpandPseudoInsts", "Func": "AArch64ExpandPseudo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2392, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPopOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2393, "Length": 60, "Cover_Rate": 0.3973509933774834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "IgnoredFrameReg", ";", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "-", "<NUM_LIT>", ",", "IgnoredFrameReg", ")", ";"], "ground_truth": ["return", "getIndirectIndexBegin", "(", "MF", ")", "+", "Offset", ";"], "File": "R600InstrInfo (2)1", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2394, "Length": 50, "Cover_Rate": 0.45871559633027525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Str", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "int", "Slot", "=", "StringSwitch", "<", "int", ">", "(", "Str", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "parseInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2395, "Length": 81, "Cover_Rate": 0.6183206106870229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "{"], "ground_truth": ["}"], "File": "X86InstructionSelector", "Func": "X86InstructionSelector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2396, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "RU", ".", "Reg", ",", "&", "ME", ".", "TRI", ",", "RU", ".", "Sub", ")", "<<", "<STR_LIT>", "<<", "ME", ".", "getCell", "(", "RU", ",", "Map", ")", "<<", "<STR_LIT>", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "const", "std", "::", "pair", "<", "const", "unsigned", ",", "RegisterCell", ">", "&", "P", ":", "ResMap", ")", "{", "RegisterRef", "RD", "(", "P", ".", "first", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "P", ".", "first", ",", "&", "ME", ".", "TRI", ")", "<<", "<STR_LIT>", "<<", "ME", ".", "getCell", "(", "RD", ",", "ResMap", ")", "<<", "<STR_LIT>", ";", "}", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "RegisterRef", "RD", "(", "MO", ")", ";", "assert", "(", "RD", ".", "Sub", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "RD", ".", "Reg", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "if", "(", "!", "Eval", "||", "ResMap", ".", "count", "(", "RD", ".", "Reg", ")", "==", "<NUM_LIT>", ")", "{", "uint16_t", "DefBW", "=", "ME", ".", "getRegBitWidth", "(", "RD", ")", ";", "RegisterCell", "RefC", "=", "RegisterCell", "::", "self", "(", "RD", ".", "Reg", ",", "DefBW", ")", ";", "if", "(", "RefC", "!=", "ME", ".", "getCell", "(", "RD", ",", "Map", ")", ")", "{", "ME", ".", "putCell", "(", "RD", ",", "RefC", ",", "Map", ")", ";", "Changed", "=", "true", ";", "}", "}", "else", "{", "RegisterCell", "DefC", "=", "ME", ".", "getCell", "(", "RD", ",", "Map", ")", ";"], "ground_truth": ["RegisterCell", "ResC", "=", "ME", ".", "getCell", "(", "RD", ",", "ResMap", ")", ";"], "File": "BitTracker18", "Func": "visitNonBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2397, "Length": 267, "Cover_Rate": 0.52046783625731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>InstrSema", "::", "translatePop", "(", "unsigned", "OpSize", ")", "{", "Value", "*", "OldSP", "=", "getReg", "(", "<STR_LIT>", ")", ";", "Type", "*", "OpTy", "=", "IntegerType", "::", "get", "(", "*", "Ctx", ",", "OpSize", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["Value", "*", "OpSizeVal", "=", "ConstantInt", "::", "get", "(", "IntegerType", "::", "get", "(", "*", "Ctx", ",", "OldSP", "->", "getType", "(", ")", "->", "getIntegerBitWidth", "(", ")", ")", ",", "OpSize", ")", ";"], "File": "X86InstrSema", "Func": "translatePop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2398, "Length": 64, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumSpilledVGPRs", "+=", "num", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "addToSpilledVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2399, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "next_cum", "=", "(", "ROUND_ADVANCE_CUM", "(", "next_cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", "+", "ROUND_ADVANCE_ARG", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", ";", "first_anon_arg", "=", "next_cum", ";", "if", "(", "first_anon_arg", "<", "MAX_EPIPHANY_PARM_REGS", "&&", "!", "no_rtl", ")", "{", "int", "first_reg_offset", "=", "first_anon_arg", ";", "*", "pretend_size", "=", "(", "(", "MAX_EPIPHANY_PARM_REGS", "-", "first_reg_offset", ")", "*", "UNITS_PER_WORD", ")", ";", "}", "mf", "->", "args_parsed", "=", "<NUM_LIT>", ";", "mf", "->", "pretend_args_odd", "=", "(", "(", "*", "pretend_size", "&", "UNITS_PER_WORD", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "epiphany", "Func": "epiphany_setup_incoming_varargs", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2400, "Length": 85, "Cover_Rate": 0.6204379562043796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mask", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "vmode", "=", "GET_MODE", "(", "mask", ")", ";", "dest", "=", "simplify_gen_subreg", "(", "vmode", ",", "dest", ",", "mode", ",", "<NUM_LIT>", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "dest", ",", "mask", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "x", ")", ")", ";", "if", "(", "op0", "!=", "CONST0_RTX", "(", "vmode", ")", ")", "{"], "ground_truth": ["x", "=", "gen_rtx_IOR", "(", "vmode", ",", "dest", ",", "op0", ")", ";"], "File": "i3863", "Func": "ix86_split_copysign_const", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2401, "Length": 85, "Cover_Rate": 0.6115107913669064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nios2_asm_file_end", "(", "void", ")", "{"], "ground_truth": ["if", "(", "TARGET_LINUX_ABI", "&&", "trampolines_created", ")", "file_end_indicate_exec_stack", "(", ")", ";"], "File": "nios2", "Func": "nios2_asm_file_end", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2402, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_RegMask", ";", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "CSR_N64_RegMask", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_RegMask", ";"], "File": "MipsRegisterInfo", "Func": "getCallPreservedMask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2403, "Length": 46, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SetCCType", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "Max", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op1", ",", "Op0", ")", ";", "SDValue", "IsOp0Nan", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCType", ",", "Op0", ",", "Op0", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "IsOp0Nan", ",", "Op1", ",", "Max", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "performFMaxNumCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2404, "Length": 81, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "true", ";"], "File": "ARMISelDAGToDAG", "Func": "isVLDfixed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2405, "Length": 78, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_gf2p8mul_epi8", "(", "__m512i", "__A", ",", "__mmask64", "__B", ",", "__m512i", "__C", ",", "__m512i", "__D", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_vgf2p8mulb_v64qi_mask", "(", "(", "__v64qi", ")", "__C", ",", "(", "__v64qi", ")", "__D", ",", "(", "__v64qi", ")", "__A", ",", "__B", ")", ";"], "File": "gfniintrin", "Func": "_mm512_mask_gf2p8mul_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2406, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_sse_shufps_1", "(", "tmp3", ",", "tmp2", ",", "tmp2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "fn", "(", "dest", ",", "tmp2", ",", "tmp3", ")", ")", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_expand_reduc_v4sf", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2407, "Length": 49, "Cover_Rate": 0.3951612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "REG_P", "(", "op1", ")", ")", ";", "vperm", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op1", ",", "op1", ",", "sel", ")", ",", "UNSPEC_VPERM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "tmp", ",", "vperm", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "stvx", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "altivec_expand_stvex_be", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2408, "Length": 53, "Cover_Rate": 0.4690265486725664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "CONSTANT_ADDRESS_P", "(", "addr", ")", ")", "emit_call_insn", "(", "gen_call_direct_clobber", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "else", "return", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "REG", ")", "emit_call_insn", "(", "gen_call_indirect", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "else", "if", "(", "CONSTANT_ADDRESS_P", "(", "addr", ")", ")", "emit_call_insn", "(", "gen_call_direct", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "else", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "mapip", "Func": "mapip_expand_call", "Target": "mapip", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 2409, "Length": 88, "Cover_Rate": 0.3963963963963964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableInterleavedAccessVectorization", "(", ")", "{"], "ground_truth": ["return", "!", "ST", "->", "hasSVE", "(", ")", ";"], "File": "AArch64TargetTransformInfo31", "Func": "enableInterleavedAccessVectorization", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2410, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_NONE", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyELFObjectWriter5", "Func": "WebAssemblyELFObjectWriter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2411, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureVolcanicIslands", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_0", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_2", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_4", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion9_0_6", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureGFX9", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "!", "Features", ".", "test", "(", "FeatureGCN", ")", "||", "Features", ".", "test", "(", "FeatureSouthernIslands", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo23", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2412, "Length": 198, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "opno", "=", "i", "-", "<NUM_LIT>", "+", "has_result", ";", "if", "(", "arg", "&", "<NUM_LIT>", ")", "arg_type", "=", "ptr_type_node", ";", "else", "if", "(", "arg", ")", "arg_type", "=", "(", "*", "lang_hooks", ".", "types", ".", "type_for_mode", ")", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "opno", "]", ".", "mode", ",", "(", "arg", "&", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "i", ")", "continue", ";", "else", "arg_type", "=", "void_type_node", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "break", ";", "args", "[", "i", "-", "<NUM_LIT>", "]", "=", "arg_type", ";", "}", "type", "=", "build_function_type_list", "(", "arg_type", ",", "args", "[", "<NUM_LIT>", "]", ",", "args", "[", "<NUM_LIT>", "]", ",", "args", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "if", "(", "signature", "<", "SH_BLTIN_NUM_SHARED_SIGNATURES", ")", "shared", "[", "signature", "]", "=", "type", ";", "}", "d", "->", "fndecl", "=", "add_builtin_function", "(", "d", "->", "name", ",", "type", ",", "d", "-", "bdesc", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "if", "(", "d", "->", "icode", "==", "CODE_FOR_sts_fpscr", ")", "sh_builtin_get_fpscr", "=", "d", "->", "fndecl", ";", "else", "if", "(", "d", "->", "icode", "==", "CODE_FOR_set_fpscr", ")", "sh_builtin_set_fpscr", "=", "d", "->", "fndecl", ";", "}"], "ground_truth": ["}"], "File": "sh", "Func": "sh_init_builtins", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2413, "Length": 178, "Cover_Rate": 0.48633879781420764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumBytes", ">=", "-", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "}", "else", "{", "unsigned", "OffHi", "=", "(", "unsigned", ")", "NumBytes", ">>", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "OffHi", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";"], "File": "SparcFrameInfo", "Func": "emitPrologue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2414, "Length": 110, "Cover_Rate": 0.38869257950530034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "FIRST_IWMMXT_GR_REGNUM", ";", "if", "(", "IS_IWMMXT_REGNUM", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "FIRST_IWMMXT_REGNUM", ";", "return", "DWARF_FRAME_REGISTERS", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_dbx_register_number", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2415, "Length": 33, "Cover_Rate": 0.38823529411764707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "MCOp", ";"], "ground_truth": ["if", "(", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ",", "MCOp", ",", "AP", ",", "IsDarwin", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "PPCMCInstLower40", "Func": "LowerPPCMachineInstrToMCInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2416, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "getTargetStreamer", "(", ")", "->", "emitFunctionType", "(", "Sym", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportModule", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportModule", "(", "Sym", ",", "Name", ")", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "InvokeDetected", "?", "Sym", "->", "getName", "(", ")", ":", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportName", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportName", "(", "Sym", ",", "Name", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "auto", "*", "Sym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "getSymbol", "(", "&", "F", ")", ")", ";", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setExportName", "(", "storeName", "(", "Name", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitExportName", "(", "Sym", ",", "Name", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter33", "Func": "emitExternalDecls", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2417, "Length": 174, "Cover_Rate": 0.3418467583497053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "break", ";"], "File": "X86InstrInfo (2)", "Func": "RemoveBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2418, "Length": 52, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ")", "{", "case", "OpenCL_std", "::", "vstore_half_r", ":", "case", "OpenCL_std", "::", "vstore_halfn_r", ":", "case", "OpenCL_std", "::", "vstorea_halfn_r", ":", "{", "for", "(", "unsigned", "i", "=", "NumFixedOps", ";", "i", "<", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "printOperand", "(", "MI", ",", "i", ",", "O", ")", ";", "O", "<<", "' '", ";", "}", "printSymbolicOperand", "<", "OperandCategory", "::", "FPRoundingModeOperand", ">", "(", "MI", ",", "NumOps", "-", "<NUM_LIT>", ",", "O", ")", ";", "break", ";", "}", "default", ":", "printRemainingVariableOps", "(", "MI", ",", "NumFixedOps", ",", "O", ",", "true", ")", ";", "}", "}", "else", "{"], "ground_truth": ["printRemainingVariableOps", "(", "MI", ",", "NumFixedOps", ",", "O", ",", "true", ")", ";"], "File": "SPIRVInstPrinter1", "Func": "printOpExtInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2419, "Length": 99, "Cover_Rate": 0.46261682242990654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isData", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind", ")", ")", "return", "SmallDataSection", ";", "return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2420, "Length": 35, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printCallOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "printOp", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUAsmPrinter1", "Func": "printCallOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2421, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_8", ":", "Type", "=", "ELF", "::", "R_MIPS_64", ";", "break", ";", "case", "FK_GPRel_4", ":", "Type", "=", "ELF", "::", "R_MIPS_GPREL32", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GPREL16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_26", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_CALL16", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_GD", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_GOTTPREL", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_TPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_TPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_LDM", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_DTPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_DTPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_PC16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_OFST", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_HI16", ",", "Type", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_LO16", ",", "Type", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_HIGHER", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsELFObjectWriter25", "Func": "GetRelocType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2422, "Length": 323, "Cover_Rate": 0.6396039603960396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "hasReservedCallFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2423, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrAnalyzer", "(", "MCContext", "&", "Ctx", ",", "const", "MCInstrInfo", "&", "MII", ")", ":", "MCStreamer", "(", "Ctx", ")", ",", "MII", "(", "MII", ")", ",", "count", "(", "<NUM_LIT>", ")", ",", "size", "(", "<NUM_LIT>", ")", ",", "call", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "PatmosInstrAnalyzer", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2424, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "mips_output_load_label", "(", "void", ")", "{", "if", "(", "TARGET_EXPLICIT_RELOCS", ")", "switch", "(", "mips_abi", ")", "{", "case", "ABI_N32", ":", "return", "<STR_LIT>", ";", "case", "ABI_64", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":"], "File": "mips3", "Func": "mips_output_load_label", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2425, "Length": 31, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "FJ", "=", "F", ".", "begin", "(", ")", ";", "if", "(", "FJ", "!=", "F", ".", "end", "(", ")", ")", "FJ", "++", ";"], "ground_truth": ["if", "(", "FJ", "==", "F", ".", "end", "(", ")", ")", "return", "Changed", ";"], "File": "P2DelUselessJMP", "Func": "runOnMachineFunction", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2426, "Length": 37, "Cover_Rate": 0.3627450980392157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "F", "=", "NBMap", ".", "find", "(", "RN", ")", ";", "if", "(", "F", "!=", "NBMap", ".", "end", "(", ")", ")", "return", "F", "->", "second", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RDFLiveness", "Func": "getBlockWithRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2427, "Length": 31, "Cover_Rate": 0.7380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "reserveCallFrame", "=", "hasReservedCallFrame", "(", "MF", ")", ";", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "isDestroy", "=", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "Amount", "=", "!", "reserveCallFrame", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "uint64_t", "InternalAmt", "=", "(", "isDestroy", "&&", "Amount", ")", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "reserveCallFrame", ")", "{", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "alignTo", "(", "Amount", ",", "StackAlign", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "auto", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "DwarfCFI", "=", "MMI", ".", "hasDebugInfo", "(", ")", "||", "Fn", ".", "needsUnwindTableEntry", "(", ")", ";", "bool", "HasDwarfEHHandlers", "=", "!", "MF", ".", "getLandingPads", "(", ")", ".", "empty", "(", ")", ";", "if", "(", "HasDwarfEHHandlers", "&&", "!", "isDestroy", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ")", "{", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createGnuArgsSize", "(", "nullptr", ",", "Amount", ")", ")", ";", "}", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", "I", ";", "Amount", "-=", "InternalAmt", ";", "if", "(", "isDestroy", "&&", "InternalAmt", "&&", "DwarfCFI", "&&", "!", "hasFP", "(", "MF", ")", ")", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "-", "InternalAmt", ")", ")", ";", "int64_t", "StackAdjustment", "=", "isDestroy", "?", "Amount", ":", "-", "Amount", ";", "int64_t", "CfaAdjustment", "=", "-", "StackAdjustment", ";", "if", "(", "StackAdjustment", ")", "{", "StackAdjustment", "+=", "mergeSPUpdates", "(", "MBB", ",", "I", ",", "true", ")", ";", "StackAdjustment", "+=", "mergeSPUpdates", "(", "MBB", ",", "I", ",", "false", ")", ";", "if", "(", "StackAdjustment", ")", "{", "BuildStackAdjustment", "(", "MBB", ",", "I", ",", "DL", ",", "StackAdjustment", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "M680x0FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2428, "Length": 307, "Cover_Rate": 0.7057471264367816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setUsesLR", "(", "bool", "val", ")", "{"], "ground_truth": ["UsesLR", "=", "val", ";"], "File": "LM32MachineFunctionInfo", "Func": "setUsesLR", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2429, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";", "if", "(", "(", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ".", "contains", "(", "BaseReg", ".", "getReg", "(", ")", ")", ")", "||", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ".", "contains", "(", "IndexReg", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter25", "Func": "Is32BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2430, "Length": 65, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["SDValue", "AbsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GlobalBase", ",", "RelAddr", ")", ";"], "File": "SparcISelLowering32", "Func": "LowerGlobalAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2431, "Length": 98, "Cover_Rate": 0.43946188340807174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "ground_truth": ["MCSymbol", "*", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "File": "ARMMCInstLower1", "Func": "GetGlobalAddressSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2432, "Length": 78, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LateBranchLowering", "::", "earlyTerm", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "EarlyExitBlock", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "auto", "BranchMI", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EarlyExitBlock", ")", ";", "auto", "Next", "=", "std", "::", "next", "(", "MI", ".", "getIterator", "(", ")", ")", ";", "if", "(", "Next", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "Next", "->", "isTerminator", "(", ")", ")", "splitBlock", "(", "MBB", ",", "*", "BranchMI", ",", "MDT", ")", ";"], "ground_truth": ["MBB", ".", "addSuccessor", "(", "EarlyExitBlock", ")", ";"], "File": "SILateBranchLowering", "Func": "earlyTerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2433, "Length": 107, "Cover_Rate": 0.8629032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "KindTy", "::", "Register", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reg", ".", "RegNum", ".", "id", "(", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "getReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2434, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Load", "=", "M", "->", "getOrInsertFunction", "(", "<STR_LIT>", ",", "Type", "::", "getByteTy", "(", "Context", ")", ",", "Type", "::", "getIntBytePtrTy", "(", "Context", ")", ")", ";", "Value", "*", "Store", "=", "M", "->", "getOrInsertFunction", "(", "<STR_LIT>", ",", "Type", "::", "getVoidTy", "(", "Context", ")", ",", "Type", "::", "getIntBytePtrTy", "(", "Context", ")", ",", "Type", "::", "getByteTy", "(", "Context", ")", ")", ";", "for", "(", "auto", "II", "=", "BB", ".", "begin", "(", ")", ",", "IE", "=", "BB", ".", "end", "(", ")", ";", "II", "!=", "IE", ";", ")", "{", "Instruction", "*", "I", "=", "&", "*", "II", "++", ";", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "I", ")", ")", "{", "CallInst", "*", "C", "=", "CallInst", "::", "Create", "(", "Load", ",", "{", "LI", "->", "getPointerOperand", "(", ")", "}", ",", "<STR_LIT>", ",", "LI", ")", ";", "BasicBlock", "::", "iterator", "It", "(", "LI", ")", ";", "ReplaceInstWithValue", "(", "LI", "->", "getParent", "(", ")", "->", "getInstList", "(", ")", ",", "It", ",", "C", ")", ";", "Changed", "=", "true", ";", "}", "else", "if", "(", "StoreInst", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "SI", "->", "getPointerOperand", "(", ")", ",", "SI", "->", "getValueOperand", "(", ")", "}", ";", "CallInst", "*", "C", "=", "CallInst", "::", "Create", "(", "Store", ",", "Args", ")", ";", "ReplaceInstWithInst", "(", "I", ",", "C", ")", ";", "Changed", "=", "true", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "TVMLoadStoreReplace", "Func": "runOnBasicBlock", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2435, "Length": 225, "Cover_Rate": 0.8653846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vhsub_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{", "return", "(", "uint16x4_t", ")", "__builtin_aarch64_uhsubv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vhsub_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2436, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhsubq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vhsubq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhsubq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2437, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "<NUM_LIT>", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "BA", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2438, "Length": 191, "Cover_Rate": 0.7262357414448669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshruntq_m_n_s32", "(", "uint16x8_t", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrshruntq_m_n_sv4si", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqrshruntq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2439, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "const", "char", "*", "Name", "=", "nullptr", ";", "if", "(", "Signed", ")", "Name", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Name", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ES", "=", "DAG", ".", "getExternalSymbol", "(", "Name", ",", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", ";", "<ISA_LIT>TargetLowering", "::", "ArgListTy", "Args", ";", "for", "(", "auto", "AI", ":", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "{", "ArgListEntry", "Arg", ";", "Arg", ".", "Node", "=", "Op", ".", "getOperand", "(", "AI", ")", ";", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Arg", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2440, "Length": 136, "Cover_Rate": 0.544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "Colon", ":", "{", "<ISA_LIT>MCExpr", "::", "VariantKind", "RefKind", ";", "if", "(", "ParsePrefix", "(", "RefKind", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "const", "MCExpr", "*", "ExprVal", "=", "<ISA_LIT>MCExpr", "::", "Create", "(", "RefKind", ",", "SubExprVal", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ExprVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser8", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2441, "Length": 203, "Cover_Rate": 0.5191815856777494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "NyuziRegisterInfo", "Func": "NyuziRegisterInfo", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2442, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectDS64Bit4ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{", "return", "selectDSReadWrite2", "(", "Root", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2443, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHER", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHEST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "OS", "<<", "'('", ";", "Expr", "->", "print", "(", "OS", ")", ";", "OS", "<<", "')'", ";"], "ground_truth": ["}"], "File": "MipsMCExpr1", "Func": "PrintImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2444, "Length": 60, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getFPTOUINT", "(", "SrcVal", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "LC", ")", ";"], "File": "AArch64ISelLowering129", "Func": "LowerFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2445, "Length": 67, "Cover_Rate": 0.3004484304932735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MCPhysReg", "Reg", "=", "MFI", "->", "getVGPRToAGPRSpill", "(", "Index", ",", "Lane", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";", "bool", "IsVGPR", "=", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "IsVGPR", "==", "TRI", "->", "isVGPR", "(", "MRI", ",", "ValueReg", ")", ")", "{", "auto", "CopyMIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "CopyMIB", "->", "setAsmPrinterFlag", "(", "MachineInstr", "::", "ReloadReuse", ")", ";", "return", "CopyMIB", ";", "}"], "ground_truth": ["unsigned", "Opc", "=", "(", "IsStore", "^", "IsVGPR", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SIRegisterInfo (3)", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2446, "Length": 181, "Cover_Rate": 0.6306620209059234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "MOSAsmParser", "Func": "addPCRel8Operands", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2447, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "h8300_swap_into_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", "=", "push", "(", "HARD_FRAME_POINTER_REGNUM", ",", "false", ")", ";", "if", "(", "frame_pointer_needed", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ",", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", ";", "else", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "addr", ")", ";"], "File": "h83004", "Func": "h8300_swap_into_er6", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2448, "Length": 75, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Waitcnt", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "Waitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2449, "Length": 5, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeLSAImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Insn", "+", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler10", "Func": "DecodeLSAImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2450, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3_lane_s8", "(", "int8_t", "*", "__a", ",", "int8x8x3_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "int8x8x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["__builtin_neon_vst3_lanev8qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst3_lane_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2451, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>COFFMCAsmInfoGNU", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMMCAsmInfo (2)", "Func": "anchor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2452, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "const_cast", "<", "<ISA_LIT>MachineFunctionInfo", "*", ">", "(", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ")", ";", "unsigned", "NumSlotsTotal", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "unsigned", "RegSlots", "=", "NumSlotsTotal", "/", "<NUM_LIT>", ";", "if", "(", "MFI", "->", "getRegisterPartitioning", "(", ")", "==", "<NUM_LIT>", ")", "{", "const", "MachineRegisterInfo", "&", "RI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "rc32", "=", "<NUM_LIT>", ",", "rc64", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RI", ".", "getNumVirtRegs", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "switch", "(", "RI", ".", "getRegClass", "(", "index2VirtReg", "(", "i", ")", ")", "->", "getSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "rc32", "++", ";", "break", ";", "case", "<NUM_LIT>", ":", "rc64", "++", ";", "break", ";", "}", "}", "if", "(", "<ISA_LIT>RegSlots", ">", "<NUM_LIT>", ")", "{", "RegSlots", "=", "<ISA_LIT>RegSlots", ";", "}", "else", "{", "if", "(", "rc64", "<", "(", "NumSlotsTotal", "-", "RegSlots", ")", "&&", "rc32", ">", "(", "RegSlots", "*", "<NUM_LIT>", ")", ")", "{", "RegSlots", "=", "NumSlotsTotal", "-", "rc64", ";", "}", "else", "if", "(", "rc32", "<", "(", "RegSlots", "*", "<NUM_LIT>", ")", "&&", "rc64", ">", "(", "NumSlotsTotal", "-", "RegSlots", ")", ")", "{", "RegSlots", "=", "(", "rc32", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "}", "}", "if", "(", "RegSlots", "<", "<NUM_LIT>", ")", "RegSlots", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "RegSlots", ">", "(", "NumSlotsTotal", "-", "<NUM_LIT>", ")", ")", "RegSlots", "=", "NumSlotsTotal", "-", "<NUM_LIT>", ";"], "File": "HSAILRegisterInfo", "Func": "getReservedRegs", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2453, "Length": 224, "Cover_Rate": 0.5530864197530864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "unsigned", "RegSize", "=", "RegVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "RegSize", "==", "<NUM_LIT>", "||", "RegSize", "==", "<NUM_LIT>", "||", "Subtarget", ".", "isHVXVectorType", "(", "RegVT", ")", ")", ";", "}", "InVals", ".", "push_back", "(", "Copy", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "HFL", ".", "FirstVarArgSavedReg", "=", "NextSingleReg", "(", "*", "RC", ",", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ObjSize", "=", "Flags", ".", "isByVal", "(", ")", "?", "Flags", ".", "getByValSize", "(", ")", ":", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "Offset", "=", "HEXAGON_LRFP_SIZE", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "InVals", ".", "push_back", "(", "FIN", ")", ";", "}", "else", "{", "SDValue", "L", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "<NUM_LIT>", ")", ")", ";", "InVals", ".", "push_back", "(", "L", ")", ";", "}", "}", "}", "if", "(", "IsVarArg", "&&", "Subtarget", ".", "isEnvironmentMusl", "(", ")", ")", "{", "for", "(", "int", "i", "=", "HFL", ".", "FirstVarArgSavedReg", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "MRI", ".", "addLiveIn", "(", "<STR_LIT>", "+", "i", ")", ";", "}", "if", "(", "IsVarArg", "&&", "Subtarget", ".", "isEnvironmentMusl", "(", ")", ")", "{", "HMFI", ".", "setFirstNamedArgFrameIndex", "(", "HMFI", ".", "getFirstNamedArgFrameIndex", "(", ")", "-", "<NUM_LIT>", ")", ";", "HMFI", ".", "setLastNamedArgFrameIndex", "(", "-", "int", "(", "MFI", ".", "getNumFixedObjects", "(", ")", ")", ")", ";", "int", "NumVarArgRegs", "=", "<NUM_LIT>", "-", "HFL", ".", "FirstVarArgSavedReg", ";", "bool", "RequiresPadding", "=", "(", "NumVarArgRegs", "&", "<NUM_LIT>", ")", ";", "int", "RegSaveAreaSizePlusPadding", "=", "RequiresPadding", "?", "(", "NumVarArgRegs", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ":", "NumVarArgRegs", "*", "<NUM_LIT>", ";", "if", "(", "RegSaveAreaSizePlusPadding", ">", "<NUM_LIT>", ")", "{", "int", "RegAreaStart", "=", "HEXAGON_LRFP_SIZE", "+", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "if", "(", "!", "(", "RegAreaStart", "%", "<NUM_LIT>", ")", ")", "RegAreaStart", "=", "(", "RegAreaStart", "+", "<NUM_LIT>", ")", "&", "-", "<NUM_LIT>", ";", "int", "RegSaveAreaFrameIndex", "=", "MFI", ".", "CreateFixedObject", "(", "RegSaveAreaSizePlusPadding", ",", "RegAreaStart", ",", "true", ")", ";", "HMFI", ".", "setRegSavedAreaStartFrameIndex", "(", "RegSaveAreaFrameIndex", ")", ";"], "ground_truth": ["int", "Offset", "=", "RegAreaStart", "+", "RegSaveAreaSizePlusPadding", ";"], "File": "HexagonISelLowering103", "Func": "LowerFormalArguments", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2454, "Length": 382, "Cover_Rate": 0.3610586011342155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ContainsReg", "(", "const", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">>", "&", "Regs", ",", "unsigned", "Reg", ")", "{"], "ground_truth": ["for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "&", "R", ":", "Regs", ")", "if", "(", "R", ".", "first", "==", "Reg", ")", "return", "true", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "ContainsReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2455, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "int", "vec_vmulesh", "(", "vector", "signed", "short", "a1", ",", "vector", "signed", "short", "a2", ")", "{", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vmulesh", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector", "signed", "short", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vmulesh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2456, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Types", "=", "{", "I", ".", "getInsertedValueOperand", "(", ")", "->", "getType", "(", ")", "}", ";", "SmallVector", "<", "Value", "*", ">", "Args", ";", "for", "(", "auto", "&", "Op", ":", "I", ".", "operands", "(", ")", ")", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "Args", ".", "push_back", "(", "UndefValue", "::", "get", "(", "IRB", "->", "getInt32Ty", "(", ")", ")", ")", ";"], "ground_truth": ["else", "Args", ".", "push_back", "(", "Op", ")", ";"], "File": "SPIRVEmitIntrinsics", "Func": "visitInsertValueInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2457, "Length": 74, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "ImmOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "ImmOp", ".", "isImm", "(", ")", "||", "ImmOp", ".", "isExpr", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "ImmOp", ".", "isImm", "(", ")", ")", "{", "expandLoadAddressSym", "(", "DstRegOp", ",", "ImmOp", ",", "Is32BitImm", ",", "IDLoc", ",", "Instructions", ")", ";", "return", "false", ";", "}", "if", "(", "loadImmediate", "(", "ImmOp", ".", "getImm", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser66", "Func": "expandLoadAddressImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2458, "Length": 112, "Cover_Rate": 0.8115942028985508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Subtarget", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Cpu0InstrInfo", "Func": "Cpu0InstrInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2459, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAbsAddrOperand", "(", "MCInst", "const", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{"], "ground_truth": ["}"], "File": "HexagonInstPrinter17", "Func": "printAbsAddrOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2460, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "dst_inner", "=", "(", "GET_CODE", "(", "dst", ")", "==", "SUBREG", "?", "GET_MODE", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ":", "dst_mode", ")", ";", "machine_mode", "src_inner", "=", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", "?", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ":", "dst_mode", ")", ";", "rtx", "sym", "=", "src", ";", "if", "(", "GET_CODE", "(", "sym", ")", "==", "CONST", ")", "sym", "=", "XEXP", "(", "XEXP", "(", "sym", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SYMBOL_REF_P", "(", "sym", ")", ")", "{", "if", "(", "SYMBOL_DATA_AREA", "(", "sym", ")", "!=", "DATA_AREA_GENERIC", ")", "return", "<STR_LIT>", ";", "nvptx_maybe_record_fnsym", "(", "sym", ")", ";", "}", "if", "(", "src_inner", "==", "dst_inner", ")", "return", "<STR_LIT>", ";", "if", "(", "CONSTANT_P", "(", "src", ")", ")", "return", "(", "GET_MODE_CLASS", "(", "dst_inner", ")", "==", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "src_inner", ")", "!=", "MODE_FLOAT", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "dst_inner", ")", "==", "GET_MODE_SIZE", "(", "src_inner", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "nvptx3", "Func": "nvptx_output_mov_insn", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2461, "Length": 157, "Cover_Rate": 0.8820224719101124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "X86AsmParser114", "Func": "ParseDirective", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2462, "Length": 134, "Cover_Rate": 0.5630252100840336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitCantUnwind", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitCantUnwind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2463, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmaxq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2464, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_paddw", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_add_pi16", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_paddw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2465, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getNode", "(", "unsigned", "MachineOpc", ",", "const", "SDLoc", "&", "dl", ",", "MVT", "Ty", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDNode", "*", "N", "=", "DAG", ".", "getMachineNode", "(", "MachineOpc", ",", "dl", ",", "Ty", ",", "Ops", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering13", "Func": "getNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2466, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "<ISA_LIT>CallingConvHook", "::", "findInRegLastRecord", "(", "StringRef", "funString", ")", "{", "uint32_t", "index", "=", "regRecord", ".", "size", "(", ")", ";", "for", "(", "int32_t", "i", "=", "index", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{"], "ground_truth": ["if", "(", "regRecord", "[", "i", "]", ".", "fName", ".", "compare", "(", "funString", ")", "==", "<NUM_LIT>", ")", "return", "i", ";"], "File": "TriCoreCallingConvHook", "Func": "findInRegLastRecord", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2467, "Length": 54, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{"], "File": "ARMISelLowering109", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2468, "Length": 72, "Cover_Rate": 0.36180904522613067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerZERO_EXTEND_Mask", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "Subtarget", ".", "hasFp256", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerAVXExtend", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";"], "ground_truth": ["assert", "(", "!", "Op", ".", "getSimpleValueType", "(", ")", ".", "is256BitVector", "(", ")", "||", "!", "SVT", ".", "is128BitVector", "(", ")", "||", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "!=", "SVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "X86ISelLowering184", "Func": "LowerZERO_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2469, "Length": 82, "Cover_Rate": 0.6507936507936508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PHINode", "*", "PhiInst", "=", "dyn_cast", "<", "PHINode", ">", "(", "&", "User", ")", ")", "return", "PhiInst", "->", "getIncomingBlock", "(", "OpNo", ")", "->", "getTerminator", "(", ")", ";", "return", "&", "User", ";"], "ground_truth": ["}"], "File": "AArch64PromoteConstant", "Func": "findInsertionPoint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2470, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "dump", "(", ")", ";", ")", ";", "RegSeqInfo", "CandidateR<ISA_LIT>", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R<ISA_LIT>", ",", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR<ISA_LIT>", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R<ISA_LIT>", ",", "&", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ";", "trackR<ISA_LIT>", "(", "R<ISA_LIT>", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R<ISA_LIT>", ",", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR<ISA_LIT>", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R<ISA_LIT>", ",", "&", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ";", "trackR<ISA_LIT>", "(", "R<ISA_LIT>", ")", ";"], "ground_truth": ["continue", ";"], "File": "R600OptimizeVectorRegisters1", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2471, "Length": 131, "Cover_Rate": 0.32425742574257427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Base", "!=", "NewBase", "&&", "Offset", ">=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "Base", "=", "NewBase", ";", "BaseKill", "=", "false", ";", "}", "AddDefaultT1CC", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "Base", "=", "NewBase", ";", "BaseKill", "=", "true", ";", "}", "bool", "isDef", "=", "(", "isi32Load", "(", "Opcode", ")", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ";", "Opcode", "=", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "if", "(", "!", "Opcode", ")", "return", "false", ";", "bool", "Writeback", "=", "isThumb1", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "isThumb1", ")", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumRegs", ";", "++", "I", ")", "if", "(", "Base", "==", "Regs", "[", "I", "]", ".", "first", ")", "{", "Writeback", "=", "false", ";", "break", ";", "}", "if", "(", "isThumb1", "&&", "Writeback", "&&", "!", "BaseKill", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Writeback", ")", "{", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "MIB", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumRegs", ";", "++", "i", ")", "MIB", "=", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getDefRegState", "(", "isDef", ")", "|", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImpDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "ImpDefs", "[", "i", "]", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer91", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2472, "Length": 444, "Cover_Rate": 0.5577889447236181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "LowerPATCHABLE_EVENT_CALL", "(", "const", "MachineInstr", "&", "MI", ",", "<ISA_LIT>MCInstLower", "&", "MCIL", ")", "{", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "NoAutoPaddingScope", "NoPadScope", "(", "*", "OutStreamer", ")", ";", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "emitBinaryData", "(", "<STR_LIT>", ")", ";", "const", "Register", "DestRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "bool", "UsedMask", "[", "]", "=", "{", "false", ",", "false", "}", ";", "Register", "SrcRegs", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ")", "{", "assert", "(", "Op", "->", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "SrcRegs", "[", "I", "]", "=", "get<ISA_LIT>SubSuperRegister", "(", "Op", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "{", "UsedMask", "[", "I", "]", "=", "true", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ")", ";", "}", "else", "{", "emit<ISA_LIT>Nops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "SrcRegs", "[", "I", "]", "!=", "DestRegs", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestRegs", "[", "I", "]", ")", ".", "addReg", "(", "SrcRegs", "[", "I", "]", ")", ")", ";", "auto", "TSym", "=", "OutContext", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";", "MachineOperand", "TOp", "=", "MachineOperand", "::", "CreateMCSymbol", "(", "TSym", ")", ";"], "ground_truth": ["if", "(", "isPositionIndependent", "(", ")", ")", "TOp", ".", "setTargetFlags", "(", "<STR_LIT>", ")", ";"], "File": "X86MCInstLower107", "Func": "LowerPATCHABLE_EVENT_CALL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2473, "Length": 316, "Cover_Rate": 0.7541766109785203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createHWRegsReg", "(", "unsigned", "Index", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "<ISA_LIT>AsmParser", "&", "Parser", ")", "{", "return", "CreateReg", "(", "Index", ",", "RegKind_HWRegs", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "createHWRegsReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2474, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86OptimizeLEAs (2)", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2475, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "shouldReplaceInst", "(", "MachineFunction", "*", "MF", ",", "const", "MCInstrDesc", "*", "InstDesc", ",", "SmallVectorImpl", "<", "const", "MCInstrDesc", "*", ">", "&", "InstDescRepl", ")", "{", "std", "::", "string", "Subtarget", "=", "std", "::", "string", "(", "SchedModel", ".", "getSubtargetInfo", "(", ")", "->", "getCPU", "(", ")", ")", ";", "auto", "InstID", "=", "std", "::", "make_pair", "(", "InstDesc", "->", "getOpcode", "(", ")", ",", "Subtarget", ")", ";", "if", "(", "SIMDInstrTable", ".", "find", "(", "InstID", ")", "!=", "SIMDInstrTable", ".", "end", "(", ")", ")", "return", "SIMDInstrTable", "[", "InstID", "]", ";", "unsigned", "SCIdx", "=", "InstDesc", "->", "getSchedClass", "(", ")", ";", "const", "MCSchedClassDesc", "*", "SCDesc", "=", "SchedModel", ".", "getMCSchedModel", "(", ")", "->", "getSchedClassDesc", "(", "SCIdx", ")", ";", "const", "MCSchedClassDesc", "*", "SCDescRepl", ";", "if", "(", "!", "SCDesc", "->", "isValid", "(", ")", "||", "SCDesc", "->", "isVariant", "(", ")", ")", "{", "SIMDInstrTable", "[", "InstID", "]", "=", "false", ";", "return", "false", ";", "}", "for", "(", "auto", "IDesc", ":", "InstDescRepl", ")", "{", "SCDescRepl", "=", "SchedModel", ".", "getMCSchedModel", "(", ")", "->", "getSchedClassDesc", "(", "IDesc", "->", "getSchedClass", "(", ")", ")", ";", "if", "(", "!", "SCDescRepl", "->", "isValid", "(", ")", "||", "SCDescRepl", "->", "isVariant", "(", ")", ")", "{", "SIMDInstrTable", "[", "InstID", "]", "=", "false", ";", "return", "false", ";", "}", "}", "unsigned", "ReplCost", "=", "<NUM_LIT>", ";", "for", "(", "auto", "IDesc", ":", "InstDescRepl", ")", "ReplCost", "+=", "SchedModel", ".", "computeInstrLatency", "(", "IDesc", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "SchedModel", ".", "computeInstrLatency", "(", "InstDesc", "->", "getOpcode", "(", ")", ")", ">", "ReplCost", ")", "{", "SIMDInstrTable", "[", "InstID", "]", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64SIMDInstrOpt8", "Func": "shouldReplaceInst", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2476, "Length": 240, "Cover_Rate": 0.933852140077821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "Register", "PHIRes", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC0", "=", "MRI", "->", "getRegClass", "(", "PHIRes", ")", ";", "if", "(", "AllAGPRUses", "&&", "numVGPRUses", "&&", "!", "TRI", "->", "isAGPRClass", "(", "RC0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MRI", "->", "setRegClass", "(", "PHIRes", ",", "TRI", "->", "getEquivalentAGPRClass", "(", "RC0", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "<NUM_LIT>", ")", "{", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefMI", "&&", "DefMI", "->", "isPHI", "(", ")", ")", "PHIOperands", ".", "insert", "(", "DefMI", ")", ";", "}", "}", "bool", "hasVGPRInput", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "Register", "InputReg", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "SrcReg", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "}", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Def", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SrcDef", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "!", "isSafeToFoldImmIntoCopy", "(", "Def", ",", "SrcDef", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "Def", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "Def", "->", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "}", "}", "}", "if", "(", "(", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "PHIRes", ")", "&&", "RC0", "!=", "&", "<STR_LIT>", ")", "&&", "(", "hasVGPRInput", "||", "numVGPRUses", ">", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "CreatedBB", "=", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "SIFixSGPRCopies14", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2477, "Length": 438, "Cover_Rate": 0.5171192443919717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";"], "File": "X86ISelLowering125", "Func": "lowerV32I16Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2478, "Length": 152, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NumXMMRegs", ";"], "ground_truth": ["}"], "File": "X86CallLowering", "Func": "getNumXmmRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2479, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "dl", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering155", "Func": "LowerCTTZ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2480, "Length": 53, "Cover_Rate": 0.3925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "long_jump", "=", "(", "get_attr_length", "(", "insn", ")", ">=", "<NUM_LIT>", ")", ";", "int", "reverse", "=", "long_jump", "||", "jump_over_one_insn_p", "(", "insn", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "comp", "==", "GE", ")", "comp", "=", "EQ", ";", "else", "if", "(", "comp", "==", "LT", ")", "comp", "=", "NE", ";", "if", "(", "reverse", ")", "comp", "=", "reverse_condition", "(", "comp", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "{", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "{", "if", "(", "comp", "==", "EQ", ")", "output_asm_insn", "(", "AS2", "(", "sbis", ",", "%", "<NUM_LIT>", "-", "<NUM_LIT>", ",", "%", "<NUM_LIT>", ")", ",", "operands", ")", ";"], "ground_truth": ["else", "output_asm_insn", "(", "AS2", "(", "sbic", ",", "%", "<NUM_LIT>", "-", "<NUM_LIT>", ",", "%", "<NUM_LIT>", ")", ",", "operands", ")", ";"], "File": "avr3", "Func": "avr_out_sbxx_branch", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2481, "Length": 128, "Cover_Rate": 0.3240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "T", ")", "{", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "T", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "UseDataRegionDirectives", "=", "true", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["Data16bitsDirective", "=", "<STR_LIT>", ";"], "File": "WebAssemblyMCAsmInfo17", "Func": "WebAssemblyMCAsmInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2482, "Length": 40, "Cover_Rate": 0.547945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<ISA_LIT>_BRANCH_TARGETS_NAME", ";"], "File": "ARMBranchTargets", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2483, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", ".", "getScalable", "(", ")", ")", "return", "createDefCFAExpression", "(", "TRI", ",", "Reg", ",", "Offset", ")", ";", "if", "(", "FrameReg", "==", "Reg", "&&", "!", "LastAdjustmentWasScalable", ")", "return", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "int", "(", "Offset", ".", "getFixed", "(", ")", ")", ")", ";", "unsigned", "DwarfReg", "=", "TRI", ".", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "return", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "DwarfReg", ",", "(", "int", ")", "Offset", ".", "getFixed", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo51", "Func": "createDefCFA", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2484, "Length": 76, "Cover_Rate": 0.7524752475247525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpconflictdi_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_conflict_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2485, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "snprintf", "(", "buf", ",", "sizeof", "buf", ",", "<STR_LIT>", ",", "src", "->", "mode", ",", "src", "->", "predicate", ",", "src", "->", "constraint", ")", ";", "printf", "(", "src", "->", "rtl", ",", "buf", ")", ";", "fputs", "(", "<STR_LIT>", ",", "stdout", ")", ";"], "ground_truth": ["fputs", "(", "template", ",", "stdout", ")", ";"], "File": "genhalfword", "Func": "define_insn", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2486, "Length": 45, "Cover_Rate": 0.36885245901639346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "UAS", "::", "getChangedRegRC", "(", "unsigned", "reg", ",", "unsigned", "side", ")", "const", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "reg", ")", ";"], "ground_truth": ["if", "(", "RC", "->", "hasSuperClass", "(", "PredRegsRegisterClass", ")", ")", "return", "side", "?", "BPredRegsRegisterClass", ":", "APredRegsRegisterClass", ";"], "File": "ClusterDAG", "Func": "getChangedRegRC", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2487, "Length": 43, "Cover_Rate": 0.8431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "systemz", ",", "true", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "SystemZTargetInfo3", "Func": "LLVMInitializeSystemZTargetInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2488, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "const", "SMLoc", "&", "Loc", ")", "override", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ",", "Loc", ")", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer29", "Func": "EmitValueImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2489, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "hasMips4", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2490, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetTransformInfo21", "Func": "initializePass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2491, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_testn_epi16_mask", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestnmw128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_testn_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2492, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>CTRLoopsVerify", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>VSXCopyPass", "(", ")", ")", ";"], "File": "PPCTargetMachine1", "Func": "addInstSelector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2493, "Length": 41, "Cover_Rate": 0.7884615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveAttribute", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser10", "Func": "ParseDirective", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2494, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_naked_func", "(", ")", ")", "{", "emit_insn", "(", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "emit_insn", "(", "gen_prologue_start_marker", "(", ")", ")", ";", "if", "(", "is_critical_func", "(", ")", ")", "{", "emit_insn", "(", "gen_push_intr_state", "(", ")", ")", ";", "emit_insn", "(", "gen_disable_interrupts", "(", ")", ")", ";", "}", "else", "if", "(", "is_reentrant_func", "(", ")", ")", "emit_insn", "(", "gen_disable_interrupts", "(", ")", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "computed", ")", "msp430_compute_frame_info", "(", ")", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "cfun", "->", "machine", "->", "framesize", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", ")", "{", "rtx", "note", ";", "gcc_assert", "(", "crtl", "->", "args", ".", "pretend_args_size", "==", "<NUM_LIT>", ")", ";", "p", "=", "emit_insn", "(", "gen_grow_and_swap", "(", ")", ")", ";", "note", "=", "F", "(", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "add_reg_note", "(", "p", ",", "REG_FRAME_RELATED_EXPR", ",", "note", ")", ";", "note", "=", "F", "(", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ",", "pc_rtx", ")", ")", ";", "add_reg_note", "(", "p", ",", "REG_CFA_OFFSET", ",", "note", ")", ";", "F", "(", "p", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "cfun", "->", "machine", "->", "need_to_save", "[", "i", "]", ")", "{", "int", "seq", ",", "count", ";", "rtx", "note", ";", "for", "(", "seq", "=", "i", "-", "<NUM_LIT>", ";", "seq", ">=", "<NUM_LIT>", "&&", "cfun", "->", "machine", "->", "need_to_save", "[", "seq", "]", ";", "seq", "--", ")", ";", "count", "=", "i", "-", "seq", ";", "if", "(", "msp430x", ")", "{", "p", "=", "F", "(", "emit_insn", "(", "gen_pushm", "(", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ",", "GEN_INT", "(", "count", ")", ")", ")", ")", ";", "note", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "rtvec_alloc", "(", "count", "+", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "F", "(", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "count", "*", "(", "TARGET_LARGE", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ")", ")", ")", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "count", ";", "j", "++", ")", "{", "rtx", "addr", ";", "int", "ofs", "=", "(", "count", "-", "j", "-", "<NUM_LIT>", ")", "*", "(", "TARGET_LARGE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ofs", ")", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "sp", ",", "GEN_INT", "(", "ofs", ")", ")", ";", "else", "addr", "=", "stack_pointer_rtx", ";", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "j", "+", "<NUM_LIT>", ")", "=", "F", "(", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", "-", "j", ")", ")", ")", ";", "}", "add_reg_note", "(", "p", ",", "REG_FRAME_RELATED_EXPR", ",", "note", ")", ";", "i", "-=", "count", "-", "<NUM_LIT>", ";", "}", "else", "F", "(", "emit_insn", "(", "gen_push", "(", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ")", ")", ")", ";", "}"], "ground_truth": ["if", "(", "frame_pointer_needed", ")", "F", "(", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "FRAME_POINTER_REGNUM", ")", ",", "sp", ")", ")", ";"], "File": "msp430", "Func": "msp430_expand_prologue", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2495, "Length": 488, "Cover_Rate": 0.9070631970260223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "concatenateMemOperands", "(", "MachineInstr", "*", "MI", ",", "MachineInstr", "*", "Op0", ",", "MachineInstr", "*", "Op1", ")", "{", "assert", "(", "MI", "->", "memoperands_empty", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["size_t", "numMemRefs", "=", "(", "Op0", "->", "memoperands_end", "(", ")", "-", "Op0", "->", "memoperands_begin", "(", ")", ")", "+", "(", "Op1", "->", "memoperands_end", "(", ")", "-", "Op1", "->", "memoperands_begin", "(", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "concatenateMemOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2496, "Length": 59, "Cover_Rate": 0.42142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isConstantPhysReg", "(", "unsigned", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVRegisterInfo", "Func": "isConstantPhysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2497, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasArchitectedFlatScratch", "(", ")", "const", "{", "return", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasArchitectedFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2498, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvttps_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvttps2dq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvttps_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2499, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", ")", "regnum", "=", "REGNO", "(", "op", ")", ";"], "ground_truth": ["else", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "regnum", "=", "REGNO", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";"], "File": "rs60004", "Func": "virtual_stack_registers_memory_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2500, "Length": 62, "Cover_Rate": 0.6966292134831461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getMnemonicAcceptInfo", "(", "StringRef", "Mnemonic", ",", "StringRef", "FullInst", ",", "bool", "&", "CanAcceptCarrySet", ",", "bool", "&", "CanAcceptPredicationCode", ")", "{", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";"], "ground_truth": ["}", "else", "CanAcceptCarrySet", "=", "false", ";"], "File": "ARMAsmParser110", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2501, "Length": 147, "Cover_Rate": 0.34507042253521125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", ";", "if", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "return", "outliner", "::", "TargetCostInfo", "(", "SequenceSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MachineOutlinerTailCall", ",", "MachineOutlinerTailCall", ")", ";", "return", "outliner", "::", "TargetCostInfo", "(", "SequenceSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MachineOutlinerDefault", ",", "MachineOutlinerDefault", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo104", "Func": "getOutlininingCandidateInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2502, "Length": 51, "Cover_Rate": 0.3722627737226277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vornq_u64", "(", "uint64x2_t", "__a", ",", "uint64x2_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "|", "~", "__b", ";"], "File": "arm", "Func": "neon2_vornq_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2503, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectVSplat", "(", "SDValue", "N", ",", "SDValue", "&", "SplatVal", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SplatVal", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG", "Func": "selectVSplat", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2504, "Length": 55, "Cover_Rate": 0.9016393442622951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "UseSSEReg", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP_AVX512DQ", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "(", "UseSSEReg", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ext", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "getSINTTOFP", "(", "SrcVT", ",", "VT", ")", ")", ";", "SDValue", "ValueToStore", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "UseSSEReg", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";"], "ground_truth": ["unsigned", "Size", "=", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "File": "X86ISelLowering231", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2505, "Length": 150, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SEInstrInfo", "::", "<ISA_LIT>SEInstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>InstrInfo", "(", "STI", ",", "STI", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "RI", "(", "STI", ")", ",", "IsN64", "(", "STI", ".", "isABI_N64", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsSEInstrInfo19", "Func": "MipsSEInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2506, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sign_epi16", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psignw128", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "tmmintrin", "Func": "_mm_sign_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2507, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "total_size", ")", ";", "else", "if", "(", "(", "from", ")", "==", "RETURN_ADDRESS_POINTER_REGNUM", ")", "{"], "ground_truth": ["if", "(", "leaf_function_p", "(", ")", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";"], "File": "iq2000", "Func": "iq2000_initial_elimination_offset", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2508, "Length": 43, "Cover_Rate": 0.36752136752136755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getCurrentABIString", "(", ")", "const", ";", "void", "EmitFunctionEntryLabel", "(", ")", "override", ";", "void", "EmitFunctionBodyStart", "(", ")", "override", ";", "void", "EmitFunctionBodyEnd", "(", ")", "override", ";", "bool", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "override", ";", "bool", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "override", ";", "bool", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "override", ";", "void", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printUnsignedImm", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printUnsignedImm8", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printMemOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printMemOperandEA", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";"], "ground_truth": ["void", "printFCCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", "=", "nullptr", ")", ";"], "File": "MipsAsmPrinter17", "Func": "getTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2509, "Length": 190, "Cover_Rate": 0.3321678321678322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "CAHPMCAsmInfo", "Func": "anchor", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2510, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "const", "Align", "Alignment", "=", "MBB", ".", "getAlignment", "(", ")", ";", "unsigned", "AlignedOffset", ";", "if", "(", "Alignment", "==", "Align", "(", "<NUM_LIT>", ")", ")", "AlignedOffset", "=", "Offset", ";"], "ground_truth": ["else", "AlignedOffset", "=", "alignTo", "(", "Offset", ",", "Alignment", ")", ";"], "File": "AArch64CompressJumpTables4", "Func": "scanFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2511, "Length": 51, "Cover_Rate": 0.5257731958762887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cst", "&&", "!", "isa", "<", "GlobalValue", ">", "(", "Cst", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "Cst", ")", "&&", "AlreadyChecked", ".", "insert", "(", "Cst", ")", ".", "second", ")", "LocalChange", "|=", "promoteConstant", "(", "Cst", ")", ";", "}", "}", "return", "LocalChange", ";"], "ground_truth": ["}"], "File": "AArch64PromoteConstant3", "Func": "runOnFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2512, "Length": 44, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ParamManager", "::", "addParamName", "(", "std", "::", "string", "Name", ",", "unsigned", "Index", ")", "{"], "ground_truth": ["char", "*", "name", "=", "(", "char", "*", ")", "malloc", "(", "Name", ".", "length", "(", ")", "+", "<NUM_LIT>", ")", ";"], "File": "HSAILParamManager", "Func": "addParamName", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2513, "Length": 33, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "GCNSubtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "<ISA_LIT>TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2514, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Map", ".", "insert", "(", "std", "::", "make_pair", "(", "N", ",", "++", "LastNum", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonCommonGEP", "Func": "insert", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2515, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3InstrInfo", "Func": "LC3InstrInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2516, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "code", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "code", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "code", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "return", "__builtin_s390_lcbb", "(", "ptr", ",", "code", ")", ";"], "ground_truth": ["}"], "File": "vecintrin", "Func": "__lcbb", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2517, "Length": 42, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_dpbf16ps_v16sf_maskz", "(", "__B", ",", "__C", ",", "__D", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512bf16intrin", "Func": "_mm512_maskz_dpbf16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2518, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Type", "::", "getIntNPtrTy", "(", "M", "->", "getContext", "(", ")", ",", "M", "->", "getDataLayout", "(", ")", ".", "getPointerSizeInBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerEmscriptenEHSjLj10", "Func": "getAddrPtrType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2519, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op1", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "if", "(", "TREE_CODE", "(", "arg1", ")", "==", "INTEGER_CST", ")", "(", "void", ")", "get_element_number", "(", "TREE_TYPE", "(", "arg0", ")", ",", "arg1", ")", ";", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "mode0", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ";"], "ground_truth": ["gcc_assert", "(", "VECTOR_MODE_P", "(", "mode0", ")", ")", ";"], "File": "rs60006", "Func": "altivec_expand_vec_ext_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2520, "Length": 88, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ShiftAmt", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "ShiftAmt", "<", "i", ")", "return", "-", "<NUM_LIT>", ";", "ShiftAmt", "-=", "i", ";", "if", "(", "!", "isUnary", ")", "{", "for", "(", "++", "i", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "ShiftAmt", "+", "i", ")", ")", "return", "-", "<NUM_LIT>", ";", "}", "else", "{", "for", "(", "++", "i", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "(", "ShiftAmt", "+", "i", ")", "&", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "ShiftAmt", ";"], "File": "PPCISelLowering120", "Func": "isVSLDOIShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2521, "Length": 107, "Cover_Rate": 0.5752688172043011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "EmitTailCallLoadRetAddr", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "OutRetAddr", ",", "SDValue", "Chain", ",", "bool", "IsTailCall", ",", "bool", "Is64Bit", ",", "int", "FPDiff", ",", "DebugLoc", "dl", ")", "{", "if", "(", "!", "IsTailCall", "||", "FPDiff", "==", "<NUM_LIT>", ")", "return", "Chain", ";"], "ground_truth": ["MVT", "VT", "=", "getPointerTy", "(", ")", ";"], "File": "X86ISelLowering160", "Func": "EmitTailCallLoadRetAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2522, "Length": 48, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "opcode", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "opcode", "=", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "opcode", "=", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Res", ".", "setOpcode", "(", "opcode", ")", ";"], "ground_truth": ["Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "CSKYAsmBackend4", "Func": "relaxInstruction", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2523, "Length": 203, "Cover_Rate": 0.5049751243781094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regno", "=", "true_regnum", "(", "x", ")", ";"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "reg_classes_intersect_p", "(", "rclass", ",", "ADDR_REGS", ")", "&&", "!", "(", "INT_REGNO_P", "(", "regno", ")", "||", "CONSTANT_P", "(", "x", ")", ")", ")", "return", "DATA_REGS", ";"], "File": "m68k", "Func": "m68k_secondary_reload_class", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2524, "Length": 39, "Cover_Rate": 0.46987951807228917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ImmVal", ";", "if", "(", "SignedCmp", ")", "ImmVal", "=", "(", "short", ")", "MO", ".", "getImm", "(", ")", ";", "else", "ImmVal", "=", "MO", ".", "getImm", "(", ")", ";", "const", "MachineInstr", "*", "IV_DefInstr", "=", "MRI", "->", "getVRegDef", "(", "IV_Opnd", "->", "getReg", "(", ")", ")", ";", "assert", "(", "L", "->", "contains", "(", "IV_DefInstr", "->", "getParent", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "iv_value", "=", "(", "short", ")", "IV_DefInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "InitialValue", "->", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "InitialValueReg", "=", "InitialValue", "->", "getReg", "(", ")", ";", "MachineInstr", "*", "DefInstr", "=", "MRI", "->", "getVRegDef", "(", "InitialValueReg", ")", ";", "if", "(", "DefInstr", "&&", "(", "DefInstr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefInstr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "int64_t", "start", "=", "(", "short", ")", "DefInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineInstr", "*", "DefInstr2", "=", "MRI", "->", "getVRegDef", "(", "DefInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefInstr2", "&&", "(", "DefInstr2", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefInstr2", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DefInstr", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DefInstr2", ")", ";", "start", "|=", "int64_t", "(", "short", "(", "DefInstr2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "<<", "<NUM_LIT>", ";", "int64_t", "count", "=", "ImmVal", "-", "start", ";", "if", "(", "(", "count", "%", "iv_value", ")", "!=", "<NUM_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "OldInsts", ".", "push_back", "(", "DefInstr", ")", ";", "OldInsts", ".", "push_back", "(", "DefInstr2", ")", ";", "if", "(", "Int64Cmp", ")", "return", "new", "CountValue", "(", "count", "/", "iv_value", ")", ";", "else", "return", "new", "CountValue", "(", "uint32_t", "(", "count", "/", "iv_value", ")", ")", ";", "}", "}", "else", "if", "(", "DefInstr", "&&", "(", "DefInstr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "DefInstr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DefInstr", ")", ";", "int64_t", "count", "=", "ImmVal", "-", "int64_t", "(", "short", "(", "DefInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "(", "count", "%", "iv_value", ")", "!=", "<NUM_LIT>", ")", "{"], "File": "PPCCTRLoops2", "Func": "getTripCount", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2525, "Length": 368, "Cover_Rate": 0.40979955456570155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "decode", "(", "unsigned", "Code", ")", "const", "{"], "ground_truth": ["return", "(", "Code", ">>", "Shift", ")", "&", "Mask", ";"], "File": "AMDGPUAsmUtils6", "Func": "decode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2526, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "GCNPassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "createPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2527, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{"], "ground_truth": ["return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "File": "rvexTargetMachine", "Func": "getrvexTargetMachine", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2528, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'H'", ":", "mode", "=", "HImode", ";", "break", ";", "case", "'S'", ":", "mode", "=", "SImode", ";", "break", ";", "case", "'D'", ":", "mode", "=", "DImode", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "switch", "(", "str", "[", "<NUM_LIT>", "]", ")", "{", "case", "'0'", ":", "def", "=", "<NUM_LIT>", ";", "break", ";", "case", "'F'", ":", "def", "=", "-", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "GET_MODE_SIZE", "(", "part_mode", ")", ")", "return", "<NUM_LIT>", ";", "part", "=", "s390_single_part", "(", "GEN_INT", "(", "value", ")", ",", "mode", ",", "part_mode", ",", "def", ")", ";", "if", "(", "part", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "part_goal", "!=", "-", "<NUM_LIT>", "&&", "part_goal", "!=", "part", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "'O'", ":", "if", "(", "!", "TARGET_EXTIMM", ")", "return", "<NUM_LIT>", ";", "switch", "(", "str", "[", "<NUM_LIT>", "]", ")", "{", "case", "'s'", ":", "return", "trunc_int_for_mode", "(", "value", ",", "SImode", ")", "==", "value", ";", "case", "'p'", ":", "return", "value", "==", "<NUM_LIT>", "||", "s390_single_part", "(", "GEN_INT", "(", "value", ")", ",", "DImode", ",", "SImode", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "case", "'n'", ":", "return", "value", "==", "-", "<NUM_LIT>", "||", "s390_single_part", "(", "GEN_INT", "(", "value", ")", ",", "DImode", ",", "SImode", ",", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";"], "ground_truth": ["case", "'P'", ":"], "File": "s3903", "Func": "s390_const_ok_for_constraint_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2529, "Length": 216, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasVFP3", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2530, "Length": 52, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "to", "==", "FRAME_POINTER_REGNUM", ")", "||", "!", "ft32_frame_pointer_required", "(", ")", ";"], "ground_truth": ["}"], "File": "ft32", "Func": "ft32_can_eliminate", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2531, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "return", "true", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser31", "Func": "ParseInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2532, "Length": 97, "Cover_Rate": 0.6339869281045751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", ".", "emitIntValue", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt8", "(", "<STR_LIT>", ")", ";", "OS", ".", "emitInt8", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug1", "Func": "emitCommonHeader", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2533, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformXorCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasCMov", "(", ")", ")", "{", "SDValue", "RV", "=", "performIntegerAbsCombine", "(", "N", ",", "DAG", ")", ";", "if", "(", "RV", ".", "getNode", "(", ")", ")", "return", "RV", ";", "}", "if", "(", "!", "Subtarget", "->", "hasBMI", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Subtarget", "->", "hasBMI", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering117", "Func": "PerformXorCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2534, "Length": 128, "Cover_Rate": 0.5099601593625498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performExtendCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["SDNode", "*", "ABDNode", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performExtendCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2535, "Length": 80, "Cover_Rate": 0.54421768707483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "DstTy", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "IsSigned", "&&", "!", "isIntegerTypeFTOL", "(", "DstTy", ")", ")", "{", "assert", "(", "DstTy", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "DstTy", "=", "<STR_LIT>", ";", "}", "assert", "(", "DstTy", ".", "getSimpleVT", "(", ")", "<=", "<STR_LIT>", "&&", "DstTy", ".", "getSimpleVT", "(", ")", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstTy", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "DstTy", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "MemSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "Opc", ";", "if", "(", "!", "IsSigned", "&&", "isIntegerTypeFTOL", "(", "DstTy", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "switch", "(", "DstTy", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "File": "X86ISelLowering (2)1", "Func": "FP_TO_INTHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2536, "Length": 252, "Cover_Rate": 0.3298429319371728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev32q_f16", "(", "float16x8_t", "__a", ")", "{", "return", "__builtin_mve_vrev32q_fv8hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev32q_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2537, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "fn_type", "&", "ARC_FUNCTION_ILINK2", ")", "!=", "<NUM_LIT>", ")", "regno", "=", "ILINK2_REG", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ARC_NORMAL_P", "(", "fn_type", ")", "||", "ARC_NAKED_P", "(", "fn_type", ")", ")", "regno", "=", "RETURN_ADDR_REGNUM", ";", "gcc_assert", "(", "regno", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "regno", ";"], "File": "arc", "Func": "arc_return_address_register", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2538, "Length": 48, "Cover_Rate": 0.5393258426966292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "PairedRegOp", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "PairedRegOp", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "Idx", ")", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "getLdStRegOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2539, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "FoldList", ".", "clear", "(", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "<NUM_LIT>", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "<NUM_LIT>", ")", "{", "MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "for", "(", "FoldCandidate", "&", "Fold", ":", "FoldList", ")", "{", "if", "(", "updateOperand", "(", "Fold", ",", "*", "TRI", ")", ")", "{"], "ground_truth": ["if", "(", "Fold", ".", "isReg", "(", ")", ")", "{"], "File": "SIFoldOperands16", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2540, "Length": 266, "Cover_Rate": 0.51953125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SrcOp", ",", "ShAmt", ")", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "ShOps", "[", "<NUM_LIT>", "]", ";", "ShOps", "[", "<NUM_LIT>", "]", "=", "ShAmt", ";", "ShOps", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "ShOps", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "ShOps", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "ShOps", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShAmt", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SrcOp", ",", "ShAmt", ")", ";"], "File": "X86ISelLowering114", "Func": "getTargetVShiftNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2541, "Length": 167, "Cover_Rate": 0.6349809885931559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgt_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "(", "__a", "[", "<NUM_LIT>", "]", ">", "__b", "[", "<NUM_LIT>", "]", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vcgt_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2542, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AGCAsmParser", "Func": "LLVMInitializeAGCAsmParser", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2543, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "else", "if", "(", "is64Bit", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "else", "if", "(", "isTargetCOFF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "else", "if", "(", "isTargetDarwin", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "if", "(", "isTargetELF", "(", ")", ")", "setPICStyle", "(", "PICStyles", "::", "GOT", ")", ";", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";"], "ground_truth": ["auto", "*", "RBI", "=", "new", "<ISA_LIT>RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";"], "File": "X86Subtarget58", "Func": "X86Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2544, "Length": 111, "Cover_Rate": 0.378839590443686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["static", "unsigned", "SubRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "createQTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2545, "Length": 23, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "__ev64_opaque__", "__ev_set_ufix32_fs_internal", "(", "__ev64_opaque__", "a", ",", "float", "b", ",", "uint32_t", "pos", ")", "{", "__ev64_opaque__", "v", ";", "float", "other", ";", "other", "=", "__ev_get_fs_internal", "(", "a", ",", "pos", "^", "<NUM_LIT>", ")", ";"], "ground_truth": ["v", "=", "__ev_create_ufix32_fs", "(", "b", ",", "b", ")", ";"], "File": "spe", "Func": "__ev_set_ufix32_fs_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2546, "Length": 41, "Cover_Rate": 0.7592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmlal_lane_s32", "(", "int64x2_t", "__a", ",", "int32x2_t", "__b", ",", "int32x2_t", "__c", ",", "const", "int", "__d", ")", "{", "return", "(", "int64x2_t", ")", "__builtin_neon_vqdmlal_lanev2si", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmlal_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2547, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "GEPInfo", ",", "<NUM_LIT>", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "MI", ",", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "<NUM_LIT>", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "None", ";"], "ground_truth": ["const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "<NUM_LIT>", "]", ";"], "File": "AMDGPUInstructionSelector19", "Func": "selectSmrdSgpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2548, "Length": 86, "Cover_Rate": 0.39631336405529954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "LowerADDSUBSAT", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "ExpandDIV_Windows", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ",", "Results", ")", ";", "case", "<STR_LIT>", ":", "ReplaceCMP_SWAP_64Results", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "return", "ReplaceLongIntrinsic", "(", "N", ",", "Results", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "lowerABS", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["LowerLOAD", "(", "N", ",", "Results", ",", "DAG", ")", ";"], "File": "ARMISelLowering100", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2549, "Length": 178, "Cover_Rate": 0.43414634146341463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "long", "long", "load_byte", "(", "void", "*", "skb", "__attribute__", "(", "(", "unused", ")", ")", ",", "unsigned", "long", "long", "off", ")", "{", "return", "__builtin_bpf_load_byte", "(", "off", ")", ";"], "ground_truth": ["}"], "File": "bpf-helpers", "Func": "load_byte", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 2550, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "long", "long", "sh_media_MPERM_W", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "int", "mn", ")", "{"], "ground_truth": ["typedef", "float", "v4hi", "__attribute__", "(", "(", "mode", "(", "V4HI", ")", ")", ")", ";"], "File": "ushmedia1", "Func": "sh_media_MPERM_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2551, "Length": 30, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ";"], "File": "PPCMCCodeEmitter1", "Func": "getAbsCondBrEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2552, "Length": 36, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "unsigned", "makePostOp", "(", "unsigned", "AluOp", ")", "{"], "ground_truth": ["assert", "(", "!", "isPreOp", "(", "AluOp", ")", "&&", "<STR_LIT>", ")", ";"], "File": "LanaiAluCode", "Func": "makePostOp", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2553, "Length": 20, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegInfo", "&", "RI", "=", "RegInfos", "[", "R", "]", ";", "LaneBitmask", "RCM", "=", "RI", ".", "RegClass", "?", "RI", ".", "RegClass", "->", "LaneMask", ":", "LaneBitmask", "::", "getAll", "(", ")", ";", "LaneBitmask", "M", "=", "TRI", ".", "reverseComposeSubRegIndexLaneMask", "(", "Idx", ",", "RR", ".", "Mask", ")", ";", "return", "RegisterRef", "(", "R", ",", "M", "&", "RCM", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "RDFRegisters", "Func": "mapTo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2554, "Length": 59, "Cover_Rate": 0.44029850746268656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableLeafProc", "&&", "isLeafProc", "(", "MF", ")", ")", "{", "SparcMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setLeafProc", "(", "true", ")", ";"], "ground_truth": ["remapRegsForLeafProc", "(", "MF", ")", ";"], "File": "WDC65816FrameLowering", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2555, "Length": 36, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "invert", "=", "invertFPCondCodeUser", "(", "(", "<STR_LIT>", ")", "CC", "->", "getSExtValue", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "(", "invert", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DL", ",", "True", ".", "getValueType", "(", ")", ",", "True", ",", "False", ",", "Cond", ")", ";"], "File": "MipsISelLowering133", "Func": "createCMovFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2556, "Length": 43, "Cover_Rate": 0.48863636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "Mode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Mode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Mode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMLoadStoreOptimizer53", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2557, "Length": 111, "Cover_Rate": 0.36156351791530944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "HasLEB128", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["if", "(", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "OpenBSD", "||", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "Bitrig", ")", "&&", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";"], "File": "X86MCAsmInfo13", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2558, "Length": 60, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "case", "<NUM_LIT>", ":", "align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "align", "=", "<NUM_LIT>", "<<", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "<NUM_LIT>", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "<NUM_LIT>", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "<NUM_LIT>", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "<NUM_LIT>", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLD4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2559, "Length": 409, "Cover_Rate": 0.6596774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxOps", ";", "if", "(", "PartialUnrollingThreshold", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "{", "MaxOps", "=", "PartialUnrollingThreshold", ";", "}", "else", "if", "(", "ST", "->", "isAtom", "(", ")", ")", "{", "MaxOps", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ST", "->", "hasFSGSBase", "(", ")", "&&", "ST", "->", "hasXOP", "(", ")", ")", "{", "MaxOps", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ST", "->", "hasFMA4", "(", ")", ")", "{", "return", ";", "}", "else", "if", "(", "ST", "->", "hasAVX", "(", ")", "||", "ST", "->", "hasSSE42", "(", ")", ")", "{", "MaxOps", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ST", "->", "hasSSSE3", "(", ")", ")", "{", "MaxOps", "=", "<NUM_LIT>", ";", "}", "else", "{", "return", ";", "}", "for", "(", "Loop", "::", "block_iterator", "I", "=", "L", "->", "block_begin", "(", ")", ",", "E", "=", "L", "->", "block_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BasicBlock", "*", "BB", "=", "*", "I", ";", "for", "(", "BasicBlock", "::", "iterator", "J", "=", "BB", "->", "begin", "(", ")", ",", "JE", "=", "BB", "->", "end", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "if", "(", "isa", "<", "CallInst", ">", "(", "J", ")", "||", "isa", "<", "InvokeInst", ">", "(", "J", ")", ")", "{"], "ground_truth": ["ImmutableCallSite", "CS", "(", "J", ")", ";"], "File": "X86TargetTransformInfo76", "Func": "getUnrollingPreferences", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2560, "Length": 198, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateCondCode", "(", "<STR_LIT>", "Code", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_CondCode", ",", "Ctx", ")", ";", "Op", "->", "CondCode", ".", "Code", "=", "Code", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "AArch64AsmParser1", "Func": "CreateCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2561, "Length": 61, "Cover_Rate": 0.953125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemOffset", "(", ")", "const", "{", "return", "isMem", "(", ")", "&&", "Mem", ".", "Update", "==", "None", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "isMemOffset", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2562, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SDImm", "=", "CurDAG", "->", "getTargetConstant", "(", "Inst", ".", "Imm", ",", "DL", ",", "XLenVT", ")", ";", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "SDImm", ")", ";", "else", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Inst", ".", "Opc", ",", "DL", ",", "XLenVT", ",", "SrcReg", ",", "SDImm", ")", ";", "SrcReg", "=", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ";", "}", "return", "Result", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG", "Func": "selectImm", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2563, "Length": 73, "Cover_Rate": 0.4899328859060403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddMI", "->", "setDesc", "(", "TII", "->", "get", "(", "(", "AddMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "AddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "DelaySlotFiller (2)", "Func": "combineRestoreADD", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2564, "Length": 44, "Cover_Rate": 0.3963963963963964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo (2)", "Func": "isConditionalALU32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2565, "Length": 105, "Cover_Rate": 0.3763440860215054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "getHeader", "(", ")", "const", "override", "{", "return", "Unit", "->", "getHeader", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblySortRegion", "Func": "getHeader", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2566, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmlal2v8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqdmlal_high_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2567, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "U", ":", "V", ".", "users", "(", ")", ")", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "if", "(", "hasVolatileAccess", "(", "I", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "TPCTools", "Func": "isVolatileVariable", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2568, "Length": 38, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "*", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "Init<ISA_LIT>MCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "AArch64MCTargetDesc18", "Func": "createAArch64MCSubtargetInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2569, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TARGET_SSE", "&&", "mode", "==", "TFmode", ")", "||", "(", "TARGET_80387", "&&", "mode", "==", "XFmode", ")", "||", "(", "(", "TARGET_80387", "||", "TARGET_SSE2", ")", "&&", "mode", "==", "DFmode", ")", "||", "(", "(", "TARGET_80387", "||", "TARGET_SSE", ")", "&&", "mode", "==", "SFmode", ")", ")", "units", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "break", ";", "case", "MODE_COMPLEX_FLOAT", ":", "if", "(", "(", "TARGET_SSE", "&&", "mode", "==", "TCmode", ")", "||", "(", "TARGET_80387", "&&", "mode", "==", "XCmode", ")", "||", "(", "(", "TARGET_80387", "||", "TARGET_SSE2", ")", "&&", "mode", "==", "DCmode", ")", "||", "(", "(", "TARGET_80387", "||", "TARGET_SSE", ")", "&&", "mode", "==", "SCmode", ")", ")", "units", "=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["break", ";"], "File": "i3864", "Func": "ix86_set_reg_reg_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2570, "Length": 105, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "{", "switch", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "bool", "TryFold", "=", "false", ";", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "TryFold", "=", "true", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "TryFold", "=", "true", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "}", "assert", "(", "RC", "&&", "<STR_LIT>", ")", ";", "if", "(", "TryFold", ")", "{", "unsigned", "NewVReg", "=", "<NUM_LIT>", ";", "unsigned", "FoldedOpc", "=", "canFoldIntoCSel", "(", "MRI", ",", "TrueReg", ",", "&", "NewVReg", ")", ";", "if", "(", "FoldedOpc", ")", "{", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "TrueReg", "=", "FalseReg", ";", "}", "else", "FoldedOpc", "=", "canFoldIntoCSel", "(", "MRI", ",", "FalseReg", ",", "&", "NewVReg", ")", ";", "if", "(", "FoldedOpc", ")", "{", "FalseReg", "=", "NewVReg", ";", "Opc", "=", "FoldedOpc", ";", "MRI", ".", "clearKillFlags", "(", "NewVReg", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64InstrInfo105", "Func": "insertSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2571, "Length": 373, "Cover_Rate": 0.47698209718670076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mmask_i64gather_ps", "(", "__m128", "__v1_old", ",", "__mmask8", "__mask", ",", "__m128i", "__index", ",", "float", "const", "*", "__addr", ",", "int", "__scale", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_gather3div4sf", "(", "(", "__v4sf", ")", "__v1_old", ",", "__addr", ",", "(", "__v2di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_mmask_i64gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2572, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'L'", ":", "case", "'H'", ":", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "true", ";", "Register", "RegNumber", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "RegNumber", ")", ")", "RegNumber", "=", "TRI", "->", "getSubReg", "(", "RegNumber", ",", "ExtraCode", "[", "<NUM_LIT>", "]", "==", "'L'", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "OS", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegNumber", ")", ";", "return", "false", ";", "}", "case", "'I'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "OS", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonAsmPrinter24", "Func": "PrintAsmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2573, "Length": 150, "Cover_Rate": 0.6637168141592921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "assert", "(", "MI", "->", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "Kind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_NOTOC", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "const", "Module", "*", "M", "=", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "(", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "!", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "(", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "!", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "is32BitELFABI", "(", ")", "&&", "isPositionIndependent", "(", ")", ")", "Kind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "const", "MCExpr", "*", "TlsRef", "=", "MCSymbolRefExpr", "::", "create", "(", "TlsGetAddr", ",", "Kind", ",", "OutContext", ")", ";", "if", "(", "Kind", "==", "MCSymbolRefExpr", "::", "VK_PLT", "&&", "Subtarget", "->", "isSecurePlt", "(", ")", "&&", "M", "->", "getPICLevel", "(", ")", "==", "PICLevel", "::", "BigPIC", ")", "TlsRef", "=", "MCBinaryExpr", "::", "createAdd", "(", "TlsRef", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "OutContext", ")", ",", "OutContext", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "GlobalValue", "*", "GValue", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "MOSymbol", "=", "getSymbol", "(", "GValue", ")", ";", "const", "MCExpr", "*", "SymVar", "=", "MCSymbolRefExpr", "::", "create", "(", "MOSymbol", ",", "VK", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "?", "Opcode", ":", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addExpr", "(", "TlsRef", ")", ".", "addExpr", "(", "SymVar", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter67", "Func": "EmitTlsCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2574, "Length": 341, "Cover_Rate": 0.8567839195979899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">", "createPowerPCMacroFusionDAGMutation", "(", ")", "{"], "ground_truth": ["return", "createMacroFusionDAGMutation", "(", "shouldScheduleAdjacent", ")", ";"], "File": "PPCMacroFusion", "Func": "createPowerPCMacroFusionDAGMutation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2575, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mov", "=", "gen_movdi", "(", "mem", ",", "reg", ")", ";", "rtx", "reg_note", "=", "gen_rtx_REG", "(", "DImode", ",", "regno_note", ")", ";", "rtx", "cfa_relative_addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "cfa", ",", "GEN_INT", "(", "cfa_offset", ")", ")", ";", "rtx", "cfa_relative_mem", "=", "gen_frame_mem", "(", "DImode", ",", "cfa_relative_addr", ")", ";", "rtx", "real", "=", "gen_rtx_SET", "(", "cfa_relative_mem", ",", "reg_note", ")", ";"], "ground_truth": ["add_reg_note", "(", "mov", ",", "REG_CFA_OFFSET", ",", "real", ")", ";"], "File": "tilegx", "Func": "frame_emit_store", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2576, "Length": 64, "Cover_Rate": 0.5765765765765766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GE", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "GEU", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LE", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LEU", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "PLUS", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "MINUS", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{"], "File": "m68k", "Func": "output_dbcc_and_branch", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2577, "Length": 90, "Cover_Rate": 0.4433497536945813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getInstrItineraryData", "(", ")", ";", "return", "new", "ScoreboardHazardRecognizer", "(", "II", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "CreateTargetHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2578, "Length": 23, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "canonicalizeBitSelect", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "peekThroughBitcasts", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "N1", "=", "peekThroughBitcasts", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "Subtarget", ".", "hasXOP", "(", ")", "||", "!", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "UndefElts0", ",", "UndefElts1", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits0", ",", "EltBits1", ";", "if", "(", "!", "getTargetConstantBitsFromNode", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "UndefElts0", ",", "EltBits0", ",", "false", ",", "false", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "getTargetConstantBitsFromNode", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "UndefElts1", ",", "EltBits1", ",", "false", ",", "false", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "EltBits0", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "UndefElts0", "[", "i", "]", "||", "UndefElts1", "[", "i", "]", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering129", "Func": "canonicalizeBitSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2579, "Length": 255, "Cover_Rate": 0.7103064066852368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_p8_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2580, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine32", "::", "<ISA_LIT>TargetMachine32", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetMachine11", "Func": "NVPTXTargetMachine32", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2581, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SuperReg", ")", ";", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", "+", "i", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", "+", "<NUM_LIT>", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectPostLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2582, "Length": 192, "Cover_Rate": 0.7836734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SubRegs", "=", "<NUM_LIT>", ";", "Spacing", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", "&&", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "BeginIdx", "=", "<STR_LIT>", ";", "SubRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "copyFromCPSR", "(", "MBB", ",", "I", ",", "DestReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "else", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "copyToCPSR", "(", "MBB", ",", "I", ",", "SrcReg", ",", "KillSrc", ",", "Subtarget", ")", ";", "return", ";", "}", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstrBuilder", "Mov", ";", "if", "(", "TRI", "->", "regsOverlap", "(", "SrcReg", ",", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", ")", ")", ")", "{", "BeginIdx", "=", "BeginIdx", "+", "(", "(", "SubRegs", "-", "<NUM_LIT>", ")", "*", "Spacing", ")", ";", "Spacing", "=", "-", "Spacing", ";", "}", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "DstRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "Dst", "=", "TRI", "->", "getSubReg", "(", "DestReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "unsigned", "Src", "=", "TRI", "->", "getSubReg", "(", "SrcReg", ",", "BeginIdx", "+", "i", "*", "Spacing", ")", ";", "assert", "(", "Dst", "&&", "Src", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "DstRegs", ".", "count", "(", "Src", ")", "&&", "<STR_LIT>", ")", ";", "DstRegs", ".", "insert", "(", "Dst", ")", ";", "Mov", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Mov", ".", "addReg", "(", "Src", ")", ";", "Mov", "=", "AddDefaultPred", "(", "Mov", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Mov", "=", "AddDefaultCC", "(", "Mov", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2583, "Length": 293, "Cover_Rate": 0.31813246471226925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "need_to_save", "(", "int", "regno", ")", "{", "if", "(", "fixed_regs", "[", "regno", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "FP_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", "&&", "(", "!", "cfun", "->", "machine", "->", "is_leaf", "||", "(", "regno", "==", "A0_REGNO", "&&", "m32c_function_needs_enter", "(", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "(", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", "||", "cfun", "->", "machine", "->", "is_interrupt", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32c", "Func": "need_to_save", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2584, "Length": 94, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "PrintMemReference", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "assert", "(", "isMem", "(", "*", "MI", ",", "OpNo", ")", "&&", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "Segment", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<STR_LIT>", ")", ";", "if", "(", "Segment", ".", "getReg", "(", ")", ")", "{"], "ground_truth": ["PrintModifiedOperand", "(", "MI", ",", "OpNo", "+", "<STR_LIT>", ",", "O", ",", "Modifier", ")", ";"], "File": "X86AsmPrinter (2)2", "Func": "PrintMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2585, "Length": 72, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "<NUM_LIT>", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "<NUM_LIT>", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "<NUM_LIT>", "]", ";", "Optional", "<", "int64_t", ">", "EncodedImm", "=", "<STR_LIT>", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "!", "EncodedImm", ")", "return", "None", ";", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector26", "Func": "selectSmrdImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2586, "Length": 97, "Cover_Rate": 0.6554054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Address", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Address", ",", "Offset", ")", ";", "return", "DAG", ".", "getStore", "(", "ChainIn", ",", "DL", ",", "Value", ",", "Address", ",", "MachinePointerInfo", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering3", "Func": "lowerMSAStoreIntr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2587, "Length": 38, "Cover_Rate": 0.34234234234234234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "IncomingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2588, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter12", "Func": "getJumpTargetOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2589, "Length": 93, "Cover_Rate": 0.9489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "R600InstPrinter", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2590, "Length": 16, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", ")", ";", "assert", "(", "Load", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Load", ")", ";", "}", "if", "(", "NumElts", "<=", "<NUM_LIT>", ")", "{", "unsigned", "NumBitsToLoad", "=", "<NUM_LIT>", ";", "MVT", "TypeToLoad", "=", "<STR_LIT>", "(", "NumBitsToLoad", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "TypeToLoad", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getMemOperand", "(", ")", ")", ";", "assert", "(", "Load", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumBitsToLoad", ")", ";", "SDValue", "BitVec", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "Load", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "dl", ",", "VT", ",", "BitVec", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "VT", ".", "getScalarType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "ExtVec", "=", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "dl", ",", "ExtVT", ",", "BitVec", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ExtVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";"], "File": "X86ISelLowering143", "Func": "LowerExtended1BitVectorLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2591, "Length": 277, "Cover_Rate": 0.3546734955185659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_rndscaleph512_mask_round", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_roundscale_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2592, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "UseGP", "&&", "GAOpc", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "Const", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ")", "{", "SDValue", "Addr", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Addr", ")", ")", "{", "if", "(", "GA", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "NewOff", "=", "GA", "->", "getOffset", "(", ")", "+", "(", "uint64_t", ")", "Const", "->", "getSExtValue", "(", ")", ";", "R", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "SDLoc", "(", "Const", ")", ",", "N", ".", "getValueType", "(", ")", ",", "NewOff", ")", ";", "return", "true", ";", "}", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "!", "UseGP", ")", "R", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG", "Func": "SelectGlobalAddress", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2593, "Length": 133, "Cover_Rate": 0.5362903225806451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "File": "P2MCCodeEmitter", "Func": "createP2MCCodeEmitter", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2594, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "<STR_LIT>", "OCC", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ",", "Pos", "=", "<NUM_LIT>", ";", "if", "(", "!", "restrictIT", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "Register", "NPredReg", ";", "<STR_LIT>", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "(", "NCC", "^", "CC", ")", "&", "<NUM_LIT>", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "<STR_LIT>", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";"], "ground_truth": ["--", "Pos", ";"], "File": "Thumb2ITBlockPass24", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2595, "Length": 290, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "CarryOut", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "CarryIn", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "if", "(", "Ty", "==", "S8", ")", "return", "true", ";", "auto", "Unmerge", "=", "Builder", ".", "buildUnmerge", "(", "S8", ",", "Src", ")", ";", "SmallVector", "<", "Register", ">", "Parts", ";", "SmallVector", "<", "Register", ">", "Defs", ";", "for", "(", "MachineOperand", "&", "SrcPart", ":", "unmergeDefs", "(", "Unmerge", ")", ")", "Defs", ".", "push_back", "(", "SrcPart", ".", "getReg", "(", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "reverse", "(", "Defs", ".", "begin", "(", ")", ",", "Defs", ".", "end", "(", ")", ")", ";", "Register", "Carry", "=", "CarryIn", ";", "for", "(", "const", "auto", "&", "I", ":", "enumerate", "(", "Defs", ")", ")", "{", "Parts", ".", "push_back", "(", "MRI", ".", "createGenericVirtualRegister", "(", "S8", ")", ")", ";", "Register", "NewCarry", "=", "I", ".", "index", "(", ")", "==", "Defs", ".", "size", "(", ")", "-", "<NUM_LIT>", "?", "CarryOut", ":", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ";", "Builder", ".", "buildInstr", "(", "MI", ".", "getOpcode", "(", ")", ",", "{", "Parts", ".", "back", "(", ")", ",", "NewCarry", "}", ",", "{", "I", ".", "value", "(", ")", ",", "Carry", "}", ")", ";", "Carry", "=", "NewCarry", ";", "}"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "reverse", "(", "Parts", ".", "begin", "(", ")", ",", "Parts", ".", "end", "(", ")", ")", ";"], "File": "MOSLegalizerInfo", "Func": "legalizeLshrEShlE", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2596, "Length": 267, "Cover_Rate": 0.7807017543859649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "ret", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ret", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ret", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ret", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ret", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ret", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ret", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "ret", "=", "<NUM_LIT>", ";", "break", ";"], "File": "TPCUnHardwareLoops", "Func": "getSPnumber", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2597, "Length": 72, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSystemPStateFieldWithImm0_1", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isSysReg", "(", ")", ")", "return", "false", ";"], "File": "AArch64AsmParser (2)2", "Func": "isSystemPStateFieldWithImm0_1", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2598, "Length": 16, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AIXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "MAI", "->", "usesDwarfFileAndLocDirectives", "(", ")", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ")", "OutStreamer", "->", "doFinalizationAtSectionEnd", "(", "OutStreamer", "->", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getTextSection", "(", ")", ")", ";", "for", "(", "MCSymbol", "*", "Sym", ":", "ExtSymSDNodeSymbols", ")", "OutStreamer", "->", "emitSymbolAttribute", "(", "Sym", ",", "MCSA_Extern", ")", ";", "return", "<ISA_LIT>AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter (2)3", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2599, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "SparcSubtarget11", "Func": "getDataLayout", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2600, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "Idx", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "EVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "EVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering191", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2601, "Length": 313, "Cover_Rate": 0.44971264367816094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VY", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ".", "VTs", "[", "<NUM_LIT>", "]", ",", "{", "X", ",", "Y", "}", ")", ";", "SDValue", "Ov", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Op", ",", "getZero", "(", "dl", ",", "ty", "(", "Op", ")", ",", "DAG", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Op", ",", "Ov", "}", ",", "dl", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ".", "VTs", "[", "<NUM_LIT>", "]", ",", "{", "X", ",", "Y", "}", ")", ";", "SDValue", "Ov", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "ty", "(", "Op", ")", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Op", ",", "Ov", "}", ",", "dl", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonISelLowering100", "Func": "LowerUAddSubO", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2602, "Length": 165, "Cover_Rate": 0.5188679245283019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_slli_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psllwi128_mask", "(", "(", "__v8hi", ")", "__A", ",", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_slli_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2603, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "DLXRegisterInfo", "Func": "hasBasePointer", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2604, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFloat", "&&", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "bool", "is64bit", "=", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel56", "Func": "SelectBinaryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2605, "Length": 178, "Cover_Rate": 0.6819923371647509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "QII", "->", "isPostIncrement", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "DefRegsSet", ";", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "MI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "if", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isDef", "(", ")", ")", "{", "DefRegsSet", "[", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", "]", "=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "opNum", "=", "<NUM_LIT>", ";", "opNum", "<", "MI", "->", "getNumOperands", "(", ")", ";", "opNum", "++", ")", "if", "(", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", ")", ".", "isUse", "(", ")", ")", "{", "if", "(", "DefRegsSet", "[", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getReg", "(", ")", "]", ")", "{", "return", "MI", "->", "getOperand", "(", "opNum", ")", ";", "}", "}", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "mayLoad", "(", ")", ")", "{", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonVLIWPacketizer", "Func": "GetPostIncrementOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2606, "Length": 219, "Cover_Rate": 0.8725099601593626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", "->", "shouldEmitPCReloc", "(", "GV", ")", ")", "{", "buildPCRelGlobalAddress", "(", "DstReg", ",", "Ty", ",", "B", ",", "GV", ",", "<NUM_LIT>", ",", "<ISA_LIT>InstrInfo", "::", "MO_REL32", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "LLT", "PtrTy", "=", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ";", "Register", "GOTAddr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MachineMemOperand", "*", "GOTMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "buildPCRelGlobalAddress", "(", "GOTAddr", ",", "PtrTy", ",", "B", ",", "GV", ",", "<NUM_LIT>", ",", "<ISA_LIT>InstrInfo", "::", "MO_GOTPCREL32", ")", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "Load", "=", "B", ".", "buildLoad", "(", "PtrTy", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";", "B", ".", "buildExtract", "(", "DstReg", ",", "Load", ",", "<NUM_LIT>", ")", ";", "}", "else", "B", ".", "buildLoad", "(", "DstReg", ",", "GOTAddr", ",", "*", "GOTMMO", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2607, "Length": 167, "Cover_Rate": 0.36542669584245074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "NEONShuffleTbl", ",", "array_lengthof", "(", "NEONShuffleTbl", ")", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "ARMTargetTransformInfo", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2608, "Length": 137, "Cover_Rate": 0.6116071428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "HARD_FRAME_POINTER_REGNUM", "&&", "frame_pointer_needed", ")", "return", "true", ";", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", "&&", "return_addr_reg_needed_p", "(", "leaf_function", ")", ")", "return", "true", ";", "if", "(", "got_register_rtx", "&&", "regno", "==", "REGNO", "(", "got_register_rtx", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "crtl", "->", "accesses_prior_frames", "&&", "(", "regno", "==", "HARD_FRAME_POINTER_REGNUM", "||", "regno", "==", "RETURN_ADDR_REGNUM", ")", ")", "return", "true", ";"], "File": "sparc", "Func": "save_local_or_in_reg_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2609, "Length": 58, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PreserveDIType", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "<ISA_LIT>PreserveDITypeImpl", "(", "F", ")", ";"], "File": "BPFPreserveDIType", "Func": "runOnFunction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2610, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LHSReg", "&&", "RHSReg", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LHSReg", "!=", "<STR_LIT>", "&&", "LHSReg", "!=", "<STR_LIT>", "&&", "RHSReg", "!=", "<STR_LIT>", "&&", "RHSReg", "!=", "<STR_LIT>", ")", ";", "if", "(", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ShiftImm", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "Is64Bit", "=", "RetVT", "==", "<STR_LIT>", ";", "unsigned", "Opc", "=", "OpcTable", "[", "SetFlags", "]", "[", "UseAdd", "]", "[", "Is64Bit", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "SetFlags", ")", "RC", "=", "Is64Bit", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "else", "RC", "=", "Is64Bit", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "ResultReg", ";", "if", "(", "WantResult", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "else", "ResultReg", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opc", ")", ";"], "ground_truth": ["LHSReg", "=", "constrainOperandRegClass", "(", "II", ",", "LHSReg", ",", "II", ".", "getNumDefs", "(", ")", ")", ";"], "File": "AArch64FastISel10", "Func": "emitAddSub_rx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2611, "Length": 196, "Cover_Rate": 0.5681159420289855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlaq_n_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "uint8_t", "__c", ")", "{", "return", "__builtin_mve_vmlaq_n_uv16qi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2612, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Result", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "HexagonMCInstrInfo", "Func": "createBundle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2613, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LOOPi", "=", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "I", ":", "PreHeader", ".", "instrs", "(", ")", ")", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "LOOPi", ")", "return", "&", "I", ";"], "File": "PPCInstrInfo115", "Func": "findLoopInstr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2614, "Length": 41, "Cover_Rate": 0.6721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_cvttss2si64", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cvttss_si64x", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2615, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmple_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2616, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isValidMsgStream", "(", "int64_t", "MsgId", ",", "int64_t", "OpId", ",", "int64_t", "StreamId", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "Strict", ")", "{", "assert", "(", "isValidMsgOp", "(", "MsgId", ",", "OpId", ",", "STI", ",", "Strict", ")", ")", ";", "if", "(", "!", "Strict", ")", "return", "<NUM_LIT>", "<=", "StreamId", "&&", "isUInt", "<", "STREAM_ID_WIDTH_", ">", "(", "StreamId", ")", ";", "if", "(", "!", "isGFX11Plus", "(", "STI", ")", ")", "{", "switch", "(", "MsgId", ")", "{", "case", "ID_GS_PreGFX11", ":", "return", "STREAM_ID_FIRST_", "<=", "StreamId", "&&", "StreamId", "<", "STREAM_ID_LAST_", ";"], "ground_truth": ["case", "ID_GS_DONE_PreGFX11", ":"], "File": "AMDGPUBaseInfo37", "Func": "isValidMsgStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2617, "Length": 82, "Cover_Rate": 0.7256637168141593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LABEL_P", "(", "insn", ")", "&&", "(", "LABEL_PRESERVE_P", "(", "insn", ")", "||", "bb", "->", "flags", "&", "BB_NON_LOCAL_GOTO_TARGET", ")", ")", "{", "bti_insn", "=", "aarch_gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "insn", ")", ";", "continue", ";", "}", "if", "(", "JUMP_P", "(", "insn", ")", ")", "{", "rtx_jump_table_data", "*", "table", ";", "if", "(", "tablejump_p", "(", "insn", ",", "NULL", ",", "&", "table", ")", ")", "{", "rtvec", "vec", "=", "table", "->", "get_labels", "(", ")", ";", "int", "j", ";", "rtx_insn", "*", "label", ";", "for", "(", "j", "=", "GET_NUM_ELEM", "(", "vec", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "--", "j", ")", "{", "label", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "XEXP", "(", "RTVEC_ELT", "(", "vec", ",", "j", ")", ",", "<NUM_LIT>", ")", ")", ";", "rtx_insn", "*", "next", "=", "next_nonnote_nondebug_insn", "(", "label", ")", ";", "if", "(", "aarch_bti_j_insn_p", "(", "next", ")", ")", "continue", ";", "bti_insn", "=", "aarch_gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "label", ")", ";", "}", "}", "}", "if", "(", "CALL_P", "(", "insn", ")", "&&", "(", "find_reg_note", "(", "insn", ",", "REG_SETJMP", ",", "NULL", ")", ")", ")", "{", "bti_insn", "=", "aarch_gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "insn", ")", ";", "continue", ";", "}", "}", "}", "if", "(", "!", "cgraph_node", "::", "get", "(", "cfun", "->", "decl", ")", "->", "only_called_directly_p", "(", ")", ")", "{", "bb", "=", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "next_bb", ";", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "if", "(", "!", "aarch_pac_insn_p", "(", "get_first_nonnote_insn", "(", ")", ")", ")", "{"], "ground_truth": ["bti_insn", "=", "aarch_gen_bti_c", "(", ")", ";"], "File": "aarch-bti-insert", "Func": "rest_of_insert_bti", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2618, "Length": 239, "Cover_Rate": 0.7515723270440252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>TLSDynamicCallPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCTLSDynamicCall", "Func": "PPCTLSDynamicCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2619, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isRegMask", "(", ")", ")", "{", "const", "uint32_t", "*", "RegMask", "=", "MO", ".", "getRegMask", "(", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "<STR_LIT>", ")", "handleRegMaskClobber", "(", "RegMask", ",", "Reg", ",", "LOHInfos", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "<STR_LIT>", ")", "handleRegMaskClobber", "(", "RegMask", ",", "Reg", ",", "LOHInfos", ")", ";", "continue", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "int", "Idx", "=", "mapRegToGPRIndex", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "continue", ";", "handleClobber", "(", "LOHInfos", "[", "Idx", "]", ")", ";", "}", "SmallSet", "<", "int", ",", "<NUM_LIT>", ">", "UsesSeen", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "readsReg", "(", ")", ")", "continue", ";", "int", "Idx", "=", "mapRegToGPRIndex", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "UsesSeen", ".", "count", "(", "Idx", ")", ")", "{"], "ground_truth": ["handleUse", "(", "MI", ",", "MO", ",", "LOHInfos", "[", "Idx", "]", ")", ";"], "File": "AArch64CollectLOH11", "Func": "handleNormalInst", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2620, "Length": 185, "Cover_Rate": 0.8149779735682819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "v9_form", ")", "rval", "=", "<STR_LIT>", ";", "else", "rval", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "emit_nop", ")", "rval", "=", "<STR_LIT>", ";", "else", "rval", "=", "<STR_LIT>", ";", "}", "return", "rval", ";", "}", "if", "(", "v9_form", ")", "strcpy", "(", "string", ",", "<STR_LIT>", ")", ";", "else", "strcpy", "(", "string", ",", "<STR_LIT>", ")", ";", "p", "=", "strchr", "(", "string", ",", "'\\0'", ")", ";", "*", "p", "++", "=", "'%'", ";", "*", "p", "++", "=", "'l'", ";", "*", "p", "++", "=", "'0'", ";", "*", "p", "++", "=", "'%'", ";", "*", "p", "++", "=", "'('", ";", "*", "p", "=", "'\\0'", ";"], "ground_truth": ["return", "string", ";"], "File": "sparc4", "Func": "output_ubranch", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2621, "Length": 100, "Cover_Rate": 0.4484304932735426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":"], "ground_truth": ["<ISA_LIT>Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "File": "AMDGPUSubtarget10", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2622, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "saved_size", ">", "<NUM_LIT>", ")", "{", "floats_offset", "+=", "saved_size", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "IP_REGNUM", ",", "FP_REGNUM", ",", "floats_offset", "-", "vfp_offset", ")", ";", "}", "start_reg", "=", "FIRST_VFP_REGNUM", ";", "for", "(", "reg", "=", "FIRST_VFP_REGNUM", ";", "reg", "<", "LAST_VFP_REGNUM", ";", "reg", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "!", "regs_ever_live", "[", "reg", "]", "||", "call_used_regs", "[", "reg", "]", ")", "&&", "(", "!", "regs_ever_live", "[", "reg", "+", "<NUM_LIT>", "]", "||", "call_used_regs", "[", "reg", "+", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "start_reg", "!=", "reg", ")", "arm_output_fldmx", "(", "f", ",", "IP_REGNUM", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "start_reg", "=", "reg", "+", "<NUM_LIT>", ";", "}", "}", "if", "(", "start_reg", "!=", "reg", ")", "arm_output_fldmx", "(", "f", ",", "IP_REGNUM", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_IWMMXT", ")", "{", "lrm_count", "+=", "(", "lrm_count", "%", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "reg", "=", "LAST_IWMMXT_REGNUM", ";", "reg", ">=", "FIRST_IWMMXT_REGNUM", ";", "reg", "--", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg", ",", "FP_REGNUM", ",", "lrm_count", "*", "<NUM_LIT>", ")", ";", "lrm_count", "+=", "<NUM_LIT>", ";", "}", "}", "gcc_assert", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "IP_REGNUM", ")", ")", ";", "saved_regs_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "IP_REGNUM", ")", ";", "saved_regs_mask", "|=", "(", "<NUM_LIT>", "<<", "SP_REGNUM", ")", ";", "if", "(", "really_return", "&&", "ARM_FUNC_TYPE", "(", "func_type", ")", "==", "ARM_FT_NORMAL", "&&", "!", "current_function_calls_eh_return", ")", "saved_regs_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "else", "saved_regs_mask", "&=", "~", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";", "if", "(", "offsets", "->", "outgoing_args", "!=", "(", "<NUM_LIT>", "+", "(", "int", ")", "bit_count", "(", "saved_regs_mask", ")", ")", "||", "current_function_calls_alloca", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "SP_REGNUM", ",", "FP_REGNUM", ",", "<NUM_LIT>", "*", "bit_count", "(", "saved_regs_mask", ")", ")", ";", "print_multi_reg", "(", "f", ",", "<STR_LIT>", ",", "SP_REGNUM", ",", "saved_regs_mask", ")", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "print_multi_reg", "(", "f", ",", "<STR_LIT>", ",", "SP_REGNUM", ",", "<NUM_LIT>", "<<", "IP_REGNUM", ")", ";", "}", "else", "{", "if", "(", "offsets", "->", "outgoing_args", "!=", "offsets", "->", "saved_regs", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "stack_pointer_rtx", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ")", ";", "output_add_immediate", "(", "operands", ")", ";", "}", "if", "(", "arm_fpu_arch", "==", "FPUTYPE_FPA_EMU2", ")", "{", "for", "(", "reg", "=", "FIRST_FPA_REGNUM", ";", "reg", "<=", "LAST_FPA_REGNUM", ";", "reg", "++", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg", ",", "SP_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "arm_output_epilogue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2623, "Length": 434, "Cover_Rate": 0.30977872947894364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "MFI", "->", "CreateFixedObject", "(", "-", "TailCallReturnAddrDelta", ",", "(", "-", "<NUM_LIT>", "*", "SlotSize", ")", "+", "TailCallReturnAddrDelta", ",", "true", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "assert", "(", "(", "TailCallReturnAddrDelta", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "File": "X86FrameInfo", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2624, "Length": 62, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ";", "const", "TargetRegisterClass", "*", "DefinedRC", "=", "OpInfo", ".", "RegClass", "!=", "-", "<NUM_LIT>", "?", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ":", "nullptr", ";", "if", "(", "!", "MO", ")", "MO", "=", "&", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "isVALU", "(", "*", "MI", ")", "&&", "usesConstantBus", "(", "MRI", ",", "*", "MO", ",", "DefinedRC", "->", "getSize", "(", ")", ")", ")", "{", "unsigned", "SGPRUsed", "=", "MO", "->", "isReg", "(", ")", "?", "MO", "->", "getReg", "(", ")", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "!=", "SGPRUsed", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "getOpSize", "(", "*", "MI", ",", "i", ")", ")", ")", "{", "return", "false", ";", "}", "}", "}"], "ground_truth": ["if", "(", "MO", "->", "isReg", "(", ")", ")", "{"], "File": "SIInstrInfo30", "Func": "isOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2625, "Length": 197, "Cover_Rate": 0.5726744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "PerformORCombine_i1", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "==", "<NUM_LIT>", "||", "SplatBitSize", "==", "<NUM_LIT>", "||", "SplatBitSize", "==", "<NUM_LIT>", "||", "SplatBitSize", "==", "<NUM_LIT>", ")", "{", "EVT", "VorrVT", ";", "SDValue", "Val", "=", "isVMOVModifiedImm", "(", "SplatBits", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "dl", ",", "VorrVT", ",", "VT", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VorrVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Vorr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VorrVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vorr", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "false", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformORCombineToSMULWBT", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "isVector", "(", ")", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "APInt", "SplatBits0", ",", "SplatBits1", ";", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BVN0", "&&", "BVN0", "->", "isConstantSplat", "(", "SplatBits0", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "BVN1", "&&", "BVN1", "->", "isConstantSplat", "(", "SplatBits1", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", "&&", "!", "HasAnyUndefs", ")", "{", "if", "(", "SplatBits0", ".", "getBitWidth", "(", ")", "==", "SplatBits1", ".", "getBitWidth", "(", ")", "&&", "SplatBits0", "==", "~", "SplatBits1", ")", "{", "EVT", "CanonicalVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CanonicalVT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Result", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2626, "Length": 504, "Cover_Rate": 0.7718223583460949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";"], "ground_truth": ["CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "CanLowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2627, "Length": 22, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Use", ".", "getParent", "(", ")", "==", "SourceRegion", ".", "BranchBlock", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "SourceRegion", ".", "MustMoveDown", "=", "true", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "SourceRegion", ".", "BranchBlock", "->", "getFirstNonPHI", "(", ")", ",", "E", "=", "SourceRegion", ".", "BranchBlock", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "canMoveToBeginning", "(", "*", "I", ",", "*", "SourceRegion", ".", "BranchTargetBlock", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", ")", ";", "SourceRegion", ".", "MustMoveUp", "=", "true", ";", "}", "if", "(", "!", "canMoveToEnd", "(", "*", "I", ",", "*", "TargetRegion", ".", "BranchBlock", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", ")", ";", "SourceRegion", ".", "MustMoveDown", "=", "true", ";"], "ground_truth": ["}"], "File": "PPCBranchCoalescing12", "Func": "canMerge", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2628, "Length": 142, "Cover_Rate": 0.4879725085910653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";", "LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "ChangeSection", "(", "Section", ",", "Subsection", ")", ";"], "File": "AArch64ELFStreamer14", "Func": "ChangeSection", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2629, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ResNode", ";", "SDValue", "HiPart", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "bool", "IsPIC", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "unsigned", "char", "OpFlag", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "OpFlag", ")", ";", "if", "(", "!", "IsPIC", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "JTI", "}", ";", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "HiPart", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "JTI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ")", ";", "ResNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "HiPart", ",", "Lo", ")", ";", "return", "ResNode", ";"], "ground_truth": ["}"], "File": "MipsISelLowering36", "Func": "LowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2630, "Length": 184, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "OpFlagHi", "=", "<STR_LIT>", ";", "uint8_t", "OpFlagLo", "=", "<STR_LIT>", ";", "SDValue", "Hi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "Offset", ",", "OpFlagHi", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "Offset", ",", "OpFlagLo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "Lo", ")", ";"], "File": "LanaiISelLowering10", "Func": "LowerGlobalAddress", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2631, "Length": 106, "Cover_Rate": 0.35570469798657717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCK_ImmS16", ":"], "ground_truth": ["if", "(", "AsmOp", "->", "isImm", "(", ")", ")", "return", "Match_ImmediateTooLarge", ";"], "File": "VideocoreAsmParser", "Func": "validateTargetOperandClass", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2632, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasStdExtD", "(", ")", ")", "return", "Subtarget", ".", "hasCheri", "(", ")", "?", "CSR_XLEN_CLEN_F64_Interrupt_SaveList", ":", "CSR_XLEN_F64_Interrupt_SaveList", ";", "if", "(", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "return", "Subtarget", ".", "hasCheri", "(", ")", "?", "CSR_XLEN_CLEN_F32_Interrupt_SaveList", ":", "CSR_XLEN_F32_Interrupt_SaveList", ";", "return", "Subtarget", ".", "hasCheri", "(", ")", "?", "CSR_XLEN_CLEN_Interrupt_SaveList", ":", "CSR_Interrupt_SaveList", ";", "}", "switch", "(", "Subtarget", ".", "getTargetABI", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_ILP32_LP64_SaveList", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "CSR_IL32PC64_L64PC128_SaveList", ";"], "File": "RISCVRegisterInfo17", "Func": "getCalleeSavedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2633, "Length": 84, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo20", "Func": "isAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2634, "Length": 53, "Cover_Rate": 0.8688524590163934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttps_epu64", "(", "__m128", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_cvttps2uqq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_cvttps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2635, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fnmadd_round_ss", "(", "__m128", "__W", ",", "__m128", "__A", ",", "__m128", "__B", ",", "__mmask8", "__U", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3_mask3", "(", "(", "__v4sf", ")", "__W", ",", "-", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask3_fnmadd_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2636, "Length": 62, "Cover_Rate": 0.9841269841269841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "estimated_poly_value", "(", "BITS_PER_SVE_VECTOR", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch641", "Func": "aarch64_estimated_sve_vq", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2637, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot90_x_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcaddq_rot90_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2638, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "ARMISelDAGToDAG57", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2639, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "if", "(", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}", "}", "if", "(", "const", "NamedMDNode", "*", "Named", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "for", "(", "const", "Metadata", "*", "MD", ":", "Named", "->", "operands", "(", ")", ")", "{", "const", "MDTuple", "*", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "MD", ")", ";", "if", "(", "!", "Tuple", "||", "Tuple", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "const", "MDString", "*", "Name", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "*", "Contents", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Name", "||", "!", "Contents", ")", "continue", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "std", "::", "string", "SectionName", "=", "(", "<STR_LIT>", "+", "Name", "->", "getString", "(", ")", ")", ".", "str", "(", ")", ";", "MCSectionWasm", "*", "mySection", "=", "OutContext", ".", "getWasmSection", "(", "SectionName", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "SwitchSection", "(", "mySection", ")", ";"], "File": "WebAssemblyAsmPrinter4", "Func": "EmitEndOfAsmFile", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2640, "Length": 222, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ModuleInfo", "::", "processModule", "(", "const", "Module", "*", "M", ",", "const", "<ISA_LIT>TargetMachine", "*", "mTM", ")", "{"], "ground_truth": ["mSTM", "=", "mTM", "->", "getSubtargetImpl", "(", ")", ";"], "File": "HSAILModuleInfo", "Func": "processModule", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2641, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfmaddsubpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "-", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_fmsubadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2642, "Length": 32, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Subtarget", "::", "getImplicitArgNumBytes", "(", "const", "Function", "&", "F", ")", "const", "{", "assert", "(", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "isMesaKernel", "(", "F", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "NBytes", "=", "(", "<STR_LIT>", "(", ")", ">=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "F", ",", "<STR_LIT>", ",", "NBytes", ")", ";"], "File": "AMDGPUSubtarget57", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2643, "Length": 71, "Cover_Rate": 0.9102564102564102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "getPairHigh", "(", "DestReg", ")", ")", ".", "addReg", "(", "getPairHigh", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "getPairLow", "(", "DestReg", ")", ")", ".", "addReg", "(", "getPairLow", "(", "SrcReg", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "getPairHigh", "(", "DestReg", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "getPairLow", "(", "DestReg", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "Z80InstrInfo (3)", "Func": "copyPhysReg", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2644, "Length": 105, "Cover_Rate": 0.49065420560747663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabal_u32", "(", "uint64x2_t", "a", ",", "uint32x2_t", "b", ",", "uint32x2_t", "c", ")", "{", "uint64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vabal_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2645, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Offset", "==", "-", "<NUM_LIT>", "*", "(", "int", ")", "NumRegs", "+", "<NUM_LIT>", "&&", "haveIBAndDA", ")", "Mode", "=", "<STR_LIT>", ";", "else", "if", "(", "Offset", "==", "-", "<NUM_LIT>", "*", "(", "int", ")", "NumRegs", "&&", "isNotVFP", ")", "Mode", "=", "<STR_LIT>", ";", "else", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "getLoadStoreMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ")", "return", "false", ";", "if", "(", "NumRegs", "<=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NewBase", ";", "if", "(", "isi32Load", "(", "Opcode", ")", ")", "NewBase", "=", "Regs", "[", "NumRegs", "-", "<NUM_LIT>", "]", ".", "first", ";", "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "BaseOpc", "=", "!", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Offset", "=", "-", "Offset", ";", "}", "int", "ImmedOffset", "=", "isThumb2", "?", "<STR_LIT>", "(", "Offset", ")", ":", "<STR_LIT>", "(", "Offset", ")", ";", "if", "(", "ImmedOffset", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "BaseOpc", ")", ",", "NewBase", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMLoadStoreOptimizer11", "Func": "MergeOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2646, "Length": 212, "Cover_Rate": 0.4407484407484408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Shuffle", ")", "{", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "Shuffle", "||", "(", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Op", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "int", "Index", "=", "<NUM_LIT>", ",", "MaskEnd", "=", "<NUM_LIT>", "<<", "i", ";", "Index", "<", "MaskEnd", ";", "++", "Index", ")", "if", "(", "Shuffle", "->", "getMaskElt", "(", "Index", ")", "!=", "MaskEnd", "+", "Index", ")", "return", "SDValue", "(", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "X86ISelLowering10", "Func": "matchBinOpReduction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2647, "Length": 110, "Cover_Rate": 0.4661016949152542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "TrackedLR", "=", "LiveRegs", ";", "if", "(", "!", "isEqual", "(", "LISLR", ",", "TrackedLR", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ";", "printLivesAt", "(", "<ISA_LIT>", ",", "LIS", ",", "*", "MRI", ")", ";"], "ground_truth": ["reportMismatch", "(", "LISLR", ",", "TrackedLR", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ";"], "File": "GCNRegPressure", "Func": "isValid", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2648, "Length": 48, "Cover_Rate": 0.3221476510067114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "TLCS900AsmPrinter", "Func": "LLVMInitializeTLCS900AsmPrinter", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2649, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtps2qq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_cvtps_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2650, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitGPRel32Value", "(", "Value", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "parseDirectiveGpWord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2651, "Length": 50, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";"], "File": "NVPTXRegisterInfo1", "Func": "eliminateFrameIndex", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2652, "Length": 41, "Cover_Rate": 0.328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getMatchingLoType", "(", "Asm", ",", "First", ")", "!=", "ELF", "::", "R_MIPS_NONE", "&&", "getMatchingLoType", "(", "Asm", ",", "First", ")", "==", "Second", ".", "Type", "&&", "First", ".", "Symbol", "&&", "First", ".", "Symbol", "==", "Second", ".", "Symbol", ";"], "ground_truth": ["}"], "File": "MipsELFObjectWriter10", "Func": "areMatchingHiAndLo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2653, "Length": 36, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "ind", ";", "if", "(", "strict", "&&", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "arg_pointer_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "virtual_incoming_args_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "virtual_outgoing_args_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "virtual_stack_dynamic_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "virtual_stack_vars_rtx", ",", "op", ")", ")", ")", "return", "FALSE", ";", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "FALSE", ";", "ind", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "reload_completed", "&&", "(", "GET_CODE", "(", "ind", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "ind", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "TRUE", ";", "if", "(", "REG_P", "(", "ind", ")", ")", "return", "arm_address_register_rtx_p", "(", "ind", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "type", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "POST_INC", ")", "||", "(", "type", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "PRE_DEC", ")", ")", "return", "arm_address_register_rtx_p", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "POST_MODIFY", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "REG_MODE_OK_FOR_BASE_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", ">", "-", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "<", "(", "VALID_NEON_QREG_MODE", "(", "GET_MODE", "(", "op", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TRUE", ";", "return", "FALSE", ";"], "ground_truth": ["}"], "File": "arm5", "Func": "neon_vector_mem_operand", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2654, "Length": 356, "Cover_Rate": 0.964769647696477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "count", "!=", "<NUM_LIT>", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "LINK_POINTER_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "v850", "Func": "v850_return_addr", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2655, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", ";", "bool", "Result", "=", "true", ";", "while", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "LParen", ")", "Parser", ".", "Lex", "(", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "MipsAsmParser19", "Func": "parseMemOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2656, "Length": 49, "Cover_Rate": 0.30246913580246915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "const", "char", "*", "getAMSubModeAltStr", "(", "AMSubMode", "Mode", ",", "bool", "isLD", ")", "{", "switch", "(", "Mode", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "isLD", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAMSubModeAltStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2657, "Length": 69, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "<NUM_LIT>", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_cmpgt_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2658, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "?", "Offset", ":", "-", "Offset", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "decodeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2659, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "isLRStoreRequired", "(", ")", ")", "return", "Op", ";", "unsigned", "NumOps", "=", "Op", ".", "getNumOperands", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "--", "NumOps", ";", "for", "(", "unsigned", "i", "=", "InlineAsm", "::", "Op_FirstOperand", ";", "i", "!=", "NumOps", ";", ")", "{", "unsigned", "Flags", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "i", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "++", "i", ";", "switch", "(", "InlineAsm", "::", "getKind", "(", "Flags", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Kind_RegUse", ":", "case", "InlineAsm", "::", "Kind_Imm", ":", "case", "InlineAsm", "::", "Kind_Mem", ":", "i", "+=", "NumVals", ";", "break", ";", "case", "InlineAsm", "::", "Kind_Clobber", ":", "case", "InlineAsm", "::", "Kind_RegDef", ":", "case", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ":", "{", "for", "(", ";", "NumVals", ";", "--", "NumVals", ",", "++", "i", ")", "{"], "ground_truth": ["Register", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", ".", "getOperand", "(", "i", ")", ")", "->", "getReg", "(", ")", ";"], "File": "PPCISelLowering109", "Func": "LowerINLINEASM", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2660, "Length": 174, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitNote", "(", "ElfNote", "::", "NoteNameV2", ",", "DescSZ", ",", "ELF", "::", "NT_AMD_<ISA_LIT>_ISA", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitLabel", "(", "DescBegin", ")", ";", "OS", ".", "EmitBytes", "(", "IsaVersionString", ")", ";"], "ground_truth": ["OS", ".", "EmitLabel", "(", "DescEnd", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "EmitISAVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2661, "Length": 42, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Module", "*", "M", "=", "GV", "->", "getParent", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "if", "(", "!", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "if", "(", "hasNonInstructionUse", "(", "GV", ")", "||", "!", "GV", "->", "getType", "(", ")", "->", "isSized", "(", ")", "||", "isZeroLengthArray", "(", "GV", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArrayType", "*", "NewType", "=", "createLoweredType", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "Constant", "*", "NewInitializer", "=", "createLoweredInitializer", "(", "NewType", ",", "GV", "->", "getInitializer", "(", ")", ")", ";", "GlobalVariable", "*", "NewGV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "NewType", ",", "GV", "->", "isConstant", "(", ")", ",", "GV", "->", "getLinkage", "(", ")", ",", "NewInitializer", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "GlobalVariable", "::", "NotThreadLocal", ",", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", ",", "GV", "->", "isExternallyInitialized", "(", ")", ")", ";", "SmallVector", "<", "User", "*", ",", "<NUM_LIT>", ">", "Users", "(", "GV", "->", "use_begin", "(", ")", ",", "GV", "->", "use_end", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Users", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "User", "*", "U", "=", "Users", "[", "I", "]", ";", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "U", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "Function", "*", "GetID", "=", "<STR_LIT>", "(", "GV", "->", "getParent", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Value", "*", "ThreadID", "=", "Builder", ".", "CreateCall", "(", "GetID", ")", ";"], "File": "XCoreLowerThreadLocal28", "Func": "lowerGlobal", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2662, "Length": 245, "Cover_Rate": 0.7379518072289156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "Start", ",", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "LRDef", ")", ";", "InsertBB", "=", "LRDef", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "<STR_LIT>", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", ";", "auto", "TryAdjustInsertionPoint", "=", "[", "]", "(", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineInstr", "*", "Start", ",", "ReachingDefAnalysis", "&", "RDA", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "FirstNonTerminator", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "unsigned", "CountReg", "=", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstNonTerminator", "==", "MBB", "->", "end", "(", ")", ")", "{"], "ground_truth": ["if", "(", "RDA", ".", "isReachingDefLiveOut", "(", "Start", ",", "CountReg", ")", "&&", "RDA", ".", "isReachingDefLiveOut", "(", "Start", ",", "<STR_LIT>", ")", ")", "InsertPt", "=", "FirstNonTerminator", ";"], "File": "ARMLowOverheadLoops30", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2663, "Length": 467, "Cover_Rate": 0.5633293124246079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint8_t", "ABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ".", "getTriple", "(", ")", ",", "ABI", ")", ";"], "File": "LC3AsmBackend", "Func": "createLC3AsmBackend", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2664, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ContainerVT", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";"], "ground_truth": ["SDValue", "VL", "=", "VecVT", ".", "isFixedLengthVector", "(", ")", "?", "DAG", ".", "getConstant", "(", "VecVT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "XLenVT", ")", ":", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ")", ";"], "File": "RISCVISelLowering1", "Func": "getDefaultVLOps", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2665, "Length": 55, "Cover_Rate": 0.4198473282442748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", ",", "Subtarget", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "VEInstrInfo10", "Func": "VEInstrInfo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2666, "Length": 26, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "Start", "=", "<NUM_LIT>", ",", "Next", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Mnemonic", ",", "NameLoc", ")", ")", ";", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "size_t", "Dot", "=", "Name", ".", "find", "(", "'.'", ",", "Next", "+", "<NUM_LIT>", ")", ";", "StringRef", "Format", "=", "Name", ".", "slice", "(", "Next", ",", "Dot", ")", ";", "if", "(", "Dot", "==", "StringRef", "::", "npos", ")", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Format", ",", "NameLoc", ")", ")", ";", "else", "{", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "NameLoc", ")", ")", ";", "int", "Cc", "=", "ConvertCcString", "(", "Format", ")", ";", "if", "(", "Cc", "==", "-", "<NUM_LIT>", ")", "{", "return", "Error", "(", "NameLoc", ",", "<STR_LIT>", ")", ";", "}", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "MCConstantExpr", "::", "Create", "(", "Cc", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "E", ")", ")", ";", "}", "else", "{", "return", "parseMathOperation", "(", "Name", ",", "NameLoc", ",", "Operands", ")", ";", "}", "Format", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Format", ",", "NameLoc", ")", ")", ";", "}", "setFpFormat", "(", "Format", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "EatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "MipsAsmParser41", "Func": "ParseInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2667, "Length": 306, "Cover_Rate": 0.6681222707423581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpestro", "(", "__m128i", "__X", ",", "int", "__LX", ",", "__m128i", "__Y", ",", "int", "__LY", ",", "const", "int", "__M", ")", "{", "return", "__builtin_ia32_pcmpestrio128", "(", "(", "__v16qi", ")", "__X", ",", "__LX", ",", "(", "__v16qi", ")", "__Y", ",", "__LY", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_cmpestro", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2668, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "srcreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "ret_regs", "[", "fkind", "]", ")", ";", "emit_move_insn", "(", "srcreg", ",", "postinc", ")", ";", "}", "if", "(", "!", "crtl", "->", "is_leaf", ")", "all", "=", "true", ";", "expand_epilogue_reg_restore", "(", "spreg", ",", "all", ",", "true", ")", ";", "if", "(", "fkind", "==", "EXCPT_HANDLER", ")", "emit_insn", "(", "gen_addsi3", "(", "spreg", ",", "spreg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["emit_jump_insn", "(", "gen_return_internal", "(", "gen_rtx_REG", "(", "Pmode", ",", "ret_regs", "[", "fkind", "]", ")", ")", ")", ";"], "File": "bfin", "Func": "expand_interrupt_handler_epilogue", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 2669, "Length": 78, "Cover_Rate": 0.5064935064935064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Opc", "<<", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", ";", "Op", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ",", "<ISA_LIT>TM", ".", "getSubtargetImpl", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ",", "<ISA_LIT>TM", ".", "getSubtargetImpl", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ",", "<ISA_LIT>TM", ".", "getSubtargetImpl", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ",", "<ISA_LIT>TM", ".", "getSubtargetImpl", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ",", "<ISA_LIT>TM", ".", "getSubtargetImpl", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "LowerI8Math", "(", "Op", ",", "DAG", ",", "Opc", ",", "*", "this", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SPUISelLowering11", "Func": "LowerOperation", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2670, "Length": 196, "Cover_Rate": 0.39357429718875503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Clone", "&", "C", ":", "Clones", ")", "if", "(", "C", ".", "OrigF", "==", "OrigF", "&&", "FeaturesNeeded", "==", "C", ".", "FeatureMask", ")", "return", "C", ".", "NewF", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes12", "Func": "findFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2671, "Length": 31, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Changed", "|=", "<ISA_LIT>CommonSubtarget", "::", "get", "(", "TM", ",", "F", ")", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics11", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2672, "Length": 54, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSELECT_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "TargetLowering", "&", "TLI", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "lhs", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "rhs", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "trueval", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "falseval", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "condition", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "compare", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TLI", ".", "getSetCCResultType", "(", "Op", ".", "getValueType", "(", ")", ")", ",", "lhs", ",", "rhs", ",", "condition", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "falseval", ",", "trueval", ",", "compare", ")", ";"], "File": "SPUISelLowering1", "Func": "LowerSELECT_CC", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2673, "Length": 132, "Cover_Rate": 0.9635036496350365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "NonConstantVal", ";", "SDValue", "CCOp", ";", "bool", "SwapSelectOps", ";"], "ground_truth": ["if", "(", "!", "isConditionalZeroOrAllOnes", "(", "Slct", ".", "getNode", "(", ")", ",", "AllOnes", ",", "CCOp", ",", "SwapSelectOps", ",", "NonConstantVal", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "combineSelectAndUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2674, "Length": 54, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmovltq_m_uv8hi", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmovltq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2675, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxH", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "unsigned", "maxD", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ">", "maxD", ")", "maxD", "=", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxD", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "SUnits", "[", "su", "]", ".", "dumpAll", "(", "this", ")", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";"], "ground_truth": ["bool", "IsTopNode", "=", "false", ";"], "File": "HexagonMachineScheduler10", "Func": "schedule", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2676, "Length": 124, "Cover_Rate": 0.3887147335423197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "X86CallLowering", "Func": "assignValueToAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2677, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectMOVRELDOffset", "(", "SDValue", "Index", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{", "return", "selectMOVRELOffsetImpl", "(", "Index", ",", "Base", ",", "Offset", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG100", "Func": "selectMOVRELDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2678, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ModuleDAGToDAGISel", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MipsModuleISelDAGToDAG10", "Func": "MipsModuleDAGToDAGISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2679, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_rndscaless_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__imm", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm_roundscale_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2680, "Length": 22, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringRef", "(", "SysReg", ".", "Data", ",", "SysReg", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "getSysReg", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2681, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "IntrinsicInst", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ";", "if", "(", "II", "&&", "(", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "II", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "II", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVectorLoopCarriedReuse1", "Func": "canReplace", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2682, "Length": 58, "Cover_Rate": 0.8055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86PartialReduction", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2683, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Printer", ".", "getSymbol", "(", "Global", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "Global", "->", "getAddressSpace", "(", ")", ")", "&&", "!", "WasmSym", "->", "getType", "(", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "Function", "&", "CurrentFunc", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "VTs", ";", "computeLegalValueVTs", "(", "CurrentFunc", ",", "TM", ",", "Global", "->", "getValueType", "(", ")", ",", "VTs", ")", ";", "if", "(", "VTs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "bool", "Mutable", "=", "true", ";", "<STR_LIT>", "Type", "=", "<STR_LIT>", "(", "VTs", "[", "<NUM_LIT>", "]", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "WasmSym", "->", "setGlobalType", "(", "<STR_LIT>", "{", "uint8_t", "(", "Type", ")", ",", "Mutable", "}", ")", ";", "}", "return", "WasmSym", ";", "}", "const", "auto", "*", "FuncTy", "=", "cast", "<", "FunctionType", ">", "(", "Global", "->", "getValueType", "(", ")", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "Function", "&", "CurrentFunc", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ResultMVTs", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ParamMVTs", ";", "const", "auto", "*", "const", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Global", ")", ";", "computeSignatureVTs", "(", "FuncTy", ",", "F", ",", "CurrentFunc", ",", "TM", ",", "ParamMVTs", ",", "ResultMVTs", ")", ";", "auto", "Signature", "=", "signatureFromMVTs", "(", "ResultMVTs", ",", "ParamMVTs", ")", ";", "bool", "InvokeDetected", "=", "false", ";", "auto", "*", "WasmSym", "=", "Printer", ".", "getMCSymbolForFunction", "(", "F", ",", "WasmEnableEmException", "||", "WasmEnableEmSjLj", ",", "Signature", ".", "get", "(", ")", ",", "InvokeDetected", ")", ";"], "ground_truth": ["WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";"], "File": "WebAssemblyMCInstLower26", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2684, "Length": 312, "Cover_Rate": 0.814621409921671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCISelLowering100", "Func": "invertFMAOpcode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2685, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "UPTMCTargetDesc", "Func": "createUPTMCRegisterInfo", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2686, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "USItype", "res", "=", "<NUM_LIT>", ";", "while", "(", "den", "<", "num", "&&", "bit", "&&", "!", "(", "den", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", "{", "den", "<<=", "<NUM_LIT>", ";", "bit", "<<=", "<NUM_LIT>", ";", "}", "while", "(", "bit", ")", "{", "if", "(", "num", ">=", "den", ")", "{", "num", "-=", "den", ";", "res", "|=", "bit", ";"], "ground_truth": ["}"], "File": "stormy16-lib21", "Func": "udivmodsi4", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2687, "Length": 55, "Cover_Rate": 0.5913978494623656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SUnit", "::", "succ_iterator", "I", "=", "SU", "->", "Preds", ".", "begin", "(", ")", ",", "E", "=", "SU", "->", "Preds", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["unsigned", "PredReadyCycle", "=", "I", "->", "getSUnit", "(", ")", "->", "TopReadyCycle", ";"], "File": "HexagonMachineScheduler (2)2", "Func": "releaseTopNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2688, "Length": 44, "Cover_Rate": 0.37606837606837606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "<NUM_LIT>", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "int", "AmortizationCost", "=", "<NUM_LIT>", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", "*", "AmortizationCost", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo (2)", "Func": "getMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2689, "Length": 64, "Cover_Rate": 0.45390070921985815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fold", "=", "error_mark_node", ";", "}", "switch", "(", "TYPE_MODE", "(", "type0", ")", ")", "{", "case", "E_QQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDHR", ";", "break", ";", "case", "E_HQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDR", ";", "break", ";", "case", "E_SQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLR", ";", "break", ";", "case", "E_DQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLLR", ";", "break", ";", "case", "E_UQQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUHR", ";", "break", ";", "case", "E_UHQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUR", ";", "break", ";", "case", "E_USQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULR", ";", "break", ";", "case", "E_UDQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULLR", ";", "break", ";", "case", "E_HAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDHK", ";", "break", ";", "case", "E_SAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDK", ";", "break", ";", "case", "E_DAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLK", ";", "break", ";", "case", "E_TAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLLK", ";", "break", ";", "case", "E_UHAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUHK", ";", "break", ";", "case", "E_USAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUK", ";", "break", ";", "case", "E_UDAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULK", ";", "break", ";", "case", "E_UTAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULLK", ";", "break", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";", "if", "(", "fold", "!=", "error_mark_node", ")", "fold", "=", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "break", ";", "case", "AVR_BUILTIN_COUNTLSFX", ":", "if", "(", "args", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "(", "int", ")", "args", ".", "length", "(", ")", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "type0", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FIXED_POINT_TYPE_P", "(", "type0", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "switch", "(", "TYPE_MODE", "(", "type0", ")", ")", "{", "case", "E_QQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSHR", ";", "break", ";", "case", "E_HQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSR", ";", "break", ";", "case", "E_SQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLR", ";", "break", ";", "case", "E_DQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLLR", ";", "break", ";", "case", "E_UQQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUHR", ";", "break", ";", "case", "E_UHQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUR", ";", "break", ";", "case", "E_USQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULR", ";", "break", ";", "case", "E_UDQmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULLR", ";", "break", ";", "case", "E_HAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSHK", ";", "break", ";", "case", "E_SAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSK", ";", "break", ";", "case", "E_DAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLK", ";", "break", ";", "case", "E_TAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSLLK", ";", "break", ";", "case", "E_UHAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUHK", ";", "break", ";", "case", "E_USAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSUK", ";", "break", ";", "case", "E_UDAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULK", ";", "break", ";", "case", "E_UTAmode", ":", "id", "=", "AVR_BUILTIN_COUNTLSULLK", ";", "break", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}"], "ground_truth": ["fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";"], "File": "avr-c5", "Func": "avr_resolve_overloaded_builtin", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2690, "Length": 463, "Cover_Rate": 0.5087912087912088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "<NUM_LIT>", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "File": "ARMFastISel36", "Func": "fastMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2691, "Length": 83, "Cover_Rate": 0.4742857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFuseCryptoEOR", "(", ")", "const", "{"], "ground_truth": ["return", "HasFuseCryptoEOR", ";"], "File": "AArch64Subtarget (2)1", "Func": "hasFuseCryptoEOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2692, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetAsmInfo", "<", "BaseTAI", ">", "::", "LowerToBSwap", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "CI", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "||", "CI", "->", "getType", "(", ")", "!=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "||", "!", "CI", "->", "getType", "(", ")", "->", "isInteger", "(", ")", ")", "return", "false", ";", "const", "IntegerType", "*", "Ty", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CI", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "Ty", "||", "Ty", "->", "getBitWidth", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["const", "Type", "*", "Tys", "[", "]", "=", "{", "Ty", "}", ";"], "File": "X86TargetAsmInfo", "Func": "LowerToBSwap", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2693, "Length": 101, "Cover_Rate": 0.5459459459459459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "VK", ",", "Ctx", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "{", "if", "(", "IsFunc", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "IsGlob", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCInstLower42", "Func": "LowerSymbolOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2694, "Length": 62, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mi", ".", "definesRegister", "(", "<STR_LIT>", ")", ")", "break", ";", "}", "if", "(", "miI", "==", "BB", "->", "end", "(", ")", ")", "for", "(", "const", "auto", "*", "SBB", ":", "BB", "->", "successors", "(", ")", ")", "if", "(", "SBB", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["SelectItr", "->", "addRegisterKilled", "(", "<STR_LIT>", ",", "TRI", ")", ";"], "File": "M68kISelLowering", "Func": "checkAndUpdateCCRKill", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2695, "Length": 56, "Cover_Rate": 0.3971631205673759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "compute_bb_for_insn", "(", ")", ";", "if", "(", "TARGET_SEH", "&&", "current_function_has_exception_handlers", "(", ")", ")", "ix86_seh_fixup_eh_fallthru", "(", ")", ";", "if", "(", "optimize", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", ")", "{", "if", "(", "TARGET_SSE2", ")", "ix86_split_stlf_stall_load", "(", ")", ";", "if", "(", "TARGET_PAD_SHORT_FUNCTION", ")", "ix86_pad_short_function", "(", ")", ";"], "ground_truth": ["else", "if", "(", "TARGET_PAD_RETURNS", ")", "ix86_pad_returns", "(", ")", ";"], "File": "i386", "Func": "ix86_reorg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2696, "Length": 51, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "restoreWinEHStackPointersInParent", "(", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "IsSEH", "=", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "MF", ".", "getFunction", "(", ")", ".", "getPersonalityFn", "(", ")", ")", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["bool", "NeedsRestore", "=", "MBB", ".", "isEHPad", "(", ")", "&&", "!", "MBB", ".", "isEHFuncletEntry", "(", ")", ";"], "File": "X86FrameLowering (2)3", "Func": "restoreWinEHStackPointersInParent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2697, "Length": 55, "Cover_Rate": 0.7051282051282052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "*", "llvm", "::", "create<ISA_LIT>PrologEpilogPass", "(", ")", "{", "return", "new", "<ISA_LIT>PrologEpilogPass", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXPrologEpilogPass (2)", "Func": "createNVPTXPrologEpilogPass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2698, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getAddrModeSBit", "(", "MI", ",", "MCID", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "getNumDefs", "(", ")", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "NumDefs", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "else", "if", "(", "ImplicitRd", ")", "Binary", "|=", "(", "get<ISA_LIT>RegisterNumbering", "(", "ImplicitRd", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Lo16", "=", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "<STR_LIT>", ")", ";", "Binary", "|=", "Lo16", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "(", "Lo16", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Hi16", "=", "(", "getMovi32Value", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpIdx", ")", ",", "<STR_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "Binary", "|=", "Hi16", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "(", "Hi16", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", ")", "{", "uint32_t", "v", "=", "~", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int32_t", "lsb", "=", "CountTrailingZeros_32", "(", "v", ")", ";", "int32_t", "msb", "=", "(", "<NUM_LIT>", "-", "CountLeadingZeros_32", "(", "v", ")", ")", "-", "<NUM_LIT>", ";", "Binary", "|=", "(", "msb", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Binary", "|=", "(", "lsb", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "else", "if", "(", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "uint32_t", "lsb", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ";", "uint32_t", "widthm1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", "-", "<NUM_LIT>", ";", "Binary", "|=", "(", "widthm1", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Binary", "|=", "(", "lsb", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "if", "(", "MCID", ".", "getOperandConstraint", "(", "OpIdx", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", "++", "OpIdx", ";", "bool", "isUnary", "=", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ";", "if", "(", "!", "isUnary", ")", "{", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "get<ISA_LIT>RegisterNumbering", "(", "ImplicitRn", ")", "<<", "<STR_LIT>", ")", ";", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "<<", "<STR_LIT>", ";", "++", "OpIdx", ";", "}", "}"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";"], "File": "ARMCodeEmitter26", "Func": "emitDataProcessingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2699, "Length": 437, "Cover_Rate": 0.7199341021416804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ",", "SM", "(", "*", "this", ")", ",", "<ISA_LIT>FI", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "AArch64AsmPrinter (2)", "Func": "AArch64AsmPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2700, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "compute_bb_for_insn", "(", ")", ";", "df_clear_flags", "(", "DF_LR_RUN_DCE", ")", ";", "df_analyze", "(", ")", ";", "thread_prologue_and_epilogue_insns", "(", ")", ";", "qiregs", ".", "n_allocated", "=", "<NUM_LIT>", ";", "hiregs", ".", "n_allocated", "=", "<NUM_LIT>", ";", "siregs", ".", "n_allocated", "=", "<NUM_LIT>", ";", "diregs", ".", "n_allocated", "=", "<NUM_LIT>", ";", "qiregs", ".", "mode", "=", "QImode", ";", "hiregs", ".", "mode", "=", "HImode", ";", "siregs", ".", "mode", "=", "SImode", ";", "diregs", ".", "mode", "=", "DImode", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "next", ")", "{", "next", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "asm_noperands", "(", "insn", ")", ">=", "<NUM_LIT>", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "continue", ";", "qiregs", ".", "n_in_use", "=", "<NUM_LIT>", ";", "hiregs", ".", "n_in_use", "=", "<NUM_LIT>", ";", "siregs", ".", "n_in_use", "=", "<NUM_LIT>", ";", "diregs", ".", "n_in_use", "=", "<NUM_LIT>", ";", "extract_insn", "(", "insn", ")", ";", "enum", "attr_subregs_ok", "s_ok", "=", "get_attr_subregs_ok", "(", "insn", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "{", "rtx", "op", "=", "recog_data", ".", "operand", "[", "i", "]", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "SUBREG", ")", "continue", ";", "rtx", "inner", "=", "SUBREG_REG", "(", "op", ")", ";", "machine_mode", "outer_mode", "=", "GET_MODE", "(", "op", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE", "(", "inner", ")", ";", "gcc_assert", "(", "s_ok", ")", ";", "if", "(", "s_ok", "&&", "(", "GET_MODE_PRECISION", "(", "inner_mode", ")", ">=", "GET_MODE_PRECISION", "(", "outer_mode", ")", ")", ")", "continue", ";", "gcc_assert", "(", "SCALAR_INT_MODE_P", "(", "outer_mode", ")", ")", ";", "struct", "reg_replace", "*", "r", "=", "(", "outer_mode", "==", "QImode", "?", "&", "qiregs", ":", "outer_mode", "==", "HImode", "?", "&", "hiregs", ":", "outer_mode", "==", "SImode", "?", "&", "siregs", ":", "&", "diregs", ")", ";", "rtx", "new_reg", "=", "get_replacement", "(", "r", ")", ";", "if", "(", "recog_data", ".", "operand_type", "[", "i", "]", "!=", "OP_OUT", ")", "{"], "ground_truth": ["enum", "rtx_code", "code", ";"], "File": "nvptx2", "Func": "nvptx_reorg", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 2701, "Length": 310, "Cover_Rate": 0.5973025048169557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "&", "B", "=", "*", "MF", ".", "getBlockNumbered", "(", "Edge", ".", "second", ")", ";", "MachineBasicBlock", "::", "const_iterator", "It", "=", "B", ".", "begin", "(", ")", ",", "End", "=", "B", ".", "end", "(", ")", ";", "while", "(", "It", "!=", "End", "&&", "It", "->", "isPHI", "(", ")", ")", "{", "const", "MachineInstr", "*", "PI", "=", "&", "*", "It", "++", ";", "InstrExec", ".", "insert", "(", "PI", ")", ";", "visitPHI", "(", "PI", ")", ";", "}", "if", "(", "BlockScanned", "[", "Edge", ".", "second", "]", ")", "continue", ";", "BlockScanned", "[", "Edge", ".", "second", "]", "=", "true", ";", "while", "(", "It", "!=", "End", "&&", "!", "It", "->", "isBranch", "(", ")", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "It", "++", ";", "InstrExec", ".", "insert", "(", "MI", ")", ";", "visitNonBranch", "(", "MI", ")", ";", "}", "if", "(", "It", "==", "End", ")", "{", "MachineFunction", "::", "const_iterator", "BIt", "=", "B", ".", "getIterator", "(", ")", ";", "MachineFunction", "::", "const_iterator", "Next", "=", "std", "::", "next", "(", "BIt", ")", ";", "if", "(", "Next", "!=", "MF", ".", "end", "(", ")", "&&", "B", ".", "isSuccessor", "(", "Next", ")", ")", "{", "int", "ThisN", "=", "B", ".", "getNumber", "(", ")", ";", "int", "NextN", "=", "Next", "->", "getNumber", "(", ")", ";", "FlowQ", ".", "push", "(", "CFGEdge", "(", "ThisN", ",", "NextN", ")", ")", ";", "}", "}", "else", "{", "visitBranchesFrom", "(", "It", ")", ";", "}", "}", "if", "(", "Trace", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "CellMapType", "::", "iterator", "I", "=", "Map", ".", "begin", "(", ")", ",", "E", "=", "Map", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "dbgs", "(", ")", "<<", "PrintReg", "(", "I", "->", "first", ",", "&", "ME", ".", "TRI", ")", "<<", "<STR_LIT>", "<<", "I", "->", "second", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "BitTracker3", "Func": "run", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2702, "Length": 281, "Cover_Rate": 0.6069114470842333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "SrcVTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "SrcTy", ")", ";", "if", "(", "!", "SrcVTy", ")", "return", "getMemoryOpCost", "(", "Opcode", ",", "SrcTy", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "unsigned", "NumElem", "=", "SrcVTy", "->", "getNumElements", "(", ")", ";", "auto", "*", "MaskTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "NumElem", ")", ";", "if", "(", "(", "IsLoad", "&&", "!", "isLegalMaskedLoad", "(", "SrcVTy", ",", "Alignment", ")", ")", "||", "(", "IsStore", "&&", "!", "isLegalMaskedStore", "(", "SrcVTy", ",", "Alignment", ")", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnes", "(", "NumElem", ")", ";", "InstructionCost", "MaskSplitCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "DemandedElts", ",", "false", ",", "true", ")", ";", "InstructionCost", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", ",", "CostKind", ")", ";", "InstructionCost", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ",", "CostKind", ")", ";", "InstructionCost", "MaskCmpCost", "=", "NumElem", "*", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";", "InstructionCost", "ValueSplitCost", "=", "getScalarizationOverhead", "(", "SrcVTy", ",", "DemandedElts", ",", "IsLoad", ",", "IsStore", ")", ";", "InstructionCost", "MemopCost", "=", "NumElem", "*", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)1", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2703, "Length": 213, "Cover_Rate": 0.47757847533632286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "else", "{", "unsigned", "Reg", "=", "loadImmediate", "(", "Amount", ",", "MBB", ",", "I", ",", "DL", ",", "nullptr", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsSEInstrInfo", "Func": "adjustStackPtr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2704, "Length": 86, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AMDGPULegalizerInfo11", "Func": "getBufferAtomicPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2705, "Length": 93, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "validatetSTMRegList", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "unsigned", "ListNo", ")", "{", "const", "<ISA_LIT>Operand", "&", "Op", "=", "static_cast", "<", "const", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "ListNo", "]", ")", ";", "bool", "HasWritebackToken", "=", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", ";", "bool", "ListContainsSP", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "<STR_LIT>", ")", ";", "bool", "ListContainsPC", "=", "listContainsReg", "(", "Inst", ",", "ListNo", ",", "<STR_LIT>", ")", ";", "if", "(", "ListContainsSP", "&&", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ListContainsSP", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ListContainsPC", ")", "return", "Error", "(", "Operands", "[", "ListNo", "+", "HasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "validatetSTMRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2706, "Length": 149, "Cover_Rate": 0.9675324675324676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSymbolizer", "*", "create<ISA_LIT>Symbolizer", "(", "const", "Triple", "&", ",", "LLVMOpInfoCallback", ",", "LLVMSymbolLookupCallback", ",", "void", "*", "DisInfo", ",", "MCContext", "*", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRelocationInfo", ">", "&&", "RelInfo", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>Symbolizer", "(", "*", "Ctx", ",", "std", "::", "move", "(", "RelInfo", ")", ",", "DisInfo", ")", ";"], "File": "TPCDisassembler", "Func": "createTPCSymbolizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2707, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ShadowRegI8", ")", ")", ";", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "kShadowOffset", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "ShadowRegI64", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "Op", "->", "addMemOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "EmitInstruction", "(", "Out", ",", "Inst", ")", ";", "}", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI8", ")", ".", "addReg", "(", "ShadowRegI8", ")", ")", ";", "MCSymbol", "*", "DoneSym", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "DoneExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DoneSym", ",", "Ctx", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "DoneExpr", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "AddressRegI32", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["switch", "(", "AccessSize", ")", "{"], "File": "X86AsmInstrumentation25", "Func": "InstrumentMemOperandSmall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2708, "Length": 189, "Cover_Rate": 0.3236301369863014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "G", "->", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "unsigned", "Offset", "=", "MFI", "->", "allocateLDSGlobal", "(", "DL", ",", "*", "cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", ";", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";"], "File": "AMDGPUISelLowering14", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2709, "Length": 106, "Cover_Rate": 0.3375796178343949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "ValLoc", ",", "ValArg", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "Dl", ")", ")", ";", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "ValLoc", "==", "<STR_LIT>", "||", "ValLoc", "==", "<STR_LIT>", ")", ")", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "ValLoc", "==", "<STR_LIT>", "||", "ValLoc", "==", "<STR_LIT>", ")", ")", ")", "{", "EVT", "TempValLoc", "=", "ValVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "TempValLoc", ",", "ValArg", ")", ";", "if", "(", "ValLoc", "==", "<STR_LIT>", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "ValLoc", ",", "ValToCopy", ")", ";", "return", "ValToCopy", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "lowerMasksToReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2710, "Length": 112, "Cover_Rate": 0.48695652173913045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "I", ")", "{", "if", "(", "!", "<ISA_LIT>InstrInfo", "::", "isMIMG", "(", "I", ")", ")", "return", "false", ";", "const", "<STR_LIT>", "*", "Info", "=", "<STR_LIT>", "(", "I", ".", "getOpcode", "(", ")", ")", ";", "return", "Info", "->", "MIMGEncoding", "==", "<STR_LIT>", "&&", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ">=", "<NUM_LIT>", ";", "}", ";", "return", "NSAtoVMEMWaitStates", "-", "getWaitStatesSince", "(", "IsHazardFn", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "checkNSAtoVMEMHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2711, "Length": 69, "Cover_Rate": 0.3942857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "<STR_LIT>", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "<STR_LIT>", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "SpillVGPRs", ".", "push_back", "(", "LaneVGPR", ")", ";", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "BB", ".", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "else", "{", "LaneVGPR", "=", "SpillVGPRs", ".", "back", "(", ")", ";", "}", "SpillLanes", ".", "push_back", "(", "SpilledReg", "(", "LaneVGPR", ",", "VGPRIndex", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIMachineFunctionInfo10", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2712, "Length": 86, "Cover_Rate": 0.3282442748091603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "multi_vector_function", "(", "unsigned", "int", "vectors_per_tuple", ")", ":", "m_vectors_per_tuple", "(", "vectors_per_tuple", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-functions", "Func": "multi_vector_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2713, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCONCAT_VECTORS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "unsigned", "NumOperands", "=", "Node", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOperands", ";", "++", "i", ")", "{", "SDValue", "SubOp", "=", "Node", "->", "getOperand", "(", "i", ")", ";", "EVT", "VVT", "=", "SubOp", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "VVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSubElem", "=", "VVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumSubElem", ";", "++", "j", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "SubOp", ",", "DAG", ".", "getIntPtrConstant", "(", "j", ")", ")", ")", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering73", "Func": "LowerCONCAT_VECTORS", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2714, "Length": 179, "Cover_Rate": 0.9781420765027322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering110", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2715, "Length": 152, "Cover_Rate": 0.5487364620938628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "str2", ";", "str2", "=", "targetm", ".", "strip_name_encoding", "(", "str", ")", ";", "if", "(", "str2", "[", "<NUM_LIT>", "]", "!=", "'.'", ")", "fputs", "(", "user_label_prefix", ",", "file", ")", ";", "fputs", "(", "str2", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "rl78_output_labelref", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2716, "Length": 38, "Cover_Rate": 0.7450980392156863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "std", "::", "string", "LowerID", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "<STR_LIT>", "ShOp", "=", "StringSwitch", "<", "<STR_LIT>", ">", "(", "LowerID", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "if", "(", "ShOp", "==", "<STR_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["bool", "Hash", "=", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ";"], "File": "AArch64AsmParser2", "Func": "tryParseOptionalShiftExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2717, "Length": 171, "Cover_Rate": 0.36774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "<ISA_LIT>InstPrinterBase", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "Z80oldInstPrinter", "Func": "Z80oldInstPrinter", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2718, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "WorkStack", ".", "empty", "(", ")", ")", "{", "APInt", "Val", "=", "WorkStack", ".", "pop_back_val", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Steps", ">=", "MaxSteps", ")", "return", "false", ";", "if", "(", "Val", ".", "isPowerOf2", "(", ")", ")", "{", "++", "Steps", ";", "continue", ";", "}", "APInt", "Floor", "=", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", "<<", "Val", ".", "logBase2", "(", ")", ";", "APInt", "Ceil", "=", "Val", ".", "isNegative", "(", ")", "?", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", ":", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", "<<", "C", ".", "ceilLogBase2", "(", ")", ";", "if", "(", "(", "Val", "-", "Floor", ")", ".", "ule", "(", "Ceil", "-", "Val", ")", ")", "{", "WorkStack", ".", "push_back", "(", "Floor", ")", ";", "WorkStack", ".", "push_back", "(", "Val", "-", "Floor", ")", ";", "}", "else", "{", "WorkStack", ".", "push_back", "(", "Ceil", ")", ";", "WorkStack", ".", "push_back", "(", "Ceil", "-", "Val", ")", ";", "}", "++", "Steps", ";", "}", "unsigned", "RegisterSize", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getRegisterType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ".", "getSizeInBits", "(", ")", ";", "Steps", "*=", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "RegisterSize", ")", "*", "<NUM_LIT>", ";", "if", "(", "Steps", ">", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering18", "Func": "shouldTransformMulToShiftsAddsSubs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2719, "Length": 208, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TBBI", "==", "analyzedBlocks", ".", "end", "(", ")", "||", "FBBI", "==", "analyzedBlocks", ".", "end", "(", ")", ")", "return", ";", "unsigned", "headCount", "=", "MPI", "?", "MPI", "->", "getExecutionCount", "(", "head", ".", "MBB", ")", ":", "<NUM_LIT>", ";", "BBInfo", "infoTBB", "=", "TBBI", "->", "second", ";", "BBInfo", "infoFBB", "=", "FBBI", "->", "second", ";", "if", "(", "infoTBB", ".", "MBB", "->", "isSuccessor", "(", "infoFBB", ".", "MBB", ")", "||", "infoFBB", ".", "MBB", "->", "isSuccessor", "(", "infoTBB", ".", "MBB", ")", ")", "{", "if", "(", "infoTBB", ".", "MBB", "->", "isSuccessor", "(", "infoFBB", ".", "MBB", ")", ")", "{", "BBInfo", "tmp", "=", "infoTBB", ";", "infoTBB", "=", "infoFBB", ";", "infoFBB", "=", "tmp", ";", "}", "if", "(", "!", "(", "canPredicateBlock", "(", "infoFBB", ")", "&&", "canMergeBlock", "(", "infoTBB", ",", "head", ")", ")", ")", "return", ";", "unsigned", "maxNumSideEntries", "=", "<NUM_LIT>", "+", "(", "infoFBB", ".", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "infoTBB", ".", "MBB", "->", "pred_size", "(", ")", ">", "maxNumSideEntries", ")", "return", ";", "candidateMap", ".", "insert", "(", "std", "::", "make_pair", "(", "headCount", ",", "IfConvertible", "(", "IF_TRIANGLE", ",", "head", ",", "infoTBB", ",", "infoFBB", ")", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "*", "tailMBB", "=", "getCommonSuccessor", "(", "*", "infoTBB", ".", "MBB", ",", "*", "infoFBB", ".", "MBB", ")", ";", "const", "bool", "canConvertTBB", "=", "canPredicateBlock", "(", "infoTBB", ")", "&&", "canMergeBlock", "(", "infoTBB", ",", "head", ")", ";", "const", "bool", "canConvertFBB", "=", "canPredicateBlock", "(", "infoFBB", ")", "&&", "canMergeBlock", "(", "infoFBB", ",", "head", ")", ";", "if", "(", "!", "canConvertTBB", "&&", "!", "canConvertFBB", ")", "return", ";", "if", "(", "!", "tailMBB", ")", "{", "candidateMap", ".", "insert", "(", "std", "::", "make_pair", "(", "headCount", ",", "IfConvertible", "(", "IF_OPEN", ",", "head", ",", "infoTBB", ",", "infoFBB", ")", ")", ")", ";", "}", "else", "{", "if", "(", "!", "canConvertTBB", "||", "!", "canConvertFBB", ")", "return", ";"], "ground_truth": ["std", "::", "map", "<", "MachineBasicBlock", "*", ",", "BBInfo", ">", "::", "iterator", "tailMBBI", "=", "analyzedBlocks", ".", "find", "(", "tailMBB", ")", ";"], "File": "TMS320C64XIfConversion", "Func": "extractIfPattern", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2720, "Length": 300, "Cover_Rate": 0.5504587155963303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlsldavaq", "(", "int64_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ")", "{", "return", "__arm_vmlsldavaq_s32", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlsldavaq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2721, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vnegq_f16", "(", "float16x8_t", "__a", ")", "{", "return", "__builtin_neon_vnegv8hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vnegq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2722, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Count", "&", "<NUM_LIT>", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "<ISA_LIT>v6T2_NopEncoding", ":", "<ISA_LIT>v4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "nopEncoding", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend14", "Func": "writeNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2723, "Length": 116, "Cover_Rate": 0.5771144278606966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ")", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_valid_pointer_mode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2724, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "canonicalizeBitSelect", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "peekThroughBitcasts", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "N1", "=", "peekThroughBitcasts", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "bool", "UseVPTERNLOG", "=", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "VT", ".", "is512BitVector", "(", ")", ")", "||", "Subtarget", ".", "hasVLX", "(", ")", ";", "if", "(", "!", "(", "Subtarget", ".", "hasXOP", "(", ")", "||", "UseVPTERNLOG", "||", "!", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["APInt", "UndefElts0", ",", "UndefElts1", ";"], "File": "X86ISelLowering (2)6", "Func": "canonicalizeBitSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2725, "Length": 186, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Ptr", "=", "Constant", "::", "getNullValue", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "Type", "::", "getInt8PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ":", "Type", "::", "getInt32PtrTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "TlsArray", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ":", "(", "Subtarget", "->", "isTargetWindowsGNU", "(", ")", "?", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ":", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "Chain", ",", "TlsArray", ",", "MachinePointerInfo", "(", "Ptr", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "IDX", "=", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "IDX", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Chain", ",", "IDX", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "else", "IDX", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "Chain", ",", "IDX", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getConstant", "(", "Log2_64_Ceil", "(", "TD", "->", "getPointerSize", "(", ")", ")", ",", "getPointerTy", "(", ")", ")", ";", "IDX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "IDX", ",", "Scale", ")", ";", "SDValue", "res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "ThreadPointer", ",", "IDX", ")", ";", "res", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "Chain", ",", "res", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "dl", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "TGA", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "res", ",", "Offset", ")", ";"], "File": "X86ISelLowering120", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2726, "Length": 355, "Cover_Rate": 0.41135573580533025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "const", "Value", "*", "V", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "V", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering", "Func": "LowerVAARG", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2727, "Length": 108, "Cover_Rate": 0.5167464114832536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "ARMAsmBackend7", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2728, "Length": 367, "Cover_Rate": 0.9918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "bool", ")", "(", "get_prefer_mask_policy", "(", ")", "&", "<NUM_LIT>", "||", "(", "get_prefer_mask_policy", "(", ")", ">>", "<NUM_LIT>", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "get_default_ma", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2729, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sopkIsZext", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo", "Func": "sopkIsZext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2730, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "FrepLoop", "(", "MachineLoop", "*", "ML", ")", "{"], "ground_truth": ["L", "=", "ML", ";"], "File": "SNITCHFrepLoops", "Func": "FrepLoop", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2731, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "MipsISelLowering35", "Func": "getTargetNodeName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2732, "Length": 41, "Cover_Rate": 0.36607142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressSanitizer", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "<ISA_LIT>AsmInstrumentation", "(", "STI", ")", ",", "RepPrefix", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation21", "Func": "X86AddressSanitizer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2733, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "LD", "=", "N", "->", "getOperand", "(", "LoadIdx", ")", ".", "getNode", "(", ")", ";", "if", "(", "LD", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LoadSDN", "=", "cast", "<", "LoadSDNode", ">", "(", "LD", ")", ";", "EVT", "MemVT", "=", "LoadSDN", "->", "getMemoryVT", "(", ")", ";", "if", "(", "MemVT", "!=", "VT", ".", "getVectorElementType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "LD", "->", "use_begin", "(", ")", ",", "UE", "=", "LD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "*", "UI", "!=", "N", ")", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Addr", "=", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vector", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Addr", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "LD", ")", "||", "LD", "->", "isPredecessorOf", "(", "User", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "Vector", ".", "getNode", "(", ")", ")", ")", "continue", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint32_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "Inc", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "LoadSDN", "->", "isPredecessorOf", "(", "Vector", ".", "getNode", "(", ")", ")", ")", "continue", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "IsLaneOp", ")", "{", "Ops", ".", "push_back", "(", "Vector", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Addr", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "EVT", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ")", ";", "unsigned", "NewOp", "=", "IsLaneOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOp", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "MemVT", ",", "LoadSDN", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["SDValue", "NewResults", "[", "]", "=", "{"], "File": "AArch64ISelLowering (2)", "Func": "performPostLD1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2734, "Length": 469, "Cover_Rate": 0.7613636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CallRetParams", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "HSAILParamManager", "Func": "call_ret_begin", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2735, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";"], "ground_truth": ["if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "NULL", ";"], "File": "A15SDOptimizer (2)", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2736, "Length": 34, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>EL_AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "MipsAsmBackend6", "Func": "MipsEL_AsmBackend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2737, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "SrcReg2", "&&", "<STR_LIT>", ")", ";", "bool", "IsLogical", "=", "(", "Compare", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Value", "==", "<NUM_LIT>", "&&", "!", "IsLogical", "&&", "removeIPMBasedCompare", "(", "Compare", ",", "SrcReg", ",", "MRI", ",", "&", "RI", ")", ";"], "File": "SystemZInstrInfo1", "Func": "optimizeCompareInstr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2738, "Length": 45, "Cover_Rate": 0.5921052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LEAusesAG", "(", ")", "const", "{", "return", "LEAUsesAG", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "LEAusesAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2739, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u8_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2740, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["if", "(", "Idx", "->", "isZero", "(", ")", "&&", "In", ".", "getValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "stripExtractLoElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2741, "Length": 44, "Cover_Rate": 0.3826086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode2", ")", ")", "return", "false", ";", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode1", ")", ")", "return", "SCALAR_FLOAT_MODE_P", "(", "mode2", ")", ";", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode2", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_CC", ")", "return", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_CC", ";"], "File": "rs60007", "Func": "rs6000_modes_tieable_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2742, "Length": 50, "Cover_Rate": 0.37593984962406013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "StartLoc", "=", "Start", ";", "Op", "->", "EndLoc", "=", "End", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "LanaiAsmParser (2)", "Func": "createReg", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2743, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "ism6Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2744, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "assert", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectSize", "(", "FrameIndex", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "TRI", ",", "Subtarget", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ",", "FrameIndex", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "File": "M680x0InstrInfo", "Func": "storeRegToStackSlot", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2745, "Length": 118, "Cover_Rate": 0.9915966386554622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Flag", "=", "ELF", "::", "EF_CPU0_NOREORDER", ";", "Flag", "|=", "ELF", "::", "EF_CPU0_ARCH_32R2", ";"], "ground_truth": ["return", "Flag", ";"], "File": "Cpu0ELFObjectWriter1", "Func": "getEFlags", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2746, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printv", "(", "unsigned", "r", ")", ":", "R", "(", "r", ")", "{"], "ground_truth": ["}"], "File": "BitTracker", "Func": "printv", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2747, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "emitLogicalOp", "(", "unsigned", "ISDOpc", ",", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ")", "{", "if", "(", "isa", "<", "ConstantInt", ">", "(", "LHS", ")", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "unsigned", "Opc", ";", "switch", "(", "ISDOpc", ")", "{", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Register", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "if", "(", "!", "LHSReg", ")", "return", "<NUM_LIT>", ";", "unsigned", "RHSReg", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "RHSReg", "=", "materializeInt", "(", "C", ",", "<STR_LIT>", ")", ";"], "File": "MipsFastISel19", "Func": "emitLogicalOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2748, "Length": 136, "Cover_Rate": 0.6601941747572816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "first_reg", ";"], "ground_truth": ["for", "(", "first_reg", "=", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break", ";"], "File": "rs60007", "Func": "first_reg_to_save", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2749, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getT2Imm8s4OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["int32_t", "Imm8", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getT2Imm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2750, "Length": 38, "Cover_Rate": 0.42696629213483145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "MO2", ".", "getImm", "(", ")", ";"], "File": "HexagonAsmPrinter36", "Func": "printAddrModeBasePlusOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2751, "Length": 45, "Cover_Rate": 0.703125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "PtrToIntOperator", "*", "SubRHS", "=", "dyn_cast", "<", "PtrToIntOperator", ">", "(", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SubLHS", "||", "!", "SubRHS", ")", "return", "nullptr", ";", "if", "(", "SubLHS", "->", "getPointerAddressSpace", "(", ")", "!=", "<NUM_LIT>", "||", "SubRHS", "->", "getPointerAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "const", "auto", "*", "GOLHS", "=", "dyn_cast", "<", "GlobalObject", ">", "(", "SubLHS", "->", "getPointerOperand", "(", ")", ")", ";", "const", "auto", "*", "GVRHS", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "SubRHS", "->", "getPointerOperand", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "GOLHS", "||", "!", "GVRHS", ")", "return", "nullptr", ";"], "File": "X86TargetObjectFile31", "Func": "getExecutableRelativeSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2752, "Length": 95, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "int", "op0_num", "=", "return_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "op1_num", "=", "return_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "return_p", ")", "target", "=", "nds32_legitimize_target", "(", "icode", ",", "target", ")", ";", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "op0_num", ",", "op0", ")", ";", "op1", "=", "nds32_legitimize_argument", "(", "icode", ",", "op1_num", ",", "op1", ")", ";", "if", "(", "return_p", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";"], "ground_truth": ["if", "(", "!", "pat", ")", "return", "NULL_RTX", ";"], "File": "nds32-intrinsic", "Func": "nds32_expand_binop_builtin", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2753, "Length": 115, "Cover_Rate": 0.8098591549295775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsNonEntryFunc", "=", "!", "<STR_LIT>", "(", "F", "->", "getCallingConv", "(", ")", ")", ";", "auto", "&", "InfoCache", "=", "static_cast", "<", "<ISA_LIT>InformationCache", "&", ">", "(", "A", ".", "getInfoCache", "(", ")", ")", ";", "bool", "NeedsQueuePtr", "=", "false", ";", "auto", "CheckAddrSpaceCasts", "=", "[", "&", "]", "(", "Instruction", "&", "I", ")", "{", "unsigned", "SrcAS", "=", "static_cast", "<", "AddrSpaceCastInst", "&", ">", "(", "I", ")", ".", "getSrcAddressSpace", "(", ")", ";", "if", "(", "castRequiresQueuePtr", "(", "SrcAS", ")", ")", "{", "NeedsQueuePtr", "=", "true", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "bool", "HasApertureRegs", "=", "InfoCache", ".", "hasApertureRegs", "(", "*", "F", ")", ";", "if", "(", "!", "HasApertureRegs", ")", "{", "bool", "UsedAssumedInformation", "=", "false", ";", "A", ".", "checkForAllInstructions", "(", "CheckAddrSpaceCasts", ",", "*", "this", ",", "{", "Instruction", "::", "AddrSpaceCast", "}", ",", "UsedAssumedInformation", ")", ";", "}", "if", "(", "NeedsQueuePtr", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "IsNonEntryFunc", "&&", "HasApertureRegs", ")", "return", "false", ";"], "File": "AMDGPUAttributor1", "Func": "checkForQueuePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2754, "Length": 142, "Cover_Rate": 0.6120689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", ";", "if", "(", "!", "isTypeSupported", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "CondMovOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "CondMovOpc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "CondMovOpc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["CondMovOpc", "=", "<STR_LIT>", ";"], "File": "MipsFastISel38", "Func": "selectSelect", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2755, "Length": 92, "Cover_Rate": 0.32167832167832167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "FrameObjSize", ",", "FrameObjOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "if", "(", "!", "ByVal", ".", "NumRegs", ")", "return", ";", "MVT", "RegTy", "=", "<STR_LIT>", "(", "CC", ".", "regSize", "(", ")", "*", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegTy", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "ByVal", ".", "NumRegs", ";", "++", "I", ")", "{", "unsigned", "ArgReg", "=", "ByValArgRegs", "[", "ByVal", ".", "FirstIdx", "+", "I", "]", ";", "unsigned", "VReg", "=", "addLiveIn", "(", "MF", ",", "ArgReg", ",", "RC", ")", ";", "unsigned", "Offset", "=", "I", "*", "CC", ".", "regSize", "(", ")", ";", "SDValue", "StorePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "FIN", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrTy", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getRegister", "(", "VReg", ",", "RegTy", ")", ",", "StorePtr", ",", "MachinePointerInfo", "(", "FuncArg", ",", "Offset", ")", ")", ";"], "ground_truth": ["OutChains", ".", "push_back", "(", "Store", ")", ";"], "File": "Cpu0ISelLowering", "Func": "copyByValRegs", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2756, "Length": 182, "Cover_Rate": 0.49591280653950953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "true", ",", "true", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Node24", ",", "OpIdx", ",", "Demanded", ",", "DCI", ",", "TLO", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelLowering", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2757, "Length": 65, "Cover_Rate": 0.5752212389380531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "int", "vvvv", ";", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", ")", "vvvv", "=", "(", "v2FromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", "|", "vvvvFromEVEX3of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_3B", ")", "vvvv", "=", "vvvvFromVEX3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_2B", ")", "vvvv", "=", "vvvvFromVEX2of2", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "vvvv", "=", "vvvvFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ";", "else", "return", "-", "<NUM_LIT>", ";", "if", "(", "insn", "->", "mode", "!=", "MODE_64BIT", ")", "vvvv", "&=", "<NUM_LIT>", ";", "insn", "->", "vvvv", "=", "static_cast", "<", "Reg", ">", "(", "vvvv", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86Disassembler (2)2", "Func": "readVVVV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2758, "Length": 141, "Cover_Rate": 0.9276315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMask", "[", "<NUM_LIT>", "]", "=", "Mask", "[", "<NUM_LIT>", "]", ";", "NewMask", "[", "<NUM_LIT>", "]", "=", "Mask", "[", "<NUM_LIT>", "]", ";", "if", "(", "isZeroOrOneOrUndef", "(", "Mask", "[", "<NUM_LIT>", "]", ")", "&&", "isZeroOrOneOrUndef", "(", "Mask", "[", "<NUM_LIT>", "]", ")", ")", "return", "Src0", ";", "assert", "(", "NewMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "NewMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "NewMask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", ")", ";", "assert", "(", "NewMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "NewMask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "NewMask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", ")", ";", "NewMask", "[", "<NUM_LIT>", "]", "=", "NewMask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "NewMask", "[", "<NUM_LIT>", "]", "-", "<NUM_LIT>", ";"], "ground_truth": ["NewMask", "[", "<NUM_LIT>", "]", "=", "NewMask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "NewMask", "[", "<NUM_LIT>", "]", "-", "<NUM_LIT>", ";"], "File": "AMDGPUInstructionSelector", "Func": "normalizeVOP3PMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2759, "Length": 137, "Cover_Rate": 0.8353658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVAARG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "int", "VarArgsFrameIndex", ",", "int", "VarArgsStackOffset", ",", "unsigned", "VarArgsNumGPR", ",", "unsigned", "VarArgsNumFPR", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering123", "Func": "LowerVAARG", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2760, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "<NUM_LIT>", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine29", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2761, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "c", "=", "ia64_safe_itanium_class", "(", "next", ")", ";", "if", "(", "(", "c", "==", "ITANIUM_CLASS_ST", "||", "c", "==", "ITANIUM_CLASS_STF", ")", "&&", "ia64_st_address_bypass_p", "(", "insn", ",", "next", ")", ")", "{", "has_mem_op_consumer_p", "=", "true", ";", "break", ";", "}", "else", "if", "(", "(", "c", "==", "ITANIUM_CLASS_LD", "||", "c", "==", "ITANIUM_CLASS_FLD", "||", "c", "==", "ITANIUM_CLASS_FLDP", ")", "&&", "ia64_ld_address_bypass_p", "(", "insn", ",", "next", ")", ")", "{", "has_mem_op_consumer_p", "=", "true", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ia64", "Func": "FOR_EACH_DEP", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2762, "Length": 67, "Cover_Rate": 0.67, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Result", "=", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "assert", "(", "(", "!", "Result", ".", "getNode", "(", ")", "||", "Result", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "Result", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIISelLowering (2)", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2763, "Length": 84, "Cover_Rate": 0.35443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_paddd_u", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "paddd_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2764, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "expandMI", "(", "MBB", ",", "MBBI", ",", "NMBBI", ")", ";", "MBBI", "=", "NMBBI", ";", "}", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "RISCVExpandSSRInsts", "Func": "expandMBB", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2765, "Length": 64, "Cover_Rate": 0.810126582278481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{", "if", "(", "!", "F", ".", "arg_empty", "(", ")", ")", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "else", "if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_PS", ")", "{", "P<ISA_LIT>nputAddr", "=", "<STR_LIT>", "(", "F", ")", ";", "}", "if", "(", "!", "isEntryFunction", "(", ")", ")", "{", "ScratchRSrcReg", "=", "<STR_LIT>", ";", "ScratchWaveOffsetReg", "=", "<STR_LIT>", ";", "FrameOffsetReg", "=", "<STR_LIT>", ";", "StackPtrOffsetReg", "=", "<STR_LIT>", ";", "ArgInfo", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchRSrcReg", ")", ";", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "ScratchWaveOffsetReg", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "ImplicitArgPtr", "=", "true", ";", "}", "else", "{", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ",", "MaxKernArgAlign", ")", ";", "}", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDZ", "=", "true", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_HS", "||", "CC", "==", "CallingConv", "::", "<ISA_LIT>_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo13", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2766, "Length": 303, "Cover_Rate": 0.3850063532401525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "AlphaInstrInfo5", "Func": "storeRegToStackSlot", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2767, "Length": 155, "Cover_Rate": 0.7635467980295566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeUImm6Lsl2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Value", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", "<<", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler27", "Func": "DecodeUImm6Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2768, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "fixOneOperandFPComparison", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["EncodedValue", "&=", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "File": "AArch64MCCodeEmitter (2)", "Func": "fixOneOperandFPComparison", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2769, "Length": 29, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s32_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "int32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_s32_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2770, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "riscv32", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "riscv64", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "RISCVTargetInfo", "Func": "LLVMInitializeRISCVTargetInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2771, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxwq256", "(", "(", "__v8hi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_cvtepi16_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2772, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>SERegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{"], "ground_truth": ["if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "File": "MipsSERegisterInfo (2)", "Func": "intRegClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2773, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "AAPInstrInfo", "Func": "copyPhysReg", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2774, "Length": 46, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "TargetMBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "Use", ".", "getReg", "(", ")", ")", ")", "{", "MachineInstr", "*", "DefInst", "=", "MRI", "->", "getVRegDef", "(", "Use", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefInst", "->", "isPHI", "(", ")", "&&", "DefInst", "->", "getParent", "(", ")", "==", "MI", ".", "getParent", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCBranchCoalescing10", "Func": "canMoveToEnd", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2775, "Length": 130, "Cover_Rate": 0.8843537414965986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsJMP", "=", "(", "Opc", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "isPredicableStore", "(", "&", "MI", ")", "&&", "!", "IsJMP", "&&", "!", "isSafeToSpeculate", "(", "&", "MI", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "R", ".", "isVirtual", "(", ")", ")", "continue", ";", "if", "(", "!", "isPredicate", "(", "R", ")", ")", "continue", ";", "for", "(", "auto", "U", "=", "MRI", "->", "use_begin", "(", "R", ")", ";", "U", "!=", "MRI", "->", "use_end", "(", ")", ";", "++", "U", ")", "if", "(", "U", "->", "getParent", "(", ")", "->", "isPHI", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv1", "Func": "isValidCandidate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2776, "Length": 133, "Cover_Rate": 0.5859030837004405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "auto", "VT", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasStdExtM", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "<STR_LIT>", "FPCCToExtend", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";"], "ground_truth": ["for", "(", "auto", "CC", ":", "FPCCToExtend", ")", "setCondCodeAction", "(", "CC", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "RISCVISelLowering10", "Func": "RISCVTargetLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2777, "Length": 343, "Cover_Rate": 0.37445414847161573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mode", "==", "OperandMode_NSA", "&&", "trySkipToken", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "unsigned", "Prefix", "=", "Operands", ".", "size", "(", ")", ";", "for", "(", ";", ";", ")", "{", "auto", "Loc", "=", "getLoc", "(", ")", ";", "ResTy", "=", "parseReg", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", ")", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "RBraceLoc", "=", "getLoc", "(", ")", ";", "if", "(", "trySkipToken", "(", "AsmToken", "::", "RBrac", ")", ")", "break", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2778, "Length": 100, "Cover_Rate": 0.45248868778280543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SimpleShape", "(", ")", ":", "Shape", "(", "SK_Simple", ")", ",", "Inner", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "Relooper1", "Func": "SimpleShape", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2779, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getI32Imm", "(", "Hi", ")", ")", ";", "}", "if", "(", "!", "Shift", ")", "return", "Result", ";", "if", "(", "Imm", ")", "{", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Shift", ")", ",", "getI32Imm", "(", "<NUM_LIT>", "-", "Shift", ")", ")", ";", "}", "if", "(", "(", "Hi", "=", "(", "Remainder", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Hi", ")", ")", ";", "}", "if", "(", "(", "Lo", "=", "Remainder", "&", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Lo", ")", ")", ";"], "File": "PPCISelDAGToDAG32", "Func": "SelectInt64Direct", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2780, "Length": 142, "Cover_Rate": 0.3480392156862745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "XtensaMCTargetDesc", "Func": "createXtensaMCRegisterInfo", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2781, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "const", "<ISA_LIT>Operand", "&", "o", ")", ":", "MCParsedAsmOperand", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "AArch64Operand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2782, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "int", ">", "PermMask", "=", "SVOp", "->", "getMask", "(", ")", ";", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "bool", "isFourElementShuffle", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", "&&", "isFourElementShuffle", ";", "++", "i", ")", "{", "unsigned", "EltNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "<NUM_LIT>", ";", "++", "j", ")", "{", "if", "(", "PermMask", "[", "i", "*", "<NUM_LIT>", "+", "j", "]", "<", "<NUM_LIT>", ")", "continue", ";", "unsigned", "ByteSource", "=", "PermMask", "[", "i", "*", "<NUM_LIT>", "+", "j", "]", ";", "if", "(", "(", "ByteSource", "&", "<NUM_LIT>", ")", "!=", "j", ")", "{", "isFourElementShuffle", "=", "false", ";", "break", ";", "}", "if", "(", "EltNo", "==", "<NUM_LIT>", ")", "{", "EltNo", "=", "ByteSource", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "EltNo", "!=", "ByteSource", "/", "<NUM_LIT>", ")", "{", "isFourElementShuffle", "=", "false", ";", "break", ";", "}", "}", "PFIndexes", "[", "i", "]", "=", "EltNo", ";", "}", "if", "(", "isFourElementShuffle", ")", "{", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "V2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V2", "=", "V1", ";", "EVT", "EltVT", "=", "V1", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "BytesPerElement", "=", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ResultMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "SrcElt", "=", "PermMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "PermMask", "[", "i", "]", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "BytesPerElement", ";", "++", "j", ")", "ResultMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "SrcElt", "*", "BytesPerElement", "+", "j", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "VPermMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "ResultMask", "[", "<NUM_LIT>", "]", ",", "ResultMask", ".", "size", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V2", ",", "VPermMask", ")", ";"], "File": "PPCISelLowering105", "Func": "LowerVECTOR_SHUFFLE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2783, "Length": 390, "Cover_Rate": 0.5492957746478874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ">", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "StackProbeSize", ")", ";"], "File": "ARMFrameLowering102", "Func": "WindowsRequiresStackProbe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2784, "Length": 44, "Cover_Rate": 0.5176470588235295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2785, "Length": 27, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128bh", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtne2ps_pbh", "(", "__mmask8", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128bh", ")", "__builtin_ia32_cvtne2ps2bf16_v8bf_maskz", "(", "__B", ",", "__C", ",", "__A", ")", ";"], "File": "avx512bf16vlintrin3", "Func": "_mm_maskz_cvtne2ps_pbh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2786, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ";"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "isNonGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2787, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer2", "Func": "EmitARM64WinCFISaveFRegP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2788, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrhq_scatter_shifted_offset_p_u32", "(", "uint16_t", "*", "__base", ",", "uint32x4_t", "__offset", ",", "uint32x4_t", "__value", ",", "mve_pred16_t", "__p", ")", "{", "__builtin_mve_vstrhq_scatter_shifted_offset_p_uv4si", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrhq_scatter_shifted_offset_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2789, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqshlu_nv16qi_uss", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqshluq_n_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2790, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "AVRInstrInfo", "Func": "AVRInstrInfo", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2791, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAnyImm2", "(", "SDValue", "&", "N", ",", "SDValue", "&", "R", ")", "{", "return", "SelectAnyImmediate", "(", "N", ",", "R", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG10", "Func": "SelectAnyImm2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2792, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MF", "->", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter (2)1", "Func": "emitConstantPool", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2793, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "size", "<=", "<NUM_LIT>", "*", "PROBE_INTERVAL", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ",", "last", ";", "struct", "scratch_reg", "sr", ";", "get_scratch_register_on_entry", "(", "&", "sr", ")", ";", "rounded_size", "=", "ROUND_DOWN", "(", "size", ",", "PROBE_INTERVAL", ")", ";"], "ground_truth": ["emit_move_insn", "(", "sr", ".", "reg", ",", "GEN_INT", "(", "-", "first", ")", ")", ";"], "File": "i3865", "Func": "ix86_emit_probe_stack_range", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2794, "Length": 111, "Cover_Rate": 0.6132596685082873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitSrcInText", "(", "StringRef", "filename", ",", "unsigned", "line", ")", "{", "std", "::", "stringstream", "temp", ";", "LineReader", "*", "reader", "=", "this", "->", "getReader", "(", "filename", ".", "str", "(", ")", ")", ";", "temp", "<<", "<STR_LIT>", ";", "temp", "<<", "filename", ".", "str", "(", ")", ";", "temp", "<<", "<STR_LIT>", ";", "temp", "<<", "line", ";"], "ground_truth": ["temp", "<<", "<STR_LIT>", ";"], "File": "NVPTXAsmPrinter14", "Func": "emitSrcInText", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2795, "Length": 56, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SystemZPostRewrite", "Func": "getAnalysisUsage", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2796, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "IndexReg", "=", "IndexOp", ";", "AM", ".", "Scale", "=", "cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "AddrSpace", "=", "Parent", "->", "getPointerInfo", "(", ")", ".", "getAddrSpace", "(", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "BasePtr", ")", ";", "MVT", "VT", "=", "BasePtr", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "matchVectorAddress", "(", "BasePtr", ",", "AM", ")", ")", "return", "false", ";", "getAddressOperands", "(", "AM", ",", "DL", ",", "VT", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG1", "Func": "selectVectorAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2797, "Length": 142, "Cover_Rate": 0.7029702970297029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpeqq_n_v8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpeqq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2798, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "combineExtractVectorElt", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineExtractVectorElt_SSE", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineInsertSubvector", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineSelect", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBitcast", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineCMov", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineAdd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineADC", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "combineMul", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineShift", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineAnd", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineOr", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineXor", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineLoad", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineMaskedLoad", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineStore", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineMaskedStore", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSIntToFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineUIntToFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineAndnp", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering172", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2799, "Length": 414, "Cover_Rate": 0.41194029850746267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isThumbOne", "(", ")", "const", "{", "return", "isThumb", "(", ")", "&&", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isThumbOne", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2800, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateVectorIndex", "(", "unsigned", "Idx", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_VectorIndex", ")", ";"], "ground_truth": ["Op", "->", "VectorIndex", ".", "Val", "=", "Idx", ";"], "File": "ARMAsmParser (2)", "Func": "CreateVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2801, "Length": 37, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "BTF", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "BPFAsmPrinter12", "Func": "BPFAsmPrinter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2802, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "TargetInstrInfo", "::", "DBG_LABEL", ":", "case", "TargetInstrInfo", "::", "EH_LABEL", ":", "case", "TargetInstrInfo", "::", "GC_LABEL", ":", "printLabel", "(", "MI", ")", ";", "return", ";", "case", "TargetInstrInfo", "::", "INLINEASM", ":", "O", "<<", "'\\t'", ";", "printInlineAsm", "(", "MI", ")", ";", "return", ";", "case", "TargetInstrInfo", "::", "DECLARE", ":", "printDeclare", "(", "MI", ")", ";", "return", ";", "case", "TargetInstrInfo", "::", "IMPLICIT_DEF", ":", "printImplicitDef", "(", "MI", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "{", "MCSymbol", "*", "PICBase", "=", "GetPICBaseSymbol", "(", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateMCValue", "(", "MCValue", "::", "get", "(", "PICBase", ")", ")", ")", ";", "printInstruction", "(", "&", "TmpInst", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "PICBase", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "getOperand", "(", "<NUM_LIT>", ")", "=", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "printInstruction", "(", "&", "TmpInst", ")", ";", "O", "<<", "<STR_LIT>", ";", "printInstruction", "(", "MI", ")", ";", "return", ";", "}", "}", "O", "<<", "<STR_LIT>", ";", "TmpInst", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "O", ".", "flush", "(", ")", ";"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "*", "MI", ";"], "File": "X86ATTAsmPrinter2", "Func": "printMachineInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2803, "Length": 263, "Cover_Rate": 0.5977272727272728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "S", "[", "R", "-", "<STR_LIT>", "]", ";", "}", "if", "(", "R", ">=", "<STR_LIT>", "&&", "R", "<=", "<STR_LIT>", ")", "{", "static", "const", "char", "*", "S", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "S", "[", "R", "-", "<STR_LIT>", "]", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonVectorPrint", "Func": "getStringReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2804, "Length": 52, "Cover_Rate": 0.3270440251572327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_AAPCS_BASED", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_align_anon_bitfield", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2805, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "reserve", "(", "NumOps", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "I", ")", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "emitIntrinsicWithCC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2806, "Length": 35, "Cover_Rate": 0.35353535353535354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "add", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "add", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodePostIdxReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2807, "Length": 63, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "getConstantImm", "(", ")", "const", "{"], "ground_truth": ["const", "MCExpr", "*", "Val", "=", "getImm", "(", ")", ";"], "File": "RV16KAsmParser", "Func": "getConstantImm", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2808, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Handler", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Frame", "=", "DAG", ".", "getRegister", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["unsigned", "StoreAddrReg", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering160", "Func": "LowerEH_RETURN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2809, "Length": 86, "Cover_Rate": 0.3659574468085106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "M", "->", "getNamedValue", "(", "ThunkIt", "->", "Name", ")", ")", ";", "MachineInstr", "*", "BL", "=", "isThumb", "?", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "IndirectCall", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "IndirectCall", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "GV", ")", ";", "int", "ImpLROpIdx", "=", "-", "<NUM_LIT>", ";", "int", "ImpSPOpIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "OpIdx", "=", "BL", "->", "getNumExplicitOperands", "(", ")", ";", "OpIdx", "<", "BL", "->", "getNumOperands", "(", ")", ";", "OpIdx", "++", ")", "{", "MachineOperand", "Op", "=", "BL", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "isDef", "(", ")", ")", "ImpLROpIdx", "=", "OpIdx", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "!", "Op", ".", "isDef", "(", ")", ")", "ImpSPOpIdx", "=", "OpIdx", ";", "}", "assert", "(", "ImpLROpIdx", "!=", "-", "<NUM_LIT>", ")", ";", "assert", "(", "ImpSPOpIdx", "!=", "-", "<NUM_LIT>", ")", ";", "int", "FirstOpIdxToRemove", "=", "std", "::", "max", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "int", "SecondOpIdxToRemove", "=", "std", "::", "min", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "BL", "->", "RemoveOperand", "(", "FirstOpIdxToRemove", ")", ";", "BL", "->", "RemoveOperand", "(", "SecondOpIdxToRemove", ")", ";", "BL", "->", "copyImplicitOps", "(", "MF", ",", "IndirectCall", ")", ";", "MF", ".", "moveCallSiteInfo", "(", "&", "IndirectCall", ",", "BL", ")", ";", "BL", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ",", "true", ",", "RegIsKilled", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";"], "ground_truth": ["return", "MBB", ";"], "File": "ARMSLSHardening2", "Func": "ConvertIndirectCallToIndirectJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2810, "Length": 295, "Cover_Rate": 0.5534709193245778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowFMA", "(", "MachineFunction", "&", "MF", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "TargetOptions", "&", "TO", "=", "MF", ".", "getTarget", "(", ")", ".", "Options", ";"], "ground_truth": ["if", "(", "FMAContractLevelOpt", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "{"], "File": "NVPTXISelLowering (2)", "Func": "allowFMA", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2811, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Rematerialize", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMRematerialize", "Func": "createTVMRematerialize", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2812, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "IntVal", "=", "Tok", ".", "getIntVal", "(", ")", ";", "unsigned", "Reg", "=", "matchRegisterByNumber", "(", "IntVal", ",", "<STR_LIT>", ")", ";", "<ISA_LIT>Operand", "*", "Op", "=", "<STR_LIT>", "(", "Reg", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["Op", "->", "setRegKind", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser29", "Func": "parseCOP2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2813, "Length": 109, "Cover_Rate": 0.7364864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printV4F64", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'('", ";", "printF64", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printF64", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printF64", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printF64", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "')'", ";"], "ground_truth": ["}"], "File": "HSAILInstPrinter", "Func": "printV4F64", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2814, "Length": 83, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ScheduleDAGInstrs", "*", "createIterativeGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "auto", "DAG", "=", "new", "GCNIterativeScheduler", "(", "C", ",", "GCNIterativeScheduler", "::", "SCHEDULE_LEGACYMAXOCCUPANCY", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "createStoreClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "return", "DAG", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "createIterativeGCNMaxOccupancyMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2815, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCExpr19", "Func": "findAssociatedSection", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2816, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "TT", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "File": "TriCoreMCTargetDesc", "Func": "createTriCoreMCInstPrinter", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2817, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "getAllocaAdjustInsts", "(", ")", "{", "return", "AllocaAdjustInsts", ";"], "ground_truth": ["}"], "File": "HexagonMachineFunctionInfo", "Func": "getAllocaAdjustInsts", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2818, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "ix86_address", "parts", ";", "rtx", "base", ",", "index", ",", "disp", ";", "HOST_WIDE_INT", "scale", ";", "addr_space_t", "seg", ";", "if", "(", "ix86_decompose_address", "(", "addr", ",", "&", "parts", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "base", "=", "parts", ".", "base", ";", "index", "=", "parts", ".", "index", ";", "disp", "=", "parts", ".", "disp", ";", "scale", "=", "parts", ".", "scale", ";", "seg", "=", "parts", ".", "seg", ";", "if", "(", "base", ")", "{", "rtx", "reg", "=", "ix86_validate_address_register", "(", "base", ")", ";", "if", "(", "reg", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "(", "strict", "&&", "!", "REG_OK_FOR_BASE_STRICT_P", "(", "reg", ")", ")", "||", "(", "!", "strict", "&&", "!", "REG_OK_FOR_BASE_NONSTRICT_P", "(", "reg", ")", ")", ")", "return", "false", ";", "}", "if", "(", "index", ")", "{", "rtx", "reg", "=", "ix86_validate_address_register", "(", "index", ")", ";", "if", "(", "reg", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "(", "strict", "&&", "!", "REG_OK_FOR_INDEX_STRICT_P", "(", "reg", ")", ")", "||", "(", "!", "strict", "&&", "!", "REG_OK_FOR_INDEX_NONSTRICT_P", "(", "reg", ")", ")", ")", "return", "false", ";", "}", "if", "(", "base", "&&", "index", "&&", "GET_MODE", "(", "base", ")", "!=", "GET_MODE", "(", "index", ")", ")", "return", "false", ";", "if", "(", "seg", "!=", "ADDR_SPACE_GENERIC", "&&", "(", "(", "base", "&&", "GET_MODE", "(", "base", ")", "!=", "word_mode", ")", "||", "(", "index", "&&", "GET_MODE", "(", "index", ")", "!=", "word_mode", ")", ")", ")", "return", "false", ";", "if", "(", "scale", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "index", ")", "return", "false", ";", "if", "(", "scale", "!=", "<NUM_LIT>", "&&", "scale", "!=", "<NUM_LIT>", "&&", "scale", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "disp", ")", "{", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_MACHOPIC_OFFSET", ")", "switch", "(", "XINT", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "case", "UNSPEC_GOTOFF", ":", "gcc_assert", "(", "flag_pic", ")", ";", "if", "(", "!", "TARGET_64BIT", ")", "goto", "is_legitimate_pic", ";", "return", "false", ";", "case", "UNSPEC_GOTPCREL", ":", "case", "UNSPEC_PCREL", ":", "gcc_assert", "(", "flag_pic", ")", ";", "goto", "is_legitimate_pic", ";", "case", "UNSPEC_GOTTPOFF", ":", "case", "UNSPEC_GOTNTPOFF", ":", "case", "UNSPEC_INDNTPOFF", ":", "case", "UNSPEC_NTPOFF", ":"], "ground_truth": ["case", "UNSPEC_DTPOFF", ":"], "File": "i3865", "Func": "ix86_legitimate_address_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2819, "Length": 351, "Cover_Rate": 0.5334346504559271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasPkFmacF16Inst", "(", ")", "const", "{"], "ground_truth": ["return", "HasPkFmacF16Inst", ";"], "File": "AMDGPUSubtarget107", "Func": "hasPkFmacF16Inst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2820, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqsubq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "(", "int16x8_t", ")", "__builtin_aarch64_sqsubv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqsubq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2821, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "<ISA_LIT>TargetMachine", "&", "TM", ",", "unsigned", "StackAlignOverride", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ProcFamily", "(", "Others", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "TargetTriple", "(", "TT", ")", ",", "StackAlignOverride", "(", "StackAlignOverride", ")", ",", "In64BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", ",", "In32BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "CODE16", ")", ",", "In16BitMode", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", "&&", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "CODE16", ")", ",", "DL", "(", "computeDataLayout", "(", "*", "this", ")", ")", ",", "TSInfo", "(", "DL", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "getStackAlignment", "(", ")", ",", "is64Bit", "(", ")", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ",", "JITInfo", "(", "hasSSE1", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "X86Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2822, "Length": 181, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "!", "CurrI", "->", "isCall", "(", ")", "&&", "!", "CurrI", "->", "isReturn", "(", ")", "&&", "!", "CurrI", "->", "isBranch", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CurrI", "->", "isKill", "(", ")", ")", "{", "CurrI", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "if", "(", "delayHasHazard", "(", "*", "CurrI", ",", "RegDU", ",", "IM", ")", ")", "continue", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "unsigned", "AddrIdx", ";", "if", "(", "(", "isBasePlusOffsetMemoryAccess", "(", "CurrI", "->", "getOpcode", "(", ")", ",", "&", "AddrIdx", ")", "&&", "baseRegNeedsLoadStoreMask", "(", "CurrI", "->", "getOperand", "(", "AddrIdx", ")", ".", "getReg", "(", ")", ")", ")", "||", "CurrI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ")", "continue", ";", "}", "bool", "InMicro<ISA_LIT>Mode", "=", "STI", ".", "inMicro<ISA_LIT>Mode", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "unsigned", "Opcode", "=", "(", "*", "Slot", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", "&&", "TII", "->", "getInstSizeInBytes", "(", "*", "CurrI", ")", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ")", "continue", ";", "Filler", "=", "CurrI", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller18", "Func": "searchRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2823, "Length": 214, "Cover_Rate": 0.7205387205387206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "EntryBB", "=", "&", "MF", "->", "front", "(", ")", ";", "unsigned", "AR", "=", "FuncInfo", "->", "CreateReg", "(", "<STR_LIT>", ")", ";", "unsigned", "MaxA", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "auto", "&", "HII", "=", "*", "HST", ".", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "EntryBB", ",", "DebugLoc", "(", ")", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "AR", ")", ".", "addImm", "(", "MaxA", ")", ";"], "ground_truth": ["MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "setStackAlignBaseVReg", "(", "AR", ")", ";"], "File": "HexagonISelDAGToDAG39", "Func": "EmitFunctionEntryCode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2824, "Length": 78, "Cover_Rate": 0.5492957746478874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TargetMachine", ")", ":", "SelectionDAGISel", "(", "TargetMachine", ")", "{"], "ground_truth": ["}"], "File": "DLXISelDAGToDAG", "Func": "DLXDAGToDAGISel", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2825, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "PA", "(", "SumBase", "base", ",", "bool", "sub_p0", ",", "bool", "p0_align", ",", "bool", "sub_p1", ",", "bool", "p1_align", ")", "{", "std", "::", "string", "result", ";", "switch", "(", "base", ")", "{", "case", "SumBase", "::", "Zero", ":", "result", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "disassembler", "Func": "PA", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2826, "Length": 42, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "onEndOfFile", "(", ")", "override", "{"], "ground_truth": ["for", "(", "const", "StringRef", "&", "Label", ":", "OperatorLabels", ")", "if", "(", "FreeLabels", ".", "find", "(", "Label", ")", "==", "FreeLabels", ".", "end", "(", ")", ")", "Error", "(", "SMLoc", "::", "getFromPointer", "(", "Label", ".", "begin", "(", ")", ")", ",", "<STR_LIT>", ",", "SMRange", "(", "SMLoc", "::", "getFromPointer", "(", "Label", ".", "begin", "(", ")", ")", ",", "SMLoc", "::", "getFromPointer", "(", "Label", ".", "end", "(", ")", ")", ")", ")", ";"], "File": "TPCAsmParser", "Func": "onEndOfFile", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2827, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "force_into_acc", "(", "rtx", "src", ",", "rtx", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "move", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "REGNO", "(", "src", ")", "<", "<NUM_LIT>", ")", "return", ";", "move", "=", "mode", "==", "QImode", "?", "gen_movqi", "(", "A", ",", "src", ")", ":", "gen_movhi", "(", "AX", ",", "src", ")", ";"], "ground_truth": ["EM", "(", "move", ")", ";"], "File": "rl782", "Func": "force_into_acc", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2828, "Length": 63, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FI", "->", "setMustSaveLR", "(", "MustSaveLR", "(", "MF", ",", "LR", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", ".", "setPhysRegUnused", "(", "LR", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "bool", "isDarwinABI", "=", "Subtarget", ".", "isDarwinABI", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "needsFP", "(", "MF", ")", ")", "{", "int", "FPOffset", "=", "getFramePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "FPSI", "=", "MFI", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ",", "true", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";", "}", "int", "BPSI", "=", "FI", "->", "getBasePointerSaveIndex", "(", ")", ";", "if", "(", "!", "BPSI", "&&", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "int", "BPOffset", "=", "getBasePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "BPSI", "=", "MFI", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "BPOffset", ",", "true", ")", ";"], "ground_truth": ["FI", "->", "setBasePointerSaveIndex", "(", "BPSI", ")", ";"], "File": "PPCFrameLowering24", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2829, "Length": 168, "Cover_Rate": 0.49266862170087977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "frv_packet_group", "*", "packet_group", ";", "packet_group", "=", "&", "frv_packet", ".", "groups", "[", "frv_unit_groups", "[", "frv_insn_unit", "(", "insn", ")", "]", "]", ";"], "ground_truth": ["packet_group", "->", "insns", "[", "packet_group", "->", "num_insns", "++", "]", "=", "insn", ";"], "File": "frv2", "Func": "frv_add_insn_to_packet", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 2830, "Length": 33, "Cover_Rate": 0.532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ".", "getReg", "(", ")", ")", ")", "||", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "File": "X86CodeEmitter", "Func": "Is16BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2831, "Length": 67, "Cover_Rate": 0.6320754716981132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FoldAsLoadDefReg", "==", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "FoldAsLoadDefReg", "=", "<NUM_LIT>", ";", "return", "nullptr", ";", "}", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "FoldAsLoadDefReg", ")", ";", "assert", "(", "DefMI", ")", ";", "bool", "SawStore", "=", "false", ";", "if", "(", "!", "DefMI", "->", "isSafeToMove", "(", "nullptr", ",", "SawStore", ")", ")", "return", "nullptr", ";", "unsigned", "SrcOperandId", "=", "<NUM_LIT>", ";", "bool", "FoundSrcOperand", "=", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "X86InstrInfo (2)1", "Func": "optimizeLoadInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2832, "Length": 97, "Cover_Rate": 0.42731277533039647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AFI", "->", "setHasSpills", "(", "true", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "}", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "{", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "GBZ80InstrInfo", "Func": "storeRegToStackSlot", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2833, "Length": 124, "Cover_Rate": 0.5391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "RetInfos", ";", "ArgInfo", "ArgRetInfo", "(", "VRegs", ",", "*", "Val", ",", "<NUM_LIT>", ")", ";", "setArgFlags", "(", "ArgRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "ArgRetInfo", ",", "RetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["<ISA_LIT>OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";"], "File": "MipsCallLowering (2)", "Func": "lowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2834, "Length": 148, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "Opcode", "==", "Instruction", "::", "PHI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "getCFInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2835, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_or_epi64", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "(", "(", "__v4du", ")", "__A", "|", "(", "__v4du", ")", "__B", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_or_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2836, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "MachineInstr", "*", "FirstVCTP", "=", "*", "VCTPs", ".", "begin", "(", ")", ";", "for", "(", "MachineInstr", "*", "VCTP", ":", "VCTPs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "VCTP", ")", ";", "if", "(", "VCTP", "->", "getOpcode", "(", ")", "!=", "FirstVCTP", "->", "getOpcode", "(", ")", "||", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "FirstVCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "Register", "CountReg", "=", "FirstVCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "CountReg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineInstr", "*", "Phi", "=", "LookThroughCOPY", "(", "MRI", "->", "getVRegDef", "(", "CountReg", ")", ",", "MRI", ")", ";", "if", "(", "!", "Phi", "||", "Phi", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "PHI", "||", "Phi", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", "||", "(", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", "&&", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "ML", "->", "getLoopLatch", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "CountReg", "=", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "ML", "->", "getLoopLatch", "(", ")", "?", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "LoopStart", "->", "getParent", "(", ")", ";"], "File": "MVEVPTOptimisationsPass2", "Func": "ConvertTailPredLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2837, "Length": 264, "Cover_Rate": 0.4436974789915966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pavgb256", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_avg_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2838, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "The<ISA_LIT>LETarget", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "Y", "(", "The<ISA_LIT>BETarget", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "A", "(", "TheThumbLETarget", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "B", "(", "TheThumbBETarget", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>LETarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>BETarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbLETarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheThumbBETarget", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>LETarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>BETarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbLETarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheThumbBETarget", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>LETarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>BETarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbLETarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheThumbBETarget", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>LETarget", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>BETarget", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbLETarget", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheThumbBETarget", ",", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "The<ISA_LIT>LETarget", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "The<ISA_LIT>BETarget", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbLETarget", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";", "TargetRegistry", "::", "RegisterMCInstrAnalysis", "(", "TheThumbBETarget", ",", "create<ISA_LIT>MCInstrAnalysis", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>LETarget", ",", "create<ISA_LIT>LEMCCodeEmitter", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "LLVMInitializeARMTargetMC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2839, "Length": 234, "Cover_Rate": 0.4895397489539749, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "Entry", "(", "const", "SortRegion", "*", "R", ")", ":", "TheRegion", "(", "R", ")", ",", "NumBlocksLeft", "(", "R", "->", "getNumBlocks", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyCFGSort10", "Func": "Entry", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2840, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Index", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "unsigned", "IndexOpcode", "=", "Index", "->", "getOpcode", "(", ")", ";", "if", "(", "IndexOpcode", "==", "<STR_LIT>", "||", "IndexOpcode", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "if", "(", "Base", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG (2)", "Func": "shouldUseLA", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2841, "Length": 49, "Cover_Rate": 0.34507042253521125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PopInst", "(", "AvailableAlus", "[", "AluPredX", "]", ")", ";", "}", "if", "(", "!", "AvailableAlus", "[", "AluDiscarded", "]", ".", "empty", "(", ")", ")", "{", "OccupedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluDiscarded", "]", ")", ";", "}", "if", "(", "!", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "empty", "(", ")", ")", "{", "OccupedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluT_XYZW", "]", ")", ";", "}", "}", "bool", "TransSlotOccuped", "=", "OccupedSlotsMask", "&", "<NUM_LIT>", ";", "if", "(", "!", "TransSlotOccuped", ")", "{", "if", "(", "!", "AvailableAlus", "[", "AluTrans", "]", ".", "empty", "(", ")", ")", "{", "OccupedSlotsMask", "|=", "<NUM_LIT>", ";"], "ground_truth": ["return", "PopInst", "(", "AvailableAlus", "[", "AluTrans", "]", ")", ";"], "File": "R600MachineScheduler9", "Func": "pickAlu", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2842, "Length": 104, "Cover_Rate": 0.4425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "TOYAsmBackend", "Func": "getFixupKindInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2843, "Length": 65, "Cover_Rate": 0.7558139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NextMI", "=", "skipDebugInstructionsForward", "(", "NextMI", ",", "MBBEnd", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "LastTrackedMI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "continue", ";"], "File": "GCNRegPressure13", "Func": "advanceToNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2844, "Length": 61, "Cover_Rate": 0.49193548387096775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "LastCMOV", "==", "&", "MI", "&&", "NextMIIt", "!=", "ThisMBB", "->", "end", "(", ")", "&&", "NextMIIt", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "{", "return", "EmitLoweredCascadedSelect", "(", "MI", ",", "*", "NextMIIt", ",", "ThisMBB", ")", ";", "}", "const", "BasicBlock", "*", "LLVM_BB", "=", "ThisMBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "*", "F", "=", "ThisMBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "SinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "ThisMBB", "->", "getIterator", "(", ")", ";", "F", "->", "insert", "(", "It", ",", "FalseMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "SinkMBB", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "LastCMOV", "->", "killsRegister", "(", "<STR_LIT>", ")", "&&", "!", "checkAndUpdateEFLAGSKill", "(", "LastCMOV", ",", "ThisMBB", ",", "TRI", ")", ")", "{", "FalseMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "SinkMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SinkMBB", "->", "splice", "(", "SinkMBB", "->", "begin", "(", ")", ",", "ThisMBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "LastCMOV", ")", ")", ",", "ThisMBB", "->", "end", "(", ")", ")", ";", "SinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "ThisMBB", ")", ";", "ThisMBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";"], "ground_truth": ["ThisMBB", "->", "addSuccessor", "(", "SinkMBB", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "EmitLoweredSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2845, "Length": 268, "Cover_Rate": 0.5143953934740882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "gen_rtx_MEM", "(", "word_mode", ",", "addr", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["emit_insn", "(", "gen_probe_stack", "(", "mem", ")", ")", ";"], "File": "s390", "Func": "s390_emit_stack_probe", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2846, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "vec_cmplt", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cmplt_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2847, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";"], "ground_truth": ["SDValue", "ResValue", "=", "Outs", "[", "i", "]", ".", "Val", ";"], "File": "SystemZISelLowering101", "Func": "LowerReturn", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2848, "Length": 148, "Cover_Rate": 0.3978494623655914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "goto", "ProcessNext", ";", "}", "if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "CPSRDef", ",", "IsSelfLoop", ")", ")", "{", "Modified", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "prior", "(", "NextMII", ")", ";", "MI", "=", "&", "*", "I", ";", "}", "}", "ProcessNext", ":", "bool", "DefCPSR", "=", "false", ";", "LiveCPSR", "=", "UpdateCPSRDef", "(", "*", "MI", ",", "LiveCPSR", ",", "DefCPSR", ")", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "{", "CPSRDef", "=", "<NUM_LIT>", ";"], "ground_truth": ["IsSelfLoop", "=", "false", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceMBB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2849, "Length": 135, "Cover_Rate": 0.37815126050420167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", "||", "No<ISA_LIT>CFOpt", ".", "getValue", "(", ")", ")", "return", "false", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Z80CallFrameOptimization1", "Func": "runOnMachineFunction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2850, "Length": 25, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "live_regs_mask", "=", "calc_live_regs", "(", "&", "reg_count", ")", ";", "parms", "=", "DECL_ARGUMENTS", "(", "decl", ")", ";", "for", "(", ";", "parms", ";", "parms", "=", "TREE_CHAIN", "(", "parms", ")", ")", "{", "if", "(", "GET_CODE", "(", "DECL_RTL", "(", "parms", ")", ")", "==", "MEM", "&&", "XEXP", "(", "DECL_RTL", "(", "parms", ")", ",", "<NUM_LIT>", ")", "!=", "const0_rtx", "&&", "!", "CONSTANT_P", "(", "XEXP", "(", "DECL_RTL", "(", "parms", ")", ",", "<NUM_LIT>", ")", ")", ")", "parm_size", "+=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "DECL_RTL", "(", "parms", ")", ")", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "name", ",", "(", "reg_count", "*", "<NUM_LIT>", "+", "get_frame_size", "(", ")", "+", "crtl", "->", "args", ".", "pretend_args_size", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_count", "*", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "live_regs_mask", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "get_frame_size", "(", ")", "-", "parm_size", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "parm_size", ")", ";"], "File": "z8k", "Func": "z8k_declare_function_name", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2851, "Length": 147, "Cover_Rate": 0.7424242424242424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Narrow", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "if", "(", "Narrow", ")", "std", "::", "transform", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "Regs", ".", "begin", "(", ")", ",", "WidenVector", "(", "*", "CurDAG", ")", ")", ";", "SDValue", "RegSeq", "=", "createQTuple", "(", "Regs", ")", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "LaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "CurDAG", "->", "getTargetConstant", "(", "LaneNo", ",", "dl", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";"], "File": "AArch64ISelDAGToDAG60", "Func": "SelectPostStoreLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2852, "Length": 196, "Cover_Rate": 0.7205882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "ST", "->", "isLittle", "(", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ")", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "return", "DCI", ".", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering123", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2853, "Length": 124, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm32", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2854, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "Val", "->", "getType", "(", ")", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "*", "II", ")", ";", "Ptr", "=", "Builder", ".", "CreateBitCast", "(", "Ptr", ",", "STy", "->", "getElementType", "(", "<NUM_LIT>", ")", "->", "getPointerTo", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "STy", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "{"], "File": "SVEExpandLibCall", "Func": "ExpandStructStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2855, "Length": 65, "Cover_Rate": 0.37790697674418605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op1", "->", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "const", "APInt", "&", "XorC", "=", "Op1", ".", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "~", "XorC", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "NewXor", ",", "DAG", ".", "getConstant", "(", "C", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ")", ";", "}", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "false", ")", "&&", "shouldUseHorizontalOp", "(", "Op0", "==", "Op1", ",", "DAG", ",", "Subtarget", ")", ")", "{", "auto", "HSUBBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ",", "Ops", ")", ";"], "ground_truth": ["}", ";"], "File": "X86ISelLowering129", "Func": "combineSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2856, "Length": 231, "Cover_Rate": 0.6328767123287671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "Const", "->", "isNegative", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "Const", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "Const", "->", "isNegative", "(", ")", ")", "return", "false", ";", "bool", "NegImm", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNegative", "(", ")", ";", "bool", "IsDecreasing", "=", "(", "(", "Opc", "==", "Instruction", "::", "Sub", ")", "&&", "!", "NegImm", ")", "||", "(", "(", "Opc", "==", "Instruction", "::", "Add", ")", "&&", "NegImm", ")", ";"], "ground_truth": ["if", "(", "!", "IsDecreasing", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare3", "Func": "isSafeOverflow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2857, "Length": 116, "Cover_Rate": 0.4496124031007752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "SrcTy", "=", "Op", "->", "getType", "(", ")", ";", "EVT", "SrcEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "SrcTy", ",", "true", ")", ";", "EVT", "DestEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "DestTy", ",", "true", ")", ";", "if", "(", "!", "SrcEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "!", "DestEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "DestEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "<STR_LIT>", "&&", "DestVT", "!=", "<STR_LIT>", "&&", "DestVT", "!=", "<STR_LIT>", "&&", "DestVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "bool", "SrcIsKill", "=", "hasTrivialKill", "(", "Op", ")", ";", "unsigned", "ResultReg", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "switch", "(", "DestVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Mask", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64FastISel (2)", "Func": "selectTrunc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2858, "Length": 193, "Cover_Rate": 0.5406162464985994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Hi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2859, "Length": 139, "Cover_Rate": 0.468013468013468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "VideocoreELFObjectWriter", "Func": "~VideocoreELFObjectWriter", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2860, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}"], "ground_truth": ["RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "File": "HexagonISelLowering112", "Func": "LowerReturn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2861, "Length": 91, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ValVT", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "{", "if", "(", "SDValue", "Res", "=", "implicitlyClearTop", "(", "Val", ",", "DAG", ")", ")", "{"], "ground_truth": ["DCI", ".", "CombineTo", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Val", ")", ";"], "File": "Z80ISelLowering2", "Func": "combineZeroExtend", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2862, "Length": 61, "Cover_Rate": 0.5304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "XnackSetting", "!=", "TargetIDSetting", "::", "Unsupported", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isXnackSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2863, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "Triple", "(", "TT", ")", ";", "std", "::", "string", "Ret", "=", "<STR_LIT>", ";", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "Ret", "+=", "<STR_LIT>", ";", "}"], "ground_truth": ["Ret", "+=", "<STR_LIT>", "<STR_LIT>", ";"], "File": "AMDGPUTargetMachine35", "Func": "computeDataLayout", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2864, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtneeph_ps", "(", "const", "__m256h", "*", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_vcvtneeph2ps256", "(", "(", "const", "__v16hf", "*", ")", "__A", ")", ";"], "File": "avxneconvertintrin", "Func": "_mm256_cvtneeph_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2865, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ConstantPool", "::", "empty", "(", ")", "{", "return", "Entries", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "empty", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2866, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "FK_Data_4", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "return", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter25", "Func": "getModImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2867, "Length": 74, "Cover_Rate": 0.7474747474747475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setScoreLB", "(", "InstCounterType", "T", ",", "unsigned", "Val", ")", "{"], "ground_truth": ["assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";"], "File": "SIInsertWaitcnts1", "Func": "setScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2868, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "func_optimize", ")", "func_optimize", "=", "old_optimize", ";", "memset", "(", "&", "func_options", ",", "<NUM_LIT>", ",", "sizeof", "(", "func_options", ")", ")", ";", "init_options_struct", "(", "&", "func_options", ",", "NULL", ")", ";", "lang_hooks", ".", "init_options_struct", "(", "&", "func_options", ")", ";", "memset", "(", "&", "func_options_set", ",", "<NUM_LIT>", ",", "sizeof", "(", "func_options_set", ")", ")", ";", "cl_optimization_restore", "(", "&", "func_options", ",", "&", "func_options_set", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "tree", "old_target", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "old_target", "==", "NULL_TREE", ")", "old_target", "=", "target_option_default_node", ";", "cl_target_option_restore", "(", "&", "func_options", ",", "&", "func_options_set", ",", "TREE_TARGET_OPTION", "(", "old_target", ")", ")", ";", "new_target", "=", "ix86_valid_target_attribute_tree", "(", "fndecl", ",", "args", ",", "&", "func_options", ",", "&", "func_options_set", ",", "flags", "==", "<NUM_LIT>", ")", ";", "new_optimize", "=", "build_optimization_node", "(", "&", "func_options", ",", "&", "func_options_set", ")", ";", "if", "(", "new_target", "==", "error_mark_node", ")", "ret", "=", "false", ";", "else", "if", "(", "new_target", ")", "{", "if", "(", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", "==", "NULL_TREE", "&&", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", "==", "NULL_TREE", ")", "{", "target_attribute_cache", "[", "<NUM_LIT>", "]", "=", "copy_list", "(", "args", ")", ";", "target_attribute_cache", "[", "<NUM_LIT>", "]", "=", "new_target", ";", "target_attribute_cache", "[", "<NUM_LIT>", "]", "=", "old_optimize", "!=", "new_optimize", "?", "new_optimize", ":", "NULL_TREE", ";", "}"], "ground_truth": ["DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", "=", "new_target", ";"], "File": "i386-options", "Func": "ix86_valid_target_attribute_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2869, "Length": 198, "Cover_Rate": 0.5103092783505154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "<STR_LIT>", ")", ";", "std", "::", "string", "Msg", "=", "<STR_LIT>", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "sizeof", "(", "ErrorInfo", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";"], "ground_truth": ["if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{"], "File": "SystemZAsmParser (2)", "Func": "MatchAndEmitInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2870, "Length": 100, "Cover_Rate": 0.40160642570281124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "UseMI", "->", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "*", "OpInfo", "=", "Desc", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", "||", "UseOpIdx", ">=", "Desc", ".", "getNumOperands", "(", ")", ")", "return", "false", ";", "uint8_t", "OpTy", "=", "OpInfo", "[", "UseOpIdx", "]", ".", "OperandType", ";", "if", "(", "OpTy", "<", "<STR_LIT>", "||", "OpTy", ">", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpTy", ")", "&&", "TII", "->", "isOperandLegal", "(", "*", "UseMI", ",", "UseOpIdx", ",", "&", "OpToFold", ")", ")", "{", "UseMI", "->", "getOperand", "(", "UseOpIdx", ")", ".", "ChangeToImmediate", "(", "OpToFold", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "!", "OpToFold", ".", "isReg", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Register", "UseReg", "=", "OpToFold", ".", "getReg", "(", ")", ";"], "File": "SIFoldOperands31", "Func": "tryToFoldACImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2871, "Length": 131, "Cover_Rate": 0.32997481108312343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Val", ",", "S", ",", "E", ")", ";"], "ground_truth": ["}"], "File": "AVRAsmParser", "Func": "CreateImm", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2872, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "st", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "ST", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARCFrameLowering1", "Func": "ARCFrameLowering", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2873, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "EmitCustomSelect", "(", "MI", ",", "MBB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitCustomAtomic", "(", "MI", ",", "MBB", ")", ";", "case", "<STR_LIT>", ":", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "MBB", ";", "}"], "ground_truth": ["}"], "File": "MBlazeISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2874, "Length": 57, "Cover_Rate": 0.41605839416058393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "Intel_OCL_BI", ")", "{", "if", "(", "IsWin64", "&&", "HasAVX512", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "Is64Bit", "&&", "HasAVX512", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_RegMask", ";", "if", "(", "IsWin64", "&&", "HasAVX", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "Is64Bit", "&&", "HasAVX", ")", "return", "CSR_64_Intel_OCL_BI_AVX_RegMask", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_RegMask", ";", "}", "if", "(", "CC", "==", "CallingConv", "::", "GHC", "||", "CC", "==", "CallingConv", "::", "HiPE", ")", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["if", "(", "!", "Is64Bit", ")", "return", "CSR_32_RegMask", ";"], "File": "X86RegisterInfo21", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2875, "Length": 84, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUs", ")", "{", "if", "(", "!", "RS", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "Offset", ")", ")", ";", "unsigned", "ScratchReg", "=", "RS", "->", "scavengeRegister", "(", "<STR_LIT>", ",", "II", ",", "SPAdj", ")", ";", "loadConstant", "(", "MBB", ",", "II", ",", "ScratchReg", ",", "Offset", ",", "dl", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "else", "{", "bool", "isU6", "=", "isImmU6", "(", "Offset", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Offset", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "Offset", ")", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "int", "NewOpcode", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "NewOpcode", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "NewOpcode", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "XCoreRegisterInfo2", "Func": "eliminateFrameIndex", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2876, "Length": 438, "Cover_Rate": 0.474025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IRPeephole", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "BPFIRPeephole", "Func": "BPFIRPeephole", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2877, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LinearizedRegion", "::", "~", "LinearizedRegion", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "~LinearizedRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2878, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_OUTPUT_ALIGN", "(", "file", ",", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ")", ";", "last_assemble_variable_decl", "=", "decl", ";", "ASM_DECLARE_OBJECT_NAME", "(", "file", ",", "name", ",", "decl", ")", ";"], "ground_truth": ["ASM_OUTPUT_LABEL", "(", "file", ",", "name", ")", ";"], "File": "i386", "Func": "x86_output_aligned_bss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2879, "Length": 32, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "insns1", ",", "insns2", ";", "struct", "four_ints", "tmp_sequence", ";", "if", "(", "TARGET_ARM", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "{", "int", "consecutive_zeros", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "val", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ")", "{", "while", "(", "(", "i", "<", "<NUM_LIT>", ")", "&&", "!", "(", "val", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", ")", "{", "consecutive_zeros", "+=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ";", "}", "if", "(", "consecutive_zeros", ">", "best_consecutive_zeros", ")", "{", "best_consecutive_zeros", "=", "consecutive_zeros", ";", "best_start", "=", "i", "-", "consecutive_zeros", ";", "}", "i", "-=", "<NUM_LIT>", ";", "}", "}", "}", "insns1", "=", "optimal_immediate_sequence_1", "(", "code", ",", "val", ",", "return_sequence", ",", "best_start", ")", ";", "if", "(", "best_start", "!=", "<NUM_LIT>", "&&", "(", "(", "HOST_WIDE_INT_1U", "<<", "best_start", ")", "<", "val", ")", ")", "{", "insns2", "=", "optimal_immediate_sequence_1", "(", "code", ",", "val", ",", "&", "tmp_sequence", ",", "<NUM_LIT>", ")", ";", "if", "(", "insns2", "<=", "insns1", ")", "{", "*", "return_sequence", "=", "tmp_sequence", ";", "insns1", "=", "insns2", ";", "}"], "ground_truth": ["}"], "File": "arm", "Func": "optimal_immediate_sequence", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2880, "Length": 164, "Cover_Rate": 0.8241206030150754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "RegName", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ")", "return", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "else", "return", "<STR_LIT>", ";", "}", ";", "switch", "(", "Kind", ")", "{", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register", ":", "OS", "<<", "<STR_LIT>", "<<", "RegName", "(", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "KindTy", "::", "Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "KindTy", "::", "SystemRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "KindTy", "::", "SpecialCapRegister", ":"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "getSpecialCapReg", "(", ")", "<<", "'>'", ";"], "File": "RISCVAsmParser37", "Func": "print", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2881, "Length": 116, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "DataSection", ";"], "ground_truth": ["}"], "File": "HSAILTargetObjectFile", "Func": "getExplicitSectionGlobal", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2882, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Val", ";", "Entry", ".", "Ty", "=", "Val", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsZExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Exponent", ";", "Entry", ".", "Ty", "=", "Exponent", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsZExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Type", "*", "LCRTy", "=", "Val", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "TCChain", "=", "InChain", ";", "const", "auto", "*", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "bool", "IsTC", "=", "TLI", ".", "isInTailCallPosition", "(", "DAG", ",", "Op", ".", "getNode", "(", ")", ",", "TCChain", ")", "&&", "F", "->", "getReturnType", "(", ")", "==", "LCRTy", ";", "if", "(", "IsTC", ")", "InChain", "=", "TCChain", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "CallingConv", "::", "<ISA_LIT>_AAPCS_VFP", ",", "LCRTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setTailCall", "(", "IsTC", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CI", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "!", "CI", ".", "second", ".", "getNode", "(", ")", "?", "DAG", ".", "getRoot", "(", ")", ":", "CI", ".", "first", ";"], "File": "ARMISelLowering108", "Func": "LowerFPOWI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2883, "Length": 251, "Cover_Rate": 0.6729222520107239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerUINT_TO_FP_i32", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Bias", "=", "DAG", ".", "getConstantFP", "(", "BitsToDouble", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Load", "=", "getShuffleVectorZeroOrUndef", "(", "Load", ",", "<NUM_LIT>", ",", "true", ",", "Subtarget", ",", "DAG", ")", ";", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Bias", ")", ")", ")", ";", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ",", "Bias", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "DestVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "{"], "File": "X86ISelLowering114", "Func": "LowerUINT_TO_FP_i32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2884, "Length": 239, "Cover_Rate": 0.6927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsMinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "if", "(", "IsMinSize", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "S", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "S", ")", ";", "if", "(", "ReplacedSplat", "!=", "SDValue", "(", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "(", "S", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "SubVector0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "SubVector1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "BasePtr", "=", "S", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "S", "->", "getChain", "(", ")", ",", "DL", ",", "SubVector0", ",", "BasePtr", ",", "S", "->", "getPointerInfo", "(", ")", ",", "S", "->", "isVolatile", "(", ")", ",", "S", "->", "isNonTemporal", "(", ")", ",", "S", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering117", "Func": "performSTORECombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2885, "Length": 297, "Cover_Rate": 0.668918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OL", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PatmosISelDAGToDAG1", "Func": "PatmosDAGToDAGISel", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 2886, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extendOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ldrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "strOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "extendOpc", "=", "<NUM_LIT>", ";", "break", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "signExtend", "&&", "extendOpc", ")", "{", "oldval", "=", "MRI", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "extendOpc", ")", ",", "oldval", ")", ".", "addReg", "(", "dest", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "scratch2", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "Cond", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMISelLowering116", "Func": "EmitAtomicBinaryMinMax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2887, "Length": 361, "Cover_Rate": 0.473753280839895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "return", "allocateCCRegs", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering103", "Func": "allocateSGPRTuple", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2888, "Length": 32, "Cover_Rate": 0.367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "{", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", ")", "!=", "(", "i", "/", "LaneSize", ")", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "AllLanes", "=", "LaneCrossing", "[", "<NUM_LIT>", "]", "&&", "LaneCrossing", "[", "<NUM_LIT>", "]", ";", "}", "else", "{", "bool", "LaneUsed", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "LaneUsed", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "AllLanes", "=", "LaneUsed", "[", "<NUM_LIT>", "]", "&&", "LaneUsed", "[", "<NUM_LIT>", "]", ";", "}", "assert", "(", "V2", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "InLaneMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "int", "&", "M", "=", "InLaneMask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "(", "(", "M", "%", "Size", ")", "/", "LaneSize", ")", "!=", "(", "i", "/", "LaneSize", ")", ")", "M", "=", "(", "M", "%", "LaneSize", ")", "+", "(", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", ")", "+", "Size", ";", "}", "assert", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "VT", ",", "InLaneMask", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "AllLanes", "&&", "!", "is128BitLaneRepeatedShuffleMask", "(", "VT", ",", "InLaneMask", ")", ")", "return", "splitAndLowerShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "MVT", "PVT", "=", "VT", ".", "isFloatingPoint", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "Flipped", "=", "DAG", ".", "getBitcast", "(", "PVT", ",", "V1", ")", ";"], "File": "X86ISelLowering104", "Func": "lowerShuffleAsLanePermuteAndShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2889, "Length": 329, "Cover_Rate": 0.658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVAsmBackend14", "Func": "applyFixup", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2890, "Length": 54, "Cover_Rate": 0.3016759776536313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFrameLowering1", "Func": "hasReservedCallFrame", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2891, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget (2)1", "Func": "getFrameLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2892, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "{", "auto", "Op", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Op", "==", "<STR_LIT>", "||", "Op", "==", "<STR_LIT>", ")", "return", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "}", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "NumBytes", "=", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "NumBytes", "=", "StackMapOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "NumBytes", "=", "PatchPointOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo120", "Func": "getInstSizeInBytes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2893, "Length": 184, "Cover_Rate": 0.6174496644295302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtss_si64x", "(", "__m128", "__A", ")", "{", "return", "_mm_cvtss_si64", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cvtss_si64x", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2894, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setMustSaveTOC", "(", "bool", "U", ")", "{"], "ground_truth": ["MustSaveTOC", "=", "U", ";"], "File": "PPCMachineFunctionInfo1", "Func": "setMustSaveTOC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2895, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "Ops64", "[", "]", "=", "{", "Opd0", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "dl", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "MSB", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "SDNode", "*", "BFM", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops64", ")", ";"], "ground_truth": ["SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG67", "Func": "SelectBitfieldExtractOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2896, "Length": 85, "Cover_Rate": 0.36796536796536794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "CondCode", "suffixTo<ISA_LIT>CondCode", "(", "StringRef", "S", ")", "{", "return", "StringSwitch", "<", "CondCode", ">", "(", "S", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_F", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_HI", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_UGT", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_LS", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_ULE", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_CC", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_ULT", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_CS", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_UGE", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_NE", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_EQ", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_VC", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_VS", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_PL", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_MI", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_GE", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_LT", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_GT", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_LE", ")", ".", "EndsWith", "(", "<STR_LIT>", ",", "LPCC", "::", "ICC_T", ")", ".", "Default", "(", "LPCC", "::", "UNKNOWN", ")", ";"], "ground_truth": ["}"], "File": "DLXCondCode", "Func": "suffixToDLXCondCode", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2897, "Length": 206, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "LHSPenalty", "=", "<NUM_LIT>", ";", "if", "(", "ISD", "==", "<STR_LIT>", "||", "ISD", "==", "<STR_LIT>", ")", "return", "LHSPenalty", "+", "TargetTransformInfo", "::", "getVectorInstrCost", "(", "Opcode", ",", "Val", ",", "Index", ")", ";", "return", "TargetTransformInfo", "::", "getVectorInstrCost", "(", "Opcode", ",", "Val", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo20", "Func": "getVectorInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2898, "Length": 43, "Cover_Rate": 0.32575757575757575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m128i", "__Y", "=", "_mm256_extractf128_si256", "(", "__X", ",", "__N", ">>", "<NUM_LIT>", ")", ";", "return", "_mm_extract_epi32", "(", "__Y", ",", "__N", "%", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_extract_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2899, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ProtectJTSupportPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "!", "Func", ".", "protectJT", "(", ")", ")", "return", "false", ";", "bool", "modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Func", ".", "begin", "(", ")", ";", "MBB", "!=", "Func", ".", "end", "(", ")", ";", "MBB", "++", ")", "{", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "MI", "!=", "MBB", "->", "end", "(", ")", ")", "{"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "NMI", "=", "std", "::", "next", "(", "MI", ")", ";"], "File": "X86ProtectJTSupport", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2900, "Length": 86, "Cover_Rate": 0.8113207547169812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_using_red_zone", "(", "void", ")", "{"], "ground_truth": ["return", "TARGET_RED_ZONE", "&&", "!", "TARGET_64BIT_MS_ABI", ";"], "File": "i3865", "Func": "ix86_using_red_zone", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2901, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Ctx", ";", "<ISA_LIT>AsmPrinter", "&", "AsmPrinter", ";", "public", ":", "<ISA_LIT>MCInstLower", "(", "Mangler", "*", "mang", ",", "MCContext", "&", "ctx", ",", "<ISA_LIT>AsmPrinter", "&", "asmPrinter", ")", ";", "void", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCOperand", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "const", "MCExpr", "*", "getExpr", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbolRefExpr", "::", "VariantKind", "Kind", ")", "const", ";"], "ground_truth": ["}"], "File": "SystemZMCInstLower11", "Func": "getExpr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2902, "Length": 67, "Cover_Rate": 0.8933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_arm_lane_check", "(", "<NUM_LIT>", ",", "__index", ")", ";"], "ground_truth": ["return", "__builtin_neon_vfmal_lane_highv8hfv2sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "File": "arm", "Func": "neon_vfmlal_laneq_high_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2903, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "set", "=", "XVECEXP", "(", "real", ",", "<NUM_LIT>", ",", "i", ")", ";", "RTX_FRAME_RELATED_P", "(", "set", ")", "=", "<NUM_LIT>", ";", "}", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "return", "insn", ";", "}", "if", "(", "reg", "==", "reg2", ")", "reg", "=", "gen_raw_REG", "(", "GET_MODE", "(", "reg", ")", ",", "REGNO", "(", "reg", ")", ")", ";", "if", "(", "reg", "==", "rreg", ")", "reg", "=", "gen_raw_REG", "(", "GET_MODE", "(", "reg", ")", ",", "REGNO", "(", "reg", ")", ")", ";", "real", "=", "copy_rtx", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "reg2", "!=", "NULL_RTX", ")", "real", "=", "replace_rtx", "(", "real", ",", "reg2", ",", "rreg", ")", ";", "if", "(", "REGNO", "(", "reg", ")", "==", "STACK_POINTER_REGNUM", ")", "gcc_checking_assert", "(", "val", "==", "<NUM_LIT>", ")", ";", "else", "real", "=", "replace_rtx", "(", "real", ",", "reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ",", "GEN_INT", "(", "val", ")", ")", ")", ";", "if", "(", "GET_CODE", "(", "real", ")", "==", "SET", ")", "{", "rtx", "set", "=", "real", ";"], "ground_truth": ["temp", "=", "simplify_rtx", "(", "SET_SRC", "(", "set", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_frame_related", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2904, "Length": 168, "Cover_Rate": 0.3071297989031079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler10", "Func": "DecodeMem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2905, "Length": 57, "Cover_Rate": 0.37748344370860926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegList", "(", ")", "const", "{", "return", "Kind", "==", "RegisterList", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "isRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2906, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s64_s16", "(", "int16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int64x2_t", ")", "__a", ";"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s64_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2907, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "{", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "XCoreISelLowering64", "Func": "computeKnownBitsForTargetNode", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2908, "Length": 129, "Cover_Rate": 0.4980694980694981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", ")", "const", "{"], "ground_truth": ["}"], "File": "JVMRegisterInfo", "Func": "eliminateFrameIndex", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2909, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_divph128_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_div_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2910, "Length": 13, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", ")", ";", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)", "Func": "getToken", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2911, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmPrinter", "::", "emitLinkage", "(", "GV", ",", "Sym", ")", ";"], "ground_truth": ["const_cast", "<", "<ISA_LIT>AsmPrinter", "*", ">", "(", "this", ")", "->", "emitExternalDecls", "(", "*", "MMI", "->", "getModule", "(", ")", ")", ";"], "File": "WebAssemblyAsmPrinter (2)1", "Func": "emitLinkage", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2912, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDValue", "V", ":", "Op", ".", "getNode", "(", ")", "->", "ops", "(", ")", ")", "DAG", ".", "ExtractVectorElements", "(", "V", ",", "Elems", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "VecTy", ",", "dl", ",", "Elems", ")", ";", "}", "assert", "(", "VecTy", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NumOp", ")", "&&", "HwLen", "%", "NumOp", "==", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isHVXVectorType", "(", "ty", "(", "Op0", ")", ",", "true", ")", ")", "{", "if", "(", "NumOp", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "Op0", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ArrayRef", "<", "SDUse", ">", "U", "(", "Op", ".", "getNode", "(", ")", "->", "ops", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SV", "(", "U", ".", "begin", "(", ")", ",", "U", ".", "end", "(", ")", ")", ";", "ArrayRef", "<", "SDValue", ">", "Ops", "(", "SV", ")", ";", "MVT", "HalfTy", "=", "typeSplit", "(", "VecTy", ")", ".", "first", ";", "SDValue", "V0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfTy", ",", "Ops", ".", "take_front", "(", "NumOp", "/", "<NUM_LIT>", ")", ")", ";", "SDValue", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfTy", ",", "Ops", ".", "take_back", "(", "NumOp", "/", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "V0", ",", "V1", ")", ";", "}", "unsigned", "BitBytes", "=", "HwLen", "/", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Prefixes", ";", "for", "(", "SDValue", "V", ":", "Op", ".", "getNode", "(", ")", "->", "op_values", "(", ")", ")", "{", "SDValue", "P", "=", "createHvxPrefixPred", "(", "V", ",", "dl", ",", "BitBytes", ",", "true", ",", "DAG", ")", ";", "Prefixes", ".", "push_back", "(", "P", ")", ";", "}", "unsigned", "InpLen", "=", "ty", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getVectorNumElements", "(", ")", ";", "MVT", "ByteTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "SDValue", "S", "=", "DAG", ".", "getConstant", "(", "InpLen", "*", "BitBytes", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Res", "=", "getZero", "(", "dl", ",", "ByteTy", ",", "DAG", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Prefixes", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "Res", ",", "S", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "Res", ",", "Prefixes", "[", "e", "-", "i", "-", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX13", "Func": "LowerHvxConcatVectors", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2913, "Length": 422, "Cover_Rate": 0.7992424242424242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "uint16_t", "OddHalvesOfPairs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "uint16_t", "DoubleRegsInOrder", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "array_lengthof", "(", "DoubleRegsInOrder", ")", ";", "++", "i", ")", "if", "(", "DoubleRegsInOrder", "[", "i", "]", "==", "DoubleReg", ")", "{", "EvenReg", "=", "EvenHalvesOfPairs", "[", "i", "]", ";"], "ground_truth": ["OddReg", "=", "OddHalvesOfPairs", "[", "i", "]", ";"], "File": "FPMover2", "Func": "getDoubleRegPair", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2914, "Length": 156, "Cover_Rate": 0.5473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_FPU_DOUBLE", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", ")", ")", "return", "SH_ARG_FLOAT", ";", "return", "SH_ARG_INT", ";"], "ground_truth": ["}"], "File": "sh", "Func": "get_sh_arg_class", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2915, "Length": 27, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "Ops", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "i", "+", "Amt", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "T", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ")", ";"], "File": "PPCISelLowering123", "Func": "BuildVSLDOI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2916, "Length": 69, "Cover_Rate": 0.43670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandPseudo", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "MipsExpandPseudo9", "Func": "MipsExpandPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2917, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "N", "->", "use_begin", "(", ")", ",", "UE", "=", "N", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "isI32Insn", "(", "User", ",", "N", ")", ")", "continue", ";", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["SDValue", "SubI32", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "VEISelLowering1", "Func": "combineTRUNCATE", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2918, "Length": 161, "Cover_Rate": 0.7123893805309734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "unsigned", "scratch", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "<STR_LIT>", "||", "BinOpcode", "==", "<STR_LIT>", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "EmitAtomicBinary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2919, "Length": 242, "Cover_Rate": 0.3986820428336079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Parser", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "getParser", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2920, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getSym", "(", ")", "const", "{"], "ground_truth": ["return", "Sym", ";"], "File": "X86AsmParser (2)4", "Func": "getSym", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2921, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_cmpb256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm256_cmplt_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2922, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshrunbq", "(", "uint16x8_t", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "__arm_vqrshrunbq_n_s32", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vqrshrunbq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2923, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlu_n_s32", "(", "int32x2_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_sqshlu_nv2si_uss", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqshlu_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2924, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "h8300_move_length", "(", "operands", ",", "&", "movl_length_table", ")", ";", "case", "LENGTH_TABLE_MOVA", ":", "return", "h8300_mova_length", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "case", "LENGTH_TABLE_MOVA_ZERO", ":", "return", "h8300_mova_length", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ")", ";", "case", "LENGTH_TABLE_UNARY", ":", "return", "h8300_unary_length", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "case", "LENGTH_TABLE_MOV_IMM4", ":", "return", "<NUM_LIT>", "+", "h8300_classify_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "LENGTH_TABLE_SHORT_IMMEDIATE", ":", "return", "h8300_short_immediate_length", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "case", "LENGTH_TABLE_BITFIELD", ":", "return", "h8300_bitfield_length", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["case", "LENGTH_TABLE_BITBRANCH", ":"], "File": "h8300", "Func": "h8300_insn_length_from_table", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2925, "Length": 112, "Cover_Rate": 0.4072727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbfmlalbq_laneq_f32", "(", "float32x4_t", "__r", ",", "bfloat16x8_t", "__a", ",", "bfloat16x8_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_vfmab_laneqv8bf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vbfmlalbq_laneq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2926, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G0", ",", "}", ";", "const", "unsigned", "NumModifiers", "=", "llvm", "::", "array_lengthof", "(", "PermittedModifiers", ")", ";", "return", "isMoveWideImm", "(", "<NUM_LIT>", ",", "PermittedModifiers", ",", "NumModifiers", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "isMOVN64Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2927, "Length": 64, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "hasVALU32BitEncoding", "(", "unsigned", "Opcode", ")", "const", "{", "return", "AMDGPU", "::", "getVOPe32", "(", "Opcode", ")", "!=", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo116", "Func": "hasVALU32BitEncoding", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2928, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "useSVEForFixedLengthVectorVT", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "LowerFixedLengthInsertVectorElt", "(", "Op", ",", "DAG", ")", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "ConstantSDNode", "*", "CI", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CI", "||", "CI", "->", "getZExtValue", "(", ")", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "Op", ";"], "File": "AArch64ISelLowering111", "Func": "LowerINSERT_VECTOR_ELT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2929, "Length": 109, "Cover_Rate": 0.3978102189781022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isOSNaCl", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2930, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", ".", "resize", "(", "CmpInst", "::", "LAST_FCMP_PREDICATE", "+", "<NUM_LIT>", ")", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OEQ", "]", "=", "{", "{", "RTLIB", "::", "OEQ_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "UO_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";"], "ground_truth": ["FCmp64Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F64", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";"], "File": "ARMLegalizerInfo1", "Func": "setFCmpLibcallsAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2931, "Length": 411, "Cover_Rate": 0.6827242524916943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Input", ".", "erase", "(", "InputIt", ")", ";", "return", "Temp", ";", "}", "}", "TensorInfo", "*", "Temp", "=", "new", "TensorInfo", ";", "Temp", "->", "Order", "=", "INVALID_SCEV", ";", "return", "*", "Temp", ";", "}", "else", "if", "(", "Type1", "==", "TensorType", "::", "Output", ")", "{", "for", "(", "auto", "OutputIt", "=", "Output", ".", "begin", "(", ")", ";", "OutputIt", "!=", "Output", ".", "end", "(", ")", ";", "++", "OutputIt", ")", "{", "TensorInfo", "Temp", "=", "*", "OutputIt", ";", "if", "(", "Temp", ".", "Order", "==", "TensorId", ")", "{", "Output", ".", "erase", "(", "OutputIt", ")", ";", "return", "Temp", ";", "}", "}", "TensorInfo", "*", "Temp", "=", "new", "TensorInfo", ";", "Temp", "->", "Order", "=", "INVALID_SCEV", ";", "return", "*", "Temp", ";", "}"], "ground_truth": ["}"], "File": "TPCIndexSpaceGen", "Func": "getTensorInfo", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2932, "Length": 109, "Cover_Rate": 0.5797872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "<NUM_LIT>", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "<NUM_LIT>", ";"], "ground_truth": ["CmpMask", "=", "~", "<NUM_LIT>", ";"], "File": "AArch64InstrInfo73", "Func": "analyzeCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2933, "Length": 150, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmplt_epi16_mask", "(", "__mmask8", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpw256_mask", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm256_mask_cmplt_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2934, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getParser", "(", ")", ".", "Error", "(", "L", ",", "Msg", ",", "Ranges", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "Error", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2935, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["if", "(", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "OpenBSD", "||", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "Bitrig", ")", "&&", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "Data64bitsDirective", "=", "nullptr", ";"], "File": "X86MCAsmInfo", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2936, "Length": 48, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arm_option_restore", "(", "struct", "gcc_options", "*", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "arm_configure_build_target", "(", "&", "arm_active_target", ",", "ptr", ",", "&", "global_options_set", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "arm6", "Func": "arm_option_restore", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2937, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElm", ";", "i", "++", ")", "{", "APInt", "Val", "=", "SplatValue", ".", "extractBits", "(", "ScalarSize", ",", "ScalarSize", "*", "i", ")", ";", "Constant", "*", "Const", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "assert", "(", "(", "ScalarSize", "==", "<NUM_LIT>", "||", "ScalarSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "ScalarSize", "==", "<NUM_LIT>", ")", "Const", "=", "ConstantFP", "::", "get", "(", "Type", "::", "getFloatTy", "(", "C", ")", ",", "Val", ".", "bitsToFloat", "(", ")", ")", ";"], "File": "X86ISelLowering172", "Func": "getConstantVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2938, "Length": 83, "Cover_Rate": 0.42783505154639173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "label", ",", "x", ",", "cond", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "scratch", ")", ")", ";", "emit_insn", "(", "gen_memory_barrier", "(", ")", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label", ")", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "label", ")", ";"], "ground_truth": ["if", "(", "before", "==", "NULL", ")", "before", "=", "scratch", ";"], "File": "alpha3", "Func": "alpha_split_atomic_op", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2939, "Length": 63, "Cover_Rate": 0.3165829145728643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StackAlignment", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "uint64_t", "AlignMask", "=", "StackAlignment", "-", "<NUM_LIT>", ";", "int64_t", "Offset", "=", "StackSize", ";", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "if", "(", "(", "Offset", "&", "AlignMask", ")", "<=", "(", "StackAlignment", "-", "SlotSize", ")", ")", "{", "Offset", "+=", "(", "(", "StackAlignment", "-", "SlotSize", ")", "-", "(", "Offset", "&", "AlignMask", ")", ")", ";", "}", "else", "{", "Offset", "=", "(", "(", "~", "AlignMask", ")", "&", "Offset", ")", "+", "StackAlignment", "+", "(", "StackAlignment", "-", "SlotSize", ")", ";", "}"], "ground_truth": ["return", "Offset", ";"], "File": "X86ISelLowering (2)", "Func": "GetAlignedArgumentStackSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2940, "Length": 87, "Cover_Rate": 0.564935064935065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_xorpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_xor_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2941, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "if", "(", "!", "SCALAR_FLOAT_TYPE_P", "(", "fields", "[", "i", "]", ".", "type", ")", ")", "return", "<NUM_LIT>", ";", "return", "n", ">", "<NUM_LIT>", "?", "n", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_pass_aggregate_num_fpr", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2942, "Length": 40, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "dest", "=", "SET_DEST", "(", "other_set", ")", ";"], "ground_truth": ["if", "(", "REG_P", "(", "dest", ")", "&&", "REGNO", "(", "dest", ")", "==", "other_def", "->", "regno", "(", ")", "&&", "REG_NREGS", "(", "dest", ")", "==", "<NUM_LIT>", "&&", "parallelize_insns", "(", "cc_def", ",", "cc_set", ",", "other_def", ",", "other_set", ")", ")", "return", ";"], "File": "aarch64-cc-fusion", "Func": "optimize_cc_setter", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2943, "Length": 46, "Cover_Rate": 0.36507936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "MCS51InstrInfo", "Func": "MCS51InstrInfo", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2944, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MCOperand", "MCRegOP", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "{", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CodeModel", "::", "Small", ":", "EmitHiLo", "(", "*", "OutStreamer", ",", "GOTLabel", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ",", "MCRegOP", ",", "OutContext", ",", "STI", ")", ";", "break", ";", "case", "CodeModel", "::", "Medium", ":", "{", "EmitHiLo", "(", "*", "OutStreamer", ",", "GOTLabel", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_H44", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_M44", ",", "MCRegOP", ",", "OutContext", ",", "STI", ")", ";", "MCOperand", "imm", "=", "MCOperand", "::", "createExpr", "(", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "OutContext", ")", ")", ";", "EmitSHL", "(", "*", "OutStreamer", ",", "MCRegOP", ",", "imm", ",", "MCRegOP", ",", "STI", ")", ";", "MCOperand", "lo", "=", "create<ISA_LIT>MCOperand", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_L44", ",", "GOTLabel", ",", "OutContext", ")", ";", "EmitOR", "(", "*", "OutStreamer", ",", "MCRegOP", ",", "lo", ",", "MCRegOP", ",", "STI", ")", ";", "break", ";", "}", "case", "CodeModel", "::", "Large", ":", "{", "EmitHiLo", "(", "*", "OutStreamer", ",", "GOTLabel", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HM", ",", "MCRegOP", ",", "OutContext", ",", "STI", ")", ";", "MCOperand", "imm", "=", "MCOperand", "::", "createExpr", "(", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "OutContext", ")", ")", ";", "EmitSHL", "(", "*", "OutStreamer", ",", "MCRegOP", ",", "imm", ",", "MCRegOP", ",", "STI", ")", ";", "MCOperand", "RegO7", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "EmitHiLo", "(", "*", "OutStreamer", ",", "GOTLabel", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ",", "RegO7", ",", "OutContext", ",", "STI", ")", ";", "EmitADD", "(", "*", "OutStreamer", ",", "MCRegOP", ",", "RegO7", ",", "MCRegOP", ",", "STI", ")", ";", "}", "}", "return", ";", "}", "MCSymbol", "*", "StartLabel", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "MCSymbol", "*", "EndLabel", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "MCSymbol", "*", "SethiLabel", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "MCOperand", "RegO7", "=", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "StartLabel", ")", ";", "MCOperand", "Callee", "=", "createPCXCallOP", "(", "EndLabel", ",", "OutContext", ")", ";", "EmitCall", "(", "*", "OutStreamer", ",", "Callee", ",", "STI", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "SethiLabel", ")", ";"], "ground_truth": ["MCOperand", "hiImm", "=", "createPCXRelExprOp", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PC22", ",", "GOTLabel", ",", "StartLabel", ",", "SethiLabel", ",", "OutContext", ")", ";"], "File": "SparcAsmPrinter12", "Func": "LowerGETPCXAndEmitMCInsts", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2945, "Length": 384, "Cover_Rate": 0.7901234567901234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MLxExpansion", "::", "pushStack", "(", "MachineInstr", "*", "MI", ")", "{", "LastMIs", "[", "MIIdx", "]", "=", "MI", ";"], "ground_truth": ["if", "(", "++", "MIIdx", "==", "<NUM_LIT>", ")", "MIIdx", "=", "<NUM_LIT>", ";"], "File": "MLxExpansionPass (2)", "Func": "pushStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2946, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "X", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";"], "File": "VideocoreMCTargetDesc", "Func": "LLVMInitializeVideocoreTargetMC", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2947, "Length": 44, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>TransformIntrinPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCTransformIntrin", "Func": "TPCTransformIntrin", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2948, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", ";", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "<ISA_LIT>BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "<STR_LIT>", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "<STR_LIT>", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "deadCPSR", ")", "{"], "File": "ARMISelLowering149", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2949, "Length": 308, "Cover_Rate": 0.804177545691906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "CountValue", "(", "int64_t", "i", ")", ":", "Kind", "(", "CV_Immediate", ")", ",", "Contents", "(", "i", ")", ",", "isNegative", "(", "i", "<", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonHardwareLoops16", "Func": "CountValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2950, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDNode", "*", "getInt64", "(", "SelectionDAG", "*", "CurDAG", ",", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "int64_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["return", "getInt64", "(", "CurDAG", ",", "dl", ",", "Imm", ")", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "getInt64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2951, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'?'", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "KnownZero", "=", "HalfCarry", "|", "Subtract", "|", "Carry", ";", "KnownOne", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "KnownZero", "=", "HalfCarry", "|", "Subtract", ";", "KnownOne", "=", "Carry", ";", "break", ";"], "ground_truth": ["}"], "File": "Z80oldMachineLateOptimization", "Func": "computeKnownFlags", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2952, "Length": 45, "Cover_Rate": 0.45918367346938777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fn", "->", "decl", "==", "NULL", ")", "return", "true", ";", "if", "(", "fn", "->", "stdarg", ")", "return", "true", ";", "for", "(", "t", "=", "DECL_ARGUMENTS", "(", "fn", "->", "decl", ")", ";", "t", ";", "t", "=", "TREE_CHAIN", "(", "t", ")", ")", "{", "if", "(", "!", "use_register_for_decl", "(", "t", ")", ")", "return", "true", ";", "if", "(", "DECL_MODE", "(", "t", ")", "!=", "SImode", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "frame-header-opt", "Func": "needs_frame_header_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2953, "Length": 68, "Cover_Rate": 0.8395061728395061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>WinAllocaExpander", "(", ")", "{", "return", "new", "<ISA_LIT>WinAllocaExpander", "(", ")", ";"], "ground_truth": ["}"], "File": "X86WinAllocaExpander", "Func": "createX86WinAllocaExpander", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2954, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "To", "=", "getLegalType", "(", "getSimpleType", "(", "ZExt", "->", "getType", "(", ")", ")", ")", ";", "unsigned", "In", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "In", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Reg", "=", "zeroExtend", "(", "In", ",", "Op", ",", "From", ",", "To", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "WebAssemblyFastISel1", "Func": "selectZExt", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2955, "Length": 55, "Cover_Rate": 0.4661016949152542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeSupported", "(", "I", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", "||", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "computeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ",", "I", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "bool", "WantZExt", "=", "true", ";", "MVT", "RetVT", "=", "VT", ";", "const", "Value", "*", "IntExtVal", "=", "nullptr", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "ZE", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "I", "->", "use_begin", "(", ")", "->", "getUser", "(", ")", ")", ")", "{", "if", "(", "isTypeSupported", "(", "ZE", "->", "getType", "(", ")", ",", "RetVT", ")", ")", "IntExtVal", "=", "ZE", ";", "else", "RetVT", "=", "VT", ";", "}", "else", "if", "(", "const", "auto", "*", "SE", "=", "dyn_cast", "<", "SExtInst", ">", "(", "I", "->", "use_begin", "(", ")", "->", "getUser", "(", ")", ")", ")", "{", "if", "(", "isTypeSupported", "(", "SE", "->", "getType", "(", ")", ",", "RetVT", ")", ")", "IntExtVal", "=", "SE", ";", "else", "RetVT", "=", "VT", ";", "WantZExt", "=", "false", ";", "}", "}", "unsigned", "ResultReg", "=", "emitLoad", "(", "VT", ",", "RetVT", ",", "Addr", ",", "WantZExt", ",", "createMachineMemOperandFor", "(", "I", ")", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "if", "(", "IntExtVal", ")", "{", "unsigned", "Reg", "=", "lookUpRegForValue", "(", "IntExtVal", ")", ";", "if", "(", "!", "Reg", ")", "{", "if", "(", "RetVT", "==", "<STR_LIT>", "&&", "VT", "<=", "<STR_LIT>", ")", "{", "if", "(", "WantZExt", ")", "{", "std", "::", "prev", "(", "FuncInfo", ".", "InsertPt", ")", "->", "eraseFromParent", "(", ")", ";", "ResultReg", "=", "std", "::", "prev", "(", "FuncInfo", ".", "InsertPt", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "ResultReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "ResultReg", ",", "true", ",", "<STR_LIT>", ")", ";", "}", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "while", "(", "Reg", ")", "{", "auto", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "break", ";", "Reg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Opnd", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "Opnd", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "Opnd", ".", "getReg", "(", ")", ";", "break", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "updateValueMap", "(", "IntExtVal", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FastISel22", "Func": "selectLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2956, "Length": 385, "Cover_Rate": 0.9210526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "maskcmp", "=", "true", ";", "cmp_mode", "=", "nbits", ">", "<NUM_LIT>", "?", "int_mode_for_size", "(", "nbits", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ":", "E_QImode", ";", "}", "else", "cmp_mode", "=", "cmp_ops_mode", ";", "cmp_op0", "=", "force_reg", "(", "cmp_ops_mode", ",", "cmp_op0", ")", ";", "int", "(", "*", "op1_predicate", ")", "(", "rtx", ",", "machine_mode", ")", "=", "VECTOR_MODE_P", "(", "cmp_ops_mode", ")", "?", "vector_operand", ":", "nonimmediate_operand", ";", "if", "(", "!", "op1_predicate", "(", "cmp_op1", ",", "cmp_ops_mode", ")", ")", "cmp_op1", "=", "force_reg", "(", "cmp_ops_mode", ",", "cmp_op1", ")", ";", "if", "(", "optimize", "||", "(", "maskcmp", "&&", "cmp_mode", "!=", "mode", ")", "||", "(", "op_true", "&&", "reg_overlap_mentioned_p", "(", "dest", ",", "op_true", ")", ")", "||", "(", "op_false", "&&", "reg_overlap_mentioned_p", "(", "dest", ",", "op_false", ")", ")", ")", "dest", "=", "gen_reg_rtx", "(", "maskcmp", "?", "cmp_mode", ":", "mode", ")", ";", "if", "(", "maskcmp", ")", "{", "bool", "ok", "=", "ix86_expand_mask_vec_cmp", "(", "dest", ",", "code", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "gcc_assert", "(", "ok", ")", ";", "return", "dest", ";", "}", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "cmp_mode", ",", "cmp_op0", ",", "cmp_op1", ")", ";", "if", "(", "cmp_mode", "!=", "mode", ")", "{"], "ground_truth": ["x", "=", "force_reg", "(", "cmp_ops_mode", ",", "x", ")", ";"], "File": "i386-expand1", "Func": "ix86_expand_sse_cmp", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2957, "Length": 179, "Cover_Rate": 0.6438848920863309, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MandarinISelDAGToDAG", "Func": "getPassName", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2958, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_set_tuning_info", "(", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_expand_to_rtl_hook", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2959, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerLog10", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "lowerLibCallBase", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";"], "File": "PPCISelLowering11", "Func": "lowerLog10", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2960, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSMEMOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2961, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_mve_vcaddq_rot270v16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vcaddq_rot270_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2962, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo", "Func": "RISCVMachineFunctionInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2963, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{"], "ground_truth": ["TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";"], "File": "VEFrameLowering", "Func": "determineCalleeSaves", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2964, "Length": 30, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86AvoidStoreForwardingBlocks", "Func": "getYMMtoXMMStoreOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2965, "Length": 54, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CNum", ")", "return", "false", ";", "return", "UnsafeDiv", "||", "CNum", "->", "isExactlyValue", "(", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare10", "Func": "shouldKeepFDivF32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2966, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Suggestion", ".", "empty", "(", ")", ")", "Msg", "+=", "<STR_LIT>", "+", "Suggestion", "+", "<STR_LIT>", ";", "return", "TokError", "(", "Msg", ")", ";", "}", "Lex", "(", ")", ";", "if", "(", "invertCondCode", ")", "{", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "CC", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "CC", ")", ")", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCondCode", "(", "CC", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser47", "Func": "parseCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2967, "Length": 86, "Cover_Rate": 0.48044692737430167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "LI", "->", "getType", "(", ")", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";", "AM", ".", "getFullAddress", "(", "AddrOps", ")", ";", "MachineInstr", "*", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "*", "FuncInfo", ".", "MF", ",", "*", "MI", ",", "OpNo", ",", "AddrOps", ",", "FuncInfo", ".", "InsertPt", ",", "Size", ",", "Alignment", ",", "true", ")", ";", "if", "(", "!", "Result", ")", "return", "false", ";", "unsigned", "OperandNo", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "Result", "->", "operands_begin", "(", ")", ",", "E", "=", "Result", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "OperandNo", ")", "{", "MachineOperand", "&", "MO", "=", "*", "I", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "AM", ".", "IndexReg", ")", "continue", ";"], "File": "X86FastISel10", "Func": "tryToFoldLoadIntoMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2968, "Length": 144, "Cover_Rate": 0.4982698961937716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "hasInv2PiInlineImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2969, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Values", "(", "int64_t", "i", ")", ":", "ImmVal", "(", "i", ")", "{"], "ground_truth": ["}"], "File": "HexagonHardwareLoops16", "Func": "Values", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2970, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCInstrInfo22", "Func": "InsertBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2971, "Length": 182, "Cover_Rate": 0.8348623853211009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MCK__35_24", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_3", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_32", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_4", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_48", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_6", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_64", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_8", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "Op", "->", "isImm", "(", ")", ")", "return", "Match_InvalidOperand", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", "->", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "Match_InvalidOperand", ";"], "ground_truth": ["if", "(", "CE", "->", "getValue", "(", ")", "==", "ExpectedVal", ")", "return", "Match_Success", ";"], "File": "ARM64AsmParser", "Func": "validateTargetOperandClass", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2972, "Length": 125, "Cover_Rate": 0.5924170616113744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regnum", ">=", "<NUM_LIT>", "&&", "regnum", "<=", "(", "<NUM_LIT>", "+", "FP_ARG_NUM_REG", ")", ")", "set_mem_alias_set", "(", "addr", ",", "get_varargs_alias_set", "(", ")", ")", ";"], "ground_truth": ["else", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";"], "File": "s390", "Func": "save_fpr", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2973, "Length": 33, "Cover_Rate": 0.4125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "Fast", "=", "!", "Subtarget", "->", "isMisaligned128StoreSlow", "(", ")", "||", "VT", ".", "getStoreSize", "(", ")", "!=", "<NUM_LIT>", "||", "Align", "<=", "<NUM_LIT>", "||", "VT", "==", "<STR_LIT>", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "allowsMisalignedMemoryAccesses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2974, "Length": 31, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "cond", "==", "LT", "||", "cond", "==", "GE", ")", "&&", "target_mode", "==", "cmp_mode", "&&", "cmp_op2", "==", "CONST0_RTX", "(", "cmp_mode", ")", "&&", "op", "==", "CONST0_RTX", "(", "target_mode", ")", "&&", "s390_vector_mode_supported_p", "(", "target_mode", ")", "&&", "GET_MODE_CLASS", "(", "target_mode", ")", "==", "MODE_VECTOR_INT", ")", "{", "rtx", "negop", "=", "(", "cond", "==", "LT", ")", "?", "then", ":", "els", ";", "int", "shift", "=", "GET_MODE_BITSIZE", "(", "GET_MODE_INNER", "(", "target_mode", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "negop", "==", "CONST1_RTX", "(", "target_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "cmp_mode", ",", "LSHIFTRT", ",", "cmp_op1", ",", "GEN_INT", "(", "shift", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "else", "if", "(", "all_ones_operand", "(", "negop", ",", "target_mode", ")", ")", "{"], "ground_truth": ["rtx", "res", "=", "expand_simple_binop", "(", "cmp_mode", ",", "ASHIFTRT", ",", "cmp_op1", ",", "GEN_INT", "(", "shift", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "File": "s3907", "Func": "s390_expand_vcond", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 2975, "Length": 152, "Cover_Rate": 0.35933806146572106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "arm_add_stmt_cost", "(", "vec_info", "*", "vinfo", ",", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "tree", "vectype", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "where", ")", "{", "unsigned", "*", "cost", "=", "(", "unsigned", "*", ")", "data", ";", "unsigned", "retval", "=", "<NUM_LIT>", ";", "if", "(", "flag_vect_cost_model", ")", "{"], "ground_truth": ["int", "stmt_cost", "=", "arm_builtin_vectorization_cost", "(", "kind", ",", "vectype", ",", "misalign", ")", ";"], "File": "arm1", "Func": "arm_add_stmt_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2976, "Length": 67, "Cover_Rate": 0.6146788990825688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_or", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_uint4", ")", "(", "si_from_uint", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_ori", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2977, "Length": 34, "Cover_Rate": 0.723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "addDescImplicitUseDef", "(", "NewDesc", ",", "Inst", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "<NUM_LIT>", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Inst", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getOpRegClass", "(", "*", "Inst", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "continue", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "DstReg", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";", "legalizeOperands", "(", "Inst", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "NewDstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["MachineInstr", "&", "UseMI", "=", "*", "I", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo102", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2978, "Length": 394, "Cover_Rate": 0.3731060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "computeCalleeSaveRegisterPairs", "(", "MF", ",", "CSI", ",", "TRI", ",", "RegPairs", ",", "NeedShadowCallStackProlog", ",", "hasFP", "(", "MF", ")", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "NeedShadowCallStackProlog", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ")", "{", "static", "const", "char", "CFIInst", "[", "]", "=", "{", "dwarf", "::", "DW_CFA_val_expression", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "unsigned", "(", "dwarf", "::", "DW_OP_breg18", ")", ")", ",", "static_cast", "<", "char", ">", "(", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ",", "}", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createEscape", "(", "nullptr", ",", "StringRef", "(", "CFIInst", ",", "sizeof", "(", "CFIInst", ")", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "auto", "RPII", "=", "RegPairs", ".", "rbegin", "(", ")", ",", "RPIE", "=", "RegPairs", ".", "rend", "(", ")", ";", "RPII", "!=", "RPIE", ";", "++", "RPII", ")", "{", "RegPairInfo", "RPI", "=", "*", "RPII", ";", "unsigned", "Reg1", "=", "RPI", ".", "Reg1", ";", "unsigned", "Reg2", "=", "RPI", ".", "Reg2", ";", "unsigned", "StrOpc", ";", "unsigned", "Size", ",", "Align", ";", "switch", "(", "RPI", ".", "Type", ")", "{", "case", "RegPairInfo", "::", "GPR", ":", "StrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "RegPairInfo", "::", "FPR64", ":", "StrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "RegPairInfo", "::", "FPR128", ":", "StrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "RegPairInfo", "::", "ZPR", ":", "StrOpc", "=", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "RegPairInfo", "::", "PPR", ":", "StrOpc", "=", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering103", "Func": "spillCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2979, "Length": 411, "Cover_Rate": 0.4597315436241611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "e", "+", "i", "]", ",", "i", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "isMOVDDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2980, "Length": 77, "Cover_Rate": 0.7475728155339806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_setzero_ph", "(", "void", ")", "{", "return", "_mm256_set1_ph", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm256_setzero_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2981, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldAvoidTransformToShift", "(", "EVT", "VT", ",", "unsigned", "Amount", ")", "const", "{", "return", "!", "(", "Subtarget", "->", "has<ISA_LIT>X", "(", ")", "||", "Amount", "==", "<NUM_LIT>", "||", "Amount", "==", "<NUM_LIT>", "||", "Amount", "<=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering67", "Func": "shouldAvoidTransformToShift", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2982, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "function_checker", "::", "require_immediate_either_or", "(", "unsigned", "int", "rel_argno", ",", "HOST_WIDE_INT", "value0", ",", "HOST_WIDE_INT", "value1", ")", "{", "unsigned", "int", "argno", "=", "m_base_arg", "+", "rel_argno", ";"], "ground_truth": ["if", "(", "!", "argument_exists_p", "(", "argno", ")", ")", "return", "true", ";"], "File": "aarch64-sve-builtins", "Func": "require_immediate_either_or", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2983, "Length": 35, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3q_s16", "(", "int16_t", "*", "__a", ",", "int16x8x3_t", "__b", ")", "{"], "ground_truth": ["union", "{", "int16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vst3q_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2984, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "int64_t", "Imm", ";", "if", "(", "CI", "->", "isNegative", "(", ")", ")", "Imm", "=", "CI", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["else", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";"], "File": "MipsFastISel2", "Func": "MaterializeInt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2985, "Length": 41, "Cover_Rate": 0.39805825242718446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MIB", ".", "getInstr", "(", ")", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "MinusOne", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "Reg", ")", ";"], "File": "X86InstrInfo124", "Func": "expandMOV32r1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2986, "Length": 63, "Cover_Rate": 0.5080645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FpABI", "=", "Value", ";"], "ground_truth": ["Is32BitABI", "=", "IsABI32Bit", ";"], "File": "MipsABIFlagsSection (2)1", "Func": "setFpABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2987, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Thumb2SizeReduce", "::", "ReduceSpecial", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "*", "MI", ",", "const", "ReduceEntry", "&", "Entry", ",", "bool", "LiveCPSR", ")", "{", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "mayLoad", "(", ")", "||", "TID", ".", "mayStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ")", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ")", ";", "}", "}"], "ground_truth": ["break", ";"], "File": "Thumb2SizeReduction20", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2988, "Length": 163, "Cover_Rate": 0.41265822784810124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "SPURegisterInfo1", "Func": "needsFP", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2989, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsArrayed", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";", "bool", "IsMultisampled", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";", "bool", "NoSampler", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "switch", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "case", "Dim", "::", "DIM_1D", ":", "Reqs", ".", "addRequirements", "(", "NoSampler", "?", "Capability", "::", "Image1D", ":", "Capability", "::", "Sampled1D", ")", ";", "break", ";", "case", "Dim", "::", "DIM_2D", ":", "if", "(", "IsMultisampled", "&&", "NoSampler", ")", "Reqs", ".", "addRequirements", "(", "Capability", "::", "ImageMSArray", ")", ";", "break", ";", "case", "Dim", "::", "DIM_Cube", ":", "Reqs", ".", "addRequirements", "(", "Capability", "::", "Shader", ")", ";", "if", "(", "IsArrayed", ")", "Reqs", ".", "addRequirements", "(", "NoSampler", "?", "Capability", "::", "ImageCubeArray", ":", "Capability", "::", "SampledCubeArray", ")", ";", "break", ";", "case", "Dim", "::", "DIM_Rect", ":", "Reqs", ".", "addRequirements", "(", "NoSampler", "?", "Capability", "::", "ImageRect", ":", "Capability", "::", "SampledRect", ")", ";", "break", ";", "case", "Dim", "::", "DIM_Buffer", ":"], "ground_truth": ["Reqs", ".", "addRequirements", "(", "NoSampler", "?", "Capability", "::", "ImageBuffer", ":", "Capability", "::", "SampledBuffer", ")", ";"], "File": "SPIRVModuleAnalysis1", "Func": "addOpTypeImageReqs", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 2990, "Length": 197, "Cover_Rate": 0.569364161849711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AAUniformWorkGroupSize", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "AAUniformWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2991, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "startVisit", "(", "const", "MachineInstr", "*", "MI", ")", "{", "Types", ".", "try_emplace", "(", "MI", ",", "InstType", "::", "NotDetermined", ")", ";"], "ground_truth": ["WaitingQueues", ".", "try_emplace", "(", "MI", ")", ";"], "File": "MipsRegisterBankInfo", "Func": "startVisit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2992, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CalleeSavedRegsFP", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CalleeSavedRegsIntr", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CalleeSavedRegsIntrFP", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["if", "(", "TFI", "->", "hasFP", "(", "*", "MF", ")", ")", "return", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "?", "CalleeSavedRegsIntrFP", ":", "CalleeSavedRegsFP", ")", ";"], "File": "MSP430RegisterInfo16", "Func": "getCalleeSavedRegs", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2993, "Length": 139, "Cover_Rate": 0.4929078014184397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UNKNOWN", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "BUFFER_LOAD", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "BUFFER_STORE", ";", "}", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vaddr", ")", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vaddr0", ")", "==", "-", "<NUM_LIT>", ")", "return", "UNKNOWN", ";", "if", "(", "TII", ".", "get", "(", "Opc", ")", ".", "mayStore", "(", ")", "||", "!", "TII", ".", "get", "(", "Opc", ")", ".", "mayLoad", "(", ")", "||", "TII", ".", "isGather4", "(", "Opc", ")", ")", "return", "UNKNOWN", ";", "return", "MIMG", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "switch", "(", "<STR_LIT>", "(", "Opc", ")", ")", "{", "default", ":", "return", "UNKNOWN", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "TBUFFER_LOAD", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "TBUFFER_STORE", ";", "}", "}", "return", "UNKNOWN", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SILoadStoreOptimizer29", "Func": "getInstClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2994, "Length": 174, "Cover_Rate": 0.5420560747663551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_ConversionFail", ":", "return", "true", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresITBlock", ":"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser114", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 2995, "Length": 78, "Cover_Rate": 0.308300395256917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitLoweredSegAlloca", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "M68kISelLowering", "Func": "EmitLoweredSegAlloca", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 2996, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "x", ")", "return", ";", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "REG", ":", "{", "int", "regno", "=", "REGNO", "(", "x", ")", ";", "int", "nregs", "=", "(", "regno", "<", "FIRST_PSEUDO_REGISTER", "?", "HARD_REGNO_NREGS", "(", "regno", ",", "GET_MODE", "(", "x", ")", ")", ":", "<NUM_LIT>", ")", ";", "do", "{", "reg_set_block", "[", "regno", "+", "nregs", "-", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "while", "(", "--", "nregs", ")", ";", "break", ";", "}", "case", "SET", ":", "{"], "ground_truth": ["rtx", "dest", "=", "SET_DEST", "(", "x", ")", ";"], "File": "sh3", "Func": "mark_use", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 2997, "Length": 87, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInlinableIntLiteral", "(", "int64_t", "Literal", ")", "{", "return", "Literal", ">=", "-", "<NUM_LIT>", "&&", "Literal", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo65", "Func": "isInlinableIntLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 2998, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "&", "B", "=", "*", "FP", ".", "JoinB", ";", "for", "(", "auto", "&", "MI", ":", "B", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "if", "(", "usesUndefVReg", "(", "&", "MI", ")", ")", "return", "false", ";", "unsigned", "DefR", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DefR", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonEarlyIfConv (2)", "Func": "isValid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 2999, "Length": 82, "Cover_Rate": 0.5466666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AArch64A53Fix835769", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3000, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "HexagonTargetStreamer", "Func": "HexagonTargetStreamer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3001, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SortRegionInfo", "(", "const", "MachineLoopInfo", "&", "MLI", ",", "const", "<ISA_LIT>ExceptionInfo", "&", "WEI", ")", ":", "MLI", "(", "MLI", ")", ",", "WEI", "(", "WEI", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblySortRegion", "Func": "SortRegionInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3002, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_divss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_div_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3003, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseConstIslands", ";"], "ground_truth": ["}"], "File": "ARMSubtarget104", "Func": "useConstIslands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3004, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "SMLoc", "Loc", "=", "DirectiveID", ".", "getLoc", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveArch", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveCPU", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveTLSDescCall", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveLtorg", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveUnreq", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveInst", "(", "Loc", ")", ";", "else", "if", "(", "IsMachO", ")", "{"], "ground_truth": ["if", "(", "IDVal", "==", "MCLOHDirectiveName", "(", ")", ")", "parseDirectiveLOH", "(", "IDVal", ",", "Loc", ")", ";"], "File": "AArch64AsmParser101", "Func": "ParseDirective", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3005, "Length": 141, "Cover_Rate": 0.8650306748466258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vpmaxsv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpmax_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3006, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "AM", ".", "hasIndexReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Index", "=", "AM", ".", "IndexReg", ";", "if", "(", "getSymbolicDisplacement", "(", "AM", ",", "SDLoc", "(", "N", ")", ",", "Disp", ")", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "SelectPCI", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3007, "Length": 80, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_1", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_32", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_33", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_0_Report_UImm6", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm5_Lsl2", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm6_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_SImm6", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm7_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";", "case", "Match_UImm8_0", ":", "return", "Error", "(", "RefineErrorLoc", "(", "IDLoc", ",", "Operands", ",", "ErrorInfo", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "Match_UImm10_0", ":"], "File": "MipsAsmParser30", "Func": "MatchAndEmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3008, "Length": 198, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "Builder", ".", "getInt32", "(", "Increment", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "tryCreateMaskedGatherBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3009, "Length": 125, "Cover_Rate": 0.7440476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "X86FastISel110", "Func": "X86SelectFPTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3010, "Length": 41, "Cover_Rate": 0.3178294573643411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_f32_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3011, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_tzcnt_u64", "(", "unsigned", "long", "long", "__X", ")", "{", "return", "__builtin_ctzll", "(", "__X", ")", ";"], "ground_truth": ["}"], "File": "bmiintrin", "Func": "_tzcnt_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3012, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "SystemZTargetMachine50", "Func": "SystemZTargetMachine", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3013, "Length": 83, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtusepi16_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask32", "__M", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_pmovuswb512mem_mask", "(", "(", "__v32qi", "*", ")", "__P", ",", "(", "__v32hi", ")", "__A", ",", "__M", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_cvtusepi16_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3014, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PreAllocateWWMRegs", "::", "rewriteRegs", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "const", "Register", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "VirtReg", ")", ")", "continue", ";", "if", "(", "!", "VRM", "->", "hasPhys", "(", "VirtReg", ")", ")", "continue", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "VirtReg", ")", ";", "const", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "<NUM_LIT>", ")", "{", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "SubReg", ")", ";", "MO", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["MO", ".", "setReg", "(", "PhysReg", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "rewriteRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3015, "Length": 138, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "high_bits", ";", "if", "(", "is_neg", ")", "high_bits", "=", "(", "~", "low_bits", ")", "&", "<NUM_LIT>", ";", "else", "high_bits", "=", "low_bits", ";", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp", ",", "high_bits", ")", ")", ";", "if", "(", "!", "is_neg", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_safe_OR64", "(", "temp", ",", "(", "high_bits", "&", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "else", "{", "if", "(", "(", "low_bits", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_NOT", "(", "DImode", ",", "temp", ")", ")", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "sparc3", "Func": "sparc_emit_set_const64_quick1", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3016, "Length": 93, "Cover_Rate": 0.6503496503496503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "insn_length", "==", "<NUM_LIT>", "||", "insn_length", "==", "<NUM_LIT>", ")", ";", "long_jump_p", "=", "(", "insn_length", "==", "<NUM_LIT>", ")", "?", "true", ":", "false", ";", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GE", ":"], "ground_truth": ["case", "LT", ":"], "File": "nds32-md-auxiliary", "Func": "nds32_output_cbranchsi4_greater_less_zero", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3017, "Length": 47, "Cover_Rate": 0.4392523364485981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visittCALL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3018, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BrBB", "=", "FuncInfo", ".", "MBB", ";", "MachineBasicBlock", "*", "TBB", "=", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "MachineBasicBlock", "*", "FBB", "=", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "if", "(", "const", "CmpInst", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "if", "(", "isValueAvailable", "(", "CI", ")", ")", "{", "Optional", "<", "<STR_LIT>", ">", "Opt<ISA_LIT>Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "!", "Opt<ISA_LIT>Pred", ")", "return", "false", ";", "<STR_LIT>", "<ISA_LIT>Pred", "=", "Opt<ISA_LIT>Pred", ".", "getValue", "(", ")", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "<ISA_LIT>Pred", "=", "<STR_LIT>", "(", "<ISA_LIT>Pred", ")", ";", "}", "unsigned", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CondReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BrBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<ISA_LIT>Pred", ")", ".", "addReg", "(", "CondReg", ")", ".", "addMBB", "(", "TBB", ")", ";", "fastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{"], "File": "PPCFastISel42", "Func": "SelectBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3019, "Length": 245, "Cover_Rate": 0.7728706624605678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "MSP430TargetMachine1", "Func": "MSP430TargetMachine", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3020, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_movss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__builtin_ia32_cmpless", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__A", ")", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cmpge_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3021, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "CPUName", ",", "FS", ")", ";", "if", "(", "Is<ISA_LIT>64", "&&", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "true", ";", "if", "(", "(", "TargetTriple", ".", "isOSFreeBSD", "(", ")", "&&", "TargetTriple", ".", "getOSMajorVersion", "(", ")", ">=", "<NUM_LIT>", ")", "||", "TargetTriple", ".", "isOSNetBSD", "(", ")", "||", "TargetTriple", ".", "isOSOpenBSD", "(", ")", "||", "TargetTriple", ".", "isMusl", "(", ")", ")", "SecurePlt", "=", "true", ";", "if", "(", "HasSPE", "&&", "Is<ISA_LIT>64", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "HasSPE", "&&", "(", "HasAltivec", "||", "HasVSX", "||", "HasFPU", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "HasSPE", ")", "HasFPU", "=", "true", ";", "StackAlignment", "=", "getPlatformStackAlignment", "(", ")", ";"], "ground_truth": ["IsLittleEndian", "=", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";"], "File": "PPCSubtarget71", "Func": "initSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3022, "Length": 129, "Cover_Rate": 0.6262135922330098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "checkRegisterEqual", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "unsigned", "Reg1", ",", "unsigned", "Reg2", ")", "{"], "ground_truth": ["if", "(", "!", "TRI", "->", "isPhysicalRegister", "(", "Reg1", ")", "||", "!", "TRI", "->", "isPhysicalRegister", "(", "Reg2", ")", ")", "{"], "File": "MIRRegisterInference", "Func": "checkRegisterEqual", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3023, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>3DNowLevel", ">=", "ThreeDNow", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "has3DNow", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3024, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFStringTable", "(", ")", ":", "Size", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "BTFDebug", "Func": "BTFStringTable", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3025, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "WebAssemblyAsmPrinter (2)", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3026, "Length": 19, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "static_cast", "<", "const", "<ISA_LIT>FrameLowering", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "TFI", "->", "ResolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "SPAdj", ")", ";", "if", "(", "RS", "&&", "FrameReg", "==", "<STR_LIT>", "&&", "FrameIndex", "==", "RS", "->", "getScavengingFrameIndex", "(", ")", ")", "{", "assert", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}"], "ground_truth": ["bool", "Done", "=", "false", ";"], "File": "ARMBaseRegisterInfo21", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3027, "Length": 206, "Cover_Rate": 0.36331569664902996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "void", ")", "BW", ";", "assert", "(", "Width", ">=", "Bits", "&&", "BW", ">=", "Bits", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getLowBitsSet", "(", "Width", ",", "Bits", ")", ";", "Result", "=", "A1", ".", "zextOrTrunc", "(", "Width", ")", "&", "Mask", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "evaluateZEXTi", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3028, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vorn_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{", "return", "__a", "|", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vorn_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3029, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>SPBundlingPass", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>SPBundling", "(", "tm", ")", ";"], "File": "PatmosSPBundling", "Func": "createPatmosSPBundlingPass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3030, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S32_SAVE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S64_SAVE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S128_SAVE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S256_SAVE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_S512_SAVE", ";", "break", ";", "}", "}", "else", "if", "(", "shouldTryToSpillVGPRs", "(", "MF", ")", "&&", "RI", ".", "hasVGPRs", "(", "RC", ")", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", "*", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_V32_SAVE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_V64_SAVE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_V96_SAVE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_V128_SAVE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_V256_SAVE", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "AMDGPU", "::", "<ISA_LIT>_SPILL_V512_SAVE", ";", "break", ";", "}", "}", "if", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["FrameInfo", "->", "setObjectAlignment", "(", "FrameIndex", ",", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo119", "Func": "storeRegToStackSlot", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3031, "Length": 190, "Cover_Rate": 0.5637982195845698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "const", "RegisterSDNode", "*", "R", "=", "cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "FLI", "->", "MF", "->", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "Register", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isPhysical", "(", ")", "||", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "return", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "const", "Value", "*", "V", "=", "FLI", "->", "getValueFromVirtualReg", "(", "R", "->", "getReg", "(", ")", ")", ")", "return", "KDA", "->", "isDivergent", "(", "V", ")", ";", "assert", "(", "Reg", "==", "FLI", "->", "DemoteRegister", "||", "isCopyFromRegOfInlineAsm", "(", "N", ")", ")", ";", "return", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ";"], "ground_truth": ["}"], "File": "SIISelLowering120", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3032, "Length": 173, "Cover_Rate": 0.6290909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "StubSym", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "}", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "ACPV", "->", "getSymbol", "(", ")", ")", ";", "}", "if", "(", "ACPV", "->", "hasModifier", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "ACPV", "->", "getModifier", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", "!=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "ACPV", "->", "getLabelId", "(", ")", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "ACPV", "->", "getPCAdjustment", "(", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "')'", ";"], "File": "ARMAsmPrinter66", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3033, "Length": 123, "Cover_Rate": 0.30673316708229426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "NVPTXSection13", "Func": "UseCodeAlign", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3034, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SUnit", "*", "<ISA_LIT>PostRASchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "IsTopNode", "=", "true", ";", "if", "(", "Available", ".", "empty", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Available", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "HazardRec", ".", "dumpSU", "(", "*", "Available", ".", "begin", "(", ")", ",", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "return", "*", "Available", ".", "begin", "(", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Available", ".", "dump", "(", "HazardRec", ")", ";", ")", ";", "Candidate", "Best", ";", "for", "(", "auto", "*", "SU", ":", "Available", ")", "{", "Candidate", "c", "(", "SU", ",", "HazardRec", ")", ";", "if", "(", "Best", ".", "SU", "==", "nullptr", "||", "c", "<", "Best", ")", "{", "Best", "=", "c", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "HazardRec", ".", "dumpSU", "(", "Best", ".", "SU", ",", "dbgs", "(", ")", ")", ";", "if", "(", "Best", ".", "GroupingCost", "!=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Best", ".", "GroupingCost", ";", "if", "(", "Best", ".", "ResourcesCost", "!=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Best", ".", "ResourcesCost", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Best", ".", "SU", "->", "getHeight", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "}", "if", "(", "!", "SU", "->", "isScheduleHigh", "&&", "Best", ".", "noCost", "(", ")", ")", "break", ";", "}", "assert", "(", "Best", ".", "SU", "!=", "nullptr", ")", ";", "return", "Best", ".", "SU", ";"], "ground_truth": ["}"], "File": "SystemZMachineScheduler13", "Func": "pickNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3035, "Length": 243, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VecWidth", "->", "isVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "VecWidth", ")", ">=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "*", "NumSubVectors", "&&", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "{", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "++", "i", ")", "DecomposedVectors", ".", "push_back", "(", "cast", "<", "ShuffleVectorInst", ">", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Indices", "[", "i", "]", ",", "SubVecTy", "->", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "VecInst", ")", ";", "Type", "*", "VecBaseTy", ",", "*", "VecBasePtrTy", ";", "Value", "*", "VecBasePtr", ";", "unsigned", "int", "NumLoads", "=", "NumSubVectors", ";"], "ground_truth": ["unsigned", "VecLength", "=", "DL", ".", "getTypeSizeInBits", "(", "VecWidth", ")", ";"], "File": "X86InterleavedAccess15", "Func": "decompose", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3036, "Length": 158, "Cover_Rate": 0.40616966580976865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "has<ISA_LIT>64", "(", ")", ")", "{", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", ".", "begin", "(", ")", ",", "EReg", "=", "<STR_LIT>", ".", "end", "(", ")", ";", "Reg", "!=", "EReg", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "else", "{", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", ".", "begin", "(", ")", ",", "EReg", "=", "<STR_LIT>", ".", "end", "(", ")", ";", "Reg", "!=", "EReg", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "else", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", ".", "useSmallSection", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo12", "Func": "getReservedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3037, "Length": 205, "Cover_Rate": 0.5647382920110193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "raw_svector_ostream", "(", "Name", ")", "<<", "DL", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "Printer", ".", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "return", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ";"], "ground_truth": ["}"], "File": "MSP430MCInstLower12", "Func": "GetJumpTableSymbol", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3038, "Length": 64, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbslq_p8", "(", "uint8x16_t", "__a", ",", "poly8x16_t", "__b", ",", "poly8x16_t", "__c", ")", "{", "return", "__builtin_aarch64_simd_bslv16qi_pupp", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbslq_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3039, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "X", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "registerMCAdjustCodeGenOpts", "(", "The<ISA_LIT>Target", ",", "adjustCodeGenOpts", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "The<ISA_LIT>Target", ",", "createTargetAsmStreamer", ")", ";"], "ground_truth": ["}"], "File": "XCoreMCTargetDesc35", "Func": "LLVMInitializeXCoreTargetMC", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3040, "Length": 63, "Cover_Rate": 0.9264705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "BImode", ",", "<NUM_LIT>", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "clobber", ")", ")", ")", ";", "return", "insn", ";"], "ground_truth": ["}"], "File": "stormy163", "Func": "emit_addhi3_postreload", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3041, "Length": 37, "Cover_Rate": 0.4868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshrntq_m_n_sv4si", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshrntq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3042, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Address", ";"], "ground_truth": ["}"], "File": "GBZ80TargetObjectFile", "Func": "getAddress", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3043, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PredSU", "->", "NumSuccsLeft", "==", "<NUM_LIT>", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "PredSU", "->", "dump", "(", "this", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["llvm_unreachable", "(", "<NUM_LIT>", ")", ";"], "File": "TMS320C64XScheduler", "Func": "ReleasePred", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3044, "Length": 33, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "YamlString", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3045, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IntegerType", "*", "ITy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Ty", ")", ")", "return", "ITy", "->", "getBitWidth", "(", ")", ">", "(", "Is32Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCCTRLoops", "Func": "isLargeIntegerTy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3046, "Length": 33, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintRegister", "(", "HCE", "::", "Register", "R", ",", "const", "<ISA_LIT>RegisterInfo", "&", "I", ")", ":", "Rs", "(", "R", ")", ",", "HRI", "(", "I", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "PrintRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3047, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "<ISA_LIT>InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "rvexInstrInfo", "Func": "getRegisterInfo", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3048, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Dummy", ";", "if", "(", "isAddConstantOp", "(", "*", "MI", ",", "Dummy", ")", ")", "{", "if", "(", "isValidIncrementOffset", "(", "Dummy", "+", "NewOffset", ")", ")", "continue", ";", "return", "false", ";", "}", "if", "(", "isLoadStoreThatCanHandleDisplacement", "(", "AII", ",", "*", "MI", ",", "-", "NewOffset", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "-", "NewOffset", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARCOptAddrMode", "Func": "canFixPastUses", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3049, "Length": 65, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_i32scatter_ps", "(", "void", "*", "__addr", ",", "__mmask16", "__mask", ",", "__m512i", "__index", ",", "__m512", "__v1", ",", "int", "__scale", ")", "{"], "ground_truth": ["__builtin_ia32_scattersiv16sf", "(", "__addr", ",", "__mask", ",", "(", "__v16si", ")", "__index", ",", "(", "__v16sf", ")", "__v1", ",", "__scale", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_i32scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3050, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>FunctionInfo", "::", "getGlobalEPSymbol", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";"], "File": "PPCMachineFunctionInfo14", "Func": "getGlobalEPSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3051, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target32", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target64", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyDisassembler (2)", "Func": "LLVMInitializeWebAssemblyDisassembler", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3052, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ET", "=", "getShiftExtendType", "(", ")", ";", "bool", "IsSigned", "=", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "IsSigned", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "hasShiftExtendAmount", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addMemExtend8Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3053, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffective<ISA_LIT>CodeModel", "(", "CM", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "SystemZTargetMachine18", "Func": "SystemZTargetMachine", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3054, "Length": 105, "Cover_Rate": 0.9905660377358491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsubhn_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vrsubhnv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vrsubhn_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3055, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ExtractElement", ":", "case", "Instruction", "::", "InsertElement", ":"], "ground_truth": ["return", "Index", "==", "~", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo21", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3056, "Length": 25, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "XReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "XReg", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "XReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}", "else", "return", ";"], "File": "X86InstrInfo (2)2", "Func": "breakPartialRegDependency", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3057, "Length": 80, "Cover_Rate": 0.36036036036036034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", "!=", "AttributeListMap", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "I", "->", "second", ";"], "ground_truth": ["}"], "File": "DXILValueEnumerator", "Func": "getAttributeListID", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3058, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmlaq_rot270_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t", "__c", ")", "{", "return", "__builtin_mve_vcmlaq_rot270v8hf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vcmlaq_rot270_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3059, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmple_epi64_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_cmple_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3060, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "hasCalls", "(", ")", "&&", "isPIC", ")", "{", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MFI", "->", "setObjectOffset", "(", "<ISA_LIT>FI", "->", "getGPFI", "(", ")", ",", "<ISA_LIT>FI", "->", "getGPStackOffset", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo18", "Func": "processFunctionBeforeFrameFinalized", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3061, "Length": 42, "Cover_Rate": 0.5060240963855421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "<STR_LIT>", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ";", "SOffset", "=", "isStackPtrRelative", "(", "PtrInfo", ")", "?", "CurDAG", "->", "getRegister", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ",", "<STR_LIT>", ")", ":", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG15", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3062, "Length": 107, "Cover_Rate": 0.5944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SHUXITargetMachine", "Func": "getObjFileLowering", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3063, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "Name", "=", "<STR_LIT>", ";", "PassInfo", "*", "PI", "=", "new", "PassInfo", "(", "Name", ",", "<STR_LIT>", ",", "&", "<ISA_LIT>ExpandPredSpillCode", "::", "ID", ",", "nullptr", ",", "false", ",", "false", ")", ";"], "ground_truth": ["Registry", ".", "registerPass", "(", "*", "PI", ",", "true", ")", ";"], "File": "HexagonExpandPredSpillCode", "Func": "initializePassOnce", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3064, "Length": 40, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmin_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "float32x2_t", ")", "__builtin_neon_vpminfv2sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vpmin_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3065, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>EarlyIfConversion", "::", "computePhiCost", "(", "MachineBasicBlock", "*", "B", ")", "const", "{", "assert", "(", "B", "->", "pred_size", "(", ")", "<=", "<NUM_LIT>", ")", ";", "if", "(", "B", "->", "pred_size", "(", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "const_iterator", "I", ",", "E", "=", "B", "->", "getFirstNonPHI", "(", ")", ";", "for", "(", "I", "=", "B", "->", "begin", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "RO1", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonEarlyIfConv13", "Func": "computePhiCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3066, "Length": 83, "Cover_Rate": 0.43005181347150256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "Ops", "[", "]", "=", "{", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "PairSRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3067, "Length": 34, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "RetVT", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "RetVT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RetVT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RetVT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RetVT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";"], "File": "AArch64FastISel21", "Func": "selectBitCast", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3068, "Length": 134, "Cover_Rate": 0.48727272727272725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "KdStream", "<<", "<STR_LIT>", "<<", "KdName", "<<", "'\\n'", ";", "DataExtractor", "::", "Cursor", "C", "(", "<NUM_LIT>", ")", ";", "while", "(", "C", "&&", "C", ".", "tell", "(", ")", "<", "Bytes", ".", "size", "(", ")", ")", "{", "MCDisassembler", "::", "DecodeStatus", "Status", "=", "decodeKernelDescriptorDirective", "(", "C", ",", "Bytes", ",", "KdStream", ")", ";", "cantFail", "(", "C", ".", "takeError", "(", ")", ")", ";", "if", "(", "Status", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["KdStream", "<<", "<STR_LIT>", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3069, "Length": 74, "Cover_Rate": 0.5174825174825175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "*", "Result", "=", "Extender", ";", "const_cast", "<", "<ISA_LIT>AsmBackend", "*", ">", "(", "this", ")", "->", "Extender", "=", "nullptr", ";"], "ground_truth": ["return", "Result", ";"], "File": "HexagonAsmBackend (2)1", "Func": "takeExtender", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3070, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s64_u64", "(", "uint64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int64x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_s64_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3071, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m64_union", "m1", ",", "m2", ",", "res", ";", "m1", ".", "as_m64", "=", "__m1", ";", "m2", ".", "as_m64", "=", "__m2", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ">", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ">", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "(", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", ">", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "mmintrin", "Func": "_mm_cmpgt_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3072, "Length": 103, "Cover_Rate": 0.4577777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCheriHWRegsReg", "(", ")", "const", "{", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_CheriHWRegs", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ClassID", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "RegIdx", ".", "RegInfo", "->", "getRegClass", "(", "ClassID", ")", ".", "getRegister", "(", "RegIdx", ".", "Index", ")", ";"], "File": "MipsAsmParser47", "Func": "getCheriHWRegsReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3073, "Length": 45, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "getFullAddress", "(", "AddrOps", ")", ";", "MachineInstr", "*", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "*", "FuncInfo", ".", "MF", ",", "MI", ",", "OpNo", ",", "AddrOps", ",", "Size", ",", "Alignment", ")", ";", "if", "(", "Result", "==", "<NUM_LIT>", ")", "return", "false", ";", "FuncInfo", ".", "MBB", "->", "insert", "(", "FuncInfo", ".", "InsertPt", ",", "Result", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel (2)", "Func": "tryToFoldLoadIntoMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3074, "Length": 63, "Cover_Rate": 0.43448275862068964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetMachine", "Func": "addPreSched2", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3075, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>FrameAnalyzer", "(", ")", ";"], "ground_truth": ["}"], "File": "MCS51FrameLowering", "Func": "createMCS51FrameAnalyzerPass", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3076, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon3_vqtbl4_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3077, "Length": 76, "Cover_Rate": 0.7378640776699029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ";", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ";", "APFloat", "Value", "=", "C", "->", "getValueAPF", "(", ")", ";", "float", "FloatValue", "=", "Value", ".", "convertToFloat", "(", ")", ";", "if", "(", "FloatValue", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ZERO", ";", "}", "else", "if", "(", "FloatValue", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "HALF", ";", "}", "else", "if", "(", "FloatValue", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ONE", ";", "}", "else", "{", "ImmValue", "=", "Value", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "}", "}", "else", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ZERO", ";", "}", "else", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "ImmReg", "=", "AMDGPU", "::", "ONE_INT", ";", "}", "else", "{", "ImmValue", "=", "C", "->", "getZExtValue", "(", ")", ";", "}", "}", "for", "(", "SDNode", "::", "use_iterator", "Use", "=", "N", "->", "use_begin", "(", ")", ",", "Next", "=", "llvm", "::", "next", "(", "Use", ")", ";", "Use", "!=", "SDNode", "::", "use_end", "(", ")", ";", "Use", "=", "Next", ")", "{", "Next", "=", "llvm", "::", "next", "(", "Use", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Use", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "Use", "->", "getOperand", "(", "i", ")", ")", ";", "}", "if", "(", "!", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "if", "(", "ImmReg", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "{", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "TII", "->", "isALUInstr", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ")", "{", "continue", ";", "}", "int", "ImmIdx", "=", "TII", "->", "getOperandIdx", "(", "Use", "->", "getMachineOpcode", "(", ")", ",", "<STR_LIT>", ")", ";", "assert", "(", "ImmIdx", "!=", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["ImmIdx", "--", ";"], "File": "AMDILISelDAGToDAG4", "Func": "Select", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3078, "Length": 342, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "switch", "(", "Kind", ")", "{", "case", "FK_<ISA_LIT>_HO_7", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "FK_<ISA_LIT>_WO_7", ":", "case", "FK_<ISA_LIT>_abs_CFLi", ":", "case", "FK_<ISA_LIT>_PCrel", ":"], "ground_truth": ["Value", ">>=", "<NUM_LIT>", ";"], "File": "PatmosAsmBackend1", "Func": "adjustFixupValue", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3079, "Length": 36, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "SSA", ".", "Initialize", "(", "I", ".", "getType", "(", ")", ",", "I", ".", "getName", "(", ")", ")", ";", "SSA", ".", "AddAvailableValue", "(", "&", "BB", ",", "&", "I", ")", ";", "for", "(", "auto", "UI", "=", "I", ".", "use_begin", "(", ")", ",", "UE", "=", "I", ".", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "Use", "&", "U", "=", "*", "UI", ";", "++", "UI", ";", "auto", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "auto", "*", "UserPN", "=", "dyn_cast", "<", "PHINode", ">", "(", "User", ")", ")", "if", "(", "UserPN", "->", "getIncomingBlock", "(", "U", ")", "==", "&", "BB", ")", "continue", ";", "if", "(", "DT", ".", "dominates", "(", "&", "I", ",", "User", ")", ")", "continue", ";"], "ground_truth": ["SSA", ".", "RewriteUseAfterInsertions", "(", "U", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj1", "Func": "rebuildSSA", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3080, "Length": 146, "Cover_Rate": 0.7849462365591398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "'/'", ";", "dbgs", "(", ")", ".", "write_hex", "(", "ISJ", ".", "CVI", ".", "getUnits", "(", ")", ")", "<<", "'|'", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "ISJ", ".", "CVI", ".", "getLanes", "(", ")", ";"], "File": "HexagonShuffler10", "Func": "for", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3081, "Length": 35, "Cover_Rate": 0.3431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "rtx", "src", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ";", "ASSERT_TRUE", "(", "rtx_equal_p", "(", "src", ",", "CONSTM1_RTX", "(", "mode", ")", ")", ")", ";"], "ground_truth": ["end_sequence", "(", ")", ";"], "File": "riscv-selftests", "Func": "FOR_EACH_MODE_IN_CLASS", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3082, "Length": 41, "Cover_Rate": 0.5125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "ARCDisassembler11", "Func": "LLVMInitializeARCDisassembler", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3083, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", "||", "!", "C", "->", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SDValue", "Args", "[", "]", "=", "{", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "SIISelLowering103", "Func": "performSubCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3084, "Length": 104, "Cover_Rate": 0.6081871345029239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveHSACodeObjectVersion", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveHSACodeObjectISA", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "::", "MetadataAssemblerDirectiveBegin", ")", "return", "ParseDirectiveCodeObjectMetadata", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveAMDKernelCodeT", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirective<ISA_LIT>HsaKernel", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "ParseDirective", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3085, "Length": 79, "Cover_Rate": 0.9753086419753086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmplt_epi8_mask", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_cmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_cmplt_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3086, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasPOPCNTD", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "Is<ISA_LIT>4xx", "=", "false", ";", "Is<ISA_LIT>6xx", "=", "false", ";", "IsE500", "=", "false", ";", "DeprecatedMFTB", "=", "false", ";", "DeprecatedDST", "=", "false", ";", "HasLazyResolverStubs", "=", "false", ";", "HasICBT", "=", "false", ";", "HasInvariantFunctionDescriptors", "=", "false", ";"], "ground_truth": ["}"], "File": "PPCSubtarget25", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3087, "Length": 89, "Cover_Rate": 0.577922077922078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isEligibleForITBlock", "(", "&", "MI", ")", ")", "return", "false", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo63", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3088, "Length": 86, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_m_n_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vshlq_m_n_sv8hi", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshlq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3089, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TrueOp", "=", "<NUM_LIT>", ";", "FalseOp", "=", "<NUM_LIT>", ";", "Cond", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Optimizable", "=", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "analyzeSelect", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3090, "Length": 39, "Cover_Rate": 0.3979591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_lane_s8", "(", "int8x8_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__aarch64_vdup_lane_s8", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vdup_lane_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3091, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "bb", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "tbb", ")", ";", "n", "++", ";", "if", "(", "fbb", ")", "{", "BuildMI", "(", "&", "bb", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "fbb", ")", ";", "n", "++", ";", "}", "}", "return", "n", ";"], "ground_truth": ["}"], "File": "TGSIInstrInfo", "Func": "InsertBranch", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3092, "Length": 61, "Cover_Rate": 0.45185185185185184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "NewSP", ")", ";", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewSP", ",", "ArgAdjust", ")", ";", "if", "(", "RequiredAlign", ">", "StackAlign", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "ExtraAlignSpace", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "~", "(", "RequiredAlign", "-", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)1", "Func": "lowerDYNAMIC_STACKALLOC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3093, "Length": 112, "Cover_Rate": 0.3010752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "iq2000_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{"], "ground_truth": ["return", "iq2000_print_operand_punct", "[", "code", "]", ";"], "File": "iq2000", "Func": "iq2000_print_operand_punct_valid_p", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3094, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectPred", "(", "SDValue", "N", ",", "SDValue", "&", "Reg", ",", "SDValue", "&", "Inv", ")", "{", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "Imm", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getNode", "(", ")", ")", ")", "{"], "File": "PatmosISelDAGToDAG1", "Func": "SelectPred", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3095, "Length": 42, "Cover_Rate": 0.37168141592920356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>ompactMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "ARCompactMCTargetDesc", "Func": "createARCompactMCCodeGenInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3096, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ShiftLeftHi", ",", "ShiftRightLo", ")", ";", "SDValue", "ShiftLeftLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Shamt", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "ShiftLeftLo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "ShiftLeftLo", ",", "Or", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering126", "Func": "lowerShiftLeftParts", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3097, "Length": 131, "Cover_Rate": 0.4171974522292994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "func", ";", "int", "mode", ";", "rtx", "out_operands", "[", "<NUM_LIT>", "]", ";", "func", "=", "alpha_lookup_xfloating_lib_func", "(", "code", ")", ";", "mode", "=", "alpha_compute_xfloating_mode_arg", "(", "code", ",", "alpha_fprm", ")", ";"], "ground_truth": ["out_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "File": "alpha", "Func": "alpha_emit_xfloating_arith", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3098, "Length": 38, "Cover_Rate": 0.36893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmphiq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ")", "{", "return", "__builtin_mve_vcmphiq_n_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmphiq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3099, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", "(", ")", "<=", "<STR_LIT>", ")", "{", "enablePass", "(", "&", "MachineSchedulerID", ")", ";"], "ground_truth": ["MachineSchedRegistry", "::", "setDefault", "(", "createR600MachineScheduler", ")", ";"], "File": "AMDGPUTargetMachine101", "Func": "AMDGPUPassConfig", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3100, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "WordInt", "=", "Src", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", "==", "<STR_LIT>", ";", "bool", "Signed", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "MovOpc", "=", "(", "WordInt", "&&", "!", "Signed", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Mov", "=", "DAG", ".", "getNode", "(", "MovOpc", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "return", "convertIntToFP", "(", "Op", ",", "Mov", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering94", "Func": "LowerINT_TO_FPDirectMove", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3101, "Length": 67, "Cover_Rate": 0.4652777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SPReg", "=", "getSPReg", "(", "STI", ")", ";", "auto", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "FPOffset", "=", "StackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "FPOffset", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "for", "(", "auto", "&", "I", "=", "LastFrameDestroy", ";", "I", "!=", "MBBI", ";", "++", "I", ")", "{", "if", "(", "I", "->", "mayLoad", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "DestReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "FPReg", ")", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "RI", "->", "getDwarfRegNum", "(", "SPReg", ",", "true", ")", ",", "-", "FPOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "break", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "RISCVFrameLowering32", "Func": "emitEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3102, "Length": 221, "Cover_Rate": 0.4889380530973451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld2rv4sf", "(", "(", "const", "__builtin_aarch64_simd_sf", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x4_t", ")", "__builtin_aarch64_get_qregoiv4sf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x4_t", ")", "__builtin_aarch64_get_qregoiv4sf", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld2q_dup_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3103, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "llvm", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "OI", "=", "<NUM_LIT>", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Info", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMMCTargetDesc16", "Func": "getARMStoreDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3104, "Length": 106, "Cover_Rate": 0.7737226277372263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";", "unsigned", "Opcode", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "Opcode", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "RC", ")", ";"], "File": "SIInstrInfo118", "Func": "legalizeOpWithMove", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3105, "Length": 82, "Cover_Rate": 0.3025830258302583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "optimize", ">", "<NUM_LIT>", "&&", "io_address_operand", "(", "x", ",", "QImode", ")", "?", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "n_words", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movqi_r_mr_reg_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "disp", "-", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", ",", "insn", ")", ";", "if", "(", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "src", ")", ")", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG_X", ")", "{"], "ground_truth": ["avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";"], "File": "avr6", "Func": "out_movqi_r_mr", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3106, "Length": 213, "Cover_Rate": 0.6103151862464183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "auto", "*", "F", "=", "dyn_cast", "<", "const", "Function", ">", "(", "V", ")", ")", "{"], "ground_truth": ["if", "(", "F", "->", "isIntrinsic", "(", ")", ")", "return", "false", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj29", "Func": "canThrow", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3107, "Length": 28, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int16x8_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vqdmulhq_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3108, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ELF", "::", "EF_<ISA_LIT>_ARCH", ";"], "ground_truth": ["}"], "File": "TOYELFObjectWriter", "Func": "getEFlags", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3109, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80RegisterInfo", "::", "<ISA_LIT>Z80RegisterInfo", "(", ")", ":", "<ISA_LIT>Z80GenRegisterInfo", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "GBZ80RegisterInfo", "Func": "GBZ80RegisterInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3110, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AnnotateKernelFeatures", "::", "hasAddrSpaceCast", "(", "const", "Function", "&", "F", ")", "{", "for", "(", "const", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "const", "Instruction", "&", "I", ":", "BB", ")", "{", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{"], "ground_truth": ["if", "(", "castRequiresQueuePtr", "(", "ASC", ")", ")", "return", "true", ";"], "File": "AMDGPUAnnotateKernelFeatures21", "Func": "hasAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3111, "Length": 58, "Cover_Rate": 0.8923076923076924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "Cst", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops", ")", ";", "}", "bool", "AllContants", "=", "true", ";", "uint64_t", "Immediate", "=", "<NUM_LIT>", ";", "int", "NonConstIdx", "=", "-", "<NUM_LIT>", ";", "bool", "IsSplat", "=", "true", ";", "unsigned", "NumNonConsts", "=", "<NUM_LIT>", ";", "unsigned", "NumConsts", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "idx", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "idx", "<", "e", ";", "++", "idx", ")", "{", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "idx", ")", ";", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "In", ")", ")", "{", "AllContants", "=", "false", ";", "NonConstIdx", "=", "idx", ";", "NumNonConsts", "++", ";", "}", "else", "{", "NumConsts", "++", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "In", ")", "->", "getZExtValue", "(", ")", ")", "Immediate", "|=", "(", "<NUM_LIT>", "<<", "idx", ")", ";", "}", "if", "(", "In", "!=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "AllContants", ")", "{", "SDValue", "FullMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "Immediate", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FullMask", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "NumNonConsts", "==", "<NUM_LIT>", "&&", "NonConstIdx", "!=", "<NUM_LIT>", ")", "{", "SDValue", "DstVec", ";", "if", "(", "NumConsts", ")", "{", "SDValue", "VecAsImm", "=", "DAG", ".", "getConstant", "(", "Immediate", ",", "<STR_LIT>", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ")", ";", "DstVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "VecAsImm", ")", ";", "}", "else", "DstVec", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DstVec", ",", "Op", ".", "getOperand", "(", "NonConstIdx", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "NonConstIdx", ")", ")", ";", "}", "if", "(", "!", "IsSplat", "&&", "(", "NonConstIdx", "!=", "<NUM_LIT>", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MVT", "SelectVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Select", ";", "if", "(", "IsSplat", ")", "Select", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SelectVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "SelectVT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SelectVT", ")", ")", ";", "else", "Select", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SelectVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "(", "Immediate", "|", "<NUM_LIT>", ")", ",", "SelectVT", ")", ",", "DAG", ".", "getConstant", "(", "Immediate", ",", "SelectVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Select", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "LowerBUILD_VECTORvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3112, "Length": 477, "Cover_Rate": 0.7595541401273885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnsignedMap", "(", ")", ":", "BaseType", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonGenInsert (2)", "Func": "UnsignedMap", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3113, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "DefBits", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "APInt", "UndefBits", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "resolveBuildVector", "(", "BVN", ",", "DefBits", ",", "UndefBits", ")", ")", "{", "SDValue", "NewOp", ";", "DefBits", "=", "~", "DefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";", "UndefBits", "=", "~", "UndefBits", ";"], "ground_truth": ["if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "UndefBits", ",", "&", "LHS", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "UndefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";"], "File": "AArch64ISelLowering69", "Func": "performANDCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3114, "Length": 151, "Cover_Rate": 0.47335423197492166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerSymbolOperand", "(", "MO", ",", "AsmPrinter", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "return", "LowerSymbolOperand", "(", "MO", ",", "AsmPrinter", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["return", "LowerSymbolOperand", "(", "MO", ",", "AsmPrinter", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";"], "File": "M68kMCInstLower", "Func": "LowerOperand", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3115, "Length": 61, "Cover_Rate": 0.305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "From", ";", "I", "!=", "To", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo10", "Func": "registerDefinedBetween", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3116, "Length": 31, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugValue", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo21", "Func": "loadRegFromStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3117, "Length": 115, "Cover_Rate": 0.756578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "<NUM_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "File": "ARMAsmParser111", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3118, "Length": 32, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "<ISA_LIT>InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "XtensaInstrInfo1", "Func": "getRegisterInfo", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3119, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveReq", "(", "StringRef", "Name", ",", "SMLoc", "L", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "SRegLoc", "=", "getLoc", "(", ")", ";", "unsigned", "RegNum", "=", "tryParseRegister", "(", ")", ";", "bool", "IsVector", "=", "false", ";", "if", "(", "RegNum", "==", "static_cast", "<", "unsigned", ">", "(", "-", "<NUM_LIT>", ")", ")", "{", "StringRef", "Kind", ";", "RegNum", "=", "tryMatchVectorRegister", "(", "Kind", ",", "false", ")", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "IsVector", "=", "true", ";", "}", "if", "(", "RegNum", "==", "static_cast", "<", "unsigned", ">", "(", "-", "<NUM_LIT>", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["auto", "pair", "=", "std", "::", "make_pair", "(", "IsVector", ",", "RegNum", ")", ";"], "File": "AArch64AsmParser10", "Func": "parseDirectiveReq", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3120, "Length": 140, "Cover_Rate": 0.7909604519774012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MVEVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";"], "File": "MVEVPTOptimisationsPass1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3121, "Length": 48, "Cover_Rate": 0.3582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "DLXAsmParser", "Func": "addRegOperands", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3122, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isProfitableToUseFlagOp", "(", "SDValue", "Op", ")", "{", "for", "(", "SDNode", "*", "U", ":", "Op", "->", "uses", "(", ")", ")", "if", "(", "U", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "U", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "U", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "isProfitableToUseFlagOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3123, "Length": 53, "Cover_Rate": 0.8983050847457628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_xor_pd", "(", "__m256d", "__W", ",", "__mmask8", "__U", ",", "__m256d", "__A", ",", "__m256d", "__B", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_xorpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_mask_xor_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3124, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "MBlazeTargetMachine", "Func": "MBlazeTargetMachine", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3125, "Length": 108, "Cover_Rate": 0.9908256880733946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "instCombineConvertFromSVBool", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "instCombineSVELast", "(", "IC", ",", "II", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo51", "Func": "instCombineIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3126, "Length": 41, "Cover_Rate": 0.4659090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "(", "MemEltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "EltVT", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ",", "MemEltVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ";"], "File": "AMDGPUISelLowering19", "Func": "SplitVectorLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3127, "Length": 98, "Cover_Rate": 0.32131147540983607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}", "if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3128, "Length": 70, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFIEpilogEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "EmitARM64WinCFIEpilogEnd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3129, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "CN", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "return", "false", ";", "}", "int64_t", "off", "=", "CN", "->", "getSExtValue", "(", ")", ";", "const", "SDValue", "&", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "*", "Root", "=", "&", "Base", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CN", "&&", "(", "CN", "->", "getSExtValue", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "Root", "=", "&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "XCoreISelLowering15", "Func": "IsWordAlignedBasePlusConstantOffset", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3130, "Length": 133, "Cover_Rate": 0.5708154506437768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VTBits", "==", "<NUM_LIT>", "&&", "STI", ".", "getSmVersion", "(", ")", ">=", "<NUM_LIT>", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";", "}", "else", "{", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Cmp", ",", "TrueVal", ",", "FalseVal", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering (2)", "Func": "LowerShiftRightParts", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3131, "Length": 292, "Cover_Rate": 0.6517857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frv_cpu_type", "!=", "FRV_CPU_FR550", ")", "return", "ACC_GROUP_NONE", ";", "return", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "frv_acc_group_1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_acc_group", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3132, "Length": 24, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly8x16x3_t", "temp", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst3_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3133, "Length": 135, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cc_mode", "=", "SELECT_CC_MODE", "(", "test", ",", "op0", ",", "op1", ")", ";", "cc_reg", "=", "(", "(", "TARGET_ALLOC_CC", ")", "?", "gen_reg_rtx", "(", "cc_mode", ")", ":", "gen_rtx_REG", "(", "cc_mode", ",", "(", "cc_mode", "==", "CC_FPmode", ")", "?", "FCC_FIRST", ":", "ICC_FIRST", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cc_reg", ",", "gen_rtx_COMPARE", "(", "cc_mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "return", "cc_reg", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_emit_comparison", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3134, "Length": 62, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "BlackfinRegisterInfo6", "Func": "getFrameRegister", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3135, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addAddrMode2Operands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3136, "Length": 48, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_kmovd", "(", "*", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_load_mask32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3137, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SW", "!=", "DW", ")", "return", "false", ";", "BitVector", "Used", "(", "DC", ".", "width", "(", ")", ")", ";", "if", "(", "!", "computeUsedBits", "(", "RD", ".", "Reg", ",", "Used", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "DW", ";", "++", "i", ")", "if", "(", "Used", "[", "i", "+", "DB", "]", "&&", "DC", "[", "DB", "+", "i", "]", "!=", "SC", "[", "SB", "+", "i", "]", ")", "return", "false", ";"], "File": "HexagonBitSimplify (2)", "Func": "usedBitsEqual", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3138, "Length": 74, "Cover_Rate": 0.42528735632183906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "f", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_64BIT", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "s", ",", "reg_names", "[", "gparg", "]", ",", "reg_names", "[", "fparg", "]", ")", ";", "else", "{", "if", "(", "(", "fparg", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "++", "fparg", ";", "if", "(", "TARGET_BIG_ENDIAN", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "s", ",", "reg_names", "[", "gparg", "]", ",", "reg_names", "[", "fparg", "+", "<NUM_LIT>", "]", ",", "s", ",", "reg_names", "[", "gparg", "+", "<NUM_LIT>", "]", ",", "reg_names", "[", "fparg", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "s", ",", "reg_names", "[", "gparg", "]", ",", "reg_names", "[", "fparg", "]", ",", "s", ",", "reg_names", "[", "gparg", "+", "<NUM_LIT>", "]", ",", "reg_names", "[", "fparg", "+", "<NUM_LIT>", "]", ")", ";", "++", "gparg", ";", "++", "fparg", ";", "}", "}", "else", "gcc_unreachable", "(", ")", ";", "++", "gparg", ";", "++", "fparg", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "mips16_fp_args", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3139, "Length": 145, "Cover_Rate": 0.5492424242424242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "CI", ".", "Offset0", "%", "CI", ".", "EltSize", "!=", "<NUM_LIT>", ")", "||", "(", "CI", ".", "Offset1", "%", "CI", ".", "EltSize", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "unsigned", "EltOffset0", "=", "CI", ".", "Offset0", "/", "CI", ".", "EltSize", ";", "unsigned", "EltOffset1", "=", "CI", ".", "Offset1", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "<NUM_LIT>", ";", "if", "(", "(", "EltOffset0", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "EltOffset1", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset0", "/", "<NUM_LIT>", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset1", "/", "<NUM_LIT>", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", "/", "<NUM_LIT>", ";", "CI", ".", "Offset1", "=", "EltOffset1", "/", "<NUM_LIT>", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset1", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", ";", "CI", ".", "Offset1", "=", "EltOffset1", ";", "return", "true", ";", "}", "unsigned", "OffsetDiff", "=", "std", "::", "abs", "(", "(", "int", ")", "EltOffset1", "-", "(", "int", ")", "EltOffset0", ")", ";", "CI", ".", "BaseOff", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "if", "(", "(", "OffsetDiff", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetDiff", "/", "<NUM_LIT>", ")", ")", "{", "CI", ".", "Offset0", "=", "(", "EltOffset0", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "<NUM_LIT>", ";", "CI", ".", "Offset1", "=", "(", "EltOffset1", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ")", "/", "<NUM_LIT>", ";", "CI", ".", "UseST64", "=", "true", ";", "return", "true", ";", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetDiff", ")", ")", "{", "CI", ".", "Offset0", "=", "EltOffset0", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ";", "CI", ".", "Offset1", "=", "EltOffset1", "-", "CI", ".", "BaseOff", "/", "CI", ".", "EltSize", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SILoadStoreOptimizer13", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3140, "Length": 311, "Cover_Rate": 0.9283582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "indicatePessimisticFixpoint", "(", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "indicatePessimisticFixpoint", "(", ")", ";", "return", ";", "}", "for", "(", "StringRef", "Attr", ":", "ImplicitAttrNames", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "Attr", ")", ")", "Attributes", ".", "insert", "(", "Attr", ")", ";", "}", "if", "(", "CallingConvSupportsAllImplicits", "&&", "F", "->", "hasAddressTaken", "(", "nullptr", ",", "true", ",", "true", ",", "true", ")", ")", "{", "for", "(", "StringRef", "AttrName", ":", "ImplicitAttrNames", ")", "{"], "ground_truth": ["Attributes", ".", "insert", "(", "AttrName", ")", ";"], "File": "AMDGPUAttributor7", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3141, "Length": 84, "Cover_Rate": 0.6131386861313869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "if_set", ";", "}", "mapping", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "MASK_64BIT", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "MASK_PPC_GPOPT", "|", "MASK_MFCRF", "|", "MASK_POWERPC64", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "MASK_ALTIVEC", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "NULL", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "const", "char", "*", "cpu_id", "=", "<STR_LIT>", ";", "size_t", "i", ";"], "ground_truth": ["rs6000_file_start", "(", ")", ";"], "File": "powerpcspe", "Func": "rs6000_darwin_file_start", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3142, "Length": 156, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Directive", "==", "<STR_LIT>", ")", "{", "const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getInstrItineraryData", "(", ")", ";", "return", "new", "<ISA_LIT>HazardRecognizer440", "(", "II", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo134", "Func": "CreateTargetHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3143, "Length": 28, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>LinuxAsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Streamer", ",", "const", "MCAsmInfo", "*", "T", ")", ":", "<ISA_LIT>AsmPrinter", "(", "O", ",", "TM", ",", "Ctx", ",", "Streamer", ",", "T", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmPrinter71", "Func": "PPCLinuxAsmPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3144, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ADDiu", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "else", "{", "unsigned", "Reg", "=", "loadImmediate", "(", "Amount", ",", "MBB", ",", "I", ",", "DL", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo1", "Func": "adjustStackPtr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3145, "Length": 98, "Cover_Rate": 0.5536723163841808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fn", "=", "gen_store_conditionalqi", ";", "break", ";", "case", "E_HImode", ":", "fn", "=", "gen_store_conditionalhi", ";", "break", ";", "case", "E_SImode", ":", "fn", "=", "gen_store_conditionalsi", ";", "break", ";", "case", "E_DImode", ":", "fn", "=", "gen_store_conditionaldi", ";", "break", ";", "case", "E_TImode", ":", "fn", "=", "gen_store_conditionalti", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "PPC405_ERRATUM77", ")", "emit_insn", "(", "gen_hwsync", "(", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "fn", "(", "res", ",", "mem", ",", "val", ")", ")", ";"], "File": "powerpcspe", "Func": "emit_store_conditional", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3146, "Length": 72, "Cover_Rate": 0.6371681415929203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmlalq_low_u32", "(", "float32x4_t", "__r", ",", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_neon_vfmal_lowv4sf", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon7_vfmlalq_low_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3147, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_i64scatter_pd", "(", "void", "*", "__addr", ",", "__mmask8", "__mask", ",", "__m512i", "__index", ",", "__m512d", "__v1", ",", "int", "__scale", ")", "{"], "ground_truth": ["__builtin_ia32_scatterdiv8df", "(", "__addr", ",", "__mask", ",", "(", "__v8di", ")", "__index", ",", "(", "__v8df", ")", "__v1", ",", "__scale", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_i64scatter_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3148, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "hsa_status_t", "get_kernarg_region", "(", "hsa_region_t", "region", ",", "void", "*", "data", "__attribute__", "(", "(", "unused", ")", ")", ")", "{"], "ground_truth": ["return", "get_memory_region", "(", "region", ",", "&", "kernargs_region", ",", "HSA_REGION_GLOBAL_FLAG_KERNARG", ")", ";"], "File": "gcn-run", "Func": "get_kernarg_region", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 3149, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "C", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "MOW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "MCE", ",", "bool", "RelaxAll", ")", "{", "<ISA_LIT>ELFStreamer", "*", "S", "=", "new", "<ISA_LIT>ELFStreamer", "(", "C", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "MOW", ")", ",", "std", "::", "move", "(", "MCE", ")", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "RelaxAll", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "RISCVELFStreamer (2)", "Func": "createRISCVELFStreamer", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3150, "Length": 81, "Cover_Rate": 0.9878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_shldi_epi32", "(", "__m128i", "__A", ",", "__mmask8", "__B", ",", "__m128i", "__C", ",", "__m128i", "__D", ",", "int", "__E", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpshld_v4si_mask", "(", "(", "__v4si", ")", "__C", ",", "(", "__v4si", ")", "__D", ",", "__E", ",", "(", "__v4si", ")", "__A", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm_mask_shldi_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3151, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MIB", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MIB", ".", "getInstr", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "->", "setDebugLoc", "(", "DL", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo106", "Func": "expandLoadStackGuard", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3152, "Length": 203, "Cover_Rate": 0.8601694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "std", "::", "string", "Ret", "=", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "if", "(", "(", "TT", ".", "isArch64Bit", "(", ")", "&&", "(", "TT", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", "||", "TT", ".", "isOSNaCl", "(", ")", ")", ")", "||", "!", "TT", ".", "isArch64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["Ret", "+=", "<STR_LIT>", ";"], "File": "X86TargetMachine125", "Func": "computeDataLayout", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3153, "Length": 71, "Cover_Rate": 0.3271889400921659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering149", "Func": "EmitWRPKRU", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3154, "Length": 104, "Cover_Rate": 0.5810055865921788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createAnnotationsInferencePass", "(", ")", "{"], "ground_truth": ["return", "new", "AnnotationsInference", "(", ")", ";"], "File": "AnnotationsInference", "Func": "createAnnotationsInferencePass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3155, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Res", "=", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "Res", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "Res", "-", "<NUM_LIT>", ";", "}", "return", "getImmOpValue", "(", "MI", ",", "OpNo", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "RISCVMCCodeEmitter", "Func": "getImmOpValueMinus1", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3156, "Length": 58, "Cover_Rate": 0.6823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Shift", ";"], "ground_truth": ["}"], "File": "AArch64FastISel (2)", "Func": "getShift", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3157, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "P", ".", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "P", ".", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "P", ".", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "P", ".", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "P", ".", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "P", ".", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "P", ".", "getSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "P", ".", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "P", ".", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "if", "(", "GVSym", "->", "getName", "(", ")", "[", "<NUM_LIT>", "]", "!=", "'$'", ")", "GVSym", "->", "print", "(", "O", ",", "P", ".", "MAI", ")", ";", "else", "{", "O", "<<", "'('", ";", "GVSym", "->", "print", "(", "O", ",", "P", ".", "MAI", ")", ";", "O", "<<", "')'", ";", "}", "P", ".", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "break", ";", "}", "}", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "P", ".", "MF", "->", "getPICBaseSymbol", "(", ")", "->", "print", "(", "O", ",", "P", ".", "MAI", ")", ";", "O", "<<", "']'", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "O", "<<", "'-'", ";"], "ground_truth": ["P", ".", "MF", "->", "getPICBaseSymbol", "(", ")", "->", "print", "(", "O", ",", "P", ".", "MAI", ")", ";"], "File": "X86AsmPrinter30", "Func": "printSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3158, "Length": 396, "Cover_Rate": 0.48116646415552855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "dump", "(", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["}"], "File": "X86AsmParser28", "Func": "dump", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3159, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SHL", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "C1ShlC2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "C2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SHL", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C1ShlC2", "||", "!", "C2", ")", "return", "SDValue", "(", ")", ";", "APInt", "C2Int", "=", "C2", "->", "getAPIntValue", "(", ")", ";", "APInt", "C1Int", "=", "C1ShlC2", "->", "getAPIntValue", "(", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "C2Int", ".", "getBitWidth", "(", ")", ",", "C2Int", ".", "getBitWidth", "(", ")", "-", "C2", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "(", "C1Int", "&", "Mask", ")", "!=", "C1Int", ")", "return", "SDValue", "(", ")", ";", "C1Int", ".", "lshrInPlace", "(", "C2Int", ")", ";", "auto", "LargeImm", "=", "[", "]", "(", "const", "APInt", "&", "Imm", ")", "{", "unsigned", "Zeros", "=", "Imm", ".", "countLeadingZeros", "(", ")", "+", "Imm", ".", "countTrailingZeros", "(", ")", ";", "return", "Imm", ".", "getBitWidth", "(", ")", "-", "Zeros", ">", "<NUM_LIT>", ";", "}", ";", "if", "(", "LargeImm", "(", "C1Int", ")", "||", "LargeImm", "(", "C2Int", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "File": "ARMISelLowering106", "Func": "PerformSHLSimplify", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3160, "Length": 326, "Cover_Rate": 0.5379537953795379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "FrameReg", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3161, "Length": 104, "Cover_Rate": 0.5098039215686274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "get<ISA_LIT>Subtarget", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "TM", "->", "Options", ".", "EnableFastISel", ")", "addPass", "(", "create<ISA_LIT>GlobalBaseRegPass", "(", ")", ")", ";"], "File": "ARMTargetMachine100", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3162, "Length": 38, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";"], "File": "NVPTXInstPrinter", "Func": "printOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3163, "Length": 62, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_loaddup_pd", "(", "double", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "_mm_load1_pd", "(", "__P", ")", ";"], "File": "pmmintrin4", "Func": "_mm_loaddup_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3164, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PROCESSOR_BDVER2", ":", "case", "PROCESSOR_BDVER3", ":", "case", "PROCESSOR_BDVER4", ":", "case", "PROCESSOR_ZNVER1", ":", "case", "PROCESSOR_ZNVER2", ":", "case", "PROCESSOR_ZNVER3", ":", "case", "PROCESSOR_ZNVER4", ":", "case", "PROCESSOR_CORE2", ":", "case", "PROCESSOR_NEHALEM", ":", "case", "PROCESSOR_SANDYBRIDGE", ":", "case", "PROCESSOR_HASWELL", ":", "case", "PROCESSOR_TREMONT", ":", "case", "PROCESSOR_SKYLAKE", ":", "case", "PROCESSOR_SKYLAKE_AVX512", ":", "case", "PROCESSOR_CASCADELAKE", ":", "case", "PROCESSOR_CANNONLAKE", ":", "case", "PROCESSOR_ALDERLAKE", ":", "case", "PROCESSOR_GENERIC", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_ICELAKE_CLIENT", ":", "case", "PROCESSOR_ICELAKE_SERVER", ":", "case", "PROCESSOR_TIGERLAKE", ":", "case", "PROCESSOR_COOPERLAKE", ":"], "ground_truth": ["case", "PROCESSOR_ROCKETLAKE", ":"], "File": "x86-tune-sched1", "Func": "ix86_issue_rate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3165, "Length": 72, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine14", "Func": "addGlobalInstructionSelect", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3166, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "FCmp", ":", "return", "false", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "<", "<NUM_LIT>", "&&", "(", "ScalarBits", "*", "cast", "<", "VectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetTransformInfo45", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3167, "Length": 54, "Cover_Rate": 0.3776223776223776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "uint32_t", "SMRDmemriEncode", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeEmitter", "Func": "SMRDmemriEncode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3168, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo11", "Func": "isXFormMemOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3169, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_aarch64_ld1v8hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1q_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3170, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter26", "Func": "createARMMCCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3171, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3172, "Length": 111, "Cover_Rate": 0.8809523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "mayStore", "(", ")", "&&", "hasStoreToStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isStoreToStackSlotPostFE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3173, "Length": 17, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>32", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "SDValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "unsigned", "RetAddrOffset", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "<ISA_LIT>MachineFunctionInfo", "*", "SFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "SFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ")", ";"], "ground_truth": ["RetAddrOffset", "=", "<NUM_LIT>", ";"], "File": "SparcISelLowering34", "Func": "LowerReturn_32", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3174, "Length": 274, "Cover_Rate": 0.7043701799485861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_ss2si", "(", "__m128", "__A", ")", "{"], "ground_truth": ["return", "_mm_cvtss_si32", "(", "__A", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvt_ss2si", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3175, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "to_print", ".", "c_str", "(", ")", ")", ";", "aarch64_last_printed_arch_string", "=", "to_print", ";", "}", "const", "struct", "processor", "*", "this_tune", "=", "aarch64_get_tune_cpu", "(", "targ_options", "->", "x_explicit_tune_core", ")", ";", "if", "(", "flag_debug_asm", "&&", "aarch64_last_printed_tune_string", "!=", "this_tune", "->", "name", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", ",", "this_tune", "->", "name", ")", ";", "aarch64_last_printed_tune_string", "=", "this_tune", "->", "name", ";", "}", "ASM_OUTPUT_TYPE_DIRECTIVE", "(", "stream", ",", "name", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["ASM_OUTPUT_LABEL", "(", "stream", ",", "name", ")", ";"], "File": "aarch643", "Func": "aarch64_declare_function_name", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3176, "Length": 78, "Cover_Rate": 0.42162162162162165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FCC0", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "(", "invert", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DL", ",", "True", ".", "getValueType", "(", ")", ",", "True", ",", "FCC0", ",", "False", ",", "Cond", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)4", "Func": "createCMovFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3177, "Length": 43, "Cover_Rate": 0.39814814814814814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "float32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_f32_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3178, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Section", "*", "fCodeSection", "=", "TAI", "->", "getNamedSection", "(", "codeSection", ",", "SectionFlags", "::", "Code", ")", ";", "O", "<<", "<STR_LIT>", ";", "SwitchToSection", "(", "fCodeSection", ")", ";", "O", "<<", "<STR_LIT>", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnName", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnName", ")", "<<", "<STR_LIT>", ";", "O", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "unsigned", "CurLine", "=", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";"], "ground_truth": ["II", "!=", "E", ";", "++", "II", ")", "{"], "File": "PIC16AsmPrinter2", "Func": "runOnMachineFunction", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3179, "Length": 147, "Cover_Rate": 0.49830508474576274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseFGR32Regs", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "return", "parseRegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser29", "Func": "parseFGR32Regs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3180, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "code", "=", "NE", ";", "break", ";", "case", "LEU", ":", "code", "=", "EQ", ";", "break", ";", "case", "GEU", ":", "code", "=", "EQ", ";", "op1", "=", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "code", "=", "NE", ";", "op1", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "need_z_p", "=", "(", "!", "float_p", "&&", "code", "!=", "EQ", "&&", "code", "!=", "NE", ")", ";", "if", "(", "need_z_p", ")", "op2", "=", "<STR_LIT>", ";", "buffer", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "float_p", ")", "sprintf", "(", "buffer", ",", "<STR_LIT>", ",", "inverted_p", "?", "inverted_comp", ":", "comp", ")", ";", "else", "sprintf", "(", "buffer", ",", "<STR_LIT>", ",", "inverted_p", "?", "inverted_comp", ":", "comp", ",", "need_z_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "op1", ",", "op2", ")", ";", "return", "buffer", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "{", "rtx", "orig_target", ";", "rtx", "target", "=", "gen_label_rtx", "(", ")", ";", "orig_target", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "target", ";", "if", "(", "float_p", ")", "sprintf", "(", "buffer", ",", "<STR_LIT>", ",", "inverted_p", "?", "comp", ":", "inverted_comp", ")", ";", "else", "sprintf", "(", "buffer", ",", "<STR_LIT>", ",", "inverted_p", "?", "comp", ":", "inverted_comp", ",", "need_z_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "op1", ",", "op2", ")", ";", "output_asm_insn", "(", "buffer", ",", "operands", ")", ";", "if", "(", "length", "!=", "<NUM_LIT>", "&&", "length", "!=", "<NUM_LIT>", "&&", "!", "mips_branch_likely", ")", "{", "rtx", "insn", "=", "final_sequence", ";", "final_scan_insn", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "INSN_DELETED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "length", "<=", "<NUM_LIT>", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "orig_target", ")", ";", "else", "{", "output_asm_insn", "(", "mips_output_load_label", "(", ")", ",", "&", "orig_target", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "length", "!=", "<NUM_LIT>", "&&", "length", "!=", "<NUM_LIT>", "&&", "mips_branch_likely", ")", "{", "rtx", "insn", "=", "final_sequence", ";", "final_scan_insn", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "INSN_DELETED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "target", ")", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "mips_output_conditional_branch", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3181, "Length": 397, "Cover_Rate": 0.7518939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvt_roundph_epi64", "(", "__m128h", "__A", ",", "int", "__B", ")", "{", "return", "__builtin_ia32_vcvtph2qq512_mask_round", "(", "__A", ",", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvt_roundph_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3182, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16InstrInfo", "::", "storeRegToStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "int64_t", "Offset", ")", "const", "{", "DebugLoc", "DL", ";"], "ground_truth": ["if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "Mips16InstrInfo", "Func": "storeRegToStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3183, "Length": 59, "Cover_Rate": 0.4125874125874126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";"], "File": "XCoreISelLowering (2)1", "Func": "getRegForInlineAsmConstraint", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3184, "Length": 28, "Cover_Rate": 0.345679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "WUsers", ".", "empty", "(", ")", ")", "if", "(", "WeakVH", "WU", "=", "WUsers", ".", "pop_back_val", "(", ")", ")", "{", "ConstantExpr", "*", "CE", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "WU", ")", ";", "if", "(", "!", "CE", "||", "!", "replaceConstantExprOp", "(", "CE", ",", "P", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "XCoreLowerThreadLocal (2)", "Func": "rewriteNonInstructionUses", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3185, "Length": 50, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "if", "(", "Outs", "[", "i", "]", ".", "ArgVT", "==", "<STR_LIT>", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "}", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getZExtOrTrunc", "(", "Arg", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Arg", "=", "DAG", ".", "getZExtOrTrunc", "(", "Arg", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "break", ";", "}", "if", "(", "RegsUsed", ".", "count", "(", "VA", ".", "getLocReg", "(", ")", ")", ")", "{", "SDValue", "&", "Bits", "=", "llvm", "::", "find_if", "(", "RetVals", ",", "[", "=", "]", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", "&", "Elt", ")", "{", "return", "Elt", ".", "first", "==", "VA", ".", "getLocReg", "(", ")", ";"], "ground_truth": ["}", ")", "->", "second", ";"], "File": "AArch64ISelLowering10", "Func": "LowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3186, "Length": 289, "Cover_Rate": 0.34445768772348034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createCheriInvalidatePass", "(", ")", "{"], "ground_truth": ["return", "new", "CheriInvalidatePass", "(", ")", ";"], "File": "CheriStackInvalidatePass", "Func": "createCheriInvalidatePass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3187, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "FrameIndex", "=", "NewFI", ";", "LLVM_DEBUG", "(", "auto", "Spill", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "NewFI", ")", ".", "front", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "IsFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Spill", ".", "VGPR", ",", "TRI", ")", "<<", "':'", "<<", "Spill", ".", "Lane", "<<", "'\\n'", ")", ";", "return", ";", "}", "TempSGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ".", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "<STR_LIT>", ",", "true", ")", ";", "if", "(", "!", "TempSGPR", ")", "{", "int", "NewFI", "=", "FrameInfo", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "{", "FrameIndex", "=", "NewFI", ";", "LLVM_DEBUG", "(", "auto", "Spill", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "NewFI", ")", ".", "front", "(", ")", ";", "dbgs", "(", ")", "<<", "(", "IsFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Spill", ".", "VGPR", ",", "TRI", ")", "<<", "':'", "<<", "Spill", ".", "Lane", "<<", "'\\n'", ";", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIFrameLowering", "Func": "getVGPRSpillLaneOrTempRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3188, "Length": 194, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm", "(", "int64_t", "imm", ")", "{"], "ground_truth": ["Imm", "+=", "imm", ";"], "File": "X86AsmParser (2)4", "Func": "addImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3189, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "tryParseAsmParamRegClass", "(", "OperandVector", "&", "Operands", ")", "{", "unsigned", "RegNo", "=", "<NUM_LIT>", ";", "SMLoc", "S", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "if", "(", "tryParseRegister", "(", "RegNo", ",", "S", ",", "E", ")", "==", "MatchOperand_Success", ")", "{", "auto", "AsmParamReg", "=", "<STR_LIT>", "(", "RegNo", ",", "S", ",", "E", ")", ";"], "ground_truth": ["if", "(", "validateOperandClass", "(", "*", "AsmParamReg", ",", "MCK_<ISA_LIT>AsmParamRegClass", ")", "==", "MCTargetAsmParser", "::", "Match_Success", ")", "return", "MatchOperand_NoMatch", ";"], "File": "MOSAsmParser", "Func": "tryParseAsmParamRegClass", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3190, "Length": 84, "Cover_Rate": 0.7636363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "O", "<<", "Mang", "->", "getMangledName", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "makeNameProper", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "O", "<<", "Name", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3191, "Length": 157, "Cover_Rate": 0.3390928725701944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ElfSpecSetPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCElfSet", "Func": "TPCElfSpecSet", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3192, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "getRefForUnit", "(", "uint32_t", "U", ")", "const", "{"], "ground_truth": ["return", "RegisterRef", "(", "UnitInfos", "[", "U", "]", ".", "Reg", ",", "UnitInfos", "[", "U", "]", ".", "Mask", ")", ";"], "File": "RDFRegisters", "Func": "getRefForUnit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3193, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARCompactTargetMachine", "Func": "getRegisterInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3194, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "<STR_LIT>", "ExtType", "=", "Load", "->", "getExtensionType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "Load", "->", "getAlignment", "(", ")", ">=", "MemVT", ".", "getStoreSize", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "Offset", "=", "Load", "->", "getOffset", "(", ")", ";", "SDValue", "LoadPtr", "=", "BasePtr", ";", "if", "(", "!", "Offset", ".", "isUndef", "(", ")", ")", "{", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "Offset", ")", ";", "}", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "SDValue", "Read", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LoadPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "R600ISelLowering12", "Func": "lowerPrivateExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3195, "Length": 212, "Cover_Rate": 0.5683646112600537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "opts", "->", "x_flag_align_labels", "&&", "!", "opts", "->", "x_str_align_labels", ")", "opts", "->", "x_str_align_labels", "=", "processor_cost_table", "[", "ix86_tune", "]", "->", "align_label", ";"], "ground_truth": ["if", "(", "opts", "->", "x_flag_align_functions", "&&", "!", "opts", "->", "x_str_align_functions", ")", "opts", "->", "x_str_align_functions", "=", "processor_cost_table", "[", "ix86_tune", "]", "->", "align_func", ";"], "File": "i386-options", "Func": "ix86_default_align", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3196, "Length": 44, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "=", "llvm", "::", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Type", "!=", "-", "<NUM_LIT>", ")", "return", "static_cast", "<", "MCFixupKind", ">", "(", "FirstLiteralRelocationKind", "+", "Type", ")", ";"], "File": "RISCVAsmBackend", "Func": "getFixupKind", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3197, "Length": 36, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "(", "!", "HasInt256", "||", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "assert", "(", "(", "!", "VT", ".", "is512BitVector", "(", ")", "||", "VT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)4", "Func": "isUNPCKHMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3198, "Length": 93, "Cover_Rate": 0.384297520661157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "CPU", ",", "bool", "SupportsCU", ",", "MachO", "::", "CPUSubType<ISA_LIT>", "st", ")", ":", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ",", "true", ")", ",", "SupportsCU", "(", "SupportsCU", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend34", "Func": "DarwinX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3199, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalSMRDImmOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{", "int64_t", "EncodedOffset", "=", "getSMRDEncodedOffset", "(", "ST", ",", "ByteOffset", ")", ";"], "ground_truth": ["return", "is<ISA_LIT>", "(", "ST", ")", "||", "isCI", "(", "ST", ")", "?", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedOffset", ")", ":"], "File": "AMDGPUBaseInfo12", "Func": "isLegalSMRDImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3200, "Length": 41, "Cover_Rate": 0.82, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "mips_constant_elt_p", "(", "rtx", "x", ")", "{", "return", "CONST_INT_P", "(", "x", ")", "||", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_constant_elt_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3201, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_align", "(", "BITS_PER_WORD", ")", ";", "assemble_integer", "(", "symbol", ",", "UNITS_PER_WORD", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "vms_asm_out_destructor", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3202, "Length": 17, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "else", "if", "(", "!", "Constraint", ".", "empty", "(", ")", "&&", "Constraint", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'{'", "&&", "*", "(", "Constraint", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", "==", "'}'", ")", "{", "StringRef", "name", "(", "Constraint", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "Constraint", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "uint64_t", "intVal", "=", "<NUM_LIT>", ";", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<=", "<NUM_LIT>", ")", "{", "const", "char", "regTypes", "[", "]", "=", "{", "'g'", ",", "'o'", ",", "'l'", ",", "'i'", "}", ";", "char", "regType", "=", "regTypes", "[", "intVal", "/", "<NUM_LIT>", "]", ";", "char", "regIdx", "=", "'0'", "+", "(", "intVal", "%", "<NUM_LIT>", ")", ";", "char", "tmp", "[", "]", "=", "{", "'{'", ",", "regType", ",", "regIdx", ",", "'}'", ",", "<NUM_LIT>", "}", ";", "std", "::", "string", "newConstraint", "=", "std", "::", "string", "(", "tmp", ")", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "newConstraint", ",", "VT", ")", ";", "}", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<=", "<NUM_LIT>", ")", "{", "std", "::", "string", "newConstraint", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["newConstraint", "=", "<STR_LIT>", "+", "utostr", "(", "intVal", ")", "+", "<STR_LIT>", ";"], "File": "SparcISelLowering14", "Func": "getRegForInlineAsmConstraint", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3203, "Length": 251, "Cover_Rate": 0.42759795570698467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_fmadd_round_ph", "(", "__mmask32", "__U", ",", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__builtin_ia32_vfmaddph512_maskz", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_fmadd_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3204, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "RegisterRef", "RU", "(", "MO", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "RU", ".", "Reg", ",", "&", "ME", ".", "TRI", ",", "RU", ".", "Sub", ")", "<<", "<STR_LIT>", "<<", "ME", ".", "getCell", "(", "RU", ",", "Map", ")", "<<", "<STR_LIT>", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "RegisterCell", ">", "&", "P", ":", "ResMap", ")", "{", "RegisterRef", "RD", "(", "P", ".", "first", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "P", ".", "first", ",", "&", "ME", ".", "TRI", ")", "<<", "<STR_LIT>", "<<", "ME", ".", "getCell", "(", "RD", ",", "ResMap", ")", "<<", "<STR_LIT>", ";", "}", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "RegisterRef", "RD", "(", "MO", ")", ";", "assert", "(", "RD", ".", "Sub", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RD", ".", "Reg", ")", ")", "continue", ";"], "File": "BitTracker11", "Func": "visitNonBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3205, "Length": 187, "Cover_Rate": 0.365234375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CallConv", "==", "CallingConv", "::", "C", "||", "CallConv", "==", "CallingConv", "::", "Fast", "||", "CallConv", "==", "CallingConv", "::", "Cold", "||", "CallConv", "==", "CallingConv", "::", "PreserveMost", "||", "CallConv", "==", "CallingConv", "::", "PreserveAll", "||", "CallConv", "==", "CallingConv", "::", "CXX_FAST_TLS", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering (2)1", "Func": "CallingConvSupported", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3206, "Length": 38, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "LiveVariablesID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3207, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Input", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OrigVector", "=", "Input", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Idx", "&&", "VT", "==", "OrigVector", ".", "getValueType", "(", ")", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "NumElts", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NewMask", "(", "NumElts", ",", "-", "<NUM_LIT>", ")", ";", "unsigned", "ResultInElt", "=", "NumElts", "/", "<NUM_LIT>", ";", "ResultInElt", "-=", "Subtarget", ".", "isLittleEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "NewMask", "[", "ResultInElt", "]", "=", "Idx", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "OrigVector", ",", "OrigVector", ",", "NewMask", ")", ";"], "File": "PPCISelLowering109", "Func": "getSToVPermuted", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3208, "Length": 118, "Cover_Rate": 0.5566037735849056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "do_begin_end", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "value", "<", "(", "int64_t", ")", "<NUM_LIT>", "&&", "value", ">", "(", "int64_t", ")", "-", "<NUM_LIT>", ")", "||", "(", "value", ">=", "(", "int64_t", ")", "<NUM_LIT>", "&&", "value", "<=", "(", "int64_t", ")", "<NUM_LIT>", ")", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "(", "int", ")", "value", ")", ";"], "File": "mmix", "Func": "mmix_output_octa", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3209, "Length": 58, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RASI", ")", "{", "int", "LROffset", "=", "<ISA_LIT>FrameLowering", "::", "getReturnSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "RASI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "LROffset", ",", "true", ")", ";", "FI", "->", "setReturnAddrSaveIndex", "(", "RASI", ")", ";", "}", "return", "DAG", ".", "getFrameIndex", "(", "RASI", ",", "PtrVT", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering148", "Func": "getReturnAddrFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3210, "Length": 58, "Cover_Rate": 0.4393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "DestReg", ",", "<STR_LIT>", ",", "RegState", "::", "DefineNoRead", ",", "TRI", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo132", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3211, "Length": 281, "Cover_Rate": 0.3309776207302709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "&", "Op", "==", "&", "MO", ")", "return", "i", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "~", "<NUM_LIT>", ";"], "File": "PPCMCCodeEmitter13", "Func": "getOpIdxForMO", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3212, "Length": 33, "Cover_Rate": 0.4852941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__builtin_neon_vdup_lanev16qi", "(", "(", "int8x8_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdupq_lane_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3213, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "VPShuf", ";", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "VPAlign", "[", "<NUM_LIT>", "]", ";", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "VPAlign2", ";", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "VPAlign3", ";", "SmallVector", "<", "uint32_t", ",", "<NUM_LIT>", ">", "GroupSize", ";", "Value", "*", "Vec", "[", "<NUM_LIT>", "]", ",", "*", "TempVector", "[", "<NUM_LIT>", "]", ";", "MVT", "VT", "=", "<STR_LIT>", "(", "Shuffles", "[", "<NUM_LIT>", "]", "->", "getType", "(", ")", ")", ";", "createShuffleStride", "(", "VT", ",", "<NUM_LIT>", ",", "VPShuf", ")", ";", "setGroupSize", "(", "VT", ",", "GroupSize", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "DecodePALIGNRMask", "(", "VT", ",", "GroupSize", "[", "<NUM_LIT>", "-", "i", "]", ",", "VPAlign", "[", "i", "]", ",", "false", ")", ";", "DecodePALIGNRMask", "(", "VT", ",", "GroupSize", "[", "<NUM_LIT>", "]", "+", "GroupSize", "[", "<NUM_LIT>", "]", ",", "VPAlign2", ",", "true", ",", "true", ")", ";", "DecodePALIGNRMask", "(", "VT", ",", "GroupSize", "[", "<NUM_LIT>", "]", ",", "VPAlign3", ",", "true", ",", "true", ")", ";"], "ground_truth": ["concatSubVector", "(", "Vec", ",", "InVec", ",", "VecElems", ",", "Builder", ")", ";"], "File": "X86InterleavedAccess5", "Func": "deinterleave8bitStride3", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3214, "Length": 168, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_shuffle_f64x2", "(", "__mmask8", "__U", ",", "__m256d", "__A", ",", "__m256d", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_shuf_f64x2_256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "__imm", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_shuffle_f64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3215, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsDisassembler1", "Func": "isPTR64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3216, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtusepi32_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{", "__builtin_ia32_pmovusdb128mem_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "(", "__v4si", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtusepi32_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3217, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FoundMatch", "=", "true", ";", "for", "(", "unsigned", "k", "=", "<NUM_LIT>", ";", "k", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "++", "k", ")", "{", "ConstantSDNode", "*", "CN0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN0", "->", "getOperand", "(", "k", ")", ")", ";", "ConstantSDNode", "*", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN1", "->", "getOperand", "(", "k", ")", ")", ";", "if", "(", "!", "CN0", "||", "!", "CN1", "||", "CN0", "->", "getZExtValue", "(", ")", "!=", "(", "BitMask", "&", "~", "CN1", "->", "getZExtValue", "(", ")", ")", ")", "{", "FoundMatch", "=", "false", ";", "break", ";", "}", "}", "if", "(", "FoundMatch", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SDValue", "(", "BVN0", ",", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", "-", "i", ")", ",", "N1", "->", "getOperand", "(", "<NUM_LIT>", "-", "j", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "tryCombineToBSL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3218, "Length": 139, "Cover_Rate": 0.396011396011396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "BasicBlock", "*", "nearest_common_dominator", "(", "DominatorTree", "*", "DT", ",", "T", "&", "Blocks", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "typename", "T", "::", "iterator", "I", "=", "Blocks", ".", "begin", "(", ")", ",", "E", "=", "Blocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "*", "I", ")", "continue", ";", "BasicBlock", "*", "B", "=", "cast", "<", "BasicBlock", ">", "(", "*", "I", ")", ";", "dbgs", "(", ")", "<<", "' '", "<<", "B", "->", "getName", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonCommonGEP10", "Func": "nearest_common_dominator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3219, "Length": 94, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{"], "ground_truth": ["if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";"], "File": "X86ISelLowering114", "Func": "isTruncateFree", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3220, "Length": 32, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "L", ")", ";", "BeginToBottom", "[", "Begin", "]", "=", "<STR_LIT>", "(", "L", ")", ";", "}", "else", "if", "(", "Begin", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<ISA_LIT>Exception", "*", "WE", "=", "WEI", ".", "getExceptionFor", "(", "TryToEHPad", "[", "Begin", "]", ")", ";", "assert", "(", "WE", ")", ";", "BeginToBottom", "[", "Begin", "]", "=", "<STR_LIT>", "(", "WE", ")", ";"], "ground_truth": ["}", "else", "assert", "(", "false", ")", ";"], "File": "WebAssemblyCFGStackify1", "Func": "getBottom", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3221, "Length": 64, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fastEmitBranch", "(", "MSucc", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";", "return", "true", ";", "}", "MachineBasicBlock", "*", "TBB", "=", "FuncInfo", ".", "MBBMap", "[", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "MachineBasicBlock", "*", "FBB", "=", "FuncInfo", ".", "MBBMap", "[", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "bool", "Not", ";"], "ground_truth": ["unsigned", "CondReg", "=", "getRegForI1Value", "(", "Br", "->", "getCondition", "(", ")", ",", "Not", ")", ";"], "File": "WebAssemblyFastISel", "Func": "selectBr", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3222, "Length": 64, "Cover_Rate": 0.3595505617977528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", ".", "EmitIntValue", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "V", ")", ",", "<NUM_LIT>", ")", ";", "Asm", "->", "EmitLabelReference", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "V", ")", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "V", ")", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "BTFDebug11", "Func": "emitType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3223, "Length": 53, "Cover_Rate": 0.6625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>TargetStreamer", "::", "addConstantPoolEntry", "(", "const", "MCExpr", "*", "Expr", ",", "unsigned", "Size", ")", "{", "return", "ConstantPools", "->", "addEntry", "(", "Streamer", ",", "Expr", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "addConstantPoolEntry", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3224, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "val", "=", "INTVAL", "(", "operand", ")", ";", "switch", "(", "code", ")", "{", "case", "IOR", ":", "if", "(", "(", "val", "&", "mask", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "val", "&", "mask", ")", "==", "mask", ")", "*", "result", "=", "constm1_rtx", ";", "break", ";", "case", "AND", ":", "if", "(", "(", "val", "&", "mask", ")", "==", "<NUM_LIT>", ")", "*", "result", "=", "const0_rtx", ";", "if", "(", "(", "val", "&", "mask", ")", "==", "mask", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "XOR", ":", "if", "(", "(", "val", "&", "mask", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "m68hc111", "Func": "simplify_logical", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3225, "Length": 96, "Cover_Rate": 0.6075949367088608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "iq2000_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{"], "ground_truth": ["return", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_COMPLEX_FLOAT", ")", "==", "(", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode2", ")", "==", "MODE_COMPLEX_FLOAT", ")", ")", ";"], "File": "iq2000", "Func": "iq2000_modes_tieable_p", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3226, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_sign_epi32", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_psignd256", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ")", ";"], "File": "avx2intrin", "Func": "_mm256_sign_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3227, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "<ISA_LIT>FrameLowering", "::", "create", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", "{", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "llvm", "::", "create<ISA_LIT>16FrameLowering", "(", "ST", ")", ";"], "ground_truth": ["return", "llvm", "::", "create<ISA_LIT>SEFrameLowering", "(", "ST", ")", ";"], "File": "MipsFrameLowering", "Func": "create", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3228, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "Def", ":", "MRI", ".", "def_instructions", "(", "Reg", ")", ")", "if", "(", "<STR_LIT>", "(", "Def", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "WebAssemblyPrepareForLiveIntervals11", "Func": "HasArgumentDef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3229, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "inClass", "(", "<STR_LIT>", ",", "SrcReg", ",", "SrcRC", ")", "&&", "inClass", "(", "<STR_LIT>", ",", "DestReg", ",", "DestRC", ")", ")", "{", "if", "(", "inClass", "(", "<STR_LIT>", ",", "SrcReg", ",", "SrcRC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "return", "true", ";", "}", "if", "(", "inClass", "(", "<STR_LIT>", ",", "DestReg", ",", "DestRC", ")", "&&", "inClass", "(", "<STR_LIT>", ",", "SrcReg", ",", "SrcRC", ")", ")", "{", "if", "(", "inClass", "(", "<STR_LIT>", ",", "DestReg", ",", "DestRC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "BlackfinInstrInfo4", "Func": "copyRegToReg", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3230, "Length": 188, "Cover_Rate": 0.37751004016064255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MergeInit", ")", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64StackTagging12", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3231, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "return", "false", ";", "}", ";", "auto", "isEligibleForMoveCmp", "=", "[", "]", "(", "MachineBasicBlock", "&", "BB", ")", "{", "return", "BB", ".", "succ_size", "(", ")", "==", "<NUM_LIT>", ";", "}", ";", "if", "(", "!", "isEligibleBB", "(", "MBB", ")", ")", "return", "false", ";", "unsigned", "NumPredBBs", "=", "MBB", ".", "pred_size", "(", ")", ";", "if", "(", "NumPredBBs", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "TmpMBB", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "isEligibleBB", "(", "*", "TmpMBB", ")", ")", "{", "PredMBB", "=", "TmpMBB", ";", "MBBtoMoveCmp", "=", "nullptr", ";", "return", "true", ";", "}", "}", "else", "if", "(", "NumPredBBs", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "MBB", ".", "pred_begin", "(", ")", ";", "MachineBasicBlock", "*", "Pred1MBB", "=", "*", "PI", ";", "MachineBasicBlock", "*", "Pred2MBB", "=", "*", "(", "PI", "+", "<NUM_LIT>", ")", ";", "if", "(", "isEligibleBB", "(", "*", "Pred1MBB", ")", "&&", "isEligibleForMoveCmp", "(", "*", "Pred2MBB", ")", ")", "{", "}", "else", "if", "(", "isEligibleBB", "(", "*", "Pred2MBB", ")", "&&", "isEligibleForMoveCmp", "(", "*", "Pred1MBB", ")", ")", "{", "std", "::", "swap", "(", "Pred1MBB", ",", "Pred2MBB", ")", ";", "}", "else", "return", "false", ";", "MachineInstr", "*", "BI", "=", "&", "*", "MBB", ".", "getFirstInstrTerminator", "(", ")", ";", "MachineInstr", "*", "CMPI", "=", "MRI", "->", "getVRegDef", "(", "BI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<=", "<NUM_LIT>", ";", "I", "++", ")", "if", "(", "CMPI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "{", "MachineInstr", "*", "Inst", "=", "MRI", "->", "getVRegDef", "(", "CMPI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Inst", "->", "getParent", "(", ")", "==", "&", "MBB", "&&", "Inst", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "}", "PredMBB", "=", "Pred1MBB", ";", "MBBtoMoveCmp", "=", "Pred2MBB", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCMIPeephole9", "Func": "eligibleForCompareElimination", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3232, "Length": 289, "Cover_Rate": 0.6162046908315565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "Size", "/", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo1", "Func": "bitcastToVectorElement32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3233, "Length": 26, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_epi32", "(", "__A", ",", "__A", ",", "__A", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_set1_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3234, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addComplexRotationEvenOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addComplexRotationEvenOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3235, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG_TRACE", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "CD_map_t", "::", "iterator", "I", "=", "CD", ".", "begin", "(", ")", ",", "E", "=", "CD", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "dbgs", "(", ")", ".", "indent", "(", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "I", "->", "first", "->", "getMBB", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "CD_map_entry_t", "::", "iterator", "EI", "=", "I", "->", "second", ".", "begin", "(", ")", ",", "EE", "=", "I", "->", "second", ".", "end", "(", ")", ";", "EI", "!=", "EE", ";", "++", "EI", ")", "{", "Node", "*", "n", "=", "EI", "->", "first", ";", "Edge", "e", "=", "EI", "->", "second", ";", "fcfg", ".", "printNode", "(", "*", "n", ")", "<<", "<STR_LIT>", "<<", "(", "(", "e", ".", "first", ")", "?", "e", ".", "first", "->", "getMBB", "(", ")", "->", "getNumber", "(", ")", ":", "-", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "e", ".", "second", "->", "getMBB", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SPScope", "Func": "ctrldep", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3236, "Length": 169, "Cover_Rate": 0.4401041666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vcvtph2w512_mask_round", "(", "__C", ",", "(", "__v32hi", ")", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtph_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3237, "Length": 19, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SuperDestReg", "=", "get<ISA_LIT>SubSuperRegister", "(", "OrigDestReg", ",", "<NUM_LIT>", ")", ";", "const", "auto", "SubRegIdx", "=", "TRI", "->", "getSubRegIndex", "(", "SuperDestReg", ",", "OrigDestReg", ")", ";", "if", "(", "SubRegIdx", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "LiveRegs", ".", "contains", "(", "SuperDestReg", ")", ")", "{", "if", "(", "SubRegIdx", "!=", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "!", "LiveRegs", ".", "contains", "(", "get<ISA_LIT>SubSuperRegister", "(", "OrigDestReg", ",", "<NUM_LIT>", ")", ")", "&&", "!", "LiveRegs", ".", "contains", "(", "get<ISA_LIT>SubSuperRegister", "(", "SuperDestReg", ",", "<NUM_LIT>", ",", "true", ")", ")", ")", "return", "true", ";", "}", "unsigned", "Opc", "=", "OrigMI", "->", "getOpcode", "(", ")", ";", "(", "void", ")", "Opc", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "IsDefined", "=", "false", ";", "for", "(", "auto", "&", "MO", ":", "OrigMI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "assert", "(", "(", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSuperRegisterEq", "(", "OrigDestReg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "IsDefined", "=", "true", ";"], "ground_truth": ["if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "OrigDestReg", ",", "MO", ".", "getReg", "(", ")", ")", "&&", "TRI", "->", "regsOverlap", "(", "SuperDestReg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "false", ";"], "File": "X86FixupBWInsts11", "Func": "getSuperRegDestIfDead", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3238, "Length": 231, "Cover_Rate": 0.7804054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "N", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "isInvariant", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "N", "->", "getChain", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "isInvariant", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering16", "Func": "LowerATOMIC_LOAD", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3239, "Length": 173, "Cover_Rate": 0.5073313782991202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>64_MachoTargetObjectFile", "::", "getExprForDwarfGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "Encoding", "&", "(", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "Mang", "->", "getNameWithPrefix", "(", "Name", ",", "GV", ",", "false", ")", ";", "const", "MCSymbol", "*", "Sym", ";"], "ground_truth": ["if", "(", "GV", "->", "hasPrivateLinkage", "(", ")", ")", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateTemporarySymbol", "(", "Name", ")", ";"], "File": "X86TargetObjectFile39", "Func": "getExprForDwarfGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3240, "Length": 81, "Cover_Rate": 0.5031055900621118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "class_can_hold_mode", "(", "from", ",", "mode", ")", "||", "!", "class_can_hold_mode", "(", "to", ",", "mode", ")", ")", "cost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "reg_classes_intersect_p", "(", "from", ",", "CR_REGS", ")", ")", "cost", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "CR_REGS", ")", ")", "cost", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "from", "==", "MEM_REGS", "||", "to", "==", "MEM_REGS", ")", "cost", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "reg_classes_intersect_p", "(", "from", ",", "MEM_REGS", ")", "||", "reg_classes_intersect_p", "(", "to", ",", "MEM_REGS", ")", ")", "cost", "+=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "m32c", "Func": "m32c_register_move_cost", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3241, "Length": 98, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WeightedLeaf", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG27", "Func": "WeightedLeaf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3242, "Length": 5, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "getIndexedAddressParts", "(", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "TPCISelLowering", "Func": "getIndexedAddressParts", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3243, "Length": 36, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndnq_f32", "(", "float32x4_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_frintnv4sf", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vrndnq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3244, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "len", "=", "<NUM_LIT>", ";", "for", "(", "m", "=", "<NUM_LIT>", ";", "m", "<", "NUM_MACHINE_MODES", ";", "++", "m", ")", "if", "(", "rs6000_hard_regno_mode_ok_p", "[", "m", "]", "[", "r", "]", "&&", "rs6000_hard_regno_nregs", "[", "m", "]", "[", "r", "]", ")", "{", "if", "(", "len", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "len", "=", "<NUM_LIT>", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "rs6000_hard_regno_nregs", "[", "m", "]", "[", "r", "]", ">", "<NUM_LIT>", ")", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "GET_MODE_NAME", "(", "m", ")", ",", "rs6000_hard_regno_nregs", "[", "m", "]", "[", "r", "]", ")", ";", "else", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "call_used_regs", "[", "r", "]", ")", "{", "if", "(", "len", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "len", "=", "<NUM_LIT>", ";", "comma", "=", "<STR_LIT>", ";", "}", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "<STR_LIT>", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "fixed_regs", "[", "r", "]", ")", "{", "if", "(", "len", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "len", "=", "<NUM_LIT>", ";", "comma", "=", "<STR_LIT>", ";", "}", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "<STR_LIT>", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "len", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "File": "powerpcspe", "Func": "rs6000_debug_reg_print", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3245, "Length": 229, "Cover_Rate": 0.6256830601092896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getRegBitWidth", "(", "MRI", "->", "getRegClass", "(", "RCID", ")", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo53", "Func": "getRegOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3246, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isConstantPhysReg", "(", "unsigned", "PhysReg", ")", "const", "{"], "ground_truth": ["return", "PhysReg", "==", "<STR_LIT>", "||", "PhysReg", "==", "<STR_LIT>", ";"], "File": "AArch64RegisterInfo", "Func": "isConstantPhysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3247, "Length": 19, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_viwdupq_x_n_u32", "(", "uint32_t", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";"], "File": "arm", "Func": "mve___arm_viwdupq_x_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3248, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Idx", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "getInt32", "(", "getTranslator", "(", ")", ".", "getRegSetDesc", "(", ")", ".", "RegOffsetsInSet", "[", "getTranslator", "(", ")", ".", "getRegSetDesc", "(", ")", ".", "RegLargestSupers", "[", "<STR_LIT>", "]", "]", ")", ";", "return", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLoad", "(", "Builder", ".", "CreateInBoundsGEP", "(", "RegSet", ",", "Idx", ")", ")", ",", "Builder", ".", "getInt32Ty", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64DCModule", "Func": "insertCodeForFiniRegSet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3249, "Length": 61, "Cover_Rate": 0.5922330097087378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillRestoreOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";"], "ground_truth": ["return", ";"], "File": "SIInstrInfo39", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3250, "Length": 180, "Cover_Rate": 0.4433497536945813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn001", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "Changed", "|=", "shortenOn001AddCC", "(", "MI", ",", "<STR_LIT>", ",", "CCLive", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn01", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "shortenOn0", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "unsigned", "UsedLow", "=", "<NUM_LIT>", ";", "unsigned", "UsedHigh", "=", "<NUM_LIT>", ";", "for", "(", "auto", "MOI", "=", "MI", ".", "operands_begin", "(", ")", ",", "MOE", "=", "MI", ".", "operands_end", "(", ")", ";", "MOI", "!=", "MOE", ";", "++", "MOI", ")", "{", "MachineOperand", "&", "MO", "=", "*", "MOI", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ")", "{", "assert", "(", "Reg", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "LiveLow", "&=", "~", "LowGPRs", "[", "Reg", "]", ";", "LiveHigh", "&=", "~", "HighGPRs", "[", "Reg", "]", ";"], "ground_truth": ["}", "else", "if", "(", "!", "MO", ".", "isUndef", "(", ")", ")", "{"], "File": "SystemZShortenInst", "Func": "processBlock", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3251, "Length": 270, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GISel", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "GISel", "->", "getCallLowering", "(", ")", ";"], "File": "X86Subtarget109", "Func": "getCallLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3252, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "return", "MoveReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "ARMMoveToIntReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3253, "Length": 48, "Cover_Rate": 0.6575342465753424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_i32gather_epi32", "(", "__m256i", "src", ",", "int", "const", "*", "base", ",", "__m256i", "index", ",", "__m256i", "mask", ",", "const", "int", "scale", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_gathersiv8si", "(", "(", "__v8si", ")", "src", ",", "base", ",", "(", "__v8si", ")", "index", ",", "(", "__v8si", ")", "mask", ",", "scale", ")", ";"], "File": "avx2intrin4", "Func": "_mm256_mask_i32gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3254, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "ResVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "NumOfOperands", "=", "Op", ".", "getNumOperands", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NumOfOperands", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumOfOperands", ">", "<NUM_LIT>", ")", "{", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "ResVT", ".", "getScalarType", "(", ")", ",", "ResVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOfOperands", "/", "<NUM_LIT>", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "Ops", ")", ";", "Ops", ".", "clear", "(", ")", ";", "for", "(", "unsigned", "i", "=", "NumOfOperands", "/", "<NUM_LIT>", ";", "i", "<", "NumOfOperands", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Lo", ",", "Hi", ")", ";", "}", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering200", "Func": "LowerCONCAT_VECTORSvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3255, "Length": 200, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_loadu_ps", "(", "float", "const", "*", "__P", ")", "{", "return", "*", "(", "__m256_u", "*", ")", "__P", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_loadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3256, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveInAttrs", ".", "push_back", "(", "std", "::", "make_pair", "(", "VReg", ",", "Flags", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo13", "Func": "addLiveInAttr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3257, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "if", "(", "isHReg", "(", "Reg", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "{", "assert", "(", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isStackAligned", ")", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":", "assert", "(", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isStackAligned", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo (2)", "Func": "getLoadStoreRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3258, "Length": 381, "Cover_Rate": 0.5411931818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasComplxNum", "(", ")", "const", "{", "return", "HasComplxNum", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasComplxNum", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3259, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";"], "File": "WebAssemblyISelLowering15", "Func": "isOffsetFoldingLegal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3260, "Length": 23, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AttrKind", "::", "AlwaysInline", ")", ")", "{", "FuncControl", "|=", "static_cast", "<", "uint32_t", ">", "(", "<STR_LIT>", "::", "Inline", ")", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AttrKind", "::", "ReadNone", ")", ")", "{", "FuncControl", "|=", "static_cast", "<", "uint32_t", ">", "(", "<STR_LIT>", "::", "Pure", ")", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AttrKind", "::", "ReadOnly", ")", ")", "{", "FuncControl", "|=", "static_cast", "<", "uint32_t", ">", "(", "<STR_LIT>", "::", "Const", ")", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AttrKind", "::", "NoInline", ")", ")", "{", "FuncControl", "|=", "static_cast", "<", "uint32_t", ">", "(", "<STR_LIT>", "::", "DontInline", ")", ";", "}"], "ground_truth": ["return", "FuncControl", ";"], "File": "SPIRVCallLowering", "Func": "getFunctionControl", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3261, "Length": 111, "Cover_Rate": 0.7655172413793103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vabal_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3262, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "r10k_simplified_address_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "x", "==", "virtual_incoming_args_rtx", "||", "CONSTANT_P", "(", "x", ")", ";"], "File": "mips", "Func": "r10k_simplified_address_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3263, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>LoopIdiomRecognizePass", "(", "PR", ")", ";", "initialize<ISA_LIT>GenMuxPass", "(", "PR", ")", ";", "initialize<ISA_LIT>OptAddrModePass", "(", "PR", ")", ";", "initialize<ISA_LIT>NewValueJumpPass", "(", "PR", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine13", "Func": "LLVMInitializeHexagonTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3264, "Length": 43, "Cover_Rate": 0.8958333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", ":", "MCMachObjectTargetWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ",", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "X86MachObjectWriter", "Func": "X86MachObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3265, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "bool", "LHSIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";", "bool", "RHSIsKill", "=", "hasTrivialKill", "(", "RHS", ")", ";", "unsigned", "CmpLHSReg", "=", "getRegForValue", "(", "CmpLHS", ")", ";", "bool", "CmpLHSIsKill", "=", "hasTrivialKill", "(", "CmpLHS", ")", ";", "unsigned", "CmpRHSReg", "=", "getRegForValue", "(", "CmpRHS", ")", ";", "bool", "CmpRHSIsKill", "=", "hasTrivialKill", "(", "CmpRHS", ")", ";", "if", "(", "!", "LHSReg", "||", "!", "RHSReg", "||", "!", "CmpLHS", "||", "!", "CmpRHS", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "RetVT", ")", ";", "unsigned", "ResultReg", ";", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", ")", "{", "unsigned", "CmpOpcode", "=", "(", "RetVT", ".", "SimpleTy", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "BlendOpcode", "=", "(", "RetVT", ".", "SimpleTy", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "CmpOpcode", ",", "RC", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ",", "CC", ")", ";", "ResultReg", "=", "fastEmitInst_rrr", "(", "BlendOpcode", ",", "RC", ",", "RHSReg", ",", "RHSIsKill", ",", "LHSReg", ",", "LHSIsKill", ",", "CmpReg", ",", "true", ")", ";", "}", "else", "{", "unsigned", "CmpReg", "=", "fastEmitInst_rri", "(", "Opc", "[", "<NUM_LIT>", "]", ",", "RC", ",", "CmpLHSReg", ",", "CmpLHSIsKill", ",", "CmpRHSReg", ",", "CmpRHSIsKill", ",", "CC", ")", ";", "unsigned", "AndReg", "=", "fastEmitInst_rr", "(", "Opc", "[", "<NUM_LIT>", "]", ",", "RC", ",", "CmpReg", ",", "false", ",", "LHSReg", ",", "LHSIsKill", ")", ";", "unsigned", "AndNReg", "=", "fastEmitInst_rr", "(", "Opc", "[", "<NUM_LIT>", "]", ",", "RC", ",", "CmpReg", ",", "true", ",", "RHSReg", ",", "RHSIsKill", ")", ";", "ResultReg", "=", "fastEmitInst_rr", "(", "Opc", "[", "<NUM_LIT>", "]", ",", "RC", ",", "AndNReg", ",", "true", ",", "AndReg", ",", "true", ")", ";", "}", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel101", "Func": "X86FastEmitSSESelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3266, "Length": 317, "Cover_Rate": 0.49453978159126366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerTRUNCATEVector", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SrcSize", "=", "N1", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "SrcSize", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "WideSrc", "=", "SrcSize", "==", "<NUM_LIT>", "?", "N1", ":", "widenVec", "(", "DAG", ",", "N1", ",", "DL", ")", ";", "EVT", "TrgVT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "TrgNumElts", "=", "TrgVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "EltVT", "=", "TrgVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "WideNumElts", "=", "<NUM_LIT>", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "WideVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "WideNumElts", ")", ";", "unsigned", "SizeMult", "=", "SrcSize", "/", "TrgVT", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffV", ";"], "File": "PPCISelLowering101", "Func": "LowerTRUNCATEVector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3267, "Length": 161, "Cover_Rate": 0.5729537366548043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "<ISA_LIT>RI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "TargetLowering", "::", "AsmOperandInfoVector", "TargetConstraints", "=", "ParseConstraints", "(", "MF", ".", "getDataLayout", "(", ")", ",", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "*", "CI", ")", ";", "for", "(", "auto", "&", "TC", ":", "TargetConstraints", ")", "{", "if", "(", "TC", ".", "Type", "==", "InlineAsm", "::", "isOutput", ")", "{", "ComputeConstraintToUse", "(", "TC", ",", "SDValue", "(", ")", ")", ";", "unsigned", "AssignedReg", ";", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "tie", "(", "AssignedReg", ",", "RC", ")", "=", "getRegForInlineAsmConstraint", "(", "<ISA_LIT>RI", ",", "TC", ".", "ConstraintCode", ",", "TC", ".", "ConstraintVT", ")", ";", "if", "(", "RC", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "AssignedReg", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>RI", "->", "isSGPRReg", "(", "MRI", ",", "AssignedReg", ")", ")", "return", "true", ";"], "ground_truth": ["else", "if", "(", "<ISA_LIT>RI", "->", "isSGPRClass", "(", "RC", ")", ")", "return", "true", ";"], "File": "SIISelLowering12", "Func": "requiresUniformRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3268, "Length": 139, "Cover_Rate": 0.6619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsLittleEndian", "=", "false", ";", "StackGrowsUp", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "AlignmentIsInBytes", "=", "false", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";"], "ground_truth": ["GPRel32Directive", "=", "<STR_LIT>", ";"], "File": "MBlazeMCAsmInfo4", "Func": "MBlazeMCAsmInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3269, "Length": 24, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPLo", ")", ";", "SDValue", "TPHiShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPHiShifted", ",", "TPLo", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering105", "Func": "lowerThreadPointer", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3270, "Length": 59, "Cover_Rate": 0.3430232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sh_cannot_modify_jumps_p", "(", "void", ")", "{", "return", "(", "TARGET_SHMEDIA", "&&", "(", "reload_in_progress", "||", "reload_completed", ")", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_cannot_modify_jumps_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3271, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCUnaryExpr", "*", "UnExpr", "=", "dyn_cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", ")", "{", "if", "(", "UnExpr", "->", "getOpcode", "(", ")", "==", "MCUnaryExpr", "::", "Minus", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "UnExpr", "->", "getSubExpr", "(", ")", ")", ")", ";", "return", ";", "}", "}", "else", "if", "(", "const", "MCBinaryExpr", "*", "BinExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "if", "(", "BinExpr", "->", "getOpcode", "(", ")", "==", "MCBinaryExpr", "::", "Sub", ")", "{", "const", "MCExpr", "*", "NE", "=", "MCBinaryExpr", "::", "createSub", "(", "BinExpr", "->", "getRHS", "(", ")", ",", "BinExpr", "->", "getLHS", "(", ")", ",", "Ctx", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "NE", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "PPCAsmParser (2)1", "Func": "addNegOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3272, "Length": 117, "Cover_Rate": 0.5969387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "Mips16FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3273, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "auto", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "int", "FPOffset", "=", "getFPOffset", "(", "MF", ",", "ObjectOffset", ")", ".", "getBytes", "(", ")", ";", "int", "Offset", "=", "getStackOffset", "(", "MF", ",", "ObjectOffset", ")", ".", "getBytes", "(", ")", ";", "bool", "isCSR", "=", "!", "isFixed", "&&", "ObjectOffset", ">=", "-", "(", "(", "int", ")", "AFI", "->", "getCalleeSavedStackSize", "(", ")", ")", ";", "const", "StackOffset", "&", "SVEStackSize", "=", "getSVEStackSize", "(", "MF", ")", ";", "bool", "UseFP", "=", "false", ";", "if", "(", "AFI", "->", "hasStackFrame", "(", ")", "&&", "!", "isSVE", ")", "{", "PreferFP", "&=", "!", "SVEStackSize", ";", "if", "(", "isFixed", ")", "{", "UseFP", "=", "hasFP", "(", "MF", ")", ";", "}", "else", "if", "(", "isCSR", "&&", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "UseFP", "=", "true", ";", "}", "else", "if", "(", "hasFP", "(", "MF", ")", "&&", "!", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "bool", "FPOffsetFits", "=", "!", "ForSimm", "||", "FPOffset", ">=", "-", "<NUM_LIT>", ";", "PreferFP", "|=", "Offset", ">", "-", "FPOffset", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "bool", "CanUseBP", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "if", "(", "FPOffsetFits", "&&", "CanUseBP", ")", "UseFP", "=", "PreferFP", ";", "else", "if", "(", "!", "CanUseBP", ")", "{", "assert", "(", "!", "SVEStackSize", "&&", "<STR_LIT>", ")", ";", "UseFP", "=", "true", ";", "}", "}", "else", "if", "(", "FPOffset", ">=", "<NUM_LIT>", ")", "{", "UseFP", "=", "true", ";", "}", "else", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "(", "void", ")", "Subtarget", ";", "assert", "(", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "UseFP", "=", "true", ";", "}", "else", "{", "if", "(", "FPOffsetFits", "&&", "PreferFP", ")", "UseFP", "=", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "AArch64FrameLowering36", "Func": "resolveFrameOffsetReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3274, "Length": 333, "Cover_Rate": 0.506079027355623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "&", "Arg", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}"], "ground_truth": ["RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "File": "ARMISelLowering137", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3275, "Length": 426, "Cover_Rate": 0.624633431085044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InFlag", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", ",", "*", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "ReturnReg", ",", "PtrVT", ",", "Flag", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering77", "Func": "GetTLSADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3276, "Length": 95, "Cover_Rate": 0.5337078651685393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdivq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "/", "__b", ";"], "File": "arm", "Func": "neon2_vdivq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3277, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TheModule", "=", "&", "M", ";", "FrameEscape", "=", "<STR_LIT>", "(", "TheModule", ",", "<STR_LIT>", ")", ";", "FrameRecover", "=", "<STR_LIT>", "(", "TheModule", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["FrameAddress", "=", "<STR_LIT>", "(", "TheModule", ",", "<STR_LIT>", ")", ";"], "File": "X86WinEHState (2)", "Func": "doInitialization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3278, "Length": 32, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Mask", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "else", "Tmp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp0", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp1", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Tmp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Tmp0", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ")", ";", "}"], "ground_truth": ["return", "Res", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerFCOPYSIGN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3279, "Length": 366, "Cover_Rate": 0.40486725663716816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "File": "R600OptimizeVectorRegisters1", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3280, "Length": 36, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "pdp11_saved_regno", "(", "unsigned", "regno", ")", "{", "return", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ";"], "ground_truth": ["}"], "File": "pdp114", "Func": "pdp11_saved_regno", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3281, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MSP430ELFStreamer", "Func": "MSP430TargetELFStreamer", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3282, "Length": 73, "Cover_Rate": 0.3967391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "BTFTypeStruct", "::", "getName", "(", ")", "{", "return", "std", "::", "string", "(", "STy", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug1", "Func": "getName", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3283, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_uchar16", "hihi_promote", "=", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "vec_uint4", "biteq", ";", "vec_uint4", "aabs", ";", "vec_uint4", "babs", ";", "vec_uint4", "a_gt", ";", "vec_uint4", "ahi_inf", ";", "vec_uint4", "anan", ";", "vec_uint4", "iszero", ";", "vec_uint4", "result", ";", "union", "{", "vec_uchar16", "v", ";", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "biteq", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "(", "vec_uint4", ")", "a", ",", "(", "vec_uint4", ")", "b", ")", ";", "biteq", "=", "vec_and", "(", "biteq", ",", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "biteq", ",", "x", ".", "v", ")", ")", ";", "aabs", "=", "vec_and", "(", "(", "vec_uint4", ")", "a", ",", "sign_mask", ")", ";", "babs", "=", "vec_and", "(", "(", "vec_uint4", ")", "b", ",", "sign_mask", ")", ";", "a_gt", "=", "(", "vec_uint4", ")", "vec_cmpgt", "(", "aabs", ",", "nan_mask", ")", ";", "ahi_inf", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "aabs", ",", "nan_mask", ")", ";", "anan", "=", "(", "vec_uint4", ")", "vec_or", "(", "a_gt", ",", "vec_and", "(", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "a_gt", ",", "x", ".", "v", ")", ",", "ahi_inf", ")", ")", ";", "iszero", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "(", "vec_uint4", ")", "vec_or", "(", "aabs", ",", "babs", ")", ",", "(", "vec_uint4", ")", "vec_splat_u32", "(", "<NUM_LIT>", ")", ")", ";", "iszero", "=", "vec_and", "(", "iszero", ",", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "iszero", ",", "x", ".", "v", ")", ")", ";", "result", "=", "vec_or", "(", "biteq", ",", "iszero", ")", ";"], "ground_truth": ["result", "=", "vec_andc", "(", "result", ",", "anan", ")", ";"], "File": "si2vmx", "Func": "si_dfceq", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3284, "Length": 273, "Cover_Rate": 0.8005865102639296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "K", "==", "<NUM_LIT>", "?", "LaneBitmask", "::", "getAll", "(", ")", ":", "get", "(", "K", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph10", "Func": "getLaneMaskForIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3285, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "bool", "UseGOTOFF", "=", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GV", ",", "<STR_LIT>", ",", "UseGOTOFF", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "else", "{", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3286, "Length": 244, "Cover_Rate": 0.856140350877193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "getDataLayoutString", "(", "TT", ")", ",", "TT", ",", "CPU", ",", "computeFSAdditions", "(", "FS", ",", "OL", ",", "TT", ")", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "getEffective<ISA_LIT>CodeModel", "(", "TT", ",", "CM", ",", "JIT", ")", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "TT", ",", "Options", ")", ")", ",", "Endianness", "(", "isLittleEndianTriple", "(", "TT", ")", "?", "Endian", "::", "LITTLE", ":", "Endian", "::", "BIG", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine40", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3287, "Length": 134, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "__gthr_win32_setspecific", "(", "__gthread_key_t", "key", ",", "const", "void", "*", "ptr", ")", "{", "return", "(", "TlsSetValue", "(", "key", ",", "(", "void", "*", ")", "ptr", ")", "!=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "int", ")", "GetLastError", "(", ")", ";"], "ground_truth": ["}"], "File": "gthr-win32", "Func": "__gthr_win32_setspecific", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3288, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", ";", "int", "unsigned_p", ";", "while", "(", "POINTER_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(", "type", ")", "==", "FUNCTION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "METHOD_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "unsigned_p", "=", "TYPE_UNSIGNED", "(", "type", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V2DI_type_node", ":", "V2DI_type_node", ")", ";", "break", ";", "case", "E_SImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V4SI_type_node", ":", "V4SI_type_node", ")", ";", "break", ";", "case", "E_HImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V8HI_type_node", ":", "V8HI_type_node", ")", ";", "break", ";", "case", "E_QImode", ":", "result", "=", "(", "unsigned_p", "?", "unsigned_V16QI_type_node", ":", "V16QI_type_node", ")", ";", "break", ";", "case", "E_SFmode", ":", "result", "=", "V4SF_type_node", ";", "break", ";", "case", "E_DFmode", ":", "result", "=", "V2DF_type_node", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "result", "&&", "result", "!=", "type", "&&", "TYPE_QUALS", "(", "type", ")", ")", "result", "=", "build_qualified_type", "(", "result", ",", "TYPE_QUALS", "(", "type", ")", ")", ";", "*", "no_add_attrs", "=", "true", ";"], "ground_truth": ["if", "(", "!", "result", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "name", ")", ";"], "File": "spu3", "Func": "spu_handle_vector_attribute", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3289, "Length": 187, "Cover_Rate": 0.7759336099585062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Count", "=", "CSI", ".", "size", "(", ")", ";", "(", "void", ")", "CC", ";", "assert", "(", "(", "!", "produceCompactUnwindFrame", "(", "MF", ")", "||", "CC", "==", "CallingConv", "::", "PreserveMost", "||", "(", "Count", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "int", "ByteOffset", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", ";", "int", "ScalableByteOffset", "=", "AFI", "->", "getSVECalleeSavedStackSize", "(", ")", ";", "bool", "FixupDone", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "++", "i", ")", "{", "RegPairInfo", "RPI", ";", "RPI", ".", "Reg1", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ")", "RPI", ".", "Type", "=", "RegPairInfo", "::", "GPR", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ")", "RPI", ".", "Type", "=", "RegPairInfo", "::", "FPR64", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ")", "RPI", ".", "Type", "=", "RegPairInfo", "::", "FPR128", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ")", "RPI", ".", "Type", "=", "RegPairInfo", "::", "ZPR", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ")", "RPI", ".", "Type", "=", "RegPairInfo", "::", "PPR", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "Count", ")", "{", "unsigned", "NextReg", "=", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "switch", "(", "RPI", ".", "Type", ")", "{", "case", "RegPairInfo", "::", "GPR", ":", "if", "(", "<STR_LIT>", ".", "contains", "(", "NextReg", ")", "&&", "!", "invalidateRegisterPairing", "(", "RPI", ".", "Reg1", ",", "NextReg", ",", "IsWindows", ",", "NeedsWinCFI", ",", "NeedsFrameRecord", ")", ")", "RPI", ".", "Reg2", "=", "NextReg", ";", "break", ";", "case", "RegPairInfo", "::", "FPR64", ":", "if", "(", "<STR_LIT>", ".", "contains", "(", "NextReg", ")", "&&", "!", "invalidateWindowsRegisterPairing", "(", "RPI", ".", "Reg1", ",", "NextReg", ",", "NeedsWinCFI", ")", ")", "RPI", ".", "Reg2", "=", "NextReg", ";", "break", ";", "case", "RegPairInfo", "::", "FPR128", ":", "if", "(", "<STR_LIT>", ".", "contains", "(", "NextReg", ")", ")", "RPI", ".", "Reg2", "=", "NextReg", ";", "break", ";", "case", "RegPairInfo", "::", "PPR", ":", "case", "RegPairInfo", "::", "ZPR", ":", "break", ";", "}", "}", "if", "(", "(", "RPI", ".", "Reg1", "==", "<STR_LIT>", "||", "RPI", ".", "Reg2", "==", "<STR_LIT>", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "ShadowCallStack", ")", ")", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isXRegisterReserved", "(", "<NUM_LIT>", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "NeedShadowCallStackProlog", "=", "true", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering16", "Func": "computeCalleeSaveRegisterPairs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3290, "Length": 395, "Cover_Rate": 0.4265658747300216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isXchg", "(", "unsigned", "i", ")", "const", "{", "return", "!", "p", "[", "i", "]", ";", "}", "bool", "isPush", "(", "unsigned", "i", ")", "const", "{", "return", "p", "[", "i", "]", ";", "}", "unsigned", "countXchgs", "(", ")", "const", "{", "return", "llvm", "::", "count", "(", "p", ",", "false", ")", ";", "}", "unsigned", "countPushes", "(", ")", "const", "{", "return", "llvm", "::", "count", "(", "p", ",", "true", ")", ";", "}", "unsigned", "code", "(", ")", "const", "{", "return", "(", "(", "p", "[", "<NUM_LIT>", "]", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "p", "[", "<NUM_LIT>", "]", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "p", "[", "<NUM_LIT>", "]", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "std", "::", "string", "codeName", "(", ")", "const", "{", "std", "::", "ostringstream", "Oss", ";", "for", "(", "bool", "IsPush", ":", "p", ")", "Oss", "<<", "(", "IsPush", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "Oss", ".", "str", "(", ")", ";", "}", "bool", "p", "[", "<NUM_LIT>", "]", ";", "unsigned", "args", "[", "<NUM_LIT>", "]", ";", "}", ";", "struct", "xchg3", ":", "tripleChange", "{", "xchg3", "(", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", ":", "tripleChange", "(", "false", ",", "false", ",", "false", ",", "i", ",", "j", ",", "k", ")", "{"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "tripleChange", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3291, "Length": 199, "Cover_Rate": 0.7289377289377289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "NyuziAsmParser", "Func": "getEndLoc", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3292, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "AAPAsmParser", "Func": "isMem", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3293, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "IfConverterID", ")", ";", "if", "(", "!", "DisableQPXLoadSplat", ")", "addPass", "(", "create<ISA_LIT>QPXLoadSplatPass", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCTargetMachine1", "Func": "addPreSched2", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3294, "Length": 31, "Cover_Rate": 0.8157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineSDNode", "*", "TLSBase", "=", "CurDAG", "->", "getMachineNode", "(", "GlobalGetIns", ",", "DL", ",", "PtrVT", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSBase", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Node", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "Node", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "Op", ")", ";", "}", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "*", "CallParams", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";", "unsigned", "Results", "=", "Node", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Link", "(", "CallParams", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "CallResults", "=", "CurDAG", "->", "getMachineNode", "(", "Results", ",", "DL", ",", "Node", "->", "getVTList", "(", ")", ",", "Link", ")", ";", "ReplaceNode", "(", "Node", ",", "CallResults", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelDAGToDAG12", "Func": "Select", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3295, "Length": 243, "Cover_Rate": 0.3721286370597244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmBackend", "::", "relaxForImmediate", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "while", "(", "visitRelaxableOperand", "(", "Inst", ",", "STI", ",", "[", "&", "Inst", "]", "(", "const", "MCOperand", "&", "Operand", ",", "unsigned", "RelaxTo", ",", "bool", "BankRelax", ")", "{", "int64_t", "Imm", ";", "if", "(", "!", "Operand", ".", "evaluateAsConstantImm", "(", "Imm", ")", "||", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "(", "BankRelax", "?", "UINT16_MAX", ":", "UCHAR_MAX", ")", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "MOSAsmBackend", "Func": "relaxForImmediate", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3296, "Length": 73, "Cover_Rate": 0.8202247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBDVAddrOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "printAddress", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstPrinter10", "Func": "printBDVAddrOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3297, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "<STR_LIT>", ";"], "File": "X86RegisterInfo", "Func": "getPointerRegClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3298, "Length": 79, "Cover_Rate": 0.3574660633484163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVMCTargetDesc", "Func": "LLVMInitializeRISCVTargetMC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3299, "Length": 72, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GPRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinGPR", ")", "{", "MinGPR", "=", "Reg", ";", "}", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "HasG8SaveArea", "=", "true", ";", "G8Regs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinG8R", ")", "{", "MinG8R", "=", "Reg", ";", "}", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "HasFPSaveArea", "=", "true", ";", "FPRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinFPR", ")", "{", "MinFPR", "=", "Reg", ";", "}", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "||", "RC", "==", "<STR_LIT>", ")", "{", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "HasVRSAVESaveArea", "=", "true", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "HasVRSaveArea", "=", "true", ";", "VRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinVR", ")", "{", "MinVR", "=", "Reg", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "<ISA_LIT>FunctionInfo", "*", "PFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int64_t", "LowerBound", "=", "<NUM_LIT>", ";", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "PerformTailCallOpt", "&&", "(", "TCSPDelta", "=", "PFI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "LowerBound", "=", "TCSPDelta", ";", "}", "if", "(", "HasFPSaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FPRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "FPRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "FFI", "->", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "FFI", "->", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "getRegisterNumbering", "(", "MinFPR", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "if", "(", "needsFP", "(", "MF", ")", ")", "{", "HasGPSaveArea", "=", "true", ";", "int", "FI", "=", "PFI", "->", "getFramePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "FFI", "->", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "FFI", "->", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "if", "(", "HasGPSaveArea", "||", "HasG8SaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "GPRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "GPRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";"], "ground_truth": ["FFI", "->", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "FFI", "->", "getObjectOffset", "(", "FI", ")", ")", ";"], "File": "PPCRegisterInfo65", "Func": "processFunctionBeforeFrameFinalized", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3300, "Length": 384, "Cover_Rate": 0.39263803680981596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPCDMem", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'('", ";", "printDisp", "(", "MI", ",", "opNum", "+", "<STR_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "printPCDMem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3301, "Length": 41, "Cover_Rate": 0.9534883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "MipsAsmBackend1", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3302, "Length": 194, "Cover_Rate": 0.3362218370883882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetStackID", "::", "ScalableVector", ":", "return", "true", ";", "case", "TargetStackID", "::", "NoAlloc", ":", "case", "TargetStackID", "::", "SGPRSpill", ":", "return", "false", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "RISCVFrameLowering27", "Func": "isSupportedStackID", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3303, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Hint", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler4", "Func": "DecodeCacheOpR6", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3304, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Occupancy", ">=", "MFI", "->", "getMinAllowedOccupancy", "(", ")", "&&", "MaxPressure", ".", "getVGPRNum", "(", ")", "<=", "MaxVGPRs", "&&", "MaxPressure", ".", "getSGPRNum", "(", ")", "<=", "MaxSGPRs", ")", "{"], "ground_truth": ["LastRecordedOccupancy", "=", "Occupancy", ";"], "File": "SIFormMemoryClauses", "Func": "checkPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3305, "Length": 31, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "IsTex", "&&", "!", "TII", "->", "usesTextureCache", "(", "I", ")", ")", "||", "(", "!", "IsTex", "&&", "!", "TII", "->", "usesVertexCache", "(", "I", ")", ")", ")", "break", ";", "if", "(", "!", "isCompatibleWithClause", "(", "I", ",", "DstRegs", ")", ")", "break", ";", "AluInstCount", "++", ";", "ClauseContent", ".", "push_back", "(", "I", ")", ";", "}", "MachineInstr", "*", "MIb", "=", "BuildMI", "(", "MBB", ",", "ClauseHead", ",", "MBB", ".", "findDebugLoc", "(", "ClauseHead", ")", ",", "getHWInstrDesc", "(", "IsTex", "?", "CF_TC", ":", "CF_VC", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "AluInstCount", "-", "<NUM_LIT>", ")", ";", "return", "ClauseFile", "(", "MIb", ",", "std", "::", "move", "(", "ClauseContent", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer31", "Func": "MakeFetchClause", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3306, "Length": 105, "Cover_Rate": 0.5329949238578681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NopSize", ";", "unsigned", "Opc", ",", "BaseReg", ",", "ScaleVal", ",", "IndexReg", ",", "Displacement", ",", "SegmentReg", ";", "Opc", "=", "IndexReg", "=", "Displacement", "=", "SegmentReg", "=", "<NUM_LIT>", ";", "BaseReg", "=", "<STR_LIT>", ";", "ScaleVal", "=", "<NUM_LIT>", ";", "switch", "(", "NumBytes", ")", "{", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "NopSize", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "Displacement", "=", "<NUM_LIT>", ";", "IndexReg", "=", "<STR_LIT>", ";", "SegmentReg", "=", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "NumPrefixes", "=", "std", "::", "min", "(", "NumBytes", "-", "NopSize", ",", "<NUM_LIT>", ")", ";", "NopSize", "+=", "NumPrefixes", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumPrefixes", ";", "++", "i", ")", "OS", ".", "EmitBytes", "(", "<STR_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["OS", ".", "EmitInstruction", "(", "MCInstBuilder", "(", "Opc", ")", ",", "STI", ")", ";"], "File": "X86MCInstLower103", "Func": "EmitNop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3307, "Length": 299, "Cover_Rate": 0.6600441501103753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__carry_out", "=", "(", "__builtin_arm_get_fpscr_nzcvqc", "(", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["return", "__res", ";"], "File": "arm", "Func": "mve___arm_vsbciq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3308, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegOrImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["if", "(", "isReg", "(", ")", ")", "addRegOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "addRegOrImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3309, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmLexer", "&", "getLexer", "(", ")", "const", "{", "return", "Parser", ".", "getLexer", "(", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)", "Func": "getLexer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3310, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_addcarry_u64", "(", "unsigned", "char", "__CF", ",", "unsigned", "long", "long", "__X", ",", "unsigned", "long", "long", "__Y", ",", "unsigned", "long", "long", "*", "__P", ")", "{"], "ground_truth": ["return", "__builtin_ia32_addcarryx_u64", "(", "__CF", ",", "__X", ",", "__Y", ",", "__P", ")", ";"], "File": "adxintrin", "Func": "_addcarry_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3311, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser18", "Func": "ParseDirective", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3312, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "p", "[", "i", "]", "=", "(", "unsigned", "char", ")", "vp", ";", "vp", ">>=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter", "Func": "ConvertIntToBytes", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3313, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "if", "(", "Bank", "!=", "&", "<STR_LIT>", ")", "{", "Reg", "=", "B", ".", "buildCopy", "(", "Ty", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "MRI", ".", "setRegBank", "(", "Reg", ",", "<STR_LIT>", ")", ";", "}", "Register", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "SGPR", ")", ".", "addReg", "(", "Reg", ")", ";", "MRI", ".", "setType", "(", "SGPR", ",", "Ty", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "Constrained", "=", "constrainGenericRegister", "(", "Reg", ",", "<STR_LIT>", ",", "MRI", ")", ";"], "File": "AMDGPURegisterBankInfo15", "Func": "constrainOpWithReadfirstlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3314, "Length": 101, "Cover_Rate": 0.520618556701031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerPredicateLoad", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "(", "MemVT", "==", "<STR_LIT>", "||", "MemVT", "==", "<STR_LIT>", "||", "MemVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MemVT", "==", "Op", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ";", "if", "(", "MemVT", "!=", "<STR_LIT>", ")", "Pred", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Pred", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "dl", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3315, "Length": 214, "Cover_Rate": 0.9029535864978903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "(", "InVT", ".", "isInteger", "(", ")", "&&", "(", "InVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "InVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";", "}", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "InVT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerTruncateVecI1", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "getExtendInVec", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";", "}", "if", "(", "InVT", ".", "getScalarSizeInBits", "(", ")", "==", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", ")", "if", "(", "SDValue", "V", "=", "truncateVectorCompareWithPACKSS", "(", "VT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "InVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "In", ",", "ShufMask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "OpLo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "InVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{"], "ground_truth": ["In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";"], "File": "X86ISelLowering152", "Func": "LowerTRUNCATE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3316, "Length": 475, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>BaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "InstrInfo", ".", "get", "(", ")", ";"], "File": "ARMTargetMachine", "Func": "getInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3317, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addUImm2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "VEAsmParser (2)", "Func": "addUImm2Operands", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3318, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fnmsub_sh", "(", "__m128h", "__W", ",", "__m128h", "__A", ",", "__m128h", "__B", ",", "__mmask8", "__U", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmsubsh3_mask3", "(", "(", "__v8hf", ")", "__W", ",", "-", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask3_fnmsub_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3319, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "useGOT", "=", "<NUM_LIT>", ";", "TLSOffset", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "X86JITInfo9", "Func": "X86JITInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3320, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Modifier", "&&", "strncmp", "(", "Modifier", ",", "<STR_LIT>", ",", "strlen", "(", "<STR_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Size", "=", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "strcmp", "(", "Modifier", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "Size", ")", ";"], "File": "X86AsmPrinter", "Func": "printOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3321, "Length": 78, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Shuffler", "::", "restrictPreferSlot3", "(", "<ISA_LIT>PacketSummary", "const", "&", "Summary", ")", "{", "const", "bool", "HasOnlySlot3", "=", "llvm", "::", "any_of", "(", "insts", "(", ")", ",", "[", "&", "]", "(", "<ISA_LIT>Instr", "const", "&", "I", ")", "{", "return", "(", "I", ".", "Core", ".", "getUnits", "(", ")", "==", "Slot3Mask", ")", ";", "}", ")", ";", "const", "bool", "NeedsPrefSlot3Shuffle", "=", "(", "Summary", ".", "branchInsts", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "!", "HasOnlySlot3", "&&", "Summary", ".", "pSlot3Cnt", "==", "<NUM_LIT>", "&&", "Summary", ".", "PrefSlot3Inst", ")", ";", "if", "(", "!", "NeedsPrefSlot3Shuffle", ")", "return", ";", "<ISA_LIT>Instr", "*", "PrefSlot3Inst", "=", "*", "Summary", ".", "PrefSlot3Inst", ";", "const", "unsigned", "saveUnits", "=", "PrefSlot3Inst", "->", "Core", ".", "getUnits", "(", ")", ";", "PrefSlot3Inst", "->", "Core", ".", "setUnits", "(", "saveUnits", "&", "Slot3Mask", ")", ";", "const", "bool", "HasShuffledPacket", "=", "tryAuction", "(", "Summary", ")", ".", "hasValue", "(", ")", ";"], "ground_truth": ["if", "(", "HasShuffledPacket", ")", "return", ";"], "File": "HexagonShuffler10", "Func": "restrictPreferSlot3", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3322, "Length": 136, "Cover_Rate": 0.9315068493150684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "N", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemDisp", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getMemDisp", "(", ")", ")", ")", ";"], "File": "X86AsmParser18", "Func": "addMemOffsOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3323, "Length": 59, "Cover_Rate": 0.8194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "?", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "?", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "PPCInstrInfo108", "Func": "InsertBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3324, "Length": 265, "Cover_Rate": 0.6955380577427821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "imm", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeBranchImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3325, "Length": 69, "Cover_Rate": 0.3165137614678899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3326, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vreinterpretv8hiv8hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u16_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3327, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "IntrData", "->", "Type", ")", "{", "case", "LOADA", ":", "case", "LOADU", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "I", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "(", "IntrData", "->", "Type", "==", "LOADA", "?", "Info", ".", "memVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["Info", ".", "vol", "=", "false", ";"], "File": "X86ISelLowering197", "Func": "getTgtMemIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3328, "Length": 80, "Cover_Rate": 0.547945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>32", "(", ")", "const", "{"], "ground_truth": ["return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "hasMips32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3329, "Length": 17, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Acc", "<", "<NUM_LIT>", ")", "{", "unsigned", "WOpc", "=", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "WOpc", "&&", "<STR_LIT>", ")", ";", "int", "Val", "=", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "int16_t", "(", "Acc", ")", ":", "int", "(", "Acc", ")", ";", "const", "MCInstrDesc", "&", "StD", "=", "TII", "->", "get", "(", "WOpc", ")", ";", "MachineOperand", "&", "MR", "=", "FirstSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "Off", "=", "FirstSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineInstr", "*", "StI", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "StD", ")", ".", "addReg", "(", "MR", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MR", ".", "isKill", "(", ")", ")", ",", "MR", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Off", ")", ".", "addImm", "(", "Val", ")", ";", "StI", "->", "addMemOperand", "(", "*", "MF", ",", "NewM", ")", ";", "NG", ".", "push_back", "(", "StI", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "TfrD", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getRegClass", "(", "TfrD", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "MF", ")", ";", "unsigned", "VReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstr", "*", "TfrI", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TfrD", ",", "VReg", ")", ".", "addImm", "(", "int", "(", "Acc", ")", ")", ";", "NG", ".", "push_back", "(", "TfrI", ")", ";", "unsigned", "WOpc", "=", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["assert", "(", "WOpc", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonStoreWidening", "Func": "createWideStores", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3330, "Length": 263, "Cover_Rate": 0.43543046357615894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceq_p8", "(", "poly8x8_t", "__a", ",", "poly8x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x8_t", ")", "(", "__a", "==", "__b", ")", ";"], "File": "arm", "Func": "neon2_vceq_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3331, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPE", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPE", ".", "CPI", "<<", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPE", ".", "CPEMI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "UserMI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "MO", ".", "setIndex", "(", "CPE", ".", "CPI", ")", ";", "break", ";", "}"], "ground_truth": ["CPE", ".", "RefCount", "++", ";"], "File": "ARMConstantIslandPass33", "Func": "findInRangeCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3332, "Length": 89, "Cover_Rate": 0.39732142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrte_f64", "(", "float64x1_t", "__a", ")", "{", "return", "(", "float64x1_t", ")", "{", "vrsqrted_f64", "(", "vget_lane_f64", "(", "__a", ",", "<NUM_LIT>", ")", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vrsqrte_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3333, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SecName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "visitMapDefType", "(", "DIGlobal", "->", "getType", "(", ")", ",", "GVTypeId", ")", ";", "else", "visitTypeEntry", "(", "DIGlobal", "->", "getType", "(", ")", ",", "GVTypeId", ",", "false", ",", "false", ")", ";", "break", ";", "}", "auto", "Linkage", "=", "Global", ".", "getLinkage", "(", ")", ";", "if", "(", "Linkage", "!=", "GlobalValue", "::", "InternalLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "ExternalLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "WeakAnyLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "WeakODRLinkage", "&&", "Linkage", "!=", "GlobalValue", "::", "ExternalWeakLinkage", ")", "continue", ";", "uint32_t", "GVarInfo", ";", "if", "(", "Linkage", "==", "GlobalValue", "::", "InternalLinkage", ")", "{", "GVarInfo", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Global", ".", "hasInitializer", "(", ")", ")", "{", "GVarInfo", "=", "<STR_LIT>", ";", "}", "else", "{", "GVarInfo", "=", "<STR_LIT>", ";", "}", "auto", "VarEntry", "=", "std", "::", "make_unique", "<", "BTFKindVar", ">", "(", "Global", ".", "getName", "(", ")", ",", "GVTypeId", ",", "GVarInfo", ")", ";", "uint32_t", "VarId", "=", "addType", "(", "std", "::", "move", "(", "VarEntry", ")", ")", ";", "processDeclAnnotations", "(", "DIGlobal", "->", "getAnnotations", "(", ")", ",", "VarId", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "SecName", ".", "empty", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "DataSecEntries", ".", "find", "(", "std", "::", "string", "(", "SecName", ")", ")", "==", "DataSecEntries", ".", "end", "(", ")", ")", "{"], "File": "BTFDebug12", "Func": "processGlobals", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3334, "Length": 200, "Cover_Rate": 0.3663003663003663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Disp", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "Scale", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "(", "Index", ".", "isReg", "(", ")", "&&", "Index", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "(", "Segment", ".", "isReg", "(", ")", "&&", "Segment", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86AvoidStoreForwardingBlocks1", "Func": "isRelevantAddressingMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3335, "Length": 73, "Cover_Rate": 0.37628865979381443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFP_EXTEND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", ")", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "LC", "=", "RTLIB", "::", "getFPEXT", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "LC", ")", ";"], "File": "AArch64ISelLowering129", "Func": "LowerFP_EXTEND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3336, "Length": 88, "Cover_Rate": 0.946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "ground_truth": ["Modified", "|=", "InsertMoves", "(", "MBB", ")", ";"], "File": "NEONMoveFix2", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3337, "Length": 43, "Cover_Rate": 0.3524590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", ",", "*", "insns", "[", "<NUM_LIT>", "]", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "avr_is_casesi_sequence", "(", "bb", ",", "insn", ",", "insns", ")", ")", "{", "avr_optimize_casesi", "(", "insns", ",", "recog_data", ".", "operand", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "avr", "Func": "avr_rest_of_handle_casesi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3338, "Length": 41, "Cover_Rate": 0.6612903225806451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>Disassembler", "::", "decodeMandatoryLiteralConstant", "(", "unsigned", "Val", ")", "const", "{", "if", "(", "HasLiteral", ")", "{"], "ground_truth": ["if", "(", "Literal", "!=", "Val", ")", "return", "errOperand", "(", "Val", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeMandatoryLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3339, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BlockPlacement", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARMBlockPlacement (2)", "Func": "ARMBlockPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3340, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "GetCondBranchFromCond", "(", "<STR_LIT>", "CC", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "M680x0InstrInfo", "Func": "GetCondBranchFromCond", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3341, "Length": 93, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op2", "=", "constrainOperandRegClass", "(", "II", ",", "Op2", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "Op3", "=", "constrainOperandRegClass", "(", "II", ",", "Op3", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ")", ".", "addReg", "(", "Op1", ",", "getKillRegState", "(", "Op1IsKill", ")", ")", ".", "addReg", "(", "Op2", ",", "getKillRegState", "(", "Op2IsKill", ")", ")", ".", "addReg", "(", "Op3", ",", "getKillRegState", "(", "Op3IsKill", ")", ")", ";", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "getKillRegState", "(", "Op0IsKill", ")", ")", ".", "addReg", "(", "Op1", ",", "getKillRegState", "(", "Op1IsKill", ")", ")", ".", "addReg", "(", "Op2", ",", "getKillRegState", "(", "Op2IsKill", ")", ")", ".", "addReg", "(", "Op3", ",", "getKillRegState", "(", "Op3IsKill", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ";", "}", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "X86FastISel104", "Func": "fastEmitInst_rrrr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3342, "Length": 200, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "&&", "!", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "MulAmt1", ",", "MulAmt2", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt1", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt1", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "MulAmt1", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt2", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "MulAmt2", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "SignMulAmt", "<", "<NUM_LIT>", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "NewMul", ")", ";", "}", "else", "if", "(", "!", "Subtarget", ".", "slowLEA", "(", ")", ")", "NewMul", "=", "combineMulSpecial", "(", "C", "->", "getZExtValue", "(", ")", ",", "N", ",", "DAG", ",", "VT", ",", "DL", ")", ";", "if", "(", "!", "NewMul", ")", "{", "assert", "(", "C", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", "&&", "C", "->", "getZExtValue", "(", ")", "!=", "(", "VT", "==", "<STR_LIT>", "?", "UINT64_MAX", ":", "UINT32_MAX", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "isPowerOf2_64", "(", "AbsMulAmt", "-", "<NUM_LIT>", ")", ")", "{", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "AbsMulAmt", "-", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "if", "(", "SignMulAmt", "<", "<NUM_LIT>", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "NewMul", ")", ";", "}", "else", "if", "(", "isPowerOf2_64", "(", "AbsMulAmt", "+", "<NUM_LIT>", ")", ")", "{", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "AbsMulAmt", "+", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "SignMulAmt", "<", "<NUM_LIT>", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewMul", ")", ";"], "File": "X86ISelLowering", "Func": "combineMul", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3343, "Length": 443, "Cover_Rate": 0.38388214904679374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "std", "::", "string", "FuncName", "=", "F", "->", "getName", "(", ")", ";", "ResetTmpOffsetMap", "(", ")", ";", "InitReservedFrameCount", "(", "F", ")", ";", "const", "char", "*", "tmpName", "=", "createESName", "(", "PAN", "::", "getArgsLabel", "(", "FuncName", ")", ")", ";", "SDValue", "ES", "=", "DAG", ".", "getTargetExternalSymbol", "(", "tmpName", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "PIC16ISelLowering4", "Func": "LowerFormalArguments", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3344, "Length": 70, "Cover_Rate": 0.3153153153153153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Info", ".", "hasKernargSegmentPtr", "(", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "InputPtrReg", "=", "Info", ".", "addKernargSegmentPtr", "(", "TRI", ")", ";", "const", "LLT", "P4", "=", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ";", "Register", "VReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "P4", ")", ";", "MRI", ".", "addLiveIn", "(", "InputPtrReg", ",", "VReg", ")", ";", "B", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "InputPtrReg", ")", ";", "B", ".", "buildCopy", "(", "VReg", ",", "InputPtrReg", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrReg", ")", ";", "}", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "{"], "ground_truth": ["Register", "DispatchIDReg", "=", "Info", ".", "addDispatchID", "(", "TRI", ")", ";"], "File": "AMDGPUCallLowering", "Func": "allocateHSAUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3345, "Length": 111, "Cover_Rate": 0.3546325878594249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canDemoteGlobalVar", "(", "const", "GlobalVariable", "*", "gv", ",", "Function", "const", "*", "&", "f", ")", "{", "if", "(", "gv", "->", "hasInternalLinkage", "(", ")", "==", "false", ")", "return", "false", ";", "const", "PointerType", "*", "Pty", "=", "gv", "->", "getType", "(", ")", ";", "if", "(", "Pty", "->", "getAddressSpace", "(", ")", "!=", "llvm", "::", "ADDRESS_SPACE_SHARED", ")", "return", "false", ";", "const", "Function", "*", "oneFunc", "=", "nullptr", ";"], "ground_truth": ["bool", "flag", "=", "usedInOneFunc", "(", "gv", ",", "oneFunc", ")", ";"], "File": "NVPTXAsmPrinter1", "Func": "canDemoteGlobalVar", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3346, "Length": 72, "Cover_Rate": 0.7422680412371134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "double", "sin", "(", "double", "x", ")", "{", "double", "value", ";"], "ground_truth": ["__asm", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "value", ")", ":", "<STR_LIT>", "(", "x", ")", ")", ";"], "File": "math-3300", "Func": "sin", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3347, "Length": 26, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Operand", "::", "addMoveMaskOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "isMoveMask", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "N", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "uint16_t", "MoveMask", "=", "MemOp", ".", "RegMask", ";"], "ground_truth": ["if", "(", "MemOp", ".", "Op", "==", "<STR_LIT>", "::", "Reg", ")", "MoveMask", "=", "<NUM_LIT>", "<<", "getRegisterIndex", "(", "MemOp", ".", "OuterReg", ")", ";"], "File": "M68kAsmParser", "Func": "addMoveMaskOperands", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3348, "Length": 62, "Cover_Rate": 0.8051948051948052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "OR1KTargetMachine", "Func": "getInstrInfo", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3349, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>Subtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "Enable<ISA_LIT>Scheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "new", "<ISA_LIT>RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";", "InstSelector", ".", "reset", "(", "new", "<ISA_LIT>InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "<ISA_LIT>RegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ",", "TM", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3350, "Length": 401, "Cover_Rate": 0.9502369668246445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeU8ImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ")", ";"], "File": "SystemZDisassembler12", "Func": "decodeU8ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3351, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewVReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewVReg", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "auto", "InsertPoint", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "VSRCTmp1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "VSRCTmp2", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "InsertPoint", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VSRCTmp1", ")", ".", "addReg", "(", "NewVReg", ")", ";", "DEBUG", "(", "std", "::", "prev", "(", "InsertPoint", ")", "->", "dump", "(", ")", ")", ";", "insertSwap", "(", "MI", ",", "InsertPoint", ",", "VSRCTmp2", ",", "VSRCTmp1", ")", ";", "DEBUG", "(", "std", "::", "prev", "(", "InsertPoint", ")", "->", "dump", "(", ")", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "InsertPoint", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "VSRCTmp2", ")", ";", "DEBUG", "(", "std", "::", "prev", "(", "InsertPoint", ")", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCVSXSwapRemoval2", "Func": "handleSpecialSwappables", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3352, "Length": 201, "Cover_Rate": 0.3180379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestmw128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_test_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3353, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "error", "(", "<STR_LIT>", ")", ";", "return", "has_target_p", "?", "gen_reg_rtx", "(", "ops", "[", "<NUM_LIT>", "]", ".", "mode", ")", ":", "const0_rtx", ";", "}"], "ground_truth": ["return", "has_target_p", "?", "ops", "[", "<NUM_LIT>", "]", ".", "value", ":", "const0_rtx", ";"], "File": "riscv-builtins", "Func": "riscv_expand_builtin_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3354, "Length": 33, "Cover_Rate": 0.4852941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "get<ISA_LIT>RegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm8", "=", "MO1", ".", "getImm", "(", ")", ";", "return", "(", "Reg", "<<", "<NUM_LIT>", ")", "|", "Imm8", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getT2AddrModeImm0_1020s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3355, "Length": 45, "Cover_Rate": 0.569620253164557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONST_INT_P", "(", "cpl", ")", ")", "{", "error_at", "(", "EXPR_LOCATION", "(", "exp", ")", ",", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "pred", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "if", "(", "!", "REG_P", "(", "redop", ")", ")", "redop", "=", "copy_to_mode_reg", "(", "SImode", ",", "redop", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "pred", ",", "gen_rtx_NE", "(", "BImode", ",", "redop", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "redop", "=", "pred", ";", "rtx", "pat", ";", "switch", "(", "code", ")", "{", "case", "NVPTX_BUILTIN_BAR_RED_AND", ":", "dst", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "pat", "=", "gen_nvptx_barred_and", "(", "dst", ",", "bar", ",", "nthr", ",", "cpl", ",", "redop", ")", ";", "break", ";", "case", "NVPTX_BUILTIN_BAR_RED_OR", ":", "dst", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "pat", "=", "gen_nvptx_barred_or", "(", "dst", ",", "bar", ",", "nthr", ",", "cpl", ",", "redop", ")", ";", "break", ";", "case", "NVPTX_BUILTIN_BAR_RED_POPC", ":", "dst", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "pat", "=", "gen_nvptx_barred_popc", "(", "dst", ",", "bar", ",", "nthr", ",", "cpl", ",", "redop", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_insn", "(", "pat", ")", ";", "if", "(", "GET_MODE", "(", "dst", ")", "==", "BImode", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_NE", "(", "mode", ",", "dst", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["dst", "=", "tmp", ";"], "File": "nvptx1", "Func": "nvptx_expand_bar_red", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 3356, "Length": 214, "Cover_Rate": 0.47555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{"], "ground_truth": ["return", "ST", ".", "getL1CacheLineSize", "(", ")", ";"], "File": "HexagonTargetTransformInfo", "Func": "getCacheLineSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3357, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)", "Func": "getSetCCResultType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3358, "Length": 33, "Cover_Rate": 0.9428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "RegSeq", "=", "SDValue", "(", "createDRegPairNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "FirstTblReg", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "FirstTblReg", "+", "<NUM_LIT>", ")", ";", "RegSeq", "=", "SDValue", "(", "createQuadDRegsNode", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";"], "File": "ARMISelDAGToDAG90", "Func": "SelectVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3359, "Length": 101, "Cover_Rate": 0.3726937269372694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "M0Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "I", ",", "AMDGPU", "::", "OpName", "::", "m0", ")", ";", "unsigned", "DestReg0", "=", "TII", "->", "getNamedOperand", "(", "*", "I", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", "->", "getReg", "(", ")", ";", "unsigned", "DestReg1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", "->", "getReg", "(", ")", ";", "unsigned", "Offset0", "=", "TII", "->", "getNamedOperand", "(", "*", "I", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "unsigned", "Offset1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "unsigned", "NewOffset0", "=", "Offset0", "/", "EltSize", ";", "unsigned", "NewOffset1", "=", "Offset1", "/", "EltSize", ";", "unsigned", "Opc", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "DS_READ2_B32", ":", "AMDGPU", "::", "DS_READ2_B64", ";", "bool", "UseST64", "=", "(", "NewOffset0", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "NewOffset1", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "if", "(", "UseST64", ")", "{", "NewOffset0", "/=", "<NUM_LIT>", ";", "NewOffset1", "/=", "<NUM_LIT>", ";", "Opc", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "DS_READ2ST64_B32", ":", "AMDGPU", "::", "DS_READ2ST64_B64", ";", "}", "assert", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "&", "AMDGPU", "::", "VReg_64RegClass", ":", "&", "AMDGPU", "::", "VReg_128RegClass", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addOperand", "(", "*", "AddrReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "M0Reg", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Read2", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "sub0", ":", "AMDGPU", "::", "sub0_sub1", ";", "unsigned", "SubRegIdx1", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "sub1", ":", "AMDGPU", "::", "sub2_sub3", ";", "updateRegDefsUses", "(", "DestReg0", ",", "DestReg", ",", "SubRegIdx0", ")", ";", "updateRegDefsUses", "(", "DestReg1", ",", "DestReg", ",", "SubRegIdx1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "Paired", ")", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer32", "Func": "mergeRead2Pair", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3360, "Length": 411, "Cover_Rate": 0.7037671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>BaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_NoRegs_RegMask", ";"], "File": "ARMBaseRegisterInfo10", "Func": "getCallPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3361, "Length": 44, "Cover_Rate": 0.3963963963963964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmulhq_m_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqdmulhq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmulhq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3362, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_mul_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_mulps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_mul_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3363, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printf64mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "X86IntelInstPrinter1", "Func": "printf64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3364, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeVectorRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeVectorRegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "cmode", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64Disassembler24", "Func": "DecodeModImmTiedInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3365, "Length": 52, "Cover_Rate": 0.4094488188976378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PIC", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOT", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTOFF", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PLT", "||", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTSYM_OFF", ")", ")", "return", "<NUM_LIT>", ";"], "File": "mn10300", "Func": "mn10300_legitimate_pic_operand_p", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3366, "Length": 81, "Cover_Rate": 0.3932038834951456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "unsigned", "TotalNumVGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "MFI", "->", "usesAGPRs", "(", "MF", ")", ")", "{", "MaxNumVGPRs", "/=", "<NUM_LIT>", ";", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "}", "else", "{", "if", "(", "MaxNumVGPRs", ">", "TotalNumVGPRs", ")", "{", "MaxNumAGPRs", "=", "MaxNumVGPRs", "-", "TotalNumVGPRs", ";", "MaxNumVGPRs", "=", "TotalNumVGPRs", ";", "}", "else", "MaxNumAGPRs", "=", "<NUM_LIT>", ";", "}", "}", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "MaxNumAGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "<STR_LIT>", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "for", "(", "auto", "Reg", ":", "<STR_LIT>", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3367, "Length": 483, "Cover_Rate": 0.5642523364485982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "TeakMachineFunctionInfo", "Func": "TeakFunctionInfo", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3368, "Length": 5, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fcode", "==", "AARCH64_BUILTIN_RNG_RNDR", ")", "icode", "=", "CODE_FOR_aarch64_rndr", ";", "else", "if", "(", "fcode", "==", "AARCH64_BUILTIN_RNG_RNDRRS", ")", "icode", "=", "CODE_FOR_aarch64_rndrrs", ";", "else", "gcc_unreachable", "(", ")", ";", "rtx", "rand", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "rand", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "res_addr", "=", "expand_normal", "(", "arg0", ")", ";", "res_addr", "=", "convert_memory_address", "(", "Pmode", ",", "res_addr", ")", ";", "rtx", "res_mem", "=", "gen_rtx_MEM", "(", "DImode", ",", "res_addr", ")", ";", "emit_insn", "(", "pat", ")", ";"], "ground_truth": ["emit_move_insn", "(", "res_mem", ",", "rand", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_expand_rng_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3369, "Length": 101, "Cover_Rate": 0.5906432748538012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_permutexvar_pd", "(", "__mmask8", "__U", ",", "__m512i", "__X", ",", "__m512d", "__Y", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_permvardf512_mask", "(", "(", "__v8df", ")", "__Y", ",", "(", "__v8di", ")", "__X", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_permutexvar_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3370, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64GNULDBackend", "::", "<ISA_LIT>64GNULDBackend", "(", "const", "LinkerConfig", "&", "pConfig", ",", "<ISA_LIT>GNUInfo", "*", "pInfo", ")", ":", "<ISA_LIT>GNULDBackend", "(", "pConfig", ",", "pInfo", ")", "{"], "ground_truth": ["}"], "File": "MipsLDBackend", "Func": "Mips64GNULDBackend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3371, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "shift", ")", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeMoveImmInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3372, "Length": 77, "Cover_Rate": 0.3737864077669903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "struct", "bpf_sock", "*", "bpf_sk_lookup_udp", "(", "void", "*", "ctx", ",", "struct", "bpf_sock_tuple", "*", "tuple", ",", "int", "size", ",", "unsigned", "long", "long", "netns_id", ",", "unsigned", "long", "long", "flags", ")", "{"], "ground_truth": ["return", "(", "struct", "bpf_sock", "*", ")", "__builtin_bpf_helper_sk_lookup_udp", "(", "ctx", ",", "(", "void", "*", ")", "tuple", ",", "size", ",", "netns_id", ",", "flags", ")", ";"], "File": "bpf-helpers", "Func": "bpf_sk_lookup_udp", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 3373, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "cloneVarName", "=", "Var", ";", "std", "::", "string", "cloneFnName", "=", "getCloneFnName", "(", "Fn", ")", ";", "cloneVarName", ".", "replace", "(", "cloneVarName", ".", "find", "(", "Fn", ")", ",", "Fn", ".", "length", "(", ")", ",", "cloneFnName", ")", ";"], "ground_truth": ["return", "cloneVarName", ";"], "File": "PIC16ABINames", "Func": "getCloneVarName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3374, "Length": 40, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtsepi16_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_pmovswb128mem_mask", "(", "(", "unsigned", "long", "long", "*", ")", "__P", ",", "(", "__v8hi", ")", "__A", ",", "__M", ")", ";"], "File": "avx512vlbwintrin1", "Func": "_mm_mask_cvtsepi16_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3375, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src", "=", "simplify_gen_subreg", "(", "move_mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "dst", "=", "simplify_gen_subreg", "(", "move_mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "dst", ",", "src", ")", ")", "{", "emit_move_insn", "(", "dst", ",", "gen_rtx_XOR", "(", "QImode", ",", "dst", ",", "src", ")", ")", ";", "emit_move_insn", "(", "src", ",", "gen_rtx_XOR", "(", "QImode", ",", "src", ",", "dst", ")", ")", ";", "emit_move_insn", "(", "dst", ",", "gen_rtx_XOR", "(", "QImode", ",", "dst", ",", "src", ")", ")", ";", "}", "}", "else", "{", "struct", "{", "rtx", "src", ",", "dst", ";", "int", "links", ";", "}", "move", "[", "MAX_SIZE", "+", "<NUM_LIT>", "]", ";", "int", "blocked", ",", "moves", ";", "gcc_assert", "(", "size", "<=", "MAX_SIZE", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", ";", "i", "++", ")", "{", "int", "from", "=", "i", ";", "int", "to", "=", "(", "from", "+", "offset", ")", "%", "size", ";", "move", "[", "i", "]", ".", "src", "=", "simplify_gen_subreg", "(", "move_mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "from", "*", "move_size", ")", ";", "move", "[", "i", "]", ".", "dst", "=", "simplify_gen_subreg", "(", "move_mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "to", "*", "move_size", ")", ";", "move", "[", "i", "]", ".", "links", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "overlapped", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", ";", "i", "++", ")", "if", "(", "reg_overlap_mentioned_p", "(", "move", "[", "i", "]", ".", "dst", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "size", ";", "j", "++", ")", "if", "(", "j", "!=", "i", "&&", "rtx_equal_p", "(", "move", "[", "j", "]", ".", "src", ",", "move", "[", "i", "]", ".", "dst", ")", ")", "{", "move", "[", "i", "]", ".", "links", "=", "j", ";", "break", ";", "}", "blocked", "=", "-", "<NUM_LIT>", ";"], "ground_truth": ["moves", "=", "<NUM_LIT>", ";"], "File": "avr4", "Func": "avr_rotate_bytes", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3376, "Length": 298, "Cover_Rate": 0.4043419267299864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getRelaxedOpcodeBranch", "(", "Inst", ",", "false", ")", "!=", "Inst", ".", "getOpcode", "(", ")", ")", "return", "true", ";", "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "unsigned", "RelaxableOp", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "Inst", ".", "getOperand", "(", "RelaxableOp", ")", ".", "isExpr", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmBackend (2)1", "Func": "mayNeedRelaxation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3377, "Length": 64, "Cover_Rate": 0.7804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VectorIndex", ".", "Val", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isVectorIndex64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3378, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitBasicBlockEnd", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "override", "{"], "ground_truth": ["}"], "File": "SPIRVAsmPrinter", "Func": "emitBasicBlockEnd", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3379, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpshld_v4di_mask", "(", "(", "__v4di", ")", "__C", ",", "(", "__v4di", ")", "__D", ",", "__E", ",", "(", "__v4di", ")", "__A", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_mask_shldi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3380, "Length": 30, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "!", "Subtarget", "->", "isX18Reserved", "(", ")", ")", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "Reg", ")", "return", "Reg", ";"], "ground_truth": ["report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering105", "Func": "getRegisterByName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3381, "Length": 45, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "getTargetNodeName", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3382, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "auto", "InitializeRegisterBankOnce", "=", "[", "this", "]", "(", ")", "{", "assert", "(", "&", "getRegBank", "(", "<STR_LIT>", ")", "==", "&", "<STR_LIT>", "&&", "&", "getRegBank", "(", "<STR_LIT>", ")", "==", "&", "<STR_LIT>", "&&", "&", "getRegBank", "(", "<STR_LIT>", ")", "==", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["(", "void", ")", "this", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "AMDGPURegisterBankInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3383, "Length": 45, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ins", "[", "i", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "EVT", "PtrTy", "=", "getPointerTy", "(", ")", ";", "int", "Size", "=", "Ins", "[", "i", "]", ".", "Flags", ".", "getByValSize", "(", ")", ";", "unsigned", "NumRegs", "=", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FrameIdx", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", "*", "NumRegs", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "SDValue", "FrameIdxN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "PtrTy", ")", ";", "InVals", ".", "push_back", "(", "FrameIdxN", ")", ";", "continue", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "ArgValue", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", "||", "RegVT", ".", "is64BitVector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", "||", "RegVT", ".", "is128BitVector", "(", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "SExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "assert", "(", "RegVT", "==", "Ins", "[", "i", "]", ".", "VT", "&&", "<STR_LIT>", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ArgOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["uint32_t", "BEAlign", "=", "<NUM_LIT>", ";"], "File": "AArch64ISelLowering163", "Func": "LowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3384, "Length": 365, "Cover_Rate": 0.3401677539608574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "extractValues", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Values", ",", "Value", "*", "V", ")", "{"], "ground_truth": ["VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "V", "->", "getType", "(", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare27", "Func": "extractValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3385, "Length": 39, "Cover_Rate": 0.42391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "computeInsertionPoint", "(", "U", "->", "User", ",", "U", "->", "Op", ",", "InsertPts", ")", ";", "}", "while", "(", "++", "U", "!=", "E", "&&", "U", "->", "C", "==", "C", ")", ";", "auto", "&", "Promotion", "=", "PromotionCache", "[", "C", "]", ";", "ensurePromotedGV", "(", "F", ",", "*", "C", ",", "Promotion", ")", ";", "insertDefinitions", "(", "F", ",", "*", "Promotion", ".", "GV", ",", "InsertPts", ")", ";"], "ground_truth": ["}"], "File": "AArch64PromoteConstant14", "Func": "promoteConstants", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3386, "Length": 62, "Cover_Rate": 0.4626865671641791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int64_t", "TailCallReturnAddrDelta", "=", "<ISA_LIT>FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "MFI", ".", "CreateFixedObject", "(", "-", "TailCallReturnAddrDelta", ",", "TailCallReturnAddrDelta", "-", "SlotSize", ",", "true", ")", ";", "}", "if", "(", "TRI", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "SavedRegs", ".", "set", "(", "TRI", "->", "getBaseRegister", "(", ")", ")", ";", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateSpillStackObject", "(", "SlotSize", ",", "SlotSize", ")", ";", "<ISA_LIT>FI", "->", "setHasSEHFramePtrSave", "(", "true", ")", ";", "<ISA_LIT>FI", "->", "setSEHFramePtrSaveIndex", "(", "FI", ")", ";", "}"], "ground_truth": ["}"], "File": "X86FrameLowering (2)2", "Func": "determineCalleeSaves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3387, "Length": 123, "Cover_Rate": 0.8601398601398601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerEXTRACT_SUBVECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Args", ";", "unsigned", "Start", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DAG", ".", "ExtractVectorElements", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Args", ",", "Start", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Args", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3388, "Length": 93, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_use_by_pieces_infrastructure_p", "(", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ",", "enum", "by_pieces_operation", "op", ",", "bool", "speed_p", ")", "{"], "ground_truth": ["if", "(", "op", "==", "STORE_BY_PIECES", ")", "return", "false", ";"], "File": "aarch642", "Func": "aarch64_use_by_pieces_infrastructure_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3389, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getSEHRegNum", "(", "unsigned", "i", ")", "const", "{"], "ground_truth": ["return", "getEncodingValue", "(", "i", ")", ";"], "File": "AArch64RegisterInfo (2)1", "Func": "getSEHRegNum", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3390, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "string", "&", "ConstraintsStr", "=", "IA", "->", "getConstraintString", "(", ")", ";", "SplitString", "(", "StringRef", "(", "ConstraintsStr", ")", ".", "substr", "(", "<NUM_LIT>", ")", ",", "AsmPieces", ",", "<STR_LIT>", ")", ";", "std", "::", "sort", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "IA", "->", "getConstraintString", "(", ")", ".", "compare", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "{", "AsmPieces", ".", "clear", "(", ")", ";", "const", "std", "::", "string", "&", "ConstraintsStr", "=", "IA", "->", "getConstraintString", "(", ")", ";", "SplitString", "(", "StringRef", "(", "ConstraintsStr", ")", ".", "substr", "(", "<NUM_LIT>", ")", ",", "AsmPieces", ",", "<STR_LIT>", ")", ";", "std", "::", "sort", "(", "AsmPieces", ".", "begin", "(", ")", ",", "AsmPieces", ".", "end", "(", ")", ")", ";", "if", "(", "AsmPieces", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "AsmPieces", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "if", "(", "CI", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "InlineAsm", "::", "ConstraintInfoVector", "Constraints", "=", "IA", "->", "ParseConstraints", "(", ")", ";", "if", "(", "Constraints", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraints", "[", "<NUM_LIT>", "]", ".", "Codes", "[", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "{", "if", "(", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "&&", "matchAsm", "(", "AsmPieces", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "IntrinsicLowering", "::", "LowerToByteSwap", "(", "CI", ")", ";", "}", "}", "break", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "ExpandInlineAsm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3391, "Length": 411, "Cover_Rate": 0.6116071428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "build_pointer_type", "(", "integer_type_node", ")", ";"], "ground_truth": ["}"], "File": "pdp10", "Func": "pdp10_build_va_list_type", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3392, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "oper", "=", "<NUM_LIT>", ";", "oper", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "oper", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "oper", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "HRI", ".", "getMinimalPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "Pred", ".", "push_back", "(", "MO", ")", ";", "return", "true", ";", "}", "continue", ";", "}", "else", "if", "(", "MO", ".", "isRegMask", "(", ")", ")", "{", "for", "(", "unsigned", "PR", ":", "<STR_LIT>", ")", "{", "if", "(", "!", "MI", ".", "modifiesRegister", "(", "PR", ",", "&", "HRI", ")", ")", "continue", ";", "Pred", ".", "push_back", "(", "MO", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonInstrInfo20", "Func": "DefinesPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3393, "Length": 130, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "(", "word", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "lo", "=", "le_int", "(", "region", ",", "address", "+", "<NUM_LIT>", ")", "|", "uint64_t", "(", "word", ")", "<<", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "word", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "lo", "=", "le_short", "(", "region", ",", "address", "+", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "le_short", "(", "region", ",", "address", "+", "<NUM_LIT>", ")", "|", "uint64_t", "(", "word", ")", "<<", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "word", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "lo", "=", "le_short", "(", "region", ",", "address", "+", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "le_short", "(", "region", ",", "address", "+", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "le_short", "(", "region", ",", "address", "+", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "le_short", "(", "region", ",", "address", "+", "<NUM_LIT>", ")", ";", "hi", "=", "word", ";"], "ground_truth": ["}"], "File": "VideocoreBinaryInstruction", "Func": "VideocoreBinaryInstr", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3394, "Length": 135, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "v4s32", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["auto", "&", "LegacyInfo", "=", "getLegacyLegalizerInfo", "(", ")", ";"], "File": "X86LegalizerInfo20", "Func": "setLegalizerInfoSSE41", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3395, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vreinterpretv4siti", "(", "(", "__builtin_neon_ti", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s32_p128", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3396, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "FMCID", "=", "std", "::", "prev", "(", "FMBB", ".", "end", "(", ")", ")", "->", "getDesc", "(", ")", ";", "if", "(", "FMCID", ".", "isReturn", "(", ")", "||", "FMCID", ".", "isCall", "(", ")", ")", "return", "false", ";", "if", "(", "(", "NumTCycles", "+", "NumFCycles", ")", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "!", "mayStall", "(", "TMBB", ")", "&&", "!", "mayStall", "(", "FMBB", ")", ";"], "File": "PatmosInstrInfo1", "Func": "isProfitableToIfCvt", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3397, "Length": 63, "Cover_Rate": 0.4846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "emitBuildVector", "(", "SDNode", "*", "bvNode", ")", "{", "EVT", "vecVT", "=", "bvNode", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "eltVT", "=", "vecVT", ".", "getVectorElementType", "(", ")", ";", "DebugLoc", "dl", "=", "bvNode", "->", "getDebugLoc", "(", ")", ";", "if", "(", "(", "(", "vecVT", "==", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", ")", "||", "(", "(", "vecVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", ")", ")", "||", "(", "(", "vecVT", "==", "<STR_LIT>", ")", "&&", "(", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "bvNode", ",", "*", "CurDAG", ",", "<STR_LIT>", ")", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", ")", ")", ")", "{", "HandleSDNode", "Dummy", "(", "SDValue", "(", "bvNode", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDNode", "*", "N", "=", "Select", "(", "bvNode", ")", ")", "return", "N", ";", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "}", "std", "::", "vector", "<", "Constant", "*", ">", "CV", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "bvNode", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "bvNode", "->", "getOperand", "(", "i", ")", ")", ";", "CV", ".", "push_back", "(", "const_cast", "<", "ConstantInt", "*", ">", "(", "V", "->", "getConstantIntValue", "(", ")", ")", ")", ";", "}"], "ground_truth": ["Constant", "*", "CP", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";"], "File": "SPUISelDAGToDAG6", "Func": "emitBuildVector", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3398, "Length": 322, "Cover_Rate": 0.6505050505050505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCapabilitySetAddress", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "MipsISelLowering52", "Func": "hasCapabilitySetAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3399, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "byte", "=", "(", "high_p", "!=", "BYTES_BIG_ENDIAN", ")", "?", "UNITS_PER_WORD", ":", "<NUM_LIT>", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "TARGET_64BIT", "?", "TImode", ":", "DImode", ";", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "adjust_address", "(", "op", ",", "word_mode", ",", "byte", ")", ";"], "ground_truth": ["if", "(", "REG_P", "(", "op", ")", ")", "gcc_assert", "(", "!", "FP_REG_RTX_P", "(", "op", ")", ")", ";"], "File": "riscv", "Func": "riscv_subword", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3400, "Length": 69, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_storeu_epi16", "(", "void", "*", "__P", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["*", "(", "__v32hi_u", "*", ")", "__P", "=", "(", "__v32hi_u", ")", "__A", ";"], "File": "avx512bwintrin1", "Func": "_mm512_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3401, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tailReplicator", ".", "duplicateTail", "(", "*", "pred", ",", "*", "tail", ")", ";", "assert", "(", "tail", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "tail", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";", "++", "NumDuplicatedBlocks", ";"], "ground_truth": ["}"], "File": "TMS320C64XIfConversion", "Func": "duplicateBlock", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3402, "Length": 45, "Cover_Rate": 0.6081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "==", "VK_<ISA_LIT>_PCREL_HI", "||", "Kind", "==", "VK_<ISA_LIT>_PCREL_LO", "||", "Kind", "==", "VK_<ISA_LIT>_GOT_HI", "||", "Kind", "==", "VK_<ISA_LIT>_TPREL_HI", "||", "Kind", "==", "VK_<ISA_LIT>_TPREL_LO", "||", "Kind", "==", "VK_<ISA_LIT>_TPREL_ADD", "||", "Kind", "==", "VK_<ISA_LIT>_TLS_GOT_HI", "||", "Kind", "==", "VK_<ISA_LIT>_TLS_GD_HI", "||", "Kind", "==", "VK_<ISA_LIT>_CALL", "||", "Kind", "==", "VK_<ISA_LIT>_CALL_PLT", ")", "return", "false", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Value", ",", "nullptr", ",", "nullptr", ")", ")", "return", "false", ";", "if", "(", "!", "Value", ".", "isAbsolute", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Res", "=", "evaluateAsInt64", "(", "Value", ".", "getConstant", "(", ")", ")", ";"], "File": "RISCVMCExpr", "Func": "evaluateAsConstant", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3403, "Length": 87, "Cover_Rate": 0.8285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "optimize_size", ")", "return", "<NUM_LIT>", ";", "insn", "=", "next_active_insn", "(", "label", ")", ";", "if", "(", "insn", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "get_attr_length", "(", "insn", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "nds324", "Func": "nds32_target_alignment", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3404, "Length": 44, "Cover_Rate": 0.7719298245614035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "t", ";", "basic_block", "bb", ";", "gimple_stmt_iterator", "gsi", ";", "gcc_assert", "(", "cfun", "->", "machine", "->", "sdmode_stack_slot", "==", "NULL_RTX", ")", ";", "if", "(", "ira_use_lra_p", ")", "return", ";", "if", "(", "TARGET_NO_SDMODE_STACK", ")", "return", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")", ")", "{", "tree", "ret", "=", "walk_gimple_op", "(", "gsi_stmt", "(", "gsi", ")", ",", "rs6000_check_sdmode", ",", "NULL", ")", ";", "if", "(", "ret", ")", "{", "rtx", "stack", "=", "assign_stack_local", "(", "DDmode", ",", "GET_MODE_SIZE", "(", "DDmode", ")", ",", "<NUM_LIT>", ")", ";", "cfun", "->", "machine", "->", "sdmode_stack_slot", "=", "adjust_address_nv", "(", "stack", ",", "SDmode", ",", "<NUM_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_alloc_sdmode_stack_slot", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3405, "Length": 114, "Cover_Rate": 0.5402843601895735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "(", "const", "MachineOperand", "&", "Op", ")", ":", "Reg", "(", "Op", ".", "getReg", "(", ")", ")", ",", "Sub", "(", "Op", ".", "getSubReg", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "Register", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3406, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "SystemZTargetMachine12", "Func": "getSelectionDAGInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3407, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Func", "=", "Arg", "->", "getParent", "(", ")", ";", "Instruction", "*", "FirstInst", "=", "&", "(", "Func", "->", "getEntryBlock", "(", ")", ".", "front", "(", ")", ")", ";", "PointerType", "*", "PType", "=", "dyn_cast", "<", "PointerType", ">", "(", "Arg", "->", "getType", "(", ")", ")", ";", "assert", "(", "PType", "&&", "<STR_LIT>", ")", ";", "Type", "*", "StructType", "=", "PType", "->", "getElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "AS", "=", "DL", ".", "getAllocaAddrSpace", "(", ")", ";", "AllocaInst", "*", "AllocA", "=", "new", "AllocaInst", "(", "StructType", ",", "AS", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";"], "ground_truth": ["AllocA", "->", "setAlignment", "(", "Func", "->", "getParamAlign", "(", "Arg", "->", "getArgNo", "(", ")", ")", ".", "getValueOr", "(", "DL", ".", "getPrefTypeAlign", "(", "StructType", ")", ")", ")", ";"], "File": "NVPTXLowerArgs16", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3408, "Length": 130, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Imm", ".", "Shift", ";"], "ground_truth": ["}"], "File": "MicroMipsSizeReduction", "Func": "Shift", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3409, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_high_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vget_highv4si", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vget_high_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3410, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VLMUL", "=", "(", "VType", "&", "<NUM_LIT>", ")", "|", "(", "(", "VType", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "static_cast", "<", "<ISA_LIT>VLMUL", ">", "(", "VLMUL", ")", ";"], "File": "RISCVBaseInfo16", "Func": "getVLMUL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3411, "Length": 28, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrdq_scatter_base_wb_p_add_uv2di", "(", "*", "__addr", ",", "__offset", ",", "*", "__addr", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrdq_scatter_base_wb_p_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3412, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "UINT_MAX", ")", ",", "MaxElt", "(", "<NUM_LIT>", ")", ",", "ShuffleVec", "(", "Vec", ")", ",", "WindowBase", "(", "<NUM_LIT>", ")", ",", "WindowScale", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "ShuffleSourceInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3413, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Indexes", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumElts", ";", "++", "I", ")", "{", "Constant", "*", "COp", "=", "V", "->", "getAggregateElement", "(", "I", ")", ";", "if", "(", "!", "COp", "||", "(", "!", "isa", "<", "UndefValue", ">", "(", "COp", ")", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "COp", ")", ")", ")", "return", "nullptr", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "COp", ")", ")", "{", "Indexes", "[", "I", "]", "=", "-", "<NUM_LIT>", ";", "continue", ";", "}", "APInt", "Index", "=", "cast", "<", "ConstantInt", ">", "(", "COp", ")", "->", "getValue", "(", ")", ";", "Index", "=", "Index", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ".", "getLoBits", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsPD", ")", "Index", ".", "lshrInPlace", "(", "<NUM_LIT>", ")", ";", "Index", "+=", "APInt", "(", "<NUM_LIT>", ",", "(", "I", "/", "NumLaneElts", ")", "*", "NumLaneElts", ")", ";", "Indexes", "[", "I", "]", "=", "Index", ".", "getZExtValue", "(", ")", ";", "}"], "ground_truth": ["auto", "V1", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86InstCombineIntrinsic8", "Func": "simplifyX86vpermilvar", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3414, "Length": 159, "Cover_Rate": 0.5618374558303887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ",", "STI", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64MCTargetDesc1", "Func": "createAArch64MCInstPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3415, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVAsmBackend28", "Func": "getFixupKindInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3416, "Length": 121, "Cover_Rate": 0.7960526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SUnit", "*", "SU", "=", "CurrentPacket", "[", "i", "]", ";", "(", "void", ")", "SU", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "*", "(", "SU", "->", "getInstr", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "TPCHazardRecognizer", "Func": "dumpCurPacket", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3417, "Length": 38, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getCondCode", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_CondCode", "&&", "<STR_LIT>", ")", ";", "return", "CC", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3418, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "Z80oldISelLowering", "Func": "combineSExt", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3419, "Length": 31, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Load", "->", "isInvariant", "(", ")", "&&", "Load", "->", "isDereferenceable", "(", ")", ")", "return", "true", ";", "const", "Value", "*", "V1", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "V2", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "V1", "||", "!", "V2", ")", "return", "false", ";", "uint64_t", "Size", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int64_t", "End1", "=", "Load", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";", "int64_t", "End2", "=", "Store", "->", "getSrcValueOffset", "(", ")", "+", "Size", ";"], "ground_truth": ["if", "(", "V1", "==", "V2", "&&", "End1", "==", "End2", ")", "return", "false", ";"], "File": "SystemZISelDAGToDAG (2)1", "Func": "canUseBlockOperation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3420, "Length": 106, "Cover_Rate": 0.5608465608465608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AAResult", "(", "const", "DataLayout", "&", "DL", ",", "Triple", "T", ")", ":", "AAResultBase", "(", ")", ",", "DL", "(", "DL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAliasAnalysis1", "Func": "AMDGPUAAResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3421, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "createPSADBW", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDValue", "&", "Zext0", ",", "const", "SDValue", "&", "Zext1", ",", "const", "SDLoc", "&", "DL", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "EVT", "InVT", "=", "Zext0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "RegSize", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "(", "unsigned", ")", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "unsigned", "NumConcat", "=", "RegSize", "/", "InVT", ".", "getSizeInBits", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "ExtendedVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "SadOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Zext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SadOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtendedVT", ",", "Ops", ")", ";"], "ground_truth": ["auto", "PSADBWBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "createPSADBW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3422, "Length": 185, "Cover_Rate": 0.6826568265682657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{"], "ground_truth": ["return", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ">", "<NUM_LIT>", ";"], "File": "HexagonISelLowering10", "Func": "shouldExpandAtomicLoadInIR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3423, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>Target64", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyDisassembler1", "Func": "LLVMInitializeWebAssemblyDisassembler", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3424, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ",", "const", "MCInstrInfo", "&", "_MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", ",", "MII", "(", "_MII", ")", "{", "Triple", "TheTriple", "(", "STI", ".", "getTargetTriple", "(", ")", ")", ";", "Is<ISA_LIT>64", "=", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";", "IsDarwin", "=", "TheTriple", ".", "isMacOSX", "(", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "PPCAsmParser2", "Func": "PPCAsmParser", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3425, "Length": 94, "Cover_Rate": 0.9894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "bool", "IsSigned", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "{", "if", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "CastOpc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "CastVT", "=", "getPromotedVTForPredicate", "(", "InVT", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "CastOpc", ",", "dl", ",", "CastVT", ",", "In", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "unsigned", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "Opcode", ")", ";", "}", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", "||", "useSVEForFixedLengthVectorVT", "(", "InVT", ")", ")", "return", "LowerFixedLengthIntToFPToSVE", "(", "Op", ",", "DAG", ")", ";", "uint64_t", "VTSize", "=", "VT", ".", "getFixedSizeInBits", "(", ")", ";", "uint64_t", "InVTSize", "=", "InVT", ".", "getFixedSizeInBits", "(", ")", ";", "if", "(", "VTSize", "<", "InVTSize", ")", "{"], "ground_truth": ["MVT", "CastVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "InVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "AArch64ISelLowering69", "Func": "LowerVectorINT_TO_FP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3426, "Length": 196, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "intregs", ",", "intoffset", ";", "machine_mode", "mode", ";", "if", "(", "cum", "->", "floats_in_gpr", "==", "<NUM_LIT>", "&&", "(", "cum", "->", "intoffset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "||", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", "&&", "final", ")", ")", ")", "{", "cum", "->", "words", "++", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "}", "if", "(", "cum", "->", "intoffset", "==", "-", "<NUM_LIT>", ")", "return", ";", "intoffset", "=", "cum", "->", "intoffset", ";", "cum", "->", "intoffset", "=", "-", "<NUM_LIT>", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "if", "(", "intoffset", "%", "BITS_PER_WORD", "!=", "<NUM_LIT>", ")", "{", "mode", "=", "mode_for_size", "(", "BITS_PER_WORD", "-", "intoffset", "%", "BITS_PER_WORD", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "mode", "==", "BLKmode", ")", "{"], "File": "rs60005", "Func": "rs6000_darwin64_record_arg_advance_flush", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3427, "Length": 111, "Cover_Rate": 0.5186915887850467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "EH_RETURN_STACKADJ_RTX", ")", ")", ";", "}", "if", "(", "cr16_interrupt_function_p", "(", ")", ")", "{", "insn", "=", "emit_jump_insn", "(", "gen_interrupt_return", "(", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "insn", "=", "emit_jump_insn", "(", "gen_pop_and_popret_return", "(", "GEN_INT", "(", "current_frame_info", ".", "reg_size", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "cr16", "Func": "cr16_expand_epilogue", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3428, "Length": 77, "Cover_Rate": 0.3452914798206278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemUImm12Offset", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isMemory", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "<NUM_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMAsmParser114", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3429, "Length": 28, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "InsertPSMask", ";", "if", "(", "!", "matchVectorShuffleAsInsertPS", "(", "V1", ",", "V2", ",", "InsertPSMask", ",", "Zeroable", ",", "Mask", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "InsertPSMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsInsertPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3430, "Length": 79, "Cover_Rate": 0.6528925619834711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "ArgTys", ";", "Value", "*", "Callee", "=", "II", "->", "getCalledValue", "(", ")", ";", "FunctionType", "*", "CalleeFTy", ";", "if", "(", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "CalleeFTy", "=", "F", "->", "getFunctionType", "(", ")", ";", "else", "{", "auto", "*", "CalleeTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Callee", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "CalleeFTy", "=", "dyn_cast", "<", "FunctionType", ">", "(", "CalleeTy", ")", ";", "}", "std", "::", "string", "Sig", "=", "getSignature", "(", "CalleeFTy", ")", ";", "if", "(", "InvokeWrappers", ".", "find", "(", "Sig", ")", "!=", "InvokeWrappers", ".", "end", "(", ")", ")", "return", "InvokeWrappers", "[", "Sig", "]", ";", "ArgTys", ".", "push_back", "(", "PointerType", "::", "getUnqual", "(", "CalleeFTy", ")", ")", ";", "ArgTys", ".", "append", "(", "CalleeFTy", "->", "param_begin", "(", ")", ",", "CalleeFTy", "->", "param_end", "(", ")", ")", ";", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "CalleeFTy", "->", "getReturnType", "(", ")", ",", "ArgTys", ",", "CalleeFTy", "->", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["Function", "*", "F", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<STR_LIT>", "+", "Sig", ",", "&", "M", ")", ";"], "File": "WebAssemblyLowerEmscriptenExceptions", "Func": "getInvokeWrapper", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3431, "Length": 183, "Cover_Rate": 0.8755980861244019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeShiftRight64Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3432, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Pattern", "==", "<STR_LIT>", ")", "{", "LLVMContext", "&", "Ctx", "=", "II", ".", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Ctx", ")", ";", "Builder", ".", "SetInsertPoint", "(", "&", "II", ")", ";", "Constant", "*", "StepVal", "=", "ConstantInt", "::", "get", "(", "II", ".", "getType", "(", ")", ",", "NumElts", ")", ";", "auto", "*", "VScale", "=", "Builder", ".", "CreateVScale", "(", "StepVal", ")", ";", "VScale", "->", "takeName", "(", "&", "II", ")", ";", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "VScale", ")", ";", "}", "unsigned", "MinNumElts", "=", "getNumElementsFromSVEPredPattern", "(", "Pattern", ")", ";"], "ground_truth": ["return", "MinNumElts", "&&", "NumElts", ">=", "MinNumElts", "?", "Optional", "<", "Instruction", "*", ">", "(", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "ConstantInt", "::", "get", "(", "II", ".", "getType", "(", ")", ",", "MinNumElts", ")", ")", ")", ":", "None", ";"], "File": "AArch64TargetTransformInfo", "Func": "instCombineSVECntElts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3433, "Length": 124, "Cover_Rate": 0.7380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "HOST_WIDE_INT", "htm_spr_num", "(", "enum", "rs6000_builtins", "code", ")", "{", "if", "(", "code", "==", "HTM_BUILTIN_GET_TFHAR", "||", "code", "==", "HTM_BUILTIN_SET_TFHAR", ")", "return", "TFHAR_SPR", ";", "else", "if", "(", "code", "==", "HTM_BUILTIN_GET_TFIAR", "||", "code", "==", "HTM_BUILTIN_SET_TFIAR", ")", "return", "TFIAR_SPR", ";", "else", "if", "(", "code", "==", "HTM_BUILTIN_GET_TEXASR", "||", "code", "==", "HTM_BUILTIN_SET_TEXASR", ")", "return", "TEXASR_SPR", ";", "gcc_assert", "(", "code", "==", "HTM_BUILTIN_GET_TEXASRU", "||", "code", "==", "HTM_BUILTIN_SET_TEXASRU", ")", ";", "return", "TEXASRU_SPR", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "htm_spr_num", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3434, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N01", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "N01", "=", "peekThroughBitcasts", "(", "N01", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "N01", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "!", "VT", ".", "is256BitVector", "(", ")", "||", "N01", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V1", "=", "N01", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "N01", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "||", "!", "<STR_LIT>", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "||", "!", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N00", ",", "N1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering148", "Func": "combineANDXORWithAllOnesIntoANDNP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3435, "Length": 237, "Cover_Rate": 0.8374558303886925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__a", "=", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";", "__b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";", "__c", "=", "(", "__v2df", ")", "vec_cmpgt", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["return", "(", "__m128d", ")", "_mm_setr_pd", "(", "__c", "[", "<NUM_LIT>", "]", ",", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "File": "emmintrin2", "Func": "_mm_cmpgt_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3436, "Length": 49, "Cover_Rate": 0.620253164556962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtl_opt_pass", "*", "make_pass_align_insns", "(", "gcc", "::", "context", "*", "ctxt", ")", "{", "return", "new", "pass_align_insns", "(", "ctxt", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "make_pass_align_insns", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3437, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dwarf", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "plus_constant", "(", "Pmode", ",", "src", ",", "size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "dwarf", ")", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_add_cfa_adjust_cfa_note", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3438, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context", ",", "VT", ")", ";"], "File": "X86ISelLowering102", "Func": "getRegisterTypeForCallingConv", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3439, "Length": 32, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqtbx2q_u8", "(", "uint8x16_t", "r", ",", "uint8x16x2_t", "tab", ",", "uint8x16_t", "idx", ")", "{", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_aarch64_tbx4v16qi", "(", "(", "int8x16_t", ")", "r", ",", "__o", ",", "(", "int8x16_t", ")", "idx", ")", ";"], "File": "arm", "Func": "neon3_vqtbx2q_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3440, "Length": 72, "Cover_Rate": 0.9863013698630136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "return", "<NUM_LIT>", "*", "<NUM_LIT>", "/", "ElemWidth", ";"], "ground_truth": ["return", "(", "ElemWidth", "==", "<NUM_LIT>", "&&", "ST", "->", "has16BitInsts", "(", ")", ")", "?", "<NUM_LIT>", ":", "(", "ElemWidth", "==", "<NUM_LIT>", "&&", "ST", "->", "hasPackedFP32Ops", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getMaximumVF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3441, "Length": 52, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3442, "Length": 66, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "s390_optimize_register_info", "(", ")", "{", "char", "clobbered_regs", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "j", ";", "gcc_assert", "(", "epilogue_completed", ")", ";", "gcc_assert", "(", "!", "cfun", "->", "machine", "->", "split_branches_pending_p", ")", ";", "s390_regs_ever_clobbered", "(", "clobbered_regs", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "clobbered_regs", "[", "i", "]", "=", "clobbered_regs", "[", "i", "]", "&&", "!", "global_regs", "[", "i", "]", ";", "clobbered_regs", "[", "RETURN_REGNUM", "]", "|=", "(", "TARGET_TPF_PROFILING", "||", "cfun_frame_layout", ".", "save_return_addr_p", "||", "crtl", "->", "calls_eh_return", ")", ";", "memset", "(", "cfun_frame_layout", ".", "gpr_save_slots", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "clobbered_regs", "[", "i", "]", ")", "cfun_gpr_save_slot", "(", "i", ")", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "cfun_gpr_save_slot", "(", "i", ")", "!=", "-", "<NUM_LIT>", ";", "i", "++", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", ">", "i", "&&", "cfun_gpr_save_slot", "(", "j", ")", "!=", "-", "<NUM_LIT>", ";", "j", "--", ")", ";", "cfun_frame_layout", ".", "first_restore_gpr", "=", "(", "i", "==", "<NUM_LIT>", ")", "?", "-", "<NUM_LIT>", ":", "i", ";", "cfun_frame_layout", ".", "last_restore_gpr", "=", "(", "i", "==", "<NUM_LIT>", ")", "?", "-", "<NUM_LIT>", ":", "j", ";", "s390_register_info_stdarg_gpr", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "cfun_gpr_save_slot", "(", "i", ")", "!=", "-", "<NUM_LIT>", ";", "i", "++", ")", ";"], "ground_truth": ["for", "(", "j", "=", "<NUM_LIT>", ";", "j", ">", "i", "&&", "cfun_gpr_save_slot", "(", "j", ")", "!=", "-", "<NUM_LIT>", ";", "j", "--", ")", ";"], "File": "s3904", "Func": "s390_optimize_register_info", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3443, "Length": 244, "Cover_Rate": 0.8872727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "data_ref_p", "(", "rtx", "X", ")", "{", "if", "(", "TARGET_PIC", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_BIG", ")", "return", "(", "data_ref_p_1", "(", "X", ")", "||", "(", "GET_CODE", "(", "X", ")", "==", "CONST", "&&", "data_ref_p_1", "(", "XEXP", "(", "X", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["return", "CONSTANT_P", "(", "X", ")", ";"], "File": "z8k", "Func": "data_ref_p", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3444, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "LEGMCTargetDesc", "Func": "createLEGMCSubtargetInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3445, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun", "->", "machine", "->", "doloop_tag_from_end", "=", "is_end", ";", "}", "tag", "=", "GEN_INT", "(", "cfun", "->", "machine", "->", "doloop_tags", "-", "<NUM_LIT>", ")", ";", "machine_mode", "opmode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["gcc_assert", "(", "opmode", "==", "HImode", "||", "opmode", "==", "SImode", ")", ";"], "File": "pru", "Func": "pru_emit_doloop", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3446, "Length": 44, "Cover_Rate": 0.3384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "removeSuccessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3447, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "DefMI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "RegMO", "=", "&", "DefMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["ImmMO", "=", "&", "DefMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "isDefMIElgibleForForwarding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3448, "Length": 33, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rs6000_cost_data", "*", "data", "=", "XNEW", "(", "struct", "_rs6000_cost_data", ")", ";", "data", "->", "loop_info", "=", "loop_info", ";", "data", "->", "cost", "[", "vect_prologue", "]", "=", "<NUM_LIT>", ";", "data", "->", "cost", "[", "vect_body", "]", "=", "<NUM_LIT>", ";", "data", "->", "cost", "[", "vect_epilogue", "]", "=", "<NUM_LIT>", ";", "rs6000_vect_nonmem", "=", "false", ";"], "ground_truth": ["return", "data", ";"], "File": "powerpcspe", "Func": "rs6000_init_cost", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3449, "Length": 50, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshrntq_m_n_s16", "(", "int8x16_t", "__a", ",", "int16x8_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrshrntq_m_n_sv8hi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqrshrntq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3450, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "switch", "(", "Op", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ",", "MRI", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "if", "(", "RCID", "!=", "-", "<NUM_LIT>", ")", "{", "const", "MCRegisterClass", "&", "ImmRC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "else", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "}", "else", "{", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCRegisterClass", "&", "ImmRC", "=", "MRI", ".", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ")", ";", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "O", ")", ";", "else", "if", "(", "ImmRC", ".", "getSize", "(", ")", "==", "<NUM_LIT>", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{"], "File": "AMDGPUInstPrinter59", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3451, "Length": 335, "Cover_Rate": 0.8251231527093597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FloatMCExpr", "(", "VariantKind", "Kind", ",", "APFloat", "Flt", ")", ":", "Kind", "(", "Kind", ")", ",", "Flt", "(", "std", "::", "move", "(", "Flt", ")", ")", "{"], "ground_truth": ["}"], "File": "NVPTXMCExpr11", "Func": "NVPTXFloatMCExpr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3452, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "BaseRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "BaseRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "OffsetOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>TargetStreamer", "&", "TOut", "=", "getTargetStreamer", "(", ")", ";", "unsigned", "DstReg", "=", "DstRegOp", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "BaseRegOp", ".", "getReg", "(", ")", ";", "unsigned", "TmpReg", "=", "DstReg", ";", "const", "MCInstrDesc", "&", "Desc", "=", "getInstDesc", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "int16_t", "DstRegClass", "=", "Desc", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ";", "unsigned", "DstRegClassID", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "DstRegClass", ")", ".", "getID", "(", ")", ";", "bool", "IsGPR", "=", "(", "DstRegClassID", "==", "<STR_LIT>", ")", "||", "(", "DstRegClassID", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "IsLoad", "||", "!", "IsGPR", "||", "(", "BaseReg", "==", "DstReg", ")", ")", "{", "TmpReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "TmpReg", ")", "return", ";", "}", "if", "(", "OffsetOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "LoOffset", "=", "OffsetOp", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "int64_t", "HiOffset", "=", "OffsetOp", ".", "getImm", "(", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "LoOffset", "&", "<NUM_LIT>", ")", "HiOffset", "+=", "<NUM_LIT>", ";", "bool", "IsLargeOffset", "=", "HiOffset", "!=", "<NUM_LIT>", ";", "if", "(", "IsLargeOffset", ")", "{", "bool", "Is32BitImm", "=", "(", "HiOffset", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "loadImmediate", "(", "HiOffset", ",", "TmpReg", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "true", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", ";", "}", "if", "(", "BaseReg", "!=", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", "TOut", ".", "emitRRR", "(", "isGP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "TmpReg", ",", "TmpReg", ",", "BaseReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Inst", ".", "getOpcode", "(", ")", ",", "DstReg", ",", "TmpReg", ",", "LoOffset", ",", "IDLoc", ",", "STI", ")", ";", "return", ";", "}", "assert", "(", "OffsetOp", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "inPicMode", "(", ")", ")", "{", "expandLoadAddress", "(", "TmpReg", ",", "<STR_LIT>", ",", "OffsetOp", ",", "!", "ABI", ".", "ArePtrs64bit", "(", ")", ",", "IDLoc", ",", "Out", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Inst", ".", "getOpcode", "(", ")", ",", "DstReg", ",", "TmpReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "ExprOffset", "=", "OffsetOp", ".", "getExpr", "(", ")", ";", "MCOperand", "LoOperand", "=", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_LO", ",", "ExprOffset", ",", "getContext", "(", ")", ")", ")", ";", "MCOperand", "HiOperand", "=", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_HI", ",", "ExprOffset", ",", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "IsLoad", ")", "TOut", ".", "emitLoadWithSymOffset", "(", "Inst", ".", "getOpcode", "(", ")", ",", "DstReg", ",", "BaseReg", ",", "HiOperand", ",", "LoOperand", ",", "TmpReg", ",", "IDLoc", ",", "STI", ")", ";"], "File": "MipsAsmParser27", "Func": "expandMemInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3453, "Length": 476, "Cover_Rate": 0.8733944954128441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "PatmosEnsureAlignment1", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3454, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "PPCSubtarget2", "Func": "getInstrInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3455, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ")", ";", "else", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ")", ";", "if", "(", "isGlobalRelativeToPICBase", "(", "OpFlags", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ",", "Result", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "X86ISelLowering149", "Func": "LowerBlockAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3456, "Length": 91, "Cover_Rate": 0.44390243902439025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlaldavq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaldavq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3457, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printSavedRegsBitmask", "(", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsAsmPrinter35", "Func": "EmitFunctionBodyStart", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3458, "Length": 32, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "ImmNode", "=", "ImmNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "ImmNode", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "!=", "ScalarBits", ")", "return", "false", ";", "APFloat", "ImmAPF", "(", "<NUM_LIT>", ")", ";", "switch", "(", "ImmNode", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ImmNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "unsigned", "Imm", "=", "ImmNode", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ImmNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Imm", "=", "<STR_LIT>", "(", "Imm", ",", "ScalarBits", ")", ";", "ImmAPF", "=", "APFloat", "(", "ScalarBits", "==", "<NUM_LIT>", "?", "APFloat", "::", "IEEEsingle", "(", ")", ":", "APFloat", "::", "IEEEhalf", "(", ")", ",", "APInt", "(", "ScalarBits", ",", "Imm", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ImmAPF", "=", "APFloat", "(", "<STR_LIT>", "(", "ImmNode", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "APFloat", "ToConvert", "=", "ImmAPF", ";", "if", "(", "FixedToFloat", ")", "{", "if", "(", "!", "ImmAPF", ".", "getExactInverse", "(", "&", "ToConvert", ")", ")", "return", "false", ";", "}", "APSInt", "Converted", "(", "<NUM_LIT>", ",", "false", ")", ";", "bool", "IsExact", ";", "ToConvert", ".", "convertToInteger", "(", "Converted", ",", "llvm", "::", "RoundingMode", "::", "NearestTiesToEven", ",", "&", "IsExact", ")", ";", "if", "(", "!", "IsExact", "||", "!", "Converted", ".", "isPowerOf2", "(", ")", ")", "return", "false", ";", "unsigned", "FracBits", "=", "Converted", ".", "logBase2", "(", ")", ";", "if", "(", "FracBits", ">", "ScalarBits", ")", "return", "false", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "{", "VecVal", ",", "CurDAG", "->", "getConstant", "(", "FracBits", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", "}", ";", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "SDLoc", "(", "N", ")", ",", "Type", ")", ";", "unsigned", "int", "Opcode", ";"], "ground_truth": ["switch", "(", "ScalarBits", ")", "{"], "File": "ARMISelDAGToDAG49", "Func": "transformFixedFloatingPointConversion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3459, "Length": 315, "Cover_Rate": 0.5459272097053726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vtstv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vtstq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3460, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DwarfAbbrevSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfInfoSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfLineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfPubTypesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfDebugInlineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfStrSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfLocSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfARangesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "ground_truth": ["DwarfRangesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "File": "NVPTXTargetObjectFile20", "Func": "Initialize", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3461, "Length": 160, "Cover_Rate": 0.5015673981191222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "constrainRegOperands", "(", "MachineInstrBuilder", "&", "MIB", ",", "MachineFunction", "*", "MF", ")", "{", "if", "(", "!", "MF", ")", "MF", "=", "MIB", "->", "getMF", "(", ")", ";", "const", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["const", "RegisterBankInfo", "*", "RBI", "=", "Subtarget", ".", "getRegBankInfo", "(", ")", ";"], "File": "SPIRVUtils1", "Func": "constrainRegOperands", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3462, "Length": 69, "Cover_Rate": 0.8023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "LHS", "=", "RHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "->", "getSExtValue", "(", ")", "+", "<NUM_LIT>", ",", "dl", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "TCC", "=", "<STR_LIT>", ";", "break", ";", "}", "TCC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "LHS", "=", "RHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "->", "getSExtValue", "(", ")", "+", "<NUM_LIT>", ",", "dl", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "TCC", "=", "<STR_LIT>", ";", "break", ";", "}", "TCC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ")", ")", "{", "LHS", "=", "RHS", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "->", "getSExtValue", "(", ")", "+", "<NUM_LIT>", ",", "dl", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "TCC", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["TCC", "=", "<STR_LIT>", ";"], "File": "CJGISelLowering", "Func": "EmitCMP", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3463, "Length": 222, "Cover_Rate": 0.4396039603960396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "depth", ",", "par", "->", "mask", ",", "par", "->", "forked_block", "?", "par", "->", "forked_block", "->", "index", ":", "-", "<NUM_LIT>", ",", "par", "->", "join_block", "?", "par", "->", "join_block", "->", "index", ":", "-", "<NUM_LIT>", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "basic_block", "block", ";", "for", "(", "unsigned", "ix", "=", "<NUM_LIT>", ";", "par", "->", "blocks", ".", "iterate", "(", "ix", ",", "&", "block", ")", ";", "ix", "++", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "block", "->", "index", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "if", "(", "par", "->", "inner", ")", "nvptx_dump_pars", "(", "par", "->", "inner", ",", "depth", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "par", "->", "next", ")", "nvptx_dump_pars", "(", "par", "->", "next", ",", "depth", ")", ";"], "File": "nvptx", "Func": "nvptx_dump_pars", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 3464, "Length": 121, "Cover_Rate": 0.9029850746268657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgtq_m_n_f32", "(", "float32x4_t", "__a", ",", "float32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmpgtq_m_n_fv4sf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpgtq_m_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3465, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_pavgw", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "_mm_avg_pu16", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_m_pavgw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3466, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "||", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "pool_ref", "=", "NULL_RTX", ";", "find_constant_pool_ref", "(", "PATTERN", "(", "insn", ")", ",", "&", "pool_ref", ")", ";", "if", "(", "pool_ref", ")", "{", "rtx", "constant", "=", "get_pool_constant", "(", "pool_ref", ")", ";", "machine_mode", "mode", "=", "get_pool_mode", "(", "pool_ref", ")", ";", "s390_add_constant", "(", "pool", ",", "constant", ",", "mode", ")", ";", "}", "}", "if", "(", "NOTE_P", "(", "insn", ")", "&&", "NOTE_KIND", "(", "insn", ")", "==", "NOTE_INSN_SWITCH_TEXT_SECTIONS", "&&", "!", "pool", "->", "emit_pool_after", ")", "pool", "->", "emit_pool_after", "=", "PREV_INSN", "(", "insn", ")", ";", "}", "gcc_assert", "(", "pool", "->", "pool_insn", "||", "pool", "->", "size", "==", "<NUM_LIT>", ")", ";", "if", "(", "pool", "->", "size", ">=", "<NUM_LIT>", ")", "{", "remove_insn", "(", "pool", "->", "pool_insn", ")", ";"], "ground_truth": ["s390_free_pool", "(", "pool", ")", ";"], "File": "s3904", "Func": "s390_mainpool_start", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3467, "Length": 126, "Cover_Rate": 0.43448275862068964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedCPU64Regs", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedCPU64Regs", "[", "I", "]", ")", ";", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", "->", "begin", "(", ")", ";", "Reg", "!=", "<STR_LIT>", "->", "end", "(", ")", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "else", "{", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", "->", "begin", "(", ")", ";", "Reg", "!=", "<STR_LIT>", "->", "end", "(", ")", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", "->", "begin", "(", ")", ";", "Reg", "!=", "<STR_LIT>", "->", "end", "(", ")", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo40", "Func": "getReservedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3468, "Length": 121, "Cover_Rate": 0.4306049822064057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqaddb_u8", "(", "uint8_t", "__a", ",", "uint8_t", "__b", ")", "{", "return", "(", "uint8_t", ")", "__builtin_aarch64_uqaddqi_uuu", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqaddb_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3469, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "if", "(", "isHReg", "(", "Reg", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "{", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isStackAligned", ")", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "return", "load", "?", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":"], "File": "X86InstrInfo103", "Func": "getLoadStoreRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3470, "Length": 378, "Cover_Rate": 0.5542521994134897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ModeRegisterDefaults", "Mode", ";", "Mode", ".", "IEEE", "=", "!", "<STR_LIT>", "(", "CC", ")", ";"], "ground_truth": ["return", "Mode", ";"], "File": "AMDGPUBaseInfo (2)1", "Func": "getDefaultForCallingConv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3471, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CFGStackified", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo1", "Func": "isCFGStackified", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3472, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcISelDAGToDAG39", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3473, "Length": 39, "Cover_Rate": 0.8297872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "::", "isPSHUFDMask", "(", "N", "->", "getMask", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering150", "Func": "isPSHUFDMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3474, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_reduce_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_reduceps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "__B", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_reduce_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3475, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SparcAsmPrinter12", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3476, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "<STR_LIT>", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Align", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "AddrReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addDirectMem", "(", "MIB", ",", "AddrReg", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "DL", ".", "getPointerSize", "(", ")", ",", "Align", ")", ";", "MIB", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "MMO", ")", ";", "return", "ResultReg", ";", "}", "addConstantPoolReference", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "CPI", ",", "PICBase", ",", "OpFlag", ")", ";"], "ground_truth": ["return", "ResultReg", ";"], "File": "X86FastISel106", "Func": "X86MaterializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3477, "Length": 362, "Cover_Rate": 0.7182539682539683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Inst", ")", ")", "for", "(", "auto", "Usr", ":", "GEP", "->", "users", "(", ")", ")", "if", "(", "auto", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Usr", ")", ")", "if", "(", "hasVolatileAccess", "(", "I", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCTools", "Func": "hasVolatileAccess", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3478, "Length": 52, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "set", ")", "{", "rtx", "tmp", "=", "SET_SRC", "(", "set", ")", ";", "if", "(", "REG_P", "(", "tmp", ")", "&&", "HARD_REGISTER_P", "(", "tmp", ")", "&&", "!", "TEST_HARD_REG_BIT", "(", "fixed_reg_set", ",", "REGNO", "(", "tmp", ")", ")", "&&", "ix86_class_likely_spilled_p", "(", "REGNO_REG_CLASS", "(", "REGNO", "(", "tmp", ")", ")", ")", ")", "return", "current_sched_info", "->", "sched_max_insns_priority", ";", "}", "return", "priority", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_adjust_priority", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3479, "Length": 57, "Cover_Rate": 0.5876288659793815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", ")", ":", "MCDisassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "ARMDisassembler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3480, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsLoweringHelper", "(", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", ",", "const", "SDLoc", "&", "Loc", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "CallingConv", "::", "ID", "CallConv", ",", "CCState", "&", "CCInfo", ")", ":", "FuncInfo", "(", "FuncInfo", ")", ",", "DL", "(", "Loc", ")", ",", "DAG", "(", "DAG", ")", ",", "Subtarget", "(", "Subtarget", ")", ",", "TheMachineFunction", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "TheFunction", "(", "TheMachineFunction", ".", "getFunction", "(", ")", ")", ",", "FrameInfo", "(", "TheMachineFunction", ".", "getFrameInfo", "(", ")", ")", ",", "FrameLowering", "(", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ")", ",", "TargLowering", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ")", ",", "CallConv", "(", "CallConv", ")", ",", "CCInfo", "(", "CCInfo", ")", "{"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "VarArgsLoweringHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3481, "Length": 107, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vidupq_n_uv4si", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vidupq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3482, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "}", "if", "(", "STI", ".", "getHasAlu32", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setMinFunctionAlignment", "(", "<NUM_LIT>", ")", ";", "setPrefFunctionAlignment", "(", "<NUM_LIT>", ")", ";", "if", "(", "<ISA_LIT>ExpandMemcpyInOrder", ")", "{", "MaxStoresPerMemset", "=", "MaxStoresPerMemsetOptSize", "=", "<NUM_LIT>", ";", "MaxStoresPerMemcpy", "=", "MaxStoresPerMemcpyOptSize", "=", "<NUM_LIT>", ";", "MaxStoresPerMemmove", "=", "MaxStoresPerMemmoveOptSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "CommonMaxStores", "=", "STI", ".", "getSelectionDAGInfo", "(", ")", "->", "getCommonMaxStoresPerMemFunc", "(", ")", ";", "MaxStoresPerMemset", "=", "MaxStoresPerMemsetOptSize", "=", "CommonMaxStores", ";", "MaxStoresPerMemcpy", "=", "MaxStoresPerMemcpyOptSize", "=", "CommonMaxStores", ";", "MaxStoresPerMemmove", "=", "MaxStoresPerMemmoveOptSize", "=", "CommonMaxStores", ";"], "ground_truth": ["}"], "File": "BPFISelLowering", "Func": "BPFTargetLowering", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3483, "Length": 278, "Cover_Rate": 0.38292011019283745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BlackfinFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "BlackfinFrameLowering1", "Func": "hasReservedCallFrame", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3484, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstMI", ",", "SrcMI", ";", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "DstMI", "=", "Reg", ";", "else", "DstMI", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "<ISA_LIT>RegisterInfo", "::", "getSubRegFromChannel", "(", "TRI", "->", "getHWRegChan", "(", "Reg", ")", ")", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer40", "Func": "isCompatibleWithClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3485, "Length": 110, "Cover_Rate": 0.48034934497816595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectTrunc", "(", "const", "Instruction", "*", "I", ")", "{", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Src", "->", "getType", "(", ")", ",", "true", ")", ";"], "ground_truth": ["EVT", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";"], "File": "PPCFastISel12", "Func": "SelectTrunc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3486, "Length": 58, "Cover_Rate": 0.36942675159235666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsComment", "(", "MachineInstr", "*", "I", ")", "{"], "ground_truth": ["return", "I", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMetadata", "(", ")", ";"], "File": "ARCompactInstrInfo", "Func": "IsComment", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3487, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddeOp0", ".", "getNode", "(", ")", "==", "AddeOp1", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsLeftOperandMUL", "=", "false", ";", "SDValue", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp0", ")", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "MULOp", "=", "findMUL_LOHI", "(", "AddeOp1", ")", ";", "else", "IsLeftOperandMUL", "=", "true", ";", "if", "(", "MULOp", "==", "SDValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "MULOp", "->", "getOpcode", "(", ")", ";", "unsigned", "FinalOpc", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "*", "HiAdd", "=", "nullptr", ";", "SDValue", "*", "LoMul", "=", "nullptr", ";", "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";"], "File": "ARMISelLowering11", "Func": "AddCombineTo64bitMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3488, "Length": 261, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "++", "i", ")", "OS", "<<", "char", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "WebAssemblyAsmBackend", "Func": "writeNopData", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3489, "Length": 38, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V16SF_FTYPE_V16SF_V16SF_HI_INT", ":", "case", "V8DI_FTYPE_V8SF_V8DI_QI_INT", ":", "case", "V16SF_FTYPE_V16SI_V16SF_HI_INT", ":", "case", "V16SI_FTYPE_V16SF_V16SI_HI_INT", ":", "case", "V8DF_FTYPE_V8SF_V8DF_QI_INT", ":", "case", "V16SF_FTYPE_V16HI_V16SF_HI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_V2DF_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_V4SF_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "V4SF_FTYPE_V4SF_V4SF_INT_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_INT_INT", ":", "nargs_constant", "=", "<NUM_LIT>", ";", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "INT_FTYPE_V4SF_V4SF_INT_INT", ":", "case", "INT_FTYPE_V2DF_V2DF_INT_INT", ":", "return", "ix86_expand_sse_comi_round", "(", "d", ",", "exp", ",", "target", ")", ";", "case", "V8DF_FTYPE_V8DF_V8DF_V8DF_UQI_INT", ":", "case", "V16SF_FTYPE_V16SF_V16SF_V16SF_HI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_V2DF_QI_INT", ":", "case", "V2DF_FTYPE_V2DF_V4SF_V2DF_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_V4SF_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V2DF_V4SF_QI_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "V16SF_FTYPE_V16SF_INT_V16SF_HI_INT", ":", "case", "V8DF_FTYPE_V8DF_INT_V8DF_QI_INT", ":", "nargs_constant", "=", "<NUM_LIT>", ";", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "UQI_FTYPE_V8DF_V8DF_INT_UQI_INT", ":", "case", "UQI_FTYPE_V2DF_V2DF_INT_UQI_INT", ":", "case", "UHI_FTYPE_V16SF_V16SF_INT_UHI_INT", ":", "case", "UQI_FTYPE_V4SF_V4SF_INT_UQI_INT", ":", "nargs_constant", "=", "<NUM_LIT>", ";", "nargs", "=", "<NUM_LIT>", ";", "break", ";", "case", "V16SF_FTYPE_V16SF_V16SF_INT_V16SF_HI_INT", ":", "case", "V8DF_FTYPE_V8DF_V8DF_INT_V8DF_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_INT_V4SF_QI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_INT_V2DF_QI_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "nargs_constant", "=", "<NUM_LIT>", ";", "break", ";", "case", "V8DF_FTYPE_V8DF_V8DF_V8DI_INT_QI_INT", ":", "case", "V16SF_FTYPE_V16SF_V16SF_V16SI_INT_HI_INT", ":", "case", "V2DF_FTYPE_V2DF_V2DF_V2DI_INT_QI_INT", ":", "case", "V4SF_FTYPE_V4SF_V4SF_V4SI_INT_QI_INT", ":", "nargs", "=", "<NUM_LIT>", ";", "nargs_constant", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "nargs", "<=", "ARRAY_SIZE", "(", "args", ")", ")", ";", "if", "(", "optimize", "||", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nargs", ";", "i", "++", ")", "{", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "i", ")", ";", "rtx", "op", "=", "expand_normal", "(", "arg", ")", ";", "machine_mode", "mode", "=", "insn_p", "->", "operand", "[", "i", "+", "<NUM_LIT>", "]", ".", "mode", ";", "bool", "match", "=", "insn_p", "->", "operand", "[", "i", "+", "<NUM_LIT>", "]", ".", "predicate", "(", "op", ",", "mode", ")", ";", "if", "(", "i", "==", "nargs", "-", "nargs_constant", ")", "{", "if", "(", "!", "match", ")", "{", "switch", "(", "icode", ")", "{", "case", "CODE_FOR_avx512f_getmantv8df_mask_round", ":", "case", "CODE_FOR_avx512f_getmantv16sf_mask_round", ":", "case", "CODE_FOR_avx512f_vgetmantv2df_round", ":", "case", "CODE_FOR_avx512f_vgetmantv4sf_round", ":", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "case", "CODE_FOR_avx512f_cmpv8df3_mask_round", ":", "case", "CODE_FOR_avx512f_cmpv16sf3_mask_round", ":", "case", "CODE_FOR_avx512f_vmcmpv2df3_mask_round", ":", "case", "CODE_FOR_avx512f_vmcmpv4sf3_mask_round", ":", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "default", ":", "error", "(", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}", "}", "}", "else", "if", "(", "i", "==", "nargs", "-", "<NUM_LIT>", ")", "{", "if", "(", "!", "insn_p", "->", "operand", "[", "nargs", "]", ".", "predicate", "(", "op", ",", "SImode", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "const0_rtx", ";"], "File": "i3866", "Func": "ix86_expand_round_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3490, "Length": 396, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdup_n_s64", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmov_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3491, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SymName", ";"], "ground_truth": ["}"], "File": "X86Operand (2)", "Func": "getSymName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3492, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<NUM_LIT>", "<=", "param", "&&", "param", "<=", "<NUM_LIT>", ")", "nios2_register_custom_code", "(", "param", ",", "CCS_FPU", ",", "fpu_insn_index", ")", ";"], "ground_truth": ["else", "if", "(", "param", "!=", "-", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "N2FPU_NAME", "(", "fpu_insn_index", ")", ",", "param", ")", ";"], "File": "nios22", "Func": "nios2_handle_custom_fpu_insn_option", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3493, "Length": 39, "Cover_Rate": 0.6964285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_storeupd128_mask", "(", "(", "double", "*", ")", "__P", ",", "(", "__v2df", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_storeu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3494, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_srli_epi64", "(", "__m128i", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psrlqi128", "(", "(", "__v2di", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_srli_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3495, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "Arg", "=", "ByValArgs", "[", "J", "++", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "DL", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ArrayRef", "<", "SDValue", ">", "(", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "RegsToPass", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegsToPass", "[", "I", "]", ".", "first", ",", "RegsToPass", "[", "I", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "uint8_t", "OpFlag", "=", "<STR_LIT>", ";", "if", "(", "G", ")", "{", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "OpFlag", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Chain", ")", ";"], "File": "LanaiISelLowering1", "Func": "LowerCCCCallTo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3496, "Length": 417, "Cover_Rate": 0.34264585045193097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxNumVGPRs", "=", "ST", "->", "getMaxNumVGPRs", "(", "MF", ")", ";", "MaxNumVGPRs", "=", "std", "::", "min", "(", "ST", "->", "getMaxNumVGPRs", "(", "MFI", "->", "getOccupancy", "(", ")", ")", ",", "MaxNumVGPRs", ")", ";", "CSRegs", "=", "MRI", "->", "getCalleeSavedRegs", "(", ")", ";", "using", "Candidate", "=", "std", "::", "pair", "<", "const", "MachineInstr", "*", ",", "bool", ">", ";", "SmallVector", "<", "Candidate", ",", "<NUM_LIT>", ">", "Candidates", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "switch", "(", "CheckNSA", "(", "MI", ")", ")", "{", "default", ":", "continue", ";", "case", "NSA_Status", "::", "CONTIGUOUS", ":", "Candidates", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MI", ",", "true", ")", ")", ";", "break", ";", "case", "NSA_Status", "::", "NON_CONTIGUOUS", ":", "Candidates", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MI", ",", "false", ")", ")", ";", "++", "NumNSAInstructions", ";", "break", ";", "}", "}", "}", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "C", ":", "Candidates", ")", "{", "if", "(", "C", ".", "second", ")", "continue", ";", "const", "MachineInstr", "*", "MI", "=", "C", ".", "first", ";", "if", "(", "CheckNSA", "(", "*", "MI", ",", "true", ")", "==", "NSA_Status", "::", "CONTIGUOUS", ")", "{", "C", ".", "second", "=", "true", ";", "++", "NumNSAConverted", ";", "continue", ";", "}", "const", "<STR_LIT>", "*", "Info", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "VAddr0Idx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr0", ")", ";", "SmallVector", "<", "LiveInterval", "*", ",", "<NUM_LIT>", ">", "Intervals", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigRegs", ";", "SlotIndex", "MinInd", ",", "MaxInd", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "VAddr0Idx", "+", "I", ")", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "LiveInterval", "*", "LI", "=", "&", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "if", "(", "llvm", "::", "find", "(", "Intervals", ",", "LI", ")", "!=", "Intervals", ".", "end", "(", ")", ")", "{", "Intervals", ".", "clear", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "GCNNSAReassign13", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3497, "Length": 330, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";"], "File": "RV16KMCTargetDesc", "Func": "LLVMInitializeRV16KTargetMC", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3498, "Length": 54, "Cover_Rate": 0.7012987012987013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "LROpOut", "=", "getReturnAddrFrameIndex", "(", "DAG", ")", ";", "LROpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "LROpOut", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "LROpOut", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isDarwinABI", ")", "{", "FPOpOut", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";", "FPOpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "FPOpOut", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "FPOpOut", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCISelLowering105", "Func": "EmitTailCallLoadFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3499, "Length": 114, "Cover_Rate": 0.7215189873417721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LEU", ":", "cr16_cmp_str", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cr16_cmp_str", ")", ";", "return", ";", "}", "case", "'$'", ":", "putc", "(", "'$'", ",", "file", ")", ";", "return", ";", "case", "'p'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "return", ";", "}", "break", ";", "case", "'b'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INTVAL", "(", "x", ")", ")", ";", "return", ";", "case", "'r'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cr16_operand_bit_pos", "(", "INTVAL", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "'s'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "cr16_operand_bit_pos", "(", "INTVAL", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "'g'", ":", "ptr_dereference", "=", "<NUM_LIT>", ";", "case", "'f'", ":", "case", "<NUM_LIT>", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "if", "(", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "BITS_PER_WORD", ")", "{", "if", "(", "LONG_REG_P", "(", "REGNO", "(", "x", ")", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "}", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "return", ";", "case", "MEM", ":", "output_address", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "CONST_DOUBLE", ":", "{", "long", "l", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ",", "l", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "l", ")", ";", "return", ";", "}", "case", "CONST_INT", ":", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INTVAL", "(", "x", ")", ")", ";", "return", ";", "}", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "default", ":", "if", "(", "!", "ptr_dereference", ")", "{", "putc", "(", "'$'", ",", "file", ")", ";", "}", "cr16_print_operand_address", "(", "file", ",", "VOIDmode", ",", "x", ")", ";", "return", ";", "}", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", ")", ";", "}", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "cr163", "Func": "cr16_print_operand", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3500, "Length": 373, "Cover_Rate": 0.7520161290322581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_H8300", ")", "return", "(", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "mode", "==", "HImode", ")", "||", "(", "mode", "==", "QImode", ")", ";", "else", "return", "regno", "==", "MAC_REG", "?", "mode", "==", "SImode", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "h83003", "Func": "h8300_hard_regno_mode_ok", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3501, "Length": 40, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "landBlkHasOtherPred", ")", "{", "unsigned", "immReg", "=", "funcRep", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "CFGTraits", "::", "insertAssignInstrBefore", "(", "insertPos", ",", "passRep", ",", "immReg", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmpResReg", "=", "funcRep", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "I32RC", ")", ";", "CFGTraits", "::", "insertCompareInstrBefore", "(", "landBlk", ",", "insertPos", ",", "passRep", ",", "cmpResReg", ",", "initReg", ",", "immReg", ")", ";", "CFGTraits", "::", "insertCondBranchBefore", "(", "landBlk", ",", "insertPos", ",", "AMDGPU", "::", "IF_PREDICATE_SET", ",", "passRep", ",", "cmpResReg", ",", "DebugLoc", "(", ")", ")", ";", "}", "CFGTraits", "::", "insertCondBranchBefore", "(", "landBlk", ",", "insertPos", ",", "AMDGPU", "::", "IF_PREDICATE_SET", ",", "passRep", ",", "initReg", ",", "DebugLoc", "(", ")", ")", ";", "if", "(", "migrateTrue", ")", "{", "migrateInstruction", "(", "trueBlk", ",", "landBlk", ",", "insertPos", ")", ";", "CFGTraits", "::", "insertAssignInstrBefore", "(", "trueBlk", ",", "passRep", ",", "initReg", ",", "<NUM_LIT>", ")", ";", "}", "CFGTraits", "::", "insertInstrBefore", "(", "insertPos", ",", "AMDGPU", "::", "ELSE", ",", "passRep", ")", ";", "if", "(", "migrateFalse", ")", "{", "migrateInstruction", "(", "falseBlk", ",", "landBlk", ",", "insertPos", ")", ";", "CFGTraits", "::", "insertAssignInstrBefore", "(", "falseBlk", ",", "passRep", ",", "initReg", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "landBlkHasOtherPred", ")", "{", "CFGTraits", "::", "insertInstrBefore", "(", "insertPos", ",", "AMDGPU", "::", "ENDIF", ",", "passRep", ")", ";", "for", "(", "typename", "BlockT", "::", "pred_iterator", "predIter", "=", "landBlk", "->", "pred_begin", "(", ")", ",", "predIterEnd", "=", "landBlk", "->", "pred_end", "(", ")", ";", "predIter", "!=", "predIterEnd", ";"], "ground_truth": ["++", "predIter", ")", "{"], "File": "AMDILCFGStructurizer16", "Func": "improveSimpleJumpintoIf", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3502, "Length": 223, "Cover_Rate": 0.34520123839009287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Best", "==", "Last", "||", "BetterThan", "(", "*", "I", ",", "*", "Best", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Best", "=", "I", ";", "}", "}", "if", "(", "Matched", "==", "FindBest_PerfectMatch", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "MipsELFObjectWriter14", "Func": "find_best", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3503, "Length": 49, "Cover_Rate": 0.3475177304964539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "n_src", "==", "<NUM_LIT>", ")", "avr_asm_len", "(", "AVR_HAVE_MOVW", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_src", "==", "<NUM_LIT>", "||", "!", "AVR_HAVE_MOVW", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "REGNO", "(", "xop", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "xop", "[", "<NUM_LIT>", "]", ")", "||", "!", "reg_unused_after", "(", "insn", ",", "r_msb", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", ",", "&", "r_msb", ",", "plen", ",", "<NUM_LIT>", ")", ";", "r_msb", "=", "tmp_reg_rtx", ";", "}", "avr_asm_len", "(", "<STR_LIT>", ",", "&", "r_msb", ",", "plen", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "n", "=", "n_src", ";", "n", "<", "n_dest", ";", "n", "++", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "&", "all_regs_rtx", "[", "REGNO", "(", "xop", "[", "<NUM_LIT>", "]", ")", "+", "n", "]", ",", "plen", ",", "<NUM_LIT>", ")", ";"], "File": "avr", "Func": "avr_out_sign_extend", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3504, "Length": 135, "Cover_Rate": 0.5672268907563025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CM", "=", "RM", "==", "Reloc", "::", "PIC_", "?", "CodeModel", "::", "Small", ":", "CodeModel", "::", "Medium", ";", "break", ";", "case", "CodeModel", "::", "JITDefault", ":", "CM", "=", "CodeModel", "::", "Large", ";"], "ground_truth": ["break", ";"], "File": "SparcMCTargetDesc20", "Func": "createSparcV9MCCodeGenInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3505, "Length": 31, "Cover_Rate": 0.32978723404255317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GlueChain", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VTList", ",", "{", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "A", ",", "B", ",", "GlueChain", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "Flags", ")", ";"], "File": "SIISelLowering10", "Func": "getFPBinOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3506, "Length": 81, "Cover_Rate": 0.5328947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_ANTI", "||", "REG_NOTE_KIND", "(", "link", ")", "==", "REG_DEP_OUTPUT", ")", "return", "<NUM_LIT>", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", "&&", "CALL_P", "(", "insn", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "i_pat", "=", "single_set", "(", "insn", ")", ")", "!=", "NULL", "&&", "MEM_P", "(", "SET_SRC", "(", "i_pat", ")", ")", "&&", "(", "d_pat", "=", "single_set", "(", "dep", ")", ")", "!=", "NULL", "&&", "MEM_P", "(", "SET_DEST", "(", "d_pat", ")", ")", ")", "{"], "ground_truth": ["rtx", "src_mem", "=", "XEXP", "(", "SET_SRC", "(", "i_pat", ")", ",", "<NUM_LIT>", ")", ";"], "File": "arm4", "Func": "arm_adjust_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3507, "Length": 90, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "Function", "::", "PrivateLinkage", ":", "case", "Function", "::", "InternalLinkage", ":", "break", ";", "case", "Function", "::", "ExternalLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "break", ";", "case", "Function", "::", "WeakAnyLinkage", ":", "case", "Function", "::", "WeakODRLinkage", ":", "case", "Function", "::", "LinkOnceAnyLinkage", ":", "case", "Function", "::", "LinkOnceODRLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "break", ";", "}", "O", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ")", ";", "O", "<<", "'\\n'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "E", ";", "++", "II", ")", "{", "printMachineInstruction", "(", "II", ")", ";", "}", "}", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "EmitJumpTableInfo", "(", "MF", ".", "getJumpTableInfo", "(", ")", ",", "MF", ")", ";", "DW", "->", "EndFunction", "(", "&", "MF", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SPUAsmPrinter10", "Func": "runOnMachineFunction", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3508, "Length": 220, "Cover_Rate": 0.7534246575342466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ValVT", ".", "isVector", "(", ")", ")", "return", "LowerSTOREVector", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["else", "return", "SDValue", "(", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "LowerSTORE", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3509, "Length": 23, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Priv", "->", "NeedsScopeSpill", ";"], "ground_truth": ["}"], "File": "RAInfo", "Func": "needsScopeSpill", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3510, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "M68kSubtarget", "Func": "anchor", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3511, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "Register", ",", "Register", ">", "<ISA_LIT>InstructionSelector", "::", "selectAddrLoHi", "(", "MachineInstr", "&", "MI", ")", "{", "MachineIRBuilder", "Builder", "(", "MI", ")", ";", "LLT", "S8", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "LoImm", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S8", "}", ",", "{", "}", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LoImm", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "LoImm", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "auto", "HiImm", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S8", "}", ",", "{", "}", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["HiImm", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "<STR_LIT>", ")", ";"], "File": "MOSInstructionSelector", "Func": "selectAddrLoHi", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3512, "Length": 131, "Cover_Rate": 0.7401129943502824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "get_sew", "(", ")", "const", "{", "return", "m_sew", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "get_sew", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3513, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "&", "TFI", "=", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "const", "unsigned", "ProbeSize", "=", "getStackProbeSize", "(", "*", "MF", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "*", "testMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "tailMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "blockMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "testMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "blockMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "tailMBB", ")", ";", "Register", "sizeVReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "physSPReg", "=", "TFI", ".", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "TmpStackPtr", "=", "MRI", ".", "createVirtualRegister", "(", "TFI", ".", "Uses64BitFramePtr", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "Register", "FinalStackPtr", "=", "MRI", ".", "createVirtualRegister", "(", "TFI", ".", "Uses64BitFramePtr", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "{", "MI", "}", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "TmpStackPtr", ")", ".", "addReg", "(", "physSPReg", ")", ";", "{", "const", "unsigned", "Opc", "=", "TFI", ".", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MBB", ",", "{", "MI", "}", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ",", "FinalStackPtr", ")", ".", "addReg", "(", "TmpStackPtr", ")", ".", "addReg", "(", "sizeVReg", ")", ";", "}", "BuildMI", "(", "testMBB", ",", "DL", ",", "TII", "->", "get", "(", "TFI", ".", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addReg", "(", "FinalStackPtr", ")", ";", "BuildMI", "(", "testMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "tailMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "testMBB", "->", "addSuccessor", "(", "blockMBB", ")", ";", "testMBB", "->", "addSuccessor", "(", "tailMBB", ")", ";", "BuildMI", "(", "blockMBB", ",", "DL", ",", "TII", "->", "get", "(", "getSUBriOpcode", "(", "TFI", ".", "Uses64BitFramePtr", ",", "ProbeSize", ")", ")", ",", "physSPReg", ")", ".", "addReg", "(", "physSPReg", ")", ".", "addImm", "(", "ProbeSize", ")", ";", "const", "unsigned", "MovMIOpc", "=", "TFI", ".", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "addRegOffset", "(", "BuildMI", "(", "blockMBB", ",", "DL", ",", "TII", "->", "get", "(", "MovMIOpc", ")", ")", ",", "physSPReg", ",", "false", ",", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "blockMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "testMBB", ")", ";"], "ground_truth": ["blockMBB", "->", "addSuccessor", "(", "testMBB", ")", ";"], "File": "X86ISelLowering215", "Func": "EmitLoweredProbedAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3514, "Length": 436, "Cover_Rate": 0.7530224525043178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";"], "ground_truth": ["if", "(", "!", "LA", ")", "return", "PO", ";"], "File": "ARMConstantIslandPass10", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3515, "Length": 30, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopStats", "(", "unsigned", "Phi_", ",", "unsigned", "Iter_", ",", "MachineLoop", "*", "L_", ")", ":", "Phi", "(", "Phi_", ")", ",", "Iter", "(", "Iter_", ")", ",", "CounterReg", "(", "<NUM_LIT>", ")", ",", "ImmStep", "(", "false", ")", ",", "L", "(", "L_", ")", "{"], "ground_truth": ["}"], "File": "TPCHardwareLoops", "Func": "LoopStats", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3516, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "value", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "value", ">=", "<NUM_LIT>", "&&", "value", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "-", "value", ";"], "ground_truth": ["}"], "File": "SPUAsmPrinter", "Func": "printROTNeg7Imm", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3517, "Length": 38, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AnnotateUniformValues", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "AMDGPUA<ISA_LIT>", "=", "<STR_LIT>", "(", "M", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues18", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3518, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TARGET_ALTIVEC_VRSAVE", "=", "<NUM_LIT>", ";", "rs6000_current_abi", "=", "ABI_DARWIN", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "TARGET_64BIT", ")", "darwin_one_byte_bool", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_64BIT", "&&", "!", "TARGET_POWERPC64", ")", "{", "rs6000_isa_flags", "|=", "OPTION_MASK_POWERPC64", ";", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_64BIT", ")", "rs6000_default_long_calls", "=", "<NUM_LIT>", ";", "if", "(", "flag_mkernel", ")", "{", "rs6000_default_long_calls", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_SOFT_FLOAT", ")", ")", "rs6000_isa_flags", "|=", "OPTION_MASK_SOFT_FLOAT", ";", "}", "if", "(", "!", "flag_mkernel", "&&", "!", "flag_apple_kext", "&&", "TARGET_64BIT", "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_ALTIVEC", ")", ")", "rs6000_isa_flags", "|=", "OPTION_MASK_ALTIVEC", ";", "if", "(", "!", "flag_mkernel", "&&", "!", "flag_apple_kext", "&&", "strverscmp", "(", "darwin_macosx_version_min", ",", "<STR_LIT>", ")", ">=", "<NUM_LIT>", "&&", "!", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_ALTIVEC", ")", "&&", "!", "OPTION_SET_P", "(", "rs6000_cpu_index", ")", ")", "{", "rs6000_isa_flags", "|=", "OPTION_MASK_ALTIVEC", ";", "}"], "ground_truth": ["}"], "File": "rs6000", "Func": "darwin_rs6000_override_options", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3519, "Length": 131, "Cover_Rate": 0.9225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "min_offset", "<", "<NUM_LIT>", "||", "max_offset", ">=", "<NUM_LIT>", ")", "return", "SImode", ";", "else", "{"], "ground_truth": ["if", "(", "max_offset", ">=", "<NUM_LIT>", ")", "return", "HImode", ";"], "File": "nds32", "Func": "nds32_case_vector_shorten_mode", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3520, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "ConstantPoolSDNode", "*", "N", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", "->", "isABI_N64", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "lowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3521, "Length": 66, "Cover_Rate": 0.7415730337078652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "K", ",", "<ISA_LIT>AsmParser", "&", "Parser", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", ",", "AsmParser", "(", "Parser", ")", "{"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "MipsOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3522, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Symbol", "=", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Symbol", "=", "Printer", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "Symbol", "=", "Printer", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "Kind", ",", "*", "Ctx", ")", ";", "if", "(", "!", "Offset", ")", "return", "MCOperand", "::", "createExpr", "(", "MCSym", ")", ";"], "ground_truth": ["assert", "(", "Offset", ">", "<NUM_LIT>", ")", ";"], "File": "XCoreMCInstLower12", "Func": "LowerSymbolOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3523, "Length": 116, "Cover_Rate": 0.4233576642335766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitInlineJumpTable", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ")", ";", "return", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "if", "(", "TID", ".", "Opcode", "==", "<STR_LIT>", ")", "Binary", "|=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "<STR_LIT>", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "<NUM_LIT>", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "emitMiscBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3524, "Length": 70, "Cover_Rate": 0.3626943005181347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RxSBGOperands", "RxSBG", "[", "]", "=", "{", "RxSBGOperands", "(", "Opcode", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "RxSBGOperands", "(", "Opcode", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "}", ";", "unsigned", "Count", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "while", "(", "expandRxSBG", "(", "RxSBG", "[", "I", "]", ")", ")", "if", "(", "RxSBG", "[", "I", "]", ".", "Input", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Count", "[", "I", "]", "+=", "<NUM_LIT>", ";", "if", "(", "Count", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Count", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "I", "=", "Count", "[", "<NUM_LIT>", "]", ">", "Count", "[", "<NUM_LIT>", "]", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "I", "^", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "(", "RxSBG", "[", "I", "]", ".", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Opcode", "==", "<STR_LIT>", "&&", "detectOrAndInsertion", "(", "Op0", ",", "RxSBG", "[", "I", "]", ".", "Mask", ")", ")", "{"], "File": "SystemZISelDAGToDAG34", "Func": "tryRxSBG", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3525, "Length": 205, "Cover_Rate": 0.49160671462829736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ggc_alloc_cleared", "(", "sizeof", "(", "struct", "machine_function", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "sparc_init_machine_status", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3526, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXRegisterInfo1", "Func": "getFrameRegister", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3527, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["}"], "File": "SNESDisassembler", "Func": "LLVMInitializeSNESDisassembler", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3528, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ImmMO", ".", "isGlobal", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "ImmMO", ".", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "ImmMO", ".", "getGlobal", "(", ")", "->", "getPointerAlignment", "(", "DL", ")", "<", "III", ".", "ImmMustBeMultipleOf", ")", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "ImmMO", ".", "isImm", "(", ")", ")", "{", "APInt", "ActualValue", "(", "<NUM_LIT>", ",", "ImmMO", ".", "getImm", "(", ")", "+", "BaseImm", ",", "true", ")", ";", "if", "(", "III", ".", "SignedImm", "&&", "!", "ActualValue", ".", "isSignedIntN", "(", "III", ".", "ImmWidth", ")", ")", "return", "false", ";", "if", "(", "!", "III", ".", "SignedImm", "&&", "!", "ActualValue", ".", "isIntN", "(", "III", ".", "ImmWidth", ")", ")", "return", "false", ";", "Imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "ImmMO", ".", "getImm", "(", ")", "+", "BaseImm", ")", ";", "if", "(", "Imm", "%", "III", ".", "ImmMustBeMultipleOf", ")", "return", "false", ";", "if", "(", "III", ".", "TruncateImmTo", ")", "Imm", "&=", "(", "(", "<NUM_LIT>", "<<", "III", ".", "TruncateImmTo", ")", "-", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["else", "return", "false", ";"], "File": "PPCInstrInfo", "Func": "isImmElgibleForForwarding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3529, "Length": 169, "Cover_Rate": 0.6869918699186992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsNegative", ")", "Val", "=", "-", "Val", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Flt", ".", "getLoc", "(", ")", ",", "Flt", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "Val", "}", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyAsmParser7", "Func": "parseSingleFloat", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3530, "Length": 48, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxMemcpyTPInlineSizeThreshold", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMSubtarget100", "Func": "getMaxMemcpyTPInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3531, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getEHHandlerRegister", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SparcRegisterInfo16", "Func": "getEHHandlerRegister", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3532, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "int", "VALUWaitStates", "=", "<NUM_LIT>", ";", "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "if", "(", "!", "TRI", "->", "isVGPR", "(", "MRI", ",", "Def", ".", "getReg", "(", ")", ")", ")", "return", "WaitStatesNeeded", ";", "unsigned", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "auto", "IsHazardFn", "=", "[", "this", ",", "Reg", ",", "TRI", "]", "(", "MachineInstr", "*", "MI", ")", "{", "int", "DataIdx", "=", "createsVALUHazard", "(", "*", "MI", ")", ";"], "ground_truth": ["return", "DataIdx", ">=", "<NUM_LIT>", "&&", "TRI", "->", "regsOverlap", "(", "MI", "->", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ",", "Reg", ")", ";"], "File": "GCNHazardRecognizer10", "Func": "checkVALUHazardsHelper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3533, "Length": 98, "Cover_Rate": 0.6950354609929078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "vec_any_numeric", "(", "vector", "float", "a1", ")", "{", "return", "__builtin_altivec_vcmpeqfp_p", "(", "__CR6_EQ_REV", ",", "a1", ",", "a1", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_any_numeric", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3534, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "getOppositeCondition", "(", "CC", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AVRInstrInfo", "Func": "reverseBranchCondition", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3535, "Length": 34, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFIContext", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHContext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3536, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "SE", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Imm", "=", "<NUM_LIT>", ";", "for", "(", "char", "c", ":", "SE", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ")", "{", "switch", "(", "c", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "'i'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "case", "'o'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "case", "'r'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "case", "'w'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "}", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser11", "Func": "addFenceArgOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3537, "Length": 106, "Cover_Rate": 0.8412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "SplitF64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Val", ")", ";", "SDValue", "Lo", "=", "SplitF64", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "SplitF64", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Register", "RegLo", "=", "VA", ".", "getLocReg", "(", ")", ";", "assert", "(", "RegLo", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Register", "RegHi", "=", "RegLo", "+", "<NUM_LIT>", ";", "if", "(", "STI", ".", "isRegisterReservedByUser", "(", "RegLo", ")", "||", "STI", ".", "isRegisterReservedByUser", "(", "RegHi", ")", ")", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagnosticInfoUnsupported", "{", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "}", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegLo", ",", "Lo", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegLo", ",", "<STR_LIT>", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegHi", ",", "Hi", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegHi", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "Val", "=", "convertValVTToLocVT", "(", "DAG", ",", "Val", ",", "VA", ",", "DL", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Glue", ")", ";", "if", "(", "STI", ".", "isRegisterReservedByUser", "(", "VA", ".", "getLocReg", "(", ")", ")", ")", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagnosticInfoUnsupported", "{", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "}", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "{", "RetOps", ".", "push_back", "(", "Glue", ")", ";", "}", "const", "Function", "&", "Func", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "Func", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "File": "RISCVISelLowering38", "Func": "LowerReturn", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3538, "Length": 422, "Cover_Rate": 0.5926966292134831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PerfHint", "::", "MemAccessInfo", "<ISA_LIT>PerfHint", "::", "makeMemAccessInfo", "(", "Instruction", "*", "Inst", ")", "const", "{", "MemAccessInfo", "MAI", ";"], "ground_truth": ["const", "Value", "*", "MO", "=", "getMemoryInstrPtrAndType", "(", "Inst", ")", ".", "first", ";"], "File": "AMDGPUPerfHintAnalysis (2)", "Func": "makeMemAccessInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3539, "Length": 28, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressSanitizer", "(", "const", "MCSubtargetInfo", "*", "&", "STI", ")", ":", "<ISA_LIT>AsmInstrumentation", "(", "STI", ")", ",", "RepPrefix", "(", "false", ")", ",", "OrigSPOffset", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation1", "Func": "X86AddressSanitizer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3540, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitConstant", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "EmitByte", "(", "Val", "&", "<NUM_LIT>", ",", "OS", ")", ";"], "ground_truth": ["Val", ">>=", "<NUM_LIT>", ";"], "File": "TriCoreMCCodeEmitter (2)", "Func": "EmitConstant", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3541, "Length": 43, "Cover_Rate": 0.9555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TypeNo", "=", "TypeNo", "<<", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getTag", "(", ")", "==", "dwarf", "::", "DW_TAG_structure_type", ")", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", ";", "else", "TypeNo", "=", "TypeNo", "|", "<STR_LIT>", ";", "TagName", "=", "CTy", ".", "getName", "(", ")", ";", "std", "::", "string", "UniqueSuffix", "=", "<STR_LIT>", "+", "Ty", "->", "getNameStr", "(", ")", ".", "substr", "(", "<NUM_LIT>", ")", ";", "TagName", "+=", "UniqueSuffix", ";", "unsigned", "short", "size", "=", "CTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["HasAux", "=", "true", ";"], "File": "PIC16DebugInfo2", "Func": "PopulateStructOrUnionTypeInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3542, "Length": 77, "Cover_Rate": 0.5539568345323741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "<NUM_LIT>", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "Dead", ".", "insert", "(", "I", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "MVETailPredication", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3543, "Length": 121, "Cover_Rate": 0.38412698412698415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>BaseRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo", "Func": "getNoPreservedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3544, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "BoundCtrl", "==", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["BoundCtrl", "=", "<NUM_LIT>", ";"], "File": "AMDGPUAsmParser10", "Func": "ConvertBoundCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3545, "Length": 14, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "emitFrameIndexDebugValue", "(", "MachineFunction", "&", "MF", ",", "int", "FrameIx", ",", "uint64_t", "Offset", ",", "const", "MDNode", "*", "MDPtr", ",", "DebugLoc", "DL", ")", "const", "{", "<ISA_LIT>AddressMode", "AM", ";"], "ground_truth": ["AM", ".", "BaseType", "=", "<STR_LIT>", ";"], "File": "X86InstrInfo116", "Func": "emitFrameIndexDebugValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3546, "Length": 35, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "Op", "=", "<STR_LIT>", "(", "RegNo", ",", "RegKind", ",", "S", ",", "E", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "name", "==", "<STR_LIT>", ")", "Op", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ";", "else", "Op", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ";", "break", ";", "}", "break", ";", "}", "if", "(", "match<ISA_LIT>AsmModifiers", "(", "EVal", ",", "E", ")", ")", "{", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Op", "=", "<STR_LIT>", "(", "EVal", ",", "S", ",", "E", ")", ";", "}", "break", ";", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Dot", ":", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "EVal", ",", "E", ")", ")", "Op", "=", "<STR_LIT>", "(", "EVal", ",", "S", ",", "E", ")", ";", "break", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Identifier", ";", "if", "(", "!", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ")", "{", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "if", "(", "isCall", "&&", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getRelocM", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Res", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_WPLT30", ",", "Res", ",", "getContext", "(", ")", ")", ";", "Op", "=", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "SparcAsmParser", "Func": "parseSparcAsmOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3547, "Length": 330, "Cover_Rate": 0.6191369606003753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler33", "Func": "DecodeGPR32spRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3548, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitTLSBASEADDR", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitTLSBASEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3549, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Trace", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "B", ")", "<<", "<STR_LIT>", "<<", "MI", ";", "assert", "(", "MI", ".", "isBranch", "(", ")", "&&", "<STR_LIT>", ")", ";", "InstrExec", ".", "insert", "(", "&", "MI", ")", ";", "bool", "Eval", "=", "ME", ".", "evaluate", "(", "MI", ",", "Map", ",", "BTs", ",", "FallsThrough", ")", ";", "if", "(", "!", "Eval", ")", "{", "DefaultToAll", "=", "true", ";", "FallsThrough", "=", "true", ";", "if", "(", "Trace", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "DefaultToAll", ")", "{", "if", "(", "Trace", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "BTs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "BTs", "[", "i", "]", ")", ";", "if", "(", "FallsThrough", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "Targets", ".", "insert", "(", "BTs", ".", "begin", "(", ")", ",", "BTs", ".", "end", "(", ")", ")", ";", "}", "++", "It", ";", "}", "while", "(", "FallsThrough", "&&", "It", "!=", "End", ")", ";", "if", "(", "!", "DefaultToAll", ")", "{", "for", "(", "const", "MachineBasicBlock", "*", "SB", ":", "B", ".", "successors", "(", ")", ")", "{", "if", "(", "SB", "->", "isEHPad", "(", ")", ")", "Targets", ".", "insert", "(", "SB", ")", ";", "}", "if", "(", "FallsThrough", ")", "{", "MachineFunction", "::", "const_iterator", "BIt", "=", "B", ".", "getIterator", "(", ")", ";", "MachineFunction", "::", "const_iterator", "Next", "=", "std", "::", "next", "(", "BIt", ")", ";", "if", "(", "Next", "!=", "MF", ".", "end", "(", ")", ")", "Targets", ".", "insert", "(", "&", "*", "Next", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "BitTracker11", "Func": "visitBranchesFrom", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3550, "Length": 270, "Cover_Rate": 0.6852791878172588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveOptionRVC", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer", "Func": "emitDirectiveOptionRVC", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3551, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDarwin", "(", ")", "const", "{"], "ground_truth": ["return", "IsDarwin", ";"], "File": "PPCAsmParser (2)", "Func": "isDarwin", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3552, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_permutex2var_pd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128i", "__I", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_vpermt2varpd128_maskz", "(", "(", "__v2di", ")", "__I", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_permutex2var_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3553, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SubRegIdx", "!=", "<STR_LIT>", "&&", "SubRegIdx", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "Move", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Move", ".", "isMachineOpcode", "(", ")", ")", "continue", ";", "switch", "(", "Move", ".", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["break", ";"], "File": "X86ISelDAGToDAG105", "Func": "PostprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3554, "Length": 132, "Cover_Rate": 0.353887399463807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ATTInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "X86InstComments1", "Func": "getRegName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3555, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vdupq_laneq_s64", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupq_laneq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3556, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Args", ".", "push_back", "(", "RegNode", ")", ";", "Instruction", "*", "InsertPt", "=", "EscapeCall", ";", "if", "(", "!", "EscapeCall", ")", "InsertPt", "=", "F", ".", "getEntryBlock", "(", ")", ".", "getTerminator", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "InsertPt", ")", ";", "Builder", ".", "CreateCall", "(", "FrameEscape", ",", "Args", ")", ";", "if", "(", "EscapeCall", ")", "EscapeCall", "->", "eraseFromParent", "(", ")", ";", "return", "Args", ".", "size", "(", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86WinEHState5", "Func": "escapeRegNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3557, "Length": 67, "Cover_Rate": 0.3872832369942196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsSrcConstant", "[", "<NUM_LIT>", "]", "=", "{", "getTargetConstantBitsFromNode", "(", "V1", ",", "EltSizeInBits", ",", "UndefSrcElts", "[", "<NUM_LIT>", "]", ",", "SrcEltBits", "[", "<NUM_LIT>", "]", ",", "true", ",", "false", ")", ",", "getTargetConstantBitsFromNode", "(", "V2", ",", "EltSizeInBits", ",", "UndefSrcElts", "[", "<NUM_LIT>", "]", ",", "SrcEltBits", "[", "<NUM_LIT>", "]", ",", "true", ",", "false", ")", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "unsigned", "SrcIdx", "=", "M", "/", "Size", ";", "SDValue", "V", "=", "M", "<", "Size", "?", "V1", ":", "V2", ";", "M", "%=", "Size", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "{", "Mask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "continue", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Size", "%", "V", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "int", "Scale", "=", "Size", "/", "V", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "int", "Idx", "=", "M", "/", "Scale", ";", "if", "(", "Idx", "!=", "<NUM_LIT>", "&&", "!", "VT", ".", "isFloatingPoint", "(", ")", ")", "Mask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "else", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Mask", "[", "i", "]", "=", "SM_SentinelZero", ";", "continue", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "setTargetShuffleZeroElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3558, "Length": 226, "Cover_Rate": 0.4923747276688453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "ET_NULL", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIInsertSkips", "Func": "generatePsEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3559, "Length": 95, "Cover_Rate": 0.7196969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "in<ISA_LIT>16HardFloat", "(", ")", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "llvm", "::", "StringRef", "Sym", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "Function", "*", "F", "=", "G", "->", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", "Sym", ")", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "Mask", "=", "<ISA_LIT>RegisterInfo", "::", "get<ISA_LIT>16RetHelperMask", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsISelLowering108", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3560, "Length": 173, "Cover_Rate": 0.44587628865979384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsl_n_u32", "(", "uint64x2_t", "__a", ",", "uint32x2_t", "__b", ",", "uint32_t", "__c", ")", "{"], "ground_truth": ["return", "(", "uint64x2_t", ")", "__builtin_neon_vmlslu_nv2si", "(", "(", "int64x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ",", "(", "__builtin_neon_si", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vmlsl_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3561, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addAlignedMemoryOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addDupAlignedMemory32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3562, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "RegLst", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RegLst", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "unsigned", "RegNum", "=", "RegLst", "&", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<=", "RegNum", ";", "i", "++", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Regs", "[", "i", "]", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsDisassembler1", "Func": "DecodeRegListOperand16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3563, "Length": 83, "Cover_Rate": 0.5533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "saved_warn_return_type_count", ")", "saved_warn_return_type_count", "=", "<NUM_LIT>", ";", "}", "else", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "*", "no_add_attrs", "=", "true", ";"], "ground_truth": ["}"], "File": "mcore3", "Func": "mcore_handle_naked_attribute", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3564, "Length": 30, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto_sbitmap", "to_clear_bitmap", "(", "maxregno", "+", "<NUM_LIT>", ")", ";", "rtx", "r1_reg", ",", "result_rtl", ",", "clearing_reg", "=", "NULL_RTX", ";", "tree", "result_type", ";", "bitmap_clear", "(", "to_clear_bitmap", ")", ";", "bitmap_set_range", "(", "to_clear_bitmap", ",", "R0_REGNUM", ",", "NUM_ARG_REGS", ")", ";", "bitmap_set_bit", "(", "to_clear_bitmap", ",", "IP_REGNUM", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "int", "float_bits", "=", "D7_VFP_REGNUM", "-", "FIRST_VFP_REGNUM", "+", "<NUM_LIT>", ";", "bitmap_set_range", "(", "to_clear_bitmap", ",", "FIRST_VFP_REGNUM", ",", "float_bits", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SImode", ",", "IP_REGNUM", ")", ")", ";", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "IP_REGNUM", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "regno", "=", "NUM_ARG_REGS", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "IN_RANGE", "(", "regno", ",", "FIRST_VFP_REGNUM", ",", "D7_VFP_REGNUM", ")", ")", "continue", ";", "if", "(", "IN_RANGE", "(", "regno", ",", "IP_REGNUM", ",", "PC_REGNUM", ")", ")", "continue", ";", "if", "(", "call_used_regs", "[", "regno", "]", ")", "bitmap_set_bit", "(", "to_clear_bitmap", ",", "regno", ")", ";", "}", "result_type", "=", "TREE_TYPE", "(", "DECL_RESULT", "(", "current_function_decl", ")", ")", ";", "if", "(", "!", "VOID_TYPE_P", "(", "result_type", ")", ")", "{", "uint64_t", "to_clear_return_mask", ";", "result_rtl", "=", "arm_function_value", "(", "result_type", ",", "current_function_decl", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "result_rtl", ")", ")", ";", "to_clear_return_mask", "=", "compute_not_to_clear_mask", "(", "result_type", ",", "result_rtl", ",", "<NUM_LIT>", ",", "&", "padding_bits_to_clear", ")", ";", "if", "(", "to_clear_return_mask", ")", "{", "gcc_assert", "(", "(", "unsigned", ")", "maxregno", "<", "sizeof", "(", "long", "long", ")", "*", "__CHAR_BIT__", ")", ";", "for", "(", "regno", "=", "R0_REGNUM", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "to_clear_return_mask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "regno", ")", ";", "}", "}", "}", "if", "(", "padding_bits_to_clear", "!=", "<NUM_LIT>", ")", "{", "int", "to_clear_bitmap_size", "=", "SBITMAP_SIZE", "(", "(", "sbitmap", ")", "to_clear_bitmap", ")", ";", "auto_sbitmap", "to_clear_arg_regs_bitmap", "(", "to_clear_bitmap_size", ")", ";", "bitmap_clear", "(", "to_clear_arg_regs_bitmap", ")", ";", "bitmap_set_range", "(", "to_clear_arg_regs_bitmap", ",", "R1_REGNUM", ",", "NUM_ARG_REGS", "-", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "bitmap_subset_p", "(", "to_clear_arg_regs_bitmap", ",", "to_clear_bitmap", ")", ")", ";", "}", "clearing_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "TARGET_THUMB1", "?", "R0_REGNUM", ":", "LR_REGNUM", ")", ";"], "ground_truth": ["r1_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "R0_REGNUM", "+", "<NUM_LIT>", ")", ";"], "File": "arm7", "Func": "cmse_nonsecure_entry_clear_before_return", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3565, "Length": 339, "Cover_Rate": 0.901595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getZeroVector", "(", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "EncodedVal", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3566, "Length": 82, "Cover_Rate": 0.8913043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "'n'", ":", "case", "'w'", ":", "Size", "=", "(", "Suffix", "==", "'n'", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "IsThumb", ")", ";", "EmitThumbMappingSymbol", "(", ")", ";", "for", "(", "unsigned", "II", "=", "<NUM_LIT>", ",", "IE", "=", "Size", ";", "II", "!=", "IE", ";", "II", "=", "II", "+", "<NUM_LIT>", ")", "{", "const", "unsigned", "I0", "=", "LittleEndian", "?", "II", "+", "<NUM_LIT>", ":", "II", "+", "<NUM_LIT>", ";", "const", "unsigned", "I1", "=", "LittleEndian", "?", "II", "+", "<NUM_LIT>", ":", "II", "+", "<NUM_LIT>", ";", "Buffer", "[", "Size", "-", "II", "-", "<NUM_LIT>", "]", "=", "uint8_t", "(", "Inst", ">>", "I0", "*", "CHAR_BIT", ")", ";", "Buffer", "[", "Size", "-", "II", "-", "<NUM_LIT>", "]", "=", "uint8_t", "(", "Inst", ">>", "I1", "*", "CHAR_BIT", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer22", "Func": "emitInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3567, "Length": 118, "Cover_Rate": 0.472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";"], "ground_truth": ["return", "VOIDmode", "==", "mode", "?", "x", ":", "simplify_gen_subreg", "(", "int_mode_for_mode", "(", "mode", ")", ".", "require", "(", ")", ",", "x", ",", "mode", ",", "<NUM_LIT>", ")", ";"], "File": "avr", "Func": "avr_to_int_mode", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3568, "Length": 33, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "NewVT", "=", "getExtensionTo64Bits", "(", "OrigTy", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "N", "->", "getDebugLoc", "(", ")", ",", "NewVT", ",", "N", ")", ";"], "File": "ARMISelLowering137", "Func": "AddRequiredExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3569, "Length": 26, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ";", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "int", "lastreg", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ")", "!=", "<NUM_LIT>", "||", "current_function_pretend_args_size", "||", "current_function_args_size", "||", "current_function_outgoing_args_size", "||", "current_function_calls_eh_return", "||", "!", "TARGET_PROLOGUE_EPILOGUE", ")", "return", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "reglimit", ";", "regno", "++", ")", "if", "(", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "||", "(", "regno", "==", "(", "int", ")", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "current_function_uses_pic_offset_table", "||", "(", "flag_pic", "&&", "regs_ever_live", "[", "regno", "+", "<NUM_LIT>", "]", "&&", "!", "call_used_regs", "[", "regno", "+", "<NUM_LIT>", "]", ")", ")", ")", ")", "{", "if", "(", "lastreg", "!=", "regno", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "lastreg", "=", "regno", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "cris2", "Func": "cris_simple_epilogue", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3570, "Length": 122, "Cover_Rate": 0.9606299212598425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", ")", "{", "return", ";", "}", "if", "(", "DstReg", "!=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "return", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "Offset", "+=", "-", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Offset", "+=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "AVRRegisterInfo", "Func": "foldFrameOffset", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3571, "Length": 86, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", "==", "-", "<NUM_LIT>", ")", "continue", ";", "MinSrc", "=", "(", "MinSrc", "==", "-", "<NUM_LIT>", ")", "?", "M", ":", "std", "::", "min", "(", "MinSrc", ",", "M", ")", ";", "MaxSrc", "=", "(", "MaxSrc", "==", "-", "<NUM_LIT>", ")", "?", "M", ":", "std", "::", "max", "(", "MaxSrc", ",", "M", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAGHVX", "Func": "ShuffleMask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3572, "Length": 50, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "isVector", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{"], "ground_truth": ["if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "PPCISelLowering148", "Func": "allowsMisalignedMemoryAccesses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3573, "Length": 35, "Cover_Rate": 0.32407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IID", "==", "<STR_LIT>", ")", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Cvt", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Chain", ";", "if", "(", "SDValue", "Res", "=", "lowerIntrinsicWChain_IllegalReturnType", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ",", "DAG", ")", ")", "{", "Results", ".", "push_back", "(", "Res", ")", ";", "Results", ".", "push_back", "(", "Chain", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";"], "ground_truth": ["SDValue", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering31", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3574, "Length": 205, "Cover_Rate": 0.4261954261954262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "nargs_prototype", "--", ";"], "ground_truth": ["cum", "->", "words", "+=", "(", "arg_size", "+", "(", "(", "cum", "->", "words", "&", "<NUM_LIT>", ")", "&&", "type", "!=", "NULL_TREE", "&&", "arg_size", ">", "<NUM_LIT>", ")", ")", ";"], "File": "pa4", "Func": "pa_function_arg_advance", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3575, "Length": 31, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printS8ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printSImmOperand", "<", "<NUM_LIT>", ">", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "SystemZInstPrinter10", "Func": "printS8ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3576, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tokens", ".", "emplace_back", "(", "Lexer", ".", "getTok", "(", ")", ")", ";", "Lex", "(", ")", ";", "switch", "(", "Tokens", ".", "back", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "TokenKind", "::", "Hash", ":", "if", "(", "Tokens", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "if", "(", "(", "Tokens", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", "->", "getKind", "(", ")", "==", "AsmToken", "::", "TokenKind", "::", "Plus", ")", "{", "Tokens", ".", "insert", "(", "Tokens", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "AsmToken", "(", "AsmToken", "::", "TokenKind", "::", "Comma", ",", "Comma", ")", ")", ";", "Done", "=", "true", ";", "}", "break", ";"], "ground_truth": ["case", "AsmToken", "::", "TokenKind", "::", "RCurly", ":"], "File": "HexagonAsmParser31", "Func": "parseExpression", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3577, "Length": 106, "Cover_Rate": 0.4774774774774775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", ";", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "Spills", ";", "Spills", ".", "push_back", "(", "CalleeSavedInfo", "(", "Regs", ".", "getAddressOfCalleeRegister", "(", ")", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "Spills", ".", "push_back", "(", "CalleeSavedInfo", "(", "RegSP", ")", ")", ";", "ProcessCSI", "(", "CSI", ")", ";", "MFI", "->", "setRestoreGPRRegs", "(", "LowGPR", ",", "HighGPR", ",", "LowOffset", ")", ";", "ProcessCSI", "(", "Spills", ")", ";", "MFI", "->", "setSpillGPRRegs", "(", "LowGPR", ",", "HighGPR", ",", "LowOffset", ")", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "if", "(", "CS", ".", "getFrameIdx", "(", ")", "!=", "INT32_MAX", ")", "continue", ";", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["Align", "Alignment", "=", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ";"], "File": "SystemZFrameLowering10", "Func": "assignCalleeSavedSpillSlots", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3578, "Length": 138, "Cover_Rate": 0.32242990654205606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SparcMCCodeEmitter", "Func": "createSparcMCCodeEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3579, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mips_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "opvec", ",", "int", "noperands", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_CONSTTABLE", ")", "mips_set_text_contents_type", "(", "asm_out_file", ",", "<STR_LIT>", ",", "INTVAL", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "FALSE", ")", ";", "if", "(", "mips_need_noat_wrapper_p", "(", "insn", ",", "opvec", ",", "noperands", ")", ")", "mips_push_asm_switch", "(", "&", "mips_noat", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_final_prescan_insn", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3580, "Length": 86, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "return", ";", "<STR_LIT>", "ExtType", "=", "(", "C", ".", "ICmpType", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "C", ".", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Load", "->", "getExtensionType", "(", ")", "!=", "ExtType", ")", "{", "C", ".", "Op0", "=", "DAG", ".", "getExtLoad", "(", "ExtType", ",", "SDLoc", "(", "Load", ")", ",", "<STR_LIT>", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "Load", "->", "getPointerInfo", "(", ")", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ",", "C", ".", "Op0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "C", ".", "Op1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Value", "!=", "ConstOp1", "->", "getZExtValue", "(", ")", ")", "C", ".", "Op1", "=", "DAG", ".", "getConstant", "(", "Value", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "adjustSubwordCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3581, "Length": 156, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "HexagonDepDecoders1", "Func": "s4_0ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3582, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_elements", ";", "i", "++", ")", "{", "bool", "invert", "=", "opts", "[", "i", "]", ".", "invert", ";", "const", "char", "*", "name", "=", "opts", "[", "i", "]", ".", "name", ";", "const", "char", "*", "no_str", "=", "<STR_LIT>", ";", "HOST_WIDE_INT", "mask", "=", "opts", "[", "i", "]", ".", "mask", ";", "size_t", "len", "=", "comma_len", "+", "prefix_len", "+", "strlen", "(", "name", ")", ";", "if", "(", "!", "invert", ")", "{", "if", "(", "(", "flags", "&", "mask", ")", "==", "<NUM_LIT>", ")", "{", "no_str", "=", "<STR_LIT>", ";", "len", "+=", "sizeof", "(", "<STR_LIT>", ")", "-", "<NUM_LIT>", ";", "}", "flags", "&=", "~", "mask", ";", "}"], "ground_truth": ["else", "{"], "File": "powerpcspe", "Func": "rs6000_print_options_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3583, "Length": 104, "Cover_Rate": 0.31419939577039274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3584, "Length": 49, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "GlobalRetAddr", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AlphaMachineFunctionInfo", "Func": "AlphaMachineFunctionInfo", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3585, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "registered_target", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiTargetMachine13", "Func": "LLVMInitializeLanaiTarget", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3586, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "b", "=", "__B", ";", "return", "(", "(", "__m64", ")", "a", "*", "(", "__m64", ")", "b", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_mul_su32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3587, "Length": 20, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Denominator", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "Div", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Denominator", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "Div", ")", ";"], "File": "AGCISelLowering", "Func": "LowerSREM", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3588, "Length": 65, "Cover_Rate": 0.4513888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getIntImmCost", "(", "<STR_LIT>", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{"], "ground_truth": ["return", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";"], "File": "LanaiTargetTransformInfo", "Func": "getIntImmCost", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3589, "Length": 27, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";", "ShouldPrint", "=", "true", ";", "}", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "padShortFunctions", "(", ")", ")", "{", "addPass", "(", "create<ISA_LIT>PadShortFunctions", "(", ")", ")", ";", "ShouldPrint", "=", "true", ";", "}"], "ground_truth": ["if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "LEAusesAG", "(", ")", ")", "{"], "File": "X86TargetMachine1", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3590, "Length": 62, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepi32_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__X", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxdq256_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtepi32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3591, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "modr_edmod", "(", "ArpRn2", "a", ",", "ArpStep2", "asi", ",", "ArpStep2", "asj", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "MemARPSI", "(", "a", ",", "asi", ")", ",", "MemARPSJ", "(", "a", ",", "asj", ")", ",", "<STR_LIT>", ")", ";"], "File": "disassembler", "Func": "modr_edmod", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3592, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerDarwin_VASTART", "(", "Op", ",", "DAG", ")", ";", "else", "return", "LowerAAPCS_VASTART", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "LowerVASTART", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3593, "Length": 27, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VQ", "=", "compressHvxPred", "(", "Val", ",", "dl", ",", "WordTy", ",", "DAG", ")", ";", "unsigned", "BitWidth", "=", "ResTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "BitWidth", "<", "<NUM_LIT>", ")", "{", "SDValue", "W0", "=", "extractHvxElementReg", "(", "VQ", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ")", ";", "if", "(", "BitWidth", "==", "<NUM_LIT>", ")", "return", "W0", ";", "assert", "(", "BitWidth", "<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "W0", ",", "dl", ",", "ResTy", ")", ";", "}", "assert", "(", "BitWidth", "==", "<NUM_LIT>", "||", "BitWidth", "==", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Words", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "BitWidth", "/", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "W", "=", "extractHvxElementReg", "(", "VQ", ",", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "<STR_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ")", ";", "Words", ".", "push_back", "(", "W", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Combines", ";", "assert", "(", "Words", ".", "size", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Words", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "SDValue", "C", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Words", "[", "i", "+", "<NUM_LIT>", "]", ",", "Words", "[", "i", "]", "}", ")", ";", "Combines", ".", "push_back", "(", "C", ")", ";", "}", "if", "(", "BitWidth", "==", "<NUM_LIT>", ")", "return", "Combines", "[", "<NUM_LIT>", "]", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "Combines", ")", ";", "}", "if", "(", "isHvxBoolTy", "(", "ResTy", ")", "&&", "ValTy", ".", "isScalarInteger", "(", ")", ")", "{", "unsigned", "BitWidth", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "assert", "(", "BitWidth", "==", "HwLen", ")", ";", "MVT", "ValAsVecTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "BitWidth", "/", "<NUM_LIT>", ")", ";", "SDValue", "ValAsVec", "=", "DAG", ".", "getBitcast", "(", "ValAsVecTy", ",", "Val", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Bytes", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Tmp", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "HwLen", "/", "<NUM_LIT>", ";", "++", "I", ")", "{", "SDValue", "Idx", "=", "DAG", ".", "getConstant", "(", "I", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Byte", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValAsVec", ",", "Idx", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ";", "J", "!=", "<NUM_LIT>", ";", "++", "J", ")", "{"], "ground_truth": ["Bytes", ".", "push_back", "(", "Byte", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxBitcast", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3594, "Length": 411, "Cover_Rate": 0.6544585987261147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "##", "n", ":", "\\", "case", "<STR_LIT>", "##", "n", ":", "\\", "case", "<STR_LIT>", "##", "n", ":", "\\", "case", "<STR_LIT>", "##", "n", ":", "\\", "case", "<STR_LIT>", "##", "n", ":", "\\", "return", "HasSVE", "?", "<STR_LIT>", "##", "n", ":", "<STR_LIT>", "##", "n", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";", "CASE", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["CASE", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64FrameLowering47", "Func": "getRegisterOrZero", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3595, "Length": 265, "Cover_Rate": 0.7402234636871509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockWaitcntBrackets", "*", "ScoreBrackets", "=", "BlockWaitcntBracketsMap", "[", "&", "Block", "]", ".", "get", "(", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Block", ".", "getNumber", "(", ")", ";"], "ground_truth": ["ScoreBrackets", "->", "dump", "(", ")", ";"], "File": "SIInsertWaitcnts10", "Func": "insertWaitcntInBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3596, "Length": 35, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "next_cum", ";", "next_cum", "=", "*", "get_cumulative_args", "(", "args_so_far", ")", ";", "arc_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "next_cum", ")", ",", "mode", ",", "type", ",", "true", ")", ";", "first_anon_arg", "=", "next_cum", ";", "if", "(", "FUNCTION_ARG_REGNO_P", "(", "first_anon_arg", ")", ")", "{", "int", "first_reg_offset", "=", "first_anon_arg", ";", "if", "(", "!", "no_rtl", ")", "{", "rtx", "regblock", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", ")", ")", ";", "move_block_from_reg", "(", "first_reg_offset", ",", "regblock", ",", "MAX_ARC_PARM_REGS", "-", "first_reg_offset", ")", ";", "}", "*", "pretend_size", "=", "(", "(", "MAX_ARC_PARM_REGS", "-", "first_reg_offset", ")", "*", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["}"], "File": "arc5", "Func": "arc_setup_incoming_varargs", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3597, "Length": 95, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "bool", "IsBigEndian", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "IsMicro<ISA_LIT>", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", ",", "IsBigEndian", "(", "IsBigEndian", ")", "{"], "ground_truth": ["}"], "File": "MipsDisassembler61", "Func": "MipsDisassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3598, "Length": 39, "Cover_Rate": 0.9512195121951219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "WideVT", ",", "Src", ")", ";", "}", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Res", ",", "Chain", "}", ",", "DL", ")", ";", "return", "Res", ";", "}", "bool", "IsSigned", "=", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "VT", "!=", "<STR_LIT>", "||", "IsSigned", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Sign", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ",", "One", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ",", "One", ")", ")", ";", "SDValue", "IsNeg", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "<STR_LIT>", ",", "Src", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "SignSrc", "=", "DAG", ".", "getSelect", "(", "DL", ",", "<STR_LIT>", ",", "IsNeg", ",", "Sign", ",", "Src", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SignCvts", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", "(", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{"], "ground_truth": ["SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SignSrc", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerINT_TO_FP_vXi64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3599, "Length": 280, "Cover_Rate": 0.343980343980344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "DLLExportedGVs", ".", "begin", "(", ")", ",", "e", "=", "DLLExportedGVs", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "O", "<<", "<STR_LIT>", "<<", "i", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "StringSet", "<", ">", "::", "iterator", "i", "=", "DLLExportedFns", ".", "begin", "(", ")", ",", "e", "=", "DLLExportedFns", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "O", "<<", "<STR_LIT>", "<<", "i", "->", "getKeyData", "(", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}", "bool", "Result", "=", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "O", "<<", "<STR_LIT>", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter2", "Func": "doFinalization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3600, "Length": 107, "Cover_Rate": 0.6858974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "round_frame_size", "(", "int", "size", ")", "{"], "ground_truth": ["return", "(", "(", "size", "+", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "&", "-", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";"], "File": "h83003", "Func": "round_frame_size", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3601, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__i64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpsub64", "(", "__i64", "__A", ",", "__i64", "__B", ")", "{"], "ground_truth": ["return", "__builtin_vis_fpsub64", "(", "__A", ",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_fpsub64", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3602, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrT", "*", "branchInstr", "=", "CFGTraits", "::", "getNormalBlockBranchInstr", "(", "curBlk", ")", ";", "if", "(", "branchInstr", "==", "NULL", ")", "{", "return", "<NUM_LIT>", ";", "}", "assert", "(", "CFGTraits", "::", "isCondBranch", "(", "branchInstr", ")", ")", ";", "BlockT", "*", "trueBlk", "=", "CFGTraits", "::", "getTrueBranch", "(", "branchInstr", ")", ";", "BlockT", "*", "falseBlk", "=", "CFGTraits", "::", "getFalseBranch", "(", "curBlk", ",", "branchInstr", ")", ";", "BlockT", "*", "landBlk", ";", "int", "cloned", "=", "<NUM_LIT>", ";", "if", "(", "trueBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "falseBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "*", "trueBlk", "->", "succ_begin", "(", ")", "==", "*", "falseBlk", "->", "succ_begin", "(", ")", ")", "{", "landBlk", "=", "*", "trueBlk", "->", "succ_begin", "(", ")", ";", "}", "else", "if", "(", "trueBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "falseBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "landBlk", "=", "NULL", ";", "}", "else", "if", "(", "trueBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "*", "trueBlk", "->", "succ_begin", "(", ")", "==", "falseBlk", ")", "{", "landBlk", "=", "falseBlk", ";", "falseBlk", "=", "NULL", ";", "}", "else", "if", "(", "falseBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "*", "falseBlk", "->", "succ_begin", "(", ")", "==", "trueBlk", ")", "{", "landBlk", "=", "trueBlk", ";", "trueBlk", "=", "NULL", ";", "}", "else", "if", "(", "falseBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "isSameloopDetachedContbreak", "(", "trueBlk", ",", "falseBlk", ")", ")", "{", "landBlk", "=", "*", "falseBlk", "->", "succ_begin", "(", ")", ";", "}", "else", "if", "(", "trueBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "isSameloopDetachedContbreak", "(", "falseBlk", ",", "trueBlk", ")", ")", "{", "landBlk", "=", "*", "trueBlk", "->", "succ_begin", "(", ")", ";", "}", "else", "{", "return", "handleJumpintoIf", "(", "curBlk", ",", "trueBlk", ",", "falseBlk", ")", ";", "}", "if", "(", "landBlk", "!=", "NULL", "&&", "(", "(", "trueBlk", "&&", "trueBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "||", "(", "falseBlk", "&&", "falseBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", "{", "cloned", "+=", "improveSimpleJumpintoIf", "(", "curBlk", ",", "trueBlk", ",", "falseBlk", ",", "&", "landBlk", ")", ";", "}", "if", "(", "trueBlk", "&&", "trueBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "trueBlk", "=", "cloneBlockForPredecessor", "(", "trueBlk", ",", "curBlk", ")", ";", "++", "cloned", ";", "}", "if", "(", "falseBlk", "&&", "falseBlk", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "falseBlk", "=", "cloneBlockForPredecessor", "(", "falseBlk", ",", "curBlk", ")", ";", "++", "cloned", ";", "}", "mergeIfthenelseBlock", "(", "branchInstr", ",", "curBlk", ",", "trueBlk", ",", "falseBlk", ",", "landBlk", ")", ";", "++", "numIfPatternMatch", ";", "numClonedBlock", "+=", "cloned", ";"], "ground_truth": ["return", "<NUM_LIT>", "+", "cloned", ";"], "File": "AMDILCFGStructurizer16", "Func": "ifPatternMatch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3603, "Length": 389, "Cover_Rate": 0.9046511627906977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "End", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ",", "End", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Expr", ",", "Start", ",", "End", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "M68kAsmParser", "Func": "parseImm", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3604, "Length": 46, "Cover_Rate": 0.5054945054945055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>GatherScatterLoweringPass", "(", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "RISCVTargetMachine1", "Func": "addIRPasses", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3605, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "const", "*", "xtensa_get_config_strings", "(", "void", ")", "{"], "ground_truth": ["static", "const", "char", "*", "const", "*", "config_strings", ";"], "File": "xtensa-dynconfig", "Func": "xtensa_get_config_strings", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3606, "Length": 18, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "GR8_REGS", ":", "case", "GR9_REGS", ":", "case", "GR89_REGS", ":", "case", "FDPIC_FPTR_REGS", ":", "case", "FDPIC_REGS", ":", "case", "ICC_REGS", ":", "case", "FCC_REGS", ":", "case", "CC_REGS", ":", "case", "ICR_REGS", ":", "case", "FCR_REGS", ":", "case", "CR_REGS", ":", "case", "LCR_REG", ":", "case", "LR_REG", ":", "case", "SPR_REGS", ":", "case", "QUAD_ACC_REGS", ":", "case", "ACCG_REGS", ":"], "ground_truth": ["return", "true", ";"], "File": "frv", "Func": "frv_class_likely_spilled_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3607, "Length": 53, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReduceEntryFunArgs", "(", "MachineInstr", "*", "argMI", ",", "const", "ReduceEntry", "&", "argEntry", ",", "MachineBasicBlock", "::", "instr_iterator", "&", "argNextMII", ")", ":", "MI", "(", "argMI", ")", ",", "Entry", "(", "argEntry", ")", ",", "NextMII", "(", "argNextMII", ")", "{"], "ground_truth": ["}"], "File": "MicroMipsSizeReduction", "Func": "ReduceEntryFunArgs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3608, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "disablePostRAScheduler", "(", ")", "const", "{"], "ground_truth": ["return", "DisablePostRAScheduler", ";"], "File": "ARMSubtarget (2)3", "Func": "disablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3609, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "Mips16ISelLowering11", "Func": "Mips16TargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3610, "Length": 126, "Cover_Rate": 0.42567567567567566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "*", "Root", "=", "&", "Base", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CN", "&&", "(", "CN", "->", "getSExtValue", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "Root", "=", "&", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "*", "Root", ")", ")", "{"], "ground_truth": ["AlignedBase", "=", "Base", ";"], "File": "XCoreISelLowering15", "Func": "IsWordAlignedBasePlusConstantOffset", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3611, "Length": 97, "Cover_Rate": 0.41630901287553645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "Widen", "(", "SelectionDAG", "*", "CurDAG", ",", "SDValue", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ImpDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "Node", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "ImpDef", ",", "N", ",", "SubReg", ")", ";"], "ground_truth": ["return", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "Widen", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3612, "Length": 84, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CmpInst", "::", "ICMP_ULE", ":", "PredIdx", "=", "<NUM_LIT>", ";", "SwapOperands", "=", "true", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SGT", ":", "PredIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SGE", ":", "PredIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SLT", ":", "PredIdx", "=", "<NUM_LIT>", ";", "SwapOperands", "=", "true", ";", "break", ";", "case", "CmpInst", "::", "ICMP_SLE", ":", "PredIdx", "=", "<NUM_LIT>", ";", "SwapOperands", "=", "true", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "}", ";", "unsigned", "EltIdx", "=", "Log2_32", "(", "SrcEltSize", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "NumEltsIdx", "=", "Log2_32", "(", "NumElts", "/", "<NUM_LIT>", ")", ";"], "File": "AArch64InstructionSelector55", "Func": "selectVectorICmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3613, "Length": 443, "Cover_Rate": 0.4421157684630739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveUnreq", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveFnEnd", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveCantUnwind", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectivePersonality", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveHandlerData", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveSetFP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectivePad", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "false", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveRegSave", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "true", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveLtorg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectivePersonalityIndex", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveUnwindRaw", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveMovSP", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveArchExtension", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveAlign", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "ParseDirective", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3614, "Length": 265, "Cover_Rate": 0.4140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isSolo", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isSolo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3615, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TailCallReservedStack", "=", "bytes", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "setTailCallReservedStack", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3616, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Instruction", "&", "PrevInst", "=", "*", "PrevIR", ".", "getInstruction", "(", ")", ";", "const", "unsigned", "PrevInstIndex", "=", "PrevIR", ".", "getSourceIndex", "(", ")", "%", "SrcMgr", ".", "size", "(", ")", ";", "const", "WaitCntInfo", "&", "PrevInstWaitInfo", "=", "InstrWaitCntInfo", "[", "PrevInstIndex", "]", ";", "const", "int", "CyclesLeft", "=", "PrevInst", ".", "getCyclesLeft", "(", ")", ";", "assert", "(", "CyclesLeft", "!=", "UNKNOWN_CYCLES", "&&", "<STR_LIT>", ")", ";", "if", "(", "PrevInstWaitInfo", ".", "VmCnt", ")", "{", "CurrVmcnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitVm", ")", "CyclesToWaitVm", "=", "CyclesLeft", ";", "}", "if", "(", "PrevInstWaitInfo", ".", "ExpCnt", ")", "{", "CurrExpcnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitExp", ")", "CyclesToWaitExp", "=", "CyclesLeft", ";", "}", "if", "(", "PrevInstWaitInfo", ".", "LgkmCnt", ")", "{", "CurrLgkmcnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitLgkm", ")", "CyclesToWaitLgkm", "=", "CyclesLeft", ";", "}", "if", "(", "PrevInstWaitInfo", ".", "VsCnt", ")", "{", "CurrVscnt", "++", ";", "if", "(", "(", "unsigned", ")", "CyclesLeft", "<", "CyclesToWaitVs", ")", "CyclesToWaitVs", "=", "CyclesLeft", ";", "}", "}", "unsigned", "CyclesToWait", "=", "~", "<NUM_LIT>", ";", "if", "(", "CurrVmcnt", ">", "Vmcnt", "&&", "CyclesToWaitVm", "<", "CyclesToWait", ")", "CyclesToWait", "=", "CyclesToWaitVm", ";", "if", "(", "CurrExpcnt", ">", "Expcnt", "&&", "CyclesToWaitExp", "<", "CyclesToWait", ")", "CyclesToWait", "=", "CyclesToWaitExp", ";", "if", "(", "CurrLgkmcnt", ">", "Lgkmcnt", "&&", "CyclesToWaitLgkm", "<", "CyclesToWait", ")", "CyclesToWait", "=", "CyclesToWaitLgkm", ";", "if", "(", "CurrVscnt", ">", "Vscnt", "&&", "CyclesToWaitVs", "<", "CyclesToWait", ")", "CyclesToWait", "=", "CyclesToWaitVs", ";", "if", "(", "CyclesToWait", "==", "~", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "CyclesToWait", ";"], "ground_truth": ["}"], "File": "AMDGPUCustomBehaviour2", "Func": "handleWaitCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3617, "Length": 230, "Cover_Rate": 0.6406685236768802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "R", ".", "InsertAcc", "(", "V", ")", ";", "case", "Instruction", "::", "Add", ":", "{", "R", ".", "InsertAdd", "(", "I", ")", ";", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "ValidLHS", "=", "Search", "(", "LHS", ",", "BB", ",", "R", ")", ";", "bool", "ValidRHS", "=", "Search", "(", "RHS", ",", "BB", ",", "R", ")", ";", "if", "(", "ValidLHS", "&&", "ValidRHS", ")", "return", "true", ";", "return", "R", ".", "InsertAcc", "(", "I", ")", ";", "}", "case", "Instruction", "::", "Mul", ":", "{", "Value", "*", "MulOp0", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "MulOp1", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "IsNarrowSequence", "<", "<NUM_LIT>", ">", "(", "MulOp0", ")", "&&", "IsNarrowSequence", "<", "<NUM_LIT>", ">", "(", "MulOp1", ")", ";"], "File": "ARMParallelDSP10", "Func": "Search", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3618, "Length": 130, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtrn_s16", "(", "int16x4_t", "a", ",", "int16x4_t", "b", ")", "{"], "ground_truth": ["return", "(", "int16x4x2_t", ")", "{", "vtrn1_s16", "(", "a", ",", "b", ")", ",", "vtrn2_s16", "(", "a", ",", "b", ")", "}", ";"], "File": "arm", "Func": "neon2_vtrn_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3619, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "Split", ",", "TruncatedVectorStart", ",", "Delta", ")", ")", "return", "false", ";", "if", "(", "isAnyInRange", "(", "Mask", ".", "slice", "(", "Split", ",", "Size", "-", "Split", ")", ",", "TruncatedVectorStart", ",", "TruncatedVectorStart", "+", "Size", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "matchVectorShuffleAsVPMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3620, "Length": 48, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "Result", ";", "}"], "ground_truth": ["}"], "File": "ARMDisassembler58", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3621, "Length": 129, "Cover_Rate": 0.4201954397394137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ",", "bool", "IsILP32", ")", "{", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ",", "IsILP32", ")", ";"], "ground_truth": ["}"], "File": "AArch64ELFObjectWriter14", "Func": "createAArch64ELFObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3622, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "GAN", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "auto", "*", "GV", "=", "GAN", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "GAN", "->", "getOffset", "(", ")", ";", "auto", "&", "HLOF", "=", "*", "HTM", ".", "getObjFileLowering", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "HTM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Static", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "Offset", ")", ";", "const", "GlobalObject", "*", "GO", "=", "GV", "->", "getAliaseeObject", "(", ")", ";", "if", "(", "GO", "&&", "Subtarget", ".", "useSmallData", "(", ")", "&&", "HLOF", ".", "isGlobalInSmallSection", "(", "GO", ",", "HTM", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GA", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering110", "Func": "LowerGLOBALADDRESS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3623, "Length": 149, "Cover_Rate": 0.4950166112956811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "XtensaSubtarget1", "Func": "getInstrInfo", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3624, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "save_regs_base", "=", "sp_offset", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "limit_stack", ")", "nios2_emit_stack_limit_check", "(", ")", ";", "save_offset", "=", "save_regs_base", "+", "cfun", "->", "machine", "->", "save_reg_size", ";", "for", "(", "regno", "=", "LAST_GP_REG", ";", "regno", ">", "<NUM_LIT>", ";", "regno", "--", ")", "if", "(", "cfun", "->", "machine", "->", "save_mask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "{", "save_offset", "-=", "<NUM_LIT>", ";", "save_reg", "(", "regno", ",", "save_offset", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "int", "fp_save_offset", "=", "save_regs_base", "+", "cfun", "->", "machine", "->", "fp_save_offset", ";", "insn", "=", "emit_insn", "(", "gen_add3_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "gen_int_mode", "(", "fp_save_offset", ",", "Pmode", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "sp_offset", ")", "{"], "ground_truth": ["rtx", "sp_adjust", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "sp_offset", ")", ")", ";"], "File": "nios22", "Func": "nios2_expand_prologue", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3625, "Length": 135, "Cover_Rate": 0.3638814016172507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "Op", ".", "getValueType", "(", ")", ";", "MVT", "VecVT", "=", "Vec", ".", "getSimpleValueType", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "if", "(", "VecVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "MVT", "WideVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "Vec", ",", "Idx", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3626, "Length": 104, "Cover_Rate": 0.3132530120481928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "parser", ",", "const", "MCInstrInfo", "&", "MII", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "sti", ")", ",", "Parser", "(", "parser", ")", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "SystemZAsmParser11", "Func": "SystemZAsmParser", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3627, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Count", "=", "<NUM_LIT>", ";", "do", "{", "--", "MBBI", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", ")", "++", "Count", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isMatchingStore", "(", "LoadMI", ",", "MI", ")", "&&", "BaseReg", "==", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", "&&", "isLdOffsetInRangeOfSt", "(", "LoadMI", ",", "MI", ",", "TII", ")", "&&", "!", "ModifiedRegs", "[", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", "]", ")", "{", "StoreI", "=", "MBBI", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "if", "(", "ModifiedRegs", "[", "BaseReg", "]", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MI", ".", "mayStore", "(", ")", "&&", "mayAlias", "(", "LoadMI", ",", "MI", ",", "TII", ")", ")", "return", "false", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "findMatchingStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3628, "Length": 138, "Cover_Rate": 0.5847457627118644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "PtrTy", ",", "TlsGetAddr", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "Ret", "=", "CallResult", ".", "first", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalDynamic", ")", "return", "Ret", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGAHi", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Ret", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Add", ",", "Lo", ")", ";", "}", "SDValue", "Offset", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TGA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "TGA", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "SDValue", "TGAHi", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TGALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGAHi", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TGALo", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";", "}"], "ground_truth": ["SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "lowerGlobalTLSAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3629, "Length": 372, "Cover_Rate": 0.5794392523364486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "return", ";", "}", "if", "(", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src1", ")", ")", "return", ";", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "Src1", ".", "isReg", "(", ")", "&&", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", ";", "}", "if", "(", "HasImplicitSGPR", "||", "!", "MI", ".", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "CommutedOpc", "=", "commuteOpcode", "(", "MI", ")", ";", "if", "(", "CommutedOpc", "==", "-", "<NUM_LIT>", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3630, "Length": 269, "Cover_Rate": 0.3741307371349096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mSTM", "=", "mTM", "->", "getSubtargetImpl", "(", ")", ";"], "ground_truth": ["if", "(", "mProcessed", ")", "{"], "File": "HSAILModuleInfo", "Func": "processModule", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3631, "Length": 13, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasCn<ISA_LIT>", "(", ")", "const", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsDisassembler", "Func": "hasCnMips", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3632, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "SwitchMode", "(", "unsigned", "mode", ")", "{", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "AllModes", "(", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ";", "FeatureBitset", "OldMode", "=", "STI", ".", "getFeatureBits", "(", ")", "&", "AllModes", ";", "FeatureBitset", "FB", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "OldMode", ".", "flip", "(", "mode", ")", ")", ")", ";", "setAvailableFeatures", "(", "FB", ")", ";", "assert", "(", "FeatureBitset", "(", "{", "mode", "}", ")", "==", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "AllModes", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)5", "Func": "SwitchMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3633, "Length": 82, "Cover_Rate": 0.9318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "HexagonMCTargetDesc21", "Func": "LLVMInitializeHexagonTargetMC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3634, "Length": 49, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "glueCopyToM0LD<ISA_LIT>nit", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "AS", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "{", "if", "(", "Subtarget", "->", "ldsRequiresM0Init", "(", ")", ")", "return", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "-", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "unsigned", "Value", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getGDSSize", "(", ")", ";", "return", "glueCopyToM0", "(", "N", ",", "CurDAG", "->", "getTargetConstant", "(", "Value", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "N", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "glueCopyToM0LDSInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3635, "Length": 126, "Cover_Rate": 0.9618320610687023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "RV16KExpandPseudoInsts", "Func": "RV16KExpandPseudo", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3636, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dst", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstr", "*", "Lo", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "LoDst", ")", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["MachineInstr", "*", "Hi", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "HiDst", ")", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo101", "Func": "split64BitImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3637, "Length": 78, "Cover_Rate": 0.3577981651376147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList2", ",", "<NUM_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ".", "getSimpleVT", "(", ")", ",", "Reg", ",", "LocVT", ".", "getSimpleVT", "(", ")", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "}", "const", "Type", "*", "ArgTy", "=", "LocVT", ".", "getTypeForEVT", "(", "State", ".", "getContext", "(", ")", ")", ";", "unsigned", "Alignment", "=", "State", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "ArgTy", ")", ";", "unsigned", "Size", "=", "State", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "if", "(", "ArgFlags", ".", "isByVal", "(", ")", ")", "{", "Size", "=", "ByValSize", ";", "Alignment", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonVarargsCallingConvention1", "Func": "CC_Hexagon32_VarArgs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3638, "Length": 136, "Cover_Rate": 0.32304038004750596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "is_cpu_z9_109", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "has_features", "==", "<NUM_LIT>", "&&", "strncmp", "(", "buf", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "const", "char", "*", "p", ";", "p", "=", "strchr", "(", "buf", ",", "':'", ")", ";", "if", "(", "p", "==", "NULL", ")", "continue", ";", "p", "++", ";", "while", "(", "*", "p", "!=", "<NUM_LIT>", ")", "{", "int", "i", ";", "while", "(", "ISSPACE", "(", "*", "p", ")", ")", "p", "++", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "!", "ISSPACE", "(", "p", "[", "i", "]", ")", "&&", "p", "[", "i", "]", "!=", "<NUM_LIT>", ";", "i", "++", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "strncmp", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "has_dfp", "=", "<NUM_LIT>", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "strncmp", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "has_te", "=", "<NUM_LIT>", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "strncmp", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "has_vx", "=", "<NUM_LIT>", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "strncmp", "(", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "has_highgprs", "=", "<NUM_LIT>", ";", "p", "+=", "i", ";", "}", "has_features", "=", "<NUM_LIT>", ";", "}", "}", "fclose", "(", "f", ")", ";", "if", "(", "cpu", "==", "NULL", ")", "return", "NULL", ";", "if", "(", "arch", ")", "{", "const", "char", "*", "opt_htm", "=", "<STR_LIT>", ";"], "ground_truth": ["const", "char", "*", "opt_vx", "=", "<STR_LIT>", ";"], "File": "driver-native3", "Func": "s390_host_detect_local_cpu", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3639, "Length": 293, "Cover_Rate": 0.4283625730994152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI1", ".", "hasOneMemOperand", "(", ")", "||", "!", "MI2", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "auto", "MO1", "=", "*", "MI1", ".", "memoperands_begin", "(", ")", ";", "auto", "MO2", "=", "*", "MI2", ".", "memoperands_begin", "(", ")", ";", "if", "(", "MO1", "->", "getAddrSpace", "(", ")", "!=", "MO2", "->", "getAddrSpace", "(", ")", ")", "return", "false", ";", "auto", "Base1", "=", "MO1", "->", "getValue", "(", ")", ";", "auto", "Base2", "=", "MO2", "->", "getValue", "(", ")", ";", "if", "(", "!", "Base1", "||", "!", "Base2", ")", "return", "false", ";"], "ground_truth": ["const", "MachineFunction", "&", "MF", "=", "*", "MI1", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo1", "Func": "memOpsHaveSameBasePtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3640, "Length": 101, "Cover_Rate": 0.45701357466063347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vclsv4hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcls_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3641, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "TgtBA", "=", "DAG", ".", "getBlockAddress", "(", "BA", ",", "PtrVT", ",", "true", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TgtBA", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TgtBA", ",", "Zero", ")", ";", "const", "TargetMachine", "&", "TM", "=", "DAG", ".", "getTarget", "(", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", "||", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isDarwin", "(", ")", ")", "{"], "File": "PPCISelLowering54", "Func": "LowerBlockAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3642, "Length": 117, "Cover_Rate": 0.4936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Impl", "->", "setName", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3643, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "DoCopyData", "=", "Context", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "DoClearBss", "=", "Context", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";", "OS", ".", "emitRawComment", "(", "<STR_LIT>", ")", ";", "OS", ".", "emitRawComment", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["OS", ".", "EmitSymbolAttribute", "(", "DoCopyData", ",", "MCSA_Global", ")", ";"], "File": "AVRTargetStreamer1", "Func": "finish", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3644, "Length": 45, "Cover_Rate": 0.4787234042553192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Immediate", ";"], "ground_truth": ["}"], "File": "ECLairAsmParser", "Func": "isImm", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3645, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useSoftFpu", "(", ")", "const", "{", "return", "UseSoftFpu", ";"], "ground_truth": ["}"], "File": "SparcSubtarget35", "Func": "useSoftFpu", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3646, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "ValTy", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "<STR_LIT>", ")", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSE42CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "ground_truth": ["if", "(", "ST", "->", "hasAVX2", "(", ")", ")", "{"], "File": "X86TargetTransformInfo112", "Func": "getCmpSelInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3647, "Length": 217, "Cover_Rate": 0.5023148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Res", ";", "if", "(", "SD", ".", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "if", "(", "!", "Symbol", "->", "getVariableValue", "(", ")", "->", "EvaluateAsRelocatable", "(", "Target", ",", "&", "Layout", ",", "&", "Fixup", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "return", "RecordRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";", "}", "if", "(", "Symbol", "->", "isInSection", "(", ")", ")", "{", "if", "(", "Section", ".", "hasAttribute", "(", "MachO", "::", "S_ATTR_DEBUG", ")", ")", "Base", "=", "nullptr", ";", "}", "if", "(", "Base", ")", "{", "Index", "=", "Base", "->", "getIndex", "(", ")", ";", "IsExtern", "=", "<NUM_LIT>", ";", "if", "(", "Base", "!=", "&", "SD", ")", "Value", "+=", "Layout", ".", "getSymbolOffset", "(", "&", "SD", ")", "-", "Layout", ".", "getSymbolOffset", "(", "Base", ")", ";", "}", "else", "if", "(", "Symbol", "->", "isInSection", "(", ")", ")", "{", "if", "(", "!", "Section", ".", "hasAttribute", "(", "MachO", "::", "S_ATTR_DEBUG", ")", "&&", "Log2Size", "!=", "<NUM_LIT>", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", ".", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "IsExtern", "=", "<NUM_LIT>", ";", "Value", "+=", "Writer", "->", "getSymbolAddress", "(", "&", "SD", ",", "Layout", ")", ";", "if", "(", "IsPCRel", ")", "Value", "-=", "Writer", "->", "getFragmentAddress", "(", "Fragment", ",", "Layout", ")", "+", "Fixup", ".", "getOffset", "(", ")", "+", "(", "<NUM_LIT>", "<<", "Log2Size", ")", ";", "}", "else", "{", "if", "(", "SD", ".", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", ".", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "Type", "==", "MachO", "::", "ARM64_RELOC_BRANCH26", "||", "Type", "==", "MachO", "::", "ARM64_RELOC_PAGE21", "||", "Type", "==", "MachO", "::", "ARM64_RELOC_PAGEOFF12", ")", "&&", "Value", ")", "{", "assert", "(", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsExtern", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", ")", ";", "Writer", "->", "addRelocation", "(", "Fragment", "->", "getParent", "(", ")", ",", "MRE", ")", ";", "Type", "=", "MachO", "::", "ARM64_RELOC_ADDEND", ";", "Index", "=", "Value", ";", "IsPCRel", "=", "<NUM_LIT>", ";", "Log2Size", "=", "<NUM_LIT>", ";", "IsExtern", "=", "<NUM_LIT>", ";", "Value", "=", "<NUM_LIT>", ";", "}", "FixedValue", "=", "Value", ";", "MachO", "::", "any_relocation_info", "MRE", ";"], "ground_truth": ["MRE", ".", "r_word0", "=", "FixupOffset", ";"], "File": "AArch64MachObjectWriter23", "Func": "RecordRelocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3648, "Length": 511, "Cover_Rate": 0.3381866313699537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PreLegalizerPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PreLegalizer", "(", ")", ";"], "File": "SPIRVPreLegalizer", "Func": "createSPIRVPreLegalizerPass", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3649, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>MaskedVMem", "&&", "ST", ".", "isTypeForHVX", "(", "DataType", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo16", "Func": "isLegalMaskedStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3650, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Bytes", "=", "CSize", "->", "getZExtValue", "(", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "auto", "*", "CByte", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Byte", ")", ")", "{", "uint64_t", "ByteVal", "=", "CByte", "->", "getZExtValue", "(", ")", ";", "if", "(", "ByteVal", "==", "<NUM_LIT>", "||", "ByteVal", "==", "<NUM_LIT>", "?", "Bytes", "<=", "<NUM_LIT>", "&&", "countPopulation", "(", "Bytes", ")", "<=", "<NUM_LIT>", ":", "Bytes", "<=", "<NUM_LIT>", ")", "{", "unsigned", "Size1", "=", "Bytes", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "<<", "findLastSet", "(", "Bytes", ")", ";", "unsigned", "Size2", "=", "Bytes", "-", "Size1", ";", "SDValue", "Chain1", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size1", ",", "Align", ",", "DstPtrInfo", ")", ";", "if", "(", "Size2", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Size1", ",", "DL", ",", "PtrVT", ")", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "Size1", ")", ";", "SDValue", "Chain2", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size2", ",", "std", "::", "min", "(", "Align", ",", "Size1", ")", ",", "DstPtrInfo", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "SystemZSelectionDAGInfo25", "Func": "EmitTargetCodeForMemset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3651, "Length": 208, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", "{"], "ground_truth": ["}"], "File": "TeeRISCMCCodeEmitter", "Func": "TeeRISCMCCodeEmitter", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3652, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "OldDstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "Inst", ".", "getOpcode", "(", ")", ";", "assert", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "unsigned", "NewOpc", "=", "Opc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "Inst", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIInstrInfo111", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3653, "Length": 115, "Cover_Rate": 0.539906103286385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";", "}", "else", "if", "(", "imod", "&&", "!", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imod", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "iflags", ")", ")", ";", "if", "(", "mode", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "else", "if", "(", "!", "imod", "&&", "M", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mode", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2CPSInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3654, "Length": 116, "Cover_Rate": 0.4312267657992565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "LDSSize", "+=", "Size", ";", "}", "else", "{", "Offset", "=", "MFI", "->", "LocalMemoryObjects", "[", "GV", "]", ";", "}", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "getPointerTy", "(", "G", "->", "getAddressSpace", "(", ")", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineFrameInfo", "*", "FrameInfo", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "Type", "*", "EltType", "=", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "unsigned", "Size", "=", "TD", "->", "getTypeAllocSize", "(", "EltType", ")", ";", "unsigned", "Alignment", "=", "TD", "->", "getPrefTypeAlignment", "(", "EltType", ")", ";", "const", "GlobalVariable", "*", "Var", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "const", "Constant", "*", "Init", "=", "Var", "->", "getInitializer", "(", ")", ";", "int", "FI", "=", "FrameInfo", "->", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "false", ")", ";", "SDValue", "InitPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "<STR_LIT>", ")", ")", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "WorkList", ";", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "DAG", ".", "getEntryNode", "(", ")", "->", "use_begin", "(", ")", ",", "E", "=", "DAG", ".", "getEntryNode", "(", ")", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "WorkList", ".", "push_back", "(", "*", "I", ")", ";", "}", "SDValue", "Chain", "=", "LowerConstantInitializer", "(", "Init", ",", "GV", ",", "InitPtr", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ")", ";", "for", "(", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "WorkList", ".", "begin", "(", ")", ",", "E", "=", "WorkList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "*", "I", ")", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "(", "*", "I", ")", "->", "getOperand", "(", "i", ")", ")", ";", "}", "DAG", ".", "UpdateNodeOperands", "(", "*", "I", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering68", "Func": "LowerGlobalAddress", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3655, "Length": 346, "Cover_Rate": 0.6692456479690522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo74", "Func": "GetInstSizeInBytes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3656, "Length": 80, "Cover_Rate": 0.7920792079207921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EntrySize", "*", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "||", "isN64", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PTy", ",", "Addr", ",", "getPICJumpTableRelocBase", "(", "Table", ",", "DAG", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering62", "Func": "lowerBR_JT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3657, "Length": 103, "Cover_Rate": 0.4087301587301587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "if", "(", "MO", ".", "getImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "VideocoreInstPrinter", "Func": "printSetF", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3658, "Length": 27, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "pi", "=", "<NUM_LIT>", ";", "group", ".", "preds", "[", "pi", "]", "!=", "NUM_PREDS", ";", "++", "pi", ")", "if", "(", "group", ".", "types", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "==", "NUM_TYPE_SUFFIXES", ")", "{", "gcc_assert", "(", "mode32", "!=", "MODE_none", "&&", "mode64", "!=", "MODE_none", ")", ";", "build_one", "(", "b", ",", "signature", ",", "group", ",", "mode32", ",", "<NUM_LIT>", ",", "pi", ",", "force_direct_overloads", ")", ";", "build_one", "(", "b", ",", "signature", ",", "group", ",", "mode64", ",", "<NUM_LIT>", ",", "pi", ",", "force_direct_overloads", ")", ";", "}", "else", "for", "(", "unsigned", "int", "ti", "=", "<NUM_LIT>", ";", "group", ".", "types", "[", "ti", "]", "[", "<NUM_LIT>", "]", "!=", "NUM_TYPE_SUFFIXES", ";", "++", "ti", ")", "{"], "ground_truth": ["unsigned", "int", "bits", "=", "type_suffixes", "[", "group", ".", "types", "[", "ti", "]", "[", "<NUM_LIT>", "]", "]", ".", "element_bits", ";"], "File": "aarch64-sve-builtins-shapes", "Func": "build_32_64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3659, "Length": 125, "Cover_Rate": 0.6188118811881188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RepeatedMask", ".", "assign", "(", "LaneSize", ",", "-", "<NUM_LIT>", ")", ";", "int", "Size", "=", "Mask", ".", "size", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "assert", "(", "Mask", "[", "i", "]", "==", "SM_SentinelUndef", "||", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", ";", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "return", "false", ";", "int", "LocalM", "=", "Mask", "[", "i", "]", "<", "Size", "?", "Mask", "[", "i", "]", "%", "LaneSize", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "LaneSize", ";", "if", "(", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "<", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "=", "LocalM", ";", "else", "if", "(", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "!=", "LocalM", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "isRepeatedShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3660, "Length": 148, "Cover_Rate": 0.8087431693989071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", "=", "crtl", "->", "return_rtx", ";", "if", "(", "reg", "&&", "ix86_check_avx256_register", "(", "reg", ")", ")", "return", "AVX_U128_DIRTY", ";", "return", "AVX_U128_CLEAN", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_avx_u128_mode_exit", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3661, "Length": 23, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeModel", "::", "Model", "M", "=", "DAG", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", ";", "if", "(", "GV", ")", "{", "int64_t", "GlobalOffset", "=", "<NUM_LIT>", ";", "if", "(", "OpFlags", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "Offset", ",", "M", ")", ")", "{", "std", "::", "swap", "(", "GlobalOffset", ",", "Offset", ")", ";", "}", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "GlobalOffset", ",", "OpFlags", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ExternalSym", ",", "PtrVT", ",", "OpFlags", ")", ";", "}", "if", "(", "ForCall", "&&", "!", "NeedsLoad", "&&", "!", "HasPICReg", "&&", "Offset", "==", "<NUM_LIT>", ")", "return", "Result", ";", "Result", "=", "DAG", ".", "getNode", "(", "getGlobalWrapperKind", "(", "GV", ",", "OpFlags", ")", ",", "dl", ",", "PtrVT", ",", "Result", ")", ";"], "ground_truth": ["if", "(", "HasPICReg", ")", "{"], "File": "X86ISelLowering (2)6", "Func": "LowerGlobalOrExternal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3662, "Length": 140, "Cover_Rate": 0.33573141486810554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmVersion", ">=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXSubtarget (2)", "Func": "hasAtomRedGen64", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3663, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "if", "(", "(", "LHS", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "||", "!", "CE", ")", "return", "std", "::", "make_pair", "(", "(", "const", "MCSymbolRefExpr", "*", ")", "<NUM_LIT>", ",", "(", "int64_t", ")", "<NUM_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "cast", "<", "MCSymbolRefExpr", ">", "(", "LHS", ")", ",", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "Cpu0BaseInfo1", "Func": "Cpu0GetSymAndOffset", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3664, "Length": 73, "Cover_Rate": 0.3054393305439331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_move_insn", "(", "reg", ",", "pic_ref", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_EQUAL", ",", "orig", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "return", "reg", ";", "}", "else", "if", "(", "GET_CODE", "(", "orig", ")", "==", "CONST", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "pic_offset_table_rtx", ")", "return", "orig", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "base", "=", "legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "reg", ")", ";", "offset", "=", "legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "base", "==", "reg", "?", "<NUM_LIT>", ":", "reg", ")", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "{", "if", "(", "SMALL_INT", "(", "offset", ")", ")", "return", "plus_constant", "(", "base", ",", "INTVAL", "(", "offset", ")", ")", ";", "else", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "offset", "=", "force_reg", "(", "Pmode", ",", "offset", ")", ";"], "ground_truth": ["else", "gcc_unreachable", "(", ")", ";"], "File": "sparc3", "Func": "legitimize_pic_address", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3665, "Length": 215, "Cover_Rate": 0.524390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8x16x3_t", "ret", ";", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_ld3rv16qi", "(", "(", "const", "__builtin_aarch64_simd_qi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint8x16_t", ")", "__builtin_aarch64_get_qregciv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint8x16_t", ")", "__builtin_aarch64_get_qregciv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint8x16_t", ")", "__builtin_aarch64_get_qregciv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld3q_dup_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3666, "Length": 73, "Cover_Rate": 0.9012345679012346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", "(", ")", ")", ";", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "for", "(", "auto", "&", "I", ":", "TOC", ")", "{", "MCSectionXCOFF", "*", "TCEntry", ";", "if", "(", "I", ".", "first", ".", "second", "==", "MCSymbolRefExpr", "::", "VariantKind", "::", "VK_<ISA_LIT>_AIX_TLSGDM", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Prefix", "=", "<STR_LIT>", ";", "Name", "+=", "Prefix", ";", "Name", "+=", "I", ".", "first", ".", "first", "->", "getName", "(", ")", ";", "MCSymbol", "*", "S", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "TCEntry", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForTOCEntry", "(", "S", ",", "TM", ")", ")", ";", "}", "else", "{", "TCEntry", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForTOCEntry", "(", "I", ".", "first", ".", "first", ",", "TM", ")", ")", ";", "}", "OutStreamer", "->", "SwitchSection", "(", "TCEntry", ")", ";", "OutStreamer", "->", "emitLabel", "(", "I", ".", "second", ")", ";", "if", "(", "TS", "!=", "nullptr", ")", "TS", "->", "emitTCEntry", "(", "*", "I", ".", "first", ".", "first", ",", "I", ".", "first", ".", "second", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter122", "Func": "emitEndOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3667, "Length": 183, "Cover_Rate": 0.8169642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "parseRegister", "(", "YamlMFI", ".", "ScratchRSrcReg", ",", "MFI", "->", "ScratchRSrcReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ",", "MFI", "->", "ScratchWaveOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "FrameOffsetReg", ",", "MFI", "->", "FrameOffsetReg", ")", "||", "parseRegister", "(", "YamlMFI", ".", "StackPtrOffsetReg", ",", "MFI", "->", "StackPtrOffsetReg", ")", ")", "return", "true", ";", "if", "(", "MFI", "->", "ScratchRSrcReg", "!=", "<STR_LIT>", "&&", "!", "<STR_LIT>", ".", "contains", "(", "MFI", "->", "ScratchRSrcReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchRSrcReg", ")", ";", "}", "if", "(", "MFI", "->", "ScratchWaveOffsetReg", "!=", "<STR_LIT>", "&&", "!", "<STR_LIT>", ".", "contains", "(", "MFI", "->", "ScratchWaveOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "ScratchWaveOffsetReg", ")", ";", "}", "if", "(", "MFI", "->", "FrameOffsetReg", "!=", "<STR_LIT>", "&&", "!", "<STR_LIT>", ".", "contains", "(", "MFI", "->", "FrameOffsetReg", ")", ")", "{"], "ground_truth": ["return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "FrameOffsetReg", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3668, "Length": 134, "Cover_Rate": 0.3392405063291139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SREM", ":", "case", "G_UREM", ":", "OperandsMapping", "=", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "break", ";", "case", "G_FADD", ":", "case", "G_FSUB", ":", "case", "G_FMUL", ":", "case", "G_FDIV", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ":", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "break", ";", "}", "case", "G_FCONSTANT", ":", "{", "unsigned", "Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "FPRValueMapping", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ":", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["OperandsMapping", "=", "getOperandsMapping", "(", "{", "FPRValueMapping", ",", "nullptr", "}", ")", ";"], "File": "MipsRegisterBankInfo28", "Func": "getInstrMapping", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3669, "Length": 170, "Cover_Rate": 0.3406813627254509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCooper", "(", ")", "const", "{"], "ground_truth": ["return", "IsCooper", ";"], "File": "PIC16Subtarget", "Func": "isCooper", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3670, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "stub_iterator", "stub_begin", "(", ")", "const", "{"], "ground_truth": ["return", "CygMingStubs", ".", "begin", "(", ")", ";"], "File": "X86COFFMachineModuleInfo3", "Func": "stub_begin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3671, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Reg", ".", "RegNo", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser18", "Func": "getReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3672, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpeq_epi64_mask", "(", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_pcmpeqq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpeq_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3673, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "VAddr0Idx", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr0", ")", ";", "unsigned", "NewAddrDwords", "=", "Info", "->", "VAddrDwords", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "Info", "->", "VAddrDwords", "==", "<NUM_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "<NUM_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "<NUM_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "<NUM_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "<NUM_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "<NUM_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "Info", "->", "VAddrDwords", "==", "<NUM_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "RC", "=", "&", "<STR_LIT>", ";", "NewAddrDwords", "=", "<NUM_LIT>", ";", "}", "unsigned", "VgprBase", "=", "<NUM_LIT>", ";", "bool", "IsUndef", "=", "true", ";", "bool", "IsKill", "=", "NewAddrDwords", "==", "Info", "->", "VAddrDwords", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Info", "->", "VAddrDwords", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "VAddr0Idx", "+", "i", ")", ";", "unsigned", "Vgpr", "=", "TRI", "->", "getHWRegIndex", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "VgprBase", "=", "Vgpr", ";", "}", "else", "if", "(", "VgprBase", "+", "i", "!=", "Vgpr", ")", "return", ";"], "ground_truth": ["if", "(", "!", "Op", ".", "isUndef", "(", ")", ")", "IsUndef", "=", "false", ";"], "File": "SIShrinkInstructions28", "Func": "shrinkMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3674, "Length": 251, "Cover_Rate": 0.37801204819277107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "call_properties", "(", "const", "function_instance", "&", ")", "const", "override", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "aarch64-sve-builtins-functions3", "Func": "call_properties", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3675, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "<ISA_LIT>ParamManager", "&", "PM", "=", "MFI", "->", "getParamManager", "(", ")", ";", "SDValue", "Flag", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "useParamSpaceForDeviceArgs", "(", ")", ")", "{", "assert", "(", "Outs", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ParamSize", "=", "OutVals", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Param", "=", "PM", ".", "addReturnParam", "(", "ParamSize", ")", ";", "const", "std", "::", "string", "&", "ParamName", "=", "PM", ".", "getParamName", "(", "Param", ")", ";", "SDValue", "ParamValue", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ParamName", ".", "c_str", "(", ")", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "ParamValue", ",", "OutVals", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "RegVT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "const", "TargetRegisterClass", "*", "TRC", ";", "unsigned", "RegType", ";"], "ground_truth": ["if", "(", "RegVT", "==", "<STR_LIT>", ")", "{"], "File": "PTXISelLowering4", "Func": "LowerReturn", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3676, "Length": 216, "Cover_Rate": 0.35121951219512193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "arc_preferred_simd_mode", "(", "scalar_mode", "mode", ")", "{"], "ground_truth": ["switch", "(", "mode", ")", "{"], "File": "arc", "Func": "arc_preferred_simd_mode", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3677, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Convert", ")", "{", "SDValue", "SR", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Flag", ")", ";", "if", "(", "Shift", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "if", "(", "Invert", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "return", "SR", ";", "}", "else", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "One", ",", "Zero", ",", "TargetCC", ",", "Flag", "}", ";"], "File": "MSP430ISelLowering (2)", "Func": "LowerSETCC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3678, "Length": 137, "Cover_Rate": 0.30376940133037694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_1", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_2", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_3", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_0_4", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["if", "(", "Features", ".", "test", "(", "FeatureISAVersion8_1_0", ")", ")", "return", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "AMDGPUBaseInfo72", "Func": "getIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3679, "Length": 90, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MRI", ",", "SyntaxVariant", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc62", "Func": "createPPCMCInstPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3680, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "has<ISA_LIT>64", "(", ")", ")", "PM", ".", "add", "(", "create<ISA_LIT>EmitGPRestorePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsTargetMachine86", "Func": "addPreRegAlloc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3681, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "setUniformMetadata", "(", "I", ".", "getParent", "(", ")", "->", "getTerminator", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues1", "Func": "visitBranchInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3682, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LDBackend", "::", "initTargetStubs", "(", ")", "{", "if", "(", "getStubFactory", "(", ")", "!=", "NULL", ")", "{", "getStubFactory", "(", ")", "->", "addPrototype", "(", "new", "<ISA_LIT>AbsoluteStub", "(", "config", "(", ")", ".", "isCodeIndep", "(", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonLDBackend", "Func": "initTargetStubs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3683, "Length": 39, "Cover_Rate": 0.9069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CI", "->", "isIntegerCast", "(", ")", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "unsigned", "SBW", "=", "DL", ".", "getTypeSizeInBits", "(", "CI", "->", "getSrcTy", "(", ")", ")", ";", "unsigned", "DBW", "=", "DL", ".", "getTypeSizeInBits", "(", "CI", "->", "getDestTy", "(", ")", ")", ";", "if", "(", "DBW", "!=", "<NUM_LIT>", "||", "SBW", ">=", "DBW", ")", "return", "false", ";", "const", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "const", "LoadInst", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "LI", "&&", "LI", "->", "hasOneUse", "(", ")", ";"], "File": "HexagonTargetTransformInfo11", "Func": "getUserCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3684, "Length": 90, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "printRegName", "(", "O", ",", "Reg", ")", ";", "assert", "(", "MO2", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["printRegImmShift", "(", "O", ",", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ",", "UseMarkup", ")", ";"], "File": "ARMInstPrinter1", "Func": "printT2SOOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3685, "Length": 66, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "seq", ")", "==", "SEQUENCE", ")", "{", "int", "i", "=", "XVECLEN", "(", "seq", ",", "<NUM_LIT>", ")", ";", "while", "(", "--", "i", ">=", "<NUM_LIT>", ")", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "seq", ",", "<NUM_LIT>", ",", "i", ")", ")", "=", "<NUM_LIT>", ";", "return", "emit_insn", "(", "seq", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "alpha2", "Func": "set_frame_related_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3686, "Length": 50, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known2", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "&=", "Known2", ".", "Zero", ";", "Known", ".", "One", "&=", "Known2", ".", "One", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering76", "Func": "computeKnownBitsForTargetNode", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3687, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "MemRefBegin", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ",", "MemOp", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "MemRefBegin", "<", "<NUM_LIT>", ")", "return", "false", ";", "MemRefBegin", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "BaseReg", "=", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "DispMO", "=", "MemOp", "->", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "DispMO", ".", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Offset", "=", "DispMO", ".", "getImm", "(", ")", ";"], "File": "X86InstrInfo (2)2", "Func": "getMemOpBaseRegImmOfs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3688, "Length": 121, "Cover_Rate": 0.6269430051813472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_min_round_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_minps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_min_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3689, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "SrcMBB", ".", "getNumber", "(", ")", ">=", "TrueMBB", "->", "getNumber", "(", ")", ")", "||", "mustRetainExeczBranch", "(", "*", "FalseMBB", ",", "*", "TrueMBB", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "SrcMBB", ".", "removeSuccessor", "(", "TrueMBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIPreEmitPeephole", "Func": "removeExeczBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3690, "Length": 55, "Cover_Rate": 0.514018691588785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "StringRef", "(", "<STR_LIT>", ")", ";"], "File": "LEGISelDAGToDAG", "Func": "getPassName", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3691, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "TLI", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "<NUM_LIT>", ")", "*", "SizeRatio", "-", "<NUM_LIT>", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ".", "data", "(", ")", ")", ";", "MVT", "StoreType", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "tp", "=", "<STR_LIT>", ";", "tp", "<", "<STR_LIT>", ";", "++", "tp", ")", "{", "MVT", "Tp", "=", "(", "<STR_LIT>", ")", "tp", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";", "assert", "(", "StoreVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "ShuffWide", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "StoreVecVT", ",", "Shuff", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "StoreType", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "unsigned", "E", "=", "(", "ToEltSz", "*", "NumElems", ")", "/", "StoreType", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "E", ";", "I", "++", ")", "{", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "StoreType", ",", "ShuffWide", ",", "DAG", ".", "getIntPtrConstant", "(", "I", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "DL", ",", "SubVec", ",", "BasePtr", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "isVolatile", "(", ")", ",", "St", "->", "isNonTemporal", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["BasePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "Increment", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3692, "Length": 404, "Cover_Rate": 0.3458904109589041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "false", ";"], "File": "PIC163", "Func": "isSignedComparison", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3693, "Length": 36, "Cover_Rate": 0.43373493975903615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mergedOpcode", "(", "MI", ".", "getOpcode", "(", ")", ",", "false", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["const", "MachineMemOperand", "*", "MemOperand", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";"], "File": "LanaiMemAluCombiner3", "Func": "isNonVolatileMemoryOp", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3694, "Length": 30, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasFnAttr", "(", "Attribute", "::", "Naked", ")", ")", "{", "return", "Chain", ";", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["unsigned", "RetOpc", "=", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AVRISelLowering12", "Func": "LowerReturn", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3695, "Length": 127, "Cover_Rate": 0.3825301204819277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepi16_epi32", "(", "__m128i", "__X", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxwd256", "(", "(", "__v8hi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_cvtepi16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3696, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "BCvt", ":", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "isInteger", "(", ")", "&&", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["else", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Val", ")", ";"], "File": "RISCVISelLowering", "Func": "convertValVTToLocVT", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3697, "Length": 78, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "gmask", ")", "for", "(", "i", "=", "GMASK_LEN", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "machine_mode", "save_mode", "=", "SImode", ";"], "ground_truth": ["if", "(", "TARGET_LL64", "&&", "(", "(", "i", "-", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "(", "i", "-", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ")", ")", "{"], "File": "arc", "Func": "arc_save_callee_saves", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3698, "Length": 72, "Cover_Rate": 0.3380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFMAFasterThanFMulAndFAdd", "(", "EVT", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "RISCVISelLowering (2)1", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3699, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "LoVal", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantPoolSDNode", ">", "(", "LoVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "LoVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LoVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsISelDAGToDAG39", "Func": "SelectAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3700, "Length": 243, "Cover_Rate": 0.6311688311688312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", ",", "Imm12", ";", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MO2", ".", "isExpr", "(", ")", ")", ")", "{", "Reg", "=", "get<ISA_LIT>RegisterNumbering", "(", "<STR_LIT>", ")", ";", "Imm12", "=", "<NUM_LIT>", ";"], "ground_truth": ["isAdd", "=", "false", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3701, "Length": 77, "Cover_Rate": 0.3117408906882591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "ReadNone", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoInline", ")", ";", "Value", "*", "F", "=", "(", "M", "->", "getOrInsertFunction", "(", "Name", ",", "A", ",", "MyVoid", ",", "T", ",", "nullptr", ")", ")", ";", "CallInst", "::", "Create", "(", "F", ",", "Params", ",", "<STR_LIT>", ",", "&", "I", ")", ";", "}", "else", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "{", "FunctionType", "*", "FT", "=", "CI", "->", "getFunctionType", "(", ")", ";", "Function", "*", "F_", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "needsFPReturnHelper", "(", "*", "FT", ")", "&&", "!", "(", "F_", "&&", "isIntrinsicInline", "(", "F_", ")", ")", ")", "{", "Modified", "=", "true", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "F_", "&&", "!", "isIntrinsicInline", "(", "F_", ")", ")", "{", "if", "(", "needsFPReturnHelper", "(", "*", "F_", ")", ")", "{", "Modified", "=", "true", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "if", "(", "needsFPHelperFromSig", "(", "*", "F_", ")", ")", "{", "assureFPCallStub", "(", "*", "F_", ",", "M", ",", "TM", ")", ";", "Modified", "=", "true", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "Mips16HardFloat30", "Func": "fixupFPReturnAndCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3702, "Length": 227, "Cover_Rate": 0.568922305764411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LDSAlignShift", "=", "<NUM_LIT>", ";", "}", "unsigned", "LDSBlocks", "=", "RoundUpToAlignment", "(", "MFI", "->", "LDSSize", ",", "<NUM_LIT>", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";", "unsigned", "ScratchAlignShift", "=", "<NUM_LIT>", ";", "unsigned", "ScratchBlocks", "=", "RoundUpToAlignment", "(", "KernelInfo", ".", "ScratchSize", "*", "STM", ".", "getWavefrontSize", "(", ")", ",", "<NUM_LIT>", "<<", "ScratchAlignShift", ")", ">>", "ScratchAlignShift", ";", "if", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "OutStreamer", ".", "EmitIntValue", "(", "R_00B848_COMPUTE_PGM_RSRC1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "uint32_t", "ComputePGMRSrc1", "=", "S_00B848_VGPRS", "(", "KernelInfo", ".", "NumVGPR", "/", "<NUM_LIT>", ")", "|", "S_00B848_SGPRS", "(", "KernelInfo", ".", "NumSGPR", "/", "<NUM_LIT>", ")", "|", "S_00B848_PRIORITY", "(", "KernelInfo", ".", "Priority", ")", "|", "S_00B848_FLOAT_MODE", "(", "KernelInfo", ".", "FloatMode", ")", "|", "S_00B848_PRIV", "(", "KernelInfo", ".", "Priv", ")", "|", "S_00B848_DX10_CLAMP", "(", "KernelInfo", ".", "DX10Clamp", ")", "|", "S_00B848_IEEE_MODE", "(", "KernelInfo", ".", "DebugMode", ")", "|", "S_00B848_IEEE_MODE", "(", "KernelInfo", ".", "IEEEMode", ")", ";"], "File": "AMDGPUAsmPrinter43", "Func": "EmitProgramInfoSI", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3703, "Length": 134, "Cover_Rate": 0.32057416267942584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3704, "Length": 76, "Cover_Rate": 0.4293785310734463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "auto", "&", "HST", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", "->", "getSubtarget", "(", ")", ")", ";", "switch", "(", "HST", ".", "get<ISA_LIT>ArchVersion", "(", ")", ")", "{", "case", "<ISA_LIT>Subtarget", "::", "V4", ":", "case", "<ISA_LIT>Subtarget", "::", "V5", ":", "case", "<ISA_LIT>Subtarget", "::", "V55", ":", "case", "<ISA_LIT>Subtarget", "::", "V60", ":", "return", "CallerSavedRegsV4", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonRegisterInfo (2)", "Func": "getCallerSavedRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3705, "Length": 92, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "drop_front", "(", "mangledName", ",", "N", "-", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULibFunc (2)", "Func": "eatTerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3706, "Length": 16, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__a", "=", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vst1_lane_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3707, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getJumpOffset16OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsCodeEmitter11", "Func": "getJumpOffset16OpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3708, "Length": 20, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "__builtin_mve_vornq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3709, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", ".", "second", ")", "Ty", ".", "second", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}", ")", ";"], "File": "JVMCompositeHandler", "Func": "dump", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3710, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "selectMI", "(", "MBB", ",", "MBBI", ",", "NMBBI", ")", ";", "MBBI", "=", "NMBBI", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "SystemZPostRewrite", "Func": "selectMBB", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3711, "Length": 38, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "TARGET_SOFT_FLOAT", ")", "return", "false", ";", "if", "(", "!", "type", ")", "return", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", "||", "mode", "==", "SDmode", "||", "mode", "==", "DDmode", ";", "if", "(", "!", "s390_single_field_struct_p", "(", "REAL_TYPE", ",", "type", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "s390", "Func": "s390_function_arg_float", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3712, "Length": 61, "Cover_Rate": 0.8356164383561644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "One", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDVTList", "ScaleVT", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "DenominatorScaled", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "RHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "NumeratorScaled", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ScaleVT", ",", "LHS", ",", "RHS", ",", "LHS", ")", ";", "SDValue", "ApproxRcp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DenominatorScaled", ")", ";", "SDValue", "NegDivScale0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "DenominatorScaled", ")", ";", "const", "unsigned", "Denorm32Reg", "=", "<STR_LIT>", "::", "ID_MODE", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "OFFSET_SHIFT_", ")", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ";", "const", "SDValue", "BitField", "=", "DAG", ".", "getTargetConstant", "(", "Denorm32Reg", ",", "SL", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "{", "SDVTList", "BindParamVTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "EnableDenorm", ";", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "EnableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_NONE", ",", "DAG", ",", "SL", ",", "Subtarget", ")", ";", "EnableDenorm", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "BindParamVTs", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "EnableDenormValue", ")", ";", "}", "else", "{", "const", "SDValue", "EnableDenormValue", "=", "DAG", ".", "getConstant", "(", "FP_DENORM_FLUSH_NONE", ",", "SL", ",", "<STR_LIT>", ")", ";", "EnableDenorm", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "BindParamVTs", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "EnableDenormValue", ",", "BitField", ")", ";", "}", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{"], "ground_truth": ["NegDivScale0", ",", "EnableDenorm", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "EnableDenorm", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "File": "SIISelLowering141", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3713, "Length": 274, "Cover_Rate": 0.36533333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelect", "(", ")", "{"], "ground_truth": ["DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";"], "File": "XCoreISelDAGToDAG25", "Func": "InstructionSelect", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3714, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOT", ",", "getContext", "(", ")", ")", ";", "MCSymbol", "*", "PCSym", "=", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "Streamer", ".", "EmitLabel", "(", "PCSym", ")", ";", "const", "MCExpr", "*", "PC", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCSym", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "MCBinaryExpr", "::", "CreateSub", "(", "Res", ",", "PC", ",", "getContext", "(", ")", ")", ";"], "File": "AArch64TargetObjectFile4", "Func": "getIndirectSymViaGOTPCRel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3715, "Length": 69, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitSPUpdate", "(", "bool", "is<ISA_LIT>", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "<STR_LIT>", "Pred", "=", "<STR_LIT>", ",", "unsigned", "PredReg", "=", "<NUM_LIT>", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "File": "ARMFrameLowering1", "Func": "emitSPUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3716, "Length": 97, "Cover_Rate": 0.8818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f32_p64", "(", "poly64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float32x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_f32_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3717, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MCRegisterInfo", "&", "MCRI", "=", "*", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int", "DwarfSGPR", "=", "MCRI", ".", "getDwarfRegNum", "(", "SGPR", ",", "false", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "CFIInst", ";", "raw_svector_ostream", "OSCFIInst", "(", "CFIInst", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Block", ";", "raw_svector_ostream", "OSBlock", "(", "Block", ")", ";", "OSCFIInst", "<<", "uint8_t", "(", "dwarf", "::", "DW_CFA_expression", ")", ";", "encodeULEB128", "(", "DwarfSGPR", ",", "OSCFIInst", ")", ";", "for", "(", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", "Spill", ":", "VGPRSpills", ")", "{", "encodeDwarfRegisterLocation", "(", "MCRI", ".", "getDwarfRegNum", "(", "Spill", ".", "VGPR", ",", "false", ")", ",", "OSBlock", ")", ";", "OSBlock", "<<", "uint8_t", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "const", "unsigned", "SGPRBitSize", "=", "<NUM_LIT>", ";", "encodeULEB128", "(", "SGPRBitSize", ",", "OSBlock", ")", ";", "encodeULEB128", "(", "SGPRBitSize", "*", "Spill", ".", "Lane", ",", "OSBlock", ")", ";", "}", "encodeULEB128", "(", "Block", ".", "size", "(", ")", ",", "OSCFIInst", ")", ";", "OSCFIInst", "<<", "Block", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createEscape", "(", "nullptr", ",", "OSCFIInst", ".", "str", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "buildCFIForSGPRToVGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3718, "Length": 181, "Cover_Rate": 0.8497652582159625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TFI", ".", "hasFP", "(", "MF", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ";", "else", "{", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "FrameReg", "=", "RegInfo", "->", "getPtrSizedFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "assert", "(", "(", "FrameReg", "==", "<STR_LIT>", "||", "FrameReg", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "getRegisterByName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3719, "Length": 65, "Cover_Rate": 0.3385416666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "TmpReg", ",", "true", ")", ")", "return", "false", ";", "SrcReg", "=", "TmpReg", ";", "break", ";", "}", "case", "CCValAssign", "::", "SExt", ":", "{", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "TmpReg", ",", "false", ")", ")", "return", "false", ";", "SrcReg", "=", "TmpReg", ";", "break", ";", "}", "}", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "RetRegs", "[", "i", "]", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "}", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RetRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RetRegs", "[", "i", "]", ",", "RegState", "::", "Implicit", ")", ";"], "File": "PPCFastISel17", "Func": "SelectRet", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3720, "Length": 348, "Cover_Rate": 0.5007194244604316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "!=", "<NUM_LIT>", "?", "FLOAT_TYPE_P", "(", "type", ")", ":", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "return", "!", "BYTES_BIG_ENDIAN", ";", "return", "mips_pad_arg_upward", "(", "mode", ",", "type", ")", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_pad_reg_upward", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3721, "Length": 31, "Cover_Rate": 0.7560975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "::", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", "{"], "ground_truth": ["RegInfoRecord", "=", "new", "<ISA_LIT>RegInfoRecord", "(", "this", ",", "Context", ")", ";"], "File": "MipsELFStreamer19", "Func": "MipsELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3722, "Length": 69, "Cover_Rate": 0.8117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "<STR_LIT>", "(", "Arch", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "bool", "WasThumb", "=", "isThumb", "(", ")", ";", "Triple", "T", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "STI", ".", "setDefaultFeatures", "(", "<STR_LIT>", ",", "(", "<STR_LIT>", "+", "<STR_LIT>", "(", "ID", ")", ")", ".", "str", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "FixModeAfterArchChange", "(", "WasThumb", ",", "L", ")", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitArch", "(", "ID", ")", ";"], "File": "ARMAsmParser10", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3723, "Length": 112, "Cover_Rate": 0.9180327868852459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterAliasInfo", "(", "const", "TargetRegisterInfo", "&", "TRI", ")", ":", "RegisterAliasInfo", "(", "TRI", ")", "{"], "ground_truth": ["}"], "File": "HexagonRDF", "Func": "HexagonRegisterAliasInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3724, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPU", "(", ")", "const", "{", "return", "HasFPU", ";"], "ground_truth": ["}"], "File": "PatmosSubtarget", "Func": "hasFPU", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3725, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "j", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "i", "+=", "<NUM_LIT>", ",", "++", "j", ")", "{", "int", "BitI", "=", "Mask", "[", "i", "]", ";", "int", "BitI1", "=", "Mask", "[", "i", "+", "<NUM_LIT>", "]", ";", "if", "(", "!", "isUndefOrEqual", "(", "BitI", ",", "j", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isUndefOrEqual", "(", "BitI1", ",", "j", ")", ")", "return", "false", ";"], "File": "X86ISelLowering77", "Func": "isUNPCKH_v_undef_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3726, "Length": 99, "Cover_Rate": 0.825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TOut", ".", "emitR", "(", "<STR_LIT>", ",", "ATReg", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "useTraps", "(", ")", ")", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "DstReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "MCContext", "&", "Context", "=", "TOut", ".", "getStreamer", "(", ")", ".", "getContext", "(", ")", ";", "MCSymbol", "*", "BrTarget", "=", "Context", ".", "createTempSymbol", "(", ")", ";", "MCOperand", "LabelOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "BrTarget", ",", "Context", ")", ")", ";", "TOut", ".", "emitRRX", "(", "<STR_LIT>", ",", "DstReg", ",", "ATReg", ",", "LabelOp", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "AssemblerOptions", ".", "back", "(", ")", "->", "isReorder", "(", ")", ")", "TOut", ".", "emitNop", "(", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["TOut", ".", "emitII", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";"], "File": "MipsAsmParser22", "Func": "expandMulO", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3727, "Length": 134, "Cover_Rate": 0.38285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{"], "ground_truth": ["Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";"], "File": "AArch64CallLowering (2)", "Func": "splitToValueTypes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3728, "Length": 111, "Cover_Rate": 0.3964285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_simd_builtin_datum", "*", "d", "=", "&", "aarch64_simd_builtin_data", "[", "fcode", "-", "AARCH64_SIMD_PATTERN_START", "]", ";", "enum", "insn_code", "icode", "=", "d", "->", "code", ";", "builtin_simd_arg", "args", "[", "SIMD_MAX_BUILTIN_ARGS", "+", "<NUM_LIT>", "]", ";", "int", "num_args", "=", "insn_data", "[", "d", "->", "code", "]", ".", "n_operands", ";", "int", "is_void", "=", "<NUM_LIT>", ";", "int", "k", ";", "is_void", "=", "!", "!", "(", "d", "->", "qualifiers", "[", "<NUM_LIT>", "]", "&", "qualifier_void", ")", ";", "num_args", "+=", "is_void", ";", "for", "(", "k", "=", "<NUM_LIT>", ";", "k", "<", "num_args", ";", "k", "++", ")", "{", "int", "qualifiers_k", "=", "k", ";", "int", "operands_k", "=", "k", "-", "is_void", ";", "int", "expr_args_k", "=", "k", "-", "<NUM_LIT>", ";", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_lane_index", ")", "args", "[", "k", "]", "=", "SIMD_ARG_LANE_INDEX", ";", "else", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_lane_pair_index", ")", "args", "[", "k", "]", "=", "SIMD_ARG_LANE_PAIR_INDEX", ";", "else", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_lane_quadtup_index", ")", "args", "[", "k", "]", "=", "SIMD_ARG_LANE_QUADTUP_INDEX", ";", "else", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_struct_load_store_lane_index", ")", "args", "[", "k", "]", "=", "SIMD_ARG_STRUCT_LOAD_STORE_LANE_INDEX", ";", "else", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_immediate", ")", "args", "[", "k", "]", "=", "SIMD_ARG_CONSTANT", ";"], "ground_truth": ["else", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_maybe_immediate", ")", "{"], "File": "aarch64-builtins", "Func": "aarch64_simd_expand_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3729, "Length": 207, "Cover_Rate": 0.45594713656387664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "readsLDSSrcReg", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isReg", "(", ")", "||", "!", "I", "->", "isUse", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "I", "->", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "I", "->", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "readsLDSSrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3730, "Length": 108, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "packBits", "(", "Vmcnt", ",", "Waitcnt", ",", "getVmcntBitShift", "(", ")", ",", "getVmcntBitWidth", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "encodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3731, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NoAliases", "||", "!", "printAliasInstr", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ")", "printInstruction", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["printAnnotation", "(", "O", ",", "Annot", ")", ";"], "File": "CSKYInstPrinter", "Func": "printInst", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3732, "Length": 34, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "body", ";", "if", "(", "!", "TARGET_FIX_ERR_A53_835769", ")", "return", "false", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "||", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "attr_type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "!", "is_madd_op", "(", "attr_type", ")", ")", "return", "false", ";", "prev", "=", "aarch64_prev_real_insn", "(", "insn", ")", ";", "extract_constrain_insn_cached", "(", "insn", ")", ";", "if", "(", "!", "prev", "||", "!", "has_memory_op", "(", "prev", ")", ")", "return", "false", ";"], "ground_truth": ["body", "=", "single_set", "(", "prev", ")", ";"], "File": "aarch643", "Func": "aarch64_madd_needs_nop", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3733, "Length": 80, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Add", ":", "case", "AtomicRMWInst", "::", "Sub", ":", "case", "AtomicRMWInst", "::", "UMax", ":", "return", "APInt", "::", "getMinValue", "(", "BitWidth", ")", ";", "case", "AtomicRMWInst", "::", "UMin", ":", "return", "APInt", "::", "getMaxValue", "(", "BitWidth", ")", ";", "case", "AtomicRMWInst", "::", "Max", ":", "return", "APInt", "::", "getSignedMinValue", "(", "BitWidth", ")", ";", "case", "AtomicRMWInst", "::", "Min", ":"], "ground_truth": ["return", "APInt", "::", "getSignedMaxValue", "(", "BitWidth", ")", ";"], "File": "AMDGPUAtomicOptimizer15", "Func": "getIdentityValueForAtomicOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3734, "Length": 67, "Cover_Rate": 0.7528089887640449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Lo32", "=", "Lo_32", "(", "Imm", ")", ";", "auto", "getI32Imm", "=", "[", "CurDAG", ",", "dl", "]", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", ";", "auto", "getI64Imm", "=", "[", "CurDAG", ",", "dl", "]", "(", "uint64_t", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", ";", "InstCnt", "=", "<NUM_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "InstCnt", "=", "<NUM_LIT>", ";", "SDNode", "*", "Result", "=", "nullptr", ";", "if", "(", "(", "LZ", "+", "FO", "+", "TZ", ")", ">", "<NUM_LIT>", ")", "{", "APInt", "SignedInt34", "=", "APInt", "(", "<NUM_LIT>", ",", "(", "Imm", ">>", "TZ", ")", "&", "<NUM_LIT>", ")", ";", "APInt", "Extended", "=", "SignedInt34", ".", "sext", "(", "<NUM_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getI64Imm", "(", "*", "Extended", ".", "getRawData", "(", ")", ")", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "TZ", ")", ",", "getI32Imm", "(", "LZ", ")", ")", ";", "}", "if", "(", "(", "LZ", "+", "TO", ")", ">", "<NUM_LIT>", ")", "{", "APInt", "SignedInt34", "=", "APInt", "(", "<NUM_LIT>", ",", "(", "Imm", ">>", "(", "<NUM_LIT>", "-", "LZ", ")", ")", "&", "<NUM_LIT>", ")", ";", "APInt", "Extended", "=", "SignedInt34", ".", "sext", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getI64Imm", "(", "*", "Extended", ".", "getRawData", "(", ")", ")", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "selectI64ImmDirectPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3735, "Length": 265, "Cover_Rate": 0.33544303797468356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeT2Imm7S4", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "INT32_MIN", ")", ")", ";", "else", "{", "int", "imm", "=", "Val", "&", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "(", "Val", "&", "<NUM_LIT>", ")", ")", "imm", "*=", "-", "<NUM_LIT>", ";"], "File": "ARMDisassembler15", "Func": "DecodeT2Imm7S4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3736, "Length": 61, "Cover_Rate": 0.7439024390243902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine", "Func": "getTargetLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3737, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "TARGET_UNIX_ASM", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "output_addr_const_pdp11", "(", "asm_out_file", ",", "x", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "pdp113", "Func": "pdp11_assemble_integer", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3738, "Length": 29, "Cover_Rate": 0.30851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_permutex2var_epi64", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__I", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vpermt2varq256_maskz", "(", "(", "__v4di", ")", "__I", ",", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_permutex2var_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3739, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FirstDbgValue", ")", "{", "BB", "->", "splice", "(", "RegionBegin", ",", "BB", ",", "FirstDbgValue", ")", ";", "RegionBegin", "=", "FirstDbgValue", ";", "}", "for", "(", "std", "::", "vector", "<", "std", "::", "pair", "<", "MachineInstr", "*", ",", "MachineInstr", "*", ">", ">", "::", "iterator", "DI", "=", "DbgValues", ".", "end", "(", ")", ",", "DE", "=", "DbgValues", ".", "begin", "(", ")", ";", "DI", "!=", "DE", ";", "--", "DI", ")", "{"], "ground_truth": ["std", "::", "pair", "<", "MachineInstr", "*", ",", "MachineInstr", "*", ">", "P", "=", "*", "std", "::", "prev", "(", "DI", ")", ";"], "File": "PatmosPostRAScheduler1", "Func": "placeDebugValues", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3740, "Length": 84, "Cover_Rate": 0.5753424657534246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RepoObjectWriter", "::", "~", "<ISA_LIT>RepoObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "X86RepoObjectWriter", "Func": "~X86RepoObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3741, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo11", "Func": "getSGPRSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3742, "Length": 53, "Cover_Rate": 0.5196078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RepPrefix", ")", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "InstrumentMOV", "(", "Inst", ",", "Operands", ",", "Ctx", ",", "MII", ",", "Out", ")", ";"], "ground_truth": ["RepPrefix", "=", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "File": "X86AsmInstrumentation15", "Func": "InstrumentAndEmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3743, "Length": 39, "Cover_Rate": 0.4020618556701031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpeqq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpeqq_v16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve2___arm_vcmpeqq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3744, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "<=", "FirstIndex", "&&", "FirstIndex", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "FirstElt", "=", "Mask", "[", "FirstIndex", "]", ";", "if", "(", "all_of", "(", "Mask", ",", "[", "FirstElt", "]", "(", "int", "M", ")", "{", "return", "M", "<", "<NUM_LIT>", "||", "M", "==", "FirstElt", ";", "}", ")", ")", "return", "(", "FirstElt", "<<", "<NUM_LIT>", ")", "|", "(", "FirstElt", "<<", "<NUM_LIT>", ")", "|", "(", "FirstElt", "<<", "<NUM_LIT>", ")", "|", "FirstElt", ";", "unsigned", "Imm", "=", "<NUM_LIT>", ";", "Imm", "|=", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";", "Imm", "|=", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";", "Imm", "|=", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";", "Imm", "|=", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["return", "Imm", ";"], "File": "X86ISelLowering (2)5", "Func": "getV4X86ShuffleImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3745, "Length": 156, "Cover_Rate": 0.5397923875432526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "UseReg", "&&", "(", "I", "->", "modifiesRegister", "(", "UseReg", ",", "TRI", ")", ")", ")", "||", "I", "->", "modifiesRegister", "(", "DestReg", ",", "TRI", ")", "||", "I", "->", "readsRegister", "(", "DestReg", ",", "TRI", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isDebugValue", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine (2)", "Func": "isUnsafeToMoveAcross", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3746, "Length": 53, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGR32", "(", ")", "const", "{"], "ground_truth": ["return", "isReg", "(", "GR32Reg", ")", ";"], "File": "SystemZAsmParser (2)", "Func": "isGR32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3747, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s16_f32", "(", "float32x4_t", "__a", ")", "{", "return", "(", "int16x8_t", ")", "__builtin_neon_vreinterpretv8hiv4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3748, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Size", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "Size", "-", "MOV128SZ", ">=", "<NUM_LIT>", ")", "&&", "isYMMLoadOpcode", "(", "LoadInst", "->", "getOpcode", "(", ")", ")", ")", "{", "Size", "=", "Size", "-", "MOV128SZ", ";", "buildCopy", "(", "LoadInst", ",", "getYMMtoXMMLoadOpcode", "(", "LoadInst", "->", "getOpcode", "(", ")", ")", ",", "LdDisp", ",", "StoreInst", ",", "getYMMtoXMMStoreOpcode", "(", "StoreInst", "->", "getOpcode", "(", ")", ")", ",", "StDisp", ",", "MOV128SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV128SZ", ";", "StDisp", "+=", "MOV128SZ", ";", "LMMOffset", "+=", "MOV128SZ", ";", "SMMOffset", "+=", "MOV128SZ", ";", "continue", ";", "}", "if", "(", "Size", "-", "MOV64SZ", ">=", "<NUM_LIT>", ")", "{", "Size", "=", "Size", "-", "MOV64SZ", ";", "buildCopy", "(", "LoadInst", ",", "<STR_LIT>", ",", "LdDisp", ",", "StoreInst", ",", "<STR_LIT>", ",", "StDisp", ",", "MOV64SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV64SZ", ";", "StDisp", "+=", "MOV64SZ", ";", "LMMOffset", "+=", "MOV64SZ", ";", "SMMOffset", "+=", "MOV64SZ", ";", "continue", ";", "}", "if", "(", "Size", "-", "MOV32SZ", ">=", "<NUM_LIT>", ")", "{", "Size", "=", "Size", "-", "MOV32SZ", ";", "buildCopy", "(", "LoadInst", ",", "<STR_LIT>", ",", "LdDisp", ",", "StoreInst", ",", "<STR_LIT>", ",", "StDisp", ",", "MOV32SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV32SZ", ";", "StDisp", "+=", "MOV32SZ", ";", "LMMOffset", "+=", "MOV32SZ", ";", "SMMOffset", "+=", "MOV32SZ", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "Size", "-", "MOV16SZ", ">=", "<NUM_LIT>", ")", "{"], "File": "X86AvoidStoreForwardingBlocks", "Func": "buildCopies", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3749, "Length": 206, "Cover_Rate": 0.5522788203753352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "State", "(", "EMS_None", ")", "{"], "ground_truth": ["}"], "File": "CSKYELFStreamer", "Func": "CSKYELFStreamer", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3750, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "unsigned", "SubReg", "=", "<ISA_LIT>RegisterInfo", "::", "getSubRegFromChannel", "(", "Offset", "/", "<NUM_LIT>", ",", "DstSize", "/", "<NUM_LIT>", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubReg", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "*", "MF", ",", "TRI", ",", "*", "MRI", ",", "TII", ",", "RBI", ",", "I", ",", "*", "SrcRC", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "SubReg", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3751, "Length": 142, "Cover_Rate": 0.4329268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printlea64mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "<STR_LIT>", ";", "printLeaMemReference", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter", "Func": "printlea64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3752, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSVE2AES", "(", ")", "const", "{"], "ground_truth": ["return", "HasSVE2AES", ";"], "File": "AArch64Subtarget (2)1", "Func": "hasSVE2AES", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3753, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "!", "(", "Op", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", "||", "isNullConstant", "(", "Op", "->", "getOperand", "(", "i", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "isPowerOf2_32", "(", "Delta", ")", "||", "Delta", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "Delta", ";", "i", "<", "NumElts", ";", "i", "++", ")", "{", "if", "(", "i", "%", "Delta", "==", "<NUM_LIT>", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "i", ")", "!=", "ExtValue", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "!", "(", "isNullConstant", "(", "Op", "->", "getOperand", "(", "i", ")", ")", "||", "Op", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "isSplatZeroExtended", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3754, "Length": 125, "Cover_Rate": 0.5230125523012552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>RegStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>RegColoring", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addPostRegAlloc", "(", ")", ";", "addPass", "(", "create<ISA_LIT>PEI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine4", "Func": "addPostRegAlloc", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3755, "Length": 40, "Cover_Rate": 0.6779661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "FPOffset", ")", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RAOffset", ")", ";"], "File": "MBlazeFrameInfo", "Func": "emitEpilogue", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3756, "Length": 94, "Cover_Rate": 0.33691756272401435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListDPairSpaced", "(", ")", "const", "{", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3757, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "mips_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "ST_REG_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "{", "if", "(", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_FPREG", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_FPREG", ";"], "File": "mips", "Func": "mips_hard_regno_nregs", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3758, "Length": 64, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "LM32RegisterInfo", "Func": "getEHExceptionRegister", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3759, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg213Opcode", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "RegOpcodes", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrFMA3Info", "Func": "getReg213Opcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3760, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_fabs", "(", "__a", ")", "<=", "__builtin_fabs", "(", "__b", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcaled_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3761, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "alias_set_type", "set", "=", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "set", "==", "-", "<NUM_LIT>", ")", "set", "=", "new_alias_set", "(", ")", ";"], "File": "i386", "Func": "ix86_GOT_alias_set", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3762, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "CI", ":", "Children", ")", "{"], "ground_truth": ["delete", "&", "(", "*", "CI", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "~RegionMRT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3763, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ix86_avx_u128_mode_exit", "(", "void", ")", "{"], "ground_truth": ["rtx", "reg", "=", "crtl", "->", "return_rtx", ";"], "File": "i3867", "Func": "ix86_avx_u128_mode_exit", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3764, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldBuildLookupTables", "(", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "LanaiTargetTransformInfo", "Func": "shouldBuildLookupTables", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3765, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "||", "(", "(", "TARGET_HITACHI", "||", "sh_attr_renesas_p", "(", "fndecl", ")", ")", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_return_in_memory", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3766, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "_mm_cvtsi64_si32", "(", "__m64", "__i", ")", "{"], "ground_truth": ["return", "__i", ";"], "File": "mmintrin4", "Func": "_mm_cvtsi64_si32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3767, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "i", "++", ")", "{", "MVT", "ArgVT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "<STR_LIT>", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";"], "ground_truth": ["Type", "*", "OrigTy", "=", "CLI", "?", "CLI", "->", "getArgs", "(", ")", "[", "Outs", "[", "i", "]", ".", "OrigArgIndex", "]", ".", "Ty", ":", "nullptr", ";"], "File": "RISCVISelLowering10", "Func": "analyzeOutputArgs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3768, "Length": 59, "Cover_Rate": 0.34502923976608185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "op2", ")", ")", "{", "HOST_WIDE_INT", "n", "=", "trunc_int_for_mode", "(", "INTVAL", "(", "op2", ")", ",", "DImode", ")", ";", "return", "tilegx_expand_const_muldi", "(", "op0", ",", "op1", ",", "n", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_expand_muldi", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3769, "Length": 36, "Cover_Rate": 0.7346938775510204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isU16Imm", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isU16Imm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3770, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "getCurrentABIString", "(", ")", ")", ")", ";"], "ground_truth": ["if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "File": "rvexAsmPrinter", "Func": "EmitStartOfAsmFile", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3771, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ",", "padding", ";", "function_arg_slotno", "(", "cum", ",", "mode", ",", "type", ",", "arg", ".", "named", ",", "false", ",", "&", "regno", ",", "&", "padding", ")", ";", "cum", "->", "words", "+=", "padding", ";", "if", "(", "TARGET_ARCH32", ")", "cum", "->", "words", "+=", "CEIL_NWORDS", "(", "GET_MODE_SIZE", "(", "mode", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "sparc", "Func": "sparc_function_arg_advance", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3772, "Length": 50, "Cover_Rate": 0.33557046979865773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "LC3FrameLowering", "Func": "LC3FrameLowering", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3773, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "M68kMCTargetDesc", "Func": "LLVMInitializeM68kTargetMC", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3774, "Length": 27, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RVFI", "->", "getLibCallStackSize", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "StackSize", ")", "&&", "(", "CSI", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", "-", "getStackAlign", "(", ")", ".", "value", "(", ")", ";"], "File": "RISCVFrameLowering (2)", "Func": "getFirstSPAdjustAmount", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3775, "Length": 44, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "MI", ":", "LowerToCopyInstrs", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "MI", "->", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "i", "--", ")", "MI", "->", "RemoveOperand", "(", "i", ")", ";"], "File": "SIWholeQuadMode", "Func": "lowerCopyInstrs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3776, "Length": 36, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "DstTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "DstTy", ",", "DstVT", ")", ")", "return", "false", ";", "if", "(", "DstVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "SrcTy", "=", "Src", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "SrcTy", ",", "SrcVT", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";"], "File": "MipsFastISel11", "Func": "selectFPToInt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3777, "Length": 87, "Cover_Rate": 0.3972602739726027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "B", "=", "<NUM_LIT>", ";", "for", "(", ";", "B", "!=", "<NUM_LIT>", ";", "++", "B", ")", "{", "if", "(", "!", "Values", "[", "I", "+", "B", "]", ".", "isUndef", "(", ")", ")", "break", ";", "}", "SDValue", "F", "=", "Values", "[", "I", "+", "B", "]", ";", "AllT", "&=", "IsTrue", "(", "F", ")", ";", "AllF", "&=", "IsFalse", "(", "F", ")", ";", "SDValue", "Ext", "=", "(", "B", "<", "<NUM_LIT>", ")", "?", "DAG", ".", "getZExtOrTrunc", "(", "F", ",", "dl", ",", "<STR_LIT>", ")", ":", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "Bytes", ".", "push_back", "(", "Ext", ")", ";", "for", "(", ";", "B", "!=", "<NUM_LIT>", ";", "++", "B", ")", "assert", "(", "Values", "[", "I", "+", "B", "]", ".", "isUndef", "(", ")", "||", "Values", "[", "I", "+", "B", "]", "==", "F", ")", ";", "}", "}", "if", "(", "AllT", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ")", ";", "if", "(", "AllF", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ")", ";", "MVT", "ByteTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "SDValue", "ByteVec", "=", "buildHvxVectorReg", "(", "Bytes", ",", "dl", ",", "ByteTy", ",", "DAG", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "ByteVec", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "buildHvxVectorPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3778, "Length": 216, "Cover_Rate": 0.44536082474226807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Op1", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "Imm", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "if", "(", "Imm", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Imm", "->", "getAPIntValue", "(", ")", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", "&&", "Imm", "->", "getAPIntValue", "(", ")", ".", "isIntN", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Imm", "->", "getAPIntValue", "(", ")", "==", "UINT8_MAX", "||", "Imm", "->", "getAPIntValue", "(", ")", "==", "UINT16_MAX", "||", "Imm", "->", "getAPIntValue", "(", ")", "==", "UINT32_MAX", ")", ")", "return", "false", ";", "if", "(", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "-", "Imm", "->", "getAPIntValue", "(", ")", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Val", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "U0", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "U1", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "U0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "U0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "U1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "U1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C", "&&", "C", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "break", ";", "}", "}", "if", "(", "Root", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "(", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG145", "Func": "IsProfitableToFold", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3779, "Length": 497, "Cover_Rate": 0.697054698457223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "RTLIB", "::", "OEQ_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGE", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OGT", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLE", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_OLT", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ORD", "]", "=", "{", "{", "RTLIB", "::", "O_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGE", "]", "=", "{", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UGT", "]", "=", "{", "{", "RTLIB", "::", "OLE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ULT", "]", "=", "{", "{", "RTLIB", "::", "OGE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNE", "]", "=", "{", "{", "RTLIB", "::", "UNE_F32", ",", "CmpInst", "::", "ICMP_EQ", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UNO", "]", "=", "{", "{", "RTLIB", "::", "UO_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";", "FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_ONE", "]", "=", "{", "{", "RTLIB", "::", "OGT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", ",", "{", "RTLIB", "::", "OLT_F32", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", "}", "}", ";"], "ground_truth": ["FCmp32Libcalls", "[", "CmpInst", "::", "FCMP_UEQ", "]", "=", "{"], "File": "ARMLegalizerInfo8", "Func": "setFCmpLibcallsAEABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3780, "Length": 257, "Cover_Rate": 0.8426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "KCacheBank", "=", "MI", "->", "getOperand", "(", "OpNo", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "KCacheBank", "<<", "<STR_LIT>", ";", "int", "KCacheAddr", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "LineSize", "=", "(", "KCacheMode", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "O", "<<", "KCacheAddr", "*", "<NUM_LIT>", "<<", "<STR_LIT>", "<<", "KCacheAddr", "*", "<NUM_LIT>", "+", "LineSize", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter12", "Func": "printKCache", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3781, "Length": 69, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitARM64WinCFISaveFPLRX", "(", "int", "Offset", ")", "override", "{", "OS", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer11", "Func": "emitARM64WinCFISaveFPLRX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3782, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "TmpExec", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "*", "LoopBB", ";", "MachineBasicBlock", "*", "RemainderBB", ";", "std", "::", "tie", "(", "LoopBB", ",", "RemainderBB", ")", "=", "splitBlockForLoop", "(", "MI", ",", "MBB", ",", "false", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "idx", ")", ";", "auto", "InsPt", "=", "emitLoadM0FromVGPRLoop", "(", "TII", ",", "MRI", ",", "MBB", ",", "*", "LoopBB", ",", "DL", ",", "*", "Idx", ",", "InitResultReg", ",", "DstReg", ",", "PhiReg", ",", "TmpExec", ",", "Offset", ",", "UseGPRIdxMode", ",", "IsIndirectSrc", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "RemainderBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "RemainderBB", ",", "First", ",", "DL", ",", "TII", "->", "get", "(", "MovExecOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "ground_truth": ["return", "InsPt", ";"], "File": "SIISelLowering106", "Func": "loadM0FromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3783, "Length": 157, "Cover_Rate": 0.4590643274853801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SNESRegisterInfo", "Func": "getPointerRegClass", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3784, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>UseNativeCallsPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>PromoteAllocaPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>PromoteAllocaToVectorPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>LowerKernelAttributesPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerAnalysisRegistrationCallback", "(", "[", "]", "(", "FunctionAnalysisManager", "&", "FAM", ")", "{", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "<ISA_LIT>AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "<STR_LIT>", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "<ISA_LIT>AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "<ISA_LIT>UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "<ISA_LIT>SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AMDGPUTargetMachine65", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3785, "Length": 267, "Cover_Rate": 0.3961424332344214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_register_saved_on_entry", "(", "int", "regno", ")", "{"], "ground_truth": ["return", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ">=", "<NUM_LIT>", ";"], "File": "aarch642", "Func": "aarch64_register_saved_on_entry", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3786, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Flags", ".", "isZExt", "(", ")", ")", "ArgVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgVal", ",", "DAG", ".", "getValueType", "(", "ObjectVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ObjectVT", ",", "ArgVal", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "extendArgForPPC64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3787, "Length": 46, "Cover_Rate": 0.40707964601769914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "NyuziMCTargetDesc", "Func": "NyuziMCInstrAnalysis", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3788, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "I", ":", "M", ".", "named_metadata", "(", ")", ")", "EnumerateNamedMDNode", "(", "&", "I", ")", ";"], "ground_truth": ["}"], "File": "DXILValueEnumerator", "Func": "EnumerateNamedMetadata", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3789, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "inputs", "[", "i", "]", ")", "!=", "TFmode", ")", "continue", ";", "const", "char", "*", "constraint", "=", "constraints", "[", "noutputs", "+", "i", "]", ";", "bool", "allows_mem", ",", "allows_reg", ";", "bool", "ok", "=", "parse_input_constraint", "(", "&", "constraint", ",", "i", ",", "ninputs", ",", "noutputs", ",", "<NUM_LIT>", ",", "constraints", ".", "address", "(", ")", ",", "&", "allows_mem", ",", "&", "allows_reg", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "!", "f_constraint_p", "(", "constraint", ")", ")", "continue", ";", "gcc_assert", "(", "allows_reg", ")", ";", "rtx", "fprx2", ";", "if", "(", "s390_hard_fp_reg_p", "(", "inputs", "[", "i", "]", ")", ")", "{", "fprx2", "=", "gen_rtx_REG", "(", "FPRX2mode", ",", "REGNO", "(", "inputs", "[", "i", "]", ")", ")", ";", "rtx", "v1", "=", "gen_rtx_REG", "(", "V2DFmode", ",", "REGNO", "(", "inputs", "[", "i", "]", ")", "+", "<NUM_LIT>", ")", ";", "rtx", "v2", "=", "gen_rtx_REG", "(", "V2DFmode", ",", "REGNO", "(", "inputs", "[", "i", "]", ")", ")", ";", "emit_insn", "(", "gen_vec_permiv2df", "(", "v1", ",", "v2", ",", "v1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["fprx2", "=", "gen_reg_rtx", "(", "FPRX2mode", ")", ";"], "File": "s390", "Func": "s390_md_asm_adjust", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3790, "Length": 170, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Instruction", "*", "I", "=", "simplifyNvvmIntrinsic", "(", "&", "II", ",", "IC", ")", ")", "{", "return", "I", ";", "}", "return", "None", ";"], "ground_truth": ["}"], "File": "NVPTXTargetTransformInfo11", "Func": "instCombineIntrinsic", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3791, "Length": 23, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "FirstMI", ".", "hasOrderedMemoryRef", "(", ")", "&&", "!", "TII", "->", "isLdStPairSuppressed", "(", "FirstMI", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpcA", "=", "FirstMI", ".", "getOpcode", "(", ")", ";", "unsigned", "OpcB", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "OpcA", "==", "OpcB", ")", "return", "true", ";", "bool", "IsValidLdStrOpc", ",", "PairIsValidLdStrOpc", ";", "unsigned", "NonSExtOpc", "=", "getMatchingNonSExtOpcode", "(", "OpcA", ",", "&", "IsValidLdStrOpc", ")", ";", "assert", "(", "IsValidLdStrOpc", "&&", "<STR_LIT>", ")", ";", "if", "(", "NonSExtOpc", "==", "getMatchingNonSExtOpcode", "(", "OpcB", ",", "&", "PairIsValidLdStrOpc", ")", ")", "{"], "ground_truth": ["Flags", ".", "setSExtIdx", "(", "NonSExtOpc", "==", "(", "unsigned", ")", "OpcA", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "areCandidatesToMergeOrPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3792, "Length": 99, "Cover_Rate": 0.515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "UseGOT_PREL", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "UseGOT_PREL", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering112", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3793, "Length": 187, "Cover_Rate": 0.3903966597077244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CmpInst", "::", "FCMP_OGT", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OGE", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OLT", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_OLE", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ONE", ":", "CondCode", "=", "<STR_LIT>", ";", "CondCode2", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ORD", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UEQ", ":", "CondCode", "=", "<STR_LIT>", ";", "CondCode2", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UGT", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UGE", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULT", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULE", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "CondCode", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64InstructionSelector", "Func": "changeFCMPPredToAArch64CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3794, "Length": 153, "Cover_Rate": 0.6483050847457628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpph256_mask", "(", "__A", ",", "__B", ",", "__C", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_cmp_ph_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3795, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "SDValue", "NewCMov", "=", "combineToExtendCMOV", "(", "N", ",", "DAG", ")", ")", "return", "NewCMov", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "V", "=", "combineExtSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isAllOnesConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Zext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Zext", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineToExtendBoolVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{"], "ground_truth": ["if", "(", "SDValue", "R", "=", "PromoteMaskArithmetic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";"], "File": "X86ISelLowering16", "Func": "combineSext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3796, "Length": 178, "Cover_Rate": 0.42685851318944845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "const_costs_int", "(", "HOST_WIDE_INT", "value", ",", "int", "zero_cost", ")", "{", "if", "(", "CONST_OK_FOR_I", "(", "value", ")", ")", "return", "zero_cost", ";", "else", "if", "(", "CONST_OK_FOR_J", "(", "value", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "CONST_OK_FOR_K", "(", "value", ")", ")", "return", "<NUM_LIT>", ";"], "File": "v850", "Func": "const_costs_int", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3797, "Length": 43, "Cover_Rate": 0.8958333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializePowerPCDisassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>32Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>32LETarget", "(", ")", ",", "create<ISA_LIT>LEDisassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "PPCDisassembler15", "Func": "LLVMInitializePowerPCDisassembler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3798, "Length": 39, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "X86ISelLowering160", "Func": "getTargetNodeName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3799, "Length": 330, "Cover_Rate": 0.5427631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "<ISA_LIT>VLMUL", "LMUL", "=", "getLMUL", "(", "VT", ")", ";", "SDValue", "SEW", "=", "CurDAG", "->", "getTargetConstant", "(", "ScalarSize", ",", "DL", ",", "XLenVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NF", ")", ";", "SDValue", "MaskedOff", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "SDValue", "Operands", "[", "]", "=", "{", "MaskedOff", ",", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ",", "SEW", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "EVT", "IndexVT", "=", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>VLMUL", "IndexLMUL", "=", "getLMUL", "(", "IndexVT", ")", ";"], "ground_truth": ["unsigned", "IndexScalarSize", "=", "IndexVT", ".", "getScalarSizeInBits", "(", ")", ";"], "File": "RISCVISelDAGToDAG2", "Func": "selectVLXSEGMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3800, "Length": 161, "Cover_Rate": 0.4680232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "IntrinsicInst", "*", "ConvertToUse", ":", "ConvertToUses", ")", "{", "for", "(", "User", "*", "User", ":", "ConvertToUse", "->", "users", "(", ")", ")", "{", "auto", "*", "IntrUser", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "User", ")", ";", "if", "(", "IntrUser", "&&", "IntrUser", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "auto", "*", "IntrUserVTy", "=", "cast", "<", "ScalableVectorType", ">", "(", "IntrUser", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "IntrUserVTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", ">", "PTrueVTy", "->", "getElementCount", "(", ")", ".", "getKnownMinValue", "(", ")", ")", "return", "true", ";"], "File": "SVEIntrinsicOpts11", "Func": "isPTruePromoted", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3801, "Length": 89, "Cover_Rate": 0.4708994708994709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Vec", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Idx", "=", "SplatVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Idx", ".", "getValueType", "(", ")", "!=", "Subtarget", ".", "getXLenVT", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "ContainerVT", "=", "VT", ";", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{"], "ground_truth": ["ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "VT", ",", "Subtarget", ")", ";"], "File": "RISCVISelLowering3", "Func": "matchSplatAsGather", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3802, "Length": 69, "Cover_Rate": 0.32701421800947866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "qword", "q", ";", "unsigned", "long", "long", "l", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "q", "=", "q", ";", "return", "(", "x", ".", "l", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_to_ullong", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3803, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "PerformSRACombine", "(", "N", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "if", "(", "SDValue", "V", "=", "performShiftToAllZeros", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering149", "Func": "PerformShiftCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3804, "Length": 52, "Cover_Rate": 0.46017699115044247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vslid_n_s64", "(", "int64_t", "__a", ",", "int64_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "__builtin_aarch64_ssli_ndi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vslid_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3805, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", ".", "f", "[", "<NUM_LIT>", "]", "=", "a", ";"], "ground_truth": ["u", ".", "f", "[", "<NUM_LIT>", "]", "=", "b", ";"], "File": "spe", "Func": "__ev_create_fs", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3806, "Length": 18, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "OpenRISCISelLowering", "Func": "LowerCCCArguments", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3807, "Length": 332, "Cover_Rate": 0.6522593320235757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["StackAlign", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "File": "PatmosRegisterInfo", "Func": "PatmosRegisterInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3808, "Length": 41, "Cover_Rate": 0.9318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Num", "=", "<NUM_LIT>", ";", "if", "(", "!", "STI", ".", "is64Bit", "(", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "<STR_LIT>", "Seq", "=", "<STR_LIT>", "(", "Val", ",", "STI", ".", "getFeatureBits", "(", ")", ")", ";", "assert", "(", "!", "Seq", ".", "empty", "(", ")", ")", ";", "for", "(", "<STR_LIT>", "&", "Inst", ":", "Seq", ")", "{", "if", "(", "++", "Num", "==", "Seq", ".", "size", "(", ")", ")", "Result", "=", "DstReg", ";", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addImm", "(", "Inst", ".", "Imm", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlag", "(", "Flag", ")", ";"], "File": "RISCVInstrInfo43", "Func": "movImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3809, "Length": 159, "Cover_Rate": 0.4344262295081967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "DivOp", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "DivOp", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerREM", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3810, "Length": 81, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "if", "(", "!", "GVar", "->", "hasInitializer", "(", ")", ")", "return", ";", "if", "(", "EmitSpecialLLVMGlobal", "(", "GVar", ")", ")", "return", ";", "std", "::", "string", "name", "=", "Mang", "->", "getValueName", "(", "GVar", ")", ";", "Constant", "*", "C", "=", "GVar", "->", "getInitializer", "(", ")", ";", "unsigned", "Size", "=", "TD", "->", "getTypePaddedSize", "(", "C", "->", "getType", "(", ")", ")", ";", "unsigned", "Align", "=", "TD", "->", "getPreferredAlignmentLog", "(", "GVar", ")", ";", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "GVar", ")", ")", ";"], "ground_truth": ["printVisibility", "(", "name", ",", "GVar", "->", "getVisibility", "(", ")", ")", ";"], "File": "AlphaAsmPrinter5", "Func": "printModuleLevelGV", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3811, "Length": 98, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "==", "<STR_LIT>", "||", "ScalarVT", "==", "<STR_LIT>", "||", "(", "ScalarVT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isFPImmLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3812, "Length": 33, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "}", "measureFunction", "(", "BlockOffsets", ",", "&", "*", "MBB", ")", ";", "++", "NumSplit", ";", "return", "true", ";", "}", "MachineInstr", "&", "OldBranch", "=", "*", "MI", ";", "DebugLoc", "dl", "=", "OldBranch", ".", "getDebugLoc", "(", ")", ";", "int", "InstrSizeDiff", "=", "-", "TII", "->", "getInstSizeInBytes", "(", "OldBranch", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "NextMBB", "=", "&", "*", "std", "::", "next", "(", "MBB", ")", ";", "assert", "(", "MBB", "->", "isSuccessor", "(", "NextMBB", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "Cond", ".", "push_back", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TII", "->", "reverseBranchCondition", "(", "Cond", ")", ";", "MI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NextMBB", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "InstrSizeDiff", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "++", "MI", ";", "}"], "ground_truth": ["MI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";"], "File": "MSP430BranchSelector7", "Func": "expandBranches", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3813, "Length": 184, "Cover_Rate": 0.32111692844677137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsAGPR", "=", "TRI", "->", "isAGPRClass", "(", "DstRC", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "<NUM_LIT>", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "<STR_LIT>", ")", ";", "SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentVGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "I", ")", ")", ";", "if", "(", "IsAGPR", ")", "{", "const", "TargetRegisterClass", "*", "NewSrcRC", "=", "TRI", "->", "getEquivalentAGPRClass", "(", "SrcRC", ")", ";", "Register", "TmpAReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewSrcRC", ")", ";", "unsigned", "Opc", "=", "NewSrcRC", "==", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "TmpAReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["TmpReg", "=", "TmpAReg", ";"], "File": "SIFixSGPRCopies14", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3814, "Length": 237, "Cover_Rate": 0.4721115537848606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Size", ";", "++", "I", ")", "{"], "ground_truth": ["Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "Value", ">>", "ShiftValue", ")", ";"], "File": "SystemZMCAsmBackend", "Func": "applyFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3815, "Length": 60, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fnmadd_ps", "(", "__m512", "__A", ",", "__mmask16", "__U", ",", "__m512", "__B", ",", "__m512", "__C", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_vfnmaddps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3816, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo1", "Func": "enableAggressiveInterleaving", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3817, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "decl", "&&", "flag_unit_at_a_time", ")", "{", "cgraph_node", "*", "local_info_node", "=", "cgraph_node", "::", "local_info_node", "(", "CONST_CAST_TREE", "(", "decl", ")", ")", ";", "if", "(", "local_info_node", "&&", "local_info_node", "->", "local", ")", "return", "ARM_PCS_AAPCS_LOCAL", ";", "}", "}", "else", "if", "(", "user_convention", "&&", "user_pcs", "!=", "arm_pcs_default", ")", "sorry", "(", "<STR_LIT>", ")", ";", "return", "arm_pcs_default", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_get_pcs_model", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3818, "Length": 53, "Cover_Rate": 0.30113636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "rtx", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "File": "mips3", "Func": "mips_set_frame_expr", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3819, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcmla180v8hf", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmlaq_rot180_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3820, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "CPAddr", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", "||", "Subtarget", "->", "isPIP", "(", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "BA", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "if", "(", "!", "IsPositionIndependent", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering4", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3821, "Length": 243, "Cover_Rate": 0.9135338345864662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Argument", "(", "bool", ")", ":", "IsRegister", "(", "true", ")", ",", "RegisterName", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SIArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3822, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LocalGEPsSeen", "=", "<NUM_LIT>", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "BB", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "BB", ")", ";", "}", ")", ")", "continue", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "BasicBlock", "*", "Succ0", "=", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "BasicBlock", "*", "Succ1", "=", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "L", "->", "contains", "(", "Succ0", ")", "&&", "L", "->", "isLoopExiting", "(", "Succ0", ")", ")", "||", "(", "L", "->", "contains", "(", "Succ1", ")", "&&", "L", "->", "isLoopExiting", "(", "Succ1", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UP", ".", "Threshold", "<<", "<STR_LIT>", "<<", "*", "L", "<<", "<STR_LIT>", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "<NUM_LIT>", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";", "else", "continue", ";", "if", "(", "UP", ".", "Threshold", ">=", "Threshold", ")", "continue", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ",", "DL", ")", ")", ";", "if", "(", "!", "Alloca", "||", "!", "Alloca", "->", "isStaticAlloca", "(", ")", ")", "continue", ";", "Type", "*", "Ty", "=", "Alloca", "->", "getAllocatedType", "(", ")", ";", "unsigned", "AllocaSize", "=", "Ty", "->", "isSized", "(", ")", "?", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ":", "<NUM_LIT>", ";", "if", "(", "AllocaSize", ">", "MaxAlloca", ")", "continue", ";", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{"], "ground_truth": ["LocalGEPsSeen", "++", ";"], "File": "AMDGPUTargetTransformInfo14", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3823, "Length": 388, "Cover_Rate": 0.5705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "RD", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "RegisterRef", "RP", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "S1", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "S2", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "Done", "=", "false", ";", "if", "(", "S1", ".", "isReg", "(", ")", ")", "{", "RegisterRef", "RS", "=", "S1", ";", "MachineInstr", "*", "RDef", "=", "getReachingDefForPred", "(", "RS", ",", "CI", ",", "RP", ".", "Reg", ",", "true", ")", ";", "if", "(", "!", "RDef", "||", "!", "HII", "->", "isPredicable", "(", "*", "RDef", ")", ")", "{", "Done", "=", "coalesceRegisters", "(", "RD", ",", "RegisterRef", "(", "S1", ")", ")", ";", "if", "(", "Done", ")", "{", "UpdRegs", ".", "insert", "(", "RD", ".", "Reg", ")", ";", "UpdRegs", ".", "insert", "(", "S1", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "if", "(", "!", "Done", "&&", "S2", ".", "isReg", "(", ")", ")", "{", "RegisterRef", "RS", "=", "S2", ";", "MachineInstr", "*", "RDef", "=", "getReachingDefForPred", "(", "RS", ",", "CI", ",", "RP", ".", "Reg", ",", "false", ")", ";", "if", "(", "!", "RDef", "||", "!", "HII", "->", "isPredicable", "(", "*", "RDef", ")", ")", "{", "Done", "=", "coalesceRegisters", "(", "RD", ",", "RegisterRef", "(", "S2", ")", ")", ";", "if", "(", "Done", ")", "{", "UpdRegs", ".", "insert", "(", "RD", ".", "Reg", ")", ";", "UpdRegs", ".", "insert", "(", "S2", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "Changed", "|=", "Done", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets", "Func": "coalesceSegments", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3824, "Length": 230, "Cover_Rate": 0.6906906906906907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "type", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rs", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rs", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "<STR_LIT>", "Shift", "=", "<STR_LIT>", ";", "switch", "(", "type", ")", "{", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSORegRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3825, "Length": 109, "Cover_Rate": 0.5860215053763441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Offsets", "=", "GEP", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Ty", "->", "getVectorNumElements", "(", ")", "==", "Offsets", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "!", "(", "Offsets", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getScalarSizeInBits", "(", ")", "<", "Offsets", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "MVEGatherScatterLowering1", "Func": "checkGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3826, "Length": 162, "Cover_Rate": 0.525974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "tryParseSVEVectorWithOffset", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "StringRef", "Kind", ";", "int", "RegNum", "=", "tryMatchSVEVectorRegister", "(", "Parser", ".", "getTok", "(", ")", ",", "Kind", ",", "false", ")", ";", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Kind", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNum", ",", "RegKind", "::", "SVEVector", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Kind", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "return", "MatchOperand_Success", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "SS", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "TokE", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "TokE", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "return", "MatchOperand_NoMatch", ";", "}", "StringRef", "value", "=", "TokE", ".", "getString", "(", ")", ";"], "ground_truth": ["const", "char", "*", "extTypeName", "=", "getGPROffsetExtTypeName", "(", "value", ")", ";"], "File": "AArch64AsmParser59", "Func": "tryParseSVEVectorWithOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3827, "Length": 199, "Cover_Rate": 0.525065963060686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printARIPDMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M680x0InstPrinter", "Func": "printARIPD32Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3828, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "MVT", "SVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "SVTBits", "=", "SVT", ".", "getSizeInBits", "(", ")", ";", "APInt", "One", "(", "SVTBits", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "Amt", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", "->", "isUndef", "(", ")", ")", "{", "Elts", ".", "push_back", "(", "Op", ")", ";", "continue", ";", "}", "ConstantSDNode", "*", "ND", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "APInt", "C", "(", "SVTBits", ",", "ND", "->", "getAPIntValue", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "uint64_t", "ShAmt", "=", "C", ".", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", ">=", "SVTBits", ")", "{", "Elts", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ";", "continue", ";", "}", "Elts", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "One", ".", "shl", "(", "ShAmt", ")", ",", "dl", ",", "SVT", ")", ")", ";", "}", "return", "DAG", ".", "getBuildVector", "(", "VT", ",", "dl", ",", "Elts", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Amt", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Amt", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Amt", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "{", "SDValue", "Z", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "getUnpackl", "(", "DAG", ",", "dl", ",", "VT", ",", "Amt", ",", "Z", ")", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "getUnpackh", "(", "DAG", ",", "dl", ",", "VT", ",", "Amt", ",", "Z", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "convertShiftLeftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3829, "Length": 340, "Cover_Rate": 0.6104129263913824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "insn", ".", "spec", "->", "operands", "[", "index", "]", ".", "encoding", "!=", "ENCODING_NONE", ")", "{", "if", "(", "translateOperand", "(", "mcInst", ",", "insn", ".", "spec", "->", "operands", "[", "index", "]", ",", "insn", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "X86Disassembler12", "Func": "translateInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3830, "Length": 38, "Cover_Rate": 0.35514018691588783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setLoad", "(", ")", "{"], "ground_truth": ["Access", "=", "AccessTy", "::", "Load", ";"], "File": "M68kCollapseMOVEMPass", "Func": "setLoad", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3831, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EndbrOpcode", "=", "SubTarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "(", "MF", ".", "getFunction", "(", ")", ".", "hasAddressTaken", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", ".", "hasLocalLinkage", "(", ")", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "doesNoCfCheck", "(", ")", ")", "{", "auto", "MBB", "=", "MF", ".", "begin", "(", ")", ";", "Changed", "|=", "addENDBR", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ")", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "hasAddressTaken", "(", ")", ")", "Changed", "|=", "addENDBR", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "isCall", "(", ")", ")", "continue", ";", "if", "(", "IsCallReturnTwice", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Changed", "|=", "addENDBR", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ")", ";", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "X86IndirectBranchTracking16", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3832, "Length": 170, "Cover_Rate": 0.7024793388429752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "InstrOffs", "=", "MI", "->", "getOperand", "(", "Idx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", "->", "getOperand", "(", "Idx", "+", "<NUM_LIT>", ")", ";", "InstrOffs", "=", "<STR_LIT>", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ImmIdx", "=", "Idx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "=", "-", "InstrOffs", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo1", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3833, "Length": 129, "Cover_Rate": 0.39570552147239263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "avr_starting_frame_offset", "(", "void", ")", "{", "return", "<NUM_LIT>", "+", "avr_outgoing_args_size", "(", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_starting_frame_offset", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3834, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Micro<ISA_LIT>SizeReduce", "::", "Micro<ISA_LIT>SizeReduce", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MicroMipsSizeReduction", "Func": "MicroMipsSizeReduce", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3835, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Top", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "Bot", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "const", "InstrItineraryData", "*", "Itin", "=", "DAG", "->", "getSchedModel", "(", ")", "->", "getInstrItineraries", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "DAG", "->", "MF", ".", "getTarget", "(", ")", ";", "Top", ".", "HazardRec", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";"], "ground_truth": ["Bot", ".", "HazardRec", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";"], "File": "HexagonMachineScheduler22", "Func": "initialize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3836, "Length": 80, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MI", ",", "<NUM_LIT>", ")", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "Result", ".", "Named", ".", "LGKM", "=", "Size", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "else", "{", "Result", ".", "Named", ".", "LGKM", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIInsertWaits11", "Func": "getHwCounts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3837, "Length": 76, "Cover_Rate": 0.36018957345971564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MOp", ",", "FOp", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "MOp", "=", "<STR_LIT>", ";", "FOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MOp", "=", "<STR_LIT>", ";", "FOp", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineOperand", "MSrc", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "VSrc", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MachineOperand", "&", "Disp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "ZeroDisp", "=", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ";", "bool", "hasDisp", "=", "Disp", ".", "isGlobal", "(", ")", "||", "Disp", ".", "isImm", "(", ")", ";", "if", "(", "hasDisp", "&&", "MSrc", ".", "isReg", "(", ")", ")", "MSrc", ".", "setIsKill", "(", "false", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIM", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "MOp", ")", ")", ".", "addOperand", "(", "MSrc", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addDisp", "(", "hasDisp", "?", "Disp", ":", "ZeroDisp", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "EmitLoweredAtomicFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3838, "Length": 211, "Cover_Rate": 0.6169590643274854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_m_u8", "(", "uint8x16_t", "__inactive", ",", "uint8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqshlq_m_uv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshlq_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3839, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "VideocoreISelLowering", "Func": "LowerReturn", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3840, "Length": 116, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachinePointerInfo", "DstInfo", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "StackPtr", ",", "PtrOffset", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "SL", ",", "ArgVal", ",", "Ptr", ",", "DstInfo", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MODereferenceable", ")", ";", "return", "Store", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering37", "Func": "storeStackInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3841, "Length": 82, "Cover_Rate": 0.7068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "<ISA_LIT>Pred", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "TruncInst", "*", "TI", "=", "dyn_cast", "<", "TruncInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "MVT", "SourceVT", ";", "if", "(", "TI", "->", "hasOneUse", "(", ")", "&&", "TI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "(", "isLoadTypeLegal", "(", "TI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "SourceVT", ")", ")", ")", "{", "unsigned", "TstOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "OpReg", "=", "getRegForValue", "(", "TI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OpReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "TstOpc", ")", ",", "OpReg", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TstOpc", ")", ")", ".", "addReg", "(", "OpReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "CCMode", "=", "<STR_LIT>", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "CCMode", "=", "<STR_LIT>", ";", "}", "unsigned", "BrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "BrOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "CCMode", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "<NUM_LIT>", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel36", "Func": "SelectBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3842, "Length": 345, "Cover_Rate": 0.4637096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "char", "prid_str", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["sprintf", "(", "prid_str", ",", "<STR_LIT>", ",", "cpucfg_cache", "[", "<NUM_LIT>", "]", ")", ";"], "File": "loongarch-cpu", "Func": "get_native_prid_str", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3843, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "unsigned", "j", ",", "e", "=", "d", "->", "perm", "[", "i", "]", "&", "(", "nelt", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "unsigned", "which", "=", "(", "(", "d", "->", "perm", "[", "i", "]", "^", "i", ")", "&", "(", "nelt", "/", "<NUM_LIT>", ")", ")", "*", "eltsz", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "eltsz", ";", "++", "j", ")", "{", "rperm", "[", "!", "!", "which", "]", "[", "(", "i", "*", "eltsz", "+", "j", ")", "^", "which", "]", "=", "GEN_INT", "(", "e", "*", "eltsz", "+", "j", ")", ";", "rperm", "[", "!", "which", "]", "[", "(", "i", "*", "eltsz", "+", "j", ")", "^", "(", "which", "^", "<NUM_LIT>", ")", "]", "=", "m128", ";", "}", "}", "vperm", "=", "gen_rtx_CONST_VECTOR", "(", "V32QImode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "rperm", "[", "<NUM_LIT>", "]", ")", ")", ";", "vperm", "=", "force_reg", "(", "V32QImode", ",", "vperm", ")", ";", "h", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "op", "=", "gen_lowpart", "(", "V32QImode", ",", "d", "->", "op0", ")", ";", "emit_insn", "(", "gen_avx2_pshufbv32qi3", "(", "h", ",", "op", ",", "vperm", ")", ")", ";", "hp", "=", "gen_reg_rtx", "(", "V4DImode", ")", ";"], "ground_truth": ["op", "=", "gen_lowpart", "(", "V4DImode", ",", "h", ")", ";"], "File": "i3864", "Func": "expand_vec_perm_vpshufb2_vpermq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3844, "Length": 196, "Cover_Rate": 0.44545454545454544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AAResult", "run", "(", "Function", "&", "F", ",", "AnalysisManager", "<", "Function", ">", "&", "AM", ")", "{"], "ground_truth": ["return", "<ISA_LIT>AAResult", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ";"], "File": "AMDGPUAliasAnalysis (2)", "Func": "run", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3845, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getNumNamedVarArgParams", "(", ")", "const", "{", "return", "NumNamedVarArgParams", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)2", "Func": "getNumNamedVarArgParams", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3846, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "anchor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3847, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "trace", "(", ")", "const", "{", "return", "Trace", ";"], "ground_truth": ["}"], "File": "RDFCopy", "Func": "trace", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3848, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f32_u16", "(", "uint16x4_t", "__a", ")", "{", "return", "(", "float32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_f32_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3849, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "PPCSubtarget (2)", "Func": "enablePostRAScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3850, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTI", "::", "getCmpSelInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "ValTy", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "<STR_LIT>", ")", ";", "static", "const", "CostTblEntry", "<", "MVT", ">", "SSE42CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "<", "MVT", ">", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "ground_truth": ["static", "const", "CostTblEntry", "<", "MVT", ">", "AVX2CostTbl", "[", "]", "=", "{"], "File": "X86TargetTransformInfo113", "Func": "getCmpSelInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3851, "Length": 192, "Cover_Rate": 0.4266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_NONE", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmBackend53", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3852, "Length": 58, "Cover_Rate": 0.31016042780748665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "static_cast", "<", "uint8_t", ">", "(", "(", "Binary", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "OS", "<<", "static_cast", "<", "uint8_t", ">", "(", "(", "Binary", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["OS", "<<", "static_cast", "<", "uint8_t", ">", "(", "(", "Binary", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "File": "HexagonMCCodeEmitter22", "Func": "emitLittleEndian", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3853, "Length": 48, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["}"], "File": "JVMPostAllocationFixups", "Func": "EnterScope", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3854, "Length": 18, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "bb_info", "*", "bb", ":", "crtl", "->", "ssa", "->", "bbs", "(", ")", ")", "compute_local_backward_infos", "(", "bb", ")", ";", "if", "(", "dump_file", ")", "m_vector_manager", "->", "dump", "(", "dump_file", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "for", "(", "const", "bb_info", "*", "bb", ":", "crtl", "->", "ssa", "->", "bbs", "(", ")", ")", "emit_local_forward_vsetvls", "(", "bb", ")", ";", "if", "(", "dump_file", ")", "m_vector_manager", "->", "dump", "(", "dump_file", ")", ";"], "ground_truth": ["if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";"], "File": "riscv-vsetvl", "Func": "lazy_vsetvl", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3855, "Length": 84, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "ModImm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes11", "Func": "getNEONModImmOpCmode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3856, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "vec_float4", "vec_andc", "(", "vec_float4", "a", ",", "vec_bint4", "b", ")", "{"], "ground_truth": ["return", "(", "spu_andc", "(", "a", ",", "(", "vec_float4", ")", "(", "b", ")", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_andc", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3857, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "int", "Swizzled", "=", "<STR_LIT>", "(", "MBBI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "swz", ")", ";", "if", "(", "Swizzled", "!=", "-", "<NUM_LIT>", "&&", "MBBI", "->", "getOperand", "(", "Swizzled", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ")", "continue", ";", "if", "(", "&", "*", "MBBI", "==", "&", "*", "Paired", ".", "I", ")", "{", "if", "(", "TRI", "->", "hasAGPRs", "(", "getDataRegClass", "(", "*", "MBBI", ")", ")", "!=", "IsAGPR", ")", "return", "false", ";", "if", "(", "IsAGPR", "&&", "CI", ".", "InstClass", "==", "DS_WRITE", ")", "return", "false", ";", "if", "(", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "{", "if", "(", "CI", ".", "InstClass", "!=", "MIMG", ")", "offsetsCanBeCombined", "(", "CI", ",", "*", "STM", ",", "Paired", ",", "true", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "checkAndPrepareMerge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3858, "Length": 211, "Cover_Rate": 0.35581787521079256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_tune_flags", "=", "selected_tune", "->", "flags", ";", "aarch64_tune", "=", "selected_tune", "->", "sched_core", ";", "aarch64_tune_params", "=", "*", "(", "selected_tune", "->", "tune", ")", ";", "aarch64_architecture_version", "=", "selected_arch", "->", "architecture_version", ";", "if", "(", "opts", "->", "x_aarch64_override_tune_string", ")", "aarch64_parse_override_string", "(", "opts", "->", "x_aarch64_override_tune_string", ",", "&", "aarch64_tune_params", ")", ";", "if", "(", "opts", "->", "x_flag_strict_volatile_bitfields", "<", "<NUM_LIT>", "&&", "abi_version_at_least", "(", "<NUM_LIT>", ")", ")", "opts", "->", "x_flag_strict_volatile_bitfields", "=", "<NUM_LIT>", ";", "initialize_aarch64_code_model", "(", "opts", ")", ";", "initialize_aarch64_tls_size", "(", "opts", ")", ";", "int", "queue_depth", "=", "<NUM_LIT>", ";", "switch", "(", "aarch64_tune_params", ".", "autoprefetcher_model", ")", "{", "case", "tune_params", "::", "AUTOPREFETCHER_OFF", ":", "queue_depth", "=", "-", "<NUM_LIT>", ";", "break", ";", "case", "tune_params", "::", "AUTOPREFETCHER_WEAK", ":", "queue_depth", "=", "<NUM_LIT>", ";", "break", ";", "case", "tune_params", "::", "AUTOPREFETCHER_STRONG", ":", "queue_depth", "=", "max_insn_queue_index", "+", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "maybe_set_param_value", "(", "PARAM_SCHED_AUTOPREF_QUEUE_DEPTH", ",", "queue_depth", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "num_slots", ">", "<NUM_LIT>", ")", "maybe_set_param_value", "(", "PARAM_SIMULTANEOUS_PREFETCHES", ",", "aarch64_tune_params", ".", "prefetch", "->", "num_slots", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_size", ">=", "<NUM_LIT>", ")", "maybe_set_param_value", "(", "PARAM_L1_CACHE_SIZE", ",", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_size", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_line_size", ">=", "<NUM_LIT>", ")", "maybe_set_param_value", "(", "PARAM_L1_CACHE_LINE_SIZE", ",", "aarch64_tune_params", ".", "prefetch", "->", "l1_cache_line_size", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "if", "(", "aarch64_tune_params", ".", "prefetch", "->", "l2_cache_size", ">=", "<NUM_LIT>", ")", "maybe_set_param_value", "(", "PARAM_L2_CACHE_SIZE", ",", "aarch64_tune_params", ".", "prefetch", "->", "l2_cache_size", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";", "maybe_set_param_value", "(", "PARAM_SCHED_PRESSURE_ALGORITHM", ",", "SCHED_PRESSURE_MODEL", ",", "opts", "->", "x_param_values", ",", "global_options_set", ".", "x_param_values", ")", ";"], "ground_truth": ["if", "(", "opts", "->", "x_flag_prefetch_loop_arrays", "<", "<NUM_LIT>", "&&", "!", "opts", "->", "x_optimize_size", "&&", "aarch64_tune_params", ".", "prefetch", "->", "default_opt_level", ">=", "<NUM_LIT>", "&&", "opts", "->", "x_optimize", ">=", "aarch64_tune_params", ".", "prefetch", "->", "default_opt_level", ")", "opts", "->", "x_flag_prefetch_loop_arrays", "=", "<NUM_LIT>", ";"], "File": "aarch645", "Func": "aarch64_override_options_internal", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3859, "Length": 310, "Cover_Rate": 0.9538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_m_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vornq_m_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3860, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "return", "MachineJumpTableInfo", "::", "EK_Inline", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering (2)", "Func": "getJumpTableEncoding", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3861, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "arg", ".", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "arg", ".", "type", ")", ")", "!=", "INTEGER_CST", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_pass_by_reference", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3862, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbic_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3863, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerAtomicRMW", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "lowerAtomicRMW", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3864, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "R600InstrInfo", "::", "isTrig", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo", "Func": "isTrig", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3865, "Length": 27, "Cover_Rate": 0.9310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "NeedWait", "=", "<NUM_LIT>", ";", "if", "(", "ScoreToWait", "==", "-", "<NUM_LIT>", ")", "{", "NeedWait", "=", "CNT_MASK", "(", "T", ")", ";", "setScoreLB", "(", "T", ",", "getScoreUB", "(", "T", ")", ")", ";", "return", "NeedWait", ";", "}", "const", "int32_t", "LB", "=", "getScoreLB", "(", "T", ")", ";", "const", "int32_t", "UB", "=", "getScoreUB", "(", "T", ")", ";", "if", "(", "(", "UB", ">=", "ScoreToWait", ")", "&&", "(", "ScoreToWait", ">", "LB", ")", ")", "{", "if", "(", "T", "==", "VM_CNT", "&&", "hasPendingFlat", "(", ")", ")", "{", "NeedWait", "=", "CNT_MASK", "(", "T", ")", ";", "setScoreLB", "(", "T", ",", "getScoreUB", "(", "T", ")", ")", ";", "}", "else", "if", "(", "counterOutOfOrder", "(", "T", ")", ")", "{", "NeedWait", "=", "CNT_MASK", "(", "T", ")", ";", "setScoreLB", "(", "T", ",", "getScoreUB", "(", "T", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInsertWaitcnts10", "Func": "updateByWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3866, "Length": 126, "Cover_Rate": 0.7924528301886793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "BinaryOperator", "::", "Sub", ":", "return", "<STR_LIT>", ";", "case", "BinaryOperator", "::", "UDiv", ":", "return", "<STR_LIT>", ";", "case", "BinaryOperator", "::", "SDiv", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "Instruction", "::", "getOpcodeName", "(", "Opcode", ")", ";", "}"], "ground_truth": ["}"], "File": "TVMReFunc", "Func": "OpStr", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3867, "Length": 36, "Cover_Rate": 0.4931506849315068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodePSHUFHWMask", "(", "unsigned", "NumElts", ",", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{"], "ground_truth": ["for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "<NUM_LIT>", ")", "{"], "File": "X86ShuffleDecode10", "Func": "DecodePSHUFHWMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3868, "Length": 33, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SPScope", "*", "getRootScope", "(", ")", "{"], "ground_truth": ["return", "PSPI", "->", "getRootScope", "(", ")", ";"], "File": "PatmosSPBundling", "Func": "getRootScope", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 3869, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "MatchOperand_NoMatch", ";", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Identifier", ":", "break", ";", "}", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "StartLoc", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "IdVal", ")", ")", "{", "if", "(", "StartLoc", ".", "getPointer", "(", ")", "[", "<NUM_LIT>", "]", "!=", "'0'", ")", "{"], "ground_truth": ["uint64_t", "Octal", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "AGCAsmParser", "Func": "parseImmediate", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3870, "Length": 92, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ExpandCondsets", "::", "getCondTfrOpcode", "(", "const", "MachineOperand", "&", "SO", ",", "bool", "IfTrue", ")", "{", "using", "namespace", "<ISA_LIT>", ";", "if", "(", "SO", ".", "isReg", "(", ")", ")", "{", "unsigned", "PhysR", ";", "RegisterRef", "RS", "=", "SO", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RS", ".", "Reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "VC", "=", "MRI", "->", "getRegClass", "(", "RS", ".", "Reg", ")", ";", "assert", "(", "VC", "->", "begin", "(", ")", "!=", "VC", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "PhysR", "=", "*", "VC", "->", "begin", "(", ")", ";", "}", "else", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RS", ".", "Reg", ")", ")", ";", "PhysR", "=", "RS", ".", "Reg", ";", "}", "unsigned", "PhysS", "=", "(", "RS", ".", "Sub", "==", "<NUM_LIT>", ")", "?", "PhysR", ":", "TRI", "->", "getSubReg", "(", "PhysR", ",", "RS", ".", "Sub", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "PhysS", ")", ";", "switch", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "IfTrue", "?", "A2_tfrt", ":", "A2_tfrf", ";", "case", "<NUM_LIT>", ":", "return", "IfTrue", "?", "A2_tfrpt", ":", "A2_tfrpf", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "SO", ".", "isImm", "(", ")", "||", "SO", ".", "isFPImm", "(", ")", ")", "return", "IfTrue", "?", "C2_cmoveit", ":", "C2_cmoveif", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets10", "Func": "getCondTfrOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3871, "Length": 210, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtpd_epu64", "(", "__m256d", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_cvtpd2uqq256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3872, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InvISelDAG", "::", "SelectThumbAddrModeRI5S1", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "return", "SelectThumbAddrModeRI", "(", "N", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInvISelDAG", "Func": "SelectThumbAddrModeRI5S1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3873, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isDataTypeToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3874, "Length": 90, "Cover_Rate": 0.9183673469387755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "std", "::", "map", "<", "unsigned", ",", "RegisterBump", ">", "InductionMap", ";", "InductionMap", "IndMap", ";", "typedef", "MachineBasicBlock", "::", "instr_iterator", "instr_iterator", ";", "for", "(", "instr_iterator", "I", "=", "Header", "->", "instr_begin", "(", ")", ",", "E", "=", "Header", "->", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "Phi", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "Phi", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "Latch", ")", "continue", ";", "unsigned", "PhiOpReg", "=", "Phi", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "PhiOpReg", ")", ";", "unsigned", "UpdOpc", "=", "DI", "->", "getOpcode", "(", ")", ";", "bool", "isAdd", "=", "(", "UpdOpc", "==", "<STR_LIT>", "||", "UpdOpc", "==", "<STR_LIT>", ")", ";", "if", "(", "isAdd", ")", "{", "unsigned", "IndReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "Opnd2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V", ";", "if", "(", "MRI", "->", "getVRegDef", "(", "IndReg", ")", "==", "Phi", "&&", "checkForImmediate", "(", "Opnd2", ",", "V", ")", ")", "{", "unsigned", "UpdReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IndMap", ".", "insert", "(", "std", "::", "make_pair", "(", "UpdReg", ",", "std", "::", "make_pair", "(", "IndReg", ",", "V", ")", ")", ")", ";", "}", "}", "}", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineBasicBlock", "*", "TB", "=", "nullptr", ",", "*", "FB", "=", "nullptr", ";", "bool", "NotAnalyzed", "=", "TII", "->", "AnalyzeBranch", "(", "*", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "false", ";", "unsigned", "PredR", ",", "PredPos", ",", "PredRegFlags", ";", "if", "(", "!", "TII", "->", "getPredReg", "(", "Cond", ",", "PredR", ",", "PredPos", ",", "PredRegFlags", ")", ")", "return", "false", ";"], "ground_truth": ["MachineInstr", "*", "PredI", "=", "MRI", "->", "getVRegDef", "(", "PredR", ")", ";"], "File": "HexagonHardwareLoops34", "Func": "findInductionRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3875, "Length": 324, "Cover_Rate": 0.5364238410596026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createMachineInstPrint", "(", ")", "{", "return", "new", "MachineInstPrint", "(", ")", ";"], "ground_truth": ["}"], "File": "MachineInstPrint", "Func": "createMachineInstPrint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3876, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "DataLayout", "&", "DL", ")", ":", "TargetSelectionDAGInfo", "(", "&", "DL", ")", "{"], "ground_truth": ["}"], "File": "LEGSelectionDAGInfo1", "Func": "LEGSelectionDAGInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3877, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "TARGET_MIPS16", "?", "simplejump_p", "(", "insn", ")", ":", "JUMP_P", "(", "insn", ")", ")", ")", "length", "+=", "TARGET_MIPS16", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "cfun", "->", "machine", "->", "ignore_hazard_length_p", "&&", "INSN_P", "(", "insn", ")", "&&", "INSN_CODE", "(", "insn", ")", ">=", "<NUM_LIT>", ")", "switch", "(", "get_attr_hazard", "(", "insn", ")", ")", "{", "case", "HAZARD_NONE", ":", "break", ";", "case", "HAZARD_DELAY", ":"], "ground_truth": ["case", "HAZARD_FORBIDDEN_SLOT", ":"], "File": "mips", "Func": "mips_adjust_insn_length", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3878, "Length": 70, "Cover_Rate": 0.44871794871794873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "Num", "=", "RegNo", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "LC2200AsmParser", "Func": "createReg", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3879, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "InsertPt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "Count", ")", ";", "if", "(", "!", "IsDo", ")", "MIB", ".", "add", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "LoLoop", ".", "IsTailPredicationLegal", "(", ")", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Killed", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Dead", ";", "if", "(", "auto", "*", "Def", "=", "RDA", "->", "getReachingMIDef", "(", "Start", ",", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Killed", ".", "push_back", "(", "Def", ")", ";", "while", "(", "!", "Killed", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "Def", "=", "Killed", ".", "back", "(", ")", ";", "Killed", ".", "pop_back", "(", ")", ";", "Dead", ".", "push_back", "(", "Def", ")", ";", "for", "(", "auto", "&", "MO", ":", "Def", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Kill", "=", "RDA", "->", "getReachingMIDef", "(", "Def", ",", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "Kill", "&&", "RDA", "->", "getNumUses", "(", "Kill", ",", "MO", ".", "getReg", "(", ")", ")", "==", "<NUM_LIT>", ")", "Killed", ".", "push_back", "(", "Kill", ")", ";", "}", "}"], "ground_truth": ["for", "(", "auto", "*", "MI", ":", "Dead", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "ExpandLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3880, "Length": 237, "Cover_Rate": 0.684971098265896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_unpacklo_ps", "(", "__m256", "__A", ",", "__m256", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_unpcklps256", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ")", ";"], "File": "avxintrin", "Func": "_mm256_unpacklo_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3881, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "<<", "<NUM_LIT>", ";"], "File": "MipsCodeEmitter", "Func": "getMemEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3882, "Length": 31, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "const", "TargetMachine", "&", "TM", "=", "mf", ".", "getTarget", "(", ")", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "mf", ".", "begin", "(", ")", ",", "E", "=", "mf", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "processMachineBasicBlock", "(", "I", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "AArch64AdvSIMDScalarPass23", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3883, "Length": 107, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inactive", ".", "isUndef", "(", ")", ")", "{", "LowerToCopyInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "Inactive", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "for", "(", "MachineInstr", "&", "DefMI", ":", "MRI", "->", "def_instructions", "(", "Reg", ")", ")", "markInstruction", "(", "DefMI", ",", "StateWWM", ",", "Worklist", ")", ";", "}", "}", "}", "SetInactiveInstrs", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "BBI", ".", "Needs", "|=", "StateExact", ";", "if", "(", "!", "(", "BBI", ".", "InNeeds", "&", "StateExact", ")", ")", "{", "BBI", ".", "InNeeds", "|=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "GlobalFlags", "|=", "StateExact", ";", "III", ".", "Disabled", "=", "StateWQM", "|", "StateWWM", ";", "continue", ";", "}", "else", "{", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVectorRegisters", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "markInstruction", "(", "MI", ",", "Flags", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "Flags", ";", "}", "}"], "ground_truth": ["if", "(", "GlobalFlags", "&", "StateWQM", ")", "{"], "File": "SIWholeQuadMode3", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3884, "Length": 254, "Cover_Rate": 0.40901771336553944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "Kind", ",", "*", "Ctx", ")", ";", "if", "(", "!", "Offset", ")", "return", "MCOperand", "::", "CreateExpr", "(", "MCSym", ")", ";", "assert", "(", "Offset", ">", "<NUM_LIT>", ")", ";", "const", "MCConstantExpr", "*", "OffsetExpr", "=", "MCConstantExpr", "::", "Create", "(", "Offset", ",", "*", "Ctx", ")", ";", "const", "MCBinaryExpr", "*", "AddExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "MCSym", ",", "OffsetExpr", ",", "*", "Ctx", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "CreateExpr", "(", "AddExpr", ")", ";"], "File": "VideocoreMCInstLower", "Func": "LowerSymbolOperand", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3885, "Length": 83, "Cover_Rate": 0.4256410256410256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "lessCore", "(", "const", "<ISA_LIT>Instr", "&", "A", ",", "const", "<ISA_LIT>Instr", "&", "B", ")", "{", "return", "(", "<STR_LIT>", "(", "A", ".", "Core", ",", "B", ".", "Core", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonShuffler (2)", "Func": "lessCore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3886, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "(", "uint32_t", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter42", "Func": "printU32ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3887, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCObjectStreamer", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>MCObjectStreamer", ")", ";"], "ground_truth": ["}"], "File": "RISCVMCTargetDesc (2)1", "Func": "LLVMInitializeRISCVTargetMC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3888, "Length": 136, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "unsigned", "syntaxVariant", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ",", "SyntaxVariant", "(", "syntaxVariant", ")", "{"], "ground_truth": ["}"], "File": "PPCInstPrinter1", "Func": "PPCInstPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3889, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "TmpInst", ";"], "ground_truth": ["MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "File": "TeakAsmPrinter", "Func": "EmitInstruction", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3890, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "xa2", ",", "dxa", ",", "TWO52", ",", "tmp", ",", "half", ",", "mhalf", ",", "one", ",", "res", ",", "mask", ";", "rtx_code_label", "*", "label", ";", "TWO52", "=", "ix86_gen_TWO52", "(", "mode", ")", ";", "res", "=", "copy_to_reg", "(", "operand1", ")", ";", "xa", "=", "ix86_expand_sse_fabs", "(", "res", ",", "&", "mask", ")", ";", "label", "=", "ix86_expand_sse_compare_and_jump", "(", "UNLE", ",", "TWO52", ",", "xa", ",", "false", ")", ";", "xa2", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "xa", ",", "TWO52", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "xa2", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "xa2", ",", "TWO52", ",", "xa2", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "dxa", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "xa2", ",", "xa", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "half", "=", "force_reg", "(", "mode", ",", "const_double_from_real_value", "(", "dconsthalf", ",", "mode", ")", ")", ";", "one", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "half", ",", "half", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "mhalf", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "half", ",", "one", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "tmp", "=", "ix86_expand_sse_compare_mask", "(", "UNGT", ",", "dxa", ",", "half", ",", "false", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_AND", "(", "mode", ",", "tmp", ",", "one", ")", ")", ")", ";", "xa2", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "xa2", ",", "tmp", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "tmp", "=", "ix86_expand_sse_compare_mask", "(", "UNGE", ",", "mhalf", ",", "dxa", ",", "false", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "gen_rtx_AND", "(", "mode", ",", "tmp", ",", "one", ")", ")", ")", ";", "xa2", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "xa2", ",", "tmp", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "ground_truth": ["ix86_sse_copysign_to_positive", "(", "res", ",", "xa2", ",", "res", ",", "mask", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_rounddf_32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3891, "Length": 288, "Cover_Rate": 0.9056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "int", "i", "=", "(", "Size", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "EmitByte", "(", "(", "Val", ">>", "i", ")", "&", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "BPFMCCodeEmitter1", "Func": "EmitBEConstant", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3892, "Length": 46, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "Kind_", ",", "const", "<ISA_LIT>AsmParser", "*", "AsmParser_", ")", ":", "Kind", "(", "Kind_", ")", ",", "AsmParser", "(", "AsmParser_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3893, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", "IsLittle", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "TheTriple", "(", "TT", ")", ",", "IsLittle", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "Cpu0AsmBackend", "Func": "Cpu0AsmBackend", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3894, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "canPairLdStOpc", "(", "FirstOpc", ",", "SecondOpc", ")", ")", "return", "false", ";", "if", "(", "!", "isCandidateToMergeOrPair", "(", "FirstLdSt", ")", "||", "!", "isCandidateToMergeOrPair", "(", "SecondLdSt", ")", ")", "return", "false", ";", "int64_t", "Offset1", "=", "FirstLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "FirstOpc", ")", "&&", "!", "scaleOffset", "(", "FirstOpc", ",", "Offset1", ")", ")", "return", "false", ";", "int64_t", "Offset2", "=", "SecondLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "SecondOpc", ")", "&&", "!", "scaleOffset", "(", "SecondOpc", ",", "Offset2", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Offset1", ">", "<NUM_LIT>", "||", "Offset1", "<", "-", "<NUM_LIT>", ")", "return", "false", ";"], "File": "AArch64InstrInfo109", "Func": "shouldClusterMemOps", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3895, "Length": 108, "Cover_Rate": 0.5775401069518716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "LdSt", ",", "unsigned", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "ground_truth": ["unsigned", "AccessSize", "=", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo10", "Func": "getMemOpBaseRegImmOfs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3896, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ReservedVGPRInfoItr", "!=", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "end", "(", ")", ")", ";", "auto", "Index", "=", "std", "::", "distance", "(", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ".", "begin", "(", ")", ",", "ReservedVGPRInfoItr", ")", ";", "FuncInfo", "->", "setSGPRSpillVGPRs", "(", "LowestAvailableVGPR", ",", "FI", ",", "Index", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "assert", "(", "LowestAvailableVGPR", ".", "isValid", "(", ")", "&&", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "LowestAvailableVGPR", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills8", "Func": "lowerShiftReservedVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3897, "Length": 84, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "uns_p", "=", "(", "code", "==", "ASHIFTRT", ")", "?", "false", ":", "true", ";", "if", "(", "qimode", "==", "E_V64QImode", ")", "return", "false", ";", "if", "(", "!", "TARGET_AVX512BW", ")", "return", "false", ";", "if", "(", "(", "qimode", "==", "V8QImode", "||", "qimode", "==", "V16QImode", ")", "&&", "!", "TARGET_AVX512VL", ")", "return", "false", ";", "if", "(", "qimode", "==", "V32QImode", "&&", "(", "TARGET_PREFER_AVX128", "||", "TARGET_PREFER_AVX256", ")", ")", "return", "false", ";", "switch", "(", "qimode", ")", "{", "case", "E_V8QImode", ":", "himode", "=", "V8HImode", ";", "gen_extend", "=", "uns_p", "?", "gen_zero_extendv8qiv8hi2", ":", "gen_extendv8qiv8hi2", ";", "gen_truncate", "=", "gen_truncv8hiv8qi2", ";", "break", ";", "case", "E_V16QImode", ":", "himode", "=", "V16HImode", ";", "gen_extend", "=", "uns_p", "?", "gen_zero_extendv16qiv16hi2", ":", "gen_extendv16qiv16hi2", ";", "gen_truncate", "=", "gen_truncv16hiv16qi2", ";", "break", ";"], "ground_truth": ["case", "E_V32QImode", ":"], "File": "i386-expand", "Func": "ix86_expand_vecop_qihi2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3898, "Length": 113, "Cover_Rate": 0.4200743494423792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psradi", "(", "(", "__v2si", ")", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_srai_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3899, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumOps", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "unsigned", "LinkageSize", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getLinkageSize", "(", ")", ";", "unsigned", "NumBytes", "=", "LinkageSize", "+", "<NUM_LIT>", "*", "PtrByteSize", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "CallSeqStart", "=", "Chain", ";", "if", "(", "!", "isFunctionGlobalAddress", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";"], "File": "PPCISelLowering121", "Func": "LowerCall_AIX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3900, "Length": 91, "Cover_Rate": 0.3137931034482759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_RegPair", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "isRegPair", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3901, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgIn", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "CFRegNode", ".", "push_back", "(", "ArgIn", ".", "getValue", "(", "ArgIn", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "assert", "(", "(", "ObjSize", "<=", "StackSlotSize", ")", "&&", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "ArgIn", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "}", "const", "ArgDataPair", "ADP", "=", "{", "ArgIn", ",", "Ins", "[", "i", "]", ".", "Flags", "}", ";", "ArgData", ".", "push_back", "(", "ADP", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "static", "const", "MCPhysReg", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "FirstVAReg", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ")", ";", "if", "(", "FirstVAReg", "<", "array_lengthof", "(", "ArgRegs", ")", ")", "{", "int", "Offset", "=", "<NUM_LIT>", ";", "int", "VarFI", "=", "MFI", ".", "CreateFixedObject", "(", "(", "array_lengthof", "(", "ArgRegs", ")", "-", "FirstVAReg", ")", "*", "<NUM_LIT>", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ";", "AFI", "->", "setVarArgsFrameIndex", "(", "VarFI", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarFI", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "FirstVAReg", ";", "i", "<", "array_lengthof", "(", "ArgRegs", ")", ";", "i", "++", ")", "{", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";"], "File": "ARCISelLowering10", "Func": "LowerCallArguments", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3902, "Length": 362, "Cover_Rate": 0.3747412008281574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IDLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>MCInstrInfo", "::", "setInnerLoop", "(", "MCB", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "setOuterLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>MCInstrInfo", "::", "setInnerLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>MCInstrInfo", "::", "setOuterLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "<ISA_LIT>MCInstrInfo", "::", "setMemReorderDisabled", "(", "MCB", ")", ";", "else", "return", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "MemNoShuffMsg", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_insensitive", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "}", "else", "return", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "llvm", "::", "Twine", "(", "<STR_LIT>", ")", "+", "Option", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["Lex", "(", ")", ";"], "File": "HexagonAsmParser10", "Func": "matchBundleOptions", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3903, "Length": 169, "Cover_Rate": 0.7130801687763713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isZeroImm", "(", "const", "MachineOperand", "&", "op", ")", "{"], "ground_truth": ["return", "op", ".", "isImm", "(", ")", "&&", "op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "File": "SparcInstrInfo17", "Func": "isZeroImm", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3904, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "LanaiMCTargetDesc", "Func": "createLanaiMCInstrInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3905, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";", "if", "(", "(", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ".", "getReg", "(", ")", ")", ")", "||", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86MCCodeEmitter2", "Func": "is64BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3906, "Length": 70, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fpclass_sh_mask", "(", "__mmask8", "__U", ",", "__m128h", "__A", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_fpclasssh_mask", "(", "(", "__v8hf", ")", "__A", ",", "__imm", ",", "__U", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_fpclass_sh_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3907, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LogicalShift", "=", "true", ";", "ShiftLeft", "=", "true", ";", "break", ";", "}", "assert", "(", "(", "LogicalShift", "||", "!", "ShiftLeft", ")", "&&", "<STR_LIT>", ")", ";", "Value", "*", "Vec", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Amt", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "VT", "=", "cast", "<", "FixedVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", ";", "Type", "*", "SVT", "=", "VT", "->", "getElementType", "(", ")", ";", "int", "NumElts", "=", "VT", "->", "getNumElements", "(", ")", ";", "int", "BitWidth", "=", "SVT", "->", "getIntegerBitWidth", "(", ")", ";", "KnownBits", "KnownAmt", "=", "llvm", "::", "computeKnownBits", "(", "Amt", ",", "II", ".", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "if", "(", "KnownAmt", ".", "getMaxValue", "(", ")", ".", "ult", "(", "BitWidth", ")", ")", "{", "return", "(", "LogicalShift", "?", "(", "ShiftLeft", "?", "Builder", ".", "CreateShl", "(", "Vec", ",", "Amt", ")", ":", "Builder", ".", "CreateLShr", "(", "Vec", ",", "Amt", ")", ")", ":", "Builder", ".", "CreateAShr", "(", "Vec", ",", "Amt", ")", ")", ";", "}", "auto", "*", "CShift", "=", "dyn_cast", "<", "Constant", ">", "(", "Amt", ")", ";", "if", "(", "!", "CShift", ")", "return", "nullptr", ";", "bool", "AnyOutOfRange", "=", "false", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShiftAmts", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumElts", ";", "++", "I", ")", "{", "auto", "*", "CElt", "=", "CShift", "->", "getAggregateElement", "(", "I", ")", ";", "if", "(", "isa_and_nonnull", "<", "UndefValue", ">", "(", "CElt", ")", ")", "{", "ShiftAmts", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "continue", ";", "}", "auto", "*", "COp", "=", "dyn_cast_or_null", "<", "ConstantInt", ">", "(", "CElt", ")", ";", "if", "(", "!", "COp", ")", "return", "nullptr", ";", "APInt", "ShiftVal", "=", "COp", "->", "getValue", "(", ")", ";", "if", "(", "ShiftVal", ".", "uge", "(", "BitWidth", ")", ")", "{", "AnyOutOfRange", "=", "LogicalShift", ";", "ShiftAmts", ".", "push_back", "(", "LogicalShift", "?", "BitWidth", ":", "BitWidth", "-", "<NUM_LIT>", ")", ";", "continue", ";", "}", "ShiftAmts", ".", "push_back", "(", "(", "int", ")", "ShiftVal", ".", "getZExtValue", "(", ")", ")", ";", "}", "auto", "OutOfRange", "=", "[", "&", "]", "(", "int", "Idx", ")", "{", "return", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "BitWidth", "<=", "Idx", ")", ";", "}", ";", "if", "(", "llvm", "::", "all_of", "(", "ShiftAmts", ",", "OutOfRange", ")", ")", "{", "SmallVector", "<", "Constant", "*", ",", "<NUM_LIT>", ">", "ConstantVec", ";", "for", "(", "int", "Idx", ":", "ShiftAmts", ")", "{", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "{", "ConstantVec", ".", "push_back", "(", "UndefValue", "::", "get", "(", "SVT", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86InstCombineIntrinsic2", "Func": "simplifyX86varShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3908, "Length": 419, "Cover_Rate": 0.5763411279229711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRedZoneSize", "(", ")", "const", "{"], "ground_truth": ["return", "isDarwinABI", "(", ")", "?", "<NUM_LIT>", ":", "(", "is<ISA_LIT>64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "PPCSubtarget", "Func": "getRedZoneSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3909, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtqq2ph512_mask_round", "(", "(", "__v8di", ")", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_cvt_roundepi64_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3910, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "address", "+=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "(", "table", "=", "is_jump_table", "(", "insn", ")", ")", "!=", "NULL", ")", "{", "address", "+=", "get_jump_table_size", "(", "table", ")", ";", "insn", "=", "table", ";", "}", "}", "}", "fix", "=", "minipool_fix_head", ";", "while", "(", "fix", ")", "{", "Mfix", "*", "ftmp", ";", "Mfix", "*", "fdel", ";", "Mfix", "*", "last_added_fix", ";", "Mfix", "*", "last_barrier", "=", "NULL", ";", "Mfix", "*", "this_fix", ";", "while", "(", "fix", "&&", "GET_CODE", "(", "fix", "->", "insn", ")", "==", "BARRIER", ")", "fix", "=", "fix", "->", "next", ";", "if", "(", "fix", "==", "NULL", ")", "break", ";", "last_added_fix", "=", "NULL", ";", "for", "(", "ftmp", "=", "fix", ";", "ftmp", ";", "ftmp", "=", "ftmp", "->", "next", ")", "{", "if", "(", "GET_CODE", "(", "ftmp", "->", "insn", ")", "==", "BARRIER", ")", "{", "if", "(", "ftmp", "->", "address", ">=", "minipool_vector_head", "->", "max_address", ")", "break", ";", "last_barrier", "=", "ftmp", ";", "}", "else", "if", "(", "(", "ftmp", "->", "minipool", "=", "add_minipool_forward_ref", "(", "ftmp", ")", ")", "==", "NULL", ")", "break", ";", "last_added_fix", "=", "ftmp", ";", "}", "if", "(", "last_barrier", "!=", "NULL", ")", "{", "for", "(", "fdel", "=", "last_barrier", "->", "next", ";", "fdel", "&&", "fdel", "!=", "ftmp", ";", "fdel", "=", "fdel", "->", "next", ")", "{", "fdel", "->", "minipool", "->", "refcount", "--", ";", "fdel", "->", "minipool", "=", "NULL", ";", "}", "ftmp", "=", "last_barrier", ";", "}", "else", "{"], "ground_truth": ["HOST_WIDE_INT", "max_address", ";"], "File": "arm3", "Func": "arm_reorg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3911, "Length": 216, "Cover_Rate": 0.4235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", ";", "bool", "First", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "bool", "IsNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "IsNonZero", ")", "{", "if", "(", "First", ")", "{", "First", "=", "false", ";", "if", "(", "NumZero", "||", "<NUM_LIT>", "!=", "i", ")", "V", "=", "getZeroVector", "(", "<STR_LIT>", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "{", "assert", "(", "<NUM_LIT>", "==", "i", "&&", "<STR_LIT>", ")", ";", "V", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Op", ".", "getOperand", "(", "i", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "V", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V", ")", ";", "continue", ";", "}", "}", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ",", "Op", ".", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "}", "}", "return", "V", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "LowerBuildVectorv8i16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3912, "Length": 184, "Cover_Rate": 0.7510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getBaseRegister", "(", ")", "const", "{", "return", "BasePtr", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo26", "Func": "getBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3913, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_andc", "(", "spu_cmpeq", "(", "exp", ",", "exp_mask", ")", ",", "spu_cmpeq", "(", "man", ",", "<NUM_LIT>", ")", ")", ")", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_any_nan", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3914, "Length": 36, "Cover_Rate": 0.3711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "getUndefRegState", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "ShiftAmt", ")", ";"], "File": "X86InstrInfo64", "Func": "expandSHXDROT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3915, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "__ev64_opaque__", "v", ";", "uint64_t", "i", ";", "}", "u", ";"], "ground_truth": ["u", ".", "i", "=", "a", ";"], "File": "spe", "Func": "__ev_create_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3916, "Length": 17, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SelectShifterOperandReg", "(", "TrueVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ")", ")", "{", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "CPTmp1", ",", "CPTmp2", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectARMCMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3917, "Length": 47, "Cover_Rate": 0.42342342342342343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Swap", "=", "true", ";"], "File": "X86ISelLowering (2)", "Func": "translateX86FSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3918, "Length": 107, "Cover_Rate": 0.47345132743362833, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUInstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "switch", "(", "Op", ".", "getReg", "(", ")", ")", "{", "case", "AMDGPU", "::", "PRED_SEL_OFF", ":", "break", ";", "default", ":", "printRegOperand", "(", "Op", ".", "getReg", "(", ")", ",", "O", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "printImmediate", "(", "Op", ".", "getImm", "(", ")", ",", "O", ")", ";", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getFPImm", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ")", ";", "}", "else", "{", "assert", "(", "!", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter35", "Func": "printOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3919, "Length": 152, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "regIdx", "=", "ConstExpr", "->", "getValue", "(", ")", ";", "if", "(", "regIdx", ">", "<NUM_LIT>", "||", "MISCRegs", "[", "regIdx", "]", "==", "<STR_LIT>", ")", "return", "false", ";", "Op", ".", "Kind", "=", "k_Register", ";", "Op", ".", "Reg", ".", "RegNum", "=", "MISCRegs", "[", "regIdx", "]", ";"], "ground_truth": ["return", "true", ";"], "File": "VEAsmParser (2)", "Func": "MorphToMISCReg", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3920, "Length": 45, "Cover_Rate": 0.5487804878048781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "VETargetMachine", "Func": "~VETargetMachine", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3921, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "address", ".", "index", ")", "{", "if", "(", "address", ".", "base", ")", "putc", "(", "','", ",", "file", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "M68K_REGNAME", "(", "REGNO", "(", "address", ".", "index", ")", ")", ",", "GET_MODE", "(", "address", ".", "index", ")", "==", "HImode", "?", "'w'", ":", "'l'", ")", ";", "if", "(", "address", ".", "scale", "!=", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "address", ".", "scale", ")", ";", "}", "putc", "(", "')'", ",", "file", ")", ";", "}", "else", "{", "if", "(", "!", "address", ".", "offset", "&&", "!", "address", ".", "index", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "M68K_REGNAME", "(", "REGNO", "(", "address", ".", "base", ")", ")", ")", ";", "else", "{", "if", "(", "labelno", ">=", "<NUM_LIT>", ")", "asm_fprintf", "(", "file", ",", "<STR_LIT>", ",", "labelno", ")", ";", "else", "{", "if", "(", "address", ".", "base", ")", "fputs", "(", "M68K_REGNAME", "(", "REGNO", "(", "address", ".", "base", ")", ")", ",", "file", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "if", "(", "address", ".", "offset", ")", "output_addr_const", "(", "file", ",", "address", ".", "offset", ")", ";", "}", "if", "(", "address", ".", "index", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "M68K_REGNAME", "(", "REGNO", "(", "address", ".", "index", ")", ")", ",", "GET_MODE", "(", "address", ".", "index", ")", "==", "HImode", "?", "'w'", ":", "'l'", ")", ";", "if", "(", "address", ".", "scale", "!=", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "address", ".", "scale", ")", ";", "}", "putc", "(", "')'", ",", "file", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "m68k", "Func": "print_operand_address", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3922, "Length": 240, "Cover_Rate": 0.3755868544600939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>LegalizerInfo", "::", "insertLiveInCopy", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "Register", "LiveIn", ",", "Register", "PhyReg", ")", "const", "{", "assert", "(", "PhyReg", ".", "isPhysical", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", ".", "getVRegDef", "(", "LiveIn", ")", ")", "{", "MachineBasicBlock", "&", "OrigInsBB", "=", "B", ".", "getMBB", "(", ")", ";", "auto", "OrigInsPt", "=", "B", ".", "getInsertPt", "(", ")", ";", "MachineBasicBlock", "&", "EntryMBB", "=", "B", ".", "getMF", "(", ")", ".", "front", "(", ")", ";", "EntryMBB", ".", "addLiveIn", "(", "PhyReg", ")", ";", "B", ".", "setInsertPt", "(", "EntryMBB", ",", "EntryMBB", ".", "begin", "(", ")", ")", ";", "B", ".", "buildCopy", "(", "LiveIn", ",", "PhyReg", ")", ";"], "ground_truth": ["B", ".", "setInsertPt", "(", "OrigInsBB", ",", "OrigInsPt", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "insertLiveInCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3923, "Length": 114, "Cover_Rate": 0.957983193277311, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "XLenVT", "==", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "EltVT", "=", "N", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltVT", ".", "bitsLT", "(", "XLenVT", ")", ")", "SplatImm", "=", "SignExtend64", "(", "SplatImm", ",", "EltVT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "!", "ValidateImm", "(", "SplatImm", ")", ")", "return", "false", ";", "SplatVal", "=", "DAG", ".", "getTargetConstant", "(", "SplatImm", ",", "SDLoc", "(", "N", ")", ",", "XLenVT", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG15", "Func": "selectVSplatSimmHelper", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3924, "Length": 84, "Cover_Rate": 0.47191011235955055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "Intr", "->", "VAddrStart", ";", "I", "<", "EndIdx", ";", "I", "++", ")", "{", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "||", "(", "I", ">=", "Intr", "->", "GradientStart", "&&", "I", "<", "Intr", "->", "CoordStart", "&&", "!", "IsG16", ")", "||", "(", "I", ">=", "Intr", "->", "CoordStart", "&&", "!", "IsA16", ")", ")", "{", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "&&", "IsA16", "&&", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "AddrReg", ")", "==", "S16", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "}", "else", "{", "if", "(", "(", "(", "I", "+", "<NUM_LIT>", ")", ">=", "EndIdx", ")", "||", "(", "(", "Intr", "->", "NumGradients", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "(", "Intr", "->", "NumGradients", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "||", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "Intr", "->", "NumGradients", "-", "<NUM_LIT>", ")", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["++", "I", ";"], "File": "AMDGPULegalizerInfo76", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3925, "Length": 340, "Cover_Rate": 0.8272506082725061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "create<ISA_LIT>FixupHwLoops", "(", ")", ",", "false", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>Packetizer", "(", ")", ",", "false", ")", ";"], "File": "HexagonTargetMachine51", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3926, "Length": 29, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op2", "=", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ";", "bool", "PrintedFirstOperand", "=", "false", ";", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "printOperand", "(", "MI", ",", "opNum", ",", "STI", ",", "O", ")", ";", "PrintedFirstOperand", "=", "true", ";", "}", "const", "bool", "SkipSecondOperand", "=", "PrintedFirstOperand", "&&", "(", "(", "Op2", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "Op2", ".", "isImm", "(", ")", "&&", "Op2", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SkipSecondOperand", ")", "{"], "ground_truth": ["if", "(", "PrintedFirstOperand", ")", "O", "<<", "'+'", ";"], "File": "SparcInstPrinter7", "Func": "printMemOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3927, "Length": 106, "Cover_Rate": 0.507177033492823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm", "(", ")", "const", "override", "{"], "ground_truth": ["return", "is", "(", "k_Immediate", ")", ";"], "File": "MOSAsmParser", "Func": "isImm", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3928, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", "{"], "ground_truth": ["}"], "File": "PPCCodeEmitter", "Func": "PPCCodeEmitter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3929, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Kind", "=", "<STR_LIT>", ";"], "ground_truth": ["BTFType", ".", "Info", "=", "IsUnion", "<<", "<NUM_LIT>", "|", "Kind", "<<", "<NUM_LIT>", ";"], "File": "BTFDebug (2)", "Func": "BTFTypeFwd", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3930, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializePowerPCTarget", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>32TargetMachine", ">", "A", "(", "The<ISA_LIT>32Target", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>64TargetMachine", ">", "B", "(", "The<ISA_LIT>64Target", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>64TargetMachine", ">", "C", "(", "The<ISA_LIT>64LETarget", ")", ";"], "File": "PPCTargetMachine (2)", "Func": "LLVMInitializePowerPCTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3931, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80DAGToDAGISel", "(", "<ISA_LIT>Z80TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Subtarget", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "GBZ80ISelDAGToDAG", "Func": "GBZ80DAGToDAGISel", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3932, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "new_insns", ")", "emit_insn_before", "(", "new_insns", ",", "old_insn", ")", ";", "delete_insn", "(", "old_insn", ")", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "replace_insns", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 3933, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectAddrMode2Worker", "(", "Op", ",", "N", ",", "Base", ",", "Offset", ",", "Opc", ")", "==", "AM2_BASE", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG108", "Func": "SelectAddrMode2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3934, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_getmant_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_getmantpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_getmant_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3935, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "for", "(", "MCSubRegIterator", "I", "(", "<STR_LIT>", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getCallPreservedMask", "(", "MF", ",", "CC", ")", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "RegMask", ",", "getBaseRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "unsigned", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "getBaseRegister", "(", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "BasePtr", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "Reserved", ".", "set", "(", "<STR_LIT>", "+", "n", ")", ";", "if", "(", "!", "Is64Bit", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}", "if", "(", "!", "Is64Bit", "||", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAVX512", "(", ")", ")", "{"], "ground_truth": ["for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{"], "File": "X86RegisterInfo (2)4", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3936, "Length": 425, "Cover_Rate": 0.8366141732283464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int8x8x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vzip_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3937, "Length": 108, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ABI", ";"], "ground_truth": ["}"], "File": "Cpu0Subtarget1", "Func": "getTargetABI", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3938, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "VideocoreBaseInfo", "Func": "VCCondCodeToString", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3939, "Length": 60, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>ompactInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "ARCompactTargetMachine", "Func": "getInstrInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3940, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MOTW", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "std", "::", "move", "(", "MOTW", ")", ",", "OS", ",", "true", ")", ";"], "File": "Z80ELFObjectWriter", "Func": "createZ80ELFObjectWriter", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3941, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "xtensa_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "int", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "switch", "(", "fcode", ")", "{", "case", "XTENSA_BUILTIN_UMULSIDI3", ":", "return", "expand_call", "(", "exp", ",", "target", ",", "ignore", ")", ";", "default", ":"], "ground_truth": ["internal_error", "(", "<STR_LIT>", ")", ";"], "File": "xtensa", "Func": "xtensa_expand_builtin", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 3942, "Length": 69, "Cover_Rate": 0.9324324324324325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "obstack_free", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "size_t", "symbol_name_len", "=", "strlen", "(", "target_so_filename", ")", ";", "char", "*", "symbol_name", "=", "XALLOCAVEC", "(", "char", ",", "symbol_name_len", "+", "<NUM_LIT>", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "symbol_name_len", ";", "i", "++", ")", "{", "char", "c", "=", "target_so_filename", "[", "i", "]", ";", "if", "(", "!", "ISALNUM", "(", "c", ")", ")", "c", "=", "'_'", ";", "symbol_name", "[", "i", "]", "=", "c", ";", "}", "symbol_name", "[", "symbol_name_len", "]", "=", "'\\0'", ";", "char", "*", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ";", "opt_for_objcopy", "[", "<NUM_LIT>", "]", "=", "XALLOCAVEC", "(", "char", ",", "sizeof", "(", "<STR_LIT>", ")", "+", "symbol_name_len", "+", "strlen", "(", "symbols", "[", "<NUM_LIT>", "]", ")", ")", ";", "opt_for_objcopy", "[", "<NUM_LIT>", "]", "=", "XALLOCAVEC", "(", "char", ",", "sizeof", "(", "<STR_LIT>", ")", "+", "symbol_name_len", "+", "strlen", "(", "symbols", "[", "<NUM_LIT>", "]", ")", ")", ";", "opt_for_objcopy", "[", "<NUM_LIT>", "]", "=", "XALLOCAVEC", "(", "char", ",", "sizeof", "(", "<STR_LIT>", ")", "+", "symbol_name_len", "+", "strlen", "(", "symbols", "[", "<NUM_LIT>", "]", ")", ")", ";", "sprintf", "(", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "symbol_name", ",", "symbols", "[", "<NUM_LIT>", "]", ")", ";", "sprintf", "(", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "symbol_name", ",", "symbols", "[", "<NUM_LIT>", "]", ")", ";", "sprintf", "(", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "symbol_name", ",", "symbols", "[", "<NUM_LIT>", "]", ")", ";", "obstack_init", "(", "&", "argv_obstack", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "target_so_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "new_argv", "=", "XOBFINISH", "(", "&", "argv_obstack", ",", "char", "*", "*", ")", ";"], "ground_truth": ["fork_execute", "(", "new_argv", "[", "<NUM_LIT>", "]", ",", "new_argv", ",", "false", ")", ";"], "File": "intelmic-mkoffload3", "Func": "prepare_target_image", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3943, "Length": 323, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mep_epilogue_uses", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "LP_REGNO", "&&", "(", "profile_arc_flag", ">", "<NUM_LIT>", "||", "profile_flag", ">", "<NUM_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "reload_completed", "&&", "mep_interrupt_saved_reg", "(", "regno", ")", ")", ";"], "File": "mep", "Func": "mep_epilogue_uses", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3944, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "fastEmit_ri_", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "Base", ".", "Reg", ",", "Addr", ".", "Offset", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Addr", ".", "Offset", "=", "<NUM_LIT>", ";"], "File": "ARMFastISel24", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3945, "Length": 102, "Cover_Rate": 0.3279742765273312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VmcntHi", "=", "(", "(", "<NUM_LIT>", "<<", "getVmcntBitWidthHi", "(", ")", ")", "-", "<NUM_LIT>", ")", "<<", "getVmcntBitWidthLo", "(", ")", ";", "return", "VmcntLo", "|", "VmcntHi", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getVmcntBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3946, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "MIB", ".", "add", "(", "CPSR", "?", "t1CondCodeOp", "(", ")", ":", "condCodeOp", "(", ")", ")", ";", "return", "MIB", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3947, "Length": 34, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DOUT", "<<", "<STR_LIT>", "<<", "std", "::", "hex", "<<", "std", "::", "setw", "(", "<NUM_LIT>", ")", "<<", "std", "::", "setfill", "(", "'0'", ")", "<<", "Binary", "<<", "std", "::", "dec", "<<", "<STR_LIT>", ";"], "ground_truth": ["MCE", ".", "emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter19", "Func": "emitWordLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3948, "Length": 37, "Cover_Rate": 0.7872340425531915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser (2)", "Func": "getEndLoc", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3949, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "TLI", ".", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "NumElems", "=", "Op", ".", "getNumOperands", "(", ")", ";", "SDValue", "VecIn1", ";", "SDValue", "VecIn2", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "InsertIndices", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "unsigned", "Opc", "=", "Op", ".", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "{", "if", "(", "InsertIndices", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "InsertIndices", ".", "push_back", "(", "i", ")", ";", "continue", ";", "}", "SDValue", "ExtractedFromVec", "=", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExtIdx", "=", "Op", ".", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ExtractedFromVec", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ExtIdx", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VecIn1", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "VecIn1", "=", "ExtractedFromVec", ";", "else", "if", "(", "VecIn1", "!=", "ExtractedFromVec", ")", "{", "if", "(", "VecIn2", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "VecIn2", "=", "ExtractedFromVec", ";", "else", "if", "(", "VecIn2", "!=", "ExtractedFromVec", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "ExtIdx", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ExtractedFromVec", "==", "VecIn1", ")", "Mask", "[", "i", "]", "=", "Idx", ";", "else", "if", "(", "ExtractedFromVec", "==", "VecIn2", ")", "Mask", "[", "i", "]", "=", "Idx", "+", "NumElems", ";", "}"], "ground_truth": ["if", "(", "VecIn1", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "buildFromShuffleMostly", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3950, "Length": 319, "Cover_Rate": 0.7200902934537246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ",", "N1", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";", "ConstantSDNode", "*", "N0C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ")", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";"], "ground_truth": ["if", "(", "N0C", "&&", "!", "N1C", ")", "{"], "File": "Z80oldISelLowering", "Func": "combineADD", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3951, "Length": 120, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFPRasZPR", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "Scalar", "&&", "<ISA_LIT>MCRegisterClasses", "[", "Class", "]", ".", "contains", "(", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "isFPRasZPR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3952, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FoldAsLoadDefReg", "=", "<NUM_LIT>", ";", "return", "nullptr", ";", "}", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "FoldAsLoadDefReg", ")", ";", "assert", "(", "DefMI", ")", ";", "bool", "SawStore", "=", "false", ";", "if", "(", "!", "DefMI", "->", "isSafeToMove", "(", "nullptr", ",", "SawStore", ")", ")", "return", "nullptr", ";", "unsigned", "SrcOperandId", "=", "<NUM_LIT>", ";", "bool", "FoundSrcOperand", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "!=", "FoldAsLoadDefReg", ")", "continue", ";"], "File": "X86InstrInfo (2)1", "Func": "optimizeLoadInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3953, "Length": 118, "Cover_Rate": 0.5198237885462555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "Decode3OpInstruction", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "Op1", ",", "Op2", ",", "Op3", ")", ";", "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{"], "ground_truth": ["DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";"], "File": "XCoreDisassembler (2)", "Func": "DecodeL2RUSInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3954, "Length": 41, "Cover_Rate": 0.4270833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";"], "File": "quadlib", "Func": "_U_Qfcomp", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3955, "Length": 35, "Cover_Rate": 0.7291666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setTokenValue", "(", "StringRef", "Value", ")", "{", "assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", ")", ";", "Tok", ".", "Data", "=", "Value", ".", "data", "(", ")", ";", "Tok", ".", "Length", "=", "Value", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "setTokenValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3956, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc34", "Func": "createHexagonMCSubtargetInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3957, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "MCAssembler", "*", "Assembler", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "MCII", "(", "create<ISA_LIT>MCInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AVRMCELFStreamer3", "Func": "AVRMCELFStreamer", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3958, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "<ISA_LIT>AsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ";"], "ground_truth": ["return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSABI", ")", ";"], "File": "OR1KAsmBackend1", "Func": "createObjectWriter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3959, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CallOp", ";", "if", "(", "Is64Bit", ")", "CallOp", "=", "IsLargeCodeModel", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "CallOp", "=", "<STR_LIT>", ";", "StringRef", "Symbol", "=", "STI", ".", "getTargetLowering", "(", ")", "->", "getStackProbeSymbolName", "(", "MF", ")", ";", "MachineInstrBuilder", "CI", ";", "MachineBasicBlock", "::", "iterator", "ExpansionMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "MF", ".", "createExternalSymbolName", "(", "Symbol", ")", ")", ";", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addExternalSymbol", "(", "MF", ".", "createExternalSymbolName", "(", "Symbol", ")", ")", ";", "}"], "ground_truth": ["unsigned", "AX", "=", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86FrameLowering1", "Func": "emitStackProbeCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3960, "Length": 160, "Cover_Rate": 0.41131105398457585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewLD", ")", ";", "}", "if", "(", "Load", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "GlobalVariable", ">", "(", "GetUnderlyingObject", "(", "Load", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ")", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getZExtOrTrunc", "(", "Load", "->", "getBasePtr", "(", ")", ",", "DL", ",", "getPointerTy", "(", "<STR_LIT>", ")", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Load", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", "||", "ExtType", "==", "<STR_LIT>", "||", "Load", "->", "getMemoryVT", "(", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Load", "->", "getChain", "(", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Load", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Ret", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ret", ",", "ShiftAmt", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "SDValue", "MemEltVTNode", "=", "DAG", ".", "getValueType", "(", "MemEltVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ret", ",", "MemEltVTNode", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getZeroExtendInReg", "(", "Ret", ",", "DL", ",", "MemEltVT", ")", ";"], "File": "AMDGPUISelLowering67", "Func": "LowerLOAD", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3961, "Length": 358, "Cover_Rate": 0.5611285266457681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "{", "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "UA", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "NodeId", "id", "=", "PA", ".", "Id", ";", "const", "Liveness", "::", "RefMap", "&", "phiUse", "=", "LV", "->", "getRealUses", "(", "id", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "Liveness", "::", "RefMap", ">", "(", "phiUse", ",", "*", "DFG", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "phiUse", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "for", "(", "auto", "I", ":", "phiUse", ")", "{", "if", "(", "DR", "!=", "I", ".", "first", ")", "continue", ";", "auto", "phiUseSet", "=", "I", ".", "second", ";", "for", "(", "auto", "phiUI", ":", "phiUseSet", ")", "{"], "ground_truth": ["NodeAddr", "<", "UseNode", "*", ">", "phiUA", "=", "DFG", "->", "addr", "<", "UseNode", "*", ">", "(", "phiUI", ")", ";"], "File": "HexagonOptAddrMode", "Func": "getAllRealUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3962, "Length": 139, "Cover_Rate": 0.43302180685358255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "RegDeadKill", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", "|", "getUndefRegState", "(", "BaseUndef", ")", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer11", "Func": "InsertLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3963, "Length": 73, "Cover_Rate": 0.33640552995391704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isPreOp", "(", "unsigned", "AluOp", ")", "{"], "ground_truth": ["return", "AluOp", "&", "<ISA_LIT>_PRE_OP", ";"], "File": "LanaiAluCode", "Func": "isPreOp", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3964, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getPredicate", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";"], "ground_truth": ["return", "PIdx", "!=", "-", "<NUM_LIT>", "?", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ":", "<STR_LIT>", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3965, "Length": 41, "Cover_Rate": 0.8541666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psllv16si_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_sllv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3966, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "if", "(", "GET_CODE", "(", "base_addr", ")", "==", "POST_INC", "&&", "REG_P", "(", "XEXP", "(", "base_addr", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_valid_smw_lwm_base_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3967, "Length": 28, "Cover_Rate": 0.4057971014492754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CCOpcode", "=", "<STR_LIT>", "(", "CCOpcode", ",", "CompareVT", "==", "<STR_LIT>", ")", ";", "Temp", "=", "True", ";", "True", "=", "False", ";", "False", "=", "Temp", ";", "break", ";", "default", ":", "break", ";", "}", "SDValue", "SelectNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "Cond", ",", "Zero", ",", "True", ",", "False", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SelectNode", ")", ";", "}", "if", "(", "isHWTrueValue", "(", "False", ")", "&&", "isHWFalseValue", "(", "True", ")", ")", "{", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "std", "::", "swap", "(", "False", ",", "True", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "<STR_LIT>", "(", "CCOpcode", ",", "CompareVT", "==", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "isHWTrueValue", "(", "True", ")", "&&", "isHWFalseValue", "(", "False", ")", ")", "{", "if", "(", "CompareVT", "!=", "VT", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", "&&", "CompareVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Boolean", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "CC", ")", ";", "SDValue", "LSB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Boolean", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LSB", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "CompareVT", "==", "<STR_LIT>", ")", "{", "SDValue", "BoolAsFlt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "CC", ")", ";", "SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BoolAsFlt", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Neg", ")", ";", "}", "else", "{", "assert", "(", "!", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ")", ";", "}", "}", "SDValue", "MinMax", "=", "LowerMinMax", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "MinMax", ".", "getNode", "(", ")", ")", "{"], "File": "R600ISelLowering63", "Func": "LowerSELECT_CC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3968, "Length": 395, "Cover_Rate": 0.47705314009661837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmBackend1", "Func": "getFixupKindInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 3969, "Length": 39, "Cover_Rate": 0.3482142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MRI", "->", "def_operands", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "isSameReg", "(", "Op", ",", "Def", ")", ")", "continue", ";"], "ground_truth": ["const", "MachineInstr", "*", "DefInst", "=", "Def", ".", "getParent", "(", ")", ";"], "File": "SIPeepholeSDWA26", "Func": "foldToImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3970, "Length": 51, "Cover_Rate": 0.3493150684931507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "expandOffset", "(", "<ISA_LIT>AddressingMode", "&", "AM", ",", "bool", "IsBase", ",", "SDValue", "Op0", ",", "ConstantSDNode", "*", "Op1", ")", "{", "int64_t", "TestOffset", "=", "AM", ".", "Offset", "+", "Op1", "->", "getSExtValue", "(", ")", ";", "if", "(", "selectOffset", "(", "AM", ".", "OffR", ",", "TestOffset", ")", ")", "{", "AM", ".", "Base", "=", "Op0", ";"], "ground_truth": ["AM", ".", "Offset", "=", "TestOffset", ";"], "File": "RISCVISelDAGToDAG (2)", "Func": "expandOffset", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3971, "Length": 56, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "DestBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "DestBB", ",", "Br", ".", "MaxDisp", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "Br", ".", "isCond", ")", "return", "FixUpUnconditionalBr", "(", "MF", ",", "Br", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "FixUpImmediateBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3972, "Length": 46, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmaxud256", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_max_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3973, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ctx", "(", "ctx", ")", ",", "ST", "(", "st", ")", ",", "AP", "(", "ap", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower18", "Func": "AMDGPUMCInstLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3974, "Length": 16, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "JunkFI", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "true", ")", ";", "C<ISA_LIT>", ".", "push_back", "(", "CalleeSavedInfo", "(", "Reg", ",", "JunkFI", ")", ")", ";", "}", "}", "if", "(", "!", "C<ISA_LIT>", ".", "empty", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "*", "SaveBlock", ":", "SaveBlocks", ")", "insertCSRSaves", "(", "ST", ",", "*", "SaveBlock", ",", "C<ISA_LIT>", ",", "LIS", ")", ";", "assert", "(", "SaveBlocks", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "updateLiveness", "(", "MF", ",", "C<ISA_LIT>", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "*", "RestoreBlock", ":", "RestoreBlocks", ")", "insertCSRRestores", "(", "*", "RestoreBlock", ",", "C<ISA_LIT>", ",", "LIS", ")", ";"], "File": "SILowerSGPRSpills", "Func": "spillCalleeSavedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3975, "Length": 108, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isConstPoolOp", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isConstpool", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3976, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasPackedStackAttr", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "bool", "IsVarArg", "=", "MF", ".", "getFunction", "(", ")", ".", "isVarArg", "(", ")", ";"], "ground_truth": ["bool", "CallConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "GHC", ";"], "File": "SystemZFrameLowering30", "Func": "usePackedStack", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3977, "Length": 44, "Cover_Rate": 0.4631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "GenExecuteOnly", "(", "EnableExecuteOnly", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "<ISA_LIT>InstrInfo", "(", "*", "this", ")", ":", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget31", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3978, "Length": 142, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "ParamLoadedValue", ">", "<ISA_LIT>BaseInstrInfo", "::", "describeLoadedValue", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{"], "ground_truth": ["if", "(", "auto", "DstSrcPair", "=", "isCopyInstrImpl", "(", "MI", ")", ")", "{"], "File": "ARMBaseInstrInfo110", "Func": "describeLoadedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3979, "Length": 29, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";", "CodeEmitter", ".", "reset", "(", "TM", ".", "getTarget", "(", ")", ".", "createMCCodeEmitter", "(", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ",", "*", "Subtarget", "->", "getRegisterInfo", "(", ")", ",", "MF", ".", "getContext", "(", ")", ")", ")", ";", "EmitFPOData", "=", "Subtarget", "->", "isTargetWin32", "(", ")", "&&", "MF", ".", "getMMI", "(", ")", ".", "getModule", "(", ")", "->", "getCodeViewFlag", "(", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Local", "=", "MF", ".", "getFunction", "(", ")", "->", "hasLocalLinkage", "(", ")", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Local", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ")", ";"], "File": "X86AsmPrinter57", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3980, "Length": 147, "Cover_Rate": 0.8647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "return", ";", "const", "unsigned", "int", "ALLOCFRAME_MAX", "=", "<NUM_LIT>", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "NumBytes", ">=", "ALLOCFRAME_MAX", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "unsigned", "CallerSavedReg", "=", "HRI", ".", "getFirstCallerSavedNonParamReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "CallerSavedReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "CallerSavedReg", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "if", "(", "AlignStack", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "-", "int64_t", "(", "MaxAlign", ")", ")", ";"], "File": "HexagonFrameLowering11", "Func": "insertPrologueInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3981, "Length": 205, "Cover_Rate": 0.39728682170542634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "XCoreTargetMachine15", "Func": "getTargetIRAnalysis", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3982, "Length": 27, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "M", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "M", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "}", "else", "Offset", "+=", "<NUM_LIT>", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";"], "ground_truth": ["}", "else", "Offset", "+=", "<NUM_LIT>", ";"], "File": "AMDGPUHSAMetadataStreamer25", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3983, "Length": 200, "Cover_Rate": 0.3257328990228013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "X86DomainReassignment16", "Func": "isLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3984, "Length": 42, "Cover_Rate": 0.33070866141732286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "INTERP_PAIR_XY", ":", "case", "AMDGPU", "::", "INTERP_PAIR_ZW", ":", "case", "AMDGPU", "::", "INTERP_VEC_LOAD", ":", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "DOT_4", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "R600EmitClauseMarkers", "Func": "isALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3985, "Length": 33, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ";", "TargetABI", "=", "ABI_Unknown", ";", "}", "else", "if", "(", "ABIName", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "FeatureBits", "[", "<STR_LIT>", "]", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";", "TargetABI", "=", "ABI_Unknown", ";", "}", "else", "if", "(", "ABIName", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "FeatureBits", "[", "<STR_LIT>", "]", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ";"], "ground_truth": ["TargetABI", "=", "ABI_Unknown", ";"], "File": "RISCVBaseInfo2", "Func": "computeTargetABI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3986, "Length": 71, "Cover_Rate": 0.3034188034188034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_m_r_s32", "(", "int32x4_t", "__a", ",", "int32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqshlq_m_r_sv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqshlq_m_r_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3987, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "Inst", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";"], "File": "AArch64InstrInfo109", "Func": "isAssociativeAndCommutative", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3988, "Length": 46, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "riscv_emit_stack_tie", "(", ")", ";", "}", "if", "(", "known_gt", "(", "size", ",", "<NUM_LIT>", ")", ")", "{", "poly_int64", "scalable_frame", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "size", ".", "is_constant", "(", ")", ")", "{", "poly_int64", "scalable_frame", "=", "size", ";", "scalable_frame", ".", "coeffs", "[", "<NUM_LIT>", "]", "=", "size", ".", "coeffs", "[", "<NUM_LIT>", "]", ";", "riscv_v_adjust_scalable_frame", "(", "stack_pointer_rtx", ",", "scalable_frame", ",", "false", ")", ";", "size", "-=", "scalable_frame", ";", "}", "HOST_WIDE_INT", "constant_frame", "=", "size", ".", "to_constant", "(", ")", ";", "if", "(", "constant_frame", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "SMALL_OPERAND", "(", "-", "constant_frame", ")", ")", "{", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "constant_frame", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "riscv_emit_move", "(", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ",", "GEN_INT", "(", "-", "constant_frame", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ")", ")", ";"], "ground_truth": ["insn", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "constant_frame", ")", ";"], "File": "riscv1", "Func": "riscv_expand_prologue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3989, "Length": 161, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m128i", ")", "(", "__v2di", ")", "{", "__q0", ",", "__q1", "}", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_set_epi64x", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 3990, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addImm", "(", "BranchCode", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "Z80InstrInfo2", "Func": "analyzeBranch", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 3991, "Length": 186, "Cover_Rate": 0.3940677966101695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld3", ",", "Ld2", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "PMul1", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul0", ",", "PMul1", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "AreSequentialLoads", "(", "Ld1", ",", "Ld0", ",", "PMul0", "->", "VecLd", ")", "&&", "AreSequentialLoads", "(", "Ld2", ",", "Ld3", ",", "PMul1", "->", "VecLd", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "PMul0", "->", "Exchange", "=", "true", ";", "R", ".", "AddMulPair", "(", "PMul1", ",", "PMul0", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "MulCandList", "&", "Muls", "=", "R", ".", "getMuls", "(", ")", ";", "const", "unsigned", "Elems", "=", "Muls", ".", "size", "(", ")", ";", "SmallPtrSet", "<", "const", "Instruction", "*", ",", "<NUM_LIT>", ">", "Paired", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Elems", ";", "++", "i", ")", "{", "MulCandidate", "*", "PMul0", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "i", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul0", "->", "Root", ")", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Elems", ";", "++", "j", ")", "{", "if", "(", "i", "==", "j", ")", "continue", ";", "MulCandidate", "*", "PMul1", "=", "static_cast", "<", "MulCandidate", "*", ">", "(", "Muls", "[", "j", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Paired", ".", "count", "(", "PMul1", "->", "Root", ")", ")", "continue", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";", "const", "Instruction", "*", "Mul1", "=", "PMul1", "->", "Root", ";", "if", "(", "Mul0", "==", "Mul1", ")", "continue", ";", "assert", "(", "PMul0", "!=", "PMul1", "&&", "<STR_LIT>", ")", ";", "if", "(", "CanPair", "(", "R", ",", "PMul0", ",", "PMul1", ")", ")", "{"], "ground_truth": ["Paired", ".", "insert", "(", "Mul0", ")", ";"], "File": "ARMParallelDSP1", "Func": "CreateParallelPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3992, "Length": 340, "Cover_Rate": 0.6082289803220036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "promoteToDotNew", "(", "MachineInstr", "*", "MI", ",", "SDep", "::", "Kind", "DepType", ",", "MachineBasicBlock", "::", "iterator", "&", "MII", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "assert", "(", "DepType", "==", "SDep", "::", "Data", ")", ";", "int", "NewOpcode", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "NewOpcode", "=", "HII", "->", "getDotNewPredOp", "(", "MI", ",", "MBPI", ")", ";"], "File": "HexagonVLIWPacketizer34", "Func": "promoteToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3993, "Length": 56, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerFFLOOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "const", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "NegOne", "=", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Lt0", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "NeTrunc", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "SetCCVT", ",", "Src", ",", "Trunc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "And", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "SetCCVT", ",", "Lt0", ",", "NeTrunc", ")", ";"], "File": "AMDGPUISelLowering98", "Func": "LowerFFLOOR", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3994, "Length": 146, "Cover_Rate": 0.7053140096618358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "if", "(", "Verify<ISA_LIT>Pseudo", ")", "MF", ".", "verify", "(", "this", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Modified", ";"], "File": "ARMExpandPseudoInsts (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3995, "Length": 111, "Cover_Rate": 0.9910714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>MachObjectWriter", "(", "raw_ostream", "&", "OS", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{", "return", "createMachObjectWriter", "(", "new", "<ISA_LIT>MachObjectWriter", "(", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AArch64MachObjectWriter11", "Func": "createAArch64MachObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3996, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "return", "(", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 3997, "Length": 41, "Cover_Rate": 0.5189873417721519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>TargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", "&&", "<STR_LIT>", "(", "GV", ")", "&&", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", "TextSection", ";"], "ground_truth": ["return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile10", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 3998, "Length": 69, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "Reg", ".", "R", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "if", "(", "I", "==", "E", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Reg", ".", "R", ",", "TRI", ",", "Reg", ".", "S", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ".", "R", ")", ";"], "File": "HexagonGenPredicate13", "Func": "processPredicateGPR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 3999, "Length": 64, "Cover_Rate": 0.41830065359477125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "isTargetLinux", "(", ")", ")", "return", "false", ";", "if", "(", "ForceGlobalVarStackProtectorCookie", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "AddressSpace", "=", "<NUM_LIT>", ";", "else", "AddressSpace", "=", "<NUM_LIT>", ";", "}", "else", "{", "Offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["AddressSpace", "=", "<NUM_LIT>", ";"], "File": "X86ISelLowering4", "Func": "getStackCookieLocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4000, "Length": 66, "Cover_Rate": 0.7674418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_paddsw128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_adds_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4001, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "AZPRFrameLowering", "Func": "AZPRFrameLowering", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4002, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSpillsCR", "(", ")", "{"], "ground_truth": ["SpillsCR", "=", "true", ";"], "File": "CSKYMachineFunctionInfo", "Func": "setSpillsCR", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4003, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";"], "ground_truth": ["AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";"], "File": "M680x0ExpandPseudo", "Func": "getAnalysisUsage", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4004, "Length": 30, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "assert", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering18", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4005, "Length": 87, "Cover_Rate": 0.6796875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegisterList", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "for", "(", "int", "i", "=", "opNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "opNum", ")", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsInstPrinter12", "Func": "printRegisterList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4006, "Length": 70, "Cover_Rate": 0.9859154929577465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "worker_bcast_sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "SET_SYMBOL_DATA_AREA", "(", "worker_bcast_sym", ",", "DATA_AREA_SHARED", ")", ";", "worker_bcast_align", "=", "GET_MODE_ALIGNMENT", "(", "SImode", ")", "/", "BITS_PER_UNIT", ";", "worker_red_sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "SET_SYMBOL_DATA_AREA", "(", "worker_red_sym", ",", "DATA_AREA_SHARED", ")", ";", "worker_red_align", "=", "GET_MODE_ALIGNMENT", "(", "SImode", ")", "/", "BITS_PER_UNIT", ";"], "ground_truth": ["}"], "File": "nvptx3", "Func": "nvptx_option_override", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4007, "Length": 51, "Cover_Rate": 0.4322033898305085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isHI32DSPAsm", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "Kind_HI32DSP", ";"], "ground_truth": ["}"], "File": "MipsAsmParser16", "Func": "isHI32DSPAsm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4008, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "BranchCode", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "OldBranchCode", "==", "BranchCode", ")", "continue", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MSP430InstrInfo12", "Func": "AnalyzeBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4009, "Length": 161, "Cover_Rate": 0.4025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isNEONReplicate", "(", "<NUM_LIT>", ",", "NumBytes", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser53", "Func": "isNEONByteReplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4010, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "ShiftAmount", "=", "Log2_32", "(", "NumOfVReg", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "ScaledRegister", ")", ".", "addReg", "(", "VL", ")", ".", "addImm", "(", "ShiftAmount", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "VL", ")", ".", "addReg", "(", "ScaledRegister", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "VL", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "NumOfVReg", "+", "<NUM_LIT>", ")", ")", "{", "Register", "ScaledRegister", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "uint32_t", "ShiftAmount", "=", "Log2_32", "(", "NumOfVReg", "+", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "ScaledRegister", ")", ".", "addReg", "(", "VL", ")", ".", "addImm", "(", "ShiftAmount", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "VL", ")", ".", "addReg", "(", "ScaledRegister", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "VL", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "{", "Register", "N", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "movImm", "(", "MBB", ",", "II", ",", "DL", ",", "N", ",", "NumOfVReg", ",", "Flag", ")", ";", "if", "(", "!", "STI", ".", "hasStdExtM", "(", ")", ")", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagnosticInfoUnsupported", "{", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "}", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "VL", ")", ".", "addReg", "(", "VL", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "N", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}"], "ground_truth": ["return", "VL", ";"], "File": "RISCVInstrInfo24", "Func": "getVLENFactoredAmount", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4011, "Length": 288, "Cover_Rate": 0.46601941747572817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Is64Bit", ")", "return", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_64_CXX_TLS_Darwin_PE_SaveList", ":", "CSR_64_TLS_Darwin_SaveList", ";", "break", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "case", "CallingConv", "::", "HHVM", ":", "return", "CSR_64_HHVM_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_RegCall", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "{", "return", "(", "HasSSE", "?", "CSR_Win64_RegCall_SaveList", ":", "CSR_Win64_RegCall_NoSSE_SaveList", ")", ";", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_SysV64_RegCall_SaveList", ":", "CSR_SysV64_RegCall_NoSSE_SaveList", ")", ";", "}", "}", "else", "{", "return", "(", "HasSSE", "?", "CSR_32_RegCall_SaveList", ":", "CSR_32_RegCall_NoSSE_SaveList", ")", ";", "}", "case", "CallingConv", "::", "CFGuard_Check", ":", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", ")", ";", "return", "(", "HasSSE", "?", "CSR_Win32_CFGuard_Check_SaveList", ":", "CSR_Win32_CFGuard_Check_NoSSE_SaveList", ")", ";", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "Win64", ":", "if", "(", "!", "HasSSE", ")", "return", "CSR_Win64_NoSSE_SaveList", ";", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":", "if", "(", "Is64Bit", ")", "{", "if", "(", "HasAVX512", ")", "return", "CSR_64_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "if", "(", "HasSSE", ")", "return", "CSR_64_AllRegs_SaveList", ";", "return", "CSR_64_AllRegs_NoSSE_SaveList", ";", "}", "else", "{", "if", "(", "HasAVX512", ")", "return", "CSR_32_AllRegs_AVX512_SaveList", ";", "if", "(", "HasAVX", ")", "return", "CSR_32_AllRegs_AVX_SaveList", ";"], "ground_truth": ["if", "(", "HasSSE", ")", "return", "CSR_32_AllRegs_SSE_SaveList", ";"], "File": "X86RegisterInfo15", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4012, "Length": 293, "Cover_Rate": 0.5645472061657033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "LLT", "SrcTy", "=", "MRI", "->", "getType", "(", "SrcReg", ")", ";", "const", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Offset", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", "||", "DstSize", ">", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "DstRC", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "SrcBank", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcBank", ",", "*", "MRI", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "unsigned", "SubReg", "=", "<ISA_LIT>RegisterInfo", "::", "getSubRegFromChannel", "(", "Offset", "/", "<NUM_LIT>", ",", "DstSize", "/", "<NUM_LIT>", ")", ";", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubReg", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "*", "MF", ",", "TRI", ",", "*", "MRI", ",", "TII", ",", "RBI", ",", "I", ",", "*", "SrcRC", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";"], "File": "AMDGPUInstructionSelector23", "Func": "selectG_EXTRACT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4013, "Length": 243, "Cover_Rate": 0.7617554858934169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IdxList", "[", "IdxC", "++", "]", "=", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ";", "}", "while", "(", "++", "nax", "<=", "Num", ")", "{", "GepNode", "*", "N", "=", "NA", "[", "nax", "-", "<NUM_LIT>", "]", ";", "IdxList", "[", "IdxC", "++", "]", "=", "N", "->", "Idx", ";", "if", "(", "nax", "<", "Num", ")", "{", "Type", "*", "NextTy", "=", "next_type", "(", "N", "->", "PTy", ",", "N", "->", "Idx", ")", ";", "if", "(", "NextTy", "!=", "NA", "[", "nax", "]", "->", "PTy", ")", "break", ";", "}", "}", "ArrayRef", "<", "Value", "*", ">", "A", "(", "IdxList", ",", "IdxC", ")", ";", "Type", "*", "InpTy", "=", "Input", "->", "getType", "(", ")", ";", "Type", "*", "ElTy", "=", "cast", "<", "PointerType", ">", "(", "InpTy", "->", "getScalarType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "NewInst", "=", "GetElementPtrInst", "::", "Create", "(", "ElTy", ",", "Input", ",", "A", ",", "<STR_LIT>", ",", "&", "*", "At", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewInst", "<<", "'\\n'", ")", ";"], "File": "HexagonCommonGEP10", "Func": "fabricateGEP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4014, "Length": 157, "Cover_Rate": 0.4952681388012618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "&", "TFI", "=", "*", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["return", "TFI", ".", "hasFP", "(", "MF", ")", ";"], "File": "AArch64RegisterInfo", "Func": "useFPForScavengingIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4015, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitBundleUnlock", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "EmitBundleUnlock", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4016, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TeakFrameLowering", "Func": "stackSlotSize", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4017, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering24", "Func": "OutgoingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4018, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "LoongArchMCTargetDesc", "Func": "createLoongArchMCRegisterInfo", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4019, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "if", "(", "isSupportedMnemo", "(", "Mnemo", ",", "FBS", ",", "getMatchedVariants", "(", ")", ")", ")", "return", "false", ";", "getParser", "(", ")", ".", "clearPendingErrors", "(", ")", ";", "StringRef", "VariantName", "=", "getMatchedVariantName", "(", ")", ";", "if", "(", "!", "VariantName", ".", "empty", "(", ")", "&&", "isSupportedMnemo", "(", "Mnemo", ",", "FBS", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "Twine", "(", "VariantName", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "isSupportedMnemo", "(", "Mnemo", ",", "FeatureBitset", "(", ")", ".", "set", "(", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "std", "::", "string", "Suggestion", "=", "<ISA_LIT>MnemonicSpellCheck", "(", "Mnemo", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Suggestion", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "checkUnsupportedInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4020, "Length": 124, "Cover_Rate": 0.8985507246376812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SPUAsmPrinter", "Func": "printOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4021, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "getSymbol", "(", "RVCPV", "->", "getGlobalValue", "(", ")", ")", ",", "getModifierVariantKind", "(", "RVCPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "uint64_t", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "RVCPV", "->", "getType", "(", ")", ")", ";", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmPrinter (2)", "Func": "EmitMachineConstantPoolValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4022, "Length": 56, "Cover_Rate": 0.7088607594936709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FieldInit", "+=", "IDStr", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", ")", "FieldInit", "+=", "<STR_LIT>", ";", "else", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "FieldID", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "MFI", "->", "getTypeDescriptor", "(", "Ty", ",", "FieldInit", ")", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElm", ";", "i", "++", ")", "{", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "FieldID", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "MFI", "->", "getTypeDescriptor", "(", "Ty", ",", "FieldInit", ")", ";", "if", "(", "i", "<", "<NUM_LIT>", ")", "FieldInit", "+=", "<STR_LIT>", ";", "else", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "i", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "}", "}", "}", "else", "if", "(", "isa", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "char", "IDStr", "[", "<NUM_LIT>", "]", "=", "{", "'\\0'", "}", ";", "std", "::", "string", "TypeStr", "=", "EmitTypeString", "(", "Ty", ")", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "TypeStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "TypeStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";"], "ground_truth": ["sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "FieldID", ")", ";"], "File": "JVMAsmPrinter", "Func": "EmitFieldAllocation", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4023, "Length": 294, "Cover_Rate": 0.7067307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SubVer", ">=", "'7'", "&&", "SubVer", "<=", "'9'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'m'", ")", "{", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'e'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'m'", ")", "{", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'2'", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'m'", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'e'", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'t'", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc60", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4024, "Length": 210, "Cover_Rate": 0.546875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "addRegOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4025, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "type", "==", "OtherModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "type", "==", "MVEVMVNModImm", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "SplatBits", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "OpCmode", "=", "<NUM_LIT>", ";", "Imm", "=", "SplatBits", ">>", "<NUM_LIT>", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "{", "if", "(", "type", "!=", "VMOVModImm", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "BitMask", "=", "<NUM_LIT>", ";", "uint64_t", "Val", "=", "<NUM_LIT>", ";", "unsigned", "ImmMask", "=", "<NUM_LIT>", ";"], "ground_truth": ["Imm", "=", "<NUM_LIT>", ";"], "File": "ARMISelLowering103", "Func": "isVMOVModifiedImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4026, "Length": 198, "Cover_Rate": 0.30697674418604654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Root", "=", "SPScope", "::", "createSPScopeTree", "(", "MF", ",", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ",", "TII", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "print", "(", "dbgs", "(", ")", ")", ")", ";"], "File": "PatmosSinglePathInfo1", "Func": "analyzeFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4027, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getThe<ISA_LIT>Target", "(", ")", "{"], "ground_truth": ["static", "Target", "The<ISA_LIT>Target", ";"], "File": "CSKYTargetInfo", "Func": "getTheCSKYTarget", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4028, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "expandSelectCC", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitEHSjLjSetJmp", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "emitEHSjLjLongJmp", "(", "MI", ",", "BB", ")", ";"], "File": "SparcISelLowering7", "Func": "EmitInstrWithCustomInserter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4029, "Length": 41, "Cover_Rate": 0.30597014925373134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getAddrMode5OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "unsigned", "Reg", ",", "Imm8", ";", "bool", "isAdd", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "get<ISA_LIT>RegisterNumbering", "(", "<STR_LIT>", ")", ";", "Imm8", "=", "<NUM_LIT>", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";"], "ground_truth": ["if", "(", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4030, "Length": 102, "Cover_Rate": 0.49038461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getMemcpyCost", "(", "const", "Instruction", "*", "I", ")", "{", "const", "MemCpyInst", "*", "MI", "=", "dyn_cast", "<", "MemCpyInst", ">", "(", "I", ")", ";", "assert", "(", "MI", "&&", "<STR_LIT>", ")", ";", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MI", "->", "getLength", "(", ")", ")", ";", "const", "unsigned", "LibCallCost", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "C", ")", "return", "LibCallCost", ";"], "File": "ARMTargetTransformInfo1", "Func": "getMemcpyCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4031, "Length": 61, "Cover_Rate": 0.31443298969072164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getMemOperandWithOffsetWidth", "(", "MIa", ",", "BaseOpA", ",", "OffsetA", ",", "WidthA", ",", "TRI", ")", "&&", "getMemOperandWithOffsetWidth", "(", "MIb", ",", "BaseOpB", ",", "OffsetB", ",", "WidthB", ",", "TRI", ")", ")", "{", "if", "(", "BaseOpA", "->", "isIdenticalTo", "(", "*", "BaseOpB", ")", ")", "{", "int", "LowOffset", "=", "std", "::", "min", "(", "OffsetA", ",", "OffsetB", ")", ";", "int", "HighOffset", "=", "std", "::", "max", "(", "OffsetA", ",", "OffsetB", ")", ";", "int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "WidthA", ":", "WidthB", ";"], "ground_truth": ["if", "(", "LowOffset", "+", "LowWidth", "<=", "HighOffset", ")", "return", "true", ";"], "File": "RISCVInstrInfo (2)", "Func": "areMemAccessesTriviallyDisjoint", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4032, "Length": 88, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "*", "NewNode", "=", "nullptr", ";", "auto", "Type0", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "auto", "Type1", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "auto", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Op2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "Dl", "(", "N", ")", ";", "if", "(", "isNullConstant", "(", "Op2", ")", ")", "{", "auto", "*", "CA", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "Type1", ")", ";", "NewNode", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "{", "Type0", ",", "Type1", "}", ",", "{", "Op0", ",", "Op1", ",", "SDValue", "(", "CA", ",", "<NUM_LIT>", ")", "}", ")", ";", "}", "else", "if", "(", "isOneConstant", "(", "Op2", ")", ")", "{", "auto", "*", "CA", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "Type1", ")", ";", "NewNode", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "{", "Type0", ",", "Type1", "}", ",", "{", "Op0", ",", "Op1", ",", "SDValue", "(", "CA", ",", "<NUM_LIT>", ")", "}", ")", ";", "}", "else", "{", "NewNode", "=", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "has2E3", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "{", "Type0", ",", "Type1", "}", ",", "{", "Op0", ",", "Op1", ",", "Op2", "}", ")", ";", "}"], "ground_truth": ["ReplaceNode", "(", "N", ",", "NewNode", ")", ";"], "File": "CSKYISelDAGToDAG", "Func": "selectAddCarry", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4033, "Length": 246, "Cover_Rate": 0.8785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbolRefExpr", "*", "SRE", ";", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "assert", "(", "SRE", "&&", "CE", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "{", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "assert", "(", "SRE", "&&", "<STR_LIT>", ")", ";", "}", "const", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "SRE", "->", "getKind", "(", ")", ";", "assert", "(", "Kind", "==", "MCSymbolRefExpr", "::", "VK_None", "||", "Kind", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LO", "||", "Kind", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HI", ")", ";", "OS", "<<", "SRE", "->", "getSymbol", "(", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "{", "OS", "<<", "'+'", ";"], "ground_truth": ["}"], "File": "LC3InstPrinter", "Func": "printExpr", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4034, "Length": 148, "Cover_Rate": 0.8554913294797688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstrInfo", "::", "SetImplicitBits", "(", "MCInst", "&", "MCI", ",", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "Bits", ")", "{", "SanityCheckImplicitOperands", "(", "MCI", ")", ";"], "ground_truth": ["MCI", ".", "getOperand", "(", "MCI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "setImm", "(", "Bits", ".", "to_ulong", "(", ")", ")", ";"], "File": "HexagonMCInstrInfo2", "Func": "SetImplicitBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4035, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "Inst", ".", "setOpcode", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "||", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "CSKYAsmParser", "Func": "processInstruction", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4036, "Length": 202, "Cover_Rate": 0.6870748299319728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter (2)", "Func": "printf128mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4037, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "OptimizePICCall", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsOptimizePICCall", "Func": "createMipsOptimizePICCallPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4038, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_AND", "(", "mode", ",", "cmp", ",", "operands", "[", "<NUM_LIT>", "+", "negate", "]", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "t", ",", "x", ")", ")", ";", "f", "=", "gen_reg_rtx", "(", "mode", ")", ";", "x", "=", "gen_rtx_NOT", "(", "mode", ",", "cmp", ")", ";", "x", "=", "gen_rtx_AND", "(", "mode", ",", "x", ",", "operands", "[", "<NUM_LIT>", "-", "negate", "]", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "f", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_IOR", "(", "mode", ",", "t", ",", "f", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "x", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_expand_vecint_cmov", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4039, "Length": 94, "Cover_Rate": 0.3122923588039867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWasmStreamer", "::", "emitResult", "(", "MCSymbol", "*", "Symbol", ",", "ArrayRef", "<", "MVT", ">", "Types", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer34", "Func": "emitResult", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4040, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "if", "(", "Subtarget", "->", "isSingleFloat", "(", ")", ")", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSEInReg", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "MipsISelLowering35", "Func": "MipsTargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4041, "Length": 216, "Cover_Rate": 0.3059490084985836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Update", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "false", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectAddrMode6", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4042, "Length": 25, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ChainLo1", "=", "ChainLo", ",", "ChainLo2", "=", "ChainLo", ",", "ChainHi1", "=", "ChainHi", ",", "ChainHi2", "=", "ChainHi", ";", "if", "(", "ChainLo", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ChainLo1", "=", "ChainLo", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ChainLo2", "=", "ChainLo", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "ChainHi", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ChainHi1", "=", "ChainHi", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ChainHi2", "=", "ChainHi", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "Store1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ChainLo1", ",", "SrcLo1", ",", "PtrLo", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "+", "StoreOffset", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ChainLo2", ",", "SrcLo2", ",", "PtrLo", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "+", "StoreOffset", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Store3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ChainHi1", ",", "SrcHi1", ",", "PtrLo", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "+", "StoreOffset", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Store4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ChainHi2", ",", "SrcHi2", ",", "PtrLo", ",", "PtrHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "+", "StoreOffset", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "RetLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getChain", "(", "Store1", ")", ",", "getChain", "(", "Store2", ")", ")", ";", "SDValue", "RetHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getChain", "(", "Store3", ")", ",", "getChain", "(", "Store4", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetLo", ",", "RetHi", ")", ";", "}", "else", "if", "(", "ValueType", "==", "<STR_LIT>", ")", "{", "SDValue", "SrcLo", ",", "SrcHi", ";", "GetExpandedParts", "(", "Src", ",", "DAG", ",", "SrcLo", ",", "SrcHi", ")", ";", "SDValue", "ChainLo", "=", "Chain", ",", "ChainHi", "=", "Chain", ";", "if", "(", "Chain", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ChainLo", "=", "Chain", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ChainHi", "=", "Chain", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "ChainLo", ",", "dl", ",", "SrcLo", ",", "Ptr", ",", "NULL", ",", "<NUM_LIT>", "+", "StoreOffset", ")", ";"], "ground_truth": ["Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "PIC16ISelLowering3", "Func": "ExpandStore", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4043, "Length": 391, "Cover_Rate": 0.43014301430143015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_label", "(", "label", ")", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "DImode", ",", "label", ")", ";", "if", "(", "before", "==", "NULL", ")", "before", "=", "scratch", ";", "emit_load_locked", "(", "mode", ",", "before", ",", "mem", ")", ";", "if", "(", "code", "==", "NOT", ")", "x", "=", "gen_rtx_AND", "(", "mode", ",", "gen_rtx_NOT", "(", "mode", ",", "before", ")", ",", "val", ")", ";", "else", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "before", ",", "val", ")", ";", "if", "(", "after", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "after", ",", "copy_rtx", "(", "x", ")", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "x", ")", ")", ";"], "File": "alpha3", "Func": "alpha_split_atomic_op", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4044, "Length": 100, "Cover_Rate": 0.5025125628140703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BaseT", "::", "getOperandsScalarizationOverhead", "(", "Args", ",", "Tys", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo16", "Func": "getOperandsScalarizationOverhead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4045, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CFGStructurizer", "::", "isCondBranch", "(", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDILCFGStructurizer10", "Func": "isCondBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4046, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "unsigned", "LocMemOffset", "=", "<NUM_LIT>", ";", "unsigned", "MemCpySize", "=", "ByValSize", ";", "if", "(", "!", "IsRegLoc", ")", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "else", "{", "const", "unsigned", "*", "Reg", "=", "std", "::", "find", "(", "<ISA_LIT>64IntRegs", ",", "<ISA_LIT>64IntRegs", "+", "<NUM_LIT>", ",", "VA", ".", "getLocReg", "(", ")", ")", ";", "const", "unsigned", "*", "RegEnd", "=", "<ISA_LIT>64IntRegs", "+", "<NUM_LIT>", ";", "for", "(", ";", "(", "Reg", "!=", "RegEnd", ")", "&&", "(", "ByValSize", ">=", "Offset", "+", "<NUM_LIT>", ")", ";", "++", "Reg", ",", "Offset", "+=", "<NUM_LIT>", ")", "{", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "*", "Reg", ",", "LoadVal", ")", ")", ";", "}", "if", "(", "!", "(", "MemCpySize", "=", "ByValSize", "-", "Offset", ")", ")", "return", ";", "if", "(", "Reg", "!=", "RegEnd", ")", "{", "assert", "(", "(", "ByValSize", "<", "Offset", "+", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSize", "=", "<NUM_LIT>", ";", "Offset", "<", "ByValSize", ";", "LoadSize", "/=", "<NUM_LIT>", ")", "{", "unsigned", "RemSize", "=", "ByValSize", "-", "Offset", ";", "if", "(", "RemSize", "<", "LoadSize", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", "(", "LoadSize", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "OffsetDW", "=", "(", "Offset", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "unsigned", "Shamt", "=", "isLittle", "?", "OffsetDW", ":", "<NUM_LIT>", "-", "(", "OffsetDW", "+", "LoadSize", "*", "<NUM_LIT>", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "<STR_LIT>", ")", ")", ";", "Val", "=", "Val", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "Shift", ")", ":"], "ground_truth": ["Shift", ";"], "File": "MipsISelLowering11", "Func": "PassByValArg64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4047, "Length": 384, "Cover_Rate": 0.5898617511520737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "write_as_kernel", "(", "tree", "attrs", ")", "{", "return", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "!=", "NULL_TREE", "||", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "!=", "NULL_TREE", ")", ";"], "ground_truth": ["}"], "File": "nvptx2", "Func": "write_as_kernel", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4048, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "HalfTy", "=", "HalfV", "->", "getType", "(", ")", ";", "return", "FullTy", "->", "getPrimitiveSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", "==", "<NUM_LIT>", "*", "HalfTy", "->", "getPrimitiveSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", ";", "}", ";", "auto", "extractHalf", "=", "[", "]", "(", "Value", "*", "FullV", ",", "Value", "*", "HalfV", ")", "{", "auto", "*", "FullVT", "=", "cast", "<", "FixedVectorType", ">", "(", "FullV", "->", "getType", "(", ")", ")", ";", "auto", "*", "HalfVT", "=", "cast", "<", "FixedVectorType", ">", "(", "HalfV", "->", "getType", "(", ")", ")", ";", "return", "FullVT", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "*", "HalfVT", "->", "getNumElements", "(", ")", ";", "}", ";", "ArrayRef", "<", "int", ">", "M1", ",", "M2", ";", "Value", "*", "S1Op1", ",", "*", "S2Op1", ";", "if", "(", "!", "match", "(", "Op1", ",", "m_Shuffle", "(", "m_Value", "(", "S1Op1", ")", ",", "m_Undef", "(", ")", ",", "m_Mask", "(", "M1", ")", ")", ")", "||", "!", "match", "(", "Op2", ",", "m_Shuffle", "(", "m_Value", "(", "S2Op1", ")", ",", "m_Undef", "(", ")", ",", "m_Mask", "(", "M2", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "areTypesHalfed", "(", "S1Op1", ",", "Op1", ")", "||", "!", "areTypesHalfed", "(", "S2Op1", ",", "Op2", ")", "||", "!", "extractHalf", "(", "S1Op1", ",", "Op1", ")", "||", "!", "extractHalf", "(", "S2Op1", ",", "Op2", ")", ")", "return", "false", ";"], "ground_truth": ["int", "M1Start", "=", "-", "<NUM_LIT>", ";"], "File": "AArch64ISelLowering (2)2", "Func": "areExtractShuffleVectors", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4049, "Length": 208, "Cover_Rate": 0.6419753086419753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_permutex2var_epi8", "(", "__mmask16", "__U", ",", "__m128i", "__A", ",", "__m128i", "__I", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpermt2varqi128_maskz", "(", "(", "__v16qi", ")", "__I", ",", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmivlintrin", "Func": "_mm_maskz_permutex2var_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4050, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getManipulatesSP", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering1", "Func": "hasFP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4051, "Length": 40, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "+", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vaddq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4052, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Attributes", "&", "KMergeMasked", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrFMA3Info11", "Func": "isKMergeMasked", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4053, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "false", ",", "DecodeI64RegisterClass", ")", ";"], "ground_truth": ["}"], "File": "VEDisassembler1", "Func": "DecodeStoreI64", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4054, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "getFunction", "(", ")", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "StackProbeSize", ")", ";", "}", "NoStackArgProbe", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "NoStackArgProbe", ")", "StackProbeSize", "=", "INT64_MAX", ";", "LoweringMap", "Lowerings", ";", "computeLowerings", "(", "MF", ",", "Lowerings", ")", ";", "for", "(", "auto", "&", "P", ":", "Lowerings", ")", "lower", "(", "P", ".", "first", ",", "P", ".", "second", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86WinAllocaExpander", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4055, "Length": 76, "Cover_Rate": 0.4293785310734463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rm", "=", "decodeRm", "(", "insn", ")", ";", "unsigned", "Rd", "=", "decodeNEONRd", "(", "insn", ")", ";", "bool", "WB", "=", "Rm", "!=", "<NUM_LIT>", ";", "unsigned", "RmEnum", "=", "<NUM_LIT>", ";", "if", "(", "WB", "&&", "Rm", "!=", "<NUM_LIT>", ")", "RmEnum", "=", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "Rm", ")", ";", "if", "(", "Store", ")", "{", "assert", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "Rn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "<NUM_LIT>", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "OpIdx", "+", "<NUM_LIT>", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RmEnum", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpIdx", "<", "NumOps", "&&", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", "||", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "RegClass", "=", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ",", "DRegPair", ")", ")", ")", ";", "Rd", "+=", "Inc", ";", "++", "OpIdx", ";", "}", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeLaneIndex", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "}", "else", "{", "RegClass", "=", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ";", "while", "(", "OpIdx", "<", "NumOps", "&&", "(", "unsigned", ")", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "RegClass", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClass", ",", "Rd", ",", "DRegPair", ")", ")", ")", ";", "Rd", "+=", "Inc", ";", "++", "OpIdx", ";", "}", "if", "(", "WB", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "Rn", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "(", "OpIdx", "+", "<NUM_LIT>", ")", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "OpIdx", "+", "<NUM_LIT>", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "Rn", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["OpIdx", "+=", "<NUM_LIT>", ";"], "File": "ARMDisassemblerCore2", "Func": "DisassembleNLdSt0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4056, "Length": 484, "Cover_Rate": 0.6436170212765957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ft32_frame_pointer_required", "(", "void", ")", "{"], "ground_truth": ["return", "cfun", "->", "calls_alloca", ";"], "File": "ft32", "Func": "ft32_frame_pointer_required", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4057, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "BlockNode", "*", ">", "FuncNode", "::", "getEntryBlock", "(", "const", "DataFlowGraph", "&", "G", ")", "{", "MachineBasicBlock", "*", "EntryB", "=", "&", "getCode", "(", ")", "->", "front", "(", ")", ";"], "ground_truth": ["return", "findBlock", "(", "EntryB", ",", "G", ")", ";"], "File": "RDFGraph", "Func": "getEntryBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4058, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosISelLowering", "Func": "getSetCCResultType", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4059, "Length": 18, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MUBUFInfo", "*", "Info", "=", "getMUBUFOpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "has_vaddr", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMUBUFHasVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4060, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "ArgReg", ")", ";", "CLI", ".", "OutRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "return", "false", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "unsigned", "ArgSize", "=", "(", "ArgVT", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "BEAlign", "=", "<NUM_LIT>", ";", "if", "(", "ArgSize", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "BEAlign", "=", "<NUM_LIT>", "-", "ArgSize", ";", "Address", "Addr", ";", "Addr", ".", "setKind", "(", "Address", "::", "RegBase", ")", ";", "Addr", ".", "setReg", "(", "<STR_LIT>", ")", ";", "Addr", ".", "setOffset", "(", "VA", ".", "getLocMemOffset", "(", ")", "+", "BEAlign", ")", ";", "Align", "Alignment", "=", "DL", ".", "getABITypeAlign", "(", "ArgVal", "->", "getType", "(", ")", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getStack", "(", "*", "FuncInfo", ".", "MF", ",", "Addr", ".", "getOffset", "(", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "ArgVT", ".", "getStoreSize", "(", ")", ",", "Alignment", ")", ";"], "ground_truth": ["if", "(", "!", "emitStore", "(", "ArgVT", ",", "ArgReg", ",", "Addr", ",", "MMO", ")", ")", "return", "false", ";"], "File": "AArch64FastISel18", "Func": "processCallArgs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4061, "Length": 255, "Cover_Rate": 0.470479704797048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "Ctx", ",", "AsmPrinter", "&", "Printer", ")", ":", "Ctx", "(", "Ctx", ")", ",", "Printer", "(", "Printer", ")", "{"], "ground_truth": ["}"], "File": "MCS51MCInstLower", "Func": "MCS51MCInstLower", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4062, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mmix_function_arg_regno_p", "(", "int", "regno", ",", "int", "incoming", ")", "{"], "ground_truth": ["int", "first_arg_regnum", "=", "incoming", "?", "MMIX_FIRST_INCOMING_ARG_REGNUM", ":", "MMIX_FIRST_ARG_REGNUM", ";"], "File": "mmix", "Func": "mmix_function_arg_regno_p", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4063, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "has_vector_insn", "(", "cfun", ")", ")", "return", "<NUM_LIT>", ";", "init", "(", ")", ";", "if", "(", "!", "optimize", ")", "simple_vsetvl", "(", ")", ";", "else", "lazy_vsetvl", "(", ")", ";", "done", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "riscv-vsetvl", "Func": "execute", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4064, "Length": 36, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sh_multcost", ">=", "<NUM_LIT>", ")", "return", "sh_multcost", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "optimize_size", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "TARGET_SH2", ")", "{", "if", "(", "optimize_size", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "optimize_size", ")", "return", "<NUM_LIT>", ";"], "File": "sh4", "Func": "multcosts", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4065, "Length": 43, "Cover_Rate": 0.7543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DestBB", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "softenSetCCOperands", "(", "DAG", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "RHS", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "<STR_LIT>", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "SDValue", "A64cc", ";", "SDValue", "CmpOp", "=", "getSelectableIntSetCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "A64cc", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "CmpOp", ",", "A64cc", ",", "DestBB", ")", ";", "}", "<STR_LIT>", "CondCode", ",", "Alternative", "=", "<STR_LIT>", ";", "CondCode", "=", "FPCCToA64CC", "(", "CC", ",", "Alternative", ")", ";", "SDValue", "A64cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "<STR_LIT>", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getCondCode", "(", "CC", ")", ")", ";", "SDValue", "A64BR_CC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "SetCC", ",", "A64cc", ",", "DestBB", ")", ";", "if", "(", "Alternative", "!=", "<STR_LIT>", ")", "{", "A64cc", "=", "DAG", ".", "getConstant", "(", "Alternative", ",", "<STR_LIT>", ")", ";", "A64BR_CC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A64BR_CC", ",", "SetCC", ",", "A64cc", ",", "DestBB", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering123", "Func": "LowerBR_CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4066, "Length": 288, "Cover_Rate": 0.8252148997134671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ResLo", ",", "ResHi", ")", ";", "}", "}", "else", "{", "unsigned", "ReducedSizeInBits", "=", "ReducedVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "RegSize", "%", "ReducedSizeInBits", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "RegSize", "/", "ReducedSizeInBits", ",", "DAG", ".", "getUNDEF", "(", "ReducedVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN0", ";", "NewN0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN1", ";", "NewN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "{", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULU8", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Mul", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "else", "{", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULS16", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "getUnpackl", "(", "DAG", ",", "DL", ",", "OpsVT", ",", "MulLo", ",", "MulHi", ")", ";"], "File": "X86ISelLowering71", "Func": "reduceVMULWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4067, "Length": 267, "Cover_Rate": 0.3065442020665901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SetHiMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "imm", "=", "SetHiMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "imm", ")", ")", "return", "false", ";", "imm", "=", "(", "imm", "<<", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "RestoreMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "RestoreMI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ")", ";"], "File": "DelaySlotFiller17", "Func": "combineRestoreSETHIi", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4068, "Length": 94, "Cover_Rate": 0.4973544973544973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "==", "MCExpr", "::", "Binary", ")", "{", "unsigned", "Res", "=", "getExprOpValue", "(", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", "->", "getLHS", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "Res", "+=", "getExprOpValue", "(", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", "->", "getRHS", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "return", "Res", ";", "}", "if", "(", "Kind", "==", "MCExpr", "::", "Target", ")", "{", "const", "<ISA_LIT>MCExpr", "*", "<ISA_LIT>Expr", "=", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", ";", "<STR_LIT>", "FixupKind", "=", "<STR_LIT>", "(", "<NUM_LIT>", ")", ";", "switch", "(", "<ISA_LIT>Expr", "->", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_GPREL", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_GOT_CALL", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_GOT", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_ABS_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_ABS_LO", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_TLSGD", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_TLSLDM", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_DTP_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_DTP_LO", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_GOTTPREL", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_TP_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_TP_LO", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_GOT_HI16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "CEK_GOT_LO16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "}", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "FixupKind", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "Cpu0MCCodeEmitter", "Func": "getExprOpValue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4069, "Length": 283, "Cover_Rate": 0.7566844919786097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Scale", "=", "<NUM_LIT>", ";", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isT2", "=", "true", ";", "}", "else", "return", "false", ";", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "!", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "<NUM_LIT>", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "Scale", ";"], "ground_truth": ["if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4070, "Length": 190, "Cover_Rate": 0.4033970276008493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "rv", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "if", "(", "!", "POINTER_TYPE_P", "(", "valtype", ")", ")", "return", "gen_rtx_REG", "(", "mode", ",", "FIRST_DATA_REGNUM", ")", ";"], "ground_truth": ["else", "if", "(", "!", "TARGET_PTR_A0D0", "||", "!", "outgoing", "||", "cfun", "->", "returns_struct", ")", "return", "gen_rtx_REG", "(", "mode", ",", "FIRST_ADDRESS_REGNUM", ")", ";"], "File": "mn10300", "Func": "mn10300_function_value", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4071, "Length": 48, "Cover_Rate": 0.366412213740458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MCID", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "(", "<STR_LIT>", "(", "Opcode", ")", "||", "<STR_LIT>", "(", "Opcode", ")", "||", "<STR_LIT>", "(", "Opcode", ")", ")", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "NumUses", "=", "MCID", ".", "getNumOperands", "(", ")", "-", "MCID", ".", "getNumDefs", "(", ")", ";"], "File": "X86InstrInfo64", "Func": "getCondSrcNoFromDesc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4072, "Length": 48, "Cover_Rate": 0.676056338028169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ",", "Is16BitMode", ")", ";", "if", "(", "RelaxedOp", "==", "Inst", ".", "getOpcode", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "Inst", ".", "dump_pretty", "(", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", "+", "OS", ".", "str", "(", ")", ")", ";"], "File": "X86AsmBackend", "Func": "relaxInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4073, "Length": 55, "Cover_Rate": 0.5851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "FinishImpl", "(", ")", "{", "flushValues", "(", ")", ";", "flushLabel", "(", "true", ")", ";", "for", "(", "auto", "*", "Symbol", ":", "Symbols", ")", "{", "if", "(", "Symbol", "->", "isUndefined", "(", ")", ")", "{", "OS", "<<", "<STR_LIT>", ";", "Symbol", "->", "print", "(", "OS", ",", "MAI", ")", ";", "EmitEOL", "(", ")", ";"], "ground_truth": ["}"], "File": "F2003fMCAsmStreamer", "Func": "FinishImpl", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4074, "Length": 52, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "Ctx", ".", "getAsmInfo", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint32_t", ">", "(", "Bits", ")", ";", "}", "else", "{", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint32_t", ">", "(", "Bits", ")", ";", "}", "unsigned", "tlsOpNo", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "tlsOpNo", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "tlsOpNo", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "tlsOpNo", "!=", "<NUM_LIT>", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "tlsOpNo", ")", ";", "uint64_t", "op", "=", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "op", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "op", ";", "}"], "ground_truth": ["++", "MCNumEmitted", ";"], "File": "SparcMCCodeEmitter10", "Func": "encodeInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4075, "Length": 162, "Cover_Rate": 0.726457399103139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "align", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "align", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMDisassembler10", "Func": "DecodeAddrMode6Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4076, "Length": 53, "Cover_Rate": 0.4774774774774775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "max_gt_r0", "(", "Ax", "a", ",", "StepZIDS", "bs", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ",", "bs", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "max_gt_r0", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4077, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "F2003fFrameLowering", "Func": "hasFP", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4078, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "return", "RC", ";"], "ground_truth": ["}"], "File": "MOSRegisterInfo", "Func": "getCrossCopyRegClass", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4079, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_srl_pi32", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "__m64_union", "__res", ";"], "ground_truth": ["__res", ".", "as_m64", "=", "__m", ";"], "File": "mmintrin2", "Func": "_mm_srl_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4080, "Length": 31, "Cover_Rate": 0.3924050632911392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "setOffset", "(", "TmpOffset", ")", ";", "if", "(", "ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "setKind", "(", "Address", "::", "FrameIndexBase", ")", ";", "Addr", ".", "setFI", "(", "SI", "->", "second", ")", ";", "return", "true", ";", "}", "break", ";", "}", "}", "if", "(", "!", "Addr", ".", "isValid", "(", ")", ")", "Addr", ".", "setReg", "(", "getRegForValue", "(", "Obj", ")", ")", ";"], "ground_truth": ["return", "Addr", ".", "isValid", "(", ")", ";"], "File": "AArch64FastISel1", "Func": "ComputeAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4081, "Length": 359, "Cover_Rate": 0.5506134969325154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "&", "J", "=", "*", "MII", ";", "return", "producesStall", "(", "J", ",", "MI", ")", ";", "}", "for", "(", "++", "MII", ";", "MII", "!=", "MIE", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{", "const", "MachineInstr", "&", "J", "=", "*", "MII", ";", "if", "(", "producesStall", "(", "J", ",", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo10", "Func": "producesStall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4082, "Length": 57, "Cover_Rate": 0.4596774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["printAnnotation", "(", "O", ",", "Annot", ")", ";"], "File": "VideoCore4InstPrinter", "Func": "printInst", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4083, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "x", ")", "{", "return", "profile_probability", "::", "from_reg_br_prob_note", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "profile_probability", "::", "even", "(", ")", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "bfin", "Func": "cbranch_predicted_taken_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 4084, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "I", "--", ";", "else", "return", "Changed", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "MBBN", ")", "{", "++", "NumDelJmp", ";", "MBB", ".", "erase", "(", "I", ")", ";", "Changed", "=", "true", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "Cpu0DelUselessJMP", "Func": "runOnMachineBasicBlock", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4085, "Length": 61, "Cover_Rate": 0.6559139784946236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackendEL32", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "if", "(", "Triple", "(", "TT", ")", ".", "isOSNaCl", "(", ")", ")", "return", "new", "NaCl<ISA_LIT>AsmBackend", "(", "T", ",", "false", ")", ";", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ",", "true", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend59", "Func": "createMipsAsmBackendEL32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4086, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isISAFuture", "(", ")", "const", "{"], "ground_truth": ["return", "IsISAFuture", ";"], "File": "PPCSubtarget49", "Func": "isISAFuture", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4087, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>FixControlFlowLiveIntervalsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixControlFlowLiveIntervals", "Func": "SIFixControlFlowLiveIntervals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4088, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Src", "=", "ZExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ZExt", "->", "getSrcTy", "(", ")", "==", "ZExt", "->", "getDestTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ZExt", "<<", "<STR_LIT>", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Src", ")", ";", "continue", ";", "}", "if", "(", "NewInsts", ".", "count", "(", "Src", ")", "&&", "isa", "<", "TruncInst", ">", "(", "Src", ")", "&&", "Src", "->", "getType", "(", ")", "==", "OrigTy", ")", "{"], "ground_truth": ["auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">", "(", "Src", ")", ";"], "File": "ARMCodeGenPrepare4", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4089, "Length": 88, "Cover_Rate": 0.3776824034334764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "if", "(", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ")", "TmpInst", ".", "addOperand", "(", "MCOp", ")", ";"], "ground_truth": ["}"], "File": "Z80AsmPrinter (3)", "Func": "EmitInstruction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4090, "Length": 51, "Cover_Rate": 0.6144578313253012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", ")", ")", "return", "false", ";"], "File": "X86ISelLowering (2)", "Func": "isMOVDDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4091, "Length": 41, "Cover_Rate": 0.39805825242718446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AsmToken", "(", "lexedToken", ")", ";", "case", "AsmToken", "::", "Percent", ":", "{", "const", "AsmToken", "&", "nextToken", "=", "lexTentative", "(", ")", ";", "if", "(", "nextToken", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "unsigned", "regID", "=", "MatchRegisterName", "(", "nextToken", ".", "getString", "(", ")", ")", ";", "if", "(", "regID", ")", "{", "lexDefinite", "(", ")", ";", "StringRef", "regStr", "(", "lexedToken", ".", "getString", "(", ")", ".", "data", "(", ")", ",", "lexedToken", ".", "getString", "(", ")", ".", "size", "(", ")", "+", "nextToken", ".", "getString", "(", ")", ".", "size", "(", ")", ")", ";", "return", "AsmToken", "(", "AsmToken", "::", "Register", ",", "regStr", ",", "static_cast", "<", "int64_t", ">", "(", "regID", ")", ")", ";", "}", "else", "{", "return", "AsmToken", "(", "lexedToken", ")", ";", "}", "}", "else", "{", "return", "AsmToken", "(", "lexedToken", ")", ";"], "ground_truth": ["}"], "File": "X86AsmLexer3", "Func": "LexTokenATT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4092, "Length": 127, "Cover_Rate": 0.6978021978021978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetType", "==", "isCygwin", ";"], "ground_truth": ["}"], "File": "X86Subtarget110", "Func": "isTargetCygwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4093, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u8_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4094, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "i", "++", ")", "{", "EmitByte", "(", "Code", ",", "OS", ")", ";"], "ground_truth": ["Code", ">>=", "<NUM_LIT>", ";"], "File": "Z80MCCodeEmitter", "Func": "EmitInstruction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4095, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAMXInstruction", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["if", "(", "MI", ".", "isPHI", "(", ")", "||", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "getNumOperands", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";"], "File": "X86PreTileConfig", "Func": "isAMXInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4096, "Length": 33, "Cover_Rate": 0.32038834951456313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{"], "ground_truth": ["MO", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "File": "HexagonInstPrinter11", "Func": "printOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4097, "Length": 57, "Cover_Rate": 0.5377358490566038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "Register", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "ShapeT", "Shape", "=", "getTileShape", "(", "SrcReg", ",", "VRM", ",", "MRI", ")", ";", "VRM", "->", "assignVirt2Shape", "(", "VirtReg", ",", "Shape", ")", ";", "return", "Shape", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86RegisterInfo46", "Func": "getTileShape", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4098, "Length": 82, "Cover_Rate": 0.3813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrev64q_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4099, "Length": 28, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LI", ".", "findIndexesLiveAt", "(", "Indexes", ",", "std", "::", "back_inserter", "(", "LiveIdxs", ")", ")", ")", "continue", ";", "if", "(", "!", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "<ISA_LIT>", ":", "LiveIdxs", ")", "LiveRegMap", "[", "<ISA_LIT>I", ".", "getInstructionFromIndex", "(", "<ISA_LIT>", ")", "]", "[", "Reg", "]", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "}", "else", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "SRLiveIdxs", ".", "clear", "(", ")", ";", "S", ".", "findIndexesLiveAt", "(", "LiveIdxs", ",", "std", "::", "back_inserter", "(", "SRLiveIdxs", ")", ")", ";", "for", "(", "auto", "<ISA_LIT>", ":", "SRLiveIdxs", ")", "LiveRegMap", "[", "<ISA_LIT>I", ".", "getInstructionFromIndex", "(", "<ISA_LIT>", ")", "]", "[", "Reg", "]", "|=", "S", ".", "LaneMask", ";", "}", "}", "return", "LiveRegMap", ";"], "ground_truth": ["}"], "File": "GCNRegPressure15", "Func": "getLiveRegMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4100, "Length": 122, "Cover_Rate": 0.3475783475783476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "addToScratchAllocationSet", "(", "unsigned", "Reg", ")", "{", "if", "(", "scratchAllocations", ".", "find", "(", "Reg", ")", "==", "scratchAllocations", ".", "end", "(", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", ")", ";"], "File": "JVMMachineFunctionInfo", "Func": "addToScratchAllocationSet", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4101, "Length": 38, "Cover_Rate": 0.8085106382978723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "Op", ")", ")", "{", "if", "(", "IsPCRel", ")", "{", "assert", "(", "Alt", "&&", "<STR_LIT>", ")", ";", "MCO", "=", "MI", ".", "getOperand", "(", "MIOpIdx", "+", "<STR_LIT>", ")", ";", "}", "else", "{", "MCO", "=", "MI", ".", "getOperand", "(", "MIOpIdx", "+", "(", "Alt", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "!", "Alt", "&&", "<STR_LIT>", ")", ";", "MCO", "=", "MI", ".", "getOperand", "(", "MIOpIdx", ")", ";", "}", "unsigned", "RegNum", "=", "MCO", ".", "getReg", "(", ")", ";", "auto", "RI", "=", "Ctx", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "Written", "=", "<NUM_LIT>", ";", "if", "(", "Reg", ")", "{", "uint32_t", "Val", "=", "RI", "->", "getEncodingValue", "(", "RegNum", ")", ";", "Buffer", "|=", "(", "Val", "&", "<NUM_LIT>", ")", "<<", "Offset", ";"], "ground_truth": ["Offset", "+=", "<NUM_LIT>", ";"], "File": "M68kMCCodeEmitter", "Func": "encodeReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4102, "Length": 131, "Cover_Rate": 0.3589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "load_reg", "(", "int", "reg", ",", "HOST_WIDE_INT", "disp", ",", "int", "base", ")", "{", "rtx", "dest", "=", "gen_rtx_REG", "(", "word_mode", ",", "reg", ")", ";", "rtx", "basereg", "=", "gen_rtx_REG", "(", "Pmode", ",", "base", ")", ";", "rtx", "src", ";", "if", "(", "VAL_14_BITS_P", "(", "disp", ")", ")", "src", "=", "gen_rtx_MEM", "(", "word_mode", ",", "plus_constant", "(", "Pmode", ",", "basereg", ",", "disp", ")", ")", ";", "else", "if", "(", "TARGET_64BIT", "&&", "!", "VAL_32_BITS_P", "(", "disp", ")", ")", "{", "rtx", "delta", "=", "GEN_INT", "(", "disp", ")", ";", "rtx", "tmpreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["emit_move_insn", "(", "tmpreg", ",", "delta", ")", ";"], "File": "pa", "Func": "load_reg", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4103, "Length": 97, "Cover_Rate": 0.45539906103286387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "int", "popcount", "(", "unsigned", "int", "mask", ")", "{", "unsigned", "int", "count", "=", "<NUM_LIT>", ";", "while", "(", "mask", ")", "{", "++", "count", ";", "mask", "&=", "~", "(", "mask", "&", "-", "mask", ")", ";", "}"], "ground_truth": ["return", "count", ";"], "File": "mn10300", "Func": "popcount", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4104, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "op0", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "HImode", "||", "mode", "==", "HFmode", ")", "return", "IS_UINT5_CONST", "(", "INTVAL", "(", "op1", ")", "+", "<NUM_LIT>", ")", ";", "return", "IS_UINT5_CONST", "(", "INTVAL", "(", "op1", ")", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_R_constraint", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 4105, "Length": 64, "Cover_Rate": 0.43537414965986393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "SOShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "SOVal", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "CC", "=", "CurDAG", "->", "getTargetConstant", "(", "CCVal", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "FalseVal", ",", "CPTmp0", ",", "SOShImm", ",", "CC", ",", "CCR", ",", "InFlag", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2CMOVShiftOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4106, "Length": 75, "Cover_Rate": 0.3472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering158", "Func": "isBinOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4107, "Length": 31, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";"], "ground_truth": ["Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter1", "Func": "emitMulFrmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4108, "Length": 61, "Cover_Rate": 0.35260115606936415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple", "*", "def_stmt", "=", "SSA_NAME_DEF_STMT", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "def_stmt", "&&", "is_gimple_assign", "(", "def_stmt", ")", ")", "expr", "=", "gimple_assign_rhs1", "(", "def_stmt", ")", ";", "}", "if", "(", "is_attr_preserve_access", "(", "expr", ")", ")", "{", "auto_vec", "<", "unsigned", "int", ",", "<NUM_LIT>", ">", "accessors", ";", "tree", "container", "=", "bpf_core_compute", "(", "expr", ",", "&", "accessors", ")", ";", "if", "(", "accessors", ".", "length", "(", ")", "<", "<NUM_LIT>", ")", "continue", ";", "accessors", ".", "reverse", "(", ")", ";", "container", "=", "TREE_TYPE", "(", "container", ")", ";", "const", "char", "*", "section_name", ";", "if", "(", "DECL_SECTION_NAME", "(", "fn", "->", "decl", ")", ")", "section_name", "=", "DECL_SECTION_NAME", "(", "fn", "->", "decl", ")", ";", "else", "section_name", "=", "<STR_LIT>", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "LABEL_PRESERVE_P", "(", "label", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["emit_label", "(", "label", ")", ";"], "File": "bpf", "Func": "FOR_BB_INSNS", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 4109, "Length": 130, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_bf16_p16", "(", "poly16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "bfloat16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_bf16_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4110, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>DelaySlotFillerPass", "(", "const", "<ISA_LIT>TargetMachine", "&", ")", "{", "return", "new", "Filler", "(", ")", ";"], "ground_truth": ["}"], "File": "DLXDelaySlotFiller", "Func": "createDLXDelaySlotFillerPass", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4111, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GPR_P", "(", "regno", ")", "||", "regno", "==", "AP_FIRST", ")", "base", "=", "GPR_FIRST", ";", "else", "if", "(", "FPR_P", "(", "regno", ")", ")", "base", "=", "FPR_FIRST", ";", "else", "if", "(", "ACC_P", "(", "regno", ")", ")", "base", "=", "ACC_FIRST", ";", "else", "if", "(", "SPR_P", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "else", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "mask", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "}", "return", "(", "(", "(", "regno", "-", "base", ")", "&", "mask", ")", "==", "<NUM_LIT>", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "frv3", "Func": "frv_hard_regno_mode_ok", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4112, "Length": 102, "Cover_Rate": 0.46788990825688076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "SDValue", "RegSeq", "=", "createZTuple", "(", "Regs", ")", ";", "unsigned", "Opc", ";", "SDValue", "Offset", ",", "Base", ";", "std", "::", "tie", "(", "Opc", ",", "Base", ",", "Offset", ")", "=", "findAddrModeSVELoadStore", "<", "Scale", ">", "(", "N", ",", "Opc_rr", ",", "Opc_ri", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "Base", ",", "Offset", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "ReplaceNode", "(", "N", ",", "St", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG21", "Func": "SelectPredicatedStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4113, "Length": 151, "Cover_Rate": 0.867816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ControlFlowFinalizer", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer44", "Func": "R600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4114, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "V", ".", "begin", "(", ")", ",", "E", "=", "V", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "reg", "==", "I", "->", "getReg", "(", ")", ")", "return", "I", ";", "}"], "ground_truth": ["return", "V", ".", "end", "(", ")", ";"], "File": "ARCFrameLowering", "Func": "getSavedReg", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4115, "Length": 48, "Cover_Rate": 0.6575342465753424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assignValueToReg", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "NextVA", ".", "getLocReg", "(", ")", ",", "NextVA", ")", ";", "bool", "IsLittle", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isLittle", "(", ")", ";", "if", "(", "!", "IsLittle", ")", "std", "::", "swap", "(", "NewRegs", "[", "<NUM_LIT>", "]", ",", "NewRegs", "[", "<NUM_LIT>", "]", ")", ";", "MIRBuilder", ".", "buildSequence", "(", "Arg", ".", "Reg", ",", "NewRegs", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMCallLowering47", "Func": "assignCustomValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4116, "Length": 76, "Cover_Rate": 0.30278884462151395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "{", "ReleasePred", "(", "SU", ",", "&", "*", "I", ")", ";", "if", "(", "I", "->", "isAssignedRegDep", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "LiveRegDefs", "[", "I", "->", "getReg", "(", ")", "]", ")", "{"], "File": "TMS320C64XScheduler", "Func": "ReleasePredecessors", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4117, "Length": 39, "Cover_Rate": 0.35454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Amount", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "fixStackStores", "(", "MBB", ",", "MI", ",", "TII", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "unsigned", "addOpcode", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "{", "addOpcode", "=", "<STR_LIT>", ";", "}", "else", "{", "addOpcode", "=", "<STR_LIT>", ";", "Amount", "=", "-", "Amount", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "AVRFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4118, "Length": 176, "Cover_Rate": 0.39909297052154197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeShuffleVector", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "const", "LLT", "V2S16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src0", ")", ";"], "ground_truth": ["if", "(", "SrcTy", "==", "V2S16", "&&", "DstTy", "==", "V2S16", "&&", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getShuffleMask", "(", ")", ")", ")", "return", "true", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeShuffleVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4119, "Length": 107, "Cover_Rate": 0.7379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "hashval_t", "wrapped_symbol_hasher", "::", "hash", "(", "const", "value_type", "*", "v", ")", "{", "return", "htab_hash_string", "(", "v", ")", ";"], "ground_truth": ["}"], "File": "winnt4", "Func": "hash", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4120, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDivideIn<ISA_LIT>Mode", "(", ")", "const", "{"], "ground_truth": ["return", "HasHardwareDivideIn<ISA_LIT>", ";"], "File": "ARMSubtarget (2)", "Func": "hasDivideInARMMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4121, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3InstrInfo", "Func": "anchor", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4122, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAliased", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo14", "Func": "isAliased", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4123, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegDomain", "Domain", "=", "NoDomain", ";", "visitRegister", "(", "C", ",", "Reg", ",", "Domain", ",", "Worklist", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "unsigned", "CurReg", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "C", ".", "insertEdge", "(", "CurReg", ")", ")", "continue", ";", "EnclosedEdges", ".", "set", "(", "Register", "::", "virtReg2Index", "(", "Reg", ")", ")", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "CurReg", ")", ";", "encloseInstr", "(", "C", ",", "DefMI", ")", ";", "int", "OpEnd", "=", "DefMI", "->", "getNumOperands", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "DefMI", "->", "getDesc", "(", ")", ";", "int", "MemOp", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", ";", "if", "(", "MemOp", "!=", "-", "<NUM_LIT>", ")", "MemOp", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "for", "(", "int", "OpIdx", "=", "<NUM_LIT>", ";", "OpIdx", "<", "OpEnd", ";", "++", "OpIdx", ")", "{", "if", "(", "OpIdx", "==", "MemOp", ")", "{", "OpIdx", "+=", "(", "<STR_LIT>", "-", "<NUM_LIT>", ")", ";", "continue", ";", "}"], "ground_truth": ["auto", "&", "Op", "=", "DefMI", "->", "getOperand", "(", "OpIdx", ")", ";"], "File": "X86DomainReassignment11", "Func": "buildClosure", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4124, "Length": 165, "Cover_Rate": 0.49107142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "zero_and_one", "(", "rtx", "operand1", ",", "rtx", "operand2", ")", "{"], "ground_truth": ["return", "GET_CODE", "(", "operand1", ")", "==", "CONST_INT", "&&", "GET_CODE", "(", "operand2", ")", "==", "CONST_INT", "&&", "(", "(", "(", "INTVAL", "(", "operand1", ")", "==", "<NUM_LIT>", ")", "&&", "(", "INTVAL", "(", "operand2", ")", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "INTVAL", "(", "operand1", ")", "==", "<NUM_LIT>", ")", "&&", "(", "INTVAL", "(", "operand2", ")", "==", "<NUM_LIT>", ")", ")", ")", ";"], "File": "m32r3", "Func": "zero_and_one", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4125, "Length": 67, "Cover_Rate": 0.9852941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "VSrc", ",", "Base", ",", "getI8Imm", "(", "Scale", "->", "getSExtValue", "(", ")", ")", ",", "VIdx", ",", "Disp", ",", "Segment", ",", "VMask", ",", "Chain", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "Node", "->", "getDebugLoc", "(", ")", ",", "VSrc", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";"], "ground_truth": ["return", "ResNode", ";"], "File": "X86ISelDAGToDAG54", "Func": "SelectGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4126, "Length": 90, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "::", "ConstraintType", "<ISA_LIT>TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'d'", ":", "case", "'y'", ":", "case", "'f'", ":", "return", "C_RegisterClass", ";", "}", "}"], "ground_truth": ["return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "File": "MBlazeISelLowering", "Func": "getConstraintType", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4127, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_cmplt_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpltss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_cmplt_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4128, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pa_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_64BIT", ")", "return", "false", ";", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "return", "false", ";"], "ground_truth": ["return", "decl", "&&", "targetm", ".", "binds_local_p", "(", "decl", ")", ";"], "File": "pa", "Func": "pa_function_ok_for_sibcall", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4129, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_i32scatter_epi64", "(", "void", "*", "__addr", ",", "__mmask8", "__mask", ",", "__m128i", "__index", ",", "__m256i", "__v1", ",", "const", "int", "__scale", ")", "{"], "ground_truth": ["__builtin_ia32_scattersiv4di", "(", "__addr", ",", "__mask", ",", "(", "__v4si", ")", "__index", ",", "(", "__v4di", ")", "__v1", ",", "__scale", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_i32scatter_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4130, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFGRAsmReg", "(", ")", "const", "{"], "ground_truth": ["return", "isRegIdx", "(", ")", "&&", "RegIdx", ".", "Kind", "&", "RegKind_FGR", "&&", "RegIdx", ".", "Index", "<=", "<NUM_LIT>", ";"], "File": "MipsAsmParser (2)4", "Func": "isFGRAsmReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4131, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "int", "__get_cpuid_max", "(", "unsigned", "int", "__ext", ",", "unsigned", "int", "*", "__sig", ")", "{", "unsigned", "int", "__eax", ",", "__ebx", ",", "__ecx", ",", "__edx", ";", "__asm__", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "__eax", ")", ",", "<STR_LIT>", "(", "__ebx", ")", ":", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ";", "__asm__", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "__eax", ")", ",", "<STR_LIT>", "(", "__ebx", ")", ":", "<STR_LIT>", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "!", "(", "(", "__eax", "^", "__ebx", ")", "&", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "cpuid", "Func": "__get_cpuid_max", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4132, "Length": 100, "Cover_Rate": 0.7936507936507936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Tmp", ";", "switch", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "(", "<ISA_LIT>SubTarget", ".", "hasFPCVT", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<ISA_LIT>SubTarget", ".", "hasFPCVT", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Tmp", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "break", ";", "}"], "ground_truth": ["bool", "i32Stack", "=", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<ISA_LIT>SubTarget", ".", "hasSTFIWX", "(", ")", "&&", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<ISA_LIT>SubTarget", ".", "hasFPCVT", "(", ")", ")", ";"], "File": "PPCISelLowering120", "Func": "LowerFP_TO_INT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4133, "Length": 199, "Cover_Rate": 0.40447154471544716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeGenPrepare", "::", "numBitsUnsigned", "(", "Value", "*", "Op", ",", "unsigned", "ScalarSize", ")", "const", "{", "KnownBits", "Known", "=", "computeKnownBits", "(", "Op", ",", "*", "DL", ",", "<NUM_LIT>", ",", "AC", ")", ";", "return", "ScalarSize", "-", "Known", ".", "countMinLeadingZeros", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "numBitsUnsigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4134, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "EmitByte", "(", "unsigned", "char", "C", ",", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "(", "char", ")", "C", ";"], "ground_truth": ["}"], "File": "Cpu0MCCodeEmitter", "Func": "EmitByte", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4135, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "BB", "=", "MBB", ".", "getBasicBlock", "(", ")", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CCValid", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LivePhysRegs", "LiveRegs", "(", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")", ")", ";", "I", "!=", "MBBI", ";", "--", "I", ")", "LiveRegs", ".", "stepBackward", "(", "*", "I", ")", ";", "MachineBasicBlock", "*", "RestMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "RestMBB", ")", ";", "RestMBB", "->", "splice", "(", "RestMBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "RestMBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++", "I", ")", "RestMBB", "->", "addLiveIn", "(", "*", "I", ")", ";", "MachineBasicBlock", "*", "MoveMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "MoveMBB", ")", ";", "MoveMBB", "->", "addLiveIn", "(", "SrcReg", ")", ";", "for", "(", "auto", "I", "=", "LiveRegs", ".", "begin", "(", ")", ";", "I", "!=", "LiveRegs", ".", "end", "(", ")", ";", "++", "I", ")", "MoveMBB", "->", "addLiveIn", "(", "*", "I", ")", ";"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", "^", "CCValid", ")", ".", "addMBB", "(", "RestMBB", ")", ";"], "File": "SystemZExpandPseudo1", "Func": "expandLOCRMux", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4136, "Length": 332, "Cover_Rate": 0.7811764705882352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "MaskSize", "=", "countPopulation", "(", "Mask", ")", ";", "if", "(", "Shift", "==", "<NUM_LIT>", "&&", "MaskSize", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Shift", "+", "MaskSize", ">", "NVT", ".", "getSizeInBits", "(", ")", ")", "return", "false", ";", "SDValue", "C", "=", "CurDAG", "->", "getConstant", "(", "Shift", "|", "(", "MaskSize", "<<", "<NUM_LIT>", ")", ",", "dl", ",", "NVT", ")", ";", "SDValue", "New", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NVT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "C", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["SelectCode", "(", "New", ".", "getNode", "(", ")", ")", ";"], "File": "X86ISelDAGToDAG139", "Func": "matchBEXTRFromAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4137, "Length": 99, "Cover_Rate": 0.3289036544850498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rx_elf_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{"], "ground_truth": ["rx_elf_asm_cdtor", "(", "symbol", ",", "priority", ",", "false", ")", ";"], "File": "rx", "Func": "rx_elf_asm_destructor", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4138, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", "char", ")", "__builtin_ia32_ktestzqi", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_ktestz_mask8_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4139, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "MO", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "MO", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", "||", "MO", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "VRM", "&&", "VRM", "->", "hasPhys", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "PhysReg", "=", "VRM", "->", "getPhys", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "PhysReg", ")", ")", "return", "&", "<STR_LIT>", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "PhysReg", ")", "&&", "<STR_LIT>", ")", ";", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZRegisterInfo16", "Func": "getRC32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4140, "Length": 118, "Cover_Rate": 0.6113989637305699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "base_reg", ")", "regs_ever_live", "[", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_update_frame_layout", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4141, "Length": 23, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "int", "numVRs", "=", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numVRs", ";", "i", "++", ")", "{", "unsigned", "int", "vr", "=", "TRI", "->", "index2VirtReg", "(", "i", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "vr", ")", ";", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "&", "regmap", "=", "VRidGlobal2LocalMap", "[", "RC", "->", "getID", "(", ")", "]", ";", "int", "n", "=", "regmap", ".", "size", "(", ")", ";", "regmap", ".", "insert", "(", "std", "::", "make_pair", "(", "vr", ",", "n", "+", "<NUM_LIT>", ")", ")", ";", "}", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>NumRegisters", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>NumRegisters", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>NumRegisters", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>NumRegisters", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>NumRegisters", "<<", "<STR_LIT>", ";"], "File": "NVPTXAsmPrinter14", "Func": "setAndEmitFunctionVirtualRegisters", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4142, "Length": 135, "Cover_Rate": 0.4787234042553192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "case", "AMDGPU", "::", "PRED_X", ":", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "CONST_COPY", ":", "case", "AMDGPU", "::", "INTERP_PAIR_XY", ":", "case", "AMDGPU", "::", "INTERP_PAIR_ZW", ":", "case", "AMDGPU", "::", "INTERP_VEC_LOAD", ":", "case", "AMDGPU", "::", "DOT_4", ":", "return", "IDAlu", ";", "default", ":", "return", "IDOther", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler1", "Func": "getInstKind", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4143, "Length": 49, "Cover_Rate": 0.46226415094339623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "InitSections", "(", ")", "{"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer3", "Func": "InitSections", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4144, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["return", "ResultReg", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "copyValue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4145, "Length": 31, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", "[", "<NUM_LIT>", "]", ")", "return", "OutContext", ".", "GetOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "CPID", ")", ")", ";"], "ground_truth": ["return", "OutContext", ".", "GetOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "CPID", ")", ")", ";"], "File": "AArch64AsmPrinter2", "Func": "GetCPISymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4146, "Length": 79, "Cover_Rate": 0.8681318681318682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ";", "}", "else", "if", "(", "IsFormat", ")", "{", "Opc", "=", "IsD16", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "switch", "(", "MemSize", ")", "{", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "Register", "LoadDstReg", ";", "bool", "IsExtLoad", "=", "(", "!", "IsD16", "&&", "MemSize", "<", "<NUM_LIT>", ")", "||", "(", "IsD16", "&&", "!", "Ty", ".", "isVector", "(", ")", ")", ";", "LLT", "UnpackedTy", "=", "Ty", ".", "changeElementSize", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsExtLoad", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "else", "LoadDstReg", "=", "Dst", ";", "if", "(", "!", "VIndex", ")", "VIndex", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "LoadDstReg", ")", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "if", "(", "IsTyped", ")", "MIB", ".", "addImm", "(", "Format", ")", ";", "MIB", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "LoadDstReg", "!=", "Dst", ")", "{", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "if", "(", "IsExtLoad", ")", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "else", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Repack", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "N", ";", "++", "I", ")", "Repack", ".", "push_back", "(", "B", ".", "buildTrunc", "(", "EltTy", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["B", ".", "buildMerge", "(", "Dst", ",", "Repack", ")", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeBufferLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4147, "Length": 348, "Cover_Rate": 0.49572649572649574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "if", "(", "GVSym", "->", "getName", "(", ")", "[", "<NUM_LIT>", "]", "!=", "'$'", ")", "O", "<<", "*", "GVSym", ";", "else", "O", "<<", "'('", "<<", "*", "GVSym", "<<", "')'", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "TempNameStr", ";", "TempNameStr", "+=", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "TempNameStr", "+=", "StringRef", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "GetExternalSymbolSymbol", "(", "TempNameStr", ".", "str", "(", ")", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "TempNameStr", ".", "erase", "(", "TempNameStr", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "TempNameStr", ".", "end", "(", ")", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "OutContext", ".", "GetOrCreateSymbol", "(", "TempNameStr", ".", "str", "(", ")", ")", ",", "true", ")", ";", "}", "SymToPrint", "=", "StubSym", ".", "getPointer", "(", ")", ";", "}", "else", "{", "SymToPrint", "=", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "if", "(", "SymToPrint", "->", "getName", "(", ")", "[", "<NUM_LIT>", "]", "!=", "'$'", ")", "O", "<<", "*", "SymToPrint", ";", "else", "O", "<<", "'('", "<<", "*", "SymToPrint", "<<", "'('", ";", "break", ";", "}", "}", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86AsmPrinter101", "Func": "printSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4148, "Length": 338, "Cover_Rate": 0.35654008438818563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "veorq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "__a", "^", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_veorq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4149, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "F", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "MBB", ")", ";", "if", "(", "Changed", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "F", ".", "dump", "(", ")", ")", ";"], "File": "LVLGen2", "Func": "runOnMachineFunction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4150, "Length": 46, "Cover_Rate": 0.3484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddValueSymbolsImpl", "(", "getSubExpr", "(", ")", ",", "Asm", ")", ";"], "ground_truth": ["}"], "File": "SparcMCExpr1", "Func": "AddValueSymbols", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4151, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "*", "this", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MBlazeTargetMachine12", "Func": "addPreEmitPass", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4152, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Op", "=", "*", "OI", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "&&", "Op", ".", "isUse", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "Op", ".", "getReg", "(", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer", "Func": "getPredicatedRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4153, "Length": 55, "Cover_Rate": 0.49107142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LowGPR", ")", "{", "assert", "(", "LowGPR", "!=", "HighGPR", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "TM", ",", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "TM", ",", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StartOffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "TM", ",", "Reg", ",", "true", ")", ";", "}", "if", "(", "IsVarArg", ")", "for", "(", "unsigned", "I", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "TM", ",", "<STR_LIT>", "[", "I", "]", ",", "true", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "true", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "<STR_LIT>", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering55", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4154, "Length": 248, "Cover_Rate": 0.4358523725834798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printNamedBit", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "printSLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4155, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ";"], "File": "RISCVFrameLowering", "Func": "hasFP", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4156, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rs2", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "RISCVDisassembler11", "Func": "decodeRVCInstrRdRs1Rs2", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4157, "Length": 28, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "JVMX2Java", "Func": "getAnalysisUsage", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4158, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "useGOT", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Reloc", "=", "<STR_LIT>", ";", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getGV", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getGlobal", "(", ")", ",", "Offset", ",", "isa", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "useGOT", ")", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getExtSym", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getSymbolName", "(", ")", ",", "Offset", ",", "true", ")", ")", ";", "else", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "MO", ".", "getIndex", "(", ")", ",", "Offset", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "<STR_LIT>", ",", "MO", ".", "getMBB", "(", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["cerr", "<<", "<STR_LIT>", "<<", "MO", "<<", "<STR_LIT>", ";"], "File": "AlphaCodeEmitter3", "Func": "getMachineOpValue", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4159, "Length": 237, "Cover_Rate": 0.5361990950226244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly_int64", "size", "=", "-", "<NUM_LIT>", ";", "if", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "known_eq", "(", "size", ",", "<NUM_LIT>", ")", "||", "known_eq", "(", "size", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "aarch645", "Func": "aarch64_short_vector_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4160, "Length": 64, "Cover_Rate": 0.8533333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SM", ".", "getImm", "(", ")", "||", "!", "Disp", ")", "{", "const", "MCExpr", "*", "Imm", "=", "MCConstantExpr", "::", "create", "(", "SM", ".", "getImm", "(", ")", ",", "getContext", "(", ")", ")", ";", "if", "(", "Disp", ")", "Disp", "=", "MCBinaryExpr", "::", "createAdd", "(", "Disp", ",", "Imm", ",", "getContext", "(", ")", ")", ";", "else", "Disp", "=", "Imm", ";", "}", "if", "(", "(", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", "||", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Dot", "||", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Real", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "find", "(", "'.'", ")", "!=", "StringRef", "::", "npos", ")", "{", "const", "MCExpr", "*", "NewDisp", ";", "if", "(", "ParseIntelDotOperator", "(", "Disp", ",", "NewDisp", ")", ")", "return", "nullptr", ";", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Disp", "=", "NewDisp", ";", "}", "int", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "int", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "int", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "!", "BaseReg", "&&", "!", "IndexReg", ")", "{", "if", "(", "!", "SegReg", ")", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "StringRef", "ErrMsg", ";", "if", "(", "CheckBaseRegAndIndexReg", "(", "BaseReg", ",", "IndexReg", ",", "ErrMsg", ")", ")", "{", "Error", "(", "StartInBrac", ",", "ErrMsg", ")", ";", "return", "nullptr", ";", "}", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "Start", ",", "End", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser123", "Func": "ParseIntelBracExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4161, "Length": 300, "Cover_Rate": 0.5703422053231939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_string_ostream", "OS", "(", "Code", ")", ";", "Func", "=", "&", "F", ";"], "ground_truth": ["return", "GenJavaClass", "(", "OS", ")", ";"], "File": "JVMX2Java", "Func": "runOnFunction", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4162, "Length": 17, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>CondBrFolding", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>CondBrFoldingPass", "(", ")", ";"], "File": "X86CondBrFolding", "Func": "createX86CondBrFolding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4163, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Pair", ".", "first", "->", "second", "=", "Index", ";", "MIB", ".", "addMBB", "(", "Entry", ")", ";", "Dispatch", "->", "addSuccessor", "(", "Entry", ")", ";", "}", "BlockVector", "AllPreds", ";", "for", "(", "auto", "*", "Entry", ":", "SortedEntries", ")", "{", "for", "(", "auto", "*", "Pred", ":", "Entry", "->", "predecessors", "(", ")", ")", "{", "if", "(", "Pred", "!=", "Dispatch", ")", "{", "AllPreds", ".", "push_back", "(", "Pred", ")", ";", "}", "}", "}", "DenseSet", "<", "MachineBasicBlock", "*", ">", "InLoop", ";", "for", "(", "auto", "*", "Pred", ":", "AllPreds", ")", "{", "for", "(", "auto", "*", "Entry", ":", "Pred", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Entries", ".", "count", "(", "Entry", ")", ")", "continue", ";", "if", "(", "Graph", ".", "canReach", "(", "Entry", ",", "Pred", ")", ")", "{", "InLoop", ".", "insert", "(", "Pred", ")", ";", "break", ";", "}", "}", "}", "std", "::", "map", "<", "std", "::", "pair", "<", "bool", ",", "MachineBasicBlock", "*", ">", ",", "MachineBasicBlock", "*", ">", "EntryToLayoutPred", ";", "for", "(", "auto", "*", "Pred", ":", "AllPreds", ")", "for", "(", "auto", "*", "Entry", ":", "Pred", "->", "successors", "(", ")", ")", "if", "(", "Entries", ".", "count", "(", "Entry", ")", "&&", "Pred", "->", "isLayoutSuccessor", "(", "Entry", ")", ")", "EntryToLayoutPred", "[", "std", "::", "make_pair", "(", "InLoop", ".", "count", "(", "Pred", ")", ",", "Entry", ")", "]", "=", "Pred", ";", "std", "::", "map", "<", "std", "::", "pair", "<", "bool", ",", "MachineBasicBlock", "*", ">", ",", "MachineBasicBlock", "*", ">", "Map", ";", "for", "(", "auto", "*", "Pred", ":", "AllPreds", ")", "{", "bool", "PredInLoop", "=", "InLoop", ".", "count", "(", "Pred", ")", ";", "for", "(", "auto", "*", "Entry", ":", "Pred", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Entries", ".", "count", "(", "Entry", ")", "||", "Map", ".", "count", "(", "std", "::", "make_pair", "(", "InLoop", ".", "count", "(", "Pred", ")", ",", "Entry", ")", ")", ")", "continue", ";", "if", "(", "EntryToLayoutPred", ".", "count", "(", "std", "::", "make_pair", "(", "PredInLoop", ",", "Entry", ")", ")", "&&", "EntryToLayoutPred", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Entry", ")", "]", "!=", "Pred", ")", "continue", ";", "MachineBasicBlock", "*", "Routing", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "Pred", "->", "isLayoutSuccessor", "(", "Entry", ")", "?", "MachineFunction", "::", "iterator", "(", "Entry", ")", ":", "MF", ".", "end", "(", ")", ",", "Routing", ")", ";", "Blocks", ".", "insert", "(", "Routing", ")", ";", "BuildMI", "(", "Routing", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Indices", "[", "Entry", "]", ")", ";", "BuildMI", "(", "Routing", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Dispatch", ")", ";", "Routing", "->", "addSuccessor", "(", "Dispatch", ")", ";", "Map", "[", "std", "::", "make_pair", "(", "PredInLoop", ",", "Entry", ")", "]", "=", "Routing", ";"], "ground_truth": ["}"], "File": "WebAssemblyFixIrreducibleControlFlow14", "Func": "makeSingleEntryLoop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4164, "Length": 431, "Cover_Rate": 0.47888888888888886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_store_conditional_si", "(", "mem", ",", "val", ")", ")", ";"], "ground_truth": ["}"], "File": "or1k", "Func": "emit_store_conditional", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4165, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerExternalSymbol", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AAPISelLowering", "Func": "LowerOperation", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4166, "Length": 73, "Cover_Rate": 0.6033057851239669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "frv_stack_t", "*", "info", "=", "frv_stack_info", "(", ")", ";", "rtx", "fp", "=", "frame_pointer_rtx", ";", "rtx", "sp", "=", "stack_pointer_rtx", ";", "rtx", "return_addr", ";", "int", "fp_offset", ";", "fp_offset", "=", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", ";", "if", "(", "!", "crtl", "->", "sp_is_unchanging", ")", "emit_insn", "(", "gen_addsi3", "(", "sp", ",", "fp", ",", "frv_frame_offset_rtx", "(", "-", "fp_offset", ")", ")", ")", ";", "frv_frame_access_standard_regs", "(", "FRV_LOAD", ",", "info", ")", ";", "if", "(", "info", "->", "save_p", "[", "LR_REGNO", "]", ")", "{", "int", "lr_offset", ";", "rtx", "mem", ";", "lr_offset", "=", "info", "->", "reg_offset", "[", "LR_REGNO", "]", ";", "if", "(", "frame_pointer_needed", ")", "mem", "=", "frv_frame_mem", "(", "Pmode", ",", "fp", ",", "lr_offset", "-", "fp_offset", ")", ";", "else", "mem", "=", "frv_frame_mem", "(", "Pmode", ",", "sp", ",", "lr_offset", ")", ";", "return_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "TEMP_REGNO", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "return_addr", ",", "mem", ")", ")", ";", "}", "else", "return_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ";", "if", "(", "frame_pointer_needed", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "fp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "fp", ")", ")", ")", ";", "emit_use", "(", "fp", ")", ";", "}", "if", "(", "info", "->", "total_size", "!=", "<NUM_LIT>", ")", "{", "rtx", "offset", "=", "frv_frame_offset_rtx", "(", "info", "->", "total_size", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_stack_adjust", "(", "sp", ",", "sp", ",", "offset", ")", ")", ";"], "File": "frv3", "Func": "frv_expand_epilogue", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4167, "Length": 208, "Cover_Rate": 0.7247386759581882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "?", "-", "offset", ":", "offset", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_MODIFY", ")", "{", "gcc_assert", "(", "output_memory_reference_mode", "!=", "VOIDmode", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";"], "ground_truth": ["else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "tilegx2", "Func": "tilegx_print_operand_address", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4168, "Length": 125, "Cover_Rate": 0.6906077348066298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SuperRegNext", "[", "<NUM_LIT>", "]", "&&", "!", "SuperRegNext", "[", "<NUM_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "SuperRegClass", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "SuperReg", "[", "<NUM_LIT>", "]", ")", ";", "CanUseDblStore", "=", "(", "SuperRegNext", "[", "<NUM_LIT>", "]", "==", "SuperReg", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "CanUseDblStore", ")", "{", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "SuperReg", "[", "<NUM_LIT>", "]", ",", "true", ",", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "SuperRegClass", ",", "TRI", ")", ";", "MBB", ".", "addLiveIn", "(", "SuperReg", "[", "<NUM_LIT>", "]", ")", ";", "++", "i", ";", "}", "else", "{", "ContiguousRegs", "=", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering47", "Func": "spillCalleeSavedRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4169, "Length": 150, "Cover_Rate": 0.4491017964071856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_max_sd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_maxsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_max_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4170, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "InputVector", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "EVT", "VecIdxTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getVectorIdxTy", "(", "DL", ")", ";", "SDValue", "BottomHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "TopHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "<STR_LIT>", ",", "DL", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BottomHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BottomHalf", ",", "ShAmt", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TopHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TopHalf", ",", "ShAmt", ")", ")", ";", "}", "else", "{", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "SrcVT", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "InputVector", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ")", ";", "EVT", "ElementType", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "EltSize", "=", "ElementType", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "uint64_t", "Offset", "=", "EltSize", "*", "i", ";", "auto", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "OffsetVal", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "ScalarAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "OffsetVal", ")", ";", "Vals", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "ElementType", ",", "dl", ",", "Ch", ",", "ScalarAddr", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "}", "for", "(", "SmallVectorImpl", "<", "SDNode", "*", ">", "::", "iterator", "UI", "=", "Uses", ".", "begin", "(", ")", ",", "UE", "=", "Uses", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "Extract", "=", "*", "UI", ";", "uint64_t", "IdxVal", "=", "Extract", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Extract", ",", "<NUM_LIT>", ")", ",", "Vals", "[", "IdxVal", "]", ")", ";", "}", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering184", "Func": "combineExtractVectorElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4171, "Length": 480, "Cover_Rate": 0.4195804195804196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "pattern", "[", "<NUM_LIT>", "]", ";", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "int", "rb_va_args", "=", "cfun", "->", "machine", "->", "va_args_first_regno", ";", "int", "re_va_args", "=", "cfun", "->", "machine", "->", "va_args_last_regno", ";", "int", "last_argument_regno", "=", "NDS32_FIRST_GPR_REGNUM", "+", "NDS32_MAX_GPR_REGS_FOR_ARGS", "-", "<NUM_LIT>", ";", "int", "rb_eh_data", "=", "cfun", "->", "machine", "->", "eh_return_data_first_regno", ";", "int", "re_eh_data", "=", "cfun", "->", "machine", "->", "eh_return_data_last_regno", ";", "int", "first_eh_data_regno", "=", "EH_RETURN_DATA_REGNO", "(", "<NUM_LIT>", ")", ";", "int", "rb_callee_saved", "=", "cfun", "->", "machine", "->", "callee_saved_first_gpr_regno", ";", "int", "re_callee_saved", "=", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", ";", "if", "(", "reg_mentioned_p", "(", "gen_rtx_REG", "(", "SImode", ",", "last_argument_regno", ")", ",", "par_rtx", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "rb_va_args", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_va_args", ")", ";", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "reg_mentioned_p", "(", "gen_rtx_REG", "(", "SImode", ",", "first_eh_data_regno", ")", ",", "par_rtx", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "rb_eh_data", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_eh_data", ")", ";", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "NDS32_V3PUSH_AVAILABLE_P", ")", "{", "int", "sp_adjust", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_callee_saved", ")", ";", "sp_adjust", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "if", "(", "satisfies_constraint_Iu08", "(", "GEN_INT", "(", "sp_adjust", ")", ")", "&&", "NDS32_DOUBLE_WORD_ALIGN_P", "(", "sp_adjust", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "sp_adjust", ")", ";", "else", "{", "if", "(", "cfun", "->", "machine", "->", "callee_saved_first_fpr_regno", "!=", "SP_REGNUM", ")", "{", "sp_adjust", "=", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "sp_adjust", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "}", "}", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "int", "push_en4_only_p", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "rb_callee_saved", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_callee_saved", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "fp_size", "&&", "!", "cfun", "->", "machine", "->", "gp_size", "&&", "!", "cfun", "->", "machine", "->", "lp_size", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_stack_push", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4172, "Length": 425, "Cover_Rate": 0.8110687022900763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBytes", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "Inc", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "IsLaneOp", ")", "{", "Ops", ".", "push_back", "(", "Vector", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Addr", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "EVT", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ")", ";", "unsigned", "NewOp", "=", "IsLaneOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOp", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "MemVT", ",", "LoadSDN", "->", "getMemOperand", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewResults", ";", "NewResults", ".", "push_back", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ")", ";", "NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "LD", ",", "NewResults", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering125", "Func": "performPostLD1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4173, "Length": 239, "Cover_Rate": 0.39052287581699346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "SDValue", "getSPDenormModeValue", "(", "int", "SPDenormMode", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "SL", ",", "const", "GCNSubtarget", "*", "ST", ")", "{", "assert", "(", "ST", "->", "hasDenormModeInst", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "DPDenormModeDefault", "=", "hasFP64FP16Denormals", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", "?", "FP_DENORM_FLUSH_NONE", ":", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ";"], "ground_truth": ["int", "Mode", "=", "SPDenormMode", "|", "(", "DPDenormModeDefault", "<<", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering106", "Func": "getSPDenormModeValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4174, "Length": 61, "Cover_Rate": 0.8026315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "PPCTargetMachine11", "Func": "getSubtargetImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4175, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "RepeatWidth", "=", "RegWidth", ";", "RepeatWidth", ">", "<NUM_LIT>", ";", "RepeatWidth", "/=", "<NUM_LIT>", ")", "{", "uint64_t", "RepeatMask", "=", "RepeatWidth", "==", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "<NUM_LIT>", "<<", "RepeatWidth", ")", "-", "<NUM_LIT>", ";", "uint64_t", "ReplicatedMask", "=", "Imm", "&", "RepeatMask", ";", "if", "(", "ReplicatedMask", "==", "<NUM_LIT>", ")", "continue", ";", "bool", "IsReplicatedMask", "=", "true", ";", "for", "(", "unsigned", "i", "=", "RepeatWidth", ";", "i", "<", "RegWidth", ";", "i", "+=", "RepeatWidth", ")", "{", "if", "(", "(", "(", "Imm", ">>", "i", ")", "&", "RepeatMask", ")", "!=", "ReplicatedMask", ")", "{", "IsReplicatedMask", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "IsReplicatedMask", ")", "continue", ";", "Rotation", "=", "CountTrailingZeros_64", "(", "Imm", ")", ";", "if", "(", "Rotation", "==", "<NUM_LIT>", ")", "{", "Rotation", "=", "RegWidth", "==", "<NUM_LIT>", "?", "CountLeadingOnes_64", "(", "Imm", ")", ":", "CountLeadingOnes_32", "(", "Imm", ")", ";", "Rotation", "=", "RepeatWidth", "-", "Rotation", ";", "}", "uint64_t", "ReplicatedOnes", "=", "(", "ReplicatedMask", ">>", "Rotation", ")", "|", "(", "(", "ReplicatedMask", "<<", "(", "RepeatWidth", "-", "Rotation", ")", ")", "&", "RepeatMask", ")", ";", "if", "(", "!", "isMask_64", "(", "ReplicatedOnes", ")", ")", "continue", ";", "Num1s", "=", "CountTrailingOnes_64", "(", "ReplicatedOnes", ")", ";", "break", ";", "}", "if", "(", "RepeatWidth", "==", "<NUM_LIT>", "||", "Num1s", "==", "RepeatWidth", ")", "return", "false", ";", "uint32_t", "N", "=", "RepeatWidth", "==", "<NUM_LIT>", ";"], "ground_truth": ["uint32_t", "ImmR", "=", "RepeatWidth", "-", "Rotation", ";"], "File": "AArch64BaseInfo6", "Func": "isLogicalImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4176, "Length": 215, "Cover_Rate": 0.6782334384858044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get_attr_slot", "(", "insn", ")", "==", "SLOT_CORE", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mep", "Func": "core_insn_p", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4177, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "WrapperKind", "=", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", "OpFlag", "=", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "OpFlag", "=", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "getPointerTy", "(", ")", ",", "CP", "->", "getAlignment", "(", ")", ",", "CP", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "DebugLoc", "DL", "=", "CP", "->", "getDebugLoc", "(", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "OpFlag", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Result", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "X86ISelLowering114", "Func": "LowerConstantPool", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4178, "Length": 164, "Cover_Rate": 0.7663551401869159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "StrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "second", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMFrameLowering84", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4179, "Length": 179, "Cover_Rate": 0.3916849015317287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", "{"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)", "Func": "PPCTargetAsmStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4180, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";"], "ground_truth": ["if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";"], "File": "X86ISelLowering152", "Func": "lowerV16F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4181, "Length": 142, "Cover_Rate": 0.40804597701149425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TARGET_NODE_CASE", "(", "Lo", ")", "TARGET_NODE_CASE", "(", "Hi", ")", "TARGET_NODE_CASE", "(", "GETFUNPLT", ")", "TARGET_NODE_CASE", "(", "GETSTACKTOP", ")", "TARGET_NODE_CASE", "(", "GETTLSADDR", ")", "TARGET_NODE_CASE", "(", "CALL", ")", "TARGET_NODE_CASE", "(", "RET_FLAG", ")", "TARGET_NODE_CASE", "(", "GLOBAL_BASE_REG", ")", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "VEISelLowering", "Func": "getTargetNodeName", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4182, "Length": 37, "Cover_Rate": 0.4805194805194805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", "||", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "{", "SDValue", "Swap", "=", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "dl", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getMemoryVT", "(", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "cast", "<", "AtomicSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ")", ";", "return", "Swap", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "Op", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerATOMIC_STORE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4183, "Length": 100, "Cover_Rate": 0.684931506849315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "n", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ULTOp1", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "++", "i", ")", "{"], "ground_truth": ["ConstantSDNode", "*", "Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "ChangeVSETULTtoVSETULE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4184, "Length": 58, "Cover_Rate": 0.30687830687830686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "!", "flag_trapping_math", "&&", "flag_unsafe_math_optimizations", "&&", "(", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_APPROX_RSQRT", ")", "||", "flag_mrecip_low_precision_sqrt", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch643", "Func": "use_rsqrt_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4185, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'x'", ":", "case", "'w'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", "||", "type", "->", "isVectorTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'z'", ":", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'U'", ":"], "ground_truth": ["if", "(", "constraint", "[", "<NUM_LIT>", "]", "==", "'p'", "&&", "(", "constraint", "[", "<NUM_LIT>", "]", "==", "'l'", "||", "constraint", "[", "<NUM_LIT>", "]", "==", "'a'", ")", ")", "weight", "=", "CW_Register", ";"], "File": "AArch64ISelLowering102", "Func": "getSingleConstraintMatchWeight", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4186, "Length": 114, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewReg", ";", "if", "(", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TRI", ")", "->", "regNeedsCFI", "(", "Reg", ",", "NewReg", ")", ")", "Reg", "=", "NewReg", ";", "else", "continue", ";", "StackOffset", "Offset", ";", "if", "(", "MFI", ".", "getStackID", "(", "Info", ".", "getFrameIdx", "(", ")", ")", "==", "TargetStackID", "::", "ScalableVector", ")", "{", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "Offset", "=", "StackOffset", "::", "getScalable", "(", "MFI", ".", "getObjectOffset", "(", "Info", ".", "getFrameIdx", "(", ")", ")", ")", "-", "StackOffset", "::", "getFixed", "(", "AFI", "->", "getCalleeSavedStackSize", "(", "MFI", ")", ")", ";", "}", "else", "{", "Offset", "=", "StackOffset", "::", "getFixed", "(", "MFI", ".", "getObjectOffset", "(", "Info", ".", "getFrameIdx", "(", ")", ")", "-", "getOffsetOfLocalArea", "(", ")", ")", ";", "}", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "createCfaOffset", "(", "*", "TRI", ",", "Reg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "emitCalleeSavedFrameMoves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4187, "Length": 169, "Cover_Rate": 0.5748299319727891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ReduceEntry", "&", "Entry", "=", "ReduceTable", "[", "OPI", "->", "second", "]", ";", "if", "(", "Entry", ".", "Special", ")", "return", "ReduceSpecial", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "if", "(", "Entry", ".", "NarrowOpc2", "&&", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Entry", ".", "NarrowOpc1", "&&", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "File": "Thumb2SizeReduction (2)", "Func": "ReduceMI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4188, "Length": 76, "Cover_Rate": 0.5467625899280576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "CalleeSavedRegs", ";"], "File": "WebAssemblyRegisterInfo (2)", "Func": "getCalleeSavedRegs", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4189, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertOutlinerEpilogue", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "MachineOutlinerInfo", "&", "MInfo", ")", "const", "{"], "ground_truth": ["if", "(", "MInfo", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", ")", "return", ";"], "File": "X86InstrInfo113", "Func": "insertOutlinerEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4190, "Length": 30, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "<ISA_LIT>ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "Gen", "(", "<ISA_LIT>", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget12", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4191, "Length": 105, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "Src0Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", ";", "if", "(", "Src0Mod", "&&", "Src0Mod", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "Omod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "omod", ")", ";", "if", "(", "Omod", "&&", "Omod", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "Clamp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "clamp", ")", ";", "return", "!", "Clamp", "||", "Clamp", "->", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions19", "Func": "canShrink", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4192, "Length": 97, "Cover_Rate": 0.45539906103286387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseInsertOffset", "=", "std", "::", "max", "(", "UserBBI", ".", "postOffset", "(", ")", "-", "UPad", "-", "<NUM_LIT>", ",", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", "+", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "<NUM_LIT>", "+", "UPad", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "nullptr", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{", "assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "&", "*", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "<NUM_LIT>", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "<NUM_LIT>", "<<", "LogAlign", ";", "}", "EndInsertOffset", "+=", "U", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LastIT", "=", "&", "*", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "CC", "=", "getITInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "MI", "=", "LastIT", ";", "}", "if", "(", "STI", "->", "isTargetWindows", "(", ")", "&&", "isThumb", "&&", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "{", "--", "MI", ";"], "ground_truth": ["assert", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", ";"], "File": "ARMConstantIslandPass81", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4193, "Length": 339, "Cover_Rate": 0.4307496823379924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "gen_rtx_MEM", "(", "mode", ",", "memory_address", "(", "mode", ",", "addr", ")", ")", ";"], "ground_truth": ["set_mem_align", "(", "mem", ",", "GET_MODE_ALIGNMENT", "(", "GET_MODE_INNER", "(", "mode", ")", ")", ")", ";"], "File": "riscv-vector-builtins", "Func": "add_mem_operand", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4194, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "!", "DstTy", ".", "isVector", "(", ")", "&&", "!", "SrcTy", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "I", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "SrcTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "const", "RegisterBank", "&", "RB", "=", "*", "RBI", ".", "getRegBank", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "RB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "DstRC", "=", "&", "<STR_LIT>", ";", "Register", "SubToRegDef", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "&", "SubRegMI", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ")", ".", "addDef", "(", "SubToRegDef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Register", "SubToRegDef2", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "&", "SubRegMI2", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ")", ".", "addDef", "(", "SubToRegDef2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MachineInstr", "&", "BFM", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "SubToRegDef", ")", ".", "addUse", "(", "SubToRegDef2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "SubRegMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector13", "Func": "selectMergeValues", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4195, "Length": 356, "Cover_Rate": 0.8317757009345794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "'O'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "'M'", ":", "fprintf", "(", "asm_out_file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "-", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "'R'", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ",", "(", "stream", ")", ")", ";", "break", ";", "case", "MEM", ":", "mcore_print_operand_address", "(", "stream", ",", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "adjust_address", "(", "x", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";"], "ground_truth": ["case", "'U'", ":"], "File": "mcore", "Func": "mcore_print_operand", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4196, "Length": 111, "Cover_Rate": 0.3236151603498542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "avr_map_op_t", "avr_map_decompose", "(", "unsigned", "int", "f", ",", "const", "avr_map_op_t", "*", "g", ",", "bool", "val_const_p", ")", "{", "bool", "val_used_p", "=", "<NUM_LIT>", "!=", "avr_map_metric", "(", "f", ",", "MAP_MASK_PREIMAGE_F", ")", ";", "avr_map_op_t", "f_ginv", "=", "*", "g", ";", "unsigned", "int", "ginv", "=", "g", "->", "ginv", ";", "f_ginv", ".", "cost", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "int", "x", "=", "avr_map", "(", "f", ",", "i", ")", ";", "if", "(", "x", "<=", "<NUM_LIT>", ")", "{", "x", "=", "avr_map", "(", "ginv", ",", "x", ")", ";", "if", "(", "x", ">", "<NUM_LIT>", ")", "return", "f_ginv", ";", "}", "f_ginv", ".", "map", "=", "(", "f_ginv", ".", "map", "<<", "<NUM_LIT>", ")", "+", "x", ";", "}", "if", "(", "<NUM_LIT>", "==", "avr_map_metric", "(", "f_ginv", ".", "map", ",", "MAP_NONFIXED_0_7", ")", ")", "{", "f_ginv", ".", "cost", "=", "<NUM_LIT>", "+", "(", "val_used_p", "&&", "!", "val_const_p", ")", ";", "}", "else", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "f_ginv", ".", "map", ",", "SImode", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "val_used_p", "?", "xop", "[", "<NUM_LIT>", "]", ":", "const0_rtx", ";", "avr_out_insert_bits", "(", "xop", ",", "&", "f_ginv", ".", "cost", ")", ";", "f_ginv", ".", "cost", "+=", "val_const_p", "&&", "val_used_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "f_ginv", ".", "cost", "+=", "g", "->", "cost", ";", "if", "(", "avr_log", ".", "builtin", ")", "avr_edump", "(", "<STR_LIT>", ",", "g", "->", "str", ",", "g", "->", "arg", ",", "f_ginv", ".", "cost", ")", ";", "return", "f_ginv", ";"], "ground_truth": ["}"], "File": "avr6", "Func": "avr_map_decompose", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4197, "Length": 258, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "SunStyleELFSectionSwitchSyntax", "=", "true", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "HasAggressiveSymbolFolding", "=", "true", ";", "COMMDirectiveAlignmentIsInBytes", "=", "false", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasNoDeadStrip", "=", "true", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUMCAsmInfo26", "Func": "AMDGPUMCAsmInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4198, "Length": 41, "Cover_Rate": 0.4019607843137255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_mcrr2", "(", "const", "unsigned", "int", "__coproc", ",", "const", "unsigned", "int", "__opc1", ",", "uint64_t", "__value", ",", "const", "unsigned", "int", "__CRm", ")", "{"], "ground_truth": ["return", "__builtin_arm_mcrr2", "(", "__coproc", ",", "__opc1", ",", "__value", ",", "__CRm", ")", ";"], "File": "arm", "Func": "acle6___arm_mcrr2", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4199, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "MI", ":", "Instrs", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "LIFETIME_START", "||", "Opc", "==", "TargetOpcode", "::", "LIFETIME_END", ")", "continue", ";", "bool", "Store", "=", "false", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "||", "!", "MI", "->", "isSafeToMove", "(", "nullptr", ",", "Store", ")", ")", "continue", ";", "bool", "AllDead", "=", "true", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";"], "ground_truth": ["Register", "R", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "HexagonGenInsert15", "Func": "removeDeadCode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4200, "Length": 113, "Cover_Rate": 0.4050179211469534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<STR_LIT>", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", ".", "getOperand", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)3", "Func": "getCondFromBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4201, "Length": 55, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine (2)3", "Func": "addLegalizeMachineIR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4202, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ",", "MachineInstrBuilder", "&", "MIB", ")", ":", "<ISA_LIT>IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "X86CallLowering17", "Func": "CallReturnHandler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4203, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ArgDescriptor", "*", "Arg", "=", "getArgDescriptor", "(", "B", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Arg", ")", "return", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "*", "B", ".", "getMRI", "(", ")", ";", "Register", "SGPR01", "(", "<STR_LIT>", ")", ";", "Register", "LiveIn", "=", "getLiveInRegister", "(", "B", ",", "MRI", ",", "SGPR01", ",", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "if", "(", "!", "loadInputValue", "(", "LiveIn", ",", "B", ",", "Arg", ")", ")", "return", "false", ";"], "ground_truth": ["B", ".", "buildCopy", "(", "SGPR01", ",", "LiveIn", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeTrapIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4204, "Length": 86, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "lm32_expand_prologue", "(", "void", ")", "{", "rtx", "insn", ";", "lm32_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "current_frame_info", ".", "total_size", ">", "<NUM_LIT>", ")", "{", "stack_adjust", "(", "-", "current_frame_info", ".", "total_size", ")", ";", "if", "(", "current_frame_info", ".", "reg_save_mask", "!=", "<NUM_LIT>", ")", "expand_save_restore", "(", "&", "current_frame_info", ",", "<NUM_LIT>", ")", ";", "if", "(", "frame_pointer_needed", "==", "<NUM_LIT>", ")", "{", "insn", "=", "emit_move_insn", "(", "frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_add", "(", "frame_pointer_rtx", ",", "frame_pointer_rtx", ",", "GEN_INT", "(", "current_frame_info", ".", "args_size", "+", "current_frame_info", ".", "callee_size", "+", "current_frame_info", ".", "locals_size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "lm32", "Func": "lm32_expand_prologue", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4205, "Length": 113, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isa", "<", "StructType", ">", "(", "Ty", ")", ")", ";", "if", "(", "STyName", ".", "find", "(", "Ty", ")", "==", "STyName", ".", "end", "(", ")", ")", "{", "std", "::", "string", "*", "Name", "=", "GenClassName", "(", ")", ";"], "ground_truth": ["STyName", "[", "Ty", "]", "=", "Name", ";"], "File": "JVMMachineFunctionInfo", "Func": "addToTypeNameMap", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4206, "Length": 44, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvnq_u32", "(", "uint32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vmvnv4si", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vmvnq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4207, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "*", "FuncInfo", ".", "MF", ",", "MI", ",", "OpNo", ",", "AddrOps", ",", "Size", ",", "Alignment", ")", ";", "if", "(", "!", "Result", ")", "return", "false", ";"], "ground_truth": ["FuncInfo", ".", "MBB", "->", "insert", "(", "FuncInfo", ".", "InsertPt", ",", "Result", ")", ";"], "File": "X86FastISel64", "Func": "tryToFoldLoadIntoMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4208, "Length": 45, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "parseRegister", "(", "Operands", ")", ")", "return", "false", ";", "OperandMatchResultTy", "GotShift", "=", "tryParseOptionalShiftExtend", "(", "Operands", ")", ";", "if", "(", "GotShift", "!=", "MatchOperand_NoMatch", ")", "return", "GotShift", ";", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Real", ":", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "if", "(", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "IntVal", "!=", "<NUM_LIT>", "||", "isNegative", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "parseSymbolicImmVal", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Equal", ":", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Operands", ".", "size", "(", ")", "<", "<NUM_LIT>", "||", "!", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "isReg", "(", ")", ")", "return", "true", ";"], "File": "AArch64AsmParser102", "Func": "parseOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4209, "Length": 482, "Cover_Rate": 0.49133537206931704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "MatchAndEmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4210, "Length": 69, "Cover_Rate": 0.30131004366812225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "CondRes", "=", "createFPCmp", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CondRes", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "CCNode", "=", "CondRes", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "cast", "<", "ConstantSDNode", ">", "(", "CCNode", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opc", "=", "invertFPCondCodeUser", "(", "CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "BrCode", "=", "DAG", ".", "getConstant", "(", "Opc", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "BrCode", ",", "Dest", ",", "CondRes", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering133", "Func": "lowerBRCOND", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4211, "Length": 121, "Cover_Rate": 0.7610062893081762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "isPosition", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MI", ";"], "ground_truth": ["while", "(", "++", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "I", "->", "isDebugInstr", "(", ")", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isSchedulingBoundary", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4212, "Length": 53, "Cover_Rate": 0.43089430894308944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMOVK32Imm", "(", ")", "const", "{", "static", "const", "<ISA_LIT>MCExpr", "::", "VariantKind", "PermittedModifiers", "[", "]", "=", "{"], "ground_truth": ["<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G0_NC", ",", "}", ";"], "File": "AArch64AsmParser13", "Func": "isMOVK32Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4213, "Length": 46, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCalleeSavedRegister", "(", "unsigned", "Reg", ",", "const", "unsigned", "*", "CSRegs", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "if", "(", "Reg", "==", "CSRegs", "[", "i", "]", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo12", "Func": "isCalleeSavedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4214, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabdq_x_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vabdq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vabdq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4215, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GLC", ",", "TFE", ",", "DLC", ",", "SWZ", ";", "return", "SelectMUBUFAddr64", "(", "Addr", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ",", "DLC", ",", "SWZ", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4216, "Length": 34, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ompactInstrInfo", "::", "<ISA_LIT>ompactInstrInfo", "(", "<ISA_LIT>ompactSubtarget", "&", "ST", ")", ":", "<ISA_LIT>ompactGenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "ST", ",", "*", "this", ")", ",", "Subtarget", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "ARCompactInstrInfo", "Func": "ARCompactInstrInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4217, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constexpr", "EnumT", "GetName", "(", ")", "const", "{", "return", "(", "EnumT", ")", "this", "->", "storage", ";"], "ground_truth": ["}"], "File": "operand", "Func": "GetName", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4218, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "NumWords", "=", "Words", ".", "size", "(", ")", ";", "bool", "IsSplat", "=", "true", ",", "IsUndef", "=", "true", ";", "SDValue", "SplatV", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumWords", "&&", "IsSplat", ";", "++", "i", ")", "{", "if", "(", "isUndef", "(", "Words", "[", "i", "]", ")", ")", "continue", ";", "IsUndef", "=", "false", ";", "if", "(", "!", "SplatV", ".", "getNode", "(", ")", ")", "SplatV", "=", "Words", "[", "i", "]", ";", "else", "if", "(", "SplatV", "!=", "Words", "[", "i", "]", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "VecTy", ")", ";", "if", "(", "IsSplat", ")", "{", "assert", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "auto", "*", "IdxN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SplatV", ".", "getNode", "(", ")", ")", ";", "if", "(", "IdxN", "&&", "IdxN", "->", "isNullValue", "(", ")", ")", "return", "getZero", "(", "dl", ",", "VecTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "SplatV", ")", ";", "}", "SmallVector", "<", "ConstantInt", "*", ",", "<NUM_LIT>", ">", "Consts", "(", "VecLen", ")", ";", "bool", "AllConst", "=", "getBuildVectorConstInts", "(", "Values", ",", "VecTy", ",", "DAG", ",", "Consts", ")", ";", "if", "(", "AllConst", ")", "{", "ArrayRef", "<", "Constant", "*", ">", "Tmp", "(", "(", "Constant", "*", "*", ")", "Consts", ".", "begin", "(", ")", ",", "(", "Constant", "*", "*", ")", "Consts", ".", "end", "(", ")", ")", ";", "Constant", "*", "CV", "=", "ConstantVector", "::", "get", "(", "Tmp", ")", ";", "Align", "Alignment", "(", "HwLen", ")", ";", "SDValue", "CP", "=", "LowerConstantPool", "(", "DAG", ".", "getConstantPool", "(", "CV", ",", "VecTy", ",", "Alignment", ")", ",", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "VecTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "Alignment", ")", ";", "}", "auto", "IsBuildFromExtracts", "=", "[", "this", ",", "&", "Values", "]", "(", "SDValue", "&", "SrcVec", ",", "SmallVectorImpl", "<", "int", ">", "&", "SrcIdx", ")", "{", "SDValue", "Vec", ";", "for", "(", "SDValue", "V", ":", "Values", ")", "{", "if", "(", "isUndef", "(", "V", ")", ")", "{", "SrcIdx", ".", "push_back", "(", "-", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["SDValue", "T", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLoweringHVX1", "Func": "buildHvxVectorReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4219, "Length": 363, "Cover_Rate": 0.3249776186213071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VDup", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VDup", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VMov", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "VMov", "=", "VMov", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isZeroVector", "(", "VMov", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4220, "Length": 132, "Cover_Rate": 0.528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "OrigArgInfo", "(", "VRegs", "[", "Idx", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigArgInfo", ",", "Idx", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArgInfo", ",", "SplitArgInfos", ",", "MF", ")", ";", "Idx", "++", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";"], "File": "ARMCallLowering1", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4221, "Length": 99, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "spOffset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "stackSize", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "DebugStr", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", "<<", "<STR_LIT>", ")", ";", "eliminateFI", "(", "MI", ",", "FIOperandNum", ",", "FrameIndex", ",", "stackSize", ",", "spOffset", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo (2)2", "Func": "eliminateFrameIndex", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4222, "Length": 71, "Cover_Rate": 0.4251497005988024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "RBI", "=", "new", "<ISA_LIT>RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "RBI", ")", ";"], "ground_truth": ["InstSelector", ".", "reset", "(", "create<ISA_LIT>InstructionSelector", "(", "*", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "TM", ")", ",", "*", "this", ",", "*", "RBI", ")", ")", ";"], "File": "RISCVSubtarget4", "Func": "RISCVSubtarget", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4223, "Length": 46, "Cover_Rate": 0.33093525179856115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "AtomicSub", "=", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "SDLoc", "(", "CmpLHS", ")", ",", "CmpVT", ",", "CmpLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CmpLHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "NegAddend", ",", "SDLoc", "(", "CmpRHS", ")", ",", "CmpVT", ")", ",", "AN", "->", "getMemOperand", "(", ")", ")", ";", "auto", "LockOp", "=", "lowerAtomicArithWithLOCK", "(", "AtomicSub", ",", "DAG", ",", "Subtarget", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "CmpLHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "CmpVT", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "CmpLHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "LockOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "LockOp", ";", "}", "if", "(", "!", "Comparison", ".", "isNullValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "&&", "Addend", "==", "<NUM_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "else", "if", "(", "CC", "==", "<STR_LIT>", "&&", "Addend", "==", "<NUM_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "else", "if", "(", "CC", "==", "<STR_LIT>", "&&", "Addend", "==", "-", "<NUM_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "else", "if", "(", "CC", "==", "<STR_LIT>", "&&", "Addend", "==", "-", "<NUM_LIT>", ")", "CC", "=", "<STR_LIT>", ";", "else", "return", "SDValue", "(", ")", ";", "SDValue", "LockOp", "=", "lowerAtomicArithWithLOCK", "(", "CmpLHS", ",", "DAG", ",", "Subtarget", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "CmpLHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "CmpVT", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "CmpLHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "LockOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "LockOp", ";"], "File": "X86ISelLowering106", "Func": "combineSetCCAtomicArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4224, "Length": 239, "Cover_Rate": 0.4596153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}"], "ground_truth": ["verify", "(", ")", ";"], "File": "AArch64BranchFixupPass1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4225, "Length": 87, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "return", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "default", ":", "{"], "ground_truth": ["MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "getVariantKind", "(", "MO", ".", "getTargetFlags", "(", ")", ")", ";"], "File": "SystemZMCInstLower12", "Func": "lowerOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4226, "Length": 60, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", ".", "splice", "(", "std", "::", "next", "(", "Slot", ")", ",", "&", "MBB", ",", "std", "::", "next", "(", "Filler", ")", ".", "base", "(", ")", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "Slot", ",", "std", "::", "next", "(", "Slot", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["++", "UsefulSlots", ";"], "File": "MipsDelaySlotFiller31", "Func": "searchBackward", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4227, "Length": 45, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "float", "v2si", "__attribute__", "(", "(", "mode", "(", "V2SI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "__builtin_sh_media_MSHFLO_L", "(", "(", "v2si", ")", "mm", ",", "(", "v2si", ")", "mn", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_MSHFLO_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4228, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQuadQRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4229, "Length": 50, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Value", "[", "VGPR32", "]", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getVGPRNum", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4230, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getAddrGlobalLargeGOT", "(", "NodeTy", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "HiFlag", ",", "unsigned", "LoFlag", ",", "SDValue", "Chain", ",", "const", "MachinePointerInfo", "&", "PtrInfo", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "GetImm", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "HiFlag", ")", ")", ";"], "File": "MipsISelLowering44", "Func": "getAddrGlobalLargeGOT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4231, "Length": 61, "Cover_Rate": 0.4326241134751773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UUI", "!=", "UUE", ";", "++", "UUI", ")", "{", "DIGlobalVariable", "DIGV", "(", "cast", "<", "GlobalVariable", ">", "(", "*", "UUI", ")", ")", ";", "DIType", "Ty", "=", "DIGV", ".", "getType", "(", ")", ";", "unsigned", "short", "TypeNo", "=", "<NUM_LIT>", ";", "bool", "HasAux", "=", "false", ";", "int", "Aux", "[", "<STR_LIT>", "]", "=", "{", "<NUM_LIT>", "}", ";", "std", "::", "string", "TypeName", "=", "<STR_LIT>", ";", "std", "::", "string", "VarName", "=", "TAI", "->", "getGlobalPrefix", "(", ")", "+", "DIGV", ".", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "PopulateDebugInfo", "(", "Ty", ",", "TypeNo", ",", "HasAux", ",", "Aux", ",", "TypeName", ")", ";", "if", "(", "TypeNo", "!=", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "<<", "VarName", "<<", "<STR_LIT>", "<<", "TypeNo", ";", "short", "ClassNo", "=", "getClass", "(", "DIGV", ")", ";", "O", "<<", "<STR_LIT>", "<<", "VarName", "<<", "<STR_LIT>", "<<", "ClassNo", ";", "if", "(", "HasAux", ")", "{", "if", "(", "TypeName", "!=", "<STR_LIT>", ")", "{", "}", "else", "{", "EmitAuxEntry", "(", "VarName", ",", "Aux", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "PIC16DebugInfo3", "Func": "EmitVarDebugInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4232, "Length": 153, "Cover_Rate": 0.583969465648855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "VaArgOffset", ";", "if", "(", "NumRegs", "==", "Idx", ")", "VaArgOffset", "=", "RoundUpToAlignment", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "RegSize", ")", ";", "else", "VaArgOffset", "=", "(", "int", ")", "CC", ".", "reservedArgArea", "(", ")", "-", "(", "int", ")", "(", "RegSize", "*", "(", "NumRegs", "-", "Idx", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "RegSize", ",", "VaArgOffset", ",", "true", ")", ";", "<ISA_LIT>FI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "for", "(", "unsigned", "I", "=", "Idx", ";", "I", "<", "NumRegs", ";", "++", "I", ",", "VaArgOffset", "+=", "RegSize", ")", "{", "unsigned", "Reg", "=", "AddLiveIn", "(", "MF", ",", "ArgRegs", "[", "I", "]", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegTy", ")", ";", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "RegSize", ",", "VaArgOffset", ",", "true", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "cast", "<", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "<NUM_LIT>", ")", ";", "OutChains", ".", "push_back", "(", "Store", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering101", "Func": "writeVarArgRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4233, "Length": 233, "Cover_Rate": 0.6873156342182891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Emitter", "<", "JITCodeEmitter", ">", "(", "TM", ",", "JCE", ")", ";"], "ground_truth": ["}"], "File": "PPCCodeEmitter5", "Func": "createPPCJITCodeEmitterPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4234, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "return", "convert16i16to16ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert32i32to32ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert64i32to64ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert16i16to16ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert32i32to32ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert64i32to64ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert16i16to16ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert32i32to32ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert64i32to64ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert16i16to16ri8", "(", "Inst", ",", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "convert32i32to32ri8", "(", "Inst", ",", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "convert64i32to64ri8", "(", "Inst", ",", "<STR_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "convert16i16to16ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert32i32to32ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert64i32to64ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert16i16to16ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert32i32to32ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert64i32to64ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert16i16to16ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert32i32to32ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert64i32to64ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert16i16to16ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert32i32to32ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "convert64i32to64ri8", "(", "Inst", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "<STR_LIT>", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "||", "!", "<STR_LIT>", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "unsigned", "NewOpc", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";"], "File": "X86AsmParser (2)1", "Func": "processInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4235, "Length": 419, "Cover_Rate": 0.5283732660781841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label_after", "(", "label", ",", "after", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "set", ",", "<NUM_LIT>", ")", ",", "i", ")", ")", "==", "LABEL_REF", ")", "{", "rtx", "ref", "=", "XEXP", "(", "XEXP", "(", "set", ",", "<NUM_LIT>", ")", ",", "i", ")", ";", "if", "(", "LABEL_NUSES", "(", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "delete_insn", "(", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ")", ";", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", "=", "label", ";", "LABEL_NUSES", "(", "label", ")", "++", ";", "JUMP_LABEL", "(", "insn", ")", "=", "label", ";", "}"], "ground_truth": ["INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";"], "File": "mep", "Func": "mep_invert_branch", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4236, "Length": 117, "Cover_Rate": 0.4448669201520912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "RegInfo", "->", "getBaseRegister", "(", ")", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "unsigned", "NumGPRSpilled", "=", "<NUM_LIT>", ";", "unsigned", "NumFPRSpilled", "=", "<NUM_LIT>", ";", "bool", "ExtraCSSpill", "=", "false", ";", "bool", "CanEliminateFrame", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "i", "+=", "<NUM_LIT>", ")", "{", "assert", "(", "CSRegs", "[", "i", "+", "<NUM_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "OddReg", "=", "CSRegs", "[", "i", "]", ";", "const", "unsigned", "EvenReg", "=", "CSRegs", "[", "i", "+", "<NUM_LIT>", "]", ";", "assert", "(", "(", "<STR_LIT>", ".", "contains", "(", "OddReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "EvenReg", ")", ")", "^", "(", "<STR_LIT>", ".", "contains", "(", "OddReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "EvenReg", ")", ")", "&&", "<STR_LIT>", ")", ";", "const", "bool", "OddRegUsed", "=", "SavedRegs", ".", "test", "(", "OddReg", ")", ";", "const", "bool", "EvenRegUsed", "=", "SavedRegs", ".", "test", "(", "EvenReg", ")", ";", "if", "(", "!", "OddRegUsed", "&&", "!", "EvenRegUsed", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "OddReg", ")", ")", "{", "UnspilledCSGPRs", ".", "push_back", "(", "OddReg", ")", ";", "UnspilledCSGPRs", ".", "push_back", "(", "EvenReg", ")", ";", "}", "else", "{", "UnspilledCSFPRs", ".", "push_back", "(", "OddReg", ")", ";", "UnspilledCSFPRs", ".", "push_back", "(", "EvenReg", ")", ";", "}", "continue", ";", "}", "unsigned", "Reg", "=", "<STR_LIT>", ";", "if", "(", "OddRegUsed", "^", "EvenRegUsed", ")", "{", "Reg", "=", "OddRegUsed", "?", "EvenReg", ":", "OddReg", ";", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "' '", "<<", "PrintReg", "(", "OddReg", ",", "RegInfo", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "' '", "<<", "PrintReg", "(", "EvenReg", ",", "RegInfo", ")", ")", ";", "assert", "(", "(", "(", "OddReg", "==", "<STR_LIT>", "&&", "EvenReg", "==", "<STR_LIT>", ")", "||", "(", "RegInfo", "->", "getEncodingValue", "(", "OddReg", ")", "+", "<NUM_LIT>", "==", "RegInfo", "->", "getEncodingValue", "(", "EvenReg", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "OddReg", ")", ")", "{", "NumGPRSpilled", "+=", "<NUM_LIT>", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "!", "RegInfo", "->", "isReservedReg", "(", "MF", ",", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "else", "NumFPRSpilled", "+=", "<NUM_LIT>", ";", "CanEliminateFrame", "=", "false", ";", "}", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "MFI", "->", "estimateStackSize", "(", "MF", ")", "+", "<NUM_LIT>", "*", "(", "NumGPRSpilled", "+", "NumFPRSpilled", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CFSize", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64FrameLowering (2)", "Func": "determineCalleeSaves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4237, "Length": 444, "Cover_Rate": 0.581913499344692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isImmHL", "(", "uint64_t", "Val", ")", "{"], "ground_truth": ["return", "(", "Val", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "File": "SystemZ (2)", "Func": "isImmHL", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4238, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Relocator", "::", "Unknown", ";", "}"], "ground_truth": ["return", "ApplyFunctions", "[", "type", "]", ".", "func", "(", "pRelocation", ",", "*", "this", ")", ";"], "File": "ARMRelocator", "Func": "applyRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4239, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getFGRH32Reg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser", "Func": "addFGRH32AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4240, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "MCID", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Cond", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "Cond", "[", "i", "]", ".", "isReg", "(", ")", ")", "MIB", ".", "addReg", "(", "Cond", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "Cond", "[", "i", "]", ".", "isImm", "(", ")", ")", "MIB", ".", "addImm", "(", "Cond", "[", "i", "]", ".", "getImm", "(", ")", ")", ";", "else", "assert", "(", "true", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo1", "Func": "BuildCondBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4241, "Length": 92, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "HalfGPRs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Half", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "HalfGPRs", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "fmrrd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "&", "Arg", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "fmrrd", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerReturn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4242, "Length": 337, "Cover_Rate": 0.5224806201550387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";"], "ground_truth": ["++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";"], "File": "SIMachineFunctionInfo17", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4243, "Length": 49, "Cover_Rate": 0.3712121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "const", "SMLoc", "&", "Loc", ")", "override", "{", "EmitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer22", "Func": "EmitValueImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4244, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "OpKind", "::", "Accumulator", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "isAccumulator", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4245, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "copy_technique_from", "(", "ExpressionTree", "*", "other", ")", "{"], "ground_truth": ["}"], "File": "gen-mul-tables", "Func": "copy_technique_from", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4246, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64bit", "=", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ";", "switch", "(", "ISDOpcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "Op2", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4247, "Length": 105, "Cover_Rate": 0.36971830985915494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WhichResult", "=", "(", "M", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "i", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4248, "Length": 87, "Cover_Rate": 0.6397058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ";", "return", "MIRBuilder", ".", "buildLoad", "(", "Res", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "ARMCallLowering21", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4249, "Length": 32, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_neon_vrshru_nv2si", "(", "(", "int32x2_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshr_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4250, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "(", "(", "MaskVT", "==", "<STR_LIT>", "||", "MaskVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "(", "MaskVT", "==", "<STR_LIT>", "||", "MaskVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", "||", "(", "(", "MaskVT", "==", "<STR_LIT>", "||", "MaskVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasBWI", "(", ")", ")", ")", "{", "if", "(", "matchShuffleWithPACK", "(", "MaskVT", ",", "SrcVT", ",", "V1", ",", "V2", ",", "Shuffle", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "{", "DstVT", "=", "MaskVT", ";", "return", "true", ";", "}", "}", "if", "(", "(", "MaskVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "<NUM_LIT>", "<=", "EltSizeInBits", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", "{", "if", "(", "matchShuffleWithUNPCK", "(", "MaskVT", ",", "V1", ",", "V2", ",", "Shuffle", ",", "IsUnary", ",", "Mask", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "{", "SrcVT", "=", "DstVT", "=", "MaskVT", ";", "if", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "SrcVT", "=", "DstVT", "=", "(", "<NUM_LIT>", "==", "EltSizeInBits", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "(", "EltSizeInBits", "%", "V1", ".", "getScalarValueSizeInBits", "(", ")", ")", "==", "<NUM_LIT>", "&&", "(", "EltSizeInBits", "%", "V2", ".", "getScalarValueSizeInBits", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "bool", "IsBlend", "=", "true", ";", "unsigned", "NumV1Elts", "=", "V1", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumV2Elts", "=", "V2", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Scale1", "=", "NumV1Elts", "/", "NumMaskElts", ";", "unsigned", "Scale2", "=", "NumV2Elts", "/", "NumMaskElts", ";", "APInt", "DemandedZeroV1", "=", "APInt", "::", "getNullValue", "(", "NumV1Elts", ")", ";", "APInt", "DemandedZeroV2", "=", "APInt", "::", "getNullValue", "(", "NumV2Elts", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMaskElts", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "continue", ";", "if", "(", "M", "==", "SM_SentinelZero", ")", "{", "DemandedZeroV1", ".", "setBits", "(", "i", "*", "Scale1", ",", "(", "i", "+", "<NUM_LIT>", ")", "*", "Scale1", ")", ";", "DemandedZeroV2", ".", "setBits", "(", "i", "*", "Scale2", ",", "(", "i", "+", "<NUM_LIT>", ")", "*", "Scale2", ")", ";", "continue", ";", "}", "if", "(", "M", "==", "(", "int", ")", "i", ")", "{", "DemandedZeroV2", ".", "setBits", "(", "i", "*", "Scale2", ",", "(", "i", "+", "<NUM_LIT>", ")", "*", "Scale2", ")", ";", "continue", ";", "}", "if", "(", "M", "==", "(", "int", ")", "(", "i", "+", "NumMaskElts", ")", ")", "{", "DemandedZeroV1", ".", "setBits", "(", "i", "*", "Scale1", ",", "(", "i", "+", "<NUM_LIT>", ")", "*", "Scale1", ")", ";", "continue", ";", "}"], "ground_truth": ["IsBlend", "=", "false", ";"], "File": "X86ISelLowering203", "Func": "matchBinaryShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4251, "Length": 473, "Cover_Rate": 0.536281179138322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", ".", "isFrameBaseVirtual", "(", ")", "&&", "Reg", "==", "MFI", ".", "getFrameBaseVreg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CurLocal", "<<", "<STR_LIT>", "<<", "Register", "::", "virtReg2Index", "(", "Reg", ")", "<<", "'\\n'", ";", "}", ")", ";", "MFI", ".", "setFrameBaseLocal", "(", "CurLocal", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyExplicitLocals20", "Func": "getLocalId", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4252, "Length": 50, "Cover_Rate": 0.45045045045045046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "*", "loc", "=", "*", "iter", ";", "if", "(", "MEM_P", "(", "*", "loc", ")", ")", "{", "mips_rewrite_small_data_1", "(", "&", "XEXP", "(", "*", "loc", ",", "<NUM_LIT>", ")", ",", "SYMBOL_CONTEXT_MEM", ")", ";", "iter", ".", "skip_subrtxes", "(", ")", ";", "}", "else", "if", "(", "mips_rewrite_small_data_p", "(", "*", "loc", ",", "context", ")", ")", "{", "*", "loc", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "*", "loc", ")", ";", "iter", ".", "skip_subrtxes", "(", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "*", "loc", ")", "==", "LO_SUM", ")", "iter", ".", "skip_subrtxes", "(", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_rewrite_small_data_1", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4253, "Length": 87, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "const", "MachineInstrBuilder", "&", "addRegOffset", "(", "const", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Reg", ",", "bool", "isKill", ",", "int", "Offset", ")", "{", "return", "MIB", ".", "addReg", "(", "Reg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "X86InstrBuilder25", "Func": "addRegOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4254, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "&", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "true", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "MCE", ".", "emitWordLE", "(", "getBinaryCodeForInstr", "(", "*", "I", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "break", ";", "}"], "ground_truth": ["MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "false", ")", ";"], "File": "AlphaCodeEmitter", "Func": "emitBasicBlock", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4255, "Length": 127, "Cover_Rate": 0.9407407407407408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "CS", ".", "paramHasAttr", "(", "<NUM_LIT>", ",", "Attributes", "::", "StructRet", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "<NUM_LIT>", ",", "Attributes", "::", "InReg", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86FastISel103", "Func": "computeBytesPoppedByCallee", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4256, "Length": 54, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "scalarizeVectorLoad", "(", "LN", ",", "DAG", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "LN", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "!", "IsFast", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "shouldCombineMemoryType", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "SL", ",", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "NewLoad", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "BC", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "performLoadCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4257, "Length": 167, "Cover_Rate": 0.5091463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "TruncValue", ",", "Shift", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "Shift", ")", ";", "SDValue", "Src", "[", "<NUM_LIT>", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Args", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Value", ".", "getValueType", "(", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "Chain", ";", "}", "}", "EVT", "ValueVT", "=", "Value", ".", "getValueType", "(", ")", ";", "if", "(", "StoreNode", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "Ret", "=", "<ISA_LIT>TargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "{", "return", "Ret", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "<ISA_LIT>FrameLowering", "*", ">", "(", "Subtarget", "->", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "ValueVT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "ValueVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "ValueVT", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", "(", "NumElemVT", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4258, "Length": 432, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhsubq_m_u8", "(", "uint8x16_t", "__inactive", ",", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vhsubq_m_uv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhsubq_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4259, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Lower256IntArith", "(", "Op", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4260, "Length": 33, "Cover_Rate": 0.717391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering137", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4261, "Length": 119, "Cover_Rate": 0.31070496083550914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sign", ")", "{", "jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "BitSize", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "jq", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "jq", "=", "DAG", ".", "getSExtOrTrunc", "(", "jq", ",", "DL", ",", "IntVT", ")", ";", "}", "SDValue", "ia", "=", "sign", "?", "DAG", ".", "getSExtOrTrunc", "(", "LHS", ",", "DL", ",", "IntVT", ")", ":", "DAG", ".", "getZExtOrTrunc", "(", "LHS", ",", "DL", ",", "IntVT", ")", ";", "SDValue", "ib", "=", "sign", "?", "DAG", ".", "getSExtOrTrunc", "(", "RHS", ",", "DL", ",", "IntVT", ")", ":", "DAG", ".", "getZExtOrTrunc", "(", "RHS", ",", "DL", ",", "IntVT", ")", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ")", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "<STR_LIT>", ")", ";", "jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";"], "ground_truth": ["iq", "=", "sign", "?", "DAG", ".", "getSExtOrTrunc", "(", "iq", ",", "DL", ",", "VT", ")", ":", "DAG", ".", "getZExtOrTrunc", "(", "iq", ",", "DL", ",", "VT", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4262, "Length": 406, "Cover_Rate": 0.5953079178885631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "_mm_movemask_pi32", "(", "__m64", "__A", ")", "{", "return", "__builtin_arm_tmovmskw", "(", "(", "__v2si", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_movemask_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4263, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "MOSTargetMachine", "Func": "MOSPassConfig", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4264, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "F", "||", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GO", ",", "Kind", ",", "TM", ")", ";", "return", "TextSection", ";"], "ground_truth": ["}"], "File": "AGCTargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4265, "Length": 28, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAddrMode7Operand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeGPRRegisterClass", "(", "Inst", ",", "Val", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeAddrMode7Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4266, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "impl_pxx", "(", "StackFixup", "&", "Rv", ",", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", "{"], "ground_truth": ["Rv", "(", "StackFixup", "::", "puxc2", "(", "i", ",", "j", ",", "k", ")", ")", ";"], "File": "TVMStackPatterns", "Func": "impl_pxx", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4267, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Type", "==", "ELF", "::", "R_MIPS16_HI16", ")", "return", "ELF", "::", "R_MIPS16_LO16", ";", "if", "(", "Reloc", ".", "Symbol", "->", "getBinding", "(", ")", "!=", "ELF", "::", "STB_LOCAL", ")", "return", "ELF", "::", "R_MIPS_NONE", ";", "if", "(", "Type", "==", "ELF", "::", "R_MIPS_GOT16", ")", "return", "ELF", "::", "R_MIPS_LO16", ";", "if", "(", "Type", "==", "ELF", "::", "R_MICROMIPS_GOT16", ")", "return", "ELF", "::", "R_MICROMIPS_LO16", ";", "if", "(", "Type", "==", "ELF", "::", "R_MIPS16_GOT16", ")", "return", "ELF", "::", "R_MIPS16_LO16", ";"], "ground_truth": ["return", "ELF", "::", "R_MIPS_NONE", ";"], "File": "MipsELFObjectWriter10", "Func": "getMatchingLoType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4268, "Length": 76, "Cover_Rate": 0.608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Changed", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow19", "Func": "eraseIfUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4269, "Length": 17, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__cpucfg", "(", "unsigned", "int", "_1", ")", "{", "return", "(", "unsigned", "int", ")", "__builtin_loongarch_cpucfg", "(", "(", "unsigned", "int", ")", "_1", ")", ";"], "ground_truth": ["}"], "File": "larchintrin", "Func": "__cpucfg", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4270, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeQQPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "QQPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4271, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcTy", "=", "Op1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "EltTy", "=", "SrcTy", ".", "getVectorElementType", "(", ")", ";", "EVT", "DestTy", "=", "ShuffleVector", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "ShuffleVector", "->", "getMask", "(", ")", ";", "unsigned", "VectorSize", "=", "getFullVectorSize", "(", "EltTy", ")", ";", "EVT", "VectorTy", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltTy", ",", "VectorSize", ")", ";", "if", "(", "VectorSize", "*", "<NUM_LIT>", "==", "Mask", ".", "size", "(", ")", ")", "{", "ArrayRef", "<", "int", ">", "HalfMask", "=", "getHalfMask", "(", "Mask", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "isUndefinedMask", "(", "HalfMask", ")", ")", "{"], "File": "TPCISelLowering", "Func": "performShuffleCombine", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4272, "Length": 122, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SEW", "=", "CurDAG", "->", "getTargetConstant", "(", "ScalarSize", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "Operands", "[", "]", "=", "{", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SEW", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "EVT", "IndexVT", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>VLMUL", "IndexLMUL", "=", "getLMUL", "(", "IndexVT", ")", ";", "unsigned", "IndexScalarSize", "=", "IndexVT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "IntNo", ",", "IndexScalarSize", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ",", "static_cast", "<", "unsigned", ">", "(", "IndexLMUL", ")", ")", ";", "SDNode", "*", "Load", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Operands", ")", ";"], "ground_truth": ["SDValue", "SuperReg", "=", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectVLXSEG", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4273, "Length": 142, "Cover_Rate": 0.5017667844522968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ",", "STI", ")", ";", "return", "(", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getAddrModePCOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4274, "Length": 35, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "const", "APInt", "&", "AndMask", "=", "N", "->", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", ";", "assert", "(", "isPowerOf2_32", "(", "ShiftWidth", ")", "&&", "<STR_LIT>", ")", ";", "APInt", "ShMask", "(", "AndMask", ".", "getBitWidth", "(", ")", ",", "ShiftWidth", "-", "<NUM_LIT>", ")", ";", "if", "(", "ShMask", ".", "isSubsetOf", "(", "AndMask", ")", ")", "{", "ShAmt", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "KnownBits", "Known", "=", "CurDAG", "->", "computeKnownBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "ShMask", ".", "isSubsetOf", "(", "AndMask", "|", "Known", ".", "Zero", ")", ")", "{", "ShAmt", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG15", "Func": "selectShiftMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4275, "Length": 125, "Cover_Rate": 0.42517006802721086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "(", "F", "->", "getAttributes", "(", ")", ".", "getAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "NVPTXISelDAGToDAG14", "Func": "useF32FTZ", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4276, "Length": 48, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Clob", ".", "Id", "!=", "<NUM_LIT>", ")", "return", "Clob", ";", "if", "(", "Use", ".", "Id", "!=", "<NUM_LIT>", ")", "return", "Use", ";", "}", "MachineBasicBlock", "*", "BB", "=", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "BA", "=", "NodeAddr", "<", "BlockNode", "*", ">", "(", ")", ";", "if", "(", "MachineDomTreeNode", "*", "N", "=", "MDT", ".", "getNode", "(", "BB", ")", ")", "{", "if", "(", "(", "N", "=", "N", "->", "getIDom", "(", ")", ")", ")", "BA", "=", "DFG", ".", "findBlock", "(", "N", "->", "getBlock", "(", ")", ")", ";", "}", "if", "(", "!", "BA", ".", "Id", ")", "break", ";", "Ins", "=", "BA", ".", "Addr", "->", "members", "(", "DFG", ")", ";", "B", "=", "Ins", ".", "rbegin", "(", ")", ";", "E", "=", "Ins", ".", "rend", "(", ")", ";", "}", "while", "(", "true", ")", ";", "return", "NodeAddr", "<", "RefNode", "*", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "RDFLiveness", "Func": "getNearestAliasedRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4277, "Length": 137, "Cover_Rate": 0.37637362637362637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "getObjFileLowering", "(", ")", ";", "bool", "JTInDiffSection", "=", "!", "STI", "->", "isTargetCOFF", "(", ")", "||", "!", "TLOF", ".", "shouldPutJumpTableInFunctionSection", "(", "MJTI", "->", "getEntryKind", "(", ")", "==", "MachineJumpTableInfo", "::", "EK_LabelDifference32", ",", "F", ")", ";", "if", "(", "JTInDiffSection", ")", "{", "MCSection", "*", "ReadOnlySec", "=", "TLOF", ".", "getSectionForJumpTable", "(", "F", ",", "TM", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "ReadOnlySec", ")", ";", "}", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "JTI", "=", "<NUM_LIT>", ",", "e", "=", "JT", ".", "size", "(", ")", ";", "JTI", "!=", "e", ";", "++", "JTI", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "if", "(", "JTBBs", ".", "empty", "(", ")", ")", "continue", ";", "unsigned", "Size", "=", "AFI", "->", "getJumpTableEntrySize", "(", "JTI", ")", ";", "EmitAlignment", "(", "Align", "(", "Size", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "GetJTISymbol", "(", "JTI", ")", ")", ";"], "ground_truth": ["for", "(", "auto", "*", "JTBB", ":", "JTBBs", ")", "emitJumpTableEntry", "(", "MJTI", ",", "JTBB", ",", "JTI", ")", ";"], "File": "AArch64AsmPrinter42", "Func": "EmitJumpTableInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4278, "Length": 182, "Cover_Rate": 0.774468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "offsettable_memref_p", "(", "operand", ")", ")", "{", "operand", "=", "adjust_address", "(", "operand", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "operand", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", ";", "i", "++", ")", "parts", "[", "i", "]", "=", "adjust_address", "(", "operand", ",", "SImode", ",", "<NUM_LIT>", "*", "i", ")", ";", "}", "else", "if", "(", "CONST_DOUBLE_P", "(", "operand", ")", ")", "{", "const", "REAL_VALUE_TYPE", "*", "r", ";", "long", "l", "[", "<NUM_LIT>", "]", ";", "r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "operand", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_TFmode", ":", "real_to_target", "(", "l", ",", "r", ",", "mode", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "l", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "l", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";", "break", ";", "case", "E_XFmode", ":", "real_to_target", "(", "l", ",", "r", ",", "mode", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "l", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";", "break", ";", "case", "E_DFmode", ":", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "r", ",", "l", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "l", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "l", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "if", "(", "mode", "==", "TImode", ")", "split_double_mode", "(", "mode", ",", "&", "operand", ",", "<NUM_LIT>", ",", "&", "parts", "[", "<NUM_LIT>", "]", ",", "&", "parts", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "==", "XFmode", "||", "mode", "==", "TFmode", ")", "{", "machine_mode", "upper_mode", "=", "mode", "==", "XFmode", "?", "SImode", ":", "DImode", ";", "if", "(", "REG_P", "(", "operand", ")", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "upper_mode", ",", "REGNO", "(", "operand", ")", "+", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "offsettable_memref_p", "(", "operand", ")", ")", "{", "operand", "=", "adjust_address", "(", "operand", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "parts", "[", "<NUM_LIT>", "]", "=", "operand", ";", "parts", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operand", ",", "upper_mode", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "CONST_DOUBLE_P", "(", "operand", ")", ")", "{", "long", "l", "[", "<NUM_LIT>", "]", ";", "real_to_target", "(", "l", ",", "CONST_DOUBLE_REAL_VALUE", "(", "operand", ")", ",", "mode", ")", ";"], "ground_truth": ["parts", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "(", "l", "[", "<NUM_LIT>", "]", "&", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", "|", "(", "(", "l", "[", "<NUM_LIT>", "]", "&", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", "<<", "<NUM_LIT>", ")", ",", "DImode", ")", ";"], "File": "i386-expand", "Func": "ix86_split_to_parts", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4279, "Length": 427, "Cover_Rate": 0.533083645443196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "PreAnalyzeCallResult", "(", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ",", "const", "Type", "*", "RetTy", ",", "const", "char", "*", "Func", ")", "{", "OriginalArgWasFloat", ".", "clear", "(", ")", ";", "OriginalArgWasF128", ".", "clear", "(", ")", ";"], "ground_truth": ["OriginalArgWasFloatVector", ".", "clear", "(", ")", ";"], "File": "MipsCCState8", "Func": "PreAnalyzeCallResult", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4280, "Length": 43, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "&", "PM", ")", ";"], "ground_truth": ["}"], "File": "Nios2TargetMachine1", "Func": "createPassConfig", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4281, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "B", "=", "*", "MI", ".", "getParent", "(", ")", ";", "auto", "FirstTerm", "=", "B", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "FirstTerm", "==", "B", ".", "instr_end", "(", ")", ")", "return", "false", ";", "unsigned", "InstOffset", "=", "BlockToInstOffset", "[", "&", "B", "]", ";", "unsigned", "Distance", "=", "<NUM_LIT>", ";", "InstOffset", "+=", "HII", "->", "nonDbgBBSize", "(", "&", "B", ")", "*", "HEXAGON_INSTR_SIZE", ";", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "HII", "->", "analyzeBranch", "(", "B", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ")", "{", "if", "(", "HII", "->", "isNewValueJump", "(", "*", "FirstTerm", ")", ")", "TBB", "=", "FirstTerm", "->", "getOperand", "(", "HII", "->", "getCExtOpNum", "(", "*", "FirstTerm", ")", ")", ".", "getMBB", "(", ")", ";", "}", "if", "(", "TBB", "&&", "&", "MI", "==", "&", "*", "FirstTerm", ")", "{", "Distance", "=", "std", "::", "abs", "(", "(", "long", "long", ")", "InstOffset", "-", "BlockToInstOffset", "[", "TBB", "]", ")", "+", "BranchRelaxSafetyBuffer", ";", "return", "!", "HII", "->", "isJumpWithinBranchRange", "(", "*", "FirstTerm", ",", "Distance", ")", ";", "}"], "ground_truth": ["if", "(", "FBB", ")", "{"], "File": "HexagonBranchRelaxation6", "Func": "isJumpOutOfRange", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4282, "Length": 176, "Cover_Rate": 0.624113475177305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ConstAddr", "=", "<NUM_LIT>", ";", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", ".", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", ".", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "isDSOffsetLegal", "(", "MRI", ",", "LHS", ",", "PossibleOffset", ",", "<NUM_LIT>", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "LHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PossibleOffset", ")", ";", "}", "}", "}", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "}", "else", "if", "(", "mi_match", "(", "Root", ".", "getReg", "(", ")", ",", "MRI", ",", "m_ICst", "(", "ConstAddr", ")", ")", ")", "{", "}", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "Root", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector15", "Func": "selectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4283, "Length": 218, "Cover_Rate": 0.6355685131195336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "Result", ";", "EVT", "VT", "=", "Vec", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "ElVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "EVT", "ResultVT", "=", "Result", ".", "getValueType", "(", ")", ";", "unsigned", "ElemsPerChunk", "=", "<NUM_LIT>", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "*", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", "*", "ElemsPerChunk", ")", ";", "SDValue", "VecIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "NormalizedIdxVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultVT", ",", "Result", ",", "Vec", ",", "VecIdx", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering233", "Func": "Insert128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4284, "Length": 112, "Cover_Rate": 0.8175182481751825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "unsigned", "nregs", "=", "REG_NREGS", "(", "reg", ")", ";"], "ground_truth": ["while", "(", "nregs", "--", ">", "<NUM_LIT>", ")", "c6x_mark_regno_read", "(", "regno", "+", "nregs", ",", "cross", ")", ";"], "File": "c6x", "Func": "c6x_mark_reg_read", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4285, "Length": 32, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Flags", "=", "<NUM_LIT>", ";", "if", "(", "MCID", ".", "mayLoad", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "Offset", ")", ",", "Flags", ",", "MFFrame", "->", "getObjectSize", "(", "FI", ")", ",", "MFFrame", "->", "getObjectAlignment", "(", "FI", ")", ")", ";", "return", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstrBuilder", "Func": "addFrameReference", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4286, "Length": 135, "Cover_Rate": 0.8598726114649682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend", "Func": "createMipsAsmBackendEB32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4287, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "alpha_use_linkage", "(", "rtx", "func", "ATTRIBUTE_UNUSED", ",", "bool", "lflag", "ATTRIBUTE_UNUSED", ",", "bool", "rflag", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "alpha", "Func": "alpha_use_linkage", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4288, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitStackProbe", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "InProlog", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetWindowsCoreCLR", "(", ")", ")", "{"], "ground_truth": ["if", "(", "InProlog", ")", "{"], "File": "X86FrameLowering (2)2", "Func": "emitStackProbe", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4289, "Length": 56, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmParser11", "Func": "addRegOperands", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4290, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_maddubs_epi16", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmaddubsw128_mask", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ",", "(", "__v8hi", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_mask_maddubs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4291, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PSHUFBMask", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "M", "==", "SM_SentinelZero", ")", "{", "PSHUFBMask", "[", "i", "]", "=", "ZeroMask", ";", "}", "else", "{", "M", "=", "M", "*", "NumEltBytes", "+", "(", "i", "%", "NumEltBytes", ")", ";", "M", "=", "i", "<", "<NUM_LIT>", "?", "M", ":", "M", "-", "<NUM_LIT>", ";", "PSHUFBMask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "M", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "}", "MVT", "I8VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumBytes", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "I8VT", ",", "DAG", ".", "getBitcast", "(", "I8VT", ",", "V1", ")", ",", "DAG", ".", "getBuildVector", "(", "I8VT", ",", "DL", ",", "PSHUFBMask", ")", ")", ")", ";"], "File": "X86ISelLowering148", "Func": "lowerVectorShuffleWithPSHUFB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4292, "Length": 122, "Cover_Rate": 0.3685800604229607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "Changed", "=", "true", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "InsertPos", "->", "isEHLabel", "(", ")", ")", "++", "InsertPos", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "MBB", ".", "begin", "(", ")", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare20", "Func": "addCatches", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4293, "Length": 72, "Cover_Rate": 0.5413533834586466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "standard_sse_constant_p", "(", "exp", ",", "vmode", ")", ")", "return", "ix86_cost", "->", "sse_op", ";", "return", "ix86_cost", "->", "sse_load", "[", "smode", "==", "DImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "vector_const_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4294, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "pass_analyze_swaps", "(", "m_ctxt", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "clone", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4295, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoDarwin", "::", "<ISA_LIT>MCAsmInfoDarwin", "(", "const", "Triple", "&", "T", ")", "{", "bool", "is64Bit", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ";", "if", "(", "is64Bit", ")", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "if", "(", "!", "is64Bit", ")", "Data64bitsDirective", "=", "nullptr", ";"], "ground_truth": ["CommentString", "=", "<STR_LIT>", ";"], "File": "X86MCAsmInfo11", "Func": "X86MCAsmInfoDarwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4296, "Length": 54, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser45", "Func": "ParseInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4297, "Length": 63, "Cover_Rate": 0.3165829145728643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "offset", "=", "const0_rtx", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["*", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";"], "File": "aarch64", "Func": "extract_base_offset_in_addr", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4298, "Length": 49, "Cover_Rate": 0.392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nds32-relax-opt", "Func": "nds32_pic_tls_symbol_type", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4299, "Length": 27, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'f'", ":", "return", "VT", "==", "<STR_LIT>", "?", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ":", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";"], "File": "AlphaISelLowering2", "Func": "getRegForInlineAsmConstraint", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4300, "Length": 38, "Cover_Rate": 0.3619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expandLogicImm", "(", "unsigned", "Op", ",", "Block", "&", "MBB", ",", "BlockIt", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "Register", "DstLoReg", ",", "DstHiReg", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Lo8", "=", "Imm", "&", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "Hi8", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "expandLogicImm", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4301, "Length": 113, "Cover_Rate": 0.4200743494423792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4302, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPureSlot0", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "FuncUnits", "=", "getUnits", "(", "MI", ")", ";", "return", "<STR_LIT>", "(", "FuncUnits", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo15", "Func": "isPureSlot0", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4303, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "func", ")", ")", ";"], "File": "h8300", "Func": "h8300_os_task_function_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4304, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "X86NaClRewritePass", "Func": "IsStackChange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4305, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "}", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter19", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4306, "Length": 23, "Cover_Rate": 0.3108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "WebAssemblyFastISel18", "Func": "selectSelect", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4307, "Length": 104, "Cover_Rate": 0.3032069970845481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__lwpins32", "(", "unsigned", "int", "__data2", ",", "unsigned", "int", "__data1", ",", "unsigned", "int", "__flags", ")", "{", "return", "__builtin_ia32_lwpins32", "(", "__data2", ",", "__data1", ",", "__flags", ")", ";"], "ground_truth": ["}"], "File": "lwpintrin", "Func": "__lwpins32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4308, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "HOST_WIDE_INT", "intval", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "&&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "?", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ":", "<NUM_LIT>", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "det", "=", "(", "code", "!=", "AND", ")", "?", "intval", ":", "~", "intval", ";", "const", "unsigned", "HOST_WIDE_INT", "b0", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "b1", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "w0", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "const", "unsigned", "HOST_WIDE_INT", "w1", "=", "(", "det", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "int", "lower_half_easy_p", "=", "<NUM_LIT>", ";", "int", "upper_half_easy_p", "=", "<NUM_LIT>", ";", "enum", "attr_old_cc", "cc", "=", "OLD_CC_CLOBBER", ";", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "if", "(", "b0", "!=", "<NUM_LIT>", "&&", "b1", "!=", "<NUM_LIT>", ")", "{", "cc", "=", "OLD_CC_SET_ZNV", ";", "}", "break", ";", "case", "E_SImode", ":", "lower_half_easy_p", "=", "(", "b0", "==", "<NUM_LIT>", "||", "b1", "==", "<NUM_LIT>", "||", "(", "code", "!=", "IOR", "&&", "w0", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["upper_half_easy_p", "=", "(", "(", "code", "!=", "IOR", "&&", "w1", "==", "<NUM_LIT>", ")", "||", "(", "code", "==", "AND", "&&", "w1", "==", "<NUM_LIT>", ")", ")", ";"], "File": "h83001", "Func": "compute_logical_op_cc", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4309, "Length": 202, "Cover_Rate": 0.6537216828478964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "optForSize", "(", ")", ";", "if", "(", "!", "OptForSize", "&&", "Subtarget", ".", "isSHLDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsFSHR", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "IsFSHR", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ")", ")", ";", "unsigned", "SHDOp", "=", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "SHDOp", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "Amt", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerFunnelShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4310, "Length": 213, "Cover_Rate": 0.848605577689243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitUNPCKH", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4311, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SrcType", "=", "CastOp", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstType", "=", "Bitcast", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "SrcType", ".", "is128BitVector", "(", ")", "||", "SrcType", ".", "getVectorNumElements", "(", ")", "!=", "DstType", ".", "getVectorNumElements", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewShuffle", "=", "DAG", ".", "getVectorShuffle", "(", "SrcType", ",", "SDLoc", "(", "N", ")", ",", "CastOp", ",", "DAG", ".", "getUNDEF", "(", "SrcType", ")", ",", "Shuffle", "->", "getMask", "(", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "DstType", ",", "NewShuffle", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering15", "Func": "performVECTOR_SHUFFLECombine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4312, "Length": 85, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vandq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{", "return", "__builtin_mve_vandq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vandq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4313, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MLxExpansion", "::", "clearStack", "(", ")", "{"], "ground_truth": ["std", "::", "fill", "(", "LastMIs", ",", "LastMIs", "+", "<NUM_LIT>", ",", "(", "MachineInstr", "*", ")", "<NUM_LIT>", ")", ";"], "File": "MLxExpansionPass (2)", "Func": "clearStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4314, "Length": 24, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")", ";", "if", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", "restore_target_globals", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", ";", "else", "if", "(", "new_tree", "==", "target_option_default_node", ")", "restore_target_globals", "(", "&", "default_target_globals", ")", ";"], "ground_truth": ["else", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", "=", "save_target_globals_default_opts", "(", ")", ";"], "File": "i386-options", "Func": "ix86_reset_previous_fndecl", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4315, "Length": 52, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleVectorSDNode", "::", "commuteMask", "(", "CommutedMask", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "UnpackMask", ";", "createUnpackShuffleMask", "(", "VT", ",", "UnpackMask", ",", "(", "i", ">>", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "i", "%", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "UnpackMask", ")", "||", "isTargetShuffleEquivalent", "(", "CommutedMask", ",", "UnpackMask", ")", ")", "return", "true", ";"], "File": "X86ISelLowering (2)6", "Func": "is128BitUnpackShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4316, "Length": 68, "Cover_Rate": 0.49635036496350365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ErrorInfo", "=", "EI", ";", "}", "if", "(", "R", "==", "Match_Success", ")", "break", ";", "}", "switch", "(", "Result", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "if", "(", "!", "validateInstruction", "(", "Inst", ",", "IDLoc", ",", "Operands", ")", ")", "{", "return", "true", ";", "}", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "<ISA_LIT>MnemonicSpellCheck", "(", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Suggestion", ",", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_PreferE32", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser2", "Func": "MatchAndEmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4317, "Length": 236, "Cover_Rate": 0.6413043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Q", ".", "getName", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "ReadyQueue", "::", "iterator", "I", "=", "Q", ".", "begin", "(", ")", ",", "E", "=", "Q", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "RegPressureDelta", "RPDelta", ";", "TempTracker", ".", "getMaxPressureDelta", "(", "(", "*", "I", ")", "->", "getInstr", "(", ")", ",", "RPDelta", ",", "DAG", "->", "getRegionCriticalPSets", "(", ")", ",", "DAG", "->", "getRegPressure", "(", ")", ".", "MaxSetPressure", ")", ";", "std", "::", "stringstream", "dbgstr", ";", "dbgstr", "<<", "<STR_LIT>", "<<", "std", "::", "setw", "(", "<NUM_LIT>", ")", "<<", "(", "*", "I", ")", "->", "NodeNum", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "dbgstr", ".", "str", "(", ")", ";", "SchedulingCost", "(", "Q", ",", "*", "I", ",", "Candidate", ",", "RPDelta", ",", "true", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "(", "*", "I", ")", "->", "getInstr", "(", ")", "->", "dump", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonMachineScheduler (2)", "Func": "readyQueueVerboseDump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4318, "Length": 152, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p8_p128", "(", "poly128_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly8x16_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p8_p128", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4319, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", "&&", "(", "Val", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "isMemThumbRIs4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4320, "Length": 55, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "LocVT", "==", "<STR_LIT>", "&&", "!", "f64AssignAAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4321, "Length": 46, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "XtensaSubtarget", "Func": "getFrameLowering", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4322, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NeedsIndirectEncoding", "=", "true", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "SetDirective", "=", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ";", "UsedDirective", "=", "<STR_LIT>", ";", "WeakDefDirective", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "HiddenDirective", "=", "<STR_LIT>", ";", "ProtectedDirective", "=", "<STR_LIT>", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "JumpTableSpecialLabelPrefix", "=", "<STR_LIT>", ";", "}", "SupportsDebugInformation", "=", "true", ";", "NeedsSet", "=", "true", ";", "DwarfAbbrevSection", "=", "<STR_LIT>", ";", "DwarfInfoSection", "=", "<STR_LIT>", ";", "DwarfLineSection", "=", "<STR_LIT>", ";", "DwarfFrameSection", "=", "<STR_LIT>", ";", "DwarfPubNamesSection", "=", "<STR_LIT>", ";", "DwarfPubTypesSection", "=", "<STR_LIT>", ";", "DwarfStrSection", "=", "<STR_LIT>", ";", "DwarfLocSection", "=", "<STR_LIT>", ";", "DwarfARangesSection", "=", "<STR_LIT>", ";", "DwarfRangesSection", "=", "<STR_LIT>", ";", "DwarfMacInfoSection", "=", "<STR_LIT>", ";", "SupportsExceptionHandling", "=", "true", ";", "GlobalEHDirective", "=", "<STR_LIT>", ";", "SupportsWeakOmittedEHFrame", "=", "false", ";", "AbsoluteEHSectionOffsets", "=", "false", ";", "DwarfEHFrameSection", "=", "<STR_LIT>", ";"], "ground_truth": ["DwarfExceptionSection", "=", "<STR_LIT>", ";"], "File": "X86TargetAsmInfo2", "Func": "X86DarwinTargetAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4323, "Length": 138, "Cover_Rate": 0.3812154696132597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO2", ".", "isReg", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO1", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO2", ")", ";", "++", "OpIdx", ";", "}", "else", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO1", ")", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isImm", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "TID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "Binary", "|=", "(", "getMachineOpValue", "(", "MI", ",", "OpIdx", ")", "/", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter1", "Func": "emitExtendInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4324, "Length": 164, "Cover_Rate": 0.841025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", ";"], "ground_truth": ["}"], "File": "VEAsmParser (2)", "Func": "isReg", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4325, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "{", "__builtin_aarch64_sshldi", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", "[", "<NUM_LIT>", "]", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshl_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4326, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinSVEVectorSize", "*=", "<NUM_LIT>", ";", "MaxSVEVectorSize", "*=", "<NUM_LIT>", ";", "}", "else", "{", "MinSVEVectorSize", "=", "SVEVectorBitsMinOpt", ";", "MaxSVEVectorSize", "=", "SVEVectorBitsMaxOpt", ";", "}", "assert", "(", "MinSVEVectorSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MaxSVEVectorSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "MaxSVEVectorSize", ">=", "MinSVEVectorSize", "||", "MaxSVEVectorSize", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MaxSVEVectorSize", "==", "<NUM_LIT>", ")", "MinSVEVectorSize", "=", "(", "MinSVEVectorSize", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "else", "{", "MinSVEVectorSize", "=", "(", "std", "::", "min", "(", "MinSVEVectorSize", ",", "MaxSVEVectorSize", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "MaxSVEVectorSize", "=", "(", "std", "::", "max", "(", "MinSVEVectorSize", ",", "MaxSVEVectorSize", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "Key", "+=", "<STR_LIT>", ";", "Key", "+=", "std", "::", "to_string", "(", "MinSVEVectorSize", ")", ";", "Key", "+=", "<STR_LIT>", ";", "Key", "+=", "std", "::", "to_string", "(", "MaxSVEVectorSize", ")", ";", "Key", "+=", "CPU", ";", "Key", "+=", "TuneCPU", ";", "Key", "+=", "FS", ";"], "ground_truth": ["auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";"], "File": "AArch64TargetMachine1", "Func": "getSubtargetImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4327, "Length": 157, "Cover_Rate": 0.4254742547425474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "types", "[", "MIPS_SI_FTYPE_V4QI", "]", "=", "build_function_type_list", "(", "intSI_type_node", ",", "V4QI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_V2HI_FTYPE_V2HI", "]", "=", "build_function_type_list", "(", "V2HI_type_node", ",", "V2HI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_SI_FTYPE_SI", "]", "=", "build_function_type_list", "(", "intSI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_V4QI_FTYPE_V2HI_V2HI", "]", "=", "build_function_type_list", "(", "V4QI_type_node", ",", "V2HI_type_node", ",", "V2HI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_V2HI_FTYPE_SI_SI", "]", "=", "build_function_type_list", "(", "V2HI_type_node", ",", "intSI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_SI_FTYPE_V2HI", "]", "=", "build_function_type_list", "(", "intSI_type_node", ",", "V2HI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_V2HI_FTYPE_V4QI", "]", "=", "build_function_type_list", "(", "V2HI_type_node", ",", "V4QI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_V4QI_FTYPE_V4QI_SI", "]", "=", "build_function_type_list", "(", "V4QI_type_node", ",", "V4QI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_V2HI_FTYPE_V2HI_SI", "]", "=", "build_function_type_list", "(", "V2HI_type_node", ",", "V2HI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_V2HI_FTYPE_V4QI_V2HI", "]", "=", "build_function_type_list", "(", "V2HI_type_node", ",", "V4QI_type_node", ",", "V2HI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_SI_FTYPE_V2HI_V2HI", "]", "=", "build_function_type_list", "(", "intSI_type_node", ",", "V2HI_type_node", ",", "V2HI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_DI_FTYPE_DI_V4QI_V4QI", "]", "=", "build_function_type_list", "(", "intDI_type_node", ",", "intDI_type_node", ",", "V4QI_type_node", ",", "V4QI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_DI_FTYPE_DI_V2HI_V2HI", "]", "=", "build_function_type_list", "(", "intDI_type_node", ",", "intDI_type_node", ",", "V2HI_type_node", ",", "V2HI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_DI_FTYPE_DI_SI_SI", "]", "=", "build_function_type_list", "(", "intDI_type_node", ",", "intDI_type_node", ",", "intSI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_V4QI_FTYPE_SI", "]", "=", "build_function_type_list", "(", "V4QI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_V2HI_FTYPE_SI", "]", "=", "build_function_type_list", "(", "V2HI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_VOID_FTYPE_V4QI_V4QI", "]", "=", "build_function_type_list", "(", "void_type_node", ",", "V4QI_type_node", ",", "V4QI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_SI_FTYPE_V4QI_V4QI", "]", "=", "build_function_type_list", "(", "intSI_type_node", ",", "V4QI_type_node", ",", "V4QI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_VOID_FTYPE_V2HI_V2HI", "]", "=", "build_function_type_list", "(", "void_type_node", ",", "V2HI_type_node", ",", "V2HI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_SI_FTYPE_DI_SI", "]", "=", "build_function_type_list", "(", "intSI_type_node", ",", "intDI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_DI_FTYPE_DI_SI", "]", "=", "build_function_type_list", "(", "intDI_type_node", ",", "intDI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_VOID_FTYPE_SI_SI", "]", "=", "build_function_type_list", "(", "void_type_node", ",", "intSI_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_SI_FTYPE_PTR_SI", "]", "=", "build_function_type_list", "(", "intSI_type_node", ",", "ptr_type_node", ",", "intSI_type_node", ",", "NULL_TREE", ")", ";", "types", "[", "MIPS_SI_FTYPE_VOID", "]", "=", "build_function_type", "(", "intSI_type_node", ",", "void_list_node", ")", ";", "}", "offset", "=", "<NUM_LIT>", ";", "for", "(", "m", "=", "bdesc_arrays", ";", "m", "<", "&", "bdesc_arrays", "[", "ARRAY_SIZE", "(", "bdesc_arrays", ")", "]", ";", "m", "++", ")", "{", "if", "(", "m", "->", "proc", "==", "PROCESSOR_MAX", "||", "(", "m", "->", "proc", "==", "mips_arch", ")", ")", "for", "(", "d", "=", "m", "->", "bdesc", ";", "d", "<", "&", "m", "->", "bdesc", "[", "m", "->", "size", "]", ";", "d", "++", ")", "if", "(", "(", "d", "->", "target_flags", "&", "target_flags", ")", "==", "d", "->", "target_flags", ")", "lang_hooks", ".", "builtin_function", "(", "d", "->", "name", ",", "types", "[", "d", "->", "function_type", "]", ",", "d", "-", "m", "->", "bdesc", "+", "offset", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL", ")", ";", "offset", "+=", "m", "->", "size", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "mips_init_builtins", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4328, "Length": 488, "Cover_Rate": 0.5734430082256169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", "TargetRegisterClass", "*", "NewRC", ",", "LiveIntervals", "&", "LIS", ")", "const", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SrcRC", "->", "getID", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SubReg", "<<", "<STR_LIT>", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DstRC", "->", "getID", "(", ")", "<<", "<STR_LIT>", ";"], "File": "TeakRegisterInfo", "Func": "shouldCoalesce", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4329, "Length": 86, "Cover_Rate": 0.7543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmla_rot270_f16", "(", "float16x4_t", "__r", ",", "float16x4_t", "__a", ",", "float16x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_neon_vcmla270v4hf", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vcmla_rot270_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4330, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "WriteValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Lo", ",", "Hi", "}", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerWRITE_REGISTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4331, "Length": 79, "Cover_Rate": 0.5163398692810458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "n_elts", ")", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "elt_mode", ",", "regno", ")", ";", "rtx", "off", "=", "GEN_INT", "(", "i", "*", "GET_MODE_SIZE", "(", "elt_mode", ")", ")", ";"], "ground_truth": ["XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "off", ")", ";"], "File": "powerpcspe", "Func": "rs6000_parallel_return", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4332, "Length": 71, "Cover_Rate": 0.696078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "==", "<NUM_LIT>", "||", "cc_prev_status", ".", "value1", "==", "<NUM_LIT>", "||", "rtx_equal_p", "(", "reg", ",", "cc_prev_status", ".", "value1", ")", "||", "(", "cc_prev_status", ".", "value2", "&&", "reg_mentioned_p", "(", "reg", ",", "cc_prev_status", ".", "value2", ")", ")", ")", "CC_STATUS_INIT", ";", "else", "cc_status", "=", "cc_prev_status", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "m68hc11_notice_keep_cc", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4333, "Length": 44, "Cover_Rate": 0.8627450980392157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Res", ")", ";", "}", "if", "(", "SextVal", "==", "(", "int", ")", "(", "(", "unsigned", ")", "i", ">>", "TypeShiftAmt", ")", ")", "{", "SDValue", "Res", "=", "BuildSplatI", "(", "i", ",", "SplatSize", ",", "<STR_LIT>", ",", "DAG", ",", "dl", ")", ";", "static", "const", "unsigned", "IIDs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "}", ";", "Res", "=", "BuildIntrinsicOp", "(", "IIDs", "[", "SplatSize", "-", "<NUM_LIT>", "]", ",", "Res", ",", "Res", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Res", ")", ";", "}", "if", "(", "SextVal", "==", "(", "int", ")", "(", "(", "unsigned", ")", "i", ">>", "TypeShiftAmt", ")", ")", "{", "SDValue", "Res", "=", "BuildSplatI", "(", "i", ",", "SplatSize", ",", "<STR_LIT>", ",", "DAG", ",", "dl", ")", ";", "static", "const", "unsigned", "IIDs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "}", ";", "Res", "=", "BuildIntrinsicOp", "(", "IIDs", "[", "SplatSize", "-", "<NUM_LIT>", "]", ",", "Res", ",", "Res", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Res", ")", ";", "}", "if", "(", "SextVal", "==", "(", "int", ")", "(", "(", "(", "unsigned", ")", "i", "<<", "TypeShiftAmt", ")", "|", "(", "(", "unsigned", ")", "i", ">>", "(", "SplatBitSize", "-", "TypeShiftAmt", ")", ")", ")", ")", "{", "SDValue", "Res", "=", "BuildSplatI", "(", "i", ",", "SplatSize", ",", "<STR_LIT>", ",", "DAG", ",", "dl", ")", ";", "static", "const", "unsigned", "IIDs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "}", ";", "Res", "=", "BuildIntrinsicOp", "(", "IIDs", "[", "SplatSize", "-", "<NUM_LIT>", "]", ",", "Res", ",", "Res", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Res", ")", ";", "}", "if", "(", "SextVal", "==", "(", "int", ")", "(", "(", "(", "unsigned", ")", "i", "<<", "<NUM_LIT>", ")", "|", "(", "i", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "T", "=", "BuildSplatI", "(", "i", ",", "SplatSize", ",", "<STR_LIT>", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["return", "BuildVSLDOI", "(", "T", ",", "T", ",", "<NUM_LIT>", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ",", "dl", ")", ";"], "File": "PPCISelLowering164", "Func": "LowerBUILD_VECTOR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4334, "Length": 366, "Cover_Rate": 0.3091216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "if", "(", "MBBI", "->", "readsRegister", "(", "Base", ")", ")", "{", "int", "Offset", ";", "bool", "IsLoad", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "bool", "IsStore", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "IsLoad", "||", "IsStore", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Offset", "=", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "getImmScale", "(", "Opc", ")", ";", "unsigned", "InstrSrcReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "!", "(", "IsStore", "&&", "InstrSrcReg", "==", "Base", ")", ")", "MO", ".", "setImm", "(", "Offset", ")", ";", "else", "InsertSub", "=", "true", ";", "}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "!", "definesCPSR", "(", "MBBI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "MBBI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Offset", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "MO", ".", "getImm", "(", ")", "+", "WordOffset", "*", "<NUM_LIT>", ":", "MO", ".", "getImm", "(", ")", "-", "WordOffset", "*", "<NUM_LIT>", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "TL", "->", "isLegalAddImmediate", "(", "Offset", ")", ")", "{", "MO", ".", "setImm", "(", "Offset", ")", ";", "return", ";", "}", "else", "{", "InsertSub", "=", "true", ";", "}", "}", "else", "{", "InsertSub", "=", "true", ";", "}"], "ground_truth": ["}", "else", "if", "(", "definesCPSR", "(", "MBBI", ")", "||", "MBBI", "->", "isCall", "(", ")", "||", "MBBI", "->", "isBranch", "(", ")", ")", "{"], "File": "ARMLoadStoreOptimizer31", "Func": "UpdateBaseRegUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4335, "Length": 267, "Cover_Rate": 0.5350701402805611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "microblaze_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "microblaze_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_hard_regno_mode_ok", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4336, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "create_complex_muldiv", "(", "const", "char", "*", "name", ",", "built_in_function", "fncode", ",", "tree", "fntype", ")", "{"], "ground_truth": ["tree", "fndecl", "=", "add_builtin_function", "(", "name", ",", "fntype", ",", "fncode", ",", "BUILT_IN_NORMAL", ",", "name", ",", "NULL_TREE", ")", ";"], "File": "rs6000", "Func": "create_complex_muldiv", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4337, "Length": 34, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_getmant_ps", "(", "__m256", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_getmantps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_getmant_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4338, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUsingSrcD", "(", "MachineInstr", "*", "MI", ")", "{", "unsigned", "idx", "=", "MI", "->", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", ";", "if", "(", "idx", "==", "<STR_LIT>", "::", "IIC_VectorComplexOp", ")", "{", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "TPCHazardRecognizer", "Func": "isUsingSrcD", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4339, "Length": 38, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vidupq_n_uv4si", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vidupq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4340, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "DestVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "||", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "{", "SrcReg", "=", "<ISA_LIT>EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "}"], "ground_truth": ["Register", "DstReg", "=", "VA", ".", "getLocReg", "(", ")", ";"], "File": "ARMFastISel24", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4341, "Length": 311, "Cover_Rate": 0.5115131578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "__builtin_mve_vornq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4342, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_CRITICAL", ";", "CriticalPathRCs", ".", "clear", "(", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "PostRAScheduler", "&&", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ";"], "File": "ARMSubtarget1", "Func": "enablePostRAScheduler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4343, "Length": 51, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "MMO", ")", ";"], "File": "X86ISelLowering (3)", "Func": "lowerAtomicArithWithLOCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4344, "Length": 96, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Emitter", "<", "JITCodeEmitter", ">", "(", "TM", ",", "JCE", ")", ";"], "ground_truth": ["}"], "File": "AlphaCodeEmitter2", "Func": "createAlphaJITCodeEmitterPass", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4345, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Warning", "(", "Loc", ",", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "RegIndex", ")", "+", "<STR_LIT>", "+", "Twine", "(", "RegIndex", ")", "+", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "WarnIfAssemblerTemporary", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4346, "Length": 27, "Cover_Rate": 0.36486486486486486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseReg", "=", "SM", ".", "getBaseReg", "(", ")", ";", "unsigned", "IndexReg", "=", "SM", ".", "getIndexReg", "(", ")", ";", "unsigned", "Scale", "=", "SM", ".", "getScale", "(", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", "&&", "(", "IndexReg", "==", "<STR_LIT>", "||", "IndexReg", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", "&&", "!", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", "&&", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "||", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";", "if", "(", "Scale", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "(", "BaseReg", "==", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "&&", "(", "IndexReg", "==", "<STR_LIT>", "||", "IndexReg", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "BaseReg", ",", "IndexReg", ")", ";"], "ground_truth": ["if", "(", "(", "BaseReg", "||", "IndexReg", ")", "&&", "CheckBaseRegAndIndexRegAndScale", "(", "BaseReg", ",", "IndexReg", ",", "Scale", ",", "is64BitMode", "(", ")", ",", "ErrMsg", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "ErrMsg", ")", ";"], "File": "X86AsmParser110", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4347, "Length": 236, "Cover_Rate": 0.31424766977363516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "FIOperandNo", "=", "<NUM_LIT>", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNo", ";", "assert", "(", "FIOperandNo", "!=", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "unsigned", "OffsetOperandNo", "=", "(", "FIOperandNo", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "OffsetOperandNo", "=", "FIOperandNo", "-", "<NUM_LIT>", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "getIndex", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "FPSI", "&&", "FrameIndex", "==", "FPSI", "&&", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", ")", "{", "lowerDynamicAlloc", "(", "II", ",", "SPAdj", ",", "RS", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "EnableRegisterScavenging", ")", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRSpilling", "(", "II", ",", "FrameIndex", ",", "SPAdj", ",", "RS", ")", ";", "return", "<NUM_LIT>", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNo", ")", ".", "ChangeToRegister", "(", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "false", ")", ";", "bool", "isIXAddr", "=", "false", ";", "switch", "(", "OpC", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "isIXAddr", "=", "true", ";", "break", ";", "}", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "if", "(", "!", "isIXAddr", ")", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "else", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ";", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "isInt16", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "isIXAddr", ")", "Offset", ">>=", "<NUM_LIT>", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCRegisterInfo85", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4348, "Length": 354, "Cover_Rate": 0.5793780687397708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "-", "OffImm", "<<", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "OffImm", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "OffImm", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter20", "Func": "printT2AddrModeImm8s4Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4349, "Length": 85, "Cover_Rate": 0.8173076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "-", "Offset", ";", "}", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "static_cast", "<", "uint32_t", ">", "(", "Offset", ")", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Offset", "&", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "DL", ",", "HasNegOffset", "?", "TII", "->", "get", "(", "<STR_LIT>", ")", ":", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "LPCC", "::", "ICC_T", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "if", "(", "isSPLSOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "isRMOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "getRRMOpcodeVariant", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", ";"], "ground_truth": ["if", "(", "HasNegOffset", ")", "{"], "File": "LanaiRegisterInfo (2)1", "Func": "eliminateFrameIndex", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4350, "Length": 249, "Cover_Rate": 0.32591623036649214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm6", "(", ")", "const", "{", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "ground_truth": ["return", "IsConstantImm", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser", "Func": "isUImm6", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4351, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasRDRAND", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "hasRDRAND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4352, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setLoc", "(", "Loc", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "STI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MOSAsmParser", "Func": "emit", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4353, "Length": 19, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "M680x0ISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4354, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getConstTextCoalSection", "(", ")", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "MCSection", "*", "sect", "=", "TLOFMacho", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "else", "{", "const", "MCSection", "*", "sect", "=", "TLOFMacho", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "sect", ")", ";", "}", "}", "}", "O", "<<", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "!=", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "CPUString", "<<", "'\\n'", ";", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "if", "(", "!", "UnsafeFPMath", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "if", "(", "FiniteOnlyFPMath", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", "&&", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4355, "Length": 268, "Cover_Rate": 0.8072289156626506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "Loc", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "PredicateMask", ")", ";"], "File": "ARMISelDAGToDAG118", "Func": "AddMVEPredicateToOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4356, "Length": 23, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Undef", "=", "MRI", ".", "createVirtualRegister", "(", "IsAGPR", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Undef", ")", ";", "Register", "NewVR", "=", "MRI", ".", "createVirtualRegister", "(", "IsAGPR", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "NewVR", ")", ".", "addReg", "(", "DataReg", ",", "<NUM_LIT>", ",", "Op", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Undef", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Op", ".", "setReg", "(", "NewVR", ")", ";"], "File": "SIInstrInfo54", "Func": "enforceOperandRCAlignment", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4357, "Length": 101, "Cover_Rate": 0.3713235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "regno", ";", "int", "offs", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "(", "(", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "||", "(", "regno", "==", "(", "int", ")", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "current_function_uses_pic_offset_table", "||", "(", "flag_pic", "&&", "regs_ever_live", "[", "regno", "+", "<NUM_LIT>", "]", "&&", "!", "call_used_regs", "[", "regno", "+", "<NUM_LIT>", "]", ")", ")", ")", ")", "&&", "(", "regno", "!=", "FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", "&&", "regno", "!=", "CRIS_SRP_REGNUM", ")", "||", "(", "current_function_calls_eh_return", "&&", "(", "regno", "==", "EH_RETURN_DATA_REGNO", "(", "<NUM_LIT>", ")", "||", "regno", "==", "EH_RETURN_DATA_REGNO", "(", "<NUM_LIT>", ")", "||", "regno", "==", "EH_RETURN_DATA_REGNO", "(", "<NUM_LIT>", ")", "||", "regno", "==", "EH_RETURN_DATA_REGNO", "(", "<NUM_LIT>", ")", ")", ")", ")", "offs", "+=", "<NUM_LIT>", ";"], "File": "cris2", "Func": "cris_initial_frame_pointer_offset", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4358, "Length": 123, "Cover_Rate": 0.727810650887574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_cvtss2sd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "_mm_setzero_pd", "(", ")", ",", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin1", "Func": "_mm_maskz_cvt_roundss_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4359, "Length": 26, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLSOffset", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86JITInfo13", "Func": "allocateThreadLocalMemory", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4360, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4361, "Length": 16, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ElemTy", "=", "VecTy", ".", "getVectorElementType", "(", ")", ";", "unsigned", "VecLen", "=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "if", "(", "ElemTy", "==", "<STR_LIT>", "&&", "VecLen", "==", "<NUM_LIT>", "*", "HwLen", ")", "return", "TargetLoweringBase", "::", "TypeSplitVector", ";", "if", "(", "ElemTy", "==", "<STR_LIT>", ")", "ElemTy", "=", "<STR_LIT>", ";", "ArrayRef", "<", "MVT", ">", "Tys", "=", "Subtarget", ".", "getHVXElementTypes", "(", ")", ";", "if", "(", "llvm", "::", "is_contained", "(", "Tys", ",", "ElemTy", ")", ")", "{", "unsigned", "VecWidth", "=", "VecTy", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["bool", "HaveThreshold", "=", "HvxWidenThreshold", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ";"], "File": "HexagonISelLoweringHVX3", "Func": "getPreferredHvxVectorAction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4362, "Length": 98, "Cover_Rate": 0.6163522012578616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "ItrMI", "=", "MI", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "ItrMI", ")", ",", "E", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "readsRegister", "(", "<STR_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "I", "->", "definesRegister", "(", "<STR_LIT>", ")", ")", "return", "false", ";"], "File": "X86CmovConversion (2)1", "Func": "checkEFLAGSLive", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4363, "Length": 59, "Cover_Rate": 0.4645669291338583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackSlot", ",", "Four", ")", ";", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Store", ",", "Addr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "CWD1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CWD2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD1", ",", "CWD2", ")", ";", "return", "DAG", ".", "getNode", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dl", ",", "VT", ",", "RetVal", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "LowerFLT_ROUNDS_", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4364, "Length": 253, "Cover_Rate": 0.662303664921466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "width", "=", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ";", "mask", "=", "GEN_INT", "(", "mode", "==", "QImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_extxl", "(", "dest", ",", "scratch", ",", "width", ",", "addr", ")", ")", ";", "if", "(", "oldval", "==", "const0_rtx", ")", "{", "emit_move_insn", "(", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "DImode", ",", "dest", ",", "const0_rtx", ")", ";", "}", "else", "{", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "dest", ",", "oldval", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cond", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "}", "emit_unlikely_jump", "(", "x", ",", "label2", ")", ";", "emit_insn", "(", "gen_mskxl", "(", "cond", ",", "scratch", ",", "mask", ",", "addr", ")", ")", ";", "if", "(", "newval", "!=", "const0_rtx", ")", "emit_insn", "(", "gen_iordi3", "(", "cond", ",", "cond", ",", "newval", ")", ")", ";", "emit_store_conditional", "(", "DImode", ",", "cond", ",", "mem", ",", "cond", ")", ";", "if", "(", "!", "is_weak", ")", "{", "x", "=", "gen_rtx_EQ", "(", "DImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label1", ")", ";", "}", "if", "(", "!", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "<NUM_LIT>", ")", ")", ";", "alpha_post_atomic_barrier", "(", "mod_s", ")", ";", "if", "(", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "alpha5", "Func": "alpha_split_compare_and_swap_12", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4365, "Length": 214, "Cover_Rate": 0.4662309368191721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "alignedStackSize", "<=", "getEffectiveStackCacheSize", "(", ")", ")", ";", "unsigned", "stackFrameSize", "=", "alignedStackSize", "/", "<NUM_LIT>", ";", "MachineInstr", "*", "Inst", "=", "NULL", ";", "if", "(", "stackFrameSize", ")", "{", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "stackFrameSize", ")", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "Inst", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ")", ".", "addImm", "(", "stackFrameSize", ")", ";", "}", "return", "Inst", ";"], "ground_truth": ["}"], "File": "PatmosFrameLowering", "Func": "emitSTC", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4366, "Length": 106, "Cover_Rate": 0.6751592356687898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "(", "(", "__v8df", ")", "__M", "/", "(", "__v8df", ")", "__V", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_div_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4367, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "SelectPairHalf", "(", "NumElts", ",", "M", ",", "i", ")", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4368, "Length": 158, "Cover_Rate": 0.7181818181818181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "AI", "=", "FP", ".", "bitcastToAPInt", "(", ")", ";", "return", "std", "::", "string", "(", "AI", ".", "isNegative", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "+", "<STR_LIT>", "+", "utohexstr", "(", "AI", ".", "getZExtValue", "(", ")", "&", "(", "AI", ".", "getBitWidth", "(", ")", "==", "<NUM_LIT>", "?", "INT64_C", "(", "<NUM_LIT>", ")", ":", "INT64_C", "(", "<NUM_LIT>", ")", ")", ",", "true", ")", ";", "}", "static", "const", "size_t", "BufBytes", "=", "<NUM_LIT>", ";", "char", "buf", "[", "BufBytes", "]", ";", "auto", "Written", "=", "FP", ".", "convertToHexString", "(", "buf", ",", "<NUM_LIT>", ",", "false", ",", "APFloat", "::", "rmNearestTiesToEven", ")", ";", "(", "void", ")", "Written", ";", "assert", "(", "Written", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["assert", "(", "Written", "<", "BufBytes", ")", ";"], "File": "WebAssemblyInstPrinter1", "Func": "toString", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4369, "Length": 109, "Cover_Rate": 0.6411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "Arg", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftAsync", ")", ")", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setHasSwiftAsyncContext", "(", "true", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "<ISA_LIT>IncomingValueAssigner", "Assigner", "(", "AssignFn", ",", "AssignFn", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ")", ";"], "ground_truth": ["if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "SplitArgs", ",", "MIRBuilder", ",", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ")", "return", "false", ";"], "File": "AArch64CallLowering30", "Func": "lowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4370, "Length": 203, "Cover_Rate": 0.41855670103092785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{"], "ground_truth": ["MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "File": "VEMCTargetDesc", "Func": "createVEMCInstrInfo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4371, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "init_sched_state", "(", "c6x_sched_context_t", "sc", ")", "{", "sc", "->", "last_scheduled_insn", "=", "NULL", ";", "sc", "->", "last_scheduled_iter0", "=", "NULL", ";", "sc", "->", "issued_this_cycle", "=", "<NUM_LIT>", ";", "memset", "(", "sc", "->", "jump_cycles", ",", "<NUM_LIT>", ",", "sizeof", "sc", "->", "jump_cycles", ")", ";", "memset", "(", "sc", "->", "jump_cond", ",", "<NUM_LIT>", ",", "sizeof", "sc", "->", "jump_cond", ")", ";", "sc", "->", "jump_cycle_index", "=", "<NUM_LIT>", ";", "sc", "->", "delays_finished_at", "=", "<NUM_LIT>", ";", "sc", "->", "curr_sched_clock", "=", "<NUM_LIT>", ";", "sc", "->", "prev_cycle_state_ctx", "=", "xmalloc", "(", "dfa_state_size", ")", ";", "memset", "(", "sc", "->", "reg_n_accesses", ",", "<NUM_LIT>", ",", "sizeof", "sc", "->", "reg_n_accesses", ")", ";", "memset", "(", "sc", "->", "reg_n_xaccesses", ",", "<NUM_LIT>", ",", "sizeof", "sc", "->", "reg_n_xaccesses", ")", ";", "memset", "(", "sc", "->", "reg_set_in_cycle", ",", "<NUM_LIT>", ",", "sizeof", "sc", "->", "reg_set_in_cycle", ")", ";", "state_reset", "(", "sc", "->", "prev_cycle_state_ctx", ")", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "init_sched_state", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4372, "Length": 131, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_smaxv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmaxq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4373, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "if", "(", "!", "isPredicable", "(", "*", "MI", ")", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "nullptr", ";", "}", "bool", "DontMoveAcrossStores", "=", "true", ";", "if", "(", "!", "MI", "->", "isSafeToMove", "(", "nullptr", ",", "DontMoveAcrossStores", ")", ")", "return", "nullptr", ";"], "ground_truth": ["return", "MI", ";"], "File": "ARMBaseInstrInfo123", "Func": "canFoldIntoMOVCC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4374, "Length": 158, "Cover_Rate": 0.728110599078341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'J'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "||", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'K'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'L'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'M'", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "if", "(", "Ty", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Ty", "=", "<STR_LIT>", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'N'", ":", "if", "(", "CVal64", "!=", "-", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'O'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'P'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'R'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "||", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "MCS51ISelLowering", "Func": "LowerAsmOperandForConstraint", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4375, "Length": 280, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Section", ")", ";", "for", "(", "MapVector", "<", "MCSymbol", "*", ",", "MCSymbol", "*", ">", "::", "iterator", "I", "=", "TOC", ".", "begin", "(", ")", ",", "E", "=", "TOC", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "I", "->", "second", ")", ";", "MCSymbol", "*", "S", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "I", "->", "first", "->", "getName", "(", ")", ")", ";", "if", "(", "is<ISA_LIT>64", ")", "TS", ".", "emitTCEntry", "(", "*", "S", ")", ";", "else", "OutStreamer", ".", "EmitSymbolValue", "(", "S", ",", "<NUM_LIT>", ")", ";", "}", "}", "MachineModuleInfoELF", "&", "MMIELF", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoELF", ">", "(", ")", ";", "MachineModuleInfoELF", "::", "SymbolListTy", "Stubs", "=", "MMIELF", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";"], "File": "PPCAsmPrinter116", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4376, "Length": 172, "Cover_Rate": 0.4738292011019284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lexer", ".", "Lex", "(", ")", ";", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Err", "<<", "<STR_LIT>", ";", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils10", "Func": "expectEqualInt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4377, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "char", "*", "pc", "=", "context", "->", "ra", ";", "if", "(", "*", "(", "unsigned", "int", "*", ")", "(", "pc", "+", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "NULL", ";", "if", "(", "*", "(", "unsigned", "int", "*", ")", "(", "pc", "+", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "*", "(", "unsigned", "int", "*", ")", "(", "pc", "+", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "struct", "sigframe", "{", "char", "gap", "[", "SIGNAL_FRAMESIZE", "]", ";", "unsigned", "long", "pad", "[", "<NUM_LIT>", "]", ";", "struct", "gcc_regs", "*", "regs", ";", "}", "*", "frame", "=", "(", "struct", "sigframe", "*", ")", "context", "->", "cfa", ";", "return", "frame", "->", "regs", ";", "}", "else", "if", "(", "*", "(", "unsigned", "int", "*", ")", "(", "pc", "+", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "*", "(", "unsigned", "int", "*", ")", "(", "pc", "+", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "struct", "rt_sigframe", "{", "char", "gap", "[", "SIGNAL_FRAMESIZE", "+", "<NUM_LIT>", "]", ";", "char", "siginfo", "[", "<NUM_LIT>", "]", ";", "struct", "gcc_ucontext", "uc", ";", "}", "*", "frame", "=", "(", "struct", "rt_sigframe", "*", ")", "context", "->", "cfa", ";"], "ground_truth": ["return", "frame", "->", "uc", ".", "regs", ";"], "File": "linux-unwind", "Func": "get_regs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4378, "Length": 173, "Cover_Rate": 0.9105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "usesVertexCache", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "R600InstrInfo42", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4379, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIBLO", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "Op", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "SrcLoReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "MIBLO", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "Op", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "SrcHiReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AVRExpandPseudoInsts (2)", "Func": "expandLogic", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4380, "Length": 127, "Cover_Rate": 0.4774436090225564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "if", "(", "frame_pointer_needed", "&&", "!", "(", "TARGET_CPRESTORE_DIRECTIVE", "&&", "!", "load_p", ")", ")", "{", "*", "base", "=", "hard_frame_pointer_rtx", ";", "*", "offset", "=", "frame", "->", "args_size", "-", "frame", "->", "hard_frame_pointer_offset", ";", "}", "else", "{", "*", "base", "=", "stack_pointer_rtx", ";", "*", "offset", "=", "frame", "->", "args_size", ";", "}"], "ground_truth": ["}"], "File": "mips", "Func": "mips_get_cprestore_base_and_offset", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4381, "Length": 55, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPU", ".", "empty", "(", ")", ")", "CPU", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "CPU", ";"], "File": "HexagonMCTargetDesc12", "Func": "selectHexagonCPU", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4382, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClass", "(", "SrcTy", ",", "SrcRB", ")", ";", "if", "(", "!", "SrcRC", ")", "return", "false", ";", "unsigned", "SubIdx", ";", "if", "(", "DstRC", "==", "SrcRC", ")", "{", "SubIdx", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "SubIdx", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "SubIdx", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "DstRC", "==", "&", "<STR_LIT>", ")", "{", "SubIdx", "=", "<STR_LIT>", ";", "}", "else", "{", "return", "false", ";", "}", "SrcRC", "=", "TRI", ".", "getSubClassWithSubReg", "(", "SrcRC", ",", "SubIdx", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstructionSelector (2)", "Func": "selectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4383, "Length": 136, "Cover_Rate": 0.3746556473829201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getGlobalBaseReg", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "int", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "VT", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "Opc", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "Chain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Callee", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "R20Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "||", "(", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", ")", "{", "SDValue", "GPReg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Callee", ",", "GPReg", ",", "Chain", "}", ";"], "File": "MBlazeISelDAGToDAG1", "Func": "Select", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4384, "Length": 209, "Cover_Rate": 0.38847583643122674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TVMMCAsmInfo", "Func": "anchor", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4385, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "ShiftExtend", ".", "Amount", "/", "<NUM_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";"], "File": "AArch64AsmParser13", "Func": "addNeonMovImmShiftLSLHOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4386, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isGVInGOT", "(", "GV", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "Thumb2InstrInfo25", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4387, "Length": 74, "Cover_Rate": 0.4539877300613497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SpillKind", "Kind", "=", "HasTC", "?", "SK_FromMemTailcall", ":", "SK_FromMem", ";", "const", "char", "*", "RestoreFn", "=", "getSpillFunctionFor", "(", "MaxR", ",", "Kind", ")", ";", "auto", "&", "HTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "bool", "IsPIC", "=", "HTM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "MBB", ".", "getLastNonDebugInstr", "(", ")", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "DeallocCall", "=", "nullptr", ";", "if", "(", "HasTC", ")", "{", "unsigned", "ROpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "DeallocCall", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "HII", ".", "get", "(", "ROpc", ")", ")", ".", "addExternalSymbol", "(", "RestoreFn", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "assert", "(", "It", "->", "isReturn", "(", ")", "&&", "std", "::", "next", "(", "It", ")", "==", "MBB", ".", "end", "(", ")", ")", ";", "unsigned", "ROpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "DeallocCall", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "ROpc", ")", ")", ".", "addExternalSymbol", "(", "RestoreFn", ")", ";"], "ground_truth": ["DeallocCall", "->", "copyImplicitOps", "(", "MF", ",", "*", "It", ")", ";"], "File": "HexagonFrameLowering45", "Func": "insertCSRRestoresInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4388, "Length": 200, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "S", "!=", "MCDisassembler", "::", "Success", ")", "return", "Decode2OpInstructionFail", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler (2)", "Func": "Decode2RInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4389, "Length": 46, "Cover_Rate": 0.5542168674698795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_compress_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_compresssf512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_compress_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4390, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFrame", "=", "hasReservedCallFrame", "(", "MF", ")", ";", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "isDestroy", "=", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "I", ")", ";", "uint64_t", "InternalAmt", "=", "(", "isDestroy", "||", "Amount", ")", "?", "TII", ".", "getFrameAdjustment", "(", "*", "I", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "auto", "InsertPos", "=", "skipDebugInstructionsForward", "(", "I", ",", "MBB", ".", "end", "(", ")", ")", ";", "if", "(", "!", "reserveCallFrame", ")", "{", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "alignTo", "(", "Amount", ",", "StackAlign", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "WindowsCFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";", "bool", "DwarfCFI", "=", "!", "WindowsCFI", "&&", "MF", ".", "needsFrameMoves", "(", ")", ";", "bool", "HasDwarfEHHandlers", "=", "!", "WindowsCFI", "&&", "!", "MF", ".", "getLandingPads", "(", ")", ".", "empty", "(", ")", ";", "if", "(", "HasDwarfEHHandlers", "&&", "!", "isDestroy", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ")", "BuildCFI", "(", "MBB", ",", "InsertPos", ",", "DL", ",", "MCCFIInstruction", "::", "createGnuArgsSize", "(", "nullptr", ",", "Amount", ")", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", "I", ";", "Amount", "-=", "InternalAmt", ";"], "ground_truth": ["if", "(", "isDestroy", "&&", "InternalAmt", "&&", "DwarfCFI", "&&", "!", "hasFP", "(", "MF", ")", ")", "BuildCFI", "(", "MBB", ",", "InsertPos", ",", "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "-", "InternalAmt", ")", ")", ";"], "File": "X86FrameLowering127", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4391, "Length": 275, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4392, "Length": 38, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "C", ")", "return", "Op", ";", "if", "(", "Subtarget", ".", "isISA3_1", "(", ")", ")", "{", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "V3", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "C", "||", "(", "VT", "==", "<STR_LIT>", "&&", "dyn_cast", "<", "LoadSDNode", ">", "(", "V2", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "V3", ")", ";", "return", "Op", ";", "}", "}", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "Mtvsrz", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V2", ")", ";", "unsigned", "BytesInEachElement", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "InsertAtElement", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "InsertAtByte", "=", "InsertAtElement", "*", "BytesInEachElement", ";", "if", "(", "Subtarget", ".", "isLittleEndian", "(", ")", ")", "{", "InsertAtByte", "=", "(", "<NUM_LIT>", "-", "BytesInEachElement", ")", "-", "InsertAtByte", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "Mtvsrz", ",", "DAG", ".", "getConstant", "(", "InsertAtByte", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "Op", ";"], "ground_truth": ["}"], "File": "PPCISelLowering109", "Func": "LowerINSERT_VECTOR_ELT", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4393, "Length": 328, "Cover_Rate": 0.8677248677248677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorIndex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4394, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "nds32_merge_decl_attributes", "(", "tree", "olddecl", ",", "tree", "newdecl", ")", "{", "tree", "combined_attrs", ";"], "ground_truth": ["combined_attrs", "=", "merge_attributes", "(", "DECL_ATTRIBUTES", "(", "olddecl", ")", ",", "DECL_ATTRIBUTES", "(", "newdecl", ")", ")", ";"], "File": "nds32", "Func": "nds32_merge_decl_attributes", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4395, "Length": 29, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "e", ".", "rotate_inputs_left", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "insn_code", "icode", "=", "code_for_aarch64_lane", "(", "unspec", ",", "e", ".", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";", "return", "e", ".", "use_exact_insn", "(", "icode", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-base", "Func": "expand_mla_mls_lane", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4396, "Length": 33, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";"], "File": "Mips16ISelLowering1", "Func": "emitSel16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4397, "Length": 118, "Cover_Rate": 0.38436482084690554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "Print", "<", "NodeId", ">", "(", "RA", ".", "Id", ",", "G", ")", "<<", "'<'", "<<", "Print", "<", "RegisterRef", ">", "(", "RA", ".", "Addr", "->", "getRegRef", "(", "G", ")", ",", "G", ")", "<<", "'>'", ";", "if", "(", "RA", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "Fixed", ")", "OS", "<<", "'!'", ";"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "printRefHeader", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4398, "Length": 54, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<STR_LIT>", "(", "Type", "*", "Ty", ",", "bool", "IsComplex", ")", "const", "{"], "ground_truth": ["unsigned", "NumVectorInstToHideOverhead", "=", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo18", "Func": "getAddressComputationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4399, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "<NUM_LIT>", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "<NUM_LIT>", ")", "||", "(", "allowsUnalignedMemoryAccesses", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{"], "File": "ARMISelLowering (2)", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4400, "Length": 117, "Cover_Rate": 0.6223404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser102", "Func": "addCCRAsmOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4401, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", "<<", "MaxDisp", "<<", "format", "(", "<STR_LIT>", ",", "UserOffset", ")", "<<", "<STR_LIT>", "<<", "Block", "<<", "<STR_LIT>", "<<", "format", "(", "<STR_LIT>", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "<STR_LIT>", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "MipsConstantIslandPass", "Func": "isCPEntryInRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4402, "Length": 69, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ")", "{", "assert", "(", "Reg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "'s'", ";"], "File": "ARMAsmPrinter100", "Func": "printSBitModifierOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4403, "Length": 32, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "lowerVASTART", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4404, "Length": 109, "Cover_Rate": 0.8790322580645161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtsepi16_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask16", "__M", ",", "__m256i", "__A", ")", "{", "__builtin_ia32_pmovswb256mem_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "(", "__v16hi", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_cvtsepi16_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4405, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_getexp_round_sh", "(", "__m128h", "__A", ",", "__m128h", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_getexpsh_mask_round", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_getexp_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4406, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ObjectCodeEmitterPass", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "ObjectCodeEmitter", "&", "OCE", ")", "{"], "ground_truth": ["return", "new", "Emitter", "<", "ObjectCodeEmitter", ">", "(", "TM", ",", "OCE", ")", ";"], "File": "AlphaCodeEmitter3", "Func": "createAlphaObjectCodeEmitterPass", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4407, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "\\", "case", "<STR_LIT>", ":", "\\", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "VEISelLowering12", "Func": "getVVPOpcode", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4408, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ";", "unsigned", "DstHi", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "!", "SrcOp", ".", "isFPImm", "(", ")", ")", ";", "if", "(", "SrcOp", ".", "isImm", "(", ")", ")", "{", "APInt", "Imm", "(", "<NUM_LIT>", ",", "SrcOp", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstLo", ")", ".", "addImm", "(", "Imm", ".", "getLoBits", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstHi", ")", ".", "addImm", "(", "Imm", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "SrcOp", ".", "isReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstLo", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstHi", ")", ".", "addReg", "(", "RI", ".", "getSubReg", "(", "SrcOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLo", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ";", "unsigned", "DstHi", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ";", "unsigned", "Src0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["const", "MachineOperand", "&", "SrcCond", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo133", "Func": "expandPostRAPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4409, "Length": 376, "Cover_Rate": 0.46534653465346537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>BaseTargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "false", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", ")", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine16", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4410, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrdmlsdhq_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrdmlsdhq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4411, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewMask", "=", "DAG", ".", "getConstant", "(", "Mask", ">>", "ShiftAmt", ",", "VT", ")", ";", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "NewMask", ")", ";", "SDValue", "NewShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewAnd", ",", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewMask", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewAnd", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewShift", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewShift", ")", ";"], "ground_truth": ["AM", ".", "Scale", "=", "<NUM_LIT>", "<<", "ShiftAmt", ";"], "File": "X86ISelDAGToDAG100", "Func": "FoldMaskedShiftToScaledMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4412, "Length": 99, "Cover_Rate": 0.4342105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TransformIntrin", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCTransformIntrin", "Func": "createTPCTransformIntrinPass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4413, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setLastNamedArgFrameIndex", "(", "int", "v", ")", "{"], "ground_truth": ["LastNamedArgFrameIndex", "=", "v", ";"], "File": "HexagonMachineFunctionInfo11", "Func": "setLastNamedArgFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4414, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo19", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4415, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "switch", "(", "DestTy", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "case", "<STR_LIT>", ":", "switch", "(", "DestTy", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "case", "<STR_LIT>", ":", "switch", "(", "DestTy", ".", "SimpleTy", ")", "{"], "ground_truth": ["default", ":"], "File": "NVPTXISelDAGToDAG (2)", "Func": "GetConvertOpcode", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4416, "Length": 108, "Cover_Rate": 0.3564356435643564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Chain", "}", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", "+", "i", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "auto", "*", "MemIntr", "=", "dyn_cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ")", "{"], "ground_truth": ["MachineMemOperand", "*", "MemOp", "=", "MemIntr", "->", "getMemOperand", "(", ")", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4417, "Length": 146, "Cover_Rate": 0.6919431279620853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fmsubadd_ph", "(", "__mmask8", "__U", ",", "__m128h", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfmsubaddph128_maskz", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_fmsubadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4418, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "X86ISelLowering (3)", "Func": "isGRClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4419, "Length": 56, "Cover_Rate": 0.37583892617449666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "CantUseSP", "(", "MFI", ")", ")", "return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "M68kRegisterInfo", "Func": "canRealignStack", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4420, "Length": 43, "Cover_Rate": 0.5375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_MATCHED_VECTOR_THROUGHPUT", ")", ")", "return", ";", "if", "(", "!", "(", "costs", "->", "vec_flags", "&", "VEC_ANY_SVE", ")", ")", "return", ";", "if", "(", "aarch64_autovec_preference", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "LOOP_VINFO_LOOP", "(", "loop_vinfo", ")", "->", "inner", ")", "return", ";", "if", "(", "!", "LOOP_VINFO_NITERS_KNOWN_P", "(", "loop_vinfo", ")", "||", "aarch64_sve_vg", ".", "is_constant", "(", ")", ")", "return", ";", "unsigned", "int", "estimated_vq", "=", "aarch64_estimated_sve_vq", "(", ")", ";", "unsigned", "int", "advsimd_vf", "=", "CEIL", "(", "vect_vf_for_cost", "(", "loop_vinfo", ")", ",", "estimated_vq", ")", ";", "unsigned", "HOST_WIDE_INT", "unrolled_advsimd_niters", "=", "LOOP_VINFO_INT_NITERS", "(", "loop_vinfo", ")", "/", "advsimd_vf", ";"], "ground_truth": ["if", "(", "unrolled_advsimd_niters", ">", "(", "unsigned", "int", ")", "param_max_completely_peel_times", ")", "return", ";"], "File": "aarch641", "Func": "aarch64_record_potential_advsimd_unrolling", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4421, "Length": 106, "Cover_Rate": 0.848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "AliasResult", "getAliasResult", "(", "unsigned", "AS1", ",", "unsigned", "AS2", ")", "{", "static_assert", "(", "<ISA_LIT>AS", "::", "MAX_<ISA_LIT>_ADDRESS", "<=", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "AS1", ">", "<ISA_LIT>AS", "::", "MAX_<ISA_LIT>_ADDRESS", "||", "AS2", ">", "<ISA_LIT>AS", "::", "MAX_<ISA_LIT>_ADDRESS", ")", "return", "MayAlias", ";"], "File": "AMDGPUAliasAnalysis1", "Func": "getAliasResult", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4422, "Length": 39, "Cover_Rate": 0.7959183673469388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "combineUIntToFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinFMax", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinNumFMaxNum", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSignExtendInReg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combine<ISA_LIT>SetCC", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBrCond", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorShift", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVSZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering62", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4423, "Length": 310, "Cover_Rate": 0.3384279475982533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ATTInstPrinter", "::", "printMemOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "':'", ";", "}", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "O", "<<", "formatImm", "(", "DispSpec", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ATTInstPrinter", "Func": "printMemOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4424, "Length": 99, "Cover_Rate": 0.7443609022556391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "*", "static_cast", "<", "const", "BlackfinTargetMachine", "&", ">", "(", "TM", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "BlackfinISelDAGToDAG", "Func": "getInstrInfo", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4425, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "dlx", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "DLXTargetInfo", "Func": "LLVMInitializeDLXTargetInfo", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4426, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfoELF", "::", "SymbolListTy", "Stubs", "=", "MMIELF", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getDataRelSection", "(", ")", ")", ";", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitSymbolValue", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "TD", "->", "getPointerSize", "(", "<NUM_LIT>", ")", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter2", "Func": "EmitEndOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4427, "Length": 109, "Cover_Rate": 0.5956284153005464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_insertf64x2_256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__imm", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin4", "Func": "_mm256_insertf64x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4428, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "MF", ".", "getFunction", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4429, "Length": 171, "Cover_Rate": 0.4211822660098522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "opnd", ".", "isReg", "(", ")", ")", "return", "false", ";", "MachineInstr", "*", "PhiDef", "=", "MRI", "->", "getVRegDef", "(", "opnd", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "PhiDef", "||", "PhiDef", "->", "isPHI", "(", ")", "||", "PhiDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "DefInsn", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["MachineOperand", "&", "opnd", "=", "DefInsn", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "BPFMIPeephole13", "Func": "isMovFrom32Def", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4430, "Length": 73, "Cover_Rate": 0.3067226890756303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMVE", "(", ")", "const", "{", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "hasMVE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4431, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stub", "*", "<ISA_LIT>LA25Stub", "::", "doClone", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>LA25Stub", "(", "m_Target", ",", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ")", ";"], "File": "MipsLA25Stub", "Func": "doClone", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4432, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "cmov_cnt", "=", "<NUM_LIT>", ";", "for", "(", "rtx_insn", "*", "insn", "=", "seq", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "set", ")", "continue", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "set", ")", ")", "!=", "IF_THEN_ELSE", ")", "continue", ";", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", ")", "continue", ";", "if", "(", "(", "!", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "||", "(", "!", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "++", "cmov_cnt", ">", "<NUM_LIT>", ")", "return", "false", ";"], "File": "i3866", "Func": "ix86_noce_conversion_profitable_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4433, "Length": 149, "Cover_Rate": 0.8142076502732241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Index", "=", "AM", ".", "IndexReg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Disp", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelDAGToDAG104", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4434, "Length": 114, "Cover_Rate": 0.5876288659793815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine109", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4435, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "xops", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "loop_lab", ",", "<STR_LIT>", ",", "labelno", "++", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "loop_lab", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg1", ";", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "PROBE_INTERVAL", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg2", ";", "xops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "BImode", ",", "PR_REG", "(", "<NUM_LIT>", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";"], "ground_truth": ["fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "PR_REG", "(", "<NUM_LIT>", ")", "]", ")", ";"], "File": "ia64", "Func": "output_probe_stack_range", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4436, "Length": 106, "Cover_Rate": 0.7162162162162162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpWidth", "==", "<NUM_LIT>", ")", "return", "Subtarget", ".", "canUseCMPXCHG8B", "(", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ";"], "ground_truth": ["if", "(", "OpWidth", "==", "<NUM_LIT>", ")", "return", "Subtarget", ".", "canUseCMPXCHG16B", "(", ")", ";"], "File": "X86ISelLowering100", "Func": "needsCmpXchgNb", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4437, "Length": 33, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst4v8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst4q_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4438, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo20", "Func": "storeRegToStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4439, "Length": 126, "Cover_Rate": 0.7730061349693251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", ".", "hasStackObjects", "(", ")", ";"], "File": "Z80oldFrameLowering", "Func": "hasFP", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4440, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseVal", "=", "V", ";", "V", "=", "getBrevLdObject", "(", "V", ")", ";", "}", "while", "(", "BaseVal", "!=", "V", ")", ";"], "ground_truth": ["if", "(", "const", "PHINode", "*", "PN", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "return", "returnEdge", "(", "PN", ",", "IntrBaseVal", ")", ";"], "File": "HexagonISelLowering1", "Func": "getUnderLyingObjectForBrevLdIntr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4441, "Length": 42, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "::", "~", "<ISA_LIT>FunctionInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction (2)", "Func": "~MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4442, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "Ptr", ")", "&&", "isa", "<", "FrameIndexSDNode", ">", "(", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getIndex", "(", ")", ";", "Offset", "=", "Ptr", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Ptr", "=", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "RequiredAlign", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", "DAG", ".", "InferPtrAlignment", "(", "Ptr", ")", "<", "RequiredAlign", ")", "{", "if", "(", "MFI", "->", "isFixedObjectIndex", "(", "FI", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "{", "MFI", "->", "setObjectAlignment", "(", "FI", ",", "RequiredAlign", ")", ";", "}", "}", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "(", "Offset", "%", "RequiredAlign", ")", "&", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerAsSplatVectorLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4443, "Length": 176, "Cover_Rate": 0.35699797160243407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DispOp", ".", "isImm", "(", ")", ")", "{", "if", "(", "FixupKind", "!=", "FK_PCRel_1", "&&", "FixupKind", "!=", "FK_PCRel_2", "&&", "FixupKind", "!=", "FK_PCRel_4", ")", "{", "EmitConstant", "(", "DispOp", ".", "getImm", "(", ")", "+", "ImmOffset", ",", "Size", ",", "CurByte", ",", "OS", ")", ";", "return", ";", "}", "Expr", "=", "MCConstantExpr", "::", "Create", "(", "DispOp", ".", "getImm", "(", ")", ",", "Ctx", ")", ";", "}", "else", "{", "Expr", "=", "DispOp", ".", "getExpr", "(", ")", ";", "}", "if", "(", "FixupKind", "==", "FK_Data_4", "&&", "StartsWithGlobalOffsetTable", "(", "Expr", ")", ")", "{", "assert", "(", "ImmOffset", "==", "<NUM_LIT>", ")", ";", "FixupKind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "ImmOffset", "=", "CurByte", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter25", "Func": "EmitImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4444, "Length": 102, "Cover_Rate": 0.41295546558704455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqtbx4q_s8", "(", "int8x16_t", "r", ",", "int8x16x4_t", "tab", ",", "uint8x16_t", "idx", ")", "{", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon3_vqtbx4q_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4445, "Length": 79, "Cover_Rate": 0.8494623655913979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'B'", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'W'", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "return", "true", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "mmix3", "Func": "mmix_assemble_integer", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4446, "Length": 82, "Cover_Rate": 0.41624365482233505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "BitTracker", "::", "has", "(", "unsigned", "Reg", ")", "const", "{"], "ground_truth": ["return", "Map", ".", "find", "(", "Reg", ")", "!=", "Map", ".", "end", "(", ")", ";"], "File": "BitTracker", "Func": "has", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4447, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "SRC", ")", ";", "unsigned", "SubRegs", "=", "VRC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "MIB", ".", "addReg", "(", "SRegs", "[", "i", "]", ")", ";", "MIB", ".", "addImm", "(", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "}", "return", "DstReg", ";"], "ground_truth": ["}"], "File": "SIInstrInfo128", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4448, "Length": 172, "Cover_Rate": 0.7818181818181819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPModifiers", "(", ")", "const", "{"], "ground_truth": ["return", "getModifiers", "(", ")", ".", "hasFPModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "hasFPModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4449, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "TD", "->", "getPointerSize", "(", ")", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FrameAddr", ",", "Offset", ")", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "RetAddrFI", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "RetAddrFI", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering73", "Func": "LowerRETURNADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4450, "Length": 135, "Cover_Rate": 0.6887755102040817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Idx", "=", "getOprIdx", "<", "const", "MCSubtargetInfo", "&", ">", "(", "Name", ",", "Msg", ",", "MSG_<ISA_LIT>ZE", ",", "STI", ")", ";"], "ground_truth": ["return", "(", "Idx", "<", "<NUM_LIT>", ")", "?", "Idx", ":", "Msg", "[", "Idx", "]", ".", "Encoding", ";"], "File": "AMDGPUBaseInfo3", "Func": "getMsgId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4451, "Length": 35, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "classifyPressureSet", "(", "i", ",", "<STR_LIT>", ",", "SGPRPressureSets", ")", ";", "classifyPressureSet", "(", "i", ",", "<STR_LIT>", ",", "VGPRPressureSets", ")", ";", "classifyPressureSet", "(", "i", ",", "<STR_LIT>", ",", "AGPRPressureSets", ")", ";", "}", "std", "::", "vector", "<", "unsigned", ">", "PressureSetRegUnits", "(", "NumRegPressureSets", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "getNumRegUnits", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "int", "*", "PSets", "=", "getRegUnitPressureSets", "(", "i", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "PSets", "[", "j", "]", "!=", "-", "<NUM_LIT>", ";", "++", "j", ")", "{", "++", "PressureSetRegUnits", "[", "PSets", "[", "j", "]", "]", ";", "}", "}", "unsigned", "VGPRMax", "=", "<NUM_LIT>", ",", "SGPRMax", "=", "<NUM_LIT>", ",", "AGPRMax", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{", "if", "(", "isVGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "VGPRMax", ")", "{", "VGPRSetID", "=", "i", ";", "VGPRMax", "=", "PressureSetRegUnits", "[", "i", "]", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "isSGPRPressureSet", "(", "i", ")", "&&", "PressureSetRegUnits", "[", "i", "]", ">", "SGPRMax", ")", "{"], "File": "SIRegisterInfo111", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4452, "Length": 174, "Cover_Rate": 0.5337423312883436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "SPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4453, "Length": 37, "Cover_Rate": 0.6491228070175439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRhazRs", "(", ")", "const", "{", "return", "Kind", "==", "OpKind", "::", "RhazRs", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "isRhazRs", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4454, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZvqmac", "(", ")", "const", "{"], "ground_truth": ["return", "HasStdExtZvqmac", ";"], "File": "RISCVSubtarget20", "Func": "hasStdExtZvqmac", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4455, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "W", "(", "getTheARM64_32Target", "(", ")", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "V", "(", "getThe<ISA_LIT>_32Target", "(", ")", ")", ";"], "File": "AArch64AsmPrinter42", "Func": "LLVMInitializeAArch64AsmPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4456, "Length": 22, "Cover_Rate": 0.36065573770491804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "force32BitJumpTables", "(", ")", "const", "{", "return", "Force32BitJumpTables", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "force32BitJumpTables", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4457, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMShadowTracker", ".", "emitShadowPadding", "(", "*", "OutStreamer", ",", "getSubtargetInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter10", "Func": "emitBasicBlockEnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4458, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HadVectorOp", "=", "true", ";", "VSETVLIInfo", "NewInfo", "=", "computeInfoForInstr", "(", "MI", ",", "TSFlags", ",", "MRI", ")", ";", "if", "(", "!", "BBInfo", ".", "Change", ".", "isValid", "(", ")", ")", "{", "BBInfo", ".", "Change", "=", "NewInfo", ";", "}", "else", "{", "if", "(", "!", "canSkipVSETVLIForLoadStore", "(", "MI", ",", "NewInfo", ",", "BBInfo", ".", "Change", ")", "&&", "needVSETVLI", "(", "NewInfo", ",", "BBInfo", ".", "Change", ")", ")", "BBInfo", ".", "Change", "=", "NewInfo", ";", "}", "}", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ")", ")", "{", "BBInfo", ".", "Change", "=", "<STR_LIT>", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI", "Func": "computeVLVTYPEChanges", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4459, "Length": 106, "Cover_Rate": 0.452991452991453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "isRegBase", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsFastISel", "Func": "getReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4460, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "PTXSelectionDAGInfo", "Func": "~PTXSelectionDAGInfo", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4461, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "NewGlob", "=", "nullptr", ";", "NewGlob", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpcd", ")", ")", ";", "if", "(", "HasVdst", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "NewGlob", "->", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "IndexReg", ",", "false", ")", ")", ";", "if", "(", "VData", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "VData", ")", ";", "NewGlob", "->", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "BaseReg", ",", "false", ")", ")", ";", "NewGlob", "->", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "offset", ")", ")", ";", "MachineOperand", "*", "Glc", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "glc", ")", ";", "if", "(", "Glc", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "Glc", ")", ";", "MachineOperand", "*", "DLC", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "dlc", ")", ";", "if", "(", "DLC", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "DLC", ")", ";", "NewGlob", "->", "addOperand", "(", "*", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "slc", ")", ")", ";", "MachineOperand", "*", "VDstInOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdst_in", ")", ";", "if", "(", "VDstInOp", ")", "NewGlob", "->", "addOperand", "(", "MF", ",", "*", "VDstInOp", ")", ";", "NewGlob", "->", "copyImplicitOps", "(", "MF", ",", "MI", ")", ";"], "ground_truth": ["NewGlob", "->", "cloneMemRefs", "(", "MF", ",", "MI", ")", ";"], "File": "SIFixupVectorISel1", "Func": "fixupGlobalSaddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4462, "Length": 231, "Cover_Rate": 0.47925311203319504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPEs", "[", "J", "]", ".", "RefCount", "==", "<NUM_LIT>", "&&", "CPEs", "[", "J", "]", ".", "CPEMI", ")", "{", "removeDeadCPEMI", "(", "CPEs", "[", "J", "]", ".", "CPEMI", ")", ";", "CPEs", "[", "J", "]", ".", "CPEMI", "=", "nullptr", ";", "MadeChange", "=", "true", ";", "}", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "CSKYConstantIslandPass", "Func": "removeUnusedCPEntries", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4463, "Length": 48, "Cover_Rate": 0.39669421487603307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "oper", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "oper", ">=", "<NUM_LIT>", ";", "--", "oper", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "oper", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "break", ";", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "oper", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "MO", ".", "getReg", "(", ")", ",", "MO", ".", "isDef", "(", ")", ",", "MO", ".", "isImplicit", "(", ")", ",", "MO", ".", "isKill", "(", ")", ",", "MO", ".", "isDead", "(", ")", ",", "MO", ".", "isUndef", "(", ")", ",", "MO", ".", "isDebug", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "oper", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "assert", "(", "hasGAOpnd", "==", "false", "&&", "<STR_LIT>", ")", ";", "tmpOpnds", ".", "push_back", "(", "MO", ")", ";", "hasGAOpnd", "=", "true", ";", "GAIdx", "=", "oper", ";", "continue", ";", "}", "else", "{", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "}", "}", "}"], "ground_truth": ["int", "regPos", "=", "invertJump", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo11", "Func": "PredicateInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4464, "Length": 208, "Cover_Rate": 0.3161094224924012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Op", ".", "getOperand", "(", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Flag", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "SPUISelLowering12", "Func": "LowerRET", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4465, "Length": 133, "Cover_Rate": 0.4586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";"], "ground_truth": ["return", "offsets", "->", "outgoing_args", "!=", "<NUM_LIT>", ";"], "File": "arm4", "Func": "use_simple_return_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4466, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DstPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "DstSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "DstPtr", ",", "SrcPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "DstSV", ")", ",", "MachinePointerInfo", "(", "SrcSV", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "LowerVACOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4467, "Length": 122, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "ResultReg", ";"], "ground_truth": ["if", "(", "!", "EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "getAlignment", "(", ")", ")", ")", "return", "false", ";"], "File": "MipsFastISel45", "Func": "SelectLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4468, "Length": 68, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getReqNTIDx", "(", "F", ",", "reqntidx", ")", ")", "reqntidx", "=", "<NUM_LIT>", ";", "else", "specified", "=", "true", ";", "if", "(", "!", "getReqNTIDy", "(", "F", ",", "reqntidy", ")", ")", "reqntidy", "=", "<NUM_LIT>", ";", "else", "specified", "=", "true", ";", "if", "(", "!", "getReqNTIDz", "(", "F", ",", "reqntidz", ")", ")", "reqntidz", "=", "<NUM_LIT>", ";", "else", "specified", "=", "true", ";", "if", "(", "specified", ")", "O", "<<", "<STR_LIT>", "<<", "reqntidx", "<<", "<STR_LIT>", "<<", "reqntidy", "<<", "<STR_LIT>", "<<", "reqntidz", "<<", "<STR_LIT>", ";", "unsigned", "maxntidx", ",", "maxntidy", ",", "maxntidz", ";", "specified", "=", "false", ";", "if", "(", "!", "getMaxNTIDx", "(", "F", ",", "maxntidx", ")", ")", "maxntidx", "=", "<NUM_LIT>", ";", "else", "specified", "=", "true", ";", "if", "(", "!", "getMaxNTIDy", "(", "F", ",", "maxntidy", ")", ")", "maxntidy", "=", "<NUM_LIT>", ";", "else", "specified", "=", "true", ";", "if", "(", "!", "getMaxNTIDz", "(", "F", ",", "maxntidz", ")", ")", "maxntidz", "=", "<NUM_LIT>", ";", "else", "specified", "=", "true", ";", "if", "(", "specified", ")", "O", "<<", "<STR_LIT>", "<<", "maxntidx", "<<", "<STR_LIT>", "<<", "maxntidy", "<<", "<STR_LIT>", "<<", "maxntidz", "<<", "<STR_LIT>", ";", "unsigned", "mincta", ";", "if", "(", "getMinCTASm", "(", "F", ",", "mincta", ")", ")", "O", "<<", "<STR_LIT>", "<<", "mincta", "<<", "<STR_LIT>", ";", "unsigned", "maxnreg", ";", "if", "(", "getMaxNReg", "(", "F", ",", "maxnreg", ")", ")", "O", "<<", "<STR_LIT>", "<<", "maxnreg", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter15", "Func": "emitKernelFunctionDirectives", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4469, "Length": 206, "Cover_Rate": 0.8803418803418803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LogicalShift", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "NewShiftVal", "=", "NumBitsPerElt", "-", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "NewShiftVal", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "LogicalShift", "&&", "(", "ShiftVal", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "N", "->", "isOnlyUserOf", "(", "N0", ".", "getNode", "(", ")", ")", "&&", "getTargetConstantBitsFromNode", "(", "N0", ",", "NumBitsPerElt", ",", "UndefElts", ",", "EltBits", ")", ")", "{", "assert", "(", "EltBits", ".", "size", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "APInt", "&", "Elt", ":", "EltBits", ")", "{", "if", "(", "<STR_LIT>", "==", "Opcode", ")", "Elt", "<<=", "ShiftVal", ";", "else", "if", "(", "<STR_LIT>", "==", "Opcode", ")", "Elt", ".", "ashrInPlace", "(", "ShiftVal", ")", ";", "else", "Elt", ".", "lshrInPlace", "(", "ShiftVal", ")", ";", "}"], "ground_truth": ["return", "getConstVector", "(", "EltBits", ",", "UndefElts", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";"], "File": "X86ISelLowering125", "Func": "combineVectorShiftImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4470, "Length": 218, "Cover_Rate": 0.3811188811188811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "TID", "=", "get", "(", "Opc", ")", ";", "const", "TargetOperandInfo", "&", "TOI", "=", "TID", ".", "OpInfo", "[", "Index", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TOI", ".", "isLookupPtrRegClass", "(", ")", "?", "RI", ".", "getPointerRegClass", "(", ")", ":", "RI", ".", "getRegClass", "(", "TOI", ".", "RegClass", ")", ";", "unsigned", "NumDefs", "=", "TID", ".", "NumDefs", ";", "std", "::", "vector", "<", "SDValue", ">", "AddrOps", ";", "std", "::", "vector", "<", "SDValue", ">", "BeforeOps", ";", "std", "::", "vector", "<", "SDValue", ">", "AfterOps", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "<NUM_LIT>", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "Load", "=", "<NUM_LIT>", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "if", "(", "FoldedLoad", ")", "{", "MVT", "VT", "=", "*", "RC", "->", "vt_begin", "(", ")", ";", "bool", "isAligned", "=", "(", "RI", ".", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "||", "RI", ".", "needsStackRealignment", "(", "MF", ")", ";", "Load", "=", "DAG", ".", "getTargetNode", "(", "getLoadRegOpcode", "(", "RC", ",", "isAligned", ")", ",", "dl", ",", "VT", ",", "<STR_LIT>", ",", "&", "AddrOps", "[", "<NUM_LIT>", "]", ",", "AddrOps", ".", "size", "(", ")", ")", ";", "NewNodes", ".", "push_back", "(", "Load", ")", ";", "}", "std", "::", "vector", "<", "MVT", ">", "VTs", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "<NUM_LIT>", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "{", "const", "TargetOperandInfo", "&", "DstTOI", "=", "TID", ".", "OpInfo", "[", "<NUM_LIT>", "]", ";", "DstRC", "=", "DstTOI", ".", "isLookupPtrRegClass", "(", ")", "?", "RI", ".", "getPointerRegClass", "(", ")", ":", "RI", ".", "getRegClass", "(", "DstTOI", ".", "RegClass", ")", ";", "VTs", ".", "push_back", "(", "*", "DstRC", "->", "vt_begin", "(", ")", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "X86InstrInfo101", "Func": "unfoldMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4471, "Length": 388, "Cover_Rate": 0.532967032967033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Src1Ty", ".", "isVector", "(", ")", "||", "!", "Src2Ty", ".", "isVector", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "BytesPerElt", "=", "DstTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "Constant", "*", ",", "<NUM_LIT>", ">", "CstIdxs", ";", "for", "(", "int", "Val", ":", "Mask", ")", "{", "Val", "=", "Val", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Val", ";", "for", "(", "unsigned", "Byte", "=", "<NUM_LIT>", ";", "Byte", "<", "BytesPerElt", ";", "++", "Byte", ")", "{", "unsigned", "Offset", "=", "Byte", "+", "Val", "*", "BytesPerElt", ";", "CstIdxs", ".", "emplace_back", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ",", "Offset", ")", ")", ";", "}", "}", "Constant", "*", "CPVal", "=", "ConstantVector", "::", "get", "(", "CstIdxs", ")", ";", "MachineInstr", "*", "IndexLoad", "=", "emitLoadFromConstantPool", "(", "CPVal", ",", "MIB", ")", ";", "if", "(", "!", "IndexLoad", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "DstTy", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "DstTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Concat", "=", "emitVectorConcat", "(", "None", ",", "Src1Reg", ",", "Src2Reg", ",", "MIB", ")", ";", "if", "(", "!", "Concat", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "IndexLoad", "=", "emitScalarToVector", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ",", "IndexLoad", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MIB", ")", ";", "auto", "TBL1", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "&", "<STR_LIT>", "}", ",", "{", "Concat", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "IndexLoad", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "TBL1", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectShuffleVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4472, "Length": 290, "Cover_Rate": 0.4974271012006861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEInstrInfo", "::", "ExpandBuildPairF64", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "LoReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "HiReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "Mtc1Tdd", "=", "get", "(", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "Mtc1Tdd", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LoReg", ")", ";"], "File": "MipsSEInstrInfo1", "Func": "ExpandBuildPairF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4473, "Length": 110, "Cover_Rate": 0.7746478873239436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nios2_builtin_decls", "[", "code", "]", "=", "fndecl", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_register_builtin_fndecl", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4474, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ShadowRegI8", ")", ".", "addReg", "(", "ShadowRegI8", ")", ")", ";", "MCSymbol", "*", "DoneSym", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "DoneExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DoneSym", ",", "Ctx", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "DoneExpr", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "AddressRegI32", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addReg", "(", "ScratchRegI32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "switch", "(", "AccessSize", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "{", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "ScratchRegI32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "EmitLEA", "(", "*", "Op", ",", "<STR_LIT>", ",", "ScratchRegI32", ",", "Out", ")", ";", "break", ";", "}"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "X86AsmInstrumentation", "Func": "InstrumentMemOperandSmall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4475, "Length": 191, "Cover_Rate": 0.32482993197278914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFunnelShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFunnelShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerABS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerROTL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCISelLowering100", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4476, "Length": 237, "Cover_Rate": 0.36517719568567025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_cmpgt_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpgtss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_cmpgt_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4477, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMem512", "(", ")", "&&", "isMemIndexReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86Operand10", "Func": "isMem512_RC512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4478, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_double2", ")", "(", "si_dfa", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_add", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4479, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "false", ";", "else", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "{", "if", "(", "!", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "false", ";", "}", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4480, "Length": 66, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "JumpOffset", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "JumpOffset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler23", "Func": "DecodeJumpTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4481, "Length": 31, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SIMD", "&&", "aarch64_vector_mode_p", "(", "mode1", ")", "&&", "aarch64_vector_mode_p", "(", "mode2", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "aarch642", "Func": "aarch64_modes_tieable_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4482, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONST_INT_P", "(", "op", "[", "nopnds", "]", ")", ")", "error", "(", "<STR_LIT>", ",", "arg_num", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "arg_num", ")", ";", "return", "const0_rtx", ";", "}", "op", "[", "nopnds", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "nopnds", "]", ")", ";", "}", "nopnds", "++", ";", "}", "switch", "(", "fcode", ")", "{", "case", "RS6000_BIF_TENDALL", ":", "case", "RS6000_BIF_TRESUME", ":", "op", "[", "nopnds", "++", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "RS6000_BIF_TSUSPEND", ":", "op", "[", "nopnds", "++", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "rtx", "cr", "=", "NULL_RTX", ";", "if", "(", "uses_spr", ")", "{", "machine_mode", "mode", "=", "TARGET_POWERPC64", "?", "DImode", ":", "SImode", ";", "op", "[", "nopnds", "++", "]", "=", "gen_rtx_CONST_INT", "(", "mode", ",", "htm_spr_num", "(", "fcode", ")", ")", ";", "}", "else", "if", "(", "bif_is_htmcr", "(", "*", "bifaddr", ")", ")", "{", "cr", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "op", "[", "nopnds", "++", "]", "=", "cr", ";", "}", "rtx", "pat", ";", "switch", "(", "nopnds", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";"], "File": "rs6000-builtin", "Func": "htm_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4483, "Length": 268, "Cover_Rate": 0.37170596393897365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ensureEmptyNestingStack", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser (2)", "Func": "onEndOfFile", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4484, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "<ISA_LIT>SEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>SEInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";", "unsigned", "SP", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["TII", ".", "adjustStackPtr", "(", "SP", ",", "Amount", ",", "MBB", ",", "I", ")", ";"], "File": "MipsSEFrameLowering34", "Func": "eliminateCallFramePseudoInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4485, "Length": 108, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isZeroExtended", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "N", ")", ")", "return", "true", ";", "if", "(", "isExtendedBUILD_VECTOR", "(", "N", ",", "DAG", ",", "false", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isZeroExtended", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4486, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Thumb1FrameLowering", "::", "Thumb1FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>FrameLowering", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameLowering (2)", "Func": "Thumb1FrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4487, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64Bit", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getTargetTriple", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ";"], "File": "SparcAsmParser11", "Func": "is64Bit", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4488, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "HexagonISelLowering (2)1", "Func": "getTargetNodeName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4489, "Length": 120, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parts", ".", "index", "=", "XVECEXP", "(", "addr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XVECEXP", "(", "addr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "ok", "=", "ix86_decompose_address", "(", "addr", ",", "&", "parts", ")", ";", "gcc_assert", "(", "ok", ")", ";", "base", "=", "parts", ".", "base", ";", "index", "=", "parts", ".", "index", ";", "disp", "=", "parts", ".", "disp", ";", "scale", "=", "parts", ".", "scale", ";", "if", "(", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", "as", "=", "parts", ".", "seg", ";", "else", "gcc_assert", "(", "ADDR_SPACE_GENERIC_P", "(", "parts", ".", "seg", ")", ")", ";", "if", "(", "!", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", "{", "const", "char", "*", "string", ";", "if", "(", "as", "==", "ADDR_SPACE_SEG_FS", ")", "string", "=", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "as", "==", "ADDR_SPACE_SEG_GS", ")", "string", "=", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "fputs", "(", "string", ",", "file", ")", ";", "}", "if", "(", "TARGET_64BIT", "&&", "!", "base", "&&", "!", "index", "&&", "!", "no_rip", ")", "{", "rtx", "symbol", "=", "disp", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "symbol", "=", "XEXP", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", "==", "<NUM_LIT>", ")", ")", "base", "=", "pc_rtx", ";", "}", "if", "(", "!", "base", "&&", "!", "index", ")", "{", "if", "(", "CONST_INT_P", "(", "disp", ")", ")", "{", "if", "(", "ASSEMBLER_DIALECT", "==", "ASM_INTEL", "&&", "parts", ".", "seg", "==", "ADDR_SPACE_GENERIC", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "disp", ")", ")", ";", "}", "else", "if", "(", "flag_pic", ")", "output_pic_addr_const", "(", "file", ",", "disp", ",", "<NUM_LIT>", ")", ";", "else", "output_addr_const", "(", "file", ",", "disp", ")", ";", "}", "else", "{", "if", "(", "SImode_address_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "if", "(", "flag_checking", ")", "{", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "SUBREG", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "SImode", ")", ";", "gcc_assert", "(", "GET_MODE", "(", "SUBREG_REG", "(", "addr", ")", ")", "==", "DImode", ")", ";", "break", ";", "case", "ZERO_EXTEND", ":", "case", "AND", ":", "gcc_assert", "(", "GET_MODE", "(", "addr", ")", "==", "DImode", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "gcc_assert", "(", "!", "code", ")", ";", "code", "=", "'k'", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_print_operand_address_as", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4490, "Length": 419, "Cover_Rate": 0.3587328767123288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "Literal", ".", "getZExtValue", "(", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "getZExtValue", "(", ")", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", "(", "InstDesc", ",", "OpNum", ")", ")", "{", "if", "(", "Literal", ".", "getLoBits", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "const_cast", "<", "<ISA_LIT>AsmParser", "*", ">", "(", "AsmParser", ")", "->", "Warning", "(", "Inst", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";", "setImmKindLiteral", "(", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "setImmKindConst", "(", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "setImmKindLiteral", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUAsmParser1", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4491, "Length": 467, "Cover_Rate": 0.48951781970649894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "MBB", "->", "pred_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "transferSuccessor", "(", "Pred", ",", "MBB", ",", "newBB", ")", ";", "}", "newBB", "->", "addSuccessor", "(", "MBB", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MF", "->", "insert", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ",", "newBB", ")", ";"], "File": "PatmosFunctionSplitter", "Func": "splitBlockAtStart", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4492, "Length": 54, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqw128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v8hi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_cvtsepi64_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4493, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "true", ";"], "File": "SIInstrInfo128", "Func": "isSchedulingBoundary", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4494, "Length": 29, "Cover_Rate": 0.4393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector32", "Func": "selectVectorSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4495, "Length": 140, "Cover_Rate": 0.35989717223650386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "BranchCode", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";"], "ground_truth": ["<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";"], "File": "SHUXIInstrInfo", "Func": "analyzeBranch", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4496, "Length": 151, "Cover_Rate": 0.4015957446808511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrshlq_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrshlq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4497, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "isDarwin", "(", ")", ")", "return", "new", "<ISA_LIT>DarwinAsmPrinter", "(", "tm", ",", "Streamer", ")", ";", "return", "new", "<ISA_LIT>LinuxAsmPrinter", "(", "tm", ",", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter (2)", "Func": "createPPCAsmPrinterPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4498, "Length": 42, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "functionModified", "=", "false", ";", "Function", "::", "iterator", "I", "=", "function", ".", "begin", "(", ")", ";", "TerminatorInst", "*", "firstTerminatorInst", "=", "(", "I", "++", ")", "->", "getTerminator", "(", ")", ";", "for", "(", "Function", "::", "iterator", "E", "=", "function", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "BI", "=", "I", "->", "begin", "(", ")", ",", "BE", "=", "I", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", ")", "{", "AllocaInst", "*", "allocaInst", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "BI", "++", ")", ";", "if", "(", "allocaInst", "&&", "isa", "<", "ConstantInt", ">", "(", "allocaInst", "->", "getArraySize", "(", ")", ")", ")", "{"], "ground_truth": ["allocaInst", "->", "moveBefore", "(", "firstTerminatorInst", ")", ";"], "File": "NVPTXAllocaHoisting3", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4499, "Length": 114, "Cover_Rate": 0.8444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_srl_pi16", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psrlw", "(", "(", "__v4hi", ")", "__m", ",", "(", "long", "long", ")", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_srl_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4500, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasDSPR2", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)", "Func": "hasDSPR2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4501, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NULL", ";", "case", "ALPHA_FPTM_U", ":", "return", "<STR_LIT>", ";", "case", "ALPHA_FPTM_SU", ":", "return", "<STR_LIT>", ";", "case", "ALPHA_FPTM_SUI", ":", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "TRAP_SUFFIX_U_SU_SUI", ":", "switch", "(", "alpha_fptm", ")", "{", "case", "ALPHA_FPTM_N", ":", "return", "NULL", ";", "case", "ALPHA_FPTM_U", ":", "return", "<STR_LIT>", ";", "case", "ALPHA_FPTM_SU", ":", "return", "<STR_LIT>", ";", "case", "ALPHA_FPTM_SUI", ":", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "get_trap_mode_suffix", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4502, "Length": 69, "Cover_Rate": 0.36507936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", "||", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMemPCRelImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4503, "Length": 40, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerAtomicLoadStore", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "isStrongerThanMonotonic", "(", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getSuccessOrdering", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerAtomicLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4504, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmla_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4505, "Length": 33, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "defs", ".", "test", "(", "i", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "RAInfo", "Func": "hasDefBefore", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4506, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TVMRematerialize", "Func": "getPassName", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4507, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)", "Func": "hasReservedCallFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4508, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter104", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4509, "Length": 89, "Cover_Rate": 0.326007326007326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_shrdv_epi16", "(", "__m256i", "__A", ",", "__m256i", "__B", ",", "__m256i", "__C", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpshrdv_v16hi", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_shrdv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4510, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "res", "<", "<NUM_LIT>", "&&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "type", ")", ";", "if", "(", "res", ">", "<NUM_LIT>", "&&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "type", ")", ";"], "ground_truth": ["return", "res", ">", "<NUM_LIT>", "?", "DOUBLEWORD_ALIGNMENT", ":", "PARM_BOUNDARY", ";"], "File": "arm", "Func": "arm_function_arg_boundary", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4511, "Length": 45, "Cover_Rate": 0.5921052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ",", "Sel1", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "LHS", ",", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ",", "TV", ",", "FV", ")", ";", "}", "SDValue", "Cmp", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "if", "(", "Sel1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sel1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ",", "Sel1", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "FV", ",", "TV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCISelLowering11", "Func": "LowerSELECT_CC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4512, "Length": 461, "Cover_Rate": 0.3797364085667216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "false", ";", "}", "StringRef", "Identifier", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Identifier", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Res", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Percent", ":", "{", "const", "MCExpr", "*", "IdVal", ";"], "ground_truth": ["SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "MipsAsmParser44", "Func": "ParseOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4513, "Length": 256, "Cover_Rate": 0.4904214559386973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_sad_pu8", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wsadb", "(", "(", "__v8qi", ")", "__A", ",", "(", "__v8qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_sad_pu8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4514, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u64_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4515, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_extractf64x4_pd", "(", "__m256d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_extractf64x4_mask", "(", "(", "__v8df", ")", "__A", ",", "__imm", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_extractf64x4_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4516, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_compress_ps", "(", "__mmask8", "__U", ",", "__m256", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_compresssf256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_compress_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4517, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "WVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", "*", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "Mask17", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "DAG", ".", "MaskedValueIsZero", "(", "N1", ",", "Mask17", ")", "||", "!", "DAG", ".", "MaskedValueIsZero", "(", "N0", ",", "Mask17", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineMulToPMADDWD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4518, "Length": 158, "Cover_Rate": 0.4540229885057471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "OffsetOp", ".", "getImm", "(", ")", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "assert", "(", "RegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "RegOp", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "BPFInstPrinter20", "Func": "printMemOperand", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4519, "Length": 46, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LibCalls", "::", "isUnsafeMath", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "auto", "Op", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "CI", ")", ")", "if", "(", "Op", "->", "isFast", "(", ")", ")", "return", "true", ";", "const", "Function", "*", "F", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["Attribute", "Attr", "=", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPULibCalls1", "Func": "isUnsafeMath", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4520, "Length": 61, "Cover_Rate": 0.8591549295774648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FuncName", "=", "GV", "->", "getName", "(", ")", ".", "data", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "assert", "(", "funcType", "!=", "nullptr", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VarOps", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Type", "*", "retType", "=", "funcType", "->", "getReturnType", "(", ")", ";", "SDValue", "RetValue", ";", "if", "(", "!", "retType", "->", "isVoidTy", "(", ")", ")", "{", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "<STR_LIT>", ")", ";", "RetValue", "=", "DAG", ".", "getTargetExternalSymbol", "(", "PM", ".", "getParamName", "(", "PM", ".", "addCallRetParam", "(", "retType", ",", "PM", ".", "mangleArg", "(", "&", "Mang", ",", "FuncName", ",", "DL", ")", ")", ")", ",", "PtrVT", ")", ";", "unsigned", "NElts", ";", "Type", "*", "EmitTy", "=", "<STR_LIT>", "(", "retType", ",", "NElts", ",", "DL", ")", ";", "BrigType", "BT", "=", "getParamBrigType", "(", "EmitTy", ",", "DL", ",", "CLI", ".", "RetSExt", ")", ";", "unsigned", "Align", "=", "<STR_LIT>", "(", "retType", ",", "DL", ",", "false", ")", ";", "const", "SDValue", "ArgDeclOps", "[", "]", "=", "{", "RetValue", ",", "DAG", ".", "getTargetConstant", "(", "BT", ",", "dl", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "NElts", ",", "dl", ",", "PtrVT", ")", ",", "DAG", ".", "getTargetConstant", "(", "Align", ",", "dl", ",", "<STR_LIT>", ")", ",", "Chain", ",", "InFlag", "}", ";", "SDNode", "*", "ArgDeclNode", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "ArgDeclOps", ")", ";", "SDValue", "ArgDecl", "(", "ArgDeclNode", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "ArgDeclNode", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VarOps", ".", "push_back", "(", "RetValue", ")", ";", "}", "VarOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "FirstArg", "=", "VarOps", ".", "size", "(", ")", ";", "unsigned", "int", "j", "=", "<NUM_LIT>", ",", "k", "=", "<NUM_LIT>", ";", "Function", "::", "const_arg_iterator", "ai", ";", "Function", "::", "const_arg_iterator", "ae", ";", "if", "(", "calleeFunc", ")", "{", "ai", "=", "calleeFunc", "->", "arg_begin", "(", ")", ";", "ae", "=", "calleeFunc", "->", "arg_end", "(", ")", ";", "}", "MVT", "ArgPtrVT", "=", "getPointerTy", "(", "DL", ",", "<STR_LIT>", ")", ";", "MDBuilder", "MDB", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "for", "(", "FunctionType", "::", "param_iterator", "pb", "=", "funcType", "->", "param_begin", "(", ")", ",", "pe", "=", "funcType", "->", "param_end", "(", ")", ";", "pb", "!=", "pe", ";", "++", "pb", ",", "++", "ai", ",", "++", "k", ")", "{", "Type", "*", "type", "=", "*", "pb", ";", "std", "::", "string", "ParamName", ";", "if", "(", "calleeFunc", "&&", "ai", "!=", "ae", ")", "{", "ParamName", "=", "PM", ".", "mangleArg", "(", "&", "Mang", ",", "ai", "->", "getName", "(", ")", ",", "DL", ")", ";", "}", "if", "(", "ParamName", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["ParamName", "=", "<STR_LIT>", ";"], "File": "HSAILISelLowering", "Func": "LowerCall", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4521, "Length": 436, "Cover_Rate": 0.33746130030959753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "usingDefaultRegAlloc", "(", ")", ")", "report_fatal_error", "(", "RegAllocOptNotSupportedMessage", ")", ";"], "ground_truth": ["addPass", "(", "createSGPRAllocPass", "(", "false", ")", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "addRegAssignAndRewriteFast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4522, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineBasicBlock", "*", "getBranchTarget", "(", "const", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "isUnconditionalBranch", "(", "MI", ")", "||", "isConditionalBranch", "(", "MI", ")", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCInstrInfo", "Func": "getBranchTarget", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4523, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ParseDirectiveMajorMinor", "(", "Major", ",", "Minor", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";", "if", "(", "ParseAsAbsoluteExpression", "(", "Stepping", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "VendorName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveHSACodeObjectISA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4524, "Length": 150, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getAVSpillSaveOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4525, "Length": 59, "Cover_Rate": 0.5784313725490197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "EVT", "EltVT", "=", "<STR_LIT>", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";"], "ground_truth": ["int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "Idx", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";"], "File": "X86ISelLowering73", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4526, "Length": 261, "Cover_Rate": 0.504835589941973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'q'", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "make_vector", "<", "unsigned", ">", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering144", "Func": "getRegClassForInlineAsmConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4527, "Length": 203, "Cover_Rate": 0.37592592592592594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "StringRef", "Name", "=", "Mapper", ".", "toString", "(", "MO", ".", "getImm", "(", ")", ",", "ValidName", ")", ";", "if", "(", "ValidName", ")", "O", "<<", "Name", ";", "else", "O", "<<", "'#'", "<<", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter17", "Func": "printNamedImmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4528, "Length": 48, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "delete", "ResourcesModel", ";"], "ground_truth": ["}"], "File": "HexagonMachineScheduler", "Func": "~VLIWResourceModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4529, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "(", "const", "TargetOptions", "&", "pTargetOptions", ")", ":", "GNUInfo", "(", "pTargetOptions", ".", "triple", "(", ")", ")", ",", "m_Options", "(", "pTargetOptions", ")", "{"], "ground_truth": ["}"], "File": "HexagonGNUInfo", "Func": "HexagonGNUInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4530, "Length": 23, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isConstantUnsignedBitfieldExtractLegal", "(", "unsigned", "Opc", ",", "LLT", "Ty1", ",", "LLT", "Ty2", ")", "const", "{", "return", "(", "Ty1", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "||", "Ty1", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "&&", "Ty2", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "isConstantUnsignedBitfieldExtractLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4531, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "hasFlatOffsets", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "{", "unsigned", "OffsetSize", "=", "<STR_LIT>", "(", "getSTI", "(", ")", ",", "true", ")", ";", "if", "(", "!", "isIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "OffsetSize", ")", "+", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "{", "unsigned", "OffsetSize", "=", "<STR_LIT>", "(", "getSTI", "(", ")", ",", "false", ")", ";", "if", "(", "!", "isUIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "OffsetSize", ")", "+", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser32", "Func": "validateFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4532, "Length": 150, "Cover_Rate": 0.5976095617529881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "MCDisassembler", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "SystemZDisassembler1", "Func": "SystemZDisassembler", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4533, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVMCAsmInfo1", "Func": "anchor", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4534, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sese", "->", "remove", "(", "pseudo_node_t", "(", "me", ",", "dir", ")", ")", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "edges", ")", "{", "basic_block", "target", "=", "*", "(", "basic_block", "*", ")", "(", "(", "char", "*", ")", "e", "+", "offset", ")", ";", "if", "(", "bb_sese", "*", "t_sese", "=", "BB_GET_SESE", "(", "target", ")", ")", "{", "if", "(", "t_sese", "->", "node", "<", "sese", "->", "node", "+", "dir", "&&", "!", "(", "dir", "<", "<NUM_LIT>", "&&", "sese", "->", "parent", "==", "t_sese", "->", "node", ")", ")", "sese", "->", "push", "(", "pseudo_node_t", "(", "target", ",", "usd", "*", "t_sese", "->", "dir", ")", ")", ";", "}", "else", "{", "sese", "->", "push", "(", "pseudo_node_t", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "sese", "->", "brackets", ".", "length", "(", ")", "||", "!", "edges", "||", "!", "edges", "->", "length", "(", ")", ")", "{", "hi_back", "=", "<NUM_LIT>", ";", "node_back", "=", "pseudo_node_t", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "sese", "->", "push", "(", "node_back", ")", ";", "}", "sese", "->", "high", "=", "hi_back", "<", "hi_child", "?", "node_back", ":", "node_child", ";", "if", "(", "num_children", ">", "<NUM_LIT>", ")", "{", "hi_child", "=", "depth", ";", "if", "(", "dir", "<", "<NUM_LIT>", "&&", "child", ")", "{", "node_child", "=", "sese", "->", "high", ";", "hi_child", "=", "node_child", ".", "second", ";", "if", "(", "node_child", ".", "first", ")", "hi_child", "+=", "BB_GET_SESE", "(", "node_child", ".", "first", ")", "->", "node", ";", "}", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "edges", ")", "{", "basic_block", "target", "=", "*", "(", "basic_block", "*", ")", "(", "(", "char", "*", ")", "e", "+", "offset", ")", ";", "if", "(", "target", "==", "child", ")", "continue", ";", "bb_sese", "*", "t_sese", "=", "BB_GET_SESE", "(", "target", ")", ";", "if", "(", "!", "t_sese", ")", "continue", ";", "if", "(", "t_sese", "->", "parent", "!=", "sese", "->", "node", ")", "continue", ";", "int", "t_hi", "=", "t_sese", "->", "high", ".", "second", ";", "if", "(", "basic_block", "child_hi_block", "=", "t_sese", "->", "high", ".", "first", ")", "t_hi", "+=", "BB_GET_SESE", "(", "child_hi_block", ")", "->", "node", ";", "if", "(", "hi_child", ">", "t_hi", ")", "{", "hi_child", "=", "t_hi", ";", "node_child", "=", "t_sese", "->", "high", ";", "}", "}", "sese", "->", "push", "(", "node_child", ")", ";"], "ground_truth": ["}"], "File": "nvptx3", "Func": "nvptx_sese_pseudo", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4535, "Length": 335, "Cover_Rate": 0.4862119013062409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", ".", "write_hex", "(", "<STR_LIT>", "(", "Val", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64InstPrinter", "Func": "printLogicalImm64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4536, "Length": 30, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "<NUM_LIT>", "*", "BITS_PER_WORD", ")", "return", "true", ";"], "ground_truth": ["return", "default_scalar_mode_supported_p", "(", "mode", ")", ";"], "File": "mips4", "Func": "mips_scalar_mode_supported_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4537, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "shouldEmitGOTReloc", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "&&", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";"], "File": "SIISelLowering101", "Func": "shouldEmitGOTReloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4538, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "T", "==", "AM", ".", "Segment", ")", ";", "AM", ".", "Segment", "=", "Copy", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "unsigned", "Complexity", "=", "<NUM_LIT>", ";", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ")", "if", "(", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", ")", "Complexity", "=", "<NUM_LIT>", ";", "else", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "else", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ")", "Complexity", "=", "<NUM_LIT>", ";", "if", "(", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "Complexity", "++", ";", "else", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "AM", ".", "Scale", ">", "<NUM_LIT>", ")", "Complexity", "++", ";", "if", "(", "AM", ".", "hasSymbolicDisplacement", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "Complexity", "=", "<NUM_LIT>", ";", "else", "Complexity", "+=", "<NUM_LIT>", ";", "}", "if", "(", "AM", ".", "Disp", "&&", "(", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", "||", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", ")", "Complexity", "++", ";", "if", "(", "Complexity", "<=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["getAddressOperands", "(", "AM", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";"], "File": "X86ISelDAGToDAG74", "Func": "SelectLEAAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4539, "Length": 198, "Cover_Rate": 0.7148014440433214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["int", "DimIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "dim", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4540, "Length": 39, "Cover_Rate": 0.36792452830188677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrbq_scatter_offset_u8", "(", "uint8_t", "*", "__base", ",", "uint8x16_t", "__offset", ",", "uint8x16_t", "__value", ")", "{", "__builtin_mve_vstrbq_scatter_offset_uv16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__base", ",", "__offset", ",", "__value", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrbq_scatter_offset_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4541, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";", "emitReturnList", "(", "Sig", ")", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "WebAssemblyTargetStreamer", "Func": "emitSignature", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4542, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "PC_REGNUM", ",", "PC_REGNUM", ")", ";", "}", "else", "if", "(", "TARGET_THUMB2", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "STATIC_CHAIN_REGNUM", ",", "PC_REGNUM", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "PC_REGNUM", ",", "PC_REGNUM", ")", ";", "}", "else", "{", "ASM_OUTPUT_ALIGN", "(", "f", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "File": "arm5", "Func": "arm_asm_trampoline_template", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4543, "Length": 71, "Cover_Rate": 0.398876404494382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_s16", "(", "int16_t", "*", "a", ",", "int16x4_t", "b", ")", "{"], "ground_truth": ["__builtin_aarch64_st1v4hi", "(", "(", "__builtin_aarch64_simd_hi", "*", ")", "a", ",", "b", ")", ";"], "File": "arm", "Func": "neon2_vst1_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4544, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_hasELPMX", ";"], "ground_truth": ["}"], "File": "AVRSubtarget", "Func": "hasELPMX", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4545, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INSN_ADDRESSES_SET_P", "(", ")", ")", "return", "INSN_ADDRESSES", "(", "INSN_UID", "(", "lab", ")", ")", ">", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "while", "(", "insn", ")", "{"], "ground_truth": ["if", "(", "insn", "==", "lab", ")", "return", "true", ";"], "File": "pa", "Func": "forward_branch_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4546, "Length": 37, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Clone", "=", "MF", "->", "CloneMachineInstr", "(", "DBI", ")", ";", "Clone", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "MBB", "->", "insert", "(", "Insert", ",", "Clone", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyDebugValueManager", "Func": "clone", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4547, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlockInfo", "(", ")", ":", "Offset", "(", "<NUM_LIT>", ")", ",", "Size", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MipsConstantIslandPass", "Func": "BasicBlockInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4548, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "OptimizationGoal", "=", "<NUM_LIT>", ";", "if", "(", "OptimizationGoals", "==", "-", "<NUM_LIT>", ")", "OptimizationGoals", "=", "OptimizationGoal", ";", "else", "if", "(", "OptimizationGoals", "!=", "(", "int", ")", "OptimizationGoal", ")", "OptimizationGoals", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", "->", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "Type", ")", ";"], "ground_truth": ["OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";"], "File": "ARMAsmPrinter27", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4549, "Length": 118, "Cover_Rate": 0.3215258855585831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RC", "->", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4550, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrmulhq_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmulhq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4551, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "assert", "(", "(", "TF", "==", "<STR_LIT>", "||", "TF", "==", "<STR_LIT>", "||", "TF", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "else", "assert", "(", "(", "TF", "==", "<STR_LIT>", "||", "TF", "==", "<STR_LIT>", "||", "TF", "==", "<STR_LIT>", "||", "TF", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "}", "bool", "CloseParen", "=", "true", ";", "switch", "(", "TF", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "CloseParen", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "O", "<<", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", "->", "getName", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmPrinter6", "Func": "printOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4552, "Length": 314, "Cover_Rate": 0.7168949771689498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "Reg", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src", ".", "getReg", "(", ")", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DstRC", "==", "&", "<STR_LIT>", "&&", "TRI", "->", "getCommonSubClass", "(", "SrcRC", ",", "&", "<STR_LIT>", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "DefInst", "=", "MRI", ".", "getUniqueVRegDef", "(", "Src", ".", "getReg", "(", ")", ")", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "DefInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "I1Defs", ".", "push_back", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "int64_t", "Val", "=", "DefInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Dst", ")", ".", "addImm", "(", "Val", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "}", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addOperand", "(", "Src", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SILowerI1Copies18", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4553, "Length": 431, "Cover_Rate": 0.7077175697865353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "X86FastISel (2)6", "Func": "fastMaterializeFloatZero", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4554, "Length": 125, "Cover_Rate": 0.6830601092896175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_extend", "(", "vec_float4", "a", ")", "{"], "ground_truth": ["return", "(", "(", "vec_double2", ")", "(", "si_fesd", "(", "(", "qword", ")", "(", "a", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_extend", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4555, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SGPR_NULL", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_VCCZ", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_EXECZ", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_SCC", ")", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "LDS_DIRECT", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4556, "Length": 126, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "PROCESSOR_SH4", ":", "builtin_define", "(", "TARGET_FPU_SINGLE", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH4A", ":", "\\", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "TARGET_SH4", "?", "(", "TARGET_FPU_SINGLE", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "TARGET_FPU_ANY", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "case", "PROCESSOR_SH5", ":", "{", "builtin_define_with_value", "(", "<STR_LIT>", ",", "TARGET_SHMEDIA64", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "builtin_define_with_value", "(", "<STR_LIT>", ",", "TARGET_SHMEDIA", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_FPU_DOUBLE", ")", "builtin_define", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "sh-c3", "Func": "sh_cpu_cpp_builtins", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4557, "Length": 87, "Cover_Rate": 0.30313588850174217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "*", "MBB", ")", "{"], "ground_truth": ["while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ";"], "File": "TGSICFGStructurizer", "Func": "removeSuccessor", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4558, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", "||", "RelocM", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "SetVector", "<", "const", "MCSection", "*", ",", "SmallVector", "<", "const", "MCSection", "*", ",", "<NUM_LIT>", ">", ",", "SmallPtrSet", "<", "const", "MCSection", "*", ",", "<NUM_LIT>", ">", ">", "TextSections", ";", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "getTextSection", "(", ")", ")", ";"], "ground_truth": ["for", "(", "Module", "::", "iterator", "F", "=", "M", ".", "begin", "(", ")", ",", "e", "=", "M", ".", "end", "(", ")", ";", "F", "!=", "e", ";", "++", "F", ")", "if", "(", "!", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasAvailableExternallyLinkage", "(", ")", ")", "TextSections", ".", "insert", "(", "TLOFMacho", ".", "SectionForGlobal", "(", "F", ",", "Mang", ",", "TM", ")", ")", ";"], "File": "ARMAsmPrinter109", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4559, "Length": 129, "Cover_Rate": 0.36962750716332377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MulLHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MulRHS", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddRHS", "=", "RHS", ";", "if", "(", "numBitsUnsigned", "(", "MulLHS", ",", "DAG", ")", "<=", "<NUM_LIT>", "&&", "numBitsUnsigned", "(", "MulRHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ")", "{", "MulLHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "MulRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "AddRHS", "=", "DAG", ".", "getZExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "false", ")", ";", "}", "if", "(", "numBitsSigned", "(", "MulLHS", ",", "DAG", ")", "<=", "<NUM_LIT>", "&&", "numBitsSigned", "(", "MulRHS", ",", "DAG", ")", "<=", "<NUM_LIT>", ")", "{", "MulLHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulLHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "MulRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "MulRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "AddRHS", "=", "DAG", ".", "getSExtOrTrunc", "(", "AddRHS", ",", "SL", ",", "<STR_LIT>", ")", ";", "return", "getMad64_32", "(", "DAG", ",", "SL", ",", "VT", ",", "MulLHS", ",", "MulRHS", ",", "AddRHS", ",", "true", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "SDValue", "V", "=", "reassociateScalarOps", "(", "N", ",", "DAG", ")", ")", "{", "return", "V", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", "||", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "Opc", "=", "RHS", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "Cond", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isBoolSGPR", "(", "Cond", ")", ")", "break", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ",", "Cond", "}", ";", "Opc", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "SL", ",", "VTList", ",", "Args", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "auto", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", "||", "C", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";"], "ground_truth": ["SDValue", "Args", "[", "]", "=", "{", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "SIISelLowering10", "Func": "performAddCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4560, "Length": 426, "Cover_Rate": 0.6729857819905213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseOp", ".", "isReg", "(", ")", "&&", "(", "(", "UseOp", ".", "getSubReg", "(", ")", "&&", "OpToFold", ".", "isReg", "(", ")", ")", "||", "UseOp", ".", "isImplicit", "(", ")", ")", ")", "{", "return", ";", "}", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "APInt", "Imm", ";", "if", "(", "FoldingImm", ")", "{", "unsigned", "UseReg", "=", "UseOp", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "UseRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "UseReg", ")", "?", "MRI", ".", "getRegClass", "(", "UseReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "UseReg", ")", ";", "Imm", "=", "APInt", "(", "<NUM_LIT>", ",", "OpToFold", ".", "getImm", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "FoldDesc", "=", "TII", "->", "get", "(", "OpToFold", ".", "getParent", "(", ")", "->", "getOpcode", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "FoldRC", "=", "TRI", ".", "getRegClass", "(", "FoldDesc", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ")", ";", "if", "(", "FoldRC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "UseOp", ".", "getSubReg", "(", ")", ")", "{", "if", "(", "UseRC", "->", "getSize", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "if", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Imm", "=", "Imm", ".", "getLoBits", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "UseOp", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", ";", "Imm", "=", "Imm", ".", "getHiBits", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "DestReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DestRC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "TRI", ".", "getPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "MovOp", "=", "TII", "->", "getMovOpcode", "(", "DestRC", ")", ";", "if", "(", "MovOp", "==", "<STR_LIT>", ")", "return", ";", "UseMI", "->", "setDesc", "(", "TII", "->", "get", "(", "MovOp", ")", ")", ";", "CopiesToReplace", ".", "push_back", "(", "UseMI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIFoldOperands1", "Func": "foldOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4561, "Length": 302, "Cover_Rate": 0.5233968804159446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "hsa_status_t", "get_heap_region", "(", "hsa_region_t", "region", ",", "void", "*", "data", "__attribute__", "(", "(", "unused", ")", ")", ")", "{"], "ground_truth": ["return", "get_memory_region", "(", "region", ",", "&", "heap_region", ",", "HSA_REGION_GLOBAL_FLAG_COARSE_GRAINED", ")", ";"], "File": "gcn-run", "Func": "get_heap_region", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4562, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsM68020", ";"], "ground_truth": ["}"], "File": "M680x0Subtarget", "Func": "isM68020", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4563, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "<ISA_LIT>_END_CF", ":", "if", "(", "--", "Depth", "==", "<NUM_LIT>", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_KILL", ":", "if", "(", "Depth", "==", "<NUM_LIT>", ")", "SkipIfDead", "(", "MI", ")", ";", "else", "HaveKill", "=", "true", ";", "Kill", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BRANCH", ":", "Branch", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_SRC", ":", "IndirectSrc", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V2", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V4", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V8", ":", "case", "AMDGPU", "::", "<ISA_LIT>_INDIRECT_DST_V16", ":", "IndirectDst", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "V_INTERP_P1_F32", ":", "case", "AMDGPU", "::", "V_INTERP_P2_F32", ":", "case", "AMDGPU", "::", "V_INTERP_MOV_F32", ":", "NeedWQM", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "NeedWQM", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WQM_B64", ")", ",", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SILowerControlFlow34", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4564, "Length": 189, "Cover_Rate": 0.48091603053435117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "InChain", ",", "Op", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "InChain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "WinDBZCheckDenominator", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4565, "Length": 111, "Cover_Rate": 0.6568047337278107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>FunctionInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "LM32MachineFunctionInfo", "Func": "~LM32FunctionInfo", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4566, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IssueWidth", "=", "TSM", ".", "getIssueWidth", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IssueWidth", "*", "NOOPsToAdd", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TSM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86PadShortFunction12", "Func": "addPadding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4567, "Length": 51, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_neon_vshrn_nv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshrn_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4568, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ">", "LS", "->", "getAlignment", "(", ")", ")", "{", "assert", "(", "TLI", ".", "allowsUnalignedMemoryAccesses", "(", "VT", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ValTy", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG24", "Func": "SelectAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4569, "Length": 155, "Cover_Rate": 0.3215767634854772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "alpha_set_memflags_1", "(", "rtx", "*", "xp", ",", "void", "*", "data", ")", "{", "rtx", "x", "=", "*", "xp", ",", "orig", "=", "(", "rtx", ")", "data", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "MEM_VOLATILE_P", "(", "x", ")", "=", "MEM_VOLATILE_P", "(", "orig", ")", ";", "MEM_IN_STRUCT_P", "(", "x", ")", "=", "MEM_IN_STRUCT_P", "(", "orig", ")", ";", "MEM_SCALAR_P", "(", "x", ")", "=", "MEM_SCALAR_P", "(", "orig", ")", ";"], "ground_truth": ["MEM_NOTRAP_P", "(", "x", ")", "=", "MEM_NOTRAP_P", "(", "orig", ")", ";"], "File": "alpha3", "Func": "alpha_set_memflags_1", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4570, "Length": 78, "Cover_Rate": 0.8387096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitRawBytes", "(", "StringRef", "Data", ")", "{", "MCTargetStreamer", "::", "emitRawBytes", "(", "Data", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "Streamer", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", ";", "const", "char", "*", "Directive", "=", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "unsigned", "NumElements", "=", "Data", ".", "size", "(", ")", ";", "const", "unsigned", "MaxLen", "=", "<NUM_LIT>", ";", "unsigned", "NumChunks", "=", "<NUM_LIT>", "+", "(", "(", "NumElements", "-", "<NUM_LIT>", ")", "/", "MaxLen", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumChunks", ";", "++", "I", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "const", "char", "*", "Label", "=", "Directive", ";", "for", "(", "auto", "It", "=", "std", "::", "next", "(", "Data", ".", "bytes_begin", "(", ")", ",", "I", "*", "MaxLen", ")", ",", "End", "=", "(", "I", "==", "NumChunks", "-", "<NUM_LIT>", ")", "?", "Data", ".", "bytes_end", "(", ")", ":", "std", "::", "next", "(", "Data", ".", "bytes_begin", "(", ")", ",", "(", "I", "+", "<NUM_LIT>", ")", "*", "MaxLen", ")", ";", "It", "!=", "End", ";", "++", "It", ")", "{"], "ground_truth": ["OS", "<<", "Label", "<<", "(", "unsigned", ")", "*", "It", ";"], "File": "NVPTXTargetStreamer", "Func": "emitRawBytes", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4571, "Length": 179, "Cover_Rate": 0.8817733990147784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_8", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA64", ":", "ELF", "::", "R_<ISA_LIT>ARC_64", ")", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_13", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_HI22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_LO10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_H44", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_M44", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_L44", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_HH22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_HM10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_GOT22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_GOT10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_GOT13", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_GD_HI22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_GD_LO10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_GD_ADD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_GD_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_LDM_HI22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_LDM_LO10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_LDM_ADD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_LDM_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_LDO_HIX22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_LDO_LOX10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_LDO_ADD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_IE_HI22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_IE_LO10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_IE_LD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_IE_LDX", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_IE_ADD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_LE_HIX22", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_TLS_LE_LOX10", ";"], "File": "SparcELFObjectWriter (2)1", "Func": "getRelocType", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4572, "Length": 256, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["emit_move_insn", "(", "mem", ",", "chain_value", ")", ";"], "File": "fr30", "Func": "fr30_trampoline_init", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 4573, "Length": 34, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Options", ".", "setMacro", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "MINA32AsmParser", "Func": "parseSetMacroDirective", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4574, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "unsigned", "Directive", "=", "Subtarget", ".", "getCPUDirective", "(", ")", ";", "unsigned", "Opcode", ";", "switch", "(", "Directive", ")", "{", "default", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo", "Func": "insertNoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4575, "Length": 78, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSRL_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4576, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", "&&", "AS", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "Offs", "<", "<NUM_LIT>", ")", "Offs", "=", "-", "Offs", ";", "if", "(", "AM", ".", "BaseGV", "==", "nullptr", "&&", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offs", ")", ")", "{", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AVRISelLowering12", "Func": "isLegalAddressingMode", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4577, "Length": 69, "Cover_Rate": 0.5390625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpermt2vard128_mask", "(", "(", "__v4si", ")", "__I", ",", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_permutex2var_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4578, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bb", ".", "v", "=", "(", "vec_double2", ")", "(", "b", ")", ";", "dd", ".", "d", "[", "<NUM_LIT>", "]", "=", "aa", ".", "d", "[", "<NUM_LIT>", "]", "*", "bb", ".", "d", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["dd", ".", "d", "[", "<NUM_LIT>", "]", "=", "aa", ".", "d", "[", "<NUM_LIT>", "]", "*", "bb", ".", "d", "[", "<NUM_LIT>", "]", ";"], "File": "si2vmx", "Func": "si_dfm", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4579, "Length": 53, "Cover_Rate": 0.4953271028037383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "x", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "!", "mips_constant_elt_p", "(", "x", ")", ")", "nvar", "++", ",", "one_var", "=", "i", ";", "if", "(", "i", ">", "<NUM_LIT>", "&&", "!", "rtx_equal_p", "(", "x", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "all_same", "=", "false", ";", "}", "if", "(", "ISA_HAS_MSA", ")", "{", "if", "(", "all_same", ")", "{", "rtx", "same", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "rtx", "temp", ",", "temp2", ";", "if", "(", "CONST_INT_P", "(", "same", ")", "&&", "nvar", "==", "<NUM_LIT>", "&&", "mips_signed_immediate_p", "(", "INTVAL", "(", "same", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "switch", "(", "vmode", ")", "{", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "temp", "=", "gen_rtx_CONST_VECTOR", "(", "vmode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "target", ",", "temp", ")", ";", "return", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "temp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "if", "(", "imode", "==", "GET_MODE", "(", "same", ")", ")", "temp2", "=", "same", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "imode", ")", ">=", "UNITS_PER_WORD", ")", "temp2", "=", "simplify_gen_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ",", "<NUM_LIT>", ")", ";", "else", "temp2", "=", "lowpart_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ")", ";", "emit_move_insn", "(", "temp", ",", "temp2", ")", ";", "switch", "(", "vmode", ")", "{", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "mips_emit_move", "(", "target", ",", "gen_rtx_VEC_DUPLICATE", "(", "vmode", ",", "temp", ")", ")", ";", "break", ";", "case", "V4SFmode", ":", "emit_insn", "(", "gen_msa_splati_w_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "case", "V2DFmode", ":", "emit_insn", "(", "gen_msa_splati_d_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "rtvec", "vec", "=", "shallow_copy_rtvec", "(", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "RTVEC_ELT", "(", "vec", ",", "i", ")", "=", "CONST0_RTX", "(", "imode", ")", ";", "emit_move_insn", "(", "target", ",", "gen_rtx_CONST_VECTOR", "(", "vmode", ",", "vec", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "emit_move_insn", "(", "temp", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ")", ";"], "ground_truth": ["switch", "(", "vmode", ")", "{"], "File": "mips6", "Func": "mips_expand_vector_init", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4580, "Length": 395, "Cover_Rate": 0.531628532974428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "v850_reg_ok_for_base_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "(", "(", "mode", "==", "QImode", "||", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "constraint_satisfied_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "CONSTRAINT_K", ")", ")", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "GET_MODE_SIZE", "(", "word_mode", ")", ")", "return", "true", ";", "if", "(", "special_symbolref_operand", "(", "x", ",", "mode", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "GET_MODE_SIZE", "(", "word_mode", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "v850_rtx_ok_for_base_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "(", "constraint_satisfied_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "CONSTRAINT_K", ")", "||", "(", "TARGET_V850E2V3_UP", "&&", "(", "mode", "==", "SImode", "||", "mode", "==", "HImode", "||", "mode", "==", "QImode", ")", "&&", "constraint_satisfied_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "CONSTRAINT_W", ")", ")", ")", "&&", "(", "(", "mode", "==", "QImode", "||", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "CONST_OK_FOR_K", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "+", "(", "GET_MODE_NUNITS", "(", "mode", ")", "*", "UNITS_PER_WORD", ")", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "v850", "Func": "v850_legitimate_address_p", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4581, "Length": 240, "Cover_Rate": 0.7453416149068323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Iters", "=", "D", "->", "iterations", "(", ")", ";", "BasicBlock", "*", "BB", "=", "PN", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PN", "<<", "<STR_LIT>", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "PNUsers", ";", "for", "(", "auto", "UI", "=", "PN", "->", "use_begin", "(", ")", ",", "E", "=", "PN", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "{", "Use", "&", "U", "=", "*", "UI", ";", "Instruction", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "User", "->", "getParent", "(", ")", "!=", "BB", ")", "continue", ";", "if", "(", "ReplacedInsts", ".", "count", "(", "User", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "User", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "isa", "<", "PHINode", ">", "(", "User", ")", ")", "continue", ";", "if", "(", "User", "->", "mayHaveSideEffects", "(", ")", ")", "continue", ";", "if", "(", "!", "canReplace", "(", "User", ")", ")", "continue", ";", "PNUsers", ".", "push_back", "(", "User", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "PNUsers", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "Instruction", "*", "I", ":", "PNUsers", ")", "{", "for", "(", "auto", "UI", "=", "BEInst", "->", "use_begin", "(", ")", ",", "E", "=", "BEInst", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "{", "Use", "&", "U", "=", "*", "UI", ";", "Instruction", "*", "BEUser", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "BEUser", "->", "getParent", "(", ")", "!=", "BB", ")", "continue", ";", "if", "(", "!", "isEquivalentOperation", "(", "I", ",", "BEUser", ")", ")", "continue", ";", "int", "NumOperands", "=", "I", "->", "getNumOperands", "(", ")", ";", "std", "::", "map", "<", "Instruction", "*", ",", "DepChain", "*", ">", "DepChains", ";", "CallInst", "*", "C1", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ";", "if", "(", "(", "I", "&&", "I", "->", "isCommutative", "(", ")", ")", "||", "(", "C1", "&&", "isCallInstCommutative", "(", "C1", ")", ")", ")", "{", "bool", "Found", "=", "false", ";", "for", "(", "int", "OpNo", "=", "<NUM_LIT>", ";", "OpNo", "<", "NumOperands", ";", "++", "OpNo", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "OpNo", ")", ";", "Instruction", "*", "OpInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Op", ")", ";", "Found", "=", "false", ";", "for", "(", "int", "T", "=", "<NUM_LIT>", ";", "T", "<", "NumOperands", ";", "++", "T", ")", "{", "Value", "*", "BEOp", "=", "BEUser", "->", "getOperand", "(", "T", ")", ";", "Instruction", "*", "BEOpInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "BEOp", ")", ";", "if", "(", "!", "OpInst", "&&", "!", "BEOpInst", ")", "{"], "ground_truth": ["if", "(", "Op", "==", "BEOp", ")", "{"], "File": "HexagonVectorLoopCarriedReuse", "Func": "findValueToReuse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4582, "Length": 423, "Cover_Rate": 0.5565789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VTs", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "CompNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SDValue", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "CompNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "BitNo", ";", "bool", "InvertBit", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "false", ";", "break", ";", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "true", ";", "break", ";", "case", "<NUM_LIT>", ":", "BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "false", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["BitNo", "=", "<NUM_LIT>", ";", "InvertBit", "=", "true", ";"], "File": "PPCISelLowering173", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4583, "Length": 146, "Cover_Rate": 0.3501199040767386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4584, "Length": 68, "Cover_Rate": 0.3417085427135678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SETHIInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "SETHIInst", ".", "addOperand", "(", "RD", ")", ";", "SETHIInst", ".", "addOperand", "(", "Imm", ")", ";", "OutStreamer", ".", "emitInstruction", "(", "SETHIInst", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmPrinter17", "Func": "EmitSETHI", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4585, "Length": 31, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_load_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_movdqa64load256_mask", "(", "(", "__v4di", "*", ")", "__P", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_load_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4586, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "<NUM_LIT>", ";", "}", "}", "if", "(", "Overflow", ">", "<NUM_LIT>", "&&", "Subtarget", "->", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "return", "false", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "Overflow", "<=", "<NUM_LIT>", ")", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "<STR_LIT>", ")", ";", "else", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectMUBUFConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4587, "Length": 122, "Cover_Rate": 0.6009852216748769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "Subtarget", ".", "getTargetDataString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "SPUTargetMachine1", "Func": "SPUTargetMachine", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4588, "Length": 102, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MEM_VOLATILE_P", "(", "lraddr", ")", "=", "true", ";", "emit_move_insn", "(", "lraddr", ",", "eh_addr", ")", ";"], "ground_truth": ["}"], "File": "or1k", "Func": "or1k_expand_eh_return", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4589, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MBlazeInstrInfo1", "Func": "storeRegToStackSlot", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4590, "Length": 35, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "ResVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "V", "=", "Insert128BitVector", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ")", ",", "V1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";", "return", "Insert128BitVector", "(", "V", ",", "V2", ",", "DAG", ".", "getConstant", "(", "NumElems", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "LowerAVXCONCAT_VECTORS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4591, "Length": 85, "Cover_Rate": 0.6343283582089553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "val", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "mem", "=", "or1k_adjust_atomic_subword", "(", "mem", ",", "&", "shift", ",", "&", "mask", ")", ";", "if", "(", "val", "!=", "const0_rtx", ")", "{", "val", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "val", ",", "<NUM_LIT>", ")", ";", "val", "=", "expand_binop", "(", "SImode", ",", "ashl_optab", ",", "val", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "label", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "scratch", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_load_locked", "(", "SImode", ",", "scratch", ",", "mem", ")", ";", "retval", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "scratch", ",", "mask", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "scratch", "=", "expand_binop", "(", "SImode", ",", "xor_optab", ",", "scratch", ",", "retval", ",", "scratch", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "val", "!=", "const0_rtx", ")", "scratch", "=", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "scratch", ",", "val", ",", "scratch", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "emit_store_conditional", "(", "SImode", ",", "mem", ",", "scratch", ")", ";", "emit_unlikely_jump", "(", "EQ", ",", "label", ")", ";", "or1k_finish_atomic_subword", "(", "mode", ",", "orig_retval", ",", "retval", ",", "shift", ")", ";"], "ground_truth": ["}"], "File": "or1k", "Func": "or1k_expand_atomic_exchange_qihi", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4592, "Length": 202, "Cover_Rate": 0.8451882845188284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constant", "=", "(", "med_defect", "+", "max_defect", ")", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "if", "(", "constant", "<", "-", "<NUM_LIT>", "||", "constant", ">", "<NUM_LIT>", ")", "abort", "(", ")", ";", "constants", "[", "i", "]", "=", "constant", ";", "calc_defect", "(", "x_low", ",", "constant", ",", "factor", ")", ";", "calc_defect", "(", "x_med", ",", "constant", ",", "factor", ")", ";", "calc_defect", "(", "x_high", ",", "constant", ",", "factor", ")", ";", "}", "printf", "(", "<STR_LIT>", ")", ";", "printf", "(", "<STR_LIT>", ",", "BIAS", ")", ";", "printf", "(", "<STR_LIT>", ",", "max_defect", ",", "max_defect_x", ")", ";", "printf", "(", "<STR_LIT>", ",", "min_defect", ",", "min_defect_x", ")", ";", "printf", "(", "<STR_LIT>", ",", "max_defect2", ",", "max_defect2_x", ")", ";", "printf", "(", "<STR_LIT>", ",", "min_defect2", ",", "min_defect2_x", ")", ";", "printf", "(", "<STR_LIT>", ",", "max_defect3", ",", "max_defect3_val", ",", "max_defect3_x", ")", ";", "printf", "(", "<STR_LIT>", ",", "min_defect3", ",", "min_defect3_val", ",", "min_defect3_x", ")", ";", "printf", "(", "<STR_LIT>", ",", "calc_defect", "(", "<NUM_LIT>", ",", "constants", "[", "<NUM_LIT>", "]", ",", "factors", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["printf", "(", "<STR_LIT>", ",", "calc_defect", "(", "-", "<NUM_LIT>", ",", "constants", "[", "steps", "]", ",", "factors", "[", "steps", "]", ")", ")", ";"], "File": "divtab", "Func": "main", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4593, "Length": 175, "Cover_Rate": 0.3193430656934307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "opCanUseLiteralConstant", "(", "unsigned", "OpType", ")", "const", "{"], "ground_truth": ["return", "OpType", ">=", "<STR_LIT>", "&&", "OpType", "<=", "<STR_LIT>", ";"], "File": "SIRegisterInfo10", "Func": "opCanUseLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4594, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Pair", "=", "concat", "(", "Builder", ",", "{", "Lo", ",", "Hi", "}", ")", ";", "Value", "*", "Shift", "=", "Builder", ".", "CreateLShr", "(", "Builder", ".", "CreateShl", "(", "Pair", ",", "Amt", ")", ",", "<NUM_LIT>", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "Shift", ",", "Type", "::", "getInt32Ty", "(", "F", ".", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "Hi", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "VecLen", "==", "<NUM_LIT>", ")", "{", "Value", "*", "Sub", "=", "Builder", ".", "CreateSub", "(", "getConstInt", "(", "VecLen", ")", ",", "Amt", ")", ";", "return", "vralignb", "(", "Builder", ",", "Lo", ",", "Hi", ",", "Sub", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonVectorCombine", "Func": "vlalignb", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4595, "Length": 113, "Cover_Rate": 0.37919463087248323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "constrainRegClass", "(", "newval", ",", "&", "<STR_LIT>", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering126", "Func": "EmitAtomicCmpSwap", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4596, "Length": 275, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "int", "NumV2Elements", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", ")", "{", "unsigned", "SHUFPDMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "SHUFPDMask", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "&&", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "-", "<NUM_LIT>", "||", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "SHUFPDMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "DAG", ".", "getConstant", "(", "SHUFPDMask", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering113", "Func": "lowerV4F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4597, "Length": 507, "Cover_Rate": 0.5475161987041036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Rsrc23", "|=", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "Rsrc23", "&=", "~", "<STR_LIT>", ";", "return", "Rsrc23", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4598, "Length": 31, "Cover_Rate": 0.34065934065934067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "v8s16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v32s8", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v64s8", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v32s16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v16s32", ",", "v8s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_MUL", ",", "v16s32", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v16s32", ",", "v8s64", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "v64s8", ",", "v32s16", ",", "v16s32", ",", "v8s64", "}", ")", "{", "setAction", "(", "{", "G_INSERT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_EXTRACT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "v32s8", ",", "v16s16", ",", "v8s32", ",", "v4s64", ",", "v16s8", ",", "v8s16", ",", "v4s32", ",", "v2s64", "}", ")", "{", "setAction", "(", "{", "G_INSERT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_EXTRACT", ",", "Ty", "}", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "X86LegalizerInfo", "Func": "setLegalizerInfoAVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4599, "Length": 310, "Cover_Rate": 0.8266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "WWMReservedFrameIndexes", ".", "empty", "(", ")", ")", ";", "WWMReservedFrameIndexes", ".", "resize", "(", "WWMReservedRegs", ".", "size", "(", ")", ")", ";", "int", "I", "=", "<NUM_LIT>", ";", "for", "(", "Register", "VGPR", ":", "WWMReservedRegs", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getPhysRegClass", "(", "VGPR", ")", ";", "WWMReservedFrameIndexes", "[", "I", "++", "]", "=", "MFI", ".", "CreateSpillStackObject", "(", "TRI", ".", "getSpillSize", "(", "*", "RC", ")", ",", "TRI", ".", "getSpillAlign", "(", "*", "RC", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo34", "Func": "allocateWWMReservedSpillSlots", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4600, "Length": 73, "Cover_Rate": 0.8202247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isLDSNoRetInstr", "(", "unsigned", "Opcode", ")", "const", "{", "return", "isLD<ISA_LIT>nstr", "(", "Opcode", ")", "&&", "getOperandIdx", "(", "Opcode", ",", "<STR_LIT>", "::", "dst", ")", "==", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isLDSNoRetInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4601, "Length": 29, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportError", "(", "I", ".", "getLoc", "(", ")", ",", "Twine", "(", "<STR_LIT>", ")", "+", "(", "Inner", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "+", "<STR_LIT>", "+", "<STR_LIT>", "+", "<STR_LIT>", "+", "Twine", "(", "RI", ".", "getName", "(", "<STR_LIT>", ")", ")", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonMCChecker9", "Func": "checkEndloopBranches", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4602, "Length": 43, "Cover_Rate": 0.33858267716535434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FIHolder", "(", "int", "FrameIndex", ",", "int", "StackPointerOffset", ")", ":", "FI", "(", "FrameIndex", ")", ",", "SPOffset", "(", "StackPointerOffset", ")", "{"], "ground_truth": ["}"], "File": "TeeRISCMachineFunctionInfo", "Func": "TeeRISCFIHolder", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4603, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExecutionDepsFix", "(", ")", ":", "ExecutionDepsFix", "(", "ID", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "ARMExecutionDepsFix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4604, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget106", "Func": "isTarget64BitILP32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4605, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "{", "GP", ",", "Vec", "}", ";", "<STR_LIT>", "IntID", "=", "<STR_LIT>", ";", "auto", "*", "Intr", "=", "<STR_LIT>", "(", "F", "->", "getParent", "(", ")", ",", "IntID", ",", "Vec", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["return", "CallInst", "::", "Create", "(", "Intr", "->", "getFunctionType", "(", ")", ",", "Intr", ",", "Args", ")", ";"], "File": "SVEExpandLibCall", "Func": "CreateLastB", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4606, "Length": 56, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "hasReservedCallFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4607, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_i387_cw", "mode", ";", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "(", "asm_noperands", "(", "PATTERN", "(", "insn", ")", ")", ">=", "<NUM_LIT>", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "ASM_INPUT", ")", ")", ")", "return", "I387_CW_UNINITIALIZED", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "return", "I387_CW_ANY", ";", "mode", "=", "get_attr_i387_cw", "(", "insn", ")", ";", "switch", "(", "entity", ")", "{", "case", "I387_TRUNC", ":", "if", "(", "mode", "==", "I387_CW_TRUNC", ")", "return", "mode", ";", "break", ";", "case", "I387_FLOOR", ":", "if", "(", "mode", "==", "I387_CW_FLOOR", ")", "return", "mode", ";", "break", ";", "case", "I387_CEIL", ":", "if", "(", "mode", "==", "I387_CW_CEIL", ")", "return", "mode", ";", "break", ";", "case", "I387_MASK_PM", ":", "if", "(", "mode", "==", "I387_CW_MASK_PM", ")", "return", "mode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_i387_mode_needed", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4608, "Length": 130, "Cover_Rate": 0.8904109589041096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDA", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDA", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isDA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4609, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets26", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4610, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Func1", "=", "addPrefix", "(", "Func", ")", ";", "std", "::", "string", "tag", "=", "getTagName", "(", "AUTOS_SECTION", ")", ";", "return", "Func1", "+", "tag", "+", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PIC16ABINames", "Func": "getAutosSectionName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4611, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "GDSOnly", "=", "true", ";", "continue", ";", "}", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "unsigned", "OffsetIdx", "=", "OptionalIdx", "[", "AMDGPUOperand", "::", "ImmTyOffset", "]", ";", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "OffsetIdx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "GDSOnly", ")", "{", "unsigned", "GD<ISA_LIT>dx", "=", "OptionalIdx", "[", "AMDGPUOperand", "::", "ImmTyGDS", "]", ";", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "GD<ISA_LIT>dx", "]", ")", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser60", "Func": "cvtDS", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4612, "Length": 102, "Cover_Rate": 0.4880382775119617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "IsScalableVector", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "IsScalableVector", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "IsScalableVector", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["IsScalableVector", "=", "true", ";"], "File": "RISCVInstrInfo", "Func": "copyPhysReg", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4613, "Length": 134, "Cover_Rate": 0.4123076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "else", "if", "(", "Shl_0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sub_0", "=", "Shl_0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Sub_1", "=", "Shl_0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sub_0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int32_t", "SubConst", "=", "cast", "<", "ConstantSDNode", ">", "(", "Sub_0", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "SubConst", "==", "<NUM_LIT>", ")", "{", "if", "(", "Sub_1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Shl2_0", "=", "Sub_1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shl2_1", "=", "Sub_1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Shl2_1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int32_t", "ShlConst", "=", "cast", "<", "ConstantSDNode", ">", "(", "Shl_1", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "int32_t", "Shl2Const", "=", "cast", "<", "ConstantSDNode", ">", "(", "Shl2_1", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "int32_t", "ValConst", "=", "<NUM_LIT>", "<<", "(", "ShlConst", "+", "Shl2Const", ")", ";", "SDValue", "Val", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "ValConst", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Val", ".", "getNode", "(", ")", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Shl2_0", ",", "Val", ")", ";", "ReplaceNode", "(", "N", ",", "Result", ")", ";", "return", ";", "}", "}", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG41", "Func": "SelectSHL", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4614, "Length": 246, "Cover_Rate": 0.4900398406374502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Key", ".", "reserve", "(", "CPU", ".", "size", "(", ")", "+", "FS", ".", "size", "(", ")", ")", ";", "Key", "+=", "CPU", ";", "Key", "+=", "FS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SoftFloat", ")", "Key", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CPUFSWidth", "=", "Key", ".", "size", "(", ")", ";", "unsigned", "PreferVectorWidthOverride", "=", "<NUM_LIT>", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Val", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "unsigned", "Width", ";", "if", "(", "!", "Val", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Width", ")", ")", "{"], "ground_truth": ["Key", "+=", "<STR_LIT>", ";"], "File": "X86TargetMachine130", "Func": "getSubtargetImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4615, "Length": 115, "Cover_Rate": 0.33236994219653176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_VMX", "]", "&", "RELOAD_REG_OFFSET", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "mode_supports_vmx_dform", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4616, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeSImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";"], "File": "CSKYDisassembler", "Func": "decodeSImmOperand", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4617, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Src", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "Not", "=", "IsNOT", "(", "Src", ",", "DAG", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V", ")", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "Not", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", ";", "if", "(", "SDValue", "Not", "=", "GetNot", "(", "N0", ")", ")", "{", "X", "=", "Not", ";", "Y", "=", "N1", ";", "}", "else", "if", "(", "SDValue", "Not", "=", "GetNot", "(", "N1", ")", ")", "{"], "ground_truth": ["X", "=", "Not", ";"], "File": "X86ISelLowering100", "Func": "combineAndNotIntoANDNP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4618, "Length": 124, "Cover_Rate": 0.4105960264900662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "SYNC_INSN1_ADDU", ":", "return", "is_64bit_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "SYNC_INSN1_ADDIU", ":", "return", "is_64bit_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "SYNC_INSN1_SUBU", ":", "return", "is_64bit_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "SYNC_INSN1_AND", ":", "return", "<STR_LIT>", ";", "case", "SYNC_INSN1_ANDI", ":", "return", "<STR_LIT>", ";", "case", "SYNC_INSN1_OR", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "mips", "Func": "mips_sync_insn1_template", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4619, "Length": 51, "Cover_Rate": 0.49514563106796117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Memop", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "PPCISelLowering100", "Func": "SelectAddressEVXRegReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4620, "Length": 34, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "isImmediateS2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4621, "Length": 32, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_AAPCS_BASED", ")", "align", "=", "MIN", "(", "align", ",", "<NUM_LIT>", ")", ";", "return", "align", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_vector_alignment", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4622, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "hasIntModifiers", "(", ")", ")", ";", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "addRegOrImmWithFPInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4623, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "partitionRegisters", "(", "P2Rs", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "UUSetMap", "::", "iterator", "I", "=", "P2Rs", ".", "begin", "(", ")", ",", "E", "=", "P2Rs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "dbgs", "(", ")", "<<", "'#'", "<<", "I", "->", "first", "<<", "<STR_LIT>", ";", "dump_partition", "(", "dbgs", "(", ")", ",", "I", "->", "second", ",", "*", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", "}", ")", ";", "bool", "Changed", "=", "false", ";", "int", "Limit", "=", "MaxHSDR", ";"], "ground_truth": ["for", "(", "UUSetMap", "::", "iterator", "I", "=", "P2Rs", ".", "begin", "(", ")", ",", "E", "=", "P2Rs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "HexagonSplitDouble1", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4624, "Length": 118, "Cover_Rate": 0.4068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "Nd", ".", "isVolatile", "(", ")", ",", "Nd", ".", "isNonTemporal", "(", ")", ",", "Nd", ".", "isInvariant", "(", ")", ",", "Nd", ".", "getAlignment", "(", ")", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "Nd", ".", "isVolatile", "(", ")", ",", "Nd", ".", "isNonTemporal", "(", ")", ",", "Nd", ".", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "Nd", ".", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";"], "File": "MipsSEISelLowering10", "Func": "lowerLOAD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4625, "Length": 142, "Cover_Rate": 0.5035460992907801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "Subtarget", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "PPCFrameInfo1", "Func": "PPCFrameInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4626, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>NaClRewritePass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>NaClRewritePass", "(", ")", ";"], "File": "MipsNaClRewritePass", "Func": "createMipsNaClRewritePass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4627, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "reportParseError", "(", "SMLoc", "Loc", ",", "const", "Twine", "&", "ErrorMsg", ")", "{"], "ground_truth": ["return", "Error", "(", "Loc", ",", "ErrorMsg", ")", ";"], "File": "MipsAsmParser22", "Func": "reportParseError", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4628, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "t", ";", "saved_first_instruction", "=", "first_instruction", ";", "in_safe_group_barrier", "=", "<NUM_LIT>", ";", "t", "=", "group_barrier_needed", "(", "insn", ")", ";", "first_instruction", "=", "saved_first_instruction", ";", "in_safe_group_barrier", "=", "<NUM_LIT>", ";", "return", "t", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "safe_group_barrier_needed", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4629, "Length": 30, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBase", "(", ")", ")", ")", ";", "addExpr", "(", "Inst", ",", "getMemOff", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "addMemOperands", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4630, "Length": 24, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "LiveMask", "|=", "(", "<NUM_LIT>", "<<", "getFPReg", "(", "Op", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "--", "i", ";", "--", "e", ";", "}", "adjustLiveRegs", "(", "LiveMask", ",", "MI", ")", ";", "if", "(", "!", "LiveMask", ")", "return", ";", "if", "(", "SecondFPRegOp", "==", "~", "<NUM_LIT>", ")", "{", "assert", "(", "StackTop", "==", "<NUM_LIT>", "&&", "FirstFPRegOp", "==", "getStackEntry", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "StackTop", "=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "StackTop", "==", "<NUM_LIT>", ")", "{", "assert", "(", "FirstFPRegOp", "==", "SecondFPRegOp", "&&", "FirstFPRegOp", "==", "getStackEntry", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewReg", "=", "ScratchFPReg", ";", "duplicateToTop", "(", "FirstFPRegOp", ",", "NewReg", ",", "MI", ")", ";", "FirstFPRegOp", "=", "NewReg", ";", "}", "assert", "(", "StackTop", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "SecondFPRegOp", ")", "{", "assert", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "FirstFPRegOp", "&&", "<STR_LIT>", ")", ";", "moveToTop", "(", "FirstFPRegOp", ",", "MI", ")", ";", "}", "assert", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "FirstFPRegOp", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "getStackEntry", "(", "<NUM_LIT>", ")", "==", "SecondFPRegOp", "&&", "<STR_LIT>", ")", ";"], "File": "X86FloatingPoint11", "Func": "handleReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4631, "Length": 176, "Cover_Rate": 0.5014245014245015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "macro", "=", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "setNomacro", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4632, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>ompactSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "ARCompactTargetMachine", "Func": "getSubtargetImpl", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4633, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "{", "SecondLastInst", "=", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "}", "}", "}", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "(", "isJumpTableBranchOpcode", "(", "SecondLastOpc", ")", "||", "isIndirectBranchOpcode", "(", "SecondLastOpc", ")", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4634, "Length": 221, "Cover_Rate": 0.4575569358178054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}"], "ground_truth": ["setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";"], "File": "BPFISelLowering15", "Func": "BPFTargetLowering", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4635, "Length": 343, "Cover_Rate": 0.515015015015015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseUNorm", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseNamedBit", "(", "<STR_LIT>", ",", "Operands", ",", "<ISA_LIT>Operand", "::", "ImmTyUNorm", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "parseUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4636, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "cond", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "label", ";", "if", "(", "get_attr_length", "(", "insn", ")", ">", "<NUM_LIT>", ")", "{", "bool", "spilled", ";", "if", "(", "current_function_saves_lr", "(", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "LINK_REGNUM", "]", ";", "spilled", "=", "false", ";", "}", "else", "if", "(", "!", "df_regs_ever_live_p", "(", "long_branch_regnum", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "long_branch_regnum", "]", ";", "spilled", "=", "false", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "long_branch_regnum", "]", ";", "spilled", "=", "true", ";", "gcc_assert", "(", "current_function_has_lr_slot", "(", ")", ")", ";", "}", "if", "(", "spilled", ")", "{", "if", "(", "final_sequence", ")", "{", "rtx_insn", "*", "delay", "=", "NEXT_INSN", "(", "insn", ")", ";", "int", "seen", ";", "gcc_assert", "(", "delay", ")", ";", "final_scan_insn", "(", "delay", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "&", "seen", ")", ";", "PATTERN", "(", "delay", ")", "=", "gen_blockage", "(", ")", ";", "INSN_CODE", "(", "delay", ")", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "current_function_saves_fp", "(", ")", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "strcpy", "(", "str", ",", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "cond", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "spilled", ")", "strcat", "(", "str", ",", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "str", ",", "operands", ")", ";", "if", "(", "spilled", ")", "{", "if", "(", "current_function_saves_fp", "(", ")", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "}", "else", "if", "(", "label", "==", "pc_rtx", ")", "{", "strcpy", "(", "str", ",", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "cond", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "str", ",", "operands", ")", ";"], "ground_truth": ["}"], "File": "visium2", "Func": "output_branch", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 4637, "Length": 309, "Cover_Rate": 0.8373983739837398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Desc", ".", "getRecurrenceType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "false", ";", "RecurrenceDescriptor", "::", "RecurrenceKind", "RecKind", "=", "Desc", ".", "getRecurrenceKind", "(", ")", ";", "switch", "(", "RecKind", ")", "{", "default", ":", "break", ";", "case", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ":", "case", "RecurrenceDescriptor", "::", "RK_IntegerAnd", ":", "case", "RecurrenceDescriptor", "::", "RK_IntegerOr", ":", "case", "RecurrenceDescriptor", "::", "RK_IntegerXor", ":", "case", "RecurrenceDescriptor", "::", "RK_FloatAdd", ":", "return", "true", ";", "}", "if", "(", "(", "RecKind", "==", "RecurrenceDescriptor", "::", "RK_FloatMinMax", ")", "||", "(", "RecKind", "==", "RecurrenceDescriptor", "::", "RK_IntegerMinMax", ")", ")", "{", "switch", "(", "Desc", ".", "getMinMaxRecurrenceKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "RecurrenceDescriptor", "::", "MRK_SIntMax", ":", "case", "RecurrenceDescriptor", "::", "MRK_SIntMin", ":", "case", "RecurrenceDescriptor", "::", "MRK_UIntMax", ":", "case", "RecurrenceDescriptor", "::", "MRK_UIntMin", ":"], "ground_truth": ["case", "RecurrenceDescriptor", "::", "MRK_FloatMin", ":"], "File": "AArch64TargetTransformInfo45", "Func": "canReduceInVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4638, "Length": 121, "Cover_Rate": 0.7423312883435583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "if", "(", "isa", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "<ISA_LIT>SelectAddress", "(", "C", ",", "AM", ")", ")", "{", "if", "(", "TLI", ".", "getPointerTy", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "addFullAddress", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";", "return", "ResultReg", ";", "}", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "{", "OpFlag", "=", "<STR_LIT>", ";", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", "{", "OpFlag", "=", "<STR_LIT>", ";", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "{", "PICBase", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["unsigned", "MCPOffset", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";"], "File": "X86FastISel39", "Func": "TargetMaterializeConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4639, "Length": 232, "Cover_Rate": 0.4522417153996101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "FPR32List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR32List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR64List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR64List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Offset4", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset4", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{"], "File": "RISCVISelLowering34", "Func": "CC_RISCV_FastCC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4640, "Length": 242, "Cover_Rate": 0.36555891238670696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "isPairedLdSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4641, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "begin_decl_field", "(", "void", ")", "{", "if", "(", "decl_offset", "==", "decl_chunk_size", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nvptx2", "Func": "begin_decl_field", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 4642, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "save_reg_mask", "=", "<NUM_LIT>", ";", "unsigned", "int", "reg", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "{", "unsigned", "int", "max_reg", ";", "if", "(", "ARM_FUNC_TYPE", "(", "func_type", ")", "==", "ARM_FT_FIQ", ")", "max_reg", "=", "<NUM_LIT>", ";", "else", "max_reg", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "max_reg", ";", "reg", "++", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "||", "(", "!", "current_function_is_leaf", "&&", "call_used_regs", "[", "reg", "]", ")", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "}", "else", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "regs_ever_live", "[", "reg", "]", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";"], "ground_truth": ["if", "(", "!", "TARGET_APCS_FRAME", "&&", "!", "frame_pointer_needed", "&&", "regs_ever_live", "[", "HARD_FRAME_POINTER_REGNUM", "]", "&&", "!", "call_used_regs", "[", "HARD_FRAME_POINTER_REGNUM", "]", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "HARD_FRAME_POINTER_REGNUM", ";"], "File": "arm2", "Func": "arm_compute_save_reg0_reg12_mask", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4643, "Length": 140, "Cover_Rate": 0.7865168539325843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "frame_pattern", ",", "REG_NOTES", "(", "insn", ")", ")", ";"], "File": "loongarch", "Func": "loongarch_set_frame_expr", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4644, "Length": 33, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst1_lanev4hf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst1_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4645, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_x_n_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vshlq_m_n_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlq_x_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4646, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "make_early_inc_range", "(", "MRI", ".", "reg_operands", "(", "PReg", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", ")", "{", "if", "(", "VReg", "==", "<STR_LIT>", ")", "{", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "PReg", "==", "TRI", ".", "getFrameRegister", "(", "MF", ")", ")", "{", "auto", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "FI", "->", "isFrameBaseVirtual", "(", ")", ")", ";", "FI", "->", "setFrameBaseVreg", "(", "VReg", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PReg", "<<", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", "<<", "Register", "::", "virtReg2Index", "(", "VReg", ")", "<<", "<STR_LIT>", ";", "}", ")", ";", "}", "}"], "ground_truth": ["MO", ".", "setReg", "(", "VReg", ")", ";"], "File": "WebAssemblyReplacePhysRegs2", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4647, "Length": 118, "Cover_Rate": 0.4199288256227758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MCS51AsmParser", "Func": "missingFeature", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4648, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "Val", ",", "VecAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Load", ",", "ScalarType", ",", "SclAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "InsertElement", ")", "{", "return", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "Val", ",", "VecAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "ScalarType", ",", "SclAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Load", ",", "Val", ",", "VecAlign", ",", "<NUM_LIT>", ",", "TTI", "::", "TargetCostKind", "::", "TCK_RecipThroughput", ")", ";", "}", "}", "if", "(", "Index", "!=", "-", "<NUM_LIT>", "&&", "(", "Opcode", "==", "Instruction", "::", "ExtractElement", "||", "Opcode", "==", "Instruction", "::", "InsertElement", ")", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "ExtractElement", "&&", "ScalarType", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "cast", "<", "FixedVectorType", ">", "(", "Val", ")", "->", "getNumElements", "(", ")", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Val", ")", ";", "if", "(", "!", "LT", ".", "second", ".", "isVector", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "SizeInBits", "=", "LT", ".", "second", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SubNumElts", "=", "NumElts", ";", "Index", "=", "Index", "%", "NumElts", ";", "if", "(", "SizeInBits", ">", "<NUM_LIT>", ")", "{", "assert", "(", "(", "SizeInBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumSubVecs", "=", "SizeInBits", "/", "<NUM_LIT>", ";", "SubNumElts", "=", "NumElts", "/", "NumSubVecs", ";", "if", "(", "SubNumElts", "<=", "Index", ")", "{", "RegisterFileMoveCost", "+=", "(", "Opcode", "==", "Instruction", "::", "InsertElement", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Index", "%=", "SubNumElts", ";", "}", "}", "if", "(", "Index", "==", "<NUM_LIT>", ")", "{", "if", "(", "ScalarType", "->", "isFloatingPointTy", "(", ")", ")", "return", "RegisterFileMoveCost", ";", "if", "(", "ScalarType", "->", "isIntegerTy", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", "return", "<NUM_LIT>", "+", "RegisterFileMoveCost", ";", "}", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";"], "ground_truth": ["assert", "(", "ISD", "&&", "<STR_LIT>", ")", ";"], "File": "X86TargetTransformInfo10", "Func": "getVectorInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4649, "Length": 345, "Cover_Rate": 0.4612299465240642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "DAG", ".", "getConstant", "(", "TargetCC", ",", "<STR_LIT>", ")", ",", "Flag", ")", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering13", "Func": "LowerBR_CC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4650, "Length": 50, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeModel", "::", "Model", "CM", "=", "DAG", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", ".", "isPC32DBLSymbol", "(", "GV", ",", "CM", ")", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "uint64_t", "Anchor", "=", "Offset", "&", "~", "uint64_t", "(", "<NUM_LIT>", ")", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Anchor", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "Offset", "-=", "Anchor", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Full", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Anchor", "+", "Offset", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Full", ",", "Result", ")", ";"], "ground_truth": ["Offset", "=", "<NUM_LIT>", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4651, "Length": 140, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "BB", "=", "R", ".", "Begin", "->", "getParent", "(", ")", ";", "Sch", ".", "BaseClass", "::", "startBlock", "(", "BB", ")", ";", "Sch", ".", "BaseClass", "::", "enterRegion", "(", "BB", ",", "R", ".", "Begin", ",", "R", ".", "End", ",", "R", ".", "NumRegionInstrs", ")", ";", "Sch", ".", "buildSchedGraph", "(", "Sch", ".", "AA", ",", "nullptr", ",", "nullptr", ",", "nullptr", ",", "true", ")", ";", "Sch", ".", "Topo", ".", "InitDAGTopologicalSorting", "(", ")", ";", "SmallVector", "<", "SUnit", "*", ",", "<NUM_LIT>", ">", "BotRoots", ";"], "ground_truth": ["Sch", ".", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";"], "File": "GCNIterativeScheduler3", "Func": "BuildDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4652, "Length": 84, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "StringRef", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "OpenRISCMCTargetDesc", "Func": "createOpenRISCMCRegisterInfo", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4653, "Length": 28, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "RDA", "=", "&", "getAnalysis", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "Fn", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertVPTBlocks", "(", "MBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "MVEVPTBlockPass16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4654, "Length": 78, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*", "Fixup", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMMCExpr16", "Func": "evaluateAsRelocatableImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4655, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DomainReassignment", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86DomainReassignment", "Func": "X86DomainReassignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4656, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u16_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4657, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", "return", "false", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpValue", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "SrcReg2", "=", "Register", "(", ")", ";", "CmpValue", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "else", "{"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "analyzeCompare", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4658, "Length": 107, "Cover_Rate": 0.3022598870056497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "R600MachineFunctionInfo", "*", "MFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "MFI", "->", "ShaderType", "!=", "ShaderType", "::", "COMPUTE", "&&", "usesVertexCache", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "File": "R600InstrInfo11", "Func": "usesVertexCache", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4659, "Length": 40, "Cover_Rate": 0.7547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "DL", ",", "MRI", ",", "CC", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ",", "LLT", "LLTy", ",", "LLT", "PartLLT", ",", "int", "VTSplitIdx", ")", "{"], "ground_truth": ["unpackRegsToOrigType", "(", "MIRBuilder", ",", "Regs", ",", "VRegs", "[", "VTSplitIdx", "]", ",", "LLTy", ",", "PartLLT", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerReturnVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4660, "Length": 91, "Cover_Rate": 0.3991228070175439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", "||", "!", "isTypeLegal", "(", "VT", ")", "||", "!", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "||", "!", "isOperationLegal", "(", "<STR_LIT>", ",", "VT", ")", ")", "break", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "Op", ".", "getNumOperands", "(", ")", ",", "SDValue", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "NewOps", "[", "i", "]", "=", "getCheaperNegatedExpression", "(", "Op", ".", "getOperand", "(", "i", ")", ",", "DAG", ",", "LegalOperations", ",", "ForCodeSize", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "bool", "NegA", "=", "!", "!", "NewOps", "[", "<NUM_LIT>", "]", ";", "bool", "NegB", "=", "!", "!", "NewOps", "[", "<NUM_LIT>", "]", ";", "bool", "NegC", "=", "!", "!", "NewOps", "[", "<NUM_LIT>", "]", ";", "unsigned", "NewOpc", "=", "negateFMAOpcode", "(", "Opc", ",", "NegA", "!=", "NegB", ",", "NegC", ",", "true", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "NewOps", "[", "i", "]", ")", "NewOps", "[", "i", "]", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "NewOps", ")", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering136", "Func": "negateExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4661, "Length": 232, "Cover_Rate": 0.5785536159600998, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "PPCAsmPrinter100", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4662, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSVEVectorList", "(", ")", "const", "{"], "ground_truth": ["if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";"], "File": "AArch64AsmParser59", "Func": "isSVEVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4663, "Length": 15, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SPReg", "=", "<STR_LIT>", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "<STR_LIT>", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewSP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SP", ",", "Size", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "NewSP", ")", ";"], "File": "Tile64ISelLowering", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4664, "Length": 63, "Cover_Rate": 0.3539325842696629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumV1Elements", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "NumV1Elements", "==", "NumV2Elements", ")", "{", "int", "LowV1Elements", "=", "<NUM_LIT>", ",", "LowV2Elements", "=", "<NUM_LIT>", ";", "for", "(", "int", "M", ":", "Mask", ".", "slice", "(", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ")", ")", "if", "(", "M", ">=", "NumElements", ")", "++", "LowV2Elements", ";", "else", "if", "(", "M", ">=", "<NUM_LIT>", ")", "++", "LowV1Elements", ";", "if", "(", "LowV2Elements", ">", "LowV1Elements", ")", "return", "true", ";", "if", "(", "LowV2Elements", "==", "LowV1Elements", ")", "{", "int", "SumV1Indices", "=", "<NUM_LIT>", ",", "SumV2Indices", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "NumElements", ")", "SumV2Indices", "+=", "i", ";", "else", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "SumV1Indices", "+=", "i", ";", "if", "(", "SumV2Indices", "<", "SumV1Indices", ")", "return", "true", ";", "if", "(", "SumV2Indices", "==", "SumV1Indices", ")", "{", "int", "NumV1OddIndices", "=", "<NUM_LIT>", ",", "NumV2OddIndices", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "NumElements", ")", "NumV2OddIndices", "+=", "i", "%", "<NUM_LIT>", ";", "else", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "NumV1OddIndices", "+=", "i", "%", "<NUM_LIT>", ";", "if", "(", "NumV2OddIndices", "<", "NumV1OddIndices", ")", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering110", "Func": "canonicalizeShuffleMaskWithCommute", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4665, "Length": 236, "Cover_Rate": 0.7637540453074434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "!", "ST", ".", "is64Bit", "(", ")", "&&", "(", "ST", ".", "isTargetCygMing", "(", ")", "||", "ST", ".", "isTargetWindows", "(", ")", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "X86TargetMachine42", "Func": "computeDataLayout", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4666, "Length": 53, "Cover_Rate": 0.3081395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_gatherpfdpd", "(", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v8si", ")", "__index", ",", "__addr", ",", "__scale", ",", "__hint", ")", ";"], "ground_truth": ["}"], "File": "avx512pfintrin", "Func": "_mm512_prefetch_i32gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4667, "Length": 20, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "FPR64DecoderTable", "[", "RegNo", "]", ")", ")", ";"], "File": "CSKYDisassembler", "Func": "DecodeFPR64RegisterClass", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4668, "Length": 46, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMemExtend", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler33", "Func": "DecodeMemExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4669, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "<STR_LIT>", ")", ";", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering108", "Func": "insertCopiesSplitCSR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4670, "Length": 166, "Cover_Rate": 0.6613545816733067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine10", "Func": "addPreSched2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4671, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Mask", "=", "convertToScalableVector", "(", "MaskVT", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "}", "if", "(", "!", "VL", ")", "VL", "=", "getDefaultVLOps", "(", "VT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ".", "second", ";", "unsigned", "IntID", "=", "IsUnmasked", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "IntID", ",", "DL", ",", "XLenVT", ")", "}", ";", "Ops", ".", "push_back", "(", "Val", ")", ";", "Ops", ".", "push_back", "(", "BasePtr", ")", ";", "if", "(", "!", "IsUnmasked", ")", "Ops", ".", "push_back", "(", "Mask", ")", ";", "Ops", ".", "push_back", "(", "VL", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "MemVT", ",", "MMO", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerMaskedStore", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4672, "Length": 138, "Cover_Rate": 0.3699731903485255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SU", "->", "isUnbuffered", ")", ";", "if", "(", "LastFPdOpCycleIdx", "==", "UINT_MAX", ")", "return", "true", ";"], "ground_truth": ["if", "(", "LastFPdOpCycleIdx", ">", "getCurrCycleIdx", "(", ")", ")", "return", "(", "(", "LastFPdOpCycleIdx", "-", "getCurrCycleIdx", "(", ")", ")", "==", "<NUM_LIT>", ")", ";"], "File": "SystemZHazardRecognizer1", "Func": "isFPdOpPreferred_distance", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4673, "Length": 37, "Cover_Rate": 0.5967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "(", "ShouldCombineAggressively", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "ShouldCombineAggressively", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "}", "default", ":", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine11", "Func": "isCombinableInstType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4674, "Length": 131, "Cover_Rate": 0.4763636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Hi", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "LoConst", "=", "getIConstantVRegValWithLookThrough", "(", "Lo", ",", "MRI", ")", ";", "auto", "HiConst", "=", "getIConstantVRegValWithLookThrough", "(", "Hi", ",", "MRI", ")", ";", "if", "(", "LoConst", "&&", "HiConst", ")", "{", "uint64_t", "Val", "=", "HiConst", "->", "Value", ".", "getZExtValue", "(", ")", "<<", "<NUM_LIT>", "|", "LoConst", "->", "Value", ".", "getZExtValue", "(", ")", ";", "auto", "Instr", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "Dst", ",", "&", "<STR_LIT>", "}", ",", "{", "Val", "}", ")", ";"], "ground_truth": ["if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "Instr", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";"], "File": "MOSInstructionSelector", "Func": "selectMergeValues", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4675, "Length": 101, "Cover_Rate": 0.5260416666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegisterClass", "*", "RC", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "}", "if", "(", "needsLowering", ")", "{", "Addr", ".", "Base", ".", "Reg", "=", "FastEmit_ri_", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "Base", ".", "Reg", ",", "false", ",", "Addr", ".", "Offset", ",", "<STR_LIT>", ")", ";", "Addr", ".", "Offset", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel77", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4676, "Length": 125, "Cover_Rate": 0.4664179104477612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "Is128BitLaneRepeatedShuffle", "&&", "isSingleSHUFPSMask", "(", "RepeatedMask", ")", ")", "{", "SDValue", "CastV1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "SDValue", "CastV2", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ";", "SDValue", "ShufPS", "=", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "CastV1", ",", "CastV2", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ShufPS", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerV16I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4677, "Length": 226, "Cover_Rate": 0.5044642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";"], "File": "AVRInstrInfo14", "Func": "getInstSizeInBytes", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4678, "Length": 69, "Cover_Rate": 0.40828402366863903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "SecName", ";", "if", "(", "Global", ".", "hasSection", "(", ")", ")", "{", "SecName", "=", "Global", ".", "getSection", "(", ")", ";", "}", "else", "{", "if", "(", "Global", ".", "isConstant", "(", ")", ")", "SecName", "=", "<STR_LIT>", ";", "else", "SecName", "=", "Global", ".", "getInitializer", "(", ")", "->", "isZeroValue", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "if", "(", "ProcessingMapDef", "!=", "SecName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "continue", ";", "SmallVector", "<", "DIGlobalVariableExpression", "*", ",", "<NUM_LIT>", ">", "GVs", ";", "Global", ".", "getDebugInfo", "(", "GVs", ")", ";", "if", "(", "GVs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "uint32_t", "GVTypeId", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "GVE", ":", "GVs", ")", "{", "if", "(", "SecName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "visitMapDefType", "(", "GVE", "->", "getVariable", "(", ")", "->", "getType", "(", ")", ",", "GVTypeId", ")", ";", "else", "visitTypeEntry", "(", "GVE", "->", "getVariable", "(", ")", "->", "getType", "(", ")", ",", "GVTypeId", ",", "false", ",", "false", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "BTFDebug26", "Func": "processGlobals", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4679, "Length": 155, "Cover_Rate": 0.41114058355437666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "getSelectionDAGInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4680, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "break", ";", "}", "const", "MCExpr", "*", "IdVal", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IdVal", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "CSKYAsmParser", "Func": "parseImmediate", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4681, "Length": 54, "Cover_Rate": 0.4251968503937008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BOOL", "hasModRMExtension", ";", "uint8_t", "instructionClass", ";", "instructionClass", "=", "contextForAttrs", "(", "attrMask", ")", ";", "hasModRMExtension", "=", "modRMRequired", "(", "insn", "->", "opcodeType", ",", "instructionClass", ",", "insn", "->", "opcode", ")", ";", "if", "(", "hasModRMExtension", ")", "{"], "ground_truth": ["if", "(", "readModRM", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";"], "File": "X86DisassemblerDecoder1", "Func": "getIDWithAttrMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4682, "Length": 44, "Cover_Rate": 0.411214953271028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmulhq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqdmulhq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqdmulhq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4683, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "StmtNode", "*", ">", "SA", "=", "newNode", "(", "NodeAttrs", "::", "Code", "|", "NodeAttrs", "::", "Stmt", ")", ";"], "ground_truth": ["SA", ".", "Addr", "->", "setCode", "(", "MI", ")", ";"], "File": "RDFGraph", "Func": "newStmt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4684, "Length": 27, "Cover_Rate": 0.421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vminq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vminq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4685, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ">=", "VRegStackified", ".", "size", "(", ")", ")", "return", "false", ";", "return", "VRegStackified", ".", "test", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "TVMMachineFunctionInfo", "Func": "isVRegStackified", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4686, "Length": 22, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "PredicatedMI", ">", "&", "getInsts", "(", ")", "{"], "ground_truth": ["return", "Insts", ";"], "File": "ARMLowOverheadLoops10", "Func": "getInsts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4687, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "O", "<<", "(", "short", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "else", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter", "Func": "printS16ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4688, "Length": 40, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetAsmBackend", "*", "llvm", "::", "create<ISA_LIT>_32AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ")", "{", "switch", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Darwin", ":"], "ground_truth": ["return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ")", ";"], "File": "X86AsmBackend79", "Func": "createX86_32AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4689, "Length": 43, "Cover_Rate": 0.7962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isThumb1Only", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMSubtarget10", "Func": "getMaxInlineSizeThreshold", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4690, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "*", "I", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "isTypeLegalForClass", "(", "*", "RC", ",", "VT", ")", ")", "&&", "RC", "->", "contains", "(", "reg", ")", "&&", "(", "!", "BestRC", "||", "(", "BestRC", "->", "hasSubClass", "(", "RC", ")", "&&", "RC", "->", "getNumRegs", "(", ")", ">", "BestRC", "->", "getNumRegs", "(", ")", ")", ")", ")", "BestRC", "=", "RC", ";"], "ground_truth": ["}"], "File": "M68kRegisterInfo", "Func": "getMaximalPhysRegClass", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4691, "Length": 66, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "int", "ShiftAmount", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShiftAmount", "==", "<NUM_LIT>", ")", "return", "shiftBy8", "(", "Op", ",", "DAG", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "VT", ",", "Victim", ",", "DAG", ".", "getConstant", "(", "ShiftAmount", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "VT", ",", "Victim", ",", "DAG", ".", "getConstant", "(", "ShiftAmount", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "VT", ",", "Victim", ",", "DAG", ".", "getConstant", "(", "ShiftAmount", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering67", "Func": "lowerShiftToRxxX", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4692, "Length": 151, "Cover_Rate": 0.7294685990338164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "selectAtomicCmpXchg", "(", "const", "AtomicCmpXchgInst", "*", "I", ")", "{", "assert", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", "&&", "<STR_LIT>", ")", ";", "auto", "*", "RetPairTy", "=", "cast", "<", "StructType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "Type", "*", "RetTy", "=", "RetPairTy", "->", "getTypeAtIndex", "(", "<NUM_LIT>", ")", ";", "assert", "(", "RetPairTy", "->", "getTypeAtIndex", "(", "<NUM_LIT>", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "ResRC", ";", "unsigned", "Opc", ",", "CmpOpc", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "CmpOpc", "=", "<STR_LIT>", ";", "ResRC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "CmpOpc", "=", "<STR_LIT>", ";", "ResRC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opc", ")", ";", "const", "Register", "AddrReg", "=", "constrainOperandRegClass", "(", "II", ",", "getRegForValue", "(", "I", "->", "getPointerOperand", "(", ")", ")", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "const", "Register", "DesiredReg", "=", "constrainOperandRegClass", "(", "II", ",", "getRegForValue", "(", "I", "->", "getCompareOperand", "(", ")", ")", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "const", "Register", "NewReg", "=", "constrainOperandRegClass", "(", "II", ",", "getRegForValue", "(", "I", "->", "getNewValOperand", "(", ")", ")", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "const", "Register", "ResultReg1", "=", "createResultReg", "(", "ResRC", ")", ";", "const", "Register", "ResultReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "const", "Register", "ScratchReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addDef", "(", "ResultReg1", ")", ".", "addDef", "(", "ScratchReg", ")", ".", "addUse", "(", "AddrReg", ")", ".", "addUse", "(", "DesiredReg", ")", ".", "addUse", "(", "NewReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addDef", "(", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addUse", "(", "ResultReg1", ")", ".", "addUse", "(", "DesiredReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResultReg2", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addUse", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "assert", "(", "(", "ResultReg1", "+", "<NUM_LIT>", ")", "==", "ResultReg2", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "ResultReg1", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64FastISel18", "Func": "selectAtomicCmpXchg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4693, "Length": 413, "Cover_Rate": 0.9157427937915743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "getMCReg", "(", "FLAT_SCR", ",", "STI", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "VCC", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TBA", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TMA", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "EXEC", ")", ";"], "ground_truth": ["default", ":", "break", ";"], "File": "AMDGPUDisassembler (2)", "Func": "decodeSpecialReg64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4694, "Length": 54, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "CalleeMCOp", "=", "MCIL", ".", "LowerSymbolOperand", "(", "CalleeMO", ",", "MCIL", ".", "GetSymbolFromOperand", "(", "CalleeMO", ")", ")", ";", "break", ";", "}", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "ScratchIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "ScratchReg", ")", ")", "EncodedBytes", "=", "<NUM_LIT>", ";", "else", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addOperand", "(", "CalleeMCOp", ")", ")", ";", "if", "(", "Subtarget", "->", "useIndirectThunkCalls", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}", "unsigned", "NumBytes", "=", "opers", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["EmitNops", "(", "*", "OutStreamer", ",", "NumBytes", "-", "EncodedBytes", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";"], "File": "X86MCInstLower115", "Func": "LowerPATCHPOINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4695, "Length": 137, "Cover_Rate": 0.41641337386018235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvttph_epi64", "(", "__mmask8", "__A", ",", "__m128h", "__B", ")", "{", "return", "__builtin_ia32_vcvttph2qq128_mask", "(", "__B", ",", "_mm_setzero_si128", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_cvttph_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4696, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "->", "isDebugValue", "(", ")", ")", "{", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "}", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "AArch64InstrInfo100", "Func": "RemoveBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4697, "Length": 78, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CondCode", ",", "CondCode2", ";", "FPCCTo<ISA_LIT>CC", "(", "CC", ",", "CondCode", ",", "CondCode2", ")", ";", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", "&&", "(", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "TrueVal", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "bool", "swapSides", "=", "false", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "swapSides", "=", "DAG", ".", "isKnownNeverNaN", "(", "LHS", ")", "&&", "!", "DAG", ".", "isKnownNeverNaN", "(", "RHS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "swapSides", "=", "DAG", ".", "isKnownNeverNaN", "(", "RHS", ")", "&&", "!", "DAG", ".", "isKnownNeverNaN", "(", "LHS", ")", ";", "break", ";", "}", "}", "swapSides", "=", "swapSides", "||", "(", "LHS", "==", "FalseVal", "&&", "RHS", "==", "TrueVal", ")", ";", "if", "(", "swapSides", ")", "{", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "if", "(", "LHS", "==", "TrueVal", "&&", "RHS", "==", "FalseVal", ")", "{", "bool", "canTransform", "=", "true", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "!", "DAG", ".", "isKnownNeverZero", "(", "LHS", ")", "&&", "!", "DAG", ".", "isKnownNeverZero", "(", "RHS", ")", ")", "{", "const", "ConstantFPSDNode", "*", "Zero", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "canTransform", "=", "(", "Zero", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ")", ")", "&&", "!", "Zero", "->", "isNegative", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "canTransform", "=", "(", "Zero", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "&&", "!", "Zero", "->", "isNegative", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "canTransform", "=", "(", "Zero", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ")", ")", "&&", "Zero", "->", "isNegative", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "canTransform", "=", "(", "Zero", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "&&", "Zero", "->", "isNegative", "(", ")", ";", "break", ";", "}", "}", "if", "(", "canTransform", ")", "{", "switch", "(", "CC", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMISelLowering132", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4698, "Length": 367, "Cover_Rate": 0.3230633802816901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Tmp", "=", "Builder", ".", "buildPtrToInt", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "Helper", ".", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Tmp", ")", ";", "Helper", ".", "Observer", ".", "changedInstr", "(", "MI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MOSLegalizerInfo", "Func": "legalizeStore", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4699, "Length": 60, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "f", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "bool_p", "&&", "f", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "element_bits", ">", "<NUM_LIT>", ")", "return", "NULL", ";", "unsigned", "int", "nargs", "=", "gimple_call_num_args", "(", "f", ".", "call", ")", ";", "poly_uint64", "nelts", "=", "TYPE_VECTOR_SUBPARTS", "(", "TREE_TYPE", "(", "f", ".", "lhs", ")", ")", ";", "vec_perm_indices", "indices", "(", "builder", ",", "nargs", ",", "nelts", ")", ";", "tree", "perm_type", "=", "build_vector_type", "(", "ssizetype", ",", "nelts", ")", ";", "return", "gimple_build_assign", "(", "f", ".", "lhs", ",", "VEC_PERM_EXPR", ",", "gimple_call_arg", "(", "f", ".", "call", ",", "<NUM_LIT>", ")", ",", "gimple_call_arg", "(", "f", ".", "call", ",", "nargs", "-", "<NUM_LIT>", ")", ",", "vec_perm_indices_to_tree", "(", "perm_type", ",", "indices", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-functions", "Func": "fold_permute", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4700, "Length": 107, "Cover_Rate": 0.8699186991869918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AGCAsmParser", "Func": "isMem", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4701, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "InstructionCost", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "InstructionCost", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "InstructionCost", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}", "return", "Cost", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "LT", ".", "second", "!=", "<STR_LIT>", "||", "isWideningInstruction", "(", "Ty", ",", "Opcode", ",", "Args", ")", ")", "return", "LT", ".", "first", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LT", ".", "first", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "!", "Ty", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "<NUM_LIT>", "*", "LT", ".", "first", ";"], "File": "AArch64TargetTransformInfo29", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4702, "Length": 309, "Cover_Rate": 0.49282296650717705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_maxph128_mask", "(", "__A", ",", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_max_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4703, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Arg", "=", "getRegForValue", "(", "ArgValue", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "Args", ".", "push_back", "(", "ArgValue", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "IsVarArg", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", ")", "{", "if", "(", "CLI", ".", "IsPatchPoint", ")", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "return", "false", ";", "}", "else", "{", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ")", ";", "}", "for", "(", "unsigned", "II", "=", "<NUM_LIT>", ",", "IE", "=", "RegArgs", ".", "size", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "II", "]", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";"], "ground_truth": ["CLI", ".", "Call", "=", "MIB", ";"], "File": "PPCFastISel51", "Func": "fastLowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4704, "Length": 236, "Cover_Rate": 0.34859675036927623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss10_0Ext", "(", ")", "const", "{"], "ground_truth": ["return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "true", ")", ";"], "File": "HexagonAsmParser27", "Func": "iss10_0Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4705, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "tramp", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_trampoline_adjust_address", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4706, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "HandleAssemblerFlag", "(", "MCAssemblerFlag", "Flag", ")", "{"], "ground_truth": ["}"], "File": "ARM64AsmBackend", "Func": "HandleAssemblerFlag", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4707, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachObjectWriter", "(", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", ":", "MCMachObjectTargetWriter", "(", "true", ",", "CPUType", ",", "CPUSubtype", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AArch64MachObjectWriter11", "Func": "AArch64MachObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4708, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ",", "OSABI", "(", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "LC3AsmBackend", "Func": "ELFLC3AsmBackend", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4709, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReduceLimitLdSt", "!=", "-", "<NUM_LIT>", "&&", "(", "(", "int", ")", "NumLdSts", ">=", "ReduceLimitLdSt", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "HasImmOffset", "=", "false", ";", "bool", "HasShift", "=", "false", ";", "bool", "HasOffReg", "=", "true", ";", "bool", "isLdStMul", "=", "false", ";", "unsigned", "Opc", "=", "Entry", ".", "NarrowOpc1", ";", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "uint8_t", "ImmLimit", "=", "Entry", ".", "Imm1Limit", ";", "switch", "(", "Entry", ".", "WideOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "HasOffReg", "=", "false", ";", "}", "Scale", "=", "<NUM_LIT>", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "HasShift", "=", "true", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "is<ISA_LIT>LowRegister", "(", "BaseReg", ")", "||", "Entry", ".", "WideOpc", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "<NUM_LIT>", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "<STR_LIT>", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "<NUM_LIT>", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "OpNum", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", "&&", "(", "Entry", ".", "WideOpc", "==", "<STR_LIT>", "||", "Entry", ".", "WideOpc", "==", "<STR_LIT>", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "is<ISA_LIT>LowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "<STR_LIT>", "&&", "Entry", ".", "WideOpc", "!=", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "<NUM_LIT>", ";", "bool", "OffsetKill", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["unsigned", "OffsetImm", "=", "<NUM_LIT>", ";"], "File": "Thumb2SizeReduction54", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4710, "Length": 511, "Cover_Rate": 0.614921780986763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isABI_FPXX", "(", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "isABI_FPXX", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4711, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "MergeInputChains", "(", "SDNode", "*", "N1", ",", "SDNode", "*", "N2", ")", "{", "SDValue", "Chain1", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Chain2", "=", "N2", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Chain1", "==", "Chain2", ")", "return", "Chain1", ";"], "File": "SystemZISelLowering (2)2", "Func": "MergeInputChains", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4712, "Length": 42, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", "(", "IBES_START", ")", ",", "BaseReg", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", "<NUM_LIT>", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "TmpReg", "(", "<NUM_LIT>", ")", ",", "TmpInteger", "(", "<NUM_LIT>", ")", ",", "isPlus", "(", "true", ")", "{"], "ground_truth": ["}"], "File": "X86AsmParser22", "Func": "IntelBracExprStateMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4713, "Length": 41, "Cover_Rate": 0.8541666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "<ISA_LIT>ParallelDSP", "::", "CreateSMLADCall", "(", "LoadInst", "*", "VecLd0", ",", "LoadInst", "*", "VecLd1", ",", "Instruction", "*", "Acc", ",", "Instruction", "*", "InsertAfter", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "VecLd0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "VecLd1", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Acc", "->", "dump", "(", ")", ")", ";", "IRBuilder", "<", "NoFolder", ">", "Builder", "(", "InsertAfter", "->", "getParent", "(", ")", ",", "++", "BasicBlock", "::", "iterator", "(", "InsertAfter", ")", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd0", ")", ";", "CreateLoadIns", "(", "Builder", ",", "Acc", ",", "&", "VecLd1", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "VecLd0", ",", "VecLd1", ",", "Acc", "}", ";"], "ground_truth": ["Function", "*", "SMLAD", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";"], "File": "ARMParallelDSP14", "Func": "CreateSMLADCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4714, "Length": 134, "Cover_Rate": 0.8481012658227848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqmovunbq_s32", "(", "uint16x8_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vqmovunbq_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqmovunbq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4715, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "<ISA_LIT>ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "<ISA_LIT>ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter61", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4716, "Length": 224, "Cover_Rate": 0.5503685503685504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>BEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "return", "create<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend3", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4717, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RegNum", ")", "{", "auto", "Entry", "=", "RegisterReqs", ".", "find", "(", "Name", ".", "lower", "(", ")", ")", ";", "if", "(", "Entry", "==", "RegisterReqs", ".", "end", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Kind", "==", "Entry", "->", "getValue", "(", ")", ".", "first", ")", "RegNum", "=", "Entry", "->", "getValue", "(", ")", ".", "second", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser55", "Func": "matchRegisterNameAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4718, "Length": 56, "Cover_Rate": 0.45528455284552843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "C", "=", "GV", "->", "getInitializer", "(", ")", ";", "unsigned", "Align", "=", "(", "unsigned", ")", "DL", ".", "getPreferredTypeAlignmentShift", "(", "C", "->", "getType", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitCCTopData", "(", "GVSym", "->", "getName", "(", ")", ")", ";", "switch", "(", "GV", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "AppendingLinkage", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "case", "GlobalValue", "::", "CommonLinkage", ":", "emitArrayBound", "(", "GVSym", ",", "GV", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_Global", ")", ";", "if", "(", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_Weak", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::", "PrivateLinkage", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter11", "Func": "EmitGlobalVariable", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4719, "Length": 157, "Cover_Rate": 0.46449704142011833, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "ValTy", "=", "cast", "<", "PointerType", ">", "(", "Addr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "bool", "IsAcquire", "=", "isAtLeastAcquire", "(", "Ord", ")", ";", "if", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "Int", "=", "IsAcquire", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Function", "*", "Ldxr", "=", "llvm", "::", "<STR_LIT>", "(", "M", ",", "Int", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "Ldxr", ",", "Addr", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)1", "Func": "emitLoadLinked", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4720, "Length": 135, "Cover_Rate": 0.4440789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PostLegalizerCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "const", "<ISA_LIT>LegalizerInfo", "*", "LI", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "false", ",", "true", ",", "LI", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{", "if", "(", "!", "Generated", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPostLegalizerCombiner2", "Func": "AMDGPUPostLegalizerCombinerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4721, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "Kind", "=", "K", ";"], "ground_truth": ["}"], "File": "MipsFastISel", "Func": "setKind", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4722, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "st", ".", "hasV6Ops", "(", ")", "||", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "||", "!", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ")", ";"], "File": "Thumb1InstrInfo21", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4723, "Length": 108, "Cover_Rate": 0.5654450261780105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Op", ":", "Node", "->", "operands", "(", ")", ")", "if", "(", "Op", "->", "getNumOperands", "(", ")", ")", "Printf", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "cast", "<", "MDString", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getString", "(", ")", ")", ")", ";"], "ground_truth": ["getRootMetadata", "(", "<STR_LIT>", ")", "=", "std", "::", "move", "(", "Printf", ")", ";"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitPrintf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4724, "Length": 63, "Cover_Rate": 0.5943396226415094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "SparcAsmPrinter10", "Func": "SparcAsmPrinter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4725, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasTSXLDTRK", "(", ")", "const", "{", "return", "HasTSXLDTRK", ";"], "ground_truth": ["}"], "File": "X86Subtarget101", "Func": "hasTSXLDTRK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4726, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setPreheader", "(", "MachineBasicBlock", "*", "NewPreheader", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo70", "Func": "setPreheader", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4727, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SpillCostAnalysisGraph", "(", "const", "<ISA_LIT>Subtarget", "&", "s", ")", ":", "STC", "(", "s", ")", "{"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis1", "Func": "SpillCostAnalysisGraph", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4728, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDoubleRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "static", "const", "uint16_t", "DoubleRegDecoderTable", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "HexagonDisassembler19", "Func": "DecodeDoubleRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4729, "Length": 60, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SelectOff", "(", "N", ",", "Reg", ",", "Off", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "Z80oldISelDAGToDAG", "Func": "SelectFI", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4730, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "rECX", "=", "registers", "[", "<NUM_LIT>", "]", ";", "*", "rEDX", "=", "registers", "[", "<NUM_LIT>", "]", ";", "return", "false", ";", "return", "true", ";", "asm", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "*", "rEAX", ")", ",", "<STR_LIT>", "(", "*", "rEBX", ")", ",", "<STR_LIT>", "(", "*", "rECX", ")", ",", "<STR_LIT>", "(", "*", "rEDX", ")", ":", "<STR_LIT>", "(", "value", ")", ")", ";", "return", "false", ";", "__asm", "{", "mov", "eax", ",", "value", "cpuid", "mov", "esi", ",", "rEAX", "mov", "dword", "ptr", "[", "esi", "]", ",", "eax", "mov", "esi", ",", "rEBX", "mov", "dword", "ptr", "[", "esi", "]", ",", "ebx", "mov", "esi", ",", "rECX", "mov", "dword", "ptr", "[", "esi", "]", ",", "ecx", "mov", "esi", ",", "rEDX", "mov", "dword", "ptr", "[", "esi", "]", ",", "edx", "}"], "ground_truth": ["return", "false", ";"], "File": "X86MCTargetDesc", "Func": "GetCpuIDAndInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4731, "Length": 120, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "opc", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "opc", "=", "<STR_LIT>", ";", "else", "opc", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "opc", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["}"], "File": "VideocoreInstrInfo", "Func": "copyPhysReg", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4732, "Length": 53, "Cover_Rate": 0.5955056179775281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "poly8x8x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "poly8x8x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4_lanev8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld4_lane_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4733, "Length": 52, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "IS_DISPATCH_ON", ":", "return", "true", ";", "break", ";", "case", "IS_CMP", ":", "return", "is_cmp", "(", "insn", ")", ";", "case", "DISPATCH_VIOLATION", ":", "return", "dispatch_violation", "(", ")", ";", "case", "FITS_DISPATCH_WINDOW", ":", "return", "fits_dispatch_window", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "has_dispatch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4734, "Length": 40, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "StrImm", ".", "empty", "(", ")", ")", "addStringImm", "(", "StrImm", ",", "MIB", ")", ";", "for", "(", "const", "auto", "&", "DecArg", ":", "DecArgs", ")", "MIB", ".", "addImm", "(", "DecArg", ")", ";"], "ground_truth": ["}"], "File": "SPIRVUtils", "Func": "finishBuildOpDecorate", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4735, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MEE", "=", "LastMI_GRNar", ";", "}", "else", "{", "MII", "=", "FirstMI_GRNar", ";", "MEE", "=", "LastMI_GR128", ";", "}", "BitVector", "PhysClobbered", "(", "getNumRegs", "(", ")", ")", ";", "MEE", "++", ";", "for", "(", ";", "MII", "!=", "MEE", ";", "++", "MII", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MII", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "for", "(", "MCSuperRegIterator", "SI", "(", "MO", ".", "getReg", "(", ")", ",", "this", ",", "true", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "NewRC", "->", "contains", "(", "*", "SI", ")", ")", "{", "PhysClobbered", ".", "set", "(", "*", "SI", ")", ";", "break", ";", "}", "}", "}", "unsigned", "const", "DemandedFreeGR128", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "PhysClobbered", ".", "count", "(", ")", ">", "(", "NewRC", "->", "getNumRegs", "(", ")", "-", "DemandedFreeGR128", ")", ")", "return", "false", ";"], "File": "SystemZRegisterInfo10", "Func": "shouldCoalesce", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4736, "Length": 147, "Cover_Rate": 0.32096069868995636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "c6x_function_arg_round_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "return", "c6x_function_arg_boundary", "(", "mode", ",", "type", ")", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "c6x_function_arg_round_boundary", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4737, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_mul_epu32", "(", "__m256i", "__W", ",", "__mmask8", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmuludq256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "(", "__v4di", ")", "__W", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_mul_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4738, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "OffsetConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Offset", ".", "getNode", "(", ")", ")", ";", "return", "OffsetConst", "&&", "isValidImmForSVEVecImmAddrMode", "(", "OffsetConst", "->", "getZExtValue", "(", ")", ",", "ScalarSizeInBytes", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "isValidImmForSVEVecImmAddrMode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4739, "Length": 31, "Cover_Rate": 0.7380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_gatherdiv4si256", "(", "(", "__v4si", ")", "__src", ",", "__base", ",", "(", "__v4di", ")", "__index", ",", "(", "__v4si", ")", "__mask", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_mask_i64gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4740, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isThumb", "(", ")", "&&", "!", "hasThumb2", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "isThumb1Only", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4741, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitSRA_FLAG", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitSRA_FLAG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4742, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemIndexReg", "(", ")", ")", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getMemOffset", "(", ")", ")", ";"], "File": "VEAsmParser (2)", "Func": "addMEMrriOperands", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4743, "Length": 23, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nios2_can_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "||", "crtl", "->", "profile", ")", "return", "<NUM_LIT>", ";", "return", "nios2_compute_frame_layout", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "nios22", "Func": "nios2_can_use_return_insn", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4744, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pminuq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_min_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4745, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitARM64WinCFISaveRegP", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer2", "Func": "emitARM64WinCFISaveRegP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4746, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "R", ";", "if", "(", "Outs", "[", "i", "]", ".", "IsFixed", ")", "R", "=", "CC_<ISA_LIT>N", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ";", "else", "R", "=", "CC_<ISA_LIT>N_VarArg", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ";"], "ground_truth": ["if", "(", "R", ")", "{"], "File": "MipsISelLowering11", "Func": "AnalyzeMips64CallOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4747, "Length": 56, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op1", ")", "==", "SUBREG", "&&", "subreg_lowpart_p", "(", "op1", ")", ")", "op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "register_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", "||", "GET_CODE", "(", "op1", ")", "==", "PLUS", ")", ")", "return", "false", ";", "if", "(", "!", "immediate_operand", "(", "imm", ",", "GET_MODE", "(", "imm", ")", ")", ")", "return", "false", ";", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "imm", ")", ";", "if", "(", "implicit_mask", ">", "<NUM_LIT>", "&&", "(", "val", "&", "implicit_mask", ")", "!=", "implicit_mask", ")", "return", "false", ";", "op", "=", "op1", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_valid_shift_count", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4748, "Length": 94, "Cover_Rate": 0.5595238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ";", "break", ";", "}"], "ground_truth": ["const", "MCExpr", "*", "ME", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";"], "File": "RISCVMCInstLower16", "Func": "lowerSymbolOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4749, "Length": 57, "Cover_Rate": 0.3131868131868132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ExpandHardenedPseudosPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ")", "addPass", "(", "create<ISA_LIT>CollectLOHPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createUnpackMachineBundles", "(", "nullptr", ")", ")", ";"], "File": "AArch64TargetMachine9", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4750, "Length": 46, "Cover_Rate": 0.3129251700680272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "LinkReg", ")", ")", "{", "MI", ".", "setDesc", "(", "MII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AAPShortInstrPeephole", "Func": "updateJMP", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4751, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCSRFirstUseCost", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SIRegisterInfo34", "Func": "getCSRFirstUseCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4752, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegImm", "=", "{", "<NUM_LIT>", ",", "Ex", "}", ";"], "ground_truth": ["}"], "File": "SNESAsmParser", "Func": "makeImm", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4753, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "for", "(", "MVT", "InnerVT", ":", "<STR_LIT>", "(", ")", ")", "setLoadExtAction", "(", "<STR_LIT>", ",", "InnerVT", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", "&&", "VT", ".", "getSimpleVT", "(", ")", "!=", "<STR_LIT>", "&&", "VT", ".", "getSimpleVT", "(", ")", "!=", "<STR_LIT>", ")", "for", "(", "unsigned", "Opcode", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Opcode", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "for", "(", "unsigned", "Opcode", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Opcode", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "if", "(", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "{", "for", "(", "unsigned", "im", "=", "(", "unsigned", ")", "<STR_LIT>", ";", "im", "!=", "(", "unsigned", ")", "<STR_LIT>", ";", "++", "im", ")", "{"], "ground_truth": ["setIndexedLoadAction", "(", "im", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";"], "File": "AArch64ISelLowering1", "Func": "addTypeForNEON", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4754, "Length": 373, "Cover_Rate": 0.4019396551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerVectorFP_TO_INT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "const", "bool", "HasFullFP16", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasFullFP16", "(", ")", ";", "EVT", "NewTy", ";", "const", "EVT", "OpTy", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "OpTy", "==", "<STR_LIT>", ")", "NewTy", "=", "<STR_LIT>", ";", "else", "if", "(", "OpTy", "==", "<STR_LIT>", "&&", "HasFullFP16", ")", "NewTy", "=", "<STR_LIT>", ";", "else", "if", "(", "OpTy", "==", "<STR_LIT>", "&&", "HasFullFP16", ")", "NewTy", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerVectorFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4755, "Length": 159, "Cover_Rate": 0.6570247933884298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "RegClassID", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "Opc", "==", "<STR_LIT>", ")", "RegClassID", "=", "<STR_LIT>", ";", "else", "RegClassID", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SelectBuildVector", "(", "N", ",", "RegClassID", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG108", "Func": "Select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4756, "Length": 47, "Cover_Rate": 0.3051948051948052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "ResTy", "=", "ParseImm", "(", "Operands", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";", "ResTy", "=", "ParseAnyRegister", "(", "Operands", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Expr", ",", "S", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "MipsAsmParser43", "Func": "ParseJumpTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4757, "Length": 81, "Cover_Rate": 0.680672268907563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVMCAsmInfo", "Func": "anchor", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4758, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_psubb_s", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "psubb_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4759, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVectorIndexHOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addVectorIndexHOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4760, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "ICMP", ")", ";", "OPCODE", "(", "FCMP", ")", ";", "OPCODE", "(", "TM", ")", ";", "OPCODE", "(", "BR_CCMASK", ")", ";", "OPCODE", "(", "SELECT_CCMASK", ")", ";", "OPCODE", "(", "ADJDYNALLOC", ")", ";", "OPCODE", "(", "EXTRACT_ACCESS", ")", ";", "OPCODE", "(", "UMUL_LOHI64", ")", ";", "OPCODE", "(", "SDIVREM64", ")", ";", "OPCODE", "(", "UDIVREM32", ")", ";", "OPCODE", "(", "UDIVREM64", ")", ";", "OPCODE", "(", "MVC", ")", ";", "OPCODE", "(", "MVC_LOOP", ")", ";", "OPCODE", "(", "NC", ")", ";", "OPCODE", "(", "NC_LOOP", ")", ";", "OPCODE", "(", "OC", ")", ";", "OPCODE", "(", "OC_LOOP", ")", ";", "OPCODE", "(", "XC", ")", ";", "OPCODE", "(", "XC_LOOP", ")", ";", "OPCODE", "(", "CLC", ")", ";", "OPCODE", "(", "CLC_LOOP", ")", ";", "OPCODE", "(", "STRCMP", ")", ";", "OPCODE", "(", "STPCPY", ")", ";", "OPCODE", "(", "SEARCH_STRING", ")", ";", "OPCODE", "(", "IPM", ")", ";", "OPCODE", "(", "SERIALIZE", ")", ";", "OPCODE", "(", "TBEGIN", ")", ";", "OPCODE", "(", "TBEGIN_NOFLOAT", ")", ";", "OPCODE", "(", "TEND", ")", ";", "OPCODE", "(", "ATOMIC_SWAPW", ")", ";"], "ground_truth": ["OPCODE", "(", "ATOMIC_LOADW_ADD", ")", ";"], "File": "SystemZISelLowering35", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4761, "Length": 155, "Cover_Rate": 0.5916030534351145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "XNCMSelectionDAGInfo", "Func": "XNCMSelectionDAGInfo", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4762, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "SelectDIV_SCALE", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4763, "Length": 78, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "loop_label", ",", "tmp", ";", "if", "(", "optimize_size", "||", "optimize", "<", "<NUM_LIT>", ")", "return", "false", ";", "gcc_assert", "(", "MEM_P", "(", "str", ")", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "target_char", ")", "||", "REG_P", "(", "target_char", ")", ")", ";", "base_reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "str", ",", "<NUM_LIT>", ")", ")", ";", "loop_label", "=", "gen_label_rtx", "(", ")", ";", "ffb_result", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "backup_base_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "backup_base_reg", ",", "base_reg", ")", ";", "emit_label", "(", "loop_label", ")", ";", "emit_insn", "(", "gen_unaligned_load_update_base_w", "(", "base_reg", ",", "tmp", ",", "base_reg", ")", ")", ";", "emit_insn", "(", "gen_unspec_ffb", "(", "ffb_result", ",", "tmp", ",", "target_char", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "ffb_result", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "SImode", ",", "<NUM_LIT>", ",", "loop_label", ")", ";", "target_char_ptr", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "base_reg", ",", "ffb_result", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "length", "=", "expand_binop", "(", "Pmode", ",", "sub_optab", ",", "target_char_ptr", ",", "backup_base_reg", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";"], "ground_truth": ["emit_move_insn", "(", "result", ",", "length", ")", ";"], "File": "nds32-memory-manipulation", "Func": "nds32_expand_strlen", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4764, "Length": 176, "Cover_Rate": 0.8380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "StoreVal", "=", "Store", "->", "getValue", "(", ")", ";", "MVT", "VT", "=", "StoreVal", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", ")", "{", "VT", "=", "<STR_LIT>", ";", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "StoreVal", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "SDValue", "VL", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ";", "SDValue", "NewValue", "=", "convertToScalableVector", "(", "ContainerVT", ",", "StoreVal", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "{", "Store", "->", "getChain", "(", ")", ",", "NewValue", ",", "Store", "->", "getBasePtr", "(", ")", ",", "VL", "}", ",", "Store", "->", "getMemoryVT", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerFixedLengthVectorStoreToRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4765, "Length": 168, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "shouldForceImediateOperand", "(", "StringRef", "Name", ",", "unsigned", "OperandIdx", ")", "{", "switch", "(", "OperandIdx", ")", "{", "case", "<NUM_LIT>", ":", "return", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Name", "==", "<STR_LIT>", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser11", "Func": "shouldForceImediateOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4766, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Is64Bit", "=", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "UseControlFlowSpeculationBarrier", "&&", "!", "UsesFullSpeculationBarrier", ")", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineOperand", "Op", ":", "MI", ".", "defs", "(", ")", ")", "for", "(", "MCRegAliasIterator", "AI", "(", "Op", ".", "getReg", "(", ")", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "RegsNeedingCSDBBeforeUse", ".", "set", "(", "*", "AI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "Is64Bit", "?", "TII", "->", "get", "(", "<STR_LIT>", ")", ":", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addUse", "(", "Is64Bit", "?", "MisspeculatingTaintReg", ":", "MisspeculatingTaintReg32Bit", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64SpeculationHardening2", "Func": "expandSpeculationSafeValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4767, "Length": 155, "Cover_Rate": 0.7013574660633484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_p16", "(", "const", "poly16_t", "*", "__a", ")", "{"], "ground_truth": ["return", "(", "poly16x8_t", ")", "__builtin_neon_vld1v8hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld1q_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4768, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "return", "None", ";", "return", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "return", "LowerSymbolOperand", "(", "MO", ",", "GetSymbolFromOperand", "(", "MO", ")", ")", ";", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "return", "LowerSymbolOperand", "(", "MO", ",", "MO", ".", "getMCSymbol", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":"], "ground_truth": ["return", "LowerSymbolOperand", "(", "MO", ",", "AsmPrinter", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";"], "File": "X86MCInstLower108", "Func": "LowerMachineOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4769, "Length": 115, "Cover_Rate": 0.5373831775700935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "MSP430AsmPrinter (2)", "Func": "MSP430AsmPrinter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4770, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_fma", "(", "__b", ",", "__c", "[", "<NUM_LIT>", "]", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vfmad_lane_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4771, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitPersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4772, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "offset", "=", "<NUM_LIT>", ",", "chainp", "=", "&", "aof_pic_chain", ";", "*", "chainp", ";", "offset", "+=", "<NUM_LIT>", ",", "chainp", "=", "&", "(", "*", "chainp", ")", "->", "next", ")", "if", "(", "(", "*", "chainp", ")", "->", "symname", "==", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", "return", "plus_constant", "(", "aof_pic_label", ",", "offset", ")", ";", "*", "chainp", "=", "(", "struct", "pic_chain", "*", ")", "xmalloc", "(", "sizeof", "(", "struct", "pic_chain", ")", ")", ";", "(", "*", "chainp", ")", "->", "next", "=", "NULL", ";", "(", "*", "chainp", ")", "->", "symname", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "plus_constant", "(", "aof_pic_label", ",", "offset", ")", ";"], "File": "arm3", "Func": "aof_pic_entry", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4773, "Length": 100, "Cover_Rate": 0.746268656716418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>ConstantIslands", "::", "adjustJTTargetBlockForward", "(", "unsigned", "JTI", ",", "MachineBasicBlock", "*", "BB", ",", "MachineBasicBlock", "*", "JTBB", ")", "{", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "MachineFunction", "::", "iterator", "OldNext", "=", "std", "::", "next", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", "BB", ")", ";", "BB", "->", "updateTerminator", "(", "OldNext", "!=", "MF", "->", "end", "(", ")", "?", "&", "*", "OldNext", ":", "nullptr", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMaskPair", ":", "BB", "->", "liveins", "(", ")", ")", "NewBB", "->", "addLiveIn", "(", "RegMaskPair", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "replaceSuccessor", "(", "BB", ",", "NewBB", ")", ";", "if", "(", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "fixupBTI", "(", "JTI", ",", "*", "BB", ",", "*", "NewBB", ")", ";", "++", "NumJTInserted", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass33", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4774, "Length": 356, "Cover_Rate": 0.978021978021978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmLexer", "<", "<ISA_LIT>AsmLexer", ">", "X", "(", "The<ISA_LIT>_32Target", ")", ";", "RegisterMCAsmLexer", "<", "<ISA_LIT>AsmLexer", ">", "Y", "(", "The<ISA_LIT>_64Target", ")", ";"], "ground_truth": ["}"], "File": "X86AsmLexer2", "Func": "LLVMInitializeX86AsmLexer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4775, "Length": 19, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "BaseIdx", "=", "alignDown", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "BaseReg", "(", "<STR_LIT>", ".", "getRegister", "(", "BaseIdx", ")", ")", ";"], "File": "SIRegisterInfo62", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4776, "Length": 42, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";", "if", "(", "SGPRReg", "!=", "<STR_LIT>", ")", "{", "SGPRsUsed", ".", "insert", "(", "SGPRReg", ")", ";", "--", "ConstantBusLimit", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "isLiteralConstantLike", "(", "MO", ",", "get", "(", "Opc", ")", ".", "OpInfo", "[", "Idx", "]", ")", ")", "continue", ";", "if", "(", "LiteralLimit", ">", "<NUM_LIT>", "&&", "ConstantBusLimit", ">", "<NUM_LIT>", ")", "{", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "continue", ";", "}", "--", "LiteralLimit", ";", "--", "ConstantBusLimit", ";", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "RI", ".", "hasAGPRs", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", "&&", "!", "isOperandLegal", "(", "MI", ",", "Idx", ",", "&", "MO", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "continue", ";", "}", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "if", "(", "SGPRsUsed", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "ConstantBusLimit", ">", "<NUM_LIT>", ")", "{"], "File": "SIInstrInfo55", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4777, "Length": 226, "Cover_Rate": 0.40574506283662476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "getRVVStackSize", "(", ")", "const", "{"], "ground_truth": ["return", "RVVStackSize", ";"], "File": "RISCVMachineFunctionInfo11", "Func": "getRVVStackSize", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4778, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "SparcInstrInfo", "Func": "isStoreToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4779, "Length": 106, "Cover_Rate": 0.7681159420289855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "{", "Dest", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", "=", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86InstrInfo", "Func": "isCopyInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4780, "Length": 32, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "OPWV232", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal32", "(", "Imm", ")", ")", ";", "case", "OPW64", ":", "case", "OPW256", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal64", "(", "Imm", ")", ")", ";", "case", "OPW16", ":", "case", "OPWV216", ":", "return", "MCOperand", "::", "createImm", "(", "getInlineImmVal16", "(", "Imm", ")", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeFPImmed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4781, "Length": 55, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "RegSuffix", "=", "RegName", ".", "substr", "(", "RI", "->", "Name", ".", "size", "(", ")", ")", ";", "if", "(", "!", "RegSuffix", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "getRegNum", "(", "RegSuffix", ",", "RegNum", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "RegWidth", "=", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["if", "(", "!", "ParseRegRange", "(", "RegNum", ",", "RegWidth", ")", ")", "return", "<STR_LIT>", ";"], "File": "AMDGPUAsmParser1", "Func": "ParseRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4782, "Length": 68, "Cover_Rate": 0.37158469945355194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{"], "ground_truth": ["const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "RISCVInstrInfo56", "Func": "getInstSizeInBytes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4783, "Length": 61, "Cover_Rate": 0.3652694610778443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrevState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_CAST", ":", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":", "case", "IES_INIT", ":", "case", "IES_LBRAC", ":", "case", "IES_LPAREN", ":", "if", "(", "setSymRef", "(", "SymRef", ",", "SymRefName", ",", "ErrMsg", ")", ")", "return", "true", ";", "MemExpr", "=", "true", ";", "State", "=", "IES_INTEGER", ";", "IC", ".", "pushOperand", "(", "IC_IMM", ")", ";", "if", "(", "ParsingMSInlineAsm", ")", "Info", "=", "IDInfo", ";"], "ground_truth": ["setTypeInfo", "(", "Type", ")", ";"], "File": "X86AsmParser (2)4", "Func": "onIdentifierExpr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4784, "Length": 80, "Cover_Rate": 0.47337278106508873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedStackSize", "(", "unsigned", "Size", ")", "{", "CalleeSavedStackSize", "=", "Size", ";"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo11", "Func": "setCalleeSavedStackSize", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4785, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "parser", ",", "const", "MCInstrInfo", "&", "MII", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "sti", ")", ",", "Parser", "(", "parser", ")", "{"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "SparcAsmParser11", "Func": "SparcAsmParser", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4786, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "IntegerType", "*", "I16", "=", "Type", "::", "getInt16Ty", "(", "Ctx", ")", ";", "FunctionType", "*", "FnType", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "Ctx", ")", ",", "{", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ",", "I16", "}", ",", "false", ")", ";", "Constant", "*", "Fn", "=", "F", ".", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "SymName", ",", "FnType", ")", ";"], "ground_truth": ["Value", "*", "FunctionName", "=", "CreateStringPtr", "(", "BB", ",", "F", ".", "getName", "(", ")", ")", ";"], "File": "SNESInstrumentFunctions", "Func": "BuildSignatureCall", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4787, "Length": 82, "Cover_Rate": 0.6029411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCGSites", "&", "getCallingSites", "(", ")", "const", "{", "return", "CallingSites", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder", "Func": "getCallingSites", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4788, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImplicitlyTypedVectorList", "(", ")", "const", "{", "return", "Kind", "==", "k_VectorList", "&&", "VectorList", ".", "Count", "==", "NumRegs", "&&", "!", "VectorList", ".", "ElementKind", "&&", "!", "VectorList", ".", "IsSVE", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "isImplicitlyTypedVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4789, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "BaseReg", "=", "getLdStBaseOp", "(", "MemMI", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getLdStOffsetOp", "(", "MemMI", ")", ".", "getImm", "(", ")", ";", "if", "(", "MBBI", "==", "B", "||", "Offset", "!=", "<NUM_LIT>", ")", "return", "E", ";", "if", "(", "!", "isTagStore", "(", "MemMI", ")", ")", "{", "bool", "IsPairedInsn", "=", "isPairedLdSt", "(", "MemMI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IsPairedInsn", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Register", "DestReg", "=", "getLdStRegOp", "(", "MemMI", ",", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "BaseReg", "||", "TRI", "->", "isSubRegister", "(", "BaseReg", ",", "DestReg", ")", ")", "return", "E", ";", "}", "}", "ModifiedRegUnits", ".", "clear", "(", ")", ";", "UsedRegUnits", ".", "clear", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "do", "{"], "ground_truth": ["--", "MBBI", ";"], "File": "AArch64LoadStoreOptimizer11", "Func": "findMatchingUpdateInsnBackward", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4790, "Length": 133, "Cover_Rate": 0.4767025089605735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "getTargetShuffleInputs", "(", "SDValue", "Op", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Inputs", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", "=", "<NUM_LIT>", ",", "bool", "ResolveKnownElts", "=", "true", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "APInt", "KnownUndef", ",", "KnownZero", ";", "unsigned", "NumElts", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["APInt", "DemandedElts", "=", "APInt", "::", "getAllOnes", "(", "NumElts", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getTargetShuffleInputs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4791, "Length": 93, "Cover_Rate": 0.8017241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "MRI", "->", "getUniqueVRegDef", "(", "Reg", ")", ";"], "File": "SystemZInstrInfo11", "Func": "getDef", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4792, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "TWO52", ";", "fmt", "=", "REAL_MODE_FORMAT", "(", "mode", ")", ";", "real_2expN", "(", "&", "TWO52r", ",", "fmt", "->", "p", "-", "<NUM_LIT>", ",", "mode", ")", ";", "TWO52", "=", "const_double_from_real_value", "(", "TWO52r", ",", "mode", ")", ";"], "ground_truth": ["TWO52", "=", "force_reg", "(", "mode", ",", "TWO52", ")", ";"], "File": "i386-expand", "Func": "ix86_gen_TWO52", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4793, "Length": 42, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "isFixedLengthVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "InVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "AArch64ISelLowering135", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4794, "Length": 49, "Cover_Rate": 0.33793103448275863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>OptAddrMode", "::", "isValidOffset", "(", "MachineInstr", "*", "MI", ",", "int", "Offset", ")", "{", "if", "(", "HII", "->", "isHVXVec", "(", "*", "MI", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "HII", "->", "isValidOffset", "(", "MI", "->", "getOpcode", "(", ")", ",", "Offset", ",", "HRI", ",", "false", ")", ";", "default", ":", "return", "false", ";", "}", "}", "if", "(", "HII", "->", "getAddrMode", "(", "*", "MI", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "AlignMask", "=", "<NUM_LIT>", ";", "switch", "(", "HII", "->", "getMemAccessSize", "(", "*", "MI", ")", ")", "{", "case", "<STR_LIT>", "::", "DoubleWordAccess", ":", "AlignMask", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "WordAccess", ":", "AlignMask", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "HalfWordAccess", ":", "AlignMask", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "ByteAccess", ":", "AlignMask", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonOptAddrMode21", "Func": "isValidOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4795, "Length": 157, "Cover_Rate": 0.7440758293838863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "DivOp", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "DivOp", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerREM", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4796, "Length": 75, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "frame", "->", "nregs", "=", "nregs", ";", "if", "(", "size", "==", "<NUM_LIT>", "&&", "nregs", "==", "<NUM_LIT>", ")", "{", "frame", "->", "padding0", "=", "<NUM_LIT>", ";", "frame", "->", "padding1", "=", "frame", "->", "padding2", "=", "<NUM_LIT>", ";", "frame", "->", "frame_pointer_offset", "=", "frame", "->", "to_allocate", "=", "<NUM_LIT>", ";", "frame", "->", "outgoing_arguments_size", "=", "<NUM_LIT>", ";", "return", ";", "}", "if", "(", "!", "frame", "->", "push_rts", ")", "offset", "+=", "frame", "->", "nregs", "*", "<NUM_LIT>", ";", "if", "(", "offset", "==", "<NUM_LIT>", "&&", "size", "==", "<NUM_LIT>", "&&", "crtl", "->", "outgoing_args_size", "==", "<NUM_LIT>", "&&", "!", "crtl", "->", "is_leaf", ")", "frame", "->", "padding0", "=", "frame", "->", "padding1", "=", "<NUM_LIT>", ";", "else", "if", "(", "offset", "&", "<NUM_LIT>", ")", "frame", "->", "padding1", "=", "<NUM_LIT>", ";", "else", "frame", "->", "padding1", "=", "<NUM_LIT>", ";", "offset", "+=", "frame", "->", "padding0", "+", "frame", "->", "padding1", ";", "frame", "->", "frame_pointer_offset", "=", "offset", ";"], "ground_truth": ["offset", "+=", "size", ";"], "File": "c6x", "Func": "c6x_compute_frame_layout", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4797, "Length": 139, "Cover_Rate": 0.43167701863354035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineIRBuilder", "&", "Builder", "=", "Helper", ".", "MIRBuilder", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "LLT", "S8", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "CarryIn", "=", "Builder", ".", "buildNot", "(", "S1", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "Sbc", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S8", ",", "S1", ",", "S1", ",", "S1", ",", "S1", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CarryIn", "}", ")", ";", "Builder", ".", "setInsertPt", "(", "Builder", ".", "getMBB", "(", ")", ",", "std", "::", "next", "(", "Builder", ".", "getInsertPt", "(", ")", ")", ")", ";", "Builder", ".", "buildCopy", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Sbc", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Builder", ".", "buildNot", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Sbc", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "auto", "Sbc", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S8", ",", "S1", ",", "S1", ",", "S1", ",", "S1", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CarryIn", "}", ")", ";", "Builder", ".", "setInsertPt", "(", "Builder", ".", "getMBB", "(", ")", ",", "std", "::", "next", "(", "Builder", ".", "getInsertPt", "(", ")", ")", ")", ";", "Builder", ".", "buildCopy", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Sbc", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Builder", ".", "buildCopy", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Sbc", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MOSLegalizerInfo", "Func": "legalizeSubE", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4798, "Length": 270, "Cover_Rate": 0.8766233766233766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Res", "=", "MaxPressure", ";", "MaxPressure", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "GCNRegPressure", "Func": "moveMaxPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4799, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Shifter", ".", "Val", "=", "<STR_LIT>", "(", "ShOp", ",", "Val", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "CreateShifter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4800, "Length": 29, "Cover_Rate": 0.43283582089552236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_function_arg_advance", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "rs6000_function_arg_advance_1", "(", "get_cumulative_args", "(", "cum", ")", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "rs6000_function_arg_advance", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4801, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TTI", "(", ")", ":", "ImmutablePass", "(", "ID", ")", ",", "TM", "(", "<NUM_LIT>", ")", ",", "ST", "(", "<NUM_LIT>", ")", ",", "TLI", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AArch64TargetTransformInfo19", "Func": "AArch64TTI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4802, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>DeadRegisterDefinitionsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64DeadRegisterDefinitionsPass (2)1", "Func": "AArch64DeadRegisterDefinitions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4803, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "VTTI", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine22", "Func": "getVectorTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4804, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineOperand", "&", "Base", "=", "Ldst", ".", "getOperand", "(", "BasePos", ")", ";", "MachineOperand", "&", "Offset", "=", "Ldst", ".", "getOperand", "(", "OffsetPos", ")", ";", "assert", "(", "Base", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Offset", ".", "isImm", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Register", "B", "=", "Base", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isStackSlot", "(", "B", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "B", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "Offset", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "for", "(", "auto", "&", "Add", ":", "MRI", "->", "use_nodbg_instructions", "(", "B", ")", ")", "{", "int64_t", "Incr", ";", "if", "(", "!", "isAddConstantOp", "(", "Add", ",", "Incr", ")", ")", "continue", ";", "if", "(", "!", "isValidLoadStoreOffset", "(", "Incr", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "MachineInstr", "*", "MoveTo", "=", "canJoinInstructions", "(", "&", "Ldst", ",", "&", "Add", ",", "&", "Uses", ")", ";", "if", "(", "!", "MoveTo", ")", "continue", ";", "if", "(", "!", "canFixPastUses", "(", "Uses", ",", "Add", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "B", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "MachineInstr", "*", "First", "=", "&", "Ldst", ";", "MachineInstr", "*", "Last", "=", "&", "Add", ";", "if", "(", "MDT", "->", "dominates", "(", "Last", ",", "First", ")", ")", "std", "::", "swap", "(", "First", ",", "Last", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "First", "<<", "<STR_LIT>", "<<", "*", "Last", "<<", "<STR_LIT>", ";"], "ground_truth": [")", ";"], "File": "ARCOptAddrMode1", "Func": "tryToCombine", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4805, "Length": 265, "Cover_Rate": 0.5711206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "prepare_move_operands", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "visium2", "Func": "prepare_move_operands", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 4806, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "Info", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "Info", ")", ";"], "ground_truth": ["return", "Info", ";"], "File": "CSKYMCTargetDesc", "Func": "createCSKYMCInstrInfo", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4807, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "SrcVTy", ")", ";", "InstructionCost", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "LT", ".", "second", "!=", "VT", ".", "getSimpleVT", "(", ")", "&&", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "==", "NumElem", ")", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "SrcVTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", "+", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "MaskTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "else", "if", "(", "LT", ".", "first", "*", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ">", "NumElem", ")", "{", "auto", "*", "NewMaskTy", "=", "FixedVectorType", "::", "get", "(", "MaskTy", "->", "getElementType", "(", ")", ",", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ")", ";", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_InsertSubvector", ",", "NewMaskTy", ",", "None", ",", "<NUM_LIT>", ",", "MaskTy", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo43", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4808, "Length": 156, "Cover_Rate": 0.34977578475336324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "S", ",", "E", "=", "VecRed", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "I", "++", ")", "Ops", ".", "push_back", "(", "VecRed", "->", "getOperand", "(", "I", ")", ")", ";", "SDValue", "Red", "=", "DAG", ".", "getNode", "(", "OpcodeA", ",", "dl", ",", "DAG", ".", "getVTList", "(", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Red", ",", "SDValue", "(", "Red", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N1", ",", "N0", ")", ")", "return", "M", ";", "if", "(", "SDValue", "M", "=", "MakeVecReduce", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "N1", ",", "N0", ")", ")", "return", "M", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformADDVecReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4809, "Length": 395, "Cover_Rate": 0.4817073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "PatmosMCTargetDesc", "Func": "createPatmosMCRegisterInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4810, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Index", "=", "GEPToVectorIndex", "(", "GEP", ")", ";", "if", "(", "!", "Index", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "GEP", "<<", "'\\n'", ")", ";", "return", "false", ";", "}", "GEPVectorIdx", "[", "GEP", "]", "=", "Index", ";", "for", "(", "User", "*", "GEPUser", ":", "AllocaUser", "->", "users", "(", ")", ")", "{", "if", "(", "!", "canVectorizeInst", "(", "cast", "<", "Instruction", ">", "(", "GEPUser", ")", ",", "AllocaUser", ")", ")", "return", "false", ";", "WorkList", ".", "push_back", "(", "GEPUser", ")", ";", "}", "}", "VectorType", "*", "VectorTy", "=", "arrayTypeToVecType", "(", "AllocaTy", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "AllocaTy", "<<", "<STR_LIT>", "<<", "*", "VectorTy", "<<", "'\\n'", ")", ";", "for", "(", "Value", "*", "V", ":", "WorkList", ")", "{", "Instruction", "*", "Inst", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "{", "Type", "*", "VecPtrTy", "=", "VectorTy", "->", "getPointerTo", "(", "AS", ".", "PRIVATE_ADDRESS", ")", ";", "Value", "*", "Ptr", "=", "cast", "<", "LoadInst", ">", "(", "Inst", ")", "->", "getPointerOperand", "(", ")", ";", "Value", "*", "Index", "=", "calculateVectorIndex", "(", "Ptr", ",", "GEPVectorIdx", ")", ";", "Value", "*", "BitCast", "=", "Builder", ".", "CreateBitCast", "(", "Alloca", ",", "VecPtrTy", ")", ";", "Value", "*", "VecValue", "=", "Builder", ".", "CreateLoad", "(", "BitCast", ")", ";", "Value", "*", "ExtractElement", "=", "Builder", ".", "CreateExtractElement", "(", "VecValue", ",", "Index", ")", ";", "Inst", "->", "replaceAllUsesWith", "(", "ExtractElement", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPUPromoteAlloca37", "Func": "tryPromoteAllocaToVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4811, "Length": 245, "Cover_Rate": 0.44626593806921677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "int", "DstIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "dst", ")", ";", "assert", "(", "DstIdx", "!=", "-", "<NUM_LIT>", ")", ";", "unsigned", "DstRCID", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "DstIdx", "]", ".", "RegClass", ";", "switch", "(", "RI", ".", "getRegClass", "(", "DstRCID", ")", "->", "getSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "{", "unsigned", "NewOpcode", "=", "getVALUOp", "(", "*", "MI", ")", ";", "unsigned", "RegOffset", ";", "unsigned", "ImmOffset", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "RegOffset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "ImmOffset", "=", "<NUM_LIT>", ";", "}", "else", "{", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "ImmOffset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "ImmOffset", "<<=", "<NUM_LIT>", ";", "RegOffset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmOffset", ")", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "RegOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "RegOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ";", "ImmOffset", "=", "<NUM_LIT>", ";", "}", "}", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "DWord0", "=", "RegOffset", ";", "unsigned", "DWord1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "DWord2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "DWord3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "uint64_t", "RsrcDataFormat", "=", "getDefaultRsrcDataFormat", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DWord1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DWord2", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DWord3", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "SRsrc", ")", ".", "addReg", "(", "DWord0", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DWord1", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DWord2", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DWord3", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "NewInstDesc", "=", "get", "(", "NewOpcode", ")", ";"], "File": "SIInstrInfo (3)", "Func": "moveSMRDToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4812, "Length": 471, "Cover_Rate": 0.587281795511222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter10", "Func": "AMDGPUInstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4813, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>AddressTypePromotionPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AddressTypePromotion", "Func": "AArch64AddressTypePromotion", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4814, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "tilegx_expand_smuldi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "tilegx_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_expand_smuldi3_highpart", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4815, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vdwdupq_x_n_u16", "(", "uint32_t", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";"], "File": "arm", "Func": "mve___arm_vdwdupq_x_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4816, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "OpcodeTriple", "=", "getMinMaxPair", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "Register", "Val", ";", "Optional", "<", "FPValueAndVReg", ">", "K0", ",", "K1", ";", "if", "(", "!", "matchMed", "<", "GFCstOrSplatGFCstMatch", ">", "(", "MI", ",", "MRI", ",", "OpcodeTriple", ",", "Val", ",", "K0", ",", "K1", ")", ")", "return", "false", ";", "if", "(", "!", "K0", "->", "Value", ".", "isExactlyValue", "(", "<NUM_LIT>", ")", "||", "!", "K1", "->", "Value", ".", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "(", "getIEEE", "(", ")", "&&", "getDX10Clamp", "(", ")", "&&", "isFminnumIeee", "(", "MI", ")", "&&", "isKnownNeverSNaN", "(", "Val", ",", "MRI", ")", ")", "||", "isKnownNeverNaN", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Reg", "=", "Val", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "matchFPMinMaxToClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4817, "Length": 121, "Cover_Rate": 0.8705035971223022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Slot", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "Slot", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyInterpSlot", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser1", "Func": "parseInterpSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4818, "Length": 42, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LoadValueInjectionLoadHardeningPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>LoadValueInjectionLoadHardeningPass", "(", ")", ";"], "File": "X86LoadValueInjectionLoadHardening", "Func": "createX86LoadValueInjectionLoadHardeningPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4819, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "this", "->", "curArg", "++", ";"], "ground_truth": ["}"], "File": "TriCoreCallingConvHook", "Func": "incrArgPos", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4820, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVRedundantCopyElimination", "Func": "getPassName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4821, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitAlignment", "(", "<NUM_LIT>", ",", "F", ")", ";", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "'\\n'", ";", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "'\\n'", ";", "printVisibility", "(", "CurrentFnName", ",", "F", "->", "getVisibility", "(", ")", ")", ";", "if", "(", "(", "TAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "&&", "Subtarget", "->", "isLinux", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "O", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "emitFrameDirective", "(", "MF", ")", ";"], "ground_truth": ["printSavedRegsBitmask", "(", "MF", ")", ";"], "File": "MipsAsmPrinter21", "Func": "emitFunctionStart", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4822, "Length": 74, "Cover_Rate": 0.6727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "ReturnAddress", ";", "if", "(", "Depth", ")", "{", "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoUnsignedWrap", "(", "true", ")", ";", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ReturnAddress", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "ReturnAddress", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "ReturnAddress", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "ReturnAddress", ";", "SDNode", "*", "St", ";", "if", "(", "Subtarget", "->", "hasV8_3aOps", "(", ")", ")", "{", "St", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ReturnAddress", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "ReturnAddress", ")", ";", "St", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering16", "Func": "LowerRETURNADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4823, "Length": 311, "Cover_Rate": 0.8735955056179775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "computeKnownBits", "(", "Value", ",", "KnownZero", ",", "KnownOne", ")", ";"], "ground_truth": ["return", "KnownZero", ".", "countTrailingOnes", "(", ")", ">=", "<NUM_LIT>", ";"], "File": "XCoreISelLowering12", "Func": "isWordAligned", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4824, "Length": 20, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "bool", "isThumb", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolMBB", "::", "Create", "(", "F", "->", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "SetupEntryBlockForSjLj", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4825, "Length": 366, "Cover_Rate": 0.4080267558528428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ConstTripCount", "=", "SE", ".", "getSmallConstantTripCount", "(", "L", ")", ";", "if", "(", "ConstTripCount", "&&", "ConstTripCount", "<", "SmallCTRLoopThreshold", ")", "{", "SmallPtrSet", "<", "const", "Value", "*", ",", "<NUM_LIT>", ">", "EphValues", ";", "CodeMetrics", "::", "collectEphemeralValues", "(", "L", ",", "&", "AC", ",", "EphValues", ")", ";", "CodeMetrics", "Metrics", ";", "for", "(", "BasicBlock", "*", "BB", ":", "L", "->", "blocks", "(", ")", ")", "Metrics", ".", "analyzeBasicBlock", "(", "BB", ",", "*", "this", ",", "EphValues", ")", ";", "if", "(", "Metrics", ".", "NumInsts", "<=", "(", "<NUM_LIT>", "*", "SchedModel", ".", "getIssueWidth", "(", ")", ")", ")", "return", "false", ";", "}", "for", "(", "Loop", "::", "block_iterator", "I", "=", "L", "->", "block_begin", "(", ")", ",", "IE", "=", "L", "->", "block_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "if", "(", "mightUseCTR", "(", "*", "I", ",", "LibInfo", ")", ")", "return", "false", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "ExitingBlocks", ";", "L", "->", "getExitingBlocks", "(", "ExitingBlocks", ")", ";", "for", "(", "auto", "&", "BB", ":", "ExitingBlocks", ")", "{", "Instruction", "*", "TI", "=", "BB", "->", "getTerminator", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TI", ")", "continue", ";"], "File": "PPCTargetTransformInfo10", "Func": "isHardwareLoopProfitable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4826, "Length": 171, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "which", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "unsigned", "char", "e", "=", "d", ".", "perm", "[", "i", "]", ";", "gcc_assert", "(", "e", "<", "<NUM_LIT>", "*", "nelt", ")", ";", "which", "|=", "(", "e", "<", "nelt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "if", "(", "which", "==", "<NUM_LIT>", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "d", ".", "perm", "[", "i", "]", "-=", "nelt", ";", "d", ".", "one_vector_p", "=", "(", "which", "!=", "<NUM_LIT>", ")", ";", "d", ".", "target", "=", "gen_raw_REG", "(", "d", ".", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "<NUM_LIT>", ")", ";", "d", ".", "op1", "=", "d", ".", "op0", "=", "gen_raw_REG", "(", "d", ".", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "d", ".", "one_vector_p", ")", "d", ".", "op1", "=", "gen_raw_REG", "(", "d", ".", "vmode", ",", "LAST_VIRTUAL_REGISTER", "+", "<NUM_LIT>", ")", ";", "start_sequence", "(", ")", ";", "ret", "=", "aarch64_expand_vec_perm_const_1", "(", "&", "d", ")", ";"], "ground_truth": ["end_sequence", "(", ")", ";"], "File": "aarch642", "Func": "aarch64_vectorize_vec_perm_const_ok", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4827, "Length": 159, "Cover_Rate": 0.6973684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "*", "GetFPR", "(", ")", "{", "static", "const", "MCPhysReg", "FPR", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "PPCISelLowering120", "Func": "GetFPR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4828, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "else", "if", "(", "all_ones_operand", "(", "negop", ",", "target_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "cmp_mode", ",", "ASHIFTRT", ",", "cmp_op1", ",", "GEN_INT", "(", "shift", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "}", "result_mode", "=", "related_int_vector_mode", "(", "cmp_mode", ")", ".", "require", "(", ")", ";", "result_target", "=", "gen_reg_rtx", "(", "result_mode", ")", ";", "if", "(", "!", "REG_P", "(", "cmp_op1", ")", ")", "cmp_op1", "=", "force_reg", "(", "GET_MODE", "(", "cmp_op1", ")", ",", "cmp_op1", ")", ";", "s390_expand_vec_compare", "(", "result_target", ",", "cond", ",", "cmp_op1", ",", "cmp_op2", ")", ";", "if", "(", "all_ones_operand", "(", "then", ",", "GET_MODE", "(", "then", ")", ")", "&&", "const0_operand", "(", "els", ",", "GET_MODE", "(", "els", ")", ")", ")", "{", "emit_move_insn", "(", "target", ",", "gen_rtx_SUBREG", "(", "target_mode", ",", "result_target", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "!", "REG_P", "(", "then", ")", ")", "then", "=", "force_reg", "(", "target_mode", ",", "then", ")", ";"], "ground_truth": ["if", "(", "!", "REG_P", "(", "els", ")", ")", "els", "=", "force_reg", "(", "target_mode", ",", "els", ")", ";"], "File": "s390", "Func": "s390_expand_vcond", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4829, "Length": 190, "Cover_Rate": 0.47146401985111663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "getCmpToAddCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4830, "Length": 31, "Cover_Rate": 0.4626865671641791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LegalizerInfo", "::", "setLegalizerInfoSSE2", "(", ")", "{", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "LLT", "v4s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86LegalizerInfo24", "Func": "setLegalizerInfoSSE2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4831, "Length": 42, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CCState", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ",", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "locs", ",", "LLVMContext", "&", "C", ",", "unsigned", "NumNamedArgs", ")", ":", "CCState", "(", "CC", ",", "IsVarArg", ",", "MF", ",", "locs", ",", "C", ")", ",", "NumNamedVarArgParams", "(", "NumNamedArgs", ")", "{"], "ground_truth": ["}"], "File": "HexagonISelLowering1", "Func": "HexagonCCState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4832, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshrq_n_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_neon_vshru_nv4si", "(", "(", "int32x4_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshrq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4833, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc", ">=", "<NUM_LIT>", "?", "<STR_LIT>", "(", "Opc", ")", ":", "Opc", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "changeAddrMode_io_rr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4834, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_MEM", "(", "mode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "frv_frame_offset_rtx", "(", "offset", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_frame_mem", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4835, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "Add", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "OpVT", ")", ",", "CC", ")", ";", "}", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "RHS", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "Add", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "OpVT", ")", ",", "CC", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineVectorSizedSetCCEquality", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "CC", ")", ")", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "}", "bool", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "IsVZero1", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "IsSEXT0", "&&", "IsVZero1", ")", "{", "assert", "(", "VT", "==", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNOT", "(", "DL", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ";", "assert", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerVSETCC", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Subtarget", ",", "DAG", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering143", "Func": "combineSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4836, "Length": 384, "Cover_Rate": 0.6655112651646448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setTailCallSPDelta", "(", "int", "size", ")", "{"], "ground_truth": ["TailCallSPDelta", "=", "size", ";"], "File": "PPCMachineFunctionInfo (2)", "Func": "setTailCallSPDelta", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4837, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "ML", ")", "break", ";", "if", "(", "!", "DisableInnermostLoopAlign32", ")", "{", "if", "(", "ML", "->", "getLoopDepth", "(", ")", ">", "<NUM_LIT>", "&&", "ML", "->", "getSubLoops", "(", ")", ".", "empty", "(", ")", ")", "return", "Align", "(", "<NUM_LIT>", ")", ";", "}", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "uint64_t", "LoopSize", "=", "<NUM_LIT>", ";", "for", "(", "auto", "I", "=", "ML", "->", "block_begin", "(", ")", ",", "IE", "=", "ML", "->", "block_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "J", "=", "(", "*", "I", ")", "->", "begin", "(", ")", ",", "JE", "=", "(", "*", "I", ")", "->", "end", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "LoopSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "J", ")", ";", "if", "(", "LoopSize", ">", "<NUM_LIT>", ")", "break", ";"], "ground_truth": ["}"], "File": "PPCISelLowering145", "Func": "getPrefLoopAlignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4838, "Length": 153, "Cover_Rate": 0.6566523605150214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "anchor", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4839, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSETVL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerSPLAT_VECTOR", "(", "Op", ",", "DAG", ")", ";"], "File": "RISCVISelLowering78", "Func": "lowerINTRINSIC_WO_CHAIN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4840, "Length": 29, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfo", "<", "<ISA_LIT>ELFMCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";"], "File": "TeeRISCMCTargetDesc", "Func": "LLVMInitializeTeeRISCTargetMC", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4841, "Length": 45, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ListPtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "ListPtr", ")", ";", "LLT", "IntPtrTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "const", "Align", "PtrAlign", "=", "Align", "(", "PtrSize", ")", ";", "auto", "List", "=", "MIRBuilder", ".", "buildLoad", "(", "PtrTy", ",", "ListPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "PtrSize", ",", "PtrAlign", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "DstPtr", ";"], "File": "AArch64LegalizerInfo6", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4842, "Length": 106, "Cover_Rate": 0.3063583815028902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unit", "=", "<NUM_LIT>", ";", "unit", "<", "ARRAY_SIZE", "(", "frv_unit_groups", ")", ";", "unit", "++", ")", "{", "group", "=", "frv_unit_groups", "[", "unit", "]", ";", "packet_group", "=", "&", "frv_packet", ".", "groups", "[", "group", "]", ";", "if", "(", "cursor", "[", "group", "]", "<", "packet_group", "->", "num_insns", ")", "{", "gcc_assert", "(", "packet_group", "->", "sorted", "[", "cursor", "[", "group", "]", "]", "!=", "packet_group", "->", "nop", ")", ";", "insns", "[", "to", "++", "]", "=", "packet_group", "->", "sorted", "[", "cursor", "[", "group", "]", "++", "]", ";", "}"], "ground_truth": ["}"], "File": "frv", "Func": "frv_reorder_packet", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 4843, "Length": 82, "Cover_Rate": 0.351931330472103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IncomingValueHandler", "::", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "{", "auto", "BuildLoad", "=", "[", "]", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachinePointerInfo", "&", "MPO", ",", "LLT", "MemTy", ",", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"], "ground_truth": ["auto", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "MemTy", ",", "inferAlignFromPtrInfo", "(", "MF", ",", "MPO", ")", ")", ";"], "File": "PPCCallLowering", "Func": "assignValueToAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4844, "Length": 83, "Cover_Rate": 0.7410714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RS", "->", "enterBasicBlock", "(", "&", "Entry", ")", ";", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_LOAD_DWORD_IMM", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_LOAD_DWORD_IMM", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_MUL_I32", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MUL_U32_U24_e32", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MAD_U32_U24", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e32", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MBCNT_LO_U32_B32_e64", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_MBCNT_HI_U32_B32_e64", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "TIDReg", ")", ";", "}", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_LSHLREV_B32_e32", ")", ",", "TIDReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TIDReg", ")", ";", "MFI", "->", "setTIDReg", "(", "TIDReg", ")", ";", "}", "unsigned", "LDSOffset", "=", "MFI", "->", "LDSSize", "+", "(", "FrameOffset", "*", "WorkGroupSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_I32_e32", ")", ",", "TmpReg", ")", ".", "addImm", "(", "LDSOffset", ")", ".", "addReg", "(", "TIDReg", ")", ";", "return", "TmpReg", ";"], "ground_truth": ["}"], "File": "SIInstrInfo101", "Func": "calculateLDSSpillAddress", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4845, "Length": 358, "Cover_Rate": 0.5359281437125748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SectionType", "SecTy", ";", "const", "Constant", "*", "C", "=", "GV", "->", "getInitializer", "(", ")", ";", "if", "(", "C", "->", "isNullValue", "(", ")", ")", "SecTy", "=", "UDATA", ";", "else", "if", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", ")", "SecTy", "=", "IDATA", ";"], "ground_truth": ["else", "if", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", ")", "SecTy", "=", "ROMDATA", ";"], "File": "PIC16TargetObjectFile", "Func": "allocateInGivenSection", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4846, "Length": 64, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqneg_s16", "(", "int16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_aarch64_sqnegv4hi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vqneg_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4847, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "<STR_LIT>", ")", ";", "Imm8", "=", "<NUM_LIT>", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "isThumb2", "(", "STI", ")", ")", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumCPRelocations", ";", "}", "else", "{", "EncodeAddrModeOpValues", "(", "MI", ",", "OpIdx", ",", "Reg", ",", "Imm8", ",", "Fixups", ",", "STI", ")", ";", "isAdd", "=", "<STR_LIT>", "(", "Imm8", ")", "==", "<STR_LIT>", ";", "}"], "ground_truth": ["uint32_t", "Binary", "=", "<STR_LIT>", "(", "Imm8", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "getAddrMode5FP16OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4848, "Length": 151, "Cover_Rate": 0.6801801801801802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "ISDOpc", "-", "<STR_LIT>", ";", "Opc", "=", "OpcTable", "[", "Idx", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "RegSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "Opc", "=", "OpcTable", "[", "ISDOpc", "-", "<STR_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "RC", "=", "&", "<STR_LIT>", ";", "RegSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "<STR_LIT>", "(", "Imm", ",", "RegSize", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "ResultReg", "=", "fastEmitInst_ri", "(", "Opc", ",", "RC", ",", "LHSReg", ",", "<STR_LIT>", "(", "Imm", ",", "RegSize", ")", ")", ";", "if", "(", "RetVT", ">=", "<STR_LIT>", "&&", "RetVT", "<=", "<STR_LIT>", "&&", "ISDOpc", "!=", "<STR_LIT>", ")", "{", "uint64_t", "Mask", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["ResultReg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "ResultReg", ",", "Mask", ")", ";"], "File": "AArch64FastISel21", "Func": "emitLogicalOp_ri", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4849, "Length": 127, "Cover_Rate": 0.4379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "EVT", "ReqVT", "=", "VT", "!=", "<STR_LIT>", "?", "VT", ":", "VTys", "[", "SplatSize", "-", "<NUM_LIT>", "]", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", ")", "SplatSize", "=", "<NUM_LIT>", ";", "EVT", "CanonicalVT", "=", "VTys", "[", "SplatSize", "-", "<NUM_LIT>", "]", ";"], "ground_truth": ["SDValue", "Elt", "=", "DAG", ".", "getConstant", "(", "Val", ",", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering105", "Func": "BuildSplatI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4850, "Length": 58, "Cover_Rate": 0.3240223463687151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_maxph512_mask_round", "(", "__A", ",", "__B", ",", "_mm512_setzero_ph", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_max_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4851, "Length": 21, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "int", "_mm_getcsr", "(", "void", ")", "{"], "ground_truth": ["return", "__builtin_ia32_stmxcsr", "(", ")", ";"], "File": "xmmintrin4", "Func": "_mm_getcsr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4852, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comlt_epu8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomltub", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_comlt_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4853, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvt_roundsh_ss", "(", "__m128", "__A", ",", "__mmask8", "__B", ",", "__m128", "__C", ",", "__m128h", "__D", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "__builtin_ia32_vcvtsh2ss_mask_round", "(", "__D", ",", "__C", ",", "__A", ",", "__B", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_cvt_roundsh_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4854, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psrad512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_sra_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4855, "Length": 31, "Cover_Rate": 0.775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["}"], "File": "XNCMFrameLowering", "Func": "emitPrologue", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4856, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "factor", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "else", "factor", "=", "<NUM_LIT>", ";", "if", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "return", "factor", ";", "case", "ADDRESS_REG_REG", ":", "return", "factor", ";", "case", "ADDRESS_CONST_INT", ":", "return", "factor", ";", "case", "ADDRESS_SYMBOLIC", ":"], "ground_truth": ["return", "factor", "*", "loongarch_symbol_insns", "(", "addr", ".", "symbol_type", ",", "mode", ")", ";"], "File": "loongarch", "Func": "loongarch_address_insns", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4857, "Length": 82, "Cover_Rate": 0.656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReturnTypes", ".", "assign", "(", "Sig", ".", "Returns", ".", "begin", "(", ")", ",", "Sig", ".", "Returns", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmTypeCheck (2)", "Func": "funcDecl", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4858, "Length": 22, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtah_s32_f16", "(", "float16_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_lroundhfsi", "(", "__a", ")", ";"], "File": "arm", "Func": "fp16_vcvtah_s32_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4859, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ENCODING_REG", ":", "translateRegister", "(", "mcInst", ",", "insn", ".", "reg", ")", ";", "return", "false", ";", "case", "ENCODING_WRITEMASK", ":", "return", "translateMaskRegister", "(", "mcInst", ",", "insn", ".", "writemask", ")", ";", "CASE_ENCODING_RM", ":", "CASE_ENCODING_VSIB", ":", "return", "translateRM", "(", "mcInst", ",", "operand", ",", "insn", ",", "Dis", ")", ";", "case", "ENCODING_IB", ":", "case", "ENCODING_IW", ":", "case", "ENCODING_ID", ":", "case", "ENCODING_IO", ":", "case", "ENCODING_Iv", ":", "case", "ENCODING_Ia", ":", "translateImmediate", "(", "mcInst", ",", "insn", ".", "immediates", "[", "insn", ".", "numImmediatesTranslated", "++", "]", ",", "operand", ",", "insn", ",", "Dis", ")", ";", "return", "false", ";", "case", "ENCODING_IRC", ":", "mcInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "insn", ".", "RC", ")", ")", ";", "return", "false", ";", "case", "ENCODING_SI", ":", "return", "translateSrcIndex", "(", "mcInst", ",", "insn", ")", ";"], "ground_truth": ["case", "ENCODING_DI", ":"], "File": "X86Disassembler10", "Func": "translateOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4860, "Length": 120, "Cover_Rate": 0.4743083003952569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "h8300_select_cc_mode", "(", "enum", "rtx_code", "cond", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "op1", "==", "const0_rtx", "&&", "(", "cond", "==", "EQ", "||", "cond", "==", "NE", "||", "cond", "==", "LT", "||", "cond", "==", "GE", ")", "&&", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "||", "GET_CODE", "(", "op0", ")", "==", "MINUS", "||", "GET_CODE", "(", "op0", ")", "==", "NEG", "||", "GET_CODE", "(", "op0", ")", "==", "AND", "||", "GET_CODE", "(", "op0", ")", "==", "IOR", "||", "GET_CODE", "(", "op0", ")", "==", "XOR", "||", "GET_CODE", "(", "op0", ")", "==", "NOT", "||", "GET_CODE", "(", "op0", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "op0", ")", "==", "ASHIFTRT", "||", "GET_CODE", "(", "op0", ")", "==", "LSHIFTRT", "||", "GET_CODE", "(", "op0", ")", "==", "MULT", "||", "GET_CODE", "(", "op0", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op0", ")", "==", "SIGN_EXTEND", "||", "GET_CODE", "(", "op0", ")", "==", "ZERO_EXTEND", "||", "REG_P", "(", "op0", ")", "||", "MEM_P", "(", "op0", ")", ")", ")", "return", "CCZNmode", ";"], "ground_truth": ["return", "CCmode", ";"], "File": "h8300", "Func": "h8300_select_cc_mode", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4861, "Length": 154, "Cover_Rate": 0.9935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "TM", "=", "get<ISA_LIT>TargetMachine", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "TM", ")", ")", ";", "if", "(", "Subtarget", ".", "hasStandardEncoding", "(", ")", "||", "Subtarget", ".", "allowMixed16_32", "(", ")", ")", "addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "TM", ")", ")", ";", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", "||", "Subtarget", ".", "allowMixed16_32", "(", ")", ")", "addPass", "(", "create<ISA_LIT>ConstantIslandPass", "(", "TM", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine11", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4862, "Length": 78, "Cover_Rate": 0.9176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "v", "=", "(", "int64_t", ")", "N", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "v", ")", ";"], "File": "HexagonISelDAGToDAG13", "Func": "IsU6_1_Offset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4863, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__TM_is_named_user_abort", "(", "void", "*", "const", "tdb_ptr", ",", "unsigned", "char", "*", "code", ")", "{", "struct", "__htm_tdb", "*", "tdb", "=", "(", "struct", "__htm_tdb", "*", ")", "tdb_ptr", ";", "if", "(", "tdb", "->", "format", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "tdb", "->", "abort_code", ">=", "_HTM_FIRST_USER_ABORT_CODE", ")", "{"], "ground_truth": ["*", "code", "=", "tdb", "->", "abort_code", "-", "_HTM_FIRST_USER_ABORT_CODE", ";"], "File": "htmxlintrin", "Func": "__TM_is_named_user_abort", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4864, "Length": 67, "Cover_Rate": 0.8933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "Alignment", ".", "value", "(", ")", ")", ";"], "ground_truth": ["getStreamer", "(", ")", ".", "emitValue", "(", "Size", ",", "<NUM_LIT>", ")", ";"], "File": "PatmosTargetStreamer1", "Func": "EmitFStart", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4865, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", "->", "insert", "(", "MI", ",", "EarlierMI", ")", ";", "MachineOperand", "&", "HighRegOp", "=", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "LowRegOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "HighRegOp", ".", "setReg", "(", "RI", ".", "getSubReg", "(", "HighRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "LowRegOp", ".", "setReg", "(", "RI", ".", "getSubReg", "(", "LowRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "MachineOperand", "&", "HighOffsetOp", "=", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "LowOffsetOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "LowOffsetOp", ".", "setImm", "(", "LowOffsetOp", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ")", ";", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "unsigned", "HighOpcode", "=", "getOpcodeForOffset", "(", "NewOpcode", ",", "HighOffsetOp", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "LowOpcode", "=", "getOpcodeForOffset", "(", "NewOpcode", ",", "LowOffsetOp", ".", "getImm", "(", ")", ")", ";"], "File": "SystemZInstrInfo46", "Func": "splitMove", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4866, "Length": 154, "Cover_Rate": 0.6553191489361702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolConstant", "::", "<ISA_LIT>ConstantPoolConstant", "(", "const", "Constant", "*", "C", ",", "<STR_LIT>", "Kind", ",", "unsigned", "PCAdjust", ",", "<STR_LIT>", "Modifier", ",", "bool", "AddCurrentAddress", ",", "unsigned", "ID", ")", ":", "<ISA_LIT>ConstantPoolValue", "(", "C", "->", "getType", "(", ")", ",", "Kind", ",", "PCAdjust", ",", "Modifier", ",", "AddCurrentAddress", ",", "ID", ")", ",", "CVal", "(", "C", ")", "{"], "ground_truth": ["}"], "File": "CSKYConstantPoolValue", "Func": "CSKYConstantPoolConstant", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4867, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "!", "isVarArg", ")", "{", "if", "(", "!", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "return", "(", "Return", "?", "RetFastCC_<ISA_LIT>_APCS", ":", "FastCC_<ISA_LIT>_APCS", ")", ";", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS_VFP", ":", "CC_<ISA_LIT>_AAPCS_VFP", ")", ";", "}", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "if", "(", "Subtarget", "->", "isAAPCS_ABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", "&&", "!", "isVarArg", ")", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS_VFP", ":", "CC_<ISA_LIT>_AAPCS_VFP", ")", ";", "else", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_AAPCS", ":", "CC_<ISA_LIT>_AAPCS", ")", ";", "}", "else", "{", "return", "(", "Return", "?", "RetCC_<ISA_LIT>_APCS", ":", "CC_<ISA_LIT>_APCS", ")", ";", "}"], "ground_truth": ["case", "CallingConv", "::", "<ISA_LIT>_AAPCS_VFP", ":"], "File": "ARMFastISel3", "Func": "CCAssignFnForCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4868, "Length": 127, "Cover_Rate": 0.5799086757990868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "addImmOperands", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4869, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperandInfo", "&", "Info", "=", "Desc", ".", "OpInfo", "[", "i", "]", ";", "if", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "Printer", ".", "createTempSymbol", "(", "<STR_LIT>", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "defs", "(", ")", ")", "Returns", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_uses", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Params", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "*", "MI", ")", ")", "Params", ".", "pop_back", "(", ")", ";", "MCSymbolWasm", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "WasmSym", "->", "setReturns", "(", "std", "::", "move", "(", "Returns", ")", ")", ";", "WasmSym", "->", "setParams", "(", "std", "::", "move", "(", "Params", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "WasmSym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TYPEINDEX", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "}", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "*", "Imm", "=", "MO", ".", "getFPImm", "(", ")", ";", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";", "else", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MCOp", "=", "LowerSymbolOperand", "(", "GetGlobalAddressSymbol", "(", "MO", ")", ",", "MO", ".", "getOffset", "(", ")", ",", "MO", ".", "getGlobal", "(", ")", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", ",", "false", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_ExternalSymbol", ":"], "File": "WebAssemblyMCInstLower7", "Func": "Lower", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4870, "Length": 384, "Cover_Rate": 0.5757121439280359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantEntry", ".", "isMachineConstantPoolEntry", "(", ")", ")", "return", "nullptr", ";", "auto", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "ConstantEntry", ".", "Val", ".", "ConstVal", ")", ";"], "ground_truth": ["assert", "(", "(", "!", "C", "||", "ConstantEntry", ".", "getType", "(", ")", "==", "C", "->", "getType", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86MCInstLower (2)", "Func": "getConstantFromPool", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4871, "Length": 49, "Cover_Rate": 0.4083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "SubIdx2Lane", "(", "unsigned", "Idx", ")", "{", "switch", "(", "Idx", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "SIISelLowering (2)", "Func": "SubIdx2Lane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4872, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Lane", "=", "*", "MaybeLane", ";", "if", "(", "Lane", "<", "<NUM_LIT>", ")", "Lane", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "matchDupFromInsertVectorElt", "(", "Lane", ",", "MI", ",", "MRI", ",", "MatchInfo", ")", ")", "return", "true", ";"], "File": "AArch64PostLegalizerCombiner14", "Func": "matchDup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4873, "Length": 32, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "RegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "NbRegs", "=", "array_lengthof", "(", "RegList", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ArgsParts", ";", "ParseFunctionArgs", "(", "Args", ",", "ArgsParts", ")", ";", "if", "(", "State", ".", "isVarArg", "(", ")", ")", "{", "unsigned", "ValNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgsParts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "MVT", "ArgVT", "=", "Args", "[", "ValNo", "]", ".", "VT", ";", "MVT", "LocVT", "=", "ArgVT", ";", "CCValAssign", "::", "LocInfo", "LocInfo", "=", "CCValAssign", "::", "Full", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "ArgsParts", "[", "i", "]", ";", "j", "++", ")", "{"], "ground_truth": ["if", "(", "i", "==", "<NUM_LIT>", "&&", "j", "==", "<NUM_LIT>", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", "++", ",", "ArgVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "FISCISelLowering", "Func": "AnalyzeArguments", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4874, "Length": 169, "Cover_Rate": 0.34419551934826886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";"], "ground_truth": ["AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";"], "File": "ARMBaseInstrInfo47", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4875, "Length": 431, "Cover_Rate": 0.513095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst2q_u16", "(", "uint16_t", "*", "__addr", ",", "uint16x8x2_t", "__value", ")", "{", "union", "{", "uint16x8x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__i", "=", "__value", ";", "__builtin_mve_vst2qv8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__addr", ",", "__rv", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vst2q_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4876, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{"], "ground_truth": ["return", "DataSection", ";"], "File": "WebAssemblyTargetObjectFile7", "Func": "getExplicitSectionGlobal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4877, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["std", "::", "string", "CPU", "=", "CPUAttr", ".", "isValid", "(", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";"], "File": "WebAssemblyTargetMachine13", "Func": "getSubtargetImpl", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4878, "Length": 33, "Cover_Rate": 0.35106382978723405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}"], "ground_truth": ["}"], "File": "PatmosISelLowering1", "Func": "LowerFormalArguments", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4879, "Length": 30, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInitialP<ISA_LIT>nputAddr", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "getIntegerAttribute", "(", "F", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getInitialPSInputAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4880, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "op", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "op", ")", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "int", "j", ";"], "ground_truth": ["for", "(", "j", "=", "XVECLEN", "(", "op", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "tls_symbolic_reference_mentioned_p", "(", "XVECEXP", "(", "op", ",", "i", ",", "j", ")", ")", ")", "return", "true", ";"], "File": "s390", "Func": "tls_symbolic_reference_mentioned_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4881, "Length": 82, "Cover_Rate": 0.5815602836879432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUInstrInfo1", "Func": "copyPhysReg", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4882, "Length": 55, "Cover_Rate": 0.9649122807017544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "<STR_LIT>", "&&", "(", "ToEltVT", "==", "<STR_LIT>", "||", "ToEltVT", "==", "<STR_LIT>", ")", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "<STR_LIT>", "&&", "ToEltVT", "==", "<STR_LIT>", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "FromEltVT", "==", "<STR_LIT>", "&&", "ToEltVT", "==", "<STR_LIT>", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "||", "(", "FromEltVT", "!=", "<STR_LIT>", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "isVMOVNShuffle", "=", "[", "&", "]", "(", "ShuffleVectorSDNode", "*", "SVN", ",", "bool", "Rev", ")", "{", "ArrayRef", "<", "int", ">", "M", "=", "SVN", "->", "getMask", "(", ")", ";", "unsigned", "NumElts", "=", "ToVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "SVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "NumElts", "/=", "<NUM_LIT>", ";", "unsigned", "Off0", "=", "Rev", "?", "NumElts", ":", "<NUM_LIT>", ";", "unsigned", "Off1", "=", "Rev", "?", "<NUM_LIT>", ":", "NumElts", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumElts", ";", "I", "+=", "<NUM_LIT>", ")", "{", "if", "(", "M", "[", "I", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "I", "]", "!=", "(", "int", ")", "(", "Off0", "+", "I", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "M", "[", "I", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "I", "+", "<NUM_LIT>", "]", "!=", "(", "int", ")", "(", "Off1", "+", "I", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "if", "(", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "SDValue", "U", "=", "PerformVQDMULHCombine", "(", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "DAG", ")", ")", "{", "DAG", ".", "ReplaceAllUsesWith", "(", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "U", ")", ";", "return", "SDValue", "(", ")", ";", "}", "}", "if", "(", "auto", "*", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isVMOVNShuffle", "(", "Shuffle", ",", "false", ")", "||", "isVMOVNShuffle", "(", "Shuffle", ",", "true", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "FromEltVT", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";"], "File": "ARMISelLowering123", "Func": "PerformSplittingToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4883, "Length": 464, "Cover_Rate": 0.5465253239104829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "length", "==", "strlen", "(", "flag", "->", "name", ")", "&&", "!", "strncmp", "(", "flag", "->", "name", ",", "token", ",", "length", ")", ")", "return", "flag", "->", "flag", ";", "}"], "ground_truth": ["error", "(", "<STR_LIT>", ",", "option_name", ",", "token", ")", ";"], "File": "aarch64", "Func": "aarch64_parse_one_option_token", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4884, "Length": 38, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getRegClass", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "Reg", "==", "FPReg", ")", "continue", ";", "if", "(", "RegClass", "!=", "&", "<STR_LIT>", "&&", "!", "isWin64", ")", "{", "CalleeFrameSize", "+=", "SlotSize", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RegClass", ")", ";", "}"], "ground_truth": ["}"], "File": "X86InstrInfo134", "Func": "spillCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4885, "Length": 112, "Cover_Rate": 0.39436619718309857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_long_call_p", "(", "rtx", "symbol", ")", "{", "if", "(", "nds32_indirect_call_referenced_p", "(", "symbol", ")", ")", "return", "TARGET_ICT_MODEL_LARGE", ";", "else", "return", "TARGET_CMODEL_LARGE", ";"], "ground_truth": ["}"], "File": "nds32-md-auxiliary", "Func": "nds32_long_call_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4886, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "BPFSubtarget", "Func": "anchor", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4887, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "nullptr", ";", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "nullptr", ";", "if", "(", "Src0", ".", "isReg", "(", ")", ")", "{", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ".", "getReg", "(", ")", ")", ";", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "<STR_LIT>", ")", ";", "}", "const", "TargetRegisterClass", "*", "Src1RC", "=", "nullptr", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "nullptr", ";", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "Src1RC", "=", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ";", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "<STR_LIT>", ")", ";", "}", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "<STR_LIT>", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "<STR_LIT>", ",", "Src1SubRC", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestSub0", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "LoHalf", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SCCSource", ")", ";", "Worklist", ".", "insert", "(", "LoHalf", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestSub1", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ";", "HiHalf", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SCCSource", ")", ";", "Worklist", ".", "insert", "(", "HiHalf", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo120", "Func": "splitSelect64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4888, "Length": 315, "Cover_Rate": 0.5403087478559176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "_U_Qfunord", "(", "long", "double", "a", ",", "long", "double", "b", ")", "{"], "ground_truth": ["return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "QCMP_INV", "|", "QCMP_UNORD", ")", "!=", "<NUM_LIT>", ")", ";"], "File": "quadlib1", "Func": "_U_Qfunord", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4889, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NewPHI", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "OldPHI", "->", "getNumIncomingValues", "(", ")", ";", "++", "I", ")", "{", "if", "(", "Info", ".", "NewArguments", "[", "I", "]", ")", "NewPHI", "->", "addIncoming", "(", "Info", ".", "NewArguments", "[", "I", "]", ",", "OldPHI", "->", "getIncomingBlock", "(", "I", ")", ")", ";", "else", "NewPHI", "->", "addIncoming", "(", "OldPHI", "->", "getIncomingValue", "(", "I", ")", ",", "OldPHI", "->", "getIncomingBlock", "(", "I", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCTools", "Func": "replace", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4890, "Length": 73, "Cover_Rate": 0.40782122905027934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InsertWaits", "(", "TargetMachine", "&", "tm", ")", ":"], "ground_truth": ["MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "tm", ".", "getInstrInfo", "(", ")", ")", ")", ",", "TRI", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", "{"], "File": "SIInsertWaits10", "Func": "SIInsertWaits", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4891, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "fputs", "(", "DOUBLE_INT_ASM_OP", ",", "file", ")", ";"], "ground_truth": ["break", ";"], "File": "rs60003", "Func": "rs6000_output_dwarf_dtprel", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4892, "Length": 44, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_CBCOND", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SImode", "||", "(", "TARGET_ARCH64", "&&", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", ")", "&&", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", "||", "SPARC_SIMM5_P", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "{", "emit_cbcond_insn", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "DImode", ")", "{"], "ground_truth": ["emit_v9_brxx_insn", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "sparc", "Func": "emit_conditional_branch_insn", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4893, "Length": 146, "Cover_Rate": 0.477124183006536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "TargetInstrInfo", "&", ")", "{"], "ground_truth": ["}"], "File": "SPUHazardRecognizers2", "Func": "SPUHazardRecognizer", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4894, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LHS", ",", "RHS", ";", "DAG", ".", "ExtractVectorElements", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ")", ";", "DAG", ".", "ExtractVectorElements", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ")", ";", "const", "SDValue", "&", "CC", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["auto", "MakeLane", "=", "[", "&", "]", "(", "unsigned", "I", ")", "{"], "File": "WebAssemblyISelLowering12", "Func": "LowerSETCC", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4895, "Length": 78, "Cover_Rate": 0.4083769633507853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "auto", "&", "Id", "=", "Lexer", ".", "getTok", "(", ")", ";", "if", "(", "Id", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", "||", "Id", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "!=", "Name", ".", "end", "(", ")", ")", "return", "Error", "(", "<STR_LIT>", ",", "Id", ")", ";", "Name", "=", "StringRef", "(", "Name", ".", "begin", "(", ")", ",", "Name", ".", "size", "(", ")", "+", "Id", ".", "getString", "(", ")", ".", "size", "(", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "NameLoc", ",", "SMLoc", "::", "getFromPointer", "(", "Name", ".", "end", "(", ")", ")", ",", "<STR_LIT>", "{", "Name", "}", ")", ")", ";", "auto", "NamePair", "=", "Name", ".", "split", "(", "'.'", ")", ";", "auto", "BaseName", "=", "NamePair", ".", "second", ".", "empty", "(", ")", "?", "NamePair", ".", "first", ":", "NamePair", ".", "second", ";", "while", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "auto", "&", "Tok", "=", "Lexer", ".", "getTok", "(", ")", ";", "switch", "(", "Tok", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Identifier", ":", "{", "auto", "&", "Id", "=", "Lexer", ".", "getTok", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "SMLoc", "End", ";", "if", "(", "Parser", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ")", ")", "return", "Error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Id", ".", "getLoc", "(", ")", ",", "Id", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "Val", "}", ")", ")", ";", "break", ";", "}", "case", "AsmToken", "::", "Minus", ":", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "if", "(", "ParseOperandStartingWithInteger", "(", "true", ",", "Operands", ",", "BaseName", ")", ")", "return", "true", ";", "break", ";", "case", "AsmToken", "::", "Integer", ":", "if", "(", "ParseOperandStartingWithInteger", "(", "false", ",", "Operands", ",", "BaseName", ")", ")", "return", "true", ";", "break", ";", "case", "AsmToken", "::", "Real", ":", "{", "double", "Val", ";", "if", "(", "Tok", ".", "getString", "(", ")", ".", "getAsDouble", "(", "Val", ",", "false", ")", ")", "return", "Error", "(", "<STR_LIT>", ",", "Tok", ")", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Tok", ".", "getLoc", "(", ")", ",", "Tok", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "Val", "}", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "}", "default", ":", "return", "Error", "(", "<STR_LIT>", ",", "Tok", ")", ";", "}"], "ground_truth": ["if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "WebAssemblyAsmParser37", "Func": "ParseInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4896, "Length": 422, "Cover_Rate": 0.690671031096563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgInfo", ".", "ImplicitBufferPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ")", ";", "NumUserSGPRs", "+=", "<NUM_LIT>", ";", "return", "ArgInfo", ".", "ImplicitBufferPtr", ".", "getRegister", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "addImplicitBufferPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4897, "Length": 37, "Cover_Rate": 0.7115384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "hard_regno", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "hard_regno", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "nds32", "Func": "nds32_register_priority", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4898, "Length": 25, "Cover_Rate": 0.390625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "DPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "SPRMI", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "DPRMI", "&&", "SPRMI", ")", "{", "MachineInstr", "*", "ECDef", "=", "elideCopies", "(", "DPRMI", ")", ";", "if", "(", "ECDef", "&&", "ECDef", "->", "isImplicitDef", "(", ")", ")", "{", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "A15SDOptimizer21", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4899, "Length": 171, "Cover_Rate": 0.3326848249027237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_ucomile_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__A", "[", "<NUM_LIT>", "]", "<=", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "File": "emmintrin", "Func": "_mm_ucomile_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4900, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stack", "::", "Stack", "(", "MachineFunction", "&", "MF", ",", "size_t", "Size", ")", ":", "TRI", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ",", "MRI", "(", "&", "MF", ".", "getRegInfo", "(", ")", ")", ",", "Data", "(", "Size", ",", "StackVreg", "(", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ")", ")", "{"], "ground_truth": ["}"], "File": "TVMStack", "Func": "Stack", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4901, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TARGET_THUMB1", "&&", "rclass", "==", "LO_REGS", ")", "||", "rclass", "==", "CC_REG", ")", "return", "true", ";", "return", "default_class_likely_spilled_p", "(", "rclass", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_class_likely_spilled_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4902, "Length": 24, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "StringRef", "&", "RegName", "=", "Tok", ".", "getString", "(", ")", ";", "RegNo", "=", "getRegForName", "(", "RegName", ")", ";", "if", "(", "RegNo", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "!=", "'s'", "&&", "RegName", "[", "<NUM_LIT>", "]", "!=", "'v'", ")", "return", "true", ";", "bool", "IsVgpr", "=", "RegName", "[", "<NUM_LIT>", "]", "==", "'v'", ";", "unsigned", "RegWidth", ";", "unsigned", "RegIndexInClass", ";", "if", "(", "RegName", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "RegWidth", "=", "<NUM_LIT>", ";", "if", "(", "RegName", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "RegIndexInClass", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "int64_t", "RegLo", ",", "RegHi", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegLo", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "RegHi", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "RegWidth", "=", "(", "RegHi", "-", "RegLo", ")", "+", "<NUM_LIT>", ";", "if", "(", "IsVgpr", ")", "{", "RegIndexInClass", "=", "RegLo", ";", "}", "else", "{", "RegIndexInClass", "=", "RegLo", "/", "std", "::", "min", "(", "RegWidth", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["const", "MCRegisterInfo", "*", "TRC", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "AMDGPUAsmParser18", "Func": "ParseRegister", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4903, "Length": 266, "Cover_Rate": 0.7471910112359551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine64", "::", "<ISA_LIT>TargetMachine64", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetMachine10", "Func": "NVPTXTargetMachine64", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4904, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "++", "LoopMBB", "->", "getIterator", "(", ")", ",", "DoneMBB", ")", ";", "LoopMBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "LoopMBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "DoneMBB", "->", "splice", "(", "DoneMBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopMBB", ")", ";", "Register", "R", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "R", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "R", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ")", ";"], "File": "RISCVExpandSDMAInsts", "Func": "expandWaitForIdle", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4905, "Length": 130, "Cover_Rate": 0.4529616724738676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "<NUM_LIT>", "&&", "!", "FuncInfo", "->", "VGPRReservedForSGPRSpill", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "<STR_LIT>", ",", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "<STR_LIT>", ")", "{", "SGPRToVGPRSpills", ".", "erase", "(", "FI", ")", ";", "NumVGPRSpillLanes", "-=", "I", ";", "return", "false", ";", "}", "Optional", "<", "int", ">", "CSRSpillFI", ";", "if", "(", "(", "FrameInfo", ".", "hasCalls", "(", ")", "||", "!", "isEntryFunction", "(", ")", ")", "&&", "CSRegs", "&&", "isCalleeSavedReg", "(", "CSRegs", ",", "LaneVGPR", ")", ")", "{", "CSRSpillFI", "=", "FrameInfo", ".", "CreateSpillStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["SpillVGPRs", ".", "push_back", "(", "SGPRSpillVGPRCSR", "(", "LaneVGPR", ",", "CSRSpillFI", ")", ")", ";"], "File": "SIMachineFunctionInfo2", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4906, "Length": 147, "Cover_Rate": 0.42120343839541546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RPTracker", ".", "advance", "(", ")", ";", "}", "RPTracker", ".", "closeRegion", "(", ")", ";", "TopRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", ";", "BotRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegMaskPair", ".", "RegUnit", ")", ")", "LiveInRegs", ".", "insert", "(", "RegMaskPair", ".", "RegUnit", ")", ";", "}", "LiveOutRegs", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "RegMaskPair", ":", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveOutRegs", ")", "{", "unsigned", "Reg", "=", "RegMaskPair", ".", "RegUnit", ";"], "ground_truth": ["if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "&&", "isDefBetween", "(", "Reg", ",", "LIS", "->", "getInstructionIndex", "(", "BeginBlock", ")", ".", "getRegSlot", "(", ")", ",", "LIS", "->", "getInstructionIndex", "(", "EndBlock", ")", ".", "getRegSlot", "(", ")", ",", "MRI", ",", "LIS", ")", ")", "{"], "File": "SIMachineScheduler26", "Func": "initRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4907, "Length": 146, "Cover_Rate": 0.5468164794007491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_rcpps", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_rcp_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4908, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TSFlags", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosBaseInfo", "Func": "isPatmosMayStall", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4909, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "int", "Offset", "=", "TFI", "->", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "getMemoryInstr", "(", "MI", ".", "getOpcode", "(", ")", ",", "Offset", ")", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SystemZRegisterInfo47", "Func": "eliminateFrameIndex", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4910, "Length": 204, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vsubhnv4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsubhn_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4911, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "return", "nullptr", ";", "}", "return", "cast", "<", "Function", ">", "(", "Op", ".", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter17", "Func": "getCalleeFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4912, "Length": 29, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "hasVInstructions", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RVVVectorLMULMax", "<=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "RVVVectorLMULMax", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "PowerOf2Floor", "(", "std", "::", "max", "<", "unsigned", ">", "(", "std", "::", "min", "<", "unsigned", ">", "(", "RVVVectorLMULMax", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVSubtarget10", "Func": "getMaxLMULForFixedLengthVectors", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4913, "Length": 49, "Cover_Rate": 0.8448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";", "MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";", "Call", "->", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "OutReg", ")", ".", "addReg", "(", "GPR3", ")", ";", "MachineBasicBlock", "::", "iterator", "Last", "=", "I", ";", "--", "Last", ";", "++", "I", ";", "MI", "->", "removeFromParent", "(", ")", ";", "LIS", "->", "repairIntervalsInRange", "(", "&", "MBB", ",", "First", ",", "Last", ",", "OrigRegs", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "PPCTLSDynamicCall16", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4914, "Length": 217, "Cover_Rate": 0.42300194931773877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "first_v", "=", "node_v", ";", "while", "(", "first_v", "->", "prev", "!=", "NULL", ")", "first_v", "=", "first_v", "->", "prev", ";", "default_version_info", "=", "first_v", ";", "while", "(", "default_version_info", "!=", "NULL", ")", "{", "const", "tree", "decl2", "=", "default_version_info", "->", "this_node", "->", "decl", ";", "if", "(", "is_function_default_version", "(", "decl2", ")", ")", "break", ";", "default_version_info", "=", "default_version_info", "->", "next", ";", "}", "if", "(", "default_version_info", "==", "NULL", ")", "return", "NULL", ";", "if", "(", "first_v", "!=", "default_version_info", ")", "{", "default_version_info", "->", "prev", "->", "next", "=", "default_version_info", "->", "next", ";", "if", "(", "default_version_info", "->", "next", ")", "default_version_info", "->", "next", "->", "prev", "=", "default_version_info", "->", "prev", ";", "first_v", "->", "prev", "=", "default_version_info", ";", "default_version_info", "->", "next", "=", "first_v", ";", "default_version_info", "->", "prev", "=", "NULL", ";", "}", "default_node", "=", "default_version_info", "->", "this_node", ";", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "default_node", "->", "decl", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "targetm", ".", "has_ifunc_p", "(", ")", ")", "{", "struct", "cgraph_function_version_info", "*", "it_v", "=", "NULL", ";"], "ground_truth": ["struct", "cgraph_node", "*", "dispatcher_node", "=", "NULL", ";"], "File": "rs60001", "Func": "rs6000_get_function_versions_dispatcher", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4915, "Length": 158, "Cover_Rate": 0.395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vdup_lanev8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdup_lane_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4916, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "pReloc", ".", "symInfo", "(", ")", "->", "outSymbol", "(", ")", "->", "fragRef", "(", ")", "->", "offset", "(", ")", "+", "pReloc", ".", "target", "(", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Relocator", "Func": "getDebugStringOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4917, "Length": 33, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabdq_m_s32", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vabdq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vabdq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4918, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBGP", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getVendor", "(", ")", "==", "Triple", "::", "BGP", ";"], "File": "PPCSubtarget10", "Func": "isBGP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4919, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalVariable", "*", "GV", "=", "I", "++", ";", "if", "(", "GV", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "==", "llvm", "::", "ADDRESS_SPACE_GENERIC", "&&", "!", "llvm", "::", "isTexture", "(", "*", "GV", ")", "&&", "!", "llvm", "::", "isSurface", "(", "*", "GV", ")", "&&", "!", "llvm", "::", "isSampler", "(", "*", "GV", ")", "&&", "!", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "GlobalVariable", "*", "NewGV", "=", "new", "GlobalVariable", "(", "M", ",", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ",", "GV", "->", "isConstant", "(", ")", ",", "GV", "->", "getLinkage", "(", ")", ",", "GV", "->", "hasInitializer", "(", ")", "?", "GV", "->", "getInitializer", "(", ")", ":", "nullptr", ",", "<STR_LIT>", ",", "GV", ",", "GV", "->", "getThreadLocalMode", "(", ")", ",", "llvm", "::", "ADDRESS_SPACE_GLOBAL", ")", ";", "NewGV", "->", "copyAttributesFrom", "(", "GV", ")", ";", "GVMap", "[", "GV", "]", "=", "NewGV", ";", "}", "}", "if", "(", "GVMap", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "for", "(", "Module", "::", "iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDeclaration", "(", ")", ")", "{", "continue", ";", "}"], "ground_truth": ["IRBuilder", "<", ">", "Builder", "(", "I", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHIOrDbg", "(", ")", ")", ";"], "File": "NVPTXGenericToNVVM29", "Func": "runOnModule", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4920, "Length": 209, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "LC2200ISelDAGToDAG", "Func": "SelectAddrFI", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4921, "Length": 23, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getScalarType", "(", ")", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Load1", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Alignment", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "Increment", ")", ";", "SDValue", "Load2", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "Alignment", ")", ")", ";", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Load2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewVec", "=", "DAG", ".", "getUNDEF", "(", "RegVT", ")", ";", "NewVec", "=", "Insert128BitVector", "(", "NewVec", ",", "Load1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "NewVec", "=", "Insert128BitVector", "(", "NewVec", ",", "Load2", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "NewVec", ",", "TF", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering149", "Func": "PerformLOADCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4922, "Length": 253, "Cover_Rate": 0.5622222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V4HImode", ":", "gen", "=", "gen_neon_vrev64v4hi", ";", "break", ";", "case", "V8HFmode", ":", "gen", "=", "gen_neon_vrev64v8hf", ";", "break", ";", "case", "V4HFmode", ":", "gen", "=", "gen_neon_vrev64v4hf", ";", "break", ";", "default", ":", "return", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_neon_vrev16v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vrev16v8qi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_neon_vrev32v8hi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_neon_vrev32v4hi", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_neon_vrev64v4si", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_neon_vrev64v2si", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_neon_vrev64v4sf", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_neon_vrev64v2sf", ";", "break", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "arm6", "Func": "arm_evpc_neon_vrev", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4923, "Length": 122, "Cover_Rate": 0.3475783475783476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "Mips16ISelLowering13", "Func": "emitSeliT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4924, "Length": 285, "Cover_Rate": 0.8482142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LABEL_REF", ":", "case", "CONST", ":", "return", "<NUM_LIT>", ";", "case", "CONST_INT", ":", "return", "(", "LARGE_INT", "(", "INTVAL", "(", "op", ")", ")", ")", ";", "case", "CONST_DOUBLE", ":", "if", "(", "mode", "==", "SImode", ")", "return", "arc_double_limm_p", "(", "op", ")", ";", "if", "(", "mode", "==", "SFmode", ")", "return", "GET_MODE", "(", "op", ")", "==", "SFmode", ";", "return", "<NUM_LIT>", ";", "case", "REG", ":", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "case", "SUBREG", ":", "if", "(", "GET_CODE", "(", "SUBREG_REG", "(", "op", ")", ")", "==", "MEM", ")", "return", "address_operand", "(", "XEXP", "(", "SUBREG_REG", "(", "op", ")", ",", "<NUM_LIT>", ")", ",", "mode", ")", ";", "else", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "case", "MEM", ":", "return", "address_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "mode", ")", ";", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arc3", "Func": "move_src_operand", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4925, "Length": 128, "Cover_Rate": 0.847682119205298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "l", ",", "h", ",", "t", ",", "sign", ";", "sign", "=", "ia64_unpack_sign", "(", "operands", "[", "<NUM_LIT>", "]", ",", "unsignedp", ")", ";", "wmode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "l", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "h", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "ia64_unpack_assemble", "(", "l", ",", "operands", "[", "<NUM_LIT>", "]", ",", "sign", ",", "false", ")", ";", "ia64_unpack_assemble", "(", "h", ",", "operands", "[", "<NUM_LIT>", "]", ",", "sign", ",", "true", ")", ";", "t", "=", "expand_binop", "(", "wmode", ",", "add_optab", ",", "l", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "t", "=", "expand_binop", "(", "wmode", ",", "add_optab", ",", "h", ",", "t", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "t", "!=", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_expand_widen_sum", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4926, "Length": 137, "Cover_Rate": 0.8954248366013072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurInstKind", "=", "IDOther", ";", "CurEmitted", "=", "<NUM_LIT>", ";", "OccupedSlotsMask", "=", "<NUM_LIT>", ";", "InstKindLimit", "[", "IDAlu", "]", "=", "TII", "->", "getMaxAlusPerClause", "(", ")", ";", "InstKindLimit", "[", "IDOther", "]", "=", "<NUM_LIT>", ";", "InstKindLimit", "[", "IDFetch", "]", "=", "ST", ".", "getTexVTXClauseSize", "(", ")", ";", "AluInstCount", "=", "<NUM_LIT>", ";", "FetchInstCount", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler11", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4927, "Length": 50, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "T", "<", "NUM_INST_CNTS", ")", ";", "if", "(", "T", ">=", "NUM_INST_CNTS", ")", "return", ";"], "ground_truth": ["ScoreLBs", "[", "T", "]", "=", "Val", ";"], "File": "SIInsertWaitcnts10", "Func": "setScoreLB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4928, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "riscv32", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "RISCVTargetInfo", "Func": "LLVMInitializeRISCVTargetInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4929, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'L'", ":", "case", "'M'", ":", "case", "'N'", ":", "case", "'O'", ":", "if", "(", "isa", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "Weight", "=", "CW_Constant", ";", "break", ";", "default", ":", "Weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "Info", ",", "Constraint", ")", ";", "break", ";", "}", "return", "Weight", ";"], "ground_truth": ["}"], "File": "LanaiISelLowering", "Func": "getSingleConstraintMatchWeight", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4930, "Length": 48, "Cover_Rate": 0.46601941747572817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDILDevice", "Func": "getMaxGDSSize", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4931, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", ";", "unsigned", "NumPackedBits", "=", "std", "::", "min", "<", "unsigned", ">", "(", "SVT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "NumSignBits", ">", "(", "InSVT", ".", "getSizeInBits", "(", ")", "-", "NumPackedBits", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "In", ",", "Known", ")", ";", "unsigned", "NumLeadingZeroBits", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";"], "ground_truth": ["NumPackedBits", "=", "Subtarget", ".", "hasSSE41", "(", ")", "?", "NumPackedBits", ":", "<NUM_LIT>", ";"], "File": "X86ISelLowering102", "Func": "combineVectorSignBitsTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4932, "Length": 130, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecped_f64", "(", "float64_t", "__a", ")", "{", "return", "__builtin_aarch64_frecpedf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrecped_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4933, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitFStart", "(", "CurrentFnSymForSize", ",", "CurrCodeEnd", ",", "FStartAlignment", ")", ";", "AsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmPrinter1", "Func": "emitFunctionEntryLabel", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4934, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fmadd_ph", "(", "__m128h", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_fmadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4935, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstB", "!=", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "SrcC", "=", "decodeCField", "(", "Insn", ")", ";"], "ground_truth": ["DecodeGPR32RegisterClass", "(", "Inst", ",", "SrcC", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARCDisassembler8", "Func": "DecodeStLImmInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4936, "Length": 40, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_move_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_shuffle", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__extension__", "(", "__attribute__", "(", "(", "__vector_size__", "(", "<NUM_LIT>", ")", ")", ")", "int", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_move_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4937, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "sh_hard_regno_caller_save_mode", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "nregs", ",", "machine_mode", "mode", ")", "{", "if", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "(", "mode", "==", "SFmode", "||", "mode", "==", "SCmode", "||", "(", "(", "mode", "==", "DFmode", "||", "mode", "==", "DCmode", ")", "&&", "(", "(", "regno", "-", "FIRST_FP_REG", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ")", "return", "mode", ";"], "ground_truth": ["return", "choose_hard_reg_mode", "(", "regno", ",", "nregs", ",", "NULL", ")", ";"], "File": "sh", "Func": "sh_hard_regno_caller_save_mode", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4938, "Length": 69, "Cover_Rate": 0.9857142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "by_pieces_ninsns", "(", "size", ",", "align", ",", "MOVE_MAX_PIECES", "+", "<NUM_LIT>", ",", "op", ")", "<", "(", "!", "speed_p", "?", "<NUM_LIT>", ":", "(", "align", ">=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "case", "STORE_BY_PIECES", ":"], "ground_truth": ["case", "SET_BY_PIECES", ":"], "File": "sh", "Func": "sh_use_by_pieces_infrastructure_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4939, "Length": 37, "Cover_Rate": 0.33035714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>leTarget", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "The<ISA_LIT>beTarget", ")", ";"], "File": "AArch64AsmPrinter (2)", "Func": "LLVMInitializeAArch64AsmPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4940, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SCHED_GROUP_P", "(", "tmp", ")", "!=", "SCHED_GROUP_P", "(", "tmp2", ")", ")", "return", "SCHED_GROUP_P", "(", "tmp2", ")", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "return", "INSN_LUID", "(", "tmp", ")", "-", "INSN_LUID", "(", "tmp2", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "rank_for_reorder", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4941, "Length": 35, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeId", "getReachingDef", "(", ")", "const", "{", "return", "Ref", ".", "RD", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "getReachingDef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4942, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isZero", "(", "Elt", ")", ")", "return", "true", ";", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Elt", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering (2)", "Func": "isZeroNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4943, "Length": 38, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "Tokens", ".", "push_back", "(", "getToken", "(", ")", ")", ";", "lex", "(", ")", ";", "RegKind", "=", "RI", "->", "Kind", ";", "StringRef", "RegSuffix", "=", "RegName", ".", "substr", "(", "RI", "->", "Name", ".", "size", "(", ")", ")", ";", "if", "(", "!", "RegSuffix", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "getRegNum", "(", "RegSuffix", ",", "RegNum", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "RegWidth", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "!", "ParseRegRange", "(", "RegNum", ",", "RegWidth", ")", ")", "return", "<STR_LIT>", ";", "}", "return", "getRegularReg", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ",", "Loc", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "ParseRegularReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4944, "Length": 112, "Cover_Rate": 0.6120218579234973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasRTM", "=", "false", ";", "HasHLE", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasSHA", "=", "false", ";", "HasSGX", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasSMAP", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMemFast", "=", "false", ";", "HasVectorUAMem", "=", "false", ";", "HasCmpxchg16b", "=", "false", ";", "UseLeaForSP", "=", "false", ";", "HasSlowDivide", "=", "false", ";", "PadShortFunctions", "=", "false", ";", "CallRegIndirect", "=", "false", ";", "LEAUsesAG", "=", "false", ";", "SlowLEA", "=", "false", ";", "SlowIncDec", "=", "false", ";"], "ground_truth": ["UseSqrtEst", "=", "false", ";"], "File": "X86Subtarget105", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4945, "Length": 124, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "KindTy", "Kind", "=", "k_RegisterList", ";", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_DPRRegisterList", ";", "else", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "second", ")", ")", "Kind", "=", "k_SPRRegisterList", ";", "array_pod_sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ")", ";", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "second", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "StartLoc", ";"], "File": "ARMAsmParser (2)5", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4946, "Length": 144, "Cover_Rate": 0.7700534759358288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "XNCMRegisterInfo", "Func": "getPointerRegClass", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4947, "Length": 16, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lrounduhfhi_us", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvtah_u16_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4948, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fn", "==", "cfun", ")", "return", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_PCREL", ")", "!=", "<NUM_LIT>", "&&", "TARGET_CMODEL", "==", "CMODEL_MEDIUM", ")", ";", "return", "rs6000_fndecl_pcrel_p", "(", "fn", "->", "decl", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_function_pcrel_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4949, "Length": 30, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "EVT", "PtrTy", "=", "TLI", ".", "getPointerTy", "(", ")", ";", "const", "Value", "*", "Op1", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "const", "AllocaInst", "*", "Slot", "=", "cast", "<", "AllocaInst", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "Slot", ",", "AM", ")", ")", "return", "false", ";", "if", "(", "!", "<ISA_LIT>FastEmitStore", "(", "PtrTy", ",", "Op1", ",", "AM", ")", ")", "return", "false", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "Type", "*", "Ty", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getReturnType", "(", ")", ";", "assert", "(", "CI", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "OpC", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "OpC", ")", ",", "ResultReg", ")", ".", "addImm", "(", "CI", "->", "isZero", "(", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "UpdateValueMap", "(", "&", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "DbgDeclareInst", "*", "DI", "=", "cast", "<", "DbgDeclareInst", ">", "(", "&", "I", ")", ";", "<ISA_LIT>AddressMode", "AM", ";"], "ground_truth": ["assert", "(", "DI", "->", "getAddress", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86FastISel51", "Func": "X86VisitIntrinsicCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4950, "Length": 266, "Cover_Rate": 0.38273381294964026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcInstrInfo52", "Func": "loadRegFromStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4951, "Length": 75, "Cover_Rate": 0.35545023696682465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getToken", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", ")", ";"], "File": "AGCAsmParser", "Func": "getToken", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4952, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_TRUNC", ":", "case", "G_ADD", ":", "case", "G_SUB", ":", "case", "G_MUL", ":", "case", "G_LOAD", ":", "case", "G_STORE", ":", "case", "G_ZEXTLOAD", ":", "case", "G_SEXTLOAD", ":", "case", "G_GEP", ":", "case", "G_AND", ":", "case", "G_OR", ":", "case", "G_XOR", ":", "case", "G_SHL", ":", "case", "G_ASHR", ":", "case", "G_LSHR", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SREM", ":", "case", "G_UREM", ":", "OperandsMapping", "=", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case", "G_GLOBAL_VALUE", ":", "case", "G_BRCOND", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_ICMP", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "nullptr", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";", "case", "G_SELECT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ",", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", "}", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "MipsRegisterBankInfo21", "Func": "getInstrMapping", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4953, "Length": 191, "Cover_Rate": 0.6324503311258278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "MaskVT", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "&&", "(", "AllowFloatDomain", "||", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "MaskVT", ";", "return", "true", ";", "}", "}"], "ground_truth": ["if", "(", "(", "MaskVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "<NUM_LIT>", "<=", "EltSizeInBits", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", "{"], "File": "X86ISelLowering115", "Func": "matchBinaryVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4954, "Length": 129, "Cover_Rate": 0.33506493506493507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Immediate", ")", ";"], "ground_truth": ["Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "File": "PPCAsmParser (2)", "Func": "CreateImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4955, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerSIGN_EXTEND_AVX512", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "(", "VT", "!=", "<STR_LIT>", "||", "InVT", "!=", "<STR_LIT>", ")", "&&", "(", "VT", "!=", "<STR_LIT>", "||", "InVT", "!=", "<STR_LIT>", ")", "&&", "(", "VT", "!=", "<STR_LIT>", "||", "InVT", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "unsigned", "NumElems", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask1", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask1", "[", "i", "]", "=", "i", ";", "SDValue", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask1", "[", "<NUM_LIT>", "]", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask2", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask2", "[", "i", "]", "=", "i", "+", "NumElems", "/", "<NUM_LIT>", ";", "SDValue", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask2", "[", "<NUM_LIT>", "]", ")", ";", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "OpHi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerSIGN_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4956, "Length": 298, "Cover_Rate": 0.8075880758807588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_insert_epi16", "(", "__m128i", "const", "__A", ",", "int", "const", "__D", ",", "int", "const", "__N", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vec_set_v8hi", "(", "(", "__v8hi", ")", "__A", ",", "__D", ",", "__N", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_insert_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4957, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtph_epu32", "(", "__m256i", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vcvtph2udq256_mask", "(", "__C", ",", "(", "__v8si", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtph_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4958, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtuqq2ph512_mask_round", "(", "(", "__v8di", ")", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_cvt_roundepu64_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4959, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "RedundantLdStEliminator", "(", "MachineFunction", "&", "mf", ",", "const", "<ISA_LIT>RegisterInfo", "*", "tri", ",", "unsigned", "int", "tgtreg", ",", "const", "<ISA_LIT>MachineFunctionInfo", "&", "PMFI", ")", ":", "MF", "(", "mf", ")", ",", "TRI", "(", "tri", ")", ",", "TgtReg", "(", "tgtreg", ")", ",", "NumFIs", "(", "PMFI", ".", "getSinglePathFICnt", "(", ")", ")", ",", "OffsetFIs", "(", "PMFI", ".", "getSinglePathLoopCntFI", "(", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["}"], "File": "PatmosSPReduce", "Func": "RedundantLdStEliminator", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 4960, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "NewSrc", "=", "get<ISA_LIT>SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "isUndef", "=", "Src", ".", "isUndef", "(", ")", ";", "}", "else", "{", "NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "NewSrc", ",", "RegState", "::", "Define", "|", "RegState", "::", "Undef", ",", "<STR_LIT>", ")", ".", "addOperand", "(", "Src", ")", ";", "isKill", "=", "true", ";", "isUndef", "=", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstrInfo10", "Func": "classifyLEAReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4961, "Length": 109, "Cover_Rate": 0.36824324324324326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", ";", "if", "(", "!", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", ")", "return", "false", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SH", ",", "MB", ",", "ME", ";", "if", "(", "isRotateAndMask", "(", "Val", ".", "getNode", "(", ")", ",", "Imm", ",", "false", ",", "SH", ",", "MB", ",", "ME", ")", ")", "{", "Val", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "true", ";", "}", "if", "(", "isRunOfOnes", "(", "Imm", ",", "MB", ",", "ME", ")", "&&", "Val", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", ",", "getI32Imm", "(", "ME", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "return", "true", ";", "}", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "PPCISelDAGToDAG1", "Func": "tryAsSingleRLWINM", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4962, "Length": 220, "Cover_Rate": 0.859375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "SystemZTargetMachine", "Func": "getSubtargetImpl", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4963, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>AsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{", "case", "<ISA_LIT>Subtarget", "::", "O32", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<ISA_LIT>Subtarget", "::", "N32", ":", "return", "<STR_LIT>", ";"], "File": "MipsAsmPrinter58", "Func": "getCurrentABIString", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4964, "Length": 35, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "unsigned", "Opc", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "MipsInstrInfo44", "Func": "storeRegToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4965, "Length": 100, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "regs", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "regs", "==", "<NUM_LIT>", "||", "regs", ">", "<NUM_LIT>", "||", "(", "Vd", "+", "regs", ")", ">", "<NUM_LIT>", ")", "{", "regs", "=", "Vd", "+", "regs", ">", "<NUM_LIT>", "?", "<NUM_LIT>", "-", "Vd", ":", "regs", ";", "regs", "=", "std", "::", "max", "(", "<NUM_LIT>", ",", "regs", ")", ";"], "ground_truth": ["regs", "=", "std", "::", "min", "(", "<NUM_LIT>", ",", "regs", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4966, "Length": 86, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Const1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Const31", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "SDValue", "X", "=", "(", "TyX", "==", "<STR_LIT>", ")", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Const1", ")", ";", "SDValue", "Y", "=", "(", "TyY", "==", "<STR_LIT>", ")", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Const1", ")", ";", "if", "(", "HasR2", ")", "{", "SDValue", "E", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Y", ",", "Const31", ",", "Const1", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "E", ",", "Const31", ",", "Const1", ",", "X", ")", ";", "}", "else", "{", "SDValue", "SllX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "Const1", ")", ";", "SDValue", "SrlX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SllX", ",", "Const1", ")", ";", "SDValue", "SrlY", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Y", ",", "Const31", ")", ";"], "ground_truth": ["SDValue", "SllY", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SrlY", ",", "Const31", ")", ";"], "File": "MipsISelLowering126", "Func": "lowerFCOPYSIGN32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4967, "Length": 251, "Cover_Rate": 0.552863436123348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListOneD", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListOneD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4968, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BucketElement", "(", "const", "SCEVConstant", "*", "O", ",", "Instruction", "*", "I", ")", ":", "Offset", "(", "O", ")", ",", "Instr", "(", "I", ")", "{"], "ground_truth": ["}"], "File": "PPCLoopInstrFormPrep1", "Func": "BucketElement", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4969, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ECLairAsmBackend", "Func": "~ECLairAsmBackend", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4970, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vclzq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vclzq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4971, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isReturnBlock", "(", ")", ")", "{", "bool", "FoundIt", "=", "false", ";", "for", "(", "MBBI", "=", "I", "->", "end", "(", ")", ";", "MBBI", "!=", "I", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MBBI", "->", "eraseFromParent", "(", ")", ";", "FoundIt", "=", "true", ";", "break", ";", "}", "}", "RemovedAllMTVRSAVEs", "&=", "FoundIt", ";", "}"], "ground_truth": ["}"], "File": "PPCFrameLowering10", "Func": "RemoveVRSaveCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4972, "Length": 68, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld2v4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4973, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "*", "CI", ",", "DL", ",", "VT", ")", ",", "InitPtr", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "TD", ".", "getPrefTypeAlignment", "(", "InitTy", ")", ")", ";", "}", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Init", ")", ")", "{", "EVT", "VT", "=", "EVT", "::", "getEVT", "(", "CFP", "->", "getType", "(", ")", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "CFP", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstantFP", "(", "*", "CFP", ",", "DL", ",", "VT", ")", ",", "InitPtr", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "TD", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ")", ";", "}", "if", "(", "StructType", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "InitTy", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "ST", ")", ";", "EVT", "PtrVT", "=", "InitPtr", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "ST", "->", "getNumElements", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "{"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "SL", "->", "getElementOffset", "(", "I", ")", ",", "DL", ",", "PtrVT", ")", ";"], "File": "AMDGPUISelLowering127", "Func": "LowerConstantInitializer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4974, "Length": 221, "Cover_Rate": 0.3288690476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "is64Bit", ")", ",", "DataLayout", "(", "Subtarget", ".", "getTargetDataString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "*", "this", ",", "is64Bit", ")", ",", "JITInfo", "(", "*", "this", ",", "is64Bit", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", ",", "MachOWriterInfo", "(", "*", "this", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Default", ")", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "isDarwin", "(", ")", ")", "setRelocationModel", "(", "Reloc", "::", "DynamicNoPIC", ")", ";"], "File": "PPCTargetMachine17", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4975, "Length": 121, "Cover_Rate": 0.9236641221374046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_use_return_insn_p", "(", "void", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "crtl", "->", "profile", ")", "return", "false", ";"], "ground_truth": ["return", "known_eq", "(", "cfun", "->", "machine", "->", "frame", ".", "frame_size", ",", "<NUM_LIT>", ")", ";"], "File": "aarch64", "Func": "aarch64_use_return_insn_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4976, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";", "NextSymbolIsThumb", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4977, "Length": 34, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "tiny_reg_alloc_order", ")", ";", "i", "++", ")", "{", "reg_alloc_order", "[", "i", "]", "=", "tiny_reg_alloc_order", "[", "i", "]", ";", "}", "CLEAR_HARD_REG_SET", "(", "reg_class_contents", "[", "(", "int", ")", "ADDW_REGS", "]", ")", ";", "CLEAR_HARD_REG_SET", "(", "reg_class_contents", "[", "(", "int", ")", "NO_LD_REGS", "]", ")", ";", "}"], "ground_truth": ["}"], "File": "avr4", "Func": "avr_conditional_register_usage", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 4978, "Length": 60, "Cover_Rate": 0.3015075376884422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "convertIntLogicToFPLogic", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N10", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "N00Type", "=", "N00", ".", "getValueType", "(", ")", ";", "EVT", "N10Type", "=", "N10", ".", "getValueType", "(", ")", ";", "if", "(", "N00Type", "!=", "N10Type", "||", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "FPOpcode", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";"], "File": "X86ISelLowering (2)6", "Func": "convertIntLogicToFPLogic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4979, "Length": 181, "Cover_Rate": 0.7269076305220884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Pmode", "==", "DImode", ")", "return", "gen_got_load_tls_gddi", "(", "dest", ",", "sym", ")", ";"], "ground_truth": ["else", "return", "gen_got_load_tls_gdsi", "(", "dest", ",", "sym", ")", ";"], "File": "riscv", "Func": "riscv_got_load_tls_gd", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4980, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc12", "Func": "createAMDGPUMCSubtargetInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4981, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_psubd", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_add_pi32", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_m_psubd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4982, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_compressstoreu_epi64", "(", "void", "*", "__P", ",", "__mmask8", "__U", ",", "__m512i", "__A", ")", "{", "__builtin_ia32_compressstoredi512_mask", "(", "(", "__v8di", "*", ")", "__P", ",", "(", "__v8di", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_compressstoreu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4983, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "IsSlowLEA", "=", "ST", ".", "slowLEA", "(", ")", ";", "bool", "IsSlow3OpsLEA", "=", "ST", ".", "slow3OpsLEA", "(", ")", ";", "bool", "LEAUsesAG", "=", "ST", ".", "LEAusesAG", "(", ")", ";", "bool", "OptIncDec", "=", "!", "ST", ".", "slowIncDec", "(", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "bool", "UseLEAForSP", "=", "ST", ".", "useLeaForSP", "(", ")", ";", "TSM", ".", "init", "(", "&", "ST", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "isLEA", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "optTwoAddrLEA", "(", "I", ",", "MBB", ",", "OptIncDec", ",", "UseLEAForSP", ")", ")", "continue", ";", "if", "(", "IsSlowLEA", ")", "processInstructionForSlowLEA", "(", "I", ",", "MBB", ")", ";", "else", "if", "(", "IsSlow3OpsLEA", ")", "processInstrForSlow3OpLEA", "(", "I", ",", "MBB", ",", "OptIncDec", ")", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs23", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4984, "Length": 193, "Cover_Rate": 0.7174721189591078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "File": "ARMAsmParser13", "Func": "getToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4985, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "P2AsmPrinter", "Func": "LLVMInitializeP2AsmPrinter", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4986, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "selectVSplatMaskL", "(", "SDValue", "N", ",", "SDValue", "&", "Imm", ")", "const", "{", "APInt", "ImmValue", ";", "EVT", "EltTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "selectVSplat", "(", "N", ".", "getNode", "(", ")", ",", "ImmValue", ",", "EltTy", ".", "getSizeInBits", "(", ")", ")", "&&", "ImmValue", ".", "getBitWidth", "(", ")", "==", "EltTy", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "ImmValue", "==", "~", "(", "~", "ImmValue", "&", "~", "(", "~", "ImmValue", "+", "<NUM_LIT>", ")", ")", ")", "{", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmValue", ".", "countPopulation", "(", ")", "-", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "EltTy", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsSEISelDAGToDAG10", "Func": "selectVSplatMaskL", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4987, "Length": 132, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PALMetadata", "::", "setSpiPsInputEna", "(", "unsigned", "Val", ")", "{"], "ground_truth": ["setRegister", "(", "PALMD", "::", "R_A1B3_SPI_PS_INPUT_ENA", ",", "Val", ")", ";"], "File": "AMDGPUPALMetadata", "Func": "setSpiPsInputEna", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4988, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4989, "Length": 48, "Cover_Rate": 0.3018867924528302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUCFGStructurizer", "::", "insertInstrEnd", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "NewOpcode", ",", "DebugLoc", "DL", ")", "{", "MachineInstr", "*", "MI", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";", "MBB", "->", "push_back", "(", "MI", ")", ";"], "ground_truth": ["SHOWNEWINSTR", "(", "MI", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "insertInstrEnd", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 4990, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>WinCOFFTargetStreamer", "::", "emitFPOData", "(", "const", "MCSymbol", "*", "ProcSym", ",", "SMLoc", "L", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "MCContext", "&", "Ctx", "=", "OS", ".", "getContext", "(", ")", ";", "auto", "I", "=", "AllFPOData", ".", "find", "(", "ProcSym", ")", ";", "if", "(", "I", "==", "AllFPOData", ".", "end", "(", ")", ")", "{", "Ctx", ".", "reportError", "(", "L", ",", "Twine", "(", "<STR_LIT>", ")", "+", "ProcSym", "->", "getName", "(", ")", ")", ";", "return", "true", ";", "}", "const", "FPOData", "*", "FPO", "=", "I", "->", "second", ".", "get", "(", ")", ";", "assert", "(", "FPO", "->", "Begin", "&&", "FPO", "->", "End", "&&", "FPO", "->", "PrologueEnd", "&&", "<STR_LIT>", ")", ";", "MCSymbol", "*", "FrameBegin", "=", "Ctx", ".", "createTempSymbol", "(", ")", ",", "*", "FrameEnd", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "OS", ".", "EmitIntValue", "(", "unsigned", "(", "DebugSubsectionKind", "::", "FrameData", ")", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitAbsoluteSymbolDiff", "(", "FrameEnd", ",", "FrameBegin", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitLabel", "(", "FrameBegin", ")", ";", "OS", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "FPO", "->", "Function", ",", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ",", "Ctx", ")", ",", "<NUM_LIT>", ")", ";", "FPOStateMachine", "FSM", "(", "FPO", ")", ";", "FSM", ".", "emitFrameDataRecord", "(", "OS", ",", "FPO", "->", "Begin", ")", ";", "for", "(", "const", "FPOInstruction", "&", "Inst", ":", "FPO", "->", "Instructions", ")", "{", "switch", "(", "Inst", ".", "Op", ")", "{", "case", "FPOInstruction", "::", "PushReg", ":", "FSM", ".", "CurOffset", "+=", "<NUM_LIT>", ";", "FSM", ".", "SavedRegSize", "+=", "<NUM_LIT>", ";", "FSM", ".", "RegSaveOffsets", ".", "push_back", "(", "{", "Inst", ".", "RegOrOffset", ",", "FSM", ".", "CurOffset", "}", ")", ";", "break", ";", "case", "FPOInstruction", "::", "SetFrame", ":", "FSM", ".", "FrameReg", "=", "Inst", ".", "RegOrOffset", ";", "FSM", ".", "FrameRegOff", "=", "FSM", ".", "CurOffset", ";", "break", ";", "case", "FPOInstruction", "::", "StackAlign", ":"], "ground_truth": ["FSM", ".", "StackOffsetBeforeAlign", "=", "FSM", ".", "CurOffset", ";"], "File": "X86WinCOFFTargetStreamer", "Func": "emitFPOData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4991, "Length": 286, "Cover_Rate": 0.7944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UserI", "->", "getOperand", "(", "i", ")", "==", "FoldedValue", ")", "continue", ";", "if", "(", "Instruction", "*", "OtherOp", "=", "dyn_cast", "<", "Instruction", ">", "(", "UserI", "->", "getOperand", "(", "i", ")", ")", ")", "{", "LoadInst", "*", "OtherLoad", "=", "dyn_cast", "<", "LoadInst", ">", "(", "OtherOp", ")", ";", "if", "(", "!", "OtherLoad", "&&", "(", "isa", "<", "TruncInst", ">", "(", "OtherOp", ")", "||", "isa", "<", "SExtInst", ">", "(", "OtherOp", ")", "||", "isa", "<", "ZExtInst", ">", "(", "OtherOp", ")", ")", ")", "OtherLoad", "=", "dyn_cast", "<", "LoadInst", ">", "(", "OtherOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "OtherLoad", "&&", "isFoldableLoad", "(", "OtherLoad", ",", "FoldedValue", ")", ")", "return", "i", "==", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}", "}", "unsigned", "NumOps", "=", "(", "Src", "->", "isVectorTy", "(", ")", "?", "getNumVectorRegs", "(", "Src", ")", ":", "getNumberOfParts", "(", "Src", ")", ")", ";", "if", "(", "(", "(", "!", "Src", "->", "isVectorTy", "(", ")", "&&", "NumOps", "==", "<NUM_LIT>", ")", "||", "ST", "->", "hasVectorEnhancements2", "(", ")", ")", "&&", "I", "!=", "nullptr", ")", "{", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "const", "Instruction", "*", "LdUser", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "user_begin", "(", ")", ")", ";"], "ground_truth": ["if", "(", "isBswapIntrinsicCall", "(", "LdUser", ")", "&&", "(", "!", "LdUser", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "StoreInst", ">", "(", "*", "LdUser", "->", "user_begin", "(", ")", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "SystemZTargetTransformInfo38", "Func": "getMemoryOpCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4992, "Length": 229, "Cover_Rate": 0.5465393794749404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SFmode", ",", "op1", ",", "op2", ")", ";", "emit_insn", "(", "gen_binary_sf_op0", "(", "op0", ",", "op1", ",", "op2", ",", "op", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_binary_sf_op1", "(", "op0", ",", "op1", ",", "op2", ",", "op", ")", ")", ";"], "File": "sh4", "Func": "sh_expand_binop_v2sf", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4993, "Length": 42, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IPtr", "->", "second", ".", "Switches", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "*", "IPtr", "->", "second", ".", "Switches", ".", "begin", "(", ")", ")", "->", "Name", ".", "equals", "(", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "InstructionDB", "Func": "doesInstructionHasASwitch", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 4994, "Length": 40, "Cover_Rate": 0.39603960396039606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun", "->", "machine", "->", "force_align_arg_pointer", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "copy_to_reg", "(", "cfun", "->", "machine", "->", "force_align_arg_pointer", ")", ";"], "File": "i3863", "Func": "ix86_internal_arg_pointer", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4995, "Length": 23, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "LD", ")", ")", "{", "return", "false", ";", "}", "}", "else", "if", "(", "const", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Op", "=", "ST", "->", "getBasePtr", "(", ")", ".", "getNode", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "ST", ")", ")", "{", "return", "false", ";", "}", "}", "else", "{", "return", "false", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "-", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "-", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AVRISelLowering", "Func": "getPreIndexedAddressParts", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 4996, "Length": 180, "Cover_Rate": 0.5438066465256798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "B", "->", "empty", "(", ")", "||", "(", "&", "*", "B", "->", "begin", "(", ")", "==", "B", "->", "getTerminator", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonCommonGEP10", "Func": "is_empty", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 4997, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pbroadcastd128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_broadcastd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 4998, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "<ISA_LIT>MaterializeInt", "(", "const", "Constant", "*", "C", ",", "MVT", "VT", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PPCFastISel14", "Func": "PPCMaterializeInt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 4999, "Length": 99, "Cover_Rate": 0.46919431279620855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "SDValue", "Src1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src3", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src4", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src3", "->", "isUndef", "(", ")", ")", "{", "copyNode", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY", ",", "dl", ",", "<STR_LIT>", ",", "Src2", ")", ";", "copy", "=", "SDValue", "(", "copyNode", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "copy", "=", "Src3", ";", "}", "unsigned", "dim", "=", "cast", "<", "ConstantSDNode", ">", "(", "Src4", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "DimVal", "=", "DAG", ".", "getTargetConstant", "(", "dim", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Val", ";", "unsigned", "IRFOpcode", ";", "bool", "isImmOperand", ";", "if", "(", "auto", "Scl", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src1", ")", ")", "{", "unsigned", "v", "=", "Scl", "->", "getZExtValue", "(", ")", ";", "Val", "=", "DAG", ".", "getTargetConstant", "(", "v", ",", "dl", ",", "<STR_LIT>", ")", ";", "isImmOperand", "=", "true", ";", "}", "else", "{", "Val", "=", "Src1", ";", "isImmOperand", "=", "false", ";", "}", "IRFOpcode", "=", "getIRFOpcodeForIntrin", "(", "IntNo", ",", "isImmOperand", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Val", ";"], "ground_truth": ["Ops", "[", "<NUM_LIT>", "]", "=", "Src2", ";"], "File": "TPCISelLowering", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5000, "Length": 210, "Cover_Rate": 0.47297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "(", "(", "is<ISA_LIT>CtrInstruction", "(", "MI", ")", "&&", "is<ISA_LIT>MemInstruction", "(", "MI0", ")", ")", "||", "(", "is<ISA_LIT>CtrInstruction", "(", "MI0", ")", "&&", "is<ISA_LIT>MemInstruction", "(", "MI", ")", ")", ")", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["MI0", "=", "CurrentPacketMIs", "[", "<NUM_LIT>", "]", ";"], "File": "rvexVLIWPacketizer", "Func": "canBundleIntoCurrentPacket", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5001, "Length": 38, "Cover_Rate": 0.3247863247863248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitBPOSGE32", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "emitMSACBranchPseudo", "(", "MI", ",", "BB", ",", "<STR_LIT>", ")", ";"], "File": "MipsSEISelLowering12", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5002, "Length": 112, "Cover_Rate": 0.5045045045045045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "<NUM_LIT>", ")", "!=", "(", "iVal", ">>", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isVMOVModifiedImm", "(", "iVal", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "NewVal", "=", "isVMOVModifiedImm", "(", "~", "iVal", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5003, "Length": 383, "Cover_Rate": 0.5260989010989011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "loongarch_builtin_decl", "(", "unsigned", "int", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "ARRAY_SIZE", "(", "loongarch_builtins", ")", ")", "return", "error_mark_node", ";", "return", "loongarch_builtin_decls", "[", "code", "]", ";"], "ground_truth": ["}"], "File": "loongarch-builtins", "Func": "loongarch_builtin_decl", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5004, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "unsigned", "Reg", ";", "bool", "AllocateFloatsInIntReg", "=", "State", ".", "isVarArg", "(", ")", "||", "ValNo", ">", "<NUM_LIT>", "||", "State", ".", "getFirstUnallocated", "(", "F32Regs", ",", "FloatRegsSize", ")", "!=", "ValNo", ";", "unsigned", "OrigAlign", "=", "ArgFlags", ".", "getOrigAlign", "(", ")", ";", "bool", "isI64", "=", "(", "ValVT", "==", "<STR_LIT>", "&&", "OrigAlign", "==", "<NUM_LIT>", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "isI64", "&&", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "&&", "!", "AllocateFloatsInIntReg", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "F32Regs", ",", "FloatRegsSize", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "}", "else", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "F64Regs", ",", "FloatRegsSize", ")", ";", "unsigned", "Reg2", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "Reg2", "==", "<STR_LIT>", "||", "Reg2", "==", "<STR_LIT>", ")", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "SizeInBytes", "=", "ValVT", ".", "getSizeInBits", "(", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Offset", ";"], "ground_truth": ["if", "(", "!", "ArgFlags", ".", "isSRet", "(", ")", ")", "Offset", "=", "State", ".", "AllocateStack", "(", "SizeInBytes", ",", "OrigAlign", ")", ";"], "File": "MipsISelLowering11", "Func": "CC_MipsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5005, "Length": 334, "Cover_Rate": 0.5335463258785943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "(", "unsigned", "short", "int", ")", "MO", ".", "getImm", "(", ")", ";"], "File": "rvexInstPrinter", "Func": "printUnsignedImm", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5006, "Length": 33, "Cover_Rate": 0.532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "SPIRVSubtarget", "Func": "getInstrInfo", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5007, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemOffsetRegShifted", "(", ")", "const", "{", "assert", "(", "Mem", ".", "OffsetIsReg", "&&", "<STR_LIT>", ")", ";", "return", "Mem", ".", "OffsetRegShifted", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemOffsetRegShifted", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5008, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Streamer", ",", "const", "MCAsmInfo", "*", "T", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "Ctx", ",", "Streamer", ",", "T", ")", ",", "AFI", "(", "NULL", ")", ",", "MCP", "(", "NULL", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "ARMAsmPrinter66", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5009, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmax_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vpmaxsv4hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vpmax_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5010, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getSImm3Lsa2Value", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "int", "Value", "=", "MO", ".", "getImm", "(", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter (2)", "Func": "getSImm3Lsa2Value", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5011, "Length": 60, "Cover_Rate": 0.8955223880597015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "rebuildGatherScatter", "(", "MaskedGatherScatterSDNode", "*", "GorS", ",", "SDValue", "Index", ",", "SDValue", "Base", ",", "SDValue", "Scale", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "GorS", ")", ";", "if", "(", "auto", "*", "Gather", "=", "dyn_cast", "<", "MaskedGatherSDNode", ">", "(", "GorS", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Gather", "->", "getChain", "(", ")", ",", "Gather", "->", "getPassThru", "(", ")", ",", "Gather", "->", "getMask", "(", ")", ",", "Base", ",", "Index", ",", "Scale", "}", ";", "return", "DAG", ".", "getMaskedGather", "(", "Gather", "->", "getVTList", "(", ")", ",", "Gather", "->", "getMemoryVT", "(", ")", ",", "DL", ",", "Ops", ",", "Gather", "->", "getMemOperand", "(", ")", ",", "Gather", "->", "getIndexType", "(", ")", ")", ";", "}", "auto", "*", "Scatter", "=", "cast", "<", "MaskedScatterSDNode", ">", "(", "GorS", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Scatter", "->", "getChain", "(", ")", ",", "Scatter", "->", "getValue", "(", ")", ",", "Scatter", "->", "getMask", "(", ")", ",", "Base", ",", "Index", ",", "Scale", "}", ";", "return", "DAG", ".", "getMaskedScatter", "(", "Scatter", "->", "getVTList", "(", ")", ",", "Scatter", "->", "getMemoryVT", "(", ")", ",", "DL", ",", "Ops", ",", "Scatter", "->", "getMemOperand", "(", ")", ",", "Scatter", "->", "getIndexType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering125", "Func": "rebuildGatherScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5012, "Length": 187, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "::", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "R600AsmPrinter", "Func": "R600AsmPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5013, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n_regs", "=", "end_reg", "-", "start_reg", ";", "p", "=", "rtvec_alloc", "(", "<NUM_LIT>", "+", "(", "(", "sel", "&", "SAVRES_LR", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "n_regs", ")", ";", "if", "(", "!", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "ret_rtx", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "sym", "=", "rs6000_savres_routine_sym", "(", "info", ",", "sel", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "sym", ")", ";", "use_reg", "=", "ptr_regno_for_savres", "(", "sel", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", ")", "{", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_emit_savres_rtx", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5014, "Length": 169, "Cover_Rate": 0.35429769392033544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ExtVal", "==", "<NUM_LIT>", "&&", "EltTy", "==", "<STR_LIT>", ")", "||", "(", "ExtVal", "==", "<NUM_LIT>", "&&", "EltTy", "==", "<STR_LIT>", ")", "||", "(", "ExtVal", "==", "<NUM_LIT>", "&&", "EltTy", "==", "<STR_LIT>", ")", ")", "return", "Src", ";", "APInt", "Mask", "=", "C", "->", "getAPIntValue", "(", ")", ".", "trunc", "(", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "Dup", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "UnpkOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "UnpkOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "UnpkOp", ",", "Dup", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "And", ")", ";", "}", "if", "(", "!", "EnableCombineMGatherIntrinsics", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Src", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "MemVT", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MemVT", "=", "cast", "<", "VTSDNode", ">", "(", "Src", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering10", "Func": "performSVEAndCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5015, "Length": 238, "Cover_Rate": 0.47695390781563124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "EVT", "ArgVT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "if", "(", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isVarArg", "&&", "!", "is<ISA_LIT>64", ")", "{", "nAltivecParamsAtEnd", "++", ";", "continue", ";", "}", "NumBytes", "=", "(", "(", "NumBytes", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "NumBytes", "+=", "CalculateStackSlotSize", "(", "ArgVT", ",", "Flags", ",", "PtrByteSize", ")", ";", "}", "if", "(", "nAltivecParamsAtEnd", ")", "{", "NumBytes", "=", "(", "(", "NumBytes", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "NumBytes", "+=", "<NUM_LIT>", "*", "nAltivecParamsAtEnd", ";", "}", "NumBytes", "=", "std", "::", "max", "(", "NumBytes", ",", "<ISA_LIT>FrameLowering", "::", "getMinCallFrameSize", "(", "is<ISA_LIT>64", ",", "true", ")", ")", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "{"], "File": "PPCISelLowering61", "Func": "CalculateParameterAndLinkageAreaSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5016, "Length": 148, "Cover_Rate": 0.5051194539249146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "int", "i", "=", "INTVAL", "(", "x", ")", ";", "char", "dwspec", ";", "switch", "(", "i", ")", "{", "case", "<NUM_LIT>", ":", "dwspec", "=", "'b'", ";", "break", ";", "case", "<NUM_LIT>", ":", "dwspec", "=", "'s'", ";", "break", ";", "case", "<NUM_LIT>", ":", "dwspec", "=", "'l'", ";", "break", ";", "default", ":", "if", "(", "(", "i", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", ",", "i", ")", ";", "else", "dwspec", "=", "'l'", ";", "break", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "dwspec", ")", ";", "return", ";", "}", "case", "'f'", ":", "{", "int", "bf", "=", "ft32_as_bitfield", "(", "INTVAL", "(", "x", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bf", ">>", "<NUM_LIT>", ",", "bf", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "ft32", "Func": "ft32_print_operand", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5017, "Length": 115, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isOneConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5018, "Length": 186, "Cover_Rate": 0.43559718969555034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SCANode", "*", "makeRoot", "(", "MCGNode", "*", "node", ",", "unsigned", "int", "maxdisplacment", ",", "bool", "hascallfreepath", ")", "{", "assert", "(", "Nodes", ".", "empty", "(", ")", ")", ";", "unsigned", "rootoccupancy", "=", "RootOccupied", "?", "STC", ".", "getStackCacheSize", "(", ")", ":", "<NUM_LIT>", ";", "CostPair", "occupancyCosts", "(", "rootoccupancy", ",", "rootoccupancy", ")", ";", "CostPair", "spillCosts", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Root", "=", "new", "SCANode", "(", "node", ",", "occupancyCosts", ",", "maxdisplacment", ",", "spillCosts", ",", "hascallfreepath", ")", ";", "Root", "->", "yId", "=", "yamlId", "++", ";", "Nodes", "[", "std", "::", "make_pair", "(", "node", ",", "occupancyCosts", ")", "]", "=", "Root", ";", "return", "Root", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "makeRoot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5019, "Length": 95, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "pass_rl78_devirt", "(", "ctxt", ")", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "make_pass_rl78_devirt", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5020, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>MachineCFGStructurizer", "::", "getNormalBlockBranchInstr", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";"], "ground_truth": ["if", "(", "MI", "&&", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", ")", "return", "MI", ";"], "File": "R600MachineCFGStructurizer", "Func": "getNormalBlockBranchInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5021, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "-", "(", "__v4sf", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fmaintrin4", "Func": "_mm_fmsub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5022, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AVRTargetMachine17", "Func": "AVRPassConfig", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5023, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpneq_epu16_mask", "(", "__mmask32", "__M", ",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__mmask32", ")", "__builtin_ia32_ucmpw512_mask", "(", "(", "__v32hi", ")", "__X", ",", "(", "__v32hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask32", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmpneq_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5024, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "EVT", "MaskVT", "=", "Mask", ".", "getValueType", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Mask", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "SDValue", "RetOps", "[", "]", "=", "{", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering152", "Func": "getAVX2GatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5025, "Length": 195, "Cover_Rate": 0.8024691358024691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "for", "(", "const", "auto", "&", "Info", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "Info", ".", "getFrameIdx", "(", ")", ")", "-", "getOffsetOfLocalArea", "(", ")", ";"], "ground_truth": ["unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";"], "File": "AArch64FrameLowering55", "Func": "emitCalleeSavedFrameMoves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5026, "Length": 135, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMatrixReg", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "k_MatrixRegister", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser1", "Func": "getMatrixReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5027, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "SplatVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "VL", "=", "getDefaultScalableVLOps", "(", "VT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ".", "second", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "VL", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "VL", "=", "getDefaultScalableVLOps", "(", "VT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ".", "second", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "VL", ")", ";", "}", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "assert", "(", "SplatVal", ".", "getValueType", "(", ")", "==", "XLenVT", "&&", "<STR_LIT>", ")", ";", "MVT", "InterVT", "=", "VT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["SplatVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "SplatVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerVectorMaskSplat", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5028, "Length": 163, "Cover_Rate": 0.6735537190082644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVECREDUCE_SEQ_FADD", "(", "SDValue", "ScalarOp", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "ScalarOp", ")", ";", "SDValue", "AccOp", "=", "ScalarOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VecOp", "=", "ScalarOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "VecOp", ".", "getValueType", "(", ")", ";", "EVT", "ResVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "ContainerVT", "=", "SrcVT", ";", "if", "(", "SrcVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "SrcVT", ")", ";", "VecOp", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "VecOp", ")", ";", "}", "SDValue", "Pg", "=", "getPredicateForVector", "(", "DAG", ",", "DL", ",", "SrcVT", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "AccOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "AccOp", ",", "Zero", ")", ";", "SDValue", "Rdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Pg", ",", "AccOp", ",", "VecOp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Rdx", ",", "Zero", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "LowerVECREDUCE_SEQ_FADD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5029, "Length": 180, "Cover_Rate": 0.9574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "resolveTargetShuffleInputs", "(", "SDValue", "Op", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Inputs", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "{", "unsigned", "NumElts", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElts", ")", ";"], "File": "X86ISelLowering151", "Func": "resolveTargetShuffleInputs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5030, "Length": 52, "Cover_Rate": 0.7536231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fmsub_round_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ",", "__m512d", "__C", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_vfmsubpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_fmsub_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5031, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "hasReadM0Hazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5032, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InstTy", "==", "InstType", "::", "Ambiguous", "&&", "OpSize", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsRegisterBankInfo", "Func": "isAmbiguous_64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5033, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "LC2200ISelDAGToDAG", "Func": "getPassName", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5034, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AGCMCAsmInfo", "Func": "anchor", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5035, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<STR_LIT>", "*", "DimInfo", "=", "<STR_LIT>", "(", "ImageDimIntr", "->", "Dim", ")", ";", "int", "NumGradients", "=", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "<NUM_LIT>", ";"], "ground_truth": ["int", "NumCoords", "=", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "<NUM_LIT>", ";"], "File": "AMDGPULegalizerInfo40", "Func": "getImageNumVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5036, "Length": 38, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "MipsISelDAGToDAG18", "Func": "InitGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5037, "Length": 257, "Cover_Rate": 0.42833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "fixup_6", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{"], "ground_truth": ["unsigned_width", "(", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";"], "File": "AVRAsmBackend11", "Func": "fixup_6", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5038, "Length": 38, "Cover_Rate": 0.5671641791044776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{"], "ground_truth": ["const", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";"], "File": "XtensaISelLowering", "Func": "LowerBR_CC", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5039, "Length": 92, "Cover_Rate": 0.5542168674698795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "HiPE", ":", "return", "CSR_NoRegs_SaveList", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "bool", "HasAVX512", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAVX512", "(", ")", ";", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}"], "ground_truth": ["case", "CallingConv", "::", "Cold", ":"], "File": "X86RegisterInfo21", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5040, "Length": 103, "Cover_Rate": 0.5255102040816326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "m68hc11_handle_page0_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", "node", ";", "if", "(", "TREE_STATIC", "(", "decl", ")", "||", "DECL_EXTERNAL", "(", "decl", ")", ")", "{", "DECL_SECTION_NAME", "(", "decl", ")", "=", "build_string", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";"], "File": "m68hc111", "Func": "m68hc11_handle_page0_attribute", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5041, "Length": 70, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectInterpP1F16", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "constrainCopyLikeIntrin", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "selectWritelane", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectDivScale", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectIntrinsicIcmp", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectBallot", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectRelocConstant", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectGroupStaticSize", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectReturnAddress", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUInstructionSelector16", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5042, "Length": 134, "Cover_Rate": 0.35733333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";"], "File": "AMDGPUTargetTransformInfo44", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5043, "Length": 50, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "ReturnAddrIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "TLCS900MachineFunctionInfo", "Func": "TLCS900MachineFunctionInfo", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5044, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG103", "Func": "getTargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5045, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg2", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RPI", ".", "FrameIdx", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RPI", ".", "FrameIdx", "+", "<NUM_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ")", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "{", "MIB", ".", "addReg", "(", "Reg2", ",", "getDefRegState", "(", "true", ")", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "RPI", ".", "FrameIdx", "+", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg1", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RPI", ".", "Offset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "RPI", ".", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", ";", "if", "(", "ReverseCSRRestoreSeq", ")", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "reverse", "(", "RegPairs", ")", ")", "EmitMI", "(", "RPI", ")", ";"], "ground_truth": ["else", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "RegPairs", ")", "EmitMI", "(", "RPI", ")", ";"], "File": "AArch64FrameLowering13", "Func": "restoreCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5046, "Length": 228, "Cover_Rate": 0.4672131147540984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vget_lane_any", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdups_lane_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5047, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pat", "=", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "x", ",", "const0_rtx", ")", ")", ";", "if", "(", "mode", "==", "SImode", "||", "(", "code", "==", "NE", "&&", "TARGET_VIS3", ")", ")", "{", "rtx", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", "==", "SImode", "?", "CCmode", ":", "CCXmode", ",", "SPARC_ICC_REG", ")", ")", ";", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "pat", ",", "clobber", ")", ")", ";", "}", "emit_insn", "(", "pat", ")", ";", "return", "true", ";", "}", "if", "(", "TARGET_ARCH64", "&&", "mode", "==", "DImode", "&&", "!", "(", "(", "code", "==", "LTU", "||", "code", "==", "GTU", ")", "&&", "TARGET_VIS3", ")", "&&", "gen_v9_scc", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "x", ",", "y", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "code", "==", "GTU", "||", "code", "==", "LEU", ")", "{"], "File": "sparc", "Func": "emit_scc_insn", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5048, "Length": 141, "Cover_Rate": 0.31756756756756754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvttps_epu32", "(", "__mmask16", "__U", ",", "__m512", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_cvttps2udq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvttps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5049, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Token", "+=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "StringRef", "DimId", "=", "Token", ";", "if", "(", "DimId", ".", "startswith", "(", "<STR_LIT>", ")", ")", "DimId", "=", "DimId", ".", "substr", "(", "<NUM_LIT>", ")", ";", "const", "<STR_LIT>", "*", "DimInfo", "=", "<STR_LIT>", "(", "DimId", ")", ";", "if", "(", "!", "DimInfo", ")", "return", "MatchOperand_ParseFail", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "DimInfo", "->", "Encoding", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyDim", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser13", "Func": "parseDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5050, "Length": 86, "Cover_Rate": 0.3104693140794224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "TargetOpcode", "::", "G_VAARG", ":", "return", "legalizeVaArg", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";"], "ground_truth": ["}"], "File": "AArch64LegalizerInfo13", "Func": "legalizeCustom", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5051, "Length": 19, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ApplyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{"], "ground_truth": ["}"], "File": "MipsAsmBackend60", "Func": "ApplyFixup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5052, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printIfSet", "(", "MI", ",", "OpNo", ",", "O", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5053, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "aarch64_sub_sp", "(", "rtx", "temp1", ",", "rtx", "temp2", ",", "poly_int64", "delta", ",", "bool", "frame_related_p", ")", "{"], "ground_truth": ["aarch64_add_offset", "(", "Pmode", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "-", "delta", ",", "temp1", ",", "temp2", ",", "frame_related_p", ")", ";"], "File": "aarch645", "Func": "aarch64_sub_sp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5054, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CustomListScheduler", "::", "DelayForLiveRegsBottomUp", "(", "SUnit", "*", "SU", ",", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "&", "LRegs", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "TMS320C64XScheduler", "Func": "DelayForLiveRegsBottomUp", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5055, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Liveness", "(", "MachineRegisterInfo", "&", "mri", ",", "const", "DataFlowGraph", "&", "g", ")", ":", "DFG", "(", "g", ")", ",", "TRI", "(", "g", ".", "getTRI", "(", ")", ")", ",", "PRI", "(", "g", ".", "getPRI", "(", ")", ")", ",", "MDT", "(", "g", ".", "getDT", "(", ")", ")", ",", "MDF", "(", "g", ".", "getDF", "(", ")", ")", ",", "LiveMap", "(", "g", ".", "getPRI", "(", ")", ")", ",", "NoRegs", "(", "g", ".", "getPRI", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "RDFLiveness", "Func": "Liveness", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5056, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "isIdentityValue", "(", "OrigMI", ".", "getOpcode", "(", ")", ",", "OldOpndValue", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "CombOldVGPR", "=", "getRegSubRegPair", "(", "*", "Src1", ")", ";"], "ground_truth": ["if", "(", "!", "isOfRegClass", "(", "CombOldVGPR", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "{"], "File": "GCNDPPCombine12", "Func": "createDPPInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5057, "Length": 51, "Cover_Rate": 0.30177514792899407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "const", "GlobalValue", "*", "Global", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getRegMask", "(", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addGlobalAddress", "(", "Global", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "const", "uint32_t", "*", "RegMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getRegMask", "(", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addRegMask", "(", "RegMask", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SystemZInstrInfo49", "Func": "PredicateInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5058, "Length": 203, "Cover_Rate": 0.48104265402843605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "create<ISA_LIT>NewValueJump", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>BranchRelaxation", "(", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "create<ISA_LIT>FixupHwLoops", "(", ")", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "create<ISA_LIT>GenMux", "(", ")", ")", ";", "}"], "ground_truth": ["addPass", "(", "create<ISA_LIT>Packetizer", "(", "NoOpt", ")", ")", ";"], "File": "HexagonTargetMachine12", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5059, "Length": 70, "Cover_Rate": 0.7291666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetELFStreamer", "::", "<ISA_LIT>TargetELFStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsMCTargetDesc29", "Func": "MipsTargetELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5060, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ",", "STI", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUObjectTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5061, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "m68k_coff_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["char", "flagchar", ";"], "File": "m68k3", "Func": "m68k_coff_asm_named_section", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5062, "Length": 21, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "bottom", "=", "Value", "&", "<NUM_LIT>", ";"], "ground_truth": ["Value", "=", "(", "top", "<<", "<NUM_LIT>", ")", "|", "(", "middle", "<<", "<NUM_LIT>", ")", "|", "(", "bottom", "<<", "<NUM_LIT>", ")", ";"], "File": "AVRAsmBackend1", "Func": "fixup_call", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5063, "Length": 27, "Cover_Rate": 0.3253012048192771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "{"], "File": "X86ISelDAGToDAG131", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5064, "Length": 110, "Cover_Rate": 0.3536977491961415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasMul", ";"], "ground_truth": ["}"], "File": "OR1KSubtarget", "Func": "hasMul", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5065, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>RemoveExtendOps", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>RemoveExtendArgs", "(", ")", ";"], "File": "HexagonRemoveSZExtArgs1", "Func": "createHexagonRemoveExtendOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5066, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "registered_function", "&", "rfn", "=", "add_function", "(", "instance", ",", "name", ",", "m_overload_type", ",", "NULL_TREE", ",", "required_extensions", ",", "true", ",", "m_direct_overloads", ")", ";", "m_overload_names", ".", "put", "(", "name", ",", "&", "rfn", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch64-sve-builtins3", "Func": "add_overloaded_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5067, "Length": 35, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64Disassembler31", "Func": "~AArch64Disassembler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5068, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "ELF", ")", "return", "createWinCOFFStreamer", "(", "Ctx", ",", "MAB", ",", "*", "_Emitter", ",", "_OS", ",", "RelaxAll", ")", ";"], "ground_truth": ["return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "_OS", ",", "_Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "File": "X86MCTargetDesc24", "Func": "createMCStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5069, "Length": 49, "Cover_Rate": 0.3951612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "reg_size", ";", "unsigned", "int", "gmask", ";", "enum", "m32r_function_type", "fn_type", ";", "int", "interrupt_p", ";", "int", "pic_reg_used", "=", "flag_pic", "&&", "(", "crtl", "->", "uses_pic_offset_table", "|", "crtl", "->", "profile", ")", ";", "var_size", "=", "M32R_STACK_ALIGN", "(", "size", ")", ";", "args_size", "=", "M32R_STACK_ALIGN", "(", "crtl", "->", "outgoing_args_size", ")", ";", "pretend_size", "=", "crtl", "->", "args", ".", "pretend_args_size", ";", "extra_size", "=", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", ";", "total_size", "=", "extra_size", "+", "pretend_size", "+", "args_size", "+", "var_size", ";", "reg_size", "=", "<NUM_LIT>", ";", "gmask", "=", "<NUM_LIT>", ";", "fn_type", "=", "m32r_compute_function_type", "(", "current_function_decl", ")", ";", "interrupt_p", "=", "M32R_INTERRUPT_P", "(", "fn_type", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "M32R_MAX_INT_REGS", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ",", "interrupt_p", ")", "||", "(", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "pic_reg_used", ")", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "gmask", "|=", "<NUM_LIT>", "<<", "regno", ";", "}", "}", "current_frame_info", ".", "save_fp", "=", "MUST_SAVE_FRAME_POINTER", ";", "current_frame_info", ".", "save_lr", "=", "MUST_SAVE_RETURN_ADDR", "||", "pic_reg_used", ";", "reg_size", "+=", "(", "(", "current_frame_info", ".", "save_fp", "+", "current_frame_info", ".", "save_lr", ")", "*", "UNITS_PER_WORD", ")", ";", "total_size", "+=", "reg_size", ";", "total_size", "=", "M32R_STACK_ALIGN", "(", "total_size", ")", ";", "current_frame_info", ".", "total_size", "=", "total_size", ";", "current_frame_info", ".", "extra_size", "=", "extra_size", ";", "current_frame_info", ".", "pretend_size", "=", "pretend_size", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "args_size", "=", "args_size", ";", "current_frame_info", ".", "reg_size", "=", "reg_size", ";", "current_frame_info", ".", "gmask", "=", "gmask", ";"], "ground_truth": ["current_frame_info", ".", "initialized", "=", "reload_completed", ";"], "File": "m32r4", "Func": "m32r_compute_frame_size", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5070, "Length": 226, "Cover_Rate": 0.889763779527559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "temp", "=", "exact_log2", "(", "opint", "[", "<NUM_LIT>", "]", "&", "-", "opint", "[", "<NUM_LIT>", "]", ")", ";", "return", "build_int_cst", "(", "long_integer_type_node", ",", "temp", ")", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "alpha_fold_builtin_cttz", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5071, "Length": 26, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>AnnotateUniformValues", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>AnnotateUniformValues", "(", ")", ";"], "File": "AMDGPUAnnotateUniformValues", "Func": "createAMDGPUAnnotateUniformValues", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5072, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "uint32_t", "getConstantPermuteMask", "(", "uint32_t", "C", ")", "{", "uint32_t", "ZeroByteMask", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "C", "&", "<NUM_LIT>", ")", ")", "ZeroByteMask", "|=", "<NUM_LIT>", ";", "if", "(", "!", "(", "C", "&", "<NUM_LIT>", ")", ")", "ZeroByteMask", "|=", "<NUM_LIT>", ";", "if", "(", "!", "(", "C", "&", "<NUM_LIT>", ")", ")", "ZeroByteMask", "|=", "<NUM_LIT>", ";", "if", "(", "!", "(", "C", "&", "<NUM_LIT>", ")", ")", "ZeroByteMask", "|=", "<NUM_LIT>", ";", "uint32_t", "NonZeroByteMask", "=", "~", "ZeroByteMask", ";", "if", "(", "(", "NonZeroByteMask", "&", "C", ")", "!=", "NonZeroByteMask", ")", "return", "<NUM_LIT>", ";", "return", "C", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "getConstantPermuteMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5073, "Length": 88, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "(", "Str", ")", "<<", "DEPOTNAME", "<<", "getFunctionNumber", "(", ")", ";"], "ground_truth": ["return", "OutContext", ".", "getOrCreateSymbol", "(", "Str", ")", ";"], "File": "NVPTXAsmPrinter15", "Func": "getFunctionFrameSymbol", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5074, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Out", ".", "Flags", ".", "isByVal", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "Out", ".", "Flags", ".", "isNest", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Out", ".", "IsFixed", "&&", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "WebAssemblyISelLowering (2)1", "Func": "LowerReturn", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5075, "Length": 98, "Cover_Rate": 0.4188034188034188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Token", "&&", "<STR_LIT>", ")", ";", "return", "Tok", ".", "IsSuffix", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isTokenSuffix", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5076, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "MI", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkDivFMasHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5077, "Length": 23, "Cover_Rate": 0.32857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "OSABI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend (2)1", "Func": "ELFX86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5078, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isa", "<", "ConstantDataSequential", ">", "(", "Operand", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "cast", "<", "ConstantDataSequential", ">", "(", "Operand", ")", "->", "isCString", "(", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "ReflectArg", "=", "cast", "<", "ConstantDataSequential", ">", "(", "Operand", ")", "->", "getAsString", "(", ")", ";", "ReflectArg", "=", "ReflectArg", ".", "substr", "(", "<NUM_LIT>", ",", "ReflectArg", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "ReflectArg", "<<", "<STR_LIT>", ")", ";", "int", "ReflectVal", "=", "<NUM_LIT>", ";", "if", "(", "ReflectArg", "==", "<STR_LIT>", ")", "{", "if", "(", "auto", "*", "Flag", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "F", ".", "getParent", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ")", ")", "ReflectVal", "=", "Flag", "->", "getSExtValue", "(", ")", ";", "}", "Call", "->", "replaceAllUsesWith", "(", "ConstantInt", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ReflectVal", ")", ")", ";", "ToRemove", ".", "push_back", "(", "Call", ")", ";", "}"], "ground_truth": ["for", "(", "Instruction", "*", "I", ":", "ToRemove", ")", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "NVVMReflect17", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5079, "Length": 161, "Cover_Rate": 0.34182590233545646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rm_iterator", "rm_end", "(", ")", "{"], "ground_truth": ["initGroupsOnce", "(", ")", ";"], "File": "X86InstrFMA3Info", "Func": "rm_end", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5080, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FramePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "ReturnAddrSaveIndex", "(", "<NUM_LIT>", ")", ",", "BasePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "PICBasePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "HasSpills", "(", "false", ")", ",", "HasNonRISpills", "(", "false", ")", ",", "SpillsCR", "(", "false", ")", ",", "SpillsVRSAVE", "(", "false", ")", ",", "LRStoreRequired", "(", "false", ")", ",", "MinReservedArea", "(", "<NUM_LIT>", ")", ",", "TailCallSPDelta", "(", "<NUM_LIT>", ")", ",", "HasFastCall", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsStackOffset", "(", "<NUM_LIT>", ")", ",", "VarArgsNumGPR", "(", "<NUM_LIT>", ")", ",", "VarArgsNumFPR", "(", "<NUM_LIT>", ")", ",", "CRSpillFrameIndex", "(", "<NUM_LIT>", ")", ",", "MF", "(", "MF", ")", ",", "UsesPICBase", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo33", "Func": "PPCFunctionInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5081, "Length": 104, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "File": "HexagonTargetMachine3", "Func": "LLVMInitializeHexagonTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5082, "Length": 27, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__", ")", ")", "vsetq_lane_f32", "(", "float32_t", "__a", ",", "float32x4_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "float32x4_t", ")", "__builtin_neon_vset_lanev4sf", "(", "(", "__builtin_neon_sf", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsetq_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5083, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cmpgess", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_cmpge_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5084, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "State", ".", "PreAnalyzeFormalArgument", "(", "Info", ".", "Ty", ",", "Flags", ")", ";", "return", "CallLowering", "::", "IncomingValueAssigner", "::", "assignArg", "(", "ValNo", ",", "OrigVT", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ",", "Flags", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "MipsCallLowering (2)", "Func": "assignArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5085, "Length": 37, "Cover_Rate": 0.3592233009708738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "X86FrameInfo", "Func": "getSUBriOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5086, "Length": 19, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallSet", "<", "const", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "MachineBasicBlock", "*", "B", "=", "&", "MBB", ";", "do", "{", "if", "(", "!", "Visited", ".", "insert", "(", "B", ")", ".", "second", ")", "return", "MBB", ".", "end", "(", ")", ";", "auto", "E", "=", "B", "->", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "TII", "->", "mayReadEXEC", "(", "*", "MRI", ",", "*", "It", ")", ")", "break", ";", "}", "if", "(", "It", "!=", "E", ")", "return", "It", ";", "if", "(", "B", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "*", "Succ", "=", "*", "B", "->", "succ_begin", "(", ")", ";", "It", "=", "Succ", "->", "begin", "(", ")", ";"], "ground_truth": ["B", "=", "Succ", ";"], "File": "SILowerControlFlow1", "Func": "skipIgnoreExecInstsTrivialSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5087, "Length": 123, "Cover_Rate": 0.831081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerAND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "LowerVectorAND", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "tryLowerTo<ISA_LIT>Cmp", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerAND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5088, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "int", "I", "=", "FrameInfo", "->", "getObjectIndexBegin", "(", ")", ",", "E", "=", "FrameInfo", "->", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SIFrameLowering (2)", "Func": "hasOnlySGPRSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5089, "Length": 38, "Cover_Rate": 0.4578313253012048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "PredOpc", "=", "HII", "->", "getCondOpcode", "(", "Opc", ",", "!", "Cond", ")", ";", "MachineInstrBuilder", "MB", "=", "BuildMI", "(", "B", ",", "Where", ",", "DL", ",", "HII", "->", "get", "(", "PredOpc", ")", ")", ";", "unsigned", "Ox", "=", "<NUM_LIT>", ",", "NP", "=", "MI", ".", "getNumOperands", "(", ")", ";", "while", "(", "Ox", "<", "NP", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Ox", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "break", ";", "Ox", "++", ";", "}", "MB", ".", "addReg", "(", "DefOp", ".", "getReg", "(", ")", ",", "getRegState", "(", "DefOp", ")", ",", "DefOp", ".", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["MB", ".", "addReg", "(", "PredOp", ".", "getReg", "(", ")", ",", "PredOp", ".", "isUndef", "(", ")", "?", "RegState", "::", "Undef", ":", "<NUM_LIT>", ",", "PredOp", ".", "getSubReg", "(", ")", ")", ";"], "File": "HexagonExpandCondsets12", "Func": "predicateAt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5090, "Length": 145, "Cover_Rate": 0.3785900783289817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "BaseOp", "=", "getBaseAndOffset", "(", "LdSt", ",", "Offset", ",", "AccessSize", ")", ";", "if", "(", "!", "BaseOp", "||", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonInstrInfo85", "Func": "getMemOperandsWithOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5091, "Length": 39, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_function_arg_advance", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{"], "ground_truth": ["rs6000_function_arg_advance_1", "(", "get_cumulative_args", "(", "cum", ")", ",", "mode", ",", "type", ",", "named", ",", "<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "rs6000_function_arg_advance", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5092, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "c4x_emit_libcall3", "(", "rtx", "libcall", ",", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{"], "ground_truth": ["c4x_emit_libcall", "(", "libcall", ",", "code", ",", "mode", ",", "mode", ",", "<NUM_LIT>", ",", "operands", ")", ";"], "File": "c4x1", "Func": "c4x_emit_libcall3", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 5093, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useSoftMulDiv", "(", ")", "const", "{"], "ground_truth": ["return", "UseSoftMulDiv", ";"], "File": "SparcSubtarget (2)1", "Func": "useSoftMulDiv", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5094, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Vol", "||", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getGWSPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "size", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "if", "(", "IntrID", "==", "<STR_LIT>", ")", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering140", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5095, "Length": 324, "Cover_Rate": 0.3025210084033613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DOUT", "<<", "<STR_LIT>", "<<", "idx", ";", "idx", "=", "(", "idx", "-", "GOToffset", ")", "*", "<NUM_LIT>", ";", "DOUT", "<<", "<STR_LIT>", "<<", "idx", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "idx", "=", "(", "unsigned", "char", "*", ")", "MR", "->", "getResultPointer", "(", ")", "-", "&", "GOTBase", "[", "GOToffset", "*", "<NUM_LIT>", "]", ";", "idx", "=", "getLower16", "(", "idx", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "idx", "<<", "<STR_LIT>", ";", "DOUT", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MR", "->", "getResultPointer", "(", ")", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "&", "GOTBase", "[", "GOToffset", "*", "<NUM_LIT>", "]", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "idx", "=", "(", "unsigned", "char", "*", ")", "MR", "->", "getResultPointer", "(", ")", "-", "&", "GOTBase", "[", "GOToffset", "*", "<NUM_LIT>", "]", ";", "idx", "=", "getUpper16", "(", "idx", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "idx", "<<", "<STR_LIT>", ";", "DOUT", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "MR", "->", "getResultPointer", "(", ")", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "&", "GOTBase", "[", "GOToffset", "*", "<NUM_LIT>", "]", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["switch", "(", "*", "RelocPos", ">>", "<NUM_LIT>", ")", "{"], "File": "AlphaJITInfo", "Func": "relocate", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5096, "Length": 179, "Cover_Rate": 0.34757281553398056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "HSAILSubtarget", "Func": "getFrameLowering", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5097, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Value", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "+", "(", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCAsmBackend28", "Func": "adjustFixupValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5098, "Length": 81, "Cover_Rate": 0.5364238410596026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op", "=", "V", ".", "getOperand", "(", "M", "/", "Scale", ")", ";", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "Mask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "else", "if", "(", "<STR_LIT>", "(", "Op", ")", ")", "Mask", "[", "i", "]", "=", "SM_SentinelZero", ";", "continue", ";", "}", "if", "(", "(", "V", ".", "getNumOperands", "(", ")", "%", "Size", ")", "==", "<NUM_LIT>", ")", "{", "int", "Scale", "=", "V", "->", "getNumOperands", "(", ")", "/", "Size", ";", "bool", "AllUndef", "=", "true", ";", "bool", "AllZero", "=", "true", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "Scale", ";", "++", "j", ")", "{", "SDValue", "Op", "=", "V", ".", "getOperand", "(", "(", "M", "*", "Scale", ")", "+", "j", ")", ";", "AllUndef", "&=", "Op", ".", "isUndef", "(", ")", ";", "AllZero", "&=", "<STR_LIT>", "(", "Op", ")", ";", "}", "if", "(", "AllUndef", ")", "Mask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "else", "if", "(", "AllZero", ")", "Mask", "[", "i", "]", "=", "SM_SentinelZero", ";", "continue", ";", "}", "}", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "Mask", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering89", "Func": "setTargetShuffleZeroElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5099, "Length": 176, "Cover_Rate": 0.3674321503131524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getMaxCalleeSavedReg", "(", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "{", "static_assert", "(", "<STR_LIT>", ">", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Max", "=", "getMax32BitSubRegister", "(", "CSI", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "getMax32BitSubRegister", "(", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ",", "TRI", ")", ";"], "File": "HexagonFrameLowering12", "Func": "getMaxCalleeSavedReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5100, "Length": 93, "Cover_Rate": 0.8454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureSupportsSRAMECC", ")", ")", "SramEccSetting", "=", "TargetIDSetting", "::", "Unsupported", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo29", "Func": "AMDGPUTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5101, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mac_op0", "=", "XEXP", "(", "XEXP", "(", "XEXP", "(", "mac", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "mac_op1", "=", "XEXP", "(", "XEXP", "(", "XEXP", "(", "mac", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "mac_acc", "=", "XEXP", "(", "XEXP", "(", "mac", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "reg_overlap_mentioned_p", "(", "mul_result", ",", "mac_acc", ")", "&&", "!", "reg_overlap_mentioned_p", "(", "mul_result", ",", "mac_op0", ")", "&&", "!", "reg_overlap_mentioned_p", "(", "mul_result", ",", "mac_op1", ")", ")", ";"], "File": "aarch-common", "Func": "arm_mac_accumulator_is_mul_result", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5102, "Length": 78, "Cover_Rate": 0.35454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "!", "F", "||", "MF", "->", "getMMI", "(", ")", ".", "callsEHReturn", "(", ")", ")", "return", "<NUM_LIT>", ";", "static", "const", "uint16_t", "CallerSavedRegs32Bit", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "uint16_t", "CallerSavedRegs64Bit", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "Opc", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SmallSet", "<", "uint16_t", ",", "<NUM_LIT>", ">", "Uses", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Uses", ".", "insert", "(", "*", "AI", ")", ";", "}"], "ground_truth": ["const", "uint16_t", "*", "CS", "=", "Is64Bit", "?", "CallerSavedRegs64Bit", ":", "CallerSavedRegs32Bit", ";"], "File": "X86FrameLowering", "Func": "findDeadCallerSavedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5103, "Length": 281, "Cover_Rate": 0.7827298050139275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getGeneralPermuteNode", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "*", "Ops", ",", "const", "SmallVectorImpl", "<", "int", ">", "&", "Bytes", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "Ops", "[", "I", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", "[", "I", "]", ")", ";", "unsigned", "StartIndex", ",", "OpNo0", ",", "OpNo1", ";", "if", "(", "isShlDoublePermute", "(", "Bytes", ",", "StartIndex", ",", "OpNo0", ",", "OpNo1", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", "[", "OpNo0", "]", ",", "Ops", "[", "OpNo1", "]", ",", "DAG", ".", "getConstant", "(", "StartIndex", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "IndexNodes", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "if", "(", "Bytes", "[", "I", "]", ">=", "<NUM_LIT>", ")", "IndexNodes", "[", "I", "]", "=", "DAG", ".", "getConstant", "(", "Bytes", "[", "I", "]", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering72", "Func": "getGeneralPermuteNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5104, "Length": 160, "Cover_Rate": 0.6779661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_u8", "(", "uint8_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5105, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isICmp", "=", "false", ";", "if", "(", "isEquality", ")", "CmpOpc", "=", "UseImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "CmpOpc", "=", "UseImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "<STR_LIT>", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "<STR_LIT>", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "break", ";", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "<NUM_LIT>", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "getRegForValue", "(", "Src2Value", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "needsExt", ")", "{", "SrcReg1", "=", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg1", ",", "<STR_LIT>", ",", "isZExt", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg2", ",", "<STR_LIT>", ",", "isZExt", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "CmpOpc", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg1", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "UseImm", ")", "{", "SrcReg2", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg2", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "if", "(", "isICmp", ")", "MIB", ".", "addImm", "(", "Imm", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel33", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5106, "Length": 309, "Cover_Rate": 0.40339425587467365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_psrawi", "(", "__m64", "__m", ",", "int", "__count", ")", "{"], "ground_truth": ["return", "_mm_srai_pi16", "(", "__m", ",", "__count", ")", ";"], "File": "mmintrin5", "Func": "_m_psrawi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5107, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";"], "ground_truth": ["return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering208", "Func": "lowerV8F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5108, "Length": 62, "Cover_Rate": 0.43356643356643354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x4x4_t", "ret", ";", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4v4hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x4_t", ")", "__builtin_aarch64_get_dregxiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x4_t", ")", "__builtin_aarch64_get_dregxiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x4_t", ")", "__builtin_aarch64_get_dregxiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x4_t", ")", "__builtin_aarch64_get_dregxiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5109, "Length": 86, "Cover_Rate": 0.8775510204081632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering73", "Func": "getTargetShuffleNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5110, "Length": 47, "Cover_Rate": 0.3051948051948052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitConstantPool", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "J2AsmPrinter", "Func": "EmitConstantPool", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5111, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ty", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "sizeIsMultipleOf32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5112, "Length": 14, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterAggr", "&", "getLiveIns", "(", ")", "const", "{", "return", "LiveIns", ";"], "ground_truth": ["}"], "File": "RDFGraph10", "Func": "getLiveIns", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5113, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "bool", "all_same", "=", "true", ",", "all_regs", "=", "true", ",", "all_const_int", "=", "true", ";", "rtx", "x", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "++", "i", ")", "{", "x", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "x", ")", ")", "all_const_int", "=", "false", ";", "if", "(", "i", ">", "<NUM_LIT>", "&&", "!", "rtx_equal_p", "(", "x", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "all_same", "=", "false", ";", "if", "(", "!", "REG_P", "(", "x", ")", ")", "all_regs", "=", "false", ";"], "ground_truth": ["}"], "File": "s3905", "Func": "s390_expand_vec_init", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5114, "Length": 118, "Cover_Rate": 0.34104046242774566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isImmHH", "(", "uint64_t", "Val", ")", "{", "return", "(", "Val", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZ (2)", "Func": "isImmHH", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5115, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PTXAsmPrinter", "Func": "getPassName", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5116, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler1", "Func": "DecodeBranchTarget7MM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5117, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResourceAssignment", "::", "Reset", "(", ")", ";"], "ground_truth": ["}"], "File": "TMS320C64XHazardRecognizer", "Func": "reset", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5118, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_mullo_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wmulul", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_mullo_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5119, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "getMRI", "(", ")", "->", "addLiveIn", "(", "PhysReg", ")", ";", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "PhysReg", ")", ";"], "ground_truth": ["IncomingValueHandler", "::", "assignValueToReg", "(", "ValVReg", ",", "PhysReg", ",", "VA", ")", ";"], "File": "M68kCallLowering2", "Func": "assignValueToReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5120, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "REG", "&&", "CONST_INT_P", "(", "op2", ")", "&&", "INTVAL", "(", "op2", ")", ">=", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "op2", ")", "<", "<NUM_LIT>", "&&", "reg_ok_for_base_p", "(", "op1", ",", "strict", ")", ")", "goto", "yes", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "SYMBOL_REF", "&&", "CONST_INT_P", "(", "op2", ")", ")", "goto", "yes", ";", "}", "if", "(", "REG_P", "(", "x", ")", "&&", "reg_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "goto", "yes", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "CONST_INT_P", "(", "x", ")", ")", "goto", "yes", ";", "}", "else", "{", "if", "(", "REG_P", "(", "x", ")", "&&", "reg_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "goto", "yes", ";", "}", "return", "<NUM_LIT>", ";", "yes", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ft322", "Func": "ft32_addr_space_legitimate_address_p", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5121, "Length": 136, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONST_INT_P", "(", "elt", ")", ")", "return", "false", ";", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "elt", ")", ";", "if", "(", "negate_p", ")", "val", "=", "-", "val", ";"], "ground_truth": ["val", "&=", "GET_MODE_MASK", "(", "GET_MODE_INNER", "(", "mode", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_sve_arith_immediate_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5122, "Length": 38, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "!", "ReMatPICStubLoad", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "isPICBase", "=", "false", ";", "for", "(", "MachineRegisterInfo", "::", "def_iterator", "I", "=", "MRI", ".", "def_begin", "(", "BaseReg", ")", ",", "E", "=", "MRI", ".", "def_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "DefMI", "=", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", ";", "if", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "assert", "(", "!", "isPICBase", "&&", "<STR_LIT>", ")", ";", "isPICBase", "=", "true", ";", "}", "return", "isPICBase", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{"], "File": "X86InstrInfo132", "Func": "isReallyTriviallyReMaterializable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5123, "Length": 213, "Cover_Rate": 0.40417457305502846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "strcmp", "(", "m32r_model_string", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "m32r_model", "=", "M32R_MODEL_SMALL", ";", "else", "if", "(", "strcmp", "(", "m32r_model_string", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "m32r_model", "=", "M32R_MODEL_MEDIUM", ";", "else", "if", "(", "strcmp", "(", "m32r_model_string", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "m32r_model", "=", "M32R_MODEL_LARGE", ";", "else", "error", "(", "<STR_LIT>", ",", "m32r_model_string", ")", ";", "if", "(", "strcmp", "(", "m32r_sdata_string", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "m32r_sdata", "=", "M32R_SDATA_NONE", ";", "else", "if", "(", "strcmp", "(", "m32r_sdata_string", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "m32r_sdata", "=", "M32R_SDATA_SDATA", ";", "else", "if", "(", "strcmp", "(", "m32r_sdata_string", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "m32r_sdata", "=", "M32R_SDATA_USE", ";", "else", "error", "(", "<STR_LIT>", ",", "m32r_sdata_string", ")", ";"], "ground_truth": ["}"], "File": "m32r2", "Func": "m32r_init", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5124, "Length": 111, "Cover_Rate": 0.7161290322580646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "}", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", ")", "return", "PAD_DOWNWARD", ";", "}", "return", "PAD_UPWARD", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "rs6000_function_arg_padding", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5125, "Length": 52, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "q", "=", "a", "-", "z", ";", "zz", "=", "q", "+", "c", "+", "(", "a", "-", "(", "q", "+", "z", ")", ")", "+", "aa", "+", "cc", ";", "if", "(", "zz", "==", "<NUM_LIT>", ")", "return", "z", ";", "xh", "=", "z", "+", "zz", ";", "if", "(", "nonfinite", "(", "xh", ")", ")", "return", "xh", ";", "x", ".", "dval", "[", "<NUM_LIT>", "]", "=", "xh", ";"], "ground_truth": ["x", ".", "dval", "[", "<NUM_LIT>", "]", "=", "z", "-", "xh", "+", "zz", ";"], "File": "darwin-ldouble", "Func": "__gcc_qadd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5126, "Length": 75, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "CS_Encoding", ";", "case", "<STR_LIT>", ":", "return", "DS_Encoding", ";", "case", "<STR_LIT>", ":", "return", "ES_Encoding", ";", "case", "<STR_LIT>", ":", "return", "FS_Encoding", ";", "case", "<STR_LIT>", ":", "return", "GS_Encoding", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86BaseInfo2", "Func": "getSegmentOverridePrefixForReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5127, "Length": 38, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayAlias", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "mayAlias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5128, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNum", ">", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RegClass", ")", ".", "getNumRegs", "(", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "getReg", "(", "RegClass", ",", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser16", "Func": "matchRegisterByNumber", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5129, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isPredicable", "(", ")", ")", "return", "false", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5130, "Length": 92, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CannotReserveFrame", ")", "return", "true", ";", "Align", "StackAlign", "=", "TFL", "->", "getStackAlign", "(", ")", ";", "int64_t", "Advantage", "=", "<NUM_LIT>", ";", "for", "(", "auto", "CC", ":", "CallSeqVector", ")", "{", "if", "(", "CC", ".", "NoStackParams", ")", "continue", ";", "if", "(", "!", "CC", ".", "UsePush", ")", "{", "Advantage", "-=", "<NUM_LIT>", ";", "}", "else", "{", "Advantage", "-=", "<NUM_LIT>", ";", "if", "(", "!", "isAligned", "(", "StackAlign", ",", "CC", ".", "ExpectedDist", ")", ")", "Advantage", "-=", "<NUM_LIT>", ";", "Advantage", "+=", "(", "CC", ".", "ExpectedDist", ">>", "Log2SlotSize", ")", "*", "<NUM_LIT>", ";", "}", "}", "return", "Advantage", ">=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86CallFrameOptimization22", "Func": "isProfitable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5131, "Length": 92, "Cover_Rate": 0.773109243697479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_addpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_add_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5132, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "blkdrop", "(", "unsigned", "sz", ")", ":", "sz", "(", "sz", ")", "{", "assert", "(", "sz", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "blkdrop", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5133, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isNarrowingProfitable", "(", "MVT", "VT1", ",", "MVT", "VT2", ")", "const", "{"], "ground_truth": ["return", "!", "(", "VT1", "==", "<STR_LIT>", "&&", "VT2", "==", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering77", "Func": "isNarrowingProfitable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5134, "Length": 25, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "<ISA_LIT>CCToString", "(", "CC", ")", ";"], "File": "F2003fInstPrinter", "Func": "printCC", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5135, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BranchInst", "*", "BI", "=", "cast", "<", "BranchInst", ">", "(", "I", ")", ";", "MachineBasicBlock", "*", "BrBB", "=", "FuncInfo", ".", "MBB", ";", "MachineBasicBlock", "*", "TBB", "=", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "MachineBasicBlock", "*", "FBB", "=", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "if", "(", "const", "CmpInst", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "Optional", "<", "<STR_LIT>", ">", "Opt<ISA_LIT>Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "!", "Opt<ISA_LIT>Pred", ")", "return", "false", ";", "<STR_LIT>", "<ISA_LIT>Pred", "=", "Opt<ISA_LIT>Pred", ".", "getValue", "(", ")", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "<ISA_LIT>Pred", "=", "<STR_LIT>", "(", "<ISA_LIT>Pred", ")", ";", "}", "unsigned", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CondReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BrBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<ISA_LIT>Pred", ")", ".", "addReg", "(", "CondReg", ")", ".", "addMBB", "(", "TBB", ")", ";", "FastEmitBranch", "(", "FBB", ",", "DL", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "<NUM_LIT>", ")", "?", "FBB", ":", "TBB", ";", "FastEmitBranch", "(", "Target", ",", "DL", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCFastISel14", "Func": "SelectBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5136, "Length": 282, "Cover_Rate": 0.9155844155844156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "AGCFrameLowering", "Func": "emitPrologue", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5137, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "Operands", ",", "FP32Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser1", "Func": "parseFP32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5138, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "<ISA_LIT>TargetLowering", "::", "getRepRegClassCostFor", "(", "MVT", "VT", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HSAILISelLowering", "Func": "getRepRegClassCostFor", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5139, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["<STR_LIT>", "::", "write", "<", "uint64_t", ">", "(", "OS", ",", "Bits", ",", "<STR_LIT>", ")", ";"], "File": "VEMCCodeEmitter", "Func": "encodeInstruction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5140, "Length": 26, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "MipsRegisterInfo17", "Func": "hasFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5141, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getMemOperandsWithOffsetWidth", "(", "MIa", ",", "BaseOps0", ",", "Offset0", ",", "Offset0IsScalable", ",", "Dummy0", ",", "&", "RI", ")", "||", "!", "getMemOperandsWithOffsetWidth", "(", "MIb", ",", "BaseOps1", ",", "Offset1", ",", "Offset1IsScalable", ",", "Dummy1", ",", "&", "RI", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "memOpsHaveSameBaseOperands", "(", "BaseOps0", ",", "BaseOps1", ")", ")", "return", "false", ";"], "File": "SIInstrInfo11", "Func": "checkInstOffsetsDoNotOverlap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5142, "Length": 52, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "!", "IsPCRel", ")", "return", "RT64_32S", ";", "return", "RT64_32", ";", "case", "<STR_LIT>", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "IsPCRel", "=", "true", ";", "return", "RT64_32", ";", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "RT64_32", ";", "case", "FK_PCRel_2", ":"], "ground_truth": ["case", "FK_Data_2", ":"], "File": "X86ELFObjectWriter22", "Func": "getType64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5143, "Length": 60, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "<NUM_LIT>", ";", "int", "Matches", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElements", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "-", "<NUM_LIT>", ")", "continue", ";", "if", "(", "i", "%", "Scale", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Zeroable", "[", "i", "]", ")", "return", "SDValue", "(", ")", ";", "AnyExt", "=", "false", ";", "continue", ";", "}", "SDValue", "V", "=", "M", "<", "NumElements", "?", "V1", ":", "V2", ";", "M", "=", "M", "%", "NumElements", ";", "if", "(", "!", "InputV", ")", "{", "InputV", "=", "V", ";", "Offset", "=", "M", "-", "(", "i", "/", "Scale", ")", ";", "}", "else", "if", "(", "InputV", "!=", "V", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<", "NumEltsPerLane", ")", "||", "(", "Offset", "%", "NumEltsPerLane", ")", "==", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Offset", "&&", "(", "Offset", "/", "NumEltsPerLane", ")", "!=", "(", "M", "/", "NumEltsPerLane", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "M", "%", "NumElements", ")", "!=", "(", "Offset", "+", "(", "i", "/", "Scale", ")", ")", ")", "return", "SDValue", "(", ")", ";", "Matches", "++", ";", "}", "if", "(", "!", "InputV", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "Matches", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "lowerVectorShuffleAsSpecificZeroOrAnyExtend", "(", "DL", ",", "VT", ",", "Scale", ",", "Offset", ",", "AnyExt", ",", "InputV", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "}", ";", "assert", "(", "Bits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "NumExtElements", "=", "Bits", "/", "<NUM_LIT>", ";", "for", "(", ";", "NumExtElements", "<", "NumElements", ";", "NumExtElements", "*=", "<NUM_LIT>", ")", "{", "assert", "(", "NumElements", "%", "NumExtElements", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "V", "=", "Lower", "(", "NumElements", "/", "NumExtElements", ")", ")", "return", "V", ";", "}", "if", "(", "Bits", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "CanZExtLowHalf", "=", "[", "&", "]", "(", ")", "{", "for", "(", "int", "i", "=", "NumElements", "/", "<NUM_LIT>", ";", "i", "!=", "NumElements", ";", "++", "i", ")", "if", "(", "!", "Zeroable", "[", "i", "]", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "V1", ";"], "ground_truth": ["if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ",", "NumElements", ")", ")", "return", "V2", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleAsZeroOrAnyExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5144, "Length": 388, "Cover_Rate": 0.6689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";"], "ground_truth": ["}"], "File": "MINA32FrameLowering", "Func": "determineCalleeSaves", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5145, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_roundu64_ss", "(", "__m128", "__A", ",", "unsigned", "long", "long", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cvtusi2ss64", "(", "(", "__v4sf", ")", "__A", ",", "__B", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_cvt_roundu64_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5146, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDispatchPtr", "(", ")", "const", "{"], "ground_truth": ["return", "DispatchPtr", ";"], "File": "SIMachineFunctionInfo (2)", "Func": "hasDispatchPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5147, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "status", "CostTree", "::", "computeAllPath", "(", "allPath", "*", "globalPath", ",", "CostLeaf", "*", "current", ",", "vector", "<", "CostLeaf", "*", ">", "list", ",", "int", "costCollect", ")", "{", "if", "(", "!", "globalPath", ")", "return", "status", "::", "LOOPSTATUS", ";", "list", ".", "push_back", "(", "current", ")", ";", "for", "(", "auto", "leaf", "=", "current", "->", "getChildren", "(", ")", "->", "begin", "(", ")", ",", "end", "=", "current", "->", "getChildren", "(", ")", "->", "end", "(", ")", ";", "leaf", "!=", "end", ";", "leaf", "++", ")", "{", "if", "(", "(", "*", "leaf", ")", "->", "getType", "(", ")", "==", "nodeType", "::", "LOOP", ")", "return", "status", "::", "LOOPSTATUS", ";", "if", "(", "*", "leaf", "!=", "globalPath", "->", "getEnd", "(", ")", ")", "{", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", "+", "to_string", "(", "(", "*", "leaf", ")", "->", "getMachinBB", "(", ")", "->", "getNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "computeAllPath", "(", "globalPath", ",", "*", "leaf", ",", "list", ",", "(", "*", "leaf", ")", "->", "getCycle", "(", ")", "+", "costCollect", ")", "==", "status", "::", "LOOPSTATUS", ")", "return", "status", "::", "LOOPSTATUS", ";", "}", "else", "{", "globalPath", "->", "pushToAllPath", "(", "list", ",", "costCollect", ")", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "computeAllPath", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5148, "Length": 176, "Cover_Rate": 0.9617486338797814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "{", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering102", "Func": "combineVectorInsert", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5149, "Length": 57, "Cover_Rate": 0.40714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_popcnt_u32", "(", "unsigned", "int", "__X", ")", "{"], "ground_truth": ["return", "__builtin_popcount", "(", "__X", ")", ";"], "File": "popcntintrin", "Func": "_mm_popcnt_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5150, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Mad", "=", "B", ".", "buildFMAD", "(", "S32", ",", "CvtHi", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "<NUM_LIT>", ")", ")", ",", "CvtLo", ")", ";", "auto", "Rcp", "=", "B", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "{", "Mad", "}", ")", ";", "auto", "Mul1", "=", "B", ".", "buildFMul", "(", "S32", ",", "Rcp", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "<NUM_LIT>", ")", ")", ")", ";", "auto", "Mul2", "=", "B", ".", "buildFMul", "(", "S32", ",", "Mul1", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "<NUM_LIT>", ")", ")", ")", ";", "auto", "Trunc", "=", "B", ".", "buildIntrinsicTrunc", "(", "S32", ",", "Mul2", ")", ";", "auto", "Mad2", "=", "B", ".", "buildFMAD", "(", "S32", ",", "Trunc", ",", "B", ".", "buildFConstant", "(", "S32", ",", "BitsToFloat", "(", "<NUM_LIT>", ")", ")", ",", "Mul1", ")", ";"], "ground_truth": ["auto", "ResultLo", "=", "B", ".", "buildFPTOUI", "(", "S32", ",", "Mad2", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "emitReciprocalU64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5151, "Length": 142, "Cover_Rate": 0.568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "*", "base_ptr", ";", "if", "(", "GET_CODE", "(", "ref", ")", "!=", "MEM", ")", "return", ";"], "ground_truth": ["if", "(", "!", "MEM_VOLATILE_P", "(", "ref", ")", "&&", "!", "MEM_IN_STRUCT_P", "(", "ref", ")", "&&", "!", "MEM_SCALAR_P", "(", "ref", ")", "&&", "!", "MEM_NOTRAP_P", "(", "ref", ")", "&&", "!", "MEM_READONLY_P", "(", "ref", ")", ")", "return", ";"], "File": "alpha3", "Func": "alpha_set_memflags", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5152, "Length": 49, "Cover_Rate": 0.5212765957446809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["return", "MI", "&&", "MI", "->", "isImplicitDef", "(", ")", ";"], "File": "R600OptimizeVectorRegisters5", "Func": "isImplicitlyDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5153, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "k_FPImm", ":", "OS", "<<", "<STR_LIT>", "<<", "getFPImm", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "getFPImmIsExact", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Barrier", ":", "{", "StringRef", "Name", "=", "getBarrierName", "(", ")", ";", "if", "(", "!", "Name", ".", "empty", "(", ")", ")", "OS", "<<", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "<STR_LIT>", "<<", "getBarrier", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "k_ShiftedImm", ":", "{", "unsigned", "Shift", "=", "getShiftedImmShift", "(", ")", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "*", "getShiftedImmVal", "(", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "Shift", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64AsmParser11", "Func": "print", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5154, "Length": 125, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printLoopControl", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{", "unsigned", "e", "=", "static_cast", "<", "unsigned", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "(", "e", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstPrinter", "Func": "printLoopControl", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5155, "Length": 57, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FunctionInfo", "::", "createFPSpillSlot", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "FPSpillSlotSet", ")", "{", "return", "FPSpillSlot", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FPSpillSlot", "=", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "true", ")", ";", "FPSpillSlotSet", "=", "true", ";", "return", "FPSpillSlot", ";"], "ground_truth": ["}"], "File": "XCoreMachineFunctionInfo", "Func": "createFPSpillSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5156, "Length": 66, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSOP2", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo (2)", "Func": "isSOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5157, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5158, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegNum", "=", "matchACRegisterName", "(", "RegName", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "RegNum", "<", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "int", "RegVal", "=", "getReg", "(", "regKindToRegClass", "(", "Kind", ")", ",", "RegNum", ")", ";", "if", "(", "RegVal", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "<ISA_LIT>Operand", "*", "Op", "=", "<STR_LIT>", "(", "RegVal", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";", "Op", "->", "setRegKind", "(", "Kind", ")", ";", "Operands", ".", "push_back", "(", "Op", ")", ";", "hasConsumedDollar", "=", "false", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "else", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Integer", ")", "{", "unsigned", "RegNum", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Kind", "==", "<STR_LIT>", ")", "{", "if", "(", "RegNum", "!=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "RegNum", "=", "<NUM_LIT>", ";", "}", "int", "Reg", "=", "matchRegisterByNumber", "(", "RegNum", ",", "regKindToRegClass", "(", "Kind", ")", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["<ISA_LIT>Operand", "*", "Op", "=", "<STR_LIT>", "(", "Reg", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";"], "File": "MipsAsmParser29", "Func": "parseRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5159, "Length": 189, "Cover_Rate": 0.31085526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "old", "=", "*", "mask", ",", "ret", ",", "new", ";", "while", "(", "<NUM_LIT>", ")", "{", "if", "(", "old", "==", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "ret", "=", "old", "&", "-", "old", ";", "new", "=", "old", "&", "~", "ret", ";", "new", "=", "__sync_val_compare_and_swap", "(", "mask", ",", "old", ",", "new", ")", ";"], "ground_truth": ["if", "(", "old", "==", "new", ")", "break", ";"], "File": "unwind-ia64", "Func": "atomic_alloc", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5160, "Length": 59, "Cover_Rate": 0.7023809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "DLXFrameLowering", "Func": "emitEpilogue", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5161, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfoELF", "::", "SymbolListTy", "Stubs", "=", "MMIELF", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";"], "ground_truth": ["OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "File": "PPCAsmPrinter6", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5162, "Length": 111, "Cover_Rate": 0.3171428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "unsigned", "Regs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "ground_truth": ["return", "Regs", "[", "TFI", "->", "hasFP", "(", "MF", ")", "]", "[", "TT", ".", "isArch64Bit", "(", ")", "]", ";"], "File": "WebAssemblyRegisterInfo (2)", "Func": "getFrameRegister", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5163, "Length": 65, "Cover_Rate": 0.8783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitEH_SJLJ_SETJMP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitEH_SJLJ_SETJMP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5164, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Fixup", ".", "getOffset", "(", ")", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "char", "*", "data", "=", "Data", "+", "Fixup", ".", "getOffset", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "TeeRISCAsmBackend", "Func": "applyFixup", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5165, "Length": 68, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseCCRRegs", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "return", "parseRegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser16", "Func": "parseCCRRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5166, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";"], "File": "PPCISelLowering120", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5167, "Length": 264, "Cover_Rate": 0.532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetMachine", "::", "adjustPassManager", "(", "PassManagerBuilder", "&", "Builder", ")", "{", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "&", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["PM", ".", "add", "(", "createNVVMReflectPass", "(", "Subtarget", ".", "getSmVersion", "(", ")", ")", ")", ";"], "File": "NVPTXTargetMachine (2)1", "Func": "adjustPassManager", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5168, "Length": 47, "Cover_Rate": 0.7230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "int", "FPOffset", "=", "<ISA_LIT>FI", "->", "getFPStackOffset", "(", ")", ";", "int", "RAOffset", "=", "<ISA_LIT>FI", "->", "getRAStackOffset", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "FPOffset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RAOffset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "NumBytes", ")", "{"], "File": "MipsRegisterInfo45", "Func": "emitEpilogue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5169, "Length": 190, "Cover_Rate": 0.7279693486590039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ConvOpc", "=", "IsSingle", "?", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "EVT", "ConvTy", "=", "IsSingle", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "ConvOpc", ",", "dl", ",", "ConvTy", ",", "Src", ")", ";"], "File": "PPCISelLowering94", "Func": "convertIntToFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5170, "Length": 44, "Cover_Rate": 0.3826086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "Abs", "=", "B", ".", "buildFAbs", "(", "S32", ",", "RHS", ",", "Flags", ")", ";", "const", "APFloat", "C0Val", "(", "<NUM_LIT>", ")", ";", "auto", "C0", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "C1", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "C2", "=", "B", ".", "buildConstant", "(", "S32", ",", "FloatToBits", "(", "<NUM_LIT>", ")", ")", ";", "auto", "CmpRes", "=", "B", ".", "buildFCmp", "(", "CmpInst", "::", "FCMP_OGT", ",", "S1", ",", "Abs", ",", "C0", ",", "Flags", ")", ";", "auto", "Sel", "=", "B", ".", "buildSelect", "(", "S32", ",", "CmpRes", ",", "C1", ",", "C2", ",", "Flags", ")", ";"], "ground_truth": ["auto", "Mul0", "=", "B", ".", "buildFMul", "(", "S32", ",", "RHS", ",", "Sel", ",", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo23", "Func": "legalizeFDIVFast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5171, "Length": 134, "Cover_Rate": 0.4734982332155477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getExprOpValue", "(", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "}", "MCFixupKind", "FixupKind", "=", "static_cast", "<", "MCFixupKind", ">", "(", "Fixup", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "MO", ".", "getExpr", "(", ")", ",", "FixupKind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "SNESMCCodeEmitter", "Func": "encodeImm", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5172, "Length": 52, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "TriCoreAsmBackend (2)", "Func": "relaxInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5173, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "convertToMapAndConstraints", "(", "unsigned", "Kind", ",", "const", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Kind", "<<", "<STR_LIT>", ";"], "File": "TeakAsmParser", "Func": "convertToMapAndConstraints", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5174, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Initialize", "(", "MCAsmParser", "&", "Parser", ")", "override", "{"], "ground_truth": ["MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";"], "File": "WebAssemblyAsmParser", "Func": "Initialize", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5175, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_ExternalSymbol", ":"], "File": "LC2200AsmPrinter", "Func": "LowerLC2200MachineOperandToMCOperand", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5176, "Length": 105, "Cover_Rate": 0.45064377682403434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";"], "File": "P2AsmParser", "Func": "tryParseRegisterOperand", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5177, "Length": 26, "Cover_Rate": 0.3058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'R'", ":", "case", "'S'", ":", "case", "'T'", ":", "case", "'m'", ":", "return", "C_Memory", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":"], "ground_truth": ["return", "C_Other", ";"], "File": "SystemZISelLowering103", "Func": "getConstraintType", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5178, "Length": 33, "Cover_Rate": 0.3173076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<ISA_LIT>GOT0Num", ";", "++", "i", ")", "new", "<ISA_LIT>GOTEntry", "(", "<NUM_LIT>", ",", "m_SectionData", ")", ";"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "ARMGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5179, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>65816AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>65816AsmPrinter", ">", "X", "(", "The<ISA_LIT>65816Target", ")", ";"], "ground_truth": ["<ISA_LIT>_LOG", "(", "<STR_LIT>", ")", ";"], "File": "WDC65816AsmPrinter", "Func": "LLVMInitializeWDC65816AsmPrinter", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5180, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "CJGRegisterInfo", "Func": "CJGRegisterInfo", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5181, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasZeroCycleZeroingFP", "(", ")", ")", "{", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasZeroCycleZeroingGP", "(", ")", ")", "{", "if", "(", "Opcode", "==", "TargetOpcode", "::", "COPY", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasExynosCheapAsMoveHandling", "(", ")", ")", "{", "if", "(", "isExynosResetFast", "(", "MI", ")", "||", "isExynosShiftLeftFast", "(", "MI", ")", ")", "return", "true", ";", "else", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo115", "Func": "isAsCheapAsAMove", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5182, "Length": 150, "Cover_Rate": 0.45180722891566266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCI", ".", "addOperand", "(", "MCOperand", "::", "CreateInst", "(", "nullptr", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo2", "Func": "AppendImplicitOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5183, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "m68k_tls_get_addr", "==", "NULL_RTX", ")", "m68k_tls_get_addr", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "m68k_tls_get_addr", ";"], "File": "m68k", "Func": "m68k_get_tls_get_addr", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5184, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "memory_reload_operand", "(", "rtx", "operand", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "GET_CODE", "(", "operand", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "(", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "||", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ")", ";"], "File": "m68hc111", "Func": "memory_reload_operand", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5185, "Length": 106, "Cover_Rate": 0.9906542056074766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "TREE_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "==", "FIELD_DECL", ")", "{", "if", "(", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "RECORD_TYPE", ")", "scan_record_type", "(", "TREE_TYPE", "(", "field", ")", ",", "intregs_p", ",", "fpregs_p", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "(", "FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", "||", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "VECTOR_TYPE", ")", "&&", "TARGET_FPU", ")", "*", "fpregs_p", "=", "<NUM_LIT>", ";", "else", "*", "intregs_p", "=", "<NUM_LIT>", ";", "if", "(", "packed_p", "&&", "DECL_PACKED", "(", "field", ")", ")", "*", "packed_p", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "scan_record_type", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5186, "Length": 109, "Cover_Rate": 0.8320610687022901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "LN", "->", "isSimple", "(", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumBits", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "*", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "MemVT", "=", "<STR_LIT>", "(", "NumBits", ")", ";", "MVT", "LoadVT", "=", "<STR_LIT>", "(", "MemVT", ",", "<NUM_LIT>", "/", "NumBits", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "LoadVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LN", "->", "getChain", "(", ")", ",", "LN", "->", "getBasePtr", "(", ")", "}", ";"], "ground_truth": ["SDValue", "VZLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "MemVT", ",", "LN", "->", "getPointerInfo", "(", ")", ",", "LN", "->", "getOriginalAlign", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "X86ISelLowering125", "Func": "combineX86INT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5187, "Length": 138, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cmplt_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5188, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addARMBranchTargetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5189, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitConstant", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "unsigned", "Shift", "=", "i", "*", "<NUM_LIT>", ";", "EmitByte", "(", "(", "Val", ">>", "Shift", ")", "&", "<NUM_LIT>", ",", "OS", ")", ";", "}"], "ground_truth": ["}"], "File": "TPCMCCodeEmitter", "Func": "EmitConstant", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5190, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMulU24", "(", ")", "const", "{"], "ground_truth": ["return", "(", "getGeneration", "(", ")", ">=", "EVERGREEN", ")", ";"], "File": "AMDGPUSubtarget102", "Func": "hasMulU24", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5191, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arm_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "old_out", ",", "rtx", "new_out", ",", "rtx", "mem", ",", "rtx", "value", ",", "rtx", "model_rtx", ",", "rtx", "cond", ")", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "INTVAL", "(", "model_rtx", ")", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "machine_mode", "wmode", "=", "(", "mode", "==", "DImode", "?", "DImode", ":", "SImode", ")", ";", "rtx_code_label", "*", "label", ";", "bool", "all_low_regs", ",", "bind_old_new", ";", "rtx", "x", ";", "bool", "is_armv8_sync", "=", "arm_arch8", "&&", "is_mm_sync", "(", "model", ")", ";", "bool", "use_acquire", "=", "TARGET_HAVE_LDACQ", "&&", "aarch_mm_needs_acquire", "(", "model_rtx", ")", ";", "bool", "use_release", "=", "TARGET_HAVE_LDACQ", "&&", "aarch_mm_needs_release", "(", "model_rtx", ")", ";", "if", "(", "is_armv8_sync", ")", "use_acquire", "=", "false", ";", "if", "(", "!", "(", "use_acquire", "||", "use_release", ")", ")", "arm_pre_atomic_barrier", "(", "model", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label", ")", ";", "if", "(", "new_out", ")", "new_out", "=", "gen_lowpart", "(", "wmode", ",", "new_out", ")", ";"], "ground_truth": ["if", "(", "old_out", ")", "old_out", "=", "gen_lowpart", "(", "wmode", ",", "old_out", ")", ";"], "File": "arm", "Func": "arm_split_atomic_op", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5192, "Length": 160, "Cover_Rate": 0.30828516377649323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Value", "=", "Store", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "Value", ".", "getValueType", "(", ")", ";", "EVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Ptr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "EVT", "MemEltVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "MemEltBits", "=", "MemEltVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "MemNumElements", "=", "MemVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "PackedSize", "=", "MemVT", ".", "getStoreSizeInBits", "(", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "(", "<NUM_LIT>", "<<", "MemEltBits", ")", "-", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "assert", "(", "Value", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ";", "SDValue", "PackedValue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MemNumElements", ";", "++", "i", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ElemVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "i", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Elt", "=", "DAG", ".", "getZExtOrTrunc", "(", "Elt", ",", "DL", ",", "<STR_LIT>", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Elt", ",", "Mask", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getConstant", "(", "MemEltBits", "*", "i", ",", "DL", ",", "<STR_LIT>", ")", ";", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Elt", ",", "Shift", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "PackedValue", "=", "Elt", ";", "}", "else", "{"], "ground_truth": ["PackedValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "PackedValue", ",", "Elt", ")", ";"], "File": "AMDGPUISelLowering98", "Func": "MergeVectorStore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5193, "Length": 246, "Cover_Rate": 0.5324675324675324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "return_rtx", "=", "NULL_RTX", ";"], "ground_truth": ["if", "(", "cum", "->", "regs_used", "<", "NUM_ARG_REGS", ")", "return_rtx", "=", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "FIRST_ARG_REGNO", "+", "cum", "->", "regs_used", ")", ";"], "File": "nios2", "Func": "nios2_function_arg", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5194, "Length": 28, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "}", "else", "if", "(", "const", "GEPOperator", "*", "GEP", "=", "dyn_cast", "<", "GEPOperator", ">", "(", "V", ")", ")", "{", "V", "=", "GEP", "->", "getPointerOperand", "(", ")", "->", "stripPointerCasts", "(", ")", ";", "continue", ";", "}", "else", "if", "(", "const", "PHINode", "*", "PN", "=", "dyn_cast", "<", "PHINode", ">", "(", "V", ")", ")", "{", "if", "(", "V", "!=", "V2", "&&", "processed", ".", "find", "(", "V", ")", "!=", "processed", ".", "end", "(", ")", ")", "return", "NULL", ";", "processed", ".", "insert", "(", "PN", ")", ";", "const", "Value", "*", "common", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "PN", "->", "getNumIncomingValues", "(", ")", ";", "++", "i", ")", "{", "const", "Value", "*", "pv", "=", "PN", "->", "getIncomingValue", "(", "i", ")", ";", "const", "Value", "*", "base", "=", "skipPointerTransfer", "(", "pv", ",", "processed", ")", ";", "if", "(", "base", ")", "{", "if", "(", "common", "==", "<NUM_LIT>", ")", "common", "=", "base", ";", "else", "if", "(", "common", "!=", "base", ")", "return", "PN", ";", "}", "}", "if", "(", "common", "==", "<NUM_LIT>", ")", "return", "PN", ";", "V", "=", "common", ";", "}", "break", ";", "}", "return", "V", ";"], "ground_truth": ["}"], "File": "NVPTXUtilities4", "Func": "skipPointerTransfer", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5195, "Length": 180, "Cover_Rate": 0.5642633228840125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "C", "=", "CurDAG", "->", "getTargetConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "R", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "C", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "R", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "T", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG12", "Func": "SelectQ2V", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5196, "Length": 69, "Cover_Rate": 0.6330275229357798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinReservedArea", "=", "EnsureStackAlignment", "(", "Subtarget", ".", "getFrameLowering", "(", ")", ",", "MinReservedArea", ")", ";", "FuncInfo", "->", "setMinReservedArea", "(", "MinReservedArea", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "if", "(", "isVarArg", ")", "{", "static", "const", "MCPhysReg", "GPArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "const", "unsigned", "NumGPArgRegs", "=", "array_lengthof", "(", "GPArgRegs", ")", ";", "static", "const", "MCPhysReg", "FPArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "NumFPArgRegs", "=", "array_lengthof", "(", "FPArgRegs", ")", ";", "if", "(", "useSoftFloat", "(", ")", "||", "hasSPE", "(", ")", ")", "NumFPArgRegs", "=", "<NUM_LIT>", ";", "FuncInfo", "->", "setVarArgsNumGPR", "(", "CCInfo", ".", "getFirstUnallocated", "(", "GPArgRegs", ")", ")", ";", "FuncInfo", "->", "setVarArgsNumFPR", "(", "CCInfo", ".", "getFirstUnallocated", "(", "FPArgRegs", ")", ")", ";", "int", "Depth", "=", "NumGPArgRegs", "*", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "+", "NumFPArgRegs", "*", "MVT", "(", "<STR_LIT>", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "FuncInfo", "->", "setVarArgsStackOffset", "(", "MFI", ".", "CreateFixedObject", "(", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ")", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "Depth", ",", "<NUM_LIT>", ",", "false", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "for", "(", "unsigned", "GPRIndex", "=", "<NUM_LIT>", ";", "GPRIndex", "!=", "NumGPArgRegs", ";", "++", "GPRIndex", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getLiveInVirtReg", "(", "GPArgRegs", "[", "GPRIndex", "]", ")", ";", "if", "(", "!", "VReg", ")", "VReg", "=", "MF", ".", "addLiveIn", "(", "GPArgRegs", "[", "GPRIndex", "]", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getConstant", "(", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrOff", ".", "getValueType", "(", ")", ",", "FIN", ",", "PtrOff", ")", ";", "}", "for", "(", "unsigned", "FPRIndex", "=", "<NUM_LIT>", ";", "FPRIndex", "!=", "NumFPArgRegs", ";", "++", "FPRIndex", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getLiveInVirtReg", "(", "FPArgRegs", "[", "FPRIndex", "]", ")", ";", "if", "(", "!", "VReg", ")", "VReg", "=", "MF", ".", "addLiveIn", "(", "FPArgRegs", "[", "FPRIndex", "]", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getConstant", "(", "MVT", "(", "<STR_LIT>", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "dl", ",", "PtrVT", ")", ";"], "ground_truth": ["FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrOff", ".", "getValueType", "(", ")", ",", "FIN", ",", "PtrOff", ")", ";"], "File": "PPCISelLowering9", "Func": "LowerFormalArguments_32SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5197, "Length": 509, "Cover_Rate": 0.34578804347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IDAlu", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "IDAlu", ";", "default", ":", "return", "IDOther", ";", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler10", "Func": "getInstKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5198, "Length": 40, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering (3)", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5199, "Length": 129, "Cover_Rate": 0.31773399014778325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "TID", ".", "Opcode", "==", "<STR_LIT>", ")", "abort", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";"], "ground_truth": ["Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter19", "Func": "emitBranchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5200, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "printRegName", "(", "O", ",", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "File": "NVPTXInstPrinter12", "Func": "printOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5201, "Length": 76, "Cover_Rate": 0.6495726495726496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{"], "File": "AVRISelDAGToDAG6", "Func": "Select", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5202, "Length": 41, "Cover_Rate": 0.4606741573033708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fndecl", "==", "NULL_TREE", ")", "{", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "ix86_reset_previous_fndecl", "(", ")", ";", "return", ";", "}", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indirect_branch_type", "(", "fndecl", ")", ";", "tree", "new_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new_tree", "==", "NULL_TREE", ")", "new_tree", "=", "target_option_default_node", ";", "if", "(", "old_tree", "!=", "new_tree", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")", ";", "if", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", "restore_target_globals", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", ";", "else", "if", "(", "new_tree", "==", "target_option_default_node", ")", "restore_target_globals", "(", "&", "default_target_globals", ")", ";", "else", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", "=", "save_target_globals_default_opts", "(", ")", ";", "}", "ix86_previous_fndecl", "=", "fndecl", ";", "static", "bool", "prev_no_caller_saved_registers", ";", "if", "(", "TARGET_64BIT", "&&", "(", "call_used_regs", "[", "SI_REG", "]", "==", "(", "cfun", "->", "machine", "->", "call_abi", "==", "MS_ABI", ")", ")", ")", "reinit_regs", "(", ")", ";", "else", "if", "(", "prev_no_caller_saved_registers", "!=", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "reinit_regs", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", "||", "cfun", "->", "machine", "->", "no_caller_saved_registers", ")", "{", "const", "char", "*", "isa", ";", "if", "(", "TARGET_SSE", ")", "isa", "=", "<STR_LIT>", ";", "else", "if", "(", "TARGET_MMX", ")", "isa", "=", "<STR_LIT>", ";", "else", "if", "(", "TARGET_80387", ")", "isa", "=", "<STR_LIT>", ";", "else", "isa", "=", "NULL", ";", "if", "(", "isa", "!=", "NULL", ")", "{"], "ground_truth": ["if", "(", "cfun", "->", "machine", "->", "func_type", "!=", "TYPE_NORMAL", ")", "sorry", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_EXCEPTION", "?", "G_", "(", "<STR_LIT>", "<STR_LIT>", ")", ":", "G_", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "isa", ")", ";"], "File": "i3868", "Func": "ix86_set_current_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5203, "Length": 248, "Cover_Rate": 0.7025495750708215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SplatBits", "=", "APSplatBits", ".", "getZExtValue", "(", ")", ";", "int32_t", "SextVal", "=", "(", "(", "int32_t", ")", "(", "SplatBits", "<<", "(", "<NUM_LIT>", "-", "SplatBitSize", ")", ")", ">>", "(", "<NUM_LIT>", "-", "SplatBitSize", ")", ")", ";", "return", "createSplat", "(", "DAG", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "SextVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "V0", "=", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V0", ")", ";", "ConstantSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V1", ")", ";", "if", "(", "!", "C0", "||", "!", "C1", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V0", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "C0", "->", "getSExtValue", "(", ")", ")", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "C1", "->", "getSExtValue", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V0", ")", ";", "}", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "BVN", "->", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "Cst", ")", "{", "SDValue", "pack", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BVN", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "pack", ")", ";", "}", "}", "}", "uint64_t", "Res", "=", "<NUM_LIT>", ";", "unsigned", "EltSize", "=", "Size", "/", "NElts", ";"], "ground_truth": ["SDValue", "ConstVal", ";"], "File": "HexagonISelLowering", "Func": "LowerBUILD_VECTOR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5204, "Length": 353, "Cover_Rate": 0.35728744939271256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "LoongArchTargetMachine", "Func": "LoongArchPassConfig", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5205, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "FIRST_PARM_REG", ";", "i", "<", "FIRST_PARM_REG", "+", "NPARM_REGS", "(", "SImode", ")", ";", "i", "++", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "i", ")", ";", "if", "(", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "CLEAR_HARD_REG_BIT", "(", "temps", ",", "STATIC_CHAIN_REGNUM", ")", ";", "}", "temp", "=", "scavenge_reg", "(", "&", "temps", ")", ";", "}", "if", "(", "temp", "<", "<NUM_LIT>", "&&", "live_regs_mask", ")", "temp", "=", "scavenge_reg", "(", "live_regs_mask", ")", ";", "if", "(", "temp", "<", "<NUM_LIT>", ")", "{", "rtx", "adj_reg", ",", "tmp_reg", ",", "mem", ";", "gcc_assert", "(", "!", "TARGET_SHMEDIA", "&&", "epilogue_p", ")", ";", "gcc_assert", "(", "!", "fixed_regs", "[", "<NUM_LIT>", "]", "&&", "!", "fixed_regs", "[", "<NUM_LIT>", "]", "&&", "!", "global_regs", "[", "<NUM_LIT>", "]", "&&", "!", "global_regs", "[", "<NUM_LIT>", "]", ")", ";", "adj_reg", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "reg", ")", ",", "<NUM_LIT>", ")", ";", "tmp_reg", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "reg", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "gen_tmp_stack_mem", "(", "Pmode", ",", "reg", ")", ",", "adj_reg", ")", ";", "emit_insn", "(", "GEN_MOV", "(", "adj_reg", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "emit_insn", "(", "GEN_ADD3", "(", "adj_reg", ",", "adj_reg", ",", "reg", ")", ")", ";", "mem", "=", "gen_tmp_stack_mem", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "adj_reg", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "tmp_reg", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "gen_tmp_stack_mem", "(", "Pmode", ",", "reg", ")", ")", ";", "mem", "=", "gen_tmp_stack_mem", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "adj_reg", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "tmp_reg", ")", ";", "emit_move_insn", "(", "reg", ",", "adj_reg", ")", ";", "mem", "=", "gen_tmp_stack_mem", "(", "Pmode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "reg", ")", ")", ";", "emit_move_insn", "(", "adj_reg", ",", "mem", ")", ";", "mem", "=", "gen_tmp_stack_mem", "(", "Pmode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "reg", ")", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "mem", ")", ";", "return", ";", "}", "const_reg", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "reg", ")", ",", "temp", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", ")", "{", "emit_insn", "(", "GEN_MOV", "(", "const_reg", ",", "GEN_INT", "(", "-", "size", ")", ")", ")", ";", "insn", "=", "emit_fn", "(", "GEN_SUB3", "(", "reg", ",", "reg", ",", "const_reg", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "GEN_MOV", "(", "const_reg", ",", "GEN_INT", "(", "size", ")", ")", ")", ";", "insn", "=", "emit_fn", "(", "GEN_ADD3", "(", "reg", ",", "reg", ",", "const_reg", ")", ")", ";", "}", "if", "(", "!", "epilogue_p", ")", "REG_NOTES", "(", "insn", ")", "=", "(", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "gen_rtx_PLUS", "(", "SImode", ",", "reg", ",", "GEN_INT", "(", "size", ")", ")", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "output_stack_adjust", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5206, "Length": 401, "Cover_Rate": 0.5134443021766966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARCompactISelDAGToDAG", "Func": "getPassName", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5207, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Expr", ";"], "ground_truth": ["}"], "File": "SICMCExpr", "Func": "getSubExpr", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5208, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "hi", "=", "XEXP", "(", "hi", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "lo", ")", "==", "POST_INC", ")", "return", "rtx_equal_p", "(", "lo", ",", "hi", ")", ";", "switch", "(", "GET_CODE", "(", "lo", ")", ")", "{", "case", "REG", ":", "case", "SYMBOL_REF", ":", "lo_offset", "=", "<NUM_LIT>", ";", "break", ";", "case", "CONST", ":", "lo", "=", "XEXP", "(", "lo", ",", "<NUM_LIT>", ")", ";", "case", "PLUS", ":", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "lo", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "lo_offset", "=", "INTVAL", "(", "XEXP", "(", "lo", ",", "<NUM_LIT>", ")", ")", ";", "lo", "=", "XEXP", "(", "lo", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "return", "false", ";", "}", "switch", "(", "GET_CODE", "(", "hi", ")", ")", "{", "case", "REG", ":", "case", "SYMBOL_REF", ":", "hi_offset", "=", "<NUM_LIT>", ";", "break", ";", "case", "CONST", ":", "hi", "=", "XEXP", "(", "hi", ",", "<NUM_LIT>", ")", ";", "case", "PLUS", ":", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "hi", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "hi_offset", "=", "INTVAL", "(", "XEXP", "(", "hi", ",", "<NUM_LIT>", ")", ")", ";", "hi", "=", "XEXP", "(", "hi", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "vax", "Func": "adjacent_operands_p", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5209, "Length": 186, "Cover_Rate": 0.5314285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RLocs", ";", "SDValue", "Flag", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getTarget", "(", ")", ",", "RLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "TMS320C64XLowering", "Func": "LowerReturn", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5210, "Length": 184, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Is32BitInt", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "UseOffset", "=", "(", "(", "Addr", ".", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "IndexReg", "=", "<NUM_LIT>", ";", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "UseOffset", ",", "IndexReg", ")", ";", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "UseOffset", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ".", "addReg", "(", "IndexReg", ")", ";"], "ground_truth": ["}"], "File": "PPCFastISel14", "Func": "PPCEmitStore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5211, "Length": 366, "Cover_Rate": 0.6892655367231638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "str", ";", "raw_svector_ostream", "OS", "(", "str", ")", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "ST", ".", "getABIOptionString", "(", ")", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "TMS320C64XAsmPrinter", "Func": "EmitStartOfAsmFile", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5212, "Length": 38, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLI", "->", "isOperationLegal", "(", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)", "Func": "hasDivRemOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5213, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo1", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5214, "Length": 241, "Cover_Rate": 0.6116751269035533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "SelectHvxVAlign", "(", "SDNode", "*", "N", ")", "{"], "ground_truth": ["HvxSelector", "(", "*", "this", ",", "*", "CurDAG", ")", ".", "selectVAlign", "(", "N", ")", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "SelectHvxVAlign", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5215, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "+", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vadd_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5216, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo", "Func": "copyPhysReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5217, "Length": 113, "Cover_Rate": 0.3487654320987654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "ContBB", ")", ")", ";", "MBB", "->", "addSuccessor", "(", "ContBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "ContBB", ";"], "ground_truth": ["}"], "File": "ARMISelLowering112", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5218, "Length": 128, "Cover_Rate": 0.5446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Mask2", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Mask", ")", "&&", "<STR_LIT>", "(", "~", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "Mask", ")", "==", "CountPopulation_32", "(", "~", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask2", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "<STR_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "~", "Mask", ")", "&&", "<STR_LIT>", "(", "Mask2", ")", "&&", "(", "CountPopulation_32", "(", "~", "Mask", ")", "==", "CountPopulation_32", "(", "Mask2", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "hasT2ExtractPack", "(", ")", "&&", "(", "Mask2", "==", "<NUM_LIT>", "||", "Mask2", "==", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "lsb", "=", "CountTrailingZeros_32", "(", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "lsb", ",", "<STR_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Res", ",", "DAG", ".", "getConstant", "(", "Mask2", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "PerformORCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5219, "Length": 277, "Cover_Rate": 0.4482200647249191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Changed", "=", "true", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "OldReg", ")", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MO", ".", "setIsDead", "(", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyPeephole19", "Func": "maybeRewriteToDrop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5220, "Length": 40, "Cover_Rate": 0.5063291139240507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printCallOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{"], "ground_truth": ["}"], "File": "HexagonInstPrinter", "Func": "printCallOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5221, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "~", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5222, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ")", ";"], "ground_truth": ["return", "res", ";"], "File": "ushmedia", "Func": "sh_media_FGETSCR", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5223, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCWinCOFFStreamer", "::", "finishImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer", "Func": "finishImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5224, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPU", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";"], "ground_truth": ["}"], "File": "XCoreSubtarget20", "Func": "XCoreSubtarget", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5225, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mask", "[", "EltIdx", "]", "=", "EltIdx", ";", "}", "if", "(", "EltIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "VZero", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "VT", ")", "V1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V1", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "V1", ")", ",", "V1", ",", "VZero", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Elt", "==", "FirstNonZero", "&&", "EltIdx", "==", "FirstNonZeroIdx", ")", "V1", "=", "SDValue", "(", ")", ";", "bool", "CanFold", "=", "true", ";", "for", "(", "unsigned", "i", "=", "EltIdx", "+", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "CanFold", ";", "++", "i", ")", "{", "if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";", "SDValue", "Current", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "SDValue", "SrcVector", "=", "Current", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "V1", ".", "getNode", "(", ")", ")", "V1", "=", "SrcVector", ";", "CanFold", "=", "SrcVector", "==", "V1", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Current", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "==", "i", ";", "}", "if", "(", "!", "CanFold", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "V1", ".", "getNode", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>", ")", "V1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "V2", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>", ")", "V2", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ";", "unsigned", "ZMask", "=", "Zeroable", ".", "to_ulong", "(", ")", ";", "unsigned", "InsertPSMask", "=", "EltMaskIdx", "<<", "<NUM_LIT>", "|", "EltIdx", "<<", "<NUM_LIT>", "|", "ZMask", ";", "assert", "(", "(", "InsertPSMask", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "Op", ")", ";"], "File": "X86ISelLowering24", "Func": "LowerBuildVectorv4x32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5226, "Length": 314, "Cover_Rate": 0.4453900709219858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", ")", "?", "ValVT", ".", "getStoreSize", "(", ")", ":", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64CallLowering30", "Func": "getStackValueStoreSizeHack", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5227, "Length": 28, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "CC", ")", ")", "{", "if", "(", "isInt32Immediate", "(", "RHS", ",", "Imm", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "short", "SImm", ";", "if", "(", "isIntS16Immediate", "(", "RHS", ",", "SImm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "(", "int", ")", "SImm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "Imm", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "isInt64Immediate", "(", "RHS", ".", "getNode", "(", ")", ",", "Imm", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI32Imm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{"], "ground_truth": ["SDValue", "Xor", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "Imm", ">>", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG (2)", "Func": "SelectCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5228, "Length": 260, "Cover_Rate": 0.35567715458276333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Offset", ";"], "ground_truth": ["}"], "File": "MipsMCSymbolRefExpr", "Func": "getOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5229, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "missingFeature", "(", "llvm", "::", "SMLoc", "const", "&", "Loc", ",", "uint64_t", "const", "&", ")", "{"], "ground_truth": ["return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "MOSAsmParser", "Func": "missingFeature", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5230, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emit<ISA_LIT>WinCFISaveLR", "(", "unsigned", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitARMWinCFISaveLR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5231, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STUses", "&&", "!", "isMask_32", "(", "STUses", ")", ")", "MI", ".", "emitError", "(", "<STR_LIT>", ")", ";", "unsigned", "NumSTUses", "=", "countTrailingOnes", "(", "STUses", ")", ";", "if", "(", "STDefs", "&&", "!", "isMask_32", "(", "STDefs", ")", ")", "{", "MI", ".", "emitError", "(", "<STR_LIT>", ")", ";", "STDefs", "=", "NextPowerOf2", "(", "STDefs", ")", "-", "<NUM_LIT>", ";", "}", "unsigned", "NumSTDefs", "=", "countTrailingOnes", "(", "STDefs", ")", ";", "if", "(", "STClobbers", "&&", "!", "isMask_32", "(", "STDefs", "|", "STClobbers", ")", ")", "MI", ".", "emitError", "(", "<STR_LIT>", ")", ";", "unsigned", "STPopped", "=", "STUses", "&", "(", "STDefs", "|", "STClobbers", ")", ";", "if", "(", "STPopped", "&&", "!", "isMask_32", "(", "STPopped", ")", ")", "MI", ".", "emitError", "(", "<STR_LIT>", ")", ";", "unsigned", "NumSTPopped", "=", "countTrailingOnes", "(", "STPopped", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NumSTUses", "<<", "<STR_LIT>", "<<", "NumSTPopped", "<<", "<STR_LIT>", "<<", "NumSTDefs", "<<", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "if", "(", "FRegIdx", ".", "count", "(", "I", ")", ")", "{", "assert", "(", "(", "<NUM_LIT>", "<<", "getFPReg", "(", "MI", ".", "getOperand", "(", "I", ")", ")", "&", "STDefs", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "unsigned", "FPKills", "=", "(", "(", "<NUM_LIT>", "<<", "NumFPRegs", ")", "-", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "Op", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", "continue", ";", "unsigned", "FPReg", "=", "getFPReg", "(", "Op", ")", ";", "if", "(", "Op", ".", "isUse", "(", ")", "&&", "Op", ".", "isKill", "(", ")", ")", "FPKills", "|=", "<NUM_LIT>", "<<", "FPReg", ";", "}", "FPKills", "&=", "~", "(", "STDefs", "|", "STClobbers", ")", ";", "unsigned", "char", "STUsesArray", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumSTUses", ";", "++", "I", ")", "STUsesArray", "[", "I", "]", "=", "I", ";", "shuffleStackTop", "(", "STUsesArray", ",", "NumSTUses", ",", "Inst", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dumpStack", "(", ")", ";", "}", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "Op", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", "continue", ";", "unsigned", "FPReg", "=", "getFPReg", "(", "Op", ")", ";"], "ground_truth": ["if", "(", "FRegIdx", ".", "count", "(", "i", ")", ")", "Op", ".", "setReg", "(", "getSTReg", "(", "FPReg", ")", ")", ";"], "File": "X86FloatingPoint15", "Func": "handleSpecialFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5232, "Length": 449, "Cover_Rate": 0.43423597678916825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "odd", "=", "<NUM_LIT>", ";", "else", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "odd", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "i", "+", "odd", ")", "return", "false", ";", "if", "(", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "!=", "(", "(", "i", "+", "nelt", "+", "odd", ")", "&", "mask", ")", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_neon_vtrnv16qi_internal", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vtrnv8qi_internal", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_neon_vtrnv8hi_internal", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_neon_vtrnv4hi_internal", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_neon_vtrnv4si_internal", ";", "break", ";"], "ground_truth": ["case", "V2SImode", ":", "gen", "=", "gen_neon_vtrnv2si_internal", ";", "break", ";"], "File": "arm5", "Func": "arm_evpc_neon_vtrn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5233, "Length": 195, "Cover_Rate": 0.5635838150289018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "I", "=", "LoopEnterers", ".", "find", "(", "LoopEntry", ")", ";", "assert", "(", "I", "!=", "LoopEnterers", ".", "end", "(", ")", ")", ";", "return", "I", "->", "second", ";"], "ground_truth": ["}"], "File": "WebAssemblyFixIrreducibleControlFlow1", "Func": "getLoopEnterers", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5234, "Length": 27, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "int", ",", "MVT", ">", "SrcLT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "SrcTy", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "DstLT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "DstTy", ")", ";"], "ground_truth": ["return", "std", "::", "max", "(", "SrcLT", ".", "first", ",", "DstLT", ".", "first", ")", "+", "FloatFactor", "*", "(", "SrcN", "+", "DstN", ")", ";"], "File": "HexagonTargetTransformInfo35", "Func": "getCastInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5235, "Length": 60, "Cover_Rate": 0.4316546762589928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "VersionMajor", ">=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getLgkmcntBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5236, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isMAI", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkMAIHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkMAILdStHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer24", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5237, "Length": 161, "Cover_Rate": 0.36926605504587157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Op", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";"], "File": "NVPTXISelLowering15", "Func": "LowerOperation", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5238, "Length": 73, "Cover_Rate": 0.7373737373737373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Dst", ")", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Src", ")", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Src", ")", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Dst", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86AsmParser (2)3", "Func": "AddDefaultSrcDestOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5239, "Length": 53, "Cover_Rate": 0.5760869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_subsh_mask", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_sub_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5240, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "avr_pass_pre_proep", "(", "gcc", "::", "context", "*", "ctxt", ",", "const", "char", "*", "name", ")", ":", "rtl_opt_pass", "(", "avr_pass_data_pre_proep", ",", "ctxt", ")", "{"], "ground_truth": ["this", "->", "name", "=", "name", ";"], "File": "avr", "Func": "avr_pass_pre_proep", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5241, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printCPSIMod", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printCPSIMod", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5242, "Length": 30, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Q", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMDisassembler (2)", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5243, "Length": 227, "Cover_Rate": 0.739413680781759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "if", "(", "isThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "unsigned", "StoreLo", ",", "StoreHi", ";", "if", "(", "IsCmpxchg", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "i", "==", "<NUM_LIT>", "?", "destlo", ":", "desthi", ")", ".", "addReg", "(", "i", "==", "<NUM_LIT>", "?", "vallo", ":", "valhi", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "exitMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "i", "==", "<NUM_LIT>", "?", "contBB", ":", "cont2BB", ")", ";", "BB", "=", "(", "i", "==", "<NUM_LIT>", "?", "contBB", ":", "cont2BB", ")", ";", "}", "StoreLo", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "StoreHi", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "if", "(", "Op1", ")", "{", "unsigned", "tmpRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op1", ")", ",", "tmpRegLo", ")", ".", "addReg", "(", "destlo", ")", ".", "addReg", "(", "vallo", ")", ")", ".", "addReg", "(", "NeedsCarry", "?", "<STR_LIT>", ":", "<NUM_LIT>", ",", "getDefRegState", "(", "NeedsCarry", ")", ")", ";", "unsigned", "tmpRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Op2", ")", ",", "tmpRegHi", ")", ".", "addReg", "(", "desthi", ")", ".", "addReg", "(", "valhi", ")", ")", ".", "addReg", "(", "IsMinMax", "?", "<STR_LIT>", ":", "<NUM_LIT>", ",", "getDefRegState", "(", "IsMinMax", ")", ")", ";"], "ground_truth": ["StoreLo", "=", "tmpRegLo", ";"], "File": "ARMISelLowering30", "Func": "EmitAtomicBinary64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5244, "Length": 466, "Cover_Rate": 0.3565416985462892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", ",", "<ISA_LIT>CC", "=", "~", "<NUM_LIT>", ";", "LookThroughSetCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>CC", ")", ";", "SDValue", "CompareFlag", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "std", "::", "vector", "<", "EVT", ">", "VTs", ";", "VTs", ".", "push_back", "(", "LHS", ".", "getValueType", "(", ")", ")", ";", "VTs", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "LHS", ",", "RHS", "}", ";", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<NUM_LIT>", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "~", "<NUM_LIT>", ")", "<ISA_LIT>CC", "=", "IntCondCCodeToICC", "(", "CC", ")", ";", "}", "else", "{", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";", "Opc", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "~", "<NUM_LIT>", ")", "<ISA_LIT>CC", "=", "FPCondCCodeToFCC", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering10", "Func": "LowerSELECT_CC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5245, "Length": 169, "Cover_Rate": 0.6014234875444839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{"], "ground_truth": ["return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "File": "DLXELFObjectWriter", "Func": "createDLXELFObjectWriter", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5246, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "InstOffset", "=", "BlockToInstOffset", "[", "&", "MBB", "]", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MIE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MII", "!=", "MIE", ")", "{", "InstOffset", "+=", "HII", "->", "getSize", "(", "&", "*", "MII", ")", ";", "if", "(", "MII", "->", "isDebugValue", "(", ")", ")", "{", "++", "MII", ";", "continue", ";", "}", "if", "(", "isHardwareLoop", "(", "MII", ")", ")", "{", "assert", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "diff", "=", "InstOffset", "-", "BlockToInstOffset", "[", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "]", ";", "if", "(", "(", "unsigned", ")", "abs", "(", "diff", ")", ">", "MaxLoopRange", ")", "{", "useExtLoopInstr", "(", "MF", ",", "MII", ")", ";", "MII", "=", "MBB", ".", "erase", "(", "MII", ")", ";", "Changed", "=", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "HexagonFixupHwLoops30", "Func": "fixupLoopInstrs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5247, "Length": 156, "Cover_Rate": 0.5252525252525253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "RegNo", "%", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "Dis", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MCRegister", "Reg", "=", "RI", "->", "getMatchingSuperReg", "(", "<STR_LIT>", "+", "RegNo", ",", "<STR_LIT>", ",", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "RISCVDisassembler14", "Func": "DecodeVRM8RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5248, "Length": 84, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerControlFlowPass", "::", "Skip", "(", "MachineInstr", "&", "From", ",", "MachineOperand", "&", "To", ")", "{", "if", "(", "!", "shouldSkip", "(", "*", "From", ".", "getParent", "(", ")", "->", "succ_begin", "(", ")", ",", "To", ".", "getMBB", "(", ")", ")", ")", "return", ";"], "ground_truth": ["DebugLoc", "DL", "=", "From", ".", "getDebugLoc", "(", ")", ";"], "File": "SILowerControlFlow4", "Func": "Skip", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5249, "Length": 48, "Cover_Rate": 0.5647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RV16KISelDAGToDAG", "Func": "getPassName", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5250, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_cmpgt", "(", "a", ",", "b", ")", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_all_ngt", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5251, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "performMulLoHi24Combine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "simplifyI24", "(", "N", ",", "<NUM_LIT>", ",", "DCI", ")", "||", "simplifyI24", "(", "N", ",", "<NUM_LIT>", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "Signed", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "MulLoOpc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MulHiOpc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["SDLoc", "SL", "(", "N", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performMulLoHi24Combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5252, "Length": 105, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "{", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "PPCISelLowering148", "Func": "getOptimalMemOpType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5253, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo5", "Func": "storeRegToStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5254, "Length": 53, "Cover_Rate": 0.6022727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DagToDagISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "optLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "optLevel", ")", ",", "Subtarget", "(", "*", "tm", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "LC3bDagToDagISel", "Func": "LC3bDagToDagISel", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5255, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "if", "(", "!", "I", ".", "getCalledFunction", "(", ")", ")", "return", ";", "StringRef", "Name", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "true", ",", "TexSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "true", ",", "TexSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTXF", "(", "I", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexQSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5256, "Length": 184, "Cover_Rate": 0.989247311827957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "isTailCall", "(", "MI", ")", ")", "{", "if", "(", "!", "Subtarget", ".", "usePredicatedCalls", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "Subtarget", ".", "hasV62TOps", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo13", "Func": "isPredicable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5257, "Length": 113, "Cover_Rate": 0.653179190751445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "SIFoldOperands53", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5258, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_altivec_dssall", "(", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_dssall", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5259, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "TGSIRegisterInfo", "Func": "getEHExceptionRegister", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5260, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCA", ".", "registerSection", "(", "*", "Sec", ")", ";", "Sec", "->", "setAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OS", ".", "SwitchSection", "(", "Sec", ")", ";", "OS", "<<", "ABIFlagsSection", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitMipsAbiFlags", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5261, "Length": 30, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "formatHex", "(", "(", "uint64_t", ")", "Address", ")", ";", "}", "else", "{", "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ATTInstPrinter28", "Func": "printPCRelImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5262, "Length": 69, "Cover_Rate": 0.5798319327731093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "d", ")", ":", "<STR_LIT>", "(", "a", ")", ")", ";", "return", "(", "int", ")", "d", ";"], "ground_truth": ["}"], "File": "ppu", "Func": "intrinsics___fctiwz", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5263, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Sym", "=", "getSymbol", "(", "&", "F", ")", ";", "getTargetStreamer", "(", ")", "->", "emitIndirectFunctionType", "(", "Sym", ",", "Params", ",", "Results", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatWasm", "(", ")", "&&", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "MCSymbolWasm", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportModule", "(", "WasmSym", ",", "Name", ")", ";", "}", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "if", "(", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}", "}", "if", "(", "const", "NamedMDNode", "*", "Named", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "for", "(", "const", "Metadata", "*", "MD", ":", "Named", "->", "operands", "(", ")", ")", "{", "const", "MDTuple", "*", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "MD", ")", ";", "if", "(", "!", "Tuple", "||", "Tuple", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["const", "MDString", "*", "Name", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "WebAssemblyAsmPrinter20", "Func": "EmitEndOfAsmFile", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5264, "Length": 242, "Cover_Rate": 0.6019900497512438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasExtXfexpauxvecalthalf", "(", ")", "const", "{", "return", "HasExtXfexpauxvecalthalf", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasExtXfexpauxvecalthalf", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5265, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Src0", "=", "ScalarToVector", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "unsigned", "Opcode", ";", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MachineInstr", "*", "ExtI", "=", "nullptr", ";", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "!", "IsSigned", ")", "{", "Register", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MIB", ".", "buildInstr", "(", "Opcode", ",", "{", "NewReg", "}", ",", "{", "Src0", "}", ")", ".", "addImm", "(", "Lane", ")", ";", "ExtI", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DefReg", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "NewReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "DefReg", ",", "<STR_LIT>", ",", "MRI", ")", ";", "}", "else", "ExtI", "=", "MIB", ".", "buildInstr", "(", "Opcode", ",", "{", "DefReg", "}", ",", "{", "Src0", "}", ")", ".", "addImm", "(", "Lane", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "ExtI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "selectUSMovFromExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5266, "Length": 272, "Cover_Rate": 0.5093632958801498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "End", "->", "eraseFromParent", "(", ")", ";", "LoLoop", ".", "Dec", "->", "eraseFromParent", "(", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{"], "ground_truth": ["LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops17", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5267, "Length": 195, "Cover_Rate": 0.547752808988764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "empty", "(", ")", "&&", "!", "FBB", "&&", "TBB", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SparcInstrInfo16", "Func": "InsertBranch", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5268, "Length": 37, "Cover_Rate": 0.5285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "hashval_t", "hash", "(", "const", "char", "*", "str", ")", "{", "return", "htab_hash_string", "(", "str", ")", ";"], "ground_truth": ["}"], "File": "m32c3", "Func": "hash", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5269, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_set1_pi32", "(", "int", "__i", ")", "{"], "ground_truth": ["return", "_mm_set_pi32", "(", "__i", ",", "__i", ")", ";"], "File": "mmintrin", "Func": "_mm_set1_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5270, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Row", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Col", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "TMMIdx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "-", "<STR_LIT>", ";", "ShapeInfos", ".", "push_back", "(", "{", "TMMIdx", ",", "ShapeT", "(", "&", "Row", ",", "&", "Col", ")", "}", ")", ";", "}", "else", "{", "int", "SS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "for", "(", "auto", "&", "ShapeInfo", ":", "ShapeInfos", ")", "{", "DebugLoc", "DL", ";", "unsigned", "TMMIdx", "=", "ShapeInfo", ".", "first", ";", "Register", "RowReg", "=", "ShapeInfo", ".", "second", ".", "getRow", "(", ")", "->", "getReg", "(", ")", ";", "Register", "ColReg", "=", "ShapeInfo", ".", "second", ".", "getCol", "(", ")", "->", "getReg", "(", ")", ";", "int", "RowOffset", "=", "<NUM_LIT>", "+", "TMMIdx", ";", "int", "ColOffset", "=", "<NUM_LIT>", "+", "TMMIdx", "*", "<NUM_LIT>", ";", "Register", "SubRowReg", "=", "TRI", "->", "getSubReg", "(", "RowReg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SubRowReg", ")", ";", "MachineInstrBuilder", "StoreRow", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addFrameReference", "(", "StoreRow", ",", "SS", ",", "RowOffset", ")", ".", "addReg", "(", "SubRowReg", ")", ";", "MachineInstrBuilder", "StoreCol", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addFrameReference", "(", "StoreCol", ",", "SS", ",", "ColOffset", ")", ".", "addReg", "(", "ColReg", ")", ";", "}"], "ground_truth": ["ShapeInfos", ".", "clear", "(", ")", ";"], "File": "X86FastTileConfig4", "Func": "configBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5271, "Length": 241, "Cover_Rate": 0.6905444126074498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_broadcastq_epi64", "(", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastq512", "(", "(", "__v2di", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_broadcastq_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5272, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "assert", "(", "dag", "->", "hasVRegLiveness", "(", ")", "&&", "<STR_LIT>", ")", ";", "DAG", "=", "static_cast", "<", "ScheduleDAGMILive", "*", ">", "(", "dag", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "DAG", "->", "TII", ")", ";", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", "->", "TRI", ")", ";", "VLIW5", "=", "!", "ST", ".", "hasCaymanISA", "(", ")", ";", "MRI", "=", "&", "DAG", "->", "MRI", ";", "CurInstKind", "=", "IDOther", ";", "CurEmitted", "=", "<NUM_LIT>", ";", "OccupedSlotsMask", "=", "<NUM_LIT>", ";"], "ground_truth": ["InstKindLimit", "[", "IDAlu", "]", "=", "TII", "->", "getMaxAlusPerClause", "(", ")", ";"], "File": "R600MachineScheduler11", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5273, "Length": 115, "Cover_Rate": 0.8098591549295775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "NumBytes", ">=", "ALLOCFRAME_MAX", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "HEXAGON_RESERVED_REG_1", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "QRI", "->", "getStackRegister", "(", ")", ")", ".", "addReg", "(", "QRI", "->", "getStackRegister", "(", ")", ")", ".", "addReg", "(", "HEXAGON_RESERVED_REG_1", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "File": "HexagonFrameLowering33", "Func": "emitPrologue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5274, "Length": 127, "Cover_Rate": 0.3307291666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "ix86_vector_shift_count", "(", "tree", "arg1", ")", "{", "if", "(", "tree_fits_uhwi_p", "(", "arg1", ")", ")", "return", "arg1", ";", "else", "if", "(", "TREE_CODE", "(", "arg1", ")", "==", "VECTOR_CST", "&&", "CHAR_BIT", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["unsigned", "char", "buf", "[", "<NUM_LIT>", "]", ";"], "File": "i386", "Func": "ix86_vector_shift_count", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5275, "Length": 40, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addConstpoolOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "CSKYAsmParser", "Func": "addConstpoolOperands", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5276, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OldMI", "->", "registerDefIsDead", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["MachineOperand", "*", "CCDef", "=", "NewMI", "->", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ";"], "File": "SystemZInstrInfo (2)2", "Func": "transferDeadCC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5277, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";", "SGPRToVGPRSpills", ".", "erase", "(", "R", ".", "first", ")", ";", "}", "}", "bool", "HaveSGPRToMemory", "=", "false", ";", "if", "(", "ResetSGPRSpillStackIDs", ")", "{", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "FramePointerSaveIndex", "&&", "i", "!=", "BasePointerSaveIndex", ")", "{", "if", "(", "MFI", ".", "getStackID", "(", "i", ")", "==", "TargetStackID", "::", "SGPRSpill", ")", "{", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";", "HaveSGPRToMemory", "=", "true", ";", "}", "}", "}", "}", "for", "(", "auto", "&", "R", ":", "VGPRToAGPRSpills", ")", "{", "if", "(", "R", ".", "second", ".", "IsDead", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";", "}", "return", "HaveSGPRToMemory", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo24", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5278, "Length": 132, "Cover_Rate": 0.7674418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "if", "(", "UseGOT_PREL", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isROPI", "(", ")", "&&", "IsRO", ")", "{", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "G", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "SDValue", "SB", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "PtrVT", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "SB", ",", "G", ")", ";"], "File": "ARMISelLowering67", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5279, "Length": 276, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ",", "getContext", "(", ")", ")", ";"], "File": "PPCTargetObjectFile", "Func": "getDebugThreadLocalSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5280, "Length": 43, "Cover_Rate": 0.7413793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FusionFeature", "::", "FK_LoadCmp1", ":", "case", "FusionFeature", "::", "FK_LoadCmp2", ":", "{", "const", "MachineOperand", "&", "BT", "=", "SecondMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "isReg", "(", ")", "||", "(", "!", "Register", "::", "isVirtualRegister", "(", "BT", ".", "getReg", "(", ")", ")", "&&", "BT", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "SecondMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "case", "FusionFeature", "::", "FK_LoadCmp3", ":", "{", "const", "MachineOperand", "&", "BT", "=", "SecondMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "isReg", "(", ")", "||", "(", "!", "Register", "::", "isVirtualRegister", "(", "BT", ".", "getReg", "(", ")", ")", "&&", "BT", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "case", "FusionFeature", "::", "FK_ZeroMoveCTR", ":", "return", "(", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "FusionFeature", "::", "FK_ZeroMoveLR", ":", "return", "(", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "FusionFeature", "::", "FK_AddisAddi", ":", "{", "const", "MachineOperand", "&", "RA", "=", "FirstMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "SI", "=", "SecondMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "SI", ".", "isImm", "(", ")", "||", "!", "RA", ".", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "RA", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "RA", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "return", "SignExtend64", "(", "SI", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", ";", "}"], "ground_truth": ["case", "FusionFeature", "::", "FK_AddiAddis", ":", "{"], "File": "PPCMacroFusion1", "Func": "checkOpConstraints", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5281, "Length": 343, "Cover_Rate": 0.3956170703575548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "auto", "Occ", "=", "Regions", ".", "front", "(", ")", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TargetOcc", "<<", "<STR_LIT>", "<<", "Occ", "<<", "'\\n'", ")", ";", "auto", "NewOcc", "=", "TargetOcc", ";", "for", "(", "auto", "R", ":", "Regions", ")", "{", "if", "(", "R", "->", "MaxPressure", ".", "getOccupancy", "(", "ST", ")", ">=", "NewOcc", ")", "break", ";", "LLVM_DEBUG", "(", "printRegion", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ",", "<NUM_LIT>", ")", ";", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "R", "->", "Begin", ",", "R", "->", "End", ",", "LIS", ")", ")", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "MaxRP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "MaxRP", ")", ")", ";", "NewOcc", "=", "std", "::", "min", "(", "NewOcc", ",", "MaxRP", ".", "getOccupancy", "(", "ST", ")", ")", ";", "if", "(", "NewOcc", "<=", "Occ", ")", "break", ";", "setBestSchedule", "(", "*", "R", ",", "MinSchedule", ",", "MaxRP", ")", ";", "}"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NewOcc", "<<", "<STR_LIT>", "<<", "Occ", "<<", "'\\n'", ")", ";"], "File": "GCNIterativeScheduler", "Func": "tryMaximizeOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5282, "Length": 227, "Cover_Rate": 0.8194945848375451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "m32r_init_expanders", "(", ")", "{"], "ground_truth": ["}"], "File": "m32r2", "Func": "m32r_init_expanders", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5283, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", ")", "&&", "DstVT", "==", "SatVT", "&&", "(", "DstVT", "==", "<STR_LIT>", "||", "DstVT", "==", "<STR_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "DstVT", ",", "SrcVal", ",", "DAG", ".", "getValueType", "(", "DstVT", ")", ")", ";", "if", "(", "DstWidth", "<", "SatWidth", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NativeCvt", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "DstVT", ",", "SrcVal", ",", "DAG", ".", "getValueType", "(", "DstVT", ")", ")", ";", "SDValue", "Sat", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "MinC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMaxValue", "(", "SatWidth", ")", ".", "sext", "(", "DstWidth", ")", ",", "DL", ",", "DstVT", ")", ";", "SDValue", "Min", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "NativeCvt", ",", "MinC", ")", ";", "SDValue", "MaxC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getSignedMinValue", "(", "SatWidth", ")", ".", "sext", "(", "DstWidth", ")", ",", "DL", ",", "DstVT", ")", ";", "Sat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "Min", ",", "MaxC", ")", ";", "}", "else", "{", "SDValue", "MinC", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "SatWidth", ")", ".", "zext", "(", "DstWidth", ")", ",", "DL", ",", "DstVT", ")", ";"], "ground_truth": ["Sat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "NativeCvt", ",", "MinC", ")", ";"], "File": "AArch64ISelLowering87", "Func": "LowerFP_TO_INT_SAT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5284, "Length": 242, "Cover_Rate": 0.5260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "DoShift", "=", "ro_Wextend", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "assert", "(", "!", "(", "ro_Wextend", "->", "getZExtValue", "(", ")", "&", "~", "<NUM_LIT>", ")", ")", ";", "if", "(", "DoShift", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "Signed", ")", "Offset", "=", "Builder", ".", "CreateSExt", "(", "Offset", ",", "Base", "->", "getType", "(", ")", ")", ";", "else", "Offset", "=", "Builder", ".", "CreateZExt", "(", "Offset", ",", "Base", "->", "getType", "(", ")", ")", ";", "return", "Builder", ".", "CreateAdd", "(", "Base", ",", "Offset", ")", ";", "}", "case", "<STR_LIT>", "::", "AddrModeIndexed8", ":", "case", "<STR_LIT>", "::", "AddrModeIndexed16", ":", "case", "<STR_LIT>", "::", "AddrModeIndexed32", ":"], "ground_truth": ["case", "<STR_LIT>", "::", "AddrModeIndexed64", ":"], "File": "AArch64DCInstruction", "Func": "translateComplexPattern", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5285, "Length": 102, "Cover_Rate": 0.3805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgtq_n_f16", "(", "float16x8_t", "__a", ",", "float16_t", "__b", ")", "{", "return", "__builtin_mve_vcmpgtq_n_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpgtq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5286, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "OtherUsers", "||", "KillsAddendSrc", ")", "continue", ";", "unsigned", "KilledProdOp", "=", "<NUM_LIT>", ",", "OtherProdOp", "=", "<NUM_LIT>", ";", "if", "(", "LIS", "->", "getInterval", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "Query", "(", "FMAIdx", ")", ".", "isKill", "(", ")", ")", "{", "KilledProdOp", "=", "<NUM_LIT>", ";", "OtherProdOp", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "LIS", "->", "getInterval", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "Query", "(", "FMAIdx", ")", ".", "isKill", "(", ")", ")", "{", "KilledProdOp", "=", "<NUM_LIT>", ";", "OtherProdOp", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "KilledProdOp", ")", "continue", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "AddendSrcReg", ")", "&&", "!", "LIS", "->", "getInterval", "(", "AddendSrcReg", ")", ".", "liveAt", "(", "FMAIdx", ")", ")", "continue", ";", "unsigned", "KilledProdReg", "=", "MI", "->", "getOperand", "(", "KilledProdOp", ")", ".", "getReg", "(", ")", ";", "unsigned", "OtherProdReg", "=", "MI", "->", "getOperand", "(", "OtherProdOp", ")", ".", "getReg", "(", ")", ";", "unsigned", "AddSubReg", "=", "AddendMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "unsigned", "KilledProdSubReg", "=", "MI", "->", "getOperand", "(", "KilledProdOp", ")", ".", "getSubReg", "(", ")", ";", "unsigned", "OtherProdSubReg", "=", "MI", "->", "getOperand", "(", "OtherProdOp", ")", ".", "getSubReg", "(", ")", ";", "bool", "AddRegKill", "=", "AddendMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "KilledProdRegKill", "=", "MI", "->", "getOperand", "(", "KilledProdOp", ")", ".", "isKill", "(", ")", ";", "bool", "OtherProdRegKill", "=", "MI", "->", "getOperand", "(", "OtherProdOp", ")", ".", "isKill", "(", ")", ";", "bool", "AddRegUndef", "=", "AddendMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "bool", "KilledProdRegUndef", "=", "MI", "->", "getOperand", "(", "KilledProdOp", ")", ".", "isUndef", "(", ")", ";", "bool", "OtherProdRegUndef", "=", "MI", "->", "getOperand", "(", "OtherProdOp", ")", ".", "isUndef", "(", ")", ";", "unsigned", "OldFMAReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "OldFMAReg", "==", "KilledProdReg", ")", "continue", ";", "if", "(", "!", "MRI", ".", "constrainRegClass", "(", "KilledProdReg", ",", "MRI", ".", "getRegClass", "(", "OldFMAReg", ")", ")", ")", "continue", ";", "assert", "(", "OldFMAReg", "==", "AddendMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ";", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "KilledProdReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "KilledProdReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "AddendSrcReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "OtherProdReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "KilledProdSubReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "KilledProdSubReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "AddSubReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "OtherProdSubReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "KilledProdRegKill", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "AddRegKill", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "OtherProdRegKill", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", "KilledProdRegUndef", ")", ";"], "File": "PPCVSXFMAMutate (2)", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5287, "Length": 495, "Cover_Rate": 0.40145985401459855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "WAReg", "<", "MFI", "->", "getParams", "(", ")", ".", "size", "(", ")", ")", "continue", ";", "if", "(", "int", "(", "WAReg", ")", "<", "<NUM_LIT>", ")", "continue", ";", "LocalTypes", ".", "push_back", "(", "getRegType", "(", "VReg", ")", ")", ";", "AnyWARegs", "=", "true", ";", "}", "auto", "&", "PhysRegs", "=", "MFI", "->", "getPhysRegs", "(", ")", ";", "for", "(", "unsigned", "PReg", "=", "<NUM_LIT>", ";", "PReg", "<", "PhysRegs", ".", "size", "(", ")", ";", "++", "PReg", ")", "{", "if", "(", "PhysRegs", "[", "PReg", "]", "==", "-", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["LocalTypes", ".", "push_back", "(", "getRegType", "(", "PReg", ")", ")", ";"], "File": "WebAssemblyAsmPrinter18", "Func": "EmitFunctionBodyStart", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5288, "Length": 93, "Cover_Rate": 0.34191176470588236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "RelaxedOp", "==", "Inst", ".", "getOpcode", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";"], "ground_truth": ["Inst", ".", "dump_pretty", "(", "OS", ")", ";"], "File": "ARMAsmBackend (2)", "Func": "relaxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5289, "Length": 42, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPrefetchName", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Prefetch", "&&", "<STR_LIT>", ")", ";", "return", "StringRef", "(", "Prefetch", ".", "Data", ",", "Prefetch", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "getPrefetchName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5290, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegister", "(", "Operands", ",", "RegV", ",", "<STR_LIT>", ",", "VR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "parseVR64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5291, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerHvxOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX1", "Func": "LowerHvxOperationWrapper", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5292, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter11", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5293, "Length": 31, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Val", ";", "SMLoc", "End", ";", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "(", "Val", ",", "Start", ",", "End", ",", "Size", ")", ";", "}", "InlineAsmIdentifierInfo", "Info", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "return", "CreateMemForInlineAsm", "(", "<NUM_LIT>", ",", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ",", "Identifier", ",", "Info", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)1", "Func": "ParseIntelSegmentOverride", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5294, "Length": 109, "Cover_Rate": 0.34169278996865204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatWasm", "(", ")", "&&", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Name", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "Sym", "->", "setImportName", "(", "Name", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportName", "(", "Sym", ",", "Name", ")", ";", "}", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "if", "(", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}", "}", "if", "(", "const", "NamedMDNode", "*", "Named", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "for", "(", "const", "Metadata", "*", "MD", ":", "Named", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "MD", ")", ";", "if", "(", "!", "Tuple", "||", "Tuple", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "const", "MDString", "*", "Name", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "*", "Contents", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Name", "||", "!", "Contents", ")", "continue", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "std", "::", "string", "SectionName", "=", "(", "<STR_LIT>", "+", "Name", "->", "getString", "(", ")", ")", ".", "str", "(", ")", ";", "MCSectionWasm", "*", "MySection", "=", "OutContext", ".", "getWasmSection", "(", "SectionName", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "MySection", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "Contents", "->", "getString", "(", ")", ")", ";", "OutStreamer", "->", "PopSection", "(", ")", ";", "}", "}"], "ground_truth": ["EmitProducerInfo", "(", "M", ")", ";"], "File": "WebAssemblyAsmPrinter11", "Func": "EmitEndOfAsmFile", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5295, "Length": 315, "Cover_Rate": 0.5329949238578681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>FunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "getGlobalBaseRegClass", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "GlobalBaseReg", ";"], "File": "MipsMachineFunction23", "Func": "getGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5296, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "invalidateWindowsRegisterPairing", "(", "unsigned", "Reg1", ",", "unsigned", "Reg2", ",", "bool", "NeedsWinCFI", ")", "{", "if", "(", "!", "NeedsWinCFI", ")", "return", "false", ";", "if", "(", "Reg2", "==", "Reg1", "+", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering103", "Func": "invalidateWindowsRegisterPairing", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5297, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReplaceOutside", "&&", "(", "isLiveOut", "(", "Register", ")", "||", "this", "->", "getParent", "(", ")", "->", "isLiveOut", "(", "Register", ")", ")", ")", "{", "LinearizedRegion", "*", "Current", "=", "this", ";", "while", "(", "Current", "!=", "nullptr", "&&", "Current", "->", "getEntry", "(", ")", "!=", "nullptr", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "replaceRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5298, "Length": 276, "Cover_Rate": 0.700507614213198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MulImm", ">=", "<NUM_LIT>", "&&", "MulImm", "<=", "Max", ")", "{", "MulImm", "*=", "Scale", ";"], "ground_truth": ["Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "MulImm", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectEXTImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5299, "Length": 31, "Cover_Rate": 0.38271604938271603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "<NUM_LIT>", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "<NUM_LIT>", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "Size", "<<", "<STR_LIT>", "<<", "Align", "<<", "'\\n'", ")", ";"], "File": "ARMConstantIslandPass23", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5300, "Length": 156, "Cover_Rate": 0.46987951807228917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "riscv_init_machine_status", "(", "void", ")", "{"], "ground_truth": ["return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "File": "riscv", "Func": "riscv_init_machine_status", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5301, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabdq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__arm_vabdq_f32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vabdq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5302, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Regs", ".", "push_back", "(", "RegNo", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseAnyRegister", "(", "TmpOperands", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "Reg", "=", "&", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "TmpOperands", ".", "back", "(", ")", ")", ";", "RegNo", "=", "isGP64bit", "(", ")", "?", "Reg", "->", "getGPR64Reg", "(", ")", ":", "Reg", "->", "getGPR32Reg", "(", ")", ";", "Regs", ".", "push_back", "(", "RegNo", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Regs", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";"], "File": "MipsAsmParser104", "Func": "parseMovePRegPair", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5303, "Length": 124, "Cover_Rate": 0.496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "<ISA_LIT>Z80CC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "<ISA_LIT>Z80CC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TrueV", ",", "FalseV", ",", "<ISA_LIT>Z80CC", ",", "Flag", ")", ";"], "ground_truth": ["}"], "File": "GBZ80ISelLowering (2)", "Func": "LowerSelectCC", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5304, "Length": 82, "Cover_Rate": 0.6074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "contains", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "Insts", ".", "count", "(", "&", "MI", ")", ">", "<NUM_LIT>", ";"], "File": "AArch64A57FPLoadBalancing11", "Func": "contains", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5305, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "next_pow10", "=", "(", "j", ">", "(", "INTMAX_MAX", "/", "<NUM_LIT>", ")", ")", "?", "<NUM_LIT>", ":", "j", "*", "<NUM_LIT>", ";", "if", "(", "(", "abs_multiplier", "-", "prev_pow10", "<=", "<NUM_LIT>", ")", "||", "(", "next_pow10", "&&", "(", "next_pow10", "-", "abs_multiplier", "<=", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "}", "if", "(", "num_ops", "<=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "__builtin_popcountll", "(", "multiplier", ")", "<=", "<NUM_LIT>", "||", "__builtin_popcountll", "(", "multiplier", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "find_mult_constants_used", "(", "multiplier", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "gen-mul-tables", "Func": "tilegx_emit", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5306, "Length": 85, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "*", "OpcodesForSpill", "=", "getLoadOpcodesForSpillArray", "(", ")", ";"], "ground_truth": ["return", "OpcodesForSpill", "[", "getSpillIndex", "(", "RC", ")", "]", ";"], "File": "PPCInstrInfo", "Func": "getLoadOpcodeForSpill", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5307, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_viwdupq_n_u32", "(", "uint32_t", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ")", "{", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";", "return", "__builtin_mve_viwdupq_n_uv4si", "(", "__a", ",", "__c", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_viwdupq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5308, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":"], "File": "MipsDelaySlotFiller14", "Func": "getEquivalentCallShort", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5309, "Length": 40, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_sub_epi16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "(", "(", "__v32hu", ")", "__A", "-", "(", "__v32hu", ")", "__B", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_sub_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5310, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets16", "Func": "recalculateLiveInterval", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5311, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "qword", "q", ";", "void", "*", "p", ";", "}", "x", ";"], "ground_truth": ["x", ".", "p", "=", "ptr", ";"], "File": "si2vmx", "Func": "si_from_ptr", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5312, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDNode", "*", "Node", "=", "N", ".", "getNode", "(", ")", ";", "for", "(", "SDNode", "*", "UI", ":", "Node", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "MemSDNode", ">", "(", "*", "UI", ")", ")", "return", "false", ";", "}", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "int64_t", "ImmOff", "=", "(", "int64_t", ")", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Scale", "=", "Log2_32", "(", "Size", ")", ";", "if", "(", "(", "ImmOff", "%", "Size", "==", "<NUM_LIT>", "&&", "ImmOff", ">=", "<NUM_LIT>", "&&", "ImmOff", "<", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", "||", "isPreferredADD", "(", "ImmOff", ")", "||", "isPreferredADD", "(", "-", "ImmOff", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "N", ".", "getNode", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RHS", "}", ";", "SDNode", "*", "MOVI", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";", "SDValue", "MOVIV", "=", "SDValue", "(", "MOVI", ",", "<NUM_LIT>", ")", ";", "N", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "MOVIV", ")", ";", "}"], "ground_truth": ["bool", "IsExtendedRegisterWorthFolding", "=", "isWorthFolding", "(", "N", ")", ";"], "File": "AArch64ISelDAGToDAG73", "Func": "SelectAddrModeXRO", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5313, "Length": 185, "Cover_Rate": 0.4719387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>O0PreLegalizerCombiner", "(", ")", "{", "return", "new", "<ISA_LIT>O0PreLegalizerCombiner", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64O0PreLegalizerCombiner", "Func": "createAArch64O0PreLegalizerCombiner", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5314, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "extractAndPopulate", "(", "const", "<STR_LIT>", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Value", "*", ">", "Args", ",", "<STR_LIT>", "&", "Ild", ")", "const", "{", "Type", "::", "TypeID", "Ty", "=", "RetTy", "->", "getTypeID", "(", ")", ";"], "ground_truth": ["IntrinsicInfo", "II", "{", "ID", ",", "{", "Ty", ",", "(", "Ty", "==", "Type", "::", "VectorTyID", ")", "?", "RetTy", "->", "getVectorElementType", "(", ")", "->", "getTypeID", "(", ")", ":", "Type", "::", "VoidTyID", "}", "}", ";"], "File": "TPCTargetTransformInfo", "Func": "extractAndPopulate", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5315, "Length": 69, "Cover_Rate": 0.8414634146341463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmInstrumentation", "::", "InstrumentInstruction", "(", "const", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCContext", "&", "Ctx", ",", "const", "MCInstrInfo", "&", "MII", ",", "MCStreamer", "&", "Out", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation22", "Func": "InstrumentInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5316, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ")", ")", ".", "addExternalSymbol", "(", "tmpName", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "unsigned", "opcode", "=", "(", "DestReg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "opcode", ")", ",", "DestReg", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ")", ")", ".", "addExternalSymbol", "(", "tmpName", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PIC16InstrInfo3", "Func": "loadRegFromStackSlot", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5317, "Length": 107, "Cover_Rate": 0.4592274678111588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "LOAD_STACK_GUARD", ")", "return", "false", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ";", "unsigned", "char", "OpFlags", "=", "Subtarget", ".", "ClassifyGlobalReference", "(", "GV", ",", "TM", ")", ";", "const", "unsigned", "char", "MO_NC", "=", "<STR_LIT>", ";", "if", "(", "(", "OpFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{"], "File": "AArch64InstrInfo115", "Func": "expandPostRAPseudo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5318, "Length": 199, "Cover_Rate": 0.34608695652173915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleMask", ".", "push_back", "(", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "uint64_t", "Element", "=", "RawMask", "[", "i", "]", ";", "uint64_t", "Index", "=", "Element", "&", "<NUM_LIT>", ";", "uint64_t", "PermuteOp", "=", "(", "Element", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "PermuteOp", "==", "<NUM_LIT>", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelZero", ")", ";", "continue", ";", "}", "if", "(", "PermuteOp", "!=", "<NUM_LIT>", ")", "{", "ShuffleMask", ".", "clear", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "X86ShuffleDecodeConstantPool", "Func": "DecodeVPPERMMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5319, "Length": 68, "Cover_Rate": 0.33497536945812806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createR600Packetizer", "(", "*", "TM", ")", ")", ";", "addPass", "(", "createR600ControlFlowFinalizer", "(", "*", "TM", ")", ")", ";", "}", "else", "{", "addPass", "(", "create<ISA_LIT>LowerControlFlowPass", "(", "*", "TM", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine109", "Func": "addPreEmitPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5320, "Length": 35, "Cover_Rate": 0.3153153153153153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["EXPAND", "(", "<STR_LIT>", ")", ";"], "File": "AVRExpandPseudoInsts3", "Func": "expandMI", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5321, "Length": 228, "Cover_Rate": 0.41081081081081083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUndef", "(", "Vec32", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "return", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vec32", "}", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering1", "Func": "expandPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5322, "Length": 32, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "seekLEAFixup", "(", "p", ",", "I", ",", "MFI", ")", ";", "}", "MachineOperand", "&", "q", "=", "MI", "->", "getOperand", "(", "AddrOffset", "+", "<STR_LIT>", ")", ";", "if", "(", "q", ".", "isReg", "(", ")", "&&", "q", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "seekLEAFixup", "(", "q", ",", "I", ",", "MFI", ")", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs12", "Func": "processInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5323, "Length": 50, "Cover_Rate": 0.3067484662576687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_min_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pminsq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "__W", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_min_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5324, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "char", "vec_xor", "(", "vector", "signed", "char", "a1", ",", "vector", "signed", "char", "a2", ")", "{"], "ground_truth": ["return", "(", "vector", "signed", "char", ")", "__builtin_altivec_vxor", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_xor", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5325, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>II", "::", "isSPUInst", "(", "MC", ")", ")", "{", "return", "opc", "==", "<ISA_LIT>II", "::", "spuCONVERT_INT32", "||", "opc", "==", "<ISA_LIT>II", "::", "spuCONVERT_UINT32", "||", "opc", "==", "<ISA_LIT>II", "::", "spuCONVERT_INT16", "||", "opc", "==", "<ISA_LIT>II", "::", "spuCONVERT_UINT16", ";"], "ground_truth": ["}"], "File": "TPCInstrInfo", "Func": "is_convert_instr_with_lane", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5326, "Length": 36, "Cover_Rate": 0.3364485981308411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "TargetLoweringBase", "::", "getMaxSupportedInterleaveFactor", "(", ")", ";"], "File": "ARMISelLowering180", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5327, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "clobber_fprs_p", ")", "emit_insn", "(", "gen_tbegin_1", "(", "gen_rtx_CONST_INT", "(", "VOIDmode", ",", "TBEGIN_MASK", ")", ",", "tdb", ")", ")", ";", "else", "emit_insn", "(", "gen_tbegin_nofloat_1", "(", "gen_rtx_CONST_INT", "(", "VOIDmode", ",", "TBEGIN_MASK", ")", ",", "tdb", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_REG", "(", "CCRAWmode", ",", "CC_REGNUM", ")", ")", ",", "UNSPEC_CC_TO_INT", ")", ")", ";", "if", "(", "retry", "!=", "NULL_RTX", ")", "{", "const", "int", "CC0", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "const", "int", "CC1", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "const", "int", "CC3", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "rtx", "jump", ";", "rtx", "count", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx_code_label", "*", "leave_label", "=", "gen_label_rtx", "(", ")", ";", "jump", "=", "s390_emit_jump", "(", "leave_label", ",", "gen_rtx_EQ", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCRAWmode", ",", "CC_REGNUM", ")", ",", "gen_rtx_CONST_INT", "(", "VOIDmode", ",", "CC0", "|", "CC1", "|", "CC3", ")", ")", ")", ";", "LABEL_NUSES", "(", "leave_label", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["emit_move_insn", "(", "count", ",", "retry_plus_two", ")", ";"], "File": "s3904", "Func": "s390_expand_tbegin", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5328, "Length": 154, "Cover_Rate": 0.5202702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "J", ":", "ToErase", ")", "Substs", ".", "erase", "(", "J", ")", ";", "if", "(", "&", "I", "!=", "G", "->", "getKill", "(", ")", ")", "{", "MachineOperand", "&", "MO", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "Change", "=", "TransformAll", "||", "getColor", "(", "MO", ".", "getReg", "(", ")", ")", "!=", "C", ";", "if", "(", "G", "->", "requiresFixup", "(", ")", "&&", "&", "I", "==", "G", "->", "getLast", "(", ")", ")", "Change", "=", "false", ";", "if", "(", "Change", ")", "{", "Substs", "[", "MO", ".", "getReg", "(", ")", "]", "=", "Reg", ";", "MO", ".", "setReg", "(", "Reg", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "assert", "(", "Substs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "G", "->", "getKill", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64A57FPLoadBalancing17", "Func": "colorChain", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5329, "Length": 148, "Cover_Rate": 0.34418604651162793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "MFI", "->", "getFunctionContextIndex", "(", ")", ";", "DenseMap", "<", "unsigned", ",", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">>", "CallSiteNumToLPad", ";", "unsigned", "MaxCSNum", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "MBB", ".", "isEHPad", "(", ")", ")", "continue", ";", "MCSymbol", "*", "Sym", "=", "nullptr", ";", "for", "(", "const", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "assert", "(", "MI", ".", "isEHLabel", "(", ")", "&&", "<STR_LIT>", ")", ";", "Sym", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", ";", "break", ";", "}", "if", "(", "!", "MMI", "->", "hasCallSiteLandingPad", "(", "Sym", ")", ")", "continue", ";", "for", "(", "unsigned", "CSI", ":", "MMI", "->", "getCallSiteLandingPad", "(", "Sym", ")", ")", "{", "CallSiteNumToLPad", "[", "CSI", "]", ".", "push_back", "(", "&", "MBB", ")", ";", "MaxCSNum", "=", "std", "::", "max", "(", "MaxCSNum", ",", "CSI", ")", ";", "}", "}", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "LPadList", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "InvokeBBs", ";", "LPadList", ".", "reserve", "(", "CallSiteNumToLPad", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "CSI", "=", "<NUM_LIT>", ";", "CSI", "<=", "MaxCSNum", ";", "++", "CSI", ")", "{", "for", "(", "auto", "&", "LP", ":", "CallSiteNumToLPad", "[", "CSI", "]", ")", "{", "LPadList", ".", "push_back", "(", "LP", ")", ";", "InvokeBBs", ".", "insert", "(", "LP", "->", "pred_begin", "(", ")", ",", "LP", "->", "pred_end", "(", ")", ")", ";", "}", "}", "assert", "(", "!", "LPadList", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "DispatchBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "setIsEHPad", "(", "true", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "MachineBasicBlock", "*", "DispContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "DispatchBB", ")", ";", "MF", "->", "push_back", "(", "DispContBB", ")", ";"], "ground_truth": ["MF", "->", "push_back", "(", "TrapBB", ")", ";"], "File": "X86ISelLowering (3)", "Func": "EmitSjLjDispatchBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5330, "Length": 330, "Cover_Rate": 0.30358785648574055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>leTargetMachine", "::", "<ISA_LIT>leTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetMachine10", "Func": "AArch64leTargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5331, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "initPacketizerState", "(", ")", "override", "{"], "ground_truth": ["ConsideredInstUsesAlreadyWrittenVectorElement", "=", "false", ";"], "File": "R600Packetizer18", "Func": "initPacketizerState", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5332, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CSOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "CSOpcode", ",", "Disp", ")", ";", "assert", "(", "LOpcode", "&&", "CSOpcode", "&&", "<STR_LIT>", ")", ";", "unsigned", "OrigVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "OldVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "NewVal", "=", "(", "BinOpcode", "||", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "Src2", ".", "getReg", "(", ")", ")", ";", "unsigned", "RotatedOldVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "OldVal", ")", ";", "unsigned", "RotatedNewVal", "=", "(", "IsSubWord", "?", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ":", "NewVal", ")", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "DoneMBB", "=", "splitBlockBefore", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "LoopMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "LOpcode", ")", ",", "OrigVal", ")", ".", "addOperand", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "=", "LoopMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OldVal", ")", ".", "addReg", "(", "OrigVal", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "Dest", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "if", "(", "IsSubWord", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RotatedOldVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "BitShift", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Invert", ")", "{", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "Tmp", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "addOperand", "(", "Src2", ")", ";", "if", "(", "BitSize", "<=", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "Tmp", ")", ".", "addImm", "(", "-", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "BitSize", ")", ")", ";", "else", "{", "unsigned", "Tmp2", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp2", ")", ".", "addReg", "(", "Tmp", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "Tmp2", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering109", "Func": "emitAtomicLoadBinary", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5333, "Length": 377, "Cover_Rate": 0.4363425925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsSaveSize", "(", "int", "Size", ")", "{", "VarArgsSaveSize", "=", "Size", ";"], "ground_truth": ["}"], "File": "TL45MachineFunctionInfo", "Func": "setVarArgsSaveSize", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5334, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "add_op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "add_op0", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "add_op1", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "add_op0", ";", "operands", "[", "<NUM_LIT>", "]", "=", "add_op1", ";", "ret", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "code1", "==", "HIGH", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ";", "ret", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "code0", "==", "MEM", ")", "{", "if", "(", "TARGET_STATS", ")", "iq2000_count_memory_refs", "(", "op0", ",", "<NUM_LIT>", ")", ";", "if", "(", "code1", "==", "REG", ")", "{", "int", "regno1", "=", "REGNO", "(", "op1", ")", "+", "subreg_offset1", ";", "if", "(", "GP_REG_P", "(", "regno1", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "SImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "HImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "QImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "else", "if", "(", "code1", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "SImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "HImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "QImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "else", "if", "(", "code1", "==", "CONST_DOUBLE", "&&", "op1", "==", "CONST0_RTX", "(", "mode", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "SImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "HImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "case", "QImode", ":", "ret", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}"], "ground_truth": ["if", "(", "ret", "==", "<NUM_LIT>", ")", "{"], "File": "iq20003", "Func": "iq2000_move_1word", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5335, "Length": 323, "Cover_Rate": 0.3439829605963791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCSRFirstUseCost", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64RegisterInfo17", "Func": "getCSRFirstUseCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5336, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "Desc", ".", "isVariadic", "(", ")", ")", "for", "(", "auto", "i", "=", "Desc", ".", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", "&&", "(", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "i", "!=", "Desc", ".", "getNumOperands", "(", ")", ")", ")", "OS", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "i", ",", "OS", ")", ";", "}", "printAnnotation", "(", "OS", ",", "Annot", ")", ";", "if", "(", "CommentStream", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "ControlFlowCounter", ")", "+", "':'", ")", ";"], "ground_truth": ["ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "true", ")", ")", ";"], "File": "WebAssemblyInstPrinter12", "Func": "printInst", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5337, "Length": 160, "Cover_Rate": 0.3579418344519016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "iter", "=", "Definitions", ".", "begin", "(", ")", ",", "end", "=", "Definitions", ".", "end", "(", ")", ";", "iter", "!=", "end", ";", "iter", "++", ")", "{", "if", "(", "(", "*", "iter", ")", ".", "useBlock", "==", "oldBlock", ")", "{", "(", "*", "iter", ")", ".", "useBlock", "=", "newBlock", ";", "}", "}", "for", "(", "auto", "iter", "=", "ExitTargets", ".", "begin", "(", ")", ",", "end", "=", "ExitTargets", ".", "end", "(", ")", ";", "iter", "!=", "end", ";", "iter", "++", ")", "{"], "ground_truth": ["if", "(", "*", "iter", "==", "oldBlock", ")", "{"], "File": "PredicatedBlock", "Func": "replaceUseOfBlockWith", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5338, "Length": 85, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>VSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>VSXFMAMutateID", ")", ";"], "ground_truth": ["if", "(", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "addPass", "(", "create<ISA_LIT>TLSDynamicCallPass", "(", ")", ")", ";"], "File": "PPCTargetMachine32", "Func": "addPreRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5339, "Length": 45, "Cover_Rate": 0.8490566037735849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "TII", "->", "get", "(", "DstOpcode", ")", ",", "<NUM_LIT>", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ",", "*", "MBB", "->", "getParent", "(", ")", ")", ")", ";", "MachineInstrBuilder", "Bld", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "DstOpcode", ")", ",", "Reg", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "llvm", "::", "drop_begin", "(", "MI", "->", "operands", "(", ")", ")", ")", "Bld", ".", "add", "(", "MO", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86DomainReassignment11", "Func": "convertInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5340, "Length": 130, "Cover_Rate": 0.7558139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isConditionalALU32", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "<ISA_LIT>RegisterInfo", "&", "QRI", "=", "getRegisterInfo", "(", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo25", "Func": "isConditionalALU32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5341, "Length": 96, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CurReg", ")", ".", "addReg", "(", "CurRegLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "CurRegHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Register", "NewCondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewCondReg", ")", ".", "addReg", "(", "CurReg", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "CondReg", "==", "<STR_LIT>", ")", "CondReg", "=", "NewCondReg", ";", "else", "{", "Register", "AndReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "NewCondReg", ")", ";", "CondReg", "=", "AndReg", ";", "}", "}", "auto", "SRsrcRC", "=", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "VRsrc", ")", ")", ";", "Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "SRsrcRC", ")", ";", "auto", "Merge", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrc", ")", ";", "unsigned", "Channel", "=", "<NUM_LIT>", ";", "for", "(", "Register", "Piece", ":", "ReadlanePieces", ")", "{", "Merge", ".", "addReg", "(", "Piece", ")", ".", "addImm", "(", "TRI", "->", "getSubRegFromChannel", "(", "Channel", "++", ")", ")", ";", "}", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "MRI", ".", "setSimpleHint", "(", "SaveExec", ",", "CondReg", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SaveExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "LoopBB", ".", "end", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "XorTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";"], "File": "SIInstrInfo111", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5342, "Length": 317, "Cover_Rate": 0.4360385144429161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "loc", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "*", "loc", ")", ";", "iter", ".", "skip_subrtxes", "(", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "*", "loc", ")", "==", "LO_SUM", ")", "iter", ".", "skip_subrtxes", "(", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "FOR_EACH_SUBRTX_PTR", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5343, "Length": 38, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TargetCC", ";"], "ground_truth": ["SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "TargetCC", ",", "DAG", ",", "dl", ")", ";"], "File": "MCS51ISelLowering", "Func": "LowerBR_CC", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5344, "Length": 101, "Cover_Rate": 0.7890625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ByteTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";", "SDValue", "ByteVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "VecV", ")", ";", "SDValue", "ByteSub", "=", "createHvxPrefixPred", "(", "SubV", ",", "dl", ",", "BitBytes", ",", "false", ",", "DAG", ")", ";", "SDValue", "ByteIdx", ";", "auto", "*", "IdxN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "IdxV", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IdxN", "||", "!", "IdxN", "->", "isNullValue", "(", ")", ")", "{", "ByteIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "IdxV", ",", "DAG", ".", "getConstant", "(", "BitBytes", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "ByteVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "ByteVec", ",", "ByteIdx", ")", ";", "}"], "ground_truth": ["MVT", "BoolTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";"], "File": "HexagonISelLoweringHVX", "Func": "insertHvxSubvectorPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5345, "Length": 128, "Cover_Rate": 0.3240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset", ">=", "insn", "->", "bytes", ".", "size", "(", ")", ")", "return", "true", ";"], "ground_truth": ["byte", "=", "insn", "->", "bytes", "[", "offset", "]", ";"], "File": "X86Disassembler (2)2", "Func": "peek", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5346, "Length": 24, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Barrier", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "StringRef", "(", "Barrier", ".", "Data", ",", "Barrier", ".", "Length", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "getBarrierName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5347, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "addRegAssignmentOptimized", "(", ")", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyTargetMachine16", "Func": "addRegAssignmentOptimized", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5348, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "LoongArchTargetMachine", "Func": "createPassConfig", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5349, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ")", "{", "return", "CustomExpandInstNaCl<ISA_LIT>", "(", "*", "STI", ",", "Inst", ",", "Out", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend83", "Func": "CustomExpandInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5350, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "CondReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "DestMBB", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineInstr", "&", "TestInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DestMBB", ")", ";", "constrainSelectedInstRegOperands", "(", "TestInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstructionSelector11", "Func": "selectCondBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5351, "Length": 121, "Cover_Rate": 0.7515527950310559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ITState", ".", "Cond", "=", "<STR_LIT>", "(", "ITState", ".", "Cond", ")", ";", "}", "else", "{"], "ground_truth": ["ITState", ".", "Mask", "^=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "ITState", ".", "CurPosition", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "invertCurrentITCondition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5352, "Length": 28, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "MVT", "VecVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "MinElts", "=", "VecVT", ".", "getVectorMinNumElements", "(", ")", ";", "SDValue", "VLMax", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "DAG", ".", "getConstant", "(", "MinElts", ",", "DL", ",", "XLenVT", ")", ")", ";", "int64_t", "ImmValue", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";", "SDValue", "DownOffset", ",", "UpOffset", ";", "if", "(", "ImmValue", ">=", "<NUM_LIT>", ")", "{", "DownOffset", "=", "DAG", ".", "getConstant", "(", "ImmValue", ",", "DL", ",", "XLenVT", ")", ";"], "ground_truth": ["UpOffset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "VLMax", ",", "DownOffset", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerVECTOR_SPLICE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5353, "Length": 124, "Cover_Rate": 0.4161073825503356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IntNo", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "return", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "LongMul", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Lo", ",", "Hi", ")", ";", "Results", ".", "push_back", "(", "LongMul", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "LongMul", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "ReplaceLongIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5354, "Length": 148, "Cover_Rate": 0.5758754863813229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "M680x0InstPrinter", "Func": "M680x0InstPrinter", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5355, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectShiftMask", "(", "SDValue", "N", ",", "unsigned", "ShiftWidth", ",", "SDValue", "&", "ShAmt", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "const", "APInt", "&", "AndMask", "=", "N", "->", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["assert", "(", "isPowerOf2_32", "(", "ShiftWidth", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectShiftMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5356, "Length": 62, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LABEL_REF_P", "(", "x", ")", ")", "return", "false", ";"], "ground_truth": ["const_tree", "decl", "=", "SYMBOL_REF_DECL", "(", "x", ")", ";"], "File": "loongarch", "Func": "loongarch_global_symbol_noweak_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5357, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Amount", "=", "!", "reseveCallFrame", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "uint64_t", "CalleeAmt", "=", "isDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "reseveCallFrame", ")", "{", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "<NUM_LIT>", ")", "/", "StackAlign", "*", "StackAlign", ";", "MachineInstr", "*", "New", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "getSUBriOpcode", "(", "Is64Bit", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "Amount", "-=", "CalleeAmt", ";", "if", "(", "Amount", ")", "{", "unsigned", "Opc", "=", "getADDriOpcode", "(", "Is64Bit", ",", "Amount", ")", ";", "New", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "}"], "ground_truth": ["if", "(", "New", ")", "{"], "File": "X86RegisterInfo34", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5358, "Length": 188, "Cover_Rate": 0.5266106442577031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "namespace", "{", "class", "<ISA_LIT>MCAsmBackend", ":", "public", "MCAsmBackend", "{", "uint8_t", "OSABI", ";", "public", ":", "<ISA_LIT>MCAsmBackend", "(", "uint8_t", "osABI", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSABI", "(", "osABI", ")", "{", "}", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";", "}", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", ";", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", ";", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", ";", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "<ISA_LIT>MCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "<ISA_LIT>MCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "BitSize", "=", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ";", "unsigned", "Size", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "if", "(", "BitSize", "<", "<NUM_LIT>", ")", "Value", "&=", "(", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "BitSize", ")", "-", "<NUM_LIT>", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Size", ";", "++", "I", ")", "{", "Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "Value", ">>", "ShiftValue", ")", ";"], "ground_truth": ["ShiftValue", "-=", "<NUM_LIT>", ";"], "File": "SystemZMCAsmBackend15", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5359, "Length": 438, "Cover_Rate": 0.7239669421487603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "!", "MEM_P", "(", "SET_DEST", "(", "set", ")", ")", "&&", "reg_overlap_mentioned_p", "(", "reg", ",", "SET_DEST", "(", "set", ")", ")", ")", "return", "true", ";", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "{", "rtx", "set", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "code", "=", "GET_CODE", "(", "insn", ")", ";", "if", "(", "code", "==", "CODE_LABEL", ")", "return", "<NUM_LIT>", ";", "if", "(", "code", "==", "JUMP_INSN", ")", "return", "false", ";", "else", "if", "(", "code", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", ")", "{", "rtx_sequence", "*", "seq", "=", "as_a", "<", "rtx_sequence", "*", ">", "(", "PATTERN", "(", "insn", ")", ")", ";", "int", "i", ";", "int", "retval", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "seq", "->", "len", "(", ")", ";", "i", "++", ")", "{", "rtx_insn", "*", "this_insn", "=", "seq", "->", "insn", "(", "i", ")", ";", "rtx", "set", "=", "single_set", "(", "this_insn", ")", ";", "if", "(", "CALL_P", "(", "this_insn", ")", ")", "code", "=", "CALL_INSN", ";", "else", "if", "(", "JUMP_P", "(", "this_insn", ")", ")", "{", "if", "(", "INSN_ANNULLED_BRANCH_P", "(", "this_insn", ")", ")", "return", "false", ";"], "ground_truth": ["code", "=", "JUMP_INSN", ";"], "File": "sh4", "Func": "reg_unused_after", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5360, "Length": 196, "Cover_Rate": 0.494949494949495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setHasCalls", "(", "true", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "AbsAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "}", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CodeModel", "::", "Small", ":", "return", "makeHiLoPair", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ",", "DAG", ")", ";", "case", "CodeModel", "::", "Medium", ":", "{", "SDValue", "H44", "=", "makeHiLoPair", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_H44", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_M44", ",", "DAG", ")", ";", "H44", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "H44", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "L44", "=", "withTargetFlags", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_L44", ",", "DAG", ")", ";", "L44", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "L44", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "H44", ",", "L44", ")", ";", "}", "case", "CodeModel", "::", "Large", ":", "{", "SDValue", "Hi", "=", "makeHiLoPair", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HM", ",", "DAG", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "makeHiLoPair", "(", "Op", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ",", "DAG", ")", ";"], "File": "SparcISelLowering71", "Func": "makeAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5361, "Length": 240, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackendEL32", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ".", "getOS", "(", ")", ",", "true", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend (2)", "Func": "createMipsAsmBackendEL32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5362, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_gatherdiv4sf256", "(", "src", ",", "base", ",", "(", "__v4di", ")", "index", ",", "mask", ",", "scale", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin4", "Func": "_mm256_i64gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5363, "Length": 21, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeHPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeSPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeHPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5364, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "Symbol", ":", "OutContext", ".", "getSymbols", "(", ")", ")", "if", "(", "!", "Symbol", ".", "second", "->", "isDefined", "(", ")", ")", "{"], "ground_truth": ["TS", "->", "emitExtern", "(", "Symbol", ".", "second", ")", ";"], "File": "Z80AsmPrinter1", "Func": "EmitEndOfAsmFile", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5365, "Length": 61, "Cover_Rate": 0.9682539682539683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "return", "tryParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", "!=", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "MINA32AsmParser", "Func": "ParseRegister", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5366, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "DefInstr", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "PHI", ")", "{", "bool", "Explicit", "=", "false", ";", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "DefInstr", "->", "operands_begin", "(", ")", ",", "E", "=", "DefInstr", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "{", "continue", ";"], "ground_truth": ["}"], "File": "AMDGPUIndirectAddressing", "Func": "regHasExplicitDef", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5367, "Length": 78, "Cover_Rate": 0.5032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>EarlyIfConversion", "::", "countPredicateDefs", "(", "const", "MachineBasicBlock", "*", "B", ")", "const", "{", "unsigned", "PredDefs", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "*", "B", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";", "if", "(", "MRI", "->", "getRegClass", "(", "R", ")", "==", "&", "<STR_LIT>", ")", "PredDefs", "++", ";", "}"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv11", "Func": "countPredicateDefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5368, "Length": 97, "Cover_Rate": 0.941747572815534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "Shl", ":", "if", "(", "Opd2Info", "!=", "TTI", "::", "OK_UniformValue", "&&", "Opd2Info", "!=", "TTI", "::", "OK_UniformConstantValue", ")", "Cost", "=", "VTy", "->", "getNumElements", "(", ")", "*", "(", "TargetTransformInfo", "::", "TCC_Basic", "+", "getArithmeticInstrCost", "(", "Opcode", ",", "VTy", "->", "getElementType", "(", ")", ")", "+", "TargetTransformInfo", "::", "TCC_Basic", ")", ";", "break", ";", "}", "}", "return", "Cost", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetTransformInfo12", "Func": "getArithmeticInstrCost", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5369, "Length": 61, "Cover_Rate": 0.3935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "I", "=", "Begin", ";", "MaxInstNum", "=", "std", "::", "max", "(", "MaxInstNum", ",", "<NUM_LIT>", ")", ";", "for", "(", ";", "I", "!=", "End", "&&", "MaxInstNum", ";", "++", "I", ",", "--", "MaxInstNum", ")", "{", "if", "(", "!", "I", "->", "isDebugValue", "(", ")", "&&", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "I", ")", ";", "OS", "<<", "'\\t'", "<<", "*", "I", ";", "}", "if", "(", "I", "!=", "End", ")", "{", "OS", "<<", "<STR_LIT>", ";", "I", "=", "std", "::", "prev", "(", "End", ")", ";", "if", "(", "!", "I", "->", "isDebugValue", "(", ")", "&&", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "I", ")", ";", "OS", "<<", "'\\t'", "<<", "*", "I", ";", "}", "if", "(", "End", "!=", "BB", "->", "end", "(", ")", ")", "{", "OS", "<<", "<STR_LIT>", ";", "if", "(", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "End", ")", "<<", "'\\t'", ";", "OS", "<<", "*", "End", ";", "}"], "ground_truth": ["}"], "File": "GCNIterativeScheduler10", "Func": "printRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5370, "Length": 148, "Cover_Rate": 0.6548672566371682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "STTI", ";"], "ground_truth": ["}"], "File": "SPUTargetMachine6", "Func": "getScalarTargetTransformInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5371, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "i", ")", ";", "updateValueMap", "(", "&", "Arg", ",", "ResultReg", ")", ";", "++", "i", ";", "}", "MRI", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "auto", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "<STR_LIT>", "ArgTy", "=", "getLegalType", "(", "getSimpleType", "(", "Arg", ".", "getType", "(", ")", ")", ")", ";", "if", "(", "ArgTy", "==", "<STR_LIT>", ")", "{", "MFI", "->", "clearParamsAndResults", "(", ")", ";", "return", "false", ";", "}", "MFI", "->", "addParam", "(", "ArgTy", ")", ";", "}", "if", "(", "!", "F", "->", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "<STR_LIT>", "RetTy", "=", "getLegalType", "(", "getSimpleType", "(", "F", "->", "getReturnType", "(", ")", ")", ")", ";", "if", "(", "RetTy", "==", "<STR_LIT>", ")", "{", "MFI", "->", "clearParamsAndResults", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyFastISel27", "Func": "fastLowerArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5372, "Length": 292, "Cover_Rate": 0.5043177892918825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtt_ps2pi", "(", "__m128", "__A", ")", "{", "return", "_mm_cvttps_pi32", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cvtt_ps2pi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5373, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "EVT", "HalfVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getBuildVector", "(", "HalfVT", ",", "SL", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getBuildVector", "(", "HalfVT", ",", "SL", ",", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "SDValue", "CastLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "CastHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "SDValue", "Blend", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "SL", ",", "{", "CastLo", ",", "CastHi", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Blend", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerBUILD_VECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5374, "Length": 159, "Cover_Rate": 0.3305613305613306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "OpIdx", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "decodeRotate", "(", "insn", ")", ")", ")", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2DPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5375, "Length": 87, "Cover_Rate": 0.348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerLongBranchLUi", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "OutMI", ".", "addOperand", "(", "LowerOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "OutMI", ".", "addOperand", "(", "createSub", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "<ISA_LIT>MCExpr", "::", "CEK_ABS_HI", ")", ")", ";"], "ground_truth": ["}"], "File": "Cpu0MCInstLower", "Func": "lowerLongBranchLUi", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5376, "Length": 70, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNo", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "CAHPAsmParser", "Func": "createReg", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5377, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "breaksSMEMSoftClause", "(", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "!", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "breaksSMEMSoftClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5378, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "true", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "VEELFObjectWriter", "Func": "VEELFObjectWriter", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5379, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetLinux", "(", ")", ")", "return", "CSR_<ISA_LIT>_AAPCS_RegMask", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo25", "Func": "getCustomEHPadPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5380, "Length": 22, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Token", ")", ";", "Op", "->", "Tok", "=", "Str", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ECLairAsmParser", "Func": "createToken", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5381, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "I", "=", "Reachable", ".", "find", "(", "From", ")", ";"], "ground_truth": ["if", "(", "I", "==", "Reachable", ".", "end", "(", ")", ")", "return", "false", ";"], "File": "WebAssemblyFixIrreducibleControlFlow1", "Func": "canReach", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5382, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Operand", ".", "isGLC", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_idxen", ":", "return", "Operand", ".", "isIdxen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_offen", ":", "return", "Operand", ".", "isOffen", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SSrc32", ":", "return", "Operand", ".", "isSSrc32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";"], "ground_truth": ["default", ":", "return", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser10", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5383, "Length": 72, "Cover_Rate": 0.5413533834586466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_comisdgt", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_comigt_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5384, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "false", ")", ")", "{", "auto", "HSUBBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ",", "Ops", ")", ";", "}", ";", "return", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "{", "Op0", ",", "Op1", "}", ",", "HSUBBuilder", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineIncDecVector", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "combineSubToSubus", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["return", "combineAddOrSubToADCOrSBB", "(", "N", ",", "DAG", ")", ";"], "File": "X86ISelLowering", "Func": "combineSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5385, "Length": 156, "Cover_Rate": 0.430939226519337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "long", "long", "sh_media_MADD_L", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "typedef", "float", "v2si", "__attribute__", "(", "(", "mode", "(", "V2SI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "__builtin_addv2si3", "(", "(", "v2si", ")", "mm", ",", "(", "v2si", ")", "mn", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_MADD_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5386, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TileConfig", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86TileConfig (2)", "Func": "X86TileConfig", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5387, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "tryParseRegister", "(", "unsigned", "&", ",", "SMLoc", "&", ",", "SMLoc", "&", ")", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser", "Func": "tryParseRegister", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5388, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_reduce_round_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ",", "int", "__D", ",", "const", "int", "__E", ")", "{"], "ground_truth": ["return", "__builtin_ia32_reducesh_mask_round", "(", "__B", ",", "__C", ",", "__D", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ",", "__E", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_reduce_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5389, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeLoadIntPair", "(", "MCInst", "&", "Inst", ",", "unsigned", "insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "true", ",", "DecodeIntPairRegisterClass", ")", ";"], "File": "SparcDisassembler (2)1", "Func": "DecodeLoadIntPair", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5390, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LoVT", ",", "HiVT", ";", "SDValue", "Lo", ",", "Hi", ";", "unsigned", "NumElements", "=", "ResVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "!", "(", "NumElements", "&", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "LoVT", "=", "HiVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ResVT", ".", "getVectorElementType", "(", ")", ",", "NumElements", "/", "<NUM_LIT>", ")", ";", "EVT", "InNVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SrcVT", ".", "getVectorElementType", "(", ")", ",", "LoVT", ".", "getVectorNumElements", "(", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InNVT", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InNVT", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "InNVT", ".", "getVectorNumElements", "(", ")", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "LoVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "HiVT", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering23", "Func": "performExtendCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5391, "Length": 187, "Cover_Rate": 0.3645224171539961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "+", "std", "::", "to_string", "(", "a", ".", "Index", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "R", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5392, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", ".", "hasOneUse", "(", "DstReg", ")", ")", "return", "false", ";", "MachineInstr", "&", "CopyUse", "=", "*", "MRI", ".", "use_instr_begin", "(", "DstReg", ")", ";", "if", "(", "!", "CopyUse", ".", "isCopy", "(", ")", ")", "return", "false", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "CopyUse", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "CopyUse", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "!", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "return", "false", ";", "if", "(", "tryChangeVGPRtoSGPRinCopy", "(", "CopyUse", ",", "TRI", ",", "TII", ")", ")", "return", "true", ";", "unsigned", "SubReg", "=", "CopyUse", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "<STR_LIT>", ")", "return", "false", ";", "MRI", ".", "setRegClass", "(", "DstReg", ",", "DstRC", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "CopyUse", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcSubReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "assert", "(", "TRI", "->", "isSGPRClass", "(", "SrcRC", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SrcRC", "=", "TRI", "->", "getSubRegClass", "(", "SrcRC", ",", "SrcSubReg", ")", ";"], "File": "SIFixSGPRCopies11", "Func": "foldVGPRCopyIntoRegSequence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5393, "Length": 287, "Cover_Rate": 0.7068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "assert", "(", "DstTy", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Value", ",", "StackSlot", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "SSFI", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", "}", ";", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Value", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ",", "false", ")", ";", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Value", ",", "StackSlot", "}", ";", "SDValue", "FIST", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "FIST", ",", "StackSlot", ")", ";"], "File": "X86ISelLowering144", "Func": "FP_TO_INTHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5394, "Length": 202, "Cover_Rate": 0.39453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss8_0Imm64", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser", "Func": "iss8_0Imm64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5395, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegPX", ",", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFStreamer", "Func": "emitARM64WinCFISaveFRegPX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5396, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "TriCoreDisassembler (2)", "Func": "DecodeSSRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5397, "Length": 64, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SU", ")", "{", "OccupedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "SU", ";", "}", "}", "for", "(", "int", "Chan", "=", "<NUM_LIT>", ";", "Chan", ">", "-", "<NUM_LIT>", ";", "--", "Chan", ")", "{", "bool", "isOccupied", "=", "OccupedSlotsMask", "&", "(", "<NUM_LIT>", "<<", "Chan", ")", ";", "if", "(", "!", "isOccupied", ")", "{", "SUnit", "*", "SU", "=", "AttemptFillSlot", "(", "Chan", ",", "false", ")", ";", "if", "(", "SU", ")", "{", "OccupedSlotsMask", "|=", "(", "<NUM_LIT>", "<<", "Chan", ")", ";", "InstructionsGroupCandidate", ".", "push_back", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "return", "SU", ";", "}", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler1", "Func": "pickAlu", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5398, "Length": 88, "Cover_Rate": 0.3247232472324723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalToVectorizeMemChain", "(", "unsigned", "ChainSizeInBytes", ",", "Align", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["return", "(", "AddrSpace", "!=", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";"], "File": "AMDGPUTargetTransformInfo2", "Func": "isLegalToVectorizeMemChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5399, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{"], "ground_truth": ["if", "(", "Kind", "==", "<NUM_LIT>", ")", "{"], "File": "PPCRegisterInfo (2)1", "Func": "getPointerRegClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5400, "Length": 24, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "rs6000_machopic_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "reg", ")", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "{", "if", "(", "SMALL_INT", "(", "offset", ")", ")", "return", "plus_constant", "(", "Pmode", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ";", "else", "if", "(", "!", "reload_completed", ")", "offset", "=", "force_reg", "(", "Pmode", ",", "offset", ")", ";", "else", "{", "rtx", "mem", "=", "force_const_mem", "(", "Pmode", ",", "orig", ")", ";", "return", "machopic_legitimize_pic_address", "(", "mem", ",", "Pmode", ",", "reg", ")", ";", "}", "}", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "offset", ")", ";"], "ground_truth": ["}"], "File": "rs60007", "Func": "rs6000_machopic_legitimize_pic_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5401, "Length": 101, "Cover_Rate": 0.42083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "theCurLine", "=", "<NUM_LIT>", ";", "fstr", ".", "open", "(", "filename", ".", "c_str", "(", ")", ")", ";", "theFileName", "=", "filename", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter", "Func": "LineReader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5402, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "<STR_LIT>", ")", ")", ";", "ShouldPrint", "=", "true", ";", "}", "if", "(", "UseVZeroUpper", ")", "{", "addPass", "(", "create<ISA_LIT>IssueVZeroUpperPass", "(", ")", ")", ";"], "ground_truth": ["ShouldPrint", "=", "true", ";"], "File": "X86TargetMachine121", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5403, "Length": 54, "Cover_Rate": 0.4462809917355372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcReg", "!=", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "false", ",", "false", ",", "true", ")", ".", "addImm", "(", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "SrcReg", ")", "*", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "false", ",", "false", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ",", "FrameIndex", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo62", "Func": "lowerCRSpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5404, "Length": 106, "Cover_Rate": 0.35451505016722407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{"], "ground_truth": ["MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";"], "File": "rvexMCTargetDesc", "Func": "creatervexMCSubtargetInfo", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5405, "Length": 24, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "immediate_operand", "(", "*", "scalar_op", ",", "Pmode", ")", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "*", "scalar_op", ",", "const0_rtx", ")", ")", "*", "scalar_op", "=", "force_reg", "(", "Pmode", ",", "*", "scalar_op", ")", ";", "*", "scalar_op", "=", "gen_rtx_SIGN_EXTEND", "(", "scalar_mode", ",", "*", "scalar_op", ")", ";", "return", "false", ";", "}", "if", "(", "CONST_INT_P", "(", "*", "scalar_op", ")", ")", "*", "scalar_op", "=", "force_reg", "(", "scalar_mode", ",", "*", "scalar_op", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "vector_mode", ")", ";", "<STR_LIT>", "(", "code_for_pred_broadcast", "(", "vector_mode", ")", ",", "tmp", ",", "*", "scalar_op", ",", "vl", ",", "mask_mode", ")", ";", "emit_vector_func", "(", "operands", ",", "tmp", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "riscv-v", "Func": "sew64_scalar_helper", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5406, "Length": 103, "Cover_Rate": 0.515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "first_regno", "=", "REGNO", "(", "elt_reg", ")", ";", "if", "(", "!", "nds32_consecutive_registers_load_store_p", "(", "op", ",", "!", "push_p", "?", "true", ":", "false", ",", "<NUM_LIT>", ",", "first_regno", ",", "rest_count", ")", ")", "return", "false", ";", "}", "index", "=", "rest_count", ";", "if", "(", "index", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "save_fp", ")", "{", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "index", ")", ";", "elt_mem", "=", "push_p", "?", "SET_DEST", "(", "elt", ")", ":", "SET_SRC", "(", "elt", ")", ";", "elt_reg", "=", "push_p", "?", "SET_SRC", "(", "elt", ")", ":", "SET_DEST", "(", "elt", ")", ";", "index", "++", ";", "if", "(", "GET_CODE", "(", "elt_mem", ")", "!=", "MEM", "||", "GET_CODE", "(", "elt_reg", ")", "!=", "REG", "||", "REGNO", "(", "elt_reg", ")", "!=", "FP_REGNUM", ")", "return", "false", ";", "}", "if", "(", "save_gp", ")", "{", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "index", ")", ";", "elt_mem", "=", "push_p", "?", "SET_DEST", "(", "elt", ")", ":", "SET_SRC", "(", "elt", ")", ";", "elt_reg", "=", "push_p", "?", "SET_SRC", "(", "elt", ")", ":", "SET_DEST", "(", "elt", ")", ";", "index", "++", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "elt_mem", ")", "!=", "MEM", "||", "GET_CODE", "(", "elt_reg", ")", "!=", "REG", "||", "REGNO", "(", "elt_reg", ")", "!=", "GP_REGNUM", ")", "return", "false", ";"], "File": "nds32-predicates", "Func": "nds32_valid_stack_push_pop_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5407, "Length": 192, "Cover_Rate": 0.3742690058479532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "return", ";", "}", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "reportIllegalCopy", "(", "this", ",", "MBB", ",", "MI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "if", "(", "RC", "->", "getSize", "(", ")", ">", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "EltSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["EltSize", "=", "<NUM_LIT>", ";"], "File": "SIInstrInfo103", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5408, "Length": 346, "Cover_Rate": 0.47203274215552526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDValue", "LoadChain", "=", "LN", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LN", "->", "getBasePtr", "(", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "MemVT", "=", "LN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Alignment", "=", "LN", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", ">=", "MemVT", ".", "getStoreSize", "(", ")", ")", "return", "Op", ";", "EVT", "ScalarVT", "=", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ",", "ScalarMemVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "unsigned", "Stride", "=", "ScalarMemVT", ".", "getStoreSize", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ",", "LoadChains", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "++", "Idx", ")", "{", "SDValue", "Load", ";", "if", "(", "ScalarVT", "!=", "ScalarMemVT", ")", "Load", "=", "DAG", ".", "getExtLoad", "(", "LN", "->", "getExtensionType", "(", ")", ",", "dl", ",", "ScalarVT", ",", "LoadChain", ",", "BasePtr", ",", "LN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "ScalarMemVT", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LN", "->", "getAAInfo", "(", ")", ")", ";", "else", "Load", "=", "DAG", ".", "getLoad", "(", "ScalarVT", ",", "dl", ",", "LoadChain", ",", "BasePtr", ",", "LN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "LN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LN", "->", "getAAInfo", "(", ")", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "LN", "->", "isIndexed", "(", ")", ")", "{", "assert", "(", "LN", "->", "getAddressingMode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Load", "=", "DAG", ".", "getIndexedLoad", "(", "Load", ",", "dl", ",", "BasePtr", ",", "LN", "->", "getOffset", "(", ")", ",", "LN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "Vals", "[", "Idx", "]", "=", "Load", ";", "LoadChains", "[", "Idx", "]", "=", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "BasePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Stride", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LoadChains", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getBuildVector", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "Vals", ")", ";", "if", "(", "LN", "->", "isIndexed", "(", ")", ")", "{", "SDValue", "RetOps", "[", "]", "=", "{", "Value", ",", "Vals", "[", "<NUM_LIT>", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "TF", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";", "}", "SDValue", "RetOps", "[", "]", "=", "{", "Value", ",", "TF", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "RetOps", ",", "dl", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerVectorLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5409, "Length": 466, "Cover_Rate": 0.6454293628808865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "ptr", "=", "clean_name", ";", "if", "(", "!", "ISALPHA", "(", "*", "name", ")", ")", "*", "ptr", "++", "=", "'$'", ";", "memcpy", "(", "ptr", ",", "name", ",", "len", "+", "<NUM_LIT>", ")", ";", "clean_symbol_name", "(", "clean_name", ")", ";", "fputs", "(", "clean_name", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "unicosmk_output_module_name", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5410, "Length": 45, "Cover_Rate": 0.5421686746987951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isExynosM1", "(", ")", "const", "{"], "ground_truth": ["return", "CPUString", "==", "<STR_LIT>", ";"], "File": "AArch64Subtarget13", "Func": "isExynosM1", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5411, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "RegisterAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "A", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "MBlazeTargetMachine1", "Func": "LLVMInitializeMBlazeTarget", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5412, "Length": 19, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_<ISA_LIT>_PC22", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_PC10", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_GOT22", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_GOT10", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_GOT13", ":", "return", "false", ";", "case", "VK_<ISA_LIT>_13", ":", "return", "false", ";", "case", "VK_Sparc_WDI<ISA_LIT>30", ":", "return", "false", ";", "case", "VK_<ISA_LIT>_WPLT30", ":", "return", "false", ";", "case", "VK_Sparc_R_DI<ISA_LIT>32", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_GD_HI22", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_GD_LO10", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_GD_ADD", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_GD_CALL", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";", "case", "VK_<ISA_LIT>_TLS_LDM_HI22", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";"], "ground_truth": ["case", "VK_<ISA_LIT>_TLS_LDM_LO10", ":", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";"], "File": "SparcMCExpr21", "Func": "printVariantKind", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5413, "Length": 134, "Cover_Rate": 0.37746478873239436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_xorhi", "(", "qword", "a", ",", "unsigned", "short", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_xor", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_ushort8", ")", "(", "si_from_ushort", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_xorhi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5414, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_init_simd_builtin_types", "(", ")", ";", "aarch64_init_simd_builtin_scalar_types", "(", ")", ";", "tree", "lane_check_fpr", "=", "build_function_type_list", "(", "void_type_node", ",", "size_type_node", ",", "size_type_node", ",", "intSI_type_node", ",", "NULL", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_LANE_CHECK", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "lane_check_fpr", ",", "AARCH64_SIMD_BUILTIN_LANE_CHECK", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_simd_builtin_data", ")", ";", "i", "++", ",", "fcode", "++", ")", "{", "bool", "print_type_signature_p", "=", "false", ";", "char", "type_signature", "[", "SIMD_MAX_BUILTIN_ARGS", "]", "=", "{", "<NUM_LIT>", "}", ";", "aarch64_simd_builtin_datum", "*", "d", "=", "&", "aarch64_simd_builtin_data", "[", "i", "]", ";", "char", "namebuf", "[", "<NUM_LIT>", "]", ";", "tree", "ftype", "=", "NULL", ";", "tree", "fndecl", "=", "NULL", ";", "d", "->", "fcode", "=", "fcode", ";", "int", "op_num", "=", "insn_data", "[", "d", "->", "code", "]", ".", "n_operands", "-", "<NUM_LIT>", ";", "int", "arg_num", "=", "d", "->", "qualifiers", "[", "<NUM_LIT>", "]", "&", "qualifier_void", "?", "op_num", "+", "<NUM_LIT>", ":", "op_num", ";", "tree", "return_type", "=", "void_type_node", ",", "args", "=", "void_list_node", ";", "tree", "eltype", ";", "for", "(", ";", "op_num", ">=", "<NUM_LIT>", ";", "arg_num", "--", ",", "op_num", "--", ")", "{", "machine_mode", "op_mode", "=", "insn_data", "[", "d", "->", "code", "]", ".", "operand", "[", "op_num", "]", ".", "mode", ";", "enum", "aarch64_type_qualifiers", "qualifiers", "=", "d", "->", "qualifiers", "[", "arg_num", "]", ";"], "ground_truth": ["if", "(", "qualifiers", "&", "qualifier_unsigned", ")", "{"], "File": "aarch64-builtins2", "Func": "aarch64_init_simd_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5415, "Length": 204, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "std", "::", "string", ">", ",", "<NUM_LIT>", ">", "MapAndConstraints", ";", "unsigned", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Kind", ",", "Inst", ",", "MapAndConstraints", ",", "ErrorInfo", ",", "false", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";"], "ground_truth": ["if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{"], "File": "MipsAsmParser41", "Func": "MatchAndEmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5416, "Length": 96, "Cover_Rate": 0.4824120603015075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EVT", "ValTy", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "GOTFlag", "=", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "OFSTFlag", "=", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "BAGOTOffset", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "ValTy", ",", "<NUM_LIT>", ",", "GOTFlag", ")", ";", "BAGOTOffset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValTy", ",", "GetGlobalReg", "(", "DAG", ",", "ValTy", ")", ",", "BAGOTOffset", ")", ";", "SDValue", "BALOOffset", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "ValTy", ",", "<NUM_LIT>", ",", "OFSTFlag", ")", ";"], "ground_truth": ["SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "ValTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "BAGOTOffset", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering21", "Func": "LowerBlockAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5417, "Length": 114, "Cover_Rate": 0.3573667711598746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_x86_fnstcw_1", "(", "stored_mode", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "stored_mode", ")", ";", "if", "(", "TARGET_64BIT", "||", "TARGET_PARTIAL_REG_STALL", "||", "optimize_size", ")", "{", "switch", "(", "mode", ")", "{", "case", "I387_CW_TRUNC", ":", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_TRUNC", ";", "break", ";", "case", "I387_CW_FLOOR", ":", "emit_insn", "(", "gen_andhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "~", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_FLOOR", ";", "break", ";", "case", "I387_CW_CEIL", ":", "emit_insn", "(", "gen_andhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "~", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_CEIL", ";", "break", ";", "case", "I387_CW_MASK_PM", ":", "emit_insn", "(", "gen_iorhi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "slot", "=", "SLOT_CW_MASK_PM", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}"], "ground_truth": ["else", "{"], "File": "i3863", "Func": "emit_i387_cw_initialization", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5418, "Length": 167, "Cover_Rate": 0.5138461538461538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>PostLegalizerLoweringPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64PostLegalizerLowering", "Func": "AArch64PostLegalizerLowering", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5419, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "M68kMCCodeEmitter", "Func": "~M68kMCCodeEmitter", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5420, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LoadVT", "=", "VT", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "LoadVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["SDValue", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "{", "LoadVT", ",", "<STR_LIT>", "}", ",", "Ops", ")", ";"], "File": "AArch64ISelLowering154", "Func": "performLD1RQCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5421, "Length": 69, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ")", ";", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShImmVal", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "}", "else", "{", "ShReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isShifterOpProfitable", "(", "N", ",", "ShOpcVal", ",", "ShImmVal", ")", ")", "return", "false", ";", "}", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG46", "Func": "SelectShifterOperandReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5422, "Length": 120, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_sub_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wsubh", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_sub_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5423, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "{"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "AArch64InstructionSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5424, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "value", "=", "(", "value", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "O", "<<", "(", "int", ")", "value", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter11", "Func": "printS5ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5425, "Length": 40, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseOptionalToken", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "Expr", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AArch64AsmParser43", "Func": "tryParseAdrLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5426, "Length": 74, "Cover_Rate": 0.6491228070175439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "mode", "==", "CCVIALLmode", "||", "mode", "==", "CCVIANYmode", ")", "return", "reverse_condition", "(", "code", ")", ";"], "ground_truth": ["else", "gcc_unreachable", "(", ")", ";"], "File": "s390", "Func": "s390_reverse_condition", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5427, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "{", "int", "Idx", "=", "CostTableLookup", "(", "SSE41AltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "SSE41AltShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSSE3AltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasSSSE3", "(", ")", ")", "{", "int", "Idx", "=", "CostTableLookup", "(", "SSSE3AltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "SSSE3AltShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSEAltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "int", "Idx", "=", "CostTableLookup", "(", "SSEAltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "SSEAltShuffleTbl", "[", "Idx", "]", ".", "Cost", ";"], "ground_truth": ["return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "File": "X86TargetTransformInfo112", "Func": "getShuffleCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5428, "Length": 253, "Cover_Rate": 0.3682678311499272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumSpilledSGPRs", "+=", "num", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)1", "Func": "addToSpilledSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5429, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_min_epi8", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "vec_min", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "smmintrin2", "Func": "_mm_min_epi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5430, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MF", ".", "callsUnwindInit", "(", ")", "||", "MF", ".", "hasEHFunclets", "(", ")", "||", "MF", ".", "callsEHReturn", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MFI", ".", "hasCopyImplyingStackAdjustment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)2", "Func": "hasFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5431, "Length": 102, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CI", "->", "isTailCall", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "mayBeEmittedAsTailCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5432, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setMacro", "(", ")", "{"], "ground_truth": ["macro", "=", "true", ";"], "File": "MipsAsmParser1", "Func": "setMacro", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5433, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "HexagonTargetMachine31", "Func": "LLVMInitializeHexagonTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5434, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CmpInst", "::", "FCMP_ORD", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNO", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UEQ", ":", "CondCode", "=", "<STR_LIT>", ";", "CondCode2", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UGT", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UGE", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULT", ":", "CondCode", "=", "<STR_LIT>", ";", "break", ";", "case", "CmpInst", "::", "FCMP_ULE", ":", "CondCode", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64InstructionSelector", "Func": "changeFCMPPredToAArch64CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5435, "Length": 83, "Cover_Rate": 0.3516949152542373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvtsd_si32", "(", "__m128d", "__A", ")", "{"], "ground_truth": ["return", "__builtin_ia32_cvtsd2si", "(", "(", "__v2df", ")", "__A", ")", ";"], "File": "emmintrin4", "Func": "_mm_cvtsd_si32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5436, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmInstrumentation", "::", "<ISA_LIT>AsmInstrumentation", "(", "const", "MCSubtargetInfo", "*", "&", "STI", ")", ":", "STI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation1", "Func": "X86AsmInstrumentation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5437, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AluCode", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", "LPAC", "::", "isPostOp", "(", "AluCode", ")", "&&", "usesGivenOffset", "(", "MI", ",", "AddOffset", ")", ";"], "File": "DLXInstPrinter", "Func": "isPostIncrementForm", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5438, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V2DstIndex", "=", "i", ";", "}", "}", "if", "(", "V1DstIndex", "==", "-", "<NUM_LIT>", "&&", "V2DstIndex", "==", "-", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "V2SrcIndex", "=", "<NUM_LIT>", ";", "if", "(", "V1DstIndex", "!=", "-", "<NUM_LIT>", ")", "{", "V2SrcIndex", "=", "Mask", "[", "V1DstIndex", "]", ";", "V2DstIndex", "=", "V1DstIndex", ";", "V2", "=", "V1", ";", "}", "else", "{", "V2SrcIndex", "=", "Mask", "[", "V2DstIndex", "]", "-", "<NUM_LIT>", ";", "}", "if", "(", "!", "V1UsedInPlace", ")", "V1", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "unsigned", "InsertPSMask", "=", "V2SrcIndex", "<<", "<NUM_LIT>", "|", "V2DstIndex", "<<", "<NUM_LIT>", "|", "ZMask", ";", "assert", "(", "(", "InsertPSMask", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "InsertPSMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering208", "Func": "lowerVectorShuffleAsInsertPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5439, "Length": 132, "Cover_Rate": 0.4036697247706422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "iterator", "begin", "(", ")", "const", "{", "return", "Masks", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "begin", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5440, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "arg_area_size", "(", "void", ")", "{"], "ground_truth": ["if", "(", "crtl", "->", "outgoing_args_size", ")", "{"], "File": "bfin", "Func": "arg_area_size", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 5441, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasTME", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasTME", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5442, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "IsLittleEndian", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ";", "AlignmentIsInBytes", "=", "false", ";", "CommentString", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "DollarIsPC", "=", "true", ";"], "ground_truth": ["MinInstAlignment", "=", "<NUM_LIT>", ";"], "File": "PPCMCAsmInfo10", "Func": "PPCELFMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5443, "Length": 43, "Cover_Rate": 0.4387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Filled", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "DSI", "(", "I", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", "&&", "TII", "->", "GetInstSizeInBytes", "(", "std", "::", "next", "(", "DSI", ")", ")", "==", "<NUM_LIT>", "&&", "DSI", "->", "isCall", "(", ")", ")", "{", "DSI", "->", "setDesc", "(", "TII", "->", "get", "(", "getEquivalentCallShort", "(", "DSI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "}", "continue", ";", "}", "}", "unsigned", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "(", "unsigned", ")", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "<STR_LIT>", ")", "{", "I", "=", "replaceWithCompactBranch", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ")", ";", "continue", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "I", "=", "replaceWithCompactJump", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ")", ";", "continue", ";", "default", ":", "break", ";", "}", "}", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "I", ",", "std", "::", "next", "(", "I", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller40", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5444, "Length": 207, "Cover_Rate": 0.5240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "In16BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "In64BitMode", "||", "Has<ISA_LIT>_64", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "StackAlignOverride", ";"], "File": "X86Subtarget (2)1", "Func": "initSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5445, "Length": 57, "Cover_Rate": 0.3048128342245989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v4su", "__shmax", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4su", "__result", ";", "__lshift", "=", "vec_splat", "(", "(", "__v4su", ")", "__B", ",", "<NUM_LIT>", ")", ";", "__lshift", "=", "vec_splat", "(", "(", "__v4su", ")", "__B", ",", "<NUM_LIT>", ")", ";", "__shmask", "=", "vec_cmplt", "(", "__lshift", ",", "__shmax", ")", ";", "__result", "=", "vec_sl", "(", "(", "__v4su", ")", "__A", ",", "__lshift", ")", ";", "__result", "=", "vec_sel", "(", "(", "__v4su", ")", "__shmask", ",", "__result", ",", "__shmask", ")", ";", "return", "(", "__m128i", ")", "__result", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_sll_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5446, "Length": 83, "Cover_Rate": 0.7345132743362832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "val", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "val", ">=", "<NUM_LIT>", ")", "{", "val", "=", "val", "-", "<NUM_LIT>", ";", "}", "if", "(", "val", ">", "<NUM_LIT>", ")", "{", "while", "(", "--", "val", ">=", "<NUM_LIT>", ")", "{", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "QImode", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "if", "(", "D_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "QImode", "||", "DA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "}", "else", "{", "while", "(", "++", "val", "<=", "<NUM_LIT>", ")", "{", "if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "QImode", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "D_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "ground_truth": ["if", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "QImode", "||", "DA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "File": "m68hc111", "Func": "m68hc11_gen_rotate", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5447, "Length": 204, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opt", "==", "<STR_LIT>", ")", "{", "PrintAliases", "=", "false", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter13", "Func": "applyTargetSpecificCLOption", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5448, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "if", "(", "cfg", "->", "code", "[", "i", "]", ">=", "<NUM_LIT>", ")", "nios2_set_fpu_custom_code", "(", "(", "enum", "n2fpu_code", ")", "i", ",", "cfg", "->", "code", "[", "i", "]", ",", "override", ")", ";"], "ground_truth": ["if", "(", "cfg", "->", "set_sp_constants", ")", "flag_single_precision_constant", "=", "<NUM_LIT>", ";"], "File": "nios2", "Func": "nios2_handle_custom_fpu_cfg", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5449, "Length": 55, "Cover_Rate": 0.4954954954954955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "VEMCCodeEmitter", "Func": "VEMCCodeEmitter", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5450, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Fixup", ".", "getOffset", "(", ")", "+", "Size", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "SignedValue", "=", "static_cast", "<", "int64_t", ">", "(", "Value", ")", ";", "if", "(", "(", "Target", ".", "isAbsolute", "(", ")", "||", "IsResolved", ")", "&&", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ".", "Flags", "&", "MCFixupKindInfo", "::", "FKF_IsPCRel", ")", "{", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "!", "isIntN", "(", "Size", "*", "<NUM_LIT>", ",", "SignedValue", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "Twine", "(", "SignedValue", ")", "+", "<STR_LIT>", "+", "Twine", "(", "Size", ")", "+", "(", "(", "Size", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "isIntN", "(", "Size", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "SignedValue", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend (2)2", "Func": "applyFixup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5451, "Length": 141, "Cover_Rate": 0.618421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "XtensaFrameLowering1", "Func": "XtensaFrameLowering", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5452, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "state_transition", "(", "curr_state", ",", "insn", ")", ";"], "ground_truth": ["state", "->", "insns_left", "=", "targetm", ".", "sched", ".", "variable_issue", "(", "<NUM_LIT>", ",", "false", ",", "insn", ",", "state", "->", "insns_left", ")", ";"], "File": "mips4", "Func": "mips_sim_issue_insn", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5453, "Length": 28, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Ptr", "=", "I", ".", "getPointerOperand", "(", ")", ";", "if", "(", "!", "DA", "->", "isUniform", "(", "Ptr", ")", ")", "return", ";", "if", "(", "Instruction", "*", "PtrI", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ")", "setUniformMetadata", "(", "PtrI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues16", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5454, "Length": 42, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "AMDGPUISelLowering131", "Func": "AMDGPUTargetLowering", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5455, "Length": 144, "Cover_Rate": 0.4721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ScheduleDAGInstrs", "*", "create<ISA_LIT>MachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "ScheduleDAGMILive", "*", "DAG", "=", "new", "ScheduleDAGMILive", "(", "C", ",", "llvm", "::", "make_unique", "<", "<ISA_LIT>PreRASchedStrategy", ">", "(", "C", ")", ")", ";", "DAG", "->", "addMutation", "(", "createCopyConstrainDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "PPCTargetMachine68", "Func": "createPPCMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5456, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vstrwq_p_s32", "(", "__addr", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vst1q_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5457, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpaddlq_u32", "(", "uint32x4_t", "a", ")", "{", "uint64x2_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vpaddlq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5458, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "BlackfinTargetLowering", "*", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["return", "const_cast", "<", "BlackfinTargetLowering", "*", ">", "(", "&", "TLInfo", ")", ";"], "File": "BlackfinTargetMachine1", "Func": "getTargetLowering", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5459, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeExtractVectorElt", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "Optional", "<", "ValueAndVReg", ">", "MaybeIdxVal", "=", "getConstantVRegValWithLookThrough", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "MaybeIdxVal", ")", "return", "true", ";", "const", "int64_t", "IdxVal", "=", "MaybeIdxVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";"], "ground_truth": ["LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5460, "Length": 108, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "cost", ";", "if", "(", "TARGET_THUMB", ")", "{", "switch", "(", "code", ")", "{", "case", "MULT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "default", ":", "*", "total", "=", "thumb_rtx_costs", "(", "x", ",", "code", ",", "outer_code", ")", ";", "return", "true", ";", "}", "}", "switch", "(", "code", ")", "{", "case", "MULT", ":", "if", "(", "mode", "==", "DImode", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "ZERO_EXTEND", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", ")", ")", "{", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "{", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "mode", "==", "DImode", ")", "{", "cost", "=", "<NUM_LIT>", ";", "nonreg_cost", "=", "<NUM_LIT>", ";", "}", "else", "{", "cost", "=", "<NUM_LIT>", ";"], "ground_truth": ["nonreg_cost", "=", "<NUM_LIT>", ";"], "File": "arm3", "Func": "arm_9e_rtx_costs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5461, "Length": 163, "Cover_Rate": 0.6442687747035574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "DstTy", "=", "TLI", "->", "getValueType", "(", "Dst", ")", ";", "if", "(", "!", "SrcTy", ".", "isSimple", "(", ")", "||", "!", "DstTy", ".", "isSimple", "(", ")", ")", "return", "TargetTransformInfo", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";", "static", "const", "TypeConversionCostTblEntry", "<", "MVT", ">", "ConversionTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "ground_truth": ["int", "Idx", "=", "ConvertCostTableLookup", "<", "MVT", ">", "(", "ConversionTbl", ",", "array_lengthof", "(", "ConversionTbl", ")", ",", "ISD", ",", "DstTy", ".", "getSimpleVT", "(", ")", ",", "SrcTy", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "AArch64TargetTransformInfo33", "Func": "getCastInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5462, "Length": 301, "Cover_Rate": 0.5948616600790514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StackAlignment", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "uint64_t", "AlignMask", "=", "StackAlignment", "-", "<NUM_LIT>", ";", "int64_t", "Offset", "=", "StackSize", ";", "unsigned", "SlotSize", "=", "Subtarget", ".", "getSlotSize", "(", ")", ";", "if", "(", "(", "Offset", "&", "AlignMask", ")", "<=", "(", "StackAlignment", "-", "SlotSize", ")", ")", "{", "Offset", "+=", "(", "(", "StackAlignment", "-", "SlotSize", ")", "-", "(", "Offset", "&", "AlignMask", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "M68kISelLowering", "Func": "GetAlignedArgumentStackSize", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5463, "Length": 64, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "addPredicatedMveVpredROp", "(", "MachineInstrBuilder", "&", "MIB", ",", "unsigned", "Cond", ",", "unsigned", "Inactive", ")", "{", "addPredicatedMveVpredNOp", "(", "MIB", ",", "Cond", ")", ";", "MIB", ".", "addReg", "(", "Inactive", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "addPredicatedMveVpredROp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5464, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "PrintUnsigned", "=", "true", ";", "break", ";", "}", "int32_t", "Rotated", "=", "<STR_LIT>", "(", "Bits", ",", "Rot", ")", ";", "if", "(", "<STR_LIT>", "(", "Rotated", ")", "==", "Op", ".", "getImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", ";", "if", "(", "PrintUnsigned", ")", "O", "<<", "static_cast", "<", "uint32_t", ">", "(", "Rotated", ")", ";", "else", "O", "<<", "Rotated", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter65", "Func": "printModImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5465, "Length": 72, "Cover_Rate": 0.32286995515695066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_block_set_vect", "(", "rtx", "dstbase", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "value", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "(", "(", "align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "(", "length", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "&&", "(", "!", "unaligned_access", "||", "BYTES_BIG_ENDIAN", ")", ")", "return", "false", ";", "if", "(", "(", "align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "arm_block_set_aligned_vect", "(", "dstbase", ",", "length", ",", "value", ",", "align", ")", ";", "else", "return", "arm_block_set_unaligned_vect", "(", "dstbase", ",", "length", ",", "value", ",", "align", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_block_set_vect", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5466, "Length": 86, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReportErrors", ")", "Context", ".", "reportError", "(", "Loc", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "HexagonShuffler15", "Func": "reportError", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5467, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "mprocInstrInfo", "Func": "getRegisterInfo", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5468, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TagName", "!=", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "TagName", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "O", "<<", "<STR_LIT>", "<<", "Aux", "[", "i", "]", ";"], "ground_truth": ["}"], "File": "PIC16DebugInfo1", "Func": "EmitAuxEntry", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5469, "Length": 36, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "gv", "=", "mo", ".", "getGlobal", "(", ")", ";", "TM", ".", "getNameWithPrefix", "(", "name", ",", "gv", ",", "Mang", ")", ";", "}", "else", "{", "assert", "(", "mo", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "Mangler", "::", "getNameWithPrefix", "(", "name", ",", "mo", ".", "getSymbolName", "(", ")", ",", "ap", ".", "getDataLayout", "(", ")", ")", ";", "}"], "ground_truth": ["return", "ap", ".", "OutContext", ".", "getOrCreateSymbol", "(", "name", ")", ";"], "File": "TGSIAsmPrinter", "Func": "GetSymbolFromOperand", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5470, "Length": 66, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "LEGRegisterInfo", "Func": "getFrameRegister", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5471, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_xor_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "__builtin_ia32_xorps", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_xor_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5472, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32_t", ")", "ASESet", ";"], "ground_truth": ["}"], "File": "MipsABIFlagsSection (2)1", "Func": "getASESetValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5473, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hardenSlsRetBr", "(", ")", "&&", "isIndirectControlFlowNotComingBack", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hardenSlsBlr", "(", ")", "&&", "isIndirectCall", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "&", "MI", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5474, "Length": 125, "Cover_Rate": 0.7102272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "frv_finish_packet", "(", "handle_packet", ")", ";", "frv_start_packet_block", "(", ")", ";", "}", "if", "(", "INSN_P", "(", "insn", ")", ")", "switch", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", ")", "{", "case", "USE", ":", "case", "CLOBBER", ":", "break", ";", "default", ":", "if", "(", "CALL_P", "(", "insn", ")", "&&", "frv_cpu_type", "==", "FRV_CPU_TOMCAT", ")", "frv_finish_packet", "(", "handle_packet", ")", ";", "eh_insn_p", "=", "(", "find_reg_note", "(", "insn", ",", "REG_EH_REGION", ",", "NULL", ")", "!=", "NULL", ")", ";", "if", "(", "eh_insn_p", "&&", "!", "frv_issues_to_branch_unit_p", "(", "insn", ")", ")", "frv_finish_packet", "(", "handle_packet", ")", ";", "if", "(", "!", "frv_pack_insn_p", "(", "insn", ")", ")", "{", "frv_finish_packet", "(", "handle_packet", ")", ";", "while", "(", "!", "frv_pack_insn_p", "(", "insn", ")", ")", "state_transition", "(", "frv_packet", ".", "dfa_state", ",", "<NUM_LIT>", ")", ";", "}", "frv_add_insn_to_packet", "(", "insn", ")", ";", "if", "(", "code", "==", "CALL_INSN", "||", "code", "==", "JUMP_INSN", "||", "eh_insn_p", ")", "frv_finish_packet", "(", "handle_packet", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "frv", "Func": "frv_for_each_packet", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 5475, "Length": 142, "Cover_Rate": 0.5298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Arg", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Lo", ")", ")", ";"], "ground_truth": ["RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "Hi", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "Passv64i1ArgInRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5476, "Length": 104, "Cover_Rate": 0.4792626728110599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SparcISelLowering (2)2", "Func": "FPCondCCodeToFCC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5477, "Length": 76, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "(", "L", "?", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintMB", "(", "HB", ")", ":", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", "<<", "<STR_LIT>", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "L", ")", "{"], "ground_truth": ["for", "(", "MachineLoop", "::", "iterator", "I", "=", "L", "->", "begin", "(", ")", ",", "E", "=", "L", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Changed", "|=", "visitLoop", "(", "*", "I", ")", ";"], "File": "HexagonEarlyIfConv1", "Func": "visitLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5478, "Length": 72, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+", "<NUM_LIT>", ",", "Fixups", ",", "STI", ")", ";", "Binary", "|=", "Rn", "<<", "<NUM_LIT>", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5479, "Length": 56, "Cover_Rate": 0.6746987951807228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameReg", "=", "<STR_LIT>", ";", "return", "StackOffset", "::", "getFixed", "(", "FrameOffset", "+", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ")", ";", "}", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "isFixed", ")", "{", "if", "(", "hasBP", "(", "MF", ")", ")", "FrameReg", "=", "<STR_LIT>", ";", "else", "FrameReg", "=", "<STR_LIT>", ";", "return", "StackOffset", "::", "getFixed", "(", "FrameOffset", "+", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ")", ";", "}", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["return", "StackOffset", "::", "getFixed", "(", "FrameOffset", ")", ";"], "File": "VEFrameLowering", "Func": "getFrameIndexReference", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5480, "Length": 88, "Cover_Rate": 0.4808743169398907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsnType", "Rs", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "InsnType", "Rt", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "int64_t", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "bool", "HasRs", "=", "false", ";", "if", "(", "Rs", ">=", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasRs", "=", "true", ";", "}", "else", "if", "(", "Rs", "!=", "<NUM_LIT>", "&&", "Rs", "<", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasRs", "=", "true", ";", "}", "else", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler1", "Func": "DecodeDaddiGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5481, "Length": 161, "Cover_Rate": 0.8429319371727748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "DstVT", "!=", "<STR_LIT>", "&&", "DstVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "return", "false", ";", "unsigned", "InputReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "InputReg", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "UpdateValueMap", "(", "I", ",", "InputReg", ")", ";", "return", "true", ";", "}", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "CopyRC", "=", "(", "SrcVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CopyReg", "=", "createResultReg", "(", "CopyRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CopyReg", ")", ".", "addReg", "(", "InputReg", ")", ";", "InputReg", "=", "CopyReg", ";", "}", "unsigned", "ResultReg", "=", "FastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "InputReg", ",", "true", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel112", "Func": "X86SelectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5482, "Length": 179, "Cover_Rate": 0.7920353982300885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "(", "SymbolName", "!=", "CurrentFn", "->", "getName", "(", ")", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitDirectiveEnd", "(", "SymbolName", ")", ";", "CurrentFn", "=", "nullptr", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "<NUM_LIT>", ">", "TmpReg", ";", "OperandMatchResultTy", "ResTy", "=", "parseAnyRegister", "(", "TmpReg", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", "||", "ResTy", "==", "MatchOperand_ParseFail", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "<ISA_LIT>Operand", "&", "StackRegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "TmpReg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "StackRegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "StackRegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "StackReg", "=", "StackRegOpnd", ".", "getGPR32Reg", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "const", "MCExpr", "*", "FrameSize", ";", "int64_t", "FrameSizeVal", ";", "if", "(", "Parser", ".", "parseExpression", "(", "FrameSize", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "FrameSize", "->", "EvaluateAsAbsolute", "(", "FrameSizeVal", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "TmpReg", ".", "clear", "(", ")", ";", "ResTy", "=", "parseAnyRegister", "(", "TmpReg", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_NoMatch", "||", "ResTy", "==", "MatchOperand_ParseFail", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "<ISA_LIT>Operand", "&", "ReturnRegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "TmpReg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "ReturnRegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "ReturnRegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser32", "Func": "ParseDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5483, "Length": 351, "Cover_Rate": 0.34110787172011664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend21", "Func": "getFixupKindInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5484, "Length": 333, "Cover_Rate": 0.9652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "WideRegs", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "B", ".", "buildAnyExt", "(", "S32", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "int", "NumElts", "=", "StoreVT", ".", "getNumElements", "(", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "NumElts", ",", "S32", ")", ",", "WideRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "ImageStore", "&&", "ST", ".", "hasImageStoreD16Bug", "(", ")", ")", "{", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "S32", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "PackedRegs", ".", "push_back", "(", "Reg", ")", ";", "PackedRegs", ".", "resize", "(", "<NUM_LIT>", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PackedRegs", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";", "PackedRegs", ".", "resize", "(", "<NUM_LIT>", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Reg", "=", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "S16", ")", ",", "PackedRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "return", "B", ".", "buildBitcast", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "StoreVT", ".", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PackedRegs", ";", "Reg", "=", "B", ".", "buildBitcast", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "S32", ")", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "Reg", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "PackedRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";"], "ground_truth": ["PackedRegs", ".", "resize", "(", "<NUM_LIT>", ",", "B", ".", "buildUndef", "(", "S32", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPULegalizerInfo26", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5485, "Length": 424, "Cover_Rate": 0.7737226277372263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "uint64_t", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["bool", "Result", "=", "(", "Index", "*", "ElSize", ")", "%", "vecWidth", "==", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)", "Func": "isVEXTRACTIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5486, "Length": 83, "Cover_Rate": 0.7280701754385965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "StartLoc", ",", "EndLoc", ";", "if", "(", "parseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ",", "false", ")", ")", "return", "true", ";", "if", "(", "Lexer", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";"], "ground_truth": ["SMLoc", "RBracLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "M88kAsmParser", "Func": "parseScaledRegister", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5487, "Length": 48, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVMLxHazards", "(", ")", "const", "{"], "ground_truth": ["return", "HasVMLxHazards", ";"], "File": "ARMSubtarget (2)3", "Func": "hasVMLxHazards", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5488, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "do_dispatch", "(", "rtx_insn", "*", "insn", ",", "int", "mode", ")", "{"], "ground_truth": ["if", "(", "mode", "==", "DISPATCH_INIT", ")", "init_dispatch_sched", "(", ")", ";"], "File": "i3864", "Func": "do_dispatch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5489, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "AluCode", "isdTo<ISA_LIT>AluCode", "(", "<STR_LIT>", "Node_type", ")", "{", "switch", "(", "Node_type", ")", "{", "case", "<STR_LIT>", ":", "return", "AluCode", "::", "ADD", ";", "case", "<STR_LIT>", ":", "return", "AluCode", "::", "ADDC", ";", "case", "<STR_LIT>", ":", "return", "AluCode", "::", "SUB", ";", "case", "<STR_LIT>", ":", "return", "AluCode", "::", "SUBB", ";", "case", "<STR_LIT>", ":", "return", "AluCode", "::", "AND", ";", "case", "<STR_LIT>", ":", "return", "AluCode", "::", "OR", ";", "case", "<STR_LIT>", ":", "return", "AluCode", "::", "XOR", ";", "case", "<STR_LIT>", ":", "return", "AluCode", "::", "SHL", ";", "case", "<STR_LIT>", ":", "return", "AluCode", "::", "SRL", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "AluCode", "::", "SRA", ";"], "File": "DLXAluCode", "Func": "isdToDLXAluCode", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5490, "Length": 94, "Cover_Rate": 0.752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cum", "->", "nregs", "=", "<NUM_LIT>", ";", "if", "(", "fntype", "==", "<NUM_LIT>", ")", "{", "const", "char", "*", "name", ";", "size_t", "len", ";", "if", "(", "libname", "==", "<NUM_LIT>", "||", "GET_CODE", "(", "libname", ")", "!=", "SYMBOL_REF", ")", "return", ";", "name", "=", "XSTR", "(", "libname", ",", "<NUM_LIT>", ")", ";", "len", "=", "strlen", "(", "name", ")", ";", "if", "(", "len", ">", "<NUM_LIT>", "&&", "(", "(", "name", "[", "len", "-", "<NUM_LIT>", "]", "==", "'d'", "&&", "(", "name", "[", "len", "-", "<NUM_LIT>", "]", "==", "'f'", "||", "name", "[", "len", "-", "<NUM_LIT>", "]", "==", "'i'", ")", ")", "||", "(", "name", "[", "len", "-", "<NUM_LIT>", "]", "==", "'d'", "&&", "(", "name", "[", "len", "-", "<NUM_LIT>", "]", "==", "'i'", "||", "name", "[", "len", "-", "<NUM_LIT>", "]", "==", "'f'", ")", ")", ")", ")", "{", "cum", "->", "words", "=", "<NUM_LIT>", ";", "cum", "->", "nregs", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "m68hc11_init_cumulative_args", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5491, "Length": 136, "Cover_Rate": 0.6834170854271356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "fitsRegularPattern", "<", "int", ">", "(", "Begin", ",", "<NUM_LIT>", ",", "Mid", ",", "Indices", ".", "size", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Wt", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "return", "SDValue", "(", ")", ";", "if", "(", "fitsRegularPattern", "<", "int", ">", "(", "Mid", ",", "<NUM_LIT>", ",", "End", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Ws", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "fitsRegularPattern", "<", "int", ">", "(", "Mid", ",", "<NUM_LIT>", ",", "End", ",", "Indices", ".", "size", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Ws", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "return", "SDValue", "(", ")", ";"], "File": "MipsSEISelLowering (2)4", "Func": "lowerVECTOR_SHUFFLE_PCKOD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5492, "Length": 107, "Cover_Rate": 0.44398340248962653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vreinterpretq_u32_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5493, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_classes_intersect_p", "(", "ACC_REGS", ",", "class", ")", ")", "return", "true", ";", "}", "}", "if", "(", "TARGET_FLOAT64", "&&", "from", "==", "SImode", "&&", "GET_MODE_SIZE", "(", "to", ")", ">=", "UNITS_PER_WORD", "&&", "reg_classes_intersect_p", "(", "FP_REGS", ",", "class", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "mips3", "Func": "mips_cannot_change_mode_class", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5494, "Length": 42, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Imm", ".", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "getImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5495, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeRVCInstrSImm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "uint64_t", "SImm6", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "Result", "=", "decodeSImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "SImm6", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["(", "void", ")", "Result", ";"], "File": "RISCVDisassembler11", "Func": "decodeRVCInstrSImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5496, "Length": 65, "Cover_Rate": 0.7926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineInstr", "&", "DefMI", "=", "*", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "(", "DefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "DefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "DefMI", ".", "getParent", "(", ")", "!=", "FrameSetup", "->", "getParent", "(", ")", ")", "return", "nullptr", ";"], "File": "X86CallFrameOptimization36", "Func": "canFoldIntoRegPush", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5497, "Length": 60, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>PostLegalizeCombiner", "(", "bool", "IsOptNone", ")", "{", "return", "new", "<ISA_LIT>PostLegalizerCombiner", "(", "IsOptNone", ")", ";"], "ground_truth": ["}"], "File": "MipsPostLegalizerCombiner", "Func": "createMipsPostLegalizeCombiner", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5498, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ElementCount", "EC", "=", "MemVT", ".", "getVectorElementCount", "(", ")", ";", "if", "(", "StoreNode", "->", "isNonTemporal", "(", ")", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "EC", ".", "isKnownEven", "(", ")", "&&", "(", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "MemVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "MemVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "MemVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "MemVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "StoreNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "MemVT", ".", "getHalfNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "StoreNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "EC", ".", "getKnownMinValue", "(", ")", "/", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "Dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "{", "StoreNode", "->", "getChain", "(", ")", ",", "Lo", ",", "Hi", ",", "StoreNode", "->", "getBasePtr", "(", ")", "}", ",", "StoreNode", "->", "getMemoryVT", "(", ")", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "return", "Result", ";", "}", "}", "else", "if", "(", "MemVT", "==", "<STR_LIT>", "&&", "StoreNode", "->", "isVolatile", "(", ")", ")", "{", "assert", "(", "StoreNode", "->", "getValue", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "<STR_LIT>", ",", "StoreNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "<STR_LIT>", ",", "StoreNode", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering89", "Func": "LowerSTORE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5499, "Length": 302, "Cover_Rate": 0.5197934595524957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "]", "!=", "(", "int", ")", "i", ")", "return", "false", ";", "if", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "(", "int", ")", "(", "NumElts", "+", "i", "+", "Offset", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "isVMOVNMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5500, "Length": 55, "Cover_Rate": 0.40145985401459855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "hasV60Ops", "(", ")", ")", "return", ";", "if", "(", "DstInst", "->", "isCopy", "(", ")", ")", "Dep", ".", "setLatency", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "DstInst", "->", "isRegSequence", "(", ")", "||", "DstInst", "->", "isCopy", "(", ")", ")", "&&", "Dst", "->", "NumSuccs", "==", "<NUM_LIT>", ")", "{", "Register", "DReg", "=", "DstInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DDst", "=", "Dst", "->", "Succs", "[", "<NUM_LIT>", "]", ".", "getSUnit", "(", ")", "->", "getInstr", "(", ")", ";", "unsigned", "UseIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "OpNum", "<", "DDst", "->", "getNumOperands", "(", ")", ";", "OpNum", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "DDst", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DReg", ")", "{"], "ground_truth": ["UseIdx", "=", "OpNum", ";"], "File": "HexagonSubtarget29", "Func": "adjustSchedDependency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5501, "Length": 151, "Cover_Rate": 0.38817480719794345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "File": "HexagonInstrInfo (2)2", "Func": "getAddrMode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5502, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5503, "Length": 71, "Cover_Rate": 0.44375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "A", "=", "dyn_cast", "<", "const", "Argument", ">", "(", "V", ")", ")", "return", "IsKernelFn", "&&", "A", "->", "onlyReadsMemory", "(", ")", "&&", "A", "->", "hasNoAliasAttr", "(", ")", ";"], "ground_truth": ["if", "(", "auto", "*", "GV", "=", "dyn_cast", "<", "const", "GlobalVariable", ">", "(", "V", ")", ")", "return", "GV", "->", "isConstant", "(", ")", ";"], "File": "NVPTXISelDAGToDAG (2)1", "Func": "canLowerToLDG", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5504, "Length": 52, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectAnyImmediate", "(", "N", ",", "R", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG1", "Func": "SelectAnyImm0", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5505, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "getMI", "(", ")", "const", "{"], "ground_truth": ["return", "MI", ";"], "File": "PatmosCallGraphBuilder", "Func": "getMI", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5506, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";"], "ground_truth": ["bool", "isPIC", "=", "GetLabelAccessInfo", "(", "DAG", ".", "getTarget", "(", ")", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";"], "File": "PPCISelLowering113", "Func": "LowerJumpTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5507, "Length": 33, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcreateq_fv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcreateq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5508, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine", "Func": "getFrameLowering", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5509, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "getLit32Encoding", "(", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "<NUM_LIT>", ":", "return", "getLit64Encoding", "(", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "case", "<NUM_LIT>", ":", "return", "getLit16Encoding", "(", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ",", "STI", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIMCCodeEmitter35", "Func": "getLitEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5510, "Length": 58, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmsubps128_mask3", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask3_fmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5511, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrhq_scatter_shifted_offset_f16", "(", "float16_t", "*", "__base", ",", "uint16x8_t", "__offset", ",", "float16x8_t", "__value", ")", "{"], "ground_truth": ["__builtin_mve_vstrhq_scatter_shifted_offset_fv8hf", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__offset", ",", "__value", ")", ";"], "File": "arm", "Func": "mve___arm_vstrhq_scatter_shifted_offset_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5512, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoopBlocks", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "BlockSet", "&", "Enterers", ")", ":", "Entry", "(", "Entry", ")", ",", "Enterers", "(", "Enterers", ")", "{"], "ground_truth": ["calculate", "(", ")", ";"], "File": "WebAssemblyFixIrreducibleControlFlow1", "Func": "LoopBlocks", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5513, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "<ISA_LIT>TargetMachine", "::", "getObjFileLowering", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaTargetMachine1", "Func": "getObjFileLowering", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5514, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_SImode", ":", "emit_insn", "(", "gen_atomic_compare_and_swapsi_internal", "(", "old", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "cc", ")", ")", ";", "break", ";", "case", "E_DImode", ":", "emit_insn", "(", "gen_atomic_compare_and_swapdi_internal", "(", "old", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "cc", ")", ")", ";", "break", ";", "case", "E_TImode", ":", "emit_insn", "(", "gen_atomic_compare_and_swapti_internal", "(", "old", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "cc", ")", ")", ";", "break", ";", "case", "E_QImode", ":", "case", "E_HImode", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "s390_emit_compare", "(", "code", ",", "cc", ",", "const0_rtx", ")", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_emit_compare_and_swap", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5515, "Length": 87, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "X", "!=", "nullptr", "&&", "(", "CPUName", "==", "<STR_LIT>", ")", ")", "addArchSubtarget", "(", "X", ",", "ArchFS", ")", ";", "if", "(", "CPU", ".", "equals", "(", "<STR_LIT>", ")", ")", "exit", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCPUValid", "(", "CPUName", ".", "str", "(", ")", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "CPUName", ".", "str", "(", ")", ".", "c_str", "(", ")", "<<", "<STR_LIT>", ";", "return", "nullptr", ";", "}", "if", "(", "<ISA_LIT>DisableDuplex", ")", "{", "llvm", "::", "FeatureBitset", "Features", "=", "X", "->", "getFeatureBits", "(", ")", ";", "X", "->", "setFeatureBits", "(", "Features", ".", "reset", "(", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["X", "->", "setFeatureBits", "(", "completeHVXFeatures", "(", "X", "->", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "HexagonMCTargetDesc31", "Func": "createHexagonMCSubtargetInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5516, "Length": 111, "Cover_Rate": 0.4826086956521739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "LLVMIntTy", "=", "IntegerType", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ";", "const", "auto", "ConstInt", "=", "ConstantInt", "::", "get", "(", "const_cast", "<", "IntegerType", "*", ">", "(", "LLVMIntTy", ")", ",", "Val", ")", ";", "if", "(", "DT", ".", "find", "(", "ConstInt", ",", "&", "MIRBuilder", ".", "getMF", "(", ")", ",", "Res", ")", "==", "false", ")", "{", "unsigned", "BitWidth", "=", "SpvType", "?", "getScalarOrVectorBitWidth", "(", "SpvType", ")", ":", "<NUM_LIT>", ";", "LLT", "LLTy", "=", "LLT", "::", "scalar", "(", "EmitIR", "?", "BitWidth", ":", "<NUM_LIT>", ")", ";", "Res", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createGenericVirtualRegister", "(", "LLTy", ")", ";", "assignTypeToVReg", "(", "LLVMIntTy", ",", "Res", ",", "MIRBuilder", ",", "AQ", "::", "ReadWrite", ",", "EmitIR", ")", ";", "DT", ".", "add", "(", "ConstInt", ",", "&", "MIRBuilder", ".", "getMF", "(", ")", ",", "Res", ")", ";", "if", "(", "EmitIR", ")", "{", "MIRBuilder", ".", "buildConstant", "(", "Res", ",", "*", "ConstInt", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", ";", "if", "(", "Val", ")", "{", "assert", "(", "SpvType", ")", ";", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "Res", ")", ".", "addUse", "(", "get<ISA_LIT>TypeID", "(", "SpvType", ")", ")", ";", "addNumImm", "(", "APInt", "(", "BitWidth", ",", "Val", ")", ",", "MIB", ")", ";", "}", "else", "{", "assert", "(", "SpvType", ")", ";", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "Res", ")", ".", "addUse", "(", "get<ISA_LIT>TypeID", "(", "SpvType", ")", ")", ";", "}", "const", "auto", "&", "Subtarget", "=", "CurMF", "->", "getSubtarget", "(", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ",", "*", "Subtarget", ".", "getRegBankInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SPIRVGlobalRegistry1", "Func": "buildConstantInt", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5517, "Length": 264, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "I", ":", "Tys", ")", "{", "if", "(", "!", "I", "->", "isVectorTy", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getScalarSizeInBits", "(", ")", "*", "cast", "<", "FixedVectorType", ">", "(", "I", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "+=", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "I", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "CostKind", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Load", ",", "I", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "CostKind", ")", ";", "}", "return", "*", "Cost", ".", "getValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo51", "Func": "getCostOfKeepingLiveOverCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5518, "Length": 90, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ExpandPseudo", "::", "ExpandVTBL", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Opc", ",", "bool", "IsExt", ",", "unsigned", "NumRegs", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "IsExt", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ".", "addReg", "(", "D1", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5519, "Length": 190, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBFM", "(", ")", "const", "{"], "ground_truth": ["return", "hasBFE", "(", ")", ";"], "File": "AMDGPUSubtarget102", "Func": "hasBFM", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5520, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "int", "i", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "if", "(", "recog", "(", "pattern", ",", "insn", ",", "<NUM_LIT>", ")", ">", "-", "<NUM_LIT>", ")", "{", "extract_insn", "(", "insn", ")", ";", "if", "(", "constrain_operands", "(", "<NUM_LIT>", ",", "get_preferred_alternatives", "(", "insn", ")", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "insn", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "SET_P", "(", "pattern", ")", ")", "record_content", "(", "SET_DEST", "(", "pattern", ")", ",", "SET_SRC", "(", "pattern", ")", ")", ";"], "File": "rl782", "Func": "insn_ok_now", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5521, "Length": 91, "Cover_Rate": 0.3486590038314176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "m_MultipartList", "[", "m_CurrentGOTPart", "]", ".", "isConsumed", "(", ")", ")", "++", "m_CurrentGOTPart", ";", "m_MultipartList", "[", "m_CurrentGOTPart", "]", ".", "consumeGlobal", "(", ")", ";", "return", "m_MultipartList", "[", "m_CurrentGOTPart", "]", ".", "m_pLastGlobal", ";"], "ground_truth": ["}"], "File": "MipsGOT", "Func": "consumeGlobal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5522, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_paddw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_add_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5523, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_macro_fusion_p", "(", ")", "{", "return", "TARGET_FUSE_CMP_AND_BRANCH", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_macro_fusion_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5524, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "m32r_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["cumulative_args_t", "dummy", "=", "pack_cumulative_args", "(", "NULL", ")", ";"], "File": "m32r4", "Func": "m32r_return_in_memory", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5525, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SmVersion", ">=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXSubtarget (2)", "Func": "hasFMAF32", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5526, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "<ISA_LIT>FL", "=", "STI", "->", "getFrameLowering", "(", ")", ";"], "ground_truth": ["bool", "Modified", "=", "ExpandPseudosWhichAffectControlFlow", "(", "MF", ")", ";"], "File": "X86ExpandPseudo11", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5527, "Length": 65, "Cover_Rate": 0.7738095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "TPCTargetMachine", "Func": "~TPCTargetMachine", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5528, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Ctx", "=", "M", "->", "getContext", "(", ")", ";", "std", "::", "string", "Name", "=", "Callee", "->", "getName", "(", ")", ";", "auto", "NumArg", "=", "CI", "->", "getNumArgOperands", "(", ")", ";", "if", "(", "NumArg", "!=", "<NUM_LIT>", "&&", "NumArg", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "*", "PacketSize", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "<NUM_LIT>", ")", ";", "auto", "*", "PacketAlign", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "PacketSize", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "PacketAlign", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "cast", "<", "ConstantInt", ">", "(", "PacketSize", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "PacketAlign", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Size", "!=", "Align", "||", "!", "isPowerOf2_32", "(", "Size", ")", ")", "return", "false", ";", "Type", "*", "PtrElemTy", ";", "if", "(", "Size", "<=", "<NUM_LIT>", ")", "PtrElemTy", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "Size", "*", "<NUM_LIT>", ")", ";", "else", "PtrElemTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Size", "/", "<NUM_LIT>", ")", ";", "unsigned", "PtrArgLoc", "=", "CI", "->", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ";", "auto", "PtrArg", "=", "CI", "->", "getArgOperand", "(", "PtrArgLoc", ")", ";", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "<NUM_LIT>", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "<ISA_LIT>LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "auto", "*", "F", "=", "<ISA_LIT>LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";", "Args", ".", "push_back", "(", "BCast", ")", ";"], "ground_truth": ["auto", "*", "NCI", "=", "B", ".", "CreateCall", "(", "F", ",", "Args", ")", ";"], "File": "AMDGPULibCalls10", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5529, "Length": 412, "Cover_Rate": 0.8094302554027505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>ExpandPseudoPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine86", "Func": "addPreSched2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5530, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RequiresMod4Offset", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "FirstOp", ")", ")", ")", "continue", ";", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "FirstOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "Base", ".", "isMachineOpcode", "(", ")", ")", "continue", ";", "unsigned", "Flags", "=", "<NUM_LIT>", ";", "bool", "ReplaceFlags", "=", "true", ";", "switch", "(", "Base", ".", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ReplaceFlags", "=", "false", ";", "if", "(", "RequiresMod4Offset", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "Base", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "continue", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "ImmOpnd", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "MaxDisplacement", "=", "<NUM_LIT>", ";", "if", "(", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "MaxDisplacement", "=", "std", "::", "min", "(", "(", "int", ")", "GV", "->", "getAlignment", "(", ")", "-", "<NUM_LIT>", ",", "MaxDisplacement", ")", ";", "}", "bool", "UpdateHBase", "=", "false", ";", "SDValue", "HBase", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "Offset", "=", "N", "->", "getConstantOperandVal", "(", "FirstOp", ")", ";", "if", "(", "ReplaceFlags", ")", "{", "if", "(", "Offset", "<", "<NUM_LIT>", "||", "Offset", ">", "MaxDisplacement", ")", "{", "if", "(", "Base", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "HBase", ".", "isMachineOpcode", "(", ")", "||", "HBase", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "Base", ".", "hasOneUse", "(", ")", "||", "!", "HBase", ".", "hasOneUse", "(", ")", ")", "continue", ";", "SDValue", "HImmOpnd", "=", "HBase", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "HImmOpnd", "!=", "ImmOpnd", ")", "continue", ";", "UpdateHBase", "=", "true", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ImmOpnd", ")", ")", "{"], "File": "PPCISelDAGToDAG103", "Func": "PeepholePPC64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5531, "Length": 400, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FltRounds", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FPSCR", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "RMODE", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FltRounds", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)", "Func": "LowerFLT_ROUNDS_", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5532, "Length": 52, "Cover_Rate": 0.3586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5533, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VEX_LOB_0F38", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F3A", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_3B", ")", "{", "switch", "(", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "default", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "case", "VEX_LOB_0F", ":", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F38", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "VEX_LOB_0F3A", ":", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_2B", ")", "{", "insn", "->", "opcodeType", "=", "TWOBYTE", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "{", "switch", "(", "mmmmmFromXOP2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "default", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "case", "XOP_MAP_SELECT_8", ":", "insn", "->", "opcodeType", "=", "XOP8_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "XOP_MAP_SELECT_9", ":", "insn", "->", "opcodeType", "=", "XOP9_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "XOP_MAP_SELECT_A", ":", "insn", "->", "opcodeType", "=", "XOPA_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "}", "else", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";", "}", "else", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "readModRM", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEDNOW_MAP", ";"], "ground_truth": ["}", "else", "{"], "File": "X86DisassemblerDecoder", "Func": "readOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5534, "Length": 456, "Cover_Rate": 0.7794871794871795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "return", "true", ";", "else", "if", "(", "!", "<STR_LIT>", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "||", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "get<ISA_LIT>AS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "}", "return", "<STR_LIT>", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "SIISelLowering108", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5535, "Length": 220, "Cover_Rate": 0.5913978494623656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "return", "DecoderTable16", ";", "case", "<NUM_LIT>", ":", "return", "DecoderTable32", ";"], "ground_truth": ["default", ":"], "File": "AVRDisassembler (2)", "Func": "getDecoderTable", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5536, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "I", ";", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "true", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "nullptr", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFInstrInfo12", "Func": "analyzeBranch", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5537, "Length": 165, "Cover_Rate": 0.7366071428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerZERO_EXTEND", "(", "SDValue", "Op", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "||", "SVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerZERO_EXTEND_AVX512", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "Subtarget", ".", "hasFp256", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerAVXExtend", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";"], "ground_truth": ["assert", "(", "!", "VT", ".", "is256BitVector", "(", ")", "||", "!", "SVT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "!=", "SVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerZERO_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5538, "Length": 131, "Cover_Rate": 0.9424460431654677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MF", ")", "continue", ";", "Changed", "|=", "runOnMachineFunction", "(", "*", "MF", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AArch64LowerHomogeneousPrologEpilog", "Func": "run", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5539, "Length": 19, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "T", "*", "getIfUnordered", "(", "T", "*", "MaybeT", ")", "{", "return", "MaybeT", "&&", "MaybeT", "->", "isUnordered", "(", ")", "?", "MaybeT", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "getIfUnordered", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5540, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSVCROp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "svcrop", "=", "MO", ".", "getImm", "(", ")", ";", "const", "auto", "*", "SVCR", "=", "<STR_LIT>", "(", "svcrop", ")", ";"], "ground_truth": ["assert", "(", "SVCR", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstPrinter13", "Func": "printSVCROp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5541, "Length": 72, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_div_ps", "(", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_divps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_div_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5542, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "=", "&", "MFParm", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "TII", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["DEBUG", "(", "MF", "->", "dump", "(", ")", ")", ";"], "File": "PPCMIPeephole (2)", "Func": "initialize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5543, "Length": 47, "Cover_Rate": 0.8103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OutgoingValueHandler", "::", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "unsigned", "SPReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "SPReg", ",", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s32", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildGEP", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";"], "File": "MipsCallLowering", "Func": "getStackAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5544, "Length": 97, "Cover_Rate": 0.8220338983050848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PreAllocationFixups", "(", ")", ";"], "ground_truth": ["}"], "File": "JVMPreAllocationFixups", "Func": "createJVMPreAllocationFixups", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5545, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", ".", "roadEnd", "(", ")", "==", "RoadIdx", ")", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Stack", "RoadPattern", "(", "MF", ",", "<NUM_LIT>", ")", ";", "if", "(", "SinkBBs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "*", "SinkBBs", ".", "begin", "(", ")", ")", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "*", "MBB", "=", "*", "SinkBBs", ".", "begin", "(", ")", ";", "std", "::", "set", "<", "unsigned", ">", "Regs", ";", "gatherBlockLiveIns", "(", "*", "MBB", ",", "Regs", ")", ";", "gatherBlockLiveOuts", "(", "*", "MBB", ",", "Regs", ")", ";", "for", "(", "auto", "Reg", ":", "Regs", ")", "RoadPattern", ".", "addDef", "(", "Reg", ",", "nullptr", ")", ";", "}", "else", "{", "std", "::", "set", "<", "unsigned", ">", "Regs", ";", "for", "(", "auto", "MBB", ":", "BBs", ")", "{", "auto", "&", "Info", "=", "BBInfo", "[", "MBB", "]", ";", "if", "(", "Info", ".", "roadBegin", "(", ")", "==", "RoadIdx", ")", "gatherBlockLiveIns", "(", "*", "MBB", ",", "Regs", ")", ";", "if", "(", "Info", ".", "roadEnd", "(", ")", "==", "RoadIdx", ")", "gatherBlockLiveOuts", "(", "*", "MBB", ",", "Regs", ")", ";", "}", "for", "(", "auto", "Reg", ":", "OutStack", ")", "Regs", ".", "erase", "(", "Reg", ".", "VirtReg", ")", ";", "RoadPattern", "=", "OutStack", ";", "for", "(", "auto", "Reg", ":", "Regs", ")", "RoadPattern", ".", "addDef", "(", "Reg", ",", "nullptr", ")", ";", "}", "for", "(", "auto", "MBB", ":", "BBs", ")", "{", "auto", "&", "Info", "=", "BBInfo", "[", "MBB", "]", ";", "if", "(", "Info", ".", "roadBegin", "(", ")", "==", "RoadIdx", ")", "{"], "ground_truth": ["Info", ".", "setFixedBegin", "(", "RoadPattern", ".", "filteredByLiveIns", "(", "*", "MBB", ",", "*", "LIS", ")", ")", ";"], "File": "TVMStackModel", "Func": "computeRoadPattern", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5546, "Length": 258, "Cover_Rate": 0.5645514223194749, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "Src0SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src0RC", ",", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "<STR_LIT>", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "<STR_LIT>", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "<STR_LIT>", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";"], "ground_truth": ["legalizeOperands", "(", "*", "LoHalf", ",", "MDT", ")", ";"], "File": "SIInstrInfo11", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5547, "Length": 278, "Cover_Rate": 0.5196261682242991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", "?", "CSR_Interrupts_RegMask", ":", "CSR_Normal_RegMask", ";"], "File": "AVRRegisterInfo10", "Func": "getCallPreservedMask", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5548, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "LI", "->", "getType", "(", ")", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";", "AM", ".", "getFullAddress", "(", "AddrOps", ")", ";", "MachineInstr", "*", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "*", "FuncInfo", ".", "MF", ",", "MI", ",", "OpNo", ",", "AddrOps", ",", "Size", ",", "Alignment", ",", "true", ")", ";", "if", "(", "!", "Result", ")", "return", "false", ";", "Result", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "createMachineMemOperandFor", "(", "LI", ")", ")", ";", "FuncInfo", ".", "MBB", "->", "insert", "(", "FuncInfo", ".", "InsertPt", ",", "Result", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "X86FastISel128", "Func": "tryToFoldLoadIntoMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5549, "Length": 102, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "NegOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "IsASHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["NegOpc", "=", "<STR_LIT>", ";"], "File": "AArch64InstructionSelector56", "Func": "selectVectorAshrLshr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5550, "Length": 152, "Cover_Rate": 0.32340425531914896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reorder", "=", "true", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "setReorder", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5551, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}", "}", "const", "SDNodeFlags", "*", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "if", "(", "Unsafe", "||", "Flags", "->", "hasAllowReciprocal", "(", ")", ")", "{"], "ground_truth": ["SDNodeFlags", "Flags", ";"], "File": "SIISelLowering113", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5552, "Length": 174, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Negated", ")", "Value", "*=", "-", "<NUM_LIT>", ";", "switch", "(", "Kind", ")", "{", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO8", ":", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI8", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HH8", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HHI8", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PM_LO8", ":"], "File": "SNESMCExpr", "Func": "evaluateAsInt64", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5553, "Length": 59, "Cover_Rate": 0.49166666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ";", "if", "(", "!", "IsOptNone", ")", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "}", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AArch64PreLegalizerCombiner", "Func": "getAnalysisUsage", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5554, "Length": 51, "Cover_Rate": 0.6219512195121951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmin_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x8_t", ")", "__builtin_aarch64_uminv8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon2_vmin_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5555, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ")", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler27", "Func": "DecodeSimm18Lsl3", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5556, "Length": 25, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmBackend", "(", "uint8_t", "osABI", ")", ":", "OSABI", "(", "osABI", ")", "{"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend", "Func": "SystemZMCAsmBackend", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5557, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "MEM", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["switch", "(", "GET_CODE", "(", "addr", ")", ")", "{"], "File": "pdp11", "Func": "pushpop_regeq", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5558, "Length": 35, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isAddrMode2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5559, "Length": 21, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end", "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "PPCLoopPreIncPrep15", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5560, "Length": 69, "Cover_Rate": 0.6699029126213593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitValue", "(", "unsigned", "Reg", ",", "uint16_t", "Pos", ")", ":", "Type", "(", "Ref", ")", ",", "RefI", "(", "Reg", ",", "Pos", ")", "{"], "ground_truth": ["}"], "File": "BitTracker", "Func": "BitValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5561, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "flag_pic", ")", ";", "bool", "is_readonly", "=", "false", ";", "bool", "info_known", "=", "false", ";", "if", "(", "TARGET_FDPIC", "&&", "SYMBOL_REF_P", "(", "orig", ")", "&&", "!", "SYMBOL_REF_FUNCTION_P", "(", "orig", ")", ")", "info_known", "=", "arm_is_segment_info_known", "(", "orig", ",", "&", "is_readonly", ")", ";", "if", "(", "TARGET_FDPIC", "&&", "SYMBOL_REF_P", "(", "orig", ")", "&&", "!", "SYMBOL_REF_FUNCTION_P", "(", "orig", ")", "&&", "!", "info_known", ")", "{", "rtx", "pic_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "FDPIC_REGNUM", ")", ";", "insn", "=", "calculate_pic_address_constant", "(", "reg", ",", "pic_reg", ",", "orig", ")", ";", "}"], "ground_truth": ["else", "if", "(", "TARGET_FDPIC", "&&", "SYMBOL_REF_P", "(", "orig", ")", "&&", "(", "SYMBOL_REF_FUNCTION_P", "(", "orig", ")", "||", "!", "is_readonly", ")", ")", "{"], "File": "arm", "Func": "arm_pic_static_addr", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5562, "Length": 102, "Cover_Rate": 0.37362637362637363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "&=", "~", "static_cast", "<", "uint32_t", ">", "(", "<STR_LIT>", "::", "INST_PARSE_MASK", ")", ";", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "AppendImplicitOperands", "(", "MI", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "HexagonDisassembler19", "Func": "getInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5563, "Length": 41, "Cover_Rate": 0.3203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isGP32bit", "(", ")", ")", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ")", ";", "else", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsAsmPrinter46", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5564, "Length": 59, "Cover_Rate": 0.30569948186528495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectVectorSHL", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_SHL", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src2Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "false", ";", "Optional", "<", "int64_t", ">", "ImmVal", "=", "getVectorSHLImm", "(", "Ty", ",", "Src2Reg", ",", "MRI", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Opc", "=", "ImmVal", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "Shl", "=", "MIB", ".", "buildInstr", "(", "Opc", ",", "{", "DstReg", "}", ",", "{", "Src1Reg", "}", ")", ";", "if", "(", "ImmVal", ")", "Shl", ".", "addImm", "(", "*", "ImmVal", ")", ";", "else", "Shl", ".", "addUse", "(", "Src2Reg", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "Shl", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "selectVectorSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5565, "Length": 354, "Cover_Rate": 0.9267015706806283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "PATTERN", "(", "insn", ")", ";", "note_stores", "(", "PATTERN", "(", "dep_insn", ")", ",", "flow_dependent_p_1", ",", "&", "tmp", ")", ";"], "ground_truth": ["return", "tmp", "==", "NULL_RTX", ";"], "File": "sh4", "Func": "flow_dependent_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5566, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "LC3bFrameLowering", "Func": "emitEpilogue", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5567, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerAlloca", "(", ")", ":", "BasicBlockPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "NVPTXLowerAlloca (2)", "Func": "NVPTXLowerAlloca", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5568, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_clgth", "(", "qword", "a", ",", "qword", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_cmpgt", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "(", "vec_ushort8", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_clgth", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5569, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Advantage", "-=", "<NUM_LIT>", ";", "}", "else", "{", "Advantage", "-=", "<NUM_LIT>", ";", "if", "(", "CC", ".", "second", ".", "ExpectedDist", "%", "StackAlign", ")", "Advantage", "-=", "<NUM_LIT>", ";", "Advantage", "+=", "(", "CC", ".", "second", ".", "ExpectedDist", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "}", "return", "(", "Advantage", ">=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86CallFrameOptimization38", "Func": "isProfitable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5570, "Length": 49, "Cover_Rate": 0.3475177304964539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addOptimizedRegAlloc", "(", ")", ";"], "ground_truth": ["}"], "File": "MOSTargetMachine", "Func": "addFastRegAlloc", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5571, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExtType", "=", "<STR_LIT>", ";", "switch", "(", "V", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "LoadSDNode", "*", "LoadNode", "=", "cast", "<", "LoadSDNode", ">", "(", "V", ".", "getNode", "(", ")", ")", ";", "if", "(", "(", "LoadNode", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", "||", "(", "LoadNode", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", ")", "{", "ExtType", "=", "LoadNode", "->", "getExtensionType", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "{", "VTSDNode", "*", "TypeNode", "=", "cast", "<", "VTSDNode", ">", "(", "V", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "TypeNode", "->", "getVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", "||", "(", "TypeNode", "->", "getVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", ")", "{", "ExtType", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "checkValueWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5572, "Length": 157, "Cover_Rate": 0.5015974440894568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isEvenReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", ";"], "File": "HexagonCopyToCombine (2)", "Func": "isEvenReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5573, "Length": 25, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register", ":", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "KindTy", "::", "Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "KindTy", "::", "SystemRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "getSysReg", "(", ")", "<<", "'>'", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "RISCVAsmParser13", "Func": "print", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5574, "Length": 69, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "CondSrc", "=", "Cond", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CondSrc", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Cond", "=", "CondSrc", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "Cond", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "LHS", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "MaskValue", "=", "<NUM_LIT>", ";", "if", "(", "!", "BUILD_VECTORtoBlendMask", "(", "cast", "<", "BuildVectorSDNode", ">", "(", "Cond", ")", ",", "MaskValue", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "{", "if", "(", "Cond", ".", "getOperand", "(", "i", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShuffleMask", "[", "i", "]", "=", "-", "<NUM_LIT>", ";", "else", "ShuffleMask", "[", "i", "]", "=", "i", "+", "NumElems", "*", "(", "(", "MaskValue", ">>", "i", ")", "&", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "LHS", ",", "RHS", ",", "&", "ShuffleMask", "[", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering188", "Func": "TransformVSELECTtoBlendVECTOR_SHUFFLE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5575, "Length": 309, "Cover_Rate": 0.8828571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshl_n_u16", "(", "uint16x4_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_uqshl_nv4hi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqshl_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5576, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vcvttph2udq512_mask_round", "(", "__B", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_cvttph_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5577, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "a", "=", "(", "__vector", "signed", "char", ")", "vec_splats", "(", "__m1", ")", ";", "b", "=", "(", "__vector", "signed", "char", ")", "vec_splats", "(", "__m2", ")", ";", "c", "=", "vec_adds", "(", "a", ",", "b", ")", ";"], "ground_truth": ["return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "c", ")", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin", "Func": "_mm_adds_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5578, "Length": 49, "Cover_Rate": 0.6049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineMemOperand", "*", "MMO", ":", "MMOs", ")", "{", "if", "(", "!", "MMO", "->", "isStore", "(", ")", ")", "continue", ";", "if", "(", "!", "MMO", "->", "isLoad", "(", ")", ")", "{", "StoreMMOs", ".", "push_back", "(", "MMO", ")", ";", "}", "else", "{", "StoreMMOs", ".", "push_back", "(", "MF", ".", "getMachineMemOperand", "(", "MMO", "->", "getPointerInfo", "(", ")", ",", "MMO", "->", "getFlags", "(", ")", "&", "~", "MachineMemOperand", "::", "MOLoad", ",", "MMO", "->", "getSize", "(", ")", ",", "MMO", "->", "getBaseAlignment", "(", ")", ",", "MMO", "->", "getAAInfo", "(", ")", ",", "nullptr", ",", "MMO", "->", "getSyncScopeID", "(", ")", ",", "MMO", "->", "getOrdering", "(", ")", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo1", "Func": "extractStoreMMOs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5579, "Length": 106, "Cover_Rate": 0.7464788732394366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaskNode", "=", "peekThroughBitcasts", "(", "MaskNode", ")", ";", "MVT", "VT", "=", "MaskNode", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "SplitElementToMask", "=", "[", "&", "]", "(", "APInt", "Element", ")", "{", "int", "Split", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "MaskEltSizeInBits", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Split", ";", "++", "i", ")", "{", "APInt", "RawElt", "=", "Element", ".", "getLoBits", "(", "MaskEltSizeInBits", ")", ";", "Element", "=", "Element", ".", "lshr", "(", "MaskEltSizeInBits", ")", ";", "RawMask", ".", "push_back", "(", "RawElt", ".", "getZExtValue", "(", ")", ")", ";", "}", "}", ";", "if", "(", "MaskNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "!=", "MaskEltSizeInBits", ")", "return", "false", ";", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "MaskElement", "=", "CN", "->", "getAPIntValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "APInt", "RawElt", "=", "MaskElement", ".", "getLoBits", "(", "MaskEltSizeInBits", ")", ";", "RawMask", ".", "push_back", "(", "RawElt", ".", "getZExtValue", "(", ")", ")", ";", "}", "}", "return", "false", ";", "}", "if", "(", "MaskNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MaskNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "MaskEltSizeInBits", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ElementSplit", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "MaskEltSizeInBits", ";", "SDValue", "MaskOp", "=", "MaskNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaskOp", ")", ")", "{"], "ground_truth": ["SplitElementToMask", "(", "CN", "->", "getAPIntValue", "(", ")", ")", ";"], "File": "X86ISelLowering148", "Func": "getTargetShuffleMaskIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5580, "Length": 291, "Cover_Rate": 0.6409691629955947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getLocalMemorySize", "(", ")", "const", "{", "return", "LocalMemorySize", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget102", "Func": "getLocalMemorySize", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5581, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumBytes", ";", "++", "I", ")", "Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "I", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyAsmBackend1", "Func": "applyFixup", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5582, "Length": 66, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AnalyzeRetResult", "(", "State", ",", "Args", ")", ";"], "ground_truth": ["std", "::", "reverse", "(", "RVLocs", ".", "begin", "(", ")", ",", "RVLocs", ".", "end", "(", ")", ")", ";"], "File": "SHUXIISelLowering", "Func": "AnalyzeReturnValues", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5583, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ia64_move_ok", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "return", "<NUM_LIT>", ";"], "File": "ia64", "Func": "ia64_move_ok", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5584, "Length": 34, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "<ISA_LIT>Operand", "::", "ImmTyDppBankMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "defaultBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5585, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "DestRC", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "PPCInstrInfo74", "Func": "copyRegToReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5586, "Length": 95, "Cover_Rate": 0.3074433656957929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsSpecial", "=", "true", ";", "Size", "=", "<NUM_LIT>", ";", "Kind", "=", "Normal", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "setProperty", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5587, "Length": 13, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vbicq_x", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vbicq_x_f32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbicq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5588, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUndefOrZeroInRange", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "unsigned", "Pos", ",", "unsigned", "Size", ")", "{"], "ground_truth": ["return", "llvm", "::", "all_of", "(", "Mask", ".", "slice", "(", "Pos", ",", "Size", ")", ",", "isUndefOrZero", ")", ";"], "File": "X86ISelLowering100", "Func": "isUndefOrZeroInRange", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5589, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegSpc", "==", "SingleSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RegSpc", "==", "EvenDblSpc", ")", "{", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "RegSpc", "==", "OddDblSpc", "&&", "<STR_LIT>", ")", ";", "D0", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D1", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D2", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "D3", "=", "TRI", "->", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "}", "MIB", ".", "addReg", "(", "D0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "D1", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D2", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "D3", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "WBIsDead", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isDead", "(", ")", ";", "unsigned", "WBReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "MIB", ".", "addReg", "(", "WBReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "WBIsDead", ")", ")", ";", "}", "bool", "AddrIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "AddrIsKill", ")", ")", ";", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "hasWriteBack", ")", "{", "bool", "OffsetIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "OffsetIsKill", ")", ")", ";", "}"], "ground_truth": ["MIB", "=", "AddDefaultPred", "(", "MIB", ")", ";"], "File": "ARMExpandPseudoInsts25", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5590, "Length": 388, "Cover_Rate": 0.6818980667838312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "PriorI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "removeFromParent", "(", ")", ";", "I", "=", "PriorI", ";", "}", "MachineInstr", "&", "LastInst", "=", "*", "I", ";", "unsigned", "LastOpc", "=", "LastInst", ".", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "<STR_LIT>", ")", "{", "TBB", "=", "LastInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "<STR_LIT>", ")", "{", "auto", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "LastInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "R600InstrInfo21", "Func": "analyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5591, "Length": 173, "Cover_Rate": 0.40232558139534885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "Inst", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_InvalidUImm5", ":", "return", "generateImmOutOfRangeError", "(", "Operands", ",", "ErrorInfo", ",", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["case", "Match_InvalidSImm12", ":"], "File": "RISCVAsmParser20", "Func": "MatchAndEmitInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5592, "Length": 166, "Cover_Rate": 0.4689265536723164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>FixupLEAs", "(", ")", "{"], "ground_truth": ["return", "new", "FixupLEAPass", "(", ")", ";"], "File": "X86FixupLEAs (2)", "Func": "createX86FixupLEAs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5593, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "reg", ";", "int", "live_regs_mask", "=", "<NUM_LIT>", ";", "*", "count", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{", "(", "*", "count", ")", "++", ";", "live_regs_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "if", "(", "reg", "==", "FRAME_POINTER_REGNUM", "&&", "frame_pointer_needed", "&&", "TARGET_BIG", ")", "{", "(", "*", "count", ")", "++", ";", "reg", "++", ";", "live_regs_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "calc_live_regs", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5594, "Length": 84, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LPAC", "::", "AND", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LPAC", "::", "OR", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LPAC", "::", "XOR", ";", "case", "<STR_LIT>", ":", "return", "LPAC", "::", "SHL", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "LanaiMemAluCombiner", "Func": "mergedAluCode", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5595, "Length": 44, "Cover_Rate": 0.3188405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "}", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ")", "return", "!", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";", "return", "false", ";", "}", "const", "ExtractValueInst", "*", "ExtValue", "=", "dyn_cast", "<", "ExtractValueInst", ">", "(", "V", ")", ";", "if", "(", "!", "ExtValue", ")", "return", "false", ";", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "ExtValue", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CI", ")", "return", "false", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "CI", ")", ")", "{", "switch", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "ArrayRef", "<", "unsigned", ">", "Indices", "=", "ExtValue", "->", "getIndices", "(", ")", ";", "return", "Indices", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Indices", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo41", "Func": "isAlwaysUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5596, "Length": 181, "Cover_Rate": 0.688212927756654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_max_epu16", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmaxuw256", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_max_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5597, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst4_bf16", "(", "bfloat16_t", "*", "__ptr", ",", "bfloat16x4x4_t", "__val", ")", "{", "union", "{", "bfloat16x4x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__val", "}", ";", "return", "__builtin_neon_vst4v4bf", "(", "__ptr", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst4_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5598, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BaseRegisterInfo", "::", "<ISA_LIT>BaseRegisterInfo", "(", "const", "<ISA_LIT>BaseInstrInfo", "&", "tii", ",", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TII", "(", "tii", ")", ",", "STI", "(", "sti", ")", ",", "FramePtr", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "STI", ".", "isThumb", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "BasePtr", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo1", "Func": "ARMBaseRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5599, "Length": 57, "Cover_Rate": 0.8769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GeneralShuffle", "GS", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumElements", ";", "++", "I", ")", "{", "int", "Elt", "=", "VSN", "->", "getMaskElt", "(", "I", ")", ";", "if", "(", "Elt", "<", "<NUM_LIT>", ")", "GS", ".", "addUndef", "(", ")", ";", "else", "GS", ".", "add", "(", "Op", ".", "getOperand", "(", "unsigned", "(", "Elt", ")", "/", "NumElements", ")", ",", "unsigned", "(", "Elt", ")", "%", "NumElements", ")", ";", "}"], "ground_truth": ["return", "GS", ".", "getNode", "(", "DAG", ",", "SDLoc", "(", "VSN", ")", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerVECTOR_SHUFFLE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5600, "Length": 82, "Cover_Rate": 0.31297709923664124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "SmallVector", "<", "MachineDomTreeNode", "*", ",", "<NUM_LIT>", ">", "DTNodeVectType", ";", "DTNodeVectType", "Cn", "(", "GTN", "::", "child_begin", "(", "N", ")", ",", "GTN", "::", "child_end", "(", "N", ")", ")", ";", "for", "(", "DTNodeVectType", "::", "iterator", "I", "=", "Cn", ".", "begin", "(", ")", ",", "E", "=", "Cn", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "SB", "=", "(", "*", "I", ")", "->", "getBlock", "(", ")", ";", "if", "(", "!", "Deleted", ".", "count", "(", "SB", ")", ")", "Changed", "|=", "visitBlock", "(", "SB", ",", "L", ")", ";", "}", "if", "(", "MLI", "->", "getLoopFor", "(", "B", ")", "!=", "L", ")", "return", "Changed", ";", "FlowPattern", "FP", ";"], "ground_truth": ["if", "(", "!", "matchFlowPattern", "(", "B", ",", "L", ",", "FP", ")", ")", "return", "Changed", ";"], "File": "HexagonEarlyIfConv (2)", "Func": "visitBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5601, "Length": 122, "Cover_Rate": 0.5596330275229358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "AGCAsmPrinter", "Func": "AGCAsmPrinter", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5602, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtpd2ph128_mask", "(", "(", "__v2df", ")", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_cvtpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5603, "Length": 16, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemNoOffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5604, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "MCI", ")", ")", "{", "auto", "MI", "=", "I", ".", "getInst", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isDuplex", "(", "MCII", ",", "*", "MI", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonMCInstrInfo23", "Func": "hasDuplex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5605, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "OffsetIdx", "=", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ";", "assert", "(", "MI", ".", "getOperand", "(", "OffsetIdx", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "OffsetOpnd", "=", "MI", ".", "getOperand", "(", "OffsetIdx", ")", ";", "assert", "(", "LocalStackSize", "%", "Scale", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["OffsetOpnd", ".", "setImm", "(", "OffsetOpnd", ".", "getImm", "(", ")", "+", "LocalStackSize", "/", "Scale", ")", ";"], "File": "AArch64FrameLowering23", "Func": "fixupCalleeSaveRestoreStackOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5606, "Length": 127, "Cover_Rate": 0.5934579439252337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineInstr", "&", "MI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "FWADD_WV", ")", ":", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "FWSUB_WV", ")", ":", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "WADD_WV", ")", ":", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "WADDU_WV", ")", ":", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "WSUB_WV", ")", ":", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "WSUBU_WV", ")", ":", "{", "unsigned", "NewOpc", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "FWADD_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "FWSUB_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "WADD_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "WADDU_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "WSUB_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "WSUBU_WV", ")", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "MI", ")", ";", "if", "(", "LV", ")", "{", "unsigned", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isKill", "(", ")", ")", "LV", "->", "replaceKillInstruction", "(", "Op", ".", "getReg", "(", ")", ",", "MI", ",", "*", "MIB", ")", ";", "}", "}", "return", "MIB", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo12", "Func": "convertToThreeAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5607, "Length": 271, "Cover_Rate": 0.9818840579710145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MadeChange", "=", "false", ";", "for", "(", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", ":", "CPEntries", ")", "{", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "{", "if", "(", "CPE", ".", "RefCount", "==", "<NUM_LIT>", "&&", "CPE", ".", "CPEMI", ")", "{", "removeDeadCPEMI", "(", "CPE", ".", "CPEMI", ")", ";", "CPE", ".", "CPEMI", "=", "nullptr", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "removeUnusedCPEntries", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5608, "Length": 58, "Cover_Rate": 0.8055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TRI", "->", "regsOverlap", "(", "MOReg", ",", "Reg", ")", ")", "{", "if", "(", "MO", ".", "isUse", "(", ")", ")", "Ref", ".", "Use", "=", "true", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "Ref", ".", "Def", "=", "true", ";", "}", "}", "}", "}"], "ground_truth": ["return", "Ref", ";"], "File": "SystemZElimCompare12", "Func": "getRegReferences", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5609, "Length": 48, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V16QImode", ":", "gen", "=", "gen_aarch64_zip2v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_aarch64_zip2v8qi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_aarch64_zip2v8hi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_aarch64_zip2v4hi", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_aarch64_zip2v4si", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_aarch64_zip2v2si", ";", "break", ";", "case", "V2DImode", ":", "gen", "=", "gen_aarch64_zip2v2di", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_aarch64_zip2v4sf", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_aarch64_zip2v2sf", ";", "break", ";", "case", "V2DFmode", ":", "gen", "=", "gen_aarch64_zip2v2df", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "else", "{", "switch", "(", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_aarch64_zip1v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_aarch64_zip1v8qi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_aarch64_zip1v8hi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_aarch64_zip1v4hi", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_aarch64_zip1v4si", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_aarch64_zip1v2si", ";", "break", ";"], "ground_truth": ["case", "V2DImode", ":", "gen", "=", "gen_aarch64_zip1v2di", ";", "break", ";"], "File": "aarch642", "Func": "aarch64_evpc_zip", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5610, "Length": 167, "Cover_Rate": 0.3553191489361702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "getLastNonDebugInstr", "(", ")", ")", "&&", "BMI", "->", "isUnconditionalBranch", "(", ")", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "getDestBlock", "(", "*", "BMI", ")", ";", "if", "(", "isBlockInRange", "(", "MI", ",", "*", "NewDest", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "changeBranchDestBlock", "(", "*", "BMI", ",", "*", "DestBB", ")", ";", "int", "NewSize", "=", "insertInvertedConditionalBranch", "(", "*", "MBB", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "MI", ",", "*", "NewDest", ")", ";", "int", "OldSize", "=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "(", "NewSize", "-", "OldSize", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "TII", "->", "analyzeBranch", "(", "*", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";"], "ground_truth": ["BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";"], "File": "AArch64BranchRelaxation2", "Func": "fixupConditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5611, "Length": 211, "Cover_Rate": 0.4953051643192488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableVPU", "(", ")", "const", "{", "return", "EnableVPU", ";"], "ground_truth": ["}"], "File": "VESubtarget", "Func": "enableVPU", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5612, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering103", "Func": "PerformVECTOR_REG_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5613, "Length": 50, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "reg", ",", "mem", ")", ";", "return", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "cfa_restores", ")", ";"], "ground_truth": ["}"], "File": "or1k", "Func": "or1k_restore_reg", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5614, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcntq_u8", "(", "uint8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_aarch64_popcountv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon2_vcntq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5615, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "J2TargetMachine", "Func": "LLVMInitializeJ2Target", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5616, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "F2003fMCAsmStreamer", "Func": "EmitSymbolDesc", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5617, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "TLI", ".", "getVarArgsFrameOffset", "(", ")", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "File": "SparcISelLowering13", "Func": "LowerVASTART", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5618, "Length": 58, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "<NUM_LIT>", ",", "true", ",", "true", ",", "false", ",", "true", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoopDataPrefetch", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorMarkStridedAccessesPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInterleavedLoadCombinePass", "(", ")", ")", ";", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";"], "ground_truth": ["addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine13", "Func": "addIRPasses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5619, "Length": 137, "Cover_Rate": 0.85625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "selectSelect", "(", "const", "Instruction", "*", "I", ")", "{", "assert", "(", "isa", "<", "SelectInst", ">", "(", "I", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeSupported", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "const", "SelectInst", "*", "SI", "=", "cast", "<", "SelectInst", ">", "(", "I", ")", ";", "const", "Value", "*", "Cond", "=", "SI", "->", "getCondition", "(", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", ";", "<STR_LIT>", "ExtraCC", "=", "<STR_LIT>", ";", "if", "(", "optimizeSelect", "(", "SI", ")", ")", "return", "true", ";", "if", "(", "foldXALUIntrinsic", "(", "CC", ",", "I", ",", "Cond", ")", ")", "{", "unsigned", "CondReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "!", "CondReg", ")", "return", "false", ";", "}", "else", "if", "(", "isa", "<", "CmpInst", ">", "(", "Cond", ")", "&&", "cast", "<", "CmpInst", ">", "(", "Cond", ")", "->", "hasOneUse", "(", ")", "&&", "isValueAvailable", "(", "Cond", ")", ")", "{", "const", "auto", "*", "Cmp", "=", "cast", "<", "CmpInst", ">", "(", "Cond", ")", ";"], "ground_truth": ["CmpInst", "::", "Predicate", "Predicate", "=", "optimizeCmpPredicate", "(", "Cmp", ")", ";"], "File": "AArch64FastISel (2)", "Func": "selectSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5620, "Length": 255, "Cover_Rate": 0.3611898016997167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrn1q_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5621, "Length": 30, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MaybeDotNew", ".", "is", "(", "AsmToken", "::", "TokenKind", "::", "Identifier", ")", "&&", "MaybeDotNew", ".", "getString", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "splitIdentifier", "(", "Operands", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "RParen", ",", "Begin", ")", ")", ";", "return", "false", ";", "}", "if", "(", "previousEqual", "(", "Operands", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "&&", "previousEqual", "(", "Operands", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "WarnMissingParenthesis", ")", "Warning", "(", "Begin", ",", "<STR_LIT>", ")", ";", "static", "char", "const", "*", "LParen", "=", "<STR_LIT>", ";", "static", "char", "const", "*", "RParen", "=", "<STR_LIT>", ";", "Operands", ".", "insert", "(", "Operands", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "<ISA_LIT>Operand", "::", "CreateToken", "(", "LParen", ",", "Begin", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "Register", ",", "Begin", ",", "End", ")", ")", ";", "const", "AsmToken", "&", "MaybeDotNew", "=", "Lexer", ".", "getTok", "(", ")", ";", "if", "(", "MaybeDotNew", ".", "is", "(", "AsmToken", "::", "TokenKind", "::", "Identifier", ")", "&&", "MaybeDotNew", ".", "getString", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "splitIdentifier", "(", "Operands", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "RParen", ",", "Begin", ")", ")", ";", "return", "false", ";", "}", "break", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "Register", ",", "Begin", ",", "End", ")", ")", ";"], "File": "HexagonAsmParser12", "Func": "parseOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5622, "Length": 210, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "opc", "=", "<STR_LIT>", ";", "const", "EVT", "VT", "=", "TLI", ".", "getMemValueType", "(", "DL", ",", "CI", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "ElementCount", "EC", "=", "VT", ".", "getVectorElementCount", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumVecs", ";", "++", "I", ")", "assert", "(", "VT", "==", "TLI", ".", "getMemValueType", "(", "DL", ",", "CI", ".", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "CI", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "VT", ".", "getScalarType", "(", ")", ",", "EC", "*", "NumVecs", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "setInfoSVEStN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5623, "Length": 105, "Cover_Rate": 0.5965909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printMemOffs8", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printMemOffset", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "X86IntelInstPrinter (2)", "Func": "printMemOffs8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5624, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "c", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "c", "==", "REG", ")", "return", "<NUM_LIT>", ";", "if", "(", "c", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_thumb_address_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5625, "Length": 51, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IndexVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "OrigVT", "=", "VT", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "IndexVT", ".", "is512BitVector", "(", ")", ")", "{", "unsigned", "Factor", "=", "std", "::", "min", "(", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", "/", "IndexVT", ".", "getSizeInBits", "(", ")", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "*", "Factor", ";", "VT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "IndexVT", "=", "<STR_LIT>", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "PassThru", "=", "ExtendToType", "(", "PassThru", ",", "VT", ",", "DAG", ")", ";", "Index", "=", "ExtendToType", "(", "Index", ",", "IndexVT", ",", "DAG", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "MaskVT", ",", "DAG", ",", "true", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getChain", "(", ")", ",", "PassThru", ",", "Mask", ",", "N", "->", "getBasePtr", "(", ")", ",", "Index", ",", "N", "->", "getScale", "(", ")", "}", ";", "SDValue", "NewGather", "=", "DAG", ".", "getTargetMemSDNode", "<", "<ISA_LIT>MaskedGatherSDNode", ">", "(", "DAG", ".", "getVTList", "(", "VT", ",", "MaskVT", ",", "<STR_LIT>", ")", ",", "Ops", ",", "dl", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OrigVT", ",", "NewGather", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Extract", ",", "NewGather", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "LowerMGATHER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5626, "Length": 266, "Cover_Rate": 0.6700251889168766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "one_bit_count", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "GET_MODE_MASK", "(", "SImode", ")", ";"], "ground_truth": ["one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", "&", "mask", ")", ";"], "File": "nds32-predicates", "Func": "nds32_can_use_btgl_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5627, "Length": 27, "Cover_Rate": 0.5869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "parseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "parseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "isNegative", "&&", "Val", "==", "<NUM_LIT>", ")", "ImmVal", "=", "MCConstantExpr", "::", "Create", "(", "INT32_MIN", ",", "getContext", "(", ")", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser111", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5628, "Length": 389, "Cover_Rate": 0.7021660649819494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddvq_u64", "(", "uint64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint64_t", ")", "__builtin_aarch64_reduc_plus_scal_v2di", "(", "(", "int64x2_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon2_vaddvq_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5629, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getMemShiftAmount", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Mem", ".", "OffsetIsReg", "&&", "Mem", ".", "OffsetRegShifted", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser35", "Func": "getMemShiftAmount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5630, "Length": 21, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCExpr", "(", ")", "{"], "ground_truth": ["}"], "File": "MINA32MCExpr", "Func": "~MINA32MCExpr", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5631, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_deferred_plabels", ";", "i", "++", ")", "{", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "deferred_plabels", "[", "i", "]", ".", "internal_label", ")", ")", ";", "assemble_integer", "(", "deferred_plabels", "[", "i", "]", ".", "symbol", ",", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "pa3", "Func": "output_deferred_plabels", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5632, "Length": 75, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InstrPtr", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "ExtractElement", ")", "{"], "ground_truth": ["auto", "Arg0", "=", "InstrPtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "TPCIndexSpaceGen", "Func": "checkIndexSpaceOffset", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5633, "Length": 23, "Cover_Rate": 0.3108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "KindImm", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Imm", ";"], "File": "SystemZAsmParser (2)", "Func": "getImm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5634, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Liveness", "(", "MachineRegisterInfo", "&", "mri", ",", "const", "DataFlowGraph", "&", "g", ")", ":", "DFG", "(", "g", ")", ",", "TRI", "(", "g", ".", "getTRI", "(", ")", ")", ",", "PRI", "(", "g", ".", "getPRI", "(", ")", ")", ",", "MDT", "(", "g", ".", "getDT", "(", ")", ")", ",", "MDF", "(", "g", ".", "getDF", "(", ")", ")", ",", "LiveMap", "(", "g", ".", "getPRI", "(", ")", ")", ",", "NoRegs", "(", "g", ".", "getPRI", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "RDFLiveness", "Func": "Liveness", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5635, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsUnscaled", ")", "Offset", "/=", "OffsetStride", ";", "return", "Offset", "<=", "<NUM_LIT>", "&&", "Offset", ">=", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "inBoundsForPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5636, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsetq_lane_s64", "(", "int64_t", "__a", ",", "int64x2_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "int64x2_t", ")", "__builtin_neon_vset_lanev2di", "(", "(", "__builtin_neon_di", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vsetq_lane_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5637, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableIndirectBrExpand", "(", ")", "const", "override", "{"], "ground_truth": ["return", "useRetpolineIndirectBranches", "(", ")", ";"], "File": "X86Subtarget100", "Func": "enableIndirectBrExpand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5638, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "x", "=", "REG_NOTES", "(", "insn", ")", ";", "x", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "REG_NOTE_KIND", "(", "x", ")", "==", "REG_DEAD", "||", "REG_NOTE_KIND", "(", "x", ")", "==", "REG_UNUSED", ")", "{", "rtx", "note", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "note", ")", "&&", "GET_MODE", "(", "note", ")", "==", "mode", ")", "reg_weight", "--", ";"], "ground_truth": ["}"], "File": "sh4", "Func": "find_insn_regmode_weight", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5639, "Length": 66, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Op2", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Mask", ",", "VL", ";", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Select", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "CC", ",", "Op1", ",", "Op2", ",", "VL", ")", ";"], "ground_truth": ["return", "convertFromScalableVector", "(", "VT", ",", "Select", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerFixedLengthVectorSelectToRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5640, "Length": 105, "Cover_Rate": 0.5965909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "Loop", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "Size", ",", "DL", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "Size", "/", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Sequence", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getConstant", "(", "Size", ",", "DL", ",", "PtrVT", ")", ")", ";"], "File": "SystemZSelectionDAGInfo", "Func": "emitMemMem", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5641, "Length": 88, "Cover_Rate": 0.704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "MIRBuilder", ")", ";", "default", ":", "return", "false", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo39", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5642, "Length": 36, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "incdec1", ";", "int", "index0", ";", "int", "index1", ";", "int", "disp0", ";", "int", "disp1", ";", "if", "(", "MEM_VOLATILE_P", "(", "op0", ")", "&&", "MEM_VOLATILE_P", "(", "op1", ")", ")", "return", "<NUM_LIT>", ";", "c4x_S_address_parse", "(", "op0", ",", "&", "base0", ",", "&", "incdec0", ",", "&", "index0", ",", "&", "disp0", ")", ";", "c4x_S_address_parse", "(", "op1", ",", "&", "base1", ",", "&", "incdec1", ",", "&", "index1", ",", "&", "disp1", ")", ";", "if", "(", "store0", "&&", "store1", ")", "{"], "ground_truth": ["if", "(", "!", "flag_argument_noalias", ")", "{"], "File": "c4x1", "Func": "c4x_address_conflict", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 5643, "Length": 77, "Cover_Rate": 0.4502923976608187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["return", "const_cast", "<", "<ISA_LIT>TargetLowering", "*", ">", "(", "&", "TLInfo", ")", ";"], "File": "SystemZTargetMachine24", "Func": "getTargetLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5644, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "temp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "if", "(", "imode", "==", "GET_MODE", "(", "same", ")", ")", "temp2", "=", "same", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "imode", ")", ">=", "UNITS_PER_WORD", ")", "temp2", "=", "simplify_gen_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ",", "<NUM_LIT>", ")", ";", "else", "temp2", "=", "lowpart_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ")", ";", "emit_move_insn", "(", "temp", ",", "temp2", ")", ";", "switch", "(", "vmode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "mips_emit_move", "(", "target", ",", "gen_rtx_VEC_DUPLICATE", "(", "vmode", ",", "temp", ")", ")", ";", "break", ";", "case", "E_V4SFmode", ":", "emit_insn", "(", "gen_msa_splati_w_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_msa_splati_d_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "target", ",", "CONST0_RTX", "(", "vmode", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "emit_move_insn", "(", "temp", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ")", ";", "switch", "(", "vmode", ")", "{", "case", "E_V16QImode", ":", "emit_insn", "(", "gen_vec_setv16qi", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V8HImode", ":", "emit_insn", "(", "gen_vec_setv8hi", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V4SImode", ":", "emit_insn", "(", "gen_vec_setv4si", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V2DImode", ":", "emit_insn", "(", "gen_vec_setv2di", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V4SFmode", ":", "emit_insn", "(", "gen_vec_setv4sf", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_vec_setv2df", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "return", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_expand_vector_init", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5645, "Length": 332, "Cover_Rate": 0.4702549575070821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "XCoreInstrInfo11", "Func": "getRegisterInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5646, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "int", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "Offset", "=", "OffImm", ";", "}", "else", "{", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "{", "AddSub", "=", "<STR_LIT>", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Offset", "=", "<STR_LIT>", "(", "AddSub", ",", "OffImm", ")", ";", "}", "EvenReg", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OddReg", "=", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "EvenReg", "==", "OddReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isT2", ")", "OffReg", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "llvm", "::", "getInstrPredicate", "(", "Op0", ",", "PredReg", ")", ";", "dl", "=", "Op0", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer25", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5647, "Length": 191, "Cover_Rate": 0.35304990757855825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "getSubtarget", "(", ")", ".", "restrictIT", "(", ")", ")", "return", "isV8EligibleForIT", "(", "MI", ")", ";", "}", "else", "{", "if", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMBaseInstrInfo (2)", "Func": "isPredicable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5648, "Length": 72, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>leTargetMachine", ">", "X", "(", "The<ISA_LIT>leTarget", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>beTargetMachine", ">", "Y", "(", "The<ISA_LIT>beTarget", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>leTargetMachine", ">", "Z", "(", "TheARM64Target", ")", ";"], "File": "AArch64TargetMachine12", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5649, "Length": 32, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "SNITCHFrepLoops", "::", "removeIfDead", "(", "MachineInstr", "*", "MI", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadPhis", ";", "if", "(", "isDead", "(", "MI", ",", "DeadPhis", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "MachineRegisterInfo", "::", "use_iterator", "nextI", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "nextI", ")", "{", "nextI", "=", "std", "::", "next", "(", "I", ")", ";", "MachineOperand", "&", "Use", "=", "*", "I", ";", "MachineInstr", "*", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseMI", "==", "MI", ")", "continue", ";"], "ground_truth": ["if", "(", "Use", ".", "isDebug", "(", ")", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<NUM_LIT>", ")", ";"], "File": "SNITCHFrepLoops", "Func": "removeIfDead", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5650, "Length": 193, "Cover_Rate": 0.8318965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasTBM", "(", ")", "const", "{"], "ground_truth": ["return", "HasTBM", ";"], "File": "X86Subtarget (2)", "Func": "hasTBM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5651, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "NVPTXRegisterInfo22", "Func": "eliminateCallFramePseudoInstr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5652, "Length": 25, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DIType", "*", "PType", "=", "stripQualifiers", "(", "cast", "<", "DIType", ">", "(", "ParentType", ")", ")", ";", "const", "DIType", "*", "CType", "=", "stripQualifiers", "(", "cast", "<", "DIType", ">", "(", "ChildType", ")", ")", ";", "if", "(", "isa", "<", "DIDerivedType", ">", "(", "CType", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "PtrTy", "=", "dyn_cast", "<", "DIDerivedType", ">", "(", "PType", ")", ")", "{", "if", "(", "PtrTy", "->", "getTag", "(", ")", "!=", "dwarf", "::", "DW_TAG_pointer_type", ")", "return", "false", ";", "return", "stripQualifiers", "(", "PtrTy", "->", "getBaseType", "(", ")", ")", "==", "CType", ";", "}", "const", "auto", "*", "PTy", "=", "dyn_cast", "<", "DICompositeType", ">", "(", "PType", ")", ";", "const", "auto", "*", "CTy", "=", "dyn_cast", "<", "DICompositeType", ">", "(", "CType", ")", ";", "assert", "(", "PTy", "&&", "CTy", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["uint32_t", "PTyTag", "=", "PTy", "->", "getTag", "(", ")", ";"], "File": "BPFAbstractMemberAccess19", "Func": "IsValidAIChain", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5653, "Length": 133, "Cover_Rate": 0.47330960854092524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "Endian", "==", "<STR_LIT>", "?", "i", ":", "(", "NumBytes", "-", "<NUM_LIT>", "-", "i", ")", ";"], "File": "PPCAsmBackend (2)1", "Func": "applyFixup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5654, "Length": 53, "Cover_Rate": 0.38686131386861317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "VecSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "EltSize", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "EltSize", "<=", "<NUM_LIT>", "&&", "EltVT", ".", "isByteSized", "(", ")", "&&", "VecSize", ">", "<NUM_LIT>", "&&", "VecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "Idx", ")", "{", "EVT", "NewVT", "=", "getEquivalentMemType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VecVT", ")", ";", "unsigned", "BitIndex", "=", "Idx", "->", "getZExtValue", "(", ")", "*", "EltSize", ";", "unsigned", "EltIdx", "=", "BitIndex", "/", "<NUM_LIT>", ";", "unsigned", "LeftoverBitIdx", "=", "BitIndex", "%", "<NUM_LIT>", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cast", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "NewVT", ",", "Vec", ")", ";", "DCI", ".", "AddToWorklist", "(", "Cast", ".", "getNode", "(", ")", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Cast", ",", "DAG", ".", "getConstant", "(", "EltIdx", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Elt", ".", "getNode", "(", ")", ")", ";", "SDValue", "Srl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "LeftoverBitIdx", ",", "SL", ",", "<STR_LIT>", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Srl", ".", "getNode", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Srl", ")", ";", "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Trunc", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering50", "Func": "performExtractVectorEltCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5655, "Length": 276, "Cover_Rate": 0.42201834862385323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "Register", "TargetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "ScratchReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "JumpTableInst", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "TargetReg", ",", "ScratchReg", "}", ",", "{", "JTAddr", ",", "Index", "}", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "TargetReg", "}", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "constrainSelectedInstRegOperands", "(", "*", "JumpTableInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector10", "Func": "selectBrJT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5656, "Length": 88, "Cover_Rate": 0.5207100591715976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "llvm", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "llvm", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "BranchCode", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "OldBranchCode", "==", "BranchCode", ")", "continue", ";"], "File": "TLCS900InstrInfo", "Func": "AnalyzeBranch", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5657, "Length": 232, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "MfIterator", "MFI", "=", "MF", ".", "begin", "(", ")", ";", "MFI", "!=", "MF", ".", "end", "(", ")", ";", "++", "MFI", ")", "{"], "ground_truth": ["Modified", "|=", "combineMemAluInBasicBlock", "(", "&", "*", "MFI", ")", ";"], "File": "LanaiMemAluCombiner", "Func": "runOnMachineFunction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5658, "Length": 37, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "function_resolver", "::", "resolve", "(", ")", "{", "return", "shape", "->", "resolve", "(", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "resolve", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5659, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "'f'", ":"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "MBlazeISelLowering1", "Func": "getRegForInlineAsmConstraint", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5660, "Length": 29, "Cover_Rate": 0.3020833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hfp", "=", "frame_pointer_needed", "||", "stack_realign_fp", ";", "unsigned", "i", ",", "count", ";", "unsigned", "regno", ";", "for", "(", "count", "=", "i", "=", "MIN_REGS", ";", "i", "<", "MAX_REGS", ";", "++", "i", ")", "{", "regno", "=", "REG_ORDER", "[", "i", "]", ";", "if", "(", "regno", "==", "BP_REG", "&&", "hfp", ")", "continue", ";", "if", "(", "!", "ix86_save_reg", "(", "regno", ",", "false", ",", "false", ")", ")", "break", ";", "++", "count", ";", "}", "return", "count", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "count_stub_managed_regs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5661, "Length": 70, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "SDValue", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "CLI", ".", "Callee", ".", "dump", "(", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering15", "Func": "LowerCall", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5662, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlaldavq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaldavq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5663, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>InstrInfo", "::", "getMaxValue", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "bits", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "File": "HexagonInstrInfo11", "Func": "getMaxValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5664, "Length": 46, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "CallGraph", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "PIC16Cloner", "Func": "getAnalysisUsage", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5665, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isScaledSImm", "(", ")", "const", "{"], "ground_truth": ["if", "(", "isConstantImm", "(", ")", "&&", "isShiftedInt", "<", "Bits", ",", "ShiftLeftAmount", ">", "(", "getConstantImm", "(", ")", ")", ")", "return", "true", ";"], "File": "MipsAsmParser (2)4", "Func": "isScaledSImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5666, "Length": 27, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewBr", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";"], "ground_truth": ["LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";"], "File": "SILowerControlFlow48", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5667, "Length": 193, "Cover_Rate": 0.39711934156378603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASESet", "=", "<NUM_LIT>", ";", "if", "(", "P", ".", "hasDSP", "(", ")", ")", "ASESet", "|=", "<STR_LIT>", ";", "if", "(", "P", ".", "hasDSPR2", "(", ")", ")", "ASESet", "|=", "<STR_LIT>", ";", "if", "(", "P", ".", "hasMSA", "(", ")", ")", "ASESet", "|=", "<STR_LIT>", ";", "if", "(", "P", ".", "inMicro<ISA_LIT>Mode", "(", ")", ")", "ASESet", "|=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "P", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "ASESet", "|=", "<STR_LIT>", ";"], "File": "MipsABIFlagsSection4", "Func": "setASESetFromPredicates", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5668, "Length": 64, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PrefetchDistance", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "getPrefetchDistance", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5669, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sh_multcost", ">=", "<NUM_LIT>", ")", "return", "sh_multcost", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "TARGET_SMALLCODE", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "TARGET_SH2", ")", "{", "if", "(", "TARGET_SMALLCODE", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_SMALLCODE", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "multcosts", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5670, "Length": 47, "Cover_Rate": 0.8245614035087719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "Subtarget", "(", "M", ",", "FS", ",", "isThumb", ")", ",", "DataLayout", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "(", "isThumb", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", ")", ")", ":"], "ground_truth": ["(", "isThumb", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", ")", ":"], "File": "ARMTargetMachine26", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5671, "Length": 67, "Cover_Rate": 0.6504854368932039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{"], "ground_truth": ["if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "TeeRISCAsmBackend", "Func": "writeNopData", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5672, "Length": 25, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RegClass", "=", "CSI", "[", "i", "]", ".", "getRegClass", "(", ")", ";", "if", "(", "RegClass", "==", "&", "<STR_LIT>", ")", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RegClass", ")", ";", "}", "unsigned", "LowReg", "=", "MFI", "->", "getLowReg", "(", ")", ",", "HighReg", "=", "MFI", "->", "getHighReg", "(", ")", ";", "unsigned", "StartOffset", "=", "RegSpillOffsets", "[", "LowReg", "]", ";", "if", "(", "StartOffset", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "(", "LowReg", "==", "HighReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "LowReg", ",", "RegState", "::", "Define", ")", ";"], "ground_truth": ["if", "(", "LowReg", "!=", "HighReg", ")", "MIB", ".", "addReg", "(", "HighReg", ",", "RegState", "::", "Define", ")", ";"], "File": "SystemZInstrInfo31", "Func": "restoreCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5673, "Length": 125, "Cover_Rate": 0.3351206434316354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformUINT_TO_FPCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFP_TO_SINTCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFMinFMaxCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformTruncateCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformISDSETCCCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSETCCCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBrCondCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering117", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5674, "Length": 246, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "<NUM_LIT>", ";", "if", "(", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "isXNACKEnabled", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5675, "Length": 40, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", "==", "nullptr", ")", "{", "AM", ".", "Base_Reg", "=", "AM", ".", "IndexReg", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "Subtarget", "->", "is64Bit", "(", ")", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", "==", "nullptr", "&&", "AM", ".", "IndexReg", ".", "getNode", "(", ")", "==", "nullptr", "&&", "AM", ".", "SymbolFlags", "==", "<STR_LIT>", "&&", "AM", ".", "hasSymbolicDisplacement", "(", ")", ")", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG131", "Func": "MatchAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5676, "Length": 124, "Cover_Rate": 0.7515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsSEInstrInfo25", "Func": "isStoreToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5677, "Length": 98, "Cover_Rate": 0.7903225806451613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrModeIndexed8", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ")", "{", "return", "SelectAddrModeIndexed", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectAddrModeIndexed8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5678, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT128", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "OpVT", ".", "getVectorElementType", "(", ")", ",", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT128", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "Insert128BitVector", "(", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ",", "Op", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "OpVT", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "AnyExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "OpVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AnyExt", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering82", "Func": "LowerSCALAR_TO_VECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5679, "Length": 163, "Cover_Rate": 0.690677966101695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Fn", ".", "getName", "(", ")", "<<", "' '", "<<", "*", "Fn", ".", "getFunctionType", "(", ")", "<<", "'\\n'", "<<", "Description", ";", "if", "(", "Value", ")", "Value", "->", "print", "(", "OS", ")", ";", "OS", "<<", "'\\n'", ";"], "ground_truth": ["OS", ".", "flush", "(", ")", ";"], "File": "WebAssemblyISelLowering (3)", "Func": "print", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5680, "Length": 44, "Cover_Rate": 0.3492063492063492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "File": "X86InstructionSelector28", "Func": "getRegClassForTypeOnBank", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5681, "Length": 81, "Cover_Rate": 0.41968911917098445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "asm_noperands", "(", "insn", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "CLOBBER", "||", "GET_CODE", "(", "pat", ")", "==", "USE", ")", "return", "false", ";", "if", "(", "TARGET_FDPIC", "&&", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "rtx", "t", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "t", ")", "==", "USE", "&&", "unspec_caller_rtx_p", "(", "XEXP", "(", "t", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";"], "File": "sh", "Func": "sh_cannot_copy_insn_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5682, "Length": 92, "Cover_Rate": 0.5859872611464968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "Subtarget", "->", "getXLenVT", "(", ")", ")", ";"], "ground_truth": ["else", "Base", "=", "Addr", ";"], "File": "RISCVISelDAGToDAG24", "Func": "SelectBaseAddr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5683, "Length": 38, "Cover_Rate": 0.40860215053763443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "SequenceSize", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "unsigned", "CallOverhead", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "MachineOutlinerDefault", ",", "CallOverhead", ")", ";", "unsigned", "FrameOverhead", "=", "<NUM_LIT>", ";", "if", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "getMF", "(", ")", "->", "getSubtarget", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "FrameOverhead", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "outliner", "::", "OutlinedFunction", "(", "RepeatedSequenceLocs", ",", "SequenceSize", ",", "FrameOverhead", ",", "MachineOutlinerDefault", ")", ";"], "File": "RISCVInstrInfo11", "Func": "getOutliningCandidateInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5684, "Length": 85, "Cover_Rate": 0.3413654618473896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "HandlerLabel", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", ";", "unsigned", "LoadOpcode", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "LoadOperandsBeginIdx", "=", "<NUM_LIT>", ";", "FM", ".", "recordFaultingOp", "(", "FaultMaps", "::", "FaultingLoad", ",", "HandlerLabel", ")", ";", "MCInst", "LoadMI", ";", "LoadMI", ".", "setOpcode", "(", "LoadOpcode", ")", ";", "LoadMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "LoadDefRegister", ")", ")", ";", "for", "(", "auto", "I", "=", "MI", ".", "operands_begin", "(", ")", "+", "LoadOperandsBeginIdx", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "*", "I", ")", ")", "LoadMI", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitInstruction", "(", "LoadMI", ",", "getSubtargetInfo", "(", ")", ")", ";"], "File": "X86MCInstLower120", "Func": "LowerFAULTING_LOAD_OP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5685, "Length": 133, "Cover_Rate": 0.8159509202453987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5686, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "useRetpoline", "(", ")", ")", "return", "false", ";", "return", "TargetLowering", "::", "areJTsAllowed", "(", "Fn", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "areJTsAllowed", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5687, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyAsmBackend (2)", "Func": "applyFixup", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5688, "Length": 56, "Cover_Rate": 0.4628099173553719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TailCallArgumentInfo", "(", ")", ":", "FrameIdx", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "TailCallArgumentInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5689, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_shrdv_epi32", "(", "__mmask8", "__A", ",", "__m256i", "__B", ",", "__m256i", "__C", ",", "__m256i", "__D", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpshrdv_v8si_maskz", "(", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "__C", ",", "(", "__v8si", ")", "__D", ",", "(", "__mmask8", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_maskz_shrdv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5690, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SubIdx", "==", "<STR_LIT>", ")", "return", "RC", ";", "LaneBitmask", "::", "Type", "Mask", "=", "getSubRegIndexLaneMask", "(", "SubIdx", ")", ".", "getAsInteger", "(", ")", ";", "unsigned", "Count", "=", "countPopulation", "(", "Mask", ")", ";", "if", "(", "isSGPRClass", "(", "RC", ")", ")", "{", "switch", "(", "Count", ")", "{", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "SIRegisterInfo11", "Func": "getSubRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5691, "Length": 65, "Cover_Rate": 0.3693181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TLCS900ISelDAGToDAG", "Func": "getPassName", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5692, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_lane_u64", "(", "uint64x1_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "__builtin_neon_vdup_lanedi", "(", "(", "int64x1_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vdup_lane_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5693, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addGR32orGR64Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "RegNo", "=", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "RegNo", ")", ")", "RegNo", "=", "getGR32FromGR64", "(", "RegNo", ")", ";"], "File": "X86Operand (2)", "Func": "addGR32orGR64Operands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5694, "Length": 47, "Cover_Rate": 0.7580645161290323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformAddCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering198", "Func": "PerformAddCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5695, "Length": 48, "Cover_Rate": 0.3582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitCOFFSecRel32", "(", "MCSymbol", "const", "*", "Symbol", ",", "uint64_t", "Offset", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "EmitCOFFSecRel32", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5696, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_aarch64_get_dregxiv4hf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_aarch64_get_dregxiv4hf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_aarch64_get_dregxiv4hf", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon3_vld4_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5697, "Length": 45, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BalTgtMBB", "->", "rbegin", "(", ")", "->", "bundleWithPred", "(", ")", ";", "}", "else", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "BalOp", ")", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ";", "Pos", "=", "BalTgtMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", ")", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "else", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsLongBranch10", "Func": "expandToLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5698, "Length": 400, "Cover_Rate": 0.31496062992125984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "Row", ",", "Col", ")", "=", "getShape", "(", "II", ",", "OpNo", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Bitcast", ")", ";", "Value", "*", "Stride", "=", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ";", "Value", "*", "I8Ptr", "=", "Builder", ".", "CreateBitCast", "(", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Stride", "}", ";", "Value", "*", "NewInst", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "Bitcast", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";"], "ground_truth": ["}"], "File": "X86LowerAMXType10", "Func": "combineLoadBitcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5699, "Length": 101, "Cover_Rate": 0.6121212121212121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTarget26", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";"], "File": "MipsDisassembler1", "Func": "DecodeBranchTarget26", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5700, "Length": 35, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFINop", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHNop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5701, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_MAYBE_HARD_FLOAT", ")", "{", "tree", "ftype_set_fpscr", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "NULL", ")", ";", "tree", "ftype_get_fpscr", "=", "build_function_type_list", "(", "unsigned_type_node", ",", "NULL", ")", ";", "arm_builtin_decls", "[", "ARM_BUILTIN_GET_FPSCR", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype_get_fpscr", ",", "ARM_BUILTIN_GET_FPSCR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "arm_builtin_decls", "[", "ARM_BUILTIN_SET_FPSCR", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype_set_fpscr", ",", "ARM_BUILTIN_SET_FPSCR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "}", "if", "(", "use_cmse", ")", "{"], "ground_truth": ["tree", "ftype_cmse_nonsecure_caller", "=", "build_function_type_list", "(", "unsigned_type_node", ",", "NULL", ")", ";"], "File": "arm-builtins5", "Func": "arm_init_builtins", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5702, "Length": 83, "Cover_Rate": 0.5724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", ".", "add", "(", "intToConst", "(", "A2", ")", ")", ";", "Result", "=", "RC", ";", "return", "true", ";", "}", "LatticeCell", "LS1", ";", "if", "(", "!", "getCell", "(", "R1", ",", "Inputs", ",", "LS1", ")", ")", "return", "false", ";", "if", "(", "LS1", ".", "isBottom", "(", ")", "||", "LS1", ".", "isProperty", "(", ")", ")", "return", "false", ";", "APInt", "A", ",", "ResA", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "LS1", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "ground_truth": ["bool", "Eval", "=", "constToInt", "(", "LS1", ".", "Values", "[", "i", "]", ",", "A", ")", "&&", "evaluateANDii", "(", "A", ",", "A2", ",", "ResA", ")", ";"], "File": "HexagonConstPropagation11", "Func": "evaluateANDri", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5703, "Length": 101, "Cover_Rate": 0.505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "RegisterRef", ">", "(", "RR", ",", "*", "this", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "'\\n'", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "DefM", "[", "RR", ".", "Reg", "]", ".", "push", "(", "DA", ")", ";", "for", "(", "RegisterRef", "A", ":", "getAliasSet", "(", "RR", ".", "Reg", ")", ")", "{", "assert", "(", "A", "!=", "RR", ")", ";", "DefM", "[", "A", ".", "Reg", "]", ".", "push", "(", "DA", ")", ";", "}"], "ground_truth": ["for", "(", "NodeAddr", "<", "NodeBase", "*", ">", "T", ":", "Rel", ")", "Visited", ".", "insert", "(", "T", ".", "Id", ")", ";"], "File": "RDFGraph6", "Func": "pushDefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5704, "Length": 107, "Cover_Rate": 0.44583333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetObjectFile", "&", "getObjFileLowering", "(", ")", "const", "{", "return", "(", "<ISA_LIT>TargetObjectFile", "&", ")", "AsmPrinter", "::", "getObjFileLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "PIC16AsmPrinter", "Func": "getObjFileLowering", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5705, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MI", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "Value", ";", "if", "(", "ShiftBy", ")", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "<NUM_LIT>", "<<", "ShiftBy", ")", "<<", "<STR_LIT>", ";", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "ARCInstPrinter3", "Func": "printU6ShiftedBy", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5706, "Length": 54, "Cover_Rate": 0.421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSEHSaveFPLR", "(", "SMLoc", "L", ")", "{", "int64_t", "Offset", ";", "if", "(", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFISaveFPLR", "(", "Offset", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHSaveFPLR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5707, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "load_ps01", "(", "Imm4", "a", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "a", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "load_ps01", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5708, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "*", "EntryBlock", ",", "MI", ",", "Reg", ",", "IsKill", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "MipsSEFrameLowering12", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5709, "Length": 119, "Cover_Rate": 0.6230366492146597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "memindex", "=", "<NUM_LIT>", ",", "regindex", "=", "<NUM_LIT>", ",", "offset", "=", "(", "index", "+", "<NUM_LIT>", ")", "*", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "==", "SET", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "regindex", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "memindex", ")", ")", "==", "MEM", "&&", "h8300_stack_offset_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "memindex", ")", ",", "<NUM_LIT>", ")", ",", "offset", ")", ")", "return", "REGNO", "(", "XEXP", "(", "x", ",", "regindex", ")", ")", ";"], "File": "h8300", "Func": "h8300_ldm_stm_regno", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5710, "Length": 81, "Cover_Rate": 0.6044776119402985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{", "continue", ";", "}", "EVT", "Tys", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "<NUM_LIT>", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "<NUM_LIT>", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VecTy", ";", "Tys", "[", "n", "++", "]", "=", "<STR_LIT>", ";", "Tys", "[", "n", "]", "=", "<STR_LIT>", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ",", "NumResultVecs", "+", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5711, "Length": 359, "Cover_Rate": 0.3485436893203884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "CC_<ISA_LIT>32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "CC_<ISA_LIT>64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "ArgFlags", ".", "getByValSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonISelLowering19", "Func": "CC_Hexagon", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5712, "Length": 193, "Cover_Rate": 0.48860759493670886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "unspec_based_function_exact_insn", "(", "int", "unspec_for_sint", ",", "int", "unspec_for_uint", ",", "int", "unspec_for_fp", ")", ":", "unspec_based_function_base", "(", "unspec_for_sint", ",", "unspec_for_uint", ",", "unspec_for_fp", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-functions", "Func": "unspec_based_function_exact_insn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5713, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SrcB", "=", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "SpuSrcBStart", ",", "<ISA_LIT>II", "::", "SpuSrcBSize", ")", ";", "uint64_t", "Dest", "=", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "SpuDestStart", ",", "<ISA_LIT>II", "::", "SpuDestSize", ")", ";", "uint64_t", "OpType", "=", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "SpuOpTypeStart", ",", "<ISA_LIT>II", "::", "SpuOpTypeSize", ")", ";", "uint64_t", "Switches", "=", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "SpuSwitchesStart", ",", "<ISA_LIT>II", "::", "SpuSwitchesSize", ")", ";", "uint64_t", "Predicate", "=", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "SpuPredicateStart", ",", "<ISA_LIT>II", "::", "SpuPredicateSize", ")", ";", "bool", "Polarity", "=", "(", "bool", ")", "fieldFromInstruction", "(", "insn", ",", "<ISA_LIT>II", "::", "SpuPolarityBit", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "File": "TPCDisassembler", "Func": "decodeConvertScalar", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5714, "Length": 104, "Cover_Rate": 0.3674911660777385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "Rsrc", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "{", "}", ",", "{", "}", ",", "{", "}", ",", "DAG", ".", "getConstant", "(", "CachePolicy", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "}", ";", "setBufferOffsets", "(", "Offset", ",", "DAG", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "NumLoads", ">", "<NUM_LIT>", "?", "<NUM_LIT>", "*", "NumLoads", ":", "<NUM_LIT>", ")", ";", "uint64_t", "InstOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "<NUM_LIT>", "]", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "InstOffset", "+", "<NUM_LIT>", "*", "i", ",", "DL", ",", "<STR_LIT>", ")", ";", "Loads", ".", "push_back", "(", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "VTList", ",", "Ops", ",", "LoadVT", ",", "MMO", ")", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Loads", ")", ";", "return", "Loads", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5715, "Length": 188, "Cover_Rate": 0.41409691629955947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";"], "ground_truth": ["if", "(", "const", "BasicBlock", "*", "B", "=", "Pred", "->", "getBasicBlock", "(", ")", ")", "if", "(", "isa", "<", "SwitchInst", ">", "(", "B", "->", "getTerminator", "(", ")", ")", ")", "return", "false", ";"], "File": "LanaiAsmPrinter", "Func": "isBlockOnlyReachableByFallthrough", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5716, "Length": 42, "Cover_Rate": 0.3853211009174312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "any_addr_mask", "=", "<NUM_LIT>", ";", "for", "(", "rc", "=", "FIRST_RELOAD_REG_CLASS", ";", "rc", "<=", "LAST_RELOAD_REG_CLASS", ";", "rc", "++", ")", "{", "addr_mask", "=", "<NUM_LIT>", ";", "reg", "=", "reload_reg_map", "[", "rc", "]", ".", "reg", ";", "if", "(", "reg", ">=", "<NUM_LIT>", "&&", "rs6000_hard_regno_mode_ok_p", "[", "m", "]", "[", "reg", "]", ")", "{", "bool", "small_int_vsx_p", "=", "(", "small_int_p", "&&", "(", "rc", "==", "RELOAD_REG_FPR", "||", "rc", "==", "RELOAD_REG_VMX", ")", ")", ";", "nregs", "=", "rs6000_hard_regno_nregs", "[", "m", "]", "[", "reg", "]", ";", "addr_mask", "|=", "RELOAD_REG_VALID", ";", "if", "(", "small_int_vsx_p", ")", "addr_mask", "|=", "RELOAD_REG_INDEXED", ";", "else", "if", "(", "nregs", ">", "<NUM_LIT>", "||", "m", "==", "BLKmode", "||", "complex_p", ")", "addr_mask", "|=", "RELOAD_REG_MULTIPLE", ";", "else", "addr_mask", "|=", "RELOAD_REG_INDEXED", ";", "if", "(", "TARGET_UPDATE", "&&", "(", "rc", "==", "RELOAD_REG_GPR", "||", "rc", "==", "RELOAD_REG_FPR", ")", "&&", "msize", "<=", "<NUM_LIT>", "&&", "!", "VECTOR_MODE_P", "(", "m2", ")", "&&", "!", "FLOAT128_VECTOR_P", "(", "m2", ")", "&&", "!", "complex_p", "&&", "!", "small_int_vsx_p", "&&", "(", "m2", "!=", "DFmode", "||", "!", "TARGET_UPPER_REGS_DF", ")", "&&", "(", "m2", "!=", "SFmode", "||", "!", "TARGET_UPPER_REGS_SF", ")", "&&", "!", "(", "TARGET_E500_DOUBLE", "&&", "msize", "==", "<NUM_LIT>", ")", ")", "{", "addr_mask", "|=", "RELOAD_REG_PRE_INCDEC", ";", "switch", "(", "m", ")", "{", "default", ":", "addr_mask", "|=", "RELOAD_REG_PRE_MODIFY", ";", "break", ";", "case", "E_DImode", ":", "if", "(", "TARGET_POWERPC64", ")", "addr_mask", "|=", "RELOAD_REG_PRE_MODIFY", ";", "break", ";", "case", "E_DFmode", ":", "case", "E_DDmode", ":", "if", "(", "TARGET_DF_INSN", ")", "addr_mask", "|=", "RELOAD_REG_PRE_MODIFY", ";", "break", ";", "}", "}", "}", "if", "(", "(", "addr_mask", "!=", "<NUM_LIT>", ")", "&&", "!", "indexed_only_p", "&&", "msize", "<=", "<NUM_LIT>", "&&", "(", "rc", "==", "RELOAD_REG_GPR", "||", "(", "(", "msize", "==", "<NUM_LIT>", "||", "m2", "==", "SFmode", ")", "&&", "(", "rc", "==", "RELOAD_REG_FPR", "||", "(", "rc", "==", "RELOAD_REG_VMX", "&&", "TARGET_P9_DFORM_SCALAR", ")", ")", ")", ")", ")", "addr_mask", "|=", "RELOAD_REG_OFFSET", ";", "else", "if", "(", "(", "addr_mask", "!=", "<NUM_LIT>", ")", "&&", "!", "indexed_only_p", "&&", "msize", "==", "<NUM_LIT>", "&&", "TARGET_P9_DFORM_VECTOR", "&&", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "m2", ")", "||", "(", "m2", "==", "TImode", "&&", "TARGET_VSX_TIMODE", ")", ")", ")", "{"], "ground_truth": ["addr_mask", "|=", "RELOAD_REG_OFFSET", ";"], "File": "powerpcspe", "Func": "rs6000_setup_reg_addr_masks", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5717, "Length": 309, "Cover_Rate": 0.639751552795031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", "=", "(", "__vector", "__m64", ")", "vec_cts", "(", "temp", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "__m64", ")", "__builtin_unpack_vector_int128", "(", "(", "__vector", "__int128", ")", "result", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_cvttps_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5718, "Length": 31, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fixupimm_round_ps", "(", "__m512", "__A", ",", "__mmask16", "__U", ",", "__m512", "__B", ",", "__m512i", "__C", ",", "const", "int", "__imm", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_fixupimmps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "__imm", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_fixupimm_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5719, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "output_move_const_double", "(", "rtx", "*", "operands", ")", "{", "int", "code", "=", "standard_68881_constant_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "code", "!=", "<NUM_LIT>", ")", "{", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "code", "&", "<NUM_LIT>", ")", ";", "return", "buf", ";", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "output_move_const_double", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5720, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_vis_pdist", "(", "__A", ",", "__B", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_pdist", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5721, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "APInt", "MaskedHighBits", "=", "APInt", "::", "getHighBitsSet", "(", "X", ".", "getValueSizeInBits", "(", ")", ",", "MaskLZ", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "ComputeMaskedBits", "(", "X", ",", "MaskedHighBits", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "MaskedHighBits", "!=", "KnownZero", ")", "return", "true", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "ReplacingAnyExtend", ")", "{", "assert", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", ")", ";", "SDValue", "NewX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "X", ".", "getDebugLoc", "(", ")", ",", "VT", ",", "X", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewX", ")", ";", "X", "=", "NewX", ";", "}", "DebugLoc", "DL", "=", "N", ".", "getDebugLoc", "(", ")", ";", "SDValue", "NewSRLAmt", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "+", "AMShiftAmt", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "NewSRLAmt", ")", ";", "SDValue", "NewSHLAmt", "=", "DAG", ".", "getConstant", "(", "AMShiftAmt", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSHL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewSRL", ",", "NewSHLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSRLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSRL", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSHLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSHL", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewSHL", ")", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", "<<", "AMShiftAmt", ";"], "ground_truth": ["AM", ".", "IndexReg", "=", "NewSRL", ";"], "File": "X86ISelDAGToDAG152", "Func": "FoldMaskAndShiftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5722, "Length": 233, "Cover_Rate": 0.5212527964205816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerTRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ",", "VarArgsStackOffset", ",", "VarArgsNumGPR", ",", "VarArgsNumFPR", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ",", "VarArgsStackOffset", ",", "VarArgsNumGPR", ",", "VarArgsNumFPR", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFORMAL_ARGUMENTS", "(", "Op", ",", "DAG", ",", "VarArgsFrameIndex", ",", "VarArgsStackOffset", ",", "VarArgsNumGPR", ",", "VarArgsNumFPR", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCALL", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ",", "getTargetMachine", "(", ")", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerRET", "(", "Op", ",", "DAG", ",", "getTargetMachine", "(", ")", ")", ";"], "File": "PPCISelLowering123", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5723, "Length": 150, "Cover_Rate": 0.3416856492027335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{"], "ground_truth": ["Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "Nios2ISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5724, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMD_AUTOINC_MIN", "&&", "Offset", "<=", "<ISA_LIT>_MEMD_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMW_AUTOINC_MIN", "&&", "Offset", "<=", "<ISA_LIT>_MEMW_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMH_AUTOINC_MIN", "&&", "Offset", "<=", "<ISA_LIT>_MEMH_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMB_AUTOINC_MIN", "&&", "Offset", "<=", "<ISA_LIT>_MEMB_AUTOINC_MAX", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo57", "Func": "isValidAutoIncImm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5725, "Length": 93, "Cover_Rate": 0.6940298507462687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isLoopStart", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "MVETailPredUtils3", "Func": "isLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5726, "Length": 35, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask64", ")", "__builtin_ia32_ptestmb512", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_test_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5727, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "lastInITBlock", "(", ")", "{", "return", "ITState", ".", "CurPosition", "==", "<NUM_LIT>", "-", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "lastInITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5728, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_cmpeq_pi8", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_m_pcmpeqb", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5729, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "+", "std", "::", "to_string", "(", "sgx_callsite_magic_index_public", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter2", "Func": "getNextCallSiteMagicPublic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5730, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "rv", ";", "raw_string_ostream", "OS", "(", "rv", ")", ";", "auto", "OpPrinter", "=", "[", "&", "OS", ",", "&", "MI", ",", "this", "]", "(", "const", "MachineOperand", "&", "Operand", ")", "{", "if", "(", "Operand", ".", "isReg", "(", ")", ")", "{", "if", "(", "Operand", ".", "isUndef", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "printReg", "(", "Operand", ".", "getReg", "(", ")", ")", ";", "if", "(", "auto", "DbgVar", "=", "findDebugValue", "(", "MI", ",", "Operand", ".", "getReg", "(", ")", ")", ")", "OS", "<<", "<STR_LIT>", "<<", "DbgVar", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", "}", "else", "{", "OS", "<<", "Operand", ";", "}", "}", ";", "auto", "CommaOpPrinter", "=", "[", "&", "OS", ",", "&", "OpPrinter", "]", "(", "const", "MachineOperand", "&", "Operand", ")", "{", "OS", "<<", "<STR_LIT>", ";", "OpPrinter", "(", "Operand", ")", ";", "}", ";", "OS", "<<", "<STR_LIT>", ";", "OpPrinter", "(", "*", "MI", ".", "defs", "(", ")", ".", "begin", "(", ")", ")", ";", "llvm", "::", "for_each", "(", "drop_begin", "(", "MI", ".", "defs", "(", ")", ",", "<NUM_LIT>", ")", ",", "CommaOpPrinter", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ";", "auto", "Uses", "=", "MI", ".", "uses", "(", ")", ";", "if", "(", "Uses", ".", "begin", "(", ")", "!=", "Uses", ".", "end", "(", ")", ")", "{", "OpPrinter", "(", "*", "MI", ".", "uses", "(", ")", ".", "begin", "(", ")", ")", ";", "llvm", "::", "for_each", "(", "drop_begin", "(", "MI", ".", "uses", "(", ")", ",", "<NUM_LIT>", ")", ",", "CommaOpPrinter", ")", ";", "}", "OS", ".", "flush", "(", ")", ";", "return", "OS", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMStackModel", "Func": "prepareInstructionComment", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5731, "Length": 253, "Cover_Rate": 0.8939929328621908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue (2)", "Func": "getModifierText", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5732, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ")", "{", "if", "(", "Op1", "->", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "XorC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op1", ".", "getDebugLoc", "(", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "~", "XorC", ",", "VT", ")", ")", ";"], "File": "X86ISelLowering114", "Func": "PerformSubCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5733, "Length": 129, "Cover_Rate": 0.45104895104895104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasFlatInstOffsets", "(", ")", ")", "{", "return", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5734, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fn", "==", "AARCH64_SIMD_BUILTIN_UNOP_sqrtv4sf", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_RSQRT_V4SF", "]", ";", "return", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "aarch64-builtins3", "Func": "aarch64_builtin_rsqrt", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5735, "Length": 16, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ByValSize", "==", "<NUM_LIT>", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "<STR_LIT>", ",", "State", ".", "getNextStackOffset", "(", ")", ",", "RegVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "const", "unsigned", "StackSize", "=", "alignTo", "(", "ByValSize", ",", "PtrAlign", ")", ";", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "StackSize", ",", "PtrAlign", ")", ";", "for", "(", "const", "unsigned", "E", "=", "Offset", "+", "StackSize", ";", "Offset", "<", "E", ";", "Offset", "+=", "PtrAlign", ".", "value", "(", ")", ")", "{", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Is<ISA_LIT>64", "?", "GPR_64", ":", "GPR_32", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "RegVT", ",", "LocInfo", ")", ")", ";", "else", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "<STR_LIT>", ",", "Offset", ",", "<STR_LIT>", ",", "LocInfo", ")", ")", ";", "break", ";", "}", "}", "return", "false", ";", "}", "switch", "(", "ValVT", ".", "SimpleTy", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "Is<ISA_LIT>64", "&&", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "PtrAlign", ".", "value", "(", ")", ",", "PtrAlign", ")", ";", "if", "(", "ValVT", ".", "getFixedSizeInBits", "(", ")", "<", "RegVT", ".", "getFixedSizeInBits", "(", ")", ")", "LocInfo", "=", "ArgFlags", ".", "isSExt", "(", ")", "?", "CCValAssign", "::", "LocInfo", "::", "SExt", ":", "CCValAssign", "::", "LocInfo", "::", "ZExt", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Is<ISA_LIT>64", "?", "GPR_64", ":", "GPR_32", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "RegVT", ",", "LocInfo", ")", ")", ";", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "RegVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "unsigned", "StoreSize", "=", "LocVT", ".", "getStoreSize", "(", ")", ";", "const", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "StoreSize", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "FReg", "=", "State", ".", "AllocateReg", "(", "FPR", ")", ";", "if", "(", "FReg", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "FReg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "StoreSize", ";", "I", "+=", "PtrAlign", ".", "value", "(", ")", ")", "{", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Is<ISA_LIT>64", "?", "GPR_64", ":", "GPR_32", ")", ")", "{", "assert", "(", "FReg", "&&", "<STR_LIT>", ")", ";", "if", "(", "State", ".", "isVarArg", "(", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "RegVT", ",", "LocInfo", ")", ")", ";", "}", "}", "else", "{", "State", ".", "addLoc", "(", "FReg", "?", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ":", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "break", ";", "}", "}", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering12", "Func": "CC_AIX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5736, "Length": 490, "Cover_Rate": 0.6226175349428208, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "const", "MCBinaryExpr", "*", "BExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "const", "MCSymbol", "*", "LHSSym", "=", "getSingleMCSymbol", "(", "BExpr", "->", "getLHS", "(", ")", ")", ";", "const", "MCSymbol", "*", "RHSSym", "=", "getSingleMCSymbol", "(", "BExpr", "->", "getRHS", "(", ")", ")", ";", "if", "(", "LHSSym", ")", "return", "LHSSym", ";", "if", "(", "RHSSym", ")", "return", "RHSSym", ";", "return", "nullptr", ";", "}", "if", "(", "const", "MCUnaryExpr", "*", "UExpr", "=", "dyn_cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", ")", "return", "getSingleMCSymbol", "(", "UExpr", "->", "getSubExpr", "(", ")", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "getSingleMCSymbol", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5737, "Length": 92, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", "<=", "BrOffset", "&&", "BrOffset", "<=", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "MOSInstrInfo", "Func": "isBranchOffsetInRange", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5738, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "named_parm_regs", "=", "(", "sh_round_reg", "(", "*", "get_cumulative_args", "(", "ca", ")", ",", "mode", ")", "+", "(", "mode", "==", "BLKmode", "?", "CEIL", "(", "int_size_in_bytes", "(", "type", ")", ",", "UNITS_PER_WORD", ")", ":", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ")", ")", ")", ";", "anon_parm_regs", "=", "NPARM_REGS", "(", "SImode", ")", "-", "named_parm_regs", ";"], "ground_truth": ["if", "(", "anon_parm_regs", ">", "<NUM_LIT>", ")", "*", "pretend_arg_size", "=", "anon_parm_regs", "*", "<NUM_LIT>", ";"], "File": "sh4", "Func": "sh_setup_incoming_varargs", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5739, "Length": 63, "Cover_Rate": 0.5887850467289719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegs", ";"], "ground_truth": ["}"], "File": "PIC16RegisterInfo", "Func": "getCalleeSavedRegs", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5740, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "unsigned", "NumArgs", "=", "MI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumArgs", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isImplicit", "(", ")", ")", ")", "MIB", ".", "addOperand", "(", "Op", ")", ";", "}", "if", "(", "MI", "->", "hasOneMemOperand", "(", ")", ")", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "X86ISelLowering148", "Func": "emitPCMPSTRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5741, "Length": 232, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{", "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target32", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "getThe<ISA_LIT>Target64", "(", ")", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "WebAssemblyDisassembler", "Func": "LLVMInitializeWebAssemblyDisassembler", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5742, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "outs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "MBBE", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "MBBE", ";", "++", "MBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", "->", "begin", "(", ")", ",", "ME", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "outs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "print", "(", "outs", "(", ")", ",", "&", "(", "MF", ".", "getTarget", "(", ")", ")", ",", "false", ")", ";", "}", "outs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", "->", "getFirstTerminator", "(", ")", ",", "ME", "=", "MBB", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", "++", "MI", ")", "{", "outs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "print", "(", "outs", "(", ")", ",", "&", "(", "MF", ".", "getTarget", "(", ")", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "PatmosSPMark", "Func": "printFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5743, "Length": 153, "Cover_Rate": 0.7927461139896373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "XLenVT", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerScalarSplat", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getSimpleValueType", "(", ")", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Scalar", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Scalar", ".", "getValueType", "(", ")", ".", "bitsLE", "(", "XLenVT", ")", ")", "{", "Scalar", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Scalar", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Scalar", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "assert", "(", "Scalar", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "VL", "=", "getVLOperand", "(", "Op", ")", ";", "SDValue", "SplattedVal", "=", "splatSplitI64WithVL", "(", "DL", ",", "VT", ",", "SDValue", "(", ")", ",", "Scalar", ",", "VL", ",", "DAG", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "SplattedVal", ";", "SDValue", "SplattedIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "VL", ")", ";", "MVT", "MaskVT", "=", "getMaskTypeFor", "(", "VT", ")", ";", "SDValue", "Mask", "=", "getAllOnesMask", "(", "VT", ",", "VL", ",", "DL", ",", "DAG", ")", ";", "SDValue", "VID", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Mask", ",", "VL", ")", ";", "SDValue", "SelectCond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "VID", ",", "SplattedIdx", ",", "DAG", ".", "getCondCode", "(", "<STR_LIT>", ")", ",", "Mask", ",", "VL", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SelectCond", ",", "SplattedVal", ",", "Vec", ",", "VL", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering33", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5744, "Length": 498, "Cover_Rate": 0.5292242295430393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sigstk", ".", "ss_sp", "=", "(", "char", "*", ")", "xmalloc", "(", "SIGSTKSZ", ")", ";", "sigstk", ".", "ss_size", "=", "SIGSTKSZ", ";", "sigstk", ".", "ss_flags", "=", "<NUM_LIT>", ";", "if", "(", "sigaltstack", "(", "&", "sigstk", ",", "NULL", ")", "<", "<NUM_LIT>", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";", "sigemptyset", "(", "&", "sact", ".", "sa_mask", ")", ";", "sact", ".", "sa_flags", "=", "SA_ONSTACK", "|", "SA_SIGINFO", ";", "sact", ".", "sa_sigaction", "=", "segv_handler", ";"], "ground_truth": ["if", "(", "sigaction", "(", "SIGSEGV", ",", "&", "sact", ",", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";"], "File": "host-darwin", "Func": "darwin_rs6000_extra_signals", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5745, "Length": 87, "Cover_Rate": 0.8529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "LLVMInitializeAArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5746, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "MI", ")", "assert", "(", "IsReturn", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "isReturnBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5747, "Length": 41, "Cover_Rate": 0.6029411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "A", "->", "getParent", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "<ISA_LIT>_KERNEL", ":", "case", "CallingConv", "::", "SPIR_KERNEL", ":", "return", "true", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "case", "CallingConv", "::", "<ISA_LIT>_LS", ":", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "case", "CallingConv", "::", "<ISA_LIT>_ES", ":", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "case", "CallingConv", "::", "<ISA_LIT>_CS", ":", "case", "CallingConv", "::", "<ISA_LIT>_Gfx", ":", "return", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "ByVal", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo29", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5748, "Length": 125, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5749, "Length": 43, "Cover_Rate": 0.4574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "avr_out_movqi_mr_r_reg_disp_tiny", "(", "rtx_insn", "*", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "x", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "src", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "TINY_ADIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", ")", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "avr_asm_len", "(", "TINY_ADIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", ")", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "!", "reg_unused_after", "(", "insn", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "avr_asm_len", "(", "TINY_SBIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", ")", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";"], "File": "avr", "Func": "avr_out_movqi_mr_r_reg_disp_tiny", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5750, "Length": 151, "Cover_Rate": 0.9741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "ground_truth": ["loadRegFromStack", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "FrameIndex", ",", "RC", ",", "TRI", ",", "<NUM_LIT>", ")", ";"], "File": "MipsInstrInfo45", "Func": "loadRegFromStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5751, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "addImm0_65535Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5752, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", ";"], "ground_truth": ["}"], "File": "PPCCTRLoops2", "Func": "getType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5753, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Cost", "=", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "I", ")", ";"], "ground_truth": ["return", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "ValTy", ",", "nullptr", ")", ";"], "File": "PPCTargetTransformInfo10", "Func": "getCmpSelInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5754, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "getDirectBrEncoding", "(", "MI", ",", "OpNo", ",", "Fixups", ",", "STI", ")", ";"], "File": "PPCMCCodeEmitter (2)", "Func": "getTLSCallEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5755, "Length": 35, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printTBAddrMode", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5756, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitFileDirective", "(", "StringRef", "Filename", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "emitFileDirective", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5757, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "||", "Subtarget", ".", "hasX87", "(", ")", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "(", "Op", ".", "isMemcpy", "(", ")", "&&", "!", "Op", ".", "isMemcpyStrSrc", "(", ")", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "getOptimalMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5758, "Length": 133, "Cover_Rate": 0.4767025089605735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Scalar", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ScalarTy", "=", "Scalar", ".", "getValueType", "(", ")", ";", "if", "(", "(", "ScalarTy", "==", "<STR_LIT>", ")", "||", "(", "ScalarTy", "==", "<STR_LIT>", ")", ")", "Scalar", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Scalar", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Scalar", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5759, "Length": 277, "Cover_Rate": 0.38633193863319387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "IStart", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "Entry", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "insertCopiesSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5760, "Length": 93, "Cover_Rate": 0.3705179282868526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "XCoreDisassembler (2)", "Func": "XCoreDisassembler", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5761, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfms_n_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ",", "float32_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_fmav2sf", "(", "-", "__b", ",", "vdup_n_f32", "(", "__c", ")", ",", "__a", ")", ";"], "File": "arm", "Func": "neon4_vfms_n_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5762, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["}"], "File": "Dcpu16MCTargetDesc", "Func": "LLVMInitializeDCPU16TargetMC", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5763, "Length": 28, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Was16", "=", "isCode16", "(", "StartInfo", ".", "getTargetTriple", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "EndInfo", "||", "Was16", "!=", "isCode16", "(", "EndInfo", "->", "getTargetTriple", "(", ")", ")", ")", "{"], "File": "Z80oldAsmPrinter", "Func": "emitInlineAsmEnd", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5764, "Length": 29, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "' '", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "ShOpc", "!=", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5765, "Length": 59, "Cover_Rate": 0.36419753086419754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_PC21_S2", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_PC26_S2", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_PCHI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_PCLO16", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "switch", "(", "Kind", ")", "{", "case", "<STR_LIT>", ":", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_MIPS_64", ";", "case", "FK_DTPRel_4", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL32", ";", "case", "FK_DTPRel_8", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL64", ";", "case", "FK_TPRel_4", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL32", ";", "case", "FK_TPRel_8", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL64", ";", "case", "FK_GPRel_4", ":", "if", "(", "is64Bit", "(", ")", ")", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL32", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_64", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ",", "Type", ")", ";", "return", "Type", ";", "}", "return", "ELF", "::", "R_MIPS_GPREL32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GPREL16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_26", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_CALL16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_GD", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_GOTTPREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_TPREL_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_LDM", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL_HI16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_TLS_DTPREL_LO16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_PAGE", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_OFST", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MIPS_GOT_DISP", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_HI16", ",", "Type", ")", ";", "return", "Type", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MICROMIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MICROMIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MICROMIPS_HI16", ",", "Type", ")", ";", "return", "Type", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Type", "=", "(", "unsigned", ")", "ELF", "::", "R_MIPS_NONE", ";", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_LO16", ",", "Type", ")", ";", "return", "Type", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "MipsELFObjectWriter54", "Func": "getRelocType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5766, "Length": 470, "Cover_Rate": 0.42805100182149364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "VT", ")", ";"], "File": "Dcpu16ISelLowering", "Func": "LowerFRAMEADDR", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5767, "Length": 79, "Cover_Rate": 0.5851851851851851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", "-", "<NUM_LIT>", "-", "<ISA_LIT>FI", "->", "getIncomingArgSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "P2FrameLowering", "Func": "emitEpilogue", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5768, "Length": 54, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "P2InstPrinter", "Func": "P2InstPrinter", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5769, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_aarch64_srshr_nv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrshr_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5770, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64", ")", ")", "IsLittleEndian", "=", "false", ";", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64el", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips64", ")", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "if", "(", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mipsel", ")", "||", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", ")", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "}", "AlignmentIsInBytes", "=", "false", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["CommentString", "=", "<STR_LIT>", ";"], "File": "MipsMCAsmInfo9", "Func": "MipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5771, "Length": 120, "Cover_Rate": 0.5381165919282511, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "EltIdx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "InputVector", ".", "getValueType", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "InputVector", ")", ";", "if", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "InputVector", ".", "hasOneUse", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "EltIdx", ")", ")", "{", "SDValue", "MMXSrc", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MMXSrc", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "InputVector", ")", ";", "}", "if", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "InputVector", ".", "hasOneUse", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "EltIdx", ")", ")", "{", "SDValue", "MMXSrc", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MMXSrc", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MMXSrc", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "EltIdx", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ExtractedElt", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "auto", "*", "InputC", "=", "cast", "<", "ConstantSDNode", ">", "(", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "APInt", "&", "InputValue", "=", "InputC", "->", "getAPIntValue", "(", ")", ";", "uint64_t", "Res", "=", "InputValue", "[", "ExtractedElt", "]", ";", "return", "DAG", ".", "getConstant", "(", "Res", ",", "dl", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "SDValue", "SAD", "=", "combineBasicSADPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "SAD", ";"], "File": "X86ISelLowering (2)8", "Func": "combineExtractVectorElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5772, "Length": 273, "Cover_Rate": 0.6408450704225352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f16_p128", "(", "poly128_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float16x8_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_f16_p128", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5773, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "<NUM_LIT>", ";", "unsigned", "RdRegClassID", "=", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ";", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "(", "RdRegClassID", "==", "<STR_LIT>", "||", "RdRegClassID", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "RnRegClassID", "=", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ";", "bool", "TwoReg", "=", "(", "RnRegClassID", "==", "<STR_LIT>", "||", "RnRegClassID", "==", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RdRegClassID", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "TwoReg", ")", "{", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "Idx", ";", "if", "(", "(", "Idx", "=", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "MI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "Idx", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RnRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "}", "++", "OpIdx", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RnRegClassID", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "&&", "!", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", "&&", "<STR_LIT>", ")", ";", "++", "OpIdx", ";"], "ground_truth": ["if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getIImm3Imm8", "(", "insn", ")", ")", ")", ";"], "File": "ThumbDisassemblerCore", "Func": "DisassembleThumb2DPBinImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5774, "Length": 266, "Cover_Rate": 0.5720430107526882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_f32", "(", "float32_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "File": "arm", "Func": "neon2_vdupq_n_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5775, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_cvtmask2w256", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_movm_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5776, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s16_f32", "(", "float32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vreinterpretv4hiv2sf", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5777, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "build_int_cst", "(", "build_pointer_type", "(", "type", ")", ",", "TYPE_ALIGN", "(", "type", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins1", "Func": "load_store_cookie", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5778, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sym", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AM", ".", "CP", ")", "{", "Sym", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AM", ".", "ES", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Sym", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "return", "true", ";", "}", "else", "if", "(", "AM", ".", "MCSym", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "AM", ".", "SymbolFlags", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "M680x0ISelDAGToDAG", "Func": "getSymbolicDisplacement", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5779, "Length": 134, "Cover_Rate": 0.50187265917603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineLoop", "*", "HeaderLoop", "=", "MLI", ".", "getLoopFor", "(", "Header", ")", ";", "if", "(", "HeaderLoop", "&&", "MBB", ".", "getNumber", "(", ")", ">", "LoopBottom", "(", "HeaderLoop", ")", "->", "getNumber", "(", ")", ")", "{", "InsertPos", "=", "Header", "->", "begin", "(", ")", ";", "while", "(", "InsertPos", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "++", "InsertPos", ";", "}", "else", "{", "InsertPos", "=", "Header", "->", "getFirstTerminator", "(", ")", ";", "while", "(", "InsertPos", "!=", "Header", "->", "begin", "(", ")", "&&", "IsChild", "(", "prev", "(", "InsertPos", ")", ",", "MFI", ")", "&&", "prev", "(", "InsertPos", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "prev", "(", "InsertPos", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "prev", "(", "InsertPos", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "--", "InsertPos", ";", "}", "BuildMI", "(", "*", "Header", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "InsertPos", ";", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["int", "Number", "=", "MBB", ".", "getNumber", "(", ")", ";"], "File": "WebAssemblyCFGStackify26", "Func": "PlaceBlockMarker", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5780, "Length": 195, "Cover_Rate": 0.3672316384180791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_None", ":", "break", ";", "case", "VK_<ISA_LIT>_GPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_GOT_CALL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_GOT", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TLSGD", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_GOTTPREL", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TPREL_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_TPREL_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_GPOFF_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_GPOFF_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_GOT_DISP", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_GOT_PAGE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_GOT_OFST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "OS", "<<", "*", "Symbol", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "OS", "<<", "'+'", ";", "OS", "<<", "Offset", ";", "}", "if", "(", "Kind", "==", "VK_<ISA_LIT>_GPOFF_HI", "||", "Kind", "==", "VK_<ISA_LIT>_GPOFF_LO", ")", "OS", "<<", "<STR_LIT>", ";", "else", "if", "(", "Kind", "!=", "VK_<ISA_LIT>_None", ")", "OS", "<<", "')'", ";"], "ground_truth": ["}"], "File": "MipsMCSymbolRefExpr", "Func": "PrintImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5781, "Length": 192, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Fail", ";", "}", "if", "(", "Bytes", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", "{", "uint64_t", "Insn64", ";", "if", "(", "!", "readInstruction64", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn64", ")", ")", "return", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable64", ",", "Instr", ",", "Insn64", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Success", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "uint32_t", "Insn32", ";", "if", "(", "!", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn32", ")", ")", "{"], "ground_truth": ["return", "Fail", ";"], "File": "ARCDisassembler8", "Func": "getInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5782, "Length": 122, "Cover_Rate": 0.4728682170542636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinterBase", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "Z80InstPrinterBase", "Func": "printInst", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5783, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DFmode", ";", "case", "<NUM_LIT>", ":", "if", "(", "TARGET_FLOAT128_KEYWORD", ")", "return", "(", "FLOAT128_IEEE_P", "(", "TFmode", ")", ")", "?", "TFmode", ":", "KFmode", ";", "else", "return", "VOIDmode", ";", "case", "<NUM_LIT>", ":", "return", "VOIDmode", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{"], "ground_truth": ["switch", "(", "n", ")", "{"], "File": "rs60006", "Func": "rs6000_floatn_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5784, "Length": 47, "Cover_Rate": 0.41228070175438597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MBBI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "PATCHABLE_RET", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SmallSet", "<", "uint16_t", ",", "<NUM_LIT>", ">", "Uses", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "X86FrameLowering (2)2", "Func": "findDeadCallerSavedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5785, "Length": 90, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", "&&", "<STR_LIT>", ")", ";", "if", "(", "StartOffset", ">", "Offset", ")", "{", "LowGPR", "=", "Reg", ";", "StartOffset", "=", "Offset", ";", "}", "}", "}", "ZFI", "->", "setLowSavedGPR", "(", "LowGPR", ")", ";", "ZFI", "->", "setHighSavedGPR", "(", "HighGPR", ")", ";", "if", "(", "IsVarArg", ")", "{", "unsigned", "FirstGPR", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "if", "(", "FirstGPR", "<", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "[", "FirstGPR", "]", ";", "unsigned", "Offset", "=", "RegSpillOffsets", "[", "Reg", "]", ";", "if", "(", "StartOffset", ">", "Offset", ")", "{", "LowGPR", "=", "Reg", ";", "StartOffset", "=", "Offset", ";", "}", "}", "}", "if", "(", "LowGPR", ")", "{", "assert", "(", "LowGPR", "!=", "HighGPR", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "LowGPR", ",", "false", ")", ";", "addSavedGPR", "(", "MBB", ",", "MIB", ",", "HighGPR", ",", "false", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StartOffset", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SystemZFrameLowering35", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5786, "Length": 184, "Cover_Rate": 0.3376146788990826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", "&&", "CASE_VECTOR_MODE", "==", "DImode", ")", "directive", "=", "ASM_QUAD", ";", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "if", "(", "TARGET_64BIT", "||", "TARGET_VXWORKS_RTP", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "directive", ",", "LPREFIX", ",", "value", ",", "LPREFIX", ",", "rel", ")", ";", "else", "if", "(", "HAVE_AS_GOTOFF_IN_DATA", ")", "fprintf", "(", "file", ",", "ASM_LONG", "<STR_LIT>", ",", "LPREFIX", ",", "value", ")", ";", "else", "if", "(", "TARGET_MACHO", ")", "{"], "ground_truth": ["fprintf", "(", "file", ",", "ASM_LONG", "<STR_LIT>", ",", "LPREFIX", ",", "value", ")", ";"], "File": "i3864", "Func": "ix86_output_addr_diff_elt", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5787, "Length": 76, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "(", "Opcode", "!=", "<STR_LIT>", ")", "&&", "!", "Binary", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "int", "Size", "=", "<NUM_LIT>", ";"], "ground_truth": ["EmitInstruction", "(", "Binary", ",", "Size", ",", "OS", ")", ";"], "File": "SICMCCodeEmitter", "Func": "encodeInstruction", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5788, "Length": 59, "Cover_Rate": 0.5221238938053098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "vax_output_conditional_branch", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "<STR_LIT>", ";", "case", "NE", ":", "return", "<STR_LIT>", ";", "case", "GT", ":", "return", "<STR_LIT>", ";", "case", "LT", ":", "return", "<STR_LIT>", ";", "case", "GTU", ":", "return", "<STR_LIT>", ";", "case", "LTU", ":", "return", "<STR_LIT>", ";", "case", "GE", ":", "return", "<STR_LIT>", ";", "case", "LE", ":", "return", "<STR_LIT>", ";", "case", "GEU", ":", "return", "<STR_LIT>", ";", "case", "LEU", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":"], "File": "vax3", "Func": "vax_output_conditional_branch", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5789, "Length": 77, "Cover_Rate": 0.927710843373494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasRetAddrStack", "(", ")", "const", "{", "return", "HasRetAddrStack", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasRetAddrStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5790, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "BLR", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "BLOpcode", "=", "<STR_LIT>", ";", "Reg", "=", "BLR", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", ")", ";", "RegIsKilled", "=", "BLR", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "DebugLoc", "DL", "=", "BLR", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBBI", "->", "getMF", "(", ")", ";", "MCContext", "&", "Context", "=", "MBB", ".", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "auto", "ThunkIt", "=", "llvm", "::", "find_if", "(", "SLSBLRThunks", ",", "[", "Reg", "]", "(", "auto", "T", ")", "{", "return", "T", ".", "Reg", "==", "Reg", ";", "}", ")", ";", "assert", "(", "ThunkIt", "!=", "std", "::", "end", "(", "SLSBLRThunks", ")", ")", ";", "MCSymbol", "*", "Sym", "=", "Context", ".", "getOrCreateSymbol", "(", "ThunkIt", "->", "Name", ")", ";", "MachineInstr", "*", "BL", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "BLOpcode", ")", ")", ".", "addSym", "(", "Sym", ")", ";", "int", "ImpLROpIdx", "=", "-", "<NUM_LIT>", ";", "int", "ImpSPOpIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "OpIdx", "=", "BL", "->", "getNumExplicitOperands", "(", ")", ";", "OpIdx", "<", "BL", "->", "getNumOperands", "(", ")", ";", "OpIdx", "++", ")", "{", "MachineOperand", "Op", "=", "BL", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "isDef", "(", ")", ")", "ImpLROpIdx", "=", "OpIdx", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "!", "Op", ".", "isDef", "(", ")", ")", "ImpSPOpIdx", "=", "OpIdx", ";", "}", "assert", "(", "ImpLROpIdx", "!=", "-", "<NUM_LIT>", ")", ";", "assert", "(", "ImpSPOpIdx", "!=", "-", "<NUM_LIT>", ")", ";", "int", "FirstOpIdxToRemove", "=", "std", "::", "max", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "int", "SecondOpIdxToRemove", "=", "std", "::", "min", "(", "ImpLROpIdx", ",", "ImpSPOpIdx", ")", ";", "BL", "->", "removeOperand", "(", "FirstOpIdxToRemove", ")", ";", "BL", "->", "removeOperand", "(", "SecondOpIdxToRemove", ")", ";", "BL", "->", "copyImplicitOps", "(", "MF", ",", "BLR", ")", ";"], "ground_truth": ["MF", ".", "moveCallSiteInfo", "(", "&", "BLR", ",", "BL", ")", ";"], "File": "AArch64SLSHardening2", "Func": "ConvertBLRToBL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5791, "Length": 370, "Cover_Rate": 0.7974137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "int", "MinOffset", "=", "Offset", "<", "MIOffset", "?", "Offset", ":", "MIOffset", ";", "if", "(", "FindNarrowMerge", ")", "{", "if", "(", "(", "!", "IsUnscaled", "&&", "alignTo", "(", "MinOffset", ",", "<NUM_LIT>", ")", "!=", "MinOffset", ")", "||", "(", "IsPromotableZeroStore", "&&", "Reg", "!=", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "IsUnscaled", "&&", "(", "alignTo", "(", "MinOffset", ",", "OffsetStride", ")", "!=", "MinOffset", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "if", "(", "MayLoad", "&&", "TRI", "->", "isSuperOrSubRegisterEq", "(", "Reg", ",", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "!", "ModifiedRegUnits", ".", "available", "(", "BaseReg", ")", ")", "return", "E", ";", "if", "(", "ModifiedRegUnits", ".", "available", "(", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", "&&", "!", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "UsedRegUnits", ".", "available", "(", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "&&", "!", "mayAlias", "(", "MI", ",", "MemInsns", ",", "AA", ")", ")", "{", "Flags", ".", "setMergeForward", "(", "false", ")", ";", "Flags", ".", "clearRenameReg", "(", ")", ";", "return", "MBBI", ";", "}", "if", "(", "!", "(", "MayLoad", "&&", "!", "UsedRegUnits", ".", "available", "(", "getLdStRegOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", ")", ")", "&&", "!", "mayAlias", "(", "FirstMI", ",", "MemInsns", ",", "AA", ")", ")", "{", "if", "(", "ModifiedRegUnits", ".", "available", "(", "getLdStRegOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", ")", ")", "{", "Flags", ".", "setMergeForward", "(", "true", ")", ";", "Flags", ".", "clearRenameReg", "(", ")", ";", "return", "MBBI", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer12", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5792, "Length": 358, "Cover_Rate": 0.3320964749536178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>16TargetLowering", "::", "emitFEXT_T8I816_ins", "(", "unsigned", "BtOpc", ",", "unsigned", "CmpOpc", ",", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "if", "(", "DontExpandCondPseudos16", ")", "return", "BB", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "regX", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "regY", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "Mips16ISelLowering (2)1", "Func": "emitFEXT_T8I816_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5793, "Length": 68, "Cover_Rate": 0.4533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSimpleBD12Move", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Flag", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";"], "ground_truth": ["return", "(", "(", "MCID", ".", "TSFlags", "&", "Flag", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", ";"], "File": "SystemZInstrInfo (2)", "Func": "isSimpleBD12Move", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5794, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConst0", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result_1", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_3", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "return", "Result_2", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG30", "Func": "SelectIndexedLoadSignExtend64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5795, "Length": 206, "Cover_Rate": 0.36331569664902996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "b", ".", "append_name", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "overloaded_p", ")", "{", "b", ".", "append_name", "(", "operand_suffixes", "[", "instance", ".", "op_info", "->", "op", "]", ")", ";", "b", ".", "append_name", "(", "type_suffixes", "[", "instance", ".", "type", ".", "index", "]", ".", "vector", ")", ";", "}", "if", "(", "overloaded_p", "&&", "instance", ".", "pred", "==", "PRED_TYPE_m", ")", "return", "b", ".", "finish_name", "(", ")", ";", "b", ".", "append_name", "(", "predication_suffixes", "[", "instance", ".", "pred", "]", ")", ";"], "ground_truth": ["return", "b", ".", "finish_name", "(", ")", ";"], "File": "riscv-vector-builtins-shapes", "Func": "get_name", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5796, "Length": 80, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCAsmParser2", "Func": "ParseDirectiveLocalEntry", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5797, "Length": 70, "Cover_Rate": 0.41916167664670656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "JMPInst", ";", "JMPInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "JMPInst", ".", "addOperand", "(", "Op", ")", ";", "Out", ".", "EmitInstruction", "(", "JMPInst", ",", "STI", ")", ";", "Out", ".", "EmitCodeAlignment", "(", "kNaCl<ISA_LIT>InstructionBundleSize", ")", ";", "Out", ".", "EmitLabel", "(", "RetTarget", ")", ";", "}", "else", "{", "Out", ".", "EmitBundleLock", "(", "true", ")", ";", "MCInst", "CALLInst", ";", "CALLInst", ".", "setOpcode", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "CALLInst", ".", "addOperand", "(", "Op", ")", ";", "Out", ".", "EmitInstruction", "(", "CALLInst", ",", "STI", ")", ";", "Out", ".", "EmitBundleUnlock", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "X86MCNaCl2", "Func": "EmitDirectCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5798, "Length": 88, "Cover_Rate": 0.5176470588235295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Remove", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "LoLoop", ".", "Start", ",", "LoLoop", ".", "Dec", ",", "LoLoop", ".", "End", ",", "LoLoop", ".", "InsertPt", "}", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Chain", "=", "{", "Def", "}", ";", "while", "(", "!", "Chain", ".", "empty", "(", ")", ")", "{", "MachineInstr", "*", "MI", "=", "Chain", ".", "back", "(", ")", ";", "Chain", ".", "pop_back", "(", ")", ";", "MachineInstr", "*", "IT", "=", "nullptr", ";", "if", "(", "TII", "->", "getPredicate", "(", "*", "MI", ")", "!=", "<STR_LIT>", ")", "{", "auto", "PrevMI", "=", "std", "::", "prev", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "auto", "NextMI", "=", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "PrevMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "TII", "->", "getPredicate", "(", "*", "NextMI", ")", "==", "<STR_LIT>", ")", "IT", "=", "&", "*", "PrevMI", ";", "else", "return", ";", "}", "if", "(", "RDA", "->", "isSafeToRemove", "(", "MI", ",", "Remove", ",", "Ignore", ")", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";"], "File": "ARMLowOverheadLoops37", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5799, "Length": 205, "Cover_Rate": 0.6231003039513677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "BPF_BUILTIN_PRESERVE_FIELD_INFO", ":", "{", "rettype", "=", "build_function_type_list", "(", "unsigned_type_node", ",", "type", ",", "unsigned_type_node", ",", "NULL", ")", ";", "int", "len", "=", "snprintf", "(", "name", ",", "sizeof", "(", "name", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "len", "=", "snprintf", "(", "name", "+", "len", ",", "sizeof", "(", "name", ")", "-", "len", ",", "<STR_LIT>", ",", "pfi_count", "++", ")", ";"], "ground_truth": ["}"], "File": "bpf1", "Func": "bpf_core_newdecl", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 5800, "Length": 56, "Cover_Rate": 0.3128491620111732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "new", "<ISA_LIT>TargetWinCOFFStreamer", "(", "S", ")", ";"], "File": "AArch64ELFStreamer10", "Func": "createAArch64ObjectTargetStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5801, "Length": 55, "Cover_Rate": 0.9322033898305084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_pGOTSymbol", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "Force", ",", "IRBuilder", "::", "Resolve", ">", "(", "<STR_LIT>", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FragmentRef", "::", "Create", "(", "*", "(", "m_pGOT", "->", "begin", "(", ")", ")", ",", "<NUM_LIT>", ")", ",", "ResolveInfo", "::", "Hidden", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "defineGOTSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5802, "Length": 56, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "i", ")", ";", "if", "(", "i", "!=", "e", "-", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter31", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5803, "Length": 24, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AbstractMemberAccessLegacyPass", "(", "<ISA_LIT>TargetMachine", "*", "TM", "=", "nullptr", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess1", "Func": "BPFAbstractMemberAccessLegacyPass", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5804, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "aarch64_legitimize_address", "(", "rtx", "x", ",", "rtx", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "base", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "offset_rtx", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "offset_rtx", ")", ";", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "rtx", "op0", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";", "op0", "=", "force_reg", "(", "Pmode", ",", "op0", ")", ";", "op1", "=", "force_reg", "(", "Pmode", ",", "op1", ")", ";", "if", "(", "REG_POINTER", "(", "op1", ")", ")", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "if", "(", "virt_or_elim_regno_p", "(", "REGNO", "(", "op0", ")", ")", ")", "{", "base", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "op0", ",", "offset_rtx", ",", "NULL_RTX", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "op1", ")", ";", "}", "base", "=", "expand_binop", "(", "Pmode", ",", "add_optab", ",", "op0", ",", "op1", ",", "NULL_RTX", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "offset_rtx", ")", ";", "}", "HOST_WIDE_INT", "base_offset", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "||", "mode", "==", "TImode", ")", "base_offset", "=", "(", "(", "offset", "+", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", "&", "~", "(", "(", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", "-", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "offset", "&", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", ")", "base_offset", "=", "(", "offset", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "else", "base_offset", "=", "offset", "&", "~", "<NUM_LIT>", ";", "if", "(", "base_offset", "!=", "<NUM_LIT>", ")", "{", "base", "=", "plus_constant", "(", "Pmode", ",", "base", ",", "base_offset", ")", ";", "base", "=", "force_operand", "(", "base", ",", "NULL_RTX", ")", ";", "return", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", "-", "base_offset", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch643", "Func": "aarch64_legitimize_address", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5805, "Length": 315, "Cover_Rate": 0.987460815047022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "get<ISA_LIT>16SPRefReg", "(", "Parent", ",", "Alias", ")", ";", "}", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Opnd0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantPoolSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "JumpTableSDNode", ">", "(", "Opnd0", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Opnd0", ";", "return", "true", ";", "}", "}", "const", "LSBaseSDNode", "*", "LS", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "Parent", ")", ";", "if", "(", "LS", "&&", "(", "LS", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "||", "LS", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasFPIdx", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["Base", "=", "Addr", ";"], "File": "Mips16ISelDAGToDAG", "Func": "selectAddr16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5806, "Length": 237, "Cover_Rate": 0.512987012987013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ImmutablePass", "*", "llvm", "::", "create<ISA_LIT>TargetTransformInfoPass", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ")", "{", "return", "new", "<ISA_LIT>TTI", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo112", "Func": "createX86TargetTransformInfoPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5807, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "switch", "(", "ValVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RC", "=", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "ValVT", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ByValArgLocs", ";", "CCState", "CCByValInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "ByValArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCByValInfo", ".", "AllocateStack", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "PtrByteSize", ")", ";", "CCByValInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>_SVR4_ByVal", ")", ";", "unsigned", "MinReservedArea", "=", "CCByValInfo", ".", "getNextStackOffset", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MinReservedArea", "=", "std", "::", "max", "(", "MinReservedArea", ",", "<ISA_LIT>FrameInfo", "::", "getMinCallFrameSize", "(", "false", ",", "false", ")", ")", ";", "unsigned", "TargetAlign", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "MinReservedArea", "=", "(", "MinReservedArea", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "FI", "->", "setMinReservedArea", "(", "MinReservedArea", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "GPArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";"], "ground_truth": ["const", "unsigned", "NumGPArgRegs", "=", "array_lengthof", "(", "GPArgRegs", ")", ";"], "File": "PPCISelLowering69", "Func": "LowerFormalArguments_SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5808, "Length": 388, "Cover_Rate": 0.33797909407665505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "CastTy", "=", "tyVector", "(", "Vec", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ",", "ElemTy", ")", ";", "return", "DAG", ".", "getBitcast", "(", "CastTy", ",", "Vec", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX (2)", "Func": "opCastElem", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5809, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfnmsubps512_maskz", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_fnmsub_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5810, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "isCPLoad", "(", "const", "LoadSDNode", "*", "N", ")", "const", "{", "MachineMemOperand", "*", "MMO", "=", "N", "->", "getMemOperand", "(", ")", ";"], "ground_truth": ["if", "(", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", ")", "{"], "File": "AMDGPUISelDAGToDAG13", "Func": "isCPLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5811, "Length": 36, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Addr", ".", "Base", ".", "FI", "=", "MFI", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "if", "(", "!", "<ISA_LIT>EmitStore", "(", "<STR_LIT>", ",", "SrcReg", ",", "Addr", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "LoadOpc", "=", "<STR_LIT>", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "Addr", ".", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "!", "IsSigned", ")", "LoadOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "<ISA_LIT>SubTarget", ".", "hasLFIWAX", "(", ")", ")", "LoadOpc", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";"], "File": "PPCFastISel19", "Func": "PPCMoveToFPReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5812, "Length": 81, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "theArgs", "[", "i", "]", "->", "use_empty", "(", ")", ")", "{", "if", "(", "ObjectVT", ".", "isVector", "(", ")", ")", "{", "EVT", "EltVT", "=", "ObjectVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "ObjectVT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "vi", "=", "<NUM_LIT>", ";", "vi", "<", "NumElts", ";", "++", "vi", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ")", ")", ";", "}", "}", "else", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ObjectVT", ")", ")", ";", "}", "continue", ";", "}", "if", "(", "PAL", ".", "hasAttribute", "(", "i", "+", "<NUM_LIT>", ",", "Attribute", "::", "ByVal", ")", "==", "false", ")", "{", "if", "(", "ObjectVT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElts", "=", "ObjectVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "EltVT", "=", "ObjectVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "vi", "=", "<NUM_LIT>", ";", "vi", "<", "NumElts", ";", "++", "vi", ")", "{", "SDValue", "A", "=", "getParamSymbol", "(", "DAG", ",", "idx", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "B", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "A", ",", "B", ")", ";", "Value", "*", "SrcValue", "=", "Constant", "::", "getNullValue", "(", "PointerType", "::", "get", "(", "EltVT", ".", "getTypeForEVT", "(", "F", "->", "getContext", "(", ")", ")", ",", "llvm", "::", "ADDRESS_SPACE_PARAM", ")", ")", ";", "SDValue", "Ld", "=", "DAG", ".", "getLoad", "(", "EltVT", ",", "dl", ",", "Root", ",", "Addr", ",", "MachinePointerInfo", "(", "SrcValue", ")", ",", "false", ",", "false", ",", "false", ",", "TD", "->", "getABITypeAlignment", "(", "EltVT", ".", "getTypeForEVT", "(", "F", "->", "getContext", "(", ")", ")", ")", ")", ";", "Offset", "+=", "EltVT", ".", "getStoreSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "InVals", ".", "push_back", "(", "Ld", ")", ";", "}", "continue", ";", "}", "if", "(", "isABI", "||", "isKernel", ")", "{", "SDValue", "Arg", "=", "getParamSymbol", "(", "DAG", ",", "idx", ",", "getPointerTy", "(", ")", ")", ";", "Value", "*", "srcValue", "=", "Constant", "::", "getNullValue", "(", "PointerType", "::", "get", "(", "ObjectVT", ".", "getTypeForEVT", "(", "F", "->", "getContext", "(", ")", ")", ",", "llvm", "::", "ADDRESS_SPACE_PARAM", ")", ")", ";", "SDValue", "p", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Root", ",", "Arg", ",", "MachinePointerInfo", "(", "srcValue", ")", ",", "false", ",", "false", ",", "false", ",", "TD", "->", "getABITypeAlignment", "(", "ObjectVT", ".", "getTypeForEVT", "(", "F", "->", "getContext", "(", ")", ")", ")", ")", ";", "if", "(", "p", ".", "getNode", "(", ")", ")", "p", ".", "getNode", "(", ")", "->", "setIROrder", "(", "idx", "+", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "p", ")", ";", "}", "else", "{", "SDValue", "Arg", "=", "getParamSymbol", "(", "DAG", ",", "idx", ",", "ObjectVT", ")", ";", "SDValue", "p", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ObjectVT", ",", "Arg", ")", ";", "if", "(", "p", ".", "getNode", "(", ")", ")", "p", ".", "getNode", "(", ")", "->", "setIROrder", "(", "idx", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "p", ")", ";"], "File": "NVPTXISelLowering4", "Func": "LowerFormalArguments", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5813, "Length": 479, "Cover_Rate": 0.36042136945071485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ScopeReg", "=", "buildI32Constant", "(", "Scope", ",", "I", ")", ";", "MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";"], "ground_truth": ["return", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "ScopeReg", ")", ".", "addUse", "(", "MemSemReg", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "selectFence", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5814, "Length": 61, "Cover_Rate": 0.40397350993377484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "genAlternativeCodeSequence", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "::", "MC_PATTERN", "Pattern", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "DelInstrs", ",", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "InstIdxForVirtReg", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "Prev", "=", "nullptr", ";", "switch", "(", "Pattern", ")", "{", "case", "MachineCombinerPattern", "::", "MC_REASSOC_AX_BY", ":", "case", "MachineCombinerPattern", "::", "MC_REASSOC_XA_BY", ":"], "ground_truth": ["Prev", "=", "MRI", ".", "getUniqueVRegDef", "(", "Root", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "X86InstrInfo111", "Func": "genAlternativeCodeSequence", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5815, "Length": 98, "Cover_Rate": 0.632258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "::", "mmo_iterator", "MemRefs0", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemRefs0", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N1", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Ops0", "[", "]", "=", "{", "N2", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getChain", "(", ")", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "SelectNodeTo", "(", "Op", ",", "Opc", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops0", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemRefs0", ",", "MemRefs0", "+", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N1", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N1", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "ResNode", ";"], "File": "MSP430ISelDAGToDAG22", "Func": "SelectIndexedBinOp", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5816, "Length": 133, "Cover_Rate": 0.540650406504065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Result", "=", "AddCombineToVPADDL", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["if", "(", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ")", "return", "Result", ";"], "File": "ARMISelLowering11", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5817, "Length": 52, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opts", "->", "x_explicit_arch", "=", "ptr", "->", "x_explicit_arch", ";", "selected_arch", "=", "aarch64_get_arch", "(", "ptr", "->", "x_explicit_arch", ")", ";"], "ground_truth": ["opts", "->", "x_aarch64_override_tune_string", "=", "ptr", "->", "x_aarch64_override_tune_string", ";"], "File": "aarch643", "Func": "aarch64_option_restore", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5818, "Length": 25, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psrldqi256", "(", "__A", ",", "__N", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_bsrli_epi128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5819, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "MII", "=", "MF", ".", "begin", "(", ")", "->", "begin", "(", ")", ",", "MIE", "=", "MF", ".", "begin", "(", ")", "->", "end", "(", ")", ";", "MII", "!=", "MIE", ";", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MII", "++", ";", "if", "(", "MI", "->", "isImplicitDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "{", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "LIS", ".", "removeVRegDefAt", "(", "LI", ",", "LIS", ".", "getInstructionIndex", "(", "*", "MI", ")", ".", "getRegSlot", "(", ")", ")", ";"], "ground_truth": ["LIS", ".", "RemoveMachineInstrFromMaps", "(", "*", "MI", ")", ";"], "File": "WebAssemblyOptimizeLiveIntervals12", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5820, "Length": 109, "Cover_Rate": 0.3385093167701863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlal_high_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5821, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_storeu2_m128", "(", "float", "*", "__PH", ",", "float", "*", "__PL", ",", "__m256", "__A", ")", "{", "_mm_storeu_ps", "(", "__PL", ",", "_mm256_castps256_ps128", "(", "__A", ")", ")", ";", "_mm_storeu_ps", "(", "__PH", ",", "_mm256_extractf128_ps", "(", "__A", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_storeu2_m128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5822, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "getTargetLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5823, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "isExtend64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5824, "Length": 26, "Cover_Rate": 0.4126984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "AArch64FrameLowering2", "Func": "AArch64FrameLowering", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5825, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "vec_any_nge", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{"], "ground_truth": ["return", "__builtin_altivec_vcmpgefp_p", "(", "__CR6_LT_REV", ",", "a1", ",", "a2", ")", ";"], "File": "altivec4", "Func": "vec_any_nge", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5826, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitBinary", "(", "OutStreamer", ",", "<STR_LIT>", ",", "RS1", ",", "Imm", ",", "RD", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "VEAsmPrinter", "Func": "emitANDrm", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5827, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "M", ";", "N", "->", "getMask", "(", "M", ")", ";", "return", "::", "isUNPCKH_v_undef_Mask", "(", "M", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "isUNPCKH_v_undef_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5828, "Length": 30, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "__vector", "unsigned", "int", "__mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4sf", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";", "__b", "=", "vec_splat", "(", "(", "__v4sf", ")", "__B", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__c", "=", "(", "__v4sf", ")", "vec_cmpeq", "(", "__a", ",", "__b", ")", ";"], "File": "xmmintrin2", "Func": "_mm_cmpeq_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5829, "Length": 60, "Cover_Rate": 0.594059405940594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NeedMask", "=", "false", ";", "RLAmt", ".", "resize", "(", "Bits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Bits", "[", "i", "]", ".", "hasValue", "(", ")", ")", "{", "unsigned", "VBI", "=", "Bits", "[", "i", "]", ".", "getValueBitIndex", "(", ")", ";", "if", "(", "i", ">=", "VBI", ")", "RLAmt", "[", "i", "]", "=", "i", "-", "VBI", ";", "else", "RLAmt", "[", "i", "]", "=", "Bits", ".", "size", "(", ")", "-", "(", "VBI", "-", "i", ")", ";", "}", "else", "if", "(", "Bits", "[", "i", "]", ".", "isZero", "(", ")", ")", "{", "NeedMask", "=", "true", ";"], "ground_truth": ["RLAmt", "[", "i", "]", "=", "UINT32_MAX", ";"], "File": "PPCISelDAGToDAG1", "Func": "computeRotationAmounts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5830, "Length": 115, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", "{"], "ground_truth": ["Micro<ISA_LIT>Enabled", "=", "false", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetNoMicroMips", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5831, "Length": 11, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FixupVectorISel", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>FixupVectorISelPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFixupVectorISel", "Func": "SIFixupVectorISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5832, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MachineOperand", "*", "MO", "=", "MI", ".", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ")", "if", "(", "!", "MO", "->", "isDead", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint15", "Func": "doesInstructionSetFPSW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5833, "Length": 30, "Cover_Rate": 0.7317073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "XtensaTargetMachine1", "Func": "addInstSelector", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5834, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld2di", "(", "(", "const", "__builtin_aarch64_simd_di", "*", ")", "__a", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x1_t", ")", "__builtin_aarch64_get_dregoidi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld2_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5835, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addIndirectSymAddr", "(", "void", "*", "SymAddr", ",", "intptr_t", "IndSymAddr", ")", "{", "Sym2IndirectSymMap", ".", "insert", "(", "std", "::", "make_pair", "(", "SymAddr", ",", "IndSymAddr", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "addIndirectSymAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5836, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "cfun", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";"], "File": "stormy16", "Func": "xstormy16_interrupt_function_p", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5837, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSEHSaveRegP", "(", "SMLoc", "L", ")", "{", "unsigned", "Reg", ";", "int64_t", "Offset", ";", "if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "||", "parseComma", "(", ")", "||", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFISaveRegP", "(", "Reg", ",", "Offset", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHSaveRegP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5838, "Length": 55, "Cover_Rate": 0.9016393442622951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "BOOL", "isPrefixAtLocation", "(", "struct", "InternalInstruction", "*", "insn", ",", "uint8_t", "prefix", ",", "uint64_t", "location", ")", "{", "if", "(", "insn", "->", "prefixPresent", "[", "prefix", "]", "==", "<NUM_LIT>", "&&", "insn", "->", "prefixLocations", "[", "prefix", "]", "==", "location", ")", "return", "TRUE", ";"], "ground_truth": ["else", "return", "FALSE", ";"], "File": "X86DisassemblerDecoder", "Func": "isPrefixAtLocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5839, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbrsrq_n_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbrsrq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5840, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "Size", ",", "Size", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "SSFI", ")", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", ";", "bool", "useSSE", "=", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", ";", "if", "(", "useSSE", ")", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "Tys", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "StackSlot", ")", ";"], "File": "X86ISelLowering160", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5841, "Length": 164, "Cover_Rate": 0.3228346456692913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "SelectADDRri", "(", "Op", ".", "getNode", "(", ")", ",", "Op", ",", "Op0", ",", "Op1", ")", ")", "{", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "return", "false", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "NVPTXISelDAGToDAG15", "Func": "SelectInlineAsmMemoryOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5842, "Length": 57, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "getOpcGlobSet", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyFrameLowering11", "Func": "getOpcGlobSet", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5843, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "X", ".", "getValueType", "(", ")", ".", "isScalarInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "hasBitTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5844, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "IsLittleEndian", "&&", "<STR_LIT>", ")", ";", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "Is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCMCAsmInfo23", "Func": "PPCXCOFFMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5845, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MsgId", ")", "{", "case", "ID_GS_PreGFX11", ":", "return", "(", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ")", "&&", "OpId", "!=", "OP_GS_NOP", ";", "case", "ID_GS_DONE_PreGFX11", ":"], "ground_truth": ["return", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ";"], "File": "AMDGPUBaseInfo37", "Func": "isValidMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5846, "Length": 35, "Cover_Rate": 0.30973451327433627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNum", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "PatmosAsmParser", "Func": "CreateReg", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5847, "Length": 39, "Cover_Rate": 0.7959183673469388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrhq_gather_shifted_offset_fv8hf", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__offset", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrhq_gather_shifted_offset_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5848, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "bool", "isF64", "=", "ArgVT", "==", "<STR_LIT>", ";", "const", "char", "*", "LibcallName", "=", "isF64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "isF64", "?", "(", "Type", "*", ")", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ",", "nullptr", ")", ":", "(", "Type", "*", ")", "VectorType", "::", "get", "(", "ArgTy", ",", "<NUM_LIT>", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setLibCallee", "(", "CallingConv", "::", "C", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "File": "X86ISelLowering63", "Func": "LowerFSINCOS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5849, "Length": 225, "Cover_Rate": 0.6302521008403361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurrentSize", "=", "Type", ".", "first", ";", "IsTypeCorrect", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "IsTypeCorrect", ")", "{", "std", "::", "string", "SuffixMsg", "=", "<STR_LIT>", ";", "for", "(", "auto", "It", "=", "<ISA_LIT>MetadataTypeDirectives", ".", "begin", "(", ")", ";", "It", "!=", "<ISA_LIT>MetadataTypeDirectives", ".", "end", "(", ")", ";", "++", "It", ")", "{", "SuffixMsg", "+=", "formatv", "(", "<STR_LIT>", ",", "It", "->", "second", ")", ";", "if", "(", "std", "::", "next", "(", "It", ")", "!=", "<ISA_LIT>MetadataTypeDirectives", ".", "end", "(", ")", ")", "SuffixMsg", "+=", "<STR_LIT>", ";", "else", "SuffixMsg", "+=", "'.'", ";", "}", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "Twine", "(", "<ISA_LIT>HeaderParseBaseError", ",", "Tok", ".", "getString", "(", ")", ")", ".", "concat", "(", "SuffixMsg", ")", ",", "Tok", ".", "getLocRange", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "CurrentSize", "!=", "ExpectedSize", ")", "{", "assert", "(", "<ISA_LIT>MetadataTypeDirectives", ".", "find", "(", "ExpectedSize", ")", "!=", "<ISA_LIT>MetadataTypeDirectives", ".", "end", "(", ")", ")", ";", "std", "::", "string", "SuffixMsg", "=", "formatv", "(", "<STR_LIT>", ",", "<ISA_LIT>MetadataTypeDirectives", ".", "at", "(", "ExpectedSize", ")", ")", ";"], "ground_truth": ["Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "Twine", "(", "<ISA_LIT>HeaderParseBaseError", ",", "Tok", ".", "getString", "(", ")", ")", ".", "concat", "(", "SuffixMsg", ")", ",", "Tok", ".", "getLocRange", "(", ")", ")", ";"], "File": "TPCAsmParser", "Func": "parseTPCMetadataTypeDirective", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5850, "Length": 192, "Cover_Rate": 0.732824427480916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "<NUM_LIT>", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";", "}", "return", "LT", ".", "first", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo62", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5851, "Length": 56, "Cover_Rate": 0.7466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FramePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "ReturnAddrSaveIndex", "(", "<NUM_LIT>", ")", ",", "HasSpills", "(", "false", ")", ",", "HasNonRISpills", "(", "false", ")", ",", "SpillsCR", "(", "false", ")", ",", "LRStoreRequired", "(", "false", ")", ",", "MinReservedArea", "(", "<NUM_LIT>", ")", ",", "TailCallSPDelta", "(", "<NUM_LIT>", ")", ",", "HasFastCall", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "VarArgsStackOffset", "(", "<NUM_LIT>", ")", ",", "VarArgsNumGPR", "(", "<NUM_LIT>", ")", ",", "VarArgsNumFPR", "(", "<NUM_LIT>", ")", ",", "CRSpillFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo", "Func": "PPCFunctionInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5852, "Length": 79, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Offset", "[", "<NUM_LIT>", "]", "=", "{", "ConstantInt", "::", "get", "(", "Int32Type", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "<NUM_LIT>", ")", "}", ";", "bool", "useShadowVariant", ";", "getAdjustmentFromTextureTarget", "(", "TextureType", ",", "hasLOD", ",", "SrcSelect", ",", "CT", ",", "useShadowVariant", ")", ";", "ReplaceCallInst", "(", "I", ",", "FT", ",", "useShadowVariant", "?", "ShadowInt", ":", "VanillaInt", ",", "SrcSelect", ",", "Offset", ",", "ResourceId", ",", "SamplerId", ",", "CT", ",", "Coord", ")", ";"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer", "Func": "ReplaceTexIntrinsic", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5853, "Length": 78, "Cover_Rate": 0.4148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "XNCMTargetMachine", "Func": "getTargetLowering", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5854, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "WinEHFuncInfo", ">", "FuncInfoPtr", ";", "if", "(", "!", "MMI", ")", "FuncInfoPtr", ".", "reset", "(", "new", "WinEHFuncInfo", "(", ")", ")", ";", "WinEHFuncInfo", "&", "FuncInfo", "=", "*", "(", "MMI", "?", "&", "MMI", "->", "getWinEHFuncInfo", "(", "&", "F", ")", ":", "FuncInfoPtr", ".", "get", "(", ")", ")", ";", "FuncInfo", ".", "EHRegNode", "=", "RegNode", ";", "switch", "(", "Personality", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "EHPersonality", "::", "MSVC_CXX", ":", "addCXXStateStores", "(", "F", ",", "FuncInfo", ")", ";", "break", ";", "case", "EHPersonality", "::", "MSVC_<ISA_LIT>SEH", ":"], "ground_truth": ["addSEHStateStores", "(", "F", ",", "FuncInfo", ")", ";"], "File": "X86WinEHState", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5855, "Length": 91, "Cover_Rate": 0.3215547703180212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "J2Subtarget", "Func": "getInstrInfo", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5856, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsRightShift", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "IsRightShift", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "IsRightShift", "=", "false", ";", "break", ";", "}", "if", "(", "IsRightShift", "&&", "ShiftAmount", "<=", "-", "<NUM_LIT>", "&&", "ShiftAmount", ">=", "-", "(", "int", ")", "ElemBits", ")", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "ShiftAmount", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["else", "if", "(", "!", "IsRightShift", "&&", "ShiftAmount", ">=", "<NUM_LIT>", "&&", "ShiftAmount", "<=", "ElemBits", ")", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "ShiftAmount", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering84", "Func": "tryCombineShiftImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5857, "Length": 137, "Cover_Rate": 0.3774104683195592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "tmp", ",", "const0_rtx", ")", ";", "tmp", "=", "gen_rtx_PARALLEL", "(", "orig_mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "tmp", ")", ")", ";", "}"], "ground_truth": ["return", "tmp", ";"], "File": "i386", "Func": "gen_reg_or_parallel", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5858, "Length": 29, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "Mask", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "Mask", ")", ";", "MemIntrinsicSDNode", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Src", ",", "Mask", ",", "Base", ",", "Index", ",", "Scale", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "MemIntr", "->", "getMemoryVT", "(", ")", ",", "MemIntr", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Res", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getAVX2GatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5859, "Length": 123, "Cover_Rate": 0.467680608365019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerAllocaPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";"], "File": "NVPTXTargetMachine11", "Func": "addAddressSpaceInferencePasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5860, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clonei", "->", "vecsize_float", "=", "<NUM_LIT>", ";", "break", ";", "case", "'d'", ":", "clonei", "->", "vecsize_int", "=", "<NUM_LIT>", ";", "clonei", "->", "vecsize_float", "=", "<NUM_LIT>", ";", "break", ";", "case", "'e'", ":", "clonei", "->", "vecsize_int", "=", "<NUM_LIT>", ";", "clonei", "->", "vecsize_float", "=", "<NUM_LIT>", ";", "if", "(", "TYPE_MODE", "(", "base_type", ")", "==", "QImode", ")", "clonei", "->", "mask_mode", "=", "DImode", ";", "else", "clonei", "->", "mask_mode", "=", "SImode", ";", "break", ";", "}", "if", "(", "clonei", "->", "simdlen", "==", "<NUM_LIT>", ")", "{", "if", "(", "SCALAR_INT_MODE_P", "(", "TYPE_MODE", "(", "base_type", ")", ")", ")", "clonei", "->", "simdlen", "=", "clonei", "->", "vecsize_int", ";", "else", "clonei", "->", "simdlen", "=", "clonei", "->", "vecsize_float", ";", "clonei", "->", "simdlen", "=", "clonei", "->", "simdlen", "/", "GET_MODE_BITSIZE", "(", "TYPE_MODE", "(", "base_type", ")", ")", ";", "}", "else", "if", "(", "clonei", "->", "simdlen", ">", "<NUM_LIT>", ")", "{", "tree", "ctype", "=", "ret_type", ";", "if", "(", "TREE_CODE", "(", "ret_type", ")", "==", "VOID_TYPE", ")", "ctype", "=", "base_type", ";", "int", "cnt", "=", "GET_MODE_BITSIZE", "(", "TYPE_MODE", "(", "ctype", ")", ")", "*", "clonei", "->", "simdlen", ";", "if", "(", "SCALAR_INT_MODE_P", "(", "TYPE_MODE", "(", "ctype", ")", ")", ")", "cnt", "/=", "clonei", "->", "vecsize_int", ";", "else", "cnt", "/=", "clonei", "->", "vecsize_float", ";", "if", "(", "cnt", ">", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["if", "(", "explicit_p", ")", "warning_at", "(", "DECL_SOURCE_LOCATION", "(", "node", "->", "decl", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "clonei", "->", "simdlen", ".", "to_constant", "(", ")", ")", ";"], "File": "i3861", "Func": "ix86_simd_clone_compute_vecsize_and_simdlen", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5861, "Length": 223, "Cover_Rate": 0.3241279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmulltq_poly_x_p16", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulltq_poly_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5862, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";"], "ground_truth": ["initializeFixupLEAPassPass", "(", "PR", ")", ";"], "File": "X86TargetMachine27", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5863, "Length": 36, "Cover_Rate": 0.3302752293577982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "double", "__negxf2", "(", "long", "double", "x1", ")", "{"], "ground_truth": ["return", "-", "(", "double", ")", "x1", ";"], "File": "fpgnulib", "Func": "__negxf2", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5864, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_rangeps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "__C", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_range_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5865, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HighBitsOf32BitAddress", "=", "YamlMFI", ".", "HighBitsOf32BitAddress", ";", "IsEntryFunction", "=", "YamlMFI", ".", "IsEntryFunction", ";", "NoSignedZerosFPMath", "=", "YamlMFI", ".", "NoSignedZerosFPMath", ";", "MemoryBound", "=", "YamlMFI", ".", "MemoryBound", ";", "WaveLimiter", "=", "YamlMFI", ".", "WaveLimiter", ";", "HasSpilledSGPRs", "=", "YamlMFI", ".", "HasSpilledSGPRs", ";"], "ground_truth": ["HasSpilledVGPRs", "=", "YamlMFI", ".", "HasSpilledVGPRs", ";"], "File": "SIMachineFunctionInfo32", "Func": "initializeBaseYamlFields", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5866, "Length": 42, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "Cpu0AsmBackend1", "Func": "adjustFixupValue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5867, "Length": 51, "Cover_Rate": 0.5204081632653061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetObjectFile", "&", "TLOF", "=", "static_cast", "<", "const", "<ISA_LIT>TargetObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "if", "(", "TLOF", ".", "IsGlobalInSmallSection", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)2", "Func": "LowerGLOBALADDRESS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5868, "Length": 48, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "<ISA_LIT>ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "<ISA_LIT>ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "MCSym", "=", "Get<ISA_LIT>GVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "<ISA_LIT>ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Sym", "=", "cast", "<", "<ISA_LIT>ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter2", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5869, "Length": 327, "Cover_Rate": 0.5223642172523961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "SmallSet", "<", "uint16_t", ",", "<NUM_LIT>", ">", "Uses", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "&", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Uses", ".", "insert", "(", "*", "AI", ")", ";", "}", "const", "uint16_t", "*", "CS", "=", "Is64Bit", "?", "CallerSavedRegs64Bit", ":", "CallerSavedRegs32Bit", ";", "for", "(", ";", "*", "CS", ";", "++", "CS", ")", "if", "(", "!", "Uses", ".", "count", "(", "*", "CS", ")", ")", "return", "*", "CS", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)", "Func": "findDeadCallerSavedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5870, "Length": 151, "Cover_Rate": 0.41944444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasTinyEncoding", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AVRSubtarget11", "Func": "getRegZeroIndex", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5871, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "transferMemOperands", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Result", ")", "{", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", ",", "{", "MemOp", "}", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "transferMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5872, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "InlineAsm", "::", "Constraint_ZC", ":", "if", "(", "Subtarget", "->", "inMicro<ISA_LIT>Mode", "(", ")", ")", "{", "if", "(", "selectAddrRegImm12", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "Subtarget", "->", "has<ISA_LIT>32r6", "(", ")", ")", "{", "if", "(", "selectAddrRegImm9", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "selectAddrRegImm16", "(", "Op", ",", "Base", ",", "Offset", ")", ")", "{", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "return", "false", ";", "}", "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsSEISelDAGToDAG11", "Func": "SelectInlineAsmMemoryOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5873, "Length": 146, "Cover_Rate": 0.3989071038251366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "(", "Value", "&", "Mask", ")", "<<", "TargetOffset", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "IsLittle", "?", "i", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";"], "File": "MipsAsmBackend30", "Func": "applyFixup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5874, "Length": 88, "Cover_Rate": 0.30662020905923343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Done", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "int64_t", "VM", "=", "getConstant", "(", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Undef", ")", ";", "MachineInstr", "*", "Exp", "=", "buildEXP", "(", "TII", ",", "&", "I", ",", "Tgt", ",", "Reg0", ",", "Reg1", ",", "Undef", ",", "Undef", ",", "VM", ",", "true", ",", "Enabled", ",", "Done", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "Exp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClassOrNull", "(", "Reg", ")", ")", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "default", ":", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_INTRINSIC_W_SIDE_EFFECTS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5875, "Length": 209, "Cover_Rate": 0.37455197132616486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsInstrInfo19", "Func": "isMoveInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5876, "Length": 172, "Cover_Rate": 0.5408805031446541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "::", "iterator", "ItNew", "=", "getEntryIns", "(", "UI", ")", ";", "Function", "*", "UCallee", "=", "UI", "->", "getCalledFunction", "(", ")", ";", "Type", "*", "RetType", "=", "UCallee", "->", "getReturnType", "(", ")", ";"], "ground_truth": ["B", ".", "SetInsertPoint", "(", "&", "*", "ItNew", ")", ";"], "File": "AMDGPULibCalls", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5877, "Length": 39, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegClassBase", "=", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassPair", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassBase", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "int", "Offset", "=", "getImm8", "(", "insn", ")", "*", "<NUM_LIT>", ";", "if", "(", "getUBit", "(", "insn", ")", "==", "<NUM_LIT>", ")", "Offset", "=", "-", "Offset", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["NumOpsAdded", "=", "<NUM_LIT>", ";"], "File": "ThumbDisassemblerCore3", "Func": "DisassembleThumb2LdStDual", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5878, "Length": 116, "Cover_Rate": 0.5132743362831859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LDCleanupPass", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>LDCleanup", "(", ")", ";"], "File": "SystemZLDCleanup", "Func": "createSystemZLDCleanupPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5879, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "mainMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "fallMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", "->", "insert", "(", "I", ",", "mainMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "fallMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "emitXBegin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5880, "Length": 147, "Cover_Rate": 0.35766423357664234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Branch", "=", "&", "(", "*", "TI", ")", ";", "MachineFunction", "*", "MF", "=", "IfEntry", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "IfEntry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "<ISA_LIT>IF", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "<ISA_LIT>END", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ";"], "ground_truth": ["IfEntry", "->", "erase", "(", "TI", ")", ";"], "File": "SIInstrInfo (2)", "Func": "convertNonUniformIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5881, "Length": 132, "Cover_Rate": 0.6439024390243903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "regbuf", ";", "ns", "=", "cfun", "->", "machine", "->", "arg_regs_to_save", ";", "if", "(", "TARGET_IVC2", ")", "{", "bufsize", "=", "<NUM_LIT>", "*", "(", "(", "ns", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "+", "<NUM_LIT>", "*", "ns", ";", "regbuf", "=", "assign_stack_local", "(", "SImode", ",", "bufsize", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "bufsize", "=", "ns", "*", "<NUM_LIT>", ";", "regbuf", "=", "assign_stack_local", "(", "SImode", ",", "bufsize", ",", "<NUM_LIT>", ")", ";", "}", "move_block_from_reg", "(", "<NUM_LIT>", "-", "ns", ",", "regbuf", ",", "ns", ")", ";", "if", "(", "TARGET_IVC2", ")", "{", "rtx", "tmp", "=", "gen_rtx_MEM", "(", "DImode", ",", "XEXP", "(", "regbuf", ",", "<NUM_LIT>", ")", ")", ";", "int", "ofs", "=", "<NUM_LIT>", "*", "(", "(", "ns", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ns", ";", "i", "++", ")", "{", "int", "rn", "=", "(", "<NUM_LIT>", "-", "ns", ")", "+", "i", "+", "<NUM_LIT>", ";", "rtx", "ptr", ";", "ptr", "=", "offset_address", "(", "tmp", ",", "GEN_INT", "(", "ofs", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "ptr", ",", "gen_rtx_REG", "(", "DImode", ",", "rn", ")", ")", ";"], "ground_truth": ["ofs", "+=", "<NUM_LIT>", ";"], "File": "mep", "Func": "mep_expand_builtin_saveregs", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5882, "Length": 172, "Cover_Rate": 0.8730964467005076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "MaskRegClassContains", "(", "unsigned", "Reg", ")", "{", "return", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)1", "Func": "MaskRegClassContains", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5883, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "->", "insert", "(", "++", "MBB", "->", "getIterator", "(", ")", ",", "ContBB", ")", ";", "ContBB", "->", "splice", "(", "ContBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "ContBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "ContBB", ")", ")", ";"], "File": "ARMISelLowering11", "Func": "EmitLowered__dbzchk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5884, "Length": 156, "Cover_Rate": 0.6638297872340425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler10", "Func": "DecodeCOP2RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5885, "Length": 29, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosBypassFromPML", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5886, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmplt_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "(", "__m128", ")", "vec_cmplt", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmplt_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5887, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tryParseRegisterOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "int", "RegNo", "=", "-", "<NUM_LIT>", ";", "if", "(", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "RegNo", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "RegNo", "=", "<STR_LIT>", ";", "}", "else", "RegNo", "=", "tryParseRegister", "(", "Mnemonic", ")", ";"], "ground_truth": ["if", "(", "RegNo", "==", "-", "<NUM_LIT>", ")", "return", "true", ";"], "File": "MipsAsmParser33", "Func": "tryParseRegisterOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5888, "Length": 121, "Cover_Rate": 0.7960526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TSFlags", "&", "HasVLOpMask", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo", "Func": "hasVLOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5889, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCA", ".", "setELFHeaderEFlags", "(", "getEFlags", "(", ")", ")", ";", "std", "::", "string", "Blob", ";"], "ground_truth": ["const", "char", "*", "Vendor", "=", "getPALMetadata", "(", ")", "->", "getVendor", "(", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "finish", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5890, "Length": 46, "Cover_Rate": 0.36220472440944884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "getSymbol", "(", "GV", ")", ",", "Ctx", ")", ";", "return", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PM", ",", "Expr", ",", "false", ",", "Ctx", ")", ";", "}"], "ground_truth": ["}"], "File": "AVRAsmPrinter", "Func": "lowerConstant", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5891, "Length": 35, "Cover_Rate": 0.36082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "Flags", "=", "RA", ".", "Addr", "->", "getFlags", "(", ")", "|", "NodeAttrs", "::", "Shadow", ";", "auto", "IsShadow", "=", "[", "Flags", "]", "(", "NodeAddr", "<", "RefNode", "*", ">", "TA", ")", "->", "bool", "{", "return", "TA", ".", "Addr", "->", "getFlags", "(", ")", "==", "Flags", ";", "}", ";", "return", "locateNextRef", "(", "IA", ",", "RA", ",", "IsShadow", ")", ".", "second", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "getNextShadow", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5892, "Length": 58, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{"], "ground_truth": ["return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";"], "File": "MSP430BranchSelector14", "Func": "getRequiredProperties", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5893, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ",", "IsLittleEndian", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "IsLittleEndian", ")", ";"], "ground_truth": ["}"], "File": "AArch64ELFObjectWriter21", "Func": "createAArch64ELFObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5894, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "rs6000_fold_builtin", "(", "tree", "fndecl", "ATTRIBUTE_UNUSED", ",", "int", "n_args", "ATTRIBUTE_UNUSED", ",", "tree", "*", "args", "ATTRIBUTE_UNUSED", ",", "bool", "ignore", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "SUBTARGET_FOLD_BUILTIN", "(", "fndecl", ",", "n_args", ",", "args", ",", "ignore", ")", ";"], "File": "rs60007", "Func": "rs6000_fold_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5895, "Length": 34, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", "+", "NumElems", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "NumElems", "/", "<NUM_LIT>", ",", "e", "=", "NumElems", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)2", "Func": "isMOVLPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5896, "Length": 77, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "TruncBits", "=", "Opd0", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "-", "VT", ".", "getSizeInBits", "(", ")", ";", "VT", "=", "Opd0", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "BiggerPattern", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "return", "false", ";", "if", "(", "ShlImm", ">=", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "DEBUG", "(", "(", "dbgs", "(", ")", "<<", "N", "<<", "<STR_LIT>", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["uint64_t", "SrlImm", "=", "<NUM_LIT>", ";"], "File": "AArch64ISelDAGToDAG18", "Func": "isBitfieldExtractOpFromShr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5897, "Length": 152, "Cover_Rate": 0.3619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "def_align", "=", "<NUM_LIT>", ";", "m68k_align_loops", "=", "def_align", ";", "if", "(", "m68k_align_loops_string", ")", "{", "i", "=", "atoi", "(", "m68k_align_loops_string", ")", ";", "if", "(", "i", "<", "<NUM_LIT>", "||", "i", ">", "MAX_CODE_ALIGN", ")", "error", "(", "<STR_LIT>", ",", "i", ",", "MAX_CODE_ALIGN", ")", ";", "else", "m68k_align_loops", "=", "i", ";", "}", "m68k_align_jumps", "=", "def_align", ";", "if", "(", "m68k_align_jumps_string", ")", "{", "i", "=", "atoi", "(", "m68k_align_jumps_string", ")", ";", "if", "(", "i", "<", "<NUM_LIT>", "||", "i", ">", "MAX_CODE_ALIGN", ")", "error", "(", "<STR_LIT>", ",", "i", ",", "MAX_CODE_ALIGN", ")", ";", "else", "m68k_align_jumps", "=", "i", ";", "}", "m68k_align_funcs", "=", "def_align", ";", "if", "(", "m68k_align_funcs_string", ")", "{", "i", "=", "atoi", "(", "m68k_align_funcs_string", ")", ";"], "ground_truth": ["if", "(", "i", "<", "<NUM_LIT>", "||", "i", ">", "MAX_CODE_ALIGN", ")", "error", "(", "<STR_LIT>", ",", "i", ",", "MAX_CODE_ALIGN", ")", ";"], "File": "m68k2", "Func": "override_options", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5898, "Length": 124, "Cover_Rate": 0.8920863309352518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)2", "Func": "isThumbModImmNeg8_255", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5899, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_punpckhwd512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_unpackhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5900, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "{", "}", ",", "<STR_LIT>", ")", "}", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectUADDO_USUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5901, "Length": 93, "Cover_Rate": 0.3891213389121339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DFAPacketizer", "*", "<ISA_LIT>InstrInfo", "::", "CreateTargetScheduleState", "(", "const", "TargetSubtargetInfo", "&", "STI", ")", "const", "{", "const", "InstrItineraryData", "*", "II", "=", "STI", ".", "getInstrItineraryData", "(", ")", ";", "return", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "STI", ")", ".", "createDFAPacketizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)", "Func": "CreateTargetScheduleState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5902, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetWinCOFFStreamer", "(", "llvm", "::", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer5", "Func": "ARMTargetWinCOFFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5903, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "CalleeSavedRegs", ";"], "File": "Tile64RegisterInfo", "Func": "getCalleeSavedRegs", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5904, "Length": 50, "Cover_Rate": 0.42735042735042733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MSP430ISelLowering12", "Func": "getShiftAmountTy", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5905, "Length": 12, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "isVector", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCISelLowering71", "Func": "allowsUnalignedMemoryAccesses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5906, "Length": 38, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InlineAsmIdentifierInfo", "Info", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "nullptr", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "CreateMemForInlineAsm", "(", "<NUM_LIT>", ",", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ",", "Identifier", ",", "Info", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "IntelExprStateMachine", "SM", "(", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "if", "(", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "nullptr", ";", "if", "(", "SM", ".", "getSym", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "SM", ".", "getBaseReg", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "SM", ".", "getIndexReg", "(", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}"], "ground_truth": ["const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "SM", ".", "getImm", "(", ")", ",", "getContext", "(", ")", ")", ";"], "File": "X86AsmParser (2)", "Func": "ParseIntelMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5907, "Length": 176, "Cover_Rate": 0.5432098765432098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Shift31", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "ShiftRightHi", ",", "Or", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "IsSRA", "?", "Shift31", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "ShiftRightHi", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "File": "MipsISelLowering (2)1", "Func": "lowerShiftRightParts", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5908, "Length": 121, "Cover_Rate": 0.34277620396600567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>16InstrInfo", "::", "<ISA_LIT>16InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>InstrInfo", "(", "STI", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "Mips16InstrInfo10", "Func": "Mips16InstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5909, "Length": 18, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Mask", "[", "i", "]", "==", "SM_SentinelZero", "||", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "==", "SM_SentinelZero", ")", "{", "if", "(", "(", "Mask", "[", "i", "]", "==", "SM_SentinelZero", "||", "Mask", "[", "i", "]", "==", "SM_SentinelUndef", ")", "&&", "(", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "==", "SM_SentinelZero", "||", "Mask", "[", "i", "+", "<NUM_LIT>", "]", "==", "SM_SentinelUndef", ")", ")", "{", "WidenedMask", "[", "i", "/", "<NUM_LIT>", "]", "=", "SM_SentinelZero", ";", "continue", ";", "}", "return", "false", ";", "}", "if", "(", "Mask", "[", "i", "]", "!=", "SM_SentinelUndef", "&&", "Mask", "[", "i", "]", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "+", "<NUM_LIT>", "==", "Mask", "[", "i", "+", "<NUM_LIT>", "]", ")", "{", "WidenedMask", "[", "i", "/", "<NUM_LIT>", "]", "=", "Mask", "[", "i", "]", "/", "<NUM_LIT>", ";"], "ground_truth": ["continue", ";"], "File": "X86ISelLowering115", "Func": "canWidenShuffleElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5910, "Length": 124, "Cover_Rate": 0.37237237237237236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Enable<ISA_LIT>SlrGeneration", ")", "{", "if", "(", "SDValue", "Res", "=", "tryLowerToSLI", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ")", "return", "Res", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "BVN", ")", "{"], "ground_truth": ["LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering175", "Func": "LowerVectorOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5911, "Length": 80, "Cover_Rate": 0.3041825095057034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s32_u64", "(", "uint64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int32x2_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_s32_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5912, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AVL", "=", "Op", "->", "getOperand", "(", "AVLIdx", ")", ";", "}", "else", "{", "AVL", "=", "CDAG", ".", "getConstant", "(", "OpVecVT", ".", "getVectorNumElements", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "ConstTrue", "=", "CDAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Mask", "=", "CDAG", ".", "getBroadcast", "(", "MaskVT", ",", "ConstTrue", ",", "AVL", ")", ";", "}", "if", "(", "isVVPBinaryOp", "(", "VVPOpcode", ")", ")", "{", "assert", "(", "LegalVecVT", ".", "isSimple", "(", ")", ")", ";", "return", "CDAG", ".", "getNode", "(", "VVPOpcode", ",", "LegalVecVT", ",", "{", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ",", "AVL", "}", ")", ";", "}", "if", "(", "VVPOpcode", "==", "<STR_LIT>", ")", "{", "auto", "Mask", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["auto", "OnTrue", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "VEISelLowering18", "Func": "lowerToVVP", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5913, "Length": 128, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "offset", ";", "for", "(", "c", "=", "pool", "->", "execute", ";", "c", "!=", "NULL", ";", "c", "=", "c", "->", "next", ")", "if", "(", "INSN_UID", "(", "insn", ")", "==", "INSN_UID", "(", "c", "->", "value", ")", ")", "break", ";"], "ground_truth": ["gcc_assert", "(", "c", ")", ";"], "File": "s3903", "Func": "s390_find_execute", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5914, "Length": 42, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "nullptr", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "<NUM_LIT>", ",", "ArgOffset", ",", "<NUM_LIT>", ",", "ForceMutable", ",", "<NUM_LIT>", ",", "TotalArgRegsSaveSize", ")", ";"], "ground_truth": ["AFI", "->", "setVarArgsFrameIndex", "(", "FrameIndex", ")", ";"], "File": "ARMISelLowering (2)", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5915, "Length": 41, "Cover_Rate": 0.4270833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int", "QuarterSize", "=", "NumElems", "/", "<NUM_LIT>", ";", "int", "HalfSize", "=", "QuarterSize", "*", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "QuarterSize", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "HalfSize", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "QuarterSize", ";", "i", "<", "QuarterSize", "*", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "NumElems", ",", "NumElems", "+", "HalfSize", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "QuarterSize", "*", "<NUM_LIT>", ";", "i", "<", "QuarterSize", "*", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "HalfSize", ",", "NumElems", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "QuarterSize", "*", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "NumElems", "+", "HalfSize", ",", "NumElems", "*", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering191", "Func": "isVSHUFPDYMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5916, "Length": 168, "Cover_Rate": 0.7671232876712328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm8s4Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addImm8s4Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5917, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_INSN_DEF", "(", "ref", ",", "insn", ")", "if", "(", "HARD_REGISTER_P", "(", "DF_REF_REAL_REG", "(", "ref", ")", ")", "&&", "!", "DF_REF_FLAGS_IS_SET", "(", "ref", ",", "DF_REF_MUST_CLOBBER", ")", "&&", "DF_REF_REGNO", "(", "ref", ")", "!=", "FLAGS_REG", ")", "return", "true", ";", "FOR_EACH_INSN_USE", "(", "ref", ",", "insn", ")", "if", "(", "!", "DF_REF_REG_MEM_P", "(", "ref", ")", "&&", "HARD_REGISTER_P", "(", "DF_REF_REAL_REG", "(", "ref", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "has_non_address_hard_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5918, "Length": 63, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineExtSetcc", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", "||", "!", "VT", ".", "isVector", "(", ")", "||", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "SVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineExtSetcc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5919, "Length": 133, "Cover_Rate": 0.46503496503496505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshl_u32", "(", "uint32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{", "return", "__builtin_aarch64_ushlv2si_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshl_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5920, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "LLT", "StoreVT", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "if", "(", "!", "StoreVT", ".", "isVector", "(", ")", "||", "StoreVT", ".", "getElementType", "(", ")", "!=", "S16", ")", "return", "Reg", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";"], "ground_truth": ["SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "WideRegs", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5921, "Length": 61, "Cover_Rate": 0.3588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "any_offset_symbol_operand", "(", "sym", ",", "mode", ")", ")", "addend", "=", "<NUM_LIT>", ";", "else", "if", "(", "aligned_offset_symbol_operand", "(", "sym", ",", "mode", ")", ")", "{", "HOST_WIDE_INT", "addend_lo", ",", "addend_hi", ";", "addend_lo", "=", "(", "(", "addend", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "addend_hi", "=", "addend", "-", "addend_lo", ";", "if", "(", "addend_lo", "!=", "<NUM_LIT>", ")", "{", "op1", "=", "plus_constant", "(", "mode", ",", "sym", ",", "addend_hi", ")", ";", "addend", "=", "addend_lo", ";", "}", "else", "addend", "=", "<NUM_LIT>", ";", "}", "else", "op1", "=", "sym", ";", "if", "(", "reload_completed", ")", "{", "gcc_assert", "(", "addend", "==", "<NUM_LIT>", ")", ";", "if", "(", "ia64_expand_load_address", "(", "op0", ",", "op1", ")", ")", "return", "NULL_RTX", ";", "}", "if", "(", "addend", ")", "{", "rtx", "subtarget", "=", "!", "can_create_pseudo_p", "(", ")", "?", "op0", ":", "gen_reg_rtx", "(", "mode", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "subtarget", ",", "op1", ")", ")", ";"], "File": "ia64", "Func": "ia64_expand_move", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5922, "Length": 138, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "UIToFP", ":", "return", "SelectIToFP", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToI", "(", "I", ",", "true", ")", ";", "case", "Instruction", "::", "FPToUI", ":", "return", "SelectFPToI", "(", "I", ",", "false", ")", ";", "case", "Instruction", "::", "Add", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Or", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Sub", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "return", "false", ";", "return", "SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "SelectRet", "(", "I", ")", ";", "case", "Instruction", "::", "Trunc", ":"], "ground_truth": ["return", "SelectTrunc", "(", "I", ")", ";"], "File": "PPCFastISel1", "Func": "TargetSelectInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5923, "Length": 154, "Cover_Rate": 0.6062992125984252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_valid_CVp5_p", "(", "rtx", "op", ")", "{", "HOST_WIDE_INT", "ival", "=", "const_vector_to_hwint", "(", "op", ")", ";"], "ground_truth": ["return", "(", "ival", "<", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ")", "&&", "(", "ival", ">=", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", ";"], "File": "nds32-predicates", "Func": "nds32_valid_CVp5_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5924, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "size", "(", ")", "const", "{"], "ground_truth": ["return", "Uses", ".", "size", "(", ")", ";"], "File": "BitTracker17", "Func": "size", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5925, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvttps_epi64", "(", "__m128", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_cvttps2qq256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_cvttps_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5926, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Count", ">", "<NUM_LIT>", ")", "{", "int", "Arg", ";", "if", "(", "Count", ">=", "<NUM_LIT>", ")", "Arg", "=", "<NUM_LIT>", ";", "else", "Arg", "=", "Count", "-", "<NUM_LIT>", ";", "Count", "-=", "<NUM_LIT>", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Arg", ")", ";"], "File": "SIInstrInfo (2)", "Func": "insertWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5927, "Length": 50, "Cover_Rate": 0.6024096385542169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useNEONForSinglePrecisionFP", "(", ")", "const", "{"], "ground_truth": ["return", "hasNEON", "(", ")", "&&", "UseNEONForSinglePrecisionFP", ";", "}"], "File": "ARMSubtarget (2)", "Func": "useNEONForSinglePrecisionFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5928, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getVShift", "(", "bool", "isLeft", ",", "EVT", "VT", ",", "SDValue", "SrcOp", ",", "unsigned", "NumBits", ",", "SelectionDAG", "&", "DAG", ",", "const", "TargetLowering", "&", "TLI", ",", "SDLoc", "dl", ")", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "ShVT", "=", "<STR_LIT>", ";", "unsigned", "Opc", "=", "isLeft", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SrcOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShVT", ",", "SrcOp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "TLI", ".", "getScalarShiftAmountTy", "(", "SrcOp", ".", "getValueType", "(", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5929, "Length": 113, "Cover_Rate": 0.9186991869918699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmvnq_n_s16", "(", "const", "int16_t", "__imm", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmvnq_n_sv8hi", "(", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vmvnq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5930, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc", "Func": "getStreamer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5931, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "getSelectionDAGInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5932, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ";"], "ground_truth": ["}"], "File": "J2InstrInfo", "Func": "loadRegFromStackSlot", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5933, "Length": 43, "Cover_Rate": 0.5584415584415584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", ";", "uint32_t", "ShiftLHS", "=", "<NUM_LIT>", ";", "bool", "LHSFromHi", "=", "<NUM_LIT>", ";", "if", "(", "!", "findEXTRHalf", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ",", "ShiftLHS", ",", "LHSFromHi", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "RHS", ";", "uint32_t", "ShiftRHS", "=", "<NUM_LIT>", ";", "bool", "RHSFromHi", "=", "<NUM_LIT>", ";", "if", "(", "!", "findEXTRHalf", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "ShiftRHS", ",", "RHSFromHi", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHSFromHi", "==", "RHSFromHi", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShiftLHS", "+", "ShiftRHS", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHSFromHi", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "std", "::", "swap", "(", "ShiftLHS", ",", "ShiftRHS", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering123", "Func": "tryCombineToEXTR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5934, "Length": 141, "Cover_Rate": 0.6077586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1", "->", "isIdenticalTo", "(", "*", "Src0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "Src2Idx", "!=", "-", "<NUM_LIT>", ")", "MI", "->", "RemoveOperand", "(", "Src2Idx", ")", ";", "MI", "->", "RemoveOperand", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ")", ";"], "ground_truth": ["mutateCopyOp", "(", "*", "MI", ",", "TII", "->", "get", "(", "Src0", "->", "isReg", "(", ")", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "getMovOpc", "(", "false", ")", ")", ")", ";"], "File": "SIFoldOperands", "Func": "tryFoldInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5935, "Length": 150, "Cover_Rate": 0.7317073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShapeSwitch", "(", "Root", ",", "[", "&", "]", "(", "SimpleShape", "*", "Simple", ")", "{", "MultipleShape", "*", "Fused", "=", "dyn_cast", "<", "MultipleShape", ">", "(", "Root", "->", "Next", ")", ";", "if", "(", "Fused", "&&", "Fused", "->", "Breaks", ")", "LoopStack", ".", "push", "(", "Fused", ")", ";", "if", "(", "Simple", "->", "Inner", "->", "BranchVar", ")", "LoopStack", ".", "push", "(", "nullptr", ")", ";", "if", "(", "Fused", ")", "{", "if", "(", "Fused", "->", "UseSwitch", ")", "LoopStack", ".", "push", "(", "nullptr", ")", ";", "for", "(", "const", "auto", "&", "iter", ":", "Fused", "->", "InnerMap", ")", "{", "FindLabeledLoops", "(", "iter", ".", "second", ")", ";", "}", "}", "for", "(", "const", "auto", "&", "iter", ":", "Simple", "->", "Inner", "->", "ProcessedBranchesOut", ")", "{", "Branch", "*", "Details", "=", "iter", ".", "second", ".", "get", "(", ")", ";", "if", "(", "Details", "->", "Type", "==", "Branch", "::", "Break", "||", "Details", "->", "Type", "==", "Branch", "::", "Continue", ")", "{", "assert", "(", "!", "LoopStack", ".", "empty", "(", ")", ")", ";", "if", "(", "Details", "->", "Ancestor", "!=", "LoopStack", ".", "top", "(", ")", "&&", "Details", "->", "Labeled", ")", "{", "if", "(", "MultipleShape", "*", "Multiple", "=", "dyn_cast", "<", "MultipleShape", ">", "(", "Details", "->", "Ancestor", ")", ")", "{", "Multiple", "->", "Labeled", "=", "true", ";", "}", "else", "{", "LoopShape", "*", "Loop", "=", "cast", "<", "LoopShape", ">", "(", "Details", "->", "Ancestor", ")", ";", "Loop", "->", "Labeled", "=", "true", ";", "}", "}", "else", "{", "Details", "->", "Labeled", "=", "false", ";"], "ground_truth": ["}"], "File": "Relooper3", "Func": "FindLabeledLoops", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5936, "Length": 225, "Cover_Rate": 0.5421686746987951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "Offset_", ";"], "ground_truth": ["}"], "File": "MipsFastISel", "Func": "setOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5937, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "newHeadMI", "=", "TII", "->", "duplicate", "(", "tailMI", ",", "MF", ")", ";", "headMBB", "->", "push_back", "(", "newHeadMI", ")", ";", "}", "}", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Succs", "(", "tailMBB", "->", "succ_begin", "(", ")", ",", "tailMBB", "->", "succ_end", "(", ")", ")", ";", "for", "(", "unsigned", "SI", "=", "<NUM_LIT>", ";", "SI", "<", "Succs", ".", "size", "(", ")", ";", "++", "SI", ")", "{", "MachineBasicBlock", "*", "succ", "=", "Succs", "[", "SI", "]", ";", "if", "(", "!", "headMBB", "->", "isSuccessor", "(", "succ", ")", ")", "{", "headMBB", "->", "addSuccessor", "(", "succ", ")", ";", "MachineBasicBlock", "::", "iterator", "succMI", ";", "for", "(", "succMI", "=", "succ", "->", "begin", "(", ")", ";", "succMI", "!=", "succ", "->", "end", "(", ")", ";", "++", "succMI", ")", "{", "if", "(", "!", "succMI", "->", "isPHI", "(", ")", ")", "continue", ";", "assert", "(", "!", "getPHISourceRegIndex", "(", "*", "succMI", ",", "headMBB", ")", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "phiIndex", "=", "getPHISourceRegIndex", "(", "*", "succMI", ",", "tailMBB", ")", ";", "if", "(", "!", "phiIndex", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "*", "succMI", ")", ";", "MachineOperand", "&", "mbbMO", "=", "succMI", "->", "getOperand", "(", "phiIndex", "+", "<NUM_LIT>", ")", ";", "assert", "(", "mbbMO", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "mbbMO", ".", "setMBB", "(", "headMBB", ")", ";", "}", "}", "tailMBB", "->", "removeSuccessor", "(", "succ", ")", ";", "}", "tailMBB", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "TMS320C64XIfConversion", "Func": "mergeBlocks", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5938, "Length": 223, "Cover_Rate": 0.46750524109014674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "putc", "(", "'\\n'", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "stormy163", "Func": "xstormy16_asm_output_mi_thunk", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5939, "Length": 35, "Cover_Rate": 0.3465346534653465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<ISA_LIT>SubTarget", "->", "hasSPE", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<ISA_LIT>SubTarget", "->", "hasSPE", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "IndexReg", "=", "<NUM_LIT>", ";", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "UseOffset", ",", "IndexReg", ")", ";", "bool", "IsVSSRC", "=", "isVSSRCRegClass", "(", "RC", ")", ";", "bool", "IsVSFRC", "=", "isVSFRCRegClass", "(", "RC", ")", ";", "bool", "Is32VSXStore", "=", "IsVSSRC", "&&", "Opc", "==", "<STR_LIT>", ";", "bool", "Is64VSXStore", "=", "IsVSFRC", "&&", "Opc", "==", "<STR_LIT>", ";", "if", "(", "(", "Is32VSXStore", "||", "Is64VSXStore", ")", "&&", "(", "Addr", ".", "BaseType", "!=", "Address", "::", "FrameIndexBase", ")", "&&", "UseOffset", "&&", "(", "Addr", ".", "Offset", "==", "<NUM_LIT>", ")", ")", "{", "UseOffset", "=", "false", ";", "}", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "if", "(", "Is32VSXStore", "||", "Is64VSXStore", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "UseOffset", ")", "{", "if", "(", "Is32VSXStore", "||", "Is64VSXStore", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "}", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsVSSRC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsVSFRC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "auto", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "if", "(", "IndexReg", ")", "MIB", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ".", "addReg", "(", "IndexReg", ")", ";", "else", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";"], "ground_truth": ["}"], "File": "PPCFastISel (2)1", "Func": "PPCEmitStore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5940, "Length": 491, "Cover_Rate": 0.6896067415730337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_reduce_or_epi64", "(", "__m512i", "__A", ")", "{", "__MM512_REDUCE_OP", "(", "|", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_reduce_or_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5941, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "!", "MayFoldIntoZeroExtend", "(", "Op", ")", "&&", "!", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "Idx", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Extract", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ")", "return", "Res", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Op", "->", "isOnlyUserOf", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "int", "DWordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "if", "(", "DWordIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "DWordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "int", "WordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "WordIdx", ",", "dl", ")", ")", ";"], "File": "X86ISelLowering125", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5942, "Length": 301, "Cover_Rate": 0.380050505050505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>_MC", "::", "GetELFFlags", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "unsigned", ">", "ElfFlags", "=", "{", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V4", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V5", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V55", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V60", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V62", "}", ",", "{", "<STR_LIT>", ",", "ELF", "::", "EF_HEXAGON_MACH_V65", "}", ",", "}", ";", "auto", "F", "=", "ElfFlags", ".", "find", "(", "STI", ".", "getCPU", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "F", "!=", "ElfFlags", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonMCTargetDesc41", "Func": "GetELFFlags", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5943, "Length": 100, "Cover_Rate": 0.9433962264150944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PeepholeSDWA", "::", "matchSDWAOperands", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{"], "ground_truth": ["if", "(", "auto", "Operand", "=", "matchSDWAOperand", "(", "MI", ")", ")", "{"], "File": "SIPeepholeSDWA22", "Func": "matchSDWAOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5944, "Length": 39, "Cover_Rate": 0.5064935064935064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallFlags", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsTailCall", ",", "bool", "IsVarArg", ",", "bool", "IsPatchPoint", ",", "bool", "IsIndirect", ",", "bool", "HasNest", ",", "bool", "NoMerge", ")", ":", "CallConv", "(", "CC", ")", ",", "IsTailCall", "(", "IsTailCall", ")", ",", "IsVarArg", "(", "IsVarArg", ")", ",", "IsPatchPoint", "(", "IsPatchPoint", ")", ",", "IsIndirect", "(", "IsIndirect", ")", ",", "HasNest", "(", "HasNest", ")", ",", "NoMerge", "(", "NoMerge", ")", "{"], "ground_truth": ["}"], "File": "PPCISelLowering106", "Func": "CallFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5945, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "isTargetWindows", "(", ")", ")", "No<ISA_LIT>", "=", "true", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetMachO", "(", ")", ")", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";", "if", "(", "(", "Bits", "[", "<STR_LIT>", "]", "||", "Bits", "[", "<STR_LIT>", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget70", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5946, "Length": 201, "Cover_Rate": 0.7256317689530686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxReg", "=", "getMaxCalleeSavedReg", "(", "CSI", ",", "HRI", ")", ";", "bool", "StkOvrFlowEnabled", "=", "EnableStackOVFSanitizer", ";", "const", "char", "*", "SpillFun", "=", "getSpillFunctionFor", "(", "MaxReg", ",", "SK_ToMem", ",", "StkOvrFlowEnabled", ")", ";", "auto", "&", "HTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "bool", "IsPIC", "=", "HTM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "SpillOpc", ";", "if", "(", "StkOvrFlowEnabled", ")", "SpillOpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "SpillOpc", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "SaveRegsCall", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "HII", ".", "get", "(", "SpillOpc", ")", ")", ".", "addExternalSymbol", "(", "SpillFun", ")", ";", "addCalleeSaveRegistersAsImpOperand", "(", "SaveRegsCall", ",", "CSI", ",", "false", ",", "true", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "CSI", ".", "size", "(", ")", ";", "++", "I", ")", "MBB", ".", "addLiveIn", "(", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering45", "Func": "insertCSRSpillsInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5947, "Length": 177, "Cover_Rate": 0.4597402597402597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "TLSModel", "::", "Model", "model", "=", "DAG", ".", "getTarget", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "LowerToTLSGeneralDynamicModel64", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ")", ";", "return", "LowerToTLSGeneralDynamicModel32", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ")", ";", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSLocalDynamicModel", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ",", "Subtarget", "->", "is64Bit", "(", ")", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":", "return", "LowerToTLSExecModel", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ",", "model", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "{", "unsigned", "char", "OpFlag", "=", "<NUM_LIT>", ";", "unsigned", "WrapperKind", "=", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "PIC32", "=", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ";", "if", "(", "PIC32", ")", "OpFlag", "=", "<STR_LIT>", ";", "else", "OpFlag", "=", "<STR_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OpFlag", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "PIC32", ")", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "getPointerTy", "(", ")", ")", ",", "Offset", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";"], "File": "X86ISelLowering171", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5948, "Length": 354, "Cover_Rate": 0.3933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "Chunk", "=", "getChunk", "(", "Imm", ",", "FromIdx", ")", "<<", "ShiftAmt", ";", "Imm", "&=", "~", "(", "<NUM_LIT>", "<<", "ShiftAmt", ")", ";"], "ground_truth": ["return", "Imm", "|", "Chunk", ";"], "File": "AArch64ExpandPseudoInsts (2)", "Func": "replicateChunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5949, "Length": 27, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cand", ".", "AtTop", "=", "AtTop", ";", "RegPressureTracker", "&", "TempTracker", "=", "const_cast", "<", "RegPressureTracker", "&", ">", "(", "RPTracker", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "Pressure", ";", "std", "::", "vector", "<", "unsigned", ">", "MaxPressure", ";", "if", "(", "AtTop", ")", "TempTracker", ".", "getDownwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "else", "{", "TempTracker", ".", "getUpwardPressure", "(", "SU", "->", "getInstr", "(", ")", ",", "Pressure", ",", "MaxPressure", ")", ";", "}", "unsigned", "NewSGPRPressure", "=", "Pressure", "[", "SRI", "->", "getSGPRPressureSet", "(", ")", "]", ";", "unsigned", "NewVGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "const", "unsigned", "MaxVGPRPressureInc", "=", "<NUM_LIT>", ";", "bool", "ShouldTrackVGPRs", "=", "VGPRPressure", "+", "MaxVGPRPressureInc", ">=", "VGPRExcessLimit", ";", "bool", "ShouldTrackSGPRs", "=", "!", "ShouldTrackVGPRs", "&&", "SGPRPressure", ">=", "SGPRExcessLimit", ";", "if", "(", "ShouldTrackVGPRs", "&&", "NewVGPRPressure", ">=", "VGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewVGPRPressure", "-", "VGPRExcessLimit", ")", ";", "}", "if", "(", "ShouldTrackSGPRs", "&&", "NewSGPRPressure", ">=", "SGPRExcessLimit", ")", "{", "Cand", ".", "RPDelta", ".", "Excess", "=", "PressureChange", "(", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "Excess", ".", "setUnitInc", "(", "NewSGPRPressure", "-", "SGPRExcessLimit", ")", ";", "}", "int", "SGPRDelta", "=", "NewSGPRPressure", "-", "SGPRCriticalLimit", ";", "int", "VGPRDelta", "=", "NewVGPRPressure", "-", "VGPRCriticalLimit", ";", "if", "(", "SGPRDelta", ">=", "<NUM_LIT>", "||", "VGPRDelta", ">=", "<NUM_LIT>", ")", "{", "if", "(", "SGPRDelta", ">", "VGPRDelta", ")", "{", "Cand", ".", "RPDelta", ".", "CriticalMax", "=", "PressureChange", "(", "SRI", "->", "getSGPRPressureSet", "(", ")", ")", ";", "Cand", ".", "RPDelta", ".", "CriticalMax", ".", "setUnitInc", "(", "SGPRDelta", ")", ";", "}", "else", "{", "Cand", ".", "RPDelta", ".", "CriticalMax", "=", "PressureChange", "(", "SRI", "->", "getVGPRPressureSet", "(", ")", ")", ";"], "ground_truth": ["Cand", ".", "RPDelta", ".", "CriticalMax", ".", "setUnitInc", "(", "VGPRDelta", ")", ";"], "File": "GCNSchedStrategy1", "Func": "initCandidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5950, "Length": 284, "Cover_Rate": 0.8711656441717791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lceiluv2sfv2si_us", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcvtp_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5951, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vrshru_nv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshrq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5952, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "get_tls_get_addr", "(", "void", ")", "{", "if", "(", "!", "tls_get_addr_libfunc", ")", "tls_get_addr_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";", "return", "tls_get_addr_libfunc", ";"], "ground_truth": ["}"], "File": "csky", "Func": "get_tls_get_addr", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5953, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "final_start_function", "(", "emit_barrier", "(", ")", ",", "stream", ",", "<NUM_LIT>", ")", ";", "if", "(", "delta", ">", "<NUM_LIT>", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "ADDITIVE_SIZE_MODIFIER", "(", "delta", ")", ",", "delta", ",", "reg_names", "[", "CRIS_FIRST_ARG_REG", "]", ")", ";", "else", "if", "(", "delta", "<", "<NUM_LIT>", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "ADDITIVE_SIZE_MODIFIER", "(", "-", "delta", ")", ",", "-", "delta", ",", "reg_names", "[", "CRIS_FIRST_ARG_REG", "]", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "funcdecl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["final_end_function", "(", ")", ";"], "File": "cris", "Func": "cris_asm_output_mi_thunk", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5954, "Length": 106, "Cover_Rate": 0.6751592356687898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "HSAILISelLowering", "Func": "allowsMisalignedMemoryAccesses", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5955, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Requested", "=", "<STR_LIT>", "(", "F", ",", "<STR_LIT>", ",", "MaxNumSGPRs", ")", ";", "if", "(", "Requested", "&&", "(", "Requested", "<=", "ReservedNumSGPRs", ")", ")", "Requested", "=", "<NUM_LIT>", ";", "unsigned", "InputNumSGPRs", "=", "PreloadedSGPRs", ";", "if", "(", "Requested", "&&", "Requested", "<", "InputNumSGPRs", ")", "Requested", "=", "InputNumSGPRs", ";", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumSGPRs", "(", "WavesPerEU", ".", "first", ",", "false", ")", ")", "Requested", "=", "<NUM_LIT>", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumSGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "<NUM_LIT>", ";", "if", "(", "Requested", ")", "MaxNumSGPRs", "=", "Requested", ";", "}", "if", "(", "hasSGPRInitBug", "(", ")", ")", "MaxNumSGPRs", "=", "<STR_LIT>", "::", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "return", "std", "::", "min", "(", "MaxNumSGPRs", "-", "ReservedNumSGPRs", ",", "MaxAddressableNumSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getBaseMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5956, "Length": 117, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "KILL", ")", ",", "getCRFromCRBit", "(", "SrcReg", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "getCRFromCRBit", "(", "SrcReg", ")", ")", ";", "unsigned", "Reg1", "=", "Reg", ";", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "getEncodingValue", "(", "SrcReg", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ",", "FrameIndex", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "II", ")", ";"], "File": "PPCRegisterInfo (2)1", "Func": "lowerCRBitSpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5957, "Length": 216, "Cover_Rate": 0.6409495548961425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "VarArgsFirstGPR", "(", "<NUM_LIT>", ")", ",", "VarArgsFirstFPR", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "RegSaveFrameIndex", "(", "<NUM_LIT>", ")", ",", "FramePointerSaveIndex", "(", "<NUM_LIT>", ")", ",", "NumLocalDynamics", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SystemZMachineFunctionInfo13", "Func": "SystemZMachineFunctionInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5958, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "visium_function_value_1", "(", "TYPE_MODE", "(", "ret_type", ")", ")", ";"], "ground_truth": ["}"], "File": "visium", "Func": "visium_function_value", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 5959, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsSigned", ")", "++", "DivBits", ";", "Type", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "F32Ty", "=", "Builder", ".", "getFloatTy", "(", ")", ";", "ConstantInt", "*", "One", "=", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ";", "Value", "*", "JQ", "=", "One", ";", "if", "(", "IsSigned", ")", "{", "JQ", "=", "Builder", ".", "CreateXor", "(", "Num", ",", "Den", ")", ";", "JQ", "=", "Builder", ".", "CreateAShr", "(", "JQ", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "JQ", "=", "Builder", ".", "CreateOr", "(", "JQ", ",", "One", ")", ";", "}", "Value", "*", "IA", "=", "Num", ";", "Value", "*", "IB", "=", "Den", ";", "Value", "*", "FA", "=", "IsSigned", "?", "Builder", ".", "Create<ISA_LIT>ToFP", "(", "IA", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IA", ",", "F32Ty", ")", ";", "Value", "*", "FB", "=", "IsSigned", "?", "Builder", ".", "Create<ISA_LIT>ToFP", "(", "IB", ",", "F32Ty", ")", ":", "Builder", ".", "CreateUIToFP", "(", "IB", ",", "F32Ty", ")", ";", "Value", "*", "RCP", "=", "Builder", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "F32Ty", ",", "<NUM_LIT>", ")", ",", "FB", ")", ";", "Value", "*", "FQM", "=", "Builder", ".", "CreateFMul", "(", "FA", ",", "RCP", ")", ";", "CallInst", "*", "FQ", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "<STR_LIT>", ",", "FQM", ")", ";", "FQ", "->", "copyFastMathFlags", "(", "Builder", ".", "getFastMathFlags", "(", ")", ")", ";", "Value", "*", "FQNeg", "=", "Builder", ".", "CreateFNeg", "(", "FQ", ")", ";", "Value", "*", "FR", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "FQNeg", "->", "getType", "(", ")", "}", ",", "{", "FQNeg", ",", "FB", ",", "FA", "}", ",", "FQ", ")", ";", "Value", "*", "IQ", "=", "IsSigned", "?", "Builder", ".", "CreateFPTo<ISA_LIT>", "(", "FQ", ",", "I32Ty", ")", ":", "Builder", ".", "CreateFPToUI", "(", "FQ", ",", "I32Ty", ")", ";", "FR", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "<STR_LIT>", ",", "FR", ",", "FQ", ")", ";", "FB", "=", "Builder", ".", "CreateUnaryIntrinsic", "(", "<STR_LIT>", ",", "FB", ",", "FQ", ")", ";", "Value", "*", "CV", "=", "Builder", ".", "CreateFCmpOGE", "(", "FR", ",", "FB", ")", ";", "JQ", "=", "Builder", ".", "CreateSelect", "(", "CV", ",", "JQ", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "Div", "=", "Builder", ".", "CreateAdd", "(", "IQ", ",", "JQ", ")", ";", "Value", "*", "Res", "=", "Div", ";", "if", "(", "!", "IsDiv", ")", "{", "Value", "*", "Rem", "=", "Builder", ".", "CreateMul", "(", "Div", ",", "Den", ")", ";", "Res", "=", "Builder", ".", "CreateSub", "(", "Num", ",", "Rem", ")", ";", "}", "if", "(", "IsSigned", ")", "{", "Res", "=", "Builder", ".", "CreateShl", "(", "Res", ",", "<NUM_LIT>", "-", "DivBits", ")", ";", "Res", "=", "Builder", ".", "CreateAShr", "(", "Res", ",", "<NUM_LIT>", "-", "DivBits", ")", ";", "}", "else", "{", "ConstantInt", "*", "TruncMask", "=", "Builder", ".", "getInt32", "(", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "DivBits", ")", "-", "<NUM_LIT>", ")", ";", "Res", "=", "Builder", ".", "CreateAnd", "(", "Res", ",", "TruncMask", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare46", "Func": "expandDivRem24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5960, "Length": 442, "Cover_Rate": 0.7594501718213058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "TriCoreMachineFunctionInfo", "Func": "TriCoreFunctionInfo", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5961, "Length": 5, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_APP_REGS", ")", "{", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "v850", "Func": "v850_conditional_register_usage", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5962, "Length": 34, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Size", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "ZCPV", "->", "getType", "(", ")", ")", ";", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter", "Func": "EmitMachineConstantPoolValue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5963, "Length": 28, "Cover_Rate": 0.345679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitUnwindRaw", "(", "int64_t", "StackOffset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5964, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "XformM5ToU5Imm", "(", "signed", "Imm", ",", "SDLoc", "DL", ")", "{"], "ground_truth": ["assert", "(", "(", "Imm", ">=", "-", "<NUM_LIT>", "&&", "Imm", "<=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG", "Func": "XformM5ToU5Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5965, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "X86BaseInfo37", "Func": "isX86_64ExtendedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5966, "Length": 172, "Cover_Rate": 0.5620915032679739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "<STR_LIT>", ";", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["if", "(", "Subtarget", ".", "isTarget64BitLP64", "(", ")", ")", "return", "&", "<STR_LIT>", ";"], "File": "X86RegisterInfo (2)", "Func": "getPointerRegClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5967, "Length": 115, "Cover_Rate": 0.7876712328767124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "Target", "const", "&", "T", ",", "uint8_t", "OSABI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "AAPAsmBackend", "Func": "ELFAAPAsmBackend", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5968, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixedValue", "+=", "SecAddr", ";", "uint32_t", "Value2", "=", "<NUM_LIT>", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "Type", "=", "A_SD", "->", "isExternal", "(", ")", "?", "(", "unsigned", ")", "MachO", "::", "GENERIC_RELOC_SECTDIFF", ":", "(", "unsigned", ")", "MachO", "::", "GENERIC_RELOC_LOCAL_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "if", "(", "Type", "==", "MachO", "::", "GENERIC_RELOC_SECTDIFF", "||", "Type", "==", "MachO", "::", "GENERIC_RELOC_LOCAL_SECTDIFF", ")", "{", "if", "(", "FixupOffset", ">", "<NUM_LIT>", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "format", "(", "<STR_LIT>", ",", "FixupOffset", ")", ".", "print", "(", "Buffer", ",", "sizeof", "(", "Buffer", ")", ")", ";", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", "+", "Buffer", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86MachObjectWriter31", "Func": "RecordScatteredRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5969, "Length": 195, "Cover_Rate": 0.39634146341463417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MBlazeTargetMachine13", "Func": "addPreEmitPass", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5970, "Length": 15, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "PTXVersion", "(", "<NUM_LIT>", ")", ",", "SmVersion", "(", "<NUM_LIT>", ")", ",", "TM", "(", "TM", ")", ",", "InstrInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "NVPTXSubtarget13", "Func": "NVPTXSubtarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5971, "Length": 76, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpngt_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cmpngtps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cmpngt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5972, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "gr5_hazard_bypass_p", "(", "rtx_insn", "*", "out_insn", ",", "rtx_insn", "*", "in_insn", ")", "{", "rtx", "out_set", ",", "in_set", ",", "dest", ",", "memexpr", ";", "unsigned", "int", "out_reg", ",", "in_reg", ";", "if", "(", "GET_CODE", "(", "out_insn", ")", "==", "CALL_INSN", ")", "return", "<NUM_LIT>", ";", "out_set", "=", "single_set_and_flags", "(", "out_insn", ")", ";", "dest", "=", "SET_DEST", "(", "out_set", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "STRICT_LOW_PART", ")", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "SUBREG", ")", "dest", "=", "SUBREG_REG", "(", "dest", ")", ";", "out_reg", "=", "REGNO", "(", "dest", ")", ";", "in_set", "=", "single_set_and_flags", "(", "in_insn", ")", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "in_set", ")", ")", "==", "MEM", ")", "memexpr", "=", "XEXP", "(", "SET_SRC", "(", "in_set", ")", ",", "<NUM_LIT>", ")", ";", "else", "memexpr", "=", "XEXP", "(", "SET_DEST", "(", "in_set", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "memexpr", ")", "==", "PLUS", ")", "{", "memexpr", "=", "XEXP", "(", "memexpr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "memexpr", ")", "==", "SUBREG", ")", "in_reg", "=", "REGNO", "(", "SUBREG_REG", "(", "memexpr", ")", ")", ";", "else", "in_reg", "=", "REGNO", "(", "memexpr", ")", ";", "if", "(", "in_reg", "==", "out_reg", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_MCM", ")", "{", "if", "(", "GET_CODE", "(", "memexpr", ")", "==", "STRICT_LOW_PART", ")", "memexpr", "=", "XEXP", "(", "memexpr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "memexpr", ")", "==", "SUBREG", ")", "memexpr", "=", "SUBREG_REG", "(", "memexpr", ")", ";", "in_reg", "=", "REGNO", "(", "memexpr", ")", ";", "if", "(", "in_reg", "==", "out_reg", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "visium", "Func": "gr5_hazard_bypass_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 5973, "Length": 267, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "true", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "ChainIn", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RegIdx", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Value", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ChainOut", "=", "CurDAG", "->", "getCopyToReg", "(", "ChainIn", ",", "DL", ",", "getMSACtrlReg", "(", "RegIdx", ")", ",", "Value", ")", ";", "return", "std", "::", "make_pair", "(", "true", ",", "ChainOut", ".", "getNode", "(", ")", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "EVT", "PtrVT", "=", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ";", "unsigned", "RdhwrOpc", ",", "DestReg", ";", "if", "(", "PtrVT", "==", "<STR_LIT>", ")", "{", "RdhwrOpc", "=", "<STR_LIT>", ";", "DestReg", "=", "<STR_LIT>", ";", "}", "else", "{", "RdhwrOpc", "=", "<STR_LIT>", ";", "DestReg", "=", "<STR_LIT>", ";", "}", "SDNode", "*", "Rdhwr", "=", "CurDAG", "->", "getMachineNode", "(", "RdhwrOpc", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "DL", ",", "DestReg", ",", "SDValue", "(", "Rdhwr", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "ResNode", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "DestReg", ",", "PtrVT", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "ResNode", ")", ";", "return", "std", "::", "make_pair", "(", "true", ",", "ResNode", ".", "getNode", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "BuildVectorSDNode", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Node", ")", ";", "APInt", "SplatValue", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "unsigned", "LdiOp", ";", "EVT", "ResVecTy", "=", "BVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "ViaVecTy", ";", "if", "(", "!", "Subtarget", "->", "hasMSA", "(", ")", "||", "!", "BVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is128BitVector", "(", ")", ")", "return", "std", "::", "make_pair", "(", "false", ",", "nullptr", ")", ";", "if", "(", "!", "BVN", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "<NUM_LIT>", ",", "!", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "false", ",", "nullptr", ")", ";", "switch", "(", "SplatBitSize", ")", "{", "default", ":", "return", "std", "::", "make_pair", "(", "false", ",", "nullptr", ")", ";", "case", "<NUM_LIT>", ":", "LdiOp", "=", "<STR_LIT>", ";", "ViaVecTy", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LdiOp", "=", "<STR_LIT>", ";", "ViaVecTy", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LdiOp", "=", "<STR_LIT>", ";", "ViaVecTy", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LdiOp", "=", "<STR_LIT>", ";", "ViaVecTy", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["if", "(", "!", "SplatValue", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "return", "std", "::", "make_pair", "(", "false", ",", "nullptr", ")", ";"], "File": "MipsSEISelDAGToDAG (2)1", "Func": "selectNode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5974, "Length": 517, "Cover_Rate": 0.36052998605299863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", ";", "if", "(", "!", "TREE_PUBLIC", "(", "decl", ")", "||", "DECL_COMMON", "(", "decl", ")", "||", "DECL_INITIAL", "(", "decl", ")", "==", "NULL_TREE", "||", "DECL_INITIAL", "(", "decl", ")", "==", "error_mark_node", "||", "(", "flag_zero_initialized_in_bss", "&&", "initializer_zerop", "(", "DECL_INITIAL", "(", "decl", ")", ")", ")", ")", "return", ";"], "ground_truth": ["name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";"], "File": "rs60003", "Func": "rs6000_xcoff_unique_section", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5975, "Length": 56, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "newLoad", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "load", "->", "getChain", "(", ")", ",", "load", "->", "getBasePtr", "(", ")", ",", "load", "->", "getOffset", "(", ")", ",", "<STR_LIT>", ",", "load", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "newTrunc", "=", "DAG", ".", "getZExtOrTrunc", "(", "newLoad", ",", "Op", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "newTrunc", ",", "newLoad", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "File": "PatmosISelLowering", "Func": "LowerLOAD", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5976, "Length": 73, "Cover_Rate": 0.5214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "comparison", "=", "reverse_condition", "(", "comparison", ")", ";", "branch_expander", "=", "gen_branch_false", ";", "default", ":", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "get_t_reg_rtx", "(", ")", ",", "gen_rtx_fmt_ee", "(", "comparison", ",", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ";"], "ground_truth": ["rtx_insn", "*", "jump", "=", "emit_jump_insn", "(", "branch_expander", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "sh5", "Func": "expand_cbranchsi4", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5977, "Length": 57, "Cover_Rate": 0.43846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSupportedType", "(", "const", "DataLayout", "&", "DL", ",", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ",", "Type", "*", "T", ")", "{", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "T", ",", "true", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", ".", "isVector", "(", ")", "||", "!", "(", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "VTSize", "=", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "ARMCallLowering9", "Func": "isSupportedType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5978, "Length": 79, "Cover_Rate": 0.7181818181818181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "frame", ",", "-", "UNITS_PER_WORD", ")", ")", ";"], "ground_truth": ["}"], "File": "or1k", "Func": "or1k_return_addr", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5979, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LHS", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "<STR_LIT>", "(", "CC", ",", "true", ")", ",", "CCVal", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FVal", ",", "TVal", ",", "CCVal", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "changeFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ")", ";", "if", "(", "CC2", "==", "<STR_LIT>", ")", "{", "changeFPCCTo<ISA_LIT>CC", "(", "<STR_LIT>", "(", "CC", ",", "false", ")", ",", "CC1", ",", "CC2", ")", ";", "SDValue", "CC1Val", "=", "DAG", ".", "getConstant", "(", "CC1", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FVal", ",", "TVal", ",", "CC1Val", ",", "Cmp", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5980, "Length": 169, "Cover_Rate": 0.3789237668161435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "MCConstantExpr", "::", "create", "(", "value", ",", "Ctx", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "PatmosAsmParser1", "Func": "CreateConstant", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 5981, "Length": 40, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUStructurizeCFG", "::", "analyzeBlock", "(", "BasicBlock", "*", "BB", ")", "{", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "BBPredicates", "&", "Pred", "=", "Predicates", "[", "BB", "]", ";", "for", "(", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "BranchInst", "*", "Term", "=", "cast", "<", "BranchInst", ">", "(", "(", "*", "PI", ")", "->", "getTerminator", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Term", "->", "getNumSuccessors", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "BasicBlock", "*", "Succ", "=", "Term", "->", "getSuccessor", "(", "i", ")", ";", "if", "(", "Succ", "!=", "BB", ")", "continue", ";"], "ground_truth": ["buildPredicate", "(", "Term", ",", "i", ",", "Pred", ",", "false", ")", ";"], "File": "AMDGPUStructurizeCFG2", "Func": "analyzeBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5982, "Length": 117, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "MF", ".", "getFunction", "(", ")", "->", "getPersonalityFn", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "TargetMBB", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "RoundUpToAlignment", "(", "FrameSize", ",", "MaxAlign", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "}", "uint64_t", "SEHStackAllocAmt", "=", "NumBytes", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "!=", "<STR_LIT>", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "<STR_LIT>", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "if", "(", "TargetMBB", ")", "{", "unsigned", "ReturnReg", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "FirstCSPop", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ReturnReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "TargetMBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "FirstCSPop", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ReturnReg", ")", ".", "addMBB", "(", "TargetMBB", ")", ";", "}"], "ground_truth": ["TargetMBB", "->", "setHasAddressTaken", "(", ")", ";"], "File": "X86FrameLowering (2)4", "Func": "emitEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5983, "Length": 437, "Cover_Rate": 0.4688841201716738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Immediate", "&&", "<STR_LIT>", ")", ";", "return", "Imm", ".", "Val", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "getImm", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5984, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", ",", "disp", ",", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "disp", "=", "expand_binop", "(", "SImode", ",", "sub_optab", ",", "fnaddr", ",", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "ground_truth": ["mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";"], "File": "mn10300", "Func": "mn10300_trampoline_init", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 5985, "Length": 59, "Cover_Rate": 0.4068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineOperand", "&", "getDispOperand", "(", "MachineInstr", "*", "MI", ")", "{", "int", "AddrOffset", "=", "getAddrOffset", "(", "MI", ")", ";"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "AddrOffset", "+", "<STR_LIT>", ")", ";"], "File": "X86AvoidStoreForwardingBlocks", "Func": "getDispOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5986, "Length": 28, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasStructRetAttr", "(", ")", ")", "{", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "V0", "=", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "V0", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "V0", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "}"], "ground_truth": ["RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "File": "Cpu0ISelLowering", "Func": "LowerReturn", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5987, "Length": 283, "Cover_Rate": 0.5970464135021097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "InputReg", ")", ";", "if", "(", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "InputReg", ")", ")", "{", "if", "(", "Def", "->", "isCopy", "(", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getRegClassForReg", "(", "*", "MRI", ",", "SrcReg", ")", ";", "if", "(", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "}", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Def", "->", "isCopy", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Register", "SrcReg", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "SrcDef", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "!", "isSafeToFoldImmIntoCopy", "(", "Def", ",", "SrcDef", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "hasVGPRInput", "=", "true", ";", "break", ";", "}", "else", "{", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "Def", "->", "addImplicitDefUseOperands", "(", "*", "MF", ")", ";", "Def", "->", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "}", "}", "}", "if", "(", "(", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "PHIRes", ")", "&&", "RC0", "!=", "&", "<STR_LIT>", ")", "&&", "(", "hasVGPRInput", "||", "numVGPRUses", ">", "<NUM_LIT>", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "TII", "->", "legalizeOperands", "(", "MI", ",", "MDT", ")", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies35", "Func": "processPHINode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5988, "Length": 287, "Cover_Rate": 0.3437125748502994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_mullo_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_pmullw", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_mm_mullo_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5989, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MemTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MVT", "RegTy", "=", "MemTy", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "RegTy", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "CmpSwap", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "CmpSwap", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "File": "AArch64ISelDAGToDAG17", "Func": "SelectCMP_SWAP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5990, "Length": 179, "Cover_Rate": 0.6729323308270677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "MayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{"], "ground_truth": ["if", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";"], "File": "X86AsmBackend29", "Func": "MayNeedRelaxation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5991, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "ostringstream", "o", ";"], "ground_truth": ["o", "<<", "getTagName", "(", "PREFIX_SYMBOL", ")", "<<", "prefix", "<<", "<STR_LIT>", "<<", "num", "<<", "<STR_LIT>", ";"], "File": "PIC161", "Func": "getRomdataSectionName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5992, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CreateReg", "(", "Index", ",", "RegKind_Numeric", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser43", "Func": "CreateNumericReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 5993, "Length": 17, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "ExplicitKernArgSize", "(", "<NUM_LIT>", ")", ",", "LDSSize", "(", "<NUM_LIT>", ")", ",", "Mode", "(", "MF", ".", "getFunction", "(", ")", ")", ",", "IsEntryFunction", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", ",", "NoSignedZerosFPMath", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "NoSignedZerosFPMath", ")", ",", "MemoryBound", "(", "false", ")", ",", "WaveLimiter", "(", "false", ")", "{"], "ground_truth": ["const", "<ISA_LIT>Subtarget", "&", "ST", "=", "<ISA_LIT>Subtarget", "::", "get", "(", "MF", ")", ";"], "File": "AMDGPUMachineFunction2", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 5994, "Length": 78, "Cover_Rate": 0.4105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ia64_member_type_forces_blk", "(", "const_tree", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "TARGET_HPUX", "&&", "mode", "==", "TFmode", ";"], "File": "ia64", "Func": "ia64_member_type_forces_blk", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 5995, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo (2)", "Func": "isSignExtendingLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5996, "Length": 126, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HII", "->", "isNewValueJump", "(", "*", "FirstTerm", ")", ")", "TBB", "=", "FirstTerm", "->", "getOperand", "(", "HII", "->", "getCExtOpNum", "(", "*", "FirstTerm", ")", ")", ".", "getMBB", "(", ")", ";", "}", "if", "(", "TBB", "&&", "&", "MI", "==", "&", "*", "FirstTerm", ")", "{", "Distance", "=", "std", "::", "abs", "(", "(", "long", "long", ")", "InstOffset", "-", "BlockToInstOffset", "[", "TBB", "]", ")", "+", "BranchRelaxSafetyBuffer", ";", "return", "!", "HII", "->", "isJumpWithinBranchRange", "(", "*", "FirstTerm", ",", "Distance", ")", ";", "}", "if", "(", "FBB", ")", "{"], "ground_truth": ["auto", "SecondTerm", "=", "std", "::", "next", "(", "FirstTerm", ")", ";"], "File": "HexagonBranchRelaxation1", "Func": "isJumpOutOfRange", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 5997, "Length": 90, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";"], "File": "XCoreDisassembler", "Func": "Decode2RUSBitpInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 5998, "Length": 31, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "BPFRegisterInfo12", "Func": "BPFRegisterInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 5999, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAddSubImmLSL12Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printAddSubImmLSL0Operand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "AArch64InstPrinter17", "Func": "printAddSubImmLSL12Operand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6000, "Length": 27, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline__", "float", "__fmuls", "(", "float", "a", ",", "float", "b", ")", "{", "float", "d", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "d", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ")", ";", "return", "d", ";"], "ground_truth": ["}"], "File": "ppu", "Func": "intrinsics___fmuls", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6001, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "Nios2ISelLowering1", "Func": "LowerReturn", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6002, "Length": 28, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "NyuziMachineFunctionInfo", "Func": "NyuziMachineFunctionInfo", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6003, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ext1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ext2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Ext1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Ext2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "Ext1Op", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "Ext2Op", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ext2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Ext1Op", "||", "!", "Ext2Op", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Ext2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "if", "(", "Ext1", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Ext2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "int", "FirstElem", "=", "Ext1Op", "->", "getZExtValue", "(", ")", ";", "int", "SecondElem", "=", "Ext2Op", "->", "getZExtValue", "(", ")", ";", "int", "SubvecIdx", ";", "if", "(", "FirstElem", "==", "<NUM_LIT>", "&&", "SecondElem", "==", "<NUM_LIT>", ")", "SubvecIdx", "=", "Subtarget", ".", "isLittleEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "if", "(", "FirstElem", "==", "<NUM_LIT>", "&&", "SecondElem", "==", "<NUM_LIT>", ")", "SubvecIdx", "=", "Subtarget", ".", "isLittleEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "return", "SDValue", "(", ")", ";", "SDValue", "SrcVec", "=", "Ext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["auto", "NodeType", "=", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PPCISelLowering10", "Func": "DAGCombineBuildVector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6004, "Length": 243, "Cover_Rate": 0.5340659340659341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", "const", "char", "*", "load_string", ";", "int", "r", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "FLOAT_EXTEND", "||", "GET_CODE", "(", "mem", ")", "==", "ZERO_EXTEND", ")", "{", "mem", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "}", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "{", "gcc_assert", "(", "SUBREG_BYTE", "(", "reg", ")", "==", "<NUM_LIT>", ")", ";", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "}", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "reg", ")", ";", "r", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "FP_REGNO_P", "(", "r", ")", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "r", ")", "&&", "TARGET_P9_VECTOR", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "INT_REGNO_P", "(", "r", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "load_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_HImode", ":", "load_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_SImode", ":"], "ground_truth": ["case", "E_SFmode", ":"], "File": "rs60007", "Func": "emit_fusion_p9_load", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6005, "Length": 220, "Cover_Rate": 0.641399416909621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasMatMulFP64", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasMatMulFP64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6006, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printImplicitlyTypedVectorList", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "<STR_LIT>", ")", ";"], "File": "AArch64InstPrinter", "Func": "printImplicitlyTypedVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6007, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "VectorInfo", "=", "VectorizePTXValueVTs", "(", "VTs", ",", "Offsets", ",", "RetTy", "->", "isSized", "(", ")", "?", "DL", ".", "getABITypeAlignment", "(", "RetTy", ")", ":", "<NUM_LIT>", ")", ";", "bool", "ExtendIntegerRetVal", "=", "RetTy", "->", "isIntegerTy", "(", ")", "&&", "DL", ".", "getTypeAllocSizeInBits", "(", "RetTy", ")", "<", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "StoreOperands", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "VectorInfo", "[", "i", "]", "&", "PVF_FIRST", ")", "{", "assert", "(", "StoreOperands", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "StoreOperands", ".", "push_back", "(", "Chain", ")", ";", "StoreOperands", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Offsets", "[", "i", "]", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "RetVal", "=", "OutVals", "[", "i", "]", ";", "if", "(", "ExtendIntegerRetVal", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "Outs", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "else", "if", "(", "RetVal", ".", "getValueSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RetVal", ")", ";", "}", "StoreOperands", ".", "push_back", "(", "RetVal", ")", ";", "if", "(", "VectorInfo", "[", "i", "]", "&", "PVF_LAST", ")", "{", "<STR_LIT>", "Op", ";", "unsigned", "NumElts", "=", "StoreOperands", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "Op", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["Op", "=", "<STR_LIT>", ";"], "File": "NVPTXISelLowering (2)2", "Func": "LowerReturn", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6008, "Length": 244, "Cover_Rate": 0.4756335282651072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun", "->", "machine", "->", "intr_pushmem", "[", "i", "-", "MEM0_REGNO", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "ppt", "==", "PP_pushm", "&&", "byte_count", ")", "{", "rtx", "note", "=", "gen_rtx_SEQUENCE", "(", "VOIDmode", ",", "rtvec_alloc", "(", "n_dwarfs", "+", "<NUM_LIT>", ")", ")", ";", "rtx", "pushm", ";", "if", "(", "reg_mask", ")", "{", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "GET_MODE", "(", "stack_pointer_rtx", ")", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "byte_count", ")", ")", ")", ";", "F", "(", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_dwarfs", ";", "i", "++", ")", "XVECEXP", "(", "note", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "dwarf_set", "[", "i", "]", ";", "pushm", "=", "F", "(", "emit_insn", "(", "gen_pushm", "(", "GEN_INT", "(", "reg_mask", ")", ")", ")", ")", ";", "add_reg_note", "(", "pushm", ",", "REG_FRAME_RELATED_EXPR", ",", "note", ")", ";", "}", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "for", "(", "i", "=", "MEM0_REGNO", ";", "i", "<=", "MEM7_REGNO", ";", "i", "++", ")", "if", "(", "cfun", "->", "machine", "->", "intr_pushmem", "[", "i", "-", "MEM0_REGNO", "]", ")", "{", "if", "(", "TARGET_A16", ")", "pushm", "=", "emit_insn", "(", "gen_pushhi_16", "(", "gen_rtx_REG", "(", "HImode", ",", "i", ")", ")", ")", ";", "else", "pushm", "=", "emit_insn", "(", "gen_pushhi_24", "(", "gen_rtx_REG", "(", "HImode", ",", "i", ")", ")", ")", ";", "F", "(", "pushm", ")", ";", "}", "}", "if", "(", "ppt", "==", "PP_popm", "&&", "byte_count", ")", "{", "if", "(", "cfun", "->", "machine", "->", "is_interrupt", ")", "for", "(", "i", "=", "MEM7_REGNO", ";", "i", ">=", "MEM0_REGNO", ";", "i", "--", ")", "if", "(", "cfun", "->", "machine", "->", "intr_pushmem", "[", "i", "-", "MEM0_REGNO", "]", ")", "{", "if", "(", "TARGET_A16", ")", "emit_insn", "(", "gen_pophi_16", "(", "gen_rtx_REG", "(", "HImode", ",", "i", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_pophi_24", "(", "gen_rtx_REG", "(", "HImode", ",", "i", ")", ")", ")", ";", "}"], "ground_truth": ["if", "(", "reg_mask", ")", "emit_insn", "(", "gen_popm", "(", "GEN_INT", "(", "reg_mask", ")", ")", ")", ";"], "File": "m32c3", "Func": "m32c_pushm_popm", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6009, "Length": 313, "Cover_Rate": 0.4630177514792899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psllqi128", "(", "(", "__v2di", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_slli_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6010, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InputVT", "=", "DAG", ".", "getValueType", "(", "DataVT", ")", ";", "if", "(", "DataVT", ".", "isFloatingPoint", "(", ")", ")", "InputVT", "=", "DAG", ".", "getValueType", "(", "HwSrcVt", ")", ";", "SDValue", "SrcNew", ";", "if", "(", "Data", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "SrcNew", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HwSrcVt", ",", "Data", ")", ";", "else", "SrcNew", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HwSrcVt", ",", "Data", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SrcNew", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "InputVT", "}", ";"], "File": "AArch64ISelLowering69", "Func": "performST1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6011, "Length": 105, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ".", "isOSNaCl", "(", ")", "&&", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ".", "isArch64Bit", "(", ")", "&&", "NaClDontBreakABI", ")", "{", "addPass", "(", "createClearPtrToIntTop32Pass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine117", "Func": "addIRPasses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6012, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "cfun", "?", "cfun", "->", "machine", "->", "call_abi", ":", "ix86_abi", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_cfun_abi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6013, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ReginfoSection", ";"], "ground_truth": ["}"], "File": "MipsTargetObjectFile4", "Func": "getReginfoSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6014, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "builder", "(", "secondBB", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "itrin", "[", "<NUM_LIT>", "]", "=", "{", "get_list_of", "<", "IntrinsicInst", ",", "<NUM_LIT>", ">", "(", "&", "firstBB", ")", ",", "get_list_of", "<", "IntrinsicInst", ",", "<NUM_LIT>", ">", "(", "&", "secondBB", ")", "}", ";", "vector", "<", "Instruction", "*", ">", "selectItrin", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "selectItrin", "[", "i", "]", "=", "extractIntrinFromList", "(", "itrin", "[", "i", "]", ",", "intrinId", ")", ";"], "File": "TPCoptimization", "Func": "phiFromTwoBasicBlock", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6015, "Length": 83, "Cover_Rate": 0.5220125786163522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vrndq_f32", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6016, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "epiphany_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "bool", "cfun_interrupt_p", ",", "call_interrupt_p", ";", "cfun_interrupt_p", "=", "EPIPHANY_INTERRUPT_P", "(", "epiphany_compute_function_type", "(", "current_function_decl", ")", ")", ";", "if", "(", "decl", ")", "call_interrupt_p", "=", "EPIPHANY_INTERRUPT_P", "(", "epiphany_compute_function_type", "(", "decl", ")", ")", ";", "else", "{", "tree", "fn_type", "=", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ";", "gcc_assert", "(", "POINTER_TYPE_P", "(", "fn_type", ")", ")", ";", "fn_type", "=", "TREE_TYPE", "(", "fn_type", ")", ";", "gcc_assert", "(", "TREE_CODE", "(", "fn_type", ")", "==", "FUNCTION_TYPE", "||", "TREE_CODE", "(", "fn_type", ")", "==", "METHOD_TYPE", ")", ";", "call_interrupt_p", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fn_type", ")", ")", "!=", "NULL", ";", "}", "if", "(", "cfun_interrupt_p", "||", "call_interrupt_p", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "epiphany", "Func": "epiphany_function_ok_for_sibcall", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6017, "Length": 112, "Cover_Rate": 0.9911504424778761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "<ISA_LIT>InstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "KudeyarInstrInfo", "Func": "getRegisterInfo", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6018, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "sz", ">", "<NUM_LIT>", ")", "{", "OS", "<<", "static_cast", "<", "uint8_t", ">", "(", "Encoding", "&", "<NUM_LIT>", ")", ";", "Encoding", "=", "Encoding", ">>", "<NUM_LIT>", ";"], "ground_truth": ["sz", "--", ";"], "File": "AAPMCCodeEmitter", "Func": "emitLittleEndian", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6019, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "++", "I", "!=", "E", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Latency", "+=", "getInstrLatency", "(", "ItinData", ",", "I", ",", "PredCost", ")", ";", "}", "return", "Latency", ";", "}", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "Class", "=", "MCID", ".", "getSchedClass", "(", ")", ";", "unsigned", "UOps", "=", "ItinData", "->", "Itineraries", "[", "Class", "]", ".", "NumMicroOps", ";"], "ground_truth": ["if", "(", "PredCost", "&&", "(", "MCID", ".", "isCall", "(", ")", "||", "MCID", ".", "hasImplicitDefOfPhysReg", "(", "<STR_LIT>", ")", ")", ")", "*", "PredCost", "=", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo (2)4", "Func": "getInstrLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6020, "Length": 96, "Cover_Rate": 0.4343891402714932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine32", ">", "X", "(", "The<ISA_LIT>Target32", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine64", ">", "Y", "(", "The<ISA_LIT>Target64", ")", ";"], "ground_truth": ["PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "File": "NVPTXTargetMachine61", "Func": "LLVMInitializeNVPTXTarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6021, "Length": 34, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "LastTID", "=", "LastMI", "->", "getDesc", "(", ")", ";", "if", "(", "!", "LastTID", ".", "isBarrier", "(", ")", "&&", "(", "LastTID", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "LastMI", ";", "if", "(", "I", "!=", "LastMI", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "I", "=", "llvm", "::", "prior", "(", "I", ")", ";", "DefMI", "=", "&", "*", "I", ";", "}", "}", "if", "(", "TII", ".", "isFpMLxInstruction", "(", "DefMI", "->", "getOpcode", "(", ")", ")", "&&", "(", "TII", ".", "canCauseFpMLxStall", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "hasRAWHazard", "(", "DefMI", ",", "MI", ",", "TRI", ")", ")", ")", "{", "if", "(", "FpMLxStalls", "==", "<NUM_LIT>", ")", "FpMLxStalls", "=", "<NUM_LIT>", ";", "return", "Hazard", ";", "}"], "ground_truth": ["}"], "File": "ARMHazardRecognizer20", "Func": "getHazardType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6022, "Length": 121, "Cover_Rate": 0.51931330472103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "width", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "ix86_tune", "==", "PROCESSOR_ZNVER1", "||", "ix86_tune", "==", "PROCESSOR_ZNVER2", "||", "ix86_tune", "==", "PROCESSOR_ZNVER3", ")", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "op", "!=", "PLUS", "&&", "op", "!=", "MINUS", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_AVX256_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_SSE_SPLIT_REGS", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", "div", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["width", "=", "(", "width", "+", "div", "-", "<NUM_LIT>", ")", "/", "div", ";"], "File": "i386", "Func": "ix86_reassociation_width", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6023, "Length": 94, "Cover_Rate": 0.47474747474747475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", "||", "Callee", "->", "isDeclaration", "(", ")", ")", "{", "++", "FI", ".", "InstCount", ";", "continue", ";", "}", "if", "(", "&", "F", "==", "Callee", ")", "continue", ";", "auto", "Loc", "=", "FIM", ".", "find", "(", "Callee", ")", ";", "if", "(", "Loc", "==", "FIM", ".", "end", "(", ")", ")", "continue", ";", "FI", ".", "MemInstCount", "+=", "Loc", "->", "second", ".", "MemInstCount", ";", "FI", ".", "InstCount", "+=", "Loc", "->", "second", ".", "InstCount", ";", "FI", ".", "IAMInstCount", "+=", "Loc", "->", "second", ".", "IAMInstCount", ";", "FI", ".", "LSMInstCount", "+=", "Loc", "->", "second", ".", "LSMInstCount", ";", "}", "else", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ")", "{", "TargetLoweringBase", "::", "AddrMode", "AM", ";", "auto", "*", "Ptr", "=", "GetPointerBaseWithConstantOffset", "(", "GEP", ",", "AM", ".", "BaseOffs", ",", "*", "DL", ")", ";", "AM", ".", "BaseGV", "=", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "const_cast", "<", "Value", "*", ">", "(", "Ptr", ")", ")", ";", "AM", ".", "HasBaseReg", "=", "!", "AM", ".", "BaseGV", ";", "if", "(", "TLI", "->", "isLegalAddressingMode", "(", "*", "DL", ",", "AM", ",", "GEP", "->", "getResultElementType", "(", ")", ",", "GEP", "->", "getPointerAddressSpace", "(", ")", ")", ")", "continue", ";", "++", "FI", ".", "InstCount", ";", "}", "else", "{"], "ground_truth": ["++", "FI", ".", "InstCount", ";"], "File": "AMDGPUPerfHintAnalysis13", "Func": "visit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6024, "Length": 207, "Cover_Rate": 0.5931232091690545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "NULL", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "{"], "ground_truth": ["Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86FastISel (2)", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6025, "Length": 107, "Cover_Rate": 0.37809187279151946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "maybe_ne", "(", "BITS_PER_SVE_VECTOR", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "from_sve_p", "&&", "!", "to_sve_p", "&&", "maybe_gt", "(", "GET_MODE_BITSIZE", "(", "to", ")", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "to_sve_p", "&&", "!", "from_sve_p", "&&", "maybe_gt", "(", "GET_MODE_BITSIZE", "(", "from", ")", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "if", "(", "from_sve_p", "!=", "to_sve_p", ")", "return", "false", ";", "if", "(", "from_sve_p", "&&", "GET_MODE_UNIT_SIZE", "(", "from", ")", "!=", "GET_MODE_UNIT_SIZE", "(", "to", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_can_change_mode_class", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6026, "Length": 87, "Cover_Rate": 0.3901345291479821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&", "ST", "->", "getMinRVVVectorSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Alignment", "<", "DL", ".", "getTypeStoreSize", "(", "DataType", "->", "getScalarType", "(", ")", ")", ".", "getFixedSize", "(", ")", ")", "return", "false", ";", "return", "isLegalElementTypeForRVV", "(", "DataType", "->", "getScalarType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetTransformInfo10", "Func": "isLegalMaskedLoadStore", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6027, "Length": 54, "Cover_Rate": 0.7012987012987013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "bytes_left", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "bytes_left", ")", "return", "bytes_left", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bfin", "Func": "bfin_arg_partial_bytes", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 6028, "Length": 22, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "end", "(", ")", "{", "assert", "(", "End", "!=", "nullptr", ")", ";"], "ground_truth": ["return", "End", ";"], "File": "M68kCollapseMOVEMPass", "Func": "end", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6029, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "head", "=", "dest_op_info", "->", "heads", "[", "i", "]", ";", "if", "(", "!", "head", "->", "first", ")", "head", "=", "regrename_chain_from_id", "(", "head", "->", "id", ")", ";", "forest", "=", "NULL", ";", "for", "(", "chain", "=", "head", "->", "first", ";", "chain", ";", "chain", "=", "chain", "->", "next_use", ")", "{", "fma_node", "*", "*", "fma_slot", ";", "if", "(", "!", "is_fmul_fmac_insn", "(", "chain", "->", "insn", ",", "true", ")", ")", "continue", ";", "if", "(", "chain", "->", "loc", "!=", "&", "SET_DEST", "(", "PATTERN", "(", "chain", "->", "insn", ")", ")", ")", "continue", ";", "if", "(", "chain", "->", "insn", "==", "insn", ")", "break", ";", "fma_slot", "=", "this", "->", "m_insn_fma_head_map", "->", "get", "(", "chain", "->", "insn", ")", ";", "if", "(", "fma_slot", "&&", "(", "*", "fma_slot", ")", "->", "get_children", "(", ")", ")", "forest", "=", "(", "*", "fma_slot", ")", "->", "get_forest", "(", ")", ";", "}", "if", "(", "chain", ")", "break", ";", "}", "if", "(", "i", "<", "dest_op_info", "->", "n_chains", ")", "this", "->", "analyze_fma_fmul_insn", "(", "forest", ",", "chain", ",", "head", ")", ";", "}", "}", "free", "(", "bb_dfs_preorder", ")", ";", "if", "(", "dump_file", ")", "this", "->", "dfs", "(", "dump_forest_info", ",", "dump_tree_root_info", ",", "dump_tree_node_info", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "cortex-a57-fma-steering", "Func": "analyze", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6030, "Length": 183, "Cover_Rate": 0.5126050420168067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Update", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Update", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "NextI", "=", "I", ";", "if", "(", "++", "NextI", "==", "Update", ")", "++", "NextI", ";", "int", "Value", "=", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "<STR_LIT>", "(", "Update", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Update", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Value", "=", "-", "Value", ";", "unsigned", "NewOpc", "=", "getPreIndexedOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "Update", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "I", ")", ")", ".", "addOperand", "(", "getLdStBaseOp", "(", "I", ")", ")", ".", "addImm", "(", "Value", ")", ";", "(", "void", ")", "MIB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "Update", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer47", "Func": "mergePreIdxUpdateInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6031, "Length": 224, "Cover_Rate": 0.764505119453925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", "==", "EXP_CNT", ")", "{", "unsigned", "UB", "=", "ScoreUBs", "[", "T", "]", "-", "getWaitCountMax", "(", "EXP_CNT", ")", ";", "if", "(", "ScoreLBs", "[", "T", "]", "<", "UB", "&&", "UB", "<", "ScoreUBs", "[", "T", "]", ")", "ScoreLBs", "[", "T", "]", "=", "UB", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts1", "Func": "setScoreUB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6032, "Length": 44, "Cover_Rate": 0.6376811594202898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_movmd", "(", "first_dest", ",", "first_src", ",", "length", ",", "GEN_INT", "(", "factor", ")", ")", ")", ";", "if", "(", "(", "n", "&", "-", "factor", ")", "!=", "n", ")", "{", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "n", "&", "-", "factor", ")", ";", "src", "=", "adjust_address", "(", "src", ",", "BLKmode", ",", "n", "&", "-", "factor", ")", ";", "dest", "=", "replace_equiv_address", "(", "dest", ",", "dest_reg", ")", ";", "src", "=", "replace_equiv_address", "(", "src", ",", "src_reg", ")", ";", "if", "(", "n", "&", "<NUM_LIT>", ")", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "HImode", ",", "<NUM_LIT>", ")", ",", "adjust_address", "(", "src", ",", "HImode", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "n", "&", "<NUM_LIT>", ")", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "QImode", ",", "n", "&", "<NUM_LIT>", ")", ",", "adjust_address", "(", "src", ",", "QImode", ",", "n", "&", "<NUM_LIT>", ")", ")", ";", "}", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "h83003", "Func": "h8sx_emit_movmd", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6033, "Length": 141, "Cover_Rate": 0.4533762057877814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printFCCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "O", "<<", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter100", "Func": "printFCCOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6034, "Length": 47, "Cover_Rate": 0.8703703703703703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "|", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vorr_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6035, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";"], "ground_truth": ["}"], "File": "MCS51AsmParser", "Func": "isToken", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6036, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrhaddq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vrhaddq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vrhaddq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6037, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GepNode", "*", "N", "=", "*", "NI", ";", "if", "(", "node_class", "(", "N", ",", "EqRel", ")", ")", "continue", ";", "NodeSet", "C", ";", "for", "(", "NodeSet", "::", "iterator", "NJ", "=", "std", "::", "next", "(", "NI", ")", ";", "NJ", "!=", "NE", ";", "++", "NJ", ")", "if", "(", "node_eq", "(", "N", ",", "*", "NJ", ",", "Eq", ",", "Ne", ")", ")", "C", ".", "insert", "(", "*", "NJ", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", ")", "{", "C", ".", "insert", "(", "N", ")", ";", "std", "::", "pair", "<", "NodeSymRel", "::", "iterator", ",", "bool", ">", "Ins", "=", "EqRel", ".", "insert", "(", "C", ")", ";", "(", "void", ")", "Ins", ";", "assert", "(", "Ins", ".", "second", "&&", "<STR_LIT>", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "NodePairSet", "::", "iterator", "I", "=", "Eq", ".", "begin", "(", ")", ",", "E", "=", "Eq", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", "->", "first", "<<", "<STR_LIT>", "<<", "I", "->", "second", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "const", "NodeSet", "&", "S", ":", "EqRel", ")", "{", "dbgs", "(", ")", "<<", "'{'", ";", "for", "(", "NodeSet", "::", "const_iterator", "J", "=", "S", ".", "begin", "(", ")", ",", "F", "=", "S", ".", "end", "(", ")", ";", "J", "!=", "F", ";", "++", "J", ")", "{", "if", "(", "J", "!=", "S", ".", "begin", "(", ")", ")", "dbgs", "(", ")", "<<", "','", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "' '", "<<", "*", "J", ";"], "File": "HexagonCommonGEP12", "Func": "common", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6038, "Length": 248, "Cover_Rate": 0.6869806094182825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine (2)", "Func": "WebAssemblyPassConfig", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6039, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Constant", "*", "Int", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "Tys", ",", "<NUM_LIT>", ")", ";", "Value", "*", "Op", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op", "=", "CallInst", "::", "Create", "(", "Int", ",", "Op", ",", "CI", "->", "getName", "(", ")", ",", "CI", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "Op", ")", ";", "CI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering94", "Func": "LowerToBSwap", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6040, "Length": 61, "Cover_Rate": 0.3388888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "MBB", ";", "return", "MBB", "!=", "MF", "->", "end", "(", ")", "&&", "MBB", "->", "begin", "(", ")", "!=", "MBB", "->", "end", "(", ")", "&&", "&", "*", "MBB", "->", "begin", "(", ")", "==", "CPEMI", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass60", "Func": "jumpTableFollowsTB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6041, "Length": 35, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "CallConv", "==", "CallingConv", "::", "Cold", ")", "?", "RetCC_<ISA_LIT>_Cold", ":", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "RealResIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "RealResIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "RealResIdx", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";"], "ground_truth": ["break", ";"], "File": "PPCISelLowering100", "Func": "LowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6042, "Length": 201, "Cover_Rate": 0.366120218579235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "dumpInstRec", "(", "Value", "*", "v", ")", "{", "std", "::", "set", "<", "Instruction", "*", ">", "visited", ";", "dumpInstRec", "(", "v", ",", "&", "visited", ")", ";"], "ground_truth": ["}"], "File": "NVPTXUtilities", "Func": "dumpInstRec", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6043, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_checking_assert", "(", "CONST_INT_P", "(", "source", ")", ")", ";", "c", "=", "INTVAL", "(", "source", ")", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "source", ")", ")", ";", "return", "true", ";", "case", "SImode", ":", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "dest", ":", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "c", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "gen_rtx_IOR", "(", "SImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "c", "&", "<NUM_LIT>", ")", ")", ")", ")", ";", "break", ";", "case", "DImode", ":", "if", "(", "!", "TARGET_POWERPC64", ")", "{", "rtx", "hi", ",", "lo", ";", "hi", "=", "operand_subword_force", "(", "copy_rtx", "(", "dest", ")", ",", "WORDS_BIG_ENDIAN", "==", "<NUM_LIT>", ",", "DImode", ")", ";", "lo", "=", "operand_subword_force", "(", "dest", ",", "WORDS_BIG_ENDIAN", "!=", "<NUM_LIT>", ",", "DImode", ")", ";", "emit_move_insn", "(", "hi", ",", "GEN_INT", "(", "c", ">>", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["c", "=", "(", "(", "c", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";"], "File": "rs60004", "Func": "rs6000_emit_set_const", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6044, "Length": 180, "Cover_Rate": 0.6474820143884892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeSImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "N", ">", "(", "Imm", ")", "<<", "S", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "LoongArchDisassembler", "Func": "decodeSImmOperand", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6045, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "exception_section", "=", "get_unnamed_section", "(", "<NUM_LIT>", ",", "output_section_asm_op", ",", "<STR_LIT>", ")", ";", "if", "(", "target_pure_code", ")", "text_section", "->", "unnamed", ".", "data", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_asm_init_sections", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6046, "Length": 24, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FMA3Group", ".", "isKMasked", "(", ")", ")", "{", "KMaskOp", "=", "<NUM_LIT>", ";", "if", "(", "FMA3Group", ".", "isKMergeMasked", "(", ")", ")", "FirstCommutableVecOp", "=", "<NUM_LIT>", ";", "LastCommutableVecOp", "++", ";", "}", "if", "(", "isMem", "(", "MI", ",", "LastCommutableVecOp", ")", ")", "LastCommutableVecOp", "--", ";", "if", "(", "SrcOpIdx1", "!=", "CommuteAnyOperandIndex", "&&", "(", "SrcOpIdx1", "<", "FirstCommutableVecOp", "||", "SrcOpIdx1", ">", "LastCommutableVecOp", "||", "SrcOpIdx1", "==", "KMaskOp", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "SrcOpIdx2", "!=", "CommuteAnyOperandIndex", "&&", "(", "SrcOpIdx2", "<", "FirstCommutableVecOp", "||", "SrcOpIdx2", ">", "LastCommutableVecOp", "||", "SrcOpIdx2", "==", "KMaskOp", ")", ")", "return", "false", ";"], "File": "X86InstrInfo121", "Func": "findFMA3CommutedOpIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6047, "Length": 87, "Cover_Rate": 0.3283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCInstrAnalysis", "::", "isUnconditionalBranch", "(", "Inst", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc", "Func": "isUnconditionalBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6048, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "true", ")", ";"], "File": "TOYMCCodeEmitter", "Func": "createTOYMCCodeEmitter", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6049, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "SmallSetVector", "<", "Function", "*", ",", "<NUM_LIT>", ">", "Functions", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "getFunctionList", "(", ")", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "for", "(", "User", "*", "U", ":", "F", ".", "users", "(", ")", ")", "Functions", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "U", ")", "->", "getFunction", "(", ")", ")", ";", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "SVEIntrinsicOpts11", "Func": "runOnModule", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6050, "Length": 93, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CheckCPSRDef", "=", "true", ";", "case", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "Bytes", "==", "<NUM_LIT>", "||", "(", "Limit", "&&", "Bytes", ">=", "Limit", ")", ")", "return", "false", ";", "unsigned", "Scale", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";"], "ground_truth": ["return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI", ")", ":", "true", ";"], "File": "ARMLoadStoreOptimizer99", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6051, "Length": 132, "Cover_Rate": 0.6804123711340206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "int", "MinCSFI", "=", "<NUM_LIT>", ";", "int", "MaxCSFI", "=", "-", "<NUM_LIT>", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "bool", "EhDataRegFI", "=", "<ISA_LIT>FI", "->", "isEhDataRegFI", "(", "FrameIndex", ")", ";", "unsigned", "FrameReg", ";", "if", "(", "(", "FrameIndex", ">=", "MinCSFI", "&&", "FrameIndex", "<=", "MaxCSFI", ")", "||", "EhDataRegFI", ")", "FrameReg", "=", "isN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "bool", "IsKill", "=", "false", ";", "int64_t", "Offset", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", ")", "{", "unsigned", "OffsetBitSize", "=", "getLoadStoreOffsetSizeInBits", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "OffsetAlign", "=", "getLoadStoreOffsetAlign", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "OffsetBitSize", "<", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "isIntN", "(", "OffsetBitSize", ",", "Offset", ")", "||", "OffsetToAlignment", "(", "Offset", ",", "OffsetAlign", ")", "!=", "<NUM_LIT>", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "ADDiu", "=", "isN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isN64", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "<ISA_LIT>SEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>SEInstrInfo", "*", ">", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "ADDiu", ")", ",", "Reg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "Offset", ")", ";", "FrameReg", "=", "Reg", ";", "Offset", "=", "<NUM_LIT>", ";", "IsKill", "=", "true", ";", "}", "else", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";"], "File": "MipsSERegisterInfo6", "Func": "eliminateFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6052, "Length": 382, "Cover_Rate": 0.5849923430321593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "MaskReg", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "OldValReg", ")", ".", "addReg", "(", "ScratchReg", ")", ";"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "insertMaskedMerge", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6053, "Length": 52, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nargs", "=", "gimple_call_num_args", "(", "stmt", ")", ";", "tree", "*", "args", "=", "(", "nargs", ">", "<NUM_LIT>", "?", "gimple_call_arg_ptr", "(", "stmt", ",", "<NUM_LIT>", ")", ":", "&", "error_mark_node", ")", ";", "switch", "(", "fcode", ")", "{", "BUILTIN_VALL", "(", "UNOP", ",", "reduc_plus_scal_", ",", "<NUM_LIT>", ")", "new_stmt", "=", "gimple_build_assign", "(", "gimple_call_lhs", "(", "stmt", ")", ",", "REDUC_PLUS_EXPR", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "BUILTIN_VDQIF", "(", "UNOP", ",", "reduc_smax_scal_", ",", "<NUM_LIT>", ")", "BUILTIN_VDQ_BHSI", "(", "UNOPU", ",", "reduc_umax_scal_", ",", "<NUM_LIT>", ")", "new_stmt", "=", "gimple_build_assign", "(", "gimple_call_lhs", "(", "stmt", ")", ",", "REDUC_MAX_EXPR", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "BUILTIN_VDQIF", "(", "UNOP", ",", "reduc_smin_scal_", ",", "<NUM_LIT>", ")", "BUILTIN_VDQ_BHSI", "(", "UNOPU", ",", "reduc_umin_scal_", ",", "<NUM_LIT>", ")", "new_stmt", "=", "gimple_build_assign", "(", "gimple_call_lhs", "(", "stmt", ")", ",", "REDUC_MIN_EXPR", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "if", "(", "new_stmt", ")", "{", "gsi_replace", "(", "gsi", ",", "new_stmt", ",", "true", ")", ";"], "ground_truth": ["changed", "=", "true", ";"], "File": "aarch64-builtins2", "Func": "aarch64_gimple_fold_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6054, "Length": 155, "Cover_Rate": 0.695067264573991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_dup_p8", "(", "const", "poly8_t", "*", "__a", ")", "{"], "ground_truth": ["return", "vdupq_n_p8", "(", "*", "__a", ")", ";"], "File": "arm", "Func": "neon2_vld1q_dup_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6055, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg", "=", "force_reg", "(", "Pmode", ",", "addr", ")", ";", "ok_label", "=", "gen_label_rtx", "(", ")", ";", "andop", "=", "gen_rtx_AND", "(", "Pmode", ",", "reg", ",", "GEN_INT", "(", "natural_alignment", "-", "<NUM_LIT>", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "force_reg", "(", "SImode", ",", "andop", ")", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "Pmode", ",", "<NUM_LIT>", ",", "ok_label", ")", ";", "jmp", "=", "get_last_insn", "(", ")", ";", "gcc_assert", "(", "JUMP_P", "(", "jmp", ")", ")", ";"], "ground_truth": ["predict_insn_def", "(", "jmp", ",", "PRED_NORETURN", ",", "TAKEN", ")", ";"], "File": "cris", "Func": "cris_emit_trap_for_misalignment", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6056, "Length": 76, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "::", "~", "<ISA_LIT>DAGToDAGISel", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "~AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6057, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "case", "'r'", ":"], "ground_truth": ["break", ";"], "File": "MandarinAsmPrinter", "Func": "PrintAsmOperand", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6058, "Length": 43, "Cover_Rate": 0.4574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "emitLogicalOp", "(", "unsigned", "ISDOpc", ",", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ")", "{", "if", "(", "isa", "<", "ConstantInt", ">", "(", "LHS", ")", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "LHS", "->", "hasOneUse", "(", ")", "&&", "isValueAvailable", "(", "LHS", ")", ")", "if", "(", "isMulPowOf2", "(", "LHS", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "LHS", "->", "hasOneUse", "(", ")", "&&", "isValueAvailable", "(", "LHS", ")", ")", "if", "(", "const", "auto", "*", "SI", "=", "dyn_cast", "<", "ShlOperator", ">", "(", "LHS", ")", ")", "if", "(", "isa", "<", "ConstantInt", ">", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "if", "(", "!", "LHSReg", ")", "return", "<NUM_LIT>", ";", "bool", "LHSIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "{", "uint64_t", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "ResultReg", "=", "emitLogicalOp_ri", "(", "ISDOpc", ",", "RetVT", ",", "LHSReg", ",", "LHSIsKill", ",", "Imm", ")", ";", "}", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "RHS", "->", "hasOneUse", "(", ")", "&&", "isValueAvailable", "(", "RHS", ")", ")", "if", "(", "isMulPowOf2", "(", "RHS", ")", ")", "{", "const", "Value", "*", "MulLHS", "=", "cast", "<", "MulOperator", ">", "(", "RHS", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "MulRHS", "=", "cast", "<", "MulOperator", ">", "(", "RHS", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MulLHS", ")", ")", "if", "(", "C", "->", "getValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "std", "::", "swap", "(", "MulLHS", ",", "MulRHS", ")", ";", "assert", "(", "isa", "<", "ConstantInt", ">", "(", "MulRHS", ")", "&&", "<STR_LIT>", ")", ";", "uint64_t", "ShiftVal", "=", "cast", "<", "ConstantInt", ">", "(", "MulRHS", ")", "->", "getValue", "(", ")", ".", "logBase2", "(", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "MulLHS", ")", ";", "if", "(", "!", "RHSReg", ")", "return", "<NUM_LIT>", ";", "bool", "RHSIsKill", "=", "hasTrivialKill", "(", "MulLHS", ")", ";", "return", "emitLogicalOp_rs", "(", "ISDOpc", ",", "RetVT", ",", "LHSReg", ",", "LHSIsKill", ",", "RHSReg", ",", "RHSIsKill", ",", "ShiftVal", ")", ";", "}", "if", "(", "RHS", "->", "hasOneUse", "(", ")", "&&", "isValueAvailable", "(", "RHS", ")", ")", "if", "(", "const", "auto", "*", "SI", "=", "dyn_cast", "<", "ShlOperator", ">", "(", "RHS", ")", ")", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ShiftVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RHSReg", ")", "return", "<NUM_LIT>", ";", "bool", "RHSIsKill", "=", "hasTrivialKill", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "emitLogicalOp_rs", "(", "ISDOpc", ",", "RetVT", ",", "LHSReg", ",", "LHSIsKill", ",", "RHSReg", ",", "RHSIsKill", ",", "ShiftVal", ")", ";"], "ground_truth": ["}"], "File": "AArch64FastISel22", "Func": "emitLogicalOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6059, "Length": 487, "Cover_Rate": 0.8171140939597316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "Ret", "=", "(", "CallConv", "==", "llvm", "::", "CallingConv", "::", "MBLAZE_INTR", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "Reg", "=", "(", "CallConv", "==", "llvm", "::", "CallingConv", "::", "MBLAZE_INTR", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MBlazeISelLowering14", "Func": "LowerReturn", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6060, "Length": 110, "Cover_Rate": 0.3283582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "hasReplacement", "(", "FI", ")", ")", "FI", "=", "<ISA_LIT>FI", "->", "getReplacement", "(", "FI", ")", ";", "return", "TargetFrameLowering", "::", "getFrameIndexOffset", "(", "MF", ",", "FI", ")", ";"], "ground_truth": ["}"], "File": "MBlazeFrameLowering", "Func": "getFrameIndexOffset", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6061, "Length": 43, "Cover_Rate": 0.7413793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Zero", ",", "Zero", ",", "LHS", ",", "RHS", ")", ";"], "File": "XCoreISelLowering (2)1", "Func": "LowerSMUL_LOHI", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6062, "Length": 53, "Cover_Rate": 0.35333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVALUTransUseHazard", "(", ")", "const", "{"], "ground_truth": ["return", "getGeneration", "(", ")", ">=", "GFX11", ";"], "File": "GCNSubtarget7", "Func": "hasVALUTransUseHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6063, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressSanitizer", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "<ISA_LIT>AsmInstrumentation", "(", "STI", ")", ",", "RepPrefix", "(", "false", ")", ",", "OrigSPOffset", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation", "Func": "X86AddressSanitizer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6064, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "c", ">=", "'0'", "&&", "c", "<=", "'9'", ";"], "ground_truth": ["}"], "File": "gen-avr-mmcu-texi", "Func": "digit", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6065, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "ground_truth": ["}"], "File": "MOSTargetMachine", "Func": "addPreEmitPass", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6066, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMSA128WAsm", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "Kind_MSA128WRegs", ";"], "File": "MipsAsmParser29", "Func": "isMSA128WAsm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6067, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Personality", "=", "Per", ";", "UnwindOpAsm", ".", "setPersonality", "(", "Per", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer3", "Func": "EmitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6068, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsCodeEmitter", "Func": "getSizeExtEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6069, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "selectLEAAddr", "(", "N", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ")", "return", "false", ";", "RegisterSDNode", "*", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Base", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", ")", "{", "SDValue", "ImplDef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "Base", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ImplDef", ",", "Base", ")", ";", "}", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Index", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Index", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "{"], "File": "X86ISelDAGToDAG1", "Func": "selectLEA64_32Addr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6070, "Length": 149, "Cover_Rate": 0.5687022900763359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "inprec", "<=", "<NUM_LIT>", "&&", "outprec", "<=", "inprec", ";"], "ground_truth": ["}"], "File": "spu3", "Func": "spu_truly_noop_truncation", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6071, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "unsigned", "short", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__A", ")", ";"], "ground_truth": ["__b", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__B", ")", ";"], "File": "xmmintrin2", "Func": "_mm_avg_pu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6072, "Length": 33, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "<ISA_LIT>LateBranchLoweringPassID", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "<ISA_LIT>PreEmitPeepholeID", ")", ";"], "ground_truth": ["addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "File": "AMDGPUTargetMachine1", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6073, "Length": 28, "Cover_Rate": 0.35443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isThumb", "(", ")", "&&", "hasThumb2", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "isThumb2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6074, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSubtargetInfo", "&", "STI", "=", "*", "getGlobalSTI", "(", ")", ";", "if", "(", "(", "<STR_LIT>", "(", "STI", ")", "||", "<STR_LIT>", "(", "STI", ")", ")", "&&", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter41", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6075, "Length": 78, "Cover_Rate": 0.7289719626168224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "cr", "=", "gen_reg_rtx", "(", "cmpmode", ")", ";", "rtx", "label_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "true_label", ")", ";", "if", "(", "a", "!=", "NULL_RTX", ")", "emit_move_insn", "(", "cr", ",", "gen_rtx_COMPARE", "(", "cmpmode", ",", "a", ",", "b", ")", ")", ";", "rtx", "cmp_rtx", "=", "gen_rtx_fmt_ee", "(", "comparison", ",", "VOIDmode", ",", "cr", ",", "const0_rtx", ")", ";"], "ground_truth": ["rtx", "ifelse", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cmp_rtx", ",", "label_ref", ",", "pc_rtx", ")", ";"], "File": "rs6000-string", "Func": "do_ifelse", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6076, "Length": 66, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "(", "MID", ".", "mayLoad", "(", ")", "||", "MID", ".", "mayStore", "(", ")", ")", ")", "{", "if", "(", "!", "hasRepForm", "(", "MI", ",", "tfrDefR", ")", ")", "{", "KeepTfr", "=", "true", ";", "continue", ";", "}", "SizeInc", "++", ";", "CanBeReplaced", "=", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "NodeList", "AddaslUseList", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "getAllRealUses", "(", "SN", ",", "AddaslUseList", ")", ";", "if", "(", "allValidCandidates", "(", "SN", ",", "AddaslUseList", ")", "&&", "canRemoveAddasl", "(", "SN", ",", "MI", ",", "AddaslUseList", ")", ")", "{", "SizeInc", "+=", "AddaslUseList", ".", "size", "(", ")", ";", "SizeInc", "-=", "<NUM_LIT>", ";", "CanBeReplaced", "=", "true", ";", "}", "else", "SizeInc", "++", ";", "}", "else", "KeepTfr", "=", "true", ";", "InstrEvalResult", "[", "MI", "]", "=", "CanBeReplaced", ";", "HasRepInstr", "|=", "CanBeReplaced", ";", "}", "if", "(", "!", "KeepTfr", ")", "SizeInc", "-=", "<NUM_LIT>", ";", "return", "HasRepInstr", ";"], "ground_truth": ["}"], "File": "HexagonOptAddrMode24", "Func": "analyzeUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6077, "Length": 161, "Cover_Rate": 0.5919117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Val", "=", "~", "Val", ";", "if", "(", "isShiftedMask_32", "(", "Val", ")", ")", "{", "ME", "=", "countLeadingZeros", "(", "Val", ")", "-", "<NUM_LIT>", ";", "MB", "=", "countLeadingZeros", "(", "(", "Val", "-", "<NUM_LIT>", ")", "^", "Val", ")", "+", "<NUM_LIT>", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "PPCMCTargetDesc1", "Func": "isRunOfOnes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6078, "Length": 48, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasAES", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "hasAES", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6079, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "<STR_LIT>", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FPToSI", "}", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FPToUI", "}", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "SIToFP", "}", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "UIToFP", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FAdd", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FAdd", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FAdd", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FMul", ",", "FTZ_Any", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FMul", ",", "FTZ_MustBeOff", "}", ";", "case", "<STR_LIT>", ":", "return", "{", "Instruction", "::", "FMul", ",", "FTZ_MustBeOn", "}", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "{", "Instruction", "::", "FDiv", ",", "FTZ_Any", "}", ";"], "File": "NVPTXTargetTransformInfo14", "Func": "simplifyNvvmIntrinsic", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6080, "Length": 370, "Cover_Rate": 0.3294746215494212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot90_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "__builtin_mve_vcaddq_rot90_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6081, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LowerAMXIntrinsicsLegacyPassPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86LowerAMXIntrinsics", "Func": "X86LowerAMXIntrinsicsLegacyPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6082, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psradi512_mask", "(", "(", "__v16si", ")", "__A", ",", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_srai_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6083, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FoundAllComponents", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "else", "if", "(", "!", "(", "Start", "&&", "Dec", "&&", "End", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6084, "Length": 32, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>beTargetMachine", "::", "<ISA_LIT>beTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "JIT", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetMachine (2)3", "Func": "AArch64beTargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6085, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegNumber", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "(", "unsigned", ")", "Imm", ".", "Val", ";"], "File": "PPCAsmParser (2)1", "Func": "getReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6086, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGFNI", "(", ")", "const", "{", "return", "HasGFNI", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasGFNI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6087, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "target", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addReg", "(", "regY", ")", ";"], "File": "Mips16ISelLowering", "Func": "emitFEXT_T8I816_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6088, "Length": 46, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>_64Relocator", "::", "getName", "(", "Relocation", "::", "Type", "pType", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>_64ApplyFunctions", "[", "pType", "]", ".", "name", ";"], "File": "X86Relocator", "Func": "getName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6089, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitConstant", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "emitByte", "(", "Val", "&", "<NUM_LIT>", ",", "OS", ")", ";"], "ground_truth": ["Val", ">>=", "<NUM_LIT>", ";"], "File": "CJGMCCodeEmitter", "Func": "emitConstant", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6090, "Length": 43, "Cover_Rate": 0.9555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "expandLoadLocalAddress", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "MachineBasicBlock", "::", "iterator", "&", "NextMBBI", ")", "{"], "ground_truth": ["return", "expandAuipcInstPair", "(", "MBB", ",", "MBBI", ",", "NextMBBI", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "RISCVExpandPseudoInsts", "Func": "expandLoadLocalAddress", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6091, "Length": 35, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXSubtarget", "Func": "getRegisterInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6092, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setBase", "(", "int", "Value", ")", "{", "assert", "(", "!", "hasBase", "(", ")", ")", ";", "Base", "=", "Value", ";"], "ground_truth": ["}"], "File": "M68kCollapseMOVEMPass", "Func": "setBase", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6093, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__A", "=", "_mm512_maskz_mov_epi64", "(", "__U", ",", "__A", ")", ";"], "ground_truth": ["__MM512_REDUCE_OP", "(", "+", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_reduce_add_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6094, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "idp", ";", "rtx", "rtlname", ",", "newrtl", ";", "rtx", "symref", ";", "rtlname", "=", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "rtlname", ")", "==", "MEM", ")", "rtlname", "=", "XEXP", "(", "rtlname", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "rtlname", ")", "==", "SYMBOL_REF", ")", ";", "oldname", "=", "XSTR", "(", "rtlname", ",", "<NUM_LIT>", ")", ";", "if", "(", "i386_pe_dllexport_name_p", "(", "oldname", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "decl", ")", ")", ")", ";", "return", ";", "}", "else", "if", "(", "i386_pe_dllimport_name_p", "(", "oldname", ")", ")", "{", "gcc_assert", "(", "DECL_EXTERNAL", "(", "decl", ")", "&&", "TREE_PUBLIC", "(", "decl", ")", "&&", "DECL_DLLIMPORT_P", "(", "decl", ")", ")", ";", "return", ";", "}"], "ground_truth": ["newname", "=", "alloca", "(", "strlen", "(", "DLL_IMPORT_PREFIX", ")", "+", "strlen", "(", "oldname", ")", "+", "<NUM_LIT>", ")", ";"], "File": "winnt3", "Func": "i386_pe_mark_dllimport", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6095, "Length": 131, "Cover_Rate": 0.6121495327102804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_sew", "=", "sew", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "set_sew", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6096, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "RelocM", "!=", "Reloc", "::", "Static", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "<NUM_LIT>", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering152", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6097, "Length": 372, "Cover_Rate": 0.7931769722814499, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "NumElems", "/", "<NUM_LIT>", ",", "j", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ",", "++", "j", ")", "if", "(", "!", "isUndefOrEqual", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "j", ")", "||", "SVOp", "->", "getMaskElt", "(", "j", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering114", "Func": "isShuffleLow128VectorInsertHigh", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6098, "Length": 53, "Cover_Rate": 0.6463414634146342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "setRegBank", "(", "Tmp", ",", "RegBank", ")", ";", "MachineInstr", "&", "InsertInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "G_INSERT", ")", ",", "Tmp", ")", ".", "addReg", "(", "DefReg", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "(", "Idx", "-", "<NUM_LIT>", ")", "*", "SrcSize", ")", ";", "DefReg", "=", "Tmp", ";", "if", "(", "!", "select", "(", "InsertInst", ",", "CoverageInfo", ")", ")", "return", "false", ";", "}"], "ground_truth": ["MachineInstr", "&", "CopyInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "DefReg", ")", ";"], "File": "X86InstructionSelector11", "Func": "selectMergeValues", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6099, "Length": 130, "Cover_Rate": 0.37681159420289856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget102", "Func": "hasBCNT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6100, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmplt_epi8_mask", "(", "__mmask8", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpb256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm256_mask_cmplt_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6101, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Types", ".", "push_back", "(", "v4i32", ")", ";", "NeedToReplace", "=", "true", ";", "Name", "=", "Name", "+", "<STR_LIT>", ";", "}", "else", "if", "(", "Arg", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", "==", "Type", "::", "getInt32Ty", "(", "I", ".", "getContext", "(", ")", ")", ")", "{", "Type", "*", "ElementTy", "=", "Arg", "->", "getType", "(", ")", "->", "getVectorElementType", "(", ")", ";", "std", "::", "string", "TypeName", "=", "<STR_LIT>", ";", "InsertElementInst", "*", "Def", "=", "cast", "<", "InsertElementInst", ">", "(", "Arg", ")", ";", "Args", ".", "push_back", "(", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Types", ".", "push_back", "(", "ElementTy", ")", ";"], "File": "SITypeRewriter10", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6102, "Length": 117, "Cover_Rate": 0.30310880829015546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'q'", ":", "case", "'v'", ":", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "return", "C_Register", ";"], "ground_truth": ["break", ";"], "File": "HexagonISelLowering (2)", "Func": "getConstraintType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6103, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>65816GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "File": "WDC65816Subtarget", "Func": "WDC65816Subtarget", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6104, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>32I", ";"], "ground_truth": ["}"], "File": "Cpu0Subtarget", "Func": "isCpu032I", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6105, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "isMemImm", "(", ")", "||", "isMemRegImm", "(", ")", "||", "isMemRegReg", "(", ")", ";"], "ground_truth": ["}"], "File": "DLXAsmParser", "Func": "isMem", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6106, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src", "=", "gen_rtx_UNSPEC", "(", "d", "->", "vmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "d", "->", "op0", ")", ",", "UNSPEC_REV", ")", ";", "emit_set_insn", "(", "d", "->", "target", ",", "src", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "aarch645", "Func": "aarch64_evpc_rev_global", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6107, "Length": 33, "Cover_Rate": 0.3173076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "buildPrologSpill", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ",", "const", "<ISA_LIT>MachineFunctionInfo", "&", "FuncInfo", ",", "LivePhysRegs", "&", "LiveRegs", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "SpillReg", ",", "int", "FI", ")", "{", "unsigned", "Opc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "ground_truth": ["LiveRegs", ".", "addReg", "(", "SpillReg", ")", ";"], "File": "SIFrameLowering12", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6108, "Length": 119, "Cover_Rate": 0.7212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VecVT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "MVT", "ExtVT", "=", "(", "VecVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ",", "Vec", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ".", "getVectorElementType", "(", ")", ",", "Ext", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Elt", ")", ";", "}"], "ground_truth": ["unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering236", "Func": "ExtractBitFromMaskVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6109, "Length": 134, "Cover_Rate": 0.35638297872340424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InsertPt", "!=", "MBB", ".", "end", "(", ")", ")", "{", "DL", "=", "InsertPt", "->", "getDebugLoc", "(", ")", ";", "}", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "StackSize", ")", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "OffsetReg", ")", ";"], "File": "WebAssemblyFrameLowering1", "Func": "emitEpilogue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6110, "Length": 82, "Cover_Rate": 0.30943396226415093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVTargetStreamer (2)", "Func": "emitDirectiveOptionRelax", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6111, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GlobalMerge", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "ARMGlobalMerge2", "Func": "runOnFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6112, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "uint32_t", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "emitConstant", "(", "Binary", ",", "Desc", ".", "getSize", "(", ")", ",", "OS", ")", ";", "++", "MCNumEmitted", ";"], "ground_truth": ["}"], "File": "SHUXIMCCodeEmitter", "Func": "encodeInstruction", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6113, "Length": 36, "Cover_Rate": 0.3956043956043956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "BaseAddr", ".", "getReg", "(", ")", ")", ";", "unsigned", "OffsetVal", "=", "Offset", ".", "getImm", "(", ")", ";", "if", "(", "OffsetVal", ")", "{", "O", "<<", "<STR_LIT>", "<<", "Offset", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "SHUXIInstPrinter", "Func": "printMemSrcOperand", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6114, "Length": 51, "Cover_Rate": 0.51, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "<STR_LIT>", "(", "const", "Triple", "&", "TT", ")", "{", "std", "::", "string", "FS", ";", "FS", "=", "<STR_LIT>", ";", "return", "FS", ";"], "ground_truth": ["}"], "File": "Z80oldMCTargetDesc", "Func": "ParseZ80oldTriple", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6115, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_epi16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pminsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_min_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6116, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "EarlierMI", "=", "MF", ".", "CloneMachineInstr", "(", "&", "*", "MI", ")", ";", "MBB", "->", "insert", "(", "MI", ",", "EarlierMI", ")", ";", "MachineOperand", "&", "HighRegOp", "=", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "LowRegOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "HighRegOp", ".", "setReg", "(", "RI", ".", "getSubReg", "(", "HighRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "LowRegOp", ".", "setReg", "(", "RI", ".", "getSubReg", "(", "LowRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "MachineOperand", "&", "HighOffsetOp", "=", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "LowOffsetOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "LowOffsetOp", ".", "setImm", "(", "LowOffsetOp", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ")", ";", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";"], "ground_truth": ["unsigned", "HighOpcode", "=", "getOpcodeForOffset", "(", "NewOpcode", ",", "HighOffsetOp", ".", "getImm", "(", ")", ")", ";"], "File": "SystemZInstrInfo18", "Func": "splitMove", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6117, "Length": 153, "Cover_Rate": 0.6455696202531646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vqsubuv2di", "(", "(", "int64x2_t", ")", "__a", ",", "(", "int64x2_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqsubq_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6118, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "indirect_thunk_prefix", "indirect_thunk_need_prefix", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "indirect_thunk_prefix", "need_prefix", ";", "if", "(", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "==", "indirect_branch_thunk_extern", ")", "&&", "ix86_notrack_prefixed_insn_p", "(", "insn", ")", ")", "{", "need_prefix", "=", "indirect_thunk_prefix_nt", ";", "}", "else", "need_prefix", "=", "indirect_thunk_prefix_none", ";", "return", "need_prefix", ";"], "ground_truth": ["}"], "File": "i386", "Func": "indirect_thunk_need_prefix", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6119, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "{", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "InVT", ".", "getVectorNumElements", "(", ")", "!=", "NumElts", ")", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "In", ")", ";", "unsigned", "ExtOpc", "=", "Opc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "ExtOpc", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", ")", "{", "assert", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "HalfVT", "=", "VT", ".", "getHalfNumVectorElementsVT", "(", ")", ";", "int", "HalfNumElts", "=", "HalfVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumSrcElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "HiMask", "(", "NumSrcElts", ",", "SM_SentinelUndef", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "HalfNumElts", ";", "++", "i", ")", "HiMask", "[", "i", "]", "=", "HalfNumElts", "+", "i", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "In", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "InVT", ")", ",", "HiMask", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "HalfVT", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "assert", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "InVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Curr", "=", "In", ";", "SDValue", "SignExt", "=", "Curr", ";"], "ground_truth": ["if", "(", "InVT", "!=", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering151", "Func": "LowerEXTEND_VECTOR_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6120, "Length": 274, "Cover_Rate": 0.3370233702337023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MRI", "(", "mri", ")", ",", "MCII", "(", "mcii", ")", "{"], "ground_truth": ["}"], "File": "R600MCCodeEmitter1", "Func": "R600MCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6121, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getRegSpillOffset", "(", "MF", ",", "Reg", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "StartSPOffset", ">", "Offset", ")", "{", "LowGPR", "=", "Reg", ";", "StartSPOffset", "=", "Offset", ";", "}", "Offset", "-=", "<STR_LIT>", ";", "int", "FrameIdx", "=", "MFFrame", ".", "CreateFixedSpillStackObject", "(", "<NUM_LIT>", ",", "Offset", ")", ";", "CS", ".", "setFrameIdx", "(", "FrameIdx", ")", ";", "}", "else", "CS", ".", "setFrameIdx", "(", "INT32_MAX", ")", ";", "}", "ZFI", "->", "setRestoreGPRRegs", "(", "LowGPR", ",", "HighGPR", ",", "StartSPOffset", ")", ";", "if", "(", "IsVarArg", ")", "{", "unsigned", "FirstGPR", "=", "ZFI", "->", "getVarArgsFirstGPR", "(", ")", ";", "if", "(", "FirstGPR", "<", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "[", "FirstGPR", "]", ";", "int", "Offset", "=", "getRegSpillOffset", "(", "MF", ",", "Reg", ")", ";", "if", "(", "StartSPOffset", ">", "Offset", ")", "{", "LowGPR", "=", "Reg", ";", "StartSPOffset", "=", "Offset", ";", "}", "}", "}", "ZFI", "->", "setSpillGPRRegs", "(", "LowGPR", ",", "HighGPR", ",", "StartSPOffset", ")", ";", "int", "CurrOffset", "=", "-", "<STR_LIT>", ";", "if", "(", "usePackedStack", "(", "MF", ")", ")", "CurrOffset", "+=", "StartSPOffset", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "if", "(", "CS", ".", "getFrameIdx", "(", ")", "!=", "INT32_MAX", ")", "continue", ";"], "ground_truth": ["unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";"], "File": "SystemZFrameLowering32", "Func": "assignCalleeSavedSpillSlots", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6122, "Length": 215, "Cover_Rate": 0.5687830687830688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IterCnt", "++", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "incIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6123, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_permutex2var_epi16", "(", "__m256i", "__A", ",", "__m256i", "__I", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vpermt2varhi256_mask", "(", "(", "__v16hi", ")", "__I", ",", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6124, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "secondReg", "&&", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "cmpOp2", ")", ")", "{", "MachineInstr", "*", "def", "=", "MRI", ".", "getVRegDef", "(", "cmpOp2", ")", ";", "if", "(", "def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "return", "false", ";", "}", "}", "++", "II", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "localII", "=", "II", ";", "localII", "!=", "end", ";", "++", "localII", ")", "{", "if", "(", "!", "commonChecksToProhibitNewValueJump", "(", "optLocation", ",", "localII", ")", ")", "return", "false", ";", "if", "(", "localII", "->", "modifiesRegister", "(", "pReg", ",", "TRI", ")", "||", "localII", "->", "readsRegister", "(", "pReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "localII", "->", "modifiesRegister", "(", "cmpReg1", ",", "TRI", ")", "||", "(", "secondReg", "&&", "localII", "->", "modifiesRegister", "(", "cmpOp2", ",", "TRI", ")", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonNewValueJump2", "Func": "canCompareBeNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6125, "Length": 138, "Cover_Rate": 0.47586206896551725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TTI", "->", "getPrefetchDistance", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "MadeChange", "=", "false", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end", "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";"], "File": "PPCLoopDataPrefetch2", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6126, "Length": 76, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ZExtInst", "*", "ZextOffs", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Offsets", ")", ";", "if", "(", "ZextOffs", ")", "Offsets", "=", "ZextOffs", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "FixedVectorType", "*", "OffsetType", "=", "cast", "<", "FixedVectorType", ">", "(", "Offsets", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "ZextOffs", "||", "cast", "<", "FixedVectorType", ">", "(", "ZextOffs", "->", "getDestTy", "(", ")", ")", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "if", "(", "!", "checkOffsetSize", "(", "Offsets", ",", "OffsetsElemCount", ")", ")", "return", "nullptr", ";", "if", "(", "Ty", "!=", "Offsets", "->", "getType", "(", ")", ")", "{", "if", "(", "(", "Ty", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<", "OffsetType", "->", "getElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", ")", "{"], "ground_truth": ["Offsets", "=", "Builder", ".", "CreateTrunc", "(", "Offsets", ",", "Ty", ")", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "decomposeGEP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6127, "Length": 128, "Cover_Rate": 0.3855421686746988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpshldv_v16si_maskz", "(", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "(", "__v16si", ")", "__D", ",", "(", "__mmask16", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2intrin", "Func": "_mm512_maskz_shldv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6128, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "new_reg", ")", "{", "new_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "and_base", ")", ")", ";", "and_mask", "=", "XEXP", "(", "and_op", ",", "<NUM_LIT>", ")", ";", "}", "rtx", "copy", "=", "gen_rtx_SET", "(", "new_reg", ",", "and_base", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_after", "(", "copy", ",", "and_insn", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "and_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "}", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", "=", "gen_rtx_AND", "(", "GET_MODE", "(", "new_reg", ")", ",", "new_reg", ",", "and_mask", ")", ";"], "ground_truth": ["SET_SRC", "(", "body", ")", "=", "src_reg", ";"], "File": "rs6000-p8swap", "Func": "FOR_EACH_INSN_INFO_USE", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6129, "Length": 89, "Cover_Rate": 0.326007326007326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "findScratchNonCalleeSaveRegister", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "if", "(", "&", "MF", "->", "front", "(", ")", "==", "MBB", ")", "return", "<STR_LIT>", ";", "RegScavenger", "RS", ";", "RS", ".", "enterBasicBlock", "(", "MBB", ")", ";", "if", "(", "!", "RS", ".", "isRegUsed", "(", "<STR_LIT>", ")", ")", "return", "<STR_LIT>", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";"], "File": "AArch64FrameLowering9", "Func": "findScratchNonCalleeSaveRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6130, "Length": 81, "Cover_Rate": 0.42408376963350786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "bool", "_is64Bit", ",", "uint8_t", "OSABI", ",", "bool", "_isN64", ",", "bool", "IsLittleEndian", ")", ":", "MCELFObjectTargetWriter", "(", "_is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_MIPS", ",", "(", "_isN64", ")", "?", "true", ":", "false", ",", "_isN64", ")", "{"], "ground_truth": ["}"], "File": "MipsELFObjectWriter17", "Func": "MipsELFObjectWriter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6131, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "count", "ATTRIBUTE_UNUSED", ";", "machine_mode", "ag_mode", "ATTRIBUTE_UNUSED", ";", "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false", ")", ")", "return", "false", ";", "return", "aapcs_vfp_is_call_or_return_candidate", "(", "pcs_variant", ",", "mode", ",", "type", ",", "&", "ag_mode", ",", "&", "count", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "aapcs_vfp_is_return_candidate", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6132, "Length": 38, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["printAnnotation", "(", "O", ",", "Annot", ")", ";"], "File": "TeeRISCInstPrinter", "Func": "printInst", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6133, "Length": 14, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsVGPR", ")", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["return", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "IsVGPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector25", "Func": "selectG_FRAME_INDEX", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6134, "Length": 40, "Cover_Rate": 0.3252032520325203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "SDValue", "Op0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "ShAmt0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "ShAmt0", ",", "ShAmt1", ")", ";", "std", "::", "swap", "(", "ShMsk0", ",", "ShMsk1", ")", ";", "}", "auto", "GetFunnelShift", "=", "[", "&", "DAG", ",", "&", "DL", ",", "VT", ",", "Opc", ",", "&", "ShiftVT", "]", "(", "SDValue", "Op0", ",", "SDValue", "Op1", ",", "SDValue", "Amt", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ShiftVT", ",", "Amt", ")", ")", ";", "}", ";", "if", "(", "ShAmt1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Mask", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "MaskC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ")", ")", "{", "unsigned", "InnerShift", "=", "(", "<STR_LIT>", "==", "Opc", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "ShAmt1Op0", "=", "ShAmt1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt1Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShAmt1Op0", "=", "ShAmt1Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MaskC", "->", "getSExtValue", "(", ")", "==", "(", "Bits", "-", "<NUM_LIT>", ")", "&&", "(", "ShAmt1Op0", "==", "ShAmt0", "||", "ShAmt1Op0", "==", "ShMsk0", ")", ")", "{", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "InnerShift", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Op1", ".", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", ".", "isOneValue", "(", ")", ")", "{", "return", "GetFunnelShift", "(", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ShAmt0", ")", ";", "}", "if", "(", "InnerShift", "==", "<STR_LIT>", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "return", "GetFunnelShift", "(", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ShAmt0", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "X86ISelLowering130", "Func": "combineOrShiftToFunnelShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6135, "Length": 357, "Cover_Rate": 0.4311594202898551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "getBBSelectRegOut", "(", ")", ",", "TRI", ")", "<<", "<STR_LIT>", ";", "dumpDepth", "(", "depth", ")", ";"], "ground_truth": ["if", "(", "getSucc", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSucc", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";"], "File": "AMDGPUMachineCFGStructurizer3", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6136, "Length": 44, "Cover_Rate": 0.3697478991596639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectImm", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ")", "&&", "SelectImm", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Offset", ")", ";", "}", "if", "(", "SelectImm", "(", "Addr", ",", "Base", ")", ")", "{", "assert", "(", "Addr", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "Addr", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "PTXISelDAGToDAG3", "Func": "SelectADDRii", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6137, "Length": 70, "Cover_Rate": 0.6422018348623854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";", "DebugLoc", "dl", "=", "JT", "->", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ",", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "case", "CodeModel", "::", "Large", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", ")", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering123", "Func": "LowerJumpTable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6138, "Length": 179, "Cover_Rate": 0.8564593301435407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo17", "Func": "canFoldMemoryOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6139, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "const", "User", "*", ",", "<NUM_LIT>", ">", "Stack", "(", "GV", "->", "users", "(", ")", ")", ";", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["const", "User", "*", "U", "=", "Stack", ".", "pop_back_val", "(", ")", ";"], "File": "AMDGPULDSUtils", "Func": "hasUserInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6140, "Length": 38, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getSamplerAddressingModeName", "(", "SamplerAddressingMode", "e", ")", "{", "switch", "(", "e", ")", "{", "CASE", "(", "SamplerAddressingMode", ",", "None", ")", "CASE", "(", "SamplerAddressingMode", ",", "ClampToEdge", ")", "CASE", "(", "SamplerAddressingMode", ",", "Clamp", ")", "CASE", "(", "SamplerAddressingMode", ",", "Repeat", ")", "CASE", "(", "SamplerAddressingMode", ",", "RepeatMirrored", ")", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SPIRVBaseInfo", "Func": "getSamplerAddressingModeName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6141, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrmulhq_m_uv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmulhq_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6142, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "hasSPE", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ".", "hasSPE", "(", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "hasSPE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6143, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitTHREAD_POINTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6144, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TriCoreAsmPrinter", "Func": "getPassName", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6145, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useNEONForFPMovs", "(", ")", "const", "{"], "ground_truth": ["return", "UseNEONForFPMovs", ";"], "File": "ARMSubtarget (2)3", "Func": "useNEONForFPMovs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6146, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "s390_expand_cs_tdsi", "(", "mode", ",", "btarget", ",", "vtarget", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "is_weak", ")", ";", "break", ";", "case", "E_HImode", ":", "case", "E_QImode", ":", "s390_expand_cs_hqi", "(", "mode", ",", "btarget", ",", "vtarget", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "is_weak", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "s390", "Func": "s390_expand_cs", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6147, "Length": 46, "Cover_Rate": 0.5054945054945055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Modifier", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6148, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "assert", "(", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", ";", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "WebAssemblyMCCodeEmitter (2)", "Func": "getMachineOpValue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6149, "Length": 77, "Cover_Rate": 0.719626168224299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "S<ISA_LIT>D", "==", "getSingleThreadOneAddressSpaceS<ISA_LIT>D", "(", ")", "||", "S<ISA_LIT>D", "==", "getWavefrontOneAddressSpaceS<ISA_LIT>D", "(", ")", "||", "S<ISA_LIT>D", "==", "getWorkgroupOneAddressSpaceS<ISA_LIT>D", "(", ")", "||", "S<ISA_LIT>D", "==", "getAgentOneAddressSpaceS<ISA_LIT>D", "(", ")", "||", "S<ISA_LIT>D", "==", "getSystemOneAddressSpaceS<ISA_LIT>D", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo3", "Func": "isOneAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6150, "Length": 32, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCLowerPrePass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyMCLowerPrePass", "Func": "WebAssemblyMCLowerPrePass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6151, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "mci", ";", "mci", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "AddFunctionStartAddressMetadata", "(", ")", ";", "EmitMCInstruction", "(", "mci", ")", ";"], "ground_truth": ["}"], "File": "TGSIAsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6152, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Broadcast", "=", "lowerShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK256", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "if", "(", "SDValue", "V", "=", "lowerShuffleAsLanePermuteAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "lowerShuffleAsLanePermuteAndShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "return", "lowerV8I16GeneralSingleInputShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}"], "ground_truth": ["if", "(", "SDValue", "PSHUFB", "=", "lowerShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";"], "File": "X86ISelLowering232", "Func": "lowerV16I16Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6153, "Length": 328, "Cover_Rate": 0.563573883161512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Done", "=", "rewrite<ISA_LIT>FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Done", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo25", "Func": "resolveFrameIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6154, "Length": 62, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "print", "(", "dbgs", "(", ")", ",", "ValueMap", ",", "<STR_LIT>", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "print", "(", "dbgs", "(", ")", ",", "MetadataMap", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "'\\n'", ";"], "File": "DXILValueEnumerator", "Func": "dump", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6155, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_AVX512F", ")", "return", "NULL_TREE", ";", "if", "(", "(", "TREE_CODE", "(", "index_type", ")", "!=", "INTEGER_TYPE", "&&", "!", "POINTER_TYPE_P", "(", "index_type", ")", ")", "||", "(", "TYPE_MODE", "(", "index_type", ")", "!=", "SImode", "&&", "TYPE_MODE", "(", "index_type", ")", "!=", "DImode", ")", ")", "return", "NULL_TREE", ";", "if", "(", "TYPE_PRECISION", "(", "index_type", ")", ">", "POINTER_SIZE", ")", "return", "NULL_TREE", ";", "if", "(", "TYPE_PRECISION", "(", "index_type", ")", "<", "POINTER_SIZE", "&&", "TYPE_UNSIGNED", "(", "index_type", ")", ")", "return", "NULL_TREE", ";", "if", "(", "scale", "<=", "<NUM_LIT>", "||", "scale", ">", "<NUM_LIT>", "||", "(", "scale", "&", "(", "scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "NULL_TREE", ";", "si", "=", "TYPE_MODE", "(", "index_type", ")", "==", "SImode", ";", "switch", "(", "TYPE_MODE", "(", "vectype", ")", ")", "{", "case", "E_V8DFmode", ":", "code", "=", "si", "?", "IX86_BUILTIN_SCATTERALTSIV8DF", ":", "IX86_BUILTIN_SCATTERDIV8DF", ";"], "ground_truth": ["break", ";"], "File": "i3867", "Func": "ix86_vectorize_builtin_scatter", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6156, "Length": 128, "Cover_Rate": 0.6368159203980099, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_cvttss_si32", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cvtt_ss2si", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6157, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARCFrameLowering", "Func": "determineCalleeSaves", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6158, "Length": 55, "Cover_Rate": 0.9649122807017544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", "?", "CSR_Interrupts_SaveList", ":", "CSR_Normal_SaveList", ";"], "File": "AVRRegisterInfo10", "Func": "getCalleeSavedRegs", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6159, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>DelJmpPass", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", "{"], "ground_truth": ["return", "new", "DelJmp", "(", "tm", ")", ";"], "File": "Cpu0DelUselessJMP", "Func": "createCpu0DelJmpPass", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6160, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_itanium_class", "dep_class", ";", "enum", "attr_itanium_class", "insn_class", ";", "insn_class", "=", "ia64_safe_itanium_class", "(", "insn", ")", ";", "dep_class", "=", "ia64_safe_itanium_class", "(", "dep_insn", ")", ";", "if", "(", "dep_type", "==", "REG_DEP_TRUE", "&&", "(", "dep_class", "==", "ITANIUM_CLASS_ST", "||", "dep_class", "==", "ITANIUM_CLASS_STF", ")", "&&", "(", "insn_class", "==", "ITANIUM_CLASS_BR", "||", "insn_class", "==", "ITANIUM_CLASS_SCALL", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "dw", "==", "MIN_DEP_WEAK", ")", "return", "PARAM_VALUE", "(", "PARAM_SCHED_MEM_TRUE_DEP_COST", ")", ";", "else", "if", "(", "dw", ">", "MIN_DEP_WEAK", ")", "{", "if", "(", "mflag_sched_fp_mem_deps_zero_cost", "&&", "dep_class", "==", "ITANIUM_CLASS_STF", ")", "return", "<NUM_LIT>", ";", "else", "return", "cost", ";", "}"], "ground_truth": ["if", "(", "dep_type", "!=", "REG_DEP_OUTPUT", ")", "return", "cost", ";"], "File": "ia646", "Func": "ia64_adjust_cost", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6161, "Length": 96, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumAttr", ";", "++", "I", ")", "{", "F", ".", "removeFnAttr", "(", "AttributeNames", "[", "I", "]", ")", ";", "if", "(", "NewAttrs", "[", "I", "]", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\t'", "<<", "NewAttrs", "[", "I", "]", "->", "getAsString", "(", ")", "<<", "'\\n'", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "setAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6162, "Length": 53, "Cover_Rate": 0.5145631067961165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "TargetCC", ",", "Flag", ")", ";"], "File": "MandarinISelLowering", "Func": "LowerBR_CC", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6163, "Length": 42, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrhaddq_x", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vrhaddq_x_u32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrhaddq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6164, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printJT2BlockOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6165, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "{", "cerr", "<<", "MO", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6166, "Length": 98, "Cover_Rate": 0.4279475982532751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Iter", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "hasUnoccupiedSlot", "(", "&", "*", "I", ")", ")", "continue", ";", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "if", "(", "!", "DisableDelaySlotFiller", "&&", "(", "TM", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", ")", "{", "if", "(", "searchBackward", "(", "MBB", ",", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "isTerminator", "(", ")", ")", "{"], "ground_truth": ["if", "(", "searchSuccBBs", "(", "MBB", ",", "I", ")", ")", "continue", ";"], "File": "MipsDelaySlotFiller67", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6167, "Length": 91, "Cover_Rate": 0.5260115606936416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "unsigned", "CPI", "=", "Orig", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "PCLabelId", ")", ".", "cloneMemRefs", "(", "Orig", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "reMaterialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6168, "Length": 78, "Cover_Rate": 0.42162162162162165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printFPR", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "File": "CSKYInstPrinter1", "Func": "printFPR", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6169, "Length": 35, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ")", ";"], "File": "J2MCTargetDesc", "Func": "createJ2ObjectTargetStreamer", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6170, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "unsigned", "DReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DReg", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}"], "ground_truth": ["}"], "File": "Mips16FrameLowering29", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6171, "Length": 129, "Cover_Rate": 0.337696335078534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "MMIXSubtarget", "Func": "anchor", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6172, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}", "else", "{", "EarliestI", "=", "std", "::", "prev", "(", "EarliestI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "MBB", ".", "erase", "(", "MI", ")", ";", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsUndef", "(", ")", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "ImpDefReg", "=", "<NUM_LIT>", ";", "}", "}", "}", "MachineInstrBuilder", "MIB", "(", "*", "Merged", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "Merged", ")", ";", "for", "(", "unsigned", "ImpDef", ":", "ImpDefs", ")", "MIB", ".", "addReg", "(", "ImpDef", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "assert", "(", "isi32Store", "(", "Opcode", ")", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isKill", "(", ")", ")", "continue", ";", "if", "(", "KilledRegs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", ")", "MO", ".", "setIsKill", "(", "false", ")", ";", "}", "}", "assert", "(", "ImpDefs", ".", "empty", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Merged", ";"], "File": "ARMLoadStoreOptimizer2", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6173, "Length": 413, "Cover_Rate": 0.5528781793842035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "LT", ":", "libfunc", "=", "op_mode", "==", "DFmode", "?", "ltdf_libfunc", ":", "ltsf_libfunc", ";", "break", ";", "case", "LE", ":", "libfunc", "=", "op_mode", "==", "DFmode", "?", "ledf_libfunc", ":", "lesf_libfunc", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "start_sequence", "(", ")", ";", "cmp", "=", "emit_library_call_value", "(", "libfunc", ",", "<NUM_LIT>", ",", "LCT_CONST", ",", "SImode", ",", "op0", ",", "op_mode", ",", "op1", ",", "op_mode", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_libcall_block", "(", "insns", ",", "cmp", ",", "cmp", ",", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "op0", ",", "op1", ")", ")", ";"], "ground_truth": ["return", "gen_rtx_fmt_ee", "(", "jump_code", ",", "mode", ",", "cmp", ",", "const0_rtx", ")", ";"], "File": "pru", "Func": "pru_expand_fp_compare", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6174, "Length": 106, "Cover_Rate": 0.375886524822695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ParseImmediate", "(", "Operands", ",", "<NUM_LIT>", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "NyuziAsmParser", "Func": "ParseSImm14Value", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6175, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "LaneBitmask", "getUsedRegMask", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "LiveIntervals", "&", "LIS", ")", "{"], "ground_truth": ["assert", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";"], "File": "GCNRegPressure14", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6176, "Length": 46, "Cover_Rate": 0.3458646616541353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAligned", "=", "(", "RI", ".", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "||", "RI", ".", "needsStackRealignment", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";"], "ground_truth": ["DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";"], "File": "X86InstrInfo108", "Func": "loadRegFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6177, "Length": 43, "Cover_Rate": 0.3524590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasFuseAES", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFuseAES", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6178, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "CouldJump", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "(", "CouldCall", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "HintNum", "=", "<NUM_LIT>", ";", "if", "(", "CouldCall", ")", "HintNum", "|=", "<NUM_LIT>", ";", "if", "(", "CouldJump", ")", "HintNum", "|=", "<NUM_LIT>", ";", "assert", "(", "HintNum", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";"], "ground_truth": ["for", "(", ";", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "isMetaInstruction", "(", ")", ";", "++", "MBBI", ")", ";"], "File": "AArch64BranchTargets8", "Func": "addBTI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6179, "Length": 122, "Cover_Rate": 0.5727699530516432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemDisp12", "(", "BDMem", ",", "ADDR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "isBDAddr64Disp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6180, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "DstReg", ")", "==", "&", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "SReg", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "}", "else", "if", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", "{", "case", "<ISA_LIT>InstrInfo", "::", "SCC_TRUE", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "SReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "<ISA_LIT>InstrInfo", "::", "SCC_FALSE", ":", "{", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "SReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "<ISA_LIT>InstrInfo", "::", "VCCNZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "<NUM_LIT>", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}", "case", "<ISA_LIT>InstrInfo", "::", "VCCZ", ":", "{", "MachineOperand", "RegOp", "=", "Cond", "[", "<NUM_LIT>", "]", ";", "RegOp", ".", "setImplicit", "(", "false", ")", ";", "unsigned", "SReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "SReg", ")", ".", "add", "(", "RegOp", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "SReg", ")", ";", "break", ";", "}"], "ground_truth": ["case", "<ISA_LIT>InstrInfo", "::", "EXECNZ", ":", "{"], "File": "SIInstrInfo (2)", "Func": "insertVectorSelect", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6181, "Length": 481, "Cover_Rate": 0.5967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Delta", "=", "<NUM_LIT>", ";", "unsigned", "CPEOffset", "=", "UserBBI", ".", "postOffset", "(", "CPELogAlign", ")", "+", "Delta", ";", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "UserMBB", ")", "<<", "format", "(", "<STR_LIT>", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "<STR_LIT>", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Delta", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "<STR_LIT>", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", "<<", "<STR_LIT>", "<<", "LogAlign", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "<NUM_LIT>", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "UserBBI", ".", "postOffset", "(", ")", "-", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "<NUM_LIT>", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "getInstSizeInBytes", "(", "*", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ",", "MI", "=", "std", "::", "next", "(", "MI", ")", ")", "{"], "ground_truth": ["assert", "(", "MI", "!=", "UserMBB", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsConstantIslandPass32", "Func": "createNewWater", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6182, "Length": 340, "Cover_Rate": 0.6719367588932806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "NewMCID", ")", ";", "switch", "(", "OpTransfer", ")", "{", "case", "OT_Operand2", ":", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "OT_Operands02", ":", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "OT_OperandsXOR", ":", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "break", ";", "}", "case", "OT_OperandsMovep", ":", "case", "OT_OperandsLwp", ":", "case", "OT_OperandsSwp", ":", "{", "if", "(", "ConsecutiveForward", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "OpTransfer", "==", "OT_OperandsMovep", ")", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "OpTransfer", "==", "OT_OperandsMovep", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "MIB", ".", "add", "(", "MI2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI2", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "MBB", ".", "erase_instr", "(", "MI2", ")", ";", "return", "true", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "MicroMipsSizeReduction", "Func": "ReplaceInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6183, "Length": 417, "Cover_Rate": 0.7823639774859287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<ISA_LIT>TargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", "const", "{", "return", "<STR_LIT>", "(", "FuncInfo", ",", "LibInfo", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "createFastISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6184, "Length": 26, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ia64_emit_insn_before", "(", "rtx", "insn", ",", "rtx_insn", "*", "before", ")", "{"], "ground_truth": ["emit_insn_before", "(", "insn", ",", "before", ")", ";"], "File": "ia64", "Func": "ia64_emit_insn_before", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6185, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["ResultVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MSP430ISelLowering22", "Func": "LowerCallResult", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6186, "Length": 76, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LGKM_CNT", ":", "{", "if", "(", "EventUBs", "[", "SMEM_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "SMEM_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "return", "true", ";", "}", "int", "NumEventTypes", "=", "<NUM_LIT>", ";", "if", "(", "EventUBs", "[", "LDS_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "LDS_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "GDS_ACCESS", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "GDS_ACCESS", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}", "if", "(", "EventUBs", "[", "SQ_MESSAGE", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "EventUBs", "[", "SQ_MESSAGE", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "{", "NumEventTypes", "++", ";", "}"], "ground_truth": ["if", "(", "NumEventTypes", "<=", "<NUM_LIT>", ")", "{"], "File": "SIInsertWaitcnts10", "Func": "counterOutOfOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6187, "Length": 124, "Cover_Rate": 0.38153846153846155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "VecEltTy", "=", "MaskTy", "->", "getVectorElementType", "(", ")", ";", "if", "(", "!", "VecEltTy", "->", "isIntegerTy", "(", ")", ")", "return", ";", "unsigned", "EltTySize", "=", "VecEltTy", "->", "getIntegerBitWidth", "(", ")", ";", "if", "(", "EltTySize", "<", "<NUM_LIT>", "||", "EltTySize", ">", "ElSize", ")", "return", ";", "unsigned", "NumElements", "=", "MaskTySize", "/", "ElSize", ";", "assert", "(", "(", "NumElements", "==", "<NUM_LIT>", "||", "NumElements", "==", "<NUM_LIT>", "||", "NumElements", "==", "<NUM_LIT>", "||", "NumElements", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "ShuffleMask", ".", "reserve", "(", "NumElements", ")", ";", "unsigned", "NumElementsPerLane", "=", "<NUM_LIT>", "/", "ElSize", ";", "unsigned", "Factor", "=", "ElSize", "/", "EltTySize", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElements", ";", "++", "i", ")", "{", "Constant", "*", "COp", "=", "C", "->", "getAggregateElement", "(", "i", "*", "Factor", ")", ";", "if", "(", "!", "COp", ")", "{", "ShuffleMask", ".", "clear", "(", ")", ";", "return", ";"], "ground_truth": ["}", "else", "if", "(", "isa", "<", "UndefValue", ">", "(", "COp", ")", ")", "{"], "File": "X86ShuffleDecodeConstantPool2", "Func": "DecodeVPERMILPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6188, "Length": 148, "Cover_Rate": 0.5034013605442177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst2q_u16", "(", "uint16_t", "*", "__a", ",", "uint16x8x2_t", "__b", ")", "{", "union", "{", "uint16x8x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["__builtin_neon_vst2v8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst2q_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6189, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "HasUnsafeFPMath", "=", "hasUnsafeFPMath", "(", "F", ")", ";", "AMDGPUA<ISA_LIT>", "=", "TM", ".", "get<ISA_LIT>AS", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "BasicBlock", "::", "iterator", "Next", ";", "for", "(", "BasicBlock", "::", "iterator", "I", "=", "BB", ".", "begin", "(", ")", ",", "E", "=", "BB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{"], "ground_truth": ["Next", "=", "std", "::", "next", "(", "I", ")", ";"], "File": "AMDGPUCodeGenPrepare34", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6190, "Length": 110, "Cover_Rate": 0.6748466257668712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "Writer", "->", "isFixupKindPCRel", "(", "Asm", ",", "Fixup", ".", "getKind", "(", ")", ")", ";", "unsigned", "Type", "=", "MachO", "::", "<ISA_LIT>_RELOC_HALF", ";", "const", "MCSymbol", "*", "A", "=", "&", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "A", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "A", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "return", ";", "}", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "*", "A", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "<NUM_LIT>", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbol", "*", "SB", "=", "&", "B", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "SB", "->", "getFragment", "(", ")", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "return", ";", "}", "Type", "=", "MachO", "::", "<ISA_LIT>_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B", "->", "getSymbol", "(", ")", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "SB", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}", "unsigned", "ThumbBit", "=", "<NUM_LIT>", ";", "unsigned", "MovtBit", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "MovtBit", "=", "<NUM_LIT>", ";", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Asm", ".", "isThumbFunc", "(", "A", ")", ")", "FixedValue", "&=", "<NUM_LIT>", ";", "MovtBit", "=", "<NUM_LIT>", ";", "LLVM_FALLTHROUGH", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMMachObjectWriter14", "Func": "RecordARMScatteredHalfRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6191, "Length": 313, "Cover_Rate": 0.5916824196597353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nios2_init_fpu_builtins", "(", "int", "start_code", ")", "{", "tree", "fndecl", ";", "char", "builtin_name", "[", "<NUM_LIT>", "]", "=", "<STR_LIT>", ";", "unsigned", "int", "i", ",", "n", "=", "strlen", "(", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "{", "snprintf", "(", "builtin_name", "+", "n", ",", "sizeof", "(", "builtin_name", ")", "-", "n", ",", "<STR_LIT>", ",", "N2FPU_NAME", "(", "i", ")", ")", ";", "fndecl", "=", "add_builtin_function", "(", "builtin_name", ",", "nios2_ftype", "(", "N2FPU_FTCODE", "(", "i", ")", ")", ",", "start_code", "+", "i", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "nios2_register_builtin_fndecl", "(", "start_code", "+", "i", ",", "fndecl", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_init_fpu_builtins", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6192, "Length": 103, "Cover_Rate": 0.9903846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "CondRes", "=", "createFPCmp", "(", "DAG", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CondRes", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "CCNode", "=", "CondRes", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "cast", "<", "ConstantSDNode", ">", "(", "CCNode", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["SDValue", "BrCode", "=", "DAG", ".", "getConstant", "(", "getFPBranchCodeFromCond", "(", "CC", ")", ",", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering126", "Func": "lowerBRCOND", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6193, "Length": 90, "Cover_Rate": 0.6040268456375839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "TempNameStr", ";", "TempNameStr", "+=", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "TempNameStr", "+=", "StringRef", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "GetExternalSymbolSymbol", "(", "TempNameStr", ".", "str", "(", ")", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "{", "TempNameStr", ".", "erase", "(", "TempNameStr", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "TempNameStr", ".", "end", "(", ")", ")", ";", "StubSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "TempNameStr", ".", "str", "(", ")", ")", ";", "}", "SymToPrint", "=", "StubSym", ";", "}", "else", "{", "SymToPrint", "=", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "if", "(", "SymToPrint", "->", "getName", "(", ")", "[", "<NUM_LIT>", "]", "!=", "'$'", ")", "O", "<<", "*", "SymToPrint", ";", "else", "O", "<<", "'('", "<<", "*", "SymToPrint", "<<", "'('", ";", "break", ";", "}", "}", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "PrintPICBaseSymbol", "(", ")", ";", "O", "<<", "']'", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "O", "<<", "'-'", ";", "PrintPICBaseSymbol", "(", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "File": "X86AsmPrinter58", "Func": "printSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6194, "Length": 235, "Cover_Rate": 0.3032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "FLOAT", ":", "switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "SImode", ":", "func", "=", "<STR_LIT>", ";", "if", "(", "TARGET_ARCH64", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "DImode", ":", "func", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "UNSIGNED_FLOAT", ":", "switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "SImode", ":", "func", "=", "<STR_LIT>", ";", "if", "(", "TARGET_ARCH64", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "DImode", ":", "func", "=", "<STR_LIT>", ";", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "sparc4", "Func": "emit_soft_tfmode_cvt", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6195, "Length": 128, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "isMemorySIMDNoIndex", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Mem", ".", "BaseRegNum", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addMemorySIMDNoIndexOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6196, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cmpval", "!=", "<NUM_LIT>", "&&", "cmpval", "!=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "int", "t", ";", "if", "(", "t_reg_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", "t", "=", "<NUM_LIT>", ";", "else", "if", "(", "negt_reg_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", ")", "t", "=", "<NUM_LIT>", ";", "else", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "t", "^", "(", "cmpval", "==", "cmpop", ")", ";"], "File": "sh", "Func": "sh_eval_treg_value", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6197, "Length": 84, "Cover_Rate": 0.46408839779005523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "ReplaceTLSBaseAddrCall", "(", "MachineInstr", "*", "I", ",", "unsigned", "TLSBaseAddrReg", ")", "{", "MachineFunction", "*", "MF", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "MF", "->", "getTarget", "(", ")", ")", ";"], "ground_truth": ["const", "bool", "is64Bit", "=", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ";"], "File": "X86InstrInfo (2)", "Func": "ReplaceTLSBaseAddrCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6198, "Length": 63, "Cover_Rate": 0.4846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FP64Denormals", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget (2)", "Func": "hasFP64Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6199, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ";"], "ground_truth": ["}"], "File": "MSP430InstrInfo10", "Func": "getRegisterInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6200, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine2", "Func": "addPreRegAlloc", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6201, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Res", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "EndOfStatement", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "Identifier", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "MatchOperand_ParseFail", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "Kind", ";", "if", "(", "IsCap", ")", "{", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CCALL", ";", "Identifier", ".", "consume_back", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ";", "if", "(", "Identifier", ".", "consume_back", "(", "<STR_LIT>", ")", ")", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ";", "}", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Res", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Res", ",", "Kind", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Res", ",", "S", ",", "E", ",", "isRV64", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser37", "Func": "parseCallSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6202, "Length": 177, "Cover_Rate": 0.8428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "os", "<<", "<STR_LIT>", "<<", "t", ".", "first", "<<", "<STR_LIT>", "<<", "t", ".", "second", "<<", "<STR_LIT>", ";", "}", "os", "<<", "<STR_LIT>", ";", "os", ".", "indent", "(", "indent", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "t", ":", "Remnants", ")", "{", "os", "<<", "t", "<<", "<STR_LIT>", ";", "}", "os", "<<", "<STR_LIT>", ";", "printInstructions", "(", "os", ",", "indent", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PredicatedBlock", "Func": "dump", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6203, "Length": 61, "Cover_Rate": 0.3388888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "builder", "::", "len", "(", ")", "const", "{"], "ground_truth": ["return", "len_visitor", "{", "}", "(", "*", "this", ")", ";"], "File": "TVMReFunc", "Func": "len", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6204, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "<ISA_LIT>TargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "TypeSplitVector", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "TypeWidenVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "getPreferredVectorAction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6205, "Length": 64, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setStaticStackVariable", "(", "const", "GlobalVariable", "*", "Var", ")", "{", "StaticStackVariable", "=", "Var", ";"], "ground_truth": ["}"], "File": "MOSMachineFunctionInfo", "Func": "setStaticStackVariable", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6206, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "BBB", "=", "B", "->", "getParent", "(", ")", ";", "if", "(", "ABB", "!=", "BBB", ")", "return", "PDT", "->", "dominates", "(", "ABB", ",", "BBB", ")", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "ABB", ")", "{", "if", "(", "&", "I", "==", "B", ")", "return", "true", ";", "if", "(", "&", "I", "==", "A", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64StackTagging", "Func": "postDominates", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6207, "Length": 59, "Cover_Rate": 0.6145833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addT2SOImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addT2SOImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6208, "Length": 21, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshrn_n_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_uqrshrn_nv4si_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqrshrn_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6209, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ShuffleMask", "(", "Mask", ".", "take_back", "(", "H", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAGHVX", "Func": "hi", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6210, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "TeakMachineFunctionInfo", "Func": "TeakFunctionInfo", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6211, "Length": 5, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Handler", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "assert", "(", "(", "(", "FrameReg", "==", "<STR_LIT>", "&&", "PtrVT", "==", "<STR_LIT>", ")", "||", "(", "FrameReg", "==", "<STR_LIT>", "&&", "PtrVT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Frame", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";", "unsigned", "StoreAddrReg", "=", "(", "PtrVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "StoreAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Frame", ",", "DAG", ".", "getIntPtrConstant", "(", "RegInfo", "->", "getSlotSize", "(", ")", ",", "dl", ")", ")", ";"], "ground_truth": ["StoreAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StoreAddr", ",", "Offset", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerEH_RETURN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6212, "Length": 179, "Cover_Rate": 0.6415770609318996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "if", "(", "!", "HasMVEFP", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "FloatTypes", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "auto", "VT", ":", "FloatTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "HasMVEFP", ")", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";"], "File": "ARMISelLowering13", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6213, "Length": 365, "Cover_Rate": 0.39847161572052403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MulOpc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "MulOpc", ",", "SL", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ";", "}", "unsigned", "MulOpc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "MulOpc", ",", "SL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Mul", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Mul", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUISelLowering (2)2", "Func": "getMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6214, "Length": 86, "Cover_Rate": 0.6231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "CommutedMI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "nullptr", ";", "CommutedMI", "->", "getOperand", "(", "CommutedMI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "<STR_LIT>", "(", "CC", ")", ")", ";"], "ground_truth": ["return", "CommutedMI", ";"], "File": "ARMBaseInstrInfo110", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6215, "Length": 47, "Cover_Rate": 0.3381294964028777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vsubwuv8qi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsubw_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6216, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mips_small_data_pattern_p", "(", "rtx", "op", ")", "{"], "ground_truth": ["return", "mips_small_data_pattern_1", "(", "op", ",", "SYMBOL_CONTEXT_LEA", ")", ";"], "File": "mips", "Func": "mips_small_data_pattern_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6217, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ArgTy", "=", "I", "->", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "MCPhysReg", "GPRArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";"], "ground_truth": ["updateValueMap", "(", "&", "*", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel29", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6218, "Length": 221, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "<ISA_LIT>AsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{"], "ground_truth": ["return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";"], "File": "SNESAsmBackend", "Func": "createObjectWriter", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6219, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "QueuePtr", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "QueuePtr", ",", "<NUM_LIT>", ")", ";", "uint32_t", "StructOffset", "=", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Value", "*", "V", "=", "UndefValue", "::", "get", "(", "PointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "V", ",", "StructOffset", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ",", "<NUM_LIT>", ",", "MinAlign", "(", "<NUM_LIT>", ",", "StructOffset", ")", ")", ";"], "ground_truth": ["Register", "LoadResult", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";"], "File": "AMDGPULegalizerInfo31", "Func": "getSegmentAperture", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6220, "Length": 127, "Cover_Rate": 0.3207070707070707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "AArch64BranchRelaxation", "Func": "getOppositeConditionOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6221, "Length": 68, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "allBits", "=", "makeAllBits", "(", "b", ",", "hvxInsts", "[", "startIdx", "]", ".", "Lanes", ")", ";", "if", "(", "(", "allBits", "&", "usedUnits", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "checkHVXPipes", "(", "hvxInsts", ",", "startIdx", "+", "<NUM_LIT>", ",", "usedUnits", "|", "allBits", ")", ")", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "HexagonShuffler (2)1", "Func": "checkHVXPipes", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6222, "Length": 46, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>LowerI1CopiesPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixupVectorISelPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine88", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6223, "Length": 18, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "plus", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "output_addr_const", "(", "file", ",", "plus", ")", ";", "}", "else", "abort", "(", ")", ";", "}", "break", ";", "default", ":", "abort", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "eco32", "Func": "eco32_print_operand_address", "Target": "eco32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6224, "Length": 85, "Cover_Rate": 0.37117903930131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AlwaysInline", "&&", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "MVT", "BlockType", "=", "getOptimalRepmovsType", "(", "Subtarget", ",", "Align", ")", ";", "const", "uint64_t", "BlockBytes", "=", "BlockType", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "const", "uint64_t", "BlockCount", "=", "Size", "/", "BlockBytes", ";", "const", "uint64_t", "BytesLeft", "=", "Size", "%", "BlockBytes", ";", "SDValue", "RepMovs", "=", "emitRepmovs", "(", "Subtarget", ",", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "BlockCount", ",", "dl", ")", ",", "BlockType", ")", ";", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "RepMovs", ";", "assert", "(", "BytesLeft", "&&", "<STR_LIT>", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "emitRepmovsB", "(", "Subtarget", ",", "DAG", ",", "dl", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Results", ";", "Results", ".", "push_back", "(", "RepMovs", ")", ";", "unsigned", "Offset", "=", "Size", "-", "BytesLeft", ";", "EVT", "DstVT", "=", "Dst", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "DstVT", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "Src", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "SrcVT", ")", ")", ",", "DAG", ".", "getConstant", "(", "BytesLeft", ",", "dl", ",", "SizeVT", ")", ",", "Align", ",", "isVolatile", ",", "true", ",", "false", ",", "DstPtrInfo", ".", "getWithOffset", "(", "Offset", ")", ",", "SrcPtrInfo", ".", "getWithOffset", "(", "Offset", ")", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Results", ")", ";"], "File": "X86SelectionDAGInfo49", "Func": "emitConstantSizeRepmov", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6225, "Length": 285, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>HazardSchedule", "(", ")", "{", "return", "new", "<ISA_LIT>HazardSchedule", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsHazardSchedule", "Func": "createMipsHazardSchedule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6226, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "BasicBlock", "*", "BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "MBB", ";", "++", "I", ";", "MachineInstr", "::", "mmo_iterator", "MMOBegin", "=", "MI", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOEnd", "=", "MI", "->", "memoperands_end", "(", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "DstReg", ")", ";", "assert", "(", "RC", "->", "hasType", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "mainDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "restoreDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MVT", "PVT", "=", "getPointerTy", "(", ")", ";", "assert", "(", "(", "PVT", "==", "<STR_LIT>", "||", "PVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "mainMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", "->", "insert", "(", "I", ",", "mainMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "MachineInstrBuilder", "MIB", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "TOCOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "BPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "TargetRegisterClass", "*", "PtrRC", "=", "getRegClassFor", "(", "PVT", ")", ";", "unsigned", "LabelReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "BufReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "TOCOffset", ")", ".", "addReg", "(", "BufReg", ")", ";"], "File": "PPCISelLowering71", "Func": "emitEHSjLjSetJmp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6227, "Length": 362, "Cover_Rate": 0.4113636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "symbol", ")", ",", "UNSPEC_PLTOFF", ")", ";"], "ground_truth": ["emit_move_insn", "(", "tmp", ",", "gen_rtx_CONST", "(", "Pmode", ",", "unspec", ")", ")", ";"], "File": "i386-expand", "Func": "construct_plt_address", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6228, "Length": 35, "Cover_Rate": 0.39325842696629215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ")", ";", "if", "(", "acq", ")", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "gen", "=", "gen_arm_load_acquire_exclusiveqi", ";", "break", ";", "case", "HImode", ":", "gen", "=", "gen_arm_load_acquire_exclusivehi", ";", "break", ";", "case", "SImode", ":", "gen", "=", "gen_arm_load_acquire_exclusivesi", ";", "break", ";", "case", "DImode", ":", "gen", "=", "gen_arm_load_acquire_exclusivedi", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}"], "ground_truth": ["else", "{"], "File": "arm4", "Func": "arm_emit_load_exclusive", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6229, "Length": 67, "Cover_Rate": 0.4652777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtpd_epu32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m256d", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_cvtpd2udq256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtpd_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6230, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasExtXfvecaltquarter", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasExtXfvecaltquarter", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6231, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "*", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ",", "ProfileSummaryInfo", "*", "PSI", ",", "BlockFrequencyInfo", "*", "BFI", ")", "override", "{"], "ground_truth": ["InstructionSelector", "::", "setupMF", "(", "MF", ",", "KB", ",", "CoverageInfo", ",", "PSI", ",", "BFI", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "setupMF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6232, "Length": 40, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "InArgFIRange", "(", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "OutArgFIRange", "(", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "GlobalRegFI", "(", "<NUM_LIT>", ")", ",", "DynAllocFI", "(", "<NUM_LIT>", ")", ",", "MaxCallFrameSize", "(", "<NUM_LIT>", ")", ",", "EmitNOAT", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction13", "Func": "MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6233, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateSysReg", "(", "Tok", ".", "getString", "(", ")", ",", "getLoc", "(", ")", ",", "STI", ".", "getFeatureBits", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AArch64AsmParser36", "Func": "tryParseSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6234, "Length": 39, "Cover_Rate": 0.4588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoadMI", "->", "hasOneMemOperand", "(", ")", ")", "Alignment", "=", "(", "*", "LoadMI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "else", "switch", "(", "LoadMI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Alignment", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "if", "(", "Ops", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "MI", "->", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "LoadMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ".", "getSubReg", "(", ")", ")", "return", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<STR_LIT>", ">", "MOs", ";", "switch", "(", "LoadMI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Kernel", ")", "return", "nullptr", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "PICBase", "=", "<STR_LIT>", ";", "else", "return", "nullptr", ";", "}", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "Type", "*", "Ty", ";", "unsigned", "Opc", "=", "LoadMI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getFloatTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "Type", "::", "getDoubleTy", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "Ty", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86InstrInfo109", "Func": "foldMemoryOperandImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6235, "Length": 468, "Cover_Rate": 0.5665859564164649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "<=", "Val", "&&", "Val", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "isLSAImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6236, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IPI", "->", "second", ".", "push_back", "(", "&", "Use", ")", ";", "Instruction", "*", "OldInstr", "=", "IPI", "->", "first", ";", "InsertPts", "[", "NewPt", "]", "=", "std", "::", "move", "(", "IPI", "->", "second", ")", ";", "InsertPts", ".", "erase", "(", "OldInstr", ")", ";"], "ground_truth": ["}"], "File": "AArch64PromoteConstant5", "Func": "appendAndTransferDominatedUses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6237, "Length": 40, "Cover_Rate": 0.6349206349206349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ConstraintLetter", ")", "{", "case", "'I'", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'J'", ":", "if", "(", "CVal64", "<", "-", "<NUM_LIT>", "||", "CVal64", ">", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'K'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'L'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'M'", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "CUVal64", ")", ")", "return", ";", "if", "(", "Ty", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Ty", "=", "<STR_LIT>", ";", "}", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'N'", ":", "if", "(", "CVal64", "!=", "-", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'O'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", "&&", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";", "case", "'P'", ":", "if", "(", "CUVal64", "!=", "<NUM_LIT>", ")", "return", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CUVal64", ",", "DL", ",", "Ty", ")", ";", "break", ";"], "ground_truth": ["case", "'R'", ":"], "File": "AVRISelLowering12", "Func": "LowerAsmOperandForConstraint", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6238, "Length": 256, "Cover_Rate": 0.49230769230769234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getMOVL", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";"], "File": "X86ISelLowering (2)5", "Func": "getMOVL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6239, "Length": 40, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "value", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "value", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "value", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "bfin", "Func": "bfin_assemble_integer", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 6240, "Length": 39, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createAtomicExpandPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "X86TargetMachine10", "Func": "addIRPasses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6241, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op1", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "n", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ULTOp1", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "Elt", "||", "Elt", "->", "isOpaque", "(", ")", "||", "Elt", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "EVT", ")", "return", "SDValue", "(", ")", ";", "APInt", "Val", "=", "Elt", "->", "getAPIntValue", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "ULTOp1", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Val", "-", "<NUM_LIT>", ",", "EVT", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "ULTOp1", ".", "data", "(", ")", ",", "ULTOp1", ".", "size", "(", ")", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "ChangeVSETULTtoVSETULE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6242, "Length": 156, "Cover_Rate": 0.7918781725888325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SubVecNumElts", "=", "SubVecVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "VecNumElts", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecNumElts", ";", "++", "i", ")", "Mask", "[", "i", "]", "=", "i", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "SubVecNumElts", ";", "++", "i", ")", "Mask", "[", "i", "+", "IdxVal", "]", "=", "i", "+", "ExtIdxVal", "+", "VecNumElts", ";", "return", "DAG", ".", "getVectorShuffle", "(", "OpVT", ",", "dl", ",", "Vec", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SubVectorOps", ";", "if", "(", "collectConcatOps", "(", "N", ",", "SubVectorOps", ")", ")", "if", "(", "SDValue", "Fold", "=", "combineConcatVectorOps", "(", "dl", ",", "OpVT", ",", "SubVectorOps", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Fold", ";", "if", "(", "(", "IdxVal", "==", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", "&&", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "==", "SubVecVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", "&&", "isNullConstant", "(", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "Vec", ".", "hasOneUse", "(", ")", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Vec", ",", "SubVec", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering108", "Func": "combineInsertSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6243, "Length": 254, "Cover_Rate": 0.31949685534591193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pinsrw", "(", "__m64", "const", "__A", ",", "int", "const", "__D", ",", "int", "const", "__N", ")", "{", "return", "_mm_insert_pi16", "(", "__A", ",", "__D", ",", "__N", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_m_pinsrw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6244, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasBP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "RISCVRegisterInfo14", "Func": "getReservedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6245, "Length": 59, "Cover_Rate": 0.33714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OddDeadKill", "=", "isLd", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "OddUndef", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "bool", "BaseKill", "=", "BaseOp", ".", "isKill", "(", ")", ";", "bool", "BaseUndef", "=", "BaseOp", ".", "isUndef", "(", ")", ";", "bool", "OffKill", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "OffUndef", "=", "isT2", "?", "false", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "MI", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "if", "(", "OddRegNum", ">", "EvenRegNum", "&&", "OffImm", "==", "<NUM_LIT>", ")", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "isLd", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "EvenDeadKill", ")", ")", ".", "addReg", "(", "OddReg", ",", "getDefRegState", "(", "isLd", ")", "|", "getDeadRegState", "(", "OddDeadKill", ")", ")", ";", "++", "NumLDRD2LDM", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isLd", "&&", "(", "BaseKill", "||", "OffKill", ")", "&&", "(", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", ")", "{"], "ground_truth": ["assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6246, "Length": 438, "Cover_Rate": 0.4572025052192067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MipsOptimizePICCall15", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6247, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLT", "::", "~", "<ISA_LIT>PLT", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "~ARMPLT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6248, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "CRReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getEncodingValue", "(", "CRReg", ")", "*", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "-", "getCRBitValue", "(", "SrcReg", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "NumGPRtoVSRSpill", "++", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";"], "ground_truth": ["}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{"], "File": "PPCInstrInfo (2)2", "Func": "copyPhysReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6249, "Length": 366, "Cover_Rate": 0.3893617021276596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "bool", "closeP", "=", "false", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "closeP", "=", "true", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "File": "MipsAsmPrinter11", "Func": "printOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6250, "Length": 182, "Cover_Rate": 0.407158836689038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "BlockHasNoFallThrough", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["return", "(", "!", "MBB", ".", "empty", "(", ")", "&&", "isUncondBranch", "(", "&", "MBB", ".", "back", "(", ")", ")", ")", ";"], "File": "SPUInstrInfo3", "Func": "BlockHasNoFallThrough", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6251, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "string", "&", "<ISA_LIT>AbsoluteStub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";"], "ground_truth": ["}"], "File": "HexagonAbsoluteStub", "Func": "name", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6252, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcopyq_lane_u8", "(", "uint8x16_t", "__a", ",", "const", "int", "__lane1", ",", "uint8x8_t", "__b", ",", "const", "int", "__lane2", ")", "{"], "ground_truth": ["return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ",", "__a", ",", "__lane1", ")", ";"], "File": "arm", "Func": "neon4_vcopyq_lane_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6253, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", "||", "!", "isTypeLegal", "(", "VT", ")", "||", "!", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "||", "!", "isOperationLegal", "(", "<STR_LIT>", ",", "VT", ")", ")", "break", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "Op", ".", "getNumOperands", "(", ")", ",", "SDValue", "(", ")", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "NewOps", "[", "i", "]", "=", "getCheaperNegatedExpression", "(", "Op", ".", "getOperand", "(", "i", ")", ",", "DAG", ",", "LegalOperations", ",", "ForCodeSize", ",", "Depth", "+", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering136", "Func": "negateExpression", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6254, "Length": 140, "Cover_Rate": 0.3491271820448878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "ARCBranchFinalize", "Func": "getCCForBRcc", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6255, "Length": 33, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "cast", "<", "ConstantDataSequential", ">", "(", "Operand", ")", "->", "isCString", "(", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "ReflectArg", "=", "cast", "<", "ConstantDataSequential", ">", "(", "Operand", ")", "->", "getAsString", "(", ")", ";", "ReflectArg", "=", "ReflectArg", ".", "substr", "(", "<NUM_LIT>", ",", "ReflectArg", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "ReflectArg", "<<", "<STR_LIT>", ")", ";", "int", "ReflectVal", "=", "<NUM_LIT>", ";", "if", "(", "ReflectArg", "==", "<STR_LIT>", ")", "{", "if", "(", "auto", "*", "Flag", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "F", ".", "getParent", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ")", ")", "ReflectVal", "=", "Flag", "->", "getSExtValue", "(", ")", ";", "}", "else", "if", "(", "ReflectArg", "==", "<STR_LIT>", ")", "{", "ReflectVal", "=", "SmVersion", "*", "<NUM_LIT>", ";", "}", "Call", "->", "replaceAllUsesWith", "(", "ConstantInt", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ReflectVal", ")", ")", ";", "ToRemove", ".", "push_back", "(", "Call", ")", ";"], "ground_truth": ["}"], "File": "NVVMReflect9", "Func": "runNVVMReflect", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6256, "Length": 149, "Cover_Rate": 0.32532751091703055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmla_rot90_lane_f16", "(", "float16x4_t", "__r", ",", "float16x4_t", "__a", ",", "float16x4_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_vcmla_lane90v4hf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmla_rot90_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6257, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "StringRef", "Name", "=", "Symbol", ".", "Name", ";", "if", "(", "Symbol", ".", "Type", "==", "ELF", "::", "STT_OBJECT", "&&", "Name", ".", "endswith", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ")", "{", "Size", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "decodeKernelDescriptor", "(", "Name", ".", "drop_back", "(", "<NUM_LIT>", ")", ",", "Bytes", ",", "Address", ")", ";"], "File": "AMDGPUDisassembler1", "Func": "onSymbolStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6258, "Length": 48, "Cover_Rate": 0.4528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_ILD", ":", "case", "TYPE_LDSYM", ":", "case", "TYPE_FLD", ":", "case", "TYPE_LD_L", ":", "return", "EV4_IBX", ";", "case", "TYPE_IADD", ":", "case", "TYPE_ILOG", ":", "case", "TYPE_ICMOV", ":", "case", "TYPE_ICMP", ":", "case", "TYPE_FST", ":", "case", "TYPE_SHIFT", ":"], "ground_truth": ["case", "TYPE_IMUL", ":"], "File": "alpha", "Func": "alphaev4_insn_pipe", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6259, "Length": 44, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{"], "File": "VideocoreAsmPrinter", "Func": "EmitInstruction", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6260, "Length": 20, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "GEN_REG", "(", "REGNO", "(", "x", ")", ",", "strict", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GEN_REG", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "strict", ")", "&&", "const_in_range", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GEN_REG", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "strict", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST", "&&", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "||", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "the_tag", "=", "mep_section_tag", "(", "x", ")", ";", "if", "(", "the_tag", "==", "'f'", ")", "{"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "File": "mep", "Func": "mep_legitimate_address", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6261, "Length": 279, "Cover_Rate": 0.565922920892495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", "||", "gpc_reg_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_move_128bit_ok_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6262, "Length": 24, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vcvtph2uw128_mask", "(", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_cvtph_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6263, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";", "const", "Instruction", "*", "I", "=", "dyn_cast_or_null", "<", "Instruction", ">", "(", "Ptr", ")", ";"], "ground_truth": ["return", "I", "&&", "I", "->", "getMetadata", "(", "<STR_LIT>", ")", ";"], "File": "SIISelLowering (2)", "Func": "isMemOpUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6264, "Length": 60, "Cover_Rate": 0.594059405940594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "<ISA_LIT>PostLegalizerLoweringInfo", "PCInfo", "(", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "Combiner", "C", "(", "PCInfo", ",", "TPC", ")", ";", "return", "C", ".", "combineMachineInstrs", "(", "MF", ",", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "AArch64PostLegalizerLowering", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6265, "Length": 58, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "easy_altivec_constant", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "step", ",", "copies", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_MODE", "(", "op", ")", ";", "else", "if", "(", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "false", ";", "if", "(", "mode", "==", "V2DFmode", ")", "return", "zero_constant", "(", "op", ",", "mode", ")", ";", "else", "if", "(", "mode", "==", "V2DImode", ")", "{", "if", "(", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "||", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "false", ";", "if", "(", "zero_constant", "(", "op", ",", "mode", ")", ")", "return", "true", ";", "if", "(", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}"], "ground_truth": ["else", "if", "(", "mode", "==", "V1TImode", ")", "return", "false", ";"], "File": "rs60004", "Func": "easy_altivec_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6266, "Length": 149, "Cover_Rate": 0.6260504201680672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "<ISA_LIT>VSEW", ">", "(", "VSEW", ")", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo16", "Func": "getVSEW", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6267, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setStackLimit", "(", "unsigned", "limit", ")", "{"], "ground_truth": ["StackLimit", "=", "limit", ";"], "File": "JVMMachineFunctionInfo", "Func": "setStackLimit", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6268, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemVT", "=", "Store", "->", "getMemoryVT", "(", ")", ";", "SDValue", "Chain", "=", "Store", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6269, "Length": 157, "Cover_Rate": 0.4577259475218659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AnalyzeImmediate", "::", "GetInstSeqLsSHL", "(", "uint64_t", "Imm", ",", "unsigned", "RemSize", ",", "InstSeqLs", "&", "SeqLs", ")", "{", "unsigned", "Shamt", "=", "countTrailingZeros", "(", "Imm", ")", ";"], "ground_truth": ["GetInstSeqLs", "(", "Imm", ">>", "Shamt", ",", "RemSize", "-", "Shamt", ",", "SeqLs", ")", ";"], "File": "Cpu0AnalyzeImmediate", "Func": "GetInstSeqLsSHL", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6270, "Length": 37, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "arc_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "fn_type", "=", "ARC_FUNCTION_UNKNOWN", ";", "machine", "->", "force_short_suffix", "=", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "machine", ";"], "File": "arc4", "Func": "arc_init_machine_status", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6271, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcSubIdx", "=", "DstSubIdx", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "PIC16InstrInfo", "Func": "isMoveInstr", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6272, "Length": 38, "Cover_Rate": 0.4175824175824176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isDependent", "(", "const", "MachineInstr", "&", "ProdMI", ",", "const", "MachineInstr", "&", "ConsMI", ")", "const", "{", "if", "(", "!", "ProdMI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ")", "return", "false", ";", "auto", "&", "HRI", "=", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsB", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesB", ";", "parseOperands", "(", "ProdMI", ",", "DefsA", ",", "UsesA", ")", ";", "parseOperands", "(", "ConsMI", ",", "DefsB", ",", "UsesB", ")", ";", "for", "(", "auto", "&", "RegA", ":", "DefsA", ")", "for", "(", "auto", "&", "RegB", ":", "UsesB", ")", "{", "if", "(", "RegA", "==", "RegB", ")", "return", "true", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RegA", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegA", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegB", "==", "*", "SubRegs", ")", "return", "true", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RegB", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegB", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegA", "==", "*", "SubRegs", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonInstrInfo10", "Func": "isDependent", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6273, "Length": 199, "Cover_Rate": 0.995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getST", "(", ")", "->", "enableVPU", "(", ")", ";"], "ground_truth": ["}"], "File": "VETargetTransformInfo", "Func": "enableVPU", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6274, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "*", "Data", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdata", ")", ";", "if", "(", "Data", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data", ")", ")", "return", "true", ";", "}", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "MI", ".", "operands_begin", "(", ")", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReg", "(", ")", "&&", "I", "->", "isUse", "(", ")", ")", "return", "Op", ".", "isIdenticalTo", "(", "*", "I", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInsertWaits13", "Func": "isOpRelevant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6275, "Length": 87, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "gpos", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "gpos_qi", ",", "<NUM_LIT>", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "gpos", ",", "loadlen", ",", "GE", ",", "NULL_RTX", ",", "SImode", ",", "<NUM_LIT>", ",", "full_label", ")", ";", "emit_insn", "(", "gen_vstlv16qi", "(", "vsrc", ",", "gpos", ",", "dst", ")", ")", ";", "force_expand_binop", "(", "Pmode", ",", "add_optab", ",", "dst_addr", ",", "gpos", ",", "result", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_jump", "(", "exit_label", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "full_label", ")", ";", "LABEL_NUSES", "(", "full_label", ")", "=", "<NUM_LIT>", ";", "force_expand_binop", "(", "Pmode", ",", "and_optab", ",", "src_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "temp", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_move_insn", "(", "offset", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "force_expand_binop", "(", "Pmode", ",", "sub_optab", ",", "offset", ",", "temp", ",", "offset", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_insn", "(", "gen_vstlv16qi", "(", "vsrc", ",", "gen_lowpart", "(", "SImode", ",", "offset", ")", ",", "dst", ")", ")", ";", "force_expand_binop", "(", "Pmode", ",", "add_optab", ",", "offset", ",", "const1_rtx", ",", "offset", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_move_insn", "(", "src_addr_reg", ",", "src_addr", ")", ";", "emit_move_insn", "(", "dst_addr_reg", ",", "dst_addr", ")", ";", "emit_label", "(", "loop_label", ")", ";", "LABEL_NUSES", "(", "loop_label", ")", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "vsrc", ",", "gen_rtx_MEM", "(", "V16QImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "src_addr_reg", ",", "offset", ")", ")", ")", ";", "emit_insn", "(", "gen_vec_vfenesv16qi", "(", "vpos", ",", "vsrc", ",", "vsrc", ",", "GEN_INT", "(", "VSTRING_FLAG_ZS", "|", "VSTRING_FLAG_CS", ")", ")", ")", ";", "add_int_reg_note", "(", "s390_emit_ccraw_jump", "(", "<NUM_LIT>", ",", "EQ", ",", "done_label", ")", ",", "REG_BR_PROB", ",", "profile_probability", "::", "very_unlikely", "(", ")", ".", "to_reg_br_prob_note", "(", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "V16QImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "dst_addr_reg", ",", "offset", ")", ")", ",", "vsrc", ")", ";", "force_expand_binop", "(", "Pmode", ",", "add_optab", ",", "offset", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "offset", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_jump", "(", "loop_label", ")", ";", "emit_barrier", "(", ")", ";", "emit_label", "(", "done_label", ")", ";", "LABEL_NUSES", "(", "done_label", ")", "=", "<NUM_LIT>", ";", "force_expand_binop", "(", "Pmode", ",", "add_optab", ",", "dst_addr_reg", ",", "offset", ",", "dst_addr_reg", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_vec_extractv16qiqi", "(", "gpos_qi", ",", "vpos", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "File": "s390", "Func": "s390_expand_vec_movstr", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6276, "Length": 342, "Cover_Rate": 0.5767284991568297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CodeGenPrepare", "::", "canWidenScalarExtLoad", "(", "LoadInst", "&", "I", ")", "const", "{", "Type", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "int", "TySize", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";", "Align", "Alignment", "=", "DL", ".", "getValueOrABITypeAlignment", "(", "I", ".", "getAlign", "(", ")", ",", "Ty", ")", ";"], "ground_truth": ["return", "I", ".", "isSimple", "(", ")", "&&", "TySize", "<", "<NUM_LIT>", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ";"], "File": "AMDGPUCodeGenPrepare1", "Func": "canWidenScalarExtLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6277, "Length": 81, "Cover_Rate": 0.9878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";", "continue", ";", "}", "}", "return", "Result", ";", "}", "static", "const", "unsigned", "OpTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", "::", "src0", ",", "<STR_LIT>", "::", "src0_sel", "}", ",", "{", "<STR_LIT>", "::", "src1", ",", "<STR_LIT>", "::", "src1_sel", "}", ",", "{", "<STR_LIT>", "::", "src2", ",", "<STR_LIT>", "::", "src2_sel", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "SrcIdx", "<", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "Sel", "=", "MI", ".", "getOperand", "(", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ")", ";", "Result", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "MO", ",", "Sel", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["continue", ";"], "File": "R600InstrInfo12", "Func": "getSrcs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6278, "Length": 188, "Cover_Rate": 0.33511586452762926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "&&", "!", "optimize_size", ")", "return", "MAX", "(", "align", ",", "BITS_PER_WORD", ")", ";", "return", "align", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_constant_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6279, "Length": 24, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "TheTriple", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Triple", "::", "MachO", ":", "{", "MCStreamer", "*", "S", "=", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ")", ";", "new", "<ISA_LIT>TargetStreamer", "(", "*", "S", ")", ";", "return", "S", ";", "}", "case", "Triple", "::", "COFF", ":", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "create<ISA_LIT>WinCOFFStreamer", "(", "Ctx", ",", "MAB", ",", "*", "Emitter", ",", "OS", ")", ";", "case", "Triple", "::", "ELF", ":"], "ground_truth": ["return", "create<ISA_LIT>ELFStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "false", ",", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", ")", ";"], "File": "ARMMCTargetDesc59", "Func": "createMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6280, "Length": 108, "Cover_Rate": 0.7012987012987013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_unpacklo_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A", ",", "__m256d", "__B", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_unpcklpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_unpacklo_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6281, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "isTailCall", "=", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "const", "Function", "*", "F", "=", "nullptr", ";", "if", "(", "const", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "F", "=", "cast", "<", "Function", ">", "(", "GV", ")", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "if", "(", "const", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "ArgCC_<ISA_LIT>_Vararg", ")", ";", "}", "else", "{", "analyzeArguments", "(", "&", "CLI", ",", "F", ",", "&", "DAG", ".", "getDataLayout", "(", ")", ",", "Outs", ",", "ArgLocs", ",", "CCInfo", ")", ";", "}", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "DL", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "unsigned", "AI", ",", "AE", ";", "bool", "HasStackArgs", "=", "false", ";", "for", "(", "AI", "=", "<NUM_LIT>", ",", "AE", "=", "ArgLocs", ".", "size", "(", ")", ";", "AI", "!=", "AE", ";", "++", "AI", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "AI", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "AI", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":"], "ground_truth": ["Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "Arg", ")", ";"], "File": "AVRISelLowering41", "Func": "LowerCall", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6282, "Length": 433, "Cover_Rate": 0.4427402862985685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "Cpu0TargetMachine1", "Func": "getRegisterInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6283, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IncomingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "StackUsed", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64CallLowering (2)", "Func": "IncomingArgHandler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6284, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallInst", ".", "addOperand", "(", "Callee", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "CallInst", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmPrinter", "Func": "EmitCall", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6285, "Length": 17, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "int64_t", "OrigDispVal", ",", "DotDispVal", ";", "if", "(", "const", "MCConstantExpr", "*", "OrigDisp", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Disp", ")", ")", "OrigDispVal", "=", "OrigDisp", "->", "getValue", "(", ")", ";", "else", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "StringRef", "DotDispStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "DotDispStr", ".", "startswith", "(", "<STR_LIT>", ")", ")", "DotDispStr", "=", "DotDispStr", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APInt", "DotDisp", ";", "DotDispStr", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "DotDisp", ")", ";", "DotDispVal", "=", "DotDisp", ".", "getZExtValue", "(", ")", ";", "}", "else", "if", "(", "isParsingInlineAsm", "(", ")", "&&", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "unsigned", "DotDisp", ";", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "BaseMember", "=", "DotDispStr", ".", "split", "(", "'.'", ")", ";", "if", "(", "SemaCallback", "->", "LookupInlineAsmField", "(", "BaseMember", ".", "first", ",", "BaseMember", ".", "second", ",", "DotDisp", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["DotDispVal", "=", "DotDisp", ";"], "File": "X86AsmParser (2)", "Func": "ParseIntelDotOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6286, "Length": 182, "Cover_Rate": 0.6127946127946128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "auto", "&", "HMFI", "=", "*", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "AR", "=", "HMFI", ".", "getStackAlignBaseVReg", "(", ")", ";", "SDValue", "CH", "=", "CurDAG", "->", "getEntryNode", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getCopyFromReg", "(", "CH", ",", "DL", ",", "AR", ",", "<STR_LIT>", ")", ",", "FI", ",", "Zero", "}", ";", "R", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG4", "Func": "SelectFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6287, "Length": 75, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "return", "MergeableConst8Section", ";", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";"], "ground_truth": ["assert", "(", "(", "Kind", ".", "isReadOnly", "(", ")", "||", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "XCoreTargetObjectFile16", "Func": "getSectionForConstant", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6288, "Length": 41, "Cover_Rate": 0.47674418604651164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<ISA_LIT>Samplers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "getSamplerSymbol", "(", "i", ")", ".", "empty", "(", ")", ")", "{", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "index", ")", ";", "<ISA_LIT>Samplers", "[", "i", "]", "->", "setSym", "(", "buf", ")", ";", "index", "++", ";", "}"], "ground_truth": ["}"], "File": "HSAILSubtarget", "Func": "finalize", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6289, "Length": 57, "Cover_Rate": 0.8028169014084507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "NyuziFrameLowering", "Func": "hasReservedCallFrame", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6290, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frame_pointer_needed", ")", "slot_address", "=", "loongarch_add_offset", "(", "scratch", ",", "hard_frame_pointer_rtx", ",", "-", "UNITS_PER_WORD", ")", ";", "else", "slot_address", "=", "loongarch_add_offset", "(", "scratch", ",", "stack_pointer_rtx", ",", "cfun", "->", "machine", "->", "frame", ".", "gp_sp_offset", ")", ";", "loongarch_emit_move", "(", "gen_frame_mem", "(", "GET_MODE", "(", "address", ")", ",", "slot_address", ")", ",", "address", ")", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_set_return_address", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6291, "Length": 50, "Cover_Rate": 0.6329113924050633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mep_general_reg", "(", "rtx", "x", ")", "{"], "ground_truth": ["while", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "File": "mep", "Func": "mep_general_reg", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6292, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvta_u32_f32", "(", "float32x2_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_lrounduv2sfv2si_us", "(", "__a", ")", ";"], "File": "arm", "Func": "neon3_vcvta_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6293, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "addrspace", "=", "<NUM_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isLoadInstr", "(", "*", "MI", ",", "addrspace", ")", ")", "if", "(", "addrspace", "==", "<STR_LIT>", "::", "SHARED", ")", "return", "false", ";"], "File": "NVPTXInstrInfo36", "Func": "CanTailMerge", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6294, "Length": 39, "Cover_Rate": 0.47560975609756095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackendNaClELF", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendNaClELF", "Func": "~ARMAsmBackendNaClELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6295, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDim", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDim", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isDim", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6296, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Result", "=", "(", "uint64_t", ")", "slice", "(", "byte", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "(", "uint64_t", ")", "slice", "(", "byte", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "bit6", ")", "Result", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "else", "Result", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "APInt", "(", "N", ",", "Result", ")", ";"], "File": "ARMDisassemblerCore", "Func": "VFPExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6297, "Length": 59, "Cover_Rate": 0.4041095890410959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "UpdateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "<ISA_LIT>IsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "<ISA_LIT>ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "<ISA_LIT>TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "<NUM_LIT>", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MSI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "return", "SelectCall", "(", "&", "I", ",", "<STR_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Subtarget", "->", "useNaClTrap", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)1", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6298, "Length": 413, "Cover_Rate": 0.7195121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "KudeyarMCAsmInfo", "Func": "anchor", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6299, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILISelDAGToDAG", "Func": "getPassName", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6300, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerStructArgs", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXLowerStructArgs", "Func": "createNVPTXLowerStructArgsPass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6301, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "hi8", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{"], "ground_truth": ["Value", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "File": "AVRAsmBackend", "Func": "hi8", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6302, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "TargetOpcode", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "const", "ValueMapping", "*", "OperandsMapping", "=", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";", "switch", "(", "Opc", ")", "{", "case", "G_ADD", ":", "OperandsMapping", "=", "&", "<STR_LIT>", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["break", ";"], "File": "MipsRegisterBankInfo11", "Func": "getInstrMapping", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6303, "Length": 42, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine15", "Func": "createPassConfig", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6304, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReturnRegsCount", "(", ")", "const", "{"], "ground_truth": ["return", "ReturnRegsCount", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getReturnRegsCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6305, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DbgInfo", "::", "EmitAuxEntry", "(", "const", "std", "::", "string", "VarName", ",", "int", "Aux", "[", "]", ",", "int", "Num", ",", "std", "::", "string", "TagName", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "VarName", "<<", "<STR_LIT>", ";"], "File": "PIC16DebugInfo4", "Func": "EmitAuxEntry", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6306, "Length": 33, "Cover_Rate": 0.4520547945205479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "gmask", "=", "cfun", "->", "machine", "->", "frame_info", ".", "gmask", ";", "unsigned", "int", "frame_size_to_allocate", ";", "int", "first_offset", "=", "<NUM_LIT>", ";", "size", "=", "ARC_STACK_ALIGN", "(", "size", ")", ";", "size", "=", "(", "!", "cfun", "->", "machine", "->", "frame_info", ".", "initialized", "?", "arc_compute_frame_size", "(", "size", ")", ":", "cfun", "->", "machine", "->", "frame_info", ".", "total_size", ")", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "size", ";", "frame_size_to_allocate", "=", "size", ";", "gcc_assert", "(", "!", "(", "size", "==", "<NUM_LIT>", "&&", "gmask", ")", ")", ";", "if", "(", "cfun", "->", "machine", "->", "frame_info", ".", "pretend_size", "!=", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "cfun", "->", "machine", "->", "frame_info", ".", "pretend_size", "<=", "<NUM_LIT>", ")", ";", "frame_stack_add", "(", "-", "(", "HOST_WIDE_INT", ")", "cfun", "->", "machine", "->", "frame_info", ".", "pretend_size", ")", ";", "frame_size_to_allocate", "-=", "cfun", "->", "machine", "->", "frame_info", ".", "pretend_size", ";", "}", "if", "(", "MUST_SAVE_RETURN_ADDR", ")", "{", "rtx", "ra", "=", "gen_rtx_REG", "(", "SImode", ",", "RETURN_ADDR_REGNUM", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ";", "frame_move_inc", "(", "mem", ",", "ra", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", ")", ";", "frame_size_to_allocate", "-=", "UNITS_PER_WORD", ";", "}", "if", "(", "cfun", "->", "machine", "->", "frame_info", ".", "reg_size", ")", "{", "first_offset", "=", "-", "cfun", "->", "machine", "->", "frame_info", ".", "reg_size", ";", "arc_save_restore", "(", "stack_pointer_rtx", ",", "gmask", ",", "<NUM_LIT>", ",", "&", "first_offset", ")", ";", "frame_size_to_allocate", "-=", "cfun", "->", "machine", "->", "frame_info", ".", "reg_size", ";", "}", "if", "(", "frame_pointer_needed", ")", "{"], "ground_truth": ["rtx", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "UNITS_PER_WORD", "+", "first_offset", ")", ")", ";"], "File": "arc4", "Func": "arc_expand_prologue", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6307, "Length": 244, "Cover_Rate": 0.7349397590361446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_P9_VECTOR", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_VSX", "&&", "TARGET_ALLOW_MOVMISALIGN", ")", "{", "elements", "=", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", ";", "if", "(", "elements", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "elements", "==", "<NUM_LIT>", ")", "{", "switch", "(", "misalign", ")", "{", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "-", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "if", "(", "TARGET_ALTIVEC", ")", "gcc_unreachable", "(", ")", ";", "return", "<NUM_LIT>", ";", "case", "unaligned_store", ":", "case", "vector_scatter_store", ":", "if", "(", "TARGET_EFFICIENT_UNALIGNED_VSX", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_VSX", "&&", "TARGET_ALLOW_MOVMISALIGN", ")", "{", "elements", "=", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", ";", "if", "(", "elements", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "elements", "==", "<NUM_LIT>", ")", "{", "switch", "(", "misalign", ")", "{", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "-", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "if", "(", "TARGET_ALTIVEC", ")", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "rs6000_builtin_vectorization_cost", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6308, "Length": 175, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Address", ",", "Base", ",", "Modifier", ",", "Offset", ",", "Chain", "}", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["ReplaceUses", "(", "N", ",", "Result", ")", ";"], "File": "HexagonISelDAGToDAGHVX1", "Func": "SelectV65Gather", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6309, "Length": 116, "Cover_Rate": 0.4377358490566038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>PrintfInfo", "::", "getOperandID", "(", "uint32_t", "idx", ")", "{", "return", "mOperands", "[", "idx", "]", ";"], "ground_truth": ["}"], "File": "HSAILMachineFunctionInfo", "Func": "getOperandID", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6310, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC", "||", "sparc_cpu", "==", "PROCESSOR_ULTRASPARC3", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "<NUM_LIT>", "<<", "sparc_cpu", ")", "&", "(", "(", "<NUM_LIT>", "<<", "PROCESSOR_SUPERSPARC", ")", "|", "(", "<NUM_LIT>", "<<", "PROCESSOR_HYPERSPARC", ")", "|", "(", "<NUM_LIT>", "<<", "PROCESSOR_SPARCLITE86X", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "sparc4", "Func": "sparc_use_sched_lookahead", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6311, "Length": 47, "Cover_Rate": 0.5802469135802469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "call", "[", "<NUM_LIT>", "]", ";", "rtx", "insn", ";", "int", "cookie_val", "=", "INTVAL", "(", "cookie", ")", ";", "bool", "make_island", "=", "false", ";", "if", "(", "(", "cookie_val", "&", "CALL_LONG", ")", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "func_desc", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "darwin_emit_branch_islands", "&&", "TARGET_32BIT", ")", "make_island", "=", "true", ";", "else", "{", "func", "=", "rs6000_longcall_ref", "(", "func_desc", ",", "NULL_RTX", ")", ";", "cookie_val", "&=", "~", "CALL_LONG", ";", "}", "}", "if", "(", "GET_CODE", "(", "func", ")", "!=", "SYMBOL_REF", ")", "{", "func", "=", "force_reg", "(", "Pmode", ",", "func", ")", ";", "func_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "CTR_REGNO", ")", ";", "emit_move_insn", "(", "func_addr", ",", "func", ")", ";", "}", "else", "func_addr", "=", "func", ";", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_CALL", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "func_addr", ")", ",", "tlsarg", ")", ";", "if", "(", "value", "!=", "NULL_RTX", ")", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "value", ",", "call", "[", "<NUM_LIT>", "]", ")", ";", "call", "[", "<NUM_LIT>", "]", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "GEN_INT", "(", "cookie_val", ")", ")", ";", "if", "(", "sibcall", ")", "call", "[", "<NUM_LIT>", "]", "=", "simple_return_rtx", ";", "else", "call", "[", "<NUM_LIT>", "]", "=", "gen_hard_reg_clobber", "(", "Pmode", ",", "LR_REGNO", ")", ";"], "ground_truth": ["insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "call", ")", ")", ";"], "File": "rs60008", "Func": "rs6000_call_darwin_1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6312, "Length": 202, "Cover_Rate": 0.6066066066066066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vshluv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshlq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6313, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "(", "__v16qu", ")", "_mm_loadu_si128", "(", "p", ")", ";", "mask", "=", "(", "__v16qu", ")", "vec_cmpgt", "(", "(", "__v16qu", ")", "__B", ",", "(", "__v16qu", ")", "hibit", ")", ";"], "ground_truth": ["tmp", "=", "vec_sel", "(", "tmp", ",", "(", "__v16qu", ")", "__A", ",", "mask", ")", ";"], "File": "emmintrin4", "Func": "_mm_maskmoveu_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6314, "Length": 42, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "DFPRegDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "File": "SparcDisassembler", "Func": "DecodeDFPRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6315, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "ParseIntelBracExpression", "(", "SegReg", ",", "Size", ")", ";", "if", "(", "!", "ParseRegister", "(", "SegReg", ",", "Start", ",", "End", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "ParseIntelBracExpression", "(", "SegReg", ",", "Size", ")", ";", "}", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getParser", "(", ")", ".", "getContext", "(", ")", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Disp", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "bool", "NeedSizeDir", "=", "false", ";", "bool", "IsVarDecl", "=", "false", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SymRef", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Disp", ")", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "SymRef", "->", "getSymbol", "(", ")", ";", "unsigned", "tLength", ",", "tSize", ",", "tType", ";", "SemaCallback", "->", "LookupInlineAsmIdentifier", "(", "Sym", ".", "getName", "(", ")", ",", "NULL", ",", "tLength", ",", "tSize", ",", "tType", ",", "IsVarDecl", ")", ";", "if", "(", "!", "Size", ")", "Size", "=", "tType", "*", "<NUM_LIT>", ";", "NeedSizeDir", "=", "Size", ">", "<NUM_LIT>", ";", "}", "}", "if", "(", "!", "isParsingInlineAsm", "(", ")", ")", "return", "<STR_LIT>", "(", "Disp", ",", "Start", ",", "End", ",", "Size", ")", ";", "else", "{"], "ground_truth": ["if", "(", "!", "IsVarDecl", ")", "{"], "File": "X86AsmParser22", "Func": "ParseIntelMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6316, "Length": 252, "Cover_Rate": 0.6579634464751958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "if", "(", "!", "FPSI", ")", "{", "int", "FPOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getFramePointerSaveOffset", "(", ")", ";", "FPSI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ",", "true", ")", ";"], "ground_truth": ["FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";"], "File": "PPCISelLowering119", "Func": "getFramePointerFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6317, "Length": 56, "Cover_Rate": 0.45528455284552843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "b", "=", "(", "__vector", "unsigned", "int", ")", "vec_abs", "(", "(", "__v4sf", ")", "__B", ")", ";", "c", "=", "(", "__vector", "unsigned", "int", ")", "vec_cmpgt", "(", "a", ",", "float_exp_mask", ")", ";", "d", "=", "(", "__vector", "unsigned", "int", ")", "vec_cmpgt", "(", "b", ",", "float_exp_mask", ")", ";"], "ground_truth": ["return", "(", "(", "__m128", ")", "vec_or", "(", "c", ",", "d", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpunord_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6318, "Length": 56, "Cover_Rate": 0.448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "TFmode", "&&", "!", "(", "TARGET_ARCH64", "&&", "TARGET_HARD_QUAD", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TImode", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_ARCH32", "&&", "!", "optimize", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "USE_AS_OFFSETABLE_LO10", "&&", "GET_CODE", "(", "rs1", ")", "==", "LO_SUM", "&&", "TARGET_ARCH64", "&&", "!", "TARGET_CM_MEDMID", "&&", "RTX_OK_FOR_OLO10_P", "(", "rs2", ",", "mode", ")", ")", "{", "rs2", "=", "NULL", ";", "imm1", "=", "XEXP", "(", "rs1", ",", "<NUM_LIT>", ")", ";", "rs1", "=", "XEXP", "(", "rs1", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "imm1", ")", "||", "(", "GET_CODE", "(", "rs1", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "rs1", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "rs1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "imm1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONSTANT_P", "(", "imm1", ")", "||", "(", "GET_CODE", "(", "rs1", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "rs1", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TFmode", "&&", "TARGET_ARCH32", ")", "return", "<NUM_LIT>", ";", "if", "(", "reload_in_progress", "&&", "GET_CODE", "(", "rs1", ")", "==", "HIGH", "&&", "XEXP", "(", "rs1", ",", "<NUM_LIT>", ")", "==", "imm1", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "addr", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "rs1", ")", "==", "SUBREG", ")", "rs1", "=", "SUBREG_REG", "(", "rs1", ")", ";", "if", "(", "!", "REG_P", "(", "rs1", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rs2", ")", "{", "if", "(", "GET_CODE", "(", "rs2", ")", "==", "SUBREG", ")", "rs2", "=", "SUBREG_REG", "(", "rs2", ")", ";", "if", "(", "!", "REG_P", "(", "rs2", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "strict", ")", "{", "if", "(", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "rs1", ")", ")", "||", "(", "rs2", "&&", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "rs2", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["if", "(", "(", "!", "SPARC_INT_REG_P", "(", "REGNO", "(", "rs1", ")", ")", "&&", "REGNO", "(", "rs1", ")", "!=", "FRAME_POINTER_REGNUM", "&&", "REGNO", "(", "rs1", ")", "<", "FIRST_PSEUDO_REGISTER", ")", "||", "(", "rs2", "&&", "(", "!", "SPARC_INT_REG_P", "(", "REGNO", "(", "rs2", ")", ")", "&&", "REGNO", "(", "rs2", ")", "!=", "FRAME_POINTER_REGNUM", "&&", "REGNO", "(", "rs2", ")", "<", "FIRST_PSEUDO_REGISTER", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "sparc6", "Func": "sparc_legitimate_address_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6319, "Length": 385, "Cover_Rate": 0.5695266272189349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "end_sequence", "(", ")", ";", "if", "(", "!", "seq", ")", "return", "NULL", ";", "if", "(", "INSN_P", "(", "seq", ")", ")", "{", "insn", "=", "seq", ";", "while", "(", "insn", "!=", "NULL_RTX", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "}", "seq", "=", "emit_insn", "(", "seq", ")", ";", "}", "else", "{", "seq", "=", "emit_insn", "(", "seq", ")", ";", "RTX_FRAME_RELATED_P", "(", "seq", ")", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "seq", ";"], "File": "alpha", "Func": "set_frame_related_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6320, "Length": 74, "Cover_Rate": 0.7789473684210526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isLateSourceInstr", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getDesc", "(", ")", ".", "getSchedClass", "(", ")", "==", "<STR_LIT>", "::", "CVI_VX_LATE", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo21", "Func": "isLateSourceInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6321, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";"], "File": "Cpu0RegisterInfo1", "Func": "eliminateFrameIndex", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6322, "Length": 133, "Cover_Rate": 0.308584686774942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "Op", ";", "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SrcVT", ".", "getSimpleVT", "(", ")", "<=", "<STR_LIT>", "&&", "SrcVT", ".", "getSimpleVT", "(", ")", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "return", "Op", ";", "}", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "Size", ",", "Size", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "SSFI", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "BuildFILD", "(", "Op", ",", "SrcVT", ",", "Chain", ",", "StackSlot", ",", "DAG", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6323, "Length": 229, "Cover_Rate": 0.8980392156862745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "S", ":", "MBB", "->", "predecessors", "(", ")", ")", "if", "(", "S", "==", "PrevBB", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "PrevBB", ",", "TBB", ",", "FBB", ",", "Cond", ")", "&&", "!", "TBB", "&&", "!", "FBB", ")", "return", "S", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AArch64A53Fix835769", "Func": "getBBFallenThrough", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6324, "Length": 45, "Cover_Rate": 0.3813559322033898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "break", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "AAPInstrInfo", "Func": "removeBranch", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6325, "Length": 41, "Cover_Rate": 0.41414141414141414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo21", "Func": "getRARegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6326, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "theFile", ",", "<STR_LIT>", ",", "Prefix", ",", "Num", ")", ";", "return", ";", "}", "if", "(", "strcmp", "(", "Prefix", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "theFile", ",", "<STR_LIT>", ",", "Num", ")", ";", "return", ";", "}", "fprintf", "(", "theFile", ",", "<STR_LIT>", ",", "Prefix", ",", "Num", ")", ";"], "ground_truth": ["}"], "File": "mapip", "Func": "mapip_write_interal_label", "Target": "mapip", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 6327, "Length": 50, "Cover_Rate": 0.4854368932038835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewPostIncOpcode", "=", "getPostIndexedLoadStoreOpcode", "(", "BaseAccess", "->", "getOpcode", "(", ")", ",", "IncrementOffset", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "NewPostIncOpcode", ",", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "SuccessorAccesses", ";", "for", "(", "auto", "*", "Use", ":", "OtherAccesses", ")", "{", "if", "(", "DT", "->", "dominates", "(", "BaseAccess", ",", "Use", ")", ")", "{", "SuccessorAccesses", ".", "insert", "(", "Use", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "if", "(", "!", "isLegalAddressImm", "(", "Use", "->", "getOpcode", "(", ")", ",", "Use", "->", "getOperand", "(", "BaseOp", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "-", "IncrementOffset", ",", "TII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "DT", "->", "dominates", "(", "Use", ",", "BaseAccess", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "BaseAccess", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Increment", "->", "dump", "(", ")", ")", ";", "Register", "NewBaseReg", "=", "Increment", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "BaseAccessPost", "=", "createPostIncLoadStore", "(", "BaseAccess", ",", "IncrementOffset", ",", "NewBaseReg", ",", "TII", ",", "TRI", ")", ";", "BaseAccess", "->", "eraseFromParent", "(", ")", ";", "Increment", "->", "eraseFromParent", "(", ")", ";", "(", "void", ")", "BaseAccessPost", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "BaseAccessPost", "->", "dump", "(", ")", ")", ";", "for", "(", "auto", "*", "Use", ":", "SuccessorAccesses", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Use", "->", "dump", "(", ")", ")", ";", "unsigned", "BaseOp", "=", "getBaseOperandIndex", "(", "*", "Use", ")", ";", "Use", "->", "getOperand", "(", "BaseOp", ")", ".", "setReg", "(", "NewBaseReg", ")", ";", "int", "OldOffset", "=", "Use", "->", "getOperand", "(", "BaseOp", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Use", "->", "getOperand", "(", "BaseOp", "+", "<NUM_LIT>", ")", ".", "setImm", "(", "OldOffset", "-", "IncrementOffset", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Use", "->", "dump", "(", ")", ")", ";", "}", "for", "(", "MachineOperand", "&", "Op", ":", "MRI", "->", "use_nodbg_operands", "(", "NewBaseReg", ")", ")", "Op", ".", "setIsKill", "(", "false", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLoadStoreOptimizer53", "Func": "DistributeIncrements", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6328, "Length": 373, "Cover_Rate": 0.5677321156773212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCNOmode", ":", "if", "(", "req_mode", "!=", "CCNOmode", "&&", "(", "req_mode", "!=", "CCmode", "||", "XEXP", "(", "SET_SRC", "(", "set", ")", ",", "<NUM_LIT>", ")", "!=", "const0_rtx", ")", ")", "return", "<NUM_LIT>", ";", "break", ";", "case", "CCmode", ":", "if", "(", "req_mode", "==", "CCGCmode", ")", "return", "<NUM_LIT>", ";", "case", "CCGCmode", ":", "if", "(", "req_mode", "==", "CCGOCmode", "||", "req_mode", "==", "CCNOmode", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "CCGOCmode", ":"], "File": "i3863", "Func": "ix86_match_ccmode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6329, "Length": 63, "Cover_Rate": 0.34806629834254144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "(", "void", ")", "MO", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "AVRAsmPrinter1", "Func": "PrintAsmMemoryOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6330, "Length": 86, "Cover_Rate": 0.49142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printTBAddrMode", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printTBAddrMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6331, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "gen_acc2", "(", "void", ")", "{", "return", "gen_rtx_REG", "(", "SImode", ",", "TARGET_BIG_ENDIAN", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arc", "Func": "gen_acc2", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6332, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Dfmt", "<<", "DFMT_SHIFT", ")", "|", "(", "Nfmt", "<<", "NFMT_SHIFT", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "encodeDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6333, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RS", ".", "forward", "(", "I", ")", ";", "AuxReg", "=", "RS", ".", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "AuxReg", ")", "{", "WithColor", "::", "warning", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ";", "continue", ";", "}", "MO", ".", "setReg", "(", "AuxReg", ")", ";", "BuildMI", "(", "BB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AuxReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "RegScavenger", "RS", ";", "RS", ".", "enterBasicBlock", "(", "BB", ")", ";", "RS", ".", "forward", "(", "I", ")", ";", "AuxReg", "=", "RS", ".", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "AuxReg", ")", "{", "WithColor", "::", "warning", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["continue", ";"], "File": "X86IndirectBranchTracking2", "Func": "FixICalls", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6334, "Length": 165, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6335, "Length": 121, "Cover_Rate": 0.75625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonFixupHwLoops11", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6336, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONTROL_REGNO_P", "(", "regno", ")", ")", "return", "CONTROL_REGS", ";", "if", "(", "CR_REGNO_P", "(", "regno", ")", ")", "{", "int", "i", ",", "j", ";", "for", "(", "i", "=", "USER0_REGS", ";", "i", "<=", "USER3_REGS", ";", "++", "i", ")", "{", "if", "(", "!", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "i", "]", ",", "regno", ")", ")", "continue", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "N_REG_CLASSES", ";", "++", "j", ")", "{", "enum", "reg_class", "sub", "=", "reg_class_subclasses", "[", "i", "]", "[", "j", "]", ";", "if", "(", "sub", "==", "LIM_REG_CLASSES", ")", "return", "i", ";"], "ground_truth": ["if", "(", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "sub", "]", ",", "regno", ")", ")", "break", ";"], "File": "mep", "Func": "mep_regno_reg_class", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6337, "Length": 101, "Cover_Rate": 0.47641509433962265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "::", "OSType", "OS", "=", "TT", ".", "getOS", "(", ")", ";", "return", "OS", "==", "Triple", "::", "Darwin", "||", "OS", "==", "Triple", "::", "MacOSX", "||", "OS", "==", "Triple", "::", "IOS", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "isTargetDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6338, "Length": 31, "Cover_Rate": 0.6595744680851063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printHex16ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printHex16ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6339, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";", "if", "(", "Amount", ")", "tm", ".", "getInstrInfo", "(", ")", "->", "adjustStackPtr", "(", "<STR_LIT>", ",", "Amount", ",", "MBB", ",", "I", ")", ";"], "ground_truth": ["}"], "File": "P2FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6340, "Length": 60, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", ".", "empty", "(", ")", ")", "return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getLinkerPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "CPID", ")", ")", ";"], "ground_truth": ["return", "OutContext", ".", "getOrCreateSymbol", "(", "Twine", "(", "getDataLayout", "(", ")", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "+", "Twine", "(", "CPID", ")", ")", ";"], "File": "AArch64AsmPrinter12", "Func": "GetCPISymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6341, "Length": 81, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SparcMCCodeEmitter14", "Func": "createSparcMCCodeEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6342, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtepu32_ps", "(", "__mmask16", "__U", ",", "__m512i", "__A", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_cvtudq2ps512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtepu32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6343, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "<STR_LIT>", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SDValue", "cpOut", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Reg", ",", "T", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "cpOut", ";"], "File": "X86ISelLowering73", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6344, "Length": 186, "Cover_Rate": 0.6503496503496503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_rsqrt_ps", "(", "__m128", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_rsqrtps", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_rsqrt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6345, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_rorhi", "(", "__X", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "ia32intrin", "Func": "__rorw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6346, "Length": 9, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ";"], "File": "SparcAsmBackend", "Func": "createObjectWriter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6347, "Length": 21, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "v4s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s64", ",", "v2s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v4s32", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "X86LegalizerInfo24", "Func": "setLegalizerInfoSSE2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6348, "Length": 95, "Cover_Rate": 0.7661290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "SI", ":", "Stores", ")", "{", "const", "MachineMemOperand", "&", "SMO", "=", "getStoreTarget", "(", "SI", ")", ";", "if", "(", "!", "SMO", ".", "getValue", "(", ")", ")", "return", "true", ";", "MemoryLocation", "SL", "(", "SMO", ".", "getValue", "(", ")", ",", "SMO", ".", "getSize", "(", ")", ",", "SMO", ".", "getAAInfo", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "AA", "->", "isNoAlias", "(", "L", ",", "SL", ")", ")", "return", "true", ";"], "File": "HexagonStoreWidening12", "Func": "instrAliased", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6349, "Length": 67, "Cover_Rate": 0.5537190082644629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{"], "ground_truth": ["addPass", "(", "createAtomicExpandPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "XCoreTargetMachine15", "Func": "addIRPasses", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6350, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "IsCMP", "(", "unsigned", "Op", ")", "{", "switch", "(", "Op", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "M68kInstrInfo (2)", "Func": "IsCMP", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6351, "Length": 28, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedScatterBase", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "Value", "*", "Input", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "(", "Ty", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "MVEGatherScatterLowering5", "Func": "tryCreateMaskedScatterBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6352, "Length": 80, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getAddrGlobal", "(", "NodeTy", "*", "N", ",", "SDLoc", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ",", "SDValue", "Chain", ",", "const", "MachinePointerInfo", "&", "PtrInfo", ")", "const", "{", "SDValue", "Tgt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Flag", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "Chain", ",", "Tgt", ",", "PtrInfo", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)", "Func": "getAddrGlobal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6353, "Length": 87, "Cover_Rate": 0.9775280898876404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "ArgType", "->", "isFloatTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "ArgVT", "=", "<STR_LIT>", "(", "ArgSizeInBits", ")", ";", "}", "else", "{", "ArgVT", "=", "VT", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getRoot", "(", ")", ",", "DAG", ".", "getConstant", "(", "ParamOffsetBytes", ",", "<STR_LIT>", ")", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "ArgVT", ",", "false", ",", "false", ",", "ArgBytes", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "ParamOffsetBytes", "+=", "ArgBytes", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "R600ISelLowering1", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6354, "Length": 112, "Cover_Rate": 0.4132841328413284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "MaskBit", "=", "(", "ITState", ".", "Mask", ">>", "(", "<NUM_LIT>", "-", "ITState", ".", "CurPosition", ")", ")", "&", "<NUM_LIT>", ";", "return", "MaskBit", "?", "ITState", ".", "Cond", ":", "<STR_LIT>", "(", "ITState", ".", "Cond", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "currentITCond", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6355, "Length": 34, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_GOT", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_INDNTPOFF", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCInstLower12", "Func": "getVariantKind", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6356, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printThumbLdrLabelOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter20", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6357, "Length": 12, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Iter", "Filler", ";", "RegDU", ".", "setCallerSaved", "(", "*", "Slot", ")", ";"], "ground_truth": ["if", "(", "!", "searchRange", "(", "MBB", ",", "std", "::", "next", "(", "Slot", ")", ",", "MBB", ".", "end", "(", ")", ",", "RegDU", ",", "NM", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";"], "File": "MipsDelaySlotFiller18", "Func": "searchForward", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6358, "Length": 43, "Cover_Rate": 0.3233082706766917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "total_frame_size", ";", "int", "sp_offset", ";", "int", "save_regs_base", ";", "int", "save_offset", ";", "total_frame_size", "=", "cfun", "->", "machine", "->", "total_size", ";", "if", "(", "flag_stack_usage_info", ")", "current_function_static_stack_size", "=", "total_frame_size", ";", "if", "(", "!", "UBYTE_INT", "(", "total_frame_size", ")", ")", "{", "pru_add_to_sp", "(", "cfun", "->", "machine", "->", "save_regs_offset", "-", "total_frame_size", ",", "REG_NOTE_MAX", ")", ";", "save_regs_base", "=", "<NUM_LIT>", ";", "sp_offset", "=", "-", "cfun", "->", "machine", "->", "save_regs_offset", ";"], "ground_truth": ["}"], "File": "pru", "Func": "pru_expand_prologue", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6359, "Length": 64, "Cover_Rate": 0.3368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SM", ")", "SM", "->", "PrintMessage", "(", "I", ".", "first", ",", "SourceMgr", "::", "DK_Note", ",", "I", ".", "second", ")", ";", "}", "Context", ".", "reportError", "(", "Loc", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "HexagonShuffler (2)1", "Func": "reportError", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6360, "Length": 32, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_setzero_hi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6361, "Length": 18, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "if", "(", "IsValidLdStrOpc", ")", "*", "IsValidLdStrOpc", "=", "false", ";", "return", "UINT_MAX", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64LoadStoreOptimizer17", "Func": "getMatchingNonSExtOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6362, "Length": 83, "Cover_Rate": 0.44385026737967914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_expand_movmemsi", "(", "rtx", "dstmem", ",", "rtx", "srcmem", ",", "rtx", "total_bytes", ",", "rtx", "alignment", ")", "{", "if", "(", "nds32_expand_movmemsi_unroll", "(", "dstmem", ",", "srcmem", ",", "total_bytes", ",", "alignment", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "optimize_size", "&&", "optimize", ">", "<NUM_LIT>", ")", "return", "nds32_expand_movmemsi_loop", "(", "dstmem", ",", "srcmem", ",", "total_bytes", ",", "alignment", ")", ";"], "File": "nds32-memory-manipulation5", "Func": "nds32_expand_movmemsi", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6363, "Length": 53, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "stackifyVReg", "(", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "VReg", ")", "{", "assert", "(", "MRI", ".", "getUniqueVRegDef", "(", "VReg", ")", ")", ";", "auto", "I", "=", "Register", "::", "virtReg2Index", "(", "VReg", ")", ";"], "ground_truth": ["if", "(", "I", ">=", "VRegStackified", ".", "size", "(", ")", ")", "VRegStackified", ".", "resize", "(", "I", "+", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyMachineFunctionInfo1", "Func": "stackifyVReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6364, "Length": 50, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Address", ",", "ImmOperand", ",", "Base", ",", "Modifier", ",", "Offset", ",", "Chain", "}", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", ",", "{", "MemOp", "}", ")", ";"], "ground_truth": ["ReplaceNode", "(", "N", ",", "Result", ")", ";"], "File": "HexagonISelDAGToDAGHVX7", "Func": "SelectV65Gather", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6365, "Length": 105, "Cover_Rate": 0.39923954372623577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "=", "MRI", ".", "getReservedRegs", "(", ")", ";", "BitVector", "CalleeSaved", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "const", "uint16_t", "*", "saved", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "while", "(", "*", "saved", ")", "{", "CalleeSaved", ".", "set", "(", "*", "saved", "++", ")", ";", "}", "for", "(", "TargetRegisterClass", "::", "iterator", "i", "=", "<STR_LIT>", ".", "begin", "(", ")", ",", "e", "=", "<STR_LIT>", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "*", "i", ")", "||", "*", "i", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "Reserved", "[", "*", "i", "]", "||", "CalleeSaved", "[", "*", "i", "]", ")", "continue", ";", "SpillReg", "=", "*", "i", ";", "break", ";", "}", "if", "(", "SpillReg", ")", "{", "PMFI", ".", "setS0SpillReg", "(", "SpillReg", ")", ";", "}", "}", "if", "(", "TRI", "->", "requiresRegisterScavenging", "(", "MF", ")", ")", "{", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";"], "ground_truth": ["int", "fi", "=", "MFI", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "RC", ")", ",", "false", ")", ";"], "File": "PatmosFrameLowering1", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6366, "Length": 173, "Cover_Rate": 0.4540682414698163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", "||", "opCode", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCMIPeephole", "Func": "isSupportedCmpOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6367, "Length": 36, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ArgsPreserved", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "getParamCC", "(", "CallConv", ",", "false", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "getRegClassFor", "(", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Sub_f32", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Arg", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ",", "Sub_f32", ")", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "if", "(", "VA", ".", "isExtInLoc", "(", ")", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Arg", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "ArgsBaseOffset", ";", "unsigned", "ValSize", "=", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "Offset", "+=", "<NUM_LIT>", ";"], "ground_truth": ["int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "ValSize", ",", "Offset", ",", "true", ")", ";"], "File": "VEISelLowering11", "Func": "LowerFormalArguments", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6368, "Length": 414, "Cover_Rate": 0.700507614213198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ProcessMI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MOVEMState", "&", "State", ",", "unsigned", "Mask", ",", "int", "Offset", ",", "unsigned", "Reg", ",", "bool", "IsStore", "=", "false", ")", "{", "if", "(", "State", ".", "hasBase", "(", ")", ")", "{", "MOVEMState", "Temp", "=", "State", ";", "if", "(", "State", ".", "isStore", "(", ")", "==", "IsStore", "&&", "State", ".", "getBase", "(", ")", "==", "Reg", "&&", "State", ".", "update", "(", "Offset", ",", "Mask", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "M68kCollapseMOVEMPass", "Func": "ProcessMI", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6369, "Length": 76, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "auto", "Pred", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "if", "(", "Pred", "!=", "<STR_LIT>", "&&", "Pred", "!=", "<STR_LIT>", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "char", "*", "ZM", "=", "Pred", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "ZM", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AArch64AsmParser58", "Func": "tryParseSVEPredicateVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6370, "Length": 110, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "ref_to_res", "=", "gimple_call_arg", "(", "call", ",", "<NUM_LIT>", ")", ";", "tree", "var", "=", "gimple_call_arg", "(", "call", ",", "<NUM_LIT>", ")", ";", "int", "level", "=", "TREE_INT_CST_LOW", "(", "gimple_call_arg", "(", "call", ",", "<NUM_LIT>", ")", ")", ";", "enum", "tree_code", "op", "=", "(", "enum", "tree_code", ")", "TREE_INT_CST_LOW", "(", "gimple_call_arg", "(", "call", ",", "<NUM_LIT>", ")", ")", ";", "gimple_seq", "seq", "=", "NULL", ";", "tree", "r", "=", "NULL_TREE", ";", "push_gimplify_context", "(", "true", ")", ";", "if", "(", "level", "==", "GOMP_DIM_VECTOR", "&&", "oa", "->", "vector_length", "==", "PTX_WARP_SIZE", ")", "{", "for", "(", "int", "shfl", "=", "PTX_WARP_SIZE", "/", "<NUM_LIT>", ";", "shfl", ">", "<NUM_LIT>", ";", "shfl", "=", "shfl", ">>", "<NUM_LIT>", ")", "{", "tree", "other_var", "=", "make_ssa_name", "(", "TREE_TYPE", "(", "var", ")", ")", ";", "nvptx_generate_vector_shuffle", "(", "gimple_location", "(", "call", ")", ",", "other_var", ",", "var", ",", "shfl", ",", "&", "seq", ")", ";", "r", "=", "make_ssa_name", "(", "TREE_TYPE", "(", "var", ")", ")", ";", "gimplify_assign", "(", "r", ",", "fold_build2", "(", "op", ",", "TREE_TYPE", "(", "var", ")", ",", "var", ",", "other_var", ")", ",", "&", "seq", ")", ";", "var", "=", "r", ";"], "ground_truth": ["}"], "File": "nvptx1", "Func": "nvptx_goacc_reduction_fini", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 6371, "Length": 172, "Cover_Rate": 0.4858757062146893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmulhq_m_n_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrdmulhq_m_n_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmulhq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6372, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vreinterpretq_u8_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6373, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "St", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "St", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "St", "->", "isTruncatingStore", "(", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "StVT", "=", "St", "->", "getMemoryVT", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "StVT", "!=", "VT", "&&", "<STR_LIT>", ")", ";", "unsigned", "FromEltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "ToEltSz", "=", "StVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElems", "*", "FromEltSz", "*", "ToEltSz", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "<NUM_LIT>", "!=", "(", "NumElems", "*", "FromEltSz", ")", "%", "ToEltSz", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SizeRatio", "=", "FromEltSz", "/", "ToEltSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "ToEltSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "WideVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVecVT", ",", "StVal", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "(", "i", "+", "<NUM_LIT>", ")", "*", "SizeRatio", "-", "<NUM_LIT>", ":", "i", "*", "SizeRatio", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "DL", ",", "WideVec", ",", "DAG", ".", "getUNDEF", "(", "WideVec", ".", "getValueType", "(", ")", ")", ",", "ShuffleVec", ")", ";", "MVT", "StoreType", "=", "<STR_LIT>", ";", "for", "(", "MVT", "Tp", ":", "<STR_LIT>", "(", ")", ")", "{", "if", "(", "TLI", ".", "isTypeLegal", "(", "Tp", ")", "&&", "Tp", ".", "getSizeInBits", "(", ")", "<=", "NumElems", "*", "ToEltSz", ")", "StoreType", "=", "Tp", ";", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "StoreType", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["EVT", "StoreVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreType", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "EVT", "(", "StoreType", ")", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformSTORECombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6374, "Length": 415, "Cover_Rate": 0.35050675675675674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_VEC_CONCAT", "(", "v2mode", ",", "op0", ",", "op1", ")", ";", "return", "mips_expand_vselect", "(", "target", ",", "x", ",", "perm", ",", "nelt", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_expand_vselect_vconcat", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6375, "Length": 24, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "MCInstrInfo", "const", "*", "MCII", ")", ":"], "ground_truth": ["MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "MCII", "(", "MCII", ")", ",", "MRI", "(", "*", "Ctx", ".", "getRegisterInfo", "(", ")", ")", "{"], "File": "AMDGPUDisassembler18", "Func": "AMDGPUDisassembler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6376, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask2_permutex2var_pd", "(", "__m128d", "__A", ",", "__m128i", "__I", ",", "__mmask8", "__U", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_vpermi2varpd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "__I", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask2_permutex2var_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6377, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSectionData", "&", "ABIShndxSD", "=", "MCA", ".", "getOrCreateSectionData", "(", "*", "Sec", ")", ";", "ABIShndxSD", ".", "setAlignment", "(", "<NUM_LIT>", ")", ";", "OS", ".", "SwitchSection", "(", "Sec", ")", ";", "OS", "<<", "ABIFlagsSection", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer11", "Func": "emitMipsAbiFlags", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6378, "Length": 31, "Cover_Rate": 0.3163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "VA", ")", "override", "{", "switch", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "MOSCallLowering", "Func": "assignValueToReg", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6379, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "mask_fixed", ";", "bool", "fixp_p", "=", "true", ";", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "op", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "op", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "op", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "REG_P", "(", "xop", "[", "<NUM_LIT>", "]", ")", "||", "CONST_INT_P", "(", "xop", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "plen", ")", "*", "plen", "=", "<NUM_LIT>", ";", "else", "if", "(", "flag_print_asm_name", ")", "fprintf", "(", "asm_out_file", ",", "ASM_COMMENT_START", "<STR_LIT>", ",", "map", ")", ";", "mask_fixed", "=", "avr_map_metric", "(", "map", ",", "MAP_MASK_FIXED_0_7", ")", ";", "if", "(", "REGNO", "(", "xop", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "xop", "[", "<NUM_LIT>", "]", ")", ")", "{", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "tmp_reg_rtx", ";", "fixp_p", "=", "false", ";", "}", "if", "(", "avr_map_metric", "(", "map", ",", "MAP_MASK_PREIMAGE_F", ")", ")", "{", "int", "n_fix", "=", "<NUM_LIT>", ",", "n_nofix", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "REG_P", "(", "xop", "[", "<NUM_LIT>", "]", ")", ")", ";", "avr_move_bits", "(", "xop", ",", "map", ",", "true", ",", "&", "n_fix", ")", ";", "avr_move_bits", "(", "xop", ",", "map", ",", "false", ",", "&", "n_nofix", ")", ";", "if", "(", "fixp_p", "&&", "n_fix", "-", "n_nofix", ">", "<NUM_LIT>", ")", "{", "xop", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "~", "mask_fixed", ",", "QImode", ")", ";", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "fixp_p", "=", "false", ";", "}", "}", "else", "{", "if", "(", "fixp_p", "&&", "mask_fixed", ")", "{", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "fixp_p", "=", "false", ";", "}", "}"], "ground_truth": ["avr_move_bits", "(", "xop", ",", "map", ",", "fixp_p", ",", "plen", ")", ";"], "File": "avr", "Func": "avr_out_insert_bits", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6380, "Length": 274, "Cover_Rate": 0.8867313915857605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "create<ISA_LIT>ClonerPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>Cloner", "(", ")", ";"], "File": "PIC16Cloner", "Func": "createPIC16ClonerPass", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6381, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasDynAlloca", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo12", "Func": "hasDynAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6382, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "Opc", "=", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Flag", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "File": "MSP430ISelLowering20", "Func": "LowerReturn", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6383, "Length": 126, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>BranchTargetsPass", "(", ")", "{", "return", "new", "<ISA_LIT>BranchTargets", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMBranchTargets", "Func": "createARMBranchTargetsPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6384, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EQ", ":", "case", "NE", ":", "case", "GTU", ":", "case", "LTU", ":", "case", "GEU", ":", "case", "LEU", ":", "return", "<NUM_LIT>", ";", "case", "GT", ":", "case", "LT", ":", "case", "GE", ":", "case", "LE", ":"], "ground_truth": ["return", "!", "(", "cc_prev_status", ".", "flags", "&", "CC_NO_OVERFLOW", ")", ";"], "File": "m68k4", "Func": "valid_dbcc_comparison_p_2", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6385, "Length": 43, "Cover_Rate": 0.6231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", ";", "if", "(", "type", "&&", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "(", "size", "=", "int_size_in_bytes", "(", "type", ")", ")", ">", "UNITS_PER_WORD", "&&", "(", "size", "%", "UNITS_PER_WORD", "!=", "<NUM_LIT>", ")", "&&", "(", "reg", "+", "mcore_num_arg_regs", "(", "mode", ",", "type", ")", "<=", "(", "FIRST_PARM_REG", "+", "NPARM_REGS", ")", ")", ")", "{", "rtx", "arg_regs", "[", "NPARM_REGS", "]", ";", "int", "nregs", ";", "rtx", "result", ";", "rtvec", "rtvec", ";", "for", "(", "nregs", "=", "<NUM_LIT>", ";", "size", ">", "<NUM_LIT>", ";", "size", "-=", "UNITS_PER_WORD", ")", "{"], "ground_truth": ["arg_regs", "[", "nregs", "]", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "reg", "++", ")", ",", "GEN_INT", "(", "nregs", "*", "UNITS_PER_WORD", ")", ")", ";"], "File": "mcore", "Func": "handle_structs_in_regs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6386, "Length": 116, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ix86_fp_jump_nontrivial_p", "(", "enum", "rtx_code", "code", ")", "{", "enum", "rtx_code", "bypass_code", ",", "first_code", ",", "second_code", ";", "if", "(", "!", "TARGET_CMOVE", ")", "return", "true", ";", "ix86_fp_comparison_codes", "(", "code", ",", "&", "bypass_code", ",", "&", "first_code", ",", "&", "second_code", ")", ";"], "ground_truth": ["return", "bypass_code", "!=", "UNKNOWN", "||", "second_code", "!=", "UNKNOWN", ";"], "File": "i3863", "Func": "ix86_fp_jump_nontrivial_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6387, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TM", ".", "getABIInfo", "(", ")", ".", "getABIType", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaSubtarget1", "Func": "isWindowABI", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6388, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "FrameSize", "=", "determineFrameLayout", "(", "MF", ",", "UseEstimate", ",", "&", "NewMaxCallFrameSize", ")", ";", "MF", ".", "getFrameInfo", "(", ")", ".", "setStackSize", "(", "FrameSize", ")", ";"], "ground_truth": ["MF", ".", "getFrameInfo", "(", ")", ".", "setMaxCallFrameSize", "(", "NewMaxCallFrameSize", ")", ";"], "File": "PPCFrameLowering16", "Func": "determineFrameLayoutAndUpdate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6389, "Length": 35, "Cover_Rate": 0.603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vctp16q_mhi", "(", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vctp16q_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6390, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "NI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "if", "(", "NI", "==", "MBB", ".", "end", "(", ")", ")", "return", ";", "unsigned", "Opc", "=", "NI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "NI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "if", "(", "NumBytes", ")", "*", "NumBytes", "-=", "NI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "NI", ")", ";", "MBBI", "=", "NI", ";"], "ground_truth": ["}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "NI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{"], "File": "X86FrameLowering (2)", "Func": "mergeSPUpdatesDown", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6391, "Length": 146, "Cover_Rate": 0.6728110599078341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "const", "auto", "&", "Pair", ":", "Info", ")", "{", "auto", "TargetMBB", "=", "Pair", ".", "first", ";", "const", "auto", "&", "Instrs", "=", "Pair", ".", "second", ".", "Instructions", ";", "if", "(", "Instrs", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "continue", ";", "Changed", "=", "true", ";", "auto", "CommonDom", "=", "Instrs", ".", "front", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "auto", "CurNextMI", ":", "drop_begin", "(", "Instrs", ",", "<NUM_LIT>", ")", ")", "{", "assert", "(", "CommonDom", "&&", "<STR_LIT>", ")", ";", "assert", "(", "CurNextMI", "->", "getParent", "(", ")", "&&", "<STR_LIT>", ")", ";", "CommonDom", "=", "MDT", "->", "findNearestCommonDominator", "(", "CommonDom", ",", "CurNextMI", "->", "getParent", "(", ")", ")", ";", "}", "MachineInstr", "*", "FoundMI", "=", "nullptr", ";", "for", "(", "auto", "I", "=", "CommonDom", "->", "instr_rbegin", "(", ")", ",", "E", "=", "CommonDom", "->", "instr_rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "TargetMBB", ")", "{", "FoundMI", "=", "&", "MI", ";"], "ground_truth": ["break", ";"], "File": "TVMContinuationsHoist", "Func": "optimize", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6392, "Length": 182, "Cover_Rate": 0.4008810572687225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "unsigned", "Pos", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", "||", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "Pos", "-=", "<NUM_LIT>", ";", "assert", "(", "(", "Pos", "<", "<NUM_LIT>", "||", "(", "Pos", "<", "<NUM_LIT>", "&&", "MCID", ".", "Opcode", "!=", "<STR_LIT>", "&&", "MCID", ".", "Opcode", "!=", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "Binary", "|=", "Pos", "<<", "<NUM_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "ShiftOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<STR_LIT>", "Opc", "=", "<STR_LIT>", "(", "ShiftOp", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Binary", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", "&&", "Opc", "==", "<STR_LIT>", ")", "ShiftAmt", "=", "<NUM_LIT>", ";"], "ground_truth": ["assert", "(", "ShiftAmt", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitSaturateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6393, "Length": 183, "Cover_Rate": 0.7379032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "BlockInfo", ".", "insert", "(", "BlockInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "computeBlockSize", "(", "*", "OrigBB", ")", ";", "computeBlockSize", "(", "*", "NewBB", ")", ";", "adjustBlockOffsets", "(", "*", "OrigBB", ")", ";", "++", "NumSplit", ";"], "ground_truth": ["return", "NewBB", ";"], "File": "AArch64BranchRelaxation1", "Func": "splitBlockBeforeInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6394, "Length": 106, "Cover_Rate": 0.7310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "Thumb2InstrInfo11", "Func": "positiveOffsetOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6395, "Length": 51, "Cover_Rate": 0.35172413793103446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "MipsDelaySlotFiller", "Func": "getAnalysisUsage", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6396, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasBranchPredictor", "(", ")", "&&", "L", "->", "getNumBlocks", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "if", "(", "getBooleanLoopAttribute", "(", "L", ",", "<STR_LIT>", ")", ")", "return", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "I", ".", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", ";", "if", "(", "isa", "<", "CallInst", ">", "(", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "!", "isLoweredToCall", "(", "F", ")", ")", "continue", ";", "}", "return", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo35", "Func": "getUnrollingPreferences", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6397, "Length": 124, "Cover_Rate": 0.33513513513513515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "bool", "isOptSize", "(", "const", "MachineFunction", "&", "MF", ")", "{", "AttributeSet", "AF", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "return", "AF", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeForSize", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering (2)3", "Func": "isOptSize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6398, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "switch", "(", "CM", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "SparcMCTargetDesc20", "Func": "createSparcMCCodeGenInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6399, "Length": 42, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PotentiallyNewifiableTFR", ".", "clear", "(", ")", ";", "findPotentialNewifiableTFRs", "(", "*", "BI", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "BI", "->", "begin", "(", ")", ",", "End", "=", "BI", "->", "end", "(", ")", ";", "MI", "!=", "End", ";", ")", "{", "MachineInstr", "&", "I1", "=", "*", "MI", "++", ";", "if", "(", "I1", ".", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "ShouldCombineAggressively", "&&", "PotentiallyNewifiableTFR", ".", "count", "(", "&", "I1", ")", ")", "continue", ";", "if", "(", "!", "isCombinableInstType", "(", "I1", ",", "TII", ",", "ShouldCombineAggressively", ")", ")", "continue", ";", "bool", "DoInsertAtI1", "=", "false", ";", "DbgMItoMove", ".", "clear", "(", ")", ";", "MachineInstr", "*", "I2", "=", "findPairable", "(", "I1", ",", "DoInsertAtI1", ",", "OptForSize", ")", ";", "if", "(", "I2", ")", "{", "HasChanged", "=", "true", ";", "combine", "(", "I1", ",", "*", "I2", ",", "MI", ",", "DoInsertAtI1", ",", "OptForSize", ")", ";", "}", "}", "}", "return", "HasChanged", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine6", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6400, "Length": 139, "Cover_Rate": 0.5129151291512916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "*", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "*", "ST", ".", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo1", "Func": "HexagonTTIImpl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6401, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_ternarylogic_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "__m512i", "__C", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pternlogd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "(", "unsigned", "char", ")", "__imm", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin2", "Func": "_mm512_ternarylogic_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6402, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_type", "type", ";", "if", "(", "LABEL_P", "(", "insn", ")", ")", "arc_ccfsm_at_label", "(", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "insn", ")", ",", "state", ")", ";"], "ground_truth": ["else", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_VEC", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_DIFF_VEC", "&&", "(", "(", "type", "=", "get_attr_type", "(", "insn", ")", ")", "==", "TYPE_BRANCH", "||", "(", "(", "type", "==", "TYPE_UNCOND_BRANCH", "||", "type", "==", "TYPE_RETURN", ")", "&&", "ARC_CCFSM_BRANCH_DELETED_P", "(", "state", ")", ")", ")", ")", "{"], "File": "arc", "Func": "arc_ccfsm_post_advance", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6403, "Length": 82, "Cover_Rate": 0.5061728395061729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAligned", "=", "(", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ">=", "Alignment", ")", "||", "RI", ".", "canRealignStack", "(", "MF", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", ",", "TM", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";"], "ground_truth": ["addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";"], "File": "X86InstrInfo116", "Func": "loadRegFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6404, "Length": 69, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FREM", ":", "return", "legalizeFrem", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_<ISA_LIT>TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTO<ISA_LIT>", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_F<ISA_LIT>N", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "case", "TargetOpcode", "::", "G_UDIVREM", ":", "return", "legalizeUnsignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "case", "TargetOpcode", "::", "G_SDIVREM", ":", "return", "legalizeSignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FLOG", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", ")", ";", "case", "TargetOpcode", "::", "G_FLOG10", ":", "return", "legalizeFlog", "(", "MI", ",", "B", ",", "numbers", "::", "ln2f", "/", "numbers", "::", "ln10f", ")", ";", "case", "TargetOpcode", "::", "G_FEXP", ":", "return", "legalizeFExp", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FPOW", ":", "return", "legalizeFPow", "(", "MI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FFLOOR", ":", "return", "legalizeFFloor", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":"], "ground_truth": ["return", "legalizeBuildVector", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6405, "Length": 463, "Cover_Rate": 0.8402903811252269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittleEndian", ",", "bool", "IsILP32", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "IsLittleEndian", ")", ",", "OSABI", "(", "OSABI", ")", ",", "IsILP32", "(", "IsILP32", ")", "{"], "ground_truth": ["}"], "File": "AArch64AsmBackend (2)1", "Func": "ELFAArch64AsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6406, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "++", "I", ")", "{", "unsigned", "TmpReg", "=", "MRI", ".", "createVirtualRegister", "(", "isThumb1", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "attachMEMCPYScratchRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6407, "Length": 56, "Cover_Rate": 0.3128491620111732, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_reduce_round_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "int", "__C", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_reducesd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__C", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512dqintrin1", "Func": "_mm_reduce_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6408, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vrsqrte_f32", "(", "float32x2_t", "a", ")", "{", "float32x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrsqrte_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6409, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "A", ".", "getSimpleValueType", "(", ")", ";"], "ground_truth": ["return", "DAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "B", ")", ";"], "File": "X86ParabixISelLowering", "Func": "UREM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6410, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDDRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "DDDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler24", "Func": "DecodeDDRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6411, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallSetVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "ElseBlocks", ";", "SmallVector", "<", "Register", ">", "CandidateRegs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "MBB", ")", "<<", "' '", "<<", "printMBBReference", "(", "*", "IfTarget", ")", "<<", "' '", "<<", "printMBBReference", "(", "*", "Endif", ")", "<<", "'\\n'", ")", ";", "collectElseRegionBlocks", "(", "IfTarget", ",", "Endif", ",", "ElseBlocks", ")", ";", "collectCandidateRegisters", "(", "&", "MBB", ",", "IfTarget", ",", "Endif", ",", "ElseBlocks", ",", "CandidateRegs", ")", ";", "MadeChange", "|=", "!", "CandidateRegs", ".", "empty", "(", ")", ";", "for", "(", "auto", "Reg", ":", "CandidateRegs", ")", "optimizeLiveRange", "(", "Reg", ",", "&", "MBB", ",", "IfTarget", ",", "Endif", ",", "ElseBlocks", ")", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "*", "LoopHeader", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "auto", "*", "LoopEnd", "=", "&", "MBB", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "LoopHeader", ")", "<<", "'\\n'", ")", ";", "SmallSetVector", "<", "Register", ",", "<NUM_LIT>", ">", "CandidateRegs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Instructions", ";", "SmallSetVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Blocks", ";", "collectWaterfallCandidateRegisters", "(", "LoopHeader", ",", "LoopEnd", ",", "CandidateRegs", ",", "Blocks", ",", "Instructions", ")", ";", "MadeChange", "|=", "!", "CandidateRegs", ".", "empty", "(", ")", ";", "for", "(", "auto", "Reg", ":", "CandidateRegs", ")", "optimizeWaterfallLiveRange", "(", "Reg", ",", "LoopHeader", ",", "Blocks", ",", "Instructions", ")", ";", "}", "}", "}"], "ground_truth": ["return", "MadeChange", ";"], "File": "SIOptimizeVGPRLiveRange", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6412, "Length": 224, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "STRCMP", ")", ";", "OPCODE", "(", "SEARCH_STRING", ")", ";", "OPCODE", "(", "IPM", ")", ";", "OPCODE", "(", "MEMBARRIER", ")", ";", "OPCODE", "(", "TBEGIN", ")", ";", "OPCODE", "(", "TBEGIN_NOFLOAT", ")", ";", "OPCODE", "(", "TEND", ")", ";", "OPCODE", "(", "BYTE_MASK", ")", ";", "OPCODE", "(", "ROTATE_MASK", ")", ";", "OPCODE", "(", "REPLICATE", ")", ";", "OPCODE", "(", "JOIN_DWORDS", ")", ";", "OPCODE", "(", "SPLAT", ")", ";", "OPCODE", "(", "MERGE_HIGH", ")", ";", "OPCODE", "(", "MERGE_LOW", ")", ";", "OPCODE", "(", "SHL_DOUBLE", ")", ";", "OPCODE", "(", "PERMUTE_DWORDS", ")", ";", "OPCODE", "(", "PERMUTE", ")", ";", "OPCODE", "(", "PACK", ")", ";", "OPCODE", "(", "PACKS_CC", ")", ";", "OPCODE", "(", "PACKLS_CC", ")", ";", "OPCODE", "(", "UNPACK_HIGH", ")", ";", "OPCODE", "(", "UNPACKL_HIGH", ")", ";", "OPCODE", "(", "UNPACK_LOW", ")", ";", "OPCODE", "(", "UNPACKL_LOW", ")", ";", "OPCODE", "(", "VSHL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRA_BY_SCALAR", ")", ";", "OPCODE", "(", "VSUM", ")", ";", "OPCODE", "(", "VICMPE", ")", ";", "OPCODE", "(", "VICMPH", ")", ";", "OPCODE", "(", "VICMPHL", ")", ";", "OPCODE", "(", "VICMPES", ")", ";", "OPCODE", "(", "VICMPHS", ")", ";", "OPCODE", "(", "VICMPHLS", ")", ";", "OPCODE", "(", "VFCMPE", ")", ";", "OPCODE", "(", "STRICT_VFCMPE", ")", ";", "OPCODE", "(", "STRICT_VFCMPES", ")", ";", "OPCODE", "(", "VFCMPH", ")", ";", "OPCODE", "(", "STRICT_VFCMPH", ")", ";", "OPCODE", "(", "STRICT_VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHE", ")", ";", "OPCODE", "(", "STRICT_VFCMPHE", ")", ";", "OPCODE", "(", "STRICT_VFCMPHES", ")", ";", "OPCODE", "(", "VFCMPES", ")", ";", "OPCODE", "(", "VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHES", ")", ";", "OPCODE", "(", "VFTCI", ")", ";", "OPCODE", "(", "VEXTEND", ")", ";", "OPCODE", "(", "STRICT_VEXTEND", ")", ";", "OPCODE", "(", "VROUND", ")", ";", "OPCODE", "(", "STRICT_VROUND", ")", ";", "OPCODE", "(", "VTM", ")", ";", "OPCODE", "(", "VFAE_CC", ")", ";", "OPCODE", "(", "VFAEZ_CC", ")", ";", "OPCODE", "(", "VFEE_CC", ")", ";", "OPCODE", "(", "VFEEZ_CC", ")", ";", "OPCODE", "(", "VFENE_CC", ")", ";", "OPCODE", "(", "VFENEZ_CC", ")", ";", "OPCODE", "(", "VISTR_CC", ")", ";", "OPCODE", "(", "VSTRC_CC", ")", ";", "OPCODE", "(", "VSTRCZ_CC", ")", ";", "OPCODE", "(", "VSTRS_CC", ")", ";", "OPCODE", "(", "VSTRSZ_CC", ")", ";", "OPCODE", "(", "TDC", ")", ";", "OPCODE", "(", "ATOMIC_SWAPW", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_ADD", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_SUB", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_AND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_OR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_XOR", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_NAND", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MIN", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_MAX", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_UMIN", ")", ";", "OPCODE", "(", "ATOMIC_LOADW_UMAX", ")", ";", "OPCODE", "(", "ATOMIC_CMP_SWAPW", ")", ";", "OPCODE", "(", "ATOMIC_CMP_SWAP", ")", ";", "OPCODE", "(", "ATOMIC_LOAD_128", ")", ";", "OPCODE", "(", "ATOMIC_STORE_128", ")", ";", "OPCODE", "(", "ATOMIC_CMP_SWAP_128", ")", ";", "OPCODE", "(", "LRV", ")", ";", "OPCODE", "(", "STRV", ")", ";", "OPCODE", "(", "VLER", ")", ";", "OPCODE", "(", "VSTER", ")", ";"], "ground_truth": ["OPCODE", "(", "PREFETCH", ")", ";"], "File": "SystemZISelLowering100", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6413, "Length": 425, "Cover_Rate": 0.6498470948012233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "(", "Subtarget", "->", "hasSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "LHS", ",", "RHS", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "File": "X86ISelLowering114", "Func": "PerformFSUBCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6414, "Length": 79, "Cover_Rate": 0.5939849624060151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "hasLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineMemOperand", "*", "&", "MMO", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "if", "(", "TargetInstrInfo", "::", "hasLoadFromStackSlot", "(", "*", "MII", ",", "MMO", ",", "FrameIndex", ")", ")", "return", "true", ";", "return", "false", ";", "}"], "ground_truth": ["return", "TargetInstrInfo", "::", "hasLoadFromStackSlot", "(", "MI", ",", "MMO", ",", "FrameIndex", ")", ";"], "File": "HexagonInstrInfo13", "Func": "hasLoadFromStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6415, "Length": 108, "Cover_Rate": 0.9908256880733946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_CODE", "(", "mem_src", ")", "==", "ZERO_EXTEND", ")", "||", "(", "GET_CODE", "(", "mem_src", ")", "==", "SIGN_EXTEND", ")", ")", "mem_src", "=", "XEXP", "(", "mem_src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "mem_src", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "nds32-relax-opt", "Func": "nds32_reg_base_load_store_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6416, "Length": 47, "Cover_Rate": 0.40869565217391307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "count", "++", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "optimize_size", ")", "goto", "generate_compact_code", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", ")", ";", "output_asm_insn", "(", "buf", ",", "NULL", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "TARGET_45", ")", "{", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", ")", ";", "output_asm_insn", "(", "buf", ",", "operands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", ")", ";", "output_asm_insn", "(", "buf", ",", "NULL", ")", ";", "}", "count", "++", ";", "break", ";", "default", ":", "if", "(", "optimize_size", ")", "goto", "generate_compact_code", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", ")", ";", "output_asm_insn", "(", "buf", ",", "NULL", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "TARGET_45", ")", "{", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", ")", ";", "output_asm_insn", "(", "buf", ",", "operands", ")", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "ground_truth": ["sprintf", "(", "buf", ",", "<STR_LIT>", ",", "count", ")", ";"], "File": "pdp113", "Func": "output_block_move", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6417, "Length": 227, "Cover_Rate": 0.3808724832214765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "maybe_set_link_compat", "(", "void", ")", "{"], "ground_truth": ["}"], "File": "vms-ld", "Func": "maybe_set_link_compat", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 6418, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Callee", "==", "nullptr", ")", "return", "false", ";", "BasicBlock", "*", "BB", "=", "CI", "->", "getParent", "(", ")", ";", "LLVMContext", "&", "Context", "=", "CI", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "B", "(", "Context", ")", ";", "B", ".", "SetInsertPoint", "(", "BB", ",", "CI", "->", "getIterator", "(", ")", ")", ";", "if", "(", "const", "FPMathOperator", "*", "FPOp", "=", "dyn_cast", "<", "const", "FPMathOperator", ">", "(", "CI", ")", ")", "B", ".", "setFastMathFlags", "(", "FPOp", "->", "getFastMathFlags", "(", ")", ")", ";", "switch", "(", "Callee", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "!", "EnablePreLink", "&&", "fold_wavefrontsize", "(", "CI", ",", "B", ")", ";", "}", "FuncInfo", "FInfo", ";", "if", "(", "!", "parseFunctionName", "(", "Callee", "->", "getName", "(", ")", ",", "FInfo", ")", ")", "return", "false", ";", "if", "(", "CI", "->", "arg_size", "(", ")", "!=", "FInfo", ".", "getNumArgs", "(", ")", ")", "return", "false", ";", "if", "(", "TDOFold", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "if", "(", "isUnsafeMath", "(", "CI", ")", "&&", "evaluateCall", "(", "CI", ",", "FInfo", ")", ")", "return", "true", ";", "switch", "(", "FInfo", ".", "getId", "(", ")", ")", "{", "case", "<ISA_LIT>LibFunc", "::", "EI_RECIP", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "HALF", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_recip", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_DIVIDE", ":", "assert", "(", "(", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "NATIVE", "||", "FInfo", ".", "getPrefix", "(", ")", "==", "<ISA_LIT>LibFunc", "::", "HALF", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_divide", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_POW", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_POWR", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_POWN", ":", "return", "fold_pow", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_ROOTN", ":", "return", "(", "getVecSize", "(", "FInfo", ")", "!=", "<NUM_LIT>", ")", "?", "false", ":", "fold_rootn", "(", "CI", ",", "B", ",", "FInfo", ")", ";", "case", "<ISA_LIT>LibFunc", "::", "EI_FMA", ":", "case", "<ISA_LIT>LibFunc", "::", "EI_MAD", ":"], "ground_truth": ["case", "<ISA_LIT>LibFunc", "::", "EI_NFMA", ":"], "File": "AMDGPULibCalls2", "Func": "fold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6419, "Length": 356, "Cover_Rate": 0.6793893129770993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerDarwinGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "return", "LowerELFGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering105", "Func": "LowerGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6420, "Length": 32, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vfmal_highv4sf", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vfmlalq_high_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6421, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "MCS51TargetStreamer", "Func": "MCS51TargetStreamer", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6422, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "TargetLowering", "::", "allowsMemoryAccess", "(", "Context", ",", "DL", ",", "VT", ",", "AddrSpace", ",", "Alignment", ",", "Flags", ",", "Fast", ")", ";"], "File": "TeakISelLowering", "Func": "allowsMemoryAccess", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6423, "Length": 41, "Cover_Rate": 0.5394736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "inner_mode", "=", "GET_MODE", "(", "inner", ")", ";", "if", "(", "inner_mode", "==", "mode", ")", "return", "inner", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "inner_mode", ")", ">=", "GET_MODE_SIZE", "(", "mode", ")", ")", "x", "=", "inner", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "inner_mode", ")", "<", "GET_MODE_SIZE", "(", "mode", ")", "&&", "(", "!", "need_sign_ext", "||", "GET_CODE", "(", "x", ")", "==", "SIGN_EXTEND", ")", ")", "{", "code", "=", "GET_CODE", "(", "x", ")", ";", "x", "=", "inner", ";", "}"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_gen_truncate", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6424, "Length": 74, "Cover_Rate": 0.5606060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ReverseIter", "getNonDebugInstr", "(", "ReverseIter", "B", ",", "const", "ReverseIter", "&", "E", ")", "{", "for", "(", ";", "B", "!=", "E", ";", "++", "B", ")", "if", "(", "!", "B", "->", "isDebugValue", "(", ")", ")", "return", "B", ";", "return", "E", ";"], "ground_truth": ["}"], "File": "MipsLongBranch10", "Func": "getNonDebugInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6425, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_FCOS", ":", "case", "TargetOpcode", "::", "G_FSIN", ":", "case", "TargetOpcode", "::", "G_FLOG10", ":", "case", "TargetOpcode", "::", "G_FLOG", ":", "case", "TargetOpcode", "::", "G_FLOG2", ":", "case", "TargetOpcode", "::", "G_FSQRT", ":", "case", "TargetOpcode", "::", "G_FABS", ":", "case", "TargetOpcode", "::", "G_FEXP", ":", "case", "TargetOpcode", "::", "G_FRINT", ":", "case", "TargetOpcode", "::", "G_INTRINSIC_TRUNC", ":", "case", "TargetOpcode", "::", "G_INTRINSIC_ROUND", ":"], "ground_truth": ["return", "true", ";"], "File": "M88kRegisterBankInfo", "Func": "isPreISelGenericFloatingPointOpcode", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6426, "Length": 58, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerUMUL_LOHI", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "XCoreISelLowering5", "Func": "LowerUMUL_LOHI", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6427, "Length": 75, "Cover_Rate": 0.4934210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", "Isa", "=", "<STR_LIT>", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Major", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";", "Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Minor", ",", "Ctx", ")", ")", ";", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Sym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "create", "(", "Isa", ".", "Stepping", ",", "Ctx", ")", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "AMDGPUAsmParser", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6428, "Length": 109, "Cover_Rate": 0.5215311004784688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isGFX11Plus", "(", "STI", ")", "?", "ID_MASK_GFX11Plus_", ":", "ID_MASK_PreGFX11_", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "getMsgIdMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6429, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsVALIGN", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", "return", "lowerShuffleAsDecomposedShuffleMerge", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "!", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "&&", "!", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", "if", "(", "SDValue", "Result", "=", "lowerShuffleAsLanePermuteAndRepeatedMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "lowerShuffleAsDecomposedShuffleMerge", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerV4I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6430, "Length": 221, "Cover_Rate": 0.3856893542757417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_ALTERA_NIOS2", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "Nios2ELFObjectWriter", "Func": "Nios2ELFObjectWriter", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6431, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmlal_high_lane_s32", "(", "int64x2_t", "__a", ",", "int32x4_t", "__b", ",", "int32x2_t", "__c", ",", "int", "const", "__d", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_sqdmlal2_lanev4si", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "File": "arm", "Func": "neon2_vqdmlal_high_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6432, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FirstRegOp", "!=", "SecondRegOp", ")", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "FirstRegOp", ",", "SecondRegOp", ",", "<STR_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "else", "TOut", ".", "emitEmptyDelaySlot", "(", "false", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "FirstRegOp", ",", "<STR_LIT>", ",", "SecondRegOp", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "expandAbs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6433, "Length": 55, "Cover_Rate": 0.39568345323741005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineVectorInsert", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "combineVectorInsert", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6434, "Length": 117, "Cover_Rate": 0.936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_mulpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mul_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6435, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "return", "Reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SparcISelLowering (2)2", "Func": "toCallerWindow", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6436, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "Alias", ";", "++", "Alias", ")", "if", "(", "RegSet", ".", "count", "(", "*", "Alias", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller39", "Func": "IsRegInSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6437, "Length": 23, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "B", ".", "begin", "(", ")", ",", "E", "=", "B", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "I2X", ".", "insert", "(", "std", "::", "make_pair", "(", "MI", ",", "Index", ")", ")", ";", "Defs", ".", "reset", "(", ")", ";", "Uses", ".", "reset", "(", ")", ";", "getDefsUses", "(", "MI", ",", "Defs", ",", "Uses", ")", ";", "DUM", ".", "insert", "(", "std", "::", "make_pair", "(", "Index", ",", "DefUseInfo", "(", "Defs", ",", "Uses", ")", ")", ")", ";"], "ground_truth": ["Index", "++", ";"], "File": "HexagonGenMux (2)", "Func": "buildMaps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6438, "Length": 94, "Cover_Rate": 0.6762589928057554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "hasHardQuad", ")", "return", "TLI", ".", "LowerF128Op", "(", "Op", ",", "DAG", ",", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "SINTTOFP_I32_F128", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Tmp", ")", ";"], "File": "SparcISelLowering21", "Func": "LowerSINT_TO_FP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6439, "Length": 94, "Cover_Rate": 0.752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WidenVector", "(", "SelectionDAG", "&", "DAG", ")", ":", "DAG", "(", "DAG", ")", "{"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "WidenVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6440, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "{", "MIB", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "assert", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addOperand", "(", "Reg0Op", ")", ".", "addOperand", "(", "Reg1Op", ")", ";", "}", "MIB", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "assert", "(", "TII", "->", "get", "(", "Opcode", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "TII", "->", "get", "(", "NewOpc", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "MIB", ".", "addOperand", "(", "MO", ")", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "MergeBaseUpdateLSDouble", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6441, "Length": 192, "Cover_Rate": 0.39263803680981596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "pm", "(", "uint64_t", "&", "Value", ")", "{"], "ground_truth": ["Value", ">>=", "<NUM_LIT>", ";"], "File": "AVRAsmBackend", "Func": "pm", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6442, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vraddhnv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vraddhn_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6443, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APFloat", "Zero", "=", "APFloat", "::", "getZero", "(", "F", ".", "getSemantics", "(", ")", ")", ";", "APFloat", "::", "cmpResult", "Cmp0", "=", "F", ".", "compare", "(", "Zero", ")", ";", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpLessThan", "||", "(", "Cmp0", "==", "APFloat", "::", "cmpUnordered", "&&", "Subtarget", "->", "enableDX10Clamp", "(", ")", ")", ")", "{", "return", "DCI", ".", "DAG", ".", "getConstantFP", "(", "Zero", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["APFloat", "One", "(", "F", ".", "getSemantics", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering (2)3", "Func": "performClampCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6444, "Length": 84, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";", "bool", "IsN64", "=", "TT", ".", "isArch64Bit", "(", ")", "&&", "!", "IsN32", ";", "bool", "HasRelocationAddend", "=", "TT", ".", "isArch64Bit", "(", ")", ";", "auto", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ",", "HasRelocationAddend", ",", "IsN64", ",", "TT", ".", "isLittleEndian", "(", ")", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "TT", ".", "isLittleEndian", "(", ")", ")", ";"], "File": "MipsELFObjectWriter15", "Func": "createMipsELFObjectWriter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6445, "Length": 69, "Cover_Rate": 0.7752808988764045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "is<ISA_LIT>LowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "<STR_LIT>", "&&", "Entry", ".", "WideOpc", "!=", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "<NUM_LIT>", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "<NUM_LIT>", ";", "if", "(", "HasImmOffset", ")", "{", "OffsetImm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "MaxOffset", "=", "(", "(", "<NUM_LIT>", "<<", "ImmLimit", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "(", "OffsetImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "||", "OffsetImm", ">", "MaxOffset", ")", "return", "false", ";", "}", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "if", "(", "Entry", ".", "WideOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "if", "(", "!", "isLdStMul", ")", "{", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "HasImmOffset", ")", "MIB", ".", "addImm", "(", "OffsetImm", "/", "Scale", ")", ";", "assert", "(", "(", "!", "HasShift", "||", "OffsetReg", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "HasOffReg", ")", "MIB", ".", "addReg", "(", "OffsetReg", ",", "getKillRegState", "(", "OffsetKill", ")", "|", "getInternalReadRegState", "(", "OffsetInternal", ")", ")", ";", "}", "for", "(", "unsigned", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";"], "ground_truth": ["++", "NumLdSts", ";"], "File": "Thumb2SizeReduction46", "Func": "ReduceLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6446, "Length": 393, "Cover_Rate": 0.33704974271012006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "layout_type", "(", "aarch64_bf16_type_node", ")", ";"], "ground_truth": ["lang_hooks", ".", "types", ".", "register_builtin_type", "(", "aarch64_bf16_type_node", ",", "<STR_LIT>", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_init_bf16_types", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6447, "Length": 16, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UP", ".", "Runtime", "=", "UP", ".", "Partial", "=", "true", ";", "if", "(", "L", "&&", "L", "->", "empty", "(", ")", "&&", "canPeel", "(", "L", ")", "&&", "SE", ".", "getSmallConstantTripCount", "(", "L", ")", "==", "<NUM_LIT>", "&&", "SE", ".", "getSmallConstantMaxTripCount", "(", "L", ")", ">", "<NUM_LIT>", "&&", "SE", ".", "getSmallConstantMaxTripCount", "(", "L", ")", "<=", "<NUM_LIT>", ")", "{", "UP", ".", "PeelCount", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo", "Func": "getUnrollingPreferences", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6448, "Length": 60, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshlq_m_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqrshlq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrshlq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6449, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "TARGET_FPU_auto", ";", "i", "++", ")", "{", "arm_initialize_isa", "(", "fpubits", ",", "all_fpus", "[", "i", "]", ".", "isa_bits", ")", ";", "bitmap_and_compl", "(", "tmpset", ",", "isa_all_fpubits_internal", ",", "fpubits", ")", ";", "bitmap_clear", "(", "isa_all_fpubits_internal", ")", ";", "bitmap_copy", "(", "isa_all_fpubits_internal", ",", "tmpset", ")", ";", "}", "if", "(", "!", "bitmap_empty_p", "(", "isa_all_fpubits_internal", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["ASSERT_TRUE", "(", "bitmap_empty_p", "(", "isa_all_fpubits_internal", ")", ")", ";"], "File": "arm", "Func": "arm_test_fpu_data", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6450, "Length": 76, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc", "Func": "HexagonGetLastSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6451, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "(", "V", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "V", "/=", "Scale", ";", "return", "V", "==", "(", "V", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "V", "<", "<NUM_LIT>", ")", "V", "=", "-", "V", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "V", "==", "(", "V", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "V", "==", "(", "V", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "(", "V", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "V", ">>=", "<NUM_LIT>", ";", "return", "V", "==", "(", "V", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "isLegalAddressImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6452, "Length": 175, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MulOp1", "=", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OP0", ";", "SDValue", "OP1", ";", "if", "(", "MulOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sext0", "=", "MulOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sext0", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "OP0", "=", "Sext0", ";", "}", "else", "if", "(", "MulOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "MulOp0", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "->", "getMemoryVT", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getAddressingMode", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "OP0", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LD", "->", "getBasePtr", "(", ")", ",", "TargetConst0", ",", "Chain", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "if", "(", "MulOp1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sext1", "=", "MulOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Sext1", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "SelectCode", "(", "N", ")", ";"], "File": "HexagonISelDAGToDAG13", "Func": "SelectTruncate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6453, "Length": 230, "Cover_Rate": 0.36507936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_minph256_mask", "(", "__A", ",", "__B", ",", "_mm256_setzero_ph", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_min_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6454, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "BeforeI", "=", "I", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "if", "(", "!", "TFI", "->", "restoreCalleeSavedRegisters", "(", "*", "MBB", ",", "I", ",", "CSI", ",", "TRI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "*", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "MBB", "->", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "AtStart", ")", "I", "=", "MBB", "->", "begin", "(", ")", ";"], "File": "WebAssemblyPEI", "Func": "insertCSRSpillsAndRestores", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6455, "Length": 130, "Cover_Rate": 0.3073286052009456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srav_epi16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_psrav32hi_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_srav_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6456, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>SelectRet", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "<ISA_LIT>SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "ZExt", ":", "return", "<ISA_LIT>SelectZExt", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "<ISA_LIT>SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "Shl", ":", "return", "<ISA_LIT>SelectShift", "(", "I", ")", ";", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "URem", ":", "return", "<ISA_LIT>SelectDivRem", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "<ISA_LIT>SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Trunc", ":", "return", "<ISA_LIT>SelectTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "<ISA_LIT>SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "<ISA_LIT>SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "<ISA_LIT>SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "{", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "DstVT", ".", "bitsGT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectZExt", "(", "I", ")", ";", "if", "(", "DstVT", ".", "bitsLT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectTrunc", "(", "I", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "Reg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel101", "Func": "fastSelectInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6457, "Length": 253, "Cover_Rate": 0.8187702265372169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "XCoreSelectionDAGInfo", "Func": "~XCoreSelectionDAGInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6458, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "BRIG_CONTROL_MAXFLATWORKGROUPSIZE", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CONTROL_REQUIREDDIM", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CONTROL_REQUIREDGRIDSIZE", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CONTROL_REQUIREDWORKGROUPSIZE", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "BRIG_CONTROL_REQUIRENOPARTIALWORKGROUPS", ":"], "File": "HSAILInstPrinter", "Func": "printBrigControlDirective", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6459, "Length": 41, "Cover_Rate": 0.3565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psadbw", "(", "(", "__v8qi", ")", "__A", ",", "(", "__v8qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_sad_pu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6460, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "MFI", ".", "getNumObjects", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>FrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";"], "File": "R600InstrInfo (2)1", "Func": "getIndirectIndexEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6461, "Length": 66, "Cover_Rate": 0.6055045871559633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IndexReg", "=", "Index", ".", "getReg", "(", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "BaseReg", "==", "<NUM_LIT>", "&&", "IndexReg", "==", "<NUM_LIT>", "&&", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "BaseReg", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", ")", "||", "(", "IndexReg", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", ")", "return", "true", ";"], "File": "X86MCCodeEmitter38", "Func": "is16BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6462, "Length": 80, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmax_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ")", "{", "return", "(", "float32x2_t", ")", "__builtin_neon_vmaxfv2sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmax_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6463, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getHardwareNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", "*", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getHardwareNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6464, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ArchVersion", ">=", "<ISA_LIT>1", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)", "Func": "hasMips1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6465, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "AddressIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "address", ")", ";", "const", "MachineOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "AddressIdx", "+", "<STR_LIT>", ")", ";", "if", "(", "Base", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "Base", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "isStoreToStackSlot", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6466, "Length": 64, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeZPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "ZPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeZPRRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6467, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addCondCodeOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";", "unsigned", "RegNum", "=", "getCondCode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6468, "Length": 63, "Cover_Rate": 0.9264705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "Mask", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "IMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Mask", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "IMask", ")", ";"], "ground_truth": ["if", "(", "PreservedSrc", ".", "isUndef", "(", ")", ")", "PreservedSrc", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getScalarMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6469, "Length": 114, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "VecTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Opcode", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MachineInstr", "*", "ExtI", "=", "nullptr", ";", "if", "(", "DstSize", "==", "<NUM_LIT>", "&&", "!", "IsSigned", ")", "{", "Register", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MIB", ".", "buildInstr", "(", "Opcode", ",", "{", "NewReg", "}", ",", "{", "Src0", "}", ")", ".", "addImm", "(", "Lane", ")", ";", "ExtI", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "DefReg", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "NewReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "DefReg", ",", "<STR_LIT>", ",", "MRI", ")", ";", "}", "else", "ExtI", "=", "MIB", ".", "buildInstr", "(", "Opcode", ",", "{", "DefReg", "}", ",", "{", "Src0", "}", ")", ".", "addImm", "(", "Lane", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "ExtI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector58", "Func": "selectUSMovFromExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6470, "Length": 245, "Cover_Rate": 0.47024952015355087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNTargetMachine", "::", "GCNTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine103", "Func": "GCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6471, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "X86FastISel52", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6472, "Length": 45, "Cover_Rate": 0.3383458646616541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ebTargetMachine", "::", "<ISA_LIT>ebTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetMachine2", "Func": "MipsebTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6473, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "XCoreInstrInfo", "Func": "loadRegFromStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6474, "Length": 65, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUImm", "<", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isUImm3", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6475, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "RestMBB", ")", ";", "RestMBB", "->", "splice", "(", "RestMBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "RestMBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "for", "(", "MCPhysReg", "R", ":", "LiveRegs", ")", "RestMBB", "->", "addLiveIn", "(", "R", ")", ";", "MachineBasicBlock", "*", "MoveMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "BB", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "MoveMBB", ")", ";", "MoveMBB", "->", "addLiveIn", "(", "SrcReg", ")", ";", "for", "(", "MCPhysReg", "R", ":", "LiveRegs", ")", "MoveMBB", "->", "addLiveIn", "(", "R", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", "^", "CCValid", ")", ".", "addMBB", "(", "RestMBB", ")", ";", "MBB", ".", "addSuccessor", "(", "RestMBB", ")", ";", "MBB", ".", "addSuccessor", "(", "MoveMBB", ")", ";", "BuildMI", "(", "*", "MoveMBB", ",", "MoveMBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["MoveMBB", "->", "addSuccessor", "(", "RestMBB", ")", ";"], "File": "SystemZPostRewrite2", "Func": "expandCondMove", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6476, "Length": 214, "Cover_Rate": 0.4965197215777262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", ";", "if", "(", "crtl", "->", "return_rtx", "!=", "<NUM_LIT>", ")", "mode", "=", "GET_MODE", "(", "crtl", "->", "return_rtx", ")", ";", "else", "mode", "=", "DECL_MODE", "(", "DECL_RESULT", "(", "current_function_decl", ")", ")", ";"], "ground_truth": ["return", "GET_MODE_SIZE", "(", "mode", ")", ";"], "File": "arm", "Func": "arm_size_return_regs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6477, "Length": 37, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printi128mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "File": "X86ATTAsmPrinter2", "Func": "printi128mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6478, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "(", "Subtarget", ".", "hasSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "{", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "HorizOpcode", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "isHorizontalBinOp", "(", "HorizOpcode", ",", "LHS", ",", "RHS", ",", "DAG", ",", "Subtarget", ",", "IsAdd", ",", "PostShuffleMask", ")", ")", "{", "SDValue", "HorizBinOp", "=", "DAG", ".", "getNode", "(", "HorizOpcode", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "PostShuffleMask", ".", "empty", "(", ")", ")", "HorizBinOp", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "HorizBinOp", ")", ",", "HorizBinOp", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "PostShuffleMask", ")", ";", "return", "HorizBinOp", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "HorizOpcode", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "isHorizontalBinOp", "(", "HorizOpcode", ",", "LHS", ",", "RHS", ",", "DAG", ",", "Subtarget", ",", "IsAdd", ",", "PostShuffleMask", ")", ")", "{", "auto", "HOpBuilder", "=", "[", "HorizOpcode", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "return", "DAG", ".", "getNode", "(", "HorizOpcode", ",", "DL", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ",", "Ops", ")", ";", "}", ";", "SDValue", "HorizBinOp", "=", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "{", "LHS", ",", "RHS", "}", ",", "HOpBuilder", ")", ";", "if", "(", "!", "PostShuffleMask", ".", "empty", "(", ")", ")", "HorizBinOp", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "HorizBinOp", ")", ",", "HorizBinOp", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "PostShuffleMask", ")", ";", "return", "HorizBinOp", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "combineToHorizontalAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6479, "Length": 344, "Cover_Rate": 0.7510917030567685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vmrghw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vmrghw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6480, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "&", "<ISA_LIT>Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "select<ISA_LIT>CPU", "(", "TargetTriple", ",", "CPU", ")", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";"], "ground_truth": ["if", "(", "In<ISA_LIT>16Mode", "&&", "!", "TM", ".", "Options", ".", "UseSoftFloat", ")", "In<ISA_LIT>16HardFloat", "=", "true", ";"], "File": "MipsSubtarget21", "Func": "initializeSubtargetDependencies", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6481, "Length": 59, "Cover_Rate": 0.921875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "OldExit", "=", "SubRegion", "->", "getExit", "(", ")", ";", "BasicBlock", "*", "Dominator", "=", "<NUM_LIT>", ";", "for", "(", "pred_iterator", "I", "=", "pred_begin", "(", "OldExit", ")", ",", "E", "=", "pred_end", "(", "OldExit", ")", ";", "I", "!=", "E", ";", ")", "{", "BasicBlock", "*", "BB", "=", "*", "I", "++", ";", "if", "(", "!", "SubRegion", "->", "contains", "(", "BB", ")", ")", "continue", ";", "delPhiValues", "(", "BB", ",", "OldExit", ")", ";", "BB", "->", "getTerminator", "(", ")", "->", "replaceUsesOfWith", "(", "OldExit", ",", "NewExit", ")", ";", "addPhiValues", "(", "BB", ",", "NewExit", ")", ";", "if", "(", "IncludeDominator", ")", "{", "if", "(", "!", "Dominator", ")", "Dominator", "=", "BB", ";", "else", "Dominator", "=", "DT", "->", "findNearestCommonDominator", "(", "Dominator", ",", "BB", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUStructurizeCFG", "Func": "changeExit", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6482, "Length": 114, "Cover_Rate": 0.5066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemRefs", ".", "clear", "(", ")", ";", "for", "(", "auto", "&", "TS", ":", "TSE", ")", "{", "MachineInstr", "*", "MI", "=", "TS", ".", "MI", ";", "if", "(", "MI", "->", "memoperands_empty", "(", ")", ")", "{"], "ground_truth": ["MemRefs", ".", "clear", "(", ")", ";"], "File": "AArch64FrameLowering (2)1", "Func": "mergeMemRefs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6483, "Length": 38, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "switch", "(", "tree_to_uhwi", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "builtin_decl_explicit", "(", "BUILT_IN_TM_STORE_M64", ")", ";", "case", "<NUM_LIT>", ":", "return", "builtin_decl_explicit", "(", "BUILT_IN_TM_STORE_M128", ")", ";", "case", "<NUM_LIT>", ":", "return", "builtin_decl_explicit", "(", "BUILT_IN_TM_STORE_M256", ")", ";", "}"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_builtin_tm_store", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6484, "Length": 50, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "EmitCodeAlignment", "(", "unsigned", "ByteAlignment", ",", "unsigned", "MaxBytesToEmit", ")", "{"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer", "Func": "EmitCodeAlignment", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6485, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "e", ".", "use_exact_insn", "(", "CODE_FOR_aarch64_wrffr", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-base", "Func": "expand", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6486, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2_dup_p64", "(", "const", "poly64_t", "*", "__a", ")", "{", "union", "{", "poly64x1x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2_dupdi", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld2_dup_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6487, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["uint32_t", "Binary", "=", "getAddrMode2OffsetOpValue", "(", "MI", ",", "OpIdx", "+", "<NUM_LIT>", ",", "Fixups", ")", ";"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode2OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6488, "Length": 44, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDLC", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTyDLC", ")", ";"], "File": "AMDGPUAsmParser11", "Func": "isDLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6489, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "findFirstFreeSGPR", "(", "CCState", "&", "CCInfo", ")", "{", "unsigned", "NumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "Reg", "<", "NumSGPRs", ";", "++", "Reg", ")", "{", "if", "(", "!", "CCInfo", ".", "isAllocated", "(", "<STR_LIT>", "+", "Reg", ")", ")", "{", "return", "<STR_LIT>", "+", "Reg", ";", "}", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering40", "Func": "findFirstFreeSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6490, "Length": 59, "Cover_Rate": 0.9076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "s390_host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "cpu", "=", "NULL", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "FILE", "*", "f", ";", "bool", "arch", ";", "const", "char", "*", "options", "=", "<STR_LIT>", ";", "unsigned", "int", "has_features", ";", "unsigned", "int", "has_processor", ";", "unsigned", "int", "is_cpu_z9_109", "=", "<NUM_LIT>", ";", "unsigned", "int", "has_highgprs", "=", "<NUM_LIT>", ";", "unsigned", "int", "has_dfp", "=", "<NUM_LIT>", ";", "unsigned", "int", "has_te", "=", "<NUM_LIT>", ";", "unsigned", "int", "has_vx", "=", "<NUM_LIT>", ";", "unsigned", "int", "has_opt_esa_zarch", "=", "<NUM_LIT>", ";", "int", "i", ";", "if", "(", "argc", "<", "<NUM_LIT>", ")", "return", "NULL", ";", "arch", "=", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "!", "arch", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ")", "return", "NULL", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "has_opt_esa_zarch", "=", "<NUM_LIT>", ";", "f", "=", "fopen", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "f", "==", "NULL", ")", "return", "NULL", ";", "for", "(", "has_features", "=", "<NUM_LIT>", ",", "has_processor", "=", "<NUM_LIT>", ";", "(", "has_features", "==", "<NUM_LIT>", "||", "has_processor", "==", "<NUM_LIT>", ")", "&&", "fgets", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "f", ")", "!=", "NULL", ";", ")", "{", "if", "(", "has_processor", "==", "<NUM_LIT>", "&&", "startswith", "(", "buf", ",", "<STR_LIT>", ")", ")", "{", "const", "char", "*", "p", ";", "long", "machine_id", ";", "p", "=", "strstr", "(", "buf", ",", "<STR_LIT>", ")", ";", "if", "(", "p", "==", "NULL", ")", "continue", ";", "p", "+=", "<NUM_LIT>", ";", "has_processor", "=", "<NUM_LIT>", ";", "machine_id", "=", "strtol", "(", "p", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "switch", "(", "machine_id", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "is_cpu_z9_109", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "driver-native", "Func": "s390_host_detect_local_cpu", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6491, "Length": 411, "Cover_Rate": 0.5905172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSPM", "(", ")", "const", "{"], "ground_truth": ["return", "m_hasSPM", ";"], "File": "AVRSubtarget", "Func": "hasSPM", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6492, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Scatter", "=", "cast", "<", "MaskedScatterSDNode", ">", "(", "GorS", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Scatter", "->", "getChain", "(", ")", ",", "Scatter", "->", "getValue", "(", ")", ",", "Scatter", "->", "getMask", "(", ")", ",", "Base", ",", "Index", ",", "Scale", "}", ";", "return", "DAG", ".", "getMaskedScatter", "(", "Scatter", "->", "getVTList", "(", ")", ",", "Scatter", "->", "getMemoryVT", "(", ")", ",", "DL", ",", "Ops", ",", "Scatter", "->", "getMemOperand", "(", ")", ",", "Scatter", "->", "getIndexType", "(", ")", ",", "Scatter", "->", "isTruncatingStore", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "rebuildGatherScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6493, "Length": 84, "Cover_Rate": 0.4221105527638191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "EltNo", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "EltNo", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "OriginalVT", "=", "InVec", ".", "getValueType", "(", ")", ";", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "InVec", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "BCVT", "=", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "BCVT", ".", "getVectorNumElements", "(", ")", "!=", "OriginalVT", ".", "getVectorNumElements", "(", ")", ")", "return", "SDValue", "(", ")", ";", "InVec", "=", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "EVT", "CurrentVT", "=", "InVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTargetShuffle", "(", "InVec", ".", "getOpcode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "InVec", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "bool", "UnaryShuffle", ";", "if", "(", "!", "getTargetShuffleMask", "(", "InVec", ".", "getNode", "(", ")", ",", "CurrentVT", ".", "getSimpleVT", "(", ")", ",", "ShuffleMask", ",", "UnaryShuffle", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElems", "=", "CurrentVT", ".", "getVectorNumElements", "(", ")", ";", "int", "Elt", "=", "cast", "<", "ConstantSDNode", ">", "(", "EltNo", ")", "->", "getZExtValue", "(", ")", ";", "int", "Idx", "=", "(", "Elt", ">", "(", "int", ")", "NumElems", ")", "?", "-", "<NUM_LIT>", ":", "ShuffleMask", "[", "Elt", "]", ";", "SDValue", "LdNode", "=", "(", "Idx", "<", "(", "int", ")", "NumElems", ")", "?", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "AllowedUses", "=", "InVec", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "LdNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "LdNode", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "AllowedUses", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "AllowedUses", "=", "<NUM_LIT>", ";", "LdNode", "=", "LdNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "<STR_LIT>", "(", "LdNode", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "LdNode", ")", ";", "if", "(", "!", "LN0", "||", "!", "LN0", "->", "hasNUsesOfValue", "(", "AllowedUses", ",", "<NUM_LIT>", ")", "||", "LN0", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "LN0", "->", "getAlignment", "(", ")", ";"], "ground_truth": ["const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "XFormVExtractWithShuffleIntoLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6494, "Length": 411, "Cover_Rate": 0.685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "isAddrMode3OpMinusReg", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Opc", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "assert", "(", "Opc", ".", "isImm", "(", ")", ")", ";", "assert", "(", "Offset", ".", "isReg", "(", ")", ")", ";", "int64_t", "OpcImm", "=", "Opc", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "<STR_LIT>", "(", "OpcImm", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["return", "(", "isSub", "&&", "Offset", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isAddrMode3OpMinusReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6495, "Length": 93, "Cover_Rate": 0.9489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "printAsmMRegister", "(", "<ISA_LIT>AsmPrinter", "&", "P", ",", "const", "MachineOperand", "&", "MO", ",", "char", "Mode", ",", "raw_ostream", "&", "O", ")", "{", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "bool", "EmitPercent", "=", "MO", ".", "getParent", "(", ")", "->", "getInlineAsmDialect", "(", ")", "==", "InlineAsm", "::", "AD_ATT", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "return", "true", ";", "switch", "(", "Mode", ")", "{", "default", ":", "return", "true", ";", "case", "'b'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "'h'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ",", "true", ")", ";", "break", ";", "case", "'w'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "X86AsmPrinter54", "Func": "printAsmMRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6496, "Length": 138, "Cover_Rate": 0.6359447004608295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C2", ">", "ElemSizeInBits", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ElemMask", "=", "(", "<NUM_LIT>", "<<", "ElemSizeInBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "C1", "&", "ElemMask", ")", "!=", "(", "~", "C2", "&", "ElemMask", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", "=", "And", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Y", "=", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Intrin", "=", "IsShiftRight", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ResultSLI", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrin", ",", "DL", ",", "<STR_LIT>", ")", ",", "X", ",", "Y", ",", "Shift", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering105", "Func": "tryLowerToSLI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6497, "Length": 116, "Cover_Rate": 0.3314285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "PNewOpcode", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["return", "PNewOpcode", ">=", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo (2)", "Func": "isConditionalLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6498, "Length": 17, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "'#'", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", ".", "write_hex", "(", "(", "uint32_t", ")", "Address", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "ARMInstPrinter10", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6499, "Length": 104, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMCodeEmitter14", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6500, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "short", "vec_cmpgtsh", "(", "vector", "signed", "short", "a1", ",", "vector", "signed", "short", "a2", ")", "{"], "ground_truth": ["return", "(", "vector", "signed", "short", ")", "__builtin_altivec_vcmpgtsh", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector", "signed", "short", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_cmpgtsh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6501, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printIdxen", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printIdxen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6502, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TyAlign", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "TyAlign", ">", "<NUM_LIT>", ")", "return", "TyAlign", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "hasSSE1", "(", ")", ")", "getMaxByValAlign", "(", "Ty", ",", "Align", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getByValTypeAlignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6503, "Length": 43, "Cover_Rate": 0.5972222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "mode_name", "[", "mode", "]", ",", "class_names", "[", "rclass", "]", ")", ";", "if", "(", "mode", "==", "QImode", ")", "rclass", "=", "reduce_class", "(", "rclass", ",", "HL_REGS", ",", "rclass", ")", ";", "else", "if", "(", "mode", "==", "HImode", ")", "rclass", "=", "reduce_class", "(", "rclass", ",", "HI_REGS", ",", "rclass", ")", ";", "else", "if", "(", "mode", "==", "SImode", ")", "rclass", "=", "reduce_class", "(", "rclass", ",", "SI_REGS", ",", "rclass", ")", ";"], "ground_truth": ["if", "(", "rclass", "!=", "A_REGS", ")", "rclass", "=", "reduce_class", "(", "rclass", ",", "DI_REGS", ",", "rclass", ")", ";"], "File": "m32c", "Func": "m32c_limit_reload_class", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6504, "Length": 87, "Cover_Rate": 0.7699115044247787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "loadImmediate", "(", "ImmOp", ".", "getImm", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "false", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";"], "File": "MipsAsmParser", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6505, "Length": 53, "Cover_Rate": 0.5047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Section", "(", ")", "{"], "ground_truth": ["}"], "File": "Z80Section", "Func": "~Z80Section", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6506, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>GenInsert", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>GenInsert", "(", ")", ";"], "File": "HexagonGenInsert (2)", "Func": "createHexagonGenInsert", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6507, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "+=", "sizeof", "(", "T", ")", ";", "if", "(", "std", "::", "is_floating_point", "<", "T", ">", "::", "value", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createDFPImm", "(", "bit_cast", "<", "uint64_t", ">", "(", "static_cast", "<", "double", ">", "(", "Val", ")", ")", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "static_cast", "<", "int64_t", ">", "(", "Val", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyDisassembler (2)", "Func": "parseImmediate", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6508, "Length": 65, "Cover_Rate": 0.48507462686567165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "decodeLgkmcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ")", "{", "return", "unpackBits", "(", "Waitcnt", ",", "getLgkmcntBitShift", "(", "Version", ".", "Major", ")", ",", "getLgkmcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "decodeLgkmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6509, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Stack", ".", "empty", "(", ")", "||", "top", "(", ")", "==", "bottom", "(", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "empty", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6510, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeVFPRn", "(", "insn", ",", "true", ")", ")", ")", ")", ";", "NumOpsAdded", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv2Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6511, "Length": 31, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDPP", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo", "Func": "isDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6512, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SparcISelLowering", "Func": "getTargetNodeName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6513, "Length": 95, "Cover_Rate": 0.47029702970297027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclt_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__builtin_neon_vcgtuv2si", "(", "(", "int32x2_t", ")", "__b", ",", "(", "int32x2_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vclt_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6514, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BranchRelaxation", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>BranchRelaxationPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "HexagonBranchRelaxation", "Func": "HexagonBranchRelaxation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6515, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "EVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "InVT", ")", "&&", "TLI", ".", "isTypeLegal", "(", "VT", ")", "&&", "isSATValidOnAVX512Subtarget", "(", "InVT", ",", "VT", ",", "Subtarget", ")", ")", "{", "if", "(", "auto", "SSatVal", "=", "detectSSatPattern", "(", "In", ",", "VT", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SSatVal", ")", ";", "if", "(", "auto", "USatVal", "=", "detectUSatPattern", "(", "In", ",", "VT", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "USatVal", ")", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "isPowerOf2_32", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "auto", "SSatVal", "=", "detectSSatPattern", "(", "In", ",", "VT", ")", ")", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "VT", ",", "SSatVal", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "auto", "USatVal", "=", "detectSSatPattern", "(", "In", ",", "VT", ",", "true", ")", ")", "{", "if", "(", "SVT", "==", "<STR_LIT>", "&&", "InSVT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "File": "X86ISelLowering102", "Func": "combineTruncateWithSat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6516, "Length": 223, "Cover_Rate": 0.6177285318559557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "__attribute__", "(", "(", "format", "(", "printf", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "bif_diag", "(", "int", "diagpos", ",", "const", "char", "*", "fmt", ",", "...", ")", "{"], "ground_truth": ["va_list", "args", ";"], "File": "rs6000-gen-builtins", "Func": "bif_diag", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6517, "Length": 31, "Cover_Rate": 0.3780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ValTy", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "rvexISelDAGToDAG", "Func": "SelectAddr", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6518, "Length": 100, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "TB", "=", "T1B", ",", "FB", "=", "T2B", ";", "else", "TB", "=", "T2B", ",", "FB", "=", "T1B", ";", "if", "(", "!", "MDT", "->", "properlyDominates", "(", "B", ",", "TB", ")", "||", "!", "MDT", "->", "properlyDominates", "(", "B", ",", "FB", ")", ")", "return", "false", ";", "unsigned", "TNP", "=", "TB", "->", "pred_size", "(", ")", ",", "FNP", "=", "FB", "->", "pred_size", "(", ")", ";", "unsigned", "TNS", "=", "TB", "->", "succ_size", "(", ")", ",", "FNS", "=", "FB", "->", "succ_size", "(", ")", ";", "bool", "TOk", "=", "(", "TNP", "==", "<NUM_LIT>", "&&", "TNS", "==", "<NUM_LIT>", "&&", "MLI", "->", "getLoopFor", "(", "TB", ")", "==", "L", ")", ";", "bool", "FOk", "=", "(", "FNP", "==", "<NUM_LIT>", "&&", "FNS", "==", "<NUM_LIT>", "&&", "MLI", "->", "getLoopFor", "(", "FB", ")", "==", "L", ")", ";", "if", "(", "SkipExitBranches", "&&", "MLI", "->", "getLoopFor", "(", "TB", ")", "!=", "MLI", "->", "getLoopFor", "(", "FB", ")", ")", "return", "false", ";", "if", "(", "!", "TOk", "&&", "!", "FOk", ")", "return", "false", ";", "MachineBasicBlock", "*", "TSB", "=", "(", "TNS", ">", "<NUM_LIT>", ")", "?", "*", "TB", "->", "succ_begin", "(", ")", ":", "nullptr", ";", "MachineBasicBlock", "*", "FSB", "=", "(", "FNS", ">", "<NUM_LIT>", ")", "?", "*", "FB", "->", "succ_begin", "(", ")", ":", "nullptr", ";", "MachineBasicBlock", "*", "JB", "=", "nullptr", ";", "if", "(", "TOk", ")", "{", "if", "(", "FOk", ")", "{", "if", "(", "TSB", "==", "FSB", ")", "JB", "=", "TSB", ";", "}", "else", "{", "if", "(", "TSB", "==", "FB", ")", "JB", "=", "FB", ";", "FB", "=", "nullptr", ";"], "ground_truth": ["}"], "File": "HexagonEarlyIfConv22", "Func": "matchFlowPattern", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6519, "Length": 244, "Cover_Rate": 0.4214162348877375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "FISCRegisterInfo", "Func": "trackLivenessAfterRegAlloc", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6520, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "operands_2", "[", "<NUM_LIT>", "]", ")", ")", "mem_2", "=", "operands_2", "[", "<NUM_LIT>", "]", ";", "else", "mem_2", "=", "operands_2", "[", "<NUM_LIT>", "]", ";", "extract_base_offset_in_addr", "(", "mem_1", ",", "&", "base", ",", "&", "offset_1", ")", ";", "extract_base_offset_in_addr", "(", "mem_2", ",", "&", "base", ",", "&", "offset_2", ")", ";"], "ground_truth": ["gcc_assert", "(", "offset_1", "!=", "NULL_RTX", "&&", "offset_2", "!=", "NULL_RTX", ")", ";"], "File": "aarch64", "Func": "aarch64_ldrstr_offset_compare", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6521, "Length": 58, "Cover_Rate": 0.38926174496644295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "isMem", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6522, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u8_p64", "(", "poly64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_neon_vreinterpretv16qiv2di", "(", "(", "int64x2_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_u8_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6523, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "(", "FrameSetup", "->", "getParent", "(", ")", ")", ";", "TII", "->", "setFrameAdjustment", "(", "*", "FrameSetup", ",", "Context", ".", "ExpectedDist", ")", ";", "const", "DebugLoc", "&", "DL", "=", "FrameSetup", "->", "getDebugLoc", "(", ")", ";", "bool", "Is64Bit", "=", "STI", "->", "is64Bit", "(", ")", ";", "for", "(", "int", "Idx", "=", "(", "Context", ".", "ExpectedDist", ">>", "Log2SlotSize", ")", "-", "<NUM_LIT>", ";", "Idx", ">=", "<NUM_LIT>", ";", "--", "Idx", ")", "{", "MachineBasicBlock", "::", "iterator", "Store", "=", "*", "Context", ".", "ArgStoreVector", "[", "Idx", "]", ";", "const", "MachineOperand", "&", "PushOp", "=", "Store", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "Push", "=", "nullptr", ";", "unsigned", "PushOpcode", ";", "switch", "(", "Store", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "PushOpcode", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "PushOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "Val", "=", "PushOp", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "PushOpcode", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ".", "add", "(", "PushOp", ")", ";", "Push", "->", "cloneMemRefs", "(", "MF", ",", "*", "Store", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86CallFrameOptimization36", "Func": "adjustCallSequence", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6524, "Length": 228, "Cover_Rate": 0.3352941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "|", "<NUM_LIT>", "<<", "Idx", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "if", "(", "ST", "->", "hasDPPBroadcasts", "(", ")", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST15", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST31", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "else", "{", "assert", "(", "ST", "->", "hasPermLaneX16", "(", ")", ")", ";", "Value", "*", "const", "PermX", "=", "B", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "V", ",", "V", ",", "B", ".", "getInt32", "(", "-", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "-", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "PermX", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "if", "(", "!", "ST", "->", "isWave32", "(", ")", ")", "{", "Value", "*", "const", "Lane31", "=", "B", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "V", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", "}", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "Lane31", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer14", "Func": "buildScan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6525, "Length": 378, "Cover_Rate": 0.802547770700637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'L'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "uint64_t", "Val", "=", "(", "uint64_t", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "&&", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'N'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "int64_t", "Val", "=", "(", "int64_t", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "Val", "<=", "-", "<NUM_LIT>", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'O'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "EVT", "Type", "=", "Op", ".", "getValueType", "(", ")", ";", "uint64_t", "Val", "=", "(", "uint64_t", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Val", ",", "DL", ",", "Type", ")", ";", "break", ";", "}", "}"], "ground_truth": ["return", ";"], "File": "Cpu0ISelLowering4", "Func": "LowerAsmOperandForConstraint", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6526, "Length": 246, "Cover_Rate": 0.3974151857835218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Zeroable", "[", "EltIdx", "]", ")", "{", "Mask", "[", "EltIdx", "]", "=", "EltIdx", "+", "<NUM_LIT>", ";", "continue", ";", "}", "Elt", "=", "Op", "->", "getOperand", "(", "EltIdx", ")", ";", "EltMaskIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "V1", "||", "EltMaskIdx", "!=", "EltIdx", ")", "break", ";", "Mask", "[", "EltIdx", "]", "=", "EltIdx", ";", "}", "if", "(", "EltIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "VZero", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "if", "(", "V1", ".", "getSimpleValueType", "(", ")", "!=", "VT", ")", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V1", ")", ",", "VT", ",", "V1", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SDLoc", "(", "V1", ")", ",", "V1", ",", "VZero", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Elt", "==", "FirstNonZero", "&&", "EltIdx", "==", "FirstNonZeroIdx", ")", "V1", "=", "SDValue", "(", ")", ";", "bool", "CanFold", "=", "true", ";", "for", "(", "unsigned", "i", "=", "EltIdx", "+", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", "&&", "CanFold", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "Zeroable", "[", "i", "]", ")", "continue", ";"], "File": "X86ISelLowering149", "Func": "LowerBuildVectorv4x32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6527, "Length": 222, "Cover_Rate": 0.30327868852459017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nregs", "ATTRIBUTE_UNUSED", ";", "if", "(", "aarch64_vfp_is_call_or_return_candidate", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "&", "mode", ",", "&", "nregs", ",", "NULL", ",", "false", ")", ")", "aarch64_err_no_fpadvsimd", "(", "TYPE_MODE", "(", "type", ")", ")", ";", "}", "if", "(", "!", "silent_p", "&&", "!", "TARGET_SVE", "&&", "pcum", "->", "pcs_variant", "==", "ARM_PCS_SVE", ")", "{", "if", "(", "fndecl", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "fndecl", ")", ";", "else", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "fntype", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_init_cumulative_args", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6528, "Length": 76, "Cover_Rate": 0.3318777292576419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "SecondaryVCTPs", ".", "insert", "(", "MI", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "VCTP", "=", "MI", ";", "}", "}", "else", "if", "(", "isVPTOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "findRegisterDefOperandIdx", "(", "<STR_LIT>", ")", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "}", "VPTBlocks", ".", "emplace_back", "(", "MI", ",", "CurrentPredicate", ")", ";", "CurrentBlock", "=", "&", "VPTBlocks", ".", "back", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "bool", "IsUse", "=", "false", ";", "bool", "IsDef", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "CurrentPredicate", ".", "insert", "(", "MI", ")", ";", "IsDef", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "MCID", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", ")", "{"], "ground_truth": ["CurrentBlock", "->", "addInst", "(", "MI", ",", "CurrentPredicate", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "ValidateMVEInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6529, "Length": 266, "Cover_Rate": 0.5576519916142557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "*", "p_argc", ";", "i", "++", ")", "{", "if", "(", "strlen", "(", "argv", "[", "i", "]", ")", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "strncmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "char", "*", "ptr", ";", "int", "new_len", ",", "search_dirs_len", ";", "ptr", "=", "to_host_dir_spec", "(", "&", "argv", "[", "i", "]", "[", "<NUM_LIT>", "]", ")", ";", "new_len", "=", "strlen", "(", "ptr", ")", ";", "search_dirs_len", "=", "strlen", "(", "search_dirs", ")", ";", "search_dirs", "=", "xrealloc", "(", "search_dirs", ",", "search_dirs_len", "+", "new_len", "+", "<NUM_LIT>", ")", ";", "if", "(", "search_dirs_len", ">", "<NUM_LIT>", ")", "strcat", "(", "search_dirs", ",", "PATH_SEPARATOR_STR", ")", ";", "strcat", "(", "search_dirs", ",", "ptr", ")", ";", "}", "else", "if", "(", "strncmp", "(", "argv", "[", "i", "]", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "char", "*", "ptr", ";", "int", "new_len", ",", "defines_len", ";", "ptr", "=", "&", "argv", "[", "i", "]", "[", "<NUM_LIT>", "]", ";", "new_len", "=", "strlen", "(", "ptr", ")", ";", "defines_len", "=", "strlen", "(", "defines", ")", ";", "defines", "=", "xrealloc", "(", "defines", ",", "defines_len", "+", "new_len", "+", "<NUM_LIT>", ")", ";", "if", "(", "defines_len", ">", "<NUM_LIT>", ")", "strcat", "(", "defines", ",", "<STR_LIT>", ")", ";", "strcat", "(", "defines", ",", "<STR_LIT>", ")", ";", "strcat", "(", "defines", ",", "ptr", ")", ";"], "ground_truth": ["strcat", "(", "defines", ",", "<STR_LIT>", ")", ";"], "File": "vms-cc1", "Func": "process_args", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6530, "Length": 219, "Cover_Rate": 0.6134453781512605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "BranchMI", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "if", "(", "TrueBranch", "!=", "LandMBB", ")", "reversePredicateSetter", "(", "I", ",", "*", "I", "->", "getParent", "(", ")", ")", ";"], "ground_truth": ["insertCondBranchBefore", "(", "ExitingMBB", ",", "I", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DL", ")", ";"], "File": "AMDILCFGStructurizer11", "Func": "mergeLoopbreakBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6531, "Length": 47, "Cover_Rate": 0.30718954248366015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fpclass_sd_mask", "(", "__m128d", "__A", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_fpclasssd", "(", "(", "__v2df", ")", "__A", ",", "__imm", ")", ";"], "File": "avx512dqintrin4", "Func": "_mm_fpclass_sd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6532, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "WordSize", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "EmitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", "+", "WordSize", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "NT_GNU_PROPERTY_TYPE_0", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "ELF", "::", "GNU_PROPERTY_<ISA_LIT>_FEATURE_1_AND", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitIntValue", "(", "FeatureFlagsAnd", ",", "<NUM_LIT>", ")", ";", "EmitAlignment", "(", "WordSize", "==", "<NUM_LIT>", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "endSection", "(", "Nt", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Cur", ")", ";", "}", "}", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "S", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_NULL", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "int64_t", "Feat00Flags", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "{"], "ground_truth": ["Feat00Flags", "|=", "<NUM_LIT>", ";"], "File": "X86AsmPrinter100", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6533, "Length": 236, "Cover_Rate": 0.5221238938053098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "intrinsicHasPackedVectorBenefit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6534, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Filler", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller10", "Func": "Filler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6535, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "P2ELFObjectWriter", "Func": "~P2ELFObjectWriter", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6536, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pminsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_min_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6537, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "clr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6538, "Length": 17, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EVT", "ValTy", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "HasGotOfst", "=", "(", "GV", "->", "hasInternalLinkage", "(", ")", "||", "(", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", ")", ";", "unsigned", "GotFlag", "=", "IsN64", "?", "(", "HasGotOfst", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasGotOfst", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "ValTy", ",", "<NUM_LIT>", ",", "GotFlag", ")", ";", "GA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValTy", ",", "GetGlobalReg", "(", "DAG", ",", "ValTy", ")", ",", "GA", ")", ";", "SDValue", "ResNode", "=", "DAG", ".", "getLoad", "(", "ValTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GA", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "HasGotOfst", ")", "return", "ResNode", ";"], "ground_truth": ["SDValue", "GALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "ValTy", ",", "<NUM_LIT>", ",", "IsN64", "?", "<STR_LIT>", ":"], "File": "MipsISelLowering (2)3", "Func": "LowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6539, "Length": 158, "Cover_Rate": 0.3231083844580777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "AVRDisassembler (2)", "Func": "decodeFWRdK", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6540, "Length": 44, "Cover_Rate": 0.3464566929133858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC1", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "const", "SDValue", "Op2", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal1", ")", "?", "FalseVal1", ":", "TrueVal1", ";", "if", "(", "Op2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "V2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "K2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueVal2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal2", "=", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "V1Tmp", "=", "V1", ";", "SDValue", "V2Tmp", "=", "V2", ";"], "ground_truth": ["if", "(", "V1Tmp", "!=", "TrueVal1", "||", "V2Tmp", "!=", "TrueVal2", "||", "K1", "!=", "FalseVal1", "||", "K2", "!=", "FalseVal2", "||", "!", "(", "(", "isGTorGE", "(", "CC1", ")", "&&", "isLTorLE", "(", "CC2", ")", ")", "||", "(", "isLTorLE", "(", "CC1", ")", "&&", "isGTorGE", "(", "CC2", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6541, "Length": 171, "Cover_Rate": 0.3825503355704698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ImplicitRn", ")", "Binary", "|=", "(", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "ImplicitRn", ")", "<<", "<STR_LIT>", ")", ";", "else", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "if", "(", "!", "Skipped", "&&", "TID", ".", "getOperandConstraint", "(", "OpIdx", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", "++", "OpIdx", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "<STR_LIT>", "(", "AM3Opc", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "AM3Opc", ")", ")", "{", "Binary", "|=", "(", "ImmOffs", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "(", "ImmOffs", "&", "<NUM_LIT>", ")", ";", "}", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6542, "Length": 179, "Cover_Rate": 0.5359281437125748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MO", ".", "getReg", "(", ")", ">", "<STR_LIT>", "&&", "MO", ".", "getReg", "(", ")", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "OutMO", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "OutMO", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "OutMO", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "OutMO", "=", "GetSymbolRef", "(", "MO", ",", "GetSymbolFromOperand", "(", "MO", ",", "AP", ")", ",", "AP", ",", "isDarwin", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "OutMO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "OutMO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "OutMO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "OutMO", "=", "GetSymbolRef", "(", "MO", ",", "MO", ".", "getMCSymbol", "(", ")", ",", "AP", ",", "isDarwin", ")", ";", "return", "true", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_RegisterMask", ":"], "File": "PPCMCInstLower55", "Func": "LowerPPCMachineOperandToMCOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6543, "Length": 276, "Cover_Rate": 0.8990228013029316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GT", ":", "return", "<STR_LIT>", ";", "case", "GE", ":", "return", "<STR_LIT>", ";", "case", "LTU", ":", "return", "<STR_LIT>", ";", "case", "LEU", ":", "return", "<STR_LIT>", ";", "case", "GTU", ":", "return", "<STR_LIT>", ";", "case", "GEU", ":", "return", "<STR_LIT>", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "vax", "Func": "rev_cond_name", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6544, "Length": 42, "Cover_Rate": 0.49411764705882355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PtrCopy", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Ptr", ")", ")", ";", "unsigned", "OldValCopy", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "OldVal", ")", ")", ";", "unsigned", "NewValCopy", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "NewVal", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PtrCopy", ")", ".", "addReg", "(", "Ptr", ")", ";", "BuildMI", "(", "*", "BB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OldValCopy", ")", ".", "addReg", "(", "OldVal", ")", ";", "BuildMI", "(", "*", "BB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewValCopy", ")", ".", "addReg", "(", "NewVal", ")", ";", "BuildMI", "(", "*", "BB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "AtomicOp", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Define", "|", "RegState", "::", "EarlyClobber", ")", ".", "addReg", "(", "PtrCopy", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "OldValCopy", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "NewValCopy", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Scratch", ",", "RegState", "::", "EarlyClobber", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", "|", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "MipsISelLowering116", "Func": "emitAtomicCmpSwap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6545, "Length": 201, "Cover_Rate": 0.4740566037735849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "createLaneVGPR", "(", "MachineRegisterInfo", "&", "MRI", ")", "{"], "ground_truth": ["return", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VReg_32RegClass", ")", ";"], "File": "SIMachineFunctionInfo20", "Func": "createLaneVGPR", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6546, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_reverse_iterator", "It", "=", "MI", ";", "MachineBasicBlock", "::", "const_reverse_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "rend", "(", ")", ";", "It", "++", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{"], "ground_truth": ["if", "(", "It", "->", "modifiesRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "&&", "(", "&", "*", "It", ")", "!=", "&", "DefMI", ")", "return", "false", ";"], "File": "PPCInstrInfo66", "Func": "isRegElgibleForForwarding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6547, "Length": 62, "Cover_Rate": 0.35428571428571426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "parseEOL", "(", ")", ")", "return", "true", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "emitDirectiveVariantPCS", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ")", ";"], "File": "AArch64AsmParser47", "Func": "parseDirectiveVariantPCS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6548, "Length": 42, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{"], "ground_truth": ["return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "ARMBaseInstrInfo39", "Func": "isUnspillableTerminatorImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6549, "Length": 36, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", ";", "for", "(", "auto", "OpIdx", ":", "enumerate", "(", "I", "->", "operands", "(", ")", ")", ")", "{", "if", "(", "!", "IsSinker", "(", "I", ",", "OpIdx", ".", "index", "(", ")", ")", ")", "continue", ";", "Instruction", "*", "Op", "=", "dyn_cast", "<", "Instruction", ">", "(", "OpIdx", ".", "value", "(", ")", ".", "get", "(", ")", ")", ";", "if", "(", "!", "Op", "||", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "if", "(", "!", "match", "(", "Op", ",", "m_Shuffle", "(", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "continue", ";", "for", "(", "Use", "&", "U", ":", "Op", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering60", "Func": "shouldSinkOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6550, "Length": 169, "Cover_Rate": 0.43669250645994834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "ValVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "ValVT", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ArgSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ArgSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ByValArgLocs", ";", "CCState", "CCByValInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ByValArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCByValInfo", ".", "AllocateStack", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "PtrByteSize", ")", ";", "CCByValInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>32_SVR4_ByVal", ")", ";", "unsigned", "MinReservedArea", "=", "CCByValInfo", ".", "getNextStackOffset", "(", ")", ";", "MinReservedArea", "=", "std", "::", "max", "(", "MinReservedArea", ",", "LinkageSize", ")", ";", "MinReservedArea", "=", "EnsureStackAlignment", "(", "Subtarget", ".", "getFrameLowering", "(", ")", ",", "MinReservedArea", ")", ";", "FuncInfo", "->", "setMinReservedArea", "(", "MinReservedArea", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "if", "(", "isVarArg", ")", "{", "static", "const", "MCPhysReg", "GPArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "const", "unsigned", "NumGPArgRegs", "=", "array_lengthof", "(", "GPArgRegs", ")", ";", "static", "const", "MCPhysReg", "FPArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "NumFPArgRegs", "=", "array_lengthof", "(", "FPArgRegs", ")", ";", "if", "(", "useSoftFloat", "(", ")", ")", "NumFPArgRegs", "=", "<NUM_LIT>", ";", "FuncInfo", "->", "setVarArgsNumGPR", "(", "CCInfo", ".", "getFirstUnallocated", "(", "GPArgRegs", ")", ")", ";", "FuncInfo", "->", "setVarArgsNumFPR", "(", "CCInfo", ".", "getFirstUnallocated", "(", "FPArgRegs", ")", ")", ";", "int", "Depth", "=", "NumGPArgRegs", "*", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "+", "NumFPArgRegs", "*", "MVT", "(", "<STR_LIT>", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "FuncInfo", "->", "setVarArgsStackOffset", "(", "MFI", ".", "CreateFixedObject", "(", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ")", ";"], "ground_truth": ["FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "Depth", ",", "<NUM_LIT>", ",", "false", ")", ")", ";"], "File": "PPCISelLowering10", "Func": "LowerFormalArguments_32SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6551, "Length": 453, "Cover_Rate": 0.3586698337292161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "selectAddrFrameIndexOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "unsigned", "OffsetBits", ",", "unsigned", "ShiftAmount", "=", "<NUM_LIT>", ")", "const", "{", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isIntN", "(", "OffsetBits", "+", "ShiftAmount", ",", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "EVT", "ValTy", "=", "Addr", ".", "getValueType", "(", ")", ";", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "else", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Align", "Alignment", "(", "<NUM_LIT>", "<<", "ShiftAmount", ")", ";"], "ground_truth": ["if", "(", "!", "isAligned", "(", "Alignment", ",", "CN", "->", "getZExtValue", "(", ")", ")", ")", "return", "false", ";"], "File": "MipsSEISelDAGToDAG10", "Func": "selectAddrFrameIndexOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6552, "Length": 149, "Cover_Rate": 0.8324022346368715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Kind", "::", "Imm", ":", "OS", "<<", "<STR_LIT>", "<<", "Imm", ";", "break", ";", "case", "Kind", "::", "MemOp", ":"], "ground_truth": ["MemOp", ".", "print", "(", "OS", ")", ";"], "File": "M68kAsmParser3", "Func": "print", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6553, "Length": 25, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "accessor", ".", "base", "=", "gen_rtx_REG", "(", "Pmode", ",", "OLD_SP_REGNO", ")", ";", "accessor", ".", "base_offset", "=", "info", "->", "total_size", ";", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "accessor", ".", "base", ",", "sp", ")", ")", ";", "}", "else", "{", "accessor", ".", "base", "=", "stack_pointer_rtx", ";", "accessor", ".", "base_offset", "=", "<NUM_LIT>", ";", "}", "{", "rtx", "asm_offset", "=", "frv_frame_offset_rtx", "(", "-", "info", "->", "total_size", ")", ";", "rtx", "dwarf_offset", "=", "GEN_INT", "(", "-", "info", "->", "total_size", ")", ";", "frv_frame_insn", "(", "gen_stack_adjust", "(", "sp", ",", "sp", ",", "asm_offset", ")", ",", "gen_rtx_SET", "(", "Pmode", ",", "sp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sp", ",", "dwarf_offset", ")", ")", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "int", "fp_offset", "=", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", ";", "rtx", "asm_src", "=", "plus_constant", "(", "accessor", ".", "base", ",", "fp_offset", "-", "accessor", ".", "base_offset", ")", ";", "rtx", "dwarf_src", "=", "plus_constant", "(", "sp", ",", "fp_offset", ")", ";", "frv_frame_access", "(", "&", "accessor", ",", "fp", ",", "fp_offset", ")", ";"], "ground_truth": ["frv_frame_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "fp", ",", "asm_src", ")", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "fp", ",", "dwarf_src", ")", ")", ";"], "File": "frv2", "Func": "frv_expand_prologue", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6554, "Length": 176, "Cover_Rate": 0.5131195335276968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "HasHazard", "=", "MI", ".", "mayStore", "(", ")", "&&", "(", "OrigSeenLoad", "||", "OrigSeenStore", ")", ";", "HasHazard", "|=", "MI", ".", "mayLoad", "(", ")", "||", "OrigSeenStore", ";", "SeenNoObjLoad", "|=", "MI", ".", "mayLoad", "(", ")", ";"], "ground_truth": ["SeenNoObjStore", "|=", "MI", ".", "mayStore", "(", ")", ";"], "File": "MipsDelaySlotFiller12", "Func": "hasHazard_", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6555, "Length": 41, "Cover_Rate": 0.4019607843137255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegNum", "=", "parseRegisterName", "(", "&", "MatchRegisterName", ")", ";", "if", "(", "RegNum", "==", "<STR_LIT>", ")", "RegNum", "=", "parseRegisterName", "(", "&", "MatchRegisterAltName", ")", ";"], "ground_truth": ["return", "RegNum", ";"], "File": "MCS51AsmParser", "Func": "parseRegisterName", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6556, "Length": 26, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isa", "<", "GetElementPtrInst", ">", "(", "LI", "->", "getPointerOperand", "(", ")", ")", "&&", "LI", "->", "isSimple", "(", ")", ";", "}", "case", "Instruction", "::", "BitCast", ":", "return", "true", ";", "case", "Instruction", "::", "Store", ":", "{", "StoreInst", "*", "<ISA_LIT>", "=", "cast", "<", "StoreInst", ">", "(", "Inst", ")", ";", "return", "(", "<ISA_LIT>", "->", "getPointerOperand", "(", ")", "==", "User", ")", "&&", "isa", "<", "GetElementPtrInst", ">", "(", "User", ")", "&&", "<ISA_LIT>", "->", "isSimple", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca14", "Func": "canVectorizeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6557, "Length": 72, "Cover_Rate": 0.6050420168067226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isOneConstant", "(", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "Carry", "=", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Carry", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Carry", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "Carry", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "M68kISelLowering", "Func": "combineCarryThroughADD", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6558, "Length": 103, "Cover_Rate": 0.6058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectExtInst", "(", "Register", "ResVReg", ",", "const", "<ISA_LIT>Type", "*", "ResType", ",", "MachineInstr", "&", "I", ",", "const", "ExtInstList", "&", "Insts", ")", "const", "{", "for", "(", "const", "auto", "&", "Ex", ":", "Insts", ")", "{", "ExtInstSet", "Set", "=", "Ex", ".", "first", ";", "uint32_t", "Opcode", "=", "Ex", ".", "second", ";", "if", "(", "STI", ".", "canUseExtInstSet", "(", "Set", ")", ")", "{"], "ground_truth": ["MachineBasicBlock", "&", "BB", "=", "*", "I", ".", "getParent", "(", ")", ";"], "File": "SPIRVInstructionSelector1", "Func": "selectExtInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6559, "Length": 69, "Cover_Rate": 0.3854748603351955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IndexOperand", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "Instruction", "=", "IntrID", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "ShaderType", "=", "<ISA_LIT>InstrInfo", "::", "getDSShaderTypeValue", "(", "*", "MF", ")", ";", "unsigned", "Offset0", "=", "OrderedCountIndex", "<<", "<NUM_LIT>", ";", "unsigned", "Offset1", "=", "WaveRelease", "|", "(", "WaveDone", "<<", "<NUM_LIT>", ")", "|", "(", "ShaderType", "<<", "<NUM_LIT>", ")", "|", "(", "Instruction", "<<", "<NUM_LIT>", ")", ";", "if", "(", "STI", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "Offset1", "|=", "(", "CountDw", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Offset", "=", "Offset0", "|", "(", "Offset1", "<<", "<NUM_LIT>", ")", ";", "Register", "M0Val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "M0Val", ")", ";"], "ground_truth": ["Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectDSOrderedIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6560, "Length": 148, "Cover_Rate": 0.3490566037735849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "bool", "Offset", "=", "true", ";", "switch", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "else", "assert", "(", "SrcReg", "!=", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "else", "assert", "(", "SrcReg", "!=", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "storeRegPairToStackSlot", "(", "getRegisterInfo", "(", ")", ",", "MBB", ",", "MBBI", ",", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ",", "isKill", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "FI", ",", "MMO", ")", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "storeRegPairToStackSlot", "(", "getRegisterInfo", "(", ")", ",", "MBB", ",", "MBBI", ",", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ",", "isKill", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "FI", ",", "MMO", ")", ";", "return", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Opc", "=", "<STR_LIT>", ";"], "File": "AArch64InstrInfo61", "Func": "storeRegToStackSlot", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6561, "Length": 452, "Cover_Rate": 0.5498783454987834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "arm_coproc_mem_operand_wb", "(", "op", ",", "wb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_coproc_mem_operand", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6562, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodePointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "IsLittleEndian", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ";", "AlignmentIsInBytes", "=", "false", ";", "CommentString", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "DollarIsPC", "=", "true", ";", "MinInstAlignment", "=", "<NUM_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "ZeroDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["Data64bitsDirective", "=", "is64Bit", "?", "<STR_LIT>", ":", "nullptr", ";"], "File": "PPCMCAsmInfo20", "Func": "PPCELFMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6563, "Length": 61, "Cover_Rate": 0.648936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TARGET_AVX", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_VECTOR_INT", ":", "case", "MODE_INT", ":", "if", "(", "GET_MODE", "(", "op0", ")", "!=", "V32QImode", ")", "{", "if", "(", "!", "MEM_P", "(", "op0", ")", ")", "{", "orig_op0", "=", "op0", ";", "op0", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "}", "else", "op0", "=", "gen_lowpart", "(", "V32QImode", ",", "op0", ")", ";", "}", "op1", "=", "gen_lowpart", "(", "V32QImode", ",", "op1", ")", ";", "case", "MODE_VECTOR_FLOAT", ":", "ix86_avx256_split_vector_move_misalign", "(", "op0", ",", "op1", ")", ";", "if", "(", "orig_op0", ")", "emit_move_insn", "(", "orig_op0", ",", "gen_lowpart", "(", "GET_MODE", "(", "orig_op0", ")", ",", "op0", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", ";", "}", "if", "(", "MEM_P", "(", "op1", ")", ")", "{", "if", "(", "TARGET_AVX", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", ")", "&&", "misaligned_operand", "(", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "op1", ")", ")", ";", "else", "if", "(", "TARGET_SSE2", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "{", "if", "(", "GET_MODE", "(", "op0", ")", "!=", "V16QImode", ")", "{", "orig_op0", "=", "op0", ";", "op0", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "}", "op1", "=", "gen_lowpart", "(", "V16QImode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse2_loaddquv16qi", "(", "op0", ",", "op1", ")", ")", ";", "if", "(", "orig_op0", ")", "emit_move_insn", "(", "orig_op0", ",", "gen_lowpart", "(", "GET_MODE", "(", "orig_op0", ")", ",", "op0", ")", ")", ";", "}", "else", "if", "(", "TARGET_SSE2", "&&", "mode", "==", "V2DFmode", ")", "{", "rtx", "zero", ";", "if", "(", "TARGET_AVX", "||", "TARGET_SSE_UNALIGNED_LOAD_OPTIMAL", "||", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "||", "optimize_insn_for_size_p", "(", ")", ")", "{", "emit_insn", "(", "gen_sse2_loadupd", "(", "op0", ",", "op1", ")", ")", ";", "return", ";", "}", "if", "(", "TARGET_SSE_SPLIT_REGS", ")", "{", "emit_clobber", "(", "op0", ")", ";", "zero", "=", "op0", ";", "}", "else", "{", "zero", "=", "CONST0_RTX", "(", "V2DFmode", ")", ";", "}", "m", "=", "adjust_address", "(", "op1", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_loadlpd", "(", "op0", ",", "zero", ",", "m", ")", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_loadhpd", "(", "op0", ",", "op0", ",", "m", ")", ")", ";", "}", "else", "{", "rtx", "t", ";", "if", "(", "TARGET_AVX", "||", "TARGET_SSE_UNALIGNED_LOAD_OPTIMAL", "||", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "||", "optimize_insn_for_size_p", "(", ")", ")", "{", "if", "(", "GET_MODE", "(", "op0", ")", "!=", "V4SFmode", ")", "{", "orig_op0", "=", "op0", ";", "op0", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "}", "op1", "=", "gen_lowpart", "(", "V4SFmode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse_loadups", "(", "op0", ",", "op1", ")", ")", ";", "if", "(", "orig_op0", ")", "emit_move_insn", "(", "orig_op0", ",", "gen_lowpart", "(", "GET_MODE", "(", "orig_op0", ")", ",", "op0", ")", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "mode", "!=", "V4SFmode", ")", "t", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";"], "File": "i3865", "Func": "ix86_expand_vector_move_misalign", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6564, "Length": 446, "Cover_Rate": 0.4334305150631681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "s390_add_constant", "(", "struct", "constant_pool", "*", "pool", ",", "rtx", "val", ",", "enum", "machine_mode", "mode", ")", "{", "struct", "constant", "*", "c", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NR_C_MODES", ";", "i", "++", ")", "if", "(", "constant_modes", "[", "i", "]", "==", "mode", ")", "break", ";", "gcc_assert", "(", "i", "!=", "NR_C_MODES", ")", ";", "for", "(", "c", "=", "pool", "->", "constants", "[", "i", "]", ";", "c", "!=", "NULL", ";", "c", "=", "c", "->", "next", ")", "if", "(", "rtx_equal_p", "(", "val", ",", "c", "->", "value", ")", ")", "break", ";", "if", "(", "c", "==", "NULL", ")", "{", "c", "=", "(", "struct", "constant", "*", ")", "xmalloc", "(", "sizeof", "*", "c", ")", ";", "c", "->", "value", "=", "val", ";", "c", "->", "label", "=", "gen_label_rtx", "(", ")", ";", "c", "->", "next", "=", "pool", "->", "constants", "[", "i", "]", ";"], "ground_truth": ["pool", "->", "constants", "[", "i", "]", "=", "c", ";"], "File": "s3903", "Func": "s390_add_constant", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6565, "Length": 145, "Cover_Rate": 0.9294871794871795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "<NUM_LIT>", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "(", "NumEntries", "&", "<NUM_LIT>", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";", "}", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo43", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6566, "Length": 264, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "Mangler", "::", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ",", "DL", ")", ";", "}", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "{", "assert", "(", "Suffix", ".", "empty", "(", ")", ")", ";", "Sym", "=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "}", "unsigned", "OrigLen", "=", "Name", ".", "size", "(", ")", "-", "PrefixLen", ";", "Name", "+=", "Suffix", ";", "if", "(", "!", "Sym", ")", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "StringRef", "OrigName", "=", "StringRef", "(", "Name", ")", ".", "substr", "(", "PrefixLen", ",", "OrigLen", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Ctx", ".", "getOrCreateSymbol", "(", "OrigName", ")", ",", "false", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "X86MCInstLower (2)", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6567, "Length": 355, "Cover_Rate": 0.6561922365988909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "EQ", ":", "case", "NE", ":", "case", "GTU", ":", "case", "LTU", ":", "case", "GEU", ":", "case", "LEU", ":", "return", "<NUM_LIT>", ";", "case", "GT", ":", "case", "LT", ":", "case", "GE", ":", "case", "LE", ":", "return", "!", "(", "cc_prev_status", ".", "flags", "&", "CC_NO_OVERFLOW", ")", ";", "default", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "m68k4", "Func": "valid_dbcc_comparison_p_2", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6568, "Length": 56, "Cover_Rate": 0.8115942028985508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "MINA32ELFObjectWriter", "Func": "MINA32ELFObjectWriter", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6569, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "float", "v4hi", "__attribute__", "(", "(", "mode", "(", "V4HI", ")", ")", ")", ";"], "ground_truth": ["return", "(", "unsigned", "long", "long", ")", "__builtin_sh_media_MMULLO_WL", "(", "(", "v4hi", ")", "mm", ",", "(", "v4hi", ")", "mn", ")", ";"], "File": "ushmedia1", "Func": "sh_media_MMULLO_WL", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6570, "Length": 32, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", "!=", "To", "->", "getParent", "(", ")", "->", "rend", "(", ")", ")", ";", "for", "(", "--", "To", ";", "To", "!=", "From", ";", "--", "To", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "To", ";", "if", "(", "(", "(", "AccessToCheck", "&", "AK_Write", ")", "&&", "Instr", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "||", "(", "(", "AccessToCheck", "&", "AK_Read", ")", "&&", "Instr", ".", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo (2)", "Func": "areCFlagsAccessedBetweenInstrs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6571, "Length": 79, "Cover_Rate": 0.42934782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ">>", "Log2_32", "(", "A", ")", ")", ")", "return", "false", ";", "}", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "if", "(", "Scale", "<", "<NUM_LIT>", ")", "Scale", "=", "-", "Scale", ";", "switch", "(", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonISelLowering (2)1", "Func": "isLegalAddressingMode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6572, "Length": 68, "Cover_Rate": 0.5190839694656488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", ">=", "<STR_LIT>", "&&", "CC", "<=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "(", "CC", ">=", "<STR_LIT>", "&&", "CC", "<=", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering (2)", "Func": "invertFPCondCodeUser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6573, "Length": 28, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCOp", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "Inst", ",", "MCOp", ",", "Fixups", ",", "SubtargetInfo", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MCOp", ".", "getExpr", "(", ")", ",", "Kind", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MMIXMCCodeEmitter", "Func": "getLabelOpValue", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6574, "Length": 44, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "isMem", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6575, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op0", "=", "force_reg", "(", "word_mode", ",", "op0", ")", ";", "if", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "{", "op0", "=", "loongarch_zero_if_equal", "(", "op0", ",", "op1", ")", ";", "op1", "=", "const0_rtx", ";", "}", "else", "{", "bool", "invert", "=", "false", ";", "rtx", "target", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "op0", ")", ")", ";", "loongarch_emit_int_order_test", "(", "code", ",", "&", "invert", ",", "target", ",", "op0", ",", "op1", ")", ";", "code", "=", "invert", "?", "EQ", ":", "NE", ";", "op0", "=", "target", ";", "op1", "=", "const0_rtx", ";", "}", "}", "rtx", "cond", "=", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "op1", ")", ";", "if", "(", "INTEGRAL_MODE_P", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "&&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "&&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "temp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "temp2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_IF_THEN_ELSE", "(", "mode", ",", "cond", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ")", ")", ")", ";"], "ground_truth": ["cond", "=", "gen_rtx_fmt_ee", "(", "(", "code", "==", "EQ", ")", "?", "NE", ":", "EQ", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "op1", ")", ";"], "File": "loongarch", "Func": "loongarch_expand_conditional_move", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6576, "Length": 208, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "canWidenShuffleElements", "(", "Mask", ",", "Widened128Mask", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Widened128Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Widened128Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "Widened128Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "unsigned", "NumElts", "=", "(", "(", "Zeroable", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ",", "LoV", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "bool", "OnlyUsesV1", "=", "isShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ",", "V2", ")", ";", "if", "(", "OnlyUsesV1", "||", "isShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "V1", ",", "V2", ")", ")", "{", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "bool", "IsInsert", "=", "true", ";", "int", "V2Index", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "assert", "(", "Widened128Mask", "[", "i", "]", ">=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Widened128Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Widened128Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "{", "if", "(", "Widened128Mask", "[", "i", "]", "!=", "i", ")", "{", "IsInsert", "=", "false", ";", "break", ";", "}", "}", "else", "{", "if", "(", "V2Index", ">=", "<NUM_LIT>", "||", "Widened128Mask", "[", "i", "]", "!=", "<NUM_LIT>", ")", "{", "IsInsert", "=", "false", ";", "break", ";", "}", "V2Index", "=", "i", ";", "}", "}", "if", "(", "IsInsert", "&&", "V2Index", ">=", "<NUM_LIT>", ")", "{", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Subvec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "insert128BitVector", "(", "V1", ",", "Subvec", ",", "V2Index", "*", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "lowerV4X128Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6577, "Length": 457, "Cover_Rate": 0.6061007957559682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG (2)", "Func": "getPassName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6578, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "force_reg", "(", "Pmode", ",", "base", ")", ",", "arc_unspec_offset", "(", "addr", ",", "UNSPEC_TLS_OFF", ")", ")", ";", "case", "TLS_MODEL_INITIAL_EXEC", ":", "addr", "=", "arc_unspec_offset", "(", "addr", ",", "UNSPEC_TLS_IE", ")", ";", "addr", "=", "copy_to_mode_reg", "(", "Pmode", ",", "gen_const_mem", "(", "Pmode", ",", "addr", ")", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "arc_tp_regno", ")", ",", "addr", ")", ";", "case", "TLS_MODEL_LOCAL_EXEC", ":", "addr", "=", "arc_unspec_offset", "(", "addr", ",", "UNSPEC_TLS_OFF", ")", ";"], "ground_truth": ["return", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "arc_tp_regno", ")", ",", "addr", ")", ";"], "File": "arc", "Func": "arc_legitimize_tls_address", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6579, "Length": 88, "Cover_Rate": 0.3697478991596639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "!", "TARGET_FDPIC", ")", ";", "reg", "=", "arm_tls_descseq_addr", "(", "x", ",", "reg", ")", ";", "tp", "=", "arm_load_tp", "(", "NULL_RTX", ")", ";", "dest", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tp", ",", "reg", ")", ";", "}", "else", "{", "if", "(", "TARGET_FDPIC", ")", "insns", "=", "arm_call_tls_get_addr", "(", "x", ",", "reg", ",", "&", "ret", ",", "TLS_LDM32_FDPIC", ")", ";", "else", "insns", "=", "arm_call_tls_get_addr", "(", "x", ",", "reg", ",", "&", "ret", ",", "TLS_LDM32", ")", ";", "eqv", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const1_rtx", ")", ",", "UNSPEC_TLS", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_libcall_block", "(", "insns", ",", "dest", ",", "ret", ",", "eqv", ")", ";", "addend", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_LDO32", ")", ")", ",", "UNSPEC_TLS", ")", ";", "addend", "=", "force_reg", "(", "SImode", ",", "gen_rtx_CONST", "(", "SImode", ",", "addend", ")", ")", ";", "dest", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "dest", ",", "addend", ")", ";", "}", "return", "dest", ";", "case", "TLS_MODEL_INITIAL_EXEC", ":", "if", "(", "TARGET_FDPIC", ")", "{", "sum", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_IE32_FDPIC", ")", ")", ",", "UNSPEC_TLS", ")", ";", "reg", "=", "load_tls_operand", "(", "sum", ",", "reg", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "gen_rtx_REG", "(", "Pmode", ",", "FDPIC_REGNUM", ")", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "gen_rtx_MEM", "(", "Pmode", ",", "reg", ")", ")", ";", "}", "else", "{", "labelno", "=", "GEN_INT", "(", "pic_labelno", "++", ")", ";", "label", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_PIC_LABEL", ")", ";", "label", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "label", ")", ";", "sum", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_IE32", ")", ",", "label", ",", "GEN_INT", "(", "TARGET_ARM", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ",", "UNSPEC_TLS", ")", ";", "reg", "=", "load_tls_operand", "(", "sum", ",", "reg", ")", ";", "if", "(", "TARGET_ARM", ")", "emit_insn", "(", "gen_tls_load_dot_plus_eight", "(", "reg", ",", "reg", ",", "labelno", ")", ")", ";", "else", "if", "(", "TARGET_THUMB2", ")", "emit_insn", "(", "gen_tls_load_dot_plus_four", "(", "reg", ",", "NULL", ",", "reg", ",", "labelno", ")", ")", ";", "else", "{", "emit_insn", "(", "gen_pic_add_dot_plus_four", "(", "reg", ",", "reg", ",", "labelno", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "gen_const_mem", "(", "SImode", ",", "reg", ")", ")", ";", "}", "}", "tp", "=", "arm_load_tp", "(", "NULL_RTX", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "tp", ",", "reg", ")", ";", "case", "TLS_MODEL_LOCAL_EXEC", ":", "tp", "=", "arm_load_tp", "(", "NULL_RTX", ")", ";"], "ground_truth": ["reg", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_LE32", ")", ")", ",", "UNSPEC_TLS", ")", ";"], "File": "arm", "Func": "legitimize_tls_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6580, "Length": 408, "Cover_Rate": 0.6891891891891891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "hasMovrel", "(", ")", "||", "(", "UserEnable", "&&", "hasVGPRIndexMode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "useVGPRIndexMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6581, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld2rdi", "(", "(", "const", "__builtin_aarch64_simd_di", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int64x1_t", ")", "__builtin_aarch64_get_dregoidi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int64x1_t", ")", "__builtin_aarch64_get_dregoidi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld2_dup_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6582, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "ExpandPUSH_POP", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandPUSH_POP", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandPUSH_POP", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "M680x0InstrInfo", "Func": "expandPostRAPseudo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6583, "Length": 94, "Cover_Rate": 0.4351851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_conflict_epi32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpconflictsi_128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_conflict_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6584, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "PIXEL", "||", "MFI", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "GEOMETRY", ")", ";", "if", "(", "(", "Op", ".", "isImm", "(", ")", ")", ")", "{", "if", "(", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SILowerControlFlow4", "Func": "Kill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6585, "Length": 87, "Cover_Rate": 0.4887640449438202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "select0", "=", "XEXP", "(", "concat", ",", "<NUM_LIT>", ")", ";", "rtx", "select1", "=", "XEXP", "(", "concat", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "select0", ")", "!=", "VEC_SELECT", "||", "GET_CODE", "(", "select1", ")", "!=", "VEC_SELECT", ")", "return", "false", ";", "rtx", "reg0", "=", "XEXP", "(", "select0", ",", "<NUM_LIT>", ")", ";", "rtx", "reg1", "=", "XEXP", "(", "select1", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "reg0", ",", "reg1", ")", "||", "!", "REG_P", "(", "reg0", ")", ")", "return", "false", ";"], "ground_truth": ["rtx", "parallel0", "=", "XEXP", "(", "select0", ",", "<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "v2df_reduction_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6586, "Length": 88, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AllOnes", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "NumEltBits", ")", ",", "DL", ",", "EltVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskOps", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "!=", "-", "<NUM_LIT>", "&&", "Mask", "[", "i", "]", "!=", "i", "&&", "Mask", "[", "i", "]", "!=", "i", "+", "Size", ")", "return", "SDValue", "(", ")", ";", "MaskOps", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "Size", "?", "AllOnes", ":", "Zero", ")", ";", "}"], "ground_truth": ["SDValue", "V1Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskOps", ")", ";"], "File": "X86ISelLowering1", "Func": "lowerVectorShuffleAsBitBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6587, "Length": 114, "Cover_Rate": 0.4014084507042254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6588, "Length": 36, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TOYAsmBackend1", "Func": "getPointerSize", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6589, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "M680x0MCCodeEmitter", "Func": "M680x0MCCodeEmitter", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6590, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64TargetMachine", "::", "<ISA_LIT>_64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", ",", "DL", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "JITInfo", "(", "*", "this", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine55", "Func": "X86_64TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6591, "Length": 103, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "return", "true", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";"], "ground_truth": ["return", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsBool", "(", ")", ";"], "File": "NVPTXISelLowering19", "Func": "allowUnsafeFPMath", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6592, "Length": 38, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "getOperand", "(", "oi", "-", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "CmpBB", ")", "{", "I", ".", "removeOperand", "(", "oi", "-", "<NUM_LIT>", ")", ";", "I", ".", "removeOperand", "(", "oi", "-", "<NUM_LIT>", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "AArch64ConditionalCompares11", "Func": "updateTailPHIs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6593, "Length": 40, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "}", "else", "{", "printOp", "(", "MO", ")", ";"], "ground_truth": ["}"], "File": "SPUAsmPrinter1", "Func": "printOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6594, "Length": 47, "Cover_Rate": 0.4845360824742268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "^", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZInstrInfo (2)2", "Func": "reverseBranchCondition", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6595, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vreinterpretv4siv8hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u32_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6596, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ",", "OSABI", "(", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "FISCAsmBackend", "Func": "ELFFISCAsmBackend", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6597, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NeedBlockSplit", "=", "true", ";", "break", ";", "}", "}", "unsigned", "Opcode", "=", "OrOpc", ";", "MachineBasicBlock", "*", "SplitBB", "=", "&", "MBB", ";", "if", "(", "NeedBlockSplit", ")", "{", "SplitBB", "=", "MBB", ".", "splitAt", "(", "MI", ",", "true", ",", "LIS", ")", ";", "if", "(", "MDT", "&&", "SplitBB", "!=", "&", "MBB", ")", "{", "MachineDomTreeNode", "*", "MBBNode", "=", "(", "*", "MDT", ")", "[", "&", "MBB", "]", ";", "SmallVector", "<", "MachineDomTreeNode", "*", ">", "Children", "(", "MBBNode", "->", "begin", "(", ")", ",", "MBBNode", "->", "end", "(", ")", ")", ";", "MachineDomTreeNode", "*", "SplitBBNode", "=", "MDT", "->", "addNewBlock", "(", "SplitBB", ",", "&", "MBB", ")", ";", "for", "(", "MachineDomTreeNode", "*", "Child", ":", "Children", ")", "MDT", "->", "changeImmediateDominator", "(", "Child", ",", "SplitBBNode", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow15", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6598, "Length": 113, "Cover_Rate": 0.345565749235474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ST", "=", "&", "mf", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TII", "=", "mf", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DomTree", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["VRM", "=", "&", "getAnalysis", "<", "VirtRegMap", ">", "(", ")", ";"], "File": "X86TileConfig1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6599, "Length": 52, "Cover_Rate": 0.49523809523809526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "emit_frame_insn", "(", "rtx", "x", ")", "{", "x", "=", "emit_insn", "(", "x", ")", ";", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "x", ";"], "File": "visium", "Func": "emit_frame_insn", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 6600, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "index_iterator", "index_end", "(", ")", "const", "{", "return", "V", ".", "set_bits_end", "(", ")", ";"], "ground_truth": ["}"], "File": "ImmutableGraph", "Func": "index_end", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6601, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "outliner", "::", "Candidate", "&", "C", ")", "const", "{", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "}", "else", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "}", "return", "It", ";"], "ground_truth": ["}"], "File": "X86InstrInfo64", "Func": "insertOutlinedCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6602, "Length": 124, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SPReduce", "::", "getStackLocPair", "(", "int", "&", "fi", ",", "unsigned", "&", "bitpos", ",", "const", "unsigned", "stloc", ")", "const", "{"], "ground_truth": ["fi", "=", "PMFI", "->", "getSinglePathExcessSpillFI", "(", "stloc", "/", "<NUM_LIT>", ")", ";"], "File": "PatmosSPReduce", "Func": "getStackLocPair", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6603, "Length": 30, "Cover_Rate": 0.8108108108108109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "ShiftOpc", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstructionSelector1", "Func": "selectShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6604, "Length": 50, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "Cpu0TargetStreamer", "Func": "Cpu0TargetStreamer", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6605, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "useSmallSection", "(", ")", ")", "return", "false", ";"], "File": "MipsTargetObjectFile19", "Func": "IsGlobalInSmallSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6606, "Length": 43, "Cover_Rate": 0.33858267716535434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{"], "ground_truth": ["if", "(", "Kind", ".", "isBSS", "(", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ",", "TM", ",", "Kind", ")", ")", "return", "SmallBSSSection", ";"], "File": "Cpu0TargetObjectFile1", "Func": "SelectSectionForGlobal", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6607, "Length": 41, "Cover_Rate": 0.5061728395061729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtZbkc", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "hasStdExtZbkc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6608, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "<ISA_LIT>Operand", "&", "RegOpnd", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Reg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "RegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "RegOpnd", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser32", "Func": "parseDirectiveCpLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6609, "Length": 42, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Combiner", "::", "<ISA_LIT>Combiner", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>CombinerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "MOSCombiner", "Func": "MOSCombiner", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6610, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canGuaranteeTCO", "(", "CallingConv", "::", "ID", "CC", ")", "{"], "ground_truth": ["return", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC", "||", "CC", "==", "CallingConv", "::", "<ISA_LIT>_RegCall", "||", "CC", "==", "CallingConv", "::", "HiPE", "||", "CC", "==", "CallingConv", "::", "HHVM", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "canGuaranteeTCO", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6611, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "WebAssemblyAsmBackend (2)", "Func": "relaxInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6612, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addImm0_65535ExprOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6613, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GepNode", "(", ")", ":", "Flags", "(", "<NUM_LIT>", ")", ",", "Parent", "(", "nullptr", ")", ",", "Idx", "(", "nullptr", ")", ",", "PTy", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "HexagonCommonGEP10", "Func": "GepNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6614, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering18", "Func": "preferZeroCompareBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6615, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6616, "Length": 44, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPredicateLate", "(", "unsigned", "Opcode", ")", "const", "{", "const", "uint64_t", "F", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "~", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "File": "HexagonInstrInfo (2)", "Func": "isPredicateLate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6617, "Length": 31, "Cover_Rate": 0.8611111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<ISA_LIT>RegBankCombinerHelper", "::", "getMode", "(", ")", "{"], "ground_truth": ["return", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getMode", "(", ")", ";"], "File": "AMDGPURegBankCombiner6", "Func": "getMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6618, "Length": 21, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "create<ISA_LIT>FloatingPointStackifierPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>LoadValueInjectionLoadHardeningPass", "(", ")", ")", ";", "else", "addPass", "(", "create<ISA_LIT>LoadValueInjectionLoadHardeningUnoptimizedPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine3", "Func": "addPostRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6619, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLoadTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "Address", "Addr", ";", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "AssignedReg", "=", "FuncInfo", ".", "ValueMap", "[", "I", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "nullptr", ";", "Register", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "!", "<ISA_LIT>EmitLoad", "(", "VT", ",", "ResultReg", ",", "Addr", ",", "RC", ",", "true", ",", "<ISA_LIT>SubTarget", "->", "hasSPE", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCFastISel (2)2", "Func": "SelectLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6620, "Length": 109, "Cover_Rate": 0.7569444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>16FrameLowering", "::", "<ISA_LIT>16FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>FrameLowering", "(", "STI", ",", "STI", ".", "getStackAlignment", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "Mips16FrameLowering12", "Func": "Mips16FrameLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6621, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AtomicSDNode", "*", "AN", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ",", "RHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "dl", ",", "AN", "->", "getMemoryVT", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "AN", "->", "getMemOperand", "(", ")", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerATOMIC_LOAD_AND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6622, "Length": 81, "Cover_Rate": 0.5159235668789809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsLargeCodeModel", "=", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ";", "unsigned", "CallOp", ";", "if", "(", "Is64Bit", ")", "CallOp", "=", "IsLargeCodeModel", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "CallOp", "=", "<STR_LIT>", ";", "const", "char", "*", "Symbol", ";", "if", "(", "Is64Bit", ")", "{", "if", "(", "STI", ".", "isTargetCygMing", "(", ")", ")", "{", "Symbol", "=", "<STR_LIT>", ";", "}", "else", "{", "Symbol", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "STI", ".", "isTargetCygMing", "(", ")", ")", "Symbol", "=", "<STR_LIT>", ";", "else", "Symbol", "=", "<STR_LIT>", ";", "MachineInstrBuilder", "CI", ";", "MachineBasicBlock", "::", "iterator", "ExpansionMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";", "}", "CI", "->", "setFlags", "(", "CI", "->", "getFlags", "(", ")", "|", "MachineInstr", "::", "FrameSetup", ")", ";", "unsigned", "AX", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SP", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "CI", ".", "addReg", "(", "AX", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "SP", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AX", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "SP", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "Is64Bit", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "InProlog", ")", "{", "for", "(", "++", "ExpansionMBBI", ";", "ExpansionMBBI", "!=", "MBBI", ";", "++", "ExpansionMBBI", ")", "ExpansionMBBI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}"], "ground_truth": ["return", "&", "*", "MBBI", ";"], "File": "X86FrameLowering8", "Func": "emitStackProbeCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6623, "Length": 352, "Cover_Rate": 0.8543689320388349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "buf", "[", "<NUM_LIT>", "]", ";", "buf", "[", "<NUM_LIT>", "]", "=", "uint8_t", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "buf", "[", "<NUM_LIT>", "]", "=", "uint8_t", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["buf", "[", "<NUM_LIT>", "]", "=", "uint8_t", "(", "Value", "&", "<NUM_LIT>", ")", ";"], "File": "TeakELFStreamer", "Func": "EmitIntValue", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6624, "Length": 50, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Op", "->", "isOnlyUserOf", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "int", "DWordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "if", "(", "DWordIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "DWordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "int", "WordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "WordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";"], "ground_truth": ["int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "IdxVal", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";"], "File": "X86ISelLowering130", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6625, "Length": 268, "Cover_Rate": 0.3383838383838384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "csky_inline_const_type", "trick_type", ";", "rtx", "out_operands", "[", "<NUM_LIT>", "]", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "char", "load_op", "[", "<NUM_LIT>", "]", ";", "const", "char", "*", "dst_fmt", ";", "HOST_WIDE_INT", "value", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "ivalue", "=", "(", "int", ")", "value", ";", "unsigned", "int", "uvalue", "=", "(", "unsigned", "int", ")", "value", ";", "trick_type", "=", "try_csky_constant_tricks", "(", "value", ",", "&", "x", ",", "&", "y", ")", ";", "gcc_assert", "(", "trick_type", "!=", "IC_UNINLINABLE", ")", ";", "out_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "out_operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "x", ")", ";", "if", "(", "trick_type", "!=", "IC_SINGLE", "&&", "trick_type", "!=", "IC_APPEND_NOT", ")", "out_operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "y", ")", ";", "if", "(", "mode", "==", "DImode", "&&", "TARGET_BIG_ENDIAN", ")", "dst_fmt", "=", "<STR_LIT>", ";", "else", "dst_fmt", "=", "<STR_LIT>", ";", "if", "(", "CSKY_CONST_OK_FOR_I", "(", "x", ")", ")", "sprintf", "(", "load_op", ",", "<STR_LIT>", ",", "dst_fmt", ")", ";", "else", "if", "(", "CSKY_CONST_OK_FOR_Uc", "(", "x", ")", ")", "sprintf", "(", "load_op", ",", "<STR_LIT>", ",", "dst_fmt", ")", ";", "else", "if", "(", "CSKY_CONST_OK_FOR_MOVIH", "(", "x", ")", ")", "sprintf", "(", "load_op", ",", "<STR_LIT>", ",", "dst_fmt", ")", ";", "else", "{", "sprintf", "(", "load_op", ",", "<STR_LIT>", ",", "dst_fmt", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "trick_type", ")", "{", "case", "IC_SINGLE", ":", "strcpy", "(", "buf", ",", "load_op", ")", ";", "break", ";", "case", "IC_APPEND_NOT", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "dst_fmt", ",", "ivalue", ",", "uvalue", ")", ";", "break", ";", "case", "IC_APPEND_ADDI", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "dst_fmt", ",", "ivalue", ",", "uvalue", ")", ";", "break", ";", "case", "IC_APPEND_SUBI", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "dst_fmt", ",", "ivalue", ",", "uvalue", ")", ";", "break", ";", "case", "IC_BGENI_ADDI", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "dst_fmt", ",", "ivalue", ",", "uvalue", ")", ";", "break", ";", "case", "IC_BGENI_SUBI", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "dst_fmt", ",", "ivalue", ",", "uvalue", ")", ";", "break", ";", "case", "IC_APPEND_BSETI", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "dst_fmt", ",", "ivalue", ",", "uvalue", ")", ";", "break", ";", "case", "IC_APPEND_MOVI", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "load_op", ",", "dst_fmt", ",", "ivalue", ",", "uvalue", ")", ";"], "ground_truth": ["break", ";"], "File": "csky", "Func": "csky_output_inline_const", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6626, "Length": 368, "Cover_Rate": 0.7036328871892925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VTBLMask", ";", "for", "(", "int", "I", ":", "ShuffleMask", ")", "VTBLMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "I", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "V2", ".", "getNode", "(", ")", "->", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "VTBLMask", ")", ")", ";"], "File": "ARMISelLowering12", "Func": "LowerVECTOR_SHUFFLEv8i8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6627, "Length": 101, "Cover_Rate": 0.6558441558441559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo1", "Func": "RISCVMachineFunctionInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6628, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sysctlbyname", "(", "<STR_LIT>", ",", "&", "l1_line", ",", "&", "len", ",", "NULL", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["l1_sizekb", "=", "<NUM_LIT>", ";"], "File": "driver-powerpcspe", "Func": "detect_caches_freebsd", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6629, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "*", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", "*", "ElemsPerChunk", ")", ";", "SDValue", "VecIdx", "=", "DAG", ".", "getConstant", "(", "NormalizedIdxVal", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultVT", ",", "Result", ",", "Vec", ",", "VecIdx", ")", ";"], "File": "X86ISelLowering114", "Func": "Insert128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6630, "Length": 52, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "getNamedOperand", "(", "Inst", ",", "<STR_LIT>", "::", "gds", ")", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "GDS_GPR_LOCK", ",", "Inst", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "assert", "(", "Inst", ".", "mayLoad", "(", ")", "||", "Inst", ".", "mayStore", "(", ")", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "bool", "FoundLDSMem", "=", "false", ";", "for", "(", "const", "MachineMemOperand", "*", "Memop", ":", "Inst", ".", "memoperands", "(", ")", ")", "{", "unsigned", "AS", "=", "Memop", "->", "getAddrSpace", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "FoundLDSMem", "=", "true", ";", "}", "if", "(", "FoundLDSMem", ")", "{", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "if", "(", "(", "Inst", ".", "mayStore", "(", ")", "||", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SQ_MESSAGE", ",", "Inst", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int", "Imm", "=", "TII", "->", "getNamedOperand", "(", "Inst", ",", "<STR_LIT>", "::", "tgt", ")", "->", "getImm", "(", ")", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_PARAM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Imm", ">=", "<NUM_LIT>", "&&", "Imm", "<=", "<NUM_LIT>", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_POS_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "EXP_GPR_LOCK", ",", "Inst", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "updateEventWaitCntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6631, "Length": 459, "Cover_Rate": 0.8809980806142035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isRegShiftedReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "SrcReg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedReg", ".", "ShiftReg", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", "(", "RegShiftedReg", ".", "ShiftTy", ",", "RegShiftedReg", ".", "ShiftImm", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegShiftedRegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6632, "Length": 67, "Cover_Rate": 0.8170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VAListPtr", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "PtrVT", "=", "VAListPtr", ".", "getValueType", "(", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "InChain", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "NextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getIntPtrConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "DL", ")", ")", ";", "InChain", "=", "DAG", ".", "getStore", "(", "VAList", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "NextPtr", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "InChain", ",", "VAList", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "std", "::", "min", "(", "PtrVT", ".", "getSizeInBits", "(", ")", ",", "VT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering", "Func": "LowerVAARG", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6633, "Length": 182, "Cover_Rate": 0.8053097345132744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "isFPOnlySP", "(", ")", "&&", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "<STR_LIT>", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "<ISA_LIT>cc", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "OptimizeVFPBrcond", "(", "Op", ",", "DAG", ")", ")", "return", "Result", ";", "}", "<STR_LIT>", "CondCode", ",", "CondCode2", ";", "bool", "InvalidOnQNaN", ";", "FPCCTo<ISA_LIT>CC", "(", "CC", ",", "CondCode", ",", "CondCode2", ",", "InvalidOnQNaN", ")", ";", "SDValue", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "getVFPCmp", "(", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ",", "InvalidOnQNaN", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDVTList", "VTList", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Dest", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", "}", ";"], "File": "ARMISelLowering108", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6634, "Length": 308, "Cover_Rate": 0.616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_dpbf16ps_v4sf_maskz", "(", "__B", ",", "__C", ",", "__D", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512bf16vlintrin", "Func": "_mm_maskz_dpbf16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6635, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrInfo16", ".", "swap", "(", "InstrInfo", ")", ";", "FrameLowering16", ".", "swap", "(", "FrameLowering", ")", ";", "TLInfo16", ".", "swap", "(", "TLInfo", ")", ";", "if", "(", "!", "InstrInfoSE", ")", "{", "InstrInfo", ".", "reset", "(", "<ISA_LIT>InstrInfo", "::", "create", "(", "*", "TM", ")", ")", ";", "FrameLowering", ".", "reset", "(", "<ISA_LIT>FrameLowering", "::", "create", "(", "*", "TM", ",", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "<ISA_LIT>TargetLowering", "::", "create", "(", "*", "TM", ")", ")", ";", "}", "else", "{", "InstrInfoSE", ".", "swap", "(", "InstrInfo", ")", ";", "FrameLoweringSE", ".", "swap", "(", "FrameLowering", ")", ";", "TLInfoSE", ".", "swap", "(", "TLInfo", ")", ";"], "ground_truth": ["}"], "File": "MipsSubtarget1", "Func": "setHelperClassesMipsSE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6636, "Length": 94, "Cover_Rate": 0.7642276422764228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_altivec_vcmpeqfp_p", "(", "__CR6_EQ", ",", "a1", ",", "a1", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_all_nan", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6637, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mips_fpr_return_fields", "(", "tree", "valtype", ",", "tree", "*", "fields", ")", "{", "tree", "field", ";", "int", "i", ";", "if", "(", "!", "TARGET_NEWABI", ")", "return", "<NUM_LIT>", ";", "if", "(", "TREE_CODE", "(", "valtype", ")", "!=", "RECORD_TYPE", ")", "return", "<NUM_LIT>", ";", "i", "=", "<NUM_LIT>", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "valtype", ")", ";", "field", "!=", "<NUM_LIT>", ";", "field", "=", "TREE_CHAIN", "(", "field", ")", ")", "{"], "ground_truth": ["if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";"], "File": "mips3", "Func": "mips_fpr_return_fields", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6638, "Length": 74, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "WE", "->", "getParentException", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["TopLevelExceptions", ".", "push_back", "(", "std", "::", "move", "(", "WE", ")", ")", ";"], "File": "WebAssemblyExceptionInfo", "Func": "addTopLevelException", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6639, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "!", "State", "->", "isFirstByValRegValid", "(", ")", ")", "&&", "(", "<STR_LIT>", "<=", "reg", ")", "&&", "(", "reg", "<=", "<STR_LIT>", ")", ")", "{", "State", "->", "setFirstByValReg", "(", "reg", ")", ";"], "ground_truth": ["if", "(", "State", "->", "getCallOrPrologue", "(", ")", "==", "Call", ")", "{"], "File": "ARMISelLowering116", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6640, "Length": 42, "Cover_Rate": 0.30656934306569344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "to_type", "==", "NO_REG_TYPE", "||", "from_type", "==", "NO_REG_TYPE", ")", "return", "false", ";", "if", "(", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "from_type", "==", "PSEUDO_REG_TYPE", ")", "||", "(", "to_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "from_type", ")", ")", "||", "(", "from_type", "==", "PSEUDO_REG_TYPE", "&&", "IS_STD_REG_TYPE", "(", "to_type", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "to_type", "==", "from_type", "&&", "IS_STD_REG_TYPE", "(", "to_type", ")", ")", "return", "true", ";"], "File": "rs6000", "Func": "rs6000_secondary_reload_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6641, "Length": 64, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineIRBuilder", "MIRBuilder", "(", "I", ")", ";", "switch", "(", "IntrinID", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "|", "(", "'U'", "<<", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64InstructionSelector32", "Func": "selectIntrinsicWithSideEffects", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6642, "Length": 110, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_mov_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_movapd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_mov_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6643, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>RelaxMemPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MCS51TargetMachine", "Func": "addPreSched2", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6644, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performSpliceCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performSpliceCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6645, "Length": 47, "Cover_Rate": 0.8545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "SET", "&&", "addr_generation_dependency_p", "(", "dep_rtx", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "dep_rtx", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "if", "(", "addr_generation_dependency_p", "(", "XVECEXP", "(", "dep_rtx", ",", "<NUM_LIT>", ",", "i", ")", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_agen_dep_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6646, "Length": 73, "Cover_Rate": 0.7684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decl_op1", "=", "SYMBOL_REF_DECL", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "decl_op1", "&&", "GET_CODE", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "(", "decl_op0", "=", "SYMBOL_REF_DECL", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "(", "TREE_CODE", "(", "decl_op1", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "decl_op1", ")", "==", "CONST_DECL", ")", "&&", "(", "TREE_CODE", "(", "decl_op0", ")", "==", "VAR_DECL", "||", "TREE_CODE", "(", "decl_op0", ")", "==", "CONST_DECL", ")", ")", "return", "(", "get_variable_section", "(", "decl_op1", ",", "false", ")", "!=", "get_variable_section", "(", "decl_op0", ",", "false", ")", ")", ";"], "ground_truth": ["if", "(", "TREE_CODE", "(", "decl_op1", ")", "==", "LABEL_DECL", "&&", "TREE_CODE", "(", "decl_op0", ")", "==", "LABEL_DECL", ")", "return", "(", "DECL_CONTEXT", "(", "decl_op1", ")", "!=", "DECL_CONTEXT", "(", "decl_op0", ")", ")", ";"], "File": "arm4", "Func": "arm_const_not_ok_for_debug_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6647, "Length": 123, "Cover_Rate": 0.6988636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeGCNRegBankReassignPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "GCNRegBankReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6648, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isInnerLoop", "(", "MCB", ")", ")", "{", "assert", "(", "!", "Duplex", ")", ";", "assert", "(", "State", ".", "Index", "!=", "Last", ")", ";", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "State", ".", "Index", "==", "<NUM_LIT>", ")", "{", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isOuterLoop", "(", "MCB", ")", ")", "{", "assert", "(", "!", "Duplex", ")", ";", "assert", "(", "State", ".", "Index", "!=", "Last", ")", ";", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "Duplex", ")", "{", "assert", "(", "State", ".", "Index", "==", "Last", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "State", ".", "Index", "==", "Last", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonMCCodeEmitter12", "Func": "parseBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6649, "Length": 102, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosAsmPrinter", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6650, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "VectorComponents", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ")", "{"], "ground_truth": ["VectorComponents", "=", "<NUM_LIT>", ";"], "File": "R600InstrInfo21", "Func": "copyPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6651, "Length": 80, "Cover_Rate": 0.31620553359683795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addGlobalAddress", "(", "GV", ")", ")", ";", "}", "else", "{", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "TD", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "RelocM", "==", "Reloc", "::", "PIC_", ")", "return", "<ISA_LIT>LowerPICELF", "(", "GV", ",", "Align", ",", "VT", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "Id", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "Id", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "Opc", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "MIB", ".", "addImm", "(", "Id", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "}", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "MIB", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "unsigned", "Opc", "=", "IsIndirect", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "NewDestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "NewDestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addImm", "(", "Id", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "MIB", ")", ";"], "File": "ARMFastISel63", "Func": "ARMMaterializeGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6652, "Length": 371, "Cover_Rate": 0.5292439372325249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_xor_ps", "(", "__m256", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_xorps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_mask_xor_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6653, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "<=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcle_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6654, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pa_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_PORTABLE_RUNTIME", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TARGET_64BIT", ")", "return", "false", ";"], "File": "pa5", "Func": "pa_function_ok_for_sibcall", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6655, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine61", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6656, "Length": 27, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "StackTop", ";", "++", "i", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Stack", "[", "i", "]", ";", "assert", "(", "RegMap", "[", "Stack", "[", "i", "]", "]", "==", "i", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumPendingSTs", ";", "++", "i", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "unsigned", "(", "PendingST", "[", "i", "]", ")", ";"], "File": "X86FloatingPoint1", "Func": "dumpStack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6657, "Length": 74, "Cover_Rate": 0.7956989247311828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";"], "ground_truth": ["int", "StackSize", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";"], "File": "TOYFrameLowering", "Func": "emitPrologue", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6658, "Length": 44, "Cover_Rate": 0.3283582089552239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "curr_set", ")", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "SET_SRC", "(", "curr_set", ")", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "SET_SRC", "(", "curr_set", ")", ",", "<NUM_LIT>", ")", ")", "==", "REGNO", "(", "SET_DEST", "(", "prev_set", ")", ")", "&&", "rtx_equal_p", "(", "XEXP", "(", "SET_SRC", "(", "prev_set", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "SET_SRC", "(", "curr_set", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "}", "}", "if", "(", "simple_sets_p", "&&", "aarch64_fusion_enabled_p", "(", "AARCH64_FUSE_MOVK_MOVK", ")", ")", "{", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "prev_set", ")", ")", "==", "ZERO_EXTRACT", "&&", "GET_CODE", "(", "SET_DEST", "(", "curr_set", ")", ")", "==", "ZERO_EXTRACT", "&&", "REG_P", "(", "XEXP", "(", "SET_DEST", "(", "prev_set", ")", ",", "<NUM_LIT>", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "SET_DEST", "(", "curr_set", ")", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "SET_DEST", "(", "prev_set", ")", ",", "<NUM_LIT>", ")", ")", "==", "REGNO", "(", "XEXP", "(", "SET_DEST", "(", "curr_set", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "SET_DEST", "(", "prev_set", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "SET_DEST", "(", "curr_set", ")", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "SET_DEST", "(", "prev_set", ")", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "XEXP", "(", "SET_DEST", "(", "curr_set", ")", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "SET_SRC", "(", "prev_set", ")", ")", "&&", "CONST_INT_P", "(", "SET_SRC", "(", "curr_set", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["if", "(", "simple_sets_p", "&&", "aarch64_fusion_enabled_p", "(", "AARCH64_FUSE_ADRP_LDR", ")", ")", "{"], "File": "aarch644", "Func": "aarch_macro_fusion_pair_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6659, "Length": 244, "Cover_Rate": 0.37712519319938176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImageWriteOnly", "(", "const", "Value", "&", "val", ")", "{"], "ground_truth": ["if", "(", "const", "Argument", "*", "arg", "=", "dyn_cast", "<", "Argument", ">", "(", "&", "val", ")", ")", "{"], "File": "NVPTXUtilities (2)1", "Func": "isImageWriteOnly", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6660, "Length": 26, "Cover_Rate": 0.3291139240506329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getPICBasePointerSaveIndex", "(", ")", "const", "{"], "ground_truth": ["return", "PICBasePointerSaveIndex", ";"], "File": "PPCMachineFunctionInfo (2)", "Func": "getPICBasePointerSaveIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6661, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{"], "ground_truth": ["return", "InstrItins", ";"], "File": "MipsSubtarget (2)", "Func": "getInstrItineraryData", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6662, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpHi", ")", ";", "int", "ShufMask1", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "OpLo", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "ShufMask1", ")", ";", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "OpHi", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "ShufMask1", ")", ";", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpHi", ")", ";", "int", "ShufMask2", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "res", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "OpLo", ",", "OpHi", ",", "ShufMask2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "res", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "PerformTruncateCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6663, "Length": 190, "Cover_Rate": 0.31932773109243695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is31", "=", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "MFI", "->", "getStackSize", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasNakedAttr", "(", ")", ";", "unsigned", "FrameReg", "=", "is<ISA_LIT>64", "?", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "PPCISelLowering15", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6664, "Length": 128, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "ignorePseudoInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", "true", ";", "if", "(", "MI", ".", "isCFIInstruction", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isImplicitDef", "(", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "auto", "*", "IS", "=", "ResourceTracker", "->", "getInstrItins", "(", ")", "->", "beginStage", "(", "TID", ".", "getSchedClass", "(", ")", ")", ";"], "ground_truth": ["return", "!", "IS", "->", "getUnits", "(", ")", ";"], "File": "HexagonVLIWPacketizer1", "Func": "ignorePseudoInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6665, "Length": 97, "Cover_Rate": 0.9897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isBLGP", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "getImmTy", "(", ")", "==", "ImmTyBLGP", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isBLGP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6666, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "if", "(", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "&", "V", ")", ")", "{", "APInt", "IntValue", "(", "ConstInt", "->", "getValue", "(", ")", ")", ";", "return", "IntValue", ".", "getActiveBits", "(", ")", "<=", "<NUM_LIT>", ";", "}", "}", "Value", "*", "CastSrc", ";", "bool", "IsExt", "=", "IsFloat", "?", "match", "(", "&", "V", ",", "m_FPExt", "(", "PatternMatch", "::", "m_Value", "(", "CastSrc", ")", ")", ")", ":", "match", "(", "&", "V", ",", "m_ZExt", "(", "PatternMatch", "::", "m_Value", "(", "CastSrc", ")", ")", ")", ";", "if", "(", "IsExt", ")", "{"], "ground_truth": ["Type", "*", "CastSrcTy", "=", "CastSrc", "->", "getType", "(", ")", ";"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "canSafelyConvertTo16Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6667, "Length": 97, "Cover_Rate": 0.4409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "newdecl", "=", "bpf_core_newdecl", "(", "TREE_TYPE", "(", "*", "tp", ")", ")", ";", "tree", "newcall", "=", "build_call_expr_loc", "(", "loc", ",", "newdecl", ",", "<NUM_LIT>", ",", "*", "tp", ")", ";", "*", "tp", "=", "newcall", ";", "*", "walk_subtrees", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bpf", "Func": "bpf_core_walk", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 6668, "Length": 38, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "<STR_LIT>", "(", "Type", "*", "Ty", ")", "const", "->", "bool", "{", "if", "(", "!", "isByteVecTy", "(", "Ty", ")", ")", "return", "false", ";", "int", "Size", "=", "getSizeOf", "(", "Ty", ")", ";", "if", "(", "HST", ".", "isTypeForHVX", "(", "Ty", ")", ")", "return", "Size", "==", "static_cast", "<", "int", ">", "(", "HST", ".", "getVectorLength", "(", ")", ")", ";", "return", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "isSectorTy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6669, "Length": 64, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "__count", "<=", "<NUM_LIT>", ")", "{", "__r", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m", ")", ";", "__c", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "(", "unsigned", "short", ")", "__count", ")", ";", "__r", "=", "vec_sra", "(", "__r", ",", "(", "__vector", "unsigned", "short", ")", "__c", ")", ";"], "ground_truth": ["return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__r", ")", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin2", "Func": "_mm_sra_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6670, "Length": 65, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_VEX3", "||", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ">=", "<NUM_LIT>", "||", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NewOpc", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";"], "File": "X86AsmParser (2)5", "Func": "processInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6671, "Length": 149, "Cover_Rate": 0.31837606837606836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "getFrameLowering", "(", "MF", ")", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "VERegisterInfo", "Func": "canRealignStack", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6672, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "nios2_large_constant_p", "(", "addr", ")", "||", "nios2_plus_large_constant_p", "(", "addr", ")", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_large_constant_memory_operand_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6673, "Length": 14, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", ";", "bool", "isParenExpr", "=", "false", ";", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "Res", "=", "MatchOperand_NoMatch", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "LParen", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isParenExpr", "=", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Dollar", ")", "{", "if", "(", "parseMemOffset", "(", "IdVal", ",", "isParenExpr", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "<ISA_LIT>Operand", "&", "Mnemonic", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "Base", "=", "<STR_LIT>", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "E", ",", "*", "this", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "std", "::", "move", "(", "Base", ")", ",", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "Res", "=", "parseAnyRegister", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "IdVal", ")", "IdVal", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "op", "(", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", ".", "back", "(", ")", ".", "release", "(", ")", ")", ")", ";"], "File": "MipsAsmParser32", "Func": "parseMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6674, "Length": 414, "Cover_Rate": 0.7237762237762237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "metric", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "ai", "=", "avr_map", "(", "a", ",", "i", ")", ";", "if", "(", "mode", "==", "MAP_FIXED_0_7", ")", "metric", "+=", "ai", "==", "i", ";", "else", "if", "(", "mode", "==", "MAP_NONFIXED_0_7", ")", "metric", "+=", "ai", "<", "<NUM_LIT>", "&&", "ai", "!=", "i", ";", "else", "if", "(", "mode", "==", "MAP_MASK_FIXED_0_7", ")", "metric", "|=", "(", "(", "unsigned", ")", "(", "ai", "==", "i", ")", ")", "<<", "i", ";", "else", "if", "(", "mode", "==", "MAP_PREIMAGE_0_7", ")", "metric", "+=", "ai", "<", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "MAP_MASK_PREIMAGE_F", ")", "metric", "|=", "(", "(", "unsigned", ")", "(", "ai", "==", "<NUM_LIT>", ")", ")", "<<", "i", ";"], "ground_truth": ["else", "gcc_unreachable", "(", ")", ";"], "File": "avr", "Func": "avr_map_metric", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6675, "Length": 121, "Cover_Rate": 0.8768115942028986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getEHHandlerRegister", "(", ")", "const", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AlphaRegisterInfo2", "Func": "getEHHandlerRegister", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6676, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "mode", "==", "SImode", "||", "mode", "==", "SFmode", "||", "mode", "==", "HImode", "||", "mode", "==", "QImode", "||", "mode", "==", "BImode", ")", ";"], "ground_truth": ["}"], "File": "gcn-protos", "Func": "sgpr_1reg_mode_p", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 6677, "Length": 24, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "Subtarget", ".", "hasStdExtZfh", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "Subtarget", ".", "hasStdExtF", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "Subtarget", ".", "hasStdExtD", "(", ")", ";"], "ground_truth": ["default", ":"], "File": "RISCVISelLowering1", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6678, "Length": 32, "Cover_Rate": 0.3516483516483517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpneq_m_n_s16", "(", "int16x8_t", "__a", ",", "int16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmpneq_m_n_sv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpneq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6679, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "PromoteToDotNew", "(", "MachineInstr", "*", "MI", ",", "SDep", "::", "Kind", "DepType", ",", "MachineBasicBlock", "::", "iterator", "&", "MII", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "assert", "(", "DepType", "==", "SDep", "::", "Data", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "QII", "=", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "TII", ";"], "ground_truth": ["int", "NewOpcode", ";"], "File": "HexagonVLIWPacketizer", "Func": "PromoteToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6680, "Length": 50, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vhadd_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__builtin_neon_vhadduv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vhadd_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6681, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_rangeps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "__C", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_maskz_range_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6682, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "isConstantPhysReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6683, "Length": 21, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "addLiveIn", "(", "MF", ",", "ArgRegs", "[", "I", "]", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegTy", ")", ";", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "RegSize", ",", "VaArgOffset", ",", "true", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "cast", "<", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutChains", ".", "push_back", "(", "Store", ")", ";"], "File": "MipsISelLowering126", "Func": "writeVarArgRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6684, "Length": 112, "Cover_Rate": 0.3303834808259587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "I", "--", ";", "else", "return", "Changed", ";"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "MBBN", ")", "{"], "File": "P2DelUselessJMP", "Func": "runOnMachineBasicBlock", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6685, "Length": 53, "Cover_Rate": 0.5698924731182796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OutStreamer", "->", "hasRawTextSupport", "(", ")", ")", "{"], "ground_truth": ["OutStreamer", "->", "EmitRawText", "(", "<STR_LIT>", ")", ";"], "File": "SICAsmPrinter", "Func": "EmitStartOfAsmFile", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6686, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "oldval", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "newval", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRCsp", ";", "TRCsp", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "unsigned", "CmpOp", "=", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MRI", ".", "constrainRegClass", "(", "dest", ",", "TRCsp", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CmpOp", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "exitMBB", ")", ";"], "File": "AArch64ISelLowering113", "Func": "emitAtomicCmpSwap", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6687, "Length": 379, "Cover_Rate": 0.7110694183864915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZbe", "(", ")", "const", "{", "return", "HasStdExtZbe", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasStdExtZbe", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6688, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fnname", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "mips_start_function_definition", "(", "fnname", ",", "TARGET_MIPS16", ")", ";", "if", "(", "!", "flag_inhibit_size_directive", ")", "{", "const", "struct", "mips_frame_info", "*", "frame", ";", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "reg_names", "[", "frame_pointer_needed", "?", "HARD_FRAME_POINTER_REGNUM", ":", "STACK_POINTER_REGNUM", "]", ",", "(", "frame_pointer_needed", "?", "frame", "->", "total_size", "-", "frame", "->", "hard_frame_pointer_offset", ":", "frame", "->", "total_size", ")", ",", "reg_names", "[", "RETURN_ADDR_REGNUM", "]", ",", "frame", "->", "var_size", ",", "frame", "->", "num_gp", ",", "frame", "->", "num_fp", ",", "frame", "->", "args_size", ",", "frame", "->", "cprestore_size", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "frame", "->", "mask", ",", "frame", "->", "gp_save_offset", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "frame", "->", "fmask", ",", "frame", "->", "fp_save_offset", ")", ";", "}", "if", "(", "mips_must_initialize_gp_p", "(", ")", "&&", "mips_current_loadgp_style", "(", ")", "==", "LOADGP_OLDABI", ")", "{", "if", "(", "TARGET_MIPS16", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "mips_push_asm_switch", "(", "&", "mips_noreorder", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "all_noreorder_p", ")", "mips_pop_asm_switch", "(", "&", "mips_noreorder", ")", ";", "else", "mips_push_asm_switch", "(", "&", "mips_nomacro", ")", ";", "}", "}", "else", "if", "(", "cfun", "->", "machine", "->", "all_noreorder_p", ")", "{", "mips_push_asm_switch", "(", "&", "mips_noreorder", ")", ";"], "ground_truth": ["mips_push_asm_switch", "(", "&", "mips_nomacro", ")", ";"], "File": "mips4", "Func": "mips_output_function_prologue", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6689, "Length": 255, "Cover_Rate": 0.8528428093645485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "Changed", "=", "true", ";"], "ground_truth": ["MBB", ".", "erase", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", ".", "end", "(", ")", ")", ";"], "File": "WebAssemblyLateEHPrepare15", "Func": "removeUnnecessaryUnreachables", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6690, "Length": 56, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_NEON", "&&", "(", "MEM_P", "(", "x", ")", "||", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "&&", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", "||", "VALID_NEON_STRUCT_MODE", "(", "mode", ")", ")", ")", "return", "NO_REGS", ";"], "ground_truth": ["if", "(", "arm_coproc_mem_operand", "(", "x", ",", "wb", ")", "||", "s_register_operand", "(", "x", ",", "mode", ")", ")", "return", "NO_REGS", ";"], "File": "arm4", "Func": "coproc_secondary_reload_class", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6691, "Length": 61, "Cover_Rate": 0.5126050420168067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter", "Func": "printImplicitlyTypedVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6692, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pcum", "->", "aapcs_stack_words", "=", "<NUM_LIT>", ";", "pcum", "->", "aapcs_stack_size", "=", "<NUM_LIT>", ";", "pcum", "->", "silent_p", "=", "silent_p", ";", "if", "(", "!", "silent_p", "&&", "!", "TARGET_FLOAT", "&&", "fntype", "&&", "fntype", "!=", "error_mark_node", ")", "{", "const_tree", "type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ";", "int", "nregs", "ATTRIBUTE_UNUSED", ";"], "ground_truth": ["if", "(", "aarch64_vfp_is_call_or_return_candidate", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "&", "mode", ",", "&", "nregs", ",", "NULL", ",", "false", ")", ")", "aarch64_err_no_fpadvsimd", "(", "TYPE_MODE", "(", "type", ")", ")", ";"], "File": "aarch641", "Func": "aarch64_init_cumulative_args", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6693, "Length": 79, "Cover_Rate": 0.35585585585585583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InstrItins", ";"], "ground_truth": ["}"], "File": "PatmosSubtarget", "Func": "getInstrItineraryData", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6694, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mapping", "(", "IO", "&", "YamlIO", ",", "Program", "::", "Metadata", "&", "Prog", ")", "{"], "ground_truth": ["YamlIO", ".", "mapRequired", "(", "KeyName", "::", "MDVersion", ",", "Prog", ".", "MDVersionSeq", ")", ";"], "File": "AMDGPURuntimeMD", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6695, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "tryCombineFixedPointConvert", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "tryCombineLongOpWithDup", "(", "IID", ",", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "tryCombineShiftImm", "(", "IID", ",", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "tryCombineCRC32", "(", "<NUM_LIT>", ",", "N", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering117", "Func": "performIntrinsicCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6696, "Length": 166, "Cover_Rate": 0.6311787072243346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LRSpilledForFarJump", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "isLRSpilledForFarJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6697, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Lower256IntUnary", "(", "Op", ",", "DAG", ")", ";"], "File": "X86ISelLowering152", "Func": "LowerABS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6698, "Length": 33, "Cover_Rate": 0.717391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>OffsetAllocator", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>OffsetAllocator", "(", ")", ";"], "File": "JVMOffsetAllocator", "Func": "createJVMOffsetAllocator", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6699, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pushReg", "(", "AsReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "STReg", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint", "Func": "duplicateToTop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6700, "Length": 28, "Cover_Rate": 0.3835616438356164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vgetq_lane_u8", "(", "uint8x16_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8_t", ")", "__builtin_neon_vget_laneuv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vgetq_lane_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6701, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "U", ".", "isImplicit", "(", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "UseInst", "=", "U", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "isCopy", "(", ")", "&&", "UseInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "PhysReg", ")", "return", "false", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "PhysReg", ")", ";"], "ground_truth": ["if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "return", "true", ";"], "File": "GCNRegBankReassign1", "Func": "isReassignable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6702, "Length": 71, "Cover_Rate": 0.3497536945812808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SparcInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6703, "Length": 322, "Cover_Rate": 0.8496042216358839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "global_options_set", ".", "x_flag_no_common", ")", "flag_no_common", "=", "<NUM_LIT>", ";", "flag_var_tracking", "=", "<NUM_LIT>", ";", "if", "(", "nvptx_optimize", "<", "<NUM_LIT>", ")", "nvptx_optimize", "=", "optimize", ">", "<NUM_LIT>", ";", "declared_fndecls_htab", "=", "hash_table", "<", "tree_hasher", ">", "::", "create_ggc", "(", "<NUM_LIT>", ")", ";", "needed_fndecls_htab", "=", "hash_table", "<", "tree_hasher", ">", "::", "create_ggc", "(", "<NUM_LIT>", ")", ";", "declared_libfuncs_htab", "=", "hash_table", "<", "declared_libfunc_hasher", ">", "::", "create_ggc", "(", "<NUM_LIT>", ")", ";", "worker_bcast_sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "SET_SYMBOL_DATA_AREA", "(", "worker_bcast_sym", ",", "DATA_AREA_SHARED", ")", ";", "worker_bcast_align", "=", "GET_MODE_ALIGNMENT", "(", "SImode", ")", "/", "BITS_PER_UNIT", ";", "worker_red_sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "SET_SYMBOL_DATA_AREA", "(", "worker_red_sym", ",", "DATA_AREA_SHARED", ")", ";", "worker_red_align", "=", "GET_MODE_ALIGNMENT", "(", "SImode", ")", "/", "BITS_PER_UNIT", ";", "diagnose_openacc_conflict", "(", "TARGET_GOMP", ",", "<STR_LIT>", ")", ";", "diagnose_openacc_conflict", "(", "TARGET_SOFT_STACK", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["diagnose_openacc_conflict", "(", "TARGET_UNIFORM_SIMT", ",", "<STR_LIT>", ")", ";"], "File": "nvptx4", "Func": "nvptx_option_override", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 6704, "Length": 134, "Cover_Rate": 0.8023952095808383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "OpC", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "OpC", ")", ",", "ResultReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "UpdateValueMap", "(", "&", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "DbgDeclareInst", "*", "DI", "=", "cast", "<", "DbgDeclareInst", ">", "(", "&", "I", ")", ";", "<ISA_LIT>AddressMode", "AM", ";", "assert", "(", "DI", "->", "getAddress", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>SelectAddress", "(", "DI", "->", "getAddress", "(", ")", ",", "AM", ")", ")", "return", "false", ";", "const", "TargetInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "TargetOpcode", "::", "DBG_VALUE", ")", ";", "addFullAddress", "(", "BuildMI", "(", "MBB", ",", "DL", ",", "II", ")", ",", "AM", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMetadata", "(", "DI", "->", "getVariable", "(", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "Function", "*", "Callee", "=", "I", ".", "getCalledFunction", "(", ")", ";", "const", "Type", "*", "RetTy", "=", "cast", "<", "StructType", ">", "(", "Callee", "->", "getReturnType", "(", ")", ")", "->", "getTypeAtIndex", "(", "unsigned", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "Value", "*", "Op1", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op2", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg1", "=", "getRegForValue", "(", "Op1", ")", ";", "unsigned", "Reg2", "=", "getRegForValue", "(", "Op2", ")", ";", "if", "(", "Reg1", "==", "<NUM_LIT>", "||", "Reg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OpC", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "OpC", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Reg1", ")", ".", "addReg", "(", "Reg2", ")", ";", "unsigned", "DestReg1", "=", "UpdateValueMap", "(", "&", "I", ",", "ResultReg", ")", ";", "if", "(", "DestReg1", "!=", "ResultReg", ")", "ResultReg", "=", "DestReg1", "+", "<NUM_LIT>", ";", "else", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";"], "File": "X86FastISel117", "Func": "X86VisitIntrinsicCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6705, "Length": 450, "Cover_Rate": 0.7785467128027682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", "&&", "<STR_LIT>", "(", ")", "<", "<NUM_LIT>", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Align", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "ground_truth": ["Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";"], "File": "AMDGPUAsmPrinter51", "Func": "getAmdKernelCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6706, "Length": 144, "Cover_Rate": 0.4260355029585799, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>_BUILTIN", ")", ";", "}"], "ground_truth": ["unsigned", "TotalBytes", "=", "getTotalArgumentsSizeInBytes", "(", "Outs", ")", ";"], "File": "MCS51ISelLowering", "Func": "CanLowerReturn", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6707, "Length": 41, "Cover_Rate": 0.4606741573033708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "unsigned", "Reg", ",", "MCExpr", "const", "*", "Expr", ",", "SMLoc", "const", "&", "S", ",", "SMLoc", "const", "&", "E", ")", ":", "Base", "(", ")", ",", "Kind", "(", "k_Mem", ")", ",", "Mem", "(", "{", "Reg", ",", "Expr", ")", ",", "Start", "(", "S", ")", ",", "End", "(", "E", ")", "{"], "ground_truth": ["}"], "File": "MSP430AsmParser", "Func": "MSP430Operand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6708, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "v850_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "TARGET_GCC_ABI", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "type", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";"], "File": "v8504", "Func": "v850_pass_by_reference", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6709, "Length": 42, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "Offset", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", "++", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GV", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering124", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6710, "Length": 140, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label_after", "(", "label", ",", "insn", ")", ";", "DUMP", "(", "<STR_LIT>", ",", "label", ")", ";", "}", "else", "{", "DUMP", "(", "<STR_LIT>", ",", "label", ")", ";", "emit_insn_before", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "}", "comparison", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ",", "<NUM_LIT>", ")", ";", "cmp_reg", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "cmp_reg", ")", ")", ";"], "ground_truth": ["gcc_assert", "(", "REGNO", "(", "cmp_reg", ")", "==", "CC_REG", ")", ";"], "File": "mn10300", "Func": "mn10300_insert_setlb_lcc", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6711, "Length": 82, "Cover_Rate": 0.37962962962962965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getAllSGPR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6712, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "PLUS", ":", "retval", "=", "CRX_SCALED_INDX", ";", "base", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "disp", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "RTX_SIGNED_INT_FITS_N_BITS", "(", "disp", ",", "<NUM_LIT>", ")", ")", "return", "CRX_INVALID", ";", "switch", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "REG", ":", "index", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "MULT", ":", "index", "=", "XEXP", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "scale_rtx", "=", "XEXP", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "scale", "=", "SCALE_FOR_INDEX_P", "(", "scale_rtx", ")", ")", "==", "-", "<NUM_LIT>", ")", "return", "CRX_INVALID", ";", "break", ";", "default", ":", "return", "CRX_INVALID", ";", "}", "break", ";", "case", "MULT", ":", "retval", "=", "CRX_SCALED_INDX", ";", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "index", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "scale_rtx", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "scale", "=", "SCALE_FOR_INDEX_P", "(", "scale_rtx", ")", ")", "==", "-", "<NUM_LIT>", ")", "return", "CRX_INVALID", ";", "break", ";", "default", ":", "return", "CRX_INVALID", ";", "}", "break", ";", "case", "POST_INC", ":", "case", "POST_DEC", ":", "retval", "=", "CRX_POST_INC", ";", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "side_effect", "=", "addr", ";"], "ground_truth": ["break", ";"], "File": "crx", "Func": "crx_decompose_address", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6713, "Length": 250, "Cover_Rate": 0.3980891719745223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BackedgeInst", "=", "nullptr", ";"], "ground_truth": ["DepChains", ".", "clear", "(", ")", ";"], "File": "HexagonVectorLoopCarriedReuse", "Func": "reset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6714, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "aarch64_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ";", "machine_mode", "mode", ",", "cmp_mode", ";", "typedef", "rtx", "(", "*", "gen_cas_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "int", "idx", ";", "gen_cas_fn", "gen", ";", "const", "gen_cas_fn", "split_cas", "[", "]", "=", "{", "gen_aarch64_compare_and_swapqi", ",", "gen_aarch64_compare_and_swaphi", ",", "gen_aarch64_compare_and_swapsi", ",", "gen_aarch64_compare_and_swapdi", "}", ";", "const", "gen_cas_fn", "atomic_cas", "[", "]", "=", "{", "gen_aarch64_compare_and_swapqi_lse", ",", "gen_aarch64_compare_and_swaphi_lse", ",", "gen_aarch64_compare_and_swapsi_lse", ",", "gen_aarch64_compare_and_swapdi_lse", "}", ";", "bval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "newval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mod_s", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mod_f", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "cmp_mode", "=", "mode", ";", "if", "(", "is_mm_acquire", "(", "memmodel_from_int", "(", "INTVAL", "(", "mod_f", ")", ")", ")", "&&", "is_mm_release", "(", "memmodel_from_int", "(", "INTVAL", "(", "mod_s", ")", ")", ")", ")", "mod_s", "=", "GEN_INT", "(", "MEMMODEL_ACQ_REL", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "cmp_mode", "=", "SImode", ";", "rval", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "true", ")", ";", "case", "E_SImode", ":", "case", "E_DImode", ":", "if", "(", "!", "aarch64_plus_operand", "(", "oldval", ",", "mode", ")", ")", "oldval", "=", "force_reg", "(", "cmp_mode", ",", "oldval", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_HImode", ":", "idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_SImode", ":", "idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_DImode", ":", "idx", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch645", "Func": "aarch64_expand_compare_and_swap", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6715, "Length": 308, "Cover_Rate": 0.7642679900744417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "if", "(", "Triple", "(", "TT", ")", ".", "isOSDarwin", "(", ")", ")", "return", "createMachOStreamer", "(", "Ctx", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";", "<ISA_LIT>TargetStreamer", "*", "S", "=", "new", "<ISA_LIT>TargetELFStreamer", "(", ")", ";", "return", "createELFStreamer", "(", "Ctx", ",", "S", ",", "MAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc16", "Func": "createMCStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6716, "Length": 89, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFnFixed", ";", "CCAssignFn", "*", "AssignFnVarArg", ";", "std", "::", "tie", "(", "AssignFnFixed", ",", "AssignFnVarArg", ")", "=", "getAssignFnsForCC", "(", "Info", ".", "CallConv", ",", "TLI", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "getCallOpcode", "(", "MF", ",", "Info", ".", "Callee", ".", "isReg", "(", ")", ",", "false", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ";", "MIB", ".", "addDef", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ")", ";", "if", "(", "!", "addCallTargetOperands", "(", "MIB", ",", "MIRBuilder", ",", "Info", ")", ")", "return", "false", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", ",", "<NUM_LIT>", ">", "ImplicitArgRegs", ";", "if", "(", "<ISA_LIT>TargetMachine", "::", "EnableFixedFunctionABI", ")", "{", "if", "(", "!", "passSpecialInputs", "(", "MIRBuilder", ",", "CCInfo", ",", "ImplicitArgRegs", ",", "Info", ")", ")", "return", "false", ";", "}", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "PhysRegs", ";", "<ISA_LIT>OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "AssignFnFixed", ",", "AssignFnVarArg", ",", "false", ")", ";", "if", "(", "!", "handleAssignments", "(", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ",", "OutArgs", ",", "Handler", ")", ")", "return", "false", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "auto", "ScratchRSrcReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "<STR_LIT>", ",", "ScratchRSrcReg", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "}", "for", "(", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", "ArgReg", ":", "ImplicitArgRegs", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "(", "Register", ")", "ArgReg", ".", "first", ",", "ArgReg", ".", "second", ")", ";", "MIB", ".", "addReg", "(", "ArgReg", ".", "first", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "lowerCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6717, "Length": 360, "Cover_Rate": 0.3441682600382409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Using<ISA_LIT>32", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Rt", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wd", ")", ".", "addReg", "(", "Rt", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "MipsSEISelLowering23", "Func": "emitLD_F16_PSEUDO", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6718, "Length": 89, "Cover_Rate": 0.3852813852813853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ARG_POINTER_REGNUM", ":", "return", "pc_size", "+", "fp_size", ";", "case", "RETURN_ADDRESS_POINTER_REGNUM", ":", "return", "fp_size", ";", "case", "FRAME_POINTER_REGNUM", ":", "return", "-", "saved_regs_size", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "STACK_POINTER_REGNUM", ":", "switch", "(", "from", ")", "{", "case", "ARG_POINTER_REGNUM", ":", "return", "pc_size", "+", "saved_regs_size", "+", "frame_size", ";", "case", "RETURN_ADDRESS_POINTER_REGNUM", ":", "return", "saved_regs_size", "+", "frame_size", ";", "case", "FRAME_POINTER_REGNUM", ":", "return", "frame_size", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "h8300", "Func": "h8300_initial_elimination_offset", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6719, "Length": 71, "Cover_Rate": 0.42771084337349397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtStWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6720, "Length": 36, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCodeGenPrepare8", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6721, "Length": 129, "Cover_Rate": 0.43728813559322033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isLDSTPIIMM", "(", "InsnType", "insn", ")", "{"], "ground_truth": ["return", "(", "(", "(", "insn", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "AArch64InsnHelpers", "Func": "isLDSTPIIMM", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6722, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getATRegNum", "(", ")", "const", "{"], "ground_truth": ["return", "ATReg", ";"], "File": "MipsAsmParser19", "Func": "getATRegNum", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6723, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "CommentStream", ",", "&", "MAI", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter16", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6724, "Length": 40, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcaddq_rot270_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_neon_vcadd90v8hf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vcaddq_rot270_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6725, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fix_trunchfhi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvth_s16_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6726, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", "=", "regno_reg_rtx", "[", "regno", "]", ";", "rtx", "vreg", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "df_ref", "ref", ";", "for", "(", "ref", "=", "DF_REG_DEF_CHAIN", "(", "regno", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "if", "(", "!", "bitmap_bit_p", "(", "insns", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ")", "{", "start_sequence", "(", ")", ";", "if", "(", "!", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "{", "rtx", "tmp", "=", "assign_386_stack_local", "(", "DImode", ",", "SLOT_STV_TEMP", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "tmp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "tmp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "vreg", ",", "tmp", ")", ";", "}", "else", "if", "(", "TARGET_SSE4_1", ")", "{", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_sse4_1_pinsrd", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_vec_interleave_lowv4si", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "rtx_insn", "*", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "rtx_insn", "*", "insn", "=", "DF_REF_INSN", "(", "ref", ")", ";", "emit_conversion_insns", "(", "seq", ",", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "regno", ",", "REGNO", "(", "vreg", ")", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "for", "(", "ref", "=", "DF_REG_USE_CHAIN", "(", "regno", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "if", "(", "bitmap_bit_p", "(", "insns", ",", "DF_REF_INSN_UID", "(", "ref", ")", ")", ")", "{", "rtx_insn", "*", "insn", "=", "DF_REF_INSN", "(", "ref", ")", ";", "replace_with_subreg_in_insn", "(", "insn", ",", "reg", ",", "vreg", ")", ";"], "ground_truth": ["if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "regno", ",", "REGNO", "(", "vreg", ")", ",", "INSN_UID", "(", "insn", ")", ")", ";"], "File": "i3868", "Func": "make_vector_copies", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6727, "Length": 421, "Cover_Rate": 0.9745370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PTX_ISA_SM70", ":", "return", "PTX_VERSION_6_0", ";", "case", "PTX_ISA_SM75", ":", "return", "PTX_VERSION_6_3", ";", "case", "PTX_ISA_SM80", ":", "return", "PTX_VERSION_7_0", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "nvptx", "Func": "first_ptx_version_supporting_sm", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 6728, "Length": 26, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MachineOperand", "&", "MO1", "=", "const_cast", "<", "MachineOperand", "&", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineOperand", "&", "MO2", "=", "const_cast", "<", "MachineOperand", "&", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ShapeT", "Shape", "(", "&", "MO1", ",", "&", "MO2", ",", "MRI", ")", ";"], "ground_truth": ["return", "Shape", ";"], "File": "X86PreTileConfig1", "Func": "getShape", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6729, "Length": 65, "Cover_Rate": 0.6310679611650486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DisableVSXFMAMutate", ")", "return", "Changed", ";", "for", "(", "MachineBasicBlock", "&", "B", ":", "llvm", "::", "make_early_inc_range", "(", "MF", ")", ")", "if", "(", "processBlock", "(", "B", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "PPCVSXFMAMutate10", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6730, "Length": 35, "Cover_Rate": 0.32710280373831774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "TYPE_PACKED", "(", "record_type", ")", ";"], "ground_truth": ["}"], "File": "rx", "Func": "rx_is_ms_bitfield_layout", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6731, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "push3", "(", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", ":", "tripleChange", "(", "true", ",", "true", ",", "true", ",", "i", ",", "j", ",", "k", ")", "{"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "push3", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6732, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Subtarget", ".", "hasFastVectorShiftMasks", "(", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "||", "(", "Subtarget", ".", "hasFastScalarShiftMasks", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", ")", ")", "{", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "return", "TargetLoweringBase", "::", "shouldFoldConstantShiftPairToMask", "(", "N", ",", "Level", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "shouldFoldConstantShiftPairToMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6733, "Length": 74, "Cover_Rate": 0.49333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_unpackhi_epi8", "(", "__mmask64", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_punpckhbw512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask64", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_maskz_unpackhi_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6734, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HandlerDataLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "OffsetExpr", ";", "SMLoc", "ExLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "EndLoc", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "OffsetExpr", ",", "EndLoc", ")", ")", "return", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "OffsetExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ExLoc", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitPad", "(", "CE", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser102", "Func": "parseDirectivePad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6735, "Length": 152, "Cover_Rate": 0.8491620111731844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrwq_gather_offset_z_sv4si", "(", "(", "__builtin_neon_si", "*", ")", "__base", ",", "__offset", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrwq_gather_offset_z_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6736, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "I", "=", "BranchPath", ".", "rbegin", "(", ")", ";", "I", "!=", "BranchPath", ".", "rend", "(", ")", ";", "++", "I", ",", "++", "Index", ")", "{", "MachineBasicBlock", "*", "PMBB", "=", "*", "I", ";", "TargetMBBInfo", "*", "PMBBInfo", "=", "getMBBInfo", "(", "PMBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Index", "<<", "<STR_LIT>", "<<", "BranchPath", ".", "size", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PMBB", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PMBBInfo", "->", "BranchCode", "<<", "<STR_LIT>", "<<", "PMBBInfo", "->", "CmpValue", "<<", "<STR_LIT>", "<<", "PMBBInfo", "->", "CmpBrOnly", "<<", "<STR_LIT>", ")", ";", "}", "optimizeCondBr", "(", "MBB", ",", "BranchPath", ")", ";", "Changed", "=", "true", ";", "}", "NumFixedCondBrs", "+=", "RemoveList", ".", "size", "(", ")", ";", "for", "(", "auto", "MBBI", ":", "RemoveList", ")", "{", "while", "(", "!", "MBBI", "->", "succ_empty", "(", ")", ")", "MBBI", "->", "removeSuccessor", "(", "MBBI", "->", "succ_end", "(", ")", "-", "<NUM_LIT>", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "X86CondBrFolding", "Func": "optimize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6737, "Length": 168, "Cover_Rate": 0.49411764705882355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVReg32OrOff", "(", ")", "const", "{", "return", "isOff", "(", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "isVReg32OrOff", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6738, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "x", ")", ";", "aarch64_emit_move", "(", "x", ",", "value", ")", ";", "return", "x", ";", "}"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_force_temporary", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6739, "Length": 17, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "TLInfo", ";"], "File": "HexagonTargetMachine17", "Func": "getTargetLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6740, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__sadd8", "(", "int8x4_t", "__a", ",", "int8x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_arm_sadd8", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "acle___sadd8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6741, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "if", "(", "AllOnes", ")", "return", "C", "->", "isAllOnesValue", "(", ")", ";"], "ground_truth": ["return", "C", "->", "isNullValue", "(", ")", ";"], "File": "ARMISelLowering116", "Func": "isCMOVWithZeroOrAllOnesLHS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6742, "Length": 38, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isAddWithImmediate", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":", "break", ";"], "File": "SystemZElimCompare16", "Func": "isAddWithImmediate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6743, "Length": 41, "Cover_Rate": 0.6833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVFP2Base", "(", ")", "const", "{", "return", "HasVFPv2D16SP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget109", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6744, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SplatVFPToNeon", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "useSplatVFPToNeon", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6745, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>XCOFFObjectWriter", ">", "(", "Is64Bit", ")", ";"], "ground_truth": ["}"], "File": "PPCXCOFFObjectWriter5", "Func": "createPPCXCOFFObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6746, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "MISet", "=", "std", "::", "set", "<", "MachineInstr", "*", ">", ";", "const", "TargetRegisterClass", "*", "IntRC", "=", "&", "<STR_LIT>", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dump_partition", "(", "dbgs", "(", ")", ",", "Part", ",", "*", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "UUPairMap", "PairMap", ";", "MISet", "SplitIns", ";", "for", "(", "unsigned", "DR", ":", "Part", ")", "{", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "DR", ")", ";", "SplitIns", ".", "insert", "(", "DefI", ")", ";", "for", "(", "auto", "U", "=", "MRI", "->", "use_nodbg_begin", "(", "DR", ")", ",", "W", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "U", "!=", "W", ";", "++", "U", ")", "SplitIns", ".", "insert", "(", "U", "->", "getParent", "(", ")", ")", ";", "unsigned", "LoR", "=", "MRI", "->", "createVirtualRegister", "(", "IntRC", ")", ";", "unsigned", "HiR", "=", "MRI", "->", "createVirtualRegister", "(", "IntRC", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "DR", ",", "TRI", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "HiR", ",", "TRI", ")", "<<", "':'", "<<", "PrintReg", "(", "LoR", ",", "TRI", ")", "<<", "'\\n'", ")", ";", "PairMap", ".", "insert", "(", "std", "::", "make_pair", "(", "DR", ",", "UUPair", "(", "LoR", ",", "HiR", ")", ")", ")", ";", "}", "MISet", "Erase", ";", "for", "(", "auto", "MI", ":", "SplitIns", ")", "{", "if", "(", "isFixedInstr", "(", "MI", ")", ")", "{", "collapseRegPairs", "(", "MI", ",", "PairMap", ")", ";", "}", "else", "{", "bool", "Done", "=", "splitInstr", "(", "MI", ",", "PairMap", ")", ";", "if", "(", "Done", ")", "Erase", ".", "insert", "(", "MI", ")", ";", "Changed", "|=", "Done", ";", "}", "}", "for", "(", "unsigned", "DR", ":", "Part", ")", "{", "MISet", "Uses", ";", "for", "(", "auto", "U", "=", "MRI", "->", "use_nodbg_begin", "(", "DR", ")", ",", "W", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "U", "!=", "W", ";", "++", "U", ")", "Uses", ".", "insert", "(", "U", "->", "getParent", "(", ")", ")", ";", "for", "(", "auto", "M", ":", "Uses", ")", "replaceSubregUses", "(", "M", ",", "PairMap", ")", ";", "}", "for", "(", "auto", "MI", ":", "Erase", ")", "{", "MachineBasicBlock", "*", "B", "=", "MI", "->", "getParent", "(", ")", ";", "B", "->", "erase", "(", "MI", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "HexagonSplitDouble12", "Func": "splitPartition", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6747, "Length": 346, "Cover_Rate": 0.9611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "<NUM_LIT>", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo122", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6748, "Length": 157, "Cover_Rate": 0.3473451327433628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setGPFI", "(", "int", "FI", ")", "{", "GPHolder", ".", "FI", "=", "FI", ";"], "ground_truth": ["}"], "File": "MBlazeMachineFunction1", "Func": "setGPFI", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6749, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createEHContGuardCatchretPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCompressJumpTables", ")", "addPass", "(", "create<ISA_LIT>CompressJumpTablesPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ")", "addPass", "(", "create<ISA_LIT>CollectLOHPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine1", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6750, "Length": 60, "Cover_Rate": 0.425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "Kind_", ",", "const", "<ISA_LIT>AsmParser", "*", "AsmParser_", ")", ":", "Kind", "(", "Kind_", ")", ",", "AsmParser", "(", "AsmParser_", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmParser3", "Func": "AMDGPUOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6751, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}"], "ground_truth": ["return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser1", "Func": "MatchAndEmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6752, "Length": 64, "Cover_Rate": 0.34972677595628415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "MSP430FrameLowering35", "Func": "eliminateCallFramePseudoInstr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6753, "Length": 131, "Cover_Rate": 0.3484042553191489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src1Regs", ".", "empty", "(", ")", ")", "split64BitValueForMapping", "(", "B", ",", "Src1Regs", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "DefRegs", "[", "<NUM_LIT>", "]", ")", ".", "addUse", "(", "Src0Regs", "[", "<NUM_LIT>", "]", ")", ".", "addUse", "(", "Src1Regs", "[", "<NUM_LIT>", "]", ")", ";", "B", ".", "buildInstr", "(", "Opc", ")", ".", "addDef", "(", "DefRegs", "[", "<NUM_LIT>", "]", ")", ".", "addUse", "(", "Src0Regs", "[", "<NUM_LIT>", "]", ")", ".", "addUse", "(", "Src1Regs", "[", "<NUM_LIT>", "]", ")", ";", "MRI", ".", "setRegBank", "(", "DstReg", ",", "getRegBank", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "AMDGPURegisterBankInfo49", "Func": "applyMappingImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6754, "Length": 113, "Cover_Rate": 0.3095890410958904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "col", "<", "indentlen", ")", "{", "OS", "<<", "<STR_LIT>", ";", "col", "++", ";", "}", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["OS", "<<", "'\\n'", ";"], "File": "WDC65816TargetStreamer", "Func": "EmitSegStartDirective", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6755, "Length": 23, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "__ev_mwhssf", "(", "a", ",", "b", ")", ";", "return", "__ev_addssiaaw", "(", "t", ")", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__internal_ev_mwhssfaaw", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6756, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "RegShiftedReg", ".", "ShiftTy", "=", "ShTy", ";", "Op", "->", "RegShiftedReg", ".", "SrcReg", "=", "SrcReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftReg", "=", "ShiftReg", ";", "Op", "->", "RegShiftedReg", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateShiftedRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6757, "Length": 47, "Cover_Rate": 0.5280898876404494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", "long", "long", ")", "__builtin_ashrv4hi3", "(", "(", "v4hi", ")", "mm", ",", "mn", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_MSHARD_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6758, "Length": 17, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering149", "Func": "getRegForInlineAsmConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6759, "Length": 146, "Cover_Rate": 0.35784313725490197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_xor_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ",", "__m512d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_xorpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_mask_xor_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6760, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot270_m_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcaddq_rot270_m_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6761, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PreLegalizerCombiner", "(", "IsOptNone", ")", ";"], "ground_truth": ["}"], "File": "AArch64PreLegalizerCombiner", "Func": "createAArch64PreLegalizeCombiner", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6762, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpeq_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_pcmpeqw", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_mm_cmpeq_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6763, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ReservedOffsetReg", ")", ";", "}", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";", "if", "(", "HasStackObjects", ")", "{", "unsigned", "ScratchWaveOffsetReg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "ScratchWaveOffsetReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIISelLowering94", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6764, "Length": 87, "Cover_Rate": 0.3522267206477733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "::", "Ptr", "CreateImm", "(", "int64_t", "Val", ",", "SMLoc", "Loc", ",", "enum", "ImmTy", "Type", "=", "ImmTyNone", ",", "bool", "IsFPImm", "=", "false", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "ground_truth": ["Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";"], "File": "AMDGPUAsmParser52", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6765, "Length": 53, "Cover_Rate": 0.6235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "tilegx_truly_noop_truncation", "(", "poly_uint64", "outprec", ",", "poly_uint64", "inprec", ")", "{", "return", "inprec", "<=", "<NUM_LIT>", "||", "outprec", ">", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_truly_noop_truncation", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6766, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "hasBP", "(", "MF", ")", ")", "SavedRegs", ".", "set", "(", "<STR_LIT>", "(", ")", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", "&&", "MFI", ".", "hasCalls", "(", ")", ")", "{", "static", "const", "MCPhysReg", "CSRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "SavedRegs", ".", "set", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasStdExtD", "(", ")", "||", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasStdExtF", "(", ")", ")", "{", "const", "MCPhysReg", "*", "Regs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "Regs", "[", "i", "]", ";", "++", "i", ")", "if", "(", "<STR_LIT>", ".", "contains", "(", "Regs", "[", "i", "]", ")", "||", "<STR_LIT>", ".", "contains", "(", "Regs", "[", "i", "]", ")", ")", "SavedRegs", ".", "set", "(", "Regs", "[", "i", "]", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVFrameLowering20", "Func": "determineCalleeSaves", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6767, "Length": 212, "Cover_Rate": 0.5668449197860963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine", "Func": "getFrameLowering", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6768, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitMOVLHPD", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitMOVLHPD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6769, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDNode", "*", "FPMath", "=", "FDiv", ".", "getMetadata", "(", "LLVMContext", "::", "MD_fpmath", ")", ";", "if", "(", "!", "FPMath", ")", "return", "false", ";", "const", "FPMathOperator", "*", "FPOp", "=", "cast", "<", "const", "FPMathOperator", ">", "(", "&", "FDiv", ")", ";", "float", "ULP", "=", "FPOp", "->", "getFPAccuracy", "(", ")", ";", "if", "(", "ULP", "<", "<NUM_LIT>", ")", "return", "false", ";", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "||", "FMF", ".", "unsafeAlgebra", "(", ")", "||", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "ST", "->", "hasFP32Denormals", "(", ")", "&&", "!", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "}", "else", "{", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ")", ";", "}", "NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";", "}", "}", "else", "{", "if", "(", "!", "shouldKeepFDivF32", "(", "Num", ",", "UnsafeDiv", ")", ")", "NewFDiv", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "Num", ",", "Den", "}", ")", ";", "}", "if", "(", "NewFDiv", ")", "{", "FDiv", ".", "replaceAllUsesWith", "(", "NewFDiv", ")", ";", "NewFDiv", "->", "takeName", "(", "&", "FDiv", ")", ";", "FDiv", ".", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUCodeGenPrepare10", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6770, "Length": 366, "Cover_Rate": 0.8992628992628993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "EltNo", "!=", "ByteSource", "/", "<NUM_LIT>", ")", "{", "isFourElementShuffle", "=", "false", ";", "break", ";", "}", "}", "PFIndexes", "[", "i", "]", "=", "EltNo", ";", "}", "if", "(", "isFourElementShuffle", ")", "{", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "V2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V2", "=", "V1", ";", "EVT", "EltVT", "=", "V1", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "BytesPerElement", "=", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ResultMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "SrcElt", "=", "PermMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "PermMask", "[", "i", "]", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "BytesPerElement", ";", "++", "j", ")", "ResultMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "SrcElt", "*", "BytesPerElement", "+", "j", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["SDValue", "VPermMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ResultMask", ")", ";"], "File": "PPCISelLowering120", "Func": "LowerVECTOR_SHUFFLE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6771, "Length": 240, "Cover_Rate": 0.34433285509325684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vreinterpretq_u32_f32", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6772, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "CJGSubtarget", "Func": "getTargetLowering", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6773, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "<STR_LIT>", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "CPUString", "==", "<STR_LIT>", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV8Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV7Ops", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TEOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV5TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasV4TOps", "(", ")", ")", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasFP<ISA_LIT>v8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{"], "ground_truth": ["AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter17", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6774, "Length": 414, "Cover_Rate": 0.4987951807228916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmulhq_m_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqrdmulhq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrdmulhq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6775, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "PadShortFunc", "::", "cyclesUntilReturn", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "int", "&", "Cycles", ")", "{", "DenseMap", "<", "MachineBasicBlock", "*", ",", "VisitedBBInfo", ">", "::", "iterator", "it", "=", "VisitedBBs", ".", "find", "(", "MBB", ")", ";", "if", "(", "it", "!=", "VisitedBBs", ".", "end", "(", ")", ")", "{", "VisitedBBInfo", "BBInfo", "=", "it", "->", "second", ";", "Cycles", "+=", "BBInfo", ".", "Cycles", ";", "return", "BBInfo", ".", "HasReturn", ";", "}", "unsigned", "int", "CyclesToEnd", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", "->", "begin", "(", ")", ";", "MBBI", "!=", "MBB", "->", "end", "(", ")", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "if", "(", "MI", "->", "isReturn", "(", ")", "&&", "!", "MI", "->", "isCall", "(", ")", ")", "{", "VisitedBBs", "[", "MBB", "]", "=", "VisitedBBInfo", "(", "true", ",", "CyclesToEnd", ")", ";"], "ground_truth": ["Cycles", "+=", "CyclesToEnd", ";"], "File": "X86PadShortFunction (2)", "Func": "cyclesUntilReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6776, "Length": 132, "Cover_Rate": 0.7674418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "this", "->", "Options", ".", "NoTrapAfterNoreturn", "=", "true", ";", "}", "if", "(", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "}", "if", "(", "this", "->", "Options", ".", "TLSSize", "==", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "||", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "getOptLevel", "(", ")", "<=", "EnableGlobalISelAtO", "&&", "TT", ".", "getArch", "(", ")", "!=", "Triple", "::", "aarch64_32", "&&", "TT", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "GNUILP32", "&&", "!", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "setGlobalISel", "(", "true", ")", ";", "setGlobalISelAbort", "(", "GlobalISelAbortMode", "::", "Disable", ")", ";", "}", "setMachineOutliner", "(", "true", ")", ";", "setSupportsDefaultOutlining", "(", "true", ")", ";", "setSupportsDebugEntryValues", "(", "true", ")", ";", "if", "(", "!", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ")", "setCFIFixup", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine35", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6777, "Length": 201, "Cover_Rate": 0.5964391691394659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FixupLocsForFn", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "AESFixupLocation", "&", "FixupLoc", ":", "FixupLocsForFn", ")", "{", "insertAESFixup", "(", "FixupLoc", ",", "TII", ",", "TRI", ")", ";", "Changed", "|=", "true", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6778, "Length": 48, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "shrinkWrapDisabled", "(", ")", ")", "return", "false", ";", "return", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isSVR4ABI", "(", ")", "&&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is<ISA_LIT>64", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering21", "Func": "enableShrinkWrapping", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6779, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isInv2Pi", "(", "const", "APFloat", "&", "APF", ")", "{"], "ground_truth": ["static", "const", "APFloat", "KF16", "(", "APFloat", "::", "IEEEhalf", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUCombinerHelper", "Func": "isInv2Pi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6780, "Length": 29, "Cover_Rate": 0.32222222222222224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated128Mask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "Repeated128Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PSHUFDMask", ";", "narrowShuffleMaskElts", "(", "<NUM_LIT>", ",", "Repeated128Mask", ",", "PSHUFDMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated256Mask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128Shuffle", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shuf128", ";"], "ground_truth": ["if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";"], "File": "X86ISelLowering135", "Func": "lowerV8I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6781, "Length": 194, "Cover_Rate": 0.4429223744292237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveR10Label", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveR10Label", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "FPSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveR10Label", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "unsigned", "FramePtr", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "FramePtr", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "}", "}", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "MCSymbol", "*", ",", "CalleeSavedInfo", ">", ">", "&", "SpillLabels", "=", "XFI", "->", "getSpillLabels", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "SpillLabels", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MCSymbol", "*", "SpillLabel", "=", "SpillLabels", "[", "I", "]", ".", "first", ";", "CalleeSavedInfo", "&", "CSI", "=", "SpillLabels", "[", "I", "]", ".", "second", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "CSI", ".", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "CSI", ".", "getReg", "(", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "Offset", ")", ";", "MachineLocation", "CSSrc", "(", "Reg", ")", ";"], "ground_truth": ["Moves", ".", "push_back", "(", "MachineMove", "(", "SpillLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";"], "File": "XCoreRegisterInfo9", "Func": "emitPrologue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6782, "Length": 362, "Cover_Rate": 0.39911797133406834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "return", "TypeSplitVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering (2)", "Func": "getPreferredVectorAction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6783, "Length": 30, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GEP", "->", "replaceAllUsesWith", "(", "new", "AddrSpaceCastInst", "(", "NewGEPI", ",", "GEP", "->", "getType", "(", ")", ",", "<STR_LIT>", ",", "GEPI", ")", ")", ";", "}", "else", "{", "Constant", "*", "NewGEPCE", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "GEP", "->", "getSourceElementType", "(", ")", ",", "cast", "<", "Constant", ">", "(", "Cast", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Indices", ",", "GEP", "->", "isInBounds", "(", ")", ")", ";", "GEP", "->", "replaceAllUsesWith", "(", "ConstantExpr", "::", "getAddrSpaceCast", "(", "NewGEPCE", ",", "GEP", "->", "getType", "(", ")", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "NVPTXFavorNonGenericAddrSpaces3", "Func": "hoistAddrSpaceCastFromGEP", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6784, "Length": 82, "Cover_Rate": 0.3942307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "s4_3ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned", "tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "HexagonDisassembler13", "Func": "s4_3ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6785, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "strcmp", "(", "Prefix", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "Num", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "mapip", "Func": "mapip_gen_internal_label", "Target": "mapip", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 6786, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";"], "File": "ARMCallLowering26", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6787, "Length": 140, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printi64mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "File": "X86AsmPrinter30", "Func": "printi64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6788, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MinusXLen", "=", "DAG", ".", "getConstant", "(", "-", "(", "int", ")", "Subtarget", ".", "getXLen", "(", ")", ",", "DL", ",", "VT", ")", ";", "SDValue", "XLenMinus1", "=", "DAG", ".", "getConstant", "(", "Subtarget", ".", "getXLen", "(", ")", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "ShamtMinusXLen", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Shamt", ",", "MinusXLen", ")", ";", "SDValue", "XLenMinus1Shamt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "XLenMinus1", ",", "Shamt", ")", ";", "SDValue", "LoTrue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Shamt", ")", ";", "SDValue", "ShiftRight1Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "One", ")", ";", "SDValue", "ShiftRightLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftRight1Lo", ",", "XLenMinus1Shamt", ")", ";", "SDValue", "ShiftLeftHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "Shamt", ")", ";", "SDValue", "HiTrue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftLeftHi", ",", "ShiftRightLo", ")", ";"], "ground_truth": ["SDValue", "HiFalse", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "ShamtMinusXLen", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerShiftLeftParts", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6789, "Length": 186, "Cover_Rate": 0.49732620320855614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ConstantPoolValue", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{"], "ground_truth": ["if", "(", "GV", ")", "O", "<<", "GV", "->", "getName", "(", ")", ";"], "File": "ARMConstantPoolValue7", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6790, "Length": 23, "Cover_Rate": 0.3108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";"], "ground_truth": ["uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";"], "File": "Z80FrameLowering", "Func": "emitPrologue", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6791, "Length": 88, "Cover_Rate": 0.3424124513618677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedNew", "(", "MCII", ",", "MCI", ")", ")", "NewPreds", ".", "insert", "(", "PredReg", ")", ";", "}", "else", "for", "(", "MCRegAliasIterator", "SRI", "(", "R", ",", "&", "RI", ",", "!", "MCSubRegIterator", "(", "R", ",", "&", "RI", ")", ".", "isValid", "(", ")", ")", ";"], "ground_truth": ["SRI", ".", "isValid", "(", ")", ";"], "File": "HexagonMCChecker16", "Func": "initReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6792, "Length": 50, "Cover_Rate": 0.3787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "<STR_LIT>", "*", "Info", "=", "<STR_LIT>", "(", "Opc", ")", ";", "const", "<STR_LIT>", "*", "BaseOpcode", "=", "<STR_LIT>", "(", "Info", "->", "BaseOpcode", ")", ";", "if", "(", "!", "BaseOpcode", "->", "MSAA", ")", "return", "true", ";", "int", "DimIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "dim", ")", ";", "assert", "(", "DimIdx", "!=", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "Dim", "=", "Inst", ".", "getOperand", "(", "DimIdx", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "validateMIMGMSAA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6793, "Length": 93, "Cover_Rate": 0.6283783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "StringRef", "TT", ")", "{"], "ground_truth": ["}"], "File": "VideoCore4MCAsmInfo", "Func": "VideoCore4MCAsmInfo", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6794, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";"], "ground_truth": ["return", "(", "size", "==", "-", "<NUM_LIT>", "||", "size", ">", "UNITS_PER_WORD", "*", "NUM_ARGUMENT_REGISTERS", ")", ";"], "File": "stormy163", "Func": "xstormy16_return_in_memory", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6795, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "Zeros", ")", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "Zeros", ")", ";", "Zeros", "=", "getZeroVector", "(", "ByteVecVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "MVT", "SadVecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SadVecVT", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "Low", ")", ",", "Zeros", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SadVecVT", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "High", ")", ",", "Zeros", ")", ";", "MVT", "ShortVecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecSize", "/", "<NUM_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "DAG", ".", "getBitcast", "(", "ShortVecVT", ",", "Low", ")", ",", "DAG", ".", "getBitcast", "(", "ShortVecVT", ",", "High", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "}", "assert", "(", "EltVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "ShifterV", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ",", "ShifterV", ")", ";"], "ground_truth": ["V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVecVT", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "Shl", ")", ",", "DAG", ".", "getBitcast", "(", "ByteVecVT", ",", "V", ")", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerHorizontalByteSum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6796, "Length": 264, "Cover_Rate": 0.5546218487394958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "IsSExt", "=", "shouldSignExtendTypeInLibCall", "(", "ArgVT", ",", "isSigned", ")", ";", "Entry", ".", "IsZExt", "=", "!", "shouldSignExtendTypeInLibCall", "(", "ArgVT", ",", "isSigned", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "EVT", "RetVT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "RetTy", "=", "RetVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "TCChain", "=", "InChain", ";", "const", "Function", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "bool", "isTailCall", "=", "isInTailCallPosition", "(", "DAG", ",", "Node", ",", "TCChain", ")", "&&", "(", "RetTy", "==", "F", ".", "getReturnType", "(", ")", "||", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", ";", "if", "(", "isTailCall", ")", "InChain", "=", "TCChain", ";"], "ground_truth": ["TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "File": "LC2200ISelLowering", "Func": "ExpandLibCall", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6797, "Length": 153, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLT1", "::", "<ISA_LIT>PLT1", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "arm_plt1", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "ARMPLT1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6798, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sfence", "(", "void", ")", "{", "__builtin_ia32_sfence", "(", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_sfence", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6799, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "const", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["auto", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";"], "File": "WebAssemblyCFGStackify13", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6800, "Length": 41, "Cover_Rate": 0.36936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_UNALIGNED_LOAD", ":", "*", "cost", "=", "COSTS_N_INSNS", "(", "ARM_NUM_REGS", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "if", "(", "speed_p", ")", "*", "cost", "+=", "(", "ARM_NUM_REGS", "(", "GET_MODE", "(", "x", ")", ")", "*", "extra_cost", "->", "ldst", ".", "load", "+", "extra_cost", "->", "ldst", ".", "load_unaligned", ")", ";", "*", "cost", "+=", "arm_address_cost", "(", "XEXP", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "x", ")", ",", "ADDR_SPACE_GENERIC", ",", "speed_p", ")", ";", "return", "true", ";", "case", "UNSPEC_UNALIGNED_STORE", ":", "*", "cost", "=", "COSTS_N_INSNS", "(", "ARM_NUM_REGS", "(", "GET_MODE", "(", "x", ")", ")", ")", ";", "if", "(", "speed_p", ")", "*", "cost", "+=", "(", "ARM_NUM_REGS", "(", "GET_MODE", "(", "x", ")", ")", "*", "extra_cost", "->", "ldst", ".", "store", "+", "extra_cost", "->", "ldst", ".", "store_unaligned", ")", ";", "*", "cost", "+=", "rtx_cost", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ",", "UNSPEC", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "*", "cost", "+=", "arm_address_cost", "(", "XEXP", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "x", ")", ",", "ADDR_SPACE_GENERIC", ",", "speed_p", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "arm", "Func": "arm_unspec_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6801, "Length": 189, "Cover_Rate": 0.6406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Has<ISA_LIT>_64", "=", "false", ";", "HasPOPCNT", "=", "false", ";", "HasSSE4A", "=", "false", ";", "HasAES", "=", "false", ";", "HasPCLMUL", "=", "false", ";", "HasFMA", "=", "false", ";", "HasFMA4", "=", "false", ";", "HasXOP", "=", "false", ";", "HasTBM", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasRTM", "=", "false", ";", "HasHLE", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasSHA", "=", "false", ";", "HasSGX", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasSMAP", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";"], "ground_truth": ["IsUAMemFast", "=", "false", ";"], "File": "X86Subtarget (2)1", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6802, "Length": 132, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "EltSize", "==", "<NUM_LIT>", "&&", "TypeSize", "==", "<NUM_LIT>", ")", "||", "(", "EltSize", "==", "<NUM_LIT>", "&&", "(", "TypeSize", "==", "<NUM_LIT>", "||", "TypeSize", "==", "<NUM_LIT>", ")", ")", ")", "&&", "TypeSize", "*", "NumElems", "==", "<NUM_LIT>", ")", "ExtSize", "=", "TypeSize", ";", "}", "}", "if", "(", "ExtSize", "*", "NumElems", "!=", "<NUM_LIT>", "||", "NumElems", "<", "<NUM_LIT>", ")", "return", "ScalarCost", ";", "if", "(", "ExtSize", "==", "<NUM_LIT>", ")", "return", "VectorCost", ";", "if", "(", "ExtSize", "!=", "<NUM_LIT>", "&&", "ExtSize", "!=", "<NUM_LIT>", ")", "return", "ScalarCost", ";", "if", "(", "const", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "Ptr", ")", ")", "Ptr", "=", "BC", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "GEP", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "ScalarCost", ";", "unsigned", "Scale", "=", "DL", ".", "getTypeAllocSize", "(", "GEP", "->", "getResultElementType", "(", ")", ")", ";", "if", "(", "Scale", "!=", "<NUM_LIT>", "&&", "Scale", "*", "<NUM_LIT>", "!=", "ExtSize", ")", "return", "ScalarCost", ";", "if", "(", "const", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "GEP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "ZExt", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "<=", "ExtSize", ")", "return", "VectorCost", ";", "}", "return", "ScalarCost", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo40", "Func": "getGatherScatterOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6803, "Length": 209, "Cover_Rate": 0.35126050420168065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "BranchInstrs", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "<ISA_LIT>InstrInfo", "::", "BranchType", "R", "=", "TII", "->", "AnalyzeBranch", "(", "MBB", ",", "TrueBB", ",", "FalseBB", ",", "Cond", ",", "false", ",", "BranchInstrs", ")", ";", "if", "(", "(", "R", "==", "<ISA_LIT>InstrInfo", "::", "BT_None", ")", "||", "(", "R", "==", "<ISA_LIT>InstrInfo", "::", "BT_NoBranch", ")", ")", "return", "std", "::", "make_pair", "(", "R", ",", "nullptr", ")", ";", "if", "(", "R", "!=", "<ISA_LIT>InstrInfo", "::", "BT_CondUncond", ")", "{", "if", "(", "!", "hasUnoccupiedSlot", "(", "BranchInstrs", "[", "<NUM_LIT>", "]", ")", ")", "return", "std", "::", "make_pair", "(", "<ISA_LIT>InstrInfo", "::", "BT_None", ",", "nullptr", ")", ";", "assert", "(", "(", "(", "R", "!=", "<ISA_LIT>InstrInfo", "::", "BT_Uncond", ")", "||", "(", "TrueBB", "==", "&", "Dst", ")", ")", ")", ";", "return", "std", "::", "make_pair", "(", "R", ",", "BranchInstrs", "[", "<NUM_LIT>", "]", ")", ";", "}"], "ground_truth": ["assert", "(", "(", "TrueBB", "==", "&", "Dst", ")", "||", "(", "FalseBB", "==", "&", "Dst", ")", ")", ";"], "File": "MipsDelaySlotFiller30", "Func": "getBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6804, "Length": 150, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FalseOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Comparison", "C", "(", "getCmp", "(", "DAG", ",", "CmpOp0", ",", "CmpOp1", ",", "CC", ")", ")", ";", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", "&&", "C", ".", "CCMask", "!=", "<STR_LIT>", "&&", "C", ".", "CCMask", "!=", "<STR_LIT>", "&&", "C", ".", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "C", ".", "Op1", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "isAbsolute", "(", "C", ".", "Op0", ",", "TrueOp", ",", "FalseOp", ")", ")", "return", "getAbsolute", "(", "DAG", ",", "DL", ",", "TrueOp", ",", "C", ".", "CCMask", "&", "<STR_LIT>", ")", ";", "if", "(", "isAbsolute", "(", "C", ".", "Op0", ",", "FalseOp", ",", "TrueOp", ")", ")", "return", "getAbsolute", "(", "DAG", ",", "DL", ",", "FalseOp", ",", "C", ".", "CCMask", "&", "<STR_LIT>", ")", ";", "}", "SDValue", "Glue", "=", "emitCmp", "(", "DAG", ",", "DL", ",", "C", ")", ";", "auto", "*", "TrueC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueOp", ")", ";", "auto", "*", "FalseC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseOp", ")", ";", "if", "(", "TrueC", "&&", "FalseC", ")", "{", "int64_t", "TrueVal", "=", "TrueC", "->", "getSExtValue", "(", ")", ";", "int64_t", "FalseVal", "=", "FalseC", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "TrueVal", "==", "-", "<NUM_LIT>", "&&", "FalseVal", "==", "<NUM_LIT>", ")", "||", "(", "TrueVal", "==", "<NUM_LIT>", "&&", "FalseVal", "==", "-", "<NUM_LIT>", ")", ")", "{", "if", "(", "TrueVal", "==", "<NUM_LIT>", ")", "C", ".", "CCMask", "^=", "C", ".", "CCValid", ";", "SDValue", "Result", "=", "emitSETCC", "(", "DAG", ",", "DL", ",", "Glue", ",", "C", ".", "CCValid", ",", "C", ".", "CCMask", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "is32Bit", "(", "VT", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Result", ")", ";", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Result", ",", "ShAmt", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Shl", ",", "ShAmt", ")", ";", "}"], "ground_truth": ["}"], "File": "SystemZISelLowering36", "Func": "lowerSELECT_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6805, "Length": 363, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRs", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "if", "(", "OpIdx", "<", "NumOps", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleMulFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6806, "Length": 116, "Cover_Rate": 0.39057239057239057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ELFRelocationEntry", "&", "A", "=", "*", "AP", ";", "const", "ELFRelocationEntry", "&", "B", "=", "*", "BP", ";", "if", "(", "A", ".", "Offset", "!=", "B", ".", "Offset", ")", "return", "B", ".", "Offset", "-", "A", ".", "Offset", ";", "if", "(", "B", ".", "Type", "!=", "A", ".", "Type", ")", "return", "A", ".", "Type", "-", "B", ".", "Type", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsELFObjectWriter10", "Func": "cmpRel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6807, "Length": 58, "Cover_Rate": 0.7945205479452054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "print_csky_value", "(", "FILE", "*", "f", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "x", ")", ")", ";", "return", ";", "case", "CONST_DOUBLE", ":", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "(", "long", ")", "XWINT", "(", "x", ",", "<NUM_LIT>", ")", ",", "(", "long", ")", "XWINT", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "CONST_VECTOR", ":", "{", "int", "i", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_VECTOR_NUNITS", "(", "x", ")", ";", "i", "++", ")", "{", "fprintf", "(", "f", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "x", ",", "i", ")", ")", ")", ";", "if", "(", "i", "<", "(", "CONST_VECTOR_NUNITS", "(", "x", ")", "-", "<NUM_LIT>", ")", ")", "fputc", "(", "','", ",", "f", ")", ";", "}", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "csky", "Func": "print_csky_value", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6808, "Length": 148, "Cover_Rate": 0.5174825174825175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_ssli_nv2di_ppps", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vsliq_n_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6809, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NFI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "FRI", "->", "second", ",", "true", ")", ";", "<ISA_LIT>FI", "->", "recordReplacement", "(", "FRI", "->", "first", ",", "NFI", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MB", "=", "MF", ".", "begin", "(", ")", ",", "ME", "=", "MF", ".", "end", "(", ")", ";", "MB", "!=", "ME", ";", "++", "MB", ")", "{", "MachineBasicBlock", "::", "iterator", "MBB", "=", "MB", "->", "begin", "(", ")", ";", "const", "MachineBasicBlock", "::", "iterator", "MBE", "=", "MB", "->", "end", "(", ")", ";", "for", "(", ";", "MBB", "!=", "MBE", ";", "++", "MBB", ")", "{", "MachineInstr", "::", "mop_iterator", "MIB", "=", "MBB", "->", "operands_begin", "(", ")", ";", "const", "MachineInstr", "::", "mop_iterator", "MIE", "=", "MBB", "->", "operands_end", "(", ")", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "MII", "=", "MIB", ";", "MII", "!=", "MIE", ";", "++", "MII", ")", "{", "if", "(", "!", "MII", "->", "isFI", "(", ")", "||", "MII", "->", "getIndex", "(", ")", "!=", "FRI", "->", "first", ")", "continue", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MII", "->", "getIndex", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "MBlazeFrameLowering1", "Func": "replaceFrameIndexes", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6810, "Length": 168, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "op", ",", "a", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "alu", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6811, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MipsConstantIslandPass", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6812, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OldPacketMIs", "=", "CurrentPacketMIs", ";"], "ground_truth": ["VLIWPacketizerList", "::", "endPacket", "(", "MBB", ",", "MI", ")", ";"], "File": "HexagonVLIWPacketizer10", "Func": "endPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6813, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "mangle", ";", "if", "(", "(", "mangle", "=", "aarch64_mangle_builtin_vector_type", "(", "type", ")", ")", "||", "(", "mangle", "=", "aarch64_mangle_builtin_scalar_type", "(", "type", ")", ")", ")", "return", "mangle", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "aarch64-builtins2", "Func": "aarch64_mangle_builtin_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6814, "Length": 32, "Cover_Rate": 0.7804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "&", "InstPrinter", ")", ":", "OS", "(", "OS", ")", ",", "InstPrinter", "(", "InstPrinter", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "ARMTargetAsmStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6815, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "Printer", ".", "getSymbol", "(", "GV", ")", ";", "assert", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "IsIndirect", ")", "return", "Printer", ".", "getSymbol", "(", "GV", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "if", "(", "TargetFlags", "&", "<STR_LIT>", ")", "Name", "=", "<STR_LIT>", ";", "else", "if", "(", "TargetFlags", "&", "<STR_LIT>", ")", "Name", "=", "<STR_LIT>", ";"], "ground_truth": ["Printer", ".", "TM", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ",", "Printer", ".", "getObjFileLowering", "(", ")", ".", "getMangler", "(", ")", ")", ";"], "File": "AArch64MCInstLower37", "Func": "GetGlobalAddressSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6816, "Length": 102, "Cover_Rate": 0.38202247191011235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "index", "=", "temp", ";", "}", "switch", "(", "GET_CODE", "(", "index", ")", ")", "{", "case", "CONST_INT", ":", "fprintf", "(", "stream", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "base", ")", "]", ",", "INTVAL", "(", "index", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "break", ";", "default", ":", "output_addr_const", "(", "stream", ",", "x", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "mcore", "Func": "mcore_print_operand_address", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6817, "Length": 62, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "<NUM_LIT>", "*", "j", "+", "WhichResult", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6818, "Length": 112, "Cover_Rate": 0.5989304812834224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "LowerINT_TO_FP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6819, "Length": 36, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "type", ")", "{", "default", ":", "unreachable", "(", "<STR_LIT>", ")", ";", "case", "ONEBYTE", ":", "dec", "=", "&", "ONEBYTE_SYM", ".", "opcodeDecisions", "[", "insnContext", "]", ".", "modRMDecisions", "[", "opcode", "]", ";", "break", ";", "case", "TWOBYTE", ":", "dec", "=", "&", "TWOBYTE_SYM", ".", "opcodeDecisions", "[", "insnContext", "]", ".", "modRMDecisions", "[", "opcode", "]", ";", "break", ";", "case", "THREEBYTE_38", ":", "dec", "=", "&", "THREEBYTE38_SYM", ".", "opcodeDecisions", "[", "insnContext", "]", ".", "modRMDecisions", "[", "opcode", "]", ";", "break", ";", "case", "THREEBYTE_3A", ":", "dec", "=", "&", "THREEBYTE3A_SYM", ".", "opcodeDecisions", "[", "insnContext", "]", ".", "modRMDecisions", "[", "opcode", "]", ";", "break", ";", "}", "switch", "(", "dec", "->", "modrm_type", ")", "{", "default", ":", "unreachable", "(", "<STR_LIT>", ")", ";", "case", "MODRM_ONEENTRY", ":", "return", "dec", "->", "instructionIDs", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["case", "MODRM_SPLITRM", ":"], "File": "X86DisassemblerDecoder18", "Func": "decode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6820, "Length": 121, "Cover_Rate": 0.654054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "alpha_using_fp", "(", ")", "{", "alpha_sa_size", "(", ")", ";", "return", "vms_unwind_regno", "==", "HARD_FRAME_POINTER_REGNUM", ";"], "ground_truth": ["}"], "File": "alpha2", "Func": "alpha_using_fp", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6821, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_builder", "::", "~", "function_builder", "(", ")", "{", "obstack_free", "(", "&", "m_string_obstack", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "~function_builder", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6822, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_neon_vld1_lanev8hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld1q_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6823, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecpsh_f16", "(", "float16_t", "__a", ",", "float16_t", "__b", ")", "{", "return", "__builtin_aarch64_frecpshf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vrecpsh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6824, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ShouldXformToMOVLP", "(", "SDNode", "*", "V1", ",", "SDNode", "*", "V2", ",", "ShuffleVectorSDNode", "*", "Op", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "V1", ")", "&&", "!", "isScalarLoadToVector", "(", "V1", ")", ")", "return", "false", ";", "if", "(", "<STR_LIT>", "(", "V2", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "NumElems", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", ";"], "File": "X86ISelLowering144", "Func": "ShouldXformToMOVLP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6825, "Length": 58, "Cover_Rate": 0.3790849673202614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_debug_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "bool", "ret", "=", "rs6000_can_change_mode_class", "(", "from", ",", "to", ",", "rclass", ")", ";"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ret", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "from", ")", ",", "GET_MODE_NAME", "(", "to", ")", ",", "reg_class_names", "[", "rclass", "]", ")", ";"], "File": "powerpcspe", "Func": "rs6000_debug_can_change_mode_class", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6826, "Length": 55, "Cover_Rate": 0.9322033898305084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "nullptr", ",", "nullptr", ",", "<NUM_LIT>", ")", ";", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "Flags", "=", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "OrigArg", ".", "Ty", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "<NUM_LIT>", "]", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["EVT", "SplitVT", "=", "SplitVTs", "[", "i", "]", ";"], "File": "ARMCallLowering23", "Func": "splitToValueTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6827, "Length": 140, "Cover_Rate": 0.4229607250755287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>ebTargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>elTargetMachine", ">", "Y", "(", "getThe<ISA_LIT>elTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>ebTargetMachine", ">", "A", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>elTargetMachine", ">", "B", "(", "getThe<ISA_LIT>64elTarget", "(", ")", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "ground_truth": ["initializeGlobalISel", "(", "*", "PR", ")", ";"], "File": "MipsTargetMachine36", "Func": "LLVMInitializeMipsTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6828, "Length": 65, "Cover_Rate": 0.7738095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CRm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "opc1", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cop", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "cop", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rt", "==", "Rt2", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cop", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "opc1", ")", ")", ";"], "File": "ARMDisassembler1", "Func": "DecodeMRRC2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6829, "Length": 112, "Cover_Rate": 0.5463414634146342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "int", "vec_cmpeq", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{"], "ground_truth": ["return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vcmpeqfp", "(", "(", "vector", "float", ")", "a1", ",", "(", "vector", "float", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_cmpeq", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6830, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)", "Func": "getRegisterInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6831, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "Inst", ")", "<=", "HEXAGON_PACKET_SIZE", ")", ";", "std", "::", "string", "Buffer", ";", "{", "raw_string_ostream", "TempStream", "(", "Buffer", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "Inst", ",", "TempStream", ",", "<STR_LIT>", ",", "STI", ")", ";", "}", "StringRef", "Contents", "(", "Buffer", ")", ";", "auto", "PacketBundle", "=", "Contents", ".", "rsplit", "(", "'\\n'", ")", ";", "auto", "HeadTail", "=", "PacketBundle", ".", "first", ".", "split", "(", "'\\n'", ")", ";", "StringRef", "Separator", "=", "<STR_LIT>", ";", "StringRef", "Indent", "=", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "while", "(", "!", "HeadTail", ".", "first", ".", "empty", "(", ")", ")", "{", "StringRef", "InstTxt", ";", "auto", "Duplex", "=", "HeadTail", ".", "first", ".", "split", "(", "'\\v'", ")", ";", "if", "(", "!", "Duplex", ".", "second", ".", "empty", "(", ")", ")", "{", "OS", "<<", "Indent", "<<", "Duplex", ".", "first", "<<", "Separator", ";", "InstTxt", "=", "Duplex", ".", "second", ";", "}", "else", "if", "(", "!", "HeadTail", ".", "first", ".", "trim", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "InstTxt", "=", "Duplex", ".", "first", ";", "}", "if", "(", "!", "InstTxt", ".", "empty", "(", ")", ")", "OS", "<<", "Indent", "<<", "InstTxt", "<<", "Separator", ";", "HeadTail", "=", "HeadTail", ".", "second", ".", "split", "(", "'\\n'", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc11", "Func": "prettyPrintAsm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6832, "Length": 191, "Cover_Rate": 0.7609561752988048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "!=", "k_VectorIndex", ")", "return", "false", ";", "return", "VectorIndex", ".", "Val", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVectorIndex8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6833, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsGP64bit", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)", "Func": "isGP64bit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6834, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "<STR_LIT>", "(", "STI", ")", "||", "<STR_LIT>", "(", "STI", ")", ")", "&&", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", "STI", ")", ";", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6835, "Length": 77, "Cover_Rate": 0.7623762376237624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "K", ";", "switch", "(", "K", "->", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "MCFragment", "::", "FT_Align", ":", "{", "Size", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "MCFragment", "::", "FT_Relaxable", ":", "{", "MCContext", "&", "Context", "=", "Asm", ".", "getContext", "(", ")", ";", "auto", "&", "RF", "=", "cast", "<", "MCRelaxableFragment", ">", "(", "*", "K", ")", ";", "auto", "&", "Inst", "=", "const_cast", "<", "MCInst", "&", ">", "(", "RF", ".", "getInst", "(", ")", ")", ";", "while", "(", "Size", ">", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "Inst", ")", "<", "<NUM_LIT>", ")", "{", "MCInst", "*", "Nop", "=", "new", "(", "Context", ")", "MCInst", ";", "Nop", "->", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "Nop", ")", ")", ";", "Size", "-=", "<NUM_LIT>", ";", "if", "(", "!", "<ISA_LIT>MCChecker", "(", "Context", ",", "*", "MCII", ",", "*", "RF", ".", "getSubtargetInfo", "(", ")", ",", "Inst", ",", "*", "Context", ".", "getRegisterInfo", "(", ")", ",", "false", ")", ".", "check", "(", ")", ")", "{", "Inst", ".", "erase", "(", "Inst", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", ";", "Size", "=", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["bool", "Error", "=", "<ISA_LIT>MCShuffle", "(", "Context", ",", "true", ",", "*", "MCII", ",", "*", "RF", ".", "getSubtargetInfo", "(", ")", ",", "Inst", ")", ";"], "File": "HexagonAsmBackend12", "Func": "finishLayout", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6836, "Length": 199, "Cover_Rate": 0.5801749271137027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Pointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "PtrVT", ")", ")", ";", "SDValue", "ShufMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Pointer", ")", ";", "SDValue", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ValOp", ")", ",", "VecOp", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShufMask", ")", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "SPUISelLowering12", "Func": "LowerINSERT_VECTOR_ELT", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6837, "Length": 98, "Cover_Rate": 0.47572815533980584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getMemExtendImm", "(", "<STR_LIT>", "ET", ",", "bool", "DoShift", ")", "{", "return", "(", "getExtendEncoding", "(", "ET", ")", "<<", "<NUM_LIT>", ")", "|", "unsigned", "(", "DoShift", ")", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "getMemExtendImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6838, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)1", "Func": "getRequiredProperties", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6839, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InSVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "==", "<STR_LIT>", "&&", "(", "OutSVT", "==", "<STR_LIT>", "||", "!", "Subtarget", ".", "hasSSE41", "(", ")", "||", "Subtarget", ".", "hasInt256", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "||", "OutSVT", "==", "<STR_LIT>", ")", "return", "combineVectorTruncationWithPACKUS", "(", "N", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "InSVT", "==", "<STR_LIT>", ")", "return", "combineVectorTruncationWithPACKSS", "(", "N", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering100", "Func": "combineVectorTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6840, "Length": 95, "Cover_Rate": 0.3187919463087248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";"], "ground_truth": ["gcc_assert", "(", "real_equal", "(", "r", ",", "&", "value_fp0", ")", ")", ";"], "File": "arm", "Func": "fp_const_from_val", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6841, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PromoteAlloca", "(", "&", "TM", ")", ")", ";", "if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";", "addStraightLineScalarOptimizationPasses", "(", ")", ";", "if", "(", "Enable<ISA_LIT>AliasAnalysis", ")", "{", "addPass", "(", "create<ISA_LIT>AAWrapperPass", "(", ")", ")", ";", "addPass", "(", "createExternalAAWrapperPass", "(", "[", "]", "(", "Pass", "&", "P", ",", "Function", "&", ",", "AAResults", "&", "AAR", ")", "{", "if", "(", "auto", "*", "WrapperPass", "=", "P", ".", "getAnalysisIfAvailable", "<", "<ISA_LIT>AAWrapperPass", ">", "(", ")", ")", "AAR", ".", "addAAResult", "(", "WrapperPass", "->", "getResult", "(", ")", ")", ";", "}", ")", ")", ";", "}", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addEarlyCSEOrGVNPass", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine30", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6842, "Length": 128, "Cover_Rate": 0.5470085470085471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "MBlazeTargetMachine", "Func": "getMBlazeTargetMachine", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6843, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "isInvariantLoad", "(", "AA", ")", ")", "{", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "!", "ReMatPICStubLoad", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isGlobal", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "regIsPICBase", "(", "BaseReg", ",", "MRI", ")", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "regIsPICBase", "(", "BaseReg", ",", "MRI", ")", ";", "}", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "X86InstrInfo10", "Func": "isReallyTriviallyReMaterializable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6844, "Length": 458, "Cover_Rate": 0.6907993966817496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "assert", "(", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", ";"], "ground_truth": ["assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyMCCodeEmitter (2)", "Func": "getMachineOpValue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6845, "Length": 103, "Cover_Rate": 0.9626168224299065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "const", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "GV", ")", ";", "if", "(", "isTargetELF", "(", ")", ")", "{", "if", "(", "is64Bit", "(", ")", "&&", "F", "&&", "(", "CallingConv", "::", "<ISA_LIT>_RegCall", "==", "F", "->", "getCallingConv", "(", ")", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "(", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NonLazyBind", ")", ")", "||", "(", "!", "F", "&&", "M", ".", "getRtLibUseGOT", "(", ")", ")", ")", "&&", "is64Bit", "(", ")", ")", "return", "<STR_LIT>", ";"], "File": "X86Subtarget3", "Func": "classifyGlobalFunctionReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6846, "Length": 93, "Cover_Rate": 0.42272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "dl", "=", "II", "->", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "MachineOperand", "&", "SPOp", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "int", "FrameIndex", "=", "SPOp", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "unsigned", "OpNo", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "OpNo", "=", "<NUM_LIT>", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "Offset", "+=", "MO", ".", "getImm", "(", ")", "+", "MFI", "->", "getStackSize", "(", ")", "+", "<ISA_LIT>FrameInfo", "::", "minStackSize", "(", ")", ";", "assert", "(", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SPOp", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "||", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "int", "newOpcode", "=", "convertDFormToXForm", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "tmpReg", "=", "findScratchRegister", "(", "II", ",", "RS", ",", "&", "<STR_LIT>", ",", "SPAdj", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "tmpReg", ")", ".", "addImm", "(", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "newOpcode", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "tmpReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "}", "else", "{", "MO", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "SPURegisterInfo1", "Func": "eliminateFrameIndex", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6847, "Length": 335, "Cover_Rate": 0.8909574468085106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineFneg", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "SVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "SDValue", "Arg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "SVT", "==", "<STR_LIT>", "||", "SVT", "==", "<STR_LIT>", ")", "&&", "Arg", "->", "getFlags", "(", ")", "->", "hasNoSignedZeros", "(", ")", "&&", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ")", ";", "}", "if", "(", "Arg", ".", "hasOneUse", "(", ")", ")", "{", "switch", "(", "Arg", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineFneg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6848, "Length": 321, "Cover_Rate": 0.9277456647398844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "AArch64ISelLowering", "Func": "LowerFRAMEADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6849, "Length": 118, "Cover_Rate": 0.9516129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RemBB", "->", "splice", "(", "RemBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "RemBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "BB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "RemBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "unsigned", "ShiftAmtReg", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ShiftAmtReg2", "=", "RI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ShiftReg", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftReg2", "=", "RI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "ShiftAmtSrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "RemBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg", ")", ".", "addReg", "(", "ShiftAmtSrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftAmtReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ShiftReg2", ")", ".", "addReg", "(", "ShiftReg", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ShiftAmtReg2", ")", ".", "addReg", "(", "ShiftAmtReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "RemBB", ",", "RemBB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addMBB", "(", "BB", ")", ".", "addReg", "(", "ShiftReg2", ")", ".", "addMBB", "(", "LoopBB", ")", ";"], "File": "SNESISelLowering", "Func": "insertShift", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6850, "Length": 374, "Cover_Rate": 0.48508430609597925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "addImmOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6851, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "GetUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "<NUM_LIT>", ";", "if", "(", "CPEIsInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{", "U", ".", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "U", ".", "MI", "->", "getParent", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "<NUM_LIT>", ";", "AdjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumT2CPShrunk", ";", "MadeChange", "=", "true", ";", "}", "}"], "ground_truth": ["MadeChange", "|=", "OptimizeThumb2Branches", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "OptimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6852, "Length": 123, "Cover_Rate": 0.41836734693877553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PosOpt", "?", "Op", "->", "getOperand", "(", "*", "PosOpt", ")", ":", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "VECustomDAG1", "Func": "getNodeMask", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6853, "Length": 16, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "ProtoTypeId", ";", "const", "std", "::", "unordered_map", "<", "uint32_t", ",", "StringRef", ">", "FuncArgNames", ";", "visitSubroutineType", "(", "SP", "->", "getType", "(", ")", ",", "false", ",", "FuncArgNames", ",", "ProtoTypeId", ")", ";", "uint8_t", "Scope", "=", "<STR_LIT>", ";", "auto", "FuncTypeEntry", "=", "std", "::", "make_unique", "<", "BTFTypeFunc", ">", "(", "SP", "->", "getName", "(", ")", ",", "ProtoTypeId", ",", "Scope", ")", ";", "uint32_t", "FuncId", "=", "addType", "(", "std", "::", "move", "(", "FuncTypeEntry", ")", ")", ";", "if", "(", "F", "->", "hasSection", "(", ")", ")", "{", "StringRef", "SecName", "=", "F", "->", "getSection", "(", ")", ";", "if", "(", "DataSecEntries", ".", "find", "(", "std", "::", "string", "(", "SecName", ")", ")", "==", "DataSecEntries", ".", "end", "(", ")", ")", "{", "DataSecEntries", "[", "std", "::", "string", "(", "SecName", ")", "]", "=", "std", "::", "make_unique", "<", "BTFKindDataSec", ">", "(", "Asm", ",", "std", "::", "string", "(", "SecName", ")", ")", ";", "}"], "ground_truth": ["DataSecEntries", "[", "std", "::", "string", "(", "SecName", ")", "]", "->", "addDataSecEntry", "(", "FuncId", ",", "Asm", "->", "getSymbol", "(", "F", ")", ",", "<NUM_LIT>", ")", ";"], "File": "BTFDebug14", "Func": "processFuncPrototypes", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6854, "Length": 159, "Cover_Rate": 0.6943231441048034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vraddhnv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vraddhn_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6855, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "APInt", "&", "Imm", "=", "ConstNode", "->", "getAPIntValue", "(", ")", ";", "if", "(", "(", "Imm", "+", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "Imm", "-", "<NUM_LIT>", ")", ".", "isPowerOf2", "(", ")", "||", "(", "<NUM_LIT>", "-", "Imm", ")", ".", "isPowerOf2", "(", ")", "||", "(", "-", "<NUM_LIT>", "-", "Imm", ")", ".", "isPowerOf2", "(", ")", ")", "return", "true", ";", "if", "(", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "Subtarget", ".", "getXLen", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Imm", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", "&&", "Imm", ".", "countTrailingZeros", "(", ")", "<", "<NUM_LIT>", ")", "{"], "ground_truth": ["APInt", "ImmS", "=", "Imm", ".", "ashr", "(", "Imm", ".", "countTrailingZeros", "(", ")", ")", ";"], "File": "RISCVISelLowering34", "Func": "decomposeMulByConstant", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6856, "Length": 113, "Cover_Rate": 0.5067264573991032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "DI", ":", "ReachingDefs", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "DA", "=", "DFG", "->", "addr", "<", "UseNode", "*", ">", "(", "DI", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "TempIA", "=", "DA", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "NodeAddr", "<", "InstrNode", "*", ">>", "(", "TempIA", ",", "*", "DFG", ")", "<<", "<STR_LIT>", ";", "}", "}", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonOptAddrMode", "Func": "allValidCandidates", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6857, "Length": 79, "Cover_Rate": 0.4340659340659341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GV", ".", "hasInitializer", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "GV", ".", "getInitializer", "(", ")", ")", ")", "{", "continue", ";", "}", "if", "(", "GV", ".", "isConstant", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "shouldLowerLDSToStruct", "(", "UsedList", ",", "GV", ",", "F", ")", ")", "{", "continue", ";", "}"], "ground_truth": ["LocalVars", ".", "push_back", "(", "&", "GV", ")", ";"], "File": "AMDGPULDSUtils3", "Func": "findVariablesToLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6858, "Length": 68, "Cover_Rate": 0.4689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "TOYAsmBackend", "Func": "mayNeedRelaxation", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6859, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "MF", "->", "getTarget", "(", ")", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "TLSBaseAddrReg", ")", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "AArch64CleanupLocalDynamicTLSPass20", "Func": "replaceTLSBaseAddrCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6860, "Length": 79, "Cover_Rate": 0.7117117117117117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "PReg", ",", "VReg", ")", ";"], "ground_truth": ["return", "VReg", ";"], "File": "MipsISelLowering (2)", "Func": "addLiveIn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6861, "Length": 16, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "PredNum", ")", ";", "switch", "(", "Pred", ")", "{", "case", "CmpInst", "::", "ICMP_EQ", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_NE", ":", "return", "<STR_LIT>", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "getBoolCmpOpcode", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6862, "Length": 41, "Cover_Rate": 0.7454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "FullOffset", "=", "Offset", "+", "getScratchInstrOffset", "(", "MI", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return", "!", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "FullOffset", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "return", "TII", "->", "isLegalFLATOffset", "(", "FullOffset", ",", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo113", "Func": "needsFrameBaseReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6863, "Length": 55, "Cover_Rate": 0.6790123456790124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "TD", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "unsigned", "PrefAlign", "=", "TD", ".", "getPrefTypeAlignment", "(", "ResVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "Align", "<", "PrefAlign", ")", "{", "return", ";", "}", "EVT", "EltVT", "=", "ResVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "ResVT", ".", "getVectorNumElements", "(", ")", ";", "bool", "NeedTrunc", "=", "false", ";", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "EltVT", "=", "<STR_LIT>", ";", "NeedTrunc", "=", "true", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "SDVTList", "LdResVTs", ";", "switch", "(", "NumElts", ")", "{", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "LdResVTs", "=", "DAG", ".", "getVTList", "(", "EltVT", ",", "EltVT", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "{", "Opcode", "=", "<STR_LIT>", ";", "EVT", "ListVTs", "[", "]", "=", "{", "EltVT", ",", "EltVT", ",", "EltVT", ",", "EltVT", ",", "<STR_LIT>", "}", ";", "LdResVTs", "=", "DAG", ".", "getVTList", "(", "ListVTs", ")", ";", "break", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "OtherOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "OtherOps", ".", "push_back", "(", "DAG", ".", "getIntPtrConstant", "(", "LD", "->", "getExtensionType", "(", ")", ",", "DL", ")", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "LdResVTs", ",", "OtherOps", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ScalarRes", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Res", "=", "NewLD", ".", "getValue", "(", "i", ")", ";", "if", "(", "NeedTrunc", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ".", "getVectorElementType", "(", ")", ",", "Res", ")", ";", "ScalarRes", ".", "push_back", "(", "Res", ")", ";", "}"], "ground_truth": ["SDValue", "LoadChain", "=", "NewLD", ".", "getValue", "(", "NumElts", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "ReplaceLoadVector", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6864, "Length": 301, "Cover_Rate": 0.6105476673427992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeShiftRight32Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "-", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeShiftRight32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6865, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasSSE3orAVX", "(", ")", ")", "return", "false", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "||", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", ")", ",", "i", ")", "||", "!", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "i", "+", "<NUM_LIT>", ")", ",", "i", ")", ")", "return", "false", ";"], "File": "X86ISelLowering198", "Func": "isMOVSLDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6866, "Length": 130, "Cover_Rate": 0.8609271523178808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgth_f16", "(", "float16_t", "__a", ",", "float16_t", "__b", ")", "{", "return", "__builtin_aarch64_cmgthf_uss", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcgth_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6867, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrmulhq_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmulhq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6868, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Register", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "VirtReg", ".", "isPhysical", "(", ")", ")", "continue", ";", "if", "(", "!", "VRM", "->", "hasPhys", "(", "VirtReg", ")", ")", "continue", ";", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "VirtReg", ")", ";", "const", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "<NUM_LIT>", ")", "{", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "SubReg", ")", ";", "MO", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "}", "MO", ".", "setReg", "(", "PhysReg", ")", ";", "MO", ".", "setIsRenamable", "(", "false", ")", ";", "}", "}", "}", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RegsToRewrite", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "const", "Register", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "assert", "(", "PhysReg", "!=", "<NUM_LIT>", ")", ";", "MFI", "->", "reserveWWMRegister", "(", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "SIPreAllocateWWMRegs5", "Func": "rewriteRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6869, "Length": 149, "Cover_Rate": 0.6930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";"], "File": "KudeyarTargetObjectFile", "Func": "Initialize", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6870, "Length": 58, "Cover_Rate": 0.6987951807228916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isShrImm32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6871, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", "=", "Align", "::", "None", "(", ")", ")", ":", "<ISA_LIT>FrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "R600FrameLowering5", "Func": "R600FrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6872, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "gen_divmod4_1", "=", "unsigned_p", "?", "gen_udivmodsi4_zext_2", ":", "gen_divmodsi4_zext_2", ";", "}", "else", "gen_divmod4_1", "=", "unsigned_p", "?", "gen_udivmodsi4_zext_1", ":", "gen_divmodsi4_zext_1", ";", "break", ";", "case", "E_DImode", ":", "gen_divmod4_1", "=", "unsigned_p", "?", "gen_udivmoddi4_1", ":", "gen_divmoddi4_1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "end_label", "=", "gen_label_rtx", "(", ")", ";", "qimode_label", "=", "gen_label_rtx", "(", ")", ";", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "scratch", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "scratch", "=", "expand_simple_binop", "(", "mode", ",", "IOR", ",", "scratch", ",", "operands", "[", "<NUM_LIT>", "]", ",", "scratch", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "emit_insn", "(", "gen_test_ccno_1", "(", "mode", ",", "scratch", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "tmp0", "=", "gen_rtx_REG", "(", "CCNOmode", ",", "FLAGS_REG", ")", ";", "tmp0", "=", "gen_rtx_EQ", "(", "VOIDmode", ",", "tmp0", ",", "const0_rtx", ")", ";", "tmp0", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "tmp0", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "qimode_label", ")", ",", "pc_rtx", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp0", ")", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "qimode_label", ";", "emit_insn", "(", "gen_divmod4_1", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_jump_insn", "(", "gen_jump", "(", "end_label", ")", ")", ";", "emit_barrier", "(", ")", ";"], "ground_truth": ["emit_label", "(", "qimode_label", ")", ";"], "File": "i386-expand1", "Func": "ix86_split_idivmod", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6873, "Length": 217, "Cover_Rate": 0.3598673300165838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "t", ";"], "ground_truth": ["t", "=", "__ev_mwhumi", "(", "a", ",", "b", ")", ";"], "File": "spe", "Func": "__internal_ev_mwhumiaaw", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6874, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "Arch", "=", "TT", ".", "getArch", "(", ")", ";", "assert", "(", "TT", ".", "is<ISA_LIT>", "(", ")", ")", ";", "return", "Arch", "==", "Triple", "::", "spirv32", "?", "<NUM_LIT>", ":", "Arch", "==", "Triple", "::", "spirv64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SPIRVSubtarget1", "Func": "computePointerSize", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6875, "Length": 39, "Cover_Rate": 0.7959183673469388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clear_content_memory", "(", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "curr", ")", "{", "rtx", "pattern", ";", "curr", "=", "insn", "?", "next_nonnote_nondebug_insn", "(", "insn", ")", ":", "NULL", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "{", "if", "(", "LABEL_P", "(", "insn", ")", ")", "clear_content_memory", "(", ")", ";", "continue", ";", "}", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ")", ";", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "PARALLEL", ")", "pattern", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "JUMP_P", "(", "insn", ")", "||", "CALL_P", "(", "insn", ")", "||", "GET_CODE", "(", "pattern", ")", "==", "CALL", ")", "clear_content_memory", "(", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "SET", "&&", "GET_CODE", "(", "pattern", ")", "!=", "CALL", ")", "continue", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "pattern", ")", ")", "==", "ASM_OPERANDS", ")", "continue", ";", "valloc_method", "=", "get_attr_valloc", "(", "insn", ")", ";", "PATTERN", "(", "insn", ")", "=", "copy_rtx_if_shared", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "valloc_method", "==", "VALLOC_MACAX", ")", "{", "record_content", "(", "AX", ",", "NULL_RTX", ")", ";", "record_content", "(", "BC", ",", "NULL_RTX", ")", ";", "record_content", "(", "DE", ",", "NULL_RTX", ")", ";", "}", "if", "(", "insn_ok_now", "(", "insn", ")", ")", "continue", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "if", "(", "RTX_FRAME_RELATED_P", "(", "insn", ")", ")", "virt_insn_was_frame", "=", "<NUM_LIT>", ";", "else", "virt_insn_was_frame", "=", "<NUM_LIT>", ";", "switch", "(", "valloc_method", ")", "{", "case", "VALLOC_OP1", ":", "rl78_alloc_physical_registers_op1", "(", "insn", ")", ";", "break", ";", "case", "VALLOC_OP2", ":", "rl78_alloc_physical_registers_op2", "(", "insn", ")", ";", "break", ";", "case", "VALLOC_RO1", ":", "rl78_alloc_physical_registers_ro1", "(", "insn", ")", ";", "break", ";", "case", "VALLOC_CMP", ":", "rl78_alloc_physical_registers_cmp", "(", "insn", ")", ";", "break", ";", "case", "VALLOC_UMUL", ":", "rl78_alloc_physical_registers_umul", "(", "insn", ")", ";", "break", ";"], "ground_truth": ["case", "VALLOC_MACAX", ":"], "File": "rl782", "Func": "rl78_alloc_physical_registers", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6876, "Length": 301, "Cover_Rate": 0.5700757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "MinValue", "&&", "Value", "<=", "MaxValue", ";"], "File": "SystemZAsmParser10", "Func": "inRange", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6877, "Length": 34, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "matchShuffleWithSHUFPD", "(", "VT", ",", "V1", ",", "V2", ",", "Immediate", ",", "Mask", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Immediate", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering108", "Func": "lowerShuffleWithSHUFPD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6878, "Length": 49, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "srcp", "!=", "NULL", ")", ";", "src", "=", "*", "srcp", ";", "orig_src", "=", "src", ";", "}", "for", "(", "piece_size", "=", "<NUM_LIT>", ";", "piece_size", "<=", "desired_align", "&&", "copied_bytes", "<", "align_bytes", ";", "piece_size", "<<=", "<NUM_LIT>", ")", "{", "if", "(", "align_bytes", "&", "piece_size", ")", "{", "if", "(", "issetmem", ")", "{", "if", "(", "vec_value", "&&", "piece_size", ">", "GET_MODE_SIZE", "(", "GET_MODE", "(", "value", ")", ")", ")", "dst", "=", "emit_memset", "(", "dst", ",", "destreg", ",", "vec_value", ",", "piece_size", ")", ";", "else", "dst", "=", "emit_memset", "(", "dst", ",", "destreg", ",", "value", ",", "piece_size", ")", ";", "}", "else", "dst", "=", "emit_memmov", "(", "dst", ",", "&", "src", ",", "destreg", ",", "srcreg", ",", "piece_size", ")", ";", "copied_bytes", "+=", "piece_size", ";", "}", "}", "if", "(", "MEM_ALIGN", "(", "dst", ")", "<", "(", "unsigned", "int", ")", "desired_align", "*", "BITS_PER_UNIT", ")", "set_mem_align", "(", "dst", ",", "desired_align", "*", "BITS_PER_UNIT", ")", ";", "if", "(", "MEM_SIZE_KNOWN_P", "(", "orig_dst", ")", ")", "set_mem_size", "(", "dst", ",", "MEM_SIZE", "(", "orig_dst", ")", "-", "align_bytes", ")", ";", "if", "(", "!", "issetmem", ")", "{", "int", "src_align_bytes", "=", "get_mem_align_offset", "(", "src", ",", "desired_align", "*", "BITS_PER_UNIT", ")", ";", "if", "(", "src_align_bytes", ">=", "<NUM_LIT>", ")", "src_align_bytes", "=", "desired_align", "-", "src_align_bytes", ";", "if", "(", "src_align_bytes", ">=", "<NUM_LIT>", ")", "{", "unsigned", "int", "src_align", ";", "for", "(", "src_align", "=", "desired_align", ";", "src_align", ">=", "<NUM_LIT>", ";", "src_align", ">>=", "<NUM_LIT>", ")", "{", "if", "(", "(", "src_align_bytes", "&", "(", "src_align", "-", "<NUM_LIT>", ")", ")", "==", "(", "align_bytes", "&", "(", "src_align", "-", "<NUM_LIT>", ")", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "expand_set_or_cpymem_constant_prologue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6879, "Length": 237, "Cover_Rate": 0.6493150684931507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "addLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "Opcode", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValVT", ",", "ArgValue", ")", ";", "}", "if", "(", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "||", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValVT", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "MVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "InVals", ".", "push_back", "(", "Load", ")", ";", "OutChains", ".", "push_back", "(", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "Cpu0ISelLowering4", "Func": "LowerFormalArguments", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6880, "Length": 282, "Cover_Rate": 0.32081911262798635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Seq", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenInsert (2)", "Func": "begin", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6881, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepu32_ps", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cvtudq2ps128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_cvtepu32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6882, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFStreamer", "(", "Ctx", ",", "TAB", ",", "OS", ",", "Emitter", ",", "RelaxAll", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCTargetDesc25", "Func": "createELFStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6883, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScalarAlloc", "=", "-", "ScalarAlloc", ";", "}", "generateStackAdjustment", "(", "MBB", ",", "MBBI", ",", "*", "ST", ".", "getInstrInfo", "(", ")", ",", "DebugLoc", "(", ")", ",", "ScalarAlloc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARCFrameLowering", "Func": "adjustStackToMatchRecords", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6884, "Length": 29, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Type", ")", "{", "case", "ImmTyNone", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGDS", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffen", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyIdxen", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyAddr64", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffset", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffset0", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffset1", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyGLC", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySLC", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyTFE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyClamp<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOMod<ISA_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppRowMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBankMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDppBoundCtrl", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc0Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaSrc1Sel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySdwaDstUnused", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDMask", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyUNorm", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyDA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyR128", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyLWE", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOff", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpTgt", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpCompr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyExpVM", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyHwreg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTySendMsg", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyInterpSlot", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyInterpAttr", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "ImmTyAttrChan", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "ImmTyOpSel", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "File": "AMDGPUAsmParser14", "Func": "printImmTy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6885, "Length": 329, "Cover_Rate": 0.8680738786279684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "PromoteRegTo64", "(", "unsigned", "RegIn", ")", "{", "if", "(", "RegIn", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "RegOut", "=", "get<ISA_LIT>SubSuperRegister", "(", "RegIn", ",", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "RegOut", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "RegOut", ";"], "File": "X86NaClRewritePass", "Func": "PromoteRegTo64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6886, "Length": 39, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCDisassembler", "::", "Fail", ";", "}", "tmp", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "DecodeVRFRegisterClass", "(", "Inst", ",", "tmp", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "auto", "*", "Disasm", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disasm", "->", "getImmediate", "(", ")", ")", ")", ";", "tmp", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "tmp", ")", ")", ";", "tmp", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "DecodeVRFRegisterClass", "(", "Inst", ",", "tmp", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "{", "return", "MCDisassembler", "::", "Fail", ";", "}", "tmp", "=", "<NUM_LIT>", ";"], "ground_truth": ["tmp", "|=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "File": "TPCDisassembler", "Func": "decodeMovGroup", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6887, "Length": 146, "Cover_Rate": 0.47096774193548385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "pass_analyze_swaps", "(", "ctxt", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "make_pass_analyze_swaps", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6888, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FRINTXOpcs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Variant", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Variant", "=", "<NUM_LIT>", ";", "}", "else", "return", "nullptr", ";", "unsigned", "FRINTXOpc", "=", "FRINTXOpcs", "[", "Variant", "]", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "FRINTPOpcs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Opc", "=", "FRINTPOpcs", "[", "Variant", "]", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "FRINTMOpcs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Opc", "=", "FRINTMOpcs", "[", "Variant", "]", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "FRINTZOpcs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Opc", "=", "FRINTZOpcs", "[", "Variant", "]", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "FRINTAOpcs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["Opc", "=", "FRINTAOpcs", "[", "Variant", "]", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectLIBM", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6889, "Length": 159, "Cover_Rate": 0.5096153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "F2003fISelLowering", "Func": "LowerBlockAddress", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6890, "Length": 62, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_hard_regno_mode_ok", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "regno", "==", "CC_REGNUM", ";", "if", "(", "regno", "==", "VG_REGNUM", ")", "return", "mode", "==", "DImode", ";", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";", "if", "(", "vec_flags", "&", "VEC_SVE_PRED", ")", "return", "PR_REGNUM_P", "(", "regno", ")", ";", "if", "(", "PR_REGNUM_P", "(", "regno", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "SP_REGNUM", ")", "return", "mode", "==", "Pmode", "||", "mode", "==", "ptr_mode", ";", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "mode", "==", "Pmode", ";"], "ground_truth": ["if", "(", "GP_REGNUM_P", "(", "regno", ")", ")", "{"], "File": "aarch646", "Func": "aarch64_hard_regno_mode_ok", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6891, "Length": 105, "Cover_Rate": 0.5614973262032086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LinuxAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "TD", "->", "getPointerSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "<ISA_LIT>TargetStreamer", "&", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*", "OutStreamer", ".", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "!", "TOC", ".", "empty", "(", ")", ")", "{", "const", "MCSectionELF", "*", "Section", ";", "if", "(", "is<ISA_LIT>64", ")", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "else", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Section", ")", ";", "for", "(", "MapVector", "<", "MCSymbol", "*", ",", "MCSymbol", "*", ">", "::", "iterator", "I", "=", "TOC", ".", "begin", "(", ")", ",", "E", "=", "TOC", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "I", "->", "second", ")", ";", "MCSymbol", "*", "S", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "I", "->", "first", "->", "getName", "(", ")", ")", ";", "if", "(", "is<ISA_LIT>64", ")", "TS", ".", "emitTCEntry", "(", "*", "S", ")", ";"], "ground_truth": ["else", "OutStreamer", ".", "EmitSymbolValue", "(", "S", ",", "<NUM_LIT>", ")", ";"], "File": "PPCAsmPrinter116", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6892, "Length": 227, "Cover_Rate": 0.6253443526170799, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "{", "NewI", "->", "addOperand", "(", "Op", ")", ";", "continue", ";", "}", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "SR", "=", "Op", ".", "getSubReg", "(", ")", ";", "bool", "isVirtReg", "=", "R", ".", "isVirtual", "(", ")", ";", "bool", "isKill", "=", "Op", ".", "isKill", "(", ")", ";", "if", "(", "isVirtReg", "&&", "MRI", "->", "getRegClass", "(", "R", ")", "==", "DoubleRC", ")", "{", "isKill", "=", "false", ";", "UUPairMap", "::", "const_iterator", "F", "=", "PairMap", ".", "find", "(", "R", ")", ";", "if", "(", "F", "==", "PairMap", ".", "end", "(", ")", ")", "{", "SR", "=", "SubR", ";", "}", "else", "{", "const", "UUPair", "&", "P", "=", "F", "->", "second", ";", "R", "=", "(", "SubR", "==", "<STR_LIT>", ")", "?", "P", ".", "first", ":", "P", ".", "second", ";", "SR", "=", "<NUM_LIT>", ";", "}", "}", "auto", "CO", "=", "MachineOperand", "::", "CreateReg", "(", "R", ",", "Op", ".", "isDef", "(", ")", ",", "Op", ".", "isImplicit", "(", ")", ",", "isKill", ",", "Op", ".", "isDead", "(", ")", ",", "Op", ".", "isUndef", "(", ")", ",", "Op", ".", "isEarlyClobber", "(", ")", ",", "SR", ",", "Op", ".", "isDebug", "(", ")", ",", "Op", ".", "isInternalRead", "(", ")", ")", ";", "NewI", "->", "addOperand", "(", "CO", ")", ";"], "ground_truth": ["}"], "File": "HexagonSplitDouble10", "Func": "createHalfInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6893, "Length": 212, "Cover_Rate": 0.7681159420289855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "MCAsmBackend", "(", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "VideocoreAsmBackend", "Func": "VideocoreAsmBackend", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6894, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "get<ISA_LIT>RegisterNumbering", "(", "<STR_LIT>", ")", ";", "Imm8", "=", "<NUM_LIT>", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "MCFixupKind", "Kind", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "else", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ")", ")", ";", "++", "MCNumCPRelocations", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6895, "Length": 121, "Cover_Rate": 0.555045871559633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot90_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "__builtin_mve_vcaddq_rot90_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot90_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6896, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitFrame", "(", "unsigned", "StackReg", ",", "unsigned", "StackSize", ",", "unsigned", "ReturnReg", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetStreamer11", "Func": "emitFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6897, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", "||", "isRegClass", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "isVReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6898, "Length": 42, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtmh_u32_f16", "(", "float16_t", "__a", ")", "{", "return", "__builtin_neon_vcvtmhusi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvtmh_u32_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6899, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UHItype", "carries", "=", "(", "UHItype", ")", "uu", ".", "s", ".", "low", ">>", "bm", ";", "w", ".", "s", ".", "low", "=", "(", "UHItype", ")", "uu", ".", "s", ".", "low", "<<", "b", ";", "w", ".", "s", ".", "high", "=", "(", "(", "UHItype", ")", "uu", ".", "s", ".", "high", "<<", "b", ")", "|", "carries", ";", "}", "return", "w", ".", "ll", ";"], "ground_truth": ["}"], "File": "lib2extra-funcs", "Func": "__ashlsi3", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6900, "Length": 59, "Cover_Rate": 0.4154929577464789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "{", "bool", "InsideFrameSequence", "=", "false", ";", "for", "(", "MachineInstr", "&", "MI", ":", "BB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "FrameSetupOpcode", ")", "{", "if", "(", "TII", "->", "getFrameSize", "(", "MI", ")", ">=", "StackProbeSize", "&&", "EmitStackProbeCall", ")", "return", "false", ";", "if", "(", "InsideFrameSequence", ")", "return", "false", ";", "InsideFrameSequence", "=", "true", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "FrameDestroyOpcode", ")", "{", "if", "(", "!", "InsideFrameSequence", ")", "return", "false", ";", "InsideFrameSequence", "=", "false", ";"], "ground_truth": ["}"], "File": "X86CallFrameOptimization", "Func": "isLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6901, "Length": 87, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "AddBuildAttributes", ")", "getTargetStreamer", "(", ")", ".", "emitTargetAttributes", "(", "STI", ")", ";", "ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";", "VPTState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";"], "ground_truth": ["NextSymbolIsThumb", "=", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6902, "Length": 60, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpeqq_m_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmpeqq_m_uv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpeqq_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6903, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base", ",", "offset", ";", "if", "(", "splittable_const_int_operand", "(", "src", ",", "mode", ")", ")", "{", "riscv_move_integer", "(", "dest", ",", "dest", ",", "INTVAL", "(", "src", ")", ")", ";", "return", ";", "}", "if", "(", "riscv_split_symbol", "(", "dest", ",", "src", ",", "MAX_MACHINE_MODE", ",", "&", "src", ")", ")", "{", "riscv_emit_set", "(", "dest", ",", "src", ")", ";", "return", ";", "}", "if", "(", "riscv_tls_symbol_p", "(", "src", ")", ")", "{", "riscv_emit_move", "(", "dest", ",", "riscv_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";", "}", "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "||", "can_create_pseudo_p", "(", ")", ")", ")", "{"], "ground_truth": ["base", "=", "riscv_force_temporary", "(", "dest", ",", "base", ")", ";"], "File": "riscv2", "Func": "riscv_legitimize_const_move", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6904, "Length": 118, "Cover_Rate": 0.6145833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "std", "::", "string", "lowerCase", "=", "Tok", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "RegNum", "=", "matchRegisterName", "(", "lowerCase", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "RegNum", "=", "matchRegisterByNumber", "(", "static_cast", "<", "unsigned", ">", "(", "Tok", ".", "getIntVal", "(", ")", ")", ",", "Mnemonic", ".", "lower", "(", ")", ")", ";"], "File": "MipsAsmParser18", "Func": "tryParseRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6905, "Length": 70, "Cover_Rate": 0.5109489051094891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "SIMCCodeEmitter (2)1", "Func": "getLit64Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6906, "Length": 63, "Cover_Rate": 0.39375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCInstPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6907, "Length": 20, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "~", "<ISA_LIT>MCAsmInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "JVMMCAsmInfo", "Func": "~JVMMCAsmInfo", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6908, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", ".", "splice", "(", "std", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "FI", ",", "I", ")", ";", "FilledSlots", "+=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "!", "NopDelaySlotFiller", "&&", "findDelayInstr", "(", "MBB", ",", "I", ",", "J", ")", ")", "{", "MBB", ".", "splice", "(", "std", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "J", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "++", "FilledSlots", ";", "}", "Changed", "=", "true", ";", "LastFiller", "=", "++", "I", ";", "MIBundleBuilder", "(", "MBB", ",", "InstrWithSlot", ",", "std", "::", "next", "(", "LastFiller", ")", ")", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "LanaiDelaySlotFiller", "Func": "runOnMachineBasicBlock", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6909, "Length": 118, "Cover_Rate": 0.3033419023136247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFGR64Asm", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "Kind_FGR64Regs", ";"], "ground_truth": ["}"], "File": "MipsAsmParser11", "Func": "isFGR64Asm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6910, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getBranchInfo", "(", "*", "I", ")", ".", "hasMBBTarget", "(", ")", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "SystemZInstrInfo16", "Func": "removeBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6911, "Length": 36, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printThumbAddrModeImm5SOperand", "(", "MI", ",", "Op", ",", "O", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbAddrModeImm5S2Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6912, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "loongarch_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "loongarch_address_insns", "(", "addr", ",", "mode", ",", "false", ")", ";"], "File": "loongarch", "Func": "loongarch_address_cost", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6913, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_unreachable", "(", ")", ";", "}", "}", "gcc_assert", "(", "TARGET_SPE", ")", ";", "cst", "=", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "vec", ",", "<NUM_LIT>", ")", ")", ";", "cst2", "=", "INTVAL", "(", "CONST_VECTOR_ELT", "(", "vec", ",", "<NUM_LIT>", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "CONST_VECTOR_ELT", "(", "vec", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "CONST_VECTOR_ELT", "(", "vec", ",", "<NUM_LIT>", ")", ";", "if", "(", "cst", "==", "cst2", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "output_vec_const_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6914, "Length": 73, "Cover_Rate": 0.3443396226415094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Metadata", "*", "LowAndHigh", "[", "]", "=", "{", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "Lower", "->", "getValue", "(", ")", ".", "zext", "(", "<NUM_LIT>", ")", ")", ")", ",", "ConstantAsMetadata", "::", "get", "(", "ConstantInt", "::", "get", "(", "I32Ty", ",", "<NUM_LIT>", ")", ")", "}", ";", "WidenLoad", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "MDNode", "::", "get", "(", "Mod", "->", "getContext", "(", ")", ",", "LowAndHigh", ")", ")", ";", "}", "}", "int", "TySize", "=", "Mod", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", ";", "Type", "*", "IntNTy", "=", "Builder", ".", "getIntNTy", "(", "TySize", ")", ";", "Value", "*", "ValTrunc", "=", "Builder", ".", "CreateTrunc", "(", "WidenLoad", ",", "IntNTy", ")", ";"], "ground_truth": ["Value", "*", "ValOrig", "=", "Builder", ".", "CreateBitCast", "(", "ValTrunc", ",", "I", ".", "getType", "(", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6915, "Length": 128, "Cover_Rate": 0.375366568914956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "aarch64_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "outer_code", ",", "strict_p", ")", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_legitimate_address_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6916, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TPC", ")", "return", "false", ";", "auto", "&", "TM", "=", "TPC", "->", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";", "ST", "=", "TM", ".", "getSubtargetImpl", "(", "F", ")", ";", "DL", "=", "&", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "I", ":", "BB", ")", "{"], "File": "X86PartialReduction", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6917, "Length": 66, "Cover_Rate": 0.3251231527093596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isSGPRReg", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", ";"], "File": "SIRegisterInfo (3)", "Func": "isSGPRReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6918, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AnnotateUniformValues", "(", ")", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{", "addPass", "(", "create<ISA_LIT>AnnotateControlFlowPass", "(", ")", ")", ";", "}"], "ground_truth": ["addPass", "(", "createLCSSAPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine106", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6919, "Length": 36, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "value", "(", "Value", "*", "Val", ",", "const", "value_var", "&", "v", ")", "{", "*", "static_cast", "<", "value_var", "*", ">", "(", "this", ")", "=", "v", ";"], "ground_truth": ["llvmVal", "=", "Val", ";"], "File": "TVMReFunc", "Func": "value", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6920, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Size", ";"], "ground_truth": ["}"], "File": "X86InstrInfo101", "Func": "sizeConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6921, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "J", ":", "CurrentPacketMIs", ")", "{", "noSlot1Store", "|=", "HII", "->", "isRestrictNoSlot1Store", "(", "*", "J", ")", ";", "isSlot0Only", "|=", "HII", "->", "isPureSlot0", "(", "*", "J", ")", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer1", "Func": "isPureSlot0InsnWithNoSlot1Store", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6922, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "HasClobberLR", "(", "<NUM_LIT>", ")", ",", "HasEHReturn", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "HexagonMachineFunctionInfo", "Func": "HexagonMachineFunctionInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6923, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "logval", "=", "exact_log2", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "&&", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "offsettable_memref_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "if", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "logval", ")", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", "-", "(", "logval", "/", "<NUM_LIT>", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "logval", "%", "<NUM_LIT>", ")", ";", "}", "return", "<STR_LIT>", ";", "}", "if", "(", "!", "side_effects_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "flags_operand1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "flags_valid", "=", "FLAGS_VALID_YES", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "m68k", "Func": "output_iorsi3", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6924, "Length": 156, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "return", "(", "__m64", ")", "res", ".", "as_m64", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_sub_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6925, "Length": 72, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CFGStructurizer", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "createAMDGPUCFGStructurizerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6926, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "return", "Sched", "::", "RegPressure", ";", "if", "(", "!", "Itins", "->", "isEmpty", "(", ")", "&&", "Itins", "->", "getOperandCycle", "(", "TID", ".", "getSchedClass", "(", ")", ",", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "return", "Sched", "::", "Latency", ";"], "ground_truth": ["return", "Sched", "::", "RegPressure", ";"], "File": "ARMISelLowering131", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6927, "Length": 65, "Cover_Rate": 0.34946236559139787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isXRegisterReserved", "(", "i", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo19", "Func": "getReservedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6928, "Length": 102, "Cover_Rate": 0.6710526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Other", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "LL", ",", "RL", ",", "AddendL", ",", "AddendH", ";", "LL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "RL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "AddendL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "AddendH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "LHSSB", "=", "DAG", ".", "ComputeNumSignBits", "(", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "RHSSB", "=", "DAG", ".", "ComputeNumSignBits", "(", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ")", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Mul", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ")", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "AddendH", ",", "AddendL", ",", "LL", ",", "RL", ")", ";", "SDValue", "Lo", "(", "Hi", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "LHSSB", ">", "<NUM_LIT>", "&&", "RHSSB", ">", "<NUM_LIT>", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "AddendH", ",", "AddendL", ",", "LL", ",", "RL", ")", ";"], "ground_truth": ["SDValue", "Lo", "(", "Hi", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "XCoreISelLowering5", "Func": "TryExpandADDWithMul", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6929, "Length": 325, "Cover_Rate": 0.4656160458452722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsMCTargetDesc (2)1", "Func": "createMipsObjectTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6930, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "param_iterator", "ret_begin", "(", ")", "const", "{", "return", "ReturnParams", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "HSAILParamManager", "Func": "ret_begin", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6931, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{"], "ground_truth": ["if", "(", "isPositionIndependent", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_Custom32", ";"], "File": "VEISelLowering11", "Func": "getJumpTableEncoding", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6932, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "<STR_LIT>", ")", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering109", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6933, "Length": 135, "Cover_Rate": 0.5895196506550219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "C", "=", "dyn_cast", "<", "Constant", ">", "(", "V", ")", ";", "if", "(", "C", "&&", "C", "->", "getSplatValue", "(", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "C", "->", "getUniqueInteger", "(", ")", ".", "getSExtValue", "(", ")", "}", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "const", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Or", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", "||", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", "{", "Optional", "<", "int64_t", ">", "Op0", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Optional", "<", "int64_t", ">", "Op1", "=", "getIfConst", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Op0", "||", "!", "Op1", ")", "return", "Optional", "<", "int64_t", ">", "{", "}", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Add", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "+", "Op1", ".", "getValue", "(", ")", "}", ";"], "ground_truth": ["if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Mul", ")", "return", "Optional", "<", "int64_t", ">", "{", "Op0", ".", "getValue", "(", ")", "*", "Op1", ".", "getValue", "(", ")", "}", ";"], "File": "MVEGatherScatterLowering (2)", "Func": "getIfConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6934, "Length": 225, "Cover_Rate": 0.7234726688102894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "assert", "(", "Directive", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CPUDirectives", "[", "Directive", "]", ")", ")", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_SYMBOL_STUBS", "|", "MCSectionMachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}"], "ground_truth": ["OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "File": "PPCAsmPrinter38", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6935, "Length": 178, "Cover_Rate": 0.6334519572953736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "addAllExtLoads", "(", "const", "MVT", "From", ",", "const", "MVT", "To", ",", "LegalizeAction", "Action", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "From", ",", "To", ",", "Action", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "From", ",", "To", ",", "Action", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "From", ",", "To", ",", "Action", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "addAllExtLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6936, "Length": 51, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "LoadMI", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "LoadReg", ")", ";", "addFullAddress", "(", "LoadMI", ",", "StubAM", ")", ";", "leaveLocalValueArea", "(", "SaveInsertPt", ")", ";", "LocalValueMap", "[", "V", "]", "=", "LoadReg", ";", "}", "AM", ".", "Base", ".", "Reg", "=", "LoadReg", ";", "AM", ".", "GV", "=", "nullptr", ";", "return", "true", ";", "}", "}", "if", "(", "!", "AM", ".", "GV", "||", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "if", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "return", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", ";", "}", "if", "(", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", "{", "assert", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "AM", ".", "IndexReg", "=", "getRegForValue", "(", "V", ")", ";", "return", "AM", ".", "IndexReg", "!=", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "X86FastISel (2)6", "Func": "handleConstantAddresses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6937, "Length": 160, "Cover_Rate": 0.3193612774451098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s16_s8", "(", "int8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_s16_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6938, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src", "=", "op", "[", "<NUM_LIT>", "]", ";", "rtx", "base", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "int", "reg_base", "=", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "int", "reg_src", "=", "true_regnum", "(", "src", ")", ";", "if", "(", "reg_src", "==", "reg_base", ")", "{", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "TINY_ADIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", ")", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "TINY_SBIW", "(", "%", "I0", ",", "%", "J0", ",", "%", "o0", "+", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["else", "if", "(", "reg_src", "==", "reg_base", "-", "<NUM_LIT>", ")", "{"], "File": "avr4", "Func": "avr_out_store_psi_reg_disp_tiny", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6939, "Length": 106, "Cover_Rate": 0.4840182648401826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "RegNo", "==", "<NUM_LIT>", ")", "{", "return", "!", "EmitError", "||", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "}", "SMLoc", "E", "=", "Lexer", ".", "getLoc", "(", ")", ";", "Lexer", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNo", ",", "S", ",", "E", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PatmosAsmParser1", "Func": "ParseRegister", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6940, "Length": 65, "Cover_Rate": 0.5855855855855856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbrsrq_m_n_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbrsrq_x_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6941, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "!", "(", "BitSize", "==", "<NUM_LIT>", "||", "BitSize", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "shouldConvertConstantLoadToIntImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6942, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyUtilities12", "Func": "isCallIndirect", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6943, "Length": 28, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_max_sh", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ")", "{", "return", "__builtin_ia32_maxsh_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_mask_max_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6944, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>CallingConvHook", "::", "getNumOfArgs", "(", "StringRef", "fName", ")", "{", "uint32_t", "count", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "rec", ":", "regRecord", ")", "{", "if", "(", "rec", ".", "fName", ".", "compare", "(", "fName", ")", "==", "<NUM_LIT>", ")", "count", "++", ";", "}", "return", "count", ";"], "ground_truth": ["}"], "File": "TriCoreCallingConvHook", "Func": "getNumOfArgs", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6945, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "h8300_interrupt_function_p", "(", "current_function_decl", ")", "||", "h8300_monitor_function_p", "(", "current_function_decl", ")", ")", ";"], "ground_truth": ["}"], "File": "h83003", "Func": "h8300_current_function_interrupt_function_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6946, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MFN", "=", "&", "MF", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "Changed", "=", "removeDeadCode", "(", "MDT", "->", "getRootNode", "(", ")", ")", ";", "const", "<ISA_LIT>Evaluator", "HE", "(", "*", "HRI", ",", "*", "MRI", ",", "*", "HII", ",", "MF", ")", ";", "BitTracker", "BTLoc", "(", "HE", ",", "MF", ")", ";", "BTLoc", ".", "trace", "(", "isDebug", "(", ")", ")", ";", "BTLoc", ".", "run", "(", ")", ";", "CellMapShadow", "MS", "(", "BTLoc", ")", ";", "CMS", "=", "&", "MS", ";", "buildOrderingMF", "(", "BaseOrd", ")", ";", "buildOrderingBT", "(", "BaseOrd", ",", "CellOrd", ")", ";", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "RegisterOrdering", "::", "iterator", "I", "=", "CellOrd", ".", "begin", "(", ")", ",", "E", "=", "CellOrd", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "VR", "=", "I", "->", "first", ",", "Pos", "=", "I", "->", "second", ";", "dbgs", "(", ")", "<<", "PrintReg", "(", "VR", ",", "HRI", ")", "<<", "<STR_LIT>", "<<", "Pos", "<<", "<STR_LIT>", ";", "}", "}", "MachineBasicBlock", "*", "RootB", "=", "MDT", "->", "getRoot", "(", ")", ";", "OrderedRegisterList", "AvailR", "(", "CellOrd", ")", ";", "{", "NamedRegionTimer", "_T", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "TimingDetail", ")", ";", "collectInBlock", "(", "RootB", ",", "AvailR", ")", ";", "computeRemovableRegisters", "(", ")", ";", "}", "if", "(", "isDebug", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dump_map", "(", ")", ";", "}", "if", "(", "IFMap", ".", "empty", "(", ")", ")", "return", "Changed", ";", "{"], "ground_truth": ["NamedRegionTimer", "_T", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "TimingDetail", ")", ";"], "File": "HexagonGenInsert (2)", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6947, "Length": 266, "Cover_Rate": 0.47079646017699117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_p0", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6948, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", "->", "isFloatingPointTy", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsCallLowering (2)", "Func": "isSupportedArgumentType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6949, "Length": 14, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "plus_constant", "(", "x", ",", "TLS_BIAS", ")", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "File": "frv2", "Func": "frv_output_dwarf_dtprel", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6950, "Length": 26, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "hasV60Ops", "(", ")", ")", "return", ";", "auto", "&", "QII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "&", ">", "(", "*", "getInstrInfo", "(", ")", ")", ";", "if", "(", "QII", ".", "isHVXVec", "(", "SrcInst", ")", "||", "useBSBScheduling", "(", ")", ")", "Dep", ".", "setLatency", "(", "(", "Dep", ".", "getLatency", "(", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget1", "Func": "updateLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6951, "Length": 57, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "notice_update_cc", "(", "rtx", "exp", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SET", ")", "{", "if", "(", "SET_DEST", "(", "exp", ")", "==", "pc_rtx", ")", "return", ";", "if", "(", "REG_P", "(", "SET_DEST", "(", "exp", ")", ")", "&&", "(", "REG_P", "(", "SET_SRC", "(", "exp", ")", ")", "||", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "MEM", ")", ")", "{"], "ground_truth": ["return", ";"], "File": "cr16", "Func": "notice_update_cc", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 6952, "Length": 61, "Cover_Rate": 0.6630434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>Subtarget", "&", "st", ",", "const", "<ISA_LIT>InstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "st", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "HexagonRegisterInfo10", "Func": "HexagonRegisterInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6953, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";"], "ground_truth": ["auto", "*", "TFL", "=", "static_cast", "<", "const", "<ISA_LIT>FrameLowering", "*", ">", "(", "Subtarget", ".", "getFrameLowering", "(", ")", ")", ";"], "File": "SystemZISelLowering (2)3", "Func": "lowerFRAMEADDR", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6954, "Length": 56, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Expr", ",", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC", ",", "getContext", "(", ")", ")", ";", "MCInst", "Inst", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser", "Func": "parseDirectiveTLSDescCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6955, "Length": 58, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", ".", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "StackPU2MCInstLower", "Func": "lowerInstruction", "Target": "StackPU2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6956, "Length": 78, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NumArguments", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo7", "Func": "getNumArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6957, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "<=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcle_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6958, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasStackObject", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MFFrame", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "MFFrame", ".", "isDeadObjectIndex", "(", "i", ")", ")", "{", "HasStackObject", "=", "true", ";", "break", ";", "}", "if", "(", "HasStackObject", "||", "MFFrame", ".", "hasCalls", "(", ")", ")", "StackSize", "+=", "<STR_LIT>", ";", "StackSize", "=", "StackSize", ">", "<STR_LIT>", "?", "StackSize", "-", "<STR_LIT>", ":", "<NUM_LIT>", ";", "MFFrame", ".", "setStackSize", "(", "StackSize", ")", ";", "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "continue", ";", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "IgnoredFrameReg", ";"], "ground_truth": ["int64_t", "Offset", "=", "getFrameIndexReference", "(", "MF", ",", "Save", ".", "getFrameIdx", "(", ")", ",", "IgnoredFrameReg", ")", ";"], "File": "SystemZFrameLowering30", "Func": "emitPrologue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6959, "Length": 512, "Cover_Rate": 0.523517382413088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_ProcIFlags", ")", ";"], "ground_truth": ["Op", "->", "IFlags", ".", "Val", "=", "IFlags", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateProcIFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6960, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "Branch", "=", "dyn_cast", "<", "BranchInst", ">", "(", "Terminator", ")", ")", "{", "if", "(", "Branch", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "==", "OriginalBB", ")", "{", "Branch", "->", "setSuccessor", "(", "<NUM_LIT>", ",", "NewBB", ")", ";", "return", ";", "}", "assert", "(", "Branch", "->", "isConditional", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Branch", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "==", "OriginalBB", "&&", "<STR_LIT>", ")", ";", "Branch", "->", "setSuccessor", "(", "<NUM_LIT>", ",", "NewBB", ")", ";", "return", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "TVMControlFlowPrepare", "Func": "replaceSuccessorWith", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6961, "Length": 81, "Cover_Rate": 0.7570093457943925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFISaveNext", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHSaveNext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6962, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vs8", "=", "(", "__vector", "signed", "short", ")", "(", "__vector", "unsigned", "long", "long", ")", "{", "__A", ",", "__A", "}", ";", "vi4", "=", "vec_vupklsh", "(", "vs8", ")", ";", "vf1", "=", "(", "__vector", "float", ")", "vec_ctf", "(", "vi4", ",", "<NUM_LIT>", ")", ";", "return", "(", "__m128", ")", "vf1", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cvtpi16_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6963, "Length": 46, "Cover_Rate": 0.5822784810126582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "SET", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pattern", ")", ")", "!=", "LO_SUM", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "pattern", ")", ",", "<NUM_LIT>", ")", ")", "!=", "CONST", ")", "return", "false", ";", "unspec", "=", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "pattern", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", "&&", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PCREL_SYM", ")", ";"], "File": "tilepro", "Func": "match_addli_pcrel", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 6964, "Length": 94, "Cover_Rate": 0.9038461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "NVVMReflect", "Func": "getAnalysisUsage", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6965, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint64x1x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_dupdi", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld3_dup_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6966, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TruncInst", "*", "Trunc", "=", "dyn_cast", "<", "TruncInst", ">", "(", "Input", ")", ")", "{", "Value", "*", "PreTrunc", "=", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "PreTruncTy", "=", "PreTrunc", "->", "getType", "(", ")", ";", "if", "(", "PreTruncTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Input", "=", "PreTrunc", ";", "InputTy", "=", "PreTruncTy", ";", "}", "}", "if", "(", "InputTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "InputTy", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Store", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Store", ")", "return", "Store", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering2", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6967, "Length": 312, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "<ISA_LIT>BaseRegisterInfo", "*", "ARI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CallingConv", "::", "C", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "SDValue", "ReturnAddress", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Reg", ",", "PtrVT", ")", ";"], "ground_truth": ["constexpr", "EVT", "ResultTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "ARMISelLowering12", "Func": "LowerINTRINSIC_VOID", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6968, "Length": 101, "Cover_Rate": 0.31962025316455694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Frontier", ":", "MDF", ".", "find", "(", "SubE", "->", "getEHPad", "(", ")", ")", "->", "second", ")", "if", "(", "MDT", ".", "dominates", "(", "EHPad", ",", "Frontier", ")", ")", "WL", ".", "push_back", "(", "Frontier", ")", ";", "}", "continue", ";", "}", "changeExceptionFor", "(", "MBB", ",", "WE", ")", ";", "++", "NumBlocks", ";", "for", "(", "auto", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "MDT", ".", "dominates", "(", "EHPad", ",", "Succ", ")", ")", "WL", ".", "push_back", "(", "Succ", ")", ";", "}", "WE", "->", "getSubExceptions", "(", ")", ".", "reserve", "(", "NumSubExceptions", ")", ";", "WE", "->", "reserveBlocks", "(", "NumBlocks", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyExceptionInfo", "Func": "discoverAndMapException", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6969, "Length": 101, "Cover_Rate": 0.376865671641791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEInstrInfo", "::", "ExpandRetRA", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Opc", ")", "const", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "MipsSEInstrInfo1", "Func": "ExpandRetRA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6970, "Length": 42, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_SecRel_8", ":"], "ground_truth": ["return", "ELF", "::", "R_X86_64_64", ";"], "File": "BPFELFObjectWriter1", "Func": "getRelocType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6971, "Length": 51, "Cover_Rate": 0.5730337078651685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["HRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "HexagonGenMux15", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 6972, "Length": 30, "Cover_Rate": 0.379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "aarch64_call_properties", "(", "aarch64_simd_builtin_datum", "*", "d", ")", "{", "unsigned", "int", "flags", "=", "d", "->", "flags", ";", "if", "(", "!", "(", "flags", "&", "FLAG_AUTO_FP", ")", "&&", "FLOAT_MODE_P", "(", "d", "->", "mode", ")", ")", "flags", "|=", "FLAG_FP", ";", "if", "(", "!", "flag_trapping_math", ")", "flags", "&=", "~", "FLAG_RAISE_FP_EXCEPTIONS", ";"], "ground_truth": ["return", "flags", ";"], "File": "aarch64-builtins1", "Func": "aarch64_call_properties", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6973, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ";"], "File": "AMDGPURewriteOutArguments (2)", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6974, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "<STR_LIT>", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "<STR_LIT>", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "<STR_LIT>", ",", "T0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "<STR_LIT>", ",", "T0", ",", "T1", ")", ",", "<NUM_LIT>", ")", ";", "Register", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "<STR_LIT>", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "<STR_LIT>", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";"], "File": "CSKYISelDAGToDAG", "Func": "selectInlineAsm", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6975, "Length": 377, "Cover_Rate": 0.3874614594039055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "SplatBits", "=", "APSplatBits", ".", "getZExtValue", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "VT", ".", "getEVTString", "(", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "uint32_t", "Value32", "=", "uint32_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "Value32", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "T", ",", "T", ",", "T", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "uint64_t", "f64val", "=", "uint64_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "f64val", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "T", ")", ")", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "SPUISelLowering11", "Func": "LowerBUILD_VECTOR", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6976, "Length": 166, "Cover_Rate": 0.3155893536121673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol2", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOC", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Current", ")", ";", "MCSymbol", "*", "RealFnSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "RealFnSym", ")", ";", "CurrentFnSymForSize", "=", "RealFnSym", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter20", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6977, "Length": 68, "Cover_Rate": 0.3285024154589372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "MipsInstrInfo29", "Func": "HasLoadDelaySlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6978, "Length": 22, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Nios2ISelDAGToDAG", "Func": "getPassName", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6979, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IREmitter", "::", "visitSUB", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6980, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FRAME_POINTER_REGNUM", ":", "switch", "(", "to", ")", "{", "case", "HARD_FRAME_POINTER_REGNUM", ":", "if", "(", "current_function_is_leaf", ")", "offset", "=", "-", "current_frame_info", ".", "total_size", ";", "else", "offset", "=", "-", "(", "current_frame_info", ".", "total_size", "-", "current_function_outgoing_args_size", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "STACK_POINTER_REGNUM", ":", "if", "(", "current_function_is_leaf", ")", "offset", "=", "<NUM_LIT>", ";", "else", "offset", "=", "<NUM_LIT>", "+", "current_function_outgoing_args_size", ";", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "ia643", "Func": "ia64_initial_elimination_offset", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6981, "Length": 64, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "Align", "StackAlign", "=", "getStackAlign", "(", ")", ";", "FrameSize", "=", "alignTo", "(", "FrameSize", ",", "StackAlign", ")", ";", "MFI", ".", "setStackSize", "(", "FrameSize", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering11", "Func": "determineFrameLayout", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6982, "Length": 33, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", ";", "bool", "CRSpilled", "=", "false", ";", "MachineInstrBuilder", "CRMIB", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "continue", ";", "bool", "IsCRField", "=", "<STR_LIT>", "<=", "Reg", "&&", "Reg", "<=", "<STR_LIT>", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "CRSpilled", "&&", "IsCRField", ")", "{", "CRMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";"], "ground_truth": ["continue", ";"], "File": "PPCFrameLowering (2)", "Func": "spillCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6983, "Length": 129, "Cover_Rate": 0.35537190082644626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Twine", "bb_ir_label", "=", "<STR_LIT>", "+", "MBB", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getName", "(", ")", "+", "<STR_LIT>", "+", "bbname", "+", "<STR_LIT>", "+", "Twine", "(", "MBB", "->", "getNumber", "(", ")", ")", ";", "bb_ir_label", ".", "toVector", "(", "result", ")", ";"], "ground_truth": ["}"], "File": "PatmosUtil", "Func": "getMBBIRName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 6984, "Length": 43, "Cover_Rate": 0.4673913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCCCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "M680x0ISelLowering", "Func": "LowerOperation", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6985, "Length": 81, "Cover_Rate": 0.3188976377952756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "samplerInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCImm", "(", ")", ")", "{", "auto", "sampMask", "=", "getIConstVal", "(", "OrigArgs", "[", "<NUM_LIT>", "]", ",", "MRI", ")", ";", "Register", "res", ";", "sampler", "=", "buildSamplerLiteral", "(", "sampMask", ",", "res", ",", "GR", "->", "get<ISA_LIT>TypeForVReg", "(", "sampler", ")", ",", "MIRBuilder", ",", "GR", ")", ";", "}", "}", "Register", "reg", ";", "Register", "sampledImage", "=", "buildOpSampledImage", "(", "reg", ",", "image", ",", "sampler", ",", "MIRBuilder", ",", "GR", ")", ";", "Register", "coord", "=", "OrigArgs", "[", "<NUM_LIT>", "]", ";", "Register", "lod", "=", "GR", "->", "buildConstantFP", "(", "APFloat", "::", "getZero", "(", "APFloat", "::", "IEEEsingle", "(", ")", ")", ",", "MIRBuilder", ")", ";", "<ISA_LIT>Type", "*", "tmpType", "=", "retType", ";", "bool", "NeedExtract", "=", "false", ";"], "ground_truth": ["if", "(", "tmpType", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{"], "File": "SPIRVOpenCLBIFs", "Func": "genSampledReadImage", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 6986, "Length": 122, "Cover_Rate": 0.31202046035805625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "Reg", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "assert", "(", "(", "Modifier", "==", "<NUM_LIT>", "||", "Modifier", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "'#'", "<<", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMInstPrinter32", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6987, "Length": 79, "Cover_Rate": 0.4340659340659341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallingConv", "::", "ID", "CC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "CS", ".", "paramHasAttr", "(", "<NUM_LIT>", ",", "Attribute", "::", "StructRet", ")", ")", "return", "<NUM_LIT>", ";"], "File": "X86FastISel (2)", "Func": "computeBytesPoppedByCallee", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6988, "Length": 45, "Cover_Rate": 0.42452830188679247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "TM", ")", "return", "false", ";", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "MDBuilder", "MDB", "(", "Mod", "->", "getContext", "(", ")", ")", ";", "MaxWorkGroupSizeRange", "=", "MDB", ".", "createRange", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "IsAMDGCN", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ";", "IsAMDHSA", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUPromoteAlloca17", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 6989, "Length": 101, "Cover_Rate": 0.9901960784313726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "Reloc", "::", "Static", ";"], "ground_truth": ["return", "*", "RM", ";"], "File": "F2003fTargetMachine", "Func": "getEffectiveRelocModel", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6990, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemOffs", "(", ")", "&&", "Mem", ".", "ModeSize", "==", "<NUM_LIT>", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86Operand (2)", "Func": "isMemOffs16_8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6991, "Length": 25, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align", "<", "<NUM_LIT>", ")", "align", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "how", "!=", "align_abi", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", "&&", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "QImode", ")", "{", "if", "(", "align", "<", "BITS_PER_WORD", ")", "align", "=", "BITS_PER_WORD", ";", "}"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_data_alignment", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6992, "Length": 51, "Cover_Rate": 0.3227848101265823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getConstant", "(", "getV4<ISA_LIT>ShuffleImm", "(", "Mask", ")", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "getV4X86ShuffleImm8ForMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6993, "Length": 16, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "UNSUPPORTED", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MBlazeDisassembler", "Func": "decodeBEQI", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 6994, "Length": 79, "Cover_Rate": 0.6475409836065574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "state_reset", "(", "curr_state", ")", ";", "targetm", ".", "sched", ".", "init", "(", "<NUM_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["advance_state", "(", "curr_state", ")", ";"], "File": "mips", "Func": "mips_sim_reset", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6995, "Length": 23, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isZeroImm", "(", "const", "MachineOperand", "&", "op", ")", "const", "{"], "ground_truth": ["return", "op", ".", "isImm", "(", ")", "&&", "op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "File": "MipsInstrInfo (2)", "Func": "isZeroImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6996, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FPExtInst", ">", "(", "Ext", ")", ")", "return", "false", ";", "if", "(", "Ext", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "for", "(", "const", "Use", "&", "U", ":", "Ext", "->", "uses", "(", ")", ")", "{", "const", "Instruction", "*", "Instr", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "switch", "(", "Instr", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Shl", ":", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "break", ";", "case", "Instruction", "::", "GetElementPtr", ":", "{", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "Instr", ")", ";", "auto", "&", "DL", "=", "Ext", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "std", "::", "advance", "(", "GTI", ",", "U", ".", "getOperandNo", "(", ")", "-", "<NUM_LIT>", ")", ";", "Type", "*", "IdxTy", "=", "GTI", ".", "getIndexedType", "(", ")", ";", "uint64_t", "ShiftAmt", "=", "countTrailingZeros", "(", "DL", ".", "getTypeStoreSizeInBits", "(", "IdxTy", ")", ".", "getFixedSize", "(", ")", ")", "-", "<NUM_LIT>", ";", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", "||", "ShiftAmt", ">", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "}", "case", "Instruction", "::", "Trunc", ":", "if", "(", "Instr", "->", "getType", "(", ")", "==", "Ext", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "continue", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "isExtFreeImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 6997, "Length": 217, "Cover_Rate": 0.9313304721030042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vnegq_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vnegq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6998, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "high", "=", "expand_simple_binop", "(", "SImode", ",", "PLUS", ",", "end_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL", ",", "false", ",", "OPTAB_WIDEN", ")", ";", "high", "=", "expand_simple_binop", "(", "SImode", ",", "LSHIFTRT", ",", "high", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL", ",", "false", ",", "OPTAB_WIDEN", ")", ";", "low", "=", "convert_to_mode", "(", "SImode", ",", "gen_lowpart", "(", "HImode", ",", "end_addr", ")", ",", "true", ")", ";", "opcode", "=", "OP", "(", "MIPS_LUI", "(", "AT_REGNUM", ",", "<NUM_LIT>", ")", ")", ";", "trampoline", "[", "i", "++", "]", "=", "expand_simple_binop", "(", "SImode", ",", "IOR", ",", "opcode", ",", "high", ",", "NULL", ",", "false", ",", "OPTAB_WIDEN", ")", ";", "opcode", "=", "OP", "(", "MIPS_LOAD_PTR", "(", "PIC_FUNCTION_ADDR_REGNUM", ",", "target_function_offset", "-", "end_addr_offset", ",", "AT_REGNUM", ")", ")", ";", "trampoline", "[", "i", "++", "]", "=", "expand_simple_binop", "(", "SImode", ",", "IOR", ",", "opcode", ",", "low", ",", "NULL", ",", "false", ",", "OPTAB_WIDEN", ")", ";", "if", "(", "!", "ISA_HAS_LOAD_DELAY", ")", "trampoline", "[", "i", "++", "]", "=", "OP", "(", "MIPS_JR", "(", "PIC_FUNCTION_ADDR_REGNUM", ")", ")", ";", "opcode", "=", "OP", "(", "MIPS_LOAD_PTR", "(", "STATIC_CHAIN_REGNUM", ",", "static_chain_offset", "-", "end_addr_offset", ",", "AT_REGNUM", ")", ")", ";", "trampoline", "[", "i", "++", "]", "=", "expand_simple_binop", "(", "SImode", ",", "IOR", ",", "opcode", ",", "low", ",", "NULL", ",", "false", ",", "OPTAB_WIDEN", ")", ";", "if", "(", "ISA_HAS_LOAD_DELAY", ")", "{", "trampoline", "[", "i", "++", "]", "=", "OP", "(", "MIPS_JR", "(", "PIC_FUNCTION_ADDR_REGNUM", ")", ")", ";", "trampoline", "[", "i", "++", "]", "=", "OP", "(", "MIPS_NOP", ")", ";", "}", "}", "if", "(", "TARGET_CB_ALWAYS", ")", "{", "rtx", "temp", ";", "temp", "=", "trampoline", "[", "i", "-", "<NUM_LIT>", "]", ";", "trampoline", "[", "i", "-", "<NUM_LIT>", "]", "=", "trampoline", "[", "i", "-", "<NUM_LIT>", "]", ";", "trampoline", "[", "i", "-", "<NUM_LIT>", "]", "=", "temp", ";", "}", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "i", ";", "j", "++", ")", "{", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "j", "*", "GET_MODE_SIZE", "(", "SImode", ")", ")", ";", "mips_emit_move", "(", "mem", ",", "trampoline", "[", "j", "]", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_trampoline_init", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 6999, "Length": 306, "Cover_Rate": 0.45739910313901344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "perm1", "+=", "<NUM_LIT>", ";", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "}", "else", "if", "(", "(", "perm1", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "target", "!=", "NULL", ")", "{", "machine_mode", "vmode", ",", "dmode", ";", "rtvec", "v", ";", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "gcc_assert", "(", "GET_MODE_NUNITS", "(", "vmode", ")", "==", "<NUM_LIT>", ")", ";", "dmode", "=", "mode_for_vector", "(", "GET_MODE_INNER", "(", "vmode", ")", ",", "<NUM_LIT>", ")", ";", "x", "=", "gen_rtx_VEC_CONCAT", "(", "dmode", ",", "op0", ",", "op1", ")", ";", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "perm0", ")", ",", "GEN_INT", "(", "perm1", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "vmode", ",", "x", ",", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "v", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "rs60004", "Func": "rs6000_expand_vec_perm_const_1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7000, "Length": 132, "Cover_Rate": 0.5569620253164557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvttph2uqq512_mask_round", "(", "__B", ",", "_mm512_setzero_si512", "(", ")", ",", "__A", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_cvtt_roundph_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7001, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "InVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "DAG", ".", "getBitcast", "(", "ExtVT", ",", "In", ")", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "ExtVT", ")", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "InVT", ",", "In", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ",", "In", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "assert", "(", "(", "InVT", ".", "is256BitVector", "(", ")", "||", "InVT", ".", "is128BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "canExtendTo512DQ", "(", ")", ")", "{", "if", "(", "InVT", "==", "<STR_LIT>", ")", "{", "InVT", "=", "<STR_LIT>", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "In", ")", ";", "}", "SDValue", "Lo", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Hi", "=", "extract128BitVector", "(", "In", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "}", "MVT", "EltVT", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", "(", "<NUM_LIT>", "/", "NumElts", ")", ";", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElts", ")", ";"], "ground_truth": ["In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "In", ")", ";"], "File": "X86ISelLowering102", "Func": "LowerTruncateVecI1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7002, "Length": 316, "Cover_Rate": 0.5302013422818792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasFP", "=", "TFI", "->", "hasFP", "(", "MF", ")", ";", "uint64_t", "Offset", "=", "HasFP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Offset", "=", "Pred", "->", "layoutRegion", "(", "MF", ",", "Offset", ",", "<NUM_LIT>", ")", ";", "if", "(", "HasFP", "&&", "(", "Pred", "->", "getRegionSize", "(", ")", ">", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["Pred", "->", "setRegionSize", "(", "Pred", "->", "getRegionSize", "(", ")", "+", "<NUM_LIT>", ")", ";"], "File": "AArch64FrameLowering62", "Func": "layoutStackRegions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7003, "Length": 60, "Cover_Rate": 0.3015075376884422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "VirtualRegister", ";", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "VirtualRegister", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "Reg", ",", "VirtualRegister", ")", ";", "}", "else", "{"], "ground_truth": ["VirtualRegister", "=", "MRI", ".", "getLiveInVirtReg", "(", "Reg", ")", ";"], "File": "AMDGPUISelLowering100", "Func": "CreateLiveInRegister", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7004, "Length": 54, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "fenv_var", "=", "create_tmp_var", "(", "double_type_node", ")", ";", "mark_addressable", "(", "fenv_var", ")", ";", "tree", "fenv_addr", "=", "build1", "(", "ADDR_EXPR", ",", "double_ptr_type_node", ",", "fenv_var", ")", ";", "*", "hold", "=", "build_call_expr", "(", "atomic_hold_decl", ",", "<NUM_LIT>", ",", "fenv_addr", ")", ";", "*", "clear", "=", "build_call_expr", "(", "atomic_clear_decl", ",", "<NUM_LIT>", ")", ";", "*", "update", "=", "build_call_expr", "(", "atomic_update_decl", ",", "<NUM_LIT>", ",", "fold_convert", "(", "const_double_ptr", ",", "fenv_addr", ")", ")", ";", "return", ";", "}", "tree", "mffs", "=", "rs6000_builtin_decls", "[", "RS6000_BUILTIN_MFFS", "]", ";", "tree", "mtfsf", "=", "rs6000_builtin_decls", "[", "RS6000_BUILTIN_MTFSF", "]", ";", "tree", "call_mffs", "=", "build_call_expr", "(", "mffs", ",", "<NUM_LIT>", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "hold_exception_mask", "=", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ";", "tree", "fenv_var", "=", "create_tmp_var", "(", "double_type_node", ")", ";", "tree", "hold_mffs", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "fenv_var", ",", "call_mffs", ")", ";", "tree", "fenv_llu", "=", "build1", "(", "VIEW_CONVERT_EXPR", ",", "uint64_type_node", ",", "fenv_var", ")", ";", "tree", "fenv_llu_and", "=", "build2", "(", "BIT_AND_EXPR", ",", "uint64_type_node", ",", "fenv_llu", ",", "build_int_cst", "(", "uint64_type_node", ",", "hold_exception_mask", ")", ")", ";", "tree", "fenv_hold_mtfsf", "=", "build1", "(", "VIEW_CONVERT_EXPR", ",", "double_type_node", ",", "fenv_llu_and", ")", ";", "tree", "hold_mtfsf", "=", "build_call_expr", "(", "mtfsf", ",", "<NUM_LIT>", ",", "build_int_cst", "(", "unsigned_type_node", ",", "<NUM_LIT>", ")", ",", "fenv_hold_mtfsf", ")", ";", "*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "hold_mffs", ",", "hold_mtfsf", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "clear_exception_mask", "=", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ";", "tree", "fenv_clear", "=", "create_tmp_var", "(", "double_type_node", ")", ";", "tree", "clear_mffs", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "fenv_clear", ",", "call_mffs", ")", ";"], "ground_truth": ["tree", "fenv_clean_llu", "=", "build1", "(", "VIEW_CONVERT_EXPR", ",", "uint64_type_node", ",", "fenv_clear", ")", ";"], "File": "rs60004", "Func": "rs6000_atomic_assign_expand_fenv", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7005, "Length": 245, "Cover_Rate": 0.384012539184953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "SICInstrInfo", "Func": "anchor", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7006, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4si", "__temp", ";", "__v2di", "__tmp2", ";", "__v2df", "__result", ";", "__temp", "=", "(", "__v4si", ")", "vec_splats", "(", "__A", ")", ";"], "ground_truth": ["__tmp2", "=", "(", "__v2di", ")", "vec_unpackl", "(", "__temp", ")", ";"], "File": "emmintrin2", "Func": "_mm_cvtpi32_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7007, "Length": 29, "Cover_Rate": 0.4142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitFOR", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitFOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7008, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Subtarget", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SNESISelDAGToDAG", "Func": "SNESDAGToDAGISel", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7009, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "TII", "->", "AnalyzeBranch", "(", "*", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "replaceSuccessor", "(", "FBB", ",", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "FBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "getOppositeConditionOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "invertBccCondition", "(", "MIB", ")", ";", "MIB", ".", "addMBB", "(", "NextBB", ")", ";", "BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BlockInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "adjustBlockOffsets", "(", "*", "MBB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64BranchRelaxation10", "Func": "fixupConditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7010, "Length": 347, "Cover_Rate": 0.5569823434991974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printThumbS4ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "formatImm", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printThumbS4ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7011, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "res_set_t", "::", "const_iterator", "I", "=", "set", ".", "begin", "(", ")", ",", "E", "=", "set", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "(", "*", "I", "&", "<NUM_LIT>", ")", "==", "side", ")", "return", "*", "I", ";"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "TMS320C64XClusterAssignment", "Func": "select", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7012, "Length": 47, "Cover_Rate": 0.5529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "constant_generates_xxspltiw", "(", "vec_const_128bit_type", "*", "vsx_const", ")", "{", "if", "(", "!", "TARGET_SPLAT_WORD_CONSTANT", "||", "!", "TARGET_PREFIXED", "||", "!", "TARGET_VSX", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "vsx_const", "->", "all_words_same", ")", "return", "<NUM_LIT>", ";", "if", "(", "vsx_const", "->", "all_bytes_same", ")", "return", "<NUM_LIT>", ";", "if", "(", "vsx_const", "->", "all_half_words_same", ")", "{", "short", "sign_h_word", "=", "vsx_const", "->", "half_words", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["if", "(", "EASY_VECTOR_15", "(", "sign_h_word", ")", ")", "return", "<NUM_LIT>", ";"], "File": "rs60001", "Func": "constant_generates_xxspltiw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7013, "Length": 68, "Cover_Rate": 0.6938775510204082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmBackend10", "Func": "ELFPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7014, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFP32BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SystemZDisassembler12", "Func": "DecodeFP32BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7015, "Length": 32, "Cover_Rate": 0.9142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "forceFixedWidth", ")", "return", "false", ";"], "ground_truth": ["return", "ST", "->", "hasSVE", "(", ")", ";"], "File": "AArch64TargetTransformInfo31", "Func": "canVectorizeNonUnitStrides", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7016, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto_vec", "<", "rtx_insn", "*", ">", "control_flow_insns", ";", "df_set_flags", "(", "DF_DEFER_INSN_RESCAN", ")", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "TARGET_AVX512F", ")", "replace_constant_pool_with_broadcast", "(", "insn", ")", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "set", ")", "continue", ";", "if", "(", "get_attr_avx_partial_xmm_update", "(", "insn", ")", "!=", "AVX_PARTIAL_XMM_UPDATE_TRUE", ")", "continue", ";", "if", "(", "!", "v4sf_const0", ")", "v4sf_const0", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx", "zero", ";", "machine_mode", "dest_vecmode", ";", "if", "(", "dest_mode", "==", "E_SFmode", ")", "{", "dest_vecmode", "=", "V4SFmode", ";", "zero", "=", "v4sf_const0", ";", "}", "else", "{", "dest_vecmode", "=", "V2DFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V2DFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "}", "src", "=", "gen_rtx_VEC_DUPLICATE", "(", "dest_vecmode", ",", "src", ")", ";", "src", "=", "gen_rtx_VEC_MERGE", "(", "dest_vecmode", ",", "src", ",", "zero", ",", "GEN_INT", "(", "HOST_WIDE_INT_1U", ")", ")", ";", "rtx", "vec", "=", "gen_reg_rtx", "(", "dest_vecmode", ")", ";", "set", "=", "gen_rtx_SET", "(", "vec", ",", "src", ")", ";", "set_insn", "=", "emit_insn_before", "(", "set", ",", "insn", ")", ";", "df_insn_rescan", "(", "set_insn", ")", ";", "if", "(", "cfun", "->", "can_throw_non_call_exceptions", ")", "{", "rtx", "note", "=", "find_reg_note", "(", "insn", ",", "REG_EH_REGION", ",", "NULL_RTX", ")", ";", "if", "(", "note", ")", "{", "control_flow_insns", ".", "safe_push", "(", "set_insn", ")", ";", "add_reg_note", "(", "set_insn", ",", "REG_EH_REGION", ",", "XEXP", "(", "note", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "src", "=", "gen_rtx_SUBREG", "(", "dest_mode", ",", "vec", ",", "<NUM_LIT>", ")", ";", "set", "=", "gen_rtx_SET", "(", "dest", ",", "src", ")", ";", "PATTERN", "(", "insn", ")", "=", "set", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "recog_memoized", "(", "insn", ")", ";", "df_insn_rescan", "(", "insn", ")", ";", "bitmap_set_bit", "(", "convert_bbs", ",", "bb", "->", "index", ")", ";", "}", "}", "if", "(", "v4sf_const0", ")", "{", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "loop_optimizer_init", "(", "AVOID_CFG_MODIFICATIONS", ")", ";", "bb", "=", "nearest_common_dominator_for_set", "(", "CDI_DOMINATORS", ",", "convert_bbs", ")", ";", "while", "(", "bb", "->", "loop_father", "->", "latch", "!=", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", "bb", "=", "get_immediate_dominator", "(", "CDI_DOMINATORS", ",", "bb", "->", "loop_father", "->", "header", ")", ";", "set", "=", "gen_rtx_SET", "(", "v4sf_const0", ",", "CONST0_RTX", "(", "V4SFmode", ")", ")", ";", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "while", "(", "insn", "&&", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "insn", "==", "BB_END", "(", "bb", ")", ")", "{", "insn", "=", "NULL", ";", "break", ";", "}", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "}", "if", "(", "insn", "==", "BB_HEAD", "(", "bb", ")", ")", "set_insn", "=", "emit_insn_before", "(", "set", ",", "insn", ")", ";", "else", "set_insn", "=", "emit_insn_after", "(", "set", ",", "insn", "?", "PREV_INSN", "(", "insn", ")", ":", "BB_END", "(", "bb", ")", ")", ";", "df_insn_rescan", "(", "set_insn", ")", ";", "loop_optimizer_finalize", "(", ")", ";", "if", "(", "!", "control_flow_insns", ".", "is_empty", "(", ")", ")", "{", "free_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "unsigned", "int", "i", ";", "FOR_EACH_VEC_ELT", "(", "control_flow_insns", ",", "i", ",", "insn", ")", "if", "(", "control_flow_insn_p", "(", "insn", ")", ")", "{", "bb", "=", "BLOCK_FOR_INSN", "(", "insn", ")", ";"], "ground_truth": ["split_block", "(", "bb", ",", "insn", ")", ";"], "File": "i386-features1", "Func": "remove_partial_avx_dependency", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7017, "Length": 506, "Cover_Rate": 0.8532883642495784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_crypto_sha256h", "(", "__hash_abcd", ",", "__hash_efgh", ",", "__wk", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsha256hq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7018, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getBranchTarget", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "assert", "(", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isIndirectBranch", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "File": "PatmosInstrInfo", "Func": "getBranchTarget", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7019, "Length": 39, "Cover_Rate": 0.8863636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GISel", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "GISel", "->", "getMachineLegalizer", "(", ")", ";"], "File": "AArch64Subtarget4", "Func": "getMachineLegalizer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7020, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_tzcnt_u64", "(", "unsigned", "long", "long", "__X", ")", "{"], "ground_truth": ["return", "__builtin_ctzll", "(", "__X", ")", ";"], "File": "bmiintrin", "Func": "_tzcnt_u64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7021, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "postOffset", "(", "Align", "Alignment", "=", "Align", "::", "None", "(", ")", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";"], "ground_truth": ["const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment", ")", ";"], "File": "ARMBasicBlockInfo11", "Func": "postOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7022, "Length": 34, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "aarch64_ptrue_reg", "(", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", ")", ";", "rtx", "reg", "=", "force_reg", "(", "VNx16BImode", ",", "CONSTM1_RTX", "(", "VNx16BImode", ")", ")", ";", "return", "gen_lowpart", "(", "mode", ",", "reg", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_ptrue_reg", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7023, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vmlslu_lanev4hi", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ",", "(", "int16x4_t", ")", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlsl_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7024, "Length": 25, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "i", ")", ";", "if", "(", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "{", "if", "(", "LIS", "->", "isLiveInToMBB", "(", "LIS", "->", "getInterval", "(", "Reg", ")", ",", "&", "MBB", ")", ")", "{", "vregs", ".", "insert", "(", "Reg", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "TVMStackModel", "Func": "gatherBlockLiveIns", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7025, "Length": 72, "Cover_Rate": 0.7912087912087912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler", "Func": "DecodeTSTInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7026, "Length": 48, "Cover_Rate": 0.3057324840764331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "def_p", ")", "cpp_define", "(", "pfile", ",", "name", ")", ";"], "ground_truth": ["else", "cpp_undef", "(", "pfile", ",", "name", ")", ";"], "File": "arc-c", "Func": "def_or_undef_macro", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7027, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SparcInstrInfo31", "Func": "loadRegFromStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7028, "Length": 116, "Cover_Rate": 0.30526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Peephole", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "DCPU16Peephole", "Func": "DCPU16Peephole", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7029, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "TARGET_A24", ")", "return", "true", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "mode_name", "[", "mode", "]", ")", ";", "debug_rtx", "(", "op0", ")", ";", "debug_rtx", "(", "op1", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "op0", ")", "==", "SUBREG", ")", "op0", "=", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ";"], "File": "m32c2", "Func": "m32c_mov_ok", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7030, "Length": 55, "Cover_Rate": 0.40441176470588236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v2hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpadd16s", "(", "__v2hi", "__A", ",", "__v2hi", "__B", ")", "{", "return", "__builtin_vis_fpadd16s", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_fpadd16s", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7031, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CC_Save_SaveList", ";"], "ground_truth": ["}"], "File": "TL45RegisterInfo", "Func": "getCalleeSavedRegs", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7032, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshrn_n_s64", "(", "int64x2_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int32x2_t", ")", "__builtin_neon_vqshrns_nv2di", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqshrn_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7033, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "EVT", "DestVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "||", "DestVT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";"], "File": "MipsFastISel11", "Func": "selectFPTrunc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7034, "Length": 53, "Cover_Rate": 0.38405797101449274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "moveAllToNextBlock", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "==", "MBB", "->", "begin", "(", ")", "&&", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "continue", ";", "}", "if", "(", "std", "::", "next", "(", "I", ")", "==", "E", "||", "(", "I", "->", "getOpcode", "(", ")", ">", "<NUM_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "<", "<NUM_LIT>", ")", ")", "{", "if", "(", "!", "(", "I", "->", "isBranch", "(", ")", ")", "&&", "!", "(", "I", "->", "isCall", "(", ")", ")", "&&", "!", "(", "I", "->", "isReturn", "(", ")", ")", "&&", "!", "(", "I", "->", "isCompare", "(", ")", ")", "&&", "!", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "!", "(", "I", "->", "getOpcode", "(", ")", ">", "<NUM_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "<", "<NUM_LIT>", ")", ")", "interleavingQueue", ".", "push", "(", "I", ")", ";", "while", "(", "interleavingQueue", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "interleavedI", "=", "interleavingQueue", ".", "front", "(", ")", ";", "MachineInstr", "*", "slaveinst", "=", "MF", ".", "CloneMachineInstr", "(", "&", "*", "interleavedI", ")", ";", "slaveinst", "->", "setFlags", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "int", "opcount", "=", "<NUM_LIT>", ";", "opcount", "<", "interleavedI", "->", "getNumOperands", "(", ")", ";", "opcount", "++", ")", "{", "if", "(", "interleavedI", "->", "getOperand", "(", "opcount", ")", ".", "isReg", "(", ")", ")", "{", "slaveinst", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg", "(", "interleavedI", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";", "}", "else", "if", "(", "interleavedI", "->", "getOperand", "(", "opcount", ")", ".", "isImm", "(", ")", "&&", "(", "interleavedI", "->", "mayStore", "(", ")", "||", "interleavedI", "->", "mayLoad", "(", ")", ")", ")", "{", "slaveinst", "->", "getOperand", "(", "opcount", ")", ".", "setImm", "(", "interleavedI", "->", "getOperand", "(", "opcount", ")", ".", "getImm", "(", ")", "-", "MEMZDC_OFFSET", ")", ";", "}", "}", "MBB", "->", "insert", "(", "I", ",", "slaveinst", ")", ";", "interleavingQueue", ".", "pop", "(", ")", ";", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "while", "(", "interleavingQueue", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "interleavedI", "=", "interleavingQueue", ".", "front", "(", ")", ";", "MachineInstr", "*", "slaveinst", "=", "MF", ".", "CloneMachineInstr", "(", "&", "*", "interleavedI", ")", ";", "slaveinst", "->", "setFlags", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "int", "opcount", "=", "<NUM_LIT>", ";", "opcount", "<", "interleavedI", "->", "getNumOperands", "(", ")", ";", "opcount", "++", ")", "{", "if", "(", "interleavedI", "->", "getOperand", "(", "opcount", ")", ".", "isReg", "(", ")", ")", "{"], "ground_truth": ["slaveinst", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg", "(", "interleavedI", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";"], "File": "ZDC", "Func": "duplicateInstructionsmemZDCInt", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7035, "Length": 463, "Cover_Rate": 0.6511954992967651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CodeGenPrepare", "::", "isSupportedValue", "(", "Value", "*", "V", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "V", ")", ")", "{", "if", "(", "isa", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ")", "return", "true", ";", "return", "EqualTypeSize", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "V", ")", "||", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "BranchInst", ">", "(", "V", ")", "||", "isa", "<", "SwitchInst", ">", "(", "V", ")", "||", "isa", "<", "BasicBlock", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "(", "isa", "<", "Constant", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantExpr", ">", "(", "V", ")", ")", "||", "isa", "<", "Argument", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", "||", "isa", "<", "SelectInst", ">", "(", "V", ")", "||", "isa", "<", "ReturnInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "V", ")", ";", "if", "(", "isa", "<", "SExtInst", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "Cast", "=", "dyn_cast", "<", "CastInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Cast", ")", "||", "isSupportedType", "(", "Cast", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "return", "isSupportedType", "(", "Call", ")", "&&", "Call", "->", "hasRetAttr", "(", "Attribute", "::", "AttrKind", "::", "ZExt", ")", ";", "if", "(", "!", "isa", "<", "BinaryOperator", ">", "(", "V", ")", ")", "return", "false", ";", "if", "(", "!", "isSupportedType", "(", "V", ")", ")", "return", "false", ";", "if", "(", "generateSignBits", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMCodeGenPrepare4", "Func": "isSupportedValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7036, "Length": 307, "Cover_Rate": 0.9967532467532467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is<ISA_LIT>SrcOperand", "(", "const", "MCInstrDesc", "&", "Desc", ",", "unsigned", "OpNo", ")", "{", "unsigned", "OpType", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ";"], "ground_truth": ["return", "OpType", ">=", "<STR_LIT>", "&&", "OpType", "<=", "<STR_LIT>", ";"], "File": "AMDGPUBaseInfo53", "Func": "isSISrcOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7037, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "label1", ",", "label2", ",", "x", ",", "mask", ",", "shift", ";", "machine_mode", "mode", ",", "orig_mode", ";", "enum", "memmodel", "mod_s", ",", "mod_f", ";", "bool", "is_weak", ";", "boolval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "retval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "newval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "<NUM_LIT>", ")", ";", "mod_s", "=", "(", "enum", "memmodel", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mod_f", "=", "(", "enum", "memmodel", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "orig_mode", "=", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "mask", "=", "shift", "=", "NULL_RTX", ";", "if", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "{", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_SYNC_HI_QI", ")", "{", "mem", "=", "rs6000_adjust_atomic_subword", "(", "mem", ",", "&", "shift", ",", "&", "mask", ")", ";", "oldval", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "oldval", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "newval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "newval", ",", "<NUM_LIT>", ")", ";", "newval", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "newval", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "retval", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "mode", "=", "SImode", ";", "}", "else", "if", "(", "reg_overlap_mentioned_p", "(", "retval", ",", "oldval", ")", ")", "oldval", "=", "copy_to_reg", "(", "oldval", ")", ";", "mem", "=", "rs6000_pre_atomic_barrier", "(", "mem", ",", "mod_s", ")", ";", "label1", "=", "NULL_RTX", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label1", ",", "<NUM_LIT>", ")", ")", ";", "}", "label2", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_load_locked", "(", "mode", ",", "retval", ",", "mem", ")", ";", "x", "=", "retval", ";", "if", "(", "mask", ")", "{", "x", "=", "expand_simple_binop", "(", "SImode", ",", "AND", ",", "retval", ",", "mask", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "cond", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "if", "(", "mode", "!=", "TImode", ")", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "x", ",", "oldval", ")", ";", "else", "{", "rtx", "xor1_result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "xor2_result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "or_result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "new_word0", "=", "simplify_gen_subreg", "(", "DImode", ",", "x", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "new_word1", "=", "simplify_gen_subreg", "(", "DImode", ",", "x", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "old_word0", "=", "simplify_gen_subreg", "(", "DImode", ",", "oldval", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "old_word1", "=", "simplify_gen_subreg", "(", "DImode", ",", "oldval", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "xor1_result", ",", "new_word0", ",", "old_word0", ")", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "xor2_result", ",", "new_word1", ",", "old_word1", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_iordi3", "(", "or_result", ",", "xor1_result", ",", "xor2_result", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_expand_atomic_compare_and_swap", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7038, "Length": 473, "Cover_Rate": 0.6815561959654178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseBDAddr64", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseAddress", "(", "Operands", ",", "BDMem", ",", "<STR_LIT>", ",", "GR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser7", "Func": "parseBDAddr64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7039, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "=", "Function", "::", "Create", "(", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "C", ")", ",", "false", ")", ",", "Function", "::", "ExternalLinkage", ",", "Name", ",", "M", ")", ";", "assert", "(", "F", "&&", "<STR_LIT>", ")", ";", "F", "->", "setLinkage", "(", "GlobalValue", "::", "LinkOnceODRLinkage", ")", ";", "F", "->", "setUnnamedAddr", "(", "GlobalValue", "::", "UnnamedAddr", "::", "Global", ")", ";", "F", "->", "addFnAttr", "(", "Attribute", "::", "OptimizeNone", ")", ";", "F", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";", "F", "->", "addFnAttr", "(", "Attribute", "::", "MinSize", ")", ";"], "ground_truth": ["F", "->", "addFnAttr", "(", "Attribute", "::", "Naked", ")", ";"], "File": "AArch64LowerHomogeneousPrologEpilog", "Func": "createFrameHelperMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7040, "Length": 92, "Cover_Rate": 0.34980988593155893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Key", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["SSThreshold", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "MFE", ".", "Val", ")", "->", "getZExtValue", "(", ")", ";"], "File": "RISCVTargetObjectFile", "Func": "getModuleMetadata", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7041, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "RetCCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RetCCInfo", ".", "AllocateStack", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "<NUM_LIT>", ")", ";", "RetCCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "unsigned", "NumBytes", "=", "RetCCInfo", ".", "getNextStackOffset", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "dl", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";"], "ground_truth": ["case", "CCValAssign", "::", "AExt", ":"], "File": "XCoreISelLowering16", "Func": "LowerCCCCallTo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7042, "Length": 247, "Cover_Rate": 0.3053152039555006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Immediate", ")", ";"], "File": "OR1KAsmParser1", "Func": "createImm", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7043, "Length": 32, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fp_high_losum_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "long", "i", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "i", ")", ";", "return", "!", "SPARC_SIMM13_P", "(", "i", ")", "&&", "!", "SPARC_SETHI_P", "(", "i", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "fp_high_losum_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7044, "Length": 45, "Cover_Rate": 0.9183673469387755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "RevShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";"], "ground_truth": ["SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerShiftLeftParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7045, "Length": 119, "Cover_Rate": 0.33147632311977715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "InVec", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "SVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SVT", ",", "InVec", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ")", ")", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "SVT", ")", ";", "for", "(", "unsigned", "i", "=", "NumElts", ",", "e", "=", "NumElts", "*", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "Undef", ")", ";", "EVT", "NewVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumElts", "*", "<NUM_LIT>", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Elts", ")", ";", "SDValue", "ToV2F64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BV", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ToV2F64", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "Subtarget", "->", "hasMMX", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "(", "DstVT", "==", "<STR_LIT>", "||", "(", "DstVT", ".", "isVector", "(", ")", "&&", "DstVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerBITCAST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7046, "Length": 259, "Cover_Rate": 0.6410891089108911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmPrinter", "Func": "emitStartOfAsmFile", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7047, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>_64MachoTargetObjectFile", ">", "(", ")", ";", "return", "llvm", "::", "make_unique", "<", "TargetLoweringObjectFileMachO", ">", "(", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatRepo", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileRepo", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSFreeBSD", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>FreeBSDTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSLinux", "(", ")", "||", "TT", ".", "isOSNaCl", "(", ")", "||", "TT", ".", "isOSIAMCU", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>LinuxNaClTargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "isOSSolaris", "(", ")", ")", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>SolarisTargetObjectFile", ">", "(", ")", ";"], "File": "X86TargetMachine70", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7048, "Length": 124, "Cover_Rate": 0.6231155778894473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "unsigned", "opc", ";", "bool", "isValidFrameIdx", "=", "(", "FrameIdx", "<", "<ISA_LIT>FrameInfo", "::", "maxFrameOffset", "(", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["opc", "=", "(", "isValidFrameIdx", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SPUInstrInfo3", "Func": "storeRegToStackSlot", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7049, "Length": 196, "Cover_Rate": 0.620253164556962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u64_f32", "(", "float32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_u64_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7050, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "<STR_LIT>", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "VARegSize", ",", "VARegSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "VARegSize", ",", "VARegSaveSize", ")", ";", "VarArgStyleRegisters", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "<NUM_LIT>", ")", ";", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", "-", "VARegSize", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "Bytes", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";"], "ground_truth": ["SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";"], "File": "ARMISelLowering114", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7051, "Length": 304, "Cover_Rate": 0.3067608476286579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "Info", ".", "SwiftErrorVReg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Info", ".", "IsVarArg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "any_of", "(", "CallerF", ".", "args", "(", ")", ",", "[", "]", "(", "const", "Argument", "&", "A", ")", "{"], "ground_truth": ["return", "A", ".", "hasByValAttr", "(", ")", "||", "A", ".", "hasInRegAttr", "(", ")", ";"], "File": "AArch64CallLowering25", "Func": "isEligibleForTailCallOptimization", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7052, "Length": 130, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type", "=", "TYPE_MOFFS16", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS32", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS64", ";", "break", ";", "}", "}", "else", "if", "(", "type", "==", "TYPE_IMM8", "||", "type", "==", "TYPE_IMM16", "||", "type", "==", "TYPE_IMM32", "||", "type", "==", "TYPE_IMM64", ")", "{", "uint32_t", "Opcode", "=", "mcInst", ".", "getOpcode", "(", ")", ";", "switch", "(", "operand", ".", "encoding", ")", "{", "default", ":", "break", ";", "case", "ENCODING_IB", ":", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "type", "=", "TYPE_MOFFS8", ";", "break", ";", "case", "ENCODING_IW", ":", "type", "=", "TYPE_MOFFS16", ";", "break", ";", "case", "ENCODING_ID", ":"], "ground_truth": ["type", "=", "TYPE_MOFFS32", ";"], "File": "X86Disassembler6", "Func": "translateImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7053, "Length": 161, "Cover_Rate": 0.3003731343283582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addImmOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7054, "Length": 21, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RS6000_OUTPUT_BASENAME", "(", "stream", ",", "name", ")", ";"], "ground_truth": ["putc", "(", "'\\n'", ",", "stream", ")", ";"], "File": "powerpcspe", "Func": "rs6000_xcoff_asm_globalize_label", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7055, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>_64GOT", "&", "<ISA_LIT>_64GNULDBackend", "::", "getGOT", "(", ")", "const", "{", "assert", "(", "m_pGOT", "!=", "NULL", ")", ";"], "ground_truth": ["return", "*", "m_pGOT", ";"], "File": "X86LDBackend", "Func": "getGOT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7056, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", "==", "CC_REGNUM", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_CC", ")", "return", "false", ";", "if", "(", "IS_VPR_REGNUM", "(", "regno", ")", ")", "return", "mode", "==", "HImode", "||", "mode", "==", "V16BImode", "||", "mode", "==", "V8BImode", "||", "mode", "==", "V4BImode", ";", "if", "(", "TARGET_THUMB1", ")", "return", "(", "ARM_NUM_REGS", "(", "mode", ")", "<", "<NUM_LIT>", ")", "||", "(", "regno", "<", "LAST_LO_REGNUM", ")", ";", "if", "(", "TARGET_VFP_BASE", "&&", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "return", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ";", "if", "(", "mode", "==", "HFmode", "||", "mode", "==", "BFmode", "||", "mode", "==", "HImode", "||", "mode", "==", "SFmode", "||", "mode", "==", "SImode", ")", "return", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "TARGET_NEON", ")", "return", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ")", "||", "(", "VALID_NEON_QREG_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "||", "(", "mode", "==", "TImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "EImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "CImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_HAVE_MVE", ")", "return", "(", "(", "VALID_MVE_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "||", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "arm", "Func": "arm_hard_regno_mode_ok", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7057, "Length": 256, "Cover_Rate": 0.6320987654320988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMISelLowering170", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7058, "Length": 450, "Cover_Rate": 0.40106951871657753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMOa", "=", "*", "MIa", ".", "memoperands_begin", "(", ")", ";", "MachineMemOperand", "*", "MMOb", "=", "*", "MIb", ".", "memoperands_begin", "(", ")", ";", "const", "Value", "*", "VALa", "=", "MMOa", "->", "getValue", "(", ")", ";", "const", "Value", "*", "VALb", "=", "MMOb", "->", "getValue", "(", ")", ";", "bool", "SameVal", "=", "(", "VALa", "&&", "VALb", "&&", "(", "VALa", "==", "VALb", ")", ")", ";", "if", "(", "!", "SameVal", ")", "{", "const", "PseudoSourceValue", "*", "PSVa", "=", "MMOa", "->", "getPseudoValue", "(", ")", ";", "const", "PseudoSourceValue", "*", "PSVb", "=", "MMOb", "->", "getPseudoValue", "(", ")", ";", "if", "(", "PSVa", "&&", "PSVb", "&&", "(", "PSVa", "==", "PSVb", ")", ")", "SameVal", "=", "true", ";", "}", "if", "(", "SameVal", ")", "{", "int", "OffsetA", "=", "MMOa", "->", "getOffset", "(", ")", ",", "OffsetB", "=", "MMOb", "->", "getOffset", "(", ")", ";"], "ground_truth": ["int", "WidthA", "=", "MMOa", "->", "getSize", "(", ")", ",", "WidthB", "=", "MMOb", "->", "getSize", "(", ")", ";"], "File": "SystemZInstrInfo (2)2", "Func": "areMemAccessesTriviallyDisjoint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7059, "Length": 143, "Cover_Rate": 0.6163793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":"], "ground_truth": ["case", "ThunderXT83", ":"], "File": "AArch64Subtarget16", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7060, "Length": 113, "Cover_Rate": 0.5159817351598174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "diff", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "switch", "(", "diff", ")", "{", "case", "<NUM_LIT>", ":", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_neon_vrev64v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vrev64v8qi", ";", "break", ";", "default", ":", "return", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_neon_vrev32v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vrev32v8qi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_neon_vrev64v8hi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_neon_vrev64v4hi", ";", "break", ";", "case", "V8HFmode", ":", "gen", "=", "gen_neon_vrev64v8hf", ";", "break", ";", "case", "V4HFmode", ":", "gen", "=", "gen_neon_vrev64v4hf", ";", "break", ";", "default", ":", "return", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_neon_vrev16v16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vrev16v8qi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_neon_vrev32v8hi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_neon_vrev32v4hi", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_neon_vrev64v4si", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_neon_vrev64v2si", ";", "break", ";"], "ground_truth": ["case", "V4SFmode", ":", "gen", "=", "gen_neon_vrev64v4sf", ";", "break", ";"], "File": "arm6", "Func": "arm_evpc_neon_vrev", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7061, "Length": 195, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterELFStreamer", "(", "*", "T", ",", "create<ISA_LIT>ELFStreamer", ")", ";", "TargetRegistry", "::", "RegisterXCOFFStreamer", "(", "*", "T", ",", "create<ISA_LIT>XCOFFStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createAsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc26", "Func": "LLVMInitializePowerPCTargetMC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7062, "Length": 51, "Cover_Rate": 0.3493150684931507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInlineJT", "(", "MI", ",", "opNum", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter35", "Func": "printInlineJT32", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7063, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lceilhfdi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvtph_s64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7064, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_tbegin_nofloat", "(", "tdb", ")", ";"], "ground_truth": ["}"], "File": "htmxlintrin", "Func": "__TM_begin", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7065, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrIdx", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ")", "{", "return", "<ISA_LIT>Lowering", ".", "SelectAddressRegReg", "(", "N", ",", "Base", ",", "Index", ",", "*", "CurDAG", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)", "Func": "SelectAddrIdx", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7066, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int8x8x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_lanev8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld3_lane_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7067, "Length": 36, "Cover_Rate": 0.5373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N10", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "N00Type", "=", "N00", ".", "getValueType", "(", ")", ";", "EVT", "N10Type", "=", "N10", ".", "getValueType", "(", ")", ";", "if", "(", "N00Type", "!=", "N10Type", "||", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "FPOpcode", "=", "convertIntLogicToFPLogicOpcode", "(", "N", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["SDValue", "FPLogic", "=", "DAG", ".", "getNode", "(", "FPOpcode", ",", "DL", ",", "N00Type", ",", "N00", ",", "N10", ")", ";"], "File": "X86ISelLowering101", "Func": "convertIntLogicToFPLogic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7068, "Length": 96, "Cover_Rate": 0.4752475247524752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "hasV5TOps", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMCallLowering (2)", "Func": "getCallOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7069, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCEIL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFTRUNC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFNEARBYINT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFFLOOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "Lower<ISA_LIT>NT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_FP16", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerFP_TO_<ISA_LIT>NT", "(", "Op", ",", "DAG", ")", ";"], "File": "AMDGPUISelLowering99", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7070, "Length": 143, "Cover_Rate": 0.45980707395498394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_neon_vqaddsv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqaddq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7071, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "CalculateStackSlotSize", "(", "EVT", "ArgVT", ",", "<STR_LIT>", "Flags", ",", "unsigned", "PtrByteSize", ")", "{", "unsigned", "ArgSize", "=", "ArgVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "ArgSize", "=", "Flags", ".", "getByValSize", "(", ")", ";", "ArgSize", "=", "(", "(", "ArgSize", "+", "PtrByteSize", "-", "<NUM_LIT>", ")", "/", "PtrByteSize", ")", "*", "PtrByteSize", ";"], "ground_truth": ["return", "ArgSize", ";"], "File": "PPCISelLowering (2)1", "Func": "CalculateStackSlotSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7072, "Length": 60, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Model", "==", "TLSModel", "::", "LocalExec", ")", "{", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "HiVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "LoVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "InitialExec", ")", "{", "TPOff", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TPOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "<ISA_LIT>FunctionInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MFI", "->", "incNumLocalDynamicTLSAccesses", "(", ")", ";", "SDValue", "HiDesc", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "LoDesc", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "DescAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "HiDesc", ")", ";", "DescAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DescAddr", ",", "LoDesc", ")", ";", "SDValue", "SymAddr", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "TPOff", "=", "LowerELFTLSDescCall", "(", "SymAddr", ",", "DescAddr", ",", "DL", ",", "DAG", ")", ";", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "DTPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "HiVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "DTPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DTPOff", ",", "LoVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "TPOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "DTPOff", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "GeneralDynamic", ")", "{", "SDValue", "HiDesc", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "LoDesc", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "DescAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "HiDesc", ")", ";"], "ground_truth": ["DescAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DescAddr", ",", "LoDesc", ")", ";"], "File": "AArch64ISelLowering117", "Func": "LowerELFGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7073, "Length": 488, "Cover_Rate": 0.6603518267929634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "return", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", "*", "RegInfo", "->", "getSlotSize", "(", ")", ",", "SDLoc", "(", "Op", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "LowerFRAME_TO_ARGS_OFFSET", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7074, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fractional", ")", "{", "Lmul", "=", "<NUM_LIT>", "-", "Lmul", ";", "Lmul", "=", "<NUM_LIT>", "<<", "Lmul", ";", "O", "<<", "<STR_LIT>", "<<", "Lmul", ";", "}", "else", "{", "Lmul", "=", "<NUM_LIT>", "<<", "Lmul", ";", "O", "<<", "<STR_LIT>", "<<", "Lmul", ";", "}", "bool", "TailAgnostic", "=", "Imm", "&", "<NUM_LIT>", ";", "bool", "MaskedoffAgnostic", "=", "Imm", "&", "<NUM_LIT>", ";", "if", "(", "TailAgnostic", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "if", "(", "MaskedoffAgnostic", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["else", "O", "<<", "<STR_LIT>", ";"], "File": "RISCVInstPrinter23", "Func": "printVTypeI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7075, "Length": 79, "Cover_Rate": 0.4876543209876543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_s8", "(", "int8_t", "*", "a", ",", "int8x8_t", "b", ")", "{", "__builtin_aarch64_st1v8qi", "(", "(", "__builtin_aarch64_simd_qi", "*", ")", "a", ",", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vst1_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7076, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "inner_mode", ")", "==", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "inner_mode", ")", "==", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "gen_lowpart", "(", "SImode", ",", "target", ")", ",", "gen_lowpart", "(", "SImode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "else", "if", "(", "GET_MODE_SIZE", "(", "inner_mode", ")", "==", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "gen_lowpart", "(", "DImode", ",", "target", ")", ",", "gen_lowpart", "(", "DImode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "}", "else", "if", "(", "GET_MODE_SIZE", "(", "inner_mode", ")", "==", "GET_MODE_SIZE", "(", "word_mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "word_mode", ")", ")", "{", "emit_move_insn", "(", "gen_highpart", "(", "word_mode", ",", "target", ")", ",", "gen_lowpart", "(", "word_mode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "gen_lowpart", "(", "word_mode", ",", "target", ")", ",", "gen_lowpart", "(", "word_mode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "all_same", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{"], "File": "sparc4", "Func": "sparc_expand_vector_init", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7077, "Length": 178, "Cover_Rate": 0.39035087719298245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MIb", "&&", "(", "MIb", "->", "mayLoad", "(", ")", "||", "MIb", "->", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "Opc0", ")", ")", "{", "if", "(", "isDS", "(", "Opc1", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "Opc1", ")", ";", "}", "if", "(", "isMUBUF", "(", "Opc0", ")", "||", "isMTBUF", "(", "Opc0", ")", ")", "{", "if", "(", "isMUBUF", "(", "Opc1", ")", "||", "isMTBUF", "(", "Opc1", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "ground_truth": ["return", "!", "isFLAT", "(", "Opc1", ")", "&&", "!", "isSMRD", "(", "Opc1", ")", ";"], "File": "SIInstrInfo", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7078, "Length": 132, "Cover_Rate": 0.4981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", "=", "LowerOperand", "(", "MO", ")", ";", "if", "(", "MCOp", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "ground_truth": ["}"], "File": "Cpu0MCInstLower", "Func": "Lower", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7079, "Length": 59, "Cover_Rate": 0.6020408163265306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "VLDDup", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "VLDDup", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "PerformVDUPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7080, "Length": 77, "Cover_Rate": 0.375609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "OrderedRegisterList", "::", "remove", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "llvm", "::", "lower_bound", "(", "Seq", ",", "VR", ",", "Ord", ")", ";", "if", "(", "L", "!=", "Seq", ".", "end", "(", ")", ")", "Seq", ".", "erase", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenInsert10", "Func": "remove", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7081, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNRPTracker", "::", "printLiveRegs", "(", "raw_ostream", "&", "OS", ",", "const", "LiveRegSet", "&", "LiveRegs", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";"], "ground_truth": ["auto", "It", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";"], "File": "GCNRegPressure15", "Func": "printLiveRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7082, "Length": 74, "Cover_Rate": 0.6271186440677966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset2", "=", "SecondLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "SecondOpc", ")", "&&", "!", "scaleOffset", "(", "SecondOpc", ",", "Offset2", ")", ")", "return", "false", ";", "if", "(", "Offset1", ">", "<NUM_LIT>", "||", "Offset1", "<", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "BaseOp1", ".", "isFI", "(", ")", ")", "{", "assert", "(", "(", "!", "BaseOp1", ".", "isIdenticalTo", "(", "BaseOp2", ")", "||", "Offset1", "<=", "Offset2", ")", "&&", "<STR_LIT>", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "FirstLdSt", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "return", "shouldClusterFI", "(", "MFI", ",", "BaseOp1", ".", "getIndex", "(", ")", ",", "Offset1", ",", "FirstOpc", ",", "BaseOp2", ".", "getIndex", "(", ")", ",", "Offset2", ",", "SecondOpc", ")", ";", "}"], "ground_truth": ["assert", "(", "Offset1", "<=", "Offset2", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo22", "Func": "shouldClusterMemOps", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7083, "Length": 129, "Cover_Rate": 0.3265822784810127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "if", "(", "ExtraCode", "[", "<NUM_LIT>", "]", "!=", "<NUM_LIT>", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNum", ",", "AsmVariant", ",", "ExtraCode", ",", "O", ")", ";", "case", "'X'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<<", "Twine", "::", "utohexstr", "(", "MO", ".", "getImm", "(", ")", ")", ";", "return", "false", ";", "case", "'x'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "<STR_LIT>", "<<", "Twine", "::", "utohexstr", "(", "MO", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "false", ";", "case", "'d'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "'m'", ":", "if", "(", "(", "MO", ".", "getType", "(", ")", ")", "!=", "MachineOperand", "::", "MO_Immediate", ")", "return", "true", ";", "O", "<<", "MO", ".", "getImm", "(", ")", "-", "<NUM_LIT>", ";", "return", "false", ";", "case", "'z'", ":", "{", "if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_Immediate", "&&", "MO", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", "false", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter1", "Func": "PrintAsmOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7084, "Length": 264, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "ARMISelLowering36", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7085, "Length": 265, "Cover_Rate": 0.32160194174757284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_movaps128_mask", "(", "(", "__v4sf", ")", "_mm_conj_pch", "(", "__A", ")", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_conj_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7086, "Length": 28, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMLoadStoreOptimizer (2)", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7087, "Length": 30, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_pi32", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "__vector", "signed", "int", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m1", ")", ";", "__b", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m2", ")", ";", "__c", "=", "vec_sub", "(", "__a", ",", "__b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c", ")", "[", "<NUM_LIT>", "]", ";", "__m64_union", "__mu1", ",", "__mu2", ",", "__res", ";", "__mu1", ".", "as_m64", "=", "__m1", ";", "__mu2", ".", "as_m64", "=", "__m2", ";"], "ground_truth": ["__res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_int", "[", "<NUM_LIT>", "]", "-", "__mu2", ".", "as_int", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin2", "Func": "_mm_sub_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7088, "Length": 120, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";"], "File": "arm3", "Func": "arm_tls_symbol_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7089, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sub_epi64", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psubq128", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_sub_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7090, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "hasMOPS", "(", ")", ")", "return", "EmitMOPS", "(", "<STR_LIT>", ",", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "Src", ",", "Size", ",", "Alignment", ",", "isVolatile", ",", "DstPtrInfo", ",", "SrcPtrInfo", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64SelectionDAGInfo25", "Func": "EmitTargetCodeForMemcpy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7091, "Length": 39, "Cover_Rate": 0.3786407766990291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "BBNum", "+", "<NUM_LIT>", ",", "e", "=", "MF", "->", "getNumBlockIDs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "LogAlign", "=", "MF", "->", "getBlockNumbered", "(", "i", ")", "->", "getAlignment", "(", ")", ";", "unsigned", "Offset", "=", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "postOffset", "(", "LogAlign", ")", ";", "unsigned", "KnownBits", "=", "BBInfo", "[", "i", "-", "<NUM_LIT>", "]", ".", "postKnownBits", "(", "LogAlign", ")", ";"], "ground_truth": ["if", "(", "i", ">", "BBNum", "+", "<NUM_LIT>", "&&", "BBInfo", "[", "i", "]", ".", "Offset", "==", "Offset", "&&", "BBInfo", "[", "i", "]", ".", "KnownBits", "==", "KnownBits", ")", "break", ";"], "File": "AArch64BranchFixupPass1", "Func": "adjustBBOffsetsAfter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7092, "Length": 97, "Cover_Rate": 0.7132352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isImm0_508s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7093, "Length": 32, "Cover_Rate": 0.47761194029850745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_compresssf128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_compress_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7094, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "XtensaTargetMachine", "Func": "createPassConfig", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7095, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_prolq128_mask", "(", "(", "__v2di", ")", "__A", ",", "__B", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_rol_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7096, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "LanaiInstrInfo (2)", "Func": "LanaiInstrInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7097, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "uid2", "=", "INSN_UID", "(", "def_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid2", "]", ".", "is_load", "&&", "insn_entry", "[", "uid2", "]", ".", "is_swap", ")", ";", "rtx", "body", "=", "PATTERN", "(", "def_insn", ")", ";", "gcc_assert", "(", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "&&", "(", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", "||", "pattern_is_rotate64", "(", "body", ")", ")", "&&", "MEM_P", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "rtx", "src_exp", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "src_exp", ")", ";", "rtx", "lvx", "=", "rs6000_gen_lvx", "(", "mode", ",", "SET_DEST", "(", "body", ")", ",", "src_exp", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_before", "(", "lvx", ",", "def_insn", ")", ";", "rtx", "new_body", "=", "PATTERN", "(", "new_insn", ")", ";", "gcc_assert", "(", "(", "GET_CODE", "(", "new_body", ")", "==", "SET", ")", "&&", "MEM_P", "(", "SET_SRC", "(", "new_body", ")", ")", ")", ";", "set_block_for_insn", "(", "new_insn", ",", "BLOCK_FOR_INSN", "(", "def_insn", ")", ")", ";", "df_insn_rescan", "(", "new_insn", ")", ";", "df_insn_delete", "(", "def_insn", ")", ";", "remove_insn", "(", "def_insn", ")", ";", "def_insn", "->", "set_deleted", "(", ")", ";"], "ground_truth": ["mark_swaps_for_removal", "(", "insn_entry", ",", "uid", ")", ";"], "File": "rs6000-p8swap", "Func": "replace_swapped_aligned_load", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7098, "Length": 189, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "return", "false", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MF", ".", "exposesReturnsTwice", "(", ")", "||", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "hasFastCall", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering16", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7099, "Length": 93, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_QImode", ":", "return", "TARGET_64BIT", "||", "!", "TARGET_PARTIAL_REG_STALL", ";", "case", "E_DImode", ":", "return", "TARGET_64BIT", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_tieable_integer_mode_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7100, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is64Bit", "=", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ";", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", "{", "if", "(", "is64Bit", ")", "MAI", "=", "new", "<ISA_LIT>_64MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "else", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Win32", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoMicrosoft", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "MinGW32", "||", "TheTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "Cygwin", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoGNUCOFF", "(", "TheTriple", ")", ";", "}", "else", "{", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "int", "stackGrowth", "=", "is64Bit", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";"], "ground_truth": ["MachineLocation", "Dst", "(", "MachineLocation", "::", "VirtualFP", ")", ";"], "File": "X86MCTargetDesc38", "Func": "createX86MCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7101, "Length": 144, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isMovDualGroup", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "*", "pSrcG", ",", "unsigned", "*", "pDstG", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "Sw", "=", "Op", ".", "getImm", "(", ")", ";"], "File": "TPCInstrInfo", "Func": "isMovDualGroup", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7102, "Length": 60, "Cover_Rate": 0.5309734513274337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST", ":", "if", "(", "CONST_GP_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mips_symbolic_constant_p", "(", "x", ",", "SYMBOL_CONTEXT_LEA", ",", "&", "symbol_type", ")", ")", "return", "mips_symbol_insns", "(", "symbol_type", ",", "MAX_MACHINE_MODE", ")", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "{", "int", "n", "=", "mips_const_insns", "(", "x", ")", ";", "if", "(", "n", "!=", "<NUM_LIT>", ")", "{", "if", "(", "SMALL_INT", "(", "offset", ")", ")", "return", "n", "+", "<NUM_LIT>", ";", "else", "if", "(", "!", "targetm", ".", "cannot_force_const_mem", "(", "GET_MODE", "(", "x", ")", ",", "x", ")", ")", "return", "n", "+", "<NUM_LIT>", "+", "mips_build_integer", "(", "codes", ",", "INTVAL", "(", "offset", ")", ")", ";", "}", "}", "return", "<NUM_LIT>", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "mips_symbol_insns", "(", "mips_classify_symbol", "(", "x", ",", "SYMBOL_CONTEXT_LEA", ")", ",", "MAX_MACHINE_MODE", ")", ";"], "ground_truth": ["default", ":"], "File": "mips", "Func": "mips_const_insns", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7103, "Length": 135, "Cover_Rate": 0.4078549848942598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "aarch64_bit_representation", "(", "rtx", "x", ")", "{", "if", "(", "CONST_DOUBLE_P", "(", "x", ")", ")", "x", "=", "gen_lowpart", "(", "int_mode_for_mode", "(", "GET_MODE", "(", "x", ")", ")", ".", "require", "(", ")", ",", "x", ")", ";"], "ground_truth": ["return", "x", ";"], "File": "aarch64", "Func": "aarch64_bit_representation", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7104, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>MCExpr", "::", "Create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ",", "E", ",", "false", ",", "Ctx", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HI", ":", "return", "<ISA_LIT>MCExpr", "::", "Create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ",", "E", ",", "false", ",", "Ctx", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HA", ":", "return", "<ISA_LIT>MCExpr", "::", "Create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HA", ",", "E", ",", "false", ",", "Ctx", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "return", "<ISA_LIT>MCExpr", "::", "Create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHER", ",", "E", ",", "false", ",", "Ctx", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHERA", ":", "return", "<ISA_LIT>MCExpr", "::", "Create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HIGHERA", ",", "E", ",", "false", ",", "Ctx", ")", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":"], "File": "PPCAsmParser (2)", "Func": "applyModifierToExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7105, "Length": 105, "Cover_Rate": 0.580110497237569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<STR_LIT>", "changeTestCCTo<ISA_LIT>CC", "(", "<STR_LIT>", "CC", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering102", "Func": "changeTestCCToAArch64CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7106, "Length": 58, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "newBB", "->", "addSuccessor", "(", "MBB", ",", "BranchProbability", "::", "getOne", "(", ")", ")", ";", "MF", "->", "insert", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ",", "newBB", ")", ";", "return", "newBB", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter1", "Func": "splitBlockAtStart", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7107, "Length": 31, "Cover_Rate": 0.33695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MCOp", "=", "Inst", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MCOp", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "Inst", ",", "MCOp", ",", "Fixups", ",", "SubtargetInfo", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MCOp", ".", "getExpr", "(", ")", ",", "Kind", ")", ")", ";"], "File": "MMIXMCCodeEmitter", "Func": "getLabelOpValue", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7108, "Length": 52, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Func", "->", "push_back", "(", "NewMBB", ")", ";", "for", "(", "const", "MachineInstr", "&", "It", ":", "*", "MBB", ")", "NewMBB", "->", "push_back", "(", "Func", "->", "CloneMachineInstr", "(", "&", "It", ")", ")", ";", "return", "NewMBB", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "clone", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7109, "Length": 34, "Cover_Rate": 0.5230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasNopl", "=", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86AsmBackend (2)", "Func": "X86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7110, "Length": 71, "Cover_Rate": 0.6574074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "i", "==", "<NUM_LIT>", ")", ";", "*", "factor", "=", "<NUM_LIT>", ";", "*", "offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "AARCH64_DWARF_VG", ";"], "File": "aarch64", "Func": "aarch64_dwarf_poly_indeterminate_value", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7111, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Value", "*", "Obj", ":", "Objs", ")", "{", "auto", "*", "A", "=", "dyn_cast", "<", "const", "Argument", ">", "(", "Obj", ")", ";", "if", "(", "!", "A", "||", "!", "A", "->", "onlyReadsMemory", "(", ")", "||", "!", "A", "->", "hasNoAliasAttr", "(", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXISelDAGToDAG38", "Func": "canLowerToLDG", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7112, "Length": 49, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", "::", "max", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "(", "Subtarget", ".", "isABI_O32", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "<ISA_LIT>TargetLowering", "::", "getNumRegisters", "(", "Context", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering116", "Func": "getNumRegistersForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7113, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getMaxInterleaveFactor", "(", "unsigned", "VF", ")", "{", "return", "useHVX", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo", "Func": "getMaxInterleaveFactor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7114, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmull_lanev2si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqdmull_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7115, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegInfo", ".", "lookup", "(", "Reg", ")", ".", "Encoded", ";"], "ground_truth": ["}"], "File": "PTXMachineFunctionInfo2", "Func": "getEncodedRegister", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7116, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "return", "(", "DisableFramePointerElim", "(", "MF", ")", "||", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MMI", ".", "callsUnwindInit", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86FrameInfo", "Func": "hasFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7117, "Length": 80, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "findCommutedOpIndices", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "unsigned", "op1", ",", "op2", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "op1", "=", "<NUM_LIT>", ";", "op2", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "op1", "=", "<NUM_LIT>", ";", "op2", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "findCommutedOpIndices", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7118, "Length": 96, "Cover_Rate": 0.5748502994011976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumGradients", "=", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "<NUM_LIT>", ";", "int", "NumCoords", "=", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "<NUM_LIT>", ";", "int", "NumLCM", "=", "BaseOpcode", "->", "LodOrClampOrMip", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "NumVAddr", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "NumGradients", "+", "NumCoords", "+", "NumLCM", ";"], "ground_truth": ["return", "{", "NumVAddr", ",", "NumGradients", "}", ";"], "File": "AMDGPULegalizerInfo40", "Func": "getImageNumVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7119, "Length": 57, "Cover_Rate": 0.57, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "NyuziAsmPrinter", "Func": "LLVMInitializeNyuziAsmPrinter", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7120, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getGlobalLinkName", "(", "GV", ",", "Name", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "HiddenGVStubs", ".", "insert", "(", "Name", ")", ";", "else", "GVStubs", ".", "insert", "(", "Name", ")", ";", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["O", "<<", "Name", ";"], "File": "PPCAsmPrinter30", "Func": "EmitExternalGlobal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7121, "Length": 57, "Cover_Rate": 0.7702702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstantFP", "(", "APF", ".", "convertToDouble", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ")", ";", "return", ";", "}", "SelectCode", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG45", "Func": "SelectConstantFP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7122, "Length": 54, "Cover_Rate": 0.35064935064935066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "Res", "=", "MatchOperand_NoMatch", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "LParen", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isParenExpr", "=", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Dollar", ")", "{", "if", "(", "parseMemOffset", "(", "IdVal", ",", "isParenExpr", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "<ISA_LIT>Operand", "&", "Mnemonic", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "Base", "=", "<STR_LIT>", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "E", ",", "*", "this", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "std", "::", "move", "(", "Base", ")", ",", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "Res", "=", "parseAnyRegister", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "parseMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7123, "Length": 340, "Cover_Rate": 0.5782312925170068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "MandarinInstrInfo", "Func": "storeRegToStackSlot", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7124, "Length": 124, "Cover_Rate": 0.7167630057803468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Num", ";", "if", "(", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Num", ")", ")", "return", ";", "emit<ISA_LIT>Nops", "(", "*", "OutStreamer", ",", "Num", ",", "Subtarget", ")", ";", "return", ";", "}", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "emitBytes", "(", "<STR_LIT>", ")", ";", "emit<ISA_LIT>Nops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", ")", ";", "recordSled", "(", "CurSled", ",", "MI", ",", "SledKind", "::", "FUNCTION_ENTER", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86MCInstLower10", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7125, "Length": 95, "Cover_Rate": 0.6884057971014492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HTScope", "=", "new", "ScopedHTType", "::", "ScopeTy", "(", "ScopedHT", ")", ";"], "ground_truth": ["}"], "File": "MipsOptimizePICCall", "Func": "preVisit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7126, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "unsigned", "RegNo", ")", "{", "return", "getRegisterName", "(", "RegNo", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LoongArchInstPrinter", "Func": "getRegisterName", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7127, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "return", "createELFStreamer", "(", "Ctx", ",", "MAB", ",", "_OS", ",", "_Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "ground_truth": ["}"], "File": "TeeRISCMCTargetDesc", "Func": "createMCStreamer", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7128, "Length": 23, "Cover_Rate": 0.3898305084745763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "BalInstr", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "BalOp", ")", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ";", "MachineInstrBuilder", "DADDiuInstr", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", ")", "{", "LongBrMBB", "->", "insert", "(", "Pos", ",", "DADDiuInstr", ")", ";", "LongBrMBB", "->", "insert", "(", "Pos", ",", "BalInstr", ")", ";", "}", "else", "{", "LongBrMBB", "->", "insert", "(", "Pos", ",", "BalInstr", ")", ";", "LongBrMBB", "->", "insert", "(", "Pos", ",", "DADDiuInstr", ")", ";", "LongBrMBB", "->", "rbegin", "(", ")", "->", "bundleWithPred", "(", ")", ";", "}", "Pos", "=", "BalTgtMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", ")", "{", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BalTgtMBB", "->", "rbegin", "(", ")", "->", "bundleWithPred", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsLongBranch26", "Func": "expandToLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7129, "Length": 450, "Cover_Rate": 0.3010033444816054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", "!=", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "mcore", "Func": "mcore_naked_function_p", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7130, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Src0Idx", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", ".", "isReg", "(", ")", ")", "return", "nullptr", ";", "int", "Src1Idx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1Idx", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "(", "!", "isOperandLegal", "(", "MI", ",", "Src0Idx", ",", "&", "Src1", ")", "||", "!", "isOperandLegal", "(", "MI", ",", "Src1Idx", ",", "&", "Src0", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "!", "Src1", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "||", "!", "Src1", ".", "isImm", "(", ")", "||", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ")", "{", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "int", "Src0ModsVal", "=", "Src0Mods", "->", "getImm", "(", ")", ";", "if", "(", "!", "Src1Mods", "&&", "Src0ModsVal", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "int", "Src1ModsVal", "=", "Src1Mods", "->", "getImm", "(", ")", ";", "assert", "(", "(", "Src1ModsVal", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Src1Mods", "->", "setImm", "(", "Src0ModsVal", ")", ";", "Src0Mods", "->", "setImm", "(", "Src1ModsVal", ")", ";", "}", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "unsigned", "SubReg", "=", "Src0", ".", "getSubReg", "(", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "Src0", ".", "ChangeToImmediate", "(", "Src1", ".", "getImm", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "Src1", ".", "setSubReg", "(", "SubReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo102", "Func": "commuteInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7131, "Length": 307, "Cover_Rate": 0.7451456310679612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ScratchReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "TII", "->", "movImm32", "(", "MBB", ",", "II", ",", "DL", ",", "ScratchReg", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "FrameReg", "=", "ScratchReg", ";", "FrameRegIsKill", "=", "true", ";"], "ground_truth": ["}"], "File": "RISCVRegisterInfo", "Func": "eliminateFrameIndex", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7132, "Length": 96, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isValidCoprocessorNumber", "(", "Val", ",", "featureBits", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler15", "Func": "DecodeCoprocessor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7133, "Length": 33, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "addOperand", "(", "*", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HasCarryIn", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "unsigned", "NoCarryOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "HasCarryIn", "?", "CarryOpc", ":", "NoCarryOpc", ")", ",", "Dst0Reg", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst1Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", "->", "getRegClassOrNull", "(", "Dst1Reg", ")", ")", "MRI", "->", "setRegClass", "(", "Dst1Reg", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "Dst0Reg", ",", "<STR_LIT>", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src0Reg", ",", "<STR_LIT>", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "Src1Reg", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_UADDO_USUBO_UADDE_USUBE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7134, "Length": 247, "Cover_Rate": 0.49007936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFWriterInfo", "::", "getAbsoluteLabelMachineRelTy", "(", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMELFWriterInfo2", "Func": "getAbsoluteLabelMachineRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7135, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "count", ">", "single_width", ")", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_ashrsi3", ":", "gen_ashrdi3", ")", "(", "low", "[", "<NUM_LIT>", "]", ",", "low", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", "-", "single_width", ")", ")", ")", ";", "}", "else", "{", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_x86_shrd_1", ":", "gen_x86_64_shrd", ")", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_ashrsi3", ":", "gen_ashrdi3", ")", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "count", ")", ")", ")", ";", "}", "}", "else", "{", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "(", "mode", "==", "DImode", "?", "split_di", ":", "split_ti", ")", "(", "operands", ",", "<NUM_LIT>", ",", "low", ",", "high", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_x86_shrd_1", ":", "gen_x86_64_shrd", ")", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_ashrsi3", ":", "gen_ashrdi3", ")", "(", "high", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "TARGET_CMOVE", "&&", "scratch", ")", "{", "emit_move_insn", "(", "scratch", ",", "high", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_ashrsi3", ":", "gen_ashrdi3", ")", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "single_width", "-", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "(", "mode", "==", "DImode", "?", "gen_x86_shift_adj_1", ":", "gen_x86_64_shift_adj", ")", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "scratch", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_x86_shift_adj_3", "(", "low", "[", "<NUM_LIT>", "]", ",", "high", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_split_ashr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7136, "Length": 334, "Cover_Rate": 0.5964285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isAllActivePredicate", "(", "Value", "*", "Pred", ")", "{", "Value", "*", "UncastedPred", ";"], "ground_truth": ["if", "(", "match", "(", "Pred", ",", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "m_Intrinsic", "<", "<STR_LIT>", ">", "(", "m_Value", "(", "UncastedPred", ")", ")", ")", ")", ")", "if", "(", "cast", "<", "ScalableVectorType", ">", "(", "Pred", "->", "getType", "(", ")", ")", "->", "getMinNumElements", "(", ")", "<=", "cast", "<", "ScalableVectorType", ">", "(", "UncastedPred", "->", "getType", "(", ")", ")", "->", "getMinNumElements", "(", ")", ")", "Pred", "=", "UncastedPred", ";"], "File": "AArch64TargetTransformInfo24", "Func": "isAllActivePredicate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7137, "Length": 75, "Cover_Rate": 0.7281553398058253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "DLXInstrInfo", "Func": "removeBranch", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7138, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Opc", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer21", "Func": "getInstSubclass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7139, "Length": 34, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_srl_epi16", "(", "__m256i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_psrlw256", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_srl_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7140, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "<ISA_LIT>RI", "=", "TM", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "StackAlignment", "=", "<ISA_LIT>RI", "->", "getStackAlignment", "(", ")", ";", "for", "(", "unsigned", "RegNum", "=", "TargetRegisterInfo", "::", "FirstVirtualRegister", ";"], "ground_truth": ["RegNum", "<", "RI", ".", "getLastVirtReg", "(", ")", ";", "++", "RegNum", ")", "if", "(", "RI", ".", "getRegClass", "(", "RegNum", ")", "->", "getAlignment", "(", ")", ">", "StackAlignment", ")", "{"], "File": "X86RegisterInfo11", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7141, "Length": 108, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AS", ".", "FLAT_ADDRESS", "=", "<NUM_LIT>", ";", "AS", ".", "PRIVATE_ADDRESS", "=", "<NUM_LIT>", ";"], "ground_truth": ["AS", ".", "REGION_ADDRESS", "=", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo73", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7142, "Length": 18, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "::", "<ISA_LIT>AsmPrinter", "(", "llvm", "::", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "llvm", "::", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "CSKYAsmPrinter", "Func": "CSKYAsmPrinter", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7143, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "is64Bit", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "Is64Bit", "(", "is64Bit", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", "*", "TM", ".", "getDataLayout", "(", ")", ")", ",", "FrameLowering", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "SparcSubtarget32", "Func": "SparcSubtarget", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7144, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";"], "ground_truth": ["return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerV8F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7145, "Length": 112, "Cover_Rate": 0.6787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrndaq_fv8hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndaq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7146, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "inImplicitITBlock", "(", ")", "{", "return", "inITBlock", "(", ")", "&&", "!", "ITState", ".", "IsExplicit", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "inImplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7147, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base_reg", ",", "val", ";", "n", "=", "INTVAL", "(", "xop1", ")", ";", "if", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", ")", "{", "low_n", "=", "n", "&", "<NUM_LIT>", ";", "n", "&=", "~", "<NUM_LIT>", ";", "if", "(", "low_n", ">", "<NUM_LIT>", ")", "{", "n", "+=", "<NUM_LIT>", ";", "low_n", "-=", "<NUM_LIT>", ";", "}", "}", "else", "{", "low_n", "=", "(", "(", "mode", ")", "==", "TImode", "?", "<NUM_LIT>", ":", "n", ">=", "<NUM_LIT>", "?", "(", "n", "&", "<NUM_LIT>", ")", ":", "-", "(", "(", "-", "n", ")", "&", "<NUM_LIT>", ")", ")", ";", "n", "-=", "low_n", ";", "}", "base_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "val", "=", "force_operand", "(", "plus_constant", "(", "Pmode", ",", "xop0", ",", "n", ")", ",", "NULL_RTX", ")", ";", "emit_move_insn", "(", "base_reg", ",", "val", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "base_reg", ",", "low_n", ")", ";", "}", "else", "if", "(", "xop0", "!=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "||", "xop1", "!=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "xop0", ",", "xop1", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "CONSTANT_P", "(", "xop0", ")", ")", "xop0", "=", "force_reg", "(", "SImode", ",", "xop0", ")", ";"], "File": "arm6", "Func": "arm_legitimize_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7148, "Length": 212, "Cover_Rate": 0.3150074294205052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Peephole", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "DCPU16Peephole", "Func": "DCPU16Peephole", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7149, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "Mangler", "::", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ",", "DL", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "TM", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ",", "Mang", ")", ";"], "ground_truth": ["}"], "File": "PPCMCInstLower14", "Func": "GetSymbolFromOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7150, "Length": 52, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "IID", ",", "RetTy", ",", "Args", ",", "FMF", ",", "VF", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)", "Func": "getIntrinsicInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7151, "Length": 17, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFusion", "(", ")", "const", "{"], "ground_truth": ["return", "hasArithmeticBccFusion", "(", ")", "||", "hasArithmeticCbzFusion", "(", ")", "||", "hasFuseAES", "(", ")", "||", "hasFuseCCSelect", "(", ")", "||", "hasFuseLiterals", "(", ")", ";"], "File": "AArch64Subtarget12", "Func": "hasFusion", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7152, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "__SGX_EMODT", ":", "case", "__SGX_EAUG", ":", "__encls_bc", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EINIT", ":", "case", "__SGX_ELDB", ":", "case", "__SGX_ELDU", ":", "case", "__SGX_EWB", ":", "__encls_bcd", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EREMOVE", ":", "case", "__SGX_EBLOCK", ":", "case", "__SGX_ETRACK", ":", "__encls_c", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "case", "__SGX_EDBGRD", ":", "__encls_edbgrd", "(", "__L", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__D", "[", "<NUM_LIT>", "]", ",", "__R", ")", ";", "break", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "__R", ";"], "File": "sgxintrin4", "Func": "_encls_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7153, "Length": 116, "Cover_Rate": 0.4157706093189964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int16x8_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vabal_high_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7154, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "static_cast", "<", "const", "<ISA_LIT>BaseRegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", "->", "canRealignStack", "(", "MF", ")", ")", "return", ";", "unsigned", "NumSpills", "=", "<NUM_LIT>", ";", "for", "(", ";", "NumSpills", "<", "<NUM_LIT>", ";", "++", "NumSpills", ")", "if", "(", "!", "SavedRegs", ".", "test", "(", "<STR_LIT>", "+", "NumSpills", ")", ")", "break", ";", "if", "(", "NumSpills", "<", "<NUM_LIT>", ")", "return", ";", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setNumAlignedDPRCS2Regs", "(", "NumSpills", ")", ";", "SavedRegs", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering101", "Func": "checkNumAlignedDPRCS2Regs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7155, "Length": 87, "Cover_Rate": 0.4702702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "RHS", ".", "getValueType", "(", ")", ")", ";", "<STR_LIT>", "<ISA_LIT>CC", "=", "changeIntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "<ISA_LIT>CC", ",", "false", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "return", "DAG", ".", "getSExtOrTrunc", "(", "Cmp", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "bool", "ShouldInvert", ";", "changeVectorFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "!", "Cmp", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)1", "Func": "LowerVSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7156, "Length": 151, "Cover_Rate": 0.42296918767507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgtq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "(", "__a", ">", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcgtq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7157, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "M88kAsmParser", "Func": "addImmOperands", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7158, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7159, "Length": 18, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mclass1", "=", "GET_MODE_CLASS", "(", "mode1", ")", ";", "mclass2", "=", "GET_MODE_CLASS", "(", "mode2", ")", ";", "if", "(", "mclass1", "!=", "mclass2", ")", "return", "false", ";", "if", "(", "!", "TARGET_V9", ")", "return", "true", ";", "if", "(", "mclass1", "!=", "MODE_FLOAT", "&&", "mclass1", "!=", "MODE_VECTOR_INT", ")", "return", "true", ";", "size1", "=", "GET_MODE_SIZE", "(", "mode1", ")", ";", "size2", "=", "GET_MODE_SIZE", "(", "mode2", ")", ";", "if", "(", "(", "size1", ">", "<NUM_LIT>", "&&", "size2", "==", "<NUM_LIT>", ")", "||", "(", "size2", ">", "<NUM_LIT>", "&&", "size1", "==", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "sparc4", "Func": "sparc_modes_tieable_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7160, "Length": 86, "Cover_Rate": 0.7288135593220338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "thumb_set_return_address", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "HOST_WIDE_INT", "delta", ";", "HOST_WIDE_INT", "limit", ";", "int", "reg", ";", "rtx", "addr", ";", "unsigned", "long", "mask", ";", "emit_use", "(", "source", ")", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "mask", "=", "offsets", "->", "saved_regs_mask", ";", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ")", "{", "limit", "=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "{", "delta", "=", "offsets", "->", "soft_frame", "-", "offsets", "->", "saved_args", ";", "reg", "=", "THUMB_HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "TARGET_THUMB1", ")", "limit", "=", "<NUM_LIT>", ";", "}", "else", "{", "delta", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_args", ";", "reg", "=", "SP_REGNUM", ";", "}", "if", "(", "TARGET_THUMB1", "&&", "TARGET_BACKTRACE", ")", "delta", "-=", "<NUM_LIT>", ";", "delta", "-=", "<NUM_LIT>", ";", "addr", "=", "gen_rtx_REG", "(", "SImode", ",", "reg", ")", ";"], "ground_truth": ["if", "(", "delta", ">", "limit", ")", "{"], "File": "arm4", "Func": "thumb_set_return_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7161, "Length": 137, "Cover_Rate": 0.5956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "Mtc1Tdd", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LoReg", ")", ";", "if", "(", "FP64", ")", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "HiReg", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "Mtc1Tdd", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "HiReg", ")", ";"], "File": "MipsSEInstrInfo3", "Func": "expandBuildPairF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7162, "Length": 101, "Cover_Rate": 0.554945054945055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ChildIteratorType", "(", "aedges", "::", "iterator", "i", ")", ":", "I", "(", "i", ")", "{"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter", "Func": "ChildIteratorType", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7163, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "DstDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "unsigned", "AccReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src1Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src2Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Src1Kill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "Src2Kill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "LaneImm", "=", "HasLane", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "unsigned", "NextOp", "=", "HasLane", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "NextOp", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "++", "NextOp", ")", ".", "getReg", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID1", "=", "TII", "->", "get", "(", "MulOpc", ")", ";", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "<NUM_LIT>", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";"], "File": "MLxExpansionPass15", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7164, "Length": 267, "Cover_Rate": 0.5350701402805611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUNPCKLMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "MVT", "VT", ",", "bool", "HasInt256", ",", "bool", "V2IsSplat", "=", "false", ")", "{", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "(", "!", "HasInt256", "||", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "assert", "(", "(", "!", "VT", ".", "is512BitVector", "(", ")", "||", "VT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";"], "File": "X86ISelLowering (2)4", "Func": "isUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7165, "Length": 122, "Cover_Rate": 0.5104602510460251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "return", "None", ";"], "ground_truth": ["}"], "File": "VECustomDAG1", "Func": "getAVLPos", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7166, "Length": 34, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "V2", "=", "<STR_LIT>", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V1", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "V2", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter11", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7167, "Length": 118, "Cover_Rate": 0.5566037735849056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnsignedMap", "RegMap", ";", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ",", "E", "=", "IFMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "VR", "=", "I", "->", "first", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "VR", ")", ";", "Register", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "RegMap", "[", "VR", "]", "=", "NewVR", ";", "}", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ",", "E", "=", "IFMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewR", "=", "RegMap", "[", "I", "->", "first", "]", ";", "bool", "R32", "=", "MRI", "->", "getRegClass", "(", "NewR", ")", "==", "&", "<STR_LIT>", ";", "const", "MCInstrDesc", "&", "D", "=", "R32", "?", "HII", "->", "get", "(", "<STR_LIT>", ")", ":", "HII", "->", "get", "(", "<STR_LIT>", ")", ";", "IFRecord", "IF", "=", "I", "->", "second", "[", "<NUM_LIT>", "]", ".", "first", ";", "unsigned", "Wdh", "=", "IF", ".", "Wdh", ",", "Off", "=", "IF", ".", "Off", ";", "unsigned", "InsS", "=", "<NUM_LIT>", ";", "if", "(", "R32", "&&", "MRI", "->", "getRegClass", "(", "IF", ".", "InsR", ")", "==", "&", "<STR_LIT>", ")", "{", "InsS", "=", "<STR_LIT>", ";", "if", "(", "Off", ">=", "<NUM_LIT>", ")", "{", "InsS", "=", "<STR_LIT>", ";", "Off", "-=", "<NUM_LIT>", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "At", "=", "MI", ";"], "ground_truth": ["if", "(", "MI", "->", "isPHI", "(", ")", ")", "At", "=", "B", ".", "getFirstNonPHI", "(", ")", ";"], "File": "HexagonGenInsert10", "Func": "generateInserts", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7168, "Length": 266, "Cover_Rate": 0.642512077294686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "const", "TargetAsmInfo", "*", "T", ",", "bool", "F", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "T", ",", "F", ")", "{"], "ground_truth": ["}"], "File": "IA64AsmPrinter1", "Func": "IA64AsmPrinter", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7169, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "determineSVEStackObjectOffsets", "(", "MFI", ",", "MinCSFrameIndex", ",", "MaxCSFrameIndex", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "assignSVEStackObjectOffsets", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7170, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_HAVE_MVE", ")", "return", "arm_mode_to_pred_mode", "(", "mode", ")", ";", "return", "default_get_mask_mode", "(", "mode", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_get_mask_mode", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7171, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", "|=", "SOFFSET", ";", "}", "return", "result", ";", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SBASE", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "ADDR", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "getRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7172, "Length": 60, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addImmOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7173, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MRI", ",", "Reg", ")", ";", "assert", "(", "RC", "&&", "<STR_LIT>", ")", ";", "return", "hasVGPRs", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo17", "Func": "isVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7174, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "rtx", "rhs", "=", "SET_SRC", "(", "body", ")", ";", "if", "(", "GET_CODE", "(", "rhs", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "rhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "*", "special", "=", "SH_NOSWAP_LD", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "UNSPEC", ")", "{", "rtx", "lhs", "=", "SET_DEST", "(", "body", ")", ";", "if", "(", "GET_CODE", "(", "lhs", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "lhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "*", "special", "=", "SH_NOSWAP_ST", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VSX_CVDPSPN", ")", "{", "df_ref", "def", ";"], "ground_truth": ["struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";"], "File": "rs60006", "Func": "insn_is_swappable_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7175, "Length": 197, "Cover_Rate": 0.3250825082508251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MRI", "->", "isAllocatable", "(", "Reg", ")", "||", "getPhysRegBank", "(", "Reg", ",", "SubReg", ")", "!=", "Bank", ")", "continue", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "if", "(", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "CSRegs", "[", "I", "]", ")", "&&", "!", "LRM", "->", "isPhysRegUsed", "(", "CSRegs", "[", "I", "]", ")", ")", "return", "<STR_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "LRM", "->", "checkInterference", "(", "LI", ",", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign8", "Func": "scavengeReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7176, "Length": 96, "Cover_Rate": 0.4948453608247423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "createARMMCRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7177, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Emiti1Ext", "(", "SrcReg", ",", "DestVT", ",", "isZExt", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "DestVT", "==", "<STR_LIT>", ")", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "DestVT", "==", "<STR_LIT>", ")", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "DestVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "}"], "ground_truth": ["if", "(", "DestVT", "==", "<STR_LIT>", "||", "DestVT", "==", "<STR_LIT>", ")", "DestVT", "=", "<STR_LIT>", ";"], "File": "AArch64FastISel64", "Func": "EmitIntExt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7178, "Length": 121, "Cover_Rate": 0.31025641025641026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer2", "Func": "EmitARM64WinCFISaveReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7179, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "unsigned", "RegNo", ";", "bool", "TryRegParse", "=", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", "||", "(", "isParsingIntelSyntax", "(", ")", "&&", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", ";", "if", "(", "!", "TryRegParse", "||", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")", "return", "true", ";", "Parser", ".", "clearPendingErrors", "(", ")", ";"], "ground_truth": ["Res", "=", "<STR_LIT>", "(", "RegNo", ",", "Parser", ".", "getContext", "(", ")", ")", ";"], "File": "X86AsmParser107", "Func": "parsePrimaryExpr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7180, "Length": 83, "Cover_Rate": 0.6434108527131783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Symbol", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "unsigned", "LocalMemorySize", "=", "<STR_LIT>", "::", "getLocalMemorySize", "(", "&", "getSTI", "(", ")", ")", ";", "int64_t", "Size", ";", "SMLoc", "SizeLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Size", ")", ")", "return", "true", ";", "if", "(", "Size", "<", "<NUM_LIT>", ")", "return", "Error", "(", "SizeLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "Size", ">", "LocalMemorySize", ")", "return", "Error", "(", "SizeLoc", ",", "<STR_LIT>", ")", ";", "int64_t", "Alignment", "=", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Lex", "(", ")", ";", "SMLoc", "AlignLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Alignment", ")", ")", "return", "true", ";", "if", "(", "Alignment", "<", "<NUM_LIT>", "||", "!", "isPowerOf2_64", "(", "Alignment", ")", ")", "return", "Error", "(", "AlignLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "Alignment", ">=", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "Error", "(", "AlignLoc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "AMDGPUAsmParser11", "Func": "ParseDirectiveAMDGPULDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7181, "Length": 212, "Cover_Rate": 0.7285223367697594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "(", "TargetTriple", ".", "getTriple", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "||", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", ")", "TargetABI", "=", "<ISA_LIT>_ABI_AAPCS", ";", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", ")", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";", "case", "NoStrictAlign", ":", "AllowsUnalignedMem", "=", "true", ";", "break", ";", "}", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":"], "ground_truth": ["RestrictIT", "=", "hasV8Ops", "(", ")", "?", "true", ":", "false", ";"], "File": "ARMSubtarget19", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7182, "Length": 189, "Cover_Rate": 0.48711340206185566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtph_pd", "(", "__m128h", "__A", ")", "{", "return", "__builtin_ia32_vcvtph2pd256_mask", "(", "__A", ",", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_cvtph_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7183, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "pa3", "Func": "shadd_constant_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7184, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "broadcast_perm", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "{", "nd", ".", "perm", "[", "i", "]", "=", "d", "->", "perm", "[", "i", "]", "&", "mask", ";", "if", "(", "nd", ".", "perm", "[", "i", "]", "!=", "i", ")", "identity_perm", "=", "false", ";", "if", "(", "nd", ".", "perm", "[", "i", "]", ")", "broadcast_perm", "=", "false", ";", "}", "if", "(", "identity_perm", ")", "{", "if", "(", "!", "d", "->", "testing_p", ")", "emit_move_insn", "(", "d", "->", "target", ",", "d", "->", "op0", ")", ";", "return", "true", ";", "}", "else", "if", "(", "broadcast_perm", "&&", "TARGET_AVX2", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ")", "=", "NULL", ";", "switch", "(", "d", "->", "vmode", ")", "{", "case", "E_V64QImode", ":", "if", "(", "TARGET_AVX512BW", ")", "gen", "=", "gen_avx512bw_vec_dupv64qi_1", ";", "break", ";", "case", "E_V32QImode", ":", "gen", "=", "gen_avx2_pbroadcastv32qi_1", ";", "break", ";", "case", "E_V32HImode", ":", "if", "(", "TARGET_AVX512BW", ")", "gen", "=", "gen_avx512bw_vec_dupv32hi_1", ";", "break", ";", "case", "E_V16HImode", ":", "gen", "=", "gen_avx2_pbroadcastv16hi_1", ";", "break", ";", "case", "E_V16SImode", ":", "if", "(", "TARGET_AVX512F", ")", "gen", "=", "gen_avx512f_vec_dupv16si_1", ";", "break", ";", "case", "E_V8SImode", ":", "gen", "=", "gen_avx2_pbroadcastv8si_1", ";", "break", ";", "case", "E_V16QImode", ":", "gen", "=", "gen_avx2_pbroadcastv16qi", ";", "break", ";", "case", "E_V8HImode", ":", "gen", "=", "gen_avx2_pbroadcastv8hi", ";", "break", ";", "case", "E_V16SFmode", ":", "if", "(", "TARGET_AVX512F", ")", "gen", "=", "gen_avx512f_vec_dupv16sf_1", ";", "break", ";", "case", "E_V8SFmode", ":", "gen", "=", "gen_avx2_vec_dupv8sf_1", ";", "break", ";", "case", "E_V8DFmode", ":", "if", "(", "TARGET_AVX512F", ")", "gen", "=", "gen_avx512f_vec_dupv8df_1", ";", "break", ";", "case", "E_V8DImode", ":", "if", "(", "TARGET_AVX512F", ")", "gen", "=", "gen_avx512f_vec_dupv8di_1", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "gen", "!=", "NULL", ")", "{", "if", "(", "!", "d", "->", "testing_p", ")", "emit_insn", "(", "gen", "(", "d", "->", "target", ",", "d", "->", "op0", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "expand_vselect", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "nd", ".", "perm", ",", "nelt", ",", "d", "->", "testing_p", ")", ")", "return", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "{", "nd", ".", "perm", "[", "i", "]", "=", "d", "->", "perm", "[", "i", "]", "&", "mask", ";", "nd", ".", "perm", "[", "i", "+", "<NUM_LIT>", "]", "=", "(", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "&", "mask", ")", "+", "nelt", ";", "}", "if", "(", "expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op0", ",", "nd", ".", "perm", ",", "nelt", ",", "d", "->", "testing_p", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "nelt", ">=", "<NUM_LIT>", ")", "{"], "File": "i3867", "Func": "expand_vec_perm_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7185, "Length": 408, "Cover_Rate": 0.49514563106796117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "vd", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "arg_offset", "++", ")", ")", ";", "rtx", "vs1", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "arg_offset", "++", ")", ")", ";", "rtx", "vs2", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "arg_offset", "++", ")", ")", ";", "if", "(", "VECTOR_MODE_P", "(", "GET_MODE", "(", "vs1", ")", ")", ")", "{", "if", "(", "!", "vd_accum_p", ")", "add_input_operand", "(", "mode", ",", "vd", ")", ";", "add_input_operand", "(", "mode", ",", "vs1", ")", ";", "add_input_operand", "(", "mode", ",", "vs2", ")", ";", "if", "(", "vd_accum_p", ")", "add_input_operand", "(", "mode", ",", "vd", ")", ";", "add_input_operand", "(", "mode", ",", "vd", ")", ";", "}", "else", "{", "add_input_operand", "(", "GET_MODE_INNER", "(", "mode", ")", ",", "vs1", ")", ";", "if", "(", "vd_accum_p", ")", "{", "add_input_operand", "(", "mode", ",", "vs2", ")", ";", "add_input_operand", "(", "mode", ",", "vd", ")", ";", "}", "else", "{", "add_input_operand", "(", "mode", ",", "vd", ")", ";", "add_input_operand", "(", "mode", ",", "vs2", ")", ";", "}", "add_input_operand", "(", "mode", ",", "vd", ")", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "use_ternop_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7186, "Length": 155, "Cover_Rate": 0.5762081784386617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Imm", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARM64AddressingModes", "Func": "encodeAdvSIMDModImmType9", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7187, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_reduce_ps", "(", "__m256", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_reduceps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "__B", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_reduce_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7188, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "SSECC", "==", "<NUM_LIT>", ")", "{", "unsigned", "CC0", ",", "CC1", ";", "unsigned", "CombineOpc", ";", "if", "(", "SetCCOpcode", "==", "<STR_LIT>", ")", "{", "CC0", "=", "<NUM_LIT>", ";", "CC1", "=", "<NUM_LIT>", ";", "CombineOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "SetCCOpcode", "==", "<STR_LIT>", ")", ";", "CC0", "=", "<NUM_LIT>", ";", "CC1", "=", "<NUM_LIT>", ";", "CombineOpc", "=", "<STR_LIT>", ";", "}", "SDValue", "Cmp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "CC0", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Cmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "CC1", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "CombineOpc", ",", "dl", ",", "VT", ",", "Cmp0", ",", "Cmp1", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "SSECC", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", "->", "hasInt256", "(", ")", ")", "return", "Lower256IntVSETCC", "(", "Op", ",", "DAG", ")", ";", "unsigned", "Opc", ";", "bool", "Swap", "=", "false", ",", "Invert", "=", "false", ",", "FlipSigns", "=", "false", ";", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "Invert", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "FlipSigns", "=", "true", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Swap", "=", "true", ";"], "File": "X86ISelLowering121", "Func": "LowerVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7189, "Length": 440, "Cover_Rate": 0.40515653775322286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "align", "=", "<NUM_LIT>", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD2LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7190, "Length": 230, "Cover_Rate": 0.4637096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_add_ps", "(", "__m128", "__W", ",", "__mmask16", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_addps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_mask_add_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7191, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine1", "Func": "getObjFileLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7192, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInlinableIntLiteral", "(", "Val", ")", ";", "}"], "ground_truth": ["return", "<STR_LIT>", "(", "Val", ",", "HasInv2Pi", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isInlineableLiteralOp16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7193, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "NoConv", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "HexagonBitSimplify (2)1", "Func": "isCopyReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7194, "Length": 25, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>AsmPrinter", "::", "GetSymbolRef", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MCSymbol", "*", "Symbol", ")", "{", "const", "MCExpr", "*", "Expr", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "{", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "OutContext", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["break", ";"], "File": "ARMMCInstLower28", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7195, "Length": 71, "Cover_Rate": 0.33490566037735847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_class_subset_p", "(", "rclass", ",", "GENERAL_REGS", ")", ")", "rclass", "=", "GENERAL_REGS", ";", "return", "rclass", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_canonicalize_move_class", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7196, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "multiple_operation_profitable_p", "(", "false", ",", "count", ",", "<NUM_LIT>", ")", ")", "{", "rtx", "seq", ";", "start_sequence", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "regs", "[", "i", "]", ")", ",", "mems", "[", "i", "]", ")", ";", "if", "(", "wback_offset", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "basereg", ",", "plus_constant", "(", "Pmode", ",", "basereg", ",", "wback_offset", ")", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return", "seq", ";", "}"], "ground_truth": ["result", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "count", "+", "(", "wback_offset", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";"], "File": "arm4", "Func": "arm_gen_load_multiple_1", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7197, "Length": 107, "Cover_Rate": 0.4692982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "f_hi", "=", "expand_binop", "(", "SImode", ",", "lshr_optab", ",", "fnaddr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "f_lo", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "fnaddr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "chain", "=", "force_operand", "(", "chain", ",", "NULL", ")", ";", "c_hi", "=", "expand_binop", "(", "SImode", ",", "lshr_optab", ",", "chain", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "c_lo", "=", "expand_binop", "(", "SImode", ",", "and_optab", ",", "chain", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "tramp", "[", "<NUM_LIT>", "]", "=", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "f_hi", ",", "gen_int_mode", "(", "movhi_r13", ",", "SImode", ")", ",", "f_hi", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "tramp", "[", "<NUM_LIT>", "]", "=", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "c_hi", ",", "gen_int_mode", "(", "movhi_r11", ",", "SImode", ")", ",", "c_hi", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "tramp", "[", "<NUM_LIT>", "]", "=", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "f_lo", ",", "gen_int_mode", "(", "ori_r13_r13", ",", "SImode", ")", ",", "f_lo", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "tramp", "[", "<NUM_LIT>", "]", "=", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "c_lo", ",", "gen_int_mode", "(", "ori_r11_r11", ",", "SImode", ")", ",", "c_lo", ",", "true", ",", "OPTAB_DIRECT", ")", ";", "tramp", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "jr_r13", ",", "SImode", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "rtx", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "i", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["emit_move_insn", "(", "mem", ",", "tramp", "[", "i", "]", ")", ";"], "File": "or1k", "Func": "or1k_trampoline_init", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7198, "Length": 256, "Cover_Rate": 0.6448362720403022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "const", "AttributeList", "&", "Attrs", "=", "F", "->", "getAttributes", "(", ")", ";", "if", "(", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "ByVal", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "SwiftSelf", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "SwiftError", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "InAlloca", ")", "||", "Attrs", ".", "hasParamAttribute", "(", "i", ",", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "hasSIMD128", "(", ")", "&&", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "getSimpleType", "(", "ArgTy", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "i", ")", ";", "updateValueMap", "(", "&", "Arg", ",", "ResultReg", ")", ";", "++", "i", ";", "}", "MRI", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["auto", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "File": "WebAssemblyFastISel2", "Func": "fastLowerArguments", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7199, "Length": 383, "Cover_Rate": 0.6187399030694669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "op", "=", "recog_data", ".", "operand", "[", "i", "]", ";", "gcc_assert", "(", "GET_CODE", "(", "op", ")", "!=", "SYMBOL_REF", "&&", "(", "GET_CODE", "(", "op", ")", "!=", "CONST", "||", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "MINUS", "&&", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "sparc_got", "(", ")", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", ")", ")", ";", "case", "<NUM_LIT>", ":", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "check_pic", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7200, "Length": 87, "Cover_Rate": 0.8446601941747572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "arm_pic_static_addr", "(", "rtx", "orig", ",", "rtx", "reg", ")", "{", "rtx", "l1", ",", "labelno", ",", "offset_rtx", ";", "gcc_assert", "(", "flag_pic", ")", ";", "labelno", "=", "GEN_INT", "(", "pic_labelno", "++", ")", ";", "l1", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_PIC_LABEL", ")", ";", "l1", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "l1", ")", ";"], "ground_truth": ["offset_rtx", "=", "plus_constant", "(", "Pmode", ",", "l1", ",", "TARGET_ARM", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "arm6", "Func": "arm_pic_static_addr", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7201, "Length": 72, "Cover_Rate": 0.6371681415929203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NODE_NAME_CASE", "(", "IF", ")", "NODE_NAME_CASE", "(", "ELSE", ")", "NODE_NAME_CASE", "(", "LOOP", ")", "NODE_NAME_CASE", "(", "CALL", ")", "NODE_NAME_CASE", "(", "TRAP", ")", "NODE_NAME_CASE", "(", "RET_FLAG", ")", "NODE_NAME_CASE", "(", "RETURN_TO_EPILOG", ")", "NODE_NAME_CASE", "(", "ENDPGM", ")", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "SETCC", ")", "NODE_NAME_CASE", "(", "SETREG", ")", "NODE_NAME_CASE", "(", "FMA_W_CHAIN", ")", "NODE_NAME_CASE", "(", "FMUL_W_CHAIN", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "COS_HW", ")", "NODE_NAME_CASE", "(", "<ISA_LIT>N_HW", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "FMED3", ")", "NODE_NAME_CASE", "(", "SMED3", ")", "NODE_NAME_CASE", "(", "UMED3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "FMAD_FTZ", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RCP_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "FMUL_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMP", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "CARRY", ")", "NODE_NAME_CASE", "(", "BORROW", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "FFBH_U32", ")", "NODE_NAME_CASE", "(", "FFBH_I32", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MULHI_U24", ")", "NODE_NAME_CASE", "(", "MULHI_I24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_U24", ")", "NODE_NAME_CASE", "(", "MUL_LOHI_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "TEXTURE_FETCH", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "EXPORT_DONE", ")", "NODE_NAME_CASE", "(", "<ISA_LIT>_EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "CVT_PKRTZ_F16_F32", ")", "NODE_NAME_CASE", "(", "FP_TO_FP16", ")", "NODE_NAME_CASE", "(", "FP16_ZEXT", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "PC_ADD_REL_OFFSET", ")", "NODE_NAME_CASE", "(", "KILL", ")", "NODE_NAME_CASE", "(", "DUMMY_CHAIN", ")", "case", "<STR_LIT>", ":", "break", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "INIT_EXEC", ")", "NODE_NAME_CASE", "(", "INIT_EXEC_FROM_INPUT", ")", "NODE_NAME_CASE", "(", "SENDMSG", ")", "NODE_NAME_CASE", "(", "SENDMSGHALT", ")", "NODE_NAME_CASE", "(", "INTERP_MOV", ")", "NODE_NAME_CASE", "(", "INTERP_P1", ")", "NODE_NAME_CASE", "(", "INTERP_P2", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "NODE_NAME_CASE", "(", "ATOMIC_CMP_SWAP", ")", "NODE_NAME_CASE", "(", "ATOMIC_INC", ")", "NODE_NAME_CASE", "(", "ATOMIC_DEC", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD", ")", "NODE_NAME_CASE", "(", "BUFFER_LOAD_FORMAT", ")", "case", "<STR_LIT>", ":", "break", ";"], "File": "AMDGPUISelLowering23", "Func": "getTargetNodeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7202, "Length": 398, "Cover_Rate": 0.8923766816143498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ReadAgainReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "LoReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "HiReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "HiReg", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LoReg", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ReadAgainReg", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ")", "->", "Encoding", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "HiReg", ")", ".", "addReg", "(", "ReadAgainReg", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "LoopMBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "LoopMBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "DoneMBB", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "emitReadCycleWidePseudo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7203, "Length": 209, "Cover_Rate": 0.5372750642673522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "HOST_WIDE_INT", "sign", "=", "<NUM_LIT>", ";", "HOST_WIDE_INT", "amount", ";", "rtx", "(", "*", "gen_add", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "if", "(", "val", "<", "<NUM_LIT>", ")", "{", "val", "=", "-", "val", ";", "sign", "=", "-", "<NUM_LIT>", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "gen_add", "=", "gen_addhi3", ";", "break", ";", "case", "E_SImode", ":"], "ground_truth": ["gen_add", "=", "gen_addsi3", ";"], "File": "h8300", "Func": "split_adds_subs", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7204, "Length": 68, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SEInstrInfo", "::", "<ISA_LIT>SEInstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>InstrInfo", "(", "STI", ",", "STI", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsSEInstrInfo", "Func": "MipsSEInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7205, "Length": 34, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "<<", "Shift", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "<NUM_LIT>", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG10", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7206, "Length": 142, "Cover_Rate": 0.7319587628865979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", "->", "begin", "(", ")", ",", "MIe", "=", "MBB", "->", "end", "(", ")", ";", "MI", "!=", "MIe", ";", "++", "MI", ")", "{", "if", "(", "!", "MI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "continue", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SpecialRegs", ".", "count", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "ReturnInfoInsts", ".", "insert", "(", "MI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ")", ";", "unsigned", "reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "UMI", "=", "MI", ";", "bool", "found", "=", "false", ";", "while", "(", "++", "UMI", "!=", "MIe", "&&", "!", "found", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "UMI", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "UMI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "reg", ")", "{", "assert", "(", "UMI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "ReturnInfoInsts", ".", "insert", "(", "UMI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", "UMI", "->", "dump", "(", ")", ")", ";", "found", "=", "true", ";", "break", ";", "}", "}", "}", "continue", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SpecialRegs", ".", "count", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "ReturnInfoInsts", ".", "insert", "(", "MI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ")", ";", "unsigned", "reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "DMI", "=", "prior", "(", "MI", ")", ";", "bool", "found", "=", "false", ";", "while", "(", "!", "found", ")", "{", "if", "(", "DMI", "->", "definesRegister", "(", "reg", ")", ")", "{", "assert", "(", "DMI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", ";", "ReturnInfoInsts", ".", "insert", "(", "DMI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", "DMI", "->", "dump", "(", ")", ")", ";", "found", "=", "true", ";"], "ground_truth": ["break", ";"], "File": "PatmosSPReduce", "Func": "collectReturnInfoInsts", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7207, "Length": 389, "Cover_Rate": 0.7702970297029703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getRetvalLabel", "(", "const", "std", "::", "string", "&", "Func", ")", "{", "std", "::", "string", "Func1", "=", "addPrefix", "(", "Func", ")", ";"], "ground_truth": ["std", "::", "string", "tag", "=", "getTagName", "(", "RET_LABEL", ")", ";"], "File": "PIC161", "Func": "getRetvalLabel", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7208, "Length": 34, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "::", "iterator", "si", "=", "StackStores", ".", "begin", "(", ")", ",", "se", "=", "StackStores", ".", "end", "(", ")", ";", "si", "!=", "se", ";", "++", "si", ")", "{", "MachineInstr", "*", "Store", "=", "*", "si", ";", "unsigned", "Opc", "=", "Store", "->", "getOpcode", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "Ret", "->", "getParent", "(", ")", ";", "int", "FI", "=", "Store", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "if", "(", "ZeroedLocations", ".", "count", "(", "FI", ")", ")", "continue", ";", "ZeroedLocations", ".", "insert", "(", "FI", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "(", "F", ",", "Ret", ")", ";", "BuildMI", "(", "MBB", ",", "Ret", ",", "Ret", "->", "getDebugLoc", "(", ")", ",", "InstrInfo", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Store", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addMemOperand", "(", "InstrInfo", "->", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "Ret", ",", "Ret", "->", "getDebugLoc", "(", ")", ",", "InstrInfo", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Store", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addMemOperand", "(", "InstrInfo", "->", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "CheriStackInvalidatePass", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7209, "Length": 250, "Cover_Rate": 0.4708097928436911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isVOPC", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo116", "Func": "isVOPC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7210, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", "=", "emit_call_insn", "(", "pat", ")", ";", "rtx", "*", "fusage", "=", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";"], "ground_truth": ["clobber_reg", "(", "fusage", ",", "gen_rtx_REG", "(", "word_mode", ",", "IP0_REGNUM", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_emit_call_insn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7211, "Length": 30, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "unsigned", "Align", "=", "<NUM_LIT>", ";", "switch", "(", "Imm", ".", "getImm", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "ARMMCCodeEmitter2", "Func": "getAddrMode6DupAddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7212, "Length": 42, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cmpnltss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cmpnlt_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7213, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vadciq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "unsigned", "*", "__carry_out", ")", "{", "int32x4_t", "__res", "=", "__builtin_mve_vadciq_sv4si", "(", "__a", ",", "__b", ")", ";", "*", "__carry_out", "=", "(", "__builtin_arm_get_fpscr_nzcvqc", "(", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["return", "__res", ";"], "File": "arm", "Func": "mve___arm_vadciq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7214, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "pdp11_saved_regno", "(", "unsigned", "regno", ")", "{", "return", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ";"], "ground_truth": ["}"], "File": "pdp114", "Func": "pdp11_saved_regno", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7215, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "Sym", "=", "MFI", "->", "getImageHandleSymbol", "(", "Index", ")", ";", "std", "::", "string", "*", "SymNamePtr", "=", "nvTM", ".", "getManagedStrPool", "(", ")", "->", "getManagedString", "(", "Sym", ")", ";", "MCOp", "=", "GetSymbolRef", "(", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "SymNamePtr", "->", "c_str", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter", "Func": "lowerImageHandleSymbol", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7216, "Length": 49, "Cover_Rate": 0.46226415094339623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SubRegEven", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SubRegOdd", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Hi64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "StNode", "->", "getValue", "(", ")", ",", "SubRegEven", ")", ";", "SDNode", "*", "Lo64", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "dl", ",", "<STR_LIT>", ",", "StNode", "->", "getValue", "(", ")", ",", "SubRegOdd", ")", ";", "unsigned", "alignment", "=", "StNode", "->", "getAlignment", "(", ")", ";", "if", "(", "alignment", ">", "<NUM_LIT>", ")", "alignment", "=", "<NUM_LIT>", ";"], "ground_truth": ["SDValue", "OutChains", "[", "<NUM_LIT>", "]", ";"], "File": "SparcISelLowering", "Func": "LowerF128Store", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7217, "Length": 103, "Cover_Rate": 0.329073482428115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantBlock", ">", "-", "<NUM_LIT>", "&&", "(", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", ")", ")", "{", "SDValue", "Result", ";", "if", "(", "isa", "<", "Constant", ">", "(", "LoadNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Ptr", ")", ")", "{", "return", "constBufferLoad", "(", "LoadNode", ",", "LoadNode", "->", "getAddressSpace", "(", ")", ",", "DAG", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_BUFFER_0", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";"], "ground_truth": ["assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "<STR_LIT>", "||", "MemVT", "==", "<STR_LIT>", ")", ")", ";"], "File": "R600ISelLowering6", "Func": "LowerLOAD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7218, "Length": 234, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLSCLEANUP_PASS_NAME", ";"], "ground_truth": ["}"], "File": "AArch64CleanupLocalDynamicTLSPass10", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7219, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";"], "ground_truth": ["}"], "File": "UPTInstPrinter", "Func": "printRegName", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7220, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "has<ISA_LIT>32", "(", ")", "&&", "!", "Subtarget", "->", "has<ISA_LIT>32r6", "(", ")", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "selectMADD", "(", "N", ",", "&", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "MipsSEISelLowering10", "Func": "performADDECombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7221, "Length": 45, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "MMIXAsmBackend", "Func": "getFixupKindInfo", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7222, "Length": 99, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Tile64DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "File": "Tile64ISelDAGToDAG", "Func": "getGlobalBaseReg", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7223, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Icmp1", ")", "return", "false", ";", "auto", "*", "Icmp2", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Icmp2", ")", "return", "false", ";", "Value", "*", "Icmp1Op0", "=", "Icmp1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Icmp2Op0", "=", "Icmp2", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Icmp1Op0", "!=", "Icmp2Op0", ")", "return", "false", ";", "PassThroughInfo", "Info", "(", "Icmp1", ",", "&", "I", ",", "<NUM_LIT>", ")", ";", "PassThroughs", ".", "push_back", "(", "Info", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "BPFAdjustOpt5", "Func": "serializeICMPInBB", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7224, "Length": 85, "Cover_Rate": 0.6640625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "ccvt", ";", "if", "(", "TARGET_64BIT", ")", "return", "(", "ix86_function_type_abi", "(", "type", ")", "==", "SYSV_ABI", "?", "X86_64_REGPARM_MAX", ":", "X86_64_MS_REGPARM_MAX", ")", ";", "ccvt", "=", "ix86_get_callcvt", "(", "type", ")", ";", "regparm", "=", "ix86_regparm", ";", "if", "(", "(", "ccvt", "&", "IX86_CALLCVT_REGPARM", ")", "!=", "<NUM_LIT>", ")", "{", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";", "if", "(", "attr", ")", "{", "regparm", "=", "TREE_INT_CST_LOW", "(", "TREE_VALUE", "(", "TREE_VALUE", "(", "attr", ")", ")", ")", ";", "return", "regparm", ";", "}", "}", "else", "if", "(", "(", "ccvt", "&", "IX86_CALLCVT_FASTCALL", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "ccvt", "&", "IX86_CALLCVT_THISCALL", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "cgraph_node", "*", "target", "=", "cgraph_node", "::", "get", "(", "decl", ")", ";", "if", "(", "target", ")", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "if", "(", "target", "&&", "opt_for_fn", "(", "target", "->", "decl", ",", "optimize", ")", "&&", "!", "(", "profile_flag", "&&", "!", "flag_fentry", ")", ")", "{", "cgraph_local_info", "*", "i", "=", "&", "target", "->", "local", ";", "if", "(", "i", "&&", "i", "->", "local", "&&", "i", "->", "can_change_signature", ")", "{", "int", "local_regparm", ",", "globals", "=", "<NUM_LIT>", ",", "regno", ";"], "ground_truth": ["for", "(", "local_regparm", "=", "<NUM_LIT>", ";", "local_regparm", "<", "REGPARM_MAX", ";"], "File": "i3866", "Func": "ix86_function_regparm", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7225, "Length": 205, "Cover_Rate": 0.6083086053412463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_mem", ",", "permute_reg", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", "{", "mode", "=", "V2DImode", ";", "dest", "=", "gen_lowpart", "(", "V2DImode", ",", "dest", ")", ";", "source", "=", "adjust_address", "(", "source", ",", "V2DImode", ",", "<NUM_LIT>", ")", ";", "}", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "dest", ")", ":", "dest", ";", "permute_mem", "=", "rs6000_gen_le_vsx_permute", "(", "source", ",", "mode", ")", ";", "permute_reg", "=", "rs6000_gen_le_vsx_permute", "(", "tmp", ",", "mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "permute_mem", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "permute_reg", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_le_vsx_load", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7226, "Length": 107, "Cover_Rate": 0.9907407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "isUndef", "(", ")", ")", "{", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "const", "GCNSubtarget", "*", "ST", "=", "static_cast", "<", "const", "GCNSubtarget", "*", ">", "(", "Subtarget", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "bool", "UseSCCBr", "=", "isCBranchSCC", "(", "N", ")", "&&", "isUniformBr", "(", "N", ")", ";", "unsigned", "BrOp", "=", "UseSCCBr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CondReg", "=", "UseSCCBr", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "TRI", "->", "getVCC", "(", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "UseSCCBr", ")", "{", "Cond", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "ST", "->", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getRegister", "(", "ST", "->", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Cond", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectBRCOND", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7227, "Length": 159, "Cover_Rate": 0.636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_define_std", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARCH64", ")", "{", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_VIS4B", ")", "{", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TARGET_VIS4", ")", "{", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TARGET_VIS3", ")", "{", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TARGET_VIS2", ")", "{", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["else", "if", "(", "TARGET_VIS", ")", "{"], "File": "sparc-c", "Func": "sparc_target_macros", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7228, "Length": 131, "Cover_Rate": 0.8562091503267973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUImm", "<", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "LoongArchAsmParser", "Func": "isUImm3", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7229, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "PATTERN", "(", "x", ")", ",", "ALL", ")", "{", "rtx", "sub", "=", "*", "iter", ";", "if", "(", "sub", "&&", "GET_CODE", "(", "sub", ")", "==", "UNSPEC", ")", "{", "int", "unspec_val", "=", "XINT", "(", "sub", ",", "<NUM_LIT>", ")", ";", "switch", "(", "unspec_val", ")", "{", "case", "UNSPEC_PACISP", ":"], "ground_truth": ["return", "true", ";"], "File": "aarch64-bti-insert2", "Func": "FOR_EACH_SUBRTX_VAR", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7230, "Length": 53, "Cover_Rate": 0.7910447761194029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "x", ";", "x", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_AND", "(", "SImode", ",", "gen_rtx_NOT", "(", "SImode", ",", "mask", ")", ",", "oldval", ")", ")", ")", ";"], "ground_truth": ["x", "=", "expand_simple_binop", "(", "SImode", ",", "IOR", ",", "newval", ",", "x", ",", "x", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";"], "File": "powerpcspe", "Func": "rs6000_mask_atomic_subword", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7231, "Length": 51, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expandShiftParts", "(", "Op", ".", "getNode", "(", ")", ",", "Lo", ",", "Hi", ",", "DAG", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Lo", ",", "Hi", "}", ",", "SDLoc", "(", "Op", ")", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerShiftParts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7232, "Length": 32, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "rtx", "temp2", "=", "create_temp_reg_if_possible", "(", "Pmode", ",", "op0", ")", ";", "emit_insn", "(", "gen_mov_address_step1", "(", "temp", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_mov_address_step2", "(", "temp2", ",", "temp", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_mov_address_step3", "(", "op0", ",", "temp2", ",", "op1", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_expand_set_const64", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7233, "Length": 49, "Cover_Rate": 0.4260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Imm", "|=", "<NUM_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "Imm", ")", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeFixedPointScaleImm32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7234, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "return", "true", ";", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}"], "ground_truth": ["OutOps", ".", "push_back", "(", "Op0", ")", ";"], "File": "SparcISelDAGToDAG19", "Func": "SelectInlineAsmMemoryOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7235, "Length": 79, "Cover_Rate": 0.8777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_smin_nanpv4sf", "(", "a", ",", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vpminq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7236, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "A15SDOptimizer", "::", "createVExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsertBefore", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "Ssub0", ",", "unsigned", "Ssub1", ")", "{", "Register", "Out", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "A15SDOptimizer13", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7237, "Length": 78, "Cover_Rate": 0.8863636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMW_AUTOINC_MIN", "&&", "Offset", "<=", "<ISA_LIT>_MEMW_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMH_AUTOINC_MIN", "&&", "Offset", "<=", "<ISA_LIT>_MEMH_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMB_AUTOINC_MIN", "&&", "Offset", "<=", "<ISA_LIT>_MEMB_AUTOINC_MAX", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo", "Func": "isValidAutoIncImm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7238, "Length": 74, "Cover_Rate": 0.5736434108527132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcSubReg", "=", "TRI", ".", "getSubReg", "(", "SrcReg", ",", "SubReg", ")", ";", "unsigned", "DestSubReg", "=", "TRI", ".", "getSubReg", "(", "DestReg", ",", "SubReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestSubReg", ")", ".", "addReg", "(", "SrcSubReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ";", "bool", "DstVRF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstSRF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstIRF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstVPRF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstSPRF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstZRF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstARF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstDRF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstADRF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstHSRF", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "SrcVRF", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcSRF", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcIRF", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcVPRF", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcSPRF", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcZRF", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcARF", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcDRF", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcADRF", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "SrcSRF", "&&", "DstSRF", ")", "{", "CopyRegWithDataType", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcZRF", "&&", "DstZRF", ")", "{", "CopySubRegWithDataType", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "CopySubRegWithDataType", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcIRF", "&&", "DstIRF", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcSPRF", "&&", "DstSPRF", ")", "{", "CopyReg", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcVPRF", "&&", "DstVPRF", ")", "{", "CopyReg", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcVRF", "&&", "DstVRF", ")", "{", "CopyReg", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcARF", "&&", "DstARF", ")", "{", "CopySubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcDRF", "&&", "DstDRF", ")", "{", "CopySubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcSRF", "&&", "DstVRF", ")", "{"], "ground_truth": ["CopyRegWithDataType", "(", "<STR_LIT>", ")", ";"], "File": "TPCInstrInfo", "Func": "copyPhysReg", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7239, "Length": 489, "Cover_Rate": 0.5321001088139282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Ops", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "X86AsmParser1", "Func": "processInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7240, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "getDarwinVers", "(", ")", ">", "<NUM_LIT>", ")", "return", "PrivateGlobalPrefix", ";"], "File": "X86TargetAsmInfo", "Func": "getEHGlobalPrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7241, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "GVStubs", "[", "Name", "]", "=", "Name", "+", "<STR_LIT>", ";", "Name", "+=", "<STR_LIT>", ";", "}", "O", "<<", "Name", ";", "return", ";", "}"], "ground_truth": ["case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{"], "File": "PPCAsmPrinter18", "Func": "printOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7242, "Length": 140, "Cover_Rate": 0.39436619718309857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtps_pd", "(", "__mmask8", "__U", ",", "__m128", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_cvtps2pd128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtps_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7243, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrWithOffset", ".", "first", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "PtrWithOffset", ".", "second", ")", ";", "}", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7244, "Length": 47, "Cover_Rate": 0.6619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSuperReg", ")", ".", "addReg", "(", "SuperReg", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "SuperReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubReg", ")", ".", "addReg", "(", "NewSuperReg", ",", "<NUM_LIT>", ",", "SubIdx", ")", ";"], "ground_truth": ["return", "SubReg", ";"], "File": "SIInstrInfo11", "Func": "buildExtractSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7245, "Length": 67, "Cover_Rate": 0.3544973544973545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_orps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_mask_or_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7246, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__a", "[", "<NUM_LIT>", "]", "<=", "__b", "[", "<NUM_LIT>", "]", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcle_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7247, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIInstrInfo100", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7248, "Length": 208, "Cover_Rate": 0.3132530120481928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PseudoSourceValue", "::", "JumpTable", ":", "case", "PseudoSourceValue", "::", "GlobalValueCallEntry", ":", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":", "case", "PseudoSourceValue", "::", "TargetCustom", ":", "return", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ";"], "ground_truth": ["case", "PseudoSourceValue", "::", "CapTable", ":"], "File": "SIInstrInfo70", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7249, "Length": 30, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxUserSGPRs", "=", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "unsigned", "MaxSystemSGPRs", "=", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "return", "MaxUserSGPRs", "+", "MaxSystemSGPRs", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "getMaxNumPreloadedSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7250, "Length": 36, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "==", "<STR_LIT>", ")", "{", "MachineInstr", "*", "cmpInst", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "cmpInst", ")", ";", "MachineInstr", "*", "copyMoveM", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "reg", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "copyMoveM", ")", ";", "MachineInstr", "*", "copyMoveD", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["lastCheck", "->", "insert", "(", "CI", ",", "copyMoveD", ")", ";"], "File": "NEMESIS", "Func": "insertVotingR20", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7251, "Length": 128, "Cover_Rate": 0.3615819209039548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Domain", "==", "<STR_LIT>", ")", "{", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "else", "if", "(", "Domain", "==", "<STR_LIT>", ")", "{", "if", "(", "TID", ".", "mayStore", "(", ")", "||", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "}", "else", "{"], "ground_truth": ["return", "false", ";"], "File": "MLxExpansionPass10", "Func": "hasRAWHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7252, "Length": 69, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "continue", ";", "if", "(", "L", "->", "getNumBackEdges", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "auto", "*", "Header", "=", "L", "->", "getHeader", "(", ")", ";", "auto", "PI", "=", "pred_begin", "(", "Header", ")", ",", "PE", "=", "pred_end", "(", "Header", ")", ";", "while", "(", "(", "PI", "!=", "PE", ")", "&&", "(", "*", "PI", "==", "Preheader", ")", ")", "++", "PI", ";", "assert", "(", "PI", "!=", "PE", ")", ";", "auto", "BackBB", "=", "*", "PI", ";", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "if", "(", "!", "isa", "<", "GetElementPtrInst", ">", "(", "I", ")", ")", "continue", ";", "auto", "&", "GEP", "=", "cast", "<", "GetElementPtrInst", ">", "(", "I", ")", ";", "if", "(", "GEP", ".", "getType", "(", ")", "!=", "GEP", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "continue", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "GEP", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "!", "DT", ".", "dominates", "(", "I", ",", "Preheader", "->", "getTerminator", "(", ")", ")", ")", "continue", ";", "if", "(", "GEP", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "continue", ";", "if", "(", "GEP", ".", "getPointerAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "DT", ".", "dominates", "(", "&", "GEP", ",", "BackBB", ")", ")", "continue", ";", "auto", "*", "Idx", "=", "GEP", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "*", "S", "=", "SE", ".", "getSCEV", "(", "Idx", ")", ";", "if", "(", "isa", "<", "SCEVIntegralCastExpr", ">", "(", "S", ")", ")", "S", "=", "cast", "<", "SCEVIntegralCastExpr", ">", "(", "S", ")", "->", "getOperand", "(", ")", ";", "if", "(", "auto", "*", "SA", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "S", ")", ")", "{", "auto", "*", "Start", "=", "SA", "->", "getStart", "(", ")", ";", "if", "(", "!", "Start", ")", "continue", ";", "auto", "*", "StartValue", "=", "SCEVs", "[", "Start", "]", ";", "if", "(", "!", "StartValue", ")", "continue", ";", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "StartValue", ")", ")", "if", "(", "!", "DT", ".", "dominates", "(", "I", ",", "Preheader", "->", "getTerminator", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["auto", "Rec", "=", "SA", "->", "getStepRecurrence", "(", "SE", ")", ";"], "File": "CheriLoopPointerDecanonicalize", "Func": "runOnFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7253, "Length": 352, "Cover_Rate": 0.42718446601941745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64GNUInfo", "Func": "flags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7254, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "F", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getCallPreservedMask", "(", "CallingConv", "::", "C", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";", "}", "else", "if", "(", "F", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";"], "File": "X86ISelLowering (2)", "Func": "EmitLoweredTLSCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7255, "Length": 299, "Cover_Rate": 0.5761078998073218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "+", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7256, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isDisp8", "(", "int", "Value", ")", "{", "return", "Value", "==", "(", "signed", "char", ")", "Value", ";"], "ground_truth": ["}"], "File": "X86CodeEmitter", "Func": "isDisp8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7257, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "SIRegisterInfo101", "Func": "getEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7258, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "ST", "->", "enableIEEEBit", "(", "MF", ")", ";", "bool", "HasNSZ", "=", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "tryFoldInst", "(", "TII", ",", "&", "MI", ")", ";", "if", "(", "!", "TII", "->", "isFoldableCopy", "(", "MI", ")", ")", "{", "if", "(", "IsIEEEMode", "||", "(", "!", "HasNSZ", "&&", "!", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FmNsz", ")", ")", "||", "!", "tryFoldOMod", "(", "MI", ")", ")", "tryFoldClamp", "(", "MI", ")", ";", "continue", ";", "}", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", "||", "OpToFold", ".", "isFI", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SIFoldOperands19", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7259, "Length": 255, "Cover_Rate": 0.8121019108280255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "findUses", "(", "BC", ",", "F", ",", "Uses", ",", "ConstantBCs", ")", ";", "else", "if", "(", "auto", "*", "A", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "findUses", "(", "A", ",", "F", ",", "Uses", ",", "ConstantBCs", ")", ";", "else", "if", "(", "U", ".", "get", "(", ")", "->", "getType", "(", ")", "!=", "F", ".", "getType", "(", ")", ")", "{", "CallBase", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "CB", ")", "continue", ";", "Value", "*", "Callee", "=", "CB", "->", "getCalledOperand", "(", ")", ";", "if", "(", "Callee", "!=", "V", ")", "continue", ";", "if", "(", "isa", "<", "Constant", ">", "(", "U", ".", "get", "(", ")", ")", ")", "{", "auto", "C", "=", "ConstantBCs", ".", "insert", "(", "cast", "<", "Constant", ">", "(", "U", ".", "get", "(", ")", ")", ")", ";", "if", "(", "!", "C", ".", "second", ")", "continue", ";", "}", "Uses", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "U", ",", "&", "F", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyFixFunctionBitcasts20", "Func": "findUses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7260, "Length": 183, "Cover_Rate": 0.7854077253218884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)", "Func": "ARMMCInstrAnalysis", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7261, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerMUL_LOHI", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "PatmosISelLowering", "Func": "LowerOperation", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7262, "Length": 51, "Cover_Rate": 0.4434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "hi19", "<<", "<NUM_LIT>", ")", "|", "(", "lo2", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmBackend", "Func": "AdrImmBits", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7263, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", "&&", "isCondInst", "(", "MI", ")", ")", "return", "true", ";", "else", "if", "(", "RC", "!=", "&", "<STR_LIT>", "&&", "!", "QII", "->", "mayBeNewStore", "(", "MI", ")", ")", "return", "false", ";", "else", "{", "int", "NewOpcode", "=", "QII", "->", "GetDotNewOp", "(", "MI", ")", ";", "const", "MCInstrDesc", "&", "desc", "=", "QII", "->", "get", "(", "NewOpcode", ")", ";", "DebugLoc", "dl", ";", "MachineInstr", "*", "NewMI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "desc", ",", "dl", ")", ";"], "ground_truth": ["bool", "ResourcesAvailable", "=", "ResourceTracker", "->", "canReserveResources", "(", "NewMI", ")", ";"], "File": "HexagonVLIWPacketizer", "Func": "CanPromoteToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7264, "Length": 92, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7265, "Length": 122, "Cover_Rate": 0.5922330097087378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getStackPointerBias", "(", ")", "override", "final", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZRegisterInfo17", "Func": "getStackPointerBias", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7266, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>32", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "SDValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "unsigned", "RetAddrOffset", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "<ISA_LIT>MachineFunctionInfo", "*", "SFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "SFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "PtrVT", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";", "RetAddrOffset", "=", "<NUM_LIT>", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "ground_truth": ["RetOps", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "RetAddrOffset", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "SparcISelLowering69", "Func": "LowerReturn_32", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7267, "Length": 316, "Cover_Rate": 0.7919799498746867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Aux", "[", "<NUM_LIT>", "+", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "=", "Dimension", "[", "i", "]", ";", "Aux", "[", "<NUM_LIT>", "+", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "=", "Dimension", "[", "i", "]", ">>", "<NUM_LIT>", ";", "size", "=", "size", "*", "Dimension", "[", "i", "]", ";", "}", "}", "HasAux", "=", "true", ";", "Aux", "[", "<NUM_LIT>", "]", "=", "size", "&", "<NUM_LIT>", ";", "Aux", "[", "<NUM_LIT>", "]", "=", "size", ">>", "<NUM_LIT>", ";", "DIType", "BaseType", "=", "CTy", ".", "getTypeDerivedFrom", "(", ")", ";", "PopulateDebugInfo", "(", "BaseType", ",", "TypeNo", ",", "HasAux", ",", "Aux", ",", "TagName", ")", ";"], "ground_truth": ["}"], "File": "PIC16DebugInfo2", "Func": "PopulateArrayTypeInfo", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7268, "Length": 90, "Cover_Rate": 0.3629032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", ")", "{"], "ground_truth": ["HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";"], "File": "m68hc111", "Func": "m68hc11_return_in_memory", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7269, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "return", "C_RegisterClass", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "MSP430ISelLowering1", "Func": "getConstraintType", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7270, "Length": 29, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "TrailZ", "=", "LHSKnown", ".", "countMinTrailingZeros", "(", ")", "+", "RHSKnown", ".", "countMinTrailingZeros", "(", ")", ";", "Known", ".", "Zero", ".", "setLowBits", "(", "std", "::", "min", "(", "TrailZ", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "LHSValBits", "=", "<NUM_LIT>", "-", "std", "::", "max", "(", "LHSKnown", ".", "countMinSignBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "RHSValBits", "=", "<NUM_LIT>", "-", "std", "::", "max", "(", "RHSKnown", ".", "countMinSignBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "MaxValBits", "=", "std", "::", "min", "(", "LHSValBits", "+", "RHSValBits", ",", "<NUM_LIT>", ")", ";", "if", "(", "MaxValBits", ">=", "<NUM_LIT>", ")", "break", ";", "bool", "Negative", "=", "false", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "bool", "LHSNegative", "=", "!", "!", "(", "LHSKnown", ".", "One", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "bool", "LHSPositive", "=", "!", "!", "(", "LHSKnown", ".", "Zero", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "bool", "RHSNegative", "=", "!", "!", "(", "RHSKnown", ".", "One", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "bool", "RHSPositive", "=", "!", "!", "(", "RHSKnown", ".", "Zero", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "!", "LHSNegative", "&&", "!", "LHSPositive", ")", "||", "(", "!", "RHSNegative", "&&", "!", "RHSPositive", ")", ")", "break", ";", "Negative", "=", "(", "LHSNegative", "&&", "RHSPositive", ")", "||", "(", "LHSPositive", "&&", "RHSNegative", ")", ";", "}", "if", "(", "Negative", ")", "Known", ".", "One", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "else", "Known", ".", "Zero", ".", "setHighBits", "(", "<NUM_LIT>", "-", "MaxValBits", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CMask", ")", "return", ";", "KnownBits", "LHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "Sel", "=", "CMask", "->", "getZExtValue", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SelBits", "=", "Sel", "&", "<NUM_LIT>", ";", "if", "(", "SelBits", "<", "<NUM_LIT>", ")", "{"], "ground_truth": ["SelBits", "*=", "<NUM_LIT>", ";"], "File": "AMDGPUISelLowering106", "Func": "computeKnownBitsForTargetNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7271, "Length": 388, "Cover_Rate": 0.46522781774580335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "(", "rotr32", "(", "~", "<NUM_LIT>", ",", "getSOImmValRotate", "(", "First", ")", ")", "&", "First", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes14", "Func": "isSOImmTwoPartValNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7272, "Length": 18, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sandboxBaseDisp", "(", "Inst", ",", "II", ",", "Inst", ".", "getOperand", "(", "MemIdx", ")", ".", "getReg", "(", ")", ",", "Out", ",", "STI", ")", ";", "}", "else", "{", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "getAddrInstr", "(", "Inst", ",", "II", ",", "MemIdx", ",", "Target", ")", ",", "STI", ")", ";", "emitBicMask", "(", "kSandboxMask", ",", "Target", ",", "Pred", ",", "PredReg", ",", "Out", ",", "STI", ")", ";", "MCInst", "SandboxedInst", ";", "SandboxedInst", ".", "setOpcode", "(", "sandboxOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", ";", "SandboxedInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "RegIdx", ")", ")", ";"], "ground_truth": ["SandboxedInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Target", ")", ")", ";"], "File": "ARMMCNaClExpander", "Func": "sandboxBaseRegScale", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7273, "Length": 106, "Cover_Rate": 0.48847926267281105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HARD_REG_SET", "sparc_zero_call_used_regs", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "for", "(", "unsigned", "int", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ")", "{", "if", "(", "regno", ">=", "SPARC_FCC_REG", "||", "(", "regno", ">=", "SPARC_FIRST_FP_REG", "&&", "!", "TARGET_VIS", ")", ")", "CLEAR_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ";", "else", "if", "(", "regno", ">=", "SPARC_FIRST_V9_FP_REG", "&&", "(", "regno", "&", "<NUM_LIT>", ")", ")", ";", "else", "{", "machine_mode", "mode", ";", "rtx", "reg", ";", "if", "(", "regno", "<", "SPARC_FIRST_FP_REG", ")", "{", "reg", "=", "regno_reg_rtx", "[", "regno", "]", ";", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "}", "else", "{", "mode", "=", "regno", "<", "SPARC_FIRST_V9_FP_REG", "?", "SFmode", ":", "DFmode", ";", "reg", "=", "gen_raw_REG", "(", "mode", ",", "regno", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_zero_call_used_regs", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7274, "Length": 121, "Cover_Rate": 0.8832116788321168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseSoftFloat", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)1", "Func": "useSoftFloat", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7275, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FloatMCExpr", "*", "<ISA_LIT>FloatMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "APFloat", "Flt", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "<ISA_LIT>FloatMCExpr", "(", "Kind", ",", "Flt", ")", ";"], "ground_truth": ["}"], "File": "NVPTXMCExpr13", "Func": "create", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7276, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitLabel", "(", "CurrentFnSym", ")", ";"], "ground_truth": ["}"], "File": "LEGAsmPrinter", "Func": "EmitFunctionEntryLabel", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7277, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "InVirtReg", ")", "continue", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SExt", ")", ")", "VRX", ".", "insert", "(", "std", "::", "make_pair", "(", "InVirtReg", ",", "ExtType", "(", "ExtType", "::", "SExt", ",", "Width", ")", ")", ")", ";", "else", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ZExt", ")", ")", "VRX", ".", "insert", "(", "std", "::", "make_pair", "(", "InVirtReg", ",", "ExtType", "(", "ExtType", "::", "ZExt", ",", "Width", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonBitTracker12", "Func": "HexagonEvaluator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7278, "Length": 74, "Cover_Rate": 0.30833333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Hi", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "ADRP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Hi", ")", ";"], "File": "AArch64ISelLowering105", "Func": "getAddr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7279, "Length": 88, "Cover_Rate": 0.7652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "LROffset", "=", "<ISA_LIT>FrameLowering", "::", "getReturnSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "RASI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "LROffset", ",", "true", ")", ";", "FI", "->", "setReturnAddrSaveIndex", "(", "RASI", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getFrameIndex", "(", "RASI", ",", "PtrVT", ")", ";"], "File": "PPCISelLowering148", "Func": "getReturnAddrFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7280, "Length": 51, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_paddd128", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_add_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7281, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "op0", ",", "result", ")", ";", "return", "true", ";", "}", "else", "if", "(", "flag_pic", ")", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "result", "=", "expand_pic_symbol_ref", "(", "mode", ",", "op1", ")", ";", "if", "(", "TARGET_PIC_DATA_TEXT_REL", "&&", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "REGNO", "(", "op0", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", "result", "=", "force_reg", "(", "SImode", ",", "result", ")", ";", "emit_move_insn", "(", "op0", ",", "result", ")", ";", "return", "true", ";", "}", "}", "if", "(", "GET_CODE", "(", "op1", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", "{", "rtx", "p0", ",", "p1", "=", "NULL", ",", "result", ",", "temp", ";", "p0", "=", "XEXP", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "p0", ")", "==", "PLUS", ")", "{", "p1", "=", "XEXP", "(", "p0", ",", "<NUM_LIT>", ")", ";", "p0", "=", "XEXP", "(", "p0", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "p1", "==", "NULL", ")", "gcc_unreachable", "(", ")", ";"], "File": "microblaze1", "Func": "microblaze_expand_move", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7282, "Length": 162, "Cover_Rate": 0.31213872832369943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "dst_offset", "=", "first_time", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "dst_inc_amount", "=", "dst_offset", "+", "bytes", "-", "<NUM_LIT>", ";", "int", "src_inc_amount", "=", "bytes", "-", "(", "got_extra", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "int", "last_shift", ";", "rtx", "my_operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "got_extra", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "bytes", ">=", "<NUM_LIT>", ")", "{", "bytes", "-=", "<NUM_LIT>", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "my_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "my_operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "dst_offset", ")", ";", "my_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "my_operands", ")", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "dst_offset", "+=", "<NUM_LIT>", ";", "last_shift", "=", "<NUM_LIT>", ";", "}", "}", "else", "last_shift", "=", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "my_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "my_operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "last_shift", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "my_operands", ")", ";", "my_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "my_operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "dst_offset", ")", ";"], "ground_truth": ["my_operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "File": "m32r", "Func": "m32r_output_block_move", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7283, "Length": 193, "Cover_Rate": 0.38832997987927564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "Register", "DestReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "->", "contains", "(", "DestReg", ")", ")", "return", "false", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "RVEVT", ".", "isVector", "(", ")", "&&", "RVEVT", ".", "getVectorElementCount", "(", ")", ".", "isVector", "(", ")", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "RVVT", "==", "<STR_LIT>", ")", "return", "false", ";", "MVT", "DestVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "if", "(", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", "&&", "!", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", "return", "false", ";", "bool", "IsZExt", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ".", "isZExt", "(", ")", ";", "SrcReg", "=", "emitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "IsZExt", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "if", "(", "Subtarget", "->", "isTargetILP32", "(", ")", "&&", "RV", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "SrcReg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "SrcReg", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "AArch64FastISel21", "Func": "selectRet", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7284, "Length": 315, "Cover_Rate": 0.4846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCortexA8", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>ProcFamily", "==", "CortexA8", ";"], "File": "ARMSubtarget (2)", "Func": "isCortexA8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7285, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>IntelAsmPrinter", "(", "formatted_raw_ostream", "&", "O", ",", "TargetMachine", "&", "TM", ",", "const", "TargetAsmInfo", "*", "T", ",", "bool", "V", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "T", ",", "V", ")", "{"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter2", "Func": "X86IntelAsmPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7286, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isDarwin", "(", ")", ")", "HasLazyResolverStubs", "=", "true", ";", "if", "(", "TargetTriple", ".", "isOSNetBSD", "(", ")", "||", "TargetTriple", ".", "isOSOpenBSD", "(", ")", "||", "TargetTriple", ".", "isMusl", "(", ")", ")", "SecurePlt", "=", "true", ";", "if", "(", "HasSPE", "&&", "Is<ISA_LIT>64", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "HasSPE", "&&", "(", "HasAltivec", "||", "HasQPX", "||", "HasVSX", "||", "HasFPU", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "HasSPE", ")", "HasFPU", "=", "true", ";", "IsQPXStackUnaligned", "=", "QPXStackUnaligned", ";"], "ground_truth": ["StackAlignment", "=", "getPlatformStackAlignment", "(", ")", ";"], "File": "PPCSubtarget12", "Func": "initSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7287, "Length": 87, "Cover_Rate": 0.47802197802197804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "EVT", "PtrVT", "=", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "Addr", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "UPTISelDAGToDAG", "Func": "SelectAddr", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7288, "Length": 94, "Cover_Rate": 0.6619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectCopy", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "DstSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "DstRegBank", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "SrcRegBank", "=", "*", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "{", "assert", "(", "I", ".", "isCopy", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstSize", ">", "SrcSize", "&&", "SrcRegBank", ".", "getID", "(", ")", "==", "<STR_LIT>", "&&", "DstRegBank", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClass", "(", "MRI", ".", "getType", "(", "SrcReg", ")", ",", "SrcRegBank", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClassFromGRPhysReg", "(", "DstReg", ")", ";", "if", "(", "SrcRC", "!=", "DstRC", ")", "{", "Register", "ExtSrc", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ")", ".", "addDef", "(", "ExtSrc", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "getSubRegIndex", "(", "SrcRC", ")", ")", ";", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "ExtSrc", ")", ";", "}", "}", "return", "true", ";", "}", "assert", "(", "(", "!", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "||", "I", ".", "isCopy", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "DstSize", "==", "SrcSize", "||", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "DstSize", "<=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClass", "(", "MRI", ".", "getType", "(", "DstReg", ")", ",", "DstRegBank", ")", ";", "if", "(", "SrcRegBank", ".", "getID", "(", ")", "==", "<STR_LIT>", "&&", "DstRegBank", ".", "getID", "(", ")", "==", "<STR_LIT>", "&&", "SrcSize", ">", "DstSize", "&&", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClassFromGRPhysReg", "(", "SrcReg", ")", ";"], "File": "X86InstructionSelector1", "Func": "selectCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7289, "Length": 374, "Cover_Rate": 0.73767258382643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemRegOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7290, "Length": 40, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MultipleShape", "(", ")", ":", "LabeledShape", "(", "SK_Multiple", ")", ",", "Breaks", "(", "<NUM_LIT>", ")", ",", "UseSwitch", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "Relooper1", "Func": "MultipleShape", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7291, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFINop", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHNop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7292, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "ix86_address", "parts", ";", "int", "ok", ";", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "(", "SImode_address_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "&&", "REG_P", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "false", ";", "ok", "=", "ix86_decompose_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "&", "parts", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "(", "parts", ".", "base", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "index", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "disp", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "scale", ">", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "parts", ".", "disp", "&&", "flag_pic", "&&", "!", "LEGITIMATE_PIC_OPERAND_P", "(", "parts", ".", "disp", ")", ")", "return", "false", ";", "regno0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "regno1", "=", "INVALID_REGNUM", ";", "regno2", "=", "INVALID_REGNUM", ";", "if", "(", "parts", ".", "base", ")", "regno1", "=", "true_regnum", "(", "parts", ".", "base", ")", ";"], "ground_truth": ["if", "(", "parts", ".", "index", ")", "regno2", "=", "true_regnum", "(", "parts", ".", "index", ")", ";"], "File": "i3861", "Func": "ix86_avoid_lea_for_addr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7293, "Length": 169, "Cover_Rate": 0.4604904632152589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_cvtps2pi", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cvtps_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7294, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["uint64_t", "encoding", "=", "<STR_LIT>", "(", "MCE", "->", "getValue", "(", ")", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addLogicalImm32Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7295, "Length": 31, "Cover_Rate": 0.4626865671641791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfmsubaddph512_maskz", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_fmsubadd_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7296, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "k", "=", "<NUM_LIT>", ",", "eee", "=", "AddrMI", "->", "getNumOperands", "(", ")", ";", "k", "!=", "eee", ";", "++", "k", ")", "{", "const", "MachineOperand", "&", "MO", "=", "AddrMI", "->", "getOperand", "(", "k", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "MO", ".", "isKill", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "!=", "IdxReg", ")", "{", "OptOk", "=", "false", ";", "break", ";", "}", "}", "if", "(", "!", "OptOk", ")", "continue", ";", "for", "(", "--", "PrevI", ";", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ";", "--", "PrevI", ")", ";", "MachineInstr", "*", "LeaMI", "=", "PrevI", ";", "if", "(", "(", "LeaMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "LeaMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "LeaMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "BaseReg", ")", "OptOk", "=", "false", ";", "if", "(", "!", "OptOk", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "AddrMI", "<<", "<STR_LIT>", "<<", "*", "LeaMI", ")", ";", "unsigned", "Opc", "=", "ByteOk", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "NewJTMI", "=", "BuildMI", "(", "MBB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "IdxReg", ",", "getKillRegState", "(", "IdxRegKill", ")", ")", ".", "addJumpTableIndex", "(", "JTI", ",", "JTOP", ".", "getTargetFlags", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "JTOpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "NewJTMI", ")", ";", "unsigned", "NewSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "NewJTMI", ")", ";", "unsigned", "OrigSize", "=", "TII", "->", "GetInstSizeInBytes", "(", "AddrMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "LeaMI", ")", ";", "OrigSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";", "AddrMI", "->", "eraseFromParent", "(", ")", ";", "LeaMI", "->", "eraseFromParent", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "int", "delta", "=", "OrigSize", "-", "NewSize", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";", "++", "NumTBs", ";", "MadeChange", "=", "true", ";", "}", "}", "return", "MadeChange", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass28", "Func": "optimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7297, "Length": 391, "Cover_Rate": 0.46882494004796166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "const", "char", "*", "Modifier", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "O", "<<", "'#'", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "assert", "(", "MO", ".", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isCallOp", ")", "O", "<<", "'#'", ";", "else", "if", "(", "isMemOp", ")", "O", "<<", "'&'", ";", "O", "<<", "Name", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";"], "ground_truth": ["if", "(", "isCallOp", ")", "O", "<<", "'#'", ";"], "File": "MSP430AsmPrinter8", "Func": "printOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7298, "Length": 261, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7299, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MSP430RegisterInfo17", "Func": "getFrameRegister", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7300, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "IsV1Zeroable", ")", "{", "assert", "(", "VT", "==", "ExtVT", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", "||", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1Mask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "V1Mask", "[", "V2Index", "]", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "isNoopShuffleMask", "(", "V1Mask", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "EltVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V1", ",", "V2", ")", ";", "}", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2", ")", ";", "if", "(", "ExtVT", "!=", "VT", ")", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V2", ")", ";", "if", "(", "V2Index", "!=", "<NUM_LIT>", ")", "{", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V2Shuffle", "(", "Mask", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "V2Shuffle", "[", "V2Index", "]", "=", "<NUM_LIT>", ";", "V2", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V2", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V2Shuffle", ")", ";", "}", "else", "{", "V2", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V2", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "DAG", ".", "getConstant", "(", "V2Index", "*", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "DL", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getScalarShiftAmountTy", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ")", ")", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V2", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "lowerVectorShuffleAsElementInsertion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7301, "Length": 327, "Cover_Rate": 0.49847560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "mode", "==", "HImode", "&&", "TARGET_H8300H", "&&", "amount", ">=", "<NUM_LIT>", ")", "||", "(", "mode", "==", "HImode", "&&", "TARGET_H8300S", "&&", "amount", "==", "<NUM_LIT>", ")", "||", "(", "mode", "==", "SImode", "&&", "TARGET_H8300H", "&&", "amount", ">=", "<NUM_LIT>", ")", "||", "(", "mode", "==", "SImode", "&&", "TARGET_H8300S", "&&", "amount", ">=", "<NUM_LIT>", ")", ")", "{", "amount", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", "-", "amount", ";", "length", "+=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_H8300S", ")", "amount", "=", "amount", "/", "<NUM_LIT>", "+", "amount", "%", "<NUM_LIT>", ";"], "ground_truth": ["length", "+=", "amount", "*", "<NUM_LIT>", ";"], "File": "h8300", "Func": "compute_a_rotate_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7302, "Length": 87, "Cover_Rate": 0.42028985507246375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GISelActualAccessor", "(", "CallLowering", "*", "CL", ")", ":", "CL", "(", "CL", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine45", "Func": "X86GISelActualAccessor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7303, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCCodeEmitter1", "Func": "getPC16DBLEncoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7304, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsUnalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZISelLowering106", "Func": "allowsUnalignedMemoryAccesses", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7305, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "createMCInstPrinter", "(", "const", "Triple", "&", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "File": "WebAssemblyMCTargetDesc9", "Func": "createMCInstPrinter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7306, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "PHI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getPHINumInputs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7307, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshlq_m_n_uv16qi", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshlq_m_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7308, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "reg_class", "mcore_secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "if", "(", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "class", "]", ",", "<NUM_LIT>", ")", "&&", "!", "mcore_r15_operand_p", "(", "x", ")", ")", "return", "LRW_REGS", ";", "return", "NO_REGS", ";"], "ground_truth": ["}"], "File": "mcore3", "Func": "mcore_secondary_reload_class", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7309, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "return", "false", ";", "return", "(", "decl", "&&", "!", "TREE_PUBLIC", "(", "decl", ")", ")", ";"], "ground_truth": ["}"], "File": "pa3", "Func": "pa_function_ok_for_sibcall", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7310, "Length": 19, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vmovlsv4hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmovl_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7311, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "void", ")", "State", ".", "AllocateReg", "(", "CC_<ISA_LIT>_VectorCallGetSSEs", "(", "ValVT", ")", ")", ";", "}", "return", "false", ";", "}", "if", "(", "!", "ArgFlags", ".", "isHva", "(", ")", "||", "ArgFlags", ".", "isHvaStart", "(", ")", ")", "{", "(", "void", ")", "State", ".", "AllocateReg", "(", "CC_<ISA_LIT>_64_VectorCallGetGPRs", "(", ")", ")", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "CC_<ISA_LIT>_VectorCallGetSSEs", "(", "ValVT", ")", ")", ")", "{", "if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "ArgFlags", ".", "isHva", "(", ")", ")", "{"], "File": "X86CallingConv", "Func": "CC_X86_64_VectorCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7312, "Length": 91, "Cover_Rate": 0.3807531380753138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "createSplat2ShuffleMask", "(", "MVT", "VT", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "bool", "Lo", ")", "{", "assert", "(", "Mask", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "int", "Pos", "=", "i", "/", "<NUM_LIT>", ";", "Pos", "+=", "(", "Lo", "?", "<NUM_LIT>", ":", "NumElts", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["Mask", ".", "push_back", "(", "Pos", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "createSplat2ShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7313, "Length": 80, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAddCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSubCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADCCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMulCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFMinFMaxCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDNCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSIGN_EXTEND_INREGCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformTruncateCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformISDSETCCCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSETCCCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBrCondCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performVZEXTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShuffleCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFMACombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformINTRINSIC_WO_CHAINCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformINSERTPSCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering188", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7314, "Length": 508, "Cover_Rate": 0.7405247813411079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "bool", "IsPatchPoint", "=", "CLI", ".", "IsPatchPoint", ";", "ImmutableCallSite", "*", "CS", "=", "CLI", ".", "CS", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization_64SVR4", "(", "Callee", ",", "CallConv", ",", "CS", ",", "isVarArg", ",", "Outs", ",", "Ins", ",", "DAG", ")", ";", "else", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "isTailCall", ")", "{", "++", "NumTailCalls", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "++", "NumSiblingCalls", ";", "assert", "(", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "<STR_LIT>", ")", ";", "DEBUG", "(", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "->", "getGlobal", "(", ")", ";", "const", "unsigned", "Width", "=", "<NUM_LIT>", "-", "strlen", "(", "<STR_LIT>", ")", "-", "strlen", "(", "<STR_LIT>", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "left_justify", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getName", "(", ")", ",", "Width", ")", "<<", "<STR_LIT>", "<<", "GV", "->", "getVisibility", "(", ")", "<<", "<STR_LIT>", "<<", "GV", "->", "getLinkage", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "!", "isTailCall", "&&", "CS", "&&", "CS", "->", "isMustTailCall", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "LowerCall_64SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "IsPatchPoint", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CS", ")", ";", "else", "return", "LowerCall_32SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "IsPatchPoint", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CS", ")", ";", "}"], "ground_truth": ["return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "IsPatchPoint", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "CS", ")", ";"], "File": "PPCISelLowering111", "Func": "LowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7315, "Length": 369, "Cover_Rate": 0.8764845605700713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "Count", ";"], "ground_truth": ["}"], "File": "MSP430InstrInfo9", "Func": "InsertBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7316, "Length": 92, "Cover_Rate": 0.7603305785123967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "LC3Subtarget", "Func": "getInstrInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7317, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>EHRestoreStackPointer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyEHRestoreStackPointer", "Func": "WebAssemblyEHRestoreStackPointer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7318, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", ",", "<ISA_LIT>CC", "=", "~", "<NUM_LIT>", ";", "LookThroughSetCC", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>CC", ")", ";", "SDValue", "CompareFlag", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";", "Opc", "=", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "~", "<NUM_LIT>", ")", "<ISA_LIT>CC", "=", "IntCondCCodeToICC", "(", "CC", ")", ";", "}", "else", "{", "if", "(", "!", "hasHardQuad", "&&", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "<ISA_LIT>CC", "==", "~", "<NUM_LIT>", ")", "<ISA_LIT>CC", "=", "FPCondCCodeToFCC", "(", "CC", ")", ";", "CompareFlag", "=", "TLI", ".", "LowerF128Compare", "(", "LHS", ",", "RHS", ",", "<ISA_LIT>CC", ",", "dl", ",", "DAG", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ";", "Opc", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "~", "<NUM_LIT>", ")", "<ISA_LIT>CC", "=", "FPCondCCodeToFCC", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering18", "Func": "LowerSELECT_CC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7319, "Length": 197, "Cover_Rate": 0.6273885350318471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_RegMask", ";", "if", "(", "Subtarget", ".", "isABI_CheriPureCap", "(", ")", ")", "return", "CSR_Cheri_Purecap_RegMask", ";", "if", "(", "Subtarget", ".", "isCheri", "(", ")", ")", "return", "CSR_N64_Cheri_RegMask", ";", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "CSR_N64_RegMask", ";", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_RegMask", ";", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "return", "CSR_O32_FP64_RegMask", ";", "if", "(", "Subtarget", ".", "isFPXX", "(", ")", ")", "return", "CSR_O32_FPXX_RegMask", ";", "return", "CSR_O32_RegMask", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo35", "Func": "getCallPreservedMask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7320, "Length": 95, "Cover_Rate": 0.8407079646017699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";", "}", "if", "(", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "false", ";", "return", "true", ";", "}", "if", "(", "CmpI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "OI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "{", "IsThumb1", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo116", "Func": "isRedundantFlagInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7321, "Length": 246, "Cover_Rate": 0.4190800681431005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFixedLengthConcatVectorsToSVE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "NumOperands", "=", "Op", "->", "getNumOperands", "(", ")", ";", "assert", "(", "NumOperands", ">", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "NumOperands", ")", "&&", "<STR_LIT>", ")", ";", "auto", "SrcOp1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "SrcOp2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "SrcOp1", ".", "getValueType", "(", ")", ";", "if", "(", "NumOperands", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "EVT", "PairVT", "=", "SrcVT", ".", "getDoubleNumVectorElementsVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOperands", ";", "I", "+=", "<NUM_LIT>", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PairVT", ",", "Op", "->", "getOperand", "(", "I", ")", ",", "Op", "->", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "LowerFixedLengthConcatVectorsToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7322, "Length": 173, "Cover_Rate": 0.6837944664031621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "getThe<ISA_LIT>Target", "(", ")", "{", "static", "Target", "The<ISA_LIT>Target", ";", "return", "The<ISA_LIT>Target", ";"], "ground_truth": ["}"], "File": "DLXTargetInfo", "Func": "getTheDLXTarget", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7323, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cvtdq2ps", "(", "(", "__v4si", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cvtepi32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7324, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "MBBs", "=", "I", ".", "MBBs", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "MBBs", ")", "MBB", "->", "setAlignment", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ";", "}", "}"], "ground_truth": ["for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "File": "MipsAsmPrinter37", "Func": "NaClAlignIndirectJumpTargets", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7325, "Length": 41, "Cover_Rate": 0.38317757009345793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_to_int", "(", "__m64", "__i", ")", "{"], "ground_truth": ["return", "_mm_cvtsi64_si32", "(", "__i", ")", ";"], "File": "mmintrin", "Func": "_m_to_int", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7326, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshlq_u32", "(", "uint32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrshlq_uv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqrshlq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7327, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "return", "CSR_64_AllRegs_VSX_RegMask", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "CSR_64_AllRegs_Altivec_RegMask", ";", "return", "CSR_64_AllRegs_RegMask", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo59", "Func": "getCallPreservedMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7328, "Length": 68, "Cover_Rate": 0.3192488262910798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasDistinctOps", "(", "false", ")", ",", "HasLoadStoreOnCond", "(", "false", ")", ",", "HasHighWord", "(", "false", ")", ",", "HasFPExtension", "(", "false", ")", ",", "HasPopulationCount", "(", "false", ")", ",", "HasFastSerialization", "(", "false", ")", ",", "HasInterlockedAccess1", "(", "false", ")", ",", "HasMiscellaneousExtensions", "(", "false", ")", ",", "HasTransactionalExecution", "(", "false", ")", ",", "HasProcessorAssist", "(", "false", ")", ",", "HasVector", "(", "false", ")", ",", "TargetTriple", "(", "TT", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "SystemZSubtarget (2)1", "Func": "SystemZSubtarget", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7329, "Length": 125, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "x", "=", "gen_pop", "(", "gen_rtx_REG", "(", "SImode", ",", "rn", ")", ")", ";", "x", "=", "emit_insn", "(", "x", ")", ";", "sp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "reg", "=", "copy_rtx", "(", "GET_CODE", "(", "PATTERN", "(", "x", ")", ")", "==", "PARALLEL", "?", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "x", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ":", "SET_DEST", "(", "PATTERN", "(", "x", ")", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "sp_reg", ",", "plus_constant", "(", "SImode", ",", "sp_reg", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "reg", ")", ")", ")", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_INC", ",", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sh5", "Func": "pop", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7330, "Length": 125, "Cover_Rate": 0.5274261603375527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "emitSignExtendToI32InReg", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ",", "unsigned", "Size", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>32r2", "(", ")", "&&", "Size", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "BB", ";", "}", "if", "(", "Subtarget", ".", "has<ISA_LIT>32r2", "(", ")", "&&", "Size", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "BB", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "unsigned", "ScrReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "Size", "<", "<NUM_LIT>", ")", ";", "int64_t", "ShiftImm", "=", "<NUM_LIT>", "-", "(", "Size", "*", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScrReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "ScrReg", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "MipsISelLowering10", "Func": "emitSignExtendToI32InReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7331, "Length": 237, "Cover_Rate": 0.9595141700404858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "tool_cleanup", "(", "bool", ")", "{"], "ground_truth": ["}"], "File": "mkoffload2", "Func": "tool_cleanup", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 7332, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "ST", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Low", "=", "Value", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreLow", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "Low", ",", "BasePtr", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "ST", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreHigh", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "High", ",", "HighAddr", ",", "ST", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "ST", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StoreLow", ",", "StoreHigh", ")", ";", "}", "Type", "*", "IntPtrTy", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";"], "ground_truth": ["Entry", ".", "Node", "=", "BasePtr", ";"], "File": "XCoreISelLowering (2)1", "Func": "LowerSTORE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7333, "Length": 212, "Cover_Rate": 0.4326530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "ValToCopy", "=", "OutVals", "[", "i", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "{", "if", "(", "ValVT", ".", "isVector", "(", ")", "&&", "ValVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{"], "ground_truth": ["if", "(", "ValVT", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering24", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7334, "Length": 410, "Cover_Rate": 0.42752867570385816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GOTPLT", "::", "~", "<ISA_LIT>GOTPLT", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonGOTPLT", "Func": "~HexagonGOTPLT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7335, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Src", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "DAG", ".", "MaskedValueIsZero", "(", "BitNo", ",", "APInt", "(", "BitNo", ".", "getValueSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "!=", "BitNo", ".", "getValueType", "(", ")", ")", "{", "if", "(", "BitNo", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "BitNo", "->", "hasOneUse", "(", ")", ")", "BitNo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Src", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Src", ".", "getValueType", "(", ")", ",", "BitNo", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Src", ".", "getValueType", "(", ")", ",", "BitNo", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "BitNo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Src", ".", "getValueType", "(", ")", ",", "BitNo", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ",", "BitNo", ")", ";"], "File": "X86ISelLowering104", "Func": "getBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7336, "Length": 224, "Cover_Rate": 0.8327137546468402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitParam", "(", "ArrayRef", "<", "MVT", ">", "Types", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer11", "Func": "emitParam", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7337, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "{", "BVN", "->", "getOperand", "(", "LowElt", ")", ",", "BVN", "->", "getOperand", "(", "LowElt", "+", "<NUM_LIT>", ")", "}", ")", ";", "}", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "TruncVT", "=", "<STR_LIT>", "(", "EltSize", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "SDLoc", "dl", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "const", "APInt", "&", "CInt", "=", "C", "->", "getAPIntValue", "(", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CInt", ".", "zextOrTrunc", "(", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", "(", "TruncVT", ",", "NumElts", ")", ",", "dl", ",", "Ops", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "SkipExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7338, "Length": 179, "Cover_Rate": 0.3899782135076253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "ev32", ";", "ev32", "=", "__ev_create_u64", "(", "a", ")", ";", "__ev_mra", "(", "ev32", ")", ";", "return", "ev32", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__ev_set_acc_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7339, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "XCoreRegisterInfo11", "Func": "XCoreRegisterInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7340, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "Loc", "=", "MemOps", "[", "SIndex", "]", ".", "MBBI", ";", "DebugLoc", "dl", "=", "Loc", "->", "getDebugLoc", "(", ")", ";", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "PReg", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "unsigned", "Limit", "=", "~", "<NUM_LIT>", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Limit", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Limit", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Limit", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Limit", "=", "<NUM_LIT>", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "<NUM_LIT>", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "<NUM_LIT>", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]", ".", "Position", ")", "insertAfter", "=", "i", ";", "}", "bool", "BaseKill", "=", "Loc", "->", "findRegisterUseOperandIdx", "(", "Base", ",", "true", ")", "!=", "-", "<NUM_LIT>", ";", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "MemOps", ".", "size", "(", ")", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMLoadStoreOptimizer22", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7341, "Length": 380, "Cover_Rate": 0.8085106382978723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "rs6000_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "BOOLEAN_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "REAL_TYPE", ")", "return", "NULL", ";", "if", "(", "type", "==", "bool_char_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "bool_short_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "pixel_type_node", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "type", "==", "bool_int_type_node", ")", "return", "<STR_LIT>", ";"], "File": "rs60007", "Func": "rs6000_mangle_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7342, "Length": 86, "Cover_Rate": 0.5276073619631901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVST2_UPD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7343, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UsedRegs", "[", "Reg", "/", "<NUM_LIT>", "]", "|=", "<NUM_LIT>", "<<", "(", "Reg", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "const", "unsigned", "*", "RegAliases", "=", "TRI", ".", "getAliasSet", "(", "Reg", ")", ")", "for", "(", ";", "(", "Reg", "=", "*", "RegAliases", ")", ";", "++", "RegAliases", ")", "UsedRegs", "[", "Reg", "/", "<NUM_LIT>", "]", "|=", "<NUM_LIT>", "<<", "(", "Reg", "&", "<NUM_LIT>", ")", ";"], "File": "HexagonCallingConvLower6", "Func": "MarkAllocated", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7344, "Length": 57, "Cover_Rate": 0.8507462686567164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "File": "XCoreAsmPrinter (2)", "Func": "LLVMInitializeXCoreAsmPrinter", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7345, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>_APCS_Custom_f64", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "true", ")", ")", "return", "false", ";", "if", "(", "LocVT", "==", "<STR_LIT>", "&&", "!", "f64AssignAPCS", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "State", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMCallingConv", "Func": "CC_ARM_APCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7346, "Length": 75, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V1", "=", "Extract128BitVector", "(", "V1", ",", "EltNo", ",", "DAG", ",", "dl", ")", ";", "if", "(", "EltNo", ">=", "NumElems", "/", "<NUM_LIT>", ")", "EltNo", "-=", "NumElems", "/", "<NUM_LIT>", ";", "}", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "V1", "=", "PromoteSplati8i16", "(", "V1", ",", "DAG", ",", "EltNo", ")", ";", "if", "(", "Is256BitVec", ")", "{"], "ground_truth": ["V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "V1", ",", "V1", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "PromoteSplat", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7347, "Length": 80, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer22", "Func": "emitARMWinCFISaveSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7348, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Shift", ")", "return", "false", ";", "uint64_t", "Amount", "=", "Shift", "->", "getZExtValue", "(", ")", ";", "if", "(", "Amount", ">=", "N", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "return", "false", ";", "ShiftVal", "=", "Amount", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZISelLowering103", "Func": "isSimpleShift", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7349, "Length": 41, "Cover_Rate": 0.5774647887323944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmovltq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmovltq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7350, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "}", "}", "return", "TranslateInteger<ISA_LIT>CC", "(", "SetCCOpcode", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "LHS", ".", "getNode", "(", ")", ")", "&&", "!", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ")", "{", "SetCCOpcode", "=", "getSetCCSwappedOperands", "(", "SetCCOpcode", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "break", ";", "}", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "M68kISelLowering", "Func": "TranslateM68kCC", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7351, "Length": 173, "Cover_Rate": 0.4540682414698163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Memory", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Memory", ".", "OffsetImm", "=", "OffsetImm", ";", "Op", "->", "Memory", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Memory", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7352, "Length": 78, "Cover_Rate": 0.5693430656934306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>TOCRegDepsPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>TOCRegDeps", "(", ")", ";"], "File": "PPCTOCRegDeps", "Func": "createPPCTOCRegDepsPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7353, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCISelDAGToDAG (2)", "Func": "getCRIdxForSetCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7354, "Length": 91, "Cover_Rate": 0.4972677595628415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "SDValue", "FPConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewOp0", ")", ";", "return", "FPConv", ";", "}", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering49", "Func": "LowerOperation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7355, "Length": 242, "Cover_Rate": 0.7378048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConcreteRegion", "(", "const", "T", "*", "Region", ")", ":", "Region", "(", "Region", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyCFGSort", "Func": "ConcreteRegion", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7356, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "adjustICmpTruncate", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "Comparison", "&", "C", ")", "{", "if", "(", "C", ".", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "C", ".", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "C", ".", "Op1", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "L", "->", "getMemoryVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", "<=", "C", ".", "Op0", ".", "getValueSizeInBits", "(", ")", ")", "{", "unsigned", "Type", "=", "L", "->", "getExtensionType", "(", ")", ";", "if", "(", "(", "Type", "==", "<STR_LIT>", "&&", "C", ".", "ICmpType", "!=", "<STR_LIT>", ")", "||", "(", "Type", "==", "<STR_LIT>", "&&", "C", ".", "ICmpType", "!=", "<STR_LIT>", ")", ")", "{", "C", ".", "Op0", "=", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["C", ".", "Op1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "C", ".", "Op0", ".", "getValueType", "(", ")", ")", ";"], "File": "SystemZISelLowering (2)3", "Func": "adjustICmpTruncate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7357, "Length": 182, "Cover_Rate": 0.91, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Tmp", "->", "dump", "(", ")", ";", ")", ";", "(", "void", ")", "Tmp", ";", "SrcVec", "=", "DstReg", ";", "}", "Pos", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcVec", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Pos", "->", "dump", "(", ")", ";", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "It", "=", "MRI", "->", "use_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "(", "*", "It", ")", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SwizzleInput", "(", "*", "It", ",", "RemapChan", ")", ";", "DEBUG", "(", "(", "*", "It", ")", ".", "dump", "(", ")", ")", ";", "}", "R<ISA_LIT>", "->", "Instr", "->", "eraseFromParent", "(", ")", ";", "R<ISA_LIT>", "->", "Instr", "=", "Pos", ";", "R<ISA_LIT>", "->", "RegToChan", "=", "UpdatedRegToChan", ";", "R<ISA_LIT>", "->", "UndefReg", "=", "UpdatedUndef", ";", "return", "Pos", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters1", "Func": "RebuildVector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7358, "Length": 183, "Cover_Rate": 0.36237623762376237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", ")", "return", ";", "MachineInstr", "*", "retq", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["MBB", ".", "insert", "(", "MBB", ".", "end", "(", ")", ",", "retq", ")", ";"], "File": "X86InstrInfo153", "Func": "buildOutlinedFrame", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7359, "Length": 63, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "GEN_INT", "(", "val", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "gen_safe_HIGH64", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7360, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshrns_n_u32", "(", "uint32_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_aarch64_uqrshrn_nsi_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrshrns_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7361, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertOutlinerPrologue", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "MachineOutlinerInfo", "&", "MInfo", ")", "const", "{"], "ground_truth": ["}"], "File": "AArch64InstrInfo (2)", "Func": "insertOutlinerPrologue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7362, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PB", ".", "registerLoopOptimizerEndEPCallback", "(", "[", "=", "]", "(", "LoopPassManager", "&", "LPM", ",", "OptimizationLevel", "Level", ")", "{", "LPM", ".", "addPass", "(", "<ISA_LIT>VectorLoopCarriedReusePass", "(", ")", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "HexagonTargetMachine12", "Func": "registerPassBuilderCallbacks", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7363, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "HiPart", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "JTI", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ")", ";", "ResNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "HiPart", ",", "Lo", ")", ";", "return", "ResNode", ";"], "ground_truth": ["}"], "File": "MipsISelLowering93", "Func": "LowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7364, "Length": 79, "Cover_Rate": 0.4114583333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "StringRef", "SymbolName", "=", "Tok", ".", "getIdentifier", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "lookupSymbol", "(", "SymbolName", ")", ";", "if", "(", "!", "Sym", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "addErrorSuffix", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveVariantPCS", "(", "Sym", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser104", "Func": "parseDirectiveVariantPCS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7365, "Length": 84, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "__vector", "unsigned", "int", "mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4sf", "a", ",", "b", ",", "c", ";", "a", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";", "b", "=", "vec_splat", "(", "(", "__v4sf", ")", "__B", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["c", "=", "(", "__v4sf", ")", "vec_cmpeq", "(", "a", ",", "b", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpeq_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7366, "Length": 60, "Cover_Rate": 0.594059405940594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Pos", "=", "<NUM_LIT>", ",", "e", "=", "NumTZ", ";", "Pos", ">", "e", ";", "--", "Pos", ")", "{", "bool", "T", "=", "(", "(", "Mask", ">>", "Pos", ")", "&", "<NUM_LIT>", ")", "==", "CondBit0", ";", "if", "(", "T", ")", "O", "<<", "'t'", ";"], "ground_truth": ["else", "O", "<<", "'e'", ";"], "File": "ARMInstPrinter (2)", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7367, "Length": 47, "Cover_Rate": 0.3884297520661157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "parsePrimaryExpr", "(", "const", "MCExpr", "*", "&", "Res", ",", "SMLoc", "&", "EndLoc", ")", "override", "{"], "ground_truth": ["return", "MCTargetAsmParser", "::", "parsePrimaryExpr", "(", "Res", ",", "EndLoc", ")", ";"], "File": "MOSAsmParser", "Func": "parsePrimaryExpr", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7368, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_unpackhi_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_punpckhbw", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_unpackhi_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7369, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", "->", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine62", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7370, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "ArgLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "bool", "Unused", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "Ins", "[", "i", "]", ".", "Used", ")", "{", "Unused", "=", "true", ";", "break", ";", "}", "}", "if", "(", "Unused", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "!", "CCMatch", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs1", ";", "CCState", "CCInfo1", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs1", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs2", ";", "CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";"], "File": "X86ISelLowering37", "Func": "IsEligibleForTailCallOptimization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7371, "Length": 448, "Cover_Rate": 0.3929824561403509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering73", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7372, "Length": 186, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ",", "++", "FuncArg", ")", "{", "EVT", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "Type", "*", "ArgType", "=", "FuncArg", "->", "getType", "(", ")", ";", "unsigned", "ArgSizeInBits", "=", "ArgType", "->", "isPointerTy", "(", ")", "?", "<NUM_LIT>", ":", "ArgType", "->", "getPrimitiveSizeInBits", "(", ")", ";", "unsigned", "ArgBytes", "=", "ArgSizeInBits", ">>", "<NUM_LIT>", ";", "EVT", "ArgVT", ";"], "ground_truth": ["if", "(", "ArgSizeInBits", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{"], "File": "R600ISelLowering63", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7373, "Length": 84, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>TargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "unsigned", "Opcode", "=", "Node", "->", "getMachineOpcode", "(", ")", ";", "if", "(", "TII", "->", "isMIMG", "(", "Opcode", ")", "&&", "!", "TII", "->", "get", "(", "Opcode", ")", ".", "mayStore", "(", ")", "&&", "!", "TII", "->", "isGather4", "(", "Opcode", ")", ")", "{", "return", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "legalizeTargetIndependentNode", "(", "Node", ",", "DAG", ")", ";", "return", "Node", ";", "}", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src2", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "&&", "(", "Src0", "==", "Src1", "||", "Src0", "==", "Src2", ")", ")", "break", ";", "MVT", "VT", "=", "Src0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "VT", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "UndefReg", "=", "DAG", ".", "getRegister", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "VT", ")", ";", "SDValue", "ImpDef", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "UndefReg", ",", "Src0", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Src0", ".", "isMachineOpcode", "(", ")", "&&", "Src0", ".", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Src1", ".", "isMachineOpcode", "(", ")", "&&", "Src1", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Src0", "=", "Src1", ";", "else", "if", "(", "Src2", ".", "isMachineOpcode", "(", ")", "&&", "Src2", ".", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Src0", "=", "Src2", ";", "else", "{", "assert", "(", "Src1", ".", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "Src0", "=", "UndefReg", ";", "Src1", "=", "UndefReg", ";", "}", "}", "else", "break", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "=", "{", "Src0", ",", "Src1", ",", "Src2", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Node", "->", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "I", ")", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "ImpDef", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SIISelLowering109", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7374, "Length": 398, "Cover_Rate": 0.5550906555090656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isAllOnesConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Zext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Zext", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineToExtendVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "WidenMaskArithmetic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";"], "File": "X86ISelLowering115", "Func": "combineSext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7375, "Length": 137, "Cover_Rate": 0.44625407166123776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "write_header_file", "(", "void", ")", "{", "write_autogenerated_header", "(", "header_file", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "write_decls", "(", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "header_file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "rs6000-gen-builtins", "Func": "write_header_file", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7376, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "printImpl", "(", "raw_ostream", "&", "OS", ",", "const", "MCAsmInfo", "*", "MAI", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "CEK_None", ":", "case", "CEK_Special", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "CEK_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "Nios2MCExpr", "Func": "printImpl", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7377, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_pdep_u64", "(", "unsigned", "long", "long", "__X", ",", "unsigned", "long", "long", "__Y", ")", "{"], "ground_truth": ["return", "__builtin_ia32_pdep_di", "(", "__X", ",", "__Y", ")", ";"], "File": "bmi2intrin", "Func": "_pdep_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7378, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticPredicate", "isUImmScaled", "(", ")", "const", "{"], "ground_truth": ["return", "isImmScaled", "<", "Bits", ",", "Scale", ">", "(", "false", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "isUImmScaled", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7379, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "SDValue", "getPTrue", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "EVT", "VT", ",", "<STR_LIT>", "Pattern", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Pattern", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering102", "Func": "getPTrue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7380, "Length": 42, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoadVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "Unpacked", ")", "{", "EquivLoadVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", ")", ";", "}", "else", "if", "(", "(", "LoadVT", ".", "getVectorNumElements", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "EquivLoadVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LoadVT", ".", "getVectorElementType", "(", ")", ",", "LoadVT", ".", "getVectorNumElements", "(", ")", "+", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "adjustLoadValueType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7381, "Length": 83, "Cover_Rate": 0.3624454148471616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "HSAMetadataString", ";", "raw_string_ostream", "StrOS", "(", "HSAMetadataString", ")", ";", "yaml", "::", "Output", "YOut", "(", "StrOS", ")", ";", "YOut", "<<", "HSAMetadataRoot", ";", "if", "(", "DumpHSAMetadata", ")", "dump", "(", "StrOS", ".", "str", "(", ")", ")", ";", "if", "(", "VerifyHSAMetadata", ")", "verify", "(", "StrOS", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "end", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7382, "Length": 50, "Cover_Rate": 0.8771929824561403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vreinterpretq_f64_u16", "(", "uint16x8_t", "__a", ")", "{", "return", "(", "float64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_f64_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7383, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "isN64", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";"], "ground_truth": ["return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG", ",", "isN32", "(", ")", "||", "isN64", "(", ")", ")", ";"], "File": "MipsISelLowering62", "Func": "lowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7384, "Length": 47, "Cover_Rate": 0.5662650602409639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "isa", "<", "MCBinaryExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "!", "isa", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ")", "return", "false", ";"], "File": "MipsMCExpr (2)", "Func": "isSupportedBinaryExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7385, "Length": 61, "Cover_Rate": 0.488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TREE_CONSTANT", "(", "decl", ")", ")", "readonly", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'@'", "&&", "name", "[", "<NUM_LIT>", "]", "==", "'.'", ")", "encoding", "=", "name", "[", "<NUM_LIT>", "]", ";", "else", "encoding", "=", "<NUM_LIT>", ";", "if", "(", "flag_function_sections", "||", "DECL_COMDAT_GROUP", "(", "decl", ")", ")", "mep_unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ")", "{", "if", "(", "encoding", "==", "'f'", ")", "return", "vftext_section", ";", "else", "return", "vtext_section", ";", "}", "else", "if", "(", "encoding", "==", "'f'", ")", "return", "ftext_section", ";", "else", "return", "text_section", ";", "}", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'@'", "&&", "name", "[", "<NUM_LIT>", "]", "==", "'.'", ")", "switch", "(", "name", "[", "<NUM_LIT>", "]", ")", "{", "case", "'b'", ":", "return", "based_section", ";", "case", "'t'", ":", "if", "(", "readonly", ")", "return", "srodata_section", ";", "if", "(", "DECL_INITIAL", "(", "decl", ")", ")", "return", "sdata_section", ";", "return", "tinybss_section", ";", "case", "'f'", ":", "if", "(", "readonly", ")", "return", "frodata_section", ";", "return", "far_section", ";", "case", "'i'", ":", "case", "'I'", ":"], "ground_truth": ["error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", ",", "decl", ")", ";"], "File": "mep", "Func": "mep_select_section", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7386, "Length": 253, "Cover_Rate": 0.6837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "cond", "==", "EQ", "||", "cond", "==", "NE", ")", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "compare_eq_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7387, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "File": "PPCMCCodeEmitter", "Func": "getAbsCondBrEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7388, "Length": 49, "Cover_Rate": 0.5212765957446809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtusepi64_storeu_epi32", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{", "__builtin_ia32_pmovusqd256mem_mask", "(", "(", "__v4si", "*", ")", "__P", ",", "(", "__v4di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtusepi64_storeu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7389, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_castps256_ps512", "(", "__m256", "__A", ")", "{"], "ground_truth": ["return", "__builtin_ia32_ps512_256ps", "(", "__A", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_castps256_ps512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7390, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegIdx", ".", "RegInfo", "->", "getRegClass", "(", "ClassID", ")", ".", "getRegister", "(", "RegIdx", ".", "Index", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "getCOP0Reg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7391, "Length": 18, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint64_t", "decodeAdvSIMDModImmType7", "(", "uint8_t", "Imm", ")", "{"], "ground_truth": ["uint64_t", "EncVal", "=", "Imm", ";"], "File": "AArch64AddressingModes", "Func": "decodeAdvSIMDModImmType7", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7392, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "force", "&&", "R", "->", "MaxPressure", ".", "less", "(", "ST", ",", "MaxPressure", ",", "TgtOcc", ")", ")", "break", ";", "BuildDAG", "DAG", "(", "*", "R", ",", "*", "this", ")", ";", "const", "auto", "MinSchedule", "=", "makeMinRegSchedule", "(", "DAG", ".", "getTopRoots", "(", ")", ",", "*", "this", ")", ";", "const", "auto", "RP", "=", "getSchedulePressure", "(", "*", "R", ",", "MinSchedule", ")", ";", "LLVM_DEBUG", "(", "if", "(", "R", "->", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ";", "}", ")", ";"], "ground_truth": ["if", "(", "!", "force", "&&", "MaxPressure", ".", "less", "(", "ST", ",", "RP", ",", "TgtOcc", ")", ")", "break", ";"], "File": "GCNIterativeScheduler11", "Func": "scheduleMinReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7393, "Length": 116, "Cover_Rate": 0.5345622119815668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "m_pEXIDX", "!=", "NULL", "&&", "m_pEXIDX", "->", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "FragmentRef", "*", "exidx_start", "=", "FragmentRef", "::", "Create", "(", "m_pEXIDX", "->", "getSectionData", "(", ")", "->", "front", "(", ")", ",", "<NUM_LIT>", ")", ";", "FragmentRef", "*", "exidx_end", "=", "FragmentRef", "::", "Create", "(", "m_pEXIDX", "->", "getSectionData", "(", ")", "->", "front", "(", ")", ",", "m_pEXIDX", "->", "size", "(", ")", ")", ";", "m_pEXIDXStart", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "<STR_LIT>", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "exidx_start", ",", "ResolveInfo", "::", "Default", ")", ";", "m_pEXIDXEnd", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "<STR_LIT>", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "exidx_end", ",", "ResolveInfo", "::", "Default", ")", ";", "if", "(", "m_pEXIDXStart", "!=", "NULL", ")", "pModule", ".", "getSymbolTable", "(", ")", ".", "changeToDynamic", "(", "*", "m_pEXIDXStart", ")", ";", "if", "(", "m_pEXIDXEnd", "!=", "NULL", ")", "pModule", ".", "getSymbolTable", "(", ")", ".", "changeToDynamic", "(", "*", "m_pEXIDXEnd", ")", ";", "}", "else", "{", "m_pEXIDXStart", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "<STR_LIT>", ",", "ResolveInfo", "::", "NoType", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Absolute", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FragmentRef", "::", "Null", "(", ")", ",", "ResolveInfo", "::", "Default", ")", ";", "m_pEXIDXEnd", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "AsReferred", ",", "IRBuilder", "::", "Resolve", ">", "(", "<STR_LIT>", ",", "ResolveInfo", "::", "NoType", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Absolute", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FragmentRef", "::", "Null", "(", ")", ",", "ResolveInfo", "::", "Default", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "initTargetSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7394, "Length": 270, "Cover_Rate": 0.7848837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "tilepro_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "return", "!", "tilepro_tls_referenced_p", "(", "x", ")", ";", "default", ":"], "ground_truth": ["return", "true", ";"], "File": "tilepro", "Func": "tilepro_legitimate_constant_p", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7395, "Length": 38, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMShadowTracker", ".", "emitShadowPadding", "(", "OutStreamer", ",", "getSubtargetInfo", "(", ")", ")", ";", "SM", ".", "recordStackMap", "(", "MI", ")", ";", "unsigned", "NumShadowBytes", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["SMShadowTracker", ".", "reset", "(", "NumShadowBytes", ")", ";"], "File": "X86MCInstLower119", "Func": "LowerSTACKMAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7396, "Length": 39, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "offset_below_red_zone_p", "(", "HOST_WIDE_INT", "offset", ")", "{", "return", "offset", "<", "(", "DEFAULT_ABI", "==", "ABI_V4", "?", "<NUM_LIT>", ":", "TARGET_32BIT", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "rs6000-logue", "Func": "offset_below_red_zone_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7397, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Relooper3", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7398, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "TOut", ".", "emitRRI", "(", "OpImmCode", ",", "DstReg", ",", "SrcReg", ",", "ImmValue", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "DstReg", ",", "DstReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "}", "else", "{", "unsigned", "ImmReg", "=", "DstReg", ";", "if", "(", "DstReg", "==", "SrcReg", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "Inst", ".", "getLoc", "(", ")", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "ImmReg", "=", "ATReg", ";", "}"], "ground_truth": ["if", "(", "loadImmediate", "(", "ImmValue", ",", "ImmReg", ",", "<STR_LIT>", ",", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";"], "File": "MipsAsmParser (2)4", "Func": "expandSgeImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7399, "Length": 116, "Cover_Rate": 0.3240223463687151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Index", "=", "VPGN", "->", "getIndex", "(", ")", ";", "Mask", "=", "VPGN", "->", "getMask", "(", ")", ";", "PassThru", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "VL", "=", "VPGN", "->", "getVectorLength", "(", ")", ";", "LoadExtType", "=", "<STR_LIT>", ";", "}", "else", "{", "auto", "*", "MGN", "=", "cast", "<", "MaskedGatherSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "Index", "=", "MGN", "->", "getIndex", "(", ")", ";", "Mask", "=", "MGN", "->", "getMask", "(", ")", ";", "PassThru", "=", "MGN", "->", "getPassThru", "(", ")", ";", "LoadExtType", "=", "MGN", "->", "getExtensionType", "(", ")", ";", "}", "MVT", "IndexVT", "=", "Index", ".", "getSimpleValueType", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "assert", "(", "VT", ".", "getVectorElementCount", "(", ")", "==", "IndexVT", ".", "getVectorElementCount", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "BasePtr", ".", "getSimpleValueType", "(", ")", "==", "XLenVT", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LoadExtType", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "LoadExtType", ";", "bool", "IsUnmasked", "=", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ";", "MVT", "ContainerVT", "=", "VT", ";", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "IndexVT", "=", "<STR_LIT>", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Index", "=", "convertToScalableVector", "(", "IndexVT", ",", "Index", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "!", "IsUnmasked", ")", "{", "MVT", "MaskVT", "=", "getMaskTypeFor", "(", "ContainerVT", ")", ";"], "ground_truth": ["Mask", "=", "convertToScalableVector", "(", "MaskVT", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "RISCVISelLowering33", "Func": "lowerMaskedGather", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7400, "Length": 241, "Cover_Rate": 0.35809806835066865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["reported_p", "=", "true", ";"], "File": "riscv1", "Func": "riscv_report_v_required", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7401, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VarArgsFrameIndex", ";"], "ground_truth": ["}"], "File": "MBlazeMachineFunction2", "Func": "getVarArgsFrameIndex", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7402, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "DAG", ",", "TargetCC", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LHS", ",", "RHS", ",", "TargetCC", ",", "Flag", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "TriCoreISelLowering", "Func": "LowerSETCC", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7403, "Length": 103, "Cover_Rate": 0.7744360902255639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "seq", "=", "cfun", "->", "emit", "->", "sequence_stack", ";", "seq", ";", "insn", "=", "seq", "->", "first", ",", "seq", "=", "seq", "->", "next", ")", ";", "while", "(", "insn", ")", "{", "if", "(", "reg_mentioned_p", "(", "sp", ",", "insn", ")", ")", "return", "true", ";", "if", "(", "reg_mentioned_p", "(", "fb", ",", "insn", ")", ")", "return", "true", ";"], "ground_truth": ["insn", "=", "NEXT_INSN", "(", "insn", ")", ";"], "File": "m32c2", "Func": "m32c_function_needs_enter", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7404, "Length": 61, "Cover_Rate": 0.5700934579439252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "Imm", ".", "isZero", "(", ")", ";"], "File": "MipsISelLowering115", "Func": "isFPImmLegal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7405, "Length": 35, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "AExt", ":", "{", "bool", "Emitted", "=", "FastEmitExtend", "(", "<STR_LIT>", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "<STR_LIT>", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "if", "(", "!", "Emitted", ")", "Emitted", "=", "FastEmitExtend", "(", "<STR_LIT>", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "ArgVT", ",", "Arg", ")", ";", "assert", "(", "Emitted", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Emitted", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "<STR_LIT>", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";"], "ground_truth": ["Address", "Addr", ";"], "File": "ARMFastISel26", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7406, "Length": 355, "Cover_Rate": 0.46772068511198944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ValueEnumerator", "::", "dropFunctionFromMetadata", "(", "MetadataMapType", "::", "value_type", "&", "FirstMD", ")", "{", "SmallVector", "<", "const", "MDNode", "*", ",", "<NUM_LIT>", ">", "Worklist", ";", "auto", "push", "=", "[", "&", "Worklist", "]", "(", "MetadataMapType", "::", "value_type", "&", "MD", ")", "{", "auto", "&", "Entry", "=", "MD", ".", "second", ";", "if", "(", "!", "Entry", ".", "F", ")", "return", ";"], "ground_truth": ["Entry", ".", "F", "=", "<NUM_LIT>", ";"], "File": "DXILValueEnumerator", "Func": "dropFunctionFromMetadata", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7407, "Length": 60, "Cover_Rate": 0.379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "<STR_LIT>", "(", "N0", ".", "getNode", "(", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VT", ",", "SDLoc", "(", "N", ")", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "LN0", "->", "getPointerInfo", "(", ")", ",", "LN0", "->", "getAlignment", "(", ")", ",", "LN0", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LN0", ",", "<NUM_LIT>", ")", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Load", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering108", "Func": "performIntToFpCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7408, "Length": 196, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNUpwardRPTracker", "::", "reset", "(", "const", "MachineInstr", "&", "MI", ")", "{", "MRI", "=", "&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "LiveRegs", "=", "getLiveRegsAfter", "(", "MI", ",", "LIS", ")", ";"], "ground_truth": ["MaxPressure", "=", "CurPressure", "=", "getRegPressure", "(", "*", "MRI", ",", "LiveRegs", ")", ";"], "File": "GCNRegPressure22", "Func": "reset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7409, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ImageStore", "&&", "Subtarget", "->", "hasImageStoreD16Bug", "(", ")", ")", "{", "EVT", "IntStoreVT", "=", "StoreVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "IntVData", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntStoreVT", ",", "VData", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "DAG", ".", "ExtractVectorElements", "(", "IntVData", ",", "Elts", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "PackedElts", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Elts", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "I", "+=", "<NUM_LIT>", ")", "{", "SDValue", "Pair", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "{", "Elts", "[", "I", "*", "<NUM_LIT>", "]", ",", "Elts", "[", "I", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", "}", ")", ";", "SDValue", "IntPair", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Pair", ")", ";", "PackedElts", ".", "push_back", "(", "IntPair", ")", ";", "}", "PackedElts", ".", "resize", "(", "PackedElts", ".", "size", "(", ")", "*", "<NUM_LIT>", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "PackedElts", ".", "size", "(", ")", ")", ";"], "File": "SIISelLowering132", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7410, "Length": 181, "Cover_Rate": 0.3724279835390947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "getAddr", "(", "N", ",", "Ty", ",", "DAG", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering42", "Func": "lowerJumpTable", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7411, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmpge_epi32_mask", "(", "__mmask8", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmpge_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7412, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemoryBound", "=", "MemBoundAttr", ".", "getValueAsBool", "(", ")", ";", "Attribute", "WaveLimitAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "WaveLimiter", "=", "WaveLimitAttr", ".", "getValueAsBool", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_KERNEL", "||", "CC", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "ExplicitKernArgSize", "=", "ST", ".", "getExplicitKernArgSize", "(", "F", ",", "MaxKernArgAlign", ")", ";"], "File": "AMDGPUMachineFunction21", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7413, "Length": 62, "Cover_Rate": 0.36904761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TC", ".", "endOfFunction", "(", "ErrorLoc", ")", ";", "if", "(", "!", "LastFunctionLabel", ")", "return", ";", "auto", "TempSym", "=", "getContext", "(", ")", ".", "createLinkerPrivateTempSymbol", "(", ")", ";", "getStreamer", "(", ")", ".", "emitLabel", "(", "TempSym", ")", ";"], "ground_truth": ["auto", "Start", "=", "MCSymbolRefExpr", "::", "create", "(", "LastFunctionLabel", ",", "getContext", "(", ")", ")", ";"], "File": "WebAssemblyAsmParser", "Func": "onEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7414, "Length": 48, "Cover_Rate": 0.4752475247524752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineCFGStructurizer", "::", "PathToKind", "<ISA_LIT>MachineCFGStructurizer", "::", "singlePathTo", "(", "MachineBasicBlock", "*", "SrcMBB", ",", "MachineBasicBlock", "*", "DstMBB", ",", "bool", "AllowSideEntry", ")", "const", "{", "assert", "(", "DstMBB", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "while", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SrcMBB", "=", "*", "SrcMBB", "->", "succ_begin", "(", ")", ";", "if", "(", "SrcMBB", "==", "DstMBB", ")", "return", "SinglePath_InPath", ";", "if", "(", "!", "AllowSideEntry", "&&", "SrcMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "return", "Not_SinglePath", ";", "}", "if", "(", "SrcMBB", "&&", "SrcMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "return", "SinglePath_NotInPath", ";"], "ground_truth": ["return", "Not_SinglePath", ";"], "File": "R600MachineCFGStructurizer", "Func": "singlePathTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7415, "Length": 100, "Cover_Rate": 0.9900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "CCMask", "&", "<STR_LIT>", ")", "|", "(", "CCMask", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", "|", "(", "CCMask", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", "|", "(", "CCMask", "&", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo16", "Func": "reverseCCMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7416, "Length": 36, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonTargetTransformInfo26", "Func": "getShuffleCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7417, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "get<ISA_LIT>Subtarget", "(", ")", "const", "{", "return", "*", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine", "Func": "getX86Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7418, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "isa", "<", "ScalableVectorType", ">", "(", "ValTy", ")", ")", "return", "getArithmeticReductionCostSVE", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";"], "ground_truth": ["MVT", "MTy", "=", "LT", ".", "second", ";"], "File": "AArch64TargetTransformInfo36", "Func": "getArithmeticReductionCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7419, "Length": 87, "Cover_Rate": 0.4084507042253521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "arm_gen_compare_reg", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ",", "rtx", "scratch", ")", "{", "machine_mode", "mode", ";", "rtx", "cc_reg", ";", "int", "dimode_comparison", "=", "GET_MODE", "(", "x", ")", "==", "DImode", "||", "GET_MODE", "(", "y", ")", "==", "DImode", ";", "if", "(", "dimode_comparison", "&&", "!", "REG_P", "(", "x", ")", ")", "x", "=", "force_reg", "(", "DImode", ",", "x", ")", ";", "mode", "=", "SELECT_CC_MODE", "(", "code", ",", "x", ",", "y", ")", ";", "cc_reg", "=", "gen_rtx_REG", "(", "mode", ",", "CC_REGNUM", ")", ";", "if", "(", "dimode_comparison", "&&", "mode", "!=", "CC_CZmode", ")", "{", "rtx", "clobber", ",", "set", ";", "if", "(", "mode", "==", "CC_Zmode", "&&", "y", "!=", "const0_rtx", ")", "{", "gcc_assert", "(", "!", "reload_completed", ")", ";", "x", "=", "expand_binop", "(", "DImode", ",", "xor_optab", ",", "x", ",", "y", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "y", "=", "const0_rtx", ";", "}", "if", "(", "reload_completed", ")", "gcc_assert", "(", "scratch", "!=", "NULL", "&&", "GET_MODE", "(", "scratch", ")", "==", "SImode", ")", ";", "else", "scratch", "=", "gen_rtx_SCRATCH", "(", "SImode", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "scratch", ")", ";", "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "cc_reg", ",", "gen_rtx_COMPARE", "(", "mode", ",", "x", ",", "y", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "set", ",", "clobber", ")", ")", ")", ";"], "File": "arm4", "Func": "arm_gen_compare_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7420, "Length": 204, "Cover_Rate": 0.9107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "OptForSize", "=", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "ShouldCombineAggressively", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "<=", "CodeGenOpt", "::", "Default", ";", "if", "(", "!", "OptForSize", "&&", "ST", "->", "isTinyCore", "(", ")", ")", "IsConst64Disabled", "=", "true", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "PotentiallyNewifiableTFR", ".", "clear", "(", ")", ";", "findPotentialNewifiableTFRs", "(", "*", "BI", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "BI", "->", "begin", "(", ")", ",", "End", "=", "BI", "->", "end", "(", ")", ";", "MI", "!=", "End", ";", ")", "{", "MachineInstr", "&", "I1", "=", "*", "MI", "++", ";", "if", "(", "I1", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "ShouldCombineAggressively", "&&", "PotentiallyNewifiableTFR", ".", "count", "(", "&", "I1", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "isCombinableInstType", "(", "I1", ",", "TII", ",", "ShouldCombineAggressively", ")", ")", "continue", ";"], "File": "HexagonCopyToCombine14", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7421, "Length": 222, "Cover_Rate": 0.7762237762237763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>AsmBackend", "(", "STI", ",", "OSABI", ",", "TT", ".", "isArch64Bit", "(", ")", ",", "Options", ")", ";"], "File": "RISCVAsmBackend14", "Func": "createRISCVAsmBackend", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7422, "Length": 31, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewVReg", "=", "MRI", ".", "createVirtualRegister", "(", "SrcRC", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "NewVReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "SrcMO", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "SrcMO", ".", "setReg", "(", "NewVReg", ")", ";", "}", "else", "if", "(", "!", "IsVSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "&&", "IsVSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "&", "<STR_LIT>", ";", "assert", "(", "(", "IsF8Reg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSFReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewVReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVReg", ")", ".", "add", "(", "SrcMO", ")", ";", "SrcMO", ".", "setReg", "(", "NewVReg", ")", ";", "SrcMO", ".", "setSubReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCVSXCopy", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7423, "Length": 190, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheARM64leTarget", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheARM64beTarget", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>leTarget", ",", "create<ISA_LIT>leAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>beTarget", ",", "create<ISA_LIT>beAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheARM64leTarget", ",", "create<ISA_LIT>leAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "TheARM64beTarget", ",", "create<ISA_LIT>beAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>leTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "The<ISA_LIT>beTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheARM64leTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheARM64beTarget", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>leTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "The<ISA_LIT>beTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "TheARM64leTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCObjectStreamer", "(", "TheARM64beTarget", ",", "createMCStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>leTarget", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "AArch64MCTargetDesc45", "Func": "LLVMInitializeAArch64TargetMC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7424, "Length": 135, "Cover_Rate": 0.41411042944785276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_umax_scal_v4si_uu", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmaxvq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7425, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tile64Type", "type", "=", "Tile64TypeOf", "(", "MI", ")", ";", "return", "(", "type", "==", "TypeMeS", "||", "type", "==", "TypeMeL", ")", ";"], "ground_truth": ["}"], "File": "Tile64VLIWPacketizer", "Func": "isTile64MemInstruction", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7426, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>InstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "isVariadic", "(", ")", "||", "OpNo", ">=", "Desc", ".", "getNumOperands", "(", ")", "||", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", "==", "-", "<NUM_LIT>", ")", "{"], "File": "SIInstrInfo119", "Func": "getOpRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7427, "Length": 79, "Cover_Rate": 0.5642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "WideTy", ".", "isSimple", "(", ")", ")", ";", "return", "Subtarget", ".", "isHVXVectorType", "(", "WideTy", ".", "getSimpleVT", "(", ")", ",", "true", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "shouldWidenToHvx", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7428, "Length": 27, "Cover_Rate": 0.36486486486486486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "K", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "Cpu0AsmParser", "Func": "Cpu0Operand", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7429, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclt_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{", "return", "(", "__a", "<", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclt_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7430, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtsh2sd_mask_round", "(", "__B", ",", "__A", ",", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_cvtsh_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7431, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmlsl_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7432, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ".", "getNode", "(", ")", ";"], "File": "SICISelDAGToDAG", "Func": "getGlobalBaseReg", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7433, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CS", ":", "C<ISA_LIT>", ")", "{", "unsigned", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "if", "(", "CS", ".", "isSpilledToReg", "(", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CS", ".", "getDstReg", "(", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "true", ")", ")", ";"], "File": "SIFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7434, "Length": 82, "Cover_Rate": 0.43617021276595747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vtrnq_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7435, "Length": 70, "Cover_Rate": 0.44871794871794873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "DstAlign", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Size", ">=", "<NUM_LIT>", "&&", "DstAlign", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "SIISelLowering (2)", "Func": "getOptimalMemOpType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7436, "Length": 55, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "unsigned", "AM3Opc", "=", "(", "ImplicitRn", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Binary", "|=", "(", "(", "<STR_LIT>", "(", "AM3Opc", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "Binary", "|=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "AM3Opc", ")", ")", "{"], "ground_truth": ["Binary", "|=", "(", "ImmOffs", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter7", "Func": "emitMiscLoadStoreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7437, "Length": 112, "Cover_Rate": 0.35443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RC", "->", "contains", "(", "PReg", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "X86ISelLowering160", "Func": "AddLiveIn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7438, "Length": 26, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fn", "=", "SYMBOL_REF_DECL", "(", "fnx", ")", ";", "if", "(", "!", "fn", ")", "return", "FALSE", ";", "vis", "=", "DECL_VISIBILITY", "(", "fn", ")", ";", "if", "(", "vis", "==", "VISIBILITY_PROTECTED", ")", "vis", "=", "VISIBILITY_DEFAULT", ";", "else", "if", "(", "flag_shlib", ")", "return", "TRUE", ";", "ret", "=", "default_binds_local_p_1", "(", "fn", ",", "flag_pic", ")", ";", "DECL_VISIBILITY", "(", "fn", ")", "=", "vis", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "frv", "Func": "frv_local_funcdesc_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7439, "Length": 60, "Cover_Rate": 0.6741573033707865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", "->", "insert", "(", "MI", ",", "EarlierMI", ")", ";", "MachineOperand", "&", "HighRegOp", "=", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "LowRegOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "HighRegOp", ".", "setReg", "(", "RI", ".", "getSubReg", "(", "HighRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "LowRegOp", ".", "setReg", "(", "RI", ".", "getSubReg", "(", "LowRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "MachineOperand", "&", "HighOffsetOp", "=", "EarlierMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MachineOperand", "&", "LowOffsetOp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZInstrInfo12", "Func": "splitMove", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7440, "Length": 89, "Cover_Rate": 0.3991031390134529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_InputTLSGdSymbols", ".", "insert", "(", "&", "pInfo", ")", ";", "m_MultipartList", ".", "back", "(", ")", ".", "m_TLSNum", "+=", "<NUM_LIT>", ";", "m_MultipartList", ".", "back", "(", ")", ".", "m_TLSDynNum", "+=", "<NUM_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsGOT", "Func": "reserveTLSGdEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7441, "Length": 31, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AllocaInst", "*", "<ISA_LIT>LibCalls", "::", "insertAlloca", "(", "CallInst", "*", "UI", ",", "IRBuilder", "<", ">", "&", "B", ",", "const", "char", "*", "prefix", ")", "{", "BasicBlock", "::", "iterator", "ItNew", "=", "getEntryIns", "(", "UI", ")", ";", "Function", "*", "UCallee", "=", "UI", "->", "getCalledFunction", "(", ")", ";", "Type", "*", "RetType", "=", "UCallee", "->", "getReturnType", "(", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "*", "ItNew", ")", ";", "AllocaInst", "*", "Alloc", "=", "B", ".", "CreateAlloca", "(", "RetType", ",", "nullptr", ",", "std", "::", "string", "(", "prefix", ")", "+", "UI", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["Alloc", "->", "setAlignment", "(", "Align", "(", "UCallee", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "RetType", ")", ")", ")", ";"], "File": "AMDGPULibCalls2", "Func": "insertAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7442, "Length": 110, "Cover_Rate": 0.9649122807017544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "addVectorIndexHOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7443, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>InsertVSETVLIPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>InsertVSETVLI", "(", ")", ";"], "File": "RISCVInsertVSETVLI", "Func": "createRISCVInsertVSETVLIPass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7444, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gen", "=", "gen_aarch64_split_simd_movv8hi", ";", "break", ";", "case", "E_V4SImode", ":", "gen", "=", "gen_aarch64_split_simd_movv4si", ";", "break", ";", "case", "E_V2DImode", ":", "gen", "=", "gen_aarch64_split_simd_movv2di", ";", "break", ";", "case", "E_V8HFmode", ":", "gen", "=", "gen_aarch64_split_simd_movv8hf", ";", "break", ";", "case", "E_V4SFmode", ":", "gen", "=", "gen_aarch64_split_simd_movv4sf", ";", "break", ";", "case", "E_V2DFmode", ":", "gen", "=", "gen_aarch64_split_simd_movv2df", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_insn", "(", "gen", "(", "dst", ",", "src", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "aarch645", "Func": "aarch64_split_simd_move", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7445, "Length": 70, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GroupingCost", "!=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "GroupingCost", ";", "if", "(", "ResourcesCost", "!=", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "ResourcesCost", ";"], "ground_truth": ["}"], "File": "SystemZMachineScheduler4", "Func": "dumpCosts", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7446, "Length": 29, "Cover_Rate": 0.8529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MutableMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "MutableMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "assert", "(", "llvm", "::", "any_of", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", ";", "}", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasSSE4A", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithSSE4A", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "BitBlend", "=", "lowerVectorShuffleAsBitBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BitBlend", ";"], "ground_truth": ["if", "(", "SDValue", "Unpack", "=", "lowerVectorShuffleAsPermuteAndUnpack", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Unpack", ";"], "File": "X86ISelLowering115", "Func": "lowerV8I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7447, "Length": 321, "Cover_Rate": 0.49613601236476046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "return", "CSR_<ISA_LIT>_AllRegs_SaveList", ";"], "ground_truth": ["if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", "?", "CSR_<ISA_LIT>_CXX_TLS_Darwin_PE_SaveList", ":"], "File": "AArch64RegisterInfo10", "Func": "getCalleeSavedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7448, "Length": 51, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "<ISA_LIT>FI", "->", "setVarArgsFrameIndex", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "<ISA_LIT>CC", "<ISA_LIT>CCInfo", "(", "CallConv", ",", "ABI", ".", "IsO32", "(", ")", ",", "CCInfo", ")", ";", "Function", "::", "const_arg_iterator", "FuncArg", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "arg_begin", "(", ")", ";", "bool", "UseSoftFloat", "=", "Subtarget", ".", "abiUsesSoftFloat", "(", ")", ";", "<ISA_LIT>CCInfo", ".", "analyzeFormalArguments", "(", "Ins", ",", "UseSoftFloat", ",", "FuncArg", ")", ";", "<ISA_LIT>FI", "->", "setFormalArgInfo", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "<ISA_LIT>CCInfo", ".", "hasByValArg", "(", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "OutChains", ";", "unsigned", "CurArgIdx", "=", "<NUM_LIT>", ";", "<STR_LIT>", "ByValArg", "=", "<ISA_LIT>CCInfo", ".", "byval_begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "Ins", "[", "i", "]", ".", "isOrigArg", "(", ")", ")", "{", "std", "::", "advance", "(", "FuncArg", ",", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "i", "]", ".", "getOrigArgIndex", "(", ")", ";", "}", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "IsRegLoc", "=", "VA", ".", "isRegLoc", "(", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "Flags", ".", "getByValSize", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ByValArg", "!=", "<ISA_LIT>CCInfo", ".", "byval_end", "(", ")", ")", ";", "copyByValRegs", "(", "Chain", ",", "DL", ",", "OutChains", ",", "DAG", ",", "Flags", ",", "InVals", ",", "&", "*", "FuncArg", ",", "<ISA_LIT>CCInfo", ",", "*", "ByValArg", ")", ";", "++", "ByValArg", ";", "continue", ";"], "ground_truth": ["}"], "File": "Cpu0ISelLowering4", "Func": "LowerFormalArguments", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7449, "Length": 368, "Cover_Rate": 0.41865756541524457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "Reg", "=", "GPRDecoderTable", "[", "RegNo", "]", ";"], "File": "BPFDisassembler", "Func": "DecodeGPRRegisterClass", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7450, "Length": 19, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "false", ";", "if", "(", "rtx_equal_p", "(", "op0", ",", "true_cond", ")", "&&", "rtx_equal_p", "(", "op1", ",", "false_cond", ")", ")", ";", "else", "if", "(", "rtx_equal_p", "(", "op1", ",", "true_cond", ")", "&&", "rtx_equal_p", "(", "op0", ",", "false_cond", ")", "&&", "!", "HONOR_NANS", "(", "compare_mode", ")", "&&", "!", "HONOR_SIGNED_ZEROS", "(", "compare_mode", ")", ")", "max_p", "=", "!", "max_p", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "rs60001", "Func": "rs6000_maybe_emit_maxc_minc", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7451, "Length": 59, "Cover_Rate": 0.3224043715846995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "bool", "IsPre", "=", "AM", "==", "<STR_LIT>", "||", "AM", "==", "<STR_LIT>", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "<STR_LIT>", "ExtType", "=", "LD", "->", "getExtensionType", "(", ")", ";", "bool", "InsertTo64", "=", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "InsertTo64", "=", "true", ";", "DstVT", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "InsertTo64", "=", "DstVT", "==", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "ExtType", "==", "<STR_LIT>", ")", "{", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "InsertTo64", "=", "DstVT", "==", "<STR_LIT>", ";", "DstVT", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", ".", "is64BitVector", "(", ")", ")", "{", "Opcode", "=", "IsPre", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "{"], "File": "AArch64ISelDAGToDAG1", "Func": "tryIndexedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7452, "Length": 326, "Cover_Rate": 0.4312169312169312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "(", "intptr_t", ")", "(", "MR", "->", "getResultPointer", "(", ")", ")", "-", "MR", "->", "getConstantVal", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "getJumpTableBaseAddr", "(", "MR", "->", "getJumpTableIndex", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "getConstantPoolEntryAddr", "(", "MR", "->", "getConstantPoolIndex", "(", ")", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "ARMJITInfo", "Func": "resolveRelocDestAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7453, "Length": 66, "Cover_Rate": 0.3626373626373626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabsq_f32", "(", "float32x4_t", "__a", ")", "{", "return", "(", "float32x4_t", ")", "__builtin_neon_vabsv4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vabsq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7454, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeT2ShifterImmOperand", "(", "MCInst", "&", "Inst", ",", "uint32_t", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2ShifterImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7455, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ResetTmpOffsetMap", "(", ")", "{"], "ground_truth": ["FiTmpOffsetMap", ".", "clear", "(", ")", ";", "SetTmpSize", "(", "<NUM_LIT>", ")", ";"], "File": "PIC16ISelLowering1", "Func": "ResetTmpOffsetMap", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7456, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Val", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "SL", ",", "PtrVT", ")", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Store", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "unsigned", "BaseAlign", "=", "Store", "->", "getAlignment", "(", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Lo", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "HiStore", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "SL", ",", "Hi", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "Size", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "SplitVectorStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7457, "Length": 221, "Cover_Rate": 0.6519174041297935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["TargetRegistry", "::", "RegisterTarget", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", "(", "Triple", "::", "ArchType", ")", "{", "return", "false", ";", "}", ",", "false", ")", ";"], "File": "J2TargetInfo", "Func": "LLVMInitializeJ2TargetInfo", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7458, "Length": 35, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasUsableDSOffset", "(", ")", "&&", "Alignment", "<", "Align", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "RequiredAlignment", "=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", ")", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";", "return", "true", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasDS96AndDS128", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", ")", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Alignment", ">=", "RequiredAlignment", "||", "Alignment", "<", "Align", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasDS96AndDS128", "(", ")", "||", "!", "Subtarget", "->", "useDS128", "(", ")", ")", "return", "false", ";", "RequiredAlignment", "=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasUnalignedDSAccessEnabled", "(", ")", ")", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "Alignment", ">=", "RequiredAlignment", "||", "Alignment", "<", "Align", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":"], "ground_truth": ["if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "false", ";"], "File": "SIISelLowering62", "Func": "allowsMisalignedMemoryAccessesImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7459, "Length": 174, "Cover_Rate": 0.37259100642398285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "EnableRegisterScavenging", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "needsFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "PPCRegisterInfo65", "Func": "getReservedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7460, "Length": 106, "Cover_Rate": 0.5047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";"], "ground_truth": ["SDValue", "In", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering101", "Func": "LowerFP_ROUND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7461, "Length": 23, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "tilegx_got_symbol", "(", "void", ")", "{", "if", "(", "g_got_symbol", "==", "NULL", ")", "g_got_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "g_got_symbol", ";"], "File": "tilegx", "Func": "tilegx_got_symbol", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7462, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DecodeRegListOperand", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "default", ":"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodeMemMMImm12", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7463, "Length": 83, "Cover_Rate": 0.3346774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "unsigned", "Flags", "=", "MI", "->", "getFlags", "(", ")", ";"], "ground_truth": ["if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "||", "(", "Flags", "&", "<STR_LIT>", ")", ")", "OS", "<<", "<STR_LIT>", ";"], "File": "X86IntelInstPrinter6", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7464, "Length": 73, "Cover_Rate": 0.5572519083969466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "X86ISelLowering200", "Func": "getTargetNodeName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7465, "Length": 462, "Cover_Rate": 0.32083333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsFSHR", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "APInt", "APIntShiftAmt", ";", "if", "(", "<STR_LIT>", "(", "Amt", ",", "APIntShiftAmt", ")", ")", "{", "uint64_t", "ShiftAmt", "=", "APIntShiftAmt", ".", "urem", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getTargetConstant", "(", "ShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "IsFSHR", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ",", "Amt", ")", ";", "}", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "if", "(", "!", "OptForSize", "&&", "Subtarget", ".", "isSHLDSlow", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsFSHR", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "Amt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Amt", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "LowerFunnelShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7466, "Length": 200, "Cover_Rate": 0.5291005291005291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "EltSize", ">=", "<NUM_LIT>", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTRNMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIPMask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", "||", "isVZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "WhichResult", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7467, "Length": 113, "Cover_Rate": 0.3923611111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "visit", "(", "F", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7468, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", ")", ")", "&&", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", ")", ")", "&&", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "isAdvSIMDModImmType9", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7469, "Length": 44, "Cover_Rate": 0.8301886792452831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasVInstructionsI64", "(", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasVInstructionsF16", "(", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasVInstructionsF32", "(", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", ".", "hasVInstructionsF64", "(", ")", ")", "return", "false", ";", "break", ";", "}", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", ">", "Subtarget", ".", "getMaxELENForFixedLengthVectors", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "LMul", "=", "divideCeil", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "MinVLen", ")", ";"], "File": "RISCVISelLowering18", "Func": "useRVVForFixedLengthVectorVT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7470, "Length": 97, "Cover_Rate": 0.3745173745173745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "rs6000_hard_regno_nregs", "[", "m", "]", "[", "r", "]", ">", "<NUM_LIT>", ")", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "GET_MODE_NAME", "(", "m", ")", ",", "rs6000_hard_regno_nregs", "[", "m", "]", "[", "r", "]", ")", ";", "else", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "call_used_regs", "[", "r", "]", ")", "{", "if", "(", "len", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "len", "=", "<NUM_LIT>", ";", "comma", "=", "<STR_LIT>", ";", "}", "len", "+=", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "comma", ",", "<STR_LIT>", ")", ";", "comma", "=", "<STR_LIT>", ";", "}", "if", "(", "fixed_regs", "[", "r", "]", ")", "{"], "ground_truth": ["if", "(", "len", ">", "<NUM_LIT>", ")", "{"], "File": "rs60004", "Func": "rs6000_debug_reg_print", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7471, "Length": 123, "Cover_Rate": 0.3360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "VMask", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Chain", "}", ";"], "File": "X86ISelLowering (3)", "Func": "getGatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7472, "Length": 92, "Cover_Rate": 0.3524904214559387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Lower256IntArith", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "LowerADD_SUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7473, "Length": 34, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ISD", "&&", "<STR_LIT>", ")", ";", "EVT", "SrcTy", "=", "TLI", "->", "getValueType", "(", "Src", ")", ";", "EVT", "DstTy", "=", "TLI", "->", "getValueType", "(", "Dst", ")", ";", "if", "(", "!", "SrcTy", ".", "isSimple", "(", ")", "||", "!", "DstTy", ".", "isSimple", "(", ")", ")", "return", "VectorTargetTransformImpl", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "static", "const", "<ISA_LIT>TypeConversionCostTblEntry", "AVXConversionTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", ".", "hasAVX", "(", ")", ")", "{", "int", "Idx", "=", "FindInConvertTable", "(", "AVXConversionTbl", ",", "array_lengthof", "(", "AVXConversionTbl", ")", ",", "ISD", ",", "DstTy", ".", "getSimpleVT", "(", ")", ",", "SrcTy", ".", "getSimpleVT", "(", ")", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "AVXConversionTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "return", "VectorTargetTransformImpl", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering142", "Func": "getCastInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7474, "Length": 298, "Cover_Rate": 0.7198067632850241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "if", "(", "OrigRet", ".", "Reg", ")", "{", "SplitArgs", ".", "clear", "(", ")", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "RegOffsets", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "RegOffsets", ".", "push_back", "(", "Offset", ")", ";", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "CallReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "!", "RegOffsets", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "buildSequence", "(", "OrigRet", ".", "Reg", ",", "SplitRegs", ",", "RegOffsets", ")", ";", "}", "CallSeqStart", ".", "addImm", "(", "Handler", ".", "StackSize", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Handler", ".", "StackSize", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64CallLowering18", "Func": "lowerCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7475, "Length": 235, "Cover_Rate": 0.4467680608365019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "const", "FeatureBitset", "&", "featureBits", "=", "(", "(", "const", "MCDisassembler", "*", ")", "Decoder", ")", "->", "getSubtargetInfo", "(", ")", ".", "getFeatureBits", "(", ")", ";"], "ground_truth": ["if", "(", "(", "RegNo", "==", "<NUM_LIT>", "&&", "!", "featureBits", "[", "<STR_LIT>", "]", ")", "||", "RegNo", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";"], "File": "ARMDisassembler39", "Func": "DecoderGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7476, "Length": 53, "Cover_Rate": 0.5578947368421052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "K", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "MINA32AsmParser", "Func": "MINA32Operand", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7477, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", ";", "else", "IsValid", "=", "isShiftedInt", "<", "N", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "return", "IsValid", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser11", "Func": "isBareSimmNLsb0", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7478, "Length": 45, "Cover_Rate": 0.5487804878048781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "{", "FPOpOut", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";", "FPOpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "FPOpOut", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["Chain", "=", "SDValue", "(", "FPOpOut", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "EmitTailCallLoadFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7479, "Length": 48, "Cover_Rate": 0.3310344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "left", ")", "return", "aarch64_const_vec_all_same_in_range_p", "(", "x", ",", "<NUM_LIT>", ",", "bit_width", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "return", "aarch64_const_vec_all_same_in_range_p", "(", "x", ",", "<NUM_LIT>", ",", "bit_width", ")", ";"], "File": "aarch642", "Func": "aarch64_simd_shift_imm_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7480, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "ETy", "->", "getName", "(", ")", ")", ";", "DINodeArray", "Elements", "=", "ETy", "->", "getElements", "(", ")", ";", "for", "(", "const", "auto", "Element", ":", "Elements", ")", "{", "const", "auto", "*", "Enum", "=", "cast", "<", "DIEnumerator", ">", "(", "Element", ")", ";", "struct", "<STR_LIT>", "BTFEnum", ";", "BTFEnum", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "Enum", "->", "getName", "(", ")", ")", ";", "BTFEnum", ".", "Val", "=", "static_cast", "<", "uint32_t", ">", "(", "Enum", "->", "getValue", "(", ")", ")", ";", "EnumValues", ".", "push_back", "(", "BTFEnum", ")", ";", "}"], "ground_truth": ["}"], "File": "BTFDebug11", "Func": "completeType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7481, "Length": 90, "Cover_Rate": 0.8035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "insn_type", ")", "{", "case", "TYPE_STORE", ":", "if", "(", "dep_type", "==", "TYPE_IALU", "||", "dep_type", "==", "TYPE_SHIFT", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "GET_CODE", "(", "dep_pat", ")", "!=", "SET", ")", "break", ";"], "ground_truth": ["if", "(", "rtx_equal_p", "(", "SET_DEST", "(", "dep_pat", ")", ",", "SET_SRC", "(", "pat", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "sparc", "Func": "leon5_adjust_cost", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7482, "Length": 55, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "has<ISA_LIT>32", "(", ")", "&&", "!", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", "&&", "!", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "performMADD_MSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)4", "Func": "performSUBCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7483, "Length": 56, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Register", "getFPReg", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "RISCVFrameLowering", "Func": "getFPReg", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7484, "Length": 13, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtaq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtaq_x_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7485, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "Integer", ":", "{", "int64_t", "Imm", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Imm", ")", ")", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "AMDGPUOperand", "::", "CreateImm", "(", "Imm", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["case", "AsmToken", "::", "Identifier", ":"], "File": "AMDGPUAsmParser60", "Func": "parseSOppBrTarget", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7486, "Length": 62, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpconflictsi_256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_conflict_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7487, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG34", "Func": "PairDRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7488, "Length": 37, "Cover_Rate": 0.3854166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m128", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_setzero_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7489, "Length": 16, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "SlotIndexes", ">", "(", ")", ";"], "File": "PPCInstrInfo1", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7490, "Length": 37, "Cover_Rate": 0.6851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "AddrDispShift", ";", "assert", "(", "calcInstrDist", "(", "First", ",", "Last", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isReplaceable", "(", "First", ",", "Last", ",", "AddrDispShift", ")", ")", "{", "++", "I2", ";", "continue", ";", "}", "for", "(", "auto", "UI", "=", "MRI", "->", "use_begin", "(", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "UE", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "MachineOperand", "&", "MO", "=", "*", "UI", "++", ";", "MachineInstr", "&", "MI", "=", "*", "MO", ".", "getParent", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["int", "MemOpNo", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", "+", "<STR_LIT>", "(", "Desc", ")", ";"], "File": "X86OptimizeLEAs14", "Func": "removeRedundantLEAs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7491, "Length": 116, "Cover_Rate": 0.31351351351351353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasEnhancedDAT2", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "hasEnhancedDAT2", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7492, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerUINT_TO_FP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7493, "Length": 32, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Flags", "&", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "CannotTailPredicate", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops17", "Func": "CheckTPValidity", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7494, "Length": 29, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PALMD", "::", "Key", "::", "VS_SCRATCH_<ISA_LIT>ZE", ";", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "return", "PALMD", "::", "Key", "::", "GS_SCRATCH_<ISA_LIT>ZE", ";", "case", "CallingConv", "::", "<ISA_LIT>_ES", ":", "return", "PALMD", "::", "Key", "::", "ES_SCRATCH_<ISA_LIT>ZE", ";", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "return", "PALMD", "::", "Key", "::", "HS_SCRATCH_<ISA_LIT>ZE", ";", "case", "CallingConv", "::", "<ISA_LIT>_LS", ":", "return", "PALMD", "::", "Key", "::", "LS_SCRATCH_<ISA_LIT>ZE", ";", "default", ":", "return", "PALMD", "::", "Key", "::", "CS_SCRATCH_<ISA_LIT>ZE", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata", "Func": "getScratchSizeKey", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7495, "Length": 65, "Cover_Rate": 0.6632653061224489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VarArgsBytes", "=", "MFI", ".", "getObjectSize", "(", "AFI", "->", "getVarArgsFrameIndex", "(", ")", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "VarArgsBytes", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "VarArgsBytes", ")", ")", "Opc", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "VarArgsBytes", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "AlreadyAdjusted", "+=", "<NUM_LIT>", ";", "}", "if", "(", "UseSaveRestoreFunclet", "&&", "Last", ">", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "StackSlotsUsedByFunclet", "=", "Last", "-", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "*", "StackSlotsUsedByFunclet", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "store_funclet_name", "[", "Last", "-", "<STR_LIT>", "]", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "AlreadyAdjusted", "+=", "<NUM_LIT>", "*", "(", "StackSlotsUsedByFunclet", "+", "<NUM_LIT>", ")", ";", "SavedBlink", "=", "true", ";", "}", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "SavedBlink", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "AlreadyAdjusted", "+=", "<NUM_LIT>", ";", "}", "if", "(", "AFI", "->", "MaxCallStackReq", ">", "<NUM_LIT>", ")", "MFI", ".", "setStackSize", "(", "MFI", ".", "getStackSize", "(", ")", "+", "AFI", "->", "MaxCallStackReq", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "MFI", ".", "getStackSize", "(", ")", "-", "AlreadyAdjusted", ")", "<<", "<STR_LIT>", ")", ";", "generateStackAdjustment", "(", "MBB", ",", "MBBI", ",", "*", "ST", ".", "getInstrInfo", "(", ")", ",", "dl", ",", "-", "(", "MFI", ".", "getStackSize", "(", ")", "-", "AlreadyAdjusted", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "MFI", ".", "getStackSize", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MFI", ".", "getStackSize", "(", ")", ")", ";"], "File": "ARCFrameLowering12", "Func": "emitPrologue", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7496, "Length": 445, "Cover_Rate": 0.4499494438827098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_fnms", "(", "qword", "a", ",", "qword", "b", ",", "qword", "c", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_nmsub", "(", "(", "vec_float4", ")", "(", "a", ")", ",", "(", "vec_float4", ")", "(", "b", ")", ",", "(", "vec_float4", ")", "(", "c", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_fnms", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7497, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmaxuw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_max_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7498, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LinkerConfig", "::", "DynObj", "==", "pConfig", ".", "codeGenType", "(", ")", "||", "LinkerConfig", "::", "Exec", "==", "pConfig", ".", "codeGenType", "(", ")", "||", "LinkerConfig", "::", "Binary", "==", "pConfig", ".", "codeGenType", "(", ")", ")", ";", "m_PLT0", "=", "hexagon_plt0", ";", "m_PLT0Size", "=", "sizeof", "(", "hexagon_plt0", ")", ";", "new", "<ISA_LIT>PLT0", "(", "*", "m_pSectionData", ")", ";", "pSection", ".", "setAlign", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonPLT", "Func": "HexagonPLT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7499, "Length": 59, "Cover_Rate": 0.6781609195402298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "emit_insn", "(", "x", ")", ";", "sp_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "reg", "=", "copy_rtx", "(", "GET_CODE", "(", "PATTERN", "(", "x", ")", ")", "==", "PARALLEL", "?", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "x", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ":", "SET_DEST", "(", "PATTERN", "(", "x", ")", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";"], "ground_truth": ["add_reg_note", "(", "x", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "SImode", ",", "sp_reg", ",", "plus_constant", "(", "SImode", ",", "sp_reg", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "reg", ")", ")", ")", ")", ")", ";"], "File": "sh4", "Func": "pop", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7500, "Length": 92, "Cover_Rate": 0.38493723849372385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Loc", "=", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "getStartIdx", "(", ")", ";", "Loc", "<", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "getEndIdx", "(", ")", "+", "<NUM_LIT>", ";", "Loc", "++", ")", "{", "if", "(", "MBBI", "->", "isCFIInstruction", "(", ")", ")", "CFICount", "++", ";", "MBBI", "++", ";", "}", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "std", "::", "vector", "<", "MCCFIInstruction", ">", "CFIInstructions", "=", "C", ".", "getMF", "(", ")", "->", "getFrameInstructions", "(", ")", ";", "if", "(", "CFICount", ">", "<NUM_LIT>", "&&", "CFICount", "!=", "CFIInstructions", ".", "size", "(", ")", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo153", "Func": "getOutliningCandidateInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7501, "Length": 97, "Cover_Rate": 0.3211920529801324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getScalarType", "(", ")", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Load1", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Alignment", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "Increment", ")", ";", "SDValue", "Load2", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "Alignment", ")", ")", ";"], "ground_truth": ["SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Load2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering171", "Func": "PerformLOADCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7502, "Length": 200, "Cover_Rate": 0.4662004662004662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getFramePointerSaveOffset", "(", "bool", "is<ISA_LIT>64", ",", "bool", "isDarwinABI", ")", "{", "if", "(", "isDarwinABI", ")", "return", "is<ISA_LIT>64", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "return", "is<ISA_LIT>64", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCFrameInfo1", "Func": "getFramePointerSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7503, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "ResTy", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "T", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG1", "Func": "SelectP2D", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7504, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "IMask", ")", ";", "if", "(", "PreservedSrc", ".", "isUndef", "(", ")", ")", "PreservedSrc", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "IMask", ",", "Op", ",", "PreservedSrc", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "getScalarMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7505, "Length": 74, "Cover_Rate": 0.3894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "End", "=", "MBB", ".", "end", "(", ")", ";", "--", "End", ";", "assert", "(", "End", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "--", "End", ";", "if", "(", "&", "MI", "!=", "&", "*", "End", ")", "return", "false", ";", "}", "if", "(", "FallthroughOpc", "!=", "<STR_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "MFI", ".", "isVRegStackified", "(", "Reg", ")", ")", "{", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CopyLocalOpc", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ")", ";"], "File": "WebAssemblyPeephole18", "Func": "MaybeRewriteToFallthrough", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7506, "Length": 121, "Cover_Rate": 0.4763779527559055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "info", "->", "vrsave_mask", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "vrsave_mask", ")", ";", "if", "(", "info", "->", "push_p", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "push_p", ")", ";", "if", "(", "info", "->", "calls_p", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "calls_p", ")", ";", "if", "(", "info", "->", "gp_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "gp_save_offset", ")", ";", "if", "(", "info", "->", "fp_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "fp_save_offset", ")", ";", "if", "(", "info", "->", "altivec_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "altivec_save_offset", ")", ";", "if", "(", "info", "->", "spe_gp_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "spe_gp_save_offset", ")", ";", "if", "(", "info", "->", "vrsave_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "vrsave_save_offset", ")", ";", "if", "(", "info", "->", "lr_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "lr_save_offset", ")", ";", "if", "(", "info", "->", "cr_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "cr_save_offset", ")", ";", "if", "(", "info", "->", "toc_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "toc_save_offset", ")", ";", "if", "(", "info", "->", "varargs_save_offset", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "varargs_save_offset", ")", ";", "if", "(", "info", "->", "total_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "info", "->", "total_size", ")", ";", "if", "(", "info", "->", "vars_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "info", "->", "vars_size", ")", ";", "if", "(", "info", "->", "parm_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "parm_size", ")", ";", "if", "(", "info", "->", "fixed_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "fixed_size", ")", ";", "if", "(", "info", "->", "gp_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "gp_size", ")", ";", "if", "(", "info", "->", "spe_gp_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "spe_gp_size", ")", ";", "if", "(", "info", "->", "fp_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "fp_size", ")", ";", "if", "(", "info", "->", "altivec_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "altivec_size", ")", ";", "if", "(", "info", "->", "vrsave_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "vrsave_size", ")", ";", "if", "(", "info", "->", "altivec_padding_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "altivec_padding_size", ")", ";", "if", "(", "info", "->", "spe_padding_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "spe_padding_size", ")", ";", "if", "(", "info", "->", "lr_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "lr_size", ")", ";", "if", "(", "info", "->", "cr_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "cr_size", ")", ";", "if", "(", "info", "->", "toc_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "toc_size", ")", ";"], "ground_truth": ["if", "(", "info", "->", "save_size", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "info", "->", "save_size", ")", ";"], "File": "rs60003", "Func": "debug_stack_info", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7507, "Length": 463, "Cover_Rate": 0.6307901907356949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_arc_ifcvt", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_arc_ifcvt", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "arc", "Func": "pass_arc_ifcvt", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7508, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'T'", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'S'", ")", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "}", "else", "{", "h8300_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "h8300_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "CONST_INT", ":", "{", "int", "n", "=", "INTVAL", "(", "addr", ")", ";", "if", "(", "TARGET_H8300", ")", "n", "=", "(", "int", ")", "(", "short", ")", "n", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "n", ")", ";"], "File": "h83004", "Func": "h8300_print_operand_address", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7509, "Length": 131, "Cover_Rate": 0.34656084656084657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "VT", ".", "is256BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "V2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "VT", ".", "isInteger", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "<NUM_LIT>", "<<", "Shift", ")", "<", "NumElems", ")", "{", "if", "(", "SVOp", "->", "getMaskElt", "(", "<NUM_LIT>", "<<", "Shift", ")", "==", "<NUM_LIT>", ")", "break", ";", "Shift", "+=", "<NUM_LIT>", ";", "if", "(", "Shift", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "}", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "Shift", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{"], "ground_truth": ["int", "EltIdx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";"], "File": "X86ISelLowering178", "Func": "lowerVectorIntExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7510, "Length": 183, "Cover_Rate": 0.3327272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "FISCISelDAGToDAG", "Func": "FISCDAGToDAGISel", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7511, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Branch", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "BranchTarget", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo110", "Func": "getUnconditionalBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7512, "Length": 20, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RC", "=", "CurDAG", "->", "getTargetConstant", "(", "TRC", "->", "getID", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "NewOp", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "RC", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutOps", ".", "push_back", "(", "NewOp", ")", ";"], "File": "PPCISelDAGToDAG32", "Func": "SelectInlineAsmMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7513, "Length": 55, "Cover_Rate": 0.5045871559633027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo2", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7514, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ",", "MaybeAlign", "Alignment", ")", "{", "if", "(", "!", "(", "ST", "->", "hasAVX512", "(", ")", "||", "(", "ST", "->", "hasFastGather", "(", ")", "&&", "ST", "->", "hasAVX2", "(", ")", ")", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "DataVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "DataTy", ")", ")", "{"], "ground_truth": ["unsigned", "NumElts", "=", "DataVTy", "->", "getNumElements", "(", ")", ";"], "File": "X86TargetTransformInfo108", "Func": "isLegalMaskedGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7515, "Length": 65, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mips_expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "d", "->", "perm", ",", "nelt", ")", ")", "return", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "perm2", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "+", "nelt", ")", "&", "(", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "if", "(", "mips_expand_vselect_vconcat", "(", "d", "->", "target", ",", "d", "->", "op1", ",", "d", "->", "op0", ",", "perm2", ",", "nelt", ")", ")", "return", "true", ";", "}", "if", "(", "mips_expand_vpc_loongson_even_odd", "(", "d", ")", ")", "return", "true", ";", "if", "(", "mips_expand_vpc_loongson_pshufh", "(", "d", ")", ")", "return", "true", ";", "if", "(", "mips_expand_vpc_loongson_bcast", "(", "d", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "mips4", "Func": "mips_expand_vec_perm_const_1", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7516, "Length": 121, "Cover_Rate": 0.555045871559633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "DstMO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "SrcMO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsVSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "&&", "!", "IsVSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "&", "<STR_LIT>", ";", "assert", "(", "(", "IsF8Reg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSFReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewVReg", "=", "MRI", ".", "createVirtualRegister", "(", "SrcRC", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "NewVReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "SrcMO", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "SrcMO", ".", "setReg", "(", "NewVReg", ")", ";", "}", "else", "if", "(", "!", "IsVSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "&&", "IsVSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "&", "<STR_LIT>", ";", "assert", "(", "(", "IsF8Reg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSFReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewVReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVReg", ")", ".", "addOperand", "(", "SrcMO", ")", ";"], "File": "PPCVSXCopy1", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7517, "Length": 275, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PatmosTargetMachine", "Func": "addInstSelector", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7518, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegOffsets", ".", "lookup", "(", "<STR_LIT>", ")", "!=", "(", "-", "<NUM_LIT>", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "StackAdjust", "<<", "<STR_LIT>", "<<", "CFARegisterOffset", "<<", "<STR_LIT>", "<<", "RegOffsets", "[", "<NUM_LIT>", "]", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "}", "if", "(", "RegOffsets", ".", "lookup", "(", "<STR_LIT>", ")", "!=", "(", "-", "<NUM_LIT>", "-", "StackAdjust", ")", ")", "{", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "}", "uint32_t", "CompactUnwindEncoding", "=", "CU", "::", "UNWIND_<ISA_LIT>_MODE_FRAME", ";", "switch", "(", "StackAdjust", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "CompactUnwindEncoding", "|=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "CompactUnwindEncoding", "|=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "CompactUnwindEncoding", "|=", "<NUM_LIT>", ";", "break", ";", "default", ":", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "StackAdjust", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "}", "static", "struct", "{", "unsigned", "Reg", ";", "unsigned", "Encoding", ";", "}", "GPRCSRegs", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_FIRST_PUSH_R6", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_FIRST_PUSH_R5", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_FIRST_PUSH_R4", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R12", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R11", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R10", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R9", "}", ",", "{", "<STR_LIT>", ",", "CU", "::", "UNWIND_<ISA_LIT>_FRAME_SECOND_PUSH_R8", "}", "}", ";", "int", "CurOffset", "=", "-", "<NUM_LIT>", "-", "StackAdjust", ";", "for", "(", "auto", "CSReg", ":", "GPRCSRegs", ")", "{", "auto", "Offset", "=", "RegOffsets", ".", "find", "(", "CSReg", ".", "Reg", ")", ";", "if", "(", "Offset", "==", "RegOffsets", ".", "end", "(", ")", ")", "continue", ";", "int", "RegOffset", "=", "Offset", "->", "second", ";", "if", "(", "RegOffset", "!=", "CurOffset", "-", "<NUM_LIT>", ")", "{", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "MRI", ".", "getName", "(", "CSReg", ".", "Reg", ")", "<<", "<STR_LIT>", "<<", "RegOffset", "<<", "<STR_LIT>", "<<", "CurOffset", "<<", "<STR_LIT>", ")", ";", "return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";", "}", "CompactUnwindEncoding", "|=", "CSReg", ".", "Encoding", ";", "CurOffset", "-=", "<NUM_LIT>", ";", "}", "if", "(", "FloatRegCount", "==", "<NUM_LIT>", ")", "return", "CompactUnwindEncoding", ";", "CompactUnwindEncoding", "&=", "~", "CU", "::", "UNWIND_<ISA_LIT>_MODE_MASK", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_<ISA_LIT>_MODE_FRAME_D", ";", "if", "(", "FloatRegCount", ">", "<NUM_LIT>", ")", "{", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FloatRegCount", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CU", "::", "UNWIND_<ISA_LIT>_MODE_DWARF", ";"], "File": "ARMAsmBackend (2)1", "Func": "generateCompactUnwindEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7519, "Length": 390, "Cover_Rate": 0.3991811668372569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "OpUsefulBits", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Orig", ")", "{", "Mask", "=", "ResultUsefulBits", "&", "OpUsefulBits", ";", "Mask", "=", "Mask", ".", "shl", "(", "LSB", ")", ";", "}", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Orig", ")", "Mask", "|=", "(", "ResultUsefulBits", "&", "~", "OpUsefulBits", ")", ";", "}", "else", "{", "uint64_t", "Width", "=", "MSB", "+", "<NUM_LIT>", ";", "uint64_t", "LSB", "=", "UsefulBits", ".", "getBitWidth", "(", ")", "-", "Imm", ";", "OpUsefulBits", "=", "OpUsefulBits", ".", "shl", "(", "Width", ")", ";", "--", "OpUsefulBits", ";", "OpUsefulBits", "=", "OpUsefulBits", ".", "shl", "(", "LSB", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Orig", ")", "{", "Mask", "=", "ResultUsefulBits", "&", "OpUsefulBits", ";", "Mask", ".", "lshrInPlace", "(", "LSB", ")", ";", "}"], "ground_truth": ["if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Orig", ")", "Mask", "|=", "(", "ResultUsefulBits", "&", "~", "OpUsefulBits", ")", ";"], "File": "AArch64ISelDAGToDAG70", "Func": "getUsefulBitsFromBFM", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7520, "Length": 139, "Cover_Rate": 0.47278911564625853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "branch_to_delay_slot_p", "(", "insn", ")", ")", "{", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "which_alternative", "==", "<NUM_LIT>", ")", "{", "int", "nullify", "=", "INSN_ANNULLED_BRANCH_P", "(", "insn", ")", ";", "int", "xdelay", ";", "if", "(", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "<NUM_LIT>", ";", "if", "(", "!", "nullify", "&&", "length", "==", "<NUM_LIT>", "&&", "dbr_sequence_length", "(", ")", "==", "<NUM_LIT>", ")", "nullify", "=", "forward_branch_p", "(", "insn", ")", ";", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "nullify", ")", "{", "if", "(", "branch_needs_nop_p", "(", "insn", ")", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "pa", "Func": "pa_output_dbra", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7521, "Length": 163, "Cover_Rate": 0.32796780684104626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "BitWidth", "==", "<NUM_LIT>", "||", "BitWidth", "==", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Words", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "BitWidth", "/", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "W", "=", "extractHvxElementReg", "(", "VQ", ",", "DAG", ".", "getConstant", "(", "i", ",", "dl", ",", "<STR_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ")", ";", "Words", ".", "push_back", "(", "W", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Combines", ";", "assert", "(", "Words", ".", "size", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Words", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "SDValue", "C", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Words", "[", "i", "]", ",", "Words", "[", "i", "+", "<NUM_LIT>", "]", "}", ")", ";", "Combines", ".", "push_back", "(", "C", ")", ";", "}", "if", "(", "BitWidth", "==", "<NUM_LIT>", ")", "return", "Combines", "[", "<NUM_LIT>", "]", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "Combines", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX19", "Func": "LowerHvxBitcast", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7522, "Length": 178, "Cover_Rate": 0.48633879781420764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "shouldSignReturnAddress", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "getFramePointerReg", "(", ")", "==", "<STR_LIT>", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "||", "isThumb1Only", "(", ")", ";"], "File": "ARMSubtarget118", "Func": "splitFramePushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7523, "Length": 44, "Cover_Rate": 0.7719298245614035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "RA", "=", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "RA", ",", "getRegClassFor", "(", "VT", ")", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "lowerRETURNADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7524, "Length": 54, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ")", ";"], "File": "X86ISelLowering (3)", "Func": "getTargetShuffleNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7525, "Length": 31, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_ushlv2si_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshl_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7526, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerEH_SJLJ_DISPATCHSETUP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerEH_SJLJ_DISPATCHSETUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7527, "Length": 49, "Cover_Rate": 0.9074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixupLEAPass", "::", "RegUsageState", "FixupLEAPass", "::", "usesRegister", "(", "MachineOperand", "&", "p", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "RegUsageState", "RegUsage", "=", "RU_NotUsed", ";", "MachineInstr", "*", "MI", "=", "I", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "MachineOperand", "&", "opnd", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "opnd", ".", "isReg", "(", ")", "&&", "opnd", ".", "getReg", "(", ")", "==", "p", ".", "getReg", "(", ")", ")", "{", "if", "(", "opnd", ".", "isDef", "(", ")", ")", "return", "RU_Write", ";", "RegUsage", "=", "RU_Read", ";", "}"], "ground_truth": ["}"], "File": "X86FixupLEAs (2)", "Func": "usesRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7528, "Length": 97, "Cover_Rate": 0.9603960396039604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Immediate", "&&", "<STR_LIT>", ")", ";", "return", "Imm", ".", "Val", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "getImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7529, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo43", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7530, "Length": 67, "Cover_Rate": 0.33004926108374383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "specified", ")", "O", "<<", "<STR_LIT>", "<<", "reqntidx", "<<", "<STR_LIT>", "<<", "reqntidy", "<<", "<STR_LIT>", "<<", "reqntidz", "<<", "<STR_LIT>", ";", "unsigned", "maxntidx", ",", "maxntidy", ",", "maxntidz", ";", "specified", "=", "false", ";", "if", "(", "!", "llvm", "::", "getMaxNTIDx", "(", "F", ",", "maxntidx", ")", ")", "maxntidx", "=", "<NUM_LIT>", ";", "else", "specified", "=", "true", ";", "if", "(", "!", "llvm", "::", "getMaxNTIDy", "(", "F", ",", "maxntidy", ")", ")", "maxntidy", "=", "<NUM_LIT>", ";", "else", "specified", "=", "true", ";", "if", "(", "!", "llvm", "::", "getMaxNTIDz", "(", "F", ",", "maxntidz", ")", ")", "maxntidz", "=", "<NUM_LIT>", ";", "else", "specified", "=", "true", ";", "if", "(", "specified", ")", "O", "<<", "<STR_LIT>", "<<", "maxntidx", "<<", "<STR_LIT>", "<<", "maxntidy", "<<", "<STR_LIT>", "<<", "maxntidz", "<<", "<STR_LIT>", ";", "unsigned", "mincta", ";"], "ground_truth": ["if", "(", "llvm", "::", "getMinCTASm", "(", "F", ",", "mincta", ")", ")", "O", "<<", "<STR_LIT>", "<<", "mincta", "<<", "<STR_LIT>", ";"], "File": "NVPTXAsmPrinter", "Func": "emitKernelFunctionDirectives", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7531, "Length": 136, "Cover_Rate": 0.5964912280701754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Node", ")", ";", "const", "GlobalValue", "*", "GV", "=", "Node", "->", "getGlobal", "(", ")", ";", "int64_t", "Offset", "=", "Node", "->", "getOffset", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", ";", "CodeModel", "::", "Model", "CM", "=", "DAG", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", ".", "isPC32DBLSymbol", "(", "GV", ",", "RM", ",", "CM", ")", ")", "{", "uint64_t", "Anchor", "=", "Offset", "&", "~", "uint64_t", "(", "<NUM_LIT>", ")", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Anchor", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "Offset", "-=", "Anchor", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Full", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "Anchor", "+", "Offset", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Full", ",", "Result", ")", ";"], "ground_truth": ["Offset", "=", "<NUM_LIT>", ";"], "File": "SystemZISelLowering86", "Func": "lowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7532, "Length": 179, "Cover_Rate": 0.5774193548387097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "FISCTargetMachine", "Func": "FISCPassConfig", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7533, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vorrq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "__builtin_mve_vorrq_sv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vorrq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7534, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "<NUM_LIT>", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";", "}", "else", "if", "(", "Inst", ".", "isCall", "(", ")", ")", "{", "if", "(", "callWaitsOnFunctionReturn", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "applyWaitcnt", "(", "<STR_LIT>", "::", "allZero", "(", "ST", "->", "hasVscnt", "(", ")", ")", ")", ";", "}", "else", "{", "ScoreBrackets", "->", "applyWaitcnt", "(", "<STR_LIT>", "(", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIInsertWaitcnts1", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7535, "Length": 247, "Cover_Rate": 0.33378378378378376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "Register", "FPReg", "=", "<STR_LIT>", ";", "Register", "SPReg", "=", "<STR_LIT>", ";", "auto", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "hasFramePointer", ")", "StackSize", "++", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "const", "auto", "&", "Entry", ":", "CSI", ")", "{", "Register", "Reg", "=", "Entry", ".", "getReg", "(", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "RI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "if", "(", "hasFramePointer", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "StackSize", "-", "<NUM_LIT>", ")", ";"], "File": "LC2200FrameLowering", "Func": "emitEpilogue", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7536, "Length": 266, "Cover_Rate": 0.7018469656992085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsFill", "=", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsFill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsFill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsFill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsFill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsFill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsFill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsFill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsFill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsSpill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsSpill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsSpill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "RC", "=", "&", "<STR_LIT>", ";", "IsSpill", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["RC", "=", "&", "<STR_LIT>", ";"], "File": "TPCRegisterInfo", "Func": "eliminateFrameIndex", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7537, "Length": 190, "Cover_Rate": 0.40772532188841204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "hashval_t", "hash", "(", "tree_map", "*", "m", ")", "{"], "ground_truth": ["return", "m", "->", "hash", ";"], "File": "i386", "Func": "hash", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7538, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Other", "=", "MCELF", "::", "getOther", "(", "SymbolData", ")", "<<", "<NUM_LIT>", ";", "Other", "&=", "~", "ELF", "::", "STO_<ISA_LIT>64_LOCAL_MASK", ";", "Other", "|=", "(", "MCELF", "::", "getOther", "(", "Data", ")", "<<", "<NUM_LIT>", ")", "&", "ELF", "::", "STO_<ISA_LIT>64_LOCAL_MASK", ";"], "ground_truth": ["MCELF", "::", "setOther", "(", "SymbolData", ",", "Other", ">>", "<NUM_LIT>", ")", ";"], "File": "PPCMCTargetDesc12", "Func": "emitAssignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7539, "Length": 47, "Cover_Rate": 0.38524590163934425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARCAsmPrinter11", "Func": "LLVMInitializeARCAsmPrinter", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7540, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "return", "None", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "None", ";", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Sign", ";"], "ground_truth": ["return", "RegImmPair", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Offset", "}", ";"], "File": "ARMBaseInstrInfo78", "Func": "isAddImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7541, "Length": 83, "Cover_Rate": 0.538961038961039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "fastEmitInst_r", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ")", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "UseRC", "=", "(", "RC", "==", "&", "<STR_LIT>", "?", "&", "<STR_LIT>", ":"], "File": "PPCFastISel12", "Func": "fastEmitInst_r", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7542, "Length": 31, "Cover_Rate": 0.47692307692307695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_rorv_epi32", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_prorvd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_rorv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7543, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ")", ":", "<ISA_LIT>IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "X86CallLowering11", "Func": "CallReturnHandler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7544, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "StoreVT", "=", "MRI", ".", "getType", "(", "Reg", ")", ";", "if", "(", "!", "StoreVT", ".", "isVector", "(", ")", "||", "StoreVT", ".", "getElementType", "(", ")", "!=", "S16", ")", "return", "Reg", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S16", ",", "Reg", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "WideRegs", ";"], "ground_truth": ["for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "I", ")", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "handleD16VData", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7545, "Length": 86, "Cover_Rate": 0.5058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "addFullAddress", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "X86FastISel (2)", "Func": "TargetMaterializeAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7546, "Length": 40, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "arch", "&&", "strcmp", "(", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ")", ")", "return", "NULL", ";", "if", "(", "arch", ")", "cpu", "=", "<STR_LIT>", ";", "return", "concat", "(", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "cpu", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "driver-powerpcspe", "Func": "host_detect_local_cpu", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7547, "Length": 44, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_D_MODE", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "(", "long", ")", "fntype", ")", ";", "if", "(", "!", "fntype", ")", "fputc", "(", "'\\n'", ",", "stderr", ")", ";", "else", "{", "tree", "ret_type", "=", "TREE_TYPE", "(", "fntype", ")", ";"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "fntype", ")", ")", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "ret_type", ")", ")", ")", ";"], "File": "iq2000", "Func": "init_cumulative_args", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7548, "Length": 62, "Cover_Rate": 0.4305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getAddrMode3OpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7549, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "R600TargetLowering", "::", "LowerEXTRACT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Vector", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Index", ")", "||", "Vector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "Op", ";"], "File": "R600ISelLowering", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7550, "Length": 61, "Cover_Rate": 0.6421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "isVector", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser1", "Func": "isVectorRegLo", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7551, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getRARegister", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "XCoreRegisterInfo11", "Func": "getRARegister", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7552, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Q", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Q", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeNEONModImmInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7553, "Length": 171, "Cover_Rate": 0.5533980582524272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorListThree", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printVectorListThree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7554, "Length": 92, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmediate", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "int64_t", "V", ";", "return", "checkForImmediate", "(", "MO", ",", "V", ")", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops1", "Func": "isImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7555, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Amount", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "}", "case", "Sub", ":", "assert", "(", "Amount", ">", "<NUM_LIT>", ")", ";", "if", "(", "Amount", "==", "SlotSize", ")", "{", "unsigned", "RegA", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "getSubOpcode", "(", "Is64BitAlloca", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "break", ";", "case", "Probe", ":", "if", "(", "!", "NoStackArgProbe", ")", "{", "unsigned", "RegA", "=", "Is64BitAlloca", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "RegA", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["STI", "->", "getFrameLowering", "(", ")", "->", "emitStackProbe", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "*", "MBB", ",", "MI", ",", "DL", ",", "false", ")", ";"], "File": "X86WinAllocaExpander3", "Func": "lower", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7556, "Length": 184, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_rl78_move_elim", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_rl78_move_elim", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "rl78", "Func": "pass_rl78_move_elim", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7557, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "Register", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "CmpMask", "=", "<NUM_LIT>", ",", "CmpValue", "=", "<NUM_LIT>", ";", "if", "(", "!", "TII", "->", "analyzeCompare", "(", "*", "MI", ",", "CmpReg1", ",", "CmpReg2", ",", "CmpMask", ",", "CmpValue", ")", ")", "continue", ";", "MachineBasicBlock", "*", "TBB", "=", "nullptr", ",", "*", "FBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "MI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ")", "continue", ";", "Comparison", "::", "Kind", "Cmp", "=", "getComparisonKind", "(", "MI", "->", "getOpcode", "(", ")", ",", "nullptr", ",", "nullptr", ",", "<NUM_LIT>", ")", ";", "if", "(", "Cmp", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "CmpReg2", "!=", "<NUM_LIT>", "&&", "CmpReg2", "==", "Reg", ")", "Cmp", "=", "Comparison", "::", "getSwappedComparison", "(", "Cmp", ")", ";", "if", "(", "Comparison", "::", "isSigned", "(", "Cmp", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "(", "Cmp", "&", "Comparison", "::", "G", ")", "||", "Cmp", "==", "Comparison", "::", "NE", ")", "return", "false", ";"], "File": "PULPHardwareLoops", "Func": "loopCountMayWrapOrUnderFlow", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7558, "Length": 168, "Cover_Rate": 0.4148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Target", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG (2)", "Func": "selectPCRelAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7559, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "data_ref_p", "(", "op", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "z8k", "Func": "inside_da_p", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7560, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "LowV", "=", "V1", ",", "HighV", "=", "V2", ";", "int", "NewMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", "}", ";", "int", "NumV2Elements", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DAG", ")", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "int", "V2Index", "=", "std", "::", "find_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", "-", "Mask", ".", "begin", "(", ")", ";", "int", "V2AdjIndex", "=", "V2Index", "^", "<NUM_LIT>", ";", "if", "(", "Mask", "[", "V2AdjIndex", "]", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "V2Index", "<", "<NUM_LIT>", ")", "std", "::", "swap", "(", "LowV", ",", "HighV", ")", ";", "NewMask", "[", "V2Index", "]", "-=", "<NUM_LIT>", ";", "}", "else", "{", "int", "V1Index", "=", "V2AdjIndex", ";", "int", "BlendMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "V2Index", "]", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Mask", "[", "V1Index", "]", ",", "<NUM_LIT>", "}", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "BlendMask", ",", "DAG", ")", ")", ";"], "ground_truth": ["if", "(", "V2Index", "<", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering (2)", "Func": "lowerV4F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7561, "Length": 332, "Cover_Rate": 0.5068702290076336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "mask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "<<=", "<NUM_LIT>", ")", "if", "(", "(", "mask", "&", "i", ")", "==", "<NUM_LIT>", ")", "++", "count", ";", "mask", "|=", "<NUM_LIT>", ";", "}", "if", "(", "bytes_saved", ")", "*", "bytes_saved", "=", "count", "*", "UNITS_PER_WORD", ";"], "ground_truth": ["return", "mask", ";"], "File": "mn10300", "Func": "mn10300_get_live_callee_saved_regs", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7562, "Length": 57, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "RHSVal", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "RHSVal", ")", "return", "LHS", ";", "SDLoc", "SL", "(", "N", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "LHS", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "X", "=", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "RHSVal", "==", "<NUM_LIT>", "&&", "X", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "isOperationLegal", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "SL", ",", "{", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Vec", ")", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "break", ";", "KnownBits", "Known", ";", "DAG", ".", "computeKnownBits", "(", "X", ",", "Known", ")", ";", "unsigned", "LZ", "=", "Known", ".", "countMinLeadingZeros", "(", ")", ";", "if", "(", "LZ", "<", "RHSVal", ")", "break", ";", "EVT", "XVT", "=", "X", ".", "getValueType", "(", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "XVT", ",", "X", ",", "SDValue", "(", "RHS", ",", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Shl", ",", "SL", ",", "VT", ")", ";", "}", "}"], "ground_truth": ["if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "AMDGPUISelLowering", "Func": "performShlCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7563, "Length": 278, "Cover_Rate": 0.6205357142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MAI", "=", "new", "<ISA_LIT>COFFMCAsmInfoMicrosoft", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "break", ";", "default", ":", "if", "(", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", "TT", ")", ";", "else", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TT", ")", ";", "break", ";", "}", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";"], "ground_truth": ["MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", ")", ")", ";"], "File": "ARMMCTargetDesc2", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7564, "Length": 77, "Cover_Rate": 0.41397849462365593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "rfn", ")", "return", "NULL", ";", "gimple_call_set_fndecl", "(", "call", ",", "rfn", "->", "decl", ")", ";", "return", "call", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "redirect_call", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7565, "Length": 21, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "(", "unsigned", ")", "PIC_OFFSET_TABLE_REGNUM", "!=", "INVALID_REGNUM", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TARGET_APCS_STACK", ")", "{", "fixed_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_APCS_FRAME", "||", "TARGET_CALLER_INTERWORKING", "||", "TARGET_TPCS_FRAME", "||", "TARGET_TPCS_LEAF_FRAME", ")", "{", "fixed_regs", "[", "ARM_HARD_FRAME_POINTER_REGNUM", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "ARM_HARD_FRAME_POINTER_REGNUM", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "TARGET_CALLER_INTERWORKING", ")", "global_regs", "[", "ARM_HARD_FRAME_POINTER_REGNUM", "]", "=", "<NUM_LIT>", ";"], "File": "arm8", "Func": "arm_conditional_register_usage", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7566, "Length": 84, "Cover_Rate": 0.32684824902723736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ElimCompare", "::", "optimizeCompareZero", "(", "MachineInstr", "&", "Compare", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "CCUsers", ")", "{", "if", "(", "!", "isCompareZero", "(", "Compare", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getCompareSourceReg", "(", "Compare", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "Compare", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Compare", ",", "MBBE", "=", "MBB", ".", "begin", "(", ")", ";", "Reference", "CCRefs", ";", "Reference", "SrcRefs", ";", "while", "(", "MBBI", "!=", "MBBE", ")", "{", "--", "MBBI", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "resultTests", "(", "MI", ",", "SrcReg", ")", ")", "{", "if", "(", "!", "CCRefs", ".", "Use", "&&", "!", "SrcRefs", ")", "{", "if", "(", "convertToBRCT", "(", "MI", ",", "Compare", ",", "CCUsers", ")", ")", "{", "BranchOnCounts", "+=", "<NUM_LIT>", ";", "return", "true", ";", "}", "if", "(", "convertToLoadAndTrap", "(", "MI", ",", "Compare", ",", "CCUsers", ")", ")", "{", "LoadAndTraps", "+=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "(", "!", "CCRefs", "&&", "convertToLoadAndTest", "(", "MI", ",", "Compare", ",", "CCUsers", ")", ")", "||", "(", "!", "CCRefs", ".", "Def", "&&", "adjustCCMasksForInstr", "(", "MI", ",", "Compare", ",", "CCUsers", ")", ")", ")", "{", "EliminatedComparisons", "+=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "SrcRefs", "|=", "getRegReferences", "(", "MI", ",", "SrcReg", ")", ";", "if", "(", "SrcRefs", ".", "Def", ")", "break", ";", "CCRefs", "|=", "getRegReferences", "(", "MI", ",", "<STR_LIT>", ")", ";", "if", "(", "CCRefs", ".", "Use", "&&", "CCRefs", ".", "Def", ")", "break", ";", "}", "MBBI", "=", "Compare", ",", "MBBE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "++", "MBBI", "!=", "MBBE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "preservesValueOf", "(", "MI", ",", "SrcReg", ")", ")", "{", "if", "(", "convertToLoadAndTest", "(", "MI", ",", "Compare", ",", "CCUsers", ")", ")", "{", "EliminatedComparisons", "+=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "getRegReferences", "(", "MI", ",", "SrcReg", ")", ".", "Def", ")", "return", "false", ";"], "ground_truth": ["if", "(", "getRegReferences", "(", "MI", ",", "<STR_LIT>", ")", ")", "return", "false", ";"], "File": "SystemZElimCompare14", "Func": "optimizeCompareZero", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7567, "Length": 313, "Cover_Rate": 0.9720496894409938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "File": "J2MCTargetDesc", "Func": "createJ2MCRegisterInfo", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7568, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "Shift", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "int", "EltIdx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "(", "i", "&", "Mask", ")", "!=", "<NUM_LIT>", "&&", "EltIdx", "!=", "-", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "i", "&", "Mask", ")", "==", "<NUM_LIT>", "&&", "(", "unsigned", ")", "EltIdx", "!=", "(", "i", ">>", "Shift", ")", ")", "return", "SDValue", "(", ")", ";", "}", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "unsigned", "NBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<<", "Shift", ";", "EVT", "NeVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "Context", ",", "NBits", ")", ";", "EVT", "NVT", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "NeVT", ",", "NumElems", ">>", "Shift", ")", ";", "if", "(", "!", "isTypeLegal", "(", "NVT", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "SignificantBits", "=", "NVT", ".", "getSizeInBits", "(", ")", ">>", "Shift", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "SignificantBits", ")", "{", "SDValue", "V", "=", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CIdx", "&&", "CIdx", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "(", "!", "<STR_LIT>", "(", "V", ".", "getNode", "(", ")", ")", "||", "!", "V", ".", "hasOneUse", "(", ")", ")", ")", "{", "if", "(", "V", ".", "getValueSizeInBits", "(", ")", ">", "V1", ".", "getValueSizeInBits", "(", ")", ")", "{", "unsigned", "Ratio", "=", "V", ".", "getValueSizeInBits", "(", ")", "/", "V1", ".", "getValueSizeInBits", "(", ")", ";", "EVT", "FullVT", "=", "V", ".", "getValueType", "(", ")", ";", "EVT", "SubVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "FullVT", ".", "getVectorElementType", "(", ")", ",", "FullVT", ".", "getVectorNumElements", "(", ")", "/", "Ratio", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVecVT", ",", "V", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "V1", ".", "getValueType", "(", ")", ",", "V", ")", ";", "}", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NVT", ",", "V1", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering116", "Func": "LowerVectorIntExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7569, "Length": 439, "Cover_Rate": 0.6827371695178849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_sll_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pslld512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_sll_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7570, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>EarlyIfConversion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "HII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MFN", "=", "&", "MF", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MBPI", "=", "Enable<ISA_LIT>BP", "?", "&", "getAnalysis", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ":", "nullptr", ";", "Deleted", ".", "clear", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineLoopInfo", "::", "iterator", "I", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Changed", "|=", "visitLoop", "(", "*", "I", ")", ";"], "ground_truth": ["Changed", "|=", "visitLoop", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonEarlyIfConv2", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7571, "Length": 156, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Second", ".", "mayStore", "(", ")", "&&", "First", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "Op", "=", "Second", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isUse", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "}", "if", "(", "DisableNVSchedule", ")", "return", "false", ";", "if", "(", "mayBeNewStore", "(", "Second", ")", ")", "{", "const", "MachineOperand", "&", "Stored", "=", "Second", ".", "getOperand", "(", "Second", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "Stored", ".", "isReg", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "First", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "First", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isDef", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "Stored", ".", "getReg", "(", ")", ")", "return", "true", ";"], "File": "HexagonInstrInfo (2)2", "Func": "canExecuteInBundle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7572, "Length": 164, "Cover_Rate": 0.8586387434554974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "AtomicExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "EnableQuadwordAtomics", "&&", "Subtarget", ".", "hasQuadwordAtomics", "(", ")", "&&", "Size", "==", "<NUM_LIT>", ")", "return", "AtomicExpansionKind", "::", "MaskedIntrinsic", ";"], "ground_truth": ["return", "TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AI", ")", ";"], "File": "PPCISelLowering109", "Func": "shouldExpandAtomicRMWInIR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7573, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "void_ftype_int", "=", "build_function_type_list", "(", "void_type_node", ",", "integer_type_node", ",", "NULL", ")", ";", "tree", "void_ftype_longlong", "=", "build_function_type_list", "(", "void_type_node", ",", "long_long_integer_type_node", ",", "NULL", ")", ";", "msp430_builtins", "[", "MSP430_BUILTIN_BIC_SR", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "void_ftype_int", ",", "MSP430_BUILTIN_BIC_SR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "msp430_builtins", "[", "MSP430_BUILTIN_BIS_SR", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "void_ftype_int", ",", "MSP430_BUILTIN_BIS_SR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "msp430_builtins", "[", "MSP430_BUILTIN_DELAY_CYCLES", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "void_ftype_longlong", ",", "MSP430_BUILTIN_DELAY_CYCLES", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";"], "ground_truth": ["}"], "File": "msp430", "Func": "msp430_init_builtins", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7574, "Length": 85, "Cover_Rate": 0.9239130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isX87Reg", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86InstrInfo153", "Func": "isX87Instruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7575, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "HRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "LR", "=", "HRI", ".", "getRARegister", "(", ")", ";", "if", "(", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "HMFI", ".", "hasClobberLR", "(", ")", ")", "return", "Op", ";", "unsigned", "NumOps", "=", "Op", ".", "getNumOperands", "(", ")", ";", "if", "(", "Op", ".", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "--", "NumOps", ";", "for", "(", "unsigned", "i", "=", "InlineAsm", "::", "Op_FirstOperand", ";", "i", "!=", "NumOps", ";", ")", "{", "unsigned", "Flags", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "i", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";"], "File": "HexagonISelLowering24", "Func": "LowerINLINEASM", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7576, "Length": 124, "Cover_Rate": 0.43508771929824563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "v4s32", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";"], "ground_truth": ["for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v4s32", ",", "v2s64", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";"], "File": "X86LegalizerInfo", "Func": "setLegalizerInfoSSE1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7577, "Length": 70, "Cover_Rate": 0.3286384976525822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "const4", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "const4", ")", ")", ";"], "File": "TriCoreDisassembler", "Func": "DecodeBRCInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7578, "Length": 83, "Cover_Rate": 0.6240601503759399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "j", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "dest", "/", "sizeof", "dest", "[", "<NUM_LIT>", "]", ";", "i", "++", ")", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "sizeof", "src", "/", "sizeof", "src", "[", "<NUM_LIT>", "]", ";", "j", "++", ")", "define_insn", "(", "&", "dest", "[", "i", "]", ",", "&", "src", "[", "j", "]", ",", "<STR_LIT>", ")", ";", "exit", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "genhalfword", "Func": "main", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7579, "Length": 68, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableSubRegLiveness", ";"], "ground_truth": ["}"], "File": "TPCSubtarget", "Func": "enableSubRegLiveness", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7580, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "LLT", "MemTy", ",", "MachinePointerInfo", "&", "MPO", ")", "{"], "ground_truth": ["MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"], "File": "ARMCallLowering14", "Func": "buildLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7581, "Length": 29, "Cover_Rate": 0.4393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "TOYRegisterInfo", "Func": "eliminateCallFramePseudoInstr", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7582, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "ArgRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "ArgRegIdx", "]", ",", "VReg", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "++", "ArgRegIdx", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "ArgOffset", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "ArgOffset", "+=", "StackSlotSize", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "Chain", "=", "ArgVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ">", "MemOps", ";", "for", "(", ";", "ArgRegIdx", "!=", "NumArgRegs", ";", "++", "ArgRegIdx", ")", "{", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "PtrVT", ")", ";", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "ArgRegs", "[", "ArgRegIdx", "]", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getRegister", "(", "VReg", ",", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ArgVal", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Store", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "ArgOffset", "+=", "StackSlotSize", ";", "}"], "ground_truth": ["if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOps", "[", "<NUM_LIT>", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";"], "File": "SPUISelLowering1", "Func": "LowerFormalArguments", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7583, "Length": 308, "Cover_Rate": 0.4760432766615147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "Register", "&&", "<STR_LIT>", ")", ";"], "File": "OR1KAsmParser", "Func": "getReg", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7584, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isDarwinABI", ")", "{", "FPOpOut", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";", "FPOpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "FPOpOut", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "FPOpOut", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "Chain", ";"], "File": "PPCISelLowering107", "Func": "EmitTailCallLoadFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7585, "Length": 55, "Cover_Rate": 0.35947712418300654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "DebugLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "if", "(", "isTailCall", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", ")", "{", "if", "(", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "LowerCall_64SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "else", "return", "LowerCall_32SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "}", "return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering105", "Func": "LowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7586, "Length": 210, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepi32_storeu_epi16", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_pmovdw128mem_mask", "(", "(", "unsigned", "long", "long", "*", ")", "__P", ",", "(", "__v4si", ")", "__A", ",", "__M", ")", ";"], "File": "avx512vlintrin1", "Func": "_mm_mask_cvtepi32_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7587, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EnclosedEdges", ".", "resize", "(", "MRI", "->", "getNumVirtRegs", "(", ")", ")", ";", "EnclosedInstrs", ".", "clear", "(", ")", ";", "std", "::", "vector", "<", "Closure", ">", "Closures", ";", "unsigned", "ClosureID", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "++", "Idx", ")", "{", "Register", "Reg", "=", "Register", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "!", "isGPR", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ")", "continue", ";", "if", "(", "EnclosedEdges", ".", "test", "(", "Idx", ")", ")", "continue", ";", "Closure", "C", "(", "ClosureID", "++", ",", "{", "MaskDomain", "}", ")", ";", "buildClosure", "(", "C", ",", "Reg", ")", ";", "if", "(", "!", "C", ".", "empty", "(", ")", "&&", "C", ".", "isLegal", "(", "MaskDomain", ")", ")", "Closures", ".", "push_back", "(", "std", "::", "move", "(", "C", ")", ")", ";", "}", "for", "(", "Closure", "&", "C", ":", "Closures", ")", "{", "LLVM_DEBUG", "(", "C", ".", "dump", "(", "MRI", ")", ")", ";", "if", "(", "isReassignmentProfitable", "(", "C", ",", "MaskDomain", ")", ")", "{", "reassign", "(", "C", ",", "MaskDomain", ")", ";", "++", "NumClosuresConverted", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "X86DomainReassignment11", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7588, "Length": 177, "Cover_Rate": 0.5396341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "SparcAsmParser", "Func": "CreateToken", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7589, "Length": 39, "Cover_Rate": 0.582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "N", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBaseReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86Operand", "Func": "addDstIdxOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7590, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FeatureBitSet", ".", "any", "(", ")", "&&", "(", "FeatureBitSet", "&", "FeatureBits", ")", ".", "none", "(", ")", ")", "return", "false", ";", "return", "Name", "==", "Other", ";"], "ground_truth": ["}"], "File": "AArch64BaseInfo (2)", "Func": "isNameEqual", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7591, "Length": 27, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "emitFCmp", "(", "MVT", "RetVT", ",", "const", "Value", "*", "LHS", ",", "const", "Value", "*", "RHS", ")", "{", "if", "(", "RetVT", "!=", "<STR_LIT>", "&&", "RetVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "UseImm", "=", "false", ";", "if", "(", "const", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "RHS", ")", ")", "if", "(", "CFP", "->", "isZero", "(", ")", "&&", "!", "CFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "if", "(", "!", "LHSReg", ")", "return", "false", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "LHSReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FastISel21", "Func": "emitFCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7592, "Length": 135, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "SCEVParser", "::", "computeStride", "(", ")", "{", "if", "(", "const", "SCEVAddRecExpr", "*", "AddRec", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "p_SCEVP", ")", ")", "{", "const", "SCEV", "*", "StepRec", "=", "AddRec", "->", "getStepRecurrence", "(", "*", "p_SEL", ")", ";", "if", "(", "StepRec", "->", "getSCEVType", "(", ")", "==", "SCEVTypes", "::", "scConstant", "&&", "AddRec", "->", "isAffine", "(", ")", ")", "{", "m_StepInducation", "=", "p_SEL", "->", "getUnsignedRangeMax", "(", "StepRec", ")", ".", "getZExtValue", "(", ")", ";", "const", "SCEV", "*", "scev1", "=", "AddRec", "->", "getStart", "(", ")", ";", "searchForValue", "(", "scev1", ",", "m_InsVec", ")", ";"], "ground_truth": ["}"], "File": "SCEVParser", "Func": "computeStride", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7593, "Length": 87, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitFMAX", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitFMAX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7594, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Kind", "=", "MEMORY_REG_REG", ";", "Op", "->", "Mem", ".", "BaseReg", "=", "BaseReg", ";", "Op", "->", "Mem", ".", "AluOp", "=", "AluOp", ";", "Op", "->", "Mem", ".", "OffsetReg", "=", "OffsetReg", ";"], "ground_truth": ["Op", "->", "Mem", ".", "Offset", "=", "nullptr", ";"], "File": "DLXAsmParser", "Func": "MorphToMemRegReg", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7595, "Length": 38, "Cover_Rate": 0.5066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Subtarget", "::", "getMinSubfunctionAlignment", "(", ")", "const", "{", "return", "ceil", "(", "log2", "(", "MinSubfunctionAlign", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosSubtarget", "Func": "getMinSubfunctionAlignment", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7596, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerType", "*", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "auto", "*", "NewPtr", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateConstGEP1_64", "(", "IRB", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "Base", ",", "Int8PtrTy", ")", ",", "Offset", "-", "Adjust", ")", ",", "Int32PtrTy", ")", ";", "LoadInst", "*", "NewLd", "=", "IRB", ".", "CreateAlignedLoad", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "NewPtr", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "NewLd", "->", "copyMetadata", "(", "LI", ")", ";", "NewLd", "->", "setMetadata", "(", "LLVMContext", "::", "MD_range", ",", "nullptr", ")", ";", "unsigned", "ShAmt", "=", "Adjust", "*", "<NUM_LIT>", ";", "auto", "*", "NewVal", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateTrunc", "(", "IRB", ".", "CreateLShr", "(", "NewLd", ",", "ShAmt", ")", ",", "IntNTy", ")", ",", "LI", ".", "getType", "(", ")", ")", ";", "LI", ".", "replaceAllUsesWith", "(", "NewVal", ")", ";"], "ground_truth": ["RecursivelyDeleteTriviallyDeadInstructions", "(", "&", "LI", ")", ";"], "File": "AMDGPULateCodeGenPrepare2", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7597, "Length": 137, "Cover_Rate": 0.4241486068111455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "gimple_folder", "::", "convert_pred", "(", "gimple_seq", "&", "stmts", ",", "tree", "vectype", ",", "unsigned", "int", "argno", ")", "{", "tree", "pred", "=", "gimple_call_arg", "(", "call", ",", "argno", ")", ";", "if", "(", "known_eq", "(", "TYPE_VECTOR_SUBPARTS", "(", "TREE_TYPE", "(", "pred", ")", ")", ",", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", ")", ")", "return", "pred", ";"], "ground_truth": ["return", "gimple_build", "(", "&", "stmts", ",", "VIEW_CONVERT_EXPR", ",", "truth_type_for", "(", "vectype", ")", ",", "pred", ")", ";"], "File": "aarch64-sve-builtins", "Func": "convert_pred", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7598, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "c4x_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "AR0_REGNO", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_struct_value_rtx", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 7599, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbsl_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ",", "uint32x2_t", "__c", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__builtin_neon_vbslv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ",", "(", "int32x2_t", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vbsl_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7600, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerGlobalDtors", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixFunctionBitcasts", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>OptimizeReturned", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "EnableEmException", ")", "{"], "File": "WebAssemblyTargetMachine45", "Func": "addIRPasses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7601, "Length": 64, "Cover_Rate": 0.5871559633027523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HalfBits", "=", "HalfType", "->", "getPrimitiveSizeInBits", "(", ")", ";", "IntegerType", "*", "FullType", "=", "IntegerType", "::", "get", "(", "getContext", "(", ")", ",", "HalfBits", "*", "<NUM_LIT>", ")", ";", "Value", "*", "DivHi", "=", "Builder", ".", "CreateCast", "(", "Instruction", "::", "ZExt", ",", "Op0", ",", "FullType", ")", ";", "Value", "*", "DivLo", "=", "Builder", ".", "CreateCast", "(", "Instruction", "::", "ZExt", ",", "Op1", ",", "FullType", ")", ";", "Dividend", "=", "Builder", ".", "CreateOr", "(", "Builder", ".", "CreateShl", "(", "DivHi", ",", "ConstantInt", "::", "get", "(", "FullType", ",", "HalfBits", ")", ")", ",", "DivLo", ")", ";", "Divisor", "=", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Dividend", "=", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Divisor", "=", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86DCInstruction", "Func": "translateDivRem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7602, "Length": 109, "Cover_Rate": 0.35855263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqdmladhxq_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmladhxq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7603, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_neon_vqdmlalv2si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmlal_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7604, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Format", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend28", "Func": "getObjectFormat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7605, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getPALMetadata", "(", ")", "->", "toBlob", "(", "Type", ",", "Blob", ")", ";", "if", "(", "Blob", ".", "empty", "(", ")", ")", "return", ";"], "ground_truth": ["EmitNote", "(", "Vendor", ",", "MCConstantExpr", "::", "create", "(", "Blob", ".", "size", "(", ")", ",", "getContext", "(", ")", ")", ",", "Type", ",", "[", "&", "]", "(", "MCELFStreamer", "&", "OS", ")", "{", "OS", ".", "EmitBytes", "(", "Blob", ")", ";", "}", ")", ";"], "File": "AMDGPUTargetStreamer14", "Func": "finish", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7606, "Length": 61, "Cover_Rate": 0.6224489795918368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Dfmt", "=", "<NUM_LIT>", ",", "Nfmt", "=", "<NUM_LIT>", ";", "bool", "GotDfmt", "=", "false", ",", "GotNfmt", "=", "false", ";", "while", "(", "!", "GotDfmt", "||", "!", "GotNfmt", ")", "{", "if", "(", "!", "GotDfmt", ")", "{", "auto", "Res", "=", "parseIntWithPrefix", "(", "<STR_LIT>", ",", "Dfmt", ")", ";", "if", "(", "Res", "!=", "MatchOperand_NoMatch", ")", "{", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Dfmt", ">=", "<NUM_LIT>", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "GotDfmt", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "!", "GotNfmt", ")", "{", "auto", "Res", "=", "parseIntWithPrefix", "(", "<STR_LIT>", ",", "Nfmt", ")", ";", "if", "(", "Res", "!=", "MatchOperand_NoMatch", ")", "{", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Nfmt", ">=", "<NUM_LIT>", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "GotNfmt", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "continue", ";", "}", "}", "break", ";", "}", "if", "(", "!", "GotDfmt", "&&", "!", "GotNfmt", ")", "return", "MatchOperand_NoMatch", ";", "auto", "Format", "=", "Dfmt", "|", "Nfmt", "<<", "<NUM_LIT>", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "Format", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyFORMAT", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser13", "Func": "parseDfmtNfmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7607, "Length": 231, "Cover_Rate": 0.9585062240663901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "create<ISA_LIT>LowerRefTypesIntPtrConv", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine13", "Func": "addPreISel", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7608, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "offset", "<", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "delta", "=", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "delta", "=", "offset", "&", "(", "~", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "xop0", "=", "force_operand", "(", "plus_constant", "(", "Pmode", ",", "xop0", ",", "offset", "-", "delta", ")", ",", "NULL_RTX", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "xop0", ",", "delta", ")", ";", "}", "else", "if", "(", "offset", "<", "<NUM_LIT>", "&&", "offset", ">", "-", "<NUM_LIT>", ")", "x", "=", "force_operand", "(", "x", ",", "NULL_RTX", ")", ";", "else", "{", "xop1", "=", "force_reg", "(", "SImode", ",", "xop1", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "xop0", ",", "xop1", ")", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "s_register_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SImode", ")", "&&", "!", "s_register_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "SImode", ")", ")", "{", "rtx", "xop0", "=", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "xop0", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "thumb_legitimize_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7609, "Length": 181, "Cover_Rate": 0.521613832853026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned", "AM2Opc", ")", "{", "return", "(", "ShiftOpc", ")", "(", "AM2Opc", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes21", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7610, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev32q_p16", "(", "poly16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly16x8_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vrev32q_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7611, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "StoreTailCallArgumentsToStackSlot", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Chain", ",", "const", "SmallVectorImpl", "<", "TailCallArgumentInfo", ">", "&", "TailCallArgs", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "MemOpChains", ",", "const", "SDLoc", "&", "dl", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "TailCallArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "TailCallArgs", "[", "i", "]", ".", "Arg", ";"], "ground_truth": ["SDValue", "FIN", "=", "TailCallArgs", "[", "i", "]", ".", "FrameIdxOp", ";"], "File": "PPCISelLowering130", "Func": "StoreTailCallArgumentsToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7612, "Length": 75, "Cover_Rate": 0.6048387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "s390_function_arg_size", "(", "mode", ",", "type", ")", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "type", ")", "return", "VECTOR_MODE_P", "(", "mode", ")", ";"], "File": "s390", "Func": "s390_function_arg_vector", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7613, "Length": 25, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__crc32d", "(", "unsigned", "int", "__C", ",", "unsigned", "int", "__V", ")", "{", "return", "__builtin_ia32_crc32si", "(", "__C", ",", "__V", ")", ";"], "ground_truth": ["}"], "File": "ia32intrin", "Func": "__crc32d", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7614, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "true", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "llvm", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "llvm", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["continue", ";"], "File": "TLCS900InstrInfo", "Func": "AnalyzeBranch", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7615, "Length": 177, "Cover_Rate": 0.4425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "_mm_storel_pi", "(", "__m64", "*", "__P", ",", "__m128", "__A", ")", "{", "__builtin_ia32_storelps", "(", "(", "__v2si", "*", ")", "__P", ",", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_storel_pi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7616, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewML", "=", "DAG", ".", "getMaskedLoad", "(", "VT", ",", "DL", ",", "ML", "->", "getChain", "(", ")", ",", "ML", "->", "getBasePtr", "(", ")", ",", "ML", "->", "getMask", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "ML", "->", "getMemoryVT", "(", ")", ",", "ML", "->", "getMemOperand", "(", ")", ",", "ML", "->", "getExtensionType", "(", ")", ")", ";", "SDValue", "Blend", "=", "DAG", ".", "getSelect", "(", "DL", ",", "VT", ",", "ML", "->", "getMask", "(", ")", ",", "NewML", ",", "ML", "->", "getSrc0", "(", ")", ")", ";"], "ground_truth": ["return", "DCI", ".", "CombineTo", "(", "ML", ",", "Blend", ",", "NewML", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "true", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineMaskedLoadConstantMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7617, "Length": 100, "Cover_Rate": 0.3184713375796178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["}"], "File": "mprocMCTargetDesc", "Func": "LLVMInitializemprocTargetMC", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7618, "Length": 55, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "VideoCore4AsmPrinter", "Func": "VideoCore4AsmPrinter", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7619, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMem132Opcode", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "MemOpcodes", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrFMA3Info", "Func": "getMem132Opcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7620, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>ISelListener", "(", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG15", "Func": "X86ISelListener", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7621, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_32", ":", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_32R2", ":", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_32R6", ":", "return", "<NUM_LIT>", ";", "case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_64", ":"], "ground_truth": ["case", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_64R2", ":"], "File": "MipsAbiFlags", "Func": "getIsaLevel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7622, "Length": 38, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFCCRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "FCCRegDecoderTable", "[", "RegNo", "]", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SparcDisassembler", "Func": "DecodeFCCRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7623, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSOP2", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo109", "Func": "isSOP2", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7624, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CanFold", "=", "true", ";", "}", "unsigned", "SVTNumElts", "=", "SVT", ".", "getVectorNumElements", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SVTNumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "==", "(", "int", ")", "(", "i", "*", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "SVTNumElts", ",", "e", "=", "NumElts", ";", "i", "!=", "e", "&&", "CanFold", ";", "++", "i", ")", "CanFold", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ";", "if", "(", "CanFold", ")", "{", "SDValue", "BC00", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "BC01", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewBinOp", "=", "DAG", ".", "getNode", "(", "BC0", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "BC00", ",", "BC01", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "NewBinOp", ",", "N1", ",", "&", "SVOp", "->", "getMask", "(", ")", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "LD", "=", "EltsFromConsecutiveLoads", "(", "VT", ",", "Elts", ",", "dl", ",", "DAG", ",", "true", ")", ")", "return", "LD", ";"], "ground_truth": ["if", "(", "isTargetShuffle", "(", "N", "->", "getOpcode", "(", ")", ")", ")", "{"], "File": "X86ISelLowering197", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7625, "Length": 262, "Cover_Rate": 0.38930163447251115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "&&", "aarch64_some_values_include_pst_objects_p", "(", "type", ")", ")", "gcc_assert", "(", "!", "TARGET_SVE", "||", "aarch64_sve_mode_p", "(", "mode", ")", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "}", "if", "(", "known_eq", "(", "size", ",", "<NUM_LIT>", ")", "||", "known_eq", "(", "size", ",", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["gcc_assert", "(", "!", "aarch64_sve_mode_p", "(", "mode", ")", ")", ";"], "File": "aarch641", "Func": "aarch64_short_vector_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7626, "Length": 55, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_knot_mask64", "(", "__mmask64", "__A", ")", "{", "return", "(", "__mmask64", ")", "__builtin_ia32_knotdi", "(", "(", "__mmask64", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_knot_mask64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7627, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setISAExtensionFromPredicates", "(", "const", "PredicateLibrary", "&", "P", ")", "{", "if", "(", "P", ".", "hasCn<ISA_LIT>", "(", ")", ")", "ISAExtension", "=", "<STR_LIT>", ";", "else", "ISAExtension", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsABIFlagsSection15", "Func": "setISAExtensionFromPredicates", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7628, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "int", "Idx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "Idx", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Idx", "<", "(", "int", ")", "NumElems", ")", "Idx", "+=", "NumElems", ";", "else", "Idx", "-=", "NumElems", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "CommuteVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7629, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Glue", "=", "expandIntrinsicWChainHelper", "(", "N", ",", "DL", ",", "DAG", ",", "Opcode", ",", "<NUM_LIT>", ",", "Subtarget", ",", "Results", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "return", ";", "SDValue", "Chain", "=", "Results", "[", "<NUM_LIT>", "]", ";", "SDValue", "ecx", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Glue", ")", ";", "Results", "[", "<NUM_LIT>", "]", "=", "ecx", ";"], "ground_truth": ["Results", ".", "push_back", "(", "ecx", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "getReadTimeStampCounter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7630, "Length": 73, "Cover_Rate": 0.6460176991150443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerIntrinsics", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULowerIntrinsics", "Func": "AMDGPULowerIntrinsics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7631, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ")", "{", "if", "(", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "StoreOpc", ",", "LoadOpc", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "LoadOpc", "=", "<STR_LIT>", ";", "StoreOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "LoadOpc", "=", "<STR_LIT>", ";", "StoreOpc", "=", "<STR_LIT>", ";", "}", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "StoreOpc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "LoadOpc", ")", ")", ".", "addReg", "(", "DstReg", ",", "true", ",", "false", ",", "false", ",", "isDead", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "}", "break", ";", "}"], "ground_truth": ["return", "NewMI", ";"], "File": "MipsInstrInfo44", "Func": "foldMemoryOperandImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7632, "Length": 472, "Cover_Rate": 0.855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIFixSGPRLiveRanges3", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7633, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "TA", "=", "addr", "<", "DefNode", "*", ">", "(", "RDA", ".", "Addr", "->", "getReachedDef", "(", ")", ")", ";", "if", "(", "TA", ".", "Id", "==", "DA", ".", "Id", ")", "{", "RDA", ".", "Addr", "->", "setReachedDef", "(", "Sib", ")", ";", "}", "else", "{", "while", "(", "TA", ".", "Id", "!=", "<NUM_LIT>", ")", "{", "NodeId", "S", "=", "TA", ".", "Addr", "->", "getSibling", "(", ")", ";", "if", "(", "S", "==", "DA", ".", "Id", ")", "{", "TA", ".", "Addr", "->", "setSibling", "(", "Sib", ")", ";", "break", ";", "}", "TA", "=", "addr", "<", "DefNode", "*", ">", "(", "S", ")", ";", "}", "}", "if", "(", "!", "ReachedDefs", ".", "empty", "(", ")", ")", "{", "auto", "Last", "=", "NodeAddr", "<", "DefNode", "*", ">", "(", "ReachedDefs", ".", "back", "(", ")", ")", ";", "Last", ".", "Addr", "->", "setSibling", "(", "RDA", ".", "Addr", "->", "getReachedDef", "(", ")", ")", ";", "RDA", ".", "Addr", "->", "setReachedDef", "(", "ReachedDefs", ".", "front", "(", ")", ".", "Id", ")", ";", "}"], "ground_truth": ["if", "(", "!", "ReachedUses", ".", "empty", "(", ")", ")", "{"], "File": "RDFGraph", "Func": "unlinkDefDF", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7634, "Length": 162, "Cover_Rate": 0.3632286995515695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "bool", "isOnlyLowElement", "=", "true", ";", "bool", "usesOnlyOneValue", "=", "true", ";", "bool", "hasDominantValue", "=", "false", ";", "bool", "isConstant", "=", "true", ";", "DenseMap", "<", "SDValue", ",", "unsigned", ">", "ValueCounts", ";", "SDValue", "Value", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "i", ">", "<NUM_LIT>", ")", "isOnlyLowElement", "=", "false", ";", "if", "(", "!", "isa", "<", "ConstantFPSDNode", ">", "(", "V", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "isConstant", "=", "false", ";", "ValueCounts", ".", "insert", "(", "std", "::", "make_pair", "(", "V", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "&", "Count", "=", "ValueCounts", "[", "V", "]", ";", "if", "(", "++", "Count", ">", "(", "NumElts", "/", "<NUM_LIT>", ")", ")", "{", "hasDominantValue", "=", "true", ";", "Value", "=", "V", ";", "}", "}", "if", "(", "ValueCounts", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "usesOnlyOneValue", "=", "false", ";", "if", "(", "!", "Value", ".", "getNode", "(", ")", "&&", "ValueCounts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "Value", "=", "ValueCounts", ".", "begin", "(", ")", "->", "first", ";", "if", "(", "ValueCounts", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "isOnlyLowElement", "&&", "!", "<STR_LIT>", "(", "Value", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "hasDominantValue", "&&", "EltSize", "<=", "<NUM_LIT>", ")", "{", "if", "(", "!", "isConstant", ")", "{", "SDValue", "N", ";", "if", "(", "Value", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "N", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "N", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", ")", ";"], "File": "AArch64ISelLowering138", "Func": "LowerBUILD_VECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7635, "Length": 344, "Cover_Rate": 0.3310875842155919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{"], "ground_truth": ["default", ":", "return", "<NUM_LIT>", ";"], "File": "OR1KAsmParser", "Func": "ParseRegister", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7636, "Length": 40, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "getConstantImm", "(", ")", ")", ";", "}", "return", "isImm", "(", ")", "&&", "isAcceptableSymbolRef", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MMIXAsmParser", "Func": "isLabelImm16", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7637, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "!", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "Context", ",", "CC", ",", "VT", ")", ";"], "File": "RISCVISelLowering1", "Func": "getRegisterTypeForCallingConv", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7638, "Length": 53, "Cover_Rate": 0.9137931034482759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastInstWritesM0", "=", "false", ";", "ReturnsVoid", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "returnsVoid", "(", ")", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "SIInsertWaits9", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7639, "Length": 110, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "getLdStOffsetOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7640, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "mep_leaf_registers", "[", "<NUM_LIT>", "]", "!=", "enable", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "mep_leaf_registers", "[", "i", "]", "=", "enable", ";"], "ground_truth": ["}"], "File": "mep", "Func": "mep_set_leaf_registers", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7641, "Length": 33, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpeq_epi32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "(", "(", "__v4si", ")", "__A", "==", "(", "__v4si", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_cmpeq_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7642, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "unsigned", "ReducedSizeInBits", "=", "ReducedVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "RegSize", "%", "ReducedSizeInBits", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "RegSize", "/", "ReducedSizeInBits", ",", "DAG", ".", "getUNDEF", "(", "ReducedVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN0", ";", "NewN0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN1", ";", "NewN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "{", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULU8", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Mul", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "else", "{", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULS16", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "getUnpackl", "(", "DAG", ",", "DL", ",", "OpsVT", ",", "MulLo", ",", "MulHi", ")", ";", "Res", "=", "DAG", ".", "getBitcast", "(", "ResVT", ",", "Res", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering6", "Func": "reduceVMULWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7643, "Length": 285, "Cover_Rate": 0.33490011750881316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", "->", "isSSA", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "SmallSetVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ToBeRemoved", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Changed", "=", "visitAND", "<", "uint32_t", ">", "(", "MI", ",", "ToBeRemoved", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "=", "visitAND", "<", "uint64_t", ">", "(", "MI", ",", "ToBeRemoved", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "=", "visitORR", "(", "MI", ",", "ToBeRemoved", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64MIPeepholeOpt", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7644, "Length": 124, "Cover_Rate": 0.6424870466321243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "!", "IN_RANGE", "(", "TREE_INT_CST_LOW", "(", "arg2", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";", "}", "}", "else", "if", "(", "icode", "==", "CODE_FOR_vreplace_un_v4si", "||", "icode", "==", "CODE_FOR_vreplace_un_v4sf", ")", "{", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "!", "IN_RANGE", "(", "TREE_INT_CST_LOW", "(", "arg2", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";", "}", "}", "else", "if", "(", "icode", "==", "CODE_FOR_vsldb_v16qi", "||", "icode", "==", "CODE_FOR_vsldb_v8hi", "||", "icode", "==", "CODE_FOR_vsldb_v4si", "||", "icode", "==", "CODE_FOR_vsldb_v2di", "||", "icode", "==", "CODE_FOR_vsrdb_v16qi", "||", "icode", "==", "CODE_FOR_vsrdb_v8hi", "||", "icode", "==", "CODE_FOR_vsrdb_v4si", "||", "icode", "==", "CODE_FOR_vsrdb_v2di", ")", "{", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "!", "IN_RANGE", "(", "TREE_INT_CST_LOW", "(", "arg2", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";", "}", "}", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";"], "ground_truth": ["if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";"], "File": "rs6000-call1", "Func": "rs6000_expand_quaternop_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7645, "Length": 244, "Cover_Rate": 0.36472346786248133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "CondDef", "=", "MRI", ".", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "while", "(", "CondDef", ")", "{", "if", "(", "!", "MRI", ".", "hasOneUse", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "CondDef", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "TargetOpcode", "::", "COPY", "&&", "Opc", "!=", "TargetOpcode", "::", "G_TRUNC", ")", "break", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "COPY", "&&", "Register", "::", "isPhysicalRegister", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "CondDef", "=", "MRI", ".", "getVRegDef", "(", "CondDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "!", "CondDef", ")", "return", "false", ";", "unsigned", "CondOpc", "=", "CondDef", "->", "getOpcode", "(", ")", ";", "if", "(", "CondOpc", "!=", "TargetOpcode", "::", "G_ICMP", "&&", "CondOpc", "!=", "TargetOpcode", "::", "G_FCMP", ")", "return", "false", ";", "<STR_LIT>", "CondCode", ";"], "ground_truth": ["if", "(", "CondOpc", "==", "TargetOpcode", "::", "G_ICMP", ")", "{"], "File": "AArch64InstructionSelector11", "Func": "tryOptSelect", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7646, "Length": 164, "Cover_Rate": 0.3374485596707819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_unreachable", "(", ")", ";", "case", "FRAME_POINTER_REGNUM", ":", "switch", "(", "to", ")", "{", "case", "THUMB_HARD_FRAME_POINTER_REGNUM", ":", "return", "<NUM_LIT>", ";", "case", "ARM_HARD_FRAME_POINTER_REGNUM", ":", "return", "offsets", "->", "frame", "-", "offsets", "->", "soft_frame", ";", "case", "STACK_POINTER_REGNUM", ":", "return", "offsets", "->", "outgoing_args", "-", "offsets", "->", "soft_frame", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_compute_initial_elimination_offset", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7647, "Length": 56, "Cover_Rate": 0.3708609271523179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "Rotation", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Lo", "||", "Hi", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Lo", ")", "Lo", "=", "Hi", ";", "else", "if", "(", "!", "Hi", ")", "Hi", "=", "Lo", ";", "int", "Scale", "=", "<NUM_LIT>", "/", "NumLaneElts", ";", "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "{", "MVT", "AlignVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", "*", "NumLanes", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "AlignVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "AlignVT", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "AlignVT", ",", "Hi", ",", "Lo", ",", "DAG", ".", "getConstant", "(", "Rotation", "*", "Scale", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "LoByteShift", "=", "<NUM_LIT>", "-", "Rotation", "*", "Scale", ";", "int", "HiByteShift", "=", "Rotation", "*", "Scale", ";"], "ground_truth": ["Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";"], "File": "X86ISelLowering200", "Func": "lowerVectorShuffleAsByteRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7648, "Length": 194, "Cover_Rate": 0.3227953410981697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "aarch64_gen_unspec_cond", "(", "rtx_code", "code", ",", "machine_mode", "pred_mode", ",", "rtx", "pred", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{"], "ground_truth": ["rtvec", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "pred", ",", "op0", ",", "op1", ")", ";"], "File": "aarch645", "Func": "aarch64_gen_unspec_cond", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7649, "Length": 34, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Dst", ")", ";", "}", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Dst", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow31", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7650, "Length": 167, "Cover_Rate": 0.7422222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mips_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "if", "(", "msa_p", ")", "{", "if", "(", "mips_signed_immediate_p", "(", "INTVAL", "(", "addr", ".", "offset", ")", ",", "<NUM_LIT>", ",", "mips_ldst_scaled_shift", "(", "mode", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_MIPS16", "&&", "!", "mips16_unextended_reference_p", "(", "mode", ",", "addr", ".", "reg", ",", "UINTVAL", "(", "addr", ".", "offset", ")", ")", ")", "return", "factor", "*", "<NUM_LIT>", ";"], "ground_truth": ["return", "factor", ";"], "File": "mips", "Func": "mips_address_insns", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7651, "Length": 85, "Cover_Rate": 0.4336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "init", "(", "VLIWMachineScheduler", "*", "dag", ",", "const", "TargetSchedModel", "*", "smodel", ")", "{"], "ground_truth": ["DAG", "=", "dag", ";"], "File": "HexagonMachineScheduler", "Func": "init", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7652, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getOffsetOf", "(", "U", ".", "MI", ")", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass (2)1", "Func": "getUserOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7653, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ";", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "Value", "*", "Cond", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", ";", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "Cond", ")", ";", "if", "(", "CI", "&&", "(", "CI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", ")", ")", "{", "bool", "NeedSwap", ";", "std", "::", "tie", "(", "CC", ",", "NeedSwap", ")", "=", "get<ISA_LIT>ConditionCode", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "CC", ">", "<STR_LIT>", ")", "return", "false", ";", "const", "Value", "*", "CmpLHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "CmpRHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NeedSwap", ")", "std", "::", "swap", "(", "CmpLHS", ",", "CmpRHS", ")", ";", "EVT", "CmpVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CmpLHS", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "CmpLHS", ",", "CmpRHS", ",", "CmpVT", ",", "CI", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "CondReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "CondReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "CondIsKill", "=", "hasTrivialKill", "(", "Cond", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "CondReg", ")", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ",", "getKillRegState", "(", "CondIsKill", ")", ")", ".", "addReg", "(", "CondReg", ")", ";", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ",", "getKillRegState", "(", "CondIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86FastISel106", "Func": "X86FastEmitPseudoSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7654, "Length": 352, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SPIRVAsmPrinter", "Func": "PrintAsmOperand", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7655, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>HardwareLoops", "::", "isInvalidLoopOperation", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "return", "true", ";", "if", "(", "isHardwareLoop", "(", "MI", ")", ")", "return", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "R", "==", "<STR_LIT>", "||", "R", "==", "<STR_LIT>", "||", "R", "==", "<STR_LIT>", "||", "R", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops", "Func": "isInvalidLoopOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7656, "Length": 121, "Cover_Rate": 0.9097744360902256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BB", "->", "begin", "(", ")", ";", "I", "!=", "BB", "->", "end", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "FrameSetupOpcode", ")", "Changed", "|=", "adjustCallSequence", "(", "MF", ",", "*", "BB", ",", "I", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "X86CallFrameOptimization11", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7657, "Length": 77, "Cover_Rate": 0.5273972602739726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TYPE_SIZE", "(", "type", ")", "&&", "integer_zerop", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "return", "NO_ABI_IDENTITY", ";", "piece", "p", "=", "{", "}", ";", "if", "(", "<STR_LIT>", "(", "type", ",", "&", "p", ".", "num_zr", ",", "&", "p", ".", "num_pr", ")", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE_RAW", "(", "type", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "(", "!", "TARGET_SVE", "||", "aarch64_sve_mode_p", "(", "mode", ")", ")", ")", ";"], "ground_truth": ["p", ".", "mode", "=", "p", ".", "orig_mode", "=", "mode", ";"], "File": "aarch64", "Func": "analyze", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7658, "Length": 78, "Cover_Rate": 0.5131578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegOp", "=", "IsStore", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "AddrOp", "=", "AddrBase", "+", "<NUM_LIT>", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "Inst", ".", "getOperand", "(", "RegOp", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "AddrBase", "+", "<STR_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "isExpr", "(", ")", "||", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "isImm", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "Inst", ".", "getOperand", "(", "RegOp", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", ")", "return", ";", "bool", "Absolute", "=", "true", ";"], "ground_truth": ["if", "(", "Inst", ".", "getOperand", "(", "AddrOp", ")", ".", "isExpr", "(", ")", ")", "{"], "File": "X86MCInstLower (2)2", "Func": "SimplifyShortMoveForm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7659, "Length": 169, "Cover_Rate": 0.4183168316831683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "!", "MFI", ".", "isMaxCallFrameSizeComputed", "(", ")", "||", "MFI", ".", "getMaxCallFrameSize", "(", ")", ">", "DefaultSafeSPDisplacement", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering10", "Func": "hasFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7660, "Length": 110, "Cover_Rate": 0.9016393442622951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "override", "{"], "ground_truth": ["return", "isRegKind", "(", ")", "&&", "!", "Reg", ".", "Mods", ".", "hasModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "isReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7661, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_cvt_roundsh_u64", "(", "__m128h", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "long", "long", ")", "__builtin_ia32_vcvtsh2usi64_round", "(", "__A", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_cvt_roundsh_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7662, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFNEG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LLVMContext", "*", "Context", "=", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "EltVT", "=", "VT", ";", "unsigned", "NumElts", "=", "VT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Constant", "*", "C", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "else", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEsingle", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "C", "=", "ConstantVector", "::", "getSplat", "(", "NumElts", ",", "C", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CPIdx", ")", "->", "getAlignment", "(", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";"], "ground_truth": ["if", "(", "VT", ".", "isVector", "(", ")", ")", "{"], "File": "X86ISelLowering (2)2", "Func": "LowerFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7663, "Length": 231, "Cover_Rate": 0.6814159292035398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCONCAT_VECTORS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "unsigned", "NumOperands", "=", "Node", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOperands", ";", "++", "i", ")", "{"], "ground_truth": ["SDValue", "SubOp", "=", "Node", "->", "getOperand", "(", "i", ")", ";"], "File": "NVPTXISelLowering (2)", "Func": "LowerCONCAT_VECTORS", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7664, "Length": 72, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)1", "Func": "getInstrItineraryData", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7665, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_end_call_args", "(", "void", ")", "{"], "ground_truth": ["cfun", "->", "machine", "->", "start_call", "=", "NULL_RTX", ";"], "File": "nvptx2", "Func": "nvptx_end_call_args", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 7666, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "Helper", ".", "tryCombineConcatVectors", "(", "MI", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "Helper", ".", "tryCombineShuffleVector", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPreLegalizerCombiner", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7667, "Length": 66, "Cover_Rate": 0.7415730337078652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isStringOfOnes", "(", "Mask", ",", "LSB", ",", "Length", ")", ")", "{", "Start", "=", "<NUM_LIT>", "-", "(", "LSB", "+", "Length", "-", "<NUM_LIT>", ")", ";", "End", "=", "<NUM_LIT>", "-", "LSB", ";", "return", "true", ";", "}", "if", "(", "isStringOfOnes", "(", "Mask", "^", "Used", ",", "LSB", ",", "Length", ")", ")", "{", "assert", "(", "LSB", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LSB", "+", "Length", "<", "BitSize", "&&", "<STR_LIT>", ")", ";", "Start", "=", "<NUM_LIT>", "-", "(", "LSB", "-", "<NUM_LIT>", ")", ";", "End", "=", "<NUM_LIT>", "-", "(", "LSB", "+", "Length", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG15", "Func": "isRISBGMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7668, "Length": 96, "Cover_Rate": 0.6808510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RemoveRedundancyVSETVL", "::", "removeRedundancy", "(", ")", "{", "if", "(", "!", "redundancyVSETVLI", ".", "size", "(", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "MachineInstr", "*", "instr", ":", "redundancyVSETVLI", ")", "{"], "File": "RISCVRemoveRedundancyVSETVL", "Func": "removeRedundancy", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7669, "Length": 28, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "&&", "VT", ".", "is128BitVector", "(", ")", ")", "{", "return", "(", "isMOVLMask", "(", "Mask", ",", "VT", ")", "||", "isCommutedMOVLMask", "(", "Mask", ",", "VT", ",", "true", ")", "||", "isSHUFPMask", "(", "Mask", ",", "VT", ",", "Subtarget", "->", "hasFp256", "(", ")", ")", "||", "isSHUFPMask", "(", "Mask", ",", "VT", ",", "Subtarget", "->", "hasFp256", "(", ")", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "isVectorClearMaskLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7670, "Length": 79, "Cover_Rate": 0.7821782178217822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitCMOV", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitCMOV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7671, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "FI", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VR", ")", ".", "addReg", "(", "Src", ",", "getKillRegState", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ";"], "File": "MipsSEFrameLowering", "Func": "expandStoreCCond", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7672, "Length": 70, "Cover_Rate": 0.45751633986928103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_x_f16_s16", "(", "int16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcvtq_m_to_f_sv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_x_f16_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7673, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlaq_s16", "(", "int16x8_t", "a", ",", "int16x8_t", "b", ",", "int16x8_t", "c", ")", "{"], "ground_truth": ["int16x8_t", "result", ";"], "File": "arm", "Func": "neon2_vmlaq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7674, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "AGCInstrInfo", "Func": "AGCInstrInfo", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7675, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "EvaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*", "Fixup", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "NVPTXMCExpr15", "Func": "EvaluateAsRelocatableImpl", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7676, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "regX", ")", ".", "addImm", "(", "imm", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BtOpc", ")", ")", ".", "addMBB", "(", "target", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "Mips16ISelLowering (2)2", "Func": "emitFEXT_T8I8I16_ins", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7677, "Length": 67, "Cover_Rate": 0.3175355450236967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "TL45ELFObjectWriter", "Func": "~TL45ELFObjectWriter", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7678, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "<STR_LIT>", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", ")", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "Thumb1InstrInfo22", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7679, "Length": 113, "Cover_Rate": 0.565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "DataLayout", "(", "<STR_LIT>", ")", ",", "FrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "JITInfo", "(", "*", "this", ")", ",", "Subtarget", "(", "M", ",", "FS", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["setRelocationModel", "(", "Reloc", "::", "PIC_", ")", ";"], "File": "AlphaTargetMachine4", "Func": "AlphaTargetMachine", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7680, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vdup_n_s8", "(", "*", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld1_dup_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7681, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NeedDisjointWriteback", "=", "true", ";", "WritebackReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Val", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "i", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "NeedDisjointWriteback", "&&", "WritebackReg", "==", "Inst", ".", "end", "(", ")", "[", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "}", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler", "Func": "DecodeRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7682, "Length": 136, "Cover_Rate": 0.6601941747572816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "BaseOp", ";", "if", "(", "!", "getMemOperandWithOffsetWidth", "(", "LdSt", ",", "BaseOp", ",", "Offset", ",", "OffsetIsScalable", ",", "Width", ",", "TRI", ")", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64InstrInfo105", "Func": "getMemOperandsWithOffsetWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7683, "Length": 36, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVPERMV", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitVPERMV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7684, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "Metadata", "*", "isCFProtectionSupported", "=", "MF", ".", "getMMI", "(", ")", ".", "getModule", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "bool", "isJITwithCET", "=", "TM", "->", "isJIT", "(", ")", ";", "bool", "isJITwithCET", "=", "false", ";", "if", "(", "!", "isCFProtectionSupported", "&&", "!", "IndirectBranchTracking", "&&", "!", "isJITwithCET", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "TII", "=", "SubTarget", ".", "getInstrInfo", "(", ")", ";", "EndbrOpcode", "=", "SubTarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "(", "TM", "->", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "||", "MF", ".", "getFunction", "(", ")", ".", "hasAddressTaken", "(", ")", "||", "!", "MF", ".", "getFunction", "(", ")", ".", "hasLocalLinkage", "(", ")", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "doesNoCfCheck", "(", ")", ")", "{", "auto", "MBB", "=", "MF", ".", "begin", "(", ")", ";", "Changed", "|=", "addENDBR", "(", "*", "MBB", ",", "MBB", "->", "begin", "(", ")", ")", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "hasAddressTaken", "(", ")", ")", "Changed", "|=", "addENDBR", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isCall", "(", ")", "&&", "IsCallReturnTwice", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Changed", "|=", "addENDBR", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ")", ";", "}", "if", "(", "TM", "->", "Options", ".", "ExceptionModel", "==", "ExceptionHandling", "::", "SjLj", ")", "{"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{"], "File": "X86IndirectBranchTracking12", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7685, "Length": 303, "Cover_Rate": 0.6405919661733616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", "?", "SOUTHERN_ISLANDS", ":", "<ISA_LIT>", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "WavefrontSize", "(", "<NUM_LIT>", ")", ",", "LocalMemorySize", "(", "<NUM_LIT>", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP32Denormals", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "FPExceptions", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerReserveRegs", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnablePromoteAlloca", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "Enable<ISA_LIT>Scheduler", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "IsGCN", "(", "false", ")", ",", "GCN1Encoding", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "Has16BitInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWA", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "<ISA_LIT>ALUInst", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget41", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7686, "Length": 295, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovqb512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v16qi", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7687, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setLegalizerInfoAVX512DQ", "(", ")", ";", "setLegalizerInfoAVX512BW", "(", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_PHI", ",", "<NUM_LIT>", ",", "widen_1", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "setLegalizeScalarToDifferentSizeStrategy", "(", "BinOp", ",", "<NUM_LIT>", ",", "widen_1", ")", ";", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "setLegalizeScalarToDifferentSizeStrategy", "(", "MemOp", ",", "<NUM_LIT>", ",", "narrowToSmallerAndWidenToSmallest", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_GEP", ",", "<NUM_LIT>", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "<NUM_LIT>", ",", "widenToLargerTypesAndNarrowToLargest", ")", ";", "computeTables", "(", ")", ";"], "ground_truth": ["}"], "File": "X86LegalizerInfo11", "Func": "X86LegalizerInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7688, "Length": 86, "Cover_Rate": 0.6013986013986014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "asB", "=", "LocB", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "AliasResult", "Result", "=", "getAliasResult", "(", "asA", ",", "asB", ")", ";"], "ground_truth": ["if", "(", "Result", "==", "NoAlias", ")", "return", "Result", ";"], "File": "AMDGPUAliasAnalysis", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7689, "Length": 34, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", ";", "}", "if", "(", "opc", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "opc", ")", ")", ";", "Rewritten", "++", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PatmosBypassFromPML", "Func": "rewriteInstruction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7690, "Length": 48, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Ty", "->", "isStructTy", "(", ")", "&&", "Ty", "->", "getStructNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", "->", "getStructElementType", "(", "<NUM_LIT>", ")", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";"], "File": "MipsCCState14", "Func": "originalTypeIsF128", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7691, "Length": 41, "Cover_Rate": 0.44565217391304346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseJumpTarget", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SMLoc", "S", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "OperandMatchResultTy", "ResTy", "=", "parseImm", "(", "Operands", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";", "ResTy", "=", "parseAnyRegister", "(", "Operands", ")", ";"], "ground_truth": ["if", "(", "ResTy", "!=", "MatchOperand_NoMatch", ")", "return", "ResTy", ";"], "File": "MipsAsmParser", "Func": "parseJumpTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7692, "Length": 73, "Cover_Rate": 0.5934959349593496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Region", ",", "Address", ",", "Size", ",", "Insn", ",", "isBigEndian", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decode<ISA_LIT>64Instruction32", "(", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}"], "ground_truth": ["Result", "=", "decode<ISA_LIT>Instruction32", "(", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "File": "MipsDisassembler23", "Func": "getInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7693, "Length": 76, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REG_POINTER", "(", "cfun", "->", "machine", "->", "split_stack_arg_pointer", ")", "=", "<NUM_LIT>", ";", "pat", "=", "gen_rtx_SET", "(", "cfun", "->", "machine", "->", "split_stack_arg_pointer", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "push_topmost_sequence", "(", ")", ";", "emit_insn_after", "(", "pat", ",", "get_insns", "(", ")", ")", ";", "pop_topmost_sequence", "(", ")", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "rs6000_internal_arg_pointer", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7694, "Length": 47, "Cover_Rate": 0.38524590163934425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'c'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "I0", ",", "I1", ",", "I2", ",", "I3", ",", "B0", ",", "B1", ",", "B2", ",", "B3", ",", "L0", ",", "L1", ",", "L2", ",", "L3", ",", "<NUM_LIT>", ")", ";", "case", "'t'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "LT0", ",", "LT1", ",", "<NUM_LIT>", ")", ";", "case", "'u'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "LB0", ",", "LB1", ",", "<NUM_LIT>", ")", ";", "case", "'k'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "LC0", ",", "LC1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["case", "'y'", ":", "return", "make_vector", "<", "unsigned", ">", "(", "RETS", ",", "RETN", ",", "RETI", ",", "RETX", ",", "RETE", ",", "ASTAT", ",", "SEQSTAT", ",", "USP", ",", "<NUM_LIT>", ")", ";"], "File": "BlackfinISelLowering2", "Func": "getRegClassForInlineAsmConstraint", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7695, "Length": 112, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadInp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Opr1", ")", ";", "LoadInp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Opr2", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "LoadInp1", ".", "getNode", "(", ")", ")", ")", "LoadInp1", "=", "LoadOperand", "(", "DAG", ",", "DL", ",", "<STR_LIT>", ",", "LoadInp1", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "LoadInp2", ".", "getNode", "(", ")", ")", ")", "LoadInp2", "=", "LoadOperand", "(", "DAG", ",", "DL", ",", "<STR_LIT>", ",", "LoadInp2", ")", ";"], "ground_truth": ["BinOp", "=", "DAG", ".", "getNode", "(", "LowerBinOp", ",", "DL", ",", "<STR_LIT>", ",", "{", "LoadInp1", ",", "LoadInp2", "}", ")", ";"], "File": "JVMISelLowering", "Func": "LowerBinaryOp", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7696, "Length": 103, "Cover_Rate": 0.31402439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'l'", ":", "return", "C_RegisterClass", ";", "case", "'w'", ":", "return", "C_RegisterClass", ";", "case", "'h'", ":", "return", "C_RegisterClass", ";", "case", "'x'", ":", "return", "C_RegisterClass", ";", "case", "'t'", ":", "return", "C_RegisterClass", ";", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7697, "Length": 43, "Cover_Rate": 0.35833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "register_cache_type", "::", "iterator", "mem_operand", "=", "register_cache", ".", "begin", "(", ")", ";", "mem_operand", "!=", "register_cache", ".", "end", "(", ")", ";", "mem_operand", "++", ")", "{", "int", "base_register", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "*", "mem_operand", ")", ";"], "ground_truth": ["int", "index_register", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "*", "mem_operand", ")", ";"], "File": "SandBoxing", "Func": "updateRegisterCache", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7698, "Length": 53, "Cover_Rate": 0.38405797101449274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "ValueAndVReg", ">", "MaybeOffset", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ",", "true", ")", ";", "if", "(", "!", "MaybeOffset", ")", "return", "{", "Root", ",", "<NUM_LIT>", "}", ";", "return", "{", "RootI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MaybeOffset", "->", "Value", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "getPtrBaseWithConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7699, "Length": 50, "Cover_Rate": 0.4424778761061947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "MEK_DTPREL", ",", "Expr", ",", "getContext", "(", ")", ")", ";"], "File": "MipsTargetObjectFile21", "Func": "getDebugThreadLocalSymbol", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7700, "Length": 60, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "MemoryBound", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "WaveLimiter", ",", "false", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "ScratchRSrcReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "ScratchWaveOffsetReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "FrameOffsetReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "StackPtrOffsetReg", ",", "StringValue", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "ArgInfo", ")", ";"], "File": "SIMachineFunctionInfo25", "Func": "mapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7701, "Length": 101, "Cover_Rate": 0.4786729857819905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "label", "!=", "<NUM_LIT>", ")", "{", "targetm", ".", "asm_out", ".", "internal_label", "(", "asm_out_file", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "label", ")", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "regno", ")", ";", "}"], "ground_truth": ["}"], "File": "arm", "Func": "arm_file_end", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7702, "Length": 34, "Cover_Rate": 0.3063063063063063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "BBHasFallthrough", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "::", "iterator", "MBBI", "=", "MBB", ";"], "ground_truth": ["if", "(", "llvm", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "File": "ARMConstantIslandPass10", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7703, "Length": 38, "Cover_Rate": 0.4175824175824176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>elTargetMachine", "::", "<ISA_LIT>elTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "rvexTargetMachine", "Func": "rvexelTargetMachine", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 7704, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "assert", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "IsSigned", "=", "(", "Opcode", "==", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RTLIB", "::", "Libcall", "LC", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "<STR_LIT>", ":", "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "<STR_LIT>", ":", "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "SDValue", "const", "&", "Value", ":", "Op", "->", "op_values", "(", ")", ")", "{", "Entry", ".", "Node", "=", "Value", ";", "Entry", ".", "Ty", "=", "Value", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["Entry", ".", "IsSExt", "=", "IsSigned", ";"], "File": "AVRISelLowering1", "Func": "LowerDivRem", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7705, "Length": 199, "Cover_Rate": 0.5527777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "StackPtr", "=", "RegInfo", ".", "getStackRegister", "(", ")", ";", "bool", "reseveCallFrame", "=", "hasReservedCallFrame", "(", "MF", ")", ";", "int", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "isDestroy", "=", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "bool", "IsLP64", "=", "STI", ".", "isTarget64BitLP64", "(", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "uint64_t", "Amount", "=", "!", "reseveCallFrame", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "uint64_t", "CalleeAmt", "=", "isDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "reseveCallFrame", ")", "{", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["unsigned", "StackAlign", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "File": "X86FrameLowering66", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7706, "Length": 152, "Cover_Rate": 0.34942528735632183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Count", "/=", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Count", ";", "++", "i", ")", "OW", "->", "write32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64AsmBackend (2)", "Func": "writeNopData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7707, "Length": 29, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "isImmS16", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7708, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConditionVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "TargetLoweringBase", "::", "getPreferredSwitchConditionType", "(", "Context", ",", "ConditionVT", ")", ";"], "File": "X86ISelLowering104", "Func": "getPreferredSwitchConditionType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7709, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodePC24DBLBranchOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodePCDBLOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "true", ",", "Decoder", ")", ";"], "File": "SystemZDisassembler12", "Func": "decodePC24DBLBranchOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7710, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "Cpu0ISelDAGToDAG1", "Func": "getGlobalBaseReg", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7711, "Length": 35, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmlaldavhaq_p_s32", "(", "int64_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vrmlaldavhaq_p_sv4si", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vrmlaldavhaq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7712, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7713, "Length": 165, "Cover_Rate": 0.4596100278551532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineLocation", "Src", "(", "FPReg", ",", "<NUM_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "<NUM_LIT>", ",", "Dst", ",", "Src", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonRegisterInfo10", "Func": "getInitialFrameState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7714, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtepi32_ph", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m256i", "__C", ")", "{", "return", "__builtin_ia32_vcvtdq2ph256_mask", "(", "(", "__v8si", ")", "__C", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtepi32_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7715, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_n_f32_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__imm6", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcvtq_n_to_f_uv4sf", "(", "__a", ",", "__imm6", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_n_f32_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7716, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AS", "get<ISA_LIT>AS", "(", ")", "const", "{"], "ground_truth": ["return", "AS", ";"], "File": "AMDGPUSubtarget", "Func": "getAMDGPUAS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7717, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintLaneMaskOpt", "(", "LaneBitmask", "M", ")", ":", "Mask", "(", "M", ")", "{"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "PrintLaneMaskOpt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7718, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isV9", "(", ")", ")", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";"], "ground_truth": ["setMinFunctionAlignment", "(", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering89", "Func": "SparcTargetLowering", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7719, "Length": 394, "Cover_Rate": 0.4016309887869521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "PPCDisassembler12", "Func": "PPCDisassembler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7720, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "FuncInfo", "->", "allocateWWMReservedSpillSlots", "(", "MFI", ",", "*", "TRI", ")", ";", "}", "const", "bool", "SpillVGPRToAGPR", "=", "ST", ".", "hasMAIInsts", "(", ")", "&&", "FuncInfo", "->", "hasSpilledVGPRs", "(", ")", "&&", "EnableSpillVGPRToAGPR", ";", "if", "(", "SpillVGPRToAGPR", ")", "{", "BitVector", "SpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "BitVector", "NonVGPRSpillFIs", "(", "MFI", ".", "getObjectIndexEnd", "(", ")", ",", "false", ")", ";", "bool", "SeenDbgInstr", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "int", "FrameIndex", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "SeenDbgInstr", "=", "true", ";", "if", "(", "TII", "->", "isVGPRSpill", "(", "MI", ")", ")", "{", "unsigned", "FIOp", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "int", "FI", "=", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "getIndex", "(", ")", ";", "Register", "VReg", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdata", ")", "->", "getReg", "(", ")", ";", "if", "(", "FuncInfo", "->", "allocateVGPRSpillToAGPR", "(", "MF", ",", "FI", ",", "TRI", "->", "isAGPR", "(", "MRI", ",", "VReg", ")", ")", ")", "{", "RS", "->", "enterBasicBlock", "(", "MBB", ")", ";", "TRI", "->", "eliminateFrameIndex", "(", "MI", ",", "<NUM_LIT>", ",", "FIOp", ",", "RS", ")", ";", "SpillFIs", ".", "set", "(", "FI", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "TII", "->", "isStoreToStackSlot", "(", "MI", ",", "FrameIndex", ")", "||", "TII", "->", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "NonVGPRSpillFIs", ".", "set", "(", "FrameIndex", ")", ";", "}", "}", "for", "(", "unsigned", "FI", ":", "SpillFIs", ".", "set_bits", "(", ")", ")", "if", "(", "!", "NonVGPRSpillFIs", ".", "test", "(", "FI", ")", ")", "FuncInfo", "->", "setVGPRToAGPRSpillDead", "(", "FI", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getVGPRSpillAGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "FuncInfo", "->", "getAGPRSpillVGPRs", "(", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MBB", ".", "sortUniqueLiveIns", "(", ")", ";", "if", "(", "!", "SpillFIs", ".", "empty", "(", ")", "&&", "SeenDbgInstr", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "SpillFIs", "[", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", "]", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "Register", "(", ")", ",", "false", ")", ";", "}", "}", "}", "}", "}", "bool", "HaveSGPRToVMemSpill", "=", "FuncInfo", "->", "removeDeadFrameIndices", "(", "MFI", ",", "true", ")", ";", "assert", "(", "allSGPRSpillsAreDead", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "allStackObjectsAreDead", "(", "MFI", ")", ")", "{"], "File": "SIFrameLowering31", "Func": "processFunctionBeforeFrameFinalized", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7721, "Length": 481, "Cover_Rate": 0.8138747884940778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "}"], "ground_truth": ["MCI", ".", "addOperand", "(", "MCO", ")", ";"], "File": "HexagonMCInstLower19", "Func": "HexagonLowerToMC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7722, "Length": 116, "Cover_Rate": 0.32044198895027626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ";", "DebugLoc", "dl", "=", "ES", "->", "getDebugLoc", "(", ")", ";", "SDValue", "TES", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "PIC16ISelLowering1", "Func": "ExpandExternalSymbol", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7723, "Length": 54, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "File": "mprocRegisterInfo", "Func": "getFrameRegister", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7724, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";"], "ground_truth": ["}"], "File": "P2MCInstLower", "Func": "Initialize", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7725, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Count", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "OW", "->", "WriteZeros", "(", "Count", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SNESAsmBackend", "Func": "writeNopData", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7726, "Length": 24, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "llvm", "::", "isKernelFunction", "(", "const", "Function", "&", "F", ")", "{", "unsigned", "x", "=", "<NUM_LIT>", ";", "bool", "retval", "=", "llvm", "::", "findOneNVVMAnnotation", "(", "&", "F", ",", "llvm", "::", "PropertyAnnotationNames", "[", "llvm", "::", "PROPERTY_ISKERNEL_FUNCTION", "]", ",", "x", ")", ";", "if", "(", "retval", "==", "false", ")", "{", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "llvm", "::", "CallingConv", "::", "PTX_Kernel", ")", "return", "true", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "NVPTXUtilities1", "Func": "isKernelFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7727, "Length": 66, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "TargetPos", ">=", "<NUM_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "TargetPos", ")", ".", "isMBB", "(", ")", ")", ";", "MI", "->", "getOperand", "(", "TargetPos", ")", ".", "setMBB", "(", "NewTarget", ")", ";", "if", "(", "EnableBranchPrediction", "&&", "isPredicatedNew", "(", "MI", ")", ")", "{", "NewOpcode", "=", "reversePrediction", "(", "NewOpcode", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo56", "Func": "invertAndChangeJumpTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7728, "Length": 50, "Cover_Rate": 0.3184713375796178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "MFI", "->", "erase", "(", "MBI", ")", ";", "MachineBasicBlock", "::", "iterator", "J", "=", "static_cast", "<", "MachineBasicBlock", "::", "iterator", ">", "(", "NewMI", ")", ";"], "ground_truth": ["processInstruction", "(", "J", ",", "MFI", ")", ";"], "File": "X86FixupLEAs (2)2", "Func": "seekLEAFixup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7729, "Length": 45, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<NUM_LIT>", ":", "append_name", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "append_sew", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7730, "Length": 20, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "prefix", "=", "gen_prefix", "(", "decl", ")", ";", "if", "(", "prefix", "==", "NULL", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "return", "text_section", ";", "else", "if", "(", "has_attr", "(", "ATTR_NOINIT", ",", "decl", ")", ")", "return", "noinit_section", ";", "else", "if", "(", "has_attr", "(", "ATTR_PERSIST", ",", "decl", ")", ")", "return", "persist_section", ";", "else", "return", "default_select_section", "(", "decl", ",", "reloc", ",", "align", ")", ";", "}", "const", "char", "*", "sec", ";", "switch", "(", "categorize_decl_for_section", "(", "decl", ",", "reloc", ")", ")", "{", "case", "SECCAT_TEXT", ":", "sec", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_DATA", ":", "sec", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_BSS", ":", "sec", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_RODATA", ":", "sec", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_RODATA_MERGE_STR", ":", "case", "SECCAT_RODATA_MERGE_STR_INIT", ":", "case", "SECCAT_RODATA_MERGE_CONST", ":", "case", "SECCAT_SRODATA", ":", "case", "SECCAT_DATA_REL", ":", "case", "SECCAT_DATA_REL_LOCAL", ":", "case", "SECCAT_DATA_REL_RO", ":", "case", "SECCAT_DATA_REL_RO_LOCAL", ":", "case", "SECCAT_SDATA", ":", "case", "SECCAT_SBSS", ":", "case", "SECCAT_TDATA", ":", "case", "SECCAT_TBSS", ":", "return", "default_select_section", "(", "decl", ",", "reloc", ",", "align", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "const", "char", "*", "dec_name", "=", "DECL_SECTION_NAME", "(", "decl", ")", ";"], "ground_truth": ["char", "*", "name", "=", "ACONCAT", "(", "(", "prefix", ",", "sec", ",", "dec_name", ",", "NULL", ")", ")", ";"], "File": "msp4303", "Func": "msp430_select_section", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7731, "Length": 198, "Cover_Rate": 0.6449511400651465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getToken", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "Token", "&&", "<STR_LIT>", ")", ";"], "File": "MMIXAsmParser", "Func": "getToken", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7732, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isPseudo", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MCInst", "TmpInst0", ";"], "ground_truth": ["MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst0", ")", ";"], "File": "LM32AsmPrinter", "Func": "EmitInstruction", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7733, "Length": 25, "Cover_Rate": 0.373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "IntRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SparcDisassembler", "Func": "DecodeI64RegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7734, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstructionSelector", "::", "emitADD", "(", "Register", "DefReg", ",", "MachineOperand", "&", "LHS", ",", "MachineOperand", "&", "RHS", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "const", "std", "::", "array", "<", "std", "::", "array", "<", "unsigned", ",", "<NUM_LIT>", ">", ",", "<NUM_LIT>", ">", "OpcTable", "{"], "ground_truth": ["{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", "}", ";"], "File": "AArch64InstructionSelector50", "Func": "emitADD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7735, "Length": 62, "Cover_Rate": 0.6966292134831461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "set_pic_reg_ever_live", "(", ")", "{"], "ground_truth": ["if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "REGNO", "(", "pic_offset_table_rtx", ")", ",", "true", ")", ";"], "File": "i3864", "Func": "set_pic_reg_ever_live", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7736, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerAnalysisRegistrationCallback", "(", "[", "]", "(", "FunctionAnalysisManager", "&", "FAM", ")", "{", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "<ISA_LIT>AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "<STR_LIT>", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "<ISA_LIT>AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "<ISA_LIT>UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "<ISA_LIT>SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "return", ";", "PM", ".", "addPass", "(", "<ISA_LIT>UnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "addPass", "(", "<ISA_LIT>PrintfRuntimeBindingPass", "(", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "GlobalDCEPass", "(", ")", ")", ";", "PM", ".", "addPass", "(", "InternalizePass", "(", "mustPreserveGV", ")", ")", ";", "}", "PM", ".", "addPass", "(", "<ISA_LIT>PropagateAttributesLatePass", "(", "*", "this", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "GlobalDCEPass", "(", ")", ")", ";", "}", "if", "(", "EarlyInlineAll", "&&", "!", "EnableFunctionCalls", ")", "PM", ".", "addPass", "(", "<ISA_LIT>AlwaysInlinePass", "(", ")", ")", ";", "}", ")", ";", "PB", ".", "registerCGSCCOptimizerLateEPCallback", "(", "[", "this", "]", "(", "CGSCCPassManager", "&", "PM", ",", "PassBuilder", "::", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "return", ";", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "InferAddressSpacesPass", "(", ")", ")", ";", "FPM", ".", "addPass", "(", "<ISA_LIT>LowerKernelAttributesPass", "(", ")", ")", ";", "if", "(", "Level", "!=", "PassBuilder", "::", "OptimizationLevel", "::", "O0", ")", "{", "FPM", ".", "addPass", "(", "<ISA_LIT>PromoteAllocaToVectorPass", "(", "*", "this", ")", ")", ";", "}"], "ground_truth": ["PM", ".", "addPass", "(", "createCGSCCToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";"], "File": "AMDGPUTargetMachine74", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7737, "Length": 389, "Cover_Rate": 0.5867269984917044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPI", "=", "Orig", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "PCLabelId", "=", "duplicateCPV", "(", "MF", ",", "CPI", ")", ";", "Orig", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIndex", "(", "CPI", ")", ";", "Orig", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "PCLabelId", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "duplicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7738, "Length": 50, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "Emitter", "<", "CodeEmitter", ">", "::", "getVEXRegisterEncoding", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ")", "const", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegNum", "=", "get<ISA_LIT>RegNum", "(", "MI", ".", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "SrcReg", ")", ")", "SrcRegNum", "|=", "<NUM_LIT>", ";", "return", "(", "~", "SrcRegNum", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86CodeEmitter", "Func": "getVEXRegisterEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7739, "Length": 70, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "JUMP_P", "(", "insn", ")", ")", "{", "rtx_jump_table_data", "*", "table", ";", "if", "(", "tablejump_p", "(", "insn", ",", "NULL", ",", "&", "table", ")", ")", "{", "rtvec", "vec", "=", "table", "->", "get_labels", "(", ")", ";", "int", "j", ";", "rtx_insn", "*", "label", ";", "for", "(", "j", "=", "GET_NUM_ELEM", "(", "vec", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "--", "j", ")", "{", "label", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "XEXP", "(", "RTVEC_ELT", "(", "vec", ",", "j", ")", ",", "<NUM_LIT>", ")", ")", ";", "bti_insn", "=", "gen_bti_j", "(", ")", ";", "emit_insn_after", "(", "bti_insn", ",", "label", ")", ";"], "ground_truth": ["}"], "File": "aarch64-bti-insert2", "Func": "FOR_EACH_BB_FN", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7740, "Length": 98, "Cover_Rate": 0.4434389140271493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Is64Bit", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}", "if", "(", "!", "Is64Bit", "||", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAVX512", "(", ")", ")", "{", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}"], "ground_truth": ["return", "Reserved", ";"], "File": "X86RegisterInfo21", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7741, "Length": 184, "Cover_Rate": 0.36726546906187624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Section", "(", "SectionVariant", "V", ",", "SectionKind", "K", ")", ":", "MCSection", "(", "V", ",", "K", ")", "{"], "ground_truth": ["}"], "File": "Z80Section", "Func": "Z80Section", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7742, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMHazardRecognizer (2)", "Func": "RecedeCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7743, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "loc", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bits", ",", "loc", ",", "loc", ")", ";", "if", "(", "cfun", "->", "machine", "->", "unisimt_predicate", ")", "{", "int", "master", "=", "REGNO", "(", "cfun", "->", "machine", "->", "unisimt_master", ")", ";", "int", "pred", "=", "REGNO", "(", "cfun", "->", "machine", "->", "unisimt_predicate", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "master", ",", "loc", ")", ";", "if", "(", "cfun", "->", "machine", "->", "unisimt_outside_simt_predicate", ")", "{", "int", "pred_outside_simt", "=", "REGNO", "(", "cfun", "->", "machine", "->", "unisimt_outside_simt_predicate", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "pred_outside_simt", ",", "master", ")", ";", "}"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "nvptx", "Func": "nvptx_init_unisimt_predicate", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 7744, "Length": 146, "Cover_Rate": 0.6186440677966102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitPostSt", "(", "MachineBasicBlock", "*", "BB", ",", "MachineInstr", "*", "Pos", ",", "const", "TargetInstrInfo", "*", "TII", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "StSize", ",", "unsigned", "Data", ",", "unsigned", "AddrIn", ",", "unsigned", "AddrOut", ",", "bool", "IsThumb1", ",", "bool", "IsThumb2", ")", "{", "unsigned", "StOpc", "=", "getStOpcode", "(", "StSize", ",", "IsThumb1", ",", "IsThumb2", ")", ";", "assert", "(", "StOpc", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "StSize", ">=", "<NUM_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ",", "AddrOut", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Data", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "StOpc", ")", ")", ".", "addReg", "(", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AddrOut", ")", ";"], "ground_truth": ["MIB", "=", "AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "ARMISelLowering161", "Func": "emitPostSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7745, "Length": 177, "Cover_Rate": 0.6167247386759582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "-", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "<NUM_LIT>", "&&", "isLegalArithImmed", "(", "C", "-", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "-", "<NUM_LIT>", ")", ":", "C", "-", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "INT32_MAX", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "INT64_MAX", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "UINT32_MAX", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "UINT64_MAX", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "VT", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "getAArch64Cmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7746, "Length": 295, "Cover_Rate": 0.3141640042598509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "<NUM_LIT>", ")", ",", "II", "(", "(", "const", "<ISA_LIT>BaseInstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getTargetData", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "<NUM_LIT>", ")", ",", "MJTEs", "(", "<NUM_LIT>", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter12", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7747, "Length": 83, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "X", "!=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RCC", "==", "<STR_LIT>", ")", "{", "const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C1", "||", "!", "C1", "->", "isInfinity", "(", ")", "||", "C1", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "uint32_t", "Mask", "=", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ";", "static_assert", "(", "(", "(", "~", "(", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "==", "Mask", ",", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "SIISelLowering113", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7748, "Length": 135, "Cover_Rate": 0.3253012048192771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ArgsPreserved", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "getRegClassFor", "(", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "VA", ".", "getLocVT", "(", ")", ")", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "needsCustom", "(", ")", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "break", ";"], "ground_truth": ["case", "CCValAssign", "::", "ZExt", ":"], "File": "VEISelLowering5", "Func": "LowerFormalArguments", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7749, "Length": 241, "Cover_Rate": 0.6040100250626567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "in_section", "=", "NULL", ";", "cfun", "->", "machine", "->", "in_nsubspa", "=", "<NUM_LIT>", ";", "}", "if", "(", "cfun", "->", "is_thunk", ")", "return", ";", "if", "(", "INSN_ADDRESSES_SET_P", "(", ")", ")", "{", "last_address", "=", "extra_nop", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "insn", "=", "get_last_nonnote_insn", "(", ")", ";", "if", "(", "insn", ")", "{", "last_address", "+=", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "if", "(", "INSN_P", "(", "insn", ")", ")", "last_address", "+=", "insn_default_length", "(", "insn", ")", ";", "}", "last_address", "=", "(", "(", "last_address", "+", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "&", "~", "(", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", ";", "}", "else", "last_address", "=", "UINT_MAX", ";", "update_total_code_bytes", "(", "last_address", ")", ";"], "ground_truth": ["}"], "File": "pa4", "Func": "pa_output_function_epilogue", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7750, "Length": 107, "Cover_Rate": 0.47767857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "GCNTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "GCNPassConfig", "(", "*", "this", ",", "PM", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createPassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7751, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine", "Func": "getTargetTransformInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7752, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "ValTy", "=", "MRI", "->", "getType", "(", "ValReg", ")", ";", "unsigned", "VecSize", "=", "VecTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "const", "RegisterBank", "*", "VecRB", "=", "RBI", ".", "getRegBank", "(", "VecReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "ValRB", "=", "RBI", ".", "getRegBank", "(", "ValReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "IdxRB", "=", "RBI", ".", "getRegBank", "(", "IdxReg", ",", "*", "MRI", ",", "TRI", ")", ";", "assert", "(", "VecTy", ".", "getElementType", "(", ")", "==", "ValTy", ")", ";", "if", "(", "IdxRB", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "VecTy", ",", "*", "VecRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "ValRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "ValTy", ",", "*", "ValRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VecReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "ValReg", ",", "*", "ValRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "VecRB", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "ValSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "VecRC", ",", "IdxReg", ",", "ValSize", "/", "<NUM_LIT>", ")", ";", "const", "bool", "IndexMode", "=", "VecRB", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "STI", ".", "useVGPRIndexMode", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "IndexMode", ")", "{", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "IdxReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "DST_ENABLE", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "IdxReg", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectG_INSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7753, "Length": 345, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "static", "const", "MCPhysReg", "RegList1", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "RegList2", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList1", ",", "RegList2", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonISelLowering (2)", "Func": "CC_Hexagon64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7754, "Length": 139, "Cover_Rate": 0.7722222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LEONMachineFunctionPass", "::", "LEONMachineFunctionPass", "(", "char", "&", "ID", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "LeonPasses12", "Func": "LEONMachineFunctionPass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7755, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "MulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "CountTrailingZeros_64", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "<NUM_LIT>", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Res", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "if", "(", "ShiftAmt", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["DCI", ".", "CombineTo", "(", "N", ",", "Res", ",", "false", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7756, "Length": 361, "Cover_Rate": 0.6772983114446529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "xstormy16_epilogue_uses", "(", "int", "regno", ")", "{", "if", "(", "reload_completed", "&&", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "{", "const", "int", "ifun", "=", "xstormy16_interrupt_function_p", "(", ")", ";", "return", "REG_NEEDS_SAVE", "(", "regno", ",", "ifun", ")", ";"], "ground_truth": ["}"], "File": "stormy16", "Func": "xstormy16_epilogue_uses", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7757, "Length": 34, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "initVPUActions", "(", ")", "{"], "ground_truth": ["}"], "File": "VEISelLowering1", "Func": "initVPUActions", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7758, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasTinyEncoding", "(", ")", "const", "{"], "ground_truth": ["return", "m_hasTinyEncoding", ";"], "File": "MCS51Subtarget", "Func": "hasTinyEncoding", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7759, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isMatchingStore", "(", "LoadInst", ",", "StoreInst", ")", "&&", "<STR_LIT>", ")", ";", "int", "LoadSize", "=", "getMemScale", "(", "LoadInst", ")", ";", "int", "StoreSize", "=", "getMemScale", "(", "StoreInst", ")", ";", "int", "UnscaledStOffset", "=", "TII", "->", "isUnscaledLdSt", "(", "StoreInst", ")", "?", "getLdStOffsetOp", "(", "StoreInst", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "StoreInst", ")", ".", "getImm", "(", ")", "*", "StoreSize", ";", "int", "UnscaledLdOffset", "=", "TII", "->", "isUnscaledLdSt", "(", "LoadInst", ")", "?", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", ":", "getLdStOffsetOp", "(", "LoadInst", ")", ".", "getImm", "(", ")", "*", "LoadSize", ";", "return", "(", "UnscaledStOffset", "<=", "UnscaledLdOffset", ")", "&&", "(", "UnscaledLdOffset", "+", "LoadSize", "<=", "(", "UnscaledStOffset", "+", "StoreSize", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer33", "Func": "isLdOffsetInRangeOfSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7760, "Length": 108, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "PTXSubtarget1", "Func": "anchor", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7761, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasExtXfvecsingle", "(", ")", "const", "{"], "ground_truth": ["return", "HasExtXfvecsingle", ";"], "File": "RISCVSubtarget", "Func": "hasExtXfvecsingle", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7762, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstrInfo14", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7763, "Length": 58, "Cover_Rate": 0.31016042780748665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SparcMCCodeEmitter16", "Func": "createSparcMCCodeEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7764, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "File": "NVPTXISelDAGToDAG", "Func": "getI32Imm", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7765, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev64q_u32", "(", "uint32x4_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_mve_vrev64q_uv4si", "(", "__a", ")", ";"], "File": "arm", "Func": "mve___arm_vrev64q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7766, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setWaitAtBeginning", "(", ")", "{"], "ground_truth": ["WaitAtBeginning", "=", "true", ";"], "File": "SIInsertWaitcnts10", "Func": "setWaitAtBeginning", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7767, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addImm1_16Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7768, "Length": 47, "Cover_Rate": 0.7833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "->", "regBase", "=", "MODRM_REG_AX", ";", "insn", "->", "eaRegBase", "=", "EA_REG_AX", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "regBase", "=", "MODRM_REG_EAX", ";", "insn", "->", "eaRegBase", "=", "EA_REG_EAX", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "regBase", "=", "MODRM_REG_RAX", ";", "insn", "->", "eaRegBase", "=", "EA_REG_RAX", ";", "break", ";", "}", "reg", "|=", "rFromREX", "(", "insn", "->", "rexPrefix", ")", "<<", "<NUM_LIT>", ";", "rm", "|=", "bFromREX", "(", "insn", "->", "rexPrefix", ")", "<<", "<NUM_LIT>", ";", "evexrm", "=", "<NUM_LIT>", ";", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", "&&", "insn", "->", "mode", "==", "MODE_64BIT", ")", "{", "reg", "|=", "r2FromEVEX2of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";", "evexrm", "=", "xFromEVEX2of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ";", "}", "insn", "->", "reg", "=", "(", "Reg", ")", "(", "insn", "->", "regBase", "+", "reg", ")", ";", "switch", "(", "insn", "->", "addressSize", ")", "{", "case", "<NUM_LIT>", ":", "{", "EABase", "eaBaseBase", "=", "EA_BASE_BX_SI", ";", "switch", "(", "mod", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "rm", "==", "<NUM_LIT>", ")", "{", "insn", "->", "eaBase", "=", "EA_BASE_NONE", ";", "insn", "->", "eaDisplacement", "=", "EA_DISP_16", ";", "if", "(", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "}", "else", "{", "insn", "->", "eaBase", "=", "(", "EABase", ")", "(", "eaBaseBase", "+", "rm", ")", ";", "insn", "->", "eaDisplacement", "=", "EA_DISP_NONE", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "(", "EABase", ")", "(", "eaBaseBase", "+", "rm", ")", ";", "insn", "->", "eaDisplacement", "=", "EA_DISP_8", ";", "insn", "->", "displacementSize", "=", "<NUM_LIT>", ";", "if", "(", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "(", "EABase", ")", "(", "eaBaseBase", "+", "rm", ")", ";", "insn", "->", "eaDisplacement", "=", "EA_DISP_16", ";", "if", "(", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "(", "EABase", ")", "(", "insn", "->", "eaRegBase", "+", "rm", ")", ";", "if", "(", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "{", "EABase", "eaBaseBase", "=", "(", "insn", "->", "addressSize", "==", "<NUM_LIT>", "?", "EA_BASE_EAX", ":", "EA_BASE_RAX", ")", ";", "switch", "(", "mod", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "eaDisplacement", "=", "EA_DISP_NONE", ";", "switch", "(", "rm", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "(", "insn", "->", "addressSize", "==", "<NUM_LIT>", "?", "EA_BASE_sib", ":", "EA_BASE_sib64", ")", ";", "if", "(", "readSIB", "(", "insn", ")", "||", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "insn", "->", "eaBase", "=", "EA_BASE_NONE", ";", "insn", "->", "eaDisplacement", "=", "EA_DISP_32", ";", "if", "(", "readDisplacement", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "default", ":", "insn", "->", "eaBase", "=", "(", "EABase", ")", "(", "eaBaseBase", "+", "rm", ")", ";", "break", ";", "}", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["insn", "->", "displacementSize", "=", "<NUM_LIT>", ";"], "File": "X86DisassemblerDecoder", "Func": "readModRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7769, "Length": 461, "Cover_Rate": 0.6819526627218935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftL32Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "DecodeVecShiftLImm", "(", "Inst", ",", "Imm", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler33", "Func": "DecodeVecShiftL32Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7770, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "must_pass_in_stack_var_size_or_pad", "(", "mode", ",", "type", ")", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_must_pass_in_stack", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7771, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "B", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "C", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "NegA", "=", "(", "A", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "NegB", "=", "(", "B", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "NegC", "=", "(", "C", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "NegMul", "=", "(", "NegA", "!=", "NegB", ")", ";", "if", "(", "NegA", ")", "A", "=", "A", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NegB", ")", "B", "=", "B", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NegC", ")", "C", "=", "C", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", ";", "if", "(", "!", "NegMul", ")", "Opcode", "=", "(", "!", "NegC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "(", "!", "NegC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "VT", ",", "A", ",", "B", ",", "C", ")", ";"], "File": "X86ISelLowering116", "Func": "PerformFMACombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7772, "Length": 156, "Cover_Rate": 0.5512367491166078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnwindOpcodeStreamer", "(", "SmallVectorImpl", "<", "uint8_t", ">", "&", "V", ")", ":", "Vec", "(", "V", ")", ",", "Pos", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "UnwindOpcodeStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7773, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vreinterpretv2sfv8qi", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_f32_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7774, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Val", "==", "DoubleToBits", "(", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Val", "==", "DoubleToBits", "(", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "SIMCCodeEmitter (2)", "Func": "getLit64Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7775, "Length": 50, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsetq_lane", "(", "float32_t", "__a", ",", "float32x4_t", "__b", ",", "const", "int", "__idx", ")", "{"], "ground_truth": ["return", "__arm_vsetq_lane_f32", "(", "__a", ",", "__b", ",", "__idx", ")", ";"], "File": "arm", "Func": "mve___arm_vsetq_lane", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7776, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mapping", "(", "IO", "&", "YamlIO", ",", "<ISA_LIT>MachineFunctionInfo", "&", "MFI", ")", "{"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "VarArgsFrameIndex", ")", ";"], "File": "RISCVMachineFunctionInfo11", "Func": "mapping", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7777, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AddressSanitizer", "::", "ComputeMemOperandAddress", "(", "<ISA_LIT>Operand", "&", "Op", ",", "<STR_LIT>", "VT", ",", "unsigned", "Reg", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Out", ")", "{", "int64_t", "Displacement", "=", "<NUM_LIT>", ";", "if", "(", "IsStackReg", "(", "Op", ".", "getMemBaseReg", "(", ")", ")", ")", "Displacement", "-=", "OrigSPOffset", ";", "if", "(", "IsStackReg", "(", "Op", ".", "getMemIndexReg", "(", ")", ")", ")", "Displacement", "-=", "OrigSPOffset", "*", "Op", ".", "getMemScale", "(", ")", ";", "assert", "(", "Displacement", ">=", "<NUM_LIT>", ")", ";", "if", "(", "Displacement", "==", "<NUM_LIT>", ")", "{", "EmitLEA", "(", "Op", ",", "VT", ",", "Reg", ",", "Out", ")", ";", "return", ";", "}", "int64_t", "Residue", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "NewOp", "=", "AddDisplacement", "(", "Op", ",", "Displacement", ",", "Ctx", ",", "&", "Residue", ")", ";", "EmitLEA", "(", "*", "NewOp", ",", "VT", ",", "Reg", ",", "Out", ")", ";", "while", "(", "Residue", "!=", "<NUM_LIT>", ")", "{", "const", "MCConstantExpr", "*", "Disp", "=", "MCConstantExpr", "::", "create", "(", "ApplyDisplacementBounds", "(", "Residue", ")", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "DispOp", "=", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "Reg", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ";", "EmitLEA", "(", "*", "DispOp", ",", "VT", ",", "Reg", ",", "Out", ")", ";"], "ground_truth": ["Residue", "-=", "Disp", "->", "getValue", "(", ")", ";"], "File": "X86AsmInstrumentation", "Func": "ComputeMemOperandAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7778, "Length": 205, "Cover_Rate": 0.9715639810426541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "resetTopOperands", "(", "MachineInstr", "*", "Instr", ")", "{", "assert", "(", "hasRemainingOperands", "(", "Instr", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["Worklist", ".", "back", "(", ")", "=", "reverse", "(", "Instr", "->", "explicit_uses", "(", ")", ")", ";"], "File": "WebAssemblyRegStackify13", "Func": "resetTopOperands", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7779, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";", "if", "(", "mips_abi", "==", "ABI_32", ")", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "mips_abi", "==", "ABI_EABI", ")", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "mips_abi", "==", "ABI_N32", ")", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";"], "File": "mips-d", "Func": "mips_d_target_versions", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7780, "Length": 41, "Cover_Rate": 0.35964912280701755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LDBackend", "::", "doCreateProgramHdrs", "(", "Module", "&", "pModule", ")", "{"], "ground_truth": ["}"], "File": "HexagonLDBackend", "Func": "doCreateProgramHdrs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7781, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "plus1", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "plus0", ")", "&&", "CONST_INT_P", "(", "plus1", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "if", "(", "ARITHMETIC_P", "(", "plus0", ")", "||", "ARITHMETIC_P", "(", "plus1", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "if", "(", "REG_P", "(", "plus0", ")", "&&", "REG_P", "(", "plus1", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "nds32-cost", "Func": "nds32_address_cost_speed_prefer", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7782, "Length": 79, "Cover_Rate": 0.45664739884393063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VMS_DEFAULT_VMS_VER", ";"], "ground_truth": ["}"], "File": "vms-c", "Func": "vms_c_get_vms_ver", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 7783, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>CollapseMOVEMPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "M680x0TargetMachine", "Func": "addPreEmitPass", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7784, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vorr_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "|", "__b", ";"], "File": "arm", "Func": "neon2_vorr_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7785, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveInst", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveCFINegateRAState", "(", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveCFIBKeyFrame", "(", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "parseDirectiveArchExtension", "(", "Loc", ")", ";", "else", "if", "(", "IsMachO", ")", "{", "if", "(", "IDVal", "==", "MCLOHDirectiveName", "(", ")", ")", "parseDirectiveLOH", "(", "IDVal", ",", "Loc", ")", ";", "else", "return", "true", ";", "}", "else", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser107", "Func": "ParseDirective", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7786, "Length": 79, "Cover_Rate": 0.39303482587064675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "RegNo", ")", ";", "for", "(", "MVT", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "if", "(", "TRC", "->", "hasType", "(", "T", ")", ")", "return", "T", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegNo", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "WebAssemblyAsmPrinter14", "Func": "getRegType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7787, "Length": 66, "Cover_Rate": 0.6947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "(", "(", "__v4sf", ")", "__A", "-", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_sub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7788, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GOT", "::", "~", "<ISA_LIT>GOT", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMGOT", "Func": "~ARMGOT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7789, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_loadu_pd", "(", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_loadupd256_mask", "(", "(", "const", "double", "*", ")", "__P", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_loadu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7790, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMLowOverheadLoops1", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7791, "Length": 79, "Cover_Rate": 0.6475409836065574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float32x2x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["union", "{", "float32x2x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";"], "File": "arm", "Func": "neon_vld4_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7792, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter100", "Func": "printMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7793, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "tls_get_addr_libfunc", ")", "tls_get_addr_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";", "return", "tls_get_addr_libfunc", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_tls_get_addr", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7794, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Address", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "MatchSegmentBaseAddress", "(", "Address", ",", "AM", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG132", "Func": "MatchLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7795, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SVEExpandLibCall", "Func": "getUnmaskedIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7796, "Length": 30, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "R600FrameLowering1", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7797, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CF_TC", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "CF_VC", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "CF_CALL_FS", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "CF_WHILE_LOOP", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "CF_END_LOOP", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "CF_LOOP_BREAK", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "CF_LOOP_CONTINUE", ":", "Opcode", "=", "isEg", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "R600ControlFlowFinalizer29", "Func": "getHWInstrDesc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7798, "Length": 91, "Cover_Rate": 0.3540856031128405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "(", "(", "__v4du", ")", "__A", "&", "(", "__v4du", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_and_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7799, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "has<ISA_LIT>16Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "hasNo<ISA_LIT>16Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "HasMicro<ISA_LIT>Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "HasNoMicro<ISA_LIT>Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "softFloat", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", "&&", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "has<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "hasNo<ISA_LIT>16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "HasMicro<ISA_LIT>Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "HasNoMicro<ISA_LIT>Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "softFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";"], "File": "MipsTargetMachine16", "Func": "getSubtargetImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7800, "Length": 252, "Cover_Rate": 0.7850467289719626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isIntS32Immediate", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "imm", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MBlazeISelDAGToDAG", "Func": "SelectAddrRegReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7801, "Length": 88, "Cover_Rate": 0.5398773006134969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LoadOpcode", ",", "StoreOpcode", ";", "TII", ".", "getLoadStoreOpcodes", "(", "RC", ",", "LoadOpcode", ",", "StoreOpcode", ")", ";", "BuildMI", "(", "MBB", ",", "SaveMBBI", ",", "DL", ",", "TII", ".", "get", "(", "StoreOpcode", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "UseMBBI", ",", "DL", ",", "TII", ".", "get", "(", "LoadOpcode", ")", ",", "Reg", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZRegisterInfo55", "Func": "saveScavengerRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7802, "Length": 89, "Cover_Rate": 0.4587628865979381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Thumb2RegisterInfo", "::", "Thumb2RegisterInfo", "(", "const", "<ISA_LIT>BaseInstrInfo", "&", "tii", ",", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>BaseRegisterInfo", "(", "tii", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb2RegisterInfo1", "Func": "Thumb2RegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7803, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "UncompressedMI", ";", "if", "(", "PrintAliases", "&&", "!", "NoAliases", ")", "Res", "=", "uncompressInst", "(", "UncompressedMI", ",", "*", "MI", ",", "MRI", ",", "STI", ")", ";", "if", "(", "Res", ")", "NewMI", "=", "const_cast", "<", "MCInst", "*", ">", "(", "&", "UncompressedMI", ")", ";"], "ground_truth": ["if", "(", "!", "PrintAliases", "||", "NoAliases", "||", "!", "printAliasInstr", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ")", "printInstruction", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ";"], "File": "RISCVInstPrinter", "Func": "printInst", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7804, "Length": 70, "Cover_Rate": 0.603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";"], "ground_truth": ["if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", ")", ";"], "File": "X86ISelLowering170", "Func": "PerformAndCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7805, "Length": 99, "Cover_Rate": 0.5025380710659898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "PSBHint", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "PSBHint", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "AArch64AsmParser1", "Func": "CreatePSBHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7806, "Length": 39, "Cover_Rate": 0.45348837209302323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Target", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getParentInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7807, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_max_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "__v4sf", "a", ",", "b", ",", "c", ";", "static", "const", "__vector", "unsigned", "int", "mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "a", "=", "vec_splat", "(", "__A", ",", "<NUM_LIT>", ")", ";", "b", "=", "vec_splat", "(", "__B", ",", "<NUM_LIT>", ")", ";", "c", "=", "vec_max", "(", "a", ",", "b", ")", ";", "return", "(", "vec_sel", "(", "(", "__v4sf", ")", "__A", ",", "c", ",", "mask", ")", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_max_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7808, "Length": 89, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Kind", "=", "<STR_LIT>", ";", "BTFType", ".", "Info", "=", "Kind", "<<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "BTFDebug12", "Func": "BTFTypeTypeTag", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7809, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "<STR_LIT>", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "CallConv", ")", ")", "{", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "<STR_LIT>", "Ext", "=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{"], "File": "R600ISelLowering17", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7810, "Length": 162, "Cover_Rate": 0.400990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "const", "MachineOperand", "*", "BaseOp", ";", "OffsetIsScalable", "=", "false", ";", "if", "(", "!", "getMemOperandWithOffsetWidth", "(", "LdSt", ",", "BaseOp", ",", "Offset", ",", "Width", ",", "TRI", ")", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "LanaiInstrInfo13", "Func": "getMemOperandsWithOffsetWidth", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7811, "Length": 71, "Cover_Rate": 0.5182481751824818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ptr", "->", "x_arm_arch_string", "=", "opts", "->", "x_arm_arch_string", ";", "ptr", "->", "x_arm_cpu_string", "=", "opts", "->", "x_arm_cpu_string", ";", "ptr", "->", "x_arm_tune_string", "=", "opts", "->", "x_arm_tune_string", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_option_save", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7812, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getFrameLabel", "(", "const", "std", "::", "string", "&", "Func", ")", "{", "std", "::", "string", "Func1", "=", "addPrefix", "(", "Func", ")", ";"], "ground_truth": ["std", "::", "string", "tag", "=", "getTagName", "(", "FRAME_LABEL", ")", ";"], "File": "PIC161", "Func": "getFrameLabel", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7813, "Length": 34, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo1", "Func": "WebAssemblyFunctionInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7814, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", ";", "SDValue", "FPConv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FPConv", ")", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering11", "Func": "ReplaceNodeResults", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7815, "Length": 172, "Cover_Rate": 0.3575883575883576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", ";", "}", "if", "(", "HasImplicitSGPR", "||", "!", "MI", ".", "isCommutable", "(", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "(", "!", "Src1", ".", "isImm", "(", ")", "&&", "!", "Src1", ".", "isReg", "(", ")", ")", "||", "!", "isLegalRegOperand", "(", "MRI", ",", "InstrDesc", ".", "OpInfo", "[", "Src1Idx", "]", ",", "Src0", ")", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "int", "CommutedOpc", "=", "commuteOpcode", "(", "MI", ")", ";", "if", "(", "CommutedOpc", "==", "-", "<NUM_LIT>", ")", "{", "legalizeOpWithMove", "(", "MI", ",", "Src1Idx", ")", ";", "return", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "CommutedOpc", ")", ")", ";", "unsigned", "Src0Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "unsigned", "Src0SubReg", "=", "Src0", ".", "getSubReg", "(", ")", ";", "bool", "Src0Kill", "=", "Src0", ".", "isKill", "(", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", ")", "Src0", ".", "ChangeToImmediate", "(", "Src1", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "Src1", ".", "isReg", "(", ")", ")", "{", "Src0", ".", "ChangeToRegister", "(", "Src1", ".", "getReg", "(", ")", ",", "false", ",", "false", ",", "Src1", ".", "isKill", "(", ")", ")", ";", "Src0", ".", "setSubReg", "(", "Src1", ".", "getSubReg", "(", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Src0Reg", ",", "false", ",", "false", ",", "Src0Kill", ")", ";", "Src1", ".", "setSubReg", "(", "Src0SubReg", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "legalizeOperandsVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7816, "Length": 301, "Cover_Rate": 0.4324712643678161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "push_repc", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7817, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_CODE", "(", "cmp", ")", ")", "{", "case", "EQ", ":", "case", "NE", ":", "break", ";", "case", "LTU", ":", "cmp", "=", "gen_rtx_GTU", "(", "HImode", ",", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "GTU", ":", "cmp", "=", "gen_rtx_LTU", "(", "HImode", ",", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "LEU", ":", "cmp", "=", "gen_rtx_GEU", "(", "HImode", ",", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "GEU", ":", "cmp", "=", "gen_rtx_LEU", "(", "HImode", ",", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "LT", ":", "case", "GT", ":", "case", "LE", ":", "case", "GE", ":", "debug_rtx", "(", "insn", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["if", "(", "GET_CODE", "(", "cmp", ")", "==", "EQ", "||", "GET_CODE", "(", "cmp", ")", "==", "NE", ")", "PATTERN", "(", "insn", ")", "=", "gen_cbranchhi4_real", "(", "cmp", ",", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ",", "OP", "(", "<NUM_LIT>", ")", ")", ";"], "File": "rl78", "Func": "rl78_alloc_physical_registers_cmp", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7818, "Length": 169, "Cover_Rate": 0.3650107991360691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getSysReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "KindTy", "::", "SystemRegister", "&&", "<STR_LIT>", ")", ";", "return", "StringRef", "(", "SysReg", ".", "Data", ",", "SysReg", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "getSysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7819, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "return_address_on_stack", "=", "cris_return_address_on_stack", "(", ")", ";", "int", "ap_fp_offset", "=", "<NUM_LIT>", "+", "(", "return_address_on_stack", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "fromreg", "==", "ARG_POINTER_REGNUM", "&&", "toreg", "==", "HARD_FRAME_POINTER_REGNUM", ")", "return", "ap_fp_offset", ";"], "ground_truth": ["if", "(", "fromreg", "==", "FRAME_POINTER_REGNUM", "&&", "toreg", "==", "STACK_POINTER_REGNUM", ")", "return", "fp_sp_offset", ";"], "File": "cris", "Func": "cris_initial_elimination_offset", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7820, "Length": 46, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fast", ")", "{", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "*", "Fast", "=", "true", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "Fast", "=", "!", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "Fast", "=", "!", "Subtarget", ".", "isUnalignedMem32Slow", "(", ")", ";", "break", ";", "}", "}", "if", "(", "!", "!", "(", "Flags", "&", "MachineMemOperand", "::", "MONonTemporal", ")", "&&", "VT", ".", "isVector", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "!", "(", "Flags", "&", "MachineMemOperand", "::", "MOLoad", ")", ")", "return", "(", "Alignment", "<", "<NUM_LIT>", "||", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "allowsMisalignedMemoryAccesses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7821, "Length": 100, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "XCoreSubtarget", "Func": "getInstrInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7822, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcombine_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int16x8_t", ")", "__builtin_aarch64_combinev4hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vcombine_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7823, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DisableFavorNonGeneric", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "BasicBlock", "&", "B", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "B", ")", "{", "if", "(", "isa", "<", "LoadInst", ">", "(", "I", ")", ")", "{"], "ground_truth": ["Changed", "|=", "optimizeMemoryInstruction", "(", "&", "I", ",", "<NUM_LIT>", ")", ";"], "File": "NVPTXFavorNonGenericAddrSpaces4", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7824, "Length": 51, "Cover_Rate": 0.5604395604395604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<ISA_LIT>_EXPAND_ATOMIC_PSEUDO_NAME", ";"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "getPassName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7825, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "DoBothBroadcast", "(", ")", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "int", "LaneCount", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "LaneSize", "=", "Size", "/", "LaneCount", ";", "SmallBitVector", "LaneInputs", "[", "<NUM_LIT>", "]", ";", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "resize", "(", "LaneCount", ",", "false", ")", ";", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "resize", "(", "LaneCount", ",", "false", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "LaneInputs", "[", "Mask", "[", "i", "]", "/", "Size", "]", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "count", "(", ")", "<=", "<NUM_LIT>", "&&", "LaneInputs", "[", "<NUM_LIT>", "]", ".", "count", "(", ")", "<=", "<NUM_LIT>", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "ground_truth": ["return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleAsSplitOrBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7826, "Length": 175, "Cover_Rate": 0.5537974683544303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "isMAI", "(", "Opcode", ")", ")", "{", "int", "MFMAOp", "=", "<STR_LIT>", "(", "Opcode", ")", ";", "if", "(", "MFMAOp", "!=", "-", "<NUM_LIT>", ")", "Opcode", "=", "MFMAOp", ";", "}", "int", "MCOp", "=", "<STR_LIT>", "(", "Opcode", ",", "Gen", ")", ";", "if", "(", "MCOp", "==", "-", "<NUM_LIT>", ")", "return", "Opcode", ";", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{", "uint16_t", "NMCOp", "=", "(", "uint16_t", ")", "-", "<NUM_LIT>", ";", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", ")", "NMCOp", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NMCOp", "==", "(", "uint16_t", ")", "-", "<NUM_LIT>", ")", "NMCOp", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "NMCOp", "==", "(", "uint16_t", ")", "-", "<NUM_LIT>", ")", "NMCOp", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo11", "Func": "pseudoToMCOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7827, "Length": 123, "Cover_Rate": 0.384375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_uqrshrn_nv8hi_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrshrn_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7828, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "ICmp", ":", "return", "Builder", ".", "CreateICmp", "(", "CmpInst", "::", "Predicate", "(", "C", "->", "getPredicate", "(", ")", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "case", "Instruction", "::", "FCmp", ":", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "ExtractElement", ":", "return", "Builder", ".", "CreateExtractElement", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "case", "Instruction", "::", "InsertElement", ":", "return", "Builder", ".", "CreateInsertElement", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "case", "Instruction", "::", "ShuffleVector", ":", "return", "Builder", ".", "CreateShuffleVector", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "case", "Instruction", "::", "ExtractValue", ":", "return", "Builder", ".", "CreateExtractValue", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "C", "->", "getIndices", "(", ")", ")", ";", "case", "Instruction", "::", "InsertValue", ":", "return", "Builder", ".", "CreateInsertValue", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "C", "->", "getIndices", "(", ")", ")", ";", "case", "Instruction", "::", "GetElementPtr", ":", "return", "cast", "<", "GEPOperator", ">", "(", "C", ")", "->", "isInBounds", "(", ")", "?", "Builder", ".", "CreateGEP", "(", "cast", "<", "GEPOperator", ">", "(", "C", ")", "->", "getSourceElementType", "(", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "makeArrayRef", "(", "&", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NumOperands", "-", "<NUM_LIT>", ")", ")", ":", "Builder", ".", "CreateInBoundsGEP", "(", "cast", "<", "GEPOperator", ">", "(", "C", ")", "->", "getSourceElementType", "(", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "makeArrayRef", "(", "&", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "Builder", ".", "CreateSelect", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "default", ":", "if", "(", "Instruction", "::", "isBinaryOp", "(", "Opcode", ")", ")", "{", "return", "Builder", ".", "CreateBinOp", "(", "Instruction", "::", "BinaryOps", "(", "C", "->", "getOpcode", "(", ")", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "Instruction", "::", "isCast", "(", "Opcode", ")", ")", "{", "return", "Builder", ".", "CreateCast", "(", "Instruction", "::", "CastOps", "(", "C", "->", "getOpcode", "(", ")", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "C", "->", "getType", "(", ")", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "NVPTXGenericToNVVM", "Func": "remapConstantExpr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7829, "Length": 365, "Cover_Rate": 0.7329317269076305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "CE", "->", "getValue", "(", ")", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addComplexRotationOddOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7830, "Length": 37, "Cover_Rate": 0.6271186440677966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "BPFTargetMachine15", "Func": "getSubtargetImpl", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7831, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterBankInfo", "::", "<ISA_LIT>RegisterBankInfo", "(", "const", "TargetRegisterInfo", "&", "TRI", ")", ":", "<ISA_LIT>GenRegisterBankInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVRegisterBankInfo1", "Func": "RISCVRegisterBankInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7832, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "::", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "SM", "(", "*", "this", ")", ",", "FM", "(", "*", "this", ")", ",", "FunctionMagicLabelCount", "(", "<NUM_LIT>", ")", ",", "CFICheckLabelCount", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86AsmPrinter97", "Func": "X86AsmPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7833, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegQBRCOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser47", "Func": "addRegQBRCOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7834, "Length": 21, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m32c_hard_regno_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "m32c_hard_regno_nregs", "(", "regno", ",", "mode", ")", "!=", "<NUM_LIT>", ";"], "File": "m32c2", "Func": "m32c_hard_regno_ok", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7835, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "CallExpr", "=", "Func", ".", "getExpr", "(", ")", ";", "TmpInst", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Ra", ")", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "CallExpr", ")", ")", ";", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";", "<STR_LIT>", "::", "write", "(", "OS", ",", "Binary", ",", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "TmpInst", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Ra", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "TmpInst", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Ra", ")", ".", "addReg", "(", "Ra", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "RISCVMCCodeEmitter36", "Func": "expandFunctionCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7836, "Length": 110, "Cover_Rate": 0.48034934497816595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemImm0_1020s4OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int32_t", "Val", "=", "Memory", ".", "OffsetImm", "?", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addMemImm0_1020s4OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7837, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CONST_INT_P", "(", "val", ")", "&&", "INTVAL", "(", "val", ")", "==", "trunc_int_for_mode", "(", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ",", "mode", ")", ";"], "ground_truth": ["}"], "File": "aarch-common", "Func": "aarch_rev16_shleft_mask_imm_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7838, "Length": 22, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Scl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ".", "getScalarType", "(", ")", ",", "Scl", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Scl", ",", "dl", ",", "VT", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "InputVector", ".", "hasOneUse", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "EltIdx", ")", ")", "{", "SDValue", "MMXSrc", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MMXSrc", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "InputVector", ")", ";", "}", "if", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "InputVector", ".", "hasOneUse", "(", ")", "&&", "VT", "==", "<STR_LIT>", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "EltIdx", ")", ")", "{", "SDValue", "MMXSrc", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MMXSrc", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MMXSrc", ")", ";", "}", "if", "(", "SDValue", "SAD", "=", "combineBasicSADPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "SAD", ";", "if", "(", "SDValue", "Cmp", "=", "combinePredicateReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Cmp", ";", "if", "(", "SDValue", "MinMax", "=", "combineMinMaxReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "MinMax", ";", "if", "(", "SDValue", "V", "=", "combineArithReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "scalarizeExtEltFP", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "CIdx", "&&", "SrcVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "{", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "BoolExtracts", ";", "unsigned", "ResNo", "=", "InputVector", ".", "getResNo", "(", ")", ";", "auto", "IsBoolExtract", "=", "[", "&", "BoolExtracts", ",", "&", "ResNo", "]", "(", "SDNode", "*", "Use", ")", "{", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Use", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Use", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getResNo", "(", ")", "==", "ResNo", "&&", "Use", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "BoolExtracts", ".", "push_back", "(", "Use", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "all_of", "(", "InputVector", "->", "uses", "(", ")", ",", "IsBoolExtract", ")", "&&", "BoolExtracts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["EVT", "BCVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumSrcElts", ")", ";"], "File": "X86ISelLowering101", "Func": "combineExtractVectorElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7839, "Length": 395, "Cover_Rate": 0.4211087420042644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmulhw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_mulhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7840, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Amount", "=", "alignTo", "(", "Amount", ",", "Align", ")", ";", "if", "(", "!", "IsDestroy", ")", "Amount", "=", "-", "Amount", ";", "if", "(", "CalleePopAmount", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Amount", ">", "-", "<NUM_LIT>", "&&", "Amount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "I", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "Amount", ",", "<STR_LIT>", "}", ",", "TII", ")", ";", "}", "}", "else", "if", "(", "CalleePopAmount", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "CalleePopAmount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "I", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "-", "(", "int64_t", ")", "CalleePopAmount", ",", "<STR_LIT>", "}", ",", "TII", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering103", "Func": "eliminateCallFramePseudoInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7841, "Length": 120, "Cover_Rate": 0.4819277108433735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "setInstr", "(", "MI", ")", ";", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "unsigned", "DestAS", "=", "DstTy", ".", "getAddressSpace", "(", ")", ";", "unsigned", "SrcAS", "=", "SrcTy", ".", "getAddressSpace", "(", ")", ";", "assert", "(", "!", "DstTy", ".", "isVector", "(", ")", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getTargetLowering", "(", ")", "->", "isNoopAddrSpaceCast", "(", "SrcAS", ",", "DestAS", ")", ")", "{", "MI", ".", "setDesc", "(", "MIRBuilder", ".", "getTII", "(", ")", ".", "get", "(", "TargetOpcode", "::", "G_BITCAST", ")", ")", ";", "return", "true", ";", "}", "if", "(", "SrcAS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{", "assert", "(", "DestAS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "DestAS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "unsigned", "SegmentNullReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "unsigned", "FlatNullReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "SrcTy", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "SegmentNullReg", ",", "NullVal", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "FlatNullReg", ",", "<NUM_LIT>", ")", ";", "unsigned", "PtrLo32", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "MIRBuilder", ".", "buildExtract", "(", "PtrLo32", ",", "Src", ",", "<NUM_LIT>", ")", ";", "unsigned", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "FlatNullReg", ")", ";", "MIRBuilder", ".", "buildSelect", "(", "Dst", ",", "CmpRes", ",", "PtrLo32", ",", "SegmentNullReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "assert", "(", "SrcAS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "SrcAS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ";", "unsigned", "FlatNullReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "unsigned", "SegmentNullReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "SrcTy", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "SegmentNullReg", ",", "TM", ".", "getNullPointerValue", "(", "SrcAS", ")", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "FlatNullReg", ",", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ")", ";", "unsigned", "ApertureReg", "=", "getSegmentAperture", "(", "DestAS", ",", "MRI", ",", "MIRBuilder", ")", ";", "unsigned", "CmpRes", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_NE", ",", "CmpRes", ",", "Src", ",", "SegmentNullReg", ")", ";"], "File": "AMDGPULegalizerInfo39", "Func": "legalizeAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7842, "Length": 405, "Cover_Rate": 0.7879377431906615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "pdp10_init_builtins", "(", ")", "{"], "ground_truth": ["builtin_function", "(", "<STR_LIT>", ",", "FUNTYPE2", "(", "FLOAT", ",", "FLOAT", ",", "INT", ")", ",", "PDP10_BUILTIN_FSC", ",", "BUILT_IN_MD", ",", "<NUM_LIT>", ")", ";"], "File": "pdp10", "Func": "pdp10_init_builtins", "Target": "pdp10", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7843, "Length": 25, "Cover_Rate": 0.3472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegOrImmWithInputMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isRegOrImmWithInt32InputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7844, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_castps_pd", "(", "__m128", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__A", ";"], "File": "emmintrin", "Func": "_mm_castps_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7845, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "NumBytes", ">=", "-", "<NUM_LIT>", "&&", "NumBytes", "<", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Lo_32", "(", "NumBytes", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "M0", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Hi_32", "(", "NumBytes", ")", ")", ";"], "ground_truth": ["}"], "File": "VEFrameLowering1", "Func": "emitSPAdjustment", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7846, "Length": 171, "Cover_Rate": 0.7737556561085973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_MODE_NUNITS", "(", "o", ")", "==", "GET_MODE_NUNITS", "(", "n", ")", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["gcc_assert", "(", "GET_MODE_SIZE", "(", "o", ")", "==", "GET_MODE_SIZE", "(", "n", ")", ")", ";"], "File": "i386-expand", "Func": "get_mode_wider_vector", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7847, "Length": 28, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeT2BROperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7848, "Length": 52, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>leTargetMachine", ">", "X", "(", "The<ISA_LIT>leTarget", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>beTargetMachine", ">", "Y", "(", "The<ISA_LIT>beTarget", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>leTargetMachine", ">", "Z", "(", "TheARM64Target", ")", ";", "auto", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PR", ")", ";"], "File": "AArch64TargetMachine58", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7849, "Length": 53, "Cover_Rate": 0.8833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "info", "->", "offset", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "loongarch_valid_base_register_p", "(", "info", "->", "reg", ",", "mode", ",", "strict_p", ")", "&&", "loongarch_valid_offset_p", "(", "info", "->", "offset", ",", "mode", ")", ")", ";", "case", "LO_SUM", ":", "info", "->", "type", "=", "ADDRESS_LO_SUM", ";", "info", "->", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "info", "->", "offset", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "info", "->", "symbol_type", "=", "loongarch_classify_symbolic_expression", "(", "info", "->", "offset", ")", ";", "return", "(", "loongarch_valid_base_register_p", "(", "info", "->", "reg", ",", "mode", ",", "strict_p", ")", "&&", "loongarch_valid_lo_sum_p", "(", "info", "->", "symbol_type", ",", "mode", ",", "info", "->", "offset", ")", ")", ";", "case", "CONST_INT", ":"], "ground_truth": ["info", "->", "type", "=", "ADDRESS_CONST_INT", ";"], "File": "loongarch1", "Func": "loongarch_classify_address", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7850, "Length": 130, "Cover_Rate": 0.4234527687296417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Fold", ".", "isImm", "(", ")", ")", "{", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "&&", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "&&", "<STR_LIT>", "(", "Fold", ".", "ImmToFold", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "OpNo", "=", "MI", "->", "getOperandNo", "(", "&", "Old", ")", ";", "int", "ModIdx", "=", "-", "<NUM_LIT>", ";", "if", "(", "OpNo", "==", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src0", ")", ")", "ModIdx", "=", "<STR_LIT>", "::", "src0_modifiers", ";", "else", "if", "(", "OpNo", "==", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src1", ")", ")", "ModIdx", "=", "<STR_LIT>", "::", "src1_modifiers", ";", "else", "if", "(", "OpNo", "==", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src2", ")", ")", "ModIdx", "=", "<STR_LIT>", "::", "src2_modifiers", ";", "assert", "(", "ModIdx", "!=", "-", "<NUM_LIT>", ")", ";", "ModIdx", "=", "<STR_LIT>", "(", "Opcode", ",", "ModIdx", ")", ";", "MachineOperand", "&", "Mod", "=", "MI", "->", "getOperand", "(", "ModIdx", ")", ";", "unsigned", "Val", "=", "Mod", ".", "getImm", "(", ")", ";", "if", "(", "!", "(", "Val", "&", "<STR_LIT>", ")", "&&", "(", "Val", "&", "<STR_LIT>", ")", ")", "{", "switch", "(", "TII", ".", "get", "(", "Opcode", ")", ".", "OpInfo", "[", "OpNo", "]", ".", "OperandType", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Fold", ".", "ImmToFold", ")", ")", "{", "if", "(", "!", "(", "Fold", ".", "ImmToFold", "&", "<NUM_LIT>", ")", ")", "{", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "|", "<STR_LIT>", ")", ";", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", ")", ";", "Old", ".", "ChangeToImmediate", "(", "(", "Fold", ".", "ImmToFold", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "Mod", ".", "setImm", "(", "Mod", ".", "getImm", "(", ")", "&", "~", "<STR_LIT>", ")", ";", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", "&", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "if", "(", "(", "Fold", ".", "isImm", "(", ")", "||", "Fold", ".", "isFI", "(", ")", "||", "Fold", ".", "isGlobal", "(", ")", ")", "&&", "Fold", ".", "needsShrink", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "Liveness", "=", "MBB", "->", "computeRegisterLiveness", "(", "&", "TRI", ",", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "Liveness", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "int", "Op32", "=", "Fold", ".", "getShrinkOpcode", "(", ")", ";", "MachineOperand", "&", "Dst0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "Register", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";"], "ground_truth": ["MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";"], "File": "SIFoldOperands72", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7851, "Length": 523, "Cover_Rate": 0.590293453724605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "get_next_active_insn", "(", "rtx_insn", "*", "insn", ",", "rtx_insn", "*", "tail", ")", "{", "if", "(", "insn", "==", "NULL_RTX", "||", "insn", "==", "tail", ")", "return", "NULL", ";", "while", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["insn", "=", "NEXT_INSN", "(", "insn", ")", ";"], "File": "rs6000", "Func": "get_next_active_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7852, "Length": 39, "Cover_Rate": 0.35454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_roundscale_round_ph", "(", "__m512h", "__A", ",", "__mmask32", "__B", ",", "__m512h", "__C", ",", "int", "__D", ",", "const", "int", "__E", ")", "{", "return", "__builtin_ia32_rndscaleph512_mask_round", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ",", "__E", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_roundscale_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7853, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_rsqrt14pd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_rsqrt14_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7854, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "if", "(", "ST", ".", "hasVFP2", "(", ")", ")", "{", "setAction", "(", "{", "G_FADD", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FADD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo41", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7855, "Length": 81, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "MO", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "MO", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", ";", "return", "get<ISA_LIT>RegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", ";"], "File": "PPCCodeEmitter20", "Func": "getMachineOpValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7856, "Length": 92, "Cover_Rate": 0.9108910891089109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDNode", "*", "ABDNode", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "SDValue", "NewABD", "=", "tryCombineLongOpWithDup", "(", "<STR_LIT>", ",", "ABDNode", ",", "DCI", ",", "DAG", ")", ";", "if", "(", "!", "NewABD", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "NewABD", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering111", "Func": "performExtendCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7857, "Length": 118, "Cover_Rate": 0.8027210884353742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_cvt_roundsd_u64", "(", "__m128d", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "unsigned", "long", "long", ")", "__builtin_ia32_vcvtsd2usi64", "(", "(", "__v2df", ")", "__A", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_cvt_roundsd_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7858, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrdmlashq_n_uv4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrdmlashq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7859, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>SelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "isVolatile", ",", "bool", "AlwaysInline", ",", "MachinePointerInfo", "DstPtrInfo", ",", "MachinePointerInfo", "SrcPtrInfo", ")", "const", "{", "unsigned", "SizeBitWidth", "=", "Size", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "!", "AlwaysInline", "&&", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Size", ",", "APInt", "(", "SizeBitWidth", ",", "<NUM_LIT>", ")", ")", ")", "{"], "File": "XCoreSelectionDAGInfo (2)", "Func": "EmitTargetCodeForMemcpy", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7860, "Length": 82, "Cover_Rate": 0.3025830258302583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "rep", "(", "Register", "a", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ")", ";"], "File": "disassembler", "Func": "rep", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7861, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "O", "<<", "<STR_LIT>", "<<", "*", "CurrentFnSym", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AlphaAsmPrinter4", "Func": "EmitFunctionBodyStart", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7862, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "dominates", "(", "const", "Waitcnt", "&", "Other", ")", "const", "{", "return", "VmCnt", "<=", "Other", ".", "VmCnt", "&&", "ExpCnt", "<=", "Other", ".", "ExpCnt", "&&", "LgkmCnt", "<=", "Other", ".", "LgkmCnt", "&&", "VsCnt", "<=", "Other", ".", "VsCnt", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "dominates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7863, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerFixedLengthVectorLoadToRVV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "SDValue", "VL", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "{", "ContainerVT", ",", "<STR_LIT>", "}", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "{", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "VL", "}", ",", "Load", "->", "getMemoryVT", "(", ")", ",", "Load", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Result", "=", "convertFromScalableVector", "(", "VT", ",", "NewLoad", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Result", ",", "Load", "->", "getChain", "(", ")", "}", ",", "DL", ")", ";"], "File": "RISCVISelLowering34", "Func": "lowerFixedLengthVectorLoadToRVV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7864, "Length": 159, "Cover_Rate": 0.9695121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXISelLowering", "Func": "getScalarShiftAmountTy", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7865, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "A", "=", "emitOrXorXorTree", "(", "Op0", ",", "DL", ",", "DAG", ",", "VecVT", ",", "CmpVT", ",", "HasPT", ",", "SToV", ")", ";", "SDValue", "B", "=", "emitOrXorXorTree", "(", "Op1", ",", "DL", ",", "DAG", ",", "VecVT", ",", "CmpVT", ",", "HasPT", ",", "SToV", ")", ";", "if", "(", "VecVT", "!=", "CmpVT", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CmpVT", ",", "A", ",", "B", ")", ";", "if", "(", "HasPT", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "A", ",", "B", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CmpVT", ",", "A", ",", "B", ")", ";", "}", "else", "if", "(", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["SDValue", "A", "=", "SToV", "(", "Op0", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "emitOrXorXorTree", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7866, "Length": 130, "Cover_Rate": 0.4868913857677903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtepi8_epi32", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pmovsxbd512_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_cvtepi8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7867, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "Ty", "->", "isFPOrFPVectorTy", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsCCState", "Func": "originalTypeIsVectorFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7868, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "Size", "=", "TRI", ".", "getSpillSize", "(", "RC", ")", ";", "Align", "Alignment", "=", "TRI", ".", "getSpillAlign", "(", "RC", ")", ";"], "ground_truth": ["if", "(", "XFI", "->", "isLargeFrame", "(", "MF", ")", "||", "hasFP", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "false", ")", ")", ";"], "File": "XCoreFrameLowering21", "Func": "processFunctionBeforeFrameFinalized", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7869, "Length": 86, "Cover_Rate": 0.5657894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "fixELFSymbolsInTLSFixupsImpl", "(", "BE", "->", "getLHS", "(", ")", ",", "Asm", ")", ";", "fixELFSymbolsInTLSFixupsImpl", "(", "BE", "->", "getRHS", "(", ")", ",", "Asm", ")", ";", "break", ";", "}", "case", "MCExpr", "::", "SymbolRef", ":", "{"], "ground_truth": ["const", "MCSymbolRefExpr", "&", "SymRef", "=", "*", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";"], "File": "AArch64MCExpr (2)", "Func": "fixELFSymbolsInTLSFixupsImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7870, "Length": 58, "Cover_Rate": 0.36024844720496896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "OpcodeForOffset", "=", "TII", "->", "getOpcodeForOffset", "(", "Opcode", ",", "Offset", ")", ";", "if", "(", "OpcodeForOffset", ")", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "else", "{", "int64_t", "OldOffset", "=", "Offset", ";", "int64_t", "Mask", "=", "<NUM_LIT>", ";", "do", "{", "Offset", "=", "OldOffset", "&", "Mask", ";", "OpcodeForOffset", "=", "TII", "->", "getOpcodeForOffset", "(", "Opcode", ",", "Offset", ")", ";", "Mask", ">>=", "<NUM_LIT>", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "}", "while", "(", "!", "OpcodeForOffset", ")", ";", "unsigned", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "int64_t", "HighOffset", "=", "OldOffset", "-", "Offset", ";", "if", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "{", "TII", "->", "loadImmediate", "(", "MBB", ",", "MI", ",", "ScratchReg", ",", "HighOffset", ")", ";", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "else", "{", "unsigned", "LAOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "<STR_LIT>", ",", "HighOffset", ")", ";", "if", "(", "LAOpcode", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LAOpcode", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "BasePtr", ")", ".", "addImm", "(", "HighOffset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "{"], "File": "SystemZRegisterInfo (2)", "Func": "eliminateFrameIndex", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7871, "Length": 240, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "<NUM_LIT>", ";", "return", "createMachObjectWriter", "(", "OS", ",", "is64", ",", "(", "is64", "?", "object", "::", "mach", "::", "CTM_PowerPC64", ":", "object", "::", "mach", "::", "CTM_PowerPC", ")", ",", "object", "::", "mach", "::", "CS<ISA_LIT>_ALL", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend26", "Func": "createObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7872, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirective<ISA_LIT>", "(", "SMLoc", "L", ")", "{", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", "||", "check", "(", "!", "has<ISA_LIT>", "(", ")", ",", "L", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code32", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7873, "Length": 58, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "supportsEfficientVectorElementLoadStore", "(", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "supportsEfficientVectorElementLoadStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7874, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasLoadLinkedStoreConditional", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "HexagonISelLowering56", "Func": "hasLoadLinkedStoreConditional", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7875, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Lowering", "->", "SelectAddressRegImm", "(", "N", ",", "Disp", ",", "Base", ",", "*", "CurDAG", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)2", "Func": "SelectAddrImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7876, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "DWord", "target", "=", "pReloc", ".", "target", "(", ")", ";", "Relocator", "::", "DWord", "T", "=", "getThumbBit", "(", "pReloc", ")", ";", "Relocator", "::", "DWord", "A", "=", "helper_sign_extend", "(", "target", ",", "<NUM_LIT>", ")", "+", "pReloc", ".", "addend", "(", ")", ";", "Relocator", "::", "DWord", "P", "=", "pReloc", ".", "place", "(", ")", ";"], "ground_truth": ["Relocator", "::", "Address", "S", "=", "pReloc", ".", "symValue", "(", ")", ";"], "File": "ARMRelocator", "Func": "prel31", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7877, "Length": 61, "Cover_Rate": 0.3505747126436782, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "bytes", "=", "Desc", ".", "getSize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "bytes", ";", "i", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Encoding", ">>", "(", "<NUM_LIT>", "*", "i", ")", ")", "&", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "return", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "isSrcOperand", "(", "Desc", ",", "i", ")", ")", "continue", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "RC", ".", "getSize", "(", ")", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "if", "(", "const", "MCConstantExpr", "*", "C", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getExpr", "(", ")", ")", ")", "Imm", "=", "C", "->", "getValue", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIMCCodeEmitter34", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7878, "Length": 233, "Cover_Rate": 0.7396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NewMIs", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "LoadRegFromStackSlot", "(", "MF", ",", "DL", ",", "DestReg", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";"], "File": "PPCInstrInfo107", "Func": "LoadRegFromStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7879, "Length": 79, "Cover_Rate": 0.42702702702702705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "OpVT", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "AnyExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["assert", "(", "OpVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerSCALAR_TO_VECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7880, "Length": 71, "Cover_Rate": 0.3021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rounded", "=", "vec_rint", "(", "(", "__v4sf", ")", "__A", ")", ";", "__result", "=", "vec_cts", "(", "__rounded", ",", "<NUM_LIT>", ")", ";", "return", "(", "__m128i", ")", "__result", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_cvtps_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7881, "Length": 26, "Cover_Rate": 0.5098039215686274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int8x16x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst3v16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst3q_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7882, "Length": 29, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRegisterBitWidth", "(", "bool", "Vector", ")", "const", "{"], "ground_truth": ["if", "(", "Vector", ")", "{"], "File": "AArch64TargetTransformInfo13", "Func": "getRegisterBitWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7883, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "return", "lowerSymbolOperand", "(", "MO", ",", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "MO", ".", "getOffset", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "StringRef", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "return", "lowerSymbolOperand", "(", "MO", ",", "AsmPrinter", ".", "GetExternalSymbolSymbol", "(", "Name", ")", ",", "MO", ".", "getOffset", "(", ")", ")", ";", "}", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "return", "lowerSymbolOperand", "(", "MO", ",", "AsmPrinter", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "return", "lowerSymbolOperand", "(", "MO", ",", "AsmPrinter", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "MO", ".", "getOffset", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "{"], "ground_truth": ["const", "BlockAddress", "*", "BA", "=", "MO", ".", "getBlockAddress", "(", ")", ";"], "File": "SystemZMCInstLower3", "Func": "lowerOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7884, "Length": 132, "Cover_Rate": 0.5523012552301255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_crc32cw", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___crc32cw", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7885, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MSP430InstrInfo45", "Func": "storeRegToStackSlot", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7886, "Length": 213, "Cover_Rate": 0.9638009049773756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "DecVal", "=", "(", "Val", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "DecVal", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "isNeg", "?", "-", "DecVal", ":", "DecVal", ")", ")", ";"], "File": "ARMDisassembler34", "Func": "DecodeBFLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7887, "Length": 48, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memcpy", "(", "m_old_have_regs_of_mode", ",", "have_regs_of_mode", ",", "sizeof", "(", "have_regs_of_mode", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_MACHINE_MODES", ";", "++", "i", ")", "if", "(", "aarch64_sve_mode_p", "(", "(", "machine_mode", ")", "i", ")", ")", "have_regs_of_mode", "[", "i", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins2", "Func": "sve_switcher", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7888, "Length": 44, "Cover_Rate": 0.676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Shape", "::", "SK_Multiple", ":", "{", "multiple", "(", "cast", "<", "MultipleShape", ">", "(", "var", ")", ")", ";", "break", ";", "}", "case", "Shape", "::", "SK_Loop", ":", "{", "loop", "(", "cast", "<", "LoopShape", ">", "(", "var", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "Relooper3", "Func": "ShapeSwitch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7889, "Length": 39, "Cover_Rate": 0.319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "mprocAsmPrinter", "Func": "mprocAsmPrinter", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7890, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUPassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine80", "Func": "AMDGPUPassConfig", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7891, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "r0", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Addr", "=", "getTargetNode", "(", "N", ",", "DL", ",", "Ty", ",", "DAG", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "r0", ",", "Addr", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TL45ISelLowering", "Func": "getAddr", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7892, "Length": 68, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addDataSecEntry", "(", "uint32_t", "Id", ",", "const", "MCSymbol", "*", "Sym", ",", "uint32_t", "Size", ")", "{", "Vars", ".", "push_back", "(", "std", "::", "make_tuple", "(", "Id", ",", "Sym", ",", "Size", ")", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug", "Func": "addDataSecEntry", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7893, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeScalarMoveMask", "(", "unsigned", "NumElts", ",", "bool", "IsLoad", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{"], "ground_truth": ["ShuffleMask", ".", "push_back", "(", "NumElts", ")", ";"], "File": "X86ShuffleDecode18", "Func": "DecodeScalarMoveMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7894, "Length": 24, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "File": "LM32ISelDAGToDAG", "Func": "getGlobalBaseReg", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7895, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_castpd_si256", "(", "__m256d", "__A", ")", "{", "return", "(", "__m256i", ")", "__A", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_castpd_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7896, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "unspec_sqrdcmlah", "(", "int", "rot", ")", "{", "switch", "(", "rot", ")", "{", "case", "<NUM_LIT>", ":", "return", "UNSPEC_SQRDCMLAH", ";", "case", "<NUM_LIT>", ":", "return", "UNSPEC_SQRDCMLAH90", ";", "case", "<NUM_LIT>", ":", "return", "UNSPEC_SQRDCMLAH180", ";", "case", "<NUM_LIT>", ":", "return", "UNSPEC_SQRDCMLAH270", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-sve2", "Func": "unspec_sqrdcmlah", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7897, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGFX8Plus", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "isVI", "(", "STI", ")", "||", "isGFX9Plus", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo3", "Func": "isGFX8Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7898, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "hasBZHI", "(", "Subtarget", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "N", "=", "Node", "->", "getOperand", "(", "i", ")", ";", "LoadSDNode", "*", "Ld", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "Ld", ")", "return", "SDValue", "(", ")", ";", "const", "Value", "*", "MemOp", "=", "Ld", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "MemOp", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "MemOp", ")", ")", "{", "if", "(", "GlobalVariable", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GEP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "GV", "->", "isConstant", "(", ")", "&&", "GV", "->", "hasDefinitiveInitializer", "(", ")", ")", "{", "Constant", "*", "Init", "=", "GV", "->", "getInitializer", "(", ")", ";", "Type", "*", "Ty", "=", "Init", "->", "getType", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantDataArray", ">", "(", "Init", ")", "||", "!", "Ty", "->", "getArrayElementType", "(", ")", "->", "isIntegerTy", "(", ")", "||", "Ty", "->", "getArrayElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", "||", "Ty", "->", "getArrayNumElements", "(", ")", ">", "Ty", "->", "getArrayElementType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ")", "continue", ";", "uint64_t", "ArrayElementCount", "=", "Init", "->", "getType", "(", ")", "->", "getArrayNumElements", "(", ")", ";", "bool", "ConstantsMatch", "=", "true", ";"], "ground_truth": ["for", "(", "uint64_t", "j", "=", "<NUM_LIT>", ";", "j", "<", "ArrayElementCount", ";", "j", "++", ")", "{"], "File": "X86ISelLowering (2)6", "Func": "combineAndLoadToBZHI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7899, "Length": 251, "Cover_Rate": 0.48643410852713176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AlignmentHint", "=", "<NUM_LIT>", ";", "if", "(", "MMO", "->", "getAlign", "(", ")", ">=", "Align", "(", "<NUM_LIT>", ")", ")", "AlignmentHint", "=", "<NUM_LIT>", ";", "else", "if", "(", "MMO", "->", "getAlign", "(", ")", ">=", "Align", "(", "<NUM_LIT>", ")", ")", "AlignmentHint", "=", "<NUM_LIT>", ";", "if", "(", "AlignmentHint", "==", "<NUM_LIT>", ")", "return", ";", "LoweredMI", ".", "setOpcode", "(", "Opcode", ")", ";", "LoweredMI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "AlignmentHint", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter19", "Func": "lowerAlignmentHint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7900, "Length": 68, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "getDataLayout", "(", ")", "->", "getPointerSize", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "RetAddrFI", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "RetAddrFI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MSP430ISelLowering15", "Func": "LowerRETURNADDR", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7901, "Length": 116, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine100", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7902, "Length": 43, "Cover_Rate": 0.7962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "short", "<ISA_LIT>InstrInfo", "::", "getBaseWithLongOffset", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "File": "HexagonInstrInfo (2)", "Func": "getBaseWithLongOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7903, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "rx_hard_regno_nregs", "(", "unsigned", "int", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "CLASS_MAX_NREGS", "(", "<NUM_LIT>", ",", "mode", ")", ";"], "File": "rx", "Func": "rx_hard_regno_nregs", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7904, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "LC3InstPrinter", "Func": "LC3InstPrinter", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7905, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerATOMIC_FENCE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["SDLoc", "dl", "(", "Op", ")", ";"], "File": "HexagonISelLowering (2)", "Func": "LowerATOMIC_FENCE", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7906, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtepi32_epi16", "(", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovdw256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7907, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HardenLoads", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "slhLoads", "(", "MBB", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "EntryBlocks", ";", "EntryBlocks", ".", "push_back", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "for", "(", "const", "LandingPadInfo", "&", "LPI", ":", "MF", ".", "getLandingPads", "(", ")", ")", "EntryBlocks", ".", "push_back", "(", "LPI", ".", "LandingPadBlock", ")", ";", "for", "(", "auto", "Entry", ":", "EntryBlocks", ")", "insertSPToRegTaintPropagation", "(", "*", "Entry", ",", "Entry", "->", "SkipPHIsLabelsAndDebug", "(", "Entry", "->", "begin", "(", ")", ")", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "UsesFullSpeculationBarrier", "=", "false", ";", "Modified", "|=", "instrumentControlFlow", "(", "MBB", ",", "UsesFullSpeculationBarrier", ")", ";", "Modified", "|=", "lowerSpeculationSafeValuePseudos", "(", "MBB", ",", "UsesFullSpeculationBarrier", ")", ";", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AArch64SpeculationHardening2", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7908, "Length": 144, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallFlags", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsTailCall", ",", "bool", "IsVarArg", ",", "bool", "IsPatchPoint", ",", "bool", "IsIndirect", ",", "bool", "HasNest", ",", "bool", "NoMerge", ")", ":", "CallConv", "(", "CC", ")", ",", "IsTailCall", "(", "IsTailCall", ")", ",", "IsVarArg", "(", "IsVarArg", ")", ",", "IsPatchPoint", "(", "IsPatchPoint", ")", ",", "IsIndirect", "(", "IsIndirect", ")", ",", "HasNest", "(", "HasNest", ")", ",", "NoMerge", "(", "NoMerge", ")", "{"], "ground_truth": ["}"], "File": "PPCISelLowering106", "Func": "CallFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7909, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtStExtTWriteBackReg", "(", "MCInst", "&", "Inst", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser", "Func": "cvtStExtTWriteBackReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7910, "Length": 46, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isMemUImm12Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7911, "Length": 23, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "!", "TryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "if", "(", "!", "TryParseShiftRegister", "(", "Operands", ")", ")", "return", "false", ";", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Operands", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Operands", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser35", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7912, "Length": 258, "Cover_Rate": 0.6417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsertPts", ".", "insert", "(", "InsertionPoints", "::", "value_type", "(", "NewPt", ",", "IPI", "->", "second", ")", ")", ";", "IPI", "=", "InsertPts", ".", "find", "(", "OldInstr", ")", ";"], "ground_truth": ["InsertPts", ".", "erase", "(", "IPI", ")", ";"], "File": "AArch64PromoteConstant22", "Func": "appendAndTransferDominatedUses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7913, "Length": 32, "Cover_Rate": 0.4266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__tcancel", "(", "const", "uint64_t", "__reason", ")", "{"], "ground_truth": ["__builtin_aarch64_tcancel", "(", "__reason", ")", ";"], "File": "arm", "Func": "acle___tcancel", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7914, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerOperationWrapper", "(", "N", ",", "Results", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "WDC65816ISelLowering", "Func": "ReplaceNodeResults", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7915, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "::", "const_iterator", "It", "=", "R<ISA_LIT>", ".", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "R<ISA_LIT>", ".", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "PreviousRegSeqByReg", "[", "(", "*", "It", ")", ".", "first", "]", ".", "push_back", "(", "R<ISA_LIT>", ".", "Instr", ")", ";", "}", "PreviousRegSeqByUndefCount", "[", "R<ISA_LIT>", ".", "UndefReg", ".", "size", "(", ")", "]", ".", "push_back", "(", "R<ISA_LIT>", ".", "Instr", ")", ";"], "ground_truth": ["PreviousRegSeq", "[", "R<ISA_LIT>", ".", "Instr", "]", "=", "R<ISA_LIT>", ";"], "File": "R600OptimizeVectorRegisters (2)", "Func": "trackRSI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7916, "Length": 83, "Cover_Rate": 0.8736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GNULDBackend", "::", "finalizeTargetSymbols", "(", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "finalizeTargetSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7917, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "SrcTy", "=", "Src", "->", "getType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "SrcTy", ",", "SrcVT", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "InRC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "InRC", "==", "&", "<STR_LIT>", ")", "SrcReg", "=", "copyRegToRegClass", "(", "&", "<STR_LIT>", ",", "SrcReg", ")", ";", "else", "if", "(", "InRC", "==", "&", "<STR_LIT>", ")", "SrcReg", "=", "copyRegToRegClass", "(", "&", "<STR_LIT>", ",", "SrcReg", ")", ";", "unsigned", "DestReg", ";", "unsigned", "Opc", ";", "auto", "RC", "=", "MRI", ".", "getRegClass", "(", "SrcReg", ")", ";", "if", "(", "<ISA_LIT>SubTarget", "->", "hasSPE", "(", ")", ")", "{", "DestReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "IsSigned", ")", "Opc", "=", "InRC", "==", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "InRC", "==", "&", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "isVSFRCRegClass", "(", "RC", ")", ")", "{", "DestReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "DestReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "if", "(", "IsSigned", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<ISA_LIT>SubTarget", "->", "hasFPCVT", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["else", "Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PPCFastISel (2)2", "Func": "SelectFPToI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7918, "Length": 248, "Cover_Rate": 0.5287846481876333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "ThumbDisassemblerCore", "Func": "Thumb2SaturateOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7919, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "&", ">", "(", "TRI", ")", ".", "isSGPRClass", "(", "&", "RC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "onlyAllocateVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7920, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";"], "ground_truth": ["Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "OpenRISCISelLowering", "Func": "LowerReturn", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7921, "Length": 188, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "<NUM_LIT>", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "I", "->", "dropAllReferences", "(", ")", ";", "Dead", ".", "insert", "(", "I", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "Dead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "auto", "I", ":", "L", "->", "blocks", "(", ")", ")", "DeleteDeadPHIs", "(", "I", ")", ";"], "ground_truth": ["return", "ClonedVCTPInExitBlock", ";"], "File": "MVETailPredication11", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7922, "Length": 145, "Cover_Rate": 0.4517133956386293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'Q'", ":", "case", "'R'", ":", "case", "'S'", ":", "case", "'T'", ":", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "return", "s390_check_qrst_address", "(", "c", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "true", ")", ";", "case", "'U'", ":", "return", "(", "s390_check_qrst_address", "(", "'Q'", ",", "op", ",", "true", ")", "||", "s390_check_qrst_address", "(", "'R'", ",", "op", ",", "true", ")", ")", ";", "case", "'W'", ":", "return", "(", "s390_check_qrst_address", "(", "'S'", ",", "op", ",", "true", ")", "||", "s390_check_qrst_address", "(", "'T'", ",", "op", ",", "true", ")", ")", ";"], "ground_truth": ["case", "'Y'", ":"], "File": "s3904", "Func": "s390_mem_constraint", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7923, "Length": 90, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "LoadSDNode", "*", "LN", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "const", "SDValue", "&", "Base", "=", "LN", "->", "getBasePtr", "(", ")", ";", "const", "SDValue", "&", "Offset", "=", "LN", "->", "getOffset", "(", ")", ";", "if", "(", "Is<ISA_LIT>Global", "(", "Base", ")", ")", "{", "if", "(", "!", "Offset", "->", "isUndef", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "LN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LN", "->", "getChain", "(", ")", ",", "Base", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "LN", "->", "getMemoryVT", "(", ")", ",", "LN", "->", "getMemOperand", "(", ")", ")", ";", "}", "if", "(", "Optional", "<", "unsigned", ">", "Local", "=", "Is<ISA_LIT>Local", "(", "Base", ",", "DAG", ")", ")", "{", "if", "(", "!", "Offset", "->", "isUndef", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "SDValue", "Idx", "=", "DAG", ".", "getTargetConstant", "(", "*", "Local", ",", "Base", ",", "<STR_LIT>", ")", ";", "EVT", "LocalVT", "=", "LN", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "LocalGet", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocalVT", ",", "{", "LN", "->", "getChain", "(", ")", ",", "Idx", "}", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getMergeValues", "(", "{", "LocalGet", ",", "LN", "->", "getChain", "(", ")", "}", ",", "DL", ")", ";"], "File": "WebAssemblyISelLowering26", "Func": "LowerLoad", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7924, "Length": 228, "Cover_Rate": 0.8413284132841329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "Op", ".", "getReg", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "File": "NyuziInstPrinter", "Func": "printOperand", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7925, "Length": 62, "Cover_Rate": 0.6138613861386139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_min_ph", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ")", "{"], "ground_truth": ["return", "__builtin_ia32_minph128_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_min_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7926, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "->", "addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "HVXMemLatencyMutation", ">", "(", ")", ")", ";", "DAG", "->", "addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "CallMutation", ">", "(", ")", ")", ";"], "ground_truth": ["DAG", "->", "addMutation", "(", "createCopyConstrainDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "File": "HexagonTargetMachine28", "Func": "createVLIWMachineSched", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7927, "Length": 48, "Cover_Rate": 0.4948453608247423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "canHaveNonUndefGlobalInitializerInAddressSpace", "(", "unsigned", "AS", ")", "const", "{", "return", "AS", "!=", "AddressSpace", "::", "ADDRESS_SPACE_SHARED", "&&", "AS", "!=", "AddressSpace", "::", "ADDRESS_SPACE_LOCAL", "&&", "AS", "!=", "ADDRESS_SPACE_PARAM", ";"], "ground_truth": ["}"], "File": "NVPTXTargetTransformInfo21", "Func": "canHaveNonUndefGlobalInitializerInAddressSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7928, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ebTargetMachine", "::", "<ISA_LIT>ebTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "Cpu0TargetMachine", "Func": "Cpu0ebTargetMachine", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7929, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "MRI", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";", "NextSymbolIsThumb", "=", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser102", "Func": "ARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7930, "Length": 41, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "(", "isLong", "?", "Cnt", "-", "<NUM_LIT>", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "File": "ARMISelLowering (3)", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7931, "Length": 43, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Pos", "=", "llvm", "::", "<STR_LIT>", "(", ")", ";", "AAPointerInfo", "::", "OffsetAndSize", "OAS", "(", "Pos", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "funcRetrievesImplicitKernelArg", "(", "A", ",", "OAS", ")", ";"], "File": "AMDGPUAttributor3", "Func": "funcRetrievesMultigridSyncArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7932, "Length": 27, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IFOrdering", "(", "const", "UnsignedMap", "&", "UC", ",", "const", "RegisterOrdering", "&", "BO", ")", ":", "UseC", "(", "UC", ")", ",", "BaseOrd", "(", "BO", ")", "{"], "ground_truth": ["}"], "File": "HexagonGenInsert (2)", "Func": "IFOrdering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7933, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", "=", "MCValue", "::", "get", "(", "Res", ".", "getSymA", "(", ")", ",", "Res", ".", "getSymB", "(", ")", ",", "Res", ".", "getConstant", "(", ")", ",", "getKind", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "LanaiMCExpr", "Func": "evaluateAsRelocatableImpl", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7934, "Length": 32, "Cover_Rate": 0.4383561643835616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EmitNOAT", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction13", "Func": "getEmitNOAT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7935, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "unsigned", "PtrSize", "=", "ValTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "NewTy", "=", "LLT", "::", "vector", "(", "ValTy", ".", "getElementCount", "(", ")", ",", "PtrSize", ")", ";", "auto", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "MMO", ".", "setType", "(", "NewTy", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_STORE", ")", "{", "auto", "Bitcast", "=", "MIRBuilder", ".", "buildBitcast", "(", "NewTy", ",", "ValReg", ")", ";", "MIRBuilder", ".", "buildStore", "(", "Bitcast", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MMO", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64LegalizerInfo22", "Func": "legalizeLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7936, "Length": 102, "Cover_Rate": 0.4015748031496063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitHiLo", "(", "MCStreamer", "&", "OutStreamer", ",", "MCSymbol", "*", "GOTSym", ",", "<ISA_LIT>MCExpr", "::", "VariantKind", "HiKind", ",", "<ISA_LIT>MCExpr", "::", "VariantKind", "LoKind", ",", "MCOperand", "&", "RD", ",", "MCContext", "&", "OutContext", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["MCOperand", "hi", "=", "create<ISA_LIT>MCOperand", "(", "HiKind", ",", "GOTSym", ",", "OutContext", ")", ";"], "File": "SparcAsmPrinter", "Func": "EmitHiLo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7937, "Length": 48, "Cover_Rate": 0.5647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LinearizedRegion", "::", "setHasLoop", "(", "bool", "Value", ")", "{", "HasLoop", "=", "Value", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setHasLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7938, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "reg_", "==", "NULL_RTX", "&&", "disp_", "!=", "INVALID_DISP", ";"], "ground_truth": ["}"], "File": "sh", "Func": "is_disp", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7939, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFObjectWriter (2)", "Func": "~RISCVELFObjectWriter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7940, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "*", "F", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "XMMSaveMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "EndMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "XMMSaveMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "EndMBB", ")", ";", "EndMBB", "->", "splice", "(", "EndMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "EndMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "XMMSaveMBB", ")", ";", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "CountReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "RegSaveFrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isCallingConvWin64", "(", "F", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "}", "assert", "(", "(", "MI", ".", "getNumOperands", "(", ")", "<=", "<NUM_LIT>", "||", "!", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "MOVOpc", "=", "Subtarget", ".", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int64_t", "Offset", "=", "(", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "VarArgsFPOffset", ";", "MachineMemOperand", "*", "MMO", "=", "F", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "F", ",", "RegSaveFrameIndex", ",", "Offset", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "XMMSaveMBB", ",", "DL", ",", "TII", "->", "get", "(", "MOVOpc", ")", ")", ".", "addFrameIndex", "(", "RegSaveFrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering108", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7941, "Length": 453, "Cover_Rate": 0.9226069246435845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "&", "Inst", "=", "*", "I", ";", "if", "(", "const", "ReturnInst", "*", "RI", "=", "dyn_cast", "<", "ReturnInst", ">", "(", "I", ")", ")", "{", "Value", "*", "RVal", "=", "RI", "->", "getReturnValue", "(", ")", ";", "if", "(", "!", "RVal", ")", "continue", ";", "Type", "*", "T", "=", "RVal", "->", "getType", "(", ")", ";", "FPReturnVariant", "RV", "=", "whichFPReturnVariant", "(", "T", ")", ";", "if", "(", "RV", "==", "NoFPRet", ")", "continue", ";", "static", "const", "char", "*", "Helper", "[", "NoFPRet", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "char", "*", "Name", "=", "Helper", "[", "RV", "]", ";", "AttributeSet", "A", ";", "Value", "*", "Params", "[", "]", "=", "{", "RVal", "}", ";", "Modified", "=", "true", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "ReadNone", ")", ";", "A", "=", "A", ".", "addAttribute", "(", "C", ",", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "NoInline", ")", ";", "Value", "*", "F", "=", "(", "M", "->", "getOrInsertFunction", "(", "Name", ",", "A", ",", "MyVoid", ",", "T", ",", "NULL", ")", ")", ";", "CallInst", "::", "Create", "(", "F", ",", "Params", ",", "<STR_LIT>", ",", "&", "Inst", ")", ";", "}", "else", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "if", "(", "Subtarget", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "Function", "*", "F_", "=", "CI", "->", "getCalledFunction", "(", ")", ";"], "ground_truth": ["if", "(", "F_", "&&", "!", "isIntrinsicInline", "(", "F_", ")", "&&", "needsFPHelperFromSig", "(", "*", "F_", ")", ")", "{"], "File": "Mips16HardFloat4", "Func": "fixupFPReturnAndCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7942, "Length": 254, "Cover_Rate": 0.6737400530503979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "MBlazeISelLowering5", "Func": "LowerCallResult", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7943, "Length": 154, "Cover_Rate": 0.9390243902439024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "EVT", "NodeTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDValue", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "None", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackSlot", ",", "Four", ")", ";", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Store", ",", "Addr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "CWD1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CWD2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "RetVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CWD1", ",", "CWD2", ")", ";", "return", "DAG", ".", "getNode", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "dl", ",", "VT", ",", "RetVal", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering130", "Func": "LowerFLT_ROUNDS_", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7944, "Length": 327, "Cover_Rate": 0.8537859007832899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "*", "MI", ")", "&&", "checkSMRDHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "&&", "checkVMEMHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer30", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7945, "Length": 40, "Cover_Rate": 0.449438202247191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Code", ".", "LastM", "==", "MA", ".", "Id", ")", "Code", ".", "LastM", "=", "NA", ".", "Id", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "addMemberAfter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7946, "Length": 19, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "VEISelLowering", "Func": "LowerBlockAddress", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7947, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "is_t2_so_imm_not", "(", "unsigned", "Imm", ")", "const", "{", "return", "<STR_LIT>", "(", "~", "Imm", ")", "!=", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "is_t2_so_imm_not", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7948, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "logical_func", "=", "(", "GET_CODE", "(", "old_true", ")", "==", "EQ", ")", "?", "gen_andcr", ":", "gen_andncr", ";", "*", "p_true", "=", "gen_rtx_NE", "(", "CC_CCRmode", ",", "cr", ",", "const0_rtx", ")", ";", "*", "p_false", "=", "gen_rtx_EQ", "(", "CC_CCRmode", ",", "cr", ",", "const0_rtx", ")", ";", "}", "else", "{", "old_test", "=", "old_false", ";", "test_expr", "=", "false_expr", ";", "logical_func", "=", "(", "GET_CODE", "(", "old_false", ")", "==", "EQ", ")", "?", "gen_orcr", ":", "gen_orncr", ";", "*", "p_true", "=", "gen_rtx_EQ", "(", "CC_CCRmode", ",", "cr", ",", "const0_rtx", ")", ";", "*", "p_false", "=", "gen_rtx_NE", "(", "CC_CCRmode", ",", "cr", ",", "const0_rtx", ")", ";", "}", "frv_ifcvt_add_insn", "(", "(", "*", "logical_func", ")", "(", "cr", ",", "cr", ",", "new_cr", ")", ",", "BB_END", "(", "bb", ")", ",", "TRUE", ")", ";", "cc", "=", "XEXP", "(", "test_expr", ",", "<NUM_LIT>", ")", ";", "compare", "=", "gen_rtx_fmt_ee", "(", "GET_CODE", "(", "test_expr", ")", ",", "CC_CCRmode", ",", "cc", ",", "const0_rtx", ")", ";", "if_else", "=", "gen_rtx_IF_THEN_ELSE", "(", "CC_CCRmode", ",", "old_test", ",", "compare", ",", "const0_rtx", ")", ";", "check_insn", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "new_cr", ",", "if_else", ")", ";", "frv_ifcvt_add_insn", "(", "check_insn", ",", "BB_END", "(", "bb", ")", ",", "TRUE", ")", ";", "if", "(", "TARGET_DEBUG_COND_EXEC", ")", "{", "fputs", "(", "<STR_LIT>", ",", "stderr", ")", ";", "debug_rtx", "(", "*", "p_true", ")", ";", "fputs", "(", "<STR_LIT>", ",", "stderr", ")", ";", "debug_rtx", "(", "*", "p_false", ")", ";", "}", "return", ";", "fail", ":", "*", "p_true", "=", "*", "p_false", "=", "NULL_RTX", ";", "if", "(", "new_cr", ")", "{", "CLEAR_HARD_REG_BIT", "(", "frv_ifcvt", ".", "tmp_reg", ".", "regs", ",", "REGNO", "(", "new_cr", ")", ")", ";", "*", "p_new_cr", "=", "NULL_RTX", ";", "}", "if", "(", "TARGET_DEBUG_COND_EXEC", ")", "fputs", "(", "<STR_LIT>", ",", "stderr", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_ifcvt_modify_multiple_tests", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 7949, "Length": 256, "Cover_Rate": 0.46126126126126127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "RegisterMatchesArch", "(", "unsigned", "MatchNum", ")", "const", "{", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "MatchNum", ")", ")", "if", "(", "!", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonAsmParser", "Func": "RegisterMatchesArch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7950, "Length": 42, "Cover_Rate": 0.8936170212765957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86InstrInfo (2)3", "Func": "insertOutlinedCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7951, "Length": 49, "Cover_Rate": 0.3798449612403101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "&", "PM", ")", ";"], "ground_truth": ["}"], "File": "Nios2TargetMachine1", "Func": "createPassConfig", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7952, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "mask", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "<<=", "<NUM_LIT>", ")", "if", "(", "(", "mask", "&", "i", ")", "==", "<NUM_LIT>", ")", "++", "count", ";"], "ground_truth": ["mask", "|=", "<NUM_LIT>", ";"], "File": "mn103004", "Func": "mn10300_get_live_callee_saved_regs", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 7953, "Length": 42, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetMachine", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine", "Func": "anchor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7954, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", ":", "FastISel", "(", "funcInfo", ",", "libInfo", ")", "{"], "ground_truth": ["}"], "File": "MipsFastISel25", "Func": "MipsFastISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7955, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "false", ";", "LivePhysRegs", "LPR", "(", "&", "HRI", ")", ";", "LPR", ".", "addLiveIns", "(", "B", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "for", "(", "auto", "R", "=", "B", ".", "begin", "(", ")", ";", "R", "!=", "It", ";", "++", "R", ")", "LPR", ".", "stepForward", "(", "*", "R", ",", "Clobbers", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcLo", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "unsigned", "SrcHi", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "Is128B", "=", "HST", ".", "useHVXDblOps", "(", ")", ";", "auto", "*", "RC", "=", "!", "Is128B", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";", "unsigned", "NeedAlign", "=", "RC", "->", "getAlignment", "(", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "StoreOpc", ";"], "ground_truth": ["if", "(", "LPR", ".", "contains", "(", "SrcLo", ")", ")", "{"], "File": "HexagonFrameLowering20", "Func": "expandStoreVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7956, "Length": 274, "Cover_Rate": 0.5372549019607843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "User", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "if", "(", "User", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "User", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDNode", "*", "Op2", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "!", "Op2", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "if", "(", "Op2", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op2", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op2", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "if", "(", "!", "C", "->", "isNullValue", "(", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PPCISelDAGToDAG (2)", "Func": "AllUsersSelectZero", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7957, "Length": 122, "Cover_Rate": 0.6455026455026455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "(", "__a", "<", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcltq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7958, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "NyuziDisassembler", "Func": "getInstruction", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7959, "Length": 39, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominanceFrontier", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesAll", "(", ")", ";"], "File": "HexagonOptAddrMode (2)", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7960, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LD", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "getLoadData", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7961, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fnmadd_ss", "(", "__m128", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3", "(", "(", "__v4sf", ")", "__A", ",", "-", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ")", ";"], "File": "fmaintrin4", "Func": "_mm_fnmadd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7962, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GlobalBasePtr", ";"], "ground_truth": ["}"], "File": "M68kRegisterInfo", "Func": "getGlobalBaseRegister", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7963, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hard_frame_needed", ")", "regs", "[", "i", "++", "]", "=", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "!", "(", "REGNO", "(", "fp", ")", "==", "STACK_POINTER_REGNUM", "||", "(", "hard_frame_needed", "&&", "REGNO", "(", "fp", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", ")", ")", "regs", "[", "i", "++", "]", "=", "fp", ";"], "ground_truth": ["p", "=", "rtvec_alloc", "(", "i", ")", ";"], "File": "rs60004", "Func": "rs6000_emit_stack_tie", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7964, "Length": 55, "Cover_Rate": 0.3741496598639456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "ExpandMBB", "(", "*", "MFI", ")", ";", "if", "(", "Verify<ISA_LIT>Pseudo", ")", "MF", ".", "verify", "(", "this", ",", "<STR_LIT>", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7965, "Length": 69, "Cover_Rate": 0.6160714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "::", "Ptr", "CreateExpr", "(", "const", "<ISA_LIT>AsmParser", "*", "AsmParser", ",", "const", "class", "MCExpr", "*", "Expr", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Expression", ",", "AsmParser", ")", ";", "Op", "->", "Expr", "=", "Expr", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "CreateExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7966, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CPI", "<", "ConstPoolId2AddrMap", ".", "size", "(", ")", ")", ";", "ConstPoolId2AddrMap", "[", "CPI", "]", "=", "Addr", ";"], "ground_truth": ["}"], "File": "ARMJITInfo", "Func": "addConstantPoolEntryAddr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7967, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "isIntOrIntVectorTy", "(", ")", ")", "{", "ISD", "=", "IsUnsigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "Ty", "->", "isFPOrFPVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "ISD", "=", "<STR_LIT>", ";", "}", "static", "const", "CostTblEntry", "SSE1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "SSE2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "SSE41CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "SSE42CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "AVX512CostTbl", "[", "]", "=", "{"], "ground_truth": ["{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "File": "X86TargetTransformInfo103", "Func": "getMinMaxCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7968, "Length": 370, "Cover_Rate": 0.3894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "LC3bTargetMachine", "Func": "getFrameLowering", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7969, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "printAsmRegInClass", "(", "const", "MachineOperand", "&", "MO", ",", "const", "TargetRegisterClass", "*", "RC", ",", "bool", "isVector", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "AArch64AsmPrinter (2)", "Func": "printAsmRegInClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7970, "Length": 52, "Cover_Rate": 0.46846846846846846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "bool", "Valid", ";", "StringRef", "Name", "=", "<STR_LIT>", "(", ")", ".", "toString", "(", "Val", ",", "STI", ".", "getFeatureBits", "(", ")", ",", "Valid", ")", ";", "if", "(", "Valid", ")", "O", "<<", "Name", ".", "upper", "(", ")", ";"], "ground_truth": ["else", "O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "Val", ")", ";"], "File": "AArch64InstPrinter37", "Func": "printSystemPStateField", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7971, "Length": 59, "Cover_Rate": 0.6941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurInstKind", "=", "NextInstKind", ";", "}", "if", "(", "CurInstKind", "==", "IDAlu", ")", "{", "switch", "(", "getAluKind", "(", "SU", ")", ")", "{", "case", "AluT_XYZW", ":", "CurEmitted", "+=", "<NUM_LIT>", ";", "break", ";", "case", "AluDiscarded", ":", "break", ";", "default", ":", "{", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "++", "CurEmitted", ";", "}", "}", "}", "}", "else", "{", "++", "CurEmitted", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "CurEmitted", "<<", "<STR_LIT>", ")", ";", "if", "(", "CurInstKind", "!=", "IDFetch", ")", "{", "MoveUnits", "(", "Pending", "[", "IDFetch", "]", ",", "Available", "[", "IDFetch", "]", ")", ";", "}"], "ground_truth": ["MoveUnits", "(", "Pending", "[", "IDOther", "]", ",", "Available", "[", "IDOther", "]", ")", ";"], "File": "R600MachineScheduler", "Func": "schedNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7972, "Length": 160, "Cover_Rate": 0.7174887892376681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__r", "=", "(", "__v4sf", ")", "__builtin_ia32_setzerops", "(", ")", ";", "__r", "=", "__builtin_ia32_cvtpi2ps", "(", "__r", ",", "__hisi", ")", ";", "__r", "=", "__builtin_ia32_movlhps", "(", "__r", ",", "__r", ")", ";"], "ground_truth": ["__r", "=", "__builtin_ia32_cvtpi2ps", "(", "__r", ",", "__losi", ")", ";"], "File": "xmmintrin4", "Func": "_mm_cvtpi16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7973, "Length": 36, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SetI", "=", "BuildMI", "(", "TestMBB", ",", "TestPos", ",", "TestLoc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Cond", ")", ";", "(", "void", ")", "SetI", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "SetI", "->", "dump", "(", ")", ")", ";", "++", "NumSetCCsInserted", ";"], "ground_truth": ["return", "Reg", ";"], "File": "X86FlagsCopyLowering12", "Func": "promoteCondToReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7974, "Length": 52, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_<ISA_LIT>_TPREL_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_TPREL_ADD", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_TLS_GOT_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_TLS_GD_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_CAPTAB_PCREL_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_TPREL_CINCOFFSET", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_TLS_IE_CAPTAB_PCREL_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_TLS_GD_CAPTAB_PCREL_HI", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_CALL", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_CALL_PLT", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_CCALL", ":", "return", "<STR_LIT>", ";", "case", "VK_<ISA_LIT>_32_PCREL", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "RISCVMCExpr12", "Func": "getVariantKindName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7975, "Length": 78, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createPromoteMemoryToRegsPass", "(", ")", "{"], "ground_truth": ["return", "new", "PromoteMemoryToRegs", "(", ")", ";"], "File": "MemoryToReg", "Func": "createPromoteMemoryToRegsPass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7976, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RCPair", "<ISA_LIT>TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "<STR_LIT>", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7977, "Length": 306, "Cover_Rate": 0.8869565217391304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "isImm1_64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7978, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mop", "!=", "Instr", "->", "operands_end", "(", ")", ";", "++", "Mop", ")", "{", "if", "(", "isSameOperand", "(", "*", "Mop", ",", "*", "Reg", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "LanaiMemAluCombiner", "Func": "InstrUsesReg", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7979, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "HexagonInstrInfo7", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7980, "Length": 90, "Cover_Rate": 0.3202846975088968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitRDTSC_DAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7981, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AbstractMemberAccessLegacyPass", "(", "<ISA_LIT>TargetMachine", "*", "TM", "=", "nullptr", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess1", "Func": "BPFAbstractMemberAccessLegacyPass", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 7982, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDNodeFlags", "*", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "if", "(", "Unsafe", "||", "Flags", "->", "hasAllowReciprocal", "(", ")", ")", "{", "SDNodeFlags", "Flags", ";", "Flags", ".", "setUnsafeAlgebra", "(", "true", ")", ";", "SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "LHS", ",", "Recip", ",", "&", "Flags", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering101", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7983, "Length": 73, "Cover_Rate": 0.3093220338983051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "indType", "=", "len", "->", "getType", "(", ")", ";", "BasicBlock", "*", "origBB", "=", "splitAt", "->", "getParent", "(", ")", ";", "BasicBlock", "*", "newBB", "=", "splitAt", "->", "getParent", "(", ")", "->", "splitBasicBlock", "(", "splitAt", ",", "<STR_LIT>", ")", ";", "BasicBlock", "*", "loopBB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "&", "F", ",", "newBB", ")", ";", "origBB", "->", "getTerminator", "(", ")", "->", "setSuccessor", "(", "<NUM_LIT>", ",", "loopBB", ")", ";", "IRBuilder", "<", ">", "builder", "(", "origBB", ",", "origBB", "->", "getTerminator", "(", ")", ")", ";", "unsigned", "srcAS", "=", "dyn_cast", "<", "PointerType", ">", "(", "srcAddr", "->", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "unsigned", "dstAS", "=", "dyn_cast", "<", "PointerType", ">", "(", "dstAddr", "->", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "srcAddr", "=", "builder", ".", "CreateBitCast", "(", "srcAddr", ",", "Type", "::", "getInt8PtrTy", "(", "Context", ",", "srcAS", ")", ")", ";", "dstAddr", "=", "builder", ".", "CreateBitCast", "(", "dstAddr", ",", "Type", "::", "getInt8PtrTy", "(", "Context", ",", "dstAS", ")", ")", ";", "IRBuilder", "<", ">", "loop", "(", "loopBB", ")", ";", "PHINode", "*", "ind", "=", "loop", ".", "CreatePHI", "(", "indType", ",", "<NUM_LIT>", ")", ";", "ind", "->", "addIncoming", "(", "ConstantInt", "::", "get", "(", "indType", ",", "<NUM_LIT>", ")", ",", "origBB", ")", ";", "Value", "*", "val", "=", "loop", ".", "CreateLoad", "(", "loop", ".", "CreateGEP", "(", "srcAddr", ",", "ind", ")", ",", "srcVolatile", ")", ";", "loop", ".", "CreateStore", "(", "val", ",", "loop", ".", "CreateGEP", "(", "dstAddr", ",", "ind", ")", ",", "dstVolatile", ")", ";", "Value", "*", "newind", "=", "loop", ".", "CreateAdd", "(", "ind", ",", "ConstantInt", "::", "get", "(", "indType", ",", "<NUM_LIT>", ")", ")", ";", "ind", "->", "addIncoming", "(", "newind", ",", "loopBB", ")", ";", "loop", ".", "CreateCondBr", "(", "loop", ".", "CreateICmpULT", "(", "newind", ",", "len", ")", ",", "loopBB", ",", "newBB", ")", ";"], "ground_truth": ["}"], "File": "NVPTXLowerAggrCopies1", "Func": "convertTransferToLoop", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7984, "Length": 279, "Cover_Rate": 0.8885350318471338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "!", "last_bytes", "||", "part_bytes_reg", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", "&&", "last_bytes", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "tmp", ",", "part_bytes_reg", ",", "GEN_INT", "(", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "last_bytes", ")", ")", ")", ")", ";", "part_bytes_reg", "=", "tmp", ";", "while", "(", "last_bytes", ")", "{", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "QImode", ",", "plus_constant", "(", "Pmode", ",", "dst", ",", "last_bytes", "-", "<NUM_LIT>", ")", ",", "dstoffset", "+", "last_bytes", "-", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_lowpart", "(", "QImode", ",", "part_bytes_reg", ")", ")", ";", "if", "(", "--", "last_bytes", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "tmp", ",", "part_bytes_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "part_bytes_reg", "=", "tmp", ";", "}", "}", "}", "else", "{", "if", "(", "last_bytes", ">", "<NUM_LIT>", ")", "{", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "HImode", ",", "dst", ",", "dstoffset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_lowpart", "(", "HImode", ",", "part_bytes_reg", ")", ")", ";", "last_bytes", "-=", "<NUM_LIT>", ";", "if", "(", "last_bytes", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "dst", ",", "const2_rtx", ")", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "tmp", ",", "part_bytes_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "part_bytes_reg", "=", "tmp", ";", "dstoffset", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "last_bytes", ")", "{"], "ground_truth": ["mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "QImode", ",", "dst", ",", "dstoffset", ")", ";"], "File": "arm", "Func": "arm_gen_cpymemqi", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7985, "Length": 232, "Cover_Rate": 0.3040629095674967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Mask", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "Mask", "=", "<NUM_LIT>", ";", "}", "SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Store", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Store", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Store", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MaskedValue", ",", "ShiftAmt", ")", ";", "SDValue", "RotrAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ";", "SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "<STR_LIT>", ")", ",", "RotrAmt", ")", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Dst", ",", "DstMask", ")", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Dst", ",", "ShiftedValue", ")", ";", "Values", ".", "push_back", "(", "Dst", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "Values", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Store", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", ",", "<STR_LIT>", ")", ")", ")", ";", "}"], "ground_truth": ["}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{"], "File": "SIISelLowering22", "Func": "LowerSTORE", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7986, "Length": 321, "Cover_Rate": 0.3767605633802817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "SImode", ")", "gcc_assert", "(", "!", "TARGET_IDIV", ")", ";", "machine_mode", "libval_mode", "=", "smallest_mode_for_size", "(", "<NUM_LIT>", "*", "GET_MODE_BITSIZE", "(", "mode", ")", ",", "MODE_INT", ")", ";", "rtx", "libval", "=", "emit_library_call_value", "(", "libfunc", ",", "NULL_RTX", ",", "LCT_CONST", ",", "libval_mode", ",", "<NUM_LIT>", ",", "op0", ",", "GET_MODE", "(", "op0", ")", ",", "op1", ",", "GET_MODE", "(", "op1", ")", ")", ";"], "ground_truth": ["rtx", "quotient", "=", "simplify_gen_subreg", "(", "mode", ",", "libval", ",", "libval_mode", ",", "<NUM_LIT>", ")", ";"], "File": "arm6", "Func": "arm_expand_divmod_libfunc", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7987, "Length": 71, "Cover_Rate": 0.5298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "SparcMCTargetDesc (2)", "Func": "createSparcMCRegisterInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7988, "Length": 31, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "modr_eemod", "(", "ArpRn2", "a", ",", "ArpStep2", "asi", ",", "ArpStep2", "asj", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "MemARPSI", "(", "a", ",", "asi", ")", ",", "MemARPSJ", "(", "a", ",", "asj", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "modr_eemod", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7989, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler40", "Func": "DecodeMemEVA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7990, "Length": 110, "Cover_Rate": 0.738255033557047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "<STR_LIT>", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Alignment", ".", "value", "(", ")", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", ")", "{"], "ground_truth": ["unsigned", "AddrReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";"], "File": "X86FastISel20", "Func": "X86MaterializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7991, "Length": 176, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "'i'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "case", "'o'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "case", "'r'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "case", "'w'", ":", "Imm", "|=", "<STR_LIT>", ";", "break", ";", "}", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser1", "Func": "addFenceArgOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7992, "Length": 56, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Kernel", ":", "{", "return", "<STR_LIT>", ";", "}", "case", "CodeModel", "::", "Medium", ":", "{", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "if", "(", "IsM68020", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "M680x0Subtarget", "Func": "classifyLocalReference", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7993, "Length": 43, "Cover_Rate": 0.4387755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CompilationCallback", "(", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AlphaJITInfo", "Func": "AlphaCompilationCallback", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7994, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ExVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ES", "=", "ExVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "uint64_t", "MV", "=", "<NUM_LIT>", ",", "Bit", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NE", ";", "++", "i", ")", "{", "MV", "|=", "Bit", ";", "Bit", "<<=", "ES", ";", "}", "SDValue", "Ones", "=", "CurDAG", "->", "getTargetConstant", "(", "MV", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "OnesReg", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ones", ")", ";", "if", "(", "ExVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDNode", "*", "And", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Mask", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "OnesReg", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "SubR", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "SDValue", "(", "And", ",", "<NUM_LIT>", ")", ",", "SubR", ")", ")", ";", "return", ";", "}", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "SDValue", "(", "Mask", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "OnesReg", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "SDNode", "*", "IsIntrinsic", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "(", "IsIntrinsic", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "ID", "=", "cast", "<", "ConstantSDNode", ">", "(", "IsIntrinsic", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "doesIntrinsicReturnPredicate", "(", "ID", ")", ")", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "IsIntrinsic", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TargetConst0", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "Result_3", ")", ";", "return", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "RsPd", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "IsIntrinsic", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "RsPd", ")", ";", "return", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG41", "Func": "SelectZeroExtend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 7995, "Length": 413, "Cover_Rate": 0.7348754448398577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "arm_cxx_guard_type", "(", "void", ")", "{", "return", "TARGET_AAPCS_BASED", "?", "integer_type_node", ":", "long_long_integer_type_node", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_cxx_guard_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 7996, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getST", "(", ")", "const", "{"], "ground_truth": ["return", "ST", ";"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 7997, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MO", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "File": "XtensaInstPrinter", "Func": "printShiftImmOperand", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 7998, "Length": 28, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "getContext", "(", ")", "->", "emitError", "(", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "VT", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "lowerFRAMEADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 7999, "Length": 81, "Cover_Rate": 0.648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{"], "File": "MipsAsmBackend (2)", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8000, "Length": 259, "Cover_Rate": 0.4144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG1", "Func": "isVSXSwap", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8001, "Length": 78, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isIntN", "(", "<NUM_LIT>", ",", "BrOffset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isIntN", "(", "<NUM_LIT>", ",", "BrOffset", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "isIntN", "(", "<NUM_LIT>", ",", "SignExtend64", "(", "BrOffset", "+", "<NUM_LIT>", ",", "XLen", ")", ")", ";"], "File": "RISCVInstrInfo2", "Func": "isBranchOffsetInRange", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8002, "Length": 52, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_broadcastf32x2_512_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_maskz_broadcast_f32x2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8003, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBI", ".", "PostAlign", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BBI", ".", "PostAlign", "=", "<NUM_LIT>", ";", "MBB", "->", "getParent", "(", ")", "->", "ensureLogAlignment", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo2", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8004, "Length": 103, "Cover_Rate": 0.6518987341772152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "long", "d", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "d", ")", ":", "<STR_LIT>", "(", "a", ")", ")", ";"], "ground_truth": ["return", "d", ";"], "File": "ppu", "Func": "intrinsics___fctidz", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8005, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmulhw256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_mulhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8006, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LT", ":", "case", "LTU", ":", "return", "IMM12_OPERAND", "(", "x", ")", ";", "case", "EQ", ":", "case", "NE", ":", "case", "GT", ":", "case", "GTU", ":", "return", "x", "==", "<NUM_LIT>", ";", "case", "GE", ":", "case", "GEU", ":", "return", "x", "==", "<NUM_LIT>", ";", "case", "LE", ":", "return", "IMM12_OPERAND", "(", "x", "+", "<NUM_LIT>", ")", ";", "case", "LEU", ":", "return", "IMM12_OPERAND", "(", "x", "+", "<NUM_LIT>", ")", "&&", "x", "+", "<NUM_LIT>", "!=", "<NUM_LIT>", ";", "case", "SIGN_EXTRACT", ":", "case", "ZERO_EXTRACT", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "loongarch", "Func": "loongarch_immediate_operand_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8007, "Length": 77, "Cover_Rate": 0.5460992907801419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "I", ";", "if", "(", "!", "MDT", "->", "isReachableFromEntry", "(", "MBB", ")", ")", "continue", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "getFirstTerminator", "(", ")", ",", "MIIE", "=", "MBB", "->", "end", "(", ")", ";", "MII", "!=", "MIIE", ";", "++", "MII", ")", "{"], "File": "PPCCTRLoops1", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8008, "Length": 49, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ELF", "::", "R_LANAI_21_F", ":", "case", "ELF", "::", "R_LANAI_25", ":", "case", "ELF", "::", "R_LANAI_32", ":", "case", "ELF", "::", "R_LANAI_HI16", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "LanaiELFObjectWriter9", "Func": "needsRelocateWithSymbol", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8009, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "}", "int", "stacksize", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "stacksize", "+=", "<NUM_LIT>", ";"], "ground_truth": ["TII", ".", "adjustStackPtr", "(", "stacksize", ",", "MBB", ",", "MBBI", ")", ";"], "File": "VideoCore4FrameLowering", "Func": "emitEpilogue", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8010, "Length": 79, "Cover_Rate": 0.4759036144578313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b2", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b3", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b4", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b5", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b6", ";"], "ground_truth": ["res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b7", ";"], "File": "mmintrin", "Func": "_mm_set_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8011, "Length": 54, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgt_f32", "(", "float32x2_t", "__a", ",", "float32x2_t", "__b", ")", "{", "return", "(", "uint32x2_t", ")", "(", "__a", ">", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcgt_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8012, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "\\", "return", "<STR_LIT>", "#", "NODE", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "WebAssemblyISelLowering", "Func": "getTargetNodeName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8013, "Length": 18, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "elideCopies", "(", "MachineInstr", "*", "MI", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "{", "while", "(", "true", ")", "{"], "ground_truth": ["if", "(", "!", "MI", "->", "isFullCopy", "(", ")", ")", "return", "MI", ";"], "File": "RISCVInsertVSETVLI", "Func": "elideCopies", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8014, "Length": 32, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "epilogue_completed", "&&", "cfun", "->", "machine", "->", "no_caller_saved_registers", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "STACK_REGNO_P", "(", "regno", ")", "&&", "!", "MMX_REGNO_P", "(", "regno", ")", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_epilogue_uses", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8015, "Length": 30, "Cover_Rate": 0.8108108108108109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConvertResult", "&&", "!", "ConvertResult", "(", "Value", ")", ")", "{", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "Value", ",", "S", ",", "ImmTy", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseIntWithPrefix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8016, "Length": 37, "Cover_Rate": 0.3523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "gcc_assert", "(", "(", "GET_MODE", "(", "op0", ")", "==", "mode0", "||", "GET_MODE", "(", "op0", ")", "==", "VOIDmode", ")", "&&", "(", "GET_MODE", "(", "op1", ")", "==", "mode1", "||", "GET_MODE", "(", "op1", ")", "==", "VOIDmode", ")", "&&", "(", "GET_MODE", "(", "op2", ")", "==", "mode2", "||", "GET_MODE", "(", "op2", ")", "==", "VOIDmode", ")", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op2", ",", "mode2", ")", ")", "op2", "=", "copy_to_mode_reg", "(", "mode2", ",", "op2", ")", ";", "if", "(", "builtin_sha1cpm_p", ")", "op3", "=", "GEN_INT", "(", "TARGET_BIG_END", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "builtin_sha1cpm_p", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ",", "op2", ",", "op3", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ",", "op2", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["emit_insn", "(", "pat", ")", ";"], "File": "arm-builtins2", "Func": "arm_expand_ternop_builtin", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8017, "Length": 254, "Cover_Rate": 0.5291666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_srli_si256", "(", "__m256i", "__A", ",", "const", "int", "__N", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_psrldqi256", "(", "__A", ",", "__N", "*", "<NUM_LIT>", ")", ";"], "File": "avx2intrin", "Func": "_mm256_srli_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8018, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabsq_x_f32", "(", "float32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vabsq_m_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vabsq_x_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8019, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "pdp11_output_labelref", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ")", "{", "if", "(", "!", "TARGET_DEC_ASM", ")", "fputs", "(", "USER_LABEL_PREFIX", ",", "file", ")", ";", "fputs", "(", "name", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "pdp11", "Func": "pdp11_output_labelref", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8020, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumLCM", "=", "BaseOpcode", "->", "LodOrClampOrMip", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "NumVAddr", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "NumGradients", "+", "NumCoords", "+", "NumLCM", ";", "return", "{", "NumVAddr", ",", "NumGradients", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUGlobalISelUtils1", "Func": "getImageNumVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8021, "Length": 32, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "UseMI", "=", "*", "MRI", ".", "use_instr_nodbg_begin", "(", "CondDef", ")", ";", "return", "UseMI", ".", "getParent", "(", ")", "==", "MI", ".", "getParent", "(", ")", "&&", "UseMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "&", "UseMI", ":", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo12", "Func": "verifyCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8022, "Length": 39, "Cover_Rate": 0.47560975609756095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "LoadAcqs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "static", "const", "unsigned", "StoreBares", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "static", "const", "unsigned", "StoreRels", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";"], "ground_truth": ["const", "unsigned", "(", "*", "LoadOps", ")", "[", "<NUM_LIT>", "]", ",", "(", "*", "StoreOps", ")", "[", "<NUM_LIT>", "]", ";"], "File": "ARMISelLowering126", "Func": "getExclusiveOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8023, "Length": 129, "Cover_Rate": 0.3805309734513274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsMCCodeEmitter31", "Func": "getBranch16TargetOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8024, "Length": 73, "Cover_Rate": 0.7087378640776699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "for", "(", "Block", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["bool", "BlockModified", "=", "runOnBasicBlock", "(", "MBB", ")", ";"], "File": "SNESRelaxMemOperations", "Func": "runOnMachineFunction", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8025, "Length": 25, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple", "*", "fold_type", "(", "gimple_folder", "&", "f", ")", "const", "{", "T", "arg0", ",", "arg1", ";", "if", "(", "!", "poly_int_tree_p", "(", "gimple_call_arg", "(", "f", ".", "call", ",", "<NUM_LIT>", ")", ",", "&", "arg0", ")", "||", "!", "poly_int_tree_p", "(", "gimple_call_arg", "(", "f", ".", "call", ",", "<NUM_LIT>", ")", ",", "&", "arg1", ")", ")", "return", "NULL", ";", "if", "(", "m_eq_p", "?", "known_gt", "(", "arg0", ",", "arg1", ")", ":", "known_ge", "(", "arg0", ",", "arg1", ")", ")", "return", "f", ".", "fold_to_pfalse", "(", ")", ";", "if", "(", "m_eq_p", "?", "maybe_gt", "(", "arg0", ",", "arg1", ")", ":", "maybe_ge", "(", "arg0", ",", "arg1", ")", ")", "return", "NULL", ";", "poly_uint64", "diff", "=", "arg1", "-", "arg0", ";", "poly_uint64", "nelts", "=", "GET_MODE_NUNITS", "(", "f", ".", "vector_mode", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "m_eq_p", ")", "nelts", "-=", "<NUM_LIT>", ";"], "File": "aarch64-sve-builtins-base", "Func": "fold_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8026, "Length": 126, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastMappingSymbols", ".", "clear", "(", ")", ";", "LastEMS", "=", "EMS_None", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer", "Func": "reset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8027, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "maybeUpdateTerminator", "(", "MBB", ")", ";", "break", ";", "}", "for", "(", ";", ";", ")", "{", "Next", "=", "Ready", ".", "top", "(", ")", ";", "Ready", ".", "pop", "(", ")", ";", "if", "(", "!", "Entries", ".", "empty", "(", ")", "&&", "!", "MDT", ".", "dominates", "(", "Entries", ".", "back", "(", ")", ".", "TheRegion", "->", "getHeader", "(", ")", ",", "Next", ")", ")", "{", "Entries", ".", "back", "(", ")", ".", "Deferred", ".", "push_back", "(", "Next", ")", ";", "continue", ";", "}", "break", ";", "}", "}", "Next", "->", "moveAfter", "(", "MBB", ")", ";", "maybeUpdateTerminator", "(", "MBB", ")", ";", "MBB", "=", "Next", ";", "}", "assert", "(", "Entries", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "SmallSetVector", "<", "const", "Region", "*", ",", "<NUM_LIT>", ">", "OnStack", ";", "OnStack", ".", "insert", "(", "nullptr", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "assert", "(", "MBB", ".", "getNumber", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "Region", "*", "Region", "=", "RI", ".", "getRegionFor", "(", "&", "MBB", ")", ";", "if", "(", "Region", "&&", "&", "MBB", "==", "Region", "->", "getHeader", "(", ")", ")", "{", "if", "(", "Region", "->", "isLoop", "(", ")", ")", "{", "for", "(", "auto", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "assert", "(", "(", "Pred", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", "||", "Region", "->", "contains", "(", "Pred", ")", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "for", "(", "auto", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "assert", "(", "Pred", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "assert", "(", "OnStack", ".", "insert", "(", "Region", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "for", "(", "auto", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "assert", "(", "Pred", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "OnStack", ".", "count", "(", "RI", ".", "getRegionFor", "(", "&", "MBB", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyCFGSort13", "Func": "sortBlocks", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8028, "Length": 318, "Cover_Rate": 0.350606394707828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "shiftLo", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "Fail", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rm", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "shiftHi", "==", "<NUM_LIT>", ")", "return", "Fail", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeThreeAddrSRegInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8029, "Length": 130, "Cover_Rate": 0.3746397694524496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElts", "<=", "LargestEltVT", ".", "getSizeInBits", "(", ")", ")", "{", "assert", "(", "isPowerOf2_32", "(", "NumElts", ")", "&&", "<STR_LIT>", ")", ";", "WideEltVT", "=", "<STR_LIT>", "(", "NumElts", ")", ";", "WidenVecLen", "=", "<NUM_LIT>", ";", "ExtractElementIdx", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "ExtractBitIdx", "=", "Idx", ";", "}", "else", "{", "WideEltVT", "=", "LargestEltVT", ";", "WidenVecLen", "=", "NumElts", "/", "WideEltVT", ".", "getSizeInBits", "(", ")", ";", "ExtractElementIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Idx", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "WideEltVT", ".", "getSizeInBits", "(", ")", ")", ",", "DL", ",", "XLenVT", ")", ")", ";", "ExtractBitIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Idx", ",", "DAG", ".", "getConstant", "(", "WideEltVT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "}", "MVT", "WideVT", "=", "<STR_LIT>", "(", "WideEltVT", ",", "WidenVecLen", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec", ")", ";", "SDValue", "ExtractElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Vec", ",", "ExtractElementIdx", ")", ";", "SDValue", "ShiftRight", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "ExtractElt", ",", "ExtractBitIdx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "ShiftRight", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "}", "}", "MVT", "WideVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VecVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "EltVT", ",", "Vec", ",", "Idx", ")", ";", "}"], "ground_truth": ["MVT", "ContainerVT", "=", "VecVT", ";"], "File": "RISCVISelLowering20", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8030, "Length": 271, "Cover_Rate": 0.42476489028213166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "Reserved", ".", "set", "(", "<STR_LIT>", "+", "n", ")", ";", "if", "(", "!", "Is64Bit", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}", "if", "(", "!", "Is64Bit", "||", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{"], "ground_truth": ["for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";"], "File": "X86RegisterInfo2", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8031, "Length": 230, "Cover_Rate": 0.46558704453441296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa_and_nonnull", "<", "StoreInst", ">", "(", "I", ")", ")", "{", "Value", "*", "Ptr", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ")", "{", "if", "(", "!", "all_of", "(", "GEP", "->", "indices", "(", ")", ",", "[", "]", "(", "Value", "*", "V", ")", "{", "return", "isa", "<", "Constant", ">", "(", "V", ")", ";", "}", ")", ")", "return", "TTI", "::", "TCC_Basic", "*", "<NUM_LIT>", ";", "}", "}", "return", "TTI", "::", "TCC_Basic", ";", "}", "if", "(", "auto", "*", "VTy", "=", "dyn_cast", "<", "FixedVectorType", ">", "(", "Src", ")", ")", "{", "unsigned", "NumElem", "=", "VTy", "->", "getNumElements", "(", ")", ";", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElem", ")", ";", "int", "Cost", "=", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "VTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "int", "SplitCost", "=", "getScalarizationOverhead", "(", "VTy", ",", "DemandedElts", ",", "Opcode", "==", "Instruction", "::", "Load", ",", "Opcode", "==", "Instruction", "::", "Store", ")", ";", "return", "NumElem", "*", "Cost", "+", "SplitCost", ";", "}", "}", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "Src", ",", "true", ")", "==", "<STR_LIT>", ")", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "assert", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "&&", "<STR_LIT>", ")", ";", "int", "Cost", "=", "LT", ".", "first", "*", "<NUM_LIT>", ";", "if", "(", "LT", ".", "second", ".", "getStoreSize", "(", ")", "==", "<NUM_LIT>", "&&", "ST", "->", "isUnalignedMem32Slow", "(", ")", ")", "Cost", "*=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Cost", ";"], "File": "X86TargetTransformInfo103", "Func": "getMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8032, "Length": 316, "Cover_Rate": 0.8851540616246498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasV8_5aOps", "(", ")", "const", "{", "return", "HasV8_5aOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasV8_5aOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8033, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMMA", "(", ")", "const", "{", "return", "HasMMA", ";"], "ground_truth": ["}"], "File": "PPCSubtarget12", "Func": "hasMMA", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8034, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "performANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performORCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performADDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSHLCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performSUBCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performCIncOffsetToCandAddrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsISelLowering66", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8035, "Length": 93, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetFrameLowering", "(", "StackGrowsUp", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "tm", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "P2FrameLowering", "Func": "P2FrameLowering", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8036, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBase", "(", ")", ")", ")", ";"], "File": "MINA32AsmParser", "Func": "addMemOperands", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8037, "Length": 23, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Counters", "Counts", ",", "WaitOn", ";", "Counts", ".", "Named", ".", "VM", "=", "decodeVmcnt", "(", "IV", ",", "Imm", ")", ";", "Counts", ".", "Named", ".", "EXP", "=", "decodeExpcnt", "(", "IV", ",", "Imm", ")", ";", "Counts", ".", "Named", ".", "LGKM", "=", "decodeLgkmcnt", "(", "IV", ",", "Imm", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Counts", ".", "Array", "[", "i", "]", "<=", "LastIssued", ".", "Array", "[", "i", "]", ")", "WaitOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "else", "WaitOn", ".", "Array", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "increaseCounters", "(", "DelayedWaitOn", ",", "WaitOn", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaits14", "Func": "handleExistingWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8038, "Length": 115, "Cover_Rate": 0.7516339869281046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun_set_fpr_save", "(", "i", ")", ";", "if", "(", "i", ">=", "FPR8_REGNUM", ")", "cfun_frame_layout", ".", "high_fprs", "++", ";", "}", "clobbered_regs", "[", "<NUM_LIT>", "]", "|=", "(", "(", "flag_pic", "&&", "df_regs_ever_live_p", "(", "PIC_OFFSET_TABLE_REGNUM", ")", ")", "||", "(", "flag_split_stack", "&&", "cfun", "->", "stdarg", "&&", "(", "crtl", "->", "is_leaf", "||", "TARGET_TPF_PROFILING", "||", "has_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_REGNUM", ")", ")", ")", ")", ";", "clobbered_regs", "[", "BASE_REGNUM", "]", "|=", "(", "cfun", "->", "machine", "->", "base_reg", "&&", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "==", "BASE_REGNUM", ")", ";", "clobbered_regs", "[", "HARD_FRAME_POINTER_REGNUM", "]", "|=", "!", "!", "frame_pointer_needed", ";", "clobbered_regs", "[", "RETURN_REGNUM", "]", "|=", "(", "!", "crtl", "->", "is_leaf", "||", "TARGET_TPF_PROFILING", "||", "cfun", "->", "machine", "->", "split_branches_pending_p", "||", "cfun_frame_layout", ".", "save_return_addr_p", "||", "crtl", "->", "calls_eh_return", ")", ";", "clobbered_regs", "[", "STACK_POINTER_REGNUM", "]", "|=", "(", "!", "crtl", "->", "is_leaf", "||", "TARGET_TPF_PROFILING", "||", "cfun_save_high_fprs_p", "||", "get_frame_size", "(", ")", ">", "<NUM_LIT>", "||", "(", "reload_completed", "&&", "cfun_frame_layout", ".", "frame_size", ">", "<NUM_LIT>", ")", "||", "cfun", "->", "calls_alloca", ")", ";", "memset", "(", "cfun_frame_layout", ".", "gpr_save_slots", ",", "SAVE_SLOT_NONE", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "clobbered_regs", "[", "i", "]", ")", "cfun_gpr_save_slot", "(", "i", ")", "=", "SAVE_SLOT_STACK", ";", "s390_register_info_stdarg_fpr", "(", ")", ";"], "ground_truth": ["s390_register_info_gprtofpr", "(", ")", ";"], "File": "s3905", "Func": "s390_register_info", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8039, "Length": 199, "Cover_Rate": 0.603030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{"], "File": "MipsInstrInfo15", "Func": "isLoadFromStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8040, "Length": 87, "Cover_Rate": 0.6850393700787402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3_s32", "(", "const", "int32_t", "*", "__a", ")", "{", "int32x2x3_t", "ret", ";", "__builtin_aarch64_simd_ci", "__o", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_ld3v2si", "(", "(", "const", "__builtin_aarch64_simd_si", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon2_vld3_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8041, "Length": 26, "Cover_Rate": 0.32098765432098764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "side_effects_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "modified_in_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "current_output_insn", ")", ")", "flags_operand2", "=", "NULL_RTX", ";", "else", "flags_operand2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "return", ";", "}", "if", "(", "flags_operand1", "!=", "NULL_RTX", "&&", "modified_in_p", "(", "flags_operand1", ",", "current_output_insn", ")", ")", "flags_operand1", "=", "NULL_RTX", ";", "if", "(", "flags_operand2", "!=", "NULL_RTX", "&&", "modified_in_p", "(", "flags_operand2", ",", "current_output_insn", ")", ")", "flags_operand2", "=", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "handle_flags_for_move", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8042, "Length": 70, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "create<ISA_LIT>DeadRegisterDefinitions", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isCortexA57", "(", ")", "&&", "!", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "TM", ")", "->", "isPBQPUsed", "(", ")", ")", "addPass", "(", "create<ISA_LIT>A57FPLoadBalancing", "(", ")", ")", ";"], "File": "AArch64TargetMachine31", "Func": "addPostRegAlloc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8043, "Length": 68, "Cover_Rate": 0.8607594936708861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpBegins", ".", "push_back", "(", "OpBegins", ".", "back", "(", ")", "+", "Size", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "EmitBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8044, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getIDWithAttrMask", "(", "uint16_t", "*", "instructionID", ",", "struct", "InternalInstruction", "*", "insn", ",", "uint16_t", "attrMask", ")", "{", "bool", "hasModRMExtension", ";", "InstructionContext", "instructionClass", "=", "contextForAttrs", "(", "attrMask", ")", ";", "hasModRMExtension", "=", "modRMRequired", "(", "insn", "->", "opcodeType", ",", "instructionClass", ",", "insn", "->", "opcode", ")", ";", "if", "(", "hasModRMExtension", ")", "{", "if", "(", "readModRM", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "*", "instructionID", "=", "decode", "(", "insn", "->", "opcodeType", ",", "instructionClass", ",", "insn", "->", "opcode", ",", "insn", "->", "modRM", ")", ";", "}", "else", "{"], "ground_truth": ["*", "instructionID", "=", "decode", "(", "insn", "->", "opcodeType", ",", "instructionClass", ",", "insn", "->", "opcode", ",", "<NUM_LIT>", ")", ";"], "File": "X86DisassemblerDecoder", "Func": "getIDWithAttrMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8045, "Length": 100, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "neg_src", ";", "if", "(", "short_mode", ")", "src", "=", "gen_lowpart", "(", "wmode", ",", "src", ")", ";", "neg_src", "=", "gen_rtx_NEG", "(", "wmode", ",", "src", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "src", ",", "neg_src", ")", ")", ";", "if", "(", "short_mode", ")", "src", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "}", "case", "PLUS", ":", "ldop_code", "=", "AARCH64_LDOP_PLUS", ";", "break", ";", "case", "IOR", ":", "ldop_code", "=", "AARCH64_LDOP_OR", ";", "break", ";", "case", "XOR", ":", "ldop_code", "=", "AARCH64_LDOP_XOR", ";", "break", ";", "case", "AND", ":", "{", "rtx", "not_src", ";", "if", "(", "short_mode", ")", "src", "=", "gen_lowpart", "(", "wmode", ",", "src", ")", ";", "not_src", "=", "gen_rtx_NOT", "(", "wmode", ",", "src", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "src", ",", "not_src", ")", ")", ";", "if", "(", "short_mode", ")", "src", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "}", "ldop_code", "=", "AARCH64_LDOP_BIC", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "aarch64_emit_atomic_load_op", "(", "ldop_code", ",", "mode", ",", "out_data", ",", "src", ",", "mem", ",", "model_rtx", ")", ";", "if", "(", "!", "out_result", ")", "return", ";", "if", "(", "short_mode", ")", "{", "src", "=", "gen_lowpart", "(", "wmode", ",", "src", ")", ";", "out_data", "=", "gen_lowpart", "(", "wmode", ",", "out_data", ")", ";", "out_result", "=", "gen_lowpart", "(", "wmode", ",", "out_result", ")", ";", "}", "x", "=", "NULL_RTX", ";", "switch", "(", "code", ")", "{", "case", "MINUS", ":", "case", "PLUS", ":", "x", "=", "gen_rtx_PLUS", "(", "wmode", ",", "out_data", ",", "src", ")", ";", "break", ";", "case", "IOR", ":", "x", "=", "gen_rtx_IOR", "(", "wmode", ",", "out_data", ",", "src", ")", ";", "break", ";", "case", "XOR", ":", "x", "=", "gen_rtx_XOR", "(", "wmode", ",", "out_data", ",", "src", ")", ";", "break", ";", "case", "AND", ":", "aarch64_emit_bic", "(", "wmode", ",", "out_result", ",", "out_data", ",", "src", ",", "<NUM_LIT>", ")", ";", "return", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "aarch643", "Func": "aarch64_gen_atomic_ldop", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8046, "Length": 281, "Cover_Rate": 0.6069114470842333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ptr", "->", "x_ix86_cmodel", "=", "CM_SMALL_PIC", ";", "break", ";", "case", "CM_MEDIUM", ":", "ptr", "->", "x_ix86_cmodel", "=", "CM_MEDIUM_PIC", ";", "break", ";", "case", "CM_LARGE", ":", "ptr", "->", "x_ix86_cmodel", "=", "CM_LARGE_PIC", ";", "break", ";", "case", "CM_KERNEL", ":", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "i386-options", "Func": "ix86_function_specific_post_stream_in", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8047, "Length": 46, "Cover_Rate": 0.39316239316239315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NeedQueuePtr", "=", "false", ";", "bool", "HaveCall", "=", "false", ";", "bool", "IsFunc", "=", "!", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "CallSite", "CS", "(", "&", "I", ")", ";", "if", "(", "CS", ")", "{", "Function", "*", "Callee", "=", "CS", ".", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", ")", "{", "if", "(", "!", "CS", ".", "isInlineAsm", "(", ")", ")", "HaveCall", "=", "true", ";", "continue", ";", "}", "<STR_LIT>", "IID", "=", "Callee", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IID", "==", "<STR_LIT>", ")", "{", "HaveCall", "=", "true", ";", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "bool", "NonKernelOnly", "=", "false", ";"], "ground_truth": ["StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8048, "Length": 139, "Cover_Rate": 0.3736559139784946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "MSP430Subtarget16", "Func": "MSP430Subtarget", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8049, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Shift", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Shift", ")", "return", "false", ";", "uint64_t", "Amount", "=", "Shift", "->", "getZExtValue", "(", ")", ";", "if", "(", "Amount", ">=", "N", ".", "getValueSizeInBits", "(", ")", ")", "return", "false", ";", "ShiftVal", "=", "Amount", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZISelLowering (2)2", "Func": "isSimpleShift", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8050, "Length": 54, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getArgumentStackToRestore", "(", ")", "const", "{", "return", "ArgumentStackToRestore", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo", "Func": "getArgumentStackToRestore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8051, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CommonGEP", "::", "isInMainPath", "(", "BasicBlock", "*", "B", ",", "Loop", "*", "L", ")", "{", "BasicBlock", "*", "HB", "=", "L", "->", "getHeader", "(", ")", ";"], "ground_truth": ["BasicBlock", "*", "LB", "=", "L", "->", "getLoopLatch", "(", ")", ";"], "File": "HexagonCommonGEP", "Func": "isInMainPath", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8052, "Length": 34, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "MCS51TargetMachine", "Func": "MCS51PassConfig", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8053, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Z80RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "GBZ80InstrInfo (2)", "Func": "getRegisterInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8054, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", "==", "First", ")", "continue", ";", "if", "(", "Elem", "[", "i", "]", "==", "Elem", "[", "First", "]", "||", "Elem", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "IsSplat", "=", "false", ";", "break", ";", "}", "if", "(", "IsSplat", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "Elem", "[", "First", "]", ")", ";", "}", "if", "(", "AllConst", ")", "{", "uint64_t", "Val", "=", "<NUM_LIT>", ";", "unsigned", "W", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "uint64_t", "Mask", "=", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Num", ";", "++", "i", ")", "Val", "=", "(", "Val", "<<", "W", ")", "|", "(", "Consts", "[", "i", "]", "->", "getZExtValue", "(", ")", "&", "Mask", ")", ";", "SDValue", "V0", "=", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VecTy", ",", "V0", ")", ";", "}", "MVT", "HalfTy", "=", "<STR_LIT>", "(", "ElemTy", ",", "Num", "/", "<NUM_LIT>", ")", ";", "SDValue", "L", "=", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "Elem", "[", "<NUM_LIT>", "]", ":", "buildVector32", "(", "{", "Elem", ".", "data", "(", ")", ",", "Num", "/", "<NUM_LIT>", "}", ",", "dl", ",", "HalfTy", ",", "DAG", ")", ";", "SDValue", "H", "=", "(", "ElemTy", "==", "<STR_LIT>", ")", "?", "Elem", "[", "<NUM_LIT>", "]", ":", "buildVector32", "(", "{", "Elem", ".", "data", "(", ")", "+", "Num", "/", "<NUM_LIT>", ",", "Num", "/", "<NUM_LIT>", "}", ",", "dl", ",", "HalfTy", ",", "DAG", ")", ";", "unsigned", "Id", "=", "<STR_LIT>", ";"], "ground_truth": ["SDNode", "*", "N", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VecTy", ",", "{", "DAG", ".", "getTargetConstant", "(", "Id", ",", "dl", ",", "<STR_LIT>", ")", ",", "L", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "H", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ")", ";"], "File": "HexagonISelLowering65", "Func": "buildVector64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8055, "Length": 309, "Cover_Rate": 0.553763440860215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "ISBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)", "Func": "CreateInstSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8056, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "M68kTargetMachine", "Func": "getSubtargetImpl", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8057, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveThumb", "(", "SMLoc", "L", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "isThumb", "(", ")", ")", "SwitchMode", "(", ")", ";"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmParser", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8058, "Length": 60, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCContext", "::", "IsMachO", ":", "CurrentFormat", "=", "MACHO", ";", "break", ";", "case", "MCContext", "::", "IsELF", ":", "CurrentFormat", "=", "ELF", ";", "break", ";", "case", "MCContext", "::", "IsCOFF", ":", "CurrentFormat", "=", "COFF", ";", "break", ";", "case", "MCContext", "::", "IsWasm", ":", "CurrentFormat", "=", "WASM", ";", "break", ";", "case", "MCContext", "::", "IsGOFF", ":", "case", "MCContext", "::", "IsSPIRV", ":", "case", "MCContext", "::", "IsXCOFF", ":", "case", "MCContext", "::", "IsDXContainer", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "~", "Prefix", "->", "SupportedFormats", "&", "CurrentFormat", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "RefKind", "=", "Prefix", "->", "VariantKind", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8059, "Length": 152, "Cover_Rate": 0.34234234234234234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", "<<", "MFI", ".", "getObjectOffset", "(", "FI", ")", "<<", "<STR_LIT>", ")", ";", "FrameReg", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";"], "File": "AArch64FrameLowering103", "Func": "getFrameIndexReferencePreferSP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8060, "Length": 34, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "ParseMemOperand", "(", "RegNo", ",", "Start", ")", ";", "}", "case", "AsmToken", "::", "Dollar", ":", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "End", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Val", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", "(", "Val", ",", "Start", ",", "End", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser14", "Func": "ParseOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8061, "Length": 103, "Cover_Rate": 0.5073891625615764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", "->", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Cond", ",", "TrueVal", ",", "FalseVal", ")", ";"], "ground_truth": ["}"], "File": "X86ParabixISelLowering", "Func": "SELECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8062, "Length": 19, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "llvm", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "-", "Offset", ")", ";", "else", "BuildMI", "(", "MBB", ",", "llvm", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["return", ";"], "File": "MSP430RegisterInfo4", "Func": "eliminateFrameIndex", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8063, "Length": 166, "Cover_Rate": 0.45231607629427795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "if", "(", "i", ")", "{", "destmem", "=", "adjust_address", "(", "copy_rtx", "(", "destmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "srcmem", "=", "adjust_address", "(", "copy_rtx", "(", "srcmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "}", "emit_move_insn", "(", "destmem", ",", "srcmem", ")", ";", "}", "}", "else", "{", "rtx", "tmpreg", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "unroll", "<=", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "tmpreg", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "i", ")", "srcmem", "=", "adjust_address", "(", "copy_rtx", "(", "srcmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "tmpreg", "[", "i", "]", ",", "srcmem", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "if", "(", "i", ")", "destmem", "=", "adjust_address", "(", "copy_rtx", "(", "destmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "destmem", ",", "tmpreg", "[", "i", "]", ")", ";", "}", "}", "}", "else", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "if", "(", "i", ")", "destmem", "=", "adjust_address", "(", "copy_rtx", "(", "destmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "destmem", ",", "value", ")", ";", "}", "tmp", "=", "expand_simple_binop", "(", "iter_mode", ",", "PLUS", ",", "iter", ",", "piece_size", ",", "iter", ",", "true", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "tmp", "!=", "iter", ")", "emit_move_insn", "(", "iter", ",", "tmp", ")", ";"], "ground_truth": ["emit_cmp_and_jump_insns", "(", "iter", ",", "size", ",", "LT", ",", "NULL_RTX", ",", "iter_mode", ",", "true", ",", "top_label", ")", ";"], "File": "i386-expand", "Func": "expand_set_or_cpymem_via_loop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8064, "Length": 275, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DbgInfo", "::", "EmitSymbol", "(", "std", "::", "string", "Name", ",", "short", "Class", ",", "unsigned", "short", "Type", ",", "unsigned", "long", "Value", ")", "{", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", "<<", "Type", "<<", "<STR_LIT>", "<<", "Class", ";", "if", "(", "Value", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "Value", ";"], "ground_truth": ["}"], "File": "PIC16DebugInfo1", "Func": "EmitSymbol", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8065, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MPDT", "=", "&", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCBranchCoalescing", "Func": "initialize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8066, "Length": 42, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "(", "int", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "<STR_LIT>", "(", "CC", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARCompactInstrInfo", "Func": "ReverseBranchCondition", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8067, "Length": 34, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vmls_lanev4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ",", "(", "int32x2_t", ")", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlsq_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8068, "Length": 25, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__MM512_REDUCE_OP", "(", "max_epu32", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_reduce_max_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8069, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>65816TargetStreamer", "&", "streamer", "=", "getTargetStreamer", "(", ")", ";", "streamer", ".", "EmitSegEndDirective", "(", ")", ";"], "ground_truth": ["}"], "File": "WDC65816AsmPrinter", "Func": "EmitEndOfAsmFile", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8070, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedAGPRs", "(", ")", "const", "{", "return", "MayNeedAGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "mayNeedAGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8071, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "PICBase", "=", "MF", "->", "getPICBaseSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "RelocSymbol", ")", ";", "const", "MCExpr", "*", "OffsExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "MCSymbolRefExpr", "::", "Create", "(", "OutContext", ".", "GetOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", ")", ")", ",", "OutContext", ")", ",", "MCSymbolRefExpr", "::", "Create", "(", "PICBase", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", ".", "EmitValue", "(", "OffsExpr", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "return", ";", "}", "else", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "}", "if", "(", "Subtarget", ".", "isELFv2ABI", "(", ")", ")", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "MCSectionSubPair", "Current", "=", "OutStreamer", ".", "getCurrentSection", "(", ")", ";", "const", "MCSectionELF", "*", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Section", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol1", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol1", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Symbol2", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Symbol2", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TOCBASE", ",", "OutContext", ")", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Current", ".", "first", ",", "Current", ".", "second", ")", ";", "MCSymbol", "*", "RealFnSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "RealFnSym", ")", ";"], "ground_truth": ["CurrentFnSymForSize", "=", "RealFnSym", ";"], "File": "PPCAsmPrinter103", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8072, "Length": 285, "Cover_Rate": 0.7460732984293194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhaddq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhaddq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8073, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_slli_si64", "(", "__m64", "__m", ",", "int", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wslldi", "(", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_slli_si64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8074, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "bool", "FallThru", "=", "FBB", "==", "nullptr", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "CC", ")", ";"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "M68kInstrInfo (2)", "Func": "insertBranch", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8075, "Length": 75, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float64x1_t", ")", "{", "vgetq_lane_f64", "(", "__a", ",", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vget_low_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8076, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_expandloadu_epi16", "(", "__mmask8", "__A", ",", "const", "void", "*", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_expandloadhi128_maskz", "(", "(", "const", "__v8hi", "*", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__A", ")", ";"], "File": "avx512vbmi2vlintrin", "Func": "_mm_maskz_expandloadu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8077, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMIMG_R128", "(", ")", "const", "{", "return", "<STR_LIT>", "(", "getSTI", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "hasMIMG_R128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8078, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo20", "Func": "storeRegToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8079, "Length": 152, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcreateq_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcreateq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8080, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "AGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "isVGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8081, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", "=", "emit_library_call_value", "(", "libcall", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "dmode", ",", "<NUM_LIT>", ",", "operands", "[", "<NUM_LIT>", "]", ",", "smode", ")", ";", "equiv", "=", "gen_rtx_fmt_e", "(", "code", ",", "dmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "ret", "=", "emit_library_call_value", "(", "libcall", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "dmode", ",", "<NUM_LIT>", ",", "operands", "[", "<NUM_LIT>", "]", ",", "smode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "smode", ")", ";", "equiv", "=", "gen_rtx_fmt_ee", "(", "code", ",", "dmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "c4x1", "Func": "c4x_emit_libcall", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 8082, "Length": 93, "Cover_Rate": 0.5470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "LanaiRegisterInfo (2)1", "Func": "trackLivenessAfterRegAlloc", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8083, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "rotate", ";", "if", "(", "(", "alignment", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "ConstantSDNode", "*", "CN", ";", "if", "(", "basePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ")", "{", "int64_t", "offset", "=", "CN", "->", "getSExtValue", "(", ")", ";", "int64_t", "rotamt", "=", "int64_t", "(", "(", "offset", "&", "<NUM_LIT>", ")", "-", "pso", ")", ";", "if", "(", "rotamt", "<", "<NUM_LIT>", ")", "rotamt", "+=", "<NUM_LIT>", ";", "rotate", "=", "DAG", ".", "getConstant", "(", "rotamt", ",", "<STR_LIT>", ")", ";", "basePtr", "=", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "offset", "&", "~", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "(", "offset", "&", "~", "<NUM_LIT>", ")", ",", "PtrVT", ")", ")", ";", "}", "}", "else", "if", "(", "(", "basePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "basePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "int64_t", "rotamt", "=", "-", "pso", ";", "if", "(", "rotamt", "<", "<NUM_LIT>", ")", "rotamt", "+=", "<NUM_LIT>", ";", "rotate", "=", "DAG", ".", "getConstant", "(", "rotamt", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "int64_t", "rotamt", "=", "-", "pso", ";", "if", "(", "rotamt", "<", "<NUM_LIT>", ")", "rotamt", "+=", "<NUM_LIT>", ";", "rotate", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "rotamt", ",", "PtrVT", ")", ")", ";", "}", "}", "else", "{", "if", "(", "basePtr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "SDValue", "Flag", ";", "SDValue", "Op0", "=", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "basePtr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op0", ",", "Op1", ")", ";", "the_chain", "=", "DAG", ".", "getCopyToReg", "(", "the_chain", ",", "dl", ",", "VReg", ",", "basePtr", ",", "Flag", ")", ";", "basePtr", "=", "DAG", ".", "getCopyFromReg", "(", "the_chain", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ";", "}", "else", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op0", ",", "Op1", ")", ";", "}", "}", "else", "{", "basePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "basePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUISelLowering11", "Func": "LowerLOAD", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8084, "Length": 442, "Cover_Rate": 0.33308214016578747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "top", "=", "get_insns", "(", ")", ";", "pop_topmost_sequence", "(", ")", ";", "return", "reg_set_between_p", "(", "gen_rtx_REG", "(", "Pmode", ",", "REG_RA", ")", ",", "top", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_ra_ever_killed", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8085, "Length": 26, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "A15SDOptimizer1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8086, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "destregnum", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "dest", "=", "getScalarRegisters", "(", "destregnum", ")", ";", "DebugLoc", "DL", "=", "Instr", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numcopies", ";", "i", "++", ")", "copies", ".", "push_back", "(", "BuildMI", "(", "F", ",", "DL", ",", "InstrInfo", "->", "get", "(", "getScalarVersion", "(", "Instr", ")", ")", ",", "dest", "[", "i", "]", ")", ".", "addOperand", "(", "Instr", "->", "getOperand", "(", "<NUM_LIT>", "+", "i", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "VectorElementize1", "Func": "createVecBuild", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8087, "Length": 90, "Cover_Rate": 0.7377049180327869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "{", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "add", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "if", "(", "BranchWithZeroOperand", "&&", "(", "unsigned", ")", "ZeroOperandPosition", "==", "J", ")", "continue", ";", "MIB", ".", "add", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";", "}", "}", "MIB", ".", "copyImplicitOps", "(", "*", "I", ")", ";"], "ground_truth": ["MIB", ".", "cloneMemRefs", "(", "*", "I", ")", ";"], "File": "MipsInstrInfo9", "Func": "genInstrWithNewOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8088, "Length": 221, "Cover_Rate": 0.5877659574468085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtrnq_u16", "(", "uint16x8_t", "a", ",", "uint16x8_t", "b", ")", "{"], "ground_truth": ["return", "(", "uint16x8x2_t", ")", "{", "vtrn1q_u16", "(", "a", ",", "b", ")", ",", "vtrn2q_u16", "(", "a", ",", "b", ")", "}", ";"], "File": "arm", "Func": "neon2_vtrnq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8089, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "NSHST", ":", "return", "<STR_LIT>", ";", "case", "NSHLD", ":", "return", "HasV8", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "RESERVED_4", ":", "return", "<STR_LIT>", ";", "case", "OSH", ":", "return", "<STR_LIT>", ";", "case", "OSHST", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "OSHLD", ":", "return", "HasV8", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMBaseInfo", "Func": "MemBOptToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8090, "Length": 44, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnes", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Inst", "&&", "(", "(", "ST", "->", "hasV6Ops", "(", ")", "&&", "!", "ST", "->", "isThumb", "(", ")", ")", "||", "ST", "->", "isThumb2", "(", ")", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isSSATMinMaxPattern", "(", "Inst", ",", "Imm", ")", "||", "(", "isa", "<", "ICmpInst", ">", "(", "Inst", ")", "&&", "Inst", "->", "hasOneUse", "(", ")", "&&", "isSSATMinMaxPattern", "(", "cast", "<", "Instruction", ">", "(", "*", "Inst", "->", "user_begin", "(", ")", ")", ",", "Imm", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "Inst", "&&", "ST", "->", "hasVFP2Base", "(", ")", "&&", "isFPSatMinMaxPattern", "(", "Inst", ",", "Imm", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Inst", "&&", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "{"], "File": "ARMTargetTransformInfo17", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8091, "Length": 243, "Cover_Rate": 0.5535307517084282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RX_BUILTIN_MVFACMI", ":", "return", "rx_expand_int_builtin_0_arg", "(", "target", ",", "gen_mvfacmi", ")", ";", "case", "RX_BUILTIN_MVTACHI", ":", "return", "rx_expand_void_builtin_1_arg", "(", "op", ",", "gen_mvtachi", ",", "true", ")", ";", "case", "RX_BUILTIN_MVTACLO", ":", "return", "rx_expand_void_builtin_1_arg", "(", "op", ",", "gen_mvtaclo", ",", "true", ")", ";", "case", "RX_BUILTIN_RMPA", ":", "if", "(", "rx_allow_string_insns", ")", "emit_insn", "(", "gen_rmpa", "(", ")", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "case", "RX_BUILTIN_MVFC", ":", "return", "rx_expand_builtin_mvfc", "(", "arg", ",", "target", ")", ";", "case", "RX_BUILTIN_MVTC", ":", "return", "rx_expand_builtin_mvtc", "(", "exp", ")", ";", "case", "RX_BUILTIN_MVTIPL", ":", "return", "rx_expand_builtin_mvtipl", "(", "op", ")", ";", "case", "RX_BUILTIN_RACW", ":", "return", "rx_expand_void_builtin_1_arg", "(", "op", ",", "gen_racw", ",", "false", ")", ";", "case", "RX_BUILTIN_ROUND", ":", "return", "rx_expand_builtin_round", "(", "op", ",", "target", ")", ";", "case", "RX_BUILTIN_REVW", ":", "return", "rx_expand_int_builtin_1_arg", "(", "op", ",", "target", ",", "gen_revw", ",", "false", ")", ";", "case", "RX_BUILTIN_WAIT", ":", "emit_insn", "(", "gen_wait", "(", ")", ")", ";", "return", "NULL_RTX", ";", "default", ":"], "ground_truth": ["internal_error", "(", "<STR_LIT>", ")", ";"], "File": "rx", "Func": "rx_expand_builtin", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8092, "Length": 149, "Cover_Rate": 0.4027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FullSize", "=", "<NUM_LIT>", ";", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "static_cast", "<", "uint64_t", ">", "(", "static_cast", "<", "uint8_t", ">", "(", "Data", "[", "Offset", "+", "Idx", "]", ")", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "static_cast", "<", "uint64_t", ">", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "=", "static_cast", "<", "uint8_t", ">", "(", "(", "CurVal", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LanaiAsmBackend", "Func": "applyFixup", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8093, "Length": 147, "Cover_Rate": 0.620253164556962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "++", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "(", "*", "i", ")", "->", "dump", "(", "false", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder", "Func": "dump", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8094, "Length": 27, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetFuchsia", "(", ")", ")", "return", "UseTlsOffset", "(", "IRB", ",", "-", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "getSafeStackPointerLocation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8095, "Length": 47, "Cover_Rate": 0.8392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmullbq_int_s32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmullbq_int", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8096, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dst", "=", "replace_equiv_address_nv", "(", "dst", ",", "dst_reg", ")", ";", "bytes", "-=", "rem", ";", "if", "(", "rem", ">", "<NUM_LIT>", ")", "{", "if", "(", "CONST_INT_P", "(", "value_rtx", ")", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "value", "=", "UINTVAL", "(", "value_rtx", ")", "&", "<NUM_LIT>", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "HImode", ",", "bytes", ")", ",", "gen_int_mode", "(", "(", "value", "<<", "<NUM_LIT>", ")", "|", "value", ",", "HImode", ")", ")", ";", "}", "else", "{", "rtx", "temp", "=", "convert_to_mode", "(", "QImode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "temp", ")", ";"], "ground_truth": ["emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", "+", "<NUM_LIT>", ")", ",", "temp", ")", ";"], "File": "visium2", "Func": "expand_block_set_4", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 8097, "Length": 110, "Cover_Rate": 0.4296875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "WidenVMOVS", "||", "!", "MI", "->", "isCopy", "(", ")", "||", "Subtarget", ".", "isCortexA15", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "<NUM_LIT>", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", "->", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";"], "File": "ARMBaseInstrInfo105", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8098, "Length": 340, "Cover_Rate": 0.7816091954022989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "GPRMapping", ")", ")", ";", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "FPRMapping", ")", ")", ";", "return", "AltMappings", ";", "}", "case", "TargetOpcode", "::", "G_BITCAST", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "Size", "!=", "<NUM_LIT>", "&&", "Size", "!=", "<NUM_LIT>", ")", "break", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "InstructionMappings", "AltMappings", ";", "InstructionMapping", "GPRMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getCopyMapping", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Size", ")", ",", "<NUM_LIT>", ")", ";", "InstructionMapping", "FPRMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getCopyMapping", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Size", ")", ",", "<NUM_LIT>", ")", ";", "InstructionMapping", "GPRToFPRMapping", "(", "<NUM_LIT>", ",", "copyCost", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Size", ")", ",", "getCopyMapping", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Size", ")", ",", "<NUM_LIT>", ")", ";", "InstructionMapping", "FPRToGPRMapping", "(", "<NUM_LIT>", ",", "copyCost", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Size", ")", ",", "getCopyMapping", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Size", ")", ",", "<NUM_LIT>", ")", ";", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "GPRMapping", ")", ")", ";", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "FPRMapping", ")", ")", ";", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "GPRToFPRMapping", ")", ")", ";", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "FPRToGPRMapping", ")", ")", ";", "return", "AltMappings", ";", "}", "case", "TargetOpcode", "::", "G_LOAD", ":", "{", "unsigned", "Size", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "Size", "!=", "<NUM_LIT>", ")", "break", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "InstructionMappings", "AltMappings", ";", "InstructionMapping", "GPRMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "getValueMapping", "(", "PMI_FirstGPR", ",", "Size", ")", ",", "getValueMapping", "(", "PMI_FirstGPR", ",", "<NUM_LIT>", ")", "}", ")", ",", "<NUM_LIT>", ")", ";", "InstructionMapping", "FPRMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "getValueMapping", "(", "PMI_FirstFPR", ",", "Size", ")", ",", "getValueMapping", "(", "PMI_FirstGPR", ",", "<NUM_LIT>", ")", "}", ")", ",", "<NUM_LIT>", ")", ";", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "GPRMapping", ")", ")", ";", "AltMappings", ".", "emplace_back", "(", "std", "::", "move", "(", "FPRMapping", ")", ")", ";", "return", "AltMappings", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "AArch64RegisterBankInfo13", "Func": "getInstrAlternativeMappings", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8099, "Length": 364, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstrBuilder", "&", "<ISA_LIT>FastISel", "::", "AddOptionalDefs", "(", "const", "MachineInstrBuilder", "&", "MIB", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MIB", ";", "if", "(", "TII", ".", "isPredicable", "(", "MI", ")", "||", "is<ISA_LIT>NEONPred", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{", "if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";", "else", "AddDefaultCC", "(", "MIB", ")", ";", "}"], "ground_truth": ["return", "MIB", ";"], "File": "ARMFastISel (2)1", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8100, "Length": 75, "Cover_Rate": 0.9868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "PredReg", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Polarity", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "PredReg", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Polarity", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "File": "TPCInstPrinter", "Func": "printSPredicate", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8101, "Length": 55, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ArgOffset", ";", "case", "GRID_OFFSET", ":", "return", "ArgOffset", "+", "<NUM_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering102", "Func": "getImplicitParameterOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8102, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmBackend28", "Func": "getFixupKindNumBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8103, "Length": 43, "Cover_Rate": 0.4673913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Expression", "||", "(", "Kind", "==", "Immediate", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser12", "Func": "isS34Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8104, "Length": 22, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "CmpMask", "!=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "if", "(", "SrcReg", "==", "MI", "->", "getOperand", "(", "CommonUse", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "true", ";", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMBaseInstrInfo110", "Func": "isSuitableForMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8105, "Length": 52, "Cover_Rate": 0.611764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AT", "==", "<NUM_LIT>", ")", "reportParseError", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "AT", ";"], "ground_truth": ["}"], "File": "MipsAsmParser32", "Func": "getATReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8106, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Swift", ":", "case", "CallingConv", "::", "<ISA_LIT>_FastCall", ":", "case", "CallingConv", "::", "<ISA_LIT>_StdCall", ":", "case", "CallingConv", "::", "<ISA_LIT>_ThisCall", ":", "case", "CallingConv", "::", "<ISA_LIT>_VectorCall", ":", "case", "CallingConv", "::", "Intel_OCL_BI", ":"], "ground_truth": ["case", "CallingConv", "::", "OBF_CALL0", ":"], "File": "X86Subtarget124", "Func": "isCallingConvWin64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8107, "Length": 45, "Cover_Rate": 0.3383458646616541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "Node", "=", "&", "*", "I", "++", ";", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "PreprocessLoad", "(", "Node", ",", "I", ")", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "PreprocessTrunc", "(", "Node", ",", "I", ")", ";", "}"], "ground_truth": ["}"], "File": "BPFISelDAGToDAG10", "Func": "PreprocessISelDAG", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8108, "Length": 53, "Cover_Rate": 0.6235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "R600SchedStrategy", "::", "MoveUnits", "(", "std", "::", "vector", "<", "SUnit", "*", ">", "&", "QSrc", ",", "std", "::", "vector", "<", "SUnit", "*", ">", "&", "QDst", ")", "{", "QDst", ".", "insert", "(", "QDst", ".", "end", "(", ")", ",", "QSrc", ".", "begin", "(", ")", ",", "QSrc", ".", "end", "(", ")", ")", ";"], "ground_truth": ["QSrc", ".", "clear", "(", ")", ";"], "File": "R600MachineScheduler1", "Func": "MoveUnits", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8109, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}"], "ground_truth": ["<ISA_LIT>BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "File": "Thumb2InstrInfo2", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8110, "Length": 144, "Cover_Rate": 0.6889952153110048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "alpha_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["if", "(", "IN_RANGE", "(", "regno", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", "||", "mode", "==", "DImode", "||", "mode", "==", "SCmode", "||", "mode", "==", "DCmode", ")", ";"], "File": "alpha", "Func": "alpha_hard_regno_mode_ok", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8111, "Length": 46, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64x1x4_t", "ret", ";", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4rdi", "(", "(", "const", "__builtin_aarch64_simd_di", "*", ")", "__a", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int64x1_t", ")", "__builtin_aarch64_get_dregxidi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4_dup_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8112, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8113, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVectorIndex1Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser", "Func": "addVectorIndex1Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8114, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "bool", "AllowsUnaligned", "=", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "ARMISelLowering (2)2", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8115, "Length": 53, "Cover_Rate": 0.39552238805970147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isX18Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isX20Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterInfo37", "Func": "getReservedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8116, "Length": 88, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "RegList", ".", "List2From", "=", "reglist", "[", "i", "]", ";", "Op", "->", "RegList", ".", "List2To", "=", "reglist", "[", "i", "+", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "Op", "->", "RegList", ".", "List3From", "==", "<NUM_LIT>", ")", "{", "Op", "->", "RegList", ".", "List3From", "=", "reglist", "[", "i", "]", ";", "Op", "->", "RegList", ".", "List3To", "=", "reglist", "[", "i", "+", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "Op", "->", "RegList", ".", "List4From", "==", "<NUM_LIT>", ")", "{", "Op", "->", "RegList", ".", "List4From", "=", "reglist", "[", "i", "]", ";", "Op", "->", "RegList", ".", "List4To", "=", "reglist", "[", "i", "+", "<NUM_LIT>", "]", ";", "}", "else", "{", "assert", "(", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "CSKYAsmParser", "Func": "createRegList", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8117, "Length": 114, "Cover_Rate": 0.3931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s16_f64", "(", "float64x2_t", "__a", ")", "{", "return", "(", "int16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_s16_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8118, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "Blocks", ")", "{", "MachineBasicBlock", "*", "MB", "=", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "RefMap", "&", "LON", "=", "PhiLON", "[", "MB", "]", ";", "for", "(", "auto", "P", ":", "BA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsCode", "<", "NodeAttrs", "::", "Phi", ">", ",", "DFG", ")", ")", "for", "(", "const", "RefMap", "::", "value_type", "&", "S", ":", "RealUseMap", "[", "P", ".", "Id", "]", ")", "LON", "[", "S", ".", "first", "]", ".", "insert", "(", "S", ".", "second", ".", "begin", "(", ")", ",", "S", ".", "second", ".", "end", "(", ")", ")", ";", "}", "if", "(", "Trace", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "&", "I", ":", "PhiLON", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", ".", "first", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "RefMap", ">", "(", "I", ".", "second", ",", "DFG", ")", "<<", "'\\n'", ";", "}", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "Blocks", ")", "{", "NodeList", "Phis", "=", "BA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsCode", "<", "NodeAttrs", "::", "Phi", ">", ",", "DFG", ")", ";", "for", "(", "NodeAddr", "<", "PhiNode", "*", ">", "PA", ":", "Phis", ")", "{", "RefMap", "&", "RUs", "=", "RealUseMap", "[", "PA", ".", "Id", "]", ";", "if", "(", "RUs", ".", "empty", "(", ")", ")", "continue", ";", "NodeSet", "SeenUses", ";", "for", "(", "auto", "U", ":", "PA", ".", "Addr", "->", "members_if", "(", "DFG", ".", "IsRef", "<", "NodeAttrs", "::", "Use", ">", ",", "DFG", ")", ")", "{", "if", "(", "!", "SeenUses", ".", "insert", "(", "U", ".", "Id", ")", ".", "second", ")", "continue", ";", "NodeAddr", "<", "PhiUseNode", "*", ">", "PUA", "=", "U", ";", "if", "(", "PUA", ".", "Addr", "->", "getReachingDef", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "auto", "PrA", "=", "DFG", ".", "addr", "<", "BlockNode", "*", ">", "(", "PUA", ".", "Addr", "->", "getPredecessor", "(", ")", ")", ";", "RefMap", "&", "LOX", "=", "PhiLOX", "[", "PrA", ".", "Addr", "->", "getCode", "(", ")", "]", ";", "for", "(", "const", "std", "::", "pair", "<", "RegisterId", ",", "NodeRefSet", ">", "&", "RS", ":", "RUs", ")", "{", "for", "(", "std", "::", "pair", "<", "NodeId", ",", "LaneBitmask", ">", "P", ":", "RS", ".", "second", ")", "{", "RegisterRef", "S", "(", "RS", ".", "first", ",", "P", ".", "second", ")", ";", "NodeList", "Ds", "=", "getAllReachingDefs", "(", "S", ",", "PUA", ",", "true", ",", "false", ",", "NoRegs", ")", ";", "for", "(", "NodeAddr", "<", "DefNode", "*", ">", "D", ":", "Ds", ")", "LOX", "[", "S", ".", "Reg", "]", ".", "insert", "(", "{", "D", ".", "Id", ",", "S", ".", "Mask", "}", ")", ";"], "ground_truth": ["}"], "File": "RDFLiveness6", "Func": "computeLiveIns", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8119, "Length": 410, "Cover_Rate": 0.37374658158614404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "llvm", "::", "make_range", "(", "StartMI", ",", "MBB", ".", "end", "(", ")", ")", ")", ")", "{", "if", "(", "MI", ".", "isCall", "(", ")", ")", "break", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "continue", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "STOpc", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "STOpc", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AVRFrameLowering (2)", "Func": "fixStackStores", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8120, "Length": 113, "Cover_Rate": 0.773972602739726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "getOpcGlobSet", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "WebAssemblyFrameLowering11", "Func": "getOpcGlobSet", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8121, "Length": 29, "Cover_Rate": 0.8529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "STI", ")", ".", "createDFAPacketizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "CreateTargetScheduleState", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8122, "Length": 17, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "return", "instCombineConvertFromSVBool", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "instCombineRDFFR", "(", "IC", ",", "II", ")", ";"], "File": "AArch64TargetTransformInfo27", "Func": "instCombineIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8123, "Length": 35, "Cover_Rate": 0.3465346534653465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ",", "raw_ostream", "&", "Out", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PIC16TargetMachine2", "Func": "addAssemblyEmitter", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8124, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "microblaze_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "microblaze_tls_referenced_p", "(", "x", ")", ";"], "ground_truth": ["}"], "File": "microblaze", "Func": "microblaze_cannot_force_const_mem", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8125, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmin_s8", "(", "int8x8_t", "__a", ",", "int8x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int8x8_t", ")", "__builtin_neon_vminsv8qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vmin_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8126, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m32c_modes_tieable_p", "(", "machine_mode", "m1", ",", "machine_mode", "m2", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "m1", ")", "==", "GET_MODE_SIZE", "(", "m2", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "m1", "==", "QImode", "||", "m2", "==", "QImode", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "m32c3", "Func": "m32c_modes_tieable_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8127, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SYSTEMZ_EXPAND_PSEUDO_NAME", ";"], "ground_truth": ["}"], "File": "SystemZExpandPseudo", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8128, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OriginalArgWasFloat", ".", "clear", "(", ")", ";", "OriginalArgWasF128", ".", "clear", "(", ")", ";"], "ground_truth": ["OriginalArgWasFloatVector", ".", "clear", "(", ")", ";"], "File": "MipsCCState12", "Func": "AnalyzeFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8129, "Length": 18, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rs2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["DecodeGPRRegisterClass", "(", "Inst", ",", "Rs2", ",", "Address", ",", "Decoder", ")", ";"], "File": "RISCVDisassembler11", "Func": "decodeRVCInstrRdRs2", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8130, "Length": 34, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "if", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "std", "::", "all_of", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "return", "C", ".", "LRU", ".", "available", "(", "<STR_LIT>", ")", ";", "}", ")", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";", "SetCandidateCallInfo", "(", "MachineOutlinerNoLRSave", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "std", "::", "all_of", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "[", "this", "]", "(", "outliner", "::", "Candidate", "&", "C", ")", "{", "return", "findRegisterToSaveLRTo", "(", "C", ")", ";", "}", ")", ")", "{", "FrameID", "=", "MachineOutlinerRegSave", ";", "NumBytesToCreateFrame", "=", "<NUM_LIT>", ";"], "ground_truth": ["SetCandidateCallInfo", "(", "MachineOutlinerRegSave", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64InstrInfo", "Func": "getOutliningCandidateInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8131, "Length": 237, "Cover_Rate": 0.4114583333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RI", ".", "isSubRegisterEq", "(", "<STR_LIT>", ",", "Reg", ")", ")", "DE", "=", "true", ";", "else", "if", "(", "RI", ".", "isSubRegisterEq", "(", "<STR_LIT>", ",", "Reg", ")", ")", "HL", "=", "true", ";", "}"], "ground_truth": ["return", "DE", "&&", "HL", ";"], "File": "Z80InstrInfo2", "Func": "canExchange", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8132, "Length": 37, "Cover_Rate": 0.4868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "water_iterator", "IP", "=", "std", "::", "prev", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "isWaterInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";"], "ground_truth": ["WaterIter", "=", "IP", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "findAvailableWater", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8133, "Length": 88, "Cover_Rate": 0.5207100591715976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ",", "PtrVT", ")", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "Load", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{"], "ground_truth": ["DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LoLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "HiLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ";"], "File": "AMDGPUISelLowering100", "Func": "SplitVectorLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8134, "Length": 262, "Cover_Rate": 0.6858638743455497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrhadd_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__builtin_aarch64_urhaddv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon2_vrhadd_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8135, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "Opcode", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "<STR_LIT>", "(", "TSFlags", ",", "getRegPrefix", "(", "MI", ")", ")", ";", "EmitPrefix", "(", "OS", ")", ";", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Bits", "=", "ByteSwap_16", "(", "Bits", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "Z80MCCodeEmitter", "Func": "EncodeInstruction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8136, "Length": 88, "Cover_Rate": 0.6821705426356589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXReplaceImageHandles", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8137, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Memri", ";"], "ground_truth": ["}"], "File": "AVRAsmParser10", "Func": "isMem", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8138, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "IsaVersion", "(", "ISAVersion0_0_0", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableVGPRSpilling", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "Enable<ISA_LIT>Scheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasInv2PiInlineImm", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "D16PreservesUnusedBits", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["AS", "=", "<STR_LIT>", "(", "TT", ")", ";"], "File": "AMDGPUSubtarget", "Func": "GCNSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8139, "Length": 359, "Cover_Rate": 0.8310185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "vec_float4", "vec_lvlx", "(", "int", "a", ",", "vec_float4", "*", "b", ")", "{"], "ground_truth": ["vec_float4", "*", "p", "=", "(", "vec_float4", "*", ")", "(", "(", "unsigned", "char", "*", ")", "(", "b", ")", "+", "a", ")", ";"], "File": "vmx2spu", "Func": "vec_lvlx", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8140, "Length": 34, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_CR64", ":", "return", "translateRMRegister", "(", "mcInst", ",", "insn", ")", ";", "case", "TYPE_M", ":", "case", "TYPE_M8", ":", "case", "TYPE_M16", ":", "case", "TYPE_M32", ":", "case", "TYPE_M64", ":", "case", "TYPE_M128", ":", "case", "TYPE_M512", ":", "case", "TYPE_Mv", ":", "case", "TYPE_M32FP", ":", "case", "TYPE_M64FP", ":", "case", "TYPE_M80FP", ":", "case", "TYPE_M16INT", ":", "case", "TYPE_M32INT", ":", "case", "TYPE_M64INT", ":", "case", "TYPE_M1616", ":", "case", "TYPE_M1632", ":", "case", "TYPE_M1664", ":"], "ground_truth": ["return", "translateRMMemory", "(", "mcInst", ",", "insn", ",", "true", ")", ";"], "File": "X86Disassembler4", "Func": "translateRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8141, "Length": 72, "Cover_Rate": 0.44171779141104295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "thumb", ",", "true", ">", "A", "(", "TheThumbLETarget", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "thumbeb", ",", "true", ">", "B", "(", "TheThumbBETarget", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetInfo", "Func": "LLVMInitializeARMTargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8142, "Length": 35, "Cover_Rate": 0.47297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "LC3InstPrinter", "Func": "LC3InstPrinter", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8143, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rs6000_clone_priority", "(", "tree", "fndecl", ")", "{", "tree", "fn_opts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "HOST_WIDE_INT", "isa_masks", ";", "int", "ret", "=", "CLONE_DEFAULT", ";", "tree", "attrs", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fndecl", ")", ")", ";", "const", "char", "*", "attrs_str", "=", "NULL", ";", "attrs", "=", "TREE_VALUE", "(", "TREE_VALUE", "(", "attrs", ")", ")", ";", "attrs_str", "=", "TREE_STRING_POINTER", "(", "attrs", ")", ";", "if", "(", "strcmp", "(", "attrs_str", ",", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "fn_opts", "==", "NULL_TREE", ")", "fn_opts", "=", "target_option_default_node", ";"], "ground_truth": ["if", "(", "!", "fn_opts", "||", "!", "TREE_TARGET_OPTION", "(", "fn_opts", ")", ")", "isa_masks", "=", "rs6000_isa_flags", ";"], "File": "rs6000", "Func": "rs6000_clone_priority", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8144, "Length": 98, "Cover_Rate": 0.6012269938650306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "s32_0ImmDecoder", "(", "MCInst", "&", "MI", ",", "unsigned", "tmp", ",", "uint64_t", ",", "const", "void", "*", "Decoder", ")", "{", "<ISA_LIT>Disassembler", "const", "&", "Disassembler", "=", "disassembler", "(", "Decoder", ")", ";", "unsigned", "Bits", "=", "<ISA_LIT>MCInstrInfo", "::", "getExtentBits", "(", "*", "Disassembler", ".", "MCII", ",", "MI", ")", ";", "tmp", "=", "SignExtend64", "(", "tmp", ",", "Bits", ")", ";", "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler", "Func": "s32_0ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8145, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "Uses", ".", "insert", "(", "Reg", ")", ";", "for", "(", "const", "unsigned", "*", "Subreg", "=", "TRI", "->", "getSubRegisters", "(", "Reg", ")", ";", "*", "Subreg", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "for", "(", "const", "unsigned", "*", "Subreg", "=", "TRI", "->", "getSubRegisters", "(", "Reg", ")", ";", "*", "Subreg", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "}"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8146, "Length": 213, "Cover_Rate": 0.7344827586206897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "MappedKind", "=", "FK_Data_4", ";", "return", "true", ";", "}"], "ground_truth": ["return", "MCAsmBackend", "::", "getFixupKind", "(", "Name", ",", "MappedKind", ")", ";"], "File": "MipsAsmBackend (2)", "Func": "getFixupKind", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8147, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmBackend", "(", "bool", "Is64Bit", ")", ":", "MCAsmBackend", "(", ")", ",", "Is64Bit", "(", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyAsmBackend (2)", "Func": "WebAssemblyAsmBackend", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8148, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MOp1", "=", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "HwLen", ",", "HwLen", ")", ";", "}", "unsigned", "MemOpc", "=", "BN", "->", "getOpcode", "(", ")", ";", "SDValue", "NewOp", ";", "if", "(", "MemOpc", "==", "<STR_LIT>", ")", "{", "SDValue", "Load0", "=", "DAG", ".", "getLoad", "(", "SingleTy", ",", "dl", ",", "Chain", ",", "Base0", ",", "MOp0", ")", ";", "SDValue", "Load1", "=", "DAG", ".", "getLoad", "(", "SingleTy", ",", "dl", ",", "Chain", ",", "Base1", ",", "MOp1", ")", ";", "NewOp", "=", "DAG", ".", "getMergeValues", "(", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MemTy", ",", "Load0", ",", "Load1", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Load1", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ",", "dl", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "MemOpc", "==", "<STR_LIT>", ")", ";"], "File": "HexagonISelLoweringHVX", "Func": "SplitHvxMemOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8149, "Length": 130, "Cover_Rate": 0.327455919395466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "return", "true", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "Attribute", "Attr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ";", "StringRef", "Val", "=", "Attr", ".", "getValueAsString", "(", ")", ";"], "ground_truth": ["if", "(", "Val", "==", "<STR_LIT>", ")", "return", "true", ";"], "File": "NVPTXISelLowering (2)2", "Func": "allowUnsafeFPMath", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8150, "Length": 64, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_NEON", ")", "switch", "(", "mode", ")", "{", "case", "E_HFmode", ":", "return", "TARGET_NEON_VECTORIZE_DOUBLE", "?", "V4HFmode", ":", "V8HFmode", ";", "case", "E_SFmode", ":", "return", "TARGET_NEON_VECTORIZE_DOUBLE", "?", "V2SFmode", ":", "V4SFmode", ";", "case", "E_SImode", ":", "return", "TARGET_NEON_VECTORIZE_DOUBLE", "?", "V2SImode", ":", "V4SImode", ";", "case", "E_HImode", ":", "return", "TARGET_NEON_VECTORIZE_DOUBLE", "?", "V4HImode", ":", "V8HImode", ";", "case", "E_QImode", ":", "return", "TARGET_NEON_VECTORIZE_DOUBLE", "?", "V8QImode", ":", "V16QImode", ";", "case", "E_DImode", ":", "if", "(", "!", "TARGET_NEON_VECTORIZE_DOUBLE", ")", "return", "V2DImode", ";", "break", ";", "default", ":", ";", "}", "if", "(", "TARGET_REALLY_IWMMXT", ")", "switch", "(", "mode", ")", "{"], "ground_truth": ["case", "E_SImode", ":"], "File": "arm", "Func": "arm_preferred_simd_mode", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8151, "Length": 88, "Cover_Rate": 0.5028571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpleq_m_n_fv4sf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpleq_m_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8152, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_Float16", "_Complex", "a", ";", "float", "b", ";"], "ground_truth": ["}", "u", "=", "{", ".", "a", "=", "__A", "}", ";"], "File": "avx512fp16intrin", "Func": "_mm512_set1_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8153, "Length": 17, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaba_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8154, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "early_blink_restore", ")", "{", "rtx", "addr", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offs", ")", ";", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "rtx", "insn", "=", "frame_move_inc", "(", "reg", ",", "gen_frame_mem", "(", "Pmode", ",", "addr", ")", ",", "stack_pointer_rtx", ",", "NULL_RTX", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "reg", ")", ";", "restore_blink", "=", "false", ";", "}", "if", "(", "gmask", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "GMASK_LEN", ";", "i", "++", ")", "{", "machine_mode", "restore_mode", "=", "SImode", ";", "if", "(", "TARGET_LL64", "&&", "(", "(", "i", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ")", ")", "restore_mode", "=", "DImode", ";", "else", "if", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "==", "<NUM_LIT>", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "restore_mode", ",", "i", ")", ";", "offs", "=", "<NUM_LIT>", ";", "switch", "(", "restore_mode", ")", "{", "case", "E_DImode", ":", "if", "(", "(", "GMASK_LEN", "-", "__builtin_clzll", "(", "gmask", ")", ")", "==", "(", "i", "+", "<NUM_LIT>", ")", "&&", "early_blink_restore", ")", "offs", "=", "<NUM_LIT>", ";", "break", ";", "case", "E_SImode", ":", "if", "(", "(", "GMASK_LEN", "-", "__builtin_clzll", "(", "gmask", ")", ")", "==", "i", "&&", "early_blink_restore", ")", "offs", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "arc", "Func": "arc_restore_callee_saves", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8155, "Length": 221, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "\\", "return", "NAME", ";", "}", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer35", "Func": "GetArchExtName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8156, "Length": 19, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "OR1KFrameLowering", "Func": "hasFP", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8157, "Length": 40, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Lo", "=", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "Register", "Hi", "=", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "Arg", ".", "OrigRegs", ".", "assign", "(", "Arg", ".", "Regs", ".", "begin", "(", ")", ",", "Arg", ".", "Regs", ".", "end", "(", ")", ")", ";", "Arg", ".", "Regs", "=", "{", "Lo", ",", "Hi", "}", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "VALo", ".", "getLocReg", "(", ")", ",", "Lo", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "VAHi", ".", "getLocReg", "(", ")", ",", "Hi", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsCallLowering9", "Func": "assignCustomValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8158, "Length": 100, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getArgType", "(", "FInfo", ")", "!=", "<ISA_LIT>LibFunc", "::", "F32", "||", "FInfo", ".", "getPrefix", "(", ")", "!=", "<ISA_LIT>LibFunc", "::", "NOPFX", "||", "!", "HasNative", "(", "FInfo", ".", "getId", "(", ")", ")", ")", "return", "false", ";", "<ISA_LIT>LibFunc", "nf", "=", "FInfo", ";", "nf", ".", "setPrefix", "(", "<ISA_LIT>LibFunc", "::", "NATIVE", ")", ";"], "ground_truth": ["if", "(", "Constant", "*", "FPExpr", "=", "getFunction", "(", "M", ",", "nf", ")", ")", "{"], "File": "AMDGPULibCalls11", "Func": "replaceWithNative", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8159, "Length": 62, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "BlendMask", ",", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "hasAVX2", "(", ")", ")", "{", "int", "Scale", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "BlendMask", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "Size", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "Scale", ";", "++", "j", ")", "BlendMask", "|=", "<NUM_LIT>", "<<", "(", "i", "*", "Scale", "+", "j", ")", ";", "MVT", "BlendVT", "=", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BlendVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BlendVT", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "BlendVT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "BlendMask", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "int", "Scale", "=", "<NUM_LIT>", "/", "VT", ".", "getVectorNumElements", "(", ")", ";", "BlendMask", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "Size", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "Scale", ";", "++", "j", ")", "BlendMask", "|=", "<NUM_LIT>", "<<", "(", "i", "*", "Scale", "+", "j", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "BlendMask", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BlendMask", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "BlendMask", "|=", "<NUM_LIT>", "<<", "i", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "BlendMask", ",", "<STR_LIT>", ")", ")", ";", "}", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering200", "Func": "lowerVectorShuffleAsBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8160, "Length": 468, "Cover_Rate": 0.5205784204671857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_rot270_m_f16", "(", "float16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmulq_rot270_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmulq_rot270_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8161, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "CanLowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8162, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSelectPseudo", "(", "*", "NextMIIt", ")", ")", "{", "assert", "(", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "CCValid", "&&", "<STR_LIT>", ")", ";", "if", "(", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "CCMask", "||", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "(", "CCValid", "^", "CCMask", ")", ")", "{", "Selects", ".", "push_back", "(", "&", "*", "NextMIIt", ")", ";", "continue", ";", "}", "break", ";", "}", "if", "(", "NextMIIt", "->", "definesRegister", "(", "<STR_LIT>", ")", "||", "NextMIIt", "->", "usesCustomInsertionHook", "(", ")", ")", "break", ";", "bool", "User", "=", "false", ";", "for", "(", "auto", "SelMI", ":", "Selects", ")", "if", "(", "NextMIIt", "->", "readsVirtualRegister", "(", "SelMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "User", "=", "true", ";", "break", ";", "}", "if", "(", "NextMIIt", "->", "isDebugInstr", "(", ")", ")", "{", "if", "(", "User", ")", "{", "assert", "(", "NextMIIt", "->", "isDebugValue", "(", ")", "&&", "<STR_LIT>", ")", ";", "DbgValues", ".", "push_back", "(", "&", "*", "NextMIIt", ")", ";", "}", "}", "else", "if", "(", "User", "||", "++", "Count", ">", "<NUM_LIT>", ")", "break", ";", "}", "MachineInstr", "*", "LastMI", "=", "Selects", ".", "back", "(", ")", ";", "bool", "CCKilled", "=", "(", "LastMI", "->", "killsRegister", "(", "<STR_LIT>", ")", "||", "checkCCKill", "(", "*", "LastMI", ",", "MBB", ")", ")", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "JoinMBB", "=", "<STR_LIT>", "(", "LastMI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "<STR_LIT>", "(", "StartMBB", ")", ";", "if", "(", "!", "CCKilled", ")", "{", "FalseMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "JoinMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";"], "ground_truth": ["MBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "emitSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8163, "Length": 307, "Cover_Rate": 0.5814393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";"], "File": "X86TargetTransformInfo10", "Func": "isLegalMaskedGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8164, "Length": 50, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_v", ";"], "ground_truth": ["else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_X", ";"], "File": "X86ISelLowering119", "Func": "getInlineAsmMemConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8165, "Length": 24, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitAuipcInstPair", "(", "DestReg", ",", "DestReg", ",", "Symbol", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TLS_GD_HI", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "emitLoadTLSGDAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8166, "Length": 20, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["}"], "File": "Z80oldAsmPrinter", "Func": "EmitStartOfAsmFile", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8167, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isSelectRROp", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "bool", "isMemcpyOp", "=", "Opc", "==", "<STR_LIT>", ";", "bool", "isSelectRIOp", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "assert", "(", "(", "isSelectRROp", "||", "isSelectRIOp", "||", "isMemcpyOp", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isMemcpyOp", ")", "return", "EmitInstrWithCustomInserterMemcpy", "(", "MI", ",", "BB", ")", ";", "bool", "is32BitCmp", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "ThisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "Copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "Copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "Copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "Copy1MBB", ")", ";", "Copy1MBB", "->", "splice", "(", "Copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "Copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "Copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "Copy1MBB", ")", ";", "int", "CC", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "NewCC", ";", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "CC", ")", ")", ";", "}", "unsigned", "LHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["bool", "isSignedCmp", "=", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ";"], "File": "BPFISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8168, "Length": 444, "Cover_Rate": 0.5474722564734895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformSubCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ")", "{", "if", "(", "Op1", "->", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "XorC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";"], "ground_truth": ["EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";"], "File": "X86ISelLowering198", "Func": "PerformSubCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8169, "Length": 112, "Cover_Rate": 0.3916083916083916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "expandExtendStackPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachineBasicBlock", "*", "BB", "=", "&", "MBB", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "syscallMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "(", "BB", "->", "getIterator", "(", ")", ")", ";", "MF", ".", "insert", "(", "It", ",", "syscallMBB", ")", ";", "MF", ".", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";"], "ground_truth": ["sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";"], "File": "VEInstrInfo1", "Func": "expandExtendStackPseudo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8170, "Length": 182, "Cover_Rate": 0.35271317829457366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ExtValue", "&", "EV", "=", "ExtI", ".", "first", ";", "(", "void", ")", "EV", ";", "const", "ExtExpr", "&", "Ex", "=", "ExtI", ".", "second", ";", "(", "void", ")", "Ex", ";", "if", "(", "ExtOpc", "==", "<STR_LIT>", "||", "ExtOpc", "==", "<STR_LIT>", ")", "{", "bool", "IsAddi", "=", "ExtOpc", "==", "<STR_LIT>", ";", "const", "MachineOperand", "&", "RegOp", "=", "MI", ".", "getOperand", "(", "IsAddi", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "IsAddi", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "Ex", ".", "Rs", "==", "RegOp", "&&", "EV", "==", "ImmOp", "&&", "Ex", ".", "Neg", "!=", "IsAddi", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ";", "Diff", "=", "<NUM_LIT>", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "ExtOpc", "==", "<STR_LIT>", "||", "ExtOpc", "==", "<STR_LIT>", "||", "ExtOpc", "==", "<STR_LIT>", "||", "ExtOpc", "==", "<STR_LIT>", ")", "{", "bool", "IsSub", "=", "ExtOpc", "==", "<STR_LIT>", ";", "Register", "Rs", "=", "MI", ".", "getOperand", "(", "IsSub", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ExtValue", "V", "=", "MI", ".", "getOperand", "(", "IsSub", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "EV", "==", "V", "&&", "Rs", "==", "Ex", ".", "Rs", "&&", "IsSub", "==", "Ex", ".", "Neg", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewOpc", "=", "ExtOpc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonConstExtenders11", "Func": "replaceInstrExpr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8171, "Length": 291, "Cover_Rate": 0.3839050131926121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetELF", "(", ")", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>CleanupLocalDynamicTLSPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64TargetMachine3", "Func": "addInstSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8172, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "emitSegmentOverridePrefix", "(", "<NUM_LIT>", ",", "MI", ",", "OS", ")", ";", "CurOp", "+=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "emitSegmentOverridePrefix", "(", "<NUM_LIT>", ",", "MI", ",", "OS", ")", ";", "CurOp", "+=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "++", "CurOp", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "emitSegmentOverridePrefix", "(", "<NUM_LIT>", ",", "MI", ",", "OS", ")", ";", "break", ";", "}", "}", "uint64_t", "Encoding", "=", "TSFlags", "&", "<STR_LIT>", ";", "bool", "HasREX", "=", "false", ";", "if", "(", "Encoding", ")", "emitVEXOpcodePrefix", "(", "MemoryOperand", ",", "MI", ",", "OS", ")", ";"], "ground_truth": ["else", "HasREX", "=", "emitOpcodePrefix", "(", "MemoryOperand", ",", "MI", ",", "STI", ",", "OS", ")", ";"], "File": "X86MCCodeEmitter3", "Func": "emitPrefixImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8173, "Length": 132, "Cover_Rate": 0.40993788819875776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Triple", "&", "TT", ")", "{", "CodePointerSize", "=", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "IsLittleEndian", "=", "false", ";", "MaxInstLength", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["UsesELFSectionDirectiveForBSS", "=", "true", ";"], "File": "SystemZMCAsmInfo15", "Func": "SystemZMCAsmInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8174, "Length": 42, "Cover_Rate": 0.7924528301886793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LDBackend", "::", "initBRIslandFactory", "(", ")", "{", "if", "(", "m_pBRIslandFactory", "==", "NULL", ")", "{"], "ground_truth": ["m_pBRIslandFactory", "=", "new", "BranchIslandFactory", "(", "maxFwdBranchOffset", "(", ")", ",", "maxBwdBranchOffset", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonLDBackend", "Func": "initBRIslandFactory", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8175, "Length": 30, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_emit_stack_tie", "(", "void", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ")", ";"], "ground_truth": ["set_mem_alias_set", "(", "mem", ",", "rs6000_sr_alias_set", ")", ";"], "File": "rs60003", "Func": "rs6000_emit_stack_tie", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8176, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printf128mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "File": "X86IntelInstPrinter23", "Func": "printf128mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8177, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "SA", ".", "Addr", "->", "getCode", "(", ")", ";", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "HII", "->", "isConstExtended", "(", "*", "MI", ")", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HII", "->", "getName", "(", "MI", "->", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "Print", "<", "NodeAddr", "<", "InstrNode", "*", ">>", "(", "IA", ",", "*", "DFG", ")", "<<", "'\\n'", ")", ";", "NodeList", "UNodeList", ";", "getAllRealUses", "(", "SA", ",", "UNodeList", ")", ";", "if", "(", "!", "allValidCandidates", "(", "SA", ",", "UNodeList", ")", ")", "continue", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Changed", "|=", "processAddUses", "(", "SA", ",", "MI", ",", "UNodeList", ")", ";", "continue", ";", "}", "short", "SizeInc", "=", "<NUM_LIT>", ";", "unsigned", "DefR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "InstrEvalMap", "InstrEvalResult", ";", "if", "(", "!", "analyzeUses", "(", "DefR", ",", "UNodeList", ",", "InstrEvalResult", ",", "SizeInc", ")", ")", "continue", ";", "if", "(", "SizeInc", ">", "CodeGrowthLimit", ")", "continue", ";", "bool", "KeepTfr", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UNodeList", ".", "size", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "UseN", "=", "*", "I", ";", "assert", "(", "!", "(", "UseN", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "&&", "<STR_LIT>", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "OwnerN", "=", "UseN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "MachineInstr", "*", "UseMI", "=", "OwnerN", ".", "Addr", "->", "getCode", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "UseMI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "<STR_LIT>", ")", ";", "int", "UseMOnum", "=", "-", "<NUM_LIT>", ";", "unsigned", "NumOperands", "=", "UseMI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumOperands", "-", "<NUM_LIT>", ";", "++", "j", ")", "{", "const", "MachineOperand", "&", "op", "=", "UseMI", "->", "getOperand", "(", "j", ")", ";", "if", "(", "op", ".", "isReg", "(", ")", "&&", "op", ".", "isUse", "(", ")", "&&", "DefR", "==", "op", ".", "getReg", "(", ")", ")", "UseMOnum", "=", "j", ";", "}", "if", "(", "UseMOnum", ">=", "<NUM_LIT>", "&&", "InstrEvalResult", "[", "UseMI", "]", ")", "Changed", "|=", "xformUseMI", "(", "MI", ",", "UseMI", ",", "UseN", ",", "UseMOnum", ")", ";", "else", "KeepTfr", "=", "true", ";"], "ground_truth": ["}"], "File": "HexagonOptAddrMode1", "Func": "processBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8178, "Length": 448, "Cover_Rate": 0.8436911487758946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "add<ISA_LIT>SOImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "addARMSOImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8179, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "InlineCost", "::", "getNever", "(", "IsViable", ".", "getFailureReason", "(", ")", ")", ";", "}", "if", "(", "isWrapperOnlyCall", "(", "CB", ")", ")", "return", "llvm", "::", "InlineCost", "::", "getAlways", "(", "<STR_LIT>", ")", ";", "InlineParams", "LocalParams", "=", "Params", ";", "LocalParams", ".", "DefaultThreshold", "=", "(", "int", ")", "getInlineThreshold", "(", "CB", ")", ";", "bool", "RemarksEnabled", "=", "false", ";", "const", "auto", "&", "BBs", "=", "Caller", "->", "getBasicBlockList", "(", ")", ";", "if", "(", "!", "BBs", ".", "empty", "(", ")", ")", "{", "auto", "DI", "=", "OptimizationRemark", "(", "DEBUG_TYPE", ",", "<STR_LIT>", ",", "DebugLoc", "(", ")", ",", "&", "BBs", ".", "front", "(", ")", ")", ";", "if", "(", "DI", ".", "isEnabled", "(", ")", ")", "RemarksEnabled", "=", "true", ";", "}", "OptimizationRemarkEmitter", "ORE", "(", "Caller", ")", ";", "auto", "GetAssumptionCache", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "AssumptionCache", "&", "{", "return", "ACT", "->", "getAssumptionCache", "(", "F", ")", ";", "}", ";", "auto", "IC", "=", "llvm", "::", "getInlineCost", "(", "CB", ",", "Callee", ",", "LocalParams", ",", "TTI", ",", "GetAssumptionCache", ",", "GetTLI", ",", "nullptr", ",", "P<ISA_LIT>", ",", "RemarksEnabled", "?", "&", "ORE", ":", "nullptr", ")", ";", "if", "(", "IC", "&&", "!", "IC", ".", "isAlways", "(", ")", "&&", "!", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ")", "{"], "ground_truth": ["size_t", "Size", "=", "Caller", "->", "size", "(", ")", "+", "Callee", "->", "size", "(", ")", "-", "<NUM_LIT>", ";"], "File": "AMDGPUInline7", "Func": "getInlineCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8180, "Length": 210, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "InstructionSelector", "::", "setupMF", "(", "MF", ",", "KB", ",", "CoverageInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "setupMF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8181, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeUImmOperand", "<", "N", ">", "(", "Inst", ",", "Imm", "+", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "decodeUImmMinus1Operand", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8182, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ",", "IdxE", "=", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "Idx", "!=", "IdxE", ";", "++", "Idx", ")", "{", "unsigned", "VReg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "Idx", ")", ";", "unsigned", "WAReg", "=", "MFI", "->", "getWAReg", "(", "VReg", ")", ";", "if", "(", "WAReg", "==", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ")", "continue", ";", "if", "(", "WAReg", "<", "MFI", "->", "getParams", "(", ")", ".", "size", "(", ")", ")", "continue", ";", "if", "(", "int", "(", "WAReg", ")", "<", "<NUM_LIT>", ")", "continue", ";", "MFI", "->", "addLocal", "(", "getRegType", "(", "VReg", ")", ")", ";", "}", "getTargetStreamer", "(", ")", "->", "emitLocal", "(", "MFI", "->", "getLocals", "(", ")", ")", ";", "AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter14", "Func": "EmitFunctionBodyStart", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8183, "Length": 111, "Cover_Rate": 0.43700787401574803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scattersiv4si", "(", "__addr", ",", "__mask", ",", "(", "__v4si", ")", "__index", ",", "(", "__v4si", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_i32scatter_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8184, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterBankInfo", "::", "constrainOpWithReadfirstlane", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "OpIdx", ")", "const", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "Bank", "=", "getRegBank", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "if", "(", "Bank", "!=", "&", "<STR_LIT>", ")", "return", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "Register", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "SGPR", ")", ".", "addReg", "(", "Reg", ")", ";"], "ground_truth": ["MRI", ".", "setType", "(", "SGPR", ",", "MRI", ".", "getType", "(", "Reg", ")", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "constrainOpWithReadfirstlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8185, "Length": 104, "Cover_Rate": 0.6887417218543046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "end_sequence", "(", ")", ";", "push_topmost_sequence", "(", ")", ";", "for", "(", "scan", "=", "get_insns", "(", ")", ";", "scan", "!=", "NULL_RTX", ";", "scan", "=", "NEXT_INSN", "(", "scan", ")", ")", "if", "(", "NOTE_P", "(", "scan", ")", "&&", "NOTE_LINE_NUMBER", "(", "scan", ")", "==", "NOTE_INSN_FUNCTION_BEG", ")", "break", ";", "if", "(", "scan", "==", "NULL_RTX", ")", "scan", "=", "get_insns", "(", ")", ";", "insn", "=", "emit_insn_after", "(", "insn", ",", "scan", ")", ";", "pop_topmost_sequence", "(", ")", ";", "}"], "ground_truth": ["return", "cfun", "->", "machine", "->", "mips16_gp_pseudo_rtx", ";"], "File": "mips3", "Func": "mips16_gp_pseudo_reg", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8186, "Length": 76, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_i64gather_epi32", "(", "int", "const", "*", "__base", ",", "__m256i", "__index", ",", "const", "int", "__scale", ")", "{", "__v4si", "__src", "=", "__extension__", "(", "__v4si", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4si", "__mask", "=", "__extension__", "(", "__v4si", ")", "{", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_gatherdiv4si256", "(", "__src", ",", "__base", ",", "(", "__v4di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "File": "avx2intrin", "Func": "_mm256_i64gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8187, "Length": 86, "Cover_Rate": 0.9885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "createLShiftOri", "<", "ShiftAmount", ">", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ",", "RegNo", ",", "IDLoc", ",", "Instructions", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser6", "Func": "createLShiftOri", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8188, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "new_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "}", "else", "if", "(", "type", "&&", "composite_p", ")", "{", "unsigned", "int", "warn_psabi_flags", "=", "<NUM_LIT>", ";", "int", "ag_count", "=", "aapcs_vfp_sub_candidate", "(", "type", ",", "&", "new_mode", ",", "&", "warn_psabi_flags", ")", ";", "if", "(", "ag_count", ">", "<NUM_LIT>", "&&", "ag_count", "<=", "HA_MAX_NUM_FLDS", ")", "{", "static", "unsigned", "last_reported_type_uid", ";", "unsigned", "uid", "=", "TYPE_UID", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", ")", ";", "int", "alt", ";", "if", "(", "!", "silent_p", "&&", "warn_psabi", "&&", "warn_psabi_flags", "&&", "uid", "!=", "last_reported_type_uid", "&&", "(", "(", "alt", "=", "aapcs_vfp_sub_candidate", "(", "type", ",", "&", "new_mode", ",", "NULL", ")", ")", "!=", "ag_count", ")", ")", "{", "const", "char", "*", "url", "=", "CHANGES_ROOT_URL", "<STR_LIT>", ";", "gcc_assert", "(", "alt", "==", "-", "<NUM_LIT>", ")", ";", "last_reported_type_uid", "=", "uid", ";", "if", "(", "warn_psabi_flags", "&", "WARN_PSABI_NO_UNIQUE_ADDRESS", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "TYPE_MAIN_VARIANT", "(", "type", ")", ",", "url", ")", ";", "else", "if", "(", "warn_psabi_flags", "&", "WARN_PSABI_EMPTY_CXX17_BASE", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "TYPE_MAIN_VARIANT", "(", "type", ")", ",", "url", ")", ";", "}", "if", "(", "is_ha", "!=", "NULL", ")", "*", "is_ha", "=", "true", ";", "*", "count", "=", "ag_count", ";", "}", "else", "return", "false", ";", "}", "else", "return", "false", ";", "gcc_assert", "(", "!", "aarch64_sve_mode_p", "(", "new_mode", ")", ")", ";", "*", "base_mode", "=", "new_mode", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_vfp_is_call_or_return_candidate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8189, "Length": 207, "Cover_Rate": 0.6509433962264151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecorationStyle", "=", "style", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo11", "Func": "setDecorationStyle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8190, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ops", "[", "<NUM_LIT>", "]", ".", "value", ";", "}", "case", "AARCH64_SIMD_BUILTIN_FCMLA_LANEQ0_V2SF", ":", "case", "AARCH64_SIMD_BUILTIN_FCMLA_LANEQ90_V2SF", ":", "case", "AARCH64_SIMD_BUILTIN_FCMLA_LANEQ180_V2SF", ":", "case", "AARCH64_SIMD_BUILTIN_FCMLA_LANEQ270_V2SF", ":", "case", "AARCH64_SIMD_BUILTIN_FCMLA_LANEQ0_V4HF", ":", "case", "AARCH64_SIMD_BUILTIN_FCMLA_LANEQ90_V4HF", ":", "case", "AARCH64_SIMD_BUILTIN_FCMLA_LANEQ180_V4HF", ":", "case", "AARCH64_SIMD_BUILTIN_FCMLA_LANEQ270_V4HF", ":", "return", "aarch64_expand_fcmla_builtin", "(", "exp", ",", "target", ",", "fcode", ")", ";", "case", "AARCH64_BUILTIN_RNG_RNDR", ":", "case", "AARCH64_BUILTIN_RNG_RNDRRS", ":", "return", "aarch64_expand_rng_builtin", "(", "exp", ",", "target", ",", "fcode", ",", "ignore", ")", ";", "}", "if", "(", "fcode", ">=", "AARCH64_SIMD_BUILTIN_BASE", "&&", "fcode", "<=", "AARCH64_SIMD_BUILTIN_MAX", ")", "return", "aarch64_simd_expand_builtin", "(", "fcode", ",", "exp", ",", "target", ")", ";", "else", "if", "(", "fcode", ">=", "AARCH64_CRC32_BUILTIN_BASE", "&&", "fcode", "<=", "AARCH64_CRC32_BUILTIN_MAX", ")", "return", "aarch64_crc32_expand_builtin", "(", "fcode", ",", "exp", ",", "target", ")", ";", "if", "(", "fcode", "==", "AARCH64_BUILTIN_RSQRT_DF", "||", "fcode", "==", "AARCH64_BUILTIN_RSQRT_SF", "||", "fcode", "==", "AARCH64_BUILTIN_RSQRT_V2DF", "||", "fcode", "==", "AARCH64_BUILTIN_RSQRT_V2SF", "||", "fcode", "==", "AARCH64_BUILTIN_RSQRT_V4SF", ")", "return", "aarch64_expand_builtin_rsqrt", "(", "fcode", ",", "exp", ",", "target", ")", ";", "if", "(", "fcode", "==", "AARCH64_TME_BUILTIN_TSTART", "||", "fcode", "==", "AARCH64_TME_BUILTIN_TCOMMIT", "||", "fcode", "==", "AARCH64_TME_BUILTIN_TTEST", "||", "fcode", "==", "AARCH64_TME_BUILTIN_TCANCEL", ")", "return", "aarch64_expand_builtin_tme", "(", "fcode", ",", "exp", ",", "target", ")", ";"], "ground_truth": ["if", "(", "fcode", "==", "AARCH64_LS64_BUILTIN_LD64B", "||", "fcode", "==", "AARCH64_LS64_BUILTIN_ST64B", "||", "fcode", "==", "AARCH64_LS64_BUILTIN_ST64BV", "||", "fcode", "==", "AARCH64_LS64_BUILTIN_ST64BV0", ")", "return", "aarch64_expand_builtin_ls64", "(", "fcode", ",", "exp", ",", "target", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_general_expand_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8191, "Length": 191, "Cover_Rate": 0.308562197092084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeFP", "(", "CFP", ",", "VT", ")", ";"], "ground_truth": ["else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ")", ";"], "File": "AArch64FastISel64", "Func": "TargetMaterializeConstant", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8192, "Length": 46, "Cover_Rate": 0.38016528925619836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "elementsize", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "CONST_INT_P", "(", "totalsize", ")", "&&", "CONST_INT_P", "(", "elementsize", ")", "&&", "UINTVAL", "(", "elementsize", ")", "!=", "<NUM_LIT>", "&&", "UINTVAL", "(", "totalsize", ")", "!=", "<NUM_LIT>", ")", "{", "rtx", "lane_idx", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "CONST_INT_P", "(", "lane_idx", ")", ")", "aarch64_simd_lane_bounds", "(", "lane_idx", ",", "<NUM_LIT>", ",", "UINTVAL", "(", "totalsize", ")", "/", "UINTVAL", "(", "elementsize", ")", ",", "exp", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "exp", ")", ";", "}", "else", "error", "(", "<STR_LIT>", ",", "exp", ")", ";", "return", "const0_rtx", ";", "}", "aarch64_simd_builtin_datum", "*", "d", "=", "&", "aarch64_simd_builtin_data", "[", "fcode", "-", "AARCH64_SIMD_PATTERN_START", "]", ";", "enum", "insn_code", "icode", "=", "d", "->", "code", ";", "builtin_simd_arg", "args", "[", "SIMD_MAX_BUILTIN_ARGS", "+", "<NUM_LIT>", "]", ";", "int", "num_args", "=", "insn_data", "[", "d", "->", "code", "]", ".", "n_operands", ";", "int", "is_void", "=", "<NUM_LIT>", ";", "int", "k", ";", "is_void", "=", "!", "!", "(", "d", "->", "qualifiers", "[", "<NUM_LIT>", "]", "&", "qualifier_void", ")", ";", "num_args", "+=", "is_void", ";", "for", "(", "k", "=", "<NUM_LIT>", ";", "k", "<", "num_args", ";", "k", "++", ")", "{", "int", "qualifiers_k", "=", "k", ";", "int", "operands_k", "=", "k", "-", "is_void", ";"], "ground_truth": ["int", "expr_args_k", "=", "k", "-", "<NUM_LIT>", ";"], "File": "aarch64-builtins6", "Func": "aarch64_simd_expand_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8193, "Length": 200, "Cover_Rate": 0.4672897196261682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "convertSelectOfConstantsToMath", "(", "EVT", "VT", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "PPCISelLowering (2)2", "Func": "convertSelectOfConstantsToMath", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8194, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getFPImm", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "Kind", "==", "k_FPImm", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "getFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8195, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setImm", "(", "int64_t", "Val", ")", "{"], "ground_truth": ["Contents", ".", "ImmVal", "=", "Val", ";"], "File": "HexagonHardwareLoops16", "Func": "setImm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8196, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getCondCode", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addITCondCodeOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8197, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Src2", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src2", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src2_modifiers", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1", "&&", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";", "if", "(", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ")", "return", "false", ";", "if", "(", "!", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", "&&", "!", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", ";"], "File": "SIInstrInfo11", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8198, "Length": 156, "Cover_Rate": 0.5016077170418006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_FLOAT128", ")", "{", "if", "(", "suffix", "==", "'q'", "||", "suffix", "==", "'Q'", ")", "return", "(", "FLOAT128_IEEE_P", "(", "TFmode", ")", ")", "?", "TFmode", ":", "KFmode", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "rs6000_c_mode_for_suffix", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8199, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "bit", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "bit", "|=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "int64_t", "dst", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";"], "ground_truth": ["if", "(", "dst", "&", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", "dst", "|=", "~", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "File": "AArch64Disassembler24", "Func": "DecodeTestAndBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8200, "Length": 79, "Cover_Rate": 0.3969849246231156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Blocks", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Blocks", "[", "i", "]", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "MII", "!=", "E", ";", "++", "MII", ")", "{", "const", "MachineInstr", "*", "MI", "=", "&", "*", "MII", ";", "if", "(", "isInvalidLoopOperation", "(", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops", "Func": "containsInvalidInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8201, "Length": 81, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB2", "=", "*", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "BranchMI", "->", "dump", "(", ")", ";", ")", ";", "BranchMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["SHOWNEWBLK", "(", "MBB1", ",", "<STR_LIT>", ")", ";"], "File": "AMDILCFGStructurizer35", "Func": "removeRedundantConditionalBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8202, "Length": 72, "Cover_Rate": 0.6371681415929203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "MII", "++", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "PrevVSETVLI", "&&", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ")", ")", ")", "{", "PrevVSETVLI", "=", "nullptr", ";", "}", "continue", ";", "}", "if", "(", "!", "PrevVSETVLI", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "{", "PrevVSETVLI", "=", "&", "MI", ";", "continue", ";", "}", "if", "(", "PrevVSETVLI", "->", "getOpcode", "(", ")", "!=", "MI", ".", "getOpcode", "(", ")", ")", "{", "PrevVSETVLI", "=", "&", "MI", ";", "continue", ";", "}", "Register", "AVLReg", ";", "bool", "SameAVL", "=", "false", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "AVLReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SameAVL", "=", "PrevVSETVLI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "AVLReg", ";", "}", "else", "{", "SameAVL", "=", "PrevVSETVLI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "int64_t", "PrevVTYPEImm", "=", "PrevVSETVLI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VTYPEImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "SameAVL", "||", "PrevVTYPEImm", "!=", "VTYPEImm", ")", "{", "PrevVSETVLI", "=", "&", "MI", ";", "continue", ";", "}", "if", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "AVLReg", "==", "<STR_LIT>", ")", ")", "{", "assert", "(", "(", "PrevVSETVLI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Register", "PrevOutVL", "=", "PrevVSETVLI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OutVL", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "PrevOutVL", "==", "<STR_LIT>", "&&", "OutVL", "!=", "<STR_LIT>", ")", "{", "PrevVSETVLI", "=", "&", "MI", ";", "continue", ";", "}"], "ground_truth": ["}"], "File": "RISCVCleanupVSETVLI", "Func": "runOnMachineBasicBlock", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8203, "Length": 314, "Cover_Rate": 0.7949367088607595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "NewCmp", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "LoopEnd", ")", ".", "addReg", "(", "LoopCount", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewLoopCount", "=", "createVR", "(", "MF", ",", "<STR_LIT>", ")", ";", "MachineInstr", "*", "NewAdd", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "NewLoopCount", ")", ".", "addReg", "(", "LoopCount", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "PrevInsts", ".", "begin", "(", ")", ",", "E", "=", "PrevInsts", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "substituteRegister", "(", "LoopCount", ",", "NewLoopCount", ",", "<NUM_LIT>", ",", "getRegisterInfo", "(", ")", ")", ";", "PrevInsts", ".", "clear", "(", ")", ";", "PrevInsts", ".", "push_back", "(", "NewCmp", ")", ";", "PrevInsts", ".", "push_back", "(", "NewAdd", ")", ";", "if", "(", "Iter", "==", "MaxIter", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addReg", "(", "NewLoopCount", ")", ";", "if", "(", "Iter", "==", "<NUM_LIT>", ")", "Loop", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<STR_LIT>", ")", ")", ";"], "File": "HexagonInstrInfo3", "Func": "reduceLoopCount", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8204, "Length": 201, "Cover_Rate": 0.44567627494456763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VECTOR_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", ")", "mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "x", "=", "simplify_unary_operation", "(", "NEG", ",", "mode", ",", "x", ",", "mode", ")", ";"], "ground_truth": ["if", "(", "!", "x", ")", "return", "false", ";"], "File": "aarch64-sve-builtins", "Func": "try_negating_argument", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8205, "Length": 39, "Cover_Rate": 0.5492957746478874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "EmitAtomicBinary", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ",", "unsigned", "Opcode", ",", "bool", "InvertResult", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "unsigned", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Success", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "NewValue", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", "->", "getIterator", "(", ")", ";", "++", "It", ";", "MachineBasicBlock", "*", "LoopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "ExitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "LoopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "ExitMBB", ")", ";", "ExitMBB", "->", "splice", "(", "ExitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "ExitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "BB", "=", "LoopMBB", ";", "if", "(", "Opcode", "!=", "<NUM_LIT>", ")", "{", "unsigned", "OldValue", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OldValue", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "OldValue", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_Register", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "NewValue", ")", ".", "addReg", "(", "OldValue", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_Immediate", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "NewValue", ")", ".", "addReg", "(", "OldValue", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "InvertResult", ")", "{", "unsigned", "int", "Inverted", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Inverted", ")", ".", "addReg", "(", "NewValue", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["NewValue", "=", "Inverted", ";"], "File": "NyuziISelLowering", "Func": "EmitAtomicBinary", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8206, "Length": 458, "Cover_Rate": 0.7339743589743589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "mode", "=", "promote_function_mode", "(", "type", ",", "mode", ",", "&", "unsigned_p", ",", "func", ",", "<NUM_LIT>", ")", ";", "}", "memset", "(", "&", "args", ",", "<NUM_LIT>", ",", "sizeof", "args", ")", ";"], "ground_truth": ["return", "riscv_get_arg_info", "(", "&", "info", ",", "&", "args", ",", "mode", ",", "type", ",", "true", ",", "true", ")", ";"], "File": "riscv", "Func": "riscv_function_value", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8207, "Length": 53, "Cover_Rate": 0.6091954022988506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "if", "(", "SYMBOL_REF_P", "(", "symbol", ")", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "XSTR", "(", "symbol", ",", "<NUM_LIT>", ")", ")", ";", "else", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "symbol", ")", ")", ")", ";", "debug_rtx", "(", "symbol", ")", ";", "}", "}", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "df_set_regs_ever_live", "(", "TOC_REGISTER", ",", "true", ")", ";", "tocreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "TOC_REGISTER", ")", ";", "tocrel", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "symbol", ",", "tocreg", ")", ",", "UNSPEC_TOCREL", ")", ";", "if", "(", "TARGET_CMODEL", "==", "CMODEL_SMALL", "||", "can_create_pseudo_p", "(", ")", ")", "return", "tocrel", ";", "hi", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "copy_rtx", "(", "tocrel", ")", ")", ";"], "ground_truth": ["if", "(", "largetoc_reg", "!=", "NULL", ")", "{"], "File": "rs60008", "Func": "create_TOC_reference", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8208, "Length": 123, "Cover_Rate": 0.754601226993865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "sti", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["MRI", "=", "Parser", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "AAPAsmParser", "Func": "AAPAsmParser", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8209, "Length": 24, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ";"], "File": "ARMISelLowering109", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8210, "Length": 54, "Cover_Rate": 0.6067415730337079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "{", "SDValue", "ExA", "=", "DAG", ".", "getNode", "(", "ExAVX", ",", "dl", ",", "<STR_LIT>", ",", "A", ")", ";", "SDValue", "ExB", "=", "DAG", ".", "getNode", "(", "ExAVX", ",", "dl", ",", "<STR_LIT>", ",", "B", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExA", ",", "ExB", ")", ";", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mul", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Mul", ")", ";", "}", "SDValue", "ALo", "=", "extract128BitVector", "(", "A", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "BLo", "=", "extract128BitVector", "(", "B", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "AHi", "=", "extract128BitVector", "(", "A", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "BHi", "=", "extract128BitVector", "(", "B", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "ALo", "=", "DAG", ".", "getNode", "(", "ExAVX", ",", "dl", ",", "<STR_LIT>", ",", "ALo", ")", ";", "BLo", "=", "DAG", ".", "getNode", "(", "ExAVX", ",", "dl", ",", "<STR_LIT>", ",", "BLo", ")", ";", "AHi", "=", "DAG", ".", "getNode", "(", "ExAVX", ",", "dl", ",", "<STR_LIT>", ",", "AHi", ")", ";", "BHi", "=", "DAG", ".", "getNode", "(", "ExAVX", ",", "dl", ",", "<STR_LIT>", ",", "BHi", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ALo", ",", "BLo", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AHi", ",", "BHi", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "const", "int", "LoMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "int", "HiMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "Lo", ",", "Hi", ",", "LoMask", ")", ",", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "Lo", ",", "Hi", ",", "HiMask", ")", ")", ";", "}", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "ExA", "=", "DAG", ".", "getNode", "(", "ExAVX", ",", "dl", ",", "<STR_LIT>", ",", "A", ")", ";", "SDValue", "ExB", "=", "DAG", ".", "getNode", "(", "ExAVX", ",", "dl", ",", "<STR_LIT>", ",", "B", ")", ";"], "ground_truth": ["SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ExA", ",", "ExB", ")", ";"], "File": "X86ISelLowering184", "Func": "LowerMULH", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8211, "Length": 487, "Cover_Rate": 0.31809274983670804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstantFP", "(", "APF", ".", "convertToFloat", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ")", ";", "return", ";", "}"], "ground_truth": ["else", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{"], "File": "HexagonISelDAGToDAG41", "Func": "SelectConstantFP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8212, "Length": 59, "Cover_Rate": 0.3881578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EFlagsV3", "|=", "getElfMach", "(", "STI", ".", "getCPU", "(", ")", ")", ";", "if", "(", "getTargetID", "(", ")", "->", "isXnackOnOrAny", "(", ")", ")", "EFlagsV3", "|=", "ELF", "::", "EF_<ISA_LIT>_FEATURE_XNACK_V3", ";", "if", "(", "getTargetID", "(", ")", "->", "isSramEccOnOrAny", "(", ")", ")", "EFlagsV3", "|=", "ELF", "::", "EF_<ISA_LIT>_FEATURE_SRAMECC_V3", ";"], "ground_truth": ["return", "EFlagsV3", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8213, "Length": 46, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64SelectionDAGInfo13", "Func": "~AArch64SelectionDAGInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8214, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "switch", "(", "model", ")", "{", "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "return", "LowerToTLSGeneralDynamicModel32", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ")", ";", "case", "TLSModel", "::", "InitialExec", ":", "case", "TLSModel", "::", "LocalExec", ":", "return", "LowerToTLSExecModel", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ",", "model", ",", "false", ")", ";", "}", "}", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering77", "Func": "LowerGlobalTLSAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8215, "Length": 71, "Cover_Rate": 0.35858585858585856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "assert", "(", "(", "Offset", "+", "FulleSizeInBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "NumBytes", "<=", "FulleSizeInBytes", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "FulleSizeInBytes", "-", "<NUM_LIT>", "-", "i", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "}", "}", "<ISA_LIT>MCExpr", "::", "VariantKind", "RefKind", "=", "static_cast", "<", "<ISA_LIT>MCExpr", "::", "VariantKind", ">", "(", "Target", ".", "getRefKind", "(", ")", ")", ";", "if", "(", "<ISA_LIT>MCExpr", "::", "getSymbolLoc", "(", "RefKind", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_SABS", "||", "(", "!", "RefKind", "&&", "Fixup", ".", "getTargetKind", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SignedValue", "<", "<NUM_LIT>", ")", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", "&=", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "else", "Data", "[", "Offset", "+", "<NUM_LIT>", "]", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmBackend (2)1", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8216, "Length": 181, "Cover_Rate": 0.4905149051490515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "expandPostRAPseudo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8217, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "size_t", "Lanes", "=", "Op", ".", "getNumOperands", "(", ")", ";", "auto", "IsConstant", "=", "[", "]", "(", "const", "SDValue", "&", "V", ")", "{", "return", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "using", "Entry", "=", "std", "::", "pair", "<", "SDValue", ",", "size_t", ">", ";", "SmallVector", "<", "Entry", ",", "<NUM_LIT>", ">", "ValueCounts", ";", "size_t", "NumConst", "=", "<NUM_LIT>", ",", "NumDynamic", "=", "<NUM_LIT>", ";", "for", "(", "const", "SDValue", "&", "Lane", ":", "Op", "->", "op_values", "(", ")", ")", "{", "if", "(", "Lane", ".", "isUndef", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "IsConstant", "(", "Lane", ")", ")", "{", "NumConst", "++", ";", "}", "else", "{", "NumDynamic", "++", ";", "}", "auto", "CountIt", "=", "std", "::", "find_if", "(", "ValueCounts", ".", "begin", "(", ")", ",", "ValueCounts", ".", "end", "(", ")", ",", "[", "&", "Lane", "]", "(", "Entry", "A", ")", "{", "return", "A", ".", "first", "==", "Lane", ";", "}", ")", ";", "if", "(", "CountIt", "==", "ValueCounts", ".", "end", "(", ")", ")", "{", "ValueCounts", ".", "emplace_back", "(", "Lane", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "CountIt", "->", "second", "++", ";", "}", "}", "auto", "CommonIt", "=", "std", "::", "max_element", "(", "ValueCounts", ".", "begin", "(", ")", ",", "ValueCounts", ".", "end", "(", ")", ",", "[", "]", "(", "Entry", "A", ",", "Entry", "B", ")", "{", "return", "A", ".", "second", "<", "B", ".", "second", ";", "}", ")", ";", "assert", "(", "CommonIt", "!=", "ValueCounts", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "SplatValue", "=", "CommonIt", "->", "first", ";", "size_t", "NumCommon", "=", "CommonIt", "->", "second", ";", "if", "(", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", ")", "{", "const", "size_t", "ConstBytes", "=", "<NUM_LIT>", "+", "std", "::", "max", "(", "size_t", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "/", "Lanes", ")", ";", "const", "size_t", "SplatBytes", "=", "<NUM_LIT>", ";", "const", "size_t", "SplatConstBytes", "=", "SplatBytes", "+", "ConstBytes", ";"], "ground_truth": ["const", "size_t", "ReplaceBytes", "=", "<NUM_LIT>", ";"], "File": "WebAssemblyISelLowering11", "Func": "LowerBUILD_VECTOR", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8218, "Length": 300, "Cover_Rate": 0.436046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNIterativeScheduler", "::", "GCNIterativeScheduler", "(", "MachineSchedContext", "*", "C", ",", "StrategyKind", "S", ")", ":", "BaseClass", "(", "C", ",", "std", "::", "make_unique", "<", "SchedStrategyStub", ">", "(", ")", ")", ",", "Context", "(", "C", ")", ",", "Strategy", "(", "S", ")", ",", "UPTracker", "(", "*", "LIS", ")", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler14", "Func": "GCNIterativeScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8219, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "*", "getPreservedOperand", "(", ")", "const", "{"], "ground_truth": ["return", "Preserve", ";"], "File": "SIPeepholeSDWA", "Func": "getPreservedOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8220, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "{", "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Value", "<=", "(", "(", "unsigned", "int", ")", "pow", "(", "<NUM_LIT>", ",", "bits", ")", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "(", "unsigned", "int", ")", "Value", ";", "}", "else", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "TriCoreInstPrinter", "Func": "printZExtImm", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8221, "Length": 71, "Cover_Rate": 0.797752808988764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "FindAllocFrame", "(", "MachineBasicBlock", "&", "B", ")", "{"], "ground_truth": ["for", "(", "auto", "&", "I", ":", "B", ")", "if", "(", "IsAllocFrame", "(", "I", ")", ")", "return", "I", ";"], "File": "HexagonFrameLowering (2)3", "Func": "FindAllocFrame", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8222, "Length": 28, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setParent", "(", "RegionMRT", "*", "Region", ")", "{", "Parent", "=", "Region", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setParent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8223, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sel", "&=", "<NUM_LIT>", ";", "O", "<<", "cb", "<<", "<STR_LIT>", "<<", "sel", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "sel", ">=", "<NUM_LIT>", ")", "{", "sel", "-=", "<NUM_LIT>", ";", "O", "<<", "sel", ";"], "ground_truth": ["}", "else", "if", "(", "sel", ">=", "<NUM_LIT>", ")", "{"], "File": "AMDGPUInstPrinter12", "Func": "printSel", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8224, "Length": 40, "Cover_Rate": 0.31007751937984496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "trySelect", "(", "N", ")", ")", "return", ";"], "ground_truth": ["SelectCode", "(", "N", ")", ";"], "File": "AVRISelDAGToDAG", "Func": "Select", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8225, "Length": 25, "Cover_Rate": 0.373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TValIsAllOnes", "=", "FValIsAllOnes", ";", "FValIsAllZeros", "=", "TValIsAllZeros", ";", "}", "}", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "Cond", ")", "!=", "CondVT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "TValIsAllOnes", "&&", "FValIsAllZeros", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Cond", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "!", "TLI", ".", "isTypeLegal", "(", "CondVT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "TValIsAllOnes", ")", "{", "SDValue", "CastRHS", "=", "DAG", ".", "getBitcast", "(", "CondVT", ",", "RHS", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CondVT", ",", "Cond", ",", "CastRHS", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Or", ")", ";", "}", "if", "(", "FValIsAllZeros", ")", "{", "SDValue", "CastLHS", "=", "DAG", ".", "getBitcast", "(", "CondVT", ",", "LHS", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CondVT", ",", "Cond", ",", "CastLHS", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "And", ")", ";", "}", "if", "(", "TValIsAllZeros", ")", "{", "MVT", "AndNVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "CondVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "CastCond", "=", "DAG", ".", "getBitcast", "(", "AndNVT", ",", "Cond", ")", ";", "SDValue", "CastRHS", "=", "DAG", ".", "getBitcast", "(", "AndNVT", ",", "RHS", ")", ";", "SDValue", "AndN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "AndNVT", ",", "CastCond", ",", "CastRHS", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "AndN", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering112", "Func": "combineVSelectWithAllOnesOrZeros", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8226, "Length": 240, "Cover_Rate": 0.35502958579881655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRm", "(", "insn", ")", ")", ")", ")", ";", "OpIdx", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "DisassembleBrMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8227, "Length": 92, "Cover_Rate": 0.5679012345679012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolution", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCCTRLoops18", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8228, "Length": 19, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIPrepareScratchRegs1", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8229, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ShiftOffset", "=", "Signed", "?", "B", ".", "buildAShr", "(", "S64", ",", "SrcReg", ",", "OffsetReg", ")", ":", "B", ".", "buildLShr", "(", "S64", ",", "SrcReg", ",", "OffsetReg", ")", ";", "auto", "UnmergeSOffset", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "ShiftOffset", ")", ";", "if", "(", "auto", "ConstWidth", "=", "getIConstantVRegValWithLookThrough", "(", "WidthReg", ",", "MRI", ")", ")", "{", "auto", "Zero", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "WidthImm", "=", "ConstWidth", "->", "Value", ".", "getZExtValue", "(", ")", ";", "if", "(", "WidthImm", "<=", "<NUM_LIT>", ")", "{", "auto", "Extract", "=", "Signed", "?", "B", ".", "buildSbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "WidthReg", ")", ":", "B", ".", "buildUbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "WidthReg", ")", ";", "auto", "Extend", "=", "Signed", "?", "B", ".", "buildAShr", "(", "S32", ",", "Extract", ",", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ")", ":", "Zero", ";", "B", ".", "buildMerge", "(", "DstReg", ",", "{", "Extract", ",", "Extend", "}", ")", ";", "}", "else", "{", "auto", "UpperWidth", "=", "B", ".", "buildConstant", "(", "S32", ",", "WidthImm", "-", "<NUM_LIT>", ")", ";", "auto", "Extract", "=", "Signed", "?", "B", ".", "buildSbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "UpperWidth", ")", ":", "B", ".", "buildUbfx", "(", "S32", ",", "UnmergeSOffset", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "UpperWidth", ")", ";", "B", ".", "buildMerge", "(", "DstReg", ",", "{", "UnmergeSOffset", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Extract", "}", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "ExtShift", "=", "B", ".", "buildSub", "(", "S32", ",", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ",", "WidthReg", ")", ";", "auto", "SignBit", "=", "B", ".", "buildShl", "(", "S64", ",", "ShiftOffset", ",", "ExtShift", ")", ";", "if", "(", "Signed", ")", "B", ".", "buildAShr", "(", "S64", ",", "SignBit", ",", "ExtShift", ")", ";", "else", "B", ".", "buildLShr", "(", "S64", ",", "SignBit", ",", "ExtShift", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo16", "Func": "applyMappingBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8230, "Length": 324, "Cover_Rate": 0.4563380281690141, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isProperty", "(", ")", "const", "{"], "ground_truth": ["return", "IsSpecial", ";"], "File": "HexagonConstPropagation", "Func": "isProperty", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8231, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "StackPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MachineInstr", "*", "LDRXpost", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Et", "=", "MBB", ".", "insert", "(", "Et", ",", "LDRXpost", ")", ";", "}", "if", "(", "MInfo", ".", "FrameConstructionID", "==", "MachineOutlinerTailCall", "||", "MInfo", ".", "FrameConstructionID", "==", "MachineOutlinerThunk", ")", "return", ";", "MachineInstr", "*", "ret", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ";", "MBB", ".", "insert", "(", "MBB", ".", "end", "(", ")", ",", "ret", ")", ";"], "ground_truth": ["if", "(", "MInfo", ".", "FrameConstructionID", "==", "MachineOutlinerNoLRSave", ")", "return", ";"], "File": "AArch64InstrInfo37", "Func": "insertOutlinerEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8232, "Length": 216, "Cover_Rate": 0.3606010016694491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckVLDnAlign", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "checkVLDnAccessAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8233, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "PICLabel", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "assert", "(", "model", "==", "TLSModel", "::", "LocalExec", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering132", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8234, "Length": 181, "Cover_Rate": 0.4547738693467337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const", "unsigned", "DefaultSafety", "=", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "-", "FP", "-", "DefaultSafety", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCRegisterInfo3", "Func": "getRegPressureLimit", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8235, "Length": 77, "Cover_Rate": 0.4935897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "adjust_address", "(", "tramp_mem", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "tramp_mem", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_ic_invalidate_line", "(", "tramp", ")", ")", ";", "return", ";", "}", "tramp_templ", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "fixed_len", "=", "TRAMPOLINE_SIZE", "-", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "Pmode", ")", ";", "tramp_templ", "=", "gen_datalabel_ref", "(", "tramp_templ", ")", ";", "dst", "=", "tramp_mem", ";", "src", "=", "gen_const_mem", "(", "BLKmode", ",", "tramp_templ", ")", ";", "set_mem_align", "(", "dst", ",", "<NUM_LIT>", ")", ";", "set_mem_align", "(", "src", ",", "<NUM_LIT>", ")", ";", "emit_block_move", "(", "dst", ",", "src", ",", "GEN_INT", "(", "fixed_len", ")", ",", "BLOCK_OP_NORMAL", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "tramp_mem", ",", "Pmode", ",", "fixed_len", ")", ",", "fnaddr", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "tramp_mem", ",", "Pmode", ",", "fixed_len", "+", "GET_MODE_SIZE", "(", "Pmode", ")", ")", ",", "cxt", ")", ";", "emit_insn", "(", "gen_ic_invalidate_line", "(", "tramp", ")", ")", ";", "return", ";", "}", "else", "if", "(", "TARGET_SHMEDIA", ")", "{", "rtx", "quad0", "=", "gen_reg_rtx", "(", "DImode", ")", ",", "cxtload", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "quad1", "=", "gen_reg_rtx", "(", "DImode", ")", ",", "quad2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "movishori", "=", "force_reg", "(", "V2HImode", ",", "(", "simplify_gen_subreg", "(", "V2HImode", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ")", ";", "rtx", "ptabs", "=", "force_reg", "(", "DImode", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "rtx", "blink", "=", "force_reg", "(", "DImode", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "tramp", "=", "force_reg", "(", "Pmode", ",", "tramp", ")", ";", "fnaddr", "=", "force_reg", "(", "SImode", ",", "fnaddr", ")", ";", "cxt", "=", "force_reg", "(", "SImode", ",", "cxt", ")", ";", "emit_insn", "(", "gen_mshflo_w_x", "(", "gen_rtx_SUBREG", "(", "V4HImode", ",", "quad0", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "V2HImode", ",", "fnaddr", ",", "<NUM_LIT>", ")", ",", "movishori", ")", ")", ";", "emit_insn", "(", "gen_rotrdi3_mextr", "(", "quad0", ",", "quad0", ",", "GEN_INT", "(", "TARGET_LITTLE_ENDIAN", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_ashldi3_media", "(", "quad0", ",", "quad0", ",", "const2_rtx", ")", ")", ";", "emit_move_insn", "(", "change_address", "(", "tramp_mem", ",", "DImode", ",", "NULL_RTX", ")", ",", "quad0", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_mshflo_w_x", "(", "gen_rtx_SUBREG", "(", "V4HImode", ",", "cxtload", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "V2HImode", ",", "cxt", ",", "<NUM_LIT>", ")", ",", "movishori", ")", ")", ";"], "File": "sh3", "Func": "sh_initialize_trampoline", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8236, "Length": 367, "Cover_Rate": 0.3429906542056075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocator", "::", "DWord", "A", "=", "helper_extract_movw_movt_addend", "(", "pReloc", ".", "target", "(", ")", ")", "+", "pReloc", ".", "addend", "(", ")", ";"], "ground_truth": ["Relocator", "::", "DWord", "X", "=", "S", "+", "A", "-", "P", ";"], "File": "ARMRelocator", "Func": "movt_prel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8237, "Length": 31, "Cover_Rate": 0.32978723404255317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "visium_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "*", ">", "&", ",", "vec", "<", "rtx", ">", "&", "clobbers", ",", "HARD_REG_SET", "&", "clobbered_regs", ",", "location_t", ")", "{", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REGNUM", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "FLAGS_REGNUM", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "visium", "Func": "visium_md_asm_adjust", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 8238, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getFunctionAlignment", "(", "const", "Function", "*", "F", ")", "const", "{", "return", "F", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "getFunctionAlignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8239, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun_frame_layout", ".", "f0_offset", "=", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";", "cfun_frame_layout", ".", "f4_offset", "=", "cfun_frame_layout", ".", "f0_offset", "+", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "f8_offset", "=", "-", "cfun_frame_layout", ".", "high_fprs", "*", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "gprs_offset", "=", "(", "cfun_frame_layout", ".", "first_save_gpr_slot", "*", "UNITS_PER_WORD", ")", ";", "}", "else", "if", "(", "TARGET_BACKCHAIN", ")", "{", "cfun_frame_layout", ".", "backchain_offset", "=", "(", "STACK_POINTER_OFFSET", "-", "UNITS_PER_WORD", ")", ";", "cfun_frame_layout", ".", "gprs_offset", "=", "(", "cfun_frame_layout", ".", "backchain_offset", "-", "(", "STACK_POINTER_REGNUM", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", "+", "<NUM_LIT>", ")", "*", "UNITS_PER_WORD", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "cfun_frame_layout", ".", "f4_offset", "=", "(", "cfun_frame_layout", ".", "gprs_offset", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "f0_offset", "=", "(", "cfun_frame_layout", ".", "f4_offset", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "cfun_frame_layout", ".", "f0_offset", "=", "(", "(", "cfun_frame_layout", ".", "gprs_offset", "&", "~", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "f4_offset", "=", "(", "cfun_frame_layout", ".", "f0_offset", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "}", "else", "{", "cfun_frame_layout", ".", "f4_offset", "=", "(", "STACK_POINTER_OFFSET", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "f0_offset", "=", "(", "cfun_frame_layout", ".", "f4_offset", "-", "<NUM_LIT>", "*", "(", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", "+", "cfun_fpr_bit_p", "(", "<NUM_LIT>", ")", ")", ")", ";", "cfun_frame_layout", ".", "gprs_offset", "=", "cfun_frame_layout", ".", "f0_offset", "-", "cfun_gprs_save_area_size", ";", "}", "if", "(", "current_function_is_leaf", "&&", "!", "TARGET_TPF_PROFILING", "&&", "cfun_frame_layout", ".", "frame_size", "==", "<NUM_LIT>", "&&", "!", "cfun_save_high_fprs_p", "&&", "!", "current_function_calls_alloca", "&&", "!", "current_function_stdarg", ")", "return", ";", "if", "(", "!", "TARGET_PACKED_STACK", ")", "cfun_frame_layout", ".", "frame_size", "+=", "(", "STACK_POINTER_OFFSET", "+", "current_function_outgoing_args_size", "+", "cfun_frame_layout", ".", "high_fprs", "*", "<NUM_LIT>", ")", ";", "else", "{", "if", "(", "TARGET_BACKCHAIN", ")", "cfun_frame_layout", ".", "frame_size", "+=", "UNITS_PER_WORD", ";", "cfun_frame_layout", ".", "f8_offset", "=", "(", "MIN", "(", "MIN", "(", "cfun_frame_layout", ".", "f0_offset", ",", "cfun_frame_layout", ".", "f4_offset", ")", ",", "cfun_frame_layout", ".", "gprs_offset", ")", "-", "cfun_frame_layout", ".", "high_fprs", "*", "<NUM_LIT>", ")", ";", "cfun_frame_layout", ".", "frame_size", "+=", "cfun_frame_layout", ".", "high_fprs", "*", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "cfun_fpr_bit_p", "(", "i", ")", ")", "cfun_frame_layout", ".", "frame_size", "+=", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "frame_size", "+=", "cfun_gprs_save_area_size", ";", "cfun_frame_layout", ".", "frame_size", "=", "(", "(", "cfun_frame_layout", ".", "frame_size", "+", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", "&", "~", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["cfun_frame_layout", ".", "frame_size", "+=", "current_function_outgoing_args_size", ";"], "File": "s3903", "Func": "s390_frame_info", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8240, "Length": 420, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NativeWidth", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "Type", "*", "MemType", "=", "AI", "->", "getType", "(", ")", ";", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", ">", "NativeWidth", ")", "return", "needsCmpXchgNb", "(", "MemType", ")", ";"], "ground_truth": ["AtomicRMWInst", "::", "BinOp", "Op", "=", "AI", "->", "getOperation", "(", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "shouldExpandAtomicRMWInIR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8241, "Length": 51, "Cover_Rate": 0.35172413793103446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "ExtMI", "=", "MF", ".", "CreateMachineInstr", "(", "HII", "->", "get", "(", "<STR_LIT>", ")", ",", "DebugLoc", "(", ")", ")", ";"], "ground_truth": ["bool", "Avail", "=", "ResourceTracker", "->", "canReserveResources", "(", "ExtMI", ")", ";"], "File": "HexagonVLIWPacketizer35", "Func": "tryAllocateResourcesForConstExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8242, "Length": 30, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JTI", "=", "(", "(", "<ISA_LIT>TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "II", "=", "(", "(", "const", "<ISA_LIT>TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getInstrInfo", "(", ")", ";", "TD", "=", "(", "(", "const", "<ISA_LIT>TargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getDataLayout", "(", ")", ";", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "MCPEs", "=", "&", "MF", ".", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "MJTEs", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getJumpTableInfo", "(", ")", ")", "MJTEs", "=", "&", "MF", ".", "getJumpTableInfo", "(", ")", "->", "getJumpTables", "(", ")", ";", "JTI", "->", "Initialize", "(", "MF", ",", "IsPIC", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "E", ";", "++", "MBB", ")", "{", "MCE", ".", "StartMachineBasicBlock", "(", "MBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "I", "=", "MBB", "->", "instr_begin", "(", ")", ",", "E", "=", "MBB", "->", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitInstruction", "(", "*", "I", ")", ";", "}"], "ground_truth": ["}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";"], "File": "MipsCodeEmitter5", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8243, "Length": 236, "Cover_Rate": 0.944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "else", "if", "(", "TII", "->", "isDisableWQM", "(", "MI", ")", ")", "{", "BBI", ".", "Needs", "|=", "StateExact", ";", "if", "(", "!", "(", "BBI", ".", "InNeeds", "&", "StateExact", ")", ")", "{", "BBI", ".", "InNeeds", "|=", "StateExact", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "GlobalFlags", "|=", "StateExact", ";", "III", ".", "Disabled", "=", "StateWQM", "|", "StateWWM", ";", "continue", ";", "}", "else", "{", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "LiveMaskQueries", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "WQMOutputs", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "Reg", ")", "&&", "TRI", "->", "hasVGPRs", "(", "TRI", "->", "getPhysRegClass", "(", "Reg", ")", ")", ")", "{", "Flags", "=", "StateWQM", ";", "break", ";", "}", "}", "}", "if", "(", "!", "Flags", ")", "continue", ";", "}", "markInstruction", "(", "MI", ",", "Flags", ",", "Worklist", ")", ";", "GlobalFlags", "|=", "Flags", ";", "}", "}", "if", "(", "GlobalFlags", "&", "StateWQM", ")", "{", "for", "(", "MachineInstr", "*", "MI", ":", "SetInactiveInstrs", ")", "markInstruction", "(", "*", "MI", ",", "StateWQM", ",", "Worklist", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "scanInstructions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8244, "Length": 201, "Cover_Rate": 0.35575221238938054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getConstrainedRegClassForOperand", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{"], "ground_truth": ["if", "(", "const", "RegisterBank", "*", "RB", "=", "MRI", ".", "getRegBankOrNull", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "getRegClassForTypeOnBank", "(", "MRI", ".", "getType", "(", "MO", ".", "getReg", "(", ")", ")", ",", "*", "RB", ",", "MRI", ")", ";"], "File": "SIRegisterInfo10", "Func": "getConstrainedRegClassForOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8245, "Length": 57, "Cover_Rate": 0.9344262295081968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ZeroExt", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "VecV", ")", ";", "assert", "(", "ty", "(", "VecV", ")", ".", "getVectorNumElements", "(", ")", "==", "ResTy", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "True", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "False", "=", "getZero", "(", "dl", ",", "ResTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getSelect", "(", "dl", ",", "ResTy", ",", "VecV", ",", "True", ",", "False", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX", "Func": "extendHvxVectorPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8246, "Length": 91, "Cover_Rate": 0.6893939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_blend_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__W", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_blendmps_512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_blend_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8247, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "POTReg", "=", "getPOTBaseRegister", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ")", "{", "return", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "POTReg", ",", "PtrVT", ")", ";", "}", "else", "{", "SDValue", "POTAddress", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "POTAddress", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "POTAddress", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "POTReg", ",", "POTAddress", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "POTAddress", ",", "Chain", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "File": "AArch64ISelLowering4", "Func": "LowerPOT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8248, "Length": 112, "Cover_Rate": 0.6473988439306358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size", "<=", "<NUM_LIT>", ")", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "size_int_rtx", ")", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", "-", "size", ")", ")", ")", ";", "}", "else", "{", "rtx", "size_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "size_rtx", ",", "size_int_rtx", ")", ";", "insn", "=", "emit_insn", "(", "gen_stack_pointer_inc", "(", "size_rtx", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_stack_pointer_inc", "(", "size_int_rtx", ")", ")", ";", "}", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "size_int_rtx", "=", "GEN_INT", "(", "-", "size", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "emit_window_save", "(", "size_int_rtx", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "emit_window_save", "(", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", "-", "size", ")", ")", ")", ";", "emit_insn", "(", "gen_frame_blockage", "(", ")", ")", ";", "}", "else", "{", "rtx", "size_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "size_rtx", ",", "size_int_rtx", ")", ";", "emit_window_save", "(", "size_rtx", ")", ";", "}", "}", "if", "(", "sparc_leaf_function_p", ")", "{", "sparc_frame_base_reg", "=", "stack_pointer_rtx", ";"], "ground_truth": ["sparc_frame_base_offset", "=", "size", "+", "SPARC_STACK_BIAS", ";"], "File": "sparc", "Func": "sparc_expand_prologue", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8249, "Length": 212, "Cover_Rate": 0.5608465608465608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantFP", "*", "Cnt", "=", "MO", ".", "getFPImm", "(", ")", ";", "const", "APFloat", "&", "Val", "=", "Cnt", "->", "getValueAPF", "(", ")", ";", "switch", "(", "Cnt", "->", "getType", "(", ")", "->", "getTypeID", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "Type", "::", "HalfTyID", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>FloatMCExpr", "::", "createConstantFPHalf", "(", "Val", ",", "OutContext", ")", ")", ";", "break", ";", "case", "Type", "::", "FloatTyID", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "<ISA_LIT>FloatMCExpr", "::", "createConstantFPSingle", "(", "Val", ",", "OutContext", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "NVPTXAsmPrinter15", "Func": "lowerOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8250, "Length": 90, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "XCoreInstrInfo1", "Func": "isLoadFromStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8251, "Length": 75, "Cover_Rate": 0.7075471698113207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsFrameIndex", "(", "int", "Index", ")", "{"], "ground_truth": ["VarArgsFrameIndex", "=", "Index", ";"], "File": "DLXMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8252, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "insn", "==", "<NUM_LIT>", "||", "(", "active_insn_p", "(", "insn", ")", "&&", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "!", "NOTE_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "UNSPEC_VOLATILE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "PARALLEL", ")", ")", "break", ";", "}"], "ground_truth": ["return", "insn", ";"], "File": "arc", "Func": "arc_active_insn", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8253, "Length": 57, "Cover_Rate": 0.7808219178082192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BranchRelaxation", "::", "relaxBranchInstructions", "(", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", "->", "begin", "(", ")", ";", "I", "!=", "MF", "->", "end", "(", ")", ";", "++", "I", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "I", ";", "MachineInstr", "*", "MI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "isConditionalBranch", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isBlockInRange", "(", "MI", ",", "getDestBlock", "(", "MI", ")", ",", "getBranchDisplacementBits", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "fixupConditionalBranch", "(", "MI", ")", ";", "++", "NumRelaxed", ";", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "AArch64BranchRelaxation10", "Func": "relaxBranchInstructions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8254, "Length": 99, "Cover_Rate": 0.9519230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "<STR_LIT>", ";"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "File": "Dcpu16Subtarget", "Func": "DCPU16Subtarget", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8255, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "frv_split_double_load", "(", "rtx", "dest", ",", "rtx", "source", ")", "{", "int", "regno", "=", "REGNO", "(", "dest", ")", ";", "rtx", "dest1", "=", "gen_highpart", "(", "SImode", ",", "dest", ")", ";", "rtx", "dest2", "=", "gen_lowpart", "(", "SImode", ",", "dest", ")", ";", "rtx", "address", "=", "XEXP", "(", "source", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "address", ")", "==", "PRE_MODIFY", "||", "!", "refers_to_regno_p", "(", "regno", ",", "address", ")", ")", "{"], "File": "frv", "Func": "frv_split_double_load", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 8256, "Length": 66, "Cover_Rate": 0.5196850393700787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isEXP", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8257, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "CAHPInstPrinter", "Func": "printRegName", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8258, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "getEffectiveCallingConv", "(", "CalleeCC", ",", "isVarArg", ")", ",", "getEffectiveCallingConv", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForReturn", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForReturn", "(", "CallerCC", ",", "CallerF", ".", "isVarArg", "(", ")", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>BaseRegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "CalleeCC", "!=", "CallerCC", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "const", "<ISA_LIT>FunctionInfo", "*", "AFI_Caller", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8259, "Length": 320, "Cover_Rate": 0.4204993429697766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "forceScalarizeMaskedGather", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{"], "ground_truth": ["unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VTy", ")", "->", "getNumElements", "(", ")", ";"], "File": "X86TargetTransformInfo10", "Func": "forceScalarizeMaskedGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8260, "Length": 28, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitCOMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8261, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", "->", "getOperand", "(", "TypeOp", ")", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["auto", "*", "VecTy", "=", "cast", "<", "FixedVectorType", ">", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";"], "File": "MVETailPredication", "Func": "getVectorType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8262, "Length": 37, "Cover_Rate": 0.49333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine16", "Func": "addRegAssignmentFast", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8263, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "DefinesPredicate", "(", "MachineInstr", "*", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo10", "Func": "DefinesPredicate", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8264, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "MVT", "SVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "isHVXVectorType", "(", "SVT", ",", "true", ")", ")", "return", "allowsHvxMisalignedMemoryAccesses", "(", "SVT", ",", "Alignment", ",", "Flags", ",", "Fast", ")", ";"], "File": "HexagonISelLowering103", "Func": "allowsMisalignedMemoryAccesses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8265, "Length": 57, "Cover_Rate": 0.8142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "auto", "&", "Loc", ":", "RVLocs", ")", "{", "SDValue", "RV", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Loc", ".", "getLocReg", "(", ")", ",", "Loc", ".", "getValVT", "(", ")", ",", "InGlue", ")", ";", "Chain", "=", "RV", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "RV", ")", ";"], "ground_truth": ["}"], "File": "TeakISelLowering", "Func": "LowerCallResult", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8266, "Length": 101, "Cover_Rate": 0.63125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "isSaveCalleeSavedRegsCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8267, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_msub_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "__m128d", "__C", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddpd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "-", "(", "__v2df", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fma4intrin", "Func": "_mm_msub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8268, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "AM", ".", "HasBaseReg", ")", "break", ";", "return", "false", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "FISCISelLowering", "Func": "isLegalAddressingMode", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8269, "Length": 33, "Cover_Rate": 0.4714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GCNTTIImpl", "::", "getLoadStoreVecRegBitWidth", "(", "unsigned", "AddrSpace", ")", "const", "{", "if", "(", "AddrSpace", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "{", "return", "<NUM_LIT>", ";", "}", "if", "(", "AddrSpace", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "return", "<NUM_LIT>", ";", "if", "(", "AddrSpace", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "return", "<NUM_LIT>", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUTargetTransformInfo17", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8270, "Length": 80, "Cover_Rate": 0.9876543209876543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "s390_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", ")", "if", "(", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "==", "old_reg", "||", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "==", "new_reg", ")", "return", "false", ";", "if", "(", "GENERAL_REGNO_P", "(", "new_reg", ")", "&&", "!", "call_really_used_regs", "[", "new_reg", "]", "&&", "cfun_gpr_save_slot", "(", "new_reg", ")", "==", "SAVE_SLOT_NONE", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "s3905", "Func": "s390_hard_regno_rename_ok", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8271, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "getGlobalAddressWrapper", "(", "GA", ",", "GV", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering", "Func": "LowerGlobalAddress", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8272, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "DeferredEraseSetIter", "I", "=", "EraseSet", ".", "begin", "(", ")", ",", "E", "=", "EraseSet", ".", "end", "(", ")", ";", "I", "!=", "E", ";"], "ground_truth": ["I", "++", ")", "{"], "File": "JVMCopyElision", "Func": "Cleanup", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8273, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FixupKind", "==", "FK_<ISA_LIT>_PCrel", ";"], "ground_truth": ["}"], "File": "PatmosFixupKinds", "Func": "isPCRELFixupKind", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8274, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{"], "ground_truth": ["MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "File": "WebAssemblyMCTargetDesc (2)", "Func": "createWebAssemblyMCInstrInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8275, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CFALUBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasCFAluBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8276, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "LParen", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isParenExpr", "=", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Dollar", ")", "{", "if", "(", "parseMemOffset", "(", "IdVal", ",", "isParenExpr", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "<ISA_LIT>Operand", "&", "Mnemonic", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "Base", "=", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "E", ",", "*", "this", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "std", "::", "move", "(", "Base", ")", ",", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "Res", "=", "parseAnyRegister", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{"], "ground_truth": ["Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser37", "Func": "parseMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8277, "Length": 319, "Cover_Rate": 0.5406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "al", "==", "NULL", ")", "{", "size_t", "buf_len", ";", "char", "*", "linksym", ";", "tree", "id", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'*'", ")", "name", "++", ";", "id", "=", "maybe_get_identifier", "(", "name", ")", ";", "if", "(", "id", ")", "{", "while", "(", "IDENTIFIER_TRANSPARENT_ALIAS", "(", "id", ")", ")", "id", "=", "TREE_CHAIN", "(", "id", ")", ";", "name", "=", "IDENTIFIER_POINTER", "(", "id", ")", ";", "}", "buf_len", "=", "strlen", "(", "name", ")", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "linksym", "=", "(", "char", "*", ")", "alloca", "(", "buf_len", ")", ";", "snprintf", "(", "linksym", ",", "buf_len", ",", "<STR_LIT>", ",", "cfun", "->", "funcdef_no", ",", "name", ")", ";"], "ground_truth": ["al", "=", "ggc_alloc", "<", "alpha_links", ">", "(", ")", ";"], "File": "alpha4", "Func": "alpha_use_linkage", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8278, "Length": 109, "Cover_Rate": 0.39636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "save_blink", ")", "{", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "frame_allocated", "+=", "frame_save_reg", "(", "reg", ",", "offset", ")", ";", "offset", "=", "<NUM_LIT>", ";", "}", "if", "(", "reg_size", "||", "offset", ")", "{", "frame_stack_add", "(", "offset", "-", "reg_size", ")", ";", "frame_allocated", "+=", "nregs", "*", "UNITS_PER_WORD", "-", "offset", ";", "offset", "=", "<NUM_LIT>", ";", "}", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nregs", "+", "<NUM_LIT>", ")", ")", ";", "indx", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "nregs", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ")", ";", "for", "(", "regno", "=", "start_reg", ",", "indx", "=", "<NUM_LIT>", ",", "off", "=", "<NUM_LIT>", ";", "regno", "<=", "end_reg", ";", "regno", "++", ",", "indx", "++", ",", "off", "+=", "UNITS_PER_WORD", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "off", ")", ")", ";", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", "=", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "indx", ")", ")", "=", "<NUM_LIT>", ";", "gmask", "=", "gmask", "&", "~", "(", "<NUM_LIT>", "<<", "regno", ")", ";", "}", "insn", "=", "frame_insn", "(", "insn", ")", ";", "for", "(", "regno", "=", "start_reg", ",", "off", "=", "<NUM_LIT>", ";", "regno", "<=", "end_reg", ";", "regno", "++", ",", "off", "+=", "UNITS_PER_WORD", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "off", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_OFFSET", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "if", "(", "arc_must_save_return_addr", "(", "cfun", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ",", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "reg_size", ")", ")", ")", ")", ";", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<=", "GMASK_LEN", ";", "regno", "++", ")", "{"], "ground_truth": ["if", "(", "(", "gmask", "&", "(", "<NUM_LIT>", "<<", "regno", ")", ")", "==", "<NUM_LIT>", ")", "continue", ";"], "File": "arc", "Func": "arc_save_callee_milli", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8279, "Length": 325, "Cover_Rate": 0.655241935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "uint8_t", "OSABI", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ECLairAsmBackend", "Func": "ECLairAsmBackend", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8280, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";", "return", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "getPICJumpTableRelocBaseExpr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8281, "Length": 35, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2q_dup_f16", "(", "const", "float16_t", "*", "__a", ")", "{", "float16x8x2_t", "ret", ";", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_ld2rv8hf", "(", "(", "const", "__builtin_aarch64_simd_hf", "*", ")", "__a", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float16x8_t", ")", "__builtin_aarch64_get_qregoiv8hf", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon3_vld2q_dup_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8282, "Length": 43, "Cover_Rate": 0.7049180327868853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "int64_t", "Offset", "=", "SPOffsetFromCFA", "+", "RegSpillOffsets", "[", "Reg", "]", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}", "uint64_t", "StackSize", "=", "getAllocatedStackSize", "(", "MF", ")", ";", "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "SPOffsetFromCFA", "+", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "unsigned", "IgnoredFrameReg", ";", "int64_t", "Offset", "=", "getFrameIndexReference", "(", "MF", ",", "Save", ".", "getFrameIdx", "(", ")", ",", "IgnoredFrameReg", ")", ";"], "ground_truth": ["unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "SPOffsetFromCFA", "+", "Offset", ")", ")", ";"], "File": "SystemZFrameLowering12", "Func": "emitPrologue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8283, "Length": 516, "Cover_Rate": 0.671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "SystemZRegisterInfo15", "Func": "getReservedRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8284, "Length": 67, "Cover_Rate": 0.4652777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";"], "ground_truth": ["return", "ProcessFunction", "(", ")", ";"], "File": "JVMIRDecorator", "Func": "runOnFunction", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8285, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "MMI", "->", "AnalyzeModule", "(", "M", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ".", "Initialize", "(", "OutContext", ",", "TM", ")", ";", "Mang", "=", "new", "Mangler", "(", "OutContext", ",", "*", "TM", ".", "getDataLayout", "(", ")", ")", ";", "emitHeader", "(", "M", ",", "OS1", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "recordAndEmitFilenames", "(", "M", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Str2", ";", "raw_svector_ostream", "OS2", "(", "Str2", ")", ";", "emitDeclarations", "(", "M", ",", "OS2", ")", ";", "SmallVector", "<", "GlobalVariable", "*", ",", "<NUM_LIT>", ">", "Globals", ";", "DenseSet", "<", "GlobalVariable", "*", ">", "GVVisited", ";", "DenseSet", "<", "GlobalVariable", "*", ">", "GVVisiting", ";"], "ground_truth": ["for", "(", "Module", "::", "global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";"], "File": "NVPTXAsmPrinter30", "Func": "doInitialization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8286, "Length": 145, "Cover_Rate": 0.5330882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float", "__a", "[", "<NUM_LIT>", "]", ";", "__m128", "__v", ";", "}", "__u", ";", "__u", ".", "__a", "[", "<NUM_LIT>", "]", "=", "__W", ";", "__u", ".", "__a", "[", "<NUM_LIT>", "]", "=", "__X", ";", "__u", ".", "__a", "[", "<NUM_LIT>", "]", "=", "__Y", ";", "__u", ".", "__a", "[", "<NUM_LIT>", "]", "=", "__Z", ";"], "ground_truth": ["return", "__u", ".", "__v", ";"], "File": "xmmintrin4", "Func": "_mm_set_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8287, "Length": 55, "Cover_Rate": 0.7432432432432432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ")", ";", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel77", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8288, "Length": 75, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addInstSyncBarrierOptOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getInstSyncBarrierOpt", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addInstSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8289, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "cr16_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "to", ")", "{"], "ground_truth": ["return", "(", "to", "!=", "GENERAL_REGS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "cr16", "Func": "cr16_register_move_cost", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8290, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "ret", "(", "Cond", "c", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "c", ")", ";"], "File": "disassembler", "Func": "ret", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8291, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LImm", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "LImm", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARCDisassembler8", "Func": "DecodeStLImmInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8292, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "isCLUIImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8293, "Length": 36, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", "&&", "needsSPWriteback", "(", "MF", ",", "*", "MF", ".", "getFrameInfo", "(", ")", ")", ")", "{"], "ground_truth": ["DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "File": "WebAssemblyFrameLowering21", "Func": "eliminateCallFramePseudoInstr", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8294, "Length": 76, "Cover_Rate": 0.608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasFP64", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasFP64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8295, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "rtx_insn", "*", "end", "=", "BB_END", "(", "bb", ")", ";", "rtx_insn", "*", "call_insn", "=", "NULL", ";", "if", "(", "bb", "->", "flags", "&", "BB_NON_LOCAL_GOTO_TARGET", ")", "{", "rtx_insn", "*", "label", "=", "NULL", ";", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", "insn", "!=", "end", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "LABEL_P", "(", "insn", ")", ")", "label", "=", "insn", ";", "if", "(", "NOTE_INSN_BASIC_BLOCK_P", "(", "insn", ")", ")", "label", "=", "insn", ";", "if", "(", "INSN_P", "(", "insn", ")", ")", "break", ";", "}", "gcc_assert", "(", "label", ")", ";", "emit_insn_after", "(", "aarch64_speculation_establish_tracker", "(", ")", ",", "label", ")", ";", "}", "for", "(", "insn", "=", "BB_HEAD", "(", "bb", ")", ";", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "(", "get_attr_speculation_barrier", "(", "insn", ")", "==", "SPECULATION_BARRIER_TRUE", ")", ")", "{", "if", "(", "call_insn", ")", "{", "emit_insn_after", "(", "aarch64_speculation_establish_tracker", "(", ")", ",", "call_insn", ")", ";", "call_insn", "=", "NULL", ";", "}", "needs_tracking", "=", "true", ";", "}", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "bool", "tailcall", "=", "(", "SIBLING_CALL_P", "(", "insn", ")", "||", "find_reg_note", "(", "insn", ",", "REG_NORETURN", ",", "NULL_RTX", ")", ")", ";", "if", "(", "tailcall", "&&", "(", "need_second_pass", "||", "!", "needs_tracking", ")", ")", "{", "fixups_pending", "++", ";", "need_second_pass", "=", "true", ";", "break", ";", "}", "needs_tracking", "=", "true", ";", "if", "(", "!", "call_insn", ")", "emit_insn_before", "(", "aarch64_speculation_clobber_sp", "(", ")", ",", "insn", ")", ";", "if", "(", "!", "tailcall", ")", "call_insn", "=", "insn", ";", "else", "call_insn", "=", "NULL", ";", "}", "if", "(", "insn", "==", "end", ")", "break", ";", "}", "if", "(", "call_insn", ")", "{", "rtx_insn", "*", "seq", "=", "aarch64_speculation_establish_tracker", "(", ")", ";", "for", "(", "insn", "=", "call_insn", ";", "insn", "!=", "end", "&&", "DEBUG_INSN_P", "(", "NEXT_INSN", "(", "insn", ")", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ";", "if", "(", "insn", "==", "end", ")", "{", "edge", "e", "=", "find_fallthru_edge", "(", "bb", "->", "succs", ")", ";", "if", "(", "e", ")", "{", "if", "(", "!", "INSN_P", "(", "seq", ")", ")", "{", "start_sequence", "(", ")", ";", "emit_insn", "(", "seq", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "}", "for", "(", "rtx_insn", "*", "list", "=", "seq", ";", "list", ";", "list", "=", "NEXT_INSN", "(", "list", ")", ")", "INSN_LOCATION", "(", "list", ")", "=", "INSN_LOCATION", "(", "call_insn", ")", ";", "insert_insn_on_edge", "(", "seq", ",", "e", ")", ";", "}", "}", "else", "emit_insn_after", "(", "seq", ",", "call_insn", ")", ";", "}", "}", "if", "(", "needs_tracking", ")", "{", "if", "(", "need_second_pass", ")", "{", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "insn", "=", "BB_END", "(", "bb", ")", ";", "while", "(", "insn", "!=", "BB_HEAD", "(", "bb", ")", "&&", "NOTE_P", "(", "insn", ")", ")", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "if", "(", "(", "control_flow_insn_p", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "RETURN", ")", "||", "(", "CALL_P", "(", "insn", ")", "&&", "(", "SIBLING_CALL_P", "(", "insn", ")", "||", "find_reg_note", "(", "insn", ",", "REG_NORETURN", ",", "NULL_RTX", ")", ")", ")", ")", "{"], "ground_truth": ["rtx_insn", "*", "seq", "=", "aarch64_speculation_clobber_sp", "(", ")", ";"], "File": "aarch64-speculation4", "Func": "aarch64_do_track_speculation", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8296, "Length": 497, "Cover_Rate": 0.5231578947368422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "RMValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "SDValue", "Shifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "DAG", ".", "getConstant", "(", "Table", ",", "DL", ",", "XLenVT", ")", ",", "Shift", ")", ";", "RMValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "Shifted", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "SysRegNo", ",", "RMValue", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerSET_ROUNDING", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8297, "Length": 98, "Cover_Rate": 0.3769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "BasicBlocks", ".", "insert", "(", "MI", "->", "getParent", "(", ")", ")", ";", "std", "::", "map", "<", "MachineInstr", "*", ",", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">>", "ITBlocks", ";", "for", "(", "auto", "*", "MBB", ":", "BasicBlocks", ")", "{", "for", "(", "auto", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "RDA", "->", "getReachingLocalUses", "(", "&", "MI", ",", "<STR_LIT>", ",", "ITBlocks", "[", "&", "MI", "]", ")", ";", "}", "}", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ModifiedITs", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "{", "if", "(", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterUseOperand", "(", "<STR_LIT>", ")", ")", "{", "MachineInstr", "*", "IT", "=", "RDA", "->", "getMIOperand", "(", "MI", ",", "*", "MO", ")", ";", "auto", "&", "CurrentBlock", "=", "ITBlocks", "[", "IT", "]", ";", "CurrentBlock", ".", "erase", "(", "MI", ")", ";", "if", "(", "CurrentBlock", ".", "empty", "(", ")", ")", "ModifiedITs", ".", "erase", "(", "IT", ")", ";", "else", "ModifiedITs", ".", "insert", "(", "IT", ")", ";", "}", "}", "if", "(", "ModifiedITs", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "*", "MI", ":", "Killed", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";"], "ground_truth": ["LoLoop", ".", "ToRemove", ".", "insert", "(", "Killed", ".", "begin", "(", ")", ",", "Killed", ".", "end", "(", ")", ")", ";"], "File": "ARMLowOverheadLoops10", "Func": "IterationCountDCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8298, "Length": 225, "Cover_Rate": 0.5541871921182266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "XtensaRegisterInfo1", "Func": "getFrameRegister", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8299, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateFPImm", "(", "APFloat", "Val", ",", "bool", "IsExact", ",", "SMLoc", "S", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_FPImm", ",", "Ctx", ")", ";", "Op", "->", "FPImm", ".", "Val", "=", "Val", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "Op", "->", "FPImm", ".", "IsExact", "=", "IsExact", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "AArch64AsmParser (2)2", "Func": "CreateFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8300, "Length": 75, "Cover_Rate": 0.9868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CCValAssign", "::", "AExtUpper", ":", "UseUpperBits", "=", "true", ";", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExtUpper", ":", "UseUpperBits", "=", "true", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExtUpper", ":", "UseUpperBits", "=", "true", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "if", "(", "UseUpperBits", ")", "{", "unsigned", "ValSizeInBits", "=", "Outs", "[", "i", "]", ".", "ArgVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "LocSizeInBits", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getConstant", "(", "LocSizeInBits", "-", "ValSizeInBits", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["unsigned", "V0", "=", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsISelLowering108", "Func": "LowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8301, "Length": 304, "Cover_Rate": 0.5016501650165016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "DstPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcPtr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "DstSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "DstPtr", ",", "SrcPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "Subtarget", "->", "has64BitPointers", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "Subtarget", "->", "has64BitPointers", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "DstSV", ")", ",", "MachinePointerInfo", "(", "SrcSV", ")", ")", ";"], "File": "X86ISelLowering200", "Func": "LowerVACOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8302, "Length": 125, "Cover_Rate": 0.7621951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "printRegName", "(", "O", ",", "Reg", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "formatImm", "(", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}"], "ground_truth": ["}"], "File": "NVPTXInstPrinter12", "Func": "printOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8303, "Length": 78, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "I", "(", "slot", ")", ";", "I", "!=", "MBB", ".", "rend", "(", ")", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "FI", "(", "llvm", "::", "next", "(", "I", ")", ".", "base", "(", ")", ")", ";", "if", "(", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isLabel", "(", ")", "||", "FI", "==", "LastFiller", "||", "I", "->", "getDesc", "(", ")", ".", "isPseudo", "(", ")", ")", "break", ";", "if", "(", "delayHasHazard", "(", "FI", ",", "sawLoad", ",", "sawStore", ",", "RegDefs", ",", "RegUses", ")", ")", "{"], "ground_truth": ["insertDefsUses", "(", "FI", ",", "RegDefs", ",", "RegUses", ")", ";"], "File": "MipsDelaySlotFiller62", "Func": "findDelayInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8304, "Length": 110, "Cover_Rate": 0.6077348066298343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SetOffset", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "auto", "PCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CapType", ",", "GetPCC", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CapType", ",", "SetOffset", ",", "PCC", ",", "Offset", ")", ";"], "File": "MipsISelLowering66", "Func": "setPccOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8305, "Length": 48, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)1", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8306, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinSize", "(", ")", ">", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "ContainerVT", "=", "VT", ";", "if", "(", "ContainerVT", ".", "isInteger", "(", ")", ")", "ContainerVT", "=", "getSVEContainerType", "(", "ContainerVT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "ContainerVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getValueType", "(", "VT", ")", "}", ";", "SDValue", "Load", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VTs", ",", "Ops", ")", ";", "SDValue", "LoadChain", "=", "SDValue", "(", "Load", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "ContainerVT", ".", "isInteger", "(", ")", "&&", "(", "VT", "!=", "ContainerVT", ")", ")", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "{", "Load", ",", "LoadChain", "}", ",", "DL", ")", ";"], "File": "AArch64ISelLowering169", "Func": "performLDNF1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8307, "Length": 164, "Cover_Rate": 0.8078817733990148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "Count", "=", "MO", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "Count", ">=", "<NUM_LIT>", "&&", "Count", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MSP430MCCodeEmitter6", "Func": "getPOPMRegOpValue", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8308, "Length": 65, "Cover_Rate": 0.49242424242424243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "Reloc", "::", "Static", ";", "return", "*", "RM", ";"], "ground_truth": ["}"], "File": "TPCTargetMachine", "Func": "getEffectiveRelocModel", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8309, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffsetRange", "&", "extendBy", "(", "int32_t", "D", ")", "{", "assert", "(", "D", "%", "Align", "==", "<NUM_LIT>", ")", ";", "if", "(", "D", "<", "<NUM_LIT>", ")", "Min", "=", "(", "INT_MIN", "-", "D", "<", "Min", ")", "?", "Min", "+", "D", ":", "INT_MIN", ";"], "ground_truth": ["else", "Max", "=", "(", "INT_MAX", "-", "D", ">", "Max", ")", "?", "Max", "+", "D", ":", "INT_MAX", ";"], "File": "HexagonConstExtenders (2)", "Func": "extendBy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8310, "Length": 56, "Cover_Rate": 0.9180327868852459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8311, "Length": 121, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CondBrFolding", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "const", "MachineBranchProbabilityInfo", "*", "MBPI", ",", "MachineFunction", "&", "MF", ")", ":", "TII", "(", "TII", ")", ",", "MBPI", "(", "MBPI", ")", ",", "MF", "(", "MF", ")", "{"], "ground_truth": ["}"], "File": "X86CondBrFolding", "Func": "X86CondBrFolding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8312, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasCLZERO", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasCLZERO", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8313, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2si", "__hisi", ",", "__losi", ";", "__v4sf", "__zero", ",", "__ra", ",", "__rb", ";", "__sign", "=", "__builtin_ia32_pcmpgtw", "(", "(", "__v4hi", ")", "<NUM_LIT>", ",", "(", "__v4hi", ")", "__A", ")", ";", "__losi", "=", "(", "__v2si", ")", "__builtin_ia32_punpcklwd", "(", "(", "__v4hi", ")", "__A", ",", "__sign", ")", ";", "__hisi", "=", "(", "__v2si", ")", "__builtin_ia32_punpckhwd", "(", "(", "__v4hi", ")", "__A", ",", "__sign", ")", ";", "__zero", "=", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ";", "__ra", "=", "__builtin_ia32_cvtpi2ps", "(", "__zero", ",", "__losi", ")", ";", "__rb", "=", "__builtin_ia32_cvtpi2ps", "(", "__ra", ",", "__hisi", ")", ";"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_movlhps", "(", "__ra", ",", "__rb", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvtpi16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8314, "Length": 95, "Cover_Rate": 0.8050847457627118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "default", ":", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo10", "Func": "getNonExtOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8315, "Length": 43, "Cover_Rate": 0.33076923076923076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "MinElts", "=", "std", "::", "min", "(", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ",", "Src", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MinElts", ")", ";", "if", "(", "Mask", ".", "getValueType", "(", ")", "!=", "MaskVT", ")", "Mask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "MemIntrinsicSDNode", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MaskVT", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Src", ",", "Mask", ",", "Base", ",", "Index", ",", "Scale", "}", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getTargetMemSDNode", "<", "<ISA_LIT>MaskedScatterSDNode", ">", "(", "VTs", ",", "Ops", ",", "dl", ",", "MemIntr", "->", "getMemoryVT", "(", ")", ",", "MemIntr", "->", "getMemOperand", "(", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8316, "Length": 162, "Cover_Rate": 0.6377952755905512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printSrcIdx", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter (2)", "Func": "printSrcIdx32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8317, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "J2ISelDAGToDAG", "Func": "J2DAGToDAGISel", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8318, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "WDC65816ISelDAGToDAG", "Func": "getPassName", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8319, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPatchPoint", "=", "CLI", ".", "IsPatchPoint", ";", "ImmutableCallSite", "CS", "=", "CLI", ".", "CS", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "Subtarget", ".", "useLongCalls", "(", ")", "&&", "!", "(", "CS", "&&", "CS", ".", "isMustTailCall", "(", ")", ")", ")", "isTailCall", "=", "false", ";", "else", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "isTailCall", "=", "IsEligibleForTailCallOptimization_64SVR4", "(", "Callee", ",", "CallConv", ",", "CS", ",", "isVarArg", ",", "Outs", ",", "Ins", ",", "DAG", ")", ";", "else", "isTailCall", "=", "IsEligibleForTailCallOptimization", "(", "Callee", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "DAG", ")", ";", "if", "(", "isTailCall", ")", "{", "++", "NumTailCalls", ";", "if", "(", "!", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "++", "NumSiblingCalls", ";", "assert", "(", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "<STR_LIT>", ")", ";", "DEBUG", "(", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "->", "getGlobal", "(", ")", ";", "const", "unsigned", "Width", "=", "<NUM_LIT>", "-", "strlen", "(", "<STR_LIT>", ")", "-", "strlen", "(", "<STR_LIT>", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "left_justify", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getName", "(", ")", ",", "Width", ")", "<<", "<STR_LIT>", "<<", "GV", "->", "getVisibility", "(", ")", "<<", "<STR_LIT>", "<<", "GV", "->", "getLinkage", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "isTailCall", "&&", "CS", "&&", "CS", ".", "isMustTailCall", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering106", "Func": "LowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8320, "Length": 223, "Cover_Rate": 0.4724576271186441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VGPRPressure", "=", "Pressure", "[", "SRI", "->", "getVGPRPressureSet", "(", ")", "]", ";", "ReadyQueue", "&", "Q", "=", "Zone", ".", "Available", ";", "for", "(", "SUnit", "*", "SU", ":", "Q", ")", "{", "SchedCandidate", "TryCand", "(", "ZonePolicy", ")", ";", "initCandidate", "(", "TryCand", ",", "SU", ",", "Zone", ".", "isTop", "(", ")", ",", "RPTracker", ",", "SRI", ",", "SGPRPressure", ",", "VGPRPressure", ")", ";", "SchedBoundary", "*", "ZoneArg", "=", "Cand", ".", "AtTop", "==", "TryCand", ".", "AtTop", "?", "&", "Zone", ":", "nullptr", ";"], "ground_truth": ["GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ",", "ZoneArg", ")", ";"], "File": "GCNSchedStrategy15", "Func": "pickNodeFromQueue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8321, "Length": 84, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "index", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "*", "size", "=", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "else", "{", "index", "=", "x", ";", "*", "size", "=", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "index", ")", "==", "MULT", "&&", "GET_CODE", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "factor", "==", "<NUM_LIT>", "||", "factor", "==", "INTVAL", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "h8300", "Func": "h8300_get_index", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8322, "Length": 91, "Cover_Rate": 0.32971014492753625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_movemask_ps", "(", "__m256", "__A", ")", "{"], "ground_truth": ["return", "__builtin_ia32_movmskps256", "(", "(", "__v8sf", ")", "__A", ")", ";"], "File": "avxintrin", "Func": "_mm256_movemask_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8323, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Query", ".", "Types", "[", "TypeIdx0", "]", ".", "getSizeInBits", "(", ")", ">", "Query", ".", "Types", "[", "TypeIdx1", "]", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo11", "Func": "greaterThan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8324, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "*", "CurrentFnSym", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AlphaAsmPrinter4", "Func": "EmitFunctionBodyEnd", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8325, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "VEISelLowering1", "Func": "isOffsetFoldingLegal", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8326, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "hasIndexField", "(", ")", "&&", "!", "AM", ".", "Index", ".", "getNode", "(", ")", ")", "{", "AM", ".", "Base", "=", "Base", ";", "AM", ".", "Index", "=", "Index", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZISelDAGToDAG (2)", "Func": "expandIndex", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8327, "Length": 33, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumArg", "!=", "<NUM_LIT>", "&&", "NumArg", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "*", "PacketSize", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "<NUM_LIT>", ")", ";", "auto", "*", "PacketAlign", "=", "CI", "->", "getArgOperand", "(", "NumArg", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "PacketSize", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "PacketAlign", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "cast", "<", "ConstantInt", ">", "(", "PacketSize", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantInt", ">", "(", "PacketAlign", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Size", "!=", "Align", "||", "!", "isPowerOf2_32", "(", "Size", ")", ")", "return", "false", ";", "Type", "*", "PtrElemTy", ";", "if", "(", "Size", "<=", "<NUM_LIT>", ")", "PtrElemTy", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "Size", "*", "<NUM_LIT>", ")", ";", "else", "PtrElemTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "Ctx", ")", ",", "Size", "/", "<NUM_LIT>", ")", ";", "unsigned", "PtrArgLoc", "=", "CI", "->", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ";", "auto", "PtrArg", "=", "CI", "->", "getArgOperand", "(", "PtrArgLoc", ")", ";", "unsigned", "PtrArgAS", "=", "PtrArg", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "auto", "*", "PtrTy", "=", "llvm", "::", "PointerType", "::", "get", "(", "PtrElemTy", ",", "PtrArgAS", ")", ";", "SmallVector", "<", "llvm", "::", "Type", "*", ",", "<NUM_LIT>", ">", "ArgTys", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "ArgTys", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", "->", "getType", "(", ")", ")", ";", "ArgTys", ".", "push_back", "(", "PtrTy", ")", ";", "Name", "=", "Name", "+", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Size", ")", ";", "auto", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Callee", "->", "getReturnType", "(", ")", ",", "ArrayRef", "<", "Type", "*", ">", "(", "ArgTys", ")", ",", "false", ")", ";", "<ISA_LIT>LibFunc", "NewLibFunc", "(", "Name", ",", "FTy", ")", ";", "FunctionCallee", "F", "=", "<ISA_LIT>LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "NewLibFunc", ")", ";", "if", "(", "!", "F", ")", "return", "false", ";", "auto", "*", "BCast", "=", "B", ".", "CreatePointerCast", "(", "PtrArg", ",", "PtrTy", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "PtrArgLoc", ";", "++", "I", ")", "Args", ".", "push_back", "(", "CI", "->", "getArgOperand", "(", "I", ")", ")", ";"], "ground_truth": ["Args", ".", "push_back", "(", "BCast", ")", ";"], "File": "AMDGPULibCalls19", "Func": "fold_read_write_pipe", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8328, "Length": 368, "Cover_Rate": 0.7173489278752436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v16qu", "__result", ";", "const", "__v16qu", "__zeros", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "__N", "<", "<NUM_LIT>", ")", "__result", "=", "vec_sld", "(", "(", "__v16qu", ")", "__A", ",", "__zeros", ",", "__N", ")", ";", "else", "__result", "=", "__zeros", ";"], "ground_truth": ["return", "(", "__m128i", ")", "__result", ";"], "File": "emmintrin2", "Func": "_mm_bslli_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8329, "Length": 72, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseCoprocNumOperand", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int", "Num", "=", "MatchCoprocessorOperandName", "(", "Tok", ".", "getString", "(", ")", ",", "'p'", ")", ";", "if", "(", "Num", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "(", "hasV7Ops", "(", ")", "||", "hasV8Ops", "(", ")", ")", "&&", "(", "Num", "==", "<NUM_LIT>", "||", "Num", "==", "<NUM_LIT>", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCoprocNum", "(", "Num", ",", "S", ")", ")", ";"], "File": "ARMAsmParser (2)5", "Func": "parseCoprocNumOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8330, "Length": 127, "Cover_Rate": 0.9694656488549618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecLen", "==", "<NUM_LIT>", "||", "VT", ".", "isScalableVector", "(", ")", ")", "return", "TargetLoweringBase", "::", "TypeScalarizeVector", ";", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "{", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "ArrayRef", "<", "MVT", ">", "Tys", "=", "Subtarget", ".", "getHVXElementTypes", "(", ")", ";", "if", "(", "llvm", "::", "find", "(", "Tys", ",", "ElemTy", ")", "!=", "Tys", ".", "end", "(", ")", ")", "{", "unsigned", "HwWidth", "=", "<NUM_LIT>", "*", "HwLen", ";", "unsigned", "VecWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "VecWidth", ">=", "HwWidth", "/", "<NUM_LIT>", "&&", "VecWidth", "<", "HwWidth", ")", "return", "TargetLoweringBase", "::", "TypeWidenVector", ";"], "File": "HexagonISelLowering103", "Func": "getPreferredVectorAction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8331, "Length": 98, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "WidenedMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "if", "(", "SDValue", "Extract", "=", "lowerShuffleOfExtractsAsVperm", "(", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Extract", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ",", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";"], "ground_truth": ["bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerV2I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8332, "Length": 222, "Cover_Rate": 0.33534743202416917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "__volatile__", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_BRK", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8333, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_DPACK", ":", "case", "TYPE_DINSB", ":", "case", "TYPE_DCMP", ":", "case", "TYPE_DCLIP", ":", "case", "TYPE_DALUROUND", ":", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_ALU_SHIFT", ":", "use_rtx", "=", "extract_shift_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_PBSADA", ":", "return", "pbsada_insn_ra_rb_dep_reg_p", "(", "consumer", ",", "def_reg", ")", ";", "case", "TYPE_MAC", ":", "case", "TYPE_DMAC", ":", "use_rtx", "=", "extract_mac_non_acc_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_DIV", ":", "if", "(", "divmod_p", "(", "consumer", ")", ")", "use_rtx", "=", "SET_SRC", "(", "parallel_element", "(", "consumer", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";"], "File": "nds32-pipelines-auxiliary", "Func": "gw_consumed_by_ex_dep_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8334, "Length": 98, "Cover_Rate": 0.3798449612403101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "sp", ";", "}", "emit_insn", "(", "gen_eh_epilogue", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "mt", "Func": "mt_expand_eh_return", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8335, "Length": 20, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlltq_m_n_uv8hi", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlltq_x_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8336, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "GV", "<<", "'\\n'", ")", ";", "auto", "*", "NewPtr", "=", "ConstantExpr", "::", "getPointerCast", "(", "GV", ",", "AddrCast", "->", "getType", "(", ")", ")", ";", "AddrCast", "->", "replaceAllUsesWith", "(", "NewPtr", ")", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ",", "RuntimeHandle", ")", ";", "F", ".", "setLinkage", "(", "GlobalValue", "::", "ExternalLinkage", ")", ";", "for", "(", "auto", "U", ":", "NewPtr", "->", "users", "(", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "&", "*", "U", ")", ")", "{", "auto", "*", "F", "=", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Callers", ".", "insert", "(", "F", ")", ";", "collectCallers", "(", "F", ",", "Callers", ")", ";", "}", "}", "Changed", "=", "true", ";", "}", "}", "for", "(", "auto", "F", ":", "Callers", ")", "{"], "ground_truth": ["if", "(", "F", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "<ISA_LIT>_KERNEL", ")", "continue", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering5", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8337, "Length": 143, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "void", "_mm_prefetch", "(", "void", "*", "__P", ",", "enum", "_mm_hint", "__I", ")", "{", "__builtin_prefetch", "(", "__P", ",", "<NUM_LIT>", ",", "__I", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_prefetch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8338, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LSHIFTRT", ":", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "||", "!", "IN_RANGE", "(", "INTVAL", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "case", "IOR", ":", "case", "XOR", ":", "case", "AND", ":", "if", "(", "!", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "break", ";", "case", "NEG", ":", "case", "NOT", ":", "break", ";", "case", "REG", ":", "return", "true", ";", "case", "MEM", ":", "case", "CONST_INT", ":", "return", "REG_P", "(", "dst", ")", ";"], "ground_truth": ["default", ":"], "File": "i3866", "Func": "dimode_scalar_to_vector_candidate_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8339, "Length": 122, "Cover_Rate": 0.30886075949367087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_clrsbv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclsq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8340, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "STI", ".", "in<ISA_LIT>16Mode", "(", ")", "?", "&", "<STR_LIT>", ":", "STI", ".", "inMicro<ISA_LIT>Mode", "(", ")", "?", "&", "<STR_LIT>", ":", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction (2)", "Func": "getGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8341, "Length": 66, "Cover_Rate": 0.616822429906542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "UF", "!=", "Uses", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "UseSet", "&", "Us", "=", "UF", "->", "second", ";", "for", "(", "const", "auto", "&", "U", ":", "Us", ")", "Values", ".", "push_back", "(", "U", "->", "getUser", "(", ")", ")", ";", "}", "NodeChildrenMap", "::", "iterator", "CF", "=", "NCM", ".", "find", "(", "N", ")", ";", "if", "(", "CF", "!=", "NCM", ".", "end", "(", ")", ")", "{", "NodeVect", "&", "Cs", "=", "CF", "->", "second", ";", "llvm", "::", "append_range", "(", "Work", ",", "Cs", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonCommonGEP12", "Func": "getAllUsersForNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8342, "Length": 84, "Cover_Rate": 0.49122807017543857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "<STR_LIT>", ";", "return", "<ISA_LIT>BaseRegisterInfo", "::", "getLargestLegalSuperClass", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo17", "Func": "getLargestLegalSuperClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8343, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "R", "=", "<NUM_LIT>", ";", "R", "<", "<NUM_LIT>", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";"], "File": "ARMBaseRegisterInfo27", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8344, "Length": 163, "Cover_Rate": 0.649402390438247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueValue", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseValue", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["EVT", "TrueType", "=", "TrueValue", ".", "getValueType", "(", ")", ";"], "File": "TL45ISelLowering", "Func": "lowerSelectCc", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8345, "Length": 55, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "allocateSeparateGVMemory", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMJITInfo", "Func": "allocateSeparateGVMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8346, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}"], "ground_truth": ["Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "File": "TriCoreDisassembler (2)", "Func": "readInstruction32", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8347, "Length": 42, "Cover_Rate": 0.5060240963855421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_cdp", "(", "const", "unsigned", "int", "__coproc", ",", "const", "unsigned", "int", "__opc1", ",", "const", "unsigned", "int", "__CRd", ",", "const", "unsigned", "int", "__CRn", ",", "const", "unsigned", "int", "__CRm", ",", "const", "unsigned", "int", "__opc2", ")", "{", "__builtin_arm_cdp", "(", "__coproc", ",", "__opc1", ",", "__CRd", ",", "__CRn", ",", "__CRm", ",", "__opc2", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___arm_cdp", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8348, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectDupZero", "(", "SDValue", "N", ")", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "Opnd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Opnd0", ")", ")", "if", "(", "CN", "->", "isZero", "(", ")", ")", "return", "true", ";", "if", "(", "auto", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Opnd0", ")", ")", "if", "(", "CN", "->", "isZero", "(", ")", ")", "return", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectDupZero", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8349, "Length": 84, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>HSATargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "Kind", ".", "isText", "(", ")", "&&", "!", "GV", "->", "hasComdat", "(", ")", ")", "return", "getTextSection", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "GV", ")", ")", "{", "if", "(", "isAgentAllocation", "(", "GV", ")", ")", "return", "DataGlobalAgentSection", ";", "if", "(", "isProgramAllocation", "(", "GV", ")", ")", "return", "DataGlobalProgramSection", ";", "}"], "ground_truth": ["return", "<ISA_LIT>TargetObjectFile", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";"], "File": "AMDGPUTargetObjectFile3", "Func": "SelectSectionForGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8350, "Length": 88, "Cover_Rate": 0.967032967032967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_castsi128_ps", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__A", ";"], "File": "emmintrin", "Func": "_mm_castsi128_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8351, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocation", "::", "Type", "type", "=", "pRelocation", ".", "type", "(", ")", ";", "if", "(", "type", ">=", "sizeof", "(", "<ISA_LIT>_64ApplyFunctions", ")", "/", "sizeof", "(", "<ISA_LIT>_64ApplyFunctions", "[", "<NUM_LIT>", "]", ")", ")", "{", "return", "Unknown", ";", "}", "return", "<ISA_LIT>_64ApplyFunctions", "[", "type", "]", ".", "func", "(", "pRelocation", ",", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "X86Relocator", "Func": "applyRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8352, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_DDIV", ":", "case", "TYPE_VECDIV", ":", "case", "TYPE_SSQRT", ":", "case", "TYPE_DSQRT", ":", "return", "false", ";"], "ground_truth": ["default", ":"], "File": "powerpcspe", "Func": "rs6000_sched_can_speculate_insn", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8353, "Length": 17, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineInstr", "*", "PtrAdd", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_PTR_ADD", ",", "Root", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "PtrAdd", "||", "!", "isWorthFoldingIntoExtendedReg", "(", "*", "PtrAdd", ",", "MRI", ")", ")", "return", "None", ";", "MachineInstr", "*", "OffsetInst", "=", "getDefIgnoringCopies", "(", "PtrAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "ground_truth": ["return", "selectExtendedSHL", "(", "Root", ",", "PtrAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SizeInBytes", ",", "false", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectAddrModeShiftedExtendXReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8354, "Length": 98, "Cover_Rate": 0.7716535433070866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_unpacklo_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_punpcklbw", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_unpacklo_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8355, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "GetAllRegSet", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "GetAllRegSet", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "return", "nullptr", ";", "}", "if", "(", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AArch64InstructionSelector1", "Func": "getRegClassForTypeOnBank", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8356, "Length": 115, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vld1q_z_f32", "(", "__base", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vld1q_z", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8357, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "TEMP_REG_NUM", ")", ";", "emit_insn", "(", "gen_load_got_register", "(", "pic_offset_table_rtx", ",", "tmp", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_add3_insn", "(", "pic_offset_table_rtx", ",", "pic_offset_table_rtx", ",", "tmp", ")", ")", ";"], "File": "nios2", "Func": "nios2_load_pic_register", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8358, "Length": 32, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "symbolicAddressesAreRIPRel", "(", ")", "const", "{", "return", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine40", "Func": "symbolicAddressesAreRIPRel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8359, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "NextBB", "=", "std", "::", "next", "(", "MBBI", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "*", "I", "==", "NextBB", ")", "return", "true", ";"], "File": "AArch64BranchFixupPass1", "Func": "BBHasFallthrough", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8360, "Length": 49, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getBlockAddress", "(", "BA", ",", "getPointerTy", "(", ")", ",", "true", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "Dcpu16ISelLowering", "Func": "LowerBlockAddress", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8361, "Length": 73, "Cover_Rate": 0.9733333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFISaveFPLR", "(", "Offset", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHSaveFPLR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8362, "Length": 12, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "Src", "==", "<STR_LIT>", "&&", "Dest", "==", "<STR_LIT>", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering18", "Func": "lowerBITCAST", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8363, "Length": 109, "Cover_Rate": 0.3992673992673993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2q_lane_f32", "(", "const", "float32_t", "*", "__a", ",", "float32x4x2_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "float32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "float32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2_lanev4sf", "(", "(", "const", "__builtin_neon_sf", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2q_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8364, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VSETVLIInfo", "(", ")", ":", "AVLImm", "(", "<NUM_LIT>", ")", ",", "TailAgnostic", "(", "false", ")", ",", "MaskAgnostic", "(", "false", ")", ",", "MaskRegOp", "(", "false", ")", ",", "StoreOp", "(", "false", ")", ",", "ScalarMovOp", "(", "false", ")", ",", "SEWLMULRatioOnly", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI1", "Func": "VSETVLIInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8365, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ")", "{", "if", "(", "regno", ">=", "SPARC_FCC_REG", "||", "(", "regno", ">=", "SPARC_FIRST_FP_REG", "&&", "!", "TARGET_VIS", ")", ")", "CLEAR_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ";", "else", "if", "(", "regno", ">=", "SPARC_FIRST_V9_FP_REG", "&&", "(", "regno", "&", "<NUM_LIT>", ")", ")", ";", "else", "{"], "ground_truth": ["machine_mode", "mode", ";"], "File": "sparc", "Func": "sparc_zero_call_used_regs", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8366, "Length": 66, "Cover_Rate": 0.48175182481751827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "REAL_VALUE_TYPE", "r", ";", "if", "(", "!", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "||", "!", "CONST_DOUBLE_P", "(", "elt", ")", ")", "return", "false", ";", "r", "=", "*", "CONST_DOUBLE_REAL_VALUE", "(", "elt", ")", ";", "if", "(", "negate_p", ")", "r", "=", "real_value_negate", "(", "&", "r", ")", ";", "if", "(", "real_equal", "(", "&", "r", ",", "&", "dconst1", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "real_equal", "(", "&", "r", ",", "&", "dconsthalf", ")", ")", "return", "true", ";"], "File": "aarch641", "Func": "aarch64_sve_float_arith_immediate_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8367, "Length": 71, "Cover_Rate": 0.8068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "x", ";"], "File": "mep", "Func": "F", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8368, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";"], "File": "AArch64ISelLowering69", "Func": "getNegatedInteger", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8369, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasFastVariableShuffle", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "hasFastVariableShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8370, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_QImode", ":", "return", "V16QImode", ";", "case", "E_HImode", ":", "return", "V8HImode", ";", "case", "E_SImode", ":", "return", "V4SImode", ";", "case", "E_DImode", ":", "return", "V2DImode", ";", "case", "E_SFmode", ":", "return", "V4SFmode", ";"], "ground_truth": ["case", "E_DFmode", ":"], "File": "mips", "Func": "mips_preferred_simd_mode", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8371, "Length": 33, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GEPInfo", "GEPInfo", "(", "*", "PtrMI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "GEPOp", "=", "PtrMI", "->", "getOperand", "(", "i", ")", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";", "assert", "(", "OpDef", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "isConstant", "(", "*", "OpDef", ")", ")", "{", "assert", "(", "GEPInfo", ".", "Imm", "==", "<NUM_LIT>", ")", ";", "GEPInfo", ".", "Imm", "=", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "continue", ";", "}", "const", "RegisterBank", "*", "OpBank", "=", "RBI", ".", "getRegBank", "(", "GEPOp", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "OpBank", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "GEPInfo", ".", "SgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["else", "GEPInfo", ".", "VgprParts", ".", "push_back", "(", "GEPOp", ".", "getReg", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "getAddrModeInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8372, "Length": 156, "Cover_Rate": 0.6473029045643154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::"], "ground_truth": ["eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "File": "NVPTXFrameLowering27", "Func": "eliminateCallFramePseudoInstr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8373, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "SwitchSection", "(", "cast", "<", "MCSymbolXCOFF", ">", "(", "CurrentFnDescSym", ")", "->", "getContainingCsect", "(", ")", ")", ";", "OutStreamer", "->", "emitLabel", "(", "CurrentFnDescSym", ")", ";", "OutStreamer", "->", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "CurrentFnSym", ",", "OutContext", ")", ",", "PointerSize", ")", ";"], "ground_truth": ["const", "MCSymbol", "*", "TOCBaseSym", "=", "cast", "<", "MCSectionXCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", "(", ")", ")", "->", "getQualNameSymbol", "(", ")", ";"], "File": "PPCAsmPrinter62", "Func": "emitFunctionDescriptor", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8374, "Length": 63, "Cover_Rate": 0.4405594405594406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "if", "(", "TREE_CODE", "(", "type_out", ")", "!=", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type_in", ")", "!=", "VECTOR_TYPE", ")", "return", "NULL_TREE", ";", "out_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "out_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "switch", "(", "fn", ")", "{", "CASE_CFN_IFLOOR", ":", "CASE_CFN_LFLOOR", ":", "if", "(", "flag_trapping_math", "||", "!", "TARGET_SSE4_1", ")", "break", ";", "if", "(", "out_mode", "==", "SImode", "&&", "in_mode", "==", "DFmode", ")", "{", "if", "(", "out_n", "==", "<NUM_LIT>", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_FLOORPD_VEC_PACK_SFIX", ")", ";", "else", "if", "(", "out_n", "==", "<NUM_LIT>", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_FLOORPD_VEC_PACK_SFIX256", ")", ";", "else", "if", "(", "out_n", "==", "<NUM_LIT>", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_FLOORPD_VEC_PACK_SFIX512", ")", ";", "}", "break", ";", "CASE_CFN_ICEIL", ":", "CASE_CFN_LCEIL", ":", "if", "(", "flag_trapping_math", "||", "!", "TARGET_SSE4_1", ")", "break", ";", "if", "(", "out_mode", "==", "SImode", "&&", "in_mode", "==", "DFmode", ")", "{", "if", "(", "out_n", "==", "<NUM_LIT>", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_CEILPD_VEC_PACK_SFIX", ")", ";", "else", "if", "(", "out_n", "==", "<NUM_LIT>", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_CEILPD_VEC_PACK_SFIX256", ")", ";", "else", "if", "(", "out_n", "==", "<NUM_LIT>", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_CEILPD_VEC_PACK_SFIX512", ")", ";", "}", "break", ";", "CASE_CFN_IRINT", ":", "CASE_CFN_LRINT", ":", "if", "(", "out_mode", "==", "SImode", "&&", "in_mode", "==", "DFmode", ")", "{", "if", "(", "out_n", "==", "<NUM_LIT>", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_VEC_PACK_SFIX", ")", ";", "else", "if", "(", "out_n", "==", "<NUM_LIT>", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_VEC_PACK_SFIX256", ")", ";", "else", "if", "(", "out_n", "==", "<NUM_LIT>", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "ix86_get_builtin", "(", "IX86_BUILTIN_VEC_PACK_SFIX512", ")", ";", "}", "break", ";"], "ground_truth": ["CASE_CFN_IROUND", ":"], "File": "i386-builtins1", "Func": "ix86_builtin_vectorized_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8375, "Length": 292, "Cover_Rate": 0.7174447174447175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIInstrInfo130", "Func": "getIndirectSGPRWritePseudo64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8376, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "outs", "(", ")", "<<", "<STR_LIT>", "<<", "higherByte", "<<", "<STR_LIT>", ";", "outs", "(", ")", "<<", "<STR_LIT>", "<<", "lowerByte", "<<", "<STR_LIT>", ";", "if", "(", "ImmVal", "==", "<NUM_LIT>", ")", "{", "SDValue", "_constVal", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "_width", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "_pos", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "N", ",", "<STR_LIT>", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "N", ",", "<STR_LIT>", ",", "_constVal", ",", "_pos", ",", "_width", ")", ";", "}", "if", "(", "ImmSVal", "<", "<NUM_LIT>", "||", "(", "higherByte", "!=", "<NUM_LIT>", "&&", "lowerByte", "!=", "<NUM_LIT>", ")", ")", "{", "outs", "(", ")", "<<", "<STR_LIT>", ";", "return", "SelectCode", "(", "N", ")", ";", "}", "else", "if", "(", "higherByte", "==", "<NUM_LIT>", "&&", "lowerByte", "!=", "<NUM_LIT>", ")", "{", "uint64_t", "posLSB", "=", "getFFS", "(", "lowerByte", ")", "-", "<NUM_LIT>", ";", "uint64_t", "numSetBits", "=", "getNumSetBits", "(", "lowerByte", ")", ";", "uint64_t", "numConsecBits", "=", "getNumConsecutiveOnes", "(", "lowerByte", ")", ";", "if", "(", "numSetBits", "!=", "numConsecBits", ")", "return", "SelectCode", "(", "N", ")", ";", "if", "(", "numConsecBits", ">", "<NUM_LIT>", ")", "return", "SelectCode", "(", "N", ")", ";", "int64_t", "Const4Val", "=", "ipow", "(", "numConsecBits", ")", "-", "<NUM_LIT>", ";", "outs", "(", ")", "<<", "<STR_LIT>", "<<", "posLSB", "<<", "<STR_LIT>", ";", "outs", "(", ")", "<<", "<STR_LIT>", "<<", "Const4Val", "<<", "<STR_LIT>", ";", "SDValue", "_constVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Const4Val", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "_width", "=", "CurDAG", "->", "getTargetConstant", "(", "width", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "_pos", "=", "CurDAG", "->", "getTargetConstant", "(", "posLSB", ",", "N", ",", "<STR_LIT>", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "N", ",", "<STR_LIT>", ",", "_constVal", ",", "_pos", ",", "_width", ")", ";", "}", "else", "if", "(", "higherByte", "!=", "<NUM_LIT>", "&&", "lowerByte", "==", "<NUM_LIT>", ")", "{", "uint64_t", "posLSB", "=", "getFFS", "(", "higherByte", ")", "-", "<NUM_LIT>", ";", "uint64_t", "numSetBits", "=", "getNumSetBits", "(", "higherByte", ")", ";", "uint64_t", "numConsecBits", "=", "getNumConsecutiveOnes", "(", "higherByte", ")", ";", "outs", "(", ")", "<<", "<STR_LIT>", "<<", "posLSB", "<<", "<STR_LIT>", ";", "outs", "(", ")", "<<", "<STR_LIT>", "<<", "numConsecBits", "<<", "<STR_LIT>", ";", "if", "(", "numSetBits", "!=", "numConsecBits", ")", "return", "SelectCode", "(", "N", ")", ";", "if", "(", "(", "posLSB", "+", "numConsecBits", ")", ">", "<NUM_LIT>", ")", "return", "SelectCode", "(", "N", ")", ";", "SDValue", "_constVal", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "_width", "=", "CurDAG", "->", "getTargetConstant", "(", "numConsecBits", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "_pos", "=", "CurDAG", "->", "getTargetConstant", "(", "posLSB", ",", "N", ",", "<STR_LIT>", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "N", ",", "<STR_LIT>", ",", "_constVal", ",", "_pos", ",", "_width", ")", ";", "}", "}", "uint64_t", "LoMask", "=", "<NUM_LIT>", ";", "uint64_t", "HiMask", "=", "<NUM_LIT>", ";", "uint64_t", "ImmLo", "=", "(", "ImmVal", "&", "LoMask", ")", ";", "int64_t", "ImmSLo", "=", "(", "ImmSVal", "&", "LoMask", ")", "-", "<NUM_LIT>", ";", "uint64_t", "ImmHi", "=", "(", "ImmVal", "&", "HiMask", ")", ";", "SDValue", "ConstLo", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmLo", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "ConstSImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmSVal", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "ConstEImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmVal", ",", "N", ",", "<STR_LIT>", ")", ";", "SDValue", "ConstHi", ";", "int64_t", "ImmLo_ext64", "=", "(", "int16_t", ")", "ImmLo", ";"], "ground_truth": ["int64_t", "hiShift", "=", "(", "ImmSVal", "-", "ImmLo_ext64", ")", ">>", "<NUM_LIT>", ";"], "File": "TriCoreISelDAGToDAG (2)", "Func": "SelectConstant", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8377, "Length": 522, "Cover_Rate": 0.5431841831425598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "Value", "*", "Store", "=", "tryCreateIncrementingGatScat", "(", "I", ",", "BasePtr", ",", "Offsets", ",", "GEP", ",", "Builder", ")", ";", "if", "(", "Store", ")", "return", "Store", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Mask", "}", ")", ";", "else", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8378, "Length": 198, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "recog_data", ".", "operand", "[", "get_attr_vl_op_idx", "(", "rinsn", ")", "]", ";", "}"], "ground_truth": ["return", "SET_DEST", "(", "XVECEXP", "(", "PATTERN", "(", "rinsn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "riscv-vsetvl", "Func": "get_vl", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8379, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "__res", ";", "double", "__dtmp", ";", "__asm__", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "__A", ")", ",", "<STR_LIT>", "(", "__res", ")", ",", "<STR_LIT>", "(", "__dtmp", ")", ":", ")", ";", "__res", "=", "__builtin_rint", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";", "return", "__res", ";"], "ground_truth": ["}"], "File": "xmmintrin2", "Func": "_mm_cvtss_si32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8380, "Length": 44, "Cover_Rate": 0.6984126984126984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_storeu_epi64", "(", "void", "*", "__P", ",", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_storedqudi256_mask", "(", "(", "long", "long", "*", ")", "__P", ",", "(", "__v4di", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_storeu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8381, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "AddRequiredExtensionForVMULL", "(", "SDValue", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "EVT", "&", "OrigTy", ",", "const", "EVT", "&", "ExtTy", ",", "unsigned", "ExtOpcode", ")", "{", "assert", "(", "ExtTy", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "OrigTy", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "return", "N", ";"], "ground_truth": ["EVT", "NewVT", "=", "getExtensionTo64Bits", "(", "OrigTy", ")", ";"], "File": "ARMISelLowering (2)", "Func": "AddRequiredExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8382, "Length": 57, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "res", "=", "false", ";", "for", "(", "insn", "=", "prev_nonnote_nondebug_insn", "(", "current_output_insn", ")", ";", "insn", "!=", "NULL_RTX", ";", "insn", "=", "prev_nonnote_nondebug_insn", "(", "insn", ")", ")", "{", "if", "(", "LABEL_P", "(", "insn", ")", ")", "break", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "recog_memoized", "(", "insn", ")", "==", "-", "<NUM_LIT>", ")", "continue", ";", "enum", "attr_update_Z", "updated", "=", "get_attr_update_Z", "(", "insn", ")", ";", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "bool", "must_break", "=", "(", "set", "!=", "NULL_RTX", "&&", "rtx_equal_p", "(", "operand", ",", "SET_DEST", "(", "set", ")", ")", ")", ";", "switch", "(", "updated", ")", "{", "case", "UPDATE_Z_NO", ":", "break", ";", "case", "UPDATE_Z_CLOBBER", ":", "must_break", "=", "true", ";", "break", ";", "case", "UPDATE_Z_UPDATE_Z", ":"], "ground_truth": ["res", "=", "must_break", ";"], "File": "rl78", "Func": "rl78_flags_already_set", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8383, "Length": 119, "Cover_Rate": 0.5891089108910891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "regno", "==", "NVPTX_RETURN_REGNUM", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_function_value_regno_p", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 8384, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "persist_section", "=", "get_unnamed_section", "(", "<NUM_LIT>", ",", "output_section_asm_op", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "msp4303", "Func": "msp430_init_sections", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8385, "Length": 12, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "LD", "->", "getAlignment", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLD2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8386, "Length": 183, "Cover_Rate": 0.4959349593495935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "combineBinOpToReduce", "(", "N", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["return", "combineSelectAndUseCommutative", "(", "N", ",", "DAG", ",", "false", ")", ";"], "File": "RISCVISelLowering33", "Func": "performADDCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8387, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vsbciq_u32", "(", "__a", ",", "__b", ",", "__carry_out", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsbciq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8388, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "vax_address_cost", "(", "rtx", "x", ")", "{", "return", "(", "<NUM_LIT>", "+", "(", "GET_CODE", "(", "x", ")", "==", "REG", "?", "<NUM_LIT>", ":", "vax_address_cost_1", "(", "x", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "vax3", "Func": "vax_address_cost", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8389, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "Record", ":", "Updates", ")", "InsertionOrder", ".", "insert", "(", "std", "::", "make_pair", "(", "Record", ".", "C", ",", "InsertionOrder", ".", "size", "(", ")", ")", ")", ";", "std", "::", "stable_sort", "(", "Updates", ".", "begin", "(", ")", ",", "Updates", ".", "end", "(", ")", ",", "[", "&", "InsertionOrder", "]", "(", "const", "UpdateRecord", "&", "L", ",", "const", "UpdateRecord", "&", "R", ")", "{"], "ground_truth": ["return", "InsertionOrder", ".", "lookup", "(", "L", ".", "C", ")", "<", "InsertionOrder", ".", "lookup", "(", "R", ".", "C", ")", ";"], "File": "AArch64PromoteConstant14", "Func": "sortUpdates", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8390, "Length": 80, "Cover_Rate": 0.7339449541284404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "ABI_AIX", ":", "if", "(", "DOT_SYMBOLS", ")", "putc", "(", "'.'", ",", "file", ")", ";", "else", "ASM_OUTPUT_INTERNAL_LABEL_PREFIX", "(", "file", ",", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["case", "ABI_ELFv2", ":"], "File": "rs6000", "Func": "rs6000_output_function_entry", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8391, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "releaseBottomNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8392, "Length": 27, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "PtrTy", "&&", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "cast", "<", "VectorType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ";", "assert", "(", "PtrTy", "&&", "<STR_LIT>", ")", ";", "unsigned", "AddressSpace", "=", "PtrTy", "->", "getAddressSpace", "(", ")", ";", "bool", "Scalarize", "=", "false", ";"], "ground_truth": ["if", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "!", "isLegalMaskedGather", "(", "SrcVTy", ",", "Align", "(", "Alignment", ")", ")", ")", "||", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "!", "isLegalMaskedScatter", "(", "SrcVTy", ",", "Align", "(", "Alignment", ")", ")", ")", ")", "Scalarize", "=", "true", ";"], "File": "X86TargetTransformInfo103", "Func": "getGatherScatterOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8393, "Length": 120, "Cover_Rate": 0.4669260700389105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_trailing_nott_insn", ";"], "ground_truth": ["}"], "File": "sh-protos", "Func": "trailing_nott", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8394, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineConstEvaluator", "(", "MachineFunction", "&", "Fn", ")", ":", "TRI", "(", "*", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ",", "MF", "(", "Fn", ")", ",", "CX", "(", "Fn", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstPropagation10", "Func": "MachineConstEvaluator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8395, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "createR600LowerConstCopy", "(", "TargetMachine", "&", "tm", ")", "{", "return", "new", "R600LowerConstCopy", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "R600LowerConstCopy", "Func": "createR600LowerConstCopy", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8396, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_u64", "(", "uint64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_f32_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8397, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "LoongArchTargetMachine", "Func": "createPassConfig", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8398, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerUINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "lowerUINT_TO_FP_vec", "(", "Op", ",", "DAG", ")", ";", "if", "(", "DAG", ".", "SignBitIsZero", "(", "N0", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "N0", ")", ";", "MVT", "SrcVT", "=", "N0", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", "&&", "<ISA_LIT>ScalarSSEf64", ")", "return", "LowerUINT_TO_FP_i64", "(", "Op", ",", "DAG", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<ISA_LIT>ScalarSSEf64", ")", "return", "LowerUINT_TO_FP_i32", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "SDValue", "WordOff", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "OffsetSlot", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackSlot", ",", "WordOff", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "OffsetSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Fild", "=", "BuildFILD", "(", "Op", ",", "<STR_LIT>", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "return", "Fild", ";", "}", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", "}", ";"], "File": "X86ISelLowering (2)", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8399, "Length": 408, "Cover_Rate": 0.5811965811965812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "llvm", "::", "Target", "&", "T", ",", "const", "llvm", "::", "MCSubtargetInfo", "&", "STI", ",", "const", "llvm", "::", "MCRegisterInfo", "&", "MRI", ",", "const", "llvm", "::", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", ")", ";"], "File": "TL45AsmBackend", "Func": "createTL45AsmBackend", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8400, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DCmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "TYPE_MODE", "(", "type", ")", "==", "XCmode", "||", "TYPE_MODE", "(", "type", ")", "==", "TCmode", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "QUAL_UNION_TYPE", ")", "&&", "TYPE_FIELDS", "(", "type", ")", ")", "{", "if", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", ")", "{"], "File": "i3865", "Func": "ix86_data_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8401, "Length": 150, "Cover_Rate": 0.3218884120171674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "array_lengthof", "(", "Match", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Tmp", ".", "back", "(", ")", "=", "Suffixes", "[", "I", "]", ";", "Match", "[", "I", "]", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfoIgnore", ",", "MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ";", "if", "(", "Match", "[", "I", "]", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeature", "=", "ErrorInfoIgnore", ";", "}", "Op", ".", "setTokenValue", "(", "Base", ")", ";", "unsigned", "NumSuccessfulMatches", "=", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_Success", ")", ";", "if", "(", "NumSuccessfulMatches", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "!", "MatchingInlineAsm", ")", "EmitInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ";", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "return", "false", ";", "}", "if", "(", "NumSuccessfulMatches", ">", "<NUM_LIT>", ")", "{", "char", "MatchChars", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumMatches", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "array_lengthof", "(", "Match", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "Match", "[", "I", "]", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "I", "]", ";", "SmallString", "<", "<NUM_LIT>", ">", "Msg", ";", "raw_svector_ostream", "OS", "(", "Msg", ")", ";", "OS", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMatches", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumMatches", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "<<", "Base", "<<", "MatchChars", "[", "i", "]", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ";", "Error", "(", "IDLoc", ",", "OS", ".", "str", "(", ")", ",", "EmptyRanges", ",", "MatchingInlineAsm", ")", ";", "return", "true", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_MnemonicFail", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "WasOriginallyInvalidOperand", ")", "{"], "ground_truth": ["ArrayRef", "<", "SMRange", ">", "Ranges", "=", "MatchingInlineAsm", "?", "EmptyRanges", ":", "Op", ".", "getLocRange", "(", ")", ";"], "File": "X86AsmParser114", "Func": "MatchAndEmitATTInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8402, "Length": 335, "Cover_Rate": 0.4161490683229814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV16I32VectorShuffle", "(", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";"], "File": "X86ISelLowering208", "Func": "lowerV16I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8403, "Length": 78, "Cover_Rate": 0.312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int64_t", ")", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getFrameIndex", "(", "ReturnAddrIndex", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering192", "Func": "getReturnAddressFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8404, "Length": 72, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "<NUM_LIT>", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{"], "ground_truth": ["SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8405, "Length": 141, "Cover_Rate": 0.5261194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "ZZDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler (2)2", "Func": "DecodeZPR2RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8406, "Length": 33, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShiftVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "MaskVal", "=", "LaneT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "SDValue", "MaskedShiftVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ShiftVal", ".", "getValueType", "(", ")", ",", "ShiftVal", ",", "DAG", ".", "getConstant", "(", "MaskVal", ",", "DL", ",", "ShiftVal", ".", "getValueType", "(", ")", ")", ")", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaskedShiftVal", ")", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering (2)2", "Func": "unrollVectorShift", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8407, "Length": 95, "Cover_Rate": 0.6291390728476821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "winnt", "Func": "i386_pe_reloc_rw_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8408, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "InScalarVT", "=", "InVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "InScalarVT", ".", "getSizeInBits", "(", ")", "<=", "ScalarVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "In", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "IsConstVectorInRange", "=", "[", "]", "(", "SDValue", "V", ",", "unsigned", "Min", ",", "unsigned", "Max", ")", "{", "BuildVectorSDNode", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "V", ")", ";", "if", "(", "!", "BV", "||", "!", "BV", "->", "isConstant", "(", ")", ")", "return", "false", ";", "for", "(", "SDValue", "Op", ":", "V", "->", "ops", "(", ")", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "const", "APInt", "&", "Val", "=", "C", "->", "getAPIntValue", "(", ")", ";", "if", "(", "Val", ".", "ult", "(", "Min", ")", "||", "Val", ".", "ugt", "(", "Max", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "LHS", "=", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "RHS", "=", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsConstVectorInRange", "(", "RHS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Operands", "[", "<NUM_LIT>", "]", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "AVGBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ",", "Ops", ")", ";", "}", ";"], "ground_truth": ["if", "(", "IsConstVectorInRange", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "ScalarVT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "{"], "File": "X86ISelLowering", "Func": "detectAVGPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8409, "Length": 343, "Cover_Rate": 0.44954128440366975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "(", "MFI", "->", "hasCalls", "(", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "AArch64FrameLowering44", "Func": "hasFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8410, "Length": 34, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "V16SFmode", "||", "mode", "==", "V8DFmode", ")", "emit_insn", "(", "gen_rtx_SET", "(", "x0", ",", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "b", ")", ",", "UNSPEC_RCP14", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_rtx_SET", "(", "x0", ",", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "b", ")", ",", "UNSPEC_RCP", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "e0", ",", "gen_rtx_MULT", "(", "mode", ",", "x0", ",", "b", ")", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "e0", ",", "gen_rtx_MULT", "(", "mode", ",", "x0", ",", "e0", ")", ")", ")", ";"], "File": "i3865", "Func": "ix86_emit_swdivsf", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8411, "Length": 89, "Cover_Rate": 0.43842364532019706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "<STR_LIT>", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "deadCPSR", ")", "{", "assert", "(", "!", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ";"], "File": "ARMISelLowering133", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8412, "Length": 138, "Cover_Rate": 0.38873239436619716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemBaseReg", "(", ")", "const", "{", "assert", "(", "isMem", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Mem", ".", "BaseReg", ";"], "File": "LanaiAsmParser (2)", "Func": "getMemBaseReg", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8413, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "helperConvertvvpNodeCreate", "(", "const", "SDValue", "&", "SDNodeArg", ",", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "opType", ",", "unsigned", "switchType", ",", "EVT", "ResultVT", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "SDNodeArg", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "opType", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "switchType", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getUNDEF", "(", "ResultVT", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "helperConvertvvpNodeCreate", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8414, "Length": 118, "Cover_Rate": 0.7564102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "RegNodeI8", "=", "Builder", ".", "CreateBitCast", "(", "RegNode", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "Builder", ".", "CreateCall", "(", "<STR_LIT>", "(", "TheModule", ",", "<STR_LIT>", ")", ",", "{", "RegNodeI8", "}", ")", ";", "if", "(", "isAsynchronousEHPersonality", "(", "Personality", ")", ")", "calculateSEHStateNumbers", "(", "&", "F", ",", "FuncInfo", ")", ";", "else", "calculateWinCXXEHStateNumbers", "(", "&", "F", ",", "FuncInfo", ")", ";", "DenseMap", "<", "BasicBlock", "*", ",", "ColorVector", ">", "BlockColors", "=", "colorEHFunclets", "(", "F", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "int", "BaseState", "=", "-", "<NUM_LIT>", ";", "auto", "&", "BBColors", "=", "BlockColors", "[", "&", "BB", "]", ";"], "ground_truth": ["assert", "(", "BBColors", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86WinEHState (2)", "Func": "addStateStores", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8415, "Length": 109, "Cover_Rate": 0.35275080906148865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getRetOpcode", "(", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{"], "ground_truth": ["return", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86MCInstLower31", "Func": "getRetOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8416, "Length": 21, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegQBRCOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "QFRegs", "[", "getReg", "(", ")", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)1", "Func": "addRegQBRCOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8417, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "VT", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "const", "unsigned", "Offset", "=", "-", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";"], "ground_truth": ["FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "LanaiISelLowering21", "Func": "LowerFRAMEADDR", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8418, "Length": 131, "Cover_Rate": 0.7797619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "RootVT", "=", "Root", ".", "getValueType", "(", ")", ";", "unsigned", "RootSizeInBits", "=", "RootVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Scale", "=", "WideSizeInBits", "/", "RootSizeInBits", ";", "assert", "(", "(", "WideSizeInBits", "%", "RootSizeInBits", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "WideSVT", "=", "WideInputs", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "if", "(", "llvm", "::", "any_of", "(", "WideInputs", ",", "[", "&", "WideSVT", ",", "&", "DAG", "]", "(", "SDValue", "Op", ")", "{", "return", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", "||", "Op", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "!=", "WideSVT", ";", "}", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "SDValue", "&", "NewInput", ":", "WideInputs", ")", "{", "assert", "(", "(", "WideSizeInBits", "%", "NewInput", ".", "getValueSizeInBits", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "WideSizeInBits", ">", "NewInput", ".", "getValueSizeInBits", "(", ")", ")", "NewInput", "=", "widenSubVector", "(", "NewInput", ",", "false", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "NewInput", ")", ",", "WideSizeInBits", ")", ";", "assert", "(", "WideSizeInBits", "==", "NewInput", ".", "getValueSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumInputs", ";", "++", "i", ")", "Offsets", "[", "i", "]", "+=", "i", "*", "Scale", "*", "NumMaskElts", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WideMask", "(", "BaseMask", ".", "begin", "(", ")", ",", "BaseMask", ".", "end", "(", ")", ")", ";", "for", "(", "int", "&", "M", ":", "WideMask", ")", "{", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "M", "=", "(", "M", "%", "NumMaskElts", ")", "+", "Offsets", "[", "M", "/", "NumMaskElts", "]", ";", "}", "WideMask", ".", "append", "(", "(", "Scale", "-", "<NUM_LIT>", ")", "*", "NumMaskElts", ",", "SM_SentinelUndef", ")", ";", "resolveTargetShuffleInputsAndMask", "(", "WideInputs", ",", "WideMask", ")", ";", "assert", "(", "!", "WideInputs", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "WideInputs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "combineX86ShuffleChainWithExtract", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8419, "Length": 309, "Cover_Rate": 0.4557522123893805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_viwdupq_m_n_uv16qi", "(", "__arm_vuninitializedq_u8", "(", ")", ",", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_viwdupq_x_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8420, "Length": 17, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mn10300_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "FIRST_DATA_REGNUM", "||", "regno", "==", "FIRST_ADDRESS_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "mn10300", "Func": "mn10300_function_value_regno_p", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8421, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rl78_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "rl78_can_eliminate", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8422, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Reg", "=", "getIntOperandFromRegisterString", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "Reg", "!=", "-", "<NUM_LIT>", ")", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "Reg", ",", "DL", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "mapper", ";", "bool", "IsValidSpecialReg", ";"], "ground_truth": ["Reg", "=", "mapper", ".", "fromString", "(", "RegString", "->", "getString", "(", ")", ",", "Subtarget", "->", "getFeatureBits", "(", ")", ",", "IsValidSpecialReg", ")", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectReadRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8423, "Length": 83, "Cover_Rate": 0.41708542713567837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineJumpTableInfo", "::", "EK_Inline", ";", "}", "else", "{", "return", "TargetLowering", "::", "getJumpTableEncoding", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering153", "Func": "getJumpTableEncoding", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8424, "Length": 17, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "__N", "==", "<NUM_LIT>", ")", "return", "__A", ";", "else", "if", "(", "__N", ">", "<NUM_LIT>", "&&", "__N", "<", "<NUM_LIT>", ")", "__result", "=", "vec_sld", "(", "(", "__v16qu", ")", "__A", ",", "__zeros", ",", "__N", ")", ";", "__result", "=", "vec_sld", "(", "__zeros", ",", "(", "__v16qu", ")", "__A", ",", "(", "<NUM_LIT>", "-", "__N", ")", ")", ";", "else", "__result", "=", "__zeros", ";"], "ground_truth": ["return", "(", "__m128i", ")", "__result", ";"], "File": "emmintrin3", "Func": "_mm_bslli_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8425, "Length": 63, "Cover_Rate": 0.4921875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>RegisterSema", "::", "getSF", "(", "<STR_LIT>", "SF", ")", "{"], "ground_truth": ["Value", "*", "SV", "=", "SFVals", "[", "SF", "]", ";"], "File": "X86RegisterSema", "Func": "getSF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8426, "Length": 19, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "TF", "&", "Mask", ",", "TF", "&", "~", "Mask", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo (2)", "Func": "decomposeMachineOperandsTargetFlags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8427, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NEONPreAllocPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "Modified", "|=", "PreAllocNEONRegisters", "(", "MBB", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "NEONPreAllocPass1", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8428, "Length": 83, "Cover_Rate": 0.9880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printPCDMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M680x0InstPrinter", "Func": "printPCD32Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8429, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "<ISA_LIT>Operand", "*", "Op2", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "Op", "->", "getStartLoc", "(", ")", ",", "Context", ")", ";", "Operands", ".", "push_back", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "ZeroReg", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getReg", "(", ")", ")", ")", "ZeroReg", "=", "<STR_LIT>", ";"], "ground_truth": ["Operands", "[", "<NUM_LIT>", "]", "=", "<ISA_LIT>Operand", "::", "CreateReg", "(", "ZeroReg", ",", "false", ",", "Op2", "->", "getStartLoc", "(", ")", ",", "Op2", "->", "getEndLoc", "(", ")", ",", "Context", ")", ";"], "File": "ARM64AsmParser", "Func": "rewriteMOVR", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8430, "Length": 120, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "const", "Type", "*", ">", "ArgTys", ";", "bool", "IsVarArg", "=", "false", ";", "return", "FunctionType", "::", "get", "(", "ResultTy", ",", "ArgTys", ",", "IsVarArg", ")", ";"], "ground_truth": ["}"], "File": "MBlazeIntrinsicInfo", "Func": "getType", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8431, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering33", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8432, "Length": 243, "Cover_Rate": 0.4300884955752212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getRsqrtEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "ExtraSteps", ",", "bool", "&", "UseOneConst", ")", "const", "{", "UseOneConst", "=", "true", ";"], "ground_truth": ["return", "getEstimate", "(", "*", "Subtarget", ",", "DCI", ",", "<STR_LIT>", ",", "Operand", ",", "ExtraSteps", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "getRsqrtEstimate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8433, "Length": 41, "Cover_Rate": 0.9318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePCRel24BranchTarget", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "int32_t", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "PPCDisassembler26", "Func": "DecodePCRel24BranchTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8434, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ">=", "FirstTargetFixupKind", ")", "assert", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "Z80AsmBackend", "Func": "getFixupKindInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8435, "Length": 19, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpeqq_m_n_s32", "(", "int32x4_t", "__a", ",", "int32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmpeqq_m_n_sv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpeqq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8436, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RetLocs", ";", "CCState", "RetCCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "TM", ",", "RetLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RetCCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "RetLocs", ".", "empty", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ")", ";", "SDValue", "Glue", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "RetLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "RetLocs", "[", "I", "]", ";", "SDValue", "RetValue", "=", "OutVals", "[", "I", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "RetValue", "=", "convertValVTToLocVT", "(", "DAG", ",", "DL", ",", "VA", ",", "RetValue", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "LowerReturn", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8437, "Length": 202, "Cover_Rate": 0.6644736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performSignExtendInRegCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Ext", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "return", "performExtractVectorEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performInsertVectorEltCombine", "(", "N", ",", "DCI", ")", ";", "}"], "ground_truth": ["return", "<ISA_LIT>TargetLowering", "::", "PerformDAGCombine", "(", "N", ",", "DCI", ")", ";"], "File": "SIISelLowering103", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8438, "Length": 380, "Cover_Rate": 0.48346055979643765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "MTy", "=", "LT", ".", "second", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "<STR_LIT>", ")", ";", "static", "const", "CostTblEntry", "CostTblNoPairwise", "[", "]", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTblNoPairwise", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";"], "File": "AArch64TargetTransformInfo41", "Func": "getArithmeticReductionCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8439, "Length": 98, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "isEOP", "(", "I", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "TII", "->", "addFlag", "(", "*", "NewMI", ",", "<NUM_LIT>", ",", "MO_FLAG_PUSH", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "TII", "->", "addFlag", "(", "*", "NewMI", ",", "<NUM_LIT>", ",", "MO_FLAG_PUSH", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "BB", "->", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "isLastInstructionOfItsType", "=", "true", ";", "unsigned", "InstExportType", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "NextExportInst", "=", "std", "::", "next", "(", "I", ")", ",", "EndBlock", "=", "BB", "->", "end", "(", ")", ";", "NextExportInst", "!=", "EndBlock", ";", "NextExportInst", "=", "std", "::", "next", "(", "NextExportInst", ")", ")", "{", "if", "(", "NextExportInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "NextExportInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "CurrentInstExportType", "=", "NextExportInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "R600ISelLowering35", "Func": "EmitInstrWithCustomInserter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8440, "Length": 414, "Cover_Rate": 0.308265078183172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_READONLY", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "!", "TARGET_VOLATILE_CACHE_SET", "&&", "TREE_THIS_VOLATILE", "(", "decl", ")", ")", "return", "false", ";", "attr", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ")", "return", "false", ";", "attr", "=", "DECL_ATTRIBUTES", "(", "decl", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ")", "return", "false", ";", "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["const", "char", "*", "name", "=", "DECL_SECTION_NAME", "(", "decl", ")", ";"], "File": "arc", "Func": "arc_in_small_data_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8441, "Length": 84, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Sel", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "switch", "(", "Sel", ")", "{", "case", "<NUM_LIT>", ":", "O", "<<", "'X'", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "'Y'", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "'Z'", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "'W'", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "'0'", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "'1'", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "'_'", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printRSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8442, "Length": 87, "Cover_Rate": 0.8207547169811321, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitW64Tables", "(", ")", ";"], "ground_truth": ["MCWinCOFFStreamer", "::", "FinishImpl", "(", ")", ";"], "File": "X86WinCOFFStreamer", "Func": "FinishImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8443, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "hasLoadStoreOnCond", "(", ")", ")", "addPass", "(", "&", "IfConverterID", ")", ";"], "ground_truth": ["}"], "File": "SystemZTargetMachine12", "Func": "addPreSched2", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8444, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "symref", ";", "if", "(", "alignment", "<", "<NUM_LIT>", "||", "alignment", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "s390_loadrelative_operand_p", "(", "addr", ",", "&", "symref", ",", "&", "addend", ")", ")", "return", "false", ";", "if", "(", "addend", "&", "(", "alignment", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "symref", ")", "==", "SYMBOL_REF", ")", "{", "switch", "(", "alignment", ")", "{", "case", "<NUM_LIT>", ":", "return", "!", "SYMBOL_FLAG_NOTALIGN8_P", "(", "symref", ")", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "!", "SYMBOL_FLAG_NOTALIGN4_P", "(", "symref", ")", ";"], "File": "s3905", "Func": "s390_check_symref_alignment", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8445, "Length": 81, "Cover_Rate": 0.6183206106870229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "DeallocCall", "=", "nullptr", ";", "if", "(", "HasTC", ")", "{", "unsigned", "ROpc", "=", "<STR_LIT>", ";", "DeallocCall", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "HII", ".", "get", "(", "ROpc", ")", ")", ".", "addExternalSymbol", "(", "RestoreFn", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "assert", "(", "It", "->", "isReturn", "(", ")", "&&", "std", "::", "next", "(", "It", ")", "==", "MBB", ".", "end", "(", ")", ")", ";", "unsigned", "ROpc", "=", "<STR_LIT>", ";", "DeallocCall", "=", "BuildMI", "(", "MBB", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "ROpc", ")", ")", ".", "addExternalSymbol", "(", "RestoreFn", ")", ";", "DeallocCall", "->", "copyImplicitOps", "(", "MF", ",", "*", "It", ")", ";", "}", "addCalleeSaveRegistersAsImpOperand", "(", "DeallocCall", ",", "MaxR", ",", "true", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonFrameLowering6", "Func": "insertCSRRestoresInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8446, "Length": 126, "Cover_Rate": 0.34710743801652894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "NewVAddr", "=", "Inst", ".", "getOperand", "(", "NewVAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "moveOperands", "(", "&", "NewVAddr", ",", "&", "SAddr", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "removeOperand", "(", "OldSAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "addRegOperandToUseList", "(", "&", "NewVAddr", ")", ";", "}", "else", "{", "assert", "(", "OldSAddrIdx", "==", "NewVAddrIdx", ")", ";", "if", "(", "OldVAddrIdx", ">=", "<NUM_LIT>", ")", "{", "int", "NewVDstIn", "=", "<STR_LIT>", "(", "NewOpc", ",", "<STR_LIT>", "::", "vdst_in", ")", ";", "if", "(", "NewVDstIn", "!=", "-", "<NUM_LIT>", ")", "{", "int", "OldVDstIn", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vdst_in", ")", ";", "Inst", ".", "untieRegOperand", "(", "OldVDstIn", ")", ";", "}", "Inst", ".", "removeOperand", "(", "OldVAddrIdx", ")", ";", "if", "(", "NewVDstIn", "!=", "-", "<NUM_LIT>", ")", "{", "int", "NewVDst", "=", "<STR_LIT>", "(", "NewOpc", ",", "<STR_LIT>", "::", "vdst", ")", ";", "Inst", ".", "tieOperands", "(", "NewVDst", ",", "NewVDstIn", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "moveFlatAddrToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8447, "Length": 149, "Cover_Rate": 0.31769722814498935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";"], "File": "VideocoreTargetMachine", "Func": "getRegisterInfo", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8448, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "Subtarget", "(", "nullptr", ")", ",", "OptForMinSize", "(", "false", ")", ",", "IndirectTlsSegRefs", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG1", "Func": "X86DAGToDAGISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8449, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_from_double", "(", "double", "d", ")", "{", "union", "{", "qword", "q", ";", "double", "d", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "d", "[", "<NUM_LIT>", "]", "=", "d", ";"], "ground_truth": ["return", "(", "x", ".", "q", ")", ";"], "File": "si2vmx", "Func": "si_from_double", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8450, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "GotAddr", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", "|", "Flags", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "GotAddr", ")", ";"], "File": "AArch64ISelLowering106", "Func": "getGOT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8451, "Length": 42, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_gathersiv4df", "(", "(", "__v4df", ")", "src", ",", "base", ",", "(", "__v4si", ")", "index", ",", "(", "__v4df", ")", "mask", ",", "scale", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin4", "Func": "_mm256_mask_i32gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8452, "Length": 27, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyExplicitLocals1", "Func": "getLocalGetOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8453, "Length": 36, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CC_<ISA_LIT>32_VarArgs", "(", "unsigned", "ValNo", ",", "EVT", "ValVT", ",", "EVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "<ISA_LIT>_CCState", "&", "State", ",", "int", "NonVarArgsParams", ",", "int", "CurrentParam", ",", "bool", "ForceMem", ")", "{", "unsigned", "ByValSize", "=", "<NUM_LIT>", ";", "if", "(", "ArgFlags", ".", "isByVal", "(", ")", "&&", "(", "(", "ByValSize", "=", "ArgFlags", ".", "getByValSize", "(", ")", ")", ">", "(", "MVT", "(", "<STR_LIT>", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ")", ")", "{", "ForceMem", "=", "true", ";", "}", "if", "(", "!", "ForceMem", "&&", "(", "(", "NonVarArgsParams", "==", "-", "<NUM_LIT>", ")", "||", "(", "CurrentParam", "<=", "NonVarArgsParams", ")", ")", ")", "{", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "unsigned", "RegList1", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList1", ",", "<NUM_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ".", "getSimpleVT", "(", ")", ",", "Reg", ",", "LocVT", ".", "getSimpleVT", "(", ")", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{"], "File": "HexagonVarargsCallingConvention3", "Func": "CC_Hexagon32_VarArgs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8454, "Length": 199, "Cover_Rate": 0.48184019370460046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Z80SelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "TSInfo", ";"], "File": "GBZ80TargetMachine (2)", "Func": "getSelectionDAGInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8455, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", "long", "long", ")", "__builtin_ia32_vcvttss2usi64", "(", "(", "__v4sf", ")", "__A", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_cvtt_roundss_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8456, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_fnmsub_ps", "(", "__m256", "__A", ",", "__m256", "__B", ",", "__m256", "__C", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_vfmaddps256", "(", "-", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "-", "(", "__v8sf", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fmaintrin4", "Func": "_mm256_fnmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8457, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "vdst", ")", ";", "unsigned", "NewOffset0", "=", "CI", ".", "Offset0", ";", "unsigned", "NewOffset1", "=", "CI", ".", "Offset1", ";", "unsigned", "Opc", "=", "CI", ".", "UseST64", "?", "read2ST64Opcode", "(", "CI", ".", "EltSize", ")", ":", "read2Opcode", "(", "CI", ".", "EltSize", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "CI", ".", "EltSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SubRegIdx1", "=", "(", "CI", ".", "EltSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "NewOffset0", ">", "NewOffset1", ")", "{", "std", "::", "swap", "(", "NewOffset0", ",", "NewOffset1", ")", ";", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "}", "assert", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "<NUM_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "<NUM_LIT>", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "unsigned", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ";", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BaseRegFlags", "=", "RegState", "::", "Kill", ";"], "File": "SILoadStoreOptimizer2", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8458, "Length": 267, "Cover_Rate": 0.4587628865979381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "||", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";", "}", "if", "(", "Align", "==", "DefaultAlign", ")", "{", "AllowsUnalignedMem", "=", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "(", "isTargetMachO", "(", ")", "||", "isTargetNetBSD", "(", ")", ")", ")", ";", "}", "else", "{", "AllowsUnalignedMem", "=", "!", "(", "Align", "==", "StrictAlign", ")", ";", "}", "if", "(", "isV6M", "(", ")", ")", "AllowsUnalignedMem", "=", "false", ";", "switch", "(", "IT", ")", "{", "case", "DefaultIT", ":", "RestrictIT", "=", "hasV8Ops", "(", ")", ";", "break", ";", "case", "RestrictedIT", ":", "RestrictIT", "=", "true", ";", "break", ";", "case", "NoRestrictedIT", ":", "RestrictIT", "=", "false", ";", "break", ";", "}", "const", "FeatureBitset", "&", "Bits", "=", "getFeatureBits", "(", ")", ";"], "ground_truth": ["if", "(", "(", "Bits", "[", "<STR_LIT>", "]", "||", "Bits", "[", "<STR_LIT>", "]", ")", "&&", "(", "Options", ".", "UnsafeFPMath", "||", "isTargetDarwin", "(", ")", ")", ")", "UseNEONForSinglePrecisionFP", "=", "true", ";"], "File": "ARMSubtarget60", "Func": "initSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8459, "Length": 206, "Cover_Rate": 0.5597826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int", "kernel_argc", "=", "argc", "-", "kernel_arg", ";", "char", "*", "*", "kernel_argv", "=", "&", "argv", "[", "kernel_arg", "]", ";", "init_device", "(", ")", ";", "load_image", "(", "kernel_argv", "[", "<NUM_LIT>", "]", ")", ";", "size_t", "args_size", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "kernel_argc", ";", "i", "++", ")", "args_size", "+=", "strlen", "(", "kernel_argv", "[", "i", "]", ")", "+", "<NUM_LIT>", ";", "struct", "kernargs", "*", "kernargs", "=", "device_malloc", "(", "sizeof", "(", "*", "kernargs", ")", ",", "kernargs_region", ")", ";", "struct", "argdata", "{", "int64_t", "argv_data", "[", "kernel_argc", "]", ";", "char", "strings", "[", "args_size", "]", ";", "}", "*", "args", "=", "device_malloc", "(", "sizeof", "(", "struct", "argdata", ")", ",", "kernargs_region", ")", ";", "size_t", "heap_size", "=", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "struct", "heap", "*", "heap", "=", "device_malloc", "(", "heap_size", ",", "heap_region", ")", ";", "XHSA", "(", "hsa_fns", ".", "hsa_memory_assign_agent_fn", "(", "heap", ",", "device", ",", "HSA_ACCESS_PERMISSION_RW", ")", ",", "<STR_LIT>", ")", ";", "kernargs", "->", "argc", "=", "kernel_argc", ";", "kernargs", "->", "argv", "=", "(", "int64_t", ")", "args", "->", "argv_data", ";", "kernargs", "->", "out_ptr", "=", "(", "int64_t", ")", "&", "kernargs", "->", "output_data", ";", "kernargs", "->", "output_data", ".", "return_value", "=", "<NUM_LIT>", ";", "kernargs", "->", "output_data", ".", "next_output", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "sizeof", "(", "kernargs", "->", "output_data", ".", "queue", ")", "/", "sizeof", "(", "kernargs", "->", "output_data", ".", "queue", "[", "<NUM_LIT>", "]", ")", ")", ";", "i", "++", ")", "kernargs", "->", "output_data", ".", "queue", "[", "i", "]", ".", "written", "=", "<NUM_LIT>", ";", "kernargs", "->", "output_data", ".", "consumed", "=", "<NUM_LIT>", ";", "int", "offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "kernel_argc", ";", "i", "++", ")", "{", "size_t", "arg_len", "=", "strlen", "(", "kernel_argv", "[", "i", "]", ")", "+", "<NUM_LIT>", ";", "args", "->", "argv_data", "[", "i", "]", "=", "(", "int64_t", ")", "&", "args", "->", "strings", "[", "offset", "]", ";", "memcpy", "(", "&", "args", "->", "strings", "[", "offset", "]", ",", "kernel_argv", "[", "i", "]", ",", "arg_len", "+", "<NUM_LIT>", ")", ";", "offset", "+=", "arg_len", ";", "}", "kernargs", "->", "heap_ptr", "=", "(", "int64_t", ")", "heap", ";", "hsa_fns", ".", "hsa_memory_copy_fn", "(", "&", "heap", "->", "size", ",", "&", "heap_size", ",", "sizeof", "(", "heap_size", ")", ")", ";", "run", "(", "init_array_kernel", ",", "kernargs", ")", ";", "run", "(", "main_kernel", ",", "kernargs", ")", ";", "unsigned", "int", "return_value", "=", "(", "unsigned", "int", ")", "kernargs", "->", "output_data", ".", "return_value", ";", "run", "(", "fini_array_kernel", ",", "kernargs", ")", ";", "unsigned", "int", "upper", "=", "(", "return_value", "&", "~", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "if", "(", "upper", "==", "<NUM_LIT>", ")", "{", "printf", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return_value", "=", "<NUM_LIT>", ";"], "File": "gcn-run", "Func": "main", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 8460, "Length": 413, "Cover_Rate": 0.5858156028368794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>BundlingPass", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "IA64Bundling", "Func": "createIA64BundlingPass", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8461, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Hash", "=", "hash_combine", "(", "Hash", ",", "Val", ".", "Disp", "->", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "Hash", "=", "hash_combine", "(", "Hash", ",", "Val", ".", "Disp", "->", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Hash", "=", "hash_combine", "(", "Hash", ",", "Val", ".", "Disp", "->", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "Hash", "=", "hash_combine", "(", "Hash", ",", "Val", ".", "Disp", "->", "getBlockAddress", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MCSymbol", ":"], "ground_truth": ["Hash", "=", "hash_combine", "(", "Hash", ",", "Val", ".", "Disp", "->", "getMCSymbol", "(", ")", ")", ";"], "File": "X86OptimizeLEAs", "Func": "getHashValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8462, "Length": 115, "Cover_Rate": 0.4637096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vqdmullv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmull_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8463, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "next_cum", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "ia64_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "next_cum", ")", ",", "mode", ",", "type", ",", "<NUM_LIT>", ")", ";", "if", "(", "next_cum", ".", "words", "<", "MAX_ARGUMENT_SLOTS", ")", "{", "int", "n", "=", "MAX_ARGUMENT_SLOTS", "-", "next_cum", ".", "words", ";", "*", "pretend_size", "=", "n", "*", "UNITS_PER_WORD", ";"], "ground_truth": ["cfun", "->", "machine", "->", "n_varargs", "=", "n", ";"], "File": "ia644", "Func": "ia64_setup_incoming_varargs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8464, "Length": 57, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RegName", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "case", "'f'", ":", "case", "'q'", ":", "case", "'v'", ":"], "ground_truth": ["if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'s'", ")", "return", "RegName", "+", "<NUM_LIT>", ";"], "File": "PPCInstPrinter32", "Func": "stripRegisterPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8465, "Length": 34, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "computeMaskedBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "{"], "File": "XCoreISelLowering11", "Func": "computeMaskedBitsForTargetNode", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8466, "Length": 72, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "GA", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "TLSModel", "::", "Model", "model", "=", "getTargetMachine", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "GeneralDynamic", "||", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "unsigned", "Flag", "=", "(", "model", "==", "TLSModel", "::", "LocalDynamic", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "Flag", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "TGA", ")", ";", "unsigned", "PtrSize", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "IntegerType", "*", "PtrTy", "=", "Type", "::", "getIntNTy", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PtrSize", ")", ";", "SDValue", "TlsGetAddr", "=", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "PtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "PtrTy", ",", "TlsGetAddr", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "Cpu0ISelLowering", "Func": "lowerGlobalTLSAddress", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8467, "Length": 235, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "getBaseRegister", "(", ")", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "getBaseRegister", "(", ")", ",", "this", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "Is64Bit", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "static", "const", "uint16_t", "GPR64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "GPR64", "[", "n", "]", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}", "}"], "ground_truth": ["return", "Reserved", ";"], "File": "X86RegisterInfo24", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8468, "Length": 288, "Cover_Rate": 0.5152057245080501, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "SS", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "TokE", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "TokE", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "TokE", ".", "getString", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "||", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "MatchOperand_NoMatch", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "SS", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "SS", "=", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "MatchOperand_ParseFail", ";", "int", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "SS", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser59", "Func": "tryParseMulImm4", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8469, "Length": 190, "Cover_Rate": 0.9223300970873787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SaveOrig", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode13", "Func": "toWWM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8470, "Length": 37, "Cover_Rate": 0.5606060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "reg_mentioned_p", "(", "gen_rtx_REG", "(", "SImode", ",", "LR_REGNUM", ")", ",", "insn", ")", ")", "return", "<STR_LIT>", ";"], "File": "arm", "Func": "arm_invalid_within_doloop", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8471, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "riscv_pass_fpr_single", "(", "mode", ",", "fregno", ",", "TYPE_MODE", "(", "fields", "[", "<NUM_LIT>", "]", ".", "type", ")", ",", "fields", "[", "<NUM_LIT>", "]", ".", "offset", ")", ";", "case", "<NUM_LIT>", ":", "return", "riscv_pass_fpr_pair", "(", "mode", ",", "fregno", ",", "TYPE_MODE", "(", "fields", "[", "<NUM_LIT>", "]", ".", "type", ")", ",", "fields", "[", "<NUM_LIT>", "]", ".", "offset", ",", "fregno", "+", "<NUM_LIT>", ",", "TYPE_MODE", "(", "fields", "[", "<NUM_LIT>", "]", ".", "type", ")", ",", "fields", "[", "<NUM_LIT>", "]", ".", "offset", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "(", "info", "->", "num_fprs", "=", "riscv_pass_mode_in_fpr_p", "(", "mode", ")", ")", "&&", "info", "->", "fpr_offset", "+", "info", "->", "num_fprs", "<=", "MAX_ARGS_IN_REGISTERS", ")", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_FLOAT", ":", "return", "gen_rtx_REG", "(", "mode", ",", "fregno", ")", ";", "case", "MODE_COMPLEX_FLOAT", ":"], "ground_truth": ["return", "riscv_pass_fpr_pair", "(", "mode", ",", "fregno", ",", "GET_MODE_INNER", "(", "mode", ")", ",", "<NUM_LIT>", ",", "fregno", "+", "<NUM_LIT>", ",", "GET_MODE_INNER", "(", "mode", ")", ",", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ")", ";"], "File": "riscv", "Func": "riscv_get_arg_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8472, "Length": 158, "Cover_Rate": 0.30095238095238097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>IndexMap", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "p_func", "=", "&", "F", ";", "p_SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "p_LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "collectDataLoop", "(", "F", ",", "p_SE", ",", "p_LI", ")", ";", "sort", "(", ")", ";"], "ground_truth": ["print_data", "(", ")", ";"], "File": "TPCIndexSpace", "Func": "runOnFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8473, "Length": 60, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_cvtpd_ph", "(", "__m512d", "__A", ")", "{", "return", "__builtin_ia32_vcvtpd2ph512_mask_round", "(", "(", "__v8df", ")", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvtpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8474, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS1", "=", "Extract128BitVector", "(", "RHS", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS2", "=", "Extract128BitVector", "(", "RHS", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "MVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "RHS1", ",", "CC", ")", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS2", ",", "RHS2", ",", "CC", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "Lower256IntVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8475, "Length": 105, "Cover_Rate": 0.46255506607929514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseReg", "(", "<STR_LIT>", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo37", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8476, "Length": 23, "Cover_Rate": 0.4107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VReg", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "signExtend", "(", "VReg", ",", "V", ",", "From", ",", "To", ")", ";"], "File": "WebAssemblyFastISel1", "Func": "getRegForSignedValue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8477, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalToInferAttributeForFunction", "(", "Function", "*", "F", ")", "const", "{", "if", "(", "F", "->", "isDeclaration", "(", ")", "&&", "!", "F", "->", "hasFnAttribute", "(", "(", "Attribute", "::", "OptimizeNone", ")", ")", "&&", "F", "->", "getName", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "FPGATargetTransformInfo", "Func": "isLegalToInferAttributeForFunction", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8478, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGFX8_GFX9_GFX10", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "isVI", "(", "STI", ")", "||", "isGFX9", "(", "STI", ")", "||", "isGFX10", "(", "STI", ")", ";"], "File": "AMDGPUBaseInfo37", "Func": "isGFX8_GFX9_GFX10", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8479, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg2", ")", ";", "}", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "--", "MII", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "SrcReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "Immed1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "Immed2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addImm", "(", "Immed1", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addImm", "(", "Immed2", ")", ";", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "--", "MII", ";", "}"], "ground_truth": ["}"], "File": "HexagonSplitTFRCondSets3", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8480, "Length": 200, "Cover_Rate": 0.477326968973747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "RequiredAlign", "=", "std", "::", "max", "(", "AlignVal", ",", "StackAlign", ")", ";", "uint64_t", "ExtraAlignSpace", "=", "RequiredAlign", "-", "StackAlign", ";", "Register", "SPReg", "=", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "SDValue", "NeededSpace", "=", "Size", ";", "SDValue", "OldSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "<STR_LIT>", ")", ";", "SDValue", "Backchain", ";", "if", "(", "StoreBackchain", ")", "Backchain", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "getBackchainAddress", "(", "OldSP", ",", "DAG", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "if", "(", "ExtraAlignSpace", ")", "NeededSpace", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NeededSpace", ",", "DAG", ".", "getConstant", "(", "ExtraAlignSpace", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "NewSP", ";", "if", "(", "hasInlineStackProbe", "(", "MF", ")", ")", "{", "NewSP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ",", "OldSP", ",", "NeededSpace", ")", ";", "Chain", "=", "NewSP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "NewSP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OldSP", ",", "NeededSpace", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "SPReg", ",", "NewSP", ")", ";", "}", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewSP", ",", "ArgAdjust", ")", ";", "if", "(", "RequiredAlign", ">", "StackAlign", ")", "{"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "ExtraAlignSpace", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "SystemZISelLowering53", "Func": "lowerDYNAMIC_STACKALLOC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8481, "Length": 255, "Cover_Rate": 0.5019685039370079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ABI", ".", "IsO32", "(", ")", ")", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "else", "if", "(", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "PrivateGlobalPrefix", ";", "AlignmentIsInBytes", "=", "false", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "GPRel32Directive", "=", "<STR_LIT>", ";", "GPRel64Directive", "=", "<STR_LIT>", ";", "DTPRel32Directive", "=", "<STR_LIT>", ";", "DTPRel64Directive", "=", "<STR_LIT>", ";", "TPRel32Directive", "=", "<STR_LIT>", ";", "TPRel64Directive", "=", "<STR_LIT>", ";", "UseAssignmentForEHBegin", "=", "true", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "MipsMCAsmInfo20", "Func": "MipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8482, "Length": 91, "Cover_Rate": 0.5548780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>Relocator", "::", "getName", "(", "Relocation", "::", "Type", "pType", ")", "const", "{"], "ground_truth": ["return", "ApplyFunctions", "[", "pType", "]", ".", "name", ";"], "File": "HexagonRelocator", "Func": "getName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8483, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "a", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m1", ")", ";", "b", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m2", ")", ";", "c", "=", "vec_add", "(", "a", ",", "b", ")", ";", "return", "(", "__builtin_unpack_vector_int128", "(", "(", "__vector", "__int128_t", ")", "c", ",", "<NUM_LIT>", ")", ")", ";", "__m64_union", "m1", ",", "m2", ",", "res", ";"], "ground_truth": ["m1", ".", "as_m64", "=", "__m1", ";"], "File": "mmintrin4", "Func": "_mm_add_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8484, "Length": 60, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lang_hooks", ".", "types_compatible_p", "(", "lang_hooks", ".", "types", ".", "type_promotes_to", "(", "in_type", ")", ",", "lang_hooks", ".", "types", ".", "type_promotes_to", "(", "b_arg_type", ")", ")", ")", "{", "match_type", "++", ";", "continue", ";", "}", "if", "(", "TREE_CODE", "(", "b_arg_type", ")", "==", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "in_type", ")", "==", "INTEGER_TYPE", ")", "{", "match_type", "++", ";", "continue", ";", "}", "if", "(", "POINTER_TYPE_P", "(", "b_arg_type", ")", "&&", "POINTER_TYPE_P", "(", "in_type", ")", "&&", "!", "(", "TYPE_QUALS", "(", "TREE_TYPE", "(", "in_type", ")", ")", "&", "~", "TYPE_QUALS", "(", "TREE_TYPE", "(", "b_arg_type", ")", ")", ")", "&&", "(", "TYPE_QUALS", "(", "TREE_TYPE", "(", "b_arg_type", ")", ")", "&", "~", "TYPE_QUALS", "(", "TREE_TYPE", "(", "in_type", ")", ")", ")", ")", "{", "tree", "qual_in_type", "=", "build_qualified_type", "(", "TREE_TYPE", "(", "in_type", ")", ",", "TYPE_QUALS", "(", "TREE_TYPE", "(", "b_arg_type", ")", ")", ")", ";", "if", "(", "lang_hooks", ".", "types_compatible_p", "(", "qual_in_type", ",", "TREE_TYPE", "(", "b_arg_type", ")", ")", ")", "{", "match_type", "++", ";", "continue", ";", "}", "}", "mismatch", ":", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "i", "+", "<NUM_LIT>", ")", ";", "print_generic_expr", "(", "stderr", ",", "in_type", ",", "TDF_VOPS", "|", "TDF_MEMSYMS", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "print_generic_expr", "(", "stderr", ",", "b_arg_type", ",", "TDF_VOPS", "|", "TDF_MEMSYMS", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "s390-c", "Func": "s390_fn_types_compatible", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8485, "Length": 203, "Cover_Rate": 0.6096096096096096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSmallDataThreshold", "(", ")", "const", "{", "return", "<ISA_LIT>_SMALL_DATA_THRESHOLD", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget", "Func": "getSmallDataThreshold", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8486, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "FrameAddr", "=", "getFRAMEADDR", "(", "depth", "-", "<NUM_LIT>", ",", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "unsigned", "Offset", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ")", ";", "RetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "RetAddr", ";"], "File": "SparcISelLowering78", "Func": "LowerRETURNADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8487, "Length": 91, "Cover_Rate": 0.3807531380753138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2df", "result", "=", "(", "__v2df", ")", "__A", ";", "double", "db", "=", "__B", ";"], "ground_truth": ["result", "[", "<NUM_LIT>", "]", "=", "db", ";"], "File": "emmintrin", "Func": "_mm_cvtsi32_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8488, "Length": 20, "Cover_Rate": 0.40816326530612246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetObjectFile", "*", "TLOF", "=", "static_cast", "<", "const", "<ISA_LIT>TargetObjectFile", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getObjFileLowering", "(", ")", ")", ";", "const", "GlobalObject", "*", "GO", "=", "GV", "->", "getBaseObject", "(", ")", ";", "if", "(", "GO", "&&", "TLOF", "->", "IsGlobalInSmallSection", "(", "GO", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", ")", "return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", ";", "if", "(", "LargeGOT", ")", "return", "getAddrGlobalLargeGOT", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "return", "getAddrGlobal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "(", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering34", "Func": "lowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8489, "Length": 204, "Cover_Rate": 0.7472527472527473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "bool", "ValidName", ";", "std", "::", "string", "Name", "=", "Mapper", ".", "toString", "(", "MO", ".", "getImm", "(", ")", ",", "ValidName", ")", ";", "if", "(", "ValidName", ")", "{"], "ground_truth": ["O", "<<", "Name", ";"], "File": "AArch64InstPrinter17", "Func": "printSysRegOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8490, "Length": 42, "Cover_Rate": 0.5915492957746479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcge_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__builtin_neon_vcgeuv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vcge_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8491, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vfnmaddpd128_maskz", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_fnmadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8492, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ShufIdxs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSPLTISW0", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShufIdxs", "[", "i", "]", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSPLTISW1", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShufIdxs", "[", "i", "]", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSPLTISW2", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShufIdxs", "[", "i", "]", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSPLTISW3", ":", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "ShufIdxs", "[", "i", "]", "=", "(", "i", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "break", ";", "case", "OP_VSLDOI4", ":", "return", "BuildVSLDOI", "(", "OpLHS", ",", "OpRHS", ",", "<NUM_LIT>", ",", "OpLHS", ".", "getValueType", "(", ")", ",", "DAG", ",", "dl", ")", ";", "case", "OP_VSLDOI8", ":", "return", "BuildVSLDOI", "(", "OpLHS", ",", "OpRHS", ",", "<NUM_LIT>", ",", "OpLHS", ".", "getValueType", "(", ")", ",", "DAG", ",", "dl", ")", ";", "case", "OP_VSLDOI12", ":"], "ground_truth": ["return", "BuildVSLDOI", "(", "OpLHS", ",", "OpRHS", ",", "<NUM_LIT>", ",", "OpLHS", ".", "getValueType", "(", ")", ",", "DAG", ",", "dl", ")", ";"], "File": "PPCISelLowering (2)", "Func": "GeneratePerfectShuffle", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8493, "Length": 255, "Cover_Rate": 0.35172413793103446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_VectorListAllLanes", "&&", "!", "VectorList", ".", "isDoubleSpaced", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isSingleSpacedVectorAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8494, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3AsmBackend", "Func": "LC3AsmBackend", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8495, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OrOpCodes", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "OrOpCode", "=", "OrOpCodes", "[", "Log2_32", "(", "Bytes", ")", "]", ";", "auto", "OrI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "OrOpCode", ")", ",", "NewReg", ")", ".", "addReg", "(", "StateReg", ")", ".", "addReg", "(", "Reg", ")", ";", "OrI", "->", "addRegisterDead", "(", "<STR_LIT>", ",", "TRI", ")", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "OrI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "FlagsReg", ")", "restoreEFLAGS", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "FlagsReg", ")", ";"], "ground_truth": ["return", "NewReg", ";"], "File": "X86SpeculativeLoadHardening", "Func": "hardenValueInRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8496, "Length": 108, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "if", "(", "doesNotReturn", "(", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["for", "(", "auto", "I", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "I", "->", "isEHPad", "(", ")", ")", "return", "true", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isSchedulingBoundary", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8497, "Length": 52, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCFInstrCost", "(", "unsigned", "Opcode", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonTargetTransformInfo13", "Func": "getCFInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8498, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "ADDRESS_SPACE_SHARED", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "+", "llvm", "::", "Twine", "(", "AddressSpace", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "NVPTXAsmPrinter15", "Func": "emitPTXAddressSpace", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8499, "Length": 31, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallsEhReturn", "=", "ceret", ";"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo3", "Func": "setCallsEhReturn", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8500, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ia64_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", "&&", "(", "(", "mode1", "==", "XFmode", "||", "mode1", "==", "XCmode", "||", "mode1", "==", "RFmode", ")", "==", "(", "mode2", "==", "XFmode", "||", "mode2", "==", "XCmode", "||", "mode2", "==", "RFmode", ")", ")", "&&", "(", "mode1", "==", "BImode", ")", "==", "(", "mode2", "==", "BImode", ")", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_modes_tieable_p", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8501, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ScratchRSrcReg", "=", "MIRBuilder", ".", "buildCopy", "(", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "FuncInfo", ".", "getScratchRSrcReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "<STR_LIT>", ",", "ScratchRSrcReg", ")", ";", "CallInst", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "}", "for", "(", "std", "::", "pair", "<", "MCRegister", ",", "Register", ">", "ArgReg", ":", "ImplicitArgRegs", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "(", "Register", ")", "ArgReg", ".", "first", ",", "ArgReg", ".", "second", ")", ";", "CallInst", ".", "addReg", "(", "ArgReg", ".", "first", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering22", "Func": "handleImplicitCallArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8502, "Length": 89, "Cover_Rate": 0.6312056737588653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "TeeRISCInstPrinter", "Func": "TeeRISCInstPrinter", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8503, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "systemz", ",", "true", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "SystemZTargetInfo13", "Func": "LLVMInitializeSystemZTargetInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8504, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateReg", "(", "unsigned", "Index", ",", "StringRef", "Str", ",", "RegKind", "RegKind", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "<ISA_LIT>AsmParser", "&", "Parser", ",", "unsigned", "RealRegister", "=", "<STR_LIT>", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_RegisterIndex", ",", "Parser", ")", ";"], "ground_truth": ["Op", "->", "RegIdx", ".", "Index", "=", "Index", ";"], "File": "MipsAsmParser47", "Func": "CreateReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8505, "Length": 62, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "const", "char", "*", "BaseName", ";", "if", "(", "GV", "->", "getValueType", "(", ")", "->", "isFunctionTy", "(", ")", ")", "{", "BaseName", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "OperandFlags", "=", "<STR_LIT>", ";", "}", "else", "{", "BaseName", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "OperandFlags", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["SDValue", "BaseAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetExternalSymbol", "(", "BaseName", ",", "PtrVT", ")", ")", ";"], "File": "WebAssemblyISelLowering34", "Func": "LowerGlobalAddress", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8506, "Length": 112, "Cover_Rate": 0.3446153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlal_lane_s16", "(", "int32x4_t", "__a", ",", "int16x4_t", "__b", ",", "int16x4_t", "__c", ",", "const", "int", "__d", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_neon_vmlals_lanev4hi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "File": "arm", "Func": "neon_vmlal_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8507, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'l'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'e'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'q'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'t'", ":", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "case", "'w'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'x'", ":", "case", "'X'", ":", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "case", "'y'", ":", "case", "'Y'", ":", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "case", "'z'", ":"], "ground_truth": ["case", "'Z'", ":"], "File": "SNESISelLowering", "Func": "getRegForInlineAsmConstraint", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8508, "Length": 170, "Cover_Rate": 0.4956268221574344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "==", "<STR_LIT>", "||", "Op", "==", "<STR_LIT>", "||", "Op", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Op", "==", "<STR_LIT>", "||", "Op", "==", "<STR_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "N", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "isAddressBase", "(", "N", ".", "getOperand", "(", "i", ")", ")", ")", "{"], "File": "M680x0ISelDAGToDAG", "Func": "isAddressBase", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8509, "Length": 62, "Cover_Rate": 0.6138613861386139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo13", "Func": "hasUndefRegUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8510, "Length": 234, "Cover_Rate": 0.4968152866242038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Color", "=", "getFunctionColor", "(", "F", ")", ";", "if", "(", "Color", ">=", "<NUM_LIT>", ")", "Section", "->", "setColor", "(", "Color", ")", ";", "}"], "ground_truth": ["}"], "File": "PIC16AsmPrinter", "Func": "ColorAutoSection", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8511, "Length": 23, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";", "Code16Directive", "=", "<STR_LIT>", ";", "Code32Directive", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "Bitrig", ":", "case", "Triple", "::", "NetBSD", ":", "case", "Triple", "::", "NaCl", ":", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "break", ";", "default", ":"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "<ISA_LIT>", ";"], "File": "ARMMCAsmInfo9", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8512, "Length": 56, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_n_s16", "(", "int16x8_t", "__a", ",", "int16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vaddq_n_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vaddq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8513, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MFI", ".", "getObjectOffset", "(", "FrameRegIdx", ")", ";"], "File": "AArch64InstrInfo101", "Func": "rewriteA64FrameIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8514, "Length": 29, "Cover_Rate": 0.4084507042253521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ",", "BeforeI", "=", "I", ";", "bool", "AtStart", "=", "I", "==", "MBB", ".", "begin", "(", ")", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "&&", "MustSaveTOC", ")", "continue", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "CR2Spilled", "=", "true", ";", "CSIIndex", "=", "i", ";", "continue", ";", "}", "else", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "CR3Spilled", "=", "true", ";", "continue", ";", "}", "else", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "CR4Spilled", "=", "true", ";", "continue", ";", "}", "else", "{", "if", "(", "(", "CR2Spilled", "||", "CR3Spilled", "||", "CR4Spilled", ")", "&&", "!", "(", "<STR_LIT>", "<=", "Reg", "&&", "Reg", "<=", "<STR_LIT>", ")", ")", "{", "bool", "is31", "=", "needsFP", "(", "*", "MF", ")", ";", "restoreCRs", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ",", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "CR2Spilled", "=", "CR3Spilled", "=", "CR4Spilled", "=", "false", ";", "}", "if", "(", "CSI", "[", "i", "]", ".", "isSpilledToReg", "(", ")", ")", "{", "DebugLoc", "DL", ";", "NumPEReloadVSR", "++", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "CSI", "[", "i", "]", ".", "getDstReg", "(", ")", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "I", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "assert", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "AtStart", ")", "I", "=", "MBB", ".", "begin", "(", ")", ";", "else", "{", "I", "=", "BeforeI", ";", "++", "I", ";", "}", "}", "if", "(", "CR2Spilled", "||", "CR3Spilled", "||", "CR4Spilled", ")", "{", "bool", "is31", "=", "needsFP", "(", "*", "MF", ")", ";", "restoreCRs", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ",", "is31", ",", "CR2Spilled", ",", "CR3Spilled", ",", "CR4Spilled", ",", "MBB", ",", "I", ",", "CSI", ",", "CSIIndex", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PPCFrameLowering93", "Func": "restoreCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8515, "Length": 381, "Cover_Rate": 0.7529644268774703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", "!=", "PR_REG", "&&", "(", "i", "!=", "FPSCR_REG", "||", "!", "skip_fpscr", ")", "&&", "TEST_HARD_REG_BIT", "(", "*", "mask", ",", "i", ")", ")", "push", "(", "i", ")", ";", "}", "if", "(", "TEST_HARD_REG_BIT", "(", "*", "mask", ",", "PR_REG", ")", ")", "push", "(", "PR_REG", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "push_regs", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8516, "Length": 45, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Value", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "Value", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", ")", "return", "false", ";", "Value", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "X86InstrInfo140", "Func": "isSetConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8517, "Length": 57, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vreinterpretv4siv2di", "(", "(", "int64x2_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s32_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8518, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_MODEL", "(", "op", ")", "!=", "M32R_MODEL_LARGE", ";"], "File": "m32r", "Func": "call26_operand", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8519, "Length": 24, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CmpOpcode", "=", "EFLAGS", ".", "getOpcode", "(", ")", ";", "if", "(", "CmpOpcode", "!=", "<STR_LIT>", "&&", "CmpOpcode", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "CmpConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CmpConstant", ")", "return", "SDValue", "(", ")", ";", "const", "APInt", "&", "CmpVal", "=", "CmpConstant", "->", "getAPIntValue", "(", ")", ";", "SDValue", "CmpOp", "=", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "CmpBits", "=", "CmpOp", ".", "getValueSizeInBits", "(", ")", ";", "assert", "(", "CmpBits", "==", "CmpVal", ".", "getBitWidth", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CmpOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "CmpOp", "=", "CmpOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CmpOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Vec", "=", "CmpOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VecVT", "=", "Vec", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "(", "VecVT", ".", "is128BitVector", "(", ")", "||", "VecVT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumEltBits", "=", "VecVT", ".", "getScalarSizeInBits", "(", ")", ";", "bool", "IsAnyOf", "=", "CmpOpcode", "==", "<STR_LIT>", "&&", "CmpVal", ".", "isNullValue", "(", ")", ";", "bool", "IsAllOf", "=", "CmpOpcode", "==", "<STR_LIT>", "&&", "NumElts", "<=", "CmpBits", "&&", "CmpVal", ".", "isMask", "(", "NumElts", ")", ";", "if", "(", "!", "IsAnyOf", "&&", "!", "IsAllOf", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "BC", "=", "peekThroughBitcasts", "(", "Vec", ")", ";", "MVT", "BCVT", "=", "BC", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "BCNumElts", "=", "BCVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "BCNumEltBits", "=", "BCVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "BCNumEltBits", "==", "<NUM_LIT>", "||", "BCNumEltBits", "==", "<NUM_LIT>", ")", "&&", "BCNumEltBits", ">", "NumEltBits", "&&", "DAG", ".", "ComputeNumSignBits", "(", "BC", ")", ">", "(", "BCNumEltBits", "-", "NumEltBits", ")", ")", "{", "SDLoc", "DL", "(", "EFLAGS", ")", ";", "unsigned", "CmpMask", "=", "IsAnyOf", "?", "<NUM_LIT>", ":", "(", "(", "<NUM_LIT>", "<<", "BCNumElts", ")", "-", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BC", ")", ",", "DAG", ".", "getConstant", "(", "CmpMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering167", "Func": "combineSetCCMOVMSK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8520, "Length": 364, "Cover_Rate": 0.3053691275167785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "gcc_assert", "(", "pcum", "->", "pcs_variant", "==", "ARM_PCS_AAPCS64", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "return", "NULL_RTX", ";"], "ground_truth": ["aarch64_layout_arg", "(", "pcum_v", ",", "mode", ",", "type", ",", "named", ")", ";"], "File": "aarch642", "Func": "aarch64_function_arg", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8521, "Length": 38, "Cover_Rate": 0.6229508196721312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "AAPTargetMachine", "Func": "createPassConfig", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8522, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sri", "->", "icode", "=", "CODE_FOR_nothing", ";", "sri", "->", "t_icode", "=", "CODE_FOR_nothing", ";", "sri", "->", "extra_cost", "=", "<NUM_LIT>", ";", "icode", "=", "(", "(", "in_p", ")", "?", "reg_addr", "[", "mode", "]", ".", "reload_load", ":", "reg_addr", "[", "mode", "]", ".", "reload_store", ")", ";", "if", "(", "REG_P", "(", "x", ")", "||", "register_operand", "(", "x", ",", "mode", ")", ")", "{", "enum", "rs6000_reg_type", "to_type", "=", "reg_class_to_reg_type", "[", "(", "int", ")", "rclass", "]", ";", "bool", "altivec_p", "=", "(", "rclass", "==", "ALTIVEC_REGS", ")", ";", "enum", "rs6000_reg_type", "from_type", "=", "register_to_reg_type", "(", "x", ",", "&", "altivec_p", ")", ";", "if", "(", "!", "in_p", ")", "std", "::", "swap", "(", "to_type", ",", "from_type", ")", ";", "if", "(", "rs6000_secondary_reload_move", "(", "to_type", ",", "from_type", ",", "mode", ",", "sri", ",", "altivec_p", ")", ")", "{", "icode", "=", "(", "enum", "insn_code", ")", "sri", "->", "icode", ";", "default_p", "=", "false", ";", "done_p", "=", "true", ";", "ret", "=", "NO_REGS", ";", "}", "}", "if", "(", "x", "==", "CONST0_RTX", "(", "mode", ")", "&&", "VSX_REG_CLASS_P", "(", "rclass", ")", ")", "{", "ret", "=", "NO_REGS", ";", "default_p", "=", "false", ";", "done_p", "=", "true", ";", "}", "if", "(", "!", "done_p", "&&", "reg_addr", "[", "mode", "]", ".", "scalar_in_vmx_p", "&&", "!", "mode_supports_vmx_dform", "(", "mode", ")", "&&", "(", "rclass", "==", "VSX_REGS", "||", "rclass", "==", "ALTIVEC_REGS", ")", "&&", "(", "memory_p", "||", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", ")", ")", ")", "{", "ret", "=", "FLOAT_REGS", ";", "default_p", "=", "false", ";", "done_p", "=", "true", ";", "}", "if", "(", "!", "done_p", "&&", "icode", "!=", "CODE_FOR_nothing", "&&", "memory_p", ")", "{", "int", "extra_cost", "=", "rs6000_secondary_reload_memory", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "rclass", ",", "mode", ")", ";", "if", "(", "extra_cost", ">=", "<NUM_LIT>", ")", "{", "done_p", "=", "true", ";", "ret", "=", "NO_REGS", ";", "if", "(", "extra_cost", ">", "<NUM_LIT>", ")", "{", "sri", "->", "extra_cost", "=", "extra_cost", ";", "sri", "->", "icode", "=", "icode", ";", "}", "}", "}", "if", "(", "!", "done_p", "&&", "TARGET_POWERPC64", "&&", "reg_class_to_reg_type", "[", "(", "int", ")", "rclass", "]", "==", "GPR_REG_TYPE", "&&", "memory_p", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">=", "UNITS_PER_WORD", ")", "{", "rtx", "addr", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "off", "=", "address_offset", "(", "addr", ")", ";", "if", "(", "off", "!=", "NULL_RTX", ")", "{", "unsigned", "int", "extra", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "-", "UNITS_PER_WORD", ";", "unsigned", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "off", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", "?", "(", "<NUM_LIT>", "&&", "(", "(", "offset", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "(", "(", "offset", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "-", "extra", ")", ")", ":", "(", "offset", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "-", "extra", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "{"], "File": "rs60006", "Func": "rs6000_secondary_reload", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8523, "Length": 425, "Cover_Rate": 0.47752808988764045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CalleeSaveStackHasFreeSpace", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "hasCalleeSaveStackFreeSpace", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8524, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "PersonalityIndex", "==", "<STR_LIT>", "::", "AEABI_UNWIND_CPP_PR0", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Opcodes", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint64_t", "Intval", "=", "Opcodes", "[", "<NUM_LIT>", "]", "|", "Opcodes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Opcodes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Opcodes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ";", "emitIntValue", "(", "Intval", ",", "Opcodes", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer36", "Func": "emitFnEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8525, "Length": 65, "Cover_Rate": 0.30092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "ix86_convert_const_wide_int_to_broadcast", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "!", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "return", "nullptr", ";", "if", "(", "!", "TARGET_AVX", "||", "!", "CONST_WIDE_INT_P", "(", "op", ")", "||", "standard_sse_constant_p", "(", "op", ",", "mode", ")", "||", "(", "CONST_WIDE_INT_NUNITS", "(", "op", ")", "*", "HOST_BITS_PER_WIDE_INT", "!=", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ")", "return", "nullptr", ";", "HOST_WIDE_INT", "val", "=", "CONST_WIDE_INT_ELT", "(", "op", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "val_broadcast", ";", "scalar_int_mode", "broadcast_mode", ";", "if", "(", "TARGET_AVX2", "&&", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "QImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "QImode", ";", "else", "if", "(", "TARGET_AVX2", "&&", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "HImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "HImode", ";", "else", "if", "(", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "SImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "SImode", ";", "else", "if", "(", "TARGET_64BIT", "&&", "ix86_broadcast", "(", "val", ",", "GET_MODE_BITSIZE", "(", "DImode", ")", ",", "val_broadcast", ")", ")", "broadcast_mode", "=", "DImode", ";"], "ground_truth": ["else", "return", "nullptr", ";"], "File": "i386-expand1", "Func": "ix86_convert_const_wide_int_to_broadcast", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8526, "Length": 155, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "TLInfo", ";"], "File": "Z80TargetMachine (2)", "Func": "getTargetLowering", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8527, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "Depth", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "DAG", ".", "getMachineFunction", "(", ")", ".", "getName", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosISelLowering1", "Func": "LowerRETURNADDR", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8528, "Length": 80, "Cover_Rate": 0.7547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "!", "ParseImmediate", "(", "Operands", ")", "||", "!", "ParseSymbolReference", "(", "Operands", ")", ")", "{", "return", "false", ";", "}", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LC2200AsmParser", "Func": "ParseOperand", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8529, "Length": 43, "Cover_Rate": 0.30714285714285716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MBlazeBaseInfo1", "Func": "getMBlazeRegisterFromNumbering", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8530, "Length": 199, "Cover_Rate": 0.7056737588652482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "op", ")", ")", "regnum", "=", "REGNO", "(", "op", ")", ";"], "ground_truth": ["else", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "regnum", "=", "REGNO", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";"], "File": "rs6000", "Func": "virtual_stack_registers_memory_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8531, "Length": 56, "Cover_Rate": 0.6746987951807228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NVVMIntrRangePass", "::", "NVVMIntrRangePass", "(", ")", ":", "NVVMIntrRangePass", "(", "NVVMIntrRangeSM", ")", "{"], "ground_truth": ["}"], "File": "NVVMIntrRange1", "Func": "NVVMIntrRangePass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8532, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitByte", "(", "uint8_t", "C", ",", "raw_ostream", "&", "OS", ")", "{"], "ground_truth": ["OS", "<<", "static_cast", "<", "char", ">", "(", "C", ")", ";"], "File": "X86MCCodeEmitter2", "Func": "emitByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8533, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "=", "nullptr", ";", "Offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer11", "Func": "resetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8534, "Length": 9, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "base_length", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "return", "<NUM_LIT>", ";", "if", "(", "h8300_eightbit_constant_address_p", "(", "addr", ")", ")", "return", "<NUM_LIT>", ";", "base_length", "=", "<NUM_LIT>", ";", "break", ";", "case", "HImode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "src", "==", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "base_length", "=", "<NUM_LIT>", ";", "break", ";", "case", "SImode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST_INT", ")", "{", "if", "(", "src", "==", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "INTVAL", "(", "src", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "INTVAL", "(", "src", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "INTVAL", "(", "src", ")", "&", "<NUM_LIT>", ")", "==", "(", "(", "INTVAL", "(", "src", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}", "base_length", "=", "<NUM_LIT>", ";", "break", ";", "case", "SFmode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "satisfies_constraint_G", "(", "src", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "base_length", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ")", "{", "if", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "return", "base_length", "-", "<NUM_LIT>", ";", "else", "return", "base_length", "-", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "addr", ")", "==", "REG", ")", "return", "base_length", "-", "<NUM_LIT>", ";", "return", "base_length", ";", "}", "else", "{", "unsigned", "int", "base_length", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "return", "<NUM_LIT>", ";", "if", "(", "h8300_eightbit_constant_address_p", "(", "addr", ")", ")", "return", "<NUM_LIT>", ";", "base_length", "=", "<NUM_LIT>", ";", "break", ";", "case", "HImode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "src", "==", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "base_length", "=", "<NUM_LIT>", ";", "break", ";", "case", "SImode", ":", "if", "(", "addr", "==", "NULL_RTX", ")", "{", "if", "(", "REG_P", "(", "src", ")", ")", "{", "if", "(", "REGNO", "(", "src", ")", "==", "MAC_REG", "||", "REGNO", "(", "dest", ")", "==", "MAC_REG", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "h83004", "Func": "compute_mov_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8535, "Length": 409, "Cover_Rate": 0.5339425587467362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "LastSig", ".", "Returns", ".", "size", "(", ")", ";", "i", "++", ")", "{", "auto", "EVT", "=", "LastSig", ".", "Returns", "[", "i", "]", ";", "auto", "PVT", "=", "Stack", "[", "Stack", ".", "size", "(", ")", "-", "LastSig", ".", "Returns", ".", "size", "(", ")", "+", "i", "]", ";", "if", "(", "PVT", "!=", "EVT", ")", "return", "typeError", "(", "ErrorLoc", ",", "StringRef", "(", "<STR_LIT>", ")", "+", "<STR_LIT>", "(", "PVT", ")", "+", "<STR_LIT>", "+", "<STR_LIT>", "(", "EVT", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmTypeCheck", "Func": "checkEnd", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8536, "Length": 83, "Cover_Rate": 0.6693548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Tmp1", "=", "Op", ";", "SDValue", "Tmp2", "=", "Op", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp3", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Tmp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "SPReg", "=", "Info", "->", "getStackPtrOffsetReg", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Size", "=", "Tmp2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MaybeAlign", "Alignment", "=", "cast", "<", "ConstantSDNode", ">", "(", "Tmp3", ")", "->", "getMaybeAlignValue", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFL", "=", "ST", ".", "getFrameLowering", "(", ")", ";", "unsigned", "Opc", "=", "TFL", "->", "getStackGrowthDirection", "(", ")", "==", "TargetFrameLowering", "::", "StackGrowsUp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ScaledSize", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Size", ",", "DAG", ".", "getConstant", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Align", "StackAlign", "=", "TFL", "->", "getStackAlign", "(", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "SP", ",", "ScaledSize", ")", ";", "if", "(", "Alignment", "&&", "*", "Alignment", ">", "StackAlign", ")", "{", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Alignment", "->", "value", "(", ")", "<<", "ST", ".", "getWavefrontSizeLog2", "(", ")", ",", "dl", ",", "VT", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Tmp1", ")", ";"], "ground_truth": ["Tmp2", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ",", "true", ")", ",", "SDValue", "(", ")", ",", "dl", ")", ";"], "File": "SIISelLowering10", "Func": "lowerDYNAMIC_STACKALLOCImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8537, "Length": 320, "Cover_Rate": 0.8205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "transferMemOperands", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Result", ")", "{", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)2", "Func": "transferMemOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8538, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "assert", "(", "Result", ".", "first", ">=", "<NUM_LIT>", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";", "assert", "(", "Result", ".", "first", ">=", "NUM_ALL_VGPRS", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_SGPRS", "+", "NUM_ALL_VGPRS", ")", ";", "}", "else", "return", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "const", "MachineInstr", "&", "MIA", "=", "*", "MI", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "MIA", ",", "OpNo", ")", ";"], "ground_truth": ["unsigned", "Size", "=", "RC", "->", "getSize", "(", ")", ";"], "File": "SIInsertWaitcnts35", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8539, "Length": 172, "Cover_Rate": 0.5657894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "inPicMode", "(", ")", "&&", "!", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "isPicAndNotNxxAbi", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8540, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", "=", "bitsize", "/", "BITS_PER_UNIT", ";", "rtx", "src_mem", "=", "adjust_address", "(", "force_const_mem", "(", "word_mode", ",", "src", ")", ",", "BLKmode", ",", "GET_MODE_SIZE", "(", "word_mode", ")", "-", "size", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "<NUM_LIT>", ")", ";", "set_mem_size", "(", "dest", ",", "GEN_INT", "(", "size", ")", ")", ";", "s390_expand_movmem", "(", "dest", ",", "src_mem", ",", "GEN_INT", "(", "size", ")", ")", ";", "}", "else", "if", "(", "register_operand", "(", "src", ",", "word_mode", ")", ")", "{", "if", "(", "bitsize", "<=", "GET_MODE_BITSIZE", "(", "SImode", ")", ")", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "op1", ",", "const0_rtx", ")", ",", "src", ")", ";", "else", "{", "int", "stcmh_width", "=", "bitsize", "-", "GET_MODE_BITSIZE", "(", "SImode", ")", ";", "int", "size", "=", "stcmh_width", "/", "BITS_PER_UNIT", ";", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "SImode", ",", "size", ")", ",", "gen_lowpart", "(", "SImode", ",", "src", ")", ")", ";", "set_mem_size", "(", "dest", ",", "GEN_INT", "(", "size", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "GEN_INT", "(", "stcmh_width", ")", ",", "const0_rtx", ")", ",", "gen_rtx_LSHIFTRT", "(", "word_mode", ",", "src", ",", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "SImode", ")", ")", ")", ")", ";", "}", "}", "else", "return", "false", ";", "return", "true", ";", "}", "if", "(", "TARGET_ZARCH", "&&", "register_operand", "(", "dest", ",", "word_mode", ")", "&&", "(", "bitpos", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "const_int_operand", "(", "src", ",", "VOIDmode", ")", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "src", ")", ";", "int", "regpos", "=", "bitpos", "+", "bitsize", ";", "while", "(", "regpos", ">", "bitpos", ")", "{", "enum", "machine_mode", "putmode", ";", "int", "putsize", ";", "if", "(", "TARGET_EXTIMM", "&&", "(", "regpos", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "regpos", ">=", "bitpos", "+", "<NUM_LIT>", ")", ")", "putmode", "=", "SImode", ";", "else", "putmode", "=", "HImode", ";"], "ground_truth": ["putsize", "=", "GET_MODE_BITSIZE", "(", "putmode", ")", ";"], "File": "s3903", "Func": "s390_expand_insv", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8541, "Length": 289, "Cover_Rate": 0.6268980477223427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "RelocID", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RelocID", "=", "<STR_LIT>", ";", "break", ";", "}", "MCE", ".", "addRelocation", "(", "GetRelocation", "(", "MO", ",", "RelocID", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCCodeEmitter", "Func": "getImm16Encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8542, "Length": 42, "Cover_Rate": 0.3652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser18", "Func": "needsExpansion", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8543, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "label", "=", "operands", "[", "<NUM_LIT>", "]", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_REG", "(", "CCFPmode", ",", "<NUM_LIT>", ")", ",", "gen_rtx_fmt_ee", "(", "code", ",", "CCFPmode", ",", "operand0", ",", "operand1", ")", ")", ")", ";"], "ground_truth": ["emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "NE", ",", "VOIDmode", ",", "gen_rtx_REG", "(", "CCFPmode", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ")", ")", ";"], "File": "pa", "Func": "pa_emit_bcond_fp", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8544, "Length": 70, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsInstrInfo1", "Func": "GetInstSizeInBytes", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8545, "Length": 35, "Cover_Rate": 0.32407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "slice", "(", "uint32_t", "Bits", ",", "unsigned", "From", ",", "unsigned", "To", ")", "{", "assert", "(", "From", "<", "<NUM_LIT>", "&&", "To", "<", "<NUM_LIT>", "&&", "From", ">=", "To", ")", ";", "return", "(", "Bits", ">>", "To", ")", "&", "(", "(", "<NUM_LIT>", "<<", "(", "From", "-", "To", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassemblerCore", "Func": "slice", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8546, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "AddrReg", "=", "<STR_LIT>", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "<STR_LIT>", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "<STR_LIT>", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "<STR_LIT>", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "*", "MOVA", ",", "<STR_LIT>", "::", "write", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "<STR_LIT>", ",", "AddrReg", ",", "ValueReg", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "*", "Mov", ",", "<STR_LIT>", "::", "dst_rel", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Mov", ";"], "File": "R600InstrInfo (2)1", "Func": "buildIndirectWrite", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8547, "Length": 132, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "MulOp0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MulOp1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OP0", ";", "SDValue", "OP1", ";", "if", "(", "MulOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sext0", "=", "MulOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sext0", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "OP0", "=", "Sext0", ";", "}", "else", "if", "(", "MulOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "MulOp0", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "->", "getMemoryVT", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getAddressingMode", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "OP0", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LD", "->", "getBasePtr", "(", ")", ",", "TargetConst0", ",", "Chain", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "if", "(", "MulOp1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sext1", "=", "MulOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sext1", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "OP1", "=", "Sext1", ";", "}", "else", "if", "(", "MulOp1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "MulOp1", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "->", "getMemoryVT", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getAddressingMode", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "OP1", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LD", "->", "getBasePtr", "(", ")", ",", "TargetConst0", ",", "Chain", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OP0", ",", "OP1", ")", ";", "ReplaceUses", "(", "N", ",", "Result", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG13", "Func": "SelectMul", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8548, "Length": 412, "Cover_Rate": 0.8494845360824742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isFunctionSignatureRef", "(", "const", "MCSymbolRefExpr", "*", "Ref", ")", "{"], "ground_truth": ["return", "Ref", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TYPEINDEX", ";"], "File": "WebAssemblyWasmObjectWriter21", "Func": "isFunctionSignatureRef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8549, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld2v2df", "(", "(", "const", "__builtin_aarch64_simd_df", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x2_t", ")", "__builtin_aarch64_get_qregoiv2df", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x2_t", ")", "__builtin_aarch64_get_qregoiv2df", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld2q_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8550, "Length": 50, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "Changed", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "MBBN", ")", "{", "++", "NumDelJmp", ";", "MBB", ".", "erase", "(", "I", ")", ";", "Changed", "=", "true", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "Cpu0DelUselessJMP", "Func": "runOnMachineBasicBlock", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8551, "Length": 47, "Cover_Rate": 0.5053763440860215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "limitOccupancy", "(", "unsigned", "Limit", ")", "{"], "ground_truth": ["if", "(", "Occupancy", ">", "Limit", ")", "Occupancy", "=", "Limit", ";"], "File": "SIMachineFunctionInfo (2)2", "Func": "limitOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8552, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ConstantIslands", "::", "getUserOffset", "(", "CPUser", "&", "U", ")", "const", "{", "unsigned", "UserOffset", "=", "getOffsetOf", "(", "U", ".", "MI", ")", ";", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "U", ".", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ";", "unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits", "(", ")", ";"], "ground_truth": ["UserOffset", "+=", "(", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "getUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8553, "Length": 60, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo25", "Func": "getLoadStoreImmIdx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8554, "Length": 54, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "offset", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", "&&", "flag_pic", ")", "{", "offset", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "vax", "Func": "fixup_mathdi_operand", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8555, "Length": 46, "Cover_Rate": 0.38016528925619836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "!", "reload_completed", "||", "frame_pointer_needed", ")", "&&", "(", "old_reg", "==", "REG_Y", "||", "old_reg", "==", "REG_Y", "+", "<NUM_LIT>", "||", "new_reg", "==", "REG_Y", "||", "new_reg", "==", "REG_Y", "+", "<NUM_LIT>", ")", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_hard_regno_rename_ok", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8556, "Length": 36, "Cover_Rate": 0.4675324675324675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpWidth", "==", "<NUM_LIT>", ")", "return", "!", "Subtarget", "->", "is64Bit", "(", ")", ";", "else", "if", "(", "OpWidth", "==", "<NUM_LIT>", ")", "return", "Subtarget", "->", "hasCmpxchg16b", "(", ")", ";", "else", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "needsCmpXchgNb", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8557, "Length": 33, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "parseCondBranch", "(", "LastInst", ",", "TBB", ",", "Cond", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "AllowModify", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "while", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", ")", "{", "LastInst", "->", "eraseFromParent", "(", ")", ";", "LastInst", "=", "SecondLastInst", ";", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "{", "SecondLastInst", "=", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "}", "}", "}", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{"], "File": "AArch64InstrInfo100", "Func": "AnalyzeBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8558, "Length": 220, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IsPCRelConstant", "=", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_Constant", ";", "const", "static", "MCFixupKindInfo", "InfosLE", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IsPCRelConstant", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IsPCRelConstant", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IsPCRelConstant", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IsPCRelConstant", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "IsPCRelConstant", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{"], "ground_truth": ["<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel"], "File": "ARMAsmBackend43", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8559, "Length": 448, "Cover_Rate": 0.4609053497942387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CopyElision", "::", "ExitScope", "(", "MachineBasicBlock", "*", "MBB", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "'\\n'", ")", ";"], "File": "JVMCopyElision", "Func": "ExitScope", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8560, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "bool", "N32", ")", ":", "TheTriple", "(", "TT", ")", ",", "IsLittle", "(", "TT", ".", "isLittleEndian", "(", ")", ")", ",", "IsN32", "(", "N32", ")", "{"], "ground_truth": ["}"], "File": "MipsAsmBackend25", "Func": "MipsAsmBackend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8561, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BCVT", ".", "isVector", "(", ")", "||", "BCVT", ".", "getVectorNumElements", "(", ")", "!=", "OriginalVT", ".", "getVectorNumElements", "(", ")", ")", "return", "SDValue", "(", ")", ";", "InVec", "=", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "EVT", "CurrentVT", "=", "InVec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTargetShuffle", "(", "InVec", ".", "getOpcode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "InVec", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "bool", "UnaryShuffle", ";", "if", "(", "!", "getTargetShuffleMask", "(", "InVec", ".", "getNode", "(", ")", ",", "CurrentVT", ".", "getSimpleVT", "(", ")", ",", "ShuffleMask", ",", "UnaryShuffle", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElems", "=", "CurrentVT", ".", "getVectorNumElements", "(", ")", ";", "int", "Elt", "=", "cast", "<", "ConstantSDNode", ">", "(", "EltNo", ")", "->", "getZExtValue", "(", ")", ";", "int", "Idx", "=", "(", "Elt", ">", "(", "int", ")", "NumElems", ")", "?", "-", "<NUM_LIT>", ":", "ShuffleMask", "[", "Elt", "]", ";", "SDValue", "LdNode", "=", "(", "Idx", "<", "(", "int", ")", "NumElems", ")", "?", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "AllowedUses", "=", "InVec", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "LdNode", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "LdNode", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "AllowedUses", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "AllowedUses", "=", "<NUM_LIT>", ";"], "ground_truth": ["LdNode", "=", "LdNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering171", "Func": "XFormVExtractWithShuffleIntoLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8562, "Length": 258, "Cover_Rate": 0.4292845257903494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsIntegerValue", "=", "true", ";", "if", "(", "Tag", "%", "<NUM_LIT>", ")", "IsIntegerValue", "=", "false", ";", "SMLoc", "ValueExprLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "IsIntegerValue", ")", "{", "const", "MCExpr", "*", "ValueExpr", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ValueExpr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ValueExpr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "ValueExprLoc", ",", "<STR_LIT>", ")", ";", "IntegerValue", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "StringValue", "=", "Parser", ".", "getTok", "(", ")", ".", "getStringContents", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "IsIntegerValue", ")", "getTargetStreamer", "(", ")", ".", "emitAttribute", "(", "Tag", ",", "IntegerValue", ")", ";", "else", "if", "(", "Tag", "!=", "<STR_LIT>", ")", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "Tag", ",", "StringValue", ")", ";", "else", "{", "StringRef", "Arch", "=", "StringValue", ";", "for", "(", "auto", "Feature", ":", "<ISA_LIT>FeatureKV", ")", "if", "(", "llvm", "::", "<STR_LIT>", "(", "Feature", ".", "Key", ")", ")", "clearFeatureBits", "(", "Feature", ".", "Value", ",", "Feature", ".", "Key", ")", ";", "auto", "ParseResult", "=", "llvm", "::", "<STR_LIT>", "(", "StringValue", ",", "true", ",", "true", ")", ";", "if", "(", "!", "ParseResult", ")", "{", "std", "::", "string", "Buffer", ";", "raw_string_ostream", "OutputErrMsg", "(", "Buffer", ")", ";", "handleAllErrors", "(", "ParseResult", ".", "takeError", "(", ")", ",", "[", "&", "]", "(", "llvm", "::", "StringError", "&", "ErrMsg", ")", "{", "OutputErrMsg", "<<", "<STR_LIT>", "<<", "Arch", "<<", "<STR_LIT>", "<<", "ErrMsg", ".", "getMessage", "(", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "parseDirectiveAttribute", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8563, "Length": 289, "Cover_Rate": 0.4624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Operands", ".", "size", "(", ")", ";", "++", "I", ")", "if", "(", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "I", "]", ")", "->", "isCondCode", "(", ")", ")", "CondLoc", "=", "Operands", "[", "I", "]", "->", "getStartLoc", "(", ")", ";", "return", "Error", "(", "CondLoc", ",", "<STR_LIT>", "+", "StringRef", "(", "<ISA_LIT>CondCodeToString", "(", "<STR_LIT>", "(", "Cond", ")", ")", ")", "+", "<STR_LIT>", "+", "<ISA_LIT>CondCodeToString", "(", "<STR_LIT>", "(", "ITCond", ")", ")", "+", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "isThumbTwo", "(", ")", "&&", "MCID", ".", "isPredicable", "(", ")", "&&", "Inst", ".", "getOperand", "(", "MCID", ".", "findFirstPredOperandIdx", "(", ")", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "const", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "unsigned", "RtReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RtReg", "==", "<STR_LIT>", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "const", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "RtReg", ")", ";", "if", "(", "(", "Rt", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "const", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "<NUM_LIT>", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "const", "unsigned", "Rn", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "==", "Rt", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "<NUM_LIT>", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "ARMAsmParser109", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8564, "Length": 504, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVASTART", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "Subtarget", "->", "isTargetDarwin", "(", ")", "?", "LowerDarwin_VASTART", "(", "Op", ",", "DAG", ")", ":", "LowerAAPCS_VASTART", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerVASTART", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8565, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "size", "<=", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "function_arg_vector_value", "(", "size", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ",", "SPARC_FP_ARG_FIRST", "+", "<NUM_LIT>", "*", "slotno", ")", ";", "else", "mclass", "=", "MODE_FLOAT", ";", "}", "if", "(", "(", "mclass", "==", "MODE_FLOAT", "||", "mclass", "==", "MODE_COMPLEX_FLOAT", ")", "&&", "SPARC_FP_REG_P", "(", "regno", ")", ")", "{", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "if", "(", "cum", "->", "prototype_p", "||", "cum", "->", "libcall_p", ")", "{", "if", "(", "(", "regno", "-", "SPARC_FP_ARG_FIRST", ")", ">=", "SPARC_INT_ARG_MAX", "*", "<NUM_LIT>", ")", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ")", ")", ";", "else", "return", "reg", ";", "}", "else", "{", "rtx", "v0", ",", "v1", ";", "if", "(", "(", "regno", "-", "SPARC_FP_ARG_FIRST", ")", "<", "SPARC_INT_ARG_MAX", "*", "<NUM_LIT>", ")", "{", "int", "intreg", ";", "if", "(", "incoming_p", ")", "return", "reg", ";", "intreg", "=", "(", "SPARC_OUTGOING_INT_ARG_FIRST", "+", "(", "regno", "-", "SPARC_FP_ARG_FIRST", ")", "/", "<NUM_LIT>", ")", ";", "v0", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ";", "v1", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "intreg", ")", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "v0", ",", "v1", ")", ")", ";", "}", "else", "{", "v0", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "v1", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "v0", ",", "v1", ")", ")", ";", "}", "}", "}", "else", "{", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "function_arg", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8566, "Length": 264, "Cover_Rate": 0.5628997867803838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsSameOrSubReg", "=", "getRegisterInfo", "(", ")", "->", "isSubRegisterEq", "(", "DepR", ",", "MOReg", ")", ";", "}", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "IsSameOrSubReg", ")", "DefIdx", "=", "OpNum", ";", "}", "}", "assert", "(", "DefIdx", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "DstI", "=", "Dst", "->", "getInstr", "(", ")", ";", "SDep", "T", "=", "I", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "OpNum", "<", "DstI", "->", "getNumOperands", "(", ")", ";", "OpNum", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "DstI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DepR", ")", "{", "int", "Latency", "=", "(", "InstrInfo", ".", "getOperandLatency", "(", "&", "InstrItins", ",", "*", "SrcI", ",", "DefIdx", ",", "*", "DstI", ",", "OpNum", ")", ")", ";", "Latency", "=", "std", "::", "max", "(", "Latency", ",", "<NUM_LIT>", ")", ";", "I", ".", "setLatency", "(", "Latency", ")", ";", "updateLatency", "(", "*", "SrcI", ",", "*", "DstI", ",", "I", ")", ";", "}", "}"], "ground_truth": ["T", ".", "setSUnit", "(", "Src", ")", ";"], "File": "HexagonSubtarget28", "Func": "restoreLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8567, "Length": 169, "Cover_Rate": 0.46301369863013697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcvtmsv4hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcvtm_s16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8568, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "DEFAULT_ABI", "!=", "ABI_DARWIN", ")", "{", "bool", "is_local", "=", "(", "fndecl", "&&", "!", "DECL_EXTERNAL", "(", "fndecl", ")", "&&", "!", "DECL_WEAK", "(", "fndecl", ")", "&&", "(", "*", "targetm", ".", "binds_local_p", ")", "(", "fndecl", ")", ")", ";", "if", "(", "is_local", ")", ";", "else", "if", "(", "flag_plt", ")", "{", "if", "(", "fntype", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "cum", "->", "call_cookie", "|=", "CALL_LONG", ";", "}", "else", "{", "if", "(", "!", "(", "fntype", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", ")", "cum", "->", "call_cookie", "|=", "CALL_LONG", ";", "}", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "fntype", ")", "{", "tree", "ret_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "ret_type", ")", ")", ")", ";", "}", "if", "(", "cum", "->", "call_cookie", "&", "CALL_LONG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "cum", "->", "prototype", ",", "cum", "->", "nargs_prototype", ")", ";", "}", "if", "(", "TARGET_ELF", "&&", "(", "TARGET_64BIT", "||", "DEFAULT_ABI", "==", "ABI_V4", ")", ")", "{", "cum", "->", "escapes", "=", "call_ABI_of_interest", "(", "fndecl", ")", ";", "if", "(", "cum", "->", "escapes", ")", "{", "tree", "return_type", ";", "if", "(", "fntype", ")", "{"], "ground_truth": ["return_type", "=", "TREE_TYPE", "(", "fntype", ")", ";"], "File": "rs6000-call", "Func": "init_cumulative_args", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8569, "Length": 212, "Cover_Rate": 0.3745583038869258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlsl_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8570, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_shli", "(", "qword", "a", ",", "unsigned", "int", "b", ")", "{", "vec_uint4", "bv", ";", "vec_uint4", "mask", ";"], "ground_truth": ["bv", "=", "vec_splat", "(", "(", "vec_uint4", ")", "(", "si_from_uint", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "si2vmx", "Func": "si_shli", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8571, "Length": 36, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "unsigned", "(", "getProcIFlags", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addProcIFlagsOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8572, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "UseOp", "=", "MI", "->", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "UseOp", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "if", "(", "UseOp", "!=", "-", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", "->", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{"], "ground_truth": ["unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "File": "ARMBaseInstrInfo101", "Func": "getPartialRegUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8573, "Length": 113, "Cover_Rate": 0.4232209737827715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "<NUM_LIT>", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MFI", "->", "getNumObjects", "(", ")", "==", "<NUM_LIT>", ")", "{"], "File": "R600InstrInfo", "Func": "getIndirectIndexEnd", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8574, "Length": 37, "Cover_Rate": 0.46835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Module", "*", "M", "=", "Func", ".", "getParent", "(", ")", ";", "auto", "&", "DL", "=", "M", "->", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "auto", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "auto", "Int16Ty", "=", "Type", "::", "getInt16Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";", "Offset", "=", "alignTo", "(", "Offset", ",", "ST", ".", "getAlignmentForImplicitArgPtr", "(", ")", ")", ";", "emitKernelArg", "(", "DL", ",", "Int32Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int32Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int32Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "<NUM_LIT>", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "emitKernelArg", "(", "DL", ",", "Int16Ty", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "auto", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "Func", ".", "getContext", "(", ")", ",", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", ";", "if", "(", "M", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int8PtrTy", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Offset", ",", "Args", ")", ";"], "File": "AMDGPUHSAMetadataStreamer12", "Func": "emitHiddenKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8575, "Length": 383, "Cover_Rate": 0.5518731988472623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "SubRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "createTuple", "(", "Regs", ",", "RegClassIDs", ",", "SubRegs", ",", "MIB", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "createQTuple", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8576, "Length": 37, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PartialReductionPass", "(", ")", ")", ";", "}", "addPass", "(", "createIndirectBrExpandPass", "(", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "addPass", "(", "createCFGuardDispatchPass", "(", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86TargetMachine97", "Func": "addIRPasses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8577, "Length": 65, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasReplacedPseudoInst", "=", "replacePseudoRegTransferCode", "(", "MF", ")", ";", "if", "(", "HasReplacedPseudoInst", "&&", "needToReserveScavengingSpillSlots", "(", "MF", ",", "HRI", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumberScavengerSlots", ";", "i", "++", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", "->", "CreateSpillStackObject", "(", "RC", ".", "getSize", "(", ")", ",", "RC", ".", "getAlignment", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering46", "Func": "determineCalleeSaves", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8578, "Length": 67, "Cover_Rate": 0.3582887700534759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "return_in_pc", "=", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";", "int", "offset_adj", ";", "int", "emit_update", ";", "offset_adj", "=", "return_in_pc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "num_regs", "++", ";", "gcc_assert", "(", "num_regs", "&&", "num_regs", "<=", "<NUM_LIT>", ")", ";", "emit_update", "=", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "SP_REGNUM", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_regs", "+", "emit_update", "+", "offset_adj", ")", ")", ";", "if", "(", "return_in_pc", ")", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "ret_rtx", ";", "if", "(", "emit_update", ")", "{", "tmp", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "num_regs", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "offset_adj", ")", "=", "tmp", ";", "}", "for", "(", "j", "=", "<NUM_LIT>", ",", "i", "=", "<NUM_LIT>", ";", "j", "<", "num_regs", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "if", "(", "(", "num_regs", "==", "<NUM_LIT>", ")", "&&", "emit_update", "&&", "!", "return_in_pc", ")", "{", "tmp", "=", "gen_frame_mem", "(", "SImode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ";", "tmp", "=", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "tmp", ")", ")", ";", "REG_NOTES", "(", "tmp", ")", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "return", ";", "}", "tmp", "=", "gen_rtx_SET", "(", "reg", ",", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "j", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", "+", "emit_update", "+", "offset_adj", ")", "=", "tmp", ";", "if", "(", "i", "!=", "PC_REGNUM", ")", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "j", "++", ";", "}", "if", "(", "return_in_pc", ")", "par", "=", "emit_jump_insn", "(", "par", ")", ";", "else", "par", "=", "emit_insn", "(", "par", ")", ";", "REG_NOTES", "(", "par", ")", "=", "dwarf", ";", "if", "(", "!", "return_in_pc", ")", "arm_add_cfa_adjust_cfa_note", "(", "par", ",", "UNITS_PER_WORD", "*", "num_regs", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_emit_multi_reg_pop", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8579, "Length": 354, "Cover_Rate": 0.917098445595855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PrevTK", "!=", "AsmToken", "::", "RBrac", ")", "return", ";", "SM", ".", "setAppendAfterOperand", "(", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)4", "Func": "tryParseOperandIdx", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8580, "Length": 17, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "assignArg", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "const", "CallLowering", "::", "ArgInfo", "&", "Info", ",", "CCState", "&", "State", ")", "override", "{", "if", "(", "Info", ".", "IsFixed", ")", "return", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ".", "Flags", ",", "State", ")", ";"], "ground_truth": ["return", "AssignFnVarArg", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Info", ".", "Flags", ",", "State", ")", ";"], "File": "AArch64CallLowering23", "Func": "assignArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8581, "Length": 73, "Cover_Rate": 0.9864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "&&", "!", "TARGET_BWX", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "||", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "REGNO", "(", "x", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", "||", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "(", "GET_CODE", "(", "SUBREG_REG", "(", "x", ")", ")", "==", "MEM", "||", "(", "GET_CODE", "(", "SUBREG_REG", "(", "x", ")", ")", "==", "REG", "&&", "REGNO", "(", "SUBREG_REG", "(", "x", ")", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", ")", ")", "{", "if", "(", "!", "in", "||", "!", "aligned_memory_operand", "(", "x", ",", "mode", ")", ")", "return", "GENERAL_REGS", ";", "}", "}", "if", "(", "class", "==", "FLOAT_REGS", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "GENERAL_REGS", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "return", "GENERAL_REGS", ";", "if", "(", "in", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", "&&", "!", "(", "memory_operand", "(", "x", ",", "mode", ")", "||", "x", "==", "const0_rtx", ")", ")", "return", "GENERAL_REGS", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "secondary_reload_class", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8582, "Length": 194, "Cover_Rate": 0.9107981220657277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_GOT_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_HI", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_ADD", ";"], "ground_truth": ["break", ";"], "File": "RISCVMCInstLower", "Func": "lowerSymbolOperand", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8583, "Length": 99, "Cover_Rate": 0.3173076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsLittleEndian", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend", "Func": "isLittleEndian", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8584, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "REG", ":", "case", "PLUS", ":", "case", "LO_SUM", ":", "return", "<NUM_LIT>", ";", "case", "HIGH", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "pa", "Func": "hppa_address_cost", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8585, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ErrorOr", "<", "PrefetchHints", ">", "getPrefetchHints", "(", "const", "FunctionSamples", "*", "TopSamples", ",", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "const", "auto", "&", "Loc", "=", "MI", ".", "getDebugLoc", "(", ")", ")", "if", "(", "const", "auto", "*", "Samples", "=", "TopSamples", "->", "findFunctionSamples", "(", "Loc", ")", ")", "return", "Samples", "->", "findCallTargetMapAt", "(", "FunctionSamples", "::", "getOffset", "(", "Loc", ")", ",", "Loc", "->", "getBaseDiscriminator", "(", ")", ")", ";", "return", "std", "::", "error_code", "(", ")", ";"], "ground_truth": ["}"], "File": "X86InsertPrefetch (2)", "Func": "getPrefetchHints", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8586, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARCompactTargetMachine", "Func": "addPreSched2", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8587, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", "BB", ")", ";", "BB", "->", "updateTerminator", "(", "OldNext", "!=", "MF", "->", "end", "(", ")", "?", "&", "*", "OldNext", ":", "nullptr", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "for", "(", "const", "MachineBasicBlock", "::", "RegisterMaskPair", "&", "RegMaskPair", ":", "BB", "->", "liveins", "(", ")", ")", "NewBB", "->", "addLiveIn", "(", "RegMaskPair", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "BB", ")", ";", "JTBB", "->", "replaceSuccessor", "(", "BB", ",", "NewBB", ")", ";", "if", "(", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "fixupBTI", "(", "JTI", ",", "*", "BB", ",", "*", "NewBB", ")", ";", "++", "NumJTInserted", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass33", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8588, "Length": 276, "Cover_Rate": 0.7582417582417582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GenerateTBB", "=", "isThumb2", "||", "(", "isThumb1", "&&", "SynthesizeThumb1TBB", ")", ";", "if", "(", "STI", "->", "hardenSlsRetBr", "(", ")", ")", "GenerateTBB", "=", "false", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "GenerateTBB", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "MadeChange", "|=", "AlignBlocks", "(", "MF", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialConstPlacement", "(", "CPEMIs", ")", ";", "if", "(", "MF", "->", "getJumpTableInfo", "(", ")", ")", "doInitialJumpTablePlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "T2JumpTables", ".", "empty", "(", ")", ")", "MF", "->", "ensureAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "while", "(", "true", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ",", "NoCPIters", ">=", "CPMaxIteration", "/", "<NUM_LIT>", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "CPMaxIteration", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";"], "ground_truth": ["MadeChange", "=", "true", ";"], "File": "ARMConstantIslandPass48", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8589, "Length": 340, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Imm", ";", "unsigned", "Opc", ";", "<STR_LIT>", "Cmp", ";", "std", "::", "tie", "(", "Imm", ",", "Opc", ",", "Cmp", ")", "=", "Info", ";", "MachineBasicBlock", "*", "const", "MBB", "=", "CmpMI", "->", "getParent", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CmpMI", ",", "CmpMI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "add", "(", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "CmpMI", "->", "eraseFromParent", "(", ")", ";", "MachineInstr", "&", "BrMI", "=", "*", "MBB", "->", "getFirstTerminator", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "BrMI", ",", "BrMI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cmp", ")", ".", "add", "(", "BrMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BrMI", ".", "eraseFromParent", "(", ")", ";", "++", "NumConditionsAdjusted", ";"], "ground_truth": ["}"], "File": "AArch64ConditionOptimizer14", "Func": "modifyCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8590, "Length": 152, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVectorShuffleAsBroadcast", "(", "SDLoc", "DL", ",", "MVT", "VT", ",", "SDValue", "V", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "Subtarget", ".", "hasAVX", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "int", "BroadcastIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "M", ":", "Mask", ")", "if", "(", "M", ">=", "<NUM_LIT>", "&&", "BroadcastIdx", "==", "-", "<NUM_LIT>", ")", "BroadcastIdx", "=", "M", ";", "else", "if", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "!=", "BroadcastIdx", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "BroadcastIdx", "<", "(", "int", ")", "Mask", ".", "size", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "for", "(", ";", ";", ")", "{", "switch", "(", "V", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "int", "OperandSize", "=", "Mask", ".", "size", "(", ")", "/", "V", ".", "getNumOperands", "(", ")", ";", "V", "=", "V", ".", "getOperand", "(", "BroadcastIdx", "/", "OperandSize", ")", ";", "BroadcastIdx", "%=", "OperandSize", ";", "continue", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "VOuter", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VInner", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "ConstantIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstantIdx", ")", "break", ";", "int", "BeginIdx", "=", "(", "int", ")", "ConstantIdx", "->", "getZExtValue", "(", ")", ";", "int", "EndIdx", "=", "BeginIdx", "+", "(", "int", ")", "VInner", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "BroadcastIdx", ">=", "BeginIdx", "&&", "BroadcastIdx", "<", "EndIdx", ")", "{", "BroadcastIdx", "-=", "BeginIdx", ";", "V", "=", "VInner", ";", "}", "else", "{", "V", "=", "VOuter", ";", "}"], "ground_truth": ["continue", ";"], "File": "X86ISelLowering149", "Func": "lowerVectorShuffleAsBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8591, "Length": 282, "Cover_Rate": 0.3643410852713178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_call_info", "::", "function_call_info", "(", "location_t", "location_in", ",", "const", "function_instance", "&", "instance_in", ",", "tree", "fndecl_in", ")", ":", "function_instance", "(", "instance_in", ")", ",", "location", "(", "location_in", ")", ",", "fndecl", "(", "fndecl_in", ")", "{"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "function_call_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8592, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_comgt_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomgtw", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_comgt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8593, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "MF", ".", "getFunction", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isOSWindows", "(", ")", "||", "Subtarget", ".", "isTargetMachO", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "Subtarget", ".", "isTargetCygMing", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering143", "Func": "getStackProbeSymbolName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8594, "Length": 66, "Cover_Rate": 0.7415730337078652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getMaxSupportedInterleaveFactor", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "MVEMaxSupportedInterleaveFactor", ";"], "File": "ARMISelLowering (2)5", "Func": "getMaxSupportedInterleaveFactor", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8595, "Length": 30, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "MemOpsEmitted", "=", "<NUM_LIT>", ";"], "ground_truth": ["uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";"], "File": "SystemZMCCodeEmitter16", "Func": "encodeInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8596, "Length": 58, "Cover_Rate": 0.49572649572649574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<=", "<NUM_LIT>", "&&", "(", "Subtarget", "->", "hasNEON", "(", ")", "||", "isLegalMVEShuffleOp", "(", "PFEntry", ")", ")", ")", "return", "true", ";", "}", "bool", "ReverseVEXT", ",", "isV_UNDEF", ";", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSize", ">=", "<NUM_LIT>", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "ShuffleVectorInst", "::", "isIdentityMask", "(", "M", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", ")", ")", "return", "true", ";", "else", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "isVMOVNMask", "(", "M", ",", "VT", ",", "true", ",", "false", ")", "||", "isVMOVNMask", "(", "M", ",", "VT", ",", "false", ",", "false", ")", "||", "isVMOVNMask", "(", "M", ",", "VT", ",", "true", ",", "true", ")", ")", ")", "return", "true", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8597, "Length": 236, "Cover_Rate": 0.6413043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseAddress", "(", "Operands", ",", "<STR_LIT>", ",", "ADDR64Reg", ",", "BDXMem", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser10", "Func": "parseBDXAddr64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8598, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TOYAsmPrinter", "Func": "getPassName", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8599, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSETCCCARRY", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Carry", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "LHS", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["<STR_LIT>", "CC", "=", "TranslateInteger<ISA_LIT>CC", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ")", "->", "get", "(", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerSETCCCARRY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8600, "Length": 93, "Cover_Rate": 0.42660550458715596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "removeUseSoftFloat", "(", "*", "F", ")", ";", "continue", ";", "}", "if", "(", "F", "->", "isDeclaration", "(", ")", "||", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "continue", ";", "Modified", "|=", "fixupFPReturnAndCall", "(", "*", "F", ",", "&", "M", ",", "TM", ")", ";", "FPParamVariant", "V", "=", "whichFPParamVariantNeeded", "(", "*", "F", ")", ";", "if", "(", "V", "!=", "NoSig", ")", "{", "Modified", "=", "true", ";", "createFPFnStub", "(", "&", "*", "F", ",", "&", "M", ",", "V", ",", "TM", ")", ";", "}"], "ground_truth": ["}"], "File": "Mips16HardFloat12", "Func": "runOnModule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8601, "Length": 82, "Cover_Rate": 0.5256410256410257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "j", "<<", "<STR_LIT>", "<<", "k", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "j", "<<", "<STR_LIT>", "<<", "k", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "if", "(", "bisReversable", ")", "{", "if", "(", "isOrderedDuplexPair", "(", "MCII", ",", "*", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", ",", "<ISA_LIT>MCInstrInfo", "::", "hasExtenderForIndex", "(", "MCB", ",", "j", "-", "<NUM_LIT>", ")", ",", "*", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", ",", "<ISA_LIT>MCInstrInfo", "::", "hasExtenderForIndex", "(", "MCB", ",", "k", "-", "<NUM_LIT>", ")", ",", "bisReversable", ")", ")", "{", "unsigned", "iClass", "=", "iClassOfDuplexPair", "(", "getDuplexCandidateGroup", "(", "*", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", ")", ",", "getDuplexCandidateGroup", "(", "*", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", ")", ")", ";"], "ground_truth": ["duplexToTry", ".", "push_back", "(", "DuplexCandidate", "(", "k", ",", "j", ",", "iClass", ")", ")", ";"], "File": "HexagonMCDuplexInfo15", "Func": "getDuplexPossibilties", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8602, "Length": 219, "Cover_Rate": 0.35784313725490197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "emitFrameDirective", "(", ")", ";"], "ground_truth": ["SmallString", "<", "<NUM_LIT>", ">", "Str", ";"], "File": "MipsAsmPrinter19", "Func": "EmitFunctionBodyStart", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8603, "Length": 17, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Has64BitSupport", "=", "false", ";", "Use64BitRegs", "=", "false", ";", "UseCRBits", "=", "false", ";", "HasHardFloat", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasFPU", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "NeedsTwoConstNR", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";"], "ground_truth": ["HasFRSQRTES", "=", "false", ";"], "File": "PPCSubtarget12", "Func": "initializeEnvironment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8604, "Length": 84, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtst_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8605, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Hi", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Lo", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering10", "Func": "getAddrNonPIC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8606, "Length": 67, "Cover_Rate": 0.6767676767676768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "NumElements", "=", "NumElements", ";", "Op", "->", "VectorList", ".", "ElementKind", "=", "ElementKind", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARM64AsmParser", "Func": "CreateVectorList", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8607, "Length": 36, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV4I64VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "lowerV2X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "ground_truth": ["if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";"], "File": "X86ISelLowering (2)4", "Func": "lowerV4I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8608, "Length": 186, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", "{"], "ground_truth": ["}"], "File": "AArch64InstructionSelector71", "Func": "AArch64InstructionSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8609, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N0", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "FPOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "LogicOp0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LogicOp1", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL0", "(", "N0", ")", ";", "if", "(", "N0", ".", "hasOneUse", "(", ")", "&&", "LogicOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LogicOp0", ".", "hasOneUse", "(", ")", "&&", "LogicOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "LogicOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "CastedOp1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "LogicOp1", ")", ";", "return", "DAG", ".", "getNode", "(", "FPOpcode", ",", "DL0", ",", "VT", ",", "LogicOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CastedOp1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "combineBitcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8610, "Length": 188, "Cover_Rate": 0.4423529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InsertNOPDoublePrecision", ";"], "ground_truth": ["}"], "File": "SparcSubtarget35", "Func": "insertNOPDoublePrecision", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8611, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "op", ",", "MemR", "(", "y", ",", "ys", ")", ",", "MemR", "(", "x", ",", "xs", ")", ",", "R", "(", "a", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "Mul", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8612, "Length": 26, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "--", "MI", ";", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "++", "MI", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FrameLowering103", "Func": "spillCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8613, "Length": 151, "Cover_Rate": 0.5451263537906137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "XCoreSubtarget24", "Func": "XCoreSubtarget", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8614, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "CurEmitted", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_begin", "(", ")", ",", "E", "=", "SU", "->", "getInstr", "(", ")", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "++", "CurEmitted", ";", "}", "}", "}", "}", "else", "{", "++", "CurEmitted", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler1", "Func": "schedNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8615, "Length": 78, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rotate_mode", "=", "QIshift", ";", "break", ";", "case", "HImode", ":", "rotate_mode", "=", "HIshift", ";", "break", ";", "case", "SImode", ":", "rotate_mode", "=", "SIshift", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "code", ")", "{", "case", "ROTATERT", ":", "rotate_type", "=", "SHIFT_ASHIFT", ";", "break", ";", "case", "ROTATE", ":", "rotate_type", "=", "SHIFT_LSHIFTRT", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "amount", "=", "INTVAL", "(", "rotate_amount", ")", ";", "if", "(", "amount", "<", "<NUM_LIT>", ")", "amount", "=", "<NUM_LIT>", ";", "if", "(", "(", "unsigned", "int", ")", "amount", ">", "GET_MODE_BITSIZE", "(", "mode", ")", ")", "amount", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "if", "(", "(", "unsigned", "int", ")", "amount", ">", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "(", "unsigned", ")", "<NUM_LIT>", ")", "{", "amount", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "amount", ";", "rotate_type", "=", "(", "rotate_type", "==", "SHIFT_ASHIFT", ")", "?", "SHIFT_LSHIFTRT", ":", "SHIFT_ASHIFT", ";", "}", "if", "(", "(", "mode", "==", "HImode", "&&", "TARGET_H8300", "&&", "amount", ">=", "<NUM_LIT>", ")", "||", "(", "mode", "==", "HImode", "&&", "TARGET_H8300H", "&&", "amount", ">=", "<NUM_LIT>", ")", "||", "(", "mode", "==", "HImode", "&&", "TARGET_H8300S", "&&", "amount", "==", "<NUM_LIT>", ")", "||", "(", "mode", "==", "SImode", "&&", "TARGET_H8300H", "&&", "amount", ">=", "<NUM_LIT>", ")", "||", "(", "mode", "==", "SImode", "&&", "TARGET_H8300S", "&&", "amount", ">=", "<NUM_LIT>", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "HImode", ":", "insn_buf", "=", "<STR_LIT>", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "break", ";", "case", "SImode", ":", "insn_buf", "=", "<STR_LIT>", ";", "output_asm_insn", "(", "insn_buf", ",", "operands", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["amount", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", "-", "amount", ";"], "File": "h83003", "Func": "output_a_rotate", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8616, "Length": 257, "Cover_Rate": 0.6148325358851675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitCommonSymbol", "(", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "emitCommonSymbol", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8617, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAMDGPUISelDag", "(", "getAMDGPUTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerI1CopiesPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine100", "Func": "addInstSelector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8618, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InitGlobalBaseReg", "(", "MF", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "MFE", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "MFE", ";", "++", "MFI", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MFI", "->", "begin", "(", ")", ";", "I", "!=", "MFI", "->", "end", "(", ")", ";", "++", "I", ")", "ReplaceUsesWithZeroReg", "(", "MRI", ",", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG18", "Func": "ProcessFunctionAfterISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8619, "Length": 77, "Cover_Rate": 0.8850574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "unsigned", "CalleeFrameSize", "=", "<NUM_LIT>", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";"], "File": "SNESFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8620, "Length": 96, "Cover_Rate": 0.4067796610169492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_SaveList", ";", "const", "MCPhysReg", "*", "RegList", "=", "STI", ".", "isTargetDarwin", "(", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "{", "return", "CSR_NoRegs_SaveList", ";", "}", "else", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "STI", ".", "isMClass", "(", ")", ")", "{", "return", "CSR_AAPCS_SaveList", ";", "}", "else", "if", "(", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "CSR_FIQ_SaveList", ";", "}", "else", "{", "return", "CSR_GenericInt_SaveList", ";", "}", "}", "return", "RegList", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo22", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8621, "Length": 124, "Cover_Rate": 0.8985507246376812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrefixInfo", "(", ")", ":", "Active", "(", "false", ")", ",", "Predicated", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "PrefixInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8622, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "target_flag_set_p", "(", "unsigned", "int", "mask", ")", ":", "m_mask", "(", "mask", ")", "{"], "ground_truth": ["}"], "File": "s390-c", "Func": "target_flag_set_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8623, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ZeroReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "InsertReg", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "FlagsDefMI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ZeroReg", ")", ";", "BuildMI", "(", "*", "ZExt", "->", "getParent", "(", ")", ",", "ZExt", ",", "ZExt", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "InsertReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MRI", "->", "replaceRegWith", "(", "ZExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "InsertReg", ")", ";", "ToErase", ".", "push_back", "(", "ZExt", ")", ";", "}"], "ground_truth": ["}"], "File": "X86FixupSetCC1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8624, "Length": 120, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Shift", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler (2)2", "Func": "DecodeImm8OptLsl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8625, "Length": 28, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpgt_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_movss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__builtin_ia32_cmpltss", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__A", ")", ")", ";"], "File": "xmmintrin5", "Func": "_mm_cmpgt_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8626, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>BEAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "return", "create<ISA_LIT>AsmBackend", "(", "T", ",", "MRI", ",", "TT", ",", "CPU", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend14", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8627, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_FLOAT128_TYPE", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "builtin_define", "(", "<STR_LIT>", ")", ";", "RS6000_CPU_CPP_ENDIAN_BUILTINS", "(", ")", ";", "if", "(", "TARGET_LONG_DOUBLE_128", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_IEEEQUAD", ")", "{", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "else", "builtin_define", "(", "<STR_LIT>", ")", ";", "}", "switch", "(", "TARGET_CMODEL", ")", "{", "case", "CMODEL_MEDIUM", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "CMODEL_LARGE", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "rs6000_current_abi", ")", "{", "case", "ABI_V4", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "ABI_AIX", ":", "builtin_define", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["builtin_define", "(", "<STR_LIT>", ")", ";"], "File": "rs6000-c", "Func": "rs6000_cpu_cpp_builtins", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8628, "Length": 162, "Cover_Rate": 0.3016759776536313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovnbq_s16", "(", "int8x16_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmovnbq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmovnbq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8629, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "&=", "~", "(", "(", "<NUM_LIT>", "<<", "LogAlign", ")", "-", "<NUM_LIT>", ")", ";", "BaseInsertOffset", "-=", "UPad", ";", "BaseInsertOffset", "-=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", "<<", "<STR_LIT>", "<<", "LogAlign", "<<", "<STR_LIT>", "<<", "KnownBits", "<<", "<STR_LIT>", "<<", "UPad", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", ">=", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "<NUM_LIT>", "]", ".", "Offset", ")", "BaseInsertOffset", "=", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "<NUM_LIT>", "]", ".", "Offset", "-", "(", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "EndInsertOffset", "=", "WorstCaseAlign", "(", "BaseInsertOffset", "+", "<NUM_LIT>", ",", "LogAlign", ",", "KnownBits", ")", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "isOffsetInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ")", ")", "{", "BaseInsertOffset", "-=", "<NUM_LIT>", "<<", "LogAlign", ";", "EndInsertOffset", "-=", "<NUM_LIT>", "<<", "LogAlign", ";", "}", "EndInsertOffset", "=", "RoundUpToAlignment", "(", "EndInsertOffset", ",", "<NUM_LIT>", "<<", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", "+", "U", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LastIT", "=", "MI", ";", "}", "--", "MI", ";", "if", "(", "LastIT", ")", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "CC", "=", "getITInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "MI", "=", "LastIT", ";", "}"], "ground_truth": ["NewMBB", "=", "splitBlockBeforeInstr", "(", "MI", ")", ";"], "File": "ARMConstantIslandPass10", "Func": "createNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8630, "Length": 348, "Cover_Rate": 0.5028901734104047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "UseI", "=", "Def", ";", "UseI", "!=", "BBEnd", ";", "++", "UseI", ")", "{", "AluInstCount", "+=", "OccupiedDwords", "(", "UseI", ")", ";", "if", "(", "!", "SubstituteKCacheBank", "(", "UseI", ",", "KCacheBanks", ",", "false", ")", ")", "return", "false", ";", "if", "(", "AluInstCount", ">=", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "return", "false", ";", "if", "(", "UseI", "->", "findRegisterUseOperandIdx", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "LastUseCount", "=", "AluInstCount", ";", "if", "(", "UseI", "!=", "Def", "&&", "UseI", "->", "findRegisterDefOperandIdx", "(", "MOI", "->", "getReg", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "break", ";"], "ground_truth": ["}"], "File": "R600EmitClauseMarkers (2)", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8631, "Length": 92, "Cover_Rate": 0.416289592760181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "MI", ".", "findRegisterDefOperand", "(", "<STR_LIT>", ")", "->", "isDead", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86SpeculativeLoadHardening", "Func": "isDataInvariantLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8632, "Length": 369, "Cover_Rate": 0.44350961538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fnmsub_round_sh", "(", "__mmask8", "__U", ",", "__m128h", "__W", ",", "__m128h", "__A", ",", "__m128h", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_maskz", "(", "(", "__v8hf", ")", "__W", ",", "-", "(", "__v8hf", ")", "__A", ",", "-", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_maskz_fnmsub_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8633, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vqnegq_s32", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqnegq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8634, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "indent", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "WDC65816TargetStreamer", "Func": "EmitCaseDirective", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8635, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Op0", "=", "getFPReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Op0", ")", ")", "{", "duplicateToTop", "(", "Op0", ",", "getScratchReg", "(", ")", ",", "I", ")", ";", "}", "else", "{", "moveToTop", "(", "Op0", ",", "I", ")", ";", "}", "--", "StackTop", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Op0", "=", "getFPReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "++", "StackTop", ";", "unsigned", "RegOnTop", "=", "getStackEntry", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Op0", ")", ")", "{", "duplicateToTop", "(", "Op0", ",", "getScratchReg", "(", ")", ",", "I", ")", ";", "moveToTop", "(", "RegOnTop", ",", "I", ")", ";", "}", "else", "if", "(", "getSTReg", "(", "Op0", ")", "!=", "<STR_LIT>", ")", "{", "moveToTop", "(", "getStackEntry", "(", "<NUM_LIT>", ")", ",", "I", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "moveToTop", "(", "RegOnTop", ",", "I", ")", ";", "}", "assert", "(", "StackTop", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "StackTop", "-=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SrcReg", "=", "getFPReg", "(", "MO1", ")", ";", "const", "MachineOperand", "&", "MO0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "DestReg", "=", "getFPReg", "(", "MO0", ")", ";", "if", "(", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "SrcReg", ")", ")", "{", "unsigned", "Slot", "=", "getSlot", "(", "SrcReg", ")", ";", "assert", "(", "Slot", "<", "<NUM_LIT>", "&&", "DestReg", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Stack", "[", "Slot", "]", "=", "DestReg", ";", "RegMap", "[", "DestReg", "]", "=", "Slot", ";", "}", "else", "{", "duplicateToTop", "(", "SrcReg", ",", "DestReg", ",", "I", ")", ";", "}", "}", "break", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "unsigned", "Kills", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "Op", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", "continue", ";", "assert", "(", "Op", ".", "isUse", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FPReg", "=", "getFPReg", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "getSTReg", "(", "FPReg", ")", ")", ";", "if", "(", "Op", ".", "isKill", "(", ")", ")", "Kills", "|=", "<NUM_LIT>", "<<", "FPReg", ";", "}", "MachineBasicBlock", "::", "iterator", "InsertPt", "=", "MI", ";", "while", "(", "Kills", ")", "{", "unsigned", "FPReg", "=", "CountTrailingZeros_32", "(", "Kills", ")", ";", "freeStackSlotAfter", "(", "InsertPt", ",", "FPReg", ")", ";", "Kills", "&=", "~", "(", "<NUM_LIT>", "<<", "FPReg", ")", ";", "}", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "FirstFPRegOp", "=", "~", "<NUM_LIT>", ",", "SecondFPRegOp", "=", "~", "<NUM_LIT>", ";", "unsigned", "LiveMask", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "X86FloatingPoint28", "Func": "handleSpecialFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8636, "Length": 515, "Cover_Rate": 0.47118023787740165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PeepholeSDWA", "::", "isConvertibleToSDWA", "(", "MachineInstr", "&", "MI", ",", "const", "GCNSubtarget", "&", "ST", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isSDWA", "(", "Opc", ")", ")", "return", "true", ";", "if", "(", "<STR_LIT>", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "(", "Opc", ")", ";", "if", "(", "<STR_LIT>", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "(", "SDst", "->", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "SDst", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAOutModsVOPC", "(", ")", "&&", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", "||", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ")", ")", "return", "false", ";", "}", "else", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "sdst", ")", "||", "!", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdst", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "ST", ".", "hasSDWAMac", "(", ")", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "pseudoToMCOpcode", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Opc", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "SIPeepholeSDWA", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8637, "Length": 274, "Cover_Rate": 0.7025641025641025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParamTypes", ".", "push_back", "(", "ResultType", ")", ";", "ParamTypes", ".", "push_back", "(", "DestTy", ")", ";", "Function", "*", "CVTAFunction", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "ParamTypes", ")", ";", "CVTA", "=", "Builder", ".", "CreateCall", "(", "CVTAFunction", ",", "CVTA", ",", "<STR_LIT>", ")", ";", "DestTy", "=", "PointerType", "::", "get", "(", "GVType", "->", "getElementType", "(", ")", ",", "llvm", "::", "ADDRESS_SPACE_GENERIC", ")", ";", "CVTA", "=", "Builder", ".", "CreateBitCast", "(", "CVTA", ",", "DestTy", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "ParamTypes", ";", "ParamTypes", ".", "push_back", "(", "PointerType", "::", "get", "(", "GVType", "->", "getElementType", "(", ")", ",", "llvm", "::", "ADDRESS_SPACE_GENERIC", ")", ")", ";", "ParamTypes", ".", "push_back", "(", "GVType", ")", ";", "Function", "*", "CVTAFunction", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "ParamTypes", ")", ";", "CVTA", "=", "Builder", ".", "CreateCall", "(", "CVTAFunction", ",", "GV", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "CVTA", ";"], "File": "NVPTXGenericToNVVM2", "Func": "getOrInsertCVTA", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8638, "Length": 139, "Cover_Rate": 0.4602649006622517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSE2CostTable", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", "->", "hasSSE2", "(", ")", ")", "{", "int", "Idx", "=", "CostTableLookup", "(", "SSE2CostTable", ",", "ISD", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "SSE2CostTable", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "AVX1CostTable", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", "&&", "!", "ST", "->", "hasAVX2", "(", ")", ")", "{", "EVT", "VT", "=", "LT", ".", "second", ";", "if", "(", "ISD", "==", "<STR_LIT>", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_NonUniformConstantValue", ")", "ISD", "=", "<STR_LIT>", ";", "int", "Idx", "=", "CostTableLookup", "(", "AVX1CostTable", ",", "ISD", ",", "VT", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "AVX1CostTable", "[", "Idx", "]", ".", "Cost", ";", "}"], "ground_truth": ["static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "CustomLowered", "[", "]", "=", "{"], "File": "X86TargetTransformInfo33", "Func": "getArithmeticInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8639, "Length": 426, "Cover_Rate": 0.3021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "current_tune", "->", "fusible_ops", "!=", "tune_params", "::", "FUSE_NOTHING", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_macro_fusion_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8640, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Arg", ".", "Ty", ")", ";", "MVT", "RegisterVT", "=", "TLI", ".", "getRegisterTypeForCallingConv", "(", "F", ".", "getContext", "(", ")", ",", "F", ".", "getCallingConv", "(", ")", ",", "VT", ")", ";", "<STR_LIT>", "Flags", "=", "Arg", ".", "Flags", ";"], "ground_truth": ["Flags", ".", "setOrigAlign", "(", "TLI", ".", "getABIAlignmentForCallingConv", "(", "Arg", ".", "Ty", ",", "DL", ")", ")", ";"], "File": "MipsCallLowering", "Func": "subTargetRegTypeForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8641, "Length": 59, "Cover_Rate": 0.33714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAVX512RC", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", ";"], "File": "X86Operand (2)", "Func": "isAVX512RC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8642, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_add_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{", "return", "__builtin_ia32_addsh_mask", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_add_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8643, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "MOSDisassembler", "Func": "createMOSDisassembler", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8644, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmXLenLI", "(", ")", "const", "{", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "if", "(", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", ")", "return", "true", ";", "return", "IsConstantImm", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", "&&", "(", "isRV64", "(", ")", "||", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "isImmXLenLI", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8645, "Length": 93, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "sh_symbian_dllexport_name_p", "(", "const", "char", "*", "symbol", ")", "{"], "ground_truth": ["return", "strncmp", "(", "DLL_EXPORT_PREFIX", ",", "symbol", ",", "strlen", "(", "DLL_EXPORT_PREFIX", ")", ")", "==", "<NUM_LIT>", ";"], "File": "symbian", "Func": "sh_symbian_dllexport_name_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8646, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadImmOpc", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";"], "File": "ARMBaseInstrInfo102", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8647, "Length": 107, "Cover_Rate": 0.3807829181494662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Disp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Register", "OrigCmpVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "OrigSwapVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "BitShift", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "NegBitShift", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "BitSize", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "unsigned", "LOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "<STR_LIT>", ",", "Disp", ")", ";", "unsigned", "CSOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "<STR_LIT>", ",", "Disp", ")", ";", "assert", "(", "LOpcode", "&&", "CSOpcode", "&&", "<STR_LIT>", ")", ";", "Register", "OrigOldVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "OldVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "CmpVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "SwapVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "StoreVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "RetryOldVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "RetryCmpVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "Register", "RetrySwapVal", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "DoneMBB", "=", "splitBlockBefore", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "LoopMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MachineBasicBlock", "*", "SetMBB", "=", "emitBlockAfter", "(", "LoopMBB", ")", ";", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "LOpcode", ")", ",", "OrigOldVal", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MBB", "->", "addSuccessor", "(", "LoopMBB", ")", ";", "MBB", "=", "LoopMBB", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OldVal", ")", ".", "addReg", "(", "OrigOldVal", ")", ".", "addMBB", "(", "StartMBB", ")", ".", "addReg", "(", "RetryOldVal", ")", ".", "addMBB", "(", "SetMBB", ")", ";"], "File": "SystemZISelLowering (2)3", "Func": "emitAtomicCmpSwapW", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8648, "Length": 331, "Cover_Rate": 0.38941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86VZeroUpper12", "Func": "isYmmReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8649, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "{", "*", "SplitTy", ",", "DL", "}", ")", ",", "SplitTy", ",", "OrigArg", ".", "Flags", "}", ")", ";", "}", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "BitOffsets", ";", "for", "(", "auto", "Offset", ":", "Offsets", ")", "BitOffsets", ".", "push_back", "(", "Offset", "*", "<NUM_LIT>", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "for", "(", "auto", "I", "=", "&", "SplitArgs", "[", "FirstRegIdx", "]", ";", "I", "!=", "SplitArgs", ".", "end", "(", ")", ";", "++", "I", ")", "SplitRegs", ".", "push_back", "(", "I", "->", "Reg", ")", ";"], "ground_truth": ["PerformArgSplit", "(", "SplitRegs", ",", "BitOffsets", ")", ";"], "File": "AArch64CallLowering22", "Func": "splitToValueTypes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8650, "Length": 127, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "arc", "Func": "arc_no_speculation_in_delay_slots_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8651, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "OptForSize", "(", "false", ")", ",", "OptForMinSize", "(", "false", ")", ",", "AvailableFeatures", "(", ")", "{"], "ground_truth": ["}"], "File": "X86InstructionSelector28", "Func": "X86InstructionSelector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8652, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_W_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRIN<ISA_LIT>C_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerADDRSPACECAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINSERT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDEBUGTRAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "splitUnaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerFMINNUM_FMAXNUM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "splitTernaryVectorOp", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "splitBinaryVectorOp", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering140", "Func": "LowerOperation", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8653, "Length": 229, "Cover_Rate": 0.44294003868471954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CC_<ISA_LIT>_Kernel", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "case", "CallingConv", "::", "<ISA_LIT>_CS", ":", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":"], "ground_truth": ["case", "CallingConv", "::", "<ISA_LIT>_ES", ":"], "File": "AMDGPUISelLowering135", "Func": "CCAssignFnForCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8654, "Length": 33, "Cover_Rate": 0.336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "(", "regno", "==", "R_MDB", "||", "regno", "==", "R_MDC", ")", "&&", "rclass", "==", "FP_REGS", ")", "||", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "(", "rclass", "==", "MDB", "||", "rclass", "==", "MDC", ")", ")", ")", "return", "GENERAL_REGS", ";", "else", "if", "(", "(", "regno", "==", "R_MDB", "&&", "rclass", "==", "MDC", ")", "||", "(", "rclass", "==", "MDB", "&&", "regno", "==", "R_MDC", ")", ")", "return", "GENERAL_REGS", ";", "return", "NO_REGS", ";"], "ground_truth": ["}"], "File": "visium2", "Func": "visium_secondary_reload", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 8655, "Length": 69, "Cover_Rate": 0.5476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ChangeDebugLoc", "(", "MF", ",", "DL", ",", "true", ")", ";", "EmitFunctBeginDI", "(", "MF", ".", "getFunction", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PIC16DebugInfo", "Func": "BeginFunction", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8656, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtB", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasStdExtB", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8657, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "]", "-=", "<NUM_LIT>", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SDValue", "VPermMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "VPermMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ")", ")", ";", "if", "(", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VPermMask", ")", ")", ",", "V1", ")", ";"], "ground_truth": ["return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "File": "X86ISelLowering154", "Func": "lowerV8F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8658, "Length": 203, "Cover_Rate": 0.3171875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasPartialRegUpdate", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo (2)", "Func": "hasPartialRegUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8659, "Length": 64, "Cover_Rate": 0.5765765765765766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "State", "=", "isEntry", "?", "StateExact", ":", "StateWQM", ";", "auto", "II", "=", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "II", "!=", "IE", ")", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "++", "II", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", "&&", "!", "MI", ".", "isBranch", "(", ")", "&&", "!", "MI", ".", "isTerminator", "(", ")", ")", "continue", ";", "if", "(", "TargetInstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", ">=", "<NUM_LIT>", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "continue", ";", "}", "}", "}", "}", "char", "Needs", "=", "<NUM_LIT>", ";", "char", "OutNeeds", "=", "<NUM_LIT>", ";", "auto", "InstrInfoIt", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "InstrInfoIt", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "Needs", "=", "InstrInfoIt", "->", "second", ".", "Needs", ";"], "ground_truth": ["OutNeeds", "=", "InstrInfoIt", "->", "second", ".", "OutNeeds", ";"], "File": "SIWholeQuadMode25", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8660, "Length": 192, "Cover_Rate": 0.38247011952191234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "IntrI", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "BitCast", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "IntrI", "||", "IntrI", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "IntrI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "cast", "<", "ConstantInt", ">", "(", "IntrI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isZero", "(", ")", ")", "return", "false", ";", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "IntrI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Load", "||", "!", "Load", "->", "isSimple", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Load", "->", "getType", "(", ")", "!=", "FixedPredType", ")", "return", "false", ";"], "File": "SVEIntrinsicOpts3", "Func": "optimizePredicateLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8661, "Length": 115, "Cover_Rate": 0.30666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "}", "SYSm", "&=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "FeatureBits", "[", "<STR_LIT>", "]", ")", "{", "switch", "(", "SYSm", ")", "{", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "}", "switch", "(", "SYSm", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter38", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8662, "Length": 170, "Cover_Rate": 0.32504780114722753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "hexagon", ",", "false", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "HexagonTargetInfo12", "Func": "LLVMInitializeHexagonTargetInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8663, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ".", "getBitWidth", "(", ")", "==", "NumElts", "&&", "<STR_LIT>", ")", ";", "SDValue", "PartialBits", "=", "DAG", ".", "getConstant", "(", "SrcPartials", "[", "<NUM_LIT>", "]", ",", "dl", ",", "MaskVT", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "Mask", ",", "PartialBits", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "PartialBits", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "SDValue", "V", "=", "combineScalarAndWithMaskSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "R", "=", "combineBitOpWithMOVMSK", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "combineANDXORWithAllOnesIntoANDNP", "(", "N", ",", "DAG", ")", ")", "return", "R", ";", "if", "(", "SDValue", "ShiftRight", "=", "combineAndMaskToShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "ShiftRight", ";", "if", "(", "SDValue", "R", "=", "combineAndLoadToBZHI", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "BitMask", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SrcVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVecVT", "=", "SrcVec", ".", "getValueType", "(", ")", ";", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "VT", "==", "SrcVecVT", ".", "getScalarType", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "isOnlyUserOf", "(", "SrcVec", ".", "getNode", "(", ")", ")", "&&", "getTargetConstantBitsFromNode", "(", "BitMask", ",", "<NUM_LIT>", ",", "UndefElts", ",", "EltBits", ")", "&&", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "]", "(", "APInt", "M", ")", "{", "return", "M", ".", "isNullValue", "(", ")", "||", "M", ".", "isAllOnesValue", "(", ")", ";", "}", ")", ")", "{", "unsigned", "NumElts", "=", "SrcVecVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "Scale", "=", "SrcVecVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElts", "*", "Scale", ",", "SM_SentinelUndef", ")", ";"], "File": "X86ISelLowering50", "Func": "combineAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8664, "Length": 454, "Cover_Rate": 0.43444976076555025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_LEA", ")", "{", "rtx", "set", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "set", ")", "==", "PARALLEL", ")", "set", "=", "XVECEXP", "(", "set", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";"], "File": "i3863", "Func": "ix86_attr_length_address_default", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8665, "Length": 48, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBase", "(", ")", ")", ")", ";"], "File": "PatmosAsmParser1", "Func": "addMemOperands", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8666, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "::", "mmo_iterator", "MemRefs0", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemRefs0", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "N1", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Ops0", "[", "]", "=", "{", "N2", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getChain", "(", ")", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "SelectNodeTo", "(", "Op", ",", "Opc", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops0", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemRefs0", ",", "MemRefs0", "+", "<NUM_LIT>", ")", ";"], "File": "TLCS900ISelDAGToDAG", "Func": "SelectIndexedBinOp", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8667, "Length": 90, "Cover_Rate": 0.3629032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{", "return", "InstructionSelect", "::", "getRequiredProperties", "(", ")", ".", "reset", "(", "MachineFunctionProperties", "::", "Property", "::", "RegBankSelected", ")", ";"], "ground_truth": ["}"], "File": "SPIRVTargetMachine", "Func": "getRequiredProperties", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8668, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeLDSTPairInstruction", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "Result", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "SImm7", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "L", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "V", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Indexed", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Indexed", "&&", "L", "==", "<NUM_LIT>", ")", "{", "DecodeGPR64xspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "L", "&&", "Rt", "==", "Rt2", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "Indexed", "&&", "V", "==", "<NUM_LIT>", "&&", "Rn", "!=", "<NUM_LIT>", "&&", "(", "Rt", "==", "Rn", "||", "Rt2", "==", "Rn", ")", ")", "Result", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "V", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<NUM_LIT>", ":", "DecodeFPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "DecodeFPR32RegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "DecodeFPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "DecodeFPR64RegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<NUM_LIT>", ":", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "assert", "(", "L", "&&", "<STR_LIT>", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "}", "}", "if", "(", "Indexed", "&&", "L", "==", "<NUM_LIT>", ")", "{", "DecodeGPR64xspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "}", "DecodeGPR64xspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SImm7", ")", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler10", "Func": "DecodeLDSTPairInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8669, "Length": 440, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo10", "Func": "addUnpredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8670, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantArray", "*", "InitList", "=", "dyn_cast", "<", "ConstantArray", ">", "(", "GV", "->", "getInitializer", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "InitList", ")", "return", "true", ";"], "File": "NVPTXAsmPrinter15", "Func": "isEmptyXXStructor", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8671, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "File": "OR1KISelLowering", "Func": "LowerReturn", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8672, "Length": 185, "Cover_Rate": 0.4601990049751244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "QInfo", ",", "OrLocal", ")", ";"], "ground_truth": ["}"], "File": "TPCAliasAnalysis", "Func": "pointsToConstantMemory", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8673, "Length": 13, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "newname", "=", "alloca", "(", "strlen", "(", "DLL_EXPORT_PREFIX", ")", "+", "strlen", "(", "oldname", ")", "+", "<NUM_LIT>", ")", ";", "sprintf", "(", "newname", ",", "<STR_LIT>", ",", "DLL_EXPORT_PREFIX", ",", "oldname", ")", ";", "idp", "=", "get_identifier", "(", "newname", ")", ";", "symref", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";", "SYMBOL_REF_DECL", "(", "symref", ")", "=", "decl", ";"], "ground_truth": ["XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", "=", "symref", ";"], "File": "winnt3", "Func": "i386_pe_mark_dllexport", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8674, "Length": 66, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ASM_GENERATE_INTERNAL_LABEL", "(", "begin_label_name", ",", "FUNC_BEGIN_PROLOG_LABEL", ",", "label_no", ")", ";", "begin_label_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "SImode", ",", "ggc_strdup", "(", "begin_label_name", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_move_insn", "(", "arg_pointer_rtx", ",", "gen_rtx_PLUS", "(", "word_mode", ",", "virtual_outgoing_args_rtx", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "word_mode", ",", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "word_mode", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_PA_20", ")", "emit_insn", "(", "gen_lcla2", "(", "reg", ",", "label_rtx", ")", ")", ";", "else", "emit_insn", "(", "gen_lcla1", "(", "reg", ",", "label_rtx", ")", ")", ";", "emit_insn", "(", "gen_load_offset_label_address", "(", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "reg", ",", "begin_label_rtx", ",", "label_rtx", ")", ")", ";", "{", "rtx", "count_label_rtx", ",", "addr", ",", "r24", ";", "char", "count_label_name", "[", "<NUM_LIT>", "]", ";", "funcdef_nos", ".", "safe_push", "(", "label_no", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "count_label_name", ",", "<STR_LIT>", ",", "label_no", ")", ";", "count_label_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "count_label_name", ")", ")", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "count_label_rtx", ")", ";", "r24", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "r24", ",", "addr", ")", ";", "call_insn", "=", "emit_call_insn", "(", "gen_call", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ")", ",", "GEN_INT", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "call_insn", ")", ",", "r24", ")", ";", "}"], "ground_truth": ["call_insn", "=", "emit_call_insn", "(", "gen_call", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ")", ",", "GEN_INT", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";"], "File": "pa4", "Func": "hppa_profile_hook", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8675, "Length": 240, "Cover_Rate": 0.7643312101910829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "*", "Cond", "[", "<NUM_LIT>", "]", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isReg", "(", ")", "&&", "MRI", ".", "getRegClass", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", "==", "&", "<STR_LIT>", ")", "return", "true", ";"], "File": "WebAssemblyInstrInfo15", "Func": "reverseBranchCondition", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8676, "Length": 76, "Cover_Rate": 0.6440677966101694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DataLayoutPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "(", "<STR_LIT>", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAllocaHoisting", "Func": "getAnalysisUsage", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8677, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "P2Disassembler", "Func": "createP2Disassembler", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8678, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "ParseImmediate", "(", "ImmVal", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "CE", "||", "CE", "->", "getValue", "(", ")", "<", "<NUM_LIT>", "||", "!", "Mapper", ".", "validImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "S", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AArch64AsmParser13", "Func": "ParseNamedImmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8679, "Length": 130, "Cover_Rate": 0.4676258992805755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "SplatImm", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "SplatImm", ")", ")", "return", "false", ";", "SplatVal", "=", "CurDAG", "->", "getTargetConstant", "(", "SplatImm", ",", "SDLoc", "(", "N", ")", ",", "Subtarget", "->", "getXLenVT", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "RISCVISelDAGToDAG15", "Func": "selectVSplatUimm5", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8680, "Length": 57, "Cover_Rate": 0.5089285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useWideStrideVFP", "(", ")", "const", "{"], "ground_truth": ["return", "UseWideStrideVFP", ";"], "File": "ARMSubtarget (2)3", "Func": "useWideStrideVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8681, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "clobber", ")", "!=", "CLOBBER", ")", "return", "false", ";", "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "rtx", "scratch", "=", "SET_DEST", "(", "clobber", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "UNSPEC", ")", "return", "false", ";", "if", "(", "XINT", "(", "src", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SI_FROM_SF", "&&", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "GET_MODE", "(", "dest", ")", "==", "SImode", "&&", "GET_CODE", "(", "scratch", ")", "==", "SCRATCH", "&&", "GET_MODE", "(", "scratch", ")", "==", "V4SFmode", ")", "return", "true", ";", "if", "(", "XINT", "(", "src", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SF_FROM_SI", "&&", "GET_CODE", "(", "dest", ")", "==", "REG", "&&", "GET_MODE", "(", "dest", ")", "==", "SFmode", "&&", "GET_CODE", "(", "scratch", ")", "==", "SCRATCH", "&&", "GET_MODE", "(", "scratch", ")", "==", "DImode", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "rs6000", "Func": "is_lfs_stfs_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8682, "Length": 135, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isROPI", "(", ")", "||", "!", "isTargetELF", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "allowPositionIndependentMovt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8683, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerFNEG", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ",", "bool", "is64Bit", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerF64Op", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "TLI", ".", "LowerF128Op", "(", "Op", ",", "DAG", ",", "(", "(", "is64Bit", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "SparcISelLowering21", "Func": "LowerFNEG", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8684, "Length": 73, "Cover_Rate": 0.9358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmPrinter", "::", "EmitBasicBlockStart", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "SHUXIAsmPrinter", "Func": "EmitBasicBlockStart", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8685, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtepi32_epi16", "(", "__mmask16", "__M", ",", "__m512i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovdw512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8686, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeMVEGatherScatterLoweringPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering (2)", "Func": "MVEGatherScatterLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8687, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";"], "ground_truth": ["return", "!", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ";"], "File": "AArch64Subtarget28", "Func": "GVIsIndirectSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8688, "Length": 26, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "NULL", ")", "continue", ";", "if", "(", "CPEIsInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "j", "!=", "e", ";", "++", "j", ")", "if", "(", "UserMI", "->", "getOperand", "(", "j", ")", ".", "isCPI", "(", ")", ")", "{"], "ground_truth": ["UserMI", "->", "getOperand", "(", "j", ")", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "LookForExistingCPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8689, "Length": 160, "Cover_Rate": 0.5693950177935944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CCMask", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "SystemZInstrInfo (2)", "Func": "InsertBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8690, "Length": 66, "Cover_Rate": 0.336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{"], "ground_truth": ["if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";"], "File": "KudeyarAsmPrinter", "Func": "EmitFunctionEntryLabel", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8691, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", ".", "write", "(", "(", "uint8_t", ")", "Byte", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "R600MCCodeEmitter", "Func": "EmitByte", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8692, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitCommonSymbol", "(", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "emitCommonSymbol", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8693, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_crypto_sha256su0", "(", "__w0_3", ",", "__w4_7", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsha256su0q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8694, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op2_hi_lo", "[", "i", "]", "=", "GEN_INT", "(", "sub_value", ")", ";", "if", "(", "code", "==", "AND", "&&", "sub_value", "!=", "-", "<NUM_LIT>", "&&", "sub_value", "!=", "<NUM_LIT>", "&&", "!", "and_operand", "(", "op2_hi_lo", "[", "i", "]", ",", "SImode", ")", ")", "op2_hi_lo", "[", "i", "]", "=", "force_reg", "(", "SImode", ",", "op2_hi_lo", "[", "i", "]", ")", ";", "}", "}", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "(", "code", "==", "IOR", "||", "code", "==", "XOR", ")", "&&", "GET_CODE", "(", "op2_hi_lo", "[", "i", "]", ")", "==", "CONST_INT", "&&", "!", "complement_final_p", "&&", "!", "complement_op1_p", "&&", "!", "complement_op2_p", "&&", "!", "logical_const_operand", "(", "op2_hi_lo", "[", "i", "]", ",", "SImode", ")", ")", "{", "HOST_WIDE_INT", "value", "=", "INTVAL", "(", "op2_hi_lo", "[", "i", "]", ")", ";", "HOST_WIDE_INT", "hi_16bits", "=", "value", "&", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "lo_16bits", "=", "value", "&", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "(", "hi_16bits", "&", "sign_bit", ")", "!=", "<NUM_LIT>", ")", "hi_16bits", "|=", "upper_32bits", ";"], "ground_truth": ["rs6000_split_logical_inner", "(", "tmp", ",", "op1_hi_lo", "[", "i", "]", ",", "GEN_INT", "(", "hi_16bits", ")", ",", "code", ",", "SImode", ",", "false", ",", "false", ",", "false", ")", ";"], "File": "rs60004", "Func": "rs6000_split_logical_di", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8695, "Length": 189, "Cover_Rate": 0.34935304990757854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_CondCode", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CondCode", ".", "Code", ";"], "File": "AArch64AsmParser (2)1", "Func": "getCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8696, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}", "bool", "IsFunction", "=", "MO", ".", "isGlobal", "(", ")", "&&", "isa", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "TF", "&", "<STR_LIT>", ")", "{", "if", "(", "IsFunction", ")", "{", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PM_LO8", ",", "Expr", ",", "IsNegated", ",", "Ctx", ")", ";", "}", "else", "{", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO8", ",", "Expr", ",", "IsNegated", ",", "Ctx", ")", ";", "}", "}", "else", "if", "(", "TF", "&", "<STR_LIT>", ")", "{", "if", "(", "IsFunction", ")", "{", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PM_HI8", ",", "Expr", ",", "IsNegated", ",", "Ctx", ")", ";", "}", "else", "{", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI8", ",", "Expr", ",", "IsNegated", ",", "Ctx", ")", ";", "}", "}", "else", "if", "(", "TF", "!=", "<NUM_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AVRMCInstLower", "Func": "lowerSymbolOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8697, "Length": 163, "Cover_Rate": 0.649402390438247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m128", ")", "(", "__v4sf", ")", "{", "__F", ",", "__F", ",", "__F", ",", "__F", "}", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_set1_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8698, "Length": 19, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsALoadChainInstr", "=", "[", "]", "(", "Value", "*", "V", ")", "->", "bool", "{", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", "||", "isa", "<", "BitCastInst", ">", "(", "V", ")", "||", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "auto", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "{", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "ADDRESS_SPACE_PARAM", ")", "return", "true", ";", "}", "return", "false", ";", "}", ";", "while", "(", "!", "ValuesToCheck", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "ValuesToCheck", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "IsALoadChainInstr", "(", "V", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Arg", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "(", "void", ")", "Arg", ";", "return", "false", ";", "}", "if", "(", "!", "isa", "<", "LoadInst", ">", "(", "V", ")", ")", "llvm", "::", "append_range", "(", "ValuesToCheck", ",", "V", "->", "users", "(", ")", ")", ";", "}", "return", "true", ";", "}", ";", "if", "(", "llvm", "::", "all_of", "(", "Arg", "->", "users", "(", ")", ",", "IsALoadChain", ")", ")", "{", "SmallVector", "<", "User", "*", ",", "<NUM_LIT>", ">", "UsersToUpdate", "(", "Arg", "->", "users", "(", ")", ")", ";", "Value", "*", "ArgInParamAS", "=", "new", "AddrSpaceCastInst", "(", "Arg", ",", "PointerType", "::", "get", "(", "StructType", ",", "ADDRESS_SPACE_PARAM", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "llvm", "::", "for_each", "(", "UsersToUpdate", ",", "[", "ArgInParamAS", "]", "(", "Value", "*", "V", ")", "{", "convertToParamAS", "(", "V", ",", "ArgInParamAS", ")", ";", "}", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Arg", "<<", "<STR_LIT>", ")", ";", "return", ";", "}", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "AS", "=", "DL", ".", "getAllocaAddrSpace", "(", ")", ";"], "ground_truth": ["AllocaInst", "*", "AllocA", "=", "new", "AllocaInst", "(", "StructType", ",", "AS", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";"], "File": "NVPTXLowerArgs15", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8699, "Length": 308, "Cover_Rate": 0.6135458167330677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "AAPSubtarget", "Func": "getTargetLowering", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8700, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc56", "Func": "emitTCEntry", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8701, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "RegisterBankInfo", "*", "<ISA_LIT>Subtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "M68kSubtarget", "Func": "getRegBankInfo", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8702, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "def_builtin", "(", "<STR_LIT>", ",", "v2si_ftype_pushort_int", ",", "SPE_BUILTIN_EVLHHOSSPLAT", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2si_ftype_pushort_int", ",", "SPE_BUILTIN_EVLHHOUSPLAT", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2si_ftype_puint_int", ",", "SPE_BUILTIN_EVLWHE", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2si_ftype_puint_int", ",", "SPE_BUILTIN_EVLWHOS", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2si_ftype_puint_int", ",", "SPE_BUILTIN_EVLWHOU", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2si_ftype_puint_int", ",", "SPE_BUILTIN_EVLWHSPLAT", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "v2si_ftype_puint_int", ",", "SPE_BUILTIN_EVLWWSPLAT", ")", ";", "d", "=", "bdesc_spe_predicates", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_spe_predicates", ")", ";", "++", "i", ",", "d", "++", ")", "{", "tree", "type", ";", "HOST_WIDE_INT", "mask", "=", "d", "->", "mask", ";", "if", "(", "(", "mask", "&", "builtin_mask", ")", "!=", "mask", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "gcc_assert", "(", "d", "->", "icode", "!=", "CODE_FOR_nothing", ")", ";", "switch", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", "{", "case", "V2SImode", ":", "type", "=", "int_ftype_int_v2si_v2si", ";", "break", ";", "case", "V2SFmode", ":", "type", "=", "int_ftype_int_v2sf_v2sf", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "def_builtin", "(", "d", "->", "name", ",", "type", ",", "d", "->", "code", ")", ";", "}", "d", "=", "bdesc_spe_evsel", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_spe_evsel", ")", ";", "++", "i", ",", "d", "++", ")", "{", "tree", "type", ";", "HOST_WIDE_INT", "mask", "=", "d", "->", "mask", ";", "if", "(", "(", "mask", "&", "builtin_mask", ")", "!=", "mask", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "continue", ";", "}", "gcc_assert", "(", "d", "->", "icode", "!=", "CODE_FOR_nothing", ")", ";", "switch", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", "{", "case", "V2SImode", ":", "type", "=", "v2si_ftype_4_v2si", ";", "break", ";", "case", "V2SFmode", ":", "type", "=", "v2sf_ftype_4_v2sf", ";"], "ground_truth": ["break", ";"], "File": "rs60006", "Func": "spe_init_builtins", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8703, "Length": 298, "Cover_Rate": 0.3429228998849252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Z80MachineLateOptimization1", "Func": "getPassName", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8704, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vector_size", "=", "GET_MODE_SIZE", "(", "vector_mode", ")", ";", "gcc_assert", "(", "reg_size", "%", "vector_size", "==", "<NUM_LIT>", ")", ";", "nvectors", "=", "reg_size", "/", "vector_size", ";", "gcc_assert", "(", "POINTER_TYPE_P", "(", "type", ")", ")", ";", "elem_type", "=", "TREE_TYPE", "(", "type", ")", ";", "if", "(", "mem_mode", "==", "reg_mode", ")", "nelems", "=", "vector_size", "*", "nvectors", "/", "int_size_in_bytes", "(", "elem_type", ")", ";"], "ground_truth": ["else", "nelems", "=", "nvectors", ";"], "File": "arm-builtins", "Func": "neon_dereference_pointer", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8705, "Length": 59, "Cover_Rate": 0.4041095890410959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "pa_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "pa_output_function_label", "(", "file", ")", ";", "remove_useless_addtr_insns", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_output_function_prologue", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8706, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "flatScratchIsPointer", "(", ")", "const", "{", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "flatScratchIsPointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8707, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x16_t", ")", "__builtin_aarch64_get_qregciv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x16_t", ")", "__builtin_aarch64_get_qregciv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x16_t", ")", "__builtin_aarch64_get_qregciv16qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld3q_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8708, "Length": 55, "Cover_Rate": 0.6790123456790124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "VEAsmParser (2)", "Func": "addUImm6Operands", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8709, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_subph128_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_sub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8710, "Length": 13, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RegClass", "==", "AMDGPU", "::", "VSrc_64RegClassID", ")", "RegClass", "=", "AMDGPU", "::", "VReg_64RegClassID", ";", "else", "return", ";", "if", "(", "fitsRegClass", "(", "DAG", ",", "Operand", ",", "RegClass", ")", ")", "return", ";", "if", "(", "!", "ScalarSlotUsed", ")", "{", "ScalarSlotUsed", "=", "true", ";", "return", ";", "}", "SDNode", "*", "Node", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Operand", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "Operand", ")", ")", "{"], "ground_truth": ["unsigned", "Opcode", "=", "Operand", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "?", "AMDGPU", "::", "S_MOV_B32", ":", "AMDGPU", "::", "S_MOV_B64", ";"], "File": "SIISelLowering126", "Func": "ensureSRegLimit", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8711, "Length": 86, "Cover_Rate": 0.43434343434343436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "CopyRC", "=", "(", "SrcVT", "==", "<STR_LIT>", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "unsigned", "CopyReg", "=", "createResultReg", "(", "CopyRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CopyReg", ")", ".", "addReg", "(", "InputReg", ")", ";", "InputReg", "=", "CopyReg", ";"], "ground_truth": ["}"], "File": "X86FastISel103", "Func": "X86SelectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8712, "Length": 80, "Cover_Rate": 0.33613445378151263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "{", "if", "(", "needsExpansion", "(", "Inst", ")", ")", "{", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "Instructions", ";", "expandInstruction", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Instructions", ".", "size", "(", ")", ";", "i", "++", ")", "{", "Out", ".", "EmitInstruction", "(", "Instructions", "[", "i", "]", ",", "getSTI", "(", ")", ")", ";", "}", "}", "else", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "Match_MissingFeature", ":", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["case", "Match_MnemonicFail", ":"], "File": "Cpu0AsmParser", "Func": "MatchAndEmitInstruction", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8713, "Length": 189, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "scratch", "!=", "NO_REGS", "&&", "!", "reg_class_subset_p", "(", "test", ",", "scratch", ")", ")", "return", "(", "mn10300_register_move_cost", "(", "VOIDmode", ",", "from", ",", "scratch", ")", "+", "mn10300_register_move_cost", "(", "VOIDmode", ",", "scratch", ",", "to", ")", ")", ";", "if", "(", "optimize_size", ")", "{", "if", "(", "from", "==", "to", "&&", "(", "to", "==", "ADDRESS_REGS", "||", "to", "==", "DATA_REGS", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "from", "==", "SP_REGS", ")", "return", "(", "to", "==", "ADDRESS_REGS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_AM33", ")", "return", "<NUM_LIT>", ";", "if", "(", "to", "==", "SP_REGS", ")", "return", "(", "from", "==", "ADDRESS_REGS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "(", "from", "==", "ADDRESS_REGS", "||", "from", "==", "DATA_REGS", ")", "&&", "(", "to", "==", "ADDRESS_REGS", "||", "to", "==", "DATA_REGS", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "to", "==", "EXTENDED_REGS", ")", "return", "(", "to", "==", "from", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "to", "==", "FP_REGS", ")", "return", "<NUM_LIT>", ";", "if", "(", "from", "==", "FP_REGS", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "mn10300", "Func": "mn10300_register_move_cost", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8714, "Length": 170, "Cover_Rate": 0.513595166163142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SanityCheckImplicitOperands", "(", "MCI", ")", ";", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "Bits", "(", "MCI", ".", "getOperand", "(", "MCI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "return", "Bits", ";"], "ground_truth": ["}"], "File": "HexagonMCInst", "Func": "GetImplicitBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8715, "Length": 35, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "HImode", ":", "case", "DImode", ":", "case", "SFmode", ":", "case", "DFmode", ":", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", "&&", "!", "register_operand", "(", "dest", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "src", ",", "mode", ")", ")", "src", "=", "copy_to_mode_reg", "(", "mode", ",", "src", ")", ";"], "ground_truth": ["break", ";"], "File": "frv2", "Func": "frv_emit_move", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 8716, "Length": 47, "Cover_Rate": 0.3357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "Triple", "&", "TT", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TT", "(", "TT", ")", "{"], "ground_truth": ["}"], "File": "AArch64RegisterInfo (2)", "Func": "AArch64RegisterInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8717, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget11", "Func": "isTargetELF", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8718, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v2si", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpminu32", "(", "__v2si", "__A", ",", "__v2si", "__B", ")", "{"], "ground_truth": ["return", "__builtin_vis_fpminu32", "(", "__A", ",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_fpminu32", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8719, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReplaceTXF", "(", "I", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexQSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8720, "Length": 78, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "float", "sh_media_FMAC_S", "(", "float", "fg", ",", "float", "fh", ",", "float", "fq", ")", "{", "return", "fg", "*", "fh", "+", "fq", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_FMAC_S", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8721, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "!", "OptForMinSize", "||", "OptForSize", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "&", "*", "I", "++", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "Res", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "--", "I", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Res", ")", ";", "++", "I", ";", "CurDAG", "->", "DeleteNode", "(", "N", ")", ";", "}", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", "->", "useRetpoline", "(", ")", "&&", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "slowTwoMemOps", "(", ")", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "!", "getTargetMachine", "(", ")", ".", "isPositionIndependent", "(", ")", ")", ")", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "moveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "MVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", ")", "continue", ";", "const", "<ISA_LIT>TargetLowering", "*", "<ISA_LIT>Lowering", "=", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "TLI", ")", ";", "bool", "SrcIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "<ISA_LIT>Lowering", "->", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{"], "File": "X86ISelDAGToDAG112", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8722, "Length": 372, "Cover_Rate": 0.6492146596858639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Val", ">>", "ByteNum", ")", "&", "<NUM_LIT>", ")", "DecodedVal", "|=", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "*", "ByteNum", ")", ";", "}", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "EltBits", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "OpCmode", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["EltBits", "=", "<NUM_LIT>", ";"], "File": "AArch64BaseInfo2", "Func": "decodeNeonModImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8723, "Length": 79, "Cover_Rate": 0.5064102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "lastpos", "<", "LINELEN", "-", "<NUM_LIT>", "&&", "(", "isalnum", "(", "linebuf", "[", "lastpos", "+", "<NUM_LIT>", "]", ")", "||", "linebuf", "[", "lastpos", "+", "<NUM_LIT>", "]", "==", "'_'", ")", ")", "++", "lastpos", ";", "if", "(", "lastpos", ">=", "LINELEN", "-", "<NUM_LIT>", ")", "{", "diag", "(", "lastpos", ",", "<STR_LIT>", ")", ";", "exit", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "lastpos", "<", "pos", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["char", "*", "buf", "=", "(", "char", "*", ")", "malloc", "(", "lastpos", "-", "pos", "+", "<NUM_LIT>", ")", ";"], "File": "rs6000-gen-builtins", "Func": "match_identifier", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8724, "Length": 80, "Cover_Rate": 0.6015037593984962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ".", "isArch64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ",", "TT", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Large", ")", ",", "OL", ")", ",", "TLOF", "(", "new", "<ISA_LIT>TargetObjectFile", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "FunctionSections", "=", "true", ";", "this", "->", "Options", ".", "DataSections", "=", "true", ";", "this", "->", "Options", ".", "UniqueSectionNames", "=", "true", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "WebAssemblyTargetMachine25", "Func": "WebAssemblyTargetMachine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8725, "Length": 135, "Cover_Rate": 0.9926470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepu8_epi64", "(", "__m128i", "__X", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovzxbq128", "(", "(", "__v16qi", ")", "__X", ")", ";"], "File": "smmintrin", "Func": "_mm_cvtepu8_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8726, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OutVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Reg", ":", "Regs", ")", "{", "Reg", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Reg", ",", "ShAmt", ",", "Subtarget", ",", "DAG", ")", ";", "Reg", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Reg", ",", "ShAmt", ",", "Subtarget", ",", "DAG", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "Regs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Regs", "[", "i", "*", "<NUM_LIT>", "]", ",", "Regs", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "Regs", ".", "resize", "(", "Regs", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "Regs", ")", ";"], "File": "X86ISelLowering102", "Func": "combineVectorTruncationWithPACKSS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8727, "Length": 172, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "CurrentMI", "=", "&", "*", "MII", ";", "if", "(", "CurrentMI", "->", "getOpcode", "(", ")", "==", "DupOpcode", "&&", "CurrentMI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "CurrentMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "CurrentMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "LaneNumber", ")", "{", "*", "DestReg", "=", "CurrentMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64VectorByElementOpt", "Func": "reuseDUP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8728, "Length": 76, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_LINK_STACK", ")", "{", "char", "name", "[", "<NUM_LIT>", "]", ";", "get_ppc476_thunk_name", "(", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "local_label_0", ")", ";", "}", "else", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "local_label_0", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "lazy_ptr_name", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "TARGET_64BIT", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "lazy_ptr_name", ",", "local_label_0", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "stub", ")", ";"], "File": "rs60004", "Func": "machopic_output_stub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8729, "Length": 133, "Cover_Rate": 0.3308457711442786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "assert", "(", "!", "(", "SrcTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "(", "SrcTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "const", "static", "struct", "ZextEntry", "{", "LLT", "SrcTy", ";", "LLT", "DstTy", ";", "unsigned", "MovOp", ";", "bool", "NeedSubregToReg", ";", "}", "OpTable", "[", "]", "=", "{", "{", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "false", "}", ",", "{", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "true", "}", ",", "{", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "true", "}", ",", "{", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "true", "}", "}", ";", "auto", "ZextEntryIt", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "OpTable", ")", ",", "std", "::", "end", "(", "OpTable", ")", ",", "[", "SrcTy", ",", "DstTy", "]", "(", "const", "ZextEntry", "&", "El", ")", "{", "return", "El", ".", "DstTy", "==", "DstTy", "&&", "El", ".", "SrcTy", "==", "SrcTy", ";", "}", ")", ";", "if", "(", "ZextEntryIt", "!=", "std", "::", "end", "(", "OpTable", ")", ")", "{", "const", "RegisterBank", "&", "DstRB", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "&", "SrcRB", "=", "*", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClass", "(", "DstTy", ",", "DstRB", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getRegClass", "(", "SrcTy", ",", "SrcRB", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "TransitRegTo", "=", "DstReg", ";", "unsigned", "TransitRegFrom", "=", "SrcReg", ";", "if", "(", "ZextEntryIt", "->", "MovOp", ")", "{", "if", "(", "ZextEntryIt", "->", "NeedSubregToReg", ")", "{", "TransitRegFrom", "=", "MRI", ".", "createVirtualRegister", "(", "getRegClass", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "DstReg", ",", "MRI", ")", ")", ";"], "ground_truth": ["TransitRegTo", "=", "TransitRegFrom", ";"], "File": "X86InstructionSelector18", "Func": "selectZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8730, "Length": 390, "Cover_Rate": 0.47911547911547914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_LONG_DOUBLE_128", ")", "{", "if", "(", "!", "TARGET_IEEEQUAD", ")", "init_float128_ibm", "(", "TFmode", ")", ";"], "ground_truth": ["else", "init_float128_ieee", "(", "TFmode", ")", ";"], "File": "rs60005", "Func": "rs6000_init_libfuncs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8731, "Length": 21, "Cover_Rate": 0.45652173913043476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isImm", "(", ")", "&&", "!", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "unsigned", "I", "=", "MI", ".", "getOperandNo", "(", "&", "Op", ")", ";", "if", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "-", "<NUM_LIT>", "||", "!", "TRI", "->", "isVGPRClass", "(", "TRI", "->", "getRegClass", "(", "Desc", ".", "OpInfo", "[", "I", "]", ".", "RegClass", ")", ")", ")", "continue", ";", "if", "(", "ST", ".", "hasSDWAScalar", "(", ")", "&&", "ConstantBusCount", "==", "<NUM_LIT>", "&&", "Op", ".", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "++", "ConstantBusCount", ";", "continue", ";", "}", "Register", "VGPR", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "Copy", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VGPR", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Copy", ".", "addImm", "(", "Op", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Op", ".", "isReg", "(", ")", ")", "Copy", ".", "addReg", "(", "Op", ".", "getReg", "(", ")", ",", "Op", ".", "isKill", "(", ")", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ",", "Op", ".", "getSubReg", "(", ")", ")", ";"], "File": "SIPeepholeSDWA5", "Func": "legalizeScalarOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8732, "Length": 236, "Cover_Rate": 0.8194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isV0Reg", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "KindTy", "::", "Register", "&&", "Reg", ".", "RegNum", "==", "<STR_LIT>", ";"], "File": "RISCVAsmParser", "Func": "isV0Reg", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8733, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getGeneration", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "has12DWordStoreHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8734, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "Thumb1FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>FrameLowering", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameLowering11", "Func": "Thumb1FrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8735, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NDS32_N_ISR_VECTORS", ";", "i", "++", ")", "{", "if", "(", "nds32_isr_vectors", "[", "i", "]", ".", "category", "==", "NDS32_ISR_INTERRUPT", "||", "nds32_isr_vectors", "[", "i", "]", ".", "category", "==", "NDS32_ISR_EXCEPTION", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "i", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "nds32_emit_isr_jmptbl_section", "(", "i", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["nds32_emit_isr_vector_section", "(", "i", ")", ";"], "File": "nds32-isr2", "Func": "nds32_asm_file_end_for_isr", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8736, "Length": 76, "Cover_Rate": 0.4578313253012048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "C", ".*", "ptr", "&=", "(", "T", ")", "~", "Mask", ";", "C", ".*", "ptr", "|=", "(", "T", ")", "(", "(", "Value", "<<", "shift", ")", "&", "Mask", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDKernelCodeTUtils3", "Func": "parseBitField", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8737, "Length": 30, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "if", "(", "!", "MBB", ".", "isEHPad", "(", ")", ")", "continue", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "isEHLabel", "(", ")", ")", "InsertPos", "++", ";", "if", "(", "InsertPos", "==", "MBB", ".", "end", "(", ")", "||", "!", "<STR_LIT>", "(", "InsertPos", "->", "getOpcode", "(", ")", ")", ")", "{", "Changed", "=", "true", ";", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "InsertPos", "==", "MBB", ".", "end", "(", ")", "?", "DebugLoc", "(", ")", ":", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare10", "Func": "addCatchAlls", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8738, "Length": 130, "Cover_Rate": 0.87248322147651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmlsdhxq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrdmlsdhxq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmlsdhxq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8739, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpneq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpneq_n_uv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpneq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8740, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VmCnt", "=", "true", ";", "else", "if", "(", "MCID", ".", "mayLoad", "(", ")", "&&", "!", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VmCnt", "=", "true", ";", "else", "InstrWaitCntInfo", "[", "Index", "]", ".", "VsCnt", "=", "true", ";", "}", "else", "if", "(", "isVMEM", "(", "MCID", ")", "&&", "!", "<STR_LIT>", "(", "Opcode", ")", ")", "{", "if", "(", "!", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VmCnt", "=", "true", ";", "else", "if", "(", "(", "MCID", ".", "mayLoad", "(", ")", "&&", "!", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "||", "(", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "&&", "!", "MCID", ".", "mayLoad", "(", ")", "&&", "!", "MCID", ".", "mayStore", "(", ")", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VmCnt", "=", "true", ";", "else", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "VsCnt", "=", "true", ";", "if", "(", "IV", ".", "Major", "<", "<NUM_LIT>", "&&", "(", "MCID", ".", "mayStore", "(", ")", "||", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", ")", "InstrWaitCntInfo", "[", "Index", "]", ".", "ExpCnt", "=", "true", ";", "}", "else", "if", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "InstrWaitCntInfo", "[", "Index", "]", ".", "LgkmCnt", "=", "true", ";", "}", "else", "if", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "InstrWaitCntInfo", "[", "Index", "]", ".", "ExpCnt", "=", "true", ";", "}", "else", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUCustomBehaviour", "Func": "generateWaitCntInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8741, "Length": 255, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getInterleavedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "VecTy", ",", "unsigned", "Factor", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "bool", "UseMaskForCond", ",", "bool", "UseMaskForGaps", ")", "{", "if", "(", "UseMaskForCond", "||", "UseMaskForGaps", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", ")", ";", "auto", "ceil", "=", "[", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "return", "(", "A", "+", "B", "-", "<NUM_LIT>", ")", "/", "B", ";", "}", ";", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";", "assert", "(", "Factor", ">", "<NUM_LIT>", "&&", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "VF", "=", "NumElts", "/", "Factor", ";", "unsigned", "NumEltsPerVecReg", "=", "(", "<NUM_LIT>", "/", "getScalarSizeInBits", "(", "VecTy", ")", ")", ";", "unsigned", "NumVectorMemOps", "=", "getNumVectorRegs", "(", "VecTy", ")", ";", "unsigned", "NumPermutes", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "{", "BitVector", "UsedInsts", "(", "NumVectorMemOps", ",", "false", ")", ";", "std", "::", "vector", "<", "BitVector", ">", "ValueVecs", "(", "Factor", ",", "BitVector", "(", "NumVectorMemOps", ",", "false", ")", ")", ";", "for", "(", "unsigned", "Index", ":", "Indices", ")", "for", "(", "unsigned", "Elt", "=", "<NUM_LIT>", ";", "Elt", "<", "VF", ";", "++", "Elt", ")", "{", "unsigned", "Vec", "=", "(", "Index", "+", "Elt", "*", "Factor", ")", "/", "NumEltsPerVecReg", ";", "UsedInsts", ".", "set", "(", "Vec", ")", ";", "ValueVecs", "[", "Index", "]", ".", "set", "(", "Vec", ")", ";", "}", "NumVectorMemOps", "=", "UsedInsts", ".", "count", "(", ")", ";", "for", "(", "unsigned", "Index", ":", "Indices", ")", "{", "unsigned", "NumSrcVecs", "=", "ValueVecs", "[", "Index", "]", ".", "count", "(", ")", ";", "unsigned", "NumDstVecs", "=", "ceil", "(", "VF", "*", "getScalarSizeInBits", "(", "VecTy", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["assert", "(", "NumSrcVecs", ">=", "NumDstVecs", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZTargetTransformInfo25", "Func": "getInterleavedMemoryOpCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8742, "Length": 297, "Cover_Rate": 0.8319327731092437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<ISA_LIT>CC", ",", "<STR_LIT>", ")", ",", "EFLAG", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering114", "Func": "PerformSETCCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8743, "Length": 54, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "V2HImode", ";", "case", "QImode", ":", "return", "V4QImode", ";"], "ground_truth": ["default", ":"], "File": "c6x2", "Func": "c6x_preferred_simd_mode", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 8744, "Length": 11, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser1", "Func": "iss23_2Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8745, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isShiftedMask", "(", "uint64_t", "Mask", ",", "EVT", "VT", ")", "{"], "ground_truth": ["assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "isShiftedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8746, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "LowerVectorCTPOPBitmath", "(", "Op0", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "{"], "ground_truth": ["unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "File": "X86ISelLowering149", "Func": "LowerVectorCTPOP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8747, "Length": 69, "Cover_Rate": 0.3382352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ";", "StartLoc", "=", "Tok", ".", "getLoc", "(", ")", ";", "EndLoc", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "matchRegisterNameHelper", "(", "(", "MCRegister", "&", ")", "RegNo", ",", "Name", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["getParser", "(", ")", ".", "Lex", "(", ")", ";"], "File": "CSKYAsmParser6", "Func": "tryParseRegister", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8748, "Length": 68, "Cover_Rate": 0.7555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "StringRef", "computeDefaultCPU", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", "&&", "TT", ".", "getArchName", "(", ")", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "return", "CPU", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine90", "Func": "computeDefaultCPU", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8749, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "vgpr_2reg_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", "||", "mode", "==", "V64DImode", "||", "mode", "==", "V64DFmode", ")", ";"], "ground_truth": ["}"], "File": "gcn-protos", "Func": "vgpr_2reg_mode_p", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 8750, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallOpc", "=", "<STR_LIT>", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "unsigned", "TOCSaveOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getTOCSaveOffset", "(", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StackPtr", ",", "TOCOff", ")", ";", "Ops", ".", "insert", "(", "std", "::", "next", "(", "Ops", ".", "begin", "(", ")", ")", ",", "AddTOC", ")", ";", "}", "else", "if", "(", "CallOpc", "==", "<STR_LIT>", "&&", "!", "callsShareTOCBase", "(", "MF", ".", "getFunction", "(", ")", ",", "Callee", ",", "DAG", ".", "getTarget", "(", ")", ")", ")", "{", "CallOpc", "=", "<STR_LIT>", ";", "}", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "dl", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "BytesCalleePops", ",", "dl", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering106", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8751, "Length": 220, "Cover_Rate": 0.3470031545741325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun", "->", "machine", "->", "next_fcc", "+=", "-", "cfun", "->", "machine", "->", "next_fcc", "&", "(", "count", "-", "<NUM_LIT>", ")", ";", "if", "(", "cfun", "->", "machine", "->", "next_fcc", ">", "FCC_REG_LAST", "-", "FCC_REG_FIRST", ")", "cfun", "->", "machine", "->", "next_fcc", "=", "<NUM_LIT>", ";", "regno", "=", "FCC_REG_FIRST", "+", "cfun", "->", "machine", "->", "next_fcc", ";"], "ground_truth": ["cfun", "->", "machine", "->", "next_fcc", "+=", "count", ";"], "File": "loongarch", "Func": "loongarch_allocate_fcc", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8752, "Length": 57, "Cover_Rate": 0.57, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IntelInstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", ")", "{"], "File": "X86IntelInstPrinter13", "Func": "printOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8753, "Length": 39, "Cover_Rate": 0.4020618556701031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "CallerCC", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "CallerCC", "==", "CalleeCC", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Ins", ".", "size", "(", ")", ";", "i", "++", ")", "{", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "true", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "return", "G", "->", "getGlobal", "(", ")", "->", "hasHiddenVisibility", "(", ")", "||", "G", "->", "getGlobal", "(", ")", "->", "hasProtectedVisibility", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelLowering70", "Func": "IsEligibleForTailCallOptimization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8754, "Length": 134, "Cover_Rate": 0.7745664739884393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregxiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregxiv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst4q_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8755, "Length": 57, "Cover_Rate": 0.5643564356435643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CygMingStubs", ".", "insert", "(", "Name", ")", ";"], "ground_truth": ["}"], "File": "X86COFFMachineModuleInfo1", "Func": "addExternalFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8756, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "OST", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSType", "(", "OST", ")", "{"], "ground_truth": ["}"], "File": "DLXAsmBackend", "Func": "DLXAsmBackend", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8757, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_shrdv_epi16", "(", "__mmask8", "__A", ",", "__m128i", "__B", ",", "__m128i", "__C", ",", "__m128i", "__D", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpshrdv_v8hi_maskz", "(", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "__C", ",", "(", "__v8hi", ")", "__D", ",", "(", "__mmask8", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm_maskz_shrdv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8758, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Dst", "|=", "(", "Src", "<<", "Shift", ")", "&", "getBitMask", "(", "Shift", ",", "Width", ")", ";", "return", "Dst", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "packBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8759, "Length": 19, "Cover_Rate": 0.36538461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "shiftcosts", "(", "rtx", "x", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", ")", "{", "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "SH_DYNAMIC_SHIFT_COST", ";", "int", "value", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFTRT", ")", "{", "int", "cost", "=", "ashiftrt_insns", "[", "value", "]", ";", "if", "(", "cost", ">", "<NUM_LIT>", "+", "SH_DYNAMIC_SHIFT_COST", ")", "cost", "=", "<NUM_LIT>", "+", "SH_DYNAMIC_SHIFT_COST", ";", "return", "cost", ";"], "ground_truth": ["}"], "File": "sh", "Func": "shiftcosts", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8760, "Length": 128, "Cover_Rate": 0.927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VR", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "DispatchBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VR", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "DispatchBB", ",", "Subtarget", ".", "classifyBlockAddressReference", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "addFrameReference", "(", "MIB", ",", "FI", ",", "<NUM_LIT>", ")", ";", "if", "(", "UseImmLabel", ")", "MIB", ".", "addMBB", "(", "DispatchBB", ")", ";", "else", "MIB", ".", "addReg", "(", "VR", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering208", "Func": "SetupEntryBlockForSjLj", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8761, "Length": 165, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Store", ":", "return", "<ISA_LIT>SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "<ISA_LIT>SelectRet", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "<ISA_LIT>SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "ZExt", ":", "return", "<ISA_LIT>SelectZExt", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "<ISA_LIT>SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "Call", ":", "return", "<ISA_LIT>SelectCall", "(", "I", ")", ";", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "Shl", ":", "return", "<ISA_LIT>SelectShift", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "<ISA_LIT>SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Trunc", ":", "return", "<ISA_LIT>SelectTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "<ISA_LIT>SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "<ISA_LIT>SelectFPTrunc", "(", "I", ")", ";"], "ground_truth": ["case", "Instruction", "::", "IntToPtr", ":"], "File": "X86FastISel103", "Func": "TargetSelectInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8762, "Length": 141, "Cover_Rate": 0.49823321554770317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Src", "=", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SrcVT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "matchShuffleAsVPMOV", "(", "Mask", ",", "SwappedOps", ",", "<NUM_LIT>", ")", "&&", "!", "matchShuffleAsVPMOV", "(", "Mask", ",", "SwappedOps", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering125", "Func": "lowerShuffleWithVPMOV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8763, "Length": 133, "Cover_Rate": 0.46996466431095407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fromfloat", "=", "(", "c1", "==", "LOAD_FPU_REGS", "||", "c1", "==", "NO_LOAD_FPU_REGS", "||", "c1", "==", "FPU_REGS", ")", ";", "int", "tofloat", "=", "(", "c2", "==", "LOAD_FPU_REGS", "||", "c2", "==", "NO_LOAD_FPU_REGS", "||", "c2", "==", "FPU_REGS", ")", ";", "return", "(", "fromfloat", "!=", "tofloat", ")", ";"], "ground_truth": ["}"], "File": "pdp114", "Func": "pdp11_secondary_memory_needed", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8764, "Length": 42, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseUNorm", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseNamedBit", "(", "<STR_LIT>", ",", "Operands", ",", "<ISA_LIT>Operand", "::", "ImmTyUNorm", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8765, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ")", "{", "tree", "decl", "=", "MEM_EXPR", "(", "mem", ")", ";", "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "GET_MODE", "(", "mem", ")", "==", "TYPE_MODE", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["decl", "=", "SYMBOL_REF_DECL", "(", "addr", ")", ";"], "File": "spu", "Func": "store_with_one_insn_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8766, "Length": 64, "Cover_Rate": 0.48854961832061067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MI", ".", "isPreISelOpcode", "(", ")", "||", "<ISA_LIT>InstrInfo", "::", "isGenericOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "<ISA_LIT>InstrInfo", "::", "isSALU", "(", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isSMRD", "(", "MI", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo111", "Func": "shouldReadExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8767, "Length": 40, "Cover_Rate": 0.3418803418803419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "F128RegDecoderTable", "[", "RegNo", "/", "<NUM_LIT>", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "VEDisassembler", "Func": "DecodeF128RegisterClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8768, "Length": 27, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Parents", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "getParents", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8769, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "CAHPAsmParser", "Func": "getEndLoc", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8770, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_i64gather_epi64", "(", "long", "long", "int", "const", "*", "base", ",", "__m128i", "index", ",", "const", "int", "scale", ")", "{"], "ground_truth": ["__v2di", "src", "=", "__extension__", "(", "__v2di", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "avx2intrin4", "Func": "_mm_i64gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8771, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MFI", ".", "estimateStackSize", "(", "MF", ")", ")", ")", "{"], "File": "RISCVFrameLowering26", "Func": "processFunctionBeforeFrameFinalized", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8772, "Length": 50, "Cover_Rate": 0.42735042735042733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";"], "ground_truth": ["SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAtomic64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8773, "Length": 141, "Cover_Rate": 0.7663043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcltz_s8", "(", "int8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint8x8_t", ")", "(", "__a", "<", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vcltz_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8774, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "ARMAsmParser (2)2", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8775, "Length": 58, "Cover_Rate": 0.36024844720496896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPKHASRImm", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isPKHASRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8776, "Length": 48, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "setFpFormat", "(", "StringRef", "Format", ")", "{"], "ground_truth": ["FpFormat", "=", "StringSwitch", "<", "FpFormatTy", ">", "(", "Format", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "FP_FORMAT_S", ")", ".", "Case", "(", "<STR_LIT>", ",", "FP_FORMAT_D", ")", ".", "Case", "(", "<STR_LIT>", ",", "FP_FORMAT_L", ")", ".", "Case", "(", "<STR_LIT>", ",", "FP_FORMAT_W", ")", ".", "Default", "(", "FP_FORMAT_NONE", ")", ";"], "File": "MipsAsmParser102", "Func": "setFpFormat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8777, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "visium_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "visium_function_value_1", "(", "TYPE_MODE", "(", "ret_type", ")", ")", ";"], "ground_truth": ["}"], "File": "visium", "Func": "visium_function_value", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 8778, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineAndnp", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinFMax", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinNumFMaxNum", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combine<ISA_LIT>INT_TO_FP", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineCVTP2I_CVTTP2I", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSignExtendInReg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineExtInVec", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combine<ISA_LIT>SetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBrCond", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorPack", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorShiftVar", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorShiftImm", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorInsert", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering151", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8779, "Length": 436, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "limitOccupancy", "(", "ST", ".", "getOccupancyWithLocalMemSize", "(", "getLDSSize", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "limitOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8780, "Length": 19, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "nullptr", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "<STR_LIT>", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "getOppositeCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "getBrCond", "(", "BranchCode", ")", ".", "getOpcode", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "JNCC", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "AVRInstrInfo21", "Func": "analyzeBranch", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8781, "Length": 286, "Cover_Rate": 0.5267034990791897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "legalizeLoadStore", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_SHL", ":", "case", "TargetOpcode", "::", "G_ASHR", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "return", "legalizeShlAshrLshr", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeSmallCMGlobalValue", "(", "MI", ",", "MRI", ",", "MIRBuilder", ",", "Observer", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "legalizeVectorTrunc", "(", "MI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_SBFX", ":", "case", "TargetOpcode", "::", "G_UBFX", ":", "return", "legalizeBitfieldExtract", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_ROTR", ":", "return", "legalizeRotate", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_CTPOP", ":", "return", "legalizeCTPOP", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpxchg128", "(", "MI", ",", "MRI", ",", "Helper", ")", ";", "case", "TargetOpcode", "::", "G_CTTZ", ":", "return", "legalizeCTTZ", "(", "MI", ",", "Helper", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_BZERO", ":"], "File": "AArch64LegalizerInfo20", "Func": "legalizeCustom", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8782, "Length": 152, "Cover_Rate": 0.5779467680608364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "MD", "=", "getTargetStreamer", "(", ")", "->", "getPALMetadata", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MD", "->", "setFunctionScratchSize", "(", "MF", ",", "MFI", ".", "getStackSize", "(", ")", ")", ";"], "ground_truth": ["MD", "->", "setRsrc1", "(", "CallingConv", "::", "<ISA_LIT>_CS", ",", "CurrentProgramInfo", ".", "getPGMRSrc1", "(", "CallingConv", "::", "<ISA_LIT>_CS", ")", ")", ";"], "File": "AMDGPUAsmPrinter41", "Func": "emitPALFunctionMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8783, "Length": 54, "Cover_Rate": 0.6835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "&&", "!", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatVal", ";", "if", "(", "!", "isConstantSplat", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SplatVal", ")", "||", "!", "SplatVal", ".", "isOneValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "AllOnesVec", "=", "getOnesVector", "(", "VT", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "unsigned", "NewOpcode", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AllOnesVec", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineIncDecVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8784, "Length": 145, "Cover_Rate": 0.8579881656804734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SSEDomainFixPass", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "SSEDomainFix", "Func": "SSEDomainFixPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8785, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "flags", "&", "VEC_ANY_SVE", ")", "&&", "costs", "->", "sve", ")", "return", "costs", "->", "sve", ";"], "ground_truth": ["return", "costs", "->", "advsimd", ";"], "File": "aarch641", "Func": "aarch64_simd_vec_costs_for_flags", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8786, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "I", ":", "B", ")", "{", "if", "(", "const", "auto", "*", "RetInst", "=", "dyn_cast_or_null", "<", "ReturnInst", ">", "(", "&", "I", ")", ")", "{", "Type", "*", "NewRetTy", "=", "classifyPointerType", "(", "RetInst", "->", "getReturnValue", "(", ")", ")", ";", "if", "(", "!", "RetTy", ")", "RetTy", "=", "NewRetTy", ";", "else", "if", "(", "RetTy", "!=", "NewRetTy", ")", "RetTy", "=", "TypedPointerType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "I", ".", "getContext", "(", ")", ")", ",", "F", ".", "getReturnType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ")", ";", "}", "}", "}", "}", "for", "(", "auto", "&", "A", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "A", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isOpaquePointerTy", "(", ")", ")", "{", "TypedPointerType", "*", "NewTy", "=", "classifyPointerType", "(", "&", "A", ")", ";", "Map", "[", "&", "A", "]", "=", "NewTy", ";", "ArgTy", "=", "NewTy", ";"], "ground_truth": ["HasOpaqueTy", "=", "true", ";"], "File": "PointerTypeAnalysis", "Func": "classifyFunctionType", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8787, "Length": 146, "Cover_Rate": 0.6083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeGPRRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "DecodePulpV2RegisterClass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8788, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vreinterpret_f16_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8789, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "NotAlways", ")", "continue", ";", "Instruction", "*", "TI", "=", "(", "*", "I", ")", "->", "getTerminator", "(", ")", ";", "if", "(", "!", "TI", ")", "continue", ";", "if", "(", "BranchInst", "*", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "TI", ")", ")", "{", "if", "(", "!", "BI", "->", "isConditional", "(", ")", ")", "continue", ";", "CountedExitBranch", "=", "BI", ";", "}", "else", "continue", ";", "CountedExitBlock", "=", "*", "I", ";", "ExitCount", "=", "EC", ";", "break", ";", "}", "if", "(", "!", "CountedExitBlock", ")", "return", "MadeChange", ";", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", "||", "mightUseCTR", "(", "TT", ",", "Preheader", ")", ")", "Preheader", "=", "InsertPreheaderForLoop", "(", "L", ",", "this", ")", ";", "if", "(", "!", "Preheader", ")", "return", "MadeChange", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Preheader", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "MadeChange", "=", "true", ";", "SCEVExpander", "SCEVE", "(", "*", "SE", ",", "Preheader", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ",", "<STR_LIT>", ")", ";", "LLVMContext", "&", "C", "=", "SE", "->", "getContext", "(", ")", ";", "Type", "*", "CountType", "=", "TT", ".", "isArch64Bit", "(", ")", "?", "Type", "::", "getInt64Ty", "(", "C", ")", ":", "Type", "::", "getInt32Ty", "(", "C", ")", ";", "if", "(", "!", "ExitCount", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "ExitCount", "->", "getType", "(", ")", "!=", "CountType", ")", "ExitCount", "=", "SE", "->", "getZeroExtendExpr", "(", "ExitCount", ",", "CountType", ")", ";", "ExitCount", "=", "SE", "->", "getAddExpr", "(", "ExitCount", ",", "SE", "->", "getConstant", "(", "CountType", ",", "<NUM_LIT>", ")", ")", ";", "Value", "*", "ECValue", "=", "SCEVE", ".", "expandCodeFor", "(", "ExitCount", ",", "CountType", ",", "Preheader", "->", "getTerminator", "(", ")", ")", ";", "IRBuilder", "<", ">", "CountBuilder", "(", "Preheader", "->", "getTerminator", "(", ")", ")", ";", "Module", "*", "M", "=", "Preheader", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "MTCTRFunc", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "CountType", ")", ";", "CountBuilder", ".", "CreateCall", "(", "MTCTRFunc", ",", "ECValue", ")", ";", "IRBuilder", "<", ">", "CondBuilder", "(", "CountedExitBranch", ")", ";", "Value", "*", "DecFunc", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";", "Value", "*", "NewCond", "=", "CondBuilder", ".", "CreateCall", "(", "DecFunc", ",", "{", "}", ")", ";", "Value", "*", "OldCond", "=", "CountedExitBranch", "->", "getCondition", "(", ")", ";", "CountedExitBranch", "->", "setCondition", "(", "NewCond", ")", ";", "if", "(", "!", "L", "->", "contains", "(", "CountedExitBranch", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", ")", "CountedExitBranch", "->", "swapSuccessors", "(", ")", ";", "RecursivelyDeleteTriviallyDeadInstructions", "(", "OldCond", ")", ";", "DeleteDeadPHIs", "(", "CountedExitBlock", ")", ";"], "ground_truth": ["++", "NumCTRLoops", ";"], "File": "PPCCTRLoops43", "Func": "convertToCTRLoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8790, "Length": 395, "Cover_Rate": 0.46635182998819363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getTheE<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "Z80AsmPrinter2", "Func": "LLVMInitializeZ80AsmPrinter", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8791, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "EncodedVal", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMISelLowering107", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8792, "Length": 36, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vrmlaldavhxq_s32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmlaldavhxq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8793, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "MVT", ">", "&", "getLocals", "(", ")", "const", "{", "return", "Locals", ";"], "ground_truth": ["}"], "File": "TVMMachineFunctionInfo", "Func": "getLocals", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8794, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELFAttributeValue", "*", "attr_value", "=", "NULL", ";", "if", "(", "pTag", "<=", "Tag_Max", ")", "{", "attr_value", "=", "&", "m_Attrs", "[", "pTag", "]", ";", "}", "else", "{", "attr_value", "=", "&", "m_UnknownAttrs", "[", "pTag", "]", ";", "}", "assert", "(", "attr_value", "!=", "NULL", ")", ";", "if", "(", "!", "attr_value", "->", "isUninitialized", "(", ")", ")", "{", "return", "std", "::", "make_pair", "(", "attr_value", ",", "false", ")", ";", "}", "else", "{", "attr_value", "->", "setType", "(", "GetAttributeValueType", "(", "pTag", ")", ")", ";", "return", "std", "::", "make_pair", "(", "attr_value", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMELFAttributeData", "Func": "getOrCreateAttributeValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8795, "Length": 84, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTI", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo113", "Func": "getNumberOfRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8796, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getBitMask", "(", "unsigned", "Shift", ",", "unsigned", "Width", ")", "{", "return", "(", "(", "<NUM_LIT>", "<<", "Width", ")", "-", "<NUM_LIT>", ")", "<<", "Shift", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getBitMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8797, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "}", "mask", "=", "rs6000_emit_vector_compare", "(", "rcode", ",", "cc_op0", ",", "cc_op1", ",", "mask_mode", ")", ";", "if", "(", "!", "mask", ")", "return", "<NUM_LIT>", ";", "if", "(", "mask_mode", "!=", "dest_mode", ")", "mask", "=", "simplify_gen_subreg", "(", "dest_mode", ",", "mask", ",", "mask_mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "invert_move", ")", "std", "::", "swap", "(", "op_true", ",", "op_false", ")", ";", "if", "(", "GET_MODE_CLASS", "(", "dest_mode", ")", "==", "MODE_VECTOR_INT", "&&", "(", "GET_CODE", "(", "op_true", ")", "==", "CONST_VECTOR", "||", "GET_CODE", "(", "op_false", ")", "==", "CONST_VECTOR", ")", ")", "{", "rtx", "constant_0", "=", "CONST0_RTX", "(", "dest_mode", ")", ";", "rtx", "constant_m1", "=", "CONSTM1_RTX", "(", "dest_mode", ")", ";", "if", "(", "op_true", "==", "constant_m1", "&&", "op_false", "==", "constant_0", ")", "{", "emit_move_insn", "(", "dest", ",", "mask", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "op_true", "==", "constant_0", "&&", "op_false", "==", "constant_m1", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_NOT", "(", "dest_mode", ",", "mask", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "op_true", "==", "constant_m1", ")", "op_true", "=", "mask", ";", "if", "(", "op_false", "==", "constant_0", ")", "op_false", "=", "mask", ";", "}", "if", "(", "!", "REG_P", "(", "op_true", ")", "&&", "!", "SUBREG_P", "(", "op_true", ")", ")", "op_true", "=", "force_reg", "(", "dest_mode", ",", "op_true", ")", ";", "if", "(", "!", "REG_P", "(", "op_false", ")", "&&", "!", "SUBREG_P", "(", "op_false", ")", ")", "op_false", "=", "force_reg", "(", "dest_mode", ",", "op_false", ")", ";", "rtx", "tmp", "=", "gen_rtx_IOR", "(", "dest_mode", ",", "gen_rtx_AND", "(", "dest_mode", ",", "gen_rtx_NOT", "(", "dest_mode", ",", "mask", ")", ",", "op_false", ")", ",", "gen_rtx_AND", "(", "dest_mode", ",", "mask", ",", "op_true", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "tmp", ")", ")", ";"], "File": "rs6000", "Func": "rs6000_emit_vector_cond_expr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8798, "Length": 261, "Cover_Rate": 0.564935064935065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AMDGPUTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MI", ",", "BB", ")", ";", "case", "AMDGPU", "::", "BRANCH", ":", "return", "BB", ";", "case", "AMDGPU", "::", "V_SUB_F64", ":", "{", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_ADD_F64", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "<ISA_LIT>_RegisterStorePseudo", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "<ISA_LIT>_RegisterStore", ")", ",", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "}"], "ground_truth": ["return", "BB", ";"], "File": "SIISelLowering44", "Func": "EmitInstrWithCustomInserter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8799, "Length": 228, "Cover_Rate": 0.8056537102473498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)1", "Func": "getStartLoc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8800, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "get<ISA_LIT>Cmp", "(", "SDValue", "LHS", ",", "SDValue", "RHS", ",", "<STR_LIT>", "CC", ",", "SDValue", "&", "<ISA_LIT>cc", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "const", "{", "if", "(", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getNode", "(", ")", ")", ")", "{", "unsigned", "C", "=", "RHSC", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isLegalICmpImmediate", "(", "(", "int32_t", ")", "C", ")", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "-", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "-", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "+", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "+", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "}", "}", "else", "if", "(", "(", "<STR_LIT>", "(", "LHS", ".", "getOpcode", "(", ")", ")", "!=", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", "(", "RHS", ".", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["CC", "=", "<STR_LIT>", "(", "CC", ")", ";"], "File": "ARMISelLowering10", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8801, "Length": 318, "Cover_Rate": 0.6162790697674418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S64_SAVE", ":", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S64_RESTORE", ":", "return", "<NUM_LIT>", ";", "case", "AMDGPU", "::", "<ISA_LIT>_SPILL_S32_RESTORE", ":", "return", "<NUM_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo22", "Func": "getNumSubRegsForSpillOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8802, "Length": 30, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp2", "=", "ST", "->", "getBasePtr", "(", ")", ";", "SDValue", "Tmp3", "=", "ST", "->", "getValue", "(", ")", ";", "assert", "(", "Tmp3", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp3", ")", ";"], "File": "NVPTXISelLowering (2)1", "Func": "LowerSTOREi1", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8803, "Length": 46, "Cover_Rate": 0.3087248322147651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrhaddq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "__builtin_mve_vrhaddq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrhaddq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8804, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "create<ISA_LIT>MaxStackAlignmentHeuristicPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86TargetMachine103", "Func": "addPreRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8805, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "s1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s8", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s16", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "Op", ":", "{", "G_UADDE", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "Op", ",", "<NUM_LIT>", ",", "s1", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "{", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "MemOp", ",", "<NUM_LIT>", ",", "p0", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_FRAME_INDEX", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GLOBAL_VALUE", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "WidenScalar", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s1", "}", ",", "WidenScalar", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s64", "}", ",", "NarrowScalar", ")", ";", "setAction", "(", "{", "G_ZEXT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "s32", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s1", ",", "s8", ",", "s16", "}", ")", "{"], "ground_truth": ["setAction", "(", "{", "G_ZEXT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";"], "File": "X86LegalizerInfo7", "Func": "setLegalizerInfo32bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8806, "Length": 373, "Cover_Rate": 0.8400900900900901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_LOG", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "WDC65816ISelDAGToDAG", "Func": "SelectAbsLong", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8807, "Length": 9, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget31", "Func": "useAA", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8808, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tgt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ")", ",", "getTargetNode", "(", "Op", ",", "DAG", ",", "Flag", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Tgt", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "Cpu0ISelLowering1", "Func": "getAddrGlobal", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8809, "Length": 62, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshrnbq_n_u16", "(", "uint8x16_t", "__a", ",", "uint16x8_t", "__b", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "__builtin_mve_vshrnbq_n_uv8hi", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_vshrnbq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8810, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsAtomicReturn", "&&", "i", "==", "FirstOperandIdx", ")", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImmTy", "(", ")", "==", "<ISA_LIT>Operand", "::", "ImmTyNone", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "HasLdsModifier", "=", "Op", ".", "isLDS", "(", ")", ";", "if", "(", "Op", ".", "isToken", "(", ")", ")", "{", "continue", ";", "}", "assert", "(", "Op", ".", "isImm", "(", ")", ")", ";", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "i", ";", "}", "if", "(", "IsLdsOpcode", "&&", "!", "HasLdsModifier", ")", "{"], "ground_truth": ["int", "NoLdsOpcode", "=", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";"], "File": "AMDGPUAsmParser76", "Func": "cvtMubufImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8811, "Length": 121, "Cover_Rate": 0.3903225806451613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqabs_s64", "(", "int64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int64x1_t", ")", "{", "__builtin_aarch64_sqabsdi", "(", "__a", "[", "<NUM_LIT>", "]", ")", "}", ";"], "File": "arm", "Func": "neon2_vqabs_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8812, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTailCall", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "isTailCall", ")", "{", "InFlag", "=", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "InFlag", "=", "SDValue", "(", ")", ";", "}", "if", "(", "flag_aligned_memcpy", ")", "{", "const", "char", "*", "MemcpyName", "=", "<STR_LIT>", ";", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "MemcpyName", ",", "getPointerTy", "(", ")", ")", ";", "flag_aligned_memcpy", "=", "false", ";", "}", "else", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "if", "(", "isTailCall", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "OutVals", ",", "Callee", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering3", "Func": "LowerCall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8813, "Length": 473, "Cover_Rate": 0.35272184936614465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";"], "File": "LoongArchAsmPrinter", "Func": "LLVMInitializeLoongArchAsmPrinter", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8814, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";", "__c", "=", "(", "__v2df", ")", "vec_cmpge", "(", "__a", ",", "__b", ")", ";", "return", "(", "__m128d", ")", "_mm_setr_pd", "(", "__c", "[", "<NUM_LIT>", "]", ",", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_cmpnlt_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8815, "Length": 40, "Cover_Rate": 0.5063291139240507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Cpu0AsmBackend1", "Func": "fixupNeedsRelaxation", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8816, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "scale", ";", "rtx", "temp2", ";", "temp1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "temp2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", ")", "{", "scale", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_zero_extendpsisi2", "(", "scale", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "else", "scale", "=", "copy_to_mode_reg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_zero_extendpsisi2", "(", "temp1", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "m32c", "Func": "m32c_expand_neg_mulpsi3", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8817, "Length": 80, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "distance", "=", "increase_distance", "(", "prev", ",", "next", ",", "distance", ")", ";", "if", "(", "insn_uses_reg_mem", "(", "regno", ",", "next", ")", ")", "{", "*", "found", "=", "true", ";", "return", "distance", ";", "}", "if", "(", "insn_defines_reg", "(", "regno", ",", "INVALID_REGNUM", ",", "next", ")", ")", "{", "*", "redefined", "=", "true", ";", "return", "-", "<NUM_LIT>", ";", "}", "prev", "=", "next", ";", "}", "if", "(", "next", "==", "BB_END", "(", "bb", ")", ")", "break", ";"], "ground_truth": ["next", "=", "NEXT_INSN", "(", "next", ")", ";"], "File": "i386", "Func": "distance_agu_use_in_bb", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8818, "Length": 75, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Def", ")", "return", "nullptr", ";"], "File": "A15SDOptimizer13", "Func": "elideCopies", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8819, "Length": 50, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "SecondInsertedMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "SinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "ThisMBB", "->", "getIterator", "(", ")", ";", "F", "->", "insert", "(", "It", ",", "FirstInsertedMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "SecondInsertedMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "SinkMBB", ")", ";", "FirstInsertedMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "SecondCascadedCMOV", ".", "killsRegister", "(", "<STR_LIT>", ")", "&&", "!", "checkAndUpdateEFLAGSKill", "(", "SecondCascadedCMOV", ",", "ThisMBB", ",", "TRI", ")", ")", "{", "SecondInsertedMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "SinkMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SinkMBB", "->", "splice", "(", "SinkMBB", "->", "begin", "(", ")", ",", "ThisMBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "FirstCMOV", ")", ")", ",", "ThisMBB", "->", "end", "(", ")", ")", ";", "SinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "ThisMBB", ")", ";", "ThisMBB", "->", "addSuccessor", "(", "FirstInsertedMBB", ")", ";"], "ground_truth": ["ThisMBB", "->", "addSuccessor", "(", "SinkMBB", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "EmitLoweredCascadedSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8820, "Length": 167, "Cover_Rate": 0.30198915009041594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "!", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "}", "}", "if", "(", "TargetFlags", "&", "<STR_LIT>", ")", "{", "OpTableIdx", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TargetFlags", "&", "<STR_LIT>", ")", "{", "OpTableIdx", "=", "<NUM_LIT>", ";", "}", "else", "{", "assert", "(", "(", "TargetFlags", "&", "<STR_LIT>", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "OpTableIdx", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<STR_LIT>", "[", "OpTableIdx", "]", "[", "Op", "]", ";"], "File": "R600InstrInfo", "Func": "getOperandIdx", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8821, "Length": 67, "Cover_Rate": 0.44666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtepi64_storeu_epi32", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{", "__builtin_ia32_pmovqd128mem_mask", "(", "(", "__v4si", "*", ")", "__P", ",", "(", "__v2di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtepi64_storeu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8822, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler15", "Func": "DecodeDDRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8823, "Length": 37, "Cover_Rate": 0.6166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "const", "SMLoc", "&", "Loc", ")", "override", "{", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast_or_null", "<", "MCSymbolRefExpr", ">", "(", "Value", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", "&&", "!", "(", "Size", "==", "<NUM_LIT>", ")", ")", "getContext", "(", ")", ".", "FatalError", "(", "Loc", ",", "<STR_LIT>", ")", ";", "EmitDataMappingSymbol", "(", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ")", ";"], "File": "ARMELFStreamer29", "Func": "EmitValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8824, "Length": 76, "Cover_Rate": 0.987012987012987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "PPCTargetMachine15", "Func": "PPCPassConfig", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8825, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ValReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addReg", "(", "ShamtReg", ")", ";"], "ground_truth": ["}"], "File": "RISCVExpandPseudoInsts1", "Func": "insertSext", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8826, "Length": 27, "Cover_Rate": 0.3375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "PatmosInstrInfo1", "Func": "isStoreToStackSlot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8827, "Length": 94, "Cover_Rate": 0.7966101694915254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "reg_dest", "==", "reg_base", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "else", "if", "(", "reg_base", "==", "reg_dest", "+", "<NUM_LIT>", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "else", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movsi_r_mr_reg_disp_tiny", "(", "insn", ",", "op", ",", "l", ")", ";", "if", "(", "disp", ">", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "src", ")", ")", ")", "{", "if", "(", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", ",", "insn", ")", ";", "if", "(", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "src", ")", ")", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "reg_base", "=", "true_regnum", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "reg_base", "==", "REG_X", ")", "{", "if", "(", "reg_dest", "==", "REG_X", ")", "{", "*", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "*", "l", "=", "<NUM_LIT>", ";", "if", "(", "reg_dest", "==", "REG_X", "-", "<NUM_LIT>", ")", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "if", "(", "reg_dest", "==", "reg_base", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "else", "if", "(", "reg_dest", "==", "reg_base", "-", "<NUM_LIT>", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_DEC", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "POST_INC", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "else", "if", "(", "CONSTANT_ADDRESS_P", "(", "base", ")", ")", "{", "if", "(", "io_address_operand", "(", "base", ",", "SImode", ")", ")", "{", "*", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "else", "{", "*", "l", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";"], "File": "avr", "Func": "out_movsi_r_mr", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8828, "Length": 494, "Cover_Rate": 0.7149059334298119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_MC", "::", "InitLLVM2SEHRegisterMapping", "(", "this", ")", ";", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "IsWin64", "=", "Subtarget", "->", "isTargetWin64", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "SlotSize", "=", "<NUM_LIT>", ";", "StackPtr", "=", "<STR_LIT>", ";", "FramePtr", "=", "<STR_LIT>", ";", "}", "else", "{", "SlotSize", "=", "<NUM_LIT>", ";", "StackPtr", "=", "<STR_LIT>", ";", "FramePtr", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo101", "Func": "X86RegisterInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8829, "Length": 71, "Cover_Rate": 0.461038961038961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDPR_VFP2RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDPR_VFP2RegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8830, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "PHINode", "*", "PN", "=", "cast", "<", "PHINode", ">", "(", "D", "->", "front", "(", ")", ")", ";", "Instruction", "*", "BEInst", "=", "D", "->", "back", "(", ")", ";", "int", "Iters", "=", "D", "->", "iterations", "(", ")", ";", "BasicBlock", "*", "BB", "=", "PN", "->", "getParent", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "PN", "<<", "<STR_LIT>", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "PNUsers", ";", "for", "(", "auto", "UI", "=", "PN", "->", "use_begin", "(", ")", ",", "E", "=", "PN", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "{", "Use", "&", "U", "=", "*", "UI", ";", "Instruction", "*", "User", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "User", "->", "getParent", "(", ")", "!=", "BB", ")", "continue", ";", "if", "(", "ReplacedInsts", ".", "count", "(", "User", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "User", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "isa", "<", "PHINode", ">", "(", "User", ")", ")", "continue", ";", "if", "(", "User", "->", "mayHaveSideEffects", "(", ")", ")", "continue", ";", "if", "(", "!", "canReplace", "(", "User", ")", ")", "continue", ";"], "ground_truth": ["PNUsers", ".", "push_back", "(", "User", ")", ";"], "File": "HexagonVectorLoopCarriedReuse13", "Func": "findValueToReuse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8831, "Length": 197, "Cover_Rate": 0.3862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LowerKernelCallsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelCalls", "Func": "AMDGPULowerKernelCalls", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8832, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseIdx", "=", "<ISA_LIT>Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "unsigned", "BaseReg", "(", "<STR_LIT>", ".", "getRegister", "(", "BaseIdx", ")", ")", ";", "return", "getMatchingSuperReg", "(", "BaseReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "reservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8833, "Length": 51, "Cover_Rate": 0.51, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PHI", "->", "getNumIncomingValues", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "PHI", "->", "getIncomingValue", "(", "<NUM_LIT>", ")", "==", "I", ")", "{", "EntryBB", "=", "PHI", "->", "getIncomingBlock", "(", "<NUM_LIT>", ")", ";", "BackEdgeBB", "=", "PHI", "->", "getIncomingBlock", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SVEAddressingModes", "Func": "isIndVarPHIUpdateValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8834, "Length": 44, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "SDValue", "Vec", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Elt0", "=", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "Elt0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", "<=", "EltVT", ".", "getFixedSizeInBits", "(", ")", ")", "{", "if", "(", "EltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "Elt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ".", "changeTypeToInteger", "(", ")", ",", "Elt0", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Elt0", ")", ";", "}", "}", "}", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "auto", "K", "=", "isConstOrConstSplat", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "<NUM_LIT>", "*", "K", "->", "getZExtValue", "(", ")", "==", "Src", ".", "getValueType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ")", "{", "SDValue", "BV", "=", "stripBitcast", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "BV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "BV", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "SrcElt", "=", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcEltVT", "=", "SrcElt", ".", "getValueType", "(", ")", ";", "if", "(", "SrcEltVT", ".", "isFloatingPoint", "(", ")", ")", "{", "SrcElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "SrcEltVT", ".", "changeTypeToInteger", "(", ")", ",", "SrcElt", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "SrcElt", ")", ";", "}", "}", "}", "}", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["SDValue", "Amt", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "performTruncateCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8835, "Length": 353, "Cover_Rate": 0.5515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LibCallSimplify", "=", "EnableLibCallSimplify", "&&", "EnableOpt", ";", "if", "(", "EnableFunctionCalls", ")", "{", "delete", "Builder", ".", "Inliner", ";", "Builder", ".", "Inliner", "=", "create<ISA_LIT>FunctionInliningPass", "(", ")", ";", "}", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_ModuleOptimizerEarly", ",", "[", "Internalize", ",", "EarlyInline", ",", "<ISA_LIT>AA", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "<ISA_LIT>AA", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>AAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "create<ISA_LIT>ExternalAAWrapperPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "create<ISA_LIT>UnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "add", "(", "create<ISA_LIT>PropagateAttributesLatePass", "(", "this", ")", ")", ";", "if", "(", "Internalize", ")", "{", "PM", ".", "add", "(", "createInternalizePass", "(", "mustPreserveGV", ")", ")", ";", "PM", ".", "add", "(", "createGlobalDCEPass", "(", ")", ")", ";", "}", "if", "(", "EarlyInline", ")", "PM", ".", "add", "(", "create<ISA_LIT>AlwaysInlinePass", "(", "false", ")", ")", ";", "}", ")", ";", "const", "auto", "&", "Opt", "=", "Options", ";", "Builder", ".", "addExtension", "(", "PassManagerBuilder", "::", "EP_EarlyAsPossible", ",", "[", "<ISA_LIT>AA", ",", "LibCallSimplify", ",", "&", "Opt", ",", "this", "]", "(", "const", "PassManagerBuilder", "&", ",", "legacy", "::", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "<ISA_LIT>AA", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>AAWrapperPass", "(", ")", ")", ";", "PM", ".", "add", "(", "create<ISA_LIT>ExternalAAWrapperPass", "(", ")", ")", ";", "}"], "ground_truth": ["PM", ".", "add", "(", "llvm", "::", "create<ISA_LIT>PropagateAttributesEarlyPass", "(", "this", ")", ")", ";"], "File": "AMDGPUTargetMachine104", "Func": "adjustPassManager", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8836, "Length": 213, "Cover_Rate": 0.6301775147928994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "get_some_local_dynamic_name_1", ",", "<NUM_LIT>", ")", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "sparc3", "Func": "get_some_local_dynamic_name", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8837, "Length": 75, "Cover_Rate": 0.9868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "DLXFrameLowering", "Func": "DLXFrameLowering", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8838, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_cmpneq_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8839, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StoreSDNode", "*", "ST", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", ";", "<STR_LIT>", "AM", "=", "ST", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "!=", "<STR_LIT>", ")", "{", "return", "SelectIndexedStore", "(", "ST", ",", "dl", ")", ";", "}", "return", "SelectBaseOffsetStore", "(", "ST", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG13", "Func": "SelectStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8840, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Uses", ".", "clear", "(", ")", ";", "TrackDefUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CC", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "MachineInstr", "*", "LastITMI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "MIB", ".", "getInstr", "(", ")", ";", "++", "MBBI", ";", "<STR_LIT>", "OCC", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ",", "Pos", "=", "<NUM_LIT>", ";", "if", "(", "!", "restrictIT", ")", "{", "for", "(", ";", "MBBI", "!=", "E", "&&", "Pos", "&&", "(", "!", "MI", "->", "isBranch", "(", ")", "&&", "!", "MI", "->", "isReturn", "(", ")", ")", ";", "++", "MBBI", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "MachineInstr", "*", "NMI", "=", "&", "*", "MBBI", ";", "MI", "=", "NMI", ";", "unsigned", "NPredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "NCC", "=", "getITInstrPredicate", "(", "*", "NMI", ",", "NPredReg", ")", ";", "if", "(", "NCC", "==", "CC", "||", "NCC", "==", "OCC", ")", "{", "Mask", "|=", "(", "NCC", "&", "<NUM_LIT>", ")", "<<", "Pos", ";", "NMI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ",", "false", ")", ")", ";", "LastITMI", "=", "NMI", ";", "}", "else", "{", "if", "(", "NCC", "==", "<STR_LIT>", "&&", "MoveCopyOutOfITBlock", "(", "NMI", ",", "CC", ",", "OCC", ",", "Defs", ",", "Uses", ")", ")", "{", "--", "MBBI", ";", "MBB", ".", "remove", "(", "NMI", ")", ";", "MBB", ".", "insert", "(", "InsertPos", ",", "NMI", ")", ";", "ClearKillFlags", "(", "MI", ",", "Uses", ")", ";", "++", "NumMovedInsts", ";", "continue", ";", "}", "break", ";", "}", "TrackDefUses", "(", "NMI", ",", "Defs", ",", "Uses", ",", "TRI", ")", ";", "--", "Pos", ";", "}", "}", "Mask", "|=", "(", "<NUM_LIT>", "<<", "Pos", ")", ";", "Mask", "|=", "(", "CC", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "MIB", ".", "addImm", "(", "Mask", ")", ";", "LastITMI", "->", "findRegisterUseOperand", "(", "<STR_LIT>", ")", "->", "setIsKill", "(", ")", ";", "finalizeBundle", "(", "MBB", ",", "InsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastITMI", "->", "getIterator", "(", ")", ")", ";", "Modified", "=", "true", ";"], "ground_truth": ["++", "NumITs", ";"], "File": "Thumb2ITBlockPass32", "Func": "InsertITInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8841, "Length": 347, "Cover_Rate": 0.7214137214137214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "context", "->", "br_loc", "[", "<NUM_LIT>", "]", "&&", "*", "context", "->", "br_loc", "[", "<NUM_LIT>", "]", "!=", "context", "->", "rp", ")", "{", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_RP", "]", ".", "where", "=", "UNW_WHERE_BR", ";", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_RP", "]", ".", "when", "=", "-", "<NUM_LIT>", ";", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_RP", "]", ".", "val", "=", "<NUM_LIT>", ";", "goto", "success", ";", "}", "return", "_URC_END_OF_STACK", ";", "success", ":", "return", "_URC_NO_REASON", ";", "return", "_URC_END_OF_STACK", ";", "}", "context", "->", "region_start", "=", "ent", "->", "start_offset", "+", "segment_base", ";", "fs", "->", "when_target", "=", "(", "context", "->", "rp", "-", "context", "->", "region_start", ")", "/", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "unw", "=", "(", "unsigned", "long", "*", ")", "(", "ent", "->", "info_offset", "+", "segment_base", ")", ";", "header", "=", "*", "unw", ";", "length", "=", "UNW_LENGTH", "(", "header", ")", ";", "if", "(", "UNW_FLAG_EHANDLER", "(", "header", ")", "|", "UNW_FLAG_UHANDLER", "(", "header", ")", ")", "{", "fs", "->", "personality", "=", "*", "(", "_Unwind_Personality_Fn", "*", ")", "(", "unw", "[", "length", "+", "<NUM_LIT>", "]", "+", "context", "->", "gp", ")", ";", "context", "->", "lsda", "=", "unw", "+", "length", "+", "<NUM_LIT>", ";", "}", "insn", "=", "(", "unsigned", "char", "*", ")", "(", "unw", "+", "<NUM_LIT>", ")", ";", "insn_end", "=", "(", "unsigned", "char", "*", ")", "(", "unw", "+", "<NUM_LIT>", "+", "length", ")", ";", "while", "(", "!", "fs", "->", "done", "&&", "insn", "<", "insn_end", ")", "insn", "=", "unw_decode", "(", "insn", ",", "fs", "->", "in_body", ",", "fs", ")", ";", "free_label_states", "(", "fs", "->", "labeled_states", ")", ";", "free_state_stack", "(", "&", "fs", "->", "curr", ")", ";", "if", "(", "reg_state_alloced", "||", "labeled_state_alloced", ")", "abort", "(", ")", ";", "if", "(", "fs", "->", "when_target", ">", "fs", "->", "epilogue_start", ")", "{", "struct", "unw_reg_info", "*", "r", ";", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_PSP", "]", ".", "where", "=", "UNW_WHERE_NONE", ";", "fs", "->", "curr", ".", "reg", "[", "UNW_REG_PSP", "]", ".", "val", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "r", "=", "fs", "->", "curr", ".", "reg", ";", "r", "<", "fs", "->", "curr", ".", "reg", "+", "UNW_NUM_REGS", ";", "++", "r", ")", "if", "(", "(", "r", "->", "where", "==", "UNW_WHERE_PSPREL", "&&", "r", "->", "val", "<=", "<NUM_LIT>", ")", "||", "r", "->", "where", "==", "UNW_WHERE_SPREL", ")", "r", "->", "where", "=", "UNW_WHERE_NONE", ";"], "File": "unwind-ia64", "Func": "uw_frame_state_for", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8842, "Length": 349, "Cover_Rate": 0.6403669724770642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>MCExpr", "::", "VariantKind", "PermittedModifiers", "[", "]", "=", "{", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G0", ",", "}", ";", "unsigned", "NumModifiers", "=", "llvm", "::", "array_lengthof", "(", "PermittedModifiers", ")", ";"], "ground_truth": ["return", "isMoveWideImm", "(", "<NUM_LIT>", ",", "PermittedModifiers", ",", "NumModifiers", ")", ";"], "File": "AArch64AsmParser20", "Func": "isMOVZ32Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8843, "Length": 67, "Cover_Rate": 0.9054054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "It", "++", ";", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "It", "++", ";", "MachineInstr", "*", "LDRXpost", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["It", "=", "MBB", ".", "insert", "(", "It", ",", "LDRXpost", ")", ";"], "File": "AArch64InstrInfo109", "Func": "insertOutlinedCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8844, "Length": 96, "Cover_Rate": 0.384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "FuncInfo", "->", "addMustSaveCR", "(", "Reg", ")", ";", "}", "else", "{", "CRSpilled", "=", "true", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "CRMIB", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "CRMIB", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "addFrameReference", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ")", ")", ";", "}", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "!", "IsLiveIn", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering21", "Func": "spillCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8845, "Length": 154, "Cover_Rate": 0.4031413612565445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "File": "PatmosAsmParser1", "Func": "addRegOperands", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8846, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "<NUM_LIT>", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "<NUM_LIT>", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "<NUM_LIT>", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";", "}", "auto", "CPVal", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GVar", ",", "Init", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPVal", ",", "PtrVT", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", ")", "{", "AFI", "->", "markGlobalAsPromotedToConstantPool", "(", "GVar", ")", ";", "AFI", "->", "setPromotedConstpoolIncrease", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8847, "Length": 203, "Cover_Rate": 0.39341085271317827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "BPFSubtarget1", "Func": "BPFSubtarget", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8848, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ScalableVectorType", ">", "(", "Ty", ")", ")", "return", "AM", ".", "HasBaseReg", "&&", "!", "AM", ".", "BaseOffs", "&&", "!", "AM", ".", "Scale", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "->", "isSized", "(", ")", ")", "{", "uint64_t", "NumBits", "=", "DL", ".", "getTypeSizeInBits", "(", "Ty", ")", ";", "NumBytes", "=", "NumBits", "/", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_64", "(", "NumBits", ")", ")", "NumBytes", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "AM", ".", "Scale", ")", "{", "int64_t", "Offset", "=", "AM", ".", "BaseOffs", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "return", "true", ";"], "ground_truth": ["unsigned", "shift", "=", "Log2_64", "(", "NumBytes", ")", ";"], "File": "AArch64ISelLowering10", "Func": "isLegalAddressingMode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8849, "Length": 104, "Cover_Rate": 0.46846846846846846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "format", "(", "<STR_LIT>", "PRIu8", "<STR_LIT>", "PRIu8", "<STR_LIT>", "PRIu8", "<STR_LIT>", "PRIu8", "<STR_LIT>", ",", "U", ".", "Byte", "[", "<NUM_LIT>", "]", ",", "U", ".", "Byte", "[", "<NUM_LIT>", "]", ",", "U", ".", "Byte", "[", "<NUM_LIT>", "]", ",", "U", ".", "Byte", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "HSAILInstPrinter", "Func": "printU8X4", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8850, "Length": 56, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsq_s8", "(", "int8x16_t", "a", ",", "int8x16_t", "b", ",", "int8x16_t", "c", ")", "{", "int8x16_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlsq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8851, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ConstraintCode", "==", "'m'", "&&", "<STR_LIT>", ")", ";", "SDValue", "Base", ",", "Offset", ",", "Opc", ";", "if", "(", "!", "SelectAddrMode2", "(", "Op", ",", "Op", ",", "Base", ",", "Offset", ",", "Opc", ")", ")", "return", "true", ";", "OutOps", ".", "push_back", "(", "Base", ")", ";", "OutOps", ".", "push_back", "(", "Offset", ")", ";", "OutOps", ".", "push_back", "(", "Opc", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8852, "Length": 59, "Cover_Rate": 0.7108433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "Mul", ":", "return", "false", ";", "case", "Instruction", "::", "Add", ":", "return", "ScalarBits", "*", "VTy", "->", "getNumElements", "(", ")", ">=", "<NUM_LIT>", ";", "case", "Instruction", "::", "ICmp", ":", "return", "(", "ScalarBits", "<", "<NUM_LIT>", ")", "&&", "(", "ScalarBits", "*", "VTy", "->", "getNumElements", "(", ")", ">=", "<NUM_LIT>", ")", ";", "case", "Instruction", "::", "FCmp", ":", "return", "Flags", ".", "NoNaN", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo2", "Func": "useReductionIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8853, "Length": 80, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumWords", "=", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "NewSize", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumWords", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "!", "State", "->", "AllocateReg", "(", "ArgRegList", ",", "<NUM_LIT>", ")", ")", "{"], "File": "LM32ISelLowering", "Func": "HandleByVal", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8854, "Length": 44, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "I", ":", "IFMap", ")", "{"], "ground_truth": ["IFListType", "&", "LL", "=", "I", ".", "second", ";"], "File": "HexagonGenInsert15", "Func": "computeRemovableRegisters", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8855, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "arm", "Func": "thumb_output_move_mem_multiple", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8856, "Length": 172, "Cover_Rate": 0.864321608040201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";"], "ground_truth": ["MBB", "->", "push_back", "(", "MI", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "insertInstrEnd", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8857, "Length": 29, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "bool", "AtStart", "=", "MI", "==", "MBB", ".", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "BeforeI", "=", "MI", ";", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "it", "=", "CSI", ".", "begin", "(", ")", ";", "it", "!=", "CSI", ".", "end", "(", ")", ";", "++", "it", ")", "{", "unsigned", "Reg", "=", "it", "->", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "it", "->", "getReg", "(", ")", ",", "it", "->", "getFrameIdx", "(", ")", ",", "RC", ",", "&", "RI", ")", ";", "assert", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AtStart", ")", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "{", "MI", "=", "BeforeI", ";", "++", "MI", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "XCoreInstrInfo11", "Func": "restoreCalleeSavedRegisters", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8858, "Length": 171, "Cover_Rate": 0.9941860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "expandArith", "(", "unsigned", "OpLo", ",", "unsigned", "OpHi", ",", "Block", "&", "MBB", ",", "BlockIt", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "SrcLoReg", ",", "SrcHiReg", ",", "DstLoReg", ",", "DstHiReg", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "SrcReg", ",", "SrcLoReg", ",", "SrcHiReg", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "OpLo", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "SrcLoReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "OpHi", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "SrcHiReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AVRExpandPseudoInsts14", "Func": "expandArith", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8859, "Length": 263, "Cover_Rate": 0.9887218045112782, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "IDENTIFIER_POINTER", "(", "name", ")", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "mt", "Func": "mt_handle_interrupt_attribute", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8860, "Length": 22, "Cover_Rate": 0.38596491228070173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "&", "B", ":", "llvm", "::", "make_early_inc_range", "(", "MF", ")", ")", "Changed", "|=", "processBlock", "(", "B", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "PPCEarlyReturn11", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8861, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "CheriRangeChecker", "(", ")", "{"], "ground_truth": ["}"], "File": "CheriRangeChecker", "Func": "~CheriRangeChecker", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8862, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_broadcastq_epi64", "(", "__m256i", "__O", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pbroadcastq256_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4di", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_broadcastq_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8863, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegNo", "=", "(", "int", ")", "(", "DefIdx", "+", "<NUM_LIT>", ")", "-", "DefMCID", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "RegNo", "<=", "<NUM_LIT>", ")", "return", "ItinData", "->", "getOperandCycle", "(", "DefClass", ",", "DefIdx", ")", ";", "int", "DefCycle", ";", "if", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA7", "(", ")", ")", "{", "DefCycle", "=", "RegNo", "/", "<NUM_LIT>", ";", "if", "(", "DefCycle", "<", "<NUM_LIT>", ")", "DefCycle", "=", "<NUM_LIT>", ";", "DefCycle", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "<NUM_LIT>", ")", ";", "if", "(", "(", "RegNo", "%", "<NUM_LIT>", ")", "||", "DefAlign", "<", "<NUM_LIT>", ")", "++", "DefCycle", ";", "DefCycle", "+=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMBaseInstrInfo (2)2", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8864, "Length": 121, "Cover_Rate": 0.7658227848101266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "d30v_issue_rate", "(", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "d30v", "Func": "d30v_issue_rate", "Target": "d30v", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8865, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSABI", ")", ";"], "File": "TeeRISCAsmBackend", "Func": "createObjectWriter", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8866, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getDoubleRegPair", "(", "DestDReg", ",", "EvenDestReg", ",", "OddDestReg", ")", ";", "getDoubleRegPair", "(", "SrcDReg", ",", "EvenSrcReg", ",", "OddSrcReg", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "TM", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "EvenDestReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "EvenSrcReg", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "*", "MI", ";", "if", "(", "DestDReg", "!=", "SrcDReg", ")", "{"], "ground_truth": ["MI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "OddDestReg", ")", ".", "addReg", "(", "OddSrcReg", ")", ";"], "File": "FPMover3", "Func": "runOnMachineBasicBlock", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8867, "Length": 172, "Cover_Rate": 0.46612466124661245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "const", "MCExpr", "*", "Expr", ",", "VariantKind", "Kind", ")", ":", "Expr", "(", "Expr", ")", ",", "Kind", "(", "Kind", ")", "{"], "ground_truth": ["}"], "File": "AArch64MCExpr (2)", "Func": "AArch64MCExpr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8868, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint32_t", "Enc", "=", "<STR_LIT>", "(", "-", "CE", "->", "getValue", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Enc", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addModImmNegOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8869, "Length": 50, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Log2", "(", "Block", ".", "Alignment", ")", ">", "Position", ".", "KnownBits", ")", "{", "Position", ".", "Address", "+=", "(", "Block", ".", "Alignment", ".", "value", "(", ")", "-", "(", "uint64_t", "(", "<NUM_LIT>", ")", "<<", "Position", ".", "KnownBits", ")", ")", ";", "Position", ".", "KnownBits", "=", "Log2", "(", "Block", ".", "Alignment", ")", ";", "}", "Position", ".", "Address", "=", "alignTo", "(", "Position", ".", "Address", ",", "Block", ".", "Alignment", ")", ";", "Block", ".", "Address", "=", "Position", ".", "Address", ";", "Position", ".", "Address", "+=", "Block", ".", "Size", ";"], "ground_truth": ["}"], "File": "SystemZLongBranch", "Func": "skipNonTerminators", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8870, "Length": 83, "Cover_Rate": 0.8556701030927835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Val", ",", "End", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Skip", ",", "OffsetOfLoc", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "RegNo", "=", "is64BitMode", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "RegNo", ",", "Start", ",", "End", ",", "OffsetOfLoc", ")", ";"], "File": "X86AsmParser76", "Func": "ParseIntelOffsetOfOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8871, "Length": 60, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "emitValue", "(", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutStreamer", ".", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "emitNonLazySymbolPointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8872, "Length": 43, "Cover_Rate": 0.524390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "I", ":", "MBB", ")", "AllInsns", ".", "push_back", "(", "&", "I", ")", ";", "for", "(", "auto", "I", "=", "AllInsns", ".", "begin", "(", ")", ",", "E", "=", "AllInsns", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "*", "I", ";", "if", "(", "!", "MI", "||", "!", "handledStoreType", "(", "MI", ")", ")", "continue", ";"], "ground_truth": ["InstrGroup", "G", ";"], "File": "HexagonStoreWidening", "Func": "createStoreGroups", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8873, "Length": 66, "Cover_Rate": 0.5739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_aarch64_ashrv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshr_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8874, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "__func__", "<<", "<STR_LIT>", "<<", "A", "<<", "<STR_LIT>", ";", "Size", ".", "getNode", "(", ")", "->", "dump", "(", "&", "DAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", ")", ";", "SDValue", "AC", "=", "DAG", ".", "getConstant", "(", "A", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "AA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Size", ",", "AC", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op", ",", "AA", ")", ";"], "File": "HexagonISelLowering1", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8875, "Length": 88, "Cover_Rate": 0.42718446601941745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "tl45", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "TL45TargetInfo", "Func": "LLVMInitializeTL45TargetInfo", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8876, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX9_DL64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable<ISA_LIT>32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX932", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "<NUM_LIT>", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable<ISA_LIT>64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableGFX964", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "insertNamedMCOperand", "(", "MI", ",", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "src2_modifiers", ")", ";", "}", "if", "(", "Res", "&&", "(", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "{", "Res", "=", "convertMIMGInst", "(", "MI", ")", ";", "}", "if", "(", "Res", "&&", "IsSDWA", ")", "Res", "=", "convertSDWAInst", "(", "MI", ")", ";"], "ground_truth": ["Size", "=", "Res", "?", "(", "MaxInstBytesNum", "-", "Bytes", ".", "size", "(", ")", ")", ":", "std", "::", "min", "(", "(", "size_t", ")", "<NUM_LIT>", ",", "Bytes_", ".", "size", "(", ")", ")", ";"], "File": "AMDGPUDisassembler", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8877, "Length": 344, "Cover_Rate": 0.5820642978003384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "ElSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["bool", "Result", "=", "(", "Index", "*", "ElSize", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "File": "X86ISelLowering116", "Func": "isVINSERTF128Index", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8878, "Length": 40, "Cover_Rate": 0.39603960396039606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "isDeclaration", "(", ")", "&&", "!", "I", "->", "hasExternalLinkage", "(", ")", ")", "continue", ";", "MCSymbol", "*", "Sym", "=", "Mang", "->", "getSymbol", "(", "I", ")", ";", "if", "(", "I", "->", "isDeclaration", "(", ")", "&&", "PAN", "::", "isMemIntrinsic", "(", "Sym", "->", "getName", "(", ")", ")", ")", "continue", ";", "const", "char", "*", "directive", "=", "I", "->", "isDeclaration", "(", ")", "?", "MAI", "->", "getExternDirective", "(", ")", ":", "MAI", "->", "getGlobalDirective", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "directive", "+", "Twine", "(", "Sym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "directive", "+", "Twine", "(", "PAN", "::", "getRetvalLabel", "(", "Sym", "->", "getName", "(", ")", ")", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "directive", "+", "Twine", "(", "PAN", "::", "getArgsLabel", "(", "Sym", "->", "getName", "(", ")", ")", ")", ")", ";"], "File": "PIC16AsmPrinter", "Func": "EmitFunctionDecls", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8879, "Length": 131, "Cover_Rate": 0.6064814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlsl_u8", "(", "uint16x8_t", "__a", ",", "uint8x8_t", "__b", ",", "uint8x8_t", "__c", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__builtin_neon_vmlsluv8qi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ",", "(", "int8x8_t", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vmlsl_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8880, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpopcountw_v8hi_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bitalgintrin", "Func": "_mm_mask_popcnt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8881, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8882, "Length": 83, "Cover_Rate": 0.3007246376811594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "Relooper3", "Func": "getAnalysisUsage", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8883, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLevel", ">=", "CodeGenOpt", "::", "Aggressive", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64SelectionDAGInfo29", "Func": "generateFMAsInMachineCombiner", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8884, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SpilledCSRegs", ".", "set", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "setCSRegisterIsSpilled", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8885, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "EVT", "VT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDValue", "Copy", "(", "DAG", ".", "getMachineNode", "(", "VT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Op", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "?", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "Copy", ")", ":", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "Copy", ",", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ")", ";"], "File": "WebAssemblyISelLowering (2)1", "Func": "LowerCopyToReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8886, "Length": 128, "Cover_Rate": 0.7111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "}"], "ground_truth": ["if", "(", "FlagSfiDisableCP", ")", "{"], "File": "ARMTargetMachine46", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8887, "Length": 30, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "reverse", "(", "*", "B", ")", ")", "Instrs", ".", "push_back", "(", "&", "MI", ")", ";", "for", "(", "auto", "MI", ":", "Instrs", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "LIFETIME_START", "||", "Opc", "==", "TargetOpcode", "::", "LIFETIME_END", ")", "continue", ";", "bool", "Store", "=", "false", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", "->", "isPHI", "(", ")", "&&", "!", "MI", "->", "isSafeToMove", "(", "nullptr", ",", "Store", ")", ")", "continue", ";", "bool", "AllDead", "=", "true", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "R", ".", "isVirtual", "(", ")", "||", "!", "isDead", "(", "R", ")", ")", "{", "AllDead", "=", "false", ";", "break", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify16", "Func": "runOnNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8888, "Length": 167, "Cover_Rate": 0.583916083916084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "isThreadLocal", "(", ")", "?", "MMIMachO", ".", "getThreadLocalGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "return", "MCSym", ";", "}", "else", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "IsIndirect", "=", "(", "TargetFlags", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "IsIndirect", ")", "return", "getSymbol", "(", "GV", ")", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8889, "Length": 112, "Cover_Rate": 0.49122807017543857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM", ")", ";"], "File": "AVRTargetMachine17", "Func": "createPassConfig", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8890, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src0", "=", "peekThroughBitcasts", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Src1", "=", "peekThroughBitcasts", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "SrcOpc0", "=", "Src0", ".", "getOpcode", "(", ")", ";", "unsigned", "SrcOpc1", "=", "Src1", ".", "getOpcode", "(", ")", ";", "EVT", "SrcVT0", "=", "Src0", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT1", "=", "Src1", ".", "getValueType", "(", ")", ";", "if", "(", "!", "Src1", ".", "isUndef", "(", ")", "&&", "(", "SrcVT0", "!=", "SrcVT1", "||", "SrcOpc0", "!=", "SrcOpc1", ")", ")", "return", "SDValue", "(", ")", ";", "switch", "(", "SrcOpc0", ")", "{", "case", "<STR_LIT>", ":", "{", "SDValue", "LHS", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Src0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Src1", ".", "isUndef", "(", ")", "?", "Src1", ":", "Src1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "SrcOpc0", ",", "DL", ",", "SrcVT0", ",", "DAG", ".", "getBitcast", "(", "SrcVT0", ",", "Res", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Res", ")", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "SrcVT0", "==", "<STR_LIT>", ")", "{", "uint64_t", "Mask", "=", "Src0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Mask", "&", "<NUM_LIT>", ")", "!=", "(", "(", "Mask", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Src1", ".", "isUndef", "(", ")", "||", "Src0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Src1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "LHS", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Src0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Src1", ".", "isUndef", "(", ")", "?", "Src1", ":", "Src1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering101", "Func": "canonicalizeLaneShuffleWithRepeatedOps", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8891, "Length": 340, "Cover_Rate": 0.7589285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "if", "(", "isCallIndirect", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "getCalleeOpNo", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "assert", "(", "MO", ".", "isGlobal", "(", ")", ")", ";", "const", "auto", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "F", ")", "return", "true", ";"], "ground_truth": ["if", "(", "F", "->", "doesNotThrow", "(", ")", ")", "return", "false", ";"], "File": "WebAssemblyUtilities25", "Func": "mayThrow", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8892, "Length": 124, "Cover_Rate": 0.7085714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "changeComponent", "(", "AM", ",", "IsBase", ",", "Op0", ")", ";", "AM", ".", "Disp", "=", "TestDisp", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG (2)", "Func": "expandDisp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8893, "Length": 23, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "l", "-", "h", "*", "IMM_MULT", ";"], "ground_truth": ["}"], "File": "AlphaRegisterInfo", "Func": "getLower16", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8894, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxwd256_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtepi16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8895, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Register", "TmpReg", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "Register", "(", "ValueReg", ")", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "<NUM_LIT>", ";", "unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "e", ")", "{", "SOffsetRegState", "|=", "getKillRegState", "(", "Scavenged", ")", ";", "SrcDstRegState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "}", "auto", "MIB", "=", "spillVGPRtoAGPR", "(", "ST", ",", "MI", ",", "Index", ",", "i", ",", "SubReg", ",", "IsKill", ")", ";", "if", "(", "!", "MIB", ".", "getInstr", "(", ")", ")", "{", "unsigned", "FinalReg", "=", "SubReg", ";", "if", "(", "hasAGPRs", "(", "RC", ")", ")", "{", "if", "(", "!", "TmpReg", ")", "{", "assert", "(", "RS", "&&", "<STR_LIT>", ")", ";", "TmpReg", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "RS", "->", "setRegUsed", "(", "TmpReg", ")", ";", "}", "if", "(", "IsStore", ")", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ";", "SubReg", "=", "TmpReg", ";", "}", "MachinePointerInfo", "PInfo", "=", "BasePtrInfo", ".", "getWithOffset", "(", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "NewMMO", "=", "MF", "->", "getMachineMemOperand", "(", "PInfo", ",", "MMO", "->", "getFlags", "(", ")", ",", "EltSize", ",", "commonAlignment", "(", "Alignment", ",", "EltSize", "*", "i", ")", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "Desc", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "!", "IsStore", ")", "|", "getKillRegState", "(", "IsKill", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ";", "if", "(", "SOffset", "==", "<STR_LIT>", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["MIB", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ";"], "File": "SIRegisterInfo59", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8896, "Length": 302, "Cover_Rate": 0.34953703703703703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegisterPair", "=", "GPRPairDecoderTable", "[", "RegNo", "/", "<NUM_LIT>", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler22", "Func": "DecodeGPRPairRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8897, "Length": 26, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "GuaranteedTailCallOpt", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "hasFastCall", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo21", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8898, "Length": 30, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsrad_n_u64", "(", "uint64_t", "__a", ",", "uint64_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "__builtin_aarch64_usra_ndi_uuus", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsrad_n_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8899, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitSetFP", "(", "unsigned", "FpReg", ",", "unsigned", "SpReg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitSetFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8900, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getDelaySlotCycles", "(", "MI", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosSubtarget", "Func": "getMaxDelaySlotCodeSize", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8901, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "REAL_VALUE_TYPE", "*", "rtype", "=", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ";", "long", "real_words", "[", "VECTOR_128BIT_WORDS", "]", ";", "gcc_assert", "(", "num_words", "<=", "VECTOR_128BIT_WORDS", "&&", "(", "bitsize", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "real_to_target", "(", "real_words", ",", "rtype", ",", "mode", ")", ";", "for", "(", "unsigned", "num", "=", "<NUM_LIT>", ";", "num", "<", "num_words", ";", "num", "++", ")", "{", "unsigned", "endian_num", "=", "(", "BYTES_BIG_ENDIAN", "?", "num", ":", "num_words", "-", "<NUM_LIT>", "-", "num", ")", ";", "unsigned", "uvalue", "=", "real_words", "[", "endian_num", "]", ";", "for", "(", "int", "shift", "=", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "shift", ">=", "<NUM_LIT>", ";", "shift", "-=", "<NUM_LIT>", ")", "info", "->", "bytes", "[", "byte_num", "++", "]", "=", "(", "uvalue", ">>", "shift", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "constant_fp_to_128bit_vector", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8902, "Length": 112, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "FS", "=", "<STR_LIT>", ";", "if", "(", "CPUName", ".", "equals_lower", "(", "<STR_LIT>", ")", "||", "CPUName", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "FS", "=", "<STR_LIT>", ";", "return", "FS", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc55", "Func": "ParseHexagonTriple", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8903, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss3_0Imm", "(", ")", "const", "{"], "ground_truth": ["return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ")", ";"], "File": "HexagonAsmParser", "Func": "iss3_0Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8904, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";"], "File": "AArch64AsmPrinter1", "Func": "PrintAsmMemoryOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8905, "Length": 40, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "equal_keys", "(", "const", "char", "*", "a", ",", "const", "char", "*", "b", ")", "{"], "ground_truth": ["return", "strcmp", "(", "a", ",", "b", ")", "==", "<NUM_LIT>", ";"], "File": "mep", "Func": "equal_keys", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8906, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_paddsw", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "_mm_adds_pi16", "(", "__m1", ",", "__m2", ")", ";"], "File": "mmintrin5", "Func": "_m_paddsw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8907, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "++", "j", ")", "{", "if", "(", "M", "[", "i", "+", "j", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "<NUM_LIT>", "*", "j", "+", "WhichResult", ")", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "<NUM_LIT>", ";"], "File": "ARMISelLowering117", "Func": "isVUZPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8908, "Length": 76, "Cover_Rate": 0.41530054644808745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSVEPredicateRedReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "SVEPredicate", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "isSVEPredicateRedReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8909, "Length": 32, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "VideocoreMCAsmInfo", "Func": "anchor", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8910, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "if", "(", "RHSC", "*", "<NUM_LIT>", "<", "MFI", ".", "getObjectSize", "(", "FI", ")", ")", "{", "if", "(", "!", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "&&", "MFI", ".", "getObjectAlignment", "(", "FI", ")", "<", "<NUM_LIT>", ")", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "<NUM_LIT>", ")", ";", "if", "(", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8911, "Length": 148, "Cover_Rate": 0.47896440129449835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "Offset", ">=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MCOperand", "SPReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ",", "BaseReg", "=", "SPReg", ";", "MCOperand", "GPReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "MCOperand", "ZEROReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "unsigned", "Hi", "=", "(", "(", "Offset", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Offset", "&=", "<NUM_LIT>", ";"], "ground_truth": ["MCOperand", "ATReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";"], "File": "Cpu0MCInstLower1", "Func": "LowerCPRESTORE", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8912, "Length": 94, "Cover_Rate": 0.46078431372549017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "Is64Bit", "=", "(", "RetVT", "==", "<STR_LIT>", ")", ";", "unsigned", "RegSize", "=", "Is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "DstBits", "=", "RetVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcBits", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Is64Bit", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "Shift", "==", "<NUM_LIT>", ")", "{", "if", "(", "RetVT", "==", "SrcVT", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ")", ";", "return", "ResultReg", ";", "}", "else", "return", "emitIntExt", "(", "SrcVT", ",", "Op0", ",", "RetVT", ",", "IsZExt", ")", ";", "}", "if", "(", "Shift", ">=", "DstBits", ")", "return", "<NUM_LIT>", ";", "if", "(", "Shift", ">=", "SrcBits", "&&", "IsZExt", ")", "return", "materializeInt", "(", "ConstantInt", "::", "get", "(", "*", "Context", ",", "APInt", "(", "RegSize", ",", "<NUM_LIT>", ")", ")", ",", "RetVT", ")", ";"], "ground_truth": ["unsigned", "ImmR", "=", "std", "::", "min", "<", "unsigned", ">", "(", "SrcBits", "-", "<NUM_LIT>", ",", "Shift", ")", ";"], "File": "AArch64FastISel18", "Func": "emitASR_ri", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8913, "Length": 197, "Cover_Rate": 0.466824644549763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8914, "Length": 87, "Cover_Rate": 0.42028985507246375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "INT_REGNO_P", "(", "regno", ")", ")", "return", "INT_REGNO_P", "(", "last_regno", ")", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "{", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", "&&", "(", "mode", "!=", "TDmode", "||", "(", "regno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "FP_REGNO_P", "(", "last_regno", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "UNITS_PER_FP_WORD", ")", "return", "<NUM_LIT>", ";", "if", "(", "PAIRED_SIMD_REGNO_P", "(", "regno", ")", "&&", "TARGET_PAIRED_FLOAT", "&&", "PAIRED_VECTOR_MODE", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "CR_REGNO_P", "(", "regno", ")", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ";", "if", "(", "CA_REGNO_P", "(", "regno", ")", ")", "return", "mode", "==", "Pmode", "||", "mode", "==", "SImode", ";", "if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "return", "(", "VECTOR_MEM_ALTIVEC_OR_VSX_P", "(", "mode", ")", "||", "mode", "==", "V1TImode", ")", ";", "if", "(", "SPE_SIMD_REGNO_P", "(", "regno", ")", "&&", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", ";"], "File": "rs60004", "Func": "rs6000_hard_regno_mode_ok", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8915, "Length": 166, "Cover_Rate": 0.5220125786163522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ElemTy", "==", "<STR_LIT>", ")", "{", "if", "(", "AllConst", ")", "{", "int32_t", "V", "=", "(", "Consts", "[", "<NUM_LIT>", "]", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "|", "(", "Consts", "[", "<NUM_LIT>", "]", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "(", "Consts", "[", "<NUM_LIT>", "]", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "Consts", "[", "<NUM_LIT>", "]", "->", "getZExtValue", "(", ")", "<<", "<NUM_LIT>", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "V", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "bool", "IsSplat", "=", "true", ";", "for", "(", "unsigned", "i", "=", "First", "+", "<NUM_LIT>", ";", "i", "!=", "Num", ";", "++", "i", ")", "{", "if", "(", "Elem", "[", "i", "]", "==", "Elem", "[", "First", "]", "||", "isUndef", "(", "Elem", "[", "i", "]", ")", ")", "continue", ";", "IsSplat", "=", "false", ";", "break", ";", "}", "if", "(", "IsSplat", ")", "{", "SDValue", "Ext", "=", "DAG", ".", "getZExtOrTrunc", "(", "Elem", "[", "First", "]", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "Ext", ")", ";", "}", "assert", "(", "Elem", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDValue", "Vs", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "Vs", "[", "i", "]", "=", "DAG", ".", "getZExtOrTrunc", "(", "Elem", "[", "i", "]", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Vs", "[", "i", "]", "=", "DAG", ".", "getZeroExtendInReg", "(", "Vs", "[", "i", "]", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering24", "Func": "buildVector32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8916, "Length": 247, "Cover_Rate": 0.3360544217687075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OperandsBeginIdx", "=", "<NUM_LIT>", ";", "assert", "(", "FK", "<", "FaultMaps", "::", "FaultKindMax", "&&", "<STR_LIT>", ")", ";", "FM", ".", "recordFaultingOp", "(", "FK", ",", "HandlerLabel", ")", ";", "MCInst", "MI", ";", "MI", ".", "setOpcode", "(", "Opcode", ")", ";", "if", "(", "DefRegister", "!=", "<STR_LIT>", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DefRegister", ")", ")", ";", "for", "(", "auto", "I", "=", "FaultingMI", ".", "operands_begin", "(", ")", "+", "OperandsBeginIdx", ",", "E", "=", "FaultingMI", ".", "operands_end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "FaultingMI", ",", "*", "I", ")", ")", "MI", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";"], "File": "X86MCInstLower101", "Func": "LowerFAULTING_OP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8917, "Length": 108, "Cover_Rate": 0.48868778280542985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";", "const", "unsigned", "NumArgRegs", "=", "array_lengthof", "(", "ArgRegs", ")", ";", "unsigned", "RegNum", "=", "State", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "NumArgRegs", ")", ";", "if", "(", "RegNum", "!=", "NumArgRegs", "&&", "RegNum", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "State", ".", "AllocateReg", "(", "ArgRegs", "[", "RegNum", "]", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering164", "Func": "CC_PPC32_SVR4_Custom_AlignArgRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8918, "Length": 71, "Cover_Rate": 0.5725806451612904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrOut", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "IsThumb1", ")", "{", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "LdOpc", ")", ",", "Data", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "Pos", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AddrOut", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "AddrIn", ")", ".", "addImm", "(", "LdSize", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "IsThumb2", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "emitPostLd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8919, "Length": 141, "Cover_Rate": 0.4338461538461538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Thumb2InstrInfo", "::", "BlockHasNoFallThrough", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "false", ";", "switch", "(", "MBB", ".", "back", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "Thumb2InstrInfo49", "Func": "BlockHasNoFallThrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8920, "Length": 63, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "analyzeOutputArgs", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CCInfo", ",", "Outs", ",", "true", ",", "nullptr", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "GHC", "&&", "!", "RVLocs", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "Glue", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "SplitF64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Val", ")", ";", "SDValue", "Lo", "=", "SplitF64", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "SplitF64", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Register", "RegLo", "=", "VA", ".", "getLocReg", "(", ")", ";", "assert", "(", "RegLo", "<", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Register", "RegHi", "=", "RegLo", "+", "<NUM_LIT>", ";", "if", "(", "STI", ".", "isRegisterReservedByUser", "(", "RegLo", ")", "||", "STI", ".", "isRegisterReservedByUser", "(", "RegHi", ")", ")", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagnosticInfoUnsupported", "{", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "}", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegLo", ",", "Lo", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegLo", ",", "<STR_LIT>", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "RegHi", ",", "Hi", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegHi", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "Val", "=", "convertValVTToLocVT", "(", "DAG", ",", "Val", ",", "VA", ",", "DL", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Glue", ")", ";", "if", "(", "STI", ".", "isRegisterReservedByUser", "(", "VA", ".", "getLocReg", "(", ")", ")", ")", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagnosticInfoUnsupported", "{", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "}", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "ground_truth": ["if", "(", "Glue", ".", "getNode", "(", ")", ")", "{"], "File": "RISCVISelLowering38", "Func": "LowerReturn", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8921, "Length": 476, "Cover_Rate": 0.6685393258426966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUIntN", "(", "Width", ",", "Value", ")", ")", "{", "std", "::", "string", "Diagnostic", "=", "<STR_LIT>", "+", "Description", ";", "int64_t", "Max", "=", "maxUIntN", "(", "Width", ")", ";", "Diagnostic", "+=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Max", ")", "+", "<STR_LIT>", ";", "if", "(", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Diagnostic", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "Diagnostic", ".", "c_str", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AVRAsmBackend4", "Func": "unsigned_width", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8922, "Length": 74, "Cover_Rate": 0.7326732673267327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpeq_epi8_mask", "(", "__mmask64", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask64", ")", "__builtin_ia32_pcmpeqb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmpeq_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8923, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeModel", "::", "Model", "M", "=", "DAG", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "{", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "||", "Subtarget", "->", "isTargetELF", "(", ")", ")", "OpFlag", "=", "<STR_LIT>", ";", "WrapperKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", "{", "OpFlag", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "{", "OpFlag", "=", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "Subtarget", "->", "isPICStyleStubNoDynamic", "(", ")", ")", "{"], "File": "X86ISelLowering (2)3", "Func": "LowerExternalSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8924, "Length": 101, "Cover_Rate": 0.3226837060702875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "HII", "->", "isMemOp", "(", "*", "MJ", ")", ")", "continue", ";", "if", "(", "MJ", "->", "mayLoad", "(", ")", ")", "FoundLoad", "=", "true", ";", "if", "(", "MJ", "->", "mayStore", "(", ")", "&&", "!", "HII", "->", "isNewValueStore", "(", "*", "MJ", ")", ")", "FoundStore", "=", "true", ";", "}"], "ground_truth": ["return", "FoundLoad", "&&", "FoundStore", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "foundLSInPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8925, "Length": 63, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GepNode", "(", ")", ":", "Parent", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "HexagonCommonGEP11", "Func": "GepNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8926, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isGenAddr", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["const", "auto", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "File": "TPCInstrInfo", "Func": "isGenAddr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8927, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CIInsts", "&&", "EnableDS128", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "useDS128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8928, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "object", "::", "mach", "::", "CS<ISA_LIT>_V7", ")", ";", "}", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend24", "Func": "createARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8929, "Length": 60, "Cover_Rate": 0.31413612565445026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "addCalleeSaveRegistersAsImpOperand", "(", "MachineInstr", "*", "MI", ",", "const", "CSIVect", "&", "CSI", ",", "bool", "IsDef", ",", "bool", "IsKill", ")", "const", "{", "for", "(", "auto", "&", "R", ":", "CSI", ")", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "R", ".", "getReg", "(", ")", ",", "IsDef", ",", "true", ",", "IsKill", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering10", "Func": "addCalleeSaveRegistersAsImpOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8930, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vector", "<", "Constant", "*", ">", "Init", "=", "createAString", "(", "index_space", ",", "Int8Ty", ")", ";", "ArrayType", "*", "ATy", "=", "ArrayType", "::", "get", "(", "Int8Ty", ",", "Init", ".", "size", "(", ")", ")", ";", "llvm", "::", "GlobalVariable", "*", "GV0", "=", "new", "llvm", "::", "GlobalVariable", "(", "*", "p_func", "->", "getParent", "(", ")", ",", "ATy", ",", "true", ",", "GlobalValue", "::", "ExternalLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ")", ";"], "ground_truth": ["GV0", "->", "setSection", "(", "<STR_LIT>", ")", ";"], "File": "TPCIndexSpace", "Func": "print_data", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8931, "Length": 76, "Cover_Rate": 0.5033112582781457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dot", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "mode", "==", "DImode", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "LSHIFTRT", "&&", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "ne", "==", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "nb", "<", "<NUM_LIT>", "&&", "ne", "<", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "LSHIFTRT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";"], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "ne", ")", ";"], "File": "rs6000", "Func": "rs6000_insn_for_shift_mask", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8932, "Length": 142, "Cover_Rate": 0.4781144781144781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubhn_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vsubhnv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vsubhn_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8933, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "<STR_LIT>", ">", "(", "ID", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "I32", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "I64", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "F32", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "F64", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "V128", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Funcref", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Externref", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "Void", ")", ".", "Default", "(", "<STR_LIT>", "::", "Invalid", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser15", "Func": "parseBlockType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8934, "Length": 89, "Cover_Rate": 0.7542372881355932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "create<ISA_LIT>SpeculativeExecutionSideEffectSuppression", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>IndirectThunksPass", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "addPass", "(", "create<ISA_LIT>AvoidTrailingCallPass", "(", ")", ")", ";", "if", "(", "!", "TT", ".", "isOSDarwin", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "DwarfCFI", ")", ")", "addPass", "(", "createCFIInstrInserter", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";", "addPass", "(", "createEHContGuardCatchretPass", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>LoadValueInjectionRetHardeningPass", "(", ")", ")", ";", "addPass", "(", "createPseudoProbeInserter", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine114", "Func": "addPreEmitPass2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8935, "Length": 142, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ForSubprog", ")", "TypeId", "=", "addType", "(", "std", "::", "move", "(", "TypeEntry", ")", ")", ";", "else", "TypeId", "=", "addType", "(", "std", "::", "move", "(", "TypeEntry", ")", ",", "STy", ")", ";", "for", "(", "const", "auto", "Element", ":", "Elements", ")", "{", "visitTypeEntry", "(", "Element", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug30", "Func": "visitSubroutineType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8936, "Length": 46, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Dcpu16FrameLowering", "Func": "DCPU16FrameLowering", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8937, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_castph128_ph256", "(", "__m128h", "__A", ")", "{", "union", "{", "__m128h", "__a", "[", "<NUM_LIT>", "]", ";", "__m256h", "__v", ";", "}", "__u", ";", "__u", ".", "__a", "[", "<NUM_LIT>", "]", "=", "__A", ";", "return", "__u", ".", "__v", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin1", "Func": "_mm256_castph128_ph256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8938, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Pred1", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "Pred2", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "<STR_LIT>", "CC1", "=", "(", "<STR_LIT>", ")", "Pred1", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "<STR_LIT>", "CC2", "=", "(", "<STR_LIT>", ")", "Pred2", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "CC1", "==", "CC2", ")", "{", "return", "true", ";", "}", "switch", "(", "CC1", ")", "{", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARCompactInstrInfo", "Func": "SubsumesPredicate", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8939, "Length": 78, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerThreadLocal", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>LowerThreadLocalPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "XCoreLowerThreadLocal (2)", "Func": "XCoreLowerThreadLocal", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8940, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_DFmode", ":", "return", "(", "gen_aarch64_frecpsdf", ")", ";", "case", "E_V2DFmode", ":", "return", "(", "gen_aarch64_frecpsv2df", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch645", "Func": "get_recps_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8941, "Length": 23, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "print<ISA_LIT>NegImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["int", "value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "File": "HexagonAsmPrinter36", "Func": "printHexagonNegImmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8942, "Length": 30, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "getMemOperand", "(", "MBB", ",", "FrameIndex", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "NyuziInstrInfo", "Func": "loadRegFromStackSlot", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8943, "Length": 53, "Cover_Rate": 0.363013698630137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStructurizer", "::", "insertCondBranchEnd", "(", "MachineBasicBlock", "*", "MBB", ",", "int", "NewOpcode", ",", "int", "RegNum", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewInstr", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DebugLoc", "(", ")", ")", ";", "MBB", "->", "push_back", "(", "NewInstr", ")", ";"], "ground_truth": ["MachineInstrBuilder", "(", "*", "MF", ",", "NewInstr", ")", ".", "addReg", "(", "RegNum", ",", "false", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "insertCondBranchEnd", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8944, "Length": 68, "Cover_Rate": 0.918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fmsubadd_ps", "(", "__m128", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddsubps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "-", "(", "__v4sf", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fmaintrin", "Func": "_mm_fmsubadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8945, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FunctionInfo", "::", "capGlobalBaseRegSet", "(", ")", "const", "{", "return", "CapGlobalBaseReg", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction24", "Func": "capGlobalBaseRegSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8946, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "isGFX9", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX10_", ";", "else", "if", "(", "isGFX10", "(", "STI", ")", "&&", "!", "isGFX10_BEncoding", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX1030_", ";"], "ground_truth": ["else", "return", "ID_SYMBOLIC_LAST_", ";"], "File": "AMDGPUBaseInfo1", "Func": "getLastSymbolicHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8947, "Length": 32, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "In", ".", "isCall", "(", ")", "||", "In", ".", "isReturn", "(", ")", "||", "In", ".", "isInlineAsm", "(", ")", ")", "return", "true", ";", "if", "(", "In", ".", "isBranch", "(", ")", ")", "for", "(", "auto", "&", "O", ":", "In", ".", "operands", "(", ")", ")", "if", "(", "O", ".", "isGlobal", "(", ")", "||", "O", ".", "isSymbol", "(", ")", ")", "return", "true", ";", "const", "MCInstrDesc", "&", "D", "=", "In", ".", "getDesc", "(", ")", ";", "if", "(", "!", "D", ".", "getImplicitDefs", "(", ")", "&&", "!", "D", ".", "getImplicitUses", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MachineOperand", "&", "Op", "=", "In", ".", "getOperand", "(", "OpNum", ")", ";"], "File": "RDFGraph1", "Func": "isFixedReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 8948, "Length": 102, "Cover_Rate": 0.5368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SECCAT_SRODATA", ":", "sname", "=", "<STR_LIT>", ";", "flags", "=", "<NUM_LIT>", ";", "break", ";", "case", "SECCAT_SDATA", ":", "sname", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_SBSS", ":", "sname", "=", "<STR_LIT>", ";", "flags", "|=", "SECTION_BSS", ";", "default", ":", "break", ";", "}", "}", "else", "{", "switch", "(", "categorize_decl_for_section", "(", "decl", ",", "reloc", ")", ")", "{", "case", "SECCAT_DATA", ":", "sname", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_DATA_REL", ":", "sname", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_DATA_REL_LOCAL", ":", "sname", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_DATA_REL_RO", ":", "sname", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_DATA_REL_RO_LOCAL", ":", "sname", "=", "<STR_LIT>", ";", "break", ";", "case", "SECCAT_BSS", ":", "sname", "=", "<STR_LIT>", ";", "flags", "|=", "SECTION_BSS", ";", "break", ";", "case", "SECCAT_RODATA", ":", "sname", "=", "<STR_LIT>", ";", "flags", "=", "<NUM_LIT>", ";", "break", ";", "case", "SECCAT_SRODATA", ":", "case", "SECCAT_SDATA", ":", "case", "SECCAT_SBSS", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "c6x", "Func": "c6x_elf_select_section", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 8949, "Length": 135, "Cover_Rate": 0.5793991416309013, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "uint64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "&", "(", "(", "<NUM_LIT>", "<<", "BitWidth", ")", "-", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "addSImmOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8950, "Length": 47, "Cover_Rate": 0.6911764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int16_t", "imm", "=", "<NUM_LIT>", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "!", "isIntS16Immediate", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "imm", ")", "||", "!", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "||", "!", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Index", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Base", "=", "DAG", ".", "getRegister", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "N", ".", "getValueType", "(", ")", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "SelectAddressRegRegOnly", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8951, "Length": 100, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "TARGET_AAPCS_BASED", ")", "return", "must_pass_in_stack_var_size", "(", "mode", ",", "type", ")", ";"], "ground_truth": ["else", "return", "must_pass_in_stack_var_size_or_pad", "(", "mode", ",", "type", ")", ";"], "File": "arm4", "Func": "arm_must_pass_in_stack", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8952, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ABIInfo", "::", "GetPtrAndOp", "(", ")", "const", "{"], "ground_truth": ["return", "ArePtrs64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "MipsABIInfo1", "Func": "GetPtrAndOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8953, "Length": 17, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "(", "code", "!=", "GTU", "&&", "code", "!=", "LTU", "&&", "code", "!=", "GEU", "&&", "code", "!=", "LEU", ")", "||", "mode", "==", "CCUNSmode", ")", ";", "gcc_assert", "(", "mode", "==", "CCFPmode", "||", "(", "code", "!=", "ORDERED", "&&", "code", "!=", "UNORDERED", "&&", "code", "!=", "UNEQ", "&&", "code", "!=", "LTGT", "&&", "code", "!=", "UNGT", "&&", "code", "!=", "UNLT", "&&", "code", "!=", "UNGE", "&&", "code", "!=", "UNLE", ")", ")", ";", "gcc_assert", "(", "mode", "!=", "CCEQmode", "||", "code", "==", "EQ", "||", "code", "==", "NE", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "validate_condition_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8954, "Length": 82, "Cover_Rate": 0.5694444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "expandSelectCC", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ",", "unsigned", "BROpcode", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "CC", "=", "(", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "ThisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "IfFalseMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "SinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "IfFalseMBB", ")", ";", "F", "->", "insert", "(", "It", ",", "SinkMBB", ")", ";", "SinkMBB", "->", "splice", "(", "SinkMBB", "->", "begin", "(", ")", ",", "ThisMBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "ThisMBB", "->", "end", "(", ")", ")", ";", "SinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "ThisMBB", ")", ";", "ThisMBB", "->", "addSuccessor", "(", "IfFalseMBB", ")", ";", "ThisMBB", "->", "addSuccessor", "(", "SinkMBB", ")", ";"], "ground_truth": ["BuildMI", "(", "ThisMBB", ",", "dl", ",", "TII", ".", "get", "(", "BROpcode", ")", ")", ".", "addMBB", "(", "SinkMBB", ")", ".", "addImm", "(", "CC", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "expandSelectCC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8955, "Length": 212, "Cover_Rate": 0.6996699669966997, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ";", "unsigned", "FirstReg", "=", "<NUM_LIT>", ",", "SecondReg", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "<STR_LIT>", ";", "bool", "isT2", "=", "false", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "DebugLoc", "dl", ";", "if", "(", "NumMove", "==", "<NUM_LIT>", "&&", "CanFormLdStDWord", "(", "Op0", ",", "Op1", ",", "dl", ",", "NewOpc", ",", "FirstReg", ",", "SecondReg", ",", "BaseReg", ",", "Offset", ",", "PredReg", ",", "Pred", ",", "isT2", ")", ")", "{", "Ops", ".", "pop_back", "(", ")", ";", "Ops", ".", "pop_back", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "NewOpc", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "MF", ")", ";", "MRI", "->", "constrainRegClass", "(", "FirstReg", ",", "TRC", ")", ";", "MRI", "->", "constrainRegClass", "(", "SecondReg", ",", "TRC", ")", ";", "if", "(", "isLd", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "SecondReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", "<<", "<STR_LIT>", ")", ";", "++", "NumLDRDFormed", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", ".", "addReg", "(", "BaseReg", ")", ";", "if", "(", "!", "isT2", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", ".", "setMemRefs", "(", "Op0", "->", "mergeMemRefsWith", "(", "*", "Op1", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", "<<", "<STR_LIT>", ")", ";", "++", "NumSTRDFormed", ";", "}", "MBB", "->", "erase", "(", "Op0", ")", ";", "MBB", "->", "erase", "(", "Op1", ")", ";", "if", "(", "!", "isT2", ")", "{", "MRI", "->", "setRegAllocationHint", "(", "FirstReg", ",", "<STR_LIT>", ",", "SecondReg", ")", ";", "MRI", "->", "setRegAllocationHint", "(", "SecondReg", ",", "<STR_LIT>", ",", "FirstReg", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8956, "Length": 397, "Cover_Rate": 0.4022289766970618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "assert", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "FK_PCRel_4", ")", ")", ";"], "File": "BPFMCCodeEmitter (2)1", "Func": "getMachineOpValue", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8957, "Length": 129, "Cover_Rate": 0.712707182320442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "StringRef", "Option", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Option", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "clearModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleOddSPReg", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isABI_O32", "(", ")", ")", "{", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "}", "setModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleOddSPReg", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "return", "parseDirectiveModuleFP", "(", ")", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "setModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleSoftFloat", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "clearModuleFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleHardFloat", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "ground_truth": ["reportParseError", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser20", "Func": "parseDirectiveModule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8958, "Length": 293, "Cover_Rate": 0.6751152073732719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "create_temp_reg_if_possible", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 8959, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "HasDistinctOps", "(", "false", ")", ",", "HasLoadStoreOnCond", "(", "false", ")", ",", "HasHighWord", "(", "false", ")", ",", "HasFPExtension", "(", "false", ")", ",", "HasPopulationCount", "(", "false", ")", ",", "HasFastSerialization", "(", "false", ")", ",", "HasInterlockedAccess1", "(", "false", ")", ",", "HasMiscellaneousExtensions", "(", "false", ")", ",", "HasTransactionalExecution", "(", "false", ")", ",", "HasProcessorAssist", "(", "false", ")", ",", "HasVector", "(", "false", ")", ",", "HasLoadStoreOnCond2", "(", "false", ")", ",", "TargetTriple", "(", "TT", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "SystemZSubtarget2", "Func": "SystemZSubtarget", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8960, "Length": 130, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_interrupt_func", "(", "cfun", "->", "decl", ")", ")", "{", "if", "(", "regno", "<", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "regno", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "crtl", "->", "is_leaf", "&&", "call_used_or_fixed_reg_p", "(", "regno", ")", "&&", "regno", "<", "<NUM_LIT>", ")", "return", "true", ";", "return", "df_regs_ever_live_p", "(", "regno", ")", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "need_to_save", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8961, "Length": 54, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "vec_any_eq", "(", "vec_float4", "a", ",", "vec_float4", "b", ")", "{"], "ground_truth": ["return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_orx", "(", "spu_rlmask", "(", "spu_cmpeq", "(", "a", ",", "b", ")", ",", "-", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_any_eq", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8962, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "ImmIdx", "=", "Idx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "=", "-", "InstrOffs", ";", "break", ";", "case", "<STR_LIT>", ":", "ImmIdx", "=", "Idx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "=", "-", "InstrOffs", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo66", "Func": "getFrameIndexInstrOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8963, "Length": 101, "Cover_Rate": 0.308868501529052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getFAIndex", "(", ")", "const", "{"], "ground_truth": ["return", "FrameAddrIndex", ";"], "File": "X86MachineFunctionInfo (2)", "Func": "getFAIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8964, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "MMIXAsmParser", "Func": "isMem", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8965, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "d", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "d", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "d", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["arr", "[", "<NUM_LIT>", "]", "=", "(", "d", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "spu", "Func": "spu_const_from_ints", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8966, "Length": 195, "Cover_Rate": 0.8024691358024691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "if", "(", "isa", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "<ISA_LIT>AddressMode", "AM", ";", "if", "(", "<ISA_LIT>SelectAddress", "(", "C", ",", "AM", ")", ")", "{", "if", "(", "AM", ".", "BaseType", "==", "<STR_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", "&&", "AM", ".", "Disp", "==", "<NUM_LIT>", "&&", "AM", ".", "GV", "==", "<NUM_LIT>", ")", "return", "AM", ".", "Base", ".", "Reg", ";", "Opc", "=", "TLI", ".", "getPointerTy", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "addFullAddress", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ",", "AM", ")", ";", "return", "ResultReg", ";", "}", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "TD", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Align", "==", "<NUM_LIT>", ")", "{"], "File": "X86FastISel44", "Func": "TargetMaterializeConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8967, "Length": 198, "Cover_Rate": 0.3542039355992844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "ra", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";", "rtx", "insn", ";", "bool", "need_barrier_p", "=", "known_ne", "(", "get_frame_size", "(", ")", "+", "cfun", "->", "machine", "->", "frame", ".", "arg_pointer_offset", ",", "<NUM_LIT>", ")", ";", "if", "(", "cfun", "->", "machine", "->", "naked_p", ")", "{", "gcc_assert", "(", "style", "==", "NORMAL_RETURN", ")", ";", "emit_jump_insn", "(", "gen_return", "(", ")", ")", ";", "return", ";", "}", "if", "(", "(", "style", "==", "NORMAL_RETURN", ")", "&&", "riscv_can_use_return_insn", "(", ")", ")", "{", "emit_jump_insn", "(", "gen_return", "(", ")", ")", ";", "return", ";", "}", "epilogue_cfa_sp_offset", "=", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "calls_alloca", ")", "{", "riscv_emit_stack_tie", "(", ")", ";", "need_barrier_p", "=", "false", ";", "poly_int64", "adjust_offset", "=", "-", "frame", "->", "hard_frame_pointer_offset", ";", "rtx", "adjust", "=", "NULL_RTX", ";", "if", "(", "!", "adjust_offset", ".", "is_constant", "(", ")", ")", "{", "rtx", "tmp1", "=", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "tmp2", "=", "RISCV_PROLOGUE_TEMP2", "(", "Pmode", ")", ";", "riscv_legitimize_poly_move", "(", "Pmode", ",", "tmp1", ",", "tmp2", ",", "gen_int_mode", "(", "adjust_offset", ",", "Pmode", ")", ")", ";", "adjust", "=", "tmp1", ";", "}", "else", "{", "if", "(", "!", "SMALL_OPERAND", "(", "adjust_offset", ".", "to_constant", "(", ")", ")", ")", "{", "riscv_emit_move", "(", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ",", "GEN_INT", "(", "adjust_offset", ".", "to_constant", "(", ")", ")", ")", ";", "adjust", "=", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "}", "else", "adjust", "=", "GEN_INT", "(", "adjust_offset", ".", "to_constant", "(", ")", ")", ";", "}", "insn", "=", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "adjust", ")", ")", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "cfa_adjust_value", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "gen_int_mode", "(", "-", "frame", "->", "hard_frame_pointer_offset", ",", "Pmode", ")", ")", ";", "rtx", "cfa_adjust_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "cfa_adjust_value", ")", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_ADJUST_CFA", ",", "cfa_adjust_rtx", ",", "dwarf", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "dwarf", ";", "}", "if", "(", "(", "frame", "->", "mask", "|", "frame", "->", "fmask", ")", "!=", "<NUM_LIT>", ")", "{", "step2", "=", "riscv_first_stack_step", "(", "frame", ")", ";", "step1", "-=", "step2", ";", "}", "if", "(", "known_gt", "(", "step1", ",", "<NUM_LIT>", ")", ")", "{", "riscv_emit_stack_tie", "(", ")", ";", "need_barrier_p", "=", "false", ";", "if", "(", "!", "step1", ".", "is_constant", "(", ")", ")", "{", "poly_int64", "scalable_frame", "=", "step1", ";", "scalable_frame", ".", "coeffs", "[", "<NUM_LIT>", "]", "=", "step1", ".", "coeffs", "[", "<NUM_LIT>", "]", ";", "riscv_v_adjust_scalable_frame", "(", "stack_pointer_rtx", ",", "scalable_frame", ",", "true", ")", ";", "step1", "-=", "scalable_frame", ";", "}", "if", "(", "step1", ".", "to_constant", "(", ")", "!=", "<NUM_LIT>", ")", "{", "rtx", "adjust", "=", "GEN_INT", "(", "step1", ".", "to_constant", "(", ")", ")", ";", "if", "(", "!", "SMALL_OPERAND", "(", "step1", ".", "to_constant", "(", ")", ")", ")", "{", "riscv_emit_move", "(", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ",", "adjust", ")", ";", "adjust", "=", "RISCV_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "}", "insn", "=", "emit_insn", "(", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "adjust", ")", ")", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "cfa_adjust_rtx", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "step2", ")", ")", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_DEF_CFA", ",", "cfa_adjust_rtx", ",", "dwarf", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["REG_NOTES", "(", "insn", ")", "=", "dwarf", ";"], "File": "riscv1", "Func": "riscv_expand_epilogue", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8968, "Length": 490, "Cover_Rate": 0.582639714625446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Modifier", ";"], "ground_truth": ["}"], "File": "SystemZConstantPoolValue", "Func": "getModifier", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8969, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "std", "::", "all_of", "(", "RepeatedSequenceLocs", ".", "begin", "(", ")", ",", "RepeatedSequenceLocs", ".", "end", "(", ")", ",", "DoesntNeedLRSave", ")", ")", "{", "CallID", "=", "MachineOutlinerNoLRSave", ";", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumInstrsForCall", "=", "<NUM_LIT>", ";", "NumInstrsToCreateFrame", "=", "<NUM_LIT>", ";", "}", "if", "(", "std", "::", "any_of", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "first", ",", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "second", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "NumInstrsToCreateFrame", "+=", "<NUM_LIT>", ";", "else", "if", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "second", "->", "isCall", "(", ")", "&&", "FrameID", "!=", "MachineOutlinerTailCall", ")", "NumInstrsToCreateFrame", "+=", "<NUM_LIT>", ";"], "ground_truth": ["return", "MachineOutlinerInfo", "(", "NumInstrsForCall", ",", "NumInstrsToCreateFrame", ",", "CallID", ",", "FrameID", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "getOutlininingCandidateInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8970, "Length": 118, "Cover_Rate": 0.5130434782608696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<ISA_LIT>GlobalRegistry", "::", "getPointerStorageClass", "(", "Register", "VReg", ")", "const", "{", "<ISA_LIT>Type", "*", "Type", "=", "get<ISA_LIT>TypeForVReg", "(", "VReg", ")", ";", "assert", "(", "Type", "&&", "Type", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Type", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "static_cast", "<", "<STR_LIT>", ">", "(", "Type", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SPIRVGlobalRegistry", "Func": "getPointerStorageClass", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8971, "Length": 64, "Cover_Rate": 0.9142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "auto", "TheReg", "=", "<STR_LIT>", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "unsigned", "SpecRegRBit", "=", "Op", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "switch", "(", "Mask", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter12", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8972, "Length": 116, "Cover_Rate": 0.3258426966292135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvt_roundps_pd", "(", "__m256", "__A", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_cvtps2pd512_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cvt_roundps_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8973, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CallGraphSCCPass", "::", "doInitialization", "(", "CG", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis1", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8974, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>UnmangledLibFunc", "(", "StringRef", "FName", ",", "FunctionType", "*", "FT", ")", "{", "Name", "=", "std", "::", "string", "(", "FName", ")", ";", "FuncTy", "=", "FT", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc2", "Func": "AMDGPUUnmangledLibFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8975, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "TYPE_PRECISION", "(", "valtype", ")", "<", "BITS_PER_WORD", ")", "?", "SImode", ":", "TYPE_MODE", "(", "valtype", ")", ",", "outgoing", "?", "GP_OUTGOING_RETURN", ":", "GP_RETURN_FIRST", ")", ";"], "ground_truth": ["}"], "File": "xtensa1", "Func": "xtensa_function_value", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8976, "Length": 32, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\t'", "<<", "MI", "<<", "'\\n'", "<<", "'\\t'", "<<", "*", "Info", ".", "MI1", "<<", "'\\n'", "<<", "'\\t'", "<<", "*", "Info", ".", "MI0", "<<", "'\\n'", ")", ";", "AFI", ".", "addLOHDirective", "(", "MCLOH_AdrpAddLdr", ",", "{", "&", "MI", ",", "Info", ".", "MI1", ",", "Info", ".", "MI0", "}", ")", ";", "++", "NumADDToLDR", ";", "break", ";", "case", "MCLOH_AdrpAddStr", ":", "if", "(", "Info", ".", "MI1", "!=", "nullptr", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\t'", "<<", "MI", "<<", "'\\n'", "<<", "'\\t'", "<<", "*", "Info", ".", "MI1", "<<", "'\\n'", "<<", "'\\t'", "<<", "*", "Info", ".", "MI0", "<<", "'\\n'", ")", ";", "AFI", ".", "addLOHDirective", "(", "MCLOH_AdrpAddStr", ",", "{", "&", "MI", ",", "Info", ".", "MI1", ",", "Info", ".", "MI0", "}", ")", ";", "++", "NumADDToSTR", ";", "}", "break", ";", "case", "MCLOH_AdrpLdrGotLdr", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\t'", "<<", "MI", "<<", "'\\n'", "<<", "'\\t'", "<<", "*", "Info", ".", "MI1", "<<", "'\\n'", "<<", "'\\t'", "<<", "*", "Info", ".", "MI0", "<<", "'\\n'", ")", ";", "AFI", ".", "addLOHDirective", "(", "MCLOH_AdrpLdrGotLdr", ",", "{", "&", "MI", ",", "Info", ".", "MI1", ",", "Info", ".", "MI0", "}", ")", ";", "++", "NumLDRToLDR", ";", "break", ";", "case", "MCLOH_AdrpLdrGotStr", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\t'", "<<", "MI", "<<", "'\\n'", "<<", "'\\t'", "<<", "*", "Info", ".", "MI1", "<<", "'\\n'", "<<", "'\\t'", "<<", "*", "Info", ".", "MI0", "<<", "'\\n'", ")", ";", "AFI", ".", "addLOHDirective", "(", "MCLOH_AdrpLdrGotStr", ",", "{", "&", "MI", ",", "Info", ".", "MI1", ",", "Info", ".", "MI0", "}", ")", ";", "++", "NumLDRToSTR", ";", "break", ";", "case", "MCLOH_AdrpLdrGot", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\t'", "<<", "MI", "<<", "'\\n'", "<<", "'\\t'", "<<", "*", "Info", ".", "MI0", "<<", "'\\n'", ")", ";", "AFI", ".", "addLOHDirective", "(", "MCLOH_AdrpLdrGot", ",", "{", "&", "MI", ",", "Info", ".", "MI0", "}", ")", ";", "break", ";", "case", "MCLOH_AdrpAdrp", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AArch64CollectLOH29", "Func": "handleADRP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8977, "Length": 304, "Cover_Rate": 0.5902912621359223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastMI", "=", "nullptr", ";"], "ground_truth": ["FpMLxStalls", "=", "<NUM_LIT>", ";"], "File": "ARMHazardRecognizer (2)", "Func": "Reset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8978, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isITCondCode", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "CC", "=", "getCondCode", "(", ")", ";"], "ground_truth": ["return", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ";"], "File": "ARMAsmParser (2)3", "Func": "isITCondCodeRestrictedFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8979, "Length": 42, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "!", "SrcReg", ".", "isVirtual", "(", ")", "||", "!", "DstReg", ".", "isVirtual", "(", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "MO", ":", "MRI", ".", "reg_nodbg_operands", "(", "DstReg", ")", ")", "{"], "File": "SIFixSGPRCopies14", "Func": "tryChangeVGPRtoSGPRinCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8980, "Length": 68, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "::", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["doMulWide", "=", "(", "OptLevel", ">", "<NUM_LIT>", ")", ";"], "File": "NVPTXISelDAGToDAG (2)", "Func": "NVPTXDAGToDAGISel", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8981, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">", "FuncsToAlwaysInline", ";", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">", "FuncsToNoInline", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "AS", "!=", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "&&", "AS", "!=", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "continue", ";", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "<ISA_LIT>TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "IncompatAttr", ")", ")", "{", "if", "(", "StressCalls", ")", "{", "if", "(", "!", "FuncsToAlwaysInline", ".", "count", "(", "&", "F", ")", ")", "FuncsToNoInline", ".", "insert", "(", "&", "F", ")", ";", "}", "else", "FuncsToAlwaysInline", ".", "insert", "(", "&", "F", ")", ";", "}", "}", "}", "for", "(", "Function", "*", "F", ":", "FuncsToAlwaysInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "for", "(", "Function", "*", "F", ":", "FuncsToNoInline", ")", "F", "->", "addFnAttr", "(", "Attribute", "::", "NoInline", ")", ";"], "ground_truth": ["return", "!", "FuncsToAlwaysInline", ".", "empty", "(", ")", "||", "!", "FuncsToNoInline", ".", "empty", "(", ")", ";"], "File": "AMDGPUAlwaysInlinePass13", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8982, "Length": 287, "Cover_Rate": 0.9566666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "epiphany_adjust_field_align", "(", "tree", "field", ",", "unsigned", "computed", ")", "{"], "ground_truth": ["if", "(", "computed", "==", "<NUM_LIT>", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "ARRAY_TYPE", ")", "{"], "File": "epiphany2", "Func": "epiphany_adjust_field_align", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 8983, "Length": 27, "Cover_Rate": 0.421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_unpacklo_epi32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_punpckldq128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_unpacklo_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8984, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "TargetRegisterClass", "*", "const", "CalleeSavedRegClasses", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "CalleeSavedRegClasses", ";"], "File": "MSP430RegisterInfo18", "Func": "getCalleeSavedRegClasses", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 8985, "Length": 40, "Cover_Rate": 0.547945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "if", "(", "getOpcodeName", "(", "MI", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", "||", "getOpcodeName", "(", "MI", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "MCInstPrinter", "::", "formatHex", "(", "Op", ".", "getImm", "(", ")", ")", ";", "else", "O", "<<", "<STR_LIT>", "<<", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "LC3InstPrinter", "Func": "printOperand", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8986, "Length": 64, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Scope", ".", "equals", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "Scope", ".", "equals", "(", "<STR_LIT>", ")", ")", "return", "true", ";", "assert", "(", "Scope", ".", "equals", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "Info", ":", "MF", ".", "getFrameInfo", "(", ")", ".", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "Info", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "File": "AArch64FrameLowering100", "Func": "ShouldSignReturnAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8987, "Length": 66, "Cover_Rate": 0.5546218487394958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ";"], "File": "ARMAsmParser111", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8988, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "n", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDValue", "loadptr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "op", ".", "getDebugLoc", "(", ")", ",", "chain", ",", "valoc", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "newptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "loadptr", ",", "DAG", ".", "getConstant", "(", "vt", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["chain", "=", "DAG", ".", "getStore", "(", "loadptr", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "op", ".", "getDebugLoc", "(", ")", ",", "newptr", ",", "valoc", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "TMS320C64XLowering", "Func": "LowerVAARG", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 8989, "Length": 123, "Cover_Rate": 0.5747663551401869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BTFDebug", "::", "processGlobalValue", "(", "const", "MachineOperand", "&", "MO", ")", "{", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "!", "GVar", ")", "{"], "ground_truth": ["processFuncPrototypes", "(", "dyn_cast", "<", "Function", ">", "(", "GVal", ")", ")", ";"], "File": "BTFDebug1", "Func": "processGlobalValue", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 8990, "Length": 60, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";"], "ground_truth": ["return", "lookup_attribute", "(", "<STR_LIT>", ",", "attributes", ")", "!=", "NULL_TREE", ";"], "File": "stormy162", "Func": "xstormy16_interrupt_function_p", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8991, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "enum", "rs6000_builtins", "fcode", "=", "(", "enum", "rs6000_builtins", ")", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "const", "struct", "builtin_description", "*", "d", "=", "bdesc_mma", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_mma", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "break", ";", "if", "(", "i", ">=", "ARRAY_SIZE", "(", "bdesc_mma", ")", ")", "{", "*", "expandedp", "=", "false", ";", "return", "NULL_RTX", ";", "}", "*", "expandedp", "=", "true", ";", "tree", "arg", ";", "call_expr_arg_iterator", "iter", ";", "enum", "insn_code", "icode", "=", "d", "->", "icode", ";", "const", "struct", "insn_operand_data", "*", "insn_op", ";", "rtx", "op", "[", "MAX_MMA_OPERANDS", "]", ";", "unsigned", "nopnds", "=", "<NUM_LIT>", ";", "unsigned", "attr", "=", "rs6000_builtin_info", "[", "fcode", "]", ".", "attr", ";", "bool", "void_func", "=", "(", "attr", "&", "RS6000_BTC_VOID", ")", ";", "machine_mode", "tmode", "=", "VOIDmode", ";", "if", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "!=", "void_type_node", ")", "{", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "op", "[", "nopnds", "++", "]", "=", "target", ";", "}", "else", "target", "=", "const0_rtx", ";", "FOR_EACH_CALL_EXPR_ARG", "(", "arg", ",", "iter", ",", "exp", ")", "{", "if", "(", "arg", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "rtx", "opnd", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "nopnds", "]", ";", "if", "(", "TREE_CODE", "(", "arg", ")", "==", "ADDR_EXPR", "&&", "MEM_P", "(", "DECL_RTL", "(", "TREE_OPERAND", "(", "arg", ",", "<NUM_LIT>", ")", ")", ")", ")", "opnd", "=", "DECL_RTL", "(", "TREE_OPERAND", "(", "arg", ",", "<NUM_LIT>", ")", ")", ";", "else", "opnd", "=", "expand_normal", "(", "arg", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "opnd", ",", "insn_op", "->", "mode", ")", ")", "{", "if", "(", "!", "strcmp", "(", "insn_op", "->", "constraint", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "opnd", ")", ")", "error", "(", "<STR_LIT>", ",", "nopnds", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "nopnds", ")", ";", "return", "const0_rtx", ";", "}", "opnd", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "opnd", ")", ";", "}", "if", "(", "!", "void_func", "&&", "nopnds", "==", "<NUM_LIT>", "&&", "!", "strcmp", "(", "insn_op", "->", "constraint", ",", "<STR_LIT>", ")", "&&", "insn_op", "->", "mode", "==", "tmode", "&&", "REG_P", "(", "opnd", ")", "&&", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "opnd", ",", "tmode", ")", ")", "target", "=", "op", "[", "<NUM_LIT>", "]", "=", "opnd", ";", "op", "[", "nopnds", "++", "]", "=", "opnd", ";", "}", "unsigned", "attr_args", "=", "attr", "&", "RS6000_BTC_OPND_MASK", ";", "if", "(", "attr", "&", "RS6000_BTC_QUAD", "||", "fcode", "==", "VSX_BUILTIN_DISASSEMBLE_PAIR_INTERNAL", ")", "attr_args", "++", ";", "gcc_assert", "(", "nopnds", "==", "attr_args", ")", ";", "rtx", "pat", ";", "switch", "(", "nopnds", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";"], "File": "rs6000-call1", "Func": "mma_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8992, "Length": 512, "Cover_Rate": 0.6863270777479893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine18", "Func": "getJITInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8993, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", "->", "getBasicBlock", "(", ")", ";", "const", "unsigned", "ProbeSize", "=", "getStackProbeSize", "(", "*", "MF", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "*", "testMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "tailMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "blockMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "testMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "blockMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "tailMBB", ")", ";", "Register", "sizeVReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "physSPReg", "=", "TFI", ".", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "TmpStackPtr", "=", "MRI", ".", "createVirtualRegister", "(", "TFI", ".", "Uses64BitFramePtr", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "Register", "FinalStackPtr", "=", "MRI", ".", "createVirtualRegister", "(", "TFI", ".", "Uses64BitFramePtr", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "{", "MI", "}", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "TmpStackPtr", ")", ".", "addReg", "(", "physSPReg", ")", ";"], "ground_truth": ["{"], "File": "X86ISelLowering (2)5", "Func": "EmitLoweredProbedAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8994, "Length": 193, "Cover_Rate": 0.33218588640275387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "curr_feature_string", "=", "xstrdup", "(", "opts", "->", "x_ix86_tune_ctrl_string", ")", ";", "char", "*", "orig", "=", "curr_feature_string", ";", "int", "i", ";", "do", "{", "bool", "clear", "=", "false", ";", "next_feature_string", "=", "strchr", "(", "curr_feature_string", ",", "','", ")", ";", "if", "(", "next_feature_string", ")", "*", "next_feature_string", "++", "=", "'\\0'", ";", "if", "(", "*", "curr_feature_string", "==", "'^'", ")", "{", "curr_feature_string", "++", ";", "clear", "=", "true", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86_TUNE_LAST", ";", "i", "++", ")", "{"], "ground_truth": ["if", "(", "!", "strcmp", "(", "curr_feature_string", ",", "ix86_tune_feature_names", "[", "i", "]", ")", ")", "{"], "File": "i386-options", "Func": "parse_mtune_ctrl_str", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8995, "Length": 90, "Cover_Rate": 0.48128342245989303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumNOPBytes", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "auto", "&", "Ctx", "=", "OutStreamer", "->", "getContext", "(", ")", ";", "MCSymbol", "*", "MILabel", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "MILabel", ")", ";", "SM", ".", "recordStackMap", "(", "*", "MILabel", ",", "MI", ")", ";", "assert", "(", "NumNOPBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "ShadowBytes", "=", "<NUM_LIT>", ";", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_iterator", "MII", "(", "MI", ")", ";", "++", "MII", ";", "while", "(", "ShadowBytes", "<", "NumNOPBytes", ")", "{", "if", "(", "MII", "==", "MBB", ".", "end", "(", ")", "||", "MII", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "PATCHPOINT", "||", "MII", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "STACKMAP", ")", "break", ";", "ShadowBytes", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MII", ")", ";", "if", "(", "MII", "->", "isCall", "(", ")", ")", "break", ";", "++", "MII", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter16", "Func": "LowerSTACKMAP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8996, "Length": 153, "Cover_Rate": 0.7216981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "src2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op", "=", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "src1", ",", "src2", ")", ")", ";"], "ground_truth": ["if", "(", "reload_completed", "&&", "code", "==", "PLUS", "&&", "!", "rtx_equal_p", "(", "dst", ",", "src1", ")", ")", "{"], "File": "i386-expand", "Func": "ix86_expand_binary_operator", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 8997, "Length": 49, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "LLT", "PtrType", "=", "getLLTForType", "(", "*", "PtrTy", ",", "DL", ")", ";", "unsigned", "DstReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrType", ")", ";", "unsigned", "KernArgSegmentPtr", "=", "MFI", "->", "getPreloadedReg", "(", "<STR_LIT>", ")", ";", "unsigned", "KernArgSegmentVReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "KernArgSegmentPtr", ")", ";"], "ground_truth": ["unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUCallLowering14", "Func": "lowerParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 8998, "Length": 121, "Cover_Rate": 0.6914285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>NaClELFStreamer", "*", "S", "=", "new", "<ISA_LIT>NaClELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "ground_truth": ["S", "->", "EmitBundleAlignMode", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ";"], "File": "MipsNaClELFStreamer", "Func": "createMipsNaClELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 8999, "Length": 53, "Cover_Rate": 0.5698924731182796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_harden_sls_blr_p", "(", "void", ")", "{"], "ground_truth": ["return", "aarch64_sls_hardening", "&", "SLS_BLR", ";"], "File": "aarch641", "Func": "aarch64_harden_sls_blr_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9000, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "setAndEmitFunctionVirtualRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MFI", "->", "getMaxAlignment", "(", ")", "<<", "<STR_LIT>", "<<", "DEPOTNAME", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NumBytes", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "is64Bit", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}", "}", "unsigned", "int", "numVRs", "=", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numVRs", ";", "i", "++", ")", "{", "unsigned", "int", "vr", "=", "TRI", "->", "index2VirtReg", "(", "i", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "vr", ")", ";"], "ground_truth": ["DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "regmap", "=", "VRegMapping", "[", "RC", "]", ";"], "File": "NVPTXAsmPrinter1", "Func": "setAndEmitFunctionVirtualRegisters", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9001, "Length": 182, "Cover_Rate": 0.5669781931464174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2_dup_p16", "(", "const", "poly16_t", "*", "__a", ")", "{", "union", "{", "poly16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld2_dupv4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld2_dup_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9002, "Length": 33, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "feature", ")", ";", "warned_once", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "i3868", "Func": "warn_once_call_ms2sysv_xlogues", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9003, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printZeroOffsetMemOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVInstPrinter", "Func": "printZeroOffsetMemOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9004, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmulq_rot90_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmulq_rot90_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9005, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "mips_case_values_threshold", "(", "void", ")", "{"], "ground_truth": ["if", "(", "TARGET_MIPS16", "&&", "optimize_size", ")", "return", "<NUM_LIT>", ";"], "File": "mips", "Func": "mips_case_values_threshold", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9006, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "switch", "(", "Addr", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "CVal", "=", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "(", "CVal", "<<", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "==", "CVal", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N0", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "Base", "=", "N0", ";"], "ground_truth": ["Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "CVal", ",", "<STR_LIT>", ")", ";"], "File": "MSP430ISelDAGToDAG13", "Func": "SelectAddr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9007, "Length": 141, "Cover_Rate": 0.4208955223880597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "SystemZISelLowering32", "Func": "SystemZTargetLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9008, "Length": 378, "Cover_Rate": 0.37649402390438247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Comparison", "(", "SDValue", "Op0In", ",", "SDValue", "Op1In", ",", "SDValue", "ChainIn", ")", ":", "Op0", "(", "Op0In", ")", ",", "Op1", "(", "Op1In", ")", ",", "Chain", "(", "ChainIn", ")", ",", "Opcode", "(", "<NUM_LIT>", ")", ",", "ICmpType", "(", "<NUM_LIT>", ")", ",", "CCValid", "(", "<NUM_LIT>", ")", ",", "CCMask", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "Comparison", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9009, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "memory_address", "(", "SImode", ",", "plus_constant", "(", "tramp", ",", "jmpofs", ")", ")", ";", "temp1", "=", "force_reg", "(", "SImode", ",", "gen_rtx_MEM", "(", "SImode", ",", "addr", ")", ")", ";", "temp1", "=", "expand_and", "(", "SImode", ",", "temp1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ";", "temp1", "=", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "temp1", ",", "temp", ",", "temp1", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "addr", ")", ",", "temp1", ")", ";", "}", "emit_library_call", "(", "init_one_libfunc", "(", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "tramp", ",", "Pmode", ")", ";", "if", "(", "jmpofs", ">=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_imb", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "alpha_initialize_trampoline", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9010, "Length": 108, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IsPCRel", "=", "<NUM_LIT>", ";", "const", "MCSymbolData", "*", "SD_A", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "unsigned", "Index", "=", "SD_A", "->", "getIndex", "(", ")", ";", "if", "(", "Target", ".", "getSymB", "(", ")", ")", "{", "uint32_t", "FixupAddress", "=", "Writer", "->", "getFragmentAddress", "(", "Fragment", ",", "Layout", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "const", "MCSymbolData", "*", "SD_B", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymB", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "IsPCRel", "=", "<NUM_LIT>", ";", "FixedValue", "=", "(", "FixupAddress", "-", "Writer", "->", "getSymbolAddress", "(", "SD_B", ",", "Layout", ")", "+", "Target", ".", "getConstant", "(", ")", ")", ";", "FixedValue", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "}", "else", "{"], "ground_truth": ["FixedValue", "=", "<NUM_LIT>", ";"], "File": "X86MachObjectWriter", "Func": "RecordTLVPRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9011, "Length": 121, "Cover_Rate": 0.4416058394160584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmlal_high_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9012, "Length": 32, "Cover_Rate": 0.7111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psraq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_sra_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9013, "Length": 31, "Cover_Rate": 0.775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Z80PostPEI", "(", ")", ";"], "ground_truth": ["}"], "File": "GBZ80PostPEI", "Func": "createGBZ80PostPEIPass", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9014, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getEFlagsForFeatureSet", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "unsigned", "EFlags", "=", "<NUM_LIT>", ";", "return", "EFlags", ";"], "ground_truth": ["}"], "File": "GBZ80ELFStreamer", "Func": "getEFlagsForFeatureSet", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9015, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmulxs_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9016, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MutableArrayRef", "<", "int", ">", "Mask", "(", "MaskStorage", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "OrigMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "auto", "isV1", "=", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", ";", "}", ";", "(", "void", ")", "isV1", ";", "auto", "isV2", "=", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ";", "int", "NumV2Inputs", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "isV2", ")", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "assert", "(", "std", "::", "any_of", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "isV1", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasSSE4A", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithSSE4A", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "ground_truth": ["if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Masked", ";"], "File": "X86ISelLowering149", "Func": "lowerV8I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9017, "Length": 401, "Cover_Rate": 0.5493150684931507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstant", "(", "condCodeToFCC", "(", "CC", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)4", "Func": "createFPCmp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9018, "Length": 57, "Cover_Rate": 0.43846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", "->", "getOperationAction", "(", "ISD", ",", "VT", ")", "==", "TargetLowering", "::", "LibCall", ")", "return", "true", ";", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "isa", "<", "IntrinsicInst", ">", "(", "Call", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ")", "return", "isLoweredToCall", "(", "F", ")", ";", "}", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "FPToSI", ":", "case", "Instruction", "::", "FPToUI", ":", "case", "Instruction", "::", "SIToFP", ":", "case", "Instruction", "::", "UIToFP", ":", "case", "Instruction", "::", "FPTrunc", ":", "case", "Instruction", "::", "FPExt", ":", "return", "!", "ST", "->", "hasFP<ISA_LIT>v8Base", "(", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "{", "switch", "(", "ISD", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo44", "Func": "maybeLoweredToCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9019, "Length": 170, "Cover_Rate": 0.5044510385756676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "LoMask", "=", "Mask", ".", "slice", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "=", "Mask", ".", "slice", "(", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "int", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "SplitNumElements", "=", "NumElements", "/", "<NUM_LIT>", ";", "MVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "MVT", "SplitVT", "=", "<STR_LIT>", "(", "ScalarVT", ",", "NumElements", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "HiV1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "SplitNumElements", ")", ")", ";", "SDValue", "LoV2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "HiV2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "SplitNumElements", ")", ")", ";", "auto", "HalfBlend", "=", "[", "&", "]", "(", "ArrayRef", "<", "int", ">", "HalfMask", ")", "{"], "ground_truth": ["bool", "UseLoV1", "=", "false", ",", "UseHiV1", "=", "false", ",", "UseLoV2", "=", "false", ",", "UseHiV2", "=", "false", ";"], "File": "X86ISelLowering (2)4", "Func": "splitAndLowerVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9020, "Length": 239, "Cover_Rate": 0.3296551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_neon_vqsubsv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqsubq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9021, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "SubIdx", "*", "<NUM_LIT>", ";", "unsigned", "LaneVGPRIdx", "=", "Offset", "/", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "unsigned", "Lane", "=", "(", "Offset", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "struct", "SpilledReg", "Spill", ";", "Spill", ".", "Lane", "=", "Lane", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "<STR_LIT>", ",", "*", "MF", ")", ";", "if", "(", "LaneVGPR", "==", "<STR_LIT>", ")", "return", "Spill", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo14", "Func": "getSpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9022, "Length": 159, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ArgTys", "[", "<NUM_LIT>", "]", "=", "{", "Int8PtrType", ",", "Int8PtrType", ",", "Int8PtrType", ",", "Int8PtrType", ",", "Int8PtrType", "}", ";", "FunctionType", "*", "TrampolineTy", "=", "FunctionType", "::", "get", "(", "Int32Ty", ",", "makeArrayRef", "(", "&", "ArgTys", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "FunctionType", "*", "TargetFuncTy", "=", "FunctionType", "::", "get", "(", "Int32Ty", ",", "makeArrayRef", "(", "&", "ArgTys", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "Function", "*", "Trampoline", "=", "Function", "::", "Create", "(", "TrampolineTy", ",", "GlobalValue", "::", "InternalLinkage", ",", "Twine", "(", "<STR_LIT>", ")", "+", "GlobalValue", "::", "getRealLinkageName", "(", "ParentFunc", "->", "getName", "(", ")", ")", ",", "TheModule", ")", ";", "BasicBlock", "*", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "Trampoline", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "EntryBB", ")", ";", "Value", "*", "LSDA", "=", "emitEHLSDA", "(", "Builder", ",", "ParentFunc", ")", ";"], "ground_truth": ["Value", "*", "CastPersonality", "=", "Builder", ".", "CreateBitCast", "(", "PersonalityFn", ",", "TargetFuncTy", "->", "getPointerTo", "(", ")", ")", ";"], "File": "X86WinEHState (2)", "Func": "generateLSDAInEAXThunk", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9023, "Length": 151, "Cover_Rate": 0.5471014492753623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "DLXRegisterInfo", "Func": "hasBasePointer", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9024, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminq_m_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vminq_m_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vminq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9025, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "MMOa", "->", "getSize", "(", ")", "+", "MMOb", "->", "getSize", "(", ")", ";", "if", "(", "Paired", "<", "CI", ")", "std", "::", "swap", "(", "MMOa", ",", "MMOb", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "MMOa", "->", "getPointerInfo", "(", ")", ")", ";", "if", "(", "MMOb", "->", "getAddrSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "PtrInfo", ".", "AddrSpace", "=", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ";", "MachineFunction", "*", "MF", "=", "CI", ".", "I", "->", "getMF", "(", ")", ";"], "ground_truth": ["return", "MF", "->", "getMachineMemOperand", "(", "MMOa", ",", "PtrInfo", ",", "Size", ")", ";"], "File": "SILoadStoreOptimizer23", "Func": "combineKnownAdjacentMMOs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9026, "Length": 84, "Cover_Rate": 0.6461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "AsmToken", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Equal", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "parseFpABIValue", "(", "FpAbiVal", ",", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser1", "Func": "parseSetFpDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9027, "Length": 85, "Cover_Rate": 0.7264957264957265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "Thumb1FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>FrameLowering", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "Thumb1FrameLowering11", "Func": "Thumb1FrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9028, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DebugFixup", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyDebugFixup", "Func": "WebAssemblyDebugFixup", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9029, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rs6000_psave_function_arg", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "align_words", ",", "rtx", "*", "rvec", ")", "{", "int", "k", "=", "<NUM_LIT>", ";", "if", "(", "align_words", "<", "GP_ARG_NUM_REG", ")", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "align_words", "+", "n_words", ">", "GP_ARG_NUM_REG", "||", "mode", "==", "BLKmode", "||", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", ")", ")", "{", "machine_mode", "rmode", "=", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "int", "i", "=", "<NUM_LIT>", ";", "if", "(", "align_words", "+", "n_words", ">", "GP_ARG_NUM_REG", ")", "{", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "}", "do", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "rmode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "rtx", "off", "=", "GEN_INT", "(", "i", "++", "*", "GET_MODE_SIZE", "(", "rmode", ")", ")", ";", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "off", ")", ";", "}", "while", "(", "++", "align_words", "<", "GP_ARG_NUM_REG", "&&", "--", "n_words", "!=", "<NUM_LIT>", ")", ";", "}", "else", "{", "rtx", "r", "=", "gen_rtx_REG", "(", "mode", ",", "GP_ARG_MIN_REG", "+", "align_words", ")", ";", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "r", ",", "const0_rtx", ")", ";", "}", "}", "else", "{", "rvec", "[", "k", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "NULL_RTX", ",", "const0_rtx", ")", ";", "}", "return", "k", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "rs6000_psave_function_arg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9030, "Length": 209, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovntq_s32", "(", "int16x8_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vmovntq_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmovntq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9031, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>_MachoTargetObjectFile", "::", "getNameWithPrefix", "(", "SmallVectorImpl", "<", "char", ">", "&", "OutName", ",", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{"], "ground_truth": ["getMangler", "(", ")", ".", "getNameWithPrefix", "(", "OutName", ",", "GV", ",", "true", ")", ";"], "File": "AArch64TargetObjectFile (2)", "Func": "getNameWithPrefix", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9032, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CSKY_ISA_FEATURE", "(", "E2", ")", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "input", ")", ";", "input", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_bclri", "(", "operands", "[", "<NUM_LIT>", "]", ",", "input", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "input", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "return", "true", ";", "}", "for", "(", "i", "=", "(", "CSKY_ISA_FEATURE", "(", "E2", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "mask", ")", "{", "if", "(", "CSKY_ISA_FEATURE", "(", "<NUM_LIT>", ")", ")", "emit_insn", "(", "gen_cskyv2_extzv", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "i", ")", ",", "const0_rtx", ")", ")", ";", "else", "{", "rtx", "shift", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "i", ")", ";", "rtx", "reg", "=", "(", "reload_completed", "?", "operands", "[", "<NUM_LIT>", "]", ":", "gen_reg_rtx", "(", "SImode", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "reg", ",", "operands", "[", "<NUM_LIT>", "]", ",", "shift", ")", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reg", ",", "shift", ")", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "~", "mask", ")", "{", "rtx", "shift", "=", "GEN_INT", "(", "i", ")", ";", "rtx", "reg", "=", "(", "reload_completed", "?", "operands", "[", "<NUM_LIT>", "]", ":", "gen_reg_rtx", "(", "SImode", ")", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "reg", ",", "operands", "[", "<NUM_LIT>", "]", ",", "shift", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reg", ",", "shift", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "reload_completed", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "{", "rtx", "reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "not_value", ")", ";", "if", "(", "CSKY_ISA_FEATURE", "(", "E2", ")", ")", "emit_insn", "(", "gen_cskyv2_andnsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "else", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_ck801_andnsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "return", "true", ";", "}", "if", "(", "reload_completed", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}"], "ground_truth": ["else", "operands", "[", "<NUM_LIT>", "]", "=", "copy_to_mode_reg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "csky", "Func": "csky_split_and", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9033, "Length": 444, "Cover_Rate": 0.7219512195121951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg2", ",", "RegVT", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "MVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "ABI", ".", "IsO32", "(", ")", ")", "{", "if", "(", "VA", ".", "getValVT", "(", ")", ".", "isFloatingPoint", "(", ")", "&&", "!", "Subtarget", ".", "useSoftFloat", "(", ")", ")", "LocVT", "=", "VA", ".", "getValVT", "(", ")", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "OutChains", ".", "push_back", "(", "ArgValue", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "UnpackFromArgumentSlot", "(", "ArgValue", ",", "VA", ",", "Ins", "[", "i", "]", ".", "ArgVT", ",", "DL", ",", "DAG", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Ins", "[", "i", "]", ".", "Flags", ".", "isSRet", "(", ")", ")", "{", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "{", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "getRegClassFor", "(", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "<ISA_LIT>FI", "->", "setSRetReturnReg", "(", "Reg", ")", ";", "}", "SDValue", "Copy", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "InVals", "[", "i", "]", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Copy", ",", "Chain", ")", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "IsVarArg", ")", "writeVarArgRegs", "(", "OutChains", ",", "Chain", ",", "DL", ",", "DAG", ",", "CCInfo", ")", ";"], "File": "MipsISelLowering69", "Func": "LowerFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9034, "Length": 375, "Cover_Rate": 0.35782442748091603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "LC3MCCodeEmitter", "Func": "createLC3MCCodeEmitter", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9035, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Op", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "Z80oldISelLowering", "Func": "implicitlyClearTop", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9036, "Length": 100, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CLod0", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx0", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Unpck1", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "XR1", ")", ",", "CLod0", ")", ";", "SDValue", "CLod1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "CLod0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CPIdx1", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR2F", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Unpck1", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "XR2F", ",", "CLod1", ")", ";", "SDValue", "Result", ";", "if", "(", "Subtarget", ".", "hasSSE3", "(", ")", ")", "{"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ",", "Sub", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "LowerUINT_TO_FP_i64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9037, "Length": 149, "Cover_Rate": 0.32532751091703055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ATTRIBUTE", ";"], "ground_truth": ["}"], "File": "ARMSubtarget47", "Func": "GETTER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9038, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "FullFS", "=", "(", "Twine", "(", "FullFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "ParseSubtargetFeatures", "(", "CPU", ",", "TuneCPU", ",", "FullFS", ")", ";", "if", "(", "hasSSE42", "(", ")", "||", "hasSSE4A", "(", ")", ")", "IsUAMem16Slow", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "if", "(", "In64BitMode", "&&", "!", "Has<ISA_LIT>_64", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "*", "StackAlignOverride", ";"], "File": "X86Subtarget78", "Func": "initSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9039, "Length": 92, "Cover_Rate": 0.44660194174757284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isOSBinFormatELF", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isTargetELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9040, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerEmscriptenEHSjLj", "::", "runSjLjOnFunction", "(", "Function", "&", "F", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerEmscriptenEHSjLj29", "Func": "runSjLjOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9041, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ix86_tls_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "(", "TARGET_GNU_TLS", "&&", "!", "TARGET_64BIT", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "ix86_tls_symbol", ";"], "File": "i3863", "Func": "ix86_tls_get_addr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9042, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["bool", "UseFMAC", "=", "Subtarget", "->", "hasDLInsts", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "<NUM_LIT>", "]", ")", "->", "isZero", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "<NUM_LIT>", "]", ")", "->", "isZero", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Ops", "[", "<NUM_LIT>", "]", ")", "->", "isZero", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectFMA_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9043, "Length": 160, "Cover_Rate": 0.7960199004975125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "LD", "->", "isSimple", "(", ")", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "LD", "->", "isIndexed", "(", ")", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ToVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "ToVT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "ToEltVT", "=", "ToVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "FromEltVT", "=", "FromVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "<STR_LIT>", "&&", "FromEltVT", "==", "<STR_LIT>", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "ToEltVT", "==", "<STR_LIT>", "&&", "FromEltVT", "==", "<STR_LIT>", ")", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "||", "(", "FromEltVT", "!=", "<STR_LIT>", "&&", "FromVT", ".", "getVectorNumElements", "(", ")", "==", "NumElements", ")", "||", "FromVT", ".", "getVectorNumElements", "(", ")", "%", "NumElements", "!=", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "NumElements", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";"], "ground_truth": ["SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9044, "Length": 233, "Cover_Rate": 0.3362193362193362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "||", "!", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "evaluateBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9045, "Length": 82, "Cover_Rate": 0.7008547008547008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "s390_safe_relative_long_p", "(", "insn", ")", ")", "return", ";", "find_constant_pool_ref_1", "(", "PATTERN", "(", "insn", ")", ",", "ref", ")", ";"], "ground_truth": ["}"], "File": "s390", "Func": "find_constant_pool_ref", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9046, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "CC", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInfo23", "Func": "ARMCondCodeFromString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9047, "Length": 139, "Cover_Rate": 0.7637362637362637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isPhysicalRegCopy", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "return", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ";"], "ground_truth": ["}"], "File": "R600MachineScheduler10", "Func": "isPhysicalRegCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9048, "Length": 40, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setForcedEncodingSize", "(", "<NUM_LIT>", ")", ";", "return", "Name", ".", "substr", "(", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "{", "setForcedEncodingSize", "(", "<NUM_LIT>", ")", ";", "return", "Name", ".", "substr", "(", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "{", "setForcedDPP", "(", "true", ")", ";", "return", "Name", ".", "substr", "(", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "{", "setForcedSDWA", "(", "true", ")", ";", "return", "Name", ".", "substr", "(", "<NUM_LIT>", ",", "Name", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "Name", ";"], "File": "AMDGPUAsmParser1", "Func": "parseMnemonicSuffix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9049, "Length": 124, "Cover_Rate": 0.779874213836478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "StubSym", "=", "MachineModuleInfoImpl", "::"], "ground_truth": ["StubValueTy", "(", "Ctx", ".", "GetOrCreateSymbol", "(", "OrigName", ")", ",", "false", ")", ";"], "File": "X86MCInstLower114", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9050, "Length": 161, "Cover_Rate": 0.3055028462998102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "X86TargetMachine20", "Func": "getFrameLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9051, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler12", "Func": "decodeU3ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9052, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pcrel_opt", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_pcrel_opt", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "rs6000-pcrel-opt", "Func": "pcrel_opt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9053, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>InstrInfo", "::", "getElementSizeForOpcode", "(", "unsigned", "Opc", ")", "const", "{", "return", "get", "(", "Opc", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo105", "Func": "getElementSizeForOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9054, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSchedClassDesc", "*", "SC", "=", "TSchedModel", ".", "resolveSchedClass", "(", "&", "MI", ")", ";", "assert", "(", "TSchedModel", ".", "getWriteProcResBegin", "(", "SC", ")", "!=", "TSchedModel", ".", "getWriteProcResEnd", "(", "SC", ")", ")", ";"], "ground_truth": ["return", "TSchedModel", ".", "getWriteProcResBegin", "(", "SC", ")", "->", "Cycles", ";"], "File": "GCNHazardRecognizer (2)", "Func": "getMFMAPipelineWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9055, "Length": 40, "Cover_Rate": 0.7547169811320755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SUBTARGET_FRAME_POINTER_REQUIRED", ")", "return", "true", ";", "if", "(", "TARGET_32BIT_MS_ABI", "&&", "cfun", "->", "calls_setjmp", ")", "return", "true", ";"], "ground_truth": ["if", "(", "TARGET_64BIT_MS_ABI", "&&", "get_frame_size", "(", ")", ">", "SEH_MAX_FRAME_SIZE", ")", "return", "true", ";"], "File": "i3865", "Func": "ix86_frame_pointer_required", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9056, "Length": 31, "Cover_Rate": 0.33695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Res", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "OpKind", "::", "RoundMode", ",", "StartLoc", ",", "EndLoc", ")", ";", "Res", "->", "RoundMode", ".", "Name", "=", "Name", ";", "Res", "->", "RoundMode", ".", "Val", "=", "Val", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "CreateRoundMode", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9057, "Length": 39, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Def", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Use", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "CondBrTarget", "=", "BrCond", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "BrCond", "->", "getIterator", "(", ")", ")", ";", "if", "(", "IntrID", "==", "<STR_LIT>", ")", "{", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "Def", ")", ".", "addUse", "(", "Use", ")", ".", "addMBB", "(", "UncondBrTarget", ")", ";", "}", "else", "{", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "Def", ")", ".", "addUse", "(", "Use", ")", ".", "addMBB", "(", "UncondBrTarget", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Br", ")", "{", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "CondBrTarget", ")", ";", "}", "else", "{", "B", ".", "buildBr", "(", "*", "CondBrTarget", ")", ";", "}", "MRI", ".", "setRegClass", "(", "Def", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MRI", ".", "setRegClass", "(", "Use", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineInstr", "*", "Br", "=", "nullptr", ";", "MachineBasicBlock", "*", "UncondBrTarget", "=", "nullptr", ";", "if", "(", "MachineInstr", "*", "BrCond", "=", "verifyCFIntrinsic", "(", "MI", ",", "MRI", ",", "Br", ",", "UncondBrTarget", ")", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "*", "CondBrTarget", "=", "BrCond", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "BrCond", "->", "getIterator", "(", ")", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addUse", "(", "Reg", ")", ".", "addMBB", "(", "UncondBrTarget", ")", ";", "if", "(", "Br", ")", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "CondBrTarget", ")", ";", "else", "B", ".", "buildBr", "(", "*", "CondBrTarget", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "BrCond", "->", "eraseFromParent", "(", ")", ";", "MRI", ".", "setRegClass", "(", "Reg", ",", "TRI", "->", "getWaveMaskRegClass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "!", "<STR_LIT>", "(", "B", ".", "getMF", "(", ")", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "B", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "legalizeImplicitArgPtr", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9058, "Length": 446, "Cover_Rate": 0.3562300319488818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "return", "mem", ";"], "ground_truth": ["}"], "File": "epiphany", "Func": "gen_varargs_mem", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9059, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "vector_size", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["static", "__inline", "__m64", "_mm_cvtsi64_m64", "(", "__int64", "__i", ")", "{"], "File": "mmintrin4", "Func": "_mm_cvtsi64_m64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9060, "Length": 19, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "AsmToken", "ID", ",", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["getLexer", "(", ")", ".", "UnLex", "(", "ID", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "ParseInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9061, "Length": 29, "Cover_Rate": 0.8055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVAsmBackend", "Func": "relaxInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9062, "Length": 104, "Cover_Rate": 0.45021645021645024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "REG", ")", "{", "base", "=", "addr", ";", "offset", "=", "const0_rtx", ";", "}", "if", "(", "base", "!=", "NULL_RTX", ")", "{", "int", "regno", "=", "REGNO", "(", "base", ")", ";", "if", "(", "regno", "!=", "HARD_FRAME_POINTER_REGNUM", "&&", "regno", "!=", "STACK_POINTER_REGNUM", ")", "{", "if", "(", "(", "(", "cfun", "!=", "<NUM_LIT>", "&&", "REGNO_POINTER_ALIGN", "(", "regno", ")", ">=", "desired", "*", "BITS_PER_UNIT", ")", "||", "(", "optimize", "&&", "reload_completed", ")", ")", "&&", "(", "INTVAL", "(", "offset", ")", "&", "(", "desired", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["else", "{"], "File": "sparc", "Func": "mem_min_alignment", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9063, "Length": 93, "Cover_Rate": 0.34065934065934067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemDisp12", "(", "BDXMem", ",", "ADDR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "isBDXAddr64Disp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9064, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld4rv2si", "(", "(", "const", "__builtin_aarch64_simd_si", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld4_dup_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9065, "Length": 84, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "getBranchOpcodeForIntCondCode", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9066, "Length": 32, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "CE", "->", "getValue", "(", ")", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addComplexRotationOddOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9067, "Length": 46, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceq_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__builtin_neon_vceqv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vceq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9068, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", ";", "i", "<", "insn_data", "[", "icode", "]", ".", "n_operands", "&&", "arglist", "!=", "<NUM_LIT>", ";", "i", "++", ")", "ops", "[", "i", "]", "=", "mips_prepare_builtin_arg", "(", "icode", ",", "i", ",", "&", "arglist", ")", ";", "switch", "(", "i", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "GEN_FCN", "(", "icode", ")", "(", "ops", "[", "<NUM_LIT>", "]", ",", "ops", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "mips3", "Func": "mips_expand_builtin_direct", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9069, "Length": 67, "Cover_Rate": 0.3526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86OptimizeLEAs", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9070, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)2", "Func": "getI64Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9071, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_VOLATILE_P", "(", "mem", "[", "i", "]", ")", ")", "return", "false", ";", "extract_base_offset_in_addr", "(", "mem", "[", "i", "]", ",", "base", "+", "i", ",", "offset", "+", "i", ")", ";", "if", "(", "base", "[", "i", "]", "==", "NULL_RTX", "||", "offset", "[", "i", "]", "==", "NULL_RTX", ")", "return", "false", ";", "}", "rclass", "=", "REG_P", "(", "reg", "[", "<NUM_LIT>", "]", ")", "&&", "FP_REGNUM_P", "(", "REGNO", "(", "reg", "[", "<NUM_LIT>", "]", ")", ")", "?", "FP_REGS", ":", "GENERAL_REGS", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_insns", ";", "i", "++", ")", "if", "(", "REG_P", "(", "reg", "[", "i", "]", ")", "&&", "FP_REGNUM_P", "(", "REGNO", "(", "reg", "[", "i", "]", ")", ")", ")", "{", "if", "(", "rclass", "!=", "FP_REGS", ")", "return", "false", ";", "}", "else", "{", "if", "(", "rclass", "!=", "GENERAL_REGS", ")", "return", "false", ";", "}", "if", "(", "rclass", "==", "GENERAL_REGS", "&&", "load", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_insns", "-", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "reg_mentioned_p", "(", "reg", "[", "i", "]", ",", "mem", "[", "i", "]", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_insns", "-", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "rtx_equal_p", "(", "base", "[", "i", "]", ",", "base", "[", "i", "+", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_insns", ";", "i", "++", ")", "offvals", "[", "i", "]", "=", "INTVAL", "(", "offset", "[", "i", "]", ")", ";", "msize", "=", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", ";", "qsort", "(", "offvals", ",", "num_insns", ",", "sizeof", "(", "HOST_WIDE_INT", ")", ",", "aarch64_host_wide_int_compare", ")", ";", "if", "(", "!", "(", "offvals", "[", "<NUM_LIT>", "]", "==", "offvals", "[", "<NUM_LIT>", "]", "+", "msize", "&&", "offvals", "[", "<NUM_LIT>", "]", "==", "offvals", "[", "<NUM_LIT>", "]", "+", "msize", ")", ")", "return", "false", ";", "if", "(", "offvals", "[", "<NUM_LIT>", "]", "-", "offvals", "[", "<NUM_LIT>", "]", ">=", "msize", "*", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "offvals", "[", "<NUM_LIT>", "]", "%", "msize", "!=", "offvals", "[", "<NUM_LIT>", "]", "%", "msize", ")", "return", "false", ";", "if", "(", "mode", "==", "SImode", "&&", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_SLOW_UNALIGNED_LDPW", ")", "&&", "!", "optimize_size", "&&", "MEM_ALIGN", "(", "mem", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", "*", "BITS_PER_UNIT", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "aarch641", "Func": "aarch64_operands_adjust_ok_for_ldpstp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9072, "Length": 368, "Cover_Rate": 0.600326264274062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GRTop", ",", "GRTopAddr", ";", "GRTopAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrVT", ")", ")", ";", "GRTop", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsGPRIndex", "(", ")", ",", "PtrVT", ")", ";", "GRTop", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "GRTop", ",", "DAG", ".", "getConstant", "(", "GPRSize", ",", "DL", ",", "PtrVT", ")", ")", ";", "GRTop", "=", "DAG", ".", "getZExtOrTrunc", "(", "GRTop", ",", "DL", ",", "PtrMemVT", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "GRTop", ",", "GRTopAddr", ",", "MachinePointerInfo", "(", "SV", ",", "Offset", ")", ",", "Align", "(", "PtrSize", ")", ")", ")", ";", "}", "Offset", "+=", "PtrSize", ";", "int", "FPRSize", "=", "FuncInfo", "->", "getVarArgsFPRSize", "(", ")", ";", "if", "(", "FPRSize", ">", "<NUM_LIT>", ")", "{", "SDValue", "VRTop", ",", "VRTopAddr", ";", "VRTopAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrVT", ")", ")", ";", "VRTop", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFPRIndex", "(", ")", ",", "PtrVT", ")", ";", "VRTop", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "VRTop", ",", "DAG", ".", "getConstant", "(", "FPRSize", ",", "DL", ",", "PtrVT", ")", ")", ";", "VRTop", "=", "DAG", ".", "getZExtOrTrunc", "(", "VRTop", ",", "DL", ",", "PtrMemVT", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "VRTop", ",", "VRTopAddr", ",", "MachinePointerInfo", "(", "SV", ",", "Offset", ")", ",", "Align", "(", "PtrSize", ")", ")", ")", ";", "}", "Offset", "+=", "PtrSize", ";", "SDValue", "GROffsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrVT", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "GPRSize", ",", "DL", ",", "<STR_LIT>", ")", ",", "GROffsAddr", ",", "MachinePointerInfo", "(", "SV", ",", "Offset", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "SDValue", "VROffsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrVT", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "-", "FPRSize", ",", "DL", ",", "<STR_LIT>", ")", ",", "VROffsAddr", ",", "MachinePointerInfo", "(", "SV", ",", "Offset", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MemOps", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerAAPCS_VASTART", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9073, "Length": 408, "Cover_Rate": 0.6365054602184087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffsetRegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "OffsetRegNum", "!=", "-", "<NUM_LIT>", ")", "{", "OffsetIsReg", "=", "true", ";", "E", "=", "CurLoc", ";", "}", "}", "if", "(", "OffsetRegNum", "!=", "-", "<NUM_LIT>", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ParseShift", "(", "ShiftType", ",", "ShiftAmount", ",", "E", ")", ")", "return", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "OffsetRegShifted", "=", "true", ";", "}", "}", "else", "{", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "Offset", ")", ")", "return", "true", ";"], "File": "ARMAsmParser46", "Func": "ParseMemoryOffsetReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9074, "Length": 157, "Cover_Rate": 0.4658753709198813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminatePhis", "(", "SuccB", ")", ";", "HII", "->", "removeBranch", "(", "*", "PredB", ")", ";", "PredB", "->", "removeSuccessor", "(", "SuccB", ")", ";", "PredB", "->", "splice", "(", "PredB", "->", "end", "(", ")", ",", "SuccB", ",", "SuccB", "->", "begin", "(", ")", ",", "SuccB", "->", "end", "(", ")", ")", ";"], "ground_truth": ["PredB", "->", "transferSuccessorsAndUpdatePHIs", "(", "SuccB", ")", ";"], "File": "HexagonEarlyIfConv1", "Func": "mergeBlocks", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9075, "Length": 52, "Cover_Rate": 0.416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_32", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_7_PCREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_13_PCREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_16", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_16_PM", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO8_LDI", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI8_LDI", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HH8_LDI", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO8_LDI_NEG", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI8_LDI_NEG", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HH8_LDI_NEG", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO8_LDI_PM", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI8_LDI_PM", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HH8_LDI_PM", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO8_LDI_PM_NEG", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HI8_LDI_PM_NEG", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_HH8_LDI_PM_NEG", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LDI", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_6", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_6_ADIW", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_MS8_LDI", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_MS8_LDI_NEG", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_LO8_LDI_GS", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "ELF", "::", "R_<ISA_LIT>_HI8_LDI_GS", ";"], "File": "AVRELFObjectWriter", "Func": "getRelocType", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9076, "Length": 201, "Cover_Rate": 0.3595706618962433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">=", "NDS32_GPR_ARG_FIRST_REGNUM", "+", "NDS32_MAX_GPR_REGS_FOR_ARGS", ")", "return", "<NUM_LIT>", ";", "needed_reg_count", "=", "NDS32_NEED_N_REGS_FOR_ARG", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ";"], "ground_truth": ["remaining_reg_count", "=", "NDS32_MAX_GPR_REGS_FOR_ARGS", "-", "(", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", "-", "NDS32_GPR_ARG_FIRST_REGNUM", ")", ";"], "File": "nds32", "Func": "nds32_arg_partial_bytes", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9077, "Length": 60, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "amImmediate", ":", "case", "amAbsolute", ":", "if", "(", "Bytes", ".", "size", "(", ")", "<", "(", "Words", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "DecodeStatus", "::", "Fail", ";", "}", "Insn", "|=", "(", "uint64_t", ")", "<STR_LIT>", "::", "read16le", "(", "Bytes", ".", "data", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "++", "Words", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "DstAM", ")", "{", "case", "amIndexed", ":", "case", "amSymbolic", ":", "case", "amAbsolute", ":", "if", "(", "Bytes", ".", "size", "(", ")", "<", "(", "Words", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "{"], "ground_truth": ["Size", "=", "<NUM_LIT>", ";"], "File": "MSP430Disassembler", "Func": "getInstructionI", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9078, "Length": 98, "Cover_Rate": 0.32996632996632996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9079, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CSel0", "->", "hasOneUse", "(", ")", "||", "!", "CSel1", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isNullConstant", "(", "CSel0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isOneConstant", "(", "CSel0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isNullConstant", "(", "CSel1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isOneConstant", "(", "CSel1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cmp0", "=", "CSel0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cmp1", "=", "CSel1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC0", "=", "(", "<STR_LIT>", ")", "CSel0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC1", "=", "(", "<STR_LIT>", ")", "CSel1", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Cmp0", "->", "hasOneUse", "(", ")", "||", "!", "Cmp1", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Cmp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Cmp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Cmp0", ",", "Cmp1", ")", ";", "std", "::", "swap", "(", "CC0", ",", "CC1", ")", ";", "}", "if", "(", "Cmp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "CCmp", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "InvCC0", "=", "<STR_LIT>", "(", "CC0", ")", ";", "SDValue", "Condition", "=", "DAG", ".", "getConstant", "(", "InvCC0", ",", "DL", ",", "MVT_CC", ")", ";", "unsigned", "NZCV", "=", "<STR_LIT>", "(", "CC1", ")", ";", "SDValue", "NZCVOp", "=", "DAG", ".", "getConstant", "(", "NZCV", ",", "DL", ",", "<STR_LIT>", ")", ";", "CCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MVT_CC", ",", "Cmp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Cmp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NZCVOp", ",", "Condition", ",", "Cmp0", ")", ";", "}", "else", "{"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "AArch64ISelLowering69", "Func": "performANDORCSELCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9080, "Length": 298, "Cover_Rate": 0.5665399239543726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "VideocoreSelectionDAGInfo", "Func": "VideocoreSelectionDAGInfo", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9081, "Length": 14, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "releaseMemory", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "JVMCopyElision", "Func": "releaseMemory", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9082, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "instr_iterator", "CmpIt", "=", "CmpI", ",", "NextIt", "=", "llvm", "::", "next", "(", "CmpIt", ")", ";", "for", "(", "instr_iterator", "I", "=", "NextIt", ",", "E", "=", "BB", "->", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "In", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "In", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "In", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "==", "PredR", ")", "return", "false", ";", "}", "}", "if", "(", "In", "==", "BumpI", ")", "{", "instr_iterator", "After", "=", "BumpI", ";", "instr_iterator", "From", "=", "CmpI", ";", "BB", "->", "splice", "(", "llvm", "::", "next", "(", "After", ")", ",", "BB", ",", "From", ")", ";", "FoundBump", "=", "true", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "HexagonHardwareLoops11", "Func": "orderBumpCompare", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9083, "Length": 150, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "as", "!=", "ADDR_SPACE_GENERIC", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_addr_space_zero_address_valid", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9084, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "addOperands", "(", "MachineInstrBuilder", "&", "MIB", ",", "ArrayRef", "<", "MachineOperand", ">", "MOs", ",", "int", "PtrOffset", "=", "<NUM_LIT>", ")", "{", "unsigned", "NumAddrOps", "=", "MOs", ".", "size", "(", ")", ";", "if", "(", "NumAddrOps", "<", "<NUM_LIT>", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumAddrOps", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MOs", "[", "i", "]", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "addOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9085, "Length": 60, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "VMRegDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "VEDisassembler4", "Func": "DecodeVMRegisterClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9086, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getMAIIsDGEMM", "(", "unsigned", "Opc", ")", "{", "const", "MAIInstInfo", "*", "Info", "=", "getMAIInstInfoHelper", "(", "Opc", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "is_dgemm", ":", "false", ";"], "File": "AMDGPUBaseInfo3", "Func": "getMAIIsDGEMM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9087, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "visium_interrupt_function_p", "(", "void", ")", "{"], "ground_truth": ["return", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ")", "!=", "NULL_TREE", ";"], "File": "visium", "Func": "visium_interrupt_function_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 9088, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", "NULL", ";", "}", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "VT", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "SDNode", "*", "res", ";", "if", "(", "N", "->", "hasOneUse", "(", ")", ")", "{", "res", "=", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "VT", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "res", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "TFI", ",", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "res", ";"], "ground_truth": ["}"], "File": "VideoCore4ISelDAGToDAG", "Func": "Select", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9089, "Length": 202, "Cover_Rate": 0.35008665511265163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lo", "=", "gen_rtx_REG", "(", "SImode", ",", "LO_REGNO", ")", ";", "if", "(", "dest", ")", "pattern", "=", "gen_mulsi3r", "(", "lo", ",", "dest", ",", "copy_rtx", "(", "dest", ")", ",", "mep_mulr_source", "(", "insn", ",", "dest", ",", "src1", ",", "src2", ")", ")", ";"], "ground_truth": ["else", "pattern", "=", "gen_mulsi3_lo", "(", "lo", ",", "src1", ",", "src2", ")", ";"], "File": "mep", "Func": "mep_rewrite_mulsi3", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9090, "Length": 50, "Cover_Rate": 0.6172839506172839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitPSHUFB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9091, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovq_n_u16", "(", "uint16_t", "__a", ")", "{"], "ground_truth": ["return", "vdupq_n_u16", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vmovq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9092, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "const", "<ISA_LIT>AsmPrinter", "&", "ap", ")", ":", "Ctx", "(", "ctx", ")", ",", "AP", "(", "ap", ")", "{"], "ground_truth": ["}"], "File": "HSAILMCInstLower", "Func": "HSAILMCInstLower", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9093, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "d30v_add_gc_roots", "(", ")", "{"], "ground_truth": ["ggc_add_rtx_root", "(", "&", "d30v_compare_op0", ",", "<NUM_LIT>", ")", ";"], "File": "d30v", "Func": "d30v_add_gc_roots", "Target": "d30v", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9094, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "&", "<STR_LIT>", ";", "Register", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "ResultReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "<STR_LIT>", ",", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "C", "->", "getType", "(", ")", ")", ";", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Alignment", ")", ";", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";"], "File": "ARMFastISel36", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9095, "Length": 166, "Cover_Rate": 0.34156378600823045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShifts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFrameIndex", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerDivRem", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "GBZ80ISelLowering", "Func": "LowerOperation", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9096, "Length": 114, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_div_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "(", "(", "__v4sf", ")", "__A", "/", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_div_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9097, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovn_u16", "(", "uint16x8_t", "a", ")", "{", "uint8x8_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmovn_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9098, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "bool", ",", "SDNode", "*", ">", "<ISA_LIT>SEDAGToDAGISel", "::", "selectNode", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "SDNode", "*", "Result", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "InFlag", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Result", "=", "selectAddESubE", "(", "<STR_LIT>", ",", "InFlag", ",", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Node", ")", ";", "return", "std", "::", "make_pair", "(", "true", ",", "Result", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Subtarget", "->", "hasDSP", "(", ")", ")", "break", ";", "SDValue", "InFlag", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Result", "=", "selectAddESubE", "(", "<STR_LIT>", ",", "InFlag", ",", "InFlag", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Node", ")", ";", "return", "std", "::", "make_pair", "(", "true", ",", "Result", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantFPSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", ";", "if", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "CN", "->", "isExactlyValue", "(", "+", "<NUM_LIT>", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Zero", ",", "Zero", ")", ";", "return", "std", "::", "make_pair", "(", "true", ",", "Result", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "unsigned", "Size", "=", "CN", "->", "getValueSizeInBits", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Size", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":"], "ground_truth": ["break", ";"], "File": "MipsSEISelDAGToDAG30", "Func": "selectNode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9099, "Length": 338, "Cover_Rate": 0.771689497716895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "TargetInstrInfoImpl", "(", "<ISA_LIT>Insts", ",", "array_lengthof", "(", "<ISA_LIT>Insts", ")", ")", ",", "RI", "(", "*", "this", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstrInfo14", "Func": "ARMInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9100, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_32BIT", ")", "return", "false", ";", "*", "p1", "=", "CC_REGNUM", ";"], "ground_truth": ["*", "p2", "=", "TARGET_HARD_FLOAT", "?", "VFPCC_REGNUM", ":", "INVALID_REGNUM", ";"], "File": "arm7", "Func": "arm_fixed_condition_code_regs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9101, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "addend", ")", "{", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "x", ",", "addend", ")", ";", "orig_x", "=", "x", ";", "}", "else", "return", "x", ";", "}", "if", "(", "!", "TARGET_ARM", ")", "{", "if", "(", "TARGET_THUMB2", ")", "return", "x", ";", "return", "thumb_legitimize_address", "(", "x", ",", "orig_x", ",", "mode", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_P", "(", "xop0", ")", "&&", "!", "symbol_mentioned_p", "(", "xop0", ")", ")", "xop0", "=", "force_reg", "(", "SImode", ",", "xop0", ")", ";", "if", "(", "CONSTANT_P", "(", "xop1", ")", "&&", "!", "CONST_INT_P", "(", "xop1", ")", "&&", "!", "symbol_mentioned_p", "(", "xop1", ")", ")", "xop1", "=", "force_reg", "(", "SImode", ",", "xop1", ")", ";", "if", "(", "ARM_BASE_REGISTER_RTX_P", "(", "xop0", ")", "&&", "CONST_INT_P", "(", "xop1", ")", ")", "{", "HOST_WIDE_INT", "n", ",", "low_n", ";", "rtx", "base_reg", ",", "val", ";", "n", "=", "INTVAL", "(", "xop1", ")", ";", "if", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", ")", "{", "low_n", "=", "n", "&", "<NUM_LIT>", ";", "n", "&=", "~", "<NUM_LIT>", ";", "if", "(", "low_n", ">", "<NUM_LIT>", ")", "{", "n", "+=", "<NUM_LIT>", ";", "low_n", "-=", "<NUM_LIT>", ";", "}", "}", "else", "{", "low_n", "=", "(", "(", "mode", ")", "==", "TImode", "?", "<NUM_LIT>", ":", "n", ">=", "<NUM_LIT>", "?", "(", "n", "&", "<NUM_LIT>", ")", ":", "-", "(", "(", "-", "n", ")", "&", "<NUM_LIT>", ")", ")", ";", "n", "-=", "low_n", ";", "}", "base_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "val", "=", "force_operand", "(", "plus_constant", "(", "Pmode", ",", "xop0", ",", "n", ")", ",", "NULL_RTX", ")", ";", "emit_move_insn", "(", "base_reg", ",", "val", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "base_reg", ",", "low_n", ")", ";", "}", "else", "if", "(", "xop0", "!=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "||", "xop1", "!=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "SImode", ",", "xop0", ",", "xop1", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_P", "(", "xop0", ")", ")", "xop0", "=", "force_reg", "(", "SImode", ",", "xop0", ")", ";"], "ground_truth": ["if", "(", "CONSTANT_P", "(", "xop1", ")", "&&", "!", "symbol_mentioned_p", "(", "xop1", ")", ")", "xop1", "=", "force_reg", "(", "SImode", ",", "xop1", ")", ";"], "File": "arm6", "Func": "arm_legitimize_address", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9102, "Length": 382, "Cover_Rate": 0.5676077265973254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isBundle", "(", "MCI", ")", ")", ";"], "ground_truth": ["int64_t", "Flags", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isOuterLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9103, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_sqrt_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_sqrtps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_sqrt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9104, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDot4Insts", "(", ")", "const", "{"], "ground_truth": ["return", "HasDot4Insts", ";"], "File": "AMDGPUSubtarget107", "Func": "hasDot4Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9105, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasLshlAddB64", "(", ")", "const", "{"], "ground_truth": ["return", "GFX940Insts", ";"], "File": "GCNSubtarget", "Func": "hasLshlAddB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9106, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vmlsluv8qi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ",", "(", "int8x8_t", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlsl_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9107, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeDPRRegListOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Vd", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "regs", "=", "(", "Val", "&", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "regs", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9108, "Length": 120, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SelectAddr", "(", "Node", ",", "Ptr", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ")", ")", "return", "<NUM_LIT>", ";", "enum", "AtomicOpc", "Op", ";", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "Op", "=", "OR", ";", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "AND", ";", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "XOR", ";", "break", ";", "case", "<STR_LIT>", ":", "Op", "=", "ADD", ";", "break", ";", "}", "Val", "=", "getAtomicLoadArithTargetConstant", "(", "CurDAG", ",", "dl", ",", "Op", ",", "NVT", ",", "Val", ")", ";", "bool", "isUnOp", "=", "!", "Val", ".", "getNode", "(", ")", ";", "bool", "isCN", "=", "Val", ".", "getNode", "(", ")", "&&", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "NVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "isCN", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "ConstantI8", "]", ";", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "I8", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isCN", ")", "{", "if", "(", "immSext8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "SextConstantI16", "]", ";", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "ConstantI16", "]", ";", "}", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "I16", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isCN", ")", "{", "if", "(", "immSext8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "SextConstantI32", "]", ";", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "ConstantI32", "]", ";", "}", "else", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "I32", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "I64", "]", ";", "if", "(", "isCN", ")", "{", "if", "(", "immSext8", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "SextConstantI64", "]", ";", "else", "if", "(", "i64immSExt32", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "AtomicOpcTbl", "[", "Op", "]", "[", "ConstantI64", "]", ";", "}", "break", ";", "}", "assert", "(", "Opc", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ret", ";", "SDValue", "Undef", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "NVT", ")", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ";", "if", "(", "isUnOp", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ",", "Chain", "}", ";", "Ret", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ",", "Val", ",", "Chain", "}", ";"], "ground_truth": ["Ret", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelDAGToDAG150", "Func": "SelectAtomicLoadArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9109, "Length": 496, "Cover_Rate": 0.7786499215070644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "&&", "checkInlineAsmHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer19", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9110, "Length": 135, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "XformSToSM3Imm", "(", "unsigned", "Imm", ",", "SDLoc", "DL", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", "-", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG", "Func": "XformSToSM3Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9111, "Length": 26, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_max_round_ps", "(", "__m512", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_maxps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_max_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9112, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vmla_nv4sf", "(", "__a", ",", "__b", ",", "(", "__builtin_neon_sf", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlaq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9113, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerRefTypesIntPtrConv", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "std", "::", "set", "<", "Instruction", "*", ">", "worklist", ";", "for", "(", "inst_iterator", "I", "=", "inst_begin", "(", "F", ")", ",", "E", "=", "inst_end", "(", "F", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["PtrToIntInst", "*", "PTI", "=", "dyn_cast", "<", "PtrToIntInst", ">", "(", "&", "*", "I", ")", ";"], "File": "WebAssemblyLowerRefTypesIntPtrConv", "Func": "runOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9114, "Length": 76, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "<ISA_LIT>ModuleAnalysis", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "<ISA_LIT>ModuleAnalysis", ">", "(", ")", ";"], "File": "SPIRVAsmPrinter", "Func": "getAnalysisUsage", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9115, "Length": 18, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegNo", "=", "tryParseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNo", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "const", "AsmToken", "&", "ExclaimTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "ExclaimTok", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "ExclaimTok", ".", "getString", "(", ")", ",", "ExclaimTok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "SMLoc", "SIdx", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorIndex", "(", "MCE", "->", "getValue", "(", ")", ",", "SIdx", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "tryParseRegisterWithWriteBack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9116, "Length": 253, "Cover_Rate": 0.9035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "while", "(", "MBB", "!=", "InsertBB", ")", "{", "if", "(", "CannotProvideElements", "(", "MBB", ",", "NumElements", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MBB", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "}", "auto", "IsValidSub", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "unsigned", "ExpectedVecWidth", ")", "{", "unsigned", "ImmOpIdx", "=", "<NUM_LIT>", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ImmOpIdx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ImmOpIdx", "=", "<NUM_LIT>", ";", "break", ";", "}", "return", "MI", "->", "getOperand", "(", "ImmOpIdx", ")", ".", "getImm", "(", ")", "==", "ExpectedVecWidth", ";", "}", ";", "MBB", "=", "VCTP", "->", "getParent", "(", ")", ";", "if", "(", "MachineInstr", "*", "Def", "=", "RDA", ".", "getReachingMIDef", "(", "&", "MBB", "->", "back", "(", ")", ",", "NumElements", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ElementChain", ";", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "VCTP", "}", ";", "unsigned", "ExpectedVectorWidth", "=", "getTailPredVectorWidth", "(", "VCTP", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "RDA", ".", "isSafeToRemove", "(", "Def", ",", "ElementChain", ",", "Ignore", ")", ")", "{", "bool", "FoundSub", "=", "false", ";", "for", "(", "auto", "*", "MI", ":", "ElementChain", ")", "{", "if", "(", "isMovRegOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "isSubImmOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "FoundSub", "||", "!", "IsValidSub", "(", "MI", ",", "ExpectedVectorWidth", ")", ")", "return", "false", ";"], "File": "ARMLowOverheadLoops37", "Func": "ValidateTailPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9117, "Length": 248, "Cover_Rate": 0.33066666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering62", "Func": "lowerV8I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9118, "Length": 144, "Cover_Rate": 0.3573200992555831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arg_words", "=", "crtl", "->", "args", ".", "info", ".", "arg_words", ";", "f_stk", "=", "TYPE_FIELDS", "(", "va_list_type_node", ")", ";", "f_reg", "=", "DECL_CHAIN", "(", "f_stk", ")", ";", "f_ndx", "=", "DECL_CHAIN", "(", "f_reg", ")", ";", "stk", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_stk", ")", ",", "valist", ",", "f_stk", ",", "NULL_TREE", ")", ";", "reg", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_reg", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_reg", ",", "NULL_TREE", ")", ";", "ndx", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ndx", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_ndx", ",", "NULL_TREE", ")", ";", "u", "=", "make_tree", "(", "sizetype", ",", "expand_builtin_saveregs", "(", ")", ")", ";", "u", "=", "fold_convert", "(", "ptr_type_node", ",", "u", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "ptr_type_node", ",", "reg", ",", "u", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "u", "=", "make_tree", "(", "ptr_type_node", ",", "virtual_incoming_args_rtx", ")", ";", "u", "=", "fold_build_pointer_plus_hwi", "(", "u", ",", "-", "<NUM_LIT>", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "ptr_type_node", ",", "stk", ",", "u", ")", ";"], "ground_truth": ["TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";"], "File": "xtensa", "Func": "xtensa_va_start", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9119, "Length": 181, "Cover_Rate": 0.6557971014492754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "Value", "*", "Cond", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", ";", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "Cond", ")", ";", "if", "(", "CI", "&&", "(", "CI", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", ")", ")", "{", "bool", "NeedSwap", ";", "std", "::", "tie", "(", "CC", ",", "NeedSwap", ")", "=", "get<ISA_LIT>ConditionCode", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "CC", ">", "<STR_LIT>", ")", "return", "false", ";", "const", "Value", "*", "CmpLHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "CmpRHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NeedSwap", ")", "std", "::", "swap", "(", "CmpLHS", ",", "CmpRHS", ")", ";", "EVT", "CmpVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CmpLHS", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "CmpLHS", ",", "CmpRHS", ",", "CmpVT", ",", "CI", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "}", "else", "{", "unsigned", "CondReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "CondReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "CondIsKill", "=", "hasTrivialKill", "(", "Cond", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ",", "getKillRegState", "(", "CondIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "bool", "LHSIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";"], "ground_truth": ["bool", "RHSIsKill", "=", "hasTrivialKill", "(", "RHS", ")", ";"], "File": "X86FastISel (2)6", "Func": "X86FastEmitPseudoSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9120, "Length": 332, "Cover_Rate": 0.7703016241299304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "LoongArchInstPrinter", "Func": "LoongArchInstPrinter", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9121, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "if", "(", "SrcTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "AndOpc", ";", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "DstTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "AndOpc", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "X86InstructionSelector7", "Func": "selectZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9122, "Length": 87, "Cover_Rate": 0.30526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitThumbRegPlusImmInReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "BaseReg", ",", "int", "NumBytes", ",", "bool", "CanChangeCC", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "<ISA_LIT>BaseRegisterInfo", "&", "MRI", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ")", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "isHigh", "=", "!", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", "||", "(", "BaseReg", "!=", "<NUM_LIT>", "&&", "!", "is<ISA_LIT>LowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isSub", "=", "false", ";", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "!", "isHigh", "&&", "CanChangeCC", ")", "{", "isSub", "=", "true", ";", "NumBytes", "=", "-", "NumBytes", ";", "}", "unsigned", "LdReg", "=", "DestReg", ";", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "assert", "(", "BaseReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", "&&", "!", "MRI", ".", "isVirtualRegister", "(", "DestReg", ")", ")", "LdReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "<=", "<NUM_LIT>", "&&", "NumBytes", ">=", "<NUM_LIT>", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "NumBytes", "<", "<NUM_LIT>", "&&", "NumBytes", ">=", "-", "<NUM_LIT>", "&&", "CanChangeCC", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "if", "(", "ST", ".", "genExecuteOnly", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "LdReg", ",", "<NUM_LIT>", ",", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MIFlags", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "<STR_LIT>", ":", "(", "(", "isHigh", "||", "!", "CanChangeCC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "MIB", "=", "MIB", ".", "add", "(", "t1CondCodeOp", "(", ")", ")", ";", "if", "(", "DestReg", "==", "<STR_LIT>", "||", "isSub", ")", "MIB", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "LdReg", ",", "RegState", "::", "Kill", ")", ";", "else", "MIB", ".", "addReg", "(", "LdReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo (2)1", "Func": "emitThumbRegPlusImmInReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9123, "Length": 486, "Cover_Rate": 0.9455252918287937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VecRegBitWidth", "=", "VF", "*", "LoadSize", ";", "if", "(", "VecRegBitWidth", ">", "<NUM_LIT>", "&&", "VecTy", "->", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "/", "LoadSize", ";", "return", "VF", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo15", "Func": "getLoadVectorFactor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9124, "Length": 30, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_crc_builtin_datum", "*", "d", "=", "&", "aarch64_crc_builtin_data", "[", "i", "]", ";", "tree", "argtype", "=", "aarch64_simd_builtin_std_type", "(", "d", "->", "mode", ",", "qualifier_unsigned", ")", ";", "tree", "ftype", "=", "build_function_type_list", "(", "usi_type", ",", "usi_type", ",", "argtype", ",", "NULL_TREE", ")", ";", "tree", "attrs", "=", "aarch64_get_attributes", "(", "FLAG_NONE", ",", "d", "->", "mode", ")", ";", "tree", "fndecl", "=", "aarch64_general_add_builtin", "(", "d", "->", "name", ",", "ftype", ",", "d", "->", "fcode", ",", "attrs", ")", ";", "aarch64_builtin_decls", "[", "d", "->", "fcode", "]", "=", "fndecl", ";"], "ground_truth": ["}"], "File": "aarch64-builtins", "Func": "aarch64_init_crc32_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9125, "Length": 76, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "GBZ80FrameLowering", "Func": "getPassName", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9126, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "ground_truth": ["Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";"], "File": "ARMISelDAGToDAG42", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9127, "Length": 176, "Cover_Rate": 0.5131195335276968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "part", "=", "XVECEXP", "(", "pattern", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "part", ")", "==", "USE", "&&", "GET_MODE", "(", "XEXP", "(", "part", ",", "<NUM_LIT>", ")", ")", "==", "Pmode", "&&", "GENERAL_REGISTER_P", "(", "true_regnum", "(", "XEXP", "(", "part", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "XEXP", "(", "part", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "extract_sfunc_addr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9128, "Length": 55, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_addxf3", "(", "e1", ",", "e1", ",", "e2", ")", ")", ";", "ix86_emit_i387_log1p", "(", "e2", ",", "e1", ")", ";", "emit_insn", "(", "gen_testqi_ext_1_ccno", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_EQ", "(", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "jump_label", ")", ",", "pc_rtx", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["JUMP_LABEL", "(", "insn", ")", "=", "jump_label", ";"], "File": "i386-expand", "Func": "ix86_emit_i387_asinh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9129, "Length": 85, "Cover_Rate": 0.31954887218045114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "return", ";", "}", "if", "(", "InConstantPool", "&&", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";", "InConstantPool", "=", "false", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "if", "(", "!", "InConstantPool", ")", "{", "OutStreamer", ".", "EmitDataRegion", "(", "MCDR_DataRegion", ")", ";", "InConstantPool", "=", "true", ";", "}"], "ground_truth": ["OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";"], "File": "MipsAsmPrinter64", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9130, "Length": 108, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmp_epu16_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ",", "const", "int", "__P", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_ucmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_cmp_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9131, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vaddlvq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9132, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "FISCInstrInfo", "Func": "copyPhysReg", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9133, "Length": 59, "Cover_Rate": 0.9672131147540983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "PVT", "==", "<STR_LIT>", "||", "PVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Op", "=", "<NUM_LIT>", ";", "unsigned", "VR", "=", "<NUM_LIT>", ";", "Reloc", "::", "Model", "RM", "=", "MF", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", ";", "bool", "UseImmLabel", "=", "(", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "&&", "(", "RM", "==", "Reloc", "::", "Static", "||", "RM", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "if", "(", "UseImmLabel", ")", "{", "Op", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "TRC", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "VR", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "Op", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VR", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "DispatchBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VR", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "DispatchBB", ",", "Subtarget", ".", "classifyBlockAddressReference", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "addFrameReference", "(", "MIB", ",", "FI", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "UseImmLabel", ")", "MIB", ".", "addMBB", "(", "DispatchBB", ")", ";"], "File": "X86ISelLowering148", "Func": "SetupEntryBlockForSjLj", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9134, "Length": 275, "Cover_Rate": 0.710594315245478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ompactTargetMachine", "::", "<ISA_LIT>ompactTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "ARCompactTargetMachine", "Func": "ARCompactTargetMachine", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9135, "Length": 85, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DownBlk", "=", "TrueMBB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HeadMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "succ_size", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "while", "(", "DownBlk", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DownBlk", "->", "getNumber", "(", ")", ";", ")", ";", "if", "(", "singlePathTo", "(", "FalseMBB", ",", "DownBlk", ")", "==", "SinglePath_InPath", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "Num", "+=", "cloneOnSideEntryTo", "(", "HeadMBB", ",", "TrueMBB", ",", "DownBlk", ")", ";", "Num", "+=", "cloneOnSideEntryTo", "(", "HeadMBB", ",", "FalseMBB", ",", "DownBlk", ")", ";", "numClonedBlock", "+=", "Num", ";", "Num", "+=", "serialPatternMatch", "(", "*", "HeadMBB", "->", "succ_begin", "(", ")", ")", ";", "Num", "+=", "serialPatternMatch", "(", "*", "std", "::", "next", "(", "HeadMBB", "->", "succ_begin", "(", ")", ")", ")", ";", "Num", "+=", "ifPatternMatch", "(", "HeadMBB", ")", ";", "assert", "(", "Num", ">", "<NUM_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "AMDILCFGStructurizer12", "Func": "handleJumpintoIfImp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9136, "Length": 169, "Cover_Rate": 0.7477876106194691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getNumFlatOffsetBits", "(", "bool", "Signed", ")", "const", "{", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "return", "Signed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "Signed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo111", "Func": "getNumFlatOffsetBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9137, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "STI", ".", "isTargetWin64", "(", ")", ")", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "ground_truth": ["if", "(", "!", "IgnoreSPUpdates", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "getFrameIndexReferencePreferSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9138, "Length": 92, "Cover_Rate": 0.6258503401360545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "scratch2", "=", "gen_rtx_REG", "(", "Pmode", ",", "RV_REGNUM", ")", ";", "emit_move_insn", "(", "scratch2", ",", "GEN_INT", "(", "hi", ")", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "scratch", ",", "scratch2", ")", ")", ";", "}", "tmp", "=", "plus_constant", "(", "Pmode", ",", "scratch", ",", "lo", ")", ";", "tmp", "=", "gen_rtx_MEM", "(", "Pmode", ",", "tmp", ")", ";", "emit_move_insn", "(", "scratch", ",", "tmp", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "this_rtx", ",", "scratch", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "SYMBOL_REF_LOCAL_P", "(", "funexp", ")", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ",", "const0_rtx", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_barrier", "(", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "assemble_start_function", "(", "thunk_fndecl", ",", "fnname", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";"], "File": "or1k", "Func": "or1k_output_mi_thunk", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9139, "Length": 179, "Cover_Rate": 0.44527363184079605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SpilledCSRegs", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "getSpilledCSRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9140, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "MCContext", "&", "ctx", ",", "MCInstrInfo", "const", "&", "MCII", ")", ":", "Ctx", "(", "ctx", ")", ",", "MCII", "(", "MCII", ")", "{"], "ground_truth": ["}"], "File": "ECLairMCCodeEmitter", "Func": "ECLairMCCodeEmitter", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9141, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mep_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["if", "(", "GET_MODE", "(", "insn", ")", "==", "BImode", "&&", "get_attr_slots", "(", "insn", ")", "!=", "SLOTS_CORE", ")", "fputc", "(", "'+'", ",", "asm_out_file", ")", ";"], "File": "mep", "Func": "mep_final_prescan_insn", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9142, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EXCESS_PRECISION_TYPE_STANDARD", ":", "case", "EXCESS_PRECISION_TYPE_IMPLICIT", ":", "if", "(", "!", "TARGET_80387", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "else", "if", "(", "!", "TARGET_MIX_SSE_I387", ")", "{", "if", "(", "!", "TARGET_SSE_MATH", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_LONG_DOUBLE", ";", "else", "if", "(", "TARGET_SSE2", ")", "return", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ";", "}", "return", "(", "type", "==", "EXCESS_PRECISION_TYPE_STANDARD", "?", "FLT_EVAL_METHOD_PROMOTE_TO_FLOAT", ":", "FLT_EVAL_METHOD_UNPREDICTABLE", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "FLT_EVAL_METHOD_UNPREDICTABLE", ";"], "ground_truth": ["}"], "File": "i3866", "Func": "ix86_excess_precision", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9143, "Length": 60, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Opc", "=", "Align", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "unsigned", "Opc", "=", "Align", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "Align", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonInstrInfo21", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9144, "Length": 273, "Cover_Rate": 0.39280575539568346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmBackend (2)", "Func": "getNumFixupKinds", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9145, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_loadu_epi8", "(", "__m512i", "__W", ",", "__mmask64", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_loaddquqi512_mask", "(", "(", "__v64qi", "*", ")", "__P", ",", "(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_mask_loadu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9146, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "offset", "=", "callee_save_size", "-", "UNITS_PER_WORD", ";", "}", "else", "{", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "A9_REG", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "total_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "note_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "offset", "=", "total_size", "-", "UNITS_PER_WORD", ";", "}", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "++", "regno", ")", "{", "if", "(", "xtensa_call_save_reg", "(", "regno", ")", ")", "{", "rtx", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "}", "if", "(", "total_size", ">", "<NUM_LIT>", "||", "(", "!", "callee_save_size", "&&", "total_size", ">", "<NUM_LIT>", ")", ")", "{", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "A9_REG", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "total_size", "-", "callee_save_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "note_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "callee_save_size", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "cfun", "->", "machine", "->", "set_frame_ptr_insn", ")", "{", "rtx_insn", "*", "first", ";", "push_topmost_sequence", "(", ")", ";", "first", "=", "get_insns", "(", ")", ";", "pop_topmost_sequence", "(", ")", ";", "for", "(", "insn", "=", "first", ";", "insn", "!=", "cfun", "->", "machine", "->", "set_frame_ptr_insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{"], "ground_truth": ["PATTERN", "(", "insn", ")", "=", "replace_rtx", "(", "copy_rtx", "(", "PATTERN", "(", "insn", ")", ")", ",", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";"], "File": "xtensa", "Func": "xtensa_expand_prologue", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9147, "Length": 356, "Cover_Rate": 0.4883401920438957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregoiv2di_ssps", "(", "__o", ",", "(", "poly64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__builtin_aarch64_st2v2di", "(", "(", "__builtin_aarch64_simd_di", "*", ")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon4_vst2q_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9148, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", "=", "IES_GT", ";", "IC", ".", "pushOperator", "(", "IC_GT", ")", ";", "break", ";", "}"], "ground_truth": ["PrevState", "=", "CurrState", ";"], "File": "X86AsmParser (2)4", "Func": "onGT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9149, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "(", "int64_t", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ThumbRegisterInfo13", "Func": "emitThumb2LoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9150, "Length": 64, "Cover_Rate": 0.367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "unsigned", "NumLanes", "=", "Size", "/", "<NUM_LIT>", ";", "if", "(", "NumLanes", ">", "WaveSize", ")", "return", "false", ";", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumVGPRSpillLanes", ")", "{", "Register", "LaneVGPR", ";", "unsigned", "VGPRIndex", "=", "(", "NumVGPRSpillLanes", "%", "WaveSize", ")", ";", "if", "(", "VGPRIndex", "==", "<NUM_LIT>", ")", "{", "LaneVGPR", "=", "TRI", "->", "findUnusedRegister", "(", "MRI", ",", "&", "<STR_LIT>", ",", "MF", ")", ";"], "ground_truth": ["if", "(", "LaneVGPR", "==", "<STR_LIT>", ")", "{"], "File": "SIMachineFunctionInfo15", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9151, "Length": 144, "Cover_Rate": 0.4311377245508982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";"], "File": "Mips16ISelLowering (2)", "Func": "emitSeliT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9152, "Length": 113, "Cover_Rate": 0.3343195266272189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", "||", "MI", ".", "readsRegister", "(", "<STR_LIT>", ")", ")", "UsedVL", "=", "true", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", "||", "MI", ".", "readsRegister", "(", "<STR_LIT>", ")", ")", "UsedVTYPE", "=", "true", ";", "if", "(", "!", "isVectorConfigInstr", "(", "MI", ")", ")", "continue", ";", "if", "(", "PrevMI", ")", "{", "if", "(", "!", "UsedVL", "&&", "!", "UsedVTYPE", ")", "{", "ToDelete", ".", "push_back", "(", "PrevMI", ")", ";", "}", "else", "if", "(", "!", "UsedVTYPE", "&&", "isVLPreservingConfig", "(", "MI", ")", ")", "{", "PrevMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "ToDelete", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "PrevMI", "=", "&", "MI", ";", "UsedVL", "=", "false", ";", "UsedVTYPE", "=", "false", ";", "Register", "VRegDef", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "VRegDef", "!=", "<STR_LIT>", "&&", "!", "(", "VRegDef", ".", "isVirtual", "(", ")", "&&", "MRI", "->", "use_nodbg_empty", "(", "VRegDef", ")", ")", ")", "UsedVL", "=", "true", ";"], "File": "RISCVInsertVSETVLI6", "Func": "doLocalPostpass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9153, "Length": 180, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "tilepro_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "decl", "!=", "NULL", ";"], "File": "tilepro", "Func": "tilepro_function_ok_for_sibcall", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9154, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "contains", "(", "const", "T", "&", "container", ",", "const", "U", "&", "contained", ")", "{", "return", "container", ".", "count", "(", "contained", ")", ";"], "ground_truth": ["}"], "File": "Relooper3", "Func": "contains", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9155, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "assert", "(", "Amount", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "Amount", "/=", "<NUM_LIT>", ";"], "ground_truth": ["bool", "isU6", "=", "isImmU6", "(", "Amount", ")", ";"], "File": "XCoreFrameLowering36", "Func": "eliminateCallFramePseudoInstr", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9156, "Length": 119, "Cover_Rate": 0.4204946996466431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "unsigned", "long", "long", "sh_media_MSHLLD_W", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "int", "mn", ")", "{", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_MSHLLD_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9157, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsriq_m_n_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vsriq_m_n_uv16qi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vsriq_m_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9158, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "Offset", ";", "}", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "isFixed", "||", "(", "hasMovingSP", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "else", "if", "(", "hasMovingSP", ")", "{", "assert", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "{", "if", "(", "FPOffset", ">=", "-", "<NUM_LIT>", "&&", "FPOffset", "<", "<NUM_LIT>", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "}", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "if", "(", "Offset", ">=", "<NUM_LIT>", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Offset", "<=", "<NUM_LIT>", ")", "return", "Offset", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "FPOffset", ">=", "-", "<NUM_LIT>", "&&", "FPOffset", "<", "<NUM_LIT>", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "else", "if", "(", "Offset", ">", "(", "FPOffset", "<", "<NUM_LIT>", "?", "-", "FPOffset", ":", "FPOffset", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{"], "ground_truth": ["FrameReg", "=", "RegInfo", "->", "getBaseRegister", "(", ")", ";"], "File": "ARMFrameLowering101", "Func": "ResolveFrameIndexReference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9159, "Length": 215, "Cover_Rate": 0.513126491646778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "PredReg", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstruction", "(", "MI", ",", "NewMI", ")", ";"], "ground_truth": ["if", "(", "!", "MI", ")", "return", "nullptr", ";"], "File": "ARMBaseInstrInfo105", "Func": "commuteInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9160, "Length": 51, "Cover_Rate": 0.408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_PCS_SaveList", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo42", "Func": "getCalleeSavedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9161, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getType", "(", ")", "!=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "||", "!", "(", "(", "Subtarget", "->", "hasSSE1", "(", ")", "&&", "RetVT", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "RetVT", "==", "<STR_LIT>", ")", ")", ")", "return", "false", ";", "const", "Value", "*", "CmpLHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "CmpRHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "CmpInst", "::", "Predicate", "Predicate", "=", "optimizeCmpPredicate", "(", "CI", ")", ";", "if", "(", "Predicate", "==", "CmpInst", "::", "FCMP_ORD", "||", "Predicate", "==", "CmpInst", "::", "FCMP_UNO", ")", "{", "const", "auto", "*", "CmpRHSC", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CmpRHS", ")", ";", "if", "(", "CmpRHSC", "&&", "CmpRHSC", "->", "isNullValue", "(", ")", ")", "CmpRHS", "=", "CmpLHS", ";", "}", "unsigned", "CC", ";", "bool", "NeedSwap", ";", "std", "::", "tie", "(", "CC", ",", "NeedSwap", ")", "=", "get<ISA_LIT>SSEConditionCode", "(", "Predicate", ")", ";", "if", "(", "CC", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "NeedSwap", ")", "std", "::", "swap", "(", "CmpLHS", ",", "CmpRHS", ")", ";", "static", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "HasAVX", "=", "Subtarget", "->", "hasAVX", "(", ")", ";", "unsigned", "*", "Opc", "=", "nullptr", ";", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "HasAVX", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "&", "OpcTable", "[", "<NUM_LIT>", "]", "[", "HasAVX", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "bool", "LHSIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";", "bool", "RHSIsKill", "=", "hasTrivialKill", "(", "RHS", ")", ";", "unsigned", "CmpLHSReg", "=", "getRegForValue", "(", "CmpLHS", ")", ";", "bool", "CmpLHSIsKill", "=", "hasTrivialKill", "(", "CmpLHS", ")", ";", "unsigned", "CmpRHSReg", "=", "getRegForValue", "(", "CmpRHS", ")", ";"], "ground_truth": ["bool", "CmpRHSIsKill", "=", "hasTrivialKill", "(", "CmpRHS", ")", ";"], "File": "X86FastISel (2)1", "Func": "X86FastEmitSSESelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9162, "Length": 380, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "LittleEndian", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "LittleEndian", ")", "{", "initReciprocals", "(", "*", "this", ",", "Subtarget", ")", ";", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine12", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9163, "Length": 115, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_smin_scal_v2si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vminv_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9164, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TLS_LDO32", ":", "fputs", "(", "<STR_LIT>", ",", "fp", ")", ";", "break", ";", "case", "TLS_IE32", ":", "fputs", "(", "<STR_LIT>", ",", "fp", ")", ";", "break", ";", "case", "TLS_LE32", ":", "fputs", "(", "<STR_LIT>", ",", "fp", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "reloc", ")", "{", "case", "TLS_GD32", ":", "case", "TLS_LDM32", ":", "case", "TLS_IE32", ":", "fputs", "(", "<STR_LIT>", ",", "fp", ")", ";", "output_addr_const", "(", "fp", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", ",", "fp", ")", ";", "output_addr_const", "(", "fp", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputc", "(", "')'", ",", "fp", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "arm3", "Func": "arm_emit_tls_decoration", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9165, "Length": 110, "Cover_Rate": 0.5583756345177665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPCR", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype_get_fpr", ",", "AARCH64_BUILTIN_GET_FPCR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPCR", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype_set_fpr", ",", "AARCH64_BUILTIN_SET_FPCR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_GET_FPSR", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype_get_fpr", ",", "AARCH64_BUILTIN_GET_FPSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_SET_FPSR", "]", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype_set_fpr", ",", "AARCH64_BUILTIN_SET_FPSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";"], "ground_truth": ["aarch64_fp16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";"], "File": "aarch64-builtins3", "Func": "aarch64_init_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9166, "Length": 87, "Cover_Rate": 0.5506329113924051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "<ISA_LIT>InstrInfo", "::", "create", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", "{", "return", "new", "<ISA_LIT>InstrInfo", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "SICInstrInfo", "Func": "create", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9167, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>_CCState", "::", "HandleByVal", "(", "unsigned", "ValNo", ",", "EVT", "ValVT", ",", "EVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "int", "MinSize", ",", "int", "MinAlign", ",", "<STR_LIT>", "ArgFlags", ")", "{"], "ground_truth": ["unsigned", "Align", "=", "ArgFlags", ".", "getByValAlign", "(", ")", ";"], "File": "HexagonCallingConvLower", "Func": "HandleByVal", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9168, "Length": 38, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalObject", "*", "GO", "=", "GV", "->", "getBaseObject", "(", ")", ";", "if", "(", "GO", "&&", "TLOF", "->", "IsGlobalInSmallSection", "(", "GO", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN64", "(", ")", ")", ";", "return", "Subtarget", ".", "hasSym32", "(", ")", "?", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ":", "getAddrNonPICSym64", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", ")", "return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ",", "GV", "->", "isThreadLocal", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "useXGOT", "(", ")", "||", "HugeGOT", ")", "return", "getAddrGlobalLargeGOT", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "GV", "->", "isThreadLocal", "(", ")", ")", ";"], "ground_truth": ["return", "getAddrGlobal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "(", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "GV", "->", "isThreadLocal", "(", ")", ")", ";"], "File": "MipsISelLowering66", "Func": "lowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9169, "Length": 232, "Cover_Rate": 0.39522998296422485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "XLenVT", "==", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "EltVT", "=", "N", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "EltVT", ".", "bitsLT", "(", "XLenVT", ")", ")", "{", "SplatImm", "=", "SignExtend64", "(", "SplatImm", ",", "EltVT", ".", "getSizeInBits", "(", ")", ")", ";", "}", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "SplatImm", ")", ")", "return", "false", ";"], "ground_truth": ["SplatVal", "=", "CurDAG", "->", "getTargetConstant", "(", "SplatImm", ",", "SDLoc", "(", "N", ")", ",", "XLenVT", ")", ";"], "File": "RISCVISelDAGToDAG2", "Func": "selectVSplatSimm5", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9170, "Length": 85, "Cover_Rate": 0.4941860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_f64", "(", "float64_t", "*", "a", ",", "float64x1_t", "b", ")", "{", "*", "a", "=", "b", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vst1_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9171, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_cgthi", "(", "qword", "a", ",", "signed", "short", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_cmpgt", "(", "(", "vec_short8", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_cgthi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9172, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MV66", ")", "return", "<STR_LIT>", ";", "if", "(", "MV67", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "MV67T", ")", "return", "<STR_LIT>", ";"], "File": "HexagonMCTargetDesc31", "Func": "HexagonGetArchVariant", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9173, "Length": 21, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", "->", "isThumb2", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "case", "CodeModel", "::", "Default", ":", "case", "CodeModel", "::", "Kernel", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "case", "CodeModel", "::", "Large", ":", "case", "CodeModel", "::", "JITDefault", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering37", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9174, "Length": 212, "Cover_Rate": 0.4669603524229075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Name", ".", "find", "(", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "Name", ".", "endswith", "(", "<STR_LIT>", ")", "||", "Name", ".", "endswith", "(", "<STR_LIT>", ")", ")", "DblSpaced", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMDisassemblerCore", "Func": "DisassembleNLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9175, "Length": 77, "Cover_Rate": 0.32489451476793246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "VA1", ".", "getValNo", "(", ")", ",", "VA1", ".", "getValVT", "(", ")", ",", "State", ".", "AllocateStack", "(", "XLenInBytes", ",", "StackAlign", ")", ",", "VA1", ".", "getLocVT", "(", ")", ",", "CCValAssign", "::", "Full", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo2", ",", "ValVT2", ",", "State", ".", "AllocateStack", "(", "XLenInBytes", ",", "Align", "(", "XLenInBytes", ")", ")", ",", "LocVT2", ",", "CCValAssign", "::", "Full", ")", ")", ";", "return", "false", ";", "}", "if", "(", "Register", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo2", ",", "ValVT2", ",", "Reg", ",", "LocVT2", ",", "CCValAssign", "::", "Full", ")", ")", ";", "}", "else", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo2", ",", "ValVT2", ",", "State", ".", "AllocateStack", "(", "XLenInBytes", ",", "Align", "(", "XLenInBytes", ")", ")", ",", "LocVT2", ",", "CCValAssign", "::", "Full", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "CC_RISCVAssign2XLen", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9176, "Length": 148, "Cover_Rate": 0.5648854961832062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "poly16x4x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld4_dupv4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld4_dup_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9177, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AlwaysInline", "&&", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Size", ",", "APInt", "(", "SizeBitWidth", ",", "<NUM_LIT>", ")", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "*", "DAG", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "XCoreSelectionDAGInfo17", "Func": "EmitTargetCodeForMemcpy", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9178, "Length": 186, "Cover_Rate": 0.6966292134831461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "n_ready", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "ia64_final_schedule", ")", "{", "int", "deleted", "=", "<NUM_LIT>", ";", "int", "nr_need_stop", "=", "<NUM_LIT>", ";", "for", "(", "insnp", "=", "ready", ";", "insnp", "<", "e_ready", ";", "insnp", "++", ")", "if", "(", "safe_group_barrier_needed", "(", "*", "insnp", ")", ")", "nr_need_stop", "++", ";", "if", "(", "reorder_type", "==", "<NUM_LIT>", "&&", "n_ready", "==", "nr_need_stop", ")", "return", "<NUM_LIT>", ";", "if", "(", "reorder_type", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "insnp", "=", "e_ready", ";", "while", "(", "insnp", "--", ">", "ready", "+", "deleted", ")", "while", "(", "insnp", ">=", "ready", "+", "deleted", ")", "{", "rtx_insn", "*", "insn", "=", "*", "insnp", ";", "if", "(", "!", "safe_group_barrier_needed", "(", "insn", ")", ")", "break", ";", "memmove", "(", "ready", "+", "<NUM_LIT>", ",", "ready", ",", "(", "insnp", "-", "ready", ")", "*", "sizeof", "(", "rtx", ")", ")", ";", "*", "ready", "=", "insn", ";", "deleted", "++", ";", "}", "n_ready", "-=", "deleted", ";", "ready", "+=", "deleted", ";", "}", "current_cycle", "=", "clock_var", ";", "if", "(", "reload_completed", "&&", "mem_ops_in_group", "[", "clock_var", "%", "<NUM_LIT>", "]", ">=", "ia64_max_memory_insns", ")", "{", "int", "moved", "=", "<NUM_LIT>", ";", "insnp", "=", "e_ready", ";", "while", "(", "insnp", "--", ">", "ready", "+", "moved", ")", "while", "(", "insnp", ">=", "ready", "+", "moved", ")", "{", "rtx_insn", "*", "insn", "=", "*", "insnp", ";", "if", "(", "!", "is_load_p", "(", "insn", ")", ")", "break", ";", "memmove", "(", "ready", "+", "<NUM_LIT>", ",", "ready", ",", "(", "insnp", "-", "ready", ")", "*", "sizeof", "(", "rtx", ")", ")", ";", "*", "ready", "=", "insn", ";", "moved", "++", ";", "}", "n_ready", "-=", "moved", ";", "ready", "+=", "moved", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_dfa_sched_reorder", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9179, "Length": 249, "Cover_Rate": 0.5331905781584583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_LO", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "}", "else", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "DLXAsmParser", "Func": "addLoImm16Operands", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9180, "Length": 74, "Cover_Rate": 0.36097560975609755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineVTRUNC", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "combineAndnp", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinFMax", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinNumFMaxNum", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combine<ISA_LIT>INT_TO_FP", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineCVTP2I_CVTTP2I", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSignExtendInReg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineExtInVec", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combine<ISA_LIT>SetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBrCond", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorPack", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorShiftVar", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorShiftImm", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorInsert", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineShuffle", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMA", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering168", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9181, "Length": 513, "Cover_Rate": 0.36642857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "return", "Result", ";", "}", "else", "if", "(", "Subtarget", "->", "isRWPI", "(", ")", "&&", "!", "IsRO", ")", "{", "SDValue", "RelAddr", ";", "if", "(", "Subtarget", "->", "useMovt", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", "{", "++", "NumMovwMovt", ";", "SDValue", "G", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "G", ")", ";", "}", "else", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";"], "ground_truth": ["RelAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9182, "Length": 175, "Cover_Rate": 0.30701754385964913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineJumpTableInfo", "::", "EK_BlockAddress", ";"], "ground_truth": ["}"], "File": "HSAILISelLowering", "Func": "getJumpTableEncoding", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9183, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "get<ISA_LIT>RegisterNumbering", "(", "PReg", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "SIndex", "+", "<NUM_LIT>", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "get<ISA_LIT>RegisterNumbering", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Size", "<", "<NUM_LIT>", "||", "Count", "<", "<NUM_LIT>", ")", "&&", "RegNum", "==", "PRegNum", "+", "<NUM_LIT>", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]", ".", "Position", ")", "insertAfter", "=", "i", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9184, "Length": 243, "Cover_Rate": 0.5898058252427184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", "<<", "Name", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "XCoreMCTargetDesc (2)", "Func": "emitCCTopFunction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9185, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "{", "SDValue", "imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Subtarget", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "Opc", "=", "Subtarget", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "VT", "=", "Subtarget", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "Opc", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "}", "}", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "Node", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "ResNode", "==", "NULL", "||", "ResNode", "==", "Node", ")", "Node", "->", "dump", "(", "CurDAG", ")", ";", "else", "ResNode", "->", "dump", "(", "CurDAG", ")", ";"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "RISCVISelDAGToDAG (2)", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9186, "Length": 185, "Cover_Rate": 0.6423611111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "reg", "==", "AMDGPU", "::", "VCC", ")", "{", "VCCUsed", "=", "true", ";", "continue", ";", "}", "switch", "(", "reg", ")", "{", "default", ":", "break", ";", "case", "AMDGPU", "::", "EXEC", ":", "case", "AMDGPU", "::", "M0", ":", "continue", ";", "}", "if", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_64RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_96RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_128RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_128RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_256RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";"], "ground_truth": ["width", "=", "<NUM_LIT>", ";"], "File": "AMDGPUAsmPrinter4", "Func": "EmitProgramInfoSI", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9187, "Length": 221, "Cover_Rate": 0.33947772657450076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "(", "Bops", ")", "/", "sizeof", "(", "Bops", "[", "<NUM_LIT>", "]", ")", ";", "++", "i", ")", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Bops", "[", "i", "]", ")", "{", "BI", "=", "MI", ";", "++", "insInBops", ";", "}", "}", "}", "if", "(", "insInBops", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "insInBops", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}"], "ground_truth": ["return", "BI", ";"], "File": "SNITCHFrepLoops", "Func": "findBranchInstruction", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9188, "Length": 76, "Cover_Rate": 0.4550898203592814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_min_round_sd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_minsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_min_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9189, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_packs_epi16", "(", "__mmask16", "__M", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_packsswb128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_packs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9190, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "(", "EncVal", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "decodeAdvSIMDModImmType4", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9191, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "ArgInfo", "RetInfo", "(", "VReg", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "RetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "RetInfo", ",", "SplitVTs", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VReg", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";"], "ground_truth": ["return", "handleAssignments", "(", "MIRBuilder", ",", "SplitVTs", ",", "RetHandler", ")", ";"], "File": "ARMCallLowering13", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9192, "Length": 167, "Cover_Rate": 0.7292576419213974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "<NUM_LIT>", ";", "a", "<=", "MaxLogAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "<NUM_LIT>", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "Size", "<<", "<STR_LIT>", "<<", "Align", "<<", "'\\n'", ")", ";", "}", "LLVM_DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass52", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9193, "Length": 144, "Cover_Rate": 0.43373493975903615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Immediate", ";"], "ground_truth": ["}"], "File": "MBlazeAsmParser1", "Func": "isImm", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9194, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "arm_builtin_vectorized_function", "(", "unsigned", "int", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "bool", "out_unsigned_p", "=", "TYPE_UNSIGNED", "(", "type_out", ")", ";", "if", "(", "!", "TARGET_NEON", ")", "return", "NULL_TREE", ";", "if", "(", "TREE_CODE", "(", "type_out", ")", "!=", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type_in", ")", "!=", "VECTOR_TYPE", ")", "return", "NULL_TREE", ";", "out_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_out", ")", ")", ";", "out_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ";", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "in_n", "=", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ";", "(", "TARGET_FPU_ARMV8", "\\", "&&", "flag_unsafe_math_optimizations", "\\", "&&", "ARM_CHECK_BUILTIN_MODE_1", "(", "C", ")", ")", "(", "out_mode", "==", "SFmode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "C", ")", "(", "ARM_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ")", "\\", "?", "arm_builtin_decl", "(", "ARM_BUILTIN_NEON_", "##", "N", "##", "v2sf", ",", "false", ")", "\\", ":", "(", "ARM_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ")", "\\", "?", "arm_builtin_decl", "(", "ARM_BUILTIN_NEON_", "##", "N", "##", "v4sf", ",", "false", ")", "\\", ":", "NULL_TREE", ")", ")", "switch", "(", "fn", ")", "{", "CASE_CFN_FLOOR", ":", "return", "ARM_FIND_VRINT_VARIANT", "(", "vrintm", ")", ";"], "ground_truth": ["CASE_CFN_CEIL", ":"], "File": "arm-builtins4", "Func": "arm_builtin_vectorized_function", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9195, "Length": 179, "Cover_Rate": 0.3383742911153119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "LdrOpc", "=", "<STR_LIT>", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "OpFlags", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetILP32", "(", ")", ")", "return", "ResultReg", ";", "unsigned", "Result64", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ")", ".", "addDef", "(", "Result64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ResultReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "return", "Result64", ";", "}", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "OpFlags", ")", ";", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "OpFlags", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64FastISel40", "Func": "materializeGV", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9196, "Length": 222, "Cover_Rate": 0.4911504424778761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vmaxfv4hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmax_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9197, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "RetVT", "==", "<STR_LIT>", ")", "{", "EVT", "DestVT", "=", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getValVT", "(", ")", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "else", "{", "assert", "(", "RVLocs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "CopyVT", "=", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getValVT", "(", ")", ";", "if", "(", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", ")", "CopyVT", "=", "<STR_LIT>", ";", "TargetRegisterClass", "*", "DstRC", "=", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel56", "Func": "FinishCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9198, "Length": 301, "Cover_Rate": 0.76010101010101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isValidCoprocessorNumber", "(", "unsigned", "Num", ",", "const", "FeatureBitset", "&", "featureBits", ")", "{"], "ground_truth": ["if", "(", "featureBits", "[", "<STR_LIT>", "]", "&&", "(", "Num", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "isValidCoprocessorNumber", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9199, "Length": 32, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_rot90_x_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vcmulq_rot90_m_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmulq_rot90_x_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9200, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "Val", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "Val", ">=", "<NUM_LIT>", ")", "break", ";", "}"], "ground_truth": ["if", "(", "Val", ">=", "(", "int", ")", "NumElts", ")", "Val", "-=", "NumElts", "-", "NumLaneElts", ";"], "File": "X86ISelLowering (2)", "Func": "getShufflePALIGNRImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9201, "Length": 47, "Cover_Rate": 0.30718954248366015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "LoongArchSubtarget", "Func": "anchor", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9202, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "<ISA_LIT>SelectLoad", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "cast", "<", "LoadInst", ">", "(", "I", ")", "->", "isAtomic", "(", ")", ")", "return", "false", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM", ";"], "ground_truth": ["if", "(", "!", "<ISA_LIT>SelectAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";"], "File": "X86FastISel (2)", "Func": "X86SelectLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9203, "Length": 71, "Cover_Rate": 0.6893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVBaseInfo", "Func": "roundingModeToString", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9204, "Length": 34, "Cover_Rate": 0.4788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ROUND_MOD_EXPR", ":", "case", "EXACT_DIV_EXPR", ":", "stmt_cost", "=", "ix86_division_cost", "(", "ix86_cost", ",", "mode", ")", ";", "break", ";", "case", "RSHIFT_EXPR", ":", "case", "LSHIFT_EXPR", ":", "case", "LROTATE_EXPR", ":", "case", "RROTATE_EXPR", ":", "{", "tree", "op2", "=", "gimple_assign_rhs2", "(", "stmt_info", "->", "stmt", ")", ";", "stmt_cost", "=", "ix86_shift_rotate_cost", "(", "ix86_cost", ",", "mode", ",", "TREE_CODE", "(", "op2", ")", "==", "INTEGER_CST", ",", "cst_and_fits_in_hwi", "(", "op2", ")", "?", "int_cst_value", "(", "op2", ")", ":", "-", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ",", "NULL", ",", "NULL", ")", ";", "}", "break", ";", "case", "NOP_EXPR", ":", "if", "(", "tree_nop_conversion_p", "(", "TREE_TYPE", "(", "gimple_assign_lhs", "(", "stmt_info", "->", "stmt", ")", ")", ",", "TREE_TYPE", "(", "gimple_assign_rhs1", "(", "stmt_info", "->", "stmt", ")", ")", ")", ")", "stmt_cost", "=", "<NUM_LIT>", ";", "break", ";", "case", "BIT_IOR_EXPR", ":", "case", "ABS_EXPR", ":", "case", "MIN_EXPR", ":", "case", "MAX_EXPR", ":", "case", "BIT_XOR_EXPR", ":", "case", "BIT_AND_EXPR", ":", "case", "BIT_NOT_EXPR", ":", "if", "(", "SSE_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_SSE_MATH", ")", "stmt_cost", "=", "ix86_cost", "->", "sse_op", ";", "else", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "stmt_cost", "=", "ix86_vec_cost", "(", "mode", ",", "ix86_cost", "->", "sse_op", ",", "true", ")", ";", "else", "stmt_cost", "=", "ix86_cost", "->", "add", ";", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "kind", "==", "vec_construct", "&&", "stmt_info", "&&", "STMT_VINFO_TYPE", "(", "stmt_info", ")", "==", "load_vec_info_type", "&&", "STMT_VINFO_MEMORY_ACCESS_TYPE", "(", "stmt_info", ")", "==", "VMAT_ELEMENTWISE", "&&", "TREE_CODE", "(", "DR_STEP", "(", "STMT_VINFO_DATA_REF", "(", "stmt_info", ")", ")", ")", "!=", "INTEGER_CST", ")", "{"], "ground_truth": ["stmt_cost", "=", "ix86_builtin_vectorization_cost", "(", "kind", ",", "vectype", ",", "misalign", ")", ";"], "File": "i3867", "Func": "ix86_add_stmt_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9205, "Length": 235, "Cover_Rate": 0.3277545327754533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxWavesPerCU", "(", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9206, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_avg_epu8", "(", "__m512i", "__W", ",", "__mmask64", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pavgb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_avg_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9207, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Src1ModIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "int", "Src2ModIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2_modifiers", ")", ";", "MI", ".", "removeOperand", "(", "Src2ModIdx", ")", ";", "MI", ".", "removeOperand", "(", "Src1ModIdx", ")", ";", "MI", ".", "removeOperand", "(", "Src0ModIdx", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "removeModOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9208, "Length": 46, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "clr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9209, "Length": 17, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "depth", ";", "++", "i", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering77", "Func": "LowerFRAMEADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9210, "Length": 64, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "CatchRetTarget", "=", "CatchRet", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "CatchRetTarget", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "CatchRetTarget", ")", ";", "}", "CatchRetTarget", "->", "setHasAddressTaken", "(", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering75", "Func": "emitCatchRetReturnValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9211, "Length": 101, "Cover_Rate": 0.608433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SwitchToEHSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ",", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer", "Func": "SwitchToExTabSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9212, "Length": 22, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "T", "==", "UDATA_SHR", ";"], "ground_truth": ["}"], "File": "PIC16Section", "Func": "isUDATA_SHR_Type", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9213, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_int_mode", "(", "type", ",", "Pmode", ")", ";"], "ground_truth": ["}"], "File": "riscv-v", "Func": "get_avl_type_rtx", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9214, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine18", "Func": "getInstrInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9215, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSMRD", "(", "*", "FirstLdSt", ")", "&&", "isSMRD", "(", "*", "SecondLdSt", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "isMUBUF", "(", "*", "FirstLdSt", ")", "||", "isMTBUF", "(", "*", "FirstLdSt", ")", ")", "&&", "(", "isMUBUF", "(", "*", "SecondLdSt", ")", "||", "isMTBUF", "(", "*", "SecondLdSt", ")", ")", ";"], "File": "SIInstrInfo19", "Func": "shouldClusterLoads", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9216, "Length": 46, "Cover_Rate": 0.5054945054945055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsertPt", "=", "++", "cast", "<", "Instruction", ">", "(", "Ptr", ")", "->", "getIterator", "(", ")", ";", "assert", "(", "InsertPt", "!=", "InsertPt", "->", "getParent", "(", ")", "->", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "Instruction", "*", "PtrInGlobal", "=", "new", "AddrSpaceCastInst", "(", "Ptr", ",", "PointerType", "::", "getWithSamePointeeType", "(", "cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ",", "ADDRESS_SPACE_GLOBAL", ")", ",", "Ptr", "->", "getName", "(", ")", ",", "&", "*", "InsertPt", ")", ";"], "ground_truth": ["Value", "*", "PtrInGeneric", "=", "new", "AddrSpaceCastInst", "(", "PtrInGlobal", ",", "Ptr", "->", "getType", "(", ")", ",", "Ptr", "->", "getName", "(", ")", ",", "&", "*", "InsertPt", ")", ";"], "File": "NVPTXLowerArgs (2)", "Func": "markPointerAsGlobal", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9217, "Length": 98, "Cover_Rate": 0.5444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "lm32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "first_anon_arg", ";", "tree", "fntype", ";", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "if", "(", "stdarg_p", "(", "fntype", ")", ")", "first_anon_arg", "=", "*", "cum", "+", "LM32_FIRST_ARG_REG", ";"], "ground_truth": ["else", "{"], "File": "lm322", "Func": "lm32_setup_incoming_varargs", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9218, "Length": 59, "Cover_Rate": 0.34104046242774566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "ArgIdx", ":", "enumerate", "(", "Args", ")", ")", "{", "MVT", "ArgVT", "=", "ArgIdx", ".", "value", "(", ")", ".", "VT", ";"], "ground_truth": ["if", "(", "ArgVT", ".", "isScalableVector", "(", ")", "&&", "ArgVT", ".", "getVectorElementType", "(", ")", ".", "SimpleTy", "==", "<STR_LIT>", ")", "return", "ArgIdx", ".", "index", "(", ")", ";"], "File": "RISCVISelLowering7", "Func": "preAssignMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9219, "Length": 49, "Cover_Rate": 0.7101449275362319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FixFSMULD", "::", "FixFSMULD", "(", ")", ":", "LEONMachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "LeonPasses5", "Func": "FixFSMULD", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9220, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "Immed", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "(", "Immed", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Immed", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering102", "Func": "isLegalAddImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9221, "Length": 28, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "(", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AVRISelLowering", "Func": "isCopyMulResult", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9222, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpNo", "==", "<NUM_LIT>", ")", "{", "return", "Error", "(", "Lexer", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "return", "ParsePredicateOperand", "(", "Operands", ")", ";", "}", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "StringRef", "Mnemonic", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getToken", "(", ")", ";", "if", "(", "isPredSrcOperand", "(", "Mnemonic", ",", "OpNo", ")", ")", "{", "return", "ParsePredicateOperand", "(", "Operands", ",", "true", ")", ";", "}", "return", "ParseRegister", "(", "Operands", ")", ";", "}"], "ground_truth": ["if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{"], "File": "PatmosAsmParser", "Func": "ParseOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9223, "Length": 95, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "forceScalarizeMaskedGather", "(", "VTy", ",", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo21", "Func": "forceScalarizeMaskedScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9224, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", "->", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine100", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9225, "Length": 29, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "auto", "SplitVT", ":", "SplitVTs", ")", "{", "Type", "*", "SplitTy", "=", "SplitVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SplitArgs", ".", "push_back", "(", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "SplitTy", ",", "DL", ")", ")", ",", "SplitTy", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", "}", ")", ";", "if", "(", "NeedsRegBlock", ")", "SplitArgs", ".", "back", "(", ")", ".", "Flags", ".", "setInConsecutiveRegs", "(", ")", ";", "}", "SplitArgs", ".", "back", "(", ")", ".", "Flags", ".", "setInConsecutiveRegsLast", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Offsets", ".", "size", "(", ")", ";", "++", "i", ")", "PerformArgSplit", "(", "SplitArgs", "[", "FirstRegIdx", "+", "i", "]", ".", "Reg", ",", "Offsets", "[", "i", "]", "*", "<NUM_LIT>", ")", ";"], "File": "AArch64CallLowering", "Func": "splitToValueTypes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9226, "Length": 144, "Cover_Rate": 0.4931506849315068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64MCAsmInfo (2)1", "Func": "AArch64MCAsmInfoCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9227, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "count", "!=", "<NUM_LIT>", ")", "return", "const0_rtx", ";"], "ground_truth": ["return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";"], "File": "arc", "Func": "arc_return_addr_rtx", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9228, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmlahq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_sqrdmlahv4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon3_vqrdmlahq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9229, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeShiftRightImm64", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "-", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler10", "Func": "DecodeShiftRightImm64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9230, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegT", "=", "get<ISA_LIT>RegisterNumbering", "(", "RegT", ")", ";", "Binary", "|=", "(", "RegT", "<<", "<STR_LIT>", ")", ";", "Binary", "|=", "encodeNEONRn", "(", "MI", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter10", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9231, "Length": 29, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "true", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "RetAddrReg", ",", "<STR_LIT>", ")", ")", ";", "int", "DwordOff", "=", "<NUM_LIT>", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "RetAddrReg", ",", "<STR_LIT>", ")", ")", ";", "DwordOff", "=", "<NUM_LIT>", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "false", ")", ",", "MFI", ".", "getObjectOffset", "(", "FI", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ";", "}", "if", "(", "EXECSaveIndex", "&&", "spilledToMemory", "(", "MF", ",", "*", "EXECSaveIndex", ")", ")", "{", "const", "int", "FI", "=", "*", "EXECSaveIndex", ";", "assert", "(", "!", "MFI", ".", "isDeadObjectIndex", "(", "FI", ")", ")", ";", "initLiveRegs", "(", "LiveRegs", ",", "TRI", ",", "FuncInfo", ",", "MF", ",", "MBB", ",", "MBBI", ",", "true", ")", ";", "MCPhysReg", "TmpVGPR", "=", "findScratchNonCalleeSaveRegister", "(", "MRI", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "int", "DwordOff", "=", "<NUM_LIT>", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "if", "(", "!", "ST", ".", "isWave32", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "TRI", ".", "getSubReg", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "DwordOff", "=", "<NUM_LIT>", ";", "buildPrologSpill", "(", "ST", ",", "TRI", ",", "*", "FuncInfo", ",", "LiveRegs", ",", "MF", ",", "MBB", ",", "MBBI", ",", "TmpVGPR", ",", "FI", ",", "DwordOff", ")", ";", "}", "buildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MCRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "false", ")", ",", "MFI", ".", "getObjectOffset", "(", "FI", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ")", ";", "}", "}", "if", "(", "!", "emitSpillsToMem", ")", "{", "if", "(", "RASaveIndex", "&&", "!", "spilledToMemory", "(", "MF", ",", "*", "RASaveIndex", ")", ")", "{", "MCRegister", "RetAddrReg", "=", "TRI", ".", "getReturnAddressReg", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "MBB", ".", "isLiveIn", "(", "RetAddrReg", ")", ")", "MBB", ".", "addLiveIn", "(", "RetAddrReg", ")", ";"], "File": "SIFrameLowering", "Func": "emitCFISavedRegSpills", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9232, "Length": 460, "Cover_Rate": 0.4453049370764763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ",", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "(", "z", ")", ")", ";", "return", "r", ";"], "ground_truth": ["}"], "File": "ppu", "Func": "intrinsics___fmadds", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9233, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AddRec", ")", "return", "p_SEL", "->", "getZero", "(", "Expr", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "AddRec", "->", "getLoop", "(", ")", "==", "TargetLoop", ")", "return", "AddRec", "->", "getStepRecurrence", "(", "*", "p_SEL", ")", ";"], "File": "SCEVParser", "Func": "findCoefficient", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9234, "Length": 36, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_reduceps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "__B", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_reduce_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9235, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCheapToSpeculateCttz", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelLowering (2)", "Func": "isCheapToSpeculateCttz", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9236, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "LegalPackedVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "LegalPackedVT", ",", "Custom", ")", ";", "}", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "MVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ElemBits", "=", "ElemVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElemBits", "!=", "<NUM_LIT>", "&&", "ElemBits", "!=", "<NUM_LIT>", ")", "continue", ";", "for", "(", "unsigned", "MemOpc", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "MemOpc", ",", "VT", ",", "Custom", ")", ";", "const", "<STR_LIT>", "IntReductionOCs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "unsigned", "IntRedOpc", ":", "IntReductionOCs", ")", "setOperationAction", "(", "IntRedOpc", ",", "VT", ",", "Custom", ")", ";", "}"], "ground_truth": ["}"], "File": "VEISelLowering8", "Func": "initVPUActions", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9237, "Length": 127, "Cover_Rate": 0.4096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "==", "<STR_LIT>", "||", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchWaveOffsetReg", ")", ")", "{", "assert", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "==", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "unsigned", "ReservedRegCount", "=", "<NUM_LIT>", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "ReservedRegCount", ")", "return", "std", "::", "make_pair", "(", "ScratchWaveOffsetReg", ",", "SPReg", ")", ";", "bool", "HandledScratchWaveOffsetReg", "=", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "if", "(", "!", "HandledScratchWaveOffsetReg", ")", "{", "HandledScratchWaveOffsetReg", "=", "true", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchWaveOffsetReg", "(", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SIFrameLowering13", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9238, "Length": 237, "Cover_Rate": 0.8088737201365188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_fmsub_pd", "(", "__m256d", "__A", ",", "__m256d", "__B", ",", "__m256d", "__C", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_vfmsubpd256", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fmaintrin", "Func": "_mm256_fmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9239, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "cris_frame_pointer_required", "(", "void", ")", "{", "return", "!", "crtl", "->", "sp_is_unchanging", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_frame_pointer_required", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9240, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ".", "getValueOr", "(", "Reloc", "::", "Model", "::", "Static", ")", ",", "CM", ".", "getValueOr", "(", "CodeModel", "::", "Model", "::", "Tiny", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", ",", "DefaultSubtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "TL45TargetMachine", "Func": "TL45TargetMachine", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9241, "Length": 67, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "FrameSize", ")", "{", "return", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "int", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "break", ";", "}", "--", "MBBI", ";"], "ground_truth": ["}"], "File": "AVRFrameLowering12", "Func": "emitEpilogue", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9242, "Length": 133, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "!", "CONST_INT_P", "(", "offset", ")", ")", "||", "(", "(", "INTVAL", "(", "offset", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "sym", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "sym", ")", ")", "return", "true", ";"], "File": "xtensa", "Func": "constantpool_address_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9243, "Length": 55, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "PFIndexes", "[", "i", "]", "=", "M", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<=", "<NUM_LIT>", ")", "return", "true", ";", "}", "bool", "DummyBool", ";", "int", "DummyInt", ";", "unsigned", "DummyUnsigned", ";", "return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "isREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isEXTMask", "(", "M", ",", "VT", ",", "DummyBool", ",", "DummyUnsigned", ")", "||", "isTRNMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isUZPMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isZIPMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isINSMask", "(", "M", ",", "VT", ".", "getVectorNumElements", "(", ")", ",", "DummyBool", ",", "DummyInt", ")", "||", "isConcatMask", "(", "M", ",", "VT", ",", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "isShuffleMaskLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9244, "Length": 222, "Cover_Rate": 0.7161290322580646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "MBlazeFrameInfo", "Func": "hasFP", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9245, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "Token", ":", "Tok", "=", "o", ".", "Tok", ";", "break", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser", "Func": "HexagonOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9246, "Length": 34, "Cover_Rate": 0.44155844155844154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", ";", "if", "(", "OpFlags", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "Offset", ",", "M", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ")", ";", "else", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ")", ";", "if", "(", "isGlobalRelativeToPICBase", "(", "OpFlags", ")", ")", "{"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ",", "Result", ")", ";"], "File": "X86ISelLowering155", "Func": "LowerGlobalAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9247, "Length": 156, "Cover_Rate": 0.5182724252491694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstRegS", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", "->", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", "->", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "<NUM_LIT>", ")", "MI", "->", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9248, "Length": 248, "Cover_Rate": 0.5649202733485194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";"], "ground_truth": ["}"], "File": "OR1KAsmParser", "Func": "isReg", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9249, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "UseNode", "*", ">", "UseUN", "=", "*", "I", ";", "assert", "(", "!", "(", "UseUN", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "&&", "<STR_LIT>", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "UseIA", "=", "UseUN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "NodeAddr", "<", "InstrNode", "*", ">>", "(", "UseIA", ",", "*", "DFG", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstr", "*", "UseMI", "=", "UseIA", ".", "Addr", "->", "getCode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UseMI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "UseMID", "=", "UseMI", "->", "getDesc", "(", ")", ";", "assert", "(", "HII", "->", "getAddrMode", "(", "UseMI", ")", "==", "<STR_LIT>", ")", ";", "auto", "UsePos", "=", "MachineBasicBlock", "::", "iterator", "(", "UseMI", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "InsertPt", "=", "UsePos", ".", "getInstrIterator", "(", ")", ";", "short", "NewOpCode", "=", "getBaseWithLongOffset", "(", "UseMI", ")", ";"], "ground_truth": ["assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonOptAddrMode24", "Func": "changeAddAsl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9250, "Length": 171, "Cover_Rate": 0.32447817836812143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MINA32AsmBackend", "Func": "getNumFixupKinds", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9251, "Length": 11, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "args", ".", "reserve", "(", "nargs", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nargs", ";", "++", "i", ")", "args", ".", "quick_push", "(", "expand_normal", "(", "CALL_EXPR_ARG", "(", "call_expr", ",", "i", ")", ")", ")", ";"], "ground_truth": ["return", "base", "->", "expand", "(", "*", "this", ")", ";"], "File": "aarch64-sve-builtins", "Func": "expand", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9252, "Length": 46, "Cover_Rate": 0.7301587301587301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Offset", "%", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "int64_t", "StartOffset", "=", "Offset", "&", "~", "<NUM_LIT>", ";", "if", "(", "StartOffset", ")", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Ptr", ".", "getDebugLoc", "(", ")", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "StartOffset", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "int", "EltNo", "=", "(", "Offset", "-", "StartOffset", ")", ">>", "<NUM_LIT>", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "EltNo", ",", "EltNo", ",", "EltNo", ",", "EltNo", "}", ";", "EVT", "VT", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "V1", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "Ptr", ",", "LD", "->", "getSrcValue", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "dl", ",", "V1", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering73", "Func": "LowerAsSplatVectorLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9253, "Length": 202, "Cover_Rate": 0.40159045725646125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Arg", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "<", "NumElems", ")", "MaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Val", "+", "NumElems", ",", "EltVT", ")", ")", ";", "else", "MaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Val", "-", "NumElems", ",", "EltVT", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MaskVT", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ",", "NumElems", ")", ";"], "File": "X86ISelLowering160", "Func": "CommuteVectorShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9254, "Length": 75, "Cover_Rate": 0.3865979381443299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";"], "ground_truth": ["if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{"], "File": "rl78", "Func": "rl78_handle_func_attribute", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9255, "Length": 20, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VT", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "if", "(", "Len", ">=", "<NUM_LIT>", "&&", "Alignment", "==", "<NUM_LIT>", ")", "VT", "=", "<STR_LIT>", ";", "else", "{", "VT", "=", "<STR_LIT>", ";", "}", "}", "bool", "RV", ";", "Register", "ResultReg", ";", "RV", "=", "<ISA_LIT>EmitLoad", "(", "VT", ",", "ResultReg", ",", "Src", ")", ";", "assert", "(", "RV", "&&", "<STR_LIT>", ")", ";", "RV", "=", "<ISA_LIT>EmitStore", "(", "VT", ",", "ResultReg", ",", "Dest", ")", ";"], "ground_truth": ["assert", "(", "RV", "&&", "<STR_LIT>", ")", ";"], "File": "ARMFastISel11", "Func": "ARMTryEmitSmallMemCpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9256, "Length": 72, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4sf", "__va", "=", "(", "__v4sf", ")", "__A", ";"], "ground_truth": ["__v4sf", "__tmp", "=", "__builtin_ia32_shufps", "(", "__va", ",", "__va", ",", "_MM_SHUFFLE", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "File": "xmmintrin", "Func": "_mm_storer_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9257, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerSETCC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "VideocoreISelLowering", "Func": "LowerSETCC", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9258, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "File": "RISCVAsmBackend", "Func": "createRISCVAsmBackend", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9259, "Length": 38, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LinuxMCAsmInfo", "::", "<ISA_LIT>LinuxMCAsmInfo", "(", "bool", "is64Bit", ")", "{", "AlignmentIsInBytes", "=", "false", ";", "CommentString", "=", "<STR_LIT>", ";", "GlobalPrefix", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "PCSymbol", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "if", "(", "!", "is64Bit", ")", "ExceptionsType", "=", "ExceptionHandling", "::", "Dwarf", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "is64Bit", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["HasLCOMMDirective", "=", "true", ";"], "File": "PPCMCAsmInfo14", "Func": "PPCLinuxMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9260, "Length": 71, "Cover_Rate": 0.9342105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUISelLowering55", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9261, "Length": 123, "Cover_Rate": 0.30295566502463056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isImmHF", "(", "uint64_t", "Val", ")", "{", "return", "(", "Val", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCV2", "Func": "isImmHF", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9262, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockSet", "AddedToWorkList", ";", "Blocks", ".", "insert", "(", "Entry", ")", ";", "for", "(", "auto", "*", "Pred", ":", "Entry", "->", "predecessors", "(", ")", ")", "{", "if", "(", "!", "Enterers", ".", "count", "(", "Pred", ")", ")", "{", "WorkList", ".", "push_back", "(", "Pred", ")", ";", "AddedToWorkList", ".", "insert", "(", "Pred", ")", ";", "}", "}"], "ground_truth": ["while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{"], "File": "WebAssemblyFixIrreducibleControlFlow1", "Func": "calculate", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9263, "Length": 60, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ATReg", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "getATRegIndex", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9264, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_A24", ")", "{", "call_used_regs", "[", "R1_REGNO", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "R2_REGNO", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "R3_REGNO", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["call_used_regs", "[", "A0_REGNO", "]", "=", "<NUM_LIT>", ";"], "File": "m32c3", "Func": "m32c_conditional_register_usage", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9265, "Length": 33, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StubLayout", "Result", "=", "{", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "Result", ";"], "File": "MipsJITInfo", "Func": "getStubLayout", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9266, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f32_u32", "(", "uint32x2_t", "__a", ")", "{", "return", "(", "float32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_f32_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9267, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "target", ",", "mem", ")", ";", "return", "target", ";", "}", "rtx_vector_builder", "int_builder", "(", "VNx16QImode", ",", "builder", ".", "npatterns", "(", ")", ",", "builder", ".", "nelts_per_pattern", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "builder", ".", "encoded_nelts", "(", ")", ";", "++", "i", ")", "int_builder", ".", "quick_push", "(", "INTVAL", "(", "builder", ".", "elt", "(", "i", ")", ")", "?", "constm1_rtx", ":", "const0_rtx", ")", ";"], "File": "aarch64", "Func": "aarch64_expand_sve_const_pred", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9268, "Length": 67, "Cover_Rate": 0.44966442953020136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "SReg", ")", ";", "if", "(", "!", "MI", ")", "return", "<STR_LIT>", ";", "MachineOperand", "*", "MO", "=", "MI", "->", "findRegisterDefOperand", "(", "SReg", ")", ";", "if", "(", "!", "MO", ")", "return", "<STR_LIT>", ";", "assert", "(", "MO", "->", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "isCopy", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", ")", ")", "{"], "File": "A15SDOptimizer13", "Func": "getPrefSPRLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9269, "Length": 71, "Cover_Rate": 0.4551282051282051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vabs_f64", "(", "__a", ")", "<=", "vabs_f64", "(", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcale_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9270, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "=", "copy_insn", "(", "op", ")", ";", "for_each_rtx", "(", "&", "op", ",", "mips_rewrite_small_data_1", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "op", ";"], "File": "mips3", "Func": "mips_rewrite_small_data", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9271, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fmul_sch", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfmulcsh_mask_round", "(", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_fmul_sch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9272, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_mulhi_pi32", "(", "__m64", "a", ",", "__m64", "b", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wmulwsm", "(", "(", "__v2si", ")", "a", ",", "(", "__v2si", ")", "b", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_mulhi_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9273, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "QuadFPRegs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";", "break", ";", "case", "rk_DoubleReg", ":", "regIdx", "=", "Reg", "-", "<STR_LIT>", ";", "if", "(", "regIdx", "%", "<NUM_LIT>", "||", "regIdx", ">", "<NUM_LIT>", ")", "return", "nullptr", ";", "Reg", "=", "QuadFPRegs", "[", "regIdx", "/", "<NUM_LIT>", "]", ";", "break", ";", "}"], "ground_truth": ["Op", "->", "Reg", ".", "RegNum", "=", "Reg", ";"], "File": "SparcAsmParser21", "Func": "MorphToQuadReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9274, "Length": 53, "Cover_Rate": 0.39849624060150374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ArgWidth", ";", "if", "(", "II", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "{", "ArgWidth", "=", "<NUM_LIT>", ";", "}", "else", "{", "auto", "Arg", "=", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "auto", "ArgType", "=", "cast", "<", "FixedVectorType", ">", "(", "Arg", "->", "getType", "(", ")", ")", ";", "ArgWidth", "=", "ArgType", "->", "getNumElements", "(", ")", ";", "}", "APInt", "DemandedElts", "=", "DemandedMask", ".", "zextOrTrunc", "(", "ArgWidth", ")", ";", "Type", "*", "VTy", "=", "II", ".", "getType", "(", ")", ";", "if", "(", "DemandedElts", ".", "isNullValue", "(", ")", ")", "{", "return", "ConstantInt", "::", "getNullValue", "(", "VTy", ")", ";", "}", "Known", ".", "Zero", ".", "setBitsFrom", "(", "ArgWidth", ")", ";", "KnownBitsComputed", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "X86InstCombineIntrinsic1", "Func": "simplifyDemandedUseBitsIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9275, "Length": 116, "Cover_Rate": 0.5948717948717949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ",", "raw_ostream", "&", "Out", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsTargetMachine62", "Func": "addAssemblyEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9276, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isValid", "(", ")", "const", "{"], "ground_truth": ["return", "Valid", ";"], "File": "PatmosStackCacheAnalysis", "Func": "isValid", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9277, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Liveness", "::", "emptify", "(", "RefMap", "&", "M", ")", "{"], "ground_truth": ["for", "(", "auto", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "I", "=", "I", "->", "second", ".", "empty", "(", ")", "?", "M", ".", "erase", "(", "I", ")", ":", "std", "::", "next", "(", "I", ")", ";"], "File": "RDFLiveness", "Func": "emptify", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9278, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "unsigned", "Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "OpVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "OpVT", ".", "getSizeInBits", "(", ")", ")", "return", "Op", ";", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "OpVT", ".", "getSizeInBits", "(", ")", ")", "{", "assert", "(", "Vec", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Vec", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "OpVT", ".", "getSizeInBits", "(", ")", ")", "{", "EVT", "CastVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "CastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "CastVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "CastVT", ",", "Vec", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering109", "Func": "LowerVectorFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9279, "Length": 248, "Cover_Rate": 0.8435374149659864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "flag_pic", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "riscv_mrelax", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "riscv_emit_attribute_p", ")", "riscv_emit_attribute", "(", ")", ";"], "File": "riscv", "Func": "riscv_file_start", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9280, "Length": 39, "Cover_Rate": 0.8297872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>SEDAGToDAGISel", "::", "getMSACtrlReg", "(", "const", "SDValue", "RegIdx", ")", "const", "{", "uint64_t", "RegNum", "=", "cast", "<", "ConstantSDNode", ">", "(", "RegIdx", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ".", "getRegister", "(", "RegNum", ")", ";"], "File": "MipsSEISelDAGToDAG10", "Func": "getMSACtrlReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9281, "Length": 34, "Cover_Rate": 0.918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsha1pq_u32", "(", "uint32x4_t", "__hash_abcd", ",", "uint32_t", "__hash_e", ",", "uint32x4_t", "__wk", ")", "{"], "ground_truth": ["uint32x4_t", "__t", "=", "vdupq_n_u32", "(", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon4_vsha1pq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9282, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DestBB", ")", ";", "std", "::", "next", "(", "MBB", "->", "getIterator", "(", ")", ")", "->", "removeSuccessor", "(", "DestBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "++", "MBB", "->", "getIterator", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "NextBB", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "Br", ".", "UncondBr", ")", ")", ";", "BBInfo", "[", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "adjustBBOffsetsAfter", "(", "MBB", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass23", "Func": "fixupConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9283, "Length": 304, "Cover_Rate": 0.5305410122164049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setFramePointerOffset", "(", "int", "Idx", ")", "{", "FramePointerOffset", "=", "Idx", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo6", "Func": "setFramePointerOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9284, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "<ISA_LIT>Section", "*", ">", "&", "ROSections", "=", "PTOF", "->", "ROSections", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ROSections", ".", "size", "(", ")", ";", "i", "++", ")", "{", "const", "std", "::", "vector", "<", "const", "GlobalVariable", "*", ">", "&", "Items", "=", "ROSections", "[", "i", "]", "->", "Items", ";", "if", "(", "!", "Items", ".", "size", "(", ")", ")", "continue", ";", "O", "<<", "<STR_LIT>", ";", "OutStreamer", ".", "SwitchSection", "(", "PTOF", "->", "ROSections", "[", "i", "]", "->", "S_", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "{", "O", "<<", "Mang", "->", "getMangledName", "(", "Items", "[", "j", "]", ")", ";", "Constant", "*", "C", "=", "Items", "[", "j", "]", "->", "getInitializer", "(", ")", ";", "int", "AddrSpace", "=", "Items", "[", "j", "]", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", ";", "EmitGlobalConstant", "(", "C", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "PIC16AsmPrinter5", "Func": "EmitRomData", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9285, "Length": 150, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "selectIntAddrSImm10Lsl1", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{", "if", "(", "selectAddrFrameIndex", "(", "Addr", ",", "Base", ",", "Offset", ")", ")", "return", "true", ";", "if", "(", "selectAddrFrameIndexOffset", "(", "Addr", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "selectAddrDefault", "(", "Addr", ",", "Base", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelDAGToDAG10", "Func": "selectIntAddrSImm10Lsl1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9286, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "virtReg2Index", "(", "VReg", ")", "<", "WARegs", ".", "size", "(", ")", ")", ";", "WARegs", "[", "TargetRegisterInfo", "::", "virtReg2Index", "(", "VReg", ")", "]", "=", "WAReg", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo10", "Func": "setWAReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9287, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "constantpool_mem_p", "(", "rtx", "op", ")", "{"], "ground_truth": ["if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";"], "File": "xtensa", "Func": "constantpool_mem_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9288, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>Features", "[", "<STR_LIT>", "]", "||", "<ISA_LIT>Features", "[", "<STR_LIT>", "]", ")", "{", "return", "SPUInstrLayout", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "TPCInstrLayout", "Func": "getSPUInstrLayout", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9289, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "::", "ConstraintType", "<ISA_LIT>TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'b'", ":", "case", "'r'", ":", "case", "'f'", ":"], "ground_truth": ["case", "'v'", ":"], "File": "PPCISelLowering (2)2", "Func": "getConstraintType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9290, "Length": 47, "Cover_Rate": 0.44339622641509435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Required", ".", "Array", "[", "i", "]", "<=", "WaitedOn", ".", "Array", "[", "i", "]", ")", "continue", ";", "NeedWait", "=", "true", ";", "if", "(", "Ordered", "[", "i", "]", ")", "{", "unsigned", "Value", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Required", ".", "Array", "[", "i", "]", ";", "Counts", ".", "Array", "[", "i", "]", "=", "std", "::", "min", "(", "Value", ",", "WaitCounts", ".", "Array", "[", "i", "]", ")", ";", "}", "else", "Counts", ".", "Array", "[", "i", "]", "=", "<NUM_LIT>", ";", "WaitedOn", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", "-", "Counts", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Counts", ".", "Named", ".", "EXP", "==", "<NUM_LIT>", ")", "ExpInstrTypesSeen", "=", "<NUM_LIT>", ";"], "File": "SIInsertWaits10", "Func": "insertWait", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9291, "Length": 138, "Cover_Rate": 0.4842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "}", "if", "(", "!", "isSingleSHUFPSMask", "(", "Mask", ")", ")", "{", "if", "(", "IsBlendSupported", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "Unpack", "=", "lowerVectorShuffleAsPermuteAndUnpack", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Unpack", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "lowerV4I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9292, "Length": 295, "Cover_Rate": 0.472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "GetF64FormalArgument", "(", "CCValAssign", "&", "VA", ",", "CCValAssign", "&", "NextVA", ",", "SDValue", "&", "Root", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "RC", "=", "<STR_LIT>", ";", "else", "RC", "=", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Root", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["Reg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";"], "File": "ARMISelLowering116", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9293, "Length": 205, "Cover_Rate": 0.8134920634920635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "JumpTableEntryInfo", "[", "Idx", "]", ".", "first", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "getJumpTableEntrySize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9294, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVSrc32", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "<STR_LIT>", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isVSrc32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9295, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "TRI", "->", "getAsmName", "(", "MO1", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter20", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9296, "Length": 44, "Cover_Rate": 0.4943820224719101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtusepi16_epi8", "(", "__mmask32", "__M", ",", "__m512i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pmovuswb512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_cvtusepi16_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9297, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ElimCompare", "::", "convertToBRCT", "(", "MachineInstr", "&", "MI", ",", "MachineInstr", "&", "Compare", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "CCUsers", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "BRCT", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", ";", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "BRCT", "=", "<STR_LIT>", ";", "else", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "CCUsers", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MachineInstr", "*", "Branch", "=", "CCUsers", "[", "<NUM_LIT>", "]", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", "||", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getCompareSourceReg", "(", "Compare", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Compare", ",", "MBBE", "=", "Branch", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "if", "(", "getRegReferences", "(", "*", "MBBI", ",", "SrcReg", ")", ")", "return", "false", ";", "MachineOperand", "Target", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "while", "(", "Branch", "->", "getNumOperands", "(", ")", ")", "Branch", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Branch", "->", "setDesc", "(", "TII", "->", "get", "(", "BRCT", ")", ")", ";"], "File": "SystemZElimCompare29", "Func": "convertToBRCT", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9298, "Length": 232, "Cover_Rate": 0.7051671732522796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9299, "Length": 78, "Cover_Rate": 0.3804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Matches", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElements", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "-", "<NUM_LIT>", ")", "continue", ";", "if", "(", "i", "%", "Scale", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Zeroable", "[", "i", "]", ")", "return", "SDValue", "(", ")", ";", "AnyExt", "=", "false", ";", "continue", ";", "}", "SDValue", "V", "=", "M", "<", "NumElements", "?", "V1", ":", "V2", ";", "M", "=", "M", "%", "NumElements", ";", "if", "(", "!", "InputV", ")", "{", "InputV", "=", "V", ";", "Offset", "=", "M", "-", "(", "i", "/", "Scale", ")", ";", "}", "else", "if", "(", "InputV", "!=", "V", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<", "NumEltsPerLane", ")", "||", "(", "Offset", "%", "NumEltsPerLane", ")", "==", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Offset", "&&", "(", "Offset", "/", "NumEltsPerLane", ")", "!=", "(", "M", "/", "NumEltsPerLane", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "M", "%", "NumElements", ")", "!=", "(", "Offset", "+", "(", "i", "/", "Scale", ")", ")", ")", "return", "SDValue", "(", ")", ";", "Matches", "++", ";", "}", "if", "(", "!", "InputV", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "Matches", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "lowerVectorShuffleAsSpecificZeroOrAnyExtend", "(", "DL", ",", "VT", ",", "Scale", ",", "Offset", ",", "AnyExt", ",", "InputV", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "}", ";", "assert", "(", "Bits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["int", "NumExtElements", "=", "Bits", "/", "<NUM_LIT>", ";"], "File": "X86ISelLowering148", "Func": "lowerVectorShuffleAsZeroOrAnyExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9300, "Length": 259, "Cover_Rate": 0.44655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getAPIntValue", "(", ")", ".", "isOne", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "isZero", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineScalarToVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9301, "Length": 181, "Cover_Rate": 0.31153184165232356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastb512_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v64qi", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_broadcastb_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9302, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "DataLayout", "&", "DL", ")", "const", "{"], "ground_truth": ["if", "(", "getEffectiveCallingConv", "(", "CallConv", ",", "isVarArg", ")", "!=", "CallingConv", "::", "<ISA_LIT>_AAPCS_VFP", ")", "return", "false", ";"], "File": "ARMISelLowering (2)5", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9303, "Length": 40, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "if", "(", "isa", "<", "ConstantAggregateZero", ">", "(", "CV", ")", "||", "isa", "<", "UndefValue", ">", "(", "CV", ")", ")", "return", "true", ";", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CV", ")", ")", "{", "uint64_t", "val", "=", "CI", "->", "getZExtValue", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "val", "<<", "'\\n'", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", "||", "(", "Size", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "Vals", "[", "Offset", "+", "i", "]", "=", "DL", ".", "isLittleEndian", "(", ")", "?", "(", "(", "val", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ":", "(", "(", "val", ">>", "(", "(", "Size", "-", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}"], "ground_truth": ["if", "(", "const", "ConstantDataArray", "*", "CDA", "=", "dyn_cast", "<", "ConstantDataArray", ">", "(", "CV", ")", ")", "return", "fillConstantDataArray", "(", "DL", ",", "CDA", ",", "Vals", ",", "Offset", ")", ";"], "File": "BPFISelDAGToDAG10", "Func": "fillGenericConstant", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9304, "Length": 190, "Cover_Rate": 0.7011070110701108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "ARCTargetMachine", "Func": "getSubtargetImpl", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9305, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "return", "ScratchWaveOffsetReg", ";", "unsigned", "NumPreloaded", "=", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPRs", "=", "getAllSGPRs", "(", "ST", ",", "MF", ")", ";", "if", "(", "NumPreloaded", ">", "AllSGPRs", ".", "size", "(", ")", ")", "return", "ScratchWaveOffsetReg", ";", "AllSGPRs", "=", "AllSGPRs", ".", "slice", "(", "NumPreloaded", ")", ";", "unsigned", "ReservedRegCount", "=", "<NUM_LIT>", ";", "if", "(", "AllSGPRs", ".", "size", "(", ")", "<", "ReservedRegCount", ")", "return", "ScratchWaveOffsetReg", ";", "bool", "HandledScratchWaveOffsetReg", "=", "ScratchWaveOffsetReg", "!=", "TRI", "->", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPRs", ".", "drop_back", "(", "ReservedRegCount", ")", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "if", "(", "!", "HandledScratchWaveOffsetReg", ")", "{", "HandledScratchWaveOffsetReg", "=", "true", ";", "MRI", ".", "replaceRegWith", "(", "ScratchWaveOffsetReg", ",", "Reg", ")", ";", "if", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", "{", "assert", "(", "!", "hasFP", "(", "MF", ")", ")", ";", "MFI", "->", "setStackPtrOffsetReg", "(", "Reg", ")", ";", "}", "MFI", "->", "setScratchWaveOffsetReg", "(", "Reg", ")", ";", "MFI", "->", "setFrameOffsetReg", "(", "Reg", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering26", "Func": "getReservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9306, "Length": 189, "Cover_Rate": 0.6678445229681979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "N", "=", "glueCopyToM0", "(", "N", ",", "Ptr", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Offset", ",", "CurDAG", "->", "getTargetConstant", "(", "IsGDS", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ",", "Chain", ",", "N", "->", "getOperand", "(", "N", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "Selected", "=", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "Selected", ")", ",", "{", "MMO", "}", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectDSAppendConsume", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9307, "Length": 101, "Cover_Rate": 0.3506944444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", "||", "GEP", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";"], "ground_truth": ["const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ")", ")", ";"], "File": "AMDGPUTargetTransformInfo37", "Func": "getUnrollingPreferences", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9308, "Length": 81, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "allocateFloat", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";"], "File": "VEISelLowering", "Func": "allocateFloat", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9309, "Length": 64, "Cover_Rate": 0.6464646464646465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Constant", "*", ",", "<NUM_LIT>", ">", "CV1", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "CV1", ".", "push_back", "(", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "Constant", "*", "C1", "=", "ConstantVector", "::", "get", "(", "CV1", ")", ";", "SDValue", "CPIdx1", "=", "DAG", ".", "getConstantPool", "(", "C1", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CLod0", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx0", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Unpck1", "=", "getUnpackl", "(", "DAG", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "XR1", ")", ",", "CLod0", ")", ";", "SDValue", "CLod1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "CLod0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CPIdx1", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "XR2F", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Unpck1", ")", ";"], "ground_truth": ["SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "XR2F", ",", "CLod1", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerUINT_TO_FP_i64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9310, "Length": 241, "Cover_Rate": 0.5052410901467506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "aarch64_simd_switcher", "simd", ";", "aarch64_init_simd_builtins", "(", ")", ";", "}", "aarch64_init_crc32_builtins", "(", ")", ";", "aarch64_init_builtin_rsqrt", "(", ")", ";", "aarch64_init_rng_builtins", "(", ")", ";", "aarch64_init_data_intrinsics", "(", ")", ";", "tree", "ftype_jcvt", "=", "build_function_type_list", "(", "intSI_type_node", ",", "double_type_node", ",", "NULL", ")", ";"], "ground_truth": ["aarch64_builtin_decls", "[", "AARCH64_JSCVT", "]", "=", "aarch64_general_add_builtin", "(", "<STR_LIT>", ",", "ftype_jcvt", ",", "AARCH64_JSCVT", ")", ";"], "File": "aarch64-builtins1", "Func": "aarch64_general_init_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9311, "Length": 51, "Cover_Rate": 0.5368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lookup_attribute", "(", "func_attr", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", "!=", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "rx", "Func": "has_func_attr", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9312, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCPhysReg", "FreeReg", "=", "*", "CallerSavedRegs", ";", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "FreeReg", ")", ")", "continue", ";", "bool", "IsCurrentRegUsed", "=", "false", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "FreeReg", ",", "&", "HRI", ",", "false", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "*", "AI", ")", ")", "{", "IsCurrentRegUsed", "=", "true", ";", "break", ";", "}", "if", "(", "IsCurrentRegUsed", ")", "continue", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonFrameLowering52", "Func": "needToReserveScavengingSpillSlots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9313, "Length": 75, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "VectorIndex", ".", "Val", "=", "Idx", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "AArch64AsmParser103", "Func": "CreateVectorIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9314, "Length": 20, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask2_permutex2var_epi16", "(", "__m256i", "__A", ",", "__m256i", "__I", ",", "__mmask16", "__U", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vpermi2varhi256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__I", ",", "(", "__v16hi", ")", "__B", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask2_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9315, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_extracti32x8_mask", "(", "(", "__v16si", ")", "__A", ",", "__imm", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_extracti32x8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9316, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMISelLowering100", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9317, "Length": 175, "Cover_Rate": 0.4268292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "IsT1PushPop", "||", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "%", "(", "IsVFPPushPop", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int", "RegListIdx", "=", "IsT1PushPop", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "RegsNeeded", ";", "const", "TargetRegisterClass", "*", "RegClass", ";", "if", "(", "IsVFPPushPop", ")", "{", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "RegsNeeded", "=", "NumBytes", "/", "<NUM_LIT>", ";", "RegClass", "=", "&", "<STR_LIT>", ";", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "FirstRegEnc", "=", "-", "<NUM_LIT>", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "for", "(", "int", "i", "=", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "RegListIdx", ";", "--", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegList", ".", "push_back", "(", "MO", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImplicit", "(", ")", "&&", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "<", "FirstRegEnc", ")", "FirstRegEnc", "=", "TRI", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "tryFoldSPUpdateIntoPushPop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9318, "Length": 212, "Cover_Rate": 0.3642611683848797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isAlignedMemory64or128or256", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9319, "Length": 20, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Reg", ")", "return", "Reg", ";"], "File": "ARMISelLowering (2)6", "Func": "getRegisterByName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9320, "Length": 30, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getSimm18Lsl3Encoding", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsCodeEmitter22", "Func": "getSimm18Lsl3Encoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9321, "Length": 20, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_NOP_FUN_DLLIMPORT", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "winnt3", "Func": "i386_pe_valid_dllimport_attribute_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9322, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "TOYTargetMachine1", "Func": "addPreISel", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9323, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsSubtarget43", "Func": "enableMachineSchedDefaultSched", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9324, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FpToUInt32", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "FpToUInt32", ")", ";", "}"], "ground_truth": ["if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "LowerFP64_TO_INT", "(", "Op", ",", "DAG", ",", "false", ")", ";"], "File": "AMDGPUISelLowering11", "Func": "LowerFP_TO_UINT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9325, "Length": 69, "Cover_Rate": 0.47586206896551725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tile64PassConfig", "(", "Tile64TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "Tile64TargetMachine", "Func": "Tile64PassConfig", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9326, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "joinDwords", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Op0", ",", "SDValue", "Op1", ")", "{", "if", "(", "Op0", ".", "isUndef", "(", ")", "&&", "Op1", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "if", "(", "Op0", ".", "isUndef", "(", ")", ")", "Op0", "=", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op1", ")", ";", "else", "if", "(", "Op1", ".", "isUndef", "(", ")", ")", "Op0", "=", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "else", "{", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";"], "ground_truth": ["Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op1", ")", ";"], "File": "SystemZISelLowering72", "Func": "joinDwords", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9327, "Length": 123, "Cover_Rate": 0.754601226993865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "ExtraOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "ExtraOp", "=", "true", ";", "break", ";", "}", "if", "(", "!", "ExtraOp", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "Op", "->", "getDebugLoc", "(", ")", ",", "VTs", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering150", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9328, "Length": 135, "Cover_Rate": 0.6164383561643836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "}", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", "||", "regno", "==", "FRAME_POINTER_REGNUM", ")", "return", "true", ";"], "ground_truth": ["if", "(", "TARGET_MIPS16", "&&", "regno", "==", "STACK_POINTER_REGNUM", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ";"], "File": "mips", "Func": "mips_regno_mode_ok_for_base_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9329, "Length": 44, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "CostKind", ")", ";", "if", "(", "!", "ValTy", "->", "isVectorTy", "(", ")", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ICmp", ":", "{", "unsigned", "ScalarBits", "=", "ValTy", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "I", "!=", "nullptr", "&&", "ScalarBits", ">=", "<NUM_LIT>", ")", "if", "(", "LoadInst", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "const", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "!", "Ld", "->", "hasOneUse", "(", ")", "&&", "Ld", "->", "getParent", "(", ")", "==", "I", "->", "getParent", "(", ")", "&&", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "ValTy", "->", "isIntegerTy", "(", ")", "&&", "ValTy", "->", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "Cost", "+=", "(", "I", "!=", "nullptr", "?", "getOperandsExtensionCost", "(", "I", ")", ":", "<NUM_LIT>", ")", ";", "return", "Cost", ";", "}", "case", "Instruction", "::", "Select", ":", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "unsigned", "VF", "=", "cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "||", "Opcode", "==", "Instruction", "::", "FCmp", ")", "{", "unsigned", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "if", "(", "I", "!=", "nullptr", ")", "{", "switch", "(", "cast", "<", "CmpInst", ">", "(", "I", ")", "->", "getPredicate", "(", ")", ")", "{", "case", "CmpInst", "::", "Predicate", "::", "ICMP_NE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_UGE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_ULE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_SGE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_SLE", ":", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "Predicate", "::", "FCMP_ONE", ":"], "ground_truth": ["case", "CmpInst", "::", "Predicate", "::", "FCMP_ORD", ":"], "File": "SystemZTargetTransformInfo", "Func": "getCmpSelInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9330, "Length": 316, "Cover_Rate": 0.6448979591836734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ELF", "||", "TARGET_MACHO", ")", "{", "bool", "large_toc_ok", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", ")", "return", "false", ";", "large_toc_ok", "=", "(", "lra_in_progress", "&&", "TARGET_CMODEL", "!=", "CMODEL_SMALL", "&&", "small_toc_ref", "(", "x", ",", "VOIDmode", ")", ")", ";", "if", "(", "TARGET_TOC", "&&", "!", "large_toc_ok", ")", "return", "false", ";", "if", "(", "GET_MODE_NUNITS", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", "&&", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", "return", "false", ";", "return", "CONSTANT_P", "(", "x", ")", "||", "large_toc_ok", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "legitimate_lo_sum_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9331, "Length": 100, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "patt", "=", "PATTERN", "(", "last", ")", ";", "if", "(", "GET_CODE", "(", "patt", ")", "==", "SET", ")", "{"], "ground_truth": ["rtx", "lhs", "=", "XEXP", "(", "patt", ",", "<NUM_LIT>", ")", ";"], "File": "rs6000", "Func": "chain_already_loaded", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9332, "Length": 28, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsi32_si128", "(", "int", "__A", ")", "{"], "ground_truth": ["return", "_mm_set_epi32", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "__A", ")", ";"], "File": "emmintrin", "Func": "_mm_cvtsi32_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9333, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "EmitValueWithAlignment", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "{", "const", "char", "*", "Directive", "=", "nullptr", ";", "switch", "(", "Size", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "Directive", "=", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "Directive", "=", "MAI", "->", "getData16bitsDirective", "(", ")", ";", "break", ";"], "File": "F2003fMCAsmStreamer", "Func": "EmitValueWithAlignment", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9334, "Length": 59, "Cover_Rate": 0.5086206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "MDIndex", "(", "unsigned", "F", ")", ":", "F", "(", "F", ")", "{"], "ground_truth": ["}"], "File": "DXILValueEnumerator", "Func": "MDIndex", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9335, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MIInSlot", ".", "isInlineAsm", "(", ")", ")", "return", "false", ";", "return", "!", "llvm", "::", "any_of", "(", "LoadMI", ".", "defs", "(", ")", ",", "[", "&", "]", "(", "const", "MachineOperand", "&", "Op", ")", "{", "return", "Op", ".", "isReg", "(", ")", "&&", "MIInSlot", ".", "readsRegister", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo29", "Func": "SafeInLoadDelaySlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9336, "Length": 55, "Cover_Rate": 0.7638888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DstReg", ")", ")", "{", "assert", "(", "I", ".", "isCopy", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "const", "RegisterBank", "&", "RegBank", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "unsigned", "DstSize", "=", "MRI", ".", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcSize", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "assert", "(", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "||", "I", ".", "isCopy", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "(", "DstSize", "==", "SrcSize", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "DstSize", "<=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstructionSelector (2)", "Func": "selectCopy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9337, "Length": 154, "Cover_Rate": 0.3556581986143187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isValidCopy", "(", "const", "MachineInstr", "&", "I", ",", "const", "RegisterBank", "&", "DstBank", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "const", "RegisterBankInfo", "&", "RBI", ")", "{", "const", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "DstSize", "=", "RBI", ".", "getSizeInBits", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["const", "unsigned", "SrcSize", "=", "RBI", ".", "getSizeInBits", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";"], "File": "AArch64InstructionSelector13", "Func": "isValidCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9338, "Length": 90, "Cover_Rate": 0.5521472392638037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Signatures", ".", "push_back", "(", "std", "::", "move", "(", "Sig", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser (2)", "Func": "addSignature", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9339, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "Src", ".", "second", ";", "std", "::", "vector", "<", "MachineOperand", "*", ">", "::", "iterator", "It", "=", "std", "::", "find_if", "(", "Lits", ".", "begin", "(", ")", ",", "Lits", ".", "end", "(", ")", ",", "[", "&", "]", "(", "MachineOperand", "*", "val", ")", "{", "return", "val", "->", "isImm", "(", ")", "&&", "(", "val", "->", "getImm", "(", ")", "==", "Imm", ")", ";", "}", ")", ";"], "ground_truth": ["MachineOperand", "&", "Operand", "=", "MI", ".", "getOperand", "(", "TII", "->", "getOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "literal", ")", ")", ";"], "File": "R600ControlFlowFinalizer1", "Func": "getLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9340, "Length": 87, "Cover_Rate": 0.3346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "AnalyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "false", ";", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "{", "if", "(", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isCondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "--", "I", ")", ")", "return", "true", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{"], "File": "ARMBaseInstrInfo114", "Func": "AnalyzeBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9341, "Length": 222, "Cover_Rate": 0.6132596685082873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SystemZISelLowering101", "Func": "LowerOperation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9342, "Length": 62, "Cover_Rate": 0.6138613861386139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printCRxOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "CRx", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "O", "<<", "'c'", "<<", "CRx", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter17", "Func": "printCRxOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9343, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonInstrInfo54", "Func": "getDotCurOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9344, "Length": 58, "Cover_Rate": 0.5132743362831859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Inst", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "BB1", "&&", "Inst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Inst", "->", "getParent", "(", ")", "==", "BB2", ")", "{", "NextReg", "=", "getIncomingRegForBlock", "(", "Inst", ",", "BB1", ")", ";"], "ground_truth": ["BB1", "=", "nullptr", ";"], "File": "PPCMIPeephole1", "Func": "getSrcVReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9345, "Length": 45, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsZvlsseg", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "IsScalableVector", ")", "{", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MemoryLocation", "::", "UnknownSize", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "MFI", ".", "setStackID", "(", "FI", ",", "TargetStackID", "::", "ScalableVector", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "if", "(", "IsZvlsseg", ")", "{", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9346, "Length": 330, "Cover_Rate": 0.497737556561086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "Before", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ST", "->", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ";", "}"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "*", "MI", ")", ";"], "File": "SIWholeQuadMode13", "Func": "toWQM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9347, "Length": 47, "Cover_Rate": 0.376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "M88kInstrInfo", "Func": "getNop", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9348, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "usesHardware", "(", "<STR_LIT>", ")", ")", "{", "return", "MAX_LDS_<ISA_LIT>ZE_800", ";", "}", "else", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDILEvergreenDevice", "Func": "getMaxLDSSize", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9349, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m32c_eh_return_data_regno", "(", "int", "n", ")", "{", "switch", "(", "n", ")", "{", "case", "<NUM_LIT>", ":", "return", "A0_REGNO", ";", "case", "<NUM_LIT>", ":", "return", "A1_REGNO", ";"], "ground_truth": ["default", ":"], "File": "m32c2", "Func": "m32c_eh_return_data_regno", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9350, "Length": 26, "Cover_Rate": 0.8387096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "initializeTargetID", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "StringRef", "FeatureString", ")", "{"], "ground_truth": ["initializeTargetID", "(", "STI", ")", ";"], "File": "AMDGPUTargetStreamer12", "Func": "initializeTargetID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9351, "Length": 17, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SectionKind", "Kind", "=", "CPE", ".", "getSectionKind", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "const", "Constant", "*", "C", "=", "CPE", ".", "Val", ".", "ConstVal", ";", "if", "(", "const", "MCSectionCOFF", "*", "S", "=", "dyn_cast", "<", "MCSectionCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForConstant", "(", "Kind", ",", "C", ")", ")", ")", "{", "if", "(", "MCSymbol", "*", "Sym", "=", "S", "->", "getCOMDATSymbol", "(", ")", ")", "{", "if", "(", "Sym", "->", "isUndefined", "(", ")", ")", "OutStreamer", ".", "EmitSymbolAttribute", "(", "Sym", ",", "MCSA_Global", ")", ";", "return", "Sym", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "X86AsmPrinter102", "Func": "GetCPISymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9352, "Length": 91, "Cover_Rate": 0.6148648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_mov128_immediate", "(", "rtx", "imm", ")", "{", "if", "(", "GET_CODE", "(", "imm", ")", "==", "CONST_INT", ")", "return", "true", ";", "gcc_assert", "(", "CONST_WIDE_INT_NUNITS", "(", "imm", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["rtx", "lo", "=", "GEN_INT", "(", "CONST_WIDE_INT_ELT", "(", "imm", ",", "<NUM_LIT>", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_mov128_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9353, "Length": 42, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "Op", ":", "I", ".", "operands", "(", ")", ")", "Args", ".", "push_back", "(", "Op", ")", ";", "Args", ".", "push_back", "(", "IRB", "->", "getInt32", "(", "I", ".", "getSyncScopeID", "(", ")", ")", ")", ";", "Args", ".", "push_back", "(", "IRB", "->", "getInt32", "(", "getMemSemantics", "(", "I", ".", "getSuccessOrdering", "(", ")", ")", ")", ")", ";"], "ground_truth": ["Args", ".", "push_back", "(", "IRB", "->", "getInt32", "(", "getMemSemantics", "(", "I", ".", "getFailureOrdering", "(", ")", ")", ")", ")", ";"], "File": "SPIRVEmitIntrinsics1", "Func": "visitAtomicCmpXchgInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9354, "Length": 73, "Cover_Rate": 0.4965986394557823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "after_np_branch", ")", "np_reg", "=", "-", "<NUM_LIT>", ";", "return", "(", "(", "np_reg", "==", "-", "<NUM_LIT>", "||", "!", "harmless_null_pointer_p", "(", "mem", ",", "np_reg", ")", ")", "&&", "may_trap_p", "(", "mem", ")", ")", ";"], "ground_truth": ["}"], "File": "bfin", "Func": "trapping_loads_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9355, "Length": 34, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "expandNOVLXStore", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "MCInstrDesc", "&", "StoreDesc", ",", "const", "MCInstrDesc", "&", "ExtractDesc", ",", "unsigned", "SubIdx", ")", "{", "Register", "SrcReg", "=", "MIB", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "getEncodingValue", "(", "SrcReg", ")", "<", "<NUM_LIT>", ")", "{", "MIB", "->", "setDesc", "(", "StoreDesc", ")", ";", "}", "else", "{", "MIB", "->", "setDesc", "(", "ExtractDesc", ")", ";", "SrcReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "SubIdx", ",", "&", "<STR_LIT>", ")", ";", "MIB", "->", "getOperand", "(", "<STR_LIT>", ")", ".", "setReg", "(", "SrcReg", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "X86InstrInfo124", "Func": "expandNOVLXStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9356, "Length": 103, "Cover_Rate": 0.9035087719298246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lFromVEX2of2", "(", "insn", "->", "vexPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_VEXL", ";", "}", "else", "{", "return", "-", "<NUM_LIT>", ";", "}", "}", "else", "{", "if", "(", "insn", "->", "rexPrefix", "&", "<NUM_LIT>", ")", "attrMask", "|=", "ATTR_REXW", ";", "if", "(", "isPrefixAtLocation", "(", "insn", ",", "<NUM_LIT>", ",", "insn", "->", "necessaryPrefixLocation", ")", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "else", "if", "(", "isPrefixAtLocation", "(", "insn", ",", "<NUM_LIT>", ",", "insn", "->", "necessaryPrefixLocation", ")", ")", "attrMask", "|=", "ATTR_XS", ";", "else", "if", "(", "isPrefixAtLocation", "(", "insn", ",", "<NUM_LIT>", ",", "insn", "->", "necessaryPrefixLocation", ")", ")", "attrMask", "|=", "ATTR_XD", ";", "}", "if", "(", "getIDWithAttrMask", "(", "&", "instructionID", ",", "insn", ",", "attrMask", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "(", "attrMask", "&", "ATTR_XD", ")", "&&", "(", "attrMask", "&", "ATTR_REXW", ")", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithREXw", ";", "const", "struct", "InstructionSpecifier", "*", "specWithREXw", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithREXw", ",", "insn", ",", "attrMask", "&", "(", "~", "ATTR_XD", ")", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "return", "<NUM_LIT>", ";", "}", "specWithREXw", "=", "specifierForUID", "(", "instructionIDWithREXw", ")", ";", "if", "(", "is64BitEquivalent", "(", "spec", "->", "name", ",", "specWithREXw", "->", "name", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionIDWithREXw", ";", "insn", "->", "spec", "=", "specWithREXw", ";", "}", "else", "{", "insn", "->", "instructionID", "=", "instructionID", ";", "insn", "->", "spec", "=", "spec", ";", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn", "->", "prefixPresent", "[", "<NUM_LIT>", "]", "&&", "!", "(", "attrMask", "&", "ATTR_OPSIZE", ")", ")", "{", "const", "struct", "InstructionSpecifier", "*", "spec", ";", "uint16_t", "instructionIDWithOpsize", ";", "const", "struct", "InstructionSpecifier", "*", "specWithOpsize", ";", "spec", "=", "specifierForUID", "(", "instructionID", ")", ";", "if", "(", "getIDWithAttrMask", "(", "&", "instructionIDWithOpsize", ",", "insn", ",", "attrMask", "|", "ATTR_OPSIZE", ")", ")", "{", "insn", "->", "instructionID", "=", "instructionID", ";"], "ground_truth": ["insn", "->", "spec", "=", "spec", ";"], "File": "X86DisassemblerDecoder6", "Func": "getID", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9357, "Length": 299, "Cover_Rate": 0.5329768270944741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Contents", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Contents", "[", "i", "]", ".", "Tag", "==", "Attribute", ")", "return", "&", "Contents", "[", "i", "]", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "RISCVELFStreamer", "Func": "getAttributeItem", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9358, "Length": 40, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "{", "is_kill", "=", "true", ";", "reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "MachineRegisterInfo", "::", "livein_iterator", "li", "=", "MRI", ".", "livein_begin", "(", ")", ";", "for", "(", ";", "li", "!=", "MRI", ".", "livein_end", "(", ")", ";", "li", "++", ")", "{"], "ground_truth": ["if", "(", "li", "->", "first", "==", "reg", ")", "{"], "File": "TMS320C64XFrameLowering", "Func": "spillCalleeSavedRegisters", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9359, "Length": 68, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "getMaxCallFrameSize", "(", ")", ";", "if", "(", "CFSize", ">=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameInfo", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9360, "Length": 53, "Cover_Rate": 0.803030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "(", "Mode", ",", "isFLDM", ")", ";", "}", "else", "O", "<<", "<STR_LIT>", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "O", "<<", "<STR_LIT>", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", "*", "<NUM_LIT>", ";", "}", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9361, "Length": 135, "Cover_Rate": 0.4623287671232877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "labelno", "=", "GEN_INT", "(", "pic_labelno", "++", ")", ";", "rtx", "label", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_PIC_LABEL", ")", ";", "rtx", "sum", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "TLS_DESCSEQ", ")", ",", "gen_rtx_CONST", "(", "VOIDmode", ",", "label", ")", ",", "GEN_INT", "(", "!", "TARGET_ARM", ")", ")", ",", "UNSPEC_TLS", ")", ";", "rtx", "reg0", "=", "load_tls_operand", "(", "sum", ",", "gen_rtx_REG", "(", "SImode", ",", "R0_REGNUM", ")", ")", ";", "emit_insn", "(", "gen_tlscall", "(", "x", ",", "labelno", ")", ")", ";", "if", "(", "!", "reg", ")", "reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "else", "gcc_assert", "(", "REGNO", "(", "reg", ")", "!=", "R0_REGNUM", ")", ";"], "ground_truth": ["emit_move_insn", "(", "reg", ",", "reg0", ")", ";"], "File": "arm", "Func": "arm_tls_descseq_addr", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9362, "Length": 116, "Cover_Rate": 0.8854961832061069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Imm1", "&", "~", "<NUM_LIT>", ")", "{", "Error", "(", "Sx1", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Sx2", ",", "Ex2", ";", "Sx2", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Dollar", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Imm2Exp", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Imm2Exp", ",", "Ex2", ")", ")", "{", "Error", "(", "Sx2", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm2Exp", ")", ";", "if", "(", "CE", ")", "{", "Imm2", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "!", "(", "Imm2", "&", "~", "<NUM_LIT>", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateModImm", "(", "Imm1", ",", "Imm2", ",", "S", ",", "Ex2", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Sx2", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser110", "Func": "parseModImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9363, "Length": 173, "Cover_Rate": 0.30782918149466193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "fixed_insn_function", "(", "insn_code", "code", ")", ":", "m_code", "(", "code", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-functions", "Func": "fixed_insn_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9364, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "Instruction", "::", "PtrToInt", ":", "{", "if", "(", "TLI", ".", "getValueType", "(", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", ")", ")", "return", "<ISA_LIT>ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ";", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "Address", "SavedAddr", "=", "Addr", ";", "int", "TmpOffset", "=", "Addr", ".", "Offset", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "*", "GTI", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "TD", ".", "getStructLayout", "(", "STy", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "TmpOffset", "+=", "SL", "->", "getElementOffset", "(", "Idx", ")", ";", "}", "else", "{", "uint64_t", "S", "=", "TD", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "<ISA_LIT>ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{"], "ground_truth": ["const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";"], "File": "ARMFastISel77", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9365, "Length": 384, "Cover_Rate": 0.5052631578947369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "size", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "instr_iterator", "i", "(", "MBB", "->", "instr_begin", "(", ")", ")", ",", "ie", "(", "MBB", "->", "instr_end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{"], "File": "PatmosFunctionSplitter1", "Func": "getBBSize", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9366, "Length": 37, "Cover_Rate": 0.4805194805194805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";"], "ground_truth": ["updateValueMap", "(", "I", ",", "Result", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9367, "Length": 56, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "II", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "*", ">", "(", "STI", ")", "->", "getInstrItineraryData", "(", ")", ";", "return", "new", "ScoreboardHazardRecognizer", "(", "II", ",", "DAG", ",", "<STR_LIT>", ")", ";", "}", "return", "TargetInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "STI", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo55", "Func": "CreateTargetHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9368, "Length": 43, "Cover_Rate": 0.6323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "printImpl", "(", "raw_ostream", "&", "OS", ",", "const", "MCAsmInfo", "*", "MAI", ")", "const", "{", "Expr", "->", "print", "(", "OS", ",", "MAI", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCExpr10", "Func": "printImpl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9369, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "emitFrameMoves", "=", "needsFrameMoves", "(", "MF", ")", ";", "if", "(", "FrameSize", ")", "{", "bool", "saveLR", "=", "XFI", "->", "getUsesLR", "(", ")", ";", "bool", "LRSavedOnEntry", "=", "false", ";", "int", "Opcode", ";", "if", "(", "saveLR", "&&", "(", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "==", "<NUM_LIT>", ")", ")", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "saveLR", "=", "false", ";", "LRSavedOnEntry", "=", "true", ";", "}", "else", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "FrameSize", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", "*", "<NUM_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "if", "(", "LRSavedOnEntry", ")", "{", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "if", "(", "saveLR", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "LRSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveLRLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLRLabel", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "LRSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveLRLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveR10Label", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveR10Label", ")", ";"], "File": "XCoreRegisterInfo41", "Func": "emitPrologue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9370, "Length": 441, "Cover_Rate": 0.4762419006479482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "VectorType", ">", "(", "Src", ")", "->", "getElementCount", "(", ")", "==", "ElementCount", "::", "getScalable", "(", "<NUM_LIT>", ")", ")", "return", "InstructionCost", "::", "getInvalid", "(", ")", ";", "return", "LT", ".", "first", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo", "Func": "getMaskedMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9371, "Length": 36, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "require_stack_frame", "=", "true", ";", "if", "(", "check_stack_slot", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "ALL", ")", "if", "(", "MEM_P", "(", "*", "iter", ")", "&&", "(", "reg_mentioned_p", "(", "stack_pointer_rtx", ",", "*", "iter", ")", "||", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "*", "iter", ")", ")", ")", "{", "unsigned", "int", "alignment", "=", "MEM_ALIGN", "(", "*", "iter", ")", ";", "if", "(", "alignment", ">", "stack_alignment", ")", "stack_alignment", "=", "alignment", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_find_max_used_stack_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9372, "Length": 78, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "UNSPEC_TPOFF", ":", "x", "=", "XVECEXP", "(", "inner", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "==", "TLS_MODEL_LOCAL_EXEC", ")", ";", "case", "UNSPEC_MACHOPIC_OFFSET", ":", "return", "legitimate_pic_address_disp_p", "(", "x", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["case", "SYMBOL_REF", ":"], "File": "i386", "Func": "legitimate_pic_operand_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9373, "Length": 49, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "int", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "VT", ")", ";", "ReplaceNode", "(", "Node", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "TFI", ",", "Imm", ")", ")", ";", "return", ";", "}"], "ground_truth": ["SelectCode", "(", "Node", ")", ";"], "File": "RISCVISelDAGToDAG10", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9374, "Length": 107, "Cover_Rate": 0.39194139194139194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelLowering (2)1", "Func": "mayBeEmittedAsTailCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9375, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ZeroDirective", "=", "AsciiDirective", "=", "AscizDirective", "=", "nullptr", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data24bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "nullptr", ";", "AssignmentDirective", "=", "<STR_LIT>", ";", "GlobalDirective", "=", "<STR_LIT>", ";", "HasFunctionAlignment", "=", "false", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "WeakDirective", "=", "nullptr", ";", "UseIntegratedAssembler", "=", "false", ";", "WeakDirective", "=", "nullptr", ";", "UseLogicalShr", "=", "false", ";"], "ground_truth": ["}"], "File": "Z80MCAsmInfo2", "Func": "Z80MCAsmInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9376, "Length": 61, "Cover_Rate": 0.4206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_getexpsh_mask_round", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_getexp_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9377, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "AM", ".", "BaseType", "=", "<ISA_LIT>ISelAddressMode", "::", "Base", "::", "RegBase", ";", "AM", ".", "BaseReg", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "M68kISelDAGToDAG", "Func": "matchAddressBase", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9378, "Length": 24, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "I", ";", "float", "F", ";", "}", "Imm", ";", "if", "(", "const", "ConstantSDNode", "*", "Node", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "Node", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "Imm", ".", "I", "=", "Node", "->", "getSExtValue", "(", ")", ";", "}", "else", "if", "(", "const", "ConstantFPSDNode", "*", "Node", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "Imm", ".", "F", "=", "Node", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "}", "else", "return", "-", "<NUM_LIT>", ";", "if", "(", "(", "Imm", ".", "I", ">=", "-", "<NUM_LIT>", "&&", "Imm", ".", "I", "<=", "<NUM_LIT>", ")", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "Imm", ".", "I", ";"], "ground_truth": ["}"], "File": "SIISelLowering102", "Func": "analyzeImmediate", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9379, "Length": 182, "Cover_Rate": 0.9191919191919192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_viwdupq_m_wb_u8", "(", "uint8x16_t", "__inactive", ",", "uint32_t", "*", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";", "uint8x16_t", "__res", "=", "__builtin_mve_viwdupq_m_n_uv16qi", "(", "__inactive", ",", "*", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";", "*", "__a", "=", "__builtin_mve_viwdupq_m_wb_uv16qi", "(", "__inactive", ",", "*", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";", "return", "__res", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_viwdupq_m_wb_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9380, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpcsq_m_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpcsq_m_uv16qi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpcsq_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9381, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "nds32_check_constant_argument", "(", "icode", ",", "op1_num", ",", "op1", ",", "name", ")", ")", "return", "NULL_RTX", ";", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "op0_num", ",", "op0", ")", ";", "op1", "=", "nds32_legitimize_argument", "(", "icode", ",", "op1_num", ",", "op1", ")", ";", "if", "(", "return_p", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ",", "op1", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";"], "ground_truth": ["}"], "File": "nds32-intrinsic", "Func": "nds32_expand_binopimm_builtin", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9382, "Length": 87, "Cover_Rate": 0.5304878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "Nios2TargetStreamer1", "Func": "Nios2TargetAsmStreamer", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9383, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_rtx", "operand2", "=", "XEXP", "(", "expr", ",", "<NUM_LIT>", ")", ";", "return", "(", "REG_P", "(", "operand1", ")", "&&", "REG_P", "(", "operand2", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "rs6000-p8swap", "Func": "rs6000_sum_of_two_registers_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9384, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", "->", "begin", "(", ")", ";", "I", "!=", "MF", "->", "end", "(", ")", ";", "++", "I", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "I", ";", "MachineBasicBlock", "::", "iterator", "J", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "J", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "MachineInstr", "&", "MI", "=", "*", "J", ";", "if", "(", "MI", ".", "isConditionalBranch", "(", ")", "&&", "!", "isBlockInRange", "(", "MI", ",", "*", "getDestBlock", "(", "MI", ")", ")", ")", "{", "fixupConditionalBranch", "(", "MI", ")", ";", "++", "NumRelaxed", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "AArch64BranchRelaxation2", "Func": "relaxBranchInstructions", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9385, "Length": 100, "Cover_Rate": 0.8849557522123894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["<ISA_LIT>FI", "->", "setISR", "(", ")", ";"], "File": "MipsISelLowering (2)4", "Func": "LowerInterruptReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9386, "Length": 29, "Cover_Rate": 0.4084507042253521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "for", "(", "unsigned", "i", "=", "NumOps", "+", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}"], "ground_truth": ["updateOperandRegConstraints", "(", "MF", ",", "*", "NewMI", ",", "TII", ")", ";"], "File": "X86InstrInfo (2)3", "Func": "FuseTwoAddrInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9387, "Length": 75, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sparc_split_regreg_legitimate", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "int", "regno1", ",", "regno2", ";", "if", "(", "GET_CODE", "(", "reg1", ")", "==", "SUBREG", ")", "reg1", "=", "SUBREG_REG", "(", "reg1", ")", ";", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "regno1", "=", "REGNO", "(", "reg1", ")", ";", "if", "(", "GET_CODE", "(", "reg2", ")", "==", "SUBREG", ")", "reg2", "=", "SUBREG_REG", "(", "reg2", ")", ";", "if", "(", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["regno2", "=", "REGNO", "(", "reg2", ")", ";"], "File": "sparc4", "Func": "sparc_split_regreg_legitimate", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9388, "Length": 85, "Cover_Rate": 0.6115107913669064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveSetFp", "(", "<STR_LIT>", "Value", ")", "{", "StringRef", "ModuleValue", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "MipsTargetStreamer11", "Func": "emitDirectiveSetFp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9389, "Length": 16, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNOT", "(", "SDLoc", "(", "Op1", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ")", ";", "SDValue", "NewAdd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewXor", ",", "NewAdd", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "combineSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9390, "Length": 87, "Cover_Rate": 0.30742049469964666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMEMrri", "(", ")", "const", "{", "return", "Kind", "==", "k_MemoryRegRegImm", ";"], "ground_truth": ["}"], "File": "VEAsmParser (2)", "Func": "isMEMrri", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9391, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "mem", ",", "gen_const_mem", "(", "HImode", ",", "fnaddr", ")", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "cxt", ")", ";"], "ground_truth": ["mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";"], "File": "vax", "Func": "vax_trampoline_init", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9392, "Length": 41, "Cover_Rate": 0.3416666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegNo", "=", "<STR_LIT>", "+", "intVal", ";", "RegKind", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<", "<NUM_LIT>", ")", "{", "RegNo", "=", "IntRegs", "[", "intVal", "]", ";", "RegKind", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<", "<NUM_LIT>", ")", "{", "RegNo", "=", "IntRegs", "[", "<NUM_LIT>", "+", "intVal", "]", ";", "RegKind", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<", "<NUM_LIT>", ")", "{", "RegNo", "=", "IntRegs", "[", "<NUM_LIT>", "+", "intVal", "]", ";", "RegKind", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<", "<NUM_LIT>", ")", "{", "RegNo", "=", "IntRegs", "[", "<NUM_LIT>", "+", "intVal", "]", ";", "RegKind", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<", "<NUM_LIT>", ")", "{", "RegNo", "=", "FloatRegs", "[", "intVal", "]", ";", "RegKind", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", ">=", "<NUM_LIT>", "&&", "intVal", "<=", "<NUM_LIT>", "&&", "(", "intVal", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", "{", "RegNo", "=", "DoubleRegs", "[", "intVal", "/", "<NUM_LIT>", "]", ";", "RegKind", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<", "<NUM_LIT>", ")", "{", "RegNo", "=", "IntRegs", "[", "intVal", "]", ";", "RegKind", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "SparcAsmParser34", "Func": "matchRegisterName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9393, "Length": 401, "Cover_Rate": 0.4837153196622437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vzip_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9394, "Length": 70, "Cover_Rate": 0.44871794871794873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isMOVHLPS_v_undef_Mask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "X86ISelLowering114", "Func": "isMOVHLPS_v_undef_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9395, "Length": 36, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AllOnes", "?", "isAllOnesConstant", "(", "N", ")", ":", "isNullConstant", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "LanaiISelLowering", "Func": "isZeroOrAllOnes", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9396, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "ConstraintVT", ".", "isFloatingPoint", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerXConstraint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9397, "Length": 52, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vaddr", ")", "->", "setReg", "(", "NewBase", ")", ";", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "offset", ")", "->", "setImm", "(", "NewOffset", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer", "Func": "updateBaseAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9398, "Length": 33, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "ALPHA_FPRM_DYN", ":", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "ROUND_SUFFIX_C", ":", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "get_round_mode_suffix", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9399, "Length": 31, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode2", "==", "DFmode", ")", "return", "mode1", "==", "SFmode", ";", "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode1", ")", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode1", ")", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_SSE_REG", ",", "mode1", ")", ")", ";"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode2", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_MMX_REG", ",", "mode2", ")", ")", "return", "(", "GET_MODE_SIZE", "(", "mode1", ")", "==", "<NUM_LIT>", "&&", "ix86_hard_regno_mode_ok", "(", "FIRST_MMX_REG", ",", "mode1", ")", ")", ";"], "File": "i3861", "Func": "ix86_modes_tieable_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9400, "Length": 143, "Cover_Rate": 0.5355805243445693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RegName", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "case", "'f'", ":", "case", "'v'", ":"], "ground_truth": ["if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'s'", ")", "return", "RegName", "+", "<NUM_LIT>", ";"], "File": "PPCInstPrinter13", "Func": "stripRegisterPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9401, "Length": 31, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "isGlobalInSmallSectionImpl", "(", "GV", ",", "TM", ")", "&&", "(", "Kind", ".", "isData", "(", ")", "||", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiTargetObjectFile12", "Func": "isGlobalInSmallSection", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9402, "Length": 31, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubRegFromChannel", "(", "IndirectIndex", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterInfo", "Func": "getIndirectSubReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9403, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFObjectWriter", "(", ")", ":", "MCWinCOFFObjectTargetWriter", "(", "COFF", "::", "IMAGE_FILE_MACHINE_ARM64", ")", "{"], "ground_truth": ["}"], "File": "AArch64WinCOFFObjectWriter", "Func": "AArch64WinCOFFObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9404, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "name2", ",", "size", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "name2", ",", "size", ")", ";", "return", ";", "}", "if", "(", "!", "global", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "name", ")", ";"], "ground_truth": ["fprintf", "(", "stream", ",", "<STR_LIT>", ",", "size", ",", "align", "/", "BITS_PER_UNIT", ")", ";"], "File": "stormy163", "Func": "xstormy16_asm_output_aligned_common", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9405, "Length": 80, "Cover_Rate": 0.35874439461883406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ")", ")", "vmulxs_f32", "(", "float32_t", "a", ",", "float32_t", "b", ")", "{", "float32_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmulxs_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9406, "Length": 39, "Cover_Rate": 0.9069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "BaseReg", "=", "<NUM_LIT>", ";", "Op", "->", "Mem", ".", "AluOp", "=", "LPAC", "::", "ADD", ";", "Op", "->", "Mem", ".", "OffsetReg", "=", "<NUM_LIT>", ";", "Op", "->", "Mem", ".", "Offset", "=", "Imm", ";"], "ground_truth": ["return", "Op", ";"], "File": "DLXAsmParser", "Func": "MorphToMemImm", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9407, "Length": 37, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "addAndInterleaveWithUnsupported", "(", "LegalizerInfo", "::", "SizeAndActionsVec", "&", "result", ",", "const", "LegalizerInfo", "::", "SizeAndActionsVec", "&", "v", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "v", ".", "size", "(", ")", ";", "++", "i", ")", "{", "result", ".", "push_back", "(", "v", "[", "i", "]", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "v", "[", "i", "]", ".", "first", "&&", "i", "+", "<NUM_LIT>", "<", "v", ".", "size", "(", ")", "&&", "v", "[", "i", "+", "<NUM_LIT>", "]", ".", "first", "!=", "v", "[", "i", "]", ".", "first", "+", "<NUM_LIT>", ")", "result", ".", "push_back", "(", "{", "v", "[", "i", "]", ".", "first", "+", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", ")", ";"], "ground_truth": ["}"], "File": "X86LegalizerInfo19", "Func": "addAndInterleaveWithUnsupported", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9408, "Length": 109, "Cover_Rate": 0.990909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CCR", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Flags", "=", "combineSetCCCCR", "(", "CCR", ",", "CC", ",", "DAG", ",", "Subtarget", ")", ")", "{"], "ground_truth": ["SDValue", "Cond", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "M680x0ISelLowering", "Func": "combineM680x0BrCond", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9409, "Length": 41, "Cover_Rate": 0.3228346456692913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasAnyUndefs", ";", "if", "(", "!", "Node", "->", "isConstantSplat", "(", "SplatValue", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "<NUM_LIT>", ",", "!", "Subtarget", ".", "isLittle", "(", ")", ")", ")", "return", "false", ";", "Imm", "=", "SplatValue", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsSEISelDAGToDAG18", "Func": "selectVSplat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9410, "Length": 38, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg1", ")", ")", ";", "I", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg2", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "I", ",", "getSubtargetInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter20", "Func": "EmitInstrRegReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9411, "Length": 36, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetAt", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetStreamer16", "Func": "emitDirectiveSetAt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9412, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DataLayout", "(", "is64Bit", "?", "DataLayout64", ":", "DataLayout32", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64Bit", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "PTXTargetMachine", "Func": "PTXTargetMachine", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9413, "Length": 98, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "<STR_LIT>", "(", "AddSub", ",", "Val", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "Val", "=", "<STR_LIT>", "(", "Memory", ".", "isNegative", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Memory", ".", "ShiftImm", ",", "Memory", ".", "ShiftType", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "OffsetRegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addAddrMode2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9414, "Length": 76, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name", "+=", "skip", ";", "}", "if", "(", "verbatim", ")", "fputs", "(", "name", ",", "stream", ")", ";"], "ground_truth": ["else", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ",", "name", ")", ";"], "File": "arm", "Func": "arm_asm_output_labelref", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9415, "Length": 26, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "++", "NumImmRangeRejs", ";", "return", "nullptr", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isDeadDef", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "I", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "++", "NumLiveDstRejs", ";", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "I", ";", "}", "MIOperands", "::", "PhysRegInfo", "PRI", "=", "MIOperands", "(", "*", "I", ")", ".", "analyzePhysReg", "(", "<STR_LIT>", ",", "TRI", ")", ";", "if", "(", "PRI", ".", "Read", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", ")", ";", "++", "NumMultNZCVUses", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AArch64ConditionalCompares2", "Func": "findConvertibleCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9416, "Length": 172, "Cover_Rate": 0.43765903307888043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psllv2di", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm_sllv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9417, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_popcnt_epi64", "(", "__m256i", "__A", ",", "__mmask8", "__U", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vpopcountq_v4di_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vpopcntdqvlintrin4", "Func": "_mm256_mask_popcnt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9418, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "ToReplace", ";", "for", "(", "SDNode", "*", "User", ":", "N", "->", "uses", "(", ")", ")", "{", "assert", "(", "(", "User", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", "||", "User", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "ToReplace", ".", "push_back", "(", "User", ")", ";", "}", "for", "(", "SDNode", "*", "User", ":", "ToReplace", ")", "{", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "User", "->", "getMachineOpcode", "(", ")", ",", "SDLoc", "(", "User", ")", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "User", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["ReplaceUses", "(", "User", ",", "ResNode", ")", ";"], "File": "PPCISelDAGToDAG113", "Func": "SwapAllSelectUsers", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9419, "Length": 164, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pslldi", "(", "(", "__v2si", ")", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_slli_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9420, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_e8_load_to_ex_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "return", "e8_consumed_by_ex_p", "(", "consumer", ",", "def_reg", ")", ";"], "ground_truth": ["}"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_e8_load_to_ex_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9421, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addPostRegAlloc", "(", ")", "override", "{"], "ground_truth": ["if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isCheri", "(", ")", ")", "addPass", "(", "createCheriInvalidatePass", "(", ")", ")", ";"], "File": "MipsTargetMachine55", "Func": "addPostRegAlloc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9422, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ATTAsmPrinter", "::", "printMachineInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["++", "EmittedInsts", ";"], "File": "X86ATTAsmPrinter", "Func": "printMachineInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9423, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmBackend27", "Func": "getFixupKindContainerSizeBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9424, "Length": 81, "Cover_Rate": 0.3568281938325991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "size", ";", "int", "i", ";", "top_label", "=", "gen_label_rtx", "(", ")", ";", "out_label", "=", "gen_label_rtx", "(", ")", ";", "iter", "=", "gen_reg_rtx", "(", "iter_mode", ")", ";", "size", "=", "expand_simple_binop", "(", "iter_mode", ",", "AND", ",", "count", ",", "piece_size_mask", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "piece_size", "==", "const1_rtx", ")", "{", "emit_cmp_and_jump_insns", "(", "size", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "iter_mode", ",", "true", ",", "out_label", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "}", "emit_move_insn", "(", "iter", ",", "const0_rtx", ")", ";", "emit_label", "(", "top_label", ")", ";", "tmp", "=", "convert_modes", "(", "Pmode", ",", "iter_mode", ",", "iter", ",", "true", ")", ";", "gcc_assert", "(", "(", "piece_size_n", "&", "(", "piece_size_n", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";", "destmem", "=", "offset_address", "(", "destmem", ",", "tmp", ",", "piece_size_n", ")", ";", "destmem", "=", "adjust_address", "(", "destmem", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "issetmem", ")", "{", "srcmem", "=", "offset_address", "(", "srcmem", ",", "copy_rtx", "(", "tmp", ")", ",", "piece_size_n", ")", ";", "srcmem", "=", "adjust_address", "(", "srcmem", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_64BIT", "&&", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "if", "(", "i", ")", "{", "destmem", "=", "adjust_address", "(", "copy_rtx", "(", "destmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "srcmem", "=", "adjust_address", "(", "copy_rtx", "(", "srcmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "}", "emit_move_insn", "(", "destmem", ",", "srcmem", ")", ";", "}", "}", "else", "{", "rtx", "tmpreg", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "unroll", "<=", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "tmpreg", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "i", ")", "{", "srcmem", "=", "adjust_address", "(", "copy_rtx", "(", "srcmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "}", "emit_move_insn", "(", "tmpreg", "[", "i", "]", ",", "srcmem", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "if", "(", "i", ")", "{", "destmem", "=", "adjust_address", "(", "copy_rtx", "(", "destmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "}", "emit_move_insn", "(", "destmem", ",", "tmpreg", "[", "i", "]", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "i3864", "Func": "expand_set_or_movmem_via_loop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9425, "Length": 365, "Cover_Rate": 0.5184659090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitARM64WinCFISaveLRPair", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer2", "Func": "emitARM64WinCFISaveLRPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9426, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingHAMembers", "=", "State", ".", "getPendingLocs", "(", ")", ";", "assert", "(", "PendingHAMembers", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", ";", "if", "(", "PendingHAMembers", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "assert", "(", "PendingHAMembers", "[", "<NUM_LIT>", "]", ".", "getLocVT", "(", ")", "==", "LocVT", ")", ";", "PendingHAMembers", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "if", "(", "ArgFlags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "{", "assert", "(", "PendingHAMembers", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "PendingHAMembers", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ArrayRef", "<", "uint16_t", ">", "RegList", ";", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "RegList", "=", "SRegList", ";", "break", ";", "case", "<STR_LIT>", ":", "RegList", "=", "DRegList", ";", "break", ";", "case", "<STR_LIT>", ":", "RegList", "=", "QRegList", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingHAMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "::", "iterator", "It", "=", "PendingHAMembers", ".", "begin", "(", ")", ";", "It", "!=", "PendingHAMembers", ".", "end", "(", ")", ";", "++", "It", ")", "{", "It", "->", "convertToReg", "(", "RegResult", ")", ";", "State", ".", "addLoc", "(", "*", "It", ")", ";", "++", "RegResult", ";", "}", "PendingHAMembers", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "for", "(", "unsigned", "regNo", "=", "<NUM_LIT>", ";", "regNo", "<", "<NUM_LIT>", ";", "++", "regNo", ")", "State", ".", "AllocateReg", "(", "SRegList", "[", "regNo", "]", ")", ";", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "Align", "=", "std", "::", "min", "(", "Size", ",", "<NUM_LIT>", ")", ";", "for", "(", "auto", "It", ":", "PendingHAMembers", ")", "{", "It", ".", "convertToMem", "(", "State", ".", "AllocateStack", "(", "Size", ",", "Align", ")", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "It", ")", ";"], "File": "ARMCallingConv14", "Func": "CC_ARM_AAPCS_Custom_HA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9427, "Length": 300, "Cover_Rate": 0.8547008547008547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", ".", "setOpcode", "(", "opCode", ")", ";", "TmpInst", ".", "addOperand", "(", "Rdd", ")", ";", "TmpInst", ".", "addOperand", "(", "MO1", ")", ";"], "ground_truth": ["TmpInst", ".", "addOperand", "(", "MO2", ")", ";"], "File": "HexagonAsmParser", "Func": "makeCombineInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9428, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "<ISA_LIT>TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":"], "ground_truth": ["switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{"], "File": "HexagonISelLowering70", "Func": "getRegForInlineAsmConstraint", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9429, "Length": 59, "Cover_Rate": 0.43703703703703706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "T", ".", "createMCRegInfo", "(", "<STR_LIT>", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "MipsDisassembler14", "Func": "createMipsDisassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9430, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "PTXAsmPrinter3", "Func": "getRegisterTypeName", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9431, "Length": 23, "Cover_Rate": 0.3194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_rcp14ps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_rcp14_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9432, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "!", "Subtarget", ".", "hasStdExtZfhmin", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "RISCVISelLowering18", "Func": "getNumRegistersForCallingConv", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9433, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "const", "auto", "&", "Use", ":", "SamplerArg", ".", "uses", "(", ")", ")", "{", "auto", "Inst", "=", "dyn_cast", "<", "CallInst", ">", "(", "Use", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "Inst", ")", "{", "continue", ";", "}", "Function", "*", "F", "=", "Inst", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "F", ")", "continue", ";", "Value", "*", "Replacement", "=", "nullptr", ";", "StringRef", "Name", "=", "F", "->", "getName", "(", ")", ";", "if", "(", "Name", "==", "GetSamplerResourceIDFunc", ")", "{", "Replacement", "=", "ConstantInt", "::", "get", "(", "Int32Type", ",", "ResourceID", ")", ";", "}", "else", "{", "continue", ";", "}", "Inst", "->", "replaceAllUsesWith", "(", "Replacement", ")", ";", "InstsToErase", ".", "push_back", "(", "Inst", ")", ";", "Modified", "=", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "replaceSamplerUses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9434, "Length": 118, "Cover_Rate": 0.8872180451127819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", ",", "TLOF", "(", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "FISCTargetMachine", "Func": "FISCTargetMachine", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9435, "Length": 95, "Cover_Rate": 0.9895833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasByValAttr", "(", ")", ")", "handleByValParam", "(", "&", "Arg", ")", ";", "else", "if", "(", "TM", "&&", "TM", "->", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "markPointerAsGlobal", "(", "&", "Arg", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "NVPTXLowerArgs16", "Func": "runOnKernelFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9436, "Length": 64, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64GOTPLT", "::", "~", "<ISA_LIT>_64GOTPLT", "(", ")", "{"], "ground_truth": ["}"], "File": "X86GOTPLT", "Func": "~X86_64GOTPLT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9437, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvth_n_s64_f16", "(", "float16_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_aarch64_fcvtzshfdi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvth_n_s64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9438, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "ExpandMBB", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "ExpandMI", "(", "MBB", ",", "MBBI", ")", ";", "MBBI", "=", "NMBBI", ";", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "M680x0ExpandPseudo", "Func": "ExpandMBB", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9439, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NoOpt", ")", "addPass", "(", "create<ISA_LIT>OptimizeSZextends", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "TM", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "EnableGenPred", ")", "addPass", "(", "create<ISA_LIT>GenPredicate", "(", ")", ")", ";", "if", "(", "EnableLoopResched", ")", "addPass", "(", "create<ISA_LIT>LoopRescheduling", "(", ")", ")", ";", "if", "(", "!", "DisableHSDR", ")", "addPass", "(", "create<ISA_LIT>SplitDoubleRegs", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EnableBitSimplify", ")", "addPass", "(", "create<ISA_LIT>BitSimplify", "(", ")", ")", ";"], "File": "HexagonTargetMachine3", "Func": "addInstSelector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9440, "Length": 75, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "Subtarget", "->", "getTargetLowering", "(", ")", ";", "computeLegalValueVTs", "(", "TLI", ",", "GV", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "GlobalVT", ",", "VTs", ")", ";", "}", "<STR_LIT>", "(", "Sym", ",", "GlobalVT", ",", "VTs", ")", ";", "}", "emitVisibility", "(", "Sym", ",", "GV", "->", "getVisibility", "(", ")", ",", "!", "GV", "->", "isDeclaration", "(", ")", ")", ";"], "ground_truth": ["emitSymbolType", "(", "Sym", ")", ";"], "File": "WebAssemblyAsmPrinter22", "Func": "emitGlobalVariable", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9441, "Length": 75, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "simple_loop", "=", "false", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "preds", ")", "if", "(", "e", "->", "src", "==", "bb", ")", "{", "simple_loop", "=", "true", ";", "break", ";", "}", "if", "(", "simple_loop", ")", "distance", "=", "distance_non_agu_define_in_bb", "(", "regno1", ",", "regno2", ",", "insn", ",", "distance", ",", "BB_END", "(", "bb", ")", ",", "&", "found", ")", ";", "else", "{", "int", "shortest_dist", "=", "-", "<NUM_LIT>", ";", "bool", "found_in_bb", "=", "false", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "preds", ")", "{", "int", "bb_dist", "=", "distance_non_agu_define_in_bb", "(", "regno1", ",", "regno2", ",", "insn", ",", "distance", ",", "BB_END", "(", "e", "->", "src", ")", ",", "&", "found_in_bb", ")", ";", "if", "(", "found_in_bb", ")", "{", "if", "(", "shortest_dist", "<", "<NUM_LIT>", ")", "shortest_dist", "=", "bb_dist", ";", "else", "if", "(", "bb_dist", ">", "<NUM_LIT>", ")", "shortest_dist", "=", "MIN", "(", "bb_dist", ",", "shortest_dist", ")", ";", "found", "=", "true", ";", "}", "}", "distance", "=", "shortest_dist", ";", "}", "}"], "ground_truth": ["if", "(", "!", "found", ")", "return", "-", "<NUM_LIT>", ";"], "File": "i386", "Func": "distance_non_agu_define", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9442, "Length": 156, "Cover_Rate": 0.6419753086419753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "prepareVolatileOrAtomicLoad", "(", "SDValue", "Chain", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)1", "Func": "prepareVolatileOrAtomicLoad", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9443, "Length": 29, "Cover_Rate": 0.8055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "SITypeRewriter2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9444, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "getRegisterByName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9445, "Length": 252, "Cover_Rate": 0.7477744807121661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["MaxStoresPerMemset", "=", "MaxStoresPerMemsetOptSize", "=", "<NUM_LIT>", ";"], "File": "XCoreISelLowering20", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9446, "Length": 360, "Cover_Rate": 0.5247813411078717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SUnit", "*", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "true", ";", "return", "SU", ";", "}", "SchedCandidate", "BotCand", ";", "CandResult", "BotResult", "=", "pickNodeFromQueue", "(", "Bot", ".", "Available", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "if", "(", "BotResult", "==", "SingleExcess", "||", "BotResult", "==", "SingleCritical", ")", "{", "IsTopNode", "=", "false", ";", "return", "BotCand", ".", "SU", ";", "}", "SchedCandidate", "TopCand", ";"], "ground_truth": ["CandResult", "TopResult", "=", "pickNodeFromQueue", "(", "Top", ".", "Available", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";"], "File": "HexagonMachineScheduler (2)2", "Func": "pickNodeBidrectional", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9447, "Length": 93, "Cover_Rate": 0.42272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printV4U64", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "'('", ";", "printU64", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printU64", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "HSAILInstPrinter", "Func": "printV4U64", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9448, "Length": 52, "Cover_Rate": 0.6265060240963856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrImmX4", "(", "SDValue", "N", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Base", ")", "{"], "ground_truth": ["return", "<ISA_LIT>Lowering", "->", "SelectAddressRegImm", "(", "N", ",", "Disp", ",", "Base", ",", "*", "CurDAG", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "SelectAddrImmX4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9449, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLevel", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", ")", "return", "true", ";"], "File": "NVPTXISelLowering (2)1", "Func": "allowFMA", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9450, "Length": 28, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "return", ";", "}", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "CC", "=", "getInstrPredicate", "(", "*", "Tail", ",", "PredReg", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Tail", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "--", "MBBI", ";", "TargetInstrInfo", "::", "ReplaceTailWithBranchTo", "(", "Tail", ",", "NewDest", ")", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "E", "=", "MBB", "->", "begin", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "Count", "&&", "MBBI", "!=", "E", ")", "{", "if", "(", "MBBI", "->", "isDebugValue", "(", ")", ")", "{", "--", "MBBI", ";", "continue", ";", "}", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Mask", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "Count", "==", "<NUM_LIT>", ")", "MBBI", "->", "eraseFromParent", "(", ")", ";"], "File": "Thumb2InstrInfo40", "Func": "ReplaceTailWithBranchTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9451, "Length": 137, "Cover_Rate": 0.5524193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "Reg", ",", "VReg", ")", ";", "}", "else", "{", "VReg", "=", "MRI", ".", "getLiveInVirtReg", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)2", "Func": "CreateLiveInRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9452, "Length": 42, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_globalize_label", "(", "FILE", "*", ",", "const", "char", "*", ")", "{"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_globalize_label", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 9453, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "t1", "==", "cris_got_symbol", "||", "t1", "==", "cris_got_symbol", ")", "return", "cris_got_symbol_needing_fixup", ";", "return", "t1", "!=", "cris_no_symbol", "?", "t1", ":", "t2", ";", "}", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "return", "cris_no_symbol", ";", "case", "UNSPEC", ":", "return", "cris_invalid_pic_symbol", ";", "default", ":", "fatal_insn", "(", "<STR_LIT>", ",", "x", ")", ";", "}"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "cris3", "Func": "cris_pic_symbol_type_of", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9454, "Length": 52, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "DLXAsmParser", "Func": "addImmOperands", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9455, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "mips_lo_sum_offset_hasher", "::", "equal", "(", "const", "value_type", "*", "entry", ",", "const", "compare_type", "*", "value", ")", "{"], "ground_truth": ["return", "rtx_equal_p", "(", "entry", "->", "base", ",", "value", ")", ";"], "File": "mips4", "Func": "equal", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9456, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_getexpps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_getexp_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9457, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vorrq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "|", "__b", ";"], "File": "arm", "Func": "neon_vorrq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9458, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WasmSym", "->", "setGlobalType", "(", "<STR_LIT>", "{", "uint8_t", "(", "Subtarget", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Mutable", "}", ")", ";", "return", "WasmSym", ";", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "if", "(", "strcmp", "(", "Name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "WasmSym", "->", "setEventType", "(", "{", "<STR_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "WasmSym", "->", "setWeak", "(", "true", ")", ";", "WasmSym", "->", "setExternal", "(", "true", ")", ";", "Params", ".", "push_back", "(", "Subtarget", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", "::", "I64", ":", "<STR_LIT>", "::", "I32", ")", ";", "}", "else", "{", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["getLibcallSignature", "(", "Subtarget", ",", "Name", ",", "Returns", ",", "Params", ")", ";"], "File": "WebAssemblyMCInstLower37", "Func": "GetExternalSymbolSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9459, "Length": 127, "Cover_Rate": 0.41914191419141916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<STR_LIT>", "(", "DppCtrl", "->", "getImm", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "auto", "*", "RowMaskOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "<STR_LIT>", "::", "row_mask", ")", ";", "assert", "(", "RowMaskOpnd", "&&", "RowMaskOpnd", "->", "isImm", "(", ")", ")", ";", "auto", "*", "BankMaskOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "<STR_LIT>", "::", "bank_mask", ")", ";", "assert", "(", "BankMaskOpnd", "&&", "BankMaskOpnd", "->", "isImm", "(", ")", ")", ";", "const", "bool", "MaskAllLanes", "=", "RowMaskOpnd", "->", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "BankMaskOpnd", "->", "getImm", "(", ")", "==", "<NUM_LIT>", ";", "auto", "*", "BCZOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "<STR_LIT>", "::", "bound_ctrl", ")", ";", "assert", "(", "BCZOpnd", "&&", "BCZOpnd", "->", "isImm", "(", ")", ")", ";", "bool", "BoundCtrlZero", "=", "BCZOpnd", "->", "getImm", "(", ")", ";", "auto", "*", "OldOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "<STR_LIT>", "::", "old", ")", ";", "auto", "*", "SrcOpnd", "=", "TII", "->", "getNamedOperand", "(", "MovMI", ",", "<STR_LIT>", "::", "src0", ")", ";", "assert", "(", "OldOpnd", "&&", "OldOpnd", "->", "isReg", "(", ")", ")", ";", "assert", "(", "SrcOpnd", "&&", "SrcOpnd", "->", "isReg", "(", ")", ")", ";", "if", "(", "OldOpnd", "->", "getReg", "(", ")", ".", "isPhysical", "(", ")", "||", "SrcOpnd", "->", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "*", "const", "OldOpndValue", "=", "getOldOpndValue", "(", "*", "OldOpnd", ")", ";", "assert", "(", "!", "OldOpndValue", "||", "OldOpndValue", "->", "isImm", "(", ")", "||", "OldOpndValue", "==", "OldOpnd", ")", ";", "bool", "CombBCZ", "=", "false", ";", "if", "(", "MaskAllLanes", "&&", "BoundCtrlZero", ")", "{", "CombBCZ", "=", "true", ";", "}", "else", "{", "if", "(", "!", "OldOpndValue", "||", "!", "OldOpndValue", "->", "isImm", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "OldOpndValue", "->", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "MaskAllLanes", ")", "{", "assert", "(", "!", "BoundCtrlZero", ")", ";", "CombBCZ", "=", "true", ";", "}", "}", "else", "if", "(", "BoundCtrlZero", ")", "{", "assert", "(", "!", "MaskAllLanes", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "!", "OldOpndValue", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "else", "dbgs", "(", ")", "<<", "*", "OldOpndValue", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CombBCZ", "<<", "'\\n'", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "OrigMIs", ",", "DPPMIs", ";", "DenseMap", "<", "MachineInstr", "*", ",", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">>", "RegSeqWithOpNos", ";", "auto", "CombOldVGPR", "=", "getRegSubRegPair", "(", "*", "OldOpnd", ")", ";", "if", "(", "CombBCZ", "&&", "OldOpndValue", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "DPPMovReg", ")", ";", "CombOldVGPR", "=", "RegSubRegPair", "(", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ")", ";"], "ground_truth": ["auto", "UndefInst", "=", "BuildMI", "(", "*", "MovMI", ".", "getParent", "(", ")", ",", "MovMI", ",", "MovMI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CombOldVGPR", ".", "Reg", ")", ";"], "File": "GCNDPPCombine11", "Func": "combineDPPMov", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9460, "Length": 483, "Cover_Rate": 0.3368200836820084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAdrLabelOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "MO", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "return", ";", "}", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO", ".", "getImm", "(", ")", "<<", "scale", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "-", "OffImm", ";", "else", "O", "<<", "<STR_LIT>", "<<", "OffImm", ";", "O", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printAdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9461, "Length": 121, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasVEX_4V", "=", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "bool", "HasMemOp4", "=", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "unsigned", "FirstMemOp", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "++", "FirstMemOp", ";", "if", "(", "HasMemOp4", ")", "++", "FirstMemOp", ";", "return", "FirstMemOp", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "HasVEX_4V", "=", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "unsigned", "FirstMemOp", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "++", "FirstMemOp", ";", "return", "FirstMemOp", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86BaseInfo51", "Func": "getMemoryOperandNo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9462, "Length": 188, "Cover_Rate": 0.5094850948509485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo15", "Func": "isProfitableToIfCvt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9463, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "getWARegStackId", "(", "MFI", "->", "getWAReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "isVerbose", "(", ")", ")", "{", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "break", ";", "default", ":", "{", "<ISA_LIT>MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";"], "ground_truth": ["MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "File": "WebAssemblyAsmPrinter5", "Func": "EmitInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9464, "Length": 91, "Cover_Rate": 0.3382899628252788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getConstant", "(", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "PnaclTargetArchitecture<ISA_LIT>_64", ":", "PnaclTargetArchitecture<ISA_LIT>_32", ")", ",", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering121", "Func": "LowerNaClTargetArch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9465, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>InstrInfo", "::", "isDPP", "(", "*", "MI", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDPPHazards", "(", "MI", ")", ")", ";", "if", "(", "isDivFMas", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkDivFMasHazards", "(", "MI", ")", ")", ";", "if", "(", "isRWLane", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkRWLaneHazards", "(", "MI", ")", ")", ";", "if", "(", "(", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isDS", "(", "*", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isEXP", "(", "*", "MI", ")", ")", "&&", "checkMAIVALUHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "WaitStates", "=", "std", "::", "max", "(", "WaitStates", ",", "checkMAIVALUHazards", "(", "MI", ")", ")", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkInlineAsmHazards", "(", "MI", ")", ")", ";", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkGetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkSetRegHazards", "(", "MI", ")", ")", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkRFEHazards", "(", "MI", ")", ")", ";", "if", "(", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "||", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", ")", "||", "(", "ST", ".", "hasReadM0LdsDmaHazard", "(", ")", "&&", "isLdsDma", "(", "*", "MI", ")", ")", "||", "(", "ST", ".", "hasReadM0LdsDirectHazard", "(", ")", "&&", "MI", "->", "readsRegister", "(", "<STR_LIT>", ")", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkReadM0Hazards", "(", "MI", ")", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isMAI", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkMAIHazards", "(", "MI", ")", ")", ";"], "ground_truth": ["if", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "*", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isFLAT", "(", "*", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isDS", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "WaitStates", ",", "checkMAILdStHazards", "(", "MI", ")", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "PreEmitNoopsCommon", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9466, "Length": 381, "Cover_Rate": 0.7068645640074211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "+", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "!=", "<NUM_LIT>", "&&", "isLegalICmpImmediate", "(", "C", "+", "<NUM_LIT>", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "}", "}", "else", "if", "(", "(", "<STR_LIT>", "(", "LHS", ".", "getOpcode", "(", ")", ")", "!=", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", "(", "RHS", ".", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", ")", "{", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "<STR_LIT>", "CondCode", "=", "IntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "<STR_LIT>", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CompareType", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9467, "Length": 187, "Cover_Rate": 0.3970276008492569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddw_s16", "(", "int32x4_t", "__a", ",", "int16x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_neon_vaddwsv4hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vaddw_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9468, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "TB", "=", "nullptr", ",", "*", "FB", "=", "nullptr", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "false", ";", "unsigned", "PredR", ",", "PredPos", ",", "PredRegFlags", ";", "if", "(", "!", "TII", "->", "getPredReg", "(", "Cond", ",", "PredR", ",", "PredPos", ",", "PredRegFlags", ")", ")", "return", "false", ";", "MachineInstr", "*", "PredI", "=", "MRI", "->", "getVRegDef", "(", "PredR", ")", ";", "if", "(", "!", "PredI", "->", "isCompare", "(", ")", ")", "return", "false", ";", "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "CmpImm", "=", "<NUM_LIT>", ",", "CmpMask", "=", "<NUM_LIT>", ";", "bool", "CmpAnalyzed", "=", "TII", "->", "analyzeCompare", "(", "*", "PredI", ",", "CmpReg1", ",", "CmpReg2", ",", "CmpMask", ",", "CmpImm", ")", ";", "if", "(", "!", "CmpAnalyzed", ")", "return", "false", ";", "InductionMap", "::", "iterator", "IndMapEnd", "=", "IndMap", ".", "end", "(", ")", ";", "InductionMap", "::", "iterator", "F", "=", "IndMapEnd", ";", "if", "(", "CmpReg1", "!=", "<NUM_LIT>", ")", "{", "InductionMap", "::", "iterator", "F1", "=", "IndMap", ".", "find", "(", "CmpReg1", ")", ";", "if", "(", "F1", "!=", "IndMapEnd", ")", "F", "=", "F1", ";", "}", "if", "(", "CmpReg2", "!=", "<NUM_LIT>", ")", "{", "InductionMap", "::", "iterator", "F2", "=", "IndMap", ".", "find", "(", "CmpReg2", ")", ";", "if", "(", "F2", "!=", "IndMapEnd", ")", "{", "if", "(", "F", "!=", "IndMapEnd", ")", "return", "false", ";"], "ground_truth": ["F", "=", "F2", ";"], "File": "HexagonHardwareLoops26", "Func": "findInductionRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9469, "Length": 218, "Cover_Rate": 0.3609271523178808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_s8_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9470, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_def_or_undef", "(", "TARGET_LSE", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_AES", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SHA2", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SHA3", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SHA3", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SM4", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_SM4", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_F16FML", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_FRINT", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_TME", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_RNG", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_MEMTAG", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "aarch64_bti_enabled", "(", ")", ",", "<STR_LIT>", ",", "pfile", ")", ";", "cpp_undef", "(", "pfile", ",", "<STR_LIT>", ")", ";", "if", "(", "aarch64_ra_sign_scope", "!=", "AARCH64_FUNCTION_NONE", ")", "{", "int", "v", "=", "<NUM_LIT>", ";", "if", "(", "aarch64_ra_sign_key", "==", "AARCH64_KEY_A", ")", "v", "|=", "<NUM_LIT>", ";", "if", "(", "aarch64_ra_sign_key", "==", "AARCH64_KEY_B", ")", "v", "|=", "<NUM_LIT>", ";", "if", "(", "aarch64_ra_sign_scope", "==", "AARCH64_FUNCTION_ALL", ")", "v", "|=", "<NUM_LIT>", ";", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "v", ")", ";", "}", "aarch64_def_or_undef", "(", "TARGET_I8MM", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_BF16_SIMD", ",", "<STR_LIT>", ",", "pfile", ")", ";", "aarch64_def_or_undef", "(", "TARGET_BF16_FP", ",", "<STR_LIT>", ",", "pfile", ")", ";"], "ground_truth": ["aarch64_def_or_undef", "(", "TARGET_LS64", ",", "<STR_LIT>", ",", "pfile", ")", ";"], "File": "aarch64-c", "Func": "aarch64_update_cpp_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9471, "Length": 212, "Cover_Rate": 0.3231707317073171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_SYMBOL_STUBS", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_SYMBOL_STUBS", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}"], "ground_truth": ["OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "File": "PPCAsmPrinter120", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9472, "Length": 113, "Cover_Rate": 0.3079019073569482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeBDLAddr12Len8Operand", "(", "Inst", ",", "Field", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler12", "Func": "decodeBDLAddr64Disp12Len8Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9473, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_subs_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_psubsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_subs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9474, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{"], "ground_truth": ["warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";"], "File": "arm", "Func": "arm_handle_fndecl_attribute", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9475, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "areTypesABICompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ",", "const", "ArrayRef", "<", "Type", "*", ">", "&", "Types", ")", "const", "{", "if", "(", "!", "BaseT", "::", "areTypesABICompatible", "(", "Caller", ",", "Callee", ",", "Types", ")", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "*", "Caller", ")", ".", "useAVX512Regs", "(", ")", "==", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "*", "Callee", ")", ".", "useAVX512Regs", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "llvm", "::", "none_of", "(", "Types", ",", "[", "]", "(", "Type", "*", "T", ")", "{", "return", "T", "->", "isVectorTy", "(", ")", "||", "T", "->", "isAggregateType", "(", ")", ";", "}", ")", ";"], "File": "X86TargetTransformInfo10", "Func": "areTypesABICompatible", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9476, "Length": 122, "Cover_Rate": 0.991869918699187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO2", ".", "getReg", "(", ")", ")", ".", "AsmName", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", ";"], "File": "ARMAsmPrinter31", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9477, "Length": 109, "Cover_Rate": 0.6089385474860335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "swapOperands", "(", "MachineBasicBlock", "::", "iterator", "Inst", ")", "const", "{", "assert", "(", "Inst", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "Op1", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Inst", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", "->", "addOperand", "(", "Op1", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo101", "Func": "swapOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9478, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SIFrameLowering12", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9479, "Length": 121, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tile64MachineFunctionInfo", "*", "FI", "=", "MF", "->", "getInfo", "<", "Tile64MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "FI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "!=", "<NUM_LIT>", ")", "return", "GlobalBaseReg", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", "->", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", "->", "getRegInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["DebugLoc", "DL", ";"], "File": "Tile64InstrInfo", "Func": "getGlobalBaseReg", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9480, "Length": 75, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";"], "ground_truth": ["return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MMI", ".", "callsUnwindInit", "(", ")", "||", "MMI", ".", "hasEHFunclets", "(", ")", "||", "MMI", ".", "callsEHReturn", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "MFI", ".", "hasCopyImplyingStackAdjustment", "(", ")", ")", ";"], "File": "X86FrameLowering102", "Func": "hasFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9481, "Length": 112, "Cover_Rate": 0.896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "T", ")", "{", "case", "RT64_NONE", ":", "return", "RT32_NONE", ";", "case", "RT64_64", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "RT64_32", ":", "case", "RT64_32S", ":"], "ground_truth": ["return", "RT32_32", ";"], "File": "X86ELFObjectWriter6", "Func": "getType32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9482, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "FreeBSD", "||", "(", "T", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "NetBSD", "&&", "!", "is64Bit", ")", "||", "(", "T", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "OpenBSD", "&&", "!", "is64Bit", ")", ")", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["}"], "File": "PPCMCAsmInfo", "Func": "PPCLinuxMCAsmInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9483, "Length": 53, "Cover_Rate": 0.37857142857142856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "addend", "<<", "'\\n'", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "print<ISA_LIT>MEMriOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "int", "addend", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "addend", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "-", "addend", "<<", "'\\n'", ";", "else", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "addend", "<<", "'\\n'", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "print<ISA_LIT>MEMriOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "int", "addend", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "addend", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "-", "addend", "<<", "'\\n'", ";", "else", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "addend", "<<", "'\\n'", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "print<ISA_LIT>MEMriOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "int", "addend", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "addend", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "-", "addend", "<<", "'\\n'", ";", "else", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "addend", "<<", "'\\n'", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "print<ISA_LIT>MEMriOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "int", "addend", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "addend", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "-", "addend", "<<", "'\\n'", ";", "else", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "addend", "<<", "'\\n'", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "print<ISA_LIT>MEMriOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "int", "addend", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "addend", "<", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "-", "addend", "<<", "'\\n'", ";", "else", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "addend", "<<", "'\\n'", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "printRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "false", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "false", ",", "O", ")", ";"], "File": "HexagonAsmPrinter5", "Func": "EmitInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9484, "Length": 420, "Cover_Rate": 0.42084168336673344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RegMap", "[", "Stack", "[", "i", "]", "]", "==", "i", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "X86FloatingPoint", "Func": "dumpStack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9485, "Length": 17, "Cover_Rate": 0.3090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "avr_pass_casesi", "(", "ctxt", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "make_avr_pass_casesi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9486, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Low", ",", "High", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "MVT", "VecI16VT", "=", "Is128", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "VecCstLowBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstLow", ")", ";", "SDValue", "VecBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "V", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecI16VT", ",", "VecBitcast", ",", "VecCstLowBitcast", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "VecCstHighBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "VecCstHigh", ")", ";", "SDValue", "VecShiftBitcast", "=", "DAG", ".", "getBitcast", "(", "VecI16VT", ",", "HighShift", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecI16VT", ",", "VecShiftBitcast", ",", "VecCstHighBitcast", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "SDValue", "VecCstMask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecIntVT", ")", ";", "SDValue", "LowAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "V", ",", "VecCstMask", ")", ";", "Low", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "LowAnd", ",", "VecCstLow", ")", ";", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecIntVT", ",", "HighShift", ",", "VecCstHigh", ")", ";", "}", "SDValue", "VecCstFAdd", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "DL", ",", "VecFloatVT", ")", ";"], "ground_truth": ["SDValue", "HighBitcast", "=", "DAG", ".", "getBitcast", "(", "VecFloatVT", ",", "High", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerUINT_TO_FP_vXi32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9487, "Length": 237, "Cover_Rate": 0.4896694214876033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "tmp", ";", "if", "(", "!", "len", ")", "len", "=", "&", "tmp", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "{", "int", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS2", "(", "mov", ",", "%", "A0", ",", "__zero_reg__", ")", "CR_TAB", "AS2", "(", "ldi", ",", "%", "<NUM_LIT>", ",", "hi8", "(", "%", "<NUM_LIT>", ")", ")", "CR_TAB", "AS2", "(", "mov", ",", "%", "B0", ",", "%", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS2", "(", "ldi", ",", "%", "<NUM_LIT>", ",", "lo8", "(", "%", "<NUM_LIT>", ")", ")", "CR_TAB", "AS2", "(", "mov", ",", "%", "A0", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS2", "(", "mov", ",", "%", "B0", ",", "__zero_reg__", ")", ")", ";", "}", "else", "if", "(", "(", "val", "&", "<NUM_LIT>", ")", "==", "(", "(", "val", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS2", "(", "ldi", ",", "%", "<NUM_LIT>", ",", "lo8", "(", "%", "<NUM_LIT>", ")", ")", "CR_TAB", "AS2", "(", "mov", ",", "%", "A0", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS2", "(", "mov", ",", "%", "B0", ",", "%", "<NUM_LIT>", ")", ")", ";", "}", "}", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS2", "(", "ldi", ",", "%", "<NUM_LIT>", ",", "lo8", "(", "%", "<NUM_LIT>", ")", ")", "CR_TAB", "AS2", "(", "mov", ",", "%", "A0", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS2", "(", "ldi", ",", "%", "<NUM_LIT>", ",", "hi8", "(", "%", "<NUM_LIT>", ")", ")", "CR_TAB", "AS2", "(", "mov", ",", "%", "B0", ",", "%", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "output_reload_inhi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9488, "Length": 273, "Cover_Rate": 0.9381443298969072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegInfo", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler15", "Func": "getRegInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9489, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "PTXRegAlloc", "Func": "getAnalysisUsage", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9490, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "TARGET_V9", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "save_global_or_fp_reg_p", "(", "i", ",", "<NUM_LIT>", ")", "||", "save_global_or_fp_reg_p", "(", "i", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "n_global_fp_regs", "+=", "<NUM_LIT>", ";", "if", "(", "size", "==", "<NUM_LIT>", "&&", "n_global_fp_regs", "==", "<NUM_LIT>", "&&", "args_size", "==", "<NUM_LIT>", "&&", "!", "save_local_in_regs_p", ")", "frame_size", "=", "apparent_frame_size", "=", "<NUM_LIT>", ";", "else", "{", "apparent_frame_size", "=", "ROUND_UP", "(", "size", ",", "<NUM_LIT>", ")", "+", "n_global_fp_regs", "*", "<NUM_LIT>", ";", "frame_size", "=", "apparent_frame_size", "+", "ROUND_UP", "(", "args_size", ",", "<NUM_LIT>", ")", ";", "frame_size", "+=", "FIRST_PARM_OFFSET", "(", "cfun", "->", "decl", ")", ";", "frame_size", "=", "SPARC_STACK_ALIGN", "(", "frame_size", ")", ";", "}"], "ground_truth": ["sparc_frame_size", "=", "frame_size", ";"], "File": "sparc", "Func": "sparc_compute_frame_size", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9491, "Length": 112, "Cover_Rate": 0.3835616438356164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LR", "[", "<NUM_LIT>", "]", ".", "first", "=", "<STR_LIT>", ";", "LR", "[", "<NUM_LIT>", "]", ".", "second", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SPUFrameInfo1", "Func": "SPUFrameInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9492, "Length": 19, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "unsigned", "int", "vec_vminuw", "(", "vector", "unsigned", "int", "a1", ",", "vector", "unsigned", "int", "a2", ")", "{", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vminuw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vminuw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9493, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumKernelArgMDNodes", ";", "++", "i", ")", "{", "MDNode", "*", "ArgNode", "=", "dyn_cast_or_null", "<", "MDNode", ">", "(", "Node", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ")", ";", "if", "(", "ArgNode", "->", "getNumOperands", "(", ")", "!=", "ExpectNumArgNodeOps", ")", "return", "nullptr", ";", "if", "(", "!", "ArgNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "nullptr", ";", "MDString", "*", "StringNode", "=", "dyn_cast", "<", "MDString", ">", "(", "ArgNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "!", "StringNode", "||", "StringNode", "->", "getString", "(", ")", "!=", "KernelArgMDNodeNames", "[", "i", "]", ")", "return", "nullptr", ";"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "GetFunctionFromMDNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9494, "Length": 96, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBrTargetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "File": "BPFInstPrinter10", "Func": "printBrTargetOperand", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9495, "Length": 39, "Cover_Rate": 0.3979591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is<ISA_LIT>64", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "isAIXABI", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "PPCSubtarget12", "Func": "getRedZoneSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9496, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "elt", "=", "convert_modes", "(", "SImode", ",", "inner_mode", ",", "elt", ",", "true", ")", ";", "emit_move_insn", "(", "gen_lowpart", "(", "SImode", ",", "t1", ")", ",", "elt", ")", ";", "switch", "(", "mode", ")", "{", "case", "V2SImode", ":", "final_insn", "=", "gen_bshufflev2si_vis", "(", "target", ",", "t1", ",", "t1", ")", ";", "bmask", "=", "<NUM_LIT>", ";", "break", ";", "case", "V4HImode", ":", "final_insn", "=", "gen_bshufflev4hi_vis", "(", "target", ",", "t1", ",", "t1", ")", ";"], "ground_truth": ["bmask", "=", "<NUM_LIT>", ";"], "File": "sparc6", "Func": "vector_init_bshuffle", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9497, "Length": 75, "Cover_Rate": 0.4573170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "MCGNode", "(", "Type", "*", "t", ")", ":", "MF", "(", "NULL", ")", ",", "T", "(", "t", ")", ",", "IsDead", "(", "true", ")", ",", "IsInSCC", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder", "Func": "MCGNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9498, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_popcnt_epi8", "(", "__m256i", "__W", ",", "__mmask32", "__U", ",", "__m256i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpopcountb_v32qi_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bitalgintrin", "Func": "_mm256_mask_popcnt_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9499, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", ">=", "-", "<NUM_LIT>", "&&", "Imm", "<=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "+", "std", "::", "abs", "(", "Imm", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SIMCCodeEmitter (2)", "Func": "getIntInlineImmEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9500, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "rtx", "mem", ";", "int", "i", ";", "if", "(", "no_rtl", ")", "return", ";", "for", "(", "i", "=", "cum", "->", "words", "+", "<NUM_LIT>", ";", "i", "<", "max_arg_registers", ";", "i", "++", ")", "{", "mem", "=", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "arg_pointer_rtx", ",", "(", "i", "*", "UNITS_PER_WORD", ")", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ")", ";", "}"], "ground_truth": ["*", "pretend_size", "=", "<NUM_LIT>", ";"], "File": "bfin2", "Func": "setup_incoming_varargs", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9501, "Length": 91, "Cover_Rate": 0.9891304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "BuildStackAlignAND", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "unsigned", "Reg", ",", "uint64_t", "MaxAlign", ")", "const", "{", "uint64_t", "Val", "=", "-", "MaxAlign", ";", "unsigned", "AndOp", "=", "getANDriOpcode", "(", "Uses64BitFramePtr", ",", "Val", ")", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AndOp", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Val", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "X86FrameLowering (2)4", "Func": "BuildStackAlignAND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9502, "Length": 80, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMMCNaCl1", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9503, "Length": 36, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "ST", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "bool", "IsIEEEMode", "=", "ST", "->", "enableIEEEBit", "(", "MF", ")", "||", "!", "MFI", "->", "hasNoSignedZerosFPMath", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "depth_first", "(", "&", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "MBB", "->", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";"], "ground_truth": ["MachineInstr", "&", "MI", "=", "*", "I", ";"], "File": "SIFoldOperands16", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9504, "Length": 128, "Cover_Rate": 0.42953020134228187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask2_permutex2var_epi16", "(", "__m512i", "__A", ",", "__m512i", "__I", ",", "__mmask32", "__U", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpermi2varhi512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__I", ",", "(", "__v32hi", ")", "__B", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask2_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9505, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCOperand", "GetSymbolRef", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MCSymbol", "*", "Symbol", ",", "AsmPrinter", "&", "Printer", ",", "bool", "isDarwin", ")", "{", "MCContext", "&", "Ctx", "=", "Printer", ".", "OutContext", ";", "MCSymbolRefExpr", "::", "VariantKind", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "unsigned", "access", "=", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ";", "switch", "(", "access", ")", "{", "case", "<STR_LIT>", ":", "RefKind", "=", "isDarwin", "?", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DARWIN_HA16", ":", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GAS_HA16", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "isDarwin", "?", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DARWIN_LO16", ":", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GAS_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL16_HA", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPREL16_LO", ";"], "ground_truth": ["break", ";"], "File": "PPCMCInstLower28", "Func": "GetSymbolRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9506, "Length": 111, "Cover_Rate": 0.36156351791530944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NEED_INDICATE_EXEC_STACK", ")", "file_end_indicate_exec_stack", "(", ")", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_file_end", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9507, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FixedNum", "=", "<NUM_LIT>", ",", "SplitNum", "=", "<NUM_LIT>", ",", "LoopPhiNum", "=", "<NUM_LIT>", ";", "int32_t", "TotalP", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "DR", ":", "Part", ")", "{", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "DR", ")", ";", "int32_t", "P", "=", "profit", "(", "DefI", ")", ";", "if", "(", "P", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "return", "false", ";", "TotalP", "+=", "P", ";", "if", "(", "isInduction", "(", "DR", ",", "IRM", ")", ")", "TotalP", "-=", "<NUM_LIT>", ";", "for", "(", "auto", "U", "=", "MRI", "->", "use_nodbg_begin", "(", "DR", ")", ",", "W", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";"], "ground_truth": ["U", "!=", "W", ";", "++", "U", ")", "{"], "File": "HexagonSplitDouble14", "Func": "isProfitable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9508, "Length": 108, "Cover_Rate": 0.34726688102893893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loongarch_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ",", "false", ")", ";", "if", "(", "info", ".", "num_fprs", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_pass_by_reference", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9509, "Length": 32, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RVVVectorBitsMax", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "RVVVectorBitsMax", "<", "(", "int", ")", "ZvlLen", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "RVVVectorBitsMax", ">=", "<NUM_LIT>", "&&", "RVVVectorBitsMax", "<=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "RVVVectorBitsMax", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "RVVVectorBitsMax", ">=", "RVVVectorBitsMin", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "RISCVSubtarget11", "Func": "getMaxRVVVectorSizeInBits", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9510, "Length": 53, "Cover_Rate": 0.5247524752475248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Z80InstPrinter", "::", "printUImm8", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "format", "(", "<STR_LIT>", ",", "(", "uint8_t", ")", "(", "uint64_t", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GBZ80InstPrinter", "Func": "printUImm8", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9511, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov_dvm_to", "(", "Ab", "b", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_dvm_to", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9512, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "MachineLocation", "DstML", ",", "SrcML", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "StackSize", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "-", "StackSize", ")", ";", "else", "expandLargeImm", "(", "SP", ",", "-", "StackSize", ",", "STI", ".", "isABI_N64", "(", ")", ",", "TII", ",", "MBB", ",", "MBBI", ",", "dl", ")", ";", "MCSymbol", "*", "AdjustSPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "AdjustSPLabel", ")", ";", "DstML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "SrcML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "StackSize", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "AdjustSPLabel", ",", "DstML", ",", "SrcML", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "MCSymbol", "*", "CSLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "CSLabel", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "const", "uint16_t", "*", "SubRegs", "=", "RegInfo", "->", "getSubRegisters", "(", "Reg", ")", ";", "MachineLocation", "DstML0", "(", "MachineLocation", "::", "VirtualFP", ",", "Offset", ")", ";"], "ground_truth": ["MachineLocation", "DstML1", "(", "MachineLocation", "::", "VirtualFP", ",", "Offset", "+", "<NUM_LIT>", ")", ";"], "File": "MipsFrameLowering39", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9513, "Length": 349, "Cover_Rate": 0.3198900091659028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setDecorationStyle", "(", "NameDecorationStyle", "style", ")", "{"], "ground_truth": ["DecorationStyle", "=", "style", ";"], "File": "X86MachineFunctionInfo11", "Func": "setDecorationStyle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9514, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "FrameRegUpdate", ")", ";", "assert", "(", "Size", "-", "LoopSize", "==", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertI", ",", "DL", ",", "TII", "->", "get", "(", "ZeroData", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addDef", "(", "BaseReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "<NUM_LIT>", "+", "ExtraBaseRegUpdate", "/", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "CombinedMemRefs", ")", ".", "setMIFlags", "(", "FrameRegUpdateFlags", ")", ";", "}", "else", "if", "(", "ExtraBaseRegUpdate", ")", "{", "BuildMI", "(", "*", "MBB", ",", "InsertI", ",", "DL", ",", "TII", "->", "get", "(", "ExtraBaseRegUpdate", ">", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addDef", "(", "BaseReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "std", "::", "abs", "(", "ExtraBaseRegUpdate", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "FrameRegUpdateFlags", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering100", "Func": "emitLoop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9515, "Length": 130, "Cover_Rate": 0.3987730061349693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMinVectorRegisterBitWidth", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "VETargetTransformInfo4", "Func": "getMinVectorRegisterBitWidth", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9516, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "break", ";", "PotentialBlockers", ".", "push_back", "(", "&", "MI", ")", ";", "}", "if", "(", "BlockLimit", "<", "LIMIT", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "LoadInst", "->", "getParent", "(", ")", ";", "int", "LimitLeft", "=", "LIMIT", "-", "BlockLimit", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PB", "=", "MBB", "->", "pred_begin", "(", ")", ",", "PE", "=", "MBB", "->", "pred_end", "(", ")", ";", "PB", "!=", "PE", ";", "++", "PB", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "PMBB", "=", "*", "PB", ";"], "File": "X86FixupSFB", "Func": "findPotentialBlockers", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9517, "Length": 83, "Cover_Rate": 0.3547008547008547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "NodeRef", "getEntryNode", "(", "const", "MCallSubGraph", "&", "G", ")", "{", "return", "G", ".", "getEntryNode", "(", ")", "?", "G", ".", "getEntryNode", "(", ")", ":", "G", ".", "Nodes", ".", "front", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder1", "Func": "getEntryNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9518, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", "&&", "(", "to", ")", "==", "FRAME_POINTER_REGNUM", ")", "{", "ret", "=", "cfun", "->", "machine", "->", "local_vars_size", ";", "}", "else", "{", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "eco32", "Func": "eco32_initial_elimination_offset", "Target": "eco32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9519, "Length": 32, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrIdxOnly", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ")", "{"], "ground_truth": ["return", "<ISA_LIT>Lowering", "->", "SelectAddressRegRegOnly", "(", "N", ",", "Base", ",", "Index", ",", "*", "CurDAG", ")", ";"], "File": "PPCISelDAGToDAG (2)1", "Func": "SelectAddrIdxOnly", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9520, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsFrameIndex", "(", "int", "Index", ")", "{"], "ground_truth": ["VarArgsFrameIndex", "=", "Index", ";"], "File": "KudeyarMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9521, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", "=", "-", "n", ";", "}", "n_rtx", "=", "GEN_INT", "(", "n", ")", ";", "gcc_assert", "(", "satisfies_constraint_P27", "(", "n_rtx", ")", ")", ";", "switch", "(", "type", ")", "{", "case", "ASHIFTRT", ":", "emit_insn", "(", "gen_ashrsi3_k", "(", "reg", ",", "reg", ",", "n_rtx", ")", ")", ";", "break", ";", "case", "LSHIFTRT", ":", "if", "(", "n", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_shlr", "(", "reg", ",", "reg", ")", ")", ";", "else", "emit_insn", "(", "gen_lshrsi3_k", "(", "reg", ",", "reg", ",", "n_rtx", ")", ")", ";", "break", ";", "case", "ASHIFT", ":"], "ground_truth": ["emit_insn", "(", "gen_ashlsi3_k", "(", "reg", ",", "reg", ",", "n_rtx", ")", ")", ";"], "File": "sh", "Func": "gen_ashift", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9522, "Length": 92, "Cover_Rate": 0.6524822695035462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "DirectXTargetMachine", "Func": "getExplicitSectionGlobal", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9523, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loc", "=", "opint", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "bytemask", "<<=", "loc", ";", "if", "(", "is_high", ")", "bytemask", ">>=", "<NUM_LIT>", ";", "opint", "[", "<NUM_LIT>", "]", "=", "bytemask", "^", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_fold_builtin_mskxx", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9524, "Length": 31, "Cover_Rate": 0.3924050632911392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "IS_DISPATCH_ON", ":", "return", "true", ";", "case", "IS_CMP", ":", "return", "is_cmp", "(", "insn", ")", ";", "case", "DISPATCH_VIOLATION", ":", "return", "dispatch_violation", "(", ")", ";", "case", "FITS_DISPATCH_WINDOW", ":", "return", "fits_dispatch_window", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "x86-tune-sched-bd", "Func": "ix86_bd_has_dispatch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9525, "Length": 33, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrev16q_u8", "(", "uint8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vrev16q_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9526, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NoFloat", ")", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelLowering (2)1", "Func": "canMergeStoresTo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9527, "Length": 18, "Cover_Rate": 0.34615384615384615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "!", "SU", "->", "getInstr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TMS320C64XHazardRecognizer", "Func": "isPseudo", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9528, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "MipsISelLowering100", "Func": "getTargetNodeName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9529, "Length": 300, "Cover_Rate": 0.436046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_40_PLUS", ")", "return", "false", ";", "else", "{", "lb", "=", "gen_label_rtx", "(", ")", ";", "r", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_move_insn", "(", "r", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "test", "=", "gen_rtx_LE", "(", "HImode", ",", "r", ",", "const0_rtx", ")", ";", "emit_jump_insn", "(", "gen_cbranchhi4", "(", "test", ",", "r", ",", "const0_rtx", ",", "lb", ")", ")", ";", "}", "emit_insn", "(", "(", "*", "shift_base", ")", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "r", ")", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "emit_label", "(", "lb", ")", ";"], "ground_truth": ["emit_use", "(", "stack_pointer_rtx", ")", ";"], "File": "pdp11", "Func": "pdp11_expand_shift", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9530, "Length": 127, "Cover_Rate": 0.5746606334841629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Step", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operand", ",", "Step", ",", "Flags", ")", ";", "Estimate", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Estimate", ",", "Step", ",", "Flags", ")", ";", "}", "if", "(", "!", "Reciprocal", ")", "Estimate", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operand", ",", "Estimate", ",", "Flags", ")", ";", "ExtraSteps", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Estimate", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getSqrtEstimate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9531, "Length": 70, "Cover_Rate": 0.32407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "STRICT_ALIGNMENT", "||", "(", "!", "TARGET_EFFICIENT_UNALIGNED_VSX", "&&", "(", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "mode", ")", "&&", "align", "<", "<NUM_LIT>", ")", "||", "(", "(", "VECTOR_MODE_P", "(", "mode", ")", "||", "FLOAT128_VECTOR_P", "(", "mode", ")", ")", "&&", "(", "int", ")", "align", "<", "VECTOR_ALIGN", "(", "mode", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_slow_unaligned_access", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9532, "Length": 48, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "reloc", "=", "<NUM_LIT>", ";", "switch", "(", "TREE_CODE", "(", "exp", ")", ")", "{", "case", "ADDR_EXPR", ":", "return", "<NUM_LIT>", ";", "case", "POINTER_PLUS_EXPR", ":", "case", "PLUS_EXPR", ":", "case", "MINUS_EXPR", ":", "reloc", "=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "reloc", "|=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "CASE_CONVERT", ":", "case", "NON_LVALUE_EXPR", ":", "reloc", "=", "pa_reloc_needed", "(", "TREE_OPERAND", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "break", ";"], "ground_truth": ["case", "CONSTRUCTOR", ":"], "File": "pa", "Func": "pa_reloc_needed", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9533, "Length": 76, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "bits", ";", "val", "=", "aarch64_replicate_bitmask_imm", "(", "val_in", ",", "mode", ")", ";", "tmp", "=", "val", "+", "(", "val", "&", "-", "val", ")", ";", "if", "(", "tmp", "==", "(", "tmp", "&", "-", "tmp", ")", ")", "return", "(", "val", "+", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "mode", "==", "SImode", ")", "val", "=", "(", "val", "<<", "<NUM_LIT>", ")", "|", "(", "val", "&", "<NUM_LIT>", ")", ";"], "File": "aarch64", "Func": "aarch64_bitmask_imm", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9534, "Length": 63, "Cover_Rate": 0.34054054054054056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "LastValue", ".", "getNode", "(", ")", ")", "BitGroups", ".", "push_back", "(", "BitGroup", "(", "LastValue", ",", "LastRLAmt", ",", "LastGroupStartIdx", ",", "Bits", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "BitGroups", ".", "empty", "(", ")", ")", "return", ";", "if", "(", "BitGroups", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "BitGroups", "[", "<NUM_LIT>", "]", ".", "StartIdx", "==", "<NUM_LIT>", "&&", "BitGroups", "[", "BitGroups", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "EndIdx", "==", "Bits", ".", "size", "(", ")", "-", "<NUM_LIT>", "&&", "BitGroups", "[", "<NUM_LIT>", "]", ".", "V", "==", "BitGroups", "[", "BitGroups", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "V", "&&", "BitGroups", "[", "<NUM_LIT>", "]", ".", "RLAmt", "==", "BitGroups", "[", "BitGroups", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "RLAmt", ")", "{"], "File": "PPCISelDAGToDAG1", "Func": "collectBitGroups", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9535, "Length": 125, "Cover_Rate": 0.3056234718826406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPV", "->", "getNumOperands", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPV", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "bufferLEByte", "(", "cast", "<", "Constant", ">", "(", "CPV", "->", "getOperand", "(", "i", ")", ")", ",", "<NUM_LIT>", ",", "aggBuffer", ")", ";", "return", ";", "}", "if", "(", "const", "ConstantDataSequential", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "CPV", ")", ")", "{", "if", "(", "CDS", "->", "getNumElements", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "bufferLEByte", "(", "cast", "<", "Constant", ">", "(", "CDS", "->", "getElementAsConstant", "(", "i", ")", ")", ",", "<NUM_LIT>", ",", "aggBuffer", ")", ";", "return", ";", "}", "if", "(", "isa", "<", "ConstantStruct", ">", "(", "CPV", ")", ")", "{", "if", "(", "CPV", "->", "getNumOperands", "(", ")", ")", "{", "StructType", "*", "ST", "=", "cast", "<", "StructType", ">", "(", "CPV", "->", "getType", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPV", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "(", "e", "-", "<NUM_LIT>", ")", ")", "Bytes", "=", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "<NUM_LIT>", ")", "+", "TD", "->", "getTypeAllocSize", "(", "ST", ")", "-", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "i", ")", ";", "else", "Bytes", "=", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "i", "+", "<NUM_LIT>", ")", "-", "TD", "->", "getStructLayout", "(", "ST", ")", "->", "getElementOffset", "(", "i", ")", ";", "bufferLEByte", "(", "cast", "<", "Constant", ">", "(", "CPV", "->", "getOperand", "(", "i", ")", ")", ",", "Bytes", ",", "aggBuffer", ")", ";", "}", "}", "return", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter68", "Func": "bufferAggregateConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9536, "Length": 274, "Cover_Rate": 0.8379204892966361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "C", ".", "getMF", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "ARI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "&", "TRI", ")", ";", "for", "(", "unsigned", "Reg", ":", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "!", "ARI", "->", "isReservedReg", "(", "*", "MF", ",", "Reg", ")", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "C", ".", "isAvailableAcrossAndOutOfSeq", "(", "Reg", ",", "TRI", ")", "&&", "C", ".", "isAvailableInsideSeq", "(", "Reg", ",", "TRI", ")", ")", "return", "Reg", ";"], "File": "AArch64InstrInfo51", "Func": "findRegisterToSaveLRTo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9537, "Length": 96, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "DataLayout", ";"], "ground_truth": ["}"], "File": "SPUTargetMachine1", "Func": "getTargetData", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9538, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "Opnd1", ")", ";"], "ground_truth": ["if", "(", "Opnd2", ".", "isValid", "(", ")", ")", "Inst", ".", "addOperand", "(", "Opnd2", ")", ";"], "File": "Cpu0MCInstLower", "Func": "CreateMCInst", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9539, "Length": 22, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemoryIndexed64SImm7", "(", ")", "const", "{", "if", "(", "!", "isMem", "(", ")", "||", "Mem", ".", "Mode", "!=", "ImmediateOffset", ")", "return", "false", ";", "if", "(", "!", "Mem", ".", "OffsetImm", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "OffsetImm", ")", ";", "assert", "(", "CE", "&&", "<STR_LIT>", ")", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "Value", ">=", "-", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ";"], "File": "ARM64AsmParser", "Func": "isMemoryIndexed64SImm7", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9540, "Length": 83, "Cover_Rate": 0.9880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "int", "Half", "=", "NumElems", "/", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Half", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "<NUM_LIT>", ",", "NumElems", ")", ")", "return", "false", ";"], "File": "X86ISelLowering191", "Func": "isSHUFPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9541, "Length": 52, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "HazardRec", "->", "dumpState", "(", ")", ";", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "SinglePredMBB", "->", "getFirstTerminator", "(", ")", ";", "I", "!=", "SinglePredMBB", "->", "end", "(", ")", ";", "I", "++", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ";", ")", ";", "bool", "TakenBranch", "=", "(", "I", "->", "isBranch", "(", ")", "&&", "(", "TII", "->", "getBranchInfo", "(", "*", "I", ")", ".", "isIndirect", "(", ")", "||", "TII", "->", "getBranchInfo", "(", "*", "I", ")", ".", "getMBBTarget", "(", ")", "==", "MBB", ")", ")", ";", "HazardRec", "->", "emitInstruction", "(", "&", "*", "I", ",", "TakenBranch", ")", ";", "if", "(", "TakenBranch", ")", "break", ";"], "ground_truth": ["}"], "File": "SystemZMachineScheduler1", "Func": "enterMBB", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9542, "Length": 108, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler22", "Func": "DecodeShiftLeftImm32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9543, "Length": 18, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "getLoopBreakInstr", "(", "MachineBasicBlock", "*", "blk", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "iter", "=", "blk", "->", "begin", "(", ")", ";", "(", "iter", "!=", "blk", "->", "end", "(", ")", ")", ";", "++", "iter", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "iter", ")", ";", "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "PREDICATED_BREAK", ")", "{", "return", "instr", ";", "}", "}"], "ground_truth": ["return", "NULL", ";"], "File": "AMDILCFGStructurizer16", "Func": "getLoopBreakInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9544, "Length": 68, "Cover_Rate": 0.9855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "OptStr", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "OptStr", ".", "equals_insensitive", "(", "<STR_LIT>", ")", ")", "Opt", "=", "<STR_LIT>", ";", "else", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Hash", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Dollar", ")", "||", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "ISBarrierID", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "ISBarrierID", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ISBarrierID", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "&", "~", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Opt", "=", "<STR_LIT>", "+", "Val", ";", "}", "else", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateInstSyncBarrierOpt", "(", "(", "<STR_LIT>", ")", "Opt", ",", "S", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser (2)3", "Func": "parseInstSyncBarrierOptOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9545, "Length": 215, "Cover_Rate": 0.7706093189964157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RVVVectorBitsMax", "!=", "<NUM_LIT>", ")", "Min", "=", "std", "::", "min", "(", "RVVVectorBitsMin", ",", "RVVVectorBitsMax", ")", ";"], "ground_truth": ["return", "PowerOf2Floor", "(", "Min", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Min", ")", ";"], "File": "RISCVSubtarget7", "Func": "getMinRVVVectorSizeInBits", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9546, "Length": 29, "Cover_Rate": 0.31868131868131866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "SetInsertPoint", "(", "Trunc", ")", ";", "IntegerType", "*", "SrcTy", "=", "cast", "<", "IntegerType", ">", "(", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "IntegerType", "*", "DestTy", "=", "cast", "<", "IntegerType", ">", "(", "TruncTysMap", "[", "Trunc", "]", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "NumBits", "=", "DestTy", "->", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["ConstantInt", "*", "Mask", "=", "ConstantInt", "::", "get", "(", "SrcTy", ",", "APInt", "::", "getMaxValue", "(", "NumBits", ")", ".", "getZExtValue", "(", ")", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "ConvertTruncs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9547, "Length": 77, "Cover_Rate": 0.4031413612565445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "v8s16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v32s8", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "LLT", "v4s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86LegalizerInfo1", "Func": "setLegalizerInfoAVX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9548, "Length": 91, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arc_size_opt_level", "==", "<NUM_LIT>", ")", "optimize_size", "=", "<NUM_LIT>", ";", "if", "(", "flag_pic", ")", "target_flags", "|=", "MASK_NO_SDATA_SET", ";"], "ground_truth": ["if", "(", "flag_no_common", "==", "<NUM_LIT>", ")", "flag_no_common", "=", "!", "TARGET_NO_SDATA_SET", ";"], "File": "arc5", "Func": "arc_override_options", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9549, "Length": 29, "Cover_Rate": 0.3815789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "SPIRVTargetMachine", "Func": "SPIRVPassConfig", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9550, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "unsigned", "NumElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "VecVT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", ")", ";", "DAGCombinerInfo", "DCI", "(", "DAG", ",", "AfterLegalizeVectorOps", ",", "true", ",", "nullptr", ")", ";", "if", "(", "SDValue", "Combined", "=", "performExtractVectorEltCombine", "(", "Op", ".", "getNode", "(", ")", ",", "DCI", ")", ")", "return", "Combined", ";", "EVT", "IntVT", "=", "NumElts", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Four", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "ScaledIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Idx", ",", "Four", ")", ";", "SDValue", "BC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "IntVT", ",", "Vec", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "IntVT", ",", "BC", ",", "ScaledIdx", ")", ";", "if", "(", "ResultVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Elt", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "ResultVT", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering43", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9551, "Length": 185, "Cover_Rate": 0.6877323420074349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", "=", "gen_rtx_CONST", "(", "Pmode", ",", "result", ")", ";", "result", "=", "(", "TARGET_PIC_DATA_TEXT_REL", "&&", "isFunc", ")", "?", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_raw_REG", "(", "Pmode", ",", "get_base_reg", "(", "op", ")", ")", ",", "result", ")", ":", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "result", ")", ";"], "ground_truth": ["result", "=", "(", "!", "TARGET_PIC_DATA_TEXT_REL", ")", "?", "gen_const_mem", "(", "Pmode", ",", "result", ")", ":", "result", ";"], "File": "microblaze", "Func": "expand_pic_symbol_ref", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9552, "Length": 59, "Cover_Rate": 0.44029850746268656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "sep", "=", "<STR_LIT>", ";", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "None", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "Volatile", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "Volatile", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "Aligned", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "Aligned", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "Nontemporal", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "Nontemporal", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "MakePointerAvailableKHR", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "MakePointerAvailableKHR", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "MakePointerVisibleKHR", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "MemoryOperand", "::", "MakePointerVisibleKHR", ")", ")", "{"], "File": "SPIRVBaseInfo", "Func": "getMemoryOperandName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9553, "Length": 228, "Cover_Rate": 0.7524752475247525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "TargetLibraryInfo", ">", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "MipsOptimizeMathLibCalls", "Func": "getAnalysisUsage", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9554, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "Int", ".", "getIntVal", "(", ")", ";", "if", "(", "IsNegative", ")", "Val", "=", "-", "Val", ";", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Int", ".", "getLoc", "(", ")", ",", "Int", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "Val", "}", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "WebAssemblyAsmParser12", "Func": "ParseSingleInteger", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9555, "Length": 54, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "MCStreamer", "&", "S", "=", "getParser", "(", ")", ".", "getStreamer", "(", ")", ";", "if", "(", "S", ".", "getTargetStreamer", "(", ")", "==", "nullptr", ")", "new", "<ISA_LIT>TargetStreamer", "(", "S", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser31", "Func": "AArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9556, "Length": 47, "Cover_Rate": 0.6025641025641025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ConstExpr", ")", "return", "false", ";", "uint64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", "<", "LPCC", "::", "UNKNOWN", ";"], "File": "DLXAsmParser", "Func": "isCondCode", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9557, "Length": 24, "Cover_Rate": 0.43636363636363634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "MSP430FrameInfo", "Func": "hasReservedCallFrame", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9558, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_4fnmadd_ss", "(", "__m128", "__A", ",", "__mmask8", "__U", ",", "__m128", "__B", ",", "__m128", "__C", ",", "__m128", "__D", ",", "__m128", "__E", ",", "__m128", "*", "__F", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_4fnmaddss_mask", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__v4sf", ")", "__D", ",", "(", "__v4sf", ")", "__E", ",", "(", "__v4sf", ")", "__A", ",", "(", "const", "__v4sf", "*", ")", "__F", ",", "(", "__v4sf", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx5124fmapsintrin", "Func": "_mm_mask_4fnmadd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9559, "Length": 88, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMulI24", "(", ")", "const", "{"], "ground_truth": ["return", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", "||", "hasCaymanISA", "(", ")", ")", ";"], "File": "AMDGPUSubtarget (2)", "Func": "hasMulI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9560, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgFlags", ".", "isSecArgPass", "(", ")", ")", "{", "if", "(", "ArgFlags", ".", "isHva", "(", ")", ")", "return", "CC_<ISA_LIT>_VectorCallAssignRegister", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ";", "return", "true", ";", "}", "if", "(", "!", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "||", "(", "ValVT", ".", "isVector", "(", ")", "&&", "ValVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "State", ".", "isAllocated", "(", "<STR_LIT>", ")", ")", "{", "(", "void", ")", "State", ".", "AllocateReg", "(", "CC_<ISA_LIT>_VectorCallGetSSEs", "(", "ValVT", ")", ")", ";", "}", "return", "false", ";", "}", "if", "(", "!", "ArgFlags", ".", "isHva", "(", ")", "||", "ArgFlags", ".", "isHvaStart", "(", ")", ")", "{", "(", "void", ")", "State", ".", "AllocateReg", "(", "CC_<ISA_LIT>_64_VectorCallGetGPRs", "(", ")", ")", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "CC_<ISA_LIT>_VectorCallGetSSEs", "(", "ValVT", ")", ")", ")", "{"], "ground_truth": ["if", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86CallingConv1", "Func": "CC_X86_64_VectorCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9561, "Length": 156, "Cover_Rate": 0.6554621848739496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SavedVGPRs", ".", "clearBitsNotInMask", "(", "TRI", "->", "getAllVGPRRegMask", "(", ")", ")", ";", "const", "bool", "WillHaveFP", "=", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "(", "SavedVGPRs", ".", "any", "(", ")", "||", "!", "allStackObjectsAreDead", "(", "FrameInfo", ")", ")", ";", "for", "(", "auto", "SSpill", ":", "MFI", "->", "getSGPRSpillVGPRs", "(", ")", ")", "SavedVGPRs", ".", "reset", "(", "SSpill", ".", "VGPR", ")", ";", "const", "bool", "HasFP", "=", "WillHaveFP", "||", "hasFP", "(", "MF", ")", ";", "if", "(", "!", "HasFP", ")", "return", ";", "if", "(", "MFI", "->", "haveFreeLanesForSGPRSpill", "(", "MF", ",", "<NUM_LIT>", ")", ")", "{", "int", "NewFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MFI", "->", "FramePointerSaveIndex", "=", "NewFI", ";"], "File": "SIFrameLowering8", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9562, "Length": 132, "Cover_Rate": 0.3402061855670103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_string_ostream", "TempStream", "(", "Name", ")", ";", "Symbol", "->", "print", "(", "TempStream", ",", "MAI", ")", ";", "}", "LabelToEmit", ".", "append", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["LabelToEmit", ".", "append", "(", "Name", ")", ";"], "File": "F2003fMCAsmStreamer", "Func": "EmitLabel", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9563, "Length": 30, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "false", ",", "DecodeI32RegisterClass", ")", ";"], "ground_truth": ["}"], "File": "VEDisassembler", "Func": "DecodeStoreI32", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9564, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_abs_epi8", "(", "__m512i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pabsb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "_mm512_setzero_qi", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_abs_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9565, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "POST_INC", ":", "case", "PRE_DEC", ":", "ok", "=", "avr_reg_ok_for_addr_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "ADDR_SPACE_GENERIC", ",", "GET_CODE", "(", "x", ")", ",", "strict", ")", ";", "break", ";", "case", "PLUS", ":", "{", "rtx", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "reg", ")", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "INTVAL", "(", "op1", ")", ">=", "<NUM_LIT>", ")", "{", "bool", "fit", "=", "IN_RANGE", "(", "INTVAL", "(", "op1", ")", ",", "<NUM_LIT>", ",", "MAX_LD_OFFSET", "(", "mode", ")", ")", ";", "if", "(", "fit", ")", "{", "ok", "=", "(", "!", "strict", "||", "avr_reg_ok_for_addr_p", "(", "reg", ",", "ADDR_SPACE_GENERIC", ",", "PLUS", ",", "strict", ")", ")", ";", "if", "(", "reg", "==", "frame_pointer_rtx", "||", "reg", "==", "arg_pointer_rtx", ")", "{", "ok", "=", "true", ";", "}", "}", "else", "if", "(", "frame_pointer_needed", "&&", "reg", "==", "frame_pointer_rtx", ")", "{", "ok", "=", "true", ";", "}", "}", "}", "break", ";", "default", ":", "break", ";", "}", "if", "(", "AVR_TINY", "&&", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "{", "ok", "=", "(", "CONST_INT_P", "(", "x", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "x", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "GET_MODE_SIZE", "(", "mode", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "avr4", "Func": "avr_legitimate_address_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9566, "Length": 194, "Cover_Rate": 0.5065274151436031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmovn_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9567, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "ground_truth": ["return", "IsConstantImm", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", "-", "<NUM_LIT>", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser (2)", "Func": "isSImm5Plus1", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9568, "Length": 33, "Cover_Rate": 0.532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "darwin_emit_branch_islands", "&&", "GET_CODE", "(", "operands", "[", "dest_operand_number", "]", ")", "==", "SYMBOL_REF", "&&", "(", "INTVAL", "(", "operands", "[", "cookie_operand_number", "]", ")", "&", "CALL_LONG", ")", ")", "{", "tree", "labelname", ";", "tree", "funname", "=", "get_identifier", "(", "XSTR", "(", "operands", "[", "dest_operand_number", "]", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "no_previous_def", "(", "funname", ")", ")", "{", "rtx", "label_rtx", "=", "gen_label_rtx", "(", ")", ";", "char", "*", "label_buf", ",", "temp_buf", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "temp_buf", ",", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "label_rtx", ")", ")", ";", "label_buf", "=", "temp_buf", "[", "<NUM_LIT>", "]", "==", "'*'", "?", "temp_buf", "+", "<NUM_LIT>", ":", "temp_buf", ";"], "ground_truth": ["labelname", "=", "get_identifier", "(", "label_buf", ")", ";"], "File": "rs60004", "Func": "output_call", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9569, "Length": 104, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "SHUXIAsmPrinter", "Func": "EmitFunctionBodyEnd", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9570, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "Force", ",", "IRBuilder", "::", "Unresolve", ">", "(", "<STR_LIT>", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FragmentRef", "::", "Create", "(", "*", "(", "m_pGOT", "->", "begin", "(", ")", ")", ",", "<NUM_LIT>", ")", ",", "ResolveInfo", "::", "Hidden", ")", ";", "}", "else", "{", "m_pGOTSymbol", "=", "pBuilder", ".", "AddSymbol", "<", "IRBuilder", "::", "Force", ",", "IRBuilder", "::", "Resolve", ">", "(", "<STR_LIT>", ",", "ResolveInfo", "::", "Object", ",", "ResolveInfo", "::", "Define", ",", "ResolveInfo", "::", "Local", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FragmentRef", "::", "Create", "(", "*", "(", "m_pGOT", "->", "begin", "(", ")", ")", ",", "<NUM_LIT>", ")", ",", "ResolveInfo", "::", "Hidden", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsLDBackend", "Func": "defineGOTSymbol", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9571, "Length": 111, "Cover_Rate": 0.7985611510791367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "arg", ".", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "arg", ".", "type", ")", ")", "!=", "INTEGER_CST", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_pass_by_reference", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9572, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MCFragment", "::", "FT_Align", ":", "{", "Size", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "MCFragment", "::", "FT_Relaxable", ":", "{", "auto", "&", "RF", "=", "cast", "<", "MCRelaxableFragment", ">", "(", "*", "K", ")", ";", "auto", "&", "Inst", "=", "const_cast", "<", "MCInst", "&", ">", "(", "RF", ".", "getInst", "(", ")", ")", ";", "while", "(", "Size", ">", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "Inst", ")", "<", "<NUM_LIT>", ")", "{", "MCInst", "*", "Nop", "=", "new", "(", "Asm", ".", "getContext", "(", ")", ")", "MCInst", ";", "Nop", "->", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "Nop", ")", ")", ";", "Size", "-=", "<NUM_LIT>", ";", "if", "(", "!", "<ISA_LIT>MCChecker", "(", "*", "MCII", ",", "RF", ".", "getSubtargetInfo", "(", ")", ",", "Inst", ",", "Inst", ",", "*", "Asm", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ".", "check", "(", ")", ")", "{", "Inst", ".", "erase", "(", "Inst", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", ";", "Size", "=", "<NUM_LIT>", ";", "}", "}", "bool", "Error", "=", "<ISA_LIT>MCShuffle", "(", "true", ",", "*", "MCII", ",", "RF", ".", "getSubtargetInfo", "(", ")", ",", "Inst", ")", ";"], "ground_truth": ["(", "void", ")", "Error", ";"], "File": "HexagonAsmBackend27", "Func": "finishLayout", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9573, "Length": 182, "Cover_Rate": 0.5432835820895522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "S", ".", "EmitIntValue", "(", "NameSZ", ",", "<NUM_LIT>", ")", ";", "S", ".", "EmitValue", "(", "DescSZ", ",", "<NUM_LIT>", ")", ";", "S", ".", "EmitIntValue", "(", "NoteType", ",", "<NUM_LIT>", ")", ";", "S", ".", "EmitBytes", "(", "Name", ")", ";", "S", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "EmitDesc", "(", "S", ")", ";", "S", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "S", ".", "PopSection", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer14", "Func": "EmitNote", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9574, "Length": 94, "Cover_Rate": 0.6025641025641025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "msp430_do_not_relax_short_jumps", "(", "void", ")", "{", "return", "msp430_code_region", "==", "MSP430_REGION_EITHER", "||", "msp430_code_region", "==", "MSP430_REGION_LOWER", "||", "has_attr", "(", "ATTR_EITHER", ",", "current_function_decl", ")", "||", "has_attr", "(", "ATTR_LOWER", ",", "current_function_decl", ")", ";"], "ground_truth": ["}"], "File": "msp4304", "Func": "msp430_do_not_relax_short_jumps", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9575, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "iq2000_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{"], "ground_truth": ["return", "(", "type", "!=", "NULL_TREE", "?", "(", "TYPE_ALIGN", "(", "type", ")", "<=", "PARM_BOUNDARY", "?", "PARM_BOUNDARY", ":", "TYPE_ALIGN", "(", "type", ")", ")", ":", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", "<=", "PARM_BOUNDARY", "?", "PARM_BOUNDARY", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ")", ")", ";"], "File": "iq2000", "Func": "iq2000_function_arg_boundary", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9576, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LhsReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RhsReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpInst", "::", "Predicate", "Predicate", "=", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ";", "static", "const", "uint16_t", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "const", "uint16_t", "*", "SETFOpc", "=", "nullptr", ";", "switch", "(", "Predicate", ")", "{", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "unsigned", "OpCmp", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "LhsReg", ")", ";", "switch", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "ResultReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ResultReg", ",", "*", "getRegClass", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "*", "RBI", ".", "getRegBank", "(", "ResultReg", ",", "MRI", ",", "TRI", ")", ")", ",", "MRI", ")", ";", "if", "(", "SETFOpc", ")", "{", "MachineInstr", "&", "CmpInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "OpCmp", ")", ")", ".", "addReg", "(", "LhsReg", ")", ".", "addReg", "(", "RhsReg", ")", ";", "unsigned", "FlagReg1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FlagReg2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "Set1", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg1", ")", ";", "MachineInstr", "&", "Set2", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg2", ")", ";"], "ground_truth": ["MachineInstr", "&", "Set3", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FlagReg1", ")", ".", "addReg", "(", "FlagReg2", ")", ";"], "File": "X86InstructionSelector13", "Func": "selectFCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9577, "Length": 405, "Cover_Rate": 0.5982274741506647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p16_p8", "(", "poly8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly16x8_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_p16_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9578, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DstVT", "=", "<STR_LIT>", "(", "DstVT", ",", "NumDstElts", ")", ";", "Shuffle", "=", "SrcVT", "!=", "MaskVT", "?", "unsigned", "(", "<STR_LIT>", ")", ":", "unsigned", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "(", "(", "MaskEltSize", "==", "<NUM_LIT>", ")", "||", "(", "MaskEltSize", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", ")", "&&", "isUndefOrEqual", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "&&", "isUndefOrZeroInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "NumMaskElts", "-", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "!", "Subtarget", ".", "hasSSE2", "(", ")", "?", "<STR_LIT>", ":", "MaskVT", ";", "return", "true", ";", "}", "if", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE3", "(", ")", "&&", "AllowFloatDomain", ")", "{", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "AllowFloatDomain", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "AllowFloatDomain", ")", "{", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "{"], "File": "X86ISelLowering152", "Func": "matchUnaryVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9579, "Length": 447, "Cover_Rate": 0.5102739726027398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FromSize", "=", "getSizeOf", "(", "FromSTy", ")", ";", "int", "ToSize", "=", "getSizeOf", "(", "ToSTy", ")", ";", "assert", "(", "FromSize", "%", "ToSize", "==", "<NUM_LIT>", "||", "ToSize", "%", "FromSize", "==", "<NUM_LIT>", ")", ";", "auto", "*", "MaskTy", "=", "cast", "<", "VectorType", ">", "(", "Mask", "->", "getType", "(", ")", ")", ";", "int", "FromCount", "=", "MaskTy", "->", "getElementCount", "(", ")", ".", "getFixedValue", "(", ")", ";", "int", "ToCount", "=", "(", "FromCount", "*", "FromSize", ")", "/", "ToSize", ";"], "ground_truth": ["assert", "(", "(", "FromCount", "*", "FromSize", ")", "%", "ToSize", "==", "<NUM_LIT>", ")", ";"], "File": "HexagonVectorCombine", "Func": "rescale", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9580, "Length": 84, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>ScalarSSEf32", ")", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<ISA_LIT>ScalarSSEf64", ")", "Opc", "=", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}", "Align", "Alignment", "=", "DL", ".", "getPrefTypeAlign", "(", "CFP", "->", "getType", "(", ")", ")", ";", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "<STR_LIT>", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Alignment", ".", "value", "(", ")", ")", ";"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ".", "SimpleTy", ")", ")", ";"], "File": "X86FastISel20", "Func": "X86MaterializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9581, "Length": 179, "Cover_Rate": 0.3784355179704017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vminsv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmin_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9582, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1_lane_p16", "(", "const", "poly16_t", "*", "__a", ",", "poly16x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "poly16x4_t", ")", "__builtin_neon_vld1_lanev4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld1_lane_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9583, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DeadInstrs", ".", "clear", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "MachineInstr", "&", "HiLUI", ":", "MBB", ")", "{", "MachineInstr", "*", "LoADDI", "=", "nullptr", ";", "if", "(", "!", "detectLuiAddiGlobal", "(", "HiLUI", ",", "LoADDI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", "<<", "<STR_LIT>", ")", ";", "MadeChange", "|=", "detectAndFoldOffset", "(", "HiLUI", ",", "*", "LoADDI", ")", ";"], "ground_truth": ["}"], "File": "RISCVMergeBaseOffset", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9584, "Length": 102, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "insertNoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9585, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "Const", "=", "getIfConst", "(", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "Summand", "=", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "return", "ReturnFalse", ";", "int64_t", "Immediate", "=", "Const", ".", "getValue", "(", ")", "<<", "TypeScale", ";", "if", "(", "Immediate", ">", "<NUM_LIT>", "||", "Immediate", "<", "-", "<NUM_LIT>", "||", "Immediate", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "ReturnFalse", ";", "return", "std", "::", "pair", "<", "Value", "*", ",", "int64_t", ">", "(", "Summand", ",", "Immediate", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "getVarAndConst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9586, "Length": 78, "Cover_Rate": 0.4083769633507853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CompareMBBNumbers", "(", "const", "MachineBasicBlock", "*", "LHS", ",", "const", "MachineBasicBlock", "*", "RHS", ")", "{", "return", "LHS", "->", "getNumber", "(", ")", "<", "RHS", "->", "getNumber", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "CompareMBBNumbers", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9587, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerMSASplatImm", "(", "SDValue", "Op", ",", "unsigned", "ImmOp", ",", "SelectionDAG", "&", "DAG", ")", "{", "return", "DAG", ".", "getConstant", "(", "Op", "->", "getConstantOperandVal", "(", "ImmOp", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)4", "Func": "lowerMSASplatImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9588, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "v", "=", "(", "int64_t", ")", "N", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "v", ")", ";"], "File": "HexagonISelDAGToDAG13", "Func": "IsS11_2_Offset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9589, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IntegerType", "::", "get", "(", "Ctx", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition", "Func": "getPmpyType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9590, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>IRDecorator", "(", ")", ";"], "ground_truth": ["}"], "File": "JVMIRDecorator", "Func": "createJVMIRDecorator", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9591, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "vector_stmt", ":", "return", "ix86_cost", "->", "vec_stmt_cost", ";", "case", "vector_load", ":", "return", "ix86_cost", "->", "vec_align_load_cost", ";", "case", "vector_store", ":", "return", "ix86_cost", "->", "vec_store_cost", ";", "case", "vec_to_scalar", ":", "return", "ix86_cost", "->", "vec_to_scalar_cost", ";", "case", "scalar_to_vec", ":", "return", "ix86_cost", "->", "scalar_to_vec_cost", ";", "case", "unaligned_load", ":", "case", "unaligned_store", ":", "return", "ix86_cost", "->", "vec_unalign_load_cost", ";", "case", "cond_branch_taken", ":", "return", "ix86_cost", "->", "cond_taken_branch_cost", ";", "case", "cond_branch_not_taken", ":", "return", "ix86_cost", "->", "cond_not_taken_branch_cost", ";", "case", "vec_perm", ":", "case", "vec_promote_demote", ":", "return", "ix86_cost", "->", "vec_stmt_cost", ";", "case", "vec_construct", ":", "return", "ix86_cost", "->", "vec_stmt_cost", "*", "(", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", "-", "<NUM_LIT>", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "i3866", "Func": "ix86_builtin_vectorization_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9592, "Length": 103, "Cover_Rate": 0.7054794520547946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "profile", ")", "return", "false", ";", "if", "(", "mips16_cfun_returns_in_fpr_p", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "cfun", "->", "machine", "->", "frame", ".", "total_size", "==", "<NUM_LIT>", "&&", "!", "cfun", "->", "machine", "->", "use_frame_header_for_callee_saved_regs", ")", ";"], "File": "mips", "Func": "mips_can_use_return_insn", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9593, "Length": 38, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "Size", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Join", ";"], "ground_truth": ["if", "(", "LoVT", "==", "HiVT", ")", "{"], "File": "AMDGPUISelLowering121", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9594, "Length": 286, "Cover_Rate": 0.588477366255144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "BPFAsmPrinter1", "Func": "getPassName", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9595, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPICStyleStubNoDynamic", "(", ")", "const", "{", "return", "PICStyle", "==", "PICStyles", "::", "StubDynamicNoPIC", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "isPICStyleStubNoDynamic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9596, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "return", "NULL_RTX", ";", "}", "else", "if", "(", "CONSTANT_P", "(", "addr", ")", ")", "addr", "=", "frv_ifcvt_load_value", "(", "addr", ",", "insn", ")", ";", "else", "return", "NULL_RTX", ";", "if", "(", "addr", "==", "NULL_RTX", ")", "return", "NULL_RTX", ";"], "ground_truth": ["else", "if", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", "!=", "addr", ")", "return", "change_address", "(", "mem", ",", "mode", ",", "addr", ")", ";"], "File": "frv", "Func": "frv_ifcvt_rewrite_mem", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9597, "Length": 58, "Cover_Rate": 0.3258426966292135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "DataLayout", "=", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "hasHWFP64", "(", ")", ")", "{", "DataLayout", ".", "append", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "is64bit", "(", ")", ")", "{", "DataLayout", ".", "append", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "DataLayout", ".", "append", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget16", "Func": "getDataLayout", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9598, "Length": 56, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "&&", "mode", "==", "GET_MODE", "(", "pred1", "[", "<NUM_LIT>", "]", ")", "&&", "aarch64_sve_gp_strictness", "(", "pred1", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", ";"], "ground_truth": ["return", "(", "pred1", "[", "<NUM_LIT>", "]", "==", "CONSTM1_RTX", "(", "mode", ")", "||", "INTVAL", "(", "pred1", "[", "<NUM_LIT>", "]", ")", "==", "SVE_RELAXED_GP", "||", "rtx_equal_p", "(", "pred1", "[", "<NUM_LIT>", "]", ",", "pred2", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_sve_pred_dominates_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9599, "Length": 63, "Cover_Rate": 0.7590361445783133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Lowering", ".", "SelectAddressRegImm", "(", "N", ",", "Disp", ",", "Base", ",", "*", "CurDAG", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)", "Func": "SelectAddrImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9600, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "mips16_stub_function", "(", "const", "char", "*", "name", ")", "{", "rtx", "x", ";", "x", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "name", ")", ")", ";", "SYMBOL_REF_FLAGS", "(", "x", ")", "|=", "(", "SYMBOL_FLAG_EXTERNAL", "|", "SYMBOL_FLAG_FUNCTION", ")", ";", "return", "x", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips16_stub_function", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9601, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isImm24bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9602, "Length": 41, "Cover_Rate": 0.7068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "Instruction", "::", "And", ")", "{", "if", "(", "Imm", "==", "<NUM_LIT>", "||", "Imm", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "~", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "Add", ")", "return", "std", "::", "min", "(", "getIntImmCost", "(", "Imm", ",", "Ty", ",", "CostKind", ")", ",", "getIntImmCost", "(", "-", "Imm", ",", "Ty", ",", "CostKind", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "&&", "Imm", ".", "isNegative", "(", ")", "&&", "Ty", "->", "getIntegerBitWidth", "(", ")", "==", "<NUM_LIT>", ")", "{", "int64_t", "NegImm", "=", "-", "Imm", ".", "getSExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb2", "(", ")", "&&", "NegImm", "<", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "isThumb", "(", ")", "&&", "NegImm", "<", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "Opcode", "==", "Instruction", "::", "Xor", "&&", "Imm", ".", "isAllOnesValue", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo54", "Func": "getIntImmCostInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9603, "Length": 166, "Cover_Rate": 0.5107692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_f32", "(", "float32x4_t", "__a", ")", "{", "return", "(", "uint32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9604, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "Op", ".", "setIsKill", "(", "false", ")", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)", "Func": "earlyUseOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9605, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "isStackPtrRelative", "(", "PtrInfo", ")", ")", "MIB", ".", "addReg", "(", "Info", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", "&", "<NUM_LIT>", ")", ";", "}", "}", "}", ";", "}", "assert", "(", "Offset", "==", "<NUM_LIT>", "||", "Offset", "==", "-", "<NUM_LIT>", ")", ";", "Optional", "<", "int", ">", "FI", ";", "Register", "VAddr", "=", "Root", ".", "getReg", "(", ")", ";", "if", "(", "const", "MachineInstr", "*", "RootDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isBaseWithConstantOffset", "(", "Root", ",", "*", "MRI", ")", ")", "{", "const", "MachineOperand", "&", "LHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "KnownBits", "->", "signBitIsZero", "(", "LHS", ".", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "}", "}", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["if", "(", "FI", ".", "hasValue", "(", ")", ")", "MIB", ".", "addFrameIndex", "(", "FI", ".", "getValue", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9606, "Length": 372, "Cover_Rate": 0.5886075949367089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasInt256", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["return", "OptimizeConditionalInDecrement", "(", "N", ",", "DAG", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9607, "Length": 76, "Cover_Rate": 0.42696629213483145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_short8", "hi", ",", "lo", ";", "hi", "=", "(", "vec_short8", ")", "(", "spu_sl", "(", "spu_add", "(", "spu_mule", "(", "a", ",", "b", ")", ",", "round", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["lo", "=", "(", "vec_short8", ")", "(", "spu_rlmask", "(", "spu_add", "(", "spu_mulo", "(", "a", ",", "b", ")", ",", "round", ")", ",", "-", "<NUM_LIT>", ")", ")", ";"], "File": "vmx2spu", "Func": "vec_mradds", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9608, "Length": 54, "Cover_Rate": 0.453781512605042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "TargetRegisterClass", "*", "RC", "=", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "RC", "->", "contains", "(", "VA", ".", "getLocReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "RC", "->", "hasType", "(", "RegVT", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "Reg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "BlackfinISelLowering6", "Func": "LowerFormalArguments", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9609, "Length": 270, "Cover_Rate": 0.569620253164557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_sse2_lshrv1ti3", "(", "tmp2", ",", "op1", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "bits", ")", ")", ")", ";", "emit_insn", "(", "gen_iorv1ti3", "(", "tmp3", ",", "tmp1", ",", "tmp2", ")", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp3", ")", ";", "return", ";", "}", "rtx", "op1_v4si", "=", "force_reg", "(", "V4SImode", ",", "gen_lowpart", "(", "V4SImode", ",", "op1", ")", ")", ";", "rtx", "lobits", ";", "rtx", "hibits", ";", "switch", "(", "bits", ">>", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "lobits", "=", "op1_v4si", ";", "hibits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_sse2_pshufd", "(", "hibits", ",", "op1_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "lobits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "hibits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_sse2_pshufd", "(", "lobits", ",", "op1_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_sse2_pshufd", "(", "hibits", ",", "op1_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "lobits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "hibits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_sse2_pshufd", "(", "lobits", ",", "op1_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_sse2_pshufd", "(", "hibits", ",", "op1_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "default", ":", "lobits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_sse2_pshufd", "(", "lobits", ",", "op1_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_v1ti_rotate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9610, "Length": 223, "Cover_Rate": 0.3489827856025039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std_expand_builtin_va_start", "(", "valist", ",", "nextarg", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "sparc_va_start", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9611, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "GVKind", ".", "isCommon", "(", ")", "||", "GVKind", ".", "isBSSLocal", "(", ")", ")", "{", "unsigned", "Align", "=", "GV", "->", "getAlignment", "(", ")", "?", "GV", "->", "getAlignment", "(", ")", ":", "DL", ".", "getPreferredAlignment", "(", "GV", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", ")", "OutStreamer", "->", "EmitXCOFFLocalCommonSymbol", "(", "GVSym", ",", "Size", ",", "Csect", "->", "getQualNameSymbol", "(", ")", ",", "Align", ")", ";", "else", "OutStreamer", "->", "EmitCommonSymbol", "(", "Csect", "->", "getQualNameSymbol", "(", ")", ",", "Size", ",", "Align", ")", ";"], "ground_truth": ["return", ";"], "File": "PPCAsmPrinter123", "Func": "EmitGlobalVariable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9612, "Length": 113, "Cover_Rate": 0.345565749235474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend1", "Func": "getNumFixupKinds", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9613, "Length": 10, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePredRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "bool", "flag", "=", "RegNo", ">>", "<NUM_LIT>", ";", "unsigned", "reg", "=", "RegNo", "&", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "PRegsTable", "[", "reg", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "flag", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "PatmosDisassembler", "Func": "DecodePredRegisterClass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9614, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "new", "AMDGPU7XXDevice", "(", "ptr", ")", ";", "}", "}", "else", "if", "(", "deviceName", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "is64bit", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "is64on32bit", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "new", "AMDGPUCypressDevice", "(", "ptr", ")", ";", "}", "else", "if", "(", "deviceName", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "is64bit", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "is64on32bit", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "new", "AMDGPUEvergreenDevice", "(", "ptr", ")", ";", "}", "else", "if", "(", "deviceName", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "is64bit", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "is64on32bit", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "new", "AMDGPURedwoodDevice", "(", "ptr", ")", ";", "}", "else", "if", "(", "deviceName", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "is64bit", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "is64on32bit", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "new", "AMDGPUCedarDevice", "(", "ptr", ")", ";", "}", "else", "if", "(", "deviceName", "==", "<STR_LIT>", "||", "deviceName", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "is64bit", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "is64on32bit", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "new", "AMDGPUNIDevice", "(", "ptr", ")", ";", "}", "else", "if", "(", "deviceName", "==", "<STR_LIT>", ")", "{", "assert", "(", "!", "is64bit", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "is64on32bit", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "new", "AMDGPUCaymanDevice", "(", "ptr", ")", ";", "}", "else", "if", "(", "deviceName", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["assert", "(", "!", "is64bit", "&&", "<STR_LIT>", ")", ";"], "File": "AMDILDeviceInfo", "Func": "getDeviceFromName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9615, "Length": 229, "Cover_Rate": 0.6396648044692738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type_suffix_index", "suffix", "=", "parse_element_type", "(", "instance", ",", "format", ")", ";", "return", "find_type_suffix", "(", "type_suffixes", "[", "suffix", "]", ".", "tclass", ",", "type_suffixes", "[", "suffix", "]", ".", "element_bits", "/", "<NUM_LIT>", ")", ";", "}", "if", "(", "ch", "==", "'h'", ")", "{", "type_suffix_index", "suffix", "=", "parse_element_type", "(", "instance", ",", "format", ")", ";", "if", "(", "suffix", "==", "TYPE_SUFFIX_b", ")", "return", "suffix", ";", "return", "find_type_suffix", "(", "type_suffixes", "[", "suffix", "]", ".", "tclass", ",", "type_suffixes", "[", "suffix", "]", ".", "element_bits", "/", "<NUM_LIT>", ")", ";", "}", "if", "(", "ch", "==", "'0'", "||", "ch", "==", "'1'", ")", "return", "instance", ".", "type_suffix_ids", "[", "ch", "-", "'0'", "]", ";", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-shapes", "Func": "parse_element_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9616, "Length": 103, "Cover_Rate": 0.3678571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvt_roundss_si32", "(", "__m128", "__A", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "int", ")", "__builtin_ia32_vcvtss2si32", "(", "(", "__v4sf", ")", "__A", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_cvt_roundss_si32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9617, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "UserMI", "=", "U", ".", "MI", ";", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "int", "result", "=", "findInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "true", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "&", "*", "++", "WaterBB", "->", "getIterator", "(", ")", ";", "}", "else", "{", "if", "(", "!", "NoLoadRelaxation", ")", "{", "result", "=", "findLongFormInRangeCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "!=", "<NUM_LIT>", ")", "return", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "&", "*", "--", "NewMBB", "->", "getIterator", "(", ")", ";", "IP", "=", "llvm", "::", "find", "(", "WaterList", ",", "WaterBB", ")", ";"], "ground_truth": ["if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "handleConstantPoolUser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9618, "Length": 240, "Cover_Rate": 0.49586776859504134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "<ISA_LIT>II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_CALL", ",", "<STR_LIT>", "}", ",", "{", "MO_PLT", ",", "<STR_LIT>", "}", ",", "{", "MO_LO", ",", "<STR_LIT>", "}", ",", "{", "MO_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_PCREL_LO", ",", "<STR_LIT>", "}", ",", "{", "MO_PCREL_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_TPREL_LO", ",", "<STR_LIT>", "}", ",", "{", "MO_TPREL_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_TPREL_ADD", ",", "<STR_LIT>", "}", ",", "{", "MO_TLS_GOT_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_TLS_GD_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_CAPTAB_PCREL_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_TPREL_CINCOFFSET", ",", "<STR_LIT>", "}", ",", "{", "MO_TLS_IE_CAPTAB_PCREL_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_TLS_GD_CAPTAB_PCREL_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_CCALL", ",", "<STR_LIT>", "}", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "File": "RISCVInstrInfo26", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9619, "Length": 149, "Cover_Rate": 0.9933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "getSucc", "(", ")", "{", "return", "Succ", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "getSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9620, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "insn_change_watermark", "watermark", ";", "validate_change", "(", "rinsn", ",", "&", "PATTERN", "(", "rinsn", ")", ",", "new_pat", ",", "true", ")", ";", "if", "(", "!", "recog", "(", "attempt", ",", "change", ")", "||", "!", "change_is_worthwhile", "(", "change", ",", "false", ")", ")", "return", "false", ";", "remove_reg_equal_equiv_notes", "(", "rinsn", ")", ";", "confirm_change_group", "(", ")", ";"], "ground_truth": ["ssa", "->", "change_insn", "(", "change", ")", ";"], "File": "riscv-vsetvl", "Func": "change_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9621, "Length": 56, "Cover_Rate": 0.3522012578616352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is_arch", "&&", "(", "ARCH_AVR2", "==", "arch_id", "||", "ARCH_AVR25", "==", "arch_id", ")", ")", "{", "sp8_spec", "=", "<STR_LIT>", ";", "}", "else", "{", "sp8_spec", "=", "sp8", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "fprintf", "(", "f", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "is_arch", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "arch", "->", "name", ")", ";", "else", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "mcu", "->", "name", ",", "arch", "->", "name", ",", "sp8", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "header", ")", ";", "if", "(", "is_device", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "help_copy_paste", ")", ";", "if", "(", "is_device", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "mcu", "->", "name", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "mcu", "->", "name", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "}", "int", "n_flash", "=", "<NUM_LIT>", "+", "(", "mcu", "->", "flash_size", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "<STR_LIT>", ",", "n_flash", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "rmw", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "errata_skip", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "absdata", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "arch", "->", "name", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "ASM_RELAX_SPEC", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "rmw", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["fprintf", "(", "f", ",", "<STR_LIT>", ",", "errata_skip", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "gen-avr-mmcu-specs4", "Func": "print_mcu", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9622, "Length": 264, "Cover_Rate": 0.3755334281650071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_x_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vsubq_m_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vsubq_x_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9623, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "addV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "addV", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "addV", ".", "getValueType", "(", ")", ")", ",", "CC", ")", ";", "}", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", "||", "<STR_LIT>", "(", "CC", ")", ")", ")", "{", "bool", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "IsVZero1", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "IsSEXT0", "||", "!", "IsVZero1", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ")", ";", "IsSEXT0", "=", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "IsVZero1", "=", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "IsSEXT0", "&&", "IsVZero1", ")", "{"], "File": "X86ISelLowering (2)3", "Func": "PerformISDSETCCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9624, "Length": 207, "Cover_Rate": 0.35384615384615387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "InRegLEA", ",", "true", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Src2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "InRegLEA2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "nullptr", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "InRegLEA", ",", "true", ",", "InRegLEA", ",", "false", ")", ";", "}", "else", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "InRegLEA2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "else", "InRegLEA2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "InRegLEA2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "InRegLEA2", ",", "RegState", "::", "Define", ",", "SubReg", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "IsKill2", ")", ")", ";", "addRegReg", "(", "MIB", ",", "InRegLEA", ",", "true", ",", "InRegLEA2", ",", "true", ")", ";", "}", "if", "(", "LV", "&&", "IsKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "*", "InsMI2", ")", ";", "break", ";", "}", "}", "MachineInstr", "*", "NewMI", "=", "MIB", ";", "MachineInstr", "*", "ExtMI", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "IsDead", ")", ")", ".", "addReg", "(", "OutRegLEA", ",", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "if", "(", "LV", ")", "{"], "ground_truth": ["LV", "->", "getVarInfo", "(", "InRegLEA", ")", ".", "Kills", ".", "push_back", "(", "NewMI", ")", ";"], "File": "X86InstrInfo1", "Func": "convertToThreeAddressWithLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9625, "Length": 328, "Cover_Rate": 0.3881656804733728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Size", "+", "Imm", ";", "return", "true", ";", "}", "else", "{", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "false", ";", "Target", "=", "Imm", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "LanaiMCTargetDesc", "Func": "evaluateBranch", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9626, "Length": 118, "Cover_Rate": 0.9915966386554622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_paddw_s", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "paddw_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9627, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_broadcast_f32x4", "(", "__m128", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_broadcastf32x4_256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_broadcast_f32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9628, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>MCInstLower", "::", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";"], "ground_truth": ["}"], "File": "TLCS900MCInstLower", "Func": "LowerSymbolOperand", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9629, "Length": 52, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetOptions", "&", "Options", "=", "getTargetMachine", "(", ")", ".", "Options", ";", "EVT", "VT", "=", "getValueType", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "if", "(", "isFMAFasterThanFMulAndFAdd", "(", "VT", ")", "&&", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", "&&", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelLowering116", "Func": "isProfitableToHoist", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9630, "Length": 62, "Cover_Rate": 0.4305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "PtrInfo", ",", "Alignment", ",", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";"], "File": "SIISelLowering10", "Func": "loadImplicitKernelArgument", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9631, "Length": 56, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "doInitialization", "(", "Loop", "*", "L", ",", "LPPassManager", "&", "LPM", ")", "override", "{", "LoadPairs", ".", "clear", "(", ")", ";", "WideLoads", ".", "clear", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP21", "Func": "doInitialization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9632, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitByte", "(", "INSTR_ALU", ",", "OS", ")", ";", "uint64_t", "InstWord01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "AMDGPU", "::", "FeatureR600ALUInst", ")", "&&", "!", "(", "MCDesc", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "{", "uint64_t", "ISAOpCode", "=", "InstWord01", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "InstWord01", "&=", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "InstWord01", "|=", "ISAOpCode", "<<", "<NUM_LIT>", ";", "}"], "ground_truth": ["unsigned", "SrcNum", "=", "MCDesc", ".", "TSFlags", "&", "<STR_LIT>", "?", "<NUM_LIT>", ":"], "File": "R600MCCodeEmitter16", "Func": "EmitALUInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9633, "Length": 79, "Cover_Rate": 0.3015267175572519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "frv_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "File": "frv", "Func": "frv_output_dwarf_dtprel", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9634, "Length": 29, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "mn_l", "=", "(", "long", ")", "mn", ";"], "ground_truth": ["return", "(", "(", "unsigned", "long", "long", ")", "__builtin_sh_media_MMACNFX_WL", "(", "(", "v2hi", ")", "mm_l", ",", "(", "v2hi", ")", "mn_l", ",", "(", "uv2si", ")", "mw", ")", ")", ";"], "File": "ushmedia1", "Func": "sh_media_MMACNFX_WL", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9635, "Length": 34, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", ";", "static", "const", "StringRef", "HSAIntrinsicToAttr", "[", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "Changed", "=", "addAttrsForIntrinsics", "(", "M", ",", "IntrinsicToAttr", ")", ";", "if", "(", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ")", "{", "Changed", "|=", "addAttrsForIntrinsics", "(", "M", ",", "HSAIntrinsicToAttr", ")", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{"], "ground_truth": ["if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "continue", ";"], "File": "AMDGPUAnnotateKernelFeatures21", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9636, "Length": 79, "Cover_Rate": 0.44886363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_castsi128_pd", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__A", ";"], "File": "emmintrin4", "Func": "_mm_castsi128_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9637, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "SubtargetA", "=", "a", ".", "getMF", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "SubtargetB", "=", "b", ".", "getMF", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SubtargetA", ".", "hasV8_3aOps", "(", ")", "==", "SubtargetB", ".", "hasV8_3aOps", "(", ")", ";"], "File": "AArch64InstrInfo104", "Func": "outliningCandidatesV8_3OpsConsensus", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9638, "Length": 49, "Cover_Rate": 0.7101449275362319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(", "(", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "||", "(", "TARGET_PAIRED_FLOAT", "&&", "PAIRED_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", ")", "{", "if", "(", "align", "<", "<NUM_LIT>", ")", "align", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_data_alignment", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9639, "Length": 48, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";"], "ground_truth": ["NewMIs", ".", "push_back", "(", "MIB", ")", ";"], "File": "AlphaInstrInfo5", "Func": "storeRegToAddr", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9640, "Length": 73, "Cover_Rate": 0.44242424242424244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["APInt", "SplatBits", ",", "SplatUndef", ";"], "File": "AArch64ISelLowering (2)", "Func": "getVShiftImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9641, "Length": 40, "Cover_Rate": 0.3883495145631068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_RotateImmediate", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9642, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "REG", ":", "case", "SUBREG", ":", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "reg", "=", "x", ";", "info", "->", "offset", "=", "const0_rtx", ";", "return", "riscv_valid_base_register_p", "(", "info", "->", "reg", ",", "mode", ",", "strict_p", ")", ";", "case", "PLUS", ":", "info", "->", "type", "=", "ADDRESS_REG", ";", "info", "->", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["info", "->", "offset", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "File": "riscv2", "Func": "riscv_classify_address", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9643, "Length": 67, "Cover_Rate": 0.32211538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "unsigned", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "int", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "Offset", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "Callee", ")", ";"], "File": "XCoreISelLowering60", "Func": "LowerCCCCallTo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9644, "Length": 516, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedFrameSize", "(", "unsigned", "bytes", ")", "{"], "ground_truth": ["CalleeSavedFrameSize", "=", "bytes", ";"], "File": "XNCMMachineFunctionInfo", "Func": "setCalleeSavedFrameSize", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9645, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_callee_saved", ")", ";", "sp_adjust", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "if", "(", "satisfies_constraint_Iu08", "(", "GEN_INT", "(", "sp_adjust", ")", ")", "&&", "NDS32_DOUBLE_WORD_ALIGN_P", "(", "sp_adjust", ")", "&&", "!", "cfun", "->", "calls_alloca", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "sp_adjust", ")", ";", "else", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "nds32-md-auxiliary", "Func": "nds32_output_return", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9646, "Length": 102, "Cover_Rate": 0.7611940298507462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachinePointerInfo", "(", "MF", ".", "getPSVManager", "(", ")", ".", "getGlobalValueCallEntry", "(", "GV", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction (2)", "Func": "callPtrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9647, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "i", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "isVTRN_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9648, "Length": 96, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "{", "PredReg", "=", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "getInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9649, "Length": 31, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint64_t", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "DstReg", "==", "<STR_LIT>", "||", "DstReg", "==", "<STR_LIT>", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "SmallVector", "<", "<ISA_LIT>_IMM", "::", "ImmInsnModel", ",", "<NUM_LIT>", ">", "Insn", ";", "<ISA_LIT>_IMM", "::", "expandMOVImm", "(", "Imm", ",", "BitSize", ",", "Insn", ")", ";", "assert", "(", "Insn", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", ";", "SmallVector", "<", "MachineInstrBuilder", ",", "<NUM_LIT>", ">", "MIBS", ";", "for", "(", "auto", "I", "=", "Insn", ".", "begin", "(", ")", ",", "E", "=", "Insn", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "bool", "LastItem", "=", "std", "::", "next", "(", "I", ")", "==", "E", ";", "switch", "(", "I", "->", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "BitSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", "&&", "LastItem", ")", ")", ".", "addImm", "(", "I", "->", "Op1", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", "&&", "LastItem", ")", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "I", "->", "Op1", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "}", "break", ";", "}", "}", "transferImpOps", "(", "MI", ",", "MIBS", ".", "front", "(", ")", ",", "MIBS", ".", "back", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64ExpandPseudoInsts40", "Func": "expandMOVImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9650, "Length": 429, "Cover_Rate": 0.9088983050847458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetMachine11", "Func": "MipsPassConfig", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9651, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm1", ")", ")", ";"], "ground_truth": ["TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm2", ")", ")", ";"], "File": "MipsTargetStreamer1", "Func": "emitII", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9652, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "StoreSDNode", "*", "SD", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "Parent", ")", ";", "switch", "(", "SD", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "AliasReg", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "*", "MF", ")", "?", "AliasFPReg", ":", "get<ISA_LIT>16SPAliasReg", "(", ")", ";", "return", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "Mips16ISelDAGToDAG1", "Func": "getMips16SPRefReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9653, "Length": 64, "Cover_Rate": 0.32323232323232326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "CreateReg", "(", "unsigned", "RegNo", ")", "{", "<ISA_LIT>Operand", "Res", ";"], "ground_truth": ["Res", ".", "Kind", "=", "Register", ";"], "File": "X86AsmParser80", "Func": "CreateReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9654, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ",", "bool", "IsILP32", ")", ":", "MCELFObjectTargetWriter", "(", "!", "IsILP32", ",", "OSABI", ",", "ELF", "::", "EM_AARCH64", ",", "true", ")", ",", "IsILP32", "(", "IsILP32", ")", "{"], "ground_truth": ["}"], "File": "AArch64ELFObjectWriter14", "Func": "AArch64ELFObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9655, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printExpSrc1", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printExpSrcN", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUInstPrinter28", "Func": "printExpSrc1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9656, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Valid", ";"], "ground_truth": ["}"], "File": "HexagonShuffler", "Func": "isValid", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9657, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nds32_option_override", "(", "void", ")", "{", "if", "(", "TARGET_ISA_V2", ")", "{", "target_flags", "&=", "~", "MASK_V3PUSH", ";", "}", "if", "(", "TARGET_ISA_V3", ")", "{", "if", "(", "nds32_arch_option", "==", "ARCH_V3J", ")", "target_flags", "|=", "MASK_REDUCED_REGS", ";", "}", "if", "(", "TARGET_ISA_V3M", ")", "{", "target_flags", "|=", "MASK_REDUCED_REGS", ";", "target_flags", "&=", "~", "MASK_EXT_PERF", ";", "target_flags", "&=", "~", "MASK_EXT_PERF2", ";", "target_flags", "&=", "~", "MASK_EXT_STRING", ";", "if", "(", "flag_pic", ")", "error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_REDUCED_REGS", ")", "{", "int", "r", ";", "for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<=", "<NUM_LIT>", ";", "r", "++", ")", "fixed_regs", "[", "r", "]", "=", "call_used_regs", "[", "r", "]", "=", "<NUM_LIT>", ";", "for", "(", "r", "=", "<NUM_LIT>", ";", "r", "<=", "<NUM_LIT>", ";", "r", "++", ")", "fixed_regs", "[", "r", "]", "=", "call_used_regs", "[", "r", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_FORCE_FP_AS_GP", ")", "fixed_regs", "[", "FP_REGNUM", "]", "=", "call_used_regs", "[", "FP_REGNUM", "]", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_16_BIT", ")", "{", "target_flags", "&=", "~", "MASK_V3PUSH", ";", "}", "if", "(", "TARGET_HARD_FLOAT", "&&", "!", "(", "TARGET_FPU_SINGLE", "||", "TARGET_FPU_DOUBLE", ")", ")", "{", "if", "(", "nds32_arch_option", "==", "ARCH_V3S", "||", "nds32_arch_option", "==", "ARCH_V3F", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "else", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["nds32_init_rtx_costs", "(", ")", ";"], "File": "nds32", "Func": "nds32_option_override", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9658, "Length": 195, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "Fast", ",", "RetTy", ",", "Callee", ",", "&", "Args", ",", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "first", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering84", "Func": "LowerFSINCOS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9659, "Length": 61, "Cover_Rate": 0.3065326633165829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFastHorizontalOps", "(", ")", "const", "{"], "ground_truth": ["return", "HasFastHorizontalOps", ";"], "File": "X86Subtarget100", "Func": "hasFastHorizontalOps", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9660, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NVOpcode", ">=", "<NUM_LIT>", ")", "return", "NVOpcode", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo23", "Func": "GetDotNewOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9661, "Length": 44, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetOperandInfo", "&", "TOI", "=", "MI", "->", "getDesc", "(", ")", ".", "OpInfo", "[", "opNum", "]", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "TOI", ".", "getRegClass", "(", "TRI", ")", ";"], "File": "ClusterDAG", "Func": "supportsXPath", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9662, "Length": 28, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_maskmovq", "(", "__m64", "__A", ",", "__m64", "__N", ",", "char", "*", "__P", ")", "{"], "ground_truth": ["_mm_maskmove_si64", "(", "__A", ",", "__N", ",", "__P", ")", ";"], "File": "xmmintrin", "Func": "_m_maskmovq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9663, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "if", "(", "EFLAGS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "EFLAGS", ".", "hasOneUse", "(", ")", "&&", "EFLAGS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "NewSub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "EFLAGS", ")", ",", "EFLAGS", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewEFLAGS", "=", "SDValue", "(", "NewSub", ".", "getNode", "(", ")", ",", "EFLAGS", ".", "getResNo", "(", ")", ")", ";", "return", "MaterializeSETB", "(", "DL", ",", "NewEFLAGS", ",", "DAG", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "MaterializeSETB", "(", "DL", ",", "EFLAGS", ",", "DAG", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "Flags", "=", "checkBoolTestSetCCCombine", "(", "EFLAGS", ",", "CC", ")", ")", "{", "SDValue", "Cond", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Cond", ",", "Flags", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "PerformSETCCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9664, "Length": 195, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Shift", "=", "(", "NumLaneElts", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "Elt", "=", "N", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "Elt", "<", "<NUM_LIT>", ")", "continue", ";", "Elt", "&=", "NumLaneElts", "-", "<NUM_LIT>", ";", "unsigned", "ShAmt", "=", "(", "i", "<<", "Shift", ")", "%", "<NUM_LIT>", ";", "Mask", "|=", "Elt", "<<", "ShAmt", ";", "}", "return", "Mask", ";"], "ground_truth": ["}"], "File": "X86ISelLowering117", "Func": "getShuffleSHUFImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9665, "Length": 79, "Cover_Rate": 0.4968553459119497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "d", ")", ")", ")", ";", "m", "=", "decodeVFPRm", "(", "insn", ",", "SP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "m", ")", ")", ")", ";", "}", "else", "{", "d", "=", "decodeVFPRd", "(", "insn", ",", "SP", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "RegClassID", ",", "d", ")", ")", ")", ";", "m", "=", "decodeVFPRm", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "m", ")", ")", ")", ";", "}"], "ground_truth": ["NumOpsAdded", "=", "<NUM_LIT>", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv1Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9666, "Length": 134, "Cover_Rate": 0.32057416267942584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseE1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "NeoverseN1", ":", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX", ":", "case", "ThunderXT88", ":", "case", "ThunderXT81", ":", "case", "ThunderXT83", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "TSV110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";", "PrefLoopLogAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX3T110", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionLogAlignment", "=", "<NUM_LIT>", ";"], "ground_truth": ["PrefLoopLogAlignment", "=", "<NUM_LIT>", ";"], "File": "AArch64Subtarget3", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9667, "Length": 206, "Cover_Rate": 0.553763440860215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "Dst", ".", "getReg", "(", ")", "==", "(", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "Register", "(", ")", ";"], "File": "SIOptimizeExecMasking", "Func": "isCopyToExec", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9668, "Length": 88, "Cover_Rate": 0.676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Disp", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";", "uint64_t", "Len", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Base", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Len", ")", ")", ";"], "ground_truth": ["return", "(", "Len", "<<", "<NUM_LIT>", ")", "|", "(", "Base", "<<", "<NUM_LIT>", ")", "|", "Disp", ";"], "File": "SystemZMCCodeEmitter10", "Func": "getBDRAddr12Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9669, "Length": 84, "Cover_Rate": 0.6412213740458015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", ";", "std", "::", "string", "Prefix", ";", "unsigned", "long", "long", "Reg", ";", "std", "::", "pair", "<", "bool", ",", "bool", ">", "R", "=", "parsePhysicalReg", "(", "C", ",", "Prefix", ",", "Reg", ")", ";", "if", "(", "!", "R", ".", "first", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "(", "Prefix", "==", "<STR_LIT>", "||", "Prefix", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "R", ".", "second", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "RC", "=", "TRI", "->", "getRegClass", "(", "Prefix", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "*", "(", "RC", "->", "begin", "(", ")", ")", ",", "RC", ")", ";", "}", "if", "(", "!", "R", ".", "second", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "nullptr", ")", ";", "if", "(", "Prefix", "==", "<STR_LIT>", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "VT", "=", "(", "Subtarget", ".", "isFP64bit", "(", ")", "||", "!", "(", "Reg", "%", "<NUM_LIT>", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "getRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{"], "File": "MipsISelLowering58", "Func": "parseRegForInlineAsmConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9670, "Length": 179, "Cover_Rate": 0.50997150997151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LoadedVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getOffset", "(", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "OffsetFitsS11", "(", "LoadedVT", ",", "Offset", ")", ")", "{", "MVT", "PointerTy", "=", "TLI", "->", "getPointerTy", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ")", "->", "getGlobal", "(", ")", ";", "SDValue", "TargAddr", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PointerTy", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewBase", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "PointerTy", ",", "TargAddr", ")", ";", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "TargetConstOff", "=", "CurDAG", "->", "getTargetConstant", "(", "Offset", ",", "PointerTy", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "SDValue", "(", "NewBase", ",", "<NUM_LIT>", ")", ",", "TargetConstOff", ",", "Chain", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";"], "File": "HexagonISelDAGToDAG73", "Func": "SelectBaseOffsetLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9671, "Length": 214, "Cover_Rate": 0.6257309941520468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "{", "return", "NotStructReturn", ";", "}", "if", "(", "Flags", ".", "isInReg", "(", ")", ")", "{", "return", "RegStructReturn", ";", "}", "return", "StackStructReturn", ";"], "ground_truth": ["}"], "File": "Z80oldISelLowering", "Func": "callIsStructReturn", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9672, "Length": 31, "Cover_Rate": 0.43661971830985913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "UsesMaskPolicy", "(", "uint64_t", "TSFlags", ")", "{", "return", "TSFlags", "&", "UsesMaskPolicyMask", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo11", "Func": "UsesMaskPolicy", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9673, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "Name", ".", "consume_front", "(", "<STR_LIT>", ")", ")", "{", "lmul", "=", "APInt", "(", "<NUM_LIT>", ",", "Name", ",", "<NUM_LIT>", ")", ";", "if", "(", "lmul", "!=", "<NUM_LIT>", "&&", "lmul", "!=", "<NUM_LIT>", "&&", "lmul", "!=", "<NUM_LIT>", "&&", "lmul", "!=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createVTypeImm", "(", "sew", ",", "lmul", ",", "ediv", ",", "S", ",", "isRV64", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "}", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "return", "MatchOperand_NoMatch", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "Name", ".", "consume_front", "(", "<STR_LIT>", ")", ")", "{", "ediv", "=", "APInt", "(", "<NUM_LIT>", ",", "Name", ",", "<NUM_LIT>", ")", ";", "if", "(", "ediv", "!=", "<NUM_LIT>", "&&", "ediv", "!=", "<NUM_LIT>", "&&", "ediv", "!=", "<NUM_LIT>", "&&", "ediv", "!=", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["getLexer", "(", ")", ".", "Lex", "(", ")", ";"], "File": "RISCVAsmParser43", "Func": "parseVTypeImmAsmOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9674, "Length": 202, "Cover_Rate": 0.452914798206278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ImmToReg", "::", "printImmUse", "(", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TPCImmToReg", "Func": "printImmUse", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9675, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>_64MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "Streamer", ")", "const", "{", "if", "(", "(", "Encoding", "&", "DW_EH_PE_indirect", ")", "&&", "(", "Encoding", "&", "DW_EH_PE_pcrel", ")", ")", "{", "const", "MCSymbol", "*", "Sym", "=", "TM", ".", "getSymbol", "(", "GV", ",", "Mang", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "Four", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "return", "MCBinaryExpr", "::", "createAdd", "(", "Res", ",", "Four", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetObjectFile2", "Func": "getTTypeGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9676, "Length": 114, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_urshlv2si_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrshl_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9677, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "unsigned", "Reg", "=", "Dis", "->", "getReg", "(", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "VideocoreDisassembler", "Func": "DecodeAllRegRegisterClass", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9678, "Length": 55, "Cover_Rate": 0.7051282051282052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "higherOccupancy", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ",", "const", "GCNRegPressure", "&", "O", ")", "const", "{"], "ground_truth": ["return", "getOccupancy", "(", "ST", ")", ">", "O", ".", "getOccupancy", "(", "ST", ")", ";"], "File": "GCNRegPressure10", "Func": "higherOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9679, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "SM", ".", "serializeToStackMapSection", "(", ")", ";", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MCSymbol", "*", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "if", "(", "Function", ".", "hasDLLExportStorageClass", "(", ")", "&&", "!", "Function", ".", "isDeclaration", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "&", "Function", ")", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "if", "(", "Global", ".", "hasDLLExportStorageClass", "(", ")", "&&", "!", "Global", ".", "isDeclaration", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "&", "Global", ")", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "!", "Alias", ".", "hasDLLExportStorageClass", "(", ")", ")", "continue", ";", "if", "(", "Alias", ".", "getType", "(", ")", "->", "getElementType", "(", ")", "->", "isFunctionTy", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "&", "Alias", ")", ")", ";", "else", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "&", "Alias", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter103", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9680, "Length": 292, "Cover_Rate": 0.3772609819121447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitAssemblerFlag", "(", "isThumb", "(", ")", "?", "MCAF_Code16", ":", "MCAF_Code32", ")", ";", "Warning", "(", "Loc", ",", "Twine", "(", "<STR_LIT>", ")", "+", "(", "WasThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "+", "<STR_LIT>", "+", "(", "!", "WasThumb", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "+", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "FixModeAfterArchChange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9681, "Length": 52, "Cover_Rate": 0.49056603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "else", "{", "VAddr", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Ptr", "=", "N0", ";", "}", "if", "(", "isLegalMUBUFImmOffset", "(", "C1", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "C1", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG1", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9682, "Length": 253, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_sub_epi64", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "(", "(", "__v4du", ")", "__A", "-", "(", "__v4du", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_sub_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9683, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StructType", "*", "ST", "=", "cast", "<", "StructType", ">", "(", "T", ")", ";", "if", "(", "ST", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";"], "ground_truth": ["if", "(", "(", "ST", "->", "getElementType", "(", "<NUM_LIT>", ")", "->", "isFloatTy", "(", ")", ")", "&&", "(", "ST", "->", "getElementType", "(", "<NUM_LIT>", ")", "->", "isFloatTy", "(", ")", ")", ")", "return", "CFRet", ";"], "File": "Mips16HardFloat1", "Func": "whichFPReturnVariant", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9684, "Length": 55, "Cover_Rate": 0.39855072463768115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "<ISA_LIT>Subtarget", "(", "TT", ",", "GPU", ",", "FS", ",", "TM", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "new", "<ISA_LIT>RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";"], "ground_truth": ["InstSelector", ".", "reset", "(", "new", "<ISA_LIT>InstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "<ISA_LIT>RegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ")", ")", ";"], "File": "AMDGPUSubtarget15", "Func": "SISubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9685, "Length": 127, "Cover_Rate": 0.9921875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", "MBB", ".", "erase", "(", "I", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{"], "File": "SIFrameLowering1", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9686, "Length": 133, "Cover_Rate": 0.5298804780876494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMovWSymbol", "(", "{", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2_S", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_PREL_G2_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G2", "}", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "isMovWSymbolG2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9687, "Length": 35, "Cover_Rate": 0.8536585365853658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "standard_80387_constant_p", "(", "op0", ")", "==", "<NUM_LIT>", "||", "(", "MEM_P", "(", "op0", ")", "&&", "!", "(", "standard_80387_constant_p", "(", "op1", ")", "==", "<NUM_LIT>", "||", "MEM_P", "(", "op1", ")", ")", ")", ")", "{", "enum", "rtx_code", "new_code", "=", "ix86_fp_swap_condition", "(", "code", ")", ";", "if", "(", "new_code", "!=", "UNKNOWN", ")", "{", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "code", "=", "new_code", ";", "}", "}", "if", "(", "!", "REG_P", "(", "op0", ")", ")", "op0", "=", "force_reg", "(", "op_mode", ",", "op0", ")", ";", "if", "(", "CONSTANT_P", "(", "op1", ")", ")", "{", "int", "tmp", "=", "standard_80387_constant_p", "(", "op1", ")", ";", "if", "(", "tmp", "==", "<NUM_LIT>", ")", "op1", "=", "validize_mem", "(", "force_const_mem", "(", "op_mode", ",", "op1", ")", ")", ";", "else", "if", "(", "tmp", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_CMOVE", ")", "op1", "=", "force_reg", "(", "op_mode", ",", "op1", ")", ";", "}", "else", "op1", "=", "force_reg", "(", "op_mode", ",", "op1", ")", ";", "}", "}", "if", "(", "ix86_fp_comparison_cost", "(", "code", ")", ">", "ix86_fp_comparison_cost", "(", "swap_condition", "(", "code", ")", ")", "&&", "(", "REG_P", "(", "op1", ")", "||", "can_create_pseudo_p", "(", ")", ")", ")", "{"], "ground_truth": ["std", "::", "swap", "(", "op0", ",", "op1", ")", ";"], "File": "i3864", "Func": "ix86_prepare_fp_compare_args", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9688, "Length": 187, "Cover_Rate": 0.5373563218390804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{"], "ground_truth": ["}"], "File": "TriCoreTargetMachine", "Func": "addPreEmitPass", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9689, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_shuffle_i32x4", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_shuf_i32x4_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "__imm", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_shuffle_i32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9690, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ARMProcFamily", "(", "Others", ")", ",", "HasFPARMv8", "(", "false", ")", ",", "HasNEON", "(", "false", ")", ",", "HasCrypto", "(", "false", ")", ",", "HasCRC", "(", "false", ")", ",", "HasZeroCycleRegMove", "(", "false", ")", ",", "HasZeroCycleZeroing", "(", "false", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "DL", "(", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "(", "LittleEndian", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ")", ")", ",", "TSInfo", "(", "&", "DL", ")", ",", "TLInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AArch64Subtarget2", "Func": "AArch64Subtarget", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9691, "Length": 128, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", "->", "getRegister", "(", ")", ")", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "PtrVT", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering115", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9692, "Length": 51, "Cover_Rate": 0.31097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "hw_before", ",", "hw_after", ";", "s390_function_num_hotpatch_hw", "(", "decl", ",", "&", "hw_before", ",", "&", "hw_after", ")", ";", "if", "(", "hw_before", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "function_alignment", ";", "int", "i", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "hw_before", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "hw_before", ";", "i", "++", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "function_alignment", "=", "MAX", "(", "<NUM_LIT>", ",", "DECL_ALIGN", "(", "decl", ")", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "!", "DECL_USER_ALIGN", "(", "decl", ")", ")", "function_alignment", "=", "MAX", "(", "function_alignment", ",", "(", "unsigned", "int", ")", "align_functions", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "floor_log2", "(", "function_alignment", ")", ")", ";", "}", "if", "(", "S390_USE_TARGET_ATTRIBUTE", "&&", "TARGET_DEBUG_ARG", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "s390_arch", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "s390_tune", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "s390_stack_guard", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "s390_stack_size", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "s390_branch_cost", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "s390_warn_framesize", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "TARGET_BACKCHAIN", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "TARGET_HARD_DFP", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "!", "TARGET_SOFT_FLOAT", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "TARGET_OPT_HTM", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "TARGET_OPT_VX", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "TARGET_PACKED_STACK", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "TARGET_SMALL_EXEC", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "TARGET_MVCLE", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "TARGET_ZVECTOR", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fname", ",", "s390_warn_dynamicstack_p", ")", ";", "}"], "ground_truth": ["ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "fname", ")", ";"], "File": "s3906", "Func": "s390_asm_output_function_label", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9693, "Length": 305, "Cover_Rate": 0.9050445103857567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregciv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregciv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregciv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld3_dup_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9694, "Length": 54, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "softenSetCCOperands", "(", "DAG", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "Op", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "LHS", ";", "}", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "<STR_LIT>", "(", "CC", ",", "true", ")", ",", "CCVal", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FVal", ",", "TVal", ",", "CCVal", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "changeFPCCTo<ISA_LIT>CC", "(", "CC", ",", "CC1", ",", "CC2", ")", ";", "if", "(", "CC2", "==", "<STR_LIT>", ")", "{", "changeFPCCTo<ISA_LIT>CC", "(", "<STR_LIT>", "(", "CC", ",", "false", ")", ",", "CC1", ",", "CC2", ")", ";", "SDValue", "CC1Val", "=", "DAG", ".", "getConstant", "(", "CC1", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FVal", ",", "TVal", ",", "CC1Val", ",", "Cmp", ")", ";", "}", "else", "{", "SDValue", "CC1Val", "=", "DAG", ".", "getConstant", "(", "CC1", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "CS1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TVal", ",", "FVal", ",", "CC1Val", ",", "Cmp", ")", ";", "SDValue", "CC2Val", "=", "DAG", ".", "getConstant", "(", "CC2", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TVal", ",", "CS1", ",", "CC2Val", ",", "Cmp", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerSETCC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9695, "Length": 295, "Cover_Rate": 0.6614349775784754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "array_lengthof", "(", "ViableForN", ")", ";", "++", "j", ")", "if", "(", "ViableForN", "[", "j", "]", ")", "{", "uint64_t", "N", "=", "j", "+", "<NUM_LIT>", ";", "if", "(", "(", "uint64_t", ")", "Mask", "[", "i", "]", "==", "(", "(", "(", "uint64_t", ")", "i", "<<", "N", ")", "&", "ModMask", ")", ")", "IsAnyViable", "=", "true", ";", "else", "ViableForN", "[", "j", "]", "=", "false", ";", "}", "if", "(", "!", "IsAnyViable", ")", "break", ";", "}"], "ground_truth": ["for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "array_lengthof", "(", "ViableForN", ")", ";", "++", "j", ")", "if", "(", "ViableForN", "[", "j", "]", ")", "return", "j", "+", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)5", "Func": "canLowerByDroppingEvenElements", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9696, "Length": 105, "Cover_Rate": 0.4861111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", "*", "(", "<NUM_LIT>", "<<", "Shift", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["Base", "=", "N", ";"], "File": "ARMISelDAGToDAG10", "Func": "SelectTAddrModeImm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9697, "Length": 46, "Cover_Rate": 0.31724137931034485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregoiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld2_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9698, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "File": "ECLairAsmParser", "Func": "addRegOperands", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9699, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "TVMSubtarget", "Func": "initializeSubtargetDependencies", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9700, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "UPTSubtarget", "Func": "getTargetLowering", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9701, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "asm_conditional_branch", "(", "rtx", "insn", ",", "rtx", "*", "operands", ",", "int", "n_nops", ",", "int", "predict_taken", ")", "{", "int", "offset", "=", "branch_dest", "(", "insn", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "int", "len", "=", "(", "offset", ">=", "-", "<NUM_LIT>", "&&", "offset", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "offset", ">=", "-", "<NUM_LIT>", "&&", "offset", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "int", "bp", "=", "predict_taken", "&&", "len", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "cbranch_predicted_taken_p", "(", "insn", ")", ";", "int", "idx", "=", "(", "bp", "<<", "<NUM_LIT>", ")", "|", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "EQ", "?", "BRF", ":", "BRT", ")", ";", "output_asm_insn", "(", "ccbranch_templates", "[", "idx", "]", "[", "len", "]", ",", "operands", ")", ";"], "ground_truth": ["gcc_assert", "(", "n_nops", "==", "<NUM_LIT>", "||", "!", "bp", ")", ";"], "File": "bfin2", "Func": "asm_conditional_branch", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9702, "Length": 126, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", ".", "empty", "(", ")", ")", "return", "RegisterRef", "(", ")", ";", "return", "RegisterRef", "(", "T", ".", "begin", "(", ")", "->", "first", ",", "T", ".", "begin", "(", ")", "->", "second", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph7", "Func": "clearIn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9703, "Length": 34, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAction", "(", "{", "G_PHI", ",", "s64", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "BinOp", ":", "{", "G_ADD", ",", "G_SUB", ",", "G_MUL", ",", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", "setAction", "(", "{", "BinOp", ",", "s64", "}", ",", "Legal", ")", ";", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "setAction", "(", "{", "MemOp", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s64", "}", ",", "Legal", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalForCartesianProduct", "(", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "s64", "}", ",", "{", "p0", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s64", ")", ".", "widenScalarToNextPow2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s64", "}", "}", ")", ";", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "s64", "}", ",", "Legal", ")", ";"], "ground_truth": ["for", "(", "unsigned", "extOp", ":", "{", "G_ZEXT", ",", "G_SEXT", ",", "G_ANYEXT", "}", ")", "{"], "File": "X86LegalizerInfo2", "Func": "setLegalizerInfo64bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9704, "Length": 157, "Cover_Rate": 0.3048543689320388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "cris_legitimate_pic_operand", "(", "rtx", "x", ")", "{"], "ground_truth": ["return", "cris_valid_pic_const", "(", "x", ")", ";"], "File": "cris3", "Func": "cris_legitimate_pic_operand", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9705, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "MipsISelLowering63", "Func": "EmitSelT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9706, "Length": 169, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "a", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__A", ")", ";", "b", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__B", ")", ";", "w0", "=", "vec_vmuleuh", "(", "a", ",", "b", ")", ";", "w1", "=", "vec_vmulouh", "(", "a", ",", "b", ")", ";"], "ground_truth": ["c", "=", "(", "__vector", "unsigned", "short", ")", "vec_perm", "(", "w0", ",", "w1", ",", "xform1", ")", ";"], "File": "xmmintrin4", "Func": "_mm_mulhi_pu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9707, "Length": 58, "Cover_Rate": 0.3790849673202614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableMCR", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "if", "(", "EnableCondBrTuning", ")", "addPass", "(", "create<ISA_LIT>CondBrTuning", "(", ")", ")", ";", "if", "(", "EnableEarlyIfConversion", ")", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "if", "(", "EnableStPairSuppress", ")", "addPass", "(", "create<ISA_LIT>StorePairSuppressPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>SIMDInstrOptPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine1", "Func": "addILPOpts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9708, "Length": 49, "Cover_Rate": 0.48514851485148514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MII", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PTXInstrInfo4", "Func": "storeRegToStackSlot", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9709, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DstA", "=", "decodeAField", "(", "Insn", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "DstA", ",", "Address", ",", "Decoder", ")", ";", "LImm", "=", "(", "Insn", ">>", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "LImm", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARCDisassembler9", "Func": "DecodeLdLImmInstruction", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9710, "Length": 50, "Cover_Rate": 0.4132231404958678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CmpInst", "::", "ICMP_SGT", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_SGE", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_SLT", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_SLE", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_UGT", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_UGE", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "ICMP_ULT", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "CmpInst", "::", "ICMP_ULE", ":"], "File": "AArch64InstructionSelector (2)", "Func": "changeICMPPredToAArch64CC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9711, "Length": 61, "Cover_Rate": 0.48412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "return", "false", ";", "if", "(", "(", "MayClobberFrom", "&&", "!", "MayClobberTo", ")", "||", "(", "!", "MayClobberFrom", "&&", "MayClobberTo", ")", ")", "return", "true", ";", "return", "!", "(", "(", "MBBFrom", "==", "MBBTo", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "From", ")", "&&", "MDT", ".", "dominates", "(", "Clobber", ",", "&", "*", "To", ")", ")", "||", "MDT", ".", "properlyDominates", "(", "Clobber", "->", "getParent", "(", ")", ",", "MBBTo", ")", ")", ";", "}", ";", "return", "(", "llvm", "::", "any_of", "(", "Clobbers", ",", "interferes", ")", ")", "||", "(", "llvm", "::", "any_of", "(", "Inits", ",", "[", "&", "]", "(", "InitListMap", "::", "value_type", "&", "C", ")", "{", "return", "C", ".", "first", "!=", "Init", ".", "first", "&&", "llvm", "::", "any_of", "(", "C", ".", "second", ",", "interferes", ")", ";", "}", ")", ")", ";", "}", ";", "if", "(", "MDT", ".", "dominates", "(", "MI1", ",", "MI2", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI2", ",", "MI1", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI2", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI2", ")", ";", "MI2", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I2", "++", ")", ";", "Changed", "=", "true", ";", "continue", ";", "}", "}", "else", "if", "(", "MDT", ".", "dominates", "(", "MI2", ",", "MI1", ")", ")", "{", "if", "(", "!", "intereferes", "(", "MI1", ",", "MI2", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI1", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI1", ")", ";", "MI1", "->", "eraseFromParent", "(", ")", ";", "Defs", ".", "erase", "(", "I1", "++", ")", ";", "Changed", "=", "true", ";", "break", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "SIFixSGPRCopies16", "Func": "hoistAndMergeSGPRInits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9712, "Length": 274, "Cover_Rate": 0.3277511961722488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "createEhDataRegsFI", "(", ")", "{", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "ST", ".", "isABI_N64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "EhDataRegFI", "[", "I", "]", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction", "Func": "createEhDataRegsFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9713, "Length": 86, "Cover_Rate": 0.945054945054945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "VOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "Register", "SOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getReg", "(", ")", ";", "unsigned", "AuxiliaryData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ".", "getImm", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "ImmOffset", ";", "std", "::", "tie", "(", "VOffset", ",", "ImmOffset", ")", "=", "splitBufferOffsets", "(", "B", ",", "VOffset", ")", ";", "updateBufferMMO", "(", "MMO", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "VIndex", ",", "*", "B", ".", "getMRI", "(", ")", ")", ";", "auto", "MIB", "=", "B", ".", "buildInstr", "(", "getBufferAtomicPseudo", "(", "IID", ")", ")", ";", "if", "(", "HasReturn", ")", "MIB", ".", "addDef", "(", "Dst", ")", ";", "MIB", ".", "addUse", "(", "VData", ")", ";", "if", "(", "IsCmpSwap", ")", "MIB", ".", "addReg", "(", "CmpVal", ")", ";"], "ground_truth": ["MIB", ".", "addUse", "(", "RSrc", ")", ".", "addUse", "(", "VIndex", ")", ".", "addUse", "(", "VOffset", ")", ".", "addUse", "(", "SOffset", ")", ".", "addImm", "(", "ImmOffset", ")", ".", "addImm", "(", "AuxiliaryData", ")", ".", "addImm", "(", "HasVIndex", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeBufferAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9714, "Length": 187, "Cover_Rate": 0.4495192307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Memory", ".", "BaseRegNum", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemNoOffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9715, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "FromUint8Array", "(", "const", "uint8_t", "*", "Array", ",", "size_t", "Length", ",", "T", "&", "Data", ")", "{", "std", "::", "size_t", "SizeType", "=", "sizeof", "(", "T", ")", ";"], "ground_truth": ["Data", "&=", "<NUM_LIT>", ";"], "File": "TPCMetadataSection", "Func": "FromUint8Array", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9716, "Length": 32, "Cover_Rate": 0.4266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "getCalleeSavedInfo", "(", ")", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "*", "WFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "needsSP", "(", "MF", ",", "*", "MFI", ")", ")", "return", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "InsertPt", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "unsigned", "SPAddr", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "SPReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPAddr", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ";", "auto", "*", "LoadMMO", "=", "new", "MachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StackSize", "?", "SPReg", ":", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SPAddr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "LoadMMO", ")", ";", "WFI", "->", "stackifyVReg", "(", "SPAddr", ")", ";"], "ground_truth": ["if", "(", "StackSize", ")", "{"], "File": "WebAssemblyFrameLowering4", "Func": "emitPrologue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9717, "Length": 248, "Cover_Rate": 0.6034063260340633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "<ISA_LIT>FrameLowering", "(", "Subtarget", ")", ":", "(", "<ISA_LIT>FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine17", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9718, "Length": 183, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_rothm", "(", "qword", "a", ",", "qword", "b", ")", "{", "vec_ushort8", "neg_b", ";", "vec_ushort8", "mask", ";"], "ground_truth": ["neg_b", "=", "(", "vec_ushort8", ")", "vec_sub", "(", "vec_splat_s16", "(", "<NUM_LIT>", ")", ",", "(", "vec_short8", ")", "(", "b", ")", ")", ";"], "File": "si2vmx", "Func": "si_rothm", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9719, "Length": 38, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sinkMBB", "->", "addSuccessor", "(", "exitMBB", ",", "BranchProbability", "::", "getOne", "(", ")", ")", ";", "BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "LL", ")", ",", "Scratch", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Scratch2", ")", ".", "addReg", "(", "Scratch", ")", ".", "addReg", "(", "Mask", ")", ";", "BuildMI", "(", "loop1MBB", ",", "DL", ",", "TII", "->", "get", "(", "BNE", ")", ")", ".", "addReg", "(", "Scratch2", ")", ".", "addReg", "(", "ShiftCmpVal", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BuildMI", "(", "loop2MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Scratch", ")", ".", "addReg", "(", "Scratch", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Mask2", ")", ";", "BuildMI", "(", "loop2MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Scratch", ")", ".", "addReg", "(", "Scratch", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ShiftNewVal", ")", ";", "BuildMI", "(", "loop2MBB", ",", "DL", ",", "TII", "->", "get", "(", "SC", ")", ",", "Scratch", ")", ".", "addReg", "(", "Scratch", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "loop2MBB", ",", "DL", ",", "TII", "->", "get", "(", "BEQ", ")", ")", ".", "addReg", "(", "Scratch", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ZERO", ")", ".", "addMBB", "(", "loop1MBB", ")", ";", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Scratch2", ")", ".", "addReg", "(", "ShiftAmnt", ")", ";", "if", "(", "STI", "->", "has<ISA_LIT>32r2", "(", ")", ")", "{", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "SEOp", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ")", ";", "}", "else", "{", "const", "unsigned", "ShiftImm", "=", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "BuildMI", "(", "sinkMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ShiftImm", ")", ";", "}", "LivePhysRegs", "LiveRegs", ";", "computeAndAddLiveIns", "(", "LiveRegs", ",", "*", "loop1MBB", ")", ";", "computeAndAddLiveIns", "(", "LiveRegs", ",", "*", "loop2MBB", ")", ";", "computeAndAddLiveIns", "(", "LiveRegs", ",", "*", "sinkMBB", ")", ";", "computeAndAddLiveIns", "(", "LiveRegs", ",", "*", "exitMBB", ")", ";", "NMBBI", "=", "BB", ".", "end", "(", ")", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "MipsExpandPseudo11", "Func": "expandAtomicCmpSwapSubword", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9720, "Length": 407, "Cover_Rate": 0.4115267947421638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value2", "=", "Value", ">>", "Shift", ";", "if", "(", "(", "(", "Value", "&", "(", "int64_t", ")", "maskTrailingZeros", "<", "uint64_t", ">", "(", "Shift", ")", ")", "==", "Value", ")", "&&", "(", "Value2", ">=", "LBound", ")", "&&", "(", "Value2", "<", "HBound", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MicroMipsSizeReduction", "Func": "InRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9721, "Length": 46, "Cover_Rate": 0.7076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUInstPrinter", "::", "printIfSet", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "StringRef", "Asm", ")", "{"], "ground_truth": ["const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "File": "AMDGPUInstPrinter27", "Func": "printIfSet", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9722, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "true", ";", "if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";", "else", "step", ">>=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "true", ";", "if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";"], "ground_truth": ["else", "step", ">>=", "<NUM_LIT>", ";"], "File": "rs60003", "Func": "easy_altivec_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9723, "Length": 58, "Cover_Rate": 0.44274809160305345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>EnqueueExits", "(", ")", "{", "return", "new", "EnqueueExitsPass", ";"], "ground_truth": ["}"], "File": "X86EnqueueExits", "Func": "createX86EnqueueExits", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9724, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "JoinedFormat", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "InstsToMove", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Paired", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer31", "Func": "mergeTBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9725, "Length": 284, "Cover_Rate": 0.540952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "arm_expand_mve_builtin", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "if", "(", "fcode", ">=", "ARM_BUILTIN_MVE_BASE", "&&", "!", "TARGET_HAVE_MVE", ")", "{", "fatal_error", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "const0_rtx", ";", "}"], "ground_truth": ["arm_builtin_datum", "*", "d", "=", "&", "mve_builtin_data", "[", "fcode", "-", "ARM_BUILTIN_MVE_PATTERN_START", "]", ";"], "File": "arm-builtins", "Func": "arm_expand_mve_builtin", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9726, "Length": 48, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isLEA", "(", "Opcode", ")", ")", "return", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "!", "TII", "->", "isSafeToClobberEFLAGS", "(", "*", "MFI", ",", "I", ")", ")", "return", ";", "const", "unsigned", "DstR", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcR1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "SrcR2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "SrcR1", "==", "<NUM_LIT>", "||", "SrcR1", "!=", "DstR", ")", "&&", "(", "SrcR2", "==", "<NUM_LIT>", "||", "SrcR2", "!=", "DstR", ")", ")", "return", ";"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">", "<NUM_LIT>", ")", "return", ";"], "File": "X86FixupLEAs20", "Func": "processInstructionForSLM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9727, "Length": 146, "Cover_Rate": 0.35523114355231145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{"], "ground_truth": ["MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";"], "File": "X86CallLowering18", "Func": "assignValueToAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9728, "Length": 32, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cvtpd2ps_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtpd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9729, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTailCall", "=", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", ";", "bool", "isInterrupt", "=", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "bool", "DeleteRet", "=", "false", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetMachO", "(", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<", "<STR_LIT>", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "!", "isInterrupt", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "<STR_LIT>", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";"], "ground_truth": ["LastReg", "=", "Reg", ";"], "File": "ARMFrameLowering (2)", "Func": "emitPopInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9730, "Length": 176, "Cover_Rate": 0.30662020905923343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmls_n_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "int16_t", "__c", ")", "{", "return", "(", "int16x4_t", ")", "__builtin_neon_vmls_nv4hi", "(", "__a", ",", "__b", ",", "(", "__builtin_neon_hi", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmls_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9731, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NextReg", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";", "NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";", "}", "unsigned", "R4BaseReg", "=", "NextReg", ";", "if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{", "unsigned", "SupReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "NextReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NextReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SupReg", ",", "RegState", "::", "ImplicitDefine", ")", ")", ";", "NextReg", "+=", "<NUM_LIT>", ";", "NumAlignedDPRCS2Regs", "-=", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "NumAlignedDPRCS2Regs", ">=", "<NUM_LIT>", ")", "{"], "File": "ARMFrameLowering1", "Func": "emitAlignedDPRCS2Restores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9732, "Length": 160, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "B", "->", "isEHPad", "(", ")", "||", "B", "->", "hasAddressTaken", "(", ")", ")", "return", "false", ";", "if", "(", "B", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "auto", "&", "MI", ":", "*", "B", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "isConditionalBranch", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "IsJMP", "=", "(", "Opc", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "isPredicableStore", "(", "&", "MI", ")", "&&", "!", "IsJMP", "&&", "!", "isSafeToSpeculate", "(", "&", "MI", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";", "switch", "(", "MRI", "->", "getRegClass", "(", "R", ")", "->", "getID", "(", ")", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonEarlyIfConv12", "Func": "isValidCandidate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9733, "Length": 174, "Cover_Rate": 0.6932270916334662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "auto", "MIRRC", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIRRC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MIRRC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "expandLSLB7Rd", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9734, "Length": 114, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "OSABI", ")", ":"], "ground_truth": ["<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "File": "PPCAsmBackend1", "Func": "ELFPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9735, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "TargetInstrInfoImpl", "(", "<ISA_LIT>Insts", ",", "array_lengthof", "(", "<ISA_LIT>Insts", ")", ")", ",", "RI", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "XCoreInstrInfo11", "Func": "XCoreInstrInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9736, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_movedup_pd", "(", "__m256d", "__W", ",", "__mmask8", "__U", ",", "__m256d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_movddup256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_movedup_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9737, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "}", "switch", "(", "I", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "hasFP", "(", "MF", ")", "&&", "AFI", "->", "hasStackFrame", "(", ")", ")", "Limit", "=", "std", "::", "min", "(", "Limit", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseRegisterInfo29", "Func": "estimateRSStackSizeLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9738, "Length": 149, "Cover_Rate": 0.49337748344370863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FunctionInfo", "::", "globalBaseRegSet", "(", ")", "const", "{", "return", "GlobalBaseReg", ";"], "ground_truth": ["}"], "File": "SICMachineFunction", "Func": "globalBaseRegSet", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9739, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Glue", "=", "M0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}"], "ground_truth": ["Ops", ".", "push_back", "(", "Glue", ")", ";"], "File": "AMDGPUISelDAGToDAG21", "Func": "glueCopyToM0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9740, "Length": 61, "Cover_Rate": 0.3465909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFISetFP", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "EmitARM64WinCFISetFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9741, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpneq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpneq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpneq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9742, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AAAMDWorkGroupSize", "(", "const", "IRPosition", "&", "IRP", ",", "Attributor", "&", "A", ")", ":", "Base", "(", "IRP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "AAAMDWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9743, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "Align", "StackAlign", "=", "getStackAlign", "(", ")", ";", "uint64_t", "MaxCallSize", "=", "alignTo", "(", "MFI", ".", "getMaxCallFrameSize", "(", ")", ",", "StackAlign", ")", ";"], "ground_truth": ["MFI", ".", "setMaxCallFrameSize", "(", "MaxCallSize", ")", ";"], "File": "RISCVFrameLowering14", "Func": "determineFrameLayout", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9744, "Length": 37, "Cover_Rate": 0.49333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "intptr_t", "*", "RetAddrLoc", "=", "&", "StackPtr", "[", "<NUM_LIT>", "]", ";", "__msan_unpoison", "(", "RetAddrLoc", ",", "sizeof", "(", "*", "RetAddrLoc", ")", ")", ";", "assert", "(", "*", "RetAddrLoc", "==", "RetAddr", "&&", "<STR_LIT>", ")", ";", "bool", "isStub", "=", "(", "(", "unsigned", "char", "*", ")", "RetAddr", ")", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ";", "RetAddr", "--", ";", "RetAddr", "-=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "RetAddr", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "StackPtr", "<<", "<STR_LIT>", "<<", "TheVM", "->", "getFunctionReferencedName", "(", "(", "void", "*", ")", "RetAddr", ")", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "unsigned", "char", "*", ")", "RetAddr", ")", "[", "-", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "unsigned", "char", "*", ")", "RetAddr", ")", "[", "-", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "unsigned", "char", "*", ")", "RetAddr", ")", "[", "-", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "intptr_t", "NewVal", "=", "(", "intptr_t", ")", "JITCompilerFunction", "(", "(", "void", "*", ")", "RetAddr", ")", ";", "assert", "(", "isStub", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "*", "(", "intptr_t", "*", ")", "RetAddr", "=", "(", "intptr_t", ")", "(", "NewVal", "-", "RetAddr", "-", "<NUM_LIT>", ")", ";", "if", "(", "isStub", ")", "{", "intptr_t", "diff", "=", "NewVal", "-", "RetAddr", "+", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "diff", ">=", "-", "<NUM_LIT>", "&&", "diff", "<=", "<NUM_LIT>", ")", "{"], "File": "X86JITInfo10", "Func": "LLVMX86CompilationCallback2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9745, "Length": 220, "Cover_Rate": 0.5994550408719346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "RIPRel", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetCygMing", "(", ")", ")", "{", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "None", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{"], "ground_truth": ["assert", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", ";"], "File": "X86TargetMachine1", "Func": "X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9746, "Length": 92, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "'s'", ":", "case", "'v'", ":", "case", "'a'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "getConstraintType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9747, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameInfo", ";"], "ground_truth": ["}"], "File": "SPUTargetMachine2", "Func": "getFrameInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9748, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u64_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9749, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "warn_psabi_flags", "&", "WARN_PSABI_ZERO_WIDTH_BITFIELD", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "TYPE_MAIN_VARIANT", "(", "type", ")", ",", "url12", ")", ";", "}", "*", "count", "=", "ag_count", ";", "}", "else", "return", "false", ";", "}", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_FLOAT", ")", "{", "*", "count", "=", "<NUM_LIT>", ";", "new_mode", "=", "mode", ";", "}", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", ")", "{", "*", "count", "=", "<NUM_LIT>", ";", "new_mode", "=", "(", "mode", "==", "DCmode", "?", "DFmode", ":", "SFmode", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "ARM_NUM_REGS", "(", "new_mode", ")", ">", "<NUM_LIT>", ")", ")", "return", "false", ";", "*", "base_mode", "=", "new_mode", ";", "if", "(", "TARGET_GENERAL_REGS_ONLY", ")", "error", "(", "<STR_LIT>", ",", "type", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "arm", "Func": "aapcs_vfp_is_call_or_return_candidate", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9750, "Length": 139, "Cover_Rate": 0.42901234567901236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "if", "(", "TARGET_HAVE_LDACQ", "&&", "INTVAL", "(", "mod_f", ")", "==", "MEMMODEL_ACQUIRE", "&&", "INTVAL", "(", "mod_s", ")", "==", "MEMMODEL_RELEASE", ")", "mod_s", "=", "GEN_INT", "(", "MEMMODEL_ACQ_REL", ")", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "case", "HImode", ":", "rval", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "true", ")", ";", "case", "SImode", ":", "if", "(", "!", "arm_add_operand", "(", "oldval", ",", "SImode", ")", ")", "oldval", "=", "force_reg", "(", "SImode", ",", "oldval", ")", ";", "break", ";", "case", "DImode", ":", "if", "(", "!", "cmpdi_operand", "(", "oldval", ",", "mode", ")", ")", "oldval", "=", "force_reg", "(", "mode", ",", "oldval", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "gen", "=", "gen_atomic_compare_and_swapqi_1", ";", "break", ";", "case", "HImode", ":", "gen", "=", "gen_atomic_compare_and_swaphi_1", ";", "break", ";", "case", "SImode", ":", "gen", "=", "gen_atomic_compare_and_swapsi_1", ";", "break", ";", "case", "DImode", ":", "gen", "=", "gen_atomic_compare_and_swapdi_1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_insn", "(", "gen", "(", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ")", ")", ";", "if", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_lowpart", "(", "mode", ",", "rval", ")", ")", ";", "x", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "x", "=", "gen_rtx_EQ", "(", "SImode", ",", "x", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "bval", ",", "x", ")", ")", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_expand_compare_and_swap", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9751, "Length": 244, "Cover_Rate": 0.6931818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP_REGNO_P", "(", "cfun_gpr_save_slot", "(", "i", ")", ")", ")", "{", "rtx_insn", "*", "insn", "=", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "cfun_gpr_save_slot", "(", "i", ")", ")", ",", "gen_rtx_REG", "(", "DImode", ",", "i", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["add_reg_note", "(", "insn", ",", "REG_CFA_REGISTER", ",", "PATTERN", "(", "insn", ")", ")", ";"], "File": "s3905", "Func": "s390_save_gprs_to_fprs", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9752, "Length": 54, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies1", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9753, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "MemInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "MemInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "StackOffset", ")", ")", ";", "expandMemInst", "(", "MemInst", ",", "IDLoc", ",", "Instructions", ",", "IsLoad", ",", "true", ")", ";"], "ground_truth": ["return", ";"], "File": "MipsAsmParser10", "Func": "createCpRestoreMemOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9754, "Length": 51, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMinPrefetchStride", "(", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo10", "Func": "getMinPrefetchStride", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9755, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "func", "=", "BUILT_IN_COMPLEX_MUL_MIN", "+", "mode", "-", "MIN_MODE_COMPLEX_FLOAT", ";", "return", "(", "built_in_function", ")", "func", ";"], "ground_truth": ["}"], "File": "rs60001", "Func": "complex_multiply_builtin_code", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9756, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmInfo", "<", "<ISA_LIT>TargetAsmInfo", ">", "Z", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine10", "Func": "LLVMInitializeMSP430Target", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9757, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", ";", "unsigned", "ScratchExecCopy", "=", "<STR_LIT>", ";", "for", "(", "const", "<ISA_LIT>MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "<STR_LIT>", ")", "{", "LivePhysRegs", "LiveRegs", "(", "*", "ST", ".", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "<STR_LIT>", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering53", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9758, "Length": 166, "Cover_Rate": 0.4689265536723164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FP_ROUND_MODE_SP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_ROUND_MODE_DP", "(", "FP_ROUND_ROUND_TO_NEAREST", ")", "|", "FP_DENORM_MODE_SP", "(", "FP32Denormals", ")", "|", "FP_DENORM_MODE_DP", "(", "FP64Denormals", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter103", "Func": "getFPMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9759, "Length": 22, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_n_u8", "(", "uint8x16_t", "__a", ",", "uint8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqsubq_n_uv16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqsubq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9760, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "legalizeOperandsVOP3", "(", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "VOP3Idx", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src0", ")", ",", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src1", ")", ",", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2", ")", "}", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "Src1", "=", "MI", ".", "getOperand", "(", "VOP3Idx", "[", "<NUM_LIT>", "]", ")", ";", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "VOP3Idx", "[", "<NUM_LIT>", "]", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Src1", ".", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src1", ".", "getReg", "(", ")", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "add", "(", "Src1", ")", ";", "Src1", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "if", "(", "Src2", ".", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Src2", ".", "getReg", "(", ")", ")", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "add", "(", "Src2", ")", ";", "Src2", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "}", "}", "int", "ConstantBusLimit", "=", "ST", ".", "getConstantBusLimit", "(", "Opc", ")", ";", "int", "LiteralLimit", "=", "ST", ".", "hasVOP3Literal", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SmallDenseSet", "<", "unsigned", ">", "SGPRsUsed", ";", "Register", "SGPRReg", "=", "findUsedSGPR", "(", "MI", ",", "VOP3Idx", ")", ";"], "ground_truth": ["if", "(", "SGPRReg", "!=", "<STR_LIT>", ")", "{"], "File": "SIInstrInfo55", "Func": "legalizeOperandsVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9761, "Length": 302, "Cover_Rate": 0.5421903052064632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src", "=", "change_address", "(", "src", ",", "VOIDmode", ",", "src_addr", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "count", ",", "constm1_rtx", ",", "count", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "temp", "!=", "count", ")", "emit_move_insn", "(", "count", ",", "temp", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "ashr_optab", ",", "count", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "blocks", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";", "emit_cmp_and_jump_insns", "(", "blocks", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "loop_end_label", ")", ";", "emit_label", "(", "loop_start_label", ")", ";", "emit_insn", "(", "gen_movmem_short", "(", "dst", ",", "src", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "s390_load_address", "(", "dst_addr", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "dst_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "s390_load_address", "(", "src_addr", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "src_addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "blocks", ",", "constm1_rtx", ",", "blocks", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";", "emit_cmp_and_jump_insns", "(", "blocks", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "loop_end_label", ")", ";", "emit_jump", "(", "loop_start_label", ")", ";", "emit_label", "(", "loop_end_label", ")", ";", "emit_insn", "(", "gen_movmem_short", "(", "dst", ",", "src", ",", "convert_to_mode", "(", "Pmode", ",", "count", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_label", "(", "end_label", ")", ";", "}"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_expand_movmem", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9762, "Length": 234, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_crc32ch", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___crc32ch", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9763, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitConstant", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{"], "File": "TOYMCCodeEmitter1", "Func": "EmitConstant", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9764, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isConstantImm", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser10", "Func": "isConstantImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9765, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", ";"], "File": "CAHPFrameLowering", "Func": "hasFP", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9766, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "OpNum", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "offset", ")", ";", "assert", "(", "OpNum", "!=", "-", "<NUM_LIT>", ")", ";", "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "hasFlatOffsets", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "{", "unsigned", "OffsetSize", "=", "<STR_LIT>", "(", "getSTI", "(", ")", ",", "true", ")", ";", "if", "(", "!", "isIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "OffsetSize", ")", "+", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "{", "unsigned", "OffsetSize", "=", "<STR_LIT>", "(", "getSTI", "(", ")", ",", "false", ")", ";", "if", "(", "!", "isUIntN", "(", "OffsetSize", ",", "Op", ".", "getImm", "(", ")", ")", ")", "{", "Error", "(", "getFlatOffsetLoc", "(", "Operands", ")", ",", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "OffsetSize", ")", "+", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUAsmParser32", "Func": "validateFlatOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9767, "Length": 182, "Cover_Rate": 0.7250996015936255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "ShiftOpc", "getShiftOpcForNode", "(", "SDValue", "N", ")", "{", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMAddressingModes21", "Func": "getShiftOpcForNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9768, "Length": 41, "Cover_Rate": 0.6119402985074627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HII", "->", "isNewValueInst", "(", "J", ")", "||", "HII", "->", "isMemOp", "(", "J", ")", "||", "HII", "->", "isMemOp", "(", "I", ")", ")", "return", "true", ";", "}", "else", "{", "bool", "MopStI", "=", "HII", "->", "isMemOp", "(", "I", ")", "||", "StoreI", ";", "bool", "MopStJ", "=", "HII", "->", "isMemOp", "(", "J", ")", "||", "StoreJ", ";", "if", "(", "MopStI", "&&", "MopStJ", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer10", "Func": "hasV4SpecificDependence", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9769, "Length": 63, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonAsmPrinter (2)1", "Func": "HexagonAsmPrinter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9770, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "-", "Value", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "ARMAsmParser131", "Func": "isARMSOImmNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9771, "Length": 19, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld2_lanev4hf", "(", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld2_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9772, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "SignBitMask", "=", "B", ".", "buildConstant", "(", "S32", ",", "UINT32_C", "(", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "auto", "SignBit", "=", "B", ".", "buildAnd", "(", "S32", ",", "Hi", ",", "SignBitMask", ")", ";", "const", "auto", "FractMask", "=", "B", ".", "buildConstant", "(", "S64", ",", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "FractBits", ")", "-", "<NUM_LIT>", ")", ";", "const", "auto", "Zero32", "=", "B", ".", "buildConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "SignBit64", "=", "B", ".", "buildMerge", "(", "S64", ",", "{", "Zero32", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "SignBit", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "auto", "Shr", "=", "B", ".", "buildAShr", "(", "S64", ",", "FractMask", ",", "Exp", ")", ";", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";"], "ground_truth": ["auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9773, "Length": 133, "Cover_Rate": 0.3778409090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "regno", ";", "enum", "reg_class", "rclass", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "if", "(", "!", "REG_P", "(", "reg", ")", ")", "return", "NO_REG_TYPE", ";", "regno", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "{", "if", "(", "!", "lra_in_progress", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "return", "PSEUDO_REG_TYPE", ";", "regno", "=", "true_regnum", "(", "reg", ")", ";", "if", "(", "regno", "<", "<NUM_LIT>", "||", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "return", "PSEUDO_REG_TYPE", ";", "}"], "ground_truth": ["gcc_assert", "(", "regno", ">=", "<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "register_to_reg_type", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9774, "Length": 90, "Cover_Rate": 0.6716417910447762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "Inst", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineOperand", "&", "SAddr", "=", "Inst", ".", "getOperand", "(", "OldSAddrIdx", ")", ";", "if", "(", "RI", ".", "isSGPRReg", "(", "MRI", ",", "SAddr", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "int", "NewVAddrIdx", "=", "<STR_LIT>", "(", "NewOpc", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "if", "(", "NewVAddrIdx", "<", "<NUM_LIT>", ")", "return", "false", ";", "int", "OldVAddrIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "MachineInstr", "*", "VAddrDef", "=", "nullptr", ";", "if", "(", "OldVAddrIdx", ">=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "VAddr", "=", "Inst", ".", "getOperand", "(", "OldVAddrIdx", ")", ";", "VAddrDef", "=", "MRI", ".", "getUniqueVRegDef", "(", "VAddr", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "VAddrDef", "||", "VAddrDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "VAddrDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "VAddrDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpc", ")", ";", "Inst", ".", "setDesc", "(", "NewDesc", ")", ";", "if", "(", "OldVAddrIdx", "==", "NewVAddrIdx", ")", "{", "MachineOperand", "&", "NewVAddr", "=", "Inst", ".", "getOperand", "(", "NewVAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "moveOperands", "(", "&", "NewVAddr", ",", "&", "SAddr", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "RemoveOperand", "(", "OldSAddrIdx", ")", ";", "MRI", ".", "removeRegOperandFromUseList", "(", "&", "NewVAddr", ")", ";", "MRI", ".", "addRegOperandToUseList", "(", "&", "NewVAddr", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo120", "Func": "moveFlatAddrToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9775, "Length": 237, "Cover_Rate": 0.5053304904051172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u16_f32", "(", "float32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u16_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9776, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "dest", "=", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ";", "int", "dest_uid", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "IF_THEN_ELSE", ")", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["dest_uid", "=", "INSN_UID", "(", "dest", ")", ";"], "File": "sh3", "Func": "branch_dest", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9777, "Length": 56, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "op_code", ")", "{", "case", "LTU", ":", "case", "LEU", ":", "case", "GEU", ":", "case", "GTU", ":", "return", "aarch64_sve_cmp_immediate_p", "(", "x", ",", "false", ")", ";", "case", "LT", ":", "case", "LE", ":", "case", "GE", ":", "case", "GT", ":", "case", "NE", ":", "case", "EQ", ":", "return", "aarch64_sve_cmp_immediate_p", "(", "x", ",", "true", ")", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "aarch645", "Func": "aarch64_sve_cmp_operand_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9778, "Length": 57, "Cover_Rate": 0.6951219512195121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "NeedAlign", "=", "HRI", ".", "getSpillAlignment", "(", "<STR_LIT>", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "LoadOpc", "=", "NeedAlign", "<=", "HasAlign", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstR", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "B", ".", "erase", "(", "It", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering16", "Func": "expandLoadVec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9779, "Length": 99, "Cover_Rate": 0.4419642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXPLICIT", "operator", "bool", "(", ")", "const", "{", "return", "Def", "||", "Use", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare15", "Func": "bool", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9780, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterSema", "::", "setSF", "(", "<STR_LIT>", "SF", ",", "Value", "*", "Val", ")", "{", "SFVals", "[", "SF", "]", "=", "Val", ";"], "ground_truth": ["if", "(", "!", "Val", "->", "hasName", "(", ")", ")", "Val", "->", "setName", "(", "(", "Twine", "(", "getSFName", "(", "SF", ")", ")", "+", "<STR_LIT>", "+", "utostr", "(", "SFAssignments", "[", "SF", "]", "++", ")", ")", ".", "str", "(", ")", ")", ";"], "File": "X86RegisterSema", "Func": "setSF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9781, "Length": 59, "Cover_Rate": 0.9516129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter27", "Func": "printzmmwordmem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9782, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "JTI", "=", "MO1", ".", "getIndex", "(", ")", ";", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "JTI", "<<", "'_'", "<<", "MO2", ".", "getImm", "(", ")", "<<", "<STR_LIT>", ";", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "bool", "ByteOffset", "=", "false", ",", "HalfWordOffset", "=", "false", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "HalfWordOffset", "=", "true", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "ARMAsmPrinter20", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9783, "Length": 172, "Cover_Rate": 0.49710982658959535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mask", "->", "isZeroValue", "(", ")", ")", "{", "auto", "inse", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "shuffl", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "inse", "&&", "o01", ")", "{", "sum1", "=", "build_op", "(", "I", ",", "o01", ",", "inse", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "else", "{", "Constant", "*", "cv", "=", "dyn_cast", "<", "Constant", ">", "(", "op1", ")", ";", "VectorType", "*", "cvt", "=", "cast", "<", "VectorType", ">", "(", "op1", "->", "getType", "(", ")", ")", ";", "if", "(", "cv", "&&", "cvt", ")", "{", "unsigned", "int", "veclen", "=", "cvt", "->", "getNumElements", "(", ")", ";", "if", "(", "isa", "<", "ConstantVector", ">", "(", "cv", ")", "||", "isa", "<", "ConstantDataVector", ">", "(", "cv", ")", ")", "{", "Constant", "*", "first", "=", "cv", "->", "getAggregateElement", "(", "<NUM_LIT>", ")", ";", "bool", "elements_are_not_equal", "=", "false", ";", "if", "(", "!", "all_zero_shuffle", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "veclen", ";", "i", "++", ")", "{", "Constant", "*", "current", "=", "cv", "->", "getAggregateElement", "(", "i", ")", ";", "if", "(", "current", "!=", "first", "&&", "!", "isa", "<", "UndefValue", ">", "(", "current", ")", ")", "{", "elements_are_not_equal", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "!", "elements_are_not_equal", "&&", "o01", ")", "{", "sum1", "=", "build_op", "(", "I", ",", "o01", ",", "first", ")", ";", "}", "}", "else", "if", "(", "cv", "->", "isZeroValue", "(", ")", "&&", "o01", ")", "{", "sum1", "=", "build_op", "(", "I", ",", "o01", ",", "cv", "->", "getAggregateElement", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "if", "(", "sum1", ")", "{", "Value", "*", "v2", "=", "UndefValue", "::", "get", "(", "t1", ")", ";", "Type", "*", "current_t", "=", "t1", ";", "int", "veclen", "=", "current_t", "->", "getVectorNumElements", "(", ")", ";", "Value", "*", "inse", "=", "Builder", ".", "CreateInsertElement", "(", "v2", ",", "sum1", ",", "ConstantInt", "::", "get", "(", "I32Type", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "veclen", "==", "<NUM_LIT>", ")", "current_t", "=", "VectorType", "::", "get", "(", "I32Type", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "veclen", "==", "<NUM_LIT>", ")", "current_t", "=", "VectorType", "::", "get", "(", "I32Type", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "veclen", "==", "<NUM_LIT>", ")", "current_t", "=", "VectorType", "::", "get", "(", "I32Type", ",", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "Constant", "*", "Zeromask", "=", "ConstantInt", "::", "get", "(", "current_t", ",", "<NUM_LIT>", ")", ";", "Value", "*", "insshf", "=", "Builder", ".", "CreateShuffleVector", "(", "inse", ",", "v2", ",", "Zeromask", ")", ";", "if", "(", "insshf", ")", "{", "I", ".", "replaceAllUsesWith", "(", "insshf", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "TPCSelectorPreshaper", "Func": "unvect_instr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9784, "Length": 400, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MBlazeMCInstLower", "Func": "GetExternalSymbolSymbol", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9785, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ch", "=", "Node", "->", "getChain", "(", ")", ";", "SDValue", "Ptr", "=", "Node", "->", "getBasePtr", "(", ")", ";", "SDValue", "Val", "=", "Node", "->", "getValue", "(", ")", ";", "const", "MachinePointerInfo", "&", "MPI", "=", "Node", "->", "getPointerInfo", "(", ")", ";", "unsigned", "Alignment", "=", "Node", "->", "getAlignment", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Node", "->", "getMemOperand", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "Node", "->", "getAAInfo", "(", ")", ";", "unsigned", "RC", ",", "LoTy", ",", "LoIdx", ",", "HiTy", ",", "HiIdx", ",", "HiOff", ";", "bool", "Split", "=", "<STR_LIT>", "(", "MMO", "->", "getSize", "(", ")", ",", "<STR_LIT>", ",", "RC", ",", "LoTy", ",", "LoIdx", ",", "HiTy", ",", "HiIdx", ",", "HiOff", ")", ";", "assert", "(", "Split", "&&", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "EmitExtractSubreg", "(", "LoIdx", ",", "DL", ",", "Val", ",", "DAG", ")", ";", "Lo", "=", "DAG", ".", "getStore", "(", "Ch", ",", "DL", ",", "Lo", ",", "Ptr", ",", "MPI", ",", "Alignment", ",", "MMO", "->", "getFlags", "(", ")", ",", "AAInfo", ")", ";", "Ptr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr", ",", "HiOff", ",", "DL", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "EmitExtractSubreg", "(", "HiIdx", ",", "DL", ",", "Val", ",", "DAG", ")", ";"], "File": "Z80oldISelLowering", "Func": "LowerStore", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9786, "Length": 180, "Cover_Rate": 0.6498194945848376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FMA3_AVX512_FULL_GROUP", "(", "VFMSUB", ")", ";", "FMA3_AVX512_FULL_GROUP", "(", "VFNMADD", ")", ";", "FMA3_AVX512_FULL_GROUP", "(", "VFNMSUB", ")", ";", "FMA3_AVX512_VECTOR_GROUP", "(", "VFMADDSUB", ")", ";"], "ground_truth": ["FMA3_AVX512_VECTOR_GROUP", "(", "VFMSUBADD", ")", ";"], "File": "X86InstrFMA3Info12", "Func": "initGroupsOnceImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9787, "Length": 25, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegNo", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "MO", ".", "isDFPImm", "(", ")", ")", "{"], "File": "ARMMCCodeEmitter15", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9788, "Length": 92, "Cover_Rate": 0.368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpaddlq_u16", "(", "uint16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vpaddluv8hi", "(", "(", "int16x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vpaddlq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9789, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInstBasic", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "isInstBasic", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9790, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "{", "offset", "=", "SUBREG_BYTE", "(", "reg", ")", ";", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "}", "gen_ashift", "(", "type", ",", "n", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "offset", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "sh", "Func": "gen_ashift_hi", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9791, "Length": 44, "Cover_Rate": 0.352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitBasicBlockEnd", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "if", "(", "&", "MBB", ".", "getParent", "(", ")", "->", "back", "(", ")", "==", "&", "MBB", ")", "return", ";", "const", "MachineBasicBlock", "*", "Next", "=", "MBB", ".", "getNextNode", "(", ")", ";", "bool", "followedByFStart", "=", "isFStart", "(", "Next", ")", ";", "if", "(", "followedByFStart", ")", "{", "OutStreamer", "->", "emitLabel", "(", "CurrCodeEnd", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmPrinter1", "Func": "emitBasicBlockEnd", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9792, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "{", "const", "uint32_t", "*", "MB", "=", "PRI", ".", "getRegMaskBits", "(", "RR", ".", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PRI", ".", "getTRI", "(", ")", ".", "getNumRegs", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MB", "[", "i", "/", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "(", "i", "%", "<NUM_LIT>", ")", ")", ")", "continue", ";", "if", "(", "!", "hasCoverOf", "(", "RegisterRef", "(", "i", ",", "LaneBitmask", "::", "getAll", "(", ")", ")", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}", "RegisterRef", "NR", "=", "PRI", ".", "normalize", "(", "RR", ")", ";", "if", "(", "NR", ".", "Mask", ".", "none", "(", ")", ")", "return", "true", ";", "auto", "F", "=", "Masks", ".", "find", "(", "NR", ".", "Reg", ")", ";", "if", "(", "F", "!=", "Masks", ".", "end", "(", ")", ")", "{"], "ground_truth": ["if", "(", "(", "NR", ".", "Mask", "&", "F", "->", "second", ")", "==", "NR", ".", "Mask", ")", "return", "true", ";"], "File": "RDFRegisters4", "Func": "hasCoverOf", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9793, "Length": 164, "Cover_Rate": 0.592057761732852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineModuleInfoMachO", "&", "MMIMachO", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "GV", "->", "hasHiddenVisibility", "(", ")", "?", "MMIMachO", ".", "getHiddenGVStubEntry", "(", "MCSym", ")", ":", "MMIMachO", ".", "getGVStubEntry", "(", "MCSym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::"], "ground_truth": ["StubValueTy", "(", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";"], "File": "ARMAsmPrinter33", "Func": "GetARMGVSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9794, "Length": 68, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LoopDataPrefetchPass", "(", ")", "{", "return", "new", "<ISA_LIT>LoopDataPrefetch", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCLoopDataPrefetch", "Func": "createPPCLoopDataPrefetchPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9795, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ",", "uint16_t", "EMachine", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "EMachine", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "J2AsmBackend", "Func": "J2ELFObjectWriter", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9796, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fpu_save_off", "=", "regs_off", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "}", "else", "{", "regs_off", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "fpu_save_off", "=", "regs_off", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "}", "this_cfa", "=", "(", "int", ")", "context", "->", "cfa", ";", "new_cfa", "=", "*", "(", "int", "*", ")", "(", "(", "context", "->", "cfa", ")", "+", "(", "regs_off", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ")", ")", ";", "fpu_save", "=", "*", "(", "int", "*", ")", "(", "(", "this_cfa", ")", "+", "(", "fpu_save_off", ")", ")", ";", "fs", "->", "cfa_how", "=", "CFA_REG_OFFSET", ";", "fs", "->", "cfa_reg", "=", "<NUM_LIT>", ";", "fs", "->", "cfa_offset", "=", "new_cfa", "-", "(", "int", ")", "context", "->", "cfa", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "continue", ";", "fs", "->", "regs", ".", "reg", "[", "i", "]", ".", "how", "=", "REG_SAVED_OFFSET", ";", "fs", "->", "regs", ".", "reg", "[", "i", "]", ".", "loc", ".", "offset", "=", "this_cfa", "+", "(", "regs_off", "+", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "+", "(", "i", "*", "<NUM_LIT>", ")", ")", "-", "new_cfa", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{"], "ground_truth": ["fs", "->", "regs", ".", "reg", "[", "i", "+", "<NUM_LIT>", "]", ".", "how", "=", "REG_SAVED_OFFSET", ";"], "File": "linux-unwind", "Func": "sparc_fallback_frame_state", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9797, "Length": 228, "Cover_Rate": 0.5010989010989011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSIMD128", "(", ")", ")", "{", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "EnableUnimplementedWasmSIMDInstrs", ")", "{", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "computeRegisterProperties", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "auto", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "for", "(", "auto", "CC", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setCondCodeAction", "(", "CC", ",", "T", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "T", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "T", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "for", "(", "auto", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering9", "Func": "WebAssemblyTargetLowering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9798, "Length": 408, "Cover_Rate": 0.43450479233226835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}"], "ground_truth": ["BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "<STR_LIT>", ",", "DT", ",", "LI", ",", "false", ")", ";"], "File": "SIAnnotateControlFlow14", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9799, "Length": 56, "Cover_Rate": 0.3393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "THMTo<ISA_LIT>Stub", "(", "m_pData", ",", "m_Size", ",", "fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ",", "m_bUsingThumb2", ")", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "doClone", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9800, "Length": 20, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'l'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "weight", "=", "CW_SpecificReg", ";", "else", "weight", "=", "CW_Register", ";", "}", "break", ";", "case", "'w'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", ")", "weight", "=", "CW_Register", ";"], "ground_truth": ["break", ";"], "File": "ARMISelLowering131", "Func": "getSingleConstraintMatchWeight", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9801, "Length": 64, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst1q_p_u8", "(", "uint8_t", "*", "__addr", ",", "uint8x16_t", "__value", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "vstrbq_p_u8", "(", "__addr", ",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vst1q_p_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9802, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsCompressed", ";"], "ground_truth": ["}"], "File": "TPCInstrDecomposer", "Func": "getIsCompressed", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9803, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ExpandCount", "=", "<NUM_LIT>", ";", "do", "{", "assert", "(", "ExpandCount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "ExpandCount", ";", "bool", "BlockModified", "=", "expandMBB", "(", "MBB", ")", ";", "Modified", "|=", "BlockModified", ";", "ExpandCount", "++", ";", "ContinueExpanding", "=", "BlockModified", ";", "}", "while", "(", "ContinueExpanding", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "AVRExpandPseudoInsts11", "Func": "runOnMachineFunction", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9804, "Length": 50, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "n_patterns", "=", "d", "->", "perm", ".", "encoding", "(", ")", ".", "npatterns", "(", ")", ";", "poly_int64", "vec_len", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_patterns", ";", "++", "i", ")", "if", "(", "!", "known_eq", "(", "d", "->", "perm", "[", "i", "]", ",", "i", ")", "&&", "!", "known_eq", "(", "d", "->", "perm", "[", "i", "]", ",", "vec_len", "+", "i", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "n_patterns", ";", "i", "<", "n_patterns", "*", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "!", "d", "->", "perm", ".", "series_p", "(", "i", ",", "n_patterns", ",", "i", ",", "n_patterns", ")", "&&", "!", "d", "->", "perm", ".", "series_p", "(", "i", ",", "n_patterns", ",", "vec_len", "+", "i", ",", "n_patterns", ")", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "machine_mode", "pred_mode", "=", "aarch64_sve_pred_mode", "(", "vmode", ")", ";", "rtx_vector_builder", "builder", "(", "pred_mode", ",", "n_patterns", ",", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_patterns", "*", "<NUM_LIT>", ";", "i", "++", ")", "{", "rtx", "elem", "=", "known_eq", "(", "d", "->", "perm", "[", "i", "]", ",", "i", ")", "?", "CONST1_RTX", "(", "BImode", ")", ":", "CONST0_RTX", "(", "BImode", ")", ";", "builder", ".", "quick_push", "(", "elem", ")", ";", "}"], "ground_truth": ["rtx", "const_vec", "=", "builder", ".", "build", "(", ")", ";"], "File": "aarch64", "Func": "aarch64_evpc_sel", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9805, "Length": 214, "Cover_Rate": 0.7328767123287672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "move_from_acc", "(", "unsigned", "int", "opno", ",", "rtx_insn", "*", "after", ")", "{", "rtx", "dest", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";"], "ground_truth": ["if", "(", "REG_P", "(", "dest", ")", "&&", "REGNO", "(", "dest", ")", "<", "<NUM_LIT>", ")", "return", "dest", ";"], "File": "rl78", "Func": "move_from_acc", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9806, "Length": 46, "Cover_Rate": 0.7076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TTI", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ")", ":", "ImmutablePass", "(", "ID", ")", ",", "TM", "(", "TM", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", ")", ")", ",", "TLI", "(", "TM", "->", "getTargetLowering", "(", ")", ")", "{", "initialize<ISA_LIT>TTIPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo1", "Func": "AArch64TTI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9807, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerImplicitZextParam", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Op", ",", "MVT", "VT", ",", "unsigned", "Offset", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Param", "=", "LowerParameter", "(", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "false", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Param", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "lowerImplicitZextParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9808, "Length": 72, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclsq_s8", "(", "int8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int8x16_t", ")", "__builtin_neon_vclsv16qi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vclsq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9809, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Chain", ",", "Size", ")", ";", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "setHasWinAlloca", "(", "true", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "SPReg", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "SPTy", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "Align", ")", "{", "SP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", ",", "dl", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "SP", ")", ";", "}", "Result", "=", "SP", ";", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ",", "true", ")", ",", "SDValue", "(", ")", ",", "dl", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering34", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9810, "Length": 209, "Cover_Rate": 0.3195718654434251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "MO_COFFSTUB", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_SBREL", ",", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "}", ",", "{", "MO_SECREL", ",", "<STR_LIT>", "}", ",", "{", "MO_NONLAZY", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9811, "Length": 44, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InstrInfo", ".", "MaskRegOp", "&&", "hasSameVLMAX", "(", "InstrInfo", ")", "&&", "TailAgnostic", "==", "InstrInfo", ".", "TailAgnostic", "&&", "MaskAgnostic", "==", "InstrInfo", ".", "MaskAgnostic", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "RISCVInsertVSETVLI1", "Func": "hasCompatibleVTYPE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9812, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?", "MRI", ".", "getRegClass", "(", "Reg", ")", ":"], "ground_truth": ["RI", ".", "getPhysRegClass", "(", "Reg", ")", ";"], "File": "SIInstrInfo (3)", "Func": "isLegalRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9813, "Length": 47, "Cover_Rate": 0.5280898876404494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "Cpu0Subtarget", "Func": "anchor", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9814, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "cum", ")", "return", "false", ";", "if", "(", "TARGET_SHCOMPACT", ")", "{", "cum", "->", "byref", "=", "shcompact_byref", "(", "cum", ",", "mode", ",", "type", ",", "named", ")", ";"], "ground_truth": ["return", "cum", "->", "byref", "!=", "<NUM_LIT>", ";"], "File": "sh4", "Func": "sh_pass_by_reference", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9815, "Length": 35, "Cover_Rate": 0.4268292682926829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "FinishImpl", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "FinishImpl", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9816, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqrshlv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrshl_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9817, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "next", ")", "return", "false", ";", "}", "location", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "switch", "(", "d", "->", "vmode", ")", "{", "case", "E_V16QImode", ":", "gen", "=", "gen_neon_vextv16qi", ";", "break", ";", "case", "E_V8QImode", ":", "gen", "=", "gen_neon_vextv8qi", ";", "break", ";", "case", "E_V4HImode", ":", "gen", "=", "gen_neon_vextv4hi", ";", "break", ";", "case", "E_V8HImode", ":", "gen", "=", "gen_neon_vextv8hi", ";", "break", ";", "case", "E_V2SImode", ":", "gen", "=", "gen_neon_vextv2si", ";", "break", ";", "case", "E_V4SImode", ":", "gen", "=", "gen_neon_vextv4si", ";", "break", ";", "case", "E_V4HFmode", ":", "gen", "=", "gen_neon_vextv4hf", ";", "break", ";", "case", "E_V8HFmode", ":", "gen", "=", "gen_neon_vextv8hf", ";", "break", ";", "case", "E_V2SFmode", ":", "gen", "=", "gen_neon_vextv2sf", ";", "break", ";", "case", "E_V4SFmode", ":", "gen", "=", "gen_neon_vextv4sf", ";", "break", ";", "case", "E_V2DImode", ":", "gen", "=", "gen_neon_vextv2di", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "offset", "=", "GEN_INT", "(", "location", ")", ";"], "ground_truth": ["emit_insn", "(", "gen", "(", "d", "->", "target", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "offset", ")", ")", ";"], "File": "arm7", "Func": "arm_evpc_neon_vext", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9818, "Length": 172, "Cover_Rate": 0.5584415584415584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NewOpcode", "==", "<STR_LIT>", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "<NUM_LIT>", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Inst", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "File": "SIInstrInfo", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9819, "Length": 254, "Cover_Rate": 0.31013431013431014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "File": "AAPAsmParser", "Func": "addRegOperands", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9820, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "selectAddrFrameIndexOffset", "(", "Addr", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsSEISelDAGToDAG (2)", "Func": "selectAddrRegImm10", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9821, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TGA", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "GlobalAddressSDNode", "*", "GSDN", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "TGA", ")", ";", "if", "(", "GSDN", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "PIC16ISelLowering1", "Func": "isRomAddress", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9822, "Length": 43, "Cover_Rate": 0.6231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SparcRegisterInfo18", "Func": "getFrameRegister", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9823, "Length": 16, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "emitHandlerData", "(", ")", "{"], "ground_truth": ["FlushUnwindOpcodes", "(", "false", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "emitHandlerData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9824, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", "&&", "!", "VReg", ")", ")", "&&", "<STR_LIT>", ")", ";", "bool", "Success", "=", "true", ";", "if", "(", "VReg", ")", "{", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "MIRBuilder", ".", "buildExtract", "(", "Reg", ",", "VReg", ",", "Offset", ")", ";", "}", ")", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "AssignFn", ",", "AssignFn", ")", ";"], "ground_truth": ["Success", "=", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ";"], "File": "AArch64CallLowering18", "Func": "lowerReturn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9825, "Length": 208, "Cover_Rate": 0.8630705394190872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "basereg", "==", "SP_REGNO", "&&", "offset", ">=", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "can_use_cdx_ldstw", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9826, "Length": 30, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", "return", "new", "Darwin<ISA_LIT>_64AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ",", "TheTriple", ".", "isMacOSX", "(", ")", "&&", "!", "TheTriple", ".", "isMacOSXVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "ELF", ")", "return", "new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "true", ",", "CPU", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "ELF<ISA_LIT>_64AsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", ";"], "File": "X86AsmBackend76", "Func": "createX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9827, "Length": 99, "Cover_Rate": 0.7674418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_altivec_abs_v4sf", "(", "a1", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_abs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9828, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP16Denormals", "=", "false", ";", "FP32Denormals", "=", "false", ";"], "ground_truth": ["FP64Denormals", "=", "false", ";"], "File": "AMDGPUSubtarget38", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9829, "Length": 55, "Cover_Rate": 0.5092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>Family", "(", "UltraScale", ")", ",", "TM", "(", "TM", ")", ",", "TargetTriple", "(", "TT", ")", "{"], "ground_truth": ["}"], "File": "FPGASubtarget", "Func": "FPGASubtarget", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9830, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "ConstantPoolSDNode", "*", "CP", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{"], "File": "AArch64ISelLowering (2)2", "Func": "LowerConstantPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9831, "Length": 50, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x16_t", ")", "__builtin_neon_vmlav16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ",", "(", "int8x16_t", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlaq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9832, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "insertSubVector", "(", "Result", ",", "Vec", ",", "IdxVal", ",", "DAG", ",", "dl", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering148", "Func": "insert256BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9833, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_rcp28_round_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_rcp28sd_round", "(", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__A", ",", "__R", ")", ";"], "File": "avx512erintrin", "Func": "_mm_rcp28_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9834, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VectorList", ".", "Count", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser85", "Func": "isVecListTwoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9835, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "NE", ":", "check_unordered", "=", "true", ";", "mode", "=", "CCZmode", ";", "const_val", "=", "const1_rtx", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "target", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "target", ",", "const_val", ")", ";", "target", "=", "gen_rtx_SUBREG", "(", "QImode", ",", "target", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op0", ",", "mode0", ")", ")", "||", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "(", "optimize", "&&", "!", "register_operand", "(", "op1", ",", "mode1", ")", ")", "||", "!", "insn_p", "->", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "set_dst", "=", "SET_DEST", "(", "pat", ")", ";", "emit_insn", "(", "pat", ")", ";", "return", "ix86_ssecom_setcc", "(", "comparison", ",", "check_unordered", ",", "mode", ",", "set_dst", ",", "target", ")", ";"], "ground_truth": ["}"], "File": "i386-expand1", "Func": "ix86_expand_sse_comi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9836, "Length": 172, "Cover_Rate": 0.4562334217506631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_veorq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__arm_veorq_f32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_veorq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9837, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s32_p64", "(", "poly64x2_t", "__a", ")", "{", "return", "(", "int32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s32_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9838, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecps_f16", "(", "float16x4_t", "__a", ",", "float16x4_t", "__b", ")", "{", "return", "__builtin_neon_vrecpsv4hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrecps_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9839, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<ISA_LIT>CondCodeToString", "(", "getCondCode", "(", ")", ")", ";", "break", ";", "case", "CCOut", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "Memory", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "RegisterList", ":"], "File": "ARMAsmParser46", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9840, "Length": 67, "Cover_Rate": 0.37222222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ")", "{", "int", "FrameAddrIndex", "=", "FuncInfo", "->", "getFAIndex", "(", ")", ";", "if", "(", "!", "FrameAddrIndex", ")", "{", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "FrameAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "<NUM_LIT>", ",", "false", ")", ";", "FuncInfo", "->", "setFAIndex", "(", "FrameAddrIndex", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9841, "Length": 106, "Cover_Rate": 0.3706293706293706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG86", "Func": "SelectAddrMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9842, "Length": 103, "Cover_Rate": 0.3238993710691824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_mulhrs_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmulhrsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_mulhrs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9843, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_ucmpb256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask32", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_cmpge_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9844, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getArgNo", "(", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "return", "false", ";", "}", "}", "static", "const", "MCPhysReg", "GPRArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "unsigned", "ArgNo", "=", "Arg", ".", "getArgNo", "(", ")", ";", "unsigned", "SrcReg", "=", "GPRArgRegs", "[", "ArgNo", "]", ";"], "ground_truth": ["unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";"], "File": "ARMFastISel (2)3", "Func": "fastLowerArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9845, "Length": 234, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "__mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "__mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "__mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__mu1", ".", "as_char", "[", "<NUM_LIT>", "]", "-", "__mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin2", "Func": "_mm_sub_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9846, "Length": 84, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "init_machine_status", "=", "c6x_init_machine_status", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "c6x_unit_names", ")", ";", "i", "++", ")", "c6x_unit_codes", "[", "i", "]", "=", "get_cpu_unit_code", "(", "c6x_unit_names", "[", "i", "]", ")", ";", "if", "(", "flag_pic", "&&", "!", "TARGET_DSBT", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["flag_pic", "=", "<NUM_LIT>", ";"], "File": "c6x", "Func": "c6x_option_override", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 9847, "Length": 51, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUIntN", "(", "Width", ",", "Value", ")", ")", "{", "std", "::", "string", "Diagnostic", "=", "<STR_LIT>", "+", "Description", ";", "int64_t", "Max", "=", "maxUIntN", "(", "Width", ")", ";", "Diagnostic", "+=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Max", ")", "+", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "Ctx", ")", "{"], "File": "SNESAsmBackend", "Func": "unsigned_width", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9848, "Length": 46, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerBUILD_VECTOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "BuildVectorSDNode", "*", "BCN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "assert", "(", "BCN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "minSplatBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "minSplatBits", "<", "<NUM_LIT>", ")", "minSplatBits", "=", "<NUM_LIT>", ";", "APInt", "APSplatBits", ",", "APSplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "!", "BCN", "->", "isConstantSplat", "(", "APSplatBits", ",", "APSplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ",", "minSplatBits", ")", "||", "minSplatBits", "<", "SplatBitSize", ")", "return", "SDValue", "(", ")", ";", "uint64_t", "SplatBits", "=", "APSplatBits", ".", "getZExtValue", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "VT", ".", "getEVTString", "(", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "uint32_t", "Value32", "=", "uint32_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "Value32", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "T", ",", "T", ",", "T", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "uint64_t", "f64val", "=", "uint64_t", "(", "SplatBits", ")", ";", "assert", "(", "SplatBitSize", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "T", "=", "DAG", ".", "getConstant", "(", "f64val", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "T", ",", "T", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "short", "Value16", "=", "SplatBits", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "assign", "(", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "Value16", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ")", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "SPUISelLowering14", "Func": "LowerBUILD_VECTOR", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9849, "Length": 361, "Cover_Rate": 0.6747663551401869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getThe<ISA_LIT>elTarget", "(", ")", "{", "static", "Target", "The<ISA_LIT>elTarget", ";", "return", "The<ISA_LIT>elTarget", ";"], "ground_truth": ["}"], "File": "MipsTargetInfo", "Func": "getTheMipselTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9850, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "m680x0", ",", "true", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "M680x0TargetInfo", "Func": "LLVMInitializeM680x0TargetInfo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9851, "Length": 20, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStackify", "::", "fixEndsAtEndOfFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "auto", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", ".", "getResults", "(", ")", ".", "empty", "(", ")", ")", "return", ";", "<STR_LIT>", "RetType", "=", "MFI", ".", "getResults", "(", ")", ".", "size", "(", ")", ">", "<NUM_LIT>", "?", "<STR_LIT>", "::", "Multivalue", ":", "<STR_LIT>", "(", "<STR_LIT>", "(", "MFI", ".", "getResults", "(", ")", ".", "front", "(", ")", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "reverse_iterator", ",", "<NUM_LIT>", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "MF", ".", "rbegin", "(", ")", "->", "rbegin", "(", ")", ")", ";", "auto", "Process", "=", "[", "&", "]", "(", "MachineBasicBlock", "::", "reverse_iterator", "It", ")", "{", "auto", "*", "MBB", "=", "It", "->", "getParent", "(", ")", ";", "while", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "It", "++", ";", "if", "(", "MI", ".", "isPosition", "(", ")", "||", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "auto", "*", "EHPad", "=", "TryToEHPad", ".", "lookup", "(", "EndToBegin", "[", "&", "MI", "]", ")", ";", "assert", "(", "EHPad", ")", ";", "auto", "NextIt", "=", "std", "::", "next", "(", "<STR_LIT>", "(", "EHPad", ")", "->", "getReverseIterator", "(", ")", ")", ";"], "ground_truth": ["if", "(", "NextIt", "!=", "EHPad", "->", "rend", "(", ")", ")", "Worklist", ".", "push_back", "(", "NextIt", ")", ";"], "File": "WebAssemblyCFGStackify16", "Func": "fixEndsAtEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9852, "Length": 224, "Cover_Rate": 0.7066246056782335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasRMW", "(", ")", "const", "{"], "ground_truth": ["return", "HasRMW", ";"], "File": "TPCSubtarget", "Func": "hasRMW", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9853, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "Mask", ".", "push_back", "(", "i", ")", ";"], "ground_truth": ["return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "&", "Mask", "[", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "getMOVL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9854, "Length": 41, "Cover_Rate": 0.47126436781609193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Alignment", ">=", "Size", ")", "return", "true", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "RHSC", "=", "(", "int64_t", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "unsigned", "Scale", "=", "Log2_32", "(", "Size", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ">>", "Scale", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "SelectAddrModeUnscaled", "(", "N", ",", "Size", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "Base", "=", "N", ";"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG44", "Func": "SelectAddrModeIndexed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9855, "Length": 188, "Cover_Rate": 0.46078431372549017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Vec", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "getNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9856, "Length": 22, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "bsel", ";", "emit_move_insn", "(", "mask", ",", "cmp_res", ")", ";", "if", "(", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "rtx", "xop1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "mode", "!=", "vimode", ")", "{", "xop1", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "emit_move_insn", "(", "xop1", ",", "gen_lowpart", "(", "vimode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "emit_move_insn", "(", "src1", ",", "xop1", ")", ";", "}", "else", "{", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONSTM1_RTX", "(", "vimode", ")", ")", ";", "emit_move_insn", "(", "src1", ",", "mask", ")", ";", "}", "if", "(", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "rtx", "xop2", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "mode", "!=", "vimode", ")", "{", "xop2", "=", "gen_reg_rtx", "(", "vimode", ")", ";", "emit_move_insn", "(", "xop2", ",", "gen_lowpart", "(", "vimode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "emit_move_insn", "(", "src2", ",", "xop2", ")", ";", "}", "else", "{", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "==", "CONST0_RTX", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "src2", ",", "mask", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_expand_vec_cond_expr", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9857, "Length": 174, "Cover_Rate": 0.49572649572649574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", ".", "isPositionIndependent", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "Subtarget", "->", "hasAddr64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyFastISel1", "Func": "fastMaterializeConstant", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9858, "Length": 40, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addFrameIndex", "(", "FI", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";", "}", "Register", "SAddr", "=", "AddrDef", "->", "Reg", ";", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Register", "LHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "LHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "LHS", ",", "*", "MRI", ")", ";", "auto", "RHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "RHS", ",", "*", "MRI", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", "&&", "LHSDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSGPR", "(", "RHSDef", "->", "Reg", ")", ")", "{", "int", "FI", "=", "LHSDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "&", "I", "=", "*", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "SAddr", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SAddr", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "RHSDef", "->", "Reg", ")", ";", "}", "}", "if", "(", "!", "isSGPR", "(", "SAddr", ")", ")", "return", "None", ";"], "ground_truth": ["return", "{", "{"], "File": "AMDGPUInstructionSelector40", "Func": "selectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9859, "Length": 275, "Cover_Rate": 0.6516587677725119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "createSNITCHFrepLoopsPass", "(", ")", "{"], "ground_truth": ["return", "new", "SNITCHFrepLoops", "(", ")", ";"], "File": "SNITCHFrepLoops", "Func": "createSNITCHFrepLoopsPass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9860, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "customEmitInstruction", "(", "&", "*", "I", ")", ";", "}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "DLXAsmPrinter", "Func": "EmitInstruction", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9861, "Length": 28, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9862, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "SignificantBitsToBeInserted", "=", "BitsToBeInserted", ".", "zextOrTrunc", "(", "BitWidth", ")", ";", "return", "(", "SignificantDstMask", "&", "SignificantBitsToBeInserted", ")", "==", "<NUM_LIT>", "&&", "(", "SignificantDstMask", "|", "SignificantBitsToBeInserted", ")", ".", "isAllOnesValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "isBitfieldDstMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9863, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "r", ",", "u", ";", "r", "=", "size_int", "(", "NUM_ARGUMENT_REGISTERS", "*", "UNITS_PER_WORD", ")", ";", "u", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "count_tmp", ")", ",", "count_tmp", ",", "r", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "count", ")", ",", "r", ")", ";", "t", "=", "build2", "(", "GE_EXPR", ",", "boolean_type_node", ",", "count_tmp", ",", "t", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "NULL_TREE", ",", "u", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "t", "=", "size_int", "(", "NUM_ARGUMENT_REGISTERS", "*", "UNITS_PER_WORD", "+", "INCOMING_FRAME_SP_OFFSET", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "count", ")", ",", "t", ")", ";", "t", "=", "build2", "(", "MINUS_EXPR", ",", "TREE_TYPE", "(", "count", ")", ",", "count_tmp", ",", "t", ")", ";", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "count", ")", ",", "t", ",", "fold_convert", "(", "TREE_TYPE", "(", "count", ")", ",", "size_tree", ")", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "t", ")", ",", "fold", "(", "t", ")", ")", ";", "t", "=", "fold_build1", "(", "NEGATE_EXPR", ",", "TREE_TYPE", "(", "t", ")", ",", "t", ")", ";", "t", "=", "fold_build_pointer_plus", "(", "base", ",", "t", ")", ";", "gimplify_assign", "(", "addr", ",", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_gotaddr", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "count", ")", ",", "size_tree", ")", ";", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "count", ")", ",", "count_tmp", ",", "t", ")", ";", "gimplify_assign", "(", "count", ",", "t", ",", "pre_p", ")", ";"], "ground_truth": ["addr", "=", "fold_convert", "(", "build_pointer_type", "(", "type", ")", ",", "addr", ")", ";"], "File": "stormy16", "Func": "xstormy16_gimplify_va_arg_expr", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9864, "Length": 255, "Cover_Rate": 0.4200988467874794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_rcp28ps_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512erintrin", "Func": "_mm512_mask_rcp28_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9865, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "isInlineConstant", "(", "MO", ",", "OpInfo", ")", ")", "return", "RI", ".", "opCanUseInlineConstant", "(", "OpInfo", ".", "OperandType", ")", ";", "if", "(", "!", "RI", ".", "opCanUseLiteralConstant", "(", "OpInfo", ".", "OperandType", ")", ")", "return", "false", ";", "if", "(", "!", "isVOP3", "(", "MI", ")", "||", "!", "<STR_LIT>", "(", "InstDesc", ",", "OpNo", ")", ")", "return", "true", ";"], "ground_truth": ["const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIInstrInfo110", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9866, "Length": 74, "Cover_Rate": 0.3978494623655914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_MemoryReg", ")", ";", "Op", "->", "Mem", ".", "Base", "=", "Base", ";", "Op", "->", "Mem", ".", "OffsetReg", "=", "<STR_LIT>", ";"], "ground_truth": ["Op", "->", "Mem", ".", "Off", "=", "nullptr", ";"], "File": "SparcAsmParser1", "Func": "CreateMEMr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9867, "Length": 37, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "XCoreISelLowering11", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9868, "Length": 333, "Cover_Rate": 0.4940652818991098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLowringToMASSSafe", "(", "Op", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isLowringToMASSFiniteSafe", "(", "Op", ")", ")", "return", "lowerLibCallBasedOnType", "(", "LibCallFloatName", ",", "LibCallDoubleName", ",", "Op", ",", "DAG", ")", ";", "return", "lowerLibCallBasedOnType", "(", "LibCallFloatNameFinite", ",", "LibCallDoubleNameFinite", ",", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering11", "Func": "lowerLibCallBase", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9869, "Length": 46, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_ucomile_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__A", "[", "<NUM_LIT>", "]", "<=", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_ucomile_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9870, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sch", ".", "scheduleRegion", "(", "Rgn", ",", "Sch", ".", "SUnits", ",", "SaveMaxRP", ")", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "restoreOrder", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9871, "Length": 14, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "getSlaveReg1", "(", "unsigned", "int", "regNUM", ")", "{", "std", "::", "unordered_map", "<", "unsigned", "int", ",", "unsigned", "int", ">", "::", "const_iterator", "got", "=", "GPRregistersMap1", ".", "find", "(", "regNUM", ")", ";"], "ground_truth": ["if", "(", "got", "==", "GPRregistersMap1", ".", "end", "(", ")", ")", "{"], "File": "NEMESIS", "Func": "getSlaveReg1", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9872, "Length": 41, "Cover_Rate": 0.7592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_andbi", "(", "qword", "a", ",", "signed", "char", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_and", "(", "(", "vec_char16", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_char16", ")", "(", "si_from_char", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_andbi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9873, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_prord256_mask", "(", "(", "__v8si", ")", "__A", ",", "__B", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_ror_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9874, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "getRelocationInfo", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMConstantPoolValue10", "Func": "getRelocationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9875, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "shouldOutlineFromFunctionByDefault", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo10", "Func": "shouldOutlineFromFunctionByDefault", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9876, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>PreLegalizerPass", "(", ")", ")", ";"], "File": "SPIRVTargetMachine", "Func": "addPreLegalizeMachineIR", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9877, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isExport", "(", "*", "PredSU", ")", "&&", "!", "Pred", ".", "isWeak", "(", ")", ")", "DAG", "->", "addEdge", "(", "ChainHead", ",", "SDep", "(", "PredSU", ",", "SDep", "::", "Artificial", ")", ")", ";", "}", "DAG", "->", "addEdge", "(", "SUb", ",", "SDep", "(", "SUa", ",", "SDep", "::", "Barrier", ")", ")", ";"], "ground_truth": ["DAG", "->", "addEdge", "(", "SUb", ",", "SDep", "(", "SUa", ",", "SDep", "::", "Cluster", ")", ")", ";"], "File": "AMDGPUExportClustering", "Func": "buildCluster", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9878, "Length": 65, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", ")", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "ModifiedRegs", ".", "set", "(", "*", "AI", ")", ";", "}", "else", "{", "assert", "(", "MO", ".", "isUse", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "UsedRegs", ".", "set", "(", "*", "AI", ")", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer14", "Func": "trackRegDefsUses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9879, "Length": 92, "Cover_Rate": 0.5082872928176796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "free_label_state", "(", "struct", "unw_labeled_state", "*", "ls", ")", "{", "labeled_state_alloced", "--", ";", "if", "(", "PTR_IN", "(", "emergency_labeled_state", ",", "ls", ")", ")", "atomic_free", "(", "&", "emergency_labeled_state_free", ",", "emergency_labeled_state", "-", "ls", ")", ";"], "ground_truth": ["else", "free", "(", "ls", ")", ";"], "File": "unwind-ia64", "Func": "free_label_state", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9880, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "printLivenessInfo", "(", "dbgs", "(", ")", ",", "RegionBegin", ",", "RegionEnd", ",", "LIS", ")", ";", "if", "(", "!", "Regions", ".", "empty", "(", ")", "&&", "Regions", ".", "back", "(", ")", "->", "Begin", "==", "RegionBegin", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "GCNIterativeScheduler", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9881, "Length": 41, "Cover_Rate": 0.4939759036144578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "FrameReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Offset", "=", "{", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "AFI", "->", "getTaggedBasePointerOffset", "(", ")", ",", "<STR_LIT>", "}", ";", "}", "else", "if", "(", "Tagged", ")", "{", "StackOffset", "SPOffset", "=", "{", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "(", "int64_t", ")", "MFI", ".", "getStackSize", "(", ")", ",", "<STR_LIT>", "}", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "is<ISA_LIT>FrameOffsetLegal", "(", "MI", ",", "SPOffset", ",", "nullptr", ",", "nullptr", ",", "nullptr", ")", "!=", "(", "<ISA_LIT>FrameOffsetCanUpdate", "|", "<ISA_LIT>FrameOffsetIsLegal", ")", ")", "{", "Offset", "=", "TFI", "->", "resolveFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ",", "false", ",", "true", ")", ";", "Register", "ScratchReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "return", ";", "}", "FrameReg", "=", "<STR_LIT>", ";", "Offset", "=", "{", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", "+", "(", "int64_t", ")", "MFI", ".", "getStackSize", "(", ")", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64RegisterInfo12", "Func": "eliminateFrameIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9882, "Length": 255, "Cover_Rate": 0.38694992412746587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtepi32_epi16", "(", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovdw128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9883, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vext_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int64x1_t", ")", "__builtin_neon_vextdi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vext_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9884, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Enable<ISA_LIT>ELFLocalDynamicTLSGeneration", ")", "{", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic", ")", "Model", "=", "TLSModel", "::", "GeneralDynamic", ";", "}", "SDValue", "TPOff", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "SDValue", "ThreadBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";", "if", "(", "Model", "==", "TLSModel", "::", "LocalExec", ")", "{", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ";", "SDValue", "TPWithOff_lo", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "ThreadBase", ",", "HiVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "TPWithOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPWithOff_lo", ",", "LoVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "TPWithOff", ";"], "ground_truth": ["}", "else", "if", "(", "Model", "==", "TLSModel", "::", "InitialExec", ")", "{"], "File": "AArch64ISelLowering (2)", "Func": "LowerELFGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9885, "Length": 200, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_fmsubadd_round_ph", "(", "__m512h", "__A", ",", "__mmask32", "__U", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__builtin_ia32_vfmsubaddph512_mask", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_mask_fmsubadd_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9886, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetSubtargetInfo", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "TeakTargetMachine", "Func": "getSubtargetImpl", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9887, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GenLongCalls", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "genLongCalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9888, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UniquedVals", "[", "i", "]", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "LeadingZero", "&=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "i", "]", ")", "->", "isNullValue", "(", ")", ";", "LeadingOnes", "&=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "i", "]", ")", "->", "isAllOnesValue", "(", ")", ";", "}", "if", "(", "LeadingZero", ")", "{", "if", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "LeadingOnes", ")", "{", "if", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "~", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N", "->", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "OpVal", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "OpVal", "=", "N", "->", "getOperand", "(", "i", ")", ";", "else", "if", "(", "OpVal", "!=", "N", "->", "getOperand", "(", "i", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "OpVal", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ValSizeInBytes", "=", "EltSize", ";", "uint64_t", "Value", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OpVal", ")", ")", "{", "Value", "=", "CN", "->", "getZExtValue", "(", ")", ";", "}", "else", "if", "(", "ConstantFPSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "OpVal", ")", ")", "{", "assert", "(", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Value", "=", "FloatToBits", "(", "CN", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";", "}", "if", "(", "ValSizeInBytes", "<", "ByteSize", ")", "return", "SDValue", "(", ")", ";", "while", "(", "ValSizeInBytes", ">", "ByteSize", ")", "{", "ValSizeInBytes", ">>=", "<NUM_LIT>", ";", "if", "(", "(", "(", "Value", ">>", "(", "ValSizeInBytes", "*", "<NUM_LIT>", ")", ")", "&", "(", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "*", "ValSizeInBytes", ")", ")", "-", "<NUM_LIT>", ")", ")", "!=", "(", "Value", "&", "(", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "*", "ValSizeInBytes", ")", ")", "-", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "int", "MaskVal", "=", "SignExtend32", "(", "Value", ",", "ByteSize", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "MaskVal", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "PPCISelLowering (2)", "Func": "get_VSPLTI_elt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9889, "Length": 461, "Cover_Rate": 0.6349862258953168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Subtarget", "->", "isTargetCygMing", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", "&&", "!", "Subtarget", "->", "isTargetEnvMacho", "(", ")", ")", "{", "<ISA_LIT>COFFMachineModuleInfo", "&", "COFFMMI", "=", "MMI", "->", "getObjFileInfo", "<", "<ISA_LIT>COFFMachineModuleInfo", ">", "(", ")", ";", "typedef", "<ISA_LIT>COFFMachineModuleInfo", "::", "externals_iterator", "externals_iterator", ";", "for", "(", "externals_iterator", "I", "=", "COFFMMI", ".", "externals_begin", "(", ")", ",", "E", "=", "COFFMMI", ".", "externals_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";", "}", "std", "::", "vector", "<", "const", "MCSymbol", "*", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "const", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "for", "(", "Module", "::", "const_iterator", "I", "=", "M", ".", "begin", "(", ")", ",", "E", "=", "M", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "Mang", "->", "getSymbol", "(", "I", ")", ")", ";", "if", "(", "!", "DLLExportedGlobals", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFCOFF", ".", "getDrectveSection", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "name", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DLLExportedGlobals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "X86AsmPrinter35", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9890, "Length": 497, "Cover_Rate": 0.4601851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "reg", ";", "i", "<", "reg", "+", "count", ";", "i", "++", ")", "{", "if", "(", "i", ">", "reg", ")", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", ",", "i", ")", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "arm_output_fldmx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9891, "Length": 39, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Match_InvalidImm0_1", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_15", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_31", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_63", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_127", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_255", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_65535", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm1_8", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm1_16", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm1_32", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm1_64", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidIndex1", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidIndexB", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidIndexH", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidIndexS", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidIndexD", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidLabel", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_MRS", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_MSR", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidComplexRotationEven", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidComplexRotationOdd", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "{", "std", "::", "string", "Suggestion", "=", "<ISA_LIT>MnemonicSpellCheck", "(", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "ComputeAvailableFeatures", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "+", "Suggestion", ")", ";", "}", "case", "Match_InvalidSVEPattern", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSVEPredicateAnyReg", ":", "case", "Match_InvalidSVEPredicateBReg", ":", "case", "Match_InvalidSVEPredicateHReg", ":", "case", "Match_InvalidSVEPredicateSReg", ":", "case", "Match_InvalidSVEPredicateDReg", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidSVEPredicate3bAnyReg", ":", "case", "Match_InvalidSVEPredicate3bBReg", ":"], "ground_truth": ["case", "Match_InvalidSVEPredicate3bHReg", ":"], "File": "AArch64AsmParser12", "Func": "showMatchError", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9892, "Length": 333, "Cover_Rate": 0.4307891332470893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "getThe<ISA_LIT>_64Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeFPSPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CallFrameOptimizationPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CmovConverterPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "(", "PR", ")", ";", "initialize<ISA_LIT>DomainReassignmentPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AvoidSFBPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>SpeculativeLoadHardeningPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>FlagsCopyLoweringPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>CondBrFoldingPassPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>OptimizeLEAPassPass", "(", "PR", ")", ";"], "File": "X86TargetMachine17", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9893, "Length": 102, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegVT", ".", "is256BitVector", "(", ")", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "Ext", "==", "<STR_LIT>", "&&", "TLI", ".", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "RegVT", ",", "AddressSpace", ",", "Alignment", ",", "&", "Fast", ")", "&&", "!", "Fast", ")", "{", "unsigned", "NumElems", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getScalarType", "(", ")", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Load1", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Alignment", ")", ";", "Ptr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Load2", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "Alignment", ")", ")", ";", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Load2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewVec", "=", "DAG", ".", "getUNDEF", "(", "RegVT", ")", ";", "NewVec", "=", "Insert128BitVector", "(", "NewVec", ",", "Load1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "NewVec", "=", "Insert128BitVector", "(", "NewVec", ",", "Load2", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "NewVec", ",", "TF", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering24", "Func": "combineLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9894, "Length": 301, "Cover_Rate": 0.7218225419664268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "Res", "=", "tryCombineToEXTR", "(", "N", ",", "DCI", ")", ")", "return", "Res", ";", "if", "(", "SDValue", "Res", "=", "tryCombineToBSL", "(", "N", ",", "DCI", ")", ")", "return", "Res", ";", "if", "(", "SDValue", "Res", "=", "tryCombineVecOrNot", "(", "N", ",", "DCI", ")", ")", "return", "Res", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering102", "Func": "performORCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9895, "Length": 69, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", "return", "Opt", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "<", "Level", ")", "return", "false", ";"], "File": "AMDGPUTargetMachine11", "Func": "isPassEnabled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9896, "Length": 24, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "visium_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "mode", "!=", "BLKmode", ")", "{"], "ground_truth": ["int", "offset", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";"], "File": "visium", "Func": "visium_legitimize_address", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 9897, "Length": 66, "Cover_Rate": 0.3188405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "*", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";", "default", ":"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "getPICJumpTableRelocBaseExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9898, "Length": 91, "Cover_Rate": 0.978494623655914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVectorRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "return", "isVGPR", "(", "MRI", ",", "Reg", ")", "||", "isAGPR", "(", "MRI", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "isVectorRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9899, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintIFR", "(", "const", "IFRecord", "&", "R", ",", "const", "TargetRegisterInfo", "*", "RI", ")", ":", "IFR", "(", "R", ")", ",", "TRI", "(", "RI", ")", "{"], "ground_truth": ["}"], "File": "HexagonGenInsert (2)", "Func": "PrintIFR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9900, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst2_u8", "(", "uint8_t", "*", "__a", ",", "uint8x8x2_t", "val", ")", "{", "__builtin_aarch64_simd_oi", "__o", ";", "uint8x16x2_t", "temp", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u8", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__builtin_aarch64_st2v8qi", "(", "(", "__builtin_aarch64_simd_qi", "*", ")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon2_vst2_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9901, "Length": 115, "Cover_Rate": 0.9913793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", ".", "computeKnownBits", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSKnownZero", ",", "LHSKnownOne", ")", ";", "if", "(", "(", "LHSKnownZero", ".", "getZExtValue", "(", ")", "|", "~", "(", "uint64_t", ")", "imm", ")", "==", "~", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "imm", ",", "N", ".", "getValueType", "(", ")", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "short", "Imm", ";", "if", "(", "isIntS16Immediate", "(", "CN", ",", "Imm", ")", "&&", "(", "!", "Aligned", "||", "(", "Imm", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "Base", "=", "DAG", ".", "getRegister", "(", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "if", "(", "(", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "(", "int64_t", ")", "CN", "->", "getZExtValue", "(", ")", "==", "(", "int", ")", "CN", "->", "getZExtValue", "(", ")", ")", "&&", "(", "!", "Aligned", "||", "(", "CN", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "int", "Addr", "=", "(", "int", ")", "CN", "->", "getZExtValue", "(", ")", ";", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "(", "short", ")", "Addr", ",", "<STR_LIT>", ")", ";", "Base", "=", "DAG", ".", "getTargetConstant", "(", "(", "Addr", "-", "(", "signed", "short", ")", "Addr", ")", ">>", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Base", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Base", ")", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "PPCISelLowering88", "Func": "SelectAddressRegImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9902, "Length": 294, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ia64_hpux_add_pragma_builtin", "(", "tree", "func", ")", "{", "size_t", "i", ";", "if", "(", "!", "flag_isoc94", "&&", "flag_iso", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "c89_mathlib_name_list", ")", ";", "i", "++", ")", "{", "if", "(", "!", "strcmp", "(", "c89_mathlib_name_list", "[", "i", "]", ".", "realname", ",", "IDENTIFIER_POINTER", "(", "func", ")", ")", ")", "{", "add_to_renaming_pragma_list", "(", "func", ",", "get_identifier", "(", "c89_mathlib_name_list", "[", "i", "]", ".", "c89name", ")", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "ia64-c", "Func": "ia64_hpux_add_pragma_builtin", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9903, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitFnStart", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9904, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printPICLabel", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "*", "MF", "->", "getPICBaseSymbol", "(", ")", "<<", "'\\n'", ";", "O", "<<", "*", "MF", "->", "getPICBaseSymbol", "(", ")", "<<", "':'", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter107", "Func": "printPICLabel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9905, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst4q_p64", "(", "poly64_t", "*", "__a", ",", "poly64x2x4_t", "val", ")", "{", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di_ssps", "(", "__o", ",", "(", "poly64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di_ssps", "(", "__o", ",", "(", "poly64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv2di_ssps", "(", "__o", ",", "(", "poly64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregxiv2di_ssps", "(", "__o", ",", "(", "poly64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon4_vst4q_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9906, "Length": 89, "Cover_Rate": 0.8811881188118812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "BlackfinRegisterInfo4", "Func": "getFrameRegister", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9907, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "V", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V", ")", ";", "continue", ";", "}", "}", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ",", "Op", ".", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";", "}", "}", "return", "V", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "bool", "ThisIsNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "ThisIsNonZero", "&&", "First", ")", "{", "if", "(", "NumZero", ")", "V", "=", "getZeroVector", "(", "<STR_LIT>", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "First", "=", "false", ";", "}", "if", "(", "(", "i", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "SDValue", "ThisElt", ",", "LastElt", ";", "bool", "LastIsNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "(", "i", "-", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "LastIsNonZero", ")", "{", "LastElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "ThisIsNonZero", ")", "{", "ThisElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "ThisElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ThisElt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "LastIsNonZero", ")", "ThisElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ThisElt", ",", "LastElt", ")", ";", "}", "else", "ThisElt", "=", "LastElt", ";", "if", "(", "ThisElt", ")", "{", "if", "(", "<NUM_LIT>", "==", "i", ")", "{", "V", "=", "NumZero", "?", "DAG", ".", "getZExtOrTrunc", "(", "ThisElt", ",", "dl", ",", "<STR_LIT>", ")", ":", "DAG", ".", "getAnyExtOrTrunc", "(", "ThisElt", ",", "dl", ",", "<STR_LIT>", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ")", ";", "V", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V", ")", ";", "}", "else", "{", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ",", "ThisElt", ",", "DAG", ".", "getIntPtrConstant", "(", "i", "/", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "LowerBuildVectorv16i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9908, "Length": 406, "Cover_Rate": 0.6434231378763867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "t", ";", "t", "=", "rs6000_builtin_types", "[", "id", "<", "<NUM_LIT>", "?", "~", "id", ":", "id", "]", ";"], "ground_truth": ["return", "id", "<", "<NUM_LIT>", "?", "build_pointer_type", "(", "t", ")", ":", "t", ";"], "File": "powerpcspe-c", "Func": "rs6000_builtin_type", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9909, "Length": 29, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", "==", "PRE_MODIFY", "||", "code", "==", "POST_MODIFY", ")", "*", "offset", "=", "addr", ".", "offset", ";", "else", "{", "unsigned", "int_offset", "=", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", ";", "if", "(", "load_pair", "&&", "(", "code", "==", "POST_INC", "||", "code", "==", "POST_DEC", ")", ")", "int_offset", "*=", "<NUM_LIT>", ";", "*", "offset", "=", "GEN_INT", "(", "int_offset", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "addr", ".", "type", "==", "ADDRESS_REG_IMM", "||", "addr", ".", "type", "==", "ADDRESS_REG_REG", ")", "{", "if", "(", "!", "iv_p", "(", "insn", ",", "addr", ".", "base", ",", "loop", ")", ")", "return", "false", ";", "*", "base", "=", "addr", ".", "base", ";"], "ground_truth": ["*", "offset", "=", "addr", ".", "offset", ";"], "File": "falkor-tag-collision-avoidance2", "Func": "valid_src_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9910, "Length": 109, "Cover_Rate": 0.3784722222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBSS", "(", ")", "const", "{", "return", "HasBSS", ";"], "ground_truth": ["}"], "File": "MOSMCELFStreamer", "Func": "hasBSS", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9911, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", ".", "isAssignedRegDep", "(", ")", "||", "I", ".", "getSUnit", "(", ")", "!=", "Dst", ")", "continue", ";", "unsigned", "DepR", "=", "I", ".", "getReg", "(", ")", ";", "int", "DefIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "OpNum", "<", "SrcI", "->", "getNumOperands", "(", ")", ";", "OpNum", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "SrcI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DepR", ")", "DefIdx", "=", "OpNum", ";", "}", "assert", "(", "DefIdx", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "DstI", "=", "Dst", "->", "getInstr", "(", ")", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ";", "OpNum", "<", "DstI", "->", "getNumOperands", "(", ")", ";", "OpNum", "++", ")", "{", "const", "MachineOperand", "&", "MO", "=", "DstI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DepR", ")", "{", "int", "Latency", "=", "(", "InstrInfo", ".", "getOperandLatency", "(", "&", "InstrItins", ",", "*", "SrcI", ",", "DefIdx", ",", "*", "DstI", ",", "OpNum", ")", ")", ";", "if", "(", "Latency", "<=", "<NUM_LIT>", ")", "Latency", "=", "<NUM_LIT>", ";", "I", ".", "setLatency", "(", "Latency", ")", ";", "updateLatency", "(", "*", "SrcI", ",", "*", "DstI", ",", "I", ")", ";", "}", "}", "for", "(", "auto", "&", "J", ":", "Dst", "->", "Preds", ")", "{"], "ground_truth": ["if", "(", "J", ".", "getSUnit", "(", ")", "!=", "Src", ")", "continue", ";"], "File": "HexagonSubtarget10", "Func": "restoreLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9912, "Length": 241, "Cover_Rate": 0.8281786941580757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_punpckhqdq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_unpackhi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9913, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HasBaseReg", ")", "{", "PrintOperand", "(", "MI", ",", "OpNo", "+", "<STR_LIT>", ",", "O", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "ScaleVal", "<<", "'*'", ";", "PrintOperand", "(", "MI", ",", "OpNo", "+", "<STR_LIT>", ",", "O", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "!", "DispSpec", ".", "isImm", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", ";", "PrintOperand", "(", "MI", ",", "OpNo", "+", "<STR_LIT>", ",", "O", ")", ";", "}", "else", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "HasBaseReg", ")", ")", "{", "if", "(", "NeedPlus", ")", "{", "if", "(", "DispVal", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "X86AsmPrinter36", "Func": "PrintIntelMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9914, "Length": 145, "Cover_Rate": 0.3805774278215223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>SETargetLowering", "::", "lowerEXTRACT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "ResTy", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["EVT", "VecTy", "=", "Op0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9915, "Length": 50, "Cover_Rate": 0.4098360655737705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MVT", "getSimpleVTForType", "(", "Type", "*", "Ty", ")", "{", "return", "EVT", "::", "getEVT", "(", "Ty", ")", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["}"], "File": "X86DCInstruction", "Func": "getSimpleVTForType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9916, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "bfin_function_ok_for_sibcall", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "cgraph_node", "*", "this_func", ",", "*", "called_func", ";", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "return", "false", ";", "if", "(", "!", "TARGET_ID_SHARED_LIBRARY", "||", "TARGET_SEP_DATA", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "decl", ")", "return", "false", ";"], "File": "bfin", "Func": "bfin_function_ok_for_sibcall", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 9917, "Length": 58, "Cover_Rate": 0.6105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "getStoreRegOpcode", "(", "SrcReg", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ",", "FrameIdx", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo110", "Func": "storeRegToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9918, "Length": 54, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "aarch64_move_pointer", "(", "rtx", "pointer", ",", "poly_int64", "amount", ")", "{"], "ground_truth": ["rtx", "next", "=", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "pointer", ",", "<NUM_LIT>", ")", ",", "amount", ")", ";"], "File": "aarch64", "Func": "aarch64_move_pointer", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9919, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2si", "__losi", "=", "__builtin_ia32_cvtps2pi", "(", "__losf", ")", ";", "return", "(", "__m64", ")", "__builtin_ia32_packssdw", "(", "__hisi", ",", "__losi", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_cvtps_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9920, "Length": 20, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "<NUM_LIT>", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "AttributeItemType", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "item", ".", "StringValue", ".", "upper", "(", ")", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter14", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9921, "Length": 75, "Cover_Rate": 0.38860103626943004, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "ground_truth": ["}"], "File": "AAPMCTargetDesc", "Func": "LLVMInitializeAAPTargetMC", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9922, "Length": 67, "Cover_Rate": 0.8072289156626506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "LateCFGStructurize", ")", "{", "addPass", "(", "create<ISA_LIT>MachineCFGStructurizerPass", "(", ")", ")", ";", "}"], "ground_truth": ["addPass", "(", "create<ISA_LIT>WholeQuadModePass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine102", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9923, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", "==", "PLUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "is_csky_address_register_rtx_p", "(", "xop0", ",", "strict_p", ")", "&&", "csky_legitimate_index_p", "(", "mode", ",", "xop1", ",", "strict_p", ")", ")", "||", "(", "is_csky_address_register_rtx_p", "(", "xop1", ",", "strict_p", ")", "&&", "csky_legitimate_index_p", "(", "mode", ",", "xop0", ",", "strict_p", ")", ")", ")", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "csky", "Func": "csky_legitimate_address_p", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9924, "Length": 70, "Cover_Rate": 0.3804347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_mov_epi32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_movdqa32_128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_mov_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9925, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "mode", "==", "TImode", "||", "(", "TARGET_NEON", "&&", "VALID_NEON_STRUCT_MODE", "(", "mode", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "PLUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "arm_address_register_rtx_p", "(", "xop0", ",", "strict_p", ")", "&&", "(", "thumb2_legitimate_index_p", "(", "mode", ",", "xop1", ",", "strict_p", ")", "||", "(", "!", "strict_p", "&&", "will_be_in_index_register", "(", "xop1", ")", ")", ")", ")", "||", "(", "arm_address_register_rtx_p", "(", "xop1", ",", "strict_p", ")", "&&", "thumb2_legitimate_index_p", "(", "mode", ",", "xop0", ",", "strict_p", ")", ")", ")", ";", "}", "else", "if", "(", "can_avoid_literal_pool_for_label_p", "(", "x", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", "&&", "code", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", "&&", "!", "(", "flag_pic", "&&", "symbol_mentioned_p", "(", "get_pool_constant", "(", "x", ")", ")", "&&", "!", "pcrel_constant_p", "(", "get_pool_constant", "(", "x", ")", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arm7", "Func": "thumb2_legitimate_address_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9926, "Length": 154, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ScheduleDAGInstrs", "*", "create<ISA_LIT>PostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{"], "ground_truth": ["ScheduleDAGMI", "*", "DAG", "=", "new", "ScheduleDAGMI", "(", "C", ",", "llvm", "::", "make_unique", "<", "<ISA_LIT>PostRASchedStrategy", ">", "(", "C", ")", ",", "true", ")", ";"], "File": "PPCTargetMachine68", "Func": "createPPCPostMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9927, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "RegTarget", ";", "if", "(", "Is64Bit", ")", "{", "RegTarget", "=", "(", "HideSandboxBase", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RegTarget", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "FlagUseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "RegTarget", ")", ".", "addReg", "(", "FlagUseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "{", "RegTarget", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RegTarget", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "RegTarget", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Is64Bit", "&&", "!", "FlagUseZeroBasedSandbox", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86NaClRewritePass2", "Func": "ApplyControlSFI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9928, "Length": 299, "Cover_Rate": 0.5076400679117148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ExpandPseudo", "::", "ExpandExtractElementF64", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "N", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "MCInstrDesc", "&", "Mfc1Tdd", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["const", "unsigned", "*", "SubReg", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getSubRegisters", "(", "SrcReg", ")", ";"], "File": "MipsExpandPseudo", "Func": "ExpandExtractElementF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9929, "Length": 94, "Cover_Rate": 0.7833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", ".", "isAssignedRegDep", "(", ")", "||", "I", ".", "getSUnit", "(", ")", "!=", "Dst", ")", "continue", ";", "SDep", "T", "=", "I", ";", "I", ".", "setLatency", "(", "Lat", ")", ";", "T", ".", "setSUnit", "(", "Src", ")", ";", "auto", "F", "=", "find", "(", "Dst", "->", "Preds", ",", "T", ")", ";", "assert", "(", "F", "!=", "Dst", "->", "Preds", ".", "end", "(", ")", ")", ";", "F", "->", "setLatency", "(", "Lat", ")", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget (2)1", "Func": "changeLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9930, "Length": 71, "Cover_Rate": 0.7029702970297029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "PtrVT", "==", "<STR_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";"], "File": "PPCISelLowering113", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9931, "Length": 90, "Cover_Rate": 0.3964757709251101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "hasFastCall", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering72", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9932, "Length": 46, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{"], "ground_truth": ["CSI", ".", "emplace_back", "(", "<STR_LIT>", ")", ";"], "File": "ARMFrameLowering100", "Func": "assignCalleeSavedSpillSlots", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9933, "Length": 54, "Cover_Rate": 0.31952662721893493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "!", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "isNullConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "SDValue", "NewSetCC", "=", "LowerToBT", "(", "Op0", ",", "CC", ",", "dl", ",", "DAG", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NewSetCC", ")", ";", "return", "NewSetCC", ";", "}", "}", "if", "(", "(", "isOneConstant", "(", "Op1", ")", "||", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "Invert", "=", "(", "CC", "==", "<STR_LIT>", ")", "^", "isNullConstant", "(", "Op1", ")", ";", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CCode", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SetCC", ")", ";", "return", "SetCC", ";", "}", "}", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "&&", "isOneConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "<STR_LIT>", "NewCC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "NewCC", ")", ";", "}", "bool", "isFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "unsigned", "<ISA_LIT>CC", "=", "Translate<ISA_LIT>CC", "(", "CC", ",", "dl", ",", "isFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9934, "Length": 387, "Cover_Rate": 0.6742160278745645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "extendOutArgFIRange", "(", "int", "FirstFI", ",", "int", "LastFI", ")", "{", "if", "(", "!", "OutArgFIRange", ".", "second", ")", "OutArgFIRange", ".", "first", "=", "FirstFI", ";"], "ground_truth": ["OutArgFIRange", ".", "second", "=", "LastFI", ";"], "File": "Cpu0MachineFunction1", "Func": "extendOutArgFIRange", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9935, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBUILD_VECTORvXi1", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Imm", "=", "ConvertI1VectorToInteger", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Imm", ".", "getValueSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Imm", ")", ";", "SDValue", "ExtVec", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Imm", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ExtVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "uint64_t", "Immediate", "=", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "NonConstIdx", ";", "bool", "IsSplat", "=", "true", ";", "bool", "HasConstElts", "=", "false", ";", "int", "SplatIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "idx", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "idx", "<", "e", ";", "++", "idx", ")", "{", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "idx", ")", ";"], "ground_truth": ["if", "(", "In", ".", "isUndef", "(", ")", ")", "continue", ";"], "File": "X86ISelLowering (3)", "Func": "LowerBUILD_VECTORvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9936, "Length": 244, "Cover_Rate": 0.4170940170940171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "wasm64", ">", "Y", "(", "getThe<ISA_LIT>Target64", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetInfo9", "Func": "LLVMInitializeWebAssemblyTargetInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9937, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpistrz", "(", "__m128i", "__X", ",", "__m128i", "__Y", ",", "const", "int", "__M", ")", "{", "return", "__builtin_ia32_pcmpistriz128", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_cmpistrz", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9938, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "OpKind", "::", "Reg", "&&", "<STR_LIT>", ")", ";", "return", "Reg", ".", "Num", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "getReg", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9939, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "STI", "->", "hasAGPRs", "(", "RC", ")", "?", "(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "<NUM_LIT>", "?", "AGPR32", ":", "AGPR_TUPLE", ")", ":"], "ground_truth": ["(", "STI", "->", "getRegSizeInBits", "(", "*", "RC", ")", "==", "<NUM_LIT>", "?", "VGPR32", ":", "VGPR_TUPLE", ")", ";"], "File": "GCNRegPressure", "Func": "getRegKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9940, "Length": 39, "Cover_Rate": 0.33620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getExtendableOp", "(", "MII", ",", "*", "MI", ")", "==", "OpNo", "&&", "(", "HasExtender", "||", "<ISA_LIT>MCInstrInfo", "::", "isConstExtended", "(", "MII", ",", "*", "MI", ")", ")", ")", "O", "<<", "<STR_LIT>", ";", "MCOperand", "const", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{"], "ground_truth": ["int64_t", "Value", ";"], "File": "HexagonInstPrinter12", "Func": "printOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9941, "Length": 78, "Cover_Rate": 0.5693430656934306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_storeu_ps", "(", "float", "*", "__P", ",", "__m128", "__A", ")", "{"], "ground_truth": ["*", "(", "__m128_u", "*", ")", "__P", "=", "__A", ";"], "File": "xmmintrin", "Func": "_mm_storeu_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9942, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AllNative", "=", "useNativeFunc", "(", "<STR_LIT>", ")", "||", "(", "UseNative", ".", "getNumOccurrences", "(", ")", "&&", "UseNative", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "UseNative", ".", "begin", "(", ")", "->", "empty", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "initNativeFuncs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9943, "Length": 34, "Cover_Rate": 0.8292682926829268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AM", "=", "LdSt", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "!=", "<STR_LIT>", ")", "return", "false", ";", "Offset", "=", "N", ";", "if", "(", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{"], "ground_truth": ["if", "(", "NC", "->", "getZExtValue", "(", ")", "*", "<NUM_LIT>", "==", "LdSt", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9944, "Length": 68, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";"], "ground_truth": ["return", "IsConstantImm", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "File": "RISCVAsmParser37", "Func": "isUImm9Lsb0000", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9945, "Length": 55, "Cover_Rate": 0.8870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rs6000_abi_string", "==", "<NUM_LIT>", ")", "return", ";", "else", "if", "(", "!", "strcmp", "(", "rs6000_abi_string", ",", "<STR_LIT>", ")", ")", "rs6000_altivec_abi", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "strcmp", "(", "rs6000_abi_string", ",", "<STR_LIT>", ")", ")", "rs6000_altivec_abi", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "error", "(", "<STR_LIT>", ",", "rs6000_abi_string", ")", ";"], "File": "rs60002", "Func": "rs6000_parse_abi_options", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9946, "Length": 46, "Cover_Rate": 0.8679245283018868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "rs6000_get_some_local_dynamic_name_1", ",", "<NUM_LIT>", ")", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "rs6000_get_some_local_dynamic_name", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9947, "Length": 49, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "lastCheck", "=", "NULL", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "(", "MBB", "->", "end", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", ">", "<NUM_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "<", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "int", "opcount", "=", "<NUM_LIT>", ";", "opcount", "<", "<NUM_LIT>", ";", "opcount", "++", ")", "if", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "isReg", "(", ")", ")", "{", "lastCheck", "=", "insertVotingTZDC", "(", "MF", ",", "I", ",", "I", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ",", "lastCheck", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "NEMESIS", "Func": "insertVotingOperationsCmpOnlyTZDC", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9948, "Length": 110, "Cover_Rate": 0.738255033557047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "TII", "->", "isDS", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "NeedM0", "=", "true", ";", "NeedWQM", "=", "true", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_IF", ":", "++", "Depth", ";", "If", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_ELSE", ":", "Else", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_BREAK", ":", "Break", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_IF_BREAK", ":", "IfBreak", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_ELSE_BREAK", ":", "ElseBreak", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_LOOP", ":", "++", "Depth", ";", "Loop", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_END_CF", ":", "if", "(", "--", "Depth", "==", "<NUM_LIT>", "&&", "HaveKill", ")", "{", "SkipIfDead", "(", "MI", ")", ";", "HaveKill", "=", "false", ";", "}", "EndCf", "(", "MI", ")", ";", "break", ";", "case", "AMDGPU", "::", "<ISA_LIT>_KILL", ":", "if", "(", "Depth", "==", "<NUM_LIT>", ")", "SkipIfDead", "(", "MI", ")", ";"], "ground_truth": ["else", "HaveKill", "=", "true", ";"], "File": "SILowerControlFlow36", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9949, "Length": 183, "Cover_Rate": 0.3446327683615819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "Bead", ")", ")", ";", "unsigned", "NumToRead", ";", "switch", "(", "Op", ")", "{", "case", "<STR_LIT>", ":", "NumToRead", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NumToRead", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumToRead", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumToRead", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "M68kDisassembler", "Func": "decodeImm", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9950, "Length": 69, "Cover_Rate": 0.5149253731343284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectDS64Bit4ByteAligned", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset0", ",", "SDValue", "&", "Offset1", ")", "const", "{", "return", "SelectDSReadWrite2", "(", "Addr", ",", "Base", ",", "Offset0", ",", "Offset1", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG52", "Func": "SelectDS64Bit4ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9951, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AlignConst", "&&", "<STR_LIT>", ")", ";", "unsigned", "A", "=", "AlignConst", "->", "getSExtValue", "(", ")", ";", "auto", "&", "HFI", "=", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "if", "(", "A", "==", "<NUM_LIT>", ")", "A", "=", "HFI", ".", "getStackAlignment", "(", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "__func__", "<<", "<STR_LIT>", "<<", "A", "<<", "<STR_LIT>", ";", "Size", ".", "getNode", "(", ")", "->", "dump", "(", "&", "DAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", ")", ";", "SDValue", "AC", "=", "DAG", ".", "getConstant", "(", "A", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "AA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Size", ",", "AC", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op", ",", "AA", ")", ";", "return", "AA", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)1", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9952, "Length": 136, "Cover_Rate": 0.6601941747572816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["uint64_t", "Index", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering114", "Func": "isVINSERTF128Index", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9953, "Length": 47, "Cover_Rate": 0.43119266055045874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mn10300_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "File": "mn103004", "Func": "mn10300_function_arg_advance", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9954, "Length": 27, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BasicBlockUtils", "::", "computeBlockSize", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "BBI", ".", "Size", "=", "<NUM_LIT>", ";", "BBI", ".", "Unalign", "=", "<NUM_LIT>", ";", "BBI", ".", "PostAlign", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9955, "Length": 115, "Cover_Rate": 0.7278481012658228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "pa_is_function_label_plus_const", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "function_label_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ";"], "File": "pa", "Func": "pa_is_function_label_plus_const", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9956, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolRefExpr", "::", "VK_GOT", ",", "Ctx", ")", ";", "break", ";", "case", "<ISA_LIT>_64_RELOC_SUBTRACTOR", ":", "{", "Rel", ".", "moveNext", "(", ")", ";", "any_relocation_info", "RENext", "=", "Obj", "->", "getRelocation", "(", "Rel", ".", "getRawDataRefImpl", "(", ")", ")", ";", "unsigned", "RType", "=", "Obj", "->", "getAnyRelocationType", "(", "RENext", ")", ";", "if", "(", "RType", "!=", "<ISA_LIT>_64_RELOC_UNSIGNED", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "LHS", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "symbol_iterator", "RSymI", "=", "Rel", ".", "getSymbol", "(", ")", ";", "uint64_t", "RSymAddr", ";", "RSymI", "->", "getAddress", "(", "RSymAddr", ")", ";", "StringRef", "RSymName", ";", "RSymI", "->", "getName", "(", "RSymName", ")", ";", "MCSymbol", "*", "RSym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "RSymName", ")", ";", "if", "(", "!", "RSym", "->", "isVariable", "(", ")", ")", "RSym", "->", "setVariableValue", "(", "MCConstantExpr", "::", "Create", "(", "RSymAddr", ",", "Ctx", ")", ")", ";", "const", "MCExpr", "*", "RHS", "=", "MCSymbolRefExpr", "::", "Create", "(", "RSym", ",", "Ctx", ")", ";"], "ground_truth": ["Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "LHS", ",", "RHS", ",", "Ctx", ")", ";"], "File": "X86MachORelocationInfo1", "Func": "createExprForRelocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9957, "Length": 159, "Cover_Rate": 0.3375796178343949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "OpNode", "=", "Op", ".", "getNode", "(", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "OpNode", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonISelLowering15", "Func": "LowerSELECT_CC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9958, "Length": 86, "Cover_Rate": 0.8037383177570093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "U", ".", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "is<ISA_LIT>LowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "is<ISA_LIT>LowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMConstantIslandPass33", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9959, "Length": 109, "Cover_Rate": 0.4007352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isKernelFunction", "(", "*", "F", ")", ")", "{", "if", "(", "isSampler", "(", "*", "I", ")", "||", "isImage", "(", "*", "I", ")", ")", "{", "if", "(", "isImage", "(", "*", "I", ")", ")", "{", "std", "::", "string", "sname", "=", "I", "->", "getName", "(", ")", ";", "if", "(", "isImageWriteOnly", "(", "*", "I", ")", "||", "isImageReadWrite", "(", "*", "I", ")", ")", "{", "if", "(", "nvptxSubtarget", ".", "hasImageHandles", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "CurrentFnSym", "<<", "<STR_LIT>", "<<", "paramIndex", ";", "}", "else", "{", "if", "(", "nvptxSubtarget", ".", "hasImageHandles", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "CurrentFnSym", "<<", "<STR_LIT>", "<<", "paramIndex", ";", "}", "}", "else", "{", "if", "(", "nvptxSubtarget", ".", "hasImageHandles", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "CurrentFnSym", "<<", "<STR_LIT>", "<<", "paramIndex", ";", "}", "continue", ";", "}", "}", "if", "(", "PAL", ".", "hasAttribute", "(", "paramIndex", "+", "<NUM_LIT>", ",", "Attribute", "::", "ByVal", ")", "==", "false", ")", "{", "if", "(", "Ty", "->", "isAggregateType", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "unsigned", "align", "=", "PAL", ".", "getParamAlignment", "(", "paramIndex", "+", "<NUM_LIT>", ")", ";", "if", "(", "align", "==", "<NUM_LIT>", ")", "align", "=", "TD", "->", "getABITypeAlignment", "(", "Ty", ")", ";", "unsigned", "sz", "=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "continue", ";", "}", "const", "PointerType", "*", "PTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ";", "if", "(", "isKernelFunc", ")", "{", "if", "(", "PTy", ")", "{", "O", "<<", "<STR_LIT>", "<<", "thePointerTy", ".", "getSizeInBits", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "!=", "<STR_LIT>", ")", "{", "Type", "*", "ETy", "=", "PTy", "->", "getElementType", "(", ")", ";", "int", "addrSpace", "=", "PTy", "->", "getAddressSpace", "(", ")", ";", "switch", "(", "addrSpace", ")", "{", "default", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "llvm", "::", "ADDRESS_SPACE_CONST", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "llvm", "::", "ADDRESS_SPACE_SHARED", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "llvm", "::", "ADDRESS_SPACE_GLOBAL", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "O", "<<", "<STR_LIT>", "<<", "(", "int", ")", "getOpenCLAlignment", "(", "TD", ",", "ETy", ")", "<<", "<STR_LIT>", ";", "}", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "O", "<<", "<STR_LIT>", ";", "if", "(", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "getPTXFundamentalTypeStr", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";"], "ground_truth": ["if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";"], "File": "NVPTXAsmPrinter76", "Func": "emitFunctionParamList", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9960, "Length": 469, "Cover_Rate": 0.4727822580645161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "<STR_LIT>", "CC", ";", "SDValue", "LHS", ",", "RHS", ";", "if", "(", "CCVal", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "CCVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "CCVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CCVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "}", "else", "{", "LHS", "=", "CCVal", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "CCVal", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["CC", "=", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerSELECT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9961, "Length": 85, "Cover_Rate": 0.31716417910447764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCPhysReg", "<ISA_LIT>MachineFunctionInfo", "::", "getNextSystemSGPR", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "+", "NumUserSGPRs", "+", "NumSystemSGPRs", ";"], "File": "SIMachineFunctionInfo", "Func": "getNextSystemSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9962, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineDominatorTree", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", ";", "auto", "&", "LibInfo", "=", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", ")", ";", "bool", "Changed", "=", "false", ";", "assert", "(", "MRI", ".", "isSSA", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ToReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "FromReg", "=", "MI", ".", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ";", "Changed", "|=", "ReplaceDominatedUses", "(", "MBB", ",", "MI", ",", "FromReg", ",", "ToReg", ",", "MRI", ",", "MDT", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["MachineOperand", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyStoreResults8", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 9963, "Length": 216, "Cover_Rate": 0.47161572052401746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmphiq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ")", "{", "return", "__builtin_mve_vcmphiq_n_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmphiq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9964, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "SMLoc", "IntS", "=", "getLoc", "(", ")", ";", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "RBrac", ")", "{", "SMLoc", "RBracS", "=", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "LBracS", ",", "getContext", "(", ")", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "IntS", ",", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "RBracS", ",", "getContext", "(", ")", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "ParseRegister", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9965, "Length": 146, "Cover_Rate": 0.5887096774193549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "FullFS", "=", "<STR_LIT>", ";", "}", "ParseSubtargetFeatures", "(", "CPUName", ",", "FullFS", ")", ";", "if", "(", "hasSSE42", "(", ")", "||", "hasSSE4A", "(", ")", ")", "IsUAMem16Slow", "=", "false", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "In64BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "In32BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "In16BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "In64BitMode", "||", "Has<ISA_LIT>_64", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "StackAlignOverride", ";", "else", "if", "(", "isTargetDarwin", "(", ")", "||", "isTargetLinux", "(", ")", "||", "isTargetSolaris", "(", ")", "||", "isTargetKFreeBSD", "(", ")", "||", "In64BitMode", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "hasAVX512", "(", ")", "||", "(", "hasAVX2", "(", ")", "&&", "hasFastGather", "(", ")", ")", ")", "GatherOverhead", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "hasAVX512", "(", ")", ")", "ScatterOverhead", "=", "<NUM_LIT>", ";"], "File": "X86Subtarget22", "Func": "initSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9966, "Length": 165, "Cover_Rate": 0.642023346303502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "TAI", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter76", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9967, "Length": 25, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "from", "==", "GENERAL_REGS", "&&", "from", "==", "to", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_register_move_cost", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9968, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getComputePGMRSrc1", "(", ")", ";", "}", "uint64_t", "Reg", "=", "S_00B848_VGPRS", "(", "VGPRBlocks", ")", "|", "S_00B848_SGPRS", "(", "SGPRBlocks", ")", "|", "S_00B848_PRIORITY", "(", "Priority", ")", "|", "S_00B848_FLOAT_MODE", "(", "FloatMode", ")", "|", "S_00B848_PRIV", "(", "Priv", ")", "|", "S_00B848_DX10_CLAMP", "(", "DX10Clamp", ")", "|", "S_00B848_DEBUG_MODE", "(", "DebugMode", ")", "|", "S_00B848_IEEE_MODE", "(", "IEEEMode", ")", ";", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "Reg", "|=", "S_00B028_MEM_ORDERED", "(", "MemOrdered", ")", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "Reg", "|=", "S_00B128_MEM_ORDERED", "(", "MemOrdered", ")", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "Reg", "|=", "S_00B228_WGP_MODE", "(", "WgpMode", ")", "|", "S_00B228_MEM_ORDERED", "(", "MemOrdered", ")", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "Reg", "|=", "S_00B428_WGP_MODE", "(", "WgpMode", ")", "|", "S_00B428_MEM_ORDERED", "(", "MemOrdered", ")", ";", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "Reg", ";"], "File": "SIProgramInfo", "Func": "getPGMRSrc1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9969, "Length": 128, "Cover_Rate": 0.847682119205298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MemOpChains2", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains2", "[", "<NUM_LIT>", "]", ",", "MemOpChains2", ".", "size", "(", ")", ")", ";", "Chain", "=", "EmitTailCallStoreFPAndRetAddr", "(", "DAG", ",", "MF", ",", "Chain", ",", "LROp", ",", "FPOp", ",", "SPDiff", ",", "is<ISA_LIT>64", ",", "isDarwinABI", ",", "dl", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";"], "File": "PPCISelLowering173", "Func": "PrepareTailCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9970, "Length": 88, "Cover_Rate": 0.4731182795698925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size", "=", "atoi", "(", "value", ")", ";", "if", "(", "size", ">", "small_memory", "[", "type", "]", ".", "physical_max", ")", "error", "(", "<STR_LIT>", ",", "small_memory", "[", "type", "]", ".", "name", ")", ";", "else", "small_memory", "[", "type", "]", ".", "max", "=", "size", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "v8503", "Func": "v850_handle_memory_option", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9971, "Length": 44, "Cover_Rate": 0.4036697247706422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ImmValue", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "FirstShift", "=", "<STR_LIT>", ";", "unsigned", "SecondShift", "=", "<STR_LIT>", ";", "if", "(", "has<ISA_LIT>32r2", "(", ")", ")", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "uint64_t", "MaxShift", "=", "<NUM_LIT>", ";", "uint64_t", "ShiftValue", "=", "ImmValue", ";", "if", "(", "ImmValue", "!=", "<NUM_LIT>", ")", "ShiftValue", "=", "MaxShift", "-", "ImmValue", ";", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "DReg", ",", "SReg", ",", "ShiftValue", ",", "Inst", ".", "getLoc", "(", ")", ",", "STI", ")", ";", "return", "false", ";", "}", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "DReg", ",", "SReg", ",", "ImmValue", ",", "Inst", ".", "getLoc", "(", ")", ",", "STI", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "if", "(", "has<ISA_LIT>32", "(", ")", ")", "{", "if", "(", "ImmValue", "==", "<NUM_LIT>", ")", "{", "TOut", ".", "emitRRI", "(", "<STR_LIT>", ",", "DReg", ",", "SReg", ",", "<NUM_LIT>", ",", "Inst", ".", "getLoc", "(", ")", ",", "STI", ")", ";", "return", "false", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "FirstShift", "=", "<STR_LIT>", ";", "SecondShift", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsAsmParser (2)4", "Func": "expandRotationImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9972, "Length": 200, "Cover_Rate": 0.5050505050505051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterSet", "(", "const", "RegisterSet", "&", "RS", ")", ":", "BitVector", "(", "RS", ")", "{"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)", "Func": "RegisterSet", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 9973, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "MFI", ".", "hasVarSizedObjects", "(", ")", ";"], "File": "CSKYFrameLowering", "Func": "hasBP", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9974, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["Base", "=", "Addr", ";"], "File": "RISCVISelDAGToDAG (2)", "Func": "selectMemRegAddr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9975, "Length": 116, "Cover_Rate": 0.4566929133858268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "write_omp_entry", "(", "file", ",", "name", ",", "buf", ")", ";", "name", "=", "buf", ";", "}", "std", "::", "stringstream", "s", ";", "write_fn_proto", "(", "s", ",", "true", ",", "name", ",", "decl", ")", ";", "s", "<<", "<STR_LIT>", ";", "bool", "return_in_mem", "=", "write_return_type", "(", "s", ",", "false", ",", "result_type", ")", ";", "if", "(", "return_in_mem", ")", "argno", "=", "write_arg_type", "(", "s", ",", "<NUM_LIT>", ",", "argno", ",", "ptr_type_node", ",", "true", ")", ";", "tree", "args", "=", "TYPE_ARG_TYPES", "(", "fntype", ")", ";", "bool", "prototyped", "=", "true", ";", "if", "(", "!", "args", ")", "{", "args", "=", "DECL_ARGUMENTS", "(", "decl", ")", ";", "prototyped", "=", "false", ";", "}", "for", "(", ";", "args", "!=", "NULL_TREE", ";", "args", "=", "TREE_CHAIN", "(", "args", ")", ")", "{", "tree", "type", "=", "prototyped", "?", "TREE_VALUE", "(", "args", ")", ":", "TREE_TYPE", "(", "args", ")", ";", "argno", "=", "write_arg_type", "(", "s", ",", "<NUM_LIT>", ",", "argno", ",", "type", ",", "prototyped", ")", ";", "}", "if", "(", "stdarg_p", "(", "fntype", ")", ")", "argno", "=", "write_arg_type", "(", "s", ",", "ARG_POINTER_REGNUM", ",", "argno", ",", "ptr_type_node", ",", "true", ")", ";", "if", "(", "DECL_STATIC_CHAIN", "(", "decl", ")", "||", "cfun", "->", "machine", "->", "has_chain", ")", "write_arg_type", "(", "s", ",", "STATIC_CHAIN_REGNUM", ",", "DECL_STATIC_CHAIN", "(", "decl", ")", "?", "argno", ":", "-", "<NUM_LIT>", ",", "ptr_type_node", ",", "true", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "s", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", ";", "if", "(", "!", "crtl", "->", "is_leaf", ")", "crtl", "->", "is_leaf", "=", "leaf_function_p", "(", ")", ";", "HOST_WIDE_INT", "sz", "=", "get_frame_size", "(", ")", ";", "bool", "need_frameptr", "=", "sz", "||", "cfun", "->", "machine", "->", "has_chain", ";", "int", "alignment", "=", "crtl", "->", "stack_alignment_needed", "/", "BITS_PER_UNIT", ";", "if", "(", "!", "TARGET_SOFT_STACK", ")", "{", "if", "(", "cfun", "->", "machine", "->", "has_varadic", ")", "init_frame", "(", "file", ",", "STACK_POINTER_REGNUM", ",", "UNITS_PER_WORD", ",", "crtl", "->", "outgoing_args_size", ")", ";", "if", "(", "need_frameptr", ")", "init_frame", "(", "file", ",", "FRAME_POINTER_REGNUM", ",", "alignment", ",", "ROUND_UP", "(", "sz", ",", "GET_MODE_SIZE", "(", "DImode", ")", ")", ")", ";", "}", "else", "if", "(", "need_frameptr", "||", "cfun", "->", "machine", "->", "has_varadic", "||", "cfun", "->", "calls_alloca", "||", "(", "cfun", "->", "machine", "->", "has_simtreg", "&&", "!", "crtl", "->", "is_leaf", ")", ")", "init_softstack_frame", "(", "file", ",", "alignment", ",", "sz", ")", ";", "if", "(", "cfun", "->", "machine", "->", "has_simtreg", ")", "{", "unsigned", "HOST_WIDE_INT", "&", "simtsz", "=", "cfun", "->", "machine", "->", "simt_stack_size", ";", "unsigned", "HOST_WIDE_INT", "&", "align", "=", "cfun", "->", "machine", "->", "simt_stack_align", ";", "align", "=", "MAX", "(", "align", ",", "GET_MODE_SIZE", "(", "DImode", ")", ")", ";", "if", "(", "!", "crtl", "->", "is_leaf", "||", "cfun", "->", "calls_alloca", ")", "simtsz", "=", "HOST_WIDE_INT_M1U", ";", "if", "(", "simtsz", "==", "HOST_WIDE_INT_M1U", ")", "simtsz", "=", "nvptx_softstack_size", ";", "if", "(", "cfun", "->", "machine", "->", "has_softstack", ")", "simtsz", "+=", "POINTER_SIZE", "/", "<NUM_LIT>", ";", "simtsz", "=", "ROUND_UP", "(", "simtsz", ",", "GET_MODE_SIZE", "(", "DImode", ")", ")", ";", "if", "(", "align", ">", "GET_MODE_SIZE", "(", "DImode", ")", ")", "simtsz", "+=", "align", "-", "GET_MODE_SIZE", "(", "DImode", ")", ";", "if", "(", "simtsz", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "simtsz", ")", ";"], "ground_truth": ["}"], "File": "nvptx5", "Func": "nvptx_declare_function_name", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 9976, "Length": 473, "Cover_Rate": 0.6331994645247657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vmls_nv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ",", "(", "__builtin_neon_hi", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlsq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9977, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "int", "br_code", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "br_code", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "br_code", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "br_code", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "br_code", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ";"], "File": "KudeyarISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9978, "Length": 113, "Cover_Rate": 0.32011331444759206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "RecipOp", "=", "<STR_LIT>", ";", "else", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", ")", "RecipOp", "=", "<STR_LIT>", ";", "else", "return", "SDValue", "(", ")", ";", "TargetRecip", "Recips", "=", "DCI", ".", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "Reciprocals", ";", "if", "(", "!", "Recips", ".", "isEnabled", "(", "RecipOp", ")", ")", "return", "SDValue", "(", ")", ";", "RefinementSteps", "=", "Recips", ".", "getRefinementSteps", "(", "RecipOp", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "getRecipEstimate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9979, "Length": 112, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "XCoreTargetMachine2", "Func": "XCoreTargetMachine", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 9980, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9981, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "IndexOperand", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "WaveRelease", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ";", "bool", "WaveDone", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ";", "if", "(", "WaveDone", "&&", "!", "WaveRelease", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "OrderedCountIndex", "=", "IndexOperand", "&", "<NUM_LIT>", ";", "IndexOperand", "&=", "~", "<NUM_LIT>", ";", "unsigned", "CountDw", "=", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "{", "CountDw", "=", "(", "IndexOperand", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "IndexOperand", "&=", "~", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "if", "(", "CountDw", "<", "<NUM_LIT>", "||", "CountDw", ">", "<NUM_LIT>", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "IndexOperand", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "Instruction", "=", "IntrID", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "ShaderType", "=", "getDSShaderTypeValue", "(", "*", "MF", ")", ";", "unsigned", "Offset0", "=", "OrderedCountIndex", "<<", "<NUM_LIT>", ";", "unsigned", "Offset1", "=", "WaveRelease", "|", "(", "WaveDone", "<<", "<NUM_LIT>", ")", "|", "(", "ShaderType", "<<", "<NUM_LIT>", ")", "|", "(", "Instruction", "<<", "<NUM_LIT>", ")", ";", "if", "(", "STI", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX10", ")", "Offset1", "|=", "(", "CountDw", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Offset", "=", "Offset0", "|", "(", "Offset1", "<<", "<NUM_LIT>", ")", ";", "Register", "M0Val", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "M0Val", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ValReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "DS", "=", "BuildMI", "(", "*", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addImm", "(", "Offset", ")", ".", "cloneMemRefs", "(", "MI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "M0Val", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";"], "ground_truth": ["bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "DS", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectDSOrderedIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9982, "Length": 376, "Cover_Rate": 0.8909952606635071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FM", ".", "serializeToFaultMapSection", "(", ")", ";", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "FlagsOS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOFCOFF", ".", "emitLinkerFlagsForGlobal", "(", "FlagsOS", ",", "&", "Function", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOFCOFF", ".", "emitLinkerFlagsForGlobal", "(", "FlagsOS", ",", "&", "Global", ",", "*", "Mang", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOFCOFF", ".", "emitLinkerFlagsForGlobal", "(", "FlagsOS", ",", "&", "Alias", ",", "*", "Mang", ")", ";", "FlagsOS", ".", "flush", "(", ")", ";", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFCOFF", ".", "getDrectveSection", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitBytes", "(", "Flags", ")", ";"], "File": "X86AsmPrinter94", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9983, "Length": 218, "Cover_Rate": 0.42578125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StackAlign", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "if", "(", "Align", ">", "StackAlign", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Tmp1", ")", ";", "Tmp2", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "SDValue", "(", ")", ",", "SDLoc", "(", "Node", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Tmp1", ",", "Tmp2", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";", "}", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "EVT", "SPTy", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "SplitStack", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "unsigned", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Value", ",", "Chain", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops1", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9984, "Length": 370, "Cover_Rate": 0.43580683156654887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "startswith", "(", "s", "->", "named", ".", "name", ",", "<STR_LIT>", ")", ")", "{", "char", "*", "name", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "s", "->", "named", ".", "name", ")", "+", "<NUM_LIT>", ")", ";", "sprintf", "(", "name", ",", "<STR_LIT>", ",", "s", "->", "named", ".", "name", "+", "<NUM_LIT>", ")", ";", "return", "get_section", "(", "name", ",", "s", "->", "named", ".", "common", ".", "flags", ",", "NULL", ")", ";", "}", "if", "(", "s", "==", "data_section", ")", "return", "sdata_section", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_elf_select_rtx_section", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9985, "Length": 78, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9986, "Length": 38, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>_PREALLOC_LOAD_STORE_OPT_NAME", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9987, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListDPairSpaced", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_VectorList", ")", "return", "false", ";", "if", "(", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "isVecListDPairSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9988, "Length": 39, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fmaddsub_ps", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vfmaddsubps128_maskz", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_fmaddsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9989, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "llvm", "::", "execMayBeModifiedBeforeAnyUse", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "VReg", ",", "const", "MachineInstr", "&", "DefMI", ")", "{", "assert", "(", "MRI", ".", "isSSA", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "*", "TRI", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", ";", "auto", "*", "DefBB", "=", "DefMI", ".", "getParent", "(", ")", ";", "const", "int", "MaxUseInstScan", "=", "<NUM_LIT>", ";", "int", "NumUseInst", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "UseInst", ":", "MRI", ".", "use_nodbg_instructions", "(", "VReg", ")", ")", "{"], "ground_truth": ["if", "(", "UseInst", ".", "getParent", "(", ")", "!=", "DefBB", ")", "return", "true", ";"], "File": "SIInstrInfo111", "Func": "execMayBeModifiedBeforeAnyUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9990, "Length": 88, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "selectAddrFI", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ")", "const", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{"], "ground_truth": ["EVT", "ValTy", "=", "Addr", ".", "getValueType", "(", ")", ";"], "File": "MipsSEISelDAGToDAG33", "Func": "selectAddrFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9991, "Length": 38, "Cover_Rate": 0.6229508196721312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "nios2_legitimize_constant_address", "(", "rtx", "addr", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "addr", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "nios2_tls_symbol_p", "(", "base", ")", ")", "base", "=", "nios2_legitimize_tls_address", "(", "base", ")", ";", "else", "if", "(", "flag_pic", ")", "base", "=", "nios2_load_pic_address", "(", "base", ",", "UNSPEC_PIC_SYM", ",", "NULL_RTX", ")", ";", "else", "if", "(", "!", "nios2_large_constant_allowed", "(", ")", "&&", "nios2_symbolic_constant_p", "(", "addr", ")", ")", "return", "nios2_split_large_constant", "(", "addr", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ";", "else", "if", "(", "CONST_INT_P", "(", "addr", ")", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "addr", ")", ";", "if", "(", "SMALL_INT", "(", "val", ")", ")", "return", "addr", ";", "else", "if", "(", "!", "nios2_large_constant_allowed", "(", ")", ")", "return", "nios2_split_large_constant", "(", "addr", ",", "gen_reg_rtx", "(", "Pmode", ")", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_legitimize_constant_address", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 9992, "Length": 125, "Cover_Rate": 0.6613756613756614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", ":", "predecessors", "(", "Root", ")", ")", "if", "(", "Set", ".", "insert", "(", "I", ")", ")", "DFS", "(", "I", ",", "Set", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues", "Func": "DFS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 9993, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttsd_si64", "(", "__m128d", "__A", ")", "{", "long", "long", "result", "=", "(", "(", "__v2df", ")", "__A", ")", "[", "<NUM_LIT>", "]", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cvttsd_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9994, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_fmsub_ph", "(", "__mmask8", "__U", ",", "__m128h", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmsubph128_maskz", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_fmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 9995, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Scale", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "is<ISA_LIT>LowRegister", "(", "U", ".", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "break", ";", "}", "if", "(", "!", "NewOpc", ")", "continue", ";", "unsigned", "UserOffset", "=", "getUserOffset", "(", "U", ")", ";", "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "Bits", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "!", "U", ".", "KnownAlignment", ")", "MaxOffs", "-=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "isCPEntryInRange", "(", "U", ".", "MI", ",", "UserOffset", ",", "U", ".", "CPEMI", ",", "MaxOffs", ",", "false", ",", "true", ")", ")", "{"], "File": "ARMConstantIslandPass16", "Func": "optimizeThumb2Instructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9996, "Length": 108, "Cover_Rate": 0.36486486486486486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG (2)", "Func": "selectAddrRegReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9997, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosMCCodeEmitter", "Func": "~PatmosMCCodeEmitter", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 9998, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";"], "File": "MVEGatherScatterLowering4", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 9999, "Length": 121, "Cover_Rate": 0.3954248366013072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Odd", "=", "Const", "[", "<NUM_LIT>", "]", ";", "Const", ".", "lshrInPlace", "(", "<NUM_LIT>", ")", ";", "SDValue", "Half", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ",", "DAG", ".", "getConstant", "(", "Const", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Double", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Half", ",", "Half", ")", ";", "if", "(", "Odd", ")", "{"], "ground_truth": ["Double", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Double", ",", "N0", ")", ";"], "File": "Z80oldISelLowering", "Func": "combineMul", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10000, "Length": 82, "Cover_Rate": 0.3813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetInstSeqLs", "(", "Imm", ">>", "Shamt", ",", "RemSize", "-", "Shamt", ",", "SeqLs", ")", ";", "AddInstr", "(", "SeqLs", ",", "Inst", "(", "SLL", ",", "Shamt", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAnalyzeImmediate10", "Func": "GetInstSeqLsSLL", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10001, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vfmaq_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_neon_vfmav8hf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vfmaq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10002, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "EVT", "RegVT", "=", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "MemVT", "=", "Ld", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "dl", "(", "Ld", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "<STR_LIT>", "Ext", "=", "Ld", "->", "getExtensionType", "(", ")", ";", "bool", "Fast", ";", "if", "(", "RegVT", ".", "is256BitVector", "(", ")", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "Ext", "==", "<STR_LIT>", "&&", "(", "(", "Ld", "->", "isNonTemporal", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", "&&", "Ld", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "||", "(", "TLI", ".", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "RegVT", ",", "*", "Ld", "->", "getMemOperand", "(", ")", ",", "&", "Fast", ")", "&&", "!", "Fast", ")", ")", ")", "{", "unsigned", "NumElems", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "HalfOffset", "=", "<NUM_LIT>", ";", "SDValue", "Ptr1", "=", "Ld", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["SDValue", "Ptr2", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr1", ",", "HalfOffset", ",", "dl", ")", ";"], "File": "X86ISelLowering125", "Func": "combineLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10003, "Length": 188, "Cover_Rate": 0.3381294964028777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqrdmulh_lanev4hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrdmulh_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10004, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "T", "(", "TT", ")", ";", "if", "(", "T", ".", "isOSDarwin", "(", ")", ")", "RM", "=", "Reloc", "::", "DynamicNoPIC", ";", "else", "RM", "=", "Reloc", "::", "Static", ";", "}", "if", "(", "CM", "==", "CodeModel", "::", "Default", ")", "{", "Triple", "T", "(", "TT", ")", ";", "if", "(", "!", "T", ".", "isOSDarwin", "(", ")", "&&", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", ")", "CM", "=", "CodeModel", "::", "Medium", ";", "}", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc18", "Func": "createPPCMCCodeGenInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10005, "Length": 84, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_max_epu8", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pmaxub256", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_max_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10006, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "<ISA_LIT>StackCacheAnalysisInfo", ">", "(", ")", ";"], "ground_truth": ["ModulePass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "PatmosStackCacheAnalysis", "Func": "getAnalysisUsage", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10007, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "X86AsmParser (2)2", "Func": "addImmOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10008, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>DAGToDAGISel", "::", "getUNDEF", "(", "const", "SDLoc", "&", "DL", ",", "EVT", "VT", ")", "const", "{", "SDNode", "*", "N", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "VT", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG (2)1", "Func": "getUNDEF", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10009, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "machine_mode", "compare_mode", "=", "GET_MODE", "(", "op0", ")", ";", "machine_mode", "result_mode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx", "compare_rtx", ";", "rtx", "cmove_rtx", ";", "rtx", "clobber_rtx", ";", "if", "(", "!", "can_create_pseudo_p", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "(", "compare_mode", "==", "result_mode", "||", "(", "compare_mode", "==", "SFmode", "&&", "result_mode", "==", "DFmode", ")", "||", "(", "compare_mode", "==", "DFmode", "&&", "result_mode", "==", "SFmode", ")", ")", ")", "return", "false", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "GE", ":", "case", "GT", ":"], "ground_truth": ["break", ";"], "File": "rs6000", "Func": "rs6000_maybe_emit_fp_cmove", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10010, "Length": 103, "Cover_Rate": 0.4557522123893805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64Bit", ")", ",", "DataLayout", "(", "Subtarget", ".", "getTargetDataString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "JITInfo", "(", "*", "this", ",", "is64Bit", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PPCTargetMachine64", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10011, "Length": 122, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "RHSC", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "RHSC", "<", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG86", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10012, "Length": 67, "Cover_Rate": 0.3435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewOpcode", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NegVal", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NegVal", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineFMADDSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10013, "Length": 129, "Cover_Rate": 0.6172248803827751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MCPhysReg", "Reg", "=", "MFI", "->", "getVGPRToAGPRSpill", "(", "Index", ",", "Lane", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "return", "MachineInstrBuilder", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "auto", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "Dst", "=", "IsStore", "?", "Reg", ":", "ValueReg", ";", "unsigned", "Src", "=", "IsStore", "?", "ValueReg", ":", "Reg", ";"], "ground_truth": ["unsigned", "Opc", "=", "(", "IsStore", "^", "TRI", "->", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SIRegisterInfo111", "Func": "spillVGPRtoAGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10014, "Length": 136, "Cover_Rate": 0.6355140186915887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "Op2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Op2", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "FromReg", "=", "Op2", ".", "getReg", "(", ")", ";", "unsigned", "ToReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "FromReg", ")", "!=", "MRI", ".", "getRegClass", "(", "ToReg", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "ReplaceDominatedUses", "(", "MBB", ",", "MI", ",", "FromReg", ",", "ToReg", ",", "MRI", ",", "MDT", ")", ";", "}", "case", "MachineOperand", "::", "MO_FrameIndex", ":", "return", "false", ";", "default", ":"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "WebAssemblyStoreResults", "Func": "optimizeCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10015, "Length": 105, "Cover_Rate": 0.4449152542372881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "VL", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "VL", "=", "N", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectVLOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10016, "Length": 46, "Cover_Rate": 0.6133333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "I", ".", "isCopy", "(", ")", ")", "return", "selectCOPY", "(", "I", ")", ";", "return", "true", ";", "}", "switch", "(", "I", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "selectImpl", "(", "I", ",", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_ADD", ":", "return", "selectG_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTTOPTR", ":", "case", "TargetOpcode", "::", "G_BITCAST", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", ":", "return", "selectG_INTRIN<ISA_LIT>C", "(", "I", ",", "CoverageInfo", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", ":"], "File": "AMDGPUInstructionSelector12", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10017, "Length": 148, "Cover_Rate": 0.8087431693989071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "SNESFrameLowering", "Func": "emitEpilogue", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10018, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Subtarget", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "MSP430ISelDAGToDAG42", "Func": "MSP430DAGToDAGISel", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10019, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getGDSSize", "(", ")", "const", "{", "return", "GDSSize", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "getGDSSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10020, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldFormOverflowOp", "(", "unsigned", "Opcode", ",", "EVT", "VT", ",", "bool", "MathUsed", ")", "const", "override", "{"], "ground_truth": ["return", "TargetLowering", "::", "shouldFormOverflowOp", "(", "Opcode", ",", "VT", ",", "true", ")", ";"], "File": "SystemZISelLowering41", "Func": "shouldFormOverflowOp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10021, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "XNCMSelectionDAGInfo", "Func": "XNCMSelectionDAGInfo", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10022, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshrntq_m_n_uv4si", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshrntq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10023, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "TlsGetAddr", "=", "OutContext", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "const", "Module", "*", "M", "=", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "(", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "!", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "(", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "!", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "is32BitELFABI", "(", ")", "&&", "isPositionIndependent", "(", ")", ")", "Kind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "const", "MCExpr", "*", "TlsRef", "=", "MCSymbolRefExpr", "::", "create", "(", "TlsGetAddr", ",", "Kind", ",", "OutContext", ")", ";"], "ground_truth": ["if", "(", "Kind", "==", "MCSymbolRefExpr", "::", "VK_PLT", "&&", "Subtarget", "->", "isSecurePlt", "(", ")", "&&", "M", "->", "getPICLevel", "(", ")", "==", "PICLevel", "::", "BigPIC", ")", "TlsRef", "=", "MCBinaryExpr", "::", "createAdd", "(", "TlsRef", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "OutContext", ")", ",", "OutContext", ")", ";"], "File": "PPCAsmPrinter112", "Func": "EmitTlsCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10024, "Length": 235, "Cover_Rate": 0.6791907514450867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeU4ImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "decodeUImmOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler12", "Func": "decodeU4ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10025, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mem", "=", "adjust_address", "(", "m_tramp", ",", "ptr_mode", ",", "TRAMPOLINE_SIZE", "-", "ptr_mode_size", ")", ";", "emit_move_insn", "(", "mem", ",", "chaddr", ")", ";", "begin_addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["end_addr", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ",", "TRAMPOLINE_SIZE", ")", ")", ";"], "File": "tilepro2", "Func": "tilepro_trampoline_init", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10026, "Length": 55, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPCRelLabel19", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "MCE", ")", "return", "true", ";"], "File": "ARM64AsmParser", "Func": "isPCRelLabel19", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10027, "Length": 39, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpcsq_m", "(", "uint32x4_t", "__a", ",", "uint32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vcmpcsq_m_n_u32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpcsq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10028, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v16qu", "__pkperm", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["__result", "=", "(", "__v4si", ")", "vec_perm", "(", "(", "__v16qu", ")", "__temp", ",", "(", "__v16qu", ")", "__vzero", ",", "__pkperm", ")", ";"], "File": "emmintrin2", "Func": "_mm_cvtpd_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10029, "Length": 58, "Cover_Rate": 0.3431952662721893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "*", "a", "&&", "*", "b", ")", "{", "if", "(", "letter", "(", "*", "a", ")", "&&", "digit", "(", "*", "b", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "digit", "(", "*", "a", ")", "&&", "letter", "(", "*", "b", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "*", "a", "!=", "*", "b", ")", "return", "*", "a", "-", "*", "b", ";"], "ground_truth": ["a", "++", ";"], "File": "gen-avr-mmcu-texi2", "Func": "comparator", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10030, "Length": 62, "Cover_Rate": 0.5210084033613446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{"], "ground_truth": ["FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "PPCInstrInfo32", "Func": "isStoreToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10031, "Length": 86, "Cover_Rate": 0.5088757396449705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_neon_vdup_nv4hi", "(", "(", "__builtin_neon_hi", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmov_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10032, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "<ISA_LIT>ISelAddressMode", "AM", "(", "<ISA_LIT>ISelAddressMode", "::", "PCI", ")", ";", "if", "(", "!", "matchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "if", "(", "!", "AM", ".", "isPCRelative", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "AM", ".", "hasIndexReg", "(", ")", ")", "{"], "File": "M680x0ISelDAGToDAG", "Func": "SelectPCI", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10033, "Length": 63, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "FLOAT_EXTEND", ":", "case", "FLOAT_TRUNCATE", ":", "case", "FLOAT", ":", "case", "UNSIGNED_FLOAT", ":", "case", "FIX", ":", "case", "UNSIGNED_FIX", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "PLUS", ":", "if", "(", "mode", "==", "TImode", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "break", ";", "case", "MULT", ":", "cost", "=", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "SImode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "cost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "val", ">", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", ")", "cost", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "spu1", "Func": "spu_rtx_costs", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10034, "Length": 211, "Cover_Rate": 0.41453831041257366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", ",", "DestVT", ";", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Op", "->", "getType", "(", ")", ",", "true", ")", ";", "DestVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ",", "true", ")", ";"], "ground_truth": ["if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "MipsFastISel19", "Func": "selectTrunc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10035, "Length": 56, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BaseInstrInfo", "::", "getUnconditionalBranch", "(", "MCInst", "&", "Branch", ",", "const", "MCSymbolRefExpr", "*", "BranchTarget", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb", "(", ")", ")", "Branch", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "Branch", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "Branch", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "BranchTarget", ")", ")", ";", "Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMBaseInstrInfo106", "Func": "getUnconditionalBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10036, "Length": 91, "Cover_Rate": 0.91, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VF", "=", "cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "||", "Opcode", "==", "Instruction", "::", "FCmp", ")", "{", "unsigned", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "if", "(", "I", "!=", "nullptr", ")", "{", "switch", "(", "cast", "<", "CmpInst", ">", "(", "I", ")", "->", "getPredicate", "(", ")", ")", "{", "case", "CmpInst", "::", "Predicate", "::", "ICMP_NE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_UGE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_ULE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_SGE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_SLE", ":", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "Predicate", "::", "FCMP_ONE", ":", "case", "CmpInst", "::", "Predicate", "::", "FCMP_ORD", ":", "case", "CmpInst", "::", "Predicate", "::", "FCMP_UEQ", ":", "case", "CmpInst", "::", "Predicate", "::", "FCMP_UNO", ":", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "}", "unsigned", "CmpCostPerVector", "=", "(", "ValTy", "->", "getScalarType", "(", ")", "->", "isFloatTy", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "NumVecs_cmp", "=", "getNumVectorRegs", "(", "ValTy", ")", ";"], "ground_truth": ["unsigned", "Cost", "=", "(", "NumVecs_cmp", "*", "(", "CmpCostPerVector", "+", "PredicateExtraCost", ")", ")", ";"], "File": "SystemZTargetTransformInfo1", "Func": "getCmpSelInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10037, "Length": 178, "Cover_Rate": 0.358148893360161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "TargetJT", ",", "Index", ")", ";", "}", "assert", "(", "(", "NumEntries", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "SDValue", "ScaledIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Index", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "TargetJT", ",", "ScaledIndex", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering (2)1", "Func": "LowerBR_JT", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10038, "Length": 76, "Cover_Rate": 0.3377777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vmla_nv4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ",", "(", "__builtin_neon_si", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlaq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10039, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "data_ref_p", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "da_p", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10040, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "(", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SUBREG", ")", ")", "{", "if", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", ")", "cost", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "{"], "ground_truth": ["if", "(", "optimize", ">", "<NUM_LIT>", "&&", "io_address_operand", "(", "x", ",", "QImode", ")", ")", "cost", "=", "<NUM_LIT>", ";"], "File": "avr4", "Func": "avr_address_cost", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10041, "Length": 89, "Cover_Rate": 0.664179104477612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addACC64DSPAsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getACC64DSPReg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser1", "Func": "addACC64DSPAsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10042, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "GSD", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "shouldEmitFixup", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["else", "if", "(", "shouldEmitPCReloc", "(", "GV", ")", ")", "return", "buildPCRelGlobalAddress", "(", "DAG", ",", "GV", ",", "DL", ",", "GSD", "->", "getOffset", "(", ")", ",", "PtrVT", ",", "<ISA_LIT>InstrInfo", "::", "MO_REL32", ")", ";"], "File": "SIISelLowering114", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10043, "Length": 81, "Cover_Rate": 0.3127413127413127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Base", ".", "Reg", "!=", "<NUM_LIT>", ";", "}", "else", "{", "return", "Base", ".", "FI", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyFastISel11", "Func": "isSet", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10044, "Length": 18, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "RHS", "=", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "CCMIOpc", "==", "TargetOpcode", "::", "G_FCMP", ")", "{", "emitFPCompare", "(", "LHS", ",", "RHS", ",", "MIB", ")", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "changeFCMPPredTo<ISA_LIT>CC", "(", "Pred", ",", "CC1", ",", "CC2", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "CC1", ")", ".", "addMBB", "(", "DestMBB", ")", ";", "if", "(", "CC2", "!=", "<STR_LIT>", ")", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "CC2", ")", ".", "addMBB", "(", "DestMBB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "auto", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ",", "MRI", ")", ";", "MachineInstr", "*", "LHSMI", "=", "getDefIgnoringCopies", "(", "LHS", ",", "MRI", ")", ";", "if", "(", "VRegAndVal", "&&", "LHSMI", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_AND", ")", "{", "int64_t", "C", "=", "VRegAndVal", "->", "Value", ";", "if", "(", "C", "==", "-", "<NUM_LIT>", "&&", "Pred", "==", "CmpInst", "::", "ICMP_SGT", ")", "{", "uint64_t", "Bit", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "emitTestBit", "(", "LHS", ",", "Bit", ",", "false", ",", "DestMBB", ",", "MIB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "C", "==", "<NUM_LIT>", "&&", "Pred", "==", "CmpInst", "::", "ICMP_SLT", ")", "{", "uint64_t", "Bit", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "emitTestBit", "(", "LHS", ",", "Bit", ",", "true", ",", "DestMBB", ",", "MIB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "VRegAndVal", ")", "{", "std", "::", "swap", "(", "RHS", ",", "LHS", ")", ";", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ",", "MRI", ")", ";", "LHSMI", "=", "getDefIgnoringCopies", "(", "LHS", ",", "MRI", ")", ";", "}", "if", "(", "!", "VRegAndVal", "||", "VRegAndVal", "->", "Value", "!=", "<NUM_LIT>", ")", "{", "auto", "Pred", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "emitIntegerCompare", "(", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MIB", ")", ";", "const", "<STR_LIT>", "CC", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "Pred", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "CC", ")", ".", "addMBB", "(", "DestMBB", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "tryOptAndIntoCompareBranch", "(", "LHSMI", ",", "VRegAndVal", "->", "Value", ",", "Pred", ",", "DestMBB", ",", "MIB", ")", ")", "{", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "RegisterBank", "&", "RB", "=", "*", "RBI", ".", "getRegBank", "(", "LHS", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "RB", ".", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Pred", "!=", "CmpInst", "::", "ICMP_NE", "&&", "Pred", "!=", "CmpInst", "::", "ICMP_EQ", ")", "return", "false", ";"], "ground_truth": ["const", "unsigned", "CmpWidth", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", ";"], "File": "AArch64InstructionSelector6", "Func": "selectCompareBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10045, "Length": 505, "Cover_Rate": 0.6584093872229465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "case", "RS6000_BIF_XVSQRTDP", ":", "if", "(", "!", "RS6000_RECIP_AUTO_RSQRTE_P", "(", "V2DFmode", ")", ")", "return", "NULL_TREE", ";"], "ground_truth": ["return", "rs6000_builtin_decls", "[", "RS6000_BIF_RSQRT_2DF", "]", ";"], "File": "rs6000-builtin", "Func": "rs6000_builtin_reciprocal", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10046, "Length": 28, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isVCSrcF64", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcV2FP32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10047, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Base", ",", "Offset", ";", "unsigned", "Opc", ";", "std", "::", "tie", "(", "Opc", ",", "Base", ",", "Offset", ")", "=", "findAddrModeSVELoadStore", "(", "N", ",", "Opc_rr", ",", "Opc_ri", ",", "N", "->", "getOperand", "(", "IsIntr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Scale", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "IsIntr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "Base", ",", "Offset", ",", "Chain", "}", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDNode", "*", "Load", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "ResTys", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "+", "i", ",", "DL", ",", "VT", ",", "SuperReg", ")", ")", ";", "unsigned", "ChainIdx", "=", "NumVecs", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "ChainIdx", ")", ",", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelDAGToDAG1", "Func": "SelectPredicatedLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10048, "Length": 202, "Cover_Rate": 0.8015873015873016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_prpage_to", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10049, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HARD_REG_SET", "cc", ";", "int", "i", ";", "reg_class_t", "best", "=", "NO_REGS", ";", "unsigned", "int", "best_size", "=", "<NUM_LIT>", ";", "if", "(", "original_class", "==", "limiting_class", ")", "return", "original_class", ";", "cc", "=", "reg_class_contents", "[", "original_class", "]", "&", "reg_class_contents", "[", "limiting_class", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "LIM_REG_CLASSES", ";", "i", "++", ")", "{", "if", "(", "hard_reg_set_subset_p", "(", "reg_class_contents", "[", "i", "]", ",", "cc", ")", ")", "if", "(", "best_size", "<", "reg_class_size", "[", "i", "]", ")", "{", "best", "=", "(", "reg_class_t", ")", "i", ";", "best_size", "=", "reg_class_size", "[", "i", "]", ";", "}", "}"], "ground_truth": ["if", "(", "best", "==", "NO_REGS", ")", "return", "returned_if_empty", ";"], "File": "m32c", "Func": "reduce_class", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10050, "Length": 99, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "VideocoreTargetMachine", "Func": "getFrameLowering", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10051, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";"], "ground_truth": ["ImmBranches", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass38", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10052, "Length": 226, "Cover_Rate": 0.37666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "machine_function", "GTY", "(", "(", ")", ")", "{", "int", "ra_needs_full_frame", ";", "struct", "rtx_def", "*", "eh_stack_adjust", ";", "int", "interrupt_handler", ";"], "ground_truth": ["}"], "File": "mt", "Func": "GTY", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10053, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "is64bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "Op1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Op2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1", ")", ".", "addReg", "(", "Op2", ")", ")", ";"], "File": "ARMFastISel15", "Func": "SelectBinaryFPOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10054, "Length": 109, "Cover_Rate": 0.41762452107279696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_FDIVD", ":", "case", "TYPE_FSQRTS", ":", "case", "TYPE_FSQRTD", ":", "case", "TYPE_NEON_FP_SQRT_S", ":", "case", "TYPE_NEON_FP_SQRT_D", ":", "case", "TYPE_NEON_FP_SQRT_S_Q", ":", "case", "TYPE_NEON_FP_SQRT_D_Q", ":", "case", "TYPE_NEON_FP_DIV_S", ":", "case", "TYPE_NEON_FP_DIV_D", ":", "case", "TYPE_NEON_FP_DIV_S_Q", ":", "case", "TYPE_NEON_FP_DIV_D_Q", ":"], "ground_truth": ["return", "false", ";"], "File": "aarch64", "Func": "aarch64_sched_can_speculate_insn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10055, "Length": 36, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "MBB", "->", "rend", "(", ")", ";", "if", "(", "E", "==", "B", ")", "return", "false", ";", "++", "B", ";", "for", "(", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "B", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "definesRegister", "(", "reg", ")", ")", "{", "return", "true", ";", "}", "if", "(", "I", "->", "readsRegister", "(", "reg", ")", "&&", "(", "<STR_LIT>", "(", "&", "*", "I", ")", "||", "I", "->", "mayStore", "(", ")", ")", ")", "{", "canBeSpilled", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "CheckSpillAfterDef", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10056, "Length": 87, "Cover_Rate": 0.6796875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "{", "IsExtern", "=", "<NUM_LIT>", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "getSymbol", "(", ")", ".", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";"], "File": "PPCMachObjectWriter20", "Func": "RecordPPCRelocation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10057, "Length": 124, "Cover_Rate": 0.31313131313131315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getImm", "(", "const", "SDNode", "*", "Node", ",", "uint64_t", "Imm", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SystemZISelDAGToDAG1", "Func": "getImm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10058, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ECLairTargetMachine", "Func": "LLVMInitializeECLairTarget", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10059, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "V0", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "V0", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "V0", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "ground_truth": ["if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";"], "File": "MipsISelLowering (2)", "Func": "LowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10060, "Length": 160, "Cover_Rate": 0.35634743875278396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SLT", "==", "<STR_LIT>", ")", "return", "LT", ".", "first", "*", "NElts", "*", "get64BitInstrCost", "(", ")", ";", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "SLT", "==", "<STR_LIT>", ")", "NElts", "=", "(", "NElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "InstRate", "=", "getQuarterRateInstrCost", "(", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "InstRate", "=", "ST", "->", "hasFastFMAF32", "(", ")", "?", "getHalfRateInstrCost", "(", ")", ":", "getQuarterRateInstrCost", "(", ")", ";", "}", "return", "LT", ".", "first", "*", "NElts", "*", "InstRate", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo44", "Func": "getIntrinsicInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10061, "Length": 80, "Cover_Rate": 0.33195020746887965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MVT", "Ty", ":", "Types", ")", "Returns", ".", "push_back", "(", "MVT2WasmType", "(", "Ty", ")", ")", ";"], "ground_truth": ["cast", "<", "MCSymbolWasm", ">", "(", "Symbol", ")", "->", "setReturns", "(", "std", "::", "move", "(", "Returns", ")", ")", ";"], "File": "WebAssemblyTargetStreamer16", "Func": "emitResult", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10062, "Length": 35, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "doubleword_aligned_p", "=", "tilepro_function_arg_boundary", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "BITS_PER_WORD", ";", "if", "(", "doubleword_aligned_p", ")", "cum", "+=", "cum", "&", "<NUM_LIT>", ";", "if", "(", "(", "cum", "+", "(", "byte_size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ">", "TILEPRO_NUM_ARG_REGS", ")", "return", "NULL_RTX", ";"], "ground_truth": ["return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "cum", ")", ";"], "File": "tilepro", "Func": "tilepro_function_arg", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10063, "Length": 56, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittleEndian", "?", "i", ":", "<NUM_LIT>", "-", "i", ";"], "ground_truth": ["Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "SparcAsmBackend8", "Func": "applyFixup", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10064, "Length": 48, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Waste", ";", "++", "i", ")", "Reg", "=", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ";", "if", "(", "!", "Reg", ")", "return", ";", "unsigned", "Excess", "=", "<NUM_LIT>", "*", "(", "<STR_LIT>", "-", "Reg", ")", ";", "const", "unsigned", "NSAAOffset", "=", "State", "->", "getNextStackOffset", "(", ")", ";", "if", "(", "NSAAOffset", "!=", "<NUM_LIT>", "&&", "Size", ">", "Excess", ")", "{", "while", "(", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ")", ";", "return", ";", "}", "unsigned", "ByValRegBegin", "=", "Reg", ";", "unsigned", "ByValRegEnd", "=", "std", "::", "min", "<", "unsigned", ">", "(", "Reg", "+", "Size", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "State", "->", "addInRegsParamInfo", "(", "ByValRegBegin", ",", "ByValRegEnd", ")", ";", "for", "(", "unsigned", "i", "=", "Reg", "+", "<NUM_LIT>", ";", "i", "!=", "ByValRegEnd", ";", "++", "i", ")", "State", "->", "AllocateReg", "(", "GPRArgRegs", ")", ";", "Size", "=", "std", "::", "max", "<", "int", ">", "(", "Size", "-", "Excess", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "HandleByVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10065, "Length": 148, "Cover_Rate": 0.6788990825688074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fndecl", "!=", "NULL_TREE", "&&", "TREE_CODE", "(", "fndecl", ")", "==", "FUNCTION_DECL", ")", "call_abi", "=", "ix86_function_abi", "(", "fndecl", ")", ";", "else", "call_abi", "=", "ix86_function_type_abi", "(", "fndecl", ")", ";"], "ground_truth": ["if", "(", "TARGET_64BIT", "&&", "call_abi", "==", "MS_ABI", ")", "return", "<NUM_LIT>", ";"], "File": "i386", "Func": "ix86_reg_parm_stack_space", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10066, "Length": 39, "Cover_Rate": 0.6964285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LSHIFTRT", ":", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "||", "!", "IN_RANGE", "(", "INTVAL", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "case", "IOR", ":", "case", "XOR", ":", "case", "AND", ":", "if", "(", "!", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "break", ";", "case", "NEG", ":", "case", "NOT", ":", "break", ";", "case", "REG", ":", "return", "true", ";", "case", "MEM", ":", "case", "CONST_INT", ":", "return", "REG_P", "(", "dst", ")", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "(", "GET_CODE", "(", "src", ")", "!=", "AND", "||", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "NOT", "||", "!", "REG_P", "(", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "false", ";", "if", "(", "(", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "DImode", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "||", "(", "GET_CODE", "(", "src", ")", "!=", "NEG", "&&", "GET_CODE", "(", "src", ")", "!=", "NOT", "&&", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "DImode", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "i3866", "Func": "dimode_scalar_to_vector_candidate_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10067, "Length": 273, "Cover_Rate": 0.6911392405063291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "continue", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", ";", "i", "!=", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "getMBB", "(", ")", "==", "OrigMBB", ")", "{", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "&", "MI", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";"], "ground_truth": ["break", ";"], "File": "PPCMachineBasicBlockUtils", "Func": "addIncomingValuesToPHIs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10068, "Length": 102, "Cover_Rate": 0.6710526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "report_not_enum", "(", "location_t", "location", ",", "tree", "fndecl", ",", "unsigned", "int", "argno", ",", "HOST_WIDE_INT", "actual", ",", "tree", "enumtype", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "actual", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ",", "enumtype", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "report_not_enum", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10069, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "auto", "IsHazardFn", "=", "[", "InstType", ",", "&", "IsHazardInst", "]", "(", "MachineInstr", "*", "I", ")", "{", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "false", ";", "auto", "IsHazardFn", "=", "[", "InstType", ",", "IsHazardInst", "]", "(", "MachineInstr", "*", "I", ")", "{", "auto", "InstType2", "=", "IsHazardInst", "(", "I", ")", ";", "return", "InstType2", "&&", "InstType", "!=", "InstType2", ";", "}", ";", "auto", "IsExpiredFn", "=", "[", "InstType", ",", "&", "IsHazardInst", "]", "(", "MachineInstr", "*", "I", ",", "int", ")", "{", "if", "(", "!", "I", ")", "return", "false", ";", "auto", "InstType2", "=", "IsHazardInst", "(", "I", ")", ";", "if", "(", "InstType", "==", "InstType2", ")", "return", "true", ";", "return", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer12", "Func": "fixLdsBranchVmemWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10070, "Length": 138, "Cover_Rate": 0.3424317617866005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtpd2uqq128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin4", "Func": "_mm_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10071, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "unsigned", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "else", "{", "unsigned", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "unsigned", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering33", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10072, "Length": 289, "Cover_Rate": 0.3141304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>SETargetLowering", "::", "emitCapEqual", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "bool", "is64", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "Op", "=", "Subtarget", ".", "useCheriExactEquals", "(", ")", "?", "(", "is64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "is64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";"], "File": "MipsSEISelLowering41", "Func": "emitCapEqual", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10073, "Length": 65, "Cover_Rate": 0.47794117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_s8", "(", "int8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int8x16_t", ")", "__builtin_neon_vdup_nv16qi", "(", "(", "__builtin_neon_qi", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vdupq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10074, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addPostRegAlloc", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "PTXTargetMachine", "Func": "addPostRegAlloc", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10075, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTargetMM", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "<<", "<NUM_LIT>", ";"], "File": "MipsDisassembler10", "Func": "DecodeBranchTargetMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10076, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "getAddrModeUPBits", "(", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ")", ")", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "OpIdx", "+", "<NUM_LIT>", ")", ";", "unsigned", "NumRegs", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "OpIdx", "+", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "++", "NumRegs", ";", "}"], "ground_truth": ["Binary", "|=", "NumRegs", "*", "<NUM_LIT>", ";"], "File": "ARMCodeEmitter25", "Func": "emitVFPLoadStoreMultipleInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10077, "Length": 111, "Cover_Rate": 0.502262443438914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlaldavaxq_p_u32", "(", "uint64_t", "__a", ",", "uint32x4_t", "__b", ",", "uint32x4_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmlaldavaxq_p_uv4si", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaldavaxq_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10078, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "MI", ".", "getNumOperands", "(", ")", ">", "OpNo", "+", "<NUM_LIT>", ")", "&&", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "FrameReg", "=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "else", "FrameReg", "=", "<STR_LIT>", ";", "}", "}", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "<ISA_LIT>16InstrInfo", "::", "validImmediate", "(", "MI", ".", "getOpcode", "(", ")", ",", "FrameReg", ",", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewImm", ";", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FrameReg", "=", "TII", ".", "loadImmediate", "(", "FrameReg", ",", "Offset", ",", "MBB", ",", "II", ",", "DL", ",", "NewImm", ")", ";", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "NewImm", ")", ";", "IsKill", "=", "true", ";", "}", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "IsKill", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "Mips16RegisterInfo", "Func": "eliminateFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10079, "Length": 239, "Cover_Rate": 0.5717703349282297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CheckReturn", "(", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "ArgsFlags", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "ArgsFlags", ")", ";", "bool", "Return", "=", "CCState", "::", "CheckReturn", "(", "ArgsFlags", ",", "Fn", ")", ";"], "ground_truth": ["OriginalArgWasF128", ".", "clear", "(", ")", ";"], "File": "MipsISelLowering127", "Func": "CheckReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10080, "Length": 38, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{"], "File": "SICMCCodeEmitter", "Func": "EmitInstruction", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10081, "Length": 32, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printDstIdx8", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printDstIdx", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "X86ATTInstPrinter (2)", "Func": "printDstIdx8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10082, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "auto", "&", "Loc", ":", "RVLocs", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Loc", ".", "getLocReg", "(", ")", ",", "Loc", ".", "getValVT", "(", ")", ",", "InGlue", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "LC3ISelLowering", "Func": "LowerCallResult", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10083, "Length": 73, "Cover_Rate": 0.4620253164556962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base_FrameIndex", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ":", "AM", ".", "Base_Reg", ";", "Scale", "=", "getI8Imm", "(", "AM", ".", "Scale", ",", "DL", ")", ";", "Index", "=", "AM", ".", "IndexReg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getTargetBlockAddress", "(", "AM", ".", "BlockAddr", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Disp", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "AM", ".", "Segment", ".", "getNode", "(", ")", ")", "Segment", "=", "AM", ".", "Segment", ";", "else", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG110", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10084, "Length": 259, "Cover_Rate": 0.8491803278688524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V1", "=", "convertToScalableVector", "(", "ContainerVT", ",", "V1", ",", "DAG", ",", "Subtarget", ")", ";", "assert", "(", "Lane", "<", "(", "int", ")", "NumElts", "&&", "<STR_LIT>", ")", ";", "SDValue", "Gather", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "DL", ",", "XLenVT", ")", ",", "TrueMask", ",", "VL", ")", ";", "return", "convertFromScalableVector", "(", "VT", ",", "Gather", ",", "DAG", ",", "Subtarget", ")", ";", "}", "}", "bool", "IsSelect", "=", "all_of", "(", "enumerate", "(", "SVN", "->", "getMask", "(", ")", ")", ",", "[", "&", "]", "(", "const", "auto", "&", "MaskIdx", ")", "{", "int", "MaskIndex", "=", "MaskIdx", ".", "value", "(", ")", ";", "return", "MaskIndex", "<", "<NUM_LIT>", "||", "MaskIdx", ".", "index", "(", ")", "==", "(", "unsigned", ")", "MaskIndex", "%", "NumElts", ";", "}", ")", ";", "assert", "(", "!", "V1", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ">", "MaskVals", ";", "SmallVector", "<", "SDValue", ">", "GatherIndicesLHS", ",", "GatherIndicesRHS", ";", "bool", "SwapOps", "=", "DAG", ".", "isSplatValue", "(", "V2", ")", "&&", "!", "DAG", ".", "isSplatValue", "(", "V1", ")", ";", "bool", "InvertMask", "=", "IsSelect", "==", "SwapOps", ";", "for", "(", "int", "MaskIndex", ":", "SVN", "->", "getMask", "(", ")", ")", "{", "bool", "SelectMaskVal", "=", "(", "MaskIndex", "<", "(", "int", ")", "NumElts", ")", "^", "InvertMask", ";", "MaskVals", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "SelectMaskVal", ",", "DL", ",", "XLenVT", ")", ")", ";", "if", "(", "!", "IsSelect", ")", "{", "bool", "IsLHSOrUndefIndex", "=", "MaskIndex", "<", "(", "int", ")", "NumElts", ";", "GatherIndicesLHS", ".", "push_back", "(", "IsLHSOrUndefIndex", "&&", "MaskIndex", ">=", "<NUM_LIT>", "?", "DAG", ".", "getConstant", "(", "MaskIndex", ",", "DL", ",", "XLenVT", ")", ":", "DAG", ".", "getUNDEF", "(", "XLenVT", ")", ")", ";", "GatherIndicesRHS", ".", "push_back", "(", "IsLHSOrUndefIndex", "?", "DAG", ".", "getUNDEF", "(", "XLenVT", ")", ":", "DAG", ".", "getConstant", "(", "MaskIndex", "-", "NumElts", ",", "DL", ",", "XLenVT", ")", ")", ";", "}", "}", "if", "(", "SwapOps", ")", "{", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "std", "::", "swap", "(", "GatherIndicesLHS", ",", "GatherIndicesRHS", ")", ";", "}", "assert", "(", "MaskVals", ".", "size", "(", ")", "==", "NumElts", "&&", "<STR_LIT>", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "SDValue", "SelectMask", "=", "DAG", ".", "getBuildVector", "(", "MaskVT", ",", "DL", ",", "MaskVals", ")", ";", "if", "(", "IsSelect", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SelectMask", ",", "V1", ",", "V2", ")", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "unsigned", "GatherOpc", "=", "<STR_LIT>", ";", "MVT", "IndexVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "if", "(", "IndexVT", ".", "getScalarType", "(", ")", ".", "bitsGT", "(", "XLenVT", ")", ")", "{", "GatherOpc", "=", "<STR_LIT>", ";"], "ground_truth": ["IndexVT", "=", "IndexVT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ";"], "File": "RISCVISelLowering35", "Func": "lowerVECTOR_SHUFFLE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10085, "Length": 440, "Cover_Rate": 0.33976833976833976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{"], "ground_truth": ["return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "File": "VEELFObjectWriter", "Func": "createVEELFObjectWriter", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10086, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "FK_SecRel_4", ":", "case", "FK_Data_4", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_8", ":", "case", "FK_SecRel_8", ":", "case", "FK_Data_8", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "X86AsmBackend (2)1", "Func": "getFixupKindSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10087, "Length": 50, "Cover_Rate": 0.4132231404958678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", ",", "ZReg", ";", "switch", "(", "RetVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RetVT", "=", "<STR_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "ZReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "ZReg", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "ground_truth": ["return", "fastEmitInst_rrr", "(", "Opc", ",", "RC", ",", "Op0", ",", "Op1", ",", "ZReg", ")", ";"], "File": "AArch64FastISel18", "Func": "emitMul_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10088, "Length": 85, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setHasCopyImplyingStackAdjustment", "(", "true", ")", ";", "}"], "ground_truth": ["TargetLoweringBase", "::", "finalizeLowering", "(", "MF", ")", ";"], "File": "X86ISelLowering102", "Func": "finalizeLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10089, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Value", ")", ";"], "ground_truth": ["return", "Known", ".", "countMinTrailingZeros", "(", ")", ">=", "<NUM_LIT>", ";"], "File": "XCoreISelLowering2", "Func": "isWordAligned", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10090, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "ReservedGPR32", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "MCPhysReg", "ReservedGPR64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedGPR32", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedGPR32", "[", "I", "]", ")", ";", "if", "(", "Subtarget", ".", "isTargetNaCl", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedGPR64", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedGPR64", "[", "I", "]", ")", ";", "if", "(", "!", "Subtarget", ".", "isABICalls", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo30", "Func": "getReservedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10091, "Length": 152, "Cover_Rate": 0.36104513064133015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsxdq128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtepi32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10092, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "isBundle", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "emitPseudoIndirectBranch", "(", "*", "OutStreamer", ",", "&", "*", "I", ")", ";", "continue", ";", "}", "if", "(", "I", "->", "isPseudo", "(", ")", "&&", "!", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", "&&", "!", "isLongBranchPseudo", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MCInst", "TmpInst0", ";", "MCInstLowering", ".", "Lower", "(", "&", "*", "I", ",", "TmpInst0", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst0", ")", ";"], "ground_truth": ["}", "while", "(", "(", "++", "I", "!=", "E", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", ";"], "File": "MipsAsmPrinter50", "Func": "emitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10093, "Length": 173, "Cover_Rate": 0.32765151515151514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ")", ";", "}", "else", "{", "cur_tree", "=", "ix86_valid_target_attribute_tree", "(", "NULL_TREE", ",", "args", ",", "&", "global_options", ",", "&", "global_options_set", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "cur_tree", "||", "cur_tree", "==", "error_mark_node", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ")", ";", "return", "false", ";", "}", "}", "target_option_current_node", "=", "cur_tree", ";", "ix86_reset_previous_fndecl", "(", ")", ";", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "prev_isa", "=", "prev_opt", "->", "x_ix86_isa_flags", ";", "cur_isa", "=", "cur_opt", "->", "x_ix86_isa_flags", ";", "diff_isa", "=", "(", "prev_isa", "^", "cur_isa", ")", ";", "prev_isa2", "=", "prev_opt", "->", "x_ix86_isa_flags2", ";", "cur_isa2", "=", "cur_opt", "->", "x_ix86_isa_flags2", ";", "diff_isa2", "=", "(", "prev_isa2", "^", "cur_isa2", ")", ";", "prev_arch", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "arch", ";", "prev_tune", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "tune", ";", "cur_arch", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "arch", ";", "cur_tune", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "tune", ";", "if", "(", "cur_arch", "==", "prev_arch", ")", "cur_arch", "=", "prev_arch", "=", "PROCESSOR_max", ";", "if", "(", "cur_tune", "==", "prev_tune", ")", "cur_tune", "=", "prev_tune", "=", "PROCESSOR_max", ";", "ix86_target_macros_internal", "(", "prev_isa", "&", "diff_isa", ",", "prev_isa2", "&", "diff_isa2", ",", "prev_arch", ",", "prev_tune", ",", "(", "enum", "fpmath_unit", ")", "prev_opt", "->", "x_ix86_fpmath", ",", "cpp_undef", ")", ";", "cpp_options", "*", "cpp_opts", "=", "cpp_get_options", "(", "parse_in", ")", ";", "unsigned", "char", "saved_warn_unused_macros", "=", "cpp_opts", "->", "warn_unused_macros", ";", "cpp_opts", "->", "warn_unused_macros", "=", "<NUM_LIT>", ";", "ix86_target_macros_internal", "(", "cur_isa", "&", "diff_isa", ",", "cur_isa2", "&", "diff_isa2", ",", "cur_arch", ",", "cur_tune", ",", "(", "enum", "fpmath_unit", ")", "cur_opt", "->", "x_ix86_fpmath", ",", "cpp_define", ")", ";", "cpp_opts", "->", "warn_unused_macros", "=", "saved_warn_unused_macros", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "i386-c1", "Func": "ix86_pragma_target_parse", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10094, "Length": 272, "Cover_Rate": 0.7597765363128491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getMemScale", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemIndexReg", "(", ")", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateMCValue", "(", "getMemDisp", "(", ")", ")", ")", ";"], "File": "X86AsmParser80", "Func": "addMemOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10095, "Length": 42, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "is_branch_slot_insn", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "return", "false", ";", "if", "(", "rs6000_sched_groups", ")", "{", "enum", "attr_type", "type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "type", "==", "TYPE_BRANCH", "||", "type", "==", "TYPE_JMPREG", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "rs6000", "Func": "is_branch_slot_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10096, "Length": 73, "Cover_Rate": 0.9358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Func", "=", "Arg", "->", "getParent", "(", ")", ";", "Instruction", "*", "FirstInst", "=", "&", "(", "Func", "->", "getEntryBlock", "(", ")", ".", "front", "(", ")", ")", ";", "PointerType", "*", "PType", "=", "dyn_cast", "<", "PointerType", ">", "(", "Arg", "->", "getType", "(", ")", ")", ";", "assert", "(", "PType", "&&", "<STR_LIT>", ")", ";", "Type", "*", "StructType", "=", "PType", "->", "getElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["unsigned", "AS", "=", "DL", ".", "getAllocaAddrSpace", "(", ")", ";"], "File": "NVPTXLowerArgs6", "Func": "handleByValParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10097, "Length": 84, "Cover_Rate": 0.39436619718309857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "EmitBranchToAt", "(", "Addr", ",", "(", "intptr_t", ")", "Fn", ",", "false", ",", "is64Bit", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "(", "void", "*", ")", "Addr", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "return", "MCE", ".", "finishGVStub", "(", "F", ")", ";", "}", "MCE", ".", "startGVStub", "(", "F", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "intptr_t", "Addr", "=", "(", "intptr_t", ")", "MCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "is64Bit", ")", "{", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "isMachoABI", "(", ")", ")", "{", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["MCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";"], "File": "PPCJITInfo15", "Func": "emitFunctionStub", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10098, "Length": 196, "Cover_Rate": 0.532608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ByteOffset", "=", "true", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "HalfWordOffset", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "JTBBs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "i", "]", ";", "if", "(", "ByteOffset", ")", "O", "<<", "MAI", "->", "getData8bitsDirective", "(", ")", ";", "else", "if", "(", "HalfWordOffset", ")", "O", "<<", "MAI", "->", "getData16bitsDirective", "(", ")", ";", "if", "(", "ByteOffset", "||", "HalfWordOffset", ")", "O", "<<", "'('", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", "<<", "<STR_LIT>", "<<", "*", "JTISymbol", "<<", "<STR_LIT>", ";"], "ground_truth": ["else", "O", "<<", "<STR_LIT>", "<<", "*", "MBB", "->", "getSymbol", "(", "OutContext", ")", ";"], "File": "ARMAsmPrinter66", "Func": "printJT2BlockOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10099, "Length": 124, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ScalarSSEf32", "=", "Subtarget", "->", "hasSSE1", "(", ")", ";", "<ISA_LIT>StackPtr", "=", "Subtarget", "->", "has64BitPointers", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "TD", "=", "getDataLayout", "(", ")", ";"], "ground_truth": ["resetOperationActions", "(", ")", ";"], "File": "X86ISelLowering213", "Func": "X86TargetLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10100, "Length": 30, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Features", "[", "<STR_LIT>", "]", ")", "StrippedAtomics", "=", "stripAtomics", "(", "M", ")", ";", "if", "(", "!", "Features", "[", "<STR_LIT>", "]", ")", "StrippedTLS", "=", "stripThreadLocals", "(", "M", ")", ";"], "ground_truth": ["if", "(", "StrippedAtomics", "&&", "!", "StrippedTLS", ")", "stripThreadLocals", "(", "M", ")", ";"], "File": "WebAssemblyTargetMachine16", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10101, "Length": 42, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "MipsAsmParser102", "Func": "CreateToken", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10102, "Length": 40, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vfmasq_m_n_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "float32_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vfmasq_m_n_fv4sf", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vfmasq_m_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10103, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "unsigned", "CopyReg", "=", "createResultReg", "(", "CopyRC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CopyReg", ")", ".", "addReg", "(", "InputReg", ")", ";", "InputReg", "=", "CopyReg", ";", "}", "unsigned", "ResultReg", "=", "FastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "InputReg", ",", "true", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel (2)", "Func": "X86SelectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10104, "Length": 83, "Cover_Rate": 0.3487394957983193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "base_use", ")", ",", "base_reg", ")", ")", "continue", ";", "struct", "df_link", "*", "base_def_link", "=", "DF_REF_CHAIN", "(", "base_use", ")", ";", "if", "(", "!", "base_def_link", "||", "base_def_link", "->", "next", ")", "break", ";", "if", "(", "DF_REF_IS_ARTIFICIAL", "(", "base_def_link", "->", "ref", ")", ")", "break", ";"], "ground_truth": ["rtx_insn", "*", "and_insn", "=", "DF_REF_INSN", "(", "base_def_link", "->", "ref", ")", ";"], "File": "rs60006", "Func": "find_alignment_op", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10105, "Length": 58, "Cover_Rate": 0.5043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "SelectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "SelectBranch", "(", "I", ")", ";", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "SelectCmp", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "FPToSI", ":", "return", "SelectFPToSI", "(", "I", ")", ";", "case", "Instruction", "::", "FAdd", ":", "return", "SelectBinaryOp", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "FSub", ":", "return", "SelectBinaryOp", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "FMul", ":", "return", "SelectBinaryOp", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "SDiv", ":"], "ground_truth": ["return", "SelectSDiv", "(", "I", ")", ";"], "File": "ARMFastISel26", "Func": "TargetSelectInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10106, "Length": 138, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SetVector", "<", "Value", "*", ">", "CurrentVisited", ";", "WorkList", ".", "insert", "(", "V", ")", ";", "auto", "AddLegalInst", "=", "[", "&", "]", "(", "Value", "*", "V", ")", "{", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "!", "isSupportedValue", "(", "V", ")", "||", "(", "shouldPromote", "(", "V", ")", "&&", "!", "isLegalToPromote", "(", "V", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "WorkList", ".", "insert", "(", "V", ")", ";", "return", "true", ";", "}", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "WorkList", ".", "back", "(", ")", ";", "WorkList", ".", "pop_back", "(", ")", ";", "if", "(", "CurrentVisited", ".", "count", "(", "V", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "Instruction", ">", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "continue", ";", "if", "(", "AllVisited", ".", "count", "(", "V", ")", ")", "return", "false", ";", "CurrentVisited", ".", "insert", "(", "V", ")", ";", "AllVisited", ".", "insert", "(", "V", ")", ";", "if", "(", "isSink", "(", "V", ")", ")", "Sinks", ".", "insert", "(", "cast", "<", "Instruction", ">", "(", "V", ")", ")", ";", "if", "(", "isSource", "(", "V", ")", ")", "Sources", ".", "insert", "(", "V", ")", ";", "if", "(", "!", "isSink", "(", "V", ")", "&&", "!", "isSource", "(", "V", ")", ")", "{", "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "AddLegalInst", "(", "U", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMCodeGenPrepare10", "Func": "TryToPromote", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10107, "Length": 276, "Cover_Rate": 0.5139664804469274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasReservedCallFrame", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo11", "Func": "hasReservedCallFrame", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10108, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "<STR_LIT>", ";", "StrOpc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "StrOpc", "=", "<STR_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "StrOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "StrOpc", ")", ",", "SrcReg", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "File": "ARMFastISel (2)", "Func": "ARMEmitStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10109, "Length": 327, "Cover_Rate": 0.5746924428822495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONMoveFixPass", "(", ")", ")", ";", "}", "PM", ".", "add", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine7", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10110, "Length": 72, "Cover_Rate": 0.9863013698630136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "matchAddressRecursively", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "!", "matchAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "if", "(", "!", "matchAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "!", "matchAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "!", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", "&&", "!", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "{", "N", "=", "Handle", ".", "getValue", "(", ")", ";", "AM", ".", "Base_Reg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "AM", ".", "IndexReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["AM", ".", "Scale", "=", "<NUM_LIT>", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "matchAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10111, "Length": 163, "Cover_Rate": 0.7912621359223301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "for", "(", "MCRegister", "Reg", ":", "RC", ")", "{", "if", "(", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";", "}", "}", "if", "(", "!", "Unused", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MCRegister", "(", ")", ";"], "File": "SIFrameLowering1", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10112, "Length": 42, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "COMDATSymName", "+=", "scalarConstantToHexString", "(", "C", ")", ";", "}", "else", "if", "(", "const", "auto", "*", "VTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "uint64_t", "NumBits", "=", "VTy", "->", "getBitWidth", "(", ")", ";", "if", "(", "NumBits", "==", "<NUM_LIT>", "||", "NumBits", "==", "<NUM_LIT>", ")", "{", "COMDATSymName", "=", "NumBits", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "int", "I", "=", "VTy", "->", "getNumElements", "(", ")", "-", "<NUM_LIT>", ",", "E", "=", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "--", "I", ")", "COMDATSymName", "+=", "scalarConstantToHexString", "(", "C", "->", "getAggregateElement", "(", "I", ")", ")", ";", "}", "}", "if", "(", "!", "COMDATSymName", ".", "empty", "(", ")", ")", "{", "unsigned", "Characteristics", "=", "COFF", "::", "IMAGE_SCN_CNT_INITIALIZED_DATA", "|", "COFF", "::", "IMAGE_SCN_MEM_READ", "|", "COFF", "::", "IMAGE_SCN_LNK_COMDAT", ";", "return", "getContext", "(", ")", ".", "getCOFFSection", "(", "<STR_LIT>", ",", "Characteristics", ",", "Kind", ",", "COMDATSymName", ",", "COFF", "::", "IMAGE_COMDAT_SELECT_ANY", ")", ";", "}", "}", "}", "return", "TargetLoweringObjectFile", "::", "getSectionForConstant", "(", "Kind", ",", "C", ")", ";"], "ground_truth": ["}"], "File": "X86TargetObjectFile1", "Func": "getSectionForConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10113, "Length": 153, "Cover_Rate": 0.6986301369863014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "print", "(", "errs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "dump", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10114, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LogicOp", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LogicOp", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LogicOp", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LogicOp", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "default", ":", "return", "LogicOp", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SystemZInstrInfo (2)", "Func": "interpretAndImmediate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10115, "Length": 61, "Cover_Rate": 0.3885350318471338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "LParen", ")", ";", "return", "MatchOperand_NoMatch", ";", "case", "AsmToken", "::", "Identifier", ":", "StringRef", "Name", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "Register", "RegNo", ";", "matchRegisterNameHelper", "(", "isRV32E", "(", ")", ",", "RegNo", ",", "Name", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "RegNo", "=", "<STR_LIT>", ";", "if", "(", "RegNo", "==", "<STR_LIT>", ")", "{", "if", "(", "HadParens", ")", "getLexer", "(", ")", ".", "UnLex", "(", "LParen", ")", ";", "return", "MatchOperand_NoMatch", ";", "}"], "ground_truth": ["if", "(", "HadParens", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createToken", "(", "<STR_LIT>", ",", "FirstS", ",", "isRV64", "(", ")", ")", ")", ";"], "File": "RISCVAsmParser43", "Func": "parseRegisterV0asV0T", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10116, "Length": 108, "Cover_Rate": 0.3364485981308411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "isUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ")", ")", "{", "}", "else", "if", "(", "(", "!", "Base", "||", "(", "Base", "==", "V1", ")", ")", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ",", "Hi", ")", ")", "{", "Base", "=", "V1", ";", "}", "else", "if", "(", "(", "!", "Base", "||", "(", "Base", "==", "V2", ")", ")", "&&", "isSequentialOrUndefInRange", "(", "Mask", ",", "Hi", ",", "HalfSize", "-", "Hi", ",", "Size", "+", "Hi", ")", ")", "{", "Base", "=", "V2", ";", "}", "else", "{", "continue", ";", "}", "BitLen", "=", "(", "Len", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "&", "<NUM_LIT>", ";", "BitIdx", "=", "(", "Idx", "*", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["V1", "=", "Base", ";"], "File": "X86ISelLowering (2)5", "Func": "matchShuffleAsINSERTQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10117, "Length": 123, "Cover_Rate": 0.34844192634560905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "<NUM_LIT>", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "func", ")", ")", ";"], "ground_truth": ["return", "a", "!=", "NULL_TREE", ";"], "File": "microblaze", "Func": "microblaze_interrupt_function_p", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10118, "Length": 32, "Cover_Rate": 0.7804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>OffsetAllocator", "::", "ExitScopeIfDone", "(", "MachineDomTreeNode", "*", "Node", ",", "DenseMap", "<", "MachineDomTreeNode", "*", ",", "unsigned", ">", "&", "OpenChildren", ")", "{", "if", "(", "OpenChildren", "[", "Node", "]", ")", "return", ";", "ExitScope", "(", "Node", "->", "getBlock", "(", ")", ")", ";", "while", "(", "MachineDomTreeNode", "*", "Parent", "=", "Node", "->", "getIDom", "(", ")", ")", "{", "unsigned", "Left", "=", "--", "OpenChildren", "[", "Parent", "]", ";", "if", "(", "Left", "!=", "<NUM_LIT>", ")", "break", ";", "ExitScope", "(", "Parent", "->", "getBlock", "(", ")", ")", ";"], "ground_truth": ["Node", "=", "Parent", ";"], "File": "JVMOffsetAllocator", "Func": "ExitScopeIfDone", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10119, "Length": 81, "Cover_Rate": 0.9759036144578314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmls_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ",", "uint8x8_t", "__c", ")", "{"], "ground_truth": ["return", "(", "uint8x8_t", ")", "__builtin_neon_vmlsv8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ",", "(", "int8x8_t", ")", "__c", ")", ";"], "File": "arm", "Func": "neon_vmls_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10120, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_valid_base_register_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "REG_P", "(", "x", ")", "&&", "mips_regno_mode_ok_for_base_p", "(", "REGNO", "(", "x", ")", ",", "mode", ",", "strict_p", ")", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_valid_base_register_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10121, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Sub", "!=", "<NUM_LIT>", "?", "TRI", "->", "getSubRegIndexLaneMask", "(", "Sub", ")", ":", "MRI", "->", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets16", "Func": "getLaneMask", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10122, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "EVT", "SrcVT", "=", "Src", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "SrcVT", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "MVT", "SrcElVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinSize", "(", ")", ">", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SrcElVT", ".", "isFloatingPoint", "(", ")", ")", "if", "(", "(", "SrcVT", "!=", "<STR_LIT>", ")", "&&", "(", "SrcVT", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "Offset", "=", "getScaledOffsetForBitWidth", "(", "DAG", ",", "Offset", ",", "DL", ",", "SrcElVT", ".", "getSizeInBits", "(", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "Offset", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isValidImmForSVEVecImmAddrMode", "(", "Offset", ",", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ")", "{", "if", "(", "<STR_LIT>", "==", "Base", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "Opcode", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "}", "}", "auto", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "Base", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "OnlyPackedOffsets", "&&", "Offset", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "<STR_LIT>", ")", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Offset", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "Offset", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "HwSrcVt", "=", "getSVEContainerType", "(", "SrcVT", ")", ";", "SDValue", "InputVT", "=", "DAG", ".", "getValueType", "(", "SrcVT", ")", ";", "if", "(", "SrcVT", ".", "isFloatingPoint", "(", ")", ")", "InputVT", "=", "DAG", ".", "getValueType", "(", "HwSrcVt", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";", "SDValue", "SrcNew", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "SrcNew", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HwSrcVt", ",", "Src", ")", ";"], "ground_truth": ["else", "SrcNew", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HwSrcVt", ",", "Src", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performScatterStoreCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10123, "Length": 410, "Cover_Rate": 0.8086785009861933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vabdq_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vabdq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10124, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", ".", "hasDQI", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "RI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "RI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumOperands", "==", "<NUM_LIT>", "&&", "RI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)3", "Func": "getExecutionDomainCustom", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10125, "Length": 219, "Cover_Rate": 0.3459715639810427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "InputV", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "&&", "Matches", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "lowerVectorShuffleAsSpecificZeroOrAnyExtend", "(", "DL", ",", "VT", ",", "Scale", ",", "Offset", ",", "AnyExt", ",", "InputV", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "}", ";", "assert", "(", "Bits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "NumExtElements", "=", "Bits", "/", "<NUM_LIT>", ";", "for", "(", ";", "NumExtElements", "<", "NumElements", ";", "NumExtElements", "*=", "<NUM_LIT>", ")", "{", "assert", "(", "NumElements", "%", "NumExtElements", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "V", "=", "Lower", "(", "NumElements", "/", "NumExtElements", ")", ")", "return", "V", ";", "}", "if", "(", "Bits", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "CanZExtLowHalf", "=", "[", "&", "]", "(", ")", "{", "for", "(", "int", "i", "=", "NumElements", "/", "<NUM_LIT>", ";", "i", "!=", "NumElements", ";", "++", "i", ")", "if", "(", "!", "Zeroable", "[", "i", "]", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "V1", ";", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ",", "NumElements", ")", ")", "return", "V2", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering208", "Func": "lowerVectorShuffleAsZeroOrAnyExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10126, "Length": 197, "Cover_Rate": 0.3384879725085911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstSel", ")", "{", "SDWAInst", ".", "add", "(", "*", "DstSel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<STR_LIT>", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "}", "if", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "dst_unused", ")", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "*", "DstUnused", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "dst_unused", ")", ";", "if", "(", "DstUnused", ")", "{", "SDWAInst", ".", "add", "(", "*", "DstUnused", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<STR_LIT>", "::", "DstUnused", "::", "UNUSED_PAD", ")", ";", "}", "}", "assert", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "src0_sel", ")", "!=", "-", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "Src0Sel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0_sel", ")", ";", "if", "(", "Src0Sel", ")", "{", "SDWAInst", ".", "add", "(", "*", "Src0Sel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<STR_LIT>", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "if", "(", "Src1", ")", "{", "assert", "(", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "src1_sel", ")", "!=", "-", "<NUM_LIT>", ")", ";", "MachineOperand", "*", "Src1Sel", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1_sel", ")", ";", "if", "(", "Src1Sel", ")", "{", "SDWAInst", ".", "add", "(", "*", "Src1Sel", ")", ";", "}", "else", "{", "SDWAInst", ".", "addImm", "(", "<STR_LIT>", "::", "SdwaSel", "::", "DWORD", ")", ";", "}", "}", "auto", "DstUnused", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "dst_unused", ")", ";", "if", "(", "DstUnused", "&&", "DstUnused", "->", "getImm", "(", ")", "==", "<STR_LIT>", "::", "DstUnused", "::", "UNUSED_PRESERVE", ")", "{", "assert", "(", "Dst", "&&", "Dst", "->", "isTied", "(", ")", ")", ";", "assert", "(", "Opcode", "==", "static_cast", "<", "unsigned", "int", ">", "(", "SDWAOpcode", ")", ")", ";", "auto", "PreserveDstIdx", "=", "<STR_LIT>", "(", "SDWAOpcode", ",", "<STR_LIT>", "::", "vdst", ")", ";", "assert", "(", "PreserveDstIdx", "!=", "-", "<NUM_LIT>", ")", ";", "auto", "TiedIdx", "=", "MI", ".", "findTiedOperandIdx", "(", "PreserveDstIdx", ")", ";", "auto", "Tied", "=", "MI", ".", "getOperand", "(", "TiedIdx", ")", ";", "SDWAInst", ".", "add", "(", "Tied", ")", ";", "SDWAInst", "->", "tieOperands", "(", "PreserveDstIdx", ",", "SDWAInst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "bool", "Converted", "=", "false", ";", "for", "(", "auto", "&", "Operand", ":", "SDWAOperands", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "SDWAInst", "<<", "<STR_LIT>", "<<", "*", "Operand", ")", ";", "if", "(", "PotentialMatches", ".", "count", "(", "Operand", "->", "getParentInst", "(", ")", ")", "==", "<NUM_LIT>", ")", "Converted", "|=", "Operand", "->", "convertToSDWA", "(", "*", "SDWAInst", ",", "TII", ")", ";", "}", "if", "(", "Converted", ")", "{", "ConvertedInstructions", ".", "push_back", "(", "SDWAInst", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIPeepholeSDWA", "Func": "convertToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10127, "Length": 401, "Cover_Rate": 0.34361610968294776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getPC26Encoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MO", ".", "isImm", "(", ")", "?", "MCConstantExpr", "::", "create", "(", "MO", ".", "getImm", "(", ")", ",", "Ctx", ")", ":", "MO", ".", "getExpr", "(", ")", ";"], "File": "M88kMCCodeEmitter", "Func": "getPC26Encoding", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10128, "Length": 86, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rotlsi3_16", "(", "tmp1", ",", "tmp1", ")", ")", ";", "emit_insn", "(", "gen_rotlsi3_16", "(", "tmp2", ",", "tmp2", ")", ")", ";", "emit_insn", "(", "gen_rotlhi3_8", "(", "low_1", ",", "low_1", ")", ")", ";", "emit_insn", "(", "gen_rotlhi3_8", "(", "low_2", ",", "low_2", ")", ")", ";", "}", "jump", "=", "emit_jump_insn", "(", "gen_jump_compact", "(", "L_return", ")", ")", ";", "emit_barrier_after", "(", "jump", ")", ";", "emit_label", "(", "L_end_loop_long", ")", ";", "emit_move_insn", "(", "s1_addr", ",", "plus_constant", "(", "Pmode", ",", "s1_addr", ",", "-", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "s2_addr", ",", "plus_constant", "(", "Pmode", ",", "s2_addr", ",", "-", "<NUM_LIT>", ")", ")", ";", "addr1", "=", "adjust_address", "(", "addr1", ",", "QImode", ",", "<NUM_LIT>", ")", ";", "addr2", "=", "adjust_address", "(", "addr2", ",", "QImode", ",", "<NUM_LIT>", ")", ";", "emit_label", "(", "L_loop_byte", ")", ";", "emit_insn", "(", "gen_extendqisi2", "(", "tmp2", ",", "addr2", ")", ")", ";", "emit_move_insn", "(", "s2_addr", ",", "plus_constant", "(", "Pmode", ",", "s2_addr", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_extendqisi2", "(", "tmp1", ",", "addr1", ")", ")", ";", "emit_move_insn", "(", "s1_addr", ",", "plus_constant", "(", "Pmode", ",", "s1_addr", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_cmpeqsi_t", "(", "tmp2", ",", "const0_rtx", ")", ")", ";", "jump", "=", "emit_jump_insn", "(", "gen_branch_true", "(", "L_end_loop_byte", ")", ")", ";", "add_int_reg_note", "(", "jump", ",", "REG_BR_PROB", ",", "prob_unlikely", ")", ";", "emit_insn", "(", "gen_cmpeqsi_t", "(", "tmp1", ",", "tmp2", ")", ")", ";", "if", "(", "flag_delayed_branch", ")", "emit_insn", "(", "gen_zero_extendqisi2", "(", "tmp2", ",", "gen_lowpart", "(", "QImode", ",", "tmp2", ")", ")", ")", ";", "jump", "=", "emit_jump_insn", "(", "gen_branch_true", "(", "L_loop_byte", ")", ")", ";", "add_int_reg_note", "(", "jump", ",", "REG_BR_PROB", ",", "prob_likely", ")", ";", "emit_label", "(", "L_end_loop_byte", ")", ";", "if", "(", "!", "flag_delayed_branch", ")", "emit_insn", "(", "gen_zero_extendqisi2", "(", "tmp2", ",", "gen_lowpart", "(", "QImode", ",", "tmp2", ")", ")", ")", ";", "emit_insn", "(", "gen_zero_extendqisi2", "(", "tmp1", ",", "gen_lowpart", "(", "QImode", ",", "tmp1", ")", ")", ")", ";", "emit_label", "(", "L_return", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_subsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp1", ",", "tmp2", ")", ")", ";"], "File": "sh-mem5", "Func": "sh_expand_cmpstr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10129, "Length": 303, "Cover_Rate": 0.36771844660194175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ix86_emit_i387_asinh", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "e1", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "rtx", "e2", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "rtx", "scratch", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "rtx", "flags", "=", "gen_rtx_REG", "(", "CCNOmode", ",", "FLAGS_REG", ")", ";", "rtx", "cst1", ",", "tmp", ";", "rtx_code_label", "*", "jump_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_insn", "*", "insn", ";", "emit_insn", "(", "gen_mulxf3", "(", "e1", ",", "op1", ",", "op1", ")", ")", ";", "cst1", "=", "force_reg", "(", "XFmode", ",", "CONST1_RTX", "(", "XFmode", ")", ")", ";", "emit_insn", "(", "gen_addxf3", "(", "e2", ",", "e1", ",", "cst1", ")", ")", ";", "emit_insn", "(", "gen_sqrtxf2", "(", "e2", ",", "e2", ")", ")", ";", "emit_insn", "(", "gen_addxf3", "(", "e2", ",", "e2", ",", "cst1", ")", ")", ";", "emit_insn", "(", "gen_divxf3", "(", "e1", ",", "e1", ",", "e2", ")", ")", ";", "emit_insn", "(", "gen_fxamxf2_i387", "(", "scratch", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_absxf2", "(", "e2", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_addxf3", "(", "e1", ",", "e1", ",", "e2", ")", ")", ";", "ix86_emit_i387_log1p", "(", "e2", ",", "e1", ")", ";", "emit_insn", "(", "gen_testqi_ext_1_ccno", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_EQ", "(", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "jump_label", ")", ",", "pc_rtx", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "jump_label", ";", "emit_insn", "(", "gen_negxf2", "(", "e2", ",", "e2", ")", ")", ";"], "ground_truth": ["emit_label", "(", "jump_label", ")", ";"], "File": "i386-expand", "Func": "ix86_emit_i387_asinh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10130, "Length": 251, "Cover_Rate": 0.943609022556391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "override", "{"], "ground_truth": ["}"], "File": "SystemZMachineScheduler", "Func": "initialize", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10131, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtph2psx128_mask", "(", "__C", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvtxph_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10132, "Length": 11, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "cris_setup_incoming_varargs", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", ",", "int", "*", "pretend_arg_size", ",", "int", "second_time", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "if", "(", "ca", "->", "regs", "<", "CRIS_MAX_ARGS_IN_REGS", ")", "{", "int", "stdarg_regs", "=", "CRIS_MAX_ARGS_IN_REGS", "-", "ca", "->", "regs", ";", "cfun", "->", "machine", "->", "stdarg_regs", "=", "stdarg_regs", ";", "*", "pretend_arg_size", "=", "stdarg_regs", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_setup_incoming_varargs", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10133, "Length": 62, "Cover_Rate": 0.7469879518072289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "to", "==", "QImode", ")", "return", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", ";", "if", "(", "class_contents", "[", "rclass", "]", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "from", ")", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "from", ")", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32c2", "Func": "m32c_cannot_change_mode_class", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10134, "Length": 57, "Cover_Rate": 0.6063829787234043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mode", "=", "TargetSubtargetInfo", "::", "ANTIDEP_NONE", ";", "CriticalPathRCs", ".", "clear", "(", ")", ";", "CriticalPathRCs", ".", "push_back", "(", "has<ISA_LIT>64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "return", "OptLevel", ">=", "CodeGenOpt", "::", "Aggressive", ";"], "ground_truth": ["}"], "File": "MipsSubtarget10", "Func": "enablePostRAScheduler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10135, "Length": 35, "Cover_Rate": 0.5737704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80RegisterInfo", "::", "<ISA_LIT>Z80RegisterInfo", "(", "<ISA_LIT>Z80TargetMachine", "&", "tm", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>Z80GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "GBZ80RegisterInfo (2)", "Func": "GBZ80RegisterInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10136, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "MSP430MCTargetDesc", "Func": "createMSP430MCCodeGenInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10137, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtmq_s16_f16", "(", "float16x8_t", "__a", ")", "{", "return", "__builtin_mve_vcvtmq_sv8hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtmq_s16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10138, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Op", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Op", ")", ";"], "File": "NVPTXISelLowering1", "Func": "LowerGlobalAddress", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10139, "Length": 48, "Cover_Rate": 0.676056338028169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "errs", "(", ")", ",", "*", "this", ",", "OptLevel", ",", "true", ")", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86TargetMachine40", "Func": "addSimpleCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10140, "Length": 27, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFunnelShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFunnelShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerROTL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBSWAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCISelLowering127", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10141, "Length": 256, "Cover_Rate": 0.3683453237410072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLSRCostLess", "(", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "return", "std", "::", "tie", "(", "C1", ".", "Insns", ",", "C1", ".", "NumRegs", ",", "C1", ".", "AddRecCost", ",", "C1", ".", "NumIVMuls", ",", "C1", ".", "NumBaseAdds", ",", "C1", ".", "ScaleCost", ",", "C1", ".", "ImmCost", ",", "C1", ".", "SetupCost", ")", "<", "std", "::", "tie", "(", "C2", ".", "Insns", ",", "C2", ".", "NumRegs", ",", "C2", ".", "AddRecCost", ",", "C2", ".", "NumIVMuls", ",", "C2", ".", "NumBaseAdds", ",", "C2", ".", "ScaleCost", ",", "C2", ".", "ImmCost", ",", "C2", ".", "SetupCost", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)", "Func": "isLSRCostLess", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10142, "Length": 94, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{"], "ground_truth": ["if", "(", "ValVT", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering (2)2", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10143, "Length": 274, "Cover_Rate": 0.32046783625730996, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ParseRegType", "(", "const", "StringRef", "&", "RegType", ")", "{"], "ground_truth": ["return", "StringSwitch", "<", "<STR_LIT>", ">", "(", "RegType", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyAsmParser12", "Func": "ParseRegType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10144, "Length": 100, "Cover_Rate": 0.7751937984496124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Val", ")", ";", "break", ";", "}"], "ground_truth": ["return", "Val", ";"], "File": "RISCVISelLowering10", "Func": "packIntoRegLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10145, "Length": 28, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsDisassembler40", "Func": "DecodeMovePRegPair", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10146, "Length": 145, "Cover_Rate": 0.47854785478547857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseInstrInfo", "::", "getExtractSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPairAndIdx", "&", "InputReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "isExtractSubregLike", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "const", "MachineOperand", "&", "MOReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "InputReg", ".", "Reg", "=", "MOReg", ".", "getReg", "(", ")", ";", "InputReg", ".", "SubReg", "=", "MOReg", ".", "getSubReg", "(", ")", ";", "InputReg", ".", "SubIdx", "=", "DefIdx", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getExtractSubregLikeInputs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10147, "Length": 107, "Cover_Rate": 0.8991596638655462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "pa_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "!=", "GET_MODE_CLASS", "(", "mode2", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "pa4", "Func": "pa_modes_tieable_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10148, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";"], "File": "MipsTargetObjectFile34", "Func": "IsGlobalInSmallSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10149, "Length": 38, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_and_epi32", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_pandd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_and_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10150, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_pair", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "std", "::", "make_pair", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "RISCVELFStreamer (2)", "Func": "getRelocPairForSize", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10151, "Length": 36, "Cover_Rate": 0.3711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "plus0", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "plus1", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "plus0", ")", "&&", "CONST_INT_P", "(", "plus1", ")", ")", "{", "if", "(", "satisfies_constraint_Iu03", "(", "plus1", ")", ")", "return", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "nds32-cost", "Func": "nds32_address_cost_speed_fwprop", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10152, "Length": 55, "Cover_Rate": 0.3005464480874317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "ArgVT", ".", "isVector", "(", ")", "||", "ArgVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "<STR_LIT>", "||", "!", "VA", ".", "isRegLoc", "(", ")", "||", "!", "ArgLocs", "[", "++", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "else", "{", "switch", "(", "ArgVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "break", ";", "}", "}", "}", "NumBytes", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "<ISA_LIT>EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "<ISA_LIT>EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "<STR_LIT>", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMFastISel91", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10153, "Length": 461, "Cover_Rate": 0.5232690124858116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "NeonVector", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "isVectorRegLo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10154, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "func", "&&", "POINTER_TYPE_P", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "func", ")", ")", ")", ")", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "A0_REG", ")", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "D0_REG", ")", ",", "const0_rtx", ")", ")", ")", ";", "else", "if", "(", "POINTER_TYPE_P", "(", "valtype", ")", ")", "return", "gen_rtx_REG", "(", "mode", ",", "A0_REG", ")", ";", "else", "return", "gen_rtx_REG", "(", "mode", ",", "D0_REG", ")", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_function_value", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10155, "Length": 83, "Cover_Rate": 0.6194029850746269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Node", "->", "Flags", "&", "GepNode", "::", "Root", ")", "if", "(", "!", "isInvariantIn", "(", "Node", "->", "BaseVal", ",", "L", ")", ")", "return", "false", ";", "return", "isInvariantIn", "(", "Node", "->", "Idx", ",", "L", ")", ";"], "ground_truth": ["}"], "File": "HexagonCommonGEP", "Func": "isInvariantIn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10156, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ScalarSize", ">=", "<NUM_LIT>", "&&", "numBitsSigned", "(", "V", ",", "ScalarSize", ")", "<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare17", "Func": "isI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10157, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "dumpclassfile", "&&", "!", "enablejvmassembler", ")", "llvm", "::", "errs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "JVMTargetMachine", "Func": "doCommandLineValidation", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10158, "Length": 17, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ".", "isTargetMachO", "(", ")", "&&", "Subtarget", ".", "is64Bit", "(", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "useLoadStackGuardNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10159, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPU", "=", "!", "CPUAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "SoftFloat", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "std", "::", "string", "Key", "=", "CPU", "+", "FS", ";", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "Key", "+=", "<STR_LIT>", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ",", "F", ".", "hasMinSize", "(", ")", ")", ";", "if", "(", "!", "I", "->", "isThumb", "(", ")", "&&", "!", "I", "->", "has<ISA_LIT>Ops", "(", ")", ")", "F", ".", "getContext", "(", ")", ".", "emitError", "(", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "I", ".", "get", "(", ")", ";"], "File": "ARMTargetMachine101", "Func": "getSubtargetImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10160, "Length": 198, "Cover_Rate": 0.8497854077253219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AVRAsmBackend", "Func": "mayNeedRelaxation", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10161, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PROCESSOR_OCTEON2", ":", "case", "PROCESSOR_OCTEON3", ":", "case", "PROCESSOR_I6400", ":", "case", "PROCESSOR_GS264E", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_SB1", ":", "case", "PROCESSOR_SB1A", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_LOONGSON_2E", ":", "case", "PROCESSOR_LOONGSON_2F", ":", "case", "PROCESSOR_GS464", ":", "case", "PROCESSOR_GS464E", ":", "case", "PROCESSOR_P5600", ":", "case", "PROCESSOR_P6600", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_XLP", ":", "return", "(", "reload_completed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_issue_rate", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10162, "Length": 63, "Cover_Rate": 0.5338983050847458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ListPtr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "ListPtr", ")", ";", "LLT", "IntPtrTy", "=", "LLT", "::", "scalar", "(", "PtrTy", ".", "getSizeInBits", "(", ")", ")", ";", "const", "unsigned", "PtrSize", "=", "PtrTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "List", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "List", ",", "ListPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "PtrSize", ",", "PtrSize", ")", ")", ";", "unsigned", "DstPtr", ";", "if", "(", "Align", ">", "PtrSize", ")", "{", "auto", "AlignMinus1", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "Align", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "ListTmp", "=", "MRI", ".", "createGenericVirtualRegister", "(", "PtrTy", ")", ";"], "File": "AArch64LegalizerInfo34", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10163, "Length": 135, "Cover_Rate": 0.3729281767955801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "N", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ",", "N1", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ")", ";"], "File": "Z80ISelLowering2", "Func": "combineADD", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10164, "Length": 70, "Cover_Rate": 0.33653846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";"], "ground_truth": ["bool", "IsNotLiveIn", "=", "!", "MBB", ".", "isLiveIn", "(", "Reg", ")", ";"], "File": "AVRFrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10165, "Length": 104, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "<ISA_LIT>AsmParser", "::", "defaultMaskRegOp", "(", ")", "const", "{", "return", "<ISA_LIT>Operand", "::", "createReg", "(", "<STR_LIT>", ",", "llvm", "::", "SMLoc", "(", ")", ",", "llvm", "::", "SMLoc", "(", ")", ",", "isRV64", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "defaultMaskRegOp", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10166, "Length": 38, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "create", "(", "kShadowOffset", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "<NUM_LIT>", ",", "Disp", ",", "ShadowRegI64", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "Op", "->", "addMemOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "EmitInstruction", "(", "Out", ",", "Inst", ")", ";", "}", "MCSymbol", "*", "DoneSym", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "const", "MCExpr", "*", "DoneExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "DoneSym", ",", "Ctx", ")", ";"], "ground_truth": ["EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "DoneExpr", ")", ")", ";"], "File": "X86AsmInstrumentation", "Func": "InstrumentMemOperandLarge", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10167, "Length": 141, "Cover_Rate": 0.46534653465346537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmpord_pd_mask", "(", "__m512d", "__X", ",", "__m512d", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_cmppd512_mask", "(", "(", "__v8df", ")", "__X", ",", "(", "__v8df", ")", "__Y", ",", "_CMP_ORD_Q", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmpord_pd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10168, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>HazardRecognizer", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "<ISA_LIT>BaseInstrInfo", "&", "tii", ",", "const", "<ISA_LIT>BaseRegisterInfo", "&", "tri", ",", "const", "<ISA_LIT>Subtarget", "&", "sti", ",", "const", "ScheduleDAG", "*", "DAG", ")", ":", "ScoreboardHazardRecognizer", "(", "ItinData", ",", "DAG", ",", "<STR_LIT>", ")", ",", "TII", "(", "tii", ")", ",", "TRI", "(", "tri", ")", ",", "STI", "(", "sti", ")", ",", "LastMI", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMHazardRecognizer8", "Func": "ARMHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10169, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "case", "FusionFeature", "::", "FK_SldiAdd", ":", "return", "(", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "||", "(", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "case", "FusionFeature", "::", "FK_RotateLeftXor", ":", "return", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "FusionFeature", "::", "FK_RotateRightXor", ":", "return", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "FusionFeature", "::", "FK_LoadCmp1", ":", "case", "FusionFeature", "::", "FK_LoadCmp2", ":", "{", "const", "MachineOperand", "&", "BT", "=", "SecondMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "isReg", "(", ")", "||", "(", "!", "Register", "::", "isVirtualRegister", "(", "BT", ".", "getReg", "(", ")", ")", "&&", "BT", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "SecondMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "case", "FusionFeature", "::", "FK_LoadCmp3", ":", "{", "const", "MachineOperand", "&", "BT", "=", "SecondMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "isReg", "(", ")", "||", "(", "!", "Register", "::", "isVirtualRegister", "(", "BT", ".", "getReg", "(", ")", ")", "&&", "BT", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "matchingImmOps", "(", "SecondMI", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "case", "FusionFeature", "::", "FK_ZeroMoveCTR", ":", "return", "(", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "FusionFeature", "::", "FK_ZeroMoveLR", ":", "return", "(", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "FirstMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "matchingImmOps", "(", "FirstMI", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["case", "FusionFeature", "::", "FK_AddisAddi", ":", "{"], "File": "PPCMacroFusion1", "Func": "checkOpConstraints", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10170, "Length": 356, "Cover_Rate": 0.41061130334486734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "loongarch_idiv_insns", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "int", "count", ";", "count", "=", "<NUM_LIT>", ";", "if", "(", "loongarch_check_zero_div_p", "(", ")", ")", "count", "+=", "<NUM_LIT>", ";", "return", "count", ";"], "ground_truth": ["}"], "File": "loongarch1", "Func": "loongarch_idiv_insns", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10171, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCodeObjectV3", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo51", "Func": "hasCodeObjectV3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10172, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFPExtFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "isFPExtFree", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10173, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "}", "else", "{", "AttributeSection", "=", "Streamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_<ISA_LIT>_ATTRIBUTES", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "SwitchSection", "(", "AttributeSection", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "const", "size_t", "VendorHeaderSize", "=", "<NUM_LIT>", "+", "CurrentVendor", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "const", "size_t", "TagHeaderSize", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "const", "size_t", "ContentsSize", "=", "calculateContentSize", "(", ")", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Streamer", ".", "EmitIntValue", "(", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";"], "File": "ARMELFStreamer14", "Func": "finishAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10174, "Length": 125, "Cover_Rate": 0.3633720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", "mi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", ";", "mi", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "mi", "->", "setDesc", "(", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ";", "(", "--", "getIterForMI", "(", "MI", ")", ")", "->", "eraseFromParent", "(", ")", ";", "goto", "reloop", ";", "}", "}", "outs", "(", ")", "<<", "<STR_LIT>", ";", "outs", "(", ")", "<<", "MBB", "<<", "<STR_LIT>", ";", "outs", "(", ")", ".", "flush", "(", ")", ";", "}", "spilledRegisters", ".", "clear", "(", ")", ";", "BEGINNING", ":", "for", "(", "LiveRange", "*", "LR", ":", "interferenceGraph", ")", "{", "delete", "LR", ";", "}", "interferenceGraph", ".", "clear", "(", ")", ";", "interferenceGraphRetrieval", ".", "clear", "(", ")", ";", "livenessInformation", ".", "clear", "(", ")", ";", "phiNodes", ".", "clear", "(", ")", ";", "calcGlobalLivenessInfo", "(", "MF", ",", "regInfo", ")", ";", "if", "(", "interferenceGraph", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "color", "(", "MF", ",", "regInfo", ")", "==", "EXIT_STATUS_T", "::", "SPILLED", ")", "{", "goto", "BEGINNING", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "getPhiNodes", "(", ")", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MF", ".", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoPHIs", ")", ";", "MF", ".", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";", "outs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "outs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["outs", "(", ")", "<<", "MBB", "<<", "<STR_LIT>", ";"], "File": "regAlloc", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10175, "Length": 237, "Cover_Rate": 0.609254498714653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "res", "=", "StringSwitch", "<", "const", "char", "*", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "nullptr", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "getGPROffsetExtTypeName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10176, "Length": 63, "Cover_Rate": 0.8513513513513513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ALPHA_FPRM_MINF", ":", "return", "<STR_LIT>", ";", "case", "ALPHA_FPRM_CHOP", ":", "return", "<STR_LIT>", ";", "case", "ALPHA_FPRM_DYN", ":", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "ROUND_SUFFIX_C", ":", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "alpha", "Func": "get_round_mode_suffix", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10177, "Length": 44, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mcld", "::", "TargetRegistry", "::", "RegisterTargetLDBackend", "(", "mcld", "::", "The<ISA_LIT>Target", ",", "mcld", "::", "create<ISA_LIT>LDBackend", ")", ";", "mcld", "::", "TargetRegistry", "::", "RegisterTargetLDBackend", "(", "mcld", "::", "TheThumbTarget", ",", "mcld", "::", "create<ISA_LIT>LDBackend", ")", ";"], "ground_truth": ["}"], "File": "ARMLDBackend", "Func": "MCLDInitializeARMLDBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10178, "Length": 31, "Cover_Rate": 0.8611111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "Cpu0InstrInfo1", "Func": "loadRegFromStackSlot", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10179, "Length": 89, "Cover_Rate": 0.689922480620155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "mprocTargetMachine", "Func": "getFrameLowering", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10180, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getUImm6Lsl2Encoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "Value", "=", "MO", ".", "getImm", "(", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter (2)", "Func": "getUImm6Lsl2Encoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10181, "Length": 60, "Cover_Rate": 0.8955223880597015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "InVals", ".", "push_back", "(", "SDValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering28", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10182, "Length": 73, "Cover_Rate": 0.9240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepi64_ps", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cvtqq2ps128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm_cvtepi64_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10183, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitARM64WinCFISaveFRegPX", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "override", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";"], "File": "AArch64ELFStreamer2", "Func": "EmitARM64WinCFISaveFRegPX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10184, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cost", ">", "<NUM_LIT>", "&&", "(", "value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "int", "shift", "=", "ctz_hwi", "(", "value", ")", ";", "unsigned", "HOST_WIDE_INT", "x", "=", "value", ";", "x", "=", "sext_hwi", "(", "x", ">>", "shift", ",", "HOST_BITS_PER_WIDE_INT", "-", "shift", ")", ";", "if", "(", "shift", ">", "IMM_BITS", "&&", "!", "SMALL_OPERAND", "(", "x", ")", "&&", "LUI_OPERAND", "(", "x", "<<", "IMM_BITS", ")", ")", "shift", "-=", "IMM_BITS", ",", "x", "<<=", "IMM_BITS", ";", "alt_cost", "=", "<NUM_LIT>", "+", "riscv_build_integer_1", "(", "alt_codes", ",", "x", ",", "mode", ")", ";", "if", "(", "alt_cost", "<", "cost", ")", "{", "alt_codes", "[", "alt_cost", "-", "<NUM_LIT>", "]", ".", "code", "=", "ASHIFT", ";", "alt_codes", "[", "alt_cost", "-", "<NUM_LIT>", "]", ".", "value", "=", "shift", ";", "memcpy", "(", "codes", ",", "alt_codes", ",", "sizeof", "(", "alt_codes", ")", ")", ";", "cost", "=", "alt_cost", ";", "}"], "ground_truth": ["}"], "File": "riscv2", "Func": "riscv_build_integer_1", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10185, "Length": 129, "Cover_Rate": 0.3282442748091603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Token", ".", "getIntVal", "(", ")", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "Token", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "MatchAnyRegisterWithoutDollar", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10186, "Length": 65, "Cover_Rate": 0.4088050314465409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrhaddq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vrhaddq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vrhaddq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10187, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DummyPA", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64DummyPA", "Func": "AArch64DummyPA", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10188, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AttrInd", "=", "i", "-", "CS", ".", "arg_begin", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "SExt", ")", ")", "Flags", ".", "setSExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ZExt", ")", ")", "Flags", ".", "setZExt", "(", ")", ";", "if", "(", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "InReg", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "StructRet", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "Nest", ")", "||", "CS", ".", "paramHasAttr", "(", "AttrInd", ",", "Attribute", "::", "ByVal", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "(", "*", "i", ")", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", "&&", "ArgVT", "!=", "<STR_LIT>", "&&", "ArgVT", "!=", "<STR_LIT>", "&&", "ArgVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "*", "i", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "*", "i", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "isVarArg", ")", ")", "return", "false", ";", "bool", "UseReg", "=", "false", ";", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Callee", ")", ";", "if", "(", "!", "GV", "||", "Subtarget", "->", "genLongCalls", "(", ")", ")", "UseReg", "=", "true", ";", "unsigned", "CalleeReg", "=", "<NUM_LIT>", ";", "if", "(", "UseReg", ")", "{"], "ground_truth": ["if", "(", "IntrMemName", ")", "CalleeReg", "=", "getLibcallReg", "(", "IntrMemName", ")", ";"], "File": "ARMFastISel (3)", "Func": "SelectCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10189, "Length": 296, "Cover_Rate": 0.317937701396348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isRegInClass", "(", "MO", ",", "QPRs", ")", "&&", "AllowScalars", ")", "continue", ";", "if", "(", "auto", "*", "OpDef", "=", "RDA", ".", "getMIOperand", "(", "&", "MI", ",", "MO", ")", ")", "if", "(", "FalseLanesZero", ".", "count", "(", "OpDef", ")", ")", "continue", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMLowOverheadLoops10", "Func": "producesFalseLanesZero", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10190, "Length": 44, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["output_addr_const", "(", "file", ",", "x", ")", ";"], "File": "loongarch", "Func": "loongarch_output_dwarf_dtprel", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10191, "Length": 35, "Cover_Rate": 0.5223880597014925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "HasCC", "&&", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "CCDead", "=", "true", ";", "}", "if", "(", "!", "VerifyPredAndCC", "(", "MI", ",", "Entry", ",", "false", ",", "Pred", ",", "LiveCPSR", ",", "HasCC", ",", "CCDead", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "PartFlag", "&&", "NewMCID", ".", "hasOptionalDef", "(", ")", "&&", "HasCC", "&&", "canAddPseudoFlagDep", "(", "CPSRDef", ",", "MI", ")", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "*", "MI", ",", "dl", ",", "NewMCID", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NewMCID", ".", "hasOptionalDef", "(", ")", ")", "{", "if", "(", "HasCC", ")", "AddDefaultT1CC", "(", "MIB", ",", "CCDead", ")", ";", "else", "AddNoT1CC", "(", "MIB", ")", ";", "}", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isOptionalDef", "(", ")", ")", "continue", ";", "if", "(", "(", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MCID", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "i", "==", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["bool", "isPred", "=", "(", "i", "<", "NumOps", "&&", "MCID", ".", "OpInfo", "[", "i", "]", ".", "isPredicate", "(", ")", ")", ";"], "File": "Thumb2SizeReduction59", "Func": "ReduceToNarrow", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10192, "Length": 376, "Cover_Rate": 0.517193947730399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>16DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "Mips16ISelDAGToDAG14", "Func": "Mips16DAGToDAGISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10193, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "val1", "==", "-", "<NUM_LIT>", "||", "val2", "==", "-", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "else", "if", "(", "val1", ">", "s390_hotpatch_hw_max", "||", "val2", ">", "s390_hotpatch_hw_max", ")", "{", "error", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "s390_hotpatch_hw_max", ")", ";", "break", ";", "}", "s390_hotpatch_hw_before_label", "=", "val1", ";", "s390_hotpatch_hw_after_label", "=", "val2", ";", "break", ";", "}", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "init_machine_status", "=", "s390_init_machine_status", ";", "if", "(", "!", "(", "target_flags_explicit", "&", "MASK_ZARCH", ")", ")", "{", "if", "(", "TARGET_64BIT", ")", "target_flags", "|=", "MASK_ZARCH", ";", "else", "target_flags", "&=", "~", "MASK_ZARCH", ";", "}", "if", "(", "s390_arch", "==", "PROCESSOR_max", ")", "{", "s390_arch_string", "=", "TARGET_ZARCH", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "s390_arch", "=", "TARGET_ZARCH", "?", "PROCESSOR_2064_Z900", ":", "PROCESSOR_9672_G5", ";", "s390_arch_flags", "=", "processor_flags_table", "[", "(", "int", ")", "s390_arch", "]", ";", "}", "if", "(", "s390_tune", "==", "PROCESSOR_max", ")", "{", "s390_tune", "=", "s390_arch", ";", "s390_tune_flags", "=", "s390_arch_flags", ";", "}", "if", "(", "TARGET_ZARCH", "&&", "!", "TARGET_CPU_ZARCH", ")", "error", "(", "<STR_LIT>", ",", "s390_arch_string", ")", ";", "if", "(", "TARGET_64BIT", "&&", "!", "TARGET_ZARCH", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "(", "target_flags_explicit", "&", "MASK_HARD_DFP", ")", "&&", "TARGET_DFP", ")", "target_flags", "|=", "MASK_HARD_DFP", ";", "if", "(", "!", "(", "target_flags_explicit", "&", "MASK_OPT_HTM", ")", "&&", "TARGET_CPU_HTM", "&&", "TARGET_ZARCH", ")", "target_flags", "|=", "MASK_OPT_HTM", ";", "if", "(", "TARGET_HARD_DFP", "&&", "!", "TARGET_DFP", ")", "{", "if", "(", "target_flags_explicit", "&", "MASK_HARD_DFP", ")", "{", "if", "(", "!", "TARGET_CPU_DFP", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "s390_arch_string", ")", ";", "if", "(", "!", "TARGET_ZARCH", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "(", "target_flags_explicit", "&", "MASK_SOFT_FLOAT", ")", "&&", "TARGET_SOFT_FLOAT", ")", "{", "if", "(", "(", "target_flags_explicit", "&", "MASK_HARD_DFP", ")", "&&", "TARGET_HARD_DFP", ")", "error", "(", "<STR_LIT>", ")", ";", "target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "switch", "(", "s390_tune", ")", "{", "case", "PROCESSOR_2084_Z990", ":", "s390_cost", "=", "&", "z990_cost", ";", "break", ";", "case", "PROCESSOR_2094_Z9_109", ":", "s390_cost", "=", "&", "z9_109_cost", ";"], "ground_truth": ["break", ";"], "File": "s3904", "Func": "s390_option_override", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10194, "Length": 308, "Cover_Rate": 0.3797780517879161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is32Bit", "=", "is32Bit", "(", "VT", ")", ";", "Even", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "(", "Is32Bit", ")", ",", "DL", ",", "VT", ",", "Result", ")", ";"], "ground_truth": ["Odd", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "(", "Is32Bit", ")", ",", "DL", ",", "VT", ",", "Result", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerGR128Binary", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10195, "Length": 44, "Cover_Rate": 0.42718446601941745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isn8_0Imm", "(", ")", "const", "{"], "ground_truth": ["return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ")", ";"], "File": "HexagonAsmParser27", "Func": "isn8_0Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10196, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Val", "=", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "}", "else", "{", "Val", "=", "Negate", "?", "-", "Val", ":", "Val", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getImm", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10197, "Length": 55, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "insertOutlinerPrologue", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "MachineOutlinerInfo", "&", "MInfo", ")", "const", "{"], "ground_truth": ["}"], "File": "X86InstrInfo113", "Func": "insertOutlinerPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10198, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", "||", "Size", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "has16BitInsts", "(", ")", "&&", "VT", ".", "getScalarType", "(", ")", ".", "bitsLE", "(", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N0", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N1", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mul", ";", "if", "(", "Subtarget", "->", "hasMulU24", "(", ")", "&&", "isU24", "(", "N0", ",", "DAG", ")", "&&", "isU24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getZExtOrTrunc", "(", "N0", ",", "DL", ",", "<STR_LIT>", ")", ";", "N1", "=", "DAG", ".", "getZExtOrTrunc", "(", "N1", ",", "DL", ",", "<STR_LIT>", ")", ";", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "false", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMulI24", "(", ")", "&&", "isI24", "(", "N0", ",", "DAG", ")", "&&", "isI24", "(", "N1", ",", "DAG", ")", ")", "{", "N0", "=", "DAG", ".", "getSExtOrTrunc", "(", "N0", ",", "DL", ",", "<STR_LIT>", ")", ";", "N1", "=", "DAG", ".", "getSExtOrTrunc", "(", "N1", ",", "DL", ",", "<STR_LIT>", ")", ";", "Mul", "=", "getMul24", "(", "DAG", ",", "DL", ",", "N0", ",", "N1", ",", "Size", ",", "true", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUISelLowering (2)2", "Func": "performMulCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10199, "Length": 253, "Cover_Rate": 0.790625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constexpr", "unsigned", "BitSize", "(", ")", "{"], "ground_truth": ["return", "sizeof", "(", "T", ")", "*", "<NUM_LIT>", ";"], "File": "common", "Func": "types_BitSize", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10200, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "FixupSFBPass", "::", "buildCopies", "(", "int", "Size", ",", "MachineInstr", "*", "LoadInst", ",", "int64_t", "LdDispImm", ",", "MachineInstr", "*", "StoreInst", ",", "int64_t", "StDispImm", ",", "int64_t", "LMMOffset", ",", "int64_t", "SMMOffset", ")", "{", "int", "LdDisp", "=", "LdDispImm", ";", "int", "StDisp", "=", "StDispImm", ";", "while", "(", "Size", ">", "<NUM_LIT>", ")", "{", "if", "(", "(", "Size", "-", "MOV128SZ", ">=", "<NUM_LIT>", ")", "&&", "isYMMLoadOpcode", "(", "LoadInst", "->", "getOpcode", "(", ")", ")", ")", "{", "Size", "=", "Size", "-", "MOV128SZ", ";", "buildCopy", "(", "LoadInst", ",", "YMMtoXMMLoadMap", ".", "at", "(", "LoadInst", "->", "getOpcode", "(", ")", ")", ",", "LdDisp", ",", "StoreInst", ",", "YMMtoXMMStoreMap", ".", "at", "(", "StoreInst", "->", "getOpcode", "(", ")", ")", ",", "StDisp", ",", "MOV128SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";", "LdDisp", "+=", "MOV128SZ", ";", "StDisp", "+=", "MOV128SZ", ";", "LMMOffset", "+=", "MOV128SZ", ";", "SMMOffset", "+=", "MOV128SZ", ";", "continue", ";", "}", "if", "(", "Size", "-", "MOV64SZ", ">=", "<NUM_LIT>", "&&", "Is64Bit", ")", "{", "Size", "=", "Size", "-", "MOV64SZ", ";", "buildCopy", "(", "LoadInst", ",", "<STR_LIT>", ",", "LdDisp", ",", "StoreInst", ",", "<STR_LIT>", ",", "StDisp", ",", "MOV64SZ", ",", "LMMOffset", ",", "SMMOffset", ")", ";"], "ground_truth": ["LdDisp", "+=", "MOV64SZ", ";"], "File": "X86FixupSFB", "Func": "buildCopies", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10201, "Length": 172, "Cover_Rate": 0.45382585751978893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "ix86_avx_u128_mode_needed", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "link", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "link", "=", "XEXP", "(", "link", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "link", ",", "<NUM_LIT>", ")", ")", "==", "USE", ")", "{", "rtx", "arg", "=", "XEXP", "(", "XEXP", "(", "link", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "ix86_check_avx256_register", "(", "arg", ")", ")", "return", "AVX_U128_DIRTY", ";", "}", "}", "return", "AVX_U128_CLEAN", ";", "}"], "ground_truth": ["subrtx_iterator", "::", "array_type", "array", ";"], "File": "i3864", "Func": "ix86_avx_u128_mode_needed", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10202, "Length": 92, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "F2003fInstrInfo", "Func": "storeRegToStackSlot", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10203, "Length": 90, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "(", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend28", "Func": "applyFixup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10204, "Length": 43, "Cover_Rate": 0.4673913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_VEC", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_DIFF_VEC", "&&", "get_attr_far_jump", "(", "insn", ")", "==", "FAR_JUMP_YES", ")", "{"], "ground_truth": ["cfun", "->", "machine", "->", "far_jump_used", "=", "<NUM_LIT>", ";"], "File": "arm2", "Func": "thumb_far_jump_used_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10205, "Length": 64, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "CRBits", "[", "RegEncoding", "]", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter18", "Func": "getVerboseConditionRegName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10206, "Length": 72, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Ins", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "INSERT_SUBREG", ")", ")", ".", "addDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "SubReg", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Ins", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectG_INSERT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10207, "Length": 120, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "Thumb2InstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10208, "Length": 192, "Cover_Rate": 0.5663716814159292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "os", ",", "unsigned", "reg", ")", "const", "{"], "ground_truth": ["os", "<<", "getRegisterName", "(", "reg", ")", ";"], "File": "TGSIMCInstPrinter", "Func": "printRegName", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10209, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "File": "TriCoreELFObjectWriter", "Func": "createTriCoreELFObjectWriter", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10210, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser2", "Func": "addImm0_255Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10211, "Length": 24, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "LastArgStackLoc", "=", "(", "FirstStackArgLoc", "+", "VA", ".", "getLocMemOffset", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "LastArgStackLoc", ",", "true", ",", "false", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "char", "OpFlag", "=", "<STR_LIT>", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ",", "OpFlag", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ")", ";", "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "MBlazeISelLowering1", "Func": "LowerCall", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10212, "Length": 486, "Cover_Rate": 0.5820359281437125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildVectorSDNode", "*", "BVN", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "APInt", "SplatBits", ",", "SplatUndef", ";", "unsigned", "SplatBitSize", ";", "bool", "HasAnyUndefs", ";", "if", "(", "BVN", "&&", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "if", "(", "SplatBitSize", "<=", "<NUM_LIT>", ")", "{", "EVT", "VbicVT", ";", "SDValue", "Val", "=", "isNEONModifiedImm", "(", "(", "~", "SplatBits", ")", ".", "getZExtValue", "(", ")", ",", "SplatUndef", ".", "getZExtValue", "(", ")", ",", "SplatBitSize", ",", "DAG", ",", "VbicVT", ",", "VT", ".", "is128BitVector", "(", ")", ",", "OtherModImm", ")", ";", "if", "(", "Val", ".", "getNode", "(", ")", ")", "{", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10213, "Length": 233, "Cover_Rate": 0.879245283018868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_permutex2var_epi16", "(", "__m512i", "__A", ",", "__mmask32", "__U", ",", "__m512i", "__I", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_vpermt2varhi512_mask", "(", "(", "__v32hi", ")", "__I", ",", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10214, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CMPTermImag8_match", "(", "Register", "&", "LHS", ",", "Register", "&", "RHS", ",", "Register", "&", "Flag", ")", ":", "Cmp_match", "(", "LHS", ",", "Flag", ")", ",", "RHS", "(", "RHS", ")", "{"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "CMPTermImag8_match", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10215, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ext_8_32_Gaudi", ";"], "ground_truth": ["}"], "File": "TPCMapCompoundInst", "Func": "getExt8_32Gaudi", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10216, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isLittleEndian", "(", ")", ")", "VectorIndex", "=", "<NUM_LIT>", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getTargetConstant", "(", "VectorIndex", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "Op", ";"], "File": "PPCISelLowering (2)7", "Func": "LowerBSWAP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10217, "Length": 41, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";"], "File": "VEISelLowering1", "Func": "LowerOperation", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10218, "Length": 115, "Cover_Rate": 0.7098765432098766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["StringRef", "CPUString", "=", "<ISA_LIT>_MC", "::", "select<ISA_LIT>CPU", "(", "STI", ".", "getCPU", "(", ")", ")", ";"], "File": "HexagonAsmBackend11", "Func": "createHexagonAsmBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10219, "Length": 39, "Cover_Rate": 0.4936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createExecutionDependencyFixPass", "(", "&", "<STR_LIT>", ")", ")", ";", "}", "PM", ".", "add", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", ")", "PM", ".", "add", "(", "createThumb2ITBlockPass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine87", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10220, "Length": 78, "Cover_Rate": 0.639344262295082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "<STR_LIT>", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "Changed", "|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "}", "return", "Changed", ";", "}"], "ground_truth": ["Changed", "|=", "CC", "->", "enableVolatileAndOrNonTemporal", "(", "MI", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "<STR_LIT>", ",", "MOI", ".", "isVolatile", "(", ")", ",", "MOI", ".", "isNonTemporal", "(", ")", ")", ";"], "File": "SIMemoryLegalizer", "Func": "expandLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10221, "Length": 115, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{"], "ground_truth": ["const", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "SystemZFrameLowering (2)", "Func": "getFrameIndexReference", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10222, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARMAsmParser101", "Func": "addExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10223, "Length": 49, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "!", "selectMUBUFAddr64Impl", "(", "Root", ",", "VAddr", ",", "RSrcReg", ",", "SOffset", ",", "Offset", ")", ")", "return", "{", "}", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}", ",", "addZeroImm", ",", "addZeroImm", ",", "addZeroImm", "}", "}", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFAddr64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10224, "Length": 120, "Cover_Rate": 0.8391608391608392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mask", "==", "-", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "return", "Mask", "<<", "<NUM_LIT>", ";", "}", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", ")", "{", "return", "-", "<NUM_LIT>", ";", "}", "if", "(", "Flags", ".", "empty", "(", ")", "||", "Flags", "==", "<STR_LIT>", ")", "return", "Mask", "|", "<NUM_LIT>", ";", "for", "(", "char", "Flag", ":", "Flags", ")", "{", "int", "FlagVal", ";", "switch", "(", "Flag", ")", "{", "case", "'c'", ":", "FlagVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "'x'", ":", "FlagVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "'s'", ":", "FlagVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "'f'", ":", "FlagVal", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "FlagVal", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "FlagVal", "||", "(", "Mask", "&", "FlagVal", ")", ")", "return", "-", "<NUM_LIT>", ";", "Mask", "|=", "FlagVal", ";", "}", "if", "(", "Reg", "==", "<STR_LIT>", ")", "Mask", "|=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Mask", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "getARClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10225, "Length": 142, "Cover_Rate": 0.8114285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "EmittedNumMemOps", "<", "NumMemOps", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "<STR_LIT>", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SrcOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_LOADS_IN_LDM", "&&", "EmittedNumMemOps", "+", "i", "<", "NumMemOps", ";", "++", "i", ")", "{", "TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "<STR_LIT>", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "DstOff", "+=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "EmittedNumMemOps", "+=", "i", ";", "}", "if", "(", "BytesLeft", "==", "<NUM_LIT>", ")", "return", "Chain", ";", "unsigned", "BytesLeftSave", "=", "BytesLeft", ";", "i", "=", "<NUM_LIT>", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "Loads", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getConstant", "(", "SrcOff", ",", "<STR_LIT>", ")", ")", ",", "SrcSV", ",", "SrcSVOff", "+", "SrcOff", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "TFOps", "[", "i", "]", "=", "Loads", "[", "i", "]", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "++", "i", ";", "SrcOff", "+=", "VTSize", ";", "BytesLeft", "-=", "VTSize", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "TFOps", "[", "<NUM_LIT>", "]", ",", "i", ")", ";", "i", "=", "<NUM_LIT>", ";", "BytesLeft", "=", "BytesLeftSave", ";", "while", "(", "BytesLeft", ")", "{", "if", "(", "BytesLeft", ">=", "<NUM_LIT>", ")", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VT", "=", "<STR_LIT>", ";", "VTSize", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["TFOps", "[", "i", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Loads", "[", "i", "]", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "DstOff", ",", "<STR_LIT>", ")", ")", ",", "DstSV", ",", "DstSVOff", "+", "DstOff", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering109", "Func": "EmitTargetCodeForMemcpy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10226, "Length": 463, "Cover_Rate": 0.6430555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>Z80RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "CalleeSavedRegs", ";"], "File": "GBZ80RegisterInfo (2)", "Func": "getCalleeSavedRegs", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10227, "Length": 32, "Cover_Rate": 0.8648648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "DestMBB", "=", "cast", "<", "BasicBlockSDNode", ">", "(", "Dest", ")", "->", "getBasicBlock", "(", ")", ";", "BlockAddress", "*", "BA", "=", "BlockAddress", "::", "get", "(", "const_cast", "<", "Function", "*", ">", "(", "MF", ".", "getFunction", "(", ")", ")", ",", "const_cast", "<", "BasicBlock", "*", ">", "(", "DestMBB", "->", "getBasicBlock", "(", ")", ")", ")", ";", "DestMBB", "->", "setHasAddressTaken", "(", ")", ";", "SDValue", "BlockPtr", "=", "DAG", ".", "getBlockAddress", "(", "BA", ",", "PtrVT", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "ReturnReg", ",", "BlockPtr", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "ReturnReg", ",", "PtrVT", ")", ")", ";"], "File": "X86ISelLowering173", "Func": "LowerCATCHRET", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10228, "Length": 107, "Cover_Rate": 0.4592274678111588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerI1Copies", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>LowerI1CopiesPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SILowerI1Copies20", "Func": "SILowerI1Copies", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10229, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "QuarterSize", ";", "i", "<", "QuarterSize", "*", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "NumElems", ",", "NumElems", "+", "HalfSize", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "QuarterSize", "*", "<NUM_LIT>", ";", "i", "<", "QuarterSize", "*", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "HalfSize", ",", "NumElems", ")", ")", "return", "false", ";", "for", "(", "int", "i", "=", "QuarterSize", "*", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "!", "isUndefOrInRange", "(", "Mask", "[", "i", "]", ",", "NumElems", "+", "HalfSize", ",", "NumElems", "*", "<NUM_LIT>", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering191", "Func": "isVSHUFPDYMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10230, "Length": 114, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "ZMask", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "DstIdx", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "SrcIdx", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "RCSize", "=", "getRegClass", "(", "MI", ".", "getDesc", "(", ")", ",", "OpNum", ",", "&", "RI", ",", "MF", ")", "->", "getSize", "(", ")", ";", "if", "(", "Size", "<=", "RCSize", "&&", "<NUM_LIT>", "<=", "Align", ")", "{", "int", "PtrOffset", "=", "SrcIdx", "*", "<NUM_LIT>", ";", "unsigned", "NewImm", "=", "(", "DstIdx", "<<", "<NUM_LIT>", ")", "|", "ZMask", ";", "unsigned", "NewOpCode", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstr", "*", "NewMI", "=", "FuseInst", "(", "MF", ",", "NewOpCode", ",", "OpNum", ",", "MOs", ",", "InsertPt", ",", "MI", ",", "*", "this", ",", "PtrOffset", ")", ";", "NewMI", "->", "getOperand", "(", "NewMI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "setImm", "(", "NewImm", ")", ";", "return", "NewMI", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "RCSize", "=", "getRegClass", "(", "MI", ".", "getDesc", "(", ")", ",", "OpNum", ",", "&", "RI", ",", "MF", ")", "->", "getSize", "(", ")", ";", "if", "(", "Size", "<=", "RCSize", "&&", "<NUM_LIT>", "<=", "Align", ")", "{", "unsigned", "NewOpCode", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstr", "*", "NewMI", "=", "FuseInst", "(", "MF", ",", "NewOpCode", ",", "OpNum", ",", "MOs", ",", "InsertPt", ",", "MI", ",", "*", "this", ",", "<NUM_LIT>", ")", ";", "return", "NewMI", ";", "}", "}"], "ground_truth": ["break", ";"], "File": "X86InstrInfo (2)1", "Func": "foldMemoryOperandCustom", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10231, "Length": 275, "Cover_Rate": 0.7947976878612717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__builtin_aarch64_sqshlu_ndi_uss", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqshlu_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10232, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallSet", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "BBChanged", ";", "for", "(", "auto", "&", "Bucket", ":", "Buckets", ")", "{", "if", "(", "prepareBasesForCommoningChains", "(", "Bucket", ")", ")", "MadeChange", "|=", "rewriteLoadStoresForCommoningChains", "(", "L", ",", "Bucket", ",", "BBChanged", ")", ";"], "ground_truth": ["}"], "File": "PPCLoopInstrFormPrep", "Func": "chainCommoning", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10233, "Length": 37, "Cover_Rate": 0.3978494623655914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printCustom", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo14", "Func": "printCustom", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10234, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "ElementType", ")", ")", ";"], "ground_truth": ["SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "DL", ",", "ElementType", ")", ")", ";"], "File": "NyuziISelLowering", "Func": "LowerSINT_TO_FP", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10235, "Length": 51, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorListTwoSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg0", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "unsigned", "Reg1", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "Reg0", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "Reg1", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListTwoSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10236, "Length": 82, "Cover_Rate": 0.9425287356321839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "NyuziDisassembler", "Func": "DecodeVR512RegisterClass", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10237, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminnmvq_p_fv4sf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminnmvq_p_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10238, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getADDriOpcode", "(", "unsigned", "is64Bit", ",", "int64_t", "Imm", ")", "{", "if", "(", "is64Bit", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86FrameInfo", "Func": "getADDriOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10239, "Length": 51, "Cover_Rate": 0.8360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "__func__", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "VR", ",", "HRI", ")", "<<", "<STR_LIT>", "<<", "PrintORL", "(", "AVs", ",", "HRI", ")", "<<", "<STR_LIT>", ";", "}", "if", "(", "AVs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "using", "iterator", "=", "OrderedRegisterList", "::", "iterator", ";", "BitValueOrdering", "BVO", "(", "BaseOrd", ")", ";", "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "CMS", "->", "lookup", "(", "VR", ")", ";", "uint16_t", "W", "=", "RC", ".", "width", "(", ")", ";", "using", "RSRecord", "=", "std", "::", "pair", "<", "unsigned", ",", "uint16_t", ">", ";", "using", "RSListType", "=", "std", "::", "vector", "<", "RSRecord", ">", ";", "using", "LRSMapType", "=", "DenseMap", "<", "unsigned", ",", "RSListType", ">", ";", "LRSMapType", "LM", ";", "for", "(", "uint16_t", "S", "=", "<NUM_LIT>", ";", "S", "<", "W", ";", "++", "S", ")", "{", "iterator", "B", "=", "AVs", ".", "begin", "(", ")", ",", "E", "=", "AVs", ".", "end", "(", ")", ";", "uint16_t", "L", ";", "for", "(", "L", "=", "<NUM_LIT>", ";", "L", "<", "W", "-", "S", ";", "++", "L", ")", "{", "RegisterCellBitCompareSel", "RCB", "(", "VR", ",", "S", "+", "L", ",", "L", ",", "BVO", ",", "*", "CMS", ")", ";", "iterator", "NewB", "=", "std", "::", "lower_bound", "(", "B", ",", "E", ",", "VR", ",", "RCB", ")", ";", "iterator", "NewE", "=", "std", "::", "upper_bound", "(", "NewB", ",", "E", ",", "VR", ",", "RCB", ")", ";", "if", "(", "L", ">", "<NUM_LIT>", ")", "{", "for", "(", "iterator", "I", "=", "B", ";", "I", "!=", "NewB", ";", "++", "I", ")", "LM", "[", "L", "]", ".", "push_back", "(", "std", "::", "make_pair", "(", "*", "I", ",", "S", ")", ")", ";", "for", "(", "iterator", "I", "=", "NewE", ";", "I", "!=", "E", ";", "++", "I", ")", "LM", "[", "L", "]", ".", "push_back", "(", "std", "::", "make_pair", "(", "*", "I", ",", "S", ")", ")", ";", "}", "B", "=", "NewB", ",", "E", "=", "NewE", ";", "if", "(", "B", "==", "E", ")", "break", ";", "}", "assert", "(", "B", "==", "E", "||", "L", "==", "W", "-", "S", ")", ";", "if", "(", "B", "!=", "E", ")", "{", "for", "(", "iterator", "I", "=", "B", ";", "I", "!=", "E", ";", "++", "I", ")", "LM", "[", "L", "]", ".", "push_back", "(", "std", "::", "make_pair", "(", "*", "I", ",", "S", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "HexagonGenInsert11", "Func": "findRecordInsertForms", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10240, "Length": 354, "Cover_Rate": 0.39553072625698327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{"], "ground_truth": ["default", ":", "return", "UNSUPPORTED", ";"], "File": "MBlazeDisassembler", "Func": "decodeSB", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10241, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "AGCMCELFObjectWriter", "Func": "createAGCELFObjectWriter", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10242, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "NyuziMachineFunctionInfo", "Func": "anchor", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10243, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasIntModifiers", "(", ")", "const", "{"], "ground_truth": ["return", "getModifiers", "(", ")", ".", "hasIntModifiers", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "hasIntModifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10244, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "unsigned", "MinElts", "=", "std", "::", "min", "(", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ",", "Src", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MinElts", ")", ";"], "ground_truth": ["SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering182", "Func": "getScatterNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10245, "Length": 80, "Cover_Rate": 0.33755274261603374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_ANDN2_B64", ")", ",", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "Src", ")", ";"], "File": "SILowerControlFlow16", "Func": "Loop", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10246, "Length": 58, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "XtensaMCInstLower", "Func": "LowerSymbolOperand", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10247, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "CalleeSavedRegs", ";"], "ground_truth": ["}"], "File": "AlphaRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10248, "Length": 35, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_Success", ";", "}", "Index", "=", "matchFPURegisterName", "(", "Identifier", ")", ";", "if", "(", "Index", "!=", "-", "<NUM_LIT>", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Index", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Index", "=", "matchFCCRegisterName", "(", "Identifier", ")", ";", "if", "(", "Index", "!=", "-", "<NUM_LIT>", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Index", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "MipsAsmParser38", "Func": "matchAnyRegisterNameWithoutDollar", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10249, "Length": 103, "Cover_Rate": 0.36395759717314485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>StoreCombine", "(", ")", ":", "BasicBlockPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "TVMStoreCombine", "Func": "TVMStoreCombine", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10250, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";"], "File": "WebAssemblyISelLowering13", "Func": "LowerOperation", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10251, "Length": 27, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arg", ".", "aggregate_type_p", "(", ")", ")", "basereg", "=", "<NUM_LIT>", ";", "else", "{", "gcc_checking_assert", "(", "!", "COMPLEX_MODE_P", "(", "arg", ".", "mode", ")", ")", ";", "if", "(", "TARGET_FPREGS", "&&", "GET_MODE_CLASS", "(", "arg", ".", "mode", ")", "==", "MODE_FLOAT", ")", "basereg", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "else", "basereg", "=", "<NUM_LIT>", ";", "}", "{", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "alpha_arg_info_reg_val", "(", "*", "cum", ")", ";", "num_args", "=", "cum", "->", "num_args", ";", "if", "(", "num_args", ">=", "<NUM_LIT>", "||", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "return", "NULL_RTX", ";", "}", "{", "if", "(", "*", "cum", ">=", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "num_args", "=", "*", "cum", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "basereg", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "return", "NULL_RTX", ";"], "File": "alpha", "Func": "alpha_function_arg", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10252, "Length": 134, "Cover_Rate": 0.7613636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "UsePMADDWD", "=", "[", "&", "]", "(", "SDValue", "Op", ")", "{", "ShrinkMode", "Mode", ";", "return", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "canReduceVMulWidth", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Mode", ")", "&&", "Mode", "!=", "ShrinkMode", "::", "MULU16", "&&", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "||", "(", "Op", "->", "isOnlyUserOf", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "Op", "->", "isOnlyUserOf", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", ")", ";", "}", ";", "SDValue", "MulOp", ",", "OtherOp", ";", "if", "(", "UsePMADDWD", "(", "Op0", ")", ")", "{", "MulOp", "=", "Op0", ";", "OtherOp", "=", "Op1", ";", "}", "else", "if", "(", "UsePMADDWD", "(", "Op1", ")", ")", "{", "MulOp", "=", "Op1", ";", "OtherOp", "=", "Op0", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ReducedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "EVT", "MAddVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "MulOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineLoopMAddPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10253, "Length": 218, "Cover_Rate": 0.4570230607966457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "OpndIdx", ")", ".", "isImm", "(", ")", "&&", "!", "isShiftedInt", "<", "Width", ",", "Scale", ">", "(", "MI", ".", "getOperand", "(", "OpndIdx", ")", ".", "getImm", "(", ")", ")", ")", "{"], "ground_truth": ["ErrInfo", "=", "<STR_LIT>", ";"], "File": "MipsInstrInfo36", "Func": "checkScaledImmediate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10254, "Length": 38, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget1", "Func": "getTargetLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10255, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_s32", "(", "int32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "__builtin_neon_vreinterpretv4sfv4si", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_f32_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10256, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_add3_const", "(", "r12", ",", "r1", ",", "alloc_hi", ")", ")", ";", "if", "(", "alloc_lo", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_add3_const", "(", "r12", ",", "r12", ",", "alloc_lo", ")", ")", ";", "else", "emit_insn", "(", "gen_nop", "(", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_add3_const", "(", "r12", ",", "r1", ",", "alloc_lo", ")", ")", ";", "emit_insn", "(", "gen_nop", "(", ")", ")", ";", "}", "compare", "=", "gen_rtx_REG", "(", "CCUNSmode", ",", "CR7_REGNO", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "compare", ",", "gen_rtx_COMPARE", "(", "CCUNSmode", ",", "r12", ",", "r0", ")", ")", ")", ";", "ok_label", "=", "gen_label_rtx", "(", ")", ";", "jump", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_GEU", "(", "VOIDmode", ",", "compare", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "ok_label", ")", ",", "pc_rtx", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "jump", ")", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "ok_label", ";", "add_reg_br_prob_note", "(", "insn", ",", "profile_probability", "::", "very_likely", "(", ")", ")", ";", "lr", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ";", "insn", "=", "emit_move_insn", "(", "r0", ",", "lr", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_frame_store", "(", "r0", ",", "r1", ",", "info", "->", "lr_save_offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_call_insn", "(", "gen_call", "(", "gen_rtx_MEM", "(", "SImode", ",", "morestack_ref", ")", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "call_fusage", "=", "NULL_RTX", ";", "use_reg", "(", "&", "call_fusage", ",", "r12", ")", ";", "use_reg", "(", "&", "call_fusage", ",", "r0", ")", ";", "add_function_usage_to", "(", "insn", ",", "call_fusage", ")", ";", "make_reg_eh_region_note_nothrow_nononlocal", "(", "insn", ")", ";", "emit_insn", "(", "gen_frame_load", "(", "r0", ",", "r1", ",", "info", "->", "lr_save_offset", ")", ")", ";", "insn", "=", "emit_move_insn", "(", "lr", ",", "r0", ")", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_RESTORE", ",", "lr", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_split_stack_return", "(", ")", ")", ";", "emit_label", "(", "ok_label", ")", ";"], "ground_truth": ["LABEL_NUSES", "(", "ok_label", ")", "=", "<NUM_LIT>", ";"], "File": "rs6000-logue", "Func": "rs6000_expand_split_stack_prologue", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10257, "Length": 305, "Cover_Rate": 0.552536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "isZExt", "=", "false", ";", "Entry", ".", "isSRet", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "false", ";", "Entry", ".", "isZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DL", ")", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "LoadSin", "=", "DAG", ".", "getLoad", "(", "ArgVT", ",", "dl", ",", "CallResult", ".", "second", ",", "SRet", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "SRet", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "dl", ")", ")", ";"], "File": "ARMISelLowering", "Func": "LowerFSINCOS", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10258, "Length": 212, "Cover_Rate": 0.4380165289256198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering148", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10259, "Length": 162, "Cover_Rate": 0.32661290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "GlobalAddressSDNode", "*", "N", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "N", "->", "getGlobal", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "{", "const", "<ISA_LIT>TargetObjectFile", "&", "TLOF", "=", "(", "const", "<ISA_LIT>TargetObjectFile", "&", ")", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "IsGlobalInSmallSection", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";"], "ground_truth": ["return", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";"], "File": "MipsISelLowering42", "Func": "lowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10260, "Length": 125, "Cover_Rate": 0.4681647940074906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "insn_op", "->", "mode", "==", "V1DImode", "&&", "GET_MODE", "(", "op", "[", "arg_count", "]", ")", "==", "DImode", ")", "op", "[", "arg_count", "]", "=", "gen_lowpart", "(", "V1DImode", ",", "op", "[", "arg_count", "]", ")", ";", "else", "if", "(", "insn_op", "->", "mode", "==", "V1SImode", "&&", "GET_MODE", "(", "op", "[", "arg_count", "]", ")", "==", "SImode", ")", "op", "[", "arg_count", "]", "=", "gen_lowpart", "(", "V1SImode", ",", "op", "[", "arg_count", "]", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "idx", "]", ".", "predicate", ")", "(", "op", "[", "arg_count", "]", ",", "insn_op", "->", "mode", ")", ")", "op", "[", "arg_count", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "arg_count", "]", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10261, "Length": 115, "Cover_Rate": 0.391156462585034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetNoMacro", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetStreamer16", "Func": "emitDirectiveSetNoMacro", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10262, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "<NUM_LIT>", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLO", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "BitsFrom", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "{"], "ground_truth": ["DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";"], "File": "AMDGPUISelLowering128", "Func": "PerformDAGCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10263, "Length": 314, "Cover_Rate": 0.5233333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "SAddr", ")", ",", "<STR_LIT>", ",", "TFI", ",", "SAddr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "!", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "int64_t", "RemainderOffset", "=", "COffsetVal", ";", "int64_t", "ImmField", "=", "<NUM_LIT>", ";", "const", "unsigned", "NumBits", "=", "<STR_LIT>", "(", "*", "Subtarget", ",", "true", ")", ";", "int64_t", "D", "=", "<NUM_LIT>", "<<", "(", "NumBits", "-", "<NUM_LIT>", ")", ";", "RemainderOffset", "=", "(", "COffsetVal", "/", "D", ")", "*", "D", ";", "ImmField", "=", "COffsetVal", "-", "RemainderOffset", ";", "assert", "(", "TII", "->", "isLegalFLATOffset", "(", "ImmField", ",", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", ";", "assert", "(", "RemainderOffset", "+", "ImmField", "==", "COffsetVal", ")", ";", "COffsetVal", "=", "ImmField", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "AddOffset", "=", "getMaterializedScalarImm32", "(", "Lo_32", "(", "RemainderOffset", ")", ",", "DL", ")", ";", "SAddr", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SAddr", ",", "AddOffset", ")", ",", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "COffsetVal", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10264, "Length": 198, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AlignedBy4", ";", "}", "if", "(", "VT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";"], "ground_truth": ["return", "VT", ".", "bitsGT", "(", "<STR_LIT>", ")", "&&", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "File": "SIISelLowering (2)", "Func": "allowsMisalignedMemoryAccesses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10265, "Length": 39, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", "{"], "ground_truth": ["}"], "File": "AArch64InstructionSelector71", "Func": "AArch64InstructionSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10266, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8_t", "__res", "=", "__builtin_mve_vidupq_m_n_uv8hi", "(", "__inactive", ",", "*", "__a", ",", "__imm", ",", "__p", ")", ";", "*", "__a", "+=", "__imm", "*", "<NUM_LIT>", ";"], "ground_truth": ["return", "__res", ";"], "File": "arm", "Func": "mve___arm_vidupq_m_wb_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10267, "Length": 25, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "MCConstantExpr", "::", "create", "(", "MO", ".", "getImm", "(", ")", ",", "AP", ".", "OutContext", ")", ",", "AP", ".", "OutContext", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "setMustExtend", "(", "*", "Expr", ",", "MustExtend", ")", ";", "MCO", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "{", "MCExpr", "const", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Expr", ",", "AP", ".", "OutContext", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "setMustExtend", "(", "*", "Expr", ",", "MustExtend", ")", ";", "MCO", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ",", "MustExtend", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ",", "MustExtend", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "MustExtend", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "MustExtend", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ",", "MustExtend", ")", ";", "break", ";", "}", "MCI", "->", "addOperand", "(", "MCO", ")", ";", "}", "AP", ".", "<ISA_LIT>ProcessInstruction", "(", "*", "MCI", ",", "*", "MI", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "extendIfNeeded", "(", "AP", ".", "OutContext", ",", "MCII", ",", "MCB", ",", "*", "MCI", ")", ";"], "ground_truth": ["MCB", ".", "addOperand", "(", "MCOperand", "::", "createInst", "(", "MCI", ")", ")", ";"], "File": "HexagonMCInstLower9", "Func": "HexagonLowerToMC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10268, "Length": 307, "Cover_Rate": 0.5159663865546219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "LastFlat", "[", "LGKM_CNT", "]", ">", "ScoreLBs", "[", "LGKM_CNT", "]", "&&", "LastFlat", "[", "LGKM_CNT", "]", "<=", "ScoreUBs", "[", "LGKM_CNT", "]", ")", "||", "(", "LastFlat", "[", "VM_CNT", "]", ">", "ScoreLBs", "[", "VM_CNT", "]", "&&", "LastFlat", "[", "VM_CNT", "]", "<=", "ScoreUBs", "[", "VM_CNT", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "hasPendingFlat", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10269, "Length": 48, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "lane", ";", "if", "(", "d", "->", "vec_flags", "==", "VEC_SVE_PRED", "||", "d", "->", "perm", ".", "encoding", "(", ")", ".", "encoded_nelts", "(", ")", "!=", "<NUM_LIT>", "||", "!", "d", "->", "perm", "[", "<NUM_LIT>", "]", ".", "is_constant", "(", "&", "elt", ")", ")", "return", "false", ";", "if", "(", "(", "d", "->", "vec_flags", "&", "VEC_SVE_DATA", ")", "&&", "elt", "*", "(", "aarch64_sve_container_bits", "(", "vmode", ")", "/", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "in0", "=", "d", "->", "op0", ";", "lane", "=", "GEN_INT", "(", "elt", ")", ";", "rtx", "parallel", "=", "gen_rtx_PARALLEL", "(", "vmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "lane", ")", ")", ";", "rtx", "select", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE_INNER", "(", "vmode", ")", ",", "in0", ",", "parallel", ")", ";", "emit_set_insn", "(", "out", ",", "gen_rtx_VEC_DUPLICATE", "(", "vmode", ",", "select", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "aarch641", "Func": "aarch64_evpc_dup", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10270, "Length": 135, "Cover_Rate": 0.8132530120481928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vcgeuv8hi", "(", "(", "int16x8_t", ")", "__b", ",", "(", "int16x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcleq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10271, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PowerOf2Floor", "(", "std", "::", "max", "<", "unsigned", ">", "(", "std", "::", "min", "<", "unsigned", ">", "(", "RVVVectorELENMax", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "getMaxELENForFixedLengthVectors", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10272, "Length": 27, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFixedPointScaleImm64", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", "-", "Imm", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler24", "Func": "DecodeFixedPointScaleImm64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10273, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printThumbLdrLabelOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printThumbLdrLabelOperand", "(", "MI", ",", "OpNum", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter20", "Func": "printThumbLdrLabelOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10274, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_store_pd", "(", "void", "*", "__P", ",", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{", "__builtin_ia32_storeapd512_mask", "(", "(", "__v8df", "*", ")", "__P", ",", "(", "__v8df", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_store_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10275, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op4", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op3", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op5", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op6", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "XCoreDisassembler (2)", "Func": "DecodeL6RInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10276, "Length": 69, "Cover_Rate": 0.41566265060240964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalVariable", "*", "GV", "=", "M", "->", "getNamedGlobal", "(", "<STR_LIT>", ")", ";", "if", "(", "GV", ")", "{", "unsigned", "Offset", "=", "allocateLDSGlobal", "(", "M", "->", "getDataLayout", "(", ")", ",", "*", "GV", ")", ";"], "ground_truth": ["(", "void", ")", "Offset", ";"], "File": "AMDGPUMachineFunction13", "Func": "allocateModuleLDSGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10277, "Length": 37, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "fn", "=", "gen_call_internal", ";", "pattern", "=", "fn", "(", "addr", ",", "args_size", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "result", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "result", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "reg1", ",", "reg2", ";", "if", "(", "type", "==", "MIPS_CALL_SIBCALL", ")", "fn", "=", "gen_sibcall_value_multiple_internal", ";", "else", "fn", "=", "gen_call_value_multiple_internal", ";", "reg1", "=", "XEXP", "(", "XVECEXP", "(", "result", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "reg2", "=", "XEXP", "(", "XVECEXP", "(", "result", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "pattern", "=", "fn", "(", "reg1", ",", "addr", ",", "args_size", ",", "reg2", ")", ";", "}", "else", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "if", "(", "type", "==", "MIPS_CALL_SIBCALL", ")", "fn", "=", "gen_sibcall_value_internal", ";", "else", "fn", "=", "gen_call_value_internal", ";", "if", "(", "GET_CODE", "(", "result", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "result", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "result", "=", "XEXP", "(", "XVECEXP", "(", "result", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "pattern", "=", "fn", "(", "result", ",", "addr", ",", "args_size", ")", ";", "}", "return", "mips_emit_call_insn", "(", "pattern", ",", "orig_addr", ",", "addr", ",", "lazy_p", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_expand_call", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10278, "Length": 205, "Cover_Rate": 0.5601092896174863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ImmSigned", "=", "is<ISA_LIT>ImmediateSigned", "(", "MID", ".", "TSFlags", ")", ";", "if", "(", "has<ISA_LIT>Immediate", "(", "MID", ".", "TSFlags", ")", "&&", "ImmSigned", ")", "{", "unsigned", "ImmOpNo", "=", "get<ISA_LIT>ImmediateOpNo", "(", "MID", ".", "TSFlags", ")", ";"], "ground_truth": ["unsigned", "ImmSize", "=", "get<ISA_LIT>ImmediateSize", "(", "MID", ".", "TSFlags", ")", ";"], "File": "PatmosDisassembler", "Func": "adjustSignedImm", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10279, "Length": 42, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "p", ";", "if", "(", "D_REG_P", "(", "reg", ")", ")", "x_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "HARD_X_REGNUM", ")", ";", "else", "x_reg", "=", "<NUM_LIT>", ";", "for", "(", "p", "=", "PREV_INSN", "(", "x", ")", ";", "p", "&&", "GET_CODE", "(", "p", ")", "!=", "CODE_LABEL", ";", "p", "=", "PREV_INSN", "(", "p", ")", ")", "if", "(", "INSN_P", "(", "p", ")", ")", "{", "rtx", "body", ";", "body", "=", "PATTERN", "(", "p", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "CALL_INSN", ")", "break", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "JUMP_INSN", ")", "break", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "rtx", "dst", "=", "XEXP", "(", "body", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "dst", ")", "==", "REG", "&&", "REGNO", "(", "dst", ")", "==", "REGNO", "(", "reg", ")", ")", "break", ";", "if", "(", "x_reg", "&&", "rtx_equal_p", "(", "dst", ",", "x_reg", ")", ")", "break", ";", "if", "(", "find_regno_note", "(", "p", ",", "REG_DEAD", ",", "REGNO", "(", "reg", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "reg_mentioned_p", "(", "reg", ",", "p", ")", "||", "(", "x_reg", "&&", "reg_mentioned_p", "(", "x_reg", ",", "p", ")", ")", ")", "break", ";", "}", "for", "(", "p", "=", "x", ";", "p", ";", "p", "=", "NEXT_INSN", "(", "p", ")", ")", "{", "rtx", "body", ";", "if", "(", "GET_CODE", "(", "p", ")", "==", "CODE_LABEL", "||", "GET_CODE", "(", "p", ")", "==", "JUMP_INSN", "||", "GET_CODE", "(", "p", ")", "==", "CALL_INSN", "||", "GET_CODE", "(", "p", ")", "==", "BARRIER", ")", "break", ";", "if", "(", "GET_CODE", "(", "p", ")", "!=", "INSN", ")", "continue", ";", "body", "=", "PATTERN", "(", "p", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "rtx", "src", "=", "XEXP", "(", "body", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["rtx", "dst", "=", "XEXP", "(", "body", ",", "<NUM_LIT>", ")", ";"], "File": "m68hc111", "Func": "dead_register_here", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10280, "Length": 284, "Cover_Rate": 0.7675675675675676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG", "Func": "getPassName", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10281, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AtomicOrdering", "::", "Release", ":", "return", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "return", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "RISCVExpandAtomicPseudoInsts2", "Func": "getSCForRMW16", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10282, "Length": 26, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "EncVal", "|=", "<NUM_LIT>", ";", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "EncVal", "|=", "<NUM_LIT>", ";", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "EncVal", "|=", "<NUM_LIT>", ";", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "EncVal", "|=", "<NUM_LIT>", ";", "return", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "EncVal", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "decodeAdvSIMDModImmType11", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10283, "Length": 50, "Cover_Rate": 0.45871559633027525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVals", "(", "SVOp", "->", "getMask", "(", ")", ".", "begin", "(", ")", ",", "SVOp", "->", "getMask", "(", ")", ".", "end", "(", ")", ")", ";"], "ground_truth": ["return", "getPSHUFB", "(", "MaskVals", ",", "V1", ",", "dl", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerVECTOR_SHUFFLEv16i16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10284, "Length": 56, "Cover_Rate": 0.5137614678899083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "Mips16InstrInfo11", "Func": "storeRegToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10285, "Length": 64, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintRegSet", "(", "const", "RegisterSet", "&", "S", ",", "const", "TargetRegisterInfo", "*", "RI", ")", ":", "RS", "(", "S", ")", ",", "TRI", "(", "RI", ")", "{"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)", "Func": "PrintRegSet", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10286, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "J2AsmPrinter", "Func": "LLVMInitializeJ2AsmPrinter", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10287, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "DAG", ".", "getTarget", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>ompact32", ")", ";", "if", "(", "MF", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";"], "ground_truth": ["assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARCompactISelLowering", "Func": "LowerReturn", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10288, "Length": 143, "Cover_Rate": 0.45980707395498394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "ORDERED", ":", "case", "UNORDERED", ":", "case", "UNGT", ":", "case", "UNLT", ":", "case", "UNEQ", ":", "case", "UNGE", ":", "case", "UNLE", ":", "case", "LTGT", ":", "qpfunc", "=", "(", "TARGET_ARCH64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "TARGET_ARCH64", ")", "{", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "tree", "expr", "=", "MEM_EXPR", "(", "x", ")", ";", "if", "(", "expr", ")", "mark_addressable", "(", "expr", ")", ";", "slot0", "=", "x", ";", "}", "else", "{", "slot0", "=", "assign_stack_temp", "(", "TFmode", ",", "GET_MODE_SIZE", "(", "TFmode", ")", ")", ";", "emit_move_insn", "(", "slot0", ",", "x", ")", ";", "}", "if", "(", "MEM_P", "(", "y", ")", ")", "{", "tree", "expr", "=", "MEM_EXPR", "(", "y", ")", ";", "if", "(", "expr", ")", "mark_addressable", "(", "expr", ")", ";", "slot1", "=", "y", ";", "}", "else", "{", "slot1", "=", "assign_stack_temp", "(", "TFmode", ",", "GET_MODE_SIZE", "(", "TFmode", ")", ")", ";", "emit_move_insn", "(", "slot1", ",", "y", ")", ";", "}", "libfunc", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "qpfunc", ")", ";", "emit_library_call", "(", "libfunc", ",", "LCT_NORMAL", ",", "DImode", ",", "XEXP", "(", "slot0", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "XEXP", "(", "slot1", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";", "mode", "=", "DImode", ";", "}", "else", "{"], "ground_truth": ["libfunc", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "qpfunc", ")", ";"], "File": "sparc", "Func": "sparc_emit_float_lib_cmp", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10289, "Length": 206, "Cover_Rate": 0.3275039745627981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "SrcReg", ")", "SrcReg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "auto", "*", "SI", "=", "cast", "<", "StoreInst", ">", "(", "I", ")", ";", "if", "(", "SI", "->", "isAtomic", "(", ")", ")", "{", "AtomicOrdering", "Ord", "=", "SI", "->", "getOrdering", "(", ")", ";", "if", "(", "isReleaseOrStronger", "(", "Ord", ")", ")", "{", "unsigned", "AddrReg", "=", "getRegForValue", "(", "PtrV", ")", ";", "return", "emitStoreRelease", "(", "VT", ",", "SrcReg", ",", "AddrReg", ",", "createMachineMemOperandFor", "(", "I", ")", ")", ";", "}", "}", "Address", "Addr", ";", "if", "(", "!", "computeAddress", "(", "PtrV", ",", "Addr", ",", "Op0", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "emitStore", "(", "VT", ",", "SrcReg", ",", "Addr", ",", "createMachineMemOperandFor", "(", "I", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64FastISel10", "Func": "selectStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10290, "Length": 130, "Cover_Rate": 0.3551912568306011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "ConstantReg", ",", "MRI", ")", ";", "if", "(", "!", "VRegAndVal", ")", "{", "std", "::", "swap", "(", "ConstantReg", ",", "TestReg", ")", ";", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "ConstantReg", ",", "MRI", ")", ";", "}", "if", "(", "VRegAndVal", ")", "{", "if", "(", "HasZext", ")", "C", "=", "VRegAndVal", "->", "Value", ".", "getZExtValue", "(", ")", ";", "else", "C", "=", "VRegAndVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "}", "break", ";", "}", "case", "TargetOpcode", "::", "G_ASHR", ":", "case", "TargetOpcode", "::", "G_LSHR", ":", "case", "TargetOpcode", "::", "G_SHL", ":", "{", "TestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "VRegAndVal", "=", "getConstantVRegValWithLookThrough", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "VRegAndVal", ")", "C", "=", "VRegAndVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "break", ";", "}", "}", "if", "(", "!", "C", "||", "!", "TestReg", ".", "isValid", "(", ")", ")", "break", ";", "Register", "NextReg", ";", "unsigned", "TestRegSize", "=", "MRI", ".", "getType", "(", "TestReg", ")", ".", "getSizeInBits", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "G_AND", ":", "if", "(", "(", "*", "C", ">>", "Bit", ")", "&", "<NUM_LIT>", ")", "NextReg", "=", "TestReg", ";", "break", ";", "case", "TargetOpcode", "::", "G_SHL", ":", "if", "(", "*", "C", "<=", "Bit", "&&", "(", "Bit", "-", "*", "C", ")", "<", "TestRegSize", ")", "{", "NextReg", "=", "TestReg", ";", "Bit", "=", "Bit", "-", "*", "C", ";", "}", "break", ";", "case", "TargetOpcode", "::", "G_ASHR", ":", "NextReg", "=", "TestReg", ";", "Bit", "=", "Bit", "+", "*", "C", ";", "if", "(", "Bit", ">=", "TestRegSize", ")", "Bit", "=", "TestRegSize", "-", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "G_LSHR", ":", "if", "(", "(", "Bit", "+", "*", "C", ")", "<", "TestRegSize", ")", "{", "NextReg", "=", "TestReg", ";", "Bit", "=", "Bit", "+", "*", "C", ";", "}", "break", ";", "case", "TargetOpcode", "::", "G_XOR", ":"], "ground_truth": ["if", "(", "(", "*", "C", ">>", "Bit", ")", "&", "<NUM_LIT>", ")", "Invert", "=", "!", "Invert", ";"], "File": "AArch64InstructionSelector53", "Func": "getTestBitReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10291, "Length": 315, "Cover_Rate": 0.5585106382978723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "F2003fTargetMachine", "Func": "getObjFileLowering", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10292, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GNULDBackend", "::", "addNonPICBranchSym", "(", "ResolveInfo", "*", "rsym", ")", "{", "m_HasNonPICBranchSyms", ".", "insert", "(", "rsym", ")", ";"], "ground_truth": ["}"], "File": "MipsLDBackend", "Func": "addNonPICBranchSym", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10293, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "const", "MachineOperand", "*", "BaseOp", ";", "unsigned", "Width", ";", "OffsetIsScalable", "=", "false", ";", "if", "(", "!", "getMemOperandWithOffsetWidth", "(", "LdSt", ",", "BaseOp", ",", "Offset", ",", "Width", ",", "TRI", ")", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "LanaiInstrInfo14", "Func": "getMemOperandsWithOffset", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10294, "Length": 53, "Cover_Rate": 0.3897058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectGEP", "(", "Register", "ResVReg", ",", "const", "<ISA_LIT>Type", "*", "ResType", ",", "MachineInstr", "&", "I", ")", "const", "{", "unsigned", "Opcode", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "Res", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "I", ".", "getNumExplicitOperands", "(", ")", ";", "++", "i", ")", "Res", ".", "addUse", "(", "I", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "return", "Res", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "selectGEP", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10295, "Length": 141, "Cover_Rate": 0.9724137931034482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float32x4_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vabdq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10296, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "second", ";"], "File": "XCoreSelectionDAGInfo20", "Func": "EmitTargetCodeForMemcpy", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10297, "Length": 161, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "MI", "->", "mayStore", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", ";"], "ground_truth": ["if", "(", "spillVGPRtoAGPR", "(", "ST", ",", "MI", ",", "Index", ",", "<NUM_LIT>", ",", "Reg", "->", "getReg", "(", ")", ",", "false", ")", ".", "getInstr", "(", ")", ")", "return", "true", ";"], "File": "SIRegisterInfo111", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10298, "Length": 120, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "<STR_LIT>", "&", "Out", ":", "Outs", ")", "{", "assert", "(", "!", "Out", ".", "Flags", ".", "isByVal", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "Out", ".", "Flags", ".", "isNest", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Out", ".", "IsFixed", "&&", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "JVMISelLowering", "Func": "LowerReturn", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10299, "Length": 105, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "hasFPModifiers", "(", ")", ")", ";"], "ground_truth": ["addRegOrImmWithInputModsOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "addRegOrImmWithIntInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10300, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SwitchToEHSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_<ISA_LIT>_EXIDX", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_LINK_ORDER", ",", "SectionKind", "::", "getDataRel", "(", ")", ",", "FnStart", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer", "Func": "SwitchToExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10301, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "CC", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "Bits", "=", "Op0", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "b", "!=", "Bits", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "Bits", "-", "<NUM_LIT>", ")", "return", "false", ";", "LHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "CC", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "O", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ULim", "=", "O", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ULim", "!=", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "b", "*", "<NUM_LIT>", ")", ")", "return", "false", ";", "unsigned", "Bits", "=", "Op0", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "!", "CurDAG", "->", "MaskedValueIsZero", "(", "Op0", ",", "APInt", "::", "getHighBitsSet", "(", "Bits", ",", "Bits", "-", "(", "b", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "LHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "CC", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Op", "=", "O", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "(", "UINT64_C", "(", "<NUM_LIT>", ")", "<<", "(", "<NUM_LIT>", "*", "b", ")", ")", ")", "return", "false", ";", "SDValue", "XOR", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "XOR", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "XOR", "=", "XOR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "XOR", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "LHS", "=", "XOR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "XOR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "unsigned", "Bits", "=", "Op", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "b", "!=", "Bits", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "Bits", "-", "<NUM_LIT>", ")", "return", "false", ";"], "File": "PPCISelDAGToDAG1", "Func": "combineToCMPB", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10302, "Length": 457, "Cover_Rate": 0.3367722918201916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StackAlignment", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "NextStackOffset", "=", "alignTo", "(", "NextStackOffset", ",", "StackAlignment", ")", ";", "SDValue", "NextStackOffsetVal", "=", "DAG", ".", "getIntPtrConstant", "(", "NextStackOffset", ",", "DL", ",", "true", ")", ";", "if", "(", "!", "IsTailCall", ")", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NextStackOffsetVal", ",", "DL", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "CCInfo", ".", "rewindByValRegsInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "MVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ",", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "bool", "UseUpperBits", "=", "false", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "FirstByValReg", ",", "LastByValReg", ";", "unsigned", "ByValIdx", "=", "CCInfo", ".", "getInRegsParamsProcessed", "(", ")", ";", "CCInfo", ".", "getInRegsParamInfo", "(", "ByValIdx", ",", "FirstByValReg", ",", "LastByValReg", ")", ";", "assert", "(", "Flags", ".", "getByValSize", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ByValIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", ";", "assert", "(", "!", "IsTailCall", "&&", "<STR_LIT>", ")", ";", "passByValArg", "(", "Chain", ",", "DL", ",", "RegsToPass", ",", "MemOpChains", ",", "StackPtr", ",", "MFI", ",", "DAG", ",", "Arg", ",", "FirstByValReg", ",", "LastByValReg", ",", "Flags", ",", "Subtarget", ".", "isLittle", "(", ")", ",", "VA", ")", ";", "CCInfo", ".", "nextInRegsParam", "(", ")", ";", "continue", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "&&", "LocVT", "==", "<STR_LIT>", ")", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "LocVT", "==", "<STR_LIT>", ")", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "LocVT", "==", "<STR_LIT>", ")", ")", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "LocVT", "==", "<STR_LIT>", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "unsigned", "LocRegLo", "=", "VA", ".", "getLocReg", "(", ")", ";", "unsigned", "LocRegHigh", "=", "getNextIntArgReg", "(", "LocRegLo", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "LocRegLo", ",", "Lo", ")", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "LocRegHigh", ",", "Hi", ")", ")", ";"], "ground_truth": ["continue", ";"], "File": "MipsISelLowering6", "Func": "LowerCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10303, "Length": 496, "Cover_Rate": 0.30225472273004267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "x", ")", "==", "VOIDmode", ")", "x", "=", "convert_to_mode", "(", "mode", ",", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "x", ";"], "File": "i386-expand", "Func": "fixup_modeless_constant", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10304, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LHS", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "!=", "<NUM_LIT>", "||", "RHS", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "GlobalObject", ">", "(", "LHS", ")", "||", "!", "isa", "<", "GlobalVariable", ">", "(", "RHS", ")", "||", "LHS", "->", "isThreadLocal", "(", ")", "||", "RHS", "->", "isThreadLocal", "(", ")", "||", "RHS", "->", "getName", "(", ")", "!=", "<STR_LIT>", "||", "!", "RHS", "->", "hasExternalLinkage", "(", ")", "||", "cast", "<", "GlobalVariable", ">", "(", "RHS", ")", "->", "hasInitializer", "(", ")", "||", "RHS", "->", "hasSection", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "create", "(", "TM", ".", "getSymbol", "(", "LHS", ")", ",", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ",", "getContext", "(", ")", ")", ";"], "File": "X86TargetObjectFile17", "Func": "lowerRelativeReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10305, "Length": 118, "Cover_Rate": 0.8251748251748252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseSet", "&", "Us", "=", "UF", "->", "second", ";", "UseSet", "LSs", ";", "for", "(", "Use", "*", "U", ":", "Us", ")", "{", "User", "*", "R", "=", "U", "->", "getUser", "(", ")", ";", "if", "(", "LoadInst", "*", "Ld", "=", "dyn_cast", "<", "LoadInst", ">", "(", "R", ")", ")", "{", "unsigned", "PtrX", "=", "LoadInst", "::", "getPointerOperandIndex", "(", ")", ";", "if", "(", "&", "Ld", "->", "getOperandUse", "(", "PtrX", ")", "==", "U", ")", "LSs", ".", "insert", "(", "U", ")", ";"], "ground_truth": ["}", "else", "if", "(", "StoreInst", "*", "St", "=", "dyn_cast", "<", "StoreInst", ">", "(", "R", ")", ")", "{"], "File": "HexagonCommonGEP12", "Func": "separateConstantChains", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10306, "Length": 90, "Cover_Rate": 0.3082191780821918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "SparcMCTargetDesc28", "Func": "createSparcMCCodeGenInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10307, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DL", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "LocVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "unsigned", "StackSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";"], "ground_truth": ["<ISA_LIT>Z80MachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>Z80MachineFunctionInfo", ">", "(", ")", ";"], "File": "GBZ80ISelLowering", "Func": "LowerFormalArguments", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10308, "Length": 251, "Cover_Rate": 0.4538878842676311, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "performAddCarrySubCarryCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFAddCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFSubCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performSetCCCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performMinMaxCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFMACombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performZeroExtendCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performSignExtendInRegCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFCanonicalizeCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performRcpCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "return", "Src", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performUCharToFloatCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performCvtF32UByteNCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performFMed3Combine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performCvtPkRTZCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performClampCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";"], "ground_truth": ["EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering10", "Func": "PerformDAGCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10309, "Length": 313, "Cover_Rate": 0.46097201767304863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAES", "(", ")", "const", "{", "return", "HasAES", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "hasAES", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10310, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Known", ".", "isNegative", "(", ")", ")", "return", "Constant", "::", "getAllOnesValue", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "Known", ".", "isNonNegative", "(", ")", ")", "return", "Constant", "::", "getNullValue", "(", "V", "->", "getType", "(", ")", ")", ";", "return", "Builder", ".", "CreateAShr", "(", "V", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "getSign32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10311, "Length": 56, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>GatherScatterLoweringPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>GatherScatterLowering", "(", ")", ";"], "File": "RISCVGatherScatterLowering", "Func": "createRISCVGatherScatterLoweringPass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10312, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Top", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "Bot", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "const", "InstrItineraryData", "*", "Itin", "=", "DAG", "->", "getSchedModel", "(", ")", "->", "getInstrItineraries", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "DAG", "->", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "delete", "Top", ".", "HazardRec", ";", "delete", "Bot", ".", "HazardRec", ";", "Top", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "Bot", ".", "HazardRec", "=", "TII", "->", "CreateTargetMIHazardRecognizer", "(", "Itin", ",", "DAG", ")", ";", "delete", "Top", ".", "ResourceModel", ";", "delete", "Bot", ".", "ResourceModel", ";", "Top", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "Bot", ".", "ResourceModel", "=", "new", "VLIWResourceModel", "(", "STI", ",", "DAG", "->", "getSchedModel", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "unsigned", ">", "&", "MaxPressure", "=", "DAG", "->", "getRegPressure", "(", ")", ".", "MaxSetPressure", ";", "HighPressureSets", ".", "assign", "(", "MaxPressure", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MaxPressure", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "Limit", "=", "DAG", "->", "getRegClassInfo", "(", ")", "->", "getRegPressureSetLimit", "(", "i", ")", ";", "HighPressureSets", "[", "i", "]", "=", "(", "(", "float", ")", "MaxPressure", "[", "i", "]", ">", "(", "(", "float", ")", "Limit", "*", "RPThreshold", ")", ")", ";", "}", "assert", "(", "(", "!", "ForceTopDown", "||", "!", "ForceBottomUp", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonMachineScheduler11", "Func": "initialize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10313, "Length": 242, "Cover_Rate": 0.8929889298892989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ExtendInVecOpc", "=", "getOpcode_EXTEND_VECTOR_INREG", "(", "Opc", ")", ";", "if", "(", "InVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10314, "Length": 145, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_low_f16", "(", "float16x8_t", "__a", ")", "{"], "ground_truth": ["__GET_LOW", "(", "f16", ")", ";"], "File": "arm", "Func": "neon3_vget_low_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10315, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "}", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "VT", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "VT", ";", "switch", "(", "Intrinsic", ")", "{", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "}", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "VT", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "-", "VT", ".", "getStoreSize", "(", ")", "+", "<NUM_LIT>", ";", "Info", ".", "size", "=", "<NUM_LIT>", "*", "VT", ".", "getStoreSize", "(", ")", "-", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "VT", ";", "switch", "(", "Intrinsic", ")", "{", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "}", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "VT", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering101", "Func": "getTgtMemIntrinsic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10316, "Length": 428, "Cover_Rate": 0.4869169510807736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Cost", "=", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "Val", ",", "Index", ")", ";", "Cost", "=", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "Val", ",", "nullptr", ")", ";", "if", "(", "ST", "->", "hasVSX", "(", ")", "&&", "Val", "->", "getScalarType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "if", "(", "ISD", "==", "<STR_LIT>", "&&", "Index", "==", "(", "ST", "->", "isLittleEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "else", "if", "(", "Val", "->", "getScalarType", "(", ")", "->", "isIntegerTy", "(", ")", "&&", "Index", "!=", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "ST", "->", "hasP9Altivec", "(", ")", ")", "{"], "File": "PPCTargetTransformInfo12", "Func": "getVectorInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10317, "Length": 101, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "A", "(", "getThe<ISA_LIT>32Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "B", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "C", "(", "getThe<ISA_LIT>64LETarget", "(", ")", ")", ";"], "ground_truth": ["PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "File": "PPCTargetMachine19", "Func": "LLVMInitializePowerPCTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10318, "Length": 44, "Cover_Rate": 0.676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "Kind_MSA128BRegs", ";"], "ground_truth": ["}"], "File": "MipsAsmParser29", "Func": "isMSA128BAsm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10319, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Immediate", ";"], "ground_truth": ["}"], "File": "TeakAsmParser", "Func": "isImm", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10320, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpneq_epu64_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_cmpneq_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10321, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", "->", "addOperand", "(", "BranchCond", "[", "<NUM_LIT>", "]", ")", ";", "MIB", ".", "copyImplicitOps", "(", "TailCall", ")", ";", "LivePhysRegs", "LiveRegs", "(", "getRegisterInfo", "(", ")", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "LiveRegs", ".", "stepForward", "(", "*", "MIB", ",", "Clobbers", ")", ";", "for", "(", "const", "auto", "&", "C", ":", "Clobbers", ")", "{", "MIB", ".", "addReg", "(", "C", ".", "first", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addReg", "(", "C", ".", "first", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo", "Func": "replaceBranchWithTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10322, "Length": 107, "Cover_Rate": 0.35906040268456374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "RHSDef", "=", "getDefIgnoringCopies", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "auto", "P", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "Predicate", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "isCMN", "(", "LHSDef", ",", "P", ",", "MRI", ")", ")", "return", "emitCMN", "(", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "MIRBuilder", ")", ";", "if", "(", "isCMN", "(", "RHSDef", ",", "P", ",", "MRI", ")", ")", "return", "emitCMN", "(", "LHS", ",", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MIRBuilder", ")", ";", "if", "(", "!", "CmpInst", "::", "isUnsigned", "(", "P", ")", "&&", "LHSDef", "&&", "LHSDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_AND", ")", "{", "auto", "ValAndVReg", "=", "getIConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "ValAndVReg", "||", "ValAndVReg", "->", "Value", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "return", "emitTST", "(", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MIRBuilder", ")", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "AArch64InstructionSelector (2)", "Func": "tryFoldIntegerCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10323, "Length": 159, "Cover_Rate": 0.6824034334763949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "true", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "true", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "true", ",", "true", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyISelLowering12", "Func": "EmitInstrWithCustomInserter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10324, "Length": 115, "Cover_Rate": 0.3924914675767918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "create<ISA_LIT>WinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", "{", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>WinCOFFObjectWriter", ">", "(", "Is64Bit", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFObjectWriter2", "Func": "createARMWinCOFFObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10325, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "dump", "(", "const", "GCNRegBankReassign", "*", "P", ")", "const", "{", "MI", "->", "dump", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "P", "->", "printReg", "(", "Reg", ")", "<<", "<STR_LIT>", ";"], "File": "GCNRegBankReassign", "Func": "dump", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10326, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsqd512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8si", ")", "_mm256_undefined_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_cvtsepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10327, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_avg_pu16", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pavgw", "(", "(", "__v4hi", ")", "__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_avg_pu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10328, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>SelectExtractValue", "(", "I", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "{", "MVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "DstVT", ".", "bitsGT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectZExt", "(", "I", ")", ";", "if", "(", "DstVT", ".", "bitsLT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectTrunc", "(", "I", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86FastISel41", "Func": "TargetSelectInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10329, "Length": 93, "Cover_Rate": 0.32978723404255317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isNonZeroElementsInOrder", "(", "Zeroable", ",", "Mask", ",", "V1", ".", "getValueType", "(", ")", ",", "IsLeftZeroSide", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "VEXPANDMask", "=", "(", "~", "Zeroable", ")", ".", "getZExtValue", "(", ")", ";", "MVT", "IntegerType", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskNode", "=", "DAG", ".", "getConstant", "(", "VEXPANDMask", ",", "DL", ",", "IntegerType", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleToEXPAND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10330, "Length": 99, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "encoding", "=", "<STR_LIT>", "(", "MCE", "->", "getValue", "(", ")", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "encoding", ")", ")", ";"], "File": "AArch64AsmParser", "Func": "addLogicalImm32Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10331, "Length": 28, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "opCode", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "opCode", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "opCode", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "opCode", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "PPCMIPeephole", "Func": "getSignedCmpOpCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10332, "Length": 36, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "!", "MI", "->", "hasDelaySlot", "(", ")", ")", "continue", ";", "MachineBasicBlock", "::", "iterator", "D", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "!", "DisableDelaySlotFiller", ")", "D", "=", "findDelayInstr", "(", "MBB", ",", "MI", ")", ";", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "if", "(", "D", "==", "MBB", ".", "end", "(", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "MBB", ".", "splice", "(", "I", ",", "&", "MBB", ",", "D", ")", ";", "unsigned", "structSize", "=", "<NUM_LIT>", ";", "if", "(", "needsUnimp", "(", "MI", ",", "structSize", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "J", "=", "MI", ";", "++", "J", ";", "assert", "(", "J", "!=", "MBB", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "++", "J", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "structSize", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "J", ")", ";", "}", "else", "{"], "ground_truth": ["MIBundleBuilder", "(", "MBB", ",", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "I", ")", ";"], "File": "DelaySlotFiller41", "Func": "runOnMachineBasicBlock", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10333, "Length": 184, "Cover_Rate": 0.5041095890410959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Store", "->", "getValue", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "Store", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getConstant", "(", "i", "*", "(", "MemEltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ",", "PtrVT", ")", ")", ";", "Chains", ".", "push_back", "(", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "SL", ",", "Val", ",", "Ptr", ",", "MachinePointerInfo", "(", "Store", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ")", ",", "MemEltVT", ",", "Store", "->", "isVolatile", "(", ")", ",", "Store", "->", "isNonTemporal", "(", ")", ",", "Store", "->", "getAlignment", "(", ")", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "&", "Chains", "[", "<NUM_LIT>", "]", ",", "NumElts", ")", ";"], "File": "AMDGPUISelLowering108", "Func": "SplitVectorStore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10334, "Length": 177, "Cover_Rate": 0.6555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "EncodedOffset", "=", "getSMRDEncodedOffset", "(", "ST", ",", "ByteOffset", ")", ";", "return", "(", "hasSMEMByteOffset", "(", "ST", ")", ")", "?", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedOffset", ")", ":", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo11", "Func": "isLegalSMRDImmOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10335, "Length": 35, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "SICTargetStreamer", "Func": "SICTargetStreamer", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10336, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "loongarch_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "IMM12_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "high", "=", "gen_int_mode", "(", "CONST_HIGH_PART", "(", "offset", ")", ",", "Pmode", ")", ";", "offset", "=", "CONST_LOW_PART", "(", "offset", ")", ";"], "ground_truth": ["high", "=", "loongarch_force_temporary", "(", "temp", ",", "high", ")", ";"], "File": "loongarch", "Func": "loongarch_add_offset", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10337, "Length": 54, "Cover_Rate": 0.6585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "addPass", "(", "&", "<ISA_LIT>FoldOperandsID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", "addPass", "(", "&", "<ISA_LIT>LoadStoreOptimizerID", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine113", "Func": "addMachineSSAOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10338, "Length": 25, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcReg", ",", "DstReg", ",", "IndReg", ";", "for", "(", "auto", "phi", ":", "FPPhis", ")", "{", "DstReg", "=", "phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "FrepBlock", ")", "{", "SrcReg", "=", "phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IndReg", "=", "phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "if", "(", "phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "FrepBlock", ")", "{", "SrcReg", "=", "phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IndReg", "=", "phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "phi", "->", "dump", "(", ")", ";", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "SNITCHFrepLoops", "Func": "fixupPHIs", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10339, "Length": 139, "Cover_Rate": 0.5036231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetJumpTableSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetConstantPoolIndexSymbol", "(", "MO", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "OR1KMCInstLower1", "Func": "Lower", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10340, "Length": 97, "Cover_Rate": 0.303125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrmulhq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmulhq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10341, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CPEntry", "(", "MachineInstr", "*", "cpemi", ",", "unsigned", "cpi", ",", "unsigned", "rc", "=", "<NUM_LIT>", ")", ":", "CPEMI", "(", "cpemi", ")", ",", "CPI", "(", "cpi", ")", ",", "RefCount", "(", "rc", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "CPEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10342, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "File": "MipsISelDAGToDAG11", "Func": "getGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10343, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_movsi", "(", "x", ",", "CONST0_RTX", "(", "SImode", ")", ")", ")", ";"], "ground_truth": ["return", "gen_lowpart", "(", "mode", ",", "x", ")", ";"], "File": "c6x", "Func": "safe_vector_operand", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10344, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LMul", "=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "static_cast", "<", "unsigned", ">", "(", "VLMUL", ")", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "LMul", ";", "break", ";", "}", "}", "if", "(", "isTailAgnostic", "(", "VType", ")", ")", "OS", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "<STR_LIT>", ";", "if", "(", "isMaskAgnostic", "(", "VType", ")", ")", "OS", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo15", "Func": "printVType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10345, "Length": 60, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "clobbered_regs", "[", "i", "]", "=", "clobbered_regs", "[", "i", "]", "&&", "!", "global_regs", "[", "i", "]", ";", "clobbered_regs", "[", "RETURN_REGNUM", "]", "|=", "(", "TARGET_TPF_PROFILING", "||", "cfun_frame_layout", ".", "save_return_addr_p", "||", "crtl", "->", "calls_eh_return", ")", ";"], "ground_truth": ["memset", "(", "cfun_frame_layout", ".", "gpr_save_slots", ",", "SAVE_SLOT_NONE", ",", "<NUM_LIT>", ")", ";"], "File": "s3905", "Func": "s390_optimize_register_info", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10346, "Length": 57, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "<ISA_LIT>Operand", "::", "getStartLoc", "(", ")", "const", "{", "return", "this", "->", "StartLoc", ";"], "ground_truth": ["}"], "File": "Z80Operand", "Func": "getStartLoc", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10347, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "avr_fold_absfx", "(", "tree", "tval", ")", "{", "if", "(", "FIXED_CST", "!=", "TREE_CODE", "(", "tval", ")", ")", "return", "NULL_TREE", ";", "FIXED_VALUE_TYPE", "fval", "=", "TREE_FIXED_CST", "(", "tval", ")", ";"], "ground_truth": ["unsigned", "int", "bits", "=", "GET_MODE_BITSIZE", "(", "fval", ".", "mode", ")", ";"], "File": "avr", "Func": "avr_fold_absfx", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10348, "Length": 39, "Cover_Rate": 0.3577981651376147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "VEAsmPrinter1", "Func": "LLVMInitializeVEAsmPrinter", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10349, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "get<ISA_LIT>TargetMachine", "(", ")", ";", "addPass", "(", "create<ISA_LIT>AnnotateKernelFeaturesPass", "(", "&", "TM", ")", ")", ";", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "addPass", "(", "createSinkingPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>TypeRewriter", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AnnotateUniformValues", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>AnnotateControlFlowPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine50", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10350, "Length": 54, "Cover_Rate": 0.7605633802816901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u16_p64", "(", "poly64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_u16_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10351, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int32_t", "Trunc", "=", "static_cast", "<", "int32_t", ">", "(", "Imm", ")", ";", "return", "Trunc", "==", "Imm", "&&", "<STR_LIT>", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "return", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "int16_t", "Trunc", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "return", "ST", ".", "has16BitInsts", "(", ")", "&&", "<STR_LIT>", "(", "Trunc", ",", "ST", ".", "hasInv2PiInlineImm", "(", ")", ")", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["uint32_t", "Trunc", "=", "static_cast", "<", "uint32_t", ">", "(", "Imm", ")", ";"], "File": "SIInstrInfo122", "Func": "isInlineConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10352, "Length": 149, "Cover_Rate": 0.5601503759398496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUnscaledLdSt", "(", "MachineInstr", "*", "MI", ")", "{", "return", "isUnscaledLdSt", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)", "Func": "isUnscaledLdSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10353, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'w'", ":", "return", "C_RegisterClass", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'U'", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'p'", "&&", "(", "Constraint", "[", "<NUM_LIT>", "]", "==", "'l'", "||", "Constraint", "[", "<NUM_LIT>", "]", "==", "'a'", ")", ")", "{"], "ground_truth": ["return", "C_RegisterClass", ";"], "File": "AArch64ISelLowering102", "Func": "getConstraintType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10354, "Length": 59, "Cover_Rate": 0.5221238938053098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "ReturnStackOffsetSet", "(", "false", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "ReturnStackOffset", "(", "-", "<NUM_LIT>", ")", ",", "MaxCallStackReq", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARCMachineFunctionInfo3", "Func": "ARCFunctionInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10355, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBb", "!=", "MBBe", ";", "++", "MBBb", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBb", ";", "SExtMap", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "begin", "(", ")", ";", "MII", "!=", "MBB", "->", "end", "(", ")", ";", "++", "MII", ")", "{", "MachineInstr", "*", "MI", "=", "MII", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "SExtMap", "[", "DstReg", "]", "=", "SrcReg", ";", "}", "}", "if", "(", "MI", "->", "isCopy", "(", ")", ")", "{", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getSubReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "if", "(", "unsigned", "SextSrc", "=", "SExtMap", ".", "lookup", "(", "SrcReg", ")", ")", "{", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "SextSrc", ",", "false", ")", ")", ";", "}", "}", "}", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonOptimizeSZextends", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10356, "Length": 271, "Cover_Rate": 0.8630573248407644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUOpenCLImageTypeLoweringPass", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10357, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsExpiredFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ",", "int", ")", "{", "if", "(", "!", "MI", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "return", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "*", "MI", ")", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ";", "}", ";", "if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "Register", "Reg", "=", "Src0", "->", "getReg", "(", ")", ";"], "ground_truth": ["bool", "IsUndef", "=", "Src0", "->", "isUndef", "(", ")", ";"], "File": "GCNHazardRecognizer12", "Func": "fixVcmpxPermlaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10358, "Length": 113, "Cover_Rate": 0.4538152610441767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "visium", "Func": "visium_memory_move_cost", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 10359, "Length": 18, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "auto", "&", "MI", ":", "Split", ")", "{", "for", "(", "auto", "&", "MO", ":", "MI", ".", "explicit_uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ")", "if", "(", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", ")", "MFI", ".", "unstackifyVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MBB", ")", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";"], "ground_truth": ["Register", "TeeReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "WebAssemblyCFGStackify17", "Func": "unstackifyVRegsUsedInSplitBB", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10360, "Length": 151, "Cover_Rate": 0.471875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitMovSP", "(", "unsigned", "Reg", ",", "int64_t", "Offset", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitMovSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10361, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "if", "(", "Size", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "return", "sizeToSubRegIndex", "(", "PowerOf2Ceil", "(", "Size", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "sizeToSubRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10362, "Length": 58, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFObjectWriter", "::", "<ISA_LIT>WinCOFFObjectWriter", "(", "bool", "Is64Bit", ")", ":", "MCWinCOFFObjectTargetWriter", "(", "Is64Bit", "?", "COFF", "::", "IMAGE_FILE_MACHINE_AMD64", ":", "COFF", "::", "IMAGE_FILE_MACHINE_I386", ")", "{"], "ground_truth": ["}"], "File": "X86WinCOFFObjectWriter", "Func": "X86WinCOFFObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10363, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "TargetLowering", "::", "findRepresentativeClass", "(", "VT", ")", ";", "case", "<STR_LIT>", ":", "RRC", "=", "&", "<STR_LIT>", ";", "Cost", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RRC", "=", "&", "<STR_LIT>", ";", "Cost", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64ISelLowering109", "Func": "findRepresentativeClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10364, "Length": 38, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_unpacklo_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "vec_mergeh", "(", "(", "__v16qu", ")", "__A", ",", "(", "__v16qu", ")", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_unpacklo_epi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10365, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "VOPInfo", "*", "Info", "=", "getVOP3OpcodeHelper", "(", "Opc", ")", ";", "return", "Info", "?", "Info", "->", "IsSingle", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getVOP3IsSingle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10366, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "direct_return", "(", ")", "{", "if", "(", "!", "reload_completed", ")", "return", "FALSE", ";", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "m32r_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32r2", "Func": "direct_return", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10367, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "FS", ")", ")", ",", "TSInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "JVMSubtarget", "Func": "JVMSubtarget", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10368, "Length": 73, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "Idxs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "assert", "(", "CI", ".", "Width", ">=", "<NUM_LIT>", "&&", "CI", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "<NUM_LIT>", "&&", "Paired", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "if", "(", "ReverseOrder", ")", "{", "Idx1", "=", "Idxs", "[", "<NUM_LIT>", "]", "[", "Paired", ".", "Width", "-", "<NUM_LIT>", "]", ";", "Idx0", "=", "Idxs", "[", "Paired", ".", "Width", "]", "[", "CI", ".", "Width", "-", "<NUM_LIT>", "]", ";", "}", "else", "{"], "ground_truth": ["Idx0", "=", "Idxs", "[", "<NUM_LIT>", "]", "[", "CI", ".", "Width", "-", "<NUM_LIT>", "]", ";"], "File": "SILoadStoreOptimizer10", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10369, "Length": 136, "Cover_Rate": 0.38309859154929576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "aarch64_sched_first_cycle_multipass_dfa_lookahead", "(", "void", ")", "{", "int", "issue_rate", "=", "aarch64_sched_issue_rate", "(", ")", ";", "return", "issue_rate", ">", "<NUM_LIT>", "&&", "!", "sched_fusion", "?", "issue_rate", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_sched_first_cycle_multipass_dfa_lookahead", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10370, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", "Options", ".", "UseInitArray", ")", ";"], "ground_truth": ["}"], "File": "X86TargetObjectFile18", "Func": "Initialize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10371, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vctp16q", "(", "uint32_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_mve_vctp16qhi", "(", "__a", ")", ";"], "File": "arm", "Func": "mve___arm_vctp16q", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10372, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MutationList", "::", "iterator", "it", "=", "Mutations", ".", "begin", "(", ")", ",", "ie", "=", "Mutations", ".", "end", "(", ")", ";"], "ground_truth": ["it", "!=", "ie", ";", "it", "++", ")", "{"], "File": "PatmosPostRAScheduler", "Func": "~ScheduleDAGPostRA", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10373, "Length": 29, "Cover_Rate": 0.5918367346938775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", ")", ";", "return", "Mem", ".", "FrontendSize", ";"], "ground_truth": ["}"], "File": "X86Operand10", "Func": "getMemFrontendSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10374, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HAS_VLINDEX", "(", "MCID", ".", "TSFlags", ")", ")", "return", "GET_VLINDEX", "(", "MCID", ".", "TSFlags", ")", ";"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "LVLGen", "Func": "getVLIndex", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10375, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSCSrc64", "(", ")", "const", "{"], "ground_truth": ["return", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "<STR_LIT>", ")", ")", "||", "isInlineImm", "(", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "isSCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10376, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FI", "<=", "InArgFIRange", ".", "first", "&&", "FI", ">=", "InArgFIRange", ".", "second", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction13", "Func": "isInArgFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10377, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Branch", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "BranchTarget", ")", ")", ";"], "File": "X86InstrInfo125", "Func": "getUnconditionalBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10378, "Length": 19, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "__m128h", "a", "[", "<NUM_LIT>", "]", ";", "__m512h", "v", ";", "}", "u", ";"], "ground_truth": ["u", ".", "a", "[", "<NUM_LIT>", "]", "=", "__A", ";"], "File": "avx512fp16intrin", "Func": "_mm512_castph128_ph512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10379, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "LHS", ")", "&&", "isNullConstant", "(", "RHS", ")", ")", "{", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "Known", ".", "isUnknown", "(", ")", ")", "return", ";", "KnownBits", "KnownRHS", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "&=", "KnownRHS", ".", "Zero", ";", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMISelLowering148", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10380, "Length": 170, "Cover_Rate": 0.4271356783919598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtt_roundpd_epu32", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_cvttpd2udq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtt_roundpd_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10381, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR16List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR16List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR32List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR32List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR64List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR64List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Offset4", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset4", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Offset5", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset5", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "LocVT", ".", "isFatPointer", "(", ")", ")", "{"], "File": "RISCVISelLowering42", "Func": "CC_RISCV_FastCC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10382, "Length": 396, "Cover_Rate": 0.3742911153119093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Op32DstIdx", "=", "<STR_LIT>", "(", "Op32", ",", "<STR_LIT>", "::", "vdst", ")", ";", "if", "(", "Op32DstIdx", "!=", "-", "<NUM_LIT>", ")", "{", "Inst32", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "assert", "(", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "}", "Inst32", ".", "add", "(", "*", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1", ")", "Inst32", ".", "add", "(", "*", "Src1", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "Src2", ")", "{", "int", "Op32Src2Idx", "=", "<STR_LIT>", "(", "Op32", ",", "<STR_LIT>", "::", "src2", ")", ";", "if", "(", "Op32Src2Idx", "!=", "-", "<NUM_LIT>", ")", "{", "Inst32", ".", "add", "(", "*", "Src2", ")", ";", "}", "else", "{", "copyFlagsToImplicitVCC", "(", "*", "Inst32", ",", "*", "Src2", ")", ";", "}", "}"], "ground_truth": ["return", "Inst32", ";"], "File": "SIInstrInfo12", "Func": "buildShrunkInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10383, "Length": 178, "Cover_Rate": 0.726530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_reduce_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "int", "__C", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_reducesd_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__C", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm_mask_reduce_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10384, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Size1", ",", "DL", ",", "PtrVT", ")", ")", ";", "DstPtrInfo", "=", "DstPtrInfo", ".", "getWithOffset", "(", "Size1", ")", ";", "SDValue", "Chain2", "=", "memsetStore", "(", "DAG", ",", "DL", ",", "Chain", ",", "Dst", ",", "ByteVal", ",", "Size2", ",", "std", "::", "min", "(", "Align", ",", "Size1", ")", ",", "DstPtrInfo", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}", "else", "{", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Chain1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst", ",", "DstPtrInfo", ",", "Align", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "return", "Chain1", ";", "SDValue", "Dst2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "Chain2", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst2", ",", "DstPtrInfo", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}", "assert", "(", "Bytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["auto", "*", "CByte", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Byte", ")", ";"], "File": "SystemZSelectionDAGInfo2", "Func": "EmitTargetCodeForMemset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10385, "Length": 211, "Cover_Rate": 0.3951310861423221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_CONST", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "AMDGPU", "::", "R600_KC0RegClass", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "AMDGPU", "::", "R600_KC1RegClass", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "<NUM_LIT>", ";", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ";", "Consts", ".", "push_back", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "Chan", ")", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo11", "Func": "fitsConstReadLimitations", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10386, "Length": 141, "Cover_Rate": 0.48788927335640137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateIndReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["return", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_IndReg", ",", "RegNum", ",", "S", ",", "E", ")", ";"], "File": "MSP430AsmParser1", "Func": "CreateIndReg", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10387, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addCondCodeOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CondCode", ")", ")", ";"], "ground_truth": ["}"], "File": "VideocoreAsmParser", "Func": "addCondCodeOperands", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10388, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "Subtarget", ".", "isPICStyleGOT", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_Custom32", ";", "return", "TargetLowering", "::", "getJumpTableEncoding", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering148", "Func": "getJumpTableEncoding", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10389, "Length": 33, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>SetWavePriority", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSetWavePriority", "Func": "createAMDGPUSetWavePriorityPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10390, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBaseReg", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "getMemScale", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemIndexReg", "(", ")", ")", ")", ";", "addExpr", "(", "Inst", ",", "getMemDisp", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemSegReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "addMemOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10391, "Length": 66, "Cover_Rate": 0.7415730337078652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetTransformInfo", "<ISA_LIT>TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "File": "X86TargetMachine101", "Func": "getTargetTransformInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10392, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vdupq_m_n_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vdupq_x_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10393, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "FILE", ",", "<STR_LIT>", ",", "XSTR", "(", "SYMREF", ",", "<NUM_LIT>", ")", ",", "XSTR", "(", "SYMREF", ",", "<NUM_LIT>", ")", ",", "arc_mangle_suffix", ")", ";"], "ground_truth": ["}"], "File": "arc3", "Func": "arc_external_libcall", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10394, "Length": 24, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst4_lanev4hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst4_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10395, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ";"], "File": "VEAsmParser (2)", "Func": "isUImm6", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10396, "Length": 46, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx_insn", "*", "next_insn_to_bundle", "(", "rtx_insn", "*", "r", ",", "rtx_insn", "*", "end", ")", "{", "for", "(", ";", "r", "!=", "end", ";", "r", "=", "NEXT_INSN", "(", "r", ")", ")", "{", "if", "(", "NONDEBUG_INSN_P", "(", "r", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "r", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "r", ")", ")", "!=", "CLOBBER", ")", "return", "r", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "next_insn_to_bundle", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10397, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "doubleword_aligned_p", "=", "tilegx_function_arg_boundary", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ">", "BITS_PER_WORD", ";", "if", "(", "doubleword_aligned_p", ")", "*", "cum", "+=", "*", "cum", "&", "<NUM_LIT>", ";", "if", "(", "*", "cum", "<", "TILEGX_NUM_ARG_REGS", "&&", "*", "cum", "+", "word_size", ">", "TILEGX_NUM_ARG_REGS", ")", "*", "cum", "=", "TILEGX_NUM_ARG_REGS", ";"], "ground_truth": ["*", "cum", "+=", "word_size", ";"], "File": "tilegx", "Func": "tilegx_function_arg_advance", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10398, "Length": 51, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "ConstVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ";", "uint64_t", "ImmVal", "=", "ConstVal", "->", "getZExtValue", "(", ")", ";", "uint64_t", "SupportedMask", "=", "<NUM_LIT>", ";", "if", "(", "(", "ImmVal", "&", "SupportedMask", ")", "!=", "ImmVal", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "uint64_t", "LoMask", "=", "<NUM_LIT>", ";", "uint64_t", "HiMask", "=", "<NUM_LIT>", ";", "uint64_t", "ImmLo", "=", "(", "ImmVal", "&", "LoMask", ")", ";", "uint64_t", "ImmHi", "=", "(", "ImmVal", "&", "HiMask", ")", ";", "SDValue", "ConstLo", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmLo", ",", "N", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineSDNode", "*", "Move", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "N", ",", "<STR_LIT>", ",", "ConstLo", ")", ";"], "File": "LC3ISelDAGToDAG", "Func": "SelectMoveImmediate", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10399, "Length": 103, "Cover_Rate": 0.5919540229885057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TruncBits", "=", "<NUM_LIT>", ";", "unsigned", "SExtBits", "=", "<NUM_LIT>", ";", "unsigned", "ZExtBits", "=", "<NUM_LIT>", ";", "if", "(", "UserI", "->", "hasOneUse", "(", ")", ")", "{", "unsigned", "UserBits", "=", "UserI", "->", "getType", "(", ")", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "isa", "<", "TruncInst", ">", "(", "UserI", ")", ")", "TruncBits", "=", "UserBits", ";", "else", "if", "(", "isa", "<", "SExtInst", ">", "(", "UserI", ")", ")", "SExtBits", "=", "UserBits", ";", "else", "if", "(", "isa", "<", "ZExtInst", ">", "(", "UserI", ")", ")", "ZExtBits", "=", "UserBits", ";", "}", "if", "(", "TruncBits", "||", "SExtBits", "||", "ZExtBits", ")", "{", "FoldedValue", "=", "UserI", ";", "UserI", "=", "cast", "<", "Instruction", ">", "(", "*", "UserI", "->", "user_begin", "(", ")", ")", ";", "}", "if", "(", "(", "UserI", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Sub", "||", "UserI", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "SDiv", "||", "UserI", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "UDiv", ")", "&&", "UserI", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "FoldedValue", ")", "return", "false", ";", "unsigned", "LoadOrTruncBits", "=", "(", "(", "SExtBits", "||", "ZExtBits", ")", "?", "<NUM_LIT>", ":", "(", "TruncBits", "?", "TruncBits", ":", "LoadedBits", ")", ")", ";", "switch", "(", "UserI", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":"], "ground_truth": ["case", "Instruction", "::", "Sub", ":"], "File": "SystemZTargetTransformInfo1", "Func": "isFoldableLoad", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10400, "Length": 197, "Cover_Rate": 0.4457013574660634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "Value", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "PPCAsmBackend1", "Func": "adjustFixupValue", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10401, "Length": 46, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "WebAssemblyMCTargetDesc", "Func": "GetDefaultP2Align", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10402, "Length": 369, "Cover_Rate": 0.39935064935064934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s32_bf16", "(", "bfloat16x4_t", "__a", ")", "{", "return", "(", "int32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_s32_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10403, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorIndex", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter1", "Func": "printVectorIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10404, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrq_n_s16", "(", "int16x8_t", "__a", ",", "const", "int", "__imm", ")", "{", "return", "__builtin_mve_vrshrq_n_sv8hi", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10405, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "IsAMDGCN", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ";", "IsAMDHSA", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca13", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10406, "Length": 39, "Cover_Rate": 0.5492957746478874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Passv64i1ArgInRegs", "(", "dl", ",", "DAG", ",", "Chain", ",", "ValToCopy", ",", "RegsToPass", ",", "VA", ",", "RVLocs", "[", "++", "I", "]", ",", "Subtarget", ")", ";", "assert", "(", "<NUM_LIT>", "==", "RegsToPass", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "ShouldDisableCalleeSavedRegister", ")", "MF", ".", "getRegInfo", "(", ")", ".", "disableCalleeSavedRegister", "(", "RVLocs", "[", "I", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ")", ")", ";", "}", "for", "(", "auto", "&", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ".", "first", ",", "Reg", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "RetOps", "[", "<NUM_LIT>", "]", ",", "dl", ",", "SRetReg", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "RetValReg", "=", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "isTarget64BitILP32", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "if", "(", "ShouldDisableCalleeSavedRegister", ")", "MF", ".", "getRegInfo", "(", ")", ".", "disableCalleeSavedRegister", "(", "RetValReg", ")", ";", "}", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MCPhysReg", "*", "I", "=", "TRI", "->", "getCalleeSavedRegsViaCopy", "(", "&", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "if", "(", "I", ")", "{", "for", "(", ";", "*", "I", ";", "++", "I", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "*", "I", ",", "<STR_LIT>", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";"], "ground_truth": ["<STR_LIT>", "opcode", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering143", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10407, "Length": 407, "Cover_Rate": 0.3452078032230704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "hasCalls", ")", "{", "TRI", "->", "addOffset", "(", "MBB", ",", "MBBI", ",", "DL", ",", "Dest", ",", "Src", ",", "Offset", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "Src", ")", ";", "}", "++", "II", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["--", "II", ";"], "File": "Tile64FrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10408, "Length": 97, "Cover_Rate": 0.3299319727891156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsAtomic", "=", "InstName", ".", "contains", "(", "<STR_LIT>", ")", ";", "if", "(", "IsLoadStore", "||", "IsAtomic", ")", "{", "if", "(", "IsLoadStore", "&&", "isNext", "(", "AsmToken", "::", "Colon", ")", ")", "{", "auto", "Id", "=", "expectIdent", "(", ")", ";", "if", "(", "Id", "!=", "<STR_LIT>", ")", "return", "error", "(", "<STR_LIT>", "+", "Id", ")", ";", "if", "(", "expect", "(", "AsmToken", "::", "Equal", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "!", "Lexer", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "return", "error", "(", "<STR_LIT>", ")", ";", "parseSingleInteger", "(", "false", ",", "Operands", ")", ";", "}", "else", "{", "auto", "IsLoadStoreLane", "=", "InstName", ".", "contains", "(", "<STR_LIT>", ")", ";", "if", "(", "IsLoadStoreLane", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "auto", "Tok", "=", "Lexer", ".", "getTok", "(", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "Tok", ".", "getLoc", "(", ")", ",", "Tok", ".", "getEndLoc", "(", ")", ",", "<STR_LIT>", "{", "-", "<NUM_LIT>", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser", "Func": "checkForP2AlignIfLoadStore", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10409, "Length": 160, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "HRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DefsB", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesA", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsesB", ";", "parseOperands", "(", "ProdMI", ",", "DefsA", ",", "UsesA", ")", ";", "parseOperands", "(", "ConsMI", ",", "DefsB", ",", "UsesB", ")", ";", "for", "(", "auto", "&", "RegA", ":", "DefsA", ")", "for", "(", "auto", "&", "RegB", ":", "UsesB", ")", "{", "if", "(", "RegA", "==", "RegB", ")", "return", "true", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "RegA", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegA", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegB", "==", "*", "SubRegs", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "RegB", ")", ")", "for", "(", "MCSubRegIterator", "SubRegs", "(", "RegB", ",", "&", "HRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "if", "(", "RegA", "==", "*", "SubRegs", ")", "return", "true", ";"], "File": "HexagonInstrInfo15", "Func": "isDependent", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10410, "Length": 166, "Cover_Rate": 0.8137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "TRI", "->", "hasStackRealignment", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "MipsFrameLowering22", "Func": "hasFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10411, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10412, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SaveExecDest", "=", "SaveExec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "SaveExecDest", ")", ")", "return", "nullptr", ";", "MachineOperand", "*", "SaveExecSrc0", "=", "TII", "->", "getNamedOperand", "(", "SaveExec", ",", "<STR_LIT>", "::", "src0", ")", ";", "if", "(", "!", "SaveExecSrc0", "->", "isReg", "(", ")", ")", "return", "nullptr", ";", "VCmp", "=", "findInstrBackwards", "(", "SaveExec", ",", "[", "&", "]", "(", "MachineInstr", "*", "Check", ")", "{", "return", "<STR_LIT>", "(", "Check", "->", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", "&&", "Check", "->", "modifiesRegister", "(", "SaveExecSrc0", "->", "getReg", "(", ")", ",", "TRI", ")", ";", "}", ",", "{", "Exec", ",", "SaveExecSrc0", "->", "getReg", "(", ")", "}", ",", "TRI", ")", ";", "if", "(", "!", "VCmp", ")", "return", "nullptr", ";", "MachineOperand", "*", "VCmpDest", "=", "TII", "->", "getNamedOperand", "(", "*", "VCmp", ",", "<STR_LIT>", "::", "sdst", ")", ";", "assert", "(", "VCmpDest", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "VCmp", ",", "<STR_LIT>", "::", "src0", ")", ";"], "ground_truth": ["if", "(", "Src0", "->", "isReg", "(", ")", "&&", "TRI", "->", "isSGPRReg", "(", "MRI", ",", "Src0", "->", "getReg", "(", ")", ")", "&&", "SaveExec", ".", "modifiesRegister", "(", "Src0", "->", "getReg", "(", ")", ",", "TRI", ")", ")", "return", "nullptr", ";"], "File": "SIOptimizeExecMasking10", "Func": "findPossibleVCMPVCMPXOptimization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10413, "Length": 196, "Cover_Rate": 0.44954128440366975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Lower<ISA_LIT>MachineOperandToMCOperand", "(", "MO", ",", "MCOp", ",", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "RV16KAsmPrinter", "Func": "lowerOperand", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10414, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "MCDisassembler", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "TeeRISCDisassembler", "Func": "TeeRISCDisassembler", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10415, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "PSB", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreatePSBHint", "(", "PSB", "->", "Encoding", ",", "Tok", ".", "getString", "(", ")", ",", "S", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "tryParsePSBHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10416, "Length": 47, "Cover_Rate": 0.38524590163934425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "__i", "=", "(", "unsigned", "short", ")", "__w", "<<", "<NUM_LIT>", "|", "(", "unsigned", "short", ")", "__w", ";"], "ground_truth": ["return", "_mm_set1_pi32", "(", "__i", ")", ";"], "File": "mmintrin", "Func": "_mm_set1_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10417, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "!", "cfun", "->", "machine", "->", "no_caller_saved_registers", "||", "(", "!", "epilogue_completed", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_hard_regno_scratch_ok", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10418, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SGPRReg", "=", "AMDGPU", "::", "NoRegister", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "VOP3Idx", "[", "i", "]", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "continue", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "Idx", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "continue", ";", "assert", "(", "MO", ".", "getReg", "(", ")", "!=", "AMDGPU", "::", "SCC", "&&", "<STR_LIT>", ")", ";", "if", "(", "SGPRReg", "==", "AMDGPU", "::", "NoRegister", "||", "SGPRReg", "==", "MO", ".", "getReg", "(", ")", ")", "{", "SGPRReg", "=", "MO", ".", "getReg", "(", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "!", "isLiteralConstant", "(", "MO", ")", ")", "{", "continue", ";", "}", "legalizeOpWithMove", "(", "MI", ",", "Idx", ")", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "REG_SEQUENCE", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "NULL", ",", "*", "SRC", "=", "NULL", ",", "*", "VRC", "=", "NULL", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "MRI", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "RI", ".", "hasVGPRs", "(", "OpRC", ")", ")", "{", "VRC", "=", "OpRC", ";", "}", "else", "{", "SRC", "=", "OpRC", ";", "}", "}", "if", "(", "VRC", "||", "!", "RI", ".", "isSGPRClass", "(", "getOpRegClass", "(", "*", "MI", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "VRC", ")", "{", "assert", "(", "SRC", ")", ";", "VRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "SRC", ")", ";", "}", "RC", "=", "VRC", ";", "}", "else", "{", "RC", "=", "SRC", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "MI", "->", "getOperand", "(", "i", ")", ".", "setReg", "(", "DstReg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo16", "Func": "legalizeOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10419, "Length": 447, "Cover_Rate": 0.5897097625329816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCondCode", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_CondCode", ";"], "File": "AArch64AsmParser (2)1", "Func": "isCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10420, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_xcoff_asm_output_anchor", "(", "rtx", "symbol", ")", "{", "char", "buffer", "[", "<NUM_LIT>", "]", ";", "sprintf", "(", "buffer", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", ",", "SYMBOL_REF_BLOCK_OFFSET", "(", "symbol", ")", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "SET_ASM_OP", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "asm_out_file", ",", "XSTR", "(", "symbol", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RS6000_OUTPUT_BASENAME", "(", "asm_out_file", ",", "buffer", ")", ";"], "File": "rs6000", "Func": "rs6000_xcoff_asm_output_anchor", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10421, "Length": 62, "Cover_Rate": 0.8857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "case", "AsmToken", "::", "Hash", ":", "{", "bool", "MustNotExtend", "=", "false", ";", "bool", "ImplicitExpression", "=", "implicitExpressionLocation", "(", "Operands", ")", ";", "SMLoc", "ExprLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "!", "ImplicitExpression", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Token", ".", "getString", "(", ")", ",", "Token", ".", "getLoc", "(", ")", ")", ")", ";", "Lexer", ".", "Lex", "(", ")", ";", "bool", "MustExtend", "=", "false", ";", "bool", "HiOnly", "=", "false", ";", "bool", "LoOnly", "=", "false", ";", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Lexer", ".", "Lex", "(", ")", ";", "MustExtend", "=", "true", ";", "}", "else", "if", "(", "ImplicitExpression", ")", "MustNotExtend", "=", "true", ";", "AsmToken", "const", "&", "Token", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "StringRef", "String", "=", "Token", ".", "getString", "(", ")", ";", "AsmToken", "IDToken", "=", "Token", ";", "if", "(", "String", ".", "lower", "(", ")", "==", "<STR_LIT>", ")", "{", "HiOnly", "=", "true", ";", "}", "else", "if", "(", "String", ".", "lower", "(", ")", "==", "<STR_LIT>", ")", "{", "LoOnly", "=", "true", ";", "}", "if", "(", "HiOnly", "||", "LoOnly", ")", "{", "AsmToken", "LParen", "=", "Lexer", ".", "peekTok", "(", ")", ";", "if", "(", "!", "LParen", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "HiOnly", "=", "false", ";", "LoOnly", "=", "false", ";", "}", "else", "{", "Lexer", ".", "Lex", "(", ")", ";", "}", "}", "}", "MCExpr", "const", "*", "Expr", "=", "nullptr", ";", "if", "(", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "int64_t", "Value", ";", "MCContext", "&", "Context", "=", "Parser", ".", "getContext", "(", ")", ";", "assert", "(", "Expr", "!=", "nullptr", ")", ";", "if", "(", "Expr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "{", "if", "(", "HiOnly", ")", "Expr", "=", "MCBinaryExpr", "::", "createLShr", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Context", ")", ",", "Context", ")", ";", "if", "(", "HiOnly", "||", "LoOnly", ")", "Expr", "=", "MCBinaryExpr", "::", "createAnd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Context", ")", ",", "Context", ")", ";", "}", "else", "{", "MCValue", "Value", ";", "if", "(", "Expr", "->", "evaluateAsRelocatable", "(", "Value", ",", "nullptr", ",", "nullptr", ")", ")", "{", "if", "(", "!", "Value", ".", "isAbsolute", "(", ")", ")", "{", "switch", "(", "Value", ".", "getAccessVariant", "(", ")", ")", "{", "case", "MCSymbolRefExpr", "::", "VariantKind", "::", "VK_TPREL", ":", "case", "MCSymbolRefExpr", "::", "VariantKind", "::", "VK_DTPREL", ":", "MustNotExtend", "=", "!", "MustExtend", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "}", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Expr", ",", "Context", ")", ";"], "ground_truth": ["<ISA_LIT>MCInstrInfo", "::", "setMustNotExtend", "(", "*", "Expr", ",", "MustNotExtend", ")", ";"], "File": "HexagonAsmParser1", "Func": "parseInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10422, "Length": 416, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "::", "I64", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "F32", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "F64", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "V128", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "FUNCREF", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "EXTERNREF", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTypeUtilities", "Func": "toValType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10423, "Length": 68, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pfnacc", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_pfnacc", "(", "(", "__v2sf", ")", "__A", ",", "(", "__v2sf", ")", "__B", ")", ";"], "File": "mm3dnow", "Func": "_m_pfnacc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10424, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "val", "&", "<NUM_LIT>", ")", "val", "=", "~", "val", ";", "first_one", "=", "val", "&", "-", "val", ";", "tmp", "=", "val", "&", "(", "val", "+", "first_one", ")", ";", "if", "(", "tmp", "==", "<NUM_LIT>", ")", "return", "true", ";", "next_one", "=", "tmp", "&", "-", "tmp", ";", "bits", "=", "clz_hwi", "(", "first_one", ")", "-", "clz_hwi", "(", "next_one", ")", ";", "mask", "=", "val", "^", "tmp", ";", "if", "(", "(", "mask", ">>", "bits", ")", "!=", "<NUM_LIT>", "||", "bits", "!=", "(", "bits", "&", "-", "bits", ")", ")", "return", "false", ";"], "ground_truth": ["return", "val", "==", "mask", "*", "bitmask_imm_mul", "[", "__builtin_clz", "(", "bits", ")", "-", "<NUM_LIT>", "]", ";"], "File": "aarch64", "Func": "aarch64_bitmask_imm", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10425, "Length": 99, "Cover_Rate": 0.5351351351351351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "NumV2Elements", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "NumElts", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "NumElts", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "NumElts", ")", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", "{", "int", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElementBits", "<", "<NUM_LIT>", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "MVT", "FpVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "ElementBits", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FpVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FpVT", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "FpVT", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ")", ")", ";", "}", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "lowerV4F64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV4I64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV8F32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV8I32VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV16I16VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV32I8VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering200", "Func": "lower256BitVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10426, "Length": 321, "Cover_Rate": 0.8025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "br", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "is_leaf", ")", "for", "(", "br", "=", "<NUM_LIT>", ";", "br", ">=", "<NUM_LIT>", "&&", "df_regs_ever_live_p", "(", "br", ")", ";", "br", "--", ")", ";"], "ground_truth": ["cfun", "->", "machine", "->", "base_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "(", "br", ">=", "<NUM_LIT>", ")", "?", "br", ":", "BASE_REGNUM", ")", ";"], "File": "s390", "Func": "s390_init_frame_layout", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10427, "Length": 51, "Cover_Rate": 0.38345864661654133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddq_x_n_s8", "(", "int8x16_t", "__a", ",", "int8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddq_m_n_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddq_x_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10428, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "ValueEntry", "=", "std", "::", "pair", "<", "SDValue", ",", "size_t", ">", ";", "SmallVector", "<", "ValueEntry", ",", "<NUM_LIT>", ">", "SplatValueCounts", ";", "using", "SwizzleEntry", "=", "std", "::", "pair", "<", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", ",", "size_t", ">", ";", "SmallVector", "<", "SwizzleEntry", ",", "<NUM_LIT>", ">", "SwizzleCounts", ";", "auto", "AddCount", "=", "[", "]", "(", "auto", "&", "Counts", ",", "const", "auto", "&", "Val", ")", "{", "auto", "CountIt", "=", "std", "::", "find_if", "(", "Counts", ".", "begin", "(", ")", ",", "Counts", ".", "end", "(", ")", ",", "[", "&", "Val", "]", "(", "auto", "E", ")", "{", "return", "E", ".", "first", "==", "Val", ";", "}", ")", ";", "if", "(", "CountIt", "==", "Counts", ".", "end", "(", ")", ")", "{", "Counts", ".", "emplace_back", "(", "Val", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "CountIt", "->", "second", "++", ";", "}", "}", ";", "auto", "GetMostCommon", "=", "[", "]", "(", "auto", "&", "Counts", ")", "{", "auto", "CommonIt", "=", "std", "::", "max_element", "(", "Counts", ".", "begin", "(", ")", ",", "Counts", ".", "end", "(", ")", ",", "[", "]", "(", "auto", "A", ",", "auto", "B", ")", "{", "return", "A", ".", "second", "<", "B", ".", "second", ";", "}", ")", ";", "assert", "(", "CommonIt", "!=", "Counts", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "*", "CommonIt", ";", "}", ";", "size_t", "NumConstantLanes", "=", "<NUM_LIT>", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "Lanes", ";", "++", "I", ")", "{", "const", "SDValue", "&", "Lane", "=", "Op", "->", "getOperand", "(", "I", ")", ";", "if", "(", "Lane", ".", "isUndef", "(", ")", ")", "continue", ";", "AddCount", "(", "SplatValueCounts", ",", "Lane", ")", ";", "if", "(", "IsConstant", "(", "Lane", ")", ")", "{", "NumConstantLanes", "++", ";", "}", "else", "if", "(", "CanSwizzle", ")", "{", "auto", "SwizzleSrcs", "=", "GetSwizzleSrcs", "(", "I", ",", "Lane", ")", ";", "if", "(", "SwizzleSrcs", ".", "first", ")", "AddCount", "(", "SwizzleCounts", ",", "SwizzleSrcs", ")", ";", "}", "}", "SDValue", "SplatValue", ";", "size_t", "NumSplatLanes", ";", "std", "::", "tie", "(", "SplatValue", ",", "NumSplatLanes", ")", "=", "GetMostCommon", "(", "SplatValueCounts", ")", ";", "SDValue", "SwizzleSrc", ";", "SDValue", "SwizzleIndices", ";", "size_t", "NumSwizzleLanes", "=", "<NUM_LIT>", ";", "if", "(", "SwizzleCounts", ".", "size", "(", ")", ")", "std", "::", "forward_as_tuple", "(", "std", "::", "tie", "(", "SwizzleSrc", ",", "SwizzleIndices", ")", ",", "NumSwizzleLanes", ")", "=", "GetMostCommon", "(", "SwizzleCounts", ")", ";", "std", "::", "function", "<", "bool", "(", "size_t", ",", "const", "SDValue", "&", ")", ">", "IsLaneConstructed", ";", "SDValue", "Result", ";", "if", "(", "NumSwizzleLanes", ">=", "NumSplatLanes", "&&", "(", "!", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", "||", "NumSwizzleLanes", ">=", "NumConstantLanes", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecT", ",", "SwizzleSrc", ",", "SwizzleIndices", ")", ";", "auto", "Swizzled", "=", "std", "::", "make_pair", "(", "SwizzleSrc", ",", "SwizzleIndices", ")", ";", "IsLaneConstructed", "=", "[", "&", ",", "Swizzled", "]", "(", "size_t", "I", ",", "const", "SDValue", "&", "Lane", ")", "{", "return", "Swizzled", "==", "GetSwizzleSrcs", "(", "I", ",", "Lane", ")", ";", "}", ";", "}", "else", "if", "(", "NumConstantLanes", ">=", "NumSplatLanes", "&&", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ConstLanes", ";"], "ground_truth": ["for", "(", "const", "SDValue", "&", "Lane", ":", "Op", "->", "op_values", "(", ")", ")", "{"], "File": "WebAssemblyISelLowering31", "Func": "LowerBUILD_VECTOR", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10429, "Length": 488, "Cover_Rate": 0.32950708980418636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LHSReg", ")", "return", "<NUM_LIT>", ";", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "{", "uint64_t", "Imm", "=", "C", "->", "getZExtValue", "(", ")", ";", "ResultReg", "=", "emitLogicalOp_ri", "(", "ISDOpc", ",", "RetVT", ",", "LHSReg", ",", "Imm", ")", ";", "}", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "if", "(", "RHS", "->", "hasOneUse", "(", ")", "&&", "isValueAvailable", "(", "RHS", ")", ")", "{", "if", "(", "isMulPowOf2", "(", "RHS", ")", ")", "{", "const", "Value", "*", "MulLHS", "=", "cast", "<", "MulOperator", ">", "(", "RHS", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "MulRHS", "=", "cast", "<", "MulOperator", ">", "(", "RHS", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "MulLHS", ")", ")", "if", "(", "C", "->", "getValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "std", "::", "swap", "(", "MulLHS", ",", "MulRHS", ")", ";", "assert", "(", "isa", "<", "ConstantInt", ">", "(", "MulRHS", ")", "&&", "<STR_LIT>", ")", ";", "uint64_t", "ShiftVal", "=", "cast", "<", "ConstantInt", ">", "(", "MulRHS", ")", "->", "getValue", "(", ")", ".", "logBase2", "(", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "MulLHS", ")", ";", "if", "(", "!", "RHSReg", ")", "return", "<NUM_LIT>", ";", "ResultReg", "=", "emitLogicalOp_rs", "(", "ISDOpc", ",", "RetVT", ",", "LHSReg", ",", "RHSReg", ",", "ShiftVal", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "}", "}", "if", "(", "RHS", "->", "hasOneUse", "(", ")", "&&", "isValueAvailable", "(", "RHS", ")", ")", "{", "if", "(", "const", "auto", "*", "SI", "=", "dyn_cast", "<", "ShlOperator", ">", "(", "RHS", ")", ")", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ShiftVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "unsigned", "RHSReg", "=", "getRegForValue", "(", "SI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RHSReg", ")", "return", "<NUM_LIT>", ";", "ResultReg", "=", "emitLogicalOp_rs", "(", "ISDOpc", ",", "RetVT", ",", "LHSReg", ",", "RHSReg", ",", "ShiftVal", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "}", "}", "unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";", "if", "(", "!", "RHSReg", ")", "return", "<NUM_LIT>", ";", "MVT", "VT", "=", "std", "::", "max", "(", "<STR_LIT>", ",", "RetVT", ".", "SimpleTy", ")", ";", "ResultReg", "=", "fastEmit_rr", "(", "VT", ",", "VT", ",", "ISDOpc", ",", "LHSReg", ",", "RHSReg", ")", ";", "if", "(", "RetVT", ">=", "<STR_LIT>", "&&", "RetVT", "<=", "<STR_LIT>", ")", "{", "uint64_t", "Mask", "=", "(", "RetVT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ResultReg", "=", "emitAnd_ri", "(", "<STR_LIT>", ",", "ResultReg", ",", "Mask", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "AArch64FastISel21", "Func": "emitLogicalOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10430, "Length": 413, "Cover_Rate": 0.7335701598579041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "(", "KindTy", "K", ",", "SMLoc", "Start", ",", "SMLoc", "End", ")", ":", "Kind", "(", "K", ")", ",", "StartLoc", "(", "Start", ")", ",", "EndLoc", "(", "End", ")", ",", "OpDecl", "(", "nullptr", ")", ",", "AddressOf", "(", "false", ")", ",", "CallOperand", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86Operand24", "Func": "X86Operand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10431, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CFStack", "(", "const", "<ISA_LIT>Subtarget", "*", "st", ",", "CallingConv", "::", "ID", "cc", ")", ":", "ST", "(", "st", ")", ",", "MaxStackSize", "(", "cc", "==", "CallingConv", "::", "<ISA_LIT>_VS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "CFStack", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10432, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_INT", ")", "return", "H8SX_SHIFT_BINARY", ";", "if", "(", "INTVAL", "(", "op", ")", "<=", "<NUM_LIT>", "||", "INTVAL", "(", "op", ")", ">=", "GET_MODE_BITSIZE", "(", "mode", ")", ")", "return", "H8SX_SHIFT_NONE", ";", "if", "(", "exact_log2", "(", "INTVAL", "(", "op", ")", ")", ">=", "<NUM_LIT>", ")", "return", "H8SX_SHIFT_UNARY", ";", "return", "H8SX_SHIFT_BINARY", ";", "case", "ASHIFTRT", ":", "if", "(", "op", "==", "const1_rtx", "||", "op", "==", "const2_rtx", ")", "return", "H8SX_SHIFT_UNARY", ";", "return", "H8SX_SHIFT_NONE", ";"], "ground_truth": ["case", "ROTATE", ":"], "File": "h8300", "Func": "h8sx_classify_shift", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10433, "Length": 74, "Cover_Rate": 0.43529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";", "return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "(", "isLong", "?", "Cnt", "-", "<NUM_LIT>", ":", "Cnt", ")", "<", "ElementBits", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isVShiftLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10434, "Length": 35, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "IsN64", ")", "return", "getAddrNonPIC", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "getAddrLocal", "(", "Op", ",", "DAG", ",", "Has<ISA_LIT>64", ")", ";"], "File": "MipsISelLowering101", "Func": "LowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10435, "Length": 46, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtst_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__builtin_neon_vtstv2si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vtst_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10436, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyUtilities", "Func": "isArgument", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10437, "Length": 47, "Cover_Rate": 0.36153846153846153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBb", "!=", "MBBe", ";", "++", "MBBb", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MBBb", ";", "PeepholeMap", ".", "clear", "(", ")", ";", "PeepholeDoubleRegsMap", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MBB", "->", "begin", "(", ")", ";", "MII", "!=", "MBB", "->", "end", "(", ")", ";", "++", "MII", ")", "{", "MachineInstr", "*", "MI", "=", "MII", ";", "if", "(", "!", "DisableOptSZExt", "&&", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "PeepholeMap", "[", "DstReg", "]", "=", "SrcReg", ";", "}", "}", "if", "(", "!", "DisableOptExtTo64", "&&", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src1", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "unsigned", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Src2", ".", "getReg", "(", ")", ";", "PeepholeMap", "[", "DstReg", "]", "=", "SrcReg", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src2", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "unsigned", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Src1", ".", "getReg", "(", ")", ";", "PeepholeDoubleRegsMap", "[", "DstReg", "]", "=", "std", "::", "make_pair", "(", "*", "&", "SrcReg", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "DisablePNotP", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "PeepholeMap", "[", "DstReg", "]", "=", "SrcReg", ";", "}", "}", "if", "(", "!", "DisableOptSZExt", "&&", "MI", "->", "isCopy", "(", ")", ")", "{", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getSubReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";"], "ground_truth": ["unsigned", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";"], "File": "HexagonPeephole10", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10438, "Length": 505, "Cover_Rate": 0.4469026548672566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "validateCoherencyBits", "(", "const", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "const", "SMLoc", "&", "IDLoc", ")", "{", "int", "GLCPos", "=", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "glc1", ")", ";", "if", "(", "GLCPos", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "GLCPos", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUAsmParser32", "Func": "validateCoherencyBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10439, "Length": 72, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvti32_ss", "(", "__m128", "__A", ",", "int", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cvtsi2ss", "(", "(", "__v4sf", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin1", "Func": "_mm_cvti32_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10440, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WorkList", ".", "push_back", "(", "User", ")", ";", "continue", ";", "}", "Instruction", "*", "UseInst", "=", "dyn_cast", "<", "Instruction", ">", "(", "User", ")", ";", "if", "(", "UseInst", "&&", "UseInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "PtrToInt", ")", "return", "false", ";", "if", "(", "StoreInst", "*", "<ISA_LIT>", "=", "dyn_cast_or_null", "<", "StoreInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "<ISA_LIT>", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "<ISA_LIT>", "->", "getPointerOperand", "(", ")", "!=", "Val", ")", "return", "false", ";", "}", "else", "if", "(", "LoadInst", "*", "LI", "=", "dyn_cast_or_null", "<", "LoadInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "LI", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicRMWInst", "*", "RMW", "=", "dyn_cast_or_null", "<", "AtomicRMWInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "RMW", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "else", "if", "(", "AtomicCmpXchgInst", "*", "CAS", "=", "dyn_cast_or_null", "<", "AtomicCmpXchgInst", ">", "(", "UseInst", ")", ")", "{", "if", "(", "CAS", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "User", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", ")", "continue", ";", "WorkList", ".", "push_back", "(", "User", ")", ";", "if", "(", "!", "collectUsesWithPtrTypes", "(", "User", ",", "WorkList", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteAlloca5", "Func": "collectUsesWithPtrTypes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10441, "Length": 203, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "cmp_code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "cmp_operands", "[", "<NUM_LIT>", "]", ")", ";", "switch", "(", "cmp_code", ")", "{", "case", "GT", ":", "cmp_code", "=", "LT", ";", "break", ";", "case", "LE", ":", "cmp_code", "=", "GE", ";", "break", ";", "case", "GTU", ":", "cmp_code", "=", "LTU", ";", "break", ";", "case", "LEU", ":", "cmp_code", "=", "GEU", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "cmp_code", "==", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "op0", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "op1", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";", "}", "else", "{"], "ground_truth": ["op0", "=", "cmp_operands", "[", "<NUM_LIT>", "]", ";"], "File": "mips3", "Func": "mips_gen_conditional_trap", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10442, "Length": 107, "Cover_Rate": 0.5911602209944752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "TmpInst", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Ra", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "TmpInst", "=", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Ra", ")", ".", "addReg", "(", "Ra", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";", "<STR_LIT>", "::", "write", "(", "OS", ",", "Binary", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVMCCodeEmitter", "Func": "expandFunctionCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10443, "Length": 78, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolData", "&", "SD", "=", "Asm", ".", "getSymbolData", "(", "R", ".", "Sym", "->", "AliasedSymbol", "(", ")", ")", ";"], "ground_truth": ["return", "(", "(", "R", ".", "Reloc", ".", "Type", "==", "ELF", "::", "R_MIPS_GOT16", ")", "&&", "!", "SD", ".", "isExternal", "(", ")", ")", "||", "(", "R", ".", "Reloc", ".", "Type", "==", "ELF", "::", "R_MIPS_HI16", ")", ";"], "File": "MipsELFObjectWriter18", "Func": "NeedsMatchingLo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10444, "Length": 51, "Cover_Rate": 0.6623376623376623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FirstSPAdjustAmount", ")", "{", "uint64_t", "SecondSPAdjustAmount", "=", "MFI", ".", "getStackSize", "(", ")", "-", "FirstSPAdjustAmount", ";", "assert", "(", "SecondSPAdjustAmount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "-", "SecondSPAdjustAmount", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "MFI", ".", "getStackSize", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}", "if", "(", "RVVStackSize", ")", "adjustStackForRVV", "(", "MF", ",", "MBB", ",", "MBBI", ",", "DL", ",", "-", "RVVStackSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "RI", "->", "hasStackRealignment", "(", "MF", ")", ")", "{", "Align", "MaxAlignment", "=", "MFI", ".", "getMaxAlign", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "(", "int", ")", "MaxAlignment", ".", "value", "(", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "-", "(", "int", ")", "MaxAlignment", ".", "value", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "unsigned", "ShiftAmount", "=", "Log2", "(", "MaxAlignment", ")", ";", "Register", "VR", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VR", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "ShiftAmount", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addReg", "(", "VR", ")", ".", "addImm", "(", "ShiftAmount", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}"], "ground_truth": ["if", "(", "hasBP", "(", "MF", ")", ")", "{"], "File": "RISCVFrameLowering11", "Func": "emitPrologue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10445, "Length": 345, "Cover_Rate": 0.32639545884578997, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_p64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10446, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Pairs", "[", "i", "]", ".", "Name", "==", "LowerCaseName", ")", "{", "Valid", "=", "true", ";", "return", "Pairs", "[", "i", "]", ".", "Value", ";"], "ground_truth": ["}"], "File": "ARM64BaseInfo", "Func": "fromString", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10447, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "reg", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "for", "(", "num_reg", "=", "(", "mode", "==", "DImode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "num_reg", ">", "<NUM_LIT>", ";", "num_reg", "--", ")", "{", "sub_reg", "=", "gen_lowpart", "(", "QImode", ",", "reg", "[", "<NUM_LIT>", "]", ")", ";", "mem", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "QImode", ",", "plus_constant", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "offset", ")", ")", ";", "emit_move_insn", "(", "sub_reg", ",", "mem", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_zero_extendqisi2", "(", "reg", "[", "<NUM_LIT>", "]", ",", "sub_reg", ")", ")", ";", "while", "(", "width", ">", "<NUM_LIT>", ")", "{", "offset", "=", "offset", "+", "offset_adj", ";", "shift", "++", ";", "width", "--", ";", "mem", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "QImode", ",", "plus_constant", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "offset", ")", ")", ";", "emit_move_insn", "(", "temp_sub_reg", ",", "mem", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "temp_reg", ",", "temp_reg", ",", "GEN_INT", "(", "shift", "*", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "reg", "[", "<NUM_LIT>", "]", ",", "reg", "[", "<NUM_LIT>", "]", ",", "temp_reg", ")", ")", ";", "}", "if", "(", "mode", "==", "DImode", ")", "{", "reg", "[", "<NUM_LIT>", "]", "=", "reg", "[", "<NUM_LIT>", "]", ";", "shift", "=", "<NUM_LIT>", ";"], "ground_truth": ["width", "=", "GET_MODE_SIZE", "(", "SImode", ")", "-", "<NUM_LIT>", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_expand_unaligned_load", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10448, "Length": 208, "Cover_Rate": 0.5319693094629157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "N", ">=", "<NUM_LIT>", "||", "(", "-", "(", "INT64_C", "(", "<NUM_LIT>", ")", "<<", "(", "N", "-", "<NUM_LIT>", ")", ")", "<=", "x", "&&", "x", "<", "(", "INT64_C", "(", "<NUM_LIT>", ")", "<<", "(", "N", "-", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "M680x0MCCodeEmitter", "Func": "intDoesFit", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10449, "Length": 39, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSRetReturnReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["SRetReturnReg", "=", "Reg", ";"], "File": "Z80MachineFunctionInfo1", "Func": "setSRetReturnReg", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10450, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShiftVT", "=", "ByteShift", "?", "<STR_LIT>", "(", "<STR_LIT>", ",", "SizeInBits", "/", "<NUM_LIT>", ")", ":", "<STR_LIT>", "(", "ShiftSVT", ",", "Size", "/", "Scale", ")", ";", "return", "(", "int", ")", "ShiftAmt", ";", "}", ";", "unsigned", "MaxWidth", "=", "(", "(", "SizeInBits", "==", "<NUM_LIT>", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "int", "Scale", "=", "<NUM_LIT>", ";", "Scale", "*", "ScalarSizeInBits", "<=", "MaxWidth", ";", "Scale", "*=", "<NUM_LIT>", ")", "for", "(", "int", "Shift", "=", "<NUM_LIT>", ";", "Shift", "!=", "Scale", ";", "++", "Shift", ")", "for", "(", "bool", "Left", ":", "{", "true", ",", "false", "}", ")", "if", "(", "CheckZeros", "(", "Shift", ",", "Scale", ",", "Left", ")", ")", "{", "int", "ShiftAmt", "=", "MatchShift", "(", "Shift", ",", "Scale", ",", "Left", ")", ";", "if", "(", "<NUM_LIT>", "<", "ShiftAmt", ")", "return", "ShiftAmt", ";", "}"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)8", "Func": "matchVectorShuffleAsShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10451, "Length": 132, "Cover_Rate": 0.308411214953271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "v16s8", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v2s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v32s8", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v64s8", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v32s16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v16s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v4s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s64", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v8s32", ",", "v4s64", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "v32s8", ",", "v16s16", ",", "v8s32", ",", "v4s64", "}", ")", "{", "setAction", "(", "{", "G_INSERT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_EXTRACT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "for", "(", "auto", "Ty", ":", "{", "v16s8", ",", "v8s16", ",", "v4s32", ",", "v2s64", "}", ")", "{", "setAction", "(", "{", "G_INSERT", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_EXTRACT", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "for", "(", "const", "auto", "&", "Ty", ":", "{", "v32s8", ",", "v64s8", ",", "v16s16", ",", "v32s16", ",", "v8s32", ",", "v16s32", ",", "v4s64", ",", "v8s64", "}", ")", "{"], "ground_truth": ["setAction", "(", "{", "G_MERGE_VALUES", ",", "Ty", "}", ",", "Legal", ")", ";"], "File": "X86LegalizerInfo11", "Func": "setLegalizerInfoAVX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10452, "Length": 308, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "StartLoc", ",", "<STR_LIT>", ",", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "IndexLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "L", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "L", ",", "L", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "ScaleVal", ";", "if", "(", "getParser", "(", ")", ".", "ParseAbsoluteExpression", "(", "ScaleVal", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "Scale", "=", "(", "unsigned", ")", "ScaleVal", ";", "}", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "getParser", "(", ")", ".", "ParseAbsoluteExpression", "(", "Value", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Value", "!=", "<NUM_LIT>", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", ")", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "SMLoc", "MemEnd", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "X86AsmParser124", "Func": "ParseMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10453, "Length": 344, "Cover_Rate": 0.43765903307888043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlq_sv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10454, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "DoubleRegDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "return", "(", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", ">>", "<NUM_LIT>", ",", "DoubleRegDecoderTable", ",", "sizeof", "(", "DoubleRegDecoderTable", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler26", "Func": "DecodeDoubleRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10455, "Length": 61, "Cover_Rate": 0.5446428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getCPUDirective", "(", ")", ";"], "ground_truth": ["if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")", "return", "new", "<ISA_LIT>DispatchGroupSBHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "File": "PPCInstrInfo", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10456, "Length": 37, "Cover_Rate": 0.32456140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "OpIdx2", ")", ".", "getReg", "(", ")", ")", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "safeToCommute", "(", "MI", ",", "OpIdx1", ",", "OpIdx2", ")", ")", "return", "nullptr", ";", "}"], "ground_truth": ["return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";"], "File": "GBZ80InstrInfo", "Func": "commuteInstructionImpl", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10457, "Length": 73, "Cover_Rate": 0.7525773195876289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IsReturn", ")", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "return", "IsReturn", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer", "Func": "isReturnBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10458, "Length": 27, "Cover_Rate": 0.39705882352941174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DEBUG_TYPE", ";"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "getName", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10459, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitMachine", "(", "StringRef", "CPU", ")", "{"], "ground_truth": ["}"], "File": "PPCMCTargetDesc21", "Func": "emitMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10460, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo103", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10461, "Length": 131, "Cover_Rate": 0.32186732186732187, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Worklist", ".", "empty", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "RangeTy", "&", "Range", "=", "Worklist", ".", "back", "(", ")", ";"], "File": "WebAssemblyRegStackify16", "Func": "hasRemainingOperands", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10462, "Length": 22, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmlaq_rot270_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "float16x8_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmlaq_rot270v8hf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "mve1___arm_vcmlaq_rot270_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10463, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTI", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ")", "const", "{", "if", "(", "VectorType", "*", "VTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "Src", ")", ")", "{", "unsigned", "NumElem", "=", "VTy", "->", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumElem", "==", "<NUM_LIT>", "&&", "VTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "unsigned", "Cost", "=", "TargetTransformInfo", "::", "getMemoryOpCost", "(", "Opcode", ",", "VTy", "->", "getScalarType", "(", ")", ",", "Alignment", ",", "AddressSpace", ")", ";"], "ground_truth": ["unsigned", "SplitCost", "=", "getScalarizationOverhead", "(", "Src", ",", "Opcode", "==", "Instruction", "::", "Load", ",", "Opcode", "==", "Instruction", "::", "Store", ")", ";"], "File": "X86TargetTransformInfo112", "Func": "getMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10464, "Length": 127, "Cover_Rate": 0.6105769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "initialize<ISA_LIT>FixControlFlowLiveIntervalsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>FixControlFlowLiveIntervalsID", ")", ";", "}", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", "&&", "ST", ".", "loadStoreOptEnabled", "(", ")", ")", "{", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>LoadStoreOptimizerID", ")", ";"], "ground_truth": ["insertPass", "(", "&", "MachineSchedulerID", ",", "&", "RegisterCoalescerID", ")", ";"], "File": "AMDGPUTargetMachine72", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10465, "Length": 76, "Cover_Rate": 0.6495726495726496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineJumpTableInfo", "*", "JTI", "=", "MF", "->", "getOrCreateJumpTableInfo", "(", "getJumpTableEncoding", "(", ")", ")", ";", "unsigned", "MJTI", "=", "JTI", "->", "createJumpTableIndex", "(", "LPadList", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "XII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TII", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RI", "=", "XII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RI", ".", "hasBasePointer", "(", "*", "MF", ")", ")", "{", "const", "bool", "FPIs64Bit", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "||", "Subtarget", ".", "isTargetNaCl64", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setRestoreBasePointer", "(", "MF", ")", ";", "unsigned", "FP", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "BP", "=", "RI", ".", "getBaseRegister", "(", ")", ";", "unsigned", "Op", "=", "FPIs64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "addRegOffset", "(", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "BP", ")", ",", "FP", ",", "true", ",", "MFI", "->", "getRestoreBasePointerOffset", "(", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}", "unsigned", "IReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "addFrameReference", "(", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "IReg", ")", ",", "FI", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "IReg", ")", ".", "addImm", "(", "LPadList", ".", "size", "(", ")", ")", ";", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TrapBB", ")", ";", "unsigned", "JReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "JReg", ")", ".", "addReg", "(", "IReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "DispContBB", ",", "DL", ",", "TII", "->", "get", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "addReg", "(", "JReg", ")", ".", "addJumpTableIndex", "(", "MJTI", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "SeenMBBs", ";", "for", "(", "auto", "&", "LP", ":", "LPadList", ")", "if", "(", "SeenMBBs", ".", "insert", "(", "LP", ")", ".", "second", ")", "DispContBB", "->", "addSuccessor", "(", "LP", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "MBBLPads", ";", "const", "MCPhysReg", "*", "SavedRegs", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", "->", "getCalleeSavedRegs", "(", "MF", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "InvokeBBs", ")", "{"], "ground_truth": ["SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Successors", "(", "MBB", "->", "succ_rbegin", "(", ")", ",", "MBB", "->", "succ_rend", "(", ")", ")", ";"], "File": "X86ISelLowering10", "Func": "EmitSjLjDispatchBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10466, "Length": 454, "Cover_Rate": 0.41766329346826125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcleh_f16", "(", "float16_t", "__a", ",", "float16_t", "__b", ")", "{", "return", "__builtin_aarch64_cmlehf_uss", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcleh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10467, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", ";", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "<ISA_LIT>MCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "<ISA_LIT>MCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{"], "ground_truth": ["MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";"], "File": "SystemZMCAsmBackend3", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10468, "Length": 228, "Cover_Rate": 0.35023041474654376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "if", "(", "FIST", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "FIST", ",", "StackSlot", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "LowerFP_TO_SINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10469, "Length": 78, "Cover_Rate": 0.5492957746478874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegIdx", "=", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'v'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "RegNo", ")", ")", "{", "O", "<<", "'s'", ";", "NumRegs", "=", "<NUM_LIT>", ";", "}", "else", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUInstPrinter38", "Func": "printRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10470, "Length": 308, "Cover_Rate": 0.49201277955271566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "regJustKilledBefore", "(", "const", "LiveIntervals", "&", "LIs", ",", "unsigned", "reg", ",", "const", "MachineInstr", "&", "MI", ")", "{", "const", "LiveInterval", "&", "LI", "=", "LIs", ".", "getInterval", "(", "reg", ")", ";", "SlotIndex", "SI", "=", "LIs", ".", "getInstructionIndex", "(", "MI", ")", ";"], "ground_truth": ["return", "LI", ".", "expiredAt", "(", "SI", ")", ";"], "File": "AArch64PBQPRegAlloc", "Func": "regJustKilledBefore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10471, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "GCNTargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "getGCNTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10472, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SplitConst32AndConst64", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "QTM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "HexagonSplitConst32AndConst6410", "Func": "HexagonSplitConst32AndConst64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10473, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "int", "vec_vcmpgtfp", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{", "return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vcmpgtfp", "(", "(", "vector", "float", ")", "a1", ",", "(", "vector", "float", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vcmpgtfp", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10474, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "DivFMasWaitStates", "=", "<NUM_LIT>", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceDef", "(", "<STR_LIT>", ",", "IsHazardDefFn", ")", ";"], "ground_truth": ["return", "DivFMasWaitStates", "-", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer10", "Func": "checkDivFMasHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10475, "Length": 55, "Cover_Rate": 0.8088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", "=", "sparc_frame_size", ";", "if", "(", "sparc_n_global_fp_regs", ">", "<NUM_LIT>", ")", "emit_save_or_restore_global_fp_regs", "(", "sparc_frame_base_reg", ",", "sparc_frame_base_offset", "-", "sparc_apparent_frame_size", ",", "SORR_RESTORE", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "||", "for_eh", ")", ";", "else", "if", "(", "sparc_leaf_function_p", ")", "{", "if", "(", "size", "<=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", ")", ")", ")", ";", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";"], "File": "sparc4", "Func": "sparc_expand_epilogue", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10476, "Length": 99, "Cover_Rate": 0.7795275590551181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "convertLocVTToValVT", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Val", ",", "const", "CCValAssign", "&", "VA", ",", "const", "SDLoc", "&", "DL", ")", "{", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["break", ";"], "File": "LC2200ISelLowering", "Func": "convertLocVTToValVT", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10477, "Length": 71, "Cover_Rate": 0.9102564102564102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10478, "Length": 419, "Cover_Rate": 0.6358118361153262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddvq_f64", "(", "float64x2_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_reduc_plus_scal_v2df", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vaddvq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10479, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "B", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "B", ")", "{", "if", "(", "!", "MI", ".", "isBranch", "(", ")", "||", "!", "isJumpOutOfRange", "(", "MI", ",", "BlockToInstOffset", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HII", "->", "isExtendable", "(", "MI", ")", "<<", "<STR_LIT>", "<<", "HII", "->", "isConstExtended", "(", "MI", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "if", "(", "!", "HII", "->", "isExtendable", "(", "MI", ")", "&&", "!", "HII", "->", "isExtended", "(", "MI", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "HexagonBranchRelaxation10", "Func": "reGenerateBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10480, "Length": 94, "Cover_Rate": 0.5402298850574713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "LowerCaseName", "=", "Name", ".", "lower", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumMappings", ";", "++", "i", ")", "{"], "File": "AArch64BaseInfo10", "Func": "fromString", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10481, "Length": 26, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitGlobalConstant", "(", "DL", ",", "ACPC", "->", "getPromotedGlobalInit", "(", ")", ")", ";", "}", "MCSymbol", "*", "MCSym", ";", "if", "(", "ACPV", "->", "isLSDA", "(", ")", ")", "{", "MCSym", "=", "getCurExceptionSym", "(", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isBlockAddress", "(", ")", ")", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "<ISA_LIT>ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getBlockAddress", "(", ")", ";", "MCSym", "=", "GetBlockAddressSymbol", "(", "BA", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isGlobalValue", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "<ISA_LIT>ConstantPoolConstant", ">", "(", "ACPV", ")", "->", "getGV", "(", ")", ";", "unsigned", "char", "TF", "=", "Subtarget", "->", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "MCSym", "=", "Get<ISA_LIT>GVSymbol", "(", "GV", ",", "TF", ")", ";", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "<ISA_LIT>ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Sym", "=", "cast", "<", "<ISA_LIT>ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "DotSym", ")", ";"], "File": "ARMAsmPrinter35", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10482, "Length": 312, "Cover_Rate": 0.6459627329192547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "address", ")", "==", "MEM", ")", ";", "m32c_print_operand", "(", "stream", ",", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "m32c2", "Func": "m32c_print_operand_address", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10483, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "startop", ")", ">", "<NUM_LIT>", "&&", "INTVAL", "(", "startop", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "sizeop", ")", ">", "<NUM_LIT>", "&&", "INTVAL", "(", "sizeop", ")", "+", "INTVAL", "(", "startop", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "shiftop", ")", ">", "<NUM_LIT>", "&&", "INTVAL", "(", "sizeop", ")", "+", "INTVAL", "(", "shiftop", ")", "<", "<NUM_LIT>", "&&", "(", "<NUM_LIT>", "-", "(", "INTVAL", "(", "shiftop", ")", "&", "<NUM_LIT>", ")", ")", ">=", "INTVAL", "(", "sizeop", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "rs60004", "Func": "insvdi_rshift_rlwimi_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10484, "Length": 78, "Cover_Rate": 0.8478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitPersonality", "(", "const", "MCSymbol", "*", "Personality", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10485, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "getSize", "(", ")", "const", "{", "return", "sizeof", "(", "*", "this", ")", "+", "alignTo", "(", "namesz", ",", "ALIGN", ")", "+", "alignTo", "(", "descsz", ",", "ALIGN", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10486, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "<ISA_LIT>ScheduleBlock", "*", "Block", ":", "ReadyBlocks", ")", "dbgs", "(", ")", "<<", "Block", "->", "getID", "(", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "LiveRegs", ")", "dbgs", "(", ")", "<<", "printVRegOrUnit", "(", "Reg", ",", "DAG", "->", "getTRI", "(", ")", ")", "<<", "' '", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VregCurrentUsage", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SregCurrentUsage", "<<", "'\\n'", ";", ")", ";", "Cand", ".", "Block", "=", "nullptr", ";", "for", "(", "std", "::", "vector", "<", "<ISA_LIT>ScheduleBlock", "*", ">", "::", "iterator", "I", "=", "ReadyBlocks", ".", "begin", "(", ")", ",", "E", "=", "ReadyBlocks", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>BlockSchedCandidate", "TryCand", ";", "TryCand", ".", "Block", "=", "*", "I", ";", "TryCand", ".", "IsHighLatency", "=", "TryCand", ".", "Block", "->", "isHighLatencyBlock", "(", ")", ";", "TryCand", ".", "VGPRUsageDiff", "=", "checkRegUsageImpact", "(", "TryCand", ".", "Block", "->", "getInRegs", "(", ")", ",", "TryCand", ".", "Block", "->", "getOutRegs", "(", ")", ")", "[", "DAG", "->", "getVGPRSetID", "(", ")", "]", ";", "TryCand", ".", "NumSuccessors", "=", "TryCand", ".", "Block", "->", "getSuccs", "(", ")", ".", "size", "(", ")", ";", "TryCand", ".", "NumHighLatencySuccessors", "=", "TryCand", ".", "Block", "->", "getNumHighLatencySuccessors", "(", ")", ";", "TryCand", ".", "LastPosHighLatParentScheduled", "=", "(", "unsigned", "int", ")", "std", "::", "max", "<", "int", ">", "(", "<NUM_LIT>", ",", "LastPosHighLatencyParentScheduled", "[", "TryCand", ".", "Block", "->", "getID", "(", ")", "]", "-", "LastPosWaitedHighLatency", ")", ";", "TryCand", ".", "Height", "=", "TryCand", ".", "Block", "->", "Height", ";", "if", "(", "VregCurrentUsage", ">", "<NUM_LIT>", "||", "Variant", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", "&&", "Variant", "!=", "<STR_LIT>", ")", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ";", "}", "else", "{", "if", "(", "!", "tryCandidateLatency", "(", "Cand", ",", "TryCand", ")", ")", "tryCandidateRegUsage", "(", "Cand", ",", "TryCand", ")", ";", "}"], "ground_truth": ["if", "(", "TryCand", ".", "Reason", "!=", "NoCand", ")", "{"], "File": "SIMachineScheduler14", "Func": "pickBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10487, "Length": 316, "Cover_Rate": 0.6053639846743295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", "->", "getCallingConv", "(", ")", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "if", "(", "!", "isa", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "CCMatch", ")", "{", "bool", "R", "=", "(", "CallerCC", "==", "CallingConv", "::", "C", "||", "CallerCC", "==", "CallingConv", "::", "Fast", ")", ";", "bool", "E", "=", "(", "CalleeCC", "==", "CallingConv", "::", "C", "||", "CalleeCC", "==", "CallingConv", "::", "Fast", ")", ";", "if", "(", "!", "R", "||", "!", "E", ")", "return", "false", ";", "}", "if", "(", "isVarArg", ")", "return", "false", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering114", "Func": "IsEligibleForTailCallOptimization", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10488, "Length": 115, "Cover_Rate": 0.6182795698924731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "VideoCore4TargetMachine", "Func": "getDataLayout", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10489, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "LO10", "(", "Offset", ")", ")", ";", "return", ";", "}", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "HIX22", "(", "Offset", ")", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "LOX10", "(", "Offset", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ";"], "File": "SparcRegisterInfo27", "Func": "replaceFI", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10490, "Length": 134, "Cover_Rate": 0.37960339943342775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_library_call", "(", "byt_memcpy_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "dst_reg", ",", "Pmode", ",", "src_reg", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "bytes_rtx", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";"], "ground_truth": ["}"], "File": "visium3", "Func": "expand_block_move_1", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 10491, "Length": 40, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler39", "Func": "DecodeVCVTQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10492, "Length": 145, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerShuffleWithUNPCK256", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SelectionDAG", "&", "DAG", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Unpckl", ",", "Unpckh", ";", "createSplat2ShuffleMask", "(", "VT", ",", "Unpckl", ",", "true", ")", ";", "createSplat2ShuffleMask", "(", "VT", ",", "Unpckh", ",", "false", ")", ";", "unsigned", "UnpackOpcode", ";"], "ground_truth": ["if", "(", "isShuffleEquivalent", "(", "Mask", ",", "Unpckl", ",", "V1", ",", "V2", ")", ")", "UnpackOpcode", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleWithUNPCK256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10493, "Length": 77, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "APIntToHexString", "(", "CI", "->", "getValue", "(", ")", ")", ";", "}", "else", "{", "unsigned", "NumElements", ";", "if", "(", "isa", "<", "VectorType", ">", "(", "Ty", ")", ")", "NumElements", "=", "Ty", "->", "getVectorNumElements", "(", ")", ";", "else", "NumElements", "=", "Ty", "->", "getArrayNumElements", "(", ")", ";", "std", "::", "string", "HexString", ";", "for", "(", "int", "I", "=", "NumElements", "-", "<NUM_LIT>", ",", "E", "=", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "--", "I", ")", "HexString", "+=", "scalarConstantToHexString", "(", "C", "->", "getAggregateElement", "(", "I", ")", ")", ";"], "ground_truth": ["return", "HexString", ";"], "File": "X86TargetObjectFile17", "Func": "scalarConstantToHexString", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10494, "Length": 84, "Cover_Rate": 0.45652173913043476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "PatmosISelDAGToDAG", "Func": "createPatmosISelDag", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10495, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "case2", "=", "JumpAroundTarget", "->", "isSuccessor", "(", "UncondTarget", ")", "&&", "JumpAroundTarget", "->", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "IsUnconditionalJump", "(", "JumpAroundTarget", "->", "back", "(", ")", ".", "getOpcode", "(", ")", ")", "&&", "JumpAroundTarget", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "JumpAroundTarget", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ";", "if", "(", "case1", "||", "case2", ")", "{", "InvertAndChangeJumpTarget", "(", "MI", ",", "UncondTarget", ")", ";", "MBB", "->", "replaceSuccessor", "(", "JumpAroundTarget", ",", "UncondTarget", ")", ";", "LayoutSucc", "->", "erase", "(", "LayoutSucc", "->", "begin", "(", ")", ")", ";", "LayoutSucc", "->", "replaceSuccessor", "(", "UncondTarget", ",", "JumpAroundTarget", ")", ";", "if", "(", "case2", "&&", "!", "case1", ")", "{", "JumpAroundTarget", "->", "moveAfter", "(", "LayoutSucc", ")", ";", "if", "(", "!", "UncondTarget", "->", "canFallThrough", "(", ")", ")", "{", "UncondTarget", "->", "moveAfter", "(", "JumpAroundTarget", ")", ";", "}", "}", "std", "::", "vector", "<", "MachineBasicBlock", "::", "RegisterMaskPair", ">", "OrigLiveIn", "(", "LayoutSucc", "->", "livein_begin", "(", ")", ",", "LayoutSucc", "->", "livein_end", "(", ")", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "::", "RegisterMaskPair", ">", "NewLiveIn", "(", "JumpAroundTarget", "->", "livein_begin", "(", ")", ",", "JumpAroundTarget", "->", "livein_end", "(", ")", ")", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "OrigLI", ":", "OrigLiveIn", ")", "LayoutSucc", "->", "removeLiveIn", "(", "OrigLI", ".", "PhysReg", ")", ";"], "File": "HexagonCFGOptimizer21", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10496, "Length": 188, "Cover_Rate": 0.3375224416517056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "OutArgs", ";", "for", "(", "auto", "&", "OrigArg", ":", "Info", ".", "OrigArgs", ")", "splitToValueTypes", "(", "OrigArg", ",", "OutArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "InArgs", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "InArgs", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "AdjStackDown", ")", ";", "unsigned", "Opc", "=", "TLI", ".", "getTargetMachine", "(", ")", ".", "isPositionIndependent", "(", ")", "?", "<STR_LIT>", ":", "Info", ".", "Callee", ".", "isReg", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Opc", ")", ".", "add", "(", "Info", ".", "Callee", ")", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "getCCAssignFn", "(", "Info", ".", "CallConv", ",", "false", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "Assigner", "(", "AssignFn", ")", ";", "<ISA_LIT>OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "OutArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "if", "(", "Info", ".", "Callee", ".", "isReg", "(", ")", ")", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "getCCAssignFn", "(", "Info", ".", "CallConv", ",", "true", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "Assigner", "(", "RetAssignFn", ",", "RetAssignFn", ")", ";", "CallReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "InArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "}", "CallSeqStart", ".", "addImm", "(", "Assigner", ".", "StackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "AdjStackUp", "=", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "AdjStackUp", ")", ".", "addImm", "(", "Assigner", ".", "StackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "M68kCallLowering1", "Func": "lowerCall", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10497, "Length": 446, "Cover_Rate": 0.8955823293172691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_RELOCATABLE", ";", "error", "(", "INVALID_64BIT", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "rs6000_isa_flags", "&", "OPTION_MASK_EABI", ")", "{", "rs6000_isa_flags", "&=", "~", "OPTION_MASK_EABI", ";", "error", "(", "INVALID_64BIT", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_PROTOTYPE", ")", "{", "target_prototype", "=", "<NUM_LIT>", ";", "error", "(", "INVALID_64BIT", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_POWERPC64", ")", "==", "<NUM_LIT>", ")", "{", "rs6000_isa_flags", "|=", "OPTION_MASK_POWERPC64", ";", "error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "OPTION_SET_P", "(", "rs6000_current_cmodel", ")", ")", "SET_CMODEL", "(", "CMODEL_MEDIUM", ")", ";", "if", "(", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_MINIMAL_TOC", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "OPTION_SET_P", "(", "rs6000_current_cmodel", ")", "&&", "rs6000_current_cmodel", "!=", "CMODEL_SMALL", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_MINIMAL_TOC", ")", "SET_CMODEL", "(", "CMODEL_SMALL", ")", ";", "else", "if", "(", "TARGET_PCREL", "||", "(", "PCREL_SUPPORTED_BY_OS", "&&", "(", "rs6000_isa_flags_explicit", "&", "OPTION_MASK_PCREL", ")", "==", "<NUM_LIT>", ")", ")", ";", "else", "SET_CMODEL", "(", "CMODEL_SMALL", ")", ";", "}", "if", "(", "rs6000_current_cmodel", "!=", "CMODEL_SMALL", ")", "{", "if", "(", "!", "OPTION_SET_P", "(", "TARGET_NO_FP_IN_TOC", ")", ")", "TARGET_NO_FP_IN_TOC", "=", "rs6000_current_cmodel", "==", "CMODEL_MEDIUM", ";", "if", "(", "!", "OPTION_SET_P", "(", "TARGET_NO_SUM_IN_TOC", ")", ")", "TARGET_NO_SUM_IN_TOC", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_PLTSEQ", "&&", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "{", "if", "(", "OPTION_SET_P", "(", "rs6000_pltseq", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "rs6000_pltseq", "=", "false", ";", "}", "}", "else", "if", "(", "TARGET_64BIT", ")", "error", "(", "INVALID_32BIT", ",", "<STR_LIT>", ")", ";", "else", "{", "if", "(", "TARGET_PROFILE_KERNEL", ")", "{"], "ground_truth": ["profile_kernel", "=", "<NUM_LIT>", ";"], "File": "rs6000", "Func": "rs6000_linux64_override_options", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10498, "Length": 233, "Cover_Rate": 0.6773255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Factor", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "vectorWidth", ";", "EVT", "ResultVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ElVT", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "Factor", ")", ";", "if", "(", "Vec", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "ResultVT", ")", ";", "unsigned", "ElemsPerChunk", "=", "vectorWidth", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "ElemsPerChunk", ")", "&&", "<STR_LIT>", ")", ";", "IdxVal", "&=", "~", "(", "ElemsPerChunk", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultVT", ",", "makeArrayRef", "(", "Vec", "->", "op_begin", "(", ")", "+", "IdxVal", ",", "ElemsPerChunk", ")", ")", ";"], "File": "X86ISelLowering148", "Func": "extractSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10499, "Length": 117, "Cover_Rate": 0.5679611650485437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ScalarEvolution", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";"], "File": "PPCLoopDataPrefetch", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10500, "Length": 36, "Cover_Rate": 0.5538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "move_mode", ";", "int", "piece_size", ",", "i", ";", "piece_size", "=", "<NUM_LIT>", "<<", "floor_log2", "(", "size_to_move", ")", ";", "while", "(", "!", "int_mode_for_size", "(", "piece_size", "*", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ".", "exists", "(", "&", "move_mode", ")", "||", "(", "code", "=", "optab_handler", "(", "mov_optab", ",", "move_mode", ")", ")", "==", "CODE_FOR_nothing", ")", "{", "gcc_assert", "(", "piece_size", ">", "<NUM_LIT>", ")", ";", "piece_size", ">>=", "<NUM_LIT>", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "move_mode", ")", ">", "GET_MODE_SIZE", "(", "word_mode", ")", ")", "{", "int", "nunits", "=", "GET_MODE_SIZE", "(", "move_mode", ")", "/", "GET_MODE_SIZE", "(", "word_mode", ")", ";", "if", "(", "!", "mode_for_vector", "(", "word_mode", ",", "nunits", ")", ".", "exists", "(", "&", "move_mode", ")", "||", "(", "code", "=", "optab_handler", "(", "mov_optab", ",", "move_mode", ")", ")", "==", "CODE_FOR_nothing", ")", "{", "move_mode", "=", "word_mode", ";", "piece_size", "=", "GET_MODE_SIZE", "(", "move_mode", ")", ";", "code", "=", "optab_handler", "(", "mov_optab", ",", "move_mode", ")", ";", "}", "}", "gcc_assert", "(", "code", "!=", "CODE_FOR_nothing", ")", ";", "dst", "=", "adjust_automodify_address_nv", "(", "dst", ",", "move_mode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "src", "=", "adjust_automodify_address_nv", "(", "src", ",", "move_mode", ",", "srcptr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "size_to_move", "%", "piece_size", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "size_to_move", ";", "i", "+=", "piece_size", ")", "{"], "File": "i386-expand", "Func": "emit_memmov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10501, "Length": 196, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_sub_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "(", "(", "__v8df", ")", "__A", "-", "(", "__v8df", ")", "__B", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_sub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10502, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "canMacroFuseCmp", "(", ")", "{"], "ground_truth": ["return", "ST", "->", "hasMacroFusion", "(", ")", "||", "ST", "->", "hasBranchFusion", "(", ")", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "canMacroFuseCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10503, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureLocalMemorySize32768", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureLocalMemorySize65536", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo", "Func": "getLocalMemorySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10504, "Length": 35, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "RemainingAdj", "-", "OffsetFromTop", ";", "int", "Opcode", "=", "isImmU6", "(", "Offset", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "SpillList", "[", "i", "]", ".", "Reg", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "getFrameIndexMMO", "(", "MBB", ",", "SpillList", "[", "i", "]", ".", "FI", ",", "MachineMemOperand", "::", "MOLoad", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreFrameLowering (2)", "Func": "RestoreSpillList", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10505, "Length": 67, "Cover_Rate": 0.3602150537634409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "&", "MIB", ")", ":", "<ISA_LIT>IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "X86CallLowering11", "Func": "CallReturnHandler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10506, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "parseLEBImmediate", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "bool", "Signed", ")", "{"], "ground_truth": ["int64_t", "Val", ";"], "File": "WebAssemblyDisassembler (2)", "Func": "parseLEBImmediate", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10507, "Length": 25, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "N", "->", "getGlobal", "(", ")", ";", "const", "GlobalObject", "*", "GO", "=", "GV", "->", "getBaseObject", "(", ")", ";", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "{", "if", "(", "GO", "&&", "TLOF", "->", "IsGlobalInSmallSection", "(", "GO", ",", "getTargetMachine", "(", ")", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "GPRelNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "GA", ")", ";", "SDValue", "GPReg", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "GPReg", ",", "GPRelNode", ")", ";"], "File": "Cpu0ISelLowering4", "Func": "lowerGlobalAddress", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10508, "Length": 113, "Cover_Rate": 0.3542319749216301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", "&&", "MO", ".", "isRegMask", "(", ")", "&&", "!", "clobbersAllYmmRegs", "(", "MO", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDebug", "(", ")", ")", "continue", ";", "if", "(", "isYmmReg", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86VZeroUpper11", "Func": "hasYmmReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10509, "Length": 74, "Cover_Rate": 0.6915887850467289, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser", "Func": "addVectorIndexDOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10510, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Lane1", "=", "Ins1", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "Lane2", "=", "Ins2", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "Lane2", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", "||", "Lane1", "!=", "Lane2", "+", "<NUM_LIT>", ")", "return", "false", ";", "SDValue", "Val1", "=", "Ins1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val2", "=", "Ins2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Val2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "(", "Val1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Val1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Val2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Val2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Val1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Val2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "(", "Val1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Val1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Val2", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Val2", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "ExtractLane1", "=", "Val1", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "ExtractLane2", "=", "Val2", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "Val1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Val2", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "ExtractLane2", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "ExtractLane1", "==", "ExtractLane2", "+", "<NUM_LIT>", ")", "{", "SDValue", "NewExt", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "+", "ExtractLane2", "/", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewIns", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "<STR_LIT>", "+", "Lane2", "/", "<NUM_LIT>", ",", "dl", ",", "VT", ",", "Ins2", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewExt", ")", ";", "ReplaceUses", "(", "Ins1", ",", "NewIns", ")", ";", "return", "true", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "Inp1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "+", "ExtractLane1", "/", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Inp2", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "+", "ExtractLane2", "/", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "ExtractLane1", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "Inp1", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Inp1", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "ExtractLane2", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "Inp2", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Inp2", ")", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "VINS", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Inp2", ",", "Inp1", ")", ";", "SDValue", "NewIns", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "<STR_LIT>", "+", "Lane2", "/", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ins2", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "VINS", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "Ins1", ",", "NewIns", ")", ";"], "File": "ARMISelDAGToDAG10", "Func": "tryInsertVectorElt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10511, "Length": 482, "Cover_Rate": 0.6401062416998672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ",", "IsILP32", ")", ";"], "ground_truth": ["}"], "File": "AArch64ELFObjectWriter14", "Func": "createAArch64ELFObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10512, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getLibCallStackSize", "(", ")", "const", "{", "return", "LibCallStackSize", ";"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo", "Func": "getLibCallStackSize", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10513, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "<STR_LIT>", ")", "if", "(", "SDValue", "Flags", "=", "combineCarryThroughADD", "(", "EFLAGS", ",", "DAG", ")", ")", "return", "Flags", ";", "if", "(", "SDValue", "R", "=", "checkBoolTestSetCCCombine", "(", "EFLAGS", ",", "CC", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "combinePTESTCC", "(", "EFLAGS", ",", "CC", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "return", "combineSetCCAtomicArith", "(", "EFLAGS", ",", "CC", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering90", "Func": "combineSetCCEFLAGS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10514, "Length": 68, "Cover_Rate": 0.7311827956989247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SU", "->", "NodeNum", "<", "DAGSize", "&&", "!", "--", "TopDownSU2Index", "[", "SU", "->", "NodeNum", "]", ")", "WorkList", ".", "push_back", "(", "SU", ")", ";", "}", "}", "BottomUpIndex2SU", "=", "std", "::", "vector", "<", "int", ">", "(", "TopDownIndex2SU", ".", "rbegin", "(", ")", ",", "TopDownIndex2SU", ".", "rend", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "for", "(", "SDep", "&", "Pred", ":", "SU", "->", "Preds", ")", "{", "if", "(", "Pred", ".", "getSUnit", "(", ")", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "assert", "(", "TopDownSU2Index", "[", "SU", "->", "NodeNum", "]", ">", "TopDownSU2Index", "[", "Pred", ".", "getSUnit", "(", ")", "->", "NodeNum", "]", "&&", "<STR_LIT>", ")", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{", "if", "(", "Succ", ".", "getSUnit", "(", ")", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";"], "ground_truth": ["assert", "(", "TopDownSU2Index", "[", "SU", "->", "NodeNum", "]", "<", "TopDownSU2Index", "[", "Succ", ".", "getSUnit", "(", ")", "->", "NodeNum", "]", "&&", "<STR_LIT>", ")", ";"], "File": "SIMachineScheduler15", "Func": "topologicalSort", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10515, "Length": 204, "Cover_Rate": 0.4523281596452328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ";"], "ground_truth": ["}"], "File": "SIISelLowering17", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10516, "Length": 26, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EFLAGS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "EFLAGS", ".", "hasOneUse", "(", ")", "&&", "EFLAGS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "NewSub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "EFLAGS", ")", ",", "EFLAGS", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewEFLAGS", "=", "SDValue", "(", "NewSub", ".", "getNode", "(", ")", ",", "EFLAGS", ".", "getResNo", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "NewEFLAGS", ")", ";", "}", "}", "}", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "IsSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "X", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "CC", "==", "<STR_LIT>", ")", "{", "SDValue", "EFLAGS", "=", "Y", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "EFLAGS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "EFLAGS", ".", "hasOneUse", "(", ")", "&&", "EFLAGS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "NewSub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "EFLAGS", ")", ",", "EFLAGS", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewEFLAGS", "=", "SDValue", "(", "NewSub", ".", "getNode", "(", ")", ",", "EFLAGS", ".", "getResNo", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "IsSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "X", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "NewEFLAGS", ")", ";", "}", "}", "if", "(", "CC", "!=", "<STR_LIT>", "&&", "CC", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Cmp", "=", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Cmp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "Cmp", ".", "hasOneUse", "(", ")", "||", "!", "<STR_LIT>", "(", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "Cmp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineAddOrSubToADCOrSBB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10517, "Length": 406, "Cover_Rate": 0.34523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", "%", "<NUM_LIT>", ")", ";", "Count", "/=", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Count", ";", "++", "i", ")", "<STR_LIT>", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "<NUM_LIT>", ",", "Endian", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64AsmBackend23", "Func": "writeNopData", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10518, "Length": 63, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasExtXfalthalf", "(", ")", "const", "{"], "ground_truth": ["return", "HasExtXfalthalf", ";"], "File": "RISCVSubtarget", "Func": "hasExtXfalthalf", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10519, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "tentativeToken", ";", "}", "else", "{", "return", "getLexer", "(", ")", "->", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "X86AsmLexer3", "Func": "lexDefinite", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10520, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";"], "ground_truth": ["PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerMemOpCallTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10521, "Length": 38, "Cover_Rate": 0.3140495867768595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "&", "<STR_LIT>", ";", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":"], "ground_truth": ["ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10522, "Length": 461, "Cover_Rate": 0.3546153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vabsq_f32", "(", "__a", ")", "<", "vabsq_f32", "(", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcaltq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10523, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "neon_immediate_valid_for_logic", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "inverse", ",", "rtx", "*", "modconst", ",", "int", "*", "elementwidth", ")", "{", "rtx", "tmpconst", ";", "int", "tmpwidth", ";"], "ground_truth": ["int", "retval", "=", "neon_valid_immediate", "(", "op", ",", "mode", ",", "inverse", ",", "&", "tmpconst", ",", "&", "tmpwidth", ")", ";"], "File": "arm4", "Func": "neon_immediate_valid_for_logic", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10524, "Length": 45, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "KernelCodeStartOr", "=", "Kernel", "->", "getCodeOffset", "(", "this", ",", "*", "TextOr", ")", ";", "if", "(", "!", "KernelCodeStartOr", ")", "return", "KernelCodeStartOr", ".", "takeError", "(", ")", ";", "CodeStart", "=", "KernelCodeStartOr", ".", "get", "(", ")", ";", "}", "else", "{", "consumeError", "(", "ExpectedKernel", ".", "takeError", "(", ")", ")", ";", "}", "auto", "CodeEndI", "=", "std", "::", "upper_bound", "(", "FunctionMarkers", ".", "begin", "(", ")", ",", "FunctionMarkers", ".", "end", "(", ")", ",", "CodeStart", ")", ";", "uint64_t", "CodeEnd", "=", "CodeStart", ";"], "ground_truth": ["if", "(", "CodeEndI", "!=", "FunctionMarkers", ".", "end", "(", ")", ")", "CodeEnd", "=", "*", "CodeEndI", ";"], "File": "CodeObject", "Func": "getCode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10525, "Length": 88, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "expandSpillMacros", "(", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", "{", "auto", "&", "HII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "B", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "NextI", ";", "for", "(", "auto", "I", "=", "B", ".", "begin", "(", ")", ",", "E", "=", "B", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "NextI", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "COPY", ":", "Changed", "|=", "expandCopy", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "expandStoreInt", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "expandLoadInt", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "expandStoreVecPred", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "expandLoadVecPred", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "expandLoadVec2", "(", "B", ",", "I", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";"], "ground_truth": ["break", ";"], "File": "HexagonFrameLowering13", "Func": "expandSpillMacros", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10526, "Length": 255, "Cover_Rate": 0.8360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerAsSplatVectorLoad", "(", "SDValue", "SrcOp", ",", "MVT", "VT", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "SrcOp", ")", ")", "{", "SDValue", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "LD", ")", "||", "LD", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "PVT", "=", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "PVT", "!=", "<STR_LIT>", "&&", "PVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "int", "FI", "=", "-", "<NUM_LIT>", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "FrameIndexSDNode", "*", "FINode", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ")", ")", "{", "FI", "=", "FINode", "->", "getIndex", "(", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "Ptr", ")", "&&", "isa", "<", "FrameIndexSDNode", ">", "(", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getIndex", "(", ")", ";", "Offset", "=", "Ptr", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Ptr", "=", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering208", "Func": "LowerAsSplatVectorLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10527, "Length": 197, "Cover_Rate": 0.40702479338842973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)1", "Func": "getRegisterInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10528, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "++", "MFI", ";", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";", "}"], "ground_truth": ["if", "(", "Modified", ")", "AFI", "->", "setHasITBlocks", "(", "true", ")", ";"], "File": "Thumb2ITBlockPass (2)", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10529, "Length": 73, "Cover_Rate": 0.453416149068323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FlagsCopyLoweringPass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86FlagsCopyLowering1", "Func": "X86FlagsCopyLoweringPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10530, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "ix86_frame", "&", "frame", "=", "cfun", "->", "machine", "->", "frame", ";", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "return", "frame", ".", "hard_frame_pointer_offset", ";"], "ground_truth": ["else", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "return", "frame", ".", "hard_frame_pointer_offset", "-", "frame", ".", "frame_pointer_offset", ";"], "File": "i386", "Func": "ix86_initial_elimination_offset", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10531, "Length": 46, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "x", ")", "&&", "REGNO", "(", "x", ")", "==", "GBR_REG", ")", "return", "true", ";", "if", "(", "MAYBE_BASE_REGISTER_RTX_P", "(", "x", ",", "strict", ")", ")", "return", "true", ";", "else", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "&&", "!", "TARGET_SHMEDIA", "&&", "MAYBE_BASE_REGISTER_RTX_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "true", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "xop0", ")", "&&", "REGNO", "(", "xop0", ")", "==", "GBR_REG", ")", "return", "gbr_displacement", "(", "xop1", ",", "mode", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "&&", "MAYBE_BASE_REGISTER_RTX_P", "(", "xop0", ",", "strict", ")", "&&", "sh_legitimate_index_p", "(", "mode", ",", "xop1", ",", "TARGET_SH2A", ",", "false", ")", ")", "return", "true", ";", "if", "(", "(", "ALLOW_INDEXED_ADDRESS", "||", "GET_MODE", "(", "x", ")", "==", "DImode", "||", "(", "(", "xop0", "==", "stack_pointer_rtx", "||", "xop0", "==", "hard_frame_pointer_rtx", ")", "&&", "REG_P", "(", "xop1", ")", "&&", "REGNO", "(", "xop1", ")", "==", "R0_REG", ")", "||", "(", "(", "xop1", "==", "stack_pointer_rtx", "||", "xop1", "==", "hard_frame_pointer_rtx", ")", "&&", "REG_P", "(", "xop0", ")", "&&", "REGNO", "(", "xop0", ")", "==", "R0_REG", ")", ")", "&&", "(", "(", "!", "TARGET_SHMEDIA", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "||", "(", "TARGET_SHMEDIA", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "||", "(", "(", "TARGET_SH4", "||", "TARGET_SH2A_DOUBLE", ")", "&&", "TARGET_FMOVD", "&&", "mode", "==", "DFmode", ")", ")", ")", "{", "if", "(", "MAYBE_BASE_REGISTER_RTX_P", "(", "xop1", ",", "strict", ")", "&&", "MAYBE_INDEX_REGISTER_RTX_P", "(", "xop0", ",", "strict", ")", ")", "return", "true", ";", "if", "(", "MAYBE_INDEX_REGISTER_RTX_P", "(", "xop1", ",", "strict", ")", "&&", "MAYBE_BASE_REGISTER_RTX_P", "(", "xop0", ",", "strict", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "sh4", "Func": "sh_legitimate_address_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10532, "Length": 289, "Cover_Rate": 0.8425655976676385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "EmittedInsts", ";", "printInstruction", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "IA64AsmPrinter", "Func": "printMachineInstruction", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10533, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TM", ".", "isELFv2ABI", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)", "Func": "isELFv2ABI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10534, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegister", "convertFPR64ToFPR16", "(", "MCRegister", "Reg", ")", "{", "assert", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ";"], "File": "RISCVAsmParser", "Func": "convertFPR64ToFPR16", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10535, "Length": 28, "Cover_Rate": 0.7567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ",", "bool", "AddressOf", "=", "false", ",", "SMLoc", "OffsetOfLoc", "=", "SMLoc", "(", ")", ",", "StringRef", "SymName", "=", "StringRef", "(", ")", ",", "void", "*", "OpDecl", "=", "nullptr", ")", "{", "auto", "Res", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Register", ",", "StartLoc", ",", "EndLoc", ")", ";", "Res", "->", "Reg", ".", "RegNo", "=", "RegNo", ";", "Res", "->", "AddressOf", "=", "AddressOf", ";", "Res", "->", "OffsetOfLoc", "=", "OffsetOfLoc", ";", "Res", "->", "SymName", "=", "SymName", ";"], "ground_truth": ["Res", "->", "OpDecl", "=", "OpDecl", ";"], "File": "X86Operand (2)", "Func": "CreateReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10536, "Length": 93, "Cover_Rate": 0.9587628865979382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeRestrictedUPredicateOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeRestrictedUPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10537, "Length": 42, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCErrInfo", "errInfo", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "MCB", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "MCB", ")", ">", "<NUM_LIT>", ")", "{", "for", "(", "auto", "const", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "MCB", ")", ")", "{"], "ground_truth": ["if", "(", "llvm", "::", "<ISA_LIT>MCInstrInfo", "::", "isSolo", "(", "MCII", ",", "*", "I", ".", "getInst", "(", ")", ")", ")", "{"], "File": "HexagonMCChecker11", "Func": "checkSolo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10538, "Length": 56, "Cover_Rate": 0.6436781609195402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "O", "<<", "MAI", "->", "getGlobalDirective", "(", ")", "<<", "*", "Mang", "->", "getSymbol", "(", "Items", "[", "j", "]", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";"], "File": "PIC16AsmPrinter6", "Func": "EmitDefinedVars", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10539, "Length": 51, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "ParseDirectiveCode", "(", "IDVal", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "getParser", "(", ")", ".", "setParsingInlineAsm", "(", "false", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "else", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "getParser", "(", ")", ".", "setAssemblerDialect", "(", "<NUM_LIT>", ")", ";", "getParser", "(", ")", ".", "setParsingInlineAsm", "(", "true", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "return", "Error", "(", "DirectiveID", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveEven", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOProc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOSetFrame", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOPushReg", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOStackAlloc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOEndPrologue", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveFPOEndProc", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86AsmParser125", "Func": "ParseDirective", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10540, "Length": 338, "Cover_Rate": 0.8825065274151436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "BOOLEAN_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=", "REAL_TYPE", ")", "return", "NULL", ";", "if", "(", "type", "==", "bool_char_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "bool_short_type_node", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "type", "==", "pixel_type_node", ")", "return", "<STR_LIT>", ";"], "File": "rs60004", "Func": "rs6000_mangle_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10541, "Length": 67, "Cover_Rate": 0.5677966101694916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "V2EltIdx0", "=", "<NUM_LIT>", ";", "}", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "MaxElts", ";", "++", "i", ")", "{", "if", "(", "SVN", "->", "getMaskElt", "(", "i", ")", "<", "<NUM_LIT>", ")", "continue", ";", "unsigned", "SrcElt", "=", "SVN", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "monotonic", ")", "{", "if", "(", "SrcElt", ">=", "V2EltIdx0", ")", "{", "if", "(", "<NUM_LIT>", ">=", "(", "++", "EltsFromV2", ")", ")", "{", "V2Elt", "=", "(", "V2EltIdx0", "-", "SrcElt", ")", "<<", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "CurrElt", "!=", "SrcElt", ")", "{", "monotonic", "=", "false", ";", "}", "++", "CurrElt", ";", "}", "if", "(", "rotate", ")", "{", "if", "(", "PrevElt", ">", "<NUM_LIT>", "&&", "SrcElt", "<", "MaxElts", ")", "{", "if", "(", "(", "PrevElt", "==", "SrcElt", "-", "<NUM_LIT>", ")", "||", "(", "PrevElt", "==", "MaxElts", "-", "<NUM_LIT>", "&&", "SrcElt", "==", "<NUM_LIT>", ")", ")", "{", "PrevElt", "=", "SrcElt", ";", "if", "(", "SrcElt", "==", "<NUM_LIT>", ")", "V0Elt", "=", "i", ";", "}", "else", "{", "rotate", "=", "false", ";", "}", "}", "else", "if", "(", "PrevElt", "==", "<NUM_LIT>", ")", "{", "PrevElt", "=", "SrcElt", ";", "}", "else", "{", "rotate", "=", "false", ";", "}", "}", "}", "if", "(", "EltsFromV2", "==", "<NUM_LIT>", "&&", "monotonic", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "InitTempReg", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "VReg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "SDValue", "ShufMaskOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getTargetConstant", "(", "V2Elt", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getCopyFromReg", "(", "InitTempReg", ",", "dl", ",", "VReg", ",", "PtrVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V2", ",", "V1", ",", "ShufMaskOp", ")", ";", "}", "else", "if", "(", "rotate", ")", "{", "int", "rotamt", "=", "(", "MaxElts", "-", "V0Elt", ")", "*", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "DAG", ".", "getConstant", "(", "rotamt", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SPUISelLowering4", "Func": "LowerVECTOR_SHUFFLE", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10542, "Length": 391, "Cover_Rate": 0.5248322147651007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", ";", "char", "*", "buf", ";", "if", "(", "symtab", "->", "state", "!=", "PARSING", ")", "return", ";", "size", "=", "strlen", "(", "string", ")", "+", "<NUM_LIT>", ";", "if", "(", "size", "<=", "microblaze_section_threshold", ")", "section_asm_op", "=", "SDATA2_SECTION_ASM_OP", ";", "else", "section_asm_op", "=", "READONLY_DATA_SECTION_ASM_OP", ";"], "ground_truth": ["buf", "=", "ACONCAT", "(", "(", "section_asm_op", ",", "<STR_LIT>", ",", "string", ",", "<STR_LIT>", ",", "NULL", ")", ")", ";"], "File": "microblaze2", "Func": "microblaze_asm_output_ident", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10543, "Length": 58, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "LogicVT", "=", "VT", ";", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "}", "else", "if", "(", "IsF128", ")", "{", "LogicVT", "=", "<STR_LIT>", ";", "EltVT", "=", "VT", ";", "}", "else", "{", "LogicVT", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EltVT", "=", "VT", ";", "}", "unsigned", "EltBits", "=", "EltVT", ".", "getSizeInBits", "(", ")", ";", "APInt", "MaskElt", "=", "IsFABS", "?", "APInt", "::", "getSignedMaxValue", "(", "EltBits", ")", ":", "APInt", "::", "getSignMask", "(", "EltBits", ")", ";", "const", "fltSemantics", "&", "Sem", "=", "EltVT", "==", "<STR_LIT>", "?", "APFloat", "::", "IEEEdouble", "(", ")", ":", "(", "IsF128", "?", "APFloat", "::", "IEEEquad", "(", ")", ":", "APFloat", "::", "IEEEsingle", "(", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstantFP", "(", "APFloat", "(", "Sem", ",", "MaskElt", ")", ",", "dl", ",", "LogicVT", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "IsFNABS", "=", "!", "IsFABS", "&&", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "LogicOp", "=", "IsFABS", "?", "<STR_LIT>", ":", "IsFNABS", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Operand", "=", "IsFNABS", "?", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "Op0", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "IsF128", ")", "return", "DAG", ".", "getNode", "(", "LogicOp", ",", "dl", ",", "LogicVT", ",", "Operand", ",", "Mask", ")", ";"], "ground_truth": ["Operand", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LogicVT", ",", "Operand", ")", ";"], "File": "X86ISelLowering", "Func": "LowerFABSorFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10544, "Length": 231, "Cover_Rate": 0.5647921760391198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["<ISA_LIT>TargetStreamer", "::", "emitDirectiveSet<ISA_LIT>32R3", "(", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetMips32R3", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10545, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PostRASchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DAG", "=", "dag", ";", "HazardRec", ".", "setDAG", "(", "dag", ")", ";"], "ground_truth": ["HazardRec", ".", "Reset", "(", ")", ";"], "File": "SystemZMachineScheduler13", "Func": "initialize", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10546, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "return", "parseDirectiveSet", "(", ")", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "parseDirectiveGpWord", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "IDVal", "==", "<STR_LIT>", ")", "{"], "File": "MipsAsmParser29", "Func": "ParseDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10547, "Length": 120, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "InSVT", "=", "InVT", ".", "getScalarType", "(", ")", ";", "assert", "(", "VT", ".", "getScalarType", "(", ")", ".", "getScalarSizeInBits", "(", ")", ">", "InSVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "In", ")", ";", "SDValue", "Curr", "=", "In", ";", "MVT", "CurrVT", "=", "InVT", ";", "while", "(", "CurrVT", "!=", "VT", "&&", "CurrVT", ".", "getScalarType", "(", ")", "!=", "<STR_LIT>", ")", "{", "Curr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CurrVT", ",", "DAG", ".", "getUNDEF", "(", "CurrVT", ")", ",", "Curr", ")", ";"], "ground_truth": ["MVT", "CurrSVT", "=", "<STR_LIT>", "(", "CurrVT", ".", "getScalarSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering1", "Func": "LowerSIGN_EXTEND_VECTOR_INREG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10548, "Length": 155, "Cover_Rate": 0.3681710213776722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "M", ".", "getOrInsertGlobal", "(", "<STR_LIT>", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "FunctionCallee", "SecurityCheckCookie", "=", "M", ".", "getOrInsertFunction", "(", "<STR_LIT>", ",", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "SecurityCheckCookie", ".", "getCallee", "(", ")", ")", ")", "F", "->", "addParamAttr", "(", "<NUM_LIT>", ",", "Attribute", "::", "AttrKind", "::", "InReg", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "insertSSPDeclarations", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10549, "Length": 82, "Cover_Rate": 0.7192982456140351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PacketizerList", "(", "MachineFunction", "&", "MF", ",", "MachineLoopInfo", "&", "MLI", ")", ":", "VLIWPacketizerList", "(", "MF", ",", "MLI", ")", ",", "TII", "(", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ")", ",", "TRI", "(", "TII", "->", "getRegisterInfo", "(", ")", ")", "{"], "ground_truth": ["VLIW5", "=", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasCaymanISA", "(", ")", ";"], "File": "R600Packetizer24", "Func": "R600PacketizerList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10550, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "bool", "ret", "=", "false", ";", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "callee", ")", ";", "if", "(", "!", "callee_tree", ")", "ret", "=", "true", ";", "else", "if", "(", "!", "caller_tree", ")", "ret", "=", "false", ";"], "ground_truth": ["else", "{"], "File": "rs60007", "Func": "rs6000_can_inline_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10551, "Length": 53, "Cover_Rate": 0.41732283464566927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "true", ";", "if", "(", "Parser", ".", "getLexer", "(", ")", ".", "peekTokens", "(", "Tokens", ")", "!=", "Tokens", ".", "size", "(", ")", ")", "return", "true", ";", "if", "(", "Tokens", "[", "Tokens", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "isNot", "(", "AsmToken", "::", "At", ")", "||", "Tokens", "[", "Tokens", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "||", "Tokens", "[", "Tokens", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getIdentifier", "(", ")", "!=", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "String", ")", ")", "{", "StringRef", "SymName", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "SymName", ")", ")", "return", "true", ";", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Ctx", ".", "getOrCreateSymbol", "(", "SymName", ")", ",", "Ctx", ")", ";", "}", "else", "{", "if", "(", "Parser", ".", "parsePrimaryExpr", "(", "Res", ",", "EndLoc", ",", "nullptr", ")", ")", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "parseToken", "(", "AsmToken", "::", "LParen", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "StringRef", "KeyStr", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "auto", "KeyIDOrNone", "=", "<ISA_LIT>StringToPACKeyID", "(", "KeyStr", ")", ";", "if", "(", "!", "KeyIDOrNone", ")", "return", "TokError", "(", "<STR_LIT>", "+", "KeyStr", "+", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "Comma", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "int64_t", "Discriminator", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Discriminator", ")", ")", "return", "TokError", "(", "<STR_LIT>", "+", "itostr", "(", "Discriminator", ")", "+", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "UseAddressDiversity", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AArch64AsmParser105", "Func": "parseAuthExpr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10552, "Length": 342, "Cover_Rate": 0.5846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasExtraAlign", "=", "HRI", ".", "hasStackRealignment", "(", "MF", ")", ";", "bool", "NoOpt", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "auto", "&", "HMFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "Register", "SP", "=", "HRI", ".", "getStackRegister", "(", ")", ";", "Register", "FP", "=", "HRI", ".", "getFrameRegister", "(", ")", ";", "Register", "AP", "=", "HMFI", ".", "getStackAlignBasePhysReg", "(", ")", ";", "if", "(", "AP", "==", "<NUM_LIT>", ")", "AP", "=", "FP", ";", "bool", "UseFP", "=", "false", ",", "UseAP", "=", "false", ";", "if", "(", "NoOpt", "&&", "!", "HasExtraAlign", ")", "UseFP", "=", "true", ";", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", "||", "MFI", ".", "isObjectPreAllocated", "(", "FI", ")", ")", "{", "UseFP", "|=", "(", "HasAlloca", "||", "HasExtraAlign", ")", ";", "}", "else", "{", "if", "(", "HasAlloca", ")", "{", "if", "(", "HasExtraAlign", ")", "UseAP", "=", "true", ";", "else", "UseFP", "=", "true", ";", "}", "}", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "assert", "(", "(", "HasFP", "||", "!", "UseFP", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Offset", ">", "<NUM_LIT>", "&&", "!", "HasFP", ")", "Offset", "-=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "UseFP", ")", "FrameReg", "=", "FP", ";"], "File": "HexagonFrameLowering12", "Func": "getFrameIndexReference", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10553, "Length": 196, "Cover_Rate": 0.6447368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "sz", "==", "<NUM_LIT>", "||", "sz", "==", "<NUM_LIT>", "||", "sz", "==", "<NUM_LIT>", "||", "sz", "==", "<NUM_LIT>", "||", "sz", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "pru", "Func": "pru_arg_in_reg_bysize", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10554, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtsepi32_storeu_epi16", "(", "void", "*", "__P", ",", "__mmask16", "__M", ",", "__m512i", "__A", ")", "{", "__builtin_ia32_pmovsdw512mem_mask", "(", "(", "__v16hi", "*", ")", "__P", ",", "(", "__v16si", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtsepi32_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10555, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "CalleeFrameSize", "=", "<NUM_LIT>", ";", "unsigned", "LowReg", "=", "<NUM_LIT>", ",", "HighReg", "=", "<NUM_LIT>", ",", "StartOffset", "=", "-", "<NUM_LIT>", ",", "EndOffset", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{"], "File": "SystemZInstrInfo25", "Func": "spillCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10556, "Length": 156, "Cover_Rate": 0.33191489361702126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Outs", "[", "i", "]", ".", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Flag", ")", ";"], "File": "PPCISelLowering70", "Func": "LowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10557, "Length": 160, "Cover_Rate": 0.6299212598425197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "op", ",", "ALL", ")", "{"], "ground_truth": ["const_rtx", "x", "=", "*", "iter", ";"], "File": "arc4", "Func": "FOR_EACH_SUBRTX", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10558, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "LowerJumpTableDestSmall", "(", "llvm", "::", "MCStreamer", "&", "OutStreamer", ",", "const", "llvm", "::", "MachineInstr", "&", "MI", ")", "{", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ScratchRegW", "=", "STI", "->", "getRegisterInfo", "(", ")", "->", "getSubReg", "(", "ScratchReg", ",", "<STR_LIT>", ")", ";", "Register", "TableReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "EntryReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "JTIdx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "IsByteEntry", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["auto", "Label", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getJumpTableEntryPCRelSymbol", "(", "JTIdx", ")", ";"], "File": "AArch64AsmPrinter14", "Func": "LowerJumpTableDestSmall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10559, "Length": 133, "Cover_Rate": 0.5215686274509804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getArgType", "(", "FInfo", ")", "==", "<ISA_LIT>LibFunc", "::", "F32", "&&", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "&&", "(", "FInfo", ".", "getPrefix", "(", ")", "!=", "<ISA_LIT>LibFunc", "::", "NATIVE", ")", ")", "{", "if", "(", "Constant", "*", "FPExpr", "=", "getNativeFunction", "(", "CI", "->", "getModule", "(", ")", ",", "<ISA_LIT>LibFunc", "(", "<ISA_LIT>LibFunc", "::", "EI_SQRT", ",", "FInfo", ")", ")", ")", "{", "Value", "*", "opr0", "=", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "CI", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "*", "opr0", "<<", "<STR_LIT>", ")", ";", "Value", "*", "nval", "=", "CreateCallEx", "(", "B", ",", "FPExpr", ",", "opr0", ",", "<STR_LIT>", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AMDGPULibCalls10", "Func": "fold_sqrt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10560, "Length": 115, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x8_t", ")", "__builtin_aarch64_srshr_nv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrshrq_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10561, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FullSize", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";"], "ground_truth": ["CurVal", "|=", "Value", "&", "Mask", ";"], "File": "OR1KAsmBackend1", "Func": "applyFixup", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10562, "Length": 130, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint32_t", "helper_reencode_ldst_pos_imm", "(", "uint32_t", "pInst", ",", "uint32_t", "pImm", ")", "{"], "ground_truth": ["return", "(", "pInst", "&", "~", "(", "get_mask", "(", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", "|", "(", "(", "pImm", "&", "get_mask", "(", "<NUM_LIT>", ")", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "AArch64RelocationHelpers", "Func": "helper_reencode_ldst_pos_imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10563, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "isUnsafeToMoveAcross", "(", "*", "I", ",", "I2UseReg", ",", "I2DestReg", ",", "TRI", ")", ")", "{", "isSafe", "=", "false", ";", "break", ";", "}", "if", "(", "!", "KillingInstr", "&&", "KilledOperand", "&&", "I", "->", "readsRegister", "(", "KilledOperand", ",", "TRI", ")", ")", "KillingInstr", "=", "&", "*", "I", ";", "}", "if", "(", "isSafe", ")", "{", "if", "(", "KillingInstr", ")", "{", "bool", "Added", "=", "KillingInstr", "->", "addRegisterKilled", "(", "KilledOperand", ",", "TRI", ",", "true", ")", ";", "(", "void", ")", "Added", ";", "assert", "(", "Added", "&&", "<STR_LIT>", ")", ";", "removeKillInfo", "(", "I2", ",", "KilledOperand", ")", ";", "}", "DoInsertAtI1", "=", "true", ";", "return", "true", ";", "}", "}", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "I1", ")", ",", "End", "(", "I2", ")", ";", "if", "(", "!", "ShouldCombineAggressively", ")", "End", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "I2", ")", ")", ";", "unsigned", "I1UseReg", "=", "UseReg", "(", "I1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "KillingInstr", "=", "nullptr", ";", "unsigned", "KilledOperand", "=", "<NUM_LIT>", ";", "while", "(", "++", "I", "!=", "End", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "if", "(", "MI", ".", "readsRegister", "(", "I1DestReg", ",", "TRI", ")", ")", "DbgMItoMove", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "isUnsafeToMoveAcross", "(", "MI", ",", "I1UseReg", ",", "I1DestReg", ",", "TRI", ")", "||", "(", "!", "MI", ".", "killsRegister", "(", "I1UseReg", ")", "&&", "MI", ".", "killsRegister", "(", "I1UseReg", ",", "TRI", ")", ")", ")", "return", "false", ";", "if", "(", "I1UseReg", "&&", "MI", ".", "killsRegister", "(", "I1UseReg", ")", ")", "{", "assert", "(", "!", "KillingInstr", "&&", "<STR_LIT>", ")", ";", "KilledOperand", "=", "I1UseReg", ";", "KillingInstr", "=", "&", "MI", ";", "}", "}", "if", "(", "KillingInstr", ")", "{", "removeKillInfo", "(", "*", "KillingInstr", ",", "KilledOperand", ")", ";", "bool", "Added", "=", "I1", ".", "addRegisterKilled", "(", "KilledOperand", ",", "TRI", ")", ";", "(", "void", ")", "Added", ";", "assert", "(", "Added", "&&", "<STR_LIT>", ")", ";", "}", "DoInsertAtI1", "=", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine15", "Func": "isSafeToMoveTogether", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10564, "Length": 324, "Cover_Rate": 0.7168141592920354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "NumBits1", "=", "VT1", ".", "getSizeInBits", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "isTruncateFree", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10565, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VF", "=", "VecTy", "->", "getNumElements", "(", ")", "/", "Factor", ";", "MVT", "VT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "VecTy", "->", "getScalarType", "(", ")", ")", ",", "VF", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "{", "static", "const", "CostTblEntry", "AVX512InterleavedLoadTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512InterleavedLoadTbl", ",", "Factor", ",", "VT", ")", ")", "return", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "TTI", "::", "ShuffleKind", "ShuffleKind", "=", "(", "NumOfMemOps", ">", "<NUM_LIT>", ")", "?", "TTI", "::", "SK_PermuteTwoSrc", ":", "TTI", "::", "SK_PermuteSingleSrc", ";", "InstructionCost", "ShuffleCost", "=", "getShuffleCost", "(", "ShuffleKind", ",", "SingleMemOpTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "unsigned", "NumOfLoadsInInterleaveGrp", "=", "Indices", ".", "size", "(", ")", "?", "Indices", ".", "size", "(", ")", ":", "Factor", ";", "auto", "*", "ResultTy", "=", "FixedVectorType", "::", "get", "(", "VecTy", "->", "getElementType", "(", ")", ",", "VecTy", "->", "getNumElements", "(", ")", "/", "Factor", ")", ";", "InstructionCost", "NumOfResults", "=", "getTLI", "(", ")", "->", "getTypeLegalizationCost", "(", "DL", ",", "ResultTy", ")", ".", "first", "*", "NumOfLoadsInInterleaveGrp", ";", "unsigned", "NumOfUnfoldedLoads", "=", "NumOfResults", ">", "<NUM_LIT>", "?", "NumOfMemOps", ":", "NumOfMemOps", "/", "<NUM_LIT>", ";", "unsigned", "NumOfShufflesPerResult", "=", "std", "::", "max", "(", "(", "unsigned", ")", "<NUM_LIT>", ",", "(", "unsigned", ")", "(", "NumOfMemOps", "-", "<NUM_LIT>", ")", ")", ";", "InstructionCost", "NumOfMoves", "=", "<NUM_LIT>", ";", "if", "(", "NumOfResults", ">", "<NUM_LIT>", "&&", "ShuffleKind", "==", "TTI", "::", "SK_PermuteTwoSrc", ")", "NumOfMoves", "=", "NumOfResults", "*", "NumOfShufflesPerResult", "/", "<NUM_LIT>", ";", "InstructionCost", "Cost", "=", "NumOfResults", "*", "NumOfShufflesPerResult", "*", "ShuffleCost", "+", "NumOfUnfoldedLoads", "*", "MemOpCost", "+", "NumOfMoves", ";", "return", "Cost", ";", "}", "assert", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "<STR_LIT>", ")", ";", "static", "const", "CostTblEntry", "AVX512InterleavedStoreTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512InterleavedStoreTbl", ",", "Factor", ",", "VT", ")", ")", "return", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "unsigned", "NumOfSources", "=", "Factor", ";", "InstructionCost", "ShuffleCost", "=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "SingleMemOpTy", ",", "None", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "unsigned", "NumOfShufflesPerStore", "=", "NumOfSources", "-", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "NumOfMoves", "=", "NumOfMemOps", "*", "NumOfShufflesPerStore", "/", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "getInterleavedMemoryOpCostAVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10566, "Length": 408, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "<STR_LIT>", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{"], "ground_truth": ["return", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "Load", ",", "ExtTy", ",", "NewVT", ")", ";"], "File": "TL45ISelLowering", "Func": "shouldReduceLoadWidth", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10567, "Length": 29, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "dst", "=", "aarch64_move_pointer", "(", "*", "dst", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "known_eq", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ",", "<NUM_LIT>", ")", ")", "{", "*", "dst", "=", "adjust_address", "(", "*", "dst", ",", "GET_MODE", "(", "src", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "*", "dst", ",", "src", ")", ";", "*", "dst", "=", "aarch64_move_pointer", "(", "*", "dst", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "rtx", "reg", "=", "lowpart_subreg", "(", "mode", ",", "src", ",", "GET_MODE", "(", "src", ")", ")", ";", "*", "dst", "=", "adjust_address", "(", "*", "dst", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "*", "dst", ",", "reg", ")", ";"], "ground_truth": ["*", "dst", "=", "aarch64_progress_pointer", "(", "*", "dst", ")", ";"], "File": "aarch641", "Func": "aarch64_set_one_block_and_progress_pointer", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10568, "Length": 110, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "RM", ")", ",", "DataLayout", "(", "isLittle", "?", "(", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":"], "ground_truth": ["<STR_LIT>", ")", ":"], "File": "MipsTargetMachine47", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10569, "Length": 88, "Cover_Rate": 0.5827814569536424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "FeatureBitset", "ArchCheck", ";", "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "Feature_HasV8_1MMainlineBit", "}", ",", "{", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "FeatureKind", "=", "<STR_LIT>", "(", "Name", ")", ";"], "ground_truth": ["if", "(", "FeatureKind", "==", "<STR_LIT>", ")", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "+", "Name", ")", ";"], "File": "ARMAsmParser103", "Func": "parseDirectiveArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10570, "Length": 352, "Cover_Rate": 0.6079447322970639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBlockAddress", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "<STR_LIT>", ";"], "File": "CSKYConstantPoolValue", "Func": "isBlockAddress", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10571, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsFixed", "||", "Info", ".", "hasWorkGroupIDX", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDX", ")", ";", "if", "(", "IsFixed", "||", "Info", ".", "hasWorkGroupIDY", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDY", ")", ";"], "ground_truth": ["if", "(", "IsFixed", "||", "Info", ".", "hasWorkGroupIDZ", "(", ")", ")", "allocateSGPR32Input", "(", "CCInfo", ",", "ArgInfo", ".", "WorkGroupIDZ", ")", ";"], "File": "SIISelLowering129", "Func": "allocateSpecialInputSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10572, "Length": 57, "Cover_Rate": 0.32386363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setFrameAdjustment", "(", "MachineInstr", "&", "I", ",", "int64_t", "V", ")", "const", "{"], "ground_truth": ["assert", "(", "isFrameInstr", "(", "I", ")", ")", ";"], "File": "X86InstrInfo73", "Func": "setFrameAdjustment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10573, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "CurSlots", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["CurGroup", ".", "clear", "(", ")", ";"], "File": "PPCHazardRecognizers", "Func": "EmitNoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10574, "Length": 47, "Cover_Rate": 0.5662650602409639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>RegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MBlazeRegisterInfo12", "Func": "getDwarfRegNum", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10575, "Length": 18, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Filled", "=", "true", ";", "}", "}", "else", "if", "(", "searchForward", "(", "MBB", ",", "I", ")", ")", "{", "Filled", "=", "true", ";", "}", "}", "if", "(", "Filled", ")", "{", "MachineBasicBlock", "::", "instr_iterator", "DSI", "=", "I", ".", "getInstrIterator", "(", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", "&&", "TII", "->", "getInstSizeInBytes", "(", "*", "std", "::", "next", "(", "DSI", ")", ")", "==", "<NUM_LIT>", "&&", "DSI", "->", "isCall", "(", ")", ")", "{", "DSI", "->", "setDesc", "(", "TII", "->", "get", "(", "getEquivalentCallShort", "(", "DSI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "}", "continue", ";", "}", "}", "if", "(", "(", "InMicro<ISA_LIT>Mode", "||", "(", "STI", ".", "has<ISA_LIT>32r6", "(", ")", "&&", "<ISA_LIT>CompactBranchPolicy", "!=", "CB_Never", ")", ")", "&&", "TII", "->", "getEquivalentCompactForm", "(", "I", ")", ")", "{", "I", "=", "replaceWithCompactBranch", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ")", ";", "continue", ";", "}", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "I", ",", "std", "::", "next", "(", "I", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller14", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10576, "Length": 179, "Cover_Rate": 0.48509485094850946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "!", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "LowerCall_SVR4", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "ground_truth": ["return", "LowerCall_Darwin", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "PPCISelLowering114", "Func": "LowerCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10577, "Length": 67, "Cover_Rate": 0.4267515923566879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "DBI", ":", "DbgValues", ")", "for", "(", "auto", "&", "MO", ":", "DBI", "->", "getDebugOperandsForReg", "(", "CurrentReg", ")", ")", "MO", ".", "setReg", "(", "Reg", ")", ";", "CurrentReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "WebAssemblyDebugValueManager2", "Func": "updateReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10578, "Length": 33, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "IsBigEndian", "(", "bigEndian", ")", "{"], "ground_truth": ["}"], "File": "Cpu0Disassembler", "Func": "Cpu0DisassemblerBase", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10579, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ",", "bool", "neg", ",", "unsigned", "longformmaxdisp", ",", "unsigned", "longformopcode", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "LongFormMaxDisp", "(", "longformmaxdisp", ")", ",", "LongFormOpcode", "(", "longformopcode", ")", ",", "NegOk", "(", "neg", ")", "{", "HighWaterMark", "=", "CPEMI", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass (2)1", "Func": "CPUser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10580, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "TM", ",", "true", ")", ")", ";"], "ground_truth": ["addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine20", "Func": "addIRPasses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10581, "Length": 57, "Cover_Rate": 0.4672131147540984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Symbolizer", "(", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCRelocationInfo", ">", "&&", "RelInfo", ",", "void", "*", "disInfo", ")", ":", "MCSymbolizer", "(", "Ctx", ",", "std", "::", "move", "(", "RelInfo", ")", ")", ",", "DisInfo", "(", "disInfo", ")", "{"], "ground_truth": ["}"], "File": "TPCDisassembler", "Func": "TPCSymbolizer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10582, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtpd_epi32", "(", "__m512d", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_cvtpd2dq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8si", ")", "_mm256_undefined_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cvtpd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10583, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HardClauseType", "getHardClauseType", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{"], "ground_truth": ["if", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isSegmentSpecificFLAT", "(", "MI", ")", ")", "return", "HARDCLAUSE_VMEM", ";"], "File": "SIInsertHardClauses", "Func": "getHardClauseType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10584, "Length": 37, "Cover_Rate": 0.4567901234567901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovqd256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4si", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_cvtepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10585, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "InpR", ")", "return", "i", "==", "n", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)", "Func": "isStoreInput", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10586, "Length": 64, "Cover_Rate": 0.7710843373493976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "group_count", "=", "<NUM_LIT>", ";", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "can_issue_more", "=", "issue_rate", ";", "insn", "=", "get_next_active_insn", "(", "prev_head_insn", ",", "tail", ")", ";", "next_insn", "=", "get_next_active_insn", "(", "insn", ",", "tail", ")", ";", "while", "(", "insn", "!=", "NULL_RTX", ")", "{", "can_issue_more", "=", "rs6000_variable_issue", "(", "dump", ",", "sched_verbose", ",", "insn", ",", "can_issue_more", ")", ";", "group_end", "=", "(", "next_insn", "==", "NULL_RTX", "||", "GET_MODE", "(", "next_insn", ")", "==", "TImode", ")", ";", "if", "(", "next_insn", "==", "NULL_RTX", ")", "break", ";", "if", "(", "group_end", ")", "{", "if", "(", "can_issue_more", "&&", "(", "rs6000_sched_insert_nops", "==", "sched_finish_pad_groups", ")", "&&", "!", "insn_terminates_group_p", "(", "insn", ",", "current_group", ")", "&&", "!", "insn_terminates_group_p", "(", "next_insn", ",", "previous_group", ")", ")", "{", "if", "(", "!", "is_branch_slot_insn", "(", "next_insn", ")", ")", "can_issue_more", "--", ";"], "ground_truth": ["while", "(", "can_issue_more", ")", "{"], "File": "rs6000", "Func": "pad_groups", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10587, "Length": 124, "Cover_Rate": 0.5990338164251208, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "flags", "=", "d", "->", "flags", ";", "if", "(", "!", "(", "flags", "&", "FLAG_AUTO_FP", ")", "&&", "FLOAT_MODE_P", "(", "d", "->", "mode", ")", ")", "flags", "|=", "FLAG_FP", ";"], "ground_truth": ["if", "(", "!", "flag_trapping_math", ")", "flags", "&=", "~", "FLAG_RAISE_FP_EXCEPTIONS", ";"], "File": "aarch64-builtins1", "Func": "aarch64_call_properties", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10588, "Length": 38, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";"], "ground_truth": ["}"], "File": "MBlazeAsmPrinter1", "Func": "EmitFunctionEntryLabel", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10589, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "Next", "=", "skipIgnoreExecInstsTrivialSucc", "(", "MBB", ",", "std", "::", "next", "(", "MI", "->", "getIterator", "(", ")", ")", ")", ";", "if", "(", "Next", "==", "MBB", ".", "end", "(", ")", "||", "!", "LoweredEndCf", ".", "count", "(", "&", "*", "Next", ")", ")", "continue", ";", "Register", "SavedExec", "=", "TII", "->", "getNamedOperand", "(", "*", "Next", ",", "<STR_LIT>", "::", "src1", ")", "->", "getReg", "(", ")", ";", "assert", "(", "SavedExec", ".", "isVirtual", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "SavedExec", ")", ";", "if", "(", "Def", "&&", "LoweredIf", ".", "count", "(", "SavedExec", ")", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", "->", "dump", "(", ")", ")", ";"], "File": "SILowerControlFlow40", "Func": "optimizeEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10590, "Length": 121, "Cover_Rate": 0.7245508982035929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_reduce_ph", "(", "__m512h", "__A", ",", "int", "__B", ")", "{", "return", "__builtin_ia32_reduceph512_mask_round", "(", "__A", ",", "__B", ",", "_mm512_setzero_ph", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_reduce_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10591, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "nullptr", ")", ",", "II", "(", "nullptr", ")", ",", "TD", "(", "nullptr", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "nullptr", ")", ",", "MJTEs", "(", "nullptr", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "MipsCodeEmitter11", "Func": "MipsCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10592, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "get<ISA_LIT>Subtarget", "(", ")", "const", "{", "return", "*", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine26", "Func": "getAArch64Subtarget", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10593, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ScheduleDAGPostRA", "::", "addEdge", "(", "SUnit", "*", "SuccSU", ",", "const", "SDep", "&", "PredDep", ")", "{", "if", "(", "SuccSU", "!=", "&", "ExitSU", ")", "{", "if", "(", "Topo", ".", "IsReachable", "(", "PredDep", ".", "getSUnit", "(", ")", ",", "SuccSU", ")", ")", "return", "false", ";"], "ground_truth": ["Topo", ".", "AddPred", "(", "SuccSU", ",", "PredDep", ".", "getSUnit", "(", ")", ")", ";"], "File": "PatmosPostRAScheduler", "Func": "addEdge", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10594, "Length": 54, "Cover_Rate": 0.7397260273972602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "bool", "first", "=", "true", ";", "unsigned", "OIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "OIdx", ")", "{", "Type", "*", "Ty", "=", "Args", "[", "i", "]", ".", "Ty", ";", "if", "(", "!", "first", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "first", "=", "false", ";", "if", "(", "!", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "isByVal", "(", ")", ")", "{", "if", "(", "Ty", "->", "isAggregateType", "(", ")", "||", "Ty", "->", "isVectorTy", "(", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "align", "=", "<NUM_LIT>", ";", "const", "CallInst", "*", "CallI", "=", "cast", "<", "CallInst", ">", "(", "&", "CB", ")", ";", "if", "(", "!", "getAlign", "(", "*", "CallI", ",", "i", "+", "<NUM_LIT>", ",", "align", ")", ")", "align", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "vtparts", ";", "ComputeValueVTs", "(", "*", "this", ",", "DL", ",", "Ty", ",", "vtparts", ")", ";", "if", "(", "unsigned", "len", "=", "vtparts", ".", "size", "(", ")", ")", "OIdx", "+=", "len", "-", "<NUM_LIT>", ";", "continue", ";", "}", "assert", "(", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "Outs", "[", "OIdx", "]", ".", "VT", "||", "(", "getValueType", "(", "DL", ",", "Ty", ")", "==", "<STR_LIT>", "&&", "Outs", "[", "OIdx", "]", ".", "VT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "PtrVT", ".", "getSizeInBits", "(", ")", ";", "}", "else", "if", "(", "Ty", "->", "isHalfTy", "(", ")", ")", "sz", "=", "<NUM_LIT>", ";", "else", "sz", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "continue", ";", "}", "auto", "*", "PTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ";", "assert", "(", "PTy", "&&", "<STR_LIT>", ")", ";", "Type", "*", "ETy", "=", "PTy", "->", "getElementType", "(", ")", ";", "Align", "align", "=", "Outs", "[", "OIdx", "]", ".", "Flags", ".", "getNonZeroByValAlign", "(", ")", ";"], "ground_truth": ["unsigned", "sz", "=", "DL", ".", "getTypeAllocSize", "(", "ETy", ")", ";"], "File": "NVPTXISelLowering43", "Func": "getPrototype", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10595, "Length": 409, "Cover_Rate": 0.5446071904127829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_Unwind_Word", "_Unwind_GetCFA", "(", "_Unwind_Context", "*", "context", ")", "{"], "ground_truth": ["return", "(", "(", "phase1_vrs", "*", ")", "context", ")", "->", "prev_sp", ";"], "File": "unwind-arm", "Func": "_Unwind_GetCFA", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10596, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ScratchReg", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "FIOperandNum", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Op", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ScratchReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Op", ")", ")", ";"], "File": "AArch64RegisterInfo27", "Func": "createScratchRegisterForInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10597, "Length": 89, "Cover_Rate": 0.52046783625731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "Ctx", "(", "ctx", ")", ",", "MCII", "(", "mcii", ")", "{"], "ground_truth": ["}"], "File": "AArch64MCCodeEmitter (2)", "Func": "AArch64MCCodeEmitter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10598, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "SET_SRC", "(", "set", ")", ")", "&&", "!", "HARD_REGISTER_P", "(", "SET_SRC", "(", "set", ")", ")", "&&", "push_operand", "(", "SET_DEST", "(", "set", ")", ",", "mode", ")", ")", "return", "set", ";", "df_ref", "ref", ";", "FOR_EACH_INSN_DEF", "(", "ref", ",", "insn", ")", "if", "(", "HARD_REGISTER_P", "(", "DF_REF_REAL_REG", "(", "ref", ")", ")", "&&", "!", "DF_REF_FLAGS_IS_SET", "(", "ref", ",", "DF_REF_MUST_CLOBBER", ")", "&&", "DF_REF_REGNO", "(", "ref", ")", "!=", "FLAGS_REG", ")", "return", "NULL", ";", "FOR_EACH_INSN_USE", "(", "ref", ",", "insn", ")", "if", "(", "!", "DF_REF_REG_MEM_P", "(", "ref", ")", "&&", "HARD_REGISTER_P", "(", "DF_REF_REAL_REG", "(", "ref", ")", ")", ")", "return", "NULL", ";", "return", "set", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "pseudo_reg_set", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10599, "Length": 98, "Cover_Rate": 0.7424242424242424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";"], "File": "RISCVISelLowering62", "Func": "LowerOperation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10600, "Length": 125, "Cover_Rate": 0.3462603878116344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HasFP", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "if", "(", "MFFrame", "->", "hasCalls", "(", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "CSRegs", "[", "I", "]", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "CSRegs", "[", "I", "]", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "SystemZFrameLowering", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10601, "Length": 89, "Cover_Rate": 0.40454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "Shl", ":", "if", "(", "Opd2Info", "!=", "TTI", "::", "OK_UniformValue", "&&", "Opd2Info", "!=", "TTI", "::", "OK_UniformConstantValue", ")", "Cost", "=", "VTy", "->", "getNumElements", "(", ")", "*", "(", "TargetTransformInfo", "::", "TCC_Basic", "+", "getArithmeticInstrCost", "(", "Opcode", ",", "VTy", "->", "getElementType", "(", ")", ")", "+", "TargetTransformInfo", "::", "TCC_Basic", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetTransformInfo (2)", "Func": "getArithmeticInstrCost", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10602, "Length": 56, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DT", ".", "find", "(", "ConstVec", ",", "CurMF", ",", "Res", ")", "==", "false", ")", "{", "unsigned", "BitWidth", "=", "getScalarOrVectorBitWidth", "(", "SpvType", ")", ";", "<ISA_LIT>Type", "*", "SpvBaseType", "=", "getOrCreate<ISA_LIT>IntegerType", "(", "BitWidth", ",", "I", ",", "TII", ")", ";", "Register", "SpvScalConst", ";", "if", "(", "Val", ")", "SpvScalConst", "=", "getOrCreateConstInt", "(", "Val", ",", "I", ",", "SpvBaseType", ",", "TII", ")", ";", "LLT", "LLTy", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "Register", "SpvVecConst", "=", "CurMF", "->", "getRegInfo", "(", ")", ".", "createGenericVirtualRegister", "(", "LLTy", ")", ";", "const", "unsigned", "ElemCnt", "=", "SpvType", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assignVectTypeToVReg", "(", "SpvBaseType", ",", "ElemCnt", ",", "SpvVecConst", ",", "I", ",", "TII", ")", ";", "DT", ".", "add", "(", "ConstVec", ",", "CurMF", ",", "SpvVecConst", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", ";"], "File": "SPIRVGlobalRegistry1", "Func": "getOrCreateConsIntVector", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10603, "Length": 123, "Cover_Rate": 0.3236842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "getExceptionPointerRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10604, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpgt_epi8_mask", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__mmask32", ")", "__builtin_ia32_pcmpgtb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_cmpgt_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10605, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", ";"], "ground_truth": ["vmode", "=", "aarch64_simd_container_mode", "(", "mode", ",", "<NUM_LIT>", ")", ";"], "File": "aarch642", "Func": "aarch64_output_scalar_simd_mov_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10606, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "X86DomainReassignment", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10607, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setEmitGlobConsts", "(", "bool", "Val", "=", "true", ")", "{", "EmitGlobConsts", "=", "Val", ";"], "ground_truth": ["}"], "File": "JVMMachineFunctionInfo", "Func": "setEmitGlobConsts", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10608, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SPIRVTargetMachine", "Func": "createTargetRegisterAllocator", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10609, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has", "(", "unsigned", "R", ")", "const", "{"], "ground_truth": ["unsigned", "Idx", "=", "v2x", "(", "R", ")", ";"], "File": "HexagonBitSimplify (2)", "Func": "has", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10610, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TailCallReturnAddrDelta", "<", "<NUM_LIT>", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "-", "TailCallReturnAddrDelta", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "FrameSize", "=", "(", "FrameSize", "+", "MaxAlign", "-", "<NUM_LIT>", ")", "/", "MaxAlign", "*", "MaxAlign", ";", "NumBytes", "=", "FrameSize", "-", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "MFI", "->", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FramePtr", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "needsFrameMoves", ")", "{", "FrameLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "FrameLabelId", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addReg", "(", "StackPtr", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "FramePtr", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "-", "MaxAlign", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "}", "unsigned", "ReadyLabelId", "=", "<NUM_LIT>", ";", "if", "(", "needsFrameMoves", ")", "{"], "ground_truth": ["ReadyLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";"], "File": "X86RegisterInfo33", "Func": "emitPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10611, "Length": 333, "Cover_Rate": 0.31653992395437264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32ATTAsmParser", "(", "const", "Target", "&", "T", ",", "MCAsmParser", "&", "_Parser", ")", ":", "<ISA_LIT>ATTAsmParser", "(", "T", ",", "_Parser", ")", "{"], "ground_truth": ["Is64Bit", "=", "false", ";"], "File": "X86AsmParser12", "Func": "X86_32ATTAsmParser", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10612, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "Base", "=", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ":", "AM", ".", "Base", ".", "Reg", ";"], "ground_truth": ["if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "N", "->", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";"], "File": "MSP430ISelDAGToDAG35", "Func": "SelectAddr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10613, "Length": 95, "Cover_Rate": 0.34172661870503596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "Base", "=", "<STR_LIT>", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "E", ",", "*", "this", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "std", "::", "move", "(", "Base", ")", ",", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "Res", "=", "parseAnyRegister", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "IdVal", ")", "IdVal", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "op", "(", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", ".", "back", "(", ")", ".", "release", "(", ")", ")", ")", ";", "Operands", ".", "pop_back", "(", ")", ";", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "IdVal", ")", ")", "{", "int64_t", "Imm", ";", "if", "(", "IdVal", "->", "EvaluateAsAbsolute", "(", "Imm", ")", ")", "IdVal", "=", "MCConstantExpr", "::", "Create", "(", "Imm", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "BE", "->", "getLHS", "(", ")", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "IdVal", "=", "MCBinaryExpr", "::", "Create", "(", "BE", "->", "getOpcode", "(", ")", ",", "BE", "->", "getRHS", "(", ")", ",", "BE", "->", "getLHS", "(", ")", ",", "getContext", "(", ")", ")", ";"], "File": "MipsAsmParser32", "Func": "parseMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10614, "Length": 352, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MVETailPredication", "::", "TryConvert", "(", "Value", "*", "TripCount", ")", "{", "if", "(", "!", "IsPredicatedVectorLoop", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SetVector", "<", "Instruction", "*", ">", "Predicates", ";", "auto", "getPredicateOp", "=", "[", "]", "(", "IntrinsicInst", "*", "I", ")", "{", "unsigned", "IntrinsicID", "=", "I", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "IntrinsicID", "==", "<STR_LIT>", "||", "IntrinsicID", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "(", "IntrinsicID", "==", "<STR_LIT>", "||", "isGather", "(", "I", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", ";", "for", "(", "auto", "*", "I", ":", "MaskedInsts", ")", "{", "Value", "*", "PredOp", "=", "I", "->", "getArgOperand", "(", "getPredicateOp", "(", "I", ")", ")", ";", "auto", "*", "Predicate", "=", "dyn_cast", "<", "Instruction", ">", "(", "PredOp", ")", ";", "if", "(", "!", "Predicate", "||", "Predicates", ".", "count", "(", "Predicate", ")", ")", "continue", ";", "auto", "*", "ActiveLaneMask", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Predicate", ")", ";", "if", "(", "!", "ActiveLaneMask", "||", "ActiveLaneMask", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "Predicates", ".", "insert", "(", "Predicate", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ActiveLaneMask", "<<", "<STR_LIT>", ")", ";"], "File": "MVETailPredication1", "Func": "TryConvert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10615, "Length": 195, "Cover_Rate": 0.7276119402985075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "<=", "Reg", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "FrameIdx", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getCRSpillFrameIndex", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "PPCRegisterInfo (2)3", "Func": "hasReservedSpillSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10616, "Length": 33, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter (2)", "Func": "getPassName", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10617, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_validate_mcpu", "(", "const", "char", "*", "str", ",", "const", "struct", "processor", "*", "*", "res", ",", "unsigned", "long", "*", "isa_flags", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_cpu", "(", "str", ",", "res", ",", "isa_flags", ")", ";", "if", "(", "parse_res", "==", "AARCH64_PARSE_OK", ")", "return", "true", ";", "switch", "(", "parse_res", ")", "{", "case", "AARCH64_PARSE_MISSING_ARG", ":", "error", "(", "<STR_LIT>", ",", "str", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_ARG", ":"], "ground_truth": ["error", "(", "<STR_LIT>", ",", "str", ")", ";"], "File": "aarch643", "Func": "aarch64_validate_mcpu", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10618, "Length": 71, "Cover_Rate": 0.7395833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmlashq_m_n_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "int8_t", "__c", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrdmlashq_m_n_sv16qi", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmlashq_m_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10619, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_direct_overloads", "=", "lang_GNU_CXX", "(", ")", ";", "gcc_obstack_init", "(", "&", "m_string_obstack", ")", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "function_builder", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10620, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nextarg", "=", "expand_builtin_saveregs", "(", ")", ";", "std_expand_builtin_va_start", "(", "valist", ",", "nextarg", ")", ";"], "ground_truth": ["}"], "File": "mn10300", "Func": "mn10300_va_start", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10621, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo", "Func": "RISCVMachineFunctionInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10622, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosELFObjectWriter", "Func": "~PatmosELFObjectWriter", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10623, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "IsKnown", "==", "(", "MRSReg", "!=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "MSRMapper", "=", "<STR_LIT>", "(", ")", ";", "uint32_t", "MSRReg", "=", "MSRMapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ",", "IsKnown", ")", ";", "assert", "(", "IsKnown", "==", "(", "MSRReg", "!=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "auto", "PStateMapper", "=", "<STR_LIT>", "(", ")", ";", "uint32_t", "PStateField", "=", "PStateMapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ",", "IsKnown", ")", ";", "assert", "(", "IsKnown", "==", "(", "PStateField", "!=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateSysReg", "(", "Tok", ".", "getString", "(", ")", ",", "getLoc", "(", ")", ",", "MRSReg", ",", "MSRReg", ",", "PStateField", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AArch64AsmParser34", "Func": "tryParseSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10624, "Length": 143, "Cover_Rate": 0.6244541484716157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "const", "TargetRegisterClass", "*", "SrcRC", "=", "getOpRegClass", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "if", "(", "RI", ".", "isAGPRClass", "(", "SrcRC", ")", ")", "{", "if", "(", "RI", ".", "isAGPRClass", "(", "NewDstRC", ")", ")", "return", "nullptr", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "NewDstRC", "=", "RI", ".", "getEquivalentAGPRClass", "(", "NewDstRC", ")", ";", "break", ";", "default", ":", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "}", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "else", "{", "if", "(", "RI", ".", "isVGPRClass", "(", "NewDstRC", ")", "||", "NewDstRC", "==", "&", "<STR_LIT>", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "}", "return", "NewDstRC", ";", "}", "default", ":", "return", "NewDstRC", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10625, "Length": 136, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMBaseInfo23", "Func": "ARMVPTPredToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10626, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4sf", "temp", ",", "rounded", ";", "__vector", "unsigned", "long", "long", "result", ";"], "ground_truth": ["temp", "=", "(", "__v4sf", ")", "vec_splat", "(", "(", "__vector", "long", "long", ")", "__A", ",", "<NUM_LIT>", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvtps_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10627, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "call_once", "(", "InitializeDefaultVGPRRegisterAllocatorFlag", ",", "initializeDefaultVGPRRegisterAllocatorOnce", ")", ";", "RegisterRegAlloc", "::", "FunctionPassCtor", "Ctor", "=", "VGPRRegisterRegAlloc", "::", "getDefault", "(", ")", ";", "if", "(", "Ctor", "!=", "useDefaultRegisterAllocator", ")", "return", "Ctor", "(", ")", ";", "if", "(", "Optimized", ")", "return", "createGreedyVGPRRegisterAllocator", "(", ")", ";"], "ground_truth": ["return", "createFastVGPRRegisterAllocator", "(", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "createVGPRAllocPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10628, "Length": 45, "Cover_Rate": 0.8035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "WAReg", "!=", "UnusedReg", ")", ";", "WARegs", "[", "TargetRegisterInfo", "::", "virtReg2Index", "(", "VReg", ")", "]", "=", "WAReg", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo21", "Func": "setWAReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10629, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "AMDGPUDevice", "::", "getMaxGDSSize", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDILDevice", "Func": "getMaxGDSSize", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10630, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "MRI", ".", "getRegClass", "(", "MI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIFixSGPRCopies (2)", "Func": "hasVGPROperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10631, "Length": 106, "Cover_Rate": 0.8760330578512396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "StringRef", "calleeName", "=", "CI", "->", "getOperand", "(", "CI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "->", "getName", "(", ")", ";", "if", "(", "calleeName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "optLevel", "==", "CodeGenOpt", "::", "None", ")", "{", "isConstVec", ".", "push_back", "(", "CI", ")", ";", "return", "false", ";", "}", "else", "{", "Constant", "*", "CV", "=", "dyn_cast", "<", "Constant", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Type", "*", "aType", "=", "Type", "::", "getInt32Ty", "(", "*", "mCTX", ")", ";", "Value", "*", "Val", "=", "(", "CV", "!=", "NULL", ")", "?", "ConstantInt", "::", "get", "(", "aType", ",", "<NUM_LIT>", ")", ":", "ConstantInt", "::", "get", "(", "aType", ",", "<NUM_LIT>", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "Val", ")", ";", "++", "(", "*", "bbb", ")", ";", "CI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "calleeName", ".", "equals", "(", "<STR_LIT>", ")", ")", "{", "ConstantInt", "*", "CV", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Type", "*", "aType", "=", "Type", "::", "getInt32Ty", "(", "*", "mCTX", ")", ";", "Value", "*", "Val", "=", "CV", ";", "if", "(", "Val", ")", "{", "Val", "=", "ConstantInt", "::", "get", "(", "aType", ",", "mSTM", "->", "device", "(", ")", "->", "getDeviceFlag", "(", ")", "&", "CV", "->", "getZExtValue", "(", ")", ")", ";", "}", "else", "{", "Val", "=", "ConstantInt", "::", "get", "(", "aType", ",", "<NUM_LIT>", ")", ";", "}", "CI", "->", "replaceAllUsesWith", "(", "Val", ")", ";", "++", "(", "*", "bbb", ")", ";", "CI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "CI", "->", "getOperand", "(", "CI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "F", ")", "{", "return", "false", ";", "}", "if", "(", "F", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "!", "CI", "->", "getNumUses", "(", ")", "&&", "F", "->", "getName", "(", ")", ".", "find", "(", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "{", "std", "::", "string", "buffer", "(", "F", "->", "getName", "(", ")", ".", "str", "(", ")", "+", "<STR_LIT>", ")", ";", "F", "=", "dyn_cast", "<", "Function", ">", "(", "F", "->", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "buffer", ",", "F", "->", "getFunctionType", "(", ")", ")", ")", ";", "atomicFuncs", ".", "push_back", "(", "std", "::", "make_pair", "<", "CallInst", "*", ",", "Function", "*", ">", "(", "CI", ",", "F", ")", ")", ";", "}", "if", "(", "!", "mSTM", "->", "device", "(", ")", "->", "isSupported", "(", "<STR_LIT>", ")", "&&", "!", "mSTM", "->", "device", "(", ")", "->", "isSupported", "(", "<STR_LIT>", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "mConvertAtomics", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDILPeepholeOptimizer1", "Func": "optimizeCallInst", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10632, "Length": 431, "Cover_Rate": 0.7112211221122112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "EverMadeChange", "=", "false", ";", "while", "(", "MadeChange", ")", "{", "MadeChange", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MFI", ";", "unsigned", "MBBStartOffset", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "Dest", "=", "<NUM_LIT>", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "const", "MachineOperand", "*", "DestOp", ";", "if", "(", "!", "TII", "->", "isBranch", "(", "I", ",", "Cond", ",", "DestOp", ")", ")", "{", "MBBStartOffset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "continue", ";", "}", "MachineBasicBlock", "*", "FBB", "=", "<NUM_LIT>", ";", "Cond", ".", "clear", "(", ")", ";", "if", "(", "TII", "->", "AnalyzeBranch", "(", "MBB", ",", "Dest", ",", "FBB", ",", "Cond", ",", "false", ")", ")", "{", "MBBStartOffset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "continue", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "{", "MBBStartOffset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "continue", ";", "}", "int", "BranchSize", ";", "if", "(", "Dest", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", ")", "{", "BranchSize", "=", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "Dest", "->", "getNumber", "(", ")", ",", "e", "=", "MBB", ".", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "else", "{", "BranchSize", "=", "-", "MBBStartOffset", ";", "for", "(", "unsigned", "i", "=", "MBB", ".", "getNumber", "(", ")", ",", "e", "=", "Dest", "->", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ";", "}", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "BranchSize", ")", ")", "{", "MBBStartOffset", "+=", "<NUM_LIT>", ";", "continue", ";", "}", "MachineInstr", "*", "OldBranch", "=", "I", ";", "DebugLoc", "dl", "=", "OldBranch", "->", "getDebugLoc", "(", ")", ";", "TII", "->", "ReverseBranchCondition", "(", "Cond", ")", ";", "TII", "->", "InsertConstBranchAtInst", "(", "MBB", ",", "I", ",", "<NUM_LIT>", ",", "Cond", ",", "dl", ")", ";", "I", "=", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Dest", ")", ";", "OldBranch", "->", "eraseFromParent", "(", ")", ";", "BlockSizes", "[", "MBB", ".", "getNumber", "(", ")", "]", "+=", "<NUM_LIT>", ";", "MBBStartOffset", "+=", "<NUM_LIT>", ";", "++", "NumExpanded", ";", "MadeChange", "=", "true", ";", "}", "}", "EverMadeChange", "|=", "MadeChange", ";", "}"], "ground_truth": ["BlockSizes", ".", "clear", "(", ")", ";"], "File": "RISCVBranchSelector1", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10633, "Length": 432, "Cover_Rate": 0.6912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "LoongArchTargetMachine", "Func": "getObjFileLowering", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10634, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerHvxOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX1", "Func": "LowerHvxOperationWrapper", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10635, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_veorq_m_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_veorq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10636, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MadeChange", "=", "false", ";", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", ".", "getJumpTableInfo", "(", ")", ";", "if", "(", "MJTI", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "T2JumpTables", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "bool", "ByteOk", "=", "true", ";", "bool", "HalfWordOk", "=", "true", ";", "unsigned", "JTOffset", "=", "GetOffsetOf", "(", "MI", ")", "+", "<NUM_LIT>", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBOffsets", "[", "MBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";"], "ground_truth": ["unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "ARMConstantIslandPass17", "Func": "OptimizeThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10637, "Length": 355, "Cover_Rate": 0.44654088050314467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "startsBefore", "(", "Chain", "*", "Other", ")", "{", "return", "StartInstIdx", "<", "Other", "->", "StartInstIdx", ";"], "ground_truth": ["}"], "File": "AArch64A57FPLoadBalancing10", "Func": "startsBefore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10638, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EmitLow", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "Z80oldISelLowering", "Func": "EmitHigh", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10639, "Length": 35, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MOVEMState", "(", ")", ":", "Begin", "(", "nullptr", ")", ",", "End", "(", "nullptr", ")", ",", "Base", "(", "<NUM_LIT>", ")", ",", "Start", "(", "INT_MIN", ")", ",", "Stop", "(", "INT_MAX", ")", ",", "Mask", "(", "<NUM_LIT>", ")", ",", "Access", "(", "AccessTy", "::", "None", ")", "{"], "ground_truth": ["}"], "File": "M68kCollapseMOVEMPass", "Func": "MOVEMState", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10640, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasTBM", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "=", "false", ";", "HasCLZERO", "=", "false", ";", "HasMPX", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsPMULLDSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMem16Slow", "=", "false", ";", "IsUAMem32Slow", "=", "false", ";", "HasSSEUnalignedMem", "=", "false", ";", "HasCmpxchg16b", "=", "false", ";", "UseLeaForSP", "=", "false", ";", "HasFastPartialYMMorZMMWrite", "=", "false", ";", "HasFastScalarFSQRT", "=", "false", ";", "HasFastVectorFSQRT", "=", "false", ";", "HasFastLZCNT", "=", "false", ";", "HasFastSHLDRotate", "=", "false", ";", "HasSlowDivide32", "=", "false", ";", "HasSlowDivide64", "=", "false", ";", "PadShortFunctions", "=", "false", ";", "CallRegIndirect", "=", "false", ";", "LEAUsesAG", "=", "false", ";", "SlowLEA", "=", "false", ";", "SlowIncDec", "=", "false", ";", "stackAlignment", "=", "<NUM_LIT>", ";"], "ground_truth": ["MaxInlineSizeThreshold", "=", "<NUM_LIT>", ";"], "File": "X86Subtarget90", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10641, "Length": 192, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vfmaq_m_n_f16", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vfmaq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10642, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineScheduler", "(", "MachineSchedContext", "*", "C", ",", "std", "::", "unique_ptr", "<", "MachineSchedStrategy", ">", "S", ")", ":", "ScheduleDAGMILive", "(", "C", ",", "std", "::", "move", "(", "S", ")", ")", "{", "addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>DAGMutation", ">", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCMachineScheduler", "Func": "TPCMachineScheduler", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10643, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "getBaseRegister", "(", "MF", ")", ":", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "bool", "isIXAddr", "=", "usesIXAddr", "(", "MI", ")", ";", "bool", "noImmForm", "=", "!", "MI", ".", "isInlineAsm", "(", ")", "&&", "OpC", "!=", "TargetOpcode", "::", "STACKMAP", "&&", "OpC", "!=", "TargetOpcode", "::", "PATCHPOINT", "&&", "!", "ImmToIdxMap", ".", "count", "(", "OpC", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{", "if", "(", "!", "(", "hasBasePointer", "(", "MF", ")", "&&", "FrameIndex", "<", "<NUM_LIT>", ")", ")", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "}", "assert", "(", "OpC", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "noImmForm", "&&", "(", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "||", "OpC", "==", "TargetOpcode", "::", "STACKMAP", "||", "OpC", "==", "TargetOpcode", "::", "PATCHPOINT", ")", ")", "{", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "is64Bit", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "is64Bit", "?", "G8RC", ":", "GPRC", ";", "unsigned", "SRegHi", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ",", "SReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SRegHi", ")", ".", "addImm", "(", "Offset", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SReg", ")", ".", "addReg", "(", "SRegHi", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "unsigned", "OperandBase", ";", "if", "(", "noImmForm", ")", "OperandBase", "=", "<NUM_LIT>", ";", "else", "if", "(", "OpC", "!=", "TargetOpcode", "::", "INLINEASM", ")", "{", "assert", "(", "ImmToIdxMap", ".", "count", "(", "OpC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "NewOpcode", "=", "ImmToIdxMap", ".", "find", "(", "OpC", ")", "->", "second", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpcode", ")", ")", ";", "OperandBase", "=", "<NUM_LIT>", ";", "}", "else", "{", "OperandBase", "=", "OffsetOperandNo", ";", "}", "unsigned", "StackReg", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getReg", "(", ")", ";", "MI", ".", "getOperand", "(", "OperandBase", ")", ".", "ChangeToRegister", "(", "StackReg", ",", "false", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "OperandBase", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "SReg", ",", "false", ",", "false", ",", "true", ")", ";"], "File": "PPCRegisterInfo68", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10644, "Length": 448, "Cover_Rate": 0.5879265091863517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "<ISA_LIT>Operand", "::", "CreateImm", "(", "Op", ",", "IdVal", ",", "S", ",", "E", ")", ";", "return", "false", ";", "case", "AsmToken", "::", "LBrac", ":", "return", "ParseMemory", "(", "Op", ")", ";", "case", "AsmToken", "::", "LCurly", ":", "return", "ParseRegisterList", "(", "Op", ")", ";", "case", "AsmToken", "::", "Hash", ":", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ImmVal", ")", ")", "return", "true", ";"], "File": "ARMAsmParser13", "Func": "ParseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10645, "Length": 134, "Cover_Rate": 0.5583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseNamedBit", "(", "<STR_LIT>", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "parseGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10646, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBDAddr32Disp12", "(", ")", "const", "{"], "ground_truth": ["return", "isMemDisp12", "(", "BDMem", ",", "ADDR32Reg", ")", ";"], "File": "SystemZAsmParser (2)", "Func": "isBDAddr32Disp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10647, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "encodeLDSTPtrReg", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "auto", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", ")", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["default", ":"], "File": "AVRMCCodeEmitter10", "Func": "encodeLDSTPtrReg", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10648, "Length": 75, "Cover_Rate": 0.8522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Out", ")", ".", "addReg", "(", "Ssub0", ")", ".", "addReg", "(", "Ssub1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "Out", ";"], "File": "A15SDOptimizer13", "Func": "createVExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10649, "Length": 44, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "m32r_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "*", "cum", "=", "(", "ROUND_ADVANCE_CUM", "(", "*", "cum", ",", "mode", ",", "type", ")", "+", "ROUND_ADVANCE_ARG", "(", "mode", ",", "type", ")", ")", ";"], "ground_truth": ["}"], "File": "m32r4", "Func": "m32r_function_arg_advance", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10650, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";", "TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Slot", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10651, "Length": 242, "Cover_Rate": 0.5283842794759825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "shift_opnum", "=", "get_attr_shift", "(", "insn", ")", ";", "enum", "attr_type", "attr_type", "=", "get_attr_type", "(", "dep", ")", ";", "if", "(", "shift_opnum", "!=", "<NUM_LIT>", "&&", "(", "attr_type", "==", "TYPE_ALU_SHIFT_IMM_LSL_1TO4", "||", "attr_type", "==", "TYPE_ALU_SHIFT_IMM_OTHER", "||", "attr_type", "==", "TYPE_ALUS_SHIFT_IMM", "||", "attr_type", "==", "TYPE_LOGIC_SHIFT_IMM", "||", "attr_type", "==", "TYPE_LOGICS_SHIFT_IMM", "||", "attr_type", "==", "TYPE_ALU_SHIFT_REG", "||", "attr_type", "==", "TYPE_ALUS_SHIFT_REG", "||", "attr_type", "==", "TYPE_LOGIC_SHIFT_REG", "||", "attr_type", "==", "TYPE_LOGICS_SHIFT_REG", "||", "attr_type", "==", "TYPE_MOV_SHIFT", "||", "attr_type", "==", "TYPE_MVN_SHIFT", "||", "attr_type", "==", "TYPE_MOV_SHIFT_REG", "||", "attr_type", "==", "TYPE_MVN_SHIFT_REG", ")", ")", "{", "rtx", "shifted_operand", ";", "int", "opno", ";", "extract_insn", "(", "insn", ")", ";", "shifted_operand", "=", "recog_data", ".", "operand", "[", "shift_opnum", "]", ";", "extract_insn", "(", "dep", ")", ";", "preprocess_constraints", "(", "dep", ")", ";", "for", "(", "opno", "=", "<NUM_LIT>", ";", "opno", "<", "recog_data", ".", "n_operands", ";", "opno", "++", ")", "{", "if", "(", "recog_data", ".", "operand_type", "[", "opno", "]", "==", "OP_IN", ")", "continue", ";", "if", "(", "reg_overlap_mentioned_p", "(", "recog_data", ".", "operand", "[", "opno", "]", ",", "shifted_operand", ")", ")", "{", "*", "cost", "=", "<NUM_LIT>", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "arm", "Func": "xscale_sched_adjust_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10652, "Length": 161, "Cover_Rate": 0.7703349282296651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "asm_conditional_branch", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "int", "n_nops", ",", "int", "predict_taken", ")", "{", "int", "offset", "=", "branch_dest", "(", "insn", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn", ")", ")", ";", "int", "len", "=", "(", "offset", ">=", "-", "<NUM_LIT>", "&&", "offset", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "offset", ">=", "-", "<NUM_LIT>", "&&", "offset", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "int", "bp", "=", "predict_taken", "&&", "len", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "cbranch_predicted_taken_p", "(", "insn", ")", ";"], "ground_truth": ["int", "idx", "=", "(", "bp", "<<", "<NUM_LIT>", ")", "|", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "EQ", "?", "BRF", ":", "BRT", ")", ";"], "File": "bfin", "Func": "asm_conditional_branch", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10653, "Length": 104, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_V850E3V5_UP", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "if", "(", "TARGET_LONG_CALLS", ")", "{", "if", "(", "length", "==", "<NUM_LIT>", ")", "length", "=", "<NUM_LIT>", ";", "if", "(", "length", "==", "<NUM_LIT>", ")", "length", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "v850", "Func": "v850_adjust_insn_length", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10654, "Length": 39, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "S", ".", "setAttributeItem", "(", "CPU_name", ",", "<STR_LIT>", "(", "Arch", ")", ",", "false", ")", ";", "if", "(", "EmittedArch", "==", "<STR_LIT>", "::", "INVALID", ")", "S", ".", "setAttributeItem", "(", "CPU_arch", ",", "<STR_LIT>", "(", "Arch", ")", ",", "false", ")", ";", "else", "S", ".", "setAttributeItem", "(", "CPU_arch", ",", "<STR_LIT>", "(", "EmittedArch", ")", ",", "false", ")", ";", "switch", "(", "Arch", ")", "{", "case", "<STR_LIT>", "::", "<ISA_LIT>V2", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V2A", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V3", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V3M", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V4", ":", "S", ".", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V4T", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V5T", ":", "case", "<STR_LIT>", "::", "XSCALE", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V5TE", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V6", ":", "S", ".", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V6T2", ":", "S", ".", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "AllowThumb32", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V6K", ":", "case", "<STR_LIT>", "::", "<ISA_LIT>V6KZ", ":", "S", ".", "setAttributeItem", "(", "<ISA_LIT>_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";", "S", ".", "setAttributeItem", "(", "Virtualization_use", ",", "AllowTZ", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<ISA_LIT>V6M", ":", "S", ".", "setAttributeItem", "(", "THUMB_ISA_use", ",", "Allowed", ",", "false", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMELFStreamer51", "Func": "emitArchDefaultAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10655, "Length": 235, "Cover_Rate": 0.3555219364599092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", "->", "definesRegister", "(", "SReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "M", "->", "modifiesRegister", "(", "SReg", ",", "TRI", ")", ")", "return", "Changed", ";", "ReadsSreg", "|=", "M", "->", "readsRegister", "(", "SReg", ",", "TRI", ")", ";", "}", "if", "(", "M", "==", "E", "||", "!", "M", "->", "isMoveImmediate", "(", ")", "||", "!", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "Changed", ";", "if", "(", "!", "ReadsSreg", "&&", "Op2", ".", "isKill", "(", ")", ")", "{", "A", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "-", "<NUM_LIT>", ")", ";", "M", "->", "eraseFromParent", "(", ")", ";", "}", "}", "if", "(", "!", "ReadsCond", "&&", "A", "->", "registerDefIsDead", "(", "<STR_LIT>", ")", "&&", "MI", ".", "killsRegister", "(", "CondReg", ",", "TRI", ")", ")", "A", "->", "eraseFromParent", "(", ")", ";", "bool", "IsVCCZ", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "SReg", "==", "ExecReg", ")", "{", "if", "(", "IsVCCZ", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "SIPreEmitPeephole3", "Func": "optimizeVccBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10656, "Length": 186, "Cover_Rate": 0.3079470198675497, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pminsw128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_min_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10657, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getConstantVRegValWithLookThrough", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", "&&", "getConstantVRegValWithLookThrough", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AArch64LegalizerInfo22", "Func": "legalizeBitfieldExtract", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10658, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10659, "Length": 31, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printImmediateV216", "(", "uint32_t", "Imm", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint16_t", "Lo16", "=", "static_cast", "<", "uint16_t", ">", "(", "Imm", ")", ";", "printImmediate16", "(", "Lo16", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printImmediateV216", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10660, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";", "Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";", "Value", "*", "NewElt", ";", "if", "(", "shouldKeepFDivF32", "(", "NumEltI", ",", "UnsafeDiv", ")", ")", "{", "NewElt", "=", "Builder", ".", "CreateFDiv", "(", "NumEltI", ",", "DenEltI", ")", ";", "}", "else", "{", "NewElt", "=", "Builder", ".", "CreateCall", "(", "Decl", ",", "{", "NumEltI", ",", "DenEltI", "}", ")", ";", "}"], "ground_truth": ["NewFDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewFDiv", ",", "NewElt", ",", "I", ")", ";"], "File": "AMDGPUCodeGenPrepare16", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10661, "Length": 180, "Cover_Rate": 0.4433497536945813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CEK_Special", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "CEK_ABS_HI", ":", "case", "CEK_ABS_LO", ":"], "ground_truth": ["break", ";"], "File": "Nios2MCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10662, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "THMToTHMStub", "::", "~", "THMToTHMStub", "(", ")", "{"], "ground_truth": ["}"], "File": "THMToTHMStub", "Func": "~THMToTHMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10663, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Op", ";", "}", "RTLIB", "::", "Libcall", "LC", ";", "if", "(", "IsSigned", ")", "LC", "=", "RTLIB", "::", "getSINTTOFP", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "else", "LC", "=", "RTLIB", "::", "getUINTTOFP", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "return", "LowerF128ToCall", "(", "Op", ",", "DAG", ",", "LC", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering113", "Func": "LowerINT_TO_FP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10664, "Length": 73, "Cover_Rate": 0.7087378640776699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mov", "==", "<NUM_LIT>", "||", "!", "TII", "->", "isMov", "(", "Mov", "->", "getMachineOpcode", "(", ")", ")", ")", "return", "false", ";", "const", "SDValue", "&", "Op", "=", "Mov", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int32_t", "Value", "=", "analyzeImmediate", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "Value", "==", "-", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "else", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{", "Operand", "=", "Op", ";", "return", "true", ";", "}", "else", "if", "(", "Value", "==", "Immediate", ")", "{", "Operand", "=", "Op", ";", "return", "true", ";", "}", "else", "if", "(", "!", "ScalarSlotUsed", "&&", "!", "Immediate", ")", "{", "ScalarSlotUsed", "=", "true", ";", "Immediate", "=", "Value", ";"], "ground_truth": ["Operand", "=", "Op", ";"], "File": "SIISelLowering3", "Func": "foldImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10665, "Length": 111, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "CreateCopyOfByValArgument", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10666, "Length": 37, "Cover_Rate": 0.43529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "CI", ".", "Offset", "%", "CI", ".", "EltSize", "!=", "<NUM_LIT>", ")", "||", "(", "Paired", ".", "Offset", "%", "CI", ".", "EltSize", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "CI", ".", "InstClass", "==", "TBUFFER_LOAD", "||", "CI", ".", "InstClass", "==", "TBUFFER_STORE", ")", "{", "const", "llvm", "::", "<STR_LIT>", "*", "Info0", "=", "llvm", "::", "<STR_LIT>", "(", "CI", ".", "Format", ",", "STI", ")", ";", "if", "(", "!", "Info0", ")", "return", "false", ";", "const", "llvm", "::", "<STR_LIT>", "*", "Info1", "=", "llvm", "::", "<STR_LIT>", "(", "Paired", ".", "Format", ",", "STI", ")", ";", "if", "(", "!", "Info1", ")", "return", "false", ";", "if", "(", "Info0", "->", "BitsPerComp", "!=", "Info1", "->", "BitsPerComp", "||", "Info0", "->", "NumFormat", "!=", "Info1", "->", "NumFormat", ")", "return", "false", ";", "if", "(", "Info0", "->", "BitsPerComp", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "getBufferFormatWithCompCount", "(", "CI", ".", "Format", ",", "CI", ".", "Width", "+", "Paired", ".", "Width", ",", "STI", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "uint32_t", "EltOffset0", "=", "CI", ".", "Offset", "/", "CI", ".", "EltSize", ";", "uint32_t", "EltOffset1", "=", "Paired", ".", "Offset", "/", "CI", ".", "EltSize", ";", "CI", ".", "UseST64", "=", "false", ";", "CI", ".", "BaseOff", "=", "<NUM_LIT>", ";", "if", "(", "(", "CI", ".", "InstClass", "!=", "DS_READ", ")", "&&", "(", "CI", ".", "InstClass", "!=", "DS_WRITE", ")", ")", "{", "return", "(", "EltOffset0", "+", "CI", ".", "Width", "==", "EltOffset1", "||", "EltOffset1", "+", "Paired", ".", "Width", "==", "EltOffset0", ")", "&&", "CI", ".", "CPol", "==", "Paired", ".", "CPol", ";", "}", "if", "(", "(", "EltOffset0", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "EltOffset1", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset0", "/", "<NUM_LIT>", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset1", "/", "<NUM_LIT>", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", "/", "<NUM_LIT>", ";", "Paired", ".", "Offset", "=", "EltOffset1", "/", "<NUM_LIT>", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "EltOffset1", ")", ")", "{", "if", "(", "Modify", ")", "{", "CI", ".", "Offset", "=", "EltOffset0", ";", "Paired", ".", "Offset", "=", "EltOffset1", ";", "}", "return", "true", ";", "}", "uint32_t", "Min", "=", "std", "::", "min", "(", "EltOffset0", ",", "EltOffset1", ")", ";", "uint32_t", "Max", "=", "std", "::", "max", "(", "EltOffset0", ",", "EltOffset1", ")", ";", "const", "uint32_t", "Mask", "=", "maskTrailingOnes", "<", "uint32_t", ">", "(", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "(", "(", "Max", "-", "Min", ")", "&", "~", "Mask", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "Modify", ")", "{", "uint32_t", "BaseOff", "=", "mostAlignedValueInRange", "(", "Max", "-", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "Min", ")", ";", "BaseOff", "|=", "Min", "&", "maskTrailingOnes", "<", "uint32_t", ">", "(", "<NUM_LIT>", ")", ";", "CI", ".", "BaseOff", "=", "BaseOff", "*", "CI", ".", "EltSize", ";", "CI", ".", "Offset", "=", "(", "EltOffset0", "-", "BaseOff", ")", "/", "<NUM_LIT>", ";", "Paired", ".", "Offset", "=", "(", "EltOffset1", "-", "BaseOff", ")", "/", "<NUM_LIT>", ";", "CI", ".", "UseST64", "=", "true", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer23", "Func": "offsetsCanBeCombined", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10667, "Length": 476, "Cover_Rate": 0.8026981450252951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "push_back", "(", "Label", ")", ";", "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "*", "AfterLoop", "=", "&", "*", "Iter", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Begin", "=", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "MBB", ".", "findDebugLoc", "(", "InsertPos", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "int64_t", "(", "<STR_LIT>", "::", "Void", ")", ")", ";", "DebugLoc", "EndDL", "=", "(", "*", "AfterLoop", "->", "pred_rbegin", "(", ")", ")", "->", "findBranchDebugLoc", "(", ")", ";", "MachineInstr", "*", "End", "=", "BuildMI", "(", "*", "AfterLoop", ",", "AfterLoop", "->", "begin", "(", ")", ",", "EndDL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "LoopTops", "[", "End", "]", "=", "Begin", ";", "assert", "(", "(", "!", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "||", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", ")", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "=", "&", "MBB", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify", "Func": "PlaceLoopMarker", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10668, "Length": 204, "Cover_Rate": 0.6053412462908012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "parsePtrReg", "(", "Operands", ",", "RegKind", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "MatchOperand_NoMatch", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "getLexer", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "MipsAsmParser29", "Func": "parsePtrReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10669, "Length": 61, "Cover_Rate": 0.40397350993377484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "strncmp", "(", "ACPV", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "Name", "=", "ACPV", "->", "getSymbol", "(", ")", ";", "else", "Name", "=", "Mang", "->", "makeNameProper", "(", "ACPV", "->", "getSymbol", "(", ")", ")", ";", "O", "<<", "Name", ";", "if", "(", "ACPV", "->", "hasModifier", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "ACPV", "->", "getModifier", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", "!=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "ACPV", "->", "getLabelId", "(", ")", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "ACPV", "->", "getPCAdjustment", "(", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMAsmPrinter20", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10670, "Length": 120, "Cover_Rate": 0.44776119402985076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_movdquqi128_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_mov_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10671, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "}", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "return", "false", ";", "}", "<STR_LIT>", "AddSub", "=", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "Offset", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "{", "ShAmt", "=", "<NUM_LIT>", ";", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "else", "{", "ShOpcVal", "=", "<STR_LIT>", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "ShOpcVal", "==", "<STR_LIT>", "&&", "!", "(", "Subtarget", "->", "isLikeA9", "(", ")", "||", "Subtarget", "->", "isSwift", "(", ")", "||", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "isShifterOpProfitable", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "{", "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "ShAmt", "=", "<NUM_LIT>", ";", "ShOpcVal", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG5", "Func": "SelectLdStSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10672, "Length": 374, "Cover_Rate": 0.5834633385335414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "src_filename", "=", "make_temp_file", "(", "<STR_LIT>", ")", ";", "const", "char", "*", "obj_filename", "=", "make_temp_file", "(", "<STR_LIT>", ")", ";", "temp_files", "[", "num_temps", "++", "]", "=", "src_filename", ";", "temp_files", "[", "num_temps", "++", "]", "=", "obj_filename", ";", "FILE", "*", "src_file", "=", "fopen", "(", "src_filename", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "src_file", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "src_filename", ")", ";", "fprintf", "(", "src_file", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "fclose", "(", "src_file", ")", ";"], "ground_truth": ["struct", "obstack", "argv_obstack", ";"], "File": "intelmic-mkoffload2", "Func": "generate_target_offloadend_file", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10673, "Length": 82, "Cover_Rate": 0.4939759036144578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasLeonCasa", "(", ")", "const", "{", "return", "HasLeonCasa", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)1", "Func": "hasLeonCasa", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10674, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "OpFI", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpFI", ".", "isFI", "(", ")", ")", "return", "<NUM_LIT>", ";", "const", "MachineOperand", "OpOff", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "OpOff", ".", "isImm", "(", ")", "||", "OpOff", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "FrameIndex", "=", "OpFI", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isLoadFromStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10675, "Length": 105, "Cover_Rate": 0.41015625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "attr_type", "==", "TYPE_FPALU", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "dep_pat", "=", "PATTERN", "(", "dep_insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "GET_CODE", "(", "dep_pat", ")", "!=", "SET", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_mentioned_p", "(", "SET_DEST", "(", "pat", ")", ",", "SET_SRC", "(", "dep_pat", ")", ")", ")", "{", "if", "(", "!", "recog_memoized", "(", "dep_insn", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "get_attr_type", "(", "dep_insn", ")", ")", "{", "case", "TYPE_FPDIVSGL", ":", "case", "TYPE_FPDIVDBL", ":", "case", "TYPE_FPSQRTSGL", ":", "case", "TYPE_FPSQRTDBL", ":", "return", "insn_default_latency", "(", "dep_insn", ")", "-", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "}", "}", "return", "<NUM_LIT>", ";", "case", "REG_DEP_OUTPUT", ":", "if", "(", "attr_type", "==", "TYPE_FPLOAD", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "dep_pat", "=", "PATTERN", "(", "dep_insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "GET_CODE", "(", "dep_pat", ")", "!=", "SET", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_mentioned_p", "(", "SET_DEST", "(", "pat", ")", ",", "SET_DEST", "(", "dep_pat", ")", ")", ")", "{", "if", "(", "!", "recog_memoized", "(", "dep_insn", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "get_attr_type", "(", "dep_insn", ")", ")", "{", "case", "TYPE_FPALU", ":", "case", "TYPE_FPMULSGL", ":", "case", "TYPE_FPMULDBL", ":", "case", "TYPE_FPDIVSGL", ":", "case", "TYPE_FPDIVDBL", ":", "case", "TYPE_FPSQRTSGL", ":", "case", "TYPE_FPSQRTDBL", ":", "return", "insn_default_latency", "(", "dep_insn", ")", "-", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["}"], "File": "pa", "Func": "pa_adjust_cost", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10676, "Length": 271, "Cover_Rate": 0.44426229508196724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "EmitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";"], "ground_truth": ["BB", "=", "sinkMBB", ";"], "File": "ARMISelLowering54", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10677, "Length": 390, "Cover_Rate": 0.303975058456742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FPExceptions", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFPExceptions", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10678, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SparcInstrInfo24", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10679, "Length": 160, "Cover_Rate": 0.37209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRE", ".", "r_word0", "=", "(", "(", "Addr", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "MachO", "::", "R_SCATTERED", ")", ";"], "ground_truth": ["MRE", ".", "r_word1", "=", "Value2", ";"], "File": "PPCMachObjectWriter", "Func": "makeScatteredRelocationInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10680, "Length": 40, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSE42CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "AVX1CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "AVX2CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "AVX512CostTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX2", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX2CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX1CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "if", "(", "ST", "->", "hasSSE42", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "SSE42CostTbl", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo66", "Func": "getCmpSelInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10681, "Length": 357, "Cover_Rate": 0.7069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "(", "Value", "&", "(", "<NUM_LIT>", "<<", "Shift", ")", ")", ">>", "Shift", ")", ")", ")", ";"], "ground_truth": ["tmpInst", ".", "setLoc", "(", "IDLoc", ")", ";"], "File": "MipsAsmParser1", "Func": "createShiftOr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10682, "Length": 62, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "SPIRVInstrInfo", "Func": "insertBranch", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10683, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ShOpHi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "<ISA_LIT>CC", ";", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "<STR_LIT>", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>CC", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "<ISA_LIT>CC", ",", "CCR", ",", "Cmp", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10684, "Length": 285, "Cover_Rate": 0.7383419689119171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";", "LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "changeSection", "(", "Section", ",", "Subsection", ")", ";"], "File": "AArch64ELFStreamer11", "Func": "changeSection", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10685, "Length": 29, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "StrLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "unsigned", "AndMask", "=", "<NUM_LIT>", ";", "unsigned", "OrMask", "=", "<NUM_LIT>", ";", "unsigned", "XorMask", "=", "<NUM_LIT>", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Ctl", ".", "size", "(", ")", ";", "++", "i", ")", "{", "unsigned", "Mask", "=", "<NUM_LIT>", "<<", "(", "BITMASK_WIDTH", "-", "<NUM_LIT>", "-", "i", ")", ";", "switch", "(", "Ctl", "[", "i", "]", ")", "{"], "ground_truth": ["default", ":"], "File": "AMDGPUAsmParser1", "Func": "parseSwizzleBitmaskPerm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10686, "Length": 68, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPaired", "(", ")", "const", "{", "return", "Reg2", "!=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "isPaired", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10687, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getCmpSelInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "Type", "*", "CondTy", ")", "{", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "ST", "->", "hasNEON", "(", ")", "&&", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "<STR_LIT>", ")", "{", "static", "const", "TypeConversionCostTblEntry", "<", "<STR_LIT>", ">", "NEONVectorSelectTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo62", "Func": "getCmpSelInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10688, "Length": 164, "Cover_Rate": 0.5109034267912772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "scratch", ";", "int", "move", ";", "alpha_split_tmode_pair", "(", "operands", ",", "TFmode", ",", "false", ")", ";", "move", "=", "<NUM_LIT>", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "move", "=", "<NUM_LIT>", ";", "else", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "high_bit", ")", ")", "move", "=", "<NUM_LIT>", ";", "else", "move", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "move", "<", "<NUM_LIT>", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "scratch", "=", "operands", "[", "move", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", ";"], "ground_truth": ["emit_insn", "(", "(", "*", "operation", ")", "(", "scratch", ",", "high_bit", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "alpha", "Func": "alpha_split_tfmode_frobsign", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10689, "Length": 128, "Cover_Rate": 0.649746192893401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RetOpcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "unsigned", "CSSize", "=", "<ISA_LIT>FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "<NUM_LIT>", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "TLCS900FrameLowering", "Func": "emitEpilogue", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10690, "Length": 180, "Cover_Rate": 0.4466501240694789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>GenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SPURegisterInfo1", "Func": "getDwarfRegNum", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10691, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "doesSectionRequireSymbols", "(", "const", "MCSection", "&", "Section", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)", "Func": "doesSectionRequireSymbols", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10692, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isCondBranch", "(", "MI", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "MI", ")", ";", "int", "OldOpcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "UseContinueLogical", "=", "(", "(", "&", "*", "ContingMBB", "->", "rbegin", "(", ")", ")", "==", "MI", ")", ";", "if", "(", "!", "UseContinueLogical", ")", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getBranchNzeroOpcode", "(", "OldOpcode", ")", ":", "getBranchZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "<STR_LIT>", ",", "DL", ")", ";", "insertInstrEnd", "(", "ContingMBB", ",", "<STR_LIT>", ",", "DL", ")", ";", "}", "else", "{", "int", "BranchOpcode", "=", "TrueBranch", "==", "ContMBB", "?", "getContinueNzeroOpcode", "(", "OldOpcode", ")", ":", "getContinueZeroOpcode", "(", "OldOpcode", ")", ";", "insertCondBranchBefore", "(", "I", ",", "BranchOpcode", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer10", "Func": "settleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10693, "Length": 139, "Cover_Rate": 0.6261261261261262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Op", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "if", "(", "!", "<STR_LIT>", "(", "Op", ".", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)8", "Func": "isExpandWithZeros", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10694, "Length": 54, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "mips64", ",", "true", ">", "A", "(", "getThe<ISA_LIT>64Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "RegisterTarget", "<", "Triple", "::", "mips64el", ",", "true", ">", "B", "(", "getThe<ISA_LIT>64elTarget", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetInfo8", "Func": "LLVMInitializeMipsTargetInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10695, "Length": 39, "Cover_Rate": 0.47560975609756095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "-", "Val", ";", "}", "}", "if", "(", "<STR_LIT>", "(", "AsmParser", "->", "getMII", "(", ")", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "addLiteralImmOperand", "(", "Inst", ",", "Val", ")", ";", "}", "else", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "File": "AMDGPUAsmParser27", "Func": "addImmOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10696, "Length": 56, "Cover_Rate": 0.38620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is<ISA_LIT>LowRegister", "(", "Reg", ")", ")", "return", "<STR_LIT>", ";", "switch", "(", "Reg", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "TargetRegisterInfo", "::", "getPhysicalRegisterRegClass", "(", "Reg", ",", "VT", ")", ";"], "File": "Thumb1RegisterInfo13", "Func": "getPhysicalRegisterRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10697, "Length": 57, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DelJmp", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SICDelUselessJMP", "Func": "DelJmp", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10698, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBSWAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10699, "Length": 254, "Cover_Rate": 0.41776315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Lookup", ")", "return", "Lookup", "->", "MaxVersion", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SPIRVBaseInfo1", "Func": "getSymbolicOperandMaxVersion", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10700, "Length": 12, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "tilepro_file_end", "(", "void", ")", "{", "if", "(", "NEED_INDICATE_EXEC_STACK", ")", "file_end_indicate_exec_stack", "(", ")", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "tilepro_file_end", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 10701, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "worker", "=", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_WORKER", ")", ";", "bool", "large_vector", "=", "(", "mask", "&", "GOMP_DIM_MASK", "(", "GOMP_DIM_VECTOR", ")", ")", "&&", "nvptx_mach_vector_length", "(", ")", "!=", "PTX_WARP_SIZE", ";"], "ground_truth": ["return", "worker", "||", "large_vector", ";"], "File": "nvptx", "Func": "nvptx_needs_shared_bcast", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 10702, "Length": 33, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_builder", "::", "function_builder", "(", ")", "{", "m_overload_type", "=", "build_function_type", "(", "void_type_node", ",", "void_list_node", ")", ";", "m_direct_overloads", "=", "lang_GNU_CXX", "(", ")", ";"], "ground_truth": ["gcc_obstack_init", "(", "&", "m_string_obstack", ")", ";"], "File": "aarch64-sve-builtins", "Func": "function_builder", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10703, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCDataFragment", "*", "Frag", "=", "getOrCreateDataFragment", "(", ")", ";"], "ground_truth": ["Frag", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Frag", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "Expr", ",", "Kind", ")", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10704, "Length": 36, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MemOperand", "!=", "-", "<NUM_LIT>", ")", "{", "switch", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "break", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["break", ";"], "File": "X86MCCodeEmitter (2)", "Func": "EmitSegmentOverridePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10705, "Length": 138, "Cover_Rate": 0.6359447004608295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psubsb", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_subs_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10706, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSymbolicDisplacement", "(", ")", "const", "{"], "ground_truth": ["return", "GV", "!=", "<NUM_LIT>", "||", "CP", "!=", "<NUM_LIT>", "||", "ES", "!=", "<NUM_LIT>", "||", "JT", "!=", "-", "<NUM_LIT>", "||", "BlockAddr", "!=", "<NUM_LIT>", ";"], "File": "X86ISelDAGToDAG103", "Func": "hasSymbolicDisplacement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10707, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Operand", "::", "CreateImm", "(", "<NUM_LIT>", ",", "SMLoc", "(", ")", ",", "<ISA_LIT>Operand", "::", "ImmTyLWE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "defaultLWE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10708, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is32Bit", "=", "(", "MRI", ".", "getType", "(", "LHS", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "auto", "RC", "=", "Is32Bit", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "ground_truth": ["return", "emitADDS", "(", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ",", "LHS", ",", "RHS", ",", "MIRBuilder", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitCMN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10709, "Length": 50, "Cover_Rate": 0.5617977528089888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "The<ISA_LIT>_64Target", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "ground_truth": ["initializeWinEHStatePassPass", "(", "PR", ")", ";"], "File": "X86TargetMachine10", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10710, "Length": 25, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "OpC", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCRegisterInfo10", "Func": "offsetMinAlignForOpcode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10711, "Length": 43, "Cover_Rate": 0.36134453781512604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerConstantPool", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "ConstantPoolSDNode", "*", "N", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "{"], "ground_truth": ["const", "<ISA_LIT>TargetObjectFile", "*", "TLOF", "=", "static_cast", "<", "const", "<ISA_LIT>TargetObjectFile", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getObjFileLowering", "(", ")", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "lowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10712, "Length": 78, "Cover_Rate": 0.4875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isTargetWin64", "(", ")", "||", "Subtarget", ".", "isTargetPS4", "(", ")", ")", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", ",", "true", ",", "<NUM_LIT>", ")", ";", "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";", "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", ",", "true", ",", "<NUM_LIT>", ")", ";", "this", "->", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", ",", "true", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "X86TargetMachine124", "Func": "X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10713, "Length": 86, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "int", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_comieq_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "__builtin_ia32_comieq", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_comieq_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10714, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ParitySrc", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "unsigned", "Size", "=", "Mask", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "(", "M", "%", "Size", ")", "!=", "i", ")", "return", "false", ";", "int", "Src", "=", "M", "/", "Size", ";", "if", "(", "ParitySrc", "[", "i", "%", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "ParitySrc", "[", "i", "%", "<NUM_LIT>", "]", "!=", "Src", ")", "return", "false", ";", "ParitySrc", "[", "i", "%", "<NUM_LIT>", "]", "=", "Src", ";", "}", "if", "(", "ParitySrc", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "||", "ParitySrc", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "||", "ParitySrc", "[", "<NUM_LIT>", "]", "==", "ParitySrc", "[", "<NUM_LIT>", "]", ")", "return", "false", ";"], "ground_truth": ["Op0Even", "=", "ParitySrc", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)5", "Func": "isAddSubOrSubAddMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10715, "Length": 145, "Cover_Rate": 0.8841463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ix86_cmodel", "==", "CM_LARGE_PIC", "&&", "!", "TARGET_PECOFF", ")", "{", "rtx", "unspec", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "ix86_tls_symbol", ")", ",", "UNSPEC_PLTOFF", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "gen_rtx_CONST", "(", "Pmode", ",", "unspec", ")", ")", ";", "}", "return", "ix86_tls_symbol", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_tls_get_addr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10716, "Length": 48, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_addxf3", "(", "e2", ",", "e2", ",", "e1", ")", ")", ";", "emit_insn", "(", "gen_testqi_ext_1_ccno", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "tmp", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_EQ", "(", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "jump_label", ")", ",", "pc_rtx", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "tmp", ")", ")", ";", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "jump_label", ";", "emit_insn", "(", "gen_negxf2", "(", "e2", ",", "e2", ")", ")", ";", "emit_label", "(", "jump_label", ")", ";", "LABEL_NUSES", "(", "jump_label", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["half", "=", "force_reg", "(", "XFmode", ",", "half", ")", ";"], "File": "i386-expand", "Func": "ix86_emit_i387_sinh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10717, "Length": 109, "Cover_Rate": 0.42084942084942084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeACC64DSPRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler10", "Func": "DecodeACC64DSPRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10718, "Length": 55, "Cover_Rate": 0.873015873015873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "performXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performMulCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performIntToFpCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performFpToIntCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performFDivCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performSRLCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performIntrinsicCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performExtendCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSignExtendInRegCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performConcatVectorsCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performTBZCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "performNVCASTCombine", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performNEONPostLDSTCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performLDNT1Combine", "(", "N", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering29", "Func": "PerformDAGCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10719, "Length": 431, "Cover_Rate": 0.47310647639956094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "LROffset", "=", "<ISA_LIT>FrameInfo", "::", "getReturnSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "RASI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "LROffset", ",", "true", ",", "false", ")", ";", "FI", "->", "setReturnAddrSaveIndex", "(", "RASI", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "getReturnAddrFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10720, "Length": 43, "Cover_Rate": 0.3208955223880597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "XCoreISelLowering43", "Func": "getTargetNodeName", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10721, "Length": 72, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "avr_handle_progmem_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "DECL_P", "(", "*", "node", ")", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "==", "TYPE_DECL", ")", "{"], "ground_truth": ["tree", "type", "=", "TREE_TYPE", "(", "*", "node", ")", ";"], "File": "avr3", "Func": "avr_handle_progmem_attribute", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10722, "Length": 53, "Cover_Rate": 0.30113636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegScavFI", "=", "MFI", ".", "CreateStackObject", "(", "RegInfo", "->", "getSpillSize", "(", "*", "RC", ")", ",", "RegInfo", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "RegScavFI", ")", ";", "if", "(", "RVVStackSize", "!=", "<NUM_LIT>", ")", "{", "int", "RVVRegScavFI", "=", "MFI", ".", "CreateStackObject", "(", "RegInfo", "->", "getSpillSize", "(", "*", "RC", ")", ",", "RegInfo", "->", "getSpillAlign", "(", "*", "RC", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "RVVRegScavFI", ")", ";", "}", "}", "if", "(", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "empty", "(", ")", "||", "RVFI", "->", "useSaveRestoreLibCalls", "(", "MF", ")", ")", "{", "RVFI", "->", "setCalleeSavedStackSize", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "unsigned", "Size", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "Info", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "int", "FrameIdx", "=", "Info", ".", "getFrameIdx", "(", ")", ";"], "ground_truth": ["if", "(", "MFI", ".", "getStackID", "(", "FrameIdx", ")", "!=", "TargetStackID", "::", "Default", ")", "continue", ";"], "File": "RISCVFrameLowering27", "Func": "processFunctionBeforeFrameFinalized", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10723, "Length": 148, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasSpilledVGPRs", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo35", "Func": "hasSpilledVGPRs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10724, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Addr", "=", "getStackAddress", "(", "VA", ",", "MMO", ")", ";", "unsigned", "ExtReg", "=", "extendRegister", "(", "ValVReg", ",", "VA", ")", ";", "MIRBuilder", ".", "buildStore", "(", "ExtReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "MipsCallLowering1", "Func": "assignValueToAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10725, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SNITCHFrepLoops", "::", "isInvalidLoopOperation", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "bool", "validInstr", "=", "true", ";", "for", "(", "auto", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "if", "(", "MRI", "->", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", "!=", "&", "<STR_LIT>", "||", "MRI", "->", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", "!=", "&", "<STR_LIT>", ")", "validInstr", "=", "false", ";"], "ground_truth": ["return", "validInstr", ";"], "File": "SNITCHFrepLoops", "Func": "isInvalidLoopOperation", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10726, "Length": 83, "Cover_Rate": 0.9431818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ")", ";"], "File": "X86ISelLowering150", "Func": "LowerFP_TO_SINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10727, "Length": 36, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OperandFlags", ")", ";", "if", "(", "InFlag", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", ",", "*", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", "}", ";"], "File": "X86ISelLowering144", "Func": "GetTLSADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10728, "Length": 100, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask3_fmsub_ps", "(", "__m256", "__A", ",", "__m256", "__B", ",", "__m256", "__C", ",", "__mmask8", "__U", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_vfmsubps256_mask3", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask3_fmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10729, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint8_t", "ThisNopLength", "=", "(", "uint8_t", ")", "std", "::", "min", "(", "Count", ",", "MaxNopLength", ")", ";", "const", "uint8_t", "Prefixes", "=", "ThisNopLength", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "ThisNopLength", "-", "<NUM_LIT>", ";", "for", "(", "uint8_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Prefixes", ";", "i", "++", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "const", "uint8_t", "Rest", "=", "ThisNopLength", "-", "Prefixes", ";", "for", "(", "uint8_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Rest", ";", "i", "++", ")", "OW", "->", "Write8", "(", "Nops", "[", "Rest", "-", "<NUM_LIT>", "]", "[", "i", "]", ")", ";", "Count", "-=", "ThisNopLength", ";", "}", "while", "(", "Count", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86AsmBackend1", "Func": "writeNopData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10730, "Length": 103, "Cover_Rate": 0.34915254237288135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f64_u8", "(", "uint8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_f64_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10731, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "N", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "SystemZISelDAGToDAG10", "Func": "getUNDEF64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10732, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitBundleLock", "(", "bool", "AlignToEnd", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "emitBundleLock", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10733, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", ";", "plus", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "plus", ")", "==", "PLUS", "||", "GET_CODE", "(", "plus", ")", "==", "MINUS", ")", "{", "rtx", "unspec", ";", "rtx", "addend", ";", "unspec", "=", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", ")", ";", "addend", "=", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["gcc_assert", "(", "CONST_INT_P", "(", "addend", ")", ")", ";"], "File": "m68k", "Func": "m68k_adjust_decorated_operand", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10734, "Length": 78, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineEvaluator", "(", "const", "TargetRegisterInfo", "&", "T", ",", "MachineRegisterInfo", "&", "M", ")", ":", "TRI", "(", "T", ")", ",", "MRI", "(", "M", ")", "{"], "ground_truth": ["}"], "File": "BitTracker", "Func": "MachineEvaluator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10735, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "offset", ";", "unsigned", "int", "location", ";", "unsigned", "int", "next", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "next", "++", ",", "i", "++", ")", "{", "if", "(", "next", "==", "<NUM_LIT>", "*", "nelt", ")", "return", "false", ";", "if", "(", "d", "->", "one_vector_p", "&&", "(", "next", "==", "nelt", ")", ")", "{", "if", "(", "(", "nelt", "==", "<NUM_LIT>", ")", "&&", "(", "d", "->", "vmode", "!=", "V2DImode", ")", ")", "return", "false", ";", "else", "next", "=", "<NUM_LIT>", ";", "}", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "next", ")", "return", "false", ";", "}", "location", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "switch", "(", "d", "->", "vmode", ")", "{", "case", "V16QImode", ":", "gen", "=", "gen_neon_vextv16qi", ";", "break", ";", "case", "V8QImode", ":", "gen", "=", "gen_neon_vextv8qi", ";", "break", ";", "case", "V4HImode", ":", "gen", "=", "gen_neon_vextv4hi", ";", "break", ";", "case", "V8HImode", ":", "gen", "=", "gen_neon_vextv8hi", ";", "break", ";", "case", "V2SImode", ":", "gen", "=", "gen_neon_vextv2si", ";", "break", ";", "case", "V4SImode", ":", "gen", "=", "gen_neon_vextv4si", ";", "break", ";", "case", "V2SFmode", ":", "gen", "=", "gen_neon_vextv2sf", ";", "break", ";", "case", "V4SFmode", ":", "gen", "=", "gen_neon_vextv4sf", ";", "break", ";", "case", "V2DImode", ":", "gen", "=", "gen_neon_vextv2di", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "arm4", "Func": "arm_evpc_neon_vext", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10736, "Length": 222, "Cover_Rate": 0.7762237762237763, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpmultishiftqb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "(", "__v64qi", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmiintrin4", "Func": "_mm512_multishift_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10737, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_mul_su32", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pmuludq", "(", "(", "__v2si", ")", "__A", ",", "(", "__v2si", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_mul_su32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10738, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclt_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "(", "__a", "<", "__b", ")", ";"], "File": "arm", "Func": "neon2_vclt_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10739, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeBranchTarget21MM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10740, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "InFlag", ".", "getOpcode", "(", ")", ";", "assert", "(", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpLHS", ",", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "LHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "SDNode", "*", "Carry", ";", "if", "(", "Subtarget", "->", "has<ISA_LIT>32II", "(", ")", ")", "Carry", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", ")", ";"], "ground_truth": ["else", "{"], "File": "Cpu0SEISelDAGToDAG1", "Func": "selectAddESubE", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10741, "Length": 109, "Cover_Rate": 0.41132075471698115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "isShiftedImm", "(", ")", ")", "{", "addExpr", "(", "Inst", ",", "getShiftedImmVal", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getShiftedImmShift", "(", ")", ")", ")", ";", "}", "else", "{", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64AsmParser11", "Func": "addImmWithOptionalShiftOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10742, "Length": 58, "Cover_Rate": 0.48739495798319327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decreaseLiveRegs", "(", "Block", ",", "Block", "->", "getInRegs", "(", ")", ")", ";", "addLiveRegs", "(", "Block", "->", "getOutRegs", "(", ")", ")", ";", "releaseBlockSuccs", "(", "Block", ")", ";", "for", "(", "const", "auto", "&", "RegP", ":", "LiveOutRegsNumUsages", "[", "Block", "->", "getID", "(", ")", "]", ")", "{"], "ground_truth": ["assert", "(", "LiveRegsConsumers", ".", "find", "(", "RegP", ".", "first", ")", "==", "LiveRegsConsumers", ".", "end", "(", ")", "||", "LiveRegsConsumers", "[", "RegP", ".", "first", "]", "==", "<NUM_LIT>", ")", ";"], "File": "SIMachineScheduler (2)", "Func": "blockScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10743, "Length": 69, "Cover_Rate": 0.5655737704918032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isStridedAccess", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["return", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "MachineMemOperand", "*", "MMO", ")", "{"], "File": "AArch64InstrInfo (2)", "Func": "isStridedAccess", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10744, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshlus_n_s32", "(", "int32_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int32_t", ")", "__builtin_aarch64_sqshlu_nsi_uss", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqshlus_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10745, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "MSP430FrameInfo", "Func": "MSP430FrameInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10746, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getTargetBlockAddress", "(", "AM", ".", "BlockAddr", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Disp", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MSP430ISelDAGToDAG32", "Func": "SelectAddr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10747, "Length": 154, "Cover_Rate": 0.5422535211267606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCI", ".", "getOperand", "(", "MCI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "setImm", "(", "Bits", ".", "to_ulong", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInst", "Func": "SetImplicitBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10748, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sym", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_GOT", ")", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_POINTER_TO_GOT", ")", ";", "return", "true", ";", "case", "FK_Data_8", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sym", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_GOT", ")", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_POINTER_TO_GOT", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Sym", "->", "getKind", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_PAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_TLVP_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "Log2Size", "=", "llvm", "::", "Log2_32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Sym", "->", "getKind", "(", ")", ")", "{", "default", ":", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_PAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGE21", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGE21", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_TLVP_LOAD_PAGE21", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64MachObjectWriter12", "Func": "getAArch64FixupKindMachOInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10749, "Length": 258, "Cover_Rate": 0.6433915211970075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "computeReturnSaveOffset", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", "{"], "ground_truth": ["if", "(", "STI", ".", "isDarwinABI", "(", ")", ")", "return", "STI", ".", "is<ISA_LIT>64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "PPCFrameLowering (2)", "Func": "computeReturnSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10750, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_dpwssds_epi32", "(", "__mmask8", "__A", ",", "__m256i", "__B", ",", "__m256i", "__C", ",", "__m256i", "__D", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpdpwssds_v8si_maskz", "(", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "__C", ",", "(", "__v8si", ")", "__D", ",", "(", "__mmask8", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vnnivlintrin", "Func": "_mm256_maskz_dpwssds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10751, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "Sym", "=", "N", "->", "getSymbol", "(", ")", ";", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", ".", "is64Bit", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "GAHi", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "Ty", ",", "<STR_LIT>", ")", ";", "SDValue", "GALo", "=", "DAG", ".", "getTargetExternalSymbol", "(", "Sym", ",", "Ty", ",", "<STR_LIT>", ")", ";", "SDValue", "MNHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "GAHi", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "MNLo", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "MNHi", ",", "GALo", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "MNLo", ";"], "File": "RISCVISelLowering10", "Func": "lowerExternalSymbol", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10752, "Length": 103, "Cover_Rate": 0.673202614379085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "LdHi", "->", "getChain", "(", ")", ",", "LdHi", "->", "getBasePtr", "(", ")", ",", "TiedIn", "}", ";", "unsigned", "LoadOp", "=", "<STR_LIT>", ";", "if", "(", "LdHi", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadOp", "=", "LdHi", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "LdHi", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", ";", "}", "SDValue", "NewLoadHi", "=", "CurDAG", "->", "getMemIntrinsicNode", "(", "LoadOp", ",", "SDLoc", "(", "LdHi", ")", ",", "VTList", ",", "Ops", ",", "LdHi", "->", "getMemoryVT", "(", ")", ",", "LdHi", "->", "getMemOperand", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "NewLoadHi", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LdHi", ",", "<NUM_LIT>", ")", ",", "NewLoadHi", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "LoadSDNode", "*", "LdLo", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "stripBitcast", "(", "Lo", ")", ")", ";", "if", "(", "LdLo", "&&", "Lo", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "TiedIn", "=", "getHi16Elt", "(", "Hi", ")", ";", "if", "(", "!", "TiedIn", "||", "LdLo", "->", "isPredecessorOf", "(", "TiedIn", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "unsigned", "LoadOp", "=", "<STR_LIT>", ";", "if", "(", "LdLo", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadOp", "=", "LdLo", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "LdLo", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", ";", "}", "TiedIn", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "TiedIn", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LdLo", "->", "getChain", "(", ")", ",", "LdLo", "->", "getBasePtr", "(", ")", ",", "TiedIn", "}", ";", "SDValue", "NewLoadLo", "=", "CurDAG", "->", "getMemIntrinsicNode", "(", "LoadOp", ",", "SDLoc", "(", "LdLo", ")", ",", "VTList", ",", "Ops", ",", "LdLo", "->", "getMemoryVT", "(", ")", ",", "LdLo", "->", "getMemOperand", "(", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "NewLoadLo", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LdLo", ",", "<NUM_LIT>", ")", ",", "NewLoadLo", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG105", "Func": "matchLoadD16FromBuildVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10753, "Length": 355, "Cover_Rate": 0.6736242884250474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstrInfo", "::", "setMustNotExtend", "(", "MCExpr", "const", "&", "Expr", ",", "bool", "Val", ")", "{", "<ISA_LIT>MCExpr", "&", "HExpr", "=", "const_cast", "<", "<ISA_LIT>MCExpr", "&", ">", "(", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", ")", ";"], "ground_truth": ["HExpr", ".", "setMustNotExtend", "(", "Val", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "setMustNotExtend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10754, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelDAGToDAG (2)1", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10755, "Length": 26, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "Cpu0TargetMachine1", "Func": "getInstrInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10756, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "return", "TargetRegisterInfo", "::", "shouldCoalesce", "(", "MI", ",", "SrcRC", ",", "SubReg", ",", "DstRC", ",", "DstSubReg", ",", "NewRC", ",", "LIS", ")", ";"], "ground_truth": ["}"], "File": "AVRRegisterInfo10", "Func": "shouldCoalesce", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10757, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasLZCNT", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "isCheapToSpeculateCtlz", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10758, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulq_n_f16", "(", "float16x8_t", "__a", ",", "float16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmulq_n_fv8hf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmulq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10759, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex", ";"], "ground_truth": ["}"], "File": "MCS51MachineFunctionInfo", "Func": "getVarArgsFrameIndex", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10760, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FB", "&", "(", "<NUM_LIT>", "<<", "F", ")", ")", "STI", "->", "ToggleFeature", "(", "F", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc11", "Func": "clearFeature", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10761, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "!", "isBrAnalysisUnpredicatedTerminator", "(", "I", ",", "*", "this", ")", ")", "break", ";", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isBranch", "(", ")", ")", "return", "true", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "llvm", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "llvm", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "<STR_LIT>", "BranchCode", "=", "GetCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";"], "ground_truth": ["TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "File": "X86InstrInfo134", "Func": "AnalyzeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10762, "Length": 215, "Cover_Rate": 0.4988399071925754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "::", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "isThumb", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", ")", ",", "hasThumb2", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasThumb2", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo15", "Func": "ARMFunctionInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10763, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "(", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", ")", "&&", "TYPE_VECTOR_SUBPARTS", "(", "type", ")", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["enum", "machine_mode", "innermode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ";"], "File": "i3863", "Func": "type_natural_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10764, "Length": 65, "Cover_Rate": 0.46099290780141844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmlaldavhq_p", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vrmlaldavhq_p_u32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmlaldavhq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10765, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sp8_spec", "=", "sp8", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "fprintf", "(", "f", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "is_arch", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "arch", "->", "name", ")", ";", "else", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "mcu", "->", "name", ",", "arch", "->", "name", ",", "sp8", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "header", ")", ";", "if", "(", "is_device", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "help_copy_paste", ")", ";", "if", "(", "is_device", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "mcu", "->", "name", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "mcu", "->", "name", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "}", "fprintf", "(", "f", ",", "<STR_LIT>", "<STR_LIT>", ",", "mcu", "->", "n_flash", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "rmw", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "errata_skip", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "arch", "->", "name", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "ASM_RELAX_SPEC", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "rmw", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "errata_skip", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "wrap_k", "=", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "||", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", ")", "?", "<NUM_LIT>", ":", "(", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "||", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", "||", "str_prefix_p", "(", "mcu", "->", "name", ",", "<STR_LIT>", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "wrap_k", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "wrap_k", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "LINK_RELAX_SPEC", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "LINK_ARCH_SPEC", ")", ";", "if", "(", "is_device", ")", "{", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "mcu", "->", "data_section_start", "!=", "arch", "->", "default_data_section_start", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "<NUM_LIT>", "+", "mcu", "->", "data_section_start", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "if", "(", "mcu", "->", "text_section_start", "!=", "<NUM_LIT>", ")", "fprintf", "(", "f", ",", "<STR_LIT>", ",", "<NUM_LIT>", "+", "mcu", "->", "text_section_start", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "is_device", ")", "{"], "File": "gen-avr-mmcu-specs2", "Func": "print_mcu", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10766, "Length": 424, "Cover_Rate": 0.6180758017492711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "sgxFunctionMagicReset", "(", ")", ";", "sgxCallSiteMagicReset", "(", ")", ";", "sgxCallMagicReset", "(", ")", ";", "PrintModuleMacros", "(", "OutStreamer", ".", "get", "(", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "{", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "S", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_NULL", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "OutStreamer", "->", "EmitAssignment", "(", "S", ",", "MCConstantExpr", "::", "create", "(", "int64_t", "(", "<NUM_LIT>", ")", ",", "MMI", "->", "getContext", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86AsmPrinter3", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10767, "Length": 168, "Cover_Rate": 0.8038277511961722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "condition_rtx", ",", "loc_ref", ";", "if", "(", "!", "reg_or_0_operand", "(", "op0", ",", "SImode", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "SImode", ",", "op0", ")", ";", "if", "(", "!", "reg_or_0_operand", "(", "op1", ",", "SImode", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "SImode", ",", "op1", ")", ";"], "ground_truth": ["condition_rtx", "=", "mt_generate_compare", "(", "code", ",", "op0", ",", "op1", ")", ";"], "File": "mt", "Func": "mt_emit_cbranch", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10768, "Length": 54, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "StackVreg", "&", "vreg", ":", "rv", ".", "Data", ")", "{", "if", "(", "!", "LIS", ".", "hasInterval", "(", "vreg", ".", "VirtReg", ")", "||", "!", "LIS", ".", "isLiveInToMBB", "(", "LIS", ".", "getInterval", "(", "vreg", ".", "VirtReg", ")", ",", "&", "MBB", ")", ")", "{", "vreg", "=", "StackVreg", "(", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ")", ";", "}"], "ground_truth": ["}"], "File": "TVMStack", "Func": "filteredByLiveIns", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10769, "Length": 53, "Cover_Rate": 0.6625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "allocateHSAUserSGPRs", "(", "CCInfo", ",", "B", ",", "MF", ",", "*", "TRI", ",", "*", "Info", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "const", "Align", "KernArgBaseAlign", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "BaseOffset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "F", ")", ";", "uint64_t", "ExplicitArgOffset", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "const", "bool", "IsByRef", "=", "Arg", ".", "hasByRefAttr", "(", ")", ";", "Type", "*", "ArgTy", "=", "IsByRef", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";", "unsigned", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "ArgTy", ")", ";", "if", "(", "AllocSize", "==", "<NUM_LIT>", ")", "continue", ";", "MaybeAlign", "ABIAlign", "=", "IsByRef", "?", "Arg", ".", "getParamAlign", "(", ")", ":", "None", ";", "if", "(", "!", "ABIAlign", ")", "ABIAlign", "=", "DL", ".", "getABITypeAlign", "(", "ArgTy", ")", ";", "uint64_t", "ArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "BaseOffset", ";", "ExplicitArgOffset", "=", "alignTo", "(", "ExplicitArgOffset", ",", "ABIAlign", ")", "+", "AllocSize", ";", "if", "(", "Arg", ".", "use_empty", "(", ")", ")", "{", "++", "i", ";", "continue", ";", "}", "Align", "Alignment", "=", "commonAlignment", "(", "KernArgBaseAlign", ",", "ArgOffset", ")", ";", "if", "(", "IsByRef", ")", "{", "unsigned", "ByRefAS", "=", "cast", "<", "PointerType", ">", "(", "Arg", ".", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "assert", "(", "VRegs", "[", "i", "]", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "ByRefAS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "{", "lowerParameterPtr", "(", "VRegs", "[", "i", "]", "[", "<NUM_LIT>", "]", ",", "B", ",", "ArgTy", ",", "ArgOffset", ")", ";", "}", "else", "{", "const", "LLT", "ConstPtrTy", "=", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ";", "Register", "PtrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "ConstPtrTy", ")", ";", "lowerParameterPtr", "(", "PtrReg", ",", "B", ",", "ArgTy", ",", "ArgOffset", ")", ";", "B", ".", "buildAddrSpaceCast", "(", "VRegs", "[", "i", "]", "[", "<NUM_LIT>", "]", ",", "PtrReg", ")", ";", "}", "}", "else", "{"], "ground_truth": ["ArrayRef", "<", "Register", ">", "OrigArgRegs", "=", "VRegs", "[", "i", "]", ";"], "File": "AMDGPUCallLowering22", "Func": "lowerFormalArgumentsKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10770, "Length": 338, "Cover_Rate": 0.5878260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_divss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_div_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10771, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "<ISA_LIT>Operand", "::", "getEndLoc", "(", ")", "const", "{", "return", "this", "->", "EndLoc", ";"], "ground_truth": ["}"], "File": "Z80Operand", "Func": "getEndLoc", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10772, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "elt", "=", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "r_pow", ",", "DFmode", ")", ";", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "elt", ";", "RTVEC_ELT", "(", "v", ",", "<NUM_LIT>", ")", "=", "elt", ";", "rs6000_expand_vector_init", "(", "scale_vec", ",", "gen_rtx_PARALLEL", "(", "V2DFmode", ",", "v", ")", ")", ";", "emit_insn", "(", "gen_mulv2df3", "(", "tgt", ",", "src", ",", "scale_vec", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_scale_v2df", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10773, "Length": 52, "Cover_Rate": 0.47706422018348627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SramEccSetting", "=", "NewSramEccSetting", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "setSramEccSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10774, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "rtlname", ")", "==", "SYMBOL_REF", ")", ";", "oldname", "=", "XSTR", "(", "rtlname", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "!", "mcore_dllexport_name_p", "(", "oldname", ")", ")", ";", "if", "(", "mcore_dllimport_name_p", "(", "oldname", ")", ")", "return", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "!", "DECL_VIRTUAL_P", "(", "decl", ")", "&&", "DECL_INITIAL", "(", "decl", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "decl", ")", ";"], "ground_truth": ["return", ";"], "File": "mcore", "Func": "mcore_mark_dllimport", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10775, "Length": 67, "Cover_Rate": 0.3116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ResourceUsageAnalysis", "(", ")", ":", "CallGraphSCCPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUResourceUsageAnalysis1", "Func": "AMDGPUResourceUsageAnalysis", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10776, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "SplatZero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "SplatTrueVal", "=", "DAG", ".", "getConstant", "(", "ExtTrueVal", ",", "DL", ",", "XLenVT", ")", ";", "SplatZero", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "SplatZero", ",", "VL", ")", ";"], "ground_truth": ["SplatTrueVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ",", "SplatTrueVal", ",", "VL", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerVectorMaskExt", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10777, "Length": 107, "Cover_Rate": 0.334375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fr30_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "arg_regs_used_so_far", ",", "enum", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "int", "size", ";", "gcc_assert", "(", "mode", "!=", "BLKmode", ")", ";"], "ground_truth": ["if", "(", "targetm", ".", "calls", ".", "strict_argument_naming", "(", "arg_regs_used_so_far", ")", ")", "arg_regs_used_so_far", "+=", "fr30_num_arg_regs", "(", "mode", ",", "type", ")", ";"], "File": "fr303", "Func": "fr30_setup_incoming_varargs", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10778, "Length": 54, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasCustomCallingConv", "(", ")", ")", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF", ",", "&", "Mask", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "if", "(", "TRI", "->", "isAnyArgRegReserved", "(", "MF", ")", ")", "TRI", "->", "emitReservedArgRegCallError", "(", "MF", ")", ";", "OutgoingArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "AssignFnFixed", ",", "AssignFnVarArg", ",", "false", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "OutArgs", ",", "Handler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "Info", ".", "Callee", ".", "isReg", "(", ")", ")", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ")", ";", "CallReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "InArgs", ",", "Handler", ")", ")", "return", "false", ";", "}", "if", "(", "Info", ".", "SwiftErrorVReg", ")", "{", "MIB", ".", "addDef", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "Info", ".", "SwiftErrorVReg", ",", "Register", "(", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["uint64_t", "CalleePopBytes", "=", "doesCalleeRestoreStack", "(", "Info", ".", "CallConv", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "?", "alignTo", "(", "Handler", ".", "StackSize", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";"], "File": "AArch64CallLowering16", "Func": "lowerCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10779, "Length": 272, "Cover_Rate": 0.41910631741140214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "REAL_VALUES_EQUAL", "(", "r", ",", "dconst0", ")", "&&", "!", "REAL_VALUE_MINUS_ZERO", "(", "r", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "fp_zero_operand", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10780, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVInstrInfo26", "Func": "isLoadFromStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10781, "Length": 65, "Cover_Rate": 0.30092592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegNumber", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Immediate", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "File": "PPCAsmParser (2)", "Func": "isRegNumber", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10782, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isIdenticalOp", "(", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ",", "MO", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "if", "(", "i", "!=", "(", "unsigned", ")", "(", "MemOpNo", "+", "<STR_LIT>", ")", "&&", "isIdenticalOp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "MO", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", "+", "AddrDispShift", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86OptimizeLEAs1", "Func": "isReplaceable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10783, "Length": 111, "Cover_Rate": 0.3881118881118881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "count", "==", "-", "<NUM_LIT>", ")", "retaddr", "=", "gen_rtx_REG", "(", "Pmode", ",", "A0_REG", ")", ";", "else", "{", "rtx", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame", ",", "-", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "addr", "=", "memory_address", "(", "Pmode", ",", "addr", ")", ";", "retaddr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "retaddr", ",", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ")", ";", "}", "curaddr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";"], "ground_truth": ["emit_label", "(", "label", ")", ";"], "File": "xtensa", "Func": "xtensa_return_addr", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10784, "Length": 81, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeDPairSpacedRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10785, "Length": 18, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmBackend27", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10786, "Length": 37, "Cover_Rate": 0.3135593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "(", "TARGET_32BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "mode", "=", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";"], "ground_truth": ["return", "mode", ";"], "File": "rs6000-call", "Func": "rs6000_promote_function_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10787, "Length": 33, "Cover_Rate": 0.5892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InitializeELF", "(", "TM", ".", "Options", ".", "UseInitArray", ")", ";", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";"], "ground_truth": ["}"], "File": "Cpu0TargetObjectFile3", "Func": "Initialize", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10788, "Length": 56, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "F", ".", "hasMinSize", "(", ")", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "if", "(", "F", ".", "hasOptSize", "(", ")", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "OptimizationGoal", "=", "<NUM_LIT>", ";", "else", "OptimizationGoal", "=", "<NUM_LIT>", ";", "if", "(", "OptimizationGoals", "==", "-", "<NUM_LIT>", ")", "OptimizationGoals", "=", "OptimizationGoal", ";", "else", "if", "(", "OptimizationGoals", "!=", "(", "int", ")", "OptimizationGoal", ")", "OptimizationGoals", "=", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Internal", "=", "F", ".", "hasInternalLinkage", "(", ")", ";", "COFF", "::", "SymbolStorageClass", "Scl", "=", "Internal", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ";", "int", "Type", "=", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", "->", "emitCOFFSymbolStorageClass", "(", "Scl", ")", ";", "OutStreamer", "->", "emitCOFFSymbolType", "(", "Type", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "}", "emitFunctionBody", "(", ")", ";", "emitXRayTable", "(", ")", ";", "if", "(", "!", "ThumbIndirectPads", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "emitAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "std", "::", "pair", "<", "unsigned", ",", "MCSymbol", "*", ">", "&", "TIP", ":", "ThumbIndirectPads", ")", "{"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "TIP", ".", "second", ")", ";"], "File": "ARMAsmPrinter58", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10789, "Length": 221, "Cover_Rate": 0.6021798365122616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "==", "MBB", "->", "end", "(", ")", ")", "MBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "MBBI", "!=", "MBB", "->", "begin", "(", ")", ")", "RS", ".", "forward", "(", "MBBI", ")", ";", "}", "if", "(", "!", "RS", ".", "isRegUsed", "(", "R0", ")", "&&", "!", "RS", ".", "isRegUsed", "(", "R12", ")", ")", "return", "true", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "MBB", "->", "getParent", "(", ")", ")", ";", "BitVector", "BV", "=", "RS", ".", "getRegsAvailable", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "BV", ".", "reset", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "SR1", ")", "{", "int", "FirstScratchReg", "=", "BV", ".", "find_first", "(", ")", ";", "*", "SR1", "=", "FirstScratchReg", "==", "-", "<NUM_LIT>", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "FirstScratchReg", ";", "}", "if", "(", "SR2", ")", "{"], "ground_truth": ["int", "SecondScratchReg", "=", "BV", ".", "find_next", "(", "*", "SR1", ")", ";"], "File": "PPCFrameLowering (2)", "Func": "findScratchRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10790, "Length": 184, "Cover_Rate": 0.4634760705289673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstPrinter", "(", "const", "MCAsmInfo", "&", "mai", ",", "const", "MCInstrInfo", "&", "mii", ",", "const", "MCRegisterInfo", "&", "mri", ")", ":", "MCInstPrinter", "(", "mai", ",", "mii", ",", "mri", ")", "{"], "ground_truth": ["}"], "File": "TGSIMCInstPrinter", "Func": "TGSIMCInstPrinter", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10791, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["SDValue", "Neg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerABS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10792, "Length": 56, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NandABNandA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NandAB", ",", "LHS", ")", ";", "SDValue", "NandABNandB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NandAB", ",", "RHS", ")", ";", "SDValue", "Xor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NandABNandA", ",", "NandABNandB", ")", ";"], "ground_truth": ["return", "Xor", ";"], "File": "LC2200ISelLowering", "Func": "lowerXor", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10793, "Length": 57, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Expr", ";"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "getSubExpr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10794, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nios2_symbol_ref_in_small_data_p", "(", "rtx", "sym", ")", "{", "tree", "decl", ";", "gcc_assert", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", ")", ";", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "sym", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "nios2_gpopt_option", ")", "{", "case", "gpopt_none", ":", "return", "false", ";", "case", "gpopt_local", ":", "if", "(", "decl", "&&", "DECL_SECTION_NAME", "(", "decl", ")", ")", "return", "nios2_small_section_name_p", "(", "DECL_SECTION_NAME", "(", "decl", ")", ")", ";", "return", "(", "SYMBOL_REF_SMALL_P", "(", "sym", ")", "&&", "!", "SYMBOL_REF_EXTERNAL_P", "(", "sym", ")", "&&", "!", "(", "decl", "&&", "DECL_WEAK", "(", "decl", ")", ")", ")", ";", "case", "gpopt_global", ":"], "ground_truth": ["return", "SYMBOL_REF_SMALL_P", "(", "sym", ")", ";"], "File": "nios22", "Func": "nios2_symbol_ref_in_small_data_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10795, "Length": 104, "Cover_Rate": 0.8188976377952756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256h", ")", "__builtin_ia32_vfnmsubph256_mask", "(", "(", "__v16hf", ")", "__A", ",", "(", "__v16hf", ")", "__B", ",", "(", "__v16hf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_fnmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10796, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumInstr", "<", "SkipThreshold", ")", "return", ";", "DebugLoc", "DL", "=", "From", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "From", ".", "getParent", "(", ")", ",", "&", "From", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_CBRANCH_EXECZ", ")", ")", ".", "addOperand", "(", "To", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ";"], "File": "SILowerControlFlow26", "Func": "Skip", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10797, "Length": 53, "Cover_Rate": 0.3081395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshrnh_n_s16", "(", "int16_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "int8_t", ")", "__builtin_aarch64_sqshrn_nhi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqshrnh_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10798, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheBlackfinTarget", ",", "createBlackfinMCInstrInfo", ")", ";"], "ground_truth": ["}"], "File": "BlackfinMCTargetDesc", "Func": "LLVMInitializeBlackfinMCInstrInfo", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10799, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Add", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Add", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "Add", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "Lo", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "Lo", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "MipsISelLowering126", "Func": "performADDCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10800, "Length": 67, "Cover_Rate": 0.37640449438202245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "loongarch_zero_extend_cost", "(", "rtx", "op", ")", "{", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "loongarch", "Func": "loongarch_zero_extend_cost", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10801, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IntImm", ".", "getActiveBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "bool", "Success", "=", "TII", "->", "isRxSBGMask", "(", "IntImm", ".", "getZExtValue", "(", ")", ",", "BitWidth", ",", "Start", ",", "End", ")", ";"], "ground_truth": ["if", "(", "!", "Success", ")", "return", "false", ";"], "File": "SystemZISelLowering119", "Func": "analyzeFPImm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10802, "Length": 41, "Cover_Rate": 0.44086021505376344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "BB", "=", "loop1MBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "unsigned", "CmpOp", "=", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MRI", ".", "constrainRegClass", "(", "dest", ",", "TRCsp", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CmpOp", ")", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "oldval", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "exitMBB", ")", ";", "BB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop2MBB", ";", "unsigned", "stxr_status", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "stxr_status", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "stxr_status", ")", ".", "addReg", "(", "newval", ")", ".", "addReg", "(", "ptr", ")", ";"], "File": "AArch64ISelLowering160", "Func": "emitAtomicCmpSwap", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10803, "Length": 170, "Cover_Rate": 0.33268101761252444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wpackdus", "(", "(", "long", "long", ")", "__m1", ",", "(", "long", "long", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_packs_pu64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10804, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovq_n_u16", "(", "uint16_t", "__a", ")", "{"], "ground_truth": ["return", "vdupq_n_u16", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vmovq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10805, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rws_access_reg", "(", "rtx", "reg", ",", "struct", "reg_flags", "flags", ",", "int", "pred", ")", "{", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "int", "n", "=", "HARD_REGNO_NREGS", "(", "REGNO", "(", "reg", ")", ",", "GET_MODE", "(", "reg", ")", ")", ";", "if", "(", "n", "==", "<NUM_LIT>", ")", "return", "rws_access_regno", "(", "regno", ",", "flags", ",", "pred", ")", ";", "else", "{", "int", "need_barrier", "=", "<NUM_LIT>", ";", "while", "(", "--", "n", ">=", "<NUM_LIT>", ")", "need_barrier", "|=", "rws_access_regno", "(", "regno", "+", "n", ",", "flags", ",", "pred", ")", ";", "return", "need_barrier", ";", "}"], "ground_truth": ["}"], "File": "ia644", "Func": "rws_access_reg", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10806, "Length": 87, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p128_p64", "(", "poly64x2_t", "__a", ")", "{", "return", "(", "poly128_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_p128_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10807, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "z80", ",", "true", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "Z80TargetInfo1", "Func": "LLVMInitializeZ80TargetInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10808, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>VectorPrint", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "QST", "(", "nullptr", ")", ",", "QII", "(", "nullptr", ")", ",", "QRI", "(", "nullptr", ")", "{"], "ground_truth": ["initialize<ISA_LIT>VectorPrintPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "HexagonVectorPrint9", "Func": "HexagonVectorPrint", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10809, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "stackGrowth", "=", "is64Bit", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "unsigned", "StackPtr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "StackPtr", ",", "true", ")", ",", "-", "stackGrowth", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "unsigned", "InstPtr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCCFIInstruction", "Inst2", "=", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "InstPtr", ",", "true", ")", ",", "stackGrowth", ")", ";"], "ground_truth": ["MAI", "->", "addInitialFrameState", "(", "Inst2", ")", ";"], "File": "X86MCTargetDesc31", "Func": "createX86MCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10810, "Length": 86, "Cover_Rate": 0.3481781376518219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "EltIdx", "=", "MaskVals", "[", "i", "]", ";", "if", "(", "(", "EltIdx", "<", "<NUM_LIT>", "||", "EltIdx", "==", "(", "int", ")", "i", ")", "&&", "(", "SndLaneEltIdx", "<", "<NUM_LIT>", "||", "SndLaneEltIdx", "==", "(", "int", ")", "(", "i", "+", "NumElemsInLane", ")", ")", ")", "continue", ";", "if", "(", "(", "(", "unsigned", ")", "EltIdx", "==", "(", "i", "+", "NumElems", ")", ")", "&&", "(", "SndLaneEltIdx", "<", "<NUM_LIT>", "||", "(", "unsigned", ")", "SndLaneEltIdx", "==", "i", "+", "NumElems", "+", "NumElemsInLane", ")", ")", "MaskValue", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "else", "return", "false", ";", "}", "if", "(", "MaskOut", ")", "*", "MaskOut", "=", "MaskValue", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)", "Func": "isBlendMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10811, "Length": 99, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "hasArithmeticCbzFusion", "(", ")", "&&", "isArithmeticCbzPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasFuseAES", "(", ")", "&&", "isAESPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasFuseLiterals", "(", ")", "&&", "isLiteralsPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "ST", ".", "hasFuseAddress", "(", ")", "&&", "isAddressLdStPair", "(", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";"], "File": "AArch64MacroFusion12", "Func": "shouldScheduleAdjacent", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10812, "Length": 72, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "BTIHint", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "BTIHint", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "AArch64AsmParser103", "Func": "CreateBTIHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10813, "Length": 36, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtstq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10814, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "A15SDOptimizer", "::", "usesRegClass", "(", "MachineOperand", "&", "MO", ",", "const", "TargetRegisterClass", "*", "TRC", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", "MRI", "->", "getRegClass", "(", "Reg", ")", "->", "hasSuperClassEq", "(", "TRC", ")", ";", "else", "return", "TRC", "->", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "A15SDOptimizer (2)", "Func": "usesRegClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10815, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MSRMapper", "=", "<STR_LIT>", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";", "uint32_t", "MSRReg", "=", "MSRMapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "IsKnown", ")", ";", "assert", "(", "IsKnown", "==", "(", "MSRReg", "!=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "uint32_t", "PStateField", "=", "<STR_LIT>", "(", ")", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "IsKnown", ")", ";", "assert", "(", "IsKnown", "==", "(", "PStateField", "!=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateSysReg", "(", "Tok", ".", "getString", "(", ")", ",", "getLoc", "(", ")", ",", "MRSReg", ",", "MSRReg", ",", "PStateField", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AArch64AsmParser (2)1", "Func": "tryParseSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10816, "Length": 113, "Cover_Rate": 0.5380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AttributeItemType", "item", "=", "Contents", "[", "i", "]", ";", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "Tag", ",", "<NUM_LIT>", ")", ";", "switch", "(", "item", ".", "Type", ")", "{", "case", "AttributeItemType", "::", "NumericAttribute", ":", "Streamer", ".", "EmitULEB128IntValue", "(", "item", ".", "IntValue", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "AttributeItemType", "::", "TextAttribute", ":", "Streamer", ".", "EmitBytes", "(", "UppercaseString", "(", "item", ".", "StringValue", ")", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":"], "ground_truth": ["assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter96", "Func": "Finish", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10817, "Length": 83, "Cover_Rate": 0.4322916666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddl_high_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_aarch64_uaddl2v8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddl_high_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10818, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_mve_vld2qv4si", "(", "(", "__builtin_neon_si", "*", ")", "__addr", ")", ";"], "File": "arm", "Func": "mve___arm_vld2q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10819, "Length": 24, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isDataTypeToken", "(", "StringRef", "Tok", ")", "{"], "ground_truth": ["return", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", "||", "Tok", "==", "<STR_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isDataTypeToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10820, "Length": 97, "Cover_Rate": 0.9897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemVY64", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Memory", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", "&&", "getMemIndexReg", "(", ")", ">=", "<STR_LIT>", "&&", "getMemIndexReg", "(", ")", "<=", "<STR_LIT>", ";"], "File": "X86AsmParser (2)2", "Func": "isMemVY64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10821, "Length": 36, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "free", "(", "data", ")", ";"], "ground_truth": ["}"], "File": "spu", "Func": "spu_destroy_cost_data", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10822, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "unsigned", "Count", "=", "CSI", ".", "size", "(", ")", ";", "(", "void", ")", "CC", ";", "assert", "(", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetMachO", "(", ")", "||", "CC", "==", "CallingConv", "::", "PreserveMost", "||", "(", "Count", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Offset", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "++", "i", ")", "{", "RegPairInfo", "RPI", ";", "RPI", ".", "Reg1", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "assert", "(", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", "||", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ")", ";", "RPI", ".", "IsGPR", "=", "<STR_LIT>", ".", "contains", "(", "RPI", ".", "Reg1", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "Count", ")", "{", "unsigned", "NextReg", "=", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "(", "RPI", ".", "IsGPR", "&&", "<STR_LIT>", ".", "contains", "(", "NextReg", ")", ")", "||", "(", "!", "RPI", ".", "IsGPR", "&&", "<STR_LIT>", ".", "contains", "(", "NextReg", ")", ")", ")", "RPI", ".", "Reg2", "=", "NextReg", ";", "}", "assert", "(", "(", "!", "RPI", ".", "isPaired", "(", ")", "||", "(", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", "+", "<NUM_LIT>", "==", "CSI", "[", "i", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetMachO", "(", ")", "||", "CC", "==", "CallingConv", "::", "PreserveMost", "||", "(", "RPI", ".", "isPaired", "(", ")", "&&", "(", "(", "RPI", ".", "Reg1", "==", "<STR_LIT>", "&&", "RPI", ".", "Reg2", "==", "<STR_LIT>", ")", "||", "RPI", ".", "Reg1", "+", "<NUM_LIT>", "==", "RPI", ".", "Reg2", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "RPI", ".", "FrameIdx", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "if", "(", "Count", "*", "<NUM_LIT>", "!=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "&&", "!", "RPI", ".", "isPaired", "(", ")", ")", "{", "Offset", "-=", "<NUM_LIT>", ";", "assert", "(", "MFI", "->", "getObjectAlignment", "(", "RPI", ".", "FrameIdx", ")", "<=", "<NUM_LIT>", ")", ";", "MFI", "->", "setObjectSize", "(", "RPI", ".", "FrameIdx", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "Offset", "-=", "RPI", ".", "isPaired", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AArch64FrameLowering9", "Func": "computeCalleeSaveRegisterPairs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10823, "Length": 395, "Cover_Rate": 0.7287822878228782, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "bfin_handle_l1_text_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", "node", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "{", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}"], "ground_truth": ["else", "if", "(", "DECL_SECTION_NAME", "(", "decl", ")", "!=", "NULL", "&&", "strcmp", "(", "DECL_SECTION_NAME", "(", "decl", ")", ",", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "{"], "File": "bfin", "Func": "bfin_handle_l1_text_attribute", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10824, "Length": 80, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSize", "(", ")", "const", "{", "return", "size", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "getSize", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10825, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "DataLayout", "*", "DL", ")", ":", "TargetSelectionDAGInfo", "(", "DL", ")", "{"], "ground_truth": ["}"], "File": "AArch64SelectionDAGInfo26", "Func": "AArch64SelectionDAGInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10826, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegN", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "RegN", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RegN", ")", ";"], "ground_truth": ["Binary", "|=", "(", "RegN", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter6", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10827, "Length": 38, "Cover_Rate": 0.5205479452054794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumFixedFPRs", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDValue", "ArgValue", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "]", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "LocVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NumFixedGPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumFixedGPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumFixedFPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumFixedFPRs", "+=", "<NUM_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "LocVT", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "FIN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FIN", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getLoad", "(", "LocVT", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "convertLocVTToValVT", "(", "DAG", ",", "DL", ",", "VA", ",", "Chain", ",", "ArgValue", ")", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "FuncInfo", "->", "setVarArgsFirstGPR", "(", "NumFixedGPRs", ")", ";", "FuncInfo", "->", "setVarArgsFirstFPR", "(", "NumFixedFPRs", ")", ";", "int64_t", "StackSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackSize", ",", "true", ")", ")", ";", "int64_t", "RegSaveOffset", "=", "TFL", "->", "getOffsetOfLocalArea", "(", ")", ";", "unsigned", "RegSaveIndex", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "RegSaveOffset", ",", "true", ")", ";", "FuncInfo", "->", "setRegSaveFrameIndex", "(", "RegSaveIndex", ")", ";", "if", "(", "NumFixedFPRs", "<", "<STR_LIT>", ")", "{", "SDValue", "MemOps", "[", "<STR_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "NumFixedFPRs", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "{", "unsigned", "Offset", "=", "TFL", "->", "getRegSpillOffset", "(", "<STR_LIT>", "[", "I", "]", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "RegSaveOffset", "+", "Offset", ",", "true", ")", ";"], "ground_truth": ["SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";"], "File": "SystemZISelLowering36", "Func": "LowerFormalArguments", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10828, "Length": 468, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getPredicateSense", "(", "MI1", ",", "HII", ")", "==", "PK_Unknown", "||", "getPredicateSense", "(", "MI2", ",", "HII", ")", "==", "PK_Unknown", ")", "return", "false", ";", "SUnit", "*", "SU", "=", "MIToSUnit", "[", "MI1", "]", ";", "for", "(", "auto", "I", ":", "CurrentPacketMIs", ")", "{", "SUnit", "*", "PacketSU", "=", "MIToSUnit", ".", "find", "(", "I", ")", "->", "second", ";", "if", "(", "PacketSU", "->", "isSucc", "(", "SU", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "PacketSU", "->", "Succs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "auto", "Dep", "=", "PacketSU", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "SU", "&&", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Data", "&&", "<STR_LIT>", ".", "contains", "(", "Dep", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "restrictingDepExistInPacket", "(", "I", ",", "Dep", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer35", "Func": "arePredicatesComplements", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10829, "Length": 145, "Cover_Rate": 0.6196581196581197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LD", "->", "getAlignment", "(", ")", ">=", "ABIAlignment", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "!", "LD", "->", "isVolatile", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "DAG", ".", "isBaseWithConstantOffset", "(", "BasePtr", ")", "&&", "isWordAligned", "(", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ")", "{", "SDValue", "NewBasePtr", "=", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "BasePtr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getSExtValue", "(", ")", ";", "return", "lowerLoadWordFromAlignedBasePlusOffset", "(", "DL", ",", "Chain", ",", "NewBasePtr", ",", "Offset", ",", "DAG", ")", ";", "}", "if", "(", "TLI", ".", "isGAPlusOffset", "(", "BasePtr", ".", "getNode", "(", ")", ",", "GV", ",", "Offset", ")", "&&", "MinAlign", "(", "GV", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "NewBasePtr", "=", "DAG", ".", "getGlobalAddress", "(", "GV", ",", "DL", ",", "BasePtr", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "lowerLoadWordFromAlignedBasePlusOffset", "(", "DL", ",", "Chain", ",", "NewBasePtr", ",", "Offset", ",", "DAG", ")", ";", "}", "}", "if", "(", "LD", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Low", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "High", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "HighAddr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "High", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ",", "HighShifted", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "High", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";"], "ground_truth": ["Entry", ".", "Ty", "=", "IntPtrTy", ";"], "File": "XCoreISelLowering33", "Func": "LowerLOAD", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10830, "Length": 438, "Cover_Rate": 0.6460176991150443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchInst", "*", "Term", "=", "dyn_cast", "<", "BranchInst", ">", "(", "(", "*", "I", ")", "->", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "Term", "||", "Term", "->", "isUnconditional", "(", ")", ")", "{", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "closeControlFlow", "(", "*", "I", ")", ";", "continue", ";", "}", "if", "(", "I", ".", "nodeVisited", "(", "Term", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "closeControlFlow", "(", "*", "I", ")", ";", "handleLoop", "(", "Term", ")", ";", "continue", ";", "}", "if", "(", "isTopOfStack", "(", "*", "I", ")", ")", "{", "PHINode", "*", "Phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "Term", "->", "getCondition", "(", ")", ")", ";", "if", "(", "Phi", "&&", "Phi", "->", "getParent", "(", ")", "==", "*", "I", "&&", "isElse", "(", "Phi", ")", ")", "{"], "ground_truth": ["insertElse", "(", "Term", ")", ";"], "File": "SIAnnotateControlFlow", "Func": "runOnFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10831, "Length": 134, "Cover_Rate": 0.5800865800865801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "return", "call_address_operand", "(", "op", ",", "mode", ")", ";"], "ground_truth": ["}"], "File": "arc3", "Func": "call_operand", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10832, "Length": 30, "Cover_Rate": 0.7317073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "AdjStackUp", ")", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "RetVT", "!=", "<STR_LIT>", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getValVT", "(", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "CopyVT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";", "UsedRegs", ".", "push_back", "(", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getLocReg", "(", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "AArch64FastISel1", "Func": "FinishCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10833, "Length": 174, "Cover_Rate": 0.7909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "TeakFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10834, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f16_bf16", "(", "bfloat16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float16x8_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_f16_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10835, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhcaddq_rot90_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhcaddq_rot90_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10836, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "BytesRemoved", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "REnd", "=", "MBB", ".", "rend", "(", ")", ";", "unsigned", "removed", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "REnd", "&&", "removed", "<", "<NUM_LIT>", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{", "++", "I", ";", "continue", ";", "}", "if", "(", "!", "getAnalyzableBrOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["I", "=", "MBB", ".", "rbegin", "(", ")", ";"], "File": "MipsInstrInfo (2)3", "Func": "removeBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10837, "Length": 86, "Cover_Rate": 0.7889908256880734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BaseT", "::", "areFunctionArgsABICompatible", "(", "Caller", ",", "Callee", ",", "Args", ")", ")", "return", "false", ";"], "ground_truth": ["const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";"], "File": "X86TargetTransformInfo100", "Func": "areFunctionArgsABICompatible", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10838, "Length": 30, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrdq_gather_base_z_sv2di", "(", "__addr", ",", "__offset", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrdq_gather_base_z_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10839, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TREE_READONLY", "(", "decl", ")", "&&", "!", "TARGET_SDATA_NONE", ")", "{", "int", "size", "=", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "size", "<=", "g_switch_value", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "m32r3", "Func": "m32r_in_small_data_p", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10840, "Length": 41, "Cover_Rate": 0.3037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "false", ";", "if", "(", "!", "TLI", ".", "hasStandaloneRem", "(", "VT", ")", ")", "{", "return", "false", ";", "}", "RTLIB", "::", "Libcall", "LC", "=", "RTLIB", "::", "UNKNOWN_LIBCALL", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I8", ":", "RTLIB", "::", "UREM_I8", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I16", ":", "RTLIB", "::", "UREM_I16", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I32", ":", "RTLIB", "::", "UREM_I32", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I64", ":", "RTLIB", "::", "UREM_I64", ";"], "ground_truth": ["else", "if", "(", "VT", "==", "<STR_LIT>", ")", "LC", "=", "isSigned", "?", "RTLIB", "::", "SREM_I128", ":", "RTLIB", "::", "UREM_I128", ";"], "File": "ARMFastISel (2)2", "Func": "SelectRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10841, "Length": 131, "Cover_Rate": 0.6968085106382979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerLabelRef", "(", "SDValue", "HiPart", ",", "SDValue", "LoPart", ",", "bool", "isPIC", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "PtrVT", "=", "HiPart", ".", "getValueType", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "SDLoc", "DL", "(", "HiPart", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "HiPart", ",", "Zero", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "LoPart", ",", "Zero", ")", ";", "if", "(", "isPIC", ")", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ",", "Hi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Hi", ",", "Lo", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerLabelRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10842, "Length": 127, "Cover_Rate": 0.9202898550724637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler39", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10843, "Length": 17, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is64Bit", "=", "Subtarget", ".", "is64Bit", "(", ")", ";", "MVT", "SPTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", ";", "if", "(", "!", "Lower", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "unsigned", "SPReg", "=", "TLI", ".", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "assert", "(", "SPReg", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlign", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "if", "(", "Align", ">", "StackAlign", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Result", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", ",", "dl", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Result", ")", ";", "}", "else", "if", "(", "SplitStack", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "const", "auto", "&", "A", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "A", ".", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "SPTy", ")", ";", "Register", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "}", "else", "{", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Chain", ",", "Size", ")", ";", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "setHasWinAlloca", "(", "true", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "Register", "SPReg", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "SPTy", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Align", ")", "{"], "File": "X86ISelLowering (2)7", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10844, "Length": 390, "Cover_Rate": 0.5918057663125948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Form", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Binary", "|=", "encodeVFPRm", "(", "MI", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Binary", "|=", "encodeVFPRd", "(", "MI", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "if", "(", "Form", "==", "<STR_LIT>", ")", "Binary", "|=", "encodeVFPRn", "(", "MI", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Form", "==", "<STR_LIT>", ")", "Binary", "|=", "encodeVFPRm", "(", "MI", ",", "<NUM_LIT>", ")", ";", "emitWordLE", "(", "Binary", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitVFPConversionInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10845, "Length": 95, "Cover_Rate": 0.40948275862068967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Name", ",", "NameLoc", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "MSP430AsmParser14", "Func": "ParseInstruction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10846, "Length": 71, "Cover_Rate": 0.3497536945812808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "std", "::", "pair", "<", "const", "char", "*", ",", "RTLIB", "::", "Libcall", ">", "NameLibcalls", "[", "]", "=", "{", "}", ";", "for", "(", "const", "auto", "&", "NameLibcall", ":", "NameLibcalls", ")", "{"], "ground_truth": ["if", "(", "NameLibcall", ".", "first", "!=", "nullptr", "&&", "RuntimeLibcallSignatures", "->", "Table", "[", "NameLibcall", ".", "second", "]", "!=", "unsupported", ")", "{"], "File": "WebAssemblyRuntimeLibcallSignatures", "Func": "StaticLibcallNameMap", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10847, "Length": 51, "Cover_Rate": 0.5730337078651685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARCSubtarget", "Func": "ARCSubtarget", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10848, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>", ")", ";", "if", "(", "Val", "!=", "nullptr", "&&", "!", "isSupportedReturnType", "(", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "RetInfos", ";", "ArgInfo", "ArgRetInfo", "(", "VRegs", ",", "*", "Val", ",", "<NUM_LIT>", ")", ";", "setArgFlags", "(", "ArgRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "ArgRetInfo", ",", "RetInfos", ",", "DL", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "<ISA_LIT>OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ")", ";", "std", "::", "string", "FuncName", "=", "F", ".", "getName", "(", ")", ".", "str", "(", ")", ";"], "ground_truth": ["<ISA_LIT>OutgoingValueAssigner", "Assigner", "(", "TLI", ".", "CCAssignFnForReturn", "(", ")", ",", "FuncName", ".", "c_str", "(", ")", ",", "true", ")", ";"], "File": "MipsCallLowering (2)", "Func": "lowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10849, "Length": 220, "Cover_Rate": 0.7432432432432432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{"], "ground_truth": ["OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";"], "File": "TPCInstPrinter", "Func": "printRegName", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10850, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtpq_m_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtpq_x_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10851, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_PLT", ",", "<STR_LIT>", "}", ",", "{", "MO_PIC_FLAG", ",", "<STR_LIT>", "}", ",", "{", "MO_PCREL_FLAG", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo17", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10852, "Length": 43, "Cover_Rate": 0.6515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ix86_function_regparm", "(", "TREE_TYPE", "(", "function", ")", ",", "function", ")", "<", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "vcall_offset", ")", "return", "false", ";"], "ground_truth": ["if", "(", "flag_pic", "&&", "!", "(", "*", "targetm", ".", "binds_local_p", ")", "(", "function", ")", ")", "return", "false", ";"], "File": "i3863", "Func": "x86_can_output_mi_thunk", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10853, "Length": 42, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";", "MI", ".", "RemoveOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "if", "(", "!", "HII", ".", "isValidOffset", "(", "Opc", ",", "RealOffset", ",", "this", ")", ")", "{", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "TmpR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MB", ",", "II", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpR", ")", ".", "addReg", "(", "BP", ")", ".", "addImm", "(", "RealOffset", ")", ";", "BP", "=", "TmpR", ";", "RealOffset", "=", "<NUM_LIT>", ";", "IsKill", "=", "true", ";", "}", "MI", ".", "getOperand", "(", "FIOp", ")", ".", "ChangeToRegister", "(", "BP", ",", "false", ",", "false", ",", "IsKill", ")", ";", "MI", ".", "getOperand", "(", "FIOp", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "RealOffset", ")", ";"], "ground_truth": ["}"], "File": "HexagonRegisterInfo33", "Func": "eliminateFrameIndex", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10854, "Length": 162, "Cover_Rate": 0.4602272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ShouldXformToMOVHLPS", "(", "ShuffleVectorSDNode", "*", "Op", ")", "{", "if", "(", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Op", "->", "getMaskElt", "(", "i", ")", ",", "i", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Op", "->", "getMaskElt", "(", "i", ")", ",", "i", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "ShouldXformToMOVHLPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10855, "Length": 103, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MRI", "=", "*", "MIRBuilder", ".", "getMRI", "(", ")", ";", "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "Dst", ")", ";", "unsigned", "Size", ";", "if", "(", "const", "auto", "*", "RC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ")", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "RC", ")", ";", "else", "Size", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "Opc", "=", "OpcTable", "[", "Size", "==", "<NUM_LIT>", "]", ";", "auto", "CSINC", "=", "MIRBuilder", ".", "buildInstr", "(", "Opc", ",", "{", "Dst", "}", ",", "{", "Src1", ",", "Src2", "}", ")", ".", "addImm", "(", "Pred", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "CSINC", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["return", "&", "*", "CSINC", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitCSINC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10856, "Length": 143, "Cover_Rate": 0.8218390804597702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "!", "isa", "<", "ConstantSDNode", ">", "(", "Y", ")", "&&", "hasAndNotCompare", "(", "Y", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "hasSSE1", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";"], "File": "X86ISelLowering", "Func": "hasAndNot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10857, "Length": 44, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Limit", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Limit", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Limit", "=", "<NUM_LIT>", ";", "break", ";", "}", "for", "(", "unsigned", "i", "=", "SIndex", "+", "<NUM_LIT>", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "TRI", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isNotVFP", "&&", "RegNum", ">", "PRegNum", ")", "||", "(", "(", "Count", "<", "Limit", ")", "&&", "RegNum", "==", "PRegNum", "+", "<NUM_LIT>", ")", ")", "&&", "(", "!", "STI", "->", "isSwift", "(", ")", "||", "isNotVFP", "||", "Count", "!=", "<NUM_LIT>", "||", "!", "(", "PRegNum", "&", "<NUM_LIT>", ")", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "++", "Count", ";", "}", "else", "{", "BaseKill", "=", "Loc", "->", "killsRegister", "(", "Base", ")", ";", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "return", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "MemOps", "[", "insertAfter", "]", ".", "Position", ")", "{", "insertAfter", "=", "i", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer69", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10858, "Length": 281, "Cover_Rate": 0.5520628683693517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovzxdq128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtepu32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10859, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isHWFalseValue", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "{", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "}"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{"], "File": "AMDGPUISelLowering1", "Func": "isHWFalseValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10860, "Length": 52, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "VT", "==", "XLenVT", ")", "{", "auto", "*", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "XLenVT", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "}"], "ground_truth": ["if", "(", "Opcode", "==", "<STR_LIT>", ")", "{"], "File": "RISCVISelDAGToDAG33", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10861, "Length": 129, "Cover_Rate": 0.5139442231075697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "T", "=", "DAG", ".", "getTargetConstantPool", "(", "CPN", "->", "getConstVal", "(", ")", ",", "ValTy", ",", "Align", ",", "Offset", ",", "TF", ")", ";", "assert", "(", "cast", "<", "ConstantPoolSDNode", ">", "(", "T", ")", "->", "getTargetFlags", "(", ")", "==", "TF", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "IsPositionIndependent", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "ValTy", ",", "T", ")", ";"], "File": "HexagonISelLowering114", "Func": "LowerConstantPool", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10862, "Length": 62, "Cover_Rate": 0.33695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "MatchOperand_NoMatch", ";", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "{", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "||", "Value", "<", "MinVal", "||", "Value", ">", "MaxVal", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";", "Out", ".", "EmitLabel", "(", "Sym", ")", ";", "const", "MCExpr", "*", "Base", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "Value", "==", "<NUM_LIT>", "?", "Base", ":", "MCBinaryExpr", "::", "CreateAdd", "(", "Base", ",", "Expr", ",", "Ctx", ")", ";", "}", "SMLoc", "EndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "createImm", "(", "Expr", ",", "StartLoc", ",", "EndLoc", ")", ")", ";"], "File": "SystemZAsmParser3", "Func": "parsePCRel", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10863, "Length": 161, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Relaxable", "=", "false", ";", "if", "(", "llvm", "::", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "*", "MCII", ",", "HMI", ")", "==", "<STR_LIT>", "||", "(", "llvm", "::", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "*", "MCII", ",", "HMI", ")", "==", "<STR_LIT>", "&&", "MCID", ".", "isBranch", "(", ")", ")", "||", "(", "llvm", "::", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "*", "MCII", ",", "HMI", ")", "==", "<STR_LIT>", "&&", "MCID", ".", "isBranch", "(", ")", ")", "||", "(", "llvm", "::", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "*", "MCII", ",", "HMI", ")", "==", "<STR_LIT>", "&&", "HMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isExtendable", "(", "*", "MCII", ",", "HMI", ")", ")", "{", "Relaxable", "=", "true", ";", "MCOperand", "const", "&", "Operand", "=", "HMI", ".", "getOperand", "(", "<ISA_LIT>MCInstrInfo", "::", "getExtendableOp", "(", "*", "MCII", ",", "HMI", ")", ")", ";"], "ground_truth": ["if", "(", "<ISA_LIT>MCInstrInfo", "::", "mustNotExtend", "(", "*", "Operand", ".", "getExpr", "(", ")", ")", ")", "Relaxable", "=", "false", ";"], "File": "HexagonAsmBackend1", "Func": "isInstRelaxable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10864, "Length": 144, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SOff", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "SOff", "->", "getReg", "(", ")", ")", ")", ")", "{", "Register", "SGPR", "=", "readlaneVGPRToSGPR", "(", "SOff", "->", "getReg", "(", ")", ",", "MI", ",", "MRI", ")", ";", "SOff", "->", "setReg", "(", "SGPR", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "legalizeOperandsSMRD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10865, "Length": 47, "Cover_Rate": 0.34057971014492755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "return", ";", "}"], "ground_truth": ["unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10866, "Length": 38, "Cover_Rate": 0.31932773109243695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>BranchSelectionPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MSP430TargetMachine11", "Func": "addPreEmitPass", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10867, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VerboseAsm", ")", "{", "O", ".", "PadToColumn", "(", "MAI", "->", "getCommentColumn", "(", ")", ")", ";", "O", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";", "WriteAsOperand", "(", "O", ",", "FP", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10868, "Length": 37, "Cover_Rate": 0.4567901234567901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "XCoreSubtarget", "Func": "XCoreSubtarget", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10869, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createSgxMCPass", "(", ")", "{"], "ground_truth": ["return", "new", "SgxMCPasses", "(", ")", ";"], "File": "SgxMCPasses", "Func": "createSgxMCPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10870, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "uint32_t", "SMRDmemriEncode", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeEmitter", "Func": "SMRDmemriEncode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10871, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Val", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "(", "uint64_t", ")", "(", "(", "INT64_C", "(", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ">>", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "(", "(", "uint64_t", ")", "INT64_C", "(", "-", "<NUM_LIT>", ")", ">>", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";"], "File": "VE1", "Func": "mimm2Val", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10872, "Length": 49, "Cover_Rate": 0.7205882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "}", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "assert", "(", "VA", ".", "getValVT", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "index", "=", "ArgLocs", "[", "i", "]", ".", "getValNo", "(", ")", ";", "if", "(", "index", "!=", "lastInsIndex", ")", "{", "<STR_LIT>", "Flags", "=", "Ins", "[", "index", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "CurByValIndex", "=", "CCInfo", ".", "getInRegsParamsProcessed", "(", ")", ";", "ByValStoreOffset", "=", "RoundUpToAlignment", "(", "ByValStoreOffset", ",", "Flags", ".", "getByValAlign", "(", ")", ")", ";", "int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CurOrigArg", ",", "CurByValIndex", ",", "Ins", "[", "VA", ".", "getValNo", "(", ")", "]", ".", "PartOffset", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Flags", ".", "getByValSize", "(", ")", ",", "true", ",", "ByValStoreOffset", ",", "TotalArgRegsSaveSize", ")", ";", "ByValStoreOffset", "+=", "Flags", ".", "getByValSize", "(", ")", ";", "ByValStoreOffset", "=", "std", "::", "min", "(", "ByValStoreOffset", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ")", ";", "CCInfo", ".", "nextInRegsParam", "(", ")", ";", "}", "else", "{", "unsigned", "FIOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "FIOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "lastInsIndex", "=", "index", ";", "}", "}", "}", "if", "(", "isVarArg", ")", "VarArgStyleRegisters", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "TotalArgRegsSaveSize", ")", ";"], "ground_truth": ["AFI", "->", "setArgumentStackSize", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", ";"], "File": "ARMISelLowering (2)4", "Func": "LowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10873, "Length": 509, "Cover_Rate": 0.3818454613653413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "inserted", "=", "false", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "inserted", "=", "RegDefs", ".", "insert", "(", "reg", ")", ".", "second", ";", "else", "if", "(", "MO", ".", "isUse", "(", ")", ")", "inserted", "=", "RegUses", ".", "insert", "(", "reg", ")", ".", "second", ";", "if", "(", "inserted", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "reg", ",", "*", "PDSF", ".", "TRI", ")", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PatmosDelaySlotFiller1", "Func": "insertDefsUses", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10874, "Length": 80, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasInlineStackProbe", "(", "MF", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "MF", ".", "getFunction", "(", ")", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "isOSWindows", "(", ")", "||", "Subtarget", ".", "isTargetMachO", "(", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)5", "Func": "getStackProbeSymbolName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10875, "Length": 68, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psrlw", "(", "(", "__v4hi", ")", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_srli_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10876, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Args", ";", "if", "(", "IsCall", ")", "{", "parseExternFuncCallArgs", "(", "*", "Outs", ",", "Args", ")", ";", "}", "else", "{", "assert", "(", "F", "!=", "nullptr", "&&", "<STR_LIT>", ")", ";", "parseFunctionArgs", "(", "*", "Ins", ",", "Args", ")", ";", "}", "unsigned", "RegsLeft", "=", "array_lengthof", "(", "RegList8", ")", ",", "ValNo", "=", "<NUM_LIT>", ";", "bool", "UsesStack", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "pos", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "Args", "[", "i", "]", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "continue", ";", "MVT", "LocVT", "=", "(", "IsCall", ")", "?", "(", "*", "Outs", ")", "[", "pos", "]", ".", "VT", ":", "(", "*", "Ins", ")", "[", "pos", "]", ".", "VT", ";", "if", "(", "!", "UsesStack", "&&", "(", "Size", "<=", "RegsLeft", ")", ")", "{", "const", "MCPhysReg", "*", "RegList", "=", "(", "LocVT", "==", "<STR_LIT>", ")", "?", "RegList16", ":", "RegList8", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "!=", "Size", ";", "++", "j", ")", "{", "unsigned", "Reg", "=", "CCInfo", ".", "AllocateReg", "(", "ArrayRef", "<", "MCPhysReg", ">", "(", "RegList", ",", "array_lengthof", "(", "RegList8", ")", ")", ")", ";", "CCInfo", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", "++", ",", "LocVT", ",", "Reg", ",", "LocVT", ",", "CCValAssign", "::", "Full", ")", ")", ";", "--", "RegsLeft", ";"], "ground_truth": ["}"], "File": "AVRISelLowering", "Func": "analyzeStandardArguments", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10877, "Length": 223, "Cover_Rate": 0.41838649155722324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "<STR_LIT>", "]", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "Info", "=", "<STR_LIT>", "<STR_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMMCTargetDesc (2)", "Func": "getITDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10878, "Length": 50, "Cover_Rate": 0.684931506849315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "MaskInst", ";", "MaskInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MaskInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "AddrReg", ")", ")", ";"], "File": "MipsNaClELFStreamer13", "Func": "emitMask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10879, "Length": 22, "Cover_Rate": 0.3013698630136986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8_t", ")", "__builtin_aarch64_uqmovnhi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqmovnh_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10880, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "ground_truth": ["++", "MCNumFixups", ";"], "File": "AArch64MCCodeEmitter (2)", "Func": "getCondBranchTargetOpValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10881, "Length": 48, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "True", ",", "False", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "}", "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "False", ")", ";", "}", "switch", "(", "CCOpcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CCOpcode", "=", "<STR_LIT>", "(", "CCOpcode", ",", "CompareVT", "==", "<STR_LIT>", ")", ";", "Temp", "=", "True", ";", "True", "=", "False", ";", "False", "=", "Temp", ";", "break", ";", "default", ":", "break", ";", "}", "SDValue", "SelectNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "Cond", ",", "Zero", ",", "True", ",", "False", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SelectNode", ")", ";", "}", "SDValue", "HWTrue", ",", "HWFalse", ";", "if", "(", "CompareVT", "==", "<STR_LIT>", ")", "{", "HWTrue", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "HWFalse", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "}", "else", "if", "(", "CompareVT", "==", "<STR_LIT>", ")", "{", "HWTrue", "=", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "HWFalse", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "CompareVT", ")", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "R600ISelLowering70", "Func": "LowerSELECT_CC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10882, "Length": 271, "Cover_Rate": 0.33959899749373434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_crc_builtin_data", ")", ";", "++", "i", ")", "{", "aarch64_crc_builtin_datum", "*", "d", "=", "&", "aarch64_crc_builtin_data", "[", "i", "]", ";", "tree", "argtype", "=", "aarch64_simd_builtin_std_type", "(", "d", "->", "mode", ",", "qualifier_unsigned", ")", ";"], "ground_truth": ["tree", "ftype", "=", "build_function_type_list", "(", "usi_type", ",", "usi_type", ",", "argtype", ",", "NULL_TREE", ")", ";"], "File": "aarch64-builtins2", "Func": "aarch64_init_crc32_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10883, "Length": 59, "Cover_Rate": 0.5462962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerRETURNADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10884, "Length": 66, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pInst", "=", "nullptr", ";", "}", "else", "{", "flushPendingLabels", "(", "Out", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmInstCompress", "Func": "flushInstUncompressed", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10885, "Length": 22, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "NyuziDisassembler", "Func": "readInstruction32", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10886, "Length": 44, "Cover_Rate": 0.5057471264367817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "<ISA_LIT>32FunctionMask", "[", "functionIndex", "]", ")", "{", "case", "'1'", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "'.'", ":", "doneUsingMask", "=", "true", ";", "break", ";", "default", ":", "break", ";", "}", "functionIndex", "++", ";", "}", "}", "else", "{", "if", "(", "needsFP", "(", "F", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "return", "modified", ";"], "ground_truth": ["}"], "File": "MipsOs161", "Func": "runOnModule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10887, "Length": 124, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", ";", "}", "else", "if", "(", "IS_VTX", "(", "Desc", ")", ")", "{", "uint64_t", "InstWord01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "InstWord2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ")", "{", "InstWord2", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}", "Emit", "(", "InstWord01", ",", "OS", ")", ";", "Emit", "(", "InstWord2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "<NUM_LIT>", ",", "OS", ")", ";", "}", "else", "if", "(", "IS_TEX", "(", "Desc", ")", ")", "{", "int64_t", "Sampler", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "SrcSelect", "[", "<NUM_LIT>", "]", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "}", ";", "int64_t", "Offsets", "[", "<NUM_LIT>", "]", "=", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", "}", ";", "uint64_t", "Word01", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "uint32_t", "Word2", "=", "Sampler", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_X", "]", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_Y", "]", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_Z", "]", "<<", "<NUM_LIT>", "|", "SrcSelect", "[", "ELEMENT_W", "]", "<<", "<NUM_LIT>", "|", "Offsets", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Offsets", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", "|", "Offsets", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ";", "Emit", "(", "Word01", ",", "OS", ")", ";", "Emit", "(", "Word2", ",", "OS", ")", ";", "Emit", "(", "(", "uint32_t", ")", "<NUM_LIT>", ",", "OS", ")", ";", "}", "else", "{", "uint64_t", "Inst", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "if", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "&&", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "||", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["uint64_t", "ISAOpCode", "=", "Inst", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "File": "R600MCCodeEmitter22", "Func": "encodeInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10888, "Length": 414, "Cover_Rate": 0.8296593186372746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rclass", "==", "CCREGS", ")", "return", "mode", "==", "BImode", ";", "if", "(", "mode", "==", "PDImode", "||", "mode", "==", "V2PDImode", ")", "return", "regno", "==", "REG_A0", "||", "regno", "==", "REG_A1", ";"], "ground_truth": ["if", "(", "mode", "==", "DImode", ")", "return", "regno", "<", "REG_M3", ";"], "File": "bfin", "Func": "bfin_hard_regno_mode_ok", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 10889, "Length": 41, "Cover_Rate": 0.35964912280701755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "InsNumElts", "=", "InsVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "InsNumElts", ";", "++", "I", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "EltVT", ",", "Ins", ",", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VecVT", ",", "Vec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "IdxVal", "+", "I", ",", "SL", ",", "<STR_LIT>", ")", ")", ";"], "File": "SIISelLowering10", "Func": "lowerINSERT_SUBVECTOR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10890, "Length": 111, "Cover_Rate": 0.5967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Section", "*", "SHAREDUDATASection", "(", ")", "const", "{", "return", "SHAREDUDATASection_", ";"], "ground_truth": ["}"], "File": "PIC16TargetObjectFile1", "Func": "SHAREDUDATASection", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10891, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewLD1", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "NewLD2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "OffsetPtr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "LD", "->", "getAlignment", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLD2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "NewLD1", ",", "NewLD2", ")", ";", "SDValue", "Result", "=", "DCI", ".", "CombineTo", "(", "N", ",", "NewLD1", ",", "NewLD2", ")", ";", "return", "Result", ";", "}", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "InDouble", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "BV", "=", "InDouble", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "BVSwap", "=", "BV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "while", "(", "(", "BV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "BV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "BV", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "BV", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "BVSwap", "=", "BV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "BV", "=", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "BV", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Offset", "=", "InDouble", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "BV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "Offset", ")", ";", "SDValue", "Op1", "=", "BV", ".", "getOperand", "(", "Offset", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", "&&", "BVSwap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "return", "DCI", ".", "DAG", ".", "getMergeValues", "(", "{", "Op0", ",", "Op1", "}", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "SDValue", "Op0", ",", "Op1", ";", "while", "(", "BV", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "isa", "<", "ConstantSDNode", ">", "(", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "PerformVMOVRRDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10892, "Length": 423, "Cover_Rate": 0.5810439560439561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";"], "ground_truth": ["}"], "File": "X86ISelLowering129", "Func": "combineAndnp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10893, "Length": 154, "Cover_Rate": 0.6754385964912281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ",", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "return", "CCMatch", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";", "}", "assert", "(", "(", "!", "isVarArg", "||", "CalleeCC", "==", "CallingConv", "::", "C", ")", "&&", "<STR_LIT>", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "true", ")", ")", ";", "for", "(", "const", "CCValAssign", "&", "ArgLoc", ":", "ArgLocs", ")", "if", "(", "!", "ArgLoc", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ",", "CCAssignFnForCall", "(", "CallerCC", ",", "isVarArg", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CCMatch", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "Subtarget", "->", "hasCustomCallingConv", "(", ")", ")", "{", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF", ",", "&", "CallerPreserved", ")", ";", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF", ",", "&", "CalleePreserved", ")", ";", "}", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "true", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "isVarArg", ")", ")", ";", "const", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["if", "(", "llvm", "::", "any_of", "(", "ArgLocs", ",", "[", "]", "(", "CCValAssign", "&", "A", ")", "{"], "File": "AArch64ISelLowering (2)2", "Func": "isEligibleForTailCallOptimization", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10894, "Length": 390, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getCPUDirective", "(", ")", ";", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "CurSlots", "==", "<NUM_LIT>", ")", "{", "CurGroup", ".", "clear", "(", ")", ";", "CurSlots", "=", "CurBranches", "=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCHazardRecognizers20", "Func": "EmitNoop", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10895, "Length": 63, "Cover_Rate": 0.7590361445783133, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb1", ")", "return", "false", ";", "const", "MachineOperand", "&", "BaseOP", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "BaseOP", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "BaseOP", ".", "isKill", "(", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "Base", ")", "return", "false", ";", "int", "Bytes", "=", "getLSMultipleTransferSize", "(", "MI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "<STR_LIT>", "Mode", "=", "getLoadStoreMultipleSubMode", "(", "Opcode", ")", ";", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Mode", "==", "<STR_LIT>", "&&", "Offset", "==", "-", "Bytes", ")", "{", "Mode", "=", "<STR_LIT>", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "Bytes", ")", "&&", "(", "(", "Mode", "!=", "<STR_LIT>", "&&", "Mode", "!=", "<STR_LIT>", ")", "||", "Offset", "!=", "-", "Bytes", ")", ")", "{"], "ground_truth": ["if", "(", "!", "STI", "->", "hasMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10896, "Length": 270, "Cover_Rate": 0.536779324055666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SPUTargetMachine9", "Func": "addInstSelector", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10897, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "auto", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "addAllocaAdjustInst", "(", "MI", ")", ";", "return", "BB", ";", "}"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10898, "Length": 54, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasArgumentDef", "(", "unsigned", "Reg", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{"], "ground_truth": ["for", "(", "const", "auto", "&", "Def", ":", "MRI", ".", "def_instructions", "(", "Reg", ")", ")", "if", "(", "<STR_LIT>", "(", "Def", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "File": "WebAssemblyFixIrreducibleControlFlow9", "Func": "hasArgumentDef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10899, "Length": 41, "Cover_Rate": 0.8723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "createTargetRegisterAllocator", "(", "bool", "Optimized", ")", "override", "{", "return", "createGreedyRegisterAllocator", "(", ")", ";"], "ground_truth": ["}"], "File": "TPCTargetMachine", "Func": "createTargetRegisterAllocator", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10900, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "ReverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Cond", ".", "front", "(", ")", "=", "MachineOperand", "::", "CreateImm", "(", "!", "Cond", ".", "front", "(", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyInstrInfo (2)", "Func": "ReverseBranchCondition", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10901, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_mul", "(", "vec_double2", "a", ",", "vec_double2", "b", ")", "{"], "ground_truth": ["return", "(", "(", "vec_double2", ")", "(", "si_dfm", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "qword", ")", "(", "b", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_mul", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10902, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitARM64WinCFIContext", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer2", "Func": "emitARM64WinCFIContext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10903, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>EarlyIfConversion", "::", "usesUndefVReg", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "for", "(", "ConstMIOperands", "MO", "(", "MI", ")", ";", "MO", ".", "isValid", "(", ")", ";", "++", "MO", ")", "{", "if", "(", "!", "MO", "->", "isReg", "(", ")", "||", "!", "MO", "->", "isUse", "(", ")", ")", "continue", ";"], "ground_truth": ["unsigned", "R", "=", "MO", "->", "getReg", "(", ")", ";"], "File": "HexagonEarlyIfConv (2)", "Func": "usesUndefVReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10904, "Length": 57, "Cover_Rate": 0.5480769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ">>", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeMemEVA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10905, "Length": 93, "Cover_Rate": 0.6241610738255033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_CODE", "(", "c", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "c", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_OFF", "||", "XINT", "(", "c", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_IE", ")", ")", "||", "(", "GET_CODE", "(", "c", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "c", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "XEXP", "(", "c", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS_OFF", "||", "XINT", "(", "XEXP", "(", "c", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "ARC_UNSPEC_GOTOFFPC", ")", ")", ")", "{", "arc_output_pic_addr_const", "(", "file", ",", "c", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "c", ")", "==", "PLUS", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "c", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "c", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ";"], "ground_truth": ["output_address", "(", "VOIDmode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";"], "File": "arc6", "Func": "arc_print_operand_address", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10906, "Length": 147, "Cover_Rate": 0.3475177304964539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mapping", "(", "IO", "&", "YamlIO", ",", "<ISA_LIT>FunctionInfo", "&", "MFI", ")", "{", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "CFGStackified", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo1", "Func": "mapping", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10907, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PackedInVT", "=", "getPackedSVEVectorVT", "(", "InVT", ".", "getVectorElementType", "(", ")", ")", ";", "if", "(", "InVT", "!=", "PackedInVT", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PackedInVT", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PackedVT", ",", "Op", ")", ";", "if", "(", "VT", "!=", "PackedVT", ")", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "getSVESafeBitCast", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10908, "Length": 73, "Cover_Rate": 0.3093220338983051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "<<", "ImmOffs", "*", "<NUM_LIT>", ";", "}"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter16", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10909, "Length": 53, "Cover_Rate": 0.42063492063492064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "if", "(", "lowerLongBranch", "(", "MI", ",", "OutMI", ")", ")", "return", ";"], "ground_truth": ["OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "File": "MipsMCInstLower14", "Func": "Lower", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10910, "Length": 38, "Cover_Rate": 0.4935064935064935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshrq_n_s32", "(", "int32x4_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vshrs_nv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshrq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10911, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>Subtarget", "::", "O64", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>Subtarget", "::", "N32", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>Subtarget", "::", "N64", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>Subtarget", "::", "EABI", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmPrinter19", "Func": "getCurrentABIString", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10912, "Length": 42, "Cover_Rate": 0.5753424657534246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{"], "ground_truth": ["case", "<ISA_LIT>Subtarget", "::", "O32", ":", "return", "<STR_LIT>", ";"], "File": "Cpu0AsmPrinter1", "Func": "getCurrentABIString", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10913, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Br", ".", "UncondBr", ")", ")", ".", "addMBB", "(", "DestBB", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "ground_truth": ["unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "Br", ".", "UncondBr", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10914, "Length": 218, "Cover_Rate": 0.40370370370370373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtmq_x_u32_f32", "(", "float32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcvtmq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtmq_x_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10915, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";", "Mem", ".", "Base", "->", "print", "(", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "*", "Mem", ".", "Off", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RegisterIndex", ":", "OS", "<<", "<STR_LIT>", "<<", "RegIdx", ".", "Index", "<<", "<STR_LIT>", "<<", "RegIdx", ".", "Kind", "<<", "<STR_LIT>", "<<", "StringRef", "(", "RegIdx", ".", "Tok", ".", "Data", ",", "RegIdx", ".", "Tok", ".", "Length", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "getToken", "(", ")", ";", "break", ";", "case", "k_RegList", ":", "OS", "<<", "<STR_LIT>", ";", "for", "(", "auto", "Reg", ":", "(", "*", "RegList", ".", "List", ")", ")", "OS", "<<", "Reg", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RegPair", ":", "OS", "<<", "<STR_LIT>", "<<", "RegIdx", ".", "Index", "<<", "<STR_LIT>", "<<", "RegIdx", ".", "Index", "+", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "MipsAsmParser104", "Func": "print", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10916, "Length": 134, "Cover_Rate": 0.7745664739884393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LoadStoreOptimizer", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer14", "Func": "createSILoadStoreOptimizerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10917, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "break", ";", "--", "I", ";", "TargetInstrDesc", "desc", "=", "I", "->", "getDesc", "(", ")", ";", "if", "(", "desc", ".", "hasDelaySlot", "(", ")", "||", "desc", ".", "isBranch", "(", ")", "||", "isDelayFiller", "(", "MBB", ",", "I", ")", "||", "desc", ".", "isCall", "(", ")", "||", "desc", ".", "isReturn", "(", ")", "||", "desc", ".", "isBarrier", "(", ")", "||", "desc", ".", "hasUnmodeledSideEffects", "(", ")", ")", "break", ";", "if", "(", "hasImmInstruction", "(", "I", ")", "||", "delayHasHazard", "(", "I", ",", "slot", ")", ")", "continue", ";", "return", "I", ";", "}"], "ground_truth": ["return", "MBB", ".", "end", "(", ")", ";"], "File": "MBlazeDelaySlotFiller3", "Func": "findDelayInstr", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10918, "Length": 98, "Cover_Rate": 0.7716535433070866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__builtin_neon_vdup_lanev16qi", "(", "(", "int8x8_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdupq_lane_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10919, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "__builtin_neon_vextdi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vext_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10920, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "symRef", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "SRVK", "==", "MCSymbolRefExpr", "::", "VK_TLSLDM", ")", "{", "LEA", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "symRef", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "LEA", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "symRef", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "EmitAndCountInstruction", "(", "LEA", ")", ";", "if", "(", "needsPadding", ")", "{", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86MCInstLower119", "Func": "LowerTlsAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10921, "Length": 255, "Cover_Rate": 0.46195652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasAvailableExternallyLinkage", "(", ")", ";", "if", "(", "GV", "->", "hasHiddenVisibility", "(", ")", "&&", "(", "!", "isDecl", "&&", "!", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "isStatic", "&&", "(", "isDecl", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", ";"], "File": "ARMSubtarget34", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10922, "Length": 52, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "create<ISA_LIT>LateCodeGenPreparePass", "(", ")", ")", ";", "if", "(", "EnableAtomicOptimizations", ")", "{", "addPass", "(", "create<ISA_LIT>AtomicOptimizerPass", "(", ")", ")", ";", "}", "addPass", "(", "&", "<ISA_LIT>UnifyDivergentExitNodesID", ")", ";", "if", "(", "!", "LateCFGStructurize", ")", "{"], "ground_truth": ["if", "(", "EnableStructurizerWorkarounds", ")", "{"], "File": "AMDGPUTargetMachine10", "Func": "addPreISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10923, "Length": 50, "Cover_Rate": 0.4424778761061947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsertNOPLoad", "=", "false", ";", "FixFSMULD", "=", "false", ";", "ReplaceFMULS", "=", "false", ";", "FixAllFDIVSQRT", "=", "false", ";", "DetectRoundChange", "=", "false", ";", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "(", "Is64Bit", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "!", "IsV9", ")", "UsePopc", "=", "false", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "SparcSubtarget10", "Func": "initializeSubtargetDependencies", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10924, "Length": 66, "Cover_Rate": 0.5546218487394958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "InArgFIRange", "(", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "OutArgFIRange", "(", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "GPFI", "(", "<NUM_LIT>", ")", ",", "DynAllocFI", "(", "<NUM_LIT>", ")", ",", "MaxCallFrameSize", "(", "<NUM_LIT>", ")", ",", "EmitNOAT", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "Cpu0MachineFunction1", "Func": "Cpu0FunctionInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10925, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{", "if", "(", "Kind", "!=", "TTI", "::", "SK_Reverse", "&&", "Kind", "!=", "TTI", "::", "SK_Alternate", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "if", "(", "Kind", "==", "TTI", "::", "SK_Reverse", ")", "{", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "NEONShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "return", "LT", ".", "first", "*", "NEONShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "if", "(", "Kind", "==", "TTI", "::", "SK_Alternate", ")", "{", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "NEONAltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Tp", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONAltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";"], "ground_truth": ["if", "(", "Idx", "==", "-", "<NUM_LIT>", ")", "return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "File": "ARMTargetTransformInfo23", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10926, "Length": 345, "Cover_Rate": 0.7683741648106904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "for_return", "!=", "<NUM_LIT>", "||", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "||", "COMPLEX_MODE_P", "(", "mode", ")", "||", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", ")", "return", "mode", ";", "return", "SImode", ";"], "ground_truth": ["}"], "File": "rx2", "Func": "rx_promote_function_mode", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10927, "Length": 32, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LookupHelper", "=", "true", ";", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "<ISA_LIT>16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "S", "->", "getSymbol", "(", ")", "}", ";", "if", "(", "std", "::", "binary_search", "(", "std", "::", "begin", "(", "HardFloatLibCalls", ")", ",", "std", "::", "end", "(", "HardFloatLibCalls", ")", ",", "Find", ")", ")", "LookupHelper", "=", "false", ";", "else", "{", "const", "char", "*", "Symbol", "=", "S", "->", "getSymbol", "(", ")", ";", "<ISA_LIT>16IntrinsicHelperType", "IntrinsicFind", "=", "{", "Symbol", ",", "<STR_LIT>", "}", ";", "const", "<STR_LIT>", "*", "Signature", "=", "<STR_LIT>", "(", "Symbol", ")", ";", "if", "(", "!", "IsPICCall", "&&", "(", "Signature", "&&", "(", "FuncInfo", "->", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "FuncInfo", "->", "StubsNeeded", ".", "end", "(", ")", ")", ")", ")", "{", "FuncInfo", "->", "StubsNeeded", "[", "Symbol", "]", "=", "Signature", ";", "if", "(", "<NUM_LIT>", "||", "(", "Signature", "->", "RetSig", "!=", "<STR_LIT>", ")", ")", "FuncInfo", "->", "setSaveS2", "(", ")", ";", "}", "const", "<ISA_LIT>16IntrinsicHelperType", "*", "Helper", "=", "std", "::", "lower_bound", "(", "std", "::", "begin", "(", "<ISA_LIT>16IntrinsicHelper", ")", ",", "std", "::", "end", "(", "<ISA_LIT>16IntrinsicHelper", ")", ",", "IntrinsicFind", ")", ";", "if", "(", "Helper", "!=", "std", "::", "end", "(", "<ISA_LIT>16IntrinsicHelper", ")", "&&", "*", "Helper", "==", "IntrinsicFind", ")", "{", "<ISA_LIT>16HelperFunction", "=", "Helper", "->", "Helper", ";", "Need<ISA_LIT>16Helper", "=", "true", ";", "LookupHelper", "=", "false", ";", "}", "}", "}", "else", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "<ISA_LIT>16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ".", "data", "(", ")", "}", ";", "if", "(", "std", "::", "binary_search", "(", "std", "::", "begin", "(", "HardFloatLibCalls", ")", ",", "std", "::", "end", "(", "HardFloatLibCalls", ")", ",", "Find", ")", ")", "LookupHelper", "=", "false", ";", "}", "if", "(", "LookupHelper", ")", "<ISA_LIT>16HelperFunction", "=", "get<ISA_LIT>16HelperFunction", "(", "CLI", ".", "RetTy", ",", "CLI", ".", "getArgs", "(", ")", ",", "Need<ISA_LIT>16Helper", ")", ";", "}", "SDValue", "JumpTarget", "=", "Callee", ";", "if", "(", "IsPICCall", "||", "!", "GlobalOrExternal", ")", "{", "unsigned", "V0Reg", "=", "<STR_LIT>", ";", "if", "(", "Need<ISA_LIT>16Helper", ")", "{", "RegsToPass", ".", "push_front", "(", "std", "::", "make_pair", "(", "V0Reg", ",", "Callee", ")", ")", ";"], "ground_truth": ["JumpTarget", "=", "DAG", ".", "getExternalSymbol", "(", "<ISA_LIT>16HelperFunction", ",", "getPointerTy", "(", ")", ")", ";"], "File": "Mips16ISelLowering14", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10928, "Length": 354, "Cover_Rate": 0.6344086021505376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ELF", "::", "R_<ISA_LIT>_32_PCREL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_I", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_PCREL_LO12_S", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GOT_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_TLS_GD_HI20", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_JAL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_JUMP", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_RVC_BRANCH", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>_CALL_PLT", ";", "}", "}", "switch", "(", "Kind", ")", "{", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_1", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_2", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "ELF", "::", "R_<ISA_LIT>_NONE", ";", "case", "FK_Data_4", ":"], "ground_truth": ["if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_32_PCREL", ")", "return", "ELF", "::", "R_<ISA_LIT>_32_PCREL", ";"], "File": "RISCVELFObjectWriter21", "Func": "getRelocType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10929, "Length": 206, "Cover_Rate": 0.40711462450592883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InstSize", "=", "HII", "->", "getSize", "(", "*", "MII", ")", ";", "if", "(", "MII", "->", "isMetaInstruction", "(", ")", ")", "{", "++", "MII", ";", "continue", ";", "}", "if", "(", "isHardwareLoop", "(", "*", "MII", ")", ")", "{", "assert", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "TargetBB", "=", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "Diff", "=", "AbsoluteDifference", "(", "InstOffset", ",", "BlockToInstOffset", "[", "TargetBB", "]", ")", ";", "if", "(", "Diff", ">", "MaxLoopRange", ")", "{", "useExtLoopInstr", "(", "MF", ",", "MII", ")", ";", "MII", "=", "MBB", ".", "erase", "(", "MII", ")", ";", "Changed", "=", "true", ";", "}", "else", "{"], "ground_truth": ["++", "MII", ";"], "File": "HexagonFixupHwLoops18", "Func": "fixupLoopInstrs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 10930, "Length": 112, "Cover_Rate": 0.37966101694915255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "std", "::", "string", "(", "TT", ".", "begin", "(", ")", ",", "TT", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "TT", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "std", "::", "string", "(", "TT", ".", "begin", "(", ")", ",", "TT", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "TT", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "std", "::", "string", "(", "TT", ".", "begin", "(", ")", ",", "TT", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsTargetMachine22", "Func": "getModuleMatchQuality", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10931, "Length": 105, "Cover_Rate": 0.8203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "andcosts", "(", "rtx", "x", ")", "{", "int", "i", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "i", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_SHMEDIA", ")", "{", "if", "(", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "CONST_OK_FOR_I16", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "||", "EXTRA_CONSTRAINT_C16", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "i", "==", "<NUM_LIT>", "||", "i", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "CONST_OK_FOR_K08", "(", "i", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "CONST_OK_FOR_I08", "(", "i", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "sh3", "Func": "andcosts", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10932, "Length": 129, "Cover_Rate": 0.9923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtepi16_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask32", "__M", ",", "__m512i", "__A", ")", "{", "__builtin_ia32_pmovwb512mem_mask", "(", "(", "__v32qi", "*", ")", "__P", ",", "(", "__v32hi", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_cvtepi16_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10933, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_unpackhi_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_unpckhps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_unpackhi_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10934, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshlq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqshlq_sv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqshlq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10935, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MI", ".", "getIterator", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "TRI", "->", "getRegSizeInBits", "(", "Addr", ".", "Base", ".", "LoReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", "||", "Addr", ".", "Base", ".", "LoSubReg", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "TRI", "->", "getRegSizeInBits", "(", "Addr", ".", "Base", ".", "HiReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", "||", "Addr", ".", "Base", ".", "HiSubReg", ")", "&&", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineOperand", "OffsetLo", "=", "createRegOrImm", "(", "static_cast", "<", "int32_t", ">", "(", "Addr", ".", "Offset", ")", ",", "MI", ")", ";", "MachineOperand", "OffsetHi", "=", "createRegOrImm", "(", "static_cast", "<", "int32_t", ">", "(", "Addr", ".", "Offset", ">>", "<NUM_LIT>", ")", ",", "MI", ")", ";", "unsigned", "CarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "DeadCarryReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "DestSub0", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "DestSub1", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "<NUM_LIT>", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", ".", "add", "(", "OffsetLo", ")", ";", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "HiReg", ",", "<NUM_LIT>", ",", "Addr", ".", "Base", ".", "HiSubReg", ")", ".", "add", "(", "OffsetHi", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ";", "(", "void", ")", "HiHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "HiHalf", "->", "dump", "(", ")", ";", ")", ";", "unsigned", "FullDestReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "FullBase", "=", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "(", "void", ")", "FullBase", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "FullBase", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "return", "FullDestReg", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer11", "Func": "computeBase", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10936, "Length": 429, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "MINA32MCTargetDesc", "Func": "createMINA32MCSubtargetInfo", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10937, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "AddrOffset", "=", "<STR_LIT>", "(", "Descl", ".", "TSFlags", ")", ";", "assert", "(", "AddrOffset", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["AddrOffset", "+=", "<STR_LIT>", "(", "Descl", ")", ";"], "File": "X86AvoidStoreForwardingBlocks1", "Func": "getAddrOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10938, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Val", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Val", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Length", "=", "<NUM_LIT>", ",", "Size", "=", "<NUM_LIT>", ",", "Type", "=", "<NUM_LIT>", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "SymRef", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Val", ")", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "SymRef", "->", "getSymbol", "(", ")", ";", "bool", "IsVarDecl", ";", "if", "(", "!", "SemaCallback", "->", "LookupInlineAsmIdentifier", "(", "Sym", ".", "getName", "(", ")", ",", "NULL", ",", "Length", ",", "Size", ",", "Type", ",", "IsVarDecl", ")", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "}", "unsigned", "CVal", ";", "switch", "(", "OpKind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "IOK_LENGTH", ":", "CVal", "=", "Length", ";", "break", ";"], "ground_truth": ["case", "IOK_SIZE", ":", "CVal", "=", "Size", ";", "break", ";"], "File": "X86AsmParser22", "Func": "ParseIntelOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10939, "Length": 130, "Cover_Rate": 0.49808429118773945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "X86AsmBackend (2)", "Func": "getFixupKindInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10940, "Length": 149, "Cover_Rate": 0.9867549668874173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPrefetchName", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Prefetch", "&&", "<STR_LIT>", ")", ";", "return", "StringRef", "(", "Prefetch", ".", "Data", ",", "Prefetch", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "getPrefetchName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10941, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TargetMachine", ")", ":", "SelectionDAGISel", "(", "TargetMachine", ")", "{"], "ground_truth": ["}"], "File": "DLXISelDAGToDAG", "Func": "DLXDAGToDAGISel", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10942, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dim", "=", "UINT_MAX", ";", "switch", "(", "F", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Dim", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Dim", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IdQuery", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Dim", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "Dim", "<=", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "auto", "Node", "=", "Kernel", "->", "getMetadata", "(", "<STR_LIT>", ")", ")", "if", "(", "Node", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "MinSize", "=", "MaxSize", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Node", "->", "getOperand", "(", "Dim", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "AMDGPUSubtarget", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10943, "Length": 134, "Cover_Rate": 0.44666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgtz_s16", "(", "int16x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "(", "__a", ">", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vcgtz_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10944, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "SupportedVectorShiftWithBaseAmnt", "(", "MVT", "VT", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "SupportedVectorShiftWithImm", "(", "VT", ",", "Subtarget", ",", "Opcode", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "SupportedVectorShiftWithBaseAmnt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10945, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "FuncInfo", "->", "isEntryFunction", "(", ")", ")", "{", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(", ")", ":", "Register", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo1", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10946, "Length": 42, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_prefetch", "(", "__P", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "prfchwintrin", "Func": "_m_prefetchw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10947, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";", "return", "IsConstantImm", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "(", "Imm", "!=", "<NUM_LIT>", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser16", "Func": "isUImm6NonZero", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10948, "Length": 39, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "llvm", "::", "isSurface", "(", "*", "GVar", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "llvm", "::", "getSurfaceName", "(", "*", "GVar", ")", "<<", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "GVar", "->", "isDeclaration", "(", ")", ")", "{", "emitPTXGlobalVariable", "(", "GVar", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "llvm", "::", "isSampler", "(", "*", "GVar", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "llvm", "::", "getSamplerName", "(", "*", "GVar", ")", ";", "const", "Constant", "*", "Initializer", "=", "NULL", ";", "if", "(", "GVar", "->", "hasInitializer", "(", ")", ")", "Initializer", "=", "GVar", "->", "getInitializer", "(", ")", ";", "const", "ConstantInt", "*", "CI", "=", "NULL", ";", "if", "(", "Initializer", ")", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Initializer", ")", ";", "if", "(", "CI", ")", "{", "unsigned", "sample", "=", "CI", "->", "getZExtValue", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "addr", "=", "(", "(", "sample", "&", "__CLK_ADDRESS_MASK", ")", ">>", "__CLK_ADDRESS_BASE", ")", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "O", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", ";", "switch", "(", "addr", ")", "{", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>", ";", "switch", "(", "(", "sample", "&", "__CLK_FILTER_MASK", ")", ">>", "__CLK_FILTER_BASE", ")", "{", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "default", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "!", "(", "(", "sample", "&", "__CLK_NORMALIZED_MASK", ")", ">>", "__CLK_NORMALIZED_BASE", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>", ";", "}", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "if", "(", "GVar", "->", "hasPrivateLinkage", "(", ")", ")", "{", "if", "(", "!", "strncmp", "(", "GVar", "->", "getName", "(", ")", ".", "data", "(", ")", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "return", ";", "if", "(", "!", "strncmp", "(", "GVar", "->", "getName", "(", ")", ".", "data", "(", ")", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "return", ";", "if", "(", "GVar", "->", "use_empty", "(", ")", ")", "return", ";", "}", "const", "Function", "*", "demotedFunc", "=", "<NUM_LIT>", ";", "if", "(", "!", "processDemoted", "&&", "canDemoteGlobalVar", "(", "GVar", ",", "demotedFunc", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "GVar", "->", "getName", "(", ")", ".", "str", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "localDecls", ".", "find", "(", "demotedFunc", ")", "!=", "localDecls", ".", "end", "(", ")", ")", "localDecls", "[", "demotedFunc", "]", ".", "push_back", "(", "GVar", ")", ";", "else", "{", "std", "::", "vector", "<", "const", "GlobalVariable", "*", ">", "temp", ";"], "ground_truth": ["temp", ".", "push_back", "(", "GVar", ")", ";"], "File": "NVPTXAsmPrinter10", "Func": "printModuleLevelGV", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10949, "Length": 457, "Cover_Rate": 0.4188817598533456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "P2AsmBackend", "Func": "createP2AsmBackend", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10950, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "{", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_LARGE", ":", "return", "SYMBOL_FORCE_TO_MEM", ";", "case", "AARCH64_CMODEL_TINY_PIC", ":", "case", "AARCH64_CMODEL_TINY", ":", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "case", "AARCH64_CMODEL_SMALL", ":", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "aarch64_cmodel", "==", "AARCH64_CMODEL_LARGE", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "if", "(", "aarch64_tls_symbol_p", "(", "x", ")", ")", "return", "aarch64_classify_tls_symbol", "(", "x", ")", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "||", "INTVAL", "(", "offset", ")", "<", "-", "<NUM_LIT>", "||", "INTVAL", "(", "offset", ")", ">", "<NUM_LIT>", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "||", "!", "IN_RANGE", "(", "INTVAL", "(", "offset", ")", ",", "HOST_WIDE_INT_C", "(", "-", "<NUM_LIT>", ")", ",", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";"], "ground_truth": ["return", "SYMBOL_SMALL_ABSOLUTE", ";"], "File": "aarch642", "Func": "aarch64_classify_symbol", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10951, "Length": 151, "Cover_Rate": 0.7089201877934272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "!", "MI", ".", "allDefsAreDead", "(", ")", ")", "{", "DebugLoc", "Empty", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "DL", "!=", "Empty", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "DL", ".", "getLine", "(", ")", ")", "+", "<STR_LIT>", ",", "false", ")", ";"], "ground_truth": ["else", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";"], "File": "BPFMIChecking", "Func": "checkingIllegalXADD", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10952, "Length": 106, "Cover_Rate": 0.8548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "unsigned", "nonvolatileRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "nonvolatileRegs", ";"], "File": "TMS320C64XRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10953, "Length": 44, "Cover_Rate": 0.7213114754098361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "insert_uses", "(", ")", ";"], "ground_truth": ["}"], "File": "mode-switch-use", "Func": "execute", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10954, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_load_si128", "(", "__m128i", "const", "*", "__P", ")", "{", "return", "*", "__P", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_load_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10955, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", ")", ",", "RegInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "TOYSubtarget1", "Func": "TOYSubtarget", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10956, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "CJGInstrInfo", "Func": "anchor", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10957, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_code_label", "*", "label", ";", "rtx", "x", ";", "bool", "is_armv8_sync", "=", "arm_arch8", "&&", "is_mm_sync", "(", "model", ")", ";", "bool", "use_acquire", "=", "TARGET_HAVE_LDACQ", "&&", "!", "(", "is_mm_relaxed", "(", "model", ")", "||", "is_mm_consume", "(", "model", ")", "||", "is_mm_release", "(", "model", ")", ")", ";", "bool", "use_release", "=", "TARGET_HAVE_LDACQ", "&&", "!", "(", "is_mm_relaxed", "(", "model", ")", "||", "is_mm_consume", "(", "model", ")", "||", "is_mm_acquire", "(", "model", ")", ")", ";", "if", "(", "is_armv8_sync", ")", "use_acquire", "=", "false", ";", "if", "(", "!", "(", "use_acquire", "||", "use_release", ")", ")", "arm_pre_atomic_barrier", "(", "model", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label", "(", "label", ")", ";", "if", "(", "new_out", ")", "new_out", "=", "gen_lowpart", "(", "wmode", ",", "new_out", ")", ";", "if", "(", "old_out", ")", "old_out", "=", "gen_lowpart", "(", "wmode", ",", "old_out", ")", ";", "else", "old_out", "=", "new_out", ";", "value", "=", "simplify_gen_subreg", "(", "wmode", ",", "value", ",", "mode", ",", "<NUM_LIT>", ")", ";", "arm_emit_load_exclusive", "(", "mode", ",", "old_out", ",", "mem", ",", "use_acquire", ")", ";", "switch", "(", "code", ")", "{", "case", "SET", ":", "new_out", "=", "value", ";", "break", ";", "case", "NOT", ":", "x", "=", "gen_rtx_AND", "(", "wmode", ",", "old_out", ",", "value", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "new_out", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "wmode", ",", "new_out", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "new_out", ",", "x", ")", ")", ";", "break", ";", "case", "MINUS", ":", "if", "(", "CONST_INT_P", "(", "value", ")", ")", "{", "value", "=", "GEN_INT", "(", "-", "INTVAL", "(", "value", ")", ")", ";", "code", "=", "PLUS", ";", "}", "case", "PLUS", ":", "if", "(", "mode", "==", "DImode", ")", "{", "emit_move_insn", "(", "new_out", ",", "old_out", ")", ";", "if", "(", "code", "==", "PLUS", ")", "x", "=", "gen_adddi3", "(", "new_out", ",", "new_out", ",", "value", ")", ";", "else", "x", "=", "gen_subdi3", "(", "new_out", ",", "new_out", ",", "value", ")", ";", "emit_insn", "(", "x", ")", ";", "break", ";", "}", "default", ":", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "wmode", ",", "old_out", ",", "value", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "new_out", ",", "x", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "arm5", "Func": "arm_split_atomic_op", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10958, "Length": 318, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_aarch64_ashlv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshl_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10959, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ADDRESS_LO_REG_IMM3U", ":", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ",", "size", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_POST_INC_LO_REG_IMM3U", ":", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_POST_MODIFY_LO_REG_IMM3U", ":", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "break", ";", "case", "ADDRESS_FP_IMM7U", ":"], "ground_truth": ["output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_output_16bit_store", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10960, "Length": 84, "Cover_Rate": 0.4397905759162304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["}"], "File": "LoongArchMachineFunctionInfo", "Func": "LoongArchMachineFunctionInfo", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10961, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializePowerPCAsmPrinter", "(", ")", "{"], "ground_truth": ["TargetRegistry", "::", "RegisterAsmPrinter", "(", "The<ISA_LIT>32Target", ",", "create<ISA_LIT>AsmPrinterPass", ")", ";"], "File": "PPCAsmPrinter31", "Func": "LLVMInitializePowerPCAsmPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10962, "Length": 14, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getOffenMUBUFLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10963, "Length": 88, "Cover_Rate": 0.546583850931677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeZeroExtendMask", "(", "unsigned", "SrcScalarBits", ",", "unsigned", "DstScalarBits", ",", "unsigned", "NumDstElts", ",", "bool", "IsAnyExtend", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ")", "{", "unsigned", "Scale", "=", "DstScalarBits", "/", "SrcScalarBits", ";"], "ground_truth": ["assert", "(", "SrcScalarBits", "<", "DstScalarBits", "&&", "<STR_LIT>", ")", ";"], "File": "X86ShuffleDecode6", "Func": "DecodeZeroExtendMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10964, "Length": 39, "Cover_Rate": 0.4431818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";"], "ground_truth": ["unsigned", "TotalNumVGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";"], "File": "SIRegisterInfo29", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10965, "Length": 148, "Cover_Rate": 0.39892183288409705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "CalleeSavedInfo", "&", "CSI", ":", "MF", ".", "getFrameInfo", "(", ")", "->", "getCalleeSavedInfo", "(", ")", ")", "if", "(", "CSI", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "Thumb1FrameLowering (2)", "Func": "needPopSpecialFixUp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10966, "Length": 33, "Cover_Rate": 0.4125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "TypeSplitVector", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "TypeWidenVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "getPreferredVectorAction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10967, "Length": 52, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmull_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10968, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "ResTy", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "!", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateExpr", "(", "this", ",", "Expr", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "this", ",", "Tok", ".", "getString", "(", ")", ",", "Tok", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10969, "Length": 123, "Cover_Rate": 0.7068965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "FISCRegisterInfo", "Func": "getFrameRegister", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10970, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_short8", "spu_sub", "(", "signed", "short", "a", ",", "vec_short8", "b", ")", "{", "return", "(", "(", "vec_short8", ")", "(", "si_sfhi", "(", "(", "qword", ")", "b", ",", "(", "short", ")", "a", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_sub", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10971, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCWasmObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>WasmObjectWriter", "(", "Is64Bit", ")", ";", "return", "createWasmObjectWriter", "(", "MOTW", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyWasmObjectWriter15", "Func": "createWebAssemblyWasmObjectWriter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10972, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getTIDReg", "(", ")", "const", "{", "return", "TIDReg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo17", "Func": "getTIDReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10973, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "default", ":", "break", ";", "case", "MODE_CC", ":", "units", "=", "GET_MODE_SIZE", "(", "CCmode", ")", ";", "break", ";", "case", "MODE_FLOAT", ":", "if", "(", "(", "TARGET_SSE", "&&", "mode", "==", "TFmode", ")", "||", "(", "TARGET_80387", "&&", "mode", "==", "XFmode", ")", "||", "(", "(", "TARGET_80387", "||", "TARGET_SSE2", ")", "&&", "mode", "==", "DFmode", ")", "||", "(", "(", "TARGET_80387", "||", "TARGET_SSE", ")", "&&", "mode", "==", "SFmode", ")", ")", "units", "=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["break", ";"], "File": "i386", "Func": "ix86_set_reg_reg_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10974, "Length": 78, "Cover_Rate": 0.34513274336283184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MEM_P", "(", "rtl", ")", ")", "return", ";", "symbol", "=", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "symbol", ")", "!=", "SYMBOL_REF", ")", "return", ";", "flags", "=", "SYMBOL_REF_FLAGS", "(", "symbol", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "DECL_THREAD_LOCAL_P", "(", "decl", ")", ")", "flags", "&=", "~", "SYMBOL_FLAG_HAS_BLOCK_INFO", ";", "SYMBOL_REF_FLAGS", "(", "symbol", ")", "=", "flags", ";", "symname", "=", "XSTR", "(", "symbol", ",", "<NUM_LIT>", ")", ";", "if", "(", "decl", "&&", "DECL_P", "(", "decl", ")", "&&", "DECL_EXTERNAL", "(", "decl", ")", "&&", "TREE_PUBLIC", "(", "decl", ")", "&&", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "!", "DECL_THREAD_LOCAL_P", "(", "decl", ")", ")", "||", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "&&", "symname", "[", "strlen", "(", "symname", ")", "-", "<NUM_LIT>", "]", "!=", "']'", ")", "{"], "ground_truth": ["char", "*", "newname", "=", "(", "char", "*", ")", "alloca", "(", "strlen", "(", "symname", ")", "+", "<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "rs6000_xcoff_encode_section_info", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10975, "Length": 146, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "if", "(", "op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "if", "(", "op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "{", "if", "(", "IS_BSIDE", "(", "desc", ".", "TSFlags", ")", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TMS320C64XHazardRecognizer", "Func": "getExtraUse", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10976, "Length": 55, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "SizeInBits", "/", "EltSizeInBits", ";", "unsigned", "SrcEltSizeInBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "NumSrcElts", "=", "SizeInBits", "/", "SrcEltSizeInBits", ";", "APInt", "UndefBits", "(", "SizeInBits", ",", "<NUM_LIT>", ")", ";", "APInt", "MaskBits", "(", "SizeInBits", ",", "<NUM_LIT>", ")", ";", "auto", "SplitBitData", "=", "[", "&", "]", "(", ")", "{", "if", "(", "UndefBits", ".", "getBoolValue", "(", ")", "&&", "!", "AllowUndefs", ")", "return", "false", ";", "UndefElts", "=", "SmallBitVector", "(", "NumElts", ",", "false", ")", ";", "EltBits", ".", "resize", "(", "NumElts", ",", "APInt", "(", "EltSizeInBits", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "APInt", "UndefEltBits", "=", "UndefBits", ".", "lshr", "(", "i", "*", "EltSizeInBits", ")", ";", "UndefEltBits", "=", "UndefEltBits", ".", "zextOrTrunc", "(", "EltSizeInBits", ")", ";", "if", "(", "UndefEltBits", ".", "isAllOnesValue", "(", ")", ")", "{", "UndefElts", "[", "i", "]", "=", "true", ";", "continue", ";", "}", "APInt", "Bits", "=", "MaskBits", ".", "lshr", "(", "i", "*", "EltSizeInBits", ")", ";", "Bits", "=", "Bits", ".", "zextOrTrunc", "(", "EltSizeInBits", ")", ";", "EltBits", "[", "i", "]", "=", "Bits", ".", "getZExtValue", "(", ")", ";", "}", "return", "true", ";", "}", ";", "auto", "ExtractConstantBits", "=", "[", "SizeInBits", "]", "(", "const", "Constant", "*", "Cst", ",", "APInt", "&", "Mask", ",", "APInt", "&", "Undefs", ")", "{", "if", "(", "!", "Cst", ")", "return", "false", ";", "unsigned", "CstSizeInBits", "=", "Cst", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "APInt", "::", "getNullValue", "(", "SizeInBits", ")", ";", "Undefs", "=", "APInt", "::", "getLowBitsSet", "(", "SizeInBits", ",", "CstSizeInBits", ")", ";", "return", "true", ";", "}", "if", "(", "auto", "*", "CInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "CInt", "->", "getValue", "(", ")", ".", "zextOrTrunc", "(", "SizeInBits", ")", ";", "Undefs", "=", "APInt", "::", "getNullValue", "(", "SizeInBits", ")", ";", "return", "true", ";", "}", "if", "(", "auto", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Cst", ")", ")", "{", "Mask", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "zextOrTrunc", "(", "SizeInBits", ")", ";", "Undefs", "=", "APInt", "::", "getNullValue", "(", "SizeInBits", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SDValue", "&", "Src", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", ")", "{", "APInt", "Undefs", "=", "APInt", "::", "getLowBitsSet", "(", "SizeInBits", ",", "SrcEltSizeInBits", ")", ";", "UndefBits", "|=", "Undefs", ".", "shl", "(", "i", "*", "SrcEltSizeInBits", ")", ";", "continue", ";", "}", "auto", "*", "Cst", "=", "cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";"], "ground_truth": ["APInt", "Bits", "=", "Cst", "->", "getAPIntValue", "(", ")", ".", "zextOrTrunc", "(", "SrcEltSizeInBits", ")", ";"], "File": "X86ISelLowering236", "Func": "getTargetConstantBitsFromNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10977, "Length": 454, "Cover_Rate": 0.5083986562150056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ":", "AsmPrinter", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "Cpu0MCInstLower", "Func": "Cpu0MCInstLower", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10978, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10979, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mep_compatible_reg_class", "(", "int", "r1", ",", "int", "r2", ")", "{", "if", "(", "GR_REGNO_P", "(", "r1", ")", "&&", "GR_REGNO_P", "(", "r2", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "CR_REGNO_P", "(", "r1", ")", "&&", "CR_REGNO_P", "(", "r2", ")", ")", "return", "<NUM_LIT>", ";"], "File": "mep", "Func": "mep_compatible_reg_class", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10980, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "retType", "=", "<STR_LIT>", "::", "V128", ";", "break", ";", "case", "<STR_LIT>", ":", "retType", "=", "<STR_LIT>", "::", "ExceptRef", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "reverse", "(", "MF", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "reverse", "(", "MBB", ")", ")", "{", "if", "(", "MI", ".", "isPosition", "(", ")", "||", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "EndToBegin", "[", "&", "MI", "]", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "int32_t", "(", "retType", ")", ")", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "WebAssemblyCFGStackify1", "Func": "fixEndsAtEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10981, "Length": 120, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NewOpc", ")", "{", "const", "<ISA_LIT>BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "<STR_LIT>", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "ARMISelLowering133", "Func": "AdjustInstrPostInstrSelection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10982, "Length": 202, "Cover_Rate": 0.5690140845070423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";"], "File": "ARCISelLowering", "Func": "LowerOperation", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 10983, "Length": 53, "Cover_Rate": 0.43089430894308944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ",", "MAI", ")", ";"], "ground_truth": ["outputMCInst", "(", "TmpInst", ")", ";"], "File": "SPIRVAsmPrinter", "Func": "outputInstruction", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10984, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vornq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "|", "~", "__b", ";"], "File": "arm", "Func": "neon_vornq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10985, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Unsafe", "&&", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "Unsafe", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "CLHS", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "if", "(", "CLHS", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", ")", "{", "SDValue", "FNegRHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "FNegRHS", ")", ";", "}", "}", "}", "const", "SDNodeFlags", "*", "Flags", "=", "Op", "->", "getFlags", "(", ")", ";", "if", "(", "Unsafe", "||", "Flags", "->", "hasAllowReciprocal", "(", ")", ")", "{"], "ground_truth": ["SDNodeFlags", "Flags", ";"], "File": "SIISelLowering114", "Func": "lowerFastUnsafeFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 10986, "Length": 172, "Cover_Rate": 0.5676567656765676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_cmpge_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpgeps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_cmpge_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 10987, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ".", "addUse", "(", "SrcReg", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector1", "Func": "selectUnOpWithSrc", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10988, "Length": 56, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>JITInfo", "::", "<ISA_LIT>JITInfo", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "Subtarget", "(", "STI", ")", ",", "is64Bit", "(", "STI", ".", "is<ISA_LIT>64", "(", ")", ")", "{"], "ground_truth": ["useGOT", "=", "<NUM_LIT>", ";"], "File": "PPCJITInfo4", "Func": "PPCJITInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10989, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Cond", "=", "<STR_LIT>", "(", "MI", ")", ";", "if", "(", "Cond", "!=", "<STR_LIT>", "&&", "!", "MI", ".", "mayStore", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", "&&", "<STR_LIT>", ")", ";", "CondRegs", "[", "Cond", "]", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", ".", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "X86FlagsCopyLowering15", "Func": "collectCondsInRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10990, "Length": 94, "Cover_Rate": 0.618421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseGR128", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseRegister", "(", "Operands", ",", "RegGR", ",", "<STR_LIT>", ",", "GR128Reg", ")", ";"], "File": "SystemZAsmParser (2)", "Func": "parseGR128", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10991, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "ARMMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10992, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clearProcResCounters", "(", ")", ";", "GrpCount", "=", "<NUM_LIT>", ";", "LastFPdOpCycleIdx", "=", "UINT_MAX", ";", "LastEmittedMI", "=", "nullptr", ";"], "ground_truth": ["LLVM_DEBUG", "(", "CurGroupDbg", "=", "<STR_LIT>", ";", ")", ";"], "File": "SystemZHazardRecognizer", "Func": "Reset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10993, "Length": 24, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "RC", "=", "<STR_LIT>", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "||", "RC", "==", "<STR_LIT>", "||", "RC", "==", "<STR_LIT>", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{"], "File": "ARMBaseInstrInfo114", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10994, "Length": 249, "Cover_Rate": 0.5436681222707423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arc_compute_function_type", "(", "current_function_decl", ")", "!=", "ARC_FUNCTION_NORMAL", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "(", "void", ")", "arc_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";"], "ground_truth": ["if", "(", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "arc2", "Func": "arc_delay_slots_for_epilogue", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 10995, "Length": 40, "Cover_Rate": 0.8163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::", "create<ISA_LIT>CallGraphBuilder", "(", ")", "{", "return", "new", "<ISA_LIT>CallGraphBuilder", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder", "Func": "createPatmosCallGraphBuilder", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 10996, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "IES_INTEGER", ":", "case", "IES_REGISTER", ":", "case", "IES_RPAREN", ":", "State", "=", "IES_RBRAC", ";", "if", "(", "CurrState", "==", "IES_REGISTER", "&&", "PrevState", "!=", "IES_MULTIPLY", ")", "{", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "TmpReg", ";", "}", "else", "{", "assert", "(", "!", "IndexReg", "&&", "<STR_LIT>", ")", ";", "IndexReg", "=", "TmpReg", ";", "Scale", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "X86AsmParser (2)", "Func": "onRBrac", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10997, "Length": 55, "Cover_Rate": 0.6395348837209303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "return", "true", ";", "}", "printSrcMemOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "XNCMAsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 10998, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineOperand", "&", "IMO", ":", "DefMI", "->", "uses", "(", ")", ")", "{", "if", "(", "IMO", ".", "isIdenticalTo", "(", "HeadPhiUse", ")", ")", "continue", ";", "if", "(", "IMO", ".", "isReg", "(", ")", "&&", "IMO", ".", "getReg", "(", ")", "==", "Phi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "continue", ";", "OperandStack", ".", "push_back", "(", "&", "IMO", ")", ";", "}", "auto", "Pos", "=", "std", "::", "find", "(", "Path", ".", "begin", "(", ")", ",", "Path", ".", "end", "(", ")", ",", "DefMI", ")", ";"], "ground_truth": ["if", "(", "Pos", "!=", "Path", ".", "end", "(", ")", ")", "{"], "File": "TPCSoftwareLoopPipelining", "Func": "phiPath", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 10999, "Length": 93, "Cover_Rate": 0.34572490706319703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SymA", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "<STR_LIT>", "||", "SymA", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "<STR_LIT>", ")", "return", "ELF", "::", "R_<ISA_LIT>_ABS32_LO", ";", "}", "switch", "(", "Target", ".", "getAccessVariant", "(", ")", ")", "{", "default", ":", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOTPCREL", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_LO", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOTPCREL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTPCREL32_HI", ":", "return", "ELF", "::", "R_<ISA_LIT>_GOTPCREL32_HI", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL32_LO", ":", "return", "ELF", "::", "R_<ISA_LIT>_REL32_LO", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_REL32_HI", ":"], "ground_truth": ["return", "ELF", "::", "R_<ISA_LIT>_REL32_HI", ";"], "File": "AMDGPUELFObjectWriter18", "Func": "getRelocType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11000, "Length": 95, "Cover_Rate": 0.4973821989528796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "State", ".", "PrefixPass", "==", "false", ")", ";", "MCInst", "PrefixInst", ";", "PrefixInst", ".", "setOpcode", "(", "Opc", ")", ";", "State", ".", "PrefixPass", "=", "true", ";", "Out", ".", "EmitInstruction", "(", "PrefixInst", ")", ";", "assert", "(", "State", ".", "PrefixSaved", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["assert", "(", "State", ".", "PrefixPass", "==", "false", ")", ";"], "File": "X86MCNaCl1", "Func": "EmitPrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11001, "Length": 50, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SubRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "unsigned", "SubRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "unsigned", "SubRegHiHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SubRegHiLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B64", ")", ",", "SubRegLo", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SubRegHiLo", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "SubRegHiHi", ")", ".", "addImm", "(", "AMDGPU", "::", "RSRC_DATA_FORMAT", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SubRegHi", ")", ".", "addReg", "(", "SubRegHiLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "SubRegHiHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SuperReg", ")", ".", "addReg", "(", "SubRegLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "SubRegHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2_sub3", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "V_SUB_F64", ":", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_ADD_F64", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "<ISA_LIT>_RegisterStorePseudo", ":", "{", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "I", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "<ISA_LIT>_RegisterStore", ")", ",", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "SIISelLowering73", "Func": "EmitInstrWithCustomInserter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11002, "Length": 517, "Cover_Rate": 0.8379254457050244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isDarwinABI", "(", ")", ")", "return", "STI", ".", "is<ISA_LIT>64", "(", ")", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "STI", ".", "is<ISA_LIT>64", "(", ")", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";"], "File": "PPCFrameLowering (2)", "Func": "computeFramePointerSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11003, "Length": 34, "Cover_Rate": 0.7555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", ")", ";", "MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", ")", ";", "MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", ")", ";", "MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "BPFFrameLowering5", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11004, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["<ISA_LIT>TargetStreamer", "::", "emitDirectiveSet<ISA_LIT>32R5", "(", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetMips32R5", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11005, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetAt", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetStreamer16", "Func": "emitDirectiveSetAt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11006, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "sparc_compare_emitted", "==", "NULL_RTX", ")", ";", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "op0", ")", ",", "op0", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ",", "pc_rtx", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "emit_v9_brxx_insn", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11007, "Length": 46, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>GOTPLT", "::", "emit", "(", "MemoryRegion", "&", "pRegion", ")", "{", "uint32_t", "*", "buffer", "=", "reinterpret_cast", "<", "uint32_t", "*", ">", "(", "pRegion", ".", "begin", "(", ")", ")", ";", "uint64_t", "result", "=", "<NUM_LIT>", ";", "for", "(", "iterator", "it", "=", "begin", "(", ")", ",", "ie", "=", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ",", "++", "buffer", ")", "{", "GOTPLTEntry", "*", "got", "=", "&", "(", "llvm", "::", "cast", "<", "GOTPLTEntry", ">", "(", "(", "*", "it", ")", ")", ")", ";", "*", "buffer", "=", "static_cast", "<", "uint32_t", ">", "(", "got", "->", "getValue", "(", ")", ")", ";"], "ground_truth": ["result", "+=", "got", "->", "size", "(", ")", ";"], "File": "MipsGOTPLT", "Func": "emit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11008, "Length": 101, "Cover_Rate": 0.9528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Reg", "==", "TRI", "->", "getStackRegister", "(", ")", "||", "Reg", "==", "TRI", "->", "getBaseRegister", "(", ")", "||", "Reg", "==", "TRI", "->", "getFrameRegister", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ")", "{", "State", ".", "setBegin", "(", "MI", ")", ";", "State", ".", "setBase", "(", "Reg", ")", ";", "State", ".", "update", "(", "Offset", ",", "Mask", ")", ";"], "ground_truth": ["IsStore", "?", "State", ".", "setStore", "(", ")", ":", "State", ".", "setLoad", "(", ")", ";"], "File": "M68kCollapseMOVEMPass", "Func": "ProcessMI", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11009, "Length": 72, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "MMIXAsmBackend", "Func": "mayNeedRelaxation", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11010, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "Offset", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "ThreadPointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", ",", "true", ")", ";", "Offset", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Offset", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Offset", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "dl", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerToTLSExecModels", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11011, "Length": 220, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv8si", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v4di", ")", "__index", ",", "(", "__v4si", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_i64scatter_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11012, "Length": 23, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GatherScatterLowering", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "RISCVGatherScatterLowering", "Func": "RISCVGatherScatterLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11013, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Control", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "static", "const", "unsigned", "GPRControlBit", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Control", "|=", "GPRControlBit", "[", "<NUM_LIT>", "]", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Control", "|=", "GPRControlBit", "[", "<NUM_LIT>", "]", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Control", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "++", ")", "{", "if", "(", "(", "Control", "&", "GPRControlBit", "[", "I", "]", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "[", "I", "]", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "true", ",", "true", ")", ")", ";"], "File": "SystemZISelLowering25", "Func": "emitTransactionBegin", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11014, "Length": 144, "Cover_Rate": 0.47840531561461797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "adds4ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11015, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nds32_can_eliminate", "(", "const", "int", "from_reg", ",", "const", "int", "to_reg", ")", "{", "if", "(", "from_reg", "==", "ARG_POINTER_REGNUM", "&&", "to_reg", "==", "STACK_POINTER_REGNUM", ")", "return", "true", ";"], "ground_truth": ["if", "(", "from_reg", "==", "ARG_POINTER_REGNUM", "&&", "to_reg", "==", "HARD_FRAME_POINTER_REGNUM", ")", "return", "true", ";"], "File": "nds32", "Func": "nds32_can_eliminate", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11016, "Length": 39, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "aarch64_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "outer_code", ",", "strict_p", ")", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_legitimate_address_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11017, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNPassConfig", "::", "addPreSched2", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addPreSched2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11018, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmp_pd_mask", "(", "__m256d", "__X", ",", "__m256d", "__Y", ",", "const", "int", "__P", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmppd256_mask", "(", "(", "__v4df", ")", "__X", ",", "(", "__v4df", ")", "__Y", ",", "__P", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_cmp_pd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11019, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>PadShortFunctions", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixupLEAs", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ".", "isOSNaCl", "(", ")", ")", "{"], "File": "X86TargetMachine117", "Func": "addPreEmitPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11020, "Length": 31, "Cover_Rate": 0.34444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "L", "&&", "!", "L", "->", "isLoopInvariant", "(", "MI", ")", ")", "return", "false", ";", "MachineInstr", "*", "MovMI", "=", "MRI", "->", "getUniqueVRegDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "SubregToRegMI", "=", "nullptr", ";", "if", "(", "MovMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "SUBREG_TO_REG", ")", "{", "SubregToRegMI", "=", "MovMI", ";", "MovMI", "=", "MRI", "->", "getUniqueVRegDef", "(", "MovMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MovMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MovMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "MovMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "SubregToRegMI", "&&", "!", "MRI", "->", "hasOneUse", "(", "SubregToRegMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "T", "UImm", "=", "static_cast", "<", "T", ">", "(", "MovMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "SubregToRegMI", ")", "UImm", "&=", "<NUM_LIT>", ";", "T", "Imm1Enc", ";", "T", "Imm2Enc", ";", "if", "(", "!", "splitBitmaskImm", "(", "UImm", ",", "RegSize", ",", "Imm1Enc", ",", "Imm2Enc", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "ANDImmRC", "=", "(", "RegSize", "==", "<NUM_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "ground_truth": ["Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AArch64MIPeepholeOpt4", "Func": "visitAND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11021, "Length": 235, "Cover_Rate": 0.5097613882863341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";"], "ground_truth": ["TARGET_NODE_CASE", "(", "Lo", ")", "TARGET_NODE_CASE", "(", "Hi", ")", "TARGET_NODE_CASE", "(", "GETFUNPLT", ")", "TARGET_NODE_CASE", "(", "GETSTACKTOP", ")", "TARGET_NODE_CASE", "(", "GETTLSADDR", ")", "TARGET_NODE_CASE", "(", "MEMBARRIER", ")", "TARGET_NODE_CASE", "(", "CALL", ")", "TARGET_NODE_CASE", "(", "RET_FLAG", ")", "TARGET_NODE_CASE", "(", "GLOBAL_BASE_REG", ")", "}"], "File": "VEISelLowering1", "Func": "getTargetNodeName", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11022, "Length": 39, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "ETy", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["DINodeArray", "Elements", "=", "ETy", "->", "getElements", "(", ")", ";"], "File": "BTFDebug11", "Func": "completeType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11023, "Length": 34, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "Phase2List", ".", "empty", "(", ")", ")", "{", "processBlockPhase2", "(", "*", "Phase2List", ".", "front", "(", ")", ",", "TII", ")", ";", "Phase2List", ".", "pop", "(", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "BB", ":", "MF", ")", "processBlockPhase3", "(", "BB", ",", "TII", ")", ";", "BlockInfo", ".", "clear", "(", ")", ";"], "ground_truth": ["return", "NumSetregInserted", ">", "<NUM_LIT>", ";"], "File": "SIModeRegister", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11024, "Length": 55, "Cover_Rate": 0.41353383458646614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseSubtargetFeatures", "(", "GPU", ",", "FS", ")", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "HSAILSubtarget", "Func": "initializeSubtargetDependencies", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11025, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Dummy", ";", "return", "findCatch", "(", "EHPad", ",", "Dummy", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify2", "Func": "findCatch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11026, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fnmsub_sh", "(", "__m128h", "__W", ",", "__m128h", "__A", ",", "__m128h", "__B", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_mask", "(", "(", "__v8hf", ")", "__W", ",", "-", "(", "__v8hf", ")", "__A", ",", "-", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_fnmsub_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11027, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ELFObjectWriter", "::", "needsRelocateWithSymbol", "(", "const", "MCSymbolData", "&", "SD", ",", "unsigned", "Type", ")", "const", "{", "switch", "(", "Type", ")", "{"], "ground_truth": ["default", ":"], "File": "PPCELFObjectWriter20", "Func": "needsRelocateWithSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11028, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_alignd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "__imm", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_alignr_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11029, "Length": 33, "Cover_Rate": 0.559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "(", "-", "Op2", "->", "getAPIntValue", "(", ")", ")", ".", "getSExtValue", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "||", "Subtarget", ".", "hasInterlockedAccess1", "(", ")", ")", "NegSrc2", "=", "DAG", ".", "getConstant", "(", "Value", ",", "MemVT", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "hasInterlockedAccess1", "(", ")", ")", "NegSrc2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MemVT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MemVT", ")", ",", "Src2", ")", ";", "if", "(", "NegSrc2", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getAtomic", "(", "<STR_LIT>", ",", "DL", ",", "MemVT", ",", "Node", "->", "getChain", "(", ")", ",", "Node", "->", "getBasePtr", "(", ")", ",", "NegSrc2", ",", "Node", "->", "getMemOperand", "(", ")", ",", "Node", "->", "getOrdering", "(", ")", ",", "Node", "->", "getSynchScope", "(", ")", ")", ";", "return", "Op", ";", "}", "return", "lowerATOMIC_LOAD_OP", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering106", "Func": "lowerATOMIC_LOAD_SUB", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11030, "Length": 144, "Cover_Rate": 0.576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "NVPTXAsmPrinter88", "Func": "ignoreLoc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11031, "Length": 117, "Cover_Rate": 0.3567073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "IntrinsicData", "*", "IntrData", "=", "getIntrinsicWithChain", "(", "Intrinsic", ")", ";", "if", "(", "!", "IntrData", ")", "return", "false", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MONone", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "switch", "(", "IntrData", "->", "Type", ")", "{", "case", "EXPAND_FROM_MEM", ":", "{", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "I", ".", "getType", "(", ")", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "break", ";", "}", "case", "COMPRESS_TO_MEM", ":", "{", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "break", ";", "}", "case", "TRUNCATE_TO_MEM_VI8", ":", "case", "TRUNCATE_TO_MEM_VI16", ":", "case", "TRUNCATE_TO_MEM_VI32", ":", "{", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "<STR_LIT>", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "MVT", "ScalarVT", "=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "IntrData", "->", "Type", "==", "TRUNCATE_TO_MEM_VI8", ")", "ScalarVT", "=", "<STR_LIT>", ";"], "File": "X86ISelLowering102", "Func": "getTgtMemIntrinsic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11032, "Length": 195, "Cover_Rate": 0.6414473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_subs_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_psubsw", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "File": "mmintrin4", "Func": "_mm_subs_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11033, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RangeEnd", "=", "Last", ";", "if", "(", "Base", "==", "<STR_LIT>", ")", "{", "if", "(", "Last", "==", "<STR_LIT>", ")", "{", "RangeEnd", "=", "<STR_LIT>", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "Out", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Last", "==", "<STR_LIT>", ")", "{", "RangeEnd", "=", "<STR_LIT>", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "Out", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "else", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "Out", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser1", "Func": "parseRegisterInRange", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11034, "Length": 80, "Cover_Rate": 0.40404040404040403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "bool", "IsLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "STI", "(", "<ISA_LIT>_MC", "::", "create<ISA_LIT>MCSubtargetInfo", "(", "TT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ",", "isThumbMode", "(", "TT", ".", "startswith", "(", "<STR_LIT>", ")", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend12", "Func": "ARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11035, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "Ctx", ",", "const", "<ISA_LIT>Subtarget", "&", "ST", ",", "const", "AsmPrinter", "&", "AP", ")", ":", "<ISA_LIT>MCInstLower", "(", "Ctx", ",", "ST", ",", "AP", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower20", "Func": "R600MCInstLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11036, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBranchOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", "return", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printAbsBranchOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter", "Func": "printBranchOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11037, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "result", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "if", "(", "TARGET_SSE2", ")", "{", "rtx", "temp", "=", "force_reg", "(", "V2DImode", ",", "gen_lowpart", "(", "V2DImode", ",", "x", ")", ")", ";", "rtx", "lo", "=", "gen_lowpart", "(", "DImode", ",", "result", ")", ";", "emit_insn", "(", "gen_vec_extractv2didi", "(", "lo", ",", "temp", ",", "const0_rtx", ")", ")", ";", "rtx", "hi", "=", "gen_highpart", "(", "DImode", ",", "result", ")", ";", "emit_insn", "(", "gen_vec_extractv2didi", "(", "hi", ",", "temp", ",", "const1_rtx", ")", ")", ";", "}"], "ground_truth": ["else", "emit_move_insn", "(", "result", ",", "gen_lowpart", "(", "TImode", ",", "x", ")", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_v1ti_to_ti", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11038, "Length": 86, "Cover_Rate": 0.8775510204081632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNTTIImpl", "::", "collectFlatAddressOperands", "(", "SmallVectorImpl", "<", "int", ">", "&", "OpIndexes", ",", "<STR_LIT>", "IID", ")", "const", "{", "switch", "(", "IID", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpIndexes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "collectFlatAddressOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11039, "Length": 55, "Cover_Rate": 0.7236842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DefSymbol", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "OperandMatchResultTy", "ResTy", "=", "MatchAnyRegisterNameWithoutDollar", "(", "Operands", ",", "DefSymbol", ".", "substr", "(", "<NUM_LIT>", ")", ",", "S", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Constant", ")", "{"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "MipsAsmParser92", "Func": "searchSymbolAlias", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11040, "Length": 81, "Cover_Rate": 0.32793522267206476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "Reg", ")", ")", "return", "false", ";", "MachineInstr", "&", "OffsetTail", "=", "*", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "OffsetTail", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "AddiImmOp", "=", "OffsetTail", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AddiImmOp", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "int64_t", "OffLo", "=", "AddiImmOp", ".", "getImm", "(", ")", ";", "MachineInstr", "&", "OffsetLui", "=", "*", "MRI", "->", "getVRegDef", "(", "OffsetTail", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MachineOperand", "&", "LuiImmOp", "=", "OffsetLui", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "OffsetLui", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "LuiImmOp", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", "||", "!", "MRI", "->", "hasOneUse", "(", "OffsetLui", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "LuiImmOp", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ";", "Offset", "+=", "OffLo", ";", "if", "(", "!", "ST", "->", "is64Bit", "(", ")", ")", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "OffsetTail", "<<", "<STR_LIT>", "<<", "OffsetLui", ")", ";", "DeadInstrs", ".", "insert", "(", "&", "OffsetTail", ")", ";", "DeadInstrs", ".", "insert", "(", "&", "OffsetLui", ")", ";", "return", "true", ";", "}", "else", "if", "(", "OffsetTail", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "OffsetTail", ")", ";", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "OffsetTail", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["DeadInstrs", ".", "insert", "(", "&", "OffsetTail", ")", ";"], "File": "RISCVMergeBaseOffset4", "Func": "matchLargeOffset", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11041, "Length": 279, "Cover_Rate": 0.754054054054054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeNegImmOperand", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "(", "int64_t", ")", "Val", ")", ")", ";"], "File": "XCoreDisassembler1", "Func": "DecodeNegImmOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11042, "Length": 36, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MO", ":", "J", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "!", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "Register", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "R", "!=", "<STR_LIT>", "&&", "DeadDefs", "[", "R", "]", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer1", "Func": "hasDeadDependence", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11043, "Length": 62, "Cover_Rate": 0.34831460674157305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "unsigned", "long", "long", "sh_media_MSHARD_W", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "int", "mn", ")", "{", "unsigned", "long", "long", "res", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "File": "ushmedia", "Func": "sh_media_MSHARD_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11044, "Length": 42, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "return", "*", "this", ";"], "ground_truth": ["}"], "File": "BPFSubtarget", "Func": "initializeSubtargetDependencies", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11045, "Length": 12, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "TII", "->", "isLdStPairSuppressed", "(", "MI", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "bool", "MergeForward", "=", "false", ";", "int", "SExtIdx", "=", "-", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "iterator", "Paired", "=", "findMatchingInsn", "(", "MBBI", ",", "MergeForward", ",", "SExtIdx", ",", "ScanLimit", ")", ";", "if", "(", "Paired", "!=", "E", ")", "{", "MBBI", "=", "mergePairedInsns", "(", "MBBI", ",", "Paired", ",", "MergeForward", ",", "SExtIdx", ")", ";", "Modified", "=", "true", ";", "++", "NumPairCreated", ";", "if", "(", "isUnscaledLdst", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "++", "NumUnscaledPairCreated", ";", "break", ";", "}", "++", "MBBI", ";", "break", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "++", "MBBI", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "Update", "=", "findMatchingUpdateInsnForward", "(", "MBBI", ",", "ScanLimit", ",", "<NUM_LIT>", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergePostIdxUpdateInsn", "(", "MBBI", ",", "Update", ")", ";", "Modified", "=", "true", ";", "++", "NumPostFolded", ";", "break", ";", "}", "if", "(", "isUnscaledLdst", "(", "Opc", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "Update", "=", "findMatchingUpdateInsnBackward", "(", "MBBI", ",", "ScanLimit", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergePreIdxUpdateInsn", "(", "MBBI", ",", "Update", ")", ";", "Modified", "=", "true", ";", "++", "NumPreFolded", ";", "break", ";", "}"], "ground_truth": ["int", "Value", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "TII", "->", "getRegClass", "(", "MI", "->", "getDesc", "(", ")", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "(", "MBB", ".", "getParent", "(", ")", ")", ")", "->", "getSize", "(", ")", ";"], "File": "AArch64LoadStoreOptimizer36", "Func": "optimizeBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11046, "Length": 384, "Cover_Rate": 0.5800604229607251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_use_pseudo_pic_reg", "(", "void", ")", "{"], "ground_truth": ["return", "aarch64_cmodel", "==", "AARCH64_CMODEL_SMALL_SPIC", ";"], "File": "aarch64", "Func": "aarch64_use_pseudo_pic_reg", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11047, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PTLI", "=", "static_cast", "<", "<ISA_LIT>TargetLowering", "*", ">", "(", "TM", ".", "getTargetLowering", "(", ")", ")", ";", "PMAI", "=", "static_cast", "<", "const", "<ISA_LIT>MCAsmInfo", "*", ">", "(", "TM", ".", "getMCAsmInfo", "(", ")", ")", ";", "PTOF", "=", "(", "<ISA_LIT>TargetObjectFile", "*", ")", "&", "PTLI", "->", "getObjFileLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "PIC16AsmPrinter", "Func": "PIC16AsmPrinter", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11048, "Length": 45, "Cover_Rate": 0.5921052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo29", "Func": "getTotalNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11049, "Length": 17, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "!=", "R", "&&", "<STR_LIT>", "==", "*", "SRI", ")", "SoftDefs", ".", "insert", "(", "*", "SRI", ")", ";", "else", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicateLate", "(", "MCII", ",", "MCI", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "isPredReg", "(", "RI", ",", "*", "SRI", ")", ")", "LatePreds", ".", "insert", "(", "*", "SRI", ")", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "MCII", ",", "MCI", ")", "==", "<STR_LIT>", ")", "TmpDefs", ".", "insert", "(", "*", "SRI", ")", ";", "else", "if", "(", "i", "<=", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue2", "(", "MCII", ",", "MCI", ")", ")", "Uses", ".", "insert", "(", "*", "SRI", ")", ";", "else", "if", "(", "!", "IgnoreTmpDst", ")", "Defs", "[", "*", "SRI", "]", ".", "insert", "(", "PredSense", "(", "PredReg", ",", "isTrue", ")", ")", ";", "}", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedNew", "(", "MCII", ",", "MCI", ")", ")", "for", "(", "unsigned", "i", "=", "MCID", ".", "getNumDefs", "(", ")", ";", "i", "<", "MCID", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "if", "(", "MCI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "P", "=", "MCI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredReg", "(", "RI", ",", "P", ")", ")", "NewPreds", ".", "insert", "(", "P", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCChecker2", "Func": "init", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11050, "Length": 203, "Cover_Rate": 0.31968503937007875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "limit", "=", "force_reg", "(", "DImode", ",", "gen_int_mode", "(", "vl", ",", "DImode", ")", ")", ";"], "ground_truth": ["target", "=", "aarch64_target_reg", "(", "target", ",", "mode", ")", ";"], "File": "aarch64", "Func": "aarch64_sve_move_pred_via_while", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11051, "Length": 24, "Cover_Rate": 0.39344262295081966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewRetAddr", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OldRetAddr", ",", "NewRetAddrFrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "NewRetAddr", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "isDarwinABI", ")", "{", "int", "NewFPLoc", "=", "SPDiff", "+", "FL", "->", "getFramePointerSaveOffset", "(", ")", ";", "int", "NewFPIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "NewFPLoc", ",", "true", ")", ";", "SDValue", "NewFramePtrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewFPIdx", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OldFP", ",", "NewFramePtrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "NewFPIdx", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "EmitTailCallStoreFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11052, "Length": 136, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "ReciprocalDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "FunctionCallDivCost", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTbl", ",", "ISDOpcode", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "LT", ".", "second", "==", "<STR_LIT>", "&&", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "Cost", "+=", "<NUM_LIT>", ";", "return", "Cost", ";", "}"], "ground_truth": ["auto", "LooksLikeAFreeShift", "=", "[", "&", "]", "(", ")", "{"], "File": "ARMTargetTransformInfo45", "Func": "getArithmeticInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11053, "Length": 392, "Cover_Rate": 0.463905325443787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "direct_return", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "xstormy16_compute_stack_layout", "(", ")", ".", "frame_size", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "stormy163", "Func": "direct_return", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11054, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";", "return", "(", "Value", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "Value", ">=", "<NUM_LIT>", ")", "&&", "(", "Value", "<=", "<NUM_LIT>", ")", ";", "}", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "return", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "{"], "ground_truth": ["const", "<ISA_LIT>MCExpr", "*", "LHSSymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", ";"], "File": "DLXAsmParser", "Func": "shouldBeSls", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11055, "Length": 98, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "Cpu0MCCodeEmitter", "Func": "~Cpu0MCCodeEmitter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11056, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "return", "CombineIMinMax", "(", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ",", "DAG", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Width", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Width", ")", "break", ";", "uint32_t", "WidthVal", "=", "Width", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "WidthVal", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "<NUM_LIT>", ")", "{", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "ShiftVal", ")", ";", "}", "if", "(", "BitsFrom", ".", "hasOneUse", "(", ")", ")", "{", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "!", "DCI", ".", "isBeforeLegalize", "(", ")", ",", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLO", ".", "ShrinkDemandedConstant", "(", "BitsFrom", ",", "Demanded", ")", "||", "TLI", ".", "SimplifyDemandedBits", "(", "BitsFrom", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "{", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";", "}", "}", "break", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUISelLowering100", "Func": "PerformDAGCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11057, "Length": 484, "Cover_Rate": 0.6385224274406333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ResTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "MVT", "OpTy", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "(", "void", ")", "OpTy", ";"], "ground_truth": ["assert", "(", "HST", "->", "getVectorLength", "(", ")", "*", "<NUM_LIT>", "==", "OpTy", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "SelectV2Q", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11058, "Length": 54, "Cover_Rate": 0.3624161073825503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "MCFixupKind", "getFixupForSize", "(", "unsigned", "Size", ",", "bool", "isPCRel", ")", "{", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "isPCRel", "?", "FK_PCRel_1", ":", "FK_Data_1", ";"], "File": "M680x0FixupKinds", "Func": "getFixupForSize", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11059, "Length": 34, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sri", "->", "icode", "=", "CODE_FOR_reload_indi_r1", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "NO_REGS", ";", "}", "}", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "regno", "=", "true_regnum", "(", "x", ")", ";", "if", "(", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "regno", "==", "-", "<NUM_LIT>", ")", "&&", "FP_REG_CLASS_P", "(", "rclass", ")", ")", "{", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "IS_INDEX_ADDR_P", "(", "x", ")", ")", "return", "NO_REGS", ";", "}", "sri", "->", "icode", "=", "(", "in_p", "?", "direct_optab_handler", "(", "reload_in_optab", ",", "mode", ")", ":", "direct_optab_handler", "(", "reload_out_optab", ",", "mode", ")", ")", ";", "return", "NO_REGS", ";", "}", "if", "(", "rclass", "==", "SHIFT_REGS", ")", "{", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", "||", "regno", "<", "<NUM_LIT>", ")", "{", "sri", "->", "icode", "=", "(", "in_p", "?", "direct_optab_handler", "(", "reload_in_optab", ",", "mode", ")", ":", "direct_optab_handler", "(", "reload_out_optab", ",", "mode", ")", ")", ";", "return", "NO_REGS", ";", "}", "if", "(", "FP_REG_CLASS_P", "(", "REGNO_REG_CLASS", "(", "regno", ")", ")", ")", "return", "GENERAL_REGS", ";"], "ground_truth": ["}"], "File": "pa4", "Func": "pa_secondary_reload", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11060, "Length": 171, "Cover_Rate": 0.3834080717488789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask3_fnmadd_sh", "(", "__m128h", "__W", ",", "__m128h", "__A", ",", "__m128h", "__B", ",", "__mmask8", "__U", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfnmaddsh3_mask3", "(", "(", "__v8hf", ")", "__W", ",", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask3_fnmadd_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11061, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSRA", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "ShOpLo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShOpHi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShAmt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp1", "=", "isSRA", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "DAG", ".", "getConstant", "(", "VTBits", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "Tmp2", ",", "Tmp3", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShOpLo", ",", "ShAmt", ")", ";", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "}", "else", "{", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShOpHi", ",", "ShAmt", ")", ";", "Tmp3", "=", "DAG", ".", "getNode", "(", "isSRA", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "}", "SDValue", "AndNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "AndNode", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", ",", "Lo", ";", "SDValue", "CC", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops0", "[", "<NUM_LIT>", "]", "=", "{", "Tmp2", ",", "Tmp3", ",", "CC", ",", "Cond", "}", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Tmp3", ",", "Tmp1", ",", "CC", ",", "Cond", "}", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops0", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerShiftParts", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11062, "Length": 302, "Cover_Rate": 0.6252587991718427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "ML", ")", "break", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "uint64_t", "LoopSize", "=", "<NUM_LIT>", ";", "for", "(", "auto", "I", "=", "ML", "->", "block_begin", "(", ")", ",", "IE", "=", "ML", "->", "block_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "J", "=", "(", "*", "I", ")", "->", "begin", "(", ")", ",", "JE", "=", "(", "*", "I", ")", "->", "end", "(", ")", ";", "J", "!=", "JE", ";", "++", "J", ")", "{", "LoopSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "J", ")", ";", "if", "(", "LoopSize", ">", "<NUM_LIT>", ")", "break", ";", "}", "if", "(", "LoopSize", ">", "<NUM_LIT>", "&&", "LoopSize", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "break", ";", "}", "}", "return", "TargetLowering", "::", "getPrefLoopAlignment", "(", "ML", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering111", "Func": "getPrefLoopAlignment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11063, "Length": 148, "Cover_Rate": 0.7551020408163265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitLeadingFence", "(", "Builder", ",", "CI", ",", "Ord", ")", ";", "Value", "*", "LoHi", "=", "Builder", ".", "CreateCall", "(", "IntCmpXchg", ",", "{", "Addr", ",", "CmpLo", ",", "CmpHi", ",", "NewLo", ",", "NewHi", "}", ")", ";", "emitTrailingFence", "(", "Builder", ",", "CI", ",", "Ord", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Lo", "=", "Builder", ".", "CreateZExt", "(", "Lo", ",", "ValTy", ",", "<STR_LIT>", ")", ";", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering11", "Func": "emitMaskedAtomicCmpXchgIntrinsic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11064, "Length": 123, "Cover_Rate": 0.3649851632047478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "return", "expandExtendStackPseudo", "(", "MI", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "VEInstrInfo1", "Func": "expandPostRAPseudo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11065, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Start", ",", "End", ";", "if", "(", "TII", "->", "isRxSBGMask", "(", "Value", ",", "BitsPerElement", ",", "Start", ",", "End", ")", ")", "{", "Start", "-=", "<NUM_LIT>", "-", "BitsPerElement", ";", "End", "-=", "<NUM_LIT>", "-", "BitsPerElement", ";", "MVT", "VecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "BitsPerElement", ")", ",", "<STR_LIT>", "/", "BitsPerElement", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getConstant", "(", "Start", ",", "DL", ",", "<STR_LIT>", ",", "false", ",", "true", ")", ",", "DAG", ".", "getConstant", "(", "End", ",", "DL", ",", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";"], "File": "SystemZISelLowering", "Func": "tryBuildVectorReplicate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11066, "Length": 107, "Cover_Rate": 0.4331983805668016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "evt", "==", "<STR_LIT>", "||", "!", "evt", ".", "isSimple", "(", ")", ")", "return", "false", ";", "VT", "=", "evt", ".", "getSimpleVT", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "TLI", ".", "isTypeLegal", "(", "VT", ")", ";"], "File": "AArch64FastISel (2)", "Func": "isTypeLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11067, "Length": 41, "Cover_Rate": 0.5540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_ternarylogic_epi64", "(", "__m128i", "__A", ",", "__mmask8", "__U", ",", "__m128i", "__B", ",", "__m128i", "__C", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pternlogq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__C", ",", "(", "unsigned", "char", ")", "__imm", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin2", "Func": "_mm_mask_ternarylogic_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11068, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vrshlsv2si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshl_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11069, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "isCortexA9", "(", ")", ")", "addPass", "(", "createMLxExpansionPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "isCortexA15", "(", ")", "&&", "get<ISA_LIT>Subtarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "!", "DisableA15SDOptimization", ")", "{", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine25", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11070, "Length": 63, "Cover_Rate": 0.7078651685393258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "HalfSize", "=", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "return", "HalfNo", "==", "<NUM_LIT>", "?", "Mask", ".", "drop_back", "(", "HalfSize", ")", ":", "Mask", ".", "drop_front", "(", "HalfSize", ")", ";"], "ground_truth": ["}"], "File": "TPCISelLowering", "Func": "getHalfMask", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11071, "Length": 31, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallLowering", "::", "<ISA_LIT>CallLowering", "(", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "PPCCallLowering", "Func": "PPCCallLowering", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11072, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";"], "ground_truth": ["MCA", ".", "setELFHeaderEFlags", "(", "Flags", ")", ";"], "File": "MipsMCTargetDesc29", "Func": "emitMipsHackELFFlags", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11073, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMV_OFFSET_MIN_128B", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMV_OFFSET_MAX_128B", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "}", "if", "(", "Extend", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMW_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMW_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMD_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMD_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMH_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMH_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMB_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMB_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_ADDI_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_ADDI_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo3", "Func": "isValidOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11074, "Length": 389, "Cover_Rate": 0.53360768175583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i2", "==", "NULL", ")", "return", "<NUM_LIT>", ";", "i3", "=", "next_nonnote_insn", "(", "i2", ")", ";", "if", "(", "i3", "==", "NULL", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "INSN_P", "(", "i3", ")", "&&", "rtx_equal_p", "(", "PATTERN", "(", "i1", ")", ",", "PATTERN", "(", "i3", ")", ")", "&&", "any_condjump_p", "(", "i2", ")", "&&", "onlyjump_p", "(", "i2", ")", ")", ";"], "File": "h8300", "Func": "same_cmp_following_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11075, "Length": 56, "Cover_Rate": 0.7088607594936709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PtrArg", "=", "getUnderlyingObject", "(", "PtrArg", ")", ";", "if", "(", "const", "AllocaInst", "*", "AI", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "PtrArg", ")", ")", "{", "if", "(", "!", "AI", "->", "isStaticAlloca", "(", ")", "||", "!", "AIVisited", ".", "insert", "(", "AI", ")", ".", "second", ")", "continue", ";", "AllocaSize", "+=", "DL", ".", "getTypeAllocSize", "(", "AI", "->", "getAllocatedType", "(", ")", ")", ";", "if", "(", "AllocaSize", ">", "ArgAllocaCutoff", ")", "{"], "ground_truth": ["AllocaSize", "=", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "adjustInliningThreshold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11076, "Length": 68, "Cover_Rate": 0.40236686390532544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeIntRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["RegNo", "=", "get<ISA_LIT>RegisterFromNumbering", "(", "RegNo", ")", ";"], "File": "TeeRISCDisassembler", "Func": "DecodeIntRegsRegisterClass", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11077, "Length": 38, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "no_rtl", ")", "{", "rtx", "regblock", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", ")", ")", ";", "move_block_from_reg", "(", "first_reg_offset", ",", "regblock", ",", "MAX_ARC_PARM_REGS", "-", "first_reg_offset", ")", ";", "}", "*", "pretend_size", "=", "(", "(", "MAX_ARC_PARM_REGS", "-", "first_reg_offset", ")", "*", "UNITS_PER_WORD", ")", ";", "}"], "ground_truth": ["}"], "File": "arc4", "Func": "arc_setup_incoming_varargs", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11078, "Length": 53, "Cover_Rate": 0.44537815126050423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Optional", "<", "<STR_LIT>", ">", "(", ")", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "case", "CmpInst", "::", "ICMP_EQ", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_OGT", ":", "case", "CmpInst", "::", "ICMP_UGT", ":", "case", "CmpInst", "::", "ICMP_SGT", ":", "return", "<STR_LIT>", ";", "case", "CmpInst", "::", "FCMP_OGE", ":", "case", "CmpInst", "::", "ICMP_UGE", ":", "case", "CmpInst", "::", "ICMP_SGE", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "CmpInst", "::", "FCMP_OLT", ":"], "File": "PPCFastISel (2)", "Func": "getComparePred", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11079, "Length": 62, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>ebTargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>elTargetMachine", ">", "Y", "(", "The<ISA_LIT>elTarget", ")", ";"], "File": "MipsTargetMachine11", "Func": "LLVMInitializeMipsTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11080, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "dest", "!=", "src", ")", ";", "insn", "=", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "}", "else", "if", "(", "ok_for_max_constant", "(", "INTVAL", "(", "val", ")", ")", ")", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "src", ",", "val", ")", ")", ";", "else", "{", "val", "=", "gen_rtx_CONST", "(", "SImode", ",", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "val", ")", ",", "UNSPEC_CONST", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "src", ",", "val", ")", ")", ";"], "ground_truth": ["if", "(", "is_frame_related", ")", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_PLUS", "(", "SImode", ",", "src", ",", "val", ")", ")", ")", ";"], "File": "rx", "Func": "gen_safe_add", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11081, "Length": 104, "Cover_Rate": 0.6797385620915033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "WS", "=", "getContext", "(", ")", ".", "getWasmSection", "(", "SecName", ",", "SectionKind", "::", "getText", "(", ")", ",", "Group", ",", "MCContext", "::", "GenericSectionID", ",", "nullptr", ")", ";", "getStreamer", "(", ")", ".", "SwitchSection", "(", "WS", ")", ";"], "ground_truth": ["if", "(", "getContext", "(", ")", ".", "getGenDwarfForAssembly", "(", ")", ")", "getContext", "(", ")", ".", "addGenDwarfSection", "(", "WS", ")", ";"], "File": "WebAssemblyAsmParser15", "Func": "doBeforeLabelEmit", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11082, "Length": 55, "Cover_Rate": 0.3525641025641026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubw_high_s16", "(", "int32x4_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_aarch64_ssubw2v8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vsubw_high_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11083, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "FuncInfo", ".", "Fn", ";", "if", "(", "F", "->", "isVarArg", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "if", "(", "CC", "!=", "CallingConv", "::", "C", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isCallingConvWin64", "(", "CC", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "useSoftFloat", "(", ")", ")", "return", "false", ";", "unsigned", "GPRCnt", "=", "<NUM_LIT>", ";", "unsigned", "FPRCnt", "=", "<NUM_LIT>", ";", "for", "(", "auto", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "ByVal", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "InReg", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "StructRet", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftSelf", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftAsync", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "SwiftError", ")", "||", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "Nest", ")", ")", "return", "false", ";", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "false", ";", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["++", "GPRCnt", ";"], "File": "X86FastISel114", "Func": "fastLowerArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11084, "Length": 251, "Cover_Rate": 0.40483870967741936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "&=", "~", "(", "<NUM_LIT>", "<<", "PBitShift", ")", ";", "if", "(", "!", "LPAC", "::", "isPostOp", "(", "AluCode", ")", "&&", "(", "(", "Op2", ".", "isImm", "(", ")", "&&", "Op2", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "Op2", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "Op2", ".", "isExpr", "(", ")", ")", ")", ")", "Value", "|=", "(", "<NUM_LIT>", "<<", "PBitShift", ")", ";"], "ground_truth": ["assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "DLXMCCodeEmitter", "Func": "adjustPqBits", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11085, "Length": 96, "Cover_Rate": 0.4485981308411215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printDFormAddr", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "value", "=", "int64_t", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";", "int16_t", "value16", "=", "int16_t", "(", "value", ")", ";"], "ground_truth": ["assert", "(", "(", "value16", ">=", "-", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "&&", "value16", "<=", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SPUAsmPrinter", "Func": "printDFormAddr", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11086, "Length": 91, "Cover_Rate": 0.7711864406779662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "auto", "VRegAndVal", "=", "getIConstantVRegValWithLookThrough", "(", "LaneIdxOp", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "VRegAndVal", ")", "return", "false", ";", "unsigned", "LaneIdx", "=", "VRegAndVal", "->", "Value", ".", "getSExtValue", "(", ")", ";", "const", "RegisterBank", "&", "DstRB", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";"], "ground_truth": ["MachineInstr", "*", "Extract", "=", "emitExtractVectorElt", "(", "DstReg", ",", "DstRB", ",", "NarrowTy", ",", "SrcReg", ",", "LaneIdx", ",", "MIB", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectExtractElt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11087, "Length": 82, "Cover_Rate": 0.3178294573643411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasSSE3", "(", ")", "||", "hasAVX", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget108", "Func": "hasSSE3orAVX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11088, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumPairs", ";", "++", "i", ")", "{", "if", "(", "Pairs", "[", "i", "]", ".", "Value", "==", "Value", ")", "{", "Valid", "=", "true", ";", "return", "Pairs", "[", "i", "]", ".", "Name", ";", "}", "}"], "ground_truth": ["Valid", "=", "false", ";"], "File": "AArch64BaseInfo2", "Func": "toString", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11089, "Length": 45, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "ABI", ".", "IsCheriPureCap", "(", ")", ")", ";", "assert", "(", "!", "Ty", ".", "isFatPointer", "(", ")", ")", ";", "SDValue", "Hi", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Hi", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Lo", ")", ")", ";"], "File": "MipsISelLowering52", "Func": "getAddrNonPIC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11090, "Length": 86, "Cover_Rate": 0.7288135593220338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "break", ";", "}", "if", "(", "uses_spr", ")", "{", "machine_mode", "mode", "=", "(", "TARGET_POWERPC64", ")", "?", "DImode", ":", "SImode", ";", "op", "[", "nopnds", "++", "]", "=", "gen_rtx_CONST_INT", "(", "mode", ",", "htm_spr_num", "(", "fcode", ")", ")", ";", "op", "[", "nopnds", "++", "]", "=", "gen_rtx_REG", "(", "mode", ",", "htm_spr_regno", "(", "fcode", ")", ")", ";", "}", "else", "if", "(", "attr", "&", "RS6000_BTC_CR", ")", "{", "cr", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "op", "[", "nopnds", "++", "]", "=", "cr", ";", "}", "if", "(", "flag_checking", ")", "{", "int", "expected_nopnds", "=", "<NUM_LIT>", ";", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_UNARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_BINARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "attr", "&", "RS6000_BTC_TYPE_MASK", ")", "==", "RS6000_BTC_TERNARY", ")", "expected_nopnds", "=", "<NUM_LIT>", ";", "if", "(", "!", "(", "attr", "&", "RS6000_BTC_VOID", ")", ")", "expected_nopnds", "+=", "<NUM_LIT>", ";", "if", "(", "uses_spr", ")", "expected_nopnds", "+=", "<NUM_LIT>", ";", "gcc_assert", "(", "nopnds", "==", "expected_nopnds", "&&", "nopnds", "<=", "MAX_HTM_OPERANDS", ")", ";", "}", "switch", "(", "nopnds", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "if", "(", "attr", "&", "RS6000_BTC_CR", ")", "{", "if", "(", "fcode", "==", "HTM_BUILTIN_TBEGIN", ")", "{", "rtx", "scratch", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_EQ", "(", "SImode", ",", "cr", ",", "const0_rtx", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_XOR", "(", "SImode", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "else", "{", "rtx", "scratch1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "scratch2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "subreg", "=", "simplify_gen_subreg", "(", "CCmode", ",", "scratch1", ",", "SImode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_movcc", "(", "subreg", ",", "cr", ")", ")", ";"], "File": "powerpcspe", "Func": "htm_expand_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11091, "Length": 396, "Cover_Rate": 0.42038216560509556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "LL", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SC", "=", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BNE", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "OldVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loop1MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MF", "->", "insert", "(", "It", ",", "loop1MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "loop1MBB", "->", "addSuccessor", "(", "loop2MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "loop1MBB", ")", ";", "loop2MBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loop1MBB", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "LL", ")", ",", "Dest", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "EmitAtomicCmpSwap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11092, "Length": 281, "Cover_Rate": 0.5090579710144928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "{", "uint16_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "<STR_LIT>", "::", "write", "<", "uint16_t", ">", "(", "OS", ",", "Bits", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "uint32_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "<STR_LIT>", "::", "write", "(", "OS", ",", "Bits", ",", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "RV16KMCCodeEmitter", "Func": "encodeInstruction", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11093, "Length": 85, "Cover_Rate": 0.4941860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_conflict_epi64", "(", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vpconflictdi_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_conflict_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11094, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleHazardRecognizer", "*", "Thumb2InstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "&", "II", ")", "const", "{", "return", "(", "ScheduleHazardRecognizer", "*", ")", "new", "Thumb2HazardRecognizer", "(", "II", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11095, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "invalidate", "(", "Function", "&", ",", "const", "PreservedAnalyses", "&", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "TPCAliasAnalysis", "Func": "invalidate", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11096, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Offset", "=", "GetInitialOffset", "(", "Fn", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "&", "*", "MFI", ";", "if", "(", "MBB", "->", "getNumber", "(", ")", ">", "<NUM_LIT>", ")", "{", "auto", "&", "BS", "=", "BlockSizes", "[", "MBB", "->", "getNumber", "(", ")", "-", "<NUM_LIT>", "]", ";"], "ground_truth": ["BS", ".", "first", "-=", "BS", ".", "second", ";"], "File": "PPCBranchSelector17", "Func": "modifyAdjustment", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11097, "Length": 79, "Cover_Rate": 0.572463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterContext", "RegCtx", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "IsSmallMemAccess", "(", "AccessSize", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "RegCtx", ".", "AddBusyReg", "(", "DstReg", ")", ";", "RegCtx", ".", "AddBusyReg", "(", "SrcReg", ")", ";", "RegCtx", ".", "AddBusyReg", "(", "CntReg", ")", ";", "InstrumentMemOperandPrologue", "(", "RegCtx", ",", "Ctx", ",", "Out", ")", ";", "{", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "SrcReg", ",", "<NUM_LIT>", ",", "AccessSize", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";", "InstrumentMemOperand", "(", "*", "Op", ",", "AccessSize", ",", "false", ",", "RegCtx", ",", "Ctx", ",", "Out", ")", ";", "}", "{", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "-", "<NUM_LIT>", ",", "Ctx", ")", ";", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Op", "(", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "SrcReg", ",", "CntReg", ",", "AccessSize", ",", "SMLoc", "(", ")", ",", "SMLoc", "(", ")", ")", ")", ";"], "ground_truth": ["InstrumentMemOperand", "(", "*", "Op", ",", "AccessSize", ",", "false", ",", "RegCtx", ",", "Ctx", ",", "Out", ")", ";"], "File": "X86AsmInstrumentation25", "Func": "InstrumentMOVSBase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11098, "Length": 171, "Cover_Rate": 0.4899713467048711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqmovnbq_u32", "(", "uint16x8_t", "__a", ",", "uint32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqmovnbq_uv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqmovnbq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11099, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUndefHI", "&&", "!", "V1", "->", "isUndef", "(", ")", ")", "HI", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>Opcode", ",", "DL", ",", "NewVT", ",", "V1_LO", ",", "V1_HI", ")", ";", "}", "else", "{", "if", "(", "!", "isUndefLO", "&&", "(", "!", "V0_LO", "->", "isUndef", "(", ")", "||", "!", "V1_LO", "->", "isUndef", "(", ")", ")", ")", "LO", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>Opcode", ",", "DL", ",", "NewVT", ",", "V0_LO", ",", "V1_LO", ")", ";"], "ground_truth": ["if", "(", "!", "isUndefHI", "&&", "(", "!", "V0_HI", "->", "isUndef", "(", ")", "||", "!", "V1_HI", "->", "isUndef", "(", ")", ")", ")", "HI", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>Opcode", ",", "DL", ",", "NewVT", ",", "V0_HI", ",", "V1_HI", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "ExpandHorizontalBinOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11100, "Length": 108, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "b", "=", "ix86_function_value", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ",", "cfun", "->", "decl", ",", "false", ")", ";", "if", "(", "STACK_REG_P", "(", "a", ")", "||", "STACK_REG_P", "(", "b", ")", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "a", ",", "b", ")", ")", "return", "false", ";", "}", "else", "if", "(", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ")", ")", ";", "else", "if", "(", "!", "rtx_equal_p", "(", "a", ",", "b", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TARGET_64BIT", ")", "{"], "File": "i3864", "Func": "ix86_function_ok_for_sibcall", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11101, "Length": 84, "Cover_Rate": 0.32061068702290074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Val", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ValVT", "=", "Val", ".", "getValueType", "(", ")", ";", "assert", "(", "(", "(", "VT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getTargetInsertSubreg", "(", "ValVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "Val", ")", ";"], "File": "Z80oldISelLowering", "Func": "LowerAnyExtend", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11102, "Length": 72, "Cover_Rate": 0.6101694915254238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtps_epu64", "(", "__m128", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_cvtps2uqq256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_cvtps_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11103, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MCLDInitialize<ISA_LIT>Emulation", "(", ")", "{"], "ground_truth": ["mcld", "::", "TargetRegistry", "::", "RegisterEmulation", "(", "mcld", "::", "The<ISA_LIT>_32Target", ",", "mcld", "::", "emulate<ISA_LIT>LD", ")", ";"], "File": "X86Emulation", "Func": "MCLDInitializeX86Emulation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11104, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_srl_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psrlw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_srl_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11105, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "<NUM_LIT>", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "}", "if", "(", "TII", "->", "usesLGKM_CNT", "(", "Inst", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "LDS_ACCESS", ",", "Inst", ")", ";", "if", "(", "mayAccessLDSThroughFlat", "(", "Inst", ")", ")", "ScoreBrackets", "->", "setPendingFlat", "(", ")", ";", "}", "}", "else", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVMEM", "(", "Inst", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "ST", "->", "hasVscnt", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "(", "Inst", ".", "mayLoad", "(", ")", "&&", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "-", "<NUM_LIT>", ")", "||", "(", "TII", "->", "isMIMG", "(", "Inst", ")", "&&", "!", "Inst", ".", "mayLoad", "(", ")", "&&", "!", "Inst", ".", "mayStore", "(", ")", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_READ_ACCESS", ",", "Inst", ")", ";", "else", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMEM_WRITE_ACCESS", ",", "Inst", ")", ";", "if", "(", "ST", "->", "vmemWriteNeedsExpWaitcnt", "(", ")", "&&", "(", "Inst", ".", "mayStore", "(", ")", "||", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", ")", "{", "ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "VMW_GPR_LOCK", ",", "Inst", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isSMRD", "(", "Inst", ")", ")", "{"], "ground_truth": ["ScoreBrackets", "->", "updateByEvent", "(", "TII", ",", "TRI", ",", "MRI", ",", "SMEM_ACCESS", ",", "Inst", ")", ";"], "File": "SIInsertWaitcnts30", "Func": "updateEventWaitcntAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11106, "Length": 325, "Cover_Rate": 0.47584187408491946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeInt", "(", "CI", ",", "VT", ")", ";", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeFP", "(", "CFP", ",", "VT", ")", ";"], "ground_truth": ["else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ",", "VT", ")", ";"], "File": "X86FastISel (2)4", "Func": "fastMaterializeConstant", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11107, "Length": 80, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "size", "<=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "GEN_INT", "(", "size", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "reg", ",", "GEN_INT", "(", "size", ")", ")", ";", "emit_insn", "(", "gen_stack_pointer_inc", "(", "reg", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "sparc4", "Func": "sparc_expand_epilogue", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11108, "Length": 65, "Cover_Rate": 0.5118110236220472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "Val", ")", "!=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "~", "Val", ")", "!=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Val", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "Val", ")", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "return", "<NUM_LIT>", ";"], "File": "ARMISelDAGToDAG103", "Func": "ConstantMaterializationCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11109, "Length": 64, "Cover_Rate": 0.367816091954023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MCID", ".", "getNumImplicitUses", "(", ")", ";", "++", "i", ")", "initReg", "(", "MCI", ",", "MCID", ".", "getImplicitUses", "(", ")", "[", "i", "]", ",", "PredReg", ",", "isTrue", ")", ";", "const", "bool", "IgnoreTmpDst", "=", "(", "<ISA_LIT>MCInstrInfo", "::", "hasTmpDst", "(", "MCII", ",", "MCI", ")", "||", "<ISA_LIT>MCInstrInfo", "::", "hasHvxTmp", "(", "MCII", ",", "MCI", ")", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "if", "(", "const", "MCPhysReg", "*", "ImpDef", "=", "MCID", ".", "getImplicitDefs", "(", ")", ")", "for", "(", ";", "*", "ImpDef", ";", "++", "ImpDef", ")", "{", "unsigned", "R", "=", "*", "ImpDef", ";", "if", "(", "<STR_LIT>", "!=", "R", "&&", "MCID", ".", "isCall", "(", ")", ")", "continue", ";", "if", "(", "<STR_LIT>", "==", "R", ")", "continue", ";", "if", "(", "<STR_LIT>", "==", "R", ")", "SoftDefs", ".", "insert", "(", "R", ")", ";", "else", "if", "(", "isPredicateRegister", "(", "R", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "isPredicateLate", "(", "MCII", ",", "MCI", ")", ")", "LatePreds", ".", "insert", "(", "R", ")", ";", "else", "if", "(", "!", "IgnoreTmpDst", ")", "Defs", "[", "R", "]", ".", "insert", "(", "PredSense", "(", "PredReg", ",", "isTrue", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MCID", ".", "getNumDefs", "(", ")", ";", "++", "i", ")", "{", "unsigned", "R", "=", "MCI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "S", "=", "<STR_LIT>", ";", "if", "(", "R", "==", "<STR_LIT>", ")", "R", "=", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "IsReverseVecRegPair", "(", "R", ")", ")", "ReversePairs", ".", "insert", "(", "R", ")", ";", "for", "(", "MCRegAliasIterator", "SRI", "(", "R", ",", "&", "RI", ",", "!", "MCSubRegIterator", "(", "R", ",", "&", "RI", ")", ".", "isValid", "(", ")", ")", ";", "SRI", ".", "isValid", "(", ")", ";", "++", "SRI", ")", "{", "if", "(", "MCSubRegIterator", "(", "*", "SRI", ",", "&", "RI", ")", ".", "isValid", "(", ")", ")", "continue", ";", "if", "(", "R", "==", "*", "SRI", ")", "{", "if", "(", "S", "==", "R", ")", "continue", ";", "else", "S", "=", "R", ";", "}"], "ground_truth": ["if", "(", "<STR_LIT>", "!=", "R", "&&", "<STR_LIT>", "==", "*", "SRI", ")", "SoftDefs", ".", "insert", "(", "*", "SRI", ")", ";"], "File": "HexagonMCChecker20", "Func": "init", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11110, "Length": 334, "Cover_Rate": 0.536115569823435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_cvtpu16_ps", "(", "__m64", "__A", ")", "{", "__v4hi", "__zero", "=", "(", "__v4hi", ")", "__builtin_ia32_mmx_zero", "(", ")", ";", "__v2si", "__hisi", ",", "__losi", ";", "__v4sf", "__r", ";"], "ground_truth": ["__hisi", "=", "(", "__v2si", ")", "__builtin_ia32_punpckhwd", "(", "(", "__v4hi", ")", "__A", ",", "__zero", ")", ";"], "File": "xmmintrin4", "Func": "_mm_cvtpu16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11111, "Length": 42, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BA", ".", "Addr", "->", "getType", "(", ")", "==", "NodeAttrs", "::", "Ref", "&&", "BA", ".", "Addr", "->", "getKind", "(", ")", "==", "NodeAttrs", "::", "Def", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "isDef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11112, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "<ISA_LIT>AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";"], "ground_truth": ["if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "File": "X86AsmBackend17", "Func": "getFixupKindInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11113, "Length": 137, "Cover_Rate": 0.7696629213483146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isNullConstant", "(", "Idx", ")", ")", "return", "Op", ";", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "VecVT", "=", "Vec", ".", "getValueType", "(", ")", ";"], "ground_truth": ["SDValue", "Slidedown", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Vec", ",", "Idx", ")", ";"], "File": "RISCVISelLowering41", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11114, "Length": 63, "Cover_Rate": 0.49606299212598426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Name", "=", "AP", ".", "Mang", "->", "getSymbol", "(", "GVar", ")", ";", "O", "<<", "*", "Name", ";", "}", "else", "if", "(", "ConstantExpr", "*", "Cexpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "v", ")", ")", "{", "O", "<<", "*", "<STR_LIT>", "(", "Cexpr", ",", "AP", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "nSym", "++", ";", "if", "(", "nSym", ">=", "numSymbols", ")", "nextSymbolPos", "=", "size", "+", "<NUM_LIT>", ";", "else", "nextSymbolPos", "=", "symbolPosInBuffer", "[", "nSym", "]", ";", "}", "else", "if", "(", "nBytes", "==", "<NUM_LIT>", ")", "O", "<<", "*", "(", "unsigned", "int", "*", ")", "(", "buffer", "+", "pos", ")", ";"], "ground_truth": ["else", "O", "<<", "*", "(", "unsigned", "long", "long", "*", ")", "(", "buffer", "+", "pos", ")", ";"], "File": "NVPTXAsmPrinter17", "Func": "print", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11115, "Length": 113, "Cover_Rate": 0.4296577946768061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "MDR", "=", "&", "getAnalysis", "<", "MemoryDependenceWrapperPass", ">", "(", ")", ".", "getMemDep", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "isKernelFunc", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_KERNEL", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "AMDGPUAnnotateUniformValues17", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11116, "Length": 55, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MachineConstPropagator", "::", "removeCFGEdge", "(", "MachineBasicBlock", "*", "From", ",", "MachineBasicBlock", "*", "To", ")", "{", "From", "->", "removeSuccessor", "(", "To", ")", ";", "for", "(", "auto", "I", "=", "To", "->", "begin", "(", ")", ",", "E", "=", "To", "->", "getFirstNonPHI", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "PN", "=", "&", "*", "I", ";", "int", "N", "=", "PN", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "while", "(", "N", ">", "<NUM_LIT>", ")", "{", "if", "(", "PN", "->", "getOperand", "(", "N", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "From", ")", "{", "PN", "->", "RemoveOperand", "(", "N", "+", "<NUM_LIT>", ")", ";", "PN", "->", "RemoveOperand", "(", "N", ")", ";", "}", "N", "-=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "removeCFGEdge", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11117, "Length": 114, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Header", "=", "ScopeTop", ";", "break", ";", "}", "}", "}", "for", "(", "MachineLoop", "*", "Loop", "=", "MLI", ".", "getLoopFor", "(", "LayoutPred", ")", ";", "Loop", "&&", "Loop", "->", "contains", "(", "LayoutPred", ")", ";", "Loop", "=", "Loop", "->", "getParentLoop", "(", ")", ")", "if", "(", "Loop", "&&", "LoopBottom", "(", "Loop", ")", "==", "LayoutPred", "&&", "Loop", "->", "contains", "(", "Header", ")", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "InsertPos", ";", "MachineLoop", "*", "HeaderLoop", "=", "MLI", ".", "getLoopFor", "(", "Header", ")", ";", "if", "(", "HeaderLoop", "&&", "MBB", ".", "getNumber", "(", ")", ">", "LoopBottom", "(", "HeaderLoop", ")", "->", "getNumber", "(", ")", ")", "{", "InsertPos", "=", "Header", "->", "begin", "(", ")", ";", "}", "else", "{", "InsertPos", "=", "Header", "->", "getFirstTerminator", "(", ")", ";", "while", "(", "InsertPos", "!=", "Header", "->", "begin", "(", ")", "&&", "prev", "(", "InsertPos", ")", "->", "definesRegister", "(", "<STR_LIT>", ")", "&&", "prev", "(", "InsertPos", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "prev", "(", "InsertPos", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "prev", "(", "InsertPos", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "--", "InsertPos", ";", "}", "BuildMI", "(", "*", "Header", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "InsertPos", ";", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "int", "Number", "=", "MBB", ".", "getNumber", "(", ")", ";", "if", "(", "!", "ScopeTops", "[", "Number", "]", "||", "ScopeTops", "[", "Number", "]", "->", "getNumber", "(", ")", ">", "Header", "->", "getNumber", "(", ")", ")", "ScopeTops", "[", "Number", "]", "=", "Header", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify4", "Func": "PlaceBlockMarker", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11118, "Length": 277, "Cover_Rate": 0.5389105058365758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "MachineModulePass", "(", "char", "&", "ID", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MachineModulePass", "Func": "MachineModulePass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11119, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_msub_ss", "(", "__m128", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_vfmaddss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "-", "(", "__v4sf", ")", "__C", ")", ";"], "File": "fma4intrin", "Func": "_mm_msub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11120, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModeSP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11121, "Length": 17, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ge_sew_lmul_unavailable_p", "(", "const", "vector_insn_info", "&", "info1", ",", "const", "vector_insn_info", "&", "info2", ")", "{", "if", "(", "!", "info2", ".", "demand_p", "(", "DEMAND_RATIO", ")", "&&", "info2", ".", "demand_p", "(", "DEMAND_GE_SEW", ")", ")", "return", "info1", ".", "get_sew", "(", ")", "<", "info2", ".", "get_sew", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "ge_sew_lmul_unavailable_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11122, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useSoftFloat", "(", ")", "const", "{", "if", "(", "isAIXABI", "(", ")", "&&", "!", "HasHardFloat", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "!", "HasHardFloat", ";"], "File": "PPCSubtarget12", "Func": "useSoftFloat", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11123, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getCallPreservedMask", "(", "CC", ")", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "RegMask", ",", "getBaseRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "for", "(", "MCSubRegIterator", "I", "(", "getBaseRegister", "(", ")", ",", "this", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "*", "I", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "X86RegisterInfo3", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11124, "Length": 168, "Cover_Rate": 0.3010752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_sll_epi32", "(", "__m256i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pslld256", "(", "(", "__v8si", ")", "__A", ",", "(", "__v4si", ")", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_sll_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11125, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasAVLReg", "(", ")", ")", "return", "getAVLReg", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "RISCVInsertVSETVLI1", "Func": "hasNonZeroAVL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11126, "Length": 16, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";", "}"], "ground_truth": ["return", "ResultReg", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_i", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11127, "Length": 95, "Cover_Rate": 0.6597222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "n", "=", "ARRAY_SIZE", "(", "vax_cvt_ops", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "++", "i", ",", "++", "ops", ")", "if", "(", "ops", "->", "code", "==", "code", ")", "{", "rtx", "func", "=", "ops", "->", "libcall", ";", "if", "(", "!", "func", ")", "{", "func", "=", "init_one_libfunc", "(", "TARGET_ABI_OPEN_VMS", "?", "ops", "->", "vms_func", ":", "ops", "->", "osf_func", ")", ";", "ops", "->", "libcall", "=", "func", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_lookup_xfloating_lib_func", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11128, "Length": 68, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer (2)1", "Func": "getStoreValueOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11129, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMInstrInfo", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11130, "Length": 70, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "TryFoldLoad", "(", "SDValue", "P", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Index", ")", "{", "if", "(", "<STR_LIT>", "(", "N", ".", "getNode", "(", ")", ")", "&&", "N", ".", "hasOneUse", "(", ")", "&&", "IsLegalAndProfitableToFold", "(", "N", ".", "getNode", "(", ")", ",", "P", ".", "getNode", "(", ")", ",", "P", ".", "getNode", "(", ")", ")", ")", "return", "SelectAddrRRI20", "(", "P", ",", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Base", ",", "Disp", ",", "Index", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZISelDAGToDAG19", "Func": "TryFoldLoad", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11131, "Length": 84, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_cmpneq_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11132, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "needsStackRealignment", "(", "MF", ")", "&&", "!", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "MFI", ".", "getLocalFrameSize", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo10", "Func": "hasBasePointer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11133, "Length": 56, "Cover_Rate": 0.5233644859813084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "UseGOT_PREL", "=", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ";", "LLVMContext", "*", "Context", "=", "&", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "UseGOT_PREL", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "UseGOT_PREL", ")", ";", "unsigned", "ConstAlign", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", "->", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "ConstAlign", ")", ";", "unsigned", "TempReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "TempReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";"], "File": "ARMFastISel (2)3", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11134, "Length": 171, "Cover_Rate": 0.4180929095354523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "Flags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "Flags", "|=", "ELF", "::", "EF_MIPS_ARCH_ASE_M16", ";", "MCA", ".", "setELFHeaderEFlags", "(", "Flags", ")", ";"], "ground_truth": ["forbidModuleDirective", "(", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetMips16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11135, "Length": 38, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "(", "SImode_address_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "&&", "REG_P", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "false", ";", "if", "(", "!", "ix86_ok_to_clobber_flags", "(", "insn", ")", ")", "return", "false", ";", "ok", "=", "ix86_decompose_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "&", "parts", ")", ";", "gcc_assert", "(", "ok", ")", ";", "if", "(", "(", "parts", ".", "base", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "index", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "disp", "!=", "NULL_RTX", ")", "+", "(", "parts", ".", "scale", ">", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "parts", ".", "disp", "&&", "flag_pic", "&&", "!", "LEGITIMATE_PIC_OPERAND_P", "(", "parts", ".", "disp", ")", ")", "return", "false", ";"], "ground_truth": ["regno0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "i3864", "Func": "ix86_avoid_lea_for_addr", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11136, "Length": 135, "Cover_Rate": 0.39589442815249265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)1", "Func": "CanLowerReturn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11137, "Length": 64, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "AllowNoDisp", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "OS", ")", ";", "return", ";", "}", "if", "(", "Disp", ".", "isExpr", "(", ")", ")", "{", "auto", "*", "Sym", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Disp", ".", "getExpr", "(", ")", ")", ";", "if", "(", "Sym", "&&", "Sym", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLSCALL", ")", "{", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Sym", ",", "FK_NONE", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "OS", ")", ";", "return", ";", "}", "}", "}", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "AllowDisp8", ")", "{", "int", "ImmOffset", "=", "<NUM_LIT>", ";", "if", "(", "isDispOrCDisp8", "(", "TSFlags", ",", "Disp", ".", "getImm", "(", ")", ",", "ImmOffset", ")", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "OS", ")", ";", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "FK_Data_1", ",", "StartByte", ",", "OS", ",", "Fixups", ",", "ImmOffset", ")", ";", "return", ";", "}", "}", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ",", "OS", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "FixupKind", "=", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitImmediate", "(", "Disp", ",", "MI", ".", "getLoc", "(", ")", ",", "<NUM_LIT>", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "StartByte", ",", "OS", ",", "Fixups", ")", ";", "return", ";", "}", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "ForceDisp32", "=", "false", ";", "bool", "ForceDisp8", "=", "false", ";", "int", "ImmOffset", "=", "<NUM_LIT>", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "BaseRegNo", "=", "<NUM_LIT>", ";", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "OS", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "AllowNoDisp", "&&", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "OS", ")", ";", "}", "else", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "AllowDisp8", "&&", "isDispOrCDisp8", "(", "TSFlags", ",", "Disp", ".", "getImm", "(", ")", ",", "ImmOffset", ")", ")", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "OS", ")", ";", "ForceDisp8", "=", "true", ";", "}", "else", "{", "emitByte", "(", "modRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ",", "OS", ")", ";", "ForceDisp32", "=", "true", ";", "}", "static", "const", "unsigned", "SSTable", "[", "]", "=", "{", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "SS", "=", "SSTable", "[", "Scale", ".", "getImm", "(", ")", "]", ";"], "ground_truth": ["unsigned", "IndexRegNo", "=", "IndexReg", ".", "getReg", "(", ")", "?", "get<ISA_LIT>RegNum", "(", "IndexReg", ")", ":", "<NUM_LIT>", ";"], "File": "X86MCCodeEmitter4", "Func": "emitMemModRMByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11138, "Length": 492, "Cover_Rate": 0.3433356594556874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "xtensa_config_v1", "*", "xtensa_get_config_v1", "(", "void", ")", "{", "static", "const", "struct", "xtensa_config_v1", "*", "config", ";", "if", "(", "!", "config", ")", "config", "=", "(", "const", "struct", "xtensa_config_v1", "*", ")", "xtensa_load_config", "(", "<STR_LIT>", ",", "&", "xtensa_config_v1", ",", "NULL", ")", ";", "return", "config", ";"], "ground_truth": ["}"], "File": "xtensa-dynconfig", "Func": "xtensa_get_config_v1", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11139, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "GetAllRegSet", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "GetAllRegSet", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "if", "(", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "return", "nullptr", ";", "}", "if", "(", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "AArch64InstructionSelector (2)", "Func": "getRegClassForTypeOnBank", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11140, "Length": 104, "Cover_Rate": 0.5942857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrhq_gather_shifted_offset_u16", "(", "uint16_t", "const", "*", "__base", ",", "uint16x8_t", "__offset", ")", "{"], "ground_truth": ["return", "__builtin_mve_vldrhq_gather_shifted_offset_uv8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__offset", ")", ";"], "File": "arm", "Func": "mve___arm_vldrhq_gather_shifted_offset_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11141, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpNum", "=", "Ops", "[", "<NUM_LIT>", "]", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "bool", "isTwoAddr", "=", "NumOps", ">", "<NUM_LIT>", "&&", "MI", "->", "getDesc", "(", ")", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "TOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ";", "const", "DenseMap", "<", "unsigned", "*", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "*", "OpcodeTablePtr", "=", "NULL", ";", "if", "(", "isTwoAddr", "&&", "NumOps", ">=", "<NUM_LIT>", "&&", "OpNum", "<", "<NUM_LIT>", ")", "{", "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable2Addr", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstrInfo41", "Func": "canFoldMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11142, "Length": 116, "Cover_Rate": 0.3493975903614458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ConstraintWeight", "<ISA_LIT>TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "CallOperandVal", "==", "NULL", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'d'", ":", "case", "'y'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'f'", ":", "if", "(", "type", "->", "isFloatTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "}", "return", "weight", ";"], "ground_truth": ["}"], "File": "MBlazeISelLowering", "Func": "getSingleConstraintMatchWeight", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11143, "Length": 113, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GlobalBaseReg", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SICMachineFunction", "Func": "getGlobalBaseReg", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11144, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ScalarVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "(", "(", "ScalarVT", "==", "<STR_LIT>", "||", "ScalarVT", "==", "<STR_LIT>", ")", "&&", "NumElems", ">=", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "InScalarVT", "=", "InVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "InScalarVT", ".", "getSizeInBits", "(", ")", "<=", "ScalarVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "In", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "IsConstVectorInRange", "=", "[", "]", "(", "SDValue", "V", ",", "unsigned", "Min", ",", "unsigned", "Max", ")", "{", "return", "<STR_LIT>", "(", "V", ",", "[", "Min", ",", "Max", "]", "(", "ConstantSDNode", "*", "C", ")", "{", "return", "!", "(", "C", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "Min", ")", "||", "C", "->", "getAPIntValue", "(", ")", ".", "ugt", "(", "Max", ")", ")", ";", "}", ")", ";", "}", ";", "auto", "LHS", "=", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "RHS", "=", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsConstVectorInRange", "(", "RHS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Operands", "[", "<NUM_LIT>", "]", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "AVGBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ",", "Ops", ")", ";", "}", ";", "auto", "AVGSplitter", "=", "[", "&", "]", "(", "SDValue", "Op0", ",", "SDValue", "Op1", ")", "{", "unsigned", "NumElemsPow2", "=", "PowerOf2Ceil", "(", "NumElems", ")", ";", "EVT", "Pow2VT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ScalarVT", ",", "NumElemsPow2", ")", ";", "if", "(", "NumElemsPow2", "!=", "NumElems", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops0", "(", "NumElemsPow2", ",", "DAG", ".", "getUNDEF", "(", "ScalarVT", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops1", "(", "NumElemsPow2", ",", "DAG", ".", "getUNDEF", "(", "ScalarVT", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Idx", "=", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ";", "Ops0", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ScalarVT", ",", "Op0", ",", "Idx", ")", ";", "Ops1", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ScalarVT", ",", "Op1", ",", "Idx", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering135", "Func": "detectAVGPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11145, "Length": 441, "Cover_Rate": 0.4064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "ImmOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "ImmOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "DstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DstRegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "loadImmediate", "(", "ImmOp", ".", "getImm", "(", ")", ",", "DstRegOp", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "Is32BitImm", ",", "false", ",", "IDLoc", ",", "Instructions", ")", ")", "return", "true", ";"], "File": "MipsAsmParser", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11146, "Length": 76, "Cover_Rate": 0.7238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "!", "TARGET_ALTIVEC_ABI", ")", "return", "LAST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "crtl", "->", "calls_eh_return", "&&", "!", "TARGET_ALTIVEC", ")", "return", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "save_reg_p", "(", "i", ")", ")", "break", ";"], "File": "powerpcspe", "Func": "first_altivec_reg_to_save", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11147, "Length": 55, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCInstrInfo65", "Func": "isReallyTriviallyReMaterializable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11148, "Length": 45, "Cover_Rate": 0.31690140845070425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "RISCVAsmBackend", "Func": "~RISCVAsmBackend", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11149, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UserStack", ".", "push_back", "(", "U", ")", ";", "while", "(", "!", "UserStack", ".", "empty", "(", ")", ")", "{", "auto", "*", "UU", "=", "UserStack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "VisitedUsers", ".", "insert", "(", "UU", ")", ".", "second", ")", "continue", ";", "if", "(", "isa", "<", "GlobalValue", ">", "(", "UU", ")", ")", "continue", ";", "if", "(", "isa", "<", "Constant", ">", "(", "UU", ")", ")", "{", "append_range", "(", "UserStack", ",", "UU", "->", "users", "(", ")", ")", ";", "continue", ";", "}", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "UU", ")", ";", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";", "if", "(", "CollectKernelInsts", ")", "{", "if", "(", "!", "llvm", "::", "<STR_LIT>", "(", "F", ")", ")", "{", "continue", ";", "}", "}", "else", "{", "if", "(", "llvm", "::", "<STR_LIT>", "(", "F", ")", ")", "{", "continue", ";", "}", "}"], "ground_truth": ["FunctionToInsts", ".", "insert", "(", "std", "::", "make_pair", "(", "F", ",", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "(", ")", ")", ")", ";"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "getFunctionToInstsMap", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11150, "Length": 158, "Cover_Rate": 0.683982683982684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CPUser", "(", "MachineInstr", "*", "mi", ",", "MachineInstr", "*", "cpemi", ",", "unsigned", "maxdisp", ",", "bool", "neg", ",", "bool", "soimm", ")", ":", "MI", "(", "mi", ")", ",", "CPEMI", "(", "cpemi", ")", ",", "MaxDisp", "(", "maxdisp", ")", ",", "NegOk", "(", "neg", ")", ",", "IsSoImm", "(", "soimm", ")", ",", "KnownAlignment", "(", "false", ")", "{", "HighWaterMark", "=", "CPEMI", "->", "getParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass (2)1", "Func": "CPUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11151, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "ParseRegList", "(", "RegisterKind", "&", "RegKind", ",", "unsigned", "&", "RegNum", ",", "unsigned", "&", "RegWidth", ",", "SmallVectorImpl", "<", "AsmToken", ">", "&", "Tokens", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ";", "auto", "ListLoc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "LBrac", ",", "<STR_LIT>", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "auto", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "Parse<ISA_LIT>Register", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "RegWidth", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "for", "(", ";", "trySkipToken", "(", "AsmToken", "::", "Comma", ")", ";", ")", "{", "RegisterKind", "NextRegKind", ";", "unsigned", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ";", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "!", "Parse<ISA_LIT>Register", "(", "NextRegKind", ",", "NextReg", ",", "NextRegNum", ",", "NextRegWidth", ",", "Tokens", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "if", "(", "NextRegWidth", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "NextRegKind", "!=", "RegKind", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "!", "AddNextRegisterToList", "(", "Reg", ",", "RegWidth", ",", "RegKind", ",", "NextReg", ",", "Loc", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseRegList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11152, "Length": 201, "Cover_Rate": 0.7730769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "Qn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Qn", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Qm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Qd", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVADCInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11153, "Length": 146, "Cover_Rate": 0.6347826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomltq", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_comlt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11154, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ExtVT", "=", "VT", ";", "if", "(", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "ExtVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "<NUM_LIT>", "/", "NumElts", ")", ",", "NumElts", ")", ";", "SDValue", "V", ";", "if", "(", "Subtarget", ".", "hasDQI", "(", ")", ")", "{", "V", "=", "getExtendInVec", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ",", "In", ",", "DAG", ")", ";", "assert", "(", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "SDValue", "NegOne", "=", "getOnesVector", "(", "ExtVT", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Zero", "=", "getZeroVector", "(", "ExtVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ",", "In", ",", "NegOne", ",", "Zero", ")", ";", "if", "(", "ExtVT", "==", "VT", ")", "return", "V", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V", ")", ";"], "File": "X86ISelLowering172", "Func": "LowerSIGN_EXTEND_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11155, "Length": 146, "Cover_Rate": 0.35960591133004927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "CallInst", "*", ">", "PreserveArrayIndexCalls", ";", "std", "::", "vector", "<", "CallInst", "*", ">", "PreserveUnionIndexCalls", ";", "std", "::", "vector", "<", "CallInst", "*", ">", "PreserveStructIndexCalls", ";", "bool", "Found", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";", "CallInfo", "CInfo", ";", "if", "(", "!", "IsPreserveDIAccessIndexCall", "(", "Call", ",", "CInfo", ")", ")", "continue", ";"], "ground_truth": ["Found", "=", "true", ";"], "File": "BPFAbstractMemberAccess1", "Func": "removePreserveAccessIndexIntrinsic", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11156, "Length": 81, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "*", ">", "(", "DAGInstrs", ")", ";", "const", "TargetSchedModel", "*", "TSchedModel", "=", "DAGInstrs", "->", "getSchedModel", "(", ")", ";", "if", "(", "!", "TSchedModel", "||", "DAG", "->", "SUnits", ".", "empty", "(", ")", ")", "return", ";", "auto", "LastSALU", "=", "DAG", "->", "SUnits", ".", "begin", "(", ")", ";", "auto", "E", "=", "DAG", "->", "SUnits", ".", "end", "(", ")", ";", "SmallPtrSet", "<", "SUnit", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "for", "(", "SUnit", "&", "SU", ":", "DAG", "->", "SUnits", ")", "{", "MachineInstr", "&", "MAI", "=", "*", "SU", ".", "getInstr", "(", ")", ";", "if", "(", "!", "TII", "->", "isMAI", "(", "MAI", ")", "||", "MAI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MAI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "unsigned", "Lat", "=", "TSchedModel", "->", "computeInstrLatency", "(", "&", "MAI", ")", "-", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "DAG", "->", "dumpNode", "(", "SU", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Lat", "<<", "<STR_LIT>", ")", ";"], "File": "AMDGPUSubtarget1", "Func": "apply", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11157, "Length": 157, "Cover_Rate": 0.5880149812734082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<ISA_LIT>TargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "funcInfo", ",", "libInfo", ")", ";"], "File": "X86ISelLowering (2)", "Func": "createFastISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11158, "Length": 25, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "NumArgRegs", "=", "array_lengthof", "(", "ArgRegs", ")", ";", "unsigned", "RegNum", "=", "State", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "NumArgRegs", ")", ";", "if", "(", "RegNum", "!=", "NumArgRegs", "&&", "ArgRegs", "[", "RegNum", "]", "==", "<STR_LIT>", ")", "{", "State", ".", "AllocateReg", "(", "ArgRegs", "[", "RegNum", "]", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering105", "Func": "CC_PPC_SVR4_Custom_AlignFPArgRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11159, "Length": 46, "Cover_Rate": 0.36507936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "isEHLabel", "(", ")", ")", "InsertPos", "++", ";", "if", "(", "InsertPos", "==", "MBB", ".", "end", "(", ")", "||", "!", "<STR_LIT>", "(", "InsertPos", "->", "getOpcode", "(", ")", ")", ")", "{", "Changed", "=", "true", ";", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare11", "Func": "addCatchAlls", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11160, "Length": 70, "Cover_Rate": 0.5109489051094891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "TPCImmToReg", "Func": "getAnalysisUsage", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11161, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "getFrameLowering", "(", "MF", ")", "->", "hasFP", "(", "MF", ")", "?", "(", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "Is24Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "Z80RegisterInfo2", "Func": "getFrameRegister", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11162, "Length": 39, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_cmpnltpd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_cmpnlt_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11163, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "}", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "<STR_LIT>", ";", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";"], "File": "ARMFastISel36", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11164, "Length": 244, "Cover_Rate": 0.392914653784219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "svqinc_bhwd_impl", "(", "scalar_int_mode", "elem_mode", ")", ":", "svqdec_svqinc_bhwd_impl", "(", "SS_PLUS", ",", "US_PLUS", ",", "elem_mode", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-base", "Func": "svqinc_bhwd_impl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11165, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Imm", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARM64AddressingModes", "Func": "getMemDoShift", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11166, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ElemVT", "==", "<STR_LIT>", ")", "{", "SDValue", "SplatVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SplatVal", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering78", "Func": "lowerSPLAT_VECTOR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11167, "Length": 38, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Unsigned", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Opc", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "Opc", "=", "Unsigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "SSECC", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (3)", "Func": "LowerIntVSETCC_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11168, "Length": 133, "Cover_Rate": 0.4143302180685358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SpilledReg", "(", "Register", "R", ",", "int", "L", ")", ":", "VGPR", "(", "R", ")", ",", "Lane", "(", "L", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "SpilledReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11169, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "gate", "(", "function", "*", ")", "{", "return", "sparc_fix_at697f", "!=", "<NUM_LIT>", "||", "sparc_fix_ut699", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sparc4", "Func": "gate", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11170, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GlobalBaseReg", ")", "{", "getGlobalBaseReg", "(", ")", ";", "initGlobalBaseReg", "(", ")", ";", "}", "return", "GlobalBaseReg", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction39", "Func": "getGlobalBaseRegForGlobalISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11171, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "regCode", "=", "MRI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ")", ";", "return", "(", "regCode", "&", "<NUM_LIT>", ")", ">>", "shift", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter22", "Func": "GPRAlign", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11172, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "ConstantSDNode", "*", "MaskCst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Mask", "=", "MaskCst", "->", "getZExtValue", "(", ")", ";", "return", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ";", "}", "return", "false", ";", "}", ";", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "isSupportedExtend", "(", "Op", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "if", "(", "ConstantSDNode", "*", "ShiftCst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Shift", "=", "ShiftCst", "->", "getZExtValue", "(", ")", ";", "if", "(", "isSupportedExtend", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "(", "Shift", "<=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getCmpOperandFoldingProfit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11173, "Length": 166, "Cover_Rate": 0.6859504132231405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "desc", "=", "MI", "->", "getDesc", "(", ")", ";", "std", "::", "set", "<", "const", "TargetRegisterClass", "*", ">", "result", ";", "for", "(", "MachineInstr", "::", "const_mop_iterator", "MOI", "=", "MI", "->", "operands_begin", "(", ")", ",", "MOE", "=", "MI", "->", "operands_end", "(", ")", ";", "MOI", "!=", "MOE", ";", "++", "MOI", ")", "{", "const", "MachineOperand", "&", "op", "=", "*", "MOI", ";", "if", "(", "op", ".", "isReg", "(", ")", "&&", "op", ".", "isUse", "(", ")", ")", "{", "unsigned", "reg", "=", "op", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "reg", ")", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "reg", ")", ";", "result", ".", "insert", "(", "resolveSide", "(", "RC", ")", ")", ";", "}", "else", "{", "result", ".", "insert", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", "?", "BRegsRegisterClass", ":"], "ground_truth": ["ARegsRegisterClass", ")", ";"], "File": "TMS320C64XHazardRecognizer", "Func": "getOperandRCs", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11174, "Length": 132, "Cover_Rate": 0.7415730337078652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "nodes_iterator", "nodes_end", "(", "const", "MCallSubGraph", "&", "G", ")", "{"], "ground_truth": ["return", "G", ".", "Nodes", ".", "end", "(", ")", ";"], "File": "PatmosCallGraphBuilder", "Func": "nodes_end", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11175, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "tmp", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "NSize", "=", "<NUM_LIT>", ";", "RegDecoder", "=", "DecodeMSA128BRegisterClass", ";", "}", "else", "if", "(", "(", "tmp", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "NSize", "=", "<NUM_LIT>", ";", "RegDecoder", "=", "DecodeMSA128HRegisterClass", ";", "}", "else", "if", "(", "(", "tmp", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "NSize", "=", "<NUM_LIT>", ";", "RegDecoder", "=", "DecodeMSA128WRegisterClass", ";", "}", "else", "if", "(", "(", "tmp", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "NSize", "=", "<NUM_LIT>", ";", "RegDecoder", "=", "DecodeMSA128DRegisterClass", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "assert", "(", "NSize", "!=", "<NUM_LIT>", "&&", "RegDecoder", "!=", "nullptr", ")", ";", "tmp", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "RegDecoder", "(", "MI", ",", "tmp", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "RegDecoder", "(", "MI", ",", "tmp", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "tmp", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "NSize", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "tmp", ")", ")", ";", "tmp", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "RegDecoder", "(", "MI", ",", "tmp", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "MipsDisassembler10", "Func": "DecodeINSVE_DF", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11176, "Length": 211, "Cover_Rate": 0.7275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "INVALID_REGNUM", "==", "regno", ")", "break", ";", "current_frame_info", ".", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "}", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "current_frame_info", ".", "save_regs", "[", "regno", "]", "==", "<NUM_LIT>", ")", "{", "current_frame_info", ".", "last_reg_to_save", "=", "regno", ";", "if", "(", "regno", ">=", "CR16_FIRST_DWORD_REGISTER", ")", "current_frame_info", ".", "reg_size", "+=", "CR16_UNITS_PER_DWORD", ";"], "ground_truth": ["else", "current_frame_info", ".", "reg_size", "+=", "UNITS_PER_WORD", ";"], "File": "cr162", "Func": "cr16_compute_save_regs", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11177, "Length": 99, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "TARGET_V9", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "(", "regs_ever_live", "[", "i", "]", "&&", "!", "call_used_regs", "[", "i", "]", ")", "||", "(", "regs_ever_live", "[", "i", "+", "<NUM_LIT>", "]", "&&", "!", "call_used_regs", "[", "i", "+", "<NUM_LIT>", "]", ")", ")", "n_regs", "+=", "<NUM_LIT>", ";", "num_gfregs", "=", "n_regs", ";", "if", "(", "leaf_function_p", "&&", "n_regs", "==", "<NUM_LIT>", "&&", "size", "==", "<NUM_LIT>", "&&", "current_function_outgoing_args_size", "==", "<NUM_LIT>", ")", "actual_fsize", "=", "apparent_fsize", "=", "<NUM_LIT>", ";", "else", "{", "apparent_fsize", "=", "(", "size", "-", "STARTING_FRAME_OFFSET", "+", "<NUM_LIT>", ")", "&", "-", "<NUM_LIT>", ";", "apparent_fsize", "+=", "n_regs", "*", "<NUM_LIT>", ";", "actual_fsize", "=", "apparent_fsize", "+", "(", "(", "outgoing_args_size", "+", "<NUM_LIT>", ")", "&", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "leaf_function_p", "||", "size", ">", "<NUM_LIT>", ")", "actual_fsize", "+=", "FIRST_PARM_OFFSET", "(", "current_function_decl", ")", ";", "return", "SPARC_STACK_ALIGN", "(", "actual_fsize", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "sparc_compute_frame_size", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11178, "Length": 142, "Cover_Rate": 0.5440613026819924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmlaq_f32", "(", "float32x4_t", "a", ",", "float32x4_t", "b", ",", "float32x4_t", "c", ")", "{", "return", "a", "+", "b", "*", "c", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlaq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11179, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "mips_output_aligned_decl_common", "(", "FILE", "*", "stream", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "if", "(", "TARGET_EMBEDDED_DATA", "&&", "TARGET_UNINIT_CONST_IN_RODATA", "&&", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "decl", ")", "&&", "(", "DECL_INITIAL", "(", "decl", ")", "==", "<NUM_LIT>", "||", "DECL_INITIAL", "(", "decl", ")", "==", "error_mark_node", ")", ")", "{", "if", "(", "TREE_PUBLIC", "(", "decl", ")", "&&", "DECL_NAME", "(", "decl", ")", ")", "targetm", ".", "asm_out", ".", "globalize_label", "(", "stream", ",", "name", ")", ";"], "ground_truth": ["switch_to_section", "(", "readonly_data_section", ")", ";"], "File": "mips", "Func": "mips_output_aligned_decl_common", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11180, "Length": 87, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpgt_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpgtps", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin5", "Func": "_mm_cmpgt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11181, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass51", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11182, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitBundleLock", "(", "false", ")", ";", "emitMask", "(", "AddrReg", ",", "IndirectBranchMaskReg", ",", "STI", ")", ";", "MCELFStreamer", "::", "EmitInstruction", "(", "MI", ",", "STI", ")", ";"], "ground_truth": ["EmitBundleUnlock", "(", ")", ";"], "File": "MipsNaClELFStreamer5", "Func": "sandboxIndirectJump", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11183, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isEHPad", "(", ")", "||", "MBB", "->", "pred_empty", "(", ")", "||", "MBB", "->", "hasAddressTaken", "(", ")", ")", "return", "false", ";"], "ground_truth": ["MachineBasicBlock", "::", "const_pred_iterator", "PI", "=", "MBB", "->", "pred_begin", "(", ")", ",", "PI2", "=", "PI", ";"], "File": "PatmosAsmPrinter1", "Func": "isBlockOnlyReachableByFallthrough", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11184, "Length": 50, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "nios2", ")", "{", "if", "(", "CPU", "!=", "<STR_LIT>", ")", "{", "CPU", "=", "<STR_LIT>", ";", "<ISA_LIT>ArchVersion", "=", "<ISA_LIT>r1", ";", "}", "else", "{", "<ISA_LIT>ArchVersion", "=", "<ISA_LIT>r2", ";", "}", "}", "else", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "TargetTriple", ".", "getArch", "(", ")", "<<", "<STR_LIT>", "<<", "CPU", "<<", "<STR_LIT>", ";", "exit", "(", "<NUM_LIT>", ")", ";", "}", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "ground_truth": ["return", "*", "this", ";"], "File": "Nios2Subtarget1", "Func": "initializeSubtargetDependencies", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11185, "Length": 74, "Cover_Rate": 0.7956989247311828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "RevShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "<STR_LIT>", ")", ",", "ShAmt", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "ExtraShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "VTBits", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "RevShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "TrueVal", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ExtraShAmt", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FalseVal", ",", "TrueVal", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerShiftRightParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11186, "Length": 249, "Cover_Rate": 0.6484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "__m128", "__a", ",", "__b", ",", "__c", ";", "static", "const", "__vector", "unsigned", "int", "__mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__a", "=", "vec_splat", "(", "__A", ",", "<NUM_LIT>", ")", ";", "__b", "=", "vec_splat", "(", "__B", ",", "<NUM_LIT>", ")", ";", "__c", "=", "__a", "-", "__b", ";"], "ground_truth": ["return", "(", "vec_sel", "(", "__A", ",", "__c", ",", "__mask", ")", ")", ";"], "File": "xmmintrin2", "Func": "_mm_sub_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11187, "Length": 82, "Cover_Rate": 0.7961165048543689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Tmp", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "isToken", "(", "AsmToken", "::", "Integer", ")", "&&", "!", "isToken", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "return", "true", ";", "}", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Tmp", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "ParseAsAbsoluteExpression", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11188, "Length": 45, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isCFIInstruction", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isImplicitDef", "(", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "auto", "*", "IS", "=", "ResourceTracker", "->", "getInstrItins", "(", ")", "->", "beginStage", "(", "TID", ".", "getSchedClass", "(", ")", ")", ";"], "ground_truth": ["unsigned", "FuncUnits", "=", "IS", "->", "getUnits", "(", ")", ";"], "File": "HexagonVLIWPacketizer35", "Func": "ignorePseudoInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11189, "Length": 72, "Cover_Rate": 0.6990291262135923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVals", "(", "SVOp", "->", "getMask", "(", ")", ".", "begin", "(", ")", ",", "SVOp", "->", "getMask", "(", ")", ".", "end", "(", ")", ")", ";", "bool", "V2IsUndef", "=", "V2", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "bool", "V1IsAllZero", "=", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ";", "bool", "V2IsAllZero", "=", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "||", "!", "Subtarget", "->", "hasAVX2", "(", ")", "||", "(", "!", "V2IsUndef", "&&", "!", "V2IsAllZero", "&&", "!", "V1IsAllZero", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "V1IsAllZero", "&&", "!", "V2IsAllZero", ")", "{", "CommuteVectorShuffleMask", "(", "MaskVals", ",", "<NUM_LIT>", ")", ";", "V1", "=", "V2", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "pshufbMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "i", "++", ")", "{", "int", "EltIdx", "=", "MaskVals", "[", "i", "]", ";"], "ground_truth": ["if", "(", "EltIdx", "<", "<NUM_LIT>", "||", "EltIdx", ">=", "<NUM_LIT>", ")", "EltIdx", "=", "<NUM_LIT>", ";"], "File": "X86ISelLowering117", "Func": "LowerVECTOR_SHUFFLEv32i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11190, "Length": 158, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasSERIALIZE", ";"], "ground_truth": ["}"], "File": "X86Subtarget101", "Func": "hasSERIALIZE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11191, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "i", "==", "Idx", ")", "isUnmovable", "[", "Idx", "]", "=", "true", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "R600ISelLowering", "Func": "ReorganizeVector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11192, "Length": 90, "Cover_Rate": 0.3082191780821918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpaddq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_faddpv4sf", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon4_vpaddq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11193, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "x", "=", "gen_frame_mem", "(", "Pmode", ",", "x", ")", ";", "emit_move_insn", "(", "x", ",", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ")", ";", "}", "for", "(", "regno", "=", "AC0_REGNUM", ";", "regno", "<=", "AC3_REGNUM", ";", "regno", "++", ")", "if", "(", "pdp11_saved_regno", "(", "regno", ")", ")", "{", "x", "=", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "x", "=", "gen_frame_mem", "(", "DFmode", ",", "x", ")", ";", "via_ac", "=", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ";", "emit_move_insn", "(", "x", ",", "via_ac", ")", ";", "}", "for", "(", "regno", "=", "AC4_REGNUM", ";", "regno", "<=", "AC5_REGNUM", ";", "regno", "++", ")", "if", "(", "pdp11_saved_regno", "(", "regno", ")", ")", "{", "gcc_assert", "(", "via_ac", "!=", "NULL", ")", ";", "emit_move_insn", "(", "via_ac", ",", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ")", ";", "x", "=", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";"], "ground_truth": ["x", "=", "gen_frame_mem", "(", "DFmode", ",", "x", ")", ";"], "File": "pdp11", "Func": "pdp11_expand_prologue", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11194, "Length": 145, "Cover_Rate": 0.5642023346303502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqdmlahq_n_uv4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmlahq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11195, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "StartLoc", "=", "getLoc", "(", ")", ";", "unsigned", "RegNum", ";", "OperandMatchResultTy", "Res", "=", "tryParseScalarRegister", "(", "RegNum", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "!", "ParseShiftExtend", "||", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNum", ",", "RegKind", "::", "Scalar", ",", "StartLoc", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "SmallVector", "<", "std", "::", "unique_ptr", "<", "MCParsedAsmOperand", ">", ",", "<NUM_LIT>", ">", "ExtOpnd", ";", "Res", "=", "tryParseOptionalShiftExtend", "(", "ExtOpnd", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "auto", "Ext", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "ExtOpnd", ".", "back", "(", ")", ".", "get", "(", ")", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNum", ",", "RegKind", "::", "Scalar", ",", "StartLoc", ",", "Ext", "->", "getEndLoc", "(", ")", ",", "getContext", "(", ")", ",", "Ext", "->", "getShiftExtendType", "(", ")", ",", "Ext", "->", "getShiftExtendAmount", "(", ")", ",", "Ext", "->", "hasShiftExtendAmount", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser27", "Func": "tryParseGPROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11196, "Length": 181, "Cover_Rate": 0.9282051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitInstrReg", "(", "unsigned", "Opcode", ",", "unsigned", "Reg", ")", "{", "MCInst", "I", ";", "I", ".", "setOpcode", "(", "Opcode", ")", ";"], "ground_truth": ["I", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "File": "MipsAsmPrinter20", "Func": "EmitInstrReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11197, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "t", ";"], "ground_truth": ["t", "=", "__ev_mwhsmi", "(", "a", ",", "b", ")", ";"], "File": "spe", "Func": "__internal_ev_mwhsmianw", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11198, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "BlockInfo", "(", "MachineBasicBlock", "*", "MBB", ")", ":", "MBB", "(", "MBB", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "BlockInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11199, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubd_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11200, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "NewVT", "=", "getExtensionTo64Bits", "(", "OrigTy", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "SDLoc", "(", "N", ")", ",", "NewVT", ",", "N", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "addRequiredExtensionForVectorMULL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11201, "Length": 25, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "IMod", "!=", "~", "<NUM_LIT>", ")", "{"], "ground_truth": ["Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser85", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11202, "Length": 212, "Cover_Rate": 0.3192771084337349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IFMapType", "::", "iterator", "F", "=", "IFMap", ".", "find", "(", "VR", ")", ";", "assert", "(", "F", "!=", "IFMap", ".", "end", "(", ")", ")", ";", "IFListType", "&", "LL", "=", "F", "->", "second", ";", "auto", "IsCopy", "=", "[", "]", "(", "const", "IFRecordWithRegSet", "&", "IR", ")", "->", "bool", "{"], "ground_truth": ["return", "IR", ".", "first", ".", "Wdh", "==", "<NUM_LIT>", "&&", "(", "IR", ".", "first", ".", "Off", "==", "<NUM_LIT>", "||", "IR", ".", "first", ".", "Off", "==", "<NUM_LIT>", ")", ";"], "File": "HexagonGenInsert10", "Func": "pruneRegCopies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11203, "Length": 72, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RestoreMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "RestoreMI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ")", ";", "RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "imm", ")", ";"], "ground_truth": ["SetHiMI", "->", "eraseFromParent", "(", ")", ";"], "File": "DelaySlotFiller (2)", "Func": "combineRestoreSETHIi", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11204, "Length": 69, "Cover_Rate": 0.36507936507936506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb2", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "CC", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel41", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11205, "Length": 204, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printlea64_32mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ",", "<STR_LIT>", ")", ";"], "File": "X86ATTAsmPrinter1", "Func": "printlea64_32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11206, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lsb", "=", "c", "&", "-", "c", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "lsb", ">>=", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "shift", "++", ";", "m1", "<<=", "<NUM_LIT>", "-", "shift", ";", "m1", "=", "~", "m1", ";", "m2", "=", "~", "c", ";", "}", "else", "{", "lsb", "=", "c", "&", "-", "c", ";", "m2", "=", "-", "lsb", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "lsb", "=", "c", "&", "-", "c", ";", "c", "=", "~", "c", ";", "c", "&=", "-", "lsb", ";", "shift", "=", "<NUM_LIT>", ";", "while", "(", "(", "lsb", ">>=", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "shift", "++", ";", "m1", "=", "~", "c", ";", "m1", ">>=", "shift", ";", "m1", "=", "~", "m1", ";", "}", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "shift", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "m1", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "shift", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "m2", ")", ";", "(", "void", ")", "in", ";"], "ground_truth": ["(", "void", ")", "out", ";"], "File": "rs60003", "Func": "build_mask64_2_operands", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11207, "Length": 176, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", ";", "int", "unsigned_p", ";", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";"], "ground_truth": ["mode", "=", "promote_function_mode", "(", "valtype", ",", "mode", ",", "&", "unsigned_p", ",", "func", ",", "<NUM_LIT>", ")", ";"], "File": "mcore", "Func": "mcore_function_value", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11208, "Length": 29, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "auto", "I", "=", "LI", "->", "begin", "(", ")", ",", "IE", "=", "LI", "->", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "*", "I", ")", ",", "LE", "=", "df_end", "(", "*", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";"], "ground_truth": ["return", "MadeChange", ";"], "File": "PPCLoopPreIncPrep10", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11209, "Length": 106, "Cover_Rate": 0.9906542056074766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "CalleeSavedRegs64Bit", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "CalleeSavedRegs64EHRet", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "unsigned", "CalleeSavedRegsWin64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "ghcCall", ")", "{", "return", "GhcCalleeSavedRegs", ";", "}", "else", "if", "(", "Is64Bit", ")", "{", "if", "(", "IsWin64", ")", "return", "CalleeSavedRegsWin64", ";", "else", "return", "(", "callsEHReturn", "?", "CalleeSavedRegs64EHRet", ":", "CalleeSavedRegs64Bit", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86RegisterInfo11", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11210, "Length": 147, "Cover_Rate": 0.4188034188034188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "'{'", ";", "for", "(", "int", "x", "=", "Regs", ".", "find_first", "(", ")", ";", "x", ">=", "<NUM_LIT>", ";", "x", "=", "Regs", ".", "find_next", "(", "x", ")", ")", "{", "unsigned", "R", "=", "x", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "' '", "<<", "printReg", "(", "R", ",", "&", "TRI", ")", ";"], "File": "HexagonFrameLowering10", "Func": "dump_registers", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11211, "Length": 50, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Kind", ",", "Expr", ",", "IsDarwin", ")", ";"], "ground_truth": ["}"], "File": "PPCMCExpr6", "Func": "create", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11212, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "Opcode", ")", ";", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "IsLittleEndian", ")", "{", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint32_t", ">", "(", "Bits", ")", ";", "}", "else", "{", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint32_t", ">", "(", "Bits", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "IsLittleEndian", ")", "{", "uint64_t", "Swapped", "=", "(", "Bits", "<<", "<NUM_LIT>", ")", "|", "(", "Bits", ">>", "<NUM_LIT>", ")", ";", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint64_t", ">", "(", "Swapped", ")", ";", "}", "else", "{", "<STR_LIT>", "::", "Writer", "<", "<STR_LIT>", ">", "(", "OS", ")", ".", "write", "<", "uint64_t", ">", "(", "Bits", ")", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["++", "MCNumEmitted", ";"], "File": "PPCMCCodeEmitter15", "Func": "encodeInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11213, "Length": 219, "Cover_Rate": 0.9279661016949152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Wait", ".", "ExpCnt", "=", "std", "::", "min", "(", "Wait", ".", "ExpCnt", ",", "Count", ")", ";", "break", ";", "case", "LGKM_CNT", ":", "Wait", ".", "LgkmCnt", "=", "std", "::", "min", "(", "Wait", ".", "LgkmCnt", ",", "Count", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts", "Func": "addWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11214, "Length": 45, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default_stack", "=", "<NUM_LIT>", ";", "}", "save_all", "=", "NULL_RTX", ";", "if", "(", "TARGET_PROLOG_FUNCTION", "&&", "num_save", ">", "<NUM_LIT>", "&&", "actual_fsize", ">=", "default_stack", ")", "{", "int", "alloc_stack", "=", "(", "<NUM_LIT>", "*", "num_save", ")", "+", "default_stack", ";", "int", "unalloc_stack", "=", "actual_fsize", "-", "alloc_stack", ";", "int", "save_func_len", "=", "<NUM_LIT>", ";", "int", "save_normal_len", ";", "if", "(", "unalloc_stack", ")", "save_func_len", "+=", "CONST_OK_FOR_J", "(", "unalloc_stack", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "TARGET_EP", "&&", "num_save", ">", "<NUM_LIT>", "&&", "(", "unsigned", ")", "actual_fsize", "<", "<NUM_LIT>", ")", "save_normal_len", "=", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "+", "(", "<NUM_LIT>", "*", "num_save", ")", ";", "else", "save_normal_len", "=", "<NUM_LIT>", "*", "num_save", ";", "save_normal_len", "+=", "CONST_OK_FOR_J", "(", "actual_fsize", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "save_func_len", "<", "save_normal_len", ")", "{", "save_all", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_save", "+", "<NUM_LIT>", "+", "(", "TARGET_V850", "?", "(", "TARGET_LONG_CALLS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ")", ")", ")", ";", "XVECEXP", "(", "save_all", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "-", "alloc_stack", ")", ")", ";", "offset", "=", "-", "default_stack", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_save", ";", "i", "++", ")", "{", "XVECEXP", "(", "save_all", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "save_regs", "[", "i", "]", ")", ";", "offset", "-=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_V850", ")", "{", "XVECEXP", "(", "save_all", ",", "<NUM_LIT>", ",", "num_save", "+", "<NUM_LIT>", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_LONG_CALLS", ")", "XVECEXP", "(", "save_all", ",", "<NUM_LIT>", ",", "num_save", "+", "<NUM_LIT>", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "}", "code", "=", "recog", "(", "save_all", ",", "NULL_RTX", ",", "NULL", ")", ";", "if", "(", "code", ">=", "<NUM_LIT>", ")", "{", "rtx", "insn", "=", "emit_insn", "(", "save_all", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "code", ";", "actual_fsize", "-=", "alloc_stack", ";", "if", "(", "TARGET_DEBUG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "save_normal_len", "-", "save_func_len", ",", "save_normal_len", ",", "save_func_len", ",", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "current_function_decl", ")", ")", ")", ";", "}", "else", "save_all", "=", "NULL_RTX", ";", "}", "}", "if", "(", "!", "save_all", ")", "{", "if", "(", "interrupt_handler", "&&", "(", "(", "<NUM_LIT>", "<<", "LINK_POINTER_REGNUM", ")", "&", "reg_saved", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_V850E", "&&", "!", "TARGET_DISABLE_CALLT", ")", "emit_insn", "(", "gen_callt_save_all_interrupt", "(", ")", ")", ";", "else", "emit_insn", "(", "gen_save_all_interrupt", "(", ")", ")", ";", "}", "else", "{", "if", "(", "actual_fsize", "&&", "!", "CONST_OK_FOR_K", "(", "-", "actual_fsize", ")", ")", "init_stack_alloc", "=", "compute_register_save_size", "(", "NULL", ")", ";", "else", "init_stack_alloc", "=", "actual_fsize", ";"], "ground_truth": ["offset", "=", "init_stack_alloc", "-", "<NUM_LIT>", ";"], "File": "v8503", "Func": "expand_prologue", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11215, "Length": 431, "Cover_Rate": 0.4720700985761227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16TargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ",", "bool", "GlobalOrExternal", ",", "bool", "InternalLinkage", ",", "bool", "IsCallReloc", ",", "CallLoweringInfo", "&", "CLI", ",", "SDValue", "Callee", ",", "SDValue", "Chain", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "char", "*", "<ISA_LIT>16HelperFunction", "=", "nullptr", ";", "bool", "Need<ISA_LIT>16Helper", "=", "false", ";", "if", "(", "Subtarget", ".", "in<ISA_LIT>16HardFloat", "(", ")", ")", "{", "bool", "LookupHelper", "=", "true", ";", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "<ISA_LIT>16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "S", "->", "getSymbol", "(", ")", "}", ";", "if", "(", "std", "::", "binary_search", "(", "std", "::", "begin", "(", "HardFloatLibCalls", ")", ",", "std", "::", "end", "(", "HardFloatLibCalls", ")", ",", "Find", ")", ")", "LookupHelper", "=", "false", ";"], "ground_truth": ["else", "{"], "File": "Mips16ISelLowering15", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11216, "Length": 170, "Cover_Rate": 0.3019538188277087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxWorkGroupSizeRange", "=", "MDB", ".", "createRange", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "IsAMDGCN", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ";"], "ground_truth": ["IsAMDHSA", "=", "TT", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", ";"], "File": "AMDGPUPromoteAlloca3", "Func": "doInitialization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11217, "Length": 56, "Cover_Rate": 0.6021505376344086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_decl_is_long_call_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11218, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_ra_sign_scope", "=", "AARCH64_FUNCTION_NONE", ";", "aarch64_enable_bti", "=", "<NUM_LIT>", ";", "if", "(", "rest", ")", "{", "error", "(", "<STR_LIT>", ",", "rest", ",", "str", ")", ";", "return", "AARCH64_PARSE_INVALID_FEATURE", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_handle_no_branch_protection", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11219, "Length": 26, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVRegCompatibleReg", "(", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "{"], "ground_truth": ["unsigned", "Size", "=", "TRI", ".", "getRegSizeInBits", "(", "Reg", ",", "MRI", ")", ";"], "File": "SILowerI1Copies1", "Func": "isVRegCompatibleReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11220, "Length": 30, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isPCREL", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "Opcode", "==", "PCREL_WRAPPER", "||", "Opcode", "==", "PCREL_OFFSET", ";"], "File": "SystemZISelLowering (2)", "Func": "isPCREL", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11221, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "isMem", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "isMem", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "if", "(", "StackAdj", ")", "{", "StackAdj", "+=", "<ISA_LIT>FL", "->", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "<ISA_LIT>FL", "->", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackAdj", ",", "true", ")", ";", "}", "bool", "IsWin64", "=", "STI", "->", "isTargetWin64", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Op", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "IsWin64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ExpandPseudo27", "Func": "ExpandMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11222, "Length": 339, "Cover_Rate": 0.5467741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_getexp_round_pd", "(", "__mmask8", "__U", ",", "__m512d", "__A", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_getexppd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_getexp_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11223, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RS6000_WEAK", "||", "!", "DECL_WEAK", "(", "n", "->", "decl", ")", ")", "{", "if", "(", "dollar_inside", ")", "{", "if", "(", "data", "->", "function_descriptor", ")", "fprintf", "(", "data", "->", "file", ",", "<STR_LIT>", ",", "buffer", ",", "name", ")", ";", "fprintf", "(", "data", "->", "file", ",", "<STR_LIT>", ",", "buffer", ",", "name", ")", ";", "}", "if", "(", "data", "->", "function_descriptor", ")", "{", "fputs", "(", "<STR_LIT>", ",", "data", "->", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "fputs", "(", "<STR_LIT>", ",", "data", "->", "file", ")", ";", "RS6000_OUTPUT_BASENAME", "(", "data", "->", "file", ",", "buffer", ")", ";", "putc", "(", "'\\n'", ",", "data", "->", "file", ")", ";", "}", "else", "if", "(", "DECL_WEAK", "(", "n", "->", "decl", ")", "&&", "!", "data", "->", "function_descriptor", ")", "ASM_WEAKEN_DECL", "(", "data", "->", "file", ",", "n", "->", "decl", ",", "name", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_declare_alias", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11224, "Length": 146, "Cover_Rate": 0.32808988764044944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{"], "ground_truth": ["return", "resolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeHWAddress", ")", ",", "false", ")", ";"], "File": "AArch64FrameLowering37", "Func": "getFrameIndexReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11225, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "DefMI", ":", "List", ")", "{", "int64_t", "AddrDispShiftTemp", "=", "getAddrDispShift", "(", "MI", ",", "MemOpNo", ",", "*", "DefMI", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AddrDispShiftTemp", ")", ")", "continue", ";", "if", "(", "TII", "->", "getRegClass", "(", "Desc", ",", "MemOpNo", "+", "<STR_LIT>", ",", "TRI", ",", "*", "MF", ")", "!=", "MRI", "->", "getRegClass", "(", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "DistTemp", "=", "calcInstrDist", "(", "*", "DefMI", ",", "MI", ")", ";", "assert", "(", "DistTemp", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "DistTemp", ">", "<NUM_LIT>", "||", "BestLEA", "==", "nullptr", ")", "{", "if", "(", "BestLEA", "!=", "nullptr", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AddrDispShiftTemp", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "AddrDispShift", ")", ")", "continue", ";", "BestLEA", "=", "DefMI", ";", "AddrDispShift", "=", "AddrDispShiftTemp", ";", "Dist", "=", "DistTemp", ";", "}", "if", "(", "DistTemp", "<", "<NUM_LIT>", ")", "break", ";", "}"], "ground_truth": ["return", "BestLEA", "!=", "nullptr", ";"], "File": "X86OptimizeLEAs1", "Func": "chooseBestLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11226, "Length": 155, "Cover_Rate": 0.6300813008130082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getSubtargetImpl", "(", ")", "->", "useSmallSection", "(", ")", "&&", "LocalSData", "&&", "IsInSmallSection", "(", "DL", ".", "getTypeAllocSize", "(", "CN", "->", "getType", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetObjectFile", "Func": "IsConstantInSmallSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11227, "Length": 38, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "<ISA_LIT>AsmParser", "::", "getSMEMOffsetLoc", "(", "const", "OperandVector", "&", "Operands", ")", "const", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Operands", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "Op", ".", "isSMEMOffset", "(", ")", ")", "return", "Op", ".", "getStartLoc", "(", ")", ";", "}", "return", "getLoc", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "getSMEMOffsetLoc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11228, "Length": 73, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "isPrivateLoad", "(", "const", "LoadSDNode", "*", "N", ")", "const", "{", "if", "(", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "isCPLoad", "(", "N", ")", "||", "isConstantLoad", "(", "N", ",", "-", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "}", "if", "(", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG13", "Func": "isPrivateLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11229, "Length": 125, "Cover_Rate": 0.8680555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isStartChunk", "(", "uint64_t", "Chunk", ")", "{", "if", "(", "Chunk", "==", "<NUM_LIT>", "||", "Chunk", "==", "UINT64_MAX", ")", "return", "false", ";"], "ground_truth": ["return", "(", "CountLeadingOnes_64", "(", "Chunk", ")", "+", "countTrailingZeros", "(", "Chunk", ")", ")", "==", "<NUM_LIT>", ";"], "File": "AArch64ExpandPseudoInsts", "Func": "isStartChunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11230, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "==", "NewTy", ".", "getSizeInBits", "(", ")", ")", ";"], "ground_truth": ["MRI", ".", "setType", "(", "Reg", ",", "NewTy", ")", ";"], "File": "AMDGPURegisterBankInfo29", "Func": "setRegsToType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11231, "Length": 29, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabsq_m_f16", "(", "float16x8_t", "__inactive", ",", "float16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vabsq_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vabsq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11232, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMemDisp12", "(", "BDVMem", ",", "ADDR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "isBDVAddr64Disp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11233, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "<STR_LIT>", "(", "InstDesc", ",", "OpNum", ")", ")", "{", "if", "(", "Literal", ".", "getLoBits", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "const_cast", "<", "<ISA_LIT>AsmParser", "*", ">", "(", "AsmParser", ")", "->", "Warning", "(", "Inst", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Literal", ".", "lshr", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ")", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "lost", ";", "APFloat", "FPLiteral", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "Literal", ")", ";", "FPLiteral", ".", "convert", "(", "*", "getOpFltSemantics", "(", "OpTy", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "lost", ")", ";", "uint64_t", "ImmVal", "=", "FPLiteral", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "ImmVal", ")", ")", ";", "return", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", ";", "}", "switch", "(", "OpTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isSafeTruncation", "(", "Val", ",", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "(", "static_cast", "<", "int32_t", ">", "(", "Val", ")", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "Val", ",", "AsmParser", "->", "hasInv2PiInlineImm", "(", ")", ")", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Lo_32", "(", "Val", ")", ")", ")", ";", "return", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUAsmParser76", "Func": "addLiteralImmOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11234, "Length": 315, "Cover_Rate": 0.4538904899135447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sllv_epi32", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psllv4si", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ")", ";"], "File": "avx2intrin", "Func": "_mm_sllv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11235, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetObjectFile", "::", "<ISA_LIT>TargetObjectFile", "(", ")", "{", "TextSection", "=", "nullptr", ";", "DataSection", "=", "nullptr", ";", "BSSSection", "=", "nullptr", ";", "ReadOnlySection", "=", "nullptr", ";", "StaticCtorSection", "=", "nullptr", ";", "StaticDtorSection", "=", "nullptr", ";", "LSDASection", "=", "nullptr", ";", "EHFrameSection", "=", "nullptr", ";", "DwarfAbbrevSection", "=", "nullptr", ";", "DwarfInfoSection", "=", "nullptr", ";", "DwarfLineSection", "=", "nullptr", ";", "DwarfFrameSection", "=", "nullptr", ";", "DwarfPubTypesSection", "=", "nullptr", ";", "DwarfDebugInlineSection", "=", "nullptr", ";", "DwarfStrSection", "=", "nullptr", ";", "DwarfLocSection", "=", "nullptr", ";", "DwarfARangesSection", "=", "nullptr", ";"], "ground_truth": ["DwarfRangesSection", "=", "nullptr", ";"], "File": "HSAILTargetObjectFile", "Func": "HSAILTargetObjectFile", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11236, "Length": 78, "Cover_Rate": 0.9873417721518988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "TGSICFGStructurizer", "Func": "isUncondBranch", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11237, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createBreakFalseDeps", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "this", "->", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ".", "restrictIT", "(", ")", ";", "}", ")", ")", ";", "addPass", "(", "createIfConverter", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ";", "}", ")", ")", ";", "}", "addPass", "(", "createMVEVPTBlockPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createThumb2ITBlockPass", "(", ")", ")", ";"], "File": "ARMTargetMachine101", "Func": "addPreSched2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11238, "Length": 108, "Cover_Rate": 0.7397260273972602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_ceqi", "(", "qword", "a", ",", "signed", "int", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_cmpeq", "(", "(", "vec_int4", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_int4", ")", "(", "si_from_int", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_ceqi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11239, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "dummy", ";"], "ground_truth": ["return", "promote_mode", "(", "type", ",", "mode", ",", "&", "dummy", ")", ";"], "File": "epiphany", "Func": "epiphany_promote_function_mode", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11240, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "NPEngineTargetMachine", "::", "addAnalysisPasses", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["}"], "File": "NPEngineTargetMachine", "Func": "addAnalysisPasses", "Target": "NPEngine", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11241, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_canonicalize_comparison", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "*", "cmp1", ",", "enum", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "original", ",", "plus_one", ";", "if", "(", "GET_CODE", "(", "*", "cmp1", ")", "!=", "CONST_INT", ")", "return", "false", ";", "original", "=", "INTVAL", "(", "*", "cmp1", ")", ";", "plus_one", "=", "trunc_int_for_mode", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "original", "+", "<NUM_LIT>", ",", "mode", ")", ";", "switch", "(", "*", "code", ")", "{"], "ground_truth": ["case", "LE", ":"], "File": "mips3", "Func": "mips_canonicalize_comparison", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11242, "Length": 68, "Cover_Rate": 0.4755244755244755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_sllv_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psllv32hi_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_sllv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11243, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_mov_ldl", "(", "temp", ",", "src", ",", "left", ")", ")", ";", "emit_insn", "(", "gen_mov_ldr", "(", "dest", ",", "copy_rtx", "(", "src", ")", ",", "right", ",", "temp", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_mov_lwl", "(", "temp", ",", "src", ",", "left", ")", ")", ";", "emit_insn", "(", "gen_mov_lwr", "(", "dest", ",", "copy_rtx", "(", "src", ")", ",", "right", ",", "temp", ")", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "mips3", "Func": "mips_expand_unaligned_load", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11244, "Length": 65, "Cover_Rate": 0.34759358288770054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "IsUnscaled", "&&", "(", "alignTo", "(", "MinOffset", ",", "OffsetStride", ")", "!=", "MinOffset", ")", ")", "{", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "if", "(", "MayLoad", "&&", "Reg", "==", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", "{", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "!", "ModifiedRegs", "[", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", "]", "&&", "!", "(", "MI", ".", "mayLoad", "(", ")", "&&", "UsedRegs", "[", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", "]", ")", "&&", "!", "mayAlias", "(", "MI", ",", "MemInsns", ",", "TII", ")", ")", "{", "Flags", ".", "setMergeForward", "(", "false", ")", ";", "return", "MBBI", ";", "}", "if", "(", "!", "ModifiedRegs", "[", "getLdStRegOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", "]", "&&", "!", "(", "MayLoad", "&&", "UsedRegs", "[", "getLdStRegOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", "]", ")", "&&", "!", "mayAlias", "(", "FirstMI", ",", "MemInsns", ",", "TII", ")", ")", "{", "Flags", ".", "setMergeForward", "(", "true", ")", ";", "return", "MBBI", ";", "}", "}", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "return", "E", ";", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "if", "(", "ModifiedRegs", "[", "BaseReg", "]", ")", "return", "E", ";", "if", "(", "MI", ".", "mayLoadOrStore", "(", ")", ")", "MemInsns", ".", "push_back", "(", "&", "MI", ")", ";", "}", "return", "E", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11245, "Length": 285, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Code", "==", "<STR_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "SMLoc", "DotL", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "CondCodePos", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "DotL", ")", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "CondCodePos", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCondCode", "(", "Code", ",", "S", ",", "E", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "Loc", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Exclaim", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "Loc", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "ParseInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11246, "Length": 263, "Cover_Rate": 0.6087962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SoftFloat", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "CPU", "+", "FS", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "computeFSAdditions", "(", "FS", ",", "getOptLevel", "(", ")", ",", "getTargetTriple", "(", ")", ")", ",", "*", "this", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine63", "Func": "getSubtargetImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11247, "Length": 77, "Cover_Rate": 0.425414364640884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmq_x_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmaxnmq_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxnmq_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11248, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "unsigned", "int", "vec_vsraw", "(", "vector", "unsigned", "int", "a1", ",", "vector", "unsigned", "int", "a2", ")", "{", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vsraw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vsraw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11249, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vreinterpretv2div16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u64_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11250, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "EVT", "LaneT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "const", "size_t", "Lanes", "=", "Op", ".", "getNumOperands", "(", ")", ";", "auto", "IsConstant", "=", "[", "]", "(", "const", "SDValue", "&", "V", ")", "{", "return", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "using", "Entry", "=", "std", "::", "pair", "<", "SDValue", ",", "size_t", ">", ";", "SmallVector", "<", "Entry", ",", "<NUM_LIT>", ">", "ValueCounts", ";", "size_t", "NumConst", "=", "<NUM_LIT>", ",", "NumDynamic", "=", "<NUM_LIT>", ";", "for", "(", "const", "SDValue", "&", "Lane", ":", "Op", "->", "op_values", "(", ")", ")", "{", "if", "(", "Lane", ".", "isUndef", "(", ")", ")", "{", "continue", ";", "}", "else", "if", "(", "IsConstant", "(", "Lane", ")", ")", "{", "NumConst", "++", ";", "}", "else", "{", "NumDynamic", "++", ";", "}", "auto", "CountIt", "=", "std", "::", "find_if", "(", "ValueCounts", ".", "begin", "(", ")", ",", "ValueCounts", ".", "end", "(", ")", ",", "[", "&", "Lane", "]", "(", "Entry", "A", ")", "{", "return", "A", ".", "first", "==", "Lane", ";", "}", ")", ";", "if", "(", "CountIt", "==", "ValueCounts", ".", "end", "(", ")", ")", "{", "ValueCounts", ".", "emplace_back", "(", "Lane", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "CountIt", "->", "second", "++", ";", "}", "}"], "ground_truth": ["auto", "CommonIt", "=", "std", "::", "max_element", "(", "ValueCounts", ".", "begin", "(", ")", ",", "ValueCounts", ".", "end", "(", ")", ",", "[", "]", "(", "Entry", "A", ",", "Entry", "B", ")", "{", "return", "A", ".", "second", "<", "B", ".", "second", ";", "}", ")", ";"], "File": "WebAssemblyISelLowering23", "Func": "LowerBUILD_VECTOR", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11251, "Length": 239, "Cover_Rate": 0.3195187165775401, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "MSP430ISelLowering19", "Func": "EmitInstrWithCustomInserter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11252, "Length": 179, "Cover_Rate": 0.468586387434555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx_and_attrs", "(", "dest", ")", ":", "dest", ";", "rs6000_emit_le_vsx_permute", "(", "tmp", ",", "source", ",", "mode", ")", ";", "rs6000_emit_le_vsx_permute", "(", "dest", ",", "tmp", ",", "mode", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_emit_le_vsx_load", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11253, "Length": 33, "Cover_Rate": 0.4024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "Vec", "[", "i", "]", "=", "InVec", "[", "i", "]", ";", "return", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "VecElems", "/", "<NUM_LIT>", ";", "j", "++", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "Vec", "[", "i", "+", "j", "*", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "InVec", "[", "j", "*", "<NUM_LIT>", "+", "i", "]", ",", "InVec", "[", "j", "*", "<NUM_LIT>", "+", "i", "+", "<NUM_LIT>", "]", ",", "makeArrayRef", "(", "Concat", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "VecElems", "==", "<NUM_LIT>", ")", "return", ";"], "File": "X86InterleavedAccess1", "Func": "concatSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11254, "Length": 106, "Cover_Rate": 0.5955056179775281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LinuxAsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "if", "(", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", ";", "const", "MCSection", "*", "Current", "=", "OutStreamer", ".", "getCurrentSection", "(", ")", ";", "const", "MCSectionELF", "*", "Section", "=", "OutStreamer", ".", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "Section", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitValueToAlignment", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MCSymbol", "*", "Symbol1", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";"], "File": "PPCAsmPrinter93", "Func": "EmitFunctionEntryLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11255, "Length": 109, "Cover_Rate": 0.5215311004784688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "MBlazeAsmPrinter", "Func": "printMemOperand", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11256, "Length": 25, "Cover_Rate": 0.5208333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "DLXMCExpr", "Func": "visitUsedExpr", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11257, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBankMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter45", "Func": "printBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11258, "Length": 22, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "hasUndefRegUpdate", "(", "MI", ".", "getOpcode", "(", ")", ",", "OpNum", ")", ")", "return", "UndefRegClearance", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)3", "Func": "getUndefRegClearance", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11259, "Length": 43, "Cover_Rate": 0.6825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CoprocOption", ".", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11260, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getSOImmValRotate", "(", "unsigned", "Imm", ")", "{", "if", "(", "(", "Imm", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "TZ", "=", "CountTrailingZeros_32", "(", "Imm", ")", ";", "unsigned", "RotAmt", "=", "TZ", "&", "~", "<NUM_LIT>", ";", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt", ")", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "(", "<NUM_LIT>", "-", "RotAmt", ")", "&", "<NUM_LIT>", ";", "if", "(", "Imm", "&", "<NUM_LIT>", ")", "{", "unsigned", "TZ2", "=", "CountTrailingZeros_32", "(", "Imm", "&", "~", "<NUM_LIT>", ")", ";", "unsigned", "RotAmt2", "=", "TZ2", "&", "~", "<NUM_LIT>", ";", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt2", ")", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "(", "<NUM_LIT>", "-", "RotAmt2", ")", "&", "<NUM_LIT>", ";", "}", "return", "(", "<NUM_LIT>", "-", "RotAmt", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getSOImmValRotate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11261, "Length": 126, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "static_cast", "<", "unsigned", ">", "(", "Offset", ")", ">=", "SubRegs", ".", "size", "(", ")", ")", "return", "std", "::", "make_pair", "(", "IdxReg", ",", "SubRegs", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "IdxBaseReg", ",", "SubRegs", "[", "Offset", "]", ")", ";"], "File": "AMDGPUInstructionSelector5", "Func": "computeIndirectRegIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11262, "Length": 42, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "case", "CallingConv", "::", "<ISA_LIT>_CS", ":", "return", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasParamAttribute", "(", "A", "->", "getArgNo", "(", ")", ",", "Attribute", "::", "ByVal", ")", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "isArgPassedInSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11263, "Length": 56, "Cover_Rate": 0.4307692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "abi", "=", "<STR_LIT>", ";", "return", "build_string_literal", "(", "strlen", "(", "abi", ")", "+", "<NUM_LIT>", ",", "abi", ")", ";"], "ground_truth": ["}"], "File": "aarch64-d", "Func": "aarch64_d_handle_target_float_abi", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11264, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "livein_iterator", "i", "=", "MBB", "->", "livein_begin", "(", ")", ",", "e", "=", "MBB", "->", "livein_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "rx", "=", "RegIndex", "(", "*", "i", ")", ";", "if", "(", "rx", "<", "<NUM_LIT>", ")", "continue", ";", "for", "(", "MachineBasicBlock", "::", "const_pred_iterator", "pi", "=", "MBB", "->", "pred_begin", "(", ")", ",", "pe", "=", "MBB", "->", "pred_end", "(", ")", ";", "pi", "!=", "pe", ";", "++", "pi", ")", "{"], "ground_truth": ["LiveOutMap", "::", "const_iterator", "fi", "=", "LiveOuts", ".", "find", "(", "*", "pi", ")", ";"], "File": "SSEDomainFix", "Func": "enterBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11265, "Length": 88, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector10", "Func": "ARMInstructionSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11266, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "K", ".", "isWriteable", "(", ")", ")", "Flags", "|=", "ELF", "::", "SHF_WRITE", ";", "if", "(", "K", ".", "isMergeableCString", "(", ")", "||", "K", ".", "isMergeableConst4", "(", ")", "||", "K", ".", "isMergeableConst8", "(", ")", "||", "K", ".", "isMergeableConst16", "(", ")", ")", "Flags", "|=", "ELF", "::", "SHF_MERGE", ";", "if", "(", "K", ".", "isMergeableCString", "(", ")", ")", "Flags", "|=", "ELF", "::", "SHF_STRINGS", ";", "return", "Flags", ";"], "ground_truth": ["}"], "File": "XCoreTargetObjectFile (2)", "Func": "getXCoreSectionFlags", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11267, "Length": 64, "Cover_Rate": 0.5039370078740157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BTFTypeDeclTag", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";"], "ground_truth": ["BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "Tag", ")", ";"], "File": "BTFDebug1", "Func": "completeType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11268, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "selectAddrFrameIndex", "(", "Addr", ",", "Base", ",", "Offset", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "selectAddrFrameIndexOffset", "(", "Addr", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "true", ";"], "File": "MipsSEISelDAGToDAG10", "Func": "selectIntAddrSImm10Lsl3", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11269, "Length": 32, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>BaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "Options", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine27", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11270, "Length": 113, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "++", "UOps", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "UOps", "+=", "<NUM_LIT>", ";", "break", ";", "}", "return", "UOps", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getNumMicroOpsSingleIssuePlusExtras", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11271, "Length": 55, "Cover_Rate": 0.3273809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "ShrinkToUses", "(", "LI", ",", "LIS", ")", ";", "IsDead", "=", "!", "LI", ".", "liveAt", "(", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ".", "getDeadSlot", "(", ")", ")", ";", "}", "if", "(", "IsDead", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SlotIndex", "Idx", "=", "LIS", ".", "getInstructionIndex", "(", "Def", ")", ".", "getRegSlot", "(", ")", ";", "LIS", ".", "removePhysRegDefAt", "(", "<STR_LIT>", ",", "Idx", ")", ";", "LIS", ".", "removeInterval", "(", "Reg", ")", ";", "LIS", ".", "RemoveMachineInstrFromMaps", "(", "Def", ")", ";", "Def", ".", "eraseFromParent", "(", ")", ";", "MoveDebugValues", "(", "Reg", ",", "&", "*", "Insert", ",", "MBB", ",", "MRI", ")", ";", "UpdateDebugValuesReg", "(", "Reg", ",", "NewReg", ",", "MBB", ",", "MRI", ")", ";", "}", "else", "{", "CloneDebugValues", "(", "Reg", ",", "&", "*", "Insert", ",", "NewReg", ",", "MBB", ",", "MRI", ",", "TII", ")", ";", "}"], "ground_truth": ["return", "Clone", ";"], "File": "WebAssemblyRegStackify", "Func": "RematerializeCheapDef", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11272, "Length": 143, "Cover_Rate": 0.4218289085545723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_float_const_zero_rtx_p", "(", "rtx", "x", ")", "{"], "ground_truth": ["if", "(", "GET_MODE", "(", "x", ")", "==", "VOIDmode", ")", "return", "false", ";"], "File": "aarch64", "Func": "aarch64_float_const_zero_rtx_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11273, "Length": 19, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineLoopInfo", "::", "iterator", "I", "=", "MLI", "->", "begin", "(", ")", ",", "E", "=", "MLI", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineLoop", "*", "L", "=", "*", "I", ";", "if", "(", "!", "L", "->", "getParentLoop", "(", ")", ")", "Changed", "|=", "convertToHardwareLoop", "(", "L", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "HexagonHardwareLoops14", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11274, "Length": 105, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmPrinter", "Func": "LLVMInitializeHexagonAsmPrinter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11275, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AMDGPUCedarDevice", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDILEvergreenDevice", "Func": "~AMDGPUCedarDevice", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11276, "Length": 6, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "C", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "C", ")", ")", "{", "if", "(", "visitConstantExpr", "(", "CE", ")", ")", "return", "true", ";", "}", "for", "(", "const", "Use", "&", "U", ":", "C", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "!", "ConstantExprVisited", ".", "insert", "(", "OpC", ")", ".", "second", ")", "continue", ";", "Stack", ".", "push_back", "(", "OpC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures", "Func": "visitConstantExprsRecursively", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11277, "Length": 94, "Cover_Rate": 0.5766871165644172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc17", "Func": "getStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11278, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_fmadd_ps", "(", "__m256", "__A", ",", "__m256", "__B", ",", "__m256", "__C", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_vfmaddps256", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fmaintrin", "Func": "_mm256_fmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11279, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "Start", "=", "Lex", "(", ")", ".", "getLoc", "(", ")", ";", "ID", "=", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "!", "isParsingMSInlineAsm", "(", ")", ")", "{"], "ground_truth": ["if", "(", "(", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "||", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Val", ",", "End", ",", "nullptr", ")", ")", "return", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";"], "File": "X86AsmParser (2)4", "Func": "ParseIntelOffsetOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11280, "Length": 76, "Cover_Rate": 0.49032258064516127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vector_insn_info", "(", ")", ":", "vl_vtype_info", "(", ")", ",", "m_state", "(", "UNINITIALIZED", ")", ",", "m_demands", "{", "false", "}", ",", "m_insn", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "vector_insn_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11281, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "&", "FName", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "GP", ")", ".", "addGlobalAddress", "(", "&", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "GP", ")", ".", "addReg", "(", "GP", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "GP", ")", ".", "addReg", "(", "GP", ")", ".", "addGlobalAddress", "(", "&", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo30", "Func": "expandCPSETUP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11282, "Length": 105, "Cover_Rate": 0.5965909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NegVal", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NegVal", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)7", "Func": "combineFMADDSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11283, "Length": 74, "Cover_Rate": 0.43529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "A", "=", "N", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "N", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDValue", "C", "=", "N", "->", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SDNodeFlags", "Flags", "=", "N", "->", "getFlags", "(", ")", ";", "if", "(", "!", "IsStrict", "&&", "Flags", ".", "hasAllowReassociation", "(", ")", "&&", "TLI", ".", "isOperationExpand", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "SDValue", "Fmul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "B", ",", "Flags", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Fmul", ",", "C", ",", "Flags", ")", ";", "}", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "(", "ScalarVT", "!=", "<STR_LIT>", "&&", "ScalarVT", "!=", "<STR_LIT>", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "SDValue", "(", ")", ";", "auto", "invertIfNegative", "=", "[", "&", "DAG", ",", "&", "TLI", ",", "&", "DCI", "]", "(", "SDValue", "&", "V", ")", "{", "bool", "CodeSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "bool", "LegalOperations", "=", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ";", "if", "(", "SDValue", "NegV", "=", "TLI", ".", "getCheaperNegatedExpression", "(", "V", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", ")", "{", "V", "=", "NegV", ";", "return", "true", ";", "}", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Vec", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "NegV", "=", "TLI", ".", "getCheaperNegatedExpression", "(", "Vec", ",", "DAG", ",", "LegalOperations", ",", "CodeSize", ")", ")", "{", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "V", ")", ",", "V", ".", "getValueType", "(", ")", ",", "NegV", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", ";", "bool", "NegA", "=", "invertIfNegative", "(", "A", ")", ";", "bool", "NegB", "=", "invertIfNegative", "(", "B", ")", ";", "bool", "NegC", "=", "invertIfNegative", "(", "C", ")", ";"], "ground_truth": ["if", "(", "!", "NegA", "&&", "!", "NegB", "&&", "!", "NegC", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "combineFMA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11284, "Length": 361, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter2", "Func": "isMicroMips", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11285, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Src0Idx", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{", "MachineOperand", "&", "MovSrc", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "ConstantFolded", "=", "false", ";", "if", "(", "MovSrc", ".", "isImm", "(", ")", "&&", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "MovSrc", ".", "getImm", "(", ")", ")", ")", ")", "{", "Src0", ".", "ChangeToImmediate", "(", "MovSrc", ".", "getImm", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isFI", "(", ")", ")", "{", "Src0", ".", "ChangeToFrameIndex", "(", "MovSrc", ".", "getIndex", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "else", "if", "(", "MovSrc", ".", "isGlobal", "(", ")", ")", "{", "Src0", ".", "ChangeToGA", "(", "MovSrc", ".", "getGlobal", "(", ")", ",", "MovSrc", ".", "getOffset", "(", ")", ",", "MovSrc", ".", "getTargetFlags", "(", ")", ")", ";", "ConstantFolded", "=", "true", ";", "}", "if", "(", "ConstantFolded", ")", "{", "assert", "(", "MRI", ".", "use_empty", "(", "Reg", ")", ")", ";", "Def", "->", "eraseFromParent", "(", ")", ";", "++", "NumLiteralConstantsFolded", ";", "return", "true", ";", "}", "}", "}", "}"], "ground_truth": ["if", "(", "TryToCommute", "&&", "MI", ".", "isCommutable", "(", ")", ")", "{"], "File": "SIShrinkInstructions13", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11286, "Length": 256, "Cover_Rate": 0.7398843930635838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmple_epu8_mask", "(", "__mmask8", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_ucmpb256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm256_mask_cmple_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11287, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isPseudo", "(", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isFI", "(", ")", ")", "continue", ";", "int", "Offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "is<ISA_LIT>FrameOffsetLegal", "(", "MI", ",", "Offset", ",", "nullptr", ",", "nullptr", ",", "nullptr", ")", "==", "<ISA_LIT>FrameOffsetCannotUpdate", ")", "return", "<NUM_LIT>", ";"], "File": "AArch64FrameLowering105", "Func": "estimateRSStackSizeLimit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11288, "Length": 91, "Cover_Rate": 0.7583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "clearFeatureBits", "(", "unsigned", "Feature", ",", "StringRef", "FeatureString", ")", "{", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Feature", ")", "{"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "FeatureString", ")", ")", ")", ";"], "File": "MipsAsmParser1", "Func": "clearFeatureBits", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11289, "Length": 34, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>GenScalarMASSEntriesPass", "(", ")", ")", ";", "}", "if", "(", "EnablePrefetch", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Default", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine40", "Func": "addIRPasses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11290, "Length": 63, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "unsigned", "OpcodeSelect", "=", "<STR_LIT>", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isAllOnesConstant", "(", "Mask", ")", ")", "return", "Op", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "getVectorMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11291, "Length": 101, "Cover_Rate": 0.4719626168224299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsDead", "=", "RegOp", ".", "isDead", "(", ")", ";", "bool", "IsUndef", "=", "RegOp", ".", "isUndef", "(", ")", ";", "bool", "IsDebug", "=", "RegOp", ".", "isDebug", "(", ")", ";", "if", "(", "NonRegOp", ".", "isImm", "(", ")", ")", "RegOp", ".", "ChangeToImmediate", "(", "NonRegOp", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "NonRegOp", ".", "isFI", "(", ")", ")", "RegOp", ".", "ChangeToFrameIndex", "(", "NonRegOp", ".", "getIndex", "(", ")", ")", ";", "else", "if", "(", "NonRegOp", ".", "isGlobal", "(", ")", ")", "{", "RegOp", ".", "ChangeToGA", "(", "NonRegOp", ".", "getGlobal", "(", ")", ",", "NonRegOp", ".", "getOffset", "(", ")", ",", "NonRegOp", ".", "getTargetFlags", "(", ")", ")", ";", "}", "else", "return", "nullptr", ";", "RegOp", ".", "setTargetFlags", "(", "NonRegOp", ".", "getTargetFlags", "(", ")", ")", ";", "NonRegOp", ".", "ChangeToRegister", "(", "Reg", ",", "false", ",", "false", ",", "IsKill", ",", "IsDead", ",", "IsUndef", ",", "IsDebug", ")", ";", "NonRegOp", ".", "setSubReg", "(", "SubReg", ")", ";", "return", "&", "MI", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "swapRegAndNonRegOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11292, "Length": 146, "Cover_Rate": 0.7643979057591623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "emit_move_insn", "(", "r13", ",", "stack_pointer_rtx", ")", ";", "emit_move_insn", "(", "r14", ",", "GEN_INT", "(", "PROBE_INTERVAL", ")", ")", ";", "if", "(", "rounded_size", "==", "<NUM_LIT>", ")", "emit_move_insn", "(", "r12", ",", "r13", ")", ";", "else", "{", "emit_move_insn", "(", "r12", ",", "GEN_INT", "(", "rounded_size", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "r12", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "r13", ",", "r12", ")", ")", ")", ";", "emit_insn", "(", "gen_probe_stack_range", "(", "Pmode", ",", "r13", ",", "r13", ",", "r12", ",", "r14", ")", ")", ";", "}", "if", "(", "size", "!=", "rounded_size", ")", "{", "if", "(", "TARGET_64BIT", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "r12", ",", "rounded_size", "-", "size", ")", ")", ";", "else", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "size", "-", "rounded_size", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "r12", ",", "-", "i", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "r12", ",", "plus_constant", "(", "Pmode", ",", "r12", ",", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "rtx", "r1", "=", "plus_constant", "(", "Pmode", ",", "r12", ",", "-", "(", "size", "-", "rounded_size", "-", "i", "+", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["emit_stack_probe", "(", "r1", ")", ";"], "File": "loongarch", "Func": "loongarch_emit_probe_stack_range", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11293, "Length": 184, "Cover_Rate": 0.5027322404371585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqrshrunbq_m_n_sv4si", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrshrunbq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11294, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>_LOW_OVERHEAD_LOOPS_NAME", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11295, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "Register", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "Register", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Mov64", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "LoadDwordX2", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Type", "::", "getInt64Ty", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX2", ",", "Rsrc01", ")", ".", "addReg", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "MBB", ".", "addLiveIn", "(", "MFI", "->", "getImplicitBufferPtrUserSGPR", "(", ")", ")", ";", "}", "}", "else", "{", "Register", "Rsrc0", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "Register", "Rsrc1", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc1", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "Rsrc2", ")", ".", "addImm", "(", "Rsrc23", "&", "<NUM_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "File": "SIFrameLowering20", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11296, "Length": 405, "Cover_Rate": 0.4254201680672269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CostLeafCMP", "(", ")", "{"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "CostLeafCMP", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11297, "Length": 5, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "&", "TRI", ",", "false", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "AS", ".", "insert", "(", "RegisterRef", "(", "*", "AI", ")", ")", ";"], "ground_truth": ["return", "AS", ";"], "File": "RDFGraph6", "Func": "getAliasSet", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11298, "Length": 46, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "addOperands", "(", "MIB", ",", "MOs", ",", "PtrOffset", ")", ";", "}", "else", "{", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "}", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";", "MBB", "->", "insert", "(", "InsertPt", ",", "NewMI", ")", ";"], "ground_truth": ["return", "MIB", ";"], "File": "X86InstrInfo (2)1", "Func": "FuseInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11299, "Length": 54, "Cover_Rate": 0.31952662721893493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "min", ";", "fcomi_cost", "=", "ix86_fp_comparison_fcomi_cost", "(", "code", ")", ";", "sahf_cost", "=", "ix86_fp_comparison_sahf_cost", "(", "code", ")", ";"], "ground_truth": ["min", "=", "arithmetics_cost", "=", "ix86_fp_comparison_arithmetics_cost", "(", "code", ")", ";"], "File": "i3863", "Func": "ix86_fp_comparison_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11300, "Length": 26, "Cover_Rate": 0.38235294117647056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builder", ".", "quick_push", "(", "build_all_ones_cst", "(", "bool_type", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "element_bytes", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "build_zero_cst", "(", "bool_type", ")", ")", ";"], "ground_truth": ["return", "gimple_build_assign", "(", "lhs", ",", "builder", ".", "build", "(", ")", ")", ";"], "File": "aarch64-sve-builtins", "Func": "fold_to_ptrue", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11301, "Length": 47, "Cover_Rate": 0.5053763440860215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "i386_pe_record_external_function", "(", "tree", "decl", ",", "const", "char", "*", "name", ")", "{"], "ground_truth": ["struct", "extern_list", "*", "p", ";"], "File": "winnt", "Func": "i386_pe_record_external_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11302, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameReg", "=", "TRI", "->", "getStackRegister", "(", ")", ";", "return", "MFI", ".", "getObjectOffset", "(", "FI", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "Adjustment", ";"], "ground_truth": ["}"], "File": "X86FrameLowering101", "Func": "getFrameIndexReferenceSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11303, "Length": 23, "Cover_Rate": 0.4107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsISelLowering126", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11304, "Length": 437, "Cover_Rate": 0.5616966580976864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_castpd_ph", "(", "__m128d", "__a", ")", "{", "return", "(", "__m128h", ")", "__a", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_castpd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11305, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["}"], "File": "MCS51Disassembler", "Func": "~MCS51Disassembler", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11306, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)2", "Func": "createARMBEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11307, "Length": 15, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpcsq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "__builtin_mve_vcmpcsq_v8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpcsq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11308, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fnmsub_sh", "(", "__m128h", "__W", ",", "__mmask8", "__U", ",", "__m128h", "__A", ",", "__m128h", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_mask", "(", "(", "__v8hf", ")", "__W", ",", "-", "(", "__v8hf", ")", "__A", ",", "-", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_fnmsub_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11309, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "pop", "(", ")", "{", "RangeTy", "&", "Range", "=", "Worklist", ".", "back", "(", ")", ";", "MachineOperand", "&", "Op", "=", "*", "Range", ".", "begin", "(", ")", ";", "Range", "=", "drop_begin", "(", "Range", ",", "<NUM_LIT>", ")", ";", "if", "(", "Range", ".", "begin", "(", ")", "==", "Range", ".", "end", "(", ")", ")", "Worklist", ".", "pop_back", "(", ")", ";", "assert", "(", "(", "Worklist", ".", "empty", "(", ")", "||", "Worklist", ".", "back", "(", ")", ".", "begin", "(", ")", "!=", "Worklist", ".", "back", "(", ")", ".", "end", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify16", "Func": "pop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11310, "Length": 93, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "TLI", ".", "getVarArgsFrameOffset", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Offset", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SV", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering22", "Func": "LowerVASTART", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11311, "Length": 96, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "ix86_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "{"], "ground_truth": ["if", "(", "mode", "==", "XFmode", ")", "return", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "i386", "Func": "ix86_hard_regno_nregs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11312, "Length": 34, "Cover_Rate": 0.3434343434343434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "I", "->", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "BitSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";"], "ground_truth": ["MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", "&&", "LastItem", ")", ")", ".", "addImm", "(", "I", "->", "Op1", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";"], "File": "AArch64ExpandPseudoInsts43", "Func": "expandMOVImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11313, "Length": 163, "Cover_Rate": 0.3453389830508475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<ISA_LIT>BRCondCodeToString", "(", "(", "<STR_LIT>", ")", "Op", ".", "getImm", "(", ")", ")", ";"], "File": "ARCInstPrinter", "Func": "printBRCCPredicateOperand", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11314, "Length": 25, "Cover_Rate": 0.43103448275862066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsNext", "(", "Kind", ")", ")", "return", "Error", "(", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "KindName", "+", "<STR_LIT>", ",", "Lexer", ".", "getTok", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser12", "Func": "Expect", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11315, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "final_sequence", "&&", "!", "INSN_ANNULLED_BRANCH_P", "(", "final_sequence", "->", "insn", "(", "<NUM_LIT>", ")", ")", "&&", "get_attr_length", "(", "final_sequence", "->", "insn", "(", "<NUM_LIT>", ")", ")", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "logic", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "ASSEMBLER_DIALECT", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "label", ")", ";", "print_slot", "(", "final_sequence", ")", ";", "}", "else", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "logic", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "label", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "op0", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", ",", "label", ")", ";", "return", "<STR_LIT>", ";", "}", "case", "<NUM_LIT>", ":", "return", "logic", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "TARGET_RELAX", ")", "{", "int", "label", "=", "lf", "++", ";"], "ground_truth": ["gcc_assert", "(", "!", "final_sequence", "||", "!", "(", "INSN_ANNULLED_BRANCH_P", "(", "XVECEXP", "(", "final_sequence", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "File": "sh", "Func": "output_branch", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11316, "Length": 158, "Cover_Rate": 0.5064102564102564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCExpr", "const", "*", "<ISA_LIT>MCExpr", "::", "getExpr", "(", ")", "const", "{"], "ground_truth": ["return", "Expr", ";"], "File": "HexagonMCExpr10", "Func": "getExpr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11317, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "II", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "KILL", ")", "return", "false", ";", "if", "(", "II", "->", "isImplicitDef", "(", ")", ")", "return", "false", ";", "if", "(", "QII", "->", "isSolo", "(", "*", "II", ")", ")", "return", "false", ";", "if", "(", "QII", "->", "isFloat", "(", "*", "II", ")", ")", "return", "false", ";", "bool", "HadDef", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "II", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "if", "(", "HadDef", ")", "return", "false", ";", "HadDef", "=", "true", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "}", "assert", "(", "HadDef", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "II", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "II", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "(", "II", "->", "getOperand", "(", "i", ")", ".", "isUse", "(", ")", "||", "II", "->", "getOperand", "(", "i", ")", ".", "isDef", "(", ")", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "localII", "=", "II", ";", "++", "localII", ";", "Register", "Reg", "=", "II", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "localBegin", "=", "localII", ";", "localBegin", "!=", "end", ";", "++", "localBegin", ")", "{", "if", "(", "localBegin", "==", "skip", ")", "continue", ";", "if", "(", "localBegin", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", "||", "localBegin", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonNewValueJump18", "Func": "canBeFeederToNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11318, "Length": 253, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "*", "MF", ")", ")", "return", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "?", "CSR_FP_INTR_SaveList", ":", "CSR_FP_SaveList", ")", ";"], "ground_truth": ["else", "return", "(", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "?", "CSR_NoFP_INTR_SaveList", ":", "CSR_NoFP_SaveList", ")", ";"], "File": "KudeyarRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11319, "Length": 56, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SVN", "->", "isSplat", "(", ")", ")", "{", "int", "Lane", "=", "SVN", "->", "getSplatIndex", "(", ")", ";", "if", "(", "Lane", "==", "-", "<NUM_LIT>", ")", "Lane", "=", "<NUM_LIT>", ";", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V1", ".", "getOperand", "(", "Lane", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "Lane", ")", ")", ";", "unsigned", "Opcode", "=", "getDUPLANEOp", "(", "V1", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ")", ";", "return", "constructDup", "(", "V1", ",", "Lane", ",", "dl", ",", "VT", ",", "Opcode", ",", "DAG", ")", ";", "}", "for", "(", "unsigned", "LaneSize", ":", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "{", "unsigned", "Lane", "=", "<NUM_LIT>", ";", "if", "(", "isWideDUPMask", "(", "ShuffleMask", ",", "VT", ",", "LaneSize", ",", "Lane", ")", ")", "{", "unsigned", "Opcode", "=", "LaneSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "LaneSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MVT", "NewEltTy", "=", "<STR_LIT>", "(", "LaneSize", ")", ";", "unsigned", "NewEltCount", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "LaneSize", ";", "MVT", "NewVecTy", "=", "<STR_LIT>", "(", "NewEltTy", ",", "NewEltCount", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "NewVecTy", ",", "V1", ")", ";", "V1", "=", "constructDup", "(", "V1", ",", "Lane", ",", "dl", ",", "NewVecTy", ",", "Opcode", ",", "DAG", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V1", ")", ";", "}", "}", "if", "(", "isREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V2", ")", ";", "if", "(", "isREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V2", ")", ";", "if", "(", "isREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V2", ")", ";", "bool", "ReverseEXT", "=", "false", ";", "unsigned", "Imm", ";", "if", "(", "isEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "Imm", "*=", "getExtFactor", "(", "V1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "V2", "->", "isUndef", "(", ")", "&&", "isSingletonEXTMask", "(", "ShuffleMask", ",", "VT", ",", "Imm", ")", ")", "{", "Imm", "*=", "getExtFactor", "(", "V1", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V1", ".", "getValueType", "(", ")", ",", "V1", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering129", "Func": "LowerVECTOR_SHUFFLE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11320, "Length": 533, "Cover_Rate": 0.4312297734627832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "FullReg", ")", "<<", "<STR_LIT>", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", ")", ")", "{", "unsigned", "NumImplicit", "=", "<NUM_LIT>", ",", "NumTotal", "=", "<NUM_LIT>", ";", "unsigned", "NonImplicitReg", "=", "~", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";", "unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isVirtualRegister", "(", "OpReg", ")", ")", "break", ";"], "ground_truth": ["MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "OpReg", ")", ";"], "File": "A15SDOptimizer1", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11321, "Length": 198, "Cover_Rate": 0.3852140077821012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "Tile64FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "Tile64FrameLowering", "Func": "Tile64FrameLowering", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11322, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "Decode2RSrcDstInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "Op1", ",", "Op2", ";", "DecodeStatus", "S", "=", "Decode2OpInstruction", "(", "Insn", ",", "Op1", ",", "Op2", ")", ";", "if", "(", "S", "!=", "MCDisassembler", "::", "Success", ")", "return", "Decode2OpInstructionFail", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler (2)", "Func": "Decode2RSrcDstInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11323, "Length": 94, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "TARGET_16_BIT", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "nds32-md-auxiliary2", "Func": "nds32_output_casesi", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11324, "Length": 26, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "File": "MipsSEISelLowering12", "Func": "lowerINTRINSIC_W_CHAIN", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11325, "Length": 231, "Cover_Rate": 0.5273972602739726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "avr_asm_len", "(", "TINY_ADIW", "(", "%", "I0", ",", "%", "J0", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "TINY_ADIW", "(", "%", "I0", ",", "%", "J0", ",", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_out_movhi_mr_r_post_inc_tiny", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11326, "Length": 38, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addImm0_255Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11327, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "(", "(", "__v8df", ")", "__A", "+", "(", "__v8df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_add_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11328, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inid", "==", "<STR_LIT>", ")", "{", "int", "srcTensorId", "=", "GetTensorId", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "TensorId", "!=", "srcTensorId", ")", "CopyIndSpace", ".", "insert", "(", "std", "::", "make_pair", "(", "TensorId", ",", "srcTensorId", ")", ")", ";", "}", "if", "(", "Inid", "!=", "<STR_LIT>", "&&", "Inid", "!=", "<STR_LIT>", "&&", "Inid", "!=", "<STR_LIT>", ")", "continue", ";", "int", "IndexShl", "=", "-", "<NUM_LIT>", ";", "std", "::", "string", "Formula", "=", "<STR_LIT>", ";", "if", "(", "Inid", "==", "<STR_LIT>", ")", "{", "continue", ";", "}", "else", "if", "(", "Inid", "==", "<STR_LIT>", ")", "{", "if", "(", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "dyn_cast", "<", "Instruction", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "dyn_cast", "<", "ICmpInst", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "FallBackVec", ".", "insert", "(", "TensorId", ")", ";", "else", "{", "if", "(", "auto", "*", "Icmp", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "!", "dyn_cast", "<", "ConstantInt", ">", "(", "Icmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "FallBackVec", ".", "insert", "(", "TensorId", ")", ";", "}", "}", "IndexShl", "=", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "Intrins", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "CurrLoop", "=", "compareStepValuesForAddMask", "(", "PHI", ",", "CurrLoop", ")", ";", "int64_t", "AddMaskStep", "=", "getAddMaskStepVar", "(", "Intrins", ")", ";", "bool", "CheckIfNodeProcessed", "=", "iterateProcessedNodes", "(", "TensorId", ",", "CurrLoop", ")", ";", "if", "(", "AddMaskStep", "!=", "INVALID_STRIDE", ")", "{", "bool", "CopyPHI", "=", "false", ";", "if", "(", "iterateProcessedPHI", "(", "PHI", ")", ")", "{", "if", "(", "CheckIfNodeProcessed", ")", "continue", ";", "else", "CopyPHI", "=", "true", ";", "}", "unsigned", "UnrollCount", "=", "<NUM_LIT>", ";", "if", "(", "getScevInfo", "(", "CurrLoop", ")", ")", "{", "UnrollCount", "=", "getScevInfo", "(", "CurrLoop", ")", "->", "getLoopUnrollCount", "(", "CurrLoop", ")", ";", "}", "if", "(", "UnrollCount", ")", "AddMaskStep", "=", "AddMaskStep", "*", "UnrollCount", ";", "unsigned", "Index", "=", "fetchIndexFromOperand", "(", "IndexShl", ")", ";", "UpdateDiffCoords", "(", "TensorId", ",", "Index", ",", "AddMaskStep", ",", "<STR_LIT>", ",", "CurrLoop", ",", "PHI", ")", ";", "prepareLoopIvCoordMap", "(", "TensorId", ",", "nullptr", ",", "Index", ")", ";", "processNestedInstructions", "(", "Intrins", ",", "CurrLoop", ",", "PHI", ",", "TensorId", ",", "CopyPHI", ",", "F", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "TPCIndexSpaceGen", "Func": "processPHIUses", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11329, "Length": 357, "Cover_Rate": 0.5035260930888575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TM", ".", "isPositionIndependent", "(", ")", "||", "!", "TM", ".", "getABI", "(", ")", ".", "IsO32", "(", ")", ")", "UseFastISel", "=", "false", ";"], "ground_truth": ["return", "UseFastISel", "?", "<STR_LIT>", "(", "funcInfo", ",", "libInfo", ")", ":", "nullptr", ";"], "File": "MipsISelLowering103", "Func": "createFastISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11330, "Length": 36, "Cover_Rate": 0.3185840707964602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", "++", ";", "assert", "(", "!", "<STR_LIT>", "(", "MI", ")", ")", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isLabel", "(", ")", ")", "continue", ";", "Changed", "|=", "processInstruction", "(", "MI", ",", "CurrentStack", ")", ";", "}", "bbInfo", ".", "setCalculatedEnd", "(", "CurrentStack", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "TVMStackModel", "Func": "runOnBasicBlocks", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11331, "Length": 79, "Cover_Rate": 0.3062015503875969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Addr", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "(", "<STR_LIT>", "==", "Addr", ")", "&&", "<STR_LIT>", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]", ",", "STI", ")", ";"], "ground_truth": ["EmitBICMask", "(", "STI", ",", "Out", ",", "Addr", ",", "Pred", ",", "<NUM_LIT>", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitDataMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11332, "Length": 77, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "updateExitPaths", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "RestoreB", ",", "BitVector", "&", "DoneT", ",", "BitVector", "&", "DoneF", ",", "BitVector", "&", "Path", ")", "const", "{", "assert", "(", "MBB", ".", "getNumber", "(", ")", ">=", "<NUM_LIT>", ")", ";", "unsigned", "BN", "=", "MBB", ".", "getNumber", "(", ")", ";", "if", "(", "Path", "[", "BN", "]", "||", "DoneF", "[", "BN", "]", ")", "return", "false", ";", "if", "(", "DoneT", "[", "BN", "]", ")", "return", "true", ";", "auto", "&", "CSI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ".", "getCalleeSavedInfo", "(", ")", ";", "Path", "[", "BN", "]", "=", "true", ";", "bool", "ReachedExit", "=", "false", ";", "for", "(", "auto", "&", "SB", ":", "MBB", ".", "successors", "(", ")", ")", "ReachedExit", "|=", "updateExitPaths", "(", "*", "SB", ",", "RestoreB", ",", "DoneT", ",", "DoneF", ",", "Path", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", "&&", "MBB", ".", "back", "(", ")", ".", "isReturn", "(", ")", ")", "{", "MachineInstr", "&", "RetI", "=", "MBB", ".", "back", "(", ")", ";", "if", "(", "!", "isRestoreCall", "(", "RetI", ".", "getOpcode", "(", ")", ")", ")", "for", "(", "auto", "&", "R", ":", "CSI", ")", "RetI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "R", ".", "getReg", "(", ")", ",", "false", ",", "true", ")", ")", ";"], "ground_truth": ["ReachedExit", "=", "true", ";"], "File": "HexagonFrameLowering10", "Func": "updateExitPaths", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11333, "Length": 204, "Cover_Rate": 0.7285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "create<ISA_LIT>NewValueJump", "(", ")", ",", "false", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "create<ISA_LIT>FixupHwLoops", "(", ")", ",", "false", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "create<ISA_LIT>GenMux", "(", ")", ",", "false", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>Packetizer", "(", ")", ",", "false", ")", ";"], "File": "HexagonTargetMachine5", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11334, "Length": 69, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "MF", ".", "dump", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "MBB", ":", "MF", ")", "{", "Chains", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "MI", ":", "MBB", ")", "{", "for", "(", "auto", "r", ":", "Chains", ")", "{", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "toDel", ";", "if", "(", "regJustKilledBefore", "(", "LIs", ",", "r", ",", "MI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "r", ",", "TRI", ")", "<<", "<STR_LIT>", ";", "MI", ".", "print", "(", "dbgs", "(", ")", ")", ";", ")", ";", "toDel", ".", "push_back", "(", "r", ")", ";", "}", "while", "(", "!", "toDel", ".", "empty", "(", ")", ")", "{", "Chains", ".", "remove", "(", "toDel", ".", "back", "(", ")", ")", ";", "toDel", ".", "pop_back", "(", ")", ";", "}", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ra", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "addIntraChainConstraint", "(", "G", ",", "Rd", ",", "Ra", ")", ")", "addInterChainConstraint", "(", "G", ",", "Rd", ",", "Ra", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "addInterChainConstraint", "(", "G", ",", "Rd", ",", "Rd", ")", ";"], "ground_truth": ["break", ";"], "File": "AArch64PBQPRegAlloc14", "Func": "apply", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11335, "Length": 257, "Cover_Rate": 0.8006230529595015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "ldi", "::", "fixup", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SNESAsmBackend", "Func": "hh8", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11336, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_scatter_offset_p_f32", "(", "__base", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_offset_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11337, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FPOffsetFits", "&&", "PreferFP", ")", "UseFP", "=", "true", ";", "}", "}", "}", "assert", "(", "(", "(", "isFixed", "||", "isCSR", ")", "||", "!", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "!", "UseFP", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "isSVE", ")", "{", "int64_t", "OffsetFromSPToSVEArea", "=", "MFI", ".", "getStackSize", "(", ")", "-", "AFI", "->", "getCalleeSavedStackSize", "(", ")", ";", "int64_t", "OffsetFromFPToSVEArea", "=", "-", "AFI", "->", "getCalleeSaveBaseToFrameRecordOffset", "(", ")", ";", "StackOffset", "FPOffset", "=", "StackOffset", "(", "OffsetFromFPToSVEArea", ",", "<STR_LIT>", ")", "+", "StackOffset", "(", "ObjectOffset", ",", "<STR_LIT>", ")", ";", "StackOffset", "SPOffset", "=", "SVEStackSize", "+", "StackOffset", "(", "ObjectOffset", ",", "<STR_LIT>", ")", "+", "StackOffset", "(", "OffsetFromSPToSVEArea", ",", "<STR_LIT>", ")", ";", "if", "(", "hasFP", "(", "MF", ")", "&&", "(", "SPOffset", ".", "getBytes", "(", ")", "||", "FPOffset", ".", "getScalableBytes", "(", ")", "<", "SPOffset", ".", "getScalableBytes", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "FPOffset", ";", "}", "FrameReg", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "?", "RegInfo", "->", "getBaseRegister", "(", ")", ":", "(", "unsigned", ")", "<STR_LIT>", ";", "return", "SPOffset", ";", "}", "StackOffset", "ScalableOffset", "=", "{", "}", ";", "if", "(", "UseFP", "&&", "!", "(", "isFixed", "||", "isCSR", ")", ")", "ScalableOffset", "=", "-", "SVEStackSize", ";"], "ground_truth": ["if", "(", "!", "UseFP", "&&", "(", "isFixed", "||", "isCSR", ")", ")", "ScalableOffset", "=", "SVEStackSize", ";"], "File": "AArch64FrameLowering12", "Func": "resolveFrameOffsetReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11338, "Length": 213, "Cover_Rate": 0.3183856502242152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "pat", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";"], "ground_truth": ["FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "SET_SRC", "(", "pat", ")", ",", "NONCONST", ")", "{"], "File": "mep", "Func": "mep_mul_hilo_bypass_p", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11339, "Length": 58, "Cover_Rate": 0.5043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "UDIV", ":", "case", "UMOD", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "SIGN_EXTEND", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "ZERO_EXTEND", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "CONST_INT", ":", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "LABEL_REF", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "CONST", ":", "{", "rtx", "offset", "=", "const0_rtx", ";", "rtx", "symref", "=", "eliminate_constant_term", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "symref", ")", "==", "LABEL_REF", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "symref", ")", "!=", "SYMBOL_REF", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "INTVAL", "(", "offset", ")", "<", "-", "<NUM_LIT>", "||", "INTVAL", "(", "offset", ")", ">", "<NUM_LIT>", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "SYMBOL_REF_FLAG", "(", "symref", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "SYMBOL_REF", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "SYMBOL_REF_FLAG", "(", "x", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "break", ";", "case", "CONST_DOUBLE", ":", "{", "rtx", "high", ",", "low", ";", "split_double", "(", "x", ",", "&", "high", ",", "&", "low", ")", ";", "*", "total", "=", "COSTS_N_INSNS", "(", "(", "high", "==", "CONST0_RTX", "(", "GET_MODE", "(", "high", ")", ")", "||", "low", "==", "CONST0_RTX", "(", "GET_MODE", "(", "low", ")", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "iq20004", "Func": "iq2000_rtx_costs", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11340, "Length": 254, "Cover_Rate": 0.40770465489566615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "MIB", "=", "BuildMI", "(", "*", "*", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "I", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "{", "MIB", "=", "BuildMI", "(", "*", "*", "PI", ",", "J", ",", "J", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "J", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "I", ")", ";", "MachineBasicBlock", "::", "iterator", "K", "=", "J", "--", ";", "K", "->", "eraseFromParent", "(", ")", ";", "BlockChanged", "=", "true", ";", "++", "NumBCLR", ";", "continue", ";", "}", "}", "else", "if", "(", "J", "->", "isBranch", "(", ")", ")", "{", "if", "(", "J", "->", "isIndirectBranch", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "OtherReference", "=", "true", ";", "}", "else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "J", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "if", "(", "J", "->", "getOperand", "(", "i", ")", ".", "isMBB", "(", ")", "&&", "J", "->", "getOperand", "(", "i", ")", ".", "getMBB", "(", ")", "==", "&", "ReturnMBB", ")", "OtherReference", "=", "true", ";", "}", "else", "if", "(", "!", "J", "->", "isTerminator", "(", ")", "&&", "!", "J", "->", "isDebugValue", "(", ")", ")", "break", ";", "if", "(", "J", "==", "(", "*", "PI", ")", "->", "begin", "(", ")", ")", "break", ";", "--", "J", ";", "}", "if", "(", "(", "*", "PI", ")", "->", "canFallThrough", "(", ")", "&&", "(", "*", "PI", ")", "->", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", ")", "OtherReference", "=", "true", ";", "if", "(", "!", "OtherReference", "&&", "BlockChanged", ")", "{", "PredToRemove", ".", "push_back", "(", "*", "PI", ")", ";", "}", "if", "(", "BlockChanged", ")", "Changed", "=", "true", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "PredToRemove", ".", "size", "(", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "PredToRemove", "[", "i", "]", "->", "removeSuccessor", "(", "&", "ReturnMBB", ")", ";", "if", "(", "Changed", "&&", "!", "ReturnMBB", ".", "hasAddressTaken", "(", ")", ")", "{", "if", "(", "ReturnMBB", ".", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "&", "PrevMBB", "=", "*", "*", "ReturnMBB", ".", "pred_begin", "(", ")", ";", "if", "(", "PrevMBB", ".", "isLayoutSuccessor", "(", "&", "ReturnMBB", ")", "&&", "PrevMBB", ".", "canFallThrough", "(", ")", ")", "{", "PrevMBB", ".", "splice", "(", "PrevMBB", ".", "end", "(", ")", ",", "&", "ReturnMBB", ",", "I", ")", ";", "PrevMBB", ".", "removeSuccessor", "(", "&", "ReturnMBB", ")", ";", "}"], "ground_truth": ["}"], "File": "PPCEarlyReturn4", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11341, "Length": 502, "Cover_Rate": 0.6197530864197531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "GPR3", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "Opc1", ",", "Opc2", ";", "const", "unsigned", "OrigRegs", "[", "]", "=", "{", "OutReg", ",", "InReg", ",", "GPR3", "}", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";"], "ground_truth": ["MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";"], "File": "PPCTLSDynamicCall18", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11342, "Length": 205, "Cover_Rate": 0.41164658634538154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "Inst", ")", ".", "mayStore", "(", ")", ")", "{", "unsigned", "Units", "=", "ISJ", ".", "Core", ".", "getUnits", "(", ")", ";", "if", "(", "Units", "&", "Slot1Mask", ")", "{", "AppliedRestriction", "=", "true", ";", "AppliedRestrictions", ".", "push_back", "(", "std", "::", "make_pair", "(", "Inst", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "ISJ", ".", "Core", ".", "setUnits", "(", "Units", "&", "~", "Slot1Mask", ")", ";", "}", "}", "}", "if", "(", "AppliedRestriction", ")", "AppliedRestrictions", ".", "push_back", "(", "std", "::", "make_pair", "(", "*", "Summary", ".", "NoSlot1StoreLoc", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonShuffler10", "Func": "restrictNoSlot1Store", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11343, "Length": 93, "Cover_Rate": 0.6642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC2", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "*", "K1", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS1", ")", "?", "&", "LHS1", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS1", ")", "?", "&", "RHS1", ":", "NULL", ";", "SDValue", "*", "K2", "=", "isa", "<", "ConstantSDNode", ">", "(", "LHS2", ")", "?", "&", "LHS2", ":", "isa", "<", "ConstantSDNode", ">", "(", "RHS2", ")", "?", "&", "RHS2", ":", "NULL", ";", "SDValue", "K2Tmp", "=", "isa", "<", "ConstantSDNode", ">", "(", "TrueVal2", ")", "?", "TrueVal2", ":", "FalseVal2", ";", "SDValue", "V1Tmp", "=", "(", "K1", "&&", "*", "K1", "==", "LHS1", ")", "?", "RHS1", ":", "LHS1", ";", "SDValue", "V2Tmp", "=", "(", "K2", "&&", "*", "K2", "==", "LHS2", ")", "?", "RHS2", ":", "LHS2", ";", "SDValue", "V2", "=", "(", "K2Tmp", "==", "TrueVal2", ")", "?", "FalseVal2", ":", "TrueVal2", ";", "SDValue", "V2TmpReg", "=", "V2Tmp", ";", "if", "(", "V2Tmp", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V2TmpReg", "=", "V2Tmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "K1", "||", "!", "K2", "||", "*", "K1", "==", "Op2", "||", "*", "K2", "!=", "K2Tmp", "||", "V1Tmp", "!=", "V2Tmp", "||", "V2TmpReg", "!=", "V2", ")", "return", "false", ";", "const", "SDValue", "*", "LowerCheckOp", "=", "isLowerSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isLowerSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";", "const", "SDValue", "*", "UpperCheckOp", "=", "isUpperSaturate", "(", "LHS1", ",", "RHS1", ",", "TrueVal1", ",", "FalseVal1", ",", "CC1", ",", "*", "K1", ")", "?", "&", "Op", ":", "isUpperSaturate", "(", "LHS2", ",", "RHS2", ",", "TrueVal2", ",", "FalseVal2", ",", "CC2", ",", "*", "K2", ")", "?", "&", "Op2", ":", "NULL", ";", "if", "(", "!", "UpperCheckOp", "||", "!", "LowerCheckOp", "||", "LowerCheckOp", "==", "UpperCheckOp", ")", "return", "false", ";", "int64_t", "Val1", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K1", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "Val2", "=", "cast", "<", "ConstantSDNode", ">", "(", "*", "K2", ")", "->", "getSExtValue", "(", ")", ";", "int64_t", "PosVal", "=", "std", "::", "max", "(", "Val1", ",", "Val2", ")", ";", "if", "(", "(", "(", "Val1", ">", "Val2", "&&", "UpperCheckOp", "==", "&", "Op", ")", "||", "(", "Val1", "<", "Val2", "&&", "UpperCheckOp", "==", "&", "Op2", ")", ")", "&&", "Val1", "==", "~", "Val2", "&&", "isPowerOf2_64", "(", "PosVal", "+", "<NUM_LIT>", ")", ")", "{", "V", "=", "V2", ";", "K", "=", "(", "uint64_t", ")", "PosVal", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering168", "Func": "isSaturatingConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11344, "Length": 396, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Curr", ":", "Blocks", ")", "delete", "Curr", ";", "for", "(", "auto", "Curr", ":", "Shapes", ")", "delete", "Curr", ";"], "ground_truth": ["}"], "File": "Relooper4", "Func": "~Relooper", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11345, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSTORE", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "lowerADD", "(", "Op", ",", "DAG", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "LowerOperation", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11346, "Length": 257, "Cover_Rate": 0.7427745664739884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "(", "ID", ",", "<ISA_LIT>Features", ")", ";", "<STR_LIT>", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "ID", ")", ",", "<ISA_LIT>Features", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "std", "::", "vector", "<", "std", "::", "string", ">", "ArchFeatures", "(", "<ISA_LIT>Features", ".", "begin", "(", ")", ",", "<ISA_LIT>Features", ".", "end", "(", ")", ")", ";", "STI", ".", "setDefaultFeatures", "(", "<STR_LIT>", ",", "join", "(", "ArchFeatures", ".", "begin", "(", ")", ",", "ArchFeatures", ".", "end", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "RequestedExtensions", ";", "if", "(", "!", "ExtensionString", ".", "empty", "(", ")", ")", "ExtensionString", ".", "split", "(", "RequestedExtensions", ",", "'+'", ")", ";", "ExpandCryptoAEK", "(", "ID", ",", "RequestedExtensions", ")", ";", "FeatureBitset", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "for", "(", "auto", "Name", ":", "RequestedExtensions", ")", "{", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser103", "Func": "parseDirectiveArch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11347, "Length": 153, "Cover_Rate": 0.44868035190615835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Rd", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "size", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "<NUM_LIT>", ";", "unsigned", "index", "=", "<NUM_LIT>", ";", "unsigned", "inc", "=", "<NUM_LIT>", ";", "switch", "(", "size", ")", "{", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "<NUM_LIT>", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD3LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11348, "Length": 377, "Cover_Rate": 0.702048417132216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "FrameSize", ")", ";", "else", "{", "int", "Base", "=", "<NUM_LIT>", ";", "int64_t", "Remainder", "=", "FrameSize", "-", "Base", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Base", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "Remainder", ")", ")", "BuildAddiuSpImm", "(", "MBB", ",", "I", ",", "-", "Remainder", ")", ";", "else", "adjustStackPtrBig", "(", "SP", ",", "-", "Remainder", ",", "MBB", ",", "I", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB1", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "Mips16InstrInfo1", "Func": "makeFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11349, "Length": 130, "Cover_Rate": 0.429042904290429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "{", "break", ";", "}", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["++", "Count", ";"], "File": "AVRInstrInfo", "Func": "removeBranch", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11350, "Length": 58, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "_OSABI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ",", "OSABI", "(", "_OSABI", ")", "{"], "ground_truth": ["}"], "File": "TriCoreAsmBackend (2)", "Func": "ELFTriCoreAsmBackend", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11351, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_store_si128", "(", "__m128i", "*", "__P", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["assert", "(", "(", "(", "unsigned", "long", ")", "__P", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "emmintrin", "Func": "_mm_store_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11352, "Length": 38, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vdup_lanev4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdupq_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11353, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "<ISA_LIT>MCExpr", "*", "CreateHi", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["return", "Create", "(", "VK_<ISA_LIT>_HI", ",", "Expr", ",", "Ctx", ")", ";"], "File": "PPCMCExpr", "Func": "CreateHi", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11354, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "collectReachableCallees", "(", "Module", "&", "M", ",", "DenseMap", "<", "Function", "*", ",", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">>", "&", "KernelToCallees", ")", "{"], "ground_truth": ["CollectReachableCallees", "CRC", "{", "M", "}", ";"], "File": "AMDGPULDSUtils", "Func": "collectReachableCallees", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11355, "Length": 29, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "incr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "Size", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "scratch", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "<STR_LIT>", "||", "BinOpcode", "==", "<STR_LIT>", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "stxr_status", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "stxr_status", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "stxr_status", ")", ".", "addReg", "(", "scratch", ")", ".", "addReg", "(", "ptr", ")", ";"], "File": "AArch64ISelLowering160", "Func": "emitAtomicBinary", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11356, "Length": 333, "Cover_Rate": 0.6951983298538622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "i960_maxbitalignment", "=", "<NUM_LIT>", ";", "i960_last_maxbitalignment", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "i960", "Func": "i960_initialize", "Target": "i960", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11357, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MatchInstruction", "(", "SMLoc", "IDLoc", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCInst", "&", "Inst", ")", "{"], "ground_truth": ["if", "(", "!", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ")", ")", "return", "false", ";"], "File": "ARMAsmParser32", "Func": "MatchInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11358, "Length": 33, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "align", "<", "<NUM_LIT>", ")", "{", "rtx", "scratch1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "scratch1", ",", "out", ")", ";", "if", "(", "align", "!=", "<NUM_LIT>", ")", "{", "align_3_label", "=", "gen_label_rtx", "(", ")", ";", "align_2_label", "=", "gen_label_rtx", "(", ")", ";", "align_rtx", "=", "expand_binop", "(", "Pmode", ",", "and_optab", ",", "scratch1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_cmp_and_jump_insns", "(", "align_rtx", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "Pmode", ",", "<NUM_LIT>", ",", "align_4_label", ")", ";", "emit_cmp_and_jump_insns", "(", "align_rtx", ",", "const2_rtx", ",", "EQ", ",", "NULL", ",", "Pmode", ",", "<NUM_LIT>", ",", "align_2_label", ")", ";", "emit_cmp_and_jump_insns", "(", "align_rtx", ",", "const2_rtx", ",", "GTU", ",", "NULL", ",", "Pmode", ",", "<NUM_LIT>", ",", "align_3_label", ")", ";", "}", "else", "{", "align_rtx", "=", "expand_binop", "(", "Pmode", ",", "and_optab", ",", "scratch1", ",", "const2_rtx", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_cmp_and_jump_insns", "(", "align_rtx", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "Pmode", ",", "<NUM_LIT>", ",", "align_4_label", ")", ";", "}", "mem", "=", "change_address", "(", "src", ",", "QImode", ",", "out", ")", ";", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "emit_insn", "(", "ix86_gen_add3", "(", "out", ",", "out", ",", "const1_rtx", ")", ")", ";", "if", "(", "align", "!=", "<NUM_LIT>", ")", "{", "emit_label", "(", "align_2_label", ")", ";", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "emit_insn", "(", "ix86_gen_add3", "(", "out", ",", "out", ",", "const1_rtx", ")", ")", ";", "emit_label", "(", "align_3_label", ")", ";", "}", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "emit_insn", "(", "ix86_gen_add3", "(", "out", ",", "out", ",", "const1_rtx", ")", ")", ";", "}"], "ground_truth": ["emit_label", "(", "align_4_label", ")", ";"], "File": "i3864", "Func": "ix86_expand_strlensi_unroll_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11359, "Length": 276, "Cover_Rate": 0.3415841584158416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>OptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AlwaysInlinePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyMetadataPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitcntsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>WholeQuadModePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertSkipsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>MemoryLegalizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DebuggerInsertNopsPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>OptimizeExecMaskingPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine86", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11360, "Length": 126, "Cover_Rate": 0.45323741007194246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "Clone", "=", "TII", "->", "duplicate", "(", "MBB", ",", "Insert", ",", "*", "MI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Clone", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "Clone", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "Reg", ")", "MO", ".", "setReg", "(", "TargetReg", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify", "Func": "CloneDebugValues", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11361, "Length": 74, "Cover_Rate": 0.357487922705314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmphiq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmphiq_n_v8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve2___arm_vcmphiq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11362, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsInstrInfo20", "Func": "GetInstSizeInBytes", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11363, "Length": 56, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", ")", "OutStreamer", "->", "emitXCOFFLocalCommonSymbol", "(", "OutContext", ".", "getOrCreateSymbol", "(", "GVSym", "->", "getUnqualifiedName", "(", ")", ")", ",", "Size", ",", "GVSym", ",", "Alignment", ".", "value", "(", ")", ")", ";", "else", "OutStreamer", "->", "emitCommonSymbol", "(", "GVSym", ",", "Size", ",", "Alignment", ".", "value", "(", ")", ")", ";", "return", ";", "}", "MCSymbol", "*", "EmittedInitSym", "=", "GVSym", ";", "emitLinkage", "(", "GV", ",", "EmittedInitSym", ")", ";", "emitAlignment", "(", "getGVAlignment", "(", "GV", ",", "DL", ")", ",", "GV", ")", ";", "OutStreamer", "->", "emitLabel", "(", "EmittedInitSym", ")", ";", "llvm", "::", "for_each", "(", "GOAliasMap", "[", "GV", "]", ",", "[", "this", "]", "(", "const", "GlobalAlias", "*", "Alias", ")", "{", "OutStreamer", "->", "emitLabel", "(", "getSymbol", "(", "Alias", ")", ")", ";", "}", ")", ";"], "ground_truth": ["emitGlobalConstant", "(", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "GV", "->", "getInitializer", "(", ")", ")", ";"], "File": "PPCAsmPrinter59", "Func": "emitGlobalVariable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11364, "Length": 154, "Cover_Rate": 0.4301675977653631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "unsigned", "Hi4", "=", "(", "Value", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Lo12", "=", "Value", "&", "<NUM_LIT>", ";", "Value", "=", "(", "Hi4", "<<", "<NUM_LIT>", ")", "|", "(", "Lo12", ")", ";"], "ground_truth": ["}"], "File": "UPTAsmBackend", "Func": "adjustFixupValue", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11365, "Length": 34, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsConstVectorInRange", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "ScalarVT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "SDValue", "VecOnes", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "Operands", "[", "<NUM_LIT>", "]", ",", "VecOnes", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "SplitBinaryOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Operands", "[", "<NUM_LIT>", "]", ",", "AVGBuilder", ")", ";", "}", "if", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "!", "IsConstVectorInRange", "(", "Operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "continue", ";"], "ground_truth": ["std", "::", "swap", "(", "Operands", "[", "i", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering38", "Func": "detectAVGPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11366, "Length": 260, "Cover_Rate": 0.3443708609271523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "CostLeaf", "::", "sortChildren", "(", ")", "{"], "ground_truth": ["std", "::", "sort", "(", "children", ".", "begin", "(", ")", ",", "children", ".", "end", "(", ")", ",", "CostLeafCMP", "(", ")", ")", ";"], "File": "TPCCostModelEmitter", "Func": "sortChildren", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11367, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "SpillsKnownBit", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "SpillsKnownBit", "=", "true", ";", "break", ";", "default", ":", "if", "(", "Subtarget", ".", "isISA3_1", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ")", ";", "break", ";", "}", "if", "(", "Subtarget", ".", "isISA3_0", "(", ")", ")", "{", "if", "(", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "getCRFromCRBit", "(", "SrcReg", ")", ",", "RegState", "::", "Undef", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "getCRFromCRBit", "(", "SrcReg", ")", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ";", "Register", "Reg1", "=", "Reg", ";", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "LP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "getEncodingValue", "(", "SrcReg", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "PPCRegisterInfo3", "Func": "lowerCRBitSpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11368, "Length": 328, "Cover_Rate": 0.4438430311231394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ord", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "return", "callIntrinsic", "(", "Builder", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "isReleaseOrStronger", "(", "Ord", ")", ")", "return", "callIntrinsic", "(", "Builder", ",", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering10", "Func": "emitLeadingFence", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11369, "Length": 31, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>PagerandoOptimizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "ARMPagerandoOptimizer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11370, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp_reg", "=", "dest", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "gcc_assert", "(", "mode", "==", "Pmode", "||", "mode", "==", "ptr_mode", ")", ";", "if", "(", "can_create_pseudo_p", "(", ")", ")", "tmp_reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "gen_rtx_HIGH", "(", "mode", ",", "imm", ")", ")", ";", "emit_insn", "(", "gen_add_losym", "(", "dest", ",", "tmp_reg", ",", "imm", ")", ")", ";", "return", ";", "}", "case", "SYMBOL_TINY_ABSOLUTE", ":", "emit_insn", "(", "gen_rtx_SET", "(", "Pmode", ",", "dest", ",", "imm", ")", ")", ";", "return", ";", "case", "SYMBOL_SMALL_GOT", ":", "{", "rtx", "tmp_reg", "=", "dest", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "can_create_pseudo_p", "(", ")", ")", "tmp_reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "gen_rtx_HIGH", "(", "mode", ",", "imm", ")", ")", ";", "if", "(", "mode", "==", "ptr_mode", ")", "{", "if", "(", "mode", "==", "DImode", ")", "emit_insn", "(", "gen_ldr_got_small_di", "(", "dest", ",", "tmp_reg", ",", "imm", ")", ")", ";", "else", "emit_insn", "(", "gen_ldr_got_small_si", "(", "dest", ",", "tmp_reg", ",", "imm", ")", ")", ";", "}", "else", "{", "gcc_assert", "(", "mode", "==", "Pmode", ")", ";", "emit_insn", "(", "gen_ldr_got_small_sidi", "(", "dest", ",", "tmp_reg", ",", "imm", ")", ")", ";", "}", "return", ";", "}", "case", "SYMBOL_SMALL_TLSGD", ":", "{", "rtx_insn", "*", "insns", ";", "rtx", "result", "=", "gen_rtx_REG", "(", "Pmode", ",", "R0_REGNUM", ")", ";", "start_sequence", "(", ")", ";", "aarch64_emit_call_insn", "(", "gen_tlsgd_small", "(", "result", ",", "imm", ")", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "RTL_CONST_CALL_P", "(", "insns", ")", "=", "<NUM_LIT>", ";", "emit_libcall_block", "(", "insns", ",", "dest", ",", "result", ",", "imm", ")", ";"], "ground_truth": ["return", ";"], "File": "aarch642", "Func": "aarch64_load_symref_appropriately", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11371, "Length": 249, "Cover_Rate": 0.4184873949579832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "FS", ")", ";"], "ground_truth": ["return", "*", "this", ";"], "File": "WebAssemblySubtarget (2)1", "Func": "initializeSubtargetDependencies", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11372, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "Offset", "-=", "OffsetStride", ";", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "Offset", ",", "OffsetStride", ")", ")", "return", "false", ";", "LdStPairFlags", "Flags", ";", "MachineBasicBlock", "::", "iterator", "Paired", "=", "findMatchingInsn", "(", "MBBI", ",", "Flags", ",", "LdStLimit", ",", "false", ")", ";", "if", "(", "Paired", "!=", "E", ")", "{", "++", "NumPairCreated", ";", "if", "(", "TII", "->", "hasUnscaledLdStOffset", "(", "MI", ")", ")", "++", "NumUnscaledPairCreated", ";", "auto", "Prev", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "MBBI", "=", "mergePairedInsns", "(", "MBBI", ",", "Paired", ",", "Flags", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "Prev", ")", ";", "I", "!=", "MBBI", ";", "I", "++", ")", "updateDefinedRegisters", "(", "*", "I", ",", "DefinedInBB", ",", "TRI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "tryToPairLdStInst", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11373, "Length": 120, "Cover_Rate": 0.5797101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "newd", ".", "target", "=", "d", "->", "target", "?", "gen_lowpart", "(", "new_mode", ",", "d", "->", "target", ")", ":", "NULL", ";", "newd", ".", "op0", "=", "d", "->", "op0", "?", "gen_lowpart", "(", "new_mode", ",", "d", "->", "op0", ")", ":", "NULL", ";", "newd", ".", "op1", "=", "d", "->", "op1", "?", "gen_lowpart", "(", "new_mode", ",", "d", "->", "op1", ")", ":", "NULL", ";", "newd", ".", "testing_p", "=", "d", "->", "testing_p", ";", "newd", ".", "one_vector_p", "=", "d", "->", "one_vector_p", ";", "newd", ".", "perm", ".", "new_vector", "(", "newpermconst", ",", "newd", ".", "one_vector_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "nelt", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "aarch64_expand_vec_perm_const_1", "(", "&", "newd", ")", ";"], "File": "aarch641", "Func": "aarch64_evpc_reencode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11374, "Length": 101, "Cover_Rate": 0.32063492063492066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCTargetDesc19", "Func": "createAMDGPUMCInstPrinter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11375, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Sec", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "Sec", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", "||", "Sec", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", ";"], "ground_truth": ["}"], "File": "HexagonTargetObjectFile10", "Func": "isSmallDataSection", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11376, "Length": 35, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmaxud128", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_max_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11377, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCExpr", "(", ")", "{"], "ground_truth": ["}"], "File": "SNESMCExpr", "Func": "~SNESMCExpr", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11378, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", ";", "if", "(", "WantResult", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "else", "ResultReg", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opc", ")", ";", "LHSReg", "=", "constrainOperandRegClass", "(", "II", ",", "LHSReg", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "RHSReg", "=", "constrainOperandRegClass", "(", "II", ",", "RHSReg", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "LHSReg", ",", "getKillRegState", "(", "LHSIsKill", ")", ")", ".", "addReg", "(", "RHSReg", ",", "getKillRegState", "(", "RHSIsKill", ")", ")", ";"], "ground_truth": ["return", "ResultReg", ";"], "File": "AArch64FastISel (2)", "Func": "emitAddSub_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11379, "Length": 108, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "bool", "SeenFI", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isFI", "(", ")", ")", "{", "if", "(", "SeenFI", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SeenFI", "=", "true", ";", "}", "}", "MachineOperand", "*", "FIOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vaddr", ")", ";", "assert", "(", "FIOp", "&&", "FIOp", "->", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TII", "->", "isMUBUF", "(", "MI", ")", ")", ";"], "ground_truth": ["MachineOperand", "*", "OffsetOp", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "offset", ")", ";"], "File": "SIRegisterInfo118", "Func": "resolveFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11380, "Length": 121, "Cover_Rate": 0.3418079096045198, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11381, "Length": 41, "Cover_Rate": 0.5540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddInstr", "(", "SeqLs", ",", "Inst", "(", "ADDiu", ",", "Imm", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "Cpu0AnalyzeImmediate", "Func": "GetInstSeqLsADDiu", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11382, "Length": 15, "Cover_Rate": 0.32608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "SDValue", "Chain", "=", "OrigChain", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Chain", ".", "getNode", "(", ")", "==", "Load", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "{", "assert", "(", "Chain", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Chain", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "Chain", ".", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", "==", "Load", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "Ops", ".", "push_back", "(", "Chain", ".", "getOperand", "(", "i", ")", ")", ";", "SDValue", "NewChain", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Load", ")", ",", "<STR_LIT>", ",", "Ops", ")", ";", "Ops", ".", "clear", "(", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "NewChain", ")", ";"], "File": "X86ISelDAGToDAG110", "Func": "MoveBelowOrigChain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11383, "Length": 157, "Cover_Rate": 0.521594684385382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "Level", "!=", "BeforeLegalizeTypes", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "EVT", "OutVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OutScalarBits", "=", "OutVT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "InScalarBits", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "OutVT", ".", "isVector", "(", ")", "&&", "OutScalarBits", ">", "InScalarBits", ")", "{", "MVT", "ExtVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "OutVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "OutVT", ".", "getVectorNumElements", "(", ")", ")", ";", "unsigned", "ExtOpcode", "=", "(", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "ExtOp", "=", "DAG", ".", "getNode", "(", "ExtOpcode", ",", "SDLoc", "(", "N", ")", ",", "ExtVT", ",", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "OutVT", ",", "ExtOp", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "combineINT_TO_FP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11384, "Length": 156, "Cover_Rate": 0.8297872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG12", "Func": "selectIntAddrSImm10Lsl1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11385, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_avg_pu16", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{"], "ground_truth": ["__vector", "unsigned", "short", "a", ",", "b", ",", "c", ";"], "File": "xmmintrin", "Func": "_mm_avg_pu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11386, "Length": 31, "Cover_Rate": 0.38271604938271603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vnegq_s64", "(", "int64x2_t", "__a", ")", "{", "return", "-", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vnegq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11387, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeADRFRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "bool", "VPUEncoding", "=", "Inst", ".", "getFlags", "(", ")", "!=", "FlagSPU", ";", "unsigned", "Register", ";", "if", "(", "VPUEncoding", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", "||", "RegNo", "<", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Register", "=", "RegisterTableVPU", "[", "RegNo", "]", ";", "}", "else", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", "||", "RegNo", "<", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Register", "=", "RegisterTableSPU", "[", "RegNo", "]", ";"], "File": "TPCDisassembler", "Func": "DecodeADRFRegisterClass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11388, "Length": 86, "Cover_Rate": 0.7350427350427351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "isSigned", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "RTLIB", "::", "Libcall", "LC", ";"], "ground_truth": ["switch", "(", "SVT", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "getDivRemLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11389, "Length": 68, "Cover_Rate": 0.3675675675675676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MaxKernArgAlign", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction13", "Func": "getMaxKernArgAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11390, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_load_ph", "(", "void", "const", "*", "__P", ")", "{", "return", "*", "(", "const", "__m256h", "*", ")", "__P", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm256_load_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11391, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "VFRegs", ")", ";"], "ground_truth": ["}"], "File": "PPCDisassembler", "Func": "DecodeVFRCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11392, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDPAL", ")", "{", "return", "Error", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "(", "Twine", "(", "PALMD", "::", "AssemblerDirective", ")", "+", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ")", ".", "str", "(", ")", ")", ";", "}", "PALMD", "::", "Metadata", "PALMetadata", ";"], "ground_truth": ["for", "(", ";", ";", ")", "{"], "File": "AMDGPUAsmParser16", "Func": "ParseDirectivePALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11393, "Length": 66, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "Cpu0FrameLowering3", "Func": "emitPrologue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11394, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", "||", "ResTy", "==", "MatchOperand_ParseFail", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "ResTy", ";", "ResTy", "=", "parseRegOrImm", "(", "Operands", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "ResTy", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Identifier", ")", "{", "const", "auto", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";"], "ground_truth": ["if", "(", "!", "Parser", ".", "parseExpression", "(", "Expr", ")", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11395, "Length": 103, "Cover_Rate": 0.5988372093023255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "CurDAG", "->", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "auto", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "{"], "ground_truth": ["SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "FI", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "foldFrameIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11396, "Length": 60, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegInterval", "Interval", "=", "getRegInterval", "(", "MI", ",", "TII", ",", "MRI", ",", "TRI", ",", "OpNo", ",", "false", ")", ";", "LLVM_DEBUG", "(", "{", "const", "MachineOperand", "&", "Opnd", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["assert", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Opnd", ".", "getReg", "(", ")", ")", ")", ";"], "File": "SIInsertWaitcnts12", "Func": "setExpScore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11397, "Length": 50, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "DFPRegDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "File": "SparcDisassembler", "Func": "DecodeDFPRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11398, "Length": 20, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "NumLiterals", "=", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "<NUM_LIT>", ",", "ConstOffset", "&", "<NUM_LIT>", ")", ")", "+", "!", "TII", ".", "isInlineConstant", "(", "APInt", "(", "<NUM_LIT>", ",", "ConstOffset", ">>", "<NUM_LIT>", ")", ")", ";", "if", "(", "STI", ".", "getConstantBusLimit", "(", "<STR_LIT>", ")", ">", "NumLiterals", ")", "return", "None", ";", "}", "}", "}", "auto", "AddrDef", "=", "getDefSrcRegIgnoringCopies", "(", "Addr", ",", "*", "MRI", ")", ";", "if", "(", "!", "AddrDef", ")", "return", "None", ";", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Register", "SAddr", "=", "getSrcRegIgnoringCopies", "(", "AddrDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "SAddr", "&&", "isSGPR", "(", "SAddr", ")", ")", "{", "Register", "PtrBaseOffset", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "VOffset", "=", "matchZeroExtendFromS32", "(", "*", "MRI", ",", "PtrBaseOffset", ")", ")", "{", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "SAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VOffset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}", "}", "}", ";", "}", "}", "}", "if", "(", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "AddrDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "!", "isSGPR", "(", "AddrDef", "->", "Reg", ")", ")", "return", "None", ";", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "Register", "VOffset", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "VOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "AddrDef", "->", "Reg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VOffset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "ImmOffset", ")", ";", "}"], "ground_truth": ["}", "}", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11399, "Length": 360, "Cover_Rate": 0.5462822458270106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "rs6000_builtin_info", "[", "(", "int", ")", "fncode", "]", ".", "name", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "rs6000_overloaded_builtin_name", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11400, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "File": "VEISelLowering1", "Func": "initRegisterClasses", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11401, "Length": 216, "Cover_Rate": 0.4235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "ChangeSection", "(", "Section", ",", "Subsection", ")", ";"], "File": "AArch64ELFStreamer22", "Func": "ChangeSection", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11402, "Length": 18, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewSetCC", ")", ";", "return", "NewSetCC", ";", "}", "}", "if", "(", "(", "isOneConstant", "(", "Op1", ")", "||", "isNullConstant", "(", "Op1", ")", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "bool", "Invert", "=", "(", "CC", "==", "<STR_LIT>", ")", "^", "isNullConstant", "(", "Op1", ")", ";", "if", "(", "!", "Invert", ")", "return", "Op0", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "CCode", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SetCC", ")", ";", "return", "SetCC", ";", "}", "}", "if", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "isOneConstant", "(", "Op1", ")", ")", "{", "<STR_LIT>", "NewCC", "=", "<STR_LIT>", "::", "getSetCCInverse", "(", "CC", ",", "true", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "NewCC", ")", ";"], "ground_truth": ["}"], "File": "M68kISelLowering1", "Func": "LowerSETCC", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11403, "Length": 227, "Cover_Rate": 0.4127272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Mld", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Mld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "LdVT", "=", "Mld", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "dl", "(", "Mld", ")", ";", "assert", "(", "LdVT", "!=", "VT", "&&", "<STR_LIT>", ")", ";", "unsigned", "ToSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "unsigned", "FromSz", "=", "LdVT", ".", "getScalarSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NumElems", "*", "FromSz", "*", "ToSz", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "SizeRatio", "=", "ToSz", "/", "FromSz", ";", "assert", "(", "SizeRatio", "*", "NumElems", "*", "FromSz", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "EVT", "WideVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "LdVT", ".", "getScalarType", "(", ")", ",", "NumElems", "*", "SizeRatio", ")", ";", "assert", "(", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "WideSrc0", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mld", "->", "getSrc0", "(", ")", ")", ";", "if", "(", "!", "Mld", "->", "getSrc0", "(", ")", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "assert", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "WideVecVT", ")", "&&", "<STR_LIT>", ")", ";", "WideSrc0", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "WideSrc0", ",", "DAG", ".", "getUNDEF", "(", "WideVecVT", ")", ",", "ShuffleVec", ")", ";", "}", "SDValue", "NewMask", ";", "SDValue", "Mask", "=", "Mld", "->", "getMask", "(", ")", ";", "if", "(", "Mask", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "NewMask", "=", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Mask", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "for", "(", "unsigned", "i", "=", "NumElems", ";", "i", "!=", "NumElems", "*", "SizeRatio", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "NumElems", "*", "SizeRatio", ";", "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "ShuffleVec", ")", ";", "}", "else", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "WidenNumElts", "=", "NumElems", "*", "SizeRatio", ";", "unsigned", "MaskNumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewMaskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "WidenNumElts", ")", ";", "unsigned", "NumConcat", "=", "WidenNumElts", "/", "MaskNumElts", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ")", ";"], "File": "X86ISelLowering115", "Func": "combineMaskedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11404, "Length": 456, "Cover_Rate": 0.6395511921458625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlaldavq_p_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmlaldavq_p_uv4si", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaldavq_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11405, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "First", "=", "Add", ";", "MachineInstr", "*", "Last", "=", "Ldst", ";", "if", "(", "MDT", "->", "dominates", "(", "Ldst", ",", "Add", ")", ")", "std", "::", "swap", "(", "First", ",", "Last", ")", ";", "else", "if", "(", "!", "MDT", "->", "dominates", "(", "Add", ",", "Ldst", ")", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "First", "<<", "*", "Last", ")", ";", "unsigned", "BasePos", ",", "OffPos", ";", "if", "(", "!", "AII", "->", "getBaseAndOffsetPosition", "(", "*", "Ldst", ",", "BasePos", ",", "OffPos", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Register", "BaseReg", "=", "Ldst", "->", "getOperand", "(", "BasePos", ")", ".", "getReg", "(", ")", ";", "if", "(", "Ldst", "->", "mayStore", "(", ")", "&&", "Ldst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "Register", "StReg", "=", "Ldst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Add", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StReg", "||", "BaseReg", "==", "StReg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "}", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "UsesAfterLdst", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "UsesAfterAdd", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MRI", "->", "use_nodbg_instructions", "(", "BaseReg", ")", ")", "{", "if", "(", "&", "MI", "==", "Ldst", "||", "&", "MI", "==", "Add", ")", "continue", ";", "if", "(", "&", "MI", "!=", "Add", "&&", "MDT", "->", "dominates", "(", "Ldst", ",", "&", "MI", ")", ")", "UsesAfterLdst", ".", "push_back", "(", "&", "MI", ")", ";", "else", "if", "(", "!", "MDT", "->", "dominates", "(", "&", "MI", ",", "Ldst", ")", ")", "return", "nullptr", ";", "if", "(", "MDT", "->", "dominates", "(", "Add", ",", "&", "MI", ")", ")", "UsesAfterAdd", ".", "push_back", "(", "&", "MI", ")", ";", "}", "MachineInstr", "*", "Result", "=", "nullptr", ";", "if", "(", "First", "==", "Add", ")", "{"], "ground_truth": ["if", "(", "noUseOfAddBeforeLoadOrStore", "(", "First", ",", "Last", ")", ")", "{"], "File": "ARCOptAddrMode1", "Func": "canJoinInstructions", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11406, "Length": 311, "Cover_Rate": 0.7369668246445498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "rs6000_indirect_call_template", "(", "rtx", "*", "operands", ",", "unsigned", "int", "funop", ")", "{"], "ground_truth": ["return", "rs6000_indirect_call_template_1", "(", "operands", ",", "funop", ",", "false", ")", ";"], "File": "rs6000", "Func": "rs6000_indirect_call_template", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11407, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpHi", ",", "ShAmt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ExtraShAmt", ")", ";", "SDValue", "FalseVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "Tmp2", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShOpLo", ",", "ShAmt", ")", ";", "SDValue", "A64cc", ";", "SDValue", "CmpOp", "=", "getSelectableIntSetCC", "(", "ExtraShAmt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "A64cc", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "CmpOp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Tmp4", ".", "getValueType", "(", ")", ")", ",", "Tmp4", ",", "A64cc", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "CmpOp", ",", "Tmp3", ",", "FalseVal", ",", "A64cc", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "File": "AArch64ISelLowering86", "Func": "LowerShiftLeftParts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11408, "Length": 179, "Cover_Rate": 0.48118279569892475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmull_high_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11409, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "MI", ".", "isInvariantLoad", "(", "&", "AA", ")", ")", "Read", "=", "true", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "Write", "=", "true", ";", "for", "(", "auto", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "const", "MachinePointerInfo", "&", "MPI", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "MPI", ".", "V", ".", "is", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ")", "{", "auto", "PSV", "=", "MPI", ".", "V", ".", "get", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ";", "if", "(", "const", "ExternalSymbolPseudoSourceValue", "*", "EPSV", "=", "dyn_cast", "<", "ExternalSymbolPseudoSourceValue", ">", "(", "PSV", ")", ")", "if", "(", "StringRef", "(", "EPSV", "->", "getSymbol", "(", ")", ")", "==", "<STR_LIT>", ")", "StackPointer", "=", "true", ";", "}", "}", "}", "else", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "WebAssemblyRegStackify1", "Func": "Query", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11410, "Length": 167, "Cover_Rate": 0.31390977443609025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_and_epi32", "(", "__mmask16", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pandd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_and_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11411, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Z80FrameLowering2", "Func": "shouldUseShadow", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11412, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_cvtdq2ps512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvt_roundepi32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11413, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>FlagsCopyLoweringPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>FlagsCopyLoweringPass", "(", ")", ";"], "File": "X86FlagsCopyLowering", "Func": "createX86FlagsCopyLoweringPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11414, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsAsmParser6", "Func": "needsExpansion", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11415, "Length": 42, "Cover_Rate": 0.31343283582089554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "off", "!=", "<NUM_LIT>", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", ",", "off", ")", ";", "return", "true", ";", "}", "HOST_WIDE_INT", "val", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "val", "=", "INTVAL", "(", "x", ")", ";", "break", ";", "case", "CONST_DOUBLE", ":", "gcc_unreachable", "(", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "nvptx_assemble_value", "(", "val", ",", "size", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "nvptx2", "Func": "nvptx_assemble_integer", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 11416, "Length": 71, "Cover_Rate": 0.3141592920353982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "tilepro_expand_smulsi3_highpart", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{"], "ground_truth": ["tilepro_expand_high_multiply", "(", "op0", ",", "op1", ",", "op2", ",", "true", ")", ";"], "File": "tilepro", "Func": "tilepro_expand_smulsi3_highpart", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11417, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "COND_INC_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_incscc", "(", "dst", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_incscc_false", "(", "dst", ",", "dst", ")", ";", "break", ";", "case", "COND_DEC_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_decscc", "(", "dst", ",", "dst", ")", ";", "else", "c_insn", "=", "gen_decscc_false", "(", "dst", ",", "dst", ")", ";", "break", ";", "case", "COND_BRANCH_INSN", ":", "if", "(", "cond", ")", "c_insn", "=", "gen_branch_true", "(", "dst", ")", ";", "else", "c_insn", "=", "gen_branch_false", "(", "dst", ")", ";", "break", ";", "default", ":", "return", "NULL", ";", "}"], "ground_truth": ["if", "(", "rtx_length", "[", "GET_CODE", "(", "c_insn", ")", "]", ">=", "<NUM_LIT>", "&&", "rtx_length", "[", "GET_CODE", "(", "insn", ")", "]", ">=", "<NUM_LIT>", ")", "{"], "File": "mcore4", "Func": "emit_new_cond_insn", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11418, "Length": 111, "Cover_Rate": 0.36633663366336633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "<<", "TargetMBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Def", ":", "MI", ".", "defs", "(", ")", ")", "{", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Def", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "Use", ".", "isPHI", "(", ")", "&&", "Use", ".", "getParent", "(", ")", "==", "&", "TargetMBB", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "PPCBranchCoalescing12", "Func": "canMoveToBeginning", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11419, "Length": 79, "Cover_Rate": 0.6869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "!", "BV", "->", "isConstant", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "IntVT", "=", "BV", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "SourceConst", ";", "if", "(", "IsStrict", ")", "SourceConst", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "BV", ",", "<NUM_LIT>", ")", "}", ")", ";", "else", "SourceConst", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "SDValue", "(", "BV", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskConst", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "SourceConst", ")", ";", "SDValue", "NewAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MaskConst", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "NewAnd", ")", ";"], "File": "X86ISelLowering128", "Func": "combineVectorCompareAndMaskUnaryOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11420, "Length": 166, "Cover_Rate": 0.5533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "return", "CallResult", ".", "second", ";"], "ground_truth": ["}"], "File": "ARMSelectionDAGInfo41", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11421, "Length": 97, "Cover_Rate": 0.303125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vgf2p8mulb_v16qi_mask", "(", "(", "__v16qi", ")", "__C", ",", "(", "__v16qi", ")", "__D", ",", "(", "__v16qi", ")", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "gfniintrin", "Func": "_mm_mask_gf2p8mul_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11422, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isValidClauseInst", "(", "const", "MachineInstr", "&", "MI", ",", "bool", "IsVMEMClause", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "||", "MI", ".", "isBundled", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "return", "false", ";"], "File": "SIFormMemoryClauses", "Func": "isValidClauseInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11423, "Length": 48, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "bisReversable", "=", "true", ";", "if", "(", "isStoreInst", "(", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", ")", "&&", "isStoreInst", "(", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "k", "<<", "<STR_LIT>", "<<", "j", "<<", "<STR_LIT>", ")", ";", "bisReversable", "=", "false", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isMemReorderDisabled", "(", "MCB", ")", ")", "bisReversable", "=", "false", ";", "if", "(", "isOrderedDuplexPair", "(", "MCII", ",", "*", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", ",", "<ISA_LIT>MCInstrInfo", "::", "hasExtenderForIndex", "(", "MCB", ",", "k", "-", "<NUM_LIT>", ")", ",", "*", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", ",", "<ISA_LIT>MCInstrInfo", "::", "hasExtenderForIndex", "(", "MCB", ",", "j", "-", "<NUM_LIT>", ")", ",", "bisReversable", ",", "STI", ")", ")", "{", "unsigned", "iClass", "=", "iClassOfDuplexPair", "(", "getDuplexCandidateGroup", "(", "*", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", ")", ",", "getDuplexCandidateGroup", "(", "*", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", ")", ")", ";", "duplexToTry", ".", "push_back", "(", "DuplexCandidate", "(", "j", ",", "k", ",", "iClass", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "j", "<<", "<STR_LIT>", "<<", "k", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "j", "<<", "<STR_LIT>", "<<", "k", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "j", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "MCB", ".", "getOperand", "(", "k", ")", ".", "getInst", "(", ")", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCDuplexInfo", "Func": "getDuplexPossibilties", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11424, "Length": 295, "Cover_Rate": 0.4750402576489533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>VectorPrint", "(", ")", "{", "return", "new", "<ISA_LIT>VectorPrint", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonVectorPrint", "Func": "createHexagonVectorPrint", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11425, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "CanPromoteToNewValue", "(", "MachineInstr", "*", "MI", ",", "SUnit", "*", "PacketSU", ",", "unsigned", "DepReg", ",", "std", "::", "map", "<", "MachineInstr", "*", ",", "SUnit", "*", ">", "MIToSUnit", ",", "MachineBasicBlock", "::", "iterator", "&", "MII", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "QRI", "=", "(", "const", "<ISA_LIT>RegisterInfo", "*", ")", "TM", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "!", "QRI", "->", "Subtarget", ".", "hasV4TOps", "(", ")", "||", "!", "IsNewifyStore", "(", "MI", ")", ")", "return", "false", ";", "MachineInstr", "*", "PacketMI", "=", "PacketSU", "->", "getInstr", "(", ")", ";", "if", "(", "CanPromoteToNewValueStore", "(", "MI", ",", "PacketMI", ",", "DepReg", ",", "MIToSUnit", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonVLIWPacketizer17", "Func": "CanPromoteToNewValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11426, "Length": 100, "Cover_Rate": 0.9900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "}", "else", "if", "(", "DefMI", "->", "isCopyLike", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "continue", ";", "}", "}", "else", "if", "(", "DefMI", "->", "isInsertSubreg", "(", ")", ")", "{", "Reg", "=", "DefMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{"], "File": "MLxExpansionPass11", "Func": "hasLoopHazard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11427, "Length": 83, "Cover_Rate": 0.30855018587360594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_or_epi32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "(", "(", "__v4su", ")", "__A", "|", "(", "__v4su", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_or_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11428, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m16_check_op", "(", "op", ",", "(", "-", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "m16_uimm5_4", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11429, "Length": 20, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ValMapping", ".", "NumBreakDowns", ">=", "<NUM_LIT>", "||", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "Length", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["assert", "(", "ValMapping", ".", "NumBreakDowns", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "Length", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "StartIdx", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "Length", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "StartIdx", "==", "<NUM_LIT>", "&&", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", "==", "ValMapping", ".", "BreakDown", "[", "<NUM_LIT>", "]", ".", "RegBank", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "getBreakDownCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11430, "Length": 93, "Cover_Rate": 0.8157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "ExtractElement", ":", "case", "Instruction", "::", "InsertElement", ":", "{", "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EltSize", "<", "<NUM_LIT>", ")", "{"], "File": "AMDGPUTargetTransformInfo1", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11431, "Length": 38, "Cover_Rate": 0.3838383838383838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "unsigned", "long", "long", "__a", ",", "__p", ",", "__r", ";", "__t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__permute_selectors", "[", "__element_selector_10", "]", ";", "__t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__permute_selectors", "[", "__element_selector_32", "]", ";", "__t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__permute_selectors", "[", "__element_selector_54", "]", ";", "__t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__permute_selectors", "[", "__element_selector_76", "]", ";", "__t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__permute_selectors", "[", "__element_selector_10", "]", ";", "__t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__permute_selectors", "[", "__element_selector_32", "]", ";", "__t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__permute_selectors", "[", "__element_selector_54", "]", ";", "__t", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "__permute_selectors", "[", "__element_selector_76", "]", ";", "__p", "=", "vec_splats", "(", "__t", ".", "as_m64", ")", ";", "__a", "=", "vec_splats", "(", "__A", ")", ";", "__r", "=", "vec_perm", "(", "__a", ",", "__a", ",", "(", "__vector", "unsigned", "char", ")", "__p", ")", ";"], "ground_truth": ["return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__r", ")", "[", "<NUM_LIT>", "]", ";"], "File": "xmmintrin2", "Func": "_mm_shuffle_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11432, "Length": 154, "Cover_Rate": 0.6135458167330677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BB", ")", ";", "BB", "->", "getInstList", "(", ")", ".", "pop_back", "(", ")", ";", "BranchInst", "::", "Create", "(", "NewRetBlock", ",", "BB", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "SimplifyCFG", "(", "BB", ",", "TTI", ",", "nullptr", ",", "{", "<NUM_LIT>", "}", ")", ";", "}", "return", "NewRetBlock", ";"], "ground_truth": ["}"], "File": "AMDGPUUnifyDivergentExitNodes4", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11433, "Length": 94, "Cover_Rate": 0.4519230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "override", "{"], "ground_truth": ["if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "TypeWidenVector", ";"], "File": "SystemZISelLowering10", "Func": "getPreferredVectorAction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11434, "Length": 26, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_subss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_sub_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11435, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalToVectorizeMemChain", "(", "unsigned", "ChainSizeInBytes", ",", "unsigned", "Alignment", ",", "unsigned", "AddrSpace", ")", "const", "{"], "ground_truth": ["if", "(", "AddrSpace", "==", "ST", "->", "get<ISA_LIT>AS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "{"], "File": "AMDGPUTargetTransformInfo11", "Func": "isLegalToVectorizeMemChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11436, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isLookupC", "(", "const", "MCInstrDesc", "&", "MCInstD", ")", "{", "if", "(", "!", "isLoadInst", "(", "MCInstD", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "opc", "=", "<ISA_LIT>II", "::", "getSlotOpCode", "(", "MCInstD", ")", ";"], "File": "TPCMCInstrInfo", "Func": "isLookupC", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11437, "Length": 31, "Cover_Rate": 0.6326530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Token", ";"], "ground_truth": ["}"], "File": "AAPAsmParser", "Func": "isToken", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11438, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "assert", "(", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", "||", "MO", ".", "isMBB", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Name", "+=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Suffix", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ";", "unsigned", "PrefixLen", "=", "Name", ".", "size", "(", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "AsmPrinter", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ")", ";", "}", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "getMang", "(", ")", "->", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "{", "Name", "+=", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "getName", "(", ")", ";", "}", "unsigned", "OrigLen", "=", "Name", ".", "size", "(", ")", "-", "PrefixLen", ";", "Name", "+=", "Suffix", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "StringRef", "OrigName", "=", "StringRef", "(", "Name", ")", ".", "substr", "(", "PrefixLen", ",", "OrigLen", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "X86MCInstLower40", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11439, "Length": 414, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Z80RegisterInfo", "::", "splitReg", "(", "unsigned", "Reg", ",", "unsigned", "&", "LoReg", ",", "unsigned", "&", "HiReg", ")", "const", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "LoReg", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "HiReg", "=", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "GBZ80RegisterInfo", "Func": "splitReg", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11440, "Length": 49, "Cover_Rate": 0.8909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineInstr", "&", "It", ":", "*", "MBB", ")", "NewMBB", "->", "push_back", "(", "Func", "->", "CloneMachineInstr", "(", "&", "It", ")", ")", ";", "return", "NewMBB", ";"], "ground_truth": ["}"], "File": "TGSICFGStructurizer", "Func": "clone", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11441, "Length": 27, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">", "FuncsToAlwaysInline", ";", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">", "FuncsToNoInline", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";"], "ground_truth": ["if", "(", "(", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "||", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "&&", "(", "!", "<ISA_LIT>TargetMachine", "::", "EnableLowerModuleLDS", "||", "!", "GV", ".", "hasInitializer", "(", ")", ")", ")", ")", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";"], "File": "AMDGPUAlwaysInlinePass19", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11442, "Length": 159, "Cover_Rate": 0.5031645569620253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "prepareTS1AM", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "&", "Flag", ",", "SDValue", "&", "Bits", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "AtomicSDNode", "*", "N", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", ";", "SDValue", "Ptr", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["EVT", "PtrVT", "=", "Ptr", ".", "getValueType", "(", ")", ";"], "File": "VEISelLowering11", "Func": "prepareTS1AM", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11443, "Length": 67, "Cover_Rate": 0.3101851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "BaseAICalls", "[", "Parent", "]", "=", "ParentInfo", ";", "}", "}", "else", "if", "(", "auto", "*", "GI", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Inst", ")", ")", "{", "if", "(", "GI", "->", "hasAllZeroIndices", "(", ")", ")", "traceGEP", "(", "GI", ",", "Parent", ",", "ParentInfo", ")", ";", "else", "BaseAICalls", "[", "Parent", "]", "=", "ParentInfo", ";", "}", "else", "{", "BaseAICalls", "[", "Parent", "]", "=", "ParentInfo", ";"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess", "Func": "traceBitCast", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11444, "Length": 64, "Cover_Rate": 0.3106796116504854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlaq_m_n_uv8hi", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11445, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", "&&", "cmode", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "return", "DecodeNEONModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVCVTD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11446, "Length": 107, "Cover_Rate": 0.4553191489361702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BranchRelaxation", ")", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCompressJumpTables", ")", "addPass", "(", "create<ISA_LIT>CompressJumpTablesPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatMachO", "(", ")", ")", "addPass", "(", "create<ISA_LIT>CollectLOHPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "createUnpackMachineBundles", "(", "nullptr", ")", ")", ";"], "File": "AArch64TargetMachine14", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11447, "Length": 89, "Cover_Rate": 0.6357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "(", "*", "SI", ")", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "checkCCKill", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11448, "Length": 46, "Cover_Rate": 0.3129251700680272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "neon_vector_mem_operand", "(", "rtx", "op", ",", "int", "type", ",", "bool", "strict", ")", "{", "rtx", "ind", ";", "if", "(", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "arg_pointer_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "virtual_incoming_args_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "virtual_outgoing_args_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "virtual_stack_dynamic_rtx", ",", "op", ")", "||", "reg_mentioned_p", "(", "virtual_stack_vars_rtx", ",", "op", ")", ")", ")", "return", "!", "strict", ";", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "FALSE", ";", "ind", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "reload_completed", "&&", "(", "GET_CODE", "(", "ind", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "ind", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "TRUE", ";", "if", "(", "REG_P", "(", "ind", ")", ")", "return", "arm_address_register_rtx_p", "(", "ind", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "type", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "POST_INC", ")", "||", "(", "type", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "PRE_DEC", ")", ")", "return", "arm_address_register_rtx_p", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "POST_MODIFY", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "REG_MODE_OK_FOR_BASE_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", ">", "-", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "<", "(", "VALID_NEON_QREG_MODE", "(", "GET_MODE", "(", "op", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TRUE", ";"], "ground_truth": ["return", "FALSE", ";"], "File": "arm4", "Func": "neon_vector_mem_operand", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11449, "Length": 367, "Cover_Rate": 0.9972826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "index", "=", "get_content_index", "(", "to", ")", ")", "==", "NOT_KNOWN", ")", "return", ";", "gcc_assert", "(", "saved_update_index", "==", "NOT_KNOWN", ")", ";", "saved_update_index", "=", "index", ";", "saved_update_value", "=", "get_content_index", "(", "value", ")", ";", "saved_update_mode", "=", "GET_MODE", "(", "to", ")", ";"], "ground_truth": ["}"], "File": "rl78", "Func": "add_postponed_content_update", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11450, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isS16Imm", "(", ")", "const", "{"], "ground_truth": ["return", "isImm", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "M88kAsmParser", "Func": "isS16Imm", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11451, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "?", "-", "offset", ":", "offset", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_MODIFY", ")", "{", "gcc_assert", "(", "output_memory_reference_mode", "!=", "VOIDmode", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "tilepro2", "Func": "tilepro_print_operand_address", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11452, "Length": 126, "Cover_Rate": 0.6961325966850829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "!", "Constraint", ".", "empty", "(", ")", "&&", "Constraint", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'{'", "&&", "*", "(", "Constraint", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", "==", "'}'", ")", "{", "StringRef", "name", "(", "Constraint", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "Constraint", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "uint64_t", "intVal", "=", "<NUM_LIT>", ";", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<=", "<NUM_LIT>", ")", "{", "const", "char", "regTypes", "[", "]", "=", "{", "'g'", ",", "'o'", ",", "'l'", ",", "'i'", "}", ";", "char", "regType", "=", "regTypes", "[", "intVal", "/", "<NUM_LIT>", "]", ";"], "ground_truth": ["char", "regIdx", "=", "'0'", "+", "(", "intVal", "%", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering18", "Func": "getRegForInlineAsmConstraint", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11453, "Length": 161, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "return", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)1", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11454, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmlaq_rot90_lane_f32", "(", "float32x4_t", "__r", ",", "float32x4_t", "__a", ",", "float32x2_t", "__b", ",", "const", "int", "__index", ")", "{"], "ground_truth": ["return", "__builtin_neon_vcmlaq_lane90v4sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "File": "arm", "Func": "neon_vcmlaq_rot90_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11455, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "(", "TARGET_ALTIVEC", ")", "?", "RS6000_BTM_ALTIVEC", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_CMPB", ")", "?", "RS6000_BTM_CMPB", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_VSX", ")", "?", "RS6000_BTM_VSX", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FRE", ")", "?", "RS6000_BTM_FRE", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FRES", ")", "?", "RS6000_BTM_FRES", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FRSQRTE", ")", "?", "RS6000_BTM_FRSQRTE", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FRSQRTES", ")", "?", "RS6000_BTM_FRSQRTES", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_POPCNTD", ")", "?", "RS6000_BTM_POPCNTD", ":", "<NUM_LIT>", ")", "|", "(", "(", "rs6000_cpu", "==", "PROCESSOR_CELL", ")", "?", "RS6000_BTM_CELL", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_P8_VECTOR", ")", "?", "RS6000_BTM_P8_VECTOR", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_P9_VECTOR", ")", "?", "RS6000_BTM_P9_VECTOR", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_P9_MISC", ")", "?", "RS6000_BTM_P9_MISC", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_MODULO", ")", "?", "RS6000_BTM_MODULO", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_64BIT", ")", "?", "RS6000_BTM_64BIT", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_POWERPC64", ")", "?", "RS6000_BTM_POWERPC64", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_CRYPTO", ")", "?", "RS6000_BTM_CRYPTO", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_HTM", ")", "?", "RS6000_BTM_HTM", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_DFP", ")", "?", "RS6000_BTM_DFP", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_HARD_FLOAT", ")", "?", "RS6000_BTM_HARD_FLOAT", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_LONG_DOUBLE_128", "&&", "TARGET_HARD_FLOAT", "&&", "!", "TARGET_IEEEQUAD", ")", "?", "RS6000_BTM_LDBL128", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FLOAT128_TYPE", ")", "?", "RS6000_BTM_FLOAT128", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_FLOAT128_HW", ")", "?", "RS6000_BTM_FLOAT128_HW", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_MMA", ")", "?", "RS6000_BTM_MMA", ":", "<NUM_LIT>", ")", "|", "(", "(", "TARGET_POWER10", ")", "?", "RS6000_BTM_P10", ":", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_builtin_mask_calculate", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11456, "Length": 251, "Cover_Rate": 0.9766536964980544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "uint64_t", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MIRBuilder", ".", "buildLoad", "(", "Dst", ",", "DstPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "ValTy", ",", "std", "::", "max", "(", "Alignment", ",", "PtrAlign", ")", ")", ")", ";", "auto", "Size", "=", "MIRBuilder", ".", "buildConstant", "(", "IntPtrTy", ",", "alignTo", "(", "ValSize", ",", "PtrAlign", ")", ")", ";", "auto", "NewList", "=", "MIRBuilder", ".", "buildPtrAdd", "(", "PtrTy", ",", "DstPtr", ",", "Size", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildStore", "(", "NewList", ",", "ListPtr", ",", "*", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "PtrTy", ",", "PtrAlign", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AArch64LegalizerInfo12", "Func": "legalizeVaArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11457, "Length": 124, "Cover_Rate": 0.36046511627906974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{"], "ground_truth": ["return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";"], "File": "X86MCExpr (2)", "Func": "classof", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11458, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SPUAsmPrinter12", "Func": "printMemRegReg", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11459, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", "}", ";", "SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MMO", ")", ";", "APInt", "FF", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "SignSet", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "getSetCCResultType", "(", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "FudgePtr", "=", "DAG", ".", "getConstantPool", "(", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FF", ".", "zext", "(", "<NUM_LIT>", ")", ")", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Zero", ".", "getValueType", "(", ")", ",", "SignSet", ",", "Zero", ",", "Four", ")", ";", "FudgePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FudgePtr", ",", "Offset", ")", ";", "SDValue", "Fudge", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FudgePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Fild", ",", "Fudge", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Add", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering170", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11460, "Length": 251, "Cover_Rate": 0.3826219512195122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";"], "ground_truth": ["disablePass", "(", "&", "StackMapLivenessID", ")", ";"], "File": "SPIRVTargetMachine", "Func": "addPostRegAlloc", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11461, "Length": 24, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set1_epi16", "(", "short", "__A", ")", "{", "return", "_mm_set_epi16", "(", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_set1_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11462, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "Tile64AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "Tile64AsmPrinter", "Func": "Tile64AsmPrinter", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11463, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "auto", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "ground_truth": ["initialize<ISA_LIT>ExpandPseudoPass", "(", "PR", ")", ";"], "File": "AVRTargetMachine", "Func": "LLVMInitializeAVRTarget", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11464, "Length": 32, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "URem", ":", "case", "Instruction", "::", "SRem", ":", "return", "Operand", "==", "<NUM_LIT>", ";", "case", "Instruction", "::", "Call", ":", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "Operand", "==", "<NUM_LIT>", "||", "Operand", "==", "<NUM_LIT>", ";", "default", ":", "return", "false", ";", "}", "}", "return", "false", ";", "default", ":", "return", "false", ";", "}", "}", ";", "for", "(", "auto", "OpIdx", ":", "enumerate", "(", "I", "->", "operands", "(", ")", ")", ")", "{", "if", "(", "!", "IsSinker", "(", "I", ",", "OpIdx", ".", "index", "(", ")", ")", ")", "continue", ";", "Instruction", "*", "Op", "=", "dyn_cast", "<", "Instruction", ">", "(", "OpIdx", ".", "value", "(", ")", ".", "get", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Op", "||", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";"], "File": "RISCVISelLowering80", "Func": "shouldSinkOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11465, "Length": 162, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get_attr_type", "(", "rinsn", ")", "==", "TYPE_VIMOVXV", "||", "get_attr_type", "(", "rinsn", ")", "==", "TYPE_VFMOVFV", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "scalar_move_insn_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11466, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__usax", "(", "uint16x2_t", "__a", ",", "uint16x2_t", "__b", ")", "{", "return", "__builtin_arm_usax", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___usax", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11467, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Pred", "==", "<STR_LIT>", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MBIter", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "VPSTInsertPos", "=", "MIBuilder", ".", "getInstr", "(", ")", ";", "int", "VPTInstCnt", "=", "<NUM_LIT>", ";", "<STR_LIT>", "NextPred", ";", "do", "{", "++", "MBIter", ";", "NextPred", "=", "getVPTInstrPredicate", "(", "*", "MBIter", ",", "PredReg", ")", ";", "}", "while", "(", "NextPred", "!=", "<STR_LIT>", "&&", "NextPred", "==", "Pred", "&&", "++", "VPTInstCnt", "<", "<NUM_LIT>", ")", ";", "switch", "(", "VPTInstCnt", ")", "{", "case", "<NUM_LIT>", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "T", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TT", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TTT", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "MIBuilder", ".", "addImm", "(", "VPTMaskValue", "::", "TTTT", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", ";", "MachineInstr", "*", "LastMI", "=", "&", "*", "MBIter", ";"], "ground_truth": ["finalizeBundle", "(", "Block", ",", "VPSTInsertPos", ".", "getInstrIterator", "(", ")", ",", "++", "LastMI", "->", "getIterator", "(", ")", ")", ";"], "File": "MVEVPTBlockPass15", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11468, "Length": 179, "Cover_Rate": 0.5888157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmToken", "::", "TokenKind", "<ISA_LIT>AsmParser", "::", "getTokenKind", "(", ")", "const", "{"], "ground_truth": ["return", "getLexer", "(", ")", ".", "getKind", "(", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "getTokenKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11469, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Match", ".", "push_back", "(", "MatchInstruction", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ",", "isParsingIntelSyntax", "(", ")", ")", ")", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MissingFeature", ")", "ErrorInfoMissingFeature", "=", "ErrorInfo", ";", "}", "if", "(", "UnsizedMemOp", ")", "UnsizedMemOp", "->", "Mem", ".", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Match", ".", "back", "(", ")", "==", "Match_MnemonicFail", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Mnemonic", "+", "<STR_LIT>", ",", "Op", ".", "getLocRange", "(", ")", ",", "MatchingInlineAsm", ")", ";", "}", "unsigned", "NumSuccessfulMatches", "=", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_Success", ")", ";", "if", "(", "NumSuccessfulMatches", "==", "<NUM_LIT>", ")", "{", "if", "(", "MatchedSize", "&&", "isParsingInlineAsm", "(", ")", "&&", "isParsingIntelSyntax", "(", ")", ")", "for", "(", "AsmRewrite", "&", "AR", ":", "*", "InstInfo", "->", "AsmRewrites", ")", "if", "(", "(", "AR", ".", "Loc", ".", "getPointer", "(", ")", "==", "UnsizedMemOp", "->", "StartLoc", ".", "getPointer", "(", ")", ")", "&&", "(", "AR", ".", "Kind", "==", "AOK_SizeDirective", ")", ")", "AR", ".", "Val", "=", "MatchedSize", ";", "if", "(", "!", "MatchingInlineAsm", ")", "while", "(", "processInstruction", "(", "Inst", ",", "Operands", ")", ")", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "!", "MatchingInlineAsm", ")", "EmitInstruction", "(", "Inst", ",", "Operands", ",", "Out", ")", ";", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "NumSuccessfulMatches", ">", "<NUM_LIT>", ")", "{", "assert", "(", "UnsizedMemOp", "&&", "<STR_LIT>", ")", ";", "return", "Error", "(", "UnsizedMemOp", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "+", "Mnemonic", "+", "<STR_LIT>", ",", "UnsizedMemOp", "->", "getLocRange", "(", ")", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_MissingFeature", ")", "==", "<NUM_LIT>", ")", "{", "ErrorInfo", "=", "ErrorInfoMissingFeature", ";", "return", "ErrorMissingFeature", "(", "IDLoc", ",", "ErrorInfoMissingFeature", ",", "MatchingInlineAsm", ")", ";", "}", "if", "(", "std", "::", "count", "(", "std", "::", "begin", "(", "Match", ")", ",", "std", "::", "end", "(", "Match", ")", ",", "Match_InvalidOperand", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ",", "EmptyRange", ",", "MatchingInlineAsm", ")", ";"], "File": "X86AsmParser104", "Func": "MatchAndEmitIntelInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11470, "Length": 334, "Cover_Rate": 0.3638344226579521, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_R16", ":", "case", "TYPE_R32", ":", "case", "TYPE_R64", ":", "case", "TYPE_Rv", ":", "case", "TYPE_MM64", ":", "case", "TYPE_XMM", ":", "case", "TYPE_XMM32", ":", "case", "TYPE_XMM64", ":", "case", "TYPE_XMM128", ":", "case", "TYPE_XMM256", ":", "case", "TYPE_XMM512", ":", "case", "TYPE_VK1", ":", "case", "TYPE_VK8", ":", "case", "TYPE_VK16", ":", "case", "TYPE_DEBUGREG", ":", "case", "TYPE_CONTROLREG", ":", "return", "translateRMRegister", "(", "mcInst", ",", "insn", ")", ";", "case", "TYPE_M", ":", "case", "TYPE_M8", ":", "case", "TYPE_M16", ":", "case", "TYPE_M32", ":", "case", "TYPE_M64", ":", "case", "TYPE_M128", ":", "case", "TYPE_M256", ":", "case", "TYPE_M512", ":"], "ground_truth": ["case", "TYPE_Mv", ":"], "File": "X86Disassembler19", "Func": "translateRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11471, "Length": 83, "Cover_Rate": 0.5220125786163522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmple_epu32_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_cmple_epu32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11472, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemRefBegin", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "const", "MachineOperand", "*", "BaseOp", "=", "&", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "X86InstrInfo143", "Func": "getMemOperandsWithOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11473, "Length": 74, "Cover_Rate": 0.3474178403755869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";"], "File": "ARMISelLowering172", "Func": "LowerOperation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11474, "Length": 307, "Cover_Rate": 0.4767080745341615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RepoObjectWriter", "::", "~", "<ISA_LIT>RepoObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "X86RepoObjectWriter", "Func": "~X86RepoObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11475, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "compute_now", "==", "(", "pic_reg", "!=", "NULL_RTX", ")", ")", ";", "if", "(", "!", "crtl", "->", "uses_pic_offset_table", "||", "compute_now", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", "||", "(", "pic_reg", "!=", "NULL_RTX", "&&", "REG_P", "(", "pic_reg", ")", "&&", "GET_MODE", "(", "pic_reg", ")", "==", "Pmode", ")", ")", ";", "if", "(", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "!", "compute_now", "&&", "!", "(", "TARGET_THUMB1", "&&", "arm_pic_register", ">", "LAST_LO_REGNUM", ")", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "pic_reg", ")", "cfun", "->", "machine", "->", "pic_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "arm_pic_register", ")", ";", "if", "(", "current_ir_type", "(", ")", "!=", "IR_GIMPLE", "||", "currently_expanding_to_rtl", ")", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "}", "else", "{", "rtx_insn", "*", "seq", ",", "*", "insn", ";", "if", "(", "pic_reg", "==", "NULL_RTX", ")", "pic_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "pic_reg", ")", "cfun", "->", "machine", "->", "pic_reg", "=", "pic_reg", ";", "if", "(", "current_ir_type", "(", ")", "!=", "IR_GIMPLE", "||", "currently_expanding_to_rtl", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_THUMB1", "&&", "arm_pic_register", "!=", "INVALID_REGNUM", "&&", "arm_pic_register", ">", "LAST_LO_REGNUM", "&&", "!", "compute_now", ")", "emit_move_insn", "(", "cfun", "->", "machine", "->", "pic_reg", ",", "gen_rtx_REG", "(", "Pmode", ",", "arm_pic_register", ")", ")", ";", "else", "arm_load_pic_register", "(", "<NUM_LIT>", ",", "pic_reg", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";"], "ground_truth": ["for", "(", "insn", "=", "seq", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "INSN_LOCATION", "(", "insn", ")", "=", "prologue_location", ";"], "File": "arm", "Func": "require_pic_register", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11476, "Length": 242, "Cover_Rate": 0.8642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Gfx6CacheControl", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "<ISA_LIT>CacheControl", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "SIGfx6CacheControl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11477, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "'['", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["if", "(", "MO1", ".", "isImm", "(", ")", ")", "{"], "File": "AArch64InstPrinter11", "Func": "printAMIndexedWB", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11478, "Length": 40, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "V", ";", "assert", "(", "V", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDValue", "SubRegIdx", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "SubVal", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ",", "SubRegIdx", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "SubVal", ";"], "File": "PPCISelDAGToDAG1", "Func": "TruncateToInt32", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11479, "Length": 64, "Cover_Rate": 0.7529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";"], "ground_truth": ["unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "File": "ARMCallLowering (2)", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11480, "Length": 50, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", ".", "getOperand", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)3", "Func": "getCondFromCMov", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11481, "Length": 38, "Cover_Rate": 0.4175824175824176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveCPU", "(", "SMLoc", "L", ")", "{", "StringRef", "CPU", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "<STR_LIT>", ",", "CPU", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";"], "ground_truth": ["STI", ".", "setDefaultFeatures", "(", "CPU", ")", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11482, "Length": 74, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_GETPC_B64", ")", ",", "Reg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADD_U32", ")", ",", "RegLo", ")", ".", "addReg", "(", "RegLo", ")", ".", "addTargetIndex", "(", "AMDGPU", "::", "TI_CONSTDATA_START", ")", ".", "addReg", "(", "AMDGPU", "::", "SCC", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "S_ADDC_U32", ")", ",", "RegHi", ")", ".", "addReg", "(", "RegHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "AMDGPU", "::", "SCC", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "AMDGPU", "::", "SCC", ",", "RegState", "::", "Implicit", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SGPR_USE", ":", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SIInstrInfo138", "Func": "expandPostRAPseudo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11483, "Length": 154, "Cover_Rate": 0.6311475409836066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Ext", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "WideVT", "=", "Ext", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "SelVT", "=", "Sel", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "SelElts", "=", "SelVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "CastedElts", "=", "WideVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "ExtIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Ext", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SelElts", "%", "CastedElts", "==", "<NUM_LIT>", ")", "{", "ExtIdx", "*=", "(", "SelElts", "/", "CastedElts", ")", ";", "}", "else", "if", "(", "CastedElts", "%", "SelElts", "==", "<NUM_LIT>", ")", "{", "unsigned", "IndexDivisor", "=", "CastedElts", "/", "SelElts", ";", "if", "(", "ExtIdx", "%", "IndexDivisor", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "ExtIdx", "/=", "IndexDivisor", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["unsigned", "NarrowingFactor", "=", "WideVT", ".", "getSizeInBits", "(", ")", "/", "VT", ".", "getSizeInBits", "(", ")", ";"], "File": "X86ISelLowering108", "Func": "narrowExtractedVectorSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11484, "Length": 161, "Cover_Rate": 0.4680232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "SPN", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "OffsetN", "=", "DAG", ".", "getIntPtrConstant", "(", "Offset", ")", ";", "OffsetN", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SPN", ",", "OffsetN", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "OffsetN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";"], "File": "BlackfinISelLowering6", "Func": "LowerCall", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11485, "Length": 320, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "p", "=", "strchr", "(", "name", ",", "'@'", ")", ";", "if", "(", "p", ")", "return", "ggc_alloc_string", "(", "name", ",", "p", "-", "name", ")", ";", "return", "name", ";"], "ground_truth": ["}"], "File": "winnt", "Func": "i386_pe_strip_name_encoding_full", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11486, "Length": 27, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SRetReturnReg", ";"], "ground_truth": ["}"], "File": "AAPMachineFunctionInfo", "Func": "getSRetReturnReg", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11487, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "max_ge", "(", "Ax", "a", ",", "StepZIDS", "bs", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "bs", ")", ";"], "File": "disassembler", "Func": "max_ge", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11488, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "CJGMCAsmInfo", "Func": "anchor", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11489, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ",", "FPSIdx", "}", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "IntVT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "LowerGET_DYNAMIC_AREA_OFFSET", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11490, "Length": 37, "Cover_Rate": 0.43023255813953487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SSELevel", "=", "SSE42", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "<ISA_LIT>SSELevel", "=", "AVX", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "bool", "IsIntel", "=", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "IsAMD", "=", "!", "IsIntel", "&&", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasPCLMUL", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasFMA", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasMOVBE", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasPOPCNT", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasAES", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasF16C", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasRDRAND", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasCmpxchg16b", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "||", "IsAMD", ")", "{", "unsigned", "Family", "=", "<NUM_LIT>", ";", "unsigned", "Model", "=", "<NUM_LIT>", ";", "<ISA_LIT>_MC", "::", "DetectFamilyModel", "(", "EAX", ",", "Family", ",", "Model", ")", ";", "if", "(", "IsAMD", "||", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", ">=", "<NUM_LIT>", ")", ")", "{", "IsBTMemSlow", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Family", "==", "<NUM_LIT>", "&&", "Model", "==", "<NUM_LIT>", ")", "{", "IsUAMemFast", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Family", "==", "<NUM_LIT>", "&&", "(", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", "||", "Model", "==", "<NUM_LIT>", ")", ")", "{", "<ISA_LIT>ProcFamily", "=", "IntelAtom", ";", "UseLeaForSP", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "MaxExtLevel", ";", "<ISA_LIT>_MC", "::", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "MaxExtLevel", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "MaxExtLevel", ">=", "<NUM_LIT>", ")", "{", "<ISA_LIT>_MC", "::", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "Has<ISA_LIT>_64", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasLZCNT", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsAMD", ")", "{", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasSSE4A", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasXOP", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget31", "Func": "AutoDetectSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11491, "Length": 488, "Cover_Rate": 0.5136842105263157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "II", ".", "OutNeeds", "&", "StateWQM", ")", "&&", "!", "(", "II", ".", "Needs", "&", "StateWQM", ")", "&&", "(", "MI", ".", "isBranch", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "Instructions", "[", "&", "MI", "]", ".", "Needs", "=", "StateWQM", ";", "II", ".", "Needs", "=", "StateWQM", ";", "}", "BI", ".", "Needs", "|=", "II", ".", "Needs", ";", "if", "(", "(", "BI", ".", "InNeeds", "|", "II", ".", "Needs", ")", "!=", "BI", ".", "InNeeds", ")", "{", "BI", ".", "InNeeds", "|=", "II", ".", "Needs", ";", "Worklist", ".", "push_back", "(", "&", "MBB", ")", ";", "}", "if", "(", "const", "MachineInstr", "*", "PrevMI", "=", "MI", ".", "getPrevNode", "(", ")", ")", "{", "char", "InNeeds", "=", "II", ".", "Needs", "|", "II", ".", "OutNeeds", ";", "if", "(", "!", "PrevMI", "->", "isPHI", "(", ")", ")", "{", "InstrInfo", "&", "PrevII", "=", "Instructions", "[", "PrevMI", "]", ";", "if", "(", "(", "PrevII", ".", "OutNeeds", "|", "InNeeds", ")", "!=", "PrevII", ".", "OutNeeds", ")", "{", "PrevII", ".", "OutNeeds", "|=", "InNeeds", ";", "Worklist", ".", "push_back", "(", "PrevMI", ")", ";", "}", "}", "}", "assert", "(", "II", ".", "Needs", "!=", "(", "StateWQM", "|", "StateExact", ")", ")", ";", "if", "(", "II", ".", "Needs", "!=", "StateWQM", ")", "return", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "Use", ".", "isUse", "(", ")", ")", "continue", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MRI", "->", "def_operands", "(", "Use", ".", "getReg", "(", ")", ")", ")", "{", "const", "MachineInstr", "*", "DefMI", "=", "Def", ".", "getParent", "(", ")", ";", "InstrInfo", "&", "DefII", "=", "Instructions", "[", "DefMI", "]", ";", "if", "(", "DefII", ".", "Needs", "!=", "<NUM_LIT>", ")", "continue", ";", "DefII", ".", "Needs", "=", "StateWQM", ";"], "ground_truth": ["Worklist", ".", "push_back", "(", "DefMI", ")", ";"], "File": "SIWholeQuadMode25", "Func": "propagateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11492, "Length": 309, "Cover_Rate": 0.8465753424657534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "TagStoreEdit", "::", "emitUnrolled", "(", "MachineBasicBlock", "::", "iterator", "InsertI", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "int64_t", "kMinOffset", "=", "-", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "const", "int64_t", "kMaxOffset", "=", "<NUM_LIT>", "*", "<NUM_LIT>", ";", "Register", "BaseReg", "=", "FrameReg", ";", "int64_t", "BaseRegOffsetBytes", "=", "FrameRegOffset", ".", "getBytes", "(", ")", ";", "if", "(", "BaseRegOffsetBytes", "<", "kMinOffset", "||", "BaseRegOffsetBytes", "+", "(", "Size", "-", "Size", "%", "<NUM_LIT>", ")", ">", "kMaxOffset", ")", "{", "Register", "ScratchReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "*", "MBB", ",", "InsertI", ",", "DL", ",", "ScratchReg", ",", "BaseReg", ",", "{", "BaseRegOffsetBytes", ",", "<STR_LIT>", "}", ",", "TII", ")", ";", "BaseReg", "=", "ScratchReg", ";", "BaseRegOffsetBytes", "=", "<NUM_LIT>", ";", "}", "MachineInstr", "*", "LastI", "=", "nullptr", ";", "while", "(", "Size", ")", "{", "int64_t", "InstrSize", "=", "(", "Size", ">", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "Opcode", "=", "InstrSize", "==", "<NUM_LIT>", "?", "(", "ZeroData", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "ZeroData", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "AArch64FrameLowering100", "Func": "emitUnrolled", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11493, "Length": 168, "Cover_Rate": 0.6461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "ShuffleSourceInfo", "{", "SDValue", "Vec", ";", "unsigned", "MinElt", ";", "unsigned", "MaxElt", ";", "SDValue", "ShuffleVec", ";", "int", "WindowBase", ";", "int", "WindowScale", ";", "bool", "operator", "==", "(", "SDValue", "OtherVec", ")", "{", "return", "Vec", "==", "OtherVec", ";", "}", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "UINT_MAX", ")", ",", "MaxElt", "(", "<NUM_LIT>", ")", ",", "ShuffleVec", "(", "Vec", ")", ",", "WindowBase", "(", "<NUM_LIT>", ")", ",", "WindowScale", "(", "<NUM_LIT>", ")", "{", "}", "}", ";", "SmallVector", "<", "ShuffleSourceInfo", ",", "<NUM_LIT>", ">", "Sources", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "i", ")", ";", "if", "(", "V", ".", "isUndef", "(", ")", ")", "continue", ";", "else", "if", "(", "V", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SourceVec", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Source", "=", "find", "(", "Sources", ",", "SourceVec", ")", ";", "if", "(", "Source", "==", "Sources", ".", "end", "(", ")", ")", "Source", "=", "Sources", ".", "insert", "(", "Sources", ".", "end", "(", ")", ",", "ShuffleSourceInfo", "(", "SourceVec", ")", ")", ";", "unsigned", "EltNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Source", "->", "MinElt", "=", "std", "::", "min", "(", "Source", "->", "MinElt", ",", "EltNo", ")", ";", "Source", "->", "MaxElt", "=", "std", "::", "max", "(", "Source", "->", "MaxElt", ",", "EltNo", ")", ";", "}", "if", "(", "Sources", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "SmallestEltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "auto", "&", "Source", ":", "Sources", ")", "{", "EVT", "SrcEltTy", "=", "Source", ".", "Vec", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "<NUM_LIT>", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";"], "File": "ARMISelLowering134", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11494, "Length": 515, "Cover_Rate": 0.4061514195583596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", ")", "{", "F", ".", "removeAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "OptimizeNone", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AttributeAdjuster", "Func": "runOnFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11495, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vandq_x_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vandq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vandq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11496, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCInstFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TOYAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11497, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "advance", "(", "MBBI", ",", "CSI", ".", "size", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "Entry", ":", "CSI", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "Entry", ".", "getFrameIdx", "(", ")", ")", ";", "Register", "Reg", "=", "Entry", ".", "getReg", "(", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "RI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "STI", ".", "isRegisterReservedByUser", "(", "FPReg", ")", ")", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagnosticInfoUnsupported", "{", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "}", ")", ";", "adjustReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "FPReg", ",", "SPReg", ",", "StackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "RI", "->", "getDwarfRegNum", "(", "FPReg", ",", "true", ")", ",", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "if", "(", "FirstSPAdjustAmount", ")", "{", "uint64_t", "SecondSPAdjustAmount", "=", "MFI", ".", "getStackSize", "(", ")", "-", "FirstSPAdjustAmount", ";", "assert", "(", "SecondSPAdjustAmount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "-", "SecondSPAdjustAmount", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "MFI", ".", "getStackSize", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering23", "Func": "emitPrologue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11498, "Length": 317, "Cover_Rate": 0.39575530586766544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16x2_t", ")", "{", "vtrn1q_p8", "(", "a", ",", "b", ")", ",", "vtrn2q_p8", "(", "a", ",", "b", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrnq_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11499, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "==", "RS6000_PIC_OFFSET_TABLE_REGNUM", "&&", "!", "TARGET_SINGLE_PIC_BASE", ")", "{", "if", "(", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", "&&", "(", "crtl", "->", "calls_eh_return", "||", "df_regs_ever_live_p", "(", "reg", ")", "||", "!", "constant_pool_empty_p", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "(", "DEFAULT_ABI", "==", "ABI_V4", "||", "DEFAULT_ABI", "==", "ABI_DARWIN", ")", "&&", "flag_pic", ")", "return", "true", ";"], "File": "rs60007", "Func": "save_reg_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11500, "Length": 52, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo109", "Func": "isVALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11501, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "Result", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "CS", ",", "Insn32", ",", "Result", ")", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "UpdateThumbVFPPredicate", "(", "Result", ",", "MI", ")", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "<NUM_LIT>", ";", "NEONLdStInsn", "|=", "<NUM_LIT>", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "uint32_t", "NEONDataInsn", "=", "Insn32", ";", "NEONDataInsn", "&=", "<NUM_LIT>", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "NEONDataInsn", "|=", "<NUM_LIT>", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "uint32_t", "NEONCryptoInsn", "=", "Insn32", ";", "NEONCryptoInsn", "&=", "<NUM_LIT>", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "NEONCryptoInsn", "|=", "<NUM_LIT>", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "uint32_t", "NEONv8Insn", "=", "Insn32", ";", "NEONv8Insn", "&=", "<NUM_LIT>", ";"], "ground_truth": ["Result", "=", "decodeInstruction", "(", "DecoderTablev8NEON32", ",", "MI", ",", "NEONv8Insn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "File": "ARMDisassembler22", "Func": "getThumbInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11502, "Length": 472, "Cover_Rate": 0.43302752293577984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nds32_ict_const_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "{", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "nds32_indirect_call_referenced_p", "(", "x", ")", ";"], "File": "nds32-relax-opt", "Func": "nds32_ict_const_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11503, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offsettable_p", "&&", "!", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "addr", ",", "strict_p", ",", "true", ")", ")", "stack", "=", "replace_equiv_address", "(", "stack", ",", "copy_addr_to_reg", "(", "addr", ")", ")", ";", "else", "if", "(", "reg_reg_p", "&&", "!", "legitimate_indexed_address_p", "(", "addr", ",", "strict_p", ")", ")", "stack", "=", "replace_equiv_address", "(", "stack", ",", "copy_addr_to_reg", "(", "addr", ")", ")", ";", "}"], "ground_truth": ["return", "stack", ";"], "File": "rs6000", "Func": "rs6000_allocate_stack_temp", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11504, "Length": 57, "Cover_Rate": 0.5181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "s390_execute_label", "(", "rtx", "insn", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_EXECUTE", ")", "return", "XVECEXP", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "s3904", "Func": "s390_execute_label", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11505, "Length": 85, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "frv_function_arg_1", "(", "cum", ",", "mode", ",", "type", ",", "named", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "frv3", "Func": "frv_function_arg", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11506, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["MCOperand", "MCOp", "=", "LowerOperand", "(", "MI", ",", "MO", ",", "AP", ")", ";"], "File": "SparcMCInstLower", "Func": "LowerSparcMachineInstrToMCInst", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11507, "Length": 58, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectBRIND", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Addr", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Addr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntNo", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "SDValue", "nextAddr", "=", "Addr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CheckEventChainOut", "(", "Addr", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CheckEventChainOut", ".", "use_empty", "(", ")", ")", "{", "SDValue", "CheckEventChainIn", "=", "Addr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewChain", "=", "replaceInChain", "(", "CurDAG", ",", "Chain", ",", "CheckEventChainOut", ",", "CheckEventChainIn", ")", ";", "if", "(", "!", "NewChain", ".", "getNode", "(", ")", ")", "return", "nullptr", ";", "Chain", "=", "NewChain", ";", "}", "SDValue", "constOne", "=", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Glue", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "constOne", ",", "Chain", ")", ",", "<NUM_LIT>", ")", ";", "Glue", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "constOne", ",", "Glue", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "nextAddr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "nextAddr", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "nextAddr", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Glue", ")", ";"], "File": "XCoreISelDAGToDAG23", "Func": "SelectBRIND", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11508, "Length": 252, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "srcBlkInfo", "?", "srcBlkInfo", "->", "sccNum", ":", "INVALIDSCCNUM", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "getSCCNum", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11509, "Length": 10, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqsubq_m_n_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqsubq_m_n_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqsubq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11510, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xcpu2", "(", "unsigned", "i", ",", "unsigned", "j", ",", "unsigned", "k", ")", ":", "tripleChange", "(", "false", ",", "true", ",", "true", ",", "i", ",", "j", ",", "k", ")", "{"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "xcpu2", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11511, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Context", "=", "F", ".", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "for", "(", "Function", "::", "iterator", "BI", "=", "F", ".", "begin", "(", ")", ",", "BE", "=", "F", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "for", "(", "BasicBlock", "::", "iterator", "II", "=", "BI", "->", "begin", "(", ")", ",", "IE", "=", "BI", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "if", "(", "LoadInst", "*", "load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "II", ")", ")", "{", "if", "(", "load", "->", "hasOneUse", "(", ")", "==", "false", ")", "continue", ";", "if", "(", "TD", "->", "getTypeStoreSize", "(", "load", "->", "getType", "(", ")", ")", "<", "MaxAggrCopySize", ")", "continue", ";", "User", "*", "use", "=", "*", "(", "load", "->", "use_begin", "(", ")", ")", ";", "if", "(", "StoreInst", "*", "store", "=", "dyn_cast", "<", "StoreInst", ">", "(", "use", ")", ")", "{", "if", "(", "store", "->", "getOperand", "(", "<NUM_LIT>", ")", "!=", "load", ")", "continue", ";", "aggrLoads", ".", "push_back", "(", "load", ")", ";", "}", "}", "else", "if", "(", "MemTransferInst", "*", "intr", "=", "dyn_cast", "<", "MemTransferInst", ">", "(", "II", ")", ")", "{", "Value", "*", "len", "=", "intr", "->", "getLength", "(", ")", ";", "if", "(", "ConstantInt", "*", "len_int", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "len", ")", ")", "{", "if", "(", "len_int", "->", "getZExtValue", "(", ")", ">=", "MaxAggrCopySize", ")", "{", "aggrMemcpys", ".", "push_back", "(", "intr", ")", ";", "}", "}", "else", "{", "aggrMemcpys", ".", "push_back", "(", "intr", ")", ";", "}", "}", "else", "if", "(", "MemSetInst", "*", "memsetintr", "=", "dyn_cast", "<", "MemSetInst", ">", "(", "II", ")", ")", "{", "Value", "*", "len", "=", "memsetintr", "->", "getLength", "(", ")", ";", "if", "(", "ConstantInt", "*", "len_int", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "len", ")", ")", "{"], "ground_truth": ["if", "(", "len_int", "->", "getZExtValue", "(", ")", ">=", "MaxAggrCopySize", ")", "{"], "File": "NVPTXLowerAggrCopies20", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11512, "Length": 290, "Cover_Rate": 0.41606886657101866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addITCondCodeInvOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "<STR_LIT>", "(", "getCondCode", "(", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "addITCondCodeInvOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11513, "Length": 42, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "CmpMask", "=", "~", "<NUM_LIT>", ";", "CmpValue", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "<NUM_LIT>", ";"], "ground_truth": ["CmpMask", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "analyzeCompare", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11514, "Length": 86, "Cover_Rate": 0.4321608040201005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "KnownUndef", "[", "i", "]", ")", "Mask", "[", "i", "]", "=", "SM_SentinelUndef", ";", "else", "if", "(", "ResolveKnownZeros", "&&", "KnownZero", "[", "i", "]", ")", "Mask", "[", "i", "]", "=", "SM_SentinelZero", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "resolveTargetShuffleFromZeroables", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11515, "Length": 48, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "detectOrAndInsertion", "(", "SDValue", "&", "Op", ",", "uint64_t", "InsertMask", ")", "const", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "MaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "MaskNode", ")", "return", "false", ";", "uint64_t", "AndMask", "=", "MaskNode", "->", "getZExtValue", "(", ")", ";", "if", "(", "InsertMask", "&", "AndMask", ")", "return", "false", ";", "uint64_t", "Used", "=", "allOnes", "(", "Op", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "|", "InsertMask", ")", ")", "{", "APInt", "KnownZero", ",", "KnownOne", ";", "CurDAG", "->", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "|", "InsertMask", "|", "KnownZero", ".", "getZExtValue", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG (2)", "Func": "detectOrAndInsertion", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11516, "Length": 142, "Cover_Rate": 0.9044585987261147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vqrdmulh_nv4si", "(", "__a", ",", "(", "__builtin_neon_si", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqrdmulhq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11517, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "const", "uint16_t", "*", "SubReg", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getSubRegisters", "(", "DstReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "Mtc1Tdd", ",", "*", "SubReg", ")", ".", "addReg", "(", "LoReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "Mtc1Tdd", ",", "*", "(", "SubReg", "+", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "HiReg", ")", ";"], "ground_truth": ["}"], "File": "MipsExpandPseudo1", "Func": "ExpandBuildPairF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11518, "Length": 68, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID2", "=", "TII", "->", "get", "(", "AddSubOpc", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "TII", "->", "getRegClass", "(", "MCID1", ",", "<NUM_LIT>", ",", "TRI", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID1", ",", "TmpReg", ")", ".", "addReg", "(", "Src1Reg", ",", "getKillRegState", "(", "Src1Kill", ")", ")", ".", "addReg", "(", "Src2Reg", ",", "getKillRegState", "(", "Src2Kill", ")", ")", ";", "if", "(", "HasLane", ")", "MIB", ".", "addImm", "(", "LaneImm", ")", ";", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MCID2", ")", ".", "addReg", "(", "DstReg", ",", "getDefRegState", "(", "true", ")", "|", "getDeadRegState", "(", "DstDead", ")", ")", ";", "if", "(", "NegAcc", ")", "{", "bool", "AccKill", "=", "MRI", "->", "hasOneNonDBGUse", "(", "AccReg", ")", ";", "MIB", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "AccReg", ",", "getKillRegState", "(", "AccKill", ")", ")", ";", "}", "else", "{", "MIB", ".", "addReg", "(", "AccReg", ")", ".", "addReg", "(", "TmpReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "MII", "=", "std", "::", "prev", "(", "MII", ")", ";", "MachineInstr", "&", "MI2", "=", "*", "MII", ";", "MII", "=", "std", "::", "prev", "(", "MII", ")", ";", "MachineInstr", "&", "MI1", "=", "*", "MII", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI1", ";"], "File": "MLxExpansionPass (2)", "Func": "ExpandFPMLxInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11519, "Length": 279, "Cover_Rate": 0.5591182364729459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "VideoCore4RegisterInfo", "Func": "getReservedRegs", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11520, "Length": 43, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FeatureBitset", "Features", "=", "coalesceFeatures", "(", "M", ")", ";", "std", "::", "string", "FeatureStr", "=", "getFeatureString", "(", "Features", ")", ";", "WasmTM", "->", "setTargetFeatureString", "(", "FeatureStr", ")", ";", "for", "(", "auto", "&", "F", ":", "M", ")", "replaceFeatures", "(", "F", ",", "FeatureStr", ")", ";", "bool", "StrippedAtomics", "=", "false", ";", "bool", "StrippedTLS", "=", "false", ";", "if", "(", "!", "Features", "[", "<STR_LIT>", "]", ")", "StrippedAtomics", "=", "stripAtomics", "(", "M", ")", ";", "if", "(", "!", "Features", "[", "<STR_LIT>", "]", ")", "StrippedTLS", "=", "stripThreadLocals", "(", "M", ")", ";", "if", "(", "StrippedAtomics", "&&", "!", "StrippedTLS", ")", "stripThreadLocals", "(", "M", ")", ";", "else", "if", "(", "StrippedTLS", "&&", "!", "StrippedAtomics", ")", "stripAtomics", "(", "M", ")", ";"], "ground_truth": ["recordFeatures", "(", "M", ",", "Features", ",", "StrippedAtomics", "||", "StrippedTLS", ")", ";"], "File": "WebAssemblyTargetMachine13", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11521, "Length": 116, "Cover_Rate": 0.8721804511278195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "{", "assert", "(", "(", "is<ISA_LIT>LowRegister", "(", "DestReg", ")", "||", "isVirtualRegister", "(", "DestReg", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "emitThumb1LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";", "}"], "ground_truth": ["return", "emitThumb2LoadConstPool", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SubIdx", ",", "Val", ",", "Pred", ",", "PredReg", ",", "MIFlags", ")", ";"], "File": "ThumbRegisterInfo (2)1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11522, "Length": 71, "Cover_Rate": 0.5107913669064749, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MipsOptimizePICCall12", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11523, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "const", "DataLayout", "*", "TD", "=", "MF", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "int", "stackGrowth", "=", "-", "TD", "->", "getPointerSize", "(", "<NUM_LIT>", ")", ";", "int64_t", "saveAreaOffset", "=", "(", "HasFP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "stackGrowth", ";"], "ground_truth": ["unsigned", "TotalSkipped", "=", "<NUM_LIT>", ";"], "File": "AArch64FrameLowering43", "Func": "emitCalleeSavedFrameMoves", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11524, "Length": 103, "Cover_Rate": 0.34797297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ScalarSSEf64", "=", "Subtarget", "->", "hasSSE2", "(", ")", ";"], "ground_truth": ["<ISA_LIT>ScalarSSEf32", "=", "Subtarget", "->", "hasSSE1", "(", ")", ";"], "File": "X86FastISel (2)4", "Func": "X86FastISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11525, "Length": 16, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "Record<ISA_LIT>Relocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";"], "File": "PPCMachObjectWriter19", "Func": "RecordRelocation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11526, "Length": 24, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";"], "ground_truth": ["}"], "File": "NyuziMCInstLower", "Func": "Initialize", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11527, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CanUseNEON", "&&", "Op", ".", "isMemset", "(", ")", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "CanUseFP", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ")", "return", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "LLT", "(", ")", ";"], "File": "AArch64ISelLowering111", "Func": "getOptimalMemOpLLT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11528, "Length": 119, "Cover_Rate": 0.476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitAssignment", "(", "SymGlob", ",", "MCConstantExpr", "::", "create", "(", "ATy", "->", "getNumElements", "(", ")", ",", "OutContext", ")", ")", ";", "if", "(", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "{", "OutStreamer", "->", "EmitSymbolAttribute", "(", "SymGlob", ",", "MCSA_Weak", ")", ";", "}"], "ground_truth": ["}"], "File": "XCoreAsmPrinter1", "Func": "emitArrayBound", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11529, "Length": 52, "Cover_Rate": 0.3466666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>EarlyIfConversion", "::", "isValidCandidate", "(", "const", "MachineBasicBlock", "*", "B", ")", "const", "{", "if", "(", "!", "B", ")", "return", "true", ";", "if", "(", "B", "->", "isEHPad", "(", ")", "||", "B", "->", "hasAddressTaken", "(", ")", ")", "return", "false", ";", "if", "(", "B", "->", "succ_empty", "(", ")", ")", "return", "false", ";", "for", "(", "auto", "&", "MI", ":", "*", "B", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "isConditionalBranch", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "IsJMP", "=", "(", "Opc", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "isPredicableStore", "(", "&", "MI", ")", "&&", "!", "IsJMP", "&&", "!", "isSafeToSpeculate", "(", "&", "MI", ")", ")", "return", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";"], "ground_truth": ["Register", "R", "=", "MO", ".", "getReg", "(", ")", ";"], "File": "HexagonEarlyIfConv10", "Func": "isValidCandidate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11530, "Length": 160, "Cover_Rate": 0.7339449541284404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask2", "[", "i", "]", "=", "i", "+", "NumElems", "/", "<NUM_LIT>", ";", "SDValue", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask2", "[", "<NUM_LIT>", "]", ")", ";", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "OpHi", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";"], "File": "X86ISelLowering148", "Func": "LowerSIGN_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11531, "Length": 115, "Cover_Rate": 0.3116531165311653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isZeroVector", "(", "Op1", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "SwappedCond", "=", "getSwappedCondition", "(", "Cond", ")", ";", "if", "(", "isValidMVECond", "(", "SwappedCond", ",", "VT", ".", "isFloatingPoint", "(", ")", ")", ")", "{", "if", "(", "isZeroVector", "(", "Op0", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op1", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "SwappedCond", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Op0", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op1", ",", "Op0", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "SwappedCond", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)6", "Func": "PerformVCMPCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11532, "Length": 144, "Cover_Rate": 0.5647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_cmp_and_jump_insns", "(", "align_rtx", ",", "const2_rtx", ",", "GTU", ",", "NULL", ",", "Pmode", ",", "<NUM_LIT>", ",", "align_3_label", ")", ";", "}", "else", "{", "align_rtx", "=", "expand_binop", "(", "Pmode", ",", "and_optab", ",", "scratch1", ",", "const2_rtx", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "emit_cmp_and_jump_insns", "(", "align_rtx", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "Pmode", ",", "<NUM_LIT>", ",", "align_4_label", ")", ";", "}", "mem", "=", "change_address", "(", "src", ",", "QImode", ",", "out", ")", ";", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "emit_insn", "(", "ix86_gen_add3", "(", "out", ",", "out", ",", "const1_rtx", ")", ")", ";", "if", "(", "align", "!=", "<NUM_LIT>", ")", "{", "emit_label", "(", "align_2_label", ")", ";", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "emit_insn", "(", "ix86_gen_add3", "(", "out", ",", "out", ",", "const1_rtx", ")", ")", ";", "emit_label", "(", "align_3_label", ")", ";", "}", "emit_cmp_and_jump_insns", "(", "mem", ",", "const0_rtx", ",", "EQ", ",", "NULL", ",", "QImode", ",", "<NUM_LIT>", ",", "end_0_label", ")", ";", "emit_insn", "(", "ix86_gen_add3", "(", "out", ",", "out", ",", "const1_rtx", ")", ")", ";", "}", "emit_label", "(", "align_4_label", ")", ";", "mem", "=", "change_address", "(", "src", ",", "SImode", ",", "out", ")", ";", "emit_move_insn", "(", "scratch", ",", "mem", ")", ";", "emit_insn", "(", "ix86_gen_add3", "(", "out", ",", "out", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "tmpreg", ",", "scratch", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_one_cmplsi2", "(", "scratch", ",", "scratch", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "tmpreg", ",", "tmpreg", ",", "scratch", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "tmpreg", ",", "tmpreg", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_cmp_and_jump_insns", "(", "tmpreg", ",", "const0_rtx", ",", "EQ", ",", "<NUM_LIT>", ",", "SImode", ",", "<NUM_LIT>", ",", "align_4_label", ")", ";", "if", "(", "TARGET_CMOVE", ")", "{"], "ground_truth": ["rtx", "reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";"], "File": "i3865", "Func": "ix86_expand_strlensi_unroll_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11533, "Length": 297, "Cover_Rate": 0.37218045112781956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMBUFOffset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printU16ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printMBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11534, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "uint16_t", "(", "&", "Row", ")", "[", "<NUM_LIT>", "]", ":", "ReplaceableInstrsAVX512DQ", ")", "if", "(", "Row", "[", "domain", "-", "<NUM_LIT>", "]", "==", "opcode", "||", "(", "domain", "==", "<NUM_LIT>", "&&", "Row", "[", "<NUM_LIT>", "]", "==", "opcode", ")", ")", "return", "Row", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "X86InstrInfo10", "Func": "lookupAVX512DQ", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11535, "Length": 45, "Cover_Rate": 0.7758620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "DL", ".", "getTypeSizeInBits", "(", "VT", "->", "getElementType", "(", ")", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Kind", ")", "{", "case", "TTI", "::", "SK_Broadcast", ":", "case", "TTI", "::", "SK_Reverse", ":", "case", "TTI", "::", "SK_PermuteSingleSrc", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo11", "Func": "getShuffleCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11536, "Length": 47, "Cover_Rate": 0.41964285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAddiGroupBranch", "(", "MCInst", "&", "MI", ",", "InsnType", "insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler35", "Func": "DecodeAddiGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11537, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "readInstruction32", "(", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "uint64_t", "&", "Size", ",", "uint32_t", "&", "Insn", ")", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler (2)", "Func": "readInstruction32", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11538, "Length": 83, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "RB", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":"], "ground_truth": ["&", "<STR_LIT>", ";"], "File": "SIRegisterInfo10", "Func": "getRegClassForSizeOnBank", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11539, "Length": 123, "Cover_Rate": 0.40728476821192056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";", "const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";"], "ground_truth": ["FeatureBitset", "RealCallerBits", "=", "CallerBits", "&", "~", "InlineFeatureIgnoreList", ";"], "File": "AMDGPUTargetTransformInfo17", "Func": "areInlineCompatible", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11540, "Length": 72, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "info", ".", "valid_p", "(", ")", ")", "continue", ";", "rtx_insn", "*", "rinsn", "=", "insn", "->", "rtl", "(", ")", ";", "if", "(", "!", "can_refine_vsetvl_p", "(", "cfg_bb", ",", "info", ")", ")", "continue", ";", "if", "(", "vector_config_insn_p", "(", "rinsn", ")", ")", "{", "m_vector_manager", "->", "to_refine_vsetvls", ".", "add", "(", "rinsn", ")", ";", "continue", ";", "}", "rinsn", "=", "PREV_INSN", "(", "rinsn", ")", ";", "rtx", "new_pat", "=", "gen_vsetvl_pat", "(", "VSETVL_VTYPE_CHANGE_ONLY", ",", "info", ",", "NULL_RTX", ")", ";", "change_insn", "(", "rinsn", ",", "new_pat", ")", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "refine_vsetvls", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11541, "Length": 80, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "isNullConstant", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", ")", "{", "if", "(", "SDValue", "Not", "=", "IsNOT", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ")", "{", "Not", "=", "DAG", ".", "getBitcast", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Not", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Not", ")", ",", "V", ".", "getValueType", "(", ")", ",", "Not", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "CatOps", ";", "if", "(", "collectConcatOps", "(", "V", ".", "getNode", "(", ")", ",", "CatOps", ")", ")", "{", "for", "(", "SDValue", "&", "CatOp", ":", "CatOps", ")", "{", "SDValue", "NotCat", "=", "IsNOT", "(", "CatOp", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "!", "NotCat", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering101", "Func": "IsNOT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11542, "Length": 153, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "int", "stackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "int", "spOffset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "spOffset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "stackSize", "<<", "<STR_LIT>", ")", ";", "int", "Offset", "=", "(", "(", "spOffset", "<", "<NUM_LIT>", ")", "?", "(", "stackSize", "+", "(", "-", "(", "spOffset", "+", "<NUM_LIT>", ")", ")", ")", ":", "(", "spOffset", ")", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "MipsRegisterInfo17", "Func": "eliminateFrameIndex", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11543, "Length": 219, "Cover_Rate": 0.8326996197718631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_miatb_si64", "(", "__m64", "__A", ",", "int", "__B", ",", "int", "__C", ")", "{"], "ground_truth": ["return", "__builtin_arm_tmiatb", "(", "__A", ",", "__B", ",", "__C", ")", ";"], "File": "mmintrin", "Func": "_mm_miatb_si64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11544, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "x", ")", "{", "return", "profile_probability", "::", "from_reg_br_prob_note", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "profile_probability", "::", "even", "(", ")", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "cbranch_predicted_p", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 11545, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_p64", "(", "poly64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpretq_u32_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11546, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";"], "File": "ARCompactInstrInfo", "Func": "storeRegToStackSlot", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11547, "Length": 55, "Cover_Rate": 0.5913978494623656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "systemz", ",", "true", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZTargetInfo", "Func": "LLVMInitializeSystemZTargetInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11548, "Length": 18, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4q_f16", "(", "const", "float16_t", "*", "__a", ")", "{", "float16x8x4_t", "ret", ";", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4v8hf", "(", "__a", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_aarch64_get_qregxiv8hf", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon3_vld4q_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11549, "Length": 35, "Cover_Rate": 0.43209876543209874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "GV", "(", "nullptr", ")", ",", "CP", "(", "nullptr", ")", ",", "BlockAddr", "(", "nullptr", ")", ",", "ES", "(", "nullptr", ")", ",", "JT", "(", "-", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MSP430ISelDAGToDAG16", "Func": "MSP430ISelAddressMode", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11550, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printSrcIdx32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printSrcIdx", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86ATTInstPrinter (2)", "Func": "printSrcIdx32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11551, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNIterativeScheduler", "::", "GCNIterativeScheduler", "(", "MachineSchedContext", "*", "C", ",", "StrategyKind", "S", ")", ":", "BaseClass", "(", "C", ",", "llvm", "::", "make_unique", "<", "SchedStrategyStub", ">", "(", ")", ")", ",", "Context", "(", "C", ")", ",", "Strategy", "(", "S", ")", ",", "UPTracker", "(", "*", "LIS", ")", "{"], "ground_truth": ["}"], "File": "GCNIterativeScheduler (2)", "Func": "GCNIterativeScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11552, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "add_builtin_function", "(", "<STR_LIT>", ",", "void_ftype_void", ",", "NDS32_BUILTIN_ISB", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "add_builtin_function", "(", "<STR_LIT>", ",", "int_ftype_int", ",", "NDS32_BUILTIN_MFSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "add_builtin_function", "(", "<STR_LIT>", ",", "int_ftype_int", ",", "NDS32_BUILTIN_MFUSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "add_builtin_function", "(", "<STR_LIT>", ",", "void_ftype_int_int", ",", "NDS32_BUILTIN_MTSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "add_builtin_function", "(", "<STR_LIT>", ",", "void_ftype_int_int", ",", "NDS32_BUILTIN_MTUSR", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";"], "ground_truth": ["add_builtin_function", "(", "<STR_LIT>", ",", "void_ftype_void", ",", "NDS32_BUILTIN_SETGIE_EN", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";"], "File": "nds32-intrinsic2", "Func": "nds32_init_builtins_impl", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11553, "Length": 90, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vcgtv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcgtq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11554, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "MOSMCTargetDesc", "Func": "createMOSMCInstrInfo", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11555, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "<ISA_LIT>IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering19", "Func": "FormalArgHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11556, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "acle_vector_types", "[", "<NUM_LIT>", "]", "[", "type_suffixes", "[", "type", "]", ".", "vector_type", "]", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "get_vector_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11557, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "TrigNode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "TrigNode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "TrigVal", "=", "DAG", ".", "getNode", "(", "TrigNode", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "FractPart", ",", "DAG", ".", "getConstantFP", "(", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ")", ";", "if", "(", "Gen", ">=", "AMDGPUSubtarget", "::", "R700", ")", "return", "TrigVal", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "TrigVal", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering", "Func": "LowerTrig", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11558, "Length": 107, "Cover_Rate": 0.4403292181069959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>Z80MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>Z80MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setCalleeSavedFrameSize", "(", "CSI", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "i", "--", ")", "{"], "File": "GBZ80FrameLowering (2)", "Func": "spillCalleeSavedRegisters", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11559, "Length": 72, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Symbol", "=", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "Symbol", "=", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "Symbol", "=", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "Symbol", "=", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "}"], "ground_truth": ["const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "AP", ".", "OutContext", ")", ";"], "File": "SparcMCInstLower", "Func": "LowerSymbolOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11560, "Length": 97, "Cover_Rate": 0.48258706467661694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "(", "skip", "=", "arm_get_strip_length", "(", "*", "name", ")", ")", ")", "name", "+=", "skip", ";"], "ground_truth": ["return", "name", ";"], "File": "arm2", "Func": "arm_strip_name_encoding", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11561, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "const_cast", "<", "<ISA_LIT>TargetLowering", "*", ">", "(", "&", "TLInfo", ")", ";"], "ground_truth": ["}"], "File": "MBlazeTargetMachine", "Func": "getTargetLowering", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11562, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getMTBUFOpcode", "(", "unsigned", "BaseOpc", ",", "unsigned", "Elements", ")", "{", "const", "MTBUFInfo", "*", "Info", "=", "getMTBUFInfoFromBaseOpcodeAndElements", "(", "BaseOpc", ",", "Elements", ")", ";"], "ground_truth": ["return", "Info", "?", "Info", "->", "Opcode", ":", "-", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo1", "Func": "getMTBUFOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11563, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InsertWaitcnts", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "ST", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", ",", "MRI", "(", "nullptr", ")", ",", "MLI", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SIInsertWaitcnts11", "Func": "SIInsertWaitcnts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11564, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "return", "false", ";", "if", "(", "!", "isHardwareLoopProfitable", "(", "L", ",", "*", "SE", ",", "*", "AC", ",", "LibInfo", ",", "HWLoopInfo", ")", ")", "return", "false", ";", "if", "(", "!", "HWLoopInfo", ".", "isHardwareLoopCandidate", "(", "*", "SE", ",", "*", "LI", ",", "*", "DT", ")", ")", "return", "false", ";"], "ground_truth": ["*", "BI", "=", "HWLoopInfo", ".", "ExitBranch", ";"], "File": "PPCTargetTransformInfo14", "Func": "canSaveCmp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11565, "Length": 68, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsub_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsub_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11566, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "PredicateValue", "=", "PredDef", "->", "getOperand", "(", "DefiningValueNo", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ";", "}", "if", "(", "PredicateValue", "!=", "InvertedPolarity", ")", "{", "I", ".", "getOperand", "(", "PredRegLoc", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "I", ".", "getOperand", "(", "PredRegLoc", "+", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", "&&", "isDstFullyWritten", "(", "I", ")", ")", "{", "unsigned", "IncomeReg", "=", "I", ".", "getOperand", "(", "IncomeArg", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "IncomeDef", "=", "MRI", "->", "getVRegDef", "(", "IncomeReg", ")", ";", "if", "(", "IncomeDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "Register", "ireg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "ireg", ".", "isVirtual", "(", ")", ")", "{", "RC", "=", "MRI", "->", "getRegClass", "(", "ireg", ")", ";", "}", "else", "{", "RC", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TII", ")", "->", "getClassOfPhysicalRegister", "(", "ireg", ",", "*", "TRI", ")", ";", "}", "unsigned", "Undef", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "(", "I", ".", "getParent", "(", ")", ")", ",", "&", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Undef", ")", ";", "I", ".", "getOperand", "(", "IncomeArg", ")", ".", "setReg", "(", "Undef", ")", ";", "}", "}", "++", "NumReplaced", ";", "}", "else", "{", "unsigned", "NIn", "=", "IncomeArg", ";", "for", "(", "MachineOperand", "&", "D", ":", "I", ".", "defs", "(", ")", ")", "{", "assert", "(", "D", ".", "isReg", "(", ")", ")", ";", "unsigned", "OldReg", "=", "D", ".", "getReg", "(", ")", ";", "unsigned", "NewReg", "=", "I", ".", "getOperand", "(", "NIn", ")", ".", "getReg", "(", ")", ";", "MRI", "->", "replaceRegWith", "(", "OldReg", ",", "NewReg", ")", ";", "++", "NIn", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["++", "NumRemoved", ";"], "File": "TPCPredicateOptimizer", "Func": "runOnMachineFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11567, "Length": 316, "Cover_Rate": 0.46266471449487556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m32c_regno_ok_for_base_p", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "A0_REGNO", "||", "regno", "==", "A1_REGNO", "||", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32c", "Func": "m32c_regno_ok_for_base_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11568, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrsqrted_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11569, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TUNE_SB1", ")", "return", "<NUM_LIT>", ";", "if", "(", "TUNE_LOONGSON_2EF", "||", "TUNE_LOONGSON_3A", ")", "return", "<NUM_LIT>", ";", "if", "(", "TUNE_OCTEON", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "TUNE_P5600", "||", "TUNE_I6400", ")", "return", "<NUM_LIT>", ";"], "File": "mips5", "Func": "mips_multipass_dfa_lookahead", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11570, "Length": 32, "Cover_Rate": 0.7441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_adds_epu8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_paddusb128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_adds_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11571, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "ShiftOpc", "getAM2ShiftOpc", "(", "unsigned", "AM2Opc", ")", "{"], "ground_truth": ["return", "(", "ShiftOpc", ")", "(", "(", "AM2Opc", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";"], "File": "ARMAddressingModes11", "Func": "getAM2ShiftOpc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11572, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_INSN_INFO_USE", "(", "base_use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "base_use", ")", ",", "base_reg", ")", ")", "continue", ";", "struct", "df_link", "*", "base_def_link", "=", "DF_REF_CHAIN", "(", "base_use", ")", ";", "if", "(", "!", "base_def_link", "||", "base_def_link", "->", "next", ")", "return", "false", ";", "rtx", "tocrel_insn", "=", "DF_REF_INSN", "(", "base_def_link", "->", "ref", ")", ";", "rtx", "tocrel_body", "=", "PATTERN", "(", "tocrel_insn", ")", ";", "rtx", "base", ",", "offset", ";", "if", "(", "GET_CODE", "(", "tocrel_body", ")", "!=", "SET", ")", "return", "false", ";", "rtx", "tocrel_expr", "=", "SET_SRC", "(", "tocrel_body", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "tocrel_expr", ")", "==", "MEM", ")", "tocrel_expr", "=", "XEXP", "(", "tocrel_expr", ",", "<NUM_LIT>", ")", ";"], "File": "rs60005", "Func": "FOR_EACH_INSN_INFO_USE", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11573, "Length": 105, "Cover_Rate": 0.6774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "file_end_indicate_exec_stack_and_gnu_property", "(", "void", ")", "{", "file_end_indicate_exec_stack", "(", ")", ";", "if", "(", "flag_cf_protection", "==", "CF_NONE", "&&", "!", "ix86_needed", "&&", "!", "ix86_has_no_direct_extern_access", ")", "return", ";", "unsigned", "int", "feature_1", "=", "<NUM_LIT>", ";", "if", "(", "flag_cf_protection", "&", "CF_BRANCH", ")", "feature_1", "|=", "<NUM_LIT>", ";", "if", "(", "flag_cf_protection", "&", "CF_RETURN", ")", "feature_1", "|=", "<NUM_LIT>", ";", "if", "(", "feature_1", ")", "emit_gnu_property", "(", "<NUM_LIT>", ",", "feature_1", ")", ";", "unsigned", "int", "isa_1", "=", "<NUM_LIT>", ";", "if", "(", "ix86_needed", ")", "{", "if", "(", "TARGET_64BIT", "||", "TARGET_FXSR", "||", "TARGET_80387", "||", "TARGET_MMX", "||", "TARGET_SSE", "||", "TARGET_SSE2", ")", "isa_1", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "TARGET_CMPXCHG16B", "||", "(", "TARGET_64BIT", "&&", "TARGET_SAHF", ")", "||", "TARGET_POPCNT", "||", "TARGET_SSE3", "||", "TARGET_SSSE3", "||", "TARGET_SSE4_1", "||", "TARGET_SSE4_2", ")", "isa_1", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "TARGET_AVX", "||", "TARGET_AVX2", "||", "TARGET_F16C", "||", "TARGET_FMA", "||", "TARGET_LZCNT", "||", "TARGET_MOVBE", "||", "TARGET_XSAVE", ")", "isa_1", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "TARGET_AVX512F", "||", "TARGET_AVX512BW", "||", "TARGET_AVX512CD", "||", "TARGET_AVX512DQ", "||", "TARGET_AVX512VL", ")", "isa_1", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "}", "if", "(", "isa_1", ")", "emit_gnu_property", "(", "<NUM_LIT>", ",", "isa_1", ")", ";", "if", "(", "ix86_has_no_direct_extern_access", ")", "emit_gnu_property", "(", "<NUM_LIT>", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "gnu-property", "Func": "file_end_indicate_exec_stack_and_gnu_property", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11574, "Length": 186, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "Intrn", "?", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ":", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ")", ";", "OutStreamer", ".", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_FUNCTION", "<<", "COFF", "::", "SCT_COMPLEX_TYPE_SHIFT", ")", ";", "OutStreamer", ".", "EndCOFFSymbolDef", "(", ")", ";", "}", "EmitFunctionHeader", "(", ")", ";", "EmitFunctionBody", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AsmPrinter23", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11575, "Length": 53, "Cover_Rate": 0.4818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Mode", "=", "MFI", "->", "getMode", "(", ")", ";", "uint16_t", "Flags", "=", "MI", ".", "getFlags", "(", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "One", "=", "B", ".", "buildFConstant", "(", "S32", ",", "<NUM_LIT>", ")", ";", "auto", "DenominatorScaled", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NumeratorScaled", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", ",", "S1", "}", ",", "false", ")", ".", "addUse", "(", "LHS", ")", ".", "addUse", "(", "RHS", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "ApproxRcp", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "DenominatorScaled", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "auto", "NegDivScale0", "=", "B", ".", "buildFNeg", "(", "S32", ",", "DenominatorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "FP32Denormals", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "FP32Denormals", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "Res", ",", "false", ")", ".", "addUse", "(", "Fmas", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11576, "Length": 419, "Cover_Rate": 0.8088803088803089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "loongarch_emit_binary", "(", "code", ",", "reg", ",", "op0", ",", "op1", ")", ";", "return", "reg", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_force_binary", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11577, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "volatile", "(", "<STR_LIT>", ":", "[", "val", "]", "<STR_LIT>", "(", "__drdtime", ".", "dvalue", ")", ",", "[", "tid", "]", "<STR_LIT>", "(", "__drdtime", ".", "dtimeid", ")", ":", ")", ";", "return", "__drdtime", ";"], "ground_truth": ["}"], "File": "larchintrin", "Func": "__rdtime_d", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11578, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isCFAlu", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "R600ClauseMergePass", "Func": "isCFAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11579, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BB", "=", "sinkMBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "MipsISelLowering24", "Func": "EmitSel16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11580, "Length": 235, "Cover_Rate": 0.7654723127035831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaHi", ")", ")", ";", "const", "MCExpr", "*", "TOCDeltaLo", "=", "<ISA_LIT>MCExpr", "::", "createLo", "(", "TOCDeltaExpr", ",", "false", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaLo", ")", ")", ";", "MCSymbol", "*", "LocalEntryLabel", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "LocalEntryLabel", ")", ";", "const", "MCSymbolRefExpr", "*", "LocalEntryLabelExp", "=", "MCSymbolRefExpr", "::", "create", "(", "LocalEntryLabel", ",", "OutContext", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "LocalOffsetExp", "=", "MCBinaryExpr", "::", "createSub", "(", "LocalEntryLabelExp", ",", "GlobalEntryLabelExp", ",", "OutContext", ")", ";"], "File": "PPCAsmPrinter (2)5", "Func": "EmitFunctionBodyStart", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11581, "Length": 115, "Cover_Rate": 0.4121863799283154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbolData", "&", "SD", "=", "getAssembler", "(", ")", ".", "getOrCreateSymbolData", "(", "*", "Symbol", ")", ";", "MCELF", "::", "SetType", "(", "SD", ",", "ELF", "::", "STT_NOTYPE", ")", ";", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false", ")", ";", "AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "Create", "(", "Start", ",", "getContext", "(", ")", ")", ";"], "File": "ARMELFStreamer15", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11582, "Length": 70, "Cover_Rate": 0.5691056910569106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "FV", ",", "TV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "RHS", ",", "LHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "FV", ",", "TV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "RHS", ",", "LHS", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering123", "Func": "LowerSELECT_CC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11583, "Length": 275, "Cover_Rate": 0.3962536023054755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFMCAsmInfo", "::", "<ISA_LIT>ELFMCAsmInfo", "(", "const", "Triple", "&", "T", ")", "{", "bool", "is64Bit", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ";", "bool", "isX32", "=", "T", ".", "isX32", "(", ")", ";", "CodePointerSize", "=", "(", "is64Bit", "&&", "!", "isX32", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "CalleeSaveStackSlotSize", "=", "is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "File": "X86MCAsmInfo25", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11584, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "possible_target", "&&", "overlaps_input_p", "(", "possible_target", ")", ")", "possible_target", "=", "NULL_RTX", ";", "return", "get_reg_target", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "get_nonoverlapping_reg_target", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11585, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "VEISelDAGToDAG", "Func": "fpCondCode2Fcc", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11586, "Length": 72, "Cover_Rate": 0.3317972350230415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getExtInstSetReg", "(", "unsigned", "SetNum", ")", "{"], "ground_truth": ["return", "ExtInstSetMap", "[", "SetNum", "]", ";"], "File": "SPIRVModuleAnalysis1", "Func": "getExtInstSetReg", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11587, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformShuffleVMOVNCombine", "(", "ShuffleVectorSDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Trunc", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering12", "Func": "PerformShuffleVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11588, "Length": 219, "Cover_Rate": 0.9201680672268907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcopyq_lane_s16", "(", "int16x8_t", "__a", ",", "const", "int", "__lane1", ",", "int16x4_t", "__b", ",", "const", "int", "__lane2", ")", "{"], "ground_truth": ["return", "__aarch64_vset_lane_any", "(", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane2", ")", ",", "__a", ",", "__lane1", ")", ";"], "File": "arm", "Func": "neon4_vcopyq_lane_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11589, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "false", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "false", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "true", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "true", ",", "false", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "true", ",", "false", ",", "true", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerFPToInt", "(", "MI", ",", "DL", ",", "BB", ",", "TII", ",", "false", ",", "true", ",", "true", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyISelLowering79", "Func": "EmitInstrWithCustomInserter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11590, "Length": 177, "Cover_Rate": 0.6145833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "!", "std", "::", "all_of", "(", "ExitBlocks", ".", "begin", "(", ")", ",", "ExitBlocks", ".", "end", "(", ")", ",", "DominatedByBB", ")", ")", "return", "false", ";", "bool", "MadeChange", "=", "false", ";", "SmallVector", "<", "StoreInst", "*", ",", "<NUM_LIT>", ">", "Stores", ";"], "ground_truth": ["collectStores", "(", "CurLoop", ",", "BB", ",", "Stores", ")", ";"], "File": "HexagonLoopIdiomRecognition10", "Func": "runOnLoopBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11591, "Length": 50, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "Op", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "return", ";", "}", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "Op", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "ground_truth": ["return", ";"], "File": "SHUXIInstPrinter", "Func": "printOperand", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11592, "Length": 68, "Cover_Rate": 0.6476190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setHasSpills", "(", ")", ";", "bool", "NonRI", "=", "false", ",", "SpillsVRS", "=", "false", ";", "if", "(", "LoadRegFromStackSlot", "(", "MF", ",", "DL", ",", "DestReg", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ",", "NonRI", ",", "SpillsVRS", ")", ")", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "if", "(", "SpillsVRS", ")", "FuncInfo", "->", "setSpillsVRSAVE", "(", ")", ";", "if", "(", "NonRI", ")", "FuncInfo", "->", "setHasNonRISpills", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "NewMIs", ".", "back", "(", ")", "->", "addMemOperand", "(", "MF", ",", "MMO", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo (3)", "Func": "LoadRegFromStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11593, "Length": 189, "Cover_Rate": 0.7745901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "SrcRC", ",", "*", "DstRC", ";", "std", "::", "tie", "(", "SrcRC", ",", "DstRC", ")", "=", "getCopyRegClasses", "(", "MI", ",", "*", "TRI", ",", "MRI", ")", ";", "if", "(", "isVGPRToSGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "break", ";", "}", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "SrcReg", ")", ";", "unsigned", "SMovOp", ";", "int64_t", "Imm", ";", "if", "(", "isSafeToFoldImmIntoCopy", "(", "&", "MI", ",", "DefMI", ",", "TII", ",", "SMovOp", ",", "Imm", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "MI", ".", "addImplicitDefUseOperands", "(", "MF", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "SMovOp", ")", ")", ";", "break", ";", "}", "TII", "->", "moveToVALU", "(", "MI", ")", ";", "}", "else", "if", "(", "isSGPRToVGPRCopy", "(", "SrcRC", ",", "DstRC", ",", "*", "TRI", ")", ")", "{", "tryChangeVGPRtoSGPRinCopy", "(", "MI", ",", "TRI", ",", "TII", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", "break", ";", "if", "(", "MI", ".", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "MBB0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "MachineBasicBlock", "*", "MBB1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "predsHasDivergentTerminator", "(", "MBB0", ",", "TRI", ")", "&&", "!", "predsHasDivergentTerminator", "(", "MBB1", ",", "TRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "'\\n'", ")", ";", "break", ";", "}", "}"], "ground_truth": ["SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "Visited", ";"], "File": "SIFixSGPRCopies40", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11594, "Length": 298, "Cover_Rate": 0.39470198675496687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ompactAsmPrinter", "::", "printPredicateOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>CCToString", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "ARCompactAsmPrinter", "Func": "printPredicateOperand", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11595, "Length": 52, "Cover_Rate": 0.8813559322033898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "usePackedStack", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "HasPackedStackAttr", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "bool", "IsVarArg", "=", "MF", ".", "getFunction", "(", ")", ".", "isVarArg", "(", ")", ";", "bool", "CallConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "GHC", ";", "bool", "BackChain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "bool", "FramAddressTaken", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isFrameAddressTaken", "(", ")", ";"], "ground_truth": ["if", "(", "HasPackedStackAttr", "&&", "BackChain", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "SystemZFrameLowering54", "Func": "usePackedStack", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11596, "Length": 91, "Cover_Rate": 0.8584905660377359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "msp430_eh_return_stackadj_rtx", "(", "void", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "eh_stack_adjust", ")", "{", "rtx", "sa", ";", "sa", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "cfun", "->", "machine", "->", "eh_stack_adjust", "=", "sa", ";"], "ground_truth": ["}"], "File": "msp430", "Func": "msp430_eh_return_stackadj_rtx", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11597, "Length": 37, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mips_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{"], "ground_truth": ["struct", "mips_arg_info", "info", ";"], "File": "mips4", "Func": "mips_arg_partial_bytes", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11598, "Length": 21, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "LoadSDNode", "*", "LoadNode", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "!", "LoadNode", "->", "isVolatile", "(", ")", "||", "LoadNode", "->", "getMemoryVT", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", ";", "}", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", ",", "{", "LoadNode", "->", "getChain", "(", ")", ",", "LoadNode", "->", "getBasePtr", "(", ")", "}", ",", "LoadNode", "->", "getMemoryVT", "(", ")", ",", "LoadNode", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Pair", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "append", "(", "{", "Pair", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "ReplaceExtractSubVectorResults", "(", "N", ",", "Results", ",", "DAG", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "return", ";", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "auto", "Op2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["auto", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op2", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering100", "Func": "ReplaceNodeResults", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11599, "Length": 311, "Cover_Rate": 0.332620320855615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Channel", "=", "ElemIdx", "%", "<NUM_LIT>", ";", "if", "(", "ElemIdx", "==", "<NUM_LIT>", ")", "{", "PtrIncr", "=", "<NUM_LIT>", ";", "}", "else", "{", "PtrIncr", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "Channel", "=", "ElemIdx", ";", "PtrIncr", "=", "<NUM_LIT>", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "R600ISelLowering", "Func": "getStackAddress", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11600, "Length": 42, "Cover_Rate": 0.4158415841584158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "ParseDirective", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11601, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "Z80oldInstrInfo", "Func": "anchor", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11602, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "texasru_t", "texasru", "=", "*", "_TEXASRU_PTR", "(", "TM_buff", ")", ";", "return", "_TEXASRU_DISALLOWED", "(", "texasru", ")", ";"], "ground_truth": ["}"], "File": "htmxlintrin", "Func": "__TM_is_illegal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11603, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["StackOffset", "SaveOffset", "(", "Offset", ",", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterInfo12", "Func": "isFrameOffsetLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11604, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HRI", "=", "*", "HST", ".", "getRegisterInfo", "(", ")", ";", "auto", "&", "HII", "=", "*", "HST", ".", "getInstrInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Changed", ";", "Changed", "=", "DeadCodeElimination", "(", "MF", ",", "*", "MDT", ")", ".", "run", "(", ")", ";", "const", "<ISA_LIT>Evaluator", "HE", "(", "HRI", ",", "MRI", ",", "HII", ",", "MF", ")", ";", "BitTracker", "BT", "(", "HE", ",", "MF", ")", ";", "LLVM_DEBUG", "(", "BT", ".", "trace", "(", "true", ")", ")", ";", "BT", ".", "run", "(", ")", ";", "MachineBasicBlock", "&", "Entry", "=", "MF", ".", "front", "(", ")", ";", "RegisterSet", "AIG", ";"], "ground_truth": ["ConstGeneration", "ImmG", "(", "BT", ",", "HII", ",", "MRI", ")", ";"], "File": "HexagonBitSimplify", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11605, "Length": 119, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "InternalAmt", "=", "(", "isDestroy", "||", "Amount", ")", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "reserveCallFrame", ")", "{", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "RoundUpToAlignment", "(", "Amount", ",", "StackAlign", ")", ";", "bool", "HasDwarfEHHandlers", "=", "!", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", "&&", "!", "MF", ".", "getMMI", "(", ")", ".", "getLandingPads", "(", ")", ".", "empty", "(", ")", ";", "if", "(", "HasDwarfEHHandlers", "&&", "!", "isDestroy", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ")", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createGnuArgsSize", "(", "nullptr", ",", "Amount", ")", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", ";", "Amount", "-=", "InternalAmt", ";", "if", "(", "Amount", ")", "{", "int", "Offset", "=", "isDestroy", "?", "Amount", ":", "-", "Amount", ";", "if", "(", "!", "(", "MF", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", "&&", "adjustStackWithPops", "(", "MBB", ",", "I", ",", "DL", ",", "Offset", ")", ")", ")", "BuildStackAdjustment", "(", "MBB", ",", "I", ",", "DL", ",", "Offset", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11606, "Length": 191, "Cover_Rate": 0.5876923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32Only_32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCapModeOnly_32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "<STR_LIT>", "::", "read16le", "(", "Bytes", ".", "data", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32CapModeOnly_16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32Only_16", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{"], "ground_truth": ["Size", "=", "<NUM_LIT>", ";"], "File": "RISCVDisassembler14", "Func": "getInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11607, "Length": 298, "Cover_Rate": 0.4722662440570523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "}", "}", "else", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";"], "ground_truth": ["Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering121", "Func": "getZeroVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11608, "Length": 94, "Cover_Rate": 0.31333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "EmitTailCallStoreRetAddr", "(", "SelectionDAG", "&", "DAG", ",", "MachineFunction", "&", "MF", ",", "SDValue", "Chain", ",", "SDValue", "RetAddrFrIdx", ",", "EVT", "PtrVT", ",", "unsigned", "SlotSize", ",", "int", "FPDiff", ",", "SDLoc", "dl", ")", "{", "if", "(", "!", "FPDiff", ")", "return", "Chain", ";", "int", "NewReturnAddrFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "(", "int64_t", ")", "FPDiff", "-", "SlotSize", ",", "false", ")", ";", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewReturnAddrFI", ",", "PtrVT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "RetAddrFrIdx", ",", "NewRetAddrFrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "NewReturnAddrFI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "Chain", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)1", "Func": "EmitTailCallStoreRetAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11609, "Length": 106, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "LegacyInlinerBase", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11610, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_rdpid_u32", "(", "void", ")", "{", "return", "__builtin_ia32_rdpid", "(", ")", ";"], "ground_truth": ["}"], "File": "immintrin", "Func": "_rdpid_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11611, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "ADDENode", ")", ";", "SDValue", "ACCIn", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ADDCNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ADDENode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MultOpc", "=", "MultOpc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "MAdd", "=", "CurDAG", "->", "getNode", "(", "MultOpc", ",", "DL", ",", "<STR_LIT>", ",", "MultNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MultNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ACCIn", ")", ";", "if", "(", "!", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "SDValue", "LoIdx", "=", "CurDAG", "->", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LoOut", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MAdd", ",", "LoIdx", ")", ";"], "ground_truth": ["CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "ADDCNode", ",", "<NUM_LIT>", ")", ",", "LoOut", ")", ";"], "File": "MipsSEISelLowering12", "Func": "selectMADD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11612, "Length": 133, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getTargetABI", "(", ")", "const", "{"], "ground_truth": ["return", "TargetABI", ";"], "File": "RISCVAsmBackend", "Func": "getTargetABI", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11613, "Length": 9, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "Offset", "=", "std", "::", "max", "(", "Offset", ",", "-", "MFI", "->", "getObjectOffset", "(", "I", ")", ")", ";", "for", "(", "const", "uint16_t", "*", "R", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "*", "R", ";", "++", "R", ")", "{", "unsigned", "Size", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "*", "R", ")", "->", "getSize", "(", ")", ";", "Offset", "=", "RoundUpToAlignment", "(", "Offset", "+", "Size", ",", "Size", ")", ";", "}", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "MFI", "->", "getObjectIndexEnd", "(", ")", "||", "MaxAlign", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Offset", "=", "RoundUpToAlignment", "(", "Offset", "+", "MFI", "->", "getObjectSize", "(", "I", ")", ",", "MaxAlign", ")", ";", "if", "(", "MFI", "->", "adjustsStack", "(", ")", "&&", "hasReservedCallFrame", "(", "MF", ")", ")", "Offset", "=", "RoundUpToAlignment", "(", "Offset", "+", "MFI", "->", "getMaxCallFrameSize", "(", ")", ",", "std", "::", "max", "(", "MaxAlign", ",", "getStackAlignment", "(", ")", ")", ")", ";"], "ground_truth": ["return", "RoundUpToAlignment", "(", "Offset", ",", "getStackAlignment", "(", ")", ")", ";"], "File": "MipsFrameLowering23", "Func": "estimateStackSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11614, "Length": 211, "Cover_Rate": 0.8978723404255319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Val", "<", "<NUM_LIT>", "&&", "Val", ">=", "-", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "-", "Val", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "else", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MMIXFrameLowering", "Func": "adjustReg", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11615, "Length": 54, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFeatureMFTB", "(", ")", "const", "{"], "ground_truth": ["return", "FeatureMFTB", ";"], "File": "PPCSubtarget (2)1", "Func": "isFeatureMFTB", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11616, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "class", "LLVM_LIBRARY_VISIBILITY", "<ISA_LIT>MCInstLower", "{", "MCContext", "&", "Ctx", ";", "Mangler", "*", "Mang", ";", "const", "MachineFunction", "&", "MF", ";", "const", "TargetMachine", "&", "TM", ";", "const", "MCAsmInfo", "&", "MAI", ";", "<ISA_LIT>AsmPrinter", "&", "AsmPrinter", ";", "public", ":"], "ground_truth": ["<ISA_LIT>MCInstLower", "(", "Mangler", "*", "mang", ",", "const", "MachineFunction", "&", "MF", ",", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ";"], "File": "X86MCInstLower", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11617, "Length": 49, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ModeIEEERndNear", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget", "Func": "modeIEEERndNear", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11618, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "f", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "alloc_offset", "-", "seh", "->", "reg_offset", "[", "regno", "]", ")", ";", "}", "if", "(", "seh", "->", "cfa_reg", "!=", "stack_pointer_rtx", ")", "{", "offset", "=", "alloc_offset", "-", "seh", "->", "cfa_offset", ";", "gcc_assert", "(", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "IN_RANGE", "(", "offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "print_reg", "(", "seh", "->", "cfa_reg", ",", "<NUM_LIT>", ",", "f", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "offset", ")", ";", "}"], "ground_truth": ["if", "(", "crtl", "->", "accesses_prior_frames", ")", "{"], "File": "winnt7", "Func": "i386_pe_seh_cold_init", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11619, "Length": 96, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":"], "ground_truth": ["return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";"], "File": "XCoreISelLowering43", "Func": "LowerCall", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11620, "Length": 46, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "AVRELFObjectWriter", "Func": "~AVRELFObjectWriter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11621, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", ";", "case", "<STR_LIT>", "::", "NONE", ":", "break", ";", "case", "<STR_LIT>", "::", "RNI", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "RZI", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "RMI", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "RPI", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "RN", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "RZ", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "RM", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "RP", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "NVPTXInstPrinter", "Func": "printCvtMode", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11622, "Length": 108, "Cover_Rate": 0.4302788844621514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ScheduleDAGMI", "::", "restoreSULinksLeft", "(", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnits", "[", "i", "]", ".", "isScheduled", "=", "false", ";", "SUnits", "[", "i", "]", ".", "WeakPredsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "WeakPredsLeft", ";", "SUnits", "[", "i", "]", ".", "NumPredsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "NumPredsLeft", ";", "SUnits", "[", "i", "]", ".", "WeakSuccsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "WeakSuccsLeft", ";"], "ground_truth": ["SUnits", "[", "i", "]", ".", "NumSuccsLeft", "=", "SUnitsLinksBackup", "[", "i", "]", ".", "NumSuccsLeft", ";"], "File": "SIMachineScheduler (2)", "Func": "restoreSULinksLeft", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11623, "Length": 95, "Cover_Rate": 0.979381443298969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVINSERTIndex", "(", "SDNode", "*", "N", ",", "unsigned", "vecWidth", ")", "{", "assert", "(", "(", "vecWidth", "==", "<NUM_LIT>", "||", "vecWidth", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "false", ";"], "File": "X86ISelLowering (2)", "Func": "isVINSERTIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11624, "Length": 50, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "CalleeSavedFrameSize", "=", "<NUM_LIT>", ";", "int", "SpillSlotOffset", "=", "getOffsetOfLocalArea", "(", ")", "+", "<ISA_LIT>FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "SpillSlotOffset", "-=", "SlotSize", ";", "MFI", "->", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "unsigned", "FPReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ",", "FPReg", ")", ")", "{", "CSI", ".", "erase", "(", "CSI", ".", "begin", "(", ")", "+", "i", ")", ";", "break", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "SpillSlotOffset", "-=", "SlotSize", ";", "CalleeSavedFrameSize", "+=", "SlotSize", ";", "int", "SlotIndex", "=", "MFI", "->", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "}", "<ISA_LIT>FI", "->", "setCalleeSavedFrameSize", "(", "CalleeSavedFrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfo", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["SpillSlotOffset", "-=", "std", "::", "abs", "(", "SpillSlotOffset", ")", "%", "RC", "->", "getAlignment", "(", ")", ";"], "File": "X86FrameLowering106", "Func": "assignCalleeSavedSpillSlots", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11625, "Length": 321, "Cover_Rate": 0.7716346153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "FuncName", "=", "Mang", "->", "getValueName", "(", "F", ")", ";", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "const", "char", "*", "SectionName", "=", "PAN", "::", "getFrameSectionName", "(", "CurrentFnName", ")", ".", "c_str", "(", ")", ";", "const", "Section", "*", "fPDataSection", "=", "TAI", "->", "getNamedSection", "(", "SectionName", ",", "SectionFlags", "::", "Writeable", ")", ";", "SwitchToSection", "(", "fPDataSection", ")", ";", "O", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnName", ")", "<<", "<STR_LIT>", ";", "const", "Type", "*", "RetType", "=", "F", "->", "getReturnType", "(", ")", ";", "unsigned", "RetSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "RetType", "->", "getTypeID", "(", ")", "!=", "Type", "::", "VoidTyID", ")", "RetSize", "=", "TD", "->", "getTypeAllocSize", "(", "RetType", ")", ";"], "File": "PIC16AsmPrinter2", "Func": "EmitFunctionFrame", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11626, "Length": 112, "Cover_Rate": 0.41947565543071164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm256_set_epi16", "(", "__q00", ",", "__q01", ",", "__q02", ",", "__q03", ",", "__q04", ",", "__q05", ",", "__q06", ",", "__q07", ",", "__q08", ",", "__q09", ",", "__q10", ",", "__q11", ",", "__q12", ",", "__q13", ",", "__q14", ",", "__q15", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_setr_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11627, "Length": 37, "Cover_Rate": 0.36633663366336633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "G", ".", "Blocks", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter1", "Func": "size", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11628, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{"], "ground_truth": ["SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerRETURNADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11629, "Length": 91, "Cover_Rate": 0.4690721649484536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PredicationCode", "=", "CC", ";", "}", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "IMod", "!=", "~", "<NUM_LIT>", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "return", "Mnemonic", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "SplitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11630, "Length": 185, "Cover_Rate": 0.3641732283464567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "LP64", "=", "TM", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "Ins", ";", "unsigned", "CRBitSpillDistance", "=", "<NUM_LIT>", ";", "for", "(", "Ins", "=", "MI", ";", "Ins", "!=", "MBB", ".", "rend", "(", ")", ";", "Ins", "++", ")", "{", "if", "(", "Ins", "->", "modifiesRegister", "(", "SrcReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "CRBitSpillDistance", "==", "MaxCRBitSpillDist", ")", "{", "Ins", "=", "MI", ";", "break", ";", "}", "if", "(", "!", "Ins", "->", "isDebugInstr", "(", ")", ")", "CRBitSpillDistance", "++", ";", "}", "if", "(", "Ins", "==", "MBB", ".", "rend", "(", ")", ")", "Ins", "=", "MI", ";"], "ground_truth": ["switch", "(", "Ins", "->", "getOpcode", "(", ")", ")", "{"], "File": "PPCRegisterInfo59", "Func": "lowerCRBitSpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11631, "Length": 157, "Cover_Rate": 0.3115079365079365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isLateSourceInstr", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "getType", "(", "MI", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "isLateSourceInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11632, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "isUImm6", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11633, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RC", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "||", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpCode", "=", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SelectPred", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "SubIdx", ";", "bool", "SwapOps", ";", "switch", "(", "SelectPred", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "true", ";", "break", ";", "}"], "ground_truth": ["unsigned", "FirstReg", "=", "SwapOps", "?", "FalseReg", ":", "TrueReg", ",", "SecondReg", "=", "SwapOps", "?", "TrueReg", ":", "FalseReg", ";"], "File": "PPCInstrInfo132", "Func": "insertSelect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11634, "Length": 194, "Cover_Rate": 0.40501043841336115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";", "LLVMInitialize<ISA_LIT>AsmLexer", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser13", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11635, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameIdxReg1", "=", "RPI", ".", "FrameIdx", ";", "unsigned", "FrameIdxReg2", "=", "RPI", ".", "FrameIdx", "+", "<NUM_LIT>", ";", "if", "(", "NeedsWinCFI", "&&", "RPI", ".", "isPaired", "(", ")", ")", "{", "std", "::", "swap", "(", "Reg1", ",", "Reg2", ")", ";", "std", "::", "swap", "(", "FrameIdxReg1", ",", "FrameIdxReg2", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ")", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "{", "MIB", ".", "addReg", "(", "Reg2", ",", "getDefRegState", "(", "true", ")", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdxReg2", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg1", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RPI", ".", "Offset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdxReg1", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Alignment", ")", ")", ";", "if", "(", "NeedsWinCFI", ")", "InsertSEH", "(", "MIB", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", ";", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "reverse", "(", "RegPairs", ")", ")", "if", "(", "RPI", ".", "isScalable", "(", ")", ")", "EmitMI", "(", "RPI", ")", ";", "if", "(", "ReverseCSRRestoreSeq", ")", "{", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "reverse", "(", "RegPairs", ")", ")", "if", "(", "!", "RPI", ".", "isScalable", "(", ")", ")", "EmitMI", "(", "RPI", ")", ";", "}", "else", "if", "(", "homogeneousPrologEpilog", "(", "MF", ",", "&", "MBB", ")", ")", "{", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "auto", "&", "RPI", ":", "RegPairs", ")", "{", "MIB", ".", "addReg", "(", "RPI", ".", "Reg1", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "RPI", ".", "Reg2", ",", "RegState", "::", "Define", ")", ";", "}", "return", "true", ";", "}", "else", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "RegPairs", ")", "if", "(", "!", "RPI", ".", "isScalable", "(", ")", ")", "EmitMI", "(", "RPI", ")", ";"], "ground_truth": ["if", "(", "NeedShadowCallStackProlog", ")", "{"], "File": "AArch64FrameLowering (2)1", "Func": "restoreCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11636, "Length": 353, "Cover_Rate": 0.4396014943960149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "Ctx", "(", "ctx", ")", "{", "(", "void", ")", "Ctx", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCCodeEmitter32", "Func": "WebAssemblyMCCodeEmitter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11637, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "default", ":", "return", "false", ";", "}", "EVT", "RT", "=", "R", ".", "getValueType", "(", ")", ";", "if", "(", "RT", "==", "<STR_LIT>", ")", "return", "true", ";", "assert", "(", "RT", "==", "<STR_LIT>", ")", ";", "const", "SDLoc", "&", "dl", "(", "N", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "R", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "R", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ";"], "ground_truth": ["SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "File": "HexagonISelDAGToDAG12", "Func": "DetectUseSxtw", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11638, "Length": 103, "Cover_Rate": 0.3366013071895425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>TargetLowering", "::", "emitPINSERT", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "unsigned", "dst_pos", "=", "<NUM_LIT>", ";", "const", "unsigned", "src_pos", "=", "<NUM_LIT>", ";", "const", "unsigned", "imm2_pos", "=", "<NUM_LIT>", ";", "const", "unsigned", "imm3_pos", "=", "<NUM_LIT>", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "dst_pos", ")", ".", "isReg", "(", ")", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "src_pos", ")", ".", "isReg", "(", ")", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "imm2_pos", ")", ".", "isImm", "(", ")", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "imm3_pos", ")", ".", "isImm", "(", ")", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "BB", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "n", "=", "MI", ".", "getOperand", "(", "imm2_pos", ")", ".", "getImm", "(", ")", ";", "int", "shift_imm", "=", "MI", ".", "getOperand", "(", "imm3_pos", ")", ".", "getImm", "(", ")", ";", "unsigned", "int", "l_pos", ",", "r_pos", ";", "if", "(", "!", "RI5CY_bitIntervalExtraction", "(", "n", ",", "&", "l_pos", ",", "&", "r_pos", ",", "true", ")", "||", "r_pos", "!=", "<NUM_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";", "}", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "l_pos", ")", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "shift_imm", ")", ")", ";", "unsigned", "opcode", "=", "<STR_LIT>", ";", "MachineInstrBuilder", "pinsertMI", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "opcode", ")", ")", ";", "pinsertMI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "pinsertMI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "dst_pos", ")", ")", ";", "pinsertMI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "src_pos", ")", ")", ";", "pinsertMI", ".", "addImm", "(", "l_pos", ")", ";", "pinsertMI", ".", "addImm", "(", "shift_imm", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "RISCVISelLowering75", "Func": "emitPINSERT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11639, "Length": 305, "Cover_Rate": 0.9902597402597403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "VecNumElts", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "int", "SubVecNumElts", "=", "SubVecVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "VecNumElts", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecNumElts", ";", "++", "i", ")", "Mask", "[", "i", "]", "=", "i", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "SubVecNumElts", ";", "++", "i", ")", "Mask", "[", "i", "+", "IdxVal", "]", "=", "i", "+", "ExtIdxVal", "+", "VecNumElts", ";", "return", "DAG", ".", "getVectorShuffle", "(", "OpVT", ",", "dl", ",", "Vec", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ")", ";", "}", "}", "if", "(", "(", "IdxVal", "==", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", "&&", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "==", "SubVecVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", "{", "auto", "*", "Idx2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Idx2", "&&", "Idx2", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "SubVec2", "=", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "FirstLd", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "peekThroughBitcasts", "(", "SubVec2", ")", ")", ")", "{", "bool", "Fast", ";", "unsigned", "Alignment", "=", "FirstLd", "->", "getAlignment", "(", ")", ";", "unsigned", "AS", "=", "FirstLd", "->", "getAddressSpace", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "*", "TLI", "=", "Subtarget", ".", "getTargetLowering", "(", ")", ";", "if", "(", "TLI", "->", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "OpVT", ",", "AS", ",", "Alignment", ",", "&", "Fast", ")", "&&", "Fast", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SubVec2", ",", "SubVec", "}", ";", "if", "(", "SDValue", "Ld", "=", "EltsFromConsecutiveLoads", "(", "OpVT", ",", "Ops", ",", "dl", ",", "DAG", ",", "Subtarget", ",", "false", ")", ")", "return", "Ld", ";"], "ground_truth": ["}"], "File": "X86ISelLowering152", "Func": "combineInsertSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11640, "Length": 294, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "EC", "=", "elideCopies", "(", "SPRMI", ")", ";", "if", "(", "EC", "&&", "EC", "->", "isCopy", "(", ")", "&&", "EC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<STR_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "SPRMI", ")", ";", "unsigned", "FullReg", "=", "SPRMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "MRI", "->", "getRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "TRC", "->", "hasSuperClassEq", "(", "MRI", "->", "getRegClass", "(", "FullReg", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "PrintReg", "(", "FullReg", ")", "<<", "<STR_LIT>", ")", ";", "eraseInstrWithNoUses", "(", "MI", ")", ";", "return", "FullReg", ";", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "return", "optimizeAllLanesPattern", "(", "MI", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isRegSequence", "(", ")", "&&", "usesRegClass", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "<STR_LIT>", ")", ")", "{", "unsigned", "NumImplicit", "=", "<NUM_LIT>", ",", "NumTotal", "=", "<NUM_LIT>", ";", "unsigned", "NonImplicitReg", "=", "~", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "continue", ";", "++", "NumTotal", ";"], "ground_truth": ["unsigned", "OpReg", "=", "MI", "->", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";"], "File": "A15SDOptimizer (2)1", "Func": "optimizeSDPattern", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11641, "Length": 255, "Cover_Rate": 0.4961089494163424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "->", "addMutation", "(", "createCopyConstrainDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "PPCTargetMachine68", "Func": "createPPCMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11642, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "any_offset_symbol_operand", "(", "sym", ",", "mode", ")", ")", "addend", "=", "<NUM_LIT>", ";", "else", "if", "(", "aligned_offset_symbol_operand", "(", "sym", ",", "mode", ")", ")", "{", "HOST_WIDE_INT", "addend_lo", ",", "addend_hi", ";", "addend_lo", "=", "(", "(", "addend", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "addend_hi", "=", "addend", "-", "addend_lo", ";", "if", "(", "addend_lo", "!=", "<NUM_LIT>", ")", "{", "op1", "=", "plus_constant", "(", "sym", ",", "addend_hi", ")", ";", "addend", "=", "addend_lo", ";", "}", "else", "addend", "=", "<NUM_LIT>", ";", "}", "else", "op1", "=", "sym", ";", "if", "(", "reload_completed", ")", "{", "gcc_assert", "(", "addend", "==", "<NUM_LIT>", ")", ";", "if", "(", "ia64_expand_load_address", "(", "op0", ",", "op1", ")", ")", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "ia643", "Func": "ia64_expand_move", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11643, "Length": 106, "Cover_Rate": 0.3063583815028902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "msize", "<=", "<NUM_LIT>", ")", "base_off", "+=", "msize", ";", "if", "(", "base_off", ">=", "<NUM_LIT>", ")", "{", "base_off", "=", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "base_off", "-=", "(", "(", "(", "base_off", "%", "msize", ")", "-", "(", "off_val_1", "%", "msize", ")", ")", "+", "msize", ")", "%", "msize", ";", "}", "if", "(", "base_off", "<=", "-", "<NUM_LIT>", ")", "{", "base_off", "=", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "base_off", "+=", "(", "(", "(", "base_off", "%", "msize", ")", "-", "(", "off_val_1", "%", "msize", ")", ")", "+", "msize", ")", "%", "msize", ";", "}", "new_off_1", "=", "off_val_1", "-", "base_off", ";", "new_off_3", "=", "off_val_3", "-", "base_off", ";", "if", "(", "new_off_1", ">", "stp_off_upper_limit", "||", "new_off_1", "<", "stp_off_lower_limit", "||", "new_off_3", ">", "stp_off_upper_limit", "||", "new_off_3", "<", "stp_off_lower_limit", ")", "return", "false", ";", "replace_equiv_address_nv", "(", "mem_1", ",", "plus_constant", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "new_off_1", ")", ",", "true", ")", ";", "replace_equiv_address_nv", "(", "mem_2", ",", "plus_constant", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "new_off_1", "+", "msize", ")", ",", "true", ")", ";", "replace_equiv_address_nv", "(", "mem_3", ",", "plus_constant", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "new_off_3", ")", ",", "true", ")", ";", "replace_equiv_address_nv", "(", "mem_4", ",", "plus_constant", "(", "Pmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "new_off_3", "+", "msize", ")", ",", "true", ")", ";", "if", "(", "!", "aarch64_mem_pair_operand", "(", "mem_1", ",", "mode", ")", "||", "!", "aarch64_mem_pair_operand", "(", "mem_3", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "code", "==", "ZERO_EXTEND", ")", "{", "mem_1", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "mem_1", ")", ";", "mem_2", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "mem_2", ")", ";", "mem_3", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "mem_3", ")", ";", "mem_4", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "mem_4", ")", ";", "}", "else", "if", "(", "code", "==", "SIGN_EXTEND", ")", "{", "mem_1", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "mem_1", ")", ";", "mem_2", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "mem_2", ")", ";", "mem_3", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "mem_3", ")", ";", "mem_4", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "mem_4", ")", ";", "}", "if", "(", "load", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "temp_operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_1", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_2", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_3", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_4", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "mem_1", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_2", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_3", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_4", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_operands", "[", "<NUM_LIT>", "]", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "plus_constant", "(", "DImode", ",", "base", ",", "base_off", ")", ")", ")", ";"], "ground_truth": ["t1", "=", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "aarch641", "Func": "aarch64_gen_adjusted_ldpstp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11644, "Length": 488, "Cover_Rate": 0.5422222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "=", "INTVAL", "(", "constant", ")", ";", "if", "(", "USE_MOVQ", "(", "i", ")", ")", "return", "MOVQ", ";", "if", "(", "!", "TARGET_COLDFIRE", ")", "{", "if", "(", "USE_MOVQ", "(", "i", "^", "<NUM_LIT>", ")", ")", "return", "NOTB", ";", "if", "(", "USE_MOVQ", "(", "i", "^", "<NUM_LIT>", ")", ")", "return", "NOTW", ";", "if", "(", "i", "==", "-", "<NUM_LIT>", ")", "return", "NEGW", ";", "}", "u", "=", "i", ";", "if", "(", "USE_MOVQ", "(", "(", "u", ">>", "<NUM_LIT>", ")", "|", "(", "u", "<<", "<NUM_LIT>", ")", ")", ")", "return", "SWAP", ";", "if", "(", "TARGET_CFV4", ")", "{", "if", "(", "i", ">=", "<NUM_LIT>", "&&", "i", "<=", "<NUM_LIT>", ")", "return", "MVZ", ";", "if", "(", "i", ">=", "-", "<NUM_LIT>", "&&", "i", "<=", "<NUM_LIT>", ")", "return", "MVS", ";"], "ground_truth": ["}"], "File": "m68k3", "Func": "const_method", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11645, "Length": 115, "Cover_Rate": 0.8646616541353384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Name", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "EqualEqual", ":", "case", "AsmToken", "::", "ExclaimEqual", ":", "case", "AsmToken", "::", "GreaterEqual", ":", "case", "AsmToken", "::", "GreaterGreater", ":", "case", "AsmToken", "::", "LessEqual", ":", "case", "AsmToken", "::", "LessLess", ":", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "S", ")", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "S", ")", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "BPFAsmParser11", "Func": "parseOperandAsOperator", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11646, "Length": 130, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "goto", "default_case", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "C", "->", "getAPIntValue", "(", ")", ".", "isAllOnesValue", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "bool", "NonFlagUse", "=", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "unsigned", "UOpNo", "=", "UI", ".", "getOperandNo", "(", ")", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "User", "->", "hasOneUse", "(", ")", ")", "{", "UOpNo", "=", "User", "->", "use_begin", "(", ")", ".", "getOperandNo", "(", ")", ";", "User", "=", "*", "User", "->", "use_begin", "(", ")", ";", "}", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "UOpNo", "!=", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["NonFlagUse", "=", "true", ";"], "File": "X86ISelLowering170", "Func": "EmitTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11647, "Length": 292, "Cover_Rate": 0.3556638246041413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodetGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodetGPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11648, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemNegImm8OffsetOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addMemImm8OffsetOperands", "(", "Inst", ",", "N", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addMemNegImm8OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11649, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Zero64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcFormatLo", ")", ".", "addImm", "(", "RsrcDataFormat", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrcFormatHi", ")", ".", "addImm", "(", "RsrcDataFormat", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewSRsrc", ")", ".", "addReg", "(", "Zero64", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SRsrcFormatLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SRsrcFormatHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "return", "std", "::", "make_tuple", "(", "RsrcPtr", ",", "NewSRsrc", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo131", "Func": "extractRsrcPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11650, "Length": 148, "Cover_Rate": 0.4805194805194805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVar", ")", "{", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "GVar", "=", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GA", "->", "resolveAliasedGlobal", "(", ")", ")", ";", "}", "if", "(", "!", "GVar", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "}", "const", "Type", "*", "Ty", "=", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Ty", "->", "isSized", "(", ")", "||", "isZeroLengthArray", "(", "Ty", ")", ")", "{"], "File": "XCoreISelLowering56", "Func": "LowerGlobalTLSAddress", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11651, "Length": 104, "Cover_Rate": 0.39543726235741444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Immediate", ",", "Context", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "(", "Op", ")", ";"], "File": "HexagonAsmParser", "Func": "CreateImm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11652, "Length": 43, "Cover_Rate": 0.6231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "align", "=", "<NUM_LIT>", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "align", "=", "<NUM_LIT>", "<<", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "<NUM_LIT>", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "<NUM_LIT>", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11653, "Length": 329, "Cover_Rate": 0.6673427991886409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPUName", "=", "std", "::", "string", "(", "CPU", ")", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "Is64Bit", ")", "{", "XLenVT", "=", "<STR_LIT>", ";", "XLen", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["TargetABI", "=", "<STR_LIT>", "(", "TT", ",", "getFeatureBits", "(", ")", ",", "ABIName", ")", ";"], "File": "RISCVSubtarget17", "Func": "initializeSubtargetDependencies", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11654, "Length": 62, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "TARGET_FPU_SINGLE", "!=", "<NUM_LIT>", ")", "^", "(", "n", ")", "?", "FP_MODE_SINGLE", ":", "FP_MODE_DOUBLE", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_mode_priority", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11655, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "selectMUBUFOffsetImpl", "(", "Root", ",", "RSrcReg", ",", "SOffset", ",", "Offset", ")", ")", "return", "{", "}", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "RSrcReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "ground_truth": ["if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectMUBUFOffsetAtomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11656, "Length": 59, "Cover_Rate": 0.5086206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<STR_LIT>", "(", "SDValue", "AVL", ")", "const", "{", "if", "(", "isLegalAVL", "(", "AVL", ")", ")", "return", "AVL", ";"], "ground_truth": ["return", "getNode", "(", "<STR_LIT>", ",", "AVL", ".", "getValueType", "(", ")", ",", "AVL", ")", ";"], "File": "VECustomDAG1", "Func": "annotateLegalAVL", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11657, "Length": 32, "Cover_Rate": 0.8648648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitWidth", "=", "N1", ".", "getValueSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "Log2_32", "(", "BitWidth", ")", ")", ";", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "SimplifyDemandedBits", "(", "N1", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "combineBT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11658, "Length": 74, "Cover_Rate": 0.7047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "BPFISelDAGToDAG", "Func": "SelectAddr", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11659, "Length": 106, "Cover_Rate": 0.452991452991453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printUImm4Offset", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printUImm4Offset", "(", "MI", ",", "OpNum", ",", "Scale", ",", "O", ")", ";"], "File": "XtensaInstPrinter", "Func": "printUImm4Offset", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11660, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "bool", "Is64", "=", "Size", "==", "<NUM_LIT>", ";", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "return", "false", ";", "Optional", "<", "ValueAndVReg", ">", "Arg", "=", "getIConstantVRegValWithLookThrough", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "Arg", ".", "hasValue", "(", ")", ")", "{", "const", "int64_t", "Value", "=", "Arg", ".", "getValue", "(", ")", ".", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["unsigned", "Opcode", "=", "Is64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AMDGPUInstructionSelector10", "Func": "selectBallot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11661, "Length": 114, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_f64", "(", "float64_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float64x2_t", ")", "{", "__a", ",", "__a", "}", ";"], "File": "arm", "Func": "neon2_vdupq_n_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11662, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "isPositionIndependent", "(", ")", "const", "{", "return", "TM", ".", "isPositionIndependent", "(", ")", ";"], "ground_truth": ["}"], "File": "M680x0Subtarget", "Func": "isPositionIndependent", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11663, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", ".", "setDesc", "(", "get", "(", "NewOpc", ")", ")", ";", "Inst", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addImplicitDefUseOperands", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ";", "MRI", ".", "replaceRegWith", "(", "OldDstReg", ",", "ResultReg", ")", ";", "legalizeOperands", "(", "Inst", ",", "MDT", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInstrInfo111", "Func": "moveScalarAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11664, "Length": 69, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>AsmParser", "::", "matchRegisterName", "(", "StringRef", "Name", ",", "bool", "is64BitReg", ")", "{", "int", "CC", ";"], "ground_truth": ["CC", "=", "matchCPURegisterName", "(", "Name", ")", ";"], "File": "MipsAsmParser16", "Func": "matchRegisterName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11665, "Length": 22, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", ")", ",", "TheTarget", "(", "T", ")", ",", "IsLittleEndian", "(", "StringRef", "(", "TheTarget", ".", "getName", "(", ")", ")", "==", "<STR_LIT>", ")", ",", "Is64Bit", "(", "StringRef", "(", "TheTarget", ".", "getName", "(", ")", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SparcAsmBackend1", "Func": "SparcAsmBackend", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11666, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_rangess128_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__C", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin4", "Func": "_mm_range_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11667, "Length": 22, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmPrinter1", "Func": "LLVMInitializeHexagonAsmPrinter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11668, "Length": 19, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallLowering", "::", "<ISA_LIT>CallLowering", "(", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", ":", "CallLowering", "(", "&", "TLI", ")", "{"], "ground_truth": ["}"], "File": "PPCCallLowering", "Func": "PPCCallLowering", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11669, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "off4", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "File": "TriCoreDisassembler", "Func": "DecodeSROInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11670, "Length": 58, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "SatWidth", "==", "<NUM_LIT>", "&&", "!", "IsSigned", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "TmpVT", "=", "<STR_LIT>", ";", "TmpWidth", "=", "<NUM_LIT>", ";", "}", "if", "(", "SatWidth", "<", "TmpWidth", ")", "FpToIntOpcode", "=", "<STR_LIT>", ";", "APInt", "MinInt", ",", "MaxInt", ";", "if", "(", "IsSigned", ")", "{", "MinInt", "=", "APInt", "::", "getSignedMinValue", "(", "SatWidth", ")", ".", "sext", "(", "DstWidth", ")", ";", "MaxInt", "=", "APInt", "::", "getSignedMaxValue", "(", "SatWidth", ")", ".", "sext", "(", "DstWidth", ")", ";", "}", "else", "{", "MinInt", "=", "APInt", "::", "getMinValue", "(", "SatWidth", ")", ".", "zext", "(", "DstWidth", ")", ";", "MaxInt", "=", "APInt", "::", "getMaxValue", "(", "SatWidth", ")", ".", "zext", "(", "DstWidth", ")", ";", "}", "APFloat", "MinFloat", "(", "DAG", ".", "EVTToAPFloatSemantics", "(", "SrcVT", ")", ")", ";", "APFloat", "MaxFloat", "(", "DAG", ".", "EVTToAPFloatSemantics", "(", "SrcVT", ")", ")", ";", "APFloat", "::", "opStatus", "MinStatus", "=", "MinFloat", ".", "convertFromAPInt", "(", "MinInt", ",", "IsSigned", ",", "APFloat", "::", "rmTowardZero", ")", ";", "APFloat", "::", "opStatus", "MaxStatus", "=", "MaxFloat", ".", "convertFromAPInt", "(", "MaxInt", ",", "IsSigned", ",", "APFloat", "::", "rmTowardZero", ")", ";", "bool", "AreExactFloatBounds", "=", "!", "(", "MinStatus", "&", "APFloat", "::", "opStatus", "::", "opInexact", ")", "&&", "!", "(", "MaxStatus", "&", "APFloat", "::", "opStatus", "::", "opInexact", ")", ";", "SDValue", "MinFloatNode", "=", "DAG", ".", "getConstantFP", "(", "MinFloat", ",", "dl", ",", "SrcVT", ")", ";", "SDValue", "MaxFloatNode", "=", "DAG", ".", "getConstantFP", "(", "MaxFloat", ",", "dl", ",", "SrcVT", ")", ";", "if", "(", "AreExactFloatBounds", ")", "{", "if", "(", "DstVT", "!=", "TmpVT", ")", "{", "SDValue", "MinClamped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "MinFloatNode", ",", "Src", ")", ";", "SDValue", "BothClamped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "MaxFloatNode", ",", "MinClamped", ")", ";", "SDValue", "FpToInt", "=", "DAG", ".", "getNode", "(", "FpToIntOpcode", ",", "dl", ",", "TmpVT", ",", "BothClamped", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "FpToInt", ")", ";", "}", "SDValue", "MinClamped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "Src", ",", "MinFloatNode", ")", ";", "SDValue", "BothClamped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "MinClamped", ",", "MaxFloatNode", ")", ";", "SDValue", "FpToInt", "=", "DAG", ".", "getNode", "(", "FpToIntOpcode", ",", "dl", ",", "DstVT", ",", "BothClamped", ")", ";", "if", "(", "!", "IsSigned", ")", "{", "return", "FpToInt", ";", "}", "SDValue", "ZeroInt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DstVT", ")", ";", "return", "DAG", ".", "getSelectCC", "(", "dl", ",", "Src", ",", "Src", ",", "ZeroInt", ",", "FpToInt", ",", "<STR_LIT>", "::", "SETUO", ")", ";", "}", "SDValue", "MinIntNode", "=", "DAG", ".", "getConstant", "(", "MinInt", ",", "dl", ",", "DstVT", ")", ";", "SDValue", "MaxIntNode", "=", "DAG", ".", "getConstant", "(", "MaxInt", ",", "dl", ",", "DstVT", ")", ";", "SDValue", "FpToInt", "=", "DAG", ".", "getNode", "(", "FpToIntOpcode", ",", "dl", ",", "TmpVT", ",", "Src", ")", ";", "if", "(", "DstVT", "!=", "TmpVT", ")", "{", "FpToInt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "FpToInt", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering104", "Func": "LowerFP_TO_INT_SAT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11671, "Length": 460, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", ";", "assert", "(", "Val", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "Type", "*", "ScalarType", "=", "Val", "->", "getScalarType", "(", ")", ";", "if", "(", "Index", "!=", "-", "<NUM_LIT>", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Val", ")", ";", "if", "(", "!", "LT", ".", "second", ".", "isVector", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Width", "=", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ";", "Index", "=", "Index", "%", "Width", ";"], "ground_truth": ["if", "(", "ScalarType", "->", "isFloatingPointTy", "(", ")", "&&", "Index", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo120", "Func": "getVectorInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11672, "Length": 97, "Cover_Rate": 0.36466165413533835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "matchAddressRecursively", "(", "SDValue", "N", ",", "<ISA_LIT>ISelAddressMode", "&", "AM", ",", "unsigned", "Depth", ")", "{"], "ground_truth": ["SDLoc", "dl", "(", "N", ")", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "matchAddressRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11673, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_movsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__builtin_ia32_cmpnltsd", "(", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__A", ")", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cmpngt_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11674, "Length": 29, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressingMode", "AM", "(", "<STR_LIT>", ",", "DR", ")", ";", "if", "(", "!", "selectAddress", "(", "Addr", ",", "AM", ")", "||", "AM", ".", "Index", ".", "getNode", "(", ")", ")", "return", "false", ";", "getAddressOperands", "(", "AM", ",", "Addr", ".", "getValueType", "(", ")", ",", "Base", ",", "Disp", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZISelDAGToDAG (2)", "Func": "selectMVIAddr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11675, "Length": 47, "Cover_Rate": 0.6438356164383562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "AMDGPUCFGStructurizer", "::", "clone", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "*", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", "=", "Func", "->", "CreateMachineBasicBlock", "(", ")", ";", "Func", "->", "push_back", "(", "NewMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineInstr", "*", "MI", "=", "Func", "->", "CloneMachineInstr", "(", "It", ")", ";", "NewMBB", "->", "push_back", "(", "MI", ")", ";", "}", "return", "NewMBB", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer1", "Func": "clone", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11676, "Length": 90, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "<ISA_LIT>CreateInstSelector", "(", "*", "this", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "TMS320C64XTargetMachine", "Func": "addInstSelector", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11677, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerJumpTable", "(", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSMUL_LOHI", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerUMUL_LOHI", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";"], "File": "SystemZISelLowering19", "Func": "LowerOperation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11678, "Length": 349, "Cover_Rate": 0.6856581532416502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "rvexTargetMachine", "Func": "getFrameLowering", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11679, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "emit_move_insn", "(", "reg", ",", "mem", ")", ";"], "ground_truth": ["return", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "cfa_restores", ")", ";"], "File": "or1k", "Func": "or1k_restore_reg", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11680, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "in_section", "=", "NULL", ";", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "assemble_name", "(", "stream", ",", "funname", ")", ";", "fputs", "(", "<STR_LIT>", ",", "stream", ")", ";", "ASM_OUTPUT_LABEL", "(", "stream", ",", "funname", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "assemble_name", "(", "stream", ",", "funname", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "alpha_procedure_type", "==", "PT_STACK", "?", "<STR_LIT>", ":", "alpha_procedure_type", "==", "PT_REGISTER", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "cfun", "->", "machine", "->", "links", ")", "{"], "File": "alpha", "Func": "alpha_write_linkage", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11681, "Length": 76, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Opc", "=", "isSub", "?", "getSUBriOpcode", "(", "Is64BitStackPtr", ",", "Offset", ")", ":", "getADDriOpcode", "(", "Is64BitStackPtr", ",", "Offset", ")", ";", "uint64_t", "Chunk", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "while", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "Chunk", ")", "{", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "isSub", "&&", "!", "isEAXLiveIn", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ")", "Reg", "=", "(", "unsigned", ")", "(", "Is64BitTarget", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "Reg", "=", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64BitTarget", ")", ";", "if", "(", "Reg", ")", "{", "Opc", "=", "Is64BitTarget", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ";", "Opc", "=", "isSub", "?", "getSUBrrOpcode", "(", "Is64BitTarget", ")", ":", "getADDrrOpcode", "(", "Is64BitTarget", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "continue", ";", "}", "}", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";", "if", "(", "ThisVal", "==", "(", "Is64BitTarget", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "unsigned", "Reg", "=", "isSub", "?", "(", "unsigned", ")", "(", "Is64BitTarget", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64BitTarget", ")", ";", "if", "(", "Reg", ")", "{", "Opc", "=", "isSub", "?", "(", "Is64BitTarget", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "Is64BitTarget", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "!", "isSub", ")", "|", "getUndefRegState", "(", "isSub", ")", ")", ";"], "File": "X86FrameLowering65", "Func": "emitSPUpdate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11682, "Length": 314, "Cover_Rate": 0.5869158878504673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PALMetadata", "::", "setNumUsedAgprs", "(", "CallingConv", "::", "ID", "CC", ",", "unsigned", "Val", ")", "{", "getHwStage", "(", "CC", ")", "[", "<STR_LIT>", "]", "=", "Val", ";"], "ground_truth": ["}"], "File": "AMDGPUPALMetadata3", "Func": "setNumUsedAgprs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11683, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "!", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "auto", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "SPAllowed", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Opnd0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantPoolSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "GlobalAddressSDNode", ">", "(", "Opnd0", ")", "||", "isa", "<", "JumpTableSDNode", ">", "(", "Opnd0", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Opnd0", ";", "return", "true", ";", "}", "}", "}", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Mips16ISelDAGToDAG17", "Func": "selectAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11684, "Length": 324, "Cover_Rate": 0.7641509433962265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Hi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "}", "if", "(", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "&&", "DstVT", ".", "isVector", "(", ")", ")", "return", "Lower512IntUnary", "(", "Op", ",", "DAG", ")", ";", "if", "(", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "&&", "DstVT", ".", "isScalarInteger", "(", ")", ")", "{", "assert", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "SExtVT", "=", "SrcVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSExtOrTrunc", "(", "Src", ",", "DL", ",", "SExtVT", ")", ";", "V", "=", "getPMOVMSKB", "(", "DL", ",", "V", ",", "DAG", ",", "Subtarget", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "V", ",", "DL", ",", "DstVT", ")", ";", "}", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "NumElts", ";", "MVT", "SVT", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "{", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "SVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SVT", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ")", ";", "}", "else", "{", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ")", ";", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ")", ";", "NumElts", "=", "<NUM_LIT>", ";", "SVT", "=", "<STR_LIT>", ";", "}", "Elts", ".", "append", "(", "NumElts", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ";", "EVT", "NewVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumElts", "*", "<NUM_LIT>", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "dl", ",", "Elts", ")", ";", "SDValue", "ToV2F64", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "BV", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ToV2F64", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "Subtarget", ".", "hasMMX", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "DstVT", "==", "<STR_LIT>", "||", "(", "DstVT", ".", "isVector", "(", ")", "&&", "DstVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", ".", "isVector", "(", ")", ")", "return", "Op", ";"], "File": "X86ISelLowering102", "Func": "LowerBITCAST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11685, "Length": 506, "Cover_Rate": 0.6657894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "start", "&=", "<NUM_LIT>", ";", "if", "(", "start", ">=", "prec", "||", "len", "==", "<NUM_LIT>", ")", "res", "=", "<NUM_LIT>", ";", "else", "if", "(", "!", "tree_fits_uhwi_p", "(", "args", "[", "<NUM_LIT>", "]", ")", ")", "break", ";", "else", "res", "=", "tree_to_uhwi", "(", "args", "[", "<NUM_LIT>", "]", ")", ">>", "start", ";", "if", "(", "len", ">", "prec", ")", "len", "=", "prec", ";", "if", "(", "len", "<", "HOST_BITS_PER_WIDE_INT", ")", "res", "&=", "(", "HOST_WIDE_INT_1U", "<<", "len", ")", "-", "<NUM_LIT>", ";", "return", "build_int_cstu", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ",", "res", ")", ";", "}", "break", ";", "case", "IX86_BUILTIN_BZHI32", ":", "case", "IX86_BUILTIN_BZHI64", ":", "gcc_assert", "(", "n_args", "==", "<NUM_LIT>", ")", ";", "if", "(", "tree_fits_uhwi_p", "(", "args", "[", "<NUM_LIT>", "]", ")", ")", "{", "unsigned", "int", "idx", "=", "tree_to_uhwi", "(", "args", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ";", "if", "(", "idx", ">=", "TYPE_PRECISION", "(", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "args", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", "args", "[", "<NUM_LIT>", "]", ")", ")", "break", ";", "unsigned", "HOST_WIDE_INT", "res", "=", "tree_to_uhwi", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "res", "&=", "~", "(", "HOST_WIDE_INT_M1U", "<<", "idx", ")", ";", "return", "build_int_cstu", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ",", "res", ")", ";", "}", "break", ";", "case", "IX86_BUILTIN_PDEP32", ":", "case", "IX86_BUILTIN_PDEP64", ":", "gcc_assert", "(", "n_args", "==", "<NUM_LIT>", ")", ";", "if", "(", "tree_fits_uhwi_p", "(", "args", "[", "<NUM_LIT>", "]", ")", "&&", "tree_fits_uhwi_p", "(", "args", "[", "<NUM_LIT>", "]", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "src", "=", "tree_to_uhwi", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "tree_to_uhwi", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "HOST_WIDE_INT", "res", "=", "<NUM_LIT>", ";", "unsigned", "HOST_WIDE_INT", "m", ",", "k", "=", "<NUM_LIT>", ";", "for", "(", "m", "=", "<NUM_LIT>", ";", "m", ";", "m", "<<=", "<NUM_LIT>", ")", "if", "(", "(", "mask", "&", "m", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "(", "src", "&", "k", ")", "!=", "<NUM_LIT>", ")", "res", "|=", "m", ";", "k", "<<=", "<NUM_LIT>", ";", "}", "return", "build_int_cstu", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ",", "res", ")", ";", "}", "break", ";", "case", "IX86_BUILTIN_PEXT32", ":", "case", "IX86_BUILTIN_PEXT64", ":", "gcc_assert", "(", "n_args", "==", "<NUM_LIT>", ")", ";", "if", "(", "tree_fits_uhwi_p", "(", "args", "[", "<NUM_LIT>", "]", ")", "&&", "tree_fits_uhwi_p", "(", "args", "[", "<NUM_LIT>", "]", ")", ")", "{", "unsigned", "HOST_WIDE_INT", "src", "=", "tree_to_uhwi", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "tree_to_uhwi", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "HOST_WIDE_INT", "res", "=", "<NUM_LIT>", ";", "unsigned", "HOST_WIDE_INT", "m", ",", "k", "=", "<NUM_LIT>", ";", "for", "(", "m", "=", "<NUM_LIT>", ";", "m", ";", "m", "<<=", "<NUM_LIT>", ")", "if", "(", "(", "mask", "&", "m", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "(", "src", "&", "m", ")", "!=", "<NUM_LIT>", ")", "res", "|=", "k", ";", "k", "<<=", "<NUM_LIT>", ";", "}", "return", "build_int_cstu", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", ",", "res", ")", ";"], "ground_truth": ["}"], "File": "i3866", "Func": "ix86_fold_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11686, "Length": 454, "Cover_Rate": 0.48452508004268946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "<NUM_LIT>", ";", "regno", "--", ">", "<NUM_LIT>", ";", ")", "if", "(", "!", "SSE_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ")", ")", "{", "insn", "=", "emit_insn", "(", "gen_push", "(", "gen_rtx_REG", "(", "word_mode", ",", "regno", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_emit_save_regs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11687, "Length": 54, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>BitcodeWriter", "::", "getEncodedUnaryOpcode", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "FNeg", ":", "return", "bitc", "::", "UNOP_FNEG", ";", "}"], "ground_truth": ["}"], "File": "DXILBitcodeWriter", "Func": "getEncodedUnaryOpcode", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11688, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "auto", "*", "FuncTy", "=", "dyn_cast", "<", "FunctionType", ">", "(", "Global", "->", "getValueType", "(", ")", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "Function", "&", "CurrentFunc", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "<STR_LIT>", "iPTR", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", "::", "I64", ":", "<STR_LIT>", "::", "I32", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ResultMVTs", ";", "ComputeLegalValueVTs", "(", "CurrentFunc", ",", "TM", ",", "FuncTy", "->", "getReturnType", "(", ")", ",", "ResultMVTs", ")", ";", "if", "(", "ResultMVTs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "for", "(", "MVT", "ResultMVT", ":", "ResultMVTs", ")", "Returns", ".", "push_back", "(", "<STR_LIT>", "(", "ResultMVT", ")", ")", ";", "else", "Params", ".", "push_back", "(", "iPTR", ")", ";", "for", "(", "Type", "*", "Ty", ":", "FuncTy", "->", "params", "(", ")", ")", "{", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ParamMVTs", ";", "ComputeLegalValueVTs", "(", "CurrentFunc", ",", "TM", ",", "Ty", ",", "ParamMVTs", ")", ";", "for", "(", "MVT", "ParamMVT", ":", "ParamMVTs", ")", "Params", ".", "push_back", "(", "<STR_LIT>", "(", "ParamMVT", ")", ")", ";", "}", "if", "(", "FuncTy", "->", "isVarArg", "(", ")", ")", "Params", ".", "push_back", "(", "iPTR", ")", ";", "WasmSym", "->", "setReturns", "(", "std", "::", "move", "(", "Returns", ")", ")", ";"], "ground_truth": ["WasmSym", "->", "setParams", "(", "std", "::", "move", "(", "Params", ")", ")", ";"], "File": "WebAssemblyMCInstLower15", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11689, "Length": 249, "Cover_Rate": 0.7432835820895523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Requested", "&&", "Requested", ">", "getMaxNumVGPRs", "(", "WavesPerEU", ".", "first", ")", ")", "Requested", "=", "<NUM_LIT>", ";", "if", "(", "WavesPerEU", ".", "second", "&&", "Requested", "&&", "Requested", "<", "getMinNumVGPRs", "(", "WavesPerEU", ".", "second", ")", ")", "Requested", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Requested", ")", "MaxNumVGPRs", "=", "Requested", ";"], "File": "AMDGPUSubtarget1", "Func": "getBaseMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11690, "Length": 46, "Cover_Rate": 0.39316239316239315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeCCRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegNo", ")", ")", ";"], "File": "MipsDisassembler23", "Func": "DecodeCCRRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11691, "Length": 32, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "if", "(", "val", "==", "NULL_RTX", "||", "INTVAL", "(", "val", ")", "==", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "dest", "!=", "src", ")", ";", "insn", "=", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "}", "else", "if", "(", "ok_for_max_constant", "(", "INTVAL", "(", "val", ")", ")", ")", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "src", ",", "val", ")", ")", ";", "else", "{", "val", "=", "gen_rtx_CONST", "(", "SImode", ",", "gen_rtx_UNSPEC", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "val", ")", ",", "UNSPEC_CONST", ")", ")", ";"], "ground_truth": ["insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "src", ",", "val", ")", ")", ";"], "File": "rx2", "Func": "gen_safe_add", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11692, "Length": 96, "Cover_Rate": 0.6114649681528662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "recordRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "override", "{", "if", "(", "Writer", "->", "is64Bit", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "else", "Record<ISA_LIT>Relocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "FixedValue", ")", ";"], "ground_truth": ["}"], "File": "PPCMachObjectWriter", "Func": "recordRelocation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11693, "Length": 69, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintLaneMaskOpt", "(", "LaneBitmask", "M", ")", ":", "Mask", "(", "M", ")", "{"], "ground_truth": ["}"], "File": "RDFGraph11", "Func": "PrintLaneMaskOpt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11694, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerROTL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREADCYCLECOUNTER", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["break", ";"], "File": "HexagonISelLowering100", "Func": "LowerOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11695, "Length": 222, "Cover_Rate": 0.3847487001733102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "QFRegs", "[", "getReg", "(", ")", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser47", "Func": "addRegQSRCOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11696, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", ".", "isSExt", "(", ")", ")", "ArgVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgVal", ",", "DAG", ".", "getValueType", "(", "ObjectVT", ")", ")", ";"], "ground_truth": ["else", "if", "(", "Flags", ".", "isZExt", "(", ")", ")", "ArgVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ArgVal", ",", "DAG", ".", "getValueType", "(", "ObjectVT", ")", ")", ";"], "File": "PPCISelLowering (2)1", "Func": "extendArgForPPC64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11697, "Length": 61, "Cover_Rate": 0.5398230088495575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "LRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "int", "Offset", "=", "-", "<NUM_LIT>", ";", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "Offset", "-=", "<NUM_LIT>", ";", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "Offset", "-=", "<NUM_LIT>", ";", "if", "(", "LRI", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";"], "ground_truth": ["SavedRegs", ".", "reset", "(", "LRI", "->", "getBaseRegister", "(", ")", ")", ";"], "File": "LanaiFrameLowering", "Func": "determineCalleeSaves", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11698, "Length": 108, "Cover_Rate": 0.8372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u16_u64", "(", "uint64x1_t", "__a", ")", "{", "return", "(", "uint16x4_t", ")", "__builtin_neon_vreinterpretv4hidi", "(", "(", "int64x1_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_u16_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11699, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_getmantpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_getmant_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11700, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AI", ".", "PrivateSegmentBuffer", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "DispatchPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "QueuePtr", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "ImplicitArgPtr", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "WorkGroupIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "WorkGroupIDY", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "AI", ".", "WorkGroupIDZ", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "const", "unsigned", "Mask", "=", "<NUM_LIT>", ";"], "ground_truth": ["AI", ".", "WorkItemIDX", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ",", "Mask", ")", ";"], "File": "AMDGPUArgumentUsageInfo5", "Func": "fixedABILayout", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11701, "Length": 107, "Cover_Rate": 0.6184971098265896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "Offset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "SDValue", "BitsFrom", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint32_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "OffsetVal", "==", "<NUM_LIT>", ")", "{", "unsigned", "SignBits", "=", "Signed", "?", "(", "<NUM_LIT>", "-", "WidthVal", "+", "<NUM_LIT>", ")", ":", "(", "<NUM_LIT>", "-", "WidthVal", ")", ";", "unsigned", "OpSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "BitsFrom", ")", ";", "if", "(", "OpSignBits", ">=", "SignBits", ")", "return", "BitsFrom", ";", "EVT", "SmallVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "WidthVal", ")", ";", "if", "(", "Signed", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BitsFrom", ",", "DAG", ".", "getValueType", "(", "SmallVT", ")", ")", ";", "}", "return", "DAG", ".", "getZeroExtendInReg", "(", "BitsFrom", ",", "DL", ",", "SmallVT", ")", ";", "}", "if", "(", "ConstantSDNode", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BitsFrom", ")", ")", "{", "if", "(", "Signed", ")", "{", "return", "constantFoldBFE", "<", "int32_t", ">", "(", "DAG", ",", "CVal", "->", "getSExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "return", "constantFoldBFE", "<", "uint32_t", ">", "(", "DAG", ",", "CVal", "->", "getZExtValue", "(", ")", ",", "OffsetVal", ",", "WidthVal", ")", ";", "}", "APInt", "Demanded", "=", "APInt", "::", "getBitsSet", "(", "<NUM_LIT>", ",", "OffsetVal", ",", "OffsetVal", "+", "WidthVal", ")", ";", "if", "(", "(", "OffsetVal", "+", "WidthVal", ")", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "OffsetVal", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelLowering54", "Func": "PerformDAGCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11702, "Length": 257, "Cover_Rate": 0.43559322033898307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "ICmp", ":", "return", "selectICmp", "(", "I", ")", ";", "case", "Instruction", "::", "FCmp", ":", "return", "selectFCmp", "(", "I", ")", ";", "case", "Instruction", "::", "BitCast", ":", "return", "selectBitCast", "(", "I", ")", ";", "case", "Instruction", "::", "Load", ":", "return", "selectLoad", "(", "I", ")", ";", "case", "Instruction", "::", "Store", ":", "return", "selectStore", "(", "I", ")", ";", "case", "Instruction", "::", "Br", ":", "return", "selectBr", "(", "I", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "selectRet", "(", "I", ")", ";", "case", "Instruction", "::", "Unreachable", ":", "return", "selectUnreachable", "(", "I", ")", ";"], "ground_truth": ["default", ":"], "File": "WebAssemblyFastISel (2)2", "Func": "fastSelectInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11703, "Length": 90, "Cover_Rate": 0.48128342245989303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", ")", ";", "bool", "EltIs64Bits", "=", "DL", ".", "getTypeAllocSizeInBits", "(", "VecTy", "->", "getScalarType", "(", ")", ")", "==", "<NUM_LIT>", ";", "if", "(", "Factor", "<=", "TLI", "->", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "!", "EltIs64Bits", ")", "{", "unsigned", "NumElts", "=", "VecTy", "->", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["Type", "*", "SubVecTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getScalarType", "(", ")", ",", "NumElts", "/", "Factor", ")", ";"], "File": "ARMTargetTransformInfo62", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11704, "Length": 71, "Cover_Rate": 0.44654088050314467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvnq_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "~", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vmvnq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11705, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parseFPImm", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "int", "Val", "=", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateFPImm", "(", "Val", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "Val", "<", "<NUM_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11706, "Length": 244, "Cover_Rate": 0.8652482269503546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "I", "->", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "SingleUseCondition", "=", "false", ";", "}", "if", "(", "!", "ConditionDef", ")", "return", "true", ";", "if", "(", "SingleUseCondition", ")", "{", "for", "(", "auto", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "SingleUseCondition", "=", "false", ";", "}", "MBP", ".", "ConditionDef", "=", "ConditionDef", ";", "MBP", ".", "SingleUseCondition", "=", "SingleUseCondition", ";", "const", "unsigned", "TestOpcode", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "ConditionDef", "->", "getOpcode", "(", ")", "==", "TestOpcode", "&&", "ConditionDef", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isIdenticalTo", "(", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["MBP", ".", "LHS", "=", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86InstrInfo (2)2", "Func": "AnalyzeBranchPredicate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11707, "Length": 155, "Cover_Rate": 0.39948453608247425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "DL", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ")", ";"], "File": "M680x0ISelLowering", "Func": "LowerMemOpCallTo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11708, "Length": 51, "Cover_Rate": 0.3805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurInstKind", "==", "IDAlu", "&&", "!", "Available", "[", "IDFetch", "]", ".", "empty", "(", ")", ")", "{", "float", "ALUFetchRationEstimate", "=", "(", "AluInstCount", "+", "AvailablesAluCount", "(", ")", "+", "Pending", "[", "IDAlu", "]", ".", "size", "(", ")", ")", "/", "(", "FetchInstCount", "+", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ")", ";", "unsigned", "NeededWF", "=", "<NUM_LIT>", "/", "ALUFetchRationEstimate", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "NeededWF", "<<", "<STR_LIT>", ")", ";", "unsigned", "NearRegisterRequirement", "=", "<NUM_LIT>", "*", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ";", "if", "(", "NeededWF", ">", "getWFCountLimitedByGPR", "(", "NearRegisterRequirement", ")", ")", "AllowSwitchFromAlu", "=", "true", ";", "}", "if", "(", "!", "SU", "&&", "(", "(", "AllowSwitchToAlu", "&&", "CurInstKind", "!=", "IDAlu", ")", "||", "(", "!", "AllowSwitchFromAlu", "&&", "CurInstKind", "==", "IDAlu", ")", ")", ")", "{", "SU", "=", "pickAlu", "(", ")", ";", "if", "(", "!", "SU", "&&", "!", "PhysicalRegCopy", ".", "empty", "(", ")", ")", "{", "SU", "=", "PhysicalRegCopy", ".", "front", "(", ")", ";", "PhysicalRegCopy", ".", "erase", "(", "PhysicalRegCopy", ".", "begin", "(", ")", ")", ";", "}", "if", "(", "SU", ")", "{", "if", "(", "CurEmitted", ">=", "InstKindLimit", "[", "IDAlu", "]", ")", "CurEmitted", "=", "<NUM_LIT>", ";", "NextInstKind", "=", "IDAlu", ";", "}", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDFetch", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDFetch", ";", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDOther", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDOther", ";", "}", "DEBUG", "(", "if", "(", "SU", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "SU", "->", "dump", "(", "DAG", ")", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "DAG", "->", "SUnits", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "ground_truth": ["const", "SUnit", "&", "S", "=", "DAG", "->", "SUnits", "[", "i", "]", ";"], "File": "R600MachineScheduler1", "Func": "pickNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11709, "Length": 290, "Cover_Rate": 0.7474226804123711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "ARI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";"], "ground_truth": ["EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "File": "ARCISelLowering", "Func": "LowerFRAMEADDR", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11710, "Length": 48, "Cover_Rate": 0.39669421487603307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MODE_FLOAT", ":", "case", "MODE_COMPLEX_FLOAT", ":", "case", "MODE_VECTOR_FLOAT", ":", "if", "(", "TARGET_HARD_FLOAT", ")", "return", "mips_set_reg_reg_piece_cost", "(", "mode", ",", "UNITS_PER_HWFPVALUE", ")", ";", "default", ":", "return", "mips_set_reg_reg_piece_cost", "(", "mode", ",", "UNITS_PER_WORD", ")", ";", "}"], "ground_truth": ["}"], "File": "mips", "Func": "mips_set_reg_reg_cost", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11711, "Length": 33, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "~", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vbicq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11712, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>Operand", "(", ")", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "break", ";"], "ground_truth": ["case", "k_Memory", ":"], "File": "MipsAsmParser1", "Func": "~MipsOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11713, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MEM_SIZE_KNOWN_P", "(", "*", "str_mem", ")", ")", "return", "false", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "*", "str_mem", ")", ";", "HOST_WIDE_INT", "size", "=", "MEM_SIZE", "(", "*", "str_mem", ")", ";", "if", "(", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "return", "(", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "FLOAT_MODE_P", "(", "mode", ")", ")", "return", "(", "size", "==", "<NUM_LIT>", ")", ";"], "File": "rs6000", "Func": "is_fusable_store", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11714, "Length": 63, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMinVectorRegisterBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11715, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "last", ",", "next", ",", "fold", ",", "x", ";", "bool", "ok", ";", "last", "=", "in", ";", "fold", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "switch", "(", "vmode", ")", "{", "case", "E_V2SFmode", ":", "perm2", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "perm2", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "ok", "=", "mips_expand_vselect_vconcat", "(", "fold", ",", "last", ",", "last", ",", "perm2", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ok", ")", ";", "break", ";", "case", "E_V2SImode", ":", "emit_insn", "(", "gen_loongson_punpckhwd", "(", "fold", ",", "last", ",", "last", ")", ")", ";", "break", ";", "case", "E_V4HImode", ":", "emit_insn", "(", "gen_loongson_punpckhwd_hi", "(", "fold", ",", "last", ",", "last", ")", ")", ";", "next", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn", "(", "gen", "(", "next", ",", "last", ",", "fold", ")", ")", ";", "last", "=", "next", ";", "fold", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "x", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_vec_shr_v4hi", "(", "fold", ",", "last", ",", "x", ")", ")", ";", "break", ";", "case", "E_V8QImode", ":", "emit_insn", "(", "gen_loongson_punpckhwd_qi", "(", "fold", ",", "last", ",", "last", ")", ")", ";", "next", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn", "(", "gen", "(", "next", ",", "last", ",", "fold", ")", ")", ";", "last", "=", "next", ";", "fold", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "x", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_vec_shr_v8qi", "(", "fold", ",", "last", ",", "x", ")", ")", ";", "next", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "emit_insn", "(", "gen", "(", "next", ",", "last", ",", "fold", ")", ")", ";", "last", "=", "next", ";", "fold", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "x", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_vec_shr_v8qi", "(", "fold", ",", "last", ",", "x", ")", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "mips", "Func": "mips_expand_vec_reduc", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11716, "Length": 282, "Cover_Rate": 0.834319526627219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "<ISA_LIT>Section", "*", ">", "&", "getBSSSections", "(", ")", "const", "{"], "ground_truth": ["return", "BSSSections", ";"], "File": "PIC16TargetObjectFile", "Func": "getBSSSections", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11717, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AdjustOpt", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "BPFAdjustOpt", "Func": "BPFAdjustOpt", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11718, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "generateCompositeMacros", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "JVMISelLowering", "Func": "generateCompositeMacros", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11719, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "add", "(", "Root", ")", ";", "}", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "selectVSRC0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11720, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>FPMoverPass", "(", "*", "this", ")", ")", ";", "PM", ".", "add", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "*", "this", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SparcTargetMachine34", "Func": "addPreEmitPass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11721, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbolRefExpr", "*", "PersonalityRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "PersonalitySym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_NONE", ",", "getContext", "(", ")", ")", ";", "AddValueSymbols", "(", "PersonalityRef", ")", ";", "MCDataFragment", "*", "DF", "=", "getOrCreateDataFragment", "(", ")", ";", "DF", "->", "getFixups", "(", ")", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", ",", "PersonalityRef", ",", "MCFixup", "::", "getKindForSize", "(", "<NUM_LIT>", ",", "false", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "EmitPersonalityFixup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11722, "Length": 69, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "<STR_LIT>", "+", "FS", ".", "str", "(", ")", ";"], "ground_truth": ["else", "ArchFS", "=", "FS", ";"], "File": "SICMCTargetDesc", "Func": "createSICMCSubtargetInfo", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11723, "Length": 36, "Cover_Rate": 0.4675324675324675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "arg", ")", "&&", "GET_MODE", "(", "arg", ")", "!=", "word_mode", ")", "arg", "=", "gen_rtx_REG", "(", "word_mode", ",", "REGNO", "(", "arg", ")", ")", ";", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "word_mode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ",", "arg", ")", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "gen_push", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11724, "Length": 47, "Cover_Rate": 0.5222222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo10", "Func": "SubsumesPredicate", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11725, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>HazardRecognizer", "::", "getNumDecoderSlots", "(", "SUnit", "*", "SU", ")", "const", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["assert", "(", "(", "SC", "->", "NumMicroOps", "!=", "<NUM_LIT>", "||", "(", "SC", "->", "BeginGroup", "&&", "!", "SC", "->", "EndGroup", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZHazardRecognizer", "Func": "getNumDecoderSlots", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11726, "Length": 57, "Cover_Rate": 0.5229357798165137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "G_ADDRSPACE_CAST", ":", "return", "legalizeAddrSpaceCast", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FRINT", ":", "return", "legalizeFrint", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_<ISA_LIT>TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11727, "Length": 123, "Cover_Rate": 0.41694915254237286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Locals", "[", "i", "]", "=", "VT", ";"], "ground_truth": ["}"], "File": "TVMMachineFunctionInfo", "Func": "setLocal", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11728, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "=", "rs6000_machopic_legitimize_pic_address", "(", "XEXP", "(", "XEXP", "(", "orig", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "Pmode", ",", "reg", ")", ";", "if", "(", "GET_CODE", "(", "offset", ")", "==", "CONST_INT", ")", "{", "if", "(", "SMALL_INT", "(", "offset", ")", ")", "return", "plus_constant", "(", "Pmode", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ";", "else", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "offset", "=", "force_reg", "(", "Pmode", ",", "offset", ")", ";", "else", "{", "rtx", "mem", "=", "force_const_mem", "(", "Pmode", ",", "orig", ")", ";"], "ground_truth": ["return", "machopic_legitimize_pic_address", "(", "mem", ",", "Pmode", ",", "reg", ")", ";"], "File": "powerpcspe", "Func": "rs6000_machopic_legitimize_pic_address", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11729, "Length": 91, "Cover_Rate": 0.3699186991869919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getBlockAddress", "(", "BA", ",", "getPointerTy", "(", ")", ",", "true", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering5", "Func": "LowerBlockAddress", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11730, "Length": 72, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "strncmp", "(", "DLL_IMPORT_PREFIX", ",", "symbol", ",", "strlen", "(", "DLL_IMPORT_PREFIX", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "symbian", "Func": "sh_symbian_dllimport_name_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11731, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtIdxVal", "!=", "<NUM_LIT>", ")", "{", "int", "VecNumElts", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "int", "SubVecNumElts", "=", "SubVecVT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "VecNumElts", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "VecNumElts", ";", "++", "i", ")", "Mask", "[", "i", "]", "=", "i", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "SubVecNumElts", ";", "++", "i", ")", "Mask", "[", "i", "+", "IdxVal", "]", "=", "i", "+", "ExtIdxVal", "+", "VecNumElts", ";", "return", "DAG", ".", "getVectorShuffle", "(", "OpVT", ",", "dl", ",", "Vec", ",", "SubVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Mask", ")", ";", "}", "}", "if", "(", "(", "IdxVal", "==", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", "&&", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "==", "SubVecVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", "{", "auto", "*", "Idx2", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Idx2", "&&", "Idx2", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "SubVec2", "=", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "*", "FirstLd", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "peekThroughBitcasts", "(", "SubVec2", ")", ")", ")", "{"], "ground_truth": ["bool", "Fast", ";"], "File": "X86ISelLowering115", "Func": "combineInsertSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11732, "Length": 205, "Cover_Rate": 0.34982935153583616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "int", "OperandSize", "=", "Mask", ".", "size", "(", ")", "/", "V", ".", "getNumOperands", "(", ")", ";", "V", "=", "V", ".", "getOperand", "(", "BroadcastIdx", "/", "OperandSize", ")", ";", "BroadcastIdx", "%=", "OperandSize", ";", "continue", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "VOuter", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VInner", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "ConstantIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ConstantIdx", ")", "break", ";", "int", "BeginIdx", "=", "(", "int", ")", "ConstantIdx", "->", "getZExtValue", "(", ")", ";", "int", "EndIdx", "=", "BeginIdx", "+", "(", "int", ")", "VInner", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "BroadcastIdx", ">=", "BeginIdx", "&&", "BroadcastIdx", "<", "EndIdx", ")", "{", "BroadcastIdx", "-=", "BeginIdx", ";", "V", "=", "VInner", ";", "}", "else", "{", "V", "=", "VOuter", ";", "}"], "ground_truth": ["continue", ";"], "File": "X86ISelLowering (2)4", "Func": "lowerVectorShuffleAsBroadcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11733, "Length": 142, "Cover_Rate": 0.36597938144329895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "Signed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "Signed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "Signed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AMDGPUInstructionSelector29", "Func": "getFPTrueImmVal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11734, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTarget10MM", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "<<", "<NUM_LIT>", ";"], "File": "MipsDisassembler27", "Func": "DecodeBranchTarget10MM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11735, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Current", "!=", "Pool", ".", "end", "(", ")", ")", "{", "delete", "*", "Current", ";", "++", "Current", ";", "}"], "ground_truth": ["}"], "File": "ManagedStringPool6", "Func": "~ManagedStringPool", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11736, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mul_round_ps", "(", "__m512", "__A", ",", "__m512", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_mulps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mul_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11737, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "CodePointerSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64MCAsmInfo22", "Func": "AArch64MCAsmInfoCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11738, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "public", ":", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCOperand", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "ground_truth": ["}"], "File": "MSP430MCInstLower5", "Func": "GetGlobalAddressSymbol", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11739, "Length": 117, "Cover_Rate": 0.8796992481203008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TeeRISCMCTargetDesc", "Func": "createTeeRISCMCInstPrinter", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11740, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "CallStack", ".", "size", "(", ")", ")", "{", "auto", "StackElem", "=", "CallStack", ".", "top", "(", ")", ";", "if", "(", "StackElem", ".", "second", ".", "Kind", "==", "<ISA_LIT>PreserveFieldInfoAI", ")", "return", "true", ";", "CallStack", ".", "pop", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess", "Func": "HasPreserveFieldInfoCall", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11741, "Length": 42, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_ptestz256", "(", "(", "__v4di", ")", "__M", ",", "(", "__v4di", ")", "__V", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_testz_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11742, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "BPFISelLowering13", "Func": "BPFTargetLowering", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11743, "Length": 234, "Cover_Rate": 0.34718100890207715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestReg", "=", "GA", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "GB", ".", "readsRegister", "(", "DestReg", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo10", "Func": "getCompoundOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11744, "Length": 51, "Cover_Rate": 0.3923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AdvSIMDScalar", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "ARM64AdvSIMDScalarPass", "Func": "ARM64AdvSIMDScalar", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11745, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIInstrInfo12", "Func": "getSGPRSpillRestoreOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11746, "Length": 33, "Cover_Rate": 0.38372093023255816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "dest", "=", "XEXP", "(", "SET_SRC", "(", "single_set", "(", "branch2", ")", ")", ",", "<NUM_LIT>", ")", ";", "rtx_insn", "*", "insn", ";", "int", "distance", ";", "for", "(", "distance", "=", "<NUM_LIT>", ",", "insn", "=", "NEXT_INSN", "(", "branch1", ")", ";", "insn", "&&", "distance", "<", "<NUM_LIT>", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ")", "{", "if", "(", "insn", "==", "dest", ")", "return", "true", ";", "else", "distance", "+=", "get_attr_length", "(", "insn", ")", ";", "}", "for", "(", "distance", "=", "<NUM_LIT>", ",", "insn", "=", "NEXT_INSN", "(", "branch1", ")", ";", "insn", "&&", "distance", "<", "<NUM_LIT>", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "insn", "==", "dest", ")", "return", "true", ";", "else", "distance", "+=", "get_attr_length", "(", "insn", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "sh4", "Func": "sh_can_follow_jump", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11747, "Length": 118, "Cover_Rate": 0.7283950617283951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "AZPRTargetMachine", "Func": "getSelectionDAGInfo", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11748, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "CAddr", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CAddr", "||", "!", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "IsCopyFromSGPR", "(", "*", "TRI", ",", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "SOffset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "(", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "return", "false", ";", "}"], "ground_truth": ["SRsrc", "=", "CurDAG", "->", "getRegister", "(", "Info", "->", "getScratchRSrcReg", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMUBUFScratchOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11749, "Length": 141, "Cover_Rate": 0.47635135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "if", "(", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "if", "(", "Offset", "&", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "<NUM_LIT>", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "<NUM_LIT>", ",", "+", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "<NUM_LIT>", ",", "+", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "<NUM_LIT>", ",", "+", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "<NUM_LIT>", ",", "+", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "Value", "!=", "<NUM_LIT>", "&&", "Value", "!=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMAsmBackend10", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11750, "Length": 213, "Cover_Rate": 0.7123745819397993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", "&&", "Subtarget", ".", "isHVXVectorType", "(", "VecTy", ")", ")", "return", "LowerHvxExtractElement", "(", "Op", ",", "DAG", ")", ";", "MVT", "ElemTy", "=", "ty", "(", "Vec", ")", ".", "getVectorElementType", "(", ")", ";", "return", "extractVector", "(", "Vec", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "ElemTy", ",", "ty", "(", "Op", ")", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)1", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11751, "Length": 63, "Cover_Rate": 0.6631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "config", "(", ")", ".", "isCodeStatic", "(", ")", "&&", "m_pDynamic", "==", "NULL", ")", "m_pDynamic", "=", "new", "<ISA_LIT>ELFDynamic", "(", "*", "this", ",", "config", "(", ")", ")", ";", "if", "(", "LinkerConfig", "::", "Object", "!=", "config", "(", ")", ".", "codeGenType", "(", ")", ")", "{", "if", "(", "config", "(", ")", ".", "options", "(", ")", ".", "hasNow", "(", ")", ")", "{", "if", "(", "LinkerConfig", "::", "DynObj", "==", "config", "(", ")", ".", "codeGenType", "(", ")", "||", "m_pGOT", "->", "hasGOT1", "(", ")", "||", "m_pGOTSymbol", "!=", "NULL", ")", "{", "m_pGOT", "->", "finalizeSectionSize", "(", ")", ";", "defineGOTSymbol", "(", "pBuilder", ")", ";", "}", "}", "else", "{", "if", "(", "LinkerConfig", "::", "DynObj", "==", "config", "(", ")", ".", "codeGenType", "(", ")", "||", "m_pGOTPLT", "->", "hasGOT1", "(", ")", "||", "m_pGOTSymbol", "!=", "NULL", ")", "{", "m_pGOTPLT", "->", "finalizeSectionSize", "(", ")", ";", "defineGOTSymbol", "(", "pBuilder", ")", ";", "}", "if", "(", "m_pGOT", "->", "hasGOT1", "(", ")", ")", "m_pGOT", "->", "finalizeSectionSize", "(", ")", ";", "}", "if", "(", "m_pPLT", "->", "hasPLT1", "(", ")", ")", "m_pPLT", "->", "finalizeSectionSize", "(", ")", ";", "ELFFileFormat", "*", "file_format", "=", "getOutputFormat", "(", ")", ";", "if", "(", "!", "m_pRelaDyn", "->", "empty", "(", ")", ")", "{", "assert", "(", "!", "config", "(", ")", ".", "isCodeStatic", "(", ")", "&&", "<STR_LIT>", ")", ";", "file_format", "->", "getRelaDyn", "(", ")", ".", "setSize", "(", "m_pRelaDyn", "->", "numOfRelocs", "(", ")", "*", "getRelaEntrySize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64LDBackend", "Func": "doPreLayout", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11752, "Length": 216, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "{"], "ground_truth": ["if", "(", "!", "ST", "->", "hasAVX512", "(", ")", ")", "return", "false", ";"], "File": "X86TargetTransformInfo (2)1", "Func": "isLegalMaskedScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11753, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_punpcklqdq128", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_unpacklo_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11754, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";"], "ground_truth": ["}"], "File": "Z80InstrInfo2", "Func": "removeBranch", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11755, "Length": 51, "Cover_Rate": 0.46788990825688076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "plus1", "=", "XEXP", "(", "address", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "plus0", ")", "&&", "CONST_INT_P", "(", "plus1", ")", ")", "{", "if", "(", "satisfies_constraint_Iu03", "(", "plus1", ")", ")", "return", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "else", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "}", "if", "(", "ARITHMETIC_P", "(", "plus0", ")", "||", "ARITHMETIC_P", "(", "plus1", ")", ")", "return", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["default", ":"], "File": "nds32-cost", "Func": "nds32_address_cost_size_prefer", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11756, "Length": 79, "Cover_Rate": 0.4647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewCall", "=", "DAG", ".", "getCall", "(", "TheCall", "->", "getCallingConv", "(", ")", ",", "dl", ",", "TheCall", "->", "isVarArg", "(", ")", ",", "TheCall", "->", "isTailCall", "(", ")", ",", "TheCall", "->", "isInreg", "(", ")", ",", "VTs", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "return", "NewCall", ";", "}", "SDValue", "ZeroOperand", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SeqStart", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "ZeroOperand", ")", ";", "Chain", "=", "getChain", "(", "SeqStart", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "SDValue", "OperFlag", "=", "getOutFlag", "(", "Chain", ")", ";", "std", "::", "string", "Name", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Name", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "if", "(", "ExternalSymbolSDNode", "*", "ES", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Name", "=", "ES", "->", "getSymbol", "(", ")", ";", "char", "*", "argFrame", "=", "new", "char", "[", "strlen", "(", "Name", ".", "c_str", "(", ")", ")", "+", "<NUM_LIT>", "]", ";", "sprintf", "(", "argFrame", ",", "<STR_LIT>", ",", "Name", ".", "c_str", "(", ")", ")", ";", "SDValue", "ArgLabel", "=", "DAG", ".", "getTargetExternalSymbol", "(", "argFrame", ",", "<STR_LIT>", ")", ";", "char", "*", "retName", "=", "new", "char", "[", "strlen", "(", "Name", ".", "c_str", "(", ")", ")", "+", "<NUM_LIT>", "]", ";", "sprintf", "(", "retName", ",", "<STR_LIT>", ",", "Name", ".", "c_str", "(", ")", ")", ";", "SDValue", "RetLabel", "=", "DAG", ".", "getTargetExternalSymbol", "(", "retName", ",", "<STR_LIT>", ")", ";", "SDValue", "CallArgs", "=", "LowerCallArguments", "(", "Op", ",", "Chain", ",", "ArgLabel", ",", "OperFlag", ",", "DAG", ")", ";", "Chain", "=", "getChain", "(", "CallArgs", ")", ";", "OperFlag", "=", "getOutFlag", "(", "CallArgs", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "PICCall", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Chain", ",", "Callee", ",", "OperFlag", ")", ";"], "File": "PIC16ISelLowering5", "Func": "LowerCALL", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11757, "Length": 362, "Cover_Rate": 0.5386904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_reduce_ph", "(", "__m256h", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "__builtin_ia32_reduceph256_mask", "(", "__A", ",", "__B", ",", "_mm256_setzero_ph", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_reduce_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11758, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI1", "->", "getOpcode", "(", ")", "!=", "Opcode", ")", "return", "false", ";", "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "MO1", "=", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO0", ".", "getOffset", "(", ")", "!=", "MO1", ".", "getOffset", "(", ")", ")", "return", "false", ";", "const", "MachineFunction", "*", "MF", "=", "MI0", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "int", "CPI0", "=", "MO0", ".", "getIndex", "(", ")", ";"], "ground_truth": ["int", "CPI1", "=", "MO1", ".", "getIndex", "(", ")", ";"], "File": "ARMBaseInstrInfo114", "Func": "produceSameValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11759, "Length": 115, "Cover_Rate": 0.45634920634920634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)1", "Func": "GRRegClassContains", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11760, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "SlotSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "Z80oldFrameLowering", "Func": "Z80oldFrameLowering", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11761, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "RHSC", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "VT", ")", ";", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering1", "Func": "getPostIndexedAddressParts", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11762, "Length": 99, "Cover_Rate": 0.5129533678756477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "SwapVector", "[", "EntryIdx", "]", ".", "IsStore", "&&", "SwapVector", "[", "EntryIdx", "]", ".", "IsSwap", ")", "{", "MachineInstr", "*", "MI", "=", "SwapVector", "[", "EntryIdx", "]", ".", "VSEMI", ";", "unsigned", "UseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "UseReg", ")", ";", "int", "DefIdx", "=", "SwapMap", "[", "DefMI", "]", ";", "if", "(", "!", "SwapVector", "[", "DefIdx", "]", ".", "IsSwap", "||", "SwapVector", "[", "DefIdx", "]", ".", "IsLoad", "||", "SwapVector", "[", "DefIdx", "]", ".", "IsStore", ")", "{", "SwapVector", "[", "Repr", "]", ".", "WebRejected", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "Repr", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DefIdx", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "DefMI", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "EntryIdx", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["dumpSwapVector", "(", ")", ";"], "File": "PPCVSXSwapRemoval", "Func": "recordUnoptimizableWebs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11763, "Length": 181, "Cover_Rate": 0.3577075098814229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "unsigned", "V0", ",", "V1", ",", "GlobalBaseReg", "=", "<ISA_LIT>FI", "->", "getGlobalBaseReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ";", "RC", "=", "(", "ABI", ".", "IsN64", "(", ")", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "ABI", ".", "IsN64", "(", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "FName", "=", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "MipsSEISelDAGToDAG13", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11764, "Length": 201, "Cover_Rate": 0.34125636672325976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CoprocOption", ".", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11765, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arc_can_use_doloop_p", "(", "const", "widest_int", "&", "iterations", ",", "const", "widest_int", "&", ",", "unsigned", "int", "loop_depth", ",", "bool", "entered_at_top", ")", "{", "if", "(", "loop_depth", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TARGET_ARC700", "&&", "!", "entered_at_top", "&&", "wi", "::", "gtu_p", "(", "iterations", ",", "<NUM_LIT>", ")", "&&", "wi", "::", "leu_p", "(", "iterations", ",", "flag_pic", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "return", "false", ";"], "File": "arc4", "Func": "arc_can_use_doloop_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11766, "Length": 62, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "recordFnStart", "(", "SMLoc", "L", ")", "{", "FnStartLocs", ".", "push_back", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "recordFnStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11767, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Input", "=", "OrigSToV", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Input", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Input", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OrigVector", "=", "Input", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Idx", "&&", "VT", "==", "OrigVector", ".", "getValueType", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NewMask", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "-", "<NUM_LIT>", ")", ";", "NewMask", "[", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", "]", "=", "Idx", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "OrigVector", ",", "OrigVector", ",", "NewMask", ")", ";"], "File": "PPCISelLowering100", "Func": "getSToVPermuted", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11768, "Length": 112, "Cover_Rate": 0.6222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ControlFlowFinalizer", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600ControlFlowFinalizer (2)1", "Func": "R600ControlFlowFinalizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11769, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";"], "ground_truth": ["return", "(", "size", "==", "-", "<NUM_LIT>", "||", "size", ">", "UNITS_PER_WORD", "*", "NUM_ARGUMENT_REGISTERS", ")", ";"], "File": "stormy16", "Func": "xstormy16_return_in_memory", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11770, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "OFFSET_DEFAULT_", ";", "int64_t", "Width", "=", "WIDTH_DEFAULT_", ";", "if", "(", "parseHwregBody", "(", "HwReg", ",", "Offset", ",", "Width", ")", "&&", "validateHwreg", "(", "HwReg", ",", "Offset", ",", "Width", ",", "Loc", ")", ")", "{", "ImmVal", "=", "encodeHwreg", "(", "HwReg", ".", "Id", ",", "Offset", ",", "Width", ")", ";", "}", "}", "else", "if", "(", "parseExpr", "(", "ImmVal", ")", ")", "{", "if", "(", "ImmVal", "<", "<NUM_LIT>", "||", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmVal", ")", ")", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "ImmVal", ",", "Loc", ",", "<ISA_LIT>Operand", "::", "ImmTyHwreg", ")", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11771, "Length": 100, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter10", "Func": "LLVMInitializeXCoreAsmPrinter", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11772, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", "ASM_COMMENT_START", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", "true", ";", "}", "else", "if", "(", "CONST_FIXED_P", "(", "x", ")", ")", "{", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "<", "size", ";", "n", "++", ")", "{"], "ground_truth": ["rtx", "xn", "=", "simplify_gen_subreg", "(", "QImode", ",", "x", ",", "GET_MODE", "(", "x", ")", ",", "n", ")", ";"], "File": "avr", "Func": "avr_assemble_integer", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11773, "Length": 84, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "any_of", "(", "make_range", "(", "std", "::", "next", "(", "FirstRealElt", ")", ",", "M", ".", "end", "(", ")", ")", ",", "[", "&", "ExpectedElt", "]", "(", "int", "Elt", ")", "{", "return", "Elt", "!=", "ExpectedElt", "++", "&&", "Elt", ">=", "<NUM_LIT>", ";", "}", ")", ")", "return", "None", ";", "uint64_t", "Imm", "=", "ExpectedElt", ".", "getZExtValue", "(", ")", ";"], "ground_truth": ["bool", "ReverseExt", "=", "false", ";"], "File": "AArch64PostLegalizerCombiner", "Func": "getExtMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11774, "Length": 59, "Cover_Rate": 0.3430232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>EarlyIfConversion", "::", "usesUndefVReg", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";", "const", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "R", ")", ";"], "ground_truth": ["assert", "(", "DefI", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonEarlyIfConv11", "Func": "usesUndefVReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11775, "Length": 84, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", "true", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "RegInfo", "->", "hasStackRealignment", "(", "MF", ")", ")", "return", "true", ";", "if", "(", "!", "MFI", ".", "isMaxCallFrameSizeComputed", "(", ")", "||", "MFI", ".", "getMaxCallFrameSize", "(", ")", ">", "DefaultSafeSPDisplacement", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64FrameLowering (2)1", "Func": "hasFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11776, "Length": 88, "Cover_Rate": 0.6929133858267716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "getFnAttributes", "(", ")", ".", "hasStackAlignmentAttr", "(", ")", ")", ";", "if", "(", "ForceStackAlign", ")", "return", "canRealignStack", "(", "MF", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "X86RegisterInfo50", "Func": "needsStackRealignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11777, "Length": 43, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "SVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "LowerFP_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11778, "Length": 60, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "AnalyzeCondBr", "(", "const", "MachineInstr", "*", "Inst", ",", "unsigned", "Opc", ",", "MachineBasicBlock", "*", "&", "BB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{"], "ground_truth": ["assert", "(", "getAnalyzableBrOpc", "(", "Opc", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsInstrInfo (2)3", "Func": "AnalyzeCondBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11779, "Length": 37, "Cover_Rate": 0.3627450980392157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Top", ".", "NT", "!=", "NT1", "&&", "Top", ".", "NT", "!=", "NT2", ")", "return", "error", "(", "Twine", "(", "<STR_LIT>", ")", "+", "nestingString", "(", "Top", ".", "NT", ")", ".", "second", "+", "<STR_LIT>", "+", "Ins", ")", ";"], "ground_truth": ["TC", ".", "setLastSig", "(", "Top", ".", "Sig", ")", ";"], "File": "WebAssemblyAsmParser", "Func": "pop", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11780, "Length": 45, "Cover_Rate": 0.45918367346938777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srlv_epi64", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_psrlv8di_mask", "(", "(", "__v8di", ")", "__X", ",", "(", "__v8di", ")", "__Y", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_srlv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11781, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "++", "I", ";", "I", "!=", "E", "&&", "I", "->", "isBundledWithPred", "(", ")", ";", "++", "I", ")", "{", "++", "Count", ";", "Lat", "=", "std", "::", "max", "(", "Lat", ",", "SchedModel", ".", "computeInstrLatency", "(", "&", "*", "I", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "getInstrLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11782, "Length": 41, "Cover_Rate": 0.3253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "W", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "P", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "writeback", "=", "(", "W", "==", "<NUM_LIT>", ")", "|", "(", "P", "==", "<NUM_LIT>", ")", ";", "addr", "|=", "(", "U", "<<", "<NUM_LIT>", ")", "|", "(", "Rn", "<<", "<NUM_LIT>", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "Rt", "==", "Rt2", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2LDRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11783, "Length": 199, "Cover_Rate": 0.7158273381294964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GenPredicate", "::", "isPredReg", "(", "unsigned", "R", ")", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "R", ")", ";"], "ground_truth": ["return", "RC", "==", "&", "<STR_LIT>", ";"], "File": "HexagonGenPredicate (2)", "Func": "isPredReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11784, "Length": 40, "Cover_Rate": 0.9302325581395349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "Z80oldTargetMachine", "Func": "getZ80oldTargetMachine", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11785, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "ArchFS", "=", "<STR_LIT>", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";"], "File": "Z80oldMCTargetDesc", "Func": "createZ80oldMCSubtargetInfo", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11786, "Length": 47, "Cover_Rate": 0.5402298850574713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NextMI", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "getNext", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11787, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_shldi_epi64", "(", "__m256i", "__A", ",", "__m256i", "__B", ",", "int", "__C", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpshld_v4di", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_shldi_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11788, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "Res", ";", "if", "(", "!", "Op", ".", "getImm", "(", ")", "->", "evaluateAsAbsolute", "(", "Res", ")", "||", "Res", ">", "<NUM_LIT>", ")", "{", "Error", "(", "Op", ".", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86AsmParser", "Func": "validateInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11789, "Length": 57, "Cover_Rate": 0.5229357798165137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "<STR_LIT>", "CC", ";", "SDValue", "LHS", ",", "RHS", ";", "if", "(", "CCVal", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LHS", "=", "CCVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "CCVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CCVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "}", "else", "{", "LHS", "=", "CCVal", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "CCVal", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["CC", "=", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)3", "Func": "LowerSELECT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11790, "Length": 85, "Cover_Rate": 0.31716417910447764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemNoOffsetT2Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addMemNoOffsetT2Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11791, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "T", "UImm", "=", "static_cast", "<", "T", ">", "(", "Imm", ")", ";", "if", "(", "<STR_LIT>", "(", "UImm", ",", "RegSize", ")", ")", "return", "false", ";", "SmallVector", "<", "<ISA_LIT>_IMM", "::", "ImmInsnModel", ",", "<NUM_LIT>", ">", "Insn", ";", "<ISA_LIT>_IMM", "::", "expandMOVImm", "(", "UImm", ",", "RegSize", ",", "Insn", ")", ";", "if", "(", "Insn", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "LowestBitSet", "=", "countTrailingZeros", "(", "UImm", ")", ";", "unsigned", "HighestBitSet", "=", "Log2_64", "(", "UImm", ")", ";", "T", "NewImm1", "=", "(", "static_cast", "<", "T", ">", "(", "<NUM_LIT>", ")", "<<", "HighestBitSet", ")", "-", "(", "static_cast", "<", "T", ">", "(", "<NUM_LIT>", ")", "<<", "LowestBitSet", ")", ";", "T", "NewImm2", "=", "UImm", "|", "~", "NewImm1", ";", "if", "(", "!", "<STR_LIT>", "(", "NewImm2", ",", "RegSize", ")", ")", "return", "false", ";", "Imm1Enc", "=", "<STR_LIT>", "(", "NewImm1", ",", "RegSize", ")", ";", "Imm2Enc", "=", "<STR_LIT>", "(", "NewImm2", ",", "RegSize", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64MIPeepholeOpt", "Func": "splitBitmaskImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11792, "Length": 142, "Cover_Rate": 0.8352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "if", "(", "BE", "->", "getOpcode", "(", ")", "==", "MCBinaryExpr", "::", "Sub", ")", "return", "false", ";", "return", "needsPCRel", "(", "BE", "->", "getLHS", "(", ")", ")", "||", "needsPCRel", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "}", "case", "MCExpr", "::", "Unary", ":", "return", "needsPCRel", "(", "cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", "->", "getSubExpr", "(", ")", ")", ";"], "ground_truth": ["case", "MCExpr", "::", "Target", ":"], "File": "SIMCCodeEmitter (2)1", "Func": "needsPCRel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11793, "Length": 73, "Cover_Rate": 0.6033057851239669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_m_n_f32", "(", "float32x4_t", "__inactive", ",", "float32x4_t", "__a", ",", "float32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vsubq_m_n_fv4sf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vsubq_m_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11794, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "val", ")", "!=", "REG", "&&", "GET_CODE", "(", "val", ")", "!=", "CONST_INT", ")", "val", "=", "copy_to_mode_reg", "(", "QImode", ",", "val", ")", ";", "if", "(", "GET_CODE", "(", "out", ")", "!=", "REG", ")", "out", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "in", "=", "simplify_gen_subreg", "(", "HImode", ",", "in", ",", "QImode", ",", "<NUM_LIT>", ")", ";", "outsub", "=", "simplify_gen_subreg", "(", "HImode", ",", "out", ",", "QImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "val", ")", "!=", "CONST_INT", ")", "val", "=", "simplify_gen_subreg", "(", "HImode", ",", "val", ",", "QImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_andhi3", "(", "outsub", ",", "in", ",", "val", ")", ")", ";"], "ground_truth": ["if", "(", "out", "!=", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "out", ")", ";"], "File": "stormy163", "Func": "xstormy16_expand_andqi3", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11795, "Length": 120, "Cover_Rate": 0.4669260700389105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "op", ")", "->", "getOffset", "(", ")", ";", "SDValue", "res", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "op", "->", "getDebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ",", "offset", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "op", ".", "getDebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ",", "res", ")", ";"], "ground_truth": ["}"], "File": "TMS320C64XLowering", "Func": "LowerGlobalAddress", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11796, "Length": 58, "Cover_Rate": 0.6373626373626373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AddrReg", "=", "getRegForValue", "(", "BI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "AddrReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "<STR_LIT>", ")", ";", "AddrReg", "=", "constrainOperandRegClass", "(", "II", ",", "AddrReg", ",", "II", ".", "getNumDefs", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "AddrReg", ")", ";"], "File": "AArch64FastISel (2)", "Func": "selectIndirectBr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11797, "Length": 70, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isJump", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "Opcode", "==", "AMDGPU", "::", "JUMP", "||", "Opcode", "==", "AMDGPU", "::", "JUMP_COND", ";"], "File": "R600InstrInfo", "Func": "isJump", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11798, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "contains_core_p", "(", "unsigned", "*", "arr", ",", "unsigned", "core", ")", "{"], "ground_truth": ["if", "(", "arr", "[", "<NUM_LIT>", "]", "!=", "INVALID_CORE", ")", "{"], "File": "driver-aarch64", "Func": "contains_core_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11799, "Length": 22, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "class", "xlogue_layout", "&", "xlogue_layout", "::", "get_instance", "(", ")", "{", "enum", "xlogue_stub_sets", "stub_set", ";"], "ground_truth": ["bool", "aligned_plus_8", "=", "cfun", "->", "machine", "->", "call_ms2sysv_pad_in", ";"], "File": "i386-features", "Func": "get_instance", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11800, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "<STR_LIT>", "&", "Inst", ":", "Seq", ")", "{", "SDValue", "SDImm", "=", "CurDAG", "->", "getTargetConstant", "(", "Inst", ".", "Imm", ",", "DL", ",", "XLenVT", ")", ";", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "SDImm", ")", ";", "else", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Inst", ".", "Opc", ",", "DL", ",", "XLenVT", ",", "SrcReg", ",", "SDImm", ")", ";", "SrcReg", "=", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "Result", ";"], "File": "RISCVISelDAGToDAG", "Func": "selectImm", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11801, "Length": 81, "Cover_Rate": 0.5436241610738255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "In", ")", ";", "Src", "=", "CurDAG", "->", "getTargetConstantFP", "(", "C", "->", "getValueAPF", "(", ")", ",", "SL", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "Src", "=", "In", ";"], "ground_truth": ["return", "true", ";"], "File": "HSAILISelDAGToDAG", "Func": "SelectGPROrImm", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11802, "Length": 37, "Cover_Rate": 0.33035714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ".", "isArch64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", "{", "this", "->", "Options", ".", "TrapUnreachable", "=", "true", ";", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine4", "Func": "WebAssemblyTargetMachine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11803, "Length": 93, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emit<ISA_LIT>RegisterScratch", "(", "unsigned", "reg", ")", "override", "{"], "ground_truth": ["}"], "File": "VETargetStreamer", "Func": "emitVERegisterScratch", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11804, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ShuffleMask", "[", "Start", "]", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isSequentialMask", "(", "ShuffleMask", ".", "slice", "(", "Start", ",", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "NewStart", "=", "ShuffleMask", "[", "Start", "]", ";", "unsigned", "ArgNo", "=", "NewStart", ">=", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "ArgNo", ")", "NewStart", "-=", "SVN", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", ";", "return", "getSubRegisterValue", "(", "SVN", "->", "getOperand", "(", "ArgNo", ")", ",", "ResTy", ",", "NewStart", ",", "DL", ",", "DAG", ")", ";", "}", "}", "if", "(", "SubRegSource", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["SDValue", "SubVectorStart", "=", "DAG", ".", "getConstant", "(", "APInt", "(", "<NUM_LIT>", ",", "Start", ")", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "getSubRegisterValue", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11805, "Length": 118, "Cover_Rate": 0.32065217391304346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "BitG", "=", "(", "Imm", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";", "uint8_t", "BitH", "=", "(", "Imm", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ";", "uint8_t", "EncVal", "=", "BitA", ";", "EncVal", "<<=", "<NUM_LIT>", ";", "EncVal", "|=", "BitB", ";", "EncVal", "<<=", "<NUM_LIT>", ";", "EncVal", "|=", "BitC", ";", "EncVal", "<<=", "<NUM_LIT>", ";", "EncVal", "|=", "BitD", ";"], "ground_truth": ["EncVal", "<<=", "<NUM_LIT>", ";"], "File": "AArch64AddressingModes", "Func": "encodeAdvSIMDModImmType12", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11806, "Length": 55, "Cover_Rate": 0.3395061728395062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "VirtReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "TRI", "->", "isPhysicalRegister", "(", "VirtReg", ")", ")", "continue", ";", "if", "(", "!", "VRM", "->", "hasPhys", "(", "VirtReg", ")", ")", "continue", ";", "unsigned", "PhysReg", "=", "VRM", "->", "getPhys", "(", "VirtReg", ")", ";", "const", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ";", "if", "(", "SubReg", "!=", "<NUM_LIT>", ")", "{", "PhysReg", "=", "TRI", "->", "getSubReg", "(", "PhysReg", ",", "SubReg", ")", ";", "MO", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "}", "MO", ".", "setReg", "(", "PhysReg", ")", ";", "MO", ".", "setIsRenamable", "(", "false", ")", ";", "}", "}", "}", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RegsToRewrite", ")", "{", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "const", "unsigned", "PhysReg", "=", "VRM", "->", "getPhys", "(", "Reg", ")", ";", "assert", "(", "PhysReg", "!=", "<NUM_LIT>", ")", ";", "MFI", "->", "ReserveWWMRegister", "(", "PhysReg", ")", ";", "}", "RegsToRewrite", ".", "clear", "(", ")", ";", "MRI", "->", "freezeReservedRegs", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "SIPreAllocateWWMRegs8", "Func": "rewriteRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11807, "Length": 164, "Cover_Rate": 0.7592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "HexagonVectorCombine", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11808, "Length": 36, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "score", ">", "max_score", ")", "{", "max_score", "=", "score", ";", "max_index", "=", "i", ";", "}", "}", "if", "(", "max_index", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "max_index", "!=", "last_index", ")", "{", "tmp", "=", "ready", "[", "max_index", "]", ";", "ready", "[", "max_index", "]", "=", "ready", "[", "last_index", "]", ";", "ready", "[", "last_index", "]", "=", "tmp", ";", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "ready", "[", "last_index", "]", ")", ")", ";", "}", "else", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "ready", "[", "last_index", "]", ")", ")", ";", "}", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "sched_state", ".", "group_state", ")", ";", "for", "(", "i", "=", "last_index", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "unsigned", "int", "sched_mask", ";", "rtx_insn", "*", "insn", "=", "ready", "[", "i", "]", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", "continue", ";", "sched_mask", "=", "s390_get_sched_attrmask", "(", "insn", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ",", "s390_sched_score", "(", "insn", ")", ")", ";"], "File": "s390", "Func": "s390_sched_reorder", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11809, "Length": 181, "Cover_Rate": 0.40857787810383744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getGeneration", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "SEA_ISLANDS", ":", "return", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget103", "Func": "getAmdKernelCodeChipID", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11810, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32NB", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "case", "FK_Data_8", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR64", ";", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_I386", ")", "{", "switch", "(", "FixupKind", ")", "{", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_I386_REL32", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ")", "return", "COFF", "::", "IMAGE_REL_I386_DIR32NB", ";", "return", "COFF", "::", "IMAGE_REL_I386_DIR32", ";", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL_I386_SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL_I386_SECREL", ";"], "ground_truth": ["default", ":"], "File": "X86WinCOFFObjectWriter", "Func": "getRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11811, "Length": 124, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "strlen", "(", "p", ")", ";", "++", "i", ")", "if", "(", "p", "[", "i", "]", "==", "'.'", ")", "p", "[", "i", "]", "=", "'$'", ";", "return", "p", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_replace_dot", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 11812, "Length": 37, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "code", "!=", "PLUS", "&&", "code", "!=", "SMIN", "&&", "code", "!=", "SMAX", ")", "return", "false", ";", "rtx", "concat", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "concat", ")", "!=", "VEC_CONCAT", ")", "return", "false", ";", "rtx", "select0", "=", "XEXP", "(", "concat", ",", "<NUM_LIT>", ")", ";", "rtx", "select1", "=", "XEXP", "(", "concat", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "select0", ")", "!=", "VEC_SELECT", "||", "GET_CODE", "(", "select1", ")", "!=", "VEC_SELECT", ")", "return", "false", ";"], "File": "powerpcspe", "Func": "v2df_reduction_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11813, "Length": 87, "Cover_Rate": 0.38839285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vqrdmladhxq_s32", "(", "__inactive", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrdmladhxq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11814, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GPRSize", "=", "FuncInfo", "->", "getVarArgsGPRSize", "(", ")", ";", "if", "(", "GPRSize", ">", "<NUM_LIT>", ")", "{", "SDValue", "GRTop", ",", "GRTopAddr", ";", "GRTopAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ")", ")", ";", "GRTop", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsGPRIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "GRTop", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "GRTop", ",", "DAG", ".", "getConstant", "(", "GPRSize", ",", "DL", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "GRTop", ",", "GRTopAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "int", "FPRSize", "=", "FuncInfo", "->", "getVarArgsFPRSize", "(", ")", ";", "if", "(", "FPRSize", ">", "<NUM_LIT>", ")", "{", "SDValue", "VRTop", ",", "VRTopAddr", ";", "VRTopAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ")", ")", ";", "VRTop", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFPRIndex", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "VRTop", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", ")", ",", "VRTop", ",", "DAG", ".", "getConstant", "(", "FPRSize", ",", "DL", ",", "getPointerTy", "(", ")", ")", ")", ";", "MemOps", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "VRTop", ",", "VRTopAddr", ",", "MachinePointerInfo", "(", "SV", ",", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering116", "Func": "LowerAAPCS_VASTART", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11815, "Length": 260, "Cover_Rate": 0.44905008635578586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IdxVal", "!=", "<NUM_LIT>", "&&", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "extractSubVector", "(", "InVec", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "N", ")", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "InVec", ".", "hasOneUse", "(", ")", ")", "{", "unsigned", "InOpcode", "=", "InVec", ".", "getOpcode", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "InVecVT", "==", "<STR_LIT>", ")", "{", "if", "(", "InOpcode", "==", "<STR_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "InOpcode", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasVLX", "(", ")", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "InOpcode", "==", "<STR_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "(", "InOpcode", "==", "<STR_LIT>", "||", "InOpcode", "==", "<STR_LIT>", "||", "InOpcode", "==", "<STR_LIT>", "||", "InOpcode", "==", "<STR_LIT>", "||", "InOpcode", "==", "<STR_LIT>", "||", "InOpcode", "==", "<STR_LIT>", ")", "&&", "VT", ".", "is128BitVector", "(", ")", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "is128BitVector", "(", ")", ")", "{", "unsigned", "ExtOp", "=", "getOpcode_EXTEND_VECTOR_INREG", "(", "InOpcode", ")", ";", "return", "DAG", ".", "getNode", "(", "ExtOp", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "InOpcode", "==", "<STR_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Ext0", "=", "extractSubVector", "(", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ext1", "=", "extractSubVector", "(", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ext2", "=", "extractSubVector", "(", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "InOpcode", ",", "DL", ",", "VT", ",", "Ext0", ",", "Ext1", ",", "Ext2", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering125", "Func": "combineExtractSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11816, "Length": 467, "Cover_Rate": 0.3715194908512331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "SclrLoadTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getUNDEF", "(", "LoadUnitVecVT", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumLoads", ";", "++", "i", ")", "{", "SDValue", "ScalarLoad", "=", "DAG", ".", "getLoad", "(", "SclrLoadTy", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ")", ";", "Chains", ".", "push_back", "(", "ScalarLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LoadUnitVecVT", ",", "ScalarLoad", ")", ";", "else", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LoadUnitVecVT", ",", "Res", ",", "ScalarLoad", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ")", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "Increment", ")", ";", "}", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chains", ")", ";", "SDValue", "SlicedVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideVecVT", ",", "Res", ")", ";", "unsigned", "SizeRatio", "=", "RegSz", "/", "MemSz", ";", "if", "(", "Ext", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "SDValue", "Sext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "SlicedVec", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "TF", ")", ";", "return", "Sext", ";", "}", "assert", "(", "TLI", ".", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "RegVT", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleVec", "(", "NumElems", "*", "SizeRatio", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "*", "SizeRatio", "+", "SizeRatio", "-", "<NUM_LIT>", "]", "=", "i", ";", "SDValue", "Shuff", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "SlicedVec", ",", "DAG", ".", "getUNDEF", "(", "WideVecVT", ")", ",", "&", "ShuffleVec", "[", "<NUM_LIT>", "]", ")", ";", "Shuff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Shuff", ")", ";", "unsigned", "Amt", "=", "RegVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "MemVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "Shuff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Shuff", ",", "DAG", ".", "getConstant", "(", "Amt", ",", "RegVT", ")", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "TF", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "LowerExtendedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11817, "Length": 426, "Cover_Rate": 0.3432715551974214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "MinLod", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "MinLod", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "MakeTexelAvailableKHR", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "MakeTexelAvailableKHR", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "MakeTexelVisibleKHR", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "MakeTexelVisibleKHR", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "NonPrivateTexelKHR", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "NonPrivateTexelKHR", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "VolatileTexelKHR", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "VolatileTexelKHR", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";", "sep", "=", "<STR_LIT>", ";", "}", "if", "(", "e", "==", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "SignExtend", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "e", "&", "static_cast", "<", "uint32_t", ">", "(", "ImageOperand", "::", "SignExtend", ")", ")", "{", "nameString", "+=", "sep", "+", "<STR_LIT>", ";"], "ground_truth": ["sep", "=", "<STR_LIT>", ";"], "File": "SPIRVBaseInfo", "Func": "getImageOperandName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11818, "Length": 268, "Cover_Rate": 0.4142194744976816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ")", "sec", "=", "<NUM_LIT>", ";", "else", "sec", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "decl_readonly_section", "(", "decl", ",", "reloc", ")", ")", "sec", "=", "<NUM_LIT>", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'@'", "&&", "name", "[", "<NUM_LIT>", "]", "==", "'.'", ")", "{", "switch", "(", "name", "[", "<NUM_LIT>", "]", ")", "{", "case", "'b'", ":", "sec", "=", "<NUM_LIT>", ";", "break", ";", "case", "'t'", ":", "if", "(", "sec", "==", "<NUM_LIT>", ")", "sec", "=", "<NUM_LIT>", ";", "else", "sec", "=", "<NUM_LIT>", ";", "break", ";", "case", "'f'", ":", "if", "(", "sec", "==", "<NUM_LIT>", ")", "sec", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "sec", "==", "<NUM_LIT>", ")", "sec", "=", "<NUM_LIT>", ";"], "File": "mep", "Func": "mep_unique_section", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11819, "Length": 117, "Cover_Rate": 0.3305084745762712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_RED_ZONE", "&&", "!", "TARGET_64BIT_MS_ABI", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_using_red_zone", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11820, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "LocalIns", ";", "getOriginalFunctionArgs", "(", "DAG", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "Ins", ",", "LocalIns", ")", ";", "AnalyzeFormalArguments", "(", "CCInfo", ",", "LocalIns", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "EVT", "MemVT", "=", "LocalIns", "[", "i", "]", ".", "VT", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ",", "<STR_LIT>", ")", ",", "MachinePointerInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "R600ISelLowering65", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11821, "Length": 205, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "M88kTargetStreamer", "Func": "getStreamer", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11822, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_store_sd", "(", "double", "*", "__P", ",", "__m128d", "__A", ")", "{", "*", "__P", "=", "(", "(", "__v2df", ")", "__A", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_store_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11823, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "true", ";", "if", "(", "!", "CheckVMLxHazard", ")", "return", "true", ";", "if", "(", "!", "Subtarget", "->", "isCortexA7", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA8", "(", ")", "&&", "!", "Subtarget", "->", "isCortexA9", "(", ")", "&&", "!", "Subtarget", "->", "isSwift", "(", ")", ")", "return", "true", ";", "if", "(", "!", "N", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "SDNode", "*", "Use", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "<ISA_LIT>BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "CurDAG", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";"], "File": "ARMISelDAGToDAG108", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11824, "Length": 136, "Cover_Rate": 0.6834170854271356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "OpenRISCTargetMachine", "Func": "getRegisterInfo", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11825, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "B", ".", "begin", "(", ")", ",", "E", "=", "B", ".", "end", "(", ")", ",", "NextI", "=", "I", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "continue", ";", "if", "(", "MI", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MI", "->", "isInlineAsm", "(", ")", ")", "continue", ";", "unsigned", "NumD", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ";", "if", "(", "NumD", "!=", "<NUM_LIT>", ")", "continue", ";", "BitTracker", "::", "RegisterRef", "RD", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "has", "(", "RD", ".", "Reg", ")", ")", "continue", ";", "const", "BitTracker", "::", "RegisterCell", "&", "DC", "=", "BT", ".", "lookup", "(", "RD", ".", "Reg", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "BitTracker", "::", "RegisterRef", "RS", "=", "Op", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", ")", "continue", ";", "if", "(", "!", "HBS", "::", "isTransparentCopy", "(", "RD", ",", "RS", ",", "MRI", ")", ")", "continue", ";", "unsigned", "BN", ",", "BW", ";", "if", "(", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "BN", ",", "BW", ",", "MRI", ")", ")", "continue", ";", "const", "BitTracker", "::", "RegisterCell", "&", "SC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "if", "(", "!", "usedBitsEqual", "(", "RD", ",", "RS", ")", "&&", "!", "HBS", "::", "isEqual", "(", "DC", ",", "<NUM_LIT>", ",", "SC", ",", "BN", ",", "BW", ")", ")", "continue", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "FRC", "=", "HBS", "::", "getFinalVRegClass", "(", "RD", ",", "MRI", ")", ";", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "FRC", ")", ";"], "ground_truth": ["BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewR", ")", ".", "addReg", "(", "RS", ".", "Reg", ",", "<NUM_LIT>", ",", "RS", ".", "Sub", ")", ";"], "File": "HexagonBitSimplify36", "Func": "processBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11826, "Length": 359, "Cover_Rate": 0.8486997635933806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "isImmPCRel", "(", "uint64_t", "TSFlags", ")", "{", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86BaseInfo37", "Func": "isImmPCRel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11827, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11828, "Length": 91, "Cover_Rate": 0.455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "requiresFixups", "(", "MCContext", "&", "C", ",", "const", "MCExpr", "*", "Value", ",", "const", "MCExpr", "*", "&", "LHS", ",", "const", "MCExpr", "*", "&", "RHS", ")", "{", "const", "auto", "*", "MBE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Value", ")", ";", "if", "(", "MBE", "==", "nullptr", ")", "return", "false", ";", "MCValue", "E", ";", "if", "(", "!", "Value", "->", "evaluateAsRelocatable", "(", "E", ",", "nullptr", ",", "nullptr", ")", ")", "return", "false", ";", "if", "(", "E", ".", "getSymA", "(", ")", "==", "nullptr", "||", "E", ".", "getSymB", "(", ")", "==", "nullptr", ")", "return", "false", ";", "const", "auto", "&", "A", "=", "E", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ";", "const", "auto", "&", "B", "=", "E", ".", "getSymB", "(", ")", "->", "getSymbol", "(", ")", ";", "LHS", "=", "MCBinaryExpr", "::", "create", "(", "MCBinaryExpr", "::", "Add", ",", "MCSymbolRefExpr", "::", "create", "(", "&", "A", ",", "C", ")", ",", "MCConstantExpr", "::", "create", "(", "E", ".", "getConstant", "(", ")", ",", "C", ")", ",", "C", ")", ";"], "ground_truth": ["RHS", "=", "E", ".", "getSymB", "(", ")", ";"], "File": "RISCVELFStreamer (2)", "Func": "requiresFixups", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11829, "Length": 163, "Cover_Rate": 0.7309417040358744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3_lane_bf16", "(", "bfloat16_t", "*", "__a", ",", "bfloat16x4x3_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "bfloat16x4x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst3_lanev4bf", "(", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vst3_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11830, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_srai_pi32", "(", "__m64", "__m", ",", "int", "__count", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_psrad", "(", "(", "__v2si", ")", "__m", ",", "__count", ")", ";"], "File": "mmintrin5", "Func": "_mm_srai_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11831, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "LHS", ",", "DL", ",", "DAG", ")", ";", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "RHS", ",", "DL", ",", "DAG", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "Result", "=", "CallInfo", ".", "first", ";", "switch", "(", "<ISA_LIT>CC", ")", "{", "default", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Mask", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ",", "Result", ",", "Mask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "<ISA_LIT>CC", "=", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "Result", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["<ISA_LIT>CC", "=", "<STR_LIT>", ";"], "File": "SparcISelLowering18", "Func": "LowerF128Compare", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11832, "Length": 349, "Cover_Rate": 0.3925759280089989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpneq_n_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpneq_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11833, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Inst", "=", "RF", ".", "getInst", "(", ")", ";", "auto", "&", "STI", "=", "*", "RF", ".", "getSubtargetInfo", "(", ")", ";"], "ground_truth": ["bool", "Is16BitMode", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "X86AsmBackend", "Func": "isFullyRelaxed", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11834, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "SelectVOP3Mods0", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["SelectVOP3Mods", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "File": "AMDGPUISelDAGToDAG100", "Func": "SelectDIV_SCALE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11835, "Length": 90, "Cover_Rate": 0.5844155844155844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Function", "::", "const_arg_iterator", "argi", "=", "F", "->", "arg_begin", "(", ")", ",", "arge", "=", "F", "->", "arg_end", "(", ")", ";", "argi", "!=", "arge", ";", "++", "argi", ")", "{", "const", "Type", "*", "Ty", "=", "argi", "->", "getType", "(", ")", ";", "ArgSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "}", "O", "<<", "PAN", "::", "getArgsLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "<<", "<STR_LIT>", "<<", "ArgSize", "<<", "<STR_LIT>", ";", "int", "TempSize", "=", "PTLI", "->", "GetTmpSize", "(", ")", ";", "if", "(", "TempSize", ">", "<NUM_LIT>", ")", "O", "<<", "PAN", "::", "getTempdataLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "<<", "<STR_LIT>", "<<", "TempSize", "<<", "'\\n'", ";"], "ground_truth": ["}"], "File": "PIC16AsmPrinter3", "Func": "EmitFunctionFrame", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11836, "Length": 104, "Cover_Rate": 0.3727598566308244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Known2", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["Known", ".", "One", "&=", "Known2", ".", "One", ";"], "File": "SparcISelLowering (2)2", "Func": "computeKnownBitsForTargetNode", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11837, "Length": 44, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerSVEIntrinsicEXT", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElemSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "ByteVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "<STR_LIT>", ",", "{", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "true", "}", ")", ";", "SDValue", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Op2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "ElemSize", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerSVEIntrinsicEXT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11838, "Length": 153, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "MBBs", "=", "MJTI", "->", "getJumpTables", "(", ")", "[", "JT", "->", "getIndex", "(", ")", "]", ".", "MBBs", ";", "for", "(", "auto", "MBB", ":", "MBBs", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getBasicBlock", "(", "MBB", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getBasicBlock", "(", "MBBs", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering (2)1", "Func": "LowerBR_JT", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11839, "Length": 69, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "BRIG_TYPE_S32", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_F32", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_U64", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_S64", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_F64", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_U8", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_S8", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_U16", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_S16", ":", "return", "<STR_LIT>", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HSAILISelDAGToDAG", "Func": "getLoadBrigOpcode", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11840, "Length": 61, "Cover_Rate": 0.5980392156862745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", "<<", "<STR_LIT>", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11841, "Length": 77, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_MULTIPLY_HIGH", "&&", "TARGET_SOFT_MUL", ")", "error", "(", "<STR_LIT>", ")", ";", "microblaze_sched_use_dfa", "=", "<NUM_LIT>", ";", "microblaze_abicalls", "=", "MICROBLAZE_ABICALLS_NO", ";", "real_maxval", "(", "&", "dfhigh", ",", "<NUM_LIT>", ",", "DFmode", ")", ";", "real_maxval", "(", "&", "dflow", ",", "<NUM_LIT>", ",", "DFmode", ")", ";", "real_maxval", "(", "&", "sfhigh", ",", "<NUM_LIT>", ",", "SFmode", ")", ";", "real_maxval", "(", "&", "sflow", ",", "<NUM_LIT>", ",", "SFmode", ")", ";", "microblaze_print_operand_punct", "[", "'?'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'#'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'&'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'!'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'*'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'@'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'.'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'('", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "')'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'['", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "']'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'<'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'>'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'{'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'}'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'^'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'$'", "]", "=", "<NUM_LIT>", ";", "microblaze_print_operand_punct", "[", "'+'", "]", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "microblaze_dbx_regno", "[", "i", "]", "=", "-", "<NUM_LIT>", ";", "start", "=", "GP_DBX_FIRST", "-", "GP_REG_FIRST", ";", "for", "(", "i", "=", "GP_REG_FIRST", ";", "i", "<=", "GP_REG_LAST", ";", "i", "++", ")", "microblaze_dbx_regno", "[", "i", "]", "=", "i", "+", "start", ";", "for", "(", "mode", "=", "VOIDmode", ";", "mode", "!=", "MAX_MACHINE_MODE", ";", "mode", "=", "(", "machine_mode", ")", "(", "(", "int", ")", "mode", "+", "<NUM_LIT>", ")", ")", "{", "register", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "register", "int", "ok", ";", "if", "(", "mode", "==", "CCmode", ")", "{"], "ground_truth": ["ok", "=", "(", "ST_REG_P", "(", "regno", ")", "||", "GP_REG_P", "(", "regno", ")", ")", ";"], "File": "microblaze5", "Func": "microblaze_option_override", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11842, "Length": 307, "Cover_Rate": 0.4481751824817518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isNegated", "(", ")", "const", "{"], "ground_truth": ["return", "Negated", ";"], "File": "GBZ80MCExpr", "Func": "isNegated", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11843, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mips_cfun_might_clobber_call_saved_reg_p", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "FP_REG_P", "(", "regno", ")", "&&", "MAX_FPRS_PER_FMT", "==", "<NUM_LIT>", "&&", "mips_cfun_might_clobber_call_saved_reg_p", "(", "regno", "+", "<NUM_LIT>", ")", ")", "return", "true", ";", "}", "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", "&&", "crtl", "->", "calls_eh_return", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_save_reg_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11844, "Length": 49, "Cover_Rate": 0.7424242424242424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "NonPCrelGEPRequired", "=", "!", "Subtarget", "->", "isUsingPCRelativeCalls", "(", ")", "&&", "Subtarget", "->", "isELFv2ABI", "(", ")", "&&", "UsesX2OrR2", ";", "if", "(", "NonPCrelGEPRequired", "||", "PCrelGEPRequired", ")", "{", "MCSymbol", "*", "GlobalEntryLabel", "=", "<ISA_LIT>FI", "->", "getGlobalEPSymbol", "(", "*", "MF", ")", ";", "OutStreamer", "->", "emitLabel", "(", "GlobalEntryLabel", ")", ";", "const", "MCSymbolRefExpr", "*", "GlobalEntryLabelExp", "=", "MCSymbolRefExpr", "::", "create", "(", "GlobalEntryLabel", ",", "OutContext", ")", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Large", ")", "{", "MCSymbol", "*", "TOCSymbol", "=", "OutContext", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "const", "MCExpr", "*", "TOCDeltaExpr", "=", "MCBinaryExpr", "::", "createSub", "(", "MCSymbolRefExpr", "::", "create", "(", "TOCSymbol", ",", "OutContext", ")", ",", "GlobalEntryLabelExp", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "TOCDeltaHi", "=", "<ISA_LIT>MCExpr", "::", "createHa", "(", "TOCDeltaExpr", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaHi", ")", ")", ";", "const", "MCExpr", "*", "TOCDeltaLo", "=", "<ISA_LIT>MCExpr", "::", "createLo", "(", "TOCDeltaExpr", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "TOCDeltaLo", ")", ")", ";", "}", "else", "{"], "ground_truth": ["MCSymbol", "*", "TOCOffset", "=", "<ISA_LIT>FI", "->", "getTOCOffsetSymbol", "(", "*", "MF", ")", ";"], "File": "PPCAsmPrinter (2)3", "Func": "emitFunctionBodyStart", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11845, "Length": 204, "Cover_Rate": 0.36493738819320215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "FunctionName", "=", "CreateStringPtr", "(", "BB", ",", "F", ".", "getName", "(", ")", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "FunctionName", ",", "ConstantInt", "::", "get", "(", "I16", ",", "F", ".", "arg_size", "(", ")", ")", "}", ";", "CallInst", "::", "Create", "(", "Fn", ",", "Args", ",", "<STR_LIT>", ",", "&", "BB", ")", ";"], "ground_truth": ["}"], "File": "AVRInstrumentFunctions1", "Func": "BuildSignatureCall", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11846, "Length": 53, "Cover_Rate": 0.3897058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mHWBits", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "mSWBits", ".", "set", "(", "<STR_LIT>", ")", ";", "mHWBits", ".", "reset", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["mSWBits", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "AMDIL7XXDevice", "Func": "setCaps", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11847, "Length": 29, "Cover_Rate": 0.38666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "getFirstNonPHI", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "Src", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Dst", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "Else", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11848, "Length": 103, "Cover_Rate": 0.7304964539007093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "UseI", "=", "Def", ";", "UseI", "!=", "BBEnd", ";", "++", "UseI", ")", "{", "AluInstCount", "+=", "OccupiedDwords", "(", "*", "UseI", ")", ";", "if", "(", "!", "SubstituteKCacheBank", "(", "*", "UseI", ",", "KCacheBanks", ",", "false", ")", ")", "return", "false", ";", "if", "(", "AluInstCount", ">=", "TII", "->", "getMaxAlusPerClause", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "UseI", "->", "readsRegister", "(", "MOI", "->", "getReg", "(", ")", ",", "&", "TRI", ")", ")", "LastUseCount", "=", "AluInstCount", ";"], "File": "R600EmitClauseMarkers (2)1", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11849, "Length": 74, "Cover_Rate": 0.3288888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "const", "Instruction", "*", "I", ")", "{", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Src", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "Alignment", "!=", "<NUM_LIT>", "&&", "Src", "->", "getVectorElementType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{"], "ground_truth": ["return", "LT", ".", "first", "*", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo (2)1", "Func": "getMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11850, "Length": 73, "Cover_Rate": 0.9125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex", ";"], "ground_truth": ["}"], "File": "DLXMachineFunctionInfo", "Func": "getVarArgsFrameIndex", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11851, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask2_permutex2var_epi16", "(", "__m512i", "__A", ",", "__m512i", "__I", ",", "__mmask32", "__U", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_vpermi2varhi512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__I", ",", "(", "__v32hi", ")", "__B", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask2_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11852, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is<ISA_LIT>NEONPred", "(", "MI", ")", ")", "AddDefaultPred", "(", "MIB", ")", ";", "bool", "CPSR", "=", "false", ";", "if", "(", "DefinesOptionalPredicate", "(", "MI", ",", "&", "CPSR", ")", ")", "{"], "ground_truth": ["if", "(", "CPSR", ")", "AddDefaultT1CC", "(", "MIB", ")", ";"], "File": "ARMFastISel (2)", "Func": "AddOptionalDefs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11853, "Length": 37, "Cover_Rate": 0.5362318840579711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCASMInfo", "*", "createNPEngineMCASMInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ")", "{", "MCASMInfo", "*", "MAI", "=", "new", "NPEngineMCASMInfo", "(", "TT", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "NPEngineMCTargetDesc", "Func": "createNPEngineMCASMInfo", "Target": "NPEngine", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11854, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Mem", ".", "Postindexed", ";"], "ground_truth": ["}"], "File": "ARMAsmParser35", "Func": "getMemPostindexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11855, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_ph", "(", "__A7", ",", "__A6", ",", "__A5", ",", "__A4", ",", "__A3", ",", "__A2", ",", "__A1", ",", "__A0", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_setr_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11856, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "create<ISA_LIT>LowerI1CopiesPass", "(", ")", ")", ";", "addPass", "(", "&", "<ISA_LIT>FixSGPRCopiesID", ")", ";", "addPass", "(", "create<ISA_LIT>FoldOperandsPass", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "addInstSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11857, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFMCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64MCAsmInfo10", "Func": "anchor", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11858, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", ",", "Subtarget", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG", "Func": "MipsDAGToDAGISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11859, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_store_pairdi", "(", "mem1", ",", "reg1", ",", "mem2", ",", "reg2", ")", ";", "case", "DFmode", ":", "return", "gen_store_pairdf", "(", "mem1", ",", "reg1", ",", "mem2", ",", "reg2", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_gen_store_pair", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11860, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitInstrRegReg", "(", "MovOpc", ",", "Reg1", ",", "FPReg1", ")", ";", "EmitInstrRegReg", "(", "MovOpc", ",", "Reg2", ",", "FPReg2", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter20", "Func": "EmitMovFPIntPair", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11861, "Length": 19, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ImmOffset", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "ImmOffset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "CurByte", ",", "Expr", ",", "FixupKind", ")", ")", ";", "EmitConstant", "(", "<NUM_LIT>", ",", "Size", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter69", "Func": "EmitImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11862, "Length": 52, "Cover_Rate": 0.31137724550898205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasMSA", "(", ")", "&&", "!", "isFP64bit", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "IsFPXX", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "has<ISA_LIT>64r6", "(", ")", "&&", "InMicro<ISA_LIT>Mode", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "UseIndirectJumpsHazard", ")", "{", "if", "(", "InMicro<ISA_LIT>Mode", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "has<ISA_LIT>32r2", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "has<ISA_LIT>32r6", "(", ")", ")", "{", "StringRef", "ISA", "=", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "isFP64bit", "(", ")", ")", ";", "assert", "(", "isNaN2008", "(", ")", ")", ";", "if", "(", "hasDSP", "(", ")", ")", "report_fatal_error", "(", "ISA", "+", "<STR_LIT>", ",", "false", ")", ";", "}", "if", "(", "NoABICalls", "&&", "TM", ".", "isPositionIndependent", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "isABI_N64", "(", ")", "&&", "!", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "hasSym32", "(", ")", ")", "NoABICalls", "=", "true", ";", "UseSmallSection", "=", "GPOpt", ";", "if", "(", "!", "NoABICalls", "&&", "GPOpt", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "UseSmallSection", "=", "false", ";", "}"], "ground_truth": ["}"], "File": "MipsSubtarget60", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11863, "Length": 212, "Cover_Rate": 0.3925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerJumpTable", "(", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVAARG", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVISelLowering (2)2", "Func": "LowerOperation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11864, "Length": 93, "Cover_Rate": 0.41333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SUI", "->", "getInstr", "(", ")", "&&", "SUJ", "->", "getInstr", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCVLIWPacketizer", "Func": "isLegalToPruneDependencies", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11865, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MaxNumSGPRs", "-=", "std", "::", "min", "(", "MaxNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MaxNumSGPRs", "=", "alignDown", "(", "MaxNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", ";", "return", "std", "::", "min", "(", "MaxNumSGPRs", ",", "AddressableNumSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11866, "Length": 50, "Cover_Rate": 0.42735042735042733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LOHInstToLabel", "[", "MI", "]", "=", "LOHLabel", ";", "OutStreamer", ".", "EmitLabel", "(", "LOHLabel", ")", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "isVerbose", "(", ")", "&&", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "TmpStr", ";", "raw_svector_ostream", "OS", "(", "TmpStr", ")", ";", "PrintDebugValueComment", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "OS", ".", "str", "(", ")", ")", ")", ";", "}", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "getRealIndexedOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MCInst", "TmpInst", ";"], "ground_truth": ["TmpInst", ".", "setOpcode", "(", "getRealIndexedOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";"], "File": "ARM64AsmPrinter1", "Func": "EmitInstruction", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11867, "Length": 284, "Cover_Rate": 0.39609483960948394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AttrKind", "::", "AlwaysInline", ")", ")", "{", "FuncControl", "|=", "FunctionControl", "::", "Inline", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AttrKind", "::", "ReadNone", ")", ")", "{", "FuncControl", "|=", "FunctionControl", "::", "Pure", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "AttrKind", "::", "ReadOnly", ")", ")", "{"], "ground_truth": ["FuncControl", "|=", "FunctionControl", "::", "Const", ";"], "File": "SPIRVCallLowering1", "Func": "getFunctionControl", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11868, "Length": 62, "Cover_Rate": 0.5904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser", "Func": "DefaultLimits", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11869, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Setcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "ReplaceOtherUses", "=", "!", "N0", ".", "hasOneUse", "(", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Setcc", ")", ";", "if", "(", "ReplaceOtherUses", ")", "{", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N0", ")", ",", "N0", ".", "getValueType", "(", ")", ",", "Setcc", ")", ";", "DCI", ".", "CombineTo", "(", "N0", ".", "getNode", "(", ")", ",", "Trunc", ")", ";", "}", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "SDValue", "NewCMov", "=", "combineToExtendCMOV", "(", "N", ",", "DAG", ")", ")", "return", "NewCMov", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "SDValue", "V", "=", "combineExtSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering100", "Func": "combineSext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11870, "Length": 178, "Cover_Rate": 0.536144578313253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmaxs_f32", "(", "float32x2_t", "a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_reduc_smax_nan_scal_v2sf", "(", "a", ")", ";"], "File": "arm", "Func": "neon2_vpmaxs_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11871, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "nds32_output_stack_pop", "(", "rtx", "par_rtx", "ATTRIBUTE_UNUSED", ")", "{", "char", "pattern", "[", "<NUM_LIT>", "]", ";", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "int", "rb_eh_data", "=", "cfun", "->", "machine", "->", "eh_return_data_first_regno", ";", "int", "re_eh_data", "=", "cfun", "->", "machine", "->", "eh_return_data_last_regno", ";", "int", "first_eh_data_regno", "=", "EH_RETURN_DATA_REGNO", "(", "<NUM_LIT>", ")", ";", "int", "rb_callee_saved", "=", "cfun", "->", "machine", "->", "callee_saved_first_gpr_regno", ";", "int", "re_callee_saved", "=", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", ";", "if", "(", "reg_mentioned_p", "(", "gen_rtx_REG", "(", "SImode", ",", "first_eh_data_regno", ")", ",", "par_rtx", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "rb_eh_data", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_eh_data", ")", ";", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "pattern", ",", "operands", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "TARGET_V3PUSH", "&&", "!", "nds32_isr_function_p", "(", "current_function_decl", ")", "&&", "(", "cfun", "->", "machine", "->", "va_args_size", "==", "<NUM_LIT>", ")", ")", "{", "int", "sp_adjust", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_callee_saved", ")", ";", "sp_adjust", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "if", "(", "satisfies_constraint_Iu08", "(", "GEN_INT", "(", "sp_adjust", ")", ")", "&&", "NDS32_DOUBLE_WORD_ALIGN_P", "(", "sp_adjust", ")", "&&", "!", "cfun", "->", "calls_alloca", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "sp_adjust", ")", ";", "else", "{", "if", "(", "cfun", "->", "machine", "->", "callee_saved_first_fpr_regno", "!=", "SP_REGNUM", ")", "{", "sp_adjust", "=", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", "+", "cfun", "->", "machine", "->", "callee_saved_fpr_regs_size", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "sp_adjust", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "}", "}", "snprintf", "(", "pattern", ",", "sizeof", "(", "pattern", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "int", "pop_en4_only_p", "=", "<NUM_LIT>", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "rb_callee_saved", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "re_callee_saved", ")", ";", "if", "(", "!", "cfun", "->", "machine", "->", "fp_size", "&&", "!", "cfun", "->", "machine", "->", "gp_size", "&&", "!", "cfun", "->", "machine", "->", "lp_size", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SP_REGNUM", ")", "{", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["else", "{"], "File": "nds32-md-auxiliary5", "Func": "nds32_output_stack_pop", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11872, "Length": 368, "Cover_Rate": 0.8087912087912088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "unsigned", "Reg", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "int32_t", "Imm12", "=", "MO1", ".", "getImm", "(", ")", ";", "uint32_t", "Binary", ";", "Binary", "=", "Imm12", "&", "<NUM_LIT>", ";", "if", "(", "Imm12", ">=", "<NUM_LIT>", ")", "Binary", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["Binary", "|=", "(", "Reg", "<<", "<NUM_LIT>", ")", ";"], "File": "ARMCodeEmitter", "Func": "getAddrModeImm12OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11873, "Length": 62, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "AMDGPUCFGStructurizer", "::", "getReturnInstr", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ";", "if", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "It", ")", ";"], "ground_truth": ["if", "(", "instr", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "RETURN", ")", "return", "instr", ";"], "File": "AMDILCFGStructurizer12", "Func": "getReturnInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11874, "Length": 58, "Cover_Rate": 0.9206349206349206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "if", "(", "!", "isImm", "(", ")", "||", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ")", "return", "false", ";"], "ground_truth": ["return", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ")", "&&", "(", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", "||", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL_PLT", ")", ";"], "File": "RISCVAsmParser", "Func": "isCallSymbol", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11875, "Length": 56, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmulhq_n_s16", "(", "int16x8_t", "a", ",", "int16_t", "b", ")", "{", "int16x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrdmulhq_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11876, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressSanitizer", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "STI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation10", "Func": "X86AddressSanitizer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11877, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "XNCMMCTargetDesc", "Func": "createXNCMMCRegisterInfo", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11878, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MAI", "->", "doesSupportExceptionHandling", "(", ")", "&&", "MMI", ")", "{", "const", "std", "::", "vector", "<", "Function", "*", ">", "&", "Personalities", "=", "MMI", "->", "getPersonalities", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "Function", "*", ">", "::", "const_iterator", "I", "=", "Personalities", ".", "begin", "(", ")", ",", "E", "=", "Personalities", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "*", "I", ")", "{", "MCSymbol", "*", "NLPSym", "=", "GetSymbolWithGlobalValueBase", "(", "*", "I", ",", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMIMacho", ".", "getGVStubEntry", "(", "NLPSym", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "*", "I", ")", ",", "true", ")", ";", "}", "}", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{"], "File": "PPCAsmPrinter107", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11879, "Length": 295, "Cover_Rate": 0.6008146639511202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "TargetABI", "=", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_APCS", ";", "}", "}", "else", "if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{", "TargetABI", "=", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS", ";", "}", "else", "{", "switch", "(", "TT", ".", "getEnvironment", "(", ")", ")", "{", "case", "llvm", "::", "Triple", "::", "Android", ":", "case", "llvm", "::", "Triple", "::", "GNUEABI", ":", "case", "llvm", "::", "Triple", "::", "GNUEABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABIHF", ":", "case", "llvm", "::", "Triple", "::", "EABI", ":", "TargetABI", "=", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS", ";", "break", ";", "case", "llvm", "::", "Triple", "::", "GNU", ":", "TargetABI", "=", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_APCS", ";", "break", ";", "default", ":", "if", "(", "TT", ".", "getOS", "(", ")", "==", "llvm", "::", "Triple", "::", "NetBSD", ")", "TargetABI", "=", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_APCS", ";", "else", "TargetABI", "=", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS", ";"], "ground_truth": ["break", ";"], "File": "ARMTargetMachine25", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11880, "Length": 128, "Cover_Rate": 0.4507042253521127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SICISelLowering", "Func": "getTargetNodeName", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11881, "Length": 48, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "PatmosISelDAGToDAG1", "Func": "createPatmosISelDag", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11882, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s8_u8", "(", "uint8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int8x8_t", ")", "__builtin_neon_vreinterpretv8qiv8qi", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s8_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11883, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "resetSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "{", "if", "(", "isTargetIOS", "(", ")", "&&", "TargetTriple", ".", "getArchName", "(", ")", ".", "endswith", "(", "<STR_LIT>", ")", ")", "CPUString", "=", "<STR_LIT>", ";", "else", "CPUString", "=", "<STR_LIT>", ";", "}", "std", "::", "string", "ArchFS", "=", "<ISA_LIT>_MC", "::", "Parse<ISA_LIT>Triple", "(", "TargetTriple", ".", "getTriple", "(", ")", ",", "CPUString", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "<STR_LIT>", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "ParseSubtargetFeatures", "(", "CPUString", ",", "ArchFS", ")", ";", "assert", "(", "hasV6T2Ops", "(", ")", "||", "!", "hasThumb2", "(", ")", ")", ";", "SchedModel", "=", "getSchedModelForCPU", "(", "CPUString", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";", "if", "(", "TargetABI", "==", "<ISA_LIT>_ABI_UNKNOWN", ")", "{", "switch", "(", "TargetTriple", ".", "getEnvironment", "(", ")", ")", "{", "case", "Triple", "::", "Android", ":", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "<ISA_LIT>_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", ")", "TargetABI", "=", "<ISA_LIT>_ABI_AAPCS", ";", "else", "TargetABI", "=", "<ISA_LIT>_ABI_APCS", ";"], "ground_truth": ["break", ";"], "File": "ARMSubtarget (2)", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11884, "Length": 226, "Cover_Rate": 0.45841784989858014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrhq_gather_offset_u32", "(", "uint16_t", "const", "*", "__base", ",", "uint32x4_t", "__offset", ")", "{"], "ground_truth": ["return", "__builtin_mve_vldrhq_gather_offset_uv4si", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__offset", ")", ";"], "File": "arm", "Func": "mve___arm_vldrhq_gather_offset_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11885, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>CFGStructurizer", "::", "handleJumpintoIfImp", "(", "MachineBasicBlock", "*", "HeadMBB", ",", "MachineBasicBlock", "*", "TrueMBB", ",", "MachineBasicBlock", "*", "FalseMBB", ")", "{", "int", "Num", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "*", "DownBlk", ";", "DownBlk", "=", "TrueMBB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HeadMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "succ_size", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "while", "(", "DownBlk", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DownBlk", "->", "getNumber", "(", ")", ";", ")", ";", "if", "(", "singlePathTo", "(", "FalseMBB", ",", "DownBlk", ")", "==", "SinglePath_InPath", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "Num", "+=", "cloneOnSideEntryTo", "(", "HeadMBB", ",", "TrueMBB", ",", "DownBlk", ")", ";", "Num", "+=", "cloneOnSideEntryTo", "(", "HeadMBB", ",", "FalseMBB", ",", "DownBlk", ")", ";", "numClonedBlock", "+=", "Num", ";", "Num", "+=", "serialPatternMatch", "(", "*", "HeadMBB", "->", "succ_begin", "(", ")", ")", ";", "Num", "+=", "serialPatternMatch", "(", "*", "std", "::", "next", "(", "HeadMBB", "->", "succ_begin", "(", ")", ")", ")", ";", "Num", "+=", "ifPatternMatch", "(", "HeadMBB", ")", ";", "assert", "(", "Num", ">", "<NUM_LIT>", ")", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";"], "ground_truth": ["DownBlk", "=", "(", "DownBlk", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", "?", "(", "*", "DownBlk", "->", "succ_begin", "(", ")", ")", ":", "nullptr", ";"], "File": "AMDILCFGStructurizer", "Func": "handleJumpintoIfImp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11886, "Length": 221, "Cover_Rate": 0.9778761061946902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CC", "=", "(", "int", ")", "MI", "->", "getOperand", "(", "opNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "<ISA_LIT>CondCodeToString", "(", "(", "<STR_LIT>", ")", "CC", ")", ";"], "File": "PIC16AsmPrinter", "Func": "printCCOperand", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11887, "Length": 27, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "long", "i", "=", "<NUM_LIT>", ";", "i", "<", "m_loopInfoVec", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "m_loopInfoVec", "[", "i", "]", ".", "is_Valid", "(", ")", ")", "{"], "ground_truth": ["loopTemp", "[", "m_loopInfoVec", "[", "i", "]", ".", "get_DIM", "(", ")", "]", "=", "m_loopInfoVec", "[", "i", "]", ";"], "File": "TPCIndexSpace", "Func": "sort", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11888, "Length": 54, "Cover_Rate": 0.5567010309278351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "HasSPE", ")", "RC", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "else", "RC", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "Register", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "CodeModel", "::", "Model", "CModel", "=", "TM", ".", "getCodeModel", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "(", "VT", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Alignment", ")", ";", "unsigned", "Opc", ";", "if", "(", "HasSPE", ")", "Opc", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "Opc", "=", "(", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "Register", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "<ISA_LIT>FuncInfo", "->", "setUsesTOCBasePtr", "(", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Small", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Large", ")", "{", "Register", "TmpReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg2", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "TmpReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg2", ")", ";", "}", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}"], "ground_truth": ["return", "DestReg", ";"], "File": "PPCFastISel12", "Func": "PPCMaterializeFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11889, "Length": 397, "Cover_Rate": 0.7576335877862596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Loop", "&&", "MBB", "==", "Loop", "->", "getHeader", "(", ")", ")", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "WebAssemblyFixIrreducibleControlFlow", "Func": "canonicalizeSuccessor", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11890, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ReturnAddress", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "ReturnAddress", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "else", "{", "Register", "Reg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "ReturnAddress", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "}", "SDNode", "*", "St", ";", "if", "(", "Subtarget", "->", "hasPAuth", "(", ")", ")", "{", "St", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ReturnAddress", ")", ";", "}", "else", "{"], "ground_truth": ["SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "ReturnAddress", ")", ";"], "File": "AArch64ISelLowering45", "Func": "LowerRETURNADDR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11891, "Length": 162, "Cover_Rate": 0.5890909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vdup_laneq_s16", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_laneq_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11892, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "IA", ".", "Id", "!=", "<NUM_LIT>", "&&", "RA", ".", "Id", "!=", "<NUM_LIT>", ")", ";", "uint16_t", "Flags", "=", "RA", ".", "Addr", "->", "getFlags", "(", ")", "|", "NodeAttrs", "::", "Shadow", ";", "auto", "IsShadow", "=", "[", "Flags", "]", "(", "NodeAddr", "<", "RefNode", "*", ">", "TA", ")", "->", "bool", "{", "return", "TA", ".", "Addr", "->", "getFlags", "(", ")", "==", "Flags", ";", "}", ";", "return", "locateNextRef", "(", "IA", ",", "RA", ",", "IsShadow", ")", ".", "second", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "getNextShadow", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11893, "Length": 73, "Cover_Rate": 0.7448979591836735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "trySkipId", "(", "<STR_LIT>", ")", ")", "CPolOff", "=", "<STR_LIT>", "::", "DLC", ";", "else", "if", "(", "trySkipId", "(", "<STR_LIT>", ")", ")", "CPolOn", "=", "<STR_LIT>", "::", "SCC", ";", "else", "if", "(", "trySkipId", "(", "<STR_LIT>", ")", ")", "CPolOff", "=", "<STR_LIT>", "::", "SCC", ";", "else", "return", "MatchOperand_NoMatch", ";", "if", "(", "!", "isGFX10Plus", "(", ")", "&&", "(", "(", "CPolOn", "|", "CPolOff", ")", "&", "<STR_LIT>", "::", "DLC", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "!", "isGFX90A", "(", ")", "&&", "(", "(", "CPolOn", "|", "CPolOff", ")", "&", "<STR_LIT>", "::", "SCC", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AMDGPUAsmParser1", "Func": "parseCPol", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11894, "Length": 107, "Cover_Rate": 0.3101449275362319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "&", "__b", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtstd_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11895, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovusdb256mem_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "(", "__v8si", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtusepi32_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11896, "Length": 17, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "MB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "<NUM_LIT>", "&&", "ME", "==", "(", "<NUM_LIT>", "-", "SH", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "FoundMnemonic", "=", "true", ";", "}", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "(", "<NUM_LIT>", "-", "SH", ")", "&&", "ME", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "FoundMnemonic", "=", "true", ";", "SH", "=", "<NUM_LIT>", "-", "SH", ";", "}", "if", "(", "FoundMnemonic", ")", "{", "printOperand", "(", "MI", ",", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", "<<", "'\\n'", ";"], "ground_truth": ["return", ";"], "File": "PPCAsmPrinter30", "Func": "printMachineInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11897, "Length": 144, "Cover_Rate": 0.3881401617250674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "getEndLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11898, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V8SImode", ":", "case", "V4SImode", ":", "case", "V8SFmode", ":", "case", "V4SFmode", ":", "vec_mode", "=", "mode", ";", "mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "imode", "=", "SImode", ";", "lo", "=", "<NUM_LIT>", ",", "hi", "=", "lo", "<", "<NUM_LIT>", ";", "break", ";", "case", "V8DImode", ":", "case", "V4DImode", ":", "case", "V2DImode", ":", "case", "V8DFmode", ":", "case", "V4DFmode", ":", "case", "V2DFmode", ":", "vec_mode", "=", "mode", ";", "mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "imode", "=", "DImode", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", ">=", "<NUM_LIT>", ")", "lo", "=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "shift", ",", "hi", "=", "-", "<NUM_LIT>", ";", "else", "lo", "=", "<NUM_LIT>", ",", "hi", "=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "shift", "-", "HOST_BITS_PER_WIDE_INT", ")", ";", "break", ";", "case", "TImode", ":", "case", "TFmode", ":", "vec_mode", "=", "VOIDmode", ";", "if", "(", "HOST_BITS_PER_WIDE_INT", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["imode", "=", "TImode", ";"], "File": "i3864", "Func": "ix86_build_signbit_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11899, "Length": 133, "Cover_Rate": 0.3604336043360434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "TeakInstrInfo", "Func": "loadRegFromStackSlot", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11900, "Length": 81, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLoad", ")", "{", "status", "=", "DecodeRD", "(", "MI", ",", "rd", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rs1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "if", "(", "isImm", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "simm13", ")", ")", ";", "else", "{", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rs2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}"], "ground_truth": ["if", "(", "hasAsi", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "asi", ")", ")", ";"], "File": "SparcDisassembler (2)1", "Func": "DecodeMem", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11901, "Length": 113, "Cover_Rate": 0.40070921985815605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p16", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p16", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p16", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p16", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_p16", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_p16", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregciv8hi", "(", "__o", ",", "(", "int16x8_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst3_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11902, "Length": 132, "Cover_Rate": 0.825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{"], "File": "AVRInstrInfo", "Func": "isStoreToStackSlot", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11903, "Length": 45, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Sym", "=", "cast", "<", "<ISA_LIT>ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "createAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "DotSym", ")", ";"], "File": "ARMAsmPrinter59", "Func": "emitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11904, "Length": 166, "Cover_Rate": 0.33877551020408164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARCompactAsmPrinter", "Func": "EmitInstruction", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11905, "Length": 25, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_reducepd512_mask_round", "(", "(", "__v8df", ")", "__A", ",", "__B", ",", "(", "__v8df", ")", "__W", ",", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin1", "Func": "_mm512_mask_reduce_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11906, "Length": 24, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'x'", ":", "return", "POINTER_X_REGS", ";", "case", "'y'", ":", "return", "POINTER_Y_REGS", ";", "case", "'z'", ":", "return", "POINTER_Z_REGS", ";", "case", "'q'", ":", "return", "STACK_REG", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "avr_reg_class_from_letter", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 11907, "Length": 29, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Identifier", "||", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "LParen", ")", "{", "return", "true", ";", "}", "StringRef", "ModifierName", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "ModifierKind", "=", "<ISA_LIT>MCExpr", "::", "getKindByName", "(", "ModifierName", ".", "str", "(", ")", ".", "c_str", "(", ")", ")", ";", "if", "(", "ModifierKind", "!=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "MCExpr", "const", "*", "InnerExpression", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "InnerExpression", ")", ")", "return", "true", ";"], "File": "SNESAsmParser", "Func": "tryParseRelocExpression", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11908, "Length": 131, "Cover_Rate": 0.36187845303867405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MCSymbol", "*", ">", "DLLExportedFns", ",", "DLLExportedGlobals", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "if", "(", "Function", ".", "hasDLLExportStorageClass", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "&", "Function", ")", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "if", "(", "Global", ".", "hasDLLExportStorageClass", "(", ")", ")", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "&", "Global", ")", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "!", "Alias", ".", "hasDLLExportStorageClass", "(", ")", ")", "continue", ";", "if", "(", "Alias", ".", "getType", "(", ")", "->", "getElementType", "(", ")", "->", "isFunctionTy", "(", ")", ")", "DLLExportedFns", ".", "push_back", "(", "getSymbol", "(", "&", "Alias", ")", ")", ";", "else", "DLLExportedGlobals", ".", "push_back", "(", "getSymbol", "(", "&", "Alias", ")", ")", ";", "}", "if", "(", "!", "DLLExportedGlobals", ".", "empty", "(", ")", "||", "!", "DLLExportedFns", ".", "empty", "(", ")", ")", "{", "const", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFCOFF", ".", "getDrectveSection", "(", ")", ")", ";", "for", "(", "auto", "&", "Symbol", ":", "DLLExportedGlobals", ")", "GenerateExportDirective", "(", "Symbol", ",", "true", ")", ";", "for", "(", "auto", "&", "Symbol", ":", "DLLExportedFns", ")", "GenerateExportDirective", "(", "Symbol", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "X86AsmPrinter102", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11909, "Length": 284, "Cover_Rate": 0.3736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "CSKYISelLowering2", "Func": "getTargetNodeName", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11910, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsSpecial", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "isProperty", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11911, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "Nios2FrameLowering", "Func": "emitPrologue", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11912, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegNumbering", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "TVMRegNumbering", "Func": "TVMRegNumbering", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11913, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printDstIdx64", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "X86IntelInstPrinter (2)", "Func": "printDstIdx64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11914, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhaddq_x_n_u32", "(", "uint32x4_t", "__a", ",", "uint32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vhaddq_m_n_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhaddq_x_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11915, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_andc", "(", "vec_sr", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "neg_b", ")", ",", "mask", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_rothmi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11916, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InstrInfo", ".", "hasAVLReg", "(", ")", "&&", "InstrInfo", ".", "AVLReg", "==", "<STR_LIT>", ")", "{", "if", "(", "SEW", "==", "InstrInfo", ".", "SEW", ")", "return", "true", ";", "}", "if", "(", "!", "hasSameAVL", "(", "InstrInfo", ")", ")", "return", "false", ";", "if", "(", "hasSameVTYPE", "(", "InstrInfo", ")", ")", "return", "true", ";", "if", "(", "InstrInfo", ".", "MaskRegOp", "&&", "hasSameVLMAX", "(", "InstrInfo", ")", "&&", "TailAgnostic", "==", "InstrInfo", ".", "TailAgnostic", "&&", "MaskAgnostic", "==", "InstrInfo", ".", "MaskAgnostic", ")", "return", "true", ";"], "ground_truth": ["if", "(", "InstrInfo", ".", "StoreOp", "&&", "VLMul", "==", "InstrInfo", ".", "VLMul", "&&", "SEW", "==", "InstrInfo", ".", "SEW", ")", "return", "true", ";"], "File": "RISCVInsertVSETVLI10", "Func": "isCompatible", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11917, "Length": 95, "Cover_Rate": 0.6012658227848101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrDesc", "&", "UseTID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "<NUM_LIT>", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "<NUM_LIT>", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefTID", ",", "DefIdx", ",", "DefAlign", ",", "UseTID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "<NUM_LIT>", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "<STR_LIT>", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "<NUM_LIT>", "||", "(", "ShImm", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "ShOpVal", ")", "==", "<STR_LIT>", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "<NUM_LIT>", "||", "ShAmt", "==", "<NUM_LIT>", ")", "--", "Latency", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo54", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11918, "Length": 253, "Cover_Rate": 0.6185819070904646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "File": "VEMCCodeEmitter1", "Func": "getBranchTargetOpValue", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11919, "Length": 88, "Cover_Rate": 0.9361702127659575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcaddq_rot270_sv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11920, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "OrigArg", ".", "Ty", "->", "getContext", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "<NUM_LIT>", "]", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "assert", "(", "OrigArg", ".", "Regs", ".", "size", "(", ")", "==", "SplitVTs", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "NeedsRegBlock", "=", "TLI", ".", "functionArgumentNeedsConsecutiveRegisters", "(", "OrigArg", ".", "Ty", ",", "CallConv", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SplitVTs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Type", "*", "SplitTy", "=", "SplitVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ";"], "ground_truth": ["SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Regs", "[", "i", "]", ",", "SplitTy", ",", "OrigArg", ".", "Flags", "[", "<NUM_LIT>", "]", ",", "OrigArg", ".", "IsFixed", ")", ";"], "File": "AArch64CallLowering16", "Func": "splitToValueTypes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11921, "Length": 248, "Cover_Rate": 0.8732394366197183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mangler", "&", "Mang", ";", "AsmPrinter", "&", "Printer", ";", "public", ":", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCOperand", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "ground_truth": ["}"], "File": "MSP430MCInstLower13", "Func": "GetGlobalAddressSymbol", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11922, "Length": 114, "Cover_Rate": 0.9344262295081968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>ModuleAnalysisPass", "(", "PR", ")", ";"], "File": "SPIRVTargetMachine1", "Func": "LLVMInitializeSPIRVTarget", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11923, "Length": 21, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "<", "<STR_LIT>", "||", "reg", ">", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "OrMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OrMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "OrMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "OrMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OrMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "(", "!", "OrMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "OrMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "RestoreMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["OrMI", "->", "setDesc", "(", "TII", "->", "get", "(", "(", "OrMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "File": "DelaySlotFiller17", "Func": "combineRestoreOR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11924, "Length": 135, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ThreeOp", ")", "return", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Offset", ")", ";", "return", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "VEInstrBuilder", "Func": "addFrameReference", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11925, "Length": 36, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "isImmUs", "(", "val", "/", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering (2)", "Func": "isImmUs4", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11926, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "this", "->", "OrigTy", "=", "cast", "<", "IntegerType", ">", "(", "OrigTy", ")", ";", "assert", "(", "OrigTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "ExtTy", "->", "getPrimitiveSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "this", "->", "Visited", "=", "&", "Visited", ";", "this", "->", "Sources", "=", "&", "Sources", ";", "this", "->", "Sinks", "=", "&", "Sinks", ";", "this", "->", "SafeToPromote", "=", "&", "SafeToPromote", ";", "for", "(", "auto", "*", "I", ":", "Sinks", ")", "{", "if", "(", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "I", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Call", "->", "getNumArgOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Arg", "=", "Call", "->", "getArgOperand", "(", "i", ")", ";"], "ground_truth": ["TruncTysMap", "[", "Call", "]", ".", "push_back", "(", "Arg", "->", "getType", "(", ")", ")", ";"], "File": "ARMCodeGenPrepare7", "Func": "Mutate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11927, "Length": 125, "Cover_Rate": 0.3462603878116344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "int", "Offs", "=", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "Offs", "!=", "<NUM_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Offs", "!=", "<NUM_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "SNESISelDAGToDAG", "Func": "selectIndexedProgMemLoad", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11928, "Length": 78, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "buf_size", "=", "<NUM_LIT>", ";", "char", "float_buf", "[", "buf_size", "]", "=", "{", "}", ";", "real_to_decimal_for_mode", "(", "float_buf", ",", "CONST_DOUBLE_REAL_VALUE", "(", "info", ".", "value", ")", ",", "buf_size", ",", "buf_size", ",", "<NUM_LIT>", ",", "info", ".", "elt_mode", ")", ";", "snprintf", "(", "templ", ",", "sizeof", "(", "templ", ")", ",", "<STR_LIT>", ",", "element_char", ",", "float_buf", ")", ";", "return", "templ", ";", "}", "}"], "ground_truth": ["snprintf", "(", "templ", ",", "sizeof", "(", "templ", ")", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", ",", "element_char", ",", "INTVAL", "(", "info", ".", "value", ")", ")", ";"], "File": "aarch645", "Func": "aarch64_output_sve_mov_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11929, "Length": 80, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<STR_LIT>", "&&", "PMFI", ".", "getS0SpillReg", "(", ")", ")", "{", "TII", ".", "copyPhysReg", "(", "MBB", ",", "MI", ",", "DL", ",", "PMFI", ".", "getS0SpillReg", "(", ")", ",", "Reg", ",", "true", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "continue", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "TII", ".", "copyPhysReg", "(", "MBB", ",", "MI", ",", "DL", ",", "<STR_LIT>", ",", "Reg", ",", "true", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "Reg", "=", "<STR_LIT>", ";", "}", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "std", "::", "prev", "(", "MI", ")", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "spilledSize", "+=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PatmosFrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11930, "Length": 159, "Cover_Rate": 0.4937888198757764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GPR64RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "FGR32RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "FGR64RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "AFGR64RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";", "MSA128BRegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["COP2RegClass", "=", "&", "(", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsOptionRecord12", "Func": "MipsRegInfoRecord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11931, "Length": 72, "Cover_Rate": 0.3891891891891892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "AAResultsWrapperPass", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "HexagonStoreWidening", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11932, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_aarch64_addhnv4si", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddhn_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11933, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "SparcELFObjectWriter", "Func": "~SparcELFObjectWriter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11934, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "getIntelMemOperandSize", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "Size", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Tok", ".", "getString", "(", ")", "!=", "<STR_LIT>", "&&", "Tok", ".", "getString", "(", ")", "!=", "<STR_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "Start", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", "||", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "AsmToken", "StartTok", "=", "Tok", ";", "IntelExprStateMachine", "SM", "(", "<NUM_LIT>", ",", "true", ",", "false", ")", ";", "if", "(", "<ISA_LIT>Operand", "*", "Err", "=", "ParseIntelExpression", "(", "SM", ",", "End", ")", ")", "return", "Err", ";", "int64_t", "Imm", "=", "SM", ".", "getImm", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "{", "unsigned", "Len", "=", "Tok", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "Start", ".", "getPointer", "(", ")", ";", "if", "(", "StartTok", ".", "getString", "(", ")", ".", "size", "(", ")", "==", "Len", ")", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_ImmPrefix", ",", "Start", ")", ")", ";", "else", "InstInfo", "->", "AsmRewrites", "->", "push_back", "(", "AsmRewrite", "(", "AOK_Imm", ",", "Start", ",", "Len", ",", "Imm", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "const", "MCExpr", "*", "ImmExpr", "=", "MCConstantExpr", "::", "Create", "(", "Imm", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "(", "ImmExpr", ",", "Start", ",", "End", ")", ";", "}"], "ground_truth": ["if", "(", "Imm", "<", "<NUM_LIT>", ")", "return", "ErrorOperand", "(", "Start", ",", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "X86AsmParser18", "Func": "ParseIntelOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11935, "Length": 270, "Cover_Rate": 0.5973451327433629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "LegalityPredicate", "isSmallOddVector", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{"], "ground_truth": ["const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isSmallOddVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11936, "Length": 30, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "EltVT", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNeutralElement", "(", "BaseOpcode", ",", "DL", ",", "EltVT", ",", "Flags", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "std", "::", "make_tuple", "(", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNeutralElement", "(", "BaseOpcode", ",", "DL", ",", "EltVT", ",", "Flags", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering34", "Func": "getRVVFPReductionOpAndOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11937, "Length": 118, "Cover_Rate": 0.5784313725490197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "processShaderInputArgs", "(", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Splits", ",", "CallingConv", "::", "ID", "CallConv", ",", "ArrayRef", "<", "<STR_LIT>", ">", "Ins", ",", "BitVector", "&", "Skipped", ",", "FunctionType", "*", "FType", ",", "<ISA_LIT>MachineFunctionInfo", "*", "Info", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Ins", ".", "size", "(", ")", ",", "P<ISA_LIT>nputNum", "=", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "<STR_LIT>", "*", "Arg", "=", "&", "Ins", "[", "I", "]", ";", "assert", "(", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "||", "Arg", "->", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_PS", "&&", "!", "Arg", "->", "Flags", ".", "isInReg", "(", ")", "&&", "P<ISA_LIT>nputNum", "<=", "<NUM_LIT>", ")", "{", "bool", "SkipArg", "=", "!", "Arg", "->", "Used", "&&", "!", "Info", "->", "isP<ISA_LIT>nputAllocated", "(", "P<ISA_LIT>nputNum", ")", ";", "if", "(", "Arg", "->", "Flags", ".", "isSplit", "(", ")", ")", "{", "while", "(", "!", "Arg", "->", "Flags", ".", "isSplitEnd", "(", ")", ")", "{", "assert", "(", "(", "!", "Arg", "->", "VT", ".", "isVector", "(", ")", "||", "Arg", "->", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "SkipArg", ")", "Splits", ".", "push_back", "(", "*", "Arg", ")", ";", "Arg", "=", "&", "Ins", "[", "++", "I", "]", ";", "}", "}", "if", "(", "SkipArg", ")", "{", "Skipped", ".", "set", "(", "Arg", "->", "getOrigArgIndex", "(", ")", ")", ";", "++", "P<ISA_LIT>nputNum", ";"], "ground_truth": ["continue", ";"], "File": "SIISelLowering106", "Func": "processShaderInputArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11938, "Length": 231, "Cover_Rate": 0.8492647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loongarch_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "local_cum", ")", ",", "arg", ")", ";", "gp_saved", "=", "MAX_ARGS_IN_REGISTERS", "-", "local_cum", ".", "num_gprs", ";", "if", "(", "!", "no_rtl", "&&", "gp_saved", ">", "<NUM_LIT>", ")", "{", "rtx", "ptr", "=", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "-", "gp_saved", "*", "UNITS_PER_WORD", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "ptr", ")", ";", "set_mem_alias_set", "(", "mem", ",", "get_varargs_alias_set", "(", ")", ")", ";", "move_block_from_reg", "(", "local_cum", ".", "num_gprs", "+", "GP_ARG_FIRST", ",", "mem", ",", "gp_saved", ")", ";", "}", "if", "(", "REG_PARM_STACK_SPACE", "(", "cfun", "->", "decl", ")", "==", "<NUM_LIT>", ")", "cfun", "->", "machine", "->", "varargs_size", "=", "gp_saved", "*", "UNITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_setup_incoming_varargs", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11939, "Length": 105, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_assert", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_VIS4B", ")", "{", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TARGET_VIS4", ")", "{"], "ground_truth": ["cpp_define", "(", "parse_in", ",", "<STR_LIT>", ")", ";"], "File": "sparc-c", "Func": "sparc_target_macros", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11940, "Length": 65, "Cover_Rate": 0.42483660130718953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumVectors", "=", "getNumVectorRegs", "(", "Tp", ")", ";", "if", "(", "Tp", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", ")", "return", "(", "Kind", "==", "TargetTransformInfo", "::", "SK_Broadcast", "?", "NumVectors", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "switch", "(", "Kind", ")", "{"], "ground_truth": ["case", "TargetTransformInfo", "::", "SK_ExtractSubvector", ":"], "File": "SystemZTargetTransformInfo30", "Func": "getShuffleCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11941, "Length": 45, "Cover_Rate": 0.33088235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BT", "::", "run", "(", ")", "{", "reset", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "using", "MachineFlowGraphTraits", "=", "GraphTraits", "<", "const", "MachineFunction", "*", ">", ";", "const", "MachineBasicBlock", "*", "Entry", "=", "MachineFlowGraphTraits", "::", "getEntryNode", "(", "&", "MF", ")", ";", "unsigned", "MaxBN", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "const", "MachineBasicBlock", "&", "B", ":", "MF", ")", "{"], "File": "BitTracker5", "Func": "run", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11942, "Length": 58, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "CopyVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "VA", ".", "isExtInLoc", "(", ")", "&&", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "M680x0ISelLowering", "Func": "LowerCallResult", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11943, "Length": 93, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "MRI", ".", "use_begin", "(", "FromReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", "++", ";", "MachineInstr", "*", "Where", "=", "O", ".", "getParent", "(", ")", ";", "if", "(", "Where", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "PHI", ")", "{", "MachineBasicBlock", "*", "Pred", "=", "Where", "->", "getOperand", "(", "&", "O", "-", "&", "Where", "->", "getOperand", "(", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "MDT", ".", "dominates", "(", "&", "MBB", ",", "Pred", ")", ")", "continue", ";", "}", "else", "{", "if", "(", "&", "MI", "==", "Where", "||", "!", "MDT", ".", "dominates", "(", "&", "MI", ",", "Where", ")", ")", "continue", ";", "}", "Changed", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "O", "<<", "<STR_LIT>", "<<", "*", "Where", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "O", ".", "setReg", "(", "ToReg", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyStoreResults", "Func": "ReplaceDominatedUses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11944, "Length": 173, "Cover_Rate": 0.8238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddPromotedToType", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "Cpu0ISelLowering1", "Func": "Cpu0TargetLowering", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11945, "Length": 90, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getNumInterleavedAccesses", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ",", "bool", "UseScalable", ")", "const", "{", "unsigned", "VecSize", "=", "UseScalable", "?", "Subtarget", "->", "getMinSVEVectorSizeInBits", "(", ")", ":", "<NUM_LIT>", ";", "return", "std", "::", "max", "<", "unsigned", ">", "(", "<NUM_LIT>", ",", "(", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", "+", "<NUM_LIT>", ")", "/", "VecSize", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering168", "Func": "getNumInterleavedAccesses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11946, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["return", "CE", "->", "getValue", "(", ")", "==", "N", ";"], "File": "AArch64AsmParser32", "Func": "isExactImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11947, "Length": 42, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "C", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "MOW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "MCE", ")", ":", "MCELFStreamer", "(", "C", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "MOW", ")", ",", "std", "::", "move", "(", "MCE", ")", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer (2)", "Func": "RISCVELFStreamer", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11948, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CurrCycleInstr", ")", "return", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "unsigned", "NumWaitStates", "=", "TII", "->", "getNumWaitStates", "(", "*", "CurrCycleInstr", ")", ";", "EmittedInstrs", ".", "push_front", "(", "CurrCycleInstr", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";"], "ground_truth": ["i", "<", "e", ";", "++", "i", ")", "{"], "File": "GCNHazardRecognizer30", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11949, "Length": 76, "Cover_Rate": 0.7238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_secondary_reload_fail", "(", "int", "line", ",", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "rs6000_secondary_reload_trace", "(", "line", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "powerpcspe", "Func": "rs6000_secondary_reload_fail", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11950, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclz_s32", "(", "int32x2_t", "__a", ")", "{", "return", "__builtin_aarch64_clzv2si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclz_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11951, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "storeRegPairToStackSlot", "(", "getRegisterInfo", "(", ")", ",", "MBB", ",", "MBBI", ",", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ",", "isKill", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "FI", ",", "MMO", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSVE", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "StackID", "=", "TargetStackID", "::", "ScalableVector", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSVE", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "StackID", "=", "TargetStackID", "::", "ScalableVector", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSVE", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "StackID", "=", "TargetStackID", "::", "ScalableVector", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSVE", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "StackID", "=", "TargetStackID", "::", "ScalableVector", ";", "}", "break", ";", "}", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "MFI", ".", "setStackID", "(", "FI", ",", "StackID", ")", ";", "const", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ";"], "ground_truth": ["if", "(", "Offset", ")", "MI", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64InstrInfo105", "Func": "storeRegToStackSlot", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11952, "Length": 454, "Cover_Rate": 0.48869752421959095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "use<ISA_LIT>PostRASchedStrategy", "(", ")", ")", "return", "create<ISA_LIT>PostMachineScheduler", "(", "C", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine68", "Func": "createPostMachineScheduler", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11953, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmla_n_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ",", "uint32_t", "__c", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vmla_nv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ",", "(", "__builtin_neon_si", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmla_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11954, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "assert", "(", "isLeafProc", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VEFrameLowering10", "Func": "determineCalleeSaves", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11955, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsliq_n_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_neon_vsli_nv4si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vsliq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11956, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "*", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "*", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "*", "MIa", ")", "||", "isMTBUF", "(", "*", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "*", "MIb", ")", "||", "isMTBUF", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "*", "MIb", ")", "&&", "!", "isSMRD", "(", "*", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "*", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "*", "MIb", ")", "&&", "!", "isMUBUF", "(", "*", "MIa", ")", "&&", "!", "isMTBUF", "(", "*", "MIa", ")", ";", "}", "if", "(", "isFLAT", "(", "*", "MIa", ")", ")", "{", "if", "(", "isFLAT", "(", "*", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo (3)", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11957, "Length": 197, "Cover_Rate": 0.7490494296577946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "PtrVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "End", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Chain", ",", "Limit", ",", "Src", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Chain", "=", "End", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZSelectionDAGInfo (2)", "Func": "getBoundedStrlen", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11958, "Length": 54, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectAddrModeUnscaled", "(", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectAddrModeUnscaled16", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11959, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "cerr", "<<", "<STR_LIT>", "<<", "FrameSize", "<<", "<STR_LIT>", ";", "abort", "(", ")", ";", "}", "if", "(", "hasDebugInfo", ")", "{", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", "->", "getFrameMoves", "(", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "continue", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "Offset", ")", ";", "MachineLocation", "CSSrc", "(", "Reg", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabelId", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "unsigned", "ReadyLabelId", "=", "MMI", "->", "NextLabelID", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ReadyLabelId", ")", ";", "MachineLocation", "FPDst", "(", "<STR_LIT>", ")", ";", "MachineLocation", "FPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "ReadyLabelId", ",", "FPDst", ",", "FPSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "SPURegisterInfo8", "Func": "emitPrologue", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11960, "Length": 347, "Cover_Rate": 0.4091981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffsetStride", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OffsetStride", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OffsetStride", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Offset", "%", "OffsetStride", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Offset", "/=", "OffsetStride", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64InstrInfo (2)", "Func": "scaleOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11961, "Length": 64, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "OrigBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "++", "NumSplit", ";", "NewBB", "->", "transferSuccessors", "(", "OrigBB", ")", ";", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", "->", "RenumberBlocks", "(", "NewBB", ")", ";", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";"], "ground_truth": ["water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";"], "File": "MipsConstantIslandPass11", "Func": "splitBlockBeforeInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11962, "Length": 132, "Cover_Rate": 0.5665236051502146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TargetPassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "CAHPTargetMachine1", "Func": "createPassConfig", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11963, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "getReductionSDNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "getReductionSDNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "getReductionSDNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering96", "Func": "LowerVECREDUCE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11964, "Length": 132, "Cover_Rate": 0.5814977973568282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler12", "Func": "DecodeFP128BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11965, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>VectorConstantInfo", "::", "<ISA_LIT>VectorConstantInfo", "(", "BuildVectorSDNode", "*", "BVN", ")", "{", "assert", "(", "BVN", "->", "isConstant", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["bool", "HasAnyUndefs", ";"], "File": "SystemZISelLowering (2)2", "Func": "SystemZVectorConstantInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11966, "Length": 23, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rx_pid_data_operand", "(", "op", ")", "==", "PID_UNENCODED", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "{", "rtx", "a", "=", "gen_pid_addr", "(", "gen_rtx_REG", "(", "SImode", ",", "rx_pid_base_regnum", "(", ")", ")", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "op", "=", "replace_equiv_address", "(", "op", ",", "a", ")", ";"], "ground_truth": ["}"], "File": "rx", "Func": "rx_maybe_pidify_operand", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11967, "Length": 52, "Cover_Rate": 0.5098039215686274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBUtils", "=", "std", "::", "unique_ptr", "<", "<ISA_LIT>BasicBlockUtils", ">", "(", "new", "<ISA_LIT>BasicBlockUtils", "(", "MF", ")", ")", ";", "MF", ".", "RenumberBlocks", "(", ")", ";", "BBUtils", "->", "computeAllBlockSizes", "(", ")", ";", "BBUtils", "->", "adjustBBOffsetsAfter", "(", "&", "MF", ".", "front", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "ML", ":", "*", "MLI", ")", "Changed", "|=", "processPostOrderLoops", "(", "ML", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "ARMBlockPlacement", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11968, "Length": 65, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "else", "{", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isMod", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "clamp", ")", "!=", "-", "<NUM_LIT>", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyClamp<ISA_LIT>", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "omod", ")", "!=", "-", "<NUM_LIT>", ")", "{", "addOptionalImmOperand", "(", "Inst", ",", "Operands", ",", "OptionalIdx", ",", "<ISA_LIT>Operand", "::", "ImmTyOMod<ISA_LIT>", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "auto", "it", "=", "Inst", ".", "begin", "(", ")", ";", "std", "::", "advance", "(", "it", ",", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "src2_modifiers", ")", ")", ";", "it", "=", "Inst", ".", "insert", "(", "it", ",", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "++", "it", ";", "Inst", ".", "insert", "(", "it", ",", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser16", "Func": "cvtVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11969, "Length": 213, "Cover_Rate": 0.4819004524886878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "return", "SImode", ";", "else", "if", "(", "SSE_REGNO_P", "(", "regno", ")", ")", "return", "V4SFmode", ";", "else", "if", "(", "MASK_REGNO_P", "(", "regno", ")", ")", "return", "HImode", ";", "else", "if", "(", "MMX_REGNO_P", "(", "regno", ")", ")", "return", "V2SImode", ";", "else", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "i3861", "Func": "zero_call_used_regno_mode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11970, "Length": 49, "Cover_Rate": 0.8305084745762712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ")", ";"], "ground_truth": ["FrameIndexSDNode", "*", "FIN", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Op", ")", ";"], "File": "AMDGPUISelLowering107", "Func": "LowerFrameIndex", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11971, "Length": 47, "Cover_Rate": 0.44339622641509435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSectionELF", "*", "KernelInfoSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "KernelInfoSectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";", "KernelInfoSection", "->", "getFragmentList", "(", ")", ".", "clear", "(", ")", ";", "MCDataFragment", "*", "Fragment", "=", "new", "MCDataFragment", "(", "KernelInfoSection", ")", ";", "StringRef", "BareFileName", "=", "llvm", "::", "sys", "::", "path", "::", "stem", "(", "RootFileName", ")", ";", "std", "::", "string", "KernelInfo", "=", "GenerateKernelInfo", "(", "BareFileName", ")", ";", "Fragment", "->", "getContents", "(", ")", ".", "append", "(", "KernelInfo", ".", "begin", "(", ")", ",", "KernelInfo", ".", "end", "(", ")", ")", ";", "Fragment", "->", "setAlignToBundleEnd", "(", "true", ")", ";", "Out", ".", "SwitchSection", "(", "KernelInfoSection", ")", ";", "Out", ".", "PopSection", "(", ")", ";", "}", "if", "(", "IndexMap", ")", "{", "Out", ".", "PushSection", "(", ")", ";"], "ground_truth": ["MCSectionELF", "*", "IndexMapSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "IndexMapSectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ")", ";"], "File": "TPCAsmParser", "Func": "flushPendingInstructions", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11972, "Length": 147, "Cover_Rate": 0.36658354114713215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDOT", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo10", "Func": "isDOT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11973, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PCSymbol", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "if", "(", "!", "is64Bit", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "AssemblerDialect", "=", "<NUM_LIT>", ";", "SupportsDebugInformation", "=", "true", ";"], "ground_truth": ["}"], "File": "PPCMCAsmInfo25", "Func": "PPCMCAsmInfoDarwin", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11974, "Length": 32, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "MachineCodeEmitter", "&", "mce", ",", "const", "<ISA_LIT>InstrInfo", "&", "ii", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "II", "(", "&", "ii", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", "{"], "ground_truth": ["}"], "File": "AlphaCodeEmitter5", "Func": "AlphaCodeEmitter", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11975, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printS10ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["short", "value", "=", "(", "short", ")", "(", "(", "(", "int", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "File": "SPUAsmPrinter1", "Func": "printS10ImmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11976, "Length": 40, "Cover_Rate": 0.5633802816901409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmull_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11977, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "PTXVersion", "(", "<NUM_LIT>", ")", ",", "SmVersion", "(", "<NUM_LIT>", ")", ",", "TM", "(", "TM", ")", ",", "InstrInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "NVPTXSubtarget13", "Func": "NVPTXSubtarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11978, "Length": 76, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Len", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", "-", "<NUM_LIT>", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Base", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Len", ")", ")", ";", "return", "(", "Len", "<<", "<NUM_LIT>", ")", "|", "(", "Base", "<<", "<NUM_LIT>", ")", "|", "Disp", ";"], "ground_truth": ["}"], "File": "SystemZMCCodeEmitter2", "Func": "getBDLAddr12Len4Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11979, "Length": 66, "Cover_Rate": 0.49624060150375937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "<STR_LIT>", "::", "write", "<", "uint32_t", ">", "(", "OS", ",", "<NUM_LIT>", ",", "Endian", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PatmosAsmBackend1", "Func": "writeNopData", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 11980, "Length": 45, "Cover_Rate": 0.7258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IRB", ".", "CreatePointerCast", "(", "IRB", ".", "CreateConstGEP1_32", "(", "IRB", ".", "CreateCall", "(", "ThreadPointerFunc", ")", ",", "TlsOffset", ")", ",", "Type", "::", "getInt8PtrTy", "(", "IRB", ".", "getContext", "(", ")", ")", "->", "getPointerTo", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "getIRStackGuard", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11981, "Length": 37, "Cover_Rate": 0.34579439252336447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "SM", ".", "serializeToStackMapSection", "(", ")", ";", "FM", ".", "serializeToFaultMapSection", "(", ")", ";", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", "&&", "MMI", "->", "usesVAFloatArgument", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "SM", ".", "serializeToStackMapSection", "(", ")", ";", "}", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{"], "ground_truth": ["SM", ".", "serializeToStackMapSection", "(", ")", ";"], "File": "X86AsmPrinter108", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11982, "Length": 193, "Cover_Rate": 0.7751004016064257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "TPCUnHardwareLoops", "Func": "isPrLoopInstr", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 11983, "Length": 45, "Cover_Rate": 0.42452830188679247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Optional", "<", "<ISA_LIT>BitmanipPat", ">", "matchSHFLPat", "(", "SDValue", "Op", ")", "{", "static", "const", "uint64_t", "BitmanipMasks", "[", "]", "=", "{"], "ground_truth": ["<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "RISCVISelLowering1", "Func": "matchSHFLPat", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11984, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'L'", ":"], "ground_truth": ["if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "<NUM_LIT>", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";"], "File": "SPUAsmPrinter", "Func": "PrintAsmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 11985, "Length": 57, "Cover_Rate": 0.456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_bf16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "aarch64_bf16_type_node", ")", "=", "<NUM_LIT>", ";", "SET_TYPE_MODE", "(", "aarch64_bf16_type_node", ",", "BFmode", ")", ";", "layout_type", "(", "aarch64_bf16_type_node", ")", ";", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "aarch64_bf16_type_node", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["aarch64_bf16_ptr_type_node", "=", "build_pointer_type", "(", "aarch64_bf16_type_node", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_init_bf16_types", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11986, "Length": 44, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_i", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_o", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_v", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_X", ";"], "ground_truth": ["return", "TargetLowering", "::", "getInlineAsmMemConstraint", "(", "ConstraintCode", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "getInlineAsmMemConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11987, "Length": 55, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "e", ".", "use_exact_insn", "(", "code_for_while", "(", "m_unspec", ",", "Pmode", ",", "e", ".", "gp_mode", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-sve2", "Func": "expand", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11988, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "Evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "Evt", "==", "<STR_LIT>", "||", "!", "Evt", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "ground_truth": ["VT", "=", "Evt", ".", "getSimpleVT", "(", ")", ";"], "File": "PPCFastISel1", "Func": "isTypeLegal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11989, "Length": 36, "Cover_Rate": 0.5901639344262295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo112", "Func": "initializePass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11990, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "(", "(", "I", "+", "<NUM_LIT>", ")", ">=", "(", "AddrIdx", "+", "NumVAddrs", ")", ")", "||", "(", "(", "NumGradients", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "I", "==", "DimIdx", "+", "(", "NumGradients", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", "||", "I", "==", "DimIdx", "+", "NumGradients", "-", "<NUM_LIT>", ")", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{"], "ground_truth": ["PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "MI", ".", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPULegalizerInfo40", "Func": "packImageA16AddressToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11991, "Length": 124, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "CPU", ")", ":", "MCAsmBackend", "(", ")", ",", "CPU", "(", "CPU", ")", ",", "MaxNopLength", "(", "(", "CPU", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "{"], "ground_truth": ["HasNopl", "=", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", "&&", "CPU", "!=", "<STR_LIT>", ";"], "File": "X86AsmBackend18", "Func": "X86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11992, "Length": 99, "Cover_Rate": 0.99, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "(", "AMDGPUSubtarget", "*", "ST", ")", ":", "AMDGPU7XXDevice", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDIL7XXDevice", "Func": "AMDGPU710Device", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11993, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInlinableImm", "(", ")", "||", "(", "isReg", "(", ")", "&&", "isRegClass", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "isSCSrc64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 11994, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ";", "if", "(", "TT", ".", "isKnownWindowsMSVCEnvironment", "(", ")", ")", "return", "make_unique", "<", "<ISA_LIT>WindowsTargetObjectFile", ">", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "make_unique", "<", "TargetLoweringObjectFileCOFF", ">", "(", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86TargetMachine112", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11995, "Length": 53, "Cover_Rate": 0.43089430894308944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "modr_dmod", "(", "Rn", "a", ",", "StepZIDS", "as", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "MemR", "(", "a", ",", "as", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "modr_dmod", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 11996, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "condition_rtx", "=", "rs6000_generate_compare", "(", "code", ")", ";", "loc_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "loc", ")", ";", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "condition_rtx", ",", "loc_ref", ",", "pc_rtx", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "rs6000_emit_cbranch", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 11997, "Length": 38, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "NewBase", ";", "int64_t", "NewOffset", ";"], "ground_truth": ["if", "(", "mi_match", "(", "Root", ",", "MRI", ",", "m_GPtrAdd", "(", "m_Reg", "(", "NewBase", ")", ",", "m_ICst", "(", "NewOffset", ")", ")", ")", "&&", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "NewOffset", ")", ")", "{"], "File": "AArch64LegalizerInfo12", "Func": "matchLDPSTPAddrMode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11998, "Length": 39, "Cover_Rate": 0.5064935064935064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isStartChunk", "(", "uint64_t", "Chunk", ")", "{"], "ground_truth": ["if", "(", "Chunk", "==", "<NUM_LIT>", "||", "Chunk", "==", "std", "::", "numeric_limits", "<", "uint64_t", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "File": "AArch64ExpandImm", "Func": "isStartChunk", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 11999, "Length": 30, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "EmitRegSave", "(", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", ",", "bool", "IsVector", ")", "{"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitRegSave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12000, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "any_of", "(", "MF", ",", "[", "&", "TII", "]", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "{", "return", "any_of", "(", "MBB", ",", "[", "&", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "TII", ".", "isRVVSpill", "(", "MI", ",", "true", ")", ";", "}", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering (2)", "Func": "hasRVVSpillWithFIs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12001, "Length": 49, "Cover_Rate": 0.5975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "Reg1", ",", "Reg2", ")", ";", "std", "::", "swap", "(", "FrameIdxReg1", ",", "FrameIdxReg2", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdrOpc", ")", ")", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "{", "MIB", ".", "addReg", "(", "Reg2", ",", "getDefRegState", "(", "true", ")", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdxReg2", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg1", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RPI", ".", "Offset", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "MIB", ".", "addMemOperand", "(", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdxReg1", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "Align", ")", ")", ";", "if", "(", "NeedsWinCFI", ")", "InsertSEH", "(", "MIB", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", ";", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "reverse", "(", "RegPairs", ")", ")", "if", "(", "RPI", ".", "isScalable", "(", ")", ")", "EmitMI", "(", "RPI", ")", ";", "if", "(", "ReverseCSRRestoreSeq", ")", "{", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "reverse", "(", "RegPairs", ")", ")", "if", "(", "!", "RPI", ".", "isScalable", "(", ")", ")", "EmitMI", "(", "RPI", ")", ";", "}", "else", "for", "(", "const", "RegPairInfo", "&", "RPI", ":", "RegPairs", ")", "if", "(", "!", "RPI", ".", "isScalable", "(", ")", ")", "EmitMI", "(", "RPI", ")", ";"], "ground_truth": ["if", "(", "NeedShadowCallStackProlog", ")", "{"], "File": "AArch64FrameLowering103", "Func": "restoreCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12002, "Length": 248, "Cover_Rate": 0.3492957746478873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", ";", "if", "(", "!", "isImm", "(", ")", "||", "!", "Imm", "->", "evaluateAsAbsolute", "(", "Val", ")", ")", "return", "false", ";", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MSP430AsmParser14", "Func": "isRpt2Imm", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12003, "Length": 37, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtmq_uv8hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtmq_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12004, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_supportsMultiplication", ";"], "ground_truth": ["}"], "File": "MCS51Subtarget", "Func": "supportsMultiplication", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12005, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSetReorder", "(", ")", "{", "setCanHaveModuleDir", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer11", "Func": "emitDirectiveSetReorder", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12006, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "PostOperandDecodeAdjust", "(", "Instr", ",", "Insn", ")", ";", "Size", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Result", ";"], "File": "LanaiDisassembler4", "Func": "getInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12007, "Length": 53, "Cover_Rate": 0.48623853211009177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "(", "__a", "<", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vclt_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12008, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "regno", "=", "regs_info", "->", "first", ";", "regno", "<=", "regs_info", "->", "last", ";", "regno", "++", ")", "if", "(", "info", "->", "save_p", "[", "regno", "]", ")", "frv_frame_access", "(", "accessor", ",", "info", "->", "save_p", "[", "regno", "]", "==", "REG_SAVE_2WORDS", "?", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ":", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ",", "info", "->", "reg_offset", "[", "regno", "]", ")", ";"], "ground_truth": ["}"], "File": "frv", "Func": "frv_frame_access_multi", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12009, "Length": 62, "Cover_Rate": 0.6526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "<ISA_LIT>InsertSkipsPassID", ")", ";", "addPass", "(", "create<ISA_LIT>MemoryLegalizerPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>DebuggerInsertNopsPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine22", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12010, "Length": 20, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "m68k_libcall_value", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":"], "ground_truth": ["case", "E_XFmode", ":"], "File": "m68k", "Func": "m68k_libcall_value", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12011, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IntelInstPrinter", "(", "raw_ostream", "&", "O", ",", "const", "MCAsmInfo", "&", "MAI", ")", ":", "MCInstPrinter", "(", "O", ",", "MAI", ")", "{"], "ground_truth": ["}"], "File": "X86IntelInstPrinter23", "Func": "X86IntelInstPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12012, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering93", "Func": "isX86LogicalCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12013, "Length": 72, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUAsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend1", "Func": "AMDGPUAsmBackend", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12014, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "get_vector_offset", "(", "rtx", "mem", ",", "rtx", "element", ",", "rtx", "base_tmp", ",", "unsigned", "scalar_size", ")", "{", "if", "(", "CONST_INT_P", "(", "element", ")", ")", "return", "GEN_INT", "(", "INTVAL", "(", "element", ")", "*", "scalar_size", ")", ";", "gcc_assert", "(", "satisfies_constraint_Q", "(", "mem", ")", ")", ";", "rtx", "num_ele_m1", "=", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "GET_MODE", "(", "mem", ")", ")", "-", "<NUM_LIT>", ")", ";", "rtx", "and_op", "=", "gen_rtx_AND", "(", "Pmode", ",", "element", ",", "num_ele_m1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "base_tmp", ",", "and_op", ")", ")", ";", "int", "shift", "=", "exact_log2", "(", "scalar_size", ")", ";", "gcc_assert", "(", "shift", ">=", "<NUM_LIT>", ")", ";", "if", "(", "shift", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["rtx", "shift_op", "=", "gen_rtx_ASHIFT", "(", "Pmode", ",", "base_tmp", ",", "GEN_INT", "(", "shift", ")", ")", ";"], "File": "rs6000", "Func": "get_vector_offset", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12015, "Length": 118, "Cover_Rate": 0.8872180451127819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "new", "yaml", "::", "<ISA_LIT>MachineFunctionInfo", "(", "*", "MFI", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "MF", ")", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "convertFuncInfoToYAML", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12016, "Length": 37, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", ")", ";"], "ground_truth": ["}"], "File": "m32r", "Func": "m32r_is_insn", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12017, "Length": 29, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Vec", "=", "{", "Imm", "}", ";", "if", "(", "isSVECpyImm", "(", "Vec", ".", "D", ")", ")", "return", "false", ";", "if", "(", "isSVEMaskOfIdenticalElements", "<", "int32_t", ">", "(", "Imm", ")", "&&", "isSVECpyImm", "(", "Vec", ".", "S", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "if", "(", "isSVEMaskOfIdenticalElements", "<", "int16_t", ">", "(", "Imm", ")", "&&", "isSVECpyImm", "(", "Vec", ".", "H", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "if", "(", "isSVEMaskOfIdenticalElements", "<", "int8_t", ">", "(", "Imm", ")", "&&", "isSVECpyImm", "(", "Vec", ".", "B", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";"], "ground_truth": ["return", "isLogicalImmediate", "(", "Vec", ".", "D", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64AddressingModes16", "Func": "isSVEMoveMaskPreferredLogicalImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12018, "Length": 98, "Cover_Rate": 0.7480916030534351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitSingleSection", "(", "PTOF", "->", "SHAREDUDATASection", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PIC16AsmPrinter", "Func": "EmitSharedUdata", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12019, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "sh_media_LDHI_Q", "(", "p", ",", "<NUM_LIT>", ")", "|", "sh_media_LDLO_Q", "(", "p", ",", "<NUM_LIT>", ")", ";", "return", "sh_media_LDLO_Q", "(", "p", ",", "<NUM_LIT>", ")", "|", "sh_media_LDHI_Q", "(", "p", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_unaligned_LD_Q", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12020, "Length": 31, "Cover_Rate": 0.7380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GK_CYPRESS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_CYPRESS", ";", "case", "GK_JUNIPER", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_JUNIPER", ";", "case", "GK_REDWOOD", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_REDWOOD", ";", "case", "GK_SUMO", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_SUMO", ";", "case", "GK_BARTS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_BARTS", ";", "case", "GK_CAICOS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_CAICOS", ";", "case", "GK_CAYMAN", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_CAYMAN", ";", "case", "GK_TURKS", ":", "return", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_TURKS", ";", "case", "GK_GFX600", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX600", ";", "case", "GK_GFX601", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX601", ";", "case", "GK_GFX602", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX602", ";", "case", "GK_GFX700", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX700", ";", "case", "GK_GFX701", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX701", ";", "case", "GK_GFX702", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX702", ";", "case", "GK_GFX703", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX703", ";", "case", "GK_GFX704", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX704", ";", "case", "GK_GFX705", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX705", ";", "case", "GK_GFX801", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX801", ";", "case", "GK_GFX802", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX802", ";", "case", "GK_GFX803", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX803", ";", "case", "GK_GFX805", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX805", ";", "case", "GK_GFX810", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX810", ";", "case", "GK_GFX900", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX900", ";", "case", "GK_GFX902", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX902", ";", "case", "GK_GFX904", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX904", ";", "case", "GK_GFX906", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX906", ";", "case", "GK_GFX908", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX908", ";", "case", "GK_GFX909", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX909", ";", "case", "GK_GFX90A", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX90A", ";", "case", "GK_GFX90C", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX90C", ";", "case", "GK_GFX940", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX940", ";", "case", "GK_GFX1010", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1010", ";"], "ground_truth": ["case", "GK_GFX1011", ":", "return", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1011", ";"], "File": "AMDGPUTargetStreamer16", "Func": "getElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12021, "Length": 264, "Cover_Rate": 0.5409836065573771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "struct", "loongarch_arg_info", "info", ";", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "!=", "NULL", ")", "{", "loongarch_get_arg_info", "(", "&", "info", ",", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", "arg", ".", "named", ",", "false", ")", ";", "if", "(", "info", ".", "num_fprs", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_pass_by_reference", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12022, "Length": 61, "Cover_Rate": 0.6931818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasV4TOps", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "DisableDeallocRet", ")", "{", "MachineBasicBlock", "::", "iterator", "BeforeJMPR", "=", "MBB", ".", "begin", "(", ")", "==", "MBBI", "?", "MBBI", ":", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "BeforeJMPR", "!=", "MBBI", "&&", "BeforeJMPR", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI_end", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "&", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "HexagonFrameLowering33", "Func": "emitEpilogue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12023, "Length": 209, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitARM64WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegX", ",", "Reg", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFStreamer11", "Func": "EmitARM64WinCFISaveFRegX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12024, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "VecBasePtr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "VecBasePtrTy", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "i", "++", ")", "{", "Value", "*", "NewBasePtr", "=", "Builder", ".", "CreateGEP", "(", "VecBasePtr", ",", "Builder", ".", "getInt32", "(", "i", ")", ")", ";", "Instruction", "*", "NewLoad", "=", "Builder", ".", "CreateAlignedLoad", "(", "NewBasePtr", ",", "LI", "->", "getAlignment", "(", ")", ")", ";", "DecomposedVectors", ".", "push_back", "(", "NewLoad", ")", ";"], "ground_truth": ["}"], "File": "X86InterleavedAccess4", "Func": "decompose", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12025, "Length": 75, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "this", ",", "MF", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["if", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo11", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12026, "Length": 101, "Cover_Rate": 0.4410480349344978, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "IsExtendedRegisterWorthFolding", "=", "isWorthFolding", "(", "N", ")", ";", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SelectExtendedSHL", "(", "RHS", ",", "Size", ",", "true", ",", "Offset", ",", "SignExtend", ")", ")", "{", "Base", "=", "LHS", ";", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "true", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "SelectExtendedSHL", "(", "LHS", ",", "Size", ",", "true", ",", "Offset", ",", "SignExtend", ")", ")", "{", "Base", "=", "RHS", ";", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "true", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "false", ",", "<STR_LIT>", ")", ";", "<STR_LIT>", "Ext", "=", "<STR_LIT>", ";", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "(", "Ext", "=", "getExtendTypeForNode", "(", "LHS", ",", "true", ")", ")", "!=", "<STR_LIT>", ")", "{", "Base", "=", "RHS", ";", "Offset", "=", "narrowIfNeeded", "(", "CurDAG", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SignExtend", "=", "CurDAG", "->", "getTargetConstant", "(", "Ext", "==", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "isWorthFolding", "(", "LHS", ")", ")", "return", "true", ";", "}", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "(", "Ext", "=", "getExtendTypeForNode", "(", "RHS", ",", "true", ")", ")", "!=", "<STR_LIT>", ")", "{", "Base", "=", "LHS", ";", "Offset", "=", "narrowIfNeeded", "(", "CurDAG", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SignExtend", "=", "CurDAG", "->", "getTargetConstant", "(", "Ext", "==", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "isWorthFolding", "(", "RHS", ")", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectAddrModeWRO", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12027, "Length": 239, "Cover_Rate": 0.615979381443299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getSDWAVopcDstEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "using", "namespace", "<STR_LIT>", ";", "uint64_t", "RegEnc", "=", "<NUM_LIT>", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", ")", "{"], "File": "SIMCCodeEmitter10", "Func": "getSDWAVopcDstEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12028, "Length": 68, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isVOP2", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo116", "Func": "isVOP2", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12029, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "LM32ISelDAGToDAG", "Func": "createLM32ISelDag", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12030, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CalleeSavedFrameSize", ";"], "ground_truth": ["}"], "File": "Z80oldMachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12031, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "getNoopForElfTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{", "getNoopForMachoTarget", "(", "NopInst", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo26", "Func": "getNoopForElfTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12032, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ArchVersion", "(", "<ISA_LIT>32", ")", ",", "<ISA_LIT>ABI", "(", "UnknownABI", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "IsLinux", "(", "true", ")", ",", "HasSEInReg", "(", "false", ")", ",", "HasCondMov", "(", "false", ")", ",", "HasSwap", "(", "false", ")", ",", "HasBitCount", "(", "false", ")", ",", "HasFPIdx", "(", "false", ")", ",", "In<ISA_LIT>16Mode", "(", "false", ")", ",", "InMicro<ISA_LIT>Mode", "(", "false", ")", ",", "HasDSP", "(", "false", ")", ",", "HasDSPR2", "(", "false", ")", ",", "IsAndroid", "(", "false", ")", ",", "RM", "(", "_RM", ")", "{"], "ground_truth": ["std", "::", "string", "CPUName", "=", "CPU", ";"], "File": "MipsSubtarget10", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12033, "Length": 111, "Cover_Rate": 0.4269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "X86MCTargetDesc", "Func": "createX86MCInstrInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12034, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ZExt", "=", "cast", "<", "ZExtInst", ">", "(", "V", ")", ";", "if", "(", "ZExt", "->", "getDestTy", "(", ")", "!=", "ExtTy", ")", "continue", ";", "Value", "*", "Src", "=", "ZExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ZExt", "->", "getSrcTy", "(", ")", "==", "ZExt", "->", "getDestTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ZExt", "<<", "<STR_LIT>", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Src", ")", ";", "continue", ";", "}", "if", "(", "NewInsts", ".", "count", "(", "Src", ")", "&&", "isa", "<", "TruncInst", ">", "(", "Src", ")", "&&", "Src", "->", "getType", "(", ")", "==", "OrigTy", ")", "{", "auto", "*", "Trunc", "=", "cast", "<", "TruncInst", ">", "(", "Src", ")", ";", "assert", "(", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "==", "ExtTy", "&&", "<STR_LIT>", ")", ";", "ReplaceAllUsersOfWith", "(", "ZExt", ",", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "for", "(", "auto", "*", "I", ":", "InstsToRemove", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "<STR_LIT>", ")", ";", "I", "->", "dropAllReferences", "(", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "InstsToRemove", ".", "clear", "(", ")", ";", "NewInsts", ".", "clear", "(", ")", ";", "TruncTysMap", ".", "clear", "(", ")", ";", "Promoted", ".", "clear", "(", ")", ";"], "ground_truth": ["SafeToPromote", "->", "clear", "(", ")", ";"], "File": "ARMCodeGenPrepare10", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12035, "Length": 209, "Cover_Rate": 0.8228346456692913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemoryRegisterOffset32", "(", ")", "const", "{", "return", "isMem", "(", ")", "&&", "Mem", ".", "Mode", "==", "RegisterOffset", "&&", "(", "Mem", ".", "ShiftVal", "==", "<NUM_LIT>", "||", "Mem", ".", "ShiftVal", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isMemoryRegisterOffset32", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12036, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Orig", "=", "Ext", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Store", "->", "getMemoryVT", "(", ")", "!=", "Orig", ".", "getValueType", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Store", ")", ",", "Orig", ",", "Store", "->", "getBasePtr", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "foldTruncStoreOfExt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12037, "Length": 67, "Cover_Rate": 0.3641304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "U", ".", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "]", ";"], "ground_truth": ["unsigned", "KnownBits", "=", "BBI", ".", "internalKnownBits", "(", ")", ";"], "File": "ARMConstantIslandPass51", "Func": "GetUserOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12038, "Length": 29, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ".", "addRegOrImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12039, "Length": 58, "Cover_Rate": 0.5087719298245614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegPairInfo", "(", ")", ":", "Reg1", "(", "<STR_LIT>", ")", ",", "Reg2", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64FrameLowering39", "Func": "RegPairInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12040, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovzxwd256_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtepu16_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12041, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_n_s32_f32", "(", "float32x4_t", "__a", ",", "const", "int", "__imm6", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcvtq_n_from_f_sv4si", "(", "__a", ",", "__imm6", ")", ";"], "File": "arm", "Func": "mve___arm_vcvtq_n_s32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12042, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "<NUM_LIT>", ";", "if", "(", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "->", "getSExtValue", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "CN", "->", "getSExtValue", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "XCoreISelDAGToDAG22", "Func": "SelectADDRcpii", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12043, "Length": 107, "Cover_Rate": 0.622093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarget", ".", "isThumb", "(", ")", ")", "PM", ".", "add", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine16", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12044, "Length": 31, "Cover_Rate": 0.484375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "AVRAsmBackend", "Func": "relaxInstruction", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12045, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVTST", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVTST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12046, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "aarch64_push_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "rtx_insn", "*", "insn", ";", "machine_mode", "mode", "=", "(", "regno1", "<=", "R30_REGNUM", ")", "?", "E_DImode", ":", "E_DFmode", ";"], "ground_truth": ["if", "(", "regno2", "==", "INVALID_REGNUM", ")", "return", "aarch64_pushwb_single_reg", "(", "mode", ",", "regno1", ",", "adjustment", ")", ";"], "File": "aarch645", "Func": "aarch64_push_regs", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12047, "Length": 47, "Cover_Rate": 0.3700787401574803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12048, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HazardType", "RetVal", "=", "Hazard", ";", "if", "(", "isNewStore", "(", "*", "MI", ")", ")", "{", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "NewMI", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "TII", "->", "getDotNewOp", "(", "*", "MI", ")", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "if", "(", "Resources", "->", "canReserveResources", "(", "*", "NewMI", ")", ")", "RetVal", "=", "NoHazard", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "RetVal", "==", "NoHazard", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["MF", "->", "deleteMachineInstr", "(", "NewMI", ")", ";"], "File": "HexagonHazardRecognizer1", "Func": "getHazardType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12049, "Length": 94, "Cover_Rate": 0.44976076555023925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "RegisterRef", "I", ":", "RRs", ")", "if", "(", "I", "!=", "RR", "&&", "RegisterAggr", "::", "isCoverOf", "(", "I", ",", "RR", ",", "TRI", ")", ")", "RR", "=", "I", ";", "return", "RR", ";", "}", ";", "RegisterSet", "MaxDF", ";", "for", "(", "RegisterRef", "I", ":", "HasDF", "->", "second", ")", "MaxDF", ".", "insert", "(", "MaxCoverIn", "(", "I", ",", "HasDF", "->", "second", ")", ")", ";", "std", "::", "vector", "<", "RegisterRef", ">", "MaxRefs", ";", "RegisterSet", "&", "RefB", "=", "RefM", "[", "BA", ".", "Id", "]", ";", "for", "(", "RegisterRef", "I", ":", "MaxDF", ")", "MaxRefs", ".", "push_back", "(", "MaxCoverIn", "(", "I", ",", "RefB", ")", ")", ";", "std", "::", "sort", "(", "MaxRefs", ".", "begin", "(", ")", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "auto", "NewEnd", "=", "std", "::", "unique", "(", "MaxRefs", ".", "begin", "(", ")", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "MaxRefs", ".", "erase", "(", "NewEnd", ",", "MaxRefs", ".", "end", "(", ")", ")", ";", "auto", "Aliased", "=", "[", "this", ",", "&", "MaxRefs", "]", "(", "RegisterRef", "RR", ",", "std", "::", "vector", "<", "unsigned", ">", "&", "Closure", ")", "->", "bool", "{", "for", "(", "unsigned", "I", ":", "Closure", ")", "if", "(", "alias", "(", "RR", ",", "MaxRefs", "[", "I", "]", ")", ")", "return", "true", ";", "return", "false", ";", "}", ";", "NodeList", "Preds", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "BA", ".", "Addr", "->", "getCode", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "PB", ":", "MBB", "->", "predecessors", "(", ")", ")", "Preds", ".", "push_back", "(", "findBlock", "(", "PB", ")", ")", ";", "while", "(", "!", "MaxRefs", ".", "empty", "(", ")", ")", "{", "std", "::", "vector", "<", "unsigned", ">", "ClosureIdx", "=", "{", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "MaxRefs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "Aliased", "(", "MaxRefs", "[", "i", "]", ",", "ClosureIdx", ")", ")", "ClosureIdx", ".", "push_back", "(", "i", ")", ";", "unsigned", "CS", "=", "ClosureIdx", ".", "size", "(", ")", ";", "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "newPhi", "(", "BA", ")", ";", "for", "(", "unsigned", "X", "=", "<NUM_LIT>", ";", "X", "!=", "CS", ";", "++", "X", ")", "{", "RegisterRef", "RR", "=", "MaxRefs", "[", "ClosureIdx", "[", "X", "]", "]", ";", "uint16_t", "PhiFlags", "=", "NodeAttrs", "::", "PhiRef", "|", "NodeAttrs", "::", "Preserving", ";", "NodeAddr", "<", "DefNode", "*", ">", "DA", "=", "newDef", "(", "PA", ",", "RR", ",", "PhiFlags", ")", ";", "PA", ".", "Addr", "->", "addMember", "(", "DA", ",", "*", "this", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph7", "Func": "buildPhis", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12050, "Length": 383, "Cover_Rate": 0.6790780141843972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "V", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "assert", "(", "V", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "<STR_LIT>", "Pred", "=", "cast", "<", "TestCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "(", "Pred", "==", "<STR_LIT>", ")", "||", "(", "Pred", "==", "<STR_LIT>", ")", ")", "{", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "V", ")", ";", "Pred", "=", "(", "Pred", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "SDValue", "Pg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "V", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "<STR_LIT>", "CC", "=", "changeTestCCTo<ISA_LIT>CC", "(", "Pred", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getConstant", "(", "getInvertedCondCode", "(", "CC", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Pg", ",", "V", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FVal", ",", "TVal", ",", "CCVal", ",", "Cmp", ")", ";"], "File": "AArch64ISelLowering102", "Func": "LowerTEST_VECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12051, "Length": 234, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "imm", "=", "(", "imm", "<<", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "RestoreMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "RestoreMI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "reg", "-", "<STR_LIT>", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["RestoreMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";"], "File": "DelaySlotFiller (2)", "Func": "combineRestoreSETHIi", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12052, "Length": 61, "Cover_Rate": 0.32275132275132273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "SmallSetVector", "<", "Function", "*", ",", "<NUM_LIT>", ">", "Functions", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "getFunctionList", "(", ")", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SVEIntrinsicOpts11", "Func": "runOnModule", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12053, "Length": 50, "Cover_Rate": 0.3875968992248062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "p", "=", "<STR_LIT>", ";", "*", "p", ";", "p", "++", ")", "loongarch_print_operand_punct", "[", "(", "unsigned", "char", ")", "*", "p", "]", "=", "true", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_init_print_operand_punct", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12054, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "REG_P", "(", "newbase", ")", ")", ";", "int", "limit", "=", "<NUM_LIT>", "-", "GET_MODE_SIZE", "(", "GET_MODE", "(", "m", ")", ")", ";", "if", "(", "REGNO", "(", "base", ")", "==", "SP_REG", ")", "{", "if", "(", "addend", ">=", "<NUM_LIT>", "&&", "addend", "<=", "limit", ")", "return", "m", ";", "}", "if", "(", "addend", "<", "<NUM_LIT>", "||", "(", "addend", ">", "limit", "&&", "REGNO", "(", "newbase", ")", "!=", "BC_REG", ")", "||", "(", "addendr", "&&", "(", "GET_CODE", "(", "addendr", ")", "!=", "CONST_INT", ")", "&&", "(", "(", "REGNO", "(", "newbase", ")", "!=", "BC_REG", ")", ")", ")", ")", "{", "EM", "(", "emit_insn_before", "(", "gen_movhi", "(", "AX", ",", "base", ")", ",", "before", ")", ")", ";", "EM", "(", "emit_insn_before", "(", "gen_addhi3", "(", "AX", ",", "AX", ",", "addendr", ")", ",", "before", ")", ")", ";", "EM", "(", "emit_insn_before", "(", "gen_movhi", "(", "newbase", ",", "AX", ")", ",", "before", ")", ")", ";", "record_content", "(", "AX", ",", "NULL_RTX", ")", ";", "record_content", "(", "newbase", ",", "NULL_RTX", ")", ";", "base", "=", "newbase", ";", "addend", "=", "<NUM_LIT>", ";", "addendr", "=", "<NUM_LIT>", ";", "}", "else", "{", "base", "=", "gen_and_emit_move", "(", "newbase", ",", "base", ",", "before", ",", "true", ")", ";", "}", "if", "(", "addend", ")", "{", "record_content", "(", "base", ",", "NULL_RTX", ")", ";", "base", "=", "gen_rtx_PLUS", "(", "HImode", ",", "base", ",", "GEN_INT", "(", "addend", ")", ")", ";", "}", "else", "if", "(", "addendr", ")", "{", "record_content", "(", "base", ",", "NULL_RTX", ")", ";", "base", "=", "gen_rtx_PLUS", "(", "HImode", ",", "base", ",", "addendr", ")", ";", "}", "if", "(", "need_es", ")", "{", "m", "=", "change_address", "(", "m", ",", "GET_MODE", "(", "m", ")", ",", "gen_es_addr", "(", "base", ")", ")", ";"], "ground_truth": ["cfun", "->", "machine", "->", "uses_es", "=", "true", ";"], "File": "rl782", "Func": "transcode_memory_rtx", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12055, "Length": 261, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "create<ISA_LIT>MCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";"], "ground_truth": ["X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "NVPTXMCTargetDesc18", "Func": "createNVPTXMCCodeGenInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12056, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodePC16DBLOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "decodePCDBLOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ",", "Address", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler1", "Func": "decodePC16DBLOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12057, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", "==", "-", "<NUM_LIT>", "||", "N", ".", "getNode", "(", ")", "->", "getNodeId", "(", ")", ">", "Pos", "->", "getNodeId", "(", ")", ")", "{", "DAG", "->", "RepositionNode", "(", "Pos", ",", "N", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["N", ".", "getNode", "(", ")", "->", "setNodeId", "(", "Pos", "->", "getNodeId", "(", ")", ")", ";"], "File": "SystemZISelDAGToDAG1", "Func": "insertDAGNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12058, "Length": 60, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "member", ")", "continue", ";", "for", "(", "member", "=", "OVL_CURRENT", "(", "member", ")", ";", "member", ";", "member", "=", "OVL_NEXT", "(", "member", ")", ")", "{", "if", "(", "TREE_CODE", "(", "member", ")", "!=", "FUNCTION_DECL", ")", "continue", ";", "if", "(", "DECL_PURE_VIRTUAL_P", "(", "member", ")", ")", "continue", ";", "if", "(", "!", "DECL_VIRTUAL_P", "(", "member", ")", ")", "continue", ";", "if", "(", "lookup_attribute", "(", "attribute_name", ",", "DECL_ATTRIBUTES", "(", "member", ")", ")", ")", "{", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "attribute_name", ")", ";", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", ",", "member", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "}", "print_node_brief", "(", "stderr", ",", "<STR_LIT>", ",", "ctype", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "attribute_name", ")", ";"], "File": "symbian", "Func": "symbian_class_needs_attribute_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12059, "Length": 134, "Cover_Rate": 0.551440329218107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "EVT", "OutVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getLowBitsSet", "(", "InVT", ".", "getScalarSizeInBits", "(", ")", ",", "OutVT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "In", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "InVT", ")", ")", ";", "return", "truncateVectorWithPACK", "(", "<STR_LIT>", ",", "OutVT", ",", "In", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "combineVectorTruncationWithPACKUS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12060, "Length": 82, "Cover_Rate": 0.6890756302521008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_pinsrh_3_s", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "pinsrh_3_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12061, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CallerBits", "==", "(", "CalleeBits", "&", "TargetFeatures", ")", ")", "{", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "continue", ";", "}", "Function", "*", "NewF", "=", "findFunction", "(", "CallerBits", ",", "&", "F", ")", ";", "if", "(", "!", "NewF", ")", "{", "FeatureBitset", "NewFeatures", "(", "(", "CalleeBits", "&", "~", "TargetFeatures", ")", "|", "CallerBits", ")", ";", "if", "(", "!", "AllowClone", ")", "{", "setFeatures", "(", "F", ",", "NewFeatures", ")", ";", "NewRoots", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "break", ";", "}", "NewF", "=", "cloneWithFeatures", "(", "F", ",", "NewFeatures", ")", ";", "Clones", ".", "push_back", "(", "Clone", "(", "CallerBits", ",", "&", "F", ",", "NewF", ")", ")", ";", "NewRoots", ".", "insert", "(", "NewF", ")", ";", "}", "ToReplace", ".", "push_back", "(", "std", "::", "make_pair", "(", "CI", ",", "NewF", ")", ")", ";", "Replaced", ".", "insert", "(", "&", "F", ")", ";", "Changed", "=", "true", ";", "}", "while", "(", "!", "ToReplace", ".", "empty", "(", ")", ")", "{", "auto", "R", "=", "ToReplace", ".", "pop_back_val", "(", ")", ";", "R", ".", "first", "->", "setCalledFunction", "(", "R", ".", "second", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes12", "Func": "process", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12062, "Length": 172, "Cover_Rate": 0.36909871244635195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "IdxOn", "=", "false", ";", "ToRemove", ".", "push_back", "(", "&", "*", "I", ")", ";", "break", ";", "default", ":", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "IdxReg", "&&", "I", "->", "modifiesRegister", "(", "IdxReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "llvm", "::", "any_of", "(", "I", "->", "operands", "(", ")", ",", "[", "&", "MRI", ",", "this", "]", "(", "const", "MachineOperand", "&", "MO", ")", "{", "return", "MO", ".", "isReg", "(", ")", "&&", "TRI", "->", "isVectorRegister", "(", "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", "{", "if", "(", "!", "IdxOn", "||", "!", "(", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "I", "->", "hasRegisterImplicitUseOperand", "(", "<STR_LIT>", ")", ")", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "}", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "for", "(", "MachineInstr", "*", "RI", ":", "ToRemove", ")", "RI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIPreEmitPeephole2", "Func": "optimizeSetGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12063, "Length": 168, "Cover_Rate": 0.5014925373134328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "MemOp", "^", "<NUM_LIT>", ")", ",", "NewVal", ")", ";", "}", "else", "{", "return", "Op", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering", "Func": "LowerBinOp", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12064, "Length": 34, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemoryLocation", "StoreLoc", "(", "Ptr", ",", "AccessSize", ")", ";"], "ground_truth": ["for", "(", "auto", "*", "B", ":", "L", "->", "blocks", "(", ")", ")", "for", "(", "auto", "&", "I", ":", "*", "B", ")", "if", "(", "Ignored", ".", "count", "(", "&", "I", ")", "==", "<NUM_LIT>", "&&", "isModOrRefSet", "(", "intersectModRef", "(", "AA", ".", "getModRefInfo", "(", "&", "I", ",", "StoreLoc", ")", ",", "Access", ")", ")", ")", "return", "true", ";"], "File": "HexagonLoopIdiomRecognition", "Func": "mayLoopAccessLocation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12065, "Length": 62, "Cover_Rate": 0.4161073825503356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ",", "VT", ")", ";"], "ground_truth": ["else", "if", "(", "isa", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeInt", "(", "C", ",", "VT", ")", ";"], "File": "ARMFastISel (2)", "Func": "TargetMaterializeConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12066, "Length": 75, "Cover_Rate": 0.635593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "IsVALU", "=", "DstRB", "->", "getID", "(", ")", "==", "<STR_LIT>", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "Subtarget", "->", "getWavefrontSizeLog2", "(", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Subtarget", "->", "getWavefrontSizeLog2", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "selectWaveAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12067, "Length": 108, "Cover_Rate": 0.5070422535211268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Iter", "getNextMachineInstrInBB", "(", "Iter", "Position", ")", "{", "Iter", "I", "=", "Position", ",", "E", "=", "Position", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "I", "=", "std", "::", "find_if_not", "(", "I", ",", "E", ",", "[", "]", "(", "const", "Iter", "&", "Insn", ")", "{", "return", "Insn", "->", "isTransient", "(", ")", ";", "}", ")", ";", "return", "I", ";"], "ground_truth": ["}"], "File": "MipsBranchExpansion (2)", "Func": "getNextMachineInstrInBB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12068, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LinuxAsmPrinter", "::", "emitGNUAttributes", "(", "Module", "&", "M", ")", "{", "Metadata", "*", "MD", "=", "M", ".", "getModuleFlag", "(", "<STR_LIT>", ")", ";", "MDString", "*", "FloatABI", "=", "dyn_cast_or_null", "<", "MDString", ">", "(", "MD", ")", ";", "if", "(", "!", "FloatABI", ")", "return", ";", "StringRef", "flt", "=", "FloatABI", "->", "getString", "(", ")", ";", "if", "(", "flt", "==", "<STR_LIT>", ")", "OutStreamer", "->", "emitGNUAttribute", "(", "Tag_GNU_Power_ABI_FP", ",", "Val_GNU_Power_ABI_HardFloat_DP", "|", "Val_GNU_Power_ABI_LDBL_IBM128", ")", ";", "else", "if", "(", "flt", "==", "<STR_LIT>", ")", "OutStreamer", "->", "emitGNUAttribute", "(", "Tag_GNU_Power_ABI_FP", ",", "Val_GNU_Power_ABI_HardFloat_DP", "|", "Val_GNU_Power_ABI_LDBL_IEEE128", ")", ";"], "ground_truth": ["else", "if", "(", "flt", "==", "<STR_LIT>", ")", "OutStreamer", "->", "emitGNUAttribute", "(", "Tag_GNU_Power_ABI_FP", ",", "Val_GNU_Power_ABI_HardFloat_DP", "|", "Val_GNU_Power_ABI_LDBL_64", ")", ";"], "File": "PPCAsmPrinter (2)3", "Func": "emitGNUAttributes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12069, "Length": 102, "Cover_Rate": 0.9902912621359223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", ")", "{", "return", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIISelLowering142", "Func": "allowsMisalignedMemoryAccesses", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12070, "Length": 31, "Cover_Rate": 0.36904761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "getStackGrowthDirection", "(", ")", "==", "TargetFrameLowering", "::", "StackGrowsDown", "&&", "<STR_LIT>", ")", ";", "int", "MinCSFrameIndex", ",", "MaxCSFrameIndex", ";", "int64_t", "SVEStackSize", "=", "assignSVEStackObjectOffsets", "(", "MFI", ",", "MinCSFrameIndex", ",", "MaxCSFrameIndex", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "AFI", "->", "setStackSizeSVE", "(", "alignTo", "(", "SVEStackSize", ",", "<NUM_LIT>", ")", ")", ";", "AFI", "->", "setMinMaxSVECSFrameIndex", "(", "MinCSFrameIndex", ",", "MaxCSFrameIndex", ")", ";", "if", "(", "!", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "WinEHFuncInfo", "&", "EHInfo", "=", "*", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";"], "ground_truth": ["while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "++", "MBBI", ";"], "File": "AArch64FrameLowering (2)1", "Func": "processFunctionBeforeFrameFinalized", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12071, "Length": 143, "Cover_Rate": 0.4612903225806452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_veorq_x_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_veorq_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_veorq_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12072, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "Imm", ",", "VK", ")", ";", "bool", "IsValid", ";"], "ground_truth": ["if", "(", "!", "IsConstantImm", ")", "IsValid", "=", "<ISA_LIT>AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "VK", ",", "Imm", ")", ";"], "File": "RISCVAsmParser20", "Func": "isBareSimmNLsb0", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12073, "Length": 38, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "CheckPreds", "&&", "Preds", ".", "empty", "(", ")", ")", "return", "true", ";", "if", "(", "CheckPreds", ")", "{", "queue_preds", ":", "if", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "BI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "BI", "->", "getParent", "(", ")", "->", "getFullName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BI", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "MBB", "->", "pred_begin", "(", ")", ",", "PIE", "=", "MBB", "->", "pred_end", "(", ")", ";", "PI", "!=", "PIE", ";", "++", "PI", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "do", "{"], "ground_truth": ["MBB", "=", "Preds", ".", "pop_back_val", "(", ")", ";"], "File": "PPCCTRLoops", "Func": "verifyCTRBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12074, "Length": 131, "Cover_Rate": 0.32997481108312343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "const", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "const", "auto", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "const", "auto", "&", "MDF", "=", "getAnalysis", "<", "MachineDominanceFrontier", ">", "(", ")", ";", "std", "::", "unique_ptr", "<", "MachineGadgetGraph", ">", "Graph", "=", "getGadgetGraph", "(", "MF", ",", "MLI", ",", "MDT", ",", "MDF", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "Graph", "==", "nullptr", ")", "return", "false", ";", "if", "(", "EmitDotVerify", ")", "{", "writeGadgetGraph", "(", "outs", "(", ")", ",", "MF", ",", "Graph", ".", "get", "(", ")", ")", ";", "return", "false", ";", "}", "if", "(", "EmitDot", "||", "EmitDotOnly", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "std", "::", "error_code", "FileError", ";", "std", "::", "string", "FileName", "=", "<STR_LIT>", ";", "FileName", "+=", "MF", ".", "getName", "(", ")", ";", "FileName", "+=", "<STR_LIT>", ";", "raw_fd_ostream", "FileOut", "(", "FileName", ",", "FileError", ")", ";", "if", "(", "FileError", ")", "errs", "(", ")", "<<", "FileError", ".", "message", "(", ")", ";", "writeGadgetGraph", "(", "FileOut", ",", "MF", ",", "Graph", ".", "get", "(", ")", ")", ";", "FileOut", ".", "close", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "EmitDotOnly", ")", "return", "false", ";", "}", "int", "FencesInserted", ";", "if", "(", "!", "OptimizePluginPath", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "OptimizeDL", ".", "isValid", "(", ")", ")", "{", "std", "::", "string", "ErrorMsg", ";", "OptimizeDL", "=", "llvm", "::", "sys", "::", "DynamicLibrary", "::", "getPermanentLibrary", "(", "OptimizePluginPath", ".", "c_str", "(", ")", ",", "&", "ErrorMsg", ")", ";", "if", "(", "!", "ErrorMsg", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "ErrorMsg", "+", "'\\\"'", ")", ";", "OptimizeCut", "=", "(", "OptimizeCutT", ")", "OptimizeDL", ".", "getAddressOfSymbol", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "OptimizeCut", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "FencesInserted", "=", "hardenLoadsWithPlugin", "(", "MF", ",", "std", "::", "move", "(", "Graph", ")", ")", ";", "}", "else", "{", "FencesInserted", "=", "hardenLoadsWithHeuristic", "(", "MF", ",", "std", "::", "move", "(", "Graph", ")", ")", ";", "}", "if", "(", "FencesInserted", ">", "<NUM_LIT>", ")", "++", "NumFunctionsMitigated", ";", "NumFences", "+=", "FencesInserted", ";", "return", "(", "FencesInserted", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86LoadValueInjectionLoadHardening3", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12075, "Length": 362, "Cover_Rate": 0.776824034334764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "findAssociatedSection", "(", ")", "const", "override", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "NVPTXMCExpr12", "Func": "findAssociatedSection", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12076, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValVT", ",", "Val", ")", ";", "}", "else", "{", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", "(", "ValVT", ".", "getSizeInBits", "(", ")", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValVT", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "MoveToHPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12077, "Length": 56, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosSelectionDAGInfo", "Func": "~PatmosSelectionDAGInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12078, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "(", "void", ")", "std", "::", "initializer_list", "<", "int", ">", "{"], "ground_truth": ["Modified", "|=", "std", "::", "get", "<", "ThunkInserterT", ">", "(", "ThunkInserters", ")", ".", "run", "(", "MMI", ",", "MF", ")", "...", "}", ";"], "File": "X86IndirectThunks", "Func": "runTIs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12079, "Length": 36, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vornq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "|", "~", "__b", ";"], "File": "arm", "Func": "neon2_vornq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12080, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "F", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagnosticInfoUnsupported", "{", "F", ",", "(", "<STR_LIT>", "<STR_LIT>", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo25", "Func": "emitReservedArgRegCallError", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12081, "Length": 31, "Cover_Rate": 0.7209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Dst0", ".", "isDef", "(", ")", "&&", "Dst1", ".", "isDef", "(", ")", ")", ";", "bool", "HaveNonDbgCarryUse", "=", "!", "MRI", ".", "use_nodbg_empty", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "Dst0RC", "=", "MRI", ".", "getRegClass", "(", "Dst0", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewReg0", "=", "MRI", ".", "createVirtualRegister", "(", "Dst0RC", ")", ";", "const", "TargetRegisterClass", "*", "Dst1RC", "=", "MRI", ".", "getRegClass", "(", "Dst1", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewReg1", "=", "MRI", ".", "createVirtualRegister", "(", "Dst1RC", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", ".", "buildShrunkInst", "(", "*", "MI", ",", "Op32", ")", ";", "if", "(", "HaveNonDbgCarryUse", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst1", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "}", "Dst0", ".", "setReg", "(", "NewReg0", ")", ";", "Dst1", ".", "setReg", "(", "NewReg1", ")", ";", "if", "(", "Fold", ".", "isCommuted", "(", ")", ")", "TII", ".", "commuteInstruction", "(", "*", "Inst32", ",", "false", ")", ";", "return", "true", ";", "}", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "assert", "(", "!", "Fold", ".", "needsShrink", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIFoldOperands19", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12082, "Length": 221, "Cover_Rate": 0.30737134909596664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmInstPrinter", "::", "<ISA_LIT>AsmInstPrinter", "(", "MCInstPrinter", "*", "RawPrinter", ")", ":", "MCInstPrinter", "(", "*", "RawPrinter", ")", ",", "RawPrinter", "(", "RawPrinter", ")", "{"], "ground_truth": ["}"], "File": "HexagonInstPrinter14", "Func": "HexagonAsmInstPrinter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12083, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_Register", ")", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "}", "else", "{"], "ground_truth": ["printOp", "(", "MO", ")", ";"], "File": "IA64AsmPrinter", "Func": "printOperand", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12084, "Length": 68, "Cover_Rate": 0.8292682926829268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_rsqrtph128_mask", "(", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_rsqrt_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12085, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Cond", ".", "getValueType", "(", ")", ";", "SDValue", "<ISA_LIT>cc", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "True", ",", "False", ",", "<ISA_LIT>cc", ",", "CCR", ",", "Cmp", ")", ";", "}", "}", "}"], "ground_truth": ["return", "DAG", ".", "getSelectCC", "(", "dl", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "Cond", ".", "getValueType", "(", ")", ")", ",", "SelectTrue", ",", "SelectFalse", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering54", "Func": "LowerSELECT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12086, "Length": 149, "Cover_Rate": 0.5085324232081911, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isVarArg", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{"], "File": "LEGISelLowering", "Func": "LowerReturn", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12087, "Length": 133, "Cover_Rate": 0.5236220472440944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineBEXTR", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedMask", "(", "APInt", "::", "getAllOnes", "(", "NumBits", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "combineBEXTR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12088, "Length": 97, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolSymbol", "::", "<ISA_LIT>ConstantPoolSymbol", "(", "LLVMContext", "&", "C", ",", "StringRef", "s", ",", "unsigned", "id", ",", "unsigned", "char", "PCAdj", ",", "<STR_LIT>", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "<ISA_LIT>ConstantPoolValue", "(", "C", ",", "id", ",", "<STR_LIT>", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "S", "(", "std", "::", "string", "(", "s", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue15", "Func": "ARMConstantPoolSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12089, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "auto", "IsExpiredFn", "=", "[", "InstType", ",", "&", "IsHazardInst", "]", "(", "const", "MachineInstr", "&", "I", ",", "int", ")", "{", "auto", "InstType2", "=", "IsHazardInst", "(", "I", ")", ";", "if", "(", "InstType", "==", "InstType2", ")", "return", "true", ";", "return", "I", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "!", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", ";", "return", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "&", "I", ",", "IsExpiredFn", ")", "!=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "}", ";"], "ground_truth": ["if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "File": "GCNHazardRecognizer17", "Func": "fixLdsBranchVmemWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12090, "Length": 124, "Cover_Rate": 0.3147208121827411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getMOVDDup", "(", "SDValue", "&", "Op", ",", "DebugLoc", "&", "dl", ",", "SDValue", "V1", ",", "SelectionDAG", "&", "DAG", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "getMOVDDup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12091, "Length": 70, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "EmulatedTLS", ")", "return", "LowerToTLSEmulatedModel", "(", "GA", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "return", "LowerDarwinGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "return", "LowerELFGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering175", "Func": "LowerGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12092, "Length": 57, "Cover_Rate": 0.6705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering", "Func": "markPhysRegUsed", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12093, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "<ISA_LIT>InstrDecomposer", "::", "getLLVMInst", "(", "uint64_t", "&", "Insn", ",", "const", "std", "::", "map", "<", "Fields", ",", "Field", ">", "&", "Layout", ",", "<ISA_LIT>II", "::", "IType", "SlotType", ")", "{", "Insn", "=", "<NUM_LIT>", ";", "uint64_t", "bits", "=", "<NUM_LIT>", ";", "for", "(", "auto", "FieldLayout", ":", "Layout", ")", "{", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "FieldBits", "=", "Bundle", ">>", "FieldLayout", ".", "second", ".", "startBin", ";", "FieldBits", "&=", "MASK", "(", "FieldLayout", ".", "second", ".", "size", ")", ";", "bits", "=", "static_cast", "<", "uint64_t", ">", "(", "FieldBits", ".", "to_ulong", "(", ")", ")", ";"], "ground_truth": ["Insn", "|=", "bits", "<<", "FieldLayout", ".", "second", ".", "startLLVM", ";"], "File": "TPCInstrDecomposer", "Func": "getLLVMInst", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12094, "Length": 95, "Cover_Rate": 0.9313725490196079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Imm", "<=", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "Imm", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "O", "<<", "formatDec", "(", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "(", "Imm", ">=", "<NUM_LIT>", ")", "&&", "(", "Imm", "<=", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printU4ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstPrinter45", "Func": "printDPPCtrl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12095, "Length": 264, "Cover_Rate": 0.8712871287128713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "get_attr_zEC12_groupalone", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_GROUPALONE", ";", "break", ";", "case", "PROCESSOR_2964_Z13", ":", "if", "(", "get_attr_z13_cracked", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_CRACKED", ";", "if", "(", "get_attr_z13_expanded", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_EXPANDED", ";", "if", "(", "get_attr_z13_endgroup", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_ENDGROUP", ";", "if", "(", "get_attr_z13_groupalone", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_GROUPALONE", ";", "if", "(", "get_attr_z13_groupoftwo", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_GROUPOFTWO", ";", "break", ";", "case", "PROCESSOR_3906_Z14", ":", "if", "(", "get_attr_z14_cracked", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_CRACKED", ";", "if", "(", "get_attr_z14_expanded", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_EXPANDED", ";", "if", "(", "get_attr_z14_endgroup", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_ENDGROUP", ";", "if", "(", "get_attr_z14_groupalone", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_GROUPALONE", ";", "if", "(", "get_attr_z14_groupoftwo", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_GROUPOFTWO", ";", "break", ";", "case", "PROCESSOR_8561_Z15", ":", "if", "(", "get_attr_z15_cracked", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_CRACKED", ";", "if", "(", "get_attr_z15_expanded", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_EXPANDED", ";", "if", "(", "get_attr_z15_endgroup", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_ENDGROUP", ";", "if", "(", "get_attr_z15_groupalone", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_GROUPALONE", ";", "if", "(", "get_attr_z15_groupoftwo", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_GROUPOFTWO", ";", "break", ";", "case", "PROCESSOR_3931_Z16", ":", "if", "(", "get_attr_z16_cracked", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_CRACKED", ";", "if", "(", "get_attr_z16_expanded", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_EXPANDED", ";"], "ground_truth": ["if", "(", "get_attr_z16_endgroup", "(", "insn", ")", ")", "mask", "|=", "S390_SCHED_ATTR_MASK_ENDGROUP", ";"], "File": "s390", "Func": "s390_get_sched_attrmask", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12096, "Length": 229, "Cover_Rate": 0.7133956386292835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "NewMI", "=", "MF", ".", "CreateMachineInstr", "(", "TII", ".", "get", "(", "Opcode", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "true", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "NewMI", ")", ";", "addOperands", "(", "MIB", ",", "MOs", ")", ";", "unsigned", "NumOps", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "NumOps", "+", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "X86InstrInfo22", "Func": "FuseTwoAddrInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12097, "Length": 115, "Cover_Rate": 0.5251141552511416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_usqaddv4si_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsqaddq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12098, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "Concat256BitVectors", "(", "SDValue", "V1", ",", "SDValue", "V2", ",", "EVT", "VT", ",", "unsigned", "NumElems", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ")", "{"], "ground_truth": ["SDValue", "V", "=", "Insert256BitVector", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)", "Func": "Concat256BitVectors", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12099, "Length": 45, "Cover_Rate": 0.7258064516129032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVFP2Base", "(", ")", "const", "{"], "ground_truth": ["return", "HasVFPv2D16SP", ";"], "File": "ARMSubtarget109", "Func": "hasVFP2Base", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12100, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getAVX2GatherNode", "(", "unsigned", "Opc", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "SDValue", "Src", ",", "SDValue", "Mask", ",", "SDValue", "Base", ",", "SDValue", "Index", ",", "SDValue", "ScaleOp", ",", "SDValue", "Chain", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ScaleOp", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Scale", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "EVT", "MaskVT", "=", "Mask", ".", "getValueType", "(", ")", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "<STR_LIT>", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", "||", "<STR_LIT>", "(", "Mask", ".", "getNode", "(", ")", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["MemIntrinsicSDNode", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", ";"], "File": "X86ISelLowering108", "Func": "getAVX2GatherNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12101, "Length": 161, "Cover_Rate": 0.6851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "avoidQuadLdStPairs", "(", ")", "const", "{"], "ground_truth": ["return", "AvoidQuadLdStPairs", ";"], "File": "AArch64Subtarget15", "Func": "avoidQuadLdStPairs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12102, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isUncondBranch", "(", "const", "MachineInstr", "*", "I", ")", "{"], "ground_truth": ["unsigned", "opc", "=", "I", "->", "getOpcode", "(", ")", ";"], "File": "SPUInstrInfo", "Func": "isUncondBranch", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12103, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int64_t", ")", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering113", "Func": "getReturnAddressFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12104, "Length": 100, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "XtensaRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12105, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "XEXP", "(", "set", ",", "opn", ")", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "mem", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";"], "File": "mep", "Func": "mep_cop_address_length", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12106, "Length": 32, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "scalar_chain", "::", "add_to_queue", "(", "unsigned", "insn_uid", ")", "{"], "ground_truth": ["if", "(", "!", "bitmap_set_bit", "(", "queue", ",", "insn_uid", ")", ")", "return", ";"], "File": "i386-features1", "Func": "add_to_queue", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12107, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Register", "==", "~", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "TPCDisassembler", "Func": "DecodeVPRFRegisterClass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12108, "Length": 24, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "thisBlockISELs", ".", "empty", "(", ")", ")", "ISELInstructions", ".", "insert", "(", "std", "::", "make_pair", "(", "MBB", ".", "getNumber", "(", ")", ",", "thisBlockISELs", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCExpandISEL", "Func": "collectISELInstructions", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12109, "Length": 28, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter (2)", "Func": "~PPCMCCodeEmitter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12110, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler41", "Func": "DecodeCheriGPROrCNullRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12111, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NaCl<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "OSABI", ",", "StringRef", "CPU", ")", ":", "ELF<ISA_LIT>_64AsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend46", "Func": "NaClX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12112, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "NonScalarIntSafe", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "NonScalarIntSafe", "&&", "!", "F", "->", "hasFnAttr", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "(", "Subtarget", "->", "isUnalignedMemAccessFast", "(", ")", "||", "(", "(", "DstAlign", "==", "<NUM_LIT>", "||", "DstAlign", ">=", "<NUM_LIT>", ")", "&&", "(", "SrcAlign", "==", "<NUM_LIT>", "||", "SrcAlign", ">=", "<NUM_LIT>", ")", ")", ")", "&&", "Subtarget", "->", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "MemcpyStrSrc", "&&", "Size", ">=", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Subtarget", "->", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", "&&", "Subtarget", "->", "hasSSE2", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Size", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86ISelLowering73", "Func": "getOptimalMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12113, "Length": 175, "Cover_Rate": 0.9408602150537635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_uint4", "bv", ";", "vec_uint4", "mask", ";", "bv", "=", "vec_splat", "(", "(", "vec_uint4", ")", "(", "si_from_uint", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["mask", "=", "(", "vec_uint4", ")", "vec_sra", "(", "vec_sl", "(", "bv", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ",", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";"], "File": "si2vmx", "Func": "si_shli", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12114, "Length": 66, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ia64_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{"], "ground_truth": ["return", "(", "to", "==", "BR_REG", "(", "<NUM_LIT>", ")", "?", "crtl", "->", "is_leaf", ":", "true", ")", ";"], "File": "ia64", "Func": "ia64_can_eliminate", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12115, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "lo", "=", "UsedOps", ".", "size", "(", ")", "*", "MaskWidth", ";", "int", "hi", "=", "lo", "+", "MaskWidth", ";", "if", "(", "any_of", "(", "Mask", ",", "[", "lo", ",", "hi", "]", "(", "int", "i", ")", "{", "return", "(", "lo", "<=", "i", ")", "&&", "(", "i", "<", "hi", ")", ";", "}", ")", ")", "{", "UsedOps", ".", "push_back", "(", "Ops", "[", "i", "]", ")", ";", "continue", ";", "}", "for", "(", "int", "&", "M", ":", "Mask", ")", "if", "(", "lo", "<=", "M", ")", "M", "-=", "MaskWidth", ";", "}", "Ops", "=", "UsedOps", ";"], "ground_truth": ["}"], "File": "X86ISelLowering89", "Func": "resolveTargetShuffleInputsAndMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12116, "Length": 88, "Cover_Rate": 0.5986394557823129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "if", "(", "MI", "->", "mayStore", "(", ")", ")", "{", "assert", "(", "DstReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "StartOp", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "unsigned", "NumOffset", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "StartOp", "=", "<NUM_LIT>", ";", "NumOffset", "=", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "SrcReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["Offset", "=", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";"], "File": "ARMAsmPrinter71", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12117, "Length": 336, "Cover_Rate": 0.47191011235955055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "CurFmtSpecifierIdx", "=", "<NUM_LIT>", ";", "size_t", "PrevFmtSpecifierIdx", "=", "<NUM_LIT>", ";", "while", "(", "(", "CurFmtSpecifierIdx", "=", "Fmt", ".", "find_first_of", "(", "ConvSpecifiers", ",", "CurFmtSpecifierIdx", ")", ")", "!=", "StringRef", "::", "npos", ")", "{", "bool", "ArgDump", "=", "false", ";", "StringRef", "CurFmt", "=", "Fmt", ".", "substr", "(", "PrevFmtSpecifierIdx", ",", "CurFmtSpecifierIdx", "-", "PrevFmtSpecifierIdx", ")", ";", "size_t", "pTag", "=", "CurFmt", ".", "find_last_of", "(", "<STR_LIT>", ")", ";", "if", "(", "pTag", "!=", "StringRef", "::", "npos", ")", "{", "ArgDump", "=", "true", ";", "while", "(", "pTag", "&&", "CurFmt", "[", "--", "pTag", "]", "==", "'%'", ")", "{", "ArgDump", "=", "!", "ArgDump", ";", "}", "}", "if", "(", "ArgDump", ")", "OpConvSpecifiers", ".", "push_back", "(", "Fmt", "[", "CurFmtSpecifierIdx", "]", ")", ";"], "ground_truth": ["PrevFmtSpecifierIdx", "=", "++", "CurFmtSpecifierIdx", ";"], "File": "AMDGPUPrintfRuntimeBinding10", "Func": "getConversionSpecifiers", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12118, "Length": 111, "Cover_Rate": 0.7816901408450704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "WebAssemblyLateEHPrepare1", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12119, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_print_address_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "machine_mode", ")", "{", "rtx", "off", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{"], "ground_truth": ["case", "PLUS", ":"], "File": "nvptx2", "Func": "nvptx_print_address_operand", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12120, "Length": 46, "Cover_Rate": 0.3865546218487395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemOpQueueEntry", "(", "int", "o", ",", "unsigned", "r", ",", "bool", "k", ",", "unsigned", "p", ",", "MachineBasicBlock", "::", "iterator", "i", ")", ":", "Offset", "(", "o", ")", ",", "Reg", "(", "r", ")", ",", "isKill", "(", "k", ")", ",", "Position", "(", "p", ")", ",", "MBBI", "(", "i", ")", ",", "Merged", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer11", "Func": "MemOpQueueEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12121, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Mods", "=", "<NUM_LIT>", ";", "SelectVOP3PMadMixModsImpl", "(", "In", ",", "Src", ",", "Mods", ")", ";", "SrcMods", "=", "CurDAG", "->", "getTargetConstant", "(", "Mods", ",", "SDLoc", "(", "In", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3PMadMixMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12122, "Length": 33, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallReturnHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ",", "MachineInstrBuilder", "&", "MIB", ")", ":", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "X86CallLowering", "Func": "CallReturnHandler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12123, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", "{", "rtx", "unspec", ",", "offset", ";", "split_const", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "&", "unspec", ",", "&", "offset", ")", ";", "if", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", "&&", "!", "nios2_large_offset_p", "(", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", ")", "&&", "offset", "!=", "const0_rtx", ")", "{", "rtx", "reg", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "unspec", "=", "copy_rtx", "(", "unspec", ")", ";"], "ground_truth": ["XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "plus_constant", "(", "Pmode", ",", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "offset", ")", ")", ";"], "File": "nios23", "Func": "nios2_legitimize_address", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12124, "Length": 118, "Cover_Rate": 0.6982248520710059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsub_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12125, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockData", "&", "BBInfo", "=", "BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "HadVectorOp", "=", "true", ";", "BBInfo", ".", "Change", "=", "getInfoForVSETVLI", "(", "MI", ")", ";", "continue", ";", "}", "uint64_t", "TSFlags", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "if", "(", "<STR_LIT>", "(", "TSFlags", ")", ")", "{", "HadVectorOp", "=", "true", ";", "VSETVLIInfo", "NewInfo", "=", "computeInfoForInstr", "(", "MI", ",", "TSFlags", ",", "MRI", ")", ";", "if", "(", "!", "BBInfo", ".", "Change", ".", "isValid", "(", ")", ")", "{", "BBInfo", ".", "Change", "=", "NewInfo", ";", "}", "else", "{", "if", "(", "needVSETVLI", "(", "NewInfo", ",", "BBInfo", ".", "Change", ")", ")", "BBInfo", ".", "Change", "=", "NewInfo", ";", "}", "}", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isInlineAsm", "(", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ")", "||", "MI", ".", "modifiesRegister", "(", "<STR_LIT>", ")", ")", "{", "BBInfo", ".", "Change", "=", "<STR_LIT>", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI7", "Func": "computeVLVTYPEChanges", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12126, "Length": 172, "Cover_Rate": 0.8113207547169812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "I", ":", "IFMap", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "I", ".", "first", ",", "HRI", ")", "<<", "<STR_LIT>", ";", "const", "IFListType", "&", "LL", "=", "I", ".", "second", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "J", ":", "LL", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintIFR", "(", "J", ".", "first", ",", "HRI", ")", "<<", "<STR_LIT>", "<<", "PrintRegSet", "(", "J", ".", "second", ",", "HRI", ")", "<<", "'\\n'", ";"], "File": "HexagonGenInsert15", "Func": "dump_map", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12127, "Length": 73, "Cover_Rate": 0.8795180722891566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "offset", "=", "frame_pointer_needed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "offset", "+=", "avr_regs_to_save", "(", "NULL", ")", ";"], "ground_truth": ["return", "get_frame_size", "(", ")", "+", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "offset", ";"], "File": "avr3", "Func": "initial_elimination_offset", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12128, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "TLSRegister", ")", ";", "Op", "->", "TLSReg", ".", "Sym", "=", "Sym", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "PPCAsmParser (2)3", "Func": "CreateTLSReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12129, "Length": 27, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubRegCopy", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addDef", "(", "SubRegCopy", ")", ".", "addUse", "(", "CopyReg", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector", "Func": "selectFP16CopyFromGPR32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12130, "Length": 52, "Cover_Rate": 0.348993288590604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Vec", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Ins", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "VecTy", "=", "MRI", ".", "getType", "(", "Vec", ")", ";", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Ins", ")", ")", ";", "if", "(", "IdxVal", "->", "Value", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildInsert", "(", "Dst", ",", "Vec", ",", "Ins", ",", "IdxVal", "->", "Value", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeInsertVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12131, "Length": 106, "Cover_Rate": 0.6127167630057804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "TII", "->", "convertToISA", "(", "MI", ",", "MF", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUConvertToISA1", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12132, "Length": 54, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNUpwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "LIS", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure13", "Func": "GCNUpwardRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12133, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreatePrefix", "(", "unsigned", "Prefixes", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", "auto", "Res", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Prefix", ",", "StartLoc", ",", "EndLoc", ")", ";", "Res", "->", "Pref", ".", "Prefixes", "=", "Prefixes", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "X86Operand14", "Func": "CreatePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12134, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineIRBuilder", "&", "Builder", "=", "Helper", ".", "MIRBuilder", ";", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "Src", ")", ";", "assert", "(", "SrcTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["auto", "One", "=", "Builder", ".", "buildConstant", "(", "DstTy", ",", "<NUM_LIT>", ")", ";"], "File": "MOSLegalizerInfo", "Func": "legalizeZExt", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12135, "Length": 80, "Cover_Rate": 0.5970149253731343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "c", ";", "unsigned", "long", "result", ";", "if", "(", "__builtin_constant_p", "(", "__M", ")", "&&", "(", "__builtin_popcountl", "(", "__M", ")", "<=", "<NUM_LIT>", ")", ")", "{", "for", "(", "long", "i", "=", "<NUM_LIT>", ";", "i", "<", "__builtin_popcountl", "(", "__M", ")", ";", "i", "++", ")", "{", "c", "=", "__builtin_clzl", "(", "m", ")", ";", "p", "=", "(", "p", "<<", "<NUM_LIT>", ")", "|", "c", ";", "m", "^=", "(", "mask", ">>", "c", ")", ";", "}", "result", "=", "__builtin_bpermd", "(", "p", ",", "__X", ")", ";", "}", "else", "{", "p", "=", "<NUM_LIT>", "-", "__builtin_popcountl", "(", "__M", ")", ";", "result", "=", "<NUM_LIT>", ";", "while", "(", "m", "!=", "<NUM_LIT>", ")", "{", "unsigned", "long", "t", ";", "c", "=", "__builtin_clzl", "(", "m", ")", ";", "t", "=", "(", "__X", "&", "(", "mask", ">>", "c", ")", ")", ">>", "(", "p", "-", "c", ")", ";", "m", "^=", "(", "mask", ">>", "c", ")", ";", "result", "|=", "(", "t", ")", ";", "p", "++", ";"], "ground_truth": ["}"], "File": "bmi2intrin", "Func": "_pext_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12136, "Length": 148, "Cover_Rate": 0.7474747474747475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LdVT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "LdVT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "LdVT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "LdVT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "LdVT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "LdVT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "LdVT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "LdVT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "getFusedLdStOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12137, "Length": 84, "Cover_Rate": 0.5753424657534246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "AllocatedType", "=", "Info", ".", "AI", "->", "isArrayAllocation", "(", ")", "?", "ArrayType", "::", "get", "(", "Info", ".", "AI", "->", "getAllocatedType", "(", ")", ",", "cast", "<", "ConstantInt", ">", "(", "Info", ".", "AI", "->", "getArraySize", "(", ")", ")", "->", "getZExtValue", "(", ")", ")", ":", "Info", ".", "AI", "->", "getAllocatedType", "(", ")", ";", "Type", "*", "PaddingType", "=", "ArrayType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "F", "->", "getContext", "(", ")", ")", ",", "AlignedSize", "-", "Size", ")", ";", "Type", "*", "TypeWithPadding", "=", "StructType", "::", "get", "(", "AllocatedType", ",", "PaddingType", ")", ";", "auto", "*", "NewAI", "=", "new", "AllocaInst", "(", "TypeWithPadding", ",", "Info", ".", "AI", "->", "getType", "(", ")", "->", "getAddressSpace", "(", ")", ",", "nullptr", ",", "<STR_LIT>", ",", "Info", ".", "AI", ")", ";", "NewAI", "->", "takeName", "(", "Info", ".", "AI", ")", ";", "NewAI", "->", "setAlignment", "(", "Info", ".", "AI", "->", "getAlign", "(", ")", ")", ";", "NewAI", "->", "setUsedWithInAlloca", "(", "Info", ".", "AI", "->", "isUsedWithInAlloca", "(", ")", ")", ";", "NewAI", "->", "setSwiftError", "(", "Info", ".", "AI", "->", "isSwiftError", "(", ")", ")", ";", "NewAI", "->", "copyMetadata", "(", "*", "Info", ".", "AI", ")", ";", "auto", "*", "NewPtr", "=", "new", "BitCastInst", "(", "NewAI", ",", "Info", ".", "AI", "->", "getType", "(", ")", ",", "<STR_LIT>", ",", "Info", ".", "AI", ")", ";", "Info", ".", "AI", "->", "replaceAllUsesWith", "(", "NewPtr", ")", ";", "Info", ".", "AI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Info", ".", "AI", "=", "NewAI", ";"], "File": "AArch64StackTagging", "Func": "alignAndPadAlloca", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12138, "Length": 223, "Cover_Rate": 0.7433333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "isFPOnlySP", "(", ")", ")", "return", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ";"], "File": "ARMISelLowering158", "Func": "isFPImmLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12139, "Length": 37, "Cover_Rate": 0.3557692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "MCS51TargetStreamer", "Func": "MCS51TargetStreamer", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12140, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmlsdhxq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqdmlsdhxq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmlsdhxq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12141, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_1", ":", "case", "FK_Data_2", ":", "case", "FK_Data_4", ":", "case", "FK_Data_8", ":", "case", "FK_Data_6b", ":", "return", "Value", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "unsigned", "Sbit", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Hi8", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Mid1", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Lo10", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Value", "=", "(", "Sbit", "<<", "<NUM_LIT>", ")", "|", "(", "Lo10", "<<", "<NUM_LIT>", ")", "|", "(", "Mid1", "<<", "<NUM_LIT>", ")", "|", "Hi8", ";", "return", "Value", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "unsigned", "Sbit", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Hi1", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Mid6", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Lo4", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Value", "=", "(", "Sbit", "<<", "<NUM_LIT>", ")", "|", "(", "Mid6", "<<", "<NUM_LIT>", ")", "|", "(", "Lo4", "<<", "<NUM_LIT>", ")", "|", "(", "Hi1", "<<", "<NUM_LIT>", ")", ";", "return", "Value", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "uint64_t", "UpperImm", "=", "(", "Value", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint64_t", "LowerImm", "=", "Value", "&", "<NUM_LIT>", ";", "return", "UpperImm", "|", "(", "(", "LowerImm", "<<", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Bit11", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit4", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit9_8", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit10", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit6", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "Bit7", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "RISCVAsmBackend20", "Func": "adjustFixupValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12142, "Length": 452, "Cover_Rate": 0.5743329097839899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExplicitKernelArgOffset", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "getExplicitKernelArgOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12143, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12144, "Length": 86, "Cover_Rate": 0.38738738738738737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "KnownHardwareLoops", ".", "count", "(", "MI", ")", "==", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "PULPHardwareLoops", "Func": "isInvalidLoopOperation", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12145, "Length": 49, "Cover_Rate": 0.5764705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isDirect", ")", "return", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "return", "gettBLXrOpcode", "(", "MF", ")", ";", "if", "(", "STI", ".", "hasV5TOps", "(", ")", ")", "return", "getBLXOpcode", "(", "MF", ")", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMCallLowering14", "Func": "getCallOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12146, "Length": 57, "Cover_Rate": 0.6867469879518072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "fixupPostOutline", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "MachineOperand", "*", "Base", ";", "unsigned", "Width", ";", "int64_t", "Offset", ";", "if", "(", "!", "MI", ".", "mayLoadOrStore", "(", ")", "||", "!", "getMemOperandWithOffsetWidth", "(", "MI", ",", "Base", ",", "Offset", ",", "Width", ",", "&", "RI", ")", "||", "(", "Base", "->", "isReg", "(", ")", "&&", "Base", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "continue", ";", "unsigned", "Scale", ";", "int64_t", "Dummy1", ",", "Dummy2", ";", "MachineOperand", "&", "StackOffsetOperand", "=", "getMemOpBaseRegImmOfsOffsetOperand", "(", "MI", ")", ";", "assert", "(", "StackOffsetOperand", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["getMemOpInfo", "(", "MI", ".", "getOpcode", "(", ")", ",", "Scale", ",", "Width", ",", "Dummy1", ",", "Dummy2", ")", ";"], "File": "AArch64InstrInfo (2)1", "Func": "fixupPostOutline", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12147, "Length": 117, "Cover_Rate": 0.7905405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgeq_s64", "(", "int64x2_t", "__a", ",", "int64x2_t", "__b", ")", "{", "return", "(", "uint64x2_t", ")", "(", "__a", ">=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcgeq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12148, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "AllowFloatDomain", "||", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "MaskVT", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "&&", "(", "AllowFloatDomain", "||", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "MaskVT", ";", "return", "true", ";", "}", "}", "if", "(", "(", "MaskVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "MaskVT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "<NUM_LIT>", "<=", "EltSizeInBits", "&&", "Subtarget", ".", "hasAVX", "(", ")", ")", "||", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX2", "(", ")", ")", "||", "(", "MaskVT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "matchVectorShuffleWithUNPCK", "(", "MaskVT", ",", "V1", ",", "V2", ",", "Shuffle", ",", "IsUnary", ",", "Mask", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ")", "{"], "File": "X86ISelLowering115", "Func": "matchBinaryVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12149, "Length": 193, "Cover_Rate": 0.5012987012987012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "Glue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDValue", "Callee", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>_HVX", ")", ";", "else", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "RetVal", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "FR0", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "Glue", ")", ";", "unsigned", "PredR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "SDValue", "TPR", "=", "DAG", ".", "getCopyToReg", "(", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "PredR", ",", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "RetVal", "=", "DAG", ".", "getCopyFromReg", "(", "TPR", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "PredR", ",", "<STR_LIT>", ")", ";", "Glue", "=", "TPR", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "TPR", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["RetVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "Glue", ")", ";"], "File": "HexagonISelLowering1", "Func": "LowerCallResult", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12150, "Length": 305, "Cover_Rate": 0.8689458689458689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "(", ")", ";", "static", "const", "auto", "EqZeroOptions", "=", "[", "this", "]", "(", ")", "{", "TTI", "::", "MemCmpExpansionOptions", "Options", ";", "if", "(", "ST", "->", "hasAVX2", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "ST", "->", "hasSSE2", "(", ")", ")", "Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{"], "ground_truth": ["Options", ".", "LoadSizes", ".", "push_back", "(", "<NUM_LIT>", ")", ";"], "File": "X86TargetTransformInfo (2)2", "Func": "enableMemCmpExpansion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12151, "Length": 72, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "-", "FP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMBaseRegisterInfo37", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12152, "Length": 57, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "Z80oldExpandPseudo", "Func": "Z80oldExpandPseudo", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12153, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "BaseReg", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "EvenReg", ",", "getKillRegState", "(", "EvenDeadKill", ")", "|", "getUndefRegState", "(", "EvenUndef", ")", ")", ".", "addReg", "(", "OddReg", ",", "getKillRegState", "(", "OddDeadKill", ")", "|", "getUndefRegState", "(", "OddUndef", ")", ")", ";", "++", "NumSTRD2STM", ";", "}", "}", "else", "{", "unsigned", "NewOpc", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "(", "OffImm", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ";", "unsigned", "NewOpc2", "=", "(", "isLd", ")", "?", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ":", "(", "isT2", "?", "(", "OffImm", "+", "<NUM_LIT>", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ";", "if", "(", "isLd", "&&", "TRI", "->", "regsOverlap", "(", "EvenReg", ",", "BaseReg", ")", ")", "{", "assert", "(", "!", "TRI", "->", "regsOverlap", "(", "OddReg", ",", "BaseReg", ")", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", "+", "<NUM_LIT>", ",", "isLd", ",", "NewOpc2", ",", "OddReg", ",", "OddDeadKill", ",", "false", ",", "BaseReg", ",", "false", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "InsertLDR_STR", "(", "MBB", ",", "MBBI", ",", "OffImm", ",", "isLd", ",", "NewOpc", ",", "EvenReg", ",", "EvenDeadKill", ",", "false", ",", "BaseReg", ",", "BaseKill", ",", "BaseUndef", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "OddReg", "==", "EvenReg", "&&", "EvenDeadKill", ")", "{", "EvenDeadKill", "=", "false", ";", "OddDeadKill", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer10", "Func": "FixInvalidRegPairOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12154, "Length": 271, "Cover_Rate": 0.30211817168338906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "unsigned", ",", "int", ">", "computeIndirectRegAndOffset", "(", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", ",", "const", "TargetRegisterClass", "*", "SuperRC", ",", "unsigned", "VecReg", ",", "int", "Offset", ")", "{", "int", "NumElts", "=", "SuperRC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "Offset", ">=", "NumElts", "||", "Offset", "<", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<STR_LIT>", ",", "Offset", ")", ";"], "File": "SIISelLowering101", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12155, "Length": 59, "Cover_Rate": 0.7763157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "true", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "bool", "emitFrameMoves", "=", "<ISA_LIT>RegisterInfo", "::", "needsFrameMoves", "(", "*", "MF", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "MI", "->", "isDebugInstr", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{", "Register", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "assert", "(", "Reg", "!=", "<STR_LIT>", "&&", "!", "(", "Reg", "==", "<STR_LIT>", "&&", "hasFP", "(", "*", "MF", ")", ")", "&&", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "auto", "Store", "=", "MI", ";", "--", "Store", ";"], "ground_truth": ["XFI", "->", "getSpillLabels", "(", ")", ".", "push_back", "(", "std", "::", "make_pair", "(", "Store", ",", "I", ")", ")", ";"], "File": "XCoreFrameLowering21", "Func": "spillCalleeSavedRegisters", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12156, "Length": 203, "Cover_Rate": 0.8458333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", ")", ";"], "ground_truth": ["SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI", ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";"], "File": "SIISelLowering114", "Func": "lowerKernArgParameterPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12157, "Length": 95, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createPULPFixupHwLoops", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ExpandAtomicPseudoPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine", "Func": "addPreEmitPass2", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12158, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "}", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "name_buf", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "label", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";", "strcat", "(", "tmp_buf", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "macho_branch_islands", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12159, "Length": 123, "Cover_Rate": 0.3137755102040816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "TargetMachine", "*", "TM", "=", "nullptr", ",", "CodeGenOpt", "::", "Level", "OptLevel", "=", "CodeGenOpt", "::", "Default", ")", ":", "SelectionDAGISel", "(", "*", "TM", ",", "OptLevel", ")", "{", "AMDGPUA<ISA_LIT>", "=", "<STR_LIT>", "(", "*", "TM", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG21", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12160, "Length": 36, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler1", "Func": "DecodeGR128BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12161, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "RegionSize", "=", "<NUM_LIT>", ";", "for", "(", "<ISA_LIT>GOTPLT", "::", "iterator", "it", "=", "m_pGOTPLT", "->", "begin", "(", ")", ",", "ie", "=", "m_pGOTPLT", "->", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ",", "++", "buffer", ")", "{", "got", "=", "&", "(", "llvm", "::", "cast", "<", "<ISA_LIT>GOTEntry", ">", "(", "(", "*", "it", ")", ")", ")", ";", "*", "buffer", "=", "static_cast", "<", "uint32_t", ">", "(", "got", "->", "getValue", "(", ")", ")", ";", "RegionSize", "+=", "EntrySize", ";", "}"], "ground_truth": ["return", "RegionSize", ";"], "File": "HexagonLDBackend", "Func": "emitGOTPLTSectionData", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12162, "Length": 78, "Cover_Rate": 0.4936708860759494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addMemoryRegisterOffsetOperands", "(", "Inst", ",", "N", ",", "Mem", ".", "ShiftVal", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "addMemoryRegisterOffset16Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12163, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "ResultReg", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsFastISel19", "Func": "fastMaterializeAlloca", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12164, "Length": 43, "Cover_Rate": 0.344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "rvexSelectionDAGInfo", "Func": "~rvexSelectionDAGInfo", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12165, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ArgumentMove", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "TVMArgumentMove", "Func": "TVMArgumentMove", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12166, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "V", ")", ";", "Reserved", ".", "set", "(", "VS", ")", ";", "Reserved", ".", "set", "(", "CYCLES", ")", ".", "set", "(", "CYCLES2", ")", ";", "Reserved", ".", "set", "(", "L0", ")", ";", "Reserved", ".", "set", "(", "L1", ")", ";", "Reserved", ".", "set", "(", "L2", ")", ";", "Reserved", ".", "set", "(", "L3", ")", ";", "Reserved", ".", "set", "(", "SP", ")", ";", "Reserved", ".", "set", "(", "RETS", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FP", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "BlackfinRegisterInfo4", "Func": "getReservedRegs", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12167, "Length": 88, "Cover_Rate": 0.4631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "<NUM_LIT>", ";", "if", "(", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", "==", "<STR_LIT>", ")", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Ty", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";", "if", "(", "ST", "->", "isMisaligned128StoreSlow", "(", ")", "&&", "Opcode", "==", "Instruction", "::", "Store", "&&", "LT", ".", "second", ".", "is128BitVector", "(", ")", "&&", "(", "!", "Alignment", "||", "*", "Alignment", "<", "Align", "(", "<NUM_LIT>", ")", ")", ")", "{", "const", "int", "AmortizationCost", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "<NUM_LIT>", "*", "AmortizationCost", ";"], "File": "AArch64TargetTransformInfo20", "Func": "getMemoryOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12168, "Length": 105, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPImmediate", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printPImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12169, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "int16_t", "Imm", ";", "if", "(", "isConditionalBranch", "(", "Inst", ")", ")", "{", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "isUnconditionalBranch", "(", "Inst", ")", ")", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "else", "return", "false", ";", "Target", "=", "Addr", "+", "Size", "+", "Imm", "*", "Size", ";"], "ground_truth": ["return", "true", ";"], "File": "BPFMCTargetDesc11", "Func": "evaluateBranch", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12170, "Length": 84, "Cover_Rate": 0.9882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SinglePathInfo", "::", "analyzeFunction", "(", "MachineFunction", "&", "MF", ")", "{", "checkIrreducibility", "(", "MF", ")", ";"], "ground_truth": ["Root", "=", "SPScope", "::", "createSPScopeTree", "(", "MF", ",", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ",", "TII", ")", ";"], "File": "PatmosSinglePathInfo", "Func": "analyzeFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12171, "Length": 33, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "StoreSVT", "=", "StoreVT", ".", "getScalarType", "(", ")", ";", "unsigned", "NumElems", "=", "StoreVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "ScalarSize", "=", "StoreSVT", ".", "getStoreSize", "(", ")", ";", "SDLoc", "DL", "(", "Store", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "unsigned", "Offset", "=", "i", "*", "ScalarSize", ";", "SDValue", "Ptr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Store", "->", "getBasePtr", "(", ")", ",", "Offset", ",", "DL", ")", ";", "SDValue", "Scl", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "StoreSVT", ",", "StoredVal", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "Scl", ",", "Ptr", ",", "Store", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Offset", ")", ",", "Store", "->", "getOriginalAlign", "(", ")", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["Stores", ".", "push_back", "(", "Ch", ")", ";"], "File": "X86ISelLowering125", "Func": "scalarizeVectorStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12172, "Length": 160, "Cover_Rate": 0.6324110671936759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo", "Func": "isCoalescableExtInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12173, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "lane_idx", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "CONST_INT_P", "(", "lane_idx", ")", ")", "aarch64_simd_lane_bounds", "(", "lane_idx", ",", "<NUM_LIT>", ",", "UINTVAL", "(", "totalsize", ")", "/", "UINTVAL", "(", "elementsize", ")", ",", "exp", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "exp", ")", ";", "}", "else", "error", "(", "<STR_LIT>", ",", "exp", ")", ";", "return", "const0_rtx", ";", "}", "aarch64_simd_builtin_datum", "*", "d", "=", "&", "aarch64_simd_builtin_data", "[", "fcode", "-", "AARCH64_SIMD_PATTERN_START", "]", ";", "enum", "insn_code", "icode", "=", "d", "->", "code", ";", "builtin_simd_arg", "args", "[", "SIMD_MAX_BUILTIN_ARGS", "+", "<NUM_LIT>", "]", ";", "int", "num_args", "=", "insn_data", "[", "d", "->", "code", "]", ".", "n_operands", ";", "int", "is_void", "=", "<NUM_LIT>", ";", "int", "k", ";", "is_void", "=", "!", "!", "(", "d", "->", "qualifiers", "[", "<NUM_LIT>", "]", "&", "qualifier_void", ")", ";", "num_args", "+=", "is_void", ";", "for", "(", "k", "=", "<NUM_LIT>", ";", "k", "<", "num_args", ";", "k", "++", ")", "{", "int", "qualifiers_k", "=", "k", ";", "int", "operands_k", "=", "k", "-", "is_void", ";", "int", "expr_args_k", "=", "k", "-", "<NUM_LIT>", ";", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_lane_index", ")", "args", "[", "k", "]", "=", "SIMD_ARG_LANE_INDEX", ";", "else", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_immediate", ")", "args", "[", "k", "]", "=", "SIMD_ARG_CONSTANT", ";", "else", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_maybe_immediate", ")", "{", "rtx", "arg", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "(", "expr_args_k", ")", ")", ")", ";", "bool", "op_const_int_p", "=", "(", "CONST_INT_P", "(", "arg", ")", "&&", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "operands_k", "]", ".", "predicate", ")", "(", "arg", ",", "insn_data", "[", "icode", "]", ".", "operand", "[", "operands_k", "]", ".", "mode", ")", ")", ";", "args", "[", "k", "]", "=", "op_const_int_p", "?", "SIMD_ARG_CONSTANT", ":", "SIMD_ARG_COPY_TO_REG", ";", "}", "else", "args", "[", "k", "]", "=", "SIMD_ARG_COPY_TO_REG", ";", "}", "args", "[", "k", "]", "=", "SIMD_ARG_STOP", ";"], "ground_truth": ["return", "aarch64_simd_expand_args", "(", "target", ",", "icode", ",", "!", "is_void", ",", "exp", ",", "&", "args", "[", "<NUM_LIT>", "]", ")", ";"], "File": "aarch64-builtins2", "Func": "aarch64_simd_expand_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12174, "Length": 312, "Cover_Rate": 0.8082901554404145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "return", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer12", "Func": "isPermlane", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12175, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "GetArchDefaultCPUName", "(", "unsigned", "ID", ")", "{"], "ground_truth": ["switch", "(", "ID", ")", "{"], "File": "ARMELFStreamer15", "Func": "GetArchDefaultCPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12176, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "xstormy16_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "regno", "!=", "<NUM_LIT>", "||", "mode", "==", "BImode", ";"], "ground_truth": ["}"], "File": "stormy16", "Func": "xstormy16_hard_regno_mode_ok", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12177, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "isLittleEndian", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)1", "Func": "allowsUnalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12178, "Length": 44, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", "&&", "!", "hasIntClamp", "(", ")", ")", "{", "int", "ClampIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "clamp", ")", ";", "assert", "(", "ClampIdx", "!=", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Inst", ".", "getOperand", "(", "ClampIdx", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "File": "AMDGPUAsmParser1", "Func": "validateIntClampSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12179, "Length": 64, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Op", ".", "getImm", "(", ")", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "if", "(", "OpTy", "==", "<STR_LIT>", ")", "{", "printImmediate16", "(", "static_cast", "<", "uint16_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printImmediateInt16", "(", "static_cast", "<", "uint16_t", ">", "(", "Op", ".", "getImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "<STR_LIT>", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "<NUM_LIT>", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "<NUM_LIT>", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter5", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12180, "Length": 327, "Cover_Rate": 0.3902147971360382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "HexagonInstrInfo25", "Func": "isStoreToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12181, "Length": 89, "Cover_Rate": 0.7295081967213115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "Nios2MCAsmInfo", "Func": "anchor", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12182, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "S_BUFFER_LOAD_IMM", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeSBufferLoadImmPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";", "break", ";", "}", "case", "BUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferLoadPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";", "break", ";", "}", "case", "BUFFER_STORE", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeBufferStorePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";", "break", ";", "}", "case", "MIMG", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeImagePair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";", "OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";", "break", ";", "}", "case", "TBUFFER_LOAD", ":", "{", "MachineBasicBlock", "::", "iterator", "NewMI", "=", "mergeTBufferLoadPair", "(", "CI", ",", "Paired", ",", "InstsToMove", ")", ";", "CI", ".", "setMI", "(", "NewMI", ",", "*", "TII", ",", "*", "STM", ")", ";"], "ground_truth": ["OptimizeListAgain", "|=", "(", "CI", ".", "Width", "+", "Paired", ".", "Width", ")", "<", "<NUM_LIT>", ";"], "File": "SILoadStoreOptimizer31", "Func": "optimizeInstsWithSameBaseAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12183, "Length": 240, "Cover_Rate": 0.43087971274685816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vhadd_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{", "return", "(", "int16x4_t", ")", "__builtin_aarch64_shaddv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vhadd_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12184, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "PseudoSourceValue", "::", "getStack", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AlphaISelLowering3", "Func": "LowerCall", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12185, "Length": 357, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "readsRegister", "(", "MisspeculatingTaintReg", ",", "TRI", ")", "||", "MI", ".", "modifiesRegister", "(", "MisspeculatingTaintReg", ",", "TRI", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AArch64SpeculationHardening", "Func": "functionUsesHardeningRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12186, "Length": 28, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMangled", "(", ")", "const", "{", "return", "Impl", "->", "isMangled", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "isMangled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12187, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Flags", ".", "isByVal", "(", ")", "&&", "VA", ".", "isMemLoc", "(", ")", ")", "{", "const", "unsigned", "Size", "=", "alignTo", "(", "Flags", ".", "getByValSize", "(", ")", "?", "Flags", ".", "getByValSize", "(", ")", ":", "PtrByteSize", ",", "PtrByteSize", ")", ";", "const", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "Size", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "continue", ";", "}", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCPhysReg", "ArgReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "FL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "if", "(", "Flags", ".", "getNonZeroByValAlign", "(", ")", ">", "PtrByteSize", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "const", "unsigned", "StackSize", "=", "alignTo", "(", "Flags", ".", "getByValSize", "(", ")", ",", "PtrByteSize", ")", ";", "const", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "StackSize", ",", "mapArgRegToOffsetAIX", "(", "ArgReg", ",", "FL", ")", ",", "false", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "Is<ISA_LIT>64", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "auto", "HandleRegLoc", "=", "[", "&", ",", "RegClass", ",", "LocVT", "]", "(", "const", "MCPhysReg", "PhysReg", ",", "unsigned", "Offset", ")", "{", "const", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "PhysReg", ",", "RegClass", ")", ";", "SDValue", "CopyFrom", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "LocVT", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "CopyFrom", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "CopyFrom", ",", "DAG", ".", "getObjectPtrOffset", "(", "dl", ",", "FIN", ",", "Offset", ")", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "}", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "HandleRegLoc", "(", "VA", ".", "getLocReg", "(", ")", ",", "Offset", ")", ";", "Offset", "+=", "PtrByteSize", ";", "for", "(", ";", "Offset", "!=", "StackSize", "&&", "ArgLocs", "[", "I", "]", ".", "isRegLoc", "(", ")", ";", "Offset", "+=", "PtrByteSize", ")", "{", "assert", "(", "ArgLocs", "[", "I", "]", ".", "getValNo", "(", ")", "==", "VA", ".", "getValNo", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "CCValAssign", "RL", "=", "ArgLocs", "[", "I", "++", "]", ";", "HandleRegLoc", "(", "RL", ".", "getLocReg", "(", ")", ",", "Offset", ")", ";", "}", "if", "(", "Offset", "!=", "StackSize", ")", "{", "assert", "(", "ArgLocs", "[", "I", "]", ".", "getValNo", "(", ")", "==", "VA", ".", "getValNo", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ArgLocs", "[", "I", "]", ".", "isMemLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "++", "I", ";", "}", "continue", ";", "}"], "ground_truth": ["EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";"], "File": "PPCISelLowering94", "Func": "LowerFormalArguments_AIX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12188, "Length": 452, "Cover_Rate": 0.32331902718168815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "PredReg", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "Register", "PredReg", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "!=", "<STR_LIT>", ")", "break", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "Thumb2SizeReduction11", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12189, "Length": 272, "Cover_Rate": 0.40963855421686746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "++", "emptySlots", ";", "}", "for", "(", "iterator", "ISJ", "=", "begin", "(", ")", ";", "ISJ", "!=", "end", "(", ")", ";", "++", "ISJ", ")", "DEBUG", "(", "dbgs", "(", ")", ".", "write_hex", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", ")", ";", "if", "(", "ISJ", "->", "CVI", ".", "isValid", "(", ")", ")", "{", "dbgs", "(", ")", "<<", "'/'", ";", "dbgs", "(", ")", ".", "write_hex", "(", "ISJ", "->", "CVI", ".", "getUnits", "(", ")", ")", "<<", "'|'", ";", "dbgs", "(", ")", "<<", "ISJ", "->", "CVI", ".", "getLanes", "(", ")", ";", "}", "dbgs", "(", ")", "<<", "':'", "<<", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "ISJ", "->", "getDesc", "(", ")", ")", ".", "getOpcode", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["return", "Ok", ";"], "File": "HexagonShuffler", "Func": "shuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12190, "Length": 129, "Cover_Rate": 0.45422535211267606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Load", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Bias", ")", ")", ")", ";", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ",", "Bias", ")", ";", "MVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Sub", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "DestVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Sub", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "LowerUINT_TO_FP_i32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12191, "Length": 213, "Cover_Rate": 0.6068376068376068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "DestBase", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "DestDisp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineOperand", "SrcBase", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "SrcDisp", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "uint64_t", "Length", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "DestBase", ")", ".", "addImm", "(", "DestDisp", ")", ".", "addImm", "(", "Length", ")", ".", "addOperand", "(", "SrcBase", ")", ".", "addImm", "(", "SrcDisp", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "MBB", ";"], "File": "SystemZISelLowering (2)", "Func": "emitMVCWrapper", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12192, "Length": 113, "Cover_Rate": 0.743421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "BB", ")", ")", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "FBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "TBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "Sink", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "FBB", ")", ";", "F", "->", "insert", "(", "It", ",", "TBB", ")", ";", "F", "->", "insert", "(", "It", ",", "Sink", ")", ";", "Sink", "->", "splice", "(", "Sink", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "Sink", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "FBB", ")", ";", "BB", "->", "addSuccessor", "(", "TBB", ")", ";", "FBB", "->", "addSuccessor", "(", "Sink", ")", ";", "TBB", "->", "addSuccessor", "(", "Sink", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BranchOp", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "File": "MipsSEISelLowering (2)4", "Func": "emitMSACBranchPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12193, "Length": 197, "Cover_Rate": 0.44170403587443946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "return", "false", ";"], "ground_truth": ["return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "hasStackMap", "(", ")", "||", "MFI", "->", "hasPatchPoint", "(", ")", "||", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "hasFastCall", "(", ")", ")", ";"], "File": "PPCFrameLowering22", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12194, "Length": 94, "Cover_Rate": 0.8785046728971962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO0", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MO0", ".", "getReg", "(", ")", ")", ";"], "File": "HexagonInstPrinter11", "Func": "printMEMriOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12195, "Length": 37, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaskLZ", "-=", "ScaleDown", ";", "bool", "ReplacingAnyExtend", "=", "false", ";", "if", "(", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "ExtendBits", "=", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "X", "=", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskLZ", "=", "ExtendBits", ">", "MaskLZ", "?", "<NUM_LIT>", ":", "MaskLZ", "-", "ExtendBits", ";", "ReplacingAnyExtend", "=", "true", ";", "}", "APInt", "MaskedHighBits", "=", "APInt", "::", "getHighBitsSet", "(", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ",", "MaskLZ", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "X", ")", ";", "if", "(", "MaskedHighBits", "!=", "Known", ".", "Zero", ")", "return", "true", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "ReplacingAnyExtend", ")", "{", "assert", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", ")", ";", "SDValue", "NewX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "X", ")", ",", "VT", ",", "X", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewX", ")", ";", "X", "=", "NewX", ";", "}", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "NewSRLAmt", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "+", "AMShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelDAGToDAG101", "Func": "foldMaskAndShiftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12196, "Length": 195, "Cover_Rate": 0.4045643153526971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}"], "ground_truth": ["int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "BPFRegisterInfo (2)", "Func": "eliminateFrameIndex", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12197, "Length": 164, "Cover_Rate": 0.4039408866995074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "SparcMCExpr10", "Func": "SparcMCExpr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12198, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getRegForName", "(", "StringRef", "RegName", ")", "{", "return", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser", "Func": "getRegForName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12199, "Length": 100, "Cover_Rate": 0.819672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";", "MCSymbol", "*", "GetJumpTableSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "ground_truth": ["MCSymbol", "*", "GetConstantPoolIndexSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "File": "DCPU16MCInstLower", "Func": "GetGlobalAddressSymbol", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12200, "Length": 44, "Cover_Rate": 0.3308270676691729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeUImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVDisassembler", "Func": "decodeUImmOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12201, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "RETURN", ")", "return", "instr", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer12", "Func": "getReturnInstr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12202, "Length": 20, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "calc_live_regs", "(", "&", "d", ",", "live_regs_mask", ")", ";", "if", "(", "target_flags", "!=", "save_flags", ")", "emit_insn", "(", "gen_toggle_sz", "(", ")", ")", ";", "if", "(", "TARGET_SH5", ")", "{", "int", "i", ";", "int", "offset", ";", "int", "align", ";", "rtx", "r0", "=", "gen_rtx_REG", "(", "Pmode", ",", "R0_REG", ")", ";", "int", "offset_in_r0", "=", "-", "<NUM_LIT>", ";", "int", "sp_in_r0", "=", "<NUM_LIT>", ";", "if", "(", "d", "%", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ")", "d_rounding", "=", "(", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", "-", "d", "%", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", ")", ";", "offset", "=", "d", "+", "d_rounding", ";", "output_stack_adjust", "(", "-", "offset", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", ")", ";", "for", "(", "align", "=", "<NUM_LIT>", ";", "align", ">=", "<NUM_LIT>", ";", "align", "--", ")", "for", "(", "i", "=", "FIRST_PSEUDO_REGISTER", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "live_regs_mask", "[", "i", "/", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "(", "i", "%", "<NUM_LIT>", ")", ")", ")", "{", "enum", "machine_mode", "mode", "=", "REGISTER_NATURAL_MODE", "(", "i", ")", ";", "int", "reg", "=", "i", ";", "rtx", "reg_rtx", ",", "mem_rtx", ",", "pre_dec", "=", "NULL_RTX", ";", "if", "(", "mode", "==", "SFmode", "&&", "(", "i", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "!", "TARGET_FPU_SINGLE", "&&", "FP_REGISTER_P", "(", "i", ")", "&&", "(", "live_regs_mask", "[", "(", "i", "^", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "(", "(", "i", "^", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ")", ")", ")", ")", "{", "mode", "=", "DFmode", ";", "i", "--", ";", "reg", "--", ";", "}", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "%", "(", "STACK_BOUNDARY", "/", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", ")", "!=", "align", ")", "continue", ";", "offset", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";", "reg_rtx", "=", "gen_rtx_REG", "(", "mode", ",", "reg", ")", ";", "mem_rtx", "=", "gen_rtx_MEM", "(", "mode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ")", ";", "GO_IF_LEGITIMATE_ADDRESS", "(", "mode", ",", "XEXP", "(", "mem_rtx", ",", "<NUM_LIT>", ")", ",", "try_pre_dec", ")", ";", "mem_rtx", "=", "NULL_RTX", ";", "try_pre_dec", ":", "do", "if", "(", "HAVE_PRE_DECREMENT", "&&", "(", "offset_in_r0", "-", "offset", "==", "GET_MODE_SIZE", "(", "mode", ")", "||", "mem_rtx", "==", "NULL_RTX", "||", "i", "==", "PR_REG", "||", "SPECIAL_REGISTER_P", "(", "i", ")", ")", ")", "{", "pre_dec", "=", "gen_rtx_MEM", "(", "mode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "r0", ")", ")", ";", "GO_IF_LEGITIMATE_ADDRESS", "(", "mode", ",", "XEXP", "(", "pre_dec", ",", "<NUM_LIT>", ")", ",", "pre_dec_ok", ")", ";", "pre_dec", "=", "NULL_RTX", ";", "break", ";", "pre_dec_ok", ":", "mem_rtx", "=", "NULL_RTX", ";", "offset", "+=", "GET_MODE_SIZE", "(", "mode", ")", ";", "}", "while", "(", "<NUM_LIT>", ")", ";", "if", "(", "mem_rtx", "!=", "NULL_RTX", ")", "goto", "addr_ok", ";", "if", "(", "offset_in_r0", "==", "-", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "r0", ",", "GEN_INT", "(", "offset", ")", ")", ";", "offset_in_r0", "=", "offset", ";", "}", "else", "if", "(", "offset", "!=", "offset_in_r0", ")", "{", "emit_move_insn", "(", "r0", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "r0", ",", "GEN_INT", "(", "offset", "-", "offset_in_r0", ")", ")", ")", ";", "offset_in_r0", "+=", "offset", "-", "offset_in_r0", ";", "}", "if", "(", "pre_dec", "!=", "NULL_RTX", ")", "{", "if", "(", "!", "sp_in_r0", ")", "{", "emit_move_insn", "(", "r0", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "r0", ",", "stack_pointer_rtx", ")", ")", ";", "sp_in_r0", "=", "<NUM_LIT>", ";", "}", "offset", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["offset_in_r0", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "File": "sh2", "Func": "sh_expand_prologue", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12203, "Length": 503, "Cover_Rate": 0.39512961508248234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "<NUM_LIT>", ")", ";", "EmitULEB128", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_bit_piece", ")", ";", "EmitULEB128", "(", "<NUM_LIT>", ")", ";", "EmitULEB128", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "assert", "(", "<STR_LIT>", "+", "<NUM_LIT>", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "QReg", "=", "Reg", "-", "<STR_LIT>", ";", "unsigned", "D1", "=", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "QReg", ";", "unsigned", "D2", "=", "D1", "+", "<NUM_LIT>", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D1", ")", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_piece", ")", ";", "EmitULEB128", "(", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "EmitInt8", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "EmitULEB128", "(", "D2", ")", ";"], "ground_truth": ["OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter113", "Func": "EmitDwarfRegOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12204, "Length": 163, "Cover_Rate": 0.4657142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MakeProgress", "=", "false", ";", "int", "NumRemainedBlk", "=", "countActiveBlock", "(", "OrderedBlks", ".", "begin", "(", ")", ",", "OrderedBlks", ".", "end", "(", ")", ")", ";", "do", "{", "++", "NumIter", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NumIter", "<<", "<STR_LIT>", "<<", "NumRemainedBlk", "<<", "<STR_LIT>", ";", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "It", "=", "OrderedBlks", ".", "begin", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "E", "=", "OrderedBlks", ".", "end", "(", ")", ";", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "SccBeginIter", "=", "It", ";", "MachineBasicBlock", "*", "SccBeginMBB", "=", "nullptr", ";", "int", "SccNumBlk", "=", "<NUM_LIT>", ";", "int", "SccNumIter", ";", "while", "(", "It", "!=", "E", ")", "{", "MBB", "=", "*", "It", ";", "if", "(", "!", "SccBeginMBB", ")", "{", "SccBeginIter", "=", "It", ";", "SccBeginMBB", "=", "MBB", ";", "SccNumIter", "=", "<NUM_LIT>", ";", "SccNumBlk", "=", "NumRemainedBlk", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "SccBeginMBB", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "}", "if", "(", "!", "isRetiredBlock", "(", "MBB", ")", ")", "patternMatch", "(", "MBB", ")", ";", "++", "It", ";", "bool", "ContNextScc", "=", "true", ";", "if", "(", "It", "==", "E", "||", "getSCCNum", "(", "SccBeginMBB", ")", "!=", "getSCCNum", "(", "*", "It", ")", ")", "{", "++", "SccNumIter", ";", "int", "sccRemainedNumBlk", "=", "countActiveBlock", "(", "SccBeginIter", ",", "It", ")", ";", "if", "(", "sccRemainedNumBlk", "!=", "<NUM_LIT>", "&&", "sccRemainedNumBlk", ">=", "SccNumBlk", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getSCCNum", "(", "MBB", ")", "<<", "<STR_LIT>", "<<", "SccNumIter", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";"], "ground_truth": ["ContNextScc", "=", "true", ";"], "File": "TGSICFGStructurizer", "Func": "run", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12205, "Length": 249, "Cover_Rate": 0.38724727838258166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isPS4CPU", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget100", "Func": "isTargetPS4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12206, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Pred2", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Pred1", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Pred1", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Pred2", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Pred2", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "PPCInstrInfo (2)", "Func": "SubsumesPredicate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12207, "Length": 103, "Cover_Rate": 0.43829787234042555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "nvptx64", ")", "{", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "}", "CommentString", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";"], "ground_truth": ["AllowPeriodsInName", "=", "false", ";"], "File": "NVPTXMCAsmInfo14", "Func": "NVPTXMCAsmInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12208, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_andn_u64", "(", "unsigned", "long", "long", "__X", ",", "unsigned", "long", "long", "__Y", ")", "{", "return", "__andn_u64", "(", "__X", ",", "__Y", ")", ";"], "ground_truth": ["}"], "File": "bmiintrin2", "Func": "_andn_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12209, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ">=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RC", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Opc", "=", "<STR_LIT>", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "Register", "VirtReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "VirtReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ",", "FrameIdx", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "MachineOperand", "&", "MO", "=", "NewMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MO", ".", "setReg", "(", "VirtReg", ")", ";", "MO", ".", "setIsKill", "(", "true", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86InstrInfo (2)3", "Func": "storeRegToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12210, "Length": 170, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getCheriHWRegsReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser47", "Func": "addCheriHWRegsAsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12211, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "MaybeAlign", "(", "DL", ".", "getABITypeAlignment", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";"], "ground_truth": ["Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering154", "Func": "getTgtMemIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12212, "Length": 373, "Cover_Rate": 0.3667649950835792, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering51", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12213, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "parallel_rtx", ")", "==", "PARALLEL", ")", ";"], "ground_truth": ["return", "XVECLEN", "(", "parallel_rtx", ",", "<NUM_LIT>", ")", ";"], "File": "nds32-utils", "Func": "parallel_elements", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12214, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_Memri", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "SNESAsmParser", "Func": "addMemriOperands", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12215, "Length": 18, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ";"], "ground_truth": ["}"], "File": "TeeRISCInstrInfo", "Func": "getRegisterInfo", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12216, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstReg", "=", "TRI", "->", "lookThruCopyLike", "(", "Root", ".", "getOperand", "(", "FirstMulOpIdx", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "break", ";", "case", "MachineCombinerPattern", "::", "REASSOC_XY_BAC", ":", "ConstReg", "=", "TRI", "->", "lookThruCopyLike", "(", "Root", ".", "getOperand", "(", "FirstMulOpIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "break", ";", "default", ":", "return", ";", "}", "MachineInstr", "*", "ConstDefInstr", "=", "MRI", "->", "getVRegDef", "(", "ConstReg", ")", ";", "const", "Constant", "*", "C", "=", "getConstantFromConstantPool", "(", "ConstDefInstr", ")", ";", "assert", "(", "isa", "<", "llvm", "::", "ConstantFP", ">", "(", "C", ")", "&&", "<STR_LIT>", ")", ";", "APFloat", "F1", "(", "(", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "->", "getValueAPF", "(", ")", ")", ";", "F1", ".", "changeSign", "(", ")", ";", "Constant", "*", "NegC", "=", "ConstantFP", "::", "get", "(", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", "->", "getContext", "(", ")", ",", "F1", ")", ";", "Align", "Alignment", "=", "MF", "->", "getDataLayout", "(", ")", ".", "getPrefTypeAlign", "(", "C", "->", "getType", "(", ")", ")", ";", "unsigned", "ConstPoolIdx", "=", "MCP", "->", "getConstantPoolIndex", "(", "NegC", ",", "Alignment", ")", ";", "MachineOperand", "*", "Placeholder", "=", "nullptr", ";", "for", "(", "auto", "*", "Inst", ":", "InsInstrs", ")", "{", "for", "(", "MachineOperand", "&", "Operand", ":", "Inst", "->", "explicit_operands", "(", ")", ")", "{", "assert", "(", "Operand", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Operand", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Placeholder", "=", "&", "Operand", ";"], "ground_truth": ["break", ";"], "File": "PPCInstrInfo", "Func": "finalizeInsInstrs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12217, "Length": 226, "Cover_Rate": 0.5839793281653747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_srl_si64", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psrlq", "(", "(", "__v1di", ")", "__m", ",", "(", "__v1di", ")", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_srl_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12218, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "RetCCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RetLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "RetCCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "RetLocs", ".", "empty", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "GHC", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "Glue", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "RetLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "CCValAssign", "&", "VA", "=", "RetLocs", "[", "I", "]", ";", "SDValue", "RetValue", "=", "OutVals", "[", "I", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "RetValue", "=", "convertValVTToLocVT", "(", "DAG", ",", "DL", ",", "VA", ",", "RetValue", ")", ";", "Register", "Reg", "=", "VA", ".", "getLocReg", "(", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RetValue", ",", "Glue", ")", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Glue", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "RetOps", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "LowerReturn", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12219, "Length": 236, "Cover_Rate": 0.7375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Size", "=", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";"], "ground_truth": ["if", "(", "!", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ")", "Size", "=", "alignTo", "(", "Size", ",", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo70", "Func": "getInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12220, "Length": 94, "Cover_Rate": 0.4563106796116505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float32_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vabds_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12221, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMainLoRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SNESDisassembler", "Func": "DecodeMainLoRegsRegisterClass", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12222, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "-", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";"], "File": "SystemZTargetTransformInfo25", "Func": "getIntImmCostIntrin", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12223, "Length": 123, "Cover_Rate": 0.41, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "sub_p1", "(", "Ax", "b", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "(", "b", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "sub_p1", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12224, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "O", "<<", "getPTXFundamentalTypeStr", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "getSymbol", "(", "GVar", ")", ";", "return", ";", "}", "int64_t", "ElementSize", "=", "<NUM_LIT>", ";", "switch", "(", "ETy", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "StructTyID", ":", "case", "Type", "::", "ArrayTyID", ":", "case", "Type", "::", "VectorTyID", ":", "ElementSize", "=", "TD", "->", "getTypeStoreSize", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", "<<", "*", "getSymbol", "(", "GVar", ")", "<<", "<STR_LIT>", ";", "if", "(", "ElementSize", ")", "{", "O", "<<", "itostr", "(", "ElementSize", ")", ";", "}", "O", "<<", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "NVPTXAsmPrinter76", "Func": "emitPTXGlobalVariable", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12225, "Length": 105, "Cover_Rate": 0.4605263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLoad", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerStore", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerUAddSubO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerAddSubCarry", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerROTL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";"], "File": "HexagonISelLowering111", "Func": "LowerOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12226, "Length": 254, "Cover_Rate": 0.4448336252189142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "getTargetLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12227, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DestVT", "==", "<STR_LIT>", ")", "DestVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "DAG", ".", "getConstant", "(", "IID", ",", "<STR_LIT>", ")", ",", "Op0", ",", "Op1", ",", "Op2", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering123", "Func": "BuildIntrinsicOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12228, "Length": 42, "Cover_Rate": 0.5316455696202531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vdupq_m_n_sv16qi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vdupq_m_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12229, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\t'", "<<", "MI", "<<", "'\\t'", "<<", "*", "Info", ".", "LastADRP", ")", ";", "AFI", ".", "addLOHDirective", "(", "MCLOH_AdrpAdrp", ",", "{", "&", "MI", ",", "Info", ".", "LastADRP", "}", ")", ";", "++", "NumADRPSimpleCandidate", ";", "}", "if", "(", "Info", ".", "IsCandidate", ")", "{", "switch", "(", "Info", ".", "Type", ")", "{", "case", "MCLOH_AdrpAdd", ":", "{", "const", "MachineInstr", "*", "AddMI", "=", "Info", ".", "MI0", ";", "int", "DefIdx", "=", "mapRegToGPRIndex", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "int", "OpIdx", "=", "mapRegToGPRIndex", "(", "AddMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "LOHInfo", "DefInfo", "=", "LOHInfos", "[", "OpIdx", "]", ";", "if", "(", "DefIdx", "!=", "OpIdx", "&&", "(", "DefInfo", ".", "OneUser", "||", "DefInfo", ".", "MultiUsers", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\t'", "<<", "MI", "<<", "'\\t'", "<<", "*", "Info", ".", "MI0", ")", ";", "AFI", ".", "addLOHDirective", "(", "MCLOH_AdrpAdd", ",", "{", "&", "MI", ",", "Info", ".", "MI0", "}", ")", ";", "++", "NumADRSimpleCandidate", ";", "break", ";", "}", "case", "MCLOH_AdrpLdr", ":", "if", "(", "supportLoadFromLiteral", "(", "*", "Info", ".", "MI0", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\t'", "<<", "MI", "<<", "'\\t'", "<<", "*", "Info", ".", "MI0", ")", ";", "AFI", ".", "addLOHDirective", "(", "MCLOH_AdrpLdr", ",", "{", "&", "MI", ",", "Info", ".", "MI0", "}", ")", ";", "++", "NumADRPToLDR", ";", "}", "break", ";", "case", "MCLOH_AdrpAddLdr", ":", "{", "MachineInstr", "*", "AddMI", "=", "const_cast", "<", "MachineInstr", "*", ">", "(", "Info", ".", "MI1", ")", ";", "const", "MachineInstr", "*", "LdrMI", "=", "Info", ".", "MI0", ";", "auto", "AddIt", "=", "MachineBasicBlock", "::", "iterator", "(", "AddMI", ")", ";", "auto", "EndIt", "=", "AddMI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "if", "(", "AddMI", "->", "getIterator", "(", ")", "==", "EndIt", "||", "LdrMI", "!=", "&", "*", "next_nodbg", "(", "AddIt", ",", "EndIt", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\t'", "<<", "MI", "<<", "'\\t'", "<<", "*", "Info", ".", "MI1", "<<", "'\\t'", "<<", "*", "Info", ".", "MI0", ")", ";", "AFI", ".", "addLOHDirective", "(", "MCLOH_AdrpAddLdr", ",", "{", "&", "MI", ",", "Info", ".", "MI1", ",", "Info", ".", "MI0", "}", ")", ";", "++", "NumADDToLDR", ";", "break", ";", "}", "case", "MCLOH_AdrpAddStr", ":"], "ground_truth": ["if", "(", "Info", ".", "MI1", "!=", "nullptr", ")", "{"], "File": "AArch64CollectLOH18", "Func": "handleADRP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12230, "Length": 364, "Cover_Rate": 0.5852090032154341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "(", "optimize", ">", "<NUM_LIT>", "&&", "crtl", "->", "is_leaf", "&&", "only_leaf_regs_used", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_frame_pointer_required", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12231, "Length": 17, "Cover_Rate": 0.3469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ShiftExpand", "(", ")", ";"], "ground_truth": ["}"], "File": "AVRShiftExpand", "Func": "createAVRShiftExpandPass", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12232, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "SZ", "==", "<NUM_LIT>", "||", "SZ", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "IntID", "=", "(", "SZ", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Value", "*", "Fn", "=", "<STR_LIT>", "(", "M", ",", "IntID", ")", ";", "Value", "*", "Call", "=", "Builder", ".", "CreateCall", "(", "Fn", ",", "{", "Addr", ",", "Val", "}", ",", "<STR_LIT>", ")", ";", "Value", "*", "Cmp", "=", "Builder", ".", "CreateICmpEQ", "(", "Call", ",", "Builder", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "Value", "*", "Ext", "=", "Builder", ".", "CreateZExt", "(", "Cmp", ",", "Type", "::", "getInt32Ty", "(", "M", "->", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["return", "Ext", ";"], "File": "HexagonISelLowering (2)", "Func": "emitStoreConditional", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12233, "Length": 103, "Cover_Rate": 0.5722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getFixupKindLog2Size", "(", "unsigned", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_PCRel_1", ":", "case", "FK_SecRel_1", ":", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_SecRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "FK_SecRel_4", ":"], "File": "X86AsmBackend (2)", "Func": "getFixupKindLog2Size", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12234, "Length": 71, "Cover_Rate": 0.6454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionEntryLabel", "(", ")", "{", "getTargetStreamer", "(", ")", ".", "emitCCTopFunction", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitLabel", "(", "CurrentFnSym", ")", ";"], "File": "XCoreAsmPrinter (2)", "Func": "EmitFunctionEntryLabel", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12235, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "NewFunc", ",", "ImplicitOffset", ")", "=", "addOffsetArgumentToFunction", "(", "M", ",", "Caller", ")", ";", "}", "if", "(", "!", "CalleeWithImplicitParam", ")", "{", "CallToOld", "->", "replaceAllUsesWith", "(", "ImplicitOffset", ")", ";", "}", "else", "{", "llvm", "::", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "ImplicitOffsets", ";", "for", "(", "Use", "&", "U", ":", "CallToOld", "->", "args", "(", ")", ")", "{", "ImplicitOffsets", ".", "push_back", "(", "U", ")", ";", "}", "ImplicitOffsets", ".", "push_back", "(", "ImplicitOffset", ")", ";", "auto", "NewCaller", "=", "CallInst", "::", "Create", "(", "CalleeWithImplicitParam", "->", "getFunctionType", "(", ")", ",", "CalleeWithImplicitParam", ",", "ImplicitOffsets", ",", "Twine", "(", ")", ",", "CallToOld", ")", ";", "NewCaller", "->", "setTailCallKind", "(", "CallToOld", "->", "getTailCallKind", "(", ")", ")", ";", "NewCaller", "->", "copyMetadata", "(", "*", "CallToOld", ")", ";", "CallToOld", "->", "replaceAllUsesWith", "(", "NewCaller", ")", ";", "if", "(", "CallToOld", "->", "hasName", "(", ")", ")", "{", "NewCaller", "->", "takeName", "(", "CallToOld", ")", ";", "}", "}", "CallToOld", "->", "eraseFromParent", "(", ")", ";", "if", "(", "!", "AlreadyProcessed", ")", "{", "addImplicitParameterToCallers", "(", "M", ",", "Caller", ",", "NewFunc", ")", ";", "Caller", "->", "dropAllReferences", "(", ")", ";", "Caller", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "GlobalOffset", "Func": "addImplicitParameterToCallers", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12236, "Length": 174, "Cover_Rate": 0.49291784702549574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumNonZero", ">", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "LowerBuildVectorAsInsert", "(", "Op", ",", "NonZeroMask", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "LowerBuildVectorv8i16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12237, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mulhrs_epi16", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmulhrsw128", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "tmmintrin", "Func": "_mm_mulhrs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12238, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opnds", ".", "push_back", "(", "Zero", ")", ";", "Opnds", ".", "push_back", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "SubOp", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasAddNoCarry", "(", ")", ")", "{", "SubOp", "=", "<STR_LIT>", ";", "Opnds", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "{", "}", ",", "<STR_LIT>", ")", ")", ";", "}", "MachineSDNode", "*", "MachineSub", "=", "CurDAG", "->", "getMachineNode", "(", "SubOp", ",", "DL", ",", "<STR_LIT>", ",", "Opnds", ")", ";", "Base", "=", "SDValue", "(", "MachineSub", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "}", "else", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "MovZero", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Zero", ")", ";", "Base", "=", "SDValue", "(", "MovZero", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CAddr", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectDS1Addr1Offset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12239, "Length": 196, "Cover_Rate": 0.4143763213530655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Value", ")", "return", ";", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "Asm", ".", "getContext", "(", ")", ";", "Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "Ctx", ",", "TheTriple", ",", "IsResolved", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FulleSizeInBytes", "=", "getFixupKindContainereSizeInBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "if", "(", "FulleSizeInBytes", "==", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "assert", "(", "(", "Offset", "+", "FulleSizeInBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "NumBytes", "<=", "FulleSizeInBytes", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "FulleSizeInBytes", "-", "<NUM_LIT>", "-", "i", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AArch64AsmBackend12", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12240, "Length": 209, "Cover_Rate": 0.8196078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LibCalls", "::", "useNativeFunc", "(", "const", "StringRef", "F", ")", "const", "{"], "ground_truth": ["return", "AllNative", "||", "llvm", "::", "is_contained", "(", "UseNative", ",", "F", ")", ";"], "File": "AMDGPULibCalls", "Func": "useNativeFunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12241, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "LoPart", ",", "Zero", ")", ";"], "ground_truth": ["if", "(", "isPIC", ")", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ",", "Hi", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "LowerLabelRef", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12242, "Length": 48, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";", "copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "copy1MBB", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB", ";", "BuildMI", "(", "*", "BB", ",", "BB", "->", "begin", "(", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "CJGISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12243, "Length": 229, "Cover_Rate": 0.698170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_rsqrt_ps", "(", "__m128", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_rsqrtps", "(", "(", "__v4sf", ")", "__A", ")", ";"], "File": "xmmintrin", "Func": "_mm_rsqrt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12244, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "very_unlikely", "=", "REG_BR_PROB_BASE", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ";"], "ground_truth": ["insn", "=", "emit_jump_insn", "(", "insn", ")", ";"], "File": "arm4", "Func": "emit_unlikely_jump", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12245, "Length": 16, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v16qu", "__lmask", "=", "vec_sra", "(", "(", "__v16qu", ")", "__mask", ",", "__seven", ")", ";"], "ground_truth": ["return", "(", "__m128i", ")", "vec_sel", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "__lmask", ")", ";"], "File": "smmintrin2", "Func": "_mm_blendv_epi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12246, "Length": 32, "Cover_Rate": 0.34408602150537637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "assert", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "opcode", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";"], "File": "HexagonInstrInfo (2)2", "Func": "reverseBranchCondition", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12247, "Length": 37, "Cover_Rate": 0.38144329896907214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "setAquired", "(", "AquiredVec", "&", "Aquired", ",", "const", "Vagon", "&", "V", ")", "{", "std", "::", "fill", "(", "Aquired", ".", "begin", "(", ")", "+", "V", ".", "TopIdx", ",", "Aquired", ".", "begin", "(", ")", "+", "V", ".", "DeepIdx", "+", "<NUM_LIT>", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "setAquired", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12248, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "parseSetMtDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12249, "Length": 37, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FoldAsMAD", "=", "tryAddToFoldList", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ",", "TII", ")", ";", "if", "(", "FoldAsMAD", ")", "{", "MI", "->", "untieRegOperand", "(", "OpNo", ")", ";", "return", "true", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "OpToFold", "->", "isImm", "(", ")", ")", "{", "unsigned", "ImmOpc", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "ImmOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "ImmOpc", "=", "<STR_LIT>", ";", "if", "(", "ImmOpc", ")", "{", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ImmOpc", ")", ")", ";", "appendFoldCandidate", "(", "FoldList", ",", "MI", ",", "OpNo", ",", "OpToFold", ")", ";", "return", "true", ";", "}", "}", "if", "(", "isUseMIInFoldList", "(", "FoldList", ",", "MI", ")", ")", "return", "false", ";", "unsigned", "CommuteOpNo", "=", "OpNo", ";", "unsigned", "CommuteIdx0", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", "||", "OpToFold", "->", "isGlobal", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["int", "Op32", "=", "<STR_LIT>", "(", "MaybeCommutedOpc", ")", ";"], "File": "SIFoldOperands31", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12250, "Length": 396, "Cover_Rate": 0.5006321112515802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfo", "::", "<ISA_LIT>MCAsmInfo", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "&", "TT", ")", "{", "GlobalDirective", "=", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AsciiDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "AllowPeriodsInName", "=", "false", ";"], "ground_truth": ["AllowQuotesInName", "=", "false", ";"], "File": "TMS320C64XMCAsmInfo", "Func": "TMS320C64XMCAsmInfo", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12251, "Length": 63, "Cover_Rate": 0.8289473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "int", "Table", "=", "(", "int", "(", "RoundingMode", "::", "NearestTiesToEven", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", "|", "(", "int", "(", "RoundingMode", "::", "TowardZero", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", "|", "(", "int", "(", "RoundingMode", "::", "TowardNegative", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", "|", "(", "int", "(", "RoundingMode", "::", "TowardPositive", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", "|", "(", "int", "(", "RoundingMode", "::", "NearestTiesToAway", ")", "<<", "<NUM_LIT>", "*", "<STR_LIT>", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "RM", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";"], "ground_truth": ["SDValue", "Shifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "DAG", ".", "getConstant", "(", "Table", ",", "DL", ",", "XLenVT", ")", ",", "Shift", ")", ";"], "File": "RISCVISelLowering18", "Func": "lowerGET_ROUNDING", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12252, "Length": 124, "Cover_Rate": 0.44765342960288806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Old", ".", "ChangeToImmediate", "(", "Fold", ".", "ImmToFold", ")", ";", "return", "true", ";", "}", "if", "(", "Fold", ".", "isFI", "(", ")", ")", "{", "Old", ".", "ChangeToFrameIndex", "(", "Fold", ".", "FrameIndexToFold", ")", ";", "return", "true", ";", "}", "MachineOperand", "*", "New", "=", "Fold", ".", "OpToFold", ";"], "ground_truth": ["if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Old", ".", "getReg", "(", ")", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "New", "->", "getReg", "(", ")", ")", ")", "{"], "File": "SIFoldOperands10", "Func": "updateOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12253, "Length": 68, "Cover_Rate": 0.4276729559748428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "base", "=", "XEXP", "(", "ref", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "offset", "+=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ",", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";"], "File": "alpha4", "Func": "get_unaligned_address", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12254, "Length": 41, "Cover_Rate": 0.3360655737704918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "{", "__a", ",", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupq_n_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12255, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectVOP3OMods", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ",", "SDValue", "&", "Clamp", ",", "SDValue", "&", "Omod", ")", "const", "{"], "ground_truth": ["Src", "=", "In", ";"], "File": "AMDGPUISelDAGToDAG22", "Func": "SelectVOP3OMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12256, "Length": 26, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectIntAddr", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{"], "ground_truth": ["return", "selectAddrRegImm", "(", "Addr", ",", "Base", ",", "Offset", ")", "||", "selectAddrDefault", "(", "Addr", ",", "Base", ",", "Offset", ")", ";"], "File": "MipsISelDAGToDAG32", "Func": "selectIntAddr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12257, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_sqrt_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_sqrtps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_sqrt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12258, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "MMIXAsmParser", "Func": "isMem", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12259, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printExtendedRegister", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";"], "File": "AArch64InstPrinter", "Func": "printExtendedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12260, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformLOADCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "<STR_LIT>", "(", "N", ")", "&&", "VT", ".", "isVector", "(", ")", "&&", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "CombineBaseUpdate", "(", "N", ",", "DCI", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformLOADCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12261, "Length": 76, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "++", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "I", "->", "isDebugInstr", "(", ")", ")", "++", "I", ";"], "ground_truth": ["if", "(", "I", "!=", "E", ")", "{"], "File": "Thumb2ITBlockPass13", "Func": "MoveCopyOutOfITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12262, "Length": 77, "Cover_Rate": 0.3168724279835391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "InVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Cv", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "InVT", ".", "changeVectorElementTypeToInteger", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Cv", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "LowerVectorFP_TO_INT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12263, "Length": 110, "Cover_Rate": 0.3971119133574007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MODE_INT", ":", "if", "(", "precision", "==", "CHAR_TYPE_SIZE", ")", "return", "true", ";", "if", "(", "precision", "==", "SHORT_TYPE_SIZE", ")", "return", "true", ";", "if", "(", "precision", "==", "INT_TYPE_SIZE", ")", "return", "true", ";"], "ground_truth": ["if", "(", "precision", "==", "LONG_TYPE_SIZE", ")", "return", "true", ";"], "File": "pa4", "Func": "pa_scalar_mode_supported_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12264, "Length": 39, "Cover_Rate": 0.312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vec_sel", "(", "__A", ",", "c", ",", "mask", ")", ")", ";", "__A", "[", "<NUM_LIT>", "]", "=", "__A", "[", "<NUM_LIT>", "]", "/", "__B", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "(", "__A", ")", ";"], "File": "xmmintrin", "Func": "_mm_div_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12265, "Length": 32, "Cover_Rate": 0.3106796116504854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", ".", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "{", "if", "(", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIFrameLowering43", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12266, "Length": 71, "Cover_Rate": 0.5867768595041323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Tile64FrameLowering", "Func": "emitEpilogue", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12267, "Length": 126, "Cover_Rate": 0.6237623762376238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "*", "I", "!=", "Succ", ")", "return", "*", "I", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)", "Func": "OtherSucc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12268, "Length": 44, "Cover_Rate": 0.7457627118644068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getDebugValueLocation", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "TOYAsmPrinter", "Func": "getDebugValueLocation", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12269, "Length": 14, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Op", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "OpVT", ",", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Op", ")", ";"], "ground_truth": ["Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "NumBits", "-", "<NUM_LIT>", ",", "dl", ",", "OpVT", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerCTLZ_ZERO_UNDEF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12270, "Length": 71, "Cover_Rate": 0.35148514851485146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmls_n_s32", "(", "int32x2_t", "a", ",", "int32x2_t", "b", ",", "int32_t", "c", ")", "{"], "ground_truth": ["int32x2_t", "result", ";"], "File": "arm", "Func": "neon2_vmls_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12271, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_scalefph512_mask_round", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_scalef_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12272, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Kind", "==", "Immediate", "||", "Kind", "==", "ContextImmediate", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Kind", "==", "Immediate", ")", "return", "Imm", ".", "Val", ";", "return", "static_cast", "<", "int16_t", ">", "(", "Imm", ".", "Val", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)1", "Func": "getImmS16Context", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12273, "Length": 38, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "&", "MF", "->", "front", "(", ")", "==", "MBB", ")", "return", "<STR_LIT>", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "LivePhysRegs", "LiveRegs", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "*", "MBB", ")", ";", "const", "MCPhysReg", "*", "CSRegs", "=", "TRI", ".", "getCalleeSavedRegs", "(", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";"], "ground_truth": ["const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "File": "AArch64FrameLowering10", "Func": "findScratchNonCalleeSaveRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12274, "Length": 102, "Cover_Rate": 0.5930232558139535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IncomingArgsHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "<ISA_LIT>IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "MOSCallLowering", "Func": "MOSIncomingArgsHandler", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12275, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_maddubs_epi16", "(", "__m256i", "__W", ",", "__mmask16", "__U", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pmaddubsw256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "(", "__v16hi", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_maddubs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12276, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)3", "Func": "isXRaySupported", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12277, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "(", "AddConstant", ">=", "<NUM_LIT>", "&&", "CompConstant", "<=", "<NUM_LIT>", ")", "||", "(", "AddConstant", "<=", "<NUM_LIT>", "&&", "CompConstant", ">=", "<NUM_LIT>", "&&", "CompConstant", "<=", "AddConstant", "+", "MaxUInt", ")", ")", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "(", "AddConstant", ">", "<NUM_LIT>", "&&", "CompConstant", "<", "<NUM_LIT>", ")", "||", "(", "AddConstant", "<", "<NUM_LIT>", "&&", "CompConstant", ">=", "<NUM_LIT>", "&&", "CompConstant", "<", "AddConstant", "+", "MaxUInt", ")", "||", "(", "AddConstant", ">=", "<NUM_LIT>", "&&", "CompConstant", ">=", "<NUM_LIT>", "&&", "CompConstant", ">=", "AddConstant", ")", "||", "(", "AddConstant", "<=", "<NUM_LIT>", "&&", "CompConstant", "<", "<NUM_LIT>", "&&", "CompConstant", "<", "AddConstant", ")", ")", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering (2)", "Func": "isEquivalentMaskless", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12278, "Length": 131, "Cover_Rate": 0.3195121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsDangerousLoad", "(", "const", "MachineInstr", "&", "MI", ",", "int", "*", "AddrIdx", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsNaClRewritePass", "Func": "IsDangerousLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12279, "Length": 50, "Cover_Rate": 0.3937007874015748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "THMTo<ISA_LIT>Stub", "::", "initSymValue", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "THMToARMStub", "Func": "initSymValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12280, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "ACPV", "->", "isMachineBasicBlock", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "cast", "<", "<ISA_LIT>ConstantPoolMBB", ">", "(", "ACPV", ")", "->", "getMBB", "(", ")", ";", "MCSym", "=", "MBB", "->", "getSymbol", "(", ")", ";", "}", "else", "{", "assert", "(", "ACPV", "->", "isExtSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "char", "*", "Sym", "=", "cast", "<", "<ISA_LIT>ConstantPoolSymbol", ">", "(", "ACPV", ")", "->", "getSymbol", "(", ")", ";", "MCSym", "=", "GetExternalSymbolSymbol", "(", "Sym", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter22", "Func": "EmitMachineConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12281, "Length": 224, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "Location", ".", "set", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", ")", ";", "}", "return", "Location", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter101", "Func": "getDebugValueLocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12282, "Length": 72, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONSTANT_P", "(", "in", ")", ")", "{", "regno", "=", "true_regnum", "(", "in", ")", ";", "if", "(", "regno", "==", "-", "<NUM_LIT>", "||", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "code", "=", "MEM", ";", "}", "if", "(", "code", "==", "MEM", ")", "return", "SQI_REGS", ";", "return", "NO_REGS", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "z8k_secondary_reload", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12283, "Length": 45, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddlvq_p_u32", "(", "uint32x4_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vaddlvq_p_uv4si", "(", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddlvq_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12284, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "VectorIndex", ".", "Val", "=", "Idx", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "AArch64AsmParser (2)1", "Func": "CreateVectorIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12285, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "auto", "I", "=", "<STR_LIT>", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Mask", ")", ",", "FI", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "for", "(", "const", "auto", "&", "Info", ":", "CSI", ")", "{", "I", ".", "addReg", "(", "Info", ".", "getReg", "(", ")", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["<STR_LIT>", "(", "I", ",", "Info", ".", "getFrameIdx", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "M68kFrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12286, "Length": 75, "Cover_Rate": 0.3787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setManipulatesSP", "(", "bool", "MSP", ")", "{", "ManipulatesSP", "=", "MSP", ";"], "ground_truth": ["}"], "File": "SystemZMachineFunctionInfo", "Func": "setManipulatesSP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12287, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ".", "addImm", "(", "static_cast", "<", "uint32_t", ">", "(", "<STR_LIT>", "::", "Function", ")", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "selectFrameIndex", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12288, "Length": 64, "Cover_Rate": 0.735632183908046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "supersparc_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ")", "{", "enum", "attr_type", "insn_type", ";", "if", "(", "!", "recog_memoized", "(", "insn", ")", ")", "return", "<NUM_LIT>", ";", "insn_type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "insn_type", "==", "TYPE_LOAD", "||", "insn_type", "==", "TYPE_FPLOAD", ")", "return", "cost", "+", "<NUM_LIT>", ";"], "File": "sparc4", "Func": "supersparc_adjust_cost", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12289, "Length": 66, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Cpu0AsmBackend1", "Func": "getNumFixupKinds", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12290, "Length": 9, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BccOpc", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "isThumb", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "BOpc", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "insertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12291, "Length": 184, "Cover_Rate": 0.5013623978201635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_B_MODE", ")", "{", "GO_PRINTF", "(", "<STR_LIT>", ")", ";", "GO_DEBUG_RTX", "(", "xinsn", ")", ";", "}", "if", "(", "iq2000_check_split", "(", "xinsn", ",", "mode", ")", ")", "{", "return", "gen_rtx_LO_SUM", "(", "Pmode", ",", "copy_to_mode_reg", "(", "Pmode", ",", "gen_rtx_HIGH", "(", "Pmode", ",", "xinsn", ")", ")", ",", "xinsn", ")", ";", "}", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "PLUS", ")", "{", "rtx", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "rtx", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "enum", "rtx_code", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";", "enum", "rtx_code", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "if", "(", "code0", "!=", "REG", "&&", "code1", "==", "REG", ")", "{", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "}", "if", "(", "code0", "==", "REG", "&&", "REG_MODE_OK_FOR_BASE_P", "(", "xplus0", ",", "mode", ")", "&&", "code1", "==", "CONST_INT", "&&", "!", "SMALL_INT", "(", "xplus1", ")", ")", "{", "rtx", "int_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "ptr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "int_reg", ",", "GEN_INT", "(", "INTVAL", "(", "xplus1", ")", "&", "~", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "ptr_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "int_reg", ")", ")", ")", ";"], "ground_truth": ["return", "plus_constant", "(", "Pmode", ",", "ptr_reg", ",", "INTVAL", "(", "xplus1", ")", "&", "<NUM_LIT>", ")", ";"], "File": "iq20003", "Func": "iq2000_legitimize_address", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12292, "Length": 229, "Cover_Rate": 0.8875968992248062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "useRVVForFixedLengthVectorVT", "(", "OpVT", ")", "&&", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "convertToScalableVector", "(", "ContainerVT", ",", "V", ",", "DAG", ",", "Subtarget", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isFixedLengthVector", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<ISA_LIT>ISDOpc", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "MVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";"], "ground_truth": ["SDValue", "VPOp", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>ISDOpc", ",", "DL", ",", "ContainerVT", ",", "Ops", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerVPOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12293, "Length": 74, "Cover_Rate": 0.3557692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vrshlsv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshl_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12294, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshll_n_u16", "(", "uint16x4_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vshllu_nv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vshll_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12295, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ".", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "assert", "(", "MI", ".", "hasOneMemOperand", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", "==", "NumBytes", ";"], "File": "AArch64InstructionSelector (2)", "Func": "isLoadStoreOfNumBytes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12296, "Length": 39, "Cover_Rate": 0.7090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "uint8_t", "OSABI", ",", "StringRef", "CPU", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSABI", "(", "OSABI", ")", ",", "CPU", "(", "CPU", ")", ",", "MCII", "(", "T", ".", "createMCInstrInfo", "(", ")", ")", ",", "RelaxTarget", "(", "new", "MCInst", "*", ")", ",", "Extender", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "HexagonAsmBackend11", "Func": "HexagonAsmBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12297, "Length": 56, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";"], "File": "HexagonGenInsert13", "Func": "getInstrUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12298, "Length": 53, "Cover_Rate": 0.5353535353535354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "bbApproxSize", "<", "<NUM_LIT>", ")", "{", "CriticalPathLength", ">>=", "<NUM_LIT>", ";", "return", ";", "}", "unsigned", "MaxPath", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "SU", ":", "DAG", "->", "SUnits", ")", "MaxPath", "=", "std", "::", "max", "(", "MaxPath", ",", "isTop", "(", ")", "?", "SU", ".", "getHeight", "(", ")", ":", "SU", ".", "getDepth", "(", ")", ")", ";", "CriticalPathLength", "=", "std", "::", "max", "(", "CriticalPathLength", ",", "MaxPath", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TPCMachineScheduler", "Func": "init", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12299, "Length": 69, "Cover_Rate": 0.46621621621621623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&", "ST", "->", "getMinRVVVectorSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", "&&", "DataType", "->", "getScalarSizeInBits", "(", ")", ">", "ST", "->", "getMaxELENForFixedLengthVectors", "(", ")", ")", "return", "false", ";"], "File": "RISCVTargetTransformInfo11", "Func": "isLegalMaskedGatherScatter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12300, "Length": 46, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseRegB", "=", "getBaseAndOffset", "(", "MIb", ",", "OffsetB", ",", "SizeB", ")", ";", "if", "(", "!", "BaseRegB", "||", "!", "SizeB", ")", "return", "false", ";", "if", "(", "BaseRegA", "!=", "BaseRegB", ")", "return", "false", ";", "if", "(", "OffsetA", ">", "OffsetB", ")", "{", "uint64_t", "offDiff", "=", "(", "uint64_t", ")", "(", "(", "int64_t", ")", "OffsetA", "-", "(", "int64_t", ")", "OffsetB", ")", ";", "return", "(", "SizeB", "<=", "offDiff", ")", ";", "}", "else", "if", "(", "OffsetA", "<", "OffsetB", ")", "{", "uint64_t", "offDiff", "=", "(", "uint64_t", ")", "(", "(", "int64_t", ")", "OffsetB", "-", "(", "int64_t", ")", "OffsetA", ")", ";", "return", "(", "SizeA", "<=", "offDiff", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonInstrInfo10", "Func": "areMemAccessesTriviallyDisjoint", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12301, "Length": 102, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumElts", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "SubregIdx", "=", "(", "Lane", "<", "NumElts", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "unsigned", "OpcodeIndex", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "PredReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "MemUpdate", ")", ";", "Ops", ".", "push_back", "(", "MemOpc", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "is64BitVector", ")", "{", "Opc", "=", "DOpcodes", "[", "OpcodeIndex", "]", ";", "for", "(", "unsigned", "Vec", "=", "<NUM_LIT>", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "Vec", "+", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "Lane", "<", "NumElts", ")", "{", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "}", "else", "{", "Lane", "-=", "NumElts", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "}", "for", "(", "unsigned", "Vec", "=", "<NUM_LIT>", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubregIdx", ",", "dl", ",", "RegVT", ",", "N", "->", "getOperand", "(", "Vec", "+", "<NUM_LIT>", ")", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "getI32Imm", "(", "Lane", ")", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "PredReg", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "if", "(", "!", "IsLoad", ")", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ".", "data", "(", ")", ",", "NumVecs", "+", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", "(", "NumVecs", ",", "RegVT", ")", ";", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "SDNode", "*", "VLdLn", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "NumVecs", "+", "<NUM_LIT>", ")", ";", "if", "(", "is64BitVector", ")", "return", "VLdLn", ";", "for", "(", "unsigned", "Vec", "=", "<NUM_LIT>", ";", "Vec", "<", "NumVecs", ";", "++", "Vec", ")", "{"], "ground_truth": ["SDValue", "QuadVec", "=", "CurDAG", "->", "getTargetInsertSubreg", "(", "SubregIdx", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "Vec", "+", "<NUM_LIT>", ")", ",", "SDValue", "(", "VLdLn", ",", "Vec", ")", ")", ";"], "File": "ARMISelDAGToDAG69", "Func": "SelectVLDSTLane", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12302, "Length": 426, "Cover_Rate": 0.6377245508982036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sp_adjust", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", ";", "nds32_emit_adjust_frame", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "sp_adjust", ")", ";", "nds32_emit_pop_fpr_callee_saved", "(", "gpr_padding", ")", ";", "}", "else", "{", "sp_adjust", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", ";", "nds32_emit_adjust_frame", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "sp_adjust", ")", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "use_eh_return_p", ")", "{", "Rb", "=", "cfun", "->", "machine", "->", "eh_return_data_first_regno", ";", "Re", "=", "cfun", "->", "machine", "->", "eh_return_data_last_regno", ";", "nds32_emit_stack_pop_multiple", "(", "Rb", ",", "Re", ",", "false", ",", "false", ",", "false", ")", ";", "}", "Rb", "=", "cfun", "->", "machine", "->", "callee_saved_first_gpr_regno", ";", "Re", "=", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", ";", "if", "(", "!", "(", "Rb", "==", "SP_REGNUM", "&&", "Re", "==", "SP_REGNUM", "&&", "cfun", "->", "machine", "->", "fp_size", "==", "<NUM_LIT>", "&&", "cfun", "->", "machine", "->", "gp_size", "==", "<NUM_LIT>", "&&", "cfun", "->", "machine", "->", "lp_size", "==", "<NUM_LIT>", ")", ")", "{", "nds32_emit_stack_pop_multiple", "(", "Rb", ",", "Re", ",", "cfun", "->", "machine", "->", "fp_size", ",", "cfun", "->", "machine", "->", "gp_size", ",", "cfun", "->", "machine", "->", "lp_size", ")", ";"], "ground_truth": ["}"], "File": "nds32", "Func": "nds32_expand_epilogue", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12303, "Length": 181, "Cover_Rate": 0.32437275985663083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "v9_regcmp_p", "(", "enum", "rtx_code", "code", ")", "{", "return", "(", "code", "==", "EQ", "||", "code", "==", "NE", "||", "code", "==", "GE", "||", "code", "==", "LT", "||", "code", "==", "LE", "||", "code", "==", "GT", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "v9_regcmp_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12304, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "reg_classes_intersect_p", "(", "from", ",", "GENERAL_REGS", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "FP_REGS", ")", ")", "||", "(", "reg_classes_intersect_p", "(", "from", ",", "FP_REGS", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "GENERAL_REGS", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "s3904", "Func": "s390_register_move_cost", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12305, "Length": 41, "Cover_Rate": 0.3867924528301887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitUnwindRaw", "(", "int64_t", "StackOffset", ",", "const", "SmallVectorImpl", "<", "uint8_t", ">", "&", "Opcodes", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitUnwindRaw", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12306, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8x16_t", "__res", "=", "__builtin_mve_vddupq_m_n_uv16qi", "(", "__arg1", ",", "*", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["*", "__a", "-=", "__imm", "*", "<NUM_LIT>", ";"], "File": "arm", "Func": "mve___arm_vddupq_x_wb_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12307, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>SEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>SEInstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "<ISA_LIT>ABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "SP", "=", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "-", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "<NUM_LIT>", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "Cpu0SEFrameLowering1", "Func": "emitPrologue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12308, "Length": 368, "Cover_Rate": 0.8932038834951457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "InstructionSetMap", "::", "iterator", "It", "=", "PreviousRegSeqByReg", ".", "begin", "(", ")", ",", "E", "=", "PreviousRegSeqByReg", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", "=", "(", "*", "It", ")", ".", "second", ";", "MIs", ".", "erase", "(", "find", "(", "MIs", ",", "MI", ")", ",", "MIs", ".", "end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters26", "Func": "RemoveMI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12309, "Length": 65, "Cover_Rate": 0.46099290780141844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isStoreInst", "(", "const", "MCInstrDesc", "&", "MCInstD", ")", "{", "return", "getInstrType", "(", "MCInstD", ")", "==", "<ISA_LIT>II", "::", "TypeSTORE", ";"], "ground_truth": ["}"], "File": "TPCMCInstrInfo", "Func": "isStoreInst", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12310, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "NumElems", "/", "<NUM_LIT>", ",", "e", "=", "NumElems", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "isMOVLPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12311, "Length": 40, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Length", "=", "DAG", ".", "getZExtOrTrunc", "(", "Length", ",", "DL", ",", "PtrVT", ")", ";", "Char", "=", "DAG", ".", "getZExtOrTrunc", "(", "Char", ",", "DL", ",", "<STR_LIT>", ")", ";", "Char", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Char", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Limit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Src", ",", "Length", ")", ";", "SDValue", "End", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Chain", ",", "Limit", ",", "Src", ",", "Char", ")", ";", "Chain", "=", "End", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Glue", "=", "End", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "End", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Glue", "}", ";"], "ground_truth": ["VTs", "=", "DAG", ".", "getVTList", "(", "PtrVT", ",", "<STR_LIT>", ")", ";"], "File": "SystemZSelectionDAGInfo (2)", "Func": "EmitTargetCodeForMemchr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12312, "Length": 166, "Cover_Rate": 0.5949820788530465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCExpr", "::", "Constant", ":", "OS", "<<", "cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ".", "getValue", "(", ")", ";", "return", ";", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "&", "SRE", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "const", "MCSymbol", "&", "Sym", "=", "SRE", ".", "getSymbol", "(", ")", ";", "Sym", ".", "print", "(", "OS", ",", "MAI", ")", ";", "return", ";", "}", "case", "MCExpr", "::", "Unary", ":", "{", "const", "MCUnaryExpr", "&", "UE", "=", "cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", ";", "switch", "(", "UE", ".", "getOpcode", "(", ")", ")", "{", "case", "MCUnaryExpr", "::", "LNot", ":", "OS", "<<", "'!'", ";", "break", ";", "case", "MCUnaryExpr", "::", "Minus", ":", "OS", "<<", "'-'", ";", "break", ";", "case", "MCUnaryExpr", "::", "Not", ":", "OS", "<<", "'~'", ";", "break", ";", "case", "MCUnaryExpr", "::", "Plus", ":", "OS", "<<", "'+'", ";", "break", ";", "}", "printMCExpr", "(", "*", "UE", ".", "getSubExpr", "(", ")", ",", "OS", ")", ";", "return", ";", "}", "case", "MCExpr", "::", "Binary", ":", "{", "const", "MCBinaryExpr", "&", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "if", "(", "isa", "<", "MCConstantExpr", ">", "(", "BE", ".", "getLHS", "(", ")", ")", "||", "isa", "<", "MCSymbolRefExpr", ">", "(", "BE", ".", "getLHS", "(", ")", ")", "||", "isa", "<", "<ISA_LIT>GenericMCSymbolRefExpr", ">", "(", "BE", ".", "getLHS", "(", ")", ")", ")", "{", "printMCExpr", "(", "*", "BE", ".", "getLHS", "(", ")", ",", "OS", ")", ";", "}", "else", "{", "OS", "<<", "'('", ";", "printMCExpr", "(", "*", "BE", ".", "getLHS", "(", ")", ",", "OS", ")", ";", "OS", "<<", "')'", ";", "}", "switch", "(", "BE", ".", "getOpcode", "(", ")", ")", "{", "case", "MCBinaryExpr", "::", "Add", ":", "if", "(", "const", "MCConstantExpr", "*", "RHSC", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", ".", "getRHS", "(", ")", ")", ")", "{", "if", "(", "RHSC", "->", "getValue", "(", ")", "<", "<NUM_LIT>", ")", "{", "OS", "<<", "RHSC", "->", "getValue", "(", ")", ";", "return", ";", "}", "}"], "ground_truth": ["OS", "<<", "'+'", ";"], "File": "NVPTXAsmPrinter", "Func": "printMCExpr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12313, "Length": 306, "Cover_Rate": 0.7034482758620689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "->", "insert", "(", "MBBIter", ",", "XMMSaveMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "EndMBB", ")", ";", "EndMBB", "->", "splice", "(", "EndMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "EndMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "XMMSaveMBB", ")", ";", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "CountReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "RegSaveFrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isCallingConvWin64", "(", "F", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering101", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12314, "Length": 201, "Cover_Rate": 0.40524193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["AU", ".", "addRequired", "<", "MemorySSAWrapperPass", ">", "(", ")", ";"], "File": "AMDGPUPromoteKernelArguments1", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12315, "Length": 19, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", ".", "splitReg", "(", "SrcReg", ",", "SrcLo", ",", "SrcHi", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestLo", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestHi", ")", ".", "addReg", "(", "SrcHi", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "if", "(", "DestReg", "==", "<STR_LIT>", "&&", "SrcReg", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "GBZ80InstrInfo", "Func": "copyPhysReg", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12316, "Length": 150, "Cover_Rate": 0.5703422053231939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "I", ";", "const", "DebugLoc", "&", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "<NUM_LIT>", ")", ";"], "File": "PPCFrameLowering (2)", "Func": "eliminateCallFramePseudoInstr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12317, "Length": 129, "Cover_Rate": 0.3805309734513274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "OutVT", "=", "TLI", ".", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "OutVT", ")", ";"], "ground_truth": ["SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "OutVT", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "getPTest", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12318, "Length": 77, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "<ISA_LIT>FrameLowering", "(", "Subtarget", ")", ":", "(", "<ISA_LIT>FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine87", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12319, "Length": 69, "Cover_Rate": 0.4233128834355828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateCondCode", "(", "<STR_LIT>", "CC", ",", "SMLoc", "S", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_CondCode", ")", ";"], "ground_truth": ["Op", "->", "CC", ".", "Val", "=", "CC", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateCondCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12320, "Length": 37, "Cover_Rate": 0.6727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineKSHIFT", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnes", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DemandedElts", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering100", "Func": "combineKSHIFT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12321, "Length": 111, "Cover_Rate": 0.9327731092436975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256bh", ")", "__builtin_ia32_cvtne2ps2bf16_v16hi", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512bf16vlintrin", "Func": "_mm256_cvtne2ps_pbh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12322, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DisableShifterOp", ")", "return", "false", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "PowerOfTwo", "=", "<NUM_LIT>", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "<NUM_LIT>", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "N", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "PowerOfTwo", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShImmVal", "=", "<NUM_LIT>", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12323, "Length": 173, "Cover_Rate": 0.8046511627906977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "FirstOp", ")", ")", "||", "N", "->", "getConstantOperandVal", "(", "FirstOp", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "FirstOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "Base", ".", "isMachineOpcode", "(", ")", ")", "continue", ";", "unsigned", "Flags", "=", "<NUM_LIT>", ";", "bool", "ReplaceFlags", "=", "true", ";", "switch", "(", "Base", ".", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ReplaceFlags", "=", "false", ";", "if", "(", "(", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "Base", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "continue", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "Base", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDValue", "ImmOpnd", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ReplaceFlags", ")", "{"], "ground_truth": ["if", "(", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "ImmOpnd", ")", ")", "{"], "File": "PPCISelDAGToDAG116", "Func": "PostprocessISelDAG", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12324, "Length": 271, "Cover_Rate": 0.405688622754491, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "UHQmode", ":", "case", "USQmode", ":", "case", "UDQmode", ":", "case", "UHAmode", ":", "case", "USAmode", ":", "case", "UDAmode", ":", "case", "UTAmode", ":", "warning_at", "(", "loc", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "args", "[", "<NUM_LIT>", "]", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";", "if", "(", "fold", "!=", "error_mark_node", ")", "fold", "=", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "break", ";", "case", "AVR_BUILTIN_ROUNDFX", ":", "if", "(", "args", ".", "length", "(", ")", "!=", "<NUM_LIT>", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "(", "int", ")", "args", ".", "length", "(", ")", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";", "}", "type0", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "type1", "=", "TREE_TYPE", "(", "args", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "FIXED_POINT_TYPE_P", "(", "type0", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "if", "(", "!", "INTEGRAL_TYPE_P", "(", "type1", ")", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "}", "switch", "(", "TYPE_MODE", "(", "type0", ")", ")", "{", "case", "QQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDHR", ";", "break", ";", "case", "HQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDR", ";", "break", ";", "case", "SQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLR", ";", "break", ";", "case", "DQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLLR", ";", "break", ";", "case", "UQQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUHR", ";", "break", ";", "case", "UHQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUR", ";", "break", ";", "case", "USQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULR", ";", "break", ";", "case", "UDQmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULLR", ";", "break", ";", "case", "HAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDHK", ";", "break", ";", "case", "SAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDK", ";", "break", ";", "case", "DAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLK", ";", "break", ";", "case", "TAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDLLK", ";", "break", ";", "case", "UHAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUHK", ";", "break", ";", "case", "USAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDUK", ";", "break", ";", "case", "UDAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULK", ";", "break", ";", "case", "UTAmode", ":", "id", "=", "AVR_BUILTIN_ROUNDULLK", ";", "break", ";", "default", ":", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "fold", "=", "error_mark_node", ";", "break", ";"], "ground_truth": ["}"], "File": "avr-c2", "Func": "avr_resolve_overloaded_builtin", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12325, "Length": 366, "Cover_Rate": 0.4021978021978022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "int", "i", ";", "if", "(", "msp430_hwmult_type", "==", "LARGE", ")", "return", "true", ";"], "ground_truth": ["if", "(", "target_mcu", "==", "NULL", "||", "msp430_hwmult_type", "!=", "AUTO", ")", "return", "false", ";"], "File": "msp4303", "Func": "use_32bit_hwmult", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12326, "Length": 37, "Cover_Rate": 0.3557692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefMI", ".", "getIterator", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "++", "NumInst", ">", "MaxInstScan", ")", "return", "true", ";", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "SIInstrInfo11", "Func": "execMayBeModifiedBeforeUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12327, "Length": 62, "Cover_Rate": 0.40522875816993464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is<ISA_LIT>1", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addFrameIndex", "(", "FI", ")", ";", "}", "else", "{"], "ground_truth": ["const", "TargetRegisterInfo", "*", "TRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "MipsInstrInfo8", "Func": "loadRegFromStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12328, "Length": 138, "Cover_Rate": 0.49110320284697506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SERegisterInfo", "::", "<ISA_LIT>SERegisterInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>RegisterInfo", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "MipsSERegisterInfo", "Func": "MipsSERegisterInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12329, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "sti", ",", "MII", ")", ",", "Parser", "(", "Parser", ")", ",", "Lexer", "(", "Parser", ".", "getLexer", "(", ")", ")", ",", "MRI", "(", "Parser", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ",", "SPRegClass", "(", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", ",", "VPRegClass", "(", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ")", "{", "AC", "=", "new", "<ISA_LIT>AsmInstCompress", "(", "MII", ")", ";"], "ground_truth": ["AC", "->", "setCompressEnabled", "(", "Options", ".", "MCCompressInst", ")", ";"], "File": "TPCAsmParser", "Func": "TPCAsmParser", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12330, "Length": 95, "Cover_Rate": 0.7364341085271318, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "MaskEltVT", "=", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "MVT", "MaskVecVT", "=", "<STR_LIT>", "(", "MaskEltVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "MaskNode", "=", "getConstVector", "(", "Mask", ",", "MaskVecVT", ",", "DAG", ",", "DL", ",", "true", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskNode", ",", "V1", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "MaskNode", ",", "V2", ")", ";"], "File": "X86ISelLowering208", "Func": "lowerVectorShuffleWithPERMV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12331, "Length": 96, "Cover_Rate": 0.7164179104477612, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "max_gt", "(", "Ax", "a", ",", "StepZIDS", "bs", ")", "{"], "ground_truth": ["return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "bs", ")", ";"], "File": "disassembler", "Func": "max_gt", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12332, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", ":", "return", "selectG_INTRIN<ISA_LIT>C", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", ":", "return", "selectG_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "return", "selectG_LOAD_ATOMICRMW", "(", "I", ")", ";", "case", "<STR_LIT>", ":", "return", "selectG_<ISA_LIT>_ATOMIC_CMPXCHG", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "case", "TargetOpcode", "::", "G_SEXT_INREG", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_BRCOND", ":", "return", "selectG_BRCOND", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_FRAME_INDEX", ":", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "selectG_FRAME_INDEX_GLOBAL_VALUE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_MASK", ":"], "ground_truth": ["return", "selectG_PTR_MASK", "(", "I", ")", ";"], "File": "AMDGPUInstructionSelector23", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12333, "Length": 247, "Cover_Rate": 0.36430678466076694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "else", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VCMP", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "VPST", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Block", ".", "containsVCTP", "(", ")", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "if", "(", "Block", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "VPST", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";", "}", "else", "LoLoop", ".", "BlockMasksToRecompute", ".", "insert", "(", "VPST", ")", ";", "}", "else", "if", "(", "Insts", ".", "front", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineInstr", "*", "VPST", "=", "Insts", ".", "front", "(", ")", ";", "auto", "Next", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ";", "assert", "(", "getVPTInstrPredicate", "(", "*", "Next", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Next", ";", "MachineInstr", "*", "VprDef", "=", "RDA", "->", "getUniqueReachingMIDef", "(", "VPST", ",", "<STR_LIT>", ")", ";", "if", "(", "VprDef", "&&", "VCMPOpcodeToVPT", "(", "VprDef", "->", "getOpcode", "(", ")", ")", "&&", "!", "LoLoop", ".", "ToRemove", ".", "contains", "(", "VprDef", ")", ")", "{", "MachineInstr", "*", "VCMP", "=", "VprDef", ";", "if", "(", "std", "::", "none_of", "(", "++", "MachineBasicBlock", "::", "iterator", "(", "VCMP", ")", ",", "MachineBasicBlock", "::", "iterator", "(", "VPST", ")", ",", "hasVPRUse", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "RDA", "->", "hasSameReachingDef", "(", "VCMP", ",", "VPST", ",", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "ReplaceVCMPWithVPT", "(", "VCMP", ",", "VPST", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "VPST", ")", ";"], "ground_truth": ["LoLoop", ".", "ToRemove", ".", "insert", "(", "VPST", ")", ";"], "File": "ARMLowOverheadLoops11", "Func": "ConvertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12334, "Length": 323, "Cover_Rate": 0.36746302616609783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getPostIndexedLoadStoreOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "getPostIndexedLoadStoreOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12335, "Length": 74, "Cover_Rate": 0.6434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_c6x_sshl", "(", "src1", ",", "src2", ")", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "intrinsics__sshl", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12336, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineSelect", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBitcast", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineCMov", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineAdd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSBB", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "combineADC", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "combineMul", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineShift", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineAnd", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineOr", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineXor", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineLoad", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineMaskedLoad", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineStore", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineMaskedStore", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSIntToFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineUIntToFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineAndnp", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinFMax", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinNumFMaxNum", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "combineSignExtendInReg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "X86ISelLowering238", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12337, "Length": 449, "Cover_Rate": 0.4070716228467815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "rcode", "=", "GET_CODE", "(", "cond", ")", ";", "if", "(", "!", "TARGET_PAIRED_FLOAT", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["paired_emit_vector_compare", "(", "rcode", ",", "dest", ",", "op1", ",", "op2", ",", "cc_op0", ",", "cc_op1", ")", ";"], "File": "powerpcspe", "Func": "paired_emit_vector_cond_expr", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12338, "Length": 32, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", "&&", "cfun", "->", "machine", "->", "pic_reg", ")", "{", "rtx", "pic_reg", "=", "cfun", "->", "machine", "->", "pic_reg", ";", "insn", "=", "emit_insn", "(", "gen_load_pic_offset", "(", "pic_reg", ",", "scratch_reg_0", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "pic_reg", ",", "pic_reg", ",", "scratch_reg_0", ")", ")", ";", "}", "if", "(", "total_size", ">", "<NUM_LIT>", ")", "{", "if", "(", "flag_stack_check", ")", "{", "rtx", "scratch_v4si", "=", "gen_rtx_REG", "(", "V4SImode", ",", "REGNO", "(", "scratch_reg_0", ")", ")", ";", "rtx", "sp_v4si", "=", "gen_rtx_REG", "(", "V4SImode", ",", "STACK_POINTER_REGNUM", ")", ";", "rtx", "size_v4si", "=", "spu_const", "(", "V4SImode", ",", "total_size", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "satisfies_constraint_K", "(", "GEN_INT", "(", "total_size", "-", "<NUM_LIT>", ")", ")", ")", "{", "emit_move_insn", "(", "scratch_v4si", ",", "size_v4si", ")", ";", "size_v4si", "=", "scratch_v4si", ";", "}", "emit_insn", "(", "gen_cgt_v4si", "(", "scratch_v4si", ",", "sp_v4si", ",", "size_v4si", ")", ")", ";", "emit_insn", "(", "gen_vec_extractv4si", "(", "scratch_reg_0", ",", "scratch_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_spu_heq", "(", "scratch_reg_0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "total_size", "<=", "<NUM_LIT>", ")", "{", "insn", "=", "frame_emit_store", "(", "STACK_POINTER_REGNUM", ",", "sp_reg", ",", "-", "total_size", ")", ";", "insn", "=", "frame_emit_add_imm", "(", "sp_reg", ",", "sp_reg", ",", "-", "total_size", ",", "scratch_reg_0", ")", ";", "}", "else", "{", "insn", "=", "emit_move_insn", "(", "scratch_reg_0", ",", "sp_reg", ")", ";", "insn", "=", "frame_emit_add_imm", "(", "sp_reg", ",", "sp_reg", ",", "-", "total_size", ",", "scratch_reg_1", ")", ";", "}", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "real", "=", "gen_addsi3", "(", "sp_reg", ",", "sp_reg", ",", "GEN_INT", "(", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "real", ")", ";"], "ground_truth": ["if", "(", "total_size", ">", "<NUM_LIT>", ")", "{"], "File": "spu", "Func": "spu_expand_prologue", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12339, "Length": 259, "Cover_Rate": 0.4397283531409168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_shldi_epi16", "(", "__mmask8", "__A", ",", "__m128i", "__B", ",", "__m128i", "__C", ",", "int", "__D", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpshld_v8hi_mask", "(", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "__C", ",", "__D", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm_maskz_shldi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12340, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Inliner", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInline", "Func": "createAMDGPUFunctionInliningPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12341, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumSubRegElts", "=", "<NUM_LIT>", "/", "InSVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "SubRegVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InSVT", ",", "NumSubRegElts", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegNum", ";", "i", "++", ")", "SubVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubRegVT", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "i", "*", "NumSubRegElts", ",", "DL", ")", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "||", "OutSVT", "==", "<STR_LIT>", ")", "return", "combineVectorTruncationWithPACKUS", "(", "N", ",", "DAG", ",", "SubVec", ")", ";", "else", "if", "(", "InSVT", "==", "<STR_LIT>", ")", "return", "combineVectorTruncationWithPACKSS", "(", "N", ",", "Subtarget", ",", "DAG", ",", "SubVec", ")", ";", "else", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "combineVectorTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12342, "Length": 121, "Cover_Rate": 0.32266666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "GV", "->", "hasDefaultVisibility", "(", ")", ")", "{", "flags", "|=", "<STR_LIT>", ";", "}", "return", "flags", ";", "}", "if", "(", "GV", "->", "isStrongDefinitionForLinker", "(", ")", ")", "return", "flags", ";", "return", "flags", "|", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)", "Func": "classifyGlobalReference", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12343, "Length": 55, "Cover_Rate": 0.5445544554455446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "M", ".", "getOrInsertGlobal", "(", "AIXSSPCanaryWordName", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "return", ";", "}", "if", "(", "!", "Subtarget", ".", "isTargetLinux", "(", ")", ")", "return", "TargetLowering", "::", "insertSSPDeclarations", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering109", "Func": "insertSSPDeclarations", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12344, "Length": 48, "Cover_Rate": 0.8135593220338984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "promote_arg", "(", "machine_mode", "mode", ",", "bool", "prototyped", ")", "{", "if", "(", "!", "prototyped", "&&", "mode", "==", "SFmode", ")", "mode", "=", "DFmode", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "GET_MODE_SIZE", "(", "SImode", ")", ")", "mode", "=", "SImode", ";"], "ground_truth": ["return", "mode", ";"], "File": "nvptx", "Func": "promote_arg", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12345, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "RISCVInstPrinter", "Func": "RISCVInstPrinter", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12346, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "SelectImm", "(", "Addr", ",", "Base", ")", ")", "{", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "PTXISelDAGToDAG", "Func": "SelectADDRii", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12347, "Length": 29, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "LowerPATCHABLE_FUNCTION_ENTER", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["unsigned", "Num", ";"], "File": "AArch64AsmPrinter9", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12348, "Length": 35, "Cover_Rate": 0.3645833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>MCExpr", "::", "MEK_DTPREL", ":", "return", "getExprOpValue", "(", "<ISA_LIT>Expr", "->", "getSubExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_CALL_HI16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_CALL_LO16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_DTPREL_HI", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_DTPREL_LO", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOTTPREL", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_CALL", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_DISP", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_HI16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_LO16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_PAGE", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GOT_OFST", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_GPREL", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_LO", ":", "if", "(", "<ISA_LIT>Expr", "->", "isGpOff", "(", ")", ")", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_HIGHEST", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_HIGHER", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_HI", ":", "if", "(", "<ISA_LIT>Expr", "->", "isGpOff", "(", ")", ")", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_PCREL_HI16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_PCREL_LO16", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "MEK_TLSGD", ":", "FixupKind", "=", "isMicro<ISA_LIT>", "(", "STI", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<ISA_LIT>MCExpr", "::", "MEK_TLSLDM", ":"], "File": "MipsMCCodeEmitter (2)3", "Func": "getExprOpValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12349, "Length": 375, "Cover_Rate": 0.45126353790613716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["}"], "File": "AAPAsmParser", "Func": "print", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12350, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "RA", ")", ";", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "FP", ")", ";", "}", "if", "(", "hasBP", "(", "MF", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "BP", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "callsEhReturn", "(", ")", ")", "<ISA_LIT>FI", "->", "createEhDataRegsFI", "(", "MF", ")", ";", "if", "(", "<ISA_LIT>FI", "->", "isISR", "(", ")", ")", "<ISA_LIT>FI", "->", "createISRRegFI", "(", "MF", ")", ";", "if", "(", "ExpandPseudo", "(", "MF", ")", ".", "expand", "(", ")", ")", "{", "const", "TargetRegisterClass", "&", "RC", "=", "STI", ".", "isGP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "RC", ")", ",", "TRI", "->", "getSpillAlign", "(", "RC", ")", ",", "false", ")", ";"], "File": "MipsSEFrameLowering40", "Func": "determineCalleeSaves", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12351, "Length": 120, "Cover_Rate": 0.32171581769436997, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AtomicOrdering", "FenceOrdering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "SynchronizationScope", "FenceScope", "=", "static_cast", "<", "SynchronizationScope", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "FenceOrdering", "==", "SequentiallyConsistent", "&&", "FenceScope", "==", "CrossThread", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "hasSSE2", "(", ")", "||", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerATOMIC_FENCE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12352, "Length": 96, "Cover_Rate": 0.35036496350364965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getSETCC", "(", "<STR_LIT>", "Cond", ",", "SDValue", "EFLAGS", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "Cond", ",", "dl", ",", "<STR_LIT>", ")", ",", "EFLAGS", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "getSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12353, "Length": 45, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "InstructionSelector", "::", "ComplexRendererFns", "Default", "=", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "Root", ".", "getReg", "(", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", ";", "if", "(", "!", "STI", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "Default", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", ".", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "OpDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Default", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "getConstantVRegVal", "(", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "Offset", ".", "hasValue", "(", ")", ")", "return", "Default", ";"], "ground_truth": ["unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";"], "File": "AMDGPUInstructionSelector15", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12354, "Length": 195, "Cover_Rate": 0.6310679611650486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__v2hi", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fpsub16s", "(", "__v2hi", "__A", ",", "__v2hi", "__B", ")", "{", "return", "__builtin_vis_fpsub16s", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_fpsub16s", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12355, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_min_epu64", "(", "__mmask8", "__M", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pminuq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_min_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12356, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "*", "MIa", ",", "MachineInstr", "*", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "BaseRegA", "=", "<NUM_LIT>", ",", "BaseRegB", "=", "<NUM_LIT>", ";", "int", "OffsetA", "=", "<NUM_LIT>", ",", "OffsetB", "=", "<NUM_LIT>", ";", "int", "WidthA", "=", "<NUM_LIT>", ",", "WidthB", "=", "<NUM_LIT>", ";", "assert", "(", "MIa", "&&", "MIa", "->", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MIb", "&&", "MIb", "->", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MIa", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MIa", "->", "hasOrderedMemoryRef", "(", ")", "||", "MIb", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "getMemOpBaseRegImmOfsWidth", "(", "MIa", ",", "BaseRegA", ",", "OffsetA", ",", "WidthA", ",", "TRI", ")", "&&", "getMemOpBaseRegImmOfsWidth", "(", "MIb", ",", "BaseRegB", ",", "OffsetB", ",", "WidthB", ",", "TRI", ")", ")", "{"], "ground_truth": ["if", "(", "BaseRegA", "==", "BaseRegB", ")", "{"], "File": "AArch64InstrInfo1", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12357, "Length": 147, "Cover_Rate": 0.7386934673366834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>SEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>SEInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "SP", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "FP", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ZERO", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ADDu", "=", "STI", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineLocation", "DstML", ",", "SrcML", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "-", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "MCSymbol", "*", "AdjustSPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "AdjustSPLabel", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "AdjustSPLabel", ",", "-", "StackSize", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "MCSymbol", "*", "CSLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "CSLabel", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "Reg0", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ",", "true", ")", ";", "unsigned", "Reg1", "=", "MRI", "->", "getDwarfRegNum", "(", "RegInfo", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ",", "true", ")", ";", "if", "(", "!", "STI", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Reg0", ",", "Reg1", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "CSLabel", ",", "Reg0", ",", "Offset", ")", ")", ";", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "CSLabel", ",", "Reg1", ",", "Offset", "+", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "MipsSEFrameLowering12", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12358, "Length": 508, "Cover_Rate": 0.5772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "tilepro_legitimate_pic_operand_p", "(", "rtx", "x", ")", "{"], "ground_truth": ["if", "(", "tilepro_pic_address_needs_scratch", "(", "x", ")", ")", "return", "false", ";"], "File": "tilepro", "Func": "tilepro_legitimate_pic_operand_p", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12359, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "}", "if", "(", "(", "N1", ".", "isUndef", "(", ")", "||", "DAG", ".", "ComputeNumSignBits", "(", "VV1", ")", ">", "BitSize", ")", "&&", "(", "N2", ".", "isUndef", "(", ")", "||", "DAG", ".", "ComputeNumSignBits", "(", "VV2", ")", ">", "BitSize", ")", ")", "{", "V1", "=", "VV1", ";", "V2", "=", "VV2", ";", "SrcVT", "=", "PackVT", ";", "PackOpcode", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "BinaryMask", ";", "createPackShuffleMask", "(", "VT", ",", "BinaryMask", ",", "false", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "TargetMask", ",", "BinaryMask", ",", "V1", ",", "V2", ")", ")", "if", "(", "MatchPACK", "(", "V1", ",", "V2", ")", ")", "return", "true", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "UnaryMask", ";", "createPackShuffleMask", "(", "VT", ",", "UnaryMask", ",", "true", ")", ";", "if", "(", "isTargetShuffleEquivalent", "(", "TargetMask", ",", "UnaryMask", ",", "V1", ")", ")", "if", "(", "MatchPACK", "(", "V1", ",", "V1", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering130", "Func": "matchShuffleWithPACK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12360, "Length": 153, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Pred", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Pred", "==", "<STR_LIT>", ")", "{", "++", "MBIter", ";", "continue", ";", "}", "<STR_LIT>", "BlockMask", "=", "CreateVPTBlock", "(", "MBIter", ",", "EndIter", ",", "DeadInstructions", ")", ";", "MachineInstrBuilder", "MIBuilder", ";", "unsigned", "NewOpcode", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "BlockMask", "<<", "<STR_LIT>", ")", ";", "if", "(", "MachineInstr", "*", "VCMP", "=", "findVCMPToFoldIntoVPST", "(", "MI", ",", "TRI", ",", "NewOpcode", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "VCMP", "->", "dump", "(", ")", ")", ";", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpcode", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIBuilder", ".", "add", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "VCMP", "->", "getIterator", "(", ")", ",", "MI", "->", "getIterator", "(", ")", ")", ")", "{", "MI", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "MI", ".", "clearRegisterKills", "(", "VCMP", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TRI", ")", ";", "}", "VCMP", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MIBuilder", "=", "BuildMI", "(", "Block", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIBuilder", ".", "addImm", "(", "(", "uint64_t", ")", "BlockMask", ")", ";", "}", "finalizeBundle", "(", "Block", ",", "MachineBasicBlock", "::", "instr_iterator", "(", "MIBuilder", ".", "getInstr", "(", ")", ")", ",", "MBIter", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstructions", ")", "{", "if", "(", "DeadMI", "->", "isInsideBundle", "(", ")", ")", "DeadMI", "->", "eraseFromBundle", "(", ")", ";", "else", "DeadMI", "->", "eraseFromParent", "(", ")", ";", "}"], "ground_truth": ["return", "Modified", ";"], "File": "MVEVPTBlockPass", "Func": "InsertVPTBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12361, "Length": 305, "Cover_Rate": 0.7625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasSubsectionsViaSymbols", "=", "true", ";", "HasMachoZeroFillDirective", "=", "false", ";", "HasMachoTBSSDirective", "=", "false", ";", "HasStaticCtorDtorReferenceInStaticMode", "=", "false", ";", "LinkerRequiresNonEmptyDwarfLines", "=", "true", ";", "MaxInstLength", "=", "<NUM_LIT>", ";", "SeparatorString", "=", "<STR_LIT>", ";", "CommentColumn", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "LabelSuffix", "=", "<STR_LIT>", ";", "GlobalPrefix", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "LinkerPrivateGlobalPrefix", "=", "<STR_LIT>", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "AssemblerDialect", "=", "<NUM_LIT>", ";", "AllowQuotesInName", "=", "false", ";", "AllowNameToStartWithDigit", "=", "false", ";", "AllowPeriodsInName", "=", "false", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AsciiDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "Data8bitsDirective", "=", "<STR_LIT>", ";", "Data16bitsDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["Data32bitsDirective", "=", "<STR_LIT>", ";"], "File": "AMDGPUMCAsmInfo25", "Func": "AMDGPUMCAsmInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12362, "Length": 100, "Cover_Rate": 0.49504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_uqrshrn_nsi_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrshrns_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12363, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Uses", ".", "insert", "(", "V", ")", ";"], "ground_truth": ["return", "Defs", ".", "count", "(", "V", ")", "||", "SeenNoObjStore", ";"], "File": "MipsDelaySlotFiller12", "Func": "updateDefsUses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12364, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "LParen", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "isParenExpr", "=", "true", ";", "}", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Dollar", ")", "{", "if", "(", "parseMemOffset", "(", "IdVal", ",", "isParenExpr", ")", ")", "return", "MatchOperand_ParseFail", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "{", "<ISA_LIT>Operand", "&", "Mnemonic", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "Base", "=", "<STR_LIT>", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "E", ",", "*", "this", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "std", "::", "move", "(", "Base", ")", ",", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "}", "Res", "=", "ParseAnyRegister", "(", "Operands", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "!", "IdVal", ")", "IdVal", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";"], "File": "MipsAsmParser1", "Func": "parseMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12365, "Length": 361, "Cover_Rate": 0.6311188811188811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "NOp", "<", "NumOps", ")", "T", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "NOp", "++", ")", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "PredOpc", ")", ")", ";", "while", "(", "unsigned", "n", "=", "MI", "->", "getNumOperands", "(", ")", ")", "MI", "->", "RemoveOperand", "(", "n", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "T", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "MI", "->", "addOperand", "(", "T", "->", "getOperand", "(", "i", ")", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "TI", "=", "T", "->", "getIterator", "(", ")", ";", "B", ".", "erase", "(", "TI", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "B", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["MRI", ".", "clearKillFlags", "(", "PredReg", ")", ";"], "File": "HexagonInstrInfo12", "Func": "PredicateInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12366, "Length": 122, "Cover_Rate": 0.33516483516483514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "unsigned", "value", "=", "MO", ".", "getImm", "(", ")", ";", "return", "static_cast", "<", "unsigned", ">", "(", "value", "-", "<NUM_LIT>", ")", ";", "}", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "<STR_LIT>", "FixupKind", "=", "<STR_LIT>", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "FixupKind", ")", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AAPMCCodeEmitter", "Func": "encodeShiftImm6", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12367, "Length": 81, "Cover_Rate": 0.7168141592920354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "IA64ISelLowering", "Func": "getSetCCResultType", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12368, "Length": 14, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSELECT_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "CJGISelLowering", "Func": "LowerSELECT_CC", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12369, "Length": 117, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ResultReg", ";", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "ResultReg", "=", "emitAddSub_ri", "(", "false", ",", "VT", ",", "Op0", ",", "Op0IsKill", ",", "-", "Imm", ")", ";", "else", "ResultReg", "=", "emitAddSub_ri", "(", "true", ",", "VT", ",", "Op0", ",", "Op0IsKill", ",", "Imm", ")", ";", "if", "(", "ResultReg", ")", "return", "ResultReg", ";", "unsigned", "CReg", "=", "fastEmit_i", "(", "VT", ",", "VT", ",", "<STR_LIT>", ",", "Imm", ")", ";", "if", "(", "!", "CReg", ")", "return", "<NUM_LIT>", ";", "ResultReg", "=", "emitAddSub_rr", "(", "true", ",", "VT", ",", "Op0", ",", "Op0IsKill", ",", "CReg", ",", "true", ")", ";"], "ground_truth": ["return", "ResultReg", ";"], "File": "AArch64FastISel (2)", "Func": "emitAdd_ri_", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12370, "Length": 90, "Cover_Rate": 0.8108108108108109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "FirstMacroFusionInstKind", "::", "Test", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "FirstMacroFusionInstKind", "::", "And", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "FirstMacroFusionInstKind", "::", "Cmp", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86BaseInfo11", "Func": "classifyFirstOpcodeInMacroFusion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12371, "Length": 270, "Cover_Rate": 0.3930131004366812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}", "else", "if", "(", "ImmValue", "<", "<NUM_LIT>", "&&", "ImmValue", ">=", "-", "<NUM_LIT>", ")", "{", "tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOp", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ImmValue", ")", ")", ";", "Instructions", ".", "push_back", "(", "tmpInst", ")", ";", "}", "else", "{"], "ground_truth": ["tmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser102", "Func": "expandLoadImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12372, "Length": 125, "Cover_Rate": 0.351123595505618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MatchA", "=", "false", ",", "MatchB", "=", "false", ";", "for", "(", "unsigned", "Half", "=", "<NUM_LIT>", ";", "Half", "!=", "<NUM_LIT>", ";", "++", "Half", ")", "{", "if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "<NUM_LIT>", ",", "HalfSize", ",", "Half", "*", "HalfSize", ")", ")", "{", "MatchA", "=", "true", ";", "break", ";", "}", "}", "for", "(", "unsigned", "Half", "=", "<NUM_LIT>", ";", "Half", "!=", "<NUM_LIT>", ";", "++", "Half", ")", "{"], "ground_truth": ["if", "(", "isSequentialOrUndefInRange", "(", "Mask", ",", "HalfSize", ",", "HalfSize", ",", "Half", "*", "HalfSize", ")", ")", "{"], "File": "X86ISelLowering114", "Func": "isVPERM2X128Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12373, "Length": 79, "Cover_Rate": 0.5766423357664233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerVAARG", "(", "N", ",", "Chain", ",", "DataPtr", ",", "DAG", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getLoad", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Chain", ",", "DataPtr", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "SDValue", "(", "Res", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AlphaISelLowering1", "Func": "ReplaceNodeResults", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12374, "Length": 65, "Cover_Rate": 0.5118110236220472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "else", "if", "(", "Rs", "!=", "<NUM_LIT>", "&&", "Rs", "<", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "else", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rt", ")", ")", ")", ";", "Imm", "=", "SignExtend64", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsDisassembler40", "Func": "DecodePOP35GroupBranchMMR6", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12375, "Length": 186, "Cover_Rate": 0.657243816254417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseSet", "<", "unsigned", ">", "KilledRegs", ";", "DenseSet", "<", "unsigned", ">", "UsedRegs", ";", "for", "(", "const", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "{", "const", "MachineOperand", "&", "MO", "=", "getLoadStoreRegOp", "(", "*", "MI", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MO", ".", "isKill", "(", ")", ";", "if", "(", "IsKill", ")", "KilledRegs", ".", "insert", "(", "Reg", ")", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "IsKill", ")", ")", ";", "UsedRegs", ".", "insert", "(", "Reg", ")", ";", "if", "(", "IsLoad", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isImplicit", "(", ")", ")", ";", "unsigned", "DefReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "is_contained", "(", "ImpDefs", ",", "DefReg", ")", ")", "continue", ";", "if", "(", "MI", "->", "readsRegister", "(", "DefReg", ")", ")", "continue", ";", "ImpDefs", ".", "push_back", "(", "DefReg", ")", ";", "}", "}", "}", "typedef", "MachineBasicBlock", "::", "iterator", "iterator", ";", "MachineInstr", "*", "LatestMI", "=", "Cand", ".", "Instrs", "[", "Cand", ".", "LatestMIIdx", "]", ";", "iterator", "InsertBefore", "=", "std", "::", "next", "(", "iterator", "(", "LatestMI", ")", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "LatestMI", "->", "getParent", "(", ")", ";", "unsigned", "Offset", "=", "getMemoryOpOffset", "(", "*", "First", ")", ";", "unsigned", "Base", "=", "getLoadStoreBaseOp", "(", "*", "First", ")", ".", "getReg", "(", ")", ";", "bool", "BaseKill", "=", "LatestMI", "->", "killsRegister", "(", "Base", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer21", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12376, "Length": 393, "Cover_Rate": 0.5282258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_expanddi256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_expand_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12377, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "i386_pe_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{", "char", "flagchars", "[", "<NUM_LIT>", "]", ",", "*", "f", "=", "flagchars", ";", "if", "(", "(", "flags", "&", "SECTION_EXCLUDE", ")", "!=", "<NUM_LIT>", ")", "*", "f", "++", "=", "'e'", ";", "if", "(", "(", "flags", "&", "(", "SECTION_CODE", "|", "SECTION_WRITE", ")", ")", "==", "<NUM_LIT>", ")", "{", "*", "f", "++", "=", "'d'", ";", "*", "f", "++", "=", "'r'", ";", "}", "else", "{", "if", "(", "flags", "&", "SECTION_CODE", ")", "*", "f", "++", "=", "'x'", ";", "if", "(", "flags", "&", "SECTION_WRITE", ")", "*", "f", "++", "=", "'w'", ";", "if", "(", "flags", "&", "SECTION_PE_SHARED", ")", "*", "f", "++", "=", "'s'", ";", "if", "(", "(", "flags", "&", "SECTION_EXCLUDE", ")", "!=", "<NUM_LIT>", ")", "*", "f", "++", "=", "'n'", ";", "}", "if", "(", "startswith", "(", "name", ",", "LTO_SECTION_NAME_PREFIX", ")", ")", "*", "f", "++", "=", "'0'", ";", "*", "f", "=", "'\\0'", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "name", ",", "flagchars", ")", ";"], "ground_truth": ["if", "(", "flags", "&", "SECTION_LINKONCE", ")", "{"], "File": "winnt", "Func": "i386_pe_asm_named_section", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12378, "Length": 164, "Cover_Rate": 0.784688995215311, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeLoadStore", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_STORE", "||", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_LOAD", ")", ";", "Register", "ValReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "ValReg", ")", ";", "if", "(", "!", "ValTy", ".", "isVector", "(", ")", "||", "!", "ValTy", ".", "getElementType", "(", ")", ".", "isPointer", "(", ")", "||", "ValTy", ".", "getElementType", "(", ")", ".", "getAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64LegalizerInfo66", "Func": "legalizeLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12379, "Length": 113, "Cover_Rate": 0.4035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sym", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", ")", "Value", "|=", "<NUM_LIT>", ";", "}", "}", "if", "(", "IsResolved", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "Sym", "&&", "<STR_LIT>", ")", ";", "if", "(", "Sym", "->", "isExternal", "(", ")", "||", "Value", ">=", "<NUM_LIT>", ")", "IsResolved", "=", "false", ";", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "dyn_cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{"], "ground_truth": ["if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "<STR_LIT>", ")", ")", "IsResolved", "=", "false", ";"], "File": "ARMAsmBackend11", "Func": "processFixupValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12380, "Length": 122, "Cover_Rate": 0.40131578947368424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitATOMOR64_DAG", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitATOMOR64_DAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12381, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Result", "=", "AsmPrinter", "::", "runOnMachineFunction", "(", "F", ")", ";", "OutStreamer", "->", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "NVPTXAsmPrinter2", "Func": "runOnMachineFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12382, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I8", ":", "RTLIB", "::", "UDIVREM_I8", ";", "break", ";", "case", "<STR_LIT>", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "<STR_LIT>", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "<STR_LIT>", ":", "LC", "=", "isSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Op", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "ArgVT", "=", "Op", "->", "getOperand", "(", "i", ")", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Op", "->", "getOperand", "(", "i", ")", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ",", "nullptr", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "isSigned", ")", ".", "setZExtResult", "(", "!", "isSigned", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerDivRem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12383, "Length": 282, "Cover_Rate": 0.6650943396226415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vminq_f64", "(", "float64x2_t", "__a", ",", "float64x2_t", "__b", ")", "{", "return", "__builtin_aarch64_smin_nanv2df", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vminq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12384, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "profiling", ")", "{", "goto", "out", ";", "}", "profiling", "++", ";", "frompcindex", "=", "(", "unsigned", "short", "*", ")", "(", "(", "long", ")", "frompcindex", "-", "(", "long", ")", "s_lowpc", ")", ";", "if", "(", "(", "unsigned", "long", ")", "frompcindex", ">", "s_textsize", ")", "{", "goto", "done", ";", "}", "frompcindex", "=", "&", "froms", "[", "(", "(", "long", ")", "frompcindex", ")", "/", "(", "HASHFRACTION", "*", "sizeof", "(", "*", "froms", ")", ")", "]", ";", "toindex", "=", "*", "frompcindex", ";", "if", "(", "toindex", "==", "<NUM_LIT>", ")", "{", "toindex", "=", "++", "tos", "[", "<NUM_LIT>", "]", ".", "link", ";", "if", "(", "toindex", ">=", "tolimit", ")", "{", "goto", "overflow", ";", "}", "*", "frompcindex", "=", "toindex", ";", "top", "=", "&", "tos", "[", "toindex", "]", ";", "top", "->", "selfpc", "=", "selfpc", ";", "top", "->", "count", "=", "<NUM_LIT>", ";", "top", "->", "link", "=", "<NUM_LIT>", ";", "goto", "done", ";", "}", "top", "=", "&", "tos", "[", "toindex", "]", ";"], "ground_truth": ["if", "(", "top", "->", "selfpc", "==", "selfpc", ")", "{"], "File": "gmon-sol2", "Func": "internal_mcount", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12385, "Length": 154, "Cover_Rate": 0.3701923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC_<ISA_LIT>", "(", "MF", ".", "getDataLayout", "(", ")", ",", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ",", "Outs", "[", "i", "]", ".", "IsFixed", ",", "IsRet", ",", "OrigTy", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "analyzeOutputArgs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12386, "Length": 67, "Cover_Rate": 0.391812865497076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "combineADD", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{"], "ground_truth": ["if", "(", "auto", "Value", "=", "combineADDToADDZE", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ")", "return", "Value", ";"], "File": "PPCISelLowering (2)7", "Func": "combineADD", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12387, "Length": 34, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NeedTruncation", "=", "true", ";", "ArithOp", "=", "Arith", ";", "}", "}", "}", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "goto", "default_case", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ArithOp", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "C", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "slowIncDec", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "C", "->", "getAPIntValue", "(", ")", ".", "isAllOnesValue", "(", ")", "&&", "!", "Subtarget", "->", "slowIncDec", "(", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "Opcode", "=", "<STR_LIT>", ";", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "&&", "Op", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt", ">=", "BitWidth", ")", "break", ";", "APInt", "Mask", "=", "ArithOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ":", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ";", "if", "(", "!", "Mask", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "break", ";", "SDValue", "New", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "VT", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Op", ",", "New", ")", ";", "Op", "=", "New", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "goto", "default_case", ";", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "NeedTruncation", "&&", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "EFLAGS", "=", "LowerVectorAllZeroTest", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "EFLAGS", ".", "getNode", "(", ")", ")", "return", "EFLAGS", ";"], "ground_truth": ["}"], "File": "X86ISelLowering80", "Func": "EmitTest", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12388, "Length": 512, "Cover_Rate": 0.382089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintCode", ")", "{", "default", ":", "return", "true", ";", "case", "'m'", ":"], "ground_truth": ["if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";"], "File": "VideocoreISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12389, "Length": 39, "Cover_Rate": 0.46987951807228917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Root", ";"], "ground_truth": ["}"], "File": "ARMParallelDSP1", "Func": "getRoot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12390, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RestoreGPRRegs", ".", "LowGPR", "=", "Low", ";"], "ground_truth": ["RestoreGPRRegs", ".", "HighGPR", "=", "High", ";"], "File": "SystemZMachineFunctionInfo13", "Func": "setRestoreGPRRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12391, "Length": 12, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", "->", "isVarArg", "(", ")", ")", "{", "LRSpillSlot", "=", "MFI", ".", "CreateFixedObject", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ",", "true", ")", ";", "}", "else", "{"], "ground_truth": ["LRSpillSlot", "=", "MFI", ".", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "true", ")", ";"], "File": "XCoreMachineFunctionInfo4", "Func": "createLRSpillSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12392, "Length": 74, "Cover_Rate": 0.7184466019417476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InArgFIRange", ".", "second", "=", "FI", ";"], "ground_truth": ["}"], "File": "SICMachineFunction", "Func": "setLastInArgFI", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12393, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtss2sh_mask_round", "(", "__D", ",", "__C", ",", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_mask_cvtss_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12394, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EQ", ";", "case", "EQ", ":", "return", "NE", ";", "case", "GT", ":", "return", "LE", ";", "case", "LE", ":"], "ground_truth": ["return", "GT", ";"], "File": "nds32-md-auxiliary", "Func": "nds32_inverse_cond_code", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12395, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsAltivecType", "=", "ST", "->", "hasAltivec", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "bool", "IsVSXType", "=", "ST", "->", "hasVSX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "bool", "IsQPXType", "=", "ST", "->", "hasQPX", "(", ")", "&&", "(", "LT", ".", "second", "==", "<STR_LIT>", "||", "LT", ".", "second", "==", "<STR_LIT>", ")", ";", "unsigned", "MemBytes", "=", "Src", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", "&&", "(", "MemBytes", "==", "<NUM_LIT>", "||", "(", "ST", "->", "hasP8Vector", "(", ")", "&&", "MemBytes", "==", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "SrcBytes", "=", "LT", ".", "second", ".", "getStoreSize", "(", ")", ";", "if", "(", "!", "SrcBytes", "||", "!", "Alignment", "||", "Alignment", ">=", "SrcBytes", ")", "return", "Cost", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", "&&", "(", "(", "!", "ST", "->", "hasP8Vector", "(", ")", "&&", "IsAltivecType", ")", "||", "IsQPXType", ")", "&&", "Alignment", ">=", "LT", ".", "second", ".", "getScalarType", "(", ")", ".", "getStoreSize", "(", ")", ")", "return", "Cost", "+", "LT", ".", "first", ";", "if", "(", "IsVSXType", "||", "(", "ST", "->", "hasVSX", "(", ")", "&&", "IsAltivecType", ")", ")", "return", "Cost", ";"], "ground_truth": ["Cost", "+=", "LT", ".", "first", "*", "(", "SrcBytes", "/", "Alignment", "-", "<NUM_LIT>", ")", ";"], "File": "PPCTargetTransformInfo57", "Func": "getMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12396, "Length": 228, "Cover_Rate": 0.6162162162162163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "VK_ABS_G0_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G3", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G2", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G2_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G1", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_PREL_G0_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G2", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G1", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_G0_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_HI12", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12", ":", "return", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G2", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G1", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G1_NC", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G0", ":", "return", "<STR_LIT>", ";", "case", "VK_TPREL_G0_NC", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "VK_TPREL_HI12", ":", "return", "<STR_LIT>", ";"], "File": "AArch64MCExpr24", "Func": "getVariantKindName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12397, "Length": 132, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MemRef", "=", "cast", "<", "MemSDNode", ">", "(", "N1", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Ops0", "[", "]", "=", "{", "N2", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getChain", "(", ")", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "SelectNodeTo", "(", "Op", ",", "Opc", ",", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops0", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", ",", "{", "MemRef", "}", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N1", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N1", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MSP430ISelDAGToDAG11", "Func": "tryIndexedBinOp", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12398, "Length": 121, "Cover_Rate": 0.521551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "leaf_function_p", ";", "bool", "prologue_data_valid_p", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "GTY", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12399, "Length": 7, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addTraceSyncBarrierOptOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "unsigned", "(", "getTraceSyncBarrierOpt", "(", ")", ")", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addTraceSyncBarrierOptOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12400, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStructurizer", "::", "addDummyExitBlock", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "RetMBB", ")", "{", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";", "FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";", "insertInstrEnd", "(", "DummyExitBlk", ",", "<STR_LIT>", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "It", "=", "RetMBB", ".", "begin", "(", ")", ",", "E", "=", "RetMBB", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "*", "It", ";", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "if", "(", "MI", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "MBB", "->", "addSuccessor", "(", "DummyExitBlk", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer17", "Func": "addDummyExitBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12401, "Length": 123, "Cover_Rate": 0.924812030075188, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A53Fix835769Pass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A57FPLoadBalancingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AdvSIMDScalarPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>BranchTargetsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CollectLOHPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CompressJumpTablesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionalComparesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DeadRegisterDefinitionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>SIMDInstrOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteConstantPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>StorePairSuppressPass", "(", "*", "PR", ")", ";", "initializeFalkorHWPFFixPass", "(", "*", "PR", ")", ";", "initializeFalkorMarkStridedAccessesLegacyPass", "(", "*", "PR", ")", ";", "initializeLDTLSCleanupPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>SpeculationHardeningPass", "(", "*", "PR", ")", ";"], "File": "AArch64TargetMachine90", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12402, "Length": 135, "Cover_Rate": 0.6308411214953271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cmpnle_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_cmpnless", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_cmpnle_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12403, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "offset", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "GEN_INT", "(", "-", "offset", ")", ")", ";"], "ground_truth": ["}"], "File": "frv", "Func": "frv_expand_builtin_saveregs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12404, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_HImode", ":", "fn", "=", "gen_inswl", ";", "break", ";", "case", "E_SImode", ":", "fn", "=", "gen_insll", ";", "break", ";", "case", "E_DImode", ":", "fn", "=", "gen_insql", ";", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "alpha", "Func": "emit_insxl", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12405, "Length": 33, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "const", "MCSection", "*", "TheSection", "=", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MCSectionMachO", "::", "S_NON_LAZY_SYMBOL_POINTERS", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TheSection", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "MCSym", "=", "Stubs", "[", "i", "]", ".", "second", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";", "if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "Stubs", "=", "MMIMacho", ".", "GetHiddenGVStubList", "(", ")", ";", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getDataSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "!", "Subtarget", "->", "isTargetCygMing", "(", ")", "&&", "MMI", "->", "callsExternalVAFunctionWithFloatingPointArguments", "(", ")", ")", "{", "StringRef", "SymbolName", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "SymbolName", ")", ";", "OutStreamer", ".", "EmitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "}", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", "&&", "!", "Subtarget", "->", "isTargetEnvMacho", "(", ")", ")", "{", "<ISA_LIT>COFFMachineModuleInfo", "&", "COFFMMI", "=", "MMI", "->", "getObjFileInfo", "<", "<ISA_LIT>COFFMachineModuleInfo", ">", "(", ")", ";", "typedef", "<ISA_LIT>COFFMachineModuleInfo", "::", "externals_iterator", "externals_iterator", ";", "for", "(", "externals_iterator", "I", "=", "COFFMMI", ".", "externals_begin", "(", ")", ",", "E", "=", "COFFMMI", ".", "externals_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "OutStreamer", ".", "BeginCOFFSymbolDef", "(", "CurrentFnSym", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_EXTERNAL", ")", ";"], "File": "X86AsmPrinter60", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12406, "Length": 437, "Cover_Rate": 0.4046296296296296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Scale", "=", "Log2_32", "(", "Size", ")", ";", "if", "(", "(", "RHSC", "&", "(", "Size", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FRAME_INDEX", ")", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "RHSC", ">>", "Scale", ")", ";", "}", ",", "}", "}", ";", "return", "{", "{"], "ground_truth": ["[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "add", "(", "LHS", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "RHSC", ">>", "Scale", ")", ";", "}", ",", "}", "}", ";"], "File": "AArch64InstructionSelector (2)", "Func": "selectAddrModeIndexed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12407, "Length": 140, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "r10k_needs_protection_p_call", "(", "const_rtx", "x", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "NONCONST", ")", "{"], "ground_truth": ["const_rtx", "mem", "=", "*", "iter", ";"], "File": "mips", "Func": "r10k_needs_protection_p_call", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12408, "Length": 30, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "MCII", "(", "create<ISA_LIT>MCInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonMCELFStreamer (2)", "Func": "HexagonMCELFStreamer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12409, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "vlmax_avl_insn_p", "(", "rtx_insn", "*", "rinsn", ")", "{"], "ground_truth": ["return", "(", "INSN_CODE", "(", "rinsn", ")", "==", "CODE_FOR_vlmax_avlsi", "||", "INSN_CODE", "(", "rinsn", ")", "==", "CODE_FOR_vlmax_avldi", ")", ";"], "File": "riscv-vsetvl", "Func": "vlmax_avl_insn_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12410, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "V2SFmode", ":", "return", "TARGET_PAIRED_SINGLE_FLOAT", ";"], "ground_truth": ["case", "V2HImode", ":"], "File": "mips3", "Func": "mips_vector_mode_supported_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12411, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "EhStackReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "EhHandlerReg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "EhStackReg", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "EhHandlerReg", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", ";", "}", "bool", "restoreLR", "=", "XFI", "->", "hasLRSpillSlot", "(", ")", ";", "bool", "UseRETSP", "=", "restoreLR", "&&", "RemainingAdj", "&&", "(", "MFI", ".", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "UseRETSP", ")", "restoreLR", "=", "false", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "FP", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FramePtr", ")", ";", "SmallVector", "<", "StackSlotInfo", ",", "<NUM_LIT>", ">", "SpillList", ";", "GetSpillList", "(", "SpillList", ",", "MFI", ",", "XFI", ",", "restoreLR", ",", "FP", ")", ";", "RestoreSpillList", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "RemainingAdj", ",", "SpillList", ")", ";", "if", "(", "RemainingAdj", ")", "{", "IfNeededLDAWSP", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "<NUM_LIT>", ",", "RemainingAdj", ")", ";", "if", "(", "UseRETSP", ")", "{", "assert", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", ";", "int", "Opcode", "=", "isImmU6", "(", "RemainingAdj", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "RemainingAdj", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "else", "{", "int", "Opcode", "=", "isImmU6", "(", "RemainingAdj", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "RemainingAdj", ")", ";"], "ground_truth": ["}"], "File": "XCoreFrameLowering21", "Func": "emitEpilogue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12412, "Length": 340, "Cover_Rate": 0.6115107913669064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "MSP430Subtarget2", "Func": "getInstrInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12413, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "args_float", "[", "ArgNo", "]", "=", "AddLiveIn", "(", "MF", ",", "args_float", "[", "ArgNo", "]", ",", "&", "<STR_LIT>", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "args_float", "[", "ArgNo", "]", ",", "ObjectVT", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "args_int", "[", "ArgNo", "]", "=", "AddLiveIn", "(", "MF", ",", "args_int", "[", "ArgNo", "]", ",", "&", "<STR_LIT>", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "args_int", "[", "ArgNo", "]", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "(", "ArgNo", "-", "<NUM_LIT>", ")", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Root", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "}", "ArgValues", ".", "push_back", "(", "ArgVal", ")", ";", "}", "bool", "isVarArg", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ";", "if", "(", "isVarArg", ")", "{", "VarArgsOffset", "=", "(", "Op", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "std", "::", "vector", "<", "SDValue", ">", "LS", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_int", "[", "i", "]", ")", ")", "args_int", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_int", "[", "i", "]", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "argt", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "args_int", "[", "i", "]", ",", "<STR_LIT>", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "i", ")", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "VarArgsBase", "=", "FI", ";", "SDValue", "SDFI", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "LS", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Root", ",", "dl", ",", "argt", ",", "SDFI", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "args_float", "[", "i", "]", ")", ")", "args_float", "[", "i", "]", "=", "AddLiveIn", "(", "MF", ",", "args_float", "[", "i", "]", ",", "&", "<STR_LIT>", ")", ";"], "File": "AlphaISelLowering4", "Func": "LowerFORMAL_ARGUMENTS", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12414, "Length": 356, "Cover_Rate": 0.4472361809045226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineOperand", "&", "FIOp", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "unsigned", "FI", "=", "FIOp", ".", "getIndex", "(", ")", ";", "unsigned", "ImmOpIdx", "=", "<NUM_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SHUXIRegisterInfo", "Func": "eliminateFrameIndex", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12415, "Length": 103, "Cover_Rate": 0.533678756476684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalVariable", "*", "getPromotedGlobal", "(", ")", "const", "{"], "ground_truth": ["return", "dyn_cast_or_null", "<", "GlobalVariable", ">", "(", "GVar", ")", ";"], "File": "ARMConstantPoolValue11", "Func": "getPromotedGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12416, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo (2)2", "Func": "isVFReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12417, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "TOYRegisterInfo1", "Func": "requiresRegisterScavenging", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12418, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVarArgsFrameIndex", "(", "int", "Idx", ")", "{", "VarArgsFrameIndex", "=", "Idx", ";"], "ground_truth": ["}"], "File": "SNESMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12419, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isFP64", "(", ")", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["return", "parseRegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser29", "Func": "parseAFGR64Regs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12420, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IntelAsmPrinter", "::", "printPICLabel", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Op", ")", "{", "O", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter2", "Func": "printPICLabel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12421, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "FPOStateMachine", "::", "emitFrameDataRecord", "(", "MCStreamer", "&", "OS", ",", "MCSymbol", "*", "Label", ")", "{", "unsigned", "CurFlags", "=", "Flags", ";", "if", "(", "Label", "==", "FPO", "->", "Begin", ")", "CurFlags", "|=", "FrameData", "::", "IsFunctionStart", ";", "FrameFunc", ".", "clear", "(", ")", ";", "raw_svector_ostream", "FuncOS", "(", "FrameFunc", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "OS", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "assert", "(", "(", "StackAlign", "==", "<NUM_LIT>", "||", "FrameReg", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "CFAVar", "=", "StackAlign", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "FrameReg", ")", "{", "FuncOS", "<<", "CFAVar", "<<", "' '", "<<", "printFPOReg", "(", "MRI", ",", "FrameReg", ")", "<<", "' '", "<<", "FrameRegOff", "<<", "<STR_LIT>", ";", "if", "(", "StackAlign", ")", "{", "FuncOS", "<<", "<STR_LIT>", "<<", "CFAVar", "<<", "' '", "<<", "StackOffsetBeforeAlign", "<<", "<STR_LIT>", "<<", "StackAlign", "<<", "<STR_LIT>", ";", "}", "}", "else", "{", "FuncOS", "<<", "CFAVar", "<<", "<STR_LIT>", ";", "}", "FuncOS", "<<", "<STR_LIT>", "<<", "CFAVar", "<<", "<STR_LIT>", ";", "FuncOS", "<<", "<STR_LIT>", "<<", "CFAVar", "<<", "<STR_LIT>", ";", "for", "(", "RegSaveOffset", "RO", ":", "RegSaveOffsets", ")", "FuncOS", "<<", "printFPOReg", "(", "MRI", ",", "RO", ".", "Reg", ")", "<<", "' '", "<<", "CFAVar", "<<", "' '", "<<", "RO", ".", "Offset", "<<", "<STR_LIT>", ";", "CodeViewContext", "&", "CVCtx", "=", "OS", ".", "getContext", "(", ")", ".", "getCVContext", "(", ")", ";", "unsigned", "FrameFuncStrTabOff", "=", "CVCtx", ".", "addToStringTable", "(", "FuncOS", ".", "str", "(", ")", ")", ".", "second", ";", "unsigned", "MaxStackSize", "=", "<NUM_LIT>", ";", "OS", ".", "emitAbsoluteSymbolDiff", "(", "Label", ",", "FPO", "->", "Begin", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitAbsoluteSymbolDiff", "(", "FPO", "->", "End", ",", "Label", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitInt32", "(", "LocalSize", ")", ";", "OS", ".", "emitInt32", "(", "FPO", "->", "ParamsSize", ")", ";"], "ground_truth": ["OS", ".", "emitInt32", "(", "MaxStackSize", ")", ";"], "File": "X86WinCOFFTargetStreamer3", "Func": "emitFrameDataRecord", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12422, "Length": 272, "Cover_Rate": 0.8859934853420195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SUJ", "->", "isSucc", "(", "SUI", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SUJ", "->", "Succs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "SDep", "&", "Dep", "=", "SUJ", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "!=", "SUI", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", ")", "continue", ";", "if", "(", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Output", ")", "if", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "MIJ", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "continue", ";", "return", "false", ";", "}", "}", "bool", "ARDef", "=", "TII", "->", "definesAddressRegister", "(", "*", "MII", ")", "||", "TII", "->", "definesAddressRegister", "(", "*", "MIJ", ")", ";", "bool", "ARUse", "=", "TII", "->", "usesAddressRegister", "(", "*", "MII", ")", "||", "TII", "->", "usesAddressRegister", "(", "*", "MIJ", ")", ";", "return", "!", "ARDef", "||", "!", "ARUse", ";"], "ground_truth": ["}"], "File": "R600Packetizer13", "Func": "isLegalToPacketizeTogether", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12423, "Length": 162, "Cover_Rate": 0.5311475409836065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Type", "::", "HalfTyID", ":", "return", "<STR_LIT>", ";", "case", "Type", "::", "FloatTyID", ":", "return", "<STR_LIT>", ";", "case", "Type", "::", "DoubleTyID", ":", "return", "<STR_LIT>", ";", "case", "Type", "::", "PointerTyID", ":"], "ground_truth": ["if", "(", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "is64Bit", "(", ")", ")", "if", "(", "useB4PTR", ")", "return", "<STR_LIT>", ";"], "File": "NVPTXAsmPrinter15", "Func": "getPTXFundamentalTypeStr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12424, "Length": 52, "Cover_Rate": 0.30409356725146197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockPosition", "(", "unsigned", "InitialAlignment", ")", ":", "Address", "(", "<NUM_LIT>", ")", ",", "KnownBits", "(", "InitialAlignment", ")", "{"], "ground_truth": ["}"], "File": "SystemZLongBranch1", "Func": "BlockPosition", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12425, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "<ISA_LIT>TargetLowering", "::", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";"], "ground_truth": ["}"], "File": "SIISelLowering108", "Func": "getSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12426, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumZeros", "=", "getNumOfConsecutiveZeros", "(", "SVOp", ",", "NumElems", ",", "true", ",", "DAG", ")", ";", "unsigned", "OpSrc", ";", "if", "(", "!", "NumZeros", ")", "return", "false", ";", "if", "(", "!", "isShuffleMaskConsecutive", "(", "SVOp", ",", "NumZeros", ",", "NumElems", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "NumElems", ",", "OpSrc", ")", ")", "return", "false", ";", "isLeft", "=", "true", ";"], "ground_truth": ["ShAmt", "=", "NumZeros", ";"], "File": "X86ISelLowering150", "Func": "isVectorShiftLeft", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12427, "Length": 56, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int64_t", "FPOffset", "=", "Offset", "-", "<NUM_LIT>", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "FPOffset", "-=", "<NUM_LIT>", ";", "Offset", "=", "-", "Offset", ";", "Offset", "+=", "MFI", "->", "getLocalFrameSize", "(", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "unsigned", "StackAlign", "=", "TFI", "->", "getStackAlignment", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", "&&", "!", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "&&", "canRealignStack", "(", "MF", ")", ")", ")", "{"], "ground_truth": ["if", "(", "isFrameOffsetLegal", "(", "MI", ",", "FPOffset", ")", ")", "return", "false", ";"], "File": "ARMBaseRegisterInfo37", "Func": "needsFrameBaseReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12428, "Length": 106, "Cover_Rate": 0.3281733746130031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "count_unit_reqs", "(", "unit_req_table", "reqs", ",", "rtx_insn", "*", "head", ",", "rtx_insn", "*", "tail", ")", "{", "rtx_insn", "*", "insn", ";", "memset", "(", "reqs", ",", "<NUM_LIT>", ",", "sizeof", "(", "unit_req_table", ")", ")", ";", "for", "(", "insn", "=", "head", ";", "insn", "!=", "NEXT_INSN", "(", "tail", ")", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "int", "side1", ",", "side2", ",", "req1", ",", "req2", ";", "switch", "(", "get_unit_reqs", "(", "insn", ",", "&", "req1", ",", "&", "side1", ",", "&", "req2", ",", "&", "side2", ")", ")", "{", "case", "<NUM_LIT>", ":", "reqs", "[", "side2", "]", "[", "req2", "]", "++", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "c6x", "Func": "count_unit_reqs", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12429, "Length": 97, "Cover_Rate": 0.8738738738738738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_i64gather_epi64", "(", "long", "long", "int", "const", "*", "__base", ",", "__m256i", "__index", ",", "const", "int", "__scale", ")", "{"], "ground_truth": ["__v4di", "__src", "=", "__extension__", "(", "__v4di", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "avx2intrin", "Func": "_mm256_i64gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12430, "Length": 47, "Cover_Rate": 0.5280898876404494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "MachineBasicBlock", "::", "iterator", "D", ";", "if", "(", "EnableDelaySlotFiller", "&&", "findDelayInstr", "(", "MBB", ",", "I", ",", "D", ")", ")", "{", "MBB", ".", "splice", "(", "llvm", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "D", ")", ";", "++", "UsefulSlots", ";", "}", "else", "BuildMI", "(", "MBB", ",", "llvm", "::", "next", "(", "I", ")", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["LastFiller", "=", "++", "I", ";"], "File": "MipsDelaySlotFiller20", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12431, "Length": 78, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPredicateOperand", "(", "MCInst", "const", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{"], "ground_truth": ["}"], "File": "HexagonInstPrinter17", "Func": "printPredicateOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12432, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "RegisterSDNode", "*", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Base", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "!", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", ")", "{", "Base", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Base", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "RN", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "Index", ")", ";", "if", "(", "RN", "&&", "RN", "->", "getReg", "(", ")", "==", "<NUM_LIT>", ")", "Index", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "else", "{", "assert", "(", "Index", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Index", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Index", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelDAGToDAG (2)", "Func": "selectLEA64_32Addr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12433, "Length": 199, "Cover_Rate": 0.7158273381294964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vrndihf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vrndih_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12434, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "<ISA_LIT>SPMark", "::", "getCallTarget", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Function", "*", "Target", "=", "NULL", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{"], "ground_truth": ["Target", "=", "dyn_cast", "<", "Function", ">", "(", "MO", ".", "getGlobal", "(", ")", ")", ";"], "File": "PatmosSPMark1", "Func": "getCallTarget", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12435, "Length": 56, "Cover_Rate": 0.48695652173913045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "(", "STI", ".", "isTargetDarwin", "(", ")", "&&", "NumBytes", ")", "||", "HasFP", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "HasFP", "||", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", "||", "AFI", "->", "getDPRCalleeSavedAreaOffset", "(", ")", ")", "{", "if", "(", "NumBytes", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "movePastCSLoadStoreOps", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "STI", ")", ";"], "ground_truth": ["emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", ";"], "File": "ARMBaseRegisterInfo12", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12436, "Length": 273, "Cover_Rate": 0.4619289340101523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "DebugLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";"], "ground_truth": ["SDValue", "Chain", "=", "CLI", ".", "Chain", ";"], "File": "XCoreISelLowering", "Func": "LowerCall", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12437, "Length": 62, "Cover_Rate": 0.36257309941520466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "expandAdjDynAlloc", "(", "AM", ",", "true", ",", "SDValue", "(", ")", ")", ")", ";", "else", "while", "(", "expandAddress", "(", "AM", ",", "true", ")", "||", "(", "AM", ".", "Index", ".", "getNode", "(", ")", "&&", "expandAddress", "(", "AM", ",", "false", ")", ")", ")", "continue", ";", "if", "(", "AM", ".", "Form", "==", "<STR_LIT>", "&&", "!", "shouldUseLA", "(", "AM", ".", "Base", ".", "getNode", "(", ")", ",", "AM", ".", "Disp", ",", "AM", ".", "Index", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "isValidDisp", "(", "AM", ".", "DR", ",", "AM", ".", "Disp", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "AM", ".", "isDynAlloc", "(", ")", "&&", "!", "AM", ".", "IncludesDynAlloc", ")", "return", "false", ";"], "File": "SystemZISelDAGToDAG11", "Func": "selectAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12438, "Length": 120, "Cover_Rate": 0.6217616580310881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasLZCNT", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasPRFCHW", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsAMD", ")", "{", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasSSE4A", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasXOP", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasFMA4", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "}", "}", "}", "if", "(", "MaxLevel", ">=", "<NUM_LIT>", ")", "{", "if", "(", "!", "<ISA_LIT>_MC", "::", "GetCpuIDAndInfoEx", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ")", "{", "if", "(", "IsIntel", "&&", "(", "EBX", "&", "<NUM_LIT>", ")", ")", "{", "HasFSGSBase", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasBMI", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "{", "HasHLE", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "<ISA_LIT>SSELevel", "=", "AVX2", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasBMI2", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasRTM", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "<ISA_LIT>SSELevel", "=", "AVX512F", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasRDSEED", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasADX", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasPFI", "=", "true", ";", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsIntel", "&&", "(", "(", "EBX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "HasERI", "=", "true", ";"], "ground_truth": ["ToggleFeature", "(", "<STR_LIT>", ")", ";"], "File": "X86Subtarget17", "Func": "AutoDetectSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12439, "Length": 412, "Cover_Rate": 0.30450849963045085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isOptNone", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["return", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "OptimizeNone", ")", "||", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";"], "File": "MipsISelLowering66", "Func": "isOptNone", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12440, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isALUArithLoOpcode", "(", "unsigned", "Opcode", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "DLXRegisterInfo", "Func": "isALUArithLoOpcode", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12441, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useOddSPReg", "(", ")", "const", "{", "return", "!", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "useOddSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12442, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "DL", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", "<<", "'_'", "<<", "uid2", ";"], "File": "ARMAsmPrinter22", "Func": "GetARMJTIPICJumpTableLabel2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12443, "Length": 31, "Cover_Rate": 0.47692307692307695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineOperand", "::", "CreateReg", "(", "CCReg", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo29", "Func": "condCodeOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12444, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetMachO", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["MBB", ".", "erase", "(", "MBBI", ")", ";"], "File": "ARMFrameLowering82", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12445, "Length": 298, "Cover_Rate": 0.3156779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumHex", "=", "<NUM_LIT>", ";", "APF", ".", "convert", "(", "APFloat", "::", "IEEEsingle", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Ignored", ")", ";", "break", ";", "case", "VK_<ISA_LIT>_DOUBLE_PREC_FLOAT", ":", "OS", "<<", "<STR_LIT>", ";", "NumHex", "=", "<NUM_LIT>", ";", "APF", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Ignored", ")", ";", "break", ";", "}", "APInt", "API", "=", "APF", ".", "bitcastToAPInt", "(", ")", ";"], "ground_truth": ["std", "::", "string", "HexStr", "(", "utohexstr", "(", "API", ".", "getZExtValue", "(", ")", ")", ")", ";"], "File": "NVPTXMCExpr", "Func": "PrintImpl", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12446, "Length": 76, "Cover_Rate": 0.4810126582278481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AsmPrinter", "::", "EmitBasicBlockEnd", "(", "MBB", ")", ";", "<ISA_LIT>TargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";"], "ground_truth": ["if", "(", "MBB", ".", "empty", "(", ")", ")", "TS", ".", "emitDirectiveInsn", "(", ")", ";"], "File": "MipsAsmPrinter (2)1", "Func": "EmitBasicBlockEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12447, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SelectMUBUF", "(", "Addr", ",", "Ptr", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "Offen", ",", "Idxen", ",", "Addr64", ")", ")", "return", "false", ";", "if", "(", "!", "cast", "<", "ConstantSDNode", ">", "(", "Offen", ")", "->", "getSExtValue", "(", ")", "&&", "!", "cast", "<", "ConstantSDNode", ">", "(", "Idxen", ")", "->", "getSExtValue", "(", ")", "&&", "!", "cast", "<", "ConstantSDNode", ">", "(", "Addr64", ")", "->", "getSExtValue", "(", ")", ")", "{", "uint64_t", "Rsrc", "=", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", "|", "APInt", "::", "getAllOnes", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ";", "SDLoc", "DL", "(", "Addr", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "Lowering", "=", "*", "static_cast", "<", "const", "<ISA_LIT>TargetLowering", "*", ">", "(", "getTargetLowering", "(", ")", ")", ";", "SRsrc", "=", "SDValue", "(", "Lowering", ".", "buildRSRC", "(", "*", "CurDAG", ",", "DL", ",", "Ptr", ",", "<NUM_LIT>", ",", "Rsrc", ")", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12448, "Length": 141, "Cover_Rate": 0.7268041237113402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "if", "(", "regno", "==", "INVALID_REGNUM", ")", "return", "false", ";", "}", "return", "TEST_HARD_REG_BIT", "(", "reg_class_contents", "[", "rclass", "]", ",", "regno", ")", ";"], "ground_truth": ["}"], "File": "mn10300", "Func": "mn10300_regno_in_class_p", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12449, "Length": 29, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MadeChange", "=", "false", ";"], "ground_truth": ["for", "(", "Loop", "*", "I", ":", "LI", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "I", ")", ",", "LE", "=", "df_end", "(", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "MadeChange", "|=", "runOnLoop", "(", "*", "L", ")", ";"], "File": "AArch64FalkorHWPFFix14", "Func": "run", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12450, "Length": 45, "Cover_Rate": 0.8035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValTy", ",", "Shl", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "SMPos0", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "SMSize0", ",", "DL", ",", "<STR_LIT>", ")", ",", "And0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "~", "CN", "->", "getSExtValue", "(", ")", "==", "(", "(", "(", "(", "int64_t", ")", "<NUM_LIT>", "<<", "SMSize0", ")", "-", "<NUM_LIT>", ")", "<<", "SMPos0", ")", "&&", "(", "(", "SMSize0", "+", "SMPos0", "<=", "<NUM_LIT>", "&&", "Subtarget", ".", "has<ISA_LIT>64r2", "(", ")", ")", "||", "(", "SMSize0", "+", "SMPos0", "<=", "<NUM_LIT>", ")", ")", ")", "{", "bool", "isConstCase", "=", "And1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ";", "if", "(", "And1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "(", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "And1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "{", "if", "(", "!", "(", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "CN", "->", "getSExtValue", "(", ")", "&", "CN1", "->", "getSExtValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "ValTy", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Const1", ";", "SDValue", "SrlX", ";", "if", "(", "!", "isConstCase", ")", "{", "Const1", "=", "DAG", ".", "getConstant", "(", "SMPos0", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SrlX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "And1", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "And1", ",", "Const1", ")", ";"], "File": "MipsISelLowering53", "Func": "performORCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12451, "Length": 271, "Cover_Rate": 0.3997050147492625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MCOperandInfo", "&", "opInfo", ":", "MCID", ".", "operands", "(", ")", ")", "if", "(", "opInfo", ".", "isPredicate", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)2", "Func": "isARMNEONPred", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12452, "Length": 28, "Cover_Rate": 0.35443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCGEZ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12453, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo26", "Func": "getOperandSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12454, "Length": 42, "Cover_Rate": 0.3620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmLexer", "&", "getLexer", "(", ")", "const", "{", "return", "Parser", ".", "getLexer", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "getLexer", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12455, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "getFixedObjectSize", "(", "MF", ",", "AFI", ",", "IsWin64", ",", "false", ")", ";"], "ground_truth": ["unsigned", "FPAdjust", "=", "isTargetDarwin", "(", "MF", ")", "?", "<NUM_LIT>", ":", "AFI", "->", "getCalleeSavedStackSize", "(", "MF", ".", "getFrameInfo", "(", ")", ")", ";"], "File": "AArch64FrameLowering100", "Func": "getFPOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12456, "Length": 53, "Cover_Rate": 0.49074074074074076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "arm_macro_fusion_p", "(", ")", ")", "return", "false", ";", "if", "(", "current_tune", "->", "fusible_ops", "&", "tune_params", "::", "FUSE_AES_AESMC", "&&", "aarch_crypto_can_dual_issue", "(", "prev", ",", "curr", ")", ")", "return", "true", ";", "if", "(", "current_tune", "->", "fusible_ops", "&", "tune_params", "::", "FUSE_MOVW_MOVT", "&&", "arm_sets_movw_movt_fusible_p", "(", "prev_set", ",", "curr_set", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "arm6", "Func": "aarch_macro_fusion_pair_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12457, "Length": 53, "Cover_Rate": 0.5096153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";"], "ground_truth": ["PointerSize", "=", "<NUM_LIT>", ";"], "File": "X86MCAsmInfo38", "Func": "X86MCAsmInfoMicrosoft", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12458, "Length": 25, "Cover_Rate": 0.373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "std", "::", "string", "getLabelEndName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Z80Section", "Func": "getLabelEndName", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12459, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";"], "ground_truth": ["if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12460, "Length": 58, "Cover_Rate": 0.7532467532467533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "~", "<ISA_LIT>TargetStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer", "Func": "~AArch64TargetStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12461, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cast", "<", "ConstantInt", ">", "(", "RHS", ")", "->", "getValue", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "false", ";", "TestBit", "=", "BW", "-", "<NUM_LIT>", ";", "IsCmpNE", "=", "false", ";", "}", "else", "return", "false", ";", "static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "bool", "IsBitTest", "=", "TestBit", "!=", "-", "<NUM_LIT>", ";", "bool", "Is64Bit", "=", "BW", "==", "<NUM_LIT>", ";", "if", "(", "TestBit", "<", "<NUM_LIT>", "&&", "TestBit", ">=", "<NUM_LIT>", ")", "Is64Bit", "=", "false", ";", "unsigned", "Opc", "=", "OpcTable", "[", "IsBitTest", "]", "[", "IsCmpNE", "]", "[", "Is64Bit", "]", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opc", ")", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "LHS", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "bool", "SrcIsKill", "=", "hasTrivialKill", "(", "LHS", ")", ";", "if", "(", "BW", "==", "<NUM_LIT>", "&&", "!", "Is64Bit", ")", "SrcReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "SrcReg", ",", "SrcIsKill", ",", "<STR_LIT>", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "II", ",", "SrcReg", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "if", "(", "IsBitTest", ")", "MIB", ".", "addImm", "(", "TestBit", ")", ";", "MIB", ".", "addMBB", "(", "TBB", ")", ";", "uint32_t", "BranchWeight", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "FuncInfo", ".", "BPI", ")", "BranchWeight", "=", "FuncInfo", ".", "BPI", "->", "getEdgeWeight", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", "->", "getBasicBlock", "(", ")", ")", ";"], "File": "AArch64FastISel29", "Func": "emitCompareAndBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12462, "Length": 278, "Cover_Rate": 0.33253588516746413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsValidLdStrOpc", ")", "*", "IsValidLdStrOpc", "=", "true", ";", "switch", "(", "Opc", ")", "{", "default", ":", "if", "(", "IsValidLdStrOpc", ")", "*", "IsValidLdStrOpc", "=", "false", ";", "return", "UINT_MAX", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64LoadStoreOptimizer17", "Func": "getMatchingNonSExtOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12463, "Length": 64, "Cover_Rate": 0.3422459893048128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>16HardFloat", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "Mips16HardFloat1", "Func": "Mips16HardFloat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12464, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LParen", ")", ")", "return", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "SMLoc", "ValLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "true", ";", "<STR_LIT>", "::", "IsaVersion", "ISA", "=", "<STR_LIT>", "::", "getIsaVersion", "(", "getFeatureBits", "(", ")", ")", ";", "bool", "Failed", "=", "true", ";", "bool", "Sat", "=", "CntName", ".", "endswith", "(", "<STR_LIT>", ")", ";", "if", "(", "CntName", "==", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeVmcnt", ",", "decodeVmcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeExpcnt", ",", "decodeExpcnt", ")", ";"], "File": "AMDGPUAsmParser14", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12465, "Length": 152, "Cover_Rate": 0.4720496894409938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtps_epu32", "(", "__mmask8", "__U", ",", "__m128", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_cvtps2udq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12466, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVariadicGPRSize", "(", ")", "const", "{"], "ground_truth": ["return", "VariadicGPRSize", ";"], "File": "AArch64MachineFunctionInfo6", "Func": "getVariadicGPRSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12467, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Op", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "TargetLowering", "::", "isTypeDesirableForOp", "(", "Op", ",", "VT", ")", ";"], "File": "SIISelLowering (2)3", "Func": "isTypeDesirableForOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12468, "Length": 33, "Cover_Rate": 0.32673267326732675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_hsubs_epi16", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_phsubsw256", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_hsubs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12469, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Advantage", "-=", "<NUM_LIT>", ";", "}", "else", "{", "Advantage", "-=", "<NUM_LIT>", ";", "if", "(", "CC", ".", "ExpectedDist", "%", "StackAlign", ")", "Advantage", "-=", "<NUM_LIT>", ";", "Advantage", "+=", "(", "CC", ".", "ExpectedDist", ">>", "Log2SlotSize", ")", "*", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "X86CallFrameOptimization1", "Func": "isProfitable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12470, "Length": 37, "Cover_Rate": 0.3217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "N0", ".", "getNode", "(", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", "->", "isVolatile", "(", ")", ")", "{", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "N0", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VT", ",", "SDLoc", "(", "N", ")", ",", "LN0", "->", "getChain", "(", ")", ",", "LN0", "->", "getBasePtr", "(", ")", ",", "LN0", "->", "getPointerInfo", "(", ")", ",", "LN0", "->", "isVolatile", "(", ")", ",", "LN0", "->", "isNonTemporal", "(", ")", ",", "LN0", "->", "isInvariant", "(", ")", ",", "LN0", "->", "getAlignment", "(", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LN0", ",", "<NUM_LIT>", ")", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Load", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering23", "Func": "performIntToFpCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12471, "Length": 222, "Cover_Rate": 0.8951612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "hasStdExtZbp", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Imm", "=", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Imm", "&=", "~", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "Imm", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "Op", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "lowerVectorMaskTrunc", "(", "Op", ",", "DAG", ")", ";", "EVT", "DstEltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "EVT", "SrcEltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "assert", "(", "DstEltVT", ".", "bitsLT", "(", "SrcEltVT", ")", "&&", "isPowerOf2_64", "(", "DstEltVT", ".", "getSizeInBits", "(", ")", ")", "&&", "isPowerOf2_64", "(", "SrcEltVT", ".", "getSizeInBits", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "Src", ";", "LLVMContext", "&", "Context", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "const", "ElementCount", "Count", "=", "SrcVT", ".", "getVectorElementCount", "(", ")", ";", "do", "{", "SrcEltVT", "=", "EVT", "::", "getIntegerVT", "(", "Context", ",", "SrcEltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "EVT", "ResultVT", "=", "EVT", "::", "getVectorVT", "(", "Context", ",", "SrcEltVT", ",", "Count", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResultVT", ",", "Result", ")", ";", "}", "while", "(", "SrcEltVT", "!=", "DstEltVT", ")", ";", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerVectorMaskExt", "(", "Op", ",", "DAG", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVISelLowering70", "Func": "LowerOperation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12472, "Length": 308, "Cover_Rate": 0.33587786259541985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "isXNACKEnabled", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getReservedNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12473, "Length": 27, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_s16_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "(", "int16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_s16_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12474, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "V8DeprecatedInsts", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)", "Func": "useDeprecatedV8Instructions", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12475, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t2", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "t2", ",", "const0_rtx", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "t1", ",", "t2", ")", ")", ";", "}", "}", "if", "(", "orig_mode", "==", "BLKmode", ")", "{", "if", "(", "bytes", ">", "<NUM_LIT>", "&&", "bytes", "<=", "<NUM_LIT>", ")", "mode", "=", "(", "bytes", ">", "<NUM_LIT>", "?", "DImode", ":", "SImode", ")", ";", "if", "(", "mode", "==", "BLKmode", ")", "mode", "=", "DImode", ";", "}"], "ground_truth": ["return", "gen_reg_or_parallel", "(", "mode", ",", "orig_mode", ",", "regno", ")", ";"], "File": "i386", "Func": "function_arg_ms_64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12476, "Length": 78, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "Register", "MOReg", "=", "MO", ".", "getReg", "(", ")", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "MOReg", ",", "Reg", ")", ")", "{", "if", "(", "MO", ".", "isUse", "(", ")", ")", "Ref", ".", "Use", "=", "true", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "Ref", ".", "Def", "=", "true", ";", "}", "}", "}", "}", "return", "Ref", ";"], "ground_truth": ["}"], "File": "SystemZElimCompare (2)2", "Func": "getRegReferences", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12477, "Length": 70, "Cover_Rate": 0.5303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PrepareForLiveIntervals", "(", ")", "{", "return", "new", "<ISA_LIT>PrepareForLiveIntervals", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMPrepareForLiveIntervals", "Func": "createTVMPrepareForLiveIntervals", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12478, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "bool", "Done", "=", "predicate", "(", "*", "I", ",", "(", "Opc", "==", "<STR_LIT>", ")", ",", "UpdRegs", ")", ";", "if", "(", "!", "Done", ")", "{", "if", "(", "RegisterRef", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "==", "RegisterRef", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", ")", "UpdRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";", "removeInstr", "(", "*", "I", ")", ";", "}", "}", "Changed", "|=", "Done", ";", "}"], "ground_truth": ["}"], "File": "HexagonExpandCondsets20", "Func": "predicateInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12479, "Length": 120, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSORegImmOperand", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "type", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "<STR_LIT>", "Shift", "=", "<STR_LIT>", ";", "switch", "(", "type", ")", "{", "case", "<NUM_LIT>", ":", "Shift", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["Shift", "=", "<STR_LIT>", ";"], "File": "ARMDisassembler13", "Func": "DecodeSORegImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12480, "Length": 115, "Cover_Rate": 0.5958549222797928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "ground_truth": ["MCRegister", "SP", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";"], "File": "RISCVMCTargetDesc1", "Func": "createRISCVMCAsmInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12481, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ConstTrue", "=", "CurDAG", "->", "getConstant", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "ConstFalse", "=", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "do", "{", "SDNode", "*", "User", "=", "*", "N", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "break", ";", "auto", "TryFold", "=", "[", "this", ",", "N", ",", "User", ",", "dl", "]", "(", "SDValue", "Val", ")", "{", "SDValue", "UserO0", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "UserO1", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "O0", "=", "UserO0", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO0", ";", "SDValue", "O1", "=", "UserO1", ".", "getNode", "(", ")", "==", "N", "?", "Val", ":", "UserO1", ";", "return", "CurDAG", "->", "FoldConstantArithmetic", "(", "User", "->", "getOpcode", "(", ")", ",", "dl", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "{", "O0", ",", "O1", "}", ")", ";", "}", ";", "SDValue", "TrueRes", "=", "TryFold", "(", "ConstTrue", ")", ";", "if", "(", "!", "TrueRes", "||", "TrueRes", ".", "isUndef", "(", ")", ")", "break", ";", "SDValue", "FalseRes", "=", "TryFold", "(", "ConstFalse", ")", ";", "if", "(", "!", "FalseRes", "||", "FalseRes", ".", "isUndef", "(", ")", ")", "break", ";", "uint64_t", "True", "=", "cast", "<", "ConstantSDNode", ">", "(", "TrueRes", ")", "->", "getZExtValue", "(", ")", ",", "False", "=", "cast", "<", "ConstantSDNode", ">", "(", "FalseRes", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "True", ")", "||", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "False", ")", ")", "break", ";", "Res", "=", "CurDAG", "->", "getSelect", "(", "dl", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Cond", ",", "TrueRes", ",", "FalseRes", ")", ";", "N", "=", "User", ";"], "ground_truth": ["ConstTrue", "=", "TrueRes", ";"], "File": "PPCISelDAGToDAG18", "Func": "foldBoolExts", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12482, "Length": 292, "Cover_Rate": 0.7036144578313253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "enableNamedBit", "(", "MI", ",", "<STR_LIT>", "::", "SC0", ")", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "enableSC0Bit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12483, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "uint16_t", "*", "R", "=", "D", ".", "ImplicitDefs", ")", "while", "(", "*", "R", ")", "expandReg", "(", "*", "R", "++", ",", "Defs", ")", ";", "if", "(", "const", "uint16_t", "*", "R", "=", "D", ".", "ImplicitUses", ")", "while", "(", "*", "R", ")", "expandReg", "(", "*", "R", "++", ",", "Uses", ")", ";", "for", "(", "ConstMIOperands", "Mo", "(", "MI", ")", ";", "Mo", ".", "isValid", "(", ")", ";", "++", "Mo", ")", "{", "if", "(", "!", "Mo", "->", "isReg", "(", ")", "||", "Mo", "->", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "Mo", "->", "getReg", "(", ")", ";"], "ground_truth": ["BitVector", "&", "Set", "=", "Mo", "->", "isDef", "(", ")", "?", "Defs", ":", "Uses", ";"], "File": "HexagonGenMux18", "Func": "getDefsUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12484, "Length": 108, "Cover_Rate": 0.6835443037974683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "llvm", "::", "addUnpredicatedMveVpredNOp", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12485, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "VF", ".", "getFixedValue", "(", ")", ";"], "ground_truth": ["return", "VF", ".", "getKnownMinValue", "(", ")", "*", "ST", "->", "getVScaleForTuning", "(", ")", ";"], "File": "AArch64TargetTransformInfo", "Func": "getMaxNumElements", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12486, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "Ty", ";"], "ground_truth": ["return", "<STR_LIT>", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", ";"], "File": "HexagonISelLowering (2)3", "Func": "tyScalar", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12487, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "vector", "signed", "int", "v", ";", "signed", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "aa", ",", "bb", ";", "aa", ".", "v", "=", "(", "vector", "signed", "int", ")", "(", "a", ")", ";", "bb", ".", "v", "=", "(", "vector", "signed", "int", ")", "(", "b", ")", ";", "if", "(", "aa", ".", "i", "[", "<NUM_LIT>", "]", ">", "bb", ".", "i", "[", "<NUM_LIT>", "]", ")", "{", "SPU_HALT_ACTION", ";", "}", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_hgt", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12488, "Length": 67, "Cover_Rate": 0.8481012658227848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ib", "=", "sign", "?", "DAG", ".", "getSExtOrTrunc", "(", "RHS", ",", "DL", ",", "IntVT", ")", ":", "DAG", ".", "getZExtOrTrunc", "(", "RHS", ",", "DL", ",", "IntVT", ")", ";", "SDValue", "fa", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ia", ")", ";", "SDValue", "fb", "=", "DAG", ".", "getNode", "(", "ToFp", ",", "DL", ",", "FltVT", ",", "ib", ")", ";", "SDValue", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fa", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fb", ")", ")", ";", "fq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fqneg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fq", ")", ";", "SDValue", "fr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fqneg", ",", "fb", ")", ",", "fa", ")", ";", "SDValue", "iq", "=", "DAG", ".", "getNode", "(", "ToInt", ",", "DL", ",", "IntVT", ",", "fq", ")", ";", "fr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fr", ")", ";", "fb", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FltVT", ",", "fb", ")", ";", "EVT", "SetCCVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDValue", "cv", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCCVT", ",", "fr", ",", "fb", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["jq", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "cv", ",", "jq", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "LowerDIVREM24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12489, "Length": 263, "Cover_Rate": 0.38563049853372433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_shl_epi8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpshlb", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_shl_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12490, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "VAList", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "getPointerTy", "(", ")", ")", ")", ";"], "File": "XCoreISelLowering43", "Func": "LowerVAARG", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12491, "Length": 81, "Cover_Rate": 0.400990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSignedImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "O", "<<", "(", "int", ")", "Value", ";"], "ground_truth": ["}"], "File": "VideocoreInstPrinter", "Func": "printSignedImmOperand", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12492, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Loops", "=", "getAnalysisIfAvailable", "<", "MachineLoopInfo", ">", "(", ")", ";", "MBPI", "=", "&", "getAnalysis", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "MinSize", "=", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ";", "bool", "Changed", "=", "false", ";"], "ground_truth": ["CmpConv", ".", "runOnMachineFunction", "(", "MF", ",", "MBPI", ")", ";"], "File": "AArch64ConditionalCompares1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12493, "Length": 59, "Cover_Rate": 0.3155080213903743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "MCS51ELFObjectWriter", "Func": "~MCS51ELFObjectWriter", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12494, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "getLRForRMW", "(", "Ordering", ",", "Width", ")", ")", ",", "DestReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "switch", "(", "BinOp", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicRMWInst", "::", "Nand", ":", "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "IncrReg", ")", ";"], "ground_truth": ["BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "doAtomicBinOpExpansion", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12495, "Length": 96, "Cover_Rate": 0.3416370106761566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoGNUCOFF", "::", "<ISA_LIT>MCAsmInfoGNUCOFF", "(", ")", "{", "CommentString", "=", "<STR_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["}"], "File": "AArch64MCAsmInfo19", "Func": "AArch64MCAsmInfoGNUCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12496, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "is64Bit", "(", ")", "&&", "!", "isTargetNaCl", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget106", "Func": "has64BitPointers", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12497, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "val", ">", "-", "<NUM_LIT>", ")", "&&", "(", "val", "<", "<NUM_LIT>", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "val", ")", ";", "else", "if", "(", "val", "<", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "-", "val", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "val", ")", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "printx", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12498, "Length": 52, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";", "return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo (2)1", "Func": "isCVINew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12499, "Length": 27, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Parser", ".", "addAliasForDirective", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "RISCVAsmParser", "Func": "RISCVAsmParser", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12500, "Length": 39, "Cover_Rate": 0.4875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtsd_si32", "(", "__m128d", "__A", ")", "{", "__v2df", "rounded", "=", "vec_rint", "(", "(", "__v2df", ")", "__A", ")", ";", "int", "result", "=", "(", "(", "__v2df", ")", "rounded", ")", "[", "<NUM_LIT>", "]", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cvtsd_si32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12501, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Subtarget", "(", "*", "TM", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "TeakISelDAGToDAG", "Func": "TeakDAGToDAGISel", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12502, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PRTmp", ")", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "or_opcode", "=", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "or_bitmask", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "or_opcode", ")", ",", "tmpReg", ")", ".", "addReg", "(", "PRTmp", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "tmpReg", ")", ".", "addImm", "(", "or_bitmask", ")", ";"], "ground_truth": ["InsertedInstrs", "+=", "<NUM_LIT>", ";"], "File": "PatmosSPReduce1", "Func": "insertDefToStackLoc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12503, "Length": 106, "Cover_Rate": 0.3302180685358255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeBarriersPass", "(", ")", ")", ";", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "create<ISA_LIT>ConstantIslandPass", "(", ")", ")", ";", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>NaClRewritePass", "(", ")", ")", ";"], "File": "ARMTargetMachine90", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12504, "Length": 72, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "MSP430MCAsmInfo (2)1", "Func": "anchor", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12505, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vmlav2sf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmla_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12506, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "^=", "x", ">>", "<NUM_LIT>", ";", "x", "^=", "x", ">>", "<NUM_LIT>", ";", "x", "&=", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "<NUM_LIT>", ">>", "x", ")", "&", "<NUM_LIT>", ";"], "File": "stormy16-lib21", "Func": "__parityhi2", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12507, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Cloner", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "PIC16Cloner", "Func": "PIC16Cloner", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12508, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MachineConstEvaluator", "::", "evaluateORrr", "(", "const", "RegisterSubReg", "&", "R1", ",", "const", "RegisterSubReg", "&", "R2", ",", "const", "CellMap", "&", "Inputs", ",", "LatticeCell", "&", "Result", ")", "{", "assert", "(", "Inputs", ".", "has", "(", "R1", ".", "Reg", ")", "&&", "Inputs", ".", "has", "(", "R2", ".", "Reg", ")", ")", ";", "const", "LatticeCell", "&", "L1", "=", "Inputs", ".", "get", "(", "R2", ".", "Reg", ")", ";", "const", "LatticeCell", "&", "L2", "=", "Inputs", ".", "get", "(", "R2", ".", "Reg", ")", ";", "if", "(", "L2", ".", "isBottom", "(", ")", ")", "{", "if", "(", "L1", ".", "isBottom", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "evaluateORrr", "(", "R2", ",", "R1", ",", "Inputs", ",", "Result", ")", ";"], "File": "HexagonConstPropagation11", "Func": "evaluateORrr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12509, "Length": 106, "Cover_Rate": 0.48623853211009177, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fncode", "==", "MMA_BUILTIN_DISASSEMBLE_ACC", ")", "{", "new_decl", "=", "rs6000_builtin_decls", "[", "MMA_BUILTIN_XXMFACC_INTERNAL", "]", ";", "new_call", "=", "gimple_build_call", "(", "new_decl", ",", "<NUM_LIT>", ",", "src", ")", ";", "src", "=", "make_ssa_name", "(", "vector_quad_type_node", ")", ";", "gimple_call_set_lhs", "(", "new_call", ",", "src", ")", ";", "gimple_seq_add_stmt", "(", "&", "new_seq", ",", "new_call", ")", ";", "}", "new_decl", "=", "rs6000_builtin_decls", "[", "fncode", "+", "<NUM_LIT>", "]", ";", "tree", "dst_type", "=", "build_pointer_type_for_mode", "(", "unsigned_V16QI_type_node", ",", "ptr_mode", ",", "true", ")", ";", "tree", "dst_base", "=", "build1", "(", "VIEW_CONVERT_EXPR", ",", "dst_type", ",", "dst_ptr", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "nvec", ";", "i", "++", ")", "{", "unsigned", "index", "=", "WORDS_BIG_ENDIAN", "?", "i", ":", "nvec", "-", "<NUM_LIT>", "-", "i", ";", "tree", "dst", "=", "build2", "(", "MEM_REF", ",", "unsigned_V16QI_type_node", ",", "dst_base", ",", "build_int_cst", "(", "dst_type", ",", "index", "*", "<NUM_LIT>", ")", ")", ";", "tree", "dstssa", "=", "make_ssa_name", "(", "unsigned_V16QI_type_node", ")", ";", "new_call", "=", "gimple_build_call", "(", "new_decl", ",", "<NUM_LIT>", ",", "src", ",", "build_int_cstu", "(", "uint16_type_node", ",", "i", ")", ")", ";", "gimple_call_set_lhs", "(", "new_call", ",", "dstssa", ")", ";", "gimple_seq_add_stmt", "(", "&", "new_seq", ",", "new_call", ")", ";", "gimplify_assign", "(", "dst", ",", "dstssa", ",", "&", "new_seq", ")", ";", "}", "pop_gimplify_context", "(", "NULL", ")", ";", "gsi_replace_with_seq", "(", "gsi", ",", "new_seq", ",", "true", ")", ";", "return", "true", ";", "}", "new_decl", "=", "rs6000_builtin_decls", "[", "fncode", "+", "<NUM_LIT>", "]", ";", "tree", "lhs", ",", "op", "[", "MAX_MMA_OPERANDS", "]", ";", "tree", "acc", "=", "gimple_call_arg", "(", "stmt", ",", "<NUM_LIT>", ")", ";", "push_gimplify_context", "(", "true", ")", ";", "if", "(", "(", "attr", "&", "RS6000_BTC_QUAD", ")", "!=", "<NUM_LIT>", ")", "{", "op", "[", "<NUM_LIT>", "]", "=", "make_ssa_name", "(", "vector_quad_type_node", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "nopnds", ";", "i", "++", ")", "op", "[", "i", "]", "=", "gimple_call_arg", "(", "stmt", ",", "i", ")", ";"], "ground_truth": ["gimplify_assign", "(", "op", "[", "<NUM_LIT>", "]", ",", "build_simple_mem_ref", "(", "acc", ")", ",", "&", "new_seq", ")", ";"], "File": "rs6000-call1", "Func": "rs6000_gimple_fold_mma_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12510, "Length": 295, "Cover_Rate": 0.3266888150609081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vbrsrq_n_fv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vbrsrq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12511, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "NyuziTargetMachine", "Func": "addInstSelector", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12512, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAddCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSubCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADCCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMulCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformFMinFMaxCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFANDNCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSIGN_EXTEND_INREGCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformTruncateCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformISDSETCCCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSETCCCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBrCondCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performVZEXTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShuffleCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformFMACombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering225", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12513, "Length": 466, "Cover_Rate": 0.6793002915451894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pslld512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_sll_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12514, "Length": 31, "Cover_Rate": 0.775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "A", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "AM", ".", "BaseType", "=", "<STR_LIT>", ";", "AM", ".", "Base", ".", "FrameIndex", "=", "SI", "->", "second", ";", "return", "true", ";", "}", "break", ";", "}", "case", "Instruction", "::", "Add", ":", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Disp", "=", "(", "int32_t", ")", "AM", ".", "Disp", "+", "(", "uint64_t", ")", "CI", "->", "getSExtValue", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", ")", "{", "AM", ".", "Disp", "=", "(", "uint32_t", ")", "Disp", ";", "return", "<ISA_LIT>SelectAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "}", "}", "break", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "<ISA_LIT>AddressMode", "SavedAM", "=", "AM", ";", "uint64_t", "Disp", "=", "(", "int32_t", ")", "AM", ".", "Disp", ";", "unsigned", "IndexReg", "=", "AM", ".", "IndexReg", ";", "unsigned", "Scale", "=", "AM", ".", "Scale", ";", "gep_type_iterator", "GTI", "=", "gep_type_begin", "(", "U", ")", ";", "for", "(", "User", "::", "const_op_iterator", "i", "=", "U", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "e", "=", "U", "->", "op_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "GTI", ")", "{", "const", "Value", "*", "Op", "=", "*", "i", ";", "if", "(", "StructType", "*", "STy", "=", "GTI", ".", "getStructTypeOrNull", "(", ")", ")", "{", "const", "StructLayout", "*", "SL", "=", "DL", ".", "getStructLayout", "(", "STy", ")", ";", "Disp", "+=", "SL", "->", "getElementOffset", "(", "cast", "<", "ConstantInt", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ")", ";", "continue", ";", "}", "uint64_t", "S", "=", "DL", ".", "getTypeAllocSize", "(", "GTI", ".", "getIndexedType", "(", ")", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op", ")", ")", "{", "Disp", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "break", ";", "}", "if", "(", "canFoldAddIntoGEP", "(", "U", ",", "Op", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Disp", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "if", "(", "IndexReg", "==", "<NUM_LIT>", "&&", "(", "!", "AM", ".", "GV", "||", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "&&", "(", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", "||", "S", "==", "<NUM_LIT>", ")", ")", "{", "Scale", "=", "S", ";", "IndexReg", "=", "getRegForGEPIndex", "(", "Op", ")", ";", "if", "(", "IndexReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "}", "goto", "unsupported_gep", ";", "}", "}"], "ground_truth": ["if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", ")", "break", ";"], "File": "X86FastISel114", "Func": "X86SelectAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12515, "Length": 463, "Cover_Rate": 0.5202247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeSimm19Value", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Insn", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "NyuziDisassembler", "Func": "decodeSimm19Value", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12516, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "Mask", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MaskVec", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "SDValue", "Arg", "=", "Mask", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MaskVec", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "continue", ";", "}", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Arg", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Arg", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "<", "NumElems", ")", "MaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Val", "+", "NumElems", ",", "EltVT", ")", ")", ";", "else", "MaskVec", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Val", "-", "NumElems", ",", "EltVT", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "CommuteVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12517, "Length": 145, "Cover_Rate": 0.5776892430278885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", ")", ";", "emitFunctionStart", "(", "MF", ")", ";", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "EmitFunctionBody", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "XCoreAsmPrinter35", "Func": "runOnMachineFunction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12518, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "DebugLoc", "DL", ")", "const", "{", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCInstrInfo107", "Func": "InsertBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12519, "Length": 139, "Cover_Rate": 0.6556603773584906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["return", "Subtarget", ".", "hasV5Ops", "(", ")", ";"], "File": "HexagonISelLowering106", "Func": "isFPImmLegal", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12520, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "pic", "=", "NULL", ";", "type", "=", "UNSPEC_INDNTPOFF", ";", "}", "off", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ")", ",", "type", ")", ";", "off", "=", "gen_rtx_CONST", "(", "Pmode", ",", "off", ")", ";", "if", "(", "pic", ")", "off", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic", ",", "off", ")", ";", "off", "=", "gen_const_mem", "(", "Pmode", ",", "off", ")", ";", "set_mem_alias_set", "(", "off", ",", "ix86_GOT_alias_set", "(", ")", ")", ";", "if", "(", "TARGET_64BIT", "||", "TARGET_GNU_TLS", ")", "{", "base", "=", "get_thread_pointer", "(", "for_mov", "||", "!", "TARGET_TLS_DIRECT_SEG_REFS", ")", ";", "off", "=", "force_reg", "(", "Pmode", ",", "off", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "off", ")", ";", "}", "else", "{", "base", "=", "get_thread_pointer", "(", "true", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_subsi3", "(", "dest", ",", "base", ",", "off", ")", ")", ";", "}", "break", ";", "case", "TLS_MODEL_LOCAL_EXEC", ":", "off", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ")", ",", "(", "TARGET_64BIT", "||", "TARGET_GNU_TLS", ")", "?", "UNSPEC_NTPOFF", ":", "UNSPEC_TPOFF", ")", ";", "off", "=", "gen_rtx_CONST", "(", "Pmode", ",", "off", ")", ";", "if", "(", "TARGET_64BIT", "||", "TARGET_GNU_TLS", ")", "{", "base", "=", "get_thread_pointer", "(", "for_mov", "||", "!", "TARGET_TLS_DIRECT_SEG_REFS", ")", ";", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "base", ",", "off", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "i3863", "Func": "legitimize_tls_address", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12521, "Length": 203, "Cover_Rate": 0.36510791366906475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "supportsRMW", "(", ")", "const", "{", "return", "m_supportsRMW", ";"], "ground_truth": ["}"], "File": "MCS51Subtarget", "Func": "supportsRMW", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12522, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12523, "Length": 48, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "MCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "X86MCTargetDesc", "Func": "createX86MCInstrAnalysis", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12524, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "I", ".", "isPHI", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", ")", ";", "return", "false", ";", "}", "if", "(", "I", ".", "mayLoad", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", ")", ";", "return", "false", ";", "}", "bool", "DontMoveAcrossStore", "=", "true", ";", "if", "(", "!", "I", ".", "isSafeToMove", "(", "nullptr", ",", "DontMoveAcrossStore", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", ")", ";", "return", "false", ";", "}", "if", "(", "&", "I", "!=", "CmpMI", "&&", "I", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "I", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64ConditionalCompares1", "Func": "canSpeculateInstrs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12525, "Length": 117, "Cover_Rate": 0.4978723404255319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MachObjectWriter", "(", "false", ",", "MachO", "::", "CPU_TYPE_<ISA_LIT>", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin11", "Func": "createObjectTargetWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12526, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "LC2200InstPrinter", "Func": "printInst", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12527, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TrueOpnd", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseOpnd", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "TrueOpnd", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "FalseOpnd", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "Cond", ".", "hasOneUse", "(", ")", "||", "TrueOpnd", ".", "hasOneUse", "(", ")", "||", "FalseOpnd", ".", "hasOneUse", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "switch", "(", "CC", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TrueOpnd", ",", "FalseOpnd", ")", ";", "break", ";", "}", "SDValue", "CmpOpnd1", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CmpOpnd2", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "TrueOpnd", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "CmpOpnd1", "&&", "TrueOpnd", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "CmpOpnd2", "&&", "FalseOpnd", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "CmpOpnd2", "&&", "FalseOpnd", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "CmpOpnd1", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "CmpOpnd1", ",", "CmpOpnd2", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "combineVSelect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12528, "Length": 265, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CondReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiReg", ")", ".", "addReg", "(", "InitReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "ResultReg", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "PhiExec", ")", ".", "addReg", "(", "InitSaveExecReg", ")", ".", "addMBB", "(", "&", "OrigBB", ")", ".", "addReg", "(", "NewExec", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "getUndefRegState", "(", "IdxReg", ".", "isUndef", "(", ")", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CondReg", ")", ".", "addReg", "(", "CurrentIdxReg", ")", ".", "addReg", "(", "IdxReg", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "IdxReg", ".", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewExec", ")", ".", "addReg", "(", "CondReg", ",", "RegState", "::", "Kill", ")", ";", "MRI", ".", "setSimpleHint", "(", "NewExec", ",", "CondReg", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "unsigned", "IdxReg", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "IdxReg", "=", "CurrentIdxReg", ";", "}", "else", "{", "IdxReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "IdxReg", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "unsigned", "IdxMode", "=", "IsIndirectSrc", "?", "VGPRIndexMode", "::", "SRC0_ENABLE", ":", "VGPRIndexMode", "::", "DST_ENABLE", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "IdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "IdxMode", ")", ";", "SetOn", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "}", "else", "{", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ";", "}", "else", "{", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "CurrentIdxReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";", "}", "}", "MachineInstr", "*", "InsertPt", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "NewExec", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "&", "LoopBB", ")", ";"], "ground_truth": ["return", "InsertPt", "->", "getIterator", "(", ")", ";"], "File": "SIISelLowering (2)3", "Func": "emitLoadM0FromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12529, "Length": 465, "Cover_Rate": 0.7737104825291181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "needIndirectCall", ")", "{", "SDValue", "MTCTROps", "[", "]", "=", "{", "Chain", ",", "Callee", ",", "InFlag", "}", ";", "if", "(", "isSVR4ABI", "&&", "is<ISA_LIT>64", "&&", "!", "isELFv2ABI", ")", "{", "SDValue", "LDChain", "=", "CallSeqStart", ".", "getValue", "(", "CallSeqStart", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "LDChain", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LDChain", "=", "CallSeqStart", ".", "getValue", "(", "CallSeqStart", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "MMOFlags", "=", "Subtarget", ".", "hasInvariantFunctionDescriptors", "(", ")", "?", "(", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ":", "MachineMemOperand", "::", "MONone", ";", "MachinePointerInfo", "MPI", "(", "CS", "?", "CS", ".", "getCalledValue", "(", ")", ":", "nullptr", ")", ";", "SDValue", "LoadFuncPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "Callee", ",", "MPI", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "PtrOff", ")", ";", "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "AddPtr", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "TOCOff", ")", ";", "SDValue", "TOCPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "AddTOC", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "TOCVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "TOCPtr", ",", "InFlag", ")", ";", "Chain", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "hasNest", ")", "{", "SDValue", "EnvVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "LoadEnvPtr", ",", "InFlag", ")", ";", "Chain", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering142", "Func": "PrepareCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12530, "Length": 326, "Cover_Rate": 0.3055295220243674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86MCCodeEmitter69", "Func": "getNumFixupKinds", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12531, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "if", "(", "GET_CODE", "(", "op", "[", "<NUM_LIT>", "]", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "op", "[", "<NUM_LIT>", "]", ")", "==", "ASHIFTRT", "||", "GET_CODE", "(", "op", "[", "<NUM_LIT>", "]", ")", "==", "LSHIFTRT", ")", "{", "rtx", "ops", "[", "<NUM_LIT>", "]", ";", "ops", "[", "<NUM_LIT>", "]", "=", "op", "[", "<NUM_LIT>", "]", ";", "ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "op", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "op", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "op", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "ASHIFT", ":", "switch", "(", "GET_MODE", "(", "op", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "QImode", ":", "ashlqi3_out", "(", "insn", ",", "ops", ",", "&", "len", ")", ";", "break", ";", "case", "HImode", ":", "ashlhi3_out", "(", "insn", ",", "ops", ",", "&", "len", ")", ";", "break", ";", "case", "SImode", ":", "ashlsi3_out", "(", "insn", ",", "ops", ",", "&", "len", ")", ";", "break", ";", "default", ":", "break", ";", "}", "break", ";", "case", "ASHIFTRT", ":", "switch", "(", "GET_MODE", "(", "op", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "QImode", ":", "ashrqi3_out", "(", "insn", ",", "ops", ",", "&", "len", ")", ";", "break", ";", "case", "HImode", ":", "ashrhi3_out", "(", "insn", ",", "ops", ",", "&", "len", ")", ";", "break", ";", "case", "SImode", ":", "ashrsi3_out", "(", "insn", ",", "ops", ",", "&", "len", ")", ";", "break", ";", "default", ":", "break", ";", "}", "break", ";", "case", "LSHIFTRT", ":", "switch", "(", "GET_MODE", "(", "op", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "QImode", ":", "lshrqi3_out", "(", "insn", ",", "ops", ",", "&", "len", ")", ";", "break", ";", "case", "HImode", ":", "lshrhi3_out", "(", "insn", ",", "ops", ",", "&", "len", ")", ";", "break", ";", "case", "SImode", ":", "lshrsi3_out", "(", "insn", ",", "ops", ",", "&", "len", ")", ";", "break", ";", "default", ":", "break", ";", "}", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "avr3", "Func": "adjust_insn_length", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12532, "Length": 297, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetMachine10", "Func": "~AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12533, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallPtrSet", "<", "Value", "*", ",", "<NUM_LIT>", ">", "NewPtrs", ";", "NewPtrs", ".", "insert", "(", "Base", ".", "first", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "BucketChain", ".", "Elements", ".", "begin", "(", ")", ")", ",", "IE", "=", "BucketChain", ".", "Elements", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "Value", "*", "Ptr", "=", "getPointerOperandAndType", "(", "I", "->", "Instr", ")", ";", "assert", "(", "Ptr", "&&", "<STR_LIT>", ")", ";", "if", "(", "NewPtrs", ".", "count", "(", "Ptr", ")", ")", "continue", ";", "Instruction", "*", "NewPtr", "=", "rewriteForBucketElement", "(", "Base", ",", "*", "I", ",", "I", "->", "Offset", "?", "cast", "<", "SCEVConstant", ">", "(", "I", "->", "Offset", ")", "->", "getValue", "(", ")", ":", "nullptr", ",", "DeletedPtrs", ")", ";", "assert", "(", "NewPtr", "&&", "<STR_LIT>", ")", ";", "NewPtrs", ".", "insert", "(", "NewPtr", ")", ";", "}", "SCEVE", ".", "clear", "(", ")", ";", "for", "(", "auto", "*", "Ptr", ":", "DeletedPtrs", ")", "{", "if", "(", "Instruction", "*", "IDel", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ")", "BBChanged", ".", "insert", "(", "IDel", "->", "getParent", "(", ")", ")", ";", "RecursivelyDeleteTriviallyDeadInstructions", "(", "Ptr", ")", ";", "}", "MadeChange", "=", "true", ";"], "ground_truth": ["SuccPrepCount", "++", ";"], "File": "PPCLoopInstrFormPrep", "Func": "rewriteLoadStores", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12534, "Length": 185, "Cover_Rate": 0.4083885209713024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "asA", "=", "LocA", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";"], "ground_truth": ["unsigned", "asB", "=", "LocB", ".", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";"], "File": "AMDGPUAliasAnalysis12", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12535, "Length": 30, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sh_pass_in_reg_p", "(", "*", "cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", "&&", "!", "TARGET_FPU_DOUBLE", "&&", "(", "sh_round_reg", "(", "*", "cum", ",", "arg", ".", "mode", ")", "+", "CEIL", "(", "arg", ".", "promoted_size_in_bytes", "(", ")", ",", "UNITS_PER_WORD", ")", ">", "NPARM_REGS", "(", "arg", ".", "mode", ")", ")", ")", "words", "=", "NPARM_REGS", "(", "arg", ".", "mode", ")", "-", "sh_round_reg", "(", "*", "cum", ",", "arg", ".", "mode", ")", ";"], "ground_truth": ["return", "words", "*", "UNITS_PER_WORD", ";"], "File": "sh", "Func": "sh_arg_partial_bytes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12536, "Length": 73, "Cover_Rate": 0.7227722772277227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "required_extensions_p", "(", "enum", "rvv_base_type", "type", ")", "{", "return", "type", "==", "RVV_BASE_eew8_index", "||", "type", "==", "RVV_BASE_eew16_index", "||", "type", "==", "RVV_BASE_eew32_index", "||", "type", "==", "RVV_BASE_eew64_index", "||", "type", "==", "RVV_BASE_float_vector", "||", "type", "==", "RVV_BASE_double_trunc_float_vector", "||", "type", "==", "RVV_BASE_double_trunc_vector", "||", "type", "==", "RVV_BASE_widen_lmul1_vector", "||", "type", "==", "RVV_BASE_eew8_interpret", "||", "type", "==", "RVV_BASE_eew16_interpret", "||", "type", "==", "RVV_BASE_eew32_interpret", "||", "type", "==", "RVV_BASE_eew64_interpret", "||", "type", "==", "RVV_BASE_vlmul_ext_x2", "||", "type", "==", "RVV_BASE_vlmul_ext_x4", "||", "type", "==", "RVV_BASE_vlmul_ext_x8", "||", "type", "==", "RVV_BASE_vlmul_ext_x16", "||", "type", "==", "RVV_BASE_vlmul_ext_x32", "||", "type", "==", "RVV_BASE_vlmul_ext_x64", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "required_extensions_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12537, "Length": 83, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EltVT", "=", "<STR_LIT>", ";", "VecVT", "=", "<STR_LIT>", ";", "EltMask", "=", "<NUM_LIT>", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "VecVal1", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "In1", ")", ";", "VecVal2", "=", "DAG", ".", "getTargetInsertSubreg", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "In2", ")", ";", "}", "else", "{", "VecVal1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "In1", ")", ";", "VecVal2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "In2", ")", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SDValue", "BuildVec", "=", "DAG", ".", "getConstant", "(", "EltMask", ",", "VecVT", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "BuildVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BuildVec", ")", ";", "BuildVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BuildVec", ")", ";", "BuildVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BuildVec", ")", ";", "}", "SDValue", "Sel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "VecVal1", ",", "VecVal2", ",", "BuildVec", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Sel", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Sel", ")", ";"], "ground_truth": ["else", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Sel", ")", ";"], "File": "AArch64ISelLowering125", "Func": "LowerFCOPYSIGN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12538, "Length": 254, "Cover_Rate": 0.4226289517470882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isSymbol", "(", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PIC16InstrInfo", "Func": "isStoreToStackSlot", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12539, "Length": 63, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBranchOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "assert", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter13", "Func": "printBranchOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12540, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "Val", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "tryAddingPcLoadReferenceComment", "(", "Address", ",", "(", "Address", "&", "~", "<NUM_LIT>", ")", "+", "imm", "+", "<NUM_LIT>", ",", "Decoder", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler", "Func": "DecodeThumbAddrModePC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12541, "Length": 42, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "BranchProbability", "Probability", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo (2)1", "Func": "isProfitableToIfCvt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12542, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Lo4", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Value", "=", "(", "Sbit", "<<", "<NUM_LIT>", ")", "|", "(", "Mid6", "<<", "<NUM_LIT>", ")", "|", "(", "Lo4", "<<", "<NUM_LIT>", ")", "|", "(", "Hi1", "<<", "<NUM_LIT>", ")", ";", "return", "Value", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "uint64_t", "UpperImm", "=", "(", "Value", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint64_t", "LowerImm", "=", "Value", "&", "<NUM_LIT>", ";", "return", "UpperImm", "|", "(", "(", "LowerImm", "<<", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Bit11", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit4", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit9_8", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit10", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit6", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit7", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit3_1", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Bit5", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Value", "=", "(", "Bit11", "<<", "<NUM_LIT>", ")", "|", "(", "Bit4", "<<", "<NUM_LIT>", ")", "|", "(", "Bit9_8", "<<", "<NUM_LIT>", ")", "|", "(", "Bit10", "<<", "<NUM_LIT>", ")", "|", "(", "Bit6", "<<", "<NUM_LIT>", ")", "|", "(", "Bit7", "<<", "<NUM_LIT>", ")", "|", "(", "Bit3_1", "<<", "<NUM_LIT>", ")", "|", "Bit5", ";", "return", "Value", ";", "}", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["unsigned", "Bit8", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "RISCVAsmBackend3", "Func": "adjustFixupValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12543, "Length": 237, "Cover_Rate": 0.342485549132948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_AAPCS_SwiftError_SCS_RegMask", ":", "CSR_<ISA_LIT>_AAPCS_SwiftError_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "PreserveMost", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_RT_MostRegs_SCS_RegMask", ":", "CSR_<ISA_LIT>_RT_MostRegs_RegMask", ";", "else", "return", "SCS", "?", "CSR_<ISA_LIT>_AAPCS_SCS_RegMask", ":", "CSR_<ISA_LIT>_AAPCS_RegMask", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo18", "Func": "getCallPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12544, "Length": 67, "Cover_Rate": 0.4557823129251701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetLowering", "::", "getMinimumJumpTableEntries", "(", ")", ";"], "ground_truth": ["}"], "File": "VEISelLowering11", "Func": "getMinimumJumpTableEntries", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12545, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Is64Bit", "&&", "Idx", "==", "<STR_LIT>", ")", "Idx", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "<ISA_LIT>GenRegisterInfo", "::", "getSubClassWithSubReg", "(", "RC", ",", "Idx", ")", ";"], "File": "X86RegisterInfo (2)", "Func": "getSubClassWithSubReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12546, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NewPt", "==", "IPI", ".", "first", "||", "DT", ".", "dominates", "(", "IPI", ".", "first", ",", "NewPt", ")", "||", "(", "IPI", ".", "first", "->", "getParent", "(", ")", "!=", "NewPt", "->", "getParent", "(", ")", "&&", "DT", ".", "dominates", "(", "IPI", ".", "first", "->", "getParent", "(", ")", ",", "NewPt", "->", "getParent", "(", ")", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "IPI", ".", "first", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ")", ";"], "ground_truth": ["IPI", ".", "second", ".", "emplace_back", "(", "User", ",", "OpNo", ")", ";"], "File": "AArch64PromoteConstant", "Func": "isDominated", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12547, "Length": 98, "Cover_Rate": 0.6049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "BranchFolderPassID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "addPass", "(", "create<ISA_LIT>ImageOptimizerPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "create<ISA_LIT>AssignValidGlobalNamesPass", "(", ")", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>FavorNonGenericAddrSpacesPass", "(", ")", ")", ";"], "File": "NVPTXTargetMachine17", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12548, "Length": 65, "Cover_Rate": 0.5803571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "ground_truth": ["}"], "File": "SHUXIMCInstLower", "Func": "LowerSymbolOperand", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12549, "Length": 70, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "res", "!=", "MatchOperand_Success", ")", "{", "return", "res", ";", "}", "int64_t", "Int", ";", "Int", "=", "StringSwitch", "<", "int64_t", ">", "(", "Value", ")", ".", "Case", "(", "<STR_LIT>", ",", "DstUnused", "::", "UNUSED_PAD", ")", ".", "Case", "(", "<STR_LIT>", ",", "DstUnused", "::", "UNUSED_SEXT", ")", ".", "Case", "(", "<STR_LIT>", ",", "DstUnused", "::", "UNUSED_PRESERVE", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Int", "==", "<NUM_LIT>", ")", "{", "Error", "(", "StringLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "Int", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ")", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "parseSDWADstUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12550, "Length": 94, "Cover_Rate": 0.6573426573426573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Cand", ".", "isValid", "(", ")", ")", "{", "TryCand", ".", "Reason", "=", "NodeOrder", ";", "return", "true", ";", "}", "if", "(", "tryLess", "(", "TryCand", ".", "VGPRUsageDiff", ">", "<NUM_LIT>", ",", "Cand", ".", "VGPRUsageDiff", ">", "<NUM_LIT>", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", "true", ";", "if", "(", "tryGreater", "(", "TryCand", ".", "NumSuccessors", ">", "<NUM_LIT>", ",", "Cand", ".", "NumSuccessors", ">", "<NUM_LIT>", ",", "TryCand", ",", "Cand", ",", "Successor", ")", ")", "return", "true", ";", "if", "(", "tryGreater", "(", "TryCand", ".", "Height", ",", "Cand", ".", "Height", ",", "TryCand", ",", "Cand", ",", "Depth", ")", ")", "return", "true", ";", "if", "(", "tryLess", "(", "TryCand", ".", "VGPRUsageDiff", ",", "Cand", ".", "VGPRUsageDiff", ",", "TryCand", ",", "Cand", ",", "RegUsage", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler", "Func": "tryCandidateRegUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12551, "Length": 120, "Cover_Rate": 0.8955223880597015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_add_ph", "(", "__mmask32", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ")", "{", "return", "__builtin_ia32_addph512_mask", "(", "__B", ",", "__C", ",", "_mm512_setzero_ph", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_add_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12552, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AbstractMemberAccessLegacyPass", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess1", "Func": "createBPFAbstractMemberAccess", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12553, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmvnq_m_n_s16", "(", "int16x8_t", "__inactive", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmvnq_m_n_sv8hi", "(", "__inactive", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmvnq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12554, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDNode", "*", "And", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Mask", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "OnesReg", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "SubR", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "SDValue", "(", "And", ",", "<NUM_LIT>", ")", ",", "SubR", ")", ")", ";", "return", ";", "}", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "SDValue", "(", "Mask", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "OnesReg", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", ";", "}", "SDNode", "*", "Int", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "(", "Int", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "ID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "doesIntrinsicReturnPredicate", "(", "ID", ")", ")", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Int", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TargetConst0", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "Result_3", ")", ";", "return", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "RsPd", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Int", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "RsPd", ")", ";", "return", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG57", "Func": "SelectZeroExtend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12555, "Length": 328, "Cover_Rate": 0.5836298932384342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "ConstraintWeight", "<ISA_LIT>TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'I'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "info", ".", "CallOperandVal", ")", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "}", "return", "weight", ";"], "ground_truth": ["}"], "File": "SparcISelLowering (2)2", "Func": "getSingleConstraintMatchWeight", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12556, "Length": 106, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "i", ")", ")", "{", "if", "(", "merge_sp_adjust_with_load", "==", "<NUM_LIT>", "&&", "local_fsize", "==", "<NUM_LIT>", "&&", "VAL_14_BITS_P", "(", "-", "actual_fsize", ")", ")", "merge_sp_adjust_with_load", "=", "i", ";", "else", "load_reg", "(", "i", ",", "offset", ",", "STACK_POINTER_REGNUM", ")", ";", "offset", "+=", "UNITS_PER_WORD", ";", "}", "}", "}", "offset", "=", "(", "offset", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "save_fregs", ")", "{", "if", "(", "frame_pointer_needed", ")", "set_reg_plus_d", "(", "<NUM_LIT>", ",", "HARD_FRAME_POINTER_REGNUM", ",", "offset", ",", "<NUM_LIT>", ")", ";", "else", "set_reg_plus_d", "(", "<NUM_LIT>", ",", "STACK_POINTER_REGNUM", ",", "offset", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "FP_SAVED_REG_LAST", ";", "i", ">=", "FP_SAVED_REG_FIRST", ";", "i", "-=", "FP_REG_STEP", ")", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "||", "(", "!", "TARGET_64BIT", "&&", "df_regs_ever_live_p", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "src", "=", "gen_rtx_MEM", "(", "DFmode", ",", "gen_rtx_POST_INC", "(", "word_mode", ",", "tmpreg", ")", ")", ";", "rtx", "dest", "=", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ";", "emit_move_insn", "(", "dest", ",", "src", ")", ";", "}", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "frame_pointer_needed", ")", "{"], "ground_truth": ["rtx", "delta", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";"], "File": "pa", "Func": "pa_expand_epilogue", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12557, "Length": 199, "Cover_Rate": 0.3163751987281399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "Res", ".", "second", "==", "<NUM_LIT>", ")", "{", "if", "(", "StringsEqualNoCase", "(", "<STR_LIT>", ",", "Constraint", ")", ")", "{", "Res", ".", "first", "=", "<STR_LIT>", ";", "Res", ".", "second", "=", "<STR_LIT>", ";", "}", "if", "(", "Constraint", "==", "<STR_LIT>", ")", "{", "Res", ".", "first", "=", "<STR_LIT>", ";", "Res", ".", "second", "=", "<STR_LIT>", ";", "}", "return", "Res", ";", "}", "if", "(", "Res", ".", "second", "->", "hasType", "(", "VT", ")", ")", "return", "Res", ";", "if", "(", "Res", ".", "second", "==", "<STR_LIT>", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "DestReg", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "<STR_LIT>", ";", "}", "}"], "ground_truth": ["}", "else", "if", "(", "Res", ".", "second", "==", "<STR_LIT>", "||", "Res", ".", "second", "==", "<STR_LIT>", "||", "Res", ".", "second", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering94", "Func": "getRegForInlineAsmConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12558, "Length": 457, "Cover_Rate": 0.4730848861283644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "vsetvl_discard_result_insn_p", "(", "rtx_insn", "*", "rinsn", ")", "{", "if", "(", "!", "vector_config_insn_p", "(", "rinsn", ")", ")", "return", "false", ";", "return", "(", "INSN_CODE", "(", "rinsn", ")", "==", "CODE_FOR_vsetvl_discard_resultdi", "||", "INSN_CODE", "(", "rinsn", ")", "==", "CODE_FOR_vsetvl_discard_resultsi", ")", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "vsetvl_discard_result_insn_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12559, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "isOrXorXorTree", "(", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "false", ")", "&&", "isOrXorXorTree", "(", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "false", ")", ";", "if", "(", "Root", ")", "return", "false", ";", "return", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "isOrXorXorTree", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12560, "Length": 52, "Cover_Rate": 0.7536231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>EB_AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "MipsAsmBackend6", "Func": "MipsEB_AsmBackend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12561, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "IntrinsicInst", ">", "(", "I", ")", ")", "if", "(", "auto", "*", "Memset", "=", "dyn_cast", "<", "MemSetInst", ">", "(", "&", "I", ")", ")", "if", "(", "!", "isa", "<", "Constant", ">", "(", "Memset", "->", "getLength", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "TPCSelectorPreshaper", "Func": "shallExpandIntrinsic", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12562, "Length": 46, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MachineFunctionInfo", "::", "hasScheduledCycles", "(", "const", "MachineBasicBlock", "*", "BB", ")", "const", "{"], "ground_truth": ["return", "ScheduledCycles", ".", "find", "(", "BB", ")", "!=", "ScheduledCycles", ".", "end", "(", ")", ";"], "File": "TMS320C64XMachineFunctionInfo", "Func": "hasScheduledCycles", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12563, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "x", "==", "const0_rtx", ")", "x", "=", "CONST0_RTX", "(", "mode", ")", ";", "return", "x", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "safe_vector_operand", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12564, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "lastAddLoadBB1", "=", "incInstruction", "(", "BB1", ",", "BB1", ",", "LoadId", ",", "lastAddLoadBB0", ",", "nullptr", ",", "after", ")", ";", "Instruction", "*", "lastAddStoreBB1", "=", "incInstruction", "(", "BB1", ",", "BB1", ",", "StoreId", ",", "dyn_cast", "<", "Instruction", ">", "(", "StorePtrList", "[", "<NUM_LIT>", "]", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "nullptr", ",", "lastAddLoadBB1", ")", ";", "BasicBlock", "*", "preHeader", "=", "WorkingLoop", "->", "getLoopPreheader", "(", ")", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "phiInst", "=", "phiFromTwoBasicBlock", "(", "LoadId", ",", "(", "&", "*", "(", "*", "WorkingLoop", "->", "block_begin", "(", ")", ")", "->", "begin", "(", ")", ")", ",", "BB0", ",", "BB1", ",", "preHeader", ",", "BB1", ")", ";", "IRBuilder", "<", ">", "builder", "(", "BB1", ")", ";", "PHINode", "*", "phiLoad", "=", "insetPhiInst", "(", "lastAddLoadBB0", ",", "lastAddLoadBB1", ",", "preHeader", ",", "lastAddLoadBB1", "->", "getParent", "(", ")", ",", "builder", ",", "Type", "::", "getInt32Ty", "(", "lastAddLoadBB1", "->", "getContext", "(", ")", ")", ",", "<NUM_LIT>", ",", "phiInst", ".", "back", "(", ")", ")", ";", "SmallVector", "<", "IntrinsicInst", "*", ",", "<NUM_LIT>", ">", "intrinList", "=", "get_list_of", "<", "IntrinsicInst", ",", "<NUM_LIT>", ">", "(", "&", "BB1", ")", ";", "LoadPtrList", "=", "extractIntrinFromList", "(", "intrinList", ",", "LoadId", ")", ";", "LoadPtrList", "[", "<NUM_LIT>", "]", "->", "setOperand", "(", "<NUM_LIT>", ",", "phiLoad", ")", ";"], "ground_truth": ["LoadPtrList", "[", "<NUM_LIT>", "]", "->", "getNextNode", "(", ")", "->", "setOperand", "(", "<NUM_LIT>", ",", "phiLoad", ")", ";"], "File": "TPCoptimization", "Func": "inner", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12565, "Length": 206, "Cover_Rate": 0.48243559718969553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_extract_pi16", "(", "__m64", "const", "__A", ",", "int", "const", "__N", ")", "{"], "ground_truth": ["return", "__builtin_ia32_vec_ext_v4hi", "(", "(", "__v4hi", ")", "__A", ",", "__N", ")", ";"], "File": "xmmintrin", "Func": "_mm_extract_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12566, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Not", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setPredicate", "(", "CmpInst", "::", "getInversePredicate", "(", "Pred", ")", ")", ";", "Helper", ".", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "Builder", ".", "setInsertPt", "(", "Builder", ".", "getMBB", "(", ")", ",", "std", "::", "next", "(", "Builder", ".", "getInsertPt", "(", ")", ")", ")", ";"], "ground_truth": ["Builder", ".", "buildNot", "(", "Dst", ",", "Not", ")", ";"], "File": "MOSLegalizerInfo", "Func": "negateInverseComparison", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12567, "Length": 69, "Cover_Rate": 0.44516129032258067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_MemBarrierOpt", ")", ";", "Op", "->", "MBOpt", ".", "Val", "=", "Opt", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateMemBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12568, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Micro<ISA_LIT>SizeReduce", "::", "Micro<ISA_LIT>SizeReduce", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "MicroMipsSizeReduction", "Func": "MicroMipsSizeReduce", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12569, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>", ")", ";", "if", "(", "isVarArg", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "ArgValue", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "LocVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "LocVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ";"], "ground_truth": ["llvm_unreachable", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering107", "Func": "LowerCCCArguments", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12570, "Length": 164, "Cover_Rate": 0.3286573146292585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser", "Func": "addImm0_65535Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12571, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "split_const", "(", "op", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", "(", "base", ")", ")", "op", "=", "plus_constant", "(", "Pmode", ",", "UNSPEC_ADDRESS", "(", "base", ")", ",", "INTVAL", "(", "offset", ")", ")", ";"], "ground_truth": ["return", "op", ";"], "File": "loongarch", "Func": "loongarch_strip_unspec_address", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12572, "Length": 38, "Cover_Rate": 0.7450980392156863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LookedThroughZExt", "=", "false", ";", "if", "(", "OffsetOpc", "!=", "TargetOpcode", "::", "G_SHL", "&&", "OffsetOpc", "!=", "TargetOpcode", "::", "G_MUL", ")", "{", "if", "(", "OffsetOpc", "!=", "TargetOpcode", "::", "G_ZEXT", "||", "!", "WantsExt", ")", "return", "None", ";", "OffsetInst", "=", "MRI", ".", "getVRegDef", "(", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "OffsetOpc", "=", "OffsetInst", "->", "getOpcode", "(", ")", ";", "LookedThroughZExt", "=", "true", ";", "if", "(", "OffsetOpc", "!=", "TargetOpcode", "::", "G_SHL", "&&", "OffsetOpc", "!=", "TargetOpcode", "::", "G_MUL", ")", "return", "None", ";", "}", "int64_t", "LegalShiftVal", "=", "Log2_32", "(", "SizeInBytes", ")", ";", "if", "(", "LegalShiftVal", "==", "<NUM_LIT>", ")", "return", "None", ";", "if", "(", "!", "isWorthFoldingIntoExtendedReg", "(", "*", "OffsetInst", ",", "MRI", ")", ")", "return", "None", ";", "Register", "OffsetReg", "=", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ConstantReg", "=", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "ConstantReg", ",", "MRI", ")", ";", "if", "(", "!", "ValAndVReg", ")", "{", "if", "(", "OffsetOpc", "==", "TargetOpcode", "::", "G_SHL", ")", "return", "None", ";", "std", "::", "swap", "(", "OffsetReg", ",", "ConstantReg", ")", ";", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "ConstantReg", ",", "MRI", ")", ";", "if", "(", "!", "ValAndVReg", ")", "return", "None", ";", "}", "int64_t", "ImmVal", "=", "ValAndVReg", "->", "Value", ".", "getSExtValue", "(", ")", ";", "if", "(", "OffsetOpc", "==", "TargetOpcode", "::", "G_MUL", ")", "{"], "ground_truth": ["if", "(", "!", "isPowerOf2_32", "(", "ImmVal", ")", ")", "return", "None", ";"], "File": "AArch64InstructionSelector31", "Func": "selectExtendedSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12573, "Length": 226, "Cover_Rate": 0.41467889908256883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OldVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Nand", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AndRes", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AllOnes", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StoreVal", ")", ".", "addReg", "(", "AllOnes", ")", ".", "addReg", "(", "AndRes", ")", ";", "}", "else", "if", "(", "BinOpcode", ")", "{", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "StoreVal", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "Incr", ")", ";", "}", "else", "{", "StoreVal", "=", "Incr", ";", "}"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StoreVal", ")", ".", "addReg", "(", "Ptr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "OR1KISelLowering1", "Func": "emitAtomicBinary", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12574, "Length": 243, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Op", ".", "isMemcpy", "(", ")", "||", "Op", ".", "isZeroMemset", "(", ")", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "{", "bool", "Fast", ";", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "Op", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "Op", ".", "isAligned", "(", "Align", "(", "<NUM_LIT>", ")", ")", "||", "(", "allowsMisalignedMemoryAccesses", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONone", ",", "&", "Fast", ")", "&&", "Fast", ")", ")", ")", "{", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "getOptimalMemOpType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12575, "Length": 132, "Cover_Rate": 0.8098159509202454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "simplifyI24", "(", "SDNode", "*", "Node24", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "LHS", "=", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "LHS", ".", "getValueSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelLowering10", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12576, "Length": 59, "Cover_Rate": 0.3224043715846995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SllMI", "||", "SllMI", "->", "isPHI", "(", ")", "||", "SllMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "SllMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "SllMI", "->", "dump", "(", ")", ")", ";", "MachineInstr", "*", "MovMI", "=", "MRI", "->", "getVRegDef", "(", "SllMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MovMI", "||", "MovMI", "->", "isPHI", "(", ")", "||", "MovMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MovMI", "->", "dump", "(", ")", ")", ";", "unsigned", "SubReg", "=", "MovMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "isMovFrom32Def", "(", "MovMI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SubReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "SllMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["MovMI", "->", "eraseFromParent", "(", ")", ";"], "File": "BPFMIPeephole1", "Func": "eliminateZExtSeq", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12577, "Length": 195, "Cover_Rate": 0.5431754874651811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "InvokeInst", ">", "(", "&", "Call", ")", ")", "{"], "ground_truth": ["assert", "(", "FuncInfo", ".", "InvokeStateMap", ".", "count", "(", "II", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86WinEHState1", "Func": "getStateForCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12578, "Length": 30, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "TopReadySUs", ".", "erase", "(", "I", ")", ";", "releaseSuccessors", "(", "SU", ",", "true", ")", ";", "if", "(", "HasLowLatencyNonWaitedParent", "[", "NodeNum2Index", "[", "SU", "->", "NodeNum", "]", "]", ")", "HasLowLatencyNonWaitedParent", ".", "assign", "(", "SUnits", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "DAG", "->", "IsLowLatencySU", "[", "SU", "->", "NodeNum", "]", ")", "{", "for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{"], "ground_truth": ["std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "::", "iterator", "I", "=", "NodeNum2Index", ".", "find", "(", "Succ", ".", "getSUnit", "(", ")", "->", "NodeNum", ")", ";"], "File": "SIMachineScheduler15", "Func": "nodeScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12579, "Length": 93, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "EHSpillSlot", "[", "<NUM_LIT>", "]", "=", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "true", ")", ";"], "ground_truth": ["EHSpillSlot", "[", "<NUM_LIT>", "]", "=", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "true", ")", ";"], "File": "XCoreMachineFunctionInfo", "Func": "createEHSpillSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12580, "Length": 58, "Cover_Rate": 0.5979381443298969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s16_u32", "(", "uint32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s16_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12581, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "!", "(", "CSKY_TARGET_ARCH", "(", "CK802", ")", "||", "CSKY_TARGET_ARCH", "(", "CK801", ")", ")", "&&", "try_csky_constant_tricks", "(", "value", ",", "&", "x", ",", "&", "y", ")", ")", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_inlinable_constant", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12582, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_lane_p16", "(", "const", "poly16_t", "*", "__a", ",", "poly16x8x3_t", "__b", ",", "const", "int", "__c", ")", "{", "union", "{", "poly16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "poly16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3_lanev8hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld3q_lane_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12583, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", "||", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "*", "expandedp", "=", "true", ";", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg2", ")", "&", "~", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "(", "*", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "op0", ",", "op1", ",", "op2", ")", ";", "if", "(", "pat", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "pat", ")", ";", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "altivec_expand_dst_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12584, "Length": 173, "Cover_Rate": 0.4942857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Size", "+=", "GetInstSizeWithDesc", "(", "*", "MI", ",", "&", "get", "(", "<STR_LIT>", ")", ",", "IsPIC", ",", "Is64BitMode", ")", ";", "}"], "ground_truth": ["return", "Size", ";"], "File": "X86InstrInfo101", "Func": "GetInstSizeInBytes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12585, "Length": 33, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "NonpipelinedVFP", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "nonpipelinedVFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12586, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{"], "ground_truth": ["}"], "File": "MINA32RegisterInfo", "Func": "eliminateFrameIndex", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12587, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "pa_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "type", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";"], "ground_truth": ["if", "(", "TARGET_64BIT", ")", "return", "size", "<=", "<NUM_LIT>", ";"], "File": "pa4", "Func": "pa_pass_by_reference", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12588, "Length": 50, "Cover_Rate": 0.819672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";", "EmitSymbolAttribute", "(", "Func", ",", "MCSA_ELF_TypeFunction", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer (2)", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12589, "Length": 17, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'h'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "'w'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "'k'", ":", "Reg", "=", "get<ISA_LIT>SubSuperRegister", "(", "Reg", ",", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["case", "'q'", ":"], "File": "X86AsmPrinter101", "Func": "printAsmMRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12590, "Length": 47, "Cover_Rate": 0.34814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SrcVT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "!", "<ISA_LIT>ScalarSSEf64", ")", "return", "SDValue", "(", ")", ";", "return", "LowerUINT_TO_FP_i64", "(", "Op", ",", "DAG", ")", ";", "}", "else", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "return", "LowerUINT_TO_FP_i32", "(", "Op", ",", "DAG", ")", ";", "}"], "ground_truth": ["assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering160", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12591, "Length": 67, "Cover_Rate": 0.4785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectBRCOND", "(", "SDNode", "*", "Node", ")", "{", "assert", "(", "Node", "->", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Pred", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Target", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "PredOp", "=", "CurDAG", "->", "getTargetConstant", "(", "<ISA_LIT>Predicate", "::", "Normal", ",", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "Target", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "Pred", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Target", ",", "Pred", ",", "PredOp", ",", "Chain", "}", ";"], "File": "PTXISelDAGToDAG3", "Func": "SelectBRCOND", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12592, "Length": 112, "Cover_Rate": 0.8057553956834532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "ST", ".", "is64Bit", "(", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "ST", ".", "is64Bit", "(", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["}"], "File": "SparcFrameLowering (2)2", "Func": "SparcFrameLowering", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12593, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "I", "=", "MFFrame", ".", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "if", "(", "MFFrame", ".", "getObjectOffset", "(", "I", ")", ">=", "<NUM_LIT>", ")", "{", "int64_t", "ArgOffset", "=", "MFFrame", ".", "getObjectOffset", "(", "I", ")", "+", "MFFrame", ".", "getObjectSize", "(", "I", ")", ";", "MaxArgOffset", "=", "std", "::", "max", "(", "MaxArgOffset", ",", "ArgOffset", ")", ";", "}", "uint64_t", "MaxReach", "=", "StackSize", "+", "MaxArgOffset", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MaxReach", ")", ")", "{"], "ground_truth": ["RS", "->", "addScavengingFrameIndex", "(", "MFFrame", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "false", ")", ")", ";"], "File": "SystemZFrameLowering32", "Func": "processFunctionBeforeFrameFinalized", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12594, "Length": 97, "Cover_Rate": 0.36466165413533835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasArithmeticCbzFusion", "(", ")", "const", "{", "return", "HasArithmeticCbzFusion", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasArithmeticCbzFusion", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12595, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemOffs64", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Memory", "&&", "!", "getMemSegReg", "(", ")", "&&", "!", "getMemBaseReg", "(", ")", "&&", "!", "getMemIndexReg", "(", ")", "&&", "getMemScale", "(", ")", "==", "<NUM_LIT>", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", ";"], "File": "X86AsmParser18", "Func": "isMemOffs64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12596, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "&", "TyOp", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "bool", "isVmovf", "=", "TyOp", ".", "isToken", "(", ")", "&&", "(", "TyOp", ".", "getToken", "(", ")", "==", "<STR_LIT>", "||", "TyOp", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", ";", "<ISA_LIT>Operand", "&", "Mnemonic", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "bool", "isFconst", "=", "Mnemonic", ".", "isToken", "(", ")", "&&", "(", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", "||", "Mnemonic", ".", "getToken", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "(", "isVmovf", "||", "isFconst", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "bool", "isNegative", "=", "false", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "isNegative", "=", "true", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "Val", "<", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "float", "RealVal", "=", "<STR_LIT>", "(", "Val", ")", ";", "Val", "=", "APFloat", "(", "RealVal", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Val", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "ARMAsmParser (2)5", "Func": "parseFPImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12597, "Length": 372, "Cover_Rate": 0.8473804100227791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasCT", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";"], "File": "AlphaISelLowering4", "Func": "AlphaTargetLowering", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12598, "Length": 500, "Cover_Rate": 0.5213764337851929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "<STR_LIT>", ",", "true", ",", "false", ")", ";", "else", "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "emitExternalSymbolAddress", "(", "MO", ".", "getSymbolName", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Reloc", "=", "(", "(", "TID", ".", "TSFlags", "&", "<STR_LIT>", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "emitConstPoolAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "Reloc", ")", ";", "}", "else", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "emitJumpTableAddress", "(", "MO", ".", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "emitMachineBasicBlock", "(", "MO", ".", "getMBB", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter10", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12599, "Length": 146, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "TGSISubtarget", "Func": "getInstrInfo", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12600, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "bool", "is31", "=", "(", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "MFI", "->", "getStackSize", "(", ")", "&&", "!", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "Naked", ")", ";", "unsigned", "FrameReg", "=", "is<ISA_LIT>64", "?", "(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":"], "ground_truth": ["(", "is31", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering21", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12601, "Length": 74, "Cover_Rate": 0.334841628959276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "false", ";", "if", "(", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isABI_O32", "(", ")", "&&", "F", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "globalBaseRegSet", "(", ")", ")", "emitGPDisp", "(", "F", ",", "TII", ")", ";", "if", "(", "SkipLongBranch", ")", "return", "true", ";", "MF", "=", "&", "F", ";", "initMBBInfo", "(", ")", ";", "SmallVectorImpl", "<", "MBBInfo", ">", "::", "iterator", "I", ",", "E", "=", "MBBInfos", ".", "end", "(", ")", ";", "bool", "EverMadeChange", "=", "false", ",", "MadeChange", "=", "true", ";", "while", "(", "MadeChange", ")", "{", "MadeChange", "=", "false", ";", "for", "(", "I", "=", "MBBInfos", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "Br", "||", "I", "->", "HasLongBranch", ")", "continue", ";", "if", "(", "!", "ForceLongBranch", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "computeOffset", "(", "I", "->", "Br", ")", "/", "<NUM_LIT>", ")", ")", "continue", ";", "I", "->", "HasLongBranch", "=", "true", ";", "I", "->", "Size", "+=", "LongBranchSeqSize", "*", "<NUM_LIT>", ";", "++", "LongBranches", ";", "EverMadeChange", "=", "MadeChange", "=", "true", ";", "}", "}", "if", "(", "!", "EverMadeChange", ")", "return", "true", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "uint64_t", "Address", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "I", "=", "MBBInfos", ".", "begin", "(", ")", ";", "I", "!=", "E", ";", "Address", "+=", "I", "->", "Size", ",", "++", "I", ")", "I", "->", "Address", "=", "Address", ";"], "File": "MipsLongBranch3", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12602, "Length": 248, "Cover_Rate": 0.7823343848580442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AFI", "=", "Fn", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "HasFarJump", "=", "false", ";", "Fn", ".", "RenumberBlocks", "(", ")", ";", "AFI", "->", "setAlign", "(", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", ".", "isEmpty", "(", ")", ")", "{", "DoInitialPlacement", "(", "Fn", ",", "CPEMIs", ")", ";", "if", "(", "isThumb", ")", "AFI", "->", "setAlign", "(", "<NUM_LIT>", ")", ";", "}", "AFI", "->", "initConstPoolEntryUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "InitialFunctionScan", "(", "Fn", ",", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "RemoveUnusedCPEntries", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "while", "(", "true", ")", "{", "bool", "Change", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "HandleConstantPoolUser", "(", "Fn", ",", "i", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Change", "|=", "FixUpImmediateBr", "(", "Fn", ",", "ImmBranches", "[", "i", "]", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "Change", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "verify", "(", "Fn", ")", ";", "if", "(", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", "&&", "isThumb", ")", "MadeChange", "|=", "UndoLRSpillRestore", "(", ")", ";", "BBSizes", ".", "clear", "(", ")", ";", "BBOffsets", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";"], "ground_truth": ["CPEntries", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass18", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12603, "Length": 266, "Cover_Rate": 0.8444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "R600_ExportSwz", ":", "case", "AMDGPU", "::", "EG_ExportSwz", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "R600OptimizeVectorRegisters1", "Func": "canSwizzle", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12604, "Length": 20, "Cover_Rate": 0.31746031746031744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isMem", "(", "MI", ",", "Op", ")", "&&", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "Segment", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Segment", ".", "getReg", "(", ")", ")", "{"], "File": "X86AsmPrinter58", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12605, "Length": 35, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "MachineOperand", "&", "FlagOp", "=", "getFlagOp", "(", "MI", ")", ";", "unsigned", "InstFlags", "=", "FlagOp", ".", "getImm", "(", ")", ";", "InstFlags", "&=", "~", "(", "Flag", "<<", "(", "NUM_MO_FLAGS", "*", "Operand", ")", ")", ";", "FlagOp", ".", "setImm", "(", "InstFlags", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo", "Func": "clearFlag", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12606, "Length": 42, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "IA64RegisterInfo", "Func": "hasFP", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12607, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "useAA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12608, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", "||", "CALL_P", "(", "insn", ")", ")", "split_delayed_branch", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "split_delayed_insns", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12609, "Length": 36, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstLoReg", ",", "DstHiReg", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";"], "ground_truth": ["bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "expandLSRW8Rd", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12610, "Length": 61, "Cover_Rate": 0.3128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "float", "_m_to_float", "(", "__m64", "__A", ")", "{"], "ground_truth": ["union", "{", "__v2sf", "v", ";", "float", "a", "[", "<NUM_LIT>", "]", ";", "}", "__tmp", "=", "{", "(", "__v2sf", ")", "__A", "}", ";"], "File": "mm3dnow4", "Func": "_m_to_float", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12611, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmlahq_m_n_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "int8_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqdmlahq_m_n_sv16qi", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmlahq_m_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12612, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "addVectorRegOperands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12613, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "=", "CC_<ISA_LIT>32_SVR4_VarArg", "(", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ")", ";", "}", "if", "(", "Result", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "}", "}", "else", "{", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>32_SVR4", ")", ";", "}", "CCInfo", ".", "clearWas<ISA_LIT>F128", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ByValArgLocs", ";", "CCState", "CCByValInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ByValArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCByValInfo", ".", "AllocateStack", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "PtrByteSize", ")", ";", "CCByValInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>32_SVR4_ByVal", ")", ";", "unsigned", "NumBytes", "=", "CCByValInfo", ".", "getNextStackOffset", "(", ")", ";", "int", "SPDiff", "=", "CalculateTailCallSPDiff", "(", "DAG", ",", "IsTailCall", ",", "NumBytes", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "CallSeqStart", "=", "Chain", ";", "SDValue", "LROp", ",", "FPOp", ";", "Chain", "=", "EmitTailCallLoadFPAndRetAddr", "(", "DAG", ",", "SPDiff", ",", "Chain", ",", "LROp", ",", "FPOp", ",", "dl", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "TailCallArgumentInfo", ",", "<NUM_LIT>", ">", "TailCallArguments", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "bool", "seenFloatArg", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "RealArgIdx", "=", "<NUM_LIT>", ",", "j", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "RealArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "RealArgIdx", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "RealArgIdx", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "(", "j", "<", "ByValArgLocs", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "CCValAssign", "&", "ByValVA", "=", "ByValArgLocs", "[", "j", "++", "]", ";", "assert", "(", "(", "VA", ".", "getValNo", "(", ")", "==", "ByValVA", ".", "getValNo", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "LocMemOffset", "=", "ByValVA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ",", "dl", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ",", "StackPtr", ",", "PtrOff", ")", ";"], "ground_truth": ["SDValue", "MemcpyCall", "=", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Flags", ",", "DAG", ",", "dl", ")", ";"], "File": "PPCISelLowering128", "Func": "LowerCall_32SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12614, "Length": 418, "Cover_Rate": 0.31334332833583206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12615, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getVectorIndex", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser", "Func": "addVectorIndex1Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12616, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CPU", "=", "<STR_LIT>", ";", "}", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "MOSMCTargetDesc", "Func": "createMOSMCSubtargetInfo", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12617, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMemOp", "(", ")", "const", "{", "assert", "(", "isMem", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Mem", ".", "AluOp", ";"], "File": "LanaiAsmParser (2)", "Func": "getMemOp", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12618, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "trySelect", "(", "Node", ")", ")", "return", ";"], "ground_truth": ["switch", "(", "Opcode", ")", "{"], "File": "Cpu0ISelDAGToDAG", "Func": "Select", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12619, "Length": 56, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitBytes", "(", "StringRef", "Data", ")", "override", "{"], "ground_truth": ["EmitDataMappingSymbol", "(", ")", ";"], "File": "AArch64ELFStreamer (2)", "Func": "EmitBytes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12620, "Length": 12, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", "&&", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12621, "Length": 174, "Cover_Rate": 0.45549738219895286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vandq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "return", "__builtin_mve_vandq_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vandq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12622, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useHVXIEEEFPOps", "(", ")", "const", "{"], "ground_truth": ["return", "UseHVXIEEEFPOps", "&&", "useHVXOps", "(", ")", ";"], "File": "HexagonSubtarget12", "Func": "useHVXIEEEFPOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12623, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "createEntryPHIs", "(", "CurrentRegion", ")", ";", "removeExternalCFGSuccessors", "(", "CodeBB", ")", ";", "CodeBB", "->", "addSuccessor", "(", "MergeBB", ")", ";", "CurrentRegion", "->", "addMBB", "(", "CodeBB", ")", ";", "return", "nullptr", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RegClass", "=", "MRI", "->", "getRegClass", "(", "BBSelectRegIn", ")", ";", "Register", "CodeBBSelectReg", "=", "MRI", "->", "createVirtualRegister", "(", "RegClass", ")", ";", "rewriteCodeBBTerminator", "(", "CodeBB", ",", "MergeBB", ",", "CodeBBSelectReg", ")", ";", "bool", "IsRegionEntryBB", "=", "CurrentRegion", "->", "getEntry", "(", ")", "==", "CodeBB", ";", "MachineBasicBlock", "*", "IfBB", "=", "createIfBlock", "(", "MergeBB", ",", "CodeBB", ",", "CodeBB", ",", "CodeBB", ",", "BBSelectRegIn", ",", "IsRegionEntryBB", ")", ";", "CurrentRegion", "->", "addMBB", "(", "IfBB", ")", ";", "if", "(", "IsRegionEntryBB", ")", "{", "CurrentRegion", "->", "setEntry", "(", "IfBB", ")", ";", "if", "(", "CurrentRegion", "->", "getHasLoop", "(", ")", ")", "{", "MachineBasicBlock", "*", "RegionExit", "=", "CurrentRegion", "->", "getExit", "(", ")", ";", "MachineBasicBlock", "*", "ETrueBB", "=", "nullptr", ";", "MachineBasicBlock", "*", "EFalseBB", "=", "nullptr", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "ECond", ";", "const", "DebugLoc", "&", "DL", "=", "DebugLoc", "(", ")", ";", "TII", "->", "analyzeBranch", "(", "*", "RegionExit", ",", "ETrueBB", ",", "EFalseBB", ",", "ECond", ")", ";"], "ground_truth": ["TII", "->", "removeBranch", "(", "*", "RegionExit", ")", ";"], "File": "AMDGPUMachineCFGStructurizer13", "Func": "createIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12624, "Length": 180, "Cover_Rate": 0.30456852791878175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_2", ":", "case", "FK_GPRel_4", ":", "case", "FK_Data_4", ":", "case", "FK_Data_8", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "MipsAsmBackend13", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12625, "Length": 480, "Cover_Rate": 0.8149405772495756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "size", "(", ")", "const", "{", "return", "Size", ";"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "size", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12626, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "miI", "==", "BB", "->", "end", "(", ")", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "sItr", "=", "BB", "->", "succ_begin", "(", ")", ",", "sEnd", "=", "BB", "->", "succ_end", "(", ")", ";", "sItr", "!=", "sEnd", ";", "++", "sItr", ")", "{", "MachineBasicBlock", "*", "succ", "=", "*", "sItr", ";", "if", "(", "succ", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "checkAndUpdateCPSRKill", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12627, "Length": 61, "Cover_Rate": 0.3652694610778443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsertInfo", "(", "MachineInstrBuilder", "&", "MIB", ")", ":", "MBB", "(", "*", "MIB", "->", "getParent", "(", ")", ")", ",", "InsertBefore", "(", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ")", ",", "DbgLoc", "(", "MIB", "->", "getDebugLoc", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "ARMInstructionSelector (2)", "Func": "InsertInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12628, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", ";", "slotno", "=", "mt_function_arg_slotno", "(", "cum", ",", "mode", ",", "type", ",", "named", ",", "incoming_p", ",", "&", "regno", ")", ";", "if", "(", "slotno", "==", "-", "<NUM_LIT>", ")", "reg", "=", "NULL_RTX", ";", "else", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";"], "ground_truth": ["return", "reg", ";"], "File": "mt", "Func": "mt_function_arg", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12629, "Length": 45, "Cover_Rate": 0.6164383561643836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "j", "==", "<NUM_LIT>", ")", "break", ";", "if", "(", "!", "BucketChain", ".", "Elements", "[", "j", "]", ".", "Offset", "||", "cast", "<", "SCEVConstant", ">", "(", "BucketChain", ".", "Elements", "[", "j", "]", ".", "Offset", ")", "->", "isZero", "(", ")", ")", "break", ";", "const", "SCEV", "*", "Offset", "=", "BucketChain", ".", "Elements", "[", "j", "]", ".", "Offset", ";", "BucketChain", ".", "BaseSCEV", "=", "SE", "->", "getAddExpr", "(", "BucketChain", ".", "BaseSCEV", ",", "Offset", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "E", ":", "BucketChain", ".", "Elements", ")", "{"], "File": "PPCLoopInstrFormPrep", "Func": "prepareBaseForUpdateFormChain", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12630, "Length": 81, "Cover_Rate": 0.3632286995515695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_getmant_round_ps", "(", "__m512", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_getmantps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_getmant_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12631, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MVT", "NVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SrcVT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NVT", ",", "N0", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "return", "lowerUINT_TO_FP_v2i32", "(", "Op", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerUINT_TO_FP_vXi32", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ")", ";"], "File": "X86ISelLowering115", "Func": "lowerUINT_TO_FP_vec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12632, "Length": 132, "Cover_Rate": 0.4036697247706422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "false", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "true", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "int64_t", "Val", ";", "uint64_t", "PrevSize", "=", "Size", ";", "if", "(", "!", "nextLEB", "(", "Val", ",", "Bytes", ",", "Size", ",", "true", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "{", "if", "(", "Size", "!=", "PrevSize", "+", "<NUM_LIT>", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "int64_t", "(", "<STR_LIT>", "::", "Invalid", ")", ")", ")", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", "&", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "{", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "WasmSym", ",", "MCSymbolRefExpr", "::", "VK_WASM_TYPEINDEX", ",", "getContext", "(", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "parseImmediate", "<", "float", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "parseImmediate", "<", "double", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint8_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint16_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "parseImmediate", "<", "uint32_t", ">", "(", "MI", ",", "Size", ",", "Bytes", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";"], "ground_truth": ["}"], "File": "WebAssemblyDisassembler (2)", "Func": "getInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12633, "Length": 341, "Cover_Rate": 0.4316455696202532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsResolved", "&&", "Fixup", ".", "getValue", "(", ")", "->", "evaluateAsValue", "(", "Res", ",", "Layout", ")", "&&", "Res", ".", "isAbsolute", "(", ")", ")", "{", "Value", "=", "Res", ".", "getConstant", "(", ")", ";"], "ground_truth": ["IsResolved", "=", "true", ";"], "File": "AMDGPUAsmBackend2", "Func": "processFixupValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12634, "Length": 37, "Cover_Rate": 0.36633663366336633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "not_to_clear_mask", "=", "comp_not_to_clear_mask_str_un", "(", "arg_type", ",", "&", "regno", ",", "padding_bits_to_clear", ",", "<NUM_LIT>", ",", "&", "last_used_bit", ")", ";", "if", "(", "last_used_bit", "!=", "<NUM_LIT>", ")", "padding_bits_to_clear", "[", "regno", "]", "|=", "(", "(", "uint32_t", ")", "-", "<NUM_LIT>", ")", "-", "(", "(", "uint32_t", ")", "<NUM_LIT>", "<<", "last_used_bit", ")", "+", "<NUM_LIT>", ";", "else", "not_to_clear_mask", "&=", "~", "(", "HOST_WIDE_INT_1U", "<<", "regno", ")", ";", "}", "else", "{", "not_to_clear_mask", "=", "<NUM_LIT>", ";", "if", "(", "GET_MODE", "(", "arg_rtx", ")", "==", "BLKmode", ")", "{", "int", "i", ",", "arg_regs", ";", "rtx", "reg", ";", "gcc_assert", "(", "TARGET_HARD_FLOAT_ABI", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "arg_rtx", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "reg", "=", "XEXP", "(", "XVECEXP", "(", "arg_rtx", ",", "<NUM_LIT>", ",", "i", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "reg", ")", ")", ";", "not_to_clear_mask", "|=", "HOST_WIDE_INT_1U", "<<", "REGNO", "(", "reg", ")", ";", "arg_regs", "=", "ARM_NUM_REGS", "(", "GET_MODE", "(", "reg", ")", ")", ";", "if", "(", "arg_regs", ">", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", ";", "mask", "=", "HOST_WIDE_INT_1U", "<<", "(", "REGNO", "(", "reg", ")", "+", "arg_regs", ")", ";", "mask", "-=", "HOST_WIDE_INT_1U", "<<", "REGNO", "(", "reg", ")", ";", "not_to_clear_mask", "|=", "mask", ";", "}", "}", "}", "else", "{", "int", "arg_regs", "=", "ARM_NUM_REGS", "(", "GET_MODE", "(", "arg_rtx", ")", ")", ";"], "ground_truth": ["not_to_clear_mask", "|=", "HOST_WIDE_INT_1U", "<<", "REGNO", "(", "arg_rtx", ")", ";"], "File": "arm", "Func": "compute_not_to_clear_mask", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12635, "Length": 211, "Cover_Rate": 0.7301038062283737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FP64FP16Denormals", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasFP64Denormals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12636, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i386_pe_declare_function_type", "(", "f", ",", "name", ",", "TREE_PUBLIC", "(", "decl", ")", ")", ";", "if", "(", "decl", "!=", "NULL_TREE", ")", "switch_to_section", "(", "function_section", "(", "decl", ")", ")", ";"], "ground_truth": ["ASM_OUTPUT_FUNCTION_LABEL", "(", "f", ",", "name", ",", "decl", ")", ";"], "File": "winnt", "Func": "i386_pe_start_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12637, "Length": 35, "Cover_Rate": 0.5737704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "scalar", ")", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRwithZRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "{", "fc", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "predicate_decoder", "(", "Inst", ",", "fc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMVEVCMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12638, "Length": 218, "Cover_Rate": 0.7171052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "auto", "EmitCommentAndValue", "=", "[", "&", "]", "(", "uint64_t", "Value", ",", "int", "Size", ")", "{", "EmitComment", "(", ")", ";", "OutStreamer", "->", "emitIntValueInHexWithPadding", "(", "Value", ",", "Size", ")", ";", "}", ";", "unsigned", "int", "Version", "=", "<NUM_LIT>", ";", "CommentOS", "<<", "<STR_LIT>", "<<", "Version", ";", "EmitCommentAndValue", "(", "Version", ",", "<NUM_LIT>", ")", ";", "TracebackTable", "::", "LanguageID", "LanguageIdentifier", "=", "TracebackTable", "::", "CPlusPlus", ";", "CommentOS", "<<", "<STR_LIT>", "<<", "getNameForTracebackTableLanguageId", "(", "LanguageIdentifier", ")", ";", "EmitCommentAndValue", "(", "LanguageIdentifier", ",", "<NUM_LIT>", ")", ";", "uint32_t", "FirstHalfOfMandatoryField", "=", "<NUM_LIT>", ";", "FirstHalfOfMandatoryField", "|=", "TracebackTable", "::", "HasTraceBackTableOffsetMask", ";", "const", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "Reg", "=", "<STR_LIT>", ";", "Reg", "<=", "<STR_LIT>", ";", "++", "Reg", ")", "{", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "FirstHalfOfMandatoryField", "|=", "TracebackTable", "::", "IsFloatingPointPresentMask", ";", "break", ";", "}", "}", "CommentOS", "<<", "(", "Prefix", ")", "<<", "(", "(", "V", ")", "&", "(", "TracebackTable", "::", "Field", "##", "Mask", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "\\", "<<", "#", "Field", "CommentOS", "<<", "(", "PrefixAndName", ")", "<<", "<STR_LIT>", "\\", "<<", "static_cast", "<", "unsigned", ">", "(", "(", "(", "V", ")", "&", "(", "TracebackTable", "::", "Field", "##", "Mask", ")", ")", ">>", "\\", "(", "TracebackTable", "::", "Field", "##", "Shift", ")", ")", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsGlobaLinkage", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsOutOfLineEpilogOrPrologue", ")", ";", "EmitComment", "(", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "HasTraceBackTableOffset", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsInternalProcedure", ")", ";", "EmitComment", "(", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "HasControlledStorage", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsTOCless", ")", ";", "EmitComment", "(", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsFloatingPointPresent", ")", ";", "EmitComment", "(", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsFloatingPointOperationLogOrAbortEnabled", ")", ";", "EmitComment", "(", ")", ";", "OutStreamer", "->", "emitIntValueInHexWithPadding", "(", "(", "FirstHalfOfMandatoryField", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "FirstHalfOfMandatoryField", "|=", "TracebackTable", "::", "IsFunctionNamePresentMask", ";", "static_assert", "(", "XCOFF", "::", "AllocRegNo", "==", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "MRI", ".", "isPhysRegUsed", "(", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", "FirstHalfOfMandatoryField", "|=", "TracebackTable", "::", "IsAllocaUsedMask", ";", "const", "SmallVectorImpl", "<", "Register", ">", "&", "MustSaveCRs", "=", "FI", "->", "getMustSaveCRs", "(", ")", ";", "if", "(", "!", "MustSaveCRs", ".", "empty", "(", ")", ")", "FirstHalfOfMandatoryField", "|=", "TracebackTable", "::", "IsCRSavedMask", ";", "if", "(", "FI", "->", "mustSaveLR", "(", ")", ")", "FirstHalfOfMandatoryField", "|=", "TracebackTable", "::", "IsLRSavedMask", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsInterruptHandler", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsFunctionNamePresent", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsAllocaUsed", ")", ";", "EmitComment", "(", ")", ";", "GENVALUECOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "OnConditionDirective", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsCRSaved", ")", ";", "GENBOOLCOMMENT", "(", "<STR_LIT>", ",", "FirstHalfOfMandatoryField", ",", "IsLRSaved", ")", ";", "EmitComment", "(", ")", ";", "OutStreamer", "->", "emitIntValueInHexWithPadding", "(", "(", "FirstHalfOfMandatoryField", "&", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "uint32_t", "SecondHalfOfMandatoryField", "=", "<NUM_LIT>", ";"], "ground_truth": ["SecondHalfOfMandatoryField", "|=", "TracebackTable", "::", "IsBackChainStoredMask", ";"], "File": "PPCAsmPrinter10", "Func": "emitTracebackTable", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12639, "Length": 486, "Cover_Rate": 0.35474452554744523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_storeu_pd", "(", "double", "*", "__P", ",", "__m128d", "__A", ")", "{", "__builtin_ia32_storeupd", "(", "__P", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin5", "Func": "_mm_storeu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12640, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_MODE_IN_CLASS", "(", "mode", ",", "mclass", ")", "if", "(", "inner_mode", "==", "GET_MODE_INNER", "(", "mode", ")", "&&", "known_eq", "(", "nunits", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", "&&", "aarch64_sve_data_mode_p", "(", "mode", ")", ")", "return", "mode", ";", "return", "opt_machine_mode", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_sve_data_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12641, "Length": 39, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";"], "ground_truth": ["}"], "File": "M88kMCExpr", "Func": "classof", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12642, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isSimilarDispOp", "(", "Op1", ",", "Op2", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Op1", ".", "isJTI", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "Op1", ".", "isImm", "(", ")", "?", "Op1", ".", "getImm", "(", ")", "-", "Op2", ".", "getImm", "(", ")", ":", "Op1", ".", "getOffset", "(", ")", "-", "Op2", ".", "getOffset", "(", ")", ";"], "File": "X86OptimizeLEAs10", "Func": "getAddrDispShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12643, "Length": 54, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<STR_LIT>", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ByteOffset", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getConstant", "(", "ByteOffset", ",", "<STR_LIT>", ")", ",", "MachinePointerInfo", "(", "ConstantPointerNull", "::", "get", "(", "PtrType", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "R600ISelLowering15", "Func": "LowerImplicitParameter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12644, "Length": 77, "Cover_Rate": 0.7064220183486238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "bool", "Done", "=", "rewriteFrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "assert", "(", "Done", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["(", "void", ")", "Done", ";"], "File": "Thumb1RegisterInfo8", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12645, "Length": 45, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "insn", ".", "mode", "==", "MODE_16BIT", ")", ";", "baseRegNo", "=", "insn", ".", "hasAdSize", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "MCOperand", "baseReg", "=", "MCOperand", "::", "createReg", "(", "baseRegNo", ")", ";", "mcInst", ".", "addOperand", "(", "baseReg", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86Disassembler (2)2", "Func": "translateDstIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12646, "Length": 41, "Cover_Rate": 0.37962962962962965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_move_imm", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["if", "(", "aarch64_movw_imm", "(", "val", ",", "mode", ")", "||", "aarch64_movw_imm", "(", "~", "val", ",", "mode", ")", ")", "return", "<NUM_LIT>", ";"], "File": "aarch642", "Func": "aarch64_move_imm", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12647, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "{", "N", "=", "<NUM_LIT>", ",", "Z", "=", "<NUM_LIT>", ",", "C", "=", "<NUM_LIT>", ",", "V", "=", "<NUM_LIT>", "}", ";", "switch", "(", "Code", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "EQ", ":", "return", "Z", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "case", "HS", ":", "return", "C", ";", "case", "LO", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "MI", ":", "return", "N", ";"], "File": "ARM64BaseInfo1", "Func": "getNZCVToSatisfyCondCode", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12648, "Length": 61, "Cover_Rate": 0.48412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>FavorNonGenericAddrSpacesPass", "(", ")", ")", ";", "addPass", "(", "createDeadCodeEliminationPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine8", "Func": "addMemorySpaceInferencePasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12649, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "AssemblerConstantPools", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "~AssemblerConstantPools", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12650, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "StVal", "=", "S", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "S", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "(", "S", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "SubVector0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "SubVector1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "BasePtr", "=", "S", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "S", "->", "getChain", "(", ")", ",", "DL", ",", "SubVector0", ",", "BasePtr", ",", "S", "->", "getPointerInfo", "(", ")", ",", "S", "->", "isVolatile", "(", ")", ",", "S", "->", "isNonTemporal", "(", ")", ",", "S", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering (2)1", "Func": "split16BStores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12651, "Length": 264, "Cover_Rate": 0.6255924170616114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "scalar_int_mode", "sparc_cstore_mode", "(", "enum", "insn_code", "icode", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "(", "TARGET_ARCH64", "?", "DImode", ":", "SImode", ")", ";"], "File": "sparc", "Func": "sparc_cstore_mode", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12652, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_abs_epi32", "(", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pabsd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_abs_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12653, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "TeeRISCTargetMachine", "Func": "LLVMInitializeTeeRISCTarget", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12654, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "param_size", "=", "csky_num_arg_regs", "(", "arg", ".", "mode", ",", "arg", ".", "type", ",", "pcum", "->", "is_stdarg", ")", ";", "int", "reg", "=", "pcum", "->", "reg", ";"], "ground_truth": ["if", "(", "FUNCTION_VARG_MODE_P", "(", "arg", ".", "mode", ")", "&&", "!", "pcum", "->", "is_stdarg", ")", "return", "<NUM_LIT>", ";"], "File": "csky", "Func": "csky_arg_partial_bytes", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12655, "Length": 42, "Cover_Rate": 0.47191011235955055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SETFOpc", ")", "{", "unsigned", "FlagReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FlagReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg1", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg2", ")", ";", "auto", "const", "&", "II", "=", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "TmpReg", ")", ".", "addReg", "(", "FlagReg2", ")", ".", "addReg", "(", "FlagReg1", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "FlagReg2", ")", ".", "addReg", "(", "FlagReg1", ")", ";", "}", "}", "NeedTest", "=", "false", ";", "}", "else", "if", "(", "fold<ISA_LIT>XALUIntrinsic", "(", "CC", ",", "I", ",", "Cond", ")", ")", "{", "unsigned", "TmpReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "TmpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "NeedTest", "=", "false", ";", "}", "if", "(", "NeedTest", ")", "{", "unsigned", "CondReg", "=", "getRegForValue", "(", "Cond", ")", ";", "if", "(", "CondReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "bool", "CondIsKill", "=", "hasTrivialKill", "(", "Cond", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "CondReg", ")", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "KCondReg", "=", "CondReg", ";", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CondReg", ")", ".", "addReg", "(", "KCondReg", ",", "getKillRegState", "(", "CondIsKill", ")", ")", ";", "CondReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "CondReg", ",", "true", ",", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CondReg", ",", "getKillRegState", "(", "CondIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "const", "Value", "*", "LHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "RHSReg", "=", "getRegForValue", "(", "RHS", ")", ";"], "File": "X86FastISel (2)4", "Func": "X86FastEmitCMoveSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12656, "Length": 381, "Cover_Rate": 0.4612590799031477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "reg", ";", "int", "live_regs_mask", "=", "<NUM_LIT>", ";", "*", "count", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", "++", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "{"], "ground_truth": ["(", "*", "count", ")", "++", ";"], "File": "z8k", "Func": "calc_live_regs", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12657, "Length": 47, "Cover_Rate": 0.47959183673469385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVectorIndex32Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVectorIndex32Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12658, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_type", "use_insn_type", "=", "get_attr_type", "(", "use_insn", ")", ";", "unsigned", "int", "use_regno", ";", "rtx", "use_dest", ",", "use_src", ";", "switch", "(", "use_insn_type", ")", "{", "case", "TYPE_LOAD", ":", "case", "TYPE_FPLOAD", ":", "case", "TYPE_VECLOAD", ":", "if", "(", "addr_reg", "!=", "get_mem_base_reg", "(", "SET_SRC", "(", "PATTERN", "(", "use_insn", ")", ")", ")", ")", "return", ";", "use_dest", "=", "SET_DEST", "(", "PATTERN", "(", "use_insn", ")", ")", ";", "if", "(", "!", "register_operand", "(", "use_dest", ",", "GET_MODE", "(", "use_dest", ")", ")", ")", "return", ";", "use_regno", "=", "REGNO", "(", "use_dest", ")", ";", "break", ";", "case", "TYPE_STORE", ":", "case", "TYPE_FPSTORE", ":", "case", "TYPE_VECSTORE", ":", "if", "(", "addr_reg", "!=", "get_mem_base_reg", "(", "SET_DEST", "(", "PATTERN", "(", "use_insn", ")", ")", ")", ")", "return", ";", "use_src", "=", "SET_SRC", "(", "PATTERN", "(", "use_insn", ")", ")", ";", "if", "(", "!", "register_operand", "(", "use_src", ",", "GET_MODE", "(", "use_src", ")", ")", ")", "return", ";", "use_regno", "=", "REGNO", "(", "use_src", ")", ";", "break", ";", "default", ":", "return", ";", "}", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "NEXT_INSN", "(", "addr_insn", ")", ";", "insn", "!=", "use_insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", ")", "{", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "if", "(", "get_attr_loads_external_address", "(", "insn", ")", "==", "LOADS_EXTERNAL_ADDRESS_YES", ")", "break", ";", "case", "TYPE_FPLOAD", ":", "case", "TYPE_VECLOAD", ":", "if", "(", "use_insn_type", "==", "TYPE_STORE", "||", "use_insn_type", "==", "TYPE_FPSTORE", "||", "use_insn_type", "==", "TYPE_VECSTORE", ")", "return", ";", "break", ";", "case", "TYPE_STORE", ":", "case", "TYPE_FPSTORE", ":", "case", "TYPE_VECSTORE", ":", "return", ";", "case", "TYPE_LOAD_L", ":", "case", "TYPE_STORE_C", ":", "case", "TYPE_HTM", ":", "case", "TYPE_HTMSIMPLE", ":", "return", ";"], "ground_truth": ["default", ":"], "File": "rs6000-pcrel-opt", "Func": "pcrel_opt_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12659, "Length": 288, "Cover_Rate": 0.4948453608247423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "ES", "=", "cast", "<", "ExternalSymbolSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "ES", "->", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "VT", ",", "<STR_LIT>", ")", ")", ";"], "File": "WebAssemblyISelLowering", "Func": "LowerExternalSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12660, "Length": 62, "Cover_Rate": 0.7126436781609196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "UseI", "=", "*", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseI", ".", "isPHI", "(", ")", "||", "UseI", ".", "isCopy", "(", ")", ")", "{", "Register", "DefR", "=", "UseI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "DefR", ".", "isVirtual", "(", ")", ")", "return", "false", ";", "Pending", ".", "push_back", "(", "DefR", ")", ";", "}", "else", "{", "if", "(", "!", "computeUsedBits", "(", "UseI", ",", "I", ".", "getOperandNo", "(", ")", ",", "Used", ",", "B", ")", ")", "return", "false", ";", "}", "}", "}", "Bits", "|=", "Used", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify", "Func": "computeUsedBits", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12661, "Length": 94, "Cover_Rate": 0.39166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VectorT1", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "VectorT2", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "uint64_t", "Size", "=", "VectorT1", ".", "getFixedSizeInBits", "(", ")", ";", "if", "(", "VectorT1", "!=", "VectorT2", "||", "(", "Size", "!=", "<NUM_LIT>", "&&", "Size", "!=", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT1", "=", "VectorT1", ".", "getVectorElementType", "(", ")", ";", "if", "(", "VT1", "!=", "<STR_LIT>", "&&", "VT1", "!=", "<STR_LIT>", "&&", "VT1", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering10", "Func": "performABSCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12662, "Length": 95, "Cover_Rate": 0.3253424657534247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Queue", "{", "MI", "}", ";", "while", "(", "!", "Queue", ".", "empty", "(", ")", ")", "{", "MI", "=", "Queue", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "MI", "->", "isCall", "(", ")", ")", "{", "for", "(", "auto", "&", "Op", ":", "MI", "->", "defs", "(", ")", ")", "{", "for", "(", "auto", "&", "User", ":", "MRI", ".", "use_instructions", "(", "Op", ".", "getReg", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "&", "User", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "isBXCall", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "changeToPCRelativeCall", "(", "MI", ",", "Callee", ")", ";", "}", "else", "{", "replaceWithDirectCall", "(", "MI", ",", "Callee", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMPagerandoOptimizer", "Func": "optimizeCalls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12663, "Length": 119, "Cover_Rate": 0.7828947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "unsigned", "char", "a", ",", "b", ",", "c", ";", "a", "=", "(", "__vector", "unsigned", "char", ")", "vec_splats", "(", "__A", ")", ";"], "ground_truth": ["b", "=", "(", "__vector", "unsigned", "char", ")", "vec_splats", "(", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_avg_pu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12664, "Length": 33, "Cover_Rate": 0.4177215189873418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Error", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "Val", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getString", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "Val", "==", "-", "<NUM_LIT>", ")", "{"], "File": "ARMAsmParser104", "Func": "parseSetEndImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12665, "Length": 64, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "::", "isSHUFPMask", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "getNumOperands", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "isSHUFPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12666, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubq_f64", "(", "float64x2_t", "__a", ",", "float64x2_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "-", "__b", ";"], "File": "arm", "Func": "neon2_vsubq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12667, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerSize", "=", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "UseDataRegionDirectives", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";", "UseLogicalShr", "=", "true", ";"], "ground_truth": ["}"], "File": "AArch64MCAsmInfo25", "Func": "AArch64MCAsmInfoDarwin", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12668, "Length": 33, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vqdmulhv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmulhq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12669, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mark_user_reg", "(", "fpscr_rtx", ")", ";", "}"], "ground_truth": ["if", "(", "!", "reload_completed", "||", "mdep_reorg_phase", "!=", "SH_AFTER_MDEP_REORG", ")", "mark_user_reg", "(", "fpscr_rtx", ")", ";"], "File": "sh3", "Func": "get_fpscr_rtx", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12670, "Length": 20, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tag_insn_info", "*", "i", "=", "new", "tag_insn_info", "(", "insn", ",", "dest", ",", "base", ",", "offset", ",", "writeback", ",", "ldp", ")", ";", "rtx", "tag", "=", "GEN_INT", "(", "i", "->", "tag", "(", ")", ")", ";", "tag_map", ".", "get_or_insert", "(", "tag", ")", ".", "safe_push", "(", "i", ")", ";"], "ground_truth": ["}"], "File": "falkor-tag-collision-avoidance", "Func": "FOR_BB_INSNS", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12671, "Length": 45, "Cover_Rate": 0.3813559322033898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "HOST_WIDE_INT", "h2", "=", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "s1", "=", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "s2", "=", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ";", "unsigned", "HOST_WIDE_INT", "addr", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "return", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_EIGHTBIT_DATA", ")", "!=", "<NUM_LIT>", ";"], "File": "h83003", "Func": "h8300_eightbit_constant_address_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12672, "Length": 61, "Cover_Rate": 0.3546511627906977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MII", ")", ":", "InstrInfo", "(", "MII", ")", "{"], "ground_truth": ["}"], "File": "OR1KMCCodeEmitter1", "Func": "OR1KMCCodeEmitter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12673, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i386", "Func": "sse_store_index", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12674, "Length": 22, "Cover_Rate": 0.3384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "<STR_LIT>", "(", "int", "Val", ")", "const", "->", "ConstantInt", "*", "{", "return", "ConstantInt", "::", "getSigned", "(", "getIntTy", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "getConstInt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12675, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "(", "*", "MIB", ")", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";"], "ground_truth": ["NewMIs", ".", "push_back", "(", "MIB", ")", ";"], "File": "X86InstrInfo (2)", "Func": "loadRegFromAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12676, "Length": 51, "Cover_Rate": 0.30538922155688625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LocationAsBlock", "(", "Loc", ")", ")", ";", "if", "(", "OptEnableInv", ")", "{", "for", "(", "NodeVect", "::", "iterator", "I", "=", "Roots", ".", "begin", "(", ")", ",", "E", "=", "Roots", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "adjustForInvariance", "(", "*", "I", ",", "NCM", ",", "Loc", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LocationAsBlock", "(", "Loc", ")", ")", ";", "}", "if", "(", "OptEnableConst", ")", "{", "for", "(", "NodeVect", "::", "iterator", "I", "=", "Roots", ".", "begin", "(", ")", ",", "E", "=", "Roots", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "separateConstantChains", "(", "*", "I", ",", "NCM", ",", "Loc", ")", ";", "}"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Uses", ")", ";"], "File": "HexagonCommonGEP", "Func": "computeNodePlacement", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12677, "Length": 127, "Cover_Rate": 0.6195121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallSDNode", "*", "TheCall", ",", "unsigned", "CallingConv", ",", "SelectionDAG", "&", "DAG", ")", "{", "bool", "isVarArg", "=", "TheCall", "->", "isVarArg", "(", ")", ";", "DebugLoc", "dl", "=", "TheCall", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallingConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "TheCall", ",", "RetCC_<ISA_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ResultVals", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "MSP430ISelLowering22", "Func": "LowerCallResult", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12678, "Length": 145, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_stepj0_a0h", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12679, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "<ISA_LIT>VLMUL", ">", "(", "VLMUL", ")", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo", "Func": "getVLMUL", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12680, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Info", "=", "std", "::", "find_if", "(", "Insts", ".", "begin", "(", ")", ",", "Insts", ".", "end", "(", ")", ",", "[", "&", "]", "(", "InstInfo", "&", "Info", ")", "{", "return", "Info", ".", "I", "==", "I", ";", "}", ")", ";", "assert", "(", "Info", "!=", "Insts", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Info", "->", "SPAdjust", "+=", "ExtraBytes", ";"], "File": "ARMFrameLowering (2)1", "Func": "addExtraBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12681, "Length": 57, "Cover_Rate": 0.8028169014084507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TotCost", "+=", "getScalarizationOverhead", "(", "Dst", ",", "NeedsInserts", ",", "false", ")", ";", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "TotCost", "*=", "<NUM_LIT>", ";", "return", "TotCost", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FPTrunc", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", ")", "return", "VF", "+", "getScalarizationOverhead", "(", "Dst", ",", "true", ",", "false", ")", ";", "else", "return", "VF", "/", "<NUM_LIT>", "+", "std", "::", "max", "(", "<NUM_LIT>", ",", "VF", "/", "<NUM_LIT>", ")", ";", "}", "if", "(", "Opcode", "==", "Instruction", "::", "FPExt", ")", "{", "if", "(", "SrcScalarBits", "==", "<NUM_LIT>", "&&", "DstScalarBits", "==", "<NUM_LIT>", ")", "{", "return", "VF", "*", "<NUM_LIT>", ";", "}", "return", "VF", "+", "getScalarizationOverhead", "(", "Src", ",", "false", ",", "true", ")", ";", "}", "}", "else", "{", "assert", "(", "!", "Dst", "->", "isVectorTy", "(", ")", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "SIToFP", "||", "Opcode", "==", "Instruction", "::", "UIToFP", ")", "{", "if", "(", "SrcScalarBits", ">=", "<NUM_LIT>", "||", "(", "I", "!=", "nullptr", "&&", "isa", "<", "LoadInst", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "SrcScalarBits", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "(", "Opcode", "==", "Instruction", "::", "ZExt", "||", "Opcode", "==", "Instruction", "::", "SExt", ")", "&&", "Src", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "ST", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "SExt", ")", "Cost", "=", "(", "DstScalarBits", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ZExt", ")", "Cost", "=", "<NUM_LIT>", ";"], "ground_truth": ["Type", "*", "CmpOpTy", "=", "(", "(", "I", "!=", "nullptr", ")", "?", "getCmpOpsType", "(", "I", ")", ":", "nullptr", ")", ";"], "File": "SystemZTargetTransformInfo32", "Func": "getCastInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12682, "Length": 274, "Cover_Rate": 0.40175953079178883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "==", "LHS", ".", "getValueType", "(", ")", "&&", "VT", "==", "RHS", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "CC", "=", "DAG", ".", "getCondCode", "(", "Cond", ")", ";", "SDValue", "LHS1", ",", "LHS2", ";", "std", "::", "tie", "(", "LHS1", ",", "LHS2", ")", "=", "splitVector", "(", "LHS", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS1", ",", "RHS2", ";", "std", "::", "tie", "(", "RHS1", ",", "RHS2", ")", "=", "splitVector", "(", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "LoVT", ",", "HiVT", ";"], "ground_truth": ["std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "splitIntVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12683, "Length": 104, "Cover_Rate": 0.5621621621621622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", ";", "}", "else", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "CurDAG", "->", "haveNoCommonBitsSet", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Index", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "VEISelDAGToDAG2", "Func": "matchADDRrr", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12684, "Length": 148, "Cover_Rate": 0.8087431693989071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "getParent", "(", ")", "->", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "expandMEMCPY", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MI", ".", "isCopy", "(", ")", "||", "Subtarget", ".", "dontWidenVMOVS", "(", ")", "||", "Subtarget", ".", "isFPOnlySP", "(", ")", ")", "return", "false", ";", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12685, "Length": 153, "Cover_Rate": 0.36515513126491644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "AlphaRegisterInfo", "Func": "getReservedRegs", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12686, "Length": 41, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "IMod", "!=", "~", "<NUM_LIT>", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}"], "ground_truth": ["if", "(", "isMnemonicVPTPredicable", "(", "Mnemonic", ",", "ExtraToken", ")", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", ")", "{"], "File": "ARMAsmParser (2)4", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12687, "Length": 328, "Cover_Rate": 0.3319838056680162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)4", "Func": "is32BitMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12688, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mips_print_operand_punct", "[", "code", "]", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_print_operand_punct_valid_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12689, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_insn_group_barrier", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "insn", ")", "!=", "TImode", ")", ";", "if", "(", "!", "try_issue_nops", "(", "curr_state", ",", "before_nops_num", ")", ")", "return", ";", "if", "(", "!", "try_issue_insn", "(", "curr_state", ",", "insn", ")", ")", "return", ";", "memcpy", "(", "temp_dfa_state", ",", "curr_state", "->", "dfa_state", ",", "dfa_state_size", ")", ";", "if", "(", "curr_state", "->", "accumulated_insns_num", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "curr_state", "->", "middle_bundle_stops", "++", ";", "if", "(", "state_transition", "(", "temp_dfa_state", ",", "dfa_pre_cycle_insn", ")", ">=", "<NUM_LIT>", "&&", "curr_state", "->", "accumulated_insns_num", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "free_bundle_state", "(", "curr_state", ")", ";", "return", ";", "}", "}", "else", "if", "(", "GET_MODE", "(", "insn", ")", "!=", "TImode", ")", "{", "if", "(", "!", "try_issue_nops", "(", "curr_state", ",", "before_nops_num", ")", ")", "return", ";", "if", "(", "!", "try_issue_insn", "(", "curr_state", ",", "insn", ")", ")", "return", ";", "curr_state", "->", "accumulated_insns_num", "++", ";", "gcc_assert", "(", "!", "unknown_for_bundling_p", "(", "insn", ")", ")", ";", "if", "(", "ia64_safe_type", "(", "insn", ")", "==", "TYPE_L", ")", "curr_state", "->", "accumulated_insns_num", "++", ";", "}", "else", "{", "if", "(", "before_nops_num", ">", "<NUM_LIT>", "&&", "get_attr_first_insn", "(", "insn", ")", "==", "FIRST_INSN_YES", ")", "{", "free_bundle_state", "(", "curr_state", ")", ";", "return", ";", "}", "state_transition", "(", "curr_state", "->", "dfa_state", ",", "dfa_pre_cycle_insn", ")", ";", "state_transition", "(", "curr_state", "->", "dfa_state", ",", "NULL", ")", ";", "curr_state", "->", "cost", "++", ";", "if", "(", "!", "try_issue_nops", "(", "curr_state", ",", "before_nops_num", ")", ")", "return", ";", "if", "(", "!", "try_issue_insn", "(", "curr_state", ",", "insn", ")", ")", "return", ";", "curr_state", "->", "accumulated_insns_num", "++", ";", "if", "(", "unknown_for_bundling_p", "(", "insn", ")", ")", "{", "curr_state", "->", "after_nops_num", "=", "<NUM_LIT>", "-", "curr_state", "->", "accumulated_insns_num", "%", "<NUM_LIT>", ";", "curr_state", "->", "accumulated_insns_num", "+=", "<NUM_LIT>", "-", "curr_state", "->", "accumulated_insns_num", "%", "<NUM_LIT>", ";", "}", "else", "if", "(", "ia64_safe_type", "(", "insn", ")", "==", "TYPE_L", ")", "curr_state", "->", "accumulated_insns_num", "++", ";", "}", "if", "(", "ia64_safe_type", "(", "insn", ")", "==", "TYPE_B", ")", "curr_state", "->", "branch_deviation", "+=", "<NUM_LIT>", "-", "(", "curr_state", "->", "accumulated_insns_num", "-", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "if", "(", "try_bundle_end_p", "&&", "curr_state", "->", "accumulated_insns_num", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "only_bundle_end_p", "&&", "insert_bundle_state", "(", "curr_state", ")", ")", "{", "state_t", "dfa_state", ";", "struct", "bundle_state", "*", "curr_state1", ";", "struct", "bundle_state", "*", "allocated_states_chain", ";", "curr_state1", "=", "get_free_bundle_state", "(", ")", ";", "dfa_state", "=", "curr_state1", "->", "dfa_state", ";", "allocated_states_chain", "=", "curr_state1", "->", "allocated_states_chain", ";", "*", "curr_state1", "=", "*", "curr_state", ";", "curr_state1", "->", "dfa_state", "=", "dfa_state", ";", "curr_state1", "->", "allocated_states_chain", "=", "allocated_states_chain", ";", "memcpy", "(", "curr_state1", "->", "dfa_state", ",", "curr_state", "->", "dfa_state", ",", "dfa_state_size", ")", ";"], "ground_truth": ["curr_state", "=", "curr_state1", ";"], "File": "ia64", "Func": "issue_nops_and_insn", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12690, "Length": 403, "Cover_Rate": 0.6912521440823327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setForcedEncodingSize", "(", "unsigned", "Size", ")", "{"], "ground_truth": ["ForcedEncodingSize", "=", "Size", ";"], "File": "AMDGPUAsmParser (2)", "Func": "setForcedEncodingSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12691, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_HI16", ",", "Type", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_LO16", ",", "Type", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_HIGHER", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_HIGHEST", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_CALL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_CALL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_26_S1", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_GOT16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_PC7_S1", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_PC16_S1", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_CALL16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_GOT_OFST", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_GD", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_LDM", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_DTPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_DTPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_TPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_TPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_PC19_S2", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_PC18_S3", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_PC21_S2", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_PC26_S2", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_PCHI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_PCLO16", ";", "break", ";"], "ground_truth": ["}"], "File": "MipsELFObjectWriter55", "Func": "GetRelocType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12692, "Length": 416, "Cover_Rate": 0.49760765550239233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Width", "==", "<NUM_LIT>", ")", "return", "getLRForRMW32", "(", "Ordering", ")", ";"], "ground_truth": ["if", "(", "Width", "==", "<NUM_LIT>", ")", "return", "getLRForRMW64", "(", "Ordering", ")", ";"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "getLRForRMW", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12693, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_mode", "insn_mode", "=", "get_attr_mode", "(", "insn", ")", ";", "switch", "(", "insn_mode", ")", "{", "case", "MODE_XI", ":", "case", "MODE_V8DF", ":", "case", "MODE_V16SF", ":", "return", "ix86_get_ssemov", "(", "operands", ",", "<NUM_LIT>", ",", "insn_mode", ",", "mode", ")", ";", "case", "MODE_OI", ":", "case", "MODE_V4DF", ":", "case", "MODE_V8SF", ":", "return", "ix86_get_ssemov", "(", "operands", ",", "<NUM_LIT>", ",", "insn_mode", ",", "mode", ")", ";", "case", "MODE_TI", ":", "case", "MODE_V2DF", ":", "case", "MODE_V4SF", ":", "return", "ix86_get_ssemov", "(", "operands", ",", "<NUM_LIT>", ",", "insn_mode", ",", "mode", ")", ";", "case", "MODE_DI", ":", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "HAVE_AS_IX86_INTERUNIT_MOVQ", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "HAVE_AS_IX86_INTERUNIT_MOVQ", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "else", "return", "<STR_LIT>", ";", "case", "MODE_SI", ":"], "ground_truth": ["if", "(", "GENERAL_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", ";"], "File": "i386", "Func": "ix86_output_ssemov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12694, "Length": 147, "Cover_Rate": 0.38992042440318303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "actual_fsize", "=", "<NUM_LIT>", ";", "}", "else", "increment_stack", "(", "-", "crtl", "->", "args", ".", "pretend_args_size", ",", "true", ")", ";", "}", "save_all", "=", "NULL_RTX", ";", "if", "(", "TARGET_PROLOG_FUNCTION", "&&", "!", "crtl", "->", "args", ".", "pretend_args_size", "&&", "num_save", ">", "<NUM_LIT>", ")", "{", "if", "(", "use_prolog_function", "(", "num_save", ",", "actual_fsize", ")", ")", "{", "int", "alloc_stack", "=", "<NUM_LIT>", "*", "num_save", ";", "int", "offset", "=", "<NUM_LIT>", ";", "save_all", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_save", "+", "<NUM_LIT>", "+", "(", "TARGET_DISABLE_CALLT", "?", "(", "TARGET_LONG_CALLS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ")", ")", ")", ";", "XVECEXP", "(", "save_all", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "alloc_stack", ")", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_save", ";", "i", "++", ")", "{", "offset", "-=", "<NUM_LIT>", ";", "XVECEXP", "(", "save_all", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ")", ",", "save_regs", "[", "i", "]", ")", ";", "}", "if", "(", "TARGET_DISABLE_CALLT", ")", "{", "XVECEXP", "(", "save_all", ",", "<NUM_LIT>", ",", "num_save", "+", "<NUM_LIT>", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_LONG_CALLS", ")", "XVECEXP", "(", "save_all", ",", "<NUM_LIT>", ",", "num_save", "+", "<NUM_LIT>", ")", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "}", "v850_all_frame_related", "(", "save_all", ")", ";", "code", "=", "recog", "(", "save_all", ",", "NULL", ",", "NULL", ")", ";", "if", "(", "code", ">=", "<NUM_LIT>", ")", "{", "rtx", "insn", "=", "emit_insn", "(", "save_all", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "code", ";", "actual_fsize", "-=", "alloc_stack", ";", "}", "else", "save_all", "=", "NULL_RTX", ";", "}", "}", "if", "(", "!", "save_all", ")", "{"], "ground_truth": ["if", "(", "interrupt_handler", "&&", "(", "(", "<NUM_LIT>", "<<", "LINK_POINTER_REGNUM", ")", "&", "reg_saved", ")", "!=", "<NUM_LIT>", ")", "{"], "File": "v8506", "Func": "expand_prologue", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12695, "Length": 300, "Cover_Rate": 0.41899441340782123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "func_optimize", ")", "func_optimize", "=", "optimization_default_node", ";", "memset", "(", "&", "func_options", ",", "<NUM_LIT>", ",", "sizeof", "(", "func_options", ")", ")", ";", "init_options_struct", "(", "&", "func_options", ",", "NULL", ")", ";", "lang_hooks", ".", "init_options_struct", "(", "&", "func_options", ")", ";", "cl_optimization_restore", "(", "&", "func_options", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "cl_target_option_restore", "(", "&", "func_options", ",", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ")", ";", "cur_tree", "=", "arm_valid_target_attribute_tree", "(", "args", ",", "&", "func_options", ",", "&", "global_options_set", ")", ";", "if", "(", "cur_tree", "==", "NULL_TREE", ")", "ret", "=", "false", ";", "new_optimize", "=", "build_optimization_node", "(", "&", "func_options", ")", ";", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", "=", "cur_tree", ";", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", "=", "new_optimize", ";", "finalize_options_struct", "(", "&", "func_options", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm5", "Func": "arm_valid_target_attribute_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12696, "Length": 115, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "TrueCmp", ")", "<<", "'\\n'", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TrueImm", "<<", "'\\n'", ")", ";", "if", "(", "(", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", "||", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", ")", "&&", "std", "::", "abs", "(", "TrueImm", "-", "HeadImm", ")", "==", "<NUM_LIT>", ")", "{", "CmpInfo", "HeadCmpInfo", "=", "adjustCmp", "(", "HeadCmpMI", ",", "HeadCmp", ")", ";", "CmpInfo", "TrueCmpInfo", "=", "adjustCmp", "(", "TrueCmpMI", ",", "TrueCmp", ")", ";", "if", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "HeadCmpInfo", ")", "==", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "TrueCmpInfo", ")", "&&", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "HeadCmpInfo", ")", "==", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "TrueCmpInfo", ")", ")", "{", "modifyCmp", "(", "HeadCmpMI", ",", "HeadCmpInfo", ")", ";", "modifyCmp", "(", "TrueCmpMI", ",", "TrueCmpInfo", ")", ";", "Changed", "=", "true", ";", "}", "}", "else", "if", "(", "(", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", "||", "(", "HeadCmp", "==", "<STR_LIT>", "&&", "TrueCmp", "==", "<STR_LIT>", ")", ")", "&&", "std", "::", "abs", "(", "TrueImm", "-", "HeadImm", ")", "==", "<NUM_LIT>", ")", "{", "bool", "adjustHeadCond", "=", "(", "HeadImm", "<", "TrueImm", ")", ";", "if", "(", "HeadCmp", "==", "<STR_LIT>", ")", "{", "adjustHeadCond", "=", "!", "adjustHeadCond", ";", "}", "if", "(", "adjustHeadCond", ")", "{"], "ground_truth": ["Changed", "|=", "adjustTo", "(", "HeadCmpMI", ",", "HeadCmp", ",", "TrueCmpMI", ",", "TrueImm", ")", ";"], "File": "AArch64ConditionOptimizer19", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12697, "Length": 225, "Cover_Rate": 0.3560126582278481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "labels", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "sgx_function_magic_labels_index", ";", "i", "++", ")", "labels", ".", "push_back", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "i", ")", ")", ";", "return", "labels", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter2", "Func": "getFunctionMagicLabels", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12698, "Length": 42, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "FIOperandNum", ";", "assert", "(", "FIOperandNum", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BaseReg", ",", "false", ")", ";", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "MI", ",", "FIOperandNum", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";"], "File": "PPCRegisterInfo22", "Func": "resolveFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12699, "Length": 100, "Cover_Rate": 0.5586592178770949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerFABS32", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "HasExtractInsert", ")", "{", "SDValue", "Res", ",", "Const1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "X", "=", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ":", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Const1", ")", ";", "if", "(", "HasExtractInsert", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Const1", ",", "X", ")", ";", "else", "{", "SDValue", "SllX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "Const1", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SllX", ",", "Const1", ")", ";", "}", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Res", ")", ";", "SDValue", "LowX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LowX", ",", "Res", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering100", "Func": "lowerFABS32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12700, "Length": 234, "Cover_Rate": 0.8357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "is_against_zero", ";", "if", "(", "GET_MODE", "(", "op1", ")", "!=", "compare_mode", "&&", "(", "!", "TARGET_ISEL", "||", "!", "short_cint_operand", "(", "op1", ",", "VOIDmode", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE", "(", "true_cond", ")", "!=", "result_mode", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE", "(", "false_cond", ")", "!=", "result_mode", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_P9_MINMAX", "&&", "(", "compare_mode", "==", "SFmode", "||", "compare_mode", "==", "DFmode", ")", "&&", "(", "result_mode", "==", "SFmode", "||", "result_mode", "==", "DFmode", ")", ")", "{", "if", "(", "rs6000_emit_p9_fp_minmax", "(", "dest", ",", "op", ",", "true_cond", ",", "false_cond", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "rs6000_emit_p9_fp_cmove", "(", "dest", ",", "op", ",", "true_cond", ",", "false_cond", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "FLOAT_MODE_P", "(", "compare_mode", ")", "&&", "!", "FLOAT_MODE_P", "(", "result_mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "FLOAT_MODE_P", "(", "compare_mode", ")", ")", "{", "if", "(", "TARGET_ISEL", ")", "return", "rs6000_emit_int_cmove", "(", "dest", ",", "op", ",", "true_cond", ",", "false_cond", ")", ";", "return", "<NUM_LIT>", ";", "}", "is_against_zero", "=", "op1", "==", "CONST0_RTX", "(", "compare_mode", ")", ";", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "compare_mode", ")", "&&", "flag_trapping_math", "&&", "!", "is_against_zero", ")", "return", "<NUM_LIT>", ";", "if", "(", "code", "==", "UNLT", "||", "code", "==", "UNGT", "||", "code", "==", "UNORDERED", "||", "code", "==", "NE", "||", "code", "==", "LTGT", "||", "code", "==", "LT", "||", "code", "==", "UNLE", ")", "{", "code", "=", "reverse_condition_maybe_unordered", "(", "code", ")", ";", "temp", "=", "true_cond", ";", "true_cond", "=", "false_cond", ";", "false_cond", "=", "temp", ";", "}", "if", "(", "code", "==", "UNEQ", "&&", "HONOR_NANS", "(", "compare_mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "HONOR_INFINITIES", "(", "compare_mode", ")", "&&", "code", "!=", "GT", "&&", "code", "!=", "UNGE", "&&", "(", "!", "CONST_DOUBLE_P", "(", "op1", ")", "||", "real_isinf", "(", "CONST_DOUBLE_REAL_VALUE", "(", "op1", ")", ")", ")", "&&", "(", "(", "!", "rtx_equal_p", "(", "op0", ",", "false_cond", ")", "&&", "!", "rtx_equal_p", "(", "op1", ",", "false_cond", ")", ")", "||", "(", "!", "rtx_equal_p", "(", "op0", ",", "true_cond", ")", "&&", "!", "rtx_equal_p", "(", "op1", ",", "true_cond", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "is_against_zero", ")", "{", "temp", "=", "gen_reg_rtx", "(", "compare_mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_MINUS", "(", "compare_mode", ",", "op0", ",", "op1", ")", ")", ")", ";", "op0", "=", "temp", ";", "op1", "=", "CONST0_RTX", "(", "compare_mode", ")", ";", "}", "if", "(", "!", "HONOR_NANS", "(", "compare_mode", ")", ")", "switch", "(", "code", ")", "{", "case", "GT", ":", "code", "=", "LE", ";", "temp", "=", "true_cond", ";", "true_cond", "=", "false_cond", ";", "false_cond", "=", "temp", ";", "break", ";", "case", "UNGE", ":", "code", "=", "GE", ";", "break", ";", "case", "UNEQ", ":", "code", "=", "EQ", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "code", ")", "{", "case", "GE", ":", "break", ";", "case", "LE", ":", "temp", "=", "gen_reg_rtx", "(", "compare_mode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_NEG", "(", "compare_mode", ",", "op0", ")", ")", ")", ";", "op0", "=", "temp", ";", "break", ";"], "ground_truth": ["case", "ORDERED", ":"], "File": "rs60008", "Func": "rs6000_emit_cmove", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12701, "Length": 459, "Cover_Rate": 0.59765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "DL", ";"], "File": "SparcSubtarget31", "Func": "getDataLayout", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12702, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "int", "<ISA_LIT>ELFWriterInfo", "::", "getDefaultAddendForRelTy", "(", "unsigned", "RelTy", ",", "long", "int", "Modifier", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "ARMELFWriterInfo2", "Func": "getDefaultAddendForRelTy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12703, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DRNs", ".", "push_back", "(", "DFG", ".", "addr", "<", "RefNode", "*", ">", "(", "I", ")", ")", ";", "continue", ";", "}", "uint16_t", "Kind", "=", "BA", ".", "Addr", "->", "getKind", "(", ")", ";", "if", "(", "Kind", "==", "NodeAttrs", "::", "Stmt", "||", "Kind", "==", "NodeAttrs", "::", "Phi", ")", "{", "for", "(", "auto", "N", ":", "NodeAddr", "<", "CodeNode", "*", ">", "(", "BA", ")", ".", "Addr", "->", "members", "(", "DFG", ")", ")", "DRNs", ".", "push_back", "(", "N", ")", ";", "DINs", ".", "push_back", "(", "DFG", ".", "addr", "<", "InstrNode", "*", ">", "(", "I", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "auto", "UsesFirst", "=", "[", "]", "(", "NodeAddr", "<", "RefNode", "*", ">", "A", ",", "NodeAddr", "<", "RefNode", "*", ">", "B", ")", "->", "bool", "{", "uint16_t", "KindA", "=", "A", ".", "Addr", "->", "getKind", "(", ")", ",", "KindB", "=", "B", ".", "Addr", "->", "getKind", "(", ")", ";", "if", "(", "KindA", "==", "NodeAttrs", "::", "Use", "&&", "KindB", "==", "NodeAttrs", "::", "Def", ")", "return", "true", ";", "if", "(", "KindA", "==", "NodeAttrs", "::", "Def", "&&", "KindB", "==", "NodeAttrs", "::", "Use", ")", "return", "false", ";", "return", "A", ".", "Id", "<", "B", ".", "Id", ";", "}", ";", "llvm", "::", "sort", "(", "DRNs", ".", "begin", "(", ")", ",", "DRNs", ".", "end", "(", ")", ",", "UsesFirst", ")", ";", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "NodeAddr", "<", "RefNode", "*", ">", "RA", ":", "DRNs", ")", "{", "if", "(", "trace", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintNode", "<", "RefNode", "*", ">", "(", "RA", ",", "DFG", ")", "<<", "'\\n'", ";", "if", "(", "DFG", ".", "IsUse", "(", "RA", ")", ")", "DFG", ".", "unlinkUse", "(", "RA", ",", "true", ")", ";", "else", "if", "(", "DFG", ".", "IsDef", "(", "RA", ")", ")", "DFG", ".", "unlinkDef", "(", "RA", ",", "true", ")", ";", "}", "for", "(", "NodeAddr", "<", "InstrNode", "*", ">", "IA", ":", "DINs", ")", "{", "NodeAddr", "<", "BlockNode", "*", ">", "BA", "=", "IA", ".", "Addr", "->", "getOwner", "(", "DFG", ")", ";", "BA", ".", "Addr", "->", "removeMember", "(", "IA", ",", "DFG", ")", ";", "if", "(", "!", "DFG", ".", "IsCode", "<", "NodeAttrs", "::", "Stmt", ">", "(", "IA", ")", ")", "continue", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "NodeAddr", "<", "StmtNode", "*", ">", "(", "IA", ")", ".", "Addr", "->", "getCode", "(", ")", ";"], "File": "RDFDeadCode", "Func": "erase", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12704, "Length": 372, "Cover_Rate": 0.7914893617021277, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "MULTIGRID_SYNC_ARG_OFFSET", ";"], "ground_truth": ["default", ":"], "File": "AMDGPUBaseInfo33", "Func": "getMultigridSyncArgImplicitArgPosition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12705, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4_dup_u16", "(", "const", "uint16_t", "*", "__a", ")", "{", "uint16x4x4_t", "ret", ";", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4rv4hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x4_t", ")", "__builtin_aarch64_get_dregxiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x4_t", ")", "__builtin_aarch64_get_dregxiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint16x4_t", ")", "__builtin_aarch64_get_dregxiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4_dup_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12706, "Length": 77, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Remainder_GE_Den", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder", ",", "Den", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Remainder_GE_Zero", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Num", ",", "Num_S_Remainder", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";", "SDValue", "Quotient_A_One", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Quotient_S_One", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Quotient", ",", "Quotient_A_One", ",", "<STR_LIT>", ")", ";", "Div", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder_GE_Zero", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Quotient_S_One", ",", "Div", ",", "<STR_LIT>", ")", ";", "SDValue", "Remainder_S_Den", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Remainder_A_Den", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Remainder", ",", "Den", ")", ";", "SDValue", "Rem", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Remainder", ",", "Remainder_S_Den", ",", "<STR_LIT>", ")", ";", "Rem", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder_GE_Zero", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ",", "Remainder_A_Den", ",", "Rem", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Div", ",", "Rem", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering98", "Func": "LowerUDIVREM", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12707, "Length": 323, "Cover_Rate": 0.42724867724867727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "hasSourceMods", "(", "U", ")", ")", "return", "false", ";", "if", "(", "!", "opMustUseVOP3Encoding", "(", "U", ",", "VT", ")", ")", "{", "if", "(", "++", "NumMayIncreaseSize", ">", "CostThreshold", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "allUsesHaveSourceMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12708, "Length": 37, "Cover_Rate": 0.4157303370786517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addMBB", "(", "TBB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PatmosInstrInfo", "Func": "InsertBranch", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12709, "Length": 121, "Cover_Rate": 0.587378640776699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "branch_rtx", "=", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "cmp_rtx", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "pc_rtx", ")", ")", ";", "emit_jump_insn", "(", "branch_rtx", ")", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_emit_conditional_branch", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12710, "Length": 33, "Cover_Rate": 0.4520547945205479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";"], "File": "PTXISelLowering5", "Func": "LowerGlobalAddress", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12711, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Amount", "=", "Old", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "Amount", "=", "(", "Amount", "+", "StackAlign", "-", "<NUM_LIT>", ")", "/", "StackAlign", "*", "StackAlign", ";", "MachineInstr", "*", "New", "=", "nullptr", ";", "if", "(", "Old", ".", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", ".", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "uint64_t", "CalleeAmt", "=", "Old", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Amount", "-=", "CalleeAmt", ";", "if", "(", "Amount", ")", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "CalleeAmt", ")", ";"], "ground_truth": ["New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "File": "MSP430FrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12712, "Length": 274, "Cover_Rate": 0.7191601049868767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_optab_libfunc", "(", "sdiv_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "divdf3", ")", ")", ";", "set_optab_libfunc", "(", "neg_optab", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "negsf2", ")", ")", ";", "set_optab_libfunc", "(", "neg_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "negdf2", ")", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "DFmode", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "extendsfdf2", ")", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "truncdfsf2", ")", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "fixsfsi", ")", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "SImode", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "fixdfsi", ")", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "fixsfdi", ")", ")", ";", "set_conv_libfunc", "(", "sfix_optab", ",", "DImode", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "fixdfdi", ")", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "fixunssfsi", ")", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "SImode", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "fixunsdfsi", ")", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "DImode", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "fixunssfdi", ")", ")", ";", "set_conv_libfunc", "(", "ufix_optab", ",", "DImode", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "fixunsdfdi", ")", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "SFmode", ",", "SImode", ",", "CSKY_GCC_SYM", "(", "floatsisf", ")", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "DFmode", ",", "SImode", ",", "CSKY_GCC_SYM", "(", "floatsidf", ")", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "SFmode", ",", "DImode", ",", "CSKY_GCC_SYM", "(", "floatdisf", ")", ")", ";", "set_conv_libfunc", "(", "sfloat_optab", ",", "DFmode", ",", "DImode", ",", "CSKY_GCC_SYM", "(", "floatdidf", ")", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "SFmode", ",", "SImode", ",", "CSKY_GCC_SYM", "(", "floatunsisf", ")", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "DFmode", ",", "SImode", ",", "CSKY_GCC_SYM", "(", "floatunsidf", ")", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "SFmode", ",", "DImode", ",", "CSKY_GCC_SYM", "(", "floatundisf", ")", ")", ";", "set_conv_libfunc", "(", "ufloat_optab", ",", "DFmode", ",", "DImode", ",", "CSKY_GCC_SYM", "(", "floatundidf", ")", ")", ";", "set_optab_libfunc", "(", "cmp_optab", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "cmpsf2", ")", ")", ";", "set_optab_libfunc", "(", "cmp_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "cmpdf2", ")", ")", ";", "set_optab_libfunc", "(", "unord_optab", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "unordsf2", ")", ")", ";", "set_optab_libfunc", "(", "unord_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "unorddf2", ")", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "eqsf2", ")", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "eqdf2", ")", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "nesf2", ")", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "nedf2", ")", ")", ";", "set_optab_libfunc", "(", "ge_optab", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "gesf2", ")", ")", ";", "set_optab_libfunc", "(", "ge_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "gedf2", ")", ")", ";", "set_optab_libfunc", "(", "lt_optab", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "ltsf2", ")", ")", ";", "set_optab_libfunc", "(", "lt_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "ltdf2", ")", ")", ";", "set_optab_libfunc", "(", "le_optab", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "lesf2", ")", ")", ";", "set_optab_libfunc", "(", "le_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "ledf2", ")", ")", ";", "set_optab_libfunc", "(", "gt_optab", ",", "SFmode", ",", "CSKY_GCC_SYM", "(", "gtsf2", ")", ")", ";", "set_optab_libfunc", "(", "gt_optab", ",", "DFmode", ",", "CSKY_GCC_SYM", "(", "gtdf2", ")", ")", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_init_libfuncs", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12713, "Length": 481, "Cover_Rate": 0.46608527131782945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "SystemZISelLowering", "Func": "insertSSPDeclarations", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12714, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "LEASLInst", ";", "LEASLInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "LEASLInst", ".", "addOperand", "(", "RD", ")", ";"], "ground_truth": ["LEASLInst", ".", "addOperand", "(", "Imm", ")", ";"], "File": "VEAsmPrinter6", "Func": "emitLEASLzzi", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12715, "Length": 24, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nds32_emit_mem_move", "(", "rtx", "src", ",", "rtx", "dst", ",", "enum", "machine_mode", "mode", ",", "int", "addr_offset", ")", "{", "gcc_assert", "(", "MEM_P", "(", "src", ")", "&&", "MEM_P", "(", "dst", ")", ")", ";", "rtx", "tmp_reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "nds32_emit_load_store", "(", "tmp_reg", ",", "src", ",", "mode", ",", "addr_offset", ",", "true", ")", ";"], "ground_truth": ["nds32_emit_load_store", "(", "tmp_reg", ",", "dst", ",", "mode", ",", "addr_offset", ",", "false", ")", ";"], "File": "nds32-memory-manipulation", "Func": "nds32_emit_mem_move", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12716, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "MRI", ".", "use_nodbg_begin", "(", "FromReg", ")", ",", "E", "=", "MRI", ".", "use_nodbg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", "++", ";", "MachineInstr", "*", "Where", "=", "O", ".", "getParent", "(", ")", ";", "if", "(", "&", "MI", "==", "Where", "||", "!", "MDT", ".", "dominates", "(", "&", "MI", ",", "Where", ")", ")", "continue", ";", "SlotIndex", "WhereIdx", "=", "LIS", ".", "getInstructionIndex", "(", "*", "Where", ")", ";", "VNInfo", "*", "WhereVNI", "=", "FromLI", "->", "getVNInfoAt", "(", "WhereIdx", ")", ";", "if", "(", "WhereVNI", "&&", "WhereVNI", "!=", "FromVNI", ")", "continue", ";", "VNInfo", "*", "ToVNI", "=", "ToLI", "->", "getVNInfoAt", "(", "WhereIdx", ")", ";", "if", "(", "ToVNI", "&&", "ToVNI", "!=", "FromVNI", ")", "continue", ";", "Changed", "=", "true", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "O", "<<", "<STR_LIT>", "<<", "*", "Where", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "O", ".", "setReg", "(", "ToReg", ")", ";", "if", "(", "!", "O", ".", "isUndef", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", "false", ")", ";", "Indices", ".", "push_back", "(", "WhereIdx", ".", "getRegSlot", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyStoreResults10", "Func": "ReplaceDominatedUses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12717, "Length": 184, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerShiftRightParts", "(", "Op", ",", "DAG", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["assert", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVISelLowering56", "Func": "LowerOperation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12718, "Length": 151, "Cover_Rate": 0.5471014492753623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXISelLowering26", "Func": "getScalarShiftAmountTy", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12719, "Length": 12, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ValTy", "=", "cast", "<", "PointerType", ">", "(", "AlignedAddr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "assert", "(", "ValTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "Function", "*", "IntCmpXchg", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";", "Type", "*", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "CmpLo", "=", "Builder", ".", "CreateTrunc", "(", "CmpVal", ",", "Int64Ty", ",", "<STR_LIT>", ")", ";", "Value", "*", "CmpHi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "CmpVal", ",", "<NUM_LIT>", ")", ",", "Int64Ty", ",", "<STR_LIT>", ")", ";", "Value", "*", "NewLo", "=", "Builder", ".", "CreateTrunc", "(", "NewVal", ",", "Int64Ty", ",", "<STR_LIT>", ")", ";", "Value", "*", "NewHi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "NewVal", ",", "<NUM_LIT>", ")", ",", "Int64Ty", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Value", "*", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "AlignedAddr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";"], "File": "PPCISelLowering109", "Func": "emitMaskedAtomicCmpXchgIntrinsic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12720, "Length": 153, "Cover_Rate": 0.4409221902017291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMVEVecListOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCRegisterClass", "*", "RC_in", "=", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ";", "const", "MCRegisterClass", "*", "RC_out", "=", "(", "VectorList", ".", "Count", "==", "<NUM_LIT>", ")", "?", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ":"], "ground_truth": ["&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ";"], "File": "ARMAsmParser (2)4", "Func": "addMVEVecListOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12721, "Length": 57, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "OffsetNode", ")", "->", "getSExtValue", "(", ")", ";", "EVT", "StoredVT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "EVT", "ValueVT", "=", "Value", ".", "getValueType", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "HST", "->", "getInstrInfo", "(", ")", ";", "if", "(", "TII", ".", "isValidAutoIncImm", "(", "StoredVT", ",", "Val", ")", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "StoredVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "StoredVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "StoredVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "StoredVT", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "ST", "->", "isTruncatingStore", "(", ")", "&&", "ValueVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "StoredVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Value", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ",", "Value", ",", "Chain", "}", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "ST", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["ReplaceUses", "(", "ST", ",", "Result", ")", ";"], "File": "HexagonISelDAGToDAG53", "Func": "SelectIndexedStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12722, "Length": 245, "Cover_Rate": 0.41737649063032367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeFP", "(", "CFP", ",", "VT", ")", ";"], "ground_truth": ["else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ",", "VT", ")", ";"], "File": "PPCFastISel (2)", "Func": "fastMaterializeConstant", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12723, "Length": 56, "Cover_Rate": 0.42748091603053434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V", ".", "hasOneUse", "(", ")", "&&", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", ".", "hasOneUse", "(", ")", "&&", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "V", ".", "getNode", "(", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "RelaxedMayFoldVectorLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12724, "Length": 68, "Cover_Rate": 0.8292682926829268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsLoad", "=", "TII", "->", "get", "(", "LoadStoreOp", ")", ".", "mayLoad", "(", ")", ";", "bool", "RanOutOfSGPRs", "=", "false", ";", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffset", ";", "unsigned", "NumSubRegs", "=", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "<NUM_LIT>", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", "+", "Size", ")", ")", "{", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "SOffset", "==", "<STR_LIT>", ")", "{", "RanOutOfSGPRs", "=", "true", ";", "SOffset", "=", "<STR_LIT>", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffset", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "if", "(", "RanOutOfSGPRs", ")", "Ctx", ".", "emitError", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SubReg", "=", "NumSubRegs", ">", "<NUM_LIT>", "?", "getPhysRegSubReg", "(", "Value", ",", "&", "<STR_LIT>", ",", "i", ")", ":", "Value", ";", "unsigned", "SOffsetRegState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "e", "&&", "Scavenged", ")", "SOffsetRegState", "|=", "RegState", "::", "Kill", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "addReg", "(", "SubReg", ",", "getDefRegState", "(", "IsLoad", ")", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SOffset", ",", "SOffsetRegState", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Value", ",", "RegState", "::", "Implicit", "|", "getDefRegState", "(", "IsLoad", ")", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo35", "Func": "buildScratchLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12725, "Length": 343, "Cover_Rate": 0.8386308068459658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "fixup_<ISA_LIT>_B15_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_<ISA_LIT>_B22_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "fixup_<ISA_LIT>_B22_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_<ISA_LIT>_B32_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "Value", "&", "<NUM_LIT>", ")", ";", "break", ";", "case", "FK_Data_1", ":", "case", "FK_Data_2", ":", "case", "FK_Data_4", ":", "case", "fixup_<ISA_LIT>_32", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "Value", ";", "break", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getFixupKindInfo", "(", "Kind", ")", ".", "Name", "<<", "<STR_LIT>", "<<", "(", "unsigned", ")", "Kind", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "uint32_t", "OldData", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumBytes", ";", "i", "++", ")", "OldData", "|=", "(", "InstAddr", "[", "i", "]", "<<", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "(", "<NUM_LIT>", "<<", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonAsmBackend11", "Func": "applyFixup", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12726, "Length": 254, "Cover_Rate": 0.3112745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "ShuffleVectorSDNode", "*", "N", ",", "unsigned", "UnitSize", ",", "unsigned", "ShuffleKind", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "return", "false", ";", "}", "else", "{", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "PPCISelLowering79", "Func": "isVMRGHShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12727, "Length": 120, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "assert", "(", "getMalkrzFromFiMalkrz", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "I", "->", "getOpcode", "(", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{"], "ground_truth": ["Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "i", ")", ")", ";"], "File": "F2003fInstrInfo", "Func": "analyzeBranch", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12728, "Length": 105, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Src", "=", "DAG", ".", "getFreeze", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Abs", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ")", ";", "const", "fltSemantics", "&", "FltSem", "=", "DAG", ".", "EVTToAPFloatSemantics", "(", "VT", ")", ";", "bool", "Ignored", ";", "APFloat", "Point5Pred", "=", "APFloat", "(", "<NUM_LIT>", ")", ";", "Point5Pred", ".", "convert", "(", "FltSem", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "Ignored", ")", ";", "Point5Pred", ".", "next", "(", "true", ")", ";", "SDValue", "Adjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Abs", ",", "DAG", ".", "getConstantFP", "(", "Point5Pred", ",", "DL", ",", "VT", ")", ")", ";", "MVT", "IntVT", "=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "SDValue", "Truncated", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "Adjust", ")", ";", "Truncated", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Truncated", ")", ";", "Truncated", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Truncated", ",", "Src", ")", ";"], "ground_truth": ["unsigned", "Precision", "=", "APFloat", "::", "semanticsPrecision", "(", "FltSem", ")", ";"], "File": "RISCVISelLowering3", "Func": "lowerFROUND", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12729, "Length": 186, "Cover_Rate": 0.5886075949367089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_alignr_epi64", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_alignq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "__imm", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_alignr_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12730, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitVTRUNC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12731, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetAndroid", "(", ")", "||", "Subtarget", "->", "isTargetFuchsia", "(", ")", ")", "return", "TargetLowering", "::", "useLoadStackGuardNode", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "useLoadStackGuardNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12732, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getMaxNumVGPRs", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "WavesPerEU", ")", "{", "assert", "(", "WavesPerEU", "!=", "<NUM_LIT>", ")", ";", "unsigned", "MaxNumVGPRs", "=", "alignDown", "(", "getTotalNumVGPRs", "(", "STI", ")", "/", "WavesPerEU", ",", "getVGPRAllocGranule", "(", "STI", ")", ")", ";", "unsigned", "AddressableNumVGPRs", "=", "getAddressableNumVGPRs", "(", "STI", ")", ";"], "ground_truth": ["return", "std", "::", "min", "(", "MaxNumVGPRs", ",", "AddressableNumVGPRs", ")", ";"], "File": "AMDGPUBaseInfo", "Func": "getMaxNumVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12733, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_paddq128", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_add_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12734, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_vfmsubps256", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fmaintrin", "Func": "_mm256_fmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12735, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "set_color", "(", "auto_vec", "<", "unsigned", ">", "&", "color_counts", ")", "{"], "ground_truth": ["color", "=", "brackets", ".", "last", "(", ")", ".", "get_color", "(", "color_counts", ",", "brackets", ".", "length", "(", ")", ")", ";"], "File": "nvptx", "Func": "set_color", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12736, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TOYTargetMachine1", "Func": "LLVMInitializeTOYTarget", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12737, "Length": 12, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getSExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "<STR_LIT>", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "return", "ImmReg", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsFastISel33", "Func": "MaterializeInt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12738, "Length": 73, "Cover_Rate": 0.584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "adjustment", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "protectReturnPtr", "(", ")", "&&", "!", "MF", ".", "getName", "(", ")", ".", "equals", "(", "<STR_LIT>", ")", ")", "adjustment", "+=", "RegInfo", "->", "getSlotSize", "(", ")", ";"], "ground_truth": ["if", "(", "hasFP", "(", "MF", ")", "&&", "MF", ".", "protectFramePtr", "(", ")", ")", "adjustment", "+=", "RegInfo", "->", "getSlotSize", "(", ")", ";"], "File": "X86FrameLowering4", "Func": "getExtraSlotsForProtection", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12739, "Length": 77, "Cover_Rate": 0.8279569892473119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>Subtarget", "(", "TT", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "R600Subtarget1", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12740, "Length": 79, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpshldv_v16si", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2intrin", "Func": "_mm512_shldv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12741, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AVRISelLowering", "Func": "isOffsetFoldingLegal", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12742, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "align", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "index", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "align", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler13", "Func": "DecodeVLD1LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12743, "Length": 222, "Cover_Rate": 0.5235849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "KnownZero", ".", "setBits", "(", "<NUM_LIT>", ",", "BitWidth", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "NumLoBits", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "KnownZero", ".", "setBits", "(", "NumLoBits", ",", "BitWidth", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "ShiftImm", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "ShiftImm", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ")", "{", "KnownZero", "=", "APInt", "::", "getAllOnesValue", "(", "BitWidth", ")", ";", "break", ";", "}", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "ShAmt", "=", "ShiftImm", "->", "getZExtValue", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["KnownZero", "=", "KnownZero", "<<", "ShAmt", ";"], "File": "X86ISelLowering183", "Func": "computeKnownBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12744, "Length": 191, "Cover_Rate": 0.3701550387596899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "const", "MCExpr", "*", "Expr", ",", "VariantKind", "Kind", ")", ":", "Expr", "(", "Expr", ")", ",", "Kind", "(", "Kind", ")", "{"], "ground_truth": ["}"], "File": "CAHPMCExpr", "Func": "CAHPMCExpr", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12745, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "to", "=", "mips_canonicalize_move_class", "(", "to", ")", ";", "if", "(", "from", "==", "FP_REGS", ")", "{", "if", "(", "to", "==", "FP_REGS", "&&", "mips_mode_ok_for_mov_fmt_p", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "}", "dregs", "=", "TARGET_MIPS16", "?", "M16_REGS", ":", "GENERAL_REGS", ";"], "ground_truth": ["if", "(", "from", "==", "dregs", ")", "return", "mips_move_from_gpr_cost", "(", "to", ")", ";"], "File": "mips", "Func": "mips_register_move_cost", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12746, "Length": 49, "Cover_Rate": 0.3858267716535433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "TRI", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["FrameReg", "=", "TRI", "->", "getStackRegister", "(", ")", ";"], "File": "X86FrameLowering82", "Func": "getFrameIndexReferenceFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12747, "Length": 21, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ",", "bool", "IsLittle", ")", ":"], "ground_truth": ["MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", ",", "Ctx", "(", "ctx", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "File": "MipsMCCodeEmitter10", "Func": "MipsMCCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12748, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "type", "=", "DW_EH_PE_sdata8", ";", "if", "(", "ptr_mode", "==", "SImode", "||", "ix86_cmodel", "==", "CM_SMALL_PIC", "||", "(", "ix86_cmodel", "==", "CM_MEDIUM_PIC", "&&", "(", "global", "||", "code", ")", ")", ")", "type", "=", "DW_EH_PE_sdata4", ";", "return", "(", "global", "?", "DW_EH_PE_indirect", ":", "<NUM_LIT>", ")", "|", "DW_EH_PE_pcrel", "|", "type", ";", "}", "if", "(", "ix86_cmodel", "==", "CM_SMALL", "||", "(", "ix86_cmodel", "==", "CM_MEDIUM", "&&", "code", ")", ")", "return", "DW_EH_PE_udata4", ";", "return", "DW_EH_PE_absptr", ";"], "ground_truth": ["}"], "File": "i386", "Func": "asm_preferred_eh_data_format", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12749, "Length": 66, "Cover_Rate": 0.7674418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "UseKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "<NUM_LIT>", ":", "RegState", "::", "Undef", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "<NUM_LIT>", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "<NUM_LIT>", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "<NUM_LIT>", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "<NUM_LIT>", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "Register", "(", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "<NUM_LIT>", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo54", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12750, "Length": 397, "Cover_Rate": 0.5401360544217687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>TransformIntrinPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCTransformIntrin", "Func": "TPCTransformIntrin", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12751, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N1", "&&", "isAllOnes", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ")", ";"], "ground_truth": ["if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "N0", "&&", "isAllOnes", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "PerformXorCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12752, "Length": 92, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVCGTU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12753, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Vec", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Lane", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "EltVT", "=", "N0", ".", "getValueType", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "&&", "TLI", ".", "isTypeLegal", "(", "Vec", ".", "getValueType", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Lane", ")", ")", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformExtendCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12754, "Length": 164, "Cover_Rate": 0.656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutRetAddr", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "OutRetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "OutRetAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "SDValue", "(", "OutRetAddr", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "EmitTailCallLoadRetAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12755, "Length": 46, "Cover_Rate": 0.5054945054945055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "POST_INC", ":", "case", "PRE_DEC", ":", "ok", "=", "avr_reg_ok_for_addr_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "ADDR_SPACE_GENERIC", ",", "GET_CODE", "(", "x", ")", ",", "strict", ")", ";", "break", ";", "case", "PLUS", ":", "{", "rtx", "reg", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "reg", ")", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "INTVAL", "(", "op1", ")", ">=", "<NUM_LIT>", ")", "{", "bool", "fit", "=", "IN_RANGE", "(", "INTVAL", "(", "op1", ")", ",", "<NUM_LIT>", ",", "MAX_LD_OFFSET", "(", "mode", ")", ")", ";", "if", "(", "fit", ")", "{", "ok", "=", "(", "!", "strict", "||", "avr_reg_ok_for_addr_p", "(", "reg", ",", "ADDR_SPACE_GENERIC", ",", "PLUS", ",", "strict", ")", ")", ";", "if", "(", "reg", "==", "frame_pointer_rtx", "||", "reg", "==", "arg_pointer_rtx", ")", "{", "ok", "=", "true", ";", "}", "}", "else", "if", "(", "frame_pointer_needed", "&&", "reg", "==", "frame_pointer_rtx", ")", "{", "ok", "=", "true", ";", "}", "}", "}", "break", ";", "default", ":", "break", ";", "}"], "ground_truth": ["if", "(", "AVR_TINY", "&&", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "{"], "File": "avr", "Func": "avr_legitimate_address_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12756, "Length": 165, "Cover_Rate": 0.45081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SYMBOL_PCREL", ":", "{", "static", "unsigned", "seqno", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "rtx", "label", ";", "ssize_t", "bytes", "=", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", ",", "seqno", ")", ";", "gcc_assert", "(", "(", "size_t", ")", "bytes", "<", "sizeof", "(", "buf", ")", ")", ";", "label", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "buf", ")", ")", ";", "SYMBOL_REF_FLAGS", "(", "label", ")", "|=", "SYMBOL_FLAG_LOCAL", ";", "if", "(", "!", "nonzero_address_p", "(", "addr", ")", ")", "SYMBOL_REF_WEAK", "(", "label", ")", "=", "<NUM_LIT>", ";", "if", "(", "temp", "==", "NULL", ")", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "Pmode", "==", "DImode", ")", "emit_insn", "(", "gen_auipcdi", "(", "temp", ",", "copy_rtx", "(", "addr", ")", ",", "GEN_INT", "(", "seqno", ")", ")", ")", ";"], "ground_truth": ["else", "emit_insn", "(", "gen_auipcsi", "(", "temp", ",", "copy_rtx", "(", "addr", ")", ",", "GEN_INT", "(", "seqno", ")", ")", ")", ";"], "File": "riscv", "Func": "riscv_split_symbol", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12757, "Length": 137, "Cover_Rate": 0.4858156028368794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "i", "+", "Offset", ";", "if", "(", "Base", ">=", "NumLaneElts", ")", "Base", "=", "Unary", "?", "Base", "%", "NumLaneElts", ":", "Base", "+", "NumElts", "-", "NumLaneElts", ";", "ShuffleMask", ".", "push_back", "(", "Base", "+", "l", ")", ";", "}"], "ground_truth": ["}"], "File": "X86InterleavedAccess1", "Func": "DecodePALIGNRMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12758, "Length": 53, "Cover_Rate": 0.3271604938271605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "SrcOp", "=", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", ")", ";", "if", "(", "!", "SrcOp", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "AddrReg", "=", "SrcOp", ".", "getReg", "(", ")", ";", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "||", "(", "I", ">=", "Intr", "->", "GradientStart", "&&", "I", "<", "Intr", "->", "CoordStart", "&&", "!", "IsG16", ")", "||", "(", "I", ">=", "Intr", "->", "CoordStart", "&&", "!", "IsA16", ")", ")", "{", "if", "(", "(", "I", "<", "Intr", "->", "GradientStart", ")", "&&", "IsA16", "&&", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "AddrReg", ")", "==", "S16", ")", ")", "{", "PackedAddrs", ".", "push_back", "(", "B", ".", "buildBuildVector", "(", "V2S16", ",", "{", "AddrReg", ",", "B", ".", "buildUndef", "(", "S16", ")", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "AddrReg", "=", "B", ".", "buildBitcast", "(", "V2S16", ",", "AddrReg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "PackedAddrs", ".", "push_back", "(", "AddrReg", ")", ";", "}", "}", "else", "{"], "ground_truth": ["if", "(", "(", "(", "I", "+", "<NUM_LIT>", ")", ">=", "EndIdx", ")", "||", "(", "(", "Intr", "->", "NumGradients", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "(", "Intr", "->", "NumGradients", "/", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "||", "I", "==", "static_cast", "<", "unsigned", ">", "(", "Intr", "->", "GradientStart", "+", "Intr", "->", "NumGradients", "-", "<NUM_LIT>", ")", ")", ")", "||", "!", "MI", ".", "getOperand", "(", "ArgOffset", "+", "I", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{"], "File": "AMDGPULegalizerInfo76", "Func": "packImage16bitOpsToDwords", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12759, "Length": 248, "Cover_Rate": 0.6034063260340633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2df", "a", ",", "b", ",", "c", ";", "a", "=", "vec_splats", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";", "b", "=", "vec_splats", "(", "__B", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["c", "=", "vec_max", "(", "a", ",", "b", ")", ";"], "File": "emmintrin", "Func": "_mm_max_sd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12760, "Length": 36, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "altivec_expand_dst_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "TREE_OPERAND", "(", "exp", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "tree", "arglist", "=", "TREE_OPERAND", "(", "exp", ",", "<NUM_LIT>", ")", ";", "unsigned", "int", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "enum", "machine_mode", "mode0", ",", "mode1", ",", "mode2", ";", "rtx", "pat", ",", "op0", ",", "op1", ",", "op2", ";", "struct", "builtin_description", "*", "d", ";", "size_t", "i", ";", "*", "expandedp", "=", "false", ";", "d", "=", "(", "struct", "builtin_description", "*", ")", "bdesc_dst", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_dst", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "{", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "arg1", "=", "TREE_VALUE", "(", "TREE_CHAIN", "(", "arglist", ")", ")", ";", "arg2", "=", "TREE_VALUE", "(", "TREE_CHAIN", "(", "TREE_CHAIN", "(", "arglist", ")", ")", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "op2", "=", "expand_expr", "(", "arg2", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "mode0", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode1", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode2", "=", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", "||", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "*", "expandedp", "=", "true", ";", "STRIP_NOPS", "(", "arg2", ")", ";", "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg2", ")", "&", "~", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "return", "const0_rtx", ";", "}", "if", "(", "!", "(", "*", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";"], "ground_truth": ["pat", "=", "GEN_FCN", "(", "d", "->", "icode", ")", "(", "op0", ",", "op1", ",", "op2", ")", ";"], "File": "rs60003", "Func": "altivec_expand_dst_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12761, "Length": 383, "Cover_Rate": 0.9527363184079602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "PPCLowerMASSVEntries", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12762, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_DTPREL", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ",", "getContext", "(", ")", ")", ";"], "File": "PPCTargetObjectFile1", "Func": "getDebugThreadLocalSymbol", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12763, "Length": 43, "Cover_Rate": 0.7413793103448276, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_assert", "(", "!", "std", "::", "is_void", "<", "T", ">", "::", "value", ",", "<STR_LIT>", ")", ";", "delete", "p", ";"], "ground_truth": ["}"], "File": "spimpl", "Func": "default_delete", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12764, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_rorv_epi32", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_prorvd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_rorv_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12765, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrImm", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Base", ")", "{", "return", "<ISA_LIT>Lowering", ".", "SelectAddressRegImm", "(", "N", ",", "Disp", ",", "Base", ",", "*", "CurDAG", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG12", "Func": "SelectAddrImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12766, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{"], "ground_truth": ["MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "File": "MipsISelLowering (2)3", "Func": "LowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12767, "Length": 172, "Cover_Rate": 0.4174757281553398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameInfo", "(", "const", "TargetMachine", "&", "tm", ",", "bool", "LP64", ")", ":", "TargetFrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "PPCFrameInfo", "Func": "PPCFrameInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12768, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "*", "PassManager", ")", ":", "TargetPassConfig", "(", "TM", ",", "*", "PassManager", ")", "{"], "ground_truth": ["}"], "File": "LanaiTargetMachine1", "Func": "LanaiPassConfig", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12769, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", ")", "nios2_gpopt_option", "=", "gpopt_none", ";", "else", "nios2_gpopt_option", "=", "gpopt_local", ";", "}", "if", "(", "!", "TARGET_HAS_MUL", "&&", "TARGET_HAS_MULX", ")", "target_flags", "&=", "~", "MASK_HAS_MULX", ";", "if", "(", "!", "TARGET_ARCH_R2", ")", "{", "if", "(", "TARGET_HAS_BMX", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HAS_CDX", ")", "error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_ARCH_R2", "&&", "TARGET_BIG_ENDIAN", ")", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["nios2_init_fpu_configs", "(", ")", ";"], "File": "nios23", "Func": "nios2_option_override", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12770, "Length": 66, "Cover_Rate": 0.3567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "for", "(", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "It", "=", "ContMBB", ".", "begin", "(", ")", ",", "E", "=", "ContMBB", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "(", "*", "It", ")", "->", "removeSuccessor", "(", "LoopHeader", ",", "true", ")", ";", "}", "numLoopcontPatternMatch", "+=", "NumCont", ";", "return", "NumCont", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer25", "Func": "loopcontPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12771, "Length": 56, "Cover_Rate": 0.32941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__", ")", ")", "__ignore_saturation", "(", "void", ")", "{"], "ground_truth": ["}"], "File": "arm", "Func": "acle___ignore_saturation", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12772, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqb256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v16qi", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtsepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12773, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "foundIndex", "=", "std", "::", "find", "(", "minimalCaps", ".", "begin", "(", ")", ",", "minimalCaps", ".", "end", "(", ")", ",", "cap", ")", ";", "if", "(", "foundIndex", "!=", "minimalCaps", ".", "end", "(", ")", ")", "{", "minimalCaps", ".", "erase", "(", "foundIndex", ")", ";", "}", "CapabilityList", "implicitDeclares", "=", "getSymbolicOperandCapabilities", "(", "OperandCategory", "::", "CapabilityOperand", ",", "cap", ")", ";"], "ground_truth": ["pruneCapabilities", "(", "implicitDeclares", ")", ";"], "File": "SPIRVCapabilityUtils", "Func": "pruneCapabilities", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12774, "Length": 58, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "minus_one_vec", "=", "build_minus_one_cst", "(", "type", ")", ";", "tree", "temp", "=", "create_tmp_reg_or_ssa_name", "(", "cmp_type", ")", ";", "gimple", "*", "g", "=", "gimple_build_assign", "(", "temp", ",", "code", ",", "arg0", ",", "arg1", ")", ";"], "ground_truth": ["gsi_insert_before", "(", "gsi", ",", "g", ",", "GSI_SAME_STMT", ")", ";"], "File": "rs6000-builtin", "Func": "fold_build_vec_cmp", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12775, "Length": 40, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UNSPEC_ADDRESS_P", "(", "x", ")", ")", "{", "*", "symbol_type", "=", "UNSPEC_ADDRESS_TYPE", "(", "x", ")", ";", "x", "=", "UNSPEC_ADDRESS", "(", "x", ")", ";", "}", "else", "if", "(", "SYMBOL_REF_P", "(", "x", ")", "||", "LABEL_REF_P", "(", "x", ")", ")", "{", "*", "symbol_type", "=", "loongarch_classify_symbol", "(", "x", ")", ";", "if", "(", "*", "symbol_type", "==", "SYMBOL_TLS", ")", "return", "true", ";", "}", "else", "return", "false", ";", "if", "(", "offset", "==", "const0_rtx", ")", "return", "true", ";", "switch", "(", "*", "symbol_type", ")", "{", "case", "SYMBOL_GOT_DISP", ":"], "ground_truth": ["case", "SYMBOL_TLSGD", ":"], "File": "loongarch", "Func": "loongarch_symbolic_constant_p", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12776, "Length": 82, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ToRemove", ";", "int64_t", "DMBType", "=", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "IsRemovableNextDMB", "=", "false", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "IsRemovableNextDMB", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "DMBType", ")", "{", "ToRemove", ".", "push_back", "(", "&", "MI", ")", ";", "}", "else", "{", "DMBType", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMOptimizeBarriersPass8", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12777, "Length": 98, "Cover_Rate": 0.5077720207253886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__i1", "=", "__i1", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "__b5", ";", "__i1", "=", "__i1", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "__b4", ";", "__i0", "=", "(", "unsigned", "char", ")", "__b3", ";", "__i0", "=", "__i0", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "__b2", ";", "__i0", "=", "__i0", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "__b1", ";", "__i0", "=", "__i0", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "__b0", ";", "return", "_mm_set_pi32", "(", "__i1", ",", "__i0", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_set_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12778, "Length": 77, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>", "<<", "<STR_LIT>", "<<", "*", "LIS", ".", "getInstructionFromIndex", "(", "<ISA_LIT>", ")", ";", "unsigned", "Num", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "MRI", ".", "reg_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "const", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "bool", "firstTime", "=", "true", ";", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "!", "S", ".", "liveAt", "(", "<ISA_LIT>", ")", ")", "continue", ";", "if", "(", "firstTime", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Reg", ",", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", "<<", "'\\n'", ";", "firstTime", "=", "false", ";", "}"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "S", "<<", "'\\n'", ";"], "File": "GCNRegPressure22", "Func": "printLivesAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12779, "Length": 159, "Cover_Rate": 0.7162162162162162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>r2", ";"], "ground_truth": ["}"], "File": "Nios2Subtarget", "Func": "isNios2r2", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12780, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCBranchSelector (2)1", "Func": "getPassName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12781, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "int", "Reg", "=", "getIntOperandFromRegisterString", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "Reg", "!=", "-", "<NUM_LIT>", ")", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "Reg", ",", "DL", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "PMapper", ";", "bool", "IsValidSpecialReg", ";", "Reg", "=", "PMapper", ".", "fromString", "(", "RegString", "->", "getString", "(", ")", ",", "Subtarget", "->", "getFeatureBits", "(", ")", ",", "IsValidSpecialReg", ")", ";", "if", "(", "IsValidSpecialReg", ")", "{"], "ground_truth": ["assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG5", "Func": "SelectWriteRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12782, "Length": 112, "Cover_Rate": 0.3522012578616352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>elTargetMachine", "::", "<ISA_LIT>elTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "JIT", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine (2)1", "Func": "SparcelTargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12783, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "V", "=", "peekThroughBitcasts", "(", "V", ")", ";", "MVT", "NewVT", "=", "V", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "NewVT", ".", "isVector", "(", ")", "||", "NewVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "Idx", "==", "<NUM_LIT>", "&&", "V", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "File": "X86ISelLowering (2)5", "Func": "getScalarValueForVectorElement", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12784, "Length": 67, "Cover_Rate": 0.44966442953020136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", "->", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "TLCS900TargetMachine", "Func": "addInstSelector", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12785, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtbl1_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x8_t", ")", "__builtin_neon_vtbl1v8qi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vtbl1_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12786, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtepi32_epi64", "(", "__m256i", "__X", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmovsxdq512_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_cvtepi32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12787, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Domain", "!=", "ExeNEON", ")", "break", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "DstLane", "=", "<NUM_LIT>", ",", "SrcLane", "=", "<NUM_LIT>", ",", "DDst", ",", "DSrc", ";", "DDst", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "DstReg", ",", "DstLane", ")", ";", "DSrc", "=", "getCorrespondingDRegAndLane", "(", "TRI", ",", "SrcReg", ",", "SrcLane", ")", ";", "unsigned", "ImplicitSReg", ";", "if", "(", "!", "getImplicitSPRUseForDPRUse", "(", "TRI", ",", "MI", ",", "DSrc", ",", "SrcLane", ",", "ImplicitSReg", ")", ")", "break", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "i", ";", "--", "i", ")", "MI", ".", "RemoveOperand", "(", "i", "-", "<NUM_LIT>", ")", ";", "if", "(", "DSrc", "==", "DDst", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "DDst", ",", "getUndefRegState", "(", "!", "MI", ".", "readsRegister", "(", "DDst", ",", "TRI", ")", ")", ")", ".", "addImm", "(", "SrcLane", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ImplicitSReg", "!=", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "ImplicitSReg", ",", "RegState", "::", "Implicit", ")", ";", "break", ";", "}", "MachineInstrBuilder", "NewMIB", ";", "NewMIB", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DDst", ")", ";", "unsigned", "CurReg", "=", "SrcLane", "==", "<NUM_LIT>", "&&", "DstLane", "==", "<NUM_LIT>", "?", "DSrc", ":", "DDst", ";", "bool", "CurUndef", "=", "!", "MI", ".", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "CurReg", "=", "SrcLane", "==", "<NUM_LIT>", "&&", "DstLane", "==", "<NUM_LIT>", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "!", "MI", ".", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";", "NewMIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";", "NewMIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "NewMIB", ")", ";", "if", "(", "SrcLane", "==", "DstLane", ")", "NewMIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "DDst", ",", "RegState", "::", "Define", ")", ";", "CurReg", "=", "SrcLane", "==", "<NUM_LIT>", "&&", "DstLane", "==", "<NUM_LIT>", "?", "DSrc", ":", "DDst", ";", "CurUndef", "=", "CurReg", "==", "DSrc", "&&", "!", "MI", ".", "readsRegister", "(", "CurReg", ",", "TRI", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "CurReg", ",", "getUndefRegState", "(", "CurUndef", ")", ")", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "setExecutionDomain", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12788, "Length": 460, "Cover_Rate": 0.42435424354243545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_avg_epu16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pavgw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_avg_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12789, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "X86InstPrinterCommon", "Func": "printCMPMnemonic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12790, "Length": 253, "Cover_Rate": 0.3850837138508371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int16x4x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst3v4hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst3_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12791, "Length": 29, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "tls_model", "tls_kind", "=", "TLS_MODEL_NONE", ";", "rtx", "sym", ",", "addend", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{", "split_const", "(", "addr", ",", "&", "sym", ",", "&", "addend", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", ")", "tls_kind", "=", "SYMBOL_REF_TLS_MODEL", "(", "sym", ")", ";"], "File": "aarch642", "Func": "tls_symbolic_operand_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12792, "Length": 48, "Cover_Rate": 0.6075949367088608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_rsqrtsh_mask", "(", "__B", ",", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_rsqrt_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12793, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo103", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12794, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "xop", "[", "<NUM_LIT>", "]", "=", "xstring_e", ";", "if", "(", "!", "AVR_HAVE_ELPMX", ")", "return", "avr_out_lpm_no_lpmx", "(", "insn", ",", "xop", ",", "plen", ")", ";", "}", "else", "if", "(", "!", "AVR_HAVE_LPMX", ")", "{", "return", "avr_out_lpm_no_lpmx", "(", "insn", ",", "xop", ",", "plen", ")", ";", "}", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "REG", ":", "gcc_assert", "(", "REG_Z", "==", "REGNO", "(", "addr", ")", ")", ";", "switch", "(", "n_bytes", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "<NUM_LIT>", ":", "return", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "REGNO", "(", "dest", ")", "==", "REG_Z", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "addr", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "addr", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "REGNO", "(", "dest", ")", "==", "REG_Z", "-", "<NUM_LIT>", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "else", "{", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "addr", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "break", ";", "case", "POST_INC", ":", "gcc_assert", "(", "REG_Z", "==", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "n_bytes", "<=", "<NUM_LIT>", ")", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", ">=", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", ">=", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "if", "(", "n_bytes", ">=", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "xop", ",", "plen", ",", "<NUM_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "avr4", "Func": "avr_out_lpm", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12795, "Length": 394, "Cover_Rate": 0.5596590909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "tryParseRegisterOperand", "(", "OperandVector", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";"], "ground_truth": ["int", "RegNo", "=", "parseRegister", "(", "Mnemonic", ")", ";"], "File": "P2AsmParser", "Func": "tryParseRegisterOperand", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12796, "Length": 47, "Cover_Rate": 0.5529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "isSExt", "=", "isSigned", ";", "Entry", ".", "isZExt", "=", "!", "isSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "LC", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "const", "Type", "*", "RetTy", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getTypeForMVT", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "TLI", ".", "LowerCallTo", "(", "InChain", ",", "RetTy", ",", "isSigned", ",", "!", "isSigned", ",", "false", ",", "false", ",", "CallingConv", "::", "C", ",", "false", ",", "Callee", ",", "Args", ",", "DAG", ",", "Op", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["return", "CallInfo", ".", "first", ";"], "File": "SPUISelLowering12", "Func": "ExpandLibCall", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12797, "Length": 113, "Cover_Rate": 0.5022222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "flag_data_sections", "=", "fdata", ";", "flags", "=", "frodata", "->", "common", ".", "flags", ";", "}", "if", "(", "frodata", "!=", "readonly_data_section", "&&", "flags", "&", "SECTION_NAMED", ")", "{", "unsigned", "int", "i", ";", "static", "const", "char", "*", "const", "prefix", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "(", "prefix", ")", "/", "sizeof", "(", "*", "prefix", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{", "const", "char", "*", "old_prefix", "=", "prefix", "[", "i", "]", ";", "const", "char", "*", "new_prefix", "=", "prefix", "[", "i", "+", "<NUM_LIT>", "]", ";", "const", "char", "*", "name", "=", "frodata", "->", "named", ".", "name", ";", "if", "(", "STR_PREFIX_P", "(", "name", ",", "old_prefix", ")", ")", "{", "const", "char", "*", "rname", "=", "ACONCAT", "(", "(", "new_prefix", ",", "name", "+", "strlen", "(", "old_prefix", ")", ",", "NULL", ")", ")", ";", "flags", "&=", "~", "SECTION_CODE", ";"], "ground_truth": ["flags", "|=", "AVR_HAVE_JMP_CALL", "?", "<NUM_LIT>", ":", "SECTION_CODE", ";"], "File": "avr4", "Func": "avr_asm_function_rodata_section", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12798, "Length": 148, "Cover_Rate": 0.729064039408867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_ld2di", "(", "(", "const", "__builtin_aarch64_simd_di", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int64x1_t", ")", "__builtin_aarch64_get_dregoidi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int64x1_t", ")", "__builtin_aarch64_get_dregoidi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld2_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12799, "Length": 52, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "hasStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "const", "MachineMemOperand", "*", ">", "&", "Accesses", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MII", "=", "MI", ".", "getIterator", "(", ")", ";", "for", "(", "++", "MII", ";", "MII", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "if", "(", "TargetInstrInfo", "::", "hasStoreToStackSlot", "(", "*", "MII", ",", "Accesses", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonInstrInfo (2)2", "Func": "hasStoreToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12800, "Length": 92, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "V", "!=", "nullptr", ")", "?", "isProgramMemoryAddress", "(", "V", ")", ":", "false", ";"], "ground_truth": ["}"], "File": "StackPU2", "Func": "isProgramMemoryAccess", "Target": "StackPU2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12801, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "global_list", ".", "insert", "(", "global_list", ".", "end", "(", ")", ",", "gv_array", "[", "i", "]", ")", ";", "clearAnnotationCache", "(", "&", "M", ")", ";", "delete", "[", "]", "gv_array", ";", "if", "(", "HasDebugInfo", ")", "OutStreamer", "->", "EmitRawText", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", "->", "outputDwarfFileDirectives", "(", ")", ";"], "File": "NVPTXAsmPrinter2", "Func": "doFinalization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12802, "Length": 68, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVP2INTERSECT", "(", ")", "const", "{"], "ground_truth": ["return", "HasVP2INTERSECT", ";"], "File": "X86Subtarget100", "Func": "hasVP2INTERSECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12803, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "JT", "[", "JTI", "]", ".", "MBBs", ".", "size", "(", ")", "*", "sizeof", "(", "uint32_t", ")", ";", "MachineBasicBlock", "*", "JumpTableBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MF", "->", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ",", "JumpTableBB", ")", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "JumpTableBB", ",", "JumpTableBB", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "JTOpcode", ")", ")", ".", "addImm", "(", "i", "++", ")", ".", "addJumpTableIndex", "(", "JTI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "CPEntries", ".", "emplace_back", "(", "<NUM_LIT>", ",", "CPEntry", "(", "CPEMI", ",", "JTI", ")", ")", ";", "JumpTableEntryIndices", ".", "insert", "(", "std", "::", "make_pair", "(", "JTI", ",", "CPEntries", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "LastCorrectlyNumberedBB", ")", "LastCorrectlyNumberedBB", "=", "&", "MBB", ";", "}"], "ground_truth": ["if", "(", "LastCorrectlyNumberedBB", ")", "MF", "->", "RenumberBlocks", "(", "LastCorrectlyNumberedBB", ")", ";"], "File": "ARMConstantIslandPass53", "Func": "doInitialJumpTablePlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12804, "Length": 154, "Cover_Rate": 0.4301675977653631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Opcode", "=", "getNewOpcode", "(", "CI", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ")", ";", "Register", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";"], "ground_truth": ["assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";"], "File": "SILoadStoreOptimizer21", "Func": "mergeBufferStorePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12805, "Length": 241, "Cover_Rate": 0.5343680709534369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";", "case", "<ISA_LIT>Subtarget", "::", "isELF", ":", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "new", "<ISA_LIT>64_ELFTargetObjectFile", "(", "TM", ")", ";", "return", "new", "<ISA_LIT>32_ELFTargetObjectFile", "(", "TM", ")", ";", "case", "<ISA_LIT>Subtarget", "::", "isMingw", ":", "case", "<ISA_LIT>Subtarget", "::", "isCygwin", ":"], "ground_truth": ["case", "<ISA_LIT>Subtarget", "::", "isWindows", ":"], "File": "X86ISelLowering144", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12806, "Length": 55, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG13", "Func": "isGlobalStore", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12807, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pand", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_and_si64", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_m_pand", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12808, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ")", ";"], "ground_truth": ["}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{"], "File": "X86ISelLowering144", "Func": "LowerEXTRACT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12809, "Length": 405, "Cover_Rate": 0.8003952569169961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["JumpTableSDNode", "*", "N", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";"], "File": "NyuziISelLowering", "Func": "LowerJumpTable", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12810, "Length": 26, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "TriCoreAsmBackend (2)", "Func": "TriCoreAsmBackend", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12811, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "any_of", "(", "N", ".", "getNode", "(", ")", "->", "ops", "(", ")", ",", "[", "]", "(", "const", "SDUse", "&", "U", ")", "{", "return", "isAddressBase", "(", "U", ".", "get", "(", ")", ")", ";", "}", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "M68kISelDAGToDAG", "Func": "isAddressBase", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12812, "Length": 43, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MO", ",", "LabelOffset", ")", ";", "else", "if", "(", "MO", ".", "isReg", "(", ")", ")", "MIB", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "SP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "SPOffset", ")", ";", "else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "}", "MIB", ".", "setMemRefs", "(", "MMOs", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "IJmpOpc", ")", ")", ".", "addReg", "(", "Tmp", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12813, "Length": 205, "Cover_Rate": 0.3528399311531842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerKernelCalls", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerKernelCalls", "Func": "createAMDGPULowerKernelCallsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12814, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "(", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "|", "RegBits", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "File": "PPCMCCodeEmitter", "Func": "getMemRIXEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12815, "Length": 92, "Cover_Rate": 0.6524822695035462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_broadcastw_epi16", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastw512_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v32hi", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_broadcastw_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12816, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "RRC", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "RRC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)4", "Func": "findRepresentativeClass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12817, "Length": 74, "Cover_Rate": 0.39361702127659576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "ShiftAmtOperandIdx", ")", ".", "getImm", "(", ")", ";", "return", "Imm", "&", "ShiftCountMask", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)3", "Func": "getTruncatedShiftCount", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12818, "Length": 20, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "<STR_LIT>", ",", "Insert", ")", ";", "}", "if", "(", "isa", "<", "Constant", ">", "(", "Cond", ")", ")", "{", "Instruction", "*", "Insert", "=", "Cond", "==", "BoolTrue", "?", "Term", ":", "L", "->", "getHeader", "(", ")", "->", "getTerminator", "(", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";", "return", "CallInst", "::", "Create", "(", "IfBreak", ",", "Args", ",", "<STR_LIT>", ",", "Insert", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIAnnotateControlFlow21", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12819, "Length": 90, "Cover_Rate": 0.5027932960893855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "(", "SrcReg", "==", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "SrcReg", "==", "<STR_LIT>", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";"], "File": "Mips16InstrInfo (2)", "Func": "copyPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12820, "Length": 97, "Cover_Rate": 0.470873786407767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Prepare", "=", "[", "&", "]", "(", ")", "{", "AllocaAddr", "=", "CreateAllocaInst", "(", "Builder", ",", "Bitcast", "->", "getParent", "(", ")", ")", ";", "I8Ptr", "=", "Builder", ".", "CreateBitCast", "(", "AllocaAddr", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "Stride", "=", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ";", "}", ";", "if", "(", "Bitcast", "->", "getType", "(", ")", "->", "is<ISA_LIT>_AMXTy", "(", ")", ")", "{", "Use", "&", "U", "=", "*", "(", "Bitcast", "->", "use_begin", "(", ")", ")", ";", "unsigned", "OpNo", "=", "U", ".", "getOperandNo", "(", ")", ";", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "II", ")", "return", "false", ";", "Prepare", "(", ")", ";", "Builder", ".", "CreateStore", "(", "Src", ",", "AllocaAddr", ")", ";", "Value", "*", "Row", "=", "nullptr", ",", "*", "Col", "=", "nullptr", ";", "std", "::", "tie", "(", "Row", ",", "Col", ")", "=", "getShape", "(", "II", ",", "OpNo", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Stride", "}", ";", "Value", "*", "NewInst", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "Bitcast", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";", "}", "else", "{", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Src", ")", ";"], "ground_truth": ["if", "(", "!", "II", ")", "return", "false", ";"], "File": "X86LowerAMXType10", "Func": "transformBitcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12821, "Length": 213, "Cover_Rate": 0.6173913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly16x8x2_t", "ret", ";", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_ld2rv8hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x8_t", ")", "__builtin_aarch64_get_qregoiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly16x8_t", ")", "__builtin_aarch64_get_qregoiv8hi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld2q_dup_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12822, "Length": 55, "Cover_Rate": 0.859375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vfmaq_n_fv4sf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vfmaq_n_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12823, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasXMM", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasXMMInt", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "hasXMMInt", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";"], "File": "X86ISelLowering191", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12824, "Length": 220, "Cover_Rate": 0.3009575923392613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "reqMinVer", "=", "getSymbolicOperandMinVersion", "(", "Category", ",", "i", ")", ";", "auto", "reqMaxVer", "=", "getSymbolicOperandMaxVersion", "(", "Category", ",", "i", ")", ";", "auto", "targetVer", "=", "ST", ".", "getTarget<ISA_LIT>Version", "(", ")", ";", "bool", "minVerOK", "=", "!", "reqMinVer", "||", "!", "targetVer", "||", "targetVer", ">=", "reqMinVer", ";", "bool", "maxVerOK", "=", "!", "reqMaxVer", "||", "!", "targetVer", "||", "targetVer", "<=", "reqMaxVer", ";", "auto", "reqCaps", "=", "getSymbolicOperandCapabilities", "(", "Category", ",", "i", ")", ";", "auto", "reqExts", "=", "getSymbolicOperandExtensions", "(", "Category", ",", "i", ")", ";", "if", "(", "reqCaps", ".", "empty", "(", ")", ")", "{", "if", "(", "reqExts", ".", "empty", "(", ")", ")", "{", "if", "(", "minVerOK", "&&", "maxVerOK", ")", "{", "return", "{", "true", ",", "{", "}", ",", "{", "}", ",", "reqMinVer", ",", "reqMaxVer", "}", ";"], "ground_truth": ["}", "else", "{"], "File": "SPIRVEnumRequirements", "Func": "getSymbolicOperandRequirements", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12825, "Length": 118, "Cover_Rate": 0.4306569343065693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80TargetMachine", "::", "<ISA_LIT>Z80TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "GBZ80TargetMachine (2)", "Func": "GBZ80TargetMachine", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12826, "Length": 88, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "Binary", "|=", "(", "(", "RegD", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "(", "RegD", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "}", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter9", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12827, "Length": 31, "Cover_Rate": 0.31313131313131315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TBB", "=", "Branch", ".", "Target", "->", "getMBB", "(", ")", ";", "continue", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "Branch", ".", "Target", "->", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Branch", ".", "CCValid", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "Branch", ".", "CCMask", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "TBB", "&&", "<STR_LIT>", ")", ";", "if", "(", "TBB", "!=", "Branch", ".", "Target", "->", "getMBB", "(", ")", ")", "return", "true", ";", "unsigned", "OldCCValid", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "OldCCMask", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "OldCCValid", "==", "Branch", ".", "CCValid", "&&", "OldCCMask", "==", "Branch", ".", "CCMask", ")", "continue", ";", "return", "false", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo", "Func": "AnalyzeBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12828, "Length": 145, "Cover_Rate": 0.3877005347593583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "unsigned", "NumOps", "=", "<NUM_LIT>", ";", "const", "static", "bool", "S", "=", "true", ";", "const", "static", "bool", "U", "=", "false", ";", "const", "static", "unsigned", "Copy", "=", "TargetOpcode", "::", "COPY", ";", "const", "static", "struct", "DivRemEntry", "{", "const", "TargetRegisterClass", "*", "RC", ";", "unsigned", "LowInReg", ";", "unsigned", "HighInReg", ";", "struct", "DivRemResult", "{", "unsigned", "OpDivRem", ";", "unsigned", "OpSignExtend", ";", "unsigned", "OpCopy", ";", "unsigned", "DivRemResultReg", ";", "bool", "IsOpSigned", ";", "}", "ResultTable", "[", "NumOps", "]", ";", "}", "OpTable", "[", "NumTypes", "]", "=", "{", "{", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "U", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "U", "}", ",", "}", "}", ",", "{", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "}", "}", ",", "{", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "}", "}", ",", "{", "&", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "S", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "Copy", ",", "<STR_LIT>", ",", "U", "}", ",", "}", "}", ",", "}", ";", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";", "unsigned", "TypeIndex", ",", "OpIndex", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "TypeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "TypeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "TypeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "TypeIndex", "=", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "false", ";", "break", ";", "}", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "SDiv", ":", "OpIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "SRem", ":", "OpIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "Instruction", "::", "UDiv", ":", "OpIndex", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "Instruction", "::", "URem", ":", "OpIndex", "=", "<NUM_LIT>", ";", "break", ";"], "File": "X86FastISel65", "Func": "X86SelectDivRem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12829, "Length": 465, "Cover_Rate": 0.544496487119438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "subset", "==", "ADDR_SPACE_GENERIC", "||", "subset", "==", "ADDR_SPACE_EA", ")", ";", "gcc_assert", "(", "superset", "==", "ADDR_SPACE_GENERIC", "||", "superset", "==", "ADDR_SPACE_EA", ")", ";", "if", "(", "subset", "==", "superset", ")", "return", "true", ";", "else", "if", "(", "!", "TARGET_ADDRESS_SPACE_CONVERSION", ")", "return", "false", ";", "else", "return", "(", "subset", "==", "ADDR_SPACE_GENERIC", "&&", "superset", "==", "ADDR_SPACE_EA", ")", ";"], "ground_truth": ["}"], "File": "spu", "Func": "spu_addr_space_subset_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12830, "Length": 53, "Cover_Rate": 0.828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "unsigned", "Cond", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "CondOp", "]", ")", ".", "getCondCode", "(", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "Cond", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "<ISA_LIT>Operand", "&", "op", "=", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "ImmOp", "]", ")", ";", "if", "(", "!", "op", ".", "isSignedOffset", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", "&&", "isThumbTwo", "(", ")", ")", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)5", "Func": "cvtThumbBranches", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12831, "Length": 135, "Cover_Rate": 0.3524804177545692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", ";", "if", "(", "CC", "==", "<STR_LIT>", "||", "PredReg", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "MI", "=", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";", "if", "(", "!", "MI", ")", "return", "nullptr", ";", "MI", "->", "getOperand", "(", "MI", "->", "findFirstPredOperandIdx", "(", ")", ")", ".", "setImm", "(", "<STR_LIT>", "(", "CC", ")", ")", ";", "return", "MI", ";", "}", "}"], "ground_truth": ["return", "TargetInstrInfo", "::", "commuteInstructionImpl", "(", "MI", ",", "NewMI", ",", "OpIdx1", ",", "OpIdx2", ")", ";"], "File": "ARMBaseInstrInfo (2)3", "Func": "commuteInstructionImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12832, "Length": 84, "Cover_Rate": 0.60431654676259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "(", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "||", "Subtarget", "->", "isThumb2", "(", ")", ")", "if", "(", "SDValue", "SatValue", "=", "LowerSaturatingConditional", "(", "Op", ",", "DAG", ")", ")", "return", "SatValue", ";", "SDValue", "LowerSatConstant", ";", "SDValue", "SatValue", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "isLowerSaturatingConditional", "(", "Op", ",", "SatValue", ",", "LowerSatConstant", ")", ")", "{", "SDValue", "ShiftV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SatValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "if", "(", "isNullConstant", "(", "LowerSatConstant", ")", ")", "{", "SDValue", "NotShiftV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ShiftV", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SatValue", ",", "NotShiftV", ")", ";", "}", "else", "if", "(", "isAllOnesConstant", "(", "LowerSatConstant", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SatValue", ",", "ShiftV", ")", ";", "}", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TrueVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseVal", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseVal", ")", ";", "ConstantSDNode", "*", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueVal", ")", ";", "if", "(", "Subtarget", "->", "hasV8_1MMainlineOps", "(", ")", "&&", "CFVal", "&&", "CTVal", "&&", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "RHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "TVal", "=", "CTVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "FVal", "=", "CFVal", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "TVal", "==", "~", "FVal", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TVal", "==", "~", "FVal", "+", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TVal", "+", "<NUM_LIT>", "==", "FVal", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TVal", "==", "FVal", "+", "<NUM_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "TrueVal", ",", "FalseVal", ")", ";", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "Opcode", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerSELECT_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12833, "Length": 399, "Cover_Rate": 0.340153452685422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "TRI", ".", "buildVGPRSpillLoadStore", "(", "*", "this", ",", "Index", ",", "Offset", ",", "IsLoad", ",", "false", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "NotOpc", ")", ",", "ExecReg", ")", ".", "addReg", "(", "ExecReg", ")", ";"], "File": "SIRegisterInfo24", "Func": "readWriteTmpVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12834, "Length": 43, "Cover_Rate": 0.38392857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "*", "labelp", ";", "gcc_assert", "(", "regno", "<", "LR_REGNUM", ")", ";", "if", "(", "in_section", "==", "text_section", ")", "{", "thumb_call_reg_needed", "=", "<NUM_LIT>", ";", "if", "(", "thumb_call_via_label", "[", "regno", "]", "==", "NULL", ")", "thumb_call_via_label", "[", "regno", "]", "=", "gen_label_rtx", "(", ")", ";", "labelp", "=", "thumb_call_via_label", "+", "regno", ";"], "ground_truth": ["}"], "File": "arm", "Func": "thumb_call_via_reg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12835, "Length": 47, "Cover_Rate": 0.41228070175438597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Flags", ".", "getByValSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ",", "false", ")", ";", "return", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ",", "false", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerMemArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12836, "Length": 83, "Cover_Rate": 0.3656387665198238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ElimComparePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "SystemZTargetMachine (2)", "Func": "addPreEmitPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12837, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__extension__", "static", "__inline", "void", "vst2_u64", "(", "uint64_t", "*", "__a", ",", "uint64x1x2_t", "val", ")", "{", "__builtin_aarch64_simd_oi", "__o", ";", "uint64x2x2_t", "temp", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u64", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u64", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u64", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregoiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregoiv2di", "(", "__o", ",", "(", "int64x2_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst2_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12838, "Length": 108, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "visitUsedExpr", "(", "MCStreamer", "&", "Streamer", ")", "const", "{", "Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCMCExpr1", "Func": "visitUsedExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12839, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "isBrList", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "Br", ":", "BrL", ".", "List", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Br", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser (2)", "Func": "addBrListOperands", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12840, "Length": 35, "Cover_Rate": 0.7446808510638298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "AMDGPURegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "getRegisterInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12841, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OffsetReg", "!=", "<NUM_LIT>", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "return", "Offset", "==", "<NUM_LIT>", ";", "}", "MI", ".", "RemoveOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "NewOpc", "=", "immediateOffsetOpcode", "(", "Opcode", ")", ";", "AddrMode", "=", "<STR_LIT>", ";", "}", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "AddrMode", "==", "<STR_LIT>", "||", "AddrMode", "==", "<STR_LIT>", ")", "{", "Offset", "+=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "NewOpc", "=", "negativeOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "<NUM_LIT>", ";", "isSub", "=", "true", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NewOpc", "=", "positiveOffsetOpcode", "(", "Opcode", ")", ";", "NumBits", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "AddrMode", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "OffOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ";", "int", "InstrOffs", "=", "<STR_LIT>", "(", "OffOp", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "OffOp", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "*=", "-", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "Offset", "+=", "InstrOffs", "*", "<NUM_LIT>", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "NewOpc", "!=", "Opcode", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "FrameRegIdx", "+", "<NUM_LIT>", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "<STR_LIT>", ")", "ImmedOffset", "|=", "<NUM_LIT>", "<<", "NumBits", ";", "else", "ImmedOffset", "=", "-", "ImmedOffset", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "<STR_LIT>", ")", "ImmedOffset", "|=", "<NUM_LIT>", "<<", "NumBits", ";", "else", "{", "ImmedOffset", "=", "-", "ImmedOffset", ";", "if", "(", "ImmedOffset", "==", "<NUM_LIT>", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "positiveOffsetOpcode", "(", "NewOpc", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo15", "Func": "rewriteT2FrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12842, "Length": 416, "Cover_Rate": 0.3855421686746988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "OR1KInstrInfo", "Func": "storeRegToStackSlot", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12843, "Length": 48, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "RegInfo", "->", "getSlotSize", "(", ")", ",", "dl", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "RetAddrFI", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "RetAddrFI", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "LowerRETURNADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12844, "Length": 122, "Cover_Rate": 0.5596330275229358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalBroadcastLoad", "(", "Type", "*", "ElementTy", ",", "unsigned", "NumElements", ")", "const", "{", "return", "ST", "->", "hasSSE3", "(", ")", "&&", "NumElements", "==", "<NUM_LIT>", "&&", "ElementTy", "==", "Type", "::", "getDoubleTy", "(", "ElementTy", "->", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo10", "Func": "isLegalBroadcastLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12845, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "isBranch", "(", ")", "&&", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "T2JumpTables", ".", "push_back", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "JumpTableFunctionScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12846, "Length": 88, "Cover_Rate": 0.8979591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "selectAddrRr", "(", "Op", ",", "Op0", ",", "Op1", ",", "AluOp", ")", "&&", "!", "selectAddrRi", "(", "Op", ",", "Op0", ",", "Op1", ",", "AluOp", ")", ")", "return", "true", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "OutOps", ".", "push_back", "(", "AluOp", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "LanaiISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12847, "Length": 64, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "const", "MCOperandInfo", "&", "MCOI", "=", "MCID", ".", "OpInfo", "[", "I", "]", ";", "if", "(", "MCOI", ".", "OperandType", "==", "MCOI", "::", "OPERAND_MEMORY", "&&", "(", "(", "MCOI", ".", "RegClass", "!=", "-", "<NUM_LIT>", "&&", "!", "Op", ".", "isReg", "(", ")", "&&", "!", "Op", ".", "isFI", "(", ")", ")", "||", "(", "MCOI", ".", "RegClass", "==", "-", "<NUM_LIT>", "&&", "!", "Op", ".", "isImm", "(", ")", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZInstrInfo16", "Func": "verifyInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12848, "Length": 83, "Cover_Rate": 0.5496688741721855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "xtensa_const_ok_for_letter_p", "(", "HOST_WIDE_INT", "v", ",", "int", "c", ")", "{", "switch", "(", "c", ")", "{", "case", "'I'", ":", "return", "xtensa_simm12b", "(", "v", ")", ";", "case", "'J'", ":", "return", "xtensa_simm8", "(", "v", ")", ";", "case", "'K'", ":", "return", "(", "v", "==", "<NUM_LIT>", "||", "xtensa_b4const", "(", "v", ")", ")", ";", "case", "'L'", ":", "return", "xtensa_b4constu", "(", "v", ")", ";", "case", "'M'", ":", "return", "(", "v", ">=", "-", "<NUM_LIT>", "&&", "v", "<=", "<NUM_LIT>", ")", ";", "case", "'N'", ":", "return", "xtensa_simm8x256", "(", "v", ")", ";", "case", "'O'", ":", "return", "(", "v", "==", "-", "<NUM_LIT>", "||", "(", "v", ">=", "<NUM_LIT>", "&&", "v", "<=", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["case", "'P'", ":", "return", "xtensa_mask_immediate", "(", "v", ")", ";"], "File": "xtensa3", "Func": "xtensa_const_ok_for_letter_p", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12849, "Length": 111, "Cover_Rate": 0.925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mask", "=", "(", "d", "->", "one_operand_p", "?", "nelt", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "shift", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "if", "(", "BYTES_BIG_ENDIAN", "&&", "shift", ">", "nelt", ")", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "(", "(", "shift", "+", "i", ")", "&", "mask", ")", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "hi", "=", "shift", "<", "nelt", "?", "d", "->", "op1", ":", "d", "->", "op0", ";", "lo", "=", "shift", "<", "nelt", "?", "d", "->", "op0", ":", "d", "->", "op1", ";", "shift", "%=", "nelt", ";", "shift", "*=", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", "*", "BITS_PER_UNIT", ";", "gcc_assert", "(", "IN_RANGE", "(", "shift", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "shift", "=", "<NUM_LIT>", "-", "shift", ";"], "ground_truth": ["tmp", "=", "gen_reg_rtx", "(", "DImode", ")", ";"], "File": "ia64", "Func": "expand_vec_perm_shrp", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12850, "Length": 154, "Cover_Rate": 0.616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "F", ":", "Forwards", ")", "{", "Register", "ForwardedReg", "=", "F", ".", "PReg", ";", "if", "(", "any_of", "(", "MIB", "->", "uses", "(", ")", ",", "[", "&", "ForwardedReg", ",", "&", "TRI", "]", "(", "const", "MachineOperand", "&", "Use", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "return", "false", ";", "return", "TRI", "->", "regsOverlap", "(", "Use", ".", "getReg", "(", ")", ",", "ForwardedReg", ")", ";", "}", ")", ")", "continue", ";", "MIRBuilder", ".", "buildCopy", "(", "ForwardedReg", ",", "Register", "(", "F", ".", "VReg", ")", ")", ";", "MIB", ".", "addReg", "(", "ForwardedReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "}", "if", "(", "!", "IsSibCall", ")", "{", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "FPDiff", ")", ";", "CallSeqStart", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "Info", ".", "Callee", ".", "isReg", "(", ")", ")", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ",", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["MF", ".", "getFrameInfo", "(", ")", ".", "setHasTailCall", "(", ")", ";"], "File": "AArch64CallLowering2", "Func": "lowerTailCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12851, "Length": 231, "Cover_Rate": 0.3342981186685962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "function_expander", "::", "prepare_prefetch_operands", "(", ")", "{", "unsigned", "int", "prfop", "=", "INTVAL", "(", "args", ".", "last", "(", ")", ")", ";", "args", ".", "quick_push", "(", "GEN_INT", "(", "(", "prfop", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["args", ".", "quick_push", "(", "GEN_INT", "(", "(", "(", "prfop", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ")", ";"], "File": "aarch64-sve-builtins", "Func": "prepare_prefetch_operands", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12852, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "PolynomialMultiplyRecognize", "::", "isPromotableTo", "(", "Value", "*", "Val", ",", "IntegerType", "*", "DestTy", ")", "{", "IntegerType", "*", "T", "=", "dyn_cast", "<", "IntegerType", ">", "(", "Val", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "T", "||", "T", "->", "getBitWidth", "(", ")", ">", "DestTy", "->", "getBitWidth", "(", ")", ")", "return", "false", ";", "if", "(", "T", "->", "getBitWidth", "(", ")", "==", "DestTy", "->", "getBitWidth", "(", ")", ")", "return", "true", ";", "Instruction", "*", "In", "=", "dyn_cast", "<", "Instruction", ">", "(", "Val", ")", ";", "if", "(", "!", "In", ")", "return", "true", ";", "switch", "(", "In", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "LShr", ":"], "ground_truth": ["case", "Instruction", "::", "Select", ":"], "File": "HexagonLoopIdiomRecognition21", "Func": "isPromotableTo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12853, "Length": 131, "Cover_Rate": 0.6752577319587629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["O", "<<", "format", "(", "<STR_LIT>", ",", "Op", ".", "getImm", "(", ")", ")", ";"], "File": "AArch64InstPrinter (2)", "Func": "printHexImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12854, "Length": 25, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>InstrPostProcess", "(", ")", "{"], "ground_truth": ["}"], "File": "X86CustomBehaviour", "Func": "~X86InstrPostProcess", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12855, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "SUnit", "*", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "pickNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12856, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImmediate", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isPKHLSLImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12857, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_roundscale_sd", "(", "__m128d", "__A", ",", "__mmask8", "__B", ",", "__m128d", "__C", ",", "__m128d", "__D", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_rndscalesd_mask_round", "(", "(", "__v2df", ")", "__C", ",", "(", "__v2df", ")", "__D", ",", "__imm", ",", "(", "__v2df", ")", "__A", ",", "(", "__mmask8", ")", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_roundscale_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12858, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FirstOp", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "FirstOp", ")", ")", "||", "N", "->", "getConstantOperandVal", "(", "FirstOp", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "SDValue", "Base", "=", "N", "->", "getOperand", "(", "FirstOp", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "Base", ".", "isMachineOpcode", "(", ")", ")", "continue", ";", "unsigned", "Flags", "=", "<NUM_LIT>", ";", "bool", "ReplaceFlags", "=", "true", ";", "switch", "(", "Base", ".", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ReplaceFlags", "=", "false", ";", "if", "(", "(", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "Base", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "continue", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "Base", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDValue", "ImmOpnd", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ReplaceFlags", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "DebugLoc", "dl", "=", "GA", "->", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "ImmOpnd", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Flags", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "const", "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "ImmOpnd", "=", "CurDAG", "->", "getTargetConstantPool", "(", "C", ",", "<STR_LIT>", ",", "CP", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ",", "Flags", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG106", "Func": "PostprocessISelDAG", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12859, "Length": 344, "Cover_Rate": 0.5088757396449705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SignedValue", ">", "<NUM_LIT>", "||", "SignedValue", "<", "-", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "Value", ";", "case", "<STR_LIT>", ":", "if", "(", "Value", "&", "<NUM_LIT>", "||", "Value", ">=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "Value", "&", "<NUM_LIT>", "||", "Value", ">=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "Value", "&", "<NUM_LIT>", "||", "Value", ">=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "Value", "&", "<NUM_LIT>", "||", "Value", ">=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "Value", ";", "case", "<STR_LIT>", ":", "if", "(", "SignedValue", ">", "<NUM_LIT>", "||", "SignedValue", "<", "-", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "SignedValue", ">", "<NUM_LIT>", "||", "SignedValue", "<", "-", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "FK_Data_1", ":"], "ground_truth": ["case", "FK_Data_2", ":"], "File": "AArch64AsmBackend (2)", "Func": "adjustFixupValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12860, "Length": 235, "Cover_Rate": 0.6601123595505618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MCTargetStreamer", "&", "TS", "=", "*", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", ";"], "File": "X86AsmParser (2)4", "Func": "getTargetStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12861, "Length": 34, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "ImmOp", "=", "MI", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "return", "ImmOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "?", "Convert", ":", "Exit", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "ImmOp", "=", "MI", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "return", "ImmOp", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", "?", "Convert", ":", "Exit", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Convert", ";", "}", "if", "(", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "mayStore", "(", ")", ")", "return", "Exit", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "if", "(", "RegInfo", ".", "regsOverlap", "(", "Reg", ",", "RegInfo", ".", "getStackRegister", "(", ")", ")", ")", "return", "Exit", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", ")", "{"], "File": "X86CallFrameOptimization", "Func": "classifyInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12862, "Length": 179, "Cover_Rate": 0.6325088339222615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "I387_CEIL", ":", "case", "I387_MASK_PM", ":", "if", "(", "mode", "!=", "I387_CW_ANY", "&&", "mode", "!=", "I387_CW_UNINITIALIZED", ")", "emit_i387_cw_initialization", "(", "mode", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "i3866", "Func": "ix86_emit_mode_set", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12863, "Length": 31, "Cover_Rate": 0.32978723404255317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64Bit", ")", ",", "DL", "(", "Subtarget", ".", "getDataLayoutString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "JITInfo", "(", "*", "this", ",", "is64Bit", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isBGP", "(", ")", ")", "setMCUseCFI", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine39", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12864, "Length": 135, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "expand_shift", "(", "RSHIFT_EXPR", ",", "SImode", ",", "cxt", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "expand_and", "(", "SImode", ",", "fnaddr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "expand_binop", "(", "SImode", ",", "ior_optab", ",", "expand_and", "(", "SImode", ",", "cxt", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ")", ";", "emit_insn", "(", "gen_flush", "(", "SImode", ",", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "if", "(", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC", "&&", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA2", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA4", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA7", "&&", "sparc_cpu", "!=", "PROCESSOR_M8", ")", "emit_insn", "(", "gen_flush", "(", "SImode", ",", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc32_initialize_trampoline", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12865, "Length": 246, "Cover_Rate": 0.7935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MxOpcode", "=", "<STR_LIT>", ";", "MxCond", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Inverted", ")", "MxCond", "=", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "MxCond", ")", ";", "if", "(", "CondOpcode", "==", "<STR_LIT>", ")", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "VTs", "=", "DAG", ".", "getVTList", "(", "LHS", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "MxOp", "=", "DAG", ".", "getNode", "(", "MxOpcode", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "CondOpcode", "==", "<STR_LIT>", ")", "Cond", "=", "MxOp", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "else", "Cond", "=", "MxOp", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "MxCond", ",", "DL", ",", "<STR_LIT>", ")", ";", "AddTest", "=", "false", ";", "}", "else", "{", "unsigned", "CondOpc", ";", "if", "(", "Cond", ".", "hasOneUse", "(", ")", "&&", "isAndOrOfSetCCs", "(", "Cond", ",", "CondOpc", ")", ")", "{", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CondOpc", "==", "<STR_LIT>", ")", "{", "if", "(", "Cmp", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "is<ISA_LIT>LogicalCmp", "(", "Cmp", ")", ")", "{", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "CC", ",", "Cmp", ")", ";", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Cond", "=", "Cmp", ";", "AddTest", "=", "false", ";", "}", "}", "else", "{", "if", "(", "Cmp", "==", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "is<ISA_LIT>LogicalCmp", "(", "Cmp", ")", "&&", "Op", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "FalseBB", "=", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewBR", "=", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", ")", ";", "assert", "(", "NewBR", "==", "User", ")", ";", "(", "void", ")", "NewBR", ";", "Dest", "=", "FalseBB", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "CC", ",", "Cmp", ")", ";"], "ground_truth": ["<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";"], "File": "M68kISelLowering1", "Func": "LowerBRCOND", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12866, "Length": 460, "Cover_Rate": 0.3484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddressDarwin", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "useMovt", "(", ")", ")", "{", "++", "NumMovwMovt", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "unsigned", "Wrapper", "=", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Wrapper", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "if", "(", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "<NUM_LIT>", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GV", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12867, "Length": 323, "Cover_Rate": 0.6991341991341992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Reg", ",", "ShAmt", ",", "DAG", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "Regs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Regs", "[", "i", "*", "<NUM_LIT>", "]", ",", "Regs", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "Regs", ".", "resize", "(", "Regs", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "Regs", ")", ";"], "ground_truth": ["}", "else", "return", "Regs", "[", "<NUM_LIT>", "]", ";"], "File": "X86ISelLowering (2)3", "Func": "combineVectorTruncationWithPACKSS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12868, "Length": 120, "Cover_Rate": 0.502092050209205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "<STR_LIT>", ")", ";", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "Target", ")", ";"], "ground_truth": ["recordSled", "(", "CurSled", ",", "MI", ",", "SledKind", "::", "FUNCTION_ENTER", ")", ";"], "File": "X86MCInstLower103", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12869, "Length": 78, "Cover_Rate": 0.8297872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "avr_expand_nops", "(", "rtx", "operands0", ")", "{", "unsigned", "HOST_WIDE_INT", "n_nops", "=", "UINTVAL", "(", "operands0", ")", "&", "GET_MODE_MASK", "(", "HImode", ")", ";", "while", "(", "n_nops", "--", ")", "{", "emit_insn", "(", "gen_nopv", "(", "const1_rtx", ")", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_expand_nops", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12870, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "hasValue", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Idx", ";"], "File": "PPCISelDAGToDAG (2)1", "Func": "getValueBitIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12871, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "TM", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["unsigned", "StackAlignment", "=", "TFI", ".", "getStackAlignment", "(", ")", ";"], "File": "X86ISelLowering73", "Func": "GetAlignedArgumentStackSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12872, "Length": 42, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLd", "&&", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isLd", ")", "{", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "return", "false", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "}", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";"], "File": "ARMLoadStoreOptimizer4", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12873, "Length": 116, "Cover_Rate": 0.41134751773049644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmladavaxq_s16", "(", "int32_t", "__a", ",", "int16x8_t", "__b", ",", "int16x8_t", "__c", ")", "{", "return", "__builtin_mve_vmladavaxq_sv8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmladavaxq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12874, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "DL", "=", "TM", ".", "getDataLayout", "(", ")", ";", "MCContext", "&", "Ctx", "=", "AP", ".", "OutContext", ";", "bool", "isDarwin", "=", "Triple", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ".", "isOSDarwin", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isDarwin", ")", "Suffix", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "Suffix", "=", "<STR_LIT>", ";", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ";", "unsigned", "PrefixLen", "=", "Name", ".", "size", "(", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "{", "assert", "(", "MO", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "Mang", "->", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "TM", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ",", "*", "Mang", ")", ";", "}", "unsigned", "OrigLen", "=", "Name", ".", "size", "(", ")", "-", "PrefixLen", ";", "Name", "+=", "Suffix", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ")", ";", "StringRef", "OrigName", "=", "StringRef", "(", "Name", ")", ".", "substr", "(", "PrefixLen", ",", "OrigLen", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "&&", "isDarwin", ")", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", "AP", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Ctx", ".", "GetOrCreateSymbol", "(", "OrigName", ")", ",", "false", ")", ";", "}", "return", "Sym", ";", "}", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "MachineModuleInfoMachO", "&", "MachO", "=", "getMachOMMI", "(", "AP", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "?", "MachO", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ":", "MachO", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCMCInstLower50", "Func": "GetSymbolFromOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12875, "Length": 410, "Cover_Rate": 0.8913043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsExpiredFn", "=", "[", "TII", ",", "TRI", "]", "(", "const", "MachineInstr", "&", "MI", ",", "int", ")", "{", "if", "(", "<ISA_LIT>InstrInfo", "::", "isVALU", "(", "MI", ")", ")", "{", "if", "(", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "sdst", ")", ")", "return", "true", ";", "for", "(", "auto", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSGPRClass", "(", "TRI", "->", "getPhysRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "}", ";"], "ground_truth": ["if", "(", "::", "getWaitStatesSince", "(", "IsHazardFn", ",", "MI", ",", "IsExpiredFn", ")", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ")", "return", "false", ";"], "File": "GCNHazardRecognizer (2)", "Func": "fixVcmpxExecWARHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12876, "Length": 143, "Cover_Rate": 0.4897260273972603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3_u32", "(", "uint32_t", "*", "__a", ",", "uint32x2x3_t", "val", ")", "{", "__builtin_aarch64_simd_ci", "__o", ";", "uint32x4x3_t", "temp", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u32", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u32", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u32", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u32", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_u32", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_u32", "(", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregciv4si", "(", "__o", ",", "(", "int32x4_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst3_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12877, "Length": 110, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psrav16hi_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_srav_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12878, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12879, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PrivateLabelPrefix", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "MaxInstLength", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo19", "Func": "ARMCOFFMCAsmInfoMicrosoft", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12880, "Length": 31, "Cover_Rate": 0.8378378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeVecShiftRImm", "(", "Inst", ",", "Imm", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler", "Func": "DecodeVecShiftR64Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12881, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "frv_expand_binop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";"], "ground_truth": ["rtx", "op1", "=", "frv_read_argument", "(", "&", "arglist", ")", ";"], "File": "frv2", "Func": "frv_expand_binop_builtin", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12882, "Length": 36, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InvertAndChangeJumpTarget", "(", "MI", ",", "UncondTarget", ")", ";", "MBB", "->", "removeSuccessor", "(", "JumpAroundTarget", ")", ";", "MBB", "->", "addSuccessor", "(", "UncondTarget", ")", ";", "LayoutSucc", "->", "erase", "(", "LayoutSucc", "->", "begin", "(", ")", ")", ";", "LayoutSucc", "->", "removeSuccessor", "(", "UncondTarget", ")", ";", "LayoutSucc", "->", "addSuccessor", "(", "JumpAroundTarget", ")", ";", "if", "(", "case2", "&&", "!", "case1", ")", "{", "JumpAroundTarget", "->", "moveAfter", "(", "LayoutSucc", ")", ";", "if", "(", "!", "UncondTarget", "->", "canFallThrough", "(", ")", ")", "{", "UncondTarget", "->", "moveAfter", "(", "JumpAroundTarget", ")", ";", "}", "}", "std", "::", "vector", "<", "unsigned", ">", "OrigLiveIn", "(", "LayoutSucc", "->", "livein_begin", "(", ")", ",", "LayoutSucc", "->", "livein_end", "(", ")", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "NewLiveIn", "(", "JumpAroundTarget", "->", "livein_begin", "(", ")", ",", "JumpAroundTarget", "->", "livein_end", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "OrigLiveIn", ".", "size", "(", ")", ";", "++", "i", ")", "{", "LayoutSucc", "->", "removeLiveIn", "(", "OrigLiveIn", "[", "i", "]", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NewLiveIn", ".", "size", "(", ")", ";", "++", "i", ")", "{", "LayoutSucc", "->", "addLiveIn", "(", "NewLiveIn", "[", "i", "]", ")", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "HexagonCFGOptimizer17", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12883, "Length": 186, "Cover_Rate": 0.3292035398230089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "LanaiSetflagAluCombiner", "Func": "getPassName", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12884, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLegalMaskedLoadStore", "(", "DataType", ",", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetTransformInfo10", "Func": "isLegalMaskedLoad", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12885, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "lowerV16I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12886, "Length": 244, "Cover_Rate": 0.5741176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CodeModel", "::", "Small", ":", "{", "SDValue", "AddrHi", "=", "getTargetNode", "(", "N", ",", "DL", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDValue", "AddrLo", "=", "getTargetNode", "(", "N", ",", "DL", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDValue", "MNHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "AddrHi", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "MNHi", ",", "AddrLo", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering56", "Func": "getAddr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12887, "Length": 81, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", ";", "case", "VK_<ISA_LIT>_TPREL_HI20", ":", "case", "VK_<ISA_LIT>_TPREL_LO12", ":", "break", ";", "}"], "ground_truth": ["fixELFSymbolsInTLSFixupsImpl", "(", "getSubExpr", "(", ")", ",", "Asm", ")", ";"], "File": "RISCVMCExpr19", "Func": "fixELFSymbolsInTLSFixups", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12888, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "TRI", "->", "getFrameRegister", "(", ")", ",", "VT", ")", ";"], "File": "HexagonISelLowering (2)2", "Func": "LowerFRAMEADDR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12889, "Length": 66, "Cover_Rate": 0.45517241379310347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSWindows", "(", ")", ")", "addPass", "(", "createCFGuardLongjmpPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine103", "Func": "addPreEmitPass2", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12890, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "__vector", "unsigned", "int", "__float_exp_mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "__vector", "unsigned", "int", "__mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__a", "=", "(", "__vector", "unsigned", "int", ")", "vec_abs", "(", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["__b", "=", "(", "__vector", "unsigned", "int", ")", "vec_abs", "(", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin2", "Func": "_mm_cmpunord_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12891, "Length": 64, "Cover_Rate": 0.4025157232704403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "addRegOperands", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12892, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SectionLHS", "=", "GetFixupSection", "(", "BinOp", "->", "getLHS", "(", ")", ")", ";", "auto", "SectionRHS", "=", "GetFixupSection", "(", "BinOp", "->", "getRHS", "(", ")", ")", ";", "return", "SectionLHS", "==", "SectionRHS", "?", "nullptr", ":", "SectionLHS", ";", "}", "if", "(", "auto", "UnOp", "=", "dyn_cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", ")", "return", "GetFixupSection", "(", "UnOp", "->", "getSubExpr", "(", ")", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "WebAssemblyWasmObjectWriter", "Func": "GetFixupSection", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12893, "Length": 60, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Base", "=", "Ptr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ptr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", "<", "<NUM_LIT>", "&&", "RHSC", ">", "-", "<NUM_LIT>", ")", "{", "assert", "(", "Ptr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "isInc", "=", "false", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "-", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", ">", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "isInc", "=", "Ptr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "SDLoc", "(", "Ptr", ")", ",", "RHS", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "getT2IndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12894, "Length": 158, "Cover_Rate": 0.7669902912621359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_INTRINSIC_W_SIDE_EFFECTS", ":", "switch", "(", "MI", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "MaxLen", "=", "EnableOpt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "(", "!", "EnableMinSize", ")", "?", "Helper", ".", "tryCombineMemCpyFamily", "(", "MI", ",", "MaxLen", ")", ":", "false", ";", "}", "default", ":", "break", ";", "}", "}", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64PreLegalizerCombiner18", "Func": "combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12895, "Length": 76, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "OffsetOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "if", "(", "OffsetOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "Offset", "=", "OffsetOp", ".", "getImm", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", ")", "O", "<<", "'+'", ";", "O", "<<", "Offset", ";", "}", "else", "if", "(", "OffsetOp", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "OffsetOp", ".", "getExpr", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AVRInstPrinter", "Func": "printMemri", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12896, "Length": 78, "Cover_Rate": 0.6554621848739496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nelt", "=", "d", "->", "nelt", ";", "eltsz", "=", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", ";", "m128", "=", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "unsigned", "j", ",", "k", ",", "e", "=", "d", "->", "perm", "[", "i", "]", ";", "unsigned", "which", "=", "(", "e", ">=", "nelt", ")", ";", "if", "(", "e", ">=", "nelt", ")", "e", "-=", "nelt", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "eltsz", ";", "++", "j", ")", "{", "rperm", "[", "which", "]", "[", "i", "*", "eltsz", "+", "j", "]", "=", "GEN_INT", "(", "e", "*", "eltsz", "+", "j", ")", ";", "rperm", "[", "<NUM_LIT>", "-", "which", "]", "[", "i", "*", "eltsz", "+", "j", "]", "=", "m128", ";", "}", "for", "(", "k", "=", "i", "*", "eltsz", "+", "j", ";", "k", "<", "<NUM_LIT>", ";", "++", "k", ")", "rperm", "[", "<NUM_LIT>", "]", "[", "k", "]", "=", "rperm", "[", "<NUM_LIT>", "]", "[", "k", "]", "=", "m128", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "expand_vec_perm_pshufb2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12897, "Length": 158, "Cover_Rate": 0.3191919191919192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "getBranchDestBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12898, "Length": 14, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "MSP430MCTargetDesc10", "Func": "createMSP430MCInstPrinter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12899, "Length": 21, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "assert", "(", "Channel", "<", "array_lengthof", "(", "SubRegFromChannelTable", ")", ")", ";"], "ground_truth": ["return", "SubRegFromChannelTable", "[", "Channel", "]", ";"], "File": "R600RegisterInfo12", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12900, "Length": 49, "Cover_Rate": 0.494949494949495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint64_t", "x", ";", "char", "a", "[", "<NUM_LIT>", "]", ";", "}", "temp64", ";", "temp64", ".", "x", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "strlen", "(", "str", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "temp64", ".", "a", "[", "i", "]", "=", "str", "[", "e", "-", "<NUM_LIT>", "-", "i", "]", ";", "char", "encoded", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["int", "nbytes", ";"], "File": "NVPTXutil1", "Func": "encode_leb128", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12901, "Length": 66, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>FunctionInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "TriCoreMachineFunctionInfo", "Func": "~TriCoreFunctionInfo", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12902, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "VReg1", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Register", "VReg2", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "VReg2", ";"], "ground_truth": ["assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMInstructionSelector1", "Func": "selectUnmergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12903, "Length": 100, "Cover_Rate": 0.4366812227074236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtph_epu64", "(", "__m256i", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{", "return", "__builtin_ia32_vcvtph2uqq256_mask", "(", "__C", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_cvtph_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12904, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Parser", ".", "parseExpression", "(", "IndexExpression", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "{", "return", "true", ";", "}", "UC", ".", "recordPersonalityIndex", "(", "L", ")", ";", "if", "(", "!", "UC", ".", "hasFnStart", "(", ")", ")", "{", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "UC", ".", "cantUnwind", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "UC", ".", "emitCantUnwindLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "UC", ".", "hasHandlerData", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "UC", ".", "emitHandlerDataLocNotes", "(", ")", ";", "return", "true", ";", "}", "if", "(", "HasExistingPersonality", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "UC", ".", "emitPersonalityLocNotes", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "parseDirectivePersonalityIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12905, "Length": 123, "Cover_Rate": 0.5125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AvailableDomains", "=", "<NUM_LIT>", "<<", "domain", ";"], "ground_truth": ["}"], "File": "SSEDomainFix", "Func": "setSingleDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12906, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v8hi", "__C", "=", "vec_perm", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "__P", ")", ";", "__v8hi", "__D", "=", "vec_perm", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "__Q", ")", ";"], "ground_truth": ["return", "(", "__m128i", ")", "vec_add", "(", "__C", ",", "__D", ")", ";"], "File": "tmmintrin", "Func": "_mm_hadd_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12907, "Length": 47, "Cover_Rate": 0.3219178082191781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintMB", "(", "FromB", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "End", "=", "FromB", "->", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "NextI", ";", "for", "(", "I", "=", "FromB", "->", "begin", "(", ")", ";", "I", "!=", "End", ";", "I", "=", "NextI", ")", "{", "assert", "(", "!", "I", "->", "isPHI", "(", ")", ")", ";", "NextI", "=", "std", "::", "next", "(", "I", ")", ";"], "ground_truth": ["if", "(", "isSafeToSpeculate", "(", "&", "*", "I", ")", ")", "ToB", "->", "splice", "(", "At", ",", "FromB", ",", "I", ")", ";"], "File": "HexagonEarlyIfConv (2)", "Func": "predicateBlockNB", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12908, "Length": 92, "Cover_Rate": 0.6814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printNegZeroOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12909, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_s64", "(", "int64_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int64x2_t", ")", "__builtin_neon_vdup_nv2di", "(", "(", "__builtin_neon_di", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vdupq_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12910, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "rtx", "cc_reg", ";", "mode", "=", "v850_gen_float_compare", "(", "cond", ",", "mode", ",", "op0", ",", "op1", ")", ";", "cc_reg", "=", "gen_rtx_REG", "(", "mode", ",", "CC_REGNUM", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cc_reg", ",", "gen_rtx_REG", "(", "mode", ",", "FCC_REGNUM", ")", ")", ")", ";", "return", "gen_rtx_fmt_ee", "(", "cond", ",", "mode", ",", "cc_reg", ",", "const0_rtx", ")", ";", "}"], "ground_truth": ["}"], "File": "v8505", "Func": "v850_gen_compare", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12911, "Length": 56, "Cover_Rate": 0.49122807017543857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshlq_u16", "(", "uint16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_uqrshlv8hi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqrshlq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12912, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixup_7_pcrel", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{"], "ground_truth": ["adjustRelativeBranch", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";"], "File": "SNESAsmBackend", "Func": "fixup_7_pcrel", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12913, "Length": 33, "Cover_Rate": 0.868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "UPTTargetMachine", "Func": "addInstSelector", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12914, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser", "Func": "matchVectorRegName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12915, "Length": 243, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "priority", "=", "P_PROC_BMI", ";", "break", ";", "case", "PROCESSOR_BDVER1", ":", "arg_str", "=", "<STR_LIT>", ";", "priority", "=", "P_PROC_XOP", ";", "break", ";", "case", "PROCESSOR_BDVER2", ":", "arg_str", "=", "<STR_LIT>", ";", "priority", "=", "P_PROC_FMA", ";", "break", ";", "case", "PROCESSOR_BDVER3", ":", "arg_str", "=", "<STR_LIT>", ";", "priority", "=", "P_PROC_FMA", ";", "break", ";", "case", "PROCESSOR_BDVER4", ":", "arg_str", "=", "<STR_LIT>", ";", "priority", "=", "P_PROC_AVX2", ";", "break", ";", "case", "PROCESSOR_ZNVER1", ":", "arg_str", "=", "<STR_LIT>", ";", "priority", "=", "P_PROC_AVX2", ";", "break", ";", "}", "}", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "cur_target", ")", ";", "if", "(", "predicate_list", "&&", "arg_str", "==", "NULL", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "predicate_list", ")", "{", "predicate_decl", "=", "ix86_builtins", "[", "(", "int", ")", "IX86_BUILTIN_CPU_IS", "]", ";", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "arg_str", ")", "+", "<NUM_LIT>", ",", "arg_str", ")", ";", "predicate_chain", "=", "tree_cons", "(", "predicate_decl", ",", "predicate_arg", ",", "predicate_chain", ")", ";", "}", "}", "tok_str", "=", "(", "char", "*", ")", "xmalloc", "(", "strlen", "(", "attrs_str", ")", "+", "<NUM_LIT>", ")", ";", "strcpy", "(", "tok_str", ",", "attrs_str", ")", ";", "token", "=", "strtok", "(", "tok_str", ",", "<STR_LIT>", ")", ";", "predicate_decl", "=", "ix86_builtins", "[", "(", "int", ")", "IX86_BUILTIN_CPU_SUPPORTS", "]", ";", "while", "(", "token", "!=", "NULL", ")", "{", "if", "(", "strncmp", "(", "token", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "token", "=", "strtok", "(", "NULL", ",", "<STR_LIT>", ")", ";", "continue", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_FEATURES", ";", "++", "i", ")", "{", "if", "(", "strcmp", "(", "token", ",", "feature_list", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "predicate_list", ")", "{", "predicate_arg", "=", "build_string_literal", "(", "strlen", "(", "feature_list", "[", "i", "]", ".", "name", ")", "+", "<NUM_LIT>", ",", "feature_list", "[", "i", "]", ".", "name", ")", ";", "predicate_chain", "=", "tree_cons", "(", "predicate_decl", ",", "predicate_arg", ",", "predicate_chain", ")", ";", "}", "if", "(", "feature_list", "[", "i", "]", ".", "priority", ">", "priority", ")", "priority", "=", "feature_list", "[", "i", "]", ".", "priority", ";", "break", ";", "}", "}", "if", "(", "predicate_list", "&&", "i", "==", "NUM_FEATURES", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", ",", "token", ")", ";", "return", "<NUM_LIT>", ";", "}", "token", "=", "strtok", "(", "NULL", ",", "<STR_LIT>", ")", ";", "}", "free", "(", "tok_str", ")", ";", "if", "(", "predicate_list", "&&", "predicate_chain", "==", "NULL_TREE", ")", "{", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", ",", "attrs_str", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "get_builtin_code_for_version", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12916, "Length": 383, "Cover_Rate": 0.37733990147783253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "VTTI", ";"], "ground_truth": ["}"], "File": "X86TargetMachine20", "Func": "getVectorTargetTransformInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12917, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VmovVT", "=", "VT", ".", "is128BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Vmov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VmovVT", ",", "EncodedVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vmov", ")", ";"], "File": "ARMISelLowering54", "Func": "getZeroVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12918, "Length": 43, "Cover_Rate": 0.4673913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "StringRef", "ABIName", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", "initializeSubtargetDependencies", "(", "TT", ",", "CPU", ",", "FS", ",", "ABIName", ")", ")", ",", "InstrInfo", "(", ")", ",", "RegInfo", "(", "getHwMode", "(", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "RISCVSubtarget9", "Func": "RISCVSubtarget", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12919, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "RI", ";"], "File": "Z80Subtarget (2)", "Func": "getRegisterInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12920, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqzh_f16", "(", "float16_t", "__a", ")", "{", "return", "__builtin_aarch64_cmeqhf_uss", "(", "__a", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vceqzh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12921, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "isLegalAddImmediate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12922, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "Context", ")", ";"], "ground_truth": ["if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "useHVXOps", "(", ")", ")", "return", "CCInfo", ".", "CheckReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>_HVX", ")", ";"], "File": "HexagonISelLowering1", "Func": "CanLowerReturn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12923, "Length": 78, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "return", "MergeableConst8Section", ";", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";", "}", "Type", "*", "ObjType", "=", "GV", "->", "getValueType", "(", ")", ";", "auto", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "||", "!", "ObjType", "->", "isSized", "(", ")", "||", "DL", ".", "getTypeAllocSize", "(", "ObjType", ")", "<", "CodeModelLargeSize", ")", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySection", ":", "DataRelROSection", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", "return", "BSSSection", ";", "if", "(", "Kind", ".", "isData", "(", ")", ")", "return", "DataSection", ";", "if", "(", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "return", "DataRelROSection", ";", "}", "else", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySectionLarge", ":", "DataRelROSectionLarge", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", "return", "BSSSectionLarge", ";", "if", "(", "Kind", ".", "isData", "(", ")", ")", "return", "DataSectionLarge", ";", "if", "(", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "return", "DataRelROSectionLarge", ";", "}"], "ground_truth": ["assert", "(", "(", "Kind", ".", "isThreadLocal", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "XCoreTargetObjectFile20", "Func": "SelectSectionForGlobal", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12924, "Length": 207, "Cover_Rate": 0.7137931034482758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{"], "ground_truth": ["return", "(", "mode", "==", "HFmode", "?", "true", ":", "default_scalar_mode_supported_p", "(", "mode", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_scalar_mode_supported_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12925, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_Data_2", ":", "case", "FK_Data_4", ":", "case", "FK_Data_8", ":", "return", "Value", ";", "case", "<STR_LIT>", ":", "return", "Value", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "unsigned", "Sbit", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Hi8", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Mid1", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "Lo10", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Value", "=", "(", "Sbit", "<<", "<NUM_LIT>", ")", "|", "(", "Lo10", "<<", "<NUM_LIT>", ")", "|", "(", "Mid1", "<<", "<NUM_LIT>", ")", "|", "Hi8", ";", "return", "Value", ";", "}", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "RISCVAsmBackend10", "Func": "adjustFixupValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12926, "Length": 212, "Cover_Rate": 0.5888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "Result", ";", "EVT", "VT", "=", "Vec", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "ElVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "EVT", "ResultVT", "=", "Result", ".", "getValueType", "(", ")", ";", "unsigned", "ElemsPerChunk", "=", "<NUM_LIT>", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "*", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", "*", "ElemsPerChunk", ")", ";", "SDValue", "VecIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "NormalizedIdxVal", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultVT", ",", "Result", ",", "Vec", ",", "VecIdx", ")", ";"], "File": "X86ISelLowering116", "Func": "Insert128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12927, "Length": 111, "Cover_Rate": 0.8102189781021898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "std", "::", "string", "createGlobalValueName", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "Propose", ")", "{", "std", "::", "string", "Name", "=", "Propose", ";"], "ground_truth": ["while", "(", "M", ".", "getNamedGlobal", "(", "Name", ")", ")", "Name", "+=", "<STR_LIT>", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj23", "Func": "createGlobalValueName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12928, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsInSmallSection", "(", "uint64_t", "Size", ")", "{"], "ground_truth": ["return", "Size", ">", "<NUM_LIT>", "&&", "Size", "<=", "<NUM_LIT>", ";"], "File": "LM32TargetObjectFile", "Func": "IsInSmallSection", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12929, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MBlazeISelLowering", "Func": "LowerGlobalTLSAddress", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12930, "Length": 17, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_assemble_decl_end", "(", "void", ")", "{", "if", "(", "init_frag", ".", "offset", ")", "nvptx_assemble_value", "(", "<NUM_LIT>", ",", "init_frag", ".", "size", "-", "init_frag", ".", "offset", ")", ";", "fprintf", "(", "asm_out_file", ",", "init_frag", ".", "started", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_assemble_decl_end", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 12931, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "int", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "MI", ".", "print", "(", "errs", "(", ")", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameIndex", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "StackSize", "<<", "<STR_LIT>", ")", ";", "Offset", "+=", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "Offset", "/=", "<NUM_LIT>", ";", "bool", "FP", "=", "TFI", "->", "hasFP", "(", "MF", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "assert", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "FP", ")", "{", "bool", "isUs", "=", "isImmUs", "(", "Offset", ")", ";", "unsigned", "FramePtr", "=", "<STR_LIT>", ";", "if", "(", "!", "isUs", ")", "{", "if", "(", "!", "RS", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "Offset", ")", ")", ";", "unsigned", "ScratchReg", "=", "RS", "->", "scavengeRegister", "(", "<STR_LIT>", ",", "II", ",", "SPAdj", ")", ";", "loadConstant", "(", "MBB", ",", "II", ",", "ScratchReg", ",", "Offset", ",", "dl", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "XCoreRegisterInfo19", "Func": "eliminateFrameIndex", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12932, "Length": 425, "Cover_Rate": 0.4550321199143469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getInstrItineraryData", "(", ")", ";", "return", "new", "ScoreboardHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "}", "return", "TargetInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "TM", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo (2)", "Func": "CreateTargetHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12933, "Length": 32, "Cover_Rate": 0.34408602150537637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "OpVT", ")", ")", "return", "SDValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "floatVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "opcode", "=", "(", "OpVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "opcode", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Tmp", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering35", "Func": "LowerSINT_TO_FP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12934, "Length": 72, "Cover_Rate": 0.32727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "unshare_expr", "(", "args", ")", ",", "rsize", ")", ";", "tmp", "=", "build2", "(", "TRUTH_AND_EXPR", ",", "boolean_type_node", ",", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "tmp", ",", "unshare_expr", "(", "skip", ")", ")", ",", "build2", "(", "LE_EXPR", ",", "boolean_type_node", ",", "unshare_expr", "(", "args", ")", ",", "unshare_expr", "(", "skip", ")", ")", ")", ";", "tmp", "=", "build3", "(", "COND_EXPR", ",", "ptr_type_node", ",", "tmp", ",", "build2", "(", "POINTER_PLUS_EXPR", ",", "ptr_type_node", ",", "unshare_expr", "(", "skip", ")", ",", "size_int", "(", "STACK_POINTER_OFFSET", ")", ")", ",", "unshare_expr", "(", "args", ")", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", "&&", "rsize", ">", "size", ")", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "tmp", ",", "rsize", "-", "size", ")", ";", "gimplify_assign", "(", "addr", ",", "tmp", ",", "pre_p", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", "&&", "rsize", ">", "size", ")", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "addr", ",", "size", ")", ";", "else", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "addr", ",", "rsize", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "args", ")", ",", "tmp", ",", "pre_p", ")", ";", "addr", "=", "fold_convert", "(", "build_pointer_type", "(", "type", ")", ",", "addr", ")", ";", "if", "(", "pass_by_reference_p", ")", "addr", "=", "build_va_arg_indirect_ref", "(", "addr", ")", ";"], "ground_truth": ["return", "build_va_arg_indirect_ref", "(", "addr", ")", ";"], "File": "tilegx2", "Func": "tilegx_gimplify_va_arg_expr", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 12935, "Length": 181, "Cover_Rate": 0.44362745098039214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "end", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "{", "break", ";", "}", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";"], "ground_truth": ["}"], "File": "AVRInstrInfo1", "Func": "RemoveBranch", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12936, "Length": 85, "Cover_Rate": 0.8173076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arm_ccfsm_state", "==", "<NUM_LIT>", "&&", "(", "unsigned", ")", "arm_target_label", "==", "labelno", "&&", "!", "strcmp", "(", "prefix", ",", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["arm_ccfsm_state", "=", "<NUM_LIT>", ";"], "File": "arm", "Func": "arm_internal_label", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12937, "Length": 26, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd3_maskz", "(", "(", "__v2df", ")", "__W", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_fmadd_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12938, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "if", "(", "CalleeCC", "!=", "CallingConv", "::", "C", "||", "CallerCC", "!=", "CallingConv", "::", "C", ")", "{", "return", "false", ";", "}", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "RetCC_<ISA_LIT>_C", ",", "RetCC_<ISA_LIT>_C", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "getCCAssignFn", "(", "CalleeCC", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";"], "File": "Z80oldISelLowering", "Func": "IsEligibleForTailCallOptimization", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12939, "Length": 186, "Cover_Rate": 0.5502958579881657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "::", "<ISA_LIT>TargetLowering", "(", "const", "TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "TargetLowering", "(", "TM", ")", ",", "Subtarget", "(", "&", "STI", ")", "{", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setBooleanVectorContents", "(", "ZeroOrOneBooleanContent", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";"], "File": "VEISelLowering5", "Func": "VETargetLowering", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12940, "Length": 73, "Cover_Rate": 0.6239316239316239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VmcntLo", "=", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShiftLo", "(", ")", ",", "getVmcntBitWidthLo", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", "<", "<NUM_LIT>", ")", "return", "VmcntLo", ";", "unsigned", "VmcntHi", "=", "unpackBits", "(", "Waitcnt", ",", "getVmcntBitShiftHi", "(", ")", ",", "getVmcntBitWidthHi", "(", ")", ")", ";", "VmcntHi", "<<=", "getVmcntBitWidthLo", "(", ")", ";"], "ground_truth": ["return", "VmcntLo", "|", "VmcntHi", ";"], "File": "AMDGPUBaseInfo", "Func": "decodeVmcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12941, "Length": 54, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss16_0Ext", "(", ")", "const", "{"], "ground_truth": ["return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "true", ")", ";"], "File": "HexagonAsmParser27", "Func": "iss16_0Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12942, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "int", "vec_all_nlt", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{", "return", "__builtin_altivec_vcmpgtfp_p", "(", "__CR6_EQ", ",", "a2", ",", "a1", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_all_nlt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12943, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_hsubd_epi16", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vphsubwd", "(", "(", "__v8hi", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_hsubd_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12944, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Splat", "=", "getT2SOImmValSplatVal", "(", "Arg", ")", ";", "if", "(", "Splat", "!=", "-", "<NUM_LIT>", ")", "return", "Splat", ";"], "ground_truth": ["int", "Rot", "=", "getT2SOImmValRotateVal", "(", "Arg", ")", ";"], "File": "ARMAddressingModes11", "Func": "getT2SOImmVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12945, "Length": 26, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemDefsUses", "::", "MemDefsUses", "(", "const", "DataLayout", "&", "DL", ",", "const", "MachineFrameInfo", "*", "MFI_", ")", ":", "InspectMemInstr", "(", "false", ")", ",", "MFI", "(", "MFI_", ")", ",", "DL", "(", "DL", ")", ",", "SeenNoObjLoad", "(", "false", ")", ",", "SeenNoObjStore", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller14", "Func": "MemDefsUses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12946, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fmadd_round_sh", "(", "__m128h", "__W", ",", "__m128h", "__A", ",", "__m128h", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_mask", "(", "(", "__v8hf", ")", "__W", ",", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_fmadd_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12947, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "true", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "SNESELFObjectWriter", "Func": "SNESELFObjectWriter", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12948, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IntelExprStateMachine", "(", ")", ":", "State", "(", "IES_INIT", ")", ",", "PrevState", "(", "IES_ERROR", ")", ",", "BaseReg", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", "<NUM_LIT>", ")", ",", "TmpReg", "(", "<NUM_LIT>", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "Imm", "(", "<NUM_LIT>", ")", ",", "Sym", "(", "nullptr", ")", ",", "BracCount", "(", "<NUM_LIT>", ")", ",", "MemExpr", "(", "false", ")", ",", "OffsetOperator", "(", "false", ")", ",", "AttachToOperandIdx", "(", "false", ")", ",", "IsPIC", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86AsmParser (2)4", "Func": "IntelExprStateMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12949, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonSelectionDAGInfo", "Func": "~HexagonSelectionDAGInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12950, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "emitDataProcessingInstruction", "(", "MI", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "emitLoadStoreInstruction", "(", "MI", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "addPCLabel", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "emitMiscLoadStoreInstruction", "(", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["emitMOVi2piecesInstruction", "(", "MI", ")", ";"], "File": "ARMCodeEmitter16", "Func": "emitPseudoInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12951, "Length": 116, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtst_s64", "(", "int64x1_t", "__a", ",", "int64x1_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "{", "(", "__a", "[", "<NUM_LIT>", "]", "&", "__b", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "}", ";"], "File": "arm", "Func": "neon2_vtst_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12952, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "lobit", ",", "hibit", ";", "if", "(", "x", "==", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "for", "(", "lobit", "=", "<NUM_LIT>", ";", "lobit", "<", "<NUM_LIT>", ";", "lobit", "++", ")", "if", "(", "x", "&", "(", "<NUM_LIT>", "<<", "lobit", ")", ")", "break", ";", "for", "(", "hibit", "=", "<NUM_LIT>", ";", "hibit", ">=", "<NUM_LIT>", ";", "hibit", "--", ")", "if", "(", "x", "&", "(", "<NUM_LIT>", "<<", "hibit", ")", ")", "break", ";", "int", "width", "=", "<NUM_LIT>", "+", "hibit", "-", "lobit", ";", "if", "(", "width", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "x", "!=", "(", "NBITS", "(", "width", ")", "<<", "lobit", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "(", "(", "width", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "lobit", ";"], "ground_truth": ["}"], "File": "ft32", "Func": "ft32_as_bitfield", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12953, "Length": 115, "Cover_Rate": 0.9349593495934959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "HexagonFrameLowering (2)", "Func": "HexagonFrameLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12954, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "gen_stack_pointer_inc", "(", "rtx", "increment", ")", "{", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "increment", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "gen_stack_pointer_inc", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12955, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_ashlv2di3", "(", "tmp3", ",", "tmp2", ",", "GEN_INT", "(", "bits", "-", "<NUM_LIT>", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_lshrv2di3", "(", "tmp3", ",", "tmp2", ",", "GEN_INT", "(", "bits", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp4", "=", "force_reg", "(", "V2DImode", ",", "gen_lowpart", "(", "V2DImode", ",", "op1", ")", ")", ";", "rtx", "tmp5", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_ashlv2di3", "(", "tmp5", ",", "tmp4", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_lshrv2di3", "(", "tmp5", ",", "tmp4", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "rtx", "tmp6", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "if", "(", "code", "==", "ASHIFT", ")", "emit_insn", "(", "gen_lshrv2di3", "(", "tmp6", ",", "tmp2", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "bits", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_ashlv2di3", "(", "tmp6", ",", "tmp2", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "bits", ")", ")", ")", ";", "emit_insn", "(", "gen_iorv2di3", "(", "tmp3", ",", "tmp5", ",", "tmp6", ")", ")", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "ix86_expand_v1ti_shift", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12956, "Length": 166, "Cover_Rate": 0.34439834024896265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetWasmStreamer", "::", "<ISA_LIT>TargetWasmStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer", "Func": "WebAssemblyTargetWasmStreamer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12957, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", ">=", "RS6000_BUILTIN_COUNT", ")", "return", "error_mark_node", ";", "fnmask", "=", "rs6000_builtin_info", "[", "code", "]", ".", "mask", ";", "if", "(", "(", "fnmask", "&", "rs6000_builtin_mask", ")", "!=", "fnmask", ")", "{", "rs6000_invalid_builtin", "(", "(", "enum", "rs6000_builtins", ")", "code", ")", ";", "return", "error_mark_node", ";", "}"], "ground_truth": ["return", "rs6000_builtin_decls", "[", "code", "]", ";"], "File": "rs6000-call", "Func": "rs6000_builtin_decl", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12958, "Length": 48, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "h8_reg_names", "=", "names_extended", ";", "h8_push_op", "=", "h8_push_ops", "[", "cpu_type", "]", ";", "h8_pop_op", "=", "h8_pop_ops", "[", "cpu_type", "]", ";", "h8_mov_op", "=", "h8_mov_ops", "[", "cpu_type", "]", ";", "if", "(", "TARGET_H8300S", ")", "target_flags", "&=", "~", "MASK_H8300H", ";", "if", "(", "!", "TARGET_H8300S", "&&", "TARGET_MAC", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "target_flags", "|=", "MASK_H8300S_1", ";", "}", "if", "(", "!", "TARGET_H8300S", "&&", "TARGET_EXR", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "target_flags", "|=", "MASK_H8300S_1", ";", "}", "if", "(", "(", "!", "TARGET_H8300S", "&&", "TARGET_EXR", ")", "&&", "(", "!", "TARGET_H8300SX", "&&", "TARGET_EXR", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "target_flags", "|=", "MASK_H8300S_1", ";", "}", "if", "(", "(", "!", "TARGET_H8300S", "&&", "TARGET_NEXR", ")", "&&", "(", "!", "TARGET_H8300SX", "&&", "TARGET_NEXR", ")", ")", "{", "warning", "(", "OPT_mno_exr", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "TARGET_NORMAL_MODE", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "target_flags", "^=", "MASK_NORMAL_MODE", ";", "}", "if", "(", "optimize_size", ")", "{", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_LSHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_LSHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";", "shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";"], "ground_truth": ["shift_alg_hi", "[", "H8_300H", "]", "[", "SHIFT_ASHIFTRT", "]", "[", "<NUM_LIT>", "]", "=", "SHIFT_LOOP", ";"], "File": "h83001", "Func": "h8300_option_override", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12959, "Length": 236, "Cover_Rate": 0.6194225721784777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstPrinter", "::", "printAlias", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "printMemoryLoadIncrement", "(", "MI", ",", "OS", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "printMemoryLoadIncrement", "(", "MI", ",", "OS", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "printMemoryLoadIncrement", "(", "MI", ",", "OS", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "printMemoryLoadIncrement", "(", "MI", ",", "OS", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "printMemoryLoadIncrement", "(", "MI", ",", "OS", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "printMemoryStoreIncrement", "(", "MI", ",", "OS", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "printMemoryStoreIncrement", "(", "MI", ",", "OS", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "printMemoryStoreIncrement", "(", "MI", ",", "OS", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["default", ":"], "File": "LanaiInstPrinter", "Func": "printAlias", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12960, "Length": 146, "Cover_Rate": 0.874251497005988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandAtomicPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>ExpandAtomicPseudoPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "RISCVExpandAtomicPseudo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12961, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", ")", "regno", "=", "REGNO", "(", "op", ")", ";", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", "&&", "GET_CODE", "(", "SUBREG_REG", "(", "op", ")", ")", "==", "REG", ")", "{", "if", "(", "REGNO", "(", "SUBREG_REG", "(", "op", ")", ")", "<", "FIRST_PSEUDO_REGISTER", ")", "regno", "=", "subreg_regno", "(", "op", ")", ";"], "ground_truth": ["else", "regno", "=", "REGNO", "(", "SUBREG_REG", "(", "op", ")", ")", ";"], "File": "visium", "Func": "reg_or_subreg_regno", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 12962, "Length": 67, "Cover_Rate": 0.7528089887640449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCWinCOFFStreamer", "*", "llvm", "::", "create<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "IncrementalLinkerCompatible", ")", "{"], "ground_truth": ["auto", "*", "S", "=", "new", "<ISA_LIT>WinCOFFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "Emitter", ")", ",", "std", "::", "move", "(", "OW", ")", ")", ";"], "File": "AArch64WinCOFFStreamer", "Func": "createAArch64WinCOFFStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12963, "Length": 72, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "m68hc11_strip_name_encoding", "(", "const", "char", "*", "str", ")", "{", "return", "str", "+", "(", "*", "str", "==", "'*'", "||", "*", "str", "==", "'@'", "||", "*", "str", "==", "'&'", ")", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "m68hc11_strip_name_encoding", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12964, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "const", "type_suffix_info", "&", "function_instance", "::", "type_suffix", "(", "unsigned", "int", "i", ")", "const", "{"], "ground_truth": ["return", "type_suffixes", "[", "type_suffix_ids", "[", "i", "]", "]", ";"], "File": "aarch64-sve-builtins", "Func": "type_suffix", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12965, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ValTy", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "HasGotOfst", "=", "(", "GV", "->", "hasInternalLinkage", "(", ")", "||", "(", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", ")", ";", "unsigned", "GotFlag", "=", "Has<ISA_LIT>64", "?", "(", "HasGotOfst", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasGotOfst", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "ValTy", ",", "<NUM_LIT>", ",", "GotFlag", ")", ";", "GA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ValTy", ",", "GetGlobalReg", "(", "DAG", ",", "ValTy", ")", ",", "GA", ")", ";", "SDValue", "ResNode", "=", "DAG", ".", "getLoad", "(", "ValTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GA", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "HasGotOfst", ")", "return", "ResNode", ";"], "ground_truth": ["SDValue", "GALo", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "ValTy", ",", "<NUM_LIT>", ",", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":"], "File": "MipsISelLowering21", "Func": "LowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12966, "Length": 157, "Cover_Rate": 0.31717171717171716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "IntNo", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoadOp", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "false", ";", "isLoadOp", "=", "false", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoadOp", ")", "{", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "isIntrinsic", ")", "{", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "}", "else", "{", "assert", "(", "isStore", "&&", "<STR_LIT>", ")", ";", "VecTy", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "}", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";"], "ground_truth": ["}", "else", "if", "(", "NumBytes", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{"], "File": "ARMISelLowering (2)2", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12967, "Length": 505, "Cover_Rate": 0.3757440476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "address", ")", "==", "VOIDmode", ")", "return", "<NUM_LIT>", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "address", ")", ",", "sval", ")", ";", "if", "(", "(", "sval", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "sval", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "pdp11", "Func": "legitimate_const_double_p", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12968, "Length": 49, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_remove_partial_avx_dependency", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_remove_partial_avx_dependency", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "i386-features", "Func": "pass_remove_partial_avx_dependency", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12969, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "getTrapHandlerAbi", "(", ")", "!=", "GCNSubtarget", "::", "TrapHandlerAbiHsa", "||", "!", "Subtarget", "->", "isTrapHandlerEnabled", "(", ")", ")", "{", "DiagnosticInfoUnsupported", "NoTrap", "(", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "DS_Warning", ")", ";", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "diagnose", "(", "NoTrap", ")", ";", "return", "Chain", ";", "}"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{"], "File": "SIISelLowering (2)3", "Func": "lowerDEBUGTRAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12970, "Length": 71, "Cover_Rate": 0.4797297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "schedulerCreator", "!=", "NULL", ")", "addPass", "(", "schedulerCreator", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>NopFillerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "File": "SPUTargetMachine11", "Func": "addPreEmitPass", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12971, "Length": 24, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "UsrOverflowMutation", ">", "(", ")", ")", ";", "addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "HVXMemLatencyMutation", ">", "(", ")", ")", ";", "addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "BankConflictMutation", ">", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer1", "Func": "HexagonPacketizerList", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12972, "Length": 58, "Cover_Rate": 0.4715447154471545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "s390_use_by_pieces_infrastructure_p", "(", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", "ATTRIBUTE_UNUSED", ",", "enum", "by_pieces_operation", "op", "ATTRIBUTE_UNUSED", ",", "bool", "speed_p", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", "||", "size", "==", "<NUM_LIT>", "||", "(", "TARGET_ZARCH", "&&", "size", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_use_by_pieces_infrastructure_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 12973, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "OpHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "OpLo", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpLo", ")", ";", "OpHi", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "OpHi", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "OpLo", ",", "OpHi", ",", "ShufMask", ")", ";", "}", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "InVT", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "pshufbMask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "pshufbMask", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "pshufbMask", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "BV", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "In", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "In", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "&", "ShufMask", "[", "<NUM_LIT>", "]", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "VT", ",", "In", ")", ";"], "File": "X86ISelLowering (3)2", "Func": "LowerTRUNCATE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12974, "Length": 446, "Cover_Rate": 0.34789391575663026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Arg0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Arg1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Arg0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Arg1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "AGCISelLowering", "Func": "LowerMUL", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12975, "Length": 53, "Cover_Rate": 0.34868421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OffsetIdx", "=", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ";", "assert", "(", "MI", ".", "getOperand", "(", "OffsetIdx", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "OffsetOpnd", "=", "MI", ".", "getOperand", "(", "OffsetIdx", ")", ";"], "ground_truth": ["assert", "(", "LocalStackSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";"], "File": "AArch64FrameLowering19", "Func": "fixupCalleeSaveRestoreStackOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12976, "Length": 51, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCacheLineSize", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo", "Func": "getCacheLineSize", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12977, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Subtarget", "::", "getMethodCacheSize", "(", ")", "const", "{"], "ground_truth": ["return", "MethodCacheSize", ";"], "File": "PatmosSubtarget", "Func": "getMethodCacheSize", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12978, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "ground_truth": ["}"], "File": "XtensaTargetMachine1", "Func": "addIRPasses", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 12979, "Length": 7, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "renderGraphFromBottomUp", "(", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "PatmosPostRAScheduler", "Func": "renderGraphFromBottomUp", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 12980, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Changed", "|=", "MaybeRewriteToDrop", "(", "OldReg", ",", "NewReg", ",", "MO", ",", "MFI", ",", "MRI", ")", ";", "}", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "MaybeRewriteToFallthrough", "(", "MI", ",", "MBB", ",", "MF", ",", "MFI", ",", "MRI", ",", "TII", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "WebAssemblyPeephole27", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 12981, "Length": 255, "Cover_Rate": 0.36903039073806077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "BasicBlockInfo", "(", ")", ")", ";", "water_iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "std", "::", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "NewWaterList", ".", "insert", "(", "OrigBB", ")", ";", "computeBlockSize", "(", "MF", ",", "OrigBB", ",", "BBInfo", "[", "OrigBB", "->", "getNumber", "(", ")", "]", ")", ";", "computeBlockSize", "(", "MF", ",", "NewBB", ",", "BBInfo", "[", "NewBB", "->", "getNumber", "(", ")", "]", ")", ";", "adjustBBOffsetsAfter", "(", "OrigBB", ")", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass3", "Func": "splitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12982, "Length": 130, "Cover_Rate": 0.41533546325878595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "llvm", "::", "<STR_LIT>", "*", "NewFormatInfo", "=", "llvm", "::", "<STR_LIT>", "(", "OldFormatInfo", "->", "BitsPerComp", ",", "ComponentCount", ",", "OldFormatInfo", "->", "NumFormat", ",", "STI", ")", ";", "if", "(", "!", "NewFormatInfo", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["assert", "(", "NewFormatInfo", "->", "NumFormat", "==", "OldFormatInfo", "->", "NumFormat", "&&", "NewFormatInfo", "->", "BitsPerComp", "==", "OldFormatInfo", "->", "BitsPerComp", ")", ";"], "File": "SILoadStoreOptimizer10", "Func": "getBufferFormatWithCompCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12983, "Length": 51, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "intersects", "(", "const", "RegisterSet", "&", "Rs", ")", "const", "{"], "ground_truth": ["return", "Bits", ".", "anyCommon", "(", "Rs", ".", "Bits", ")", ";"], "File": "HexagonBitSimplify20", "Func": "intersects", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12984, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "X86TargetMachine45", "Func": "addRegBankSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12985, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sri", "->", "t_icode", "=", "CODE_FOR_nothing", ";", "sri", "->", "extra_cost", "=", "<NUM_LIT>", ";", "icode", "=", "(", "(", "in_p", ")", "?", "reg_addr", "[", "mode", "]", ".", "reload_load", ":", "reg_addr", "[", "mode", "]", ".", "reload_store", ")", ";", "if", "(", "REG_P", "(", "x", ")", "||", "register_operand", "(", "x", ",", "mode", ")", ")", "{", "enum", "rs6000_reg_type", "to_type", "=", "reg_class_to_reg_type", "[", "(", "int", ")", "rclass", "]", ";", "bool", "altivec_p", "=", "(", "rclass", "==", "ALTIVEC_REGS", ")", ";", "enum", "rs6000_reg_type", "from_type", "=", "register_to_reg_type", "(", "x", ",", "&", "altivec_p", ")", ";", "if", "(", "!", "in_p", ")", "std", "::", "swap", "(", "to_type", ",", "from_type", ")", ";", "if", "(", "rs6000_secondary_reload_move", "(", "to_type", ",", "from_type", ",", "mode", ",", "sri", ",", "altivec_p", ")", ")", "{", "icode", "=", "(", "enum", "insn_code", ")", "sri", "->", "icode", ";", "default_p", "=", "false", ";", "done_p", "=", "true", ";", "ret", "=", "NO_REGS", ";", "}", "}", "if", "(", "x", "==", "CONST0_RTX", "(", "mode", ")", "&&", "VSX_REG_CLASS_P", "(", "rclass", ")", ")", "{", "ret", "=", "NO_REGS", ";", "default_p", "=", "false", ";", "done_p", "=", "true", ";", "}", "if", "(", "!", "done_p", "&&", "reg_addr", "[", "mode", "]", ".", "scalar_in_vmx_p", "&&", "!", "mode_supports_vmx_dform", "(", "mode", ")", "&&", "(", "rclass", "==", "VSX_REGS", "||", "rclass", "==", "ALTIVEC_REGS", ")", "&&", "(", "memory_p", "||", "CONST_DOUBLE_P", "(", "x", ")", ")", ")", "{", "ret", "=", "FLOAT_REGS", ";", "default_p", "=", "false", ";", "done_p", "=", "true", ";", "}", "if", "(", "!", "done_p", "&&", "icode", "!=", "CODE_FOR_nothing", "&&", "memory_p", ")", "{", "int", "extra_cost", "=", "rs6000_secondary_reload_memory", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "rclass", ",", "mode", ")", ";", "if", "(", "extra_cost", ">=", "<NUM_LIT>", ")", "{", "done_p", "=", "true", ";", "ret", "=", "NO_REGS", ";", "if", "(", "extra_cost", ">", "<NUM_LIT>", ")", "{", "sri", "->", "extra_cost", "=", "extra_cost", ";", "sri", "->", "icode", "=", "icode", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_secondary_reload", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12986, "Length": 279, "Cover_Rate": 0.3156108597285068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "LC2200AsmParser", "Func": "CreateToken", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12987, "Length": 52, "Cover_Rate": 0.7536231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_ALL_BB_FN", "(", "bb", ",", "fn", ")", "{"], "ground_truth": ["regno_map", "*", "m", ";"], "File": "riscv-shorten-memrefs", "Func": "FOR_ALL_BB_FN", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12988, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "expandUnalignedStore", "(", "Store", ",", "DAG", ")", ";", "}", "unsigned", "AS", "=", "Store", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Subtarget", "->", "hasLDSMisalignedBug", "(", ")", "&&", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", "&&", "Store", "->", "getAlignment", "(", ")", "<", "VT", ".", "getStoreSize", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasMultiDwordFlatScratchAddressing", "(", ")", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")", "?", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ":", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ";", "unsigned", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "{", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "NumElements", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "hasDwordx3LoadStores", "(", ")", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "switch", "(", "Subtarget", "->", "getMaxPrivateElementSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "scalarizeVectorStore", "(", "Store", ",", "DAG", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElements", ">", "<NUM_LIT>", "||", "NumElements", "==", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SIISelLowering120", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12989, "Length": 259, "Cover_Rate": 0.4592198581560284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "<NUM_LIT>", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0", ")", ";"], "ground_truth": ["assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ByteOffset", ")", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 12990, "Length": 43, "Cover_Rate": 0.38738738738738737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "continue", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetJumpTableSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetConstantPoolIndexSymbol", "(", "MO", ")", ")", ";", "break", ";", "default", ":"], "ground_truth": ["MI", "->", "print", "(", "errs", "(", ")", ")", ";"], "File": "DLXMCInstLower", "Func": "Lower", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12991, "Length": 203, "Cover_Rate": 0.7173144876325088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "FrameReg", "=", "<STR_LIT>", ";", "}", "}", "int64_t", "Offset", ";", "bool", "IsKill", "=", "false", ";", "Offset", "=", "SPOffset", "+", "(", "int64_t", ")", "StackSize", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "isDebugValue", "(", ")", "&&", "!", "<ISA_LIT>16InstrInfo", "::", "validImmediate", "(", "MI", ".", "getOpcode", "(", ")", ",", "FrameReg", ",", "Offset", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "II", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewImm", ";", "const", "<ISA_LIT>16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>16InstrInfo", "*", ">", "(", "MBB", ".", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "FrameReg", "=", "TII", ".", "loadImmediate", "(", "FrameReg", ",", "Offset", ",", "MBB", ",", "II", ",", "DL", ",", "NewImm", ")", ";", "Offset", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "NewImm", ")", ";", "IsKill", "=", "true", ";", "}", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "IsKill", ")", ";"], "ground_truth": ["MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "Mips16RegisterInfo", "Func": "eliminateFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12992, "Length": 197, "Cover_Rate": 0.47129186602870815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "Opc", "=", "<STR_LIT>", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DestReg", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";", "else", "assert", "(", "DestReg", "!=", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "getSubTarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ",", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "getSubTarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ",", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "getSubTarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ",", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "getSubTarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ",", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "getSubTarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ",", "Offset", "=", "false", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "getSubTarget", "(", ")", ".", "hasNEON", "(", ")", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ",", "Offset", "=", "false", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo55", "Func": "loadRegFromStackSlot", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12993, "Length": 298, "Cover_Rate": 0.45288753799392095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "const", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "File": "HexagonMCInstrInfo", "Func": "getBitCount", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12994, "Length": 26, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "}", "loongarch_config_target", "(", "&", "la_target", ",", "opt_switches", ",", "opt_arch_driver", ",", "opt_tune_driver", ",", "opt_fpu_driver", ",", "opt_abi_base_driver", ",", "opt_abi_ext_driver", ",", "opt_cmodel_driver", ",", "!", "no_link", ")", ";", "obstack_blank", "(", "&", "opts_obstack", ",", "<NUM_LIT>", ")", ";", "obstack_grow", "(", "&", "opts_obstack", ",", "(", "const", "void", "*", ")", "(", "S", ")", ",", "\\", "sizeof", "(", "(", "S", ")", ")", "/", "sizeof", "(", "char", ")", "-", "<NUM_LIT>", ")", "obstack_grow", "(", "&", "opts_obstack", ",", "(", "const", "void", "*", ")", "(", "S", ")", ",", "strlen", "(", "(", "S", ")", ")", ")", "APPEND_LTR", "(", "<STR_LIT>", "OPTSTR_", "##", "NAME", "<STR_LIT>", "\\", "<STR_LIT>", "OPTSTR_", "##", "NAME", "<STR_LIT>", ")", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "N_SWITCH_TYPES", ";", "i", "++", ")", "{", "APPEND_LTR", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["APPEND_VAL", "(", "loongarch_switch_strings", "[", "i", "]", ")", ";"], "File": "loongarch-driver", "Func": "driver_get_normalized_m_opts", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 12995, "Length": 127, "Cover_Rate": 0.8193548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "SystemZInstrInfo14", "Func": "foldMemoryOperandImpl", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12996, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo82", "Func": "isValidOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 12997, "Length": 176, "Cover_Rate": 0.39909297052154197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createMachObjectWriter", "(", "new", "<ISA_LIT>MachObjectWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86MachObjectWriter (2)", "Func": "createX86MachObjectWriter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12998, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_15Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser", "Func": "addImm0_15Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 12999, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "parser", ".", "getAssemblerDialect", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "ParseBytes", "=", "PrintAsEncoded", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "ParseBytes", "=", "PrintCallAsBytes", ";", "break", ";"], "File": "PatmosAsmParser", "Func": "PatmosAsmParser", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13000, "Length": 27, "Cover_Rate": 0.3068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyMCInstLower42", "Func": "regInstructionToStackInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13001, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineInstr", "*", "OpMI", "=", "MRI", ".", "getVRegDef", "(", "Reg", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "getVectorShiftImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13002, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR32List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR32List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR64List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR64List", ")", ")", "{"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "RISCVISelLowering2", "Func": "CC_RISCV_FastCC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13003, "Length": 208, "Cover_Rate": 0.39543726235741444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE", "(", "op0", ")", "==", "BImode", ")", "{", "gcc_assert", "(", "(", "code", "==", "NE", "||", "code", "==", "EQ", ")", "&&", "op1", "==", "const0_rtx", ")", ";", "tem", "=", "op0", ",", "code2", "=", "code", ";", "}", "else", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "LT", ":", "case", "LE", ":", "case", "LEU", ":", "case", "LTU", ":"], "ground_truth": ["code1", "=", "code", ";"], "File": "bfin2", "Func": "bfin_gen_compare", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13004, "Length": 62, "Cover_Rate": 0.3803680981595092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LT", ":", "case", "LE", ":", "case", "GT", ":", "case", "GE", ":", "return", "CCFPEmode", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "op1", "==", "constm1_rtx", ")", "return", "CCCmode", ";", "if", "(", "(", "code", "==", "LTU", "||", "code", "==", "GEU", ")", "&&", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "op1", ")", ")", "return", "CCCmode", ";", "if", "(", "(", "code", "==", "EQ", "||", "code", "==", "NE", ")", "&&", "GET_CODE", "(", "op1", ")", "==", "UNSPEC", "&&", "(", "XINT", "(", "op1", ",", "<NUM_LIT>", ")", "==", "UNSPEC_ADDV", "||", "XINT", "(", "op1", ",", "<NUM_LIT>", ")", "==", "UNSPEC_SUBV", "||", "XINT", "(", "op1", ",", "<NUM_LIT>", ")", "==", "UNSPEC_NEGV", ")", ")", "return", "CCVmode", ";", "if", "(", "op1", "!=", "const0_rtx", ")", "return", "CCmode", ";", "switch", "(", "GET_CODE", "(", "op0", ")", ")", "{", "case", "PLUS", ":", "case", "MINUS", ":", "case", "NEG", ":", "case", "ASHIFT", ":", "case", "LTU", ":", "case", "LT", ":", "return", "CCNZmode", ";", "case", "ZERO_EXTRACT", ":", "return", "CCCmode", ";", "case", "REG", ":", "case", "AND", ":"], "ground_truth": ["case", "IOR", ":"], "File": "visium", "Func": "visium_select_cc_mode", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 13005, "Length": 176, "Cover_Rate": 0.6048109965635738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseRegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser16", "Func": "parseAFGR64Regs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13006, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "computeTables", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCLegalizerInfo", "Func": "PPCLegalizerInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13007, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ReturnAddrIndex", ";"], "ground_truth": ["}"], "File": "CJGMachineFunctionInfo", "Func": "getRAIndex", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13008, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "TriCoreTargetMachine", "Func": "addInstSelector", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13009, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "M", "==", "SM_SentinelZero", ")", "{", "ZeroElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "assert", "(", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "(", "int", ")", "(", "NumMaskElts", "*", "NumOps", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "(", "unsigned", ")", "M", "/", "NumMaskElts", ";", "unsigned", "SrcMaskIdx", "=", "(", "unsigned", ")", "M", "%", "NumMaskElts", ";", "auto", "&", "SrcUndefElts", "=", "UndefEltsOps", "[", "SrcOpIdx", "]", ";", "if", "(", "SrcUndefElts", "[", "SrcMaskIdx", "]", ")", "{", "UndefElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "auto", "&", "SrcEltBits", "=", "RawBitsOps", "[", "SrcOpIdx", "]", ";", "APInt", "&", "Bits", "=", "SrcEltBits", "[", "SrcMaskIdx", "]", ";", "if", "(", "!", "Bits", ")", "{", "ZeroElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "ConstantElts", ".", "setBit", "(", "i", ")", ";", "ConstantBitData", "[", "i", "]", "=", "Bits", ";", "}", "assert", "(", "(", "UndefElts", "|", "ZeroElts", "|", "ConstantElts", ")", ".", "isAllOnesValue", "(", ")", ")", ";", "if", "(", "(", "UndefElts", "|", "ZeroElts", ")", ".", "isAllOnesValue", "(", ")", ")", "return", "getZeroVector", "(", "Root", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "MVT", "MaskSVT", ";"], "ground_truth": ["if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "(", "MaskSizeInBits", "==", "<NUM_LIT>", "||", "MaskSizeInBits", "==", "<NUM_LIT>", ")", ")", "MaskSVT", "=", "<STR_LIT>", "(", "MaskSizeInBits", ")", ";"], "File": "X86ISelLowering167", "Func": "combineX86ShufflesConstants", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13010, "Length": 204, "Cover_Rate": 0.379182156133829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Size", "=", "Tmp2", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantSDNode", ">", "(", "Tmp3", ")", "->", "getZExtValue", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "Subtarget", "->", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlign", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "if", "(", "Align", ">", "StackAlign", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Tmp1", ",", "DAG", ".", "getConstant", "(", "-", "(", "uint64_t", ")", "Align", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Tmp1", ")", ";", "Tmp2", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "SDValue", "(", ")", ",", "SDLoc", "(", "Node", ")", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Tmp1", ",", "Tmp2", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";", "}", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Size", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "EVT", "SPTy", "=", "getPointerTy", "(", ")", ";", "if", "(", "SplitStack", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "getPointerTy", "(", ")", ")", ";"], "File": "X86ISelLowering200", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13011, "Length": 352, "Cover_Rate": 0.4297924297924298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mmix_file_end", "(", "void", ")", "{", "switch_to_section", "(", "data_section", ")", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_file_end", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13012, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "IOR", ":", "case", "XOR", ":", "case", "NOT", ":", "case", "NEG", ":", "if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "LM32_NUM_REGS", "(", "mode", ")", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "arithmetic_latency", "+", "(", "LM32_NUM_REGS", "(", "mode", ")", "-", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "COMPARE", ":", "if", "(", "small_mode", ")", "{", "if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "compare_latency", ")", ";", "}", "else", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "LM32_NUM_REGS", "(", "mode", ")", "*", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "if", "(", "TARGET_BARREL_SHIFT_ENABLED", "&&", "small_mode", ")", "{", "if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "shift_latency", ")", ";", "}", "else", "if", "(", "TARGET_BARREL_SHIFT_ENABLED", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "LM32_NUM_REGS", "(", "mode", ")", "*", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "small_mode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "libcall_size_cost", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "MULT", ":", "if", "(", "TARGET_MULTIPLY_ENABLED", "&&", "small_mode", ")", "{", "if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "multiply_latency", ")", ";", "}", "else", "{", "if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "libcall_size_cost", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "DIV", ":", "case", "MOD", ":", "case", "UDIV", ":", "case", "UMOD", ":", "if", "(", "TARGET_DIVIDE_ENABLED", "&&", "small_mode", ")", "{", "if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "int", "cycles", "=", "<NUM_LIT>", ";", "unsigned", "HOST_WIDE_INT", "i", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "while", "(", "i", ")", "{", "i", ">>=", "<NUM_LIT>", ";", "cycles", "++", ";", "}", "if", "(", "IN_RANGE", "(", "i", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "cycles", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "cycles", ")", ";", "return", "true", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "GET_MODE_SIZE", "(", "mode", ")", "/", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "else", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "GET_MODE_SIZE", "(", "mode", ")", "/", "<NUM_LIT>", ")", ";", "return", "false", ";", "}", "}", "}", "else", "{", "if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "libcall_size_cost", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "HIGH", ":", "case", "LO_SUM", ":"], "ground_truth": ["if", "(", "!", "speed", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "File": "lm322", "Func": "lm32_rtx_costs", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13013, "Length": 509, "Cover_Rate": 0.5125881168177241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "FnSize", "+=", "TII", ".", "getInstSizeInBytes", "(", "MI", ")", ";", "}"], "ground_truth": ["return", "FnSize", ";"], "File": "ARMFrameLowering102", "Func": "GetFunctionSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13014, "Length": 21, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "riscv_swap_instruction", "(", "rtx", "inst", ")", "{", "gcc_assert", "(", "GET_MODE", "(", "inst", ")", "==", "SImode", ")", ";"], "ground_truth": ["if", "(", "BYTES_BIG_ENDIAN", ")", "inst", "=", "expand_unop", "(", "SImode", ",", "bswap_optab", ",", "inst", ",", "gen_reg_rtx", "(", "SImode", ")", ",", "<NUM_LIT>", ")", ";"], "File": "riscv", "Func": "riscv_swap_instruction", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13015, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "{", "ArrayRef", "<", "MVT", ">", "Tys", "=", "Subtarget", ".", "getHVXElementTypes", "(", ")", ";", "if", "(", "llvm", "::", "find", "(", "Tys", ",", "ElemTy", ")", "!=", "Tys", ".", "end", "(", ")", ")", "{", "unsigned", "HwWidth", "=", "<NUM_LIT>", "*", "Subtarget", ".", "getVectorLength", "(", ")", ";", "unsigned", "VecWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "VecWidth", ">=", "HwWidth", "/", "<NUM_LIT>", "&&", "VecWidth", "<", "HwWidth", ")", "return", "TargetLoweringBase", "::", "TypeWidenVector", ";"], "File": "HexagonISelLowering1", "Func": "getPreferredVectorAction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13016, "Length": 76, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isMem", "(", "MI", ",", "Op", ")", "&&", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "Segment", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "Segment", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ",", "Modifier", ")", ";", "O", "<<", "':'", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter58", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13017, "Length": 51, "Cover_Rate": 0.6375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", "||", "!", "Op", ".", "isUse", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "continue", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "continue", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "PHI", ")", "continue", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "continue", ";", "if", "(", "Def", "->", "getParent", "(", ")", "!=", "&", "MBB", ")", "continue", ";", "if", "(", "!", "IsSafeToMove", "(", "Def", ",", "Insert", ",", "AA", ",", "LIS", ",", "MRI", ")", ")", "continue", ";", "Changed", "=", "true", ";", "AnyStackified", "=", "true", ";", "MBB", ".", "splice", "(", "Insert", ",", "&", "MBB", ",", "Def", ")", ";", "LIS", ".", "handleMove", "(", "Def", ")", ";", "MFI", ".", "stackifyVReg", "(", "Reg", ")", ";", "ImposeStackOrdering", "(", "Def", ")", ";", "Insert", "=", "Def", ";", "}", "if", "(", "AnyStackified", ")", "ImposeStackOrdering", "(", "&", "MI", ")", ";", "}", "}", "if", "(", "Changed", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Stack", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{"], "File": "WebAssemblyRegStackify (2)", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13018, "Length": 286, "Cover_Rate": 0.5107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shift", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "Width", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "DL", ",", "VT", ")", ";", "SDValue", "Width1", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "BigShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Shift", ",", "Width", ")", ";", "SDValue", "CompShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Width1", ",", "Shift", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "CompShift", ")", ";", "Overflow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Overflow", ",", "One", ")", ";", "SDValue", "HiSmall", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "Shift", ")", ";"], "ground_truth": ["HiSmall", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "HiSmall", ",", "Overflow", ")", ";"], "File": "R600ISelLowering (2)", "Func": "LowerSHLParts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13019, "Length": 202, "Cover_Rate": 0.5674157303370787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitATOMADD64_DAG", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitATOMADD64_DAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13020, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "return", ";", "}", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "size", ")", ";", "HOST_WIDE_INT", "rounded_size", "=", "ROUND_DOWN", "(", "size", ",", "guard_size", ")", ";", "HOST_WIDE_INT", "residual", "=", "size", "-", "rounded_size", ";", "if", "(", "rounded_size", "<=", "STACK_CLASH_MAX_UNROLL_PAGES", "*", "guard_size", ")", "{", "for", "(", "HOST_WIDE_INT", "i", "=", "<NUM_LIT>", ";", "i", "<", "rounded_size", ";", "i", "+=", "guard_size", ")", "{", "aarch64_sub_sp", "(", "NULL", ",", "temp2", ",", "guard_size", ",", "true", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "guard_used_by_caller", ")", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "dump_stack_clash_frame_info", "(", "PROBE_INLINE", ",", "size", "!=", "rounded_size", ")", ";", "}", "else", "{", "aarch64_add_offset", "(", "Pmode", ",", "temp1", ",", "stack_pointer_rtx", ",", "-", "rounded_size", ",", "temp1", ",", "NULL", ",", "false", ",", "true", ")", ";", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "if", "(", "frame_related_p", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "temp1", ",", "rounded_size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "insn", "=", "emit_insn", "(", "gen_probe_stack_range", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "temp1", ")", ")", ";", "if", "(", "frame_related_p", ")", "{", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "rounded_size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "dump_stack_clash_frame_info", "(", "PROBE_LOOP", ",", "size", "!=", "rounded_size", ")", ";", "}", "if", "(", "residual", ")", "{", "HOST_WIDE_INT", "residual_probe_offset", "=", "guard_used_by_caller", ";", "if", "(", "final_adjustment_p", "&&", "rounded_size", "!=", "<NUM_LIT>", ")", "min_probe_threshold", "=", "<NUM_LIT>", ";", "else", "if", "(", "final_adjustment_p", "&&", "rounded_size", "==", "<NUM_LIT>", ")", "residual_probe_offset", "=", "<NUM_LIT>", ";", "aarch64_sub_sp", "(", "temp1", ",", "temp2", ",", "residual", ",", "frame_related_p", ")", ";", "if", "(", "residual", ">=", "min_probe_threshold", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "<STR_LIT>", ",", "residual", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "residual_probe_offset", ")", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_allocate_and_probe_stack_space", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13021, "Length": 318, "Cover_Rate": 0.424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ".", "getValueOr", "(", "Reloc", "::", "Model", "::", "Static", ")", ",", "CM", ".", "getValueOr", "(", "CodeModel", "::", "Model", "::", "Tiny", ")", ",", "OL", ")", ",", "TLOF", "(", "std", "::", "make_unique", "<", "TargetLoweringObjectFileELF", ">", "(", ")", ")", ",", "DefaultSubtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "TL45TargetMachine", "Func": "TL45TargetMachine", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13022, "Length": 68, "Cover_Rate": 0.5074626865671642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "R1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SparcISelDAGToDAG10", "Func": "SelectADDRrr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13023, "Length": 100, "Cover_Rate": 0.5050505050505051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "bool", "DisableRedZone", "=", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasNoRedZoneAttr", "(", ")", ";", "if", "(", "!", "DisableRedZone", "&&", "FrameSize", "<=", "<NUM_LIT>", "&&", "!", "MFI", "->", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", "&&", "!", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "spillsCR", "(", "MF", ")", ")", "&&", "(", "!", "ALIGN_STACK", "||", "MaxAlign", "<=", "TargetAlign", ")", ")", "{", "MFI", "->", "setStackSize", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "unsigned", "maxCallFrameSize", "=", "MFI", "->", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "getMinCallFrameSize", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ",", "Subtarget", ".", "isDarwinABI", "(", ")", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "MFI", "->", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";"], "ground_truth": ["FrameSize", "+=", "maxCallFrameSize", ";"], "File": "PPCFrameLowering72", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13024, "Length": 155, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StElts", "=", "MemVT", ".", "getSizeInBits", "(", ")", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getLowBitsSet", "(", "VT", ".", "getVectorNumElements", "(", ")", ",", "StElts", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedVectorElts", "(", "StoredVal", ",", "DemandedElts", ",", "DCI", ")", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering100", "Func": "combineVEXTRACT_STORE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13025, "Length": 82, "Cover_Rate": 0.5324675324675324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "RegistersByIndex", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";"], "File": "M68kAsmParser", "Func": "getRegisterByIndex", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13026, "Length": 41, "Cover_Rate": 0.38317757009345793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GE", ":", "return", "<STR_LIT>", ";", "case", "LT", ":", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "nds32-md-auxiliary", "Func": "nds32_cond_code_str", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13027, "Length": 19, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsubq_m_n_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsubq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13028, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx", "ptrue", "=", "force_reg", "(", "pred_mode", ",", "CONSTM1_RTX", "(", "pred_mode", ")", ")", ";", "if", "(", "!", "register_operand", "(", "src", ",", "mode", ")", "&&", "!", "register_operand", "(", "dest", ",", "mode", ")", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "MEM_P", "(", "src", ")", ")", "aarch64_emit_sve_pred_move", "(", "tmp", ",", "ptrue", ",", "src", ")", ";", "else", "emit_move_insn", "(", "tmp", ",", "src", ")", ";"], "ground_truth": ["src", "=", "tmp", ";"], "File": "aarch645", "Func": "aarch64_expand_sve_mem_move", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13029, "Length": 76, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "function_instance", "(", "<STR_LIT>", ",", "bases", "::", "read_vl", ",", "shapes", "::", "read_vl", ",", "none_ops", "[", "<NUM_LIT>", "]", ",", "PRED_TYPE_none", ",", "&", "p_none_void_ops", ")", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "get_read_vl_instance", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13030, "Length": 25, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LTU", ":", "case", "GT", ":", "case", "GTU", ":", "inverted_p", "=", "!", "inverted_p", ";", "case", "LE", ":", "case", "LEU", ":", "case", "GE", ":", "case", "GEU", ":", "branch", "[", "!", "inverted_p", "]", "=", "LARCH_BRANCH", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "branch", "[", "inverted_p", "]", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "LE", ":", "case", "LEU", ":", "case", "GT", ":", "case", "GTU", ":", "case", "LT", ":", "case", "LTU", ":", "case", "GE", ":", "case", "GEU", ":", "branch", "[", "!", "inverted_p", "]", "=", "LARCH_BRANCH", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "branch", "[", "inverted_p", "]", "=", "LARCH_BRANCH", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "}", "else", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "LEU", ":", "case", "GTU", ":", "case", "LTU", ":", "case", "GEU", ":", "case", "LE", ":", "case", "GT", ":", "case", "LT", ":", "case", "GE", ":", "branch", "[", "!", "inverted_p", "]", "=", "LARCH_BRANCH", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "branch", "[", "inverted_p", "]", "=", "LARCH_BRANCH", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "loongarch", "Func": "loongarch_output_order_conditional_branch", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13031, "Length": 199, "Cover_Rate": 0.6909722222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "Sym", "=", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "Four", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "return", "MCBinaryExpr", "::", "CreateAdd", "(", "Res", ",", "Four", ",", "getContext", "(", ")", ")", ";", "}", "return", "TargetLoweringObjectFileMachO", "::"], "ground_truth": ["getTTypeGlobalReference", "(", "GV", ",", "Mang", ",", "MMI", ",", "Encoding", ",", "Streamer", ")", ";"], "File": "X86TargetObjectFile11", "Func": "getTTypeGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13032, "Length": 79, "Cover_Rate": 0.6583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>InsertWaitcntsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ModeRegisterPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "<ISA_LIT>InsertHardClausesID", ")", ";", "addPass", "(", "&", "<ISA_LIT>RemoveShortExecBranchesID", ")", ";", "addPass", "(", "&", "<ISA_LIT>InsertSkipsPassID", ")", ";", "addPass", "(", "&", "<ISA_LIT>PreEmitPeepholeID", ")", ";", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";"], "ground_truth": ["addPass", "(", "&", "BranchRelaxationPassID", ")", ";"], "File": "AMDGPUTargetMachine10", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13033, "Length": 67, "Cover_Rate": 0.8170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Header", ".", "amd_machine_version_stepping", "=", "Version", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "<NUM_LIT>", ";", "Header", ".", "call_convention", "=", "-", "<NUM_LIT>", ";", "Header", ".", "kernarg_segment_alignment", "=", "<NUM_LIT>", ";", "Header", ".", "group_segment_alignment", "=", "<NUM_LIT>", ";"], "ground_truth": ["Header", ".", "private_segment_alignment", "=", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13034, "Length": 48, "Cover_Rate": 0.39669421487603307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "storeRegToStackSlot", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13035, "Length": 92, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "LabelId", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "CPIdx", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ImmVal", "=", "(", "unsigned", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "SOImmValV1", "=", "<STR_LIT>", "(", "ImmVal", ")", ";", "unsigned", "SOImmValV2", "=", "<STR_LIT>", "(", "ImmVal", ")", ";", "{", "MCInst", "TmpInst", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "DstReg", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SOImmValV1", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst", ")", ";", "}", "{", "MCInst", "TmpInst", ";"], "ground_truth": ["TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printInstructionThroughMCStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13036, "Length": 257, "Cover_Rate": 0.31456548347613217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLT", "::", "<ISA_LIT>PLT", "(", "LDSection", "&", "pSection", ",", "const", "LinkerConfig", "&", "pConfig", ",", "int", "got_size", ")", ":", "PLT", "(", "pSection", ")", ",", "m_Config", "(", "pConfig", ")", "{", "assert", "(", "LinkerConfig", "::", "DynObj", "==", "m_Config", ".", "codeGenType", "(", ")", "||", "LinkerConfig", "::", "Exec", "==", "m_Config", ".", "codeGenType", "(", ")", "||", "LinkerConfig", "::", "Binary", "==", "m_Config", ".", "codeGenType", "(", ")", ")", ";", "if", "(", "got_size", "==", "<NUM_LIT>", ")", "{", "if", "(", "LinkerConfig", "::", "DynObj", "==", "m_Config", ".", "codeGenType", "(", ")", ")", "{", "m_PLT0", "=", "x86_32_dyn_plt0", ";", "m_PLT1", "=", "x86_32_dyn_plt1", ";", "m_PLT0Size", "=", "sizeof", "(", "x86_32_dyn_plt0", ")", ";", "m_PLT1Size", "=", "sizeof", "(", "x86_32_dyn_plt1", ")", ";", "new", "<ISA_LIT>_32DynPLT0", "(", "*", "m_pSectionData", ")", ";", "}", "else", "{", "m_PLT0", "=", "x86_32_exec_plt0", ";", "m_PLT1", "=", "x86_32_exec_plt1", ";", "m_PLT0Size", "=", "sizeof", "(", "x86_32_exec_plt0", ")", ";", "m_PLT1Size", "=", "sizeof", "(", "x86_32_exec_plt1", ")", ";", "new", "<ISA_LIT>_32ExecPLT0", "(", "*", "m_pSectionData", ")", ";", "}", "}", "else", "{", "assert", "(", "got_size", "==", "<NUM_LIT>", ")", ";", "m_PLT0", "=", "x86_64_plt0", ";", "m_PLT1", "=", "x86_64_plt1", ";", "m_PLT0Size", "=", "sizeof", "(", "x86_64_plt0", ")", ";", "m_PLT1Size", "=", "sizeof", "(", "x86_64_plt1", ")", ";", "new", "<ISA_LIT>_64PLT0", "(", "*", "m_pSectionData", ")", ";"], "ground_truth": ["}"], "File": "X86PLT", "Func": "X86PLT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13037, "Length": 182, "Cover_Rate": 0.994535519125683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Immediate", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isImm", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13038, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IndexSize", "=", "DL", ".", "getPointerSizeInBits", "(", ")", ";", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Ptr", ")", ";", "if", "(", "IndexSize", "<", "<NUM_LIT>", "||", "!", "GEP", ")", "return", "IndexSize", ";", "unsigned", "NumOfVarIndices", "=", "<NUM_LIT>", ";", "Value", "*", "Ptrs", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "if", "(", "Ptrs", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "!", "getSplatValue", "(", "Ptrs", ")", ")", "return", "IndexSize", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "GEP", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "isa", "<", "Constant", ">", "(", "GEP", "->", "getOperand", "(", "i", ")", ")", ")", "continue", ";", "Type", "*", "IndxTy", "=", "GEP", "->", "getOperand", "(", "i", ")", "->", "getType", "(", ")", ";", "if", "(", "auto", "*", "IndexVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "IndxTy", ")", ")", "IndxTy", "=", "IndexVTy", "->", "getElementType", "(", ")", ";", "if", "(", "(", "IndxTy", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "isa", "<", "SExtInst", ">", "(", "GEP", "->", "getOperand", "(", "i", ")", ")", ")", "||", "++", "NumOfVarIndices", ">", "<NUM_LIT>", ")", "return", "IndexSize", ";", "}", "return", "(", "unsigned", ")", "<NUM_LIT>", ";", "}", ";", "unsigned", "IndexSize", "=", "(", "ST", "->", "hasAVX512", "(", ")", "&&", "VF", ">=", "<NUM_LIT>", ")", "?", "getIndexSizeInBits", "(", "Ptr", ",", "DL", ")", ":", "DL", ".", "getPointerSizeInBits", "(", ")", ";"], "ground_truth": ["Type", "*", "IndexVTy", "=", "VectorType", "::", "get", "(", "IntegerType", "::", "get", "(", "SrcVTy", "->", "getContext", "(", ")", ",", "IndexSize", ")", ",", "VF", ")", ";"], "File": "X86TargetTransformInfo108", "Func": "getGSVectorCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13039, "Length": 237, "Cover_Rate": 0.5231788079470199, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend38", "Func": "relaxInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13040, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "instantiateCondBranch", "(", "MBB", ",", "DL", ",", "TBB", ",", "Cond", ")", ";", "return", "<NUM_LIT>", ";", "}", "instantiateCondBranch", "(", "MBB", ",", "DL", ",", "TBB", ",", "Cond", ")", ";"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "AArch64InstrInfo1", "Func": "InsertBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13041, "Length": 71, "Cover_Rate": 0.5916666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurFile", "!=", "<STR_LIT>", ")", "OS", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OS", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "FilePath", ")", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["CurFile", "=", "FilePath", ";"], "File": "PIC16DebugInfo", "Func": "SwitchToCU", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13042, "Length": 34, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "call", "=", "get_call_rtx_from", "(", "insn", ")", ";", "symbol", "=", "XEXP", "(", "XEXP", "(", "call", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "symbol", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";"], "File": "aarch646", "Func": "aarch64_simd_call_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13043, "Length": 33, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arg", ".", "aggregate_type_p", "(", ")", ")", "size", "=", "int_size_in_bytes", "(", "arg", ".", "type", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "aarch64_vfp_is_call_or_return_candidate", "(", "arg", ".", "mode", ",", "arg", ".", "type", ",", "&", "dummymode", ",", "&", "nregs", ",", "NULL", ",", "!", "pcum", "||", "pcum", "->", "silent_p", ")", ")", "return", "false", ";", "return", "size", ">", "<NUM_LIT>", "*", "UNITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_pass_by_reference_1", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13044, "Length": 65, "Cover_Rate": 0.5284552845528455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSVELogicalImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "typedef", "std", "::", "make_signed_t", "<", "T", ">", "SignedT", ";", "typedef", "std", "::", "make_unsigned_t", "<", "T", ">", "UnsignedT", ";", "uint64_t", "Val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "UnsignedT", "PrintVal", "=", "<STR_LIT>", "(", "Val", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "int16_t", ")", "PrintVal", "==", "(", "SignedT", ")", "PrintVal", ")", "printImmSVE", "(", "(", "T", ")", "PrintVal", ",", "O", ")", ";"], "ground_truth": ["else", "if", "(", "(", "uint16_t", ")", "PrintVal", "==", "PrintVal", ")", "printImmSVE", "(", "PrintVal", ",", "O", ")", ";"], "File": "AArch64InstPrinter13", "Func": "printSVELogicalImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13045, "Length": 104, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_maddx_pu16", "(", "__m64", "a", ",", "__m64", "b", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wmaddux", "(", "(", "__v4hi", ")", "a", ",", "(", "__v4hi", ")", "b", ")", ";"], "File": "mmintrin", "Func": "_mm_maddx_pu16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13046, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3SelectionDAGInfo", "Func": "~LC3SelectionDAGInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13047, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "savePacket", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "startNewCycle", "=", "true", ";", "}", "if", "(", "!", "SU", "->", "getInstr", "(", ")", "->", "isPseudo", "(", ")", ")", "{", "ResourcesModel", "->", "reserveResources", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "Packet", ".", "push_back", "(", "SU", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TotalPackets", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "TPCMachineScheduler", "Func": "reserveResources", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13048, "Length": 88, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "Offset", "<", "I", "->", "Offset", ")", "{", "MemOps", ".", "insert", "(", "I", ",", "MemOpQueueEntry", "(", "Offset", ",", "Position", ",", "MBBI", ")", ")", ";", "NumMemOps", "++", ";", "Advance", "=", "true", ";", "break", ";", "}", "else", "if", "(", "Offset", "==", "I", "->", "Offset", ")", "{", "break", ";", "}", "}", "}", "}", "}", "}", "if", "(", "Advance", ")", "{", "++", "Position", ";", "++", "MBBI", ";", "}", "else", "TryMerge", "=", "true", ";", "if", "(", "TryMerge", ")", "{", "if", "(", "NumMemOps", ">", "<NUM_LIT>", ")", "{", "AdvanceRS", "(", "MBB", ",", "MemOps", ")", ";", "unsigned", "Scratch", "=", "RS", "->", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "Merges", ".", "clear", "(", ")", ";", "MergeLDR_STR", "(", "MBB", ",", "<NUM_LIT>", ",", "CurrBase", ",", "CurrOpc", ",", "CurrSize", ",", "CurrPred", ",", "CurrPredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Merges", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "if", "(", "MergeBaseUpdateLSMultiple", "(", "MBB", ",", "Merges", "[", "i", "]", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "NumMerges", "+=", "Merges", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMemOps", ";", "++", "i", ")", "if", "(", "!", "MemOps", "[", "i", "]", ".", "Merged", ")", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "i", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "++", "NumMerges", ";", "RS", "->", "skipTo", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "else", "if", "(", "NumMemOps", "==", "<NUM_LIT>", ")", "{", "if", "(", "MergeBaseUpdateLoadStore", "(", "MBB", ",", "MemOps", "[", "<NUM_LIT>", "]", ".", "MBBI", ",", "TII", ",", "Advance", ",", "MBBI", ")", ")", "{", "++", "NumMerges", ";", "RS", "->", "forward", "(", "prior", "(", "MBBI", ")", ")", ";", "}", "}", "CurrBase", "=", "<NUM_LIT>", ";"], "ground_truth": ["CurrOpc", "=", "-", "<NUM_LIT>", ";"], "File": "ARMLoadStoreOptimizer34", "Func": "LoadStoreMultipleOpti", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13049, "Length": 307, "Cover_Rate": 0.422283356258597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "Function", "&", "F", ":", "M", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "F", ")", ";", "unsigned", "FDir", "=", "STI", ".", "getCPUDirective", "(", ")", ";", "Directive", "=", "Directive", ">", "FDir", "?", "FDir", ":", "STI", ".", "getCPUDirective", "(", ")", ";", "if", "(", "STI", ".", "hasMFOCRF", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasAltivec", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "is<ISA_LIT>64", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "}", "assert", "(", "Directive", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Directive", "<", "array_lengthof", "(", "CPUDirectives", ")", "&&", "<STR_LIT>", ")", ";", "<ISA_LIT>TargetStreamer", "&", "TStreamer", "=", "*", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "TStreamer", ".", "emitMachine", "(", "CPUDirectives", "[", "Directive", "]", ")", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_SYMBOL_STUBS", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getMachOSection", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MachO", "::", "S_SYMBOL_STUBS", "|", "MachO", "::", "S_ATTR_PURE_INSTRUCTIONS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getText", "(", ")", ")", ")", ";", "}", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter120", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13050, "Length": 277, "Cover_Rate": 0.7547683923705722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";"], "File": "OR1KAsmBackend", "Func": "writeNopData", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13051, "Length": 35, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "{", "expand_interrupt_handler_epilogue", "(", "spreg", ",", "fkind", ")", ";", "return", ";", "}", "do_unlink", "(", "spreg", ",", "get_frame_size", "(", ")", ",", "false", ")", ";", "expand_epilogue_reg_restore", "(", "spreg", ",", "false", ",", "false", ")", ";"], "ground_truth": ["if", "(", "!", "need_return", ")", "return", ";"], "File": "bfin2", "Func": "bfin_expand_epilogue", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13052, "Length": 44, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<STR_LIT>", "getPredicate", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "PredReg", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "Thumb2ITBlockPass39", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13053, "Length": 36, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Ordering", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "return", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "Release", ":", "return", "<STR_LIT>", ";", "case", "AtomicOrdering", "::", "AcquireRelease", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "AtomicOrdering", "::", "SequentiallyConsistent", ":"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "getLRForRMW64", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13054, "Length": 49, "Cover_Rate": 0.6805555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_min_sh", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ")", "{", "return", "__builtin_ia32_minsh_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_mask_min_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13055, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_insn", "(", "pat", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "reg_notes", ";", "if", "(", "frame_related", ")", "{", "rtx", "real", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "imm_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "real", ")", ";"], "File": "tilegx", "Func": "emit_sp_adjust", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13056, "Length": 52, "Cover_Rate": 0.32098765432098764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "MandarinRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "MandarinRegisterInfo", "Func": "getPointerRegClass", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13057, "Length": 21, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "type", "==", "RAInfo", "::", "LocType", "::", "Register", ";"], "ground_truth": ["}"], "File": "RAInfo1", "Func": "isRegister", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13058, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "cris_function_incoming_arg", "(", "cumulative_args_t", "ca", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "cris_function_arg_1", "(", "ca", ",", "arg", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_function_incoming_arg", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13059, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "DestReg", "!=", "BaseReg", ")", "DstNotEqBase", "=", "true", ";", "NumBits", "=", "<NUM_LIT>", ";", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "isTwoAddr", "=", "true", ";", "}", "unsigned", "NumMIs", "=", "calcNumMI", "(", "Opc", ",", "ExtraOpc", ",", "Bytes", ",", "NumBits", ",", "Scale", ")", ";", "unsigned", "Threshold", "=", "(", "DestReg", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "NumMIs", ">", "Threshold", ")", "{", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "MBBI", ",", "DestReg", ",", "BaseReg", ",", "NumBytes", ",", "true", ",", "TII", ",", "MRI", ",", "dl", ")", ";", "return", ";", "}", "if", "(", "DstNotEqBase", ")", "{", "if", "(", "MRI", ".", "isLowRegister", "(", "DestReg", ")", "&&", "MRI", ".", "isLowRegister", "(", "BaseReg", ")", ")", "{", "unsigned", "Chunk", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ThisVal", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "RegState", "::", "Kill", ")", ";", "}", "BaseReg", "=", "DestReg", ";", "}", "unsigned", "Chunk", "=", "(", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "while", "(", "Bytes", ")", "{", "unsigned", "ThisVal", "=", "(", "Bytes", ">", "Chunk", ")", "?", "Chunk", ":", "Bytes", ";", "Bytes", "-=", "ThisVal", ";"], "ground_truth": ["ThisVal", "/=", "Scale", ";"], "File": "ARMRegisterInfo7", "Func": "emitThumbRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13060, "Length": 253, "Cover_Rate": 0.4009508716323296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CONST_INT_P", "(", "x", ")", "?", "<NUM_LIT>", ":", "GET_CODE", "(", "x", ")", "==", "PLUS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "stormy16", "Func": "xstormy16_address_cost", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13061, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Src", "=", "getValueSource", "(", "C", ".", "Origin", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "AllocOperands", "AO", "=", "getRangeForAllocation", "(", "Src", ")", ";", "if", "(", "AO", "!=", "AllocOperands", "(", ")", ")", "ConstantCasts", ".", "push_back", "(", "pair", "<", "AllocOperands", ",", "ConstantCast", ">", "(", "AO", ",", "C", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "CheriRangeChecker", "Func": "visitCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13062, "Length": 50, "Cover_Rate": 0.3787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "copy0MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";"], "ground_truth": ["MI", "->", "eraseFromParent", "(", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "EmitLoweredSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13063, "Length": 122, "Cover_Rate": 0.3485714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "id", ";", "if", "(", "deferred_plabels", "==", "<NUM_LIT>", ")", "deferred_plabels", "=", "(", "struct", "deferred_plabel", "*", ")", "ggc_alloc", "(", "sizeof", "(", "struct", "deferred_plabel", ")", ")", ";", "else", "deferred_plabels", "=", "(", "struct", "deferred_plabel", "*", ")", "ggc_realloc", "(", "deferred_plabels", ",", "(", "(", "n_deferred_plabels", "+", "<NUM_LIT>", ")", "*", "sizeof", "(", "struct", "deferred_plabel", ")", ")", ")", ";", "i", "=", "n_deferred_plabels", "++", ";", "deferred_plabels", "[", "i", "]", ".", "internal_label", "=", "gen_label_rtx", "(", ")", ";", "deferred_plabels", "[", "i", "]", ".", "symbol", "=", "symbol", ";", "id", "=", "maybe_get_identifier", "(", "targetm", ".", "strip_name_encoding", "(", "fname", ")", ")", ";"], "ground_truth": ["if", "(", "id", ")", "mark_referenced", "(", "id", ")", ";"], "File": "pa3", "Func": "get_deferred_plabel", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13064, "Length": 98, "Cover_Rate": 0.5536723163841808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "GBZ80InstrInfo", "Func": "isLoadFromStackSlot", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13065, "Length": 29, "Cover_Rate": 0.3493975903614458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_prorq512_mask", "(", "(", "__v8di", ")", "__A", ",", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_ror_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13066, "Length": 28, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "return", "<STR_LIT>", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo13", "Func": "isInstrUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13067, "Length": 19, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>XCOFFObjectWriter", "::", "<ISA_LIT>XCOFFObjectWriter", "(", "bool", "Is64Bit", ")", ":", "MCXCOFFObjectTargetWriter", "(", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "PPCXCOFFObjectWriter", "Func": "PPCXCOFFObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13068, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasRegisterBanking", "(", ")", "const", "{"], "ground_truth": ["return", "HasRegisterBanking", ";"], "File": "AMDGPUSubtarget106", "Func": "hasRegisterBanking", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13069, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "ptr", "->", "arch", "<", "PROCESSOR_max", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "ptr", "->", "arch", ",", "processor_names", "[", "ptr", "->", "arch", "]", ")", ";", "gcc_assert", "(", "ptr", "->", "tune", "<", "PROCESSOR_max", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "ptr", "->", "tune", ",", "processor_names", "[", "ptr", "->", "tune", "]", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "ptr", "->", "branch_cost", ")", ";"], "ground_truth": ["if", "(", "target_string", ")", "{"], "File": "i386-options", "Func": "ix86_function_specific_print", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13070, "Length": 82, "Cover_Rate": 0.49696969696969695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "VecWidth", "=", "VecInst", "->", "getType", "(", ")", ";", "(", "void", ")", "VecWidth", ";", "assert", "(", "VecWidth", "->", "isVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "VecWidth", ")", ">=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "*", "NumSubVectors", "&&", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "{", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "++", "i", ")", "DecomposedVectors", ".", "push_back", "(", "cast", "<", "ShuffleVectorInst", ">", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Indices", "[", "i", "]", ",", "SubVecTy", "->", "getNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "X86InterleavedAccess14", "Func": "decompose", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13071, "Length": 132, "Cover_Rate": 0.34108527131782945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AlphaRegisterInfo3", "Func": "getFrameRegister", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13072, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "getSetCCResultType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13073, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "computeRegisterProperties", "(", ")", ";", "setShiftAmountType", "(", "<STR_LIT>", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setSchedulingPreference", "(", "Sched", "::", "RegPressure", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "SystemZISelLowering41", "Func": "SystemZTargetLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13074, "Length": 457, "Cover_Rate": 0.4551792828685259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "<ISA_LIT>BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "isLittle", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "computeDataLayout", "(", "Subtarget", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "<ISA_LIT>FrameLowering", "(", "Subtarget", ")", ":", "(", "<ISA_LIT>FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "Subtarget", ")", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine45", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13075, "Length": 146, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "NodeType", "*", "getEntryNode", "(", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "G", ".", "getRoot", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "getEntryNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13076, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_setzero", "(", "void", ")", "{", "return", "_mm512_setzero_ps", "(", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_setzero", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13077, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op5", ")", "==", "REG", ")", "regs", "++", ";", "if", "(", "regs", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "(", "(", "GET_CODE", "(", "op4", ")", "==", "MEM", "&&", "reg_mentioned_p", "(", "op0", ",", "XEXP", "(", "op4", ",", "<NUM_LIT>", ")", ")", ")", "||", "(", "GET_CODE", "(", "op5", ")", "==", "MEM", "&&", "reg_mentioned_p", "(", "op0", ",", "XEXP", "(", "op5", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "c4x1", "Func": "valid_parallel_operands_6", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13078, "Length": 77, "Cover_Rate": 0.32217573221757323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "Register", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector16", "Func": "getWaveAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13079, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isZExtFree", "(", "Type", "*", "SrcTy", ",", "Type", "*", "DstTy", ")", "const", "{", "if", "(", "!", "SrcTy", "->", "isIntegerTy", "(", ")", "||", "!", "DstTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "SrcTy", "->", "getPrimitiveSizeInBits", "(", ")", "<", "DstTy", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "File": "MOSISelLowering", "Func": "isZExtFree", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13080, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "Subtarget", "->", "hasFMA", "(", ")", "||", "Subtarget", "->", "hasFMA4", "(", ")", "||", "Subtarget", "->", "hasAVX512", "(", ")", ")", ")", "return", "false", ";", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "File": "X86ISelLowering1", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13081, "Length": 46, "Cover_Rate": 0.5168539325842697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "regno", "==", "REG_VOLATILE", ")", "rws_insn", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "rws_insn_set", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13082, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nregs", "=", "<NUM_LIT>", ";", "int", "regno", ";", "if", "(", "!", "TARGET_64BIT_MS_ABI", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ",", "true", ")", ")", "nregs", "++", ";"], "File": "i386", "Func": "ix86_nsaved_sseregs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13083, "Length": 48, "Cover_Rate": 0.8135593220338984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerRefTypesIntPtrConv", "::", "isRefType", "(", "Type", "*", "T", ")", "{", "return", "<ISA_LIT>TargetLowering", "::", "isFuncrefType", "(", "T", ")", "||", "<ISA_LIT>TargetLowering", "::", "isExternrefType", "(", "T", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerRefTypesIntPtrConv1", "Func": "isRefType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13084, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Module", "*", "M", "=", "MMI", "->", "getModule", "(", ")", ";", "for", "(", "const", "GlobalVariable", "&", "Global", ":", "M", "->", "globals", "(", ")", ")", "{", "if", "(", "!", "Global", ".", "hasInitializer", "(", ")", "&&", "Global", ".", "hasExternalLinkage", "(", ")", ")", "continue", ";", "SmallVector", "<", "DIGlobalVariableExpression", "*", ",", "<NUM_LIT>", ">", "GVs", ";", "Global", ".", "getDebugInfo", "(", "GVs", ")", ";", "uint32_t", "GVTypeId", "=", "<NUM_LIT>", ";", "for", "(", "auto", "*", "GVE", ":", "GVs", ")", "{", "visitTypeEntry", "(", "GVE", "->", "getVariable", "(", ")", "->", "getType", "(", ")", ",", "GVTypeId", ")", ";", "break", ";", "}", "auto", "Linkage", "=", "Global", ".", "getLinkage", "(", ")", ";", "if", "(", "Linkage", "!=", "GlobalValue", "::", "InternalLinkage", "&&", "(", "Linkage", "!=", "GlobalValue", "::", "ExternalLinkage", "||", "!", "Global", ".", "hasSection", "(", ")", ")", ")", "continue", ";", "uint32_t", "GVarInfo", "=", "Linkage", "==", "GlobalValue", "::", "ExternalLinkage", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "VarEntry", "=", "llvm", "::", "make_unique", "<", "BTFKindVar", ">", "(", "Global", ".", "getName", "(", ")", ",", "GVTypeId", ",", "GVarInfo", ")", ";", "uint32_t", "VarId", "=", "addType", "(", "std", "::", "move", "(", "VarEntry", ")", ")", ";", "std", "::", "string", "SecName", ";", "if", "(", "Global", ".", "hasSection", "(", ")", ")", "{", "SecName", "=", "Global", ".", "getSection", "(", ")", ".", "str", "(", ")", ";", "}", "else", "{", "if", "(", "Global", ".", "isConstant", "(", ")", ")", "SecName", "+=", "<STR_LIT>", ";", "else", "SecName", "+=", "Global", ".", "getInitializer", "(", ")", "->", "isZeroValue", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "if", "(", "DataSecEntries", ".", "find", "(", "SecName", ")", "==", "DataSecEntries", ".", "end", "(", ")", ")", "{", "DataSecEntries", "[", "SecName", "]", "=", "llvm", "::", "make_unique", "<", "BTFKindDataSec", ">", "(", "Asm", ",", "SecName", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug31", "Func": "processGlobals", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13085, "Length": 264, "Cover_Rate": 0.7542857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TYPE_VECTOR_OPAQUE", "(", "type", ")", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_vector_bool_type_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13086, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "schedNoop", "(", "bool", "IsTopNode", ")", "{"], "ground_truth": ["}"], "File": "PatmosPostRAScheduler", "Func": "schedNoop", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13087, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "I", "==", "MBB", "->", "end", "(", ")", ")", "return", "nullptr", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "nullptr", ";", "for", "(", "auto", "SuccBB", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "SuccBB", "->", "isLiveIn", "(", "<STR_LIT>", ")", ")", "return", "nullptr", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "I", "!=", "B", ";", ")", "{", "--", "I", ";", "assert", "(", "!", "I", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "I", "->", "readsRegister", "(", "<STR_LIT>", ")", ")", "return", "nullptr", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ShiftAmt", "=", "<STR_LIT>", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "return", "nullptr", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "ShiftAmt", ">=", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "return", "nullptr", ";", "}", "else", "if", "(", "!", "MRI", "->", "use_empty", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "I", "<<", "'\\n'", ")", ";", "return", "nullptr", ";", "}", "return", "&", "*", "I", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ConditionOptimizer22", "Func": "findSuitableCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13088, "Length": 263, "Cover_Rate": 0.7050938337801609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegisterInfo", ";"], "ground_truth": ["}"], "File": "LanaiInstrInfo (2)", "Func": "getRegisterInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13089, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasITBlocks", "=", "h", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo (2)", "Func": "setHasITBlocks", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13090, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "INT14_OK_STRICT", "&&", "(", "strict", "||", "!", "(", "reload_in_progress", "||", "reload_completed", ")", ")", "&&", "mode", "!=", "QImode", "&&", "mode", "!=", "HImode", ")", "return", "false", ";", "return", "base14_operand", "(", "index", ",", "mode", ")", ";", "}", "if", "(", "!", "TARGET_DISABLE_INDEXING", "&&", "(", "TARGET_NO_SPACE_REGS", "?", "REG_P", "(", "index", ")", ":", "(", "base", "==", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "&&", "REG_P", "(", "index", ")", "&&", "(", "reload_completed", "||", "(", "reload_in_progress", "&&", "HARD_REGISTER_P", "(", "base", ")", ")", "||", "REG_POINTER", "(", "base", ")", ")", "&&", "(", "reload_completed", "||", "(", "reload_in_progress", "&&", "HARD_REGISTER_P", "(", "index", ")", ")", "||", "!", "REG_POINTER", "(", "index", ")", ")", ")", ")", "&&", "MODE_OK_FOR_UNSCALED_INDEXING_P", "(", "mode", ")", "&&", "(", "strict", "?", "STRICT_REG_OK_FOR_INDEX_P", "(", "index", ")", ":", "REG_OK_FOR_INDEX_P", "(", "index", ")", ")", "&&", "borx_reg_operand", "(", "base", ",", "Pmode", ")", "&&", "borx_reg_operand", "(", "index", ",", "Pmode", ")", ")", "return", "true", ";", "if", "(", "!", "TARGET_DISABLE_INDEXING", "&&", "GET_CODE", "(", "index", ")", "==", "MULT", "&&", "MODE_OK_FOR_SCALED_INDEXING_P", "(", "mode", ")", "&&", "REG_P", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ")", "==", "Pmode", "&&", "(", "strict", "?", "STRICT_REG_OK_FOR_INDEX_P", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ")", ":", "REG_OK_FOR_INDEX_P", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "index", ",", "<NUM_LIT>", ")", ")", "==", "(", "HOST_WIDE_INT", ")", "GET_MODE_SIZE", "(", "mode", ")", "&&", "borx_reg_operand", "(", "base", ",", "Pmode", ")", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "{", "rtx", "y", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "SUBREG", ")", "y", "=", "SUBREG_REG", "(", "y", ")", ";", "if", "(", "REG_P", "(", "y", ")", "&&", "(", "strict", "?", "STRICT_REG_OK_FOR_BASE_P", "(", "y", ")", ":", "REG_OK_FOR_BASE_P", "(", "y", ")", ")", ")", "{", "if", "(", "mode", "==", "Pmode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "INT14_OK_STRICT", "&&", "(", "strict", "||", "!", "(", "reload_in_progress", "||", "reload_completed", ")", ")", "&&", "mode", "!=", "QImode", "&&", "mode", "!=", "HImode", ")", "return", "false", ";"], "File": "pa5", "Func": "pa_legitimate_address_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13091, "Length": 352, "Cover_Rate": 0.5440494590417311, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CallingConvSupportsAllImplicits", "=", "(", "CC", "!=", "CallingConv", "::", "<ISA_LIT>_Gfx", ")", ";", "if", "(", "<STR_LIT>", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "indicatePessimisticFixpoint", "(", ")", ";", "return", ";", "}", "for", "(", "StringRef", "Attr", ":", "ImplicitAttrNames", ")", "{", "if", "(", "F", "->", "hasFnAttribute", "(", "Attr", ")", ")", "Attributes", ".", "insert", "(", "Attr", ")", ";", "}", "if", "(", "CallingConvSupportsAllImplicits", "&&", "F", "->", "hasAddressTaken", "(", "nullptr", ",", "true", ",", "true", ",", "true", ")", ")", "{", "for", "(", "StringRef", "AttrName", ":", "ImplicitAttrNames", ")", "{"], "ground_truth": ["Attributes", ".", "insert", "(", "AttrName", ")", ";"], "File": "AMDGPUAttributor5", "Func": "initialize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13092, "Length": 88, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", "||", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "}", "else", "{", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "SparcAsmPrinter16", "Func": "printMemOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13093, "Length": 133, "Cover_Rate": 0.6751269035532995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFrameLowering (2)1", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13094, "Length": 64, "Cover_Rate": 0.423841059602649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_neon_vqabsv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqabsq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13095, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "__builtin_neon_vdup_lanedi", "(", "(", "int64x1_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdup_lane_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13096, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cond", ")", "pattern", "=", "gen_rtx_COND_EXEC", "(", "VOIDmode", ",", "copy_rtx", "(", "cond", ")", ",", "pattern", ")", ";", "emit_insn", "(", "pattern", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "emit_constant_insn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13097, "Length": 24, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "x", ")", "{", "case", "S_Special", ":", "return", "SlotParser", "::", "Special", ";", "case", "S_Load", ":", "return", "SlotParser", "::", "Load", ";"], "ground_truth": ["case", "S_Scalar", ":", "return", "SlotParser", "::", "Scalar", ";"], "File": "InstructionDB", "Func": "getSlotParserCode", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13098, "Length": 29, "Cover_Rate": 0.46774193548387094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "SetFlags", ")", "{"], "File": "ARMLowOverheadLoops35", "Func": "RevertLoopDec", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13099, "Length": 74, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "abi", "=", "<STR_LIT>", ";", "return", "build_string_literal", "(", "strlen", "(", "abi", ")", "+", "<NUM_LIT>", ",", "abi", ")", ";"], "ground_truth": ["}"], "File": "rs6000-d", "Func": "rs6000_d_handle_target_float_abi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13100, "Length": 19, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask64", ")", "__builtin_ia32_ucmpb512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask64", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_cmpneq_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13101, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "X86ATTInstPrinter40", "Func": "printSSEAVXCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13102, "Length": 244, "Cover_Rate": 0.7770700636942676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TT", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "M", ".", "getEndianness", "(", ")", "==", "Module", "::", "LittleEndian", "&&", "M", ".", "getPointerSize", "(", ")", "==", "Module", "::", "Pointer32", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "M", ".", "getEndianness", "(", ")", "!=", "Module", "::", "AnyEndianness", "||", "M", ".", "getPointerSize", "(", ")", "!=", "Module", "::", "AnyPointerSize", ")", "return", "<NUM_LIT>", ";", "return", "getJITMatchQuality", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine26", "Func": "getModuleMatchQuality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13103, "Length": 71, "Cover_Rate": 0.5461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "GV", "(", "nullptr", ")", ",", "CP", "(", "nullptr", ")", ",", "BlockAddr", "(", "nullptr", ")", ",", "ES", "(", "nullptr", ")", ",", "JT", "(", "-", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "TriCoreISelDAGToDAG (2)", "Func": "TriCoreISelAddressMode", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13104, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>LoopIdiomRecognize", "::", "getStoreSizeInBytes", "(", "StoreInst", "*", "SI", ")", "{", "uint64_t", "SizeInBits", "=", "DL", "->", "getTypeSizeInBits", "(", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", ")", ";", "assert", "(", "(", "(", "SizeInBits", "&", "<NUM_LIT>", ")", "||", "(", "SizeInBits", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "(", "unsigned", ")", "SizeInBits", ">>", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition10", "Func": "getStoreSizeInBytes", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13105, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "BA", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "BA", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "Result", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "File": "ARMISelLowering132", "Func": "LowerBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13106, "Length": 167, "Cover_Rate": 0.6325757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fpclass_sd_mask", "(", "__m128d", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_fpclasssd", "(", "(", "__v2df", ")", "__A", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin4", "Func": "_mm_fpclass_sd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13107, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "SingleMemOpTy", "=", "VectorType", "::", "get", "(", "VecTy", "->", "getVectorElementType", "(", ")", ",", "LegalVT", ".", "getVectorNumElements", "(", ")", ")", ";", "unsigned", "MemOpCost", "=", "getMemoryOpCost", "(", "Opcode", ",", "SingleMemOpTy", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ")", ";", "VectorType", "*", "VT", "=", "VectorType", "::", "get", "(", "ScalarTy", ",", "VF", ")", ";", "EVT", "ETy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "VT", ")", ";", "if", "(", "!", "ETy", ".", "isSimple", "(", ")", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";", "static", "const", "CostTblEntry", "AVX2InterleavedLoadTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{"], "ground_truth": ["<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>"], "File": "X86TargetTransformInfo100", "Func": "getInterleavedMemoryOpCostAVX2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13108, "Length": 208, "Cover_Rate": 0.3146747352496218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isS16Imm", "(", ")", "const", "{"], "ground_truth": ["return", "isExtImm", "<", "<NUM_LIT>", ">", "(", "true", ",", "<NUM_LIT>", ")", ";"], "File": "PPCAsmParser46", "Func": "isS16Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13109, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "has_scale", ")", "return", "true", ";", "if", "(", "split_cost", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "regno0", "==", "regno1", "||", "regno0", "==", "regno2", ")", "return", "false", ";", "return", "true", ";", "}", "dist_define", "=", "distance_non_agu_define", "(", "regno1", ",", "regno2", ",", "insn", ")", ";"], "ground_truth": ["dist_use", "=", "distance_agu_use", "(", "regno0", ",", "insn", ")", ";"], "File": "i3868", "Func": "ix86_lea_outperforms", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13110, "Length": 53, "Cover_Rate": 0.34868421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4_t", "__res", "=", "__builtin_mve_vadcq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["*", "__carry", "=", "(", "__builtin_arm_get_fpscr_nzcvqc", "(", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "arm", "Func": "mve___arm_vadcq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13111, "Length": 27, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "hasLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineMemOperand", "*", "&", "MMO", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo10", "Func": "hasLoadFromStackSlot", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13112, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeEmitter", "*", "createCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", ",", "MCContext", "&", "Ctx", ")", "{", "return", "create<ISA_LIT>MCCodeEmitter", "(", "MCII", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCTargetDesc (2)1", "Func": "createCodeEmitter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13113, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU2ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "int", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "(", "unsigned", "int", ")", "Value", ";"], "File": "PPCInstPrinter18", "Func": "printU2ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13114, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "X86_DIRFLAG", ":", "return", "ix86_dirflag_mode_entry", "(", ")", ";", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_entry", "(", ")", ";", "case", "I387_TRUNC", ":"], "ground_truth": ["case", "I387_FLOOR", ":"], "File": "i3868", "Func": "ix86_mode_entry", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13115, "Length": 22, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Pg", "=", "getPredicateForVector", "(", "DAG", ",", "DL", ",", "RoundVT", ")", ";", "Val", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerSrcVT", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RoundVT", ",", "Pg", ",", "Val", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "RoundVT", ")", ")", ";", "Val", "=", "getSVESafeBitCast", "(", "ContainerSrcVT", ".", "changeTypeToInteger", "(", ")", ",", "Val", ",", "DAG", ")", ";", "Val", "=", "convertFromScalableVector", "(", "DAG", ",", "SrcVT", ".", "changeTypeToInteger", "(", ")", ",", "Val", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeTypeToInteger", "(", ")", ",", "Val", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Val", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerFixedLengthFPRoundToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13116, "Length": 117, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", ")", "return", "false", ";"], "ground_truth": ["return", "aarch64_float_const_representable_p", "(", "x", ")", ";"], "File": "aarch643", "Func": "aarch64_valid_floating_const", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13117, "Length": 22, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", "||", "(", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "Disp", "+=", "CP", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "{", "JumpTableSDNode", "*", "J", "=", "cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ";", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG56", "Func": "MatchWrapper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13118, "Length": 215, "Cover_Rate": 0.38324420677361853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "!=", "SK_Reverse", ")", "return", "TargetTransformInfo", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "NEONShuffleTbl", "[", "]", "=", "{"], "ground_truth": ["{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{"], "File": "ARMTargetTransformInfo21", "Func": "getShuffleCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13119, "Length": 88, "Cover_Rate": 0.4036697247706422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ELFStreamer", "::", "EmitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "{", "MCELFStreamer", "::", "EmitValueImpl", "(", "Value", ",", "Size", ",", "Loc", ")", ";", "Labels", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsELFStreamer1", "Func": "EmitValueImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13120, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "(", "__a", "<=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcle_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13121, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TT", ".", "isOSDarwin", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "DwarfCFI", ")", ")", "addPass", "(", "createCFIInstrInserter", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine105", "Func": "addPreEmitPass2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13122, "Length": 36, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>32", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "OR1KISelLowering1", "Func": "LowerCallResult", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13123, "Length": 90, "Cover_Rate": 0.5421686746987951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_expand_divmod_libfunc", "(", "rtx", "libfunc", ",", "machine_mode", "mode", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "*", "quot_p", ",", "rtx", "*", "rem_p", ")", "{", "rtx", "rem", "=", "assign_386_stack_local", "(", "mode", ",", "SLOT_TEMP", ")", ";", "rtx", "quot", "=", "emit_library_call_value", "(", "libfunc", ",", "NULL_RTX", ",", "LCT_NORMAL", ",", "mode", ",", "<NUM_LIT>", ",", "op0", ",", "GET_MODE", "(", "op0", ")", ",", "op1", ",", "GET_MODE", "(", "op1", ")", ",", "XEXP", "(", "rem", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";", "*", "quot_p", "=", "quot", ";", "*", "rem_p", "=", "rem", ";"], "ground_truth": ["}"], "File": "i3866", "Func": "ix86_expand_divmod_libfunc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13124, "Length": 85, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*", "Fixup", ")", "const", "{"], "ground_truth": ["return", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Res", ",", "Layout", ",", "Fixup", ")", ";"], "File": "Nios2MCExpr", "Func": "evaluateAsRelocatableImpl", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13125, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "epilogue_completed", ")", "{"], "ground_truth": ["if", "(", "regno", "==", "LR_REGNUM", ")", "return", "<NUM_LIT>", ";"], "File": "aarch64", "Func": "aarch64_epilogue_uses", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13126, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "new", "IRTranslator", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86TargetMachine101", "Func": "addIRTranslator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13127, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqdmullbq_m_n_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmullbq_m_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13128, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Value", "*", "Ptr", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "AccessTy", "=", "II", "->", "getType", "(", ")", ";", "Ops", ".", "push_back", "(", "Ptr", ")", ";", "return", "true", ";", "}"], "ground_truth": ["default", ":"], "File": "SIISelLowering103", "Func": "getAddrModeArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13129, "Length": 39, "Cover_Rate": 0.36792452830188677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileELF", "(", ")", ",", "AttributesSection", "(", "NULL", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetObjectFile17", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13130, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", ";", "<STR_LIT>", "FixupKind", "=", "<STR_LIT>", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "J2MCCodeEmitter", "Func": "getMachineOpValue", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13131, "Length": 71, "Cover_Rate": 0.35858585858585856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ATTAsmPrinter", "::", "printGVStub", "(", "const", "char", "*", "GV", ",", "const", "char", "*", "Prefix", ")", "{", "printSuffixedName", "(", "GV", ",", "<STR_LIT>", ",", "Prefix", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "Prefix", ")", "O", "<<", "Prefix", ";", "O", "<<", "GV", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ATTAsmPrinter", "Func": "printGVStub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13132, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGET_DYNAMIC_AREA_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_DWARF_CFA", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerTRUNCATE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_VOID", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerREM", "(", "Op", ",", "DAG", ")", ";"], "File": "PPCISelLowering116", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13133, "Length": 316, "Cover_Rate": 0.5310924369747899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)1", "Func": "RetCC_Hexagon64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13134, "Length": 49, "Cover_Rate": 0.5632183908045977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPULegalizerInfo26", "Func": "getBufferAtomicPseudo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13135, "Length": 99, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Sym", "=", "getSymbol", "(", "GV", ")", ";", "std", "::", "string", "OriginalName", ";", "raw_string_ostream", "OriginalNameStream", "(", "OriginalName", ")", ";", "Sym", "->", "print", "(", "OriginalNameStream", ")", ";", "OriginalNameStream", ".", "flush", "(", ")", ";", "std", "::", "string", "CleanName", ";", "raw_string_ostream", "CleanNameStream", "(", "CleanName", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "OriginalName", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "char", "C", "=", "OriginalName", "[", "I", "]", ";", "if", "(", "C", "==", "'.'", ")", "{", "CleanNameStream", "<<", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "C", "==", "'@'", ")", "{"], "File": "NVPTXAsmPrinter24", "Func": "getSymbolName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13136, "Length": 95, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "findPrivateSegmentWaveByteOffsetRegIndex", "(", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ")", ";", "return", "<STR_LIT>", ".", "getRegister", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "reservedPrivateSegmentWaveByteOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13137, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitMachineBasicBlock", "(", "MachineBasicBlock", "*", "BB", ",", "unsigned", "Reloc", ",", "intptr_t", "JTBase", ")", "{", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "BB", ",", "JTBase", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter1", "Func": "emitMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13138, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "<NUM_LIT>", ")", ",", "Int32Ty", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Strex", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "<STR_LIT>", "Int", "=", "IsRelease", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";"], "ground_truth": ["Function", "*", "Strex", "=", "<STR_LIT>", "(", "M", ",", "Int", ",", "Tys", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "emitStoreConditional", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13139, "Length": 113, "Cover_Rate": 0.40942028985507245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TREE_CODE", "(", "b_arg_type", ")", "==", "INTEGER_TYPE", "&&", "TREE_CODE", "(", "in_type", ")", "==", "INTEGER_TYPE", ")", "{", "match_type", "++", ";", "continue", ";", "}", "if", "(", "POINTER_TYPE_P", "(", "b_arg_type", ")", "&&", "POINTER_TYPE_P", "(", "in_type", ")", "&&", "!", "(", "TYPE_QUALS", "(", "TREE_TYPE", "(", "in_type", ")", ")", "&", "~", "TYPE_QUALS", "(", "TREE_TYPE", "(", "b_arg_type", ")", ")", ")", "&&", "(", "TYPE_QUALS", "(", "TREE_TYPE", "(", "b_arg_type", ")", ")", "&", "~", "TYPE_QUALS", "(", "TREE_TYPE", "(", "in_type", ")", ")", ")", ")", "{", "tree", "qual_in_type", "=", "build_qualified_type", "(", "TREE_TYPE", "(", "in_type", ")", ",", "TYPE_QUALS", "(", "TREE_TYPE", "(", "b_arg_type", ")", ")", ")", ";", "if", "(", "lang_hooks", ".", "types_compatible_p", "(", "qual_in_type", ",", "TREE_TYPE", "(", "b_arg_type", ")", ")", ")", "{", "match_type", "++", ";", "continue", ";"], "ground_truth": ["}"], "File": "s390-c", "Func": "s390_fn_types_compatible", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13140, "Length": 116, "Cover_Rate": 0.3483483483483483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "ME", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "!", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "ME", "=", "MCBinaryExpr", "::", "createAdd", "(", "ME", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "createExpr", "(", "ME", ")", ";"], "ground_truth": ["}"], "File": "Comet2MCInstLower", "Func": "lowerSymbolOperand", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13141, "Length": 73, "Cover_Rate": 0.73, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SVE2", ")", "current_tune", ".", "extra_tuning_flags", "&=", "~", "AARCH64_EXTRA_TUNE_CSE_SVE_VL_CONSTANTS", ";"], "ground_truth": ["}"], "File": "aarch641", "Func": "aarch64_adjust_generic_arch_tuning", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13142, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fnname", "=", "targetm", ".", "strip_name_encoding", "(", "XSTR", "(", "fn", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "l", "=", "mips16_stubs", ";", "l", "!=", "NULL", ";", "l", "=", "l", "->", "next", ")", "if", "(", "strcmp", "(", "l", "->", "name", ",", "fnname", ")", "==", "<NUM_LIT>", ")", "break", ";", "if", "(", "l", "==", "NULL", ")", "{", "const", "char", "*", "separator", ";", "char", "*", "secname", ",", "*", "stubname", ";", "tree", "stubid", ",", "stubdecl", ";", "unsigned", "int", "f", ";", "secname", "=", "ACONCAT", "(", "(", "<STR_LIT>", ",", "fp_ret_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "fnname", ",", "NULL", ")", ")", ";", "stubname", "=", "ACONCAT", "(", "(", "<STR_LIT>", ",", "fp_ret_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "fnname", ",", "NULL", ")", ")", ";", "stubid", "=", "get_identifier", "(", "stubname", ")", ";", "stubdecl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "stubid", ",", "build_function_type_list", "(", "void_type_node", ",", "NULL_TREE", ")", ")", ";", "set_decl_section_name", "(", "stubdecl", ",", "secname", ")", ";", "DECL_RESULT", "(", "stubdecl", ")", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "RESULT_DECL", ",", "NULL_TREE", ",", "void_type_node", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "(", "fp_ret_p", "?", "(", "GET_MODE", "(", "retval", ")", "==", "SFmode", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ")", ",", "fnname", ")", ";", "separator", "=", "<STR_LIT>", ";", "for", "(", "f", "=", "(", "unsigned", "int", ")", "fp_code", ";", "f", "!=", "<NUM_LIT>", ";", "f", ">>=", "<NUM_LIT>", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "separator", ",", "(", "f", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "separator", "=", "<STR_LIT>", ";", "}", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "assemble_start_function", "(", "stubdecl", ",", "stubname", ")", ";", "mips_start_function_definition", "(", "stubname", ",", "false", ")", ";", "if", "(", "fp_ret_p", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "GP_REG_FIRST", "+", "<NUM_LIT>", "]", ",", "reg_names", "[", "RETURN_ADDR_REGNUM", "]", ")", ";", "}", "else", "{", "if", "(", "TARGET_EXPLICIT_RELOCS", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "fn", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "fn", ")", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "fn", ")", ";", "}", "mips_output_args_xfer", "(", "fp_code", ",", "'t'", ")", ";", "if", "(", "fp_ret_p", ")", "{", "output_asm_insn", "(", "mips_output_jump", "(", "&", "fn", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")", ",", "&", "fn", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "switch", "(", "GET_MODE", "(", "retval", ")", ")", "{", "case", "E_SCmode", ":", "mips_output_32bit_xfer", "(", "'f'", ",", "GP_RETURN", "+", "TARGET_BIG_ENDIAN", ",", "TARGET_BIG_ENDIAN", "?", "FP_REG_FIRST", "+", "<NUM_LIT>", ":", "FP_REG_FIRST", ")", ";", "mips_output_32bit_xfer", "(", "'f'", ",", "GP_RETURN", "+", "TARGET_LITTLE_ENDIAN", ",", "TARGET_LITTLE_ENDIAN", "?", "FP_REG_FIRST", "+", "<NUM_LIT>", ":", "FP_REG_FIRST", ")", ";"], "ground_truth": ["if", "(", "GET_MODE", "(", "retval", ")", "==", "SCmode", "&&", "TARGET_64BIT", ")", "{"], "File": "mips", "Func": "mips16_build_call_stub", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13143, "Length": 432, "Cover_Rate": 0.40831758034026466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_double2", "v", ";", "double", "d", "[", "<NUM_LIT>", "]", ";", "}", "aa", ",", "bb", ",", "dd", ";", "aa", ".", "v", "=", "(", "vec_double2", ")", "(", "a", ")", ";", "bb", ".", "v", "=", "(", "vec_double2", ")", "(", "b", ")", ";", "dd", ".", "d", "[", "<NUM_LIT>", "]", "=", "aa", ".", "d", "[", "<NUM_LIT>", "]", "-", "bb", ".", "d", "[", "<NUM_LIT>", "]", ";", "dd", ".", "d", "[", "<NUM_LIT>", "]", "=", "aa", ".", "d", "[", "<NUM_LIT>", "]", "-", "bb", ".", "d", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "dd", ".", "v", ")", ")", ";"], "File": "si2vmx", "Func": "si_dfs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13144, "Length": 92, "Cover_Rate": 0.8598130841121495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "'R'", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "reg_names", "[", "REGNO", "(", "x", ")", "+", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "MEM", ":", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "x", "=", "XEXP", "(", "adjust_address", "(", "x", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "v850_print_operand_address", "(", "file", ",", "mode", ",", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "CONST_INT", ":", "{", "unsigned", "HOST_WIDE_INT", "v", "=", "INTVAL", "(", "x", ")", ";", "v", "=", "v", ">>", "<NUM_LIT>", ";", "v", "=", "v", ">>", "<NUM_LIT>", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "v", ")", ";", "break", ";", "}", "case", "CONST_DOUBLE", ":", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "CONST_DOUBLE_HIGH", "(", "x", ")", ")", ";", "break", ";", "default", ":", "debug_rtx", "(", "x", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "break", ";", "case", "'S'", ":", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "ep_memory_operand", "(", "x", ",", "GET_MODE", "(", "x", ")", ",", "FALSE", ")", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "case", "'T'", ":", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "ep_memory_operand", "(", "x", ",", "GET_MODE", "(", "x", ")", ",", "TRUE", ")", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "case", "'W'", ":", "switch", "(", "GET_MODE", "(", "x", ")", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "E_QImode", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "E_HImode", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "E_SImode", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "E_SFmode", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "break", ";", "case", "'.'", ":", "fputs", "(", "reg_names", "[", "<NUM_LIT>", "]", ",", "file", ")", ";", "break", ";", "case", "'z'", ":", "if", "(", "REG_P", "(", "x", ")", ")", "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "]", ",", "file", ")", ";"], "ground_truth": ["else", "if", "(", "(", "GET_MODE", "(", "x", ")", "==", "SImode", "||", "GET_MODE", "(", "x", ")", "==", "DFmode", "||", "GET_MODE", "(", "x", ")", "==", "SFmode", ")", "&&", "x", "==", "CONST0_RTX", "(", "GET_MODE", "(", "x", ")", ")", ")", "fputs", "(", "reg_names", "[", "<NUM_LIT>", "]", ",", "file", ")", ";"], "File": "v8507", "Func": "v850_print_operand", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13145, "Length": 379, "Cover_Rate": 0.3124484748557296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SrcBlkInfo", ")", "SrcBlkInfo", "=", "new", "BlockInformation", "(", ")", ";", "SrcBlkInfo", "->", "IsRetired", "=", "true", ";", "assert", "(", "MBB", "->", "succ_empty", "(", ")", "&&", "MBB", "->", "pred_empty", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "retireBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13146, "Length": 36, "Cover_Rate": 0.4864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableFunctionSplitterRewrite", ")", "rewriteCode", "(", ")", ";"], "ground_truth": ["reorderBlocks", "(", "order", ")", ";"], "File": "PatmosFunctionSplitter", "Func": "applyRegions", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13147, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", "&", "<NUM_LIT>", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler24", "Func": "DecodeMemExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13148, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "VSRpRegs", "[", "RegNo", ">>", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "PPCDisassembler16", "Func": "decodeVSRpEvenOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13149, "Length": 22, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "!=", "E", ";", "++", "I", ")", "{", "Size", "+=", "(", "*", "I", ")", "->", "getSize", "(", ")", ";", "}", "return", "Size", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "getNumLDMAddresses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13150, "Length": 26, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AbstractMemberAccess", "(", "<ISA_LIT>TargetMachine", "*", "TM", "=", "nullptr", ")", ":", "ModulePass", "(", "ID", ")", ",", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess", "Func": "BPFAbstractMemberAccess", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13151, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "R600TargetLowering", "::", "LowerSTORE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "StoreSDNode", "*", "StoreNode", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Value", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ptr", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Result", "=", "AMDGPUTargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "return", "Result", ";", "}", "if", "(", "StoreNode", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", ")", "{", "EVT", "VT", "=", "Value", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "bitsLE", "(", "<STR_LIT>", ")", ")", ";", "EVT", "MemVT", "=", "StoreNode", "->", "getMemoryVT", "(", ")", ";", "SDValue", "MaskConstant", ";", "if", "(", "MemVT", "==", "<STR_LIT>", ")", "{", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MemVT", "==", "<STR_LIT>", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "SDValue", "DWordAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "TruncValue", ",", "Shift", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "Shift", ")", ";", "SDValue", "Src", "[", "<NUM_LIT>", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ",", "<NUM_LIT>", ")", ";", "SDValue", "Args", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "<NUM_LIT>", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Value", ".", "getValueType", "(", ")", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ")", ";", "if", "(", "StoreNode", "->", "isTruncatingStore", "(", ")", "||", "StoreNode", "->", "isIndexed", "(", ")", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "R600ISelLowering27", "Func": "LowerSTORE", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13152, "Length": 488, "Cover_Rate": 0.5230439442658092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter10", "Func": "getPassName", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13153, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerI8Math", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Opc", ",", "const", "TargetLowering", "&", "TLI", ")", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "ShiftVT", "=", "TLI", ".", "getShiftAmountTy", "(", "N0", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "N1VT", "=", "N1", ".", "getValueType", "(", ")", ";", "N0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ")", ";", "if", "(", "!", "N1VT", ".", "bitsEq", "(", "ShiftVT", ")", ")", "{", "unsigned", "N1Opc", "=", "N1", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "ShiftVT", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "N1", "=", "DAG", ".", "getNode", "(", "N1Opc", ",", "dl", ",", "ShiftVT", ",", "N1", ")", ";", "}", "SDValue", "ExpandArg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "ExpandArg", ",", "N1", ")", ")", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "SPUISelLowering11", "Func": "LowerI8Math", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13154, "Length": 379, "Cover_Rate": 0.4815756035578145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int", ")", "__builtin_ia32_vcvttsh2si32_round", "(", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_cvttsh_i32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13155, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "<NUM_LIT>", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ";"], "ground_truth": ["BlockInfo", "[", "MBB", ".", "getNumber", "(", ")", "]", ".", "Size", "=", "Size", ";"], "File": "AArch64BranchRelaxation", "Func": "computeBlockSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13156, "Length": 36, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "SuperRC", "=", "getTargetRegisterClass", "(", "CI", ",", "Paired", ")", ";", "Register", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset", ",", "Paired", ".", "Offset", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "const", "unsigned", "Regs", "=", "getRegs", "(", "Opcode", ",", "*", "TII", ")", ";", "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "Paired", ".", "I", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "Paired", ".", "I", "->", "memoperands_begin", "(", ")", ";", "MachineInstr", "*", "New", "=", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC", ")", ".", "addImm", "(", "CI", ".", "SLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "CI", ".", "DLC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "<STR_LIT>", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";"], "ground_truth": ["MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "Paired", ".", "I", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";"], "File": "SILoadStoreOptimizer31", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13157, "Length": 403, "Cover_Rate": 0.8076152304609219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vpmaxfv4hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpmax_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13158, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "MCInstLowering", "(", "*", "this", ")", ",", "Mang", "(", "new", "Mangler", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "TeakAsmPrinter", "Func": "TeakAsmPrinter", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13159, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "RegName", "=", "getRegisterName", "(", "RegNo", ")", ";", "if", "(", "MAI", "->", "getAssemblerDialect", "(", ")", "==", "AD_HLASM", ")", "{"], "ground_truth": ["assert", "(", "isalpha", "(", "RegName", "[", "<NUM_LIT>", "]", ")", "&&", "isdigit", "(", "RegName", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "SystemZInstPrinter6", "Func": "printFormattedRegName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13160, "Length": 40, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64TargetMachine", "::", "<ISA_LIT>_64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine118", "Func": "X86_64TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13161, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3_p64", "(", "const", "poly64_t", "*", "__a", ")", "{", "union", "{", "poly64x1x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3di", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld3_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13162, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{"], "ground_truth": ["if", "(", "!", "Enable<ISA_LIT>TailCalls", ")", "return", "false", ";"], "File": "ARMISelLowering114", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13163, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getSubReg", "(", ")", ")", "{", "LaneBitmask", "LM", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "Op", ".", "getSubReg", "(", ")", ")", ";", "if", "(", "TRI", "->", "hasVGPRs", "(", "RC", ")", ")", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", ">=", "NUM_VGPR_BANKS", ")", "continue", ";", "}", "else", "{", "if", "(", "TRI", "->", "getNumCoveredRegs", "(", "LM", ")", "/", "<NUM_LIT>", ">=", "NUM_SGPR_BANKS", ")", "continue", ";", "}", "}", "unsigned", "ShiftedBank", "=", "Bank", ";", "if", "(", "Bank", "!=", "-", "<NUM_LIT>", "&&", "R", "==", "Reg", "&&", "(", "Op", ".", "getSubReg", "(", ")", "||", "SubReg", ")", ")", "{", "unsigned", "RegOffset", "=", "TRI", "->", "getChannelFromSubReg", "(", "SubReg", "?", "SubReg", ":", "(", "unsigned", ")", "<STR_LIT>", ")", ";", "unsigned", "Offset", "=", "TRI", "->", "getChannelFromSubReg", "(", "Op", ".", "getSubReg", "(", ")", "?", "Op", ".", "getSubReg", "(", ")", ":", "(", "unsigned", ")", "<STR_LIT>", ")", ";", "if", "(", "Bank", "<", "NUM_VGPR_BANKS", ")", "{"], "ground_truth": ["unsigned", "Shift", "=", "(", "(", "NUM_VGPR_BANKS", "+", "Offset", ")", "-", "RegOffset", ")", ";"], "File": "GCNRegBankReassign5", "Func": "analyzeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13164, "Length": 155, "Cover_Rate": 0.36992840095465396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrPostProcess", "::", "postProcessInstruction", "(", "std", "::", "unique_ptr", "<", "Instruction", ">", "&", "Inst", ",", "const", "MCInst", "&", "MCI", ")", "{"], "ground_truth": ["setMemBarriers", "(", "Inst", ",", "MCI", ")", ";"], "File": "X86CustomBehaviour", "Func": "postProcessInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13165, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAdd", "=", "true", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "get<ISA_LIT>RegisterNumbering", "(", "<STR_LIT>", ")", ";", "Imm8", "=", "<NUM_LIT>", ";", "isAdd", "=", "false", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "ground_truth": ["MCFixupKind", "Kind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";"], "File": "ARMMCCodeEmitter43", "Func": "getT2AddrModeImm8s4OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13166, "Length": 72, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLegalCmpImmediate", "(", "C", "-", "<NUM_LIT>", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", ">", "<NUM_LIT>", "&&", "isLegalCmpImmediate", "(", "C", "-", "<NUM_LIT>", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isLegalCmpImmediate", "(", "C", "+", "<NUM_LIT>", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "C", "<", "<NUM_LIT>", "&&", "isLegalCmpImmediate", "(", "C", "+", "<NUM_LIT>", ",", "isThumb", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "break", ";", "}", "}", "}", "<STR_LIT>", "CondCode", "=", "IntCCTo<ISA_LIT>CC", "(", "CC", ")", ";", "<STR_LIT>", "CompareType", ";", "switch", "(", "CondCode", ")", "{", "default", ":", "CompareType", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CompareType", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["<ISA_LIT>CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering124", "Func": "getARMCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13167, "Length": 243, "Cover_Rate": 0.5898058252427184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "LegalityPredicate", "isSmallOddVector", "(", "unsigned", "TypeIdx", ")", "{", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getNumElements", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", "&&", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "Ty", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}", ";"], "File": "AMDGPULegalizerInfo11", "Func": "isSmallOddVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13168, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "out_words_to_go", "!=", "in_words_to_go", "&&", "(", "(", "in_words_to_go", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "part_bytes_reg", "=", "gen_rtx_REG", "(", "SImode", ",", "(", "in_words_to_go", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "in_words_to_go", ">=", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "in_words_to_go", ">", "<NUM_LIT>", ")", "emit_insn", "(", "arm_gen_load_multiple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "src", ",", "TRUE", ",", "TRUE", ",", "srcbase", ",", "&", "srcoffset", ")", ")", ";", "else", "emit_insn", "(", "arm_gen_load_multiple", "(", "<NUM_LIT>", ",", "in_words_to_go", ",", "src", ",", "TRUE", ",", "FALSE", ",", "srcbase", ",", "&", "srcoffset", ")", ")", ";", "if", "(", "out_words_to_go", ")", "{", "if", "(", "out_words_to_go", ">", "<NUM_LIT>", ")", "emit_insn", "(", "arm_gen_store_multiple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "dst", ",", "TRUE", ",", "TRUE", ",", "dstbase", ",", "&", "dstoffset", ")", ")", ";", "else", "if", "(", "out_words_to_go", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "arm_gen_store_multiple", "(", "<NUM_LIT>", ",", "out_words_to_go", ",", "dst", ",", "TRUE", ",", "(", "last_bytes", "==", "<NUM_LIT>", "?", "FALSE", ":", "TRUE", ")", ",", "dstbase", ",", "&", "dstoffset", ")", ")", ";", "else", "{", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "dst", ",", "dstoffset", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "last_bytes", "!=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_addsi3", "(", "dst", ",", "dst", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "dstoffset", "+=", "<NUM_LIT>", ";", "}", "}", "}", "in_words_to_go", "-=", "in_words_to_go", "<", "<NUM_LIT>", "?", "in_words_to_go", ":", "<NUM_LIT>", ";", "out_words_to_go", "-=", "out_words_to_go", "<", "<NUM_LIT>", "?", "out_words_to_go", ":", "<NUM_LIT>", ";", "}", "if", "(", "out_words_to_go", ")", "{", "rtx", "sreg", ";", "mem", "=", "adjust_automodify_address", "(", "srcbase", ",", "SImode", ",", "src", ",", "srcoffset", ")", ";", "sreg", "=", "copy_to_reg", "(", "mem", ")", ";", "mem", "=", "adjust_automodify_address", "(", "dstbase", ",", "SImode", ",", "dst", ",", "dstoffset", ")", ";", "emit_move_insn", "(", "mem", ",", "sreg", ")", ";", "in_words_to_go", "--", ";", "gcc_assert", "(", "!", "in_words_to_go", ")", ";", "}", "if", "(", "in_words_to_go", ")", "{", "gcc_assert", "(", "in_words_to_go", ">", "<NUM_LIT>", ")", ";", "mem", "=", "adjust_automodify_address", "(", "srcbase", ",", "SImode", ",", "src", ",", "srcoffset", ")", ";", "part_bytes_reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "mem", ")", ";", "}", "gcc_assert", "(", "!", "last_bytes", "||", "part_bytes_reg", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", "&&", "last_bytes", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "tmp", ",", "part_bytes_reg", ",", "GEN_INT", "(", "<NUM_LIT>", "*", "(", "<NUM_LIT>", "-", "last_bytes", ")", ")", ")", ")", ";", "part_bytes_reg", "=", "tmp", ";"], "ground_truth": ["while", "(", "last_bytes", ")", "{"], "File": "arm3", "Func": "arm_gen_movmemqi", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13169, "Length": 388, "Cover_Rate": 0.5152722443559097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateNumericReg", "(", "unsigned", "Index", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "<ISA_LIT>AsmParser", "&", "Parser", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Index", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CreateReg", "(", "Index", ",", "RegKind_Numeric", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "File": "MipsAsmParser1", "Func": "CreateNumericReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13170, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCRegUnitIterator", "RUI", "(", "Reg", ",", "&", "TRI", ")", ";", "RUI", ".", "isValid", "(", ")", ";", "++", "RUI", ")", "BV", ".", "set", "(", "*", "RUI", ")", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer", "Func": "addRegUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13171, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "Is64Bit", "?", "ELF", "::", "EM_<ISA_LIT>64", ":", "ELF", "::", "EM_<ISA_LIT>", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "PPCELFObjectWriter", "Func": "PPCELFObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13172, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "ThisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "Copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "Copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "Copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "Copy1MBB", ")", ";", "Copy1MBB", "->", "splice", "(", "Copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "Copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "Copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "Copy1MBB", ")", ";", "unsigned", "LHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "CC", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "NewCC", ";", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewCC", "=", "isSelectOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["NewCC", "=", "isSelectOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "BPFISelLowering17", "Func": "EmitInstrWithCustomInserter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13173, "Length": 256, "Cover_Rate": 0.39813374805598756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalize", "(", ")", "&&", "!", "TLI", ".", "isTypeLegal", "(", "VT", ".", "getVectorElementType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAVX", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "PerformShuffleCombine256", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", ";"], "ground_truth": ["if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering150", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13174, "Length": 92, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVecVT", "=", "ExtElt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "VecWidth", "=", "SrcVecVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "VecWidth", "/", "DestWidth", ";", "EVT", "BitcastVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "TruncVT", ",", "NumElts", ")", ";", "SDValue", "BitcastVec", "=", "DAG", ".", "getBitcast", "(", "BitcastVT", ",", "ExtElt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewExtElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "TruncVT", ",", "BitcastVec", ",", "ExtElt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "NewExtElt", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineToFPTruncExtElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13175, "Length": 118, "Cover_Rate": 0.45038167938931295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSelectPseudo", "(", "MI", ")", ")", "while", "(", "NextMIIt", "!=", "MBB", "->", "end", "(", ")", "&&", "isSelectPseudo", "(", "*", "NextMIIt", ")", "&&", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "CCValid", "&&", "(", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "CCMask", "||", "NextMIIt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "(", "CCValid", "^", "CCMask", ")", ")", ")", "{", "LastMI", "=", "&", "*", "NextMIIt", ";", "++", "NextMIIt", ";", "}", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "JoinMBB", "=", "splitBlockBefore", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "if", "(", "!", "LastMI", "->", "killsRegister", "(", "<STR_LIT>", ")", "&&", "!", "checkCCKill", "(", "*", "LastMI", ",", "JoinMBB", ")", ")", "{", "FalseMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "JoinMBB", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "MBB", "=", "StartMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";", "MBB", "=", "FalseMBB", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "=", "JoinMBB", ";", "MachineBasicBlock", "::", "iterator", "MIItBegin", "=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "MachineBasicBlock", "::", "iterator", "MIItEnd", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "LastMI", ")", ")", ";", "createPHIsForSelects", "(", "MIItBegin", ",", "MIItEnd", ",", "StartMBB", ",", "FalseMBB", ",", "MBB", ")", ";"], "ground_truth": ["StartMBB", "->", "erase", "(", "MIItBegin", ",", "MIItEnd", ")", ";"], "File": "SystemZISelLowering112", "Func": "emitSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13176, "Length": 253, "Cover_Rate": 0.7008310249307479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineVectorInsert", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NonceMask", ";"], "ground_truth": ["NonceMask", ".", "push_back", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering115", "Func": "combineVectorInsert", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13177, "Length": 92, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "BB", "=", "Begin", "->", "getParent", "(", ")", ";", "OS", "<<", "BB", "->", "getParent", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "' '", "<<", "BB", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", "auto", "I", "=", "Begin", ";", "MaxInstNum", "=", "std", "::", "max", "(", "MaxInstNum", ",", "<NUM_LIT>", ")", ";", "for", "(", ";", "I", "!=", "End", "&&", "MaxInstNum", ";", "++", "I", ",", "--", "MaxInstNum", ")", "{", "if", "(", "!", "I", "->", "isDebugInstr", "(", ")", "&&", "LIS", ")", "OS", "<<", "LIS", "->", "getInstructionIndex", "(", "*", "I", ")", ";", "OS", "<<", "'\\t'", "<<", "*", "I", ";"], "ground_truth": ["}"], "File": "GCNIterativeScheduler", "Func": "printRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13178, "Length": 100, "Cover_Rate": 0.4424778761061947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "parseDirectiveTpRelDWord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13179, "Length": 36, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParserExtension", "::", "Initialize", "(", "_Parser", ")", ";", "if", "(", "Parser", ".", "getStreamer", "(", ")", ".", "getTargetStreamer", "(", ")", "==", "nullptr", ")", "new", "<ISA_LIT>TargetStreamer", "(", "Parser", ".", "getStreamer", "(", ")", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser102", "Func": "AArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13180, "Length": 44, "Cover_Rate": 0.5569620253164557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "value", "&", "<NUM_LIT>", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "(", "int", ")", "(", "value", "&", "<NUM_LIT>", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_output_shifted_value", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13181, "Length": 40, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Val", "=", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "CE", "->", "getValue", "(", ")", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addFPImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13182, "Length": 30, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GV", "->", "hasInitializer", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", ";", "}", "static", "const", "char", "*", "Ignored", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "const", "char", "*", "I", ":", "Ignored", ")", "if", "(", "Name", "==", "I", ")", "return", ";", "static", "const", "char", "*", "Unhandled", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "const", "char", "*", "U", ":", "Unhandled", ")", "if", "(", "Name", "==", "U", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "Name", ".", "startswith", "(", "<STR_LIT>", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";"], "ground_truth": ["const", "Constant", "*", "Init", "=", "GV", "->", "getInitializer", "(", ")", ";"], "File": "WebAssemblyAsmPrinter46", "Func": "EmitGlobalVariable", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13183, "Length": 134, "Cover_Rate": 0.3276283618581907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "TLOF", ".", "get", "(", ")", ";"], "File": "WebAssemblyTargetMachine", "Func": "getObjFileLowering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13184, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "L", "=", "getLoc", "(", ")", ";", "if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "||", "parseComma", "(", ")", "||", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";", "if", "(", "check", "(", "(", "(", "Reg", "-", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ",", "L", ",", "<STR_LIT>", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFISaveLRPair", "(", "Reg", ",", "Offset", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "parseDirectiveSEHSaveLRPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13185, "Length": 70, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "B", "&&", "C", ")", "{", "uint32_t", "BVal", "=", "B", "->", "getZExtValue", "(", ")", ";", "uint32_t", "CVal", "=", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "<NUM_LIT>", "<", "BVal", "&&", "BVal", "<=", "CVal", "&&", "CVal", "<", "<NUM_LIT>", ")", "{", "bool", "Signed", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "Opcode", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectS_BFEFromShifts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13186, "Length": 77, "Cover_Rate": 0.47530864197530864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmpneq_epi32_mask", "(", "__mmask8", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_cmpneq_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13187, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getLastSymbolicHwreg", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "is<ISA_LIT>", "(", "STI", ")", "||", "isCI", "(", "STI", ")", "||", "isVI", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX9_", ";", "else", "if", "(", "isGFX9", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX10_", ";"], "ground_truth": ["else", "if", "(", "isGFX10", "(", "STI", ")", "&&", "!", "isGFX10_BEncoding", "(", "STI", ")", ")", "return", "ID_SYMBOLIC_FIRST_GFX1030_", ";"], "File": "AMDGPUBaseInfo1", "Func": "getLastSymbolicHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13188, "Length": 58, "Cover_Rate": 0.9206349206349206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Sym", "&&", "Sym", "->", "isELF", "(", ")", ")", "{", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "}", "}", "if", "(", "A", "&&", "(", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend53", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13189, "Length": 124, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_pred_iterator", "PI", "=", "MBB", "->", "pred_begin", "(", ")", ",", "PI2", "=", "PI", ";", "++", "PI2", ";", "if", "(", "PI2", "!=", "MBB", "->", "pred_end", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Pred", "->", "isLayoutSuccessor", "(", "MBB", ")", ")", "return", "false", ";", "if", "(", "Pred", "->", "empty", "(", ")", ")", "return", "true", ";"], "ground_truth": ["MachineBasicBlock", "::", "const_iterator", "I", "=", "Pred", "->", "end", "(", ")", ";"], "File": "MipsAsmPrinter (2)1", "Func": "isBlockOnlyReachableByFallthrough", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13190, "Length": 66, "Cover_Rate": 0.39520958083832336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfmsubph512_mask", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_fmsub_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13191, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pavgb", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{"], "ground_truth": ["return", "_mm_avg_pu8", "(", "__A", ",", "__B", ")", ";"], "File": "xmmintrin", "Func": "_m_pavgb", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13192, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "count", "=", "<NUM_LIT>", ";", "while", "(", "value", ")", "{"], "ground_truth": ["count", "++", ";"], "File": "arm", "Func": "bit_count", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13193, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";"], "ground_truth": ["switch", "(", "*", "constraint", ")", "{"], "File": "AArch64ISelLowering (2)", "Func": "getSingleConstraintMatchWeight", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13194, "Length": 37, "Cover_Rate": 0.33636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ElemTy", "==", "<STR_LIT>", ")", "{", "for", "(", "MVT", "T", ":", "Tys", ")", "{", "assert", "(", "T", "!=", "<STR_LIT>", ")", ";", "auto", "A", "=", "getPreferredHvxVectorAction", "(", "<STR_LIT>", "(", "T", ",", "VecLen", ")", ")", ";", "if", "(", "A", "!=", "~", "<NUM_LIT>", ")", "return", "A", ";", "}", "return", "~", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "llvm", "::", "is_contained", "(", "Tys", ",", "ElemTy", ")", ")", "{"], "File": "HexagonISelLoweringHVX (2)", "Func": "getPreferredHvxVectorAction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13195, "Length": 63, "Cover_Rate": 0.315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerUMUL_LOHI", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "LHS", ",", "RHS", ",", "Zero", ",", "Zero", ")", ";", "SDValue", "Lo", "(", "Hi", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "dl", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering (2)1", "Func": "LowerUMUL_LOHI", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13196, "Length": 138, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "value", ")", "!=", "STRING_CST", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}"], "ground_truth": ["else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "value", ")", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "value", ")", ",", "<STR_LIT>", ")", "&&", "!", "TARGET_V2", ")", "{"], "File": "arc5", "Func": "arc_handle_interrupt_attribute", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13197, "Length": 52, "Cover_Rate": 0.3851851851851852, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_M6812", "&&", "flag_omit_frame_pointer", "&&", "optimize", ")", "{", "fixed_regs", "[", "HARD_Z_REGNUM", "]", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "m68hc11", "Func": "m68hc11_conditional_register_usage", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13198, "Length": 33, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_set_pd", "(", "double", "__W", ",", "double", "__X", ")", "{"], "ground_truth": ["return", "__extension__", "(", "__m128d", ")", "{", "__X", ",", "__W", "}", ";"], "File": "emmintrin4", "Func": "_mm_set_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13199, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg1", "=", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "RegOp1", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "Reg0", "!=", "Reg1", "&&", "<STR_LIT>", ")", ";", "if", "(", "Reg0", "<", "Reg1", ")", "return", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Reg0", ">=", "Reg1", ")", "return", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Reg1", ">=", "Reg0", ")", "return", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "RegOp1", ")", ";"], "File": "MipsMCCodeEmitter (2)2", "Func": "LowerCompactBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13200, "Length": 143, "Cover_Rate": 0.6355555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVSelectionDAGInfo", "Func": "~RISCVSelectionDAGInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13201, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "MCOperand", "&", "Op1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "isExpr", "(", ")", ")", "{", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addExpr", "(", "Op1", ".", "getExpr", "(", ")", ")", ")", ";", "return", "false", ";", "}", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isRV64", "(", ")", ")", "Imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "emitLoadImm", "(", "Reg", ",", "Imm", ",", "Out", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "emitLoadLocalAddress", "(", "Inst", ",", "IDLoc", ",", "Out", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["emitLoadAddress", "(", "Inst", ",", "IDLoc", ",", "Out", ")", ";"], "File": "RISCVAsmParser38", "Func": "processInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13202, "Length": 139, "Cover_Rate": 0.6780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "riscv_size_ok_for_small_data_p", "(", "int", "size", ")", "{", "return", "g_switch_value", "&&", "IN_RANGE", "(", "size", ",", "<NUM_LIT>", ",", "g_switch_value", ")", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_size_ok_for_small_data_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13203, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine19", "Func": "getInstrInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13204, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "O", "<<", "'('", ";", "printOperand", "(", "MI", ",", "OpNo", ")", ";", "O", "<<", "')'", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'c'", ":", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", ")", "printSymbolOperand", "(", "MO", ")", ";", "else", "printOperand", "(", "MI", ",", "OpNo", ")", ";", "return", "false", ";", "case", "'A'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "O", "<<", "'*'", ";", "printOperand", "(", "MI", ",", "OpNo", ")", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'b'", ":"], "ground_truth": ["case", "'h'", ":"], "File": "X86AsmPrinter58", "Func": "PrintAsmOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13205, "Length": 130, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "mprocBranchSelector", "Func": "getPassName", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13206, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPUv3HalfFloat", "(", ")", "const", "{", "return", "HasFPUv3HalfFloat", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget2", "Func": "hasFPUv3HalfFloat", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13207, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "emitCapLoadLocalCap", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ")", "{", "MCOperand", "DestReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCExpr", "*", "Symbol", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", ";", "emitAuipccInstPair", "(", "DestReg", ",", "DestReg", ",", "Symbol", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_HI", ",", "<STR_LIT>", ",", "IDLoc", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser37", "Func": "emitCapLoadLocalCap", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13208, "Length": 63, "Cover_Rate": 0.9692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeSHUFPSMask", "(", "unsigned", "NElts", ",", "unsigned", "Imm", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ShuffleMask", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NElts", "/", "<NUM_LIT>", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "Imm", "%", "NElts", ")", ";", "Imm", "/=", "NElts", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NElts", "/", "<NUM_LIT>", ";", "++", "i", ")", "{"], "ground_truth": ["ShuffleMask", ".", "push_back", "(", "Imm", "%", "NElts", "+", "NElts", ")", ";"], "File": "X86ShuffleDecode26", "Func": "DecodeSHUFPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13209, "Length": 76, "Cover_Rate": 0.926829268292683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "getOperand", "(", "Op", ")", ".", "setImm", "(", "BS", ".", "back", "(", ")", ")", ";", "if", "(", "!", "CurrentPacketMIs", ".", "empty", "(", ")", ")", "setIsLastBit", "(", "CurrentPacketMIs", ".", "back", "(", ")", ",", "<NUM_LIT>", ")", ";", "substitutePV", "(", "MI", ",", "PV", ")", ";", "MachineBasicBlock", "::", "iterator", "It", "=", "VLIWPacketizerList", "::", "addToPacket", "(", "MI", ")", ";", "if", "(", "isTransSlot", ")", "{", "endPacket", "(", "std", "::", "next", "(", "It", ")", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "It", ")", ")", ";", "}", "return", "It", ";", "}", "endPacket", "(", "MI", ".", "getParent", "(", ")", ",", "MI", ")", ";"], "ground_truth": ["if", "(", "TII", "->", "isTransOnly", "(", "MI", ")", ")", "return", "MI", ";"], "File": "R600Packetizer11", "Func": "addToPacket", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13210, "Length": 109, "Cover_Rate": 0.3906810035842294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__gnu_unwind_pr_common", "(", "state", ",", "ucbp", ",", "context", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "unwind-arm", "Func": "__aeabi_unwind_cpp_pr2", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13211, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetJumpTableSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetConstantPoolIndexSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ")", ")", ";"], "File": "MBlazeMCInstLower", "Func": "Lower", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13212, "Length": 239, "Cover_Rate": 0.6967930029154519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fnmsub_round_sh", "(", "__m128h", "__W", ",", "__mmask8", "__U", ",", "__m128h", "__A", ",", "__m128h", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddsh3_mask", "(", "(", "__v8hf", ")", "__W", ",", "-", "(", "__v8hf", ")", "__A", ",", "-", "(", "__v8hf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_mask_fnmsub_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13213, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrhq_z_uv8hi", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrhq_z_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13214, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "return", ";", "SDValue", "Chain", "=", "Results", "[", "<NUM_LIT>", "]", ";", "SDValue", "ecx", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Glue", ")", ";"], "ground_truth": ["Results", "[", "<NUM_LIT>", "]", "=", "ecx", ";"], "File": "X86ISelLowering (2)5", "Func": "getReadTimeStampCounter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13215, "Length": 41, "Cover_Rate": 0.36283185840707965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isScalarVecReg", "(", "unsigned", "Reg", ")", "{", "return", "(", "isRegInClass", "(", "Reg", ",", "&", "<STR_LIT>", ")", "||", "isRegInClass", "(", "Reg", ",", "&", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCVSXSwapRemoval", "Func": "isScalarVecReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13216, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TextureIntrinsicsReplacer", "(", ")", ";"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer1", "Func": "createR600TextureIntrinsicsReplacer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13217, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getOrCreateFixedStackObject", "(", "MachineFrameInfo", "&", "MFI", ",", "unsigned", "Size", ",", "int64_t", "Offset", ")", "{", "for", "(", "int", "I", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "MFI", ".", "getObjectOffset", "(", "I", ")", "==", "Offset", ")", "{", "assert", "(", "MFI", ".", "getObjectSize", "(", "I", ")", "==", "Size", ")", ";", "return", "I", ";", "}", "}", "return", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "getOrCreateFixedStackObject", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13218, "Length": 76, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "incoming_stack_boundary", ";", "if", "(", "ix86_user_incoming_stack_boundary", ")", "incoming_stack_boundary", "=", "ix86_user_incoming_stack_boundary", ";", "else", "if", "(", "!", "sibcall", "&&", "!", "TARGET_64BIT", "&&", "ix86_force_align_arg_pointer", "&&", "crtl", "->", "stack_alignment_estimated", "==", "<NUM_LIT>", ")", "incoming_stack_boundary", "=", "MIN_STACK_BOUNDARY", ";"], "ground_truth": ["else", "incoming_stack_boundary", "=", "ix86_default_incoming_stack_boundary", ";"], "File": "i3864", "Func": "ix86_minimum_incoming_stack_boundary", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13219, "Length": 38, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "W", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "U", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "P", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "writeback", "=", "(", "W", "==", "<NUM_LIT>", ")", "|", "(", "P", "==", "<NUM_LIT>", ")", ";", "addr", "|=", "(", "U", "<<", "<NUM_LIT>", ")", "|", "(", "Rn", "<<", "<NUM_LIT>", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2STRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13220, "Length": 136, "Cover_Rate": 0.5171102661596958, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMRSSystemRegister", "(", ")", "const", "{", "if", "(", "!", "isSysReg", "(", ")", ")", "return", "false", ";", "bool", "IsKnownRegister", ";", "<STR_LIT>", "(", ")", ".", "fromString", "(", "getSysReg", "(", ")", ",", "IsKnownRegister", ")", ";"], "ground_truth": ["return", "IsKnownRegister", ";"], "File": "ARM64AsmParser", "Func": "isMRSSystemRegister", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13221, "Length": 35, "Cover_Rate": 0.9210526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OwningPtr", "<", "const", "TargetMachine", ">", "targetMachine", "(", "T", ".", "createTargetMachine", "(", "tripleString", ",", "featureString", ")", ")", ";", "InitRegisterMap", "(", "targetMachine", "->", "getRegisterInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer1", "Func": "ARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13222, "Length": 27, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "bool", "Is64Bit", "=", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_AMD64", ";", "unsigned", "FixupKind", "=", "Fixup", ".", "getKind", "(", ")", ";", "if", "(", "IsCrossSection", ")", "{", "if", "(", "FixupKind", "==", "FK_Data_4", "||", "FixupKind", "==", "llvm", "::", "<STR_LIT>", "||", "(", "FixupKind", "==", "FK_Data_8", "&&", "Is64Bit", ")", ")", "{", "FixupKind", "=", "FK_PCRel_4", ";", "}", "else", "{", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "}", "}", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "isAbsolute", "(", ")", "?", "MCSymbolRefExpr", "::", "VK_None", ":", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "switch", "(", "FixupKind", ")", "{", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_REL32", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32NB", ";", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_SECREL", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "case", "FK_Data_8", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR64", ";", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ";", "default", ":", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ";", "}", "}", "else", "if", "(", "getMachine", "(", ")", "==", "COFF", "::", "IMAGE_FILE_MACHINE_I386", ")", "{", "switch", "(", "FixupKind", ")", "{", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_I386_REL32", ";", "case", "FK_Data_4", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86WinCOFFObjectWriter27", "Func": "getRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13223, "Length": 255, "Cover_Rate": 0.6589147286821705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_altivec_vcmpgefp_p", "(", "__CR6_EQ", ",", "a1", ",", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_all_nge", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13224, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "MVT", "DstVT", "=", "InVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "P", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Op0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "P", ")", ";", "}", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ";", "EVT", "VT", "=", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Ld", "->", "isVolatile", "(", ")", "&&", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "(", "Op0", ".", "getNode", "(", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "!", "XTLI", "->", "getSubtarget", "(", ")", "->", "is64Bit", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "FILDChain", "=", "XTLI", "->", "BuildFILD", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ld", "->", "getChain", "(", ")", ",", "Op0", ",", "DAG", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "Op0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "FILDChain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "FILDChain", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering105", "Func": "PerformSINT_TO_FPCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13225, "Length": 198, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "renderFImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "I", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "ConstantFP", "*", "FPImm", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", ";", "addNumImm", "(", "FPImm", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ",", "MIB", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "renderFImm32", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13226, "Length": 71, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "TARGET_MEMPARM", "&&", "!", "type", ")", "{", "if", "(", "mode", "==", "QFmode", "||", "mode", "==", "HFmode", ")", "reg", "=", "c4x_fp_reglist", "[", "cum", "->", "floats", "]", ";", "else", "if", "(", "mode", "==", "QImode", "||", "mode", "==", "Pmode", ")", "reg", "=", "c4x_int_reglist", "[", "<NUM_LIT>", "]", "[", "cum", "->", "ints", "]", ";", "}", "if", "(", "TARGET_DEBUG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "named", ")", ";", "if", "(", "reg", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "reg_names", "[", "reg", "]", ")", ";", "else", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "File": "c4x1", "Func": "c4x_function_arg", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13227, "Length": 103, "Cover_Rate": 0.31402439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine15", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13228, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "aarch64_add_sp", "(", "int", "scratchreg", ",", "HOST_WIDE_INT", "delta", ",", "bool", "emit_move_imm", ")", "{"], "ground_truth": ["aarch64_add_constant_internal", "(", "Pmode", ",", "SP_REGNUM", ",", "scratchreg", ",", "delta", ",", "true", ",", "emit_move_imm", ")", ";"], "File": "aarch644", "Func": "aarch64_add_sp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13229, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "{", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "case", "UNSPEC_GOTOFF", ":", "case", "UNSPEC_PLT", ":", "case", "UNSPEC_TLSGD", ":", "case", "UNSPEC_TLSLD", ":", "case", "UNSPEC_TLSIE", ":", "case", "UNSPEC_TLSLE", ":", "case", "UNSPEC_ICT", ":", "return", "false", ";", "default", ":", "return", "true", ";", "}", "}", "break", ";", "case", "SYMBOL_REF", ":", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ")", "return", "false", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "nds32", "Func": "nds32_legitimate_constant_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13230, "Length": 99, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "]", "-=", "<NUM_LIT>", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}"], "ground_truth": ["if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{"], "File": "X86ISelLowering (2)3", "Func": "lowerV8F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13231, "Length": 227, "Cover_Rate": 0.35974643423137875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13232, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isa", "<", "Function", ">", "(", "GV", ")", "?", "false", ":", "TargetLowering", "::", "isOffsetFoldingLegal", "(", "GA", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering15", "Func": "isOffsetFoldingLegal", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13233, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", "(", "ShiftOpnd", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "ShiftVal", "=", "<STR_LIT>", "(", "ShiftOpnd", ")", ";", "assert", "(", "(", "ShiftVal", "==", "<NUM_LIT>", "||", "ShiftVal", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["auto", "Immediate", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";"], "File": "AArch64MCCodeEmitter (2)", "Func": "getImm8OptLsl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13234, "Length": 49, "Cover_Rate": 0.4083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "MemType", "=", "AI", "->", "getType", "(", ")", ";", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", ">", "NativeWidth", ")", "return", "nullptr", ";", "auto", "Builder", "=", "IRBuilder", "<", ">", "(", "AI", ")", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "SynchScope", "=", "AI", "->", "getSynchScope", "(", ")", ";", "auto", "Order", "=", "AtomicCmpXchgInst", "::", "getStrongestFailureOrdering", "(", "AI", "->", "getOrdering", "(", ")", ")", ";", "auto", "Ptr", "=", "AI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "SynchScope", "==", "SingleThread", ")", "return", "nullptr", ";", "if", "(", "!", "hasMFENCE", "(", "Subtarget", ")", ")", "return", "nullptr", ";", "Function", "*", "MFence", "=", "llvm", "::", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";", "Builder", ".", "CreateCall", "(", "MFence", ",", "{", "}", ")", ";", "LoadInst", "*", "Loaded", "=", "Builder", ".", "CreateAlignedLoad", "(", "Ptr", ",", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ")", ";"], "ground_truth": ["Loaded", "->", "setAtomic", "(", "Order", ",", "SynchScope", ")", ";"], "File": "X86ISelLowering149", "Func": "lowerIdempotentRMWIntoFencedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13235, "Length": 156, "Cover_Rate": 0.7722772277227723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frame_pointer_needed", ")", "return", "false", ";", "if", "(", "df_regs_ever_live_p", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "crtl", "->", "profile", ")", "return", "false", ";", "return", "pa_compute_frame_size", "(", "get_frame_size", "(", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_can_use_return_insn", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13236, "Length": 39, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExpandPseudo", "(", "MF", ")", ".", "expand", "(", ")", ")", "{", "const", "TargetRegisterClass", "&", "RC", "=", "STI", ".", "isGP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "RC", ")", ",", "TRI", "->", "getSpillAlignment", "(", "RC", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "FI", ")", ";", "}", "uint64_t", "MaxSPOffset", "=", "estimateStackSize", "(", "MF", ")", ";", "if", "(", "isIntN", "(", "STI", ".", "hasMSA", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "MaxSPOffset", ")", "&&", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ")", "return", ";", "const", "TargetRegisterClass", "&", "RC", "=", "ABI", ".", "ArePtrs64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "TRI", "->", "getSpillSize", "(", "RC", ")", ",", "TRI", "->", "getSpillAlignment", "(", "RC", ")", ",", "false", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "FI", ")", ";"], "ground_truth": ["}"], "File": "MipsSEFrameLowering16", "Func": "determineCalleeSaves", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13237, "Length": 152, "Cover_Rate": 0.48562300319488816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "clearModuleFeatureBits", "(", "uint64_t", "Feature", ",", "StringRef", "FeatureString", ")", "{", "clearFeatureBits", "(", "Feature", ",", "FeatureString", ")", ";"], "ground_truth": ["AssemblerOptions", ".", "front", "(", ")", "->", "setFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";"], "File": "MipsAsmParser", "Func": "clearModuleFeatureBits", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13238, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GprIndex", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InChain", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InChain", "=", "GprIndex", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "GprAnd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GprIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "CC64", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "GprAnd", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "GprIndexPlusOne", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GprIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "GprIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CC64", ",", "GprIndexPlusOne", ",", "GprIndex", ")", ";", "}", "SDValue", "FprPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "VAListPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "FprIndex", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InChain", ",", "FprPtr", ",", "MachinePointerInfo", "(", "SV", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InChain", "=", "FprIndex", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "RegSaveAreaPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "VAListPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "OverflowAreaPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "VAListPtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "OverflowArea", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "InChain", ",", "OverflowAreaPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering (2)", "Func": "LowerVAARG", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13239, "Length": 285, "Cover_Rate": 0.3313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_storewb_pairdf_di", "(", "base", ",", "base", ",", "reg", ",", "reg2", ",", "GEN_INT", "(", "-", "adjustment", ")", ",", "GEN_INT", "(", "UNITS_PER_WORD", "-", "adjustment", ")", ")", ";"], "ground_truth": ["default", ":"], "File": "aarch642", "Func": "aarch64_gen_storewb_pair", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13240, "Length": 27, "Cover_Rate": 0.30337078651685395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCGSite", "*", "MCallGraph", "::", "makeMCGSite", "(", "MCGNode", "*", "Caller", ",", "MachineInstr", "*", "MI", ",", "MCGNode", "*", "Callee", ")", "{", "bool", "is_site_in_SCC", "=", "isInSCC", "(", "MI", ")", ";", "MCGSite", "*", "newSite", "=", "new", "MCGSite", "(", "Caller", ",", "MI", ",", "Callee", ",", "is_site_in_SCC", ")", ";", "Sites", ".", "push_back", "(", "newSite", ")", ";"], "ground_truth": ["Caller", "->", "Sites", ".", "push_back", "(", "newSite", ")", ";"], "File": "PatmosCallGraphBuilder", "Func": "makeMCGSite", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13241, "Length": 59, "Cover_Rate": 0.8194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MOP", ".", "setReg", "(", "GetMatchingSubReg", "(", "MOP", ".", "getReg", "(", ")", ")", ")", ";", "SeenDef", "=", "true", ";", "}", "}", "}", "else", "{", "for", "(", "auto", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "!", "MOP", ".", "isDebug", "(", ")", "&&", "MOP", ".", "getReg", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "RegToRename", ")", ")", "{", "assert", "(", "(", "MOP", ".", "isImplicit", "(", ")", "||", "(", "MOP", ".", "isRenamable", "(", ")", "&&", "!", "MOP", ".", "isEarlyClobber", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "MOP", ".", "setReg", "(", "GetMatchingSubReg", "(", "MOP", ".", "getReg", "(", ")", ")", ")", ";", "}", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", ";", "forAllMIsUntilDef", "(", "*", "I", ",", "RegToRename", ",", "TRI", ",", "LdStLimit", ",", "UpdateMIs", ")", ";", "for", "(", "auto", "&", "MI", ":", "iterator_range", "<", "MachineInstrBundleIterator", "<", "llvm", "::", "MachineInstr", ">>", "(", "std", "::", "next", "(", "I", ")", ",", "std", "::", "next", "(", "Paired", ")", ")", ")", "assert", "(", "all_of", "(", "MI", ".", "operands", "(", ")", ",", "[", "this", ",", "&", "RenameReg", "]", "(", "const", "MachineOperand", "&", "MOP", ")", "{", "return", "!", "MOP", ".", "isReg", "(", ")", "||", "MOP", ".", "isDebug", "(", ")", "||", "!", "MOP", ".", "getReg", "(", ")", "||", "!", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "*", "RenameReg", ")", ";", "}", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "MachineBasicBlock", "::", "iterator", "InsertionPoint", "=", "MergeForward", "?", "Paired", ":", "I", ";", "const", "MachineOperand", "&", "BaseRegOp", "=", "MergeForward", "?", "getLdStBaseOp", "(", "*", "Paired", ")", ":", "getLdStBaseOp", "(", "*", "I", ")", ";", "int", "Offset", "=", "getLdStOffsetOp", "(", "*", "I", ")", ".", "getImm", "(", ")", ";", "int", "PairedOffset", "=", "getLdStOffsetOp", "(", "*", "Paired", ")", ".", "getImm", "(", ")", ";", "bool", "PairedIsUnscaled", "=", "TII", "->", "hasUnscaledLdStOffset", "(", "Paired", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "IsUnscaled", "!=", "PairedIsUnscaled", ")", "{", "int", "MemSize", "=", "TII", "->", "getMemScale", "(", "*", "Paired", ")", ";", "if", "(", "PairedIsUnscaled", ")", "{", "assert", "(", "!", "(", "PairedOffset", "%", "TII", "->", "getMemScale", "(", "*", "Paired", ")", ")", "&&", "<STR_LIT>", ")", ";", "PairedOffset", "/=", "MemSize", ";", "}", "else", "{", "PairedOffset", "*=", "MemSize", ";", "}", "}", "MachineInstr", "*", "RtMI", ",", "*", "Rt2MI", ";", "if", "(", "Offset", "==", "PairedOffset", "+", "OffsetStride", "&&", "!", "<ISA_LIT>InstrInfo", "::", "isPreLdSt", "(", "*", "I", ")", ")", "{", "RtMI", "=", "&", "*", "Paired", ";", "Rt2MI", "=", "&", "*", "I", ";", "if", "(", "SExtIdx", "!=", "-", "<NUM_LIT>", ")", "SExtIdx", "=", "(", "SExtIdx", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["RtMI", "=", "&", "*", "I", ";"], "File": "AArch64LoadStoreOptimizer12", "Func": "mergePairedInsns", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13242, "Length": 432, "Cover_Rate": 0.3066004258339248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>ImagePseudoSourceValue", "(", "const", "TargetInstrInfo", "&", "TII", ")", ":", "<ISA_LIT>PseudoSourceValue", "(", "PSVImage", ",", "TII", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "AMDGPUImagePseudoSourceValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13243, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vornq_m_f16", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13244, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "F", ".", "hasOneUse", "(", ")", "||", "!", "F", ".", "user_begin", "(", ")", "->", "hasOneUse", "(", ")", "||", "!", "isa", "<", "ConstantExpr", ">", "(", "*", "F", ".", "user_begin", "(", ")", ")", "||", "!", "isa", "<", "ConstantExpr", ">", "(", "*", "F", ".", "user_begin", "(", ")", "->", "user_begin", "(", ")", ")", ")", "{", "continue", ";", "}", "auto", "*", "BitCast", "=", "cast", "<", "ConstantExpr", ">", "(", "*", "F", ".", "user_begin", "(", ")", ")", ";", "auto", "*", "AddrCast", "=", "cast", "<", "ConstantExpr", ">", "(", "*", "BitCast", "->", "user_begin", "(", ")", ")", ";", "auto", "RuntimeHandle", "=", "(", "F", ".", "getName", "(", ")", "+", "<STR_LIT>", ")", ".", "str", "(", ")", ";", "auto", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt8Ty", "(", "C", ")", "->", "getPointerTo", "(", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", ",", "true", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "RuntimeHandle", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ",", "true", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "GV", "<<", "'\\n'", ")", ";"], "File": "AMDGPUOpenCLEnqueuedBlockLowering5", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13245, "Length": 177, "Cover_Rate": 0.48760330578512395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1InstrInfo11", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13246, "Length": 91, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_dp_pd", "(", "__m128d", "__X", ",", "__m128d", "__Y", ",", "const", "int", "__M", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_dppd", "(", "(", "__v2df", ")", "__X", ",", "(", "__v2df", ")", "__Y", ",", "__M", ")", ";"], "File": "smmintrin", "Func": "_mm_dp_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13247, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_prolvq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_maskz_rolv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13248, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmovltq_sv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmovltq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13249, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Memory", ";"], "File": "OR1KAsmParser", "Func": "isMem", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13250, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "lane", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "machine_mode", "constmode", "=", "SImode", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "regno", "=", "(", "(", "regno", "-", "FIRST_VFP_REGNUM", ")", ">>", "<NUM_LIT>", ")", ";", "if", "(", "lane", ">", "<NUM_LIT>", "&&", "lane", ">=", "GET_MODE_NUNITS", "(", "mode", ")", "/", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "regno", "+", "<NUM_LIT>", ",", "constmode", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "lane", "-", "GET_MODE_NUNITS", "(", "mode", ")", "/", "<NUM_LIT>", ",", "constmode", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "regno", ",", "constmode", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "lane", ",", "constmode", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmla_lane_prepare_operands", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13251, "Length": 127, "Cover_Rate": 0.9071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo26", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13252, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "SLC", ")", "{", "*", "SLC", "=", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "if", "(", "DLC", ")", "{", "*", "DLC", "=", "(", "Value", "&", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Value", "&=", "~", "(", "uint64_t", ")", "<NUM_LIT>", ";", "}", "return", "Value", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector", "Func": "parseCachePolicy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13253, "Length": 61, "Cover_Rate": 0.5700934579439252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpneq_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["__v4sf", "temp", "=", "(", "__v4sf", ")", "vec_cmpeq", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpneq_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13254, "Length": 41, "Cover_Rate": 0.7454545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GEP", ")", "return", "ConstantInt", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ")", ";", "auto", "I", "=", "GEPIdx", ".", "find", "(", "GEP", ")", ";"], "ground_truth": ["assert", "(", "I", "!=", "GEPIdx", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AMDGPUPromoteAlloca27", "Func": "calculateVectorIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13255, "Length": 45, "Cover_Rate": 0.4945054945054945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqw256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v8hi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_cvtsepi64_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13256, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getByValTypeAlignment", "(", "Type", "*", "Ty", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64ISelLowering109", "Func": "getByValTypeAlignment", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13257, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpopcountb_v16qi", "(", "(", "__v16qi", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512bitalgintrin", "Func": "_mm_popcnt_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13258, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "TTI", "=", "&", "getAnalysis", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ".", "getTTI", "(", "F", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ".", "getSE", "(", ")", ";", "auto", "*", "TLIP", "=", "getAnalysisIfAvailable", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "TLI", "=", "TLIP", "?", "&", "TLIP", "->", "getTLI", "(", "*", "L", "->", "getHeader", "(", ")", "->", "getParent", "(", ")", ")", ":", "nullptr", ";", "DL", "=", "&", "L", "->", "getHeader", "(", ")", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "this", "->", "L", "=", "L", ";", "ActiveLaneMask", "=", "nullptr", ";", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "!", "ST", "->", "hasV8_1MMainlineOps", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "BasicBlock", "*", "Preheader", "=", "L", "->", "getLoopPreheader", "(", ")", ";", "if", "(", "!", "Preheader", ")", "return", "false", ";", "auto", "FindLoopIterations", "=", "[", "]", "(", "BasicBlock", "*", "BB", ")", "->", "IntrinsicInst", "*", "{", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "auto", "*", "Call", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "<STR_LIT>", "ID", "=", "Call", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", "||", "ID", "==", "<STR_LIT>", ")", "return", "cast", "<", "IntrinsicInst", ">", "(", "&", "I", ")", ";", "}", "return", "nullptr", ";", "}", ";", "IntrinsicInst", "*", "Setup", "=", "FindLoopIterations", "(", "Preheader", ")", ";", "if", "(", "!", "Setup", ")", "{", "if", "(", "!", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", "return", "false", ";"], "ground_truth": ["Setup", "=", "FindLoopIterations", "(", "Preheader", "->", "getSinglePredecessor", "(", ")", ")", ";"], "File": "MVETailPredication", "Func": "runOnLoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13259, "Length": 283, "Cover_Rate": 0.5516569200779727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", "{", "const", "auto", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "C", ")", ";", "AI", "=", "CI", "->", "getValue", "(", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "APIntToHexString", "(", "AI", ")", ";"], "ground_truth": ["}"], "File": "X86TargetObjectFile1", "Func": "scalarConstantToHexString", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13260, "Length": 48, "Cover_Rate": 0.34532374100719426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "Last", "=", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "HMB", ")", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "HMB", ")", ")", "{", "MCInst", "&", "HMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "verifyInstructionPredicates", "(", "HMI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "EncodeSingleInstruction", "(", "HMI", ",", "OS", ",", "Fixups", ",", "STI", ",", "parseBits", "(", "Last", ",", "HMB", ",", "HMI", ")", ")", ";", "*", "Extended", "=", "<ISA_LIT>MCInstrInfo", "::", "isImmext", "(", "HMI", ")", ";", "*", "Addend", "+=", "HEXAGON_INSTR_SIZE", ";", "++", "*", "CurrentIndex", ";"], "ground_truth": ["}"], "File": "HexagonMCCodeEmitter17", "Func": "encodeInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13261, "Length": 98, "Cover_Rate": 0.5355191256830601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";"], "ground_truth": ["const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";"], "File": "JVMISelLowering", "Func": "LowerGlobalAddress", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13262, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_getexpps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_getexp_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13263, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtstq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13264, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "IDesc", "=", "I", ".", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "&", "IInfo", "=", "IDesc", ".", "OpInfo", "[", "<ISA_LIT>II", "::", "getImmFieldOpNum", "(", "IDesc", ")", "]", ";", "bool", "isSigned", "=", "<ISA_LIT>MCInstrInfo", "::", "isInstTypeSigned", "(", "IDesc", ",", "I", ")", ";", "return", "<ISA_LIT>MCInstrInfo", "::", "useImmSlotForImm", "(", "IInfo", ",", "Val", ",", "isSigned", ")", ";"], "ground_truth": ["}"], "File": "TPCInstrInfo", "Func": "useImmSlotForImm", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13265, "Length": 53, "Cover_Rate": 0.7910447761194029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MachineOperand", "&", "getLdStBaseOp", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "||", "<ISA_LIT>InstrInfo", "::", "isPreLdSt", "(", "MI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "getLdStBaseOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13266, "Length": 31, "Cover_Rate": 0.775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "<STR_LIT>", "(", ")", "const", "{", "return", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDILSIDevice", "Func": "getDataLayout", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13267, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulhq_x_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmulhq_m_uv4si", "(", "__arm_vuninitializedq_u32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulhq_x_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13268, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerToAddSubOrFMAddSub", "(", "const", "BuildVectorSDNode", "*", "BV", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Opnd0", ",", "Opnd1", ";"], "ground_truth": ["if", "(", "!", "isAddSub", "(", "BV", ",", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering115", "Func": "lowerToAddSubOrFMAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13269, "Length": 45, "Cover_Rate": 0.3435114503816794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_broadcastf64x4_512", "(", "(", "__v4df", ")", "__A", ",", "(", "__v8df", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_broadcast_f64x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13270, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures11", "Func": "hasAddrSpaceCast", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13271, "Length": 47, "Cover_Rate": 0.38524590163934425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parent", "=", "Succ", ";", "}", "else", "{", "return", "std", "::", "make_pair", "(", "Position", ",", "true", ")", ";", "}", "}", "while", "(", "Parent", "->", "empty", "(", ")", ")", ";", "}", "Iter", "Instr", "=", "getNextMachineInstrInBB", "(", "Position", ")", ";", "if", "(", "Instr", "==", "Parent", "->", "end", "(", ")", ")", "{", "return", "getNextMachineInstr", "(", "Instr", ",", "Parent", ")", ";", "}", "return", "std", "::", "make_pair", "(", "Instr", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsBranchExpansion (2)", "Func": "getNextMachineInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13272, "Length": 68, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>TargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";"], "File": "SIISelLowering143", "Func": "PostISelFolding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13273, "Length": 29, "Cover_Rate": 0.3020833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "ImmVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineInstr", "*", "DefInst", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "DefInst", ")", "continue", ";", "bool", "IsCandidate", "=", "false", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "MO", "=", "DefInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "GVar", ")", "{", "if", "(", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", ")", ")", "{", "assert", "(", "ImmVal", "==", "<NUM_LIT>", ")", ";", "IsCandidate", "=", "true", ";", "}", "else", "if", "(", "!", "GVar", "->", "hasInitializer", "(", ")", "&&", "GVar", "->", "hasExternalLinkage", "(", ")", "&&", "GVar", "->", "getSection", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ImmVal", "==", "<NUM_LIT>", ")", "IsCandidate", "=", "true", ";", "else", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "GVar", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "ImmVal", "<<", "<STR_LIT>", ";", "}", "}", "}", "}", "if", "(", "!", "IsCandidate", ")", "continue", ";", "auto", "Begin", "=", "MRI", "->", "use_begin", "(", "DstReg", ")", ",", "End", "=", "MRI", "->", "use_end", "(", ")", ";"], "ground_truth": ["decltype", "(", "End", ")", "NextI", ";"], "File": "BPFMISimplifyPatchable9", "Func": "removeLD", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13274, "Length": 352, "Cover_Rate": 0.7287784679089027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtuw2ph512_mask_round", "(", "(", "__v32hi", ")", "__C", ",", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtepu16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13275, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", "||", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "else", "{", "bool", "LaneUsed", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "LaneUsed", "[", "(", "Mask", "[", "i", "]", "/", "LaneSize", ")", "]", "=", "true", ";", "if", "(", "!", "LaneUsed", "[", "<NUM_LIT>", "]", "||", "!", "LaneUsed", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "}", "assert", "(", "V2", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "FlippedBlendMask", "(", "Size", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "FlippedBlendMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "==", "i", "/", "LaneSize", ")", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", "+", "Size", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsLanePermuteAndBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13276, "Length": 271, "Cover_Rate": 0.6317016317016317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "NumElts", "%", "Factor", "==", "<NUM_LIT>", "&&", "(", "SubVecSize", "==", "<NUM_LIT>", "||", "SubVecSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "!", "VecTy", "->", "getScalarType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "Factor", "*", "(", "(", "SubVecSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "}", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo69", "Func": "getInterleavedMemoryOpCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13277, "Length": 74, "Cover_Rate": 0.4065934065934066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "SavedBytes", "=", "Bytes", ";", "if", "(", "decodeInstruction", "(", "Table", ",", "TmpInst", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ")", "{", "MI", "=", "TmpInst", ";", "return", "MCDisassembler", "::", "Success", ";", "}", "Bytes", "=", "SavedBytes", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Fail", ";"], "File": "AMDGPUDisassembler13", "Func": "tryDecodeInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13278, "Length": 43, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "AVRSubtarget", "Func": "getInstrInfo", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13279, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "st", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "ST", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARCFrameLowering", "Func": "ARCFrameLowering", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13280, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmBackend12", "Func": "relaxInstruction", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13281, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Immediate", ",", "Ctx", ")", ";"], "File": "ARM64AsmParser", "Func": "CreateImm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13282, "Length": 33, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canTreatAsByteVector", "(", "EVT", "VT", ")", "{"], "ground_truth": ["return", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";"], "File": "SystemZISelLowering (2)1", "Func": "canTreatAsByteVector", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13283, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "i", "+=", "<NUM_LIT>", ")", "{", "MIB", ".", "addUse", "(", "I", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addMBB", "(", "I", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "return", "MIB", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector1", "Func": "selectPhi", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13284, "Length": 66, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxH", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "unsigned", "maxD", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ">", "maxD", ")", "maxD", "=", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxD", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "SUnits", "[", "su", "]", ".", "dumpAll", "(", "this", ")", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";"], "ground_truth": ["bool", "IsTopNode", "=", "false", ";"], "File": "HexagonMachineScheduler28", "Func": "schedule", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13285, "Length": 124, "Cover_Rate": 0.3780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Modifier", "!=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "hasModifier", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13286, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AFI", "=", "Fn", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "restrictIT", "=", "STI", ".", "restrictIT", "(", ")", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "return", "false", ";", "bool", "Modified", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "Fn", ")", "Modified", "|=", "InsertITInstructions", "(", "MBB", ")", ";"], "ground_truth": ["if", "(", "Modified", ")", "AFI", "->", "setHasITBlocks", "(", "true", ")", ";"], "File": "Thumb2ITBlockPass25", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13287, "Length": 86, "Cover_Rate": 0.6825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGPR64sp0", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "!", "Reg", ".", "isVector", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "isGPR64sp0", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13288, "Length": 29, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectVOP3NoMods", "(", "SDValue", "In", ",", "SDValue", "&", "Src", ")", "const", "{", "if", "(", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "In", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["Src", "=", "In", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectVOP3NoMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13289, "Length": 39, "Cover_Rate": 0.8297872340425532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PTy", "=", "getPointerTy", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDValue", "UId", "=", "DAG", ".", "getConstant", "(", "AFI", "->", "createJumpTableUId", "(", ")", ",", "PTy", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "JTI", ",", "UId", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JTI", ",", "UId", ")", ";", "}", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";", "}", "else", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "PTy", ",", "dl", ",", "Chain", ",", "Addr", ",", "PseudoSourceValue", "::", "getJumpTable", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Addr", ",", "JTI", ",", "UId", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13290, "Length": 319, "Cover_Rate": 0.8035264483627204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";"], "ground_truth": ["}"], "File": "OR1KAsmParser1", "Func": "getStartLoc", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13291, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "p", "=", "NULL", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "prefix", ",", "q", ")", ";", "prefix", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "do", "{", "tree", "value", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "value", ")", "{", "rs6000_debug_target_options", "(", "value", ",", "prefix", ")", ";", "prefix", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_debug_target_options", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13292, "Length": 59, "Cover_Rate": 0.38311688311688313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{"], "ground_truth": ["return", "TextSection", ";"], "File": "SPIRVTargetObjectFile", "Func": "getExplicitSectionGlobal", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13293, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Bytes", ";", "if", "(", "isa", "<", "ConstantArray", ">", "(", "CPV", ")", "||", "isa", "<", "ConstantVector", ">", "(", "CPV", ")", ")", "{", "if", "(", "CPV", "->", "getNumOperands", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPV", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "bufferLEByte", "(", "cast", "<", "Constant", ">", "(", "CPV", "->", "getOperand", "(", "i", ")", ")", ",", "<NUM_LIT>", ",", "aggBuffer", ")", ";", "return", ";", "}", "if", "(", "const", "ConstantDataSequential", "*", "CDS", "=", "dyn_cast", "<", "ConstantDataSequential", ">", "(", "CPV", ")", ")", "{", "if", "(", "CDS", "->", "getNumElements", "(", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CDS", "->", "getNumElements", "(", ")", ";", "++", "i", ")", "bufferLEByte", "(", "cast", "<", "Constant", ">", "(", "CDS", "->", "getElementAsConstant", "(", "i", ")", ")", ",", "<NUM_LIT>", ",", "aggBuffer", ")", ";", "return", ";", "}", "if", "(", "isa", "<", "ConstantStruct", ">", "(", "CPV", ")", ")", "{", "if", "(", "CPV", "->", "getNumOperands", "(", ")", ")", "{"], "ground_truth": ["StructType", "*", "ST", "=", "cast", "<", "StructType", ">", "(", "CPV", "->", "getType", "(", ")", ")", ";"], "File": "NVPTXAsmPrinter", "Func": "bufferAggregateConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13294, "Length": 176, "Cover_Rate": 0.5398773006134969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "any_of", "(", "M", ",", "[", "&", "]", "(", "const", "Function", "&", "F", ")", "{"], "ground_truth": ["return", "F", ".", "getFnAttribute", "(", "Attr", ")", ".", "getValueAsString", "(", ")", "!=", "Value", ";"], "File": "ARMAsmPrinter (2)1", "Func": "checkFunctionsAttributeConsistency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13295, "Length": 30, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printShiftedRegister", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "printShifter", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter (2)", "Func": "printShiftedRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13296, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_p64", "(", "poly64x1_t", "__a", ")", "{", "return", "(", "poly16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_p16_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13297, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitJal", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCSymbol", "*", "Symbol", ")", "{", "MCInst", "I", ";", "I", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "I", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "OutContext", ")", ")", ")", ";", "OutStreamer", "->", "EmitInstruction", "(", "I", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter (2)1", "Func": "EmitJal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13298, "Length": 54, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PreservedAnalyses", "<ISA_LIT>IRPeepholePass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{"], "ground_truth": ["return", "<ISA_LIT>IRPeepholeImpl", "(", "F", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyses", "::", "all", "(", ")", ";"], "File": "BPFIRPeephole", "Func": "run", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13299, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int64_t", "C0", "=", "C0Node", "->", "getSExtValue", "(", ")", ";", "APInt", "CA", "=", "C0Node", "->", "getAPIntValue", "(", ")", "*", "C1Node", "->", "getAPIntValue", "(", ")", ";", "if", "(", "!", "isLegalAddImmediate", "(", "C0", ")", "||", "isLegalAddImmediate", "(", "CA", ".", "getSExtValue", "(", ")", ")", ")", "return", "true", ";", "if", "(", "ConstantMaterializationCost", "(", "(", "unsigned", ")", "CA", ".", "getZExtValue", "(", ")", ",", "Subtarget", ")", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelLowering12", "Func": "isMulAddWithConstProfitable", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13300, "Length": 69, "Cover_Rate": 0.4825174825174825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LiveRegs", ".", "contains", "(", "get<ISA_LIT>SubSuperRegister", "(", "OrigDestReg", ",", "<NUM_LIT>", ")", ")", "&&", "!", "LiveRegs", ".", "contains", "(", "get<ISA_LIT>SubSuperRegister", "(", "SuperDestReg", ",", "<NUM_LIT>", ",", "true", ")", ")", ")", "return", "true", ";", "}", "unsigned", "Opc", "=", "OrigMI", "->", "getOpcode", "(", ")", ";", "(", "void", ")", "Opc", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "IsDefined", "=", "false", ";", "for", "(", "auto", "&", "MO", ":", "OrigMI", "->", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "assert", "(", "(", "MO", ".", "isDef", "(", ")", "||", "MO", ".", "isUse", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isSuperRegisterEq", "(", "OrigDestReg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "IsDefined", "=", "true", ";", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "OrigDestReg", ",", "MO", ".", "getReg", "(", ")", ")", "&&", "TRI", "->", "regsOverlap", "(", "SuperDestReg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "X86FixupBWInsts", "Func": "getSuperRegDestIfDead", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13301, "Length": 181, "Cover_Rate": 0.6094276094276094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Int257Ty", "=", "Type", "::", "getIntNTy", "(", "Ctx", ",", "<NUM_LIT>", ")", ";", "if", "(", "Ty", "==", "Int257Ty", ")", "return", "ConstantInt", "::", "get", "(", "Int257Ty", ",", "<NUM_LIT>", ")", ";", "if", "(", "Ty", "==", "Type", "::", "get<ISA_LIT>CellTy", "(", "Ctx", ")", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "CallInst", "*", "Pushnull", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ")", ";", "auto", "*", "Fn", "=", "<STR_LIT>", "(", "I", ".", "getModule", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Fn", ",", "ArrayRef", "<", "Value", "*", ">", "{", "Pushnull", "}", ")", ";", "}", "if", "(", "Ty", "==", "Type", "::", "get<ISA_LIT>SliceTy", "(", "Ctx", ")", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "CallInst", "*", "Pushnull", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ")", ";", "auto", "*", "Fn", "=", "<STR_LIT>", "(", "I", ".", "getModule", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Fn", ",", "ArrayRef", "<", "Value", "*", ">", "{", "Pushnull", "}", ")", ";", "}"], "ground_truth": ["if", "(", "Ty", "==", "Type", "::", "get<ISA_LIT>BuilderTy", "(", "Ctx", ")", ")", "{"], "File": "TVMDefineUndef", "Func": "definedValue", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13302, "Length": 171, "Cover_Rate": 0.49279538904899134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsubhn_high_u16", "(", "uint8x8_t", "__a", ",", "uint16x8_t", "__b", ",", "uint16x8_t", "__c", ")", "{", "return", "(", "uint8x16_t", ")", "__builtin_aarch64_subhn2v8hi", "(", "(", "int8x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ",", "(", "int16x8_t", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubhn_high_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13303, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int64_t", "get_ldah16", "(", "int64_t", "x", ")", "{", "int64_t", "y", "=", "x", "/", "IMM_MULT", ";", "if", "(", "x", "%", "IMM_MULT", ">", "IMM_HIGH", ")", "++", "y", ";"], "ground_truth": ["return", "y", ";"], "File": "AlphaISelDAGToDAG1", "Func": "get_ldah16", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13304, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "HSAILSubtarget", "Func": "getRegisterInfo", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13305, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "{", "Constant", "*", "C", "=", "ConstantFP", "::", "get", "(", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "}", "else", "{", "Constant", "*", "C", "=", "ConstantFP", "::", "get", "(", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "}", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "VT", ".", "isVector", "(", ")", ")", "{"], "File": "X86ISelLowering160", "Func": "LowerFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13306, "Length": 163, "Cover_Rate": 0.4836795252225519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isLegalToVectorizeReduction", "(", "const", "RecurrenceDescriptor", "&", "RdxDesc", ",", "ElementCount", "VF", ")", "const", "{", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "true", ";", "Type", "*", "Ty", "=", "RdxDesc", ".", "getRecurrenceType", "(", ")", ";", "if", "(", "!", "TLI", "->", "isLegalElementTypeForRVV", "(", "Ty", ")", ")", "return", "false", ";", "switch", "(", "RdxDesc", ".", "getRecurrenceKind", "(", ")", ")", "{", "case", "RecurKind", "::", "Add", ":", "case", "RecurKind", "::", "FAdd", ":", "case", "RecurKind", "::", "And", ":", "case", "RecurKind", "::", "Or", ":", "case", "RecurKind", "::", "Xor", ":", "case", "RecurKind", "::", "SMin", ":", "case", "RecurKind", "::", "SMax", ":", "case", "RecurKind", "::", "UMin", ":", "case", "RecurKind", "::", "UMax", ":", "case", "RecurKind", "::", "FMin", ":", "case", "RecurKind", "::", "FMax", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "RISCVTargetTransformInfo9", "Func": "isLegalToVectorizeReduction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13307, "Length": 120, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinCSFI", "=", "CSI", "[", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "MaxCSFI", "=", "CSI", "[", "CSI", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", ";", "}", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "(", "FI", ">=", "MinCSFI", "&&", "FI", "<=", "MaxCSFI", ")", "||", "!", "hasFP", "(", "MF", ")", ")", "{"], "ground_truth": ["FrameReg", "=", "<STR_LIT>", ";"], "File": "CAHPFrameLowering", "Func": "getFrameIndexReference", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13308, "Length": 61, "Cover_Rate": 0.3370165745856354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "DecodeSymbolicOperandOff", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["uint64_t", "NextAddress", "=", "Address", "+", "Offset", ";"], "File": "ARCDisassembler13", "Func": "DecodeSymbolicOperandOff", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13309, "Length": 27, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "unsigned", "XorOp", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineSDNode", "*", "Node", "=", "DAG", ".", "getMachineNode", "(", "XorOp", ",", "DL", ",", "PtrTy", ",", "Val", ")", ";", "return", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "emitStackGuardXorFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13310, "Length": 51, "Cover_Rate": 0.6891891891891891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "save_reg_mask", "=", "<NUM_LIT>", ";", "unsigned", "int", "reg", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "{", "unsigned", "int", "max_reg", ";", "if", "(", "ARM_FUNC_TYPE", "(", "func_type", ")", "==", "ARM_FT_FIQ", ")", "max_reg", "=", "<NUM_LIT>", ";", "else", "max_reg", "=", "<NUM_LIT>", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "max_reg", ";", "reg", "++", ")", "if", "(", "reg_needs_saving_p", "(", "reg", ")", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "if", "(", "PIC_REGISTER_MAY_NEED_SAVING", "&&", "crtl", "->", "uses_pic_offset_table", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ";", "}", "else", "if", "(", "IS_VOLATILE", "(", "func_type", ")", ")", "{", "if", "(", "frame_pointer_needed", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "df_regs_ever_live_p", "(", "ARM_HARD_FRAME_POINTER_REGNUM", ")", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "df_regs_ever_live_p", "(", "THUMB_HARD_FRAME_POINTER_REGNUM", ")", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "THUMB_HARD_FRAME_POINTER_REGNUM", ";", "}", "else", "{", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<=", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "callee_saved_reg_p", "(", "reg", ")", ")", "save_reg_mask", "|=", "(", "<NUM_LIT>", "<<", "reg", ")", ";", "if", "(", "frame_pointer_needed", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "HARD_FRAME_POINTER_REGNUM", ";", "if", "(", "PIC_REGISTER_MAY_NEED_SAVING", "&&", "(", "df_regs_ever_live_p", "(", "PIC_OFFSET_TABLE_REGNUM", ")", "||", "crtl", "->", "uses_pic_offset_table", ")", ")", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "PIC_OFFSET_TABLE_REGNUM", ";", "if", "(", "IS_STACKALIGN", "(", "func_type", ")", ")", "save_reg_mask", "|=", "<NUM_LIT>", ";", "}", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "i", "++", ")", "{", "reg", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "reg", "==", "INVALID_REGNUM", ")", "break", ";", "save_reg_mask", "|=", "<NUM_LIT>", "<<", "reg", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_compute_save_reg0_reg12_mask", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13311, "Length": 251, "Cover_Rate": 0.9227941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Data", ".", "getValueType", "(", ")", ";", "bool", "Byte", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "NewData", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Data", ",", "Bits", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "{", "NewData", ",", "DAG", ".", "getConstant", "(", "Byte", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "VT", ")", "}", ")", ";"], "File": "VEISelLowering11", "Func": "finalizeTS1AM", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13312, "Length": 75, "Cover_Rate": 0.7075471698113207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "ground_truth": ["}"], "File": "X86CallLowering25", "Func": "assignValueToAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13313, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decltype", "(", "MaxPressure", ")", "moveMaxPressure", "(", ")", "{", "auto", "Res", "=", "MaxPressure", ";", "MaxPressure", ".", "clear", "(", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "moveMaxPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13314, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "loongarch_rtx_constant_in_small_data_p", "(", "mode", ")", ")", "return", "get_named_section", "(", "NULL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "default_elf_select_rtx_section", "(", "mode", ",", "x", ",", "align", ")", ";"], "File": "loongarch", "Func": "loongarch_select_rtx_section", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13315, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsAsmBackend6", "Func": "MipsAsmBackend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13316, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasStdExtZbe", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasStdExtZbe", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13317, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DataLayout", "(", "is64Bit", "?", "DataLayout64", ":", "DataLayout32", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64Bit", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "PTXTargetMachine2", "Func": "PTXTargetMachine", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13318, "Length": 105, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":"], "ground_truth": ["case", "TargetOpcode", "::", "EH_LABEL", ":"], "File": "AArch64InstrInfo12", "Func": "getInstSizeInBytes", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13319, "Length": 63, "Cover_Rate": 0.4405594405594406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "IndexReg", "=", "Index", ";", "Op", "->", "Mem", ".", "Index", "=", "nullptr", ";", "Op", "->", "Mem", ".", "Offset", "=", "Imm", ";"], "ground_truth": ["return", "Op", ";"], "File": "VEAsmParser (2)", "Func": "MorphToMEMrri", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13320, "Length": 27, "Cover_Rate": 0.35064935064935066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "InitSections", "(", ")", "{"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer3", "Func": "InitSections", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13321, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_p16_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13322, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "ix86_add_new_builtins", "(", "HOST_WIDE_INT", "isa", ",", "HOST_WIDE_INT", "isa2", ")", "{", "if", "(", "(", "isa", "&", "deferred_isa_values", ")", "==", "<NUM_LIT>", "&&", "(", "isa2", "&", "deferred_isa_values2", ")", "==", "<NUM_LIT>", ")", "return", ";", "deferred_isa_values", "&=", "~", "isa", ";", "deferred_isa_values2", "&=", "~", "isa2", ";", "int", "i", ";", "tree", "saved_current_target_pragma", "=", "current_target_pragma", ";", "current_target_pragma", "=", "NULL_TREE", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "int", ")", "IX86_BUILTIN_MAX", ";", "i", "++", ")", "{", "if", "(", "(", "(", "ix86_builtins_isa", "[", "i", "]", ".", "isa", "&", "isa", ")", "!=", "<NUM_LIT>", "||", "(", "ix86_builtins_isa", "[", "i", "]", ".", "isa2", "&", "isa2", ")", "!=", "<NUM_LIT>", ")", "&&", "ix86_builtins_isa", "[", "i", "]", ".", "set_and_not_built_p", ")", "{", "tree", "decl", ",", "type", ";", "ix86_builtins_isa", "[", "i", "]", ".", "set_and_not_built_p", "=", "false", ";", "type", "=", "ix86_get_builtin_func_type", "(", "ix86_builtins_isa", "[", "i", "]", ".", "tcode", ")", ";", "decl", "=", "add_builtin_function_ext_scope", "(", "ix86_builtins_isa", "[", "i", "]", ".", "name", ",", "type", ",", "i", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ix86_builtins", "[", "i", "]", "=", "decl", ";", "if", "(", "ix86_builtins_isa", "[", "i", "]", ".", "const_p", ")", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "ix86_builtins_isa", "[", "i", "]", ".", "leaf_p", ")", "DECL_ATTRIBUTES", "(", "decl", ")", "=", "build_tree_list", "(", "get_identifier", "(", "<STR_LIT>", ")", ",", "NULL_TREE", ")", ";"], "ground_truth": ["if", "(", "ix86_builtins_isa", "[", "i", "]", ".", "nothrow_p", ")", "TREE_NOTHROW", "(", "decl", ")", "=", "<NUM_LIT>", ";"], "File": "i3866", "Func": "ix86_add_new_builtins", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13323, "Length": 219, "Cover_Rate": 0.9690265486725663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "IsStore", "(", "MI", ")", ")", "{", "if", "(", "Offset", ">=", "-", "<NUM_LIT>", "&&", "Offset", "<=", "<NUM_LIT>", ")", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "ARCompactRegisterInfo", "Func": "eliminateFrameIndex", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13324, "Length": 182, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "<ISA_LIT>AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "InfosLE", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "ground_truth": ["const", "static", "MCFixupKindInfo", "InfosBE", "[", "<STR_LIT>", "]", "=", "{"], "File": "ARMAsmBackend48", "Func": "getFixupKindInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13325, "Length": 372, "Cover_Rate": 0.4875491480996068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ConstantVector", "(", "MVT", "VT", ",", "int", "ElemVal", ")", "{", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Elem", "=", "Constant", "(", "ElemVal", ",", "VT", ".", "getVectorElementType", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Pool", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "++", "i", ")", "Pool", ".", "push_back", "(", "Elem", ")", ";"], "File": "X86ParabixISelLowering", "Func": "ConstantVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13326, "Length": 68, "Cover_Rate": 0.8831168831168831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "__P", "=", "(", "unsigned", "int", ")", "(", "__res", ">>", "<NUM_LIT>", ")", ";", "return", "(", "unsigned", "int", ")", "__res", ";"], "ground_truth": ["}"], "File": "bmi2intrin", "Func": "_mulx_u32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13327, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cc_fusion", "(", ")", ":", "m_parallel", "(", ")", "{"], "ground_truth": ["}"], "File": "aarch64-cc-fusion", "Func": "cc_fusion", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13328, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u64_s32", "(", "int32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpret_u64_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13329, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldEmitWeakSwiftAsyncExtendedFramePointerFlags", "(", ")", "const", "override", "{"], "ground_truth": ["return", "ShouldEmitWeakSwiftAsyncExtendedFramePointerFlags", ";"], "File": "X86AsmPrinter18", "Func": "shouldEmitWeakSwiftAsyncExtendedFramePointerFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13330, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ":", "AsmPrinter", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "LM32MCInstLower", "Func": "LM32MCInstLower", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13331, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZInstPrinter", "Func": "printS16ImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13332, "Length": 27, "Cover_Rate": 0.54, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlueToNewValueJump", "=", "false", ";", "GlueAllocframeStore", "=", "false", ";", "FoundSequentialDependence", "=", "false", ";"], "ground_truth": ["ChangedOffset", "=", "INT64_MAX", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "initPacketizerState", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13333, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", ".", "hasCalls", "(", ")", ")", "setAliasRegs", "(", "MF", ",", "SavedRegs", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "Cpu0SEFrameLowering1", "Func": "determineCalleeSaves", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13334, "Length": 53, "Cover_Rate": 0.9464285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "<ISA_LIT>Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "bool", "isDecl", "=", "GV", "->", "isDeclarationForLinker", "(", ")", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "isTargetMachO", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "GV", "->", "isWeakForLinker", "(", ")", "&&", "isDecl", ")", "{"], "File": "AArch64Subtarget26", "Func": "ClassifyGlobalReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13335, "Length": 67, "Cover_Rate": 0.41875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "Predicate", "=", "CmpInst", "::", "ICMP_NE", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "Predicate", "=", "CmpInst", "::", "ICMP_NE", ";", "break", ";", "}", "bool", "NeedSwap", ";", "std", "::", "tie", "(", "CC", ",", "NeedSwap", ")", "=", "get<ISA_LIT>ConditionCode", "(", "Predicate", ")", ";", "assert", "(", "CC", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "Value", "*", "CmpLHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "CmpRHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "NeedSwap", ")", "std", "::", "swap", "(", "CmpLHS", ",", "CmpRHS", ")", ";", "EVT", "CmpVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "CmpLHS", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "CmpLHS", ",", "CmpRHS", ",", "CmpVT", ",", "CI", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "if", "(", "SETFOpc", ")", "{", "unsigned", "FlagReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FlagReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg1", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "FlagReg2", ")", ";", "auto", "const", "&", "II", "=", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ",", "TmpReg", ")", ".", "addReg", "(", "FlagReg2", ")", ".", "addReg", "(", "FlagReg1", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "FlagReg2", ")", ".", "addReg", "(", "FlagReg1", ")", ";", "}", "}", "NeedTest", "=", "false", ";", "}", "else", "if", "(", "fold<ISA_LIT>XALUIntrinsic", "(", "CC", ",", "I", ",", "Cond", ")", ")", "{"], "ground_truth": ["unsigned", "TmpReg", "=", "getRegForValue", "(", "Cond", ")", ";"], "File": "X86FastISel106", "Func": "X86FastEmitCMoveSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13336, "Length": 346, "Cover_Rate": 0.44587628865979384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", "||", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "<NUM_LIT>", ";", "if", "(", "REGNO", "(", "reg1", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "TARGET_V9", "&&", "SPARC_INT_REG_P", "(", "REGNO", "(", "reg1", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "sparc", "Func": "registers_ok_for_ldd_peep", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13337, "Length": 48, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has<ISA_LIT>64r3", "(", ")", "const", "{", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "hasMips64r3", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13338, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "!", "TARGET_LL64", ")", "return", "false", ";", "case", "<NUM_LIT>", ":", "if", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "default", ":", "return", "false", ";", "}", "if", "(", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "(", "strict", ")", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "flag_pic", ")", "{"], "File": "arc", "Func": "legitimate_scaled_address_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13339, "Length": 90, "Cover_Rate": 0.37815126050420167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler40", "Func": "DecodeMSA128BRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13340, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cvtusepi32_storeu_epi16", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{", "__builtin_ia32_pmovusdw256mem_mask", "(", "(", "__v8hi", "*", ")", "__P", ",", "(", "__v8si", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtusepi32_storeu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13341, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "output_reg_adjust", "(", "rtx", "reg", ",", "int", "n", ")", "{", "const", "char", "*", "s", ";", "gcc_assert", "(", "GET_MODE", "(", "reg", ")", "==", "SImode", "&&", "n", ">=", "-", "<NUM_LIT>", "&&", "n", "!=", "<NUM_LIT>", "&&", "n", "<=", "<NUM_LIT>", ")", ";", "switch", "(", "n", ")", "{", "case", "<NUM_LIT>", ":", "s", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "m68k", "Func": "output_reg_adjust", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13342, "Length": 56, "Cover_Rate": 0.4628099173553719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmaxv_s32", "(", "int32x2_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_reduc_smax_scal_v2si", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vmaxv_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13343, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_ARM", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "LC3AsmBackend", "Func": "LC3ELFObjectWriter", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13344, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_POST_INC", "&&", "(", "GET_CODE", "(", "x", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", ")", "&&", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "(", "TARGET_POST_MODIFY", "||", "reload_completed", ")", "&&", "GET_CODE", "(", "x", ")", "==", "POST_MODIFY", "&&", "GET_CODE", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "LEGITIMATE_OFFSET_ADDRESS_P", "(", "mode", ",", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "mode", "==", "BLKmode", ")", "return", "epiphany_legitimate_address_p", "(", "SImode", ",", "x", ",", "strict", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "epiphany", "Func": "epiphany_legitimate_address_p", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13345, "Length": 127, "Cover_Rate": 0.4810606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["if", "(", "hasFP", "(", "MF", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";"], "File": "MipsFrameLowering37", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13346, "Length": 39, "Cover_Rate": 0.5342465753424658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrshlq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqrshlq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrshlq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13347, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmaxud128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "__W", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_max_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13348, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "bool", "isDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "isDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "isThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "isThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "if", "(", "!", "isDirect", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "CallConv", ",", "false", ")", ";", "OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "ArgAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "ArgHandler", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "splitToValueTypes", "(", "OrigRet", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "SplitRegs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "CallConv", ",", "false", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetAssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "ArgInfos", ",", "RetHandler", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "SplitRegs", ".", "empty", "(", ")", ")", "{"], "File": "ARMCallLowering (2)", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13349, "Length": 499, "Cover_Rate": 0.7618320610687023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "reload_in_progress", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "tilegx_tls_referenced_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "tilegx_legitimize_tls_address", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "false", ";", "}", "if", "(", "flag_pic", "&&", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "tilegx_pic_address_needs_scratch", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "tilegx_legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "symbolic_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "tilegx_legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ",", "(", "reload_in_progress", "?", "operands", "[", "<NUM_LIT>", "]", ":", "NULL_RTX", ")", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "!", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "move_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";"], "File": "tilegx", "Func": "tilegx_expand_mov", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13350, "Length": 165, "Cover_Rate": 0.6932773109243697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printBankMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13351, "Length": 15, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCTargetStreamer", "*", "llvm", "::", "create<ISA_LIT>AsmTargetStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "*", "InstPrint", ",", "bool", "isVerboseAsm", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>TargetAsmStreamer", "(", "S", ",", "OS", ")", ";"], "File": "AArch64ELFStreamer11", "Func": "createAArch64AsmTargetStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13352, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "PromotedReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "PromotedReg0", ")", ".", "addReg", "(", "Reg", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "PromotedReg1", ")", ".", "addReg", "(", "PromotedReg0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", ".", "get", "(", "RShiftOp", ")", ",", "PromotedReg2", ")", ".", "addReg", "(", "PromotedReg1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "PromotedReg2", ";"], "ground_truth": ["}"], "File": "BPFISelLowering1", "Func": "EmitSubregExt", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13353, "Length": 87, "Cover_Rate": 0.3493975903614458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", "||", "!", "RVFI", "->", "useSaveRestoreLibCalls", "(", "MF", ")", ")", "return", "-", "<NUM_LIT>", ";", "Register", "MaxReg", "=", "<STR_LIT>", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "if", "(", "CS", ".", "getFrameIdx", "(", ")", "<", "<NUM_LIT>", ")", "MaxReg", "=", "std", "::", "max", "(", "MaxReg", ".", "id", "(", ")", ",", "CS", ".", "getReg", "(", ")", ")", ";", "if", "(", "MaxReg", "==", "<STR_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "switch", "(", "MaxReg", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "RISCVFrameLowering", "Func": "getLibCallID", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13354, "Length": 140, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "StackAlignment", "(", "<NUM_LIT>", ")", ",", "DarwinDirective", "(", "<STR_LIT>", ")", ",", "IsGigaProcessor", "(", "false", ")", ",", "Has64BitSupport", "(", "false", ")", ",", "Use64BitRegs", "(", "false", ")", ",", "Is<ISA_LIT>64", "(", "is64Bit", ")", ",", "HasAltivec", "(", "false", ")", ",", "HasFSQRT", "(", "false", ")", ",", "HasSTFIWX", "(", "false", ")", ",", "HasLazyResolverStubs", "(", "false", ")", ",", "IsJITCodeModel", "(", "false", ")", ",", "TargetTriple", "(", "TT", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "if", "(", "CPUName", "==", "<STR_LIT>", ")", "CPUName", "=", "GetCurrentPowerPCCPU", "(", ")", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "ground_truth": ["InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";"], "File": "PPCSubtarget68", "Func": "PPCSubtarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13355, "Length": 143, "Cover_Rate": 0.772972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "alignment", "<", "PARM_BOUNDARY", ")", "alignment", "=", "PARM_BOUNDARY", ";", "if", "(", "alignment", ">", "STACK_BOUNDARY", ")", "alignment", "=", "STACK_BOUNDARY", ";"], "ground_truth": ["return", "alignment", ";"], "File": "tilegx", "Func": "tilegx_function_arg_boundary", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13356, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Idx", ",", "Color", "C", ")", ":", "StartInst", "(", "MI", ")", ",", "LastInst", "(", "MI", ")", ",", "KillInst", "(", "nullptr", ")", ",", "StartInstIdx", "(", "Idx", ")", ",", "LastInstIdx", "(", "Idx", ")", ",", "KillInstIdx", "(", "<NUM_LIT>", ")", ",", "LastColor", "(", "C", ")", "{"], "ground_truth": ["Insts", ".", "insert", "(", "MI", ")", ";"], "File": "AArch64A57FPLoadBalancing", "Func": "Chain", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13357, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "const", "uint64_t", "OptimalCount", "=", "(", "Count", "<", "<NUM_LIT>", ")", "?", "Count", ":", "<NUM_LIT>", ";", "const", "uint64_t", "Prefixes", "=", "OptimalCount", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "OptimalCount", "-", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "Prefixes", ";", "i", "!=", "e", ";", "i", "++", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "const", "uint64_t", "Rest", "=", "OptimalCount", "-", "Prefixes", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "Rest", ";", "i", "!=", "e", ";", "i", "++", ")", "OW", "->", "Write8", "(", "Nops", "[", "Rest", "-", "<NUM_LIT>", "]", "[", "i", "]", ")", ";", "for", "(", "uint64_t", "i", "=", "OptimalCount", ",", "e", "=", "Count", ";", "i", "!=", "e", ";", "++", "i", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86AsmBackend59", "Func": "writeNopData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13358, "Length": 255, "Cover_Rate": 0.9074733096085409, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "=", "getToken", "(", ")", ".", "getStringContents", "(", ")", ";", "lex", "(", ")", ";", "return", "true", ";", "}", "else", "{", "Error", "(", "getLoc", "(", ")", ",", "ErrMsg", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "parseString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13359, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getThumbImmValShift", "(", "unsigned", "Imm", ")", "{", "if", "(", "(", "Imm", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "CountTrailingZeros_32", "(", "Imm", ")", ";"], "File": "ARMAddressingModes", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13360, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "JVMTargetMachine", "Func": "JVMPassConfig", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13361, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "optimize", ";"], "ground_truth": ["}"], "File": "resolve-sw-modes", "Func": "gate", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13362, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "std", "::", "string", ">", "getOutliningStyle", "(", ")", "const", "{", "return", "OutliningStyle", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo1", "Func": "getOutliningStyle", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13363, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss11_3Ext", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "iss11_3Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13364, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "loongarch_eh_uses", "(", "unsigned", "int", "regno", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "loongarch", "Func": "loongarch_eh_uses", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13365, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "V", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "bool", "ThisIsNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "ThisIsNonZero", "&&", "First", ")", "{", "if", "(", "NumZero", ")", "V", "=", "getZeroVector", "(", "<STR_LIT>", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "First", "=", "false", ";", "}", "if", "(", "(", "i", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "SDValue", "ThisElt", ",", "LastElt", ";", "bool", "LastIsNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "(", "i", "-", "<NUM_LIT>", ")", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "LastIsNonZero", ")", "{", "LastElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "ThisIsNonZero", ")", "{", "ThisElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "ThisElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ThisElt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "LastIsNonZero", ")", "ThisElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ThisElt", ",", "LastElt", ")", ";", "}", "else", "ThisElt", "=", "LastElt", ";", "if", "(", "ThisElt", ".", "getNode", "(", ")", ")", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ",", "ThisElt", ",", "DAG", ".", "getIntPtrConstant", "(", "i", "/", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering200", "Func": "LowerBuildVectorv16i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13366, "Length": 249, "Cover_Rate": 0.5309168443496801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isZeroImm", "(", "const", "MachineOperand", "&", "Op", ")", "{", "return", "Op", ".", "isImm", "(", ")", "&&", "Op", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARCInstrInfo", "Func": "isZeroImm", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13367, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TGSIAlwaysInlinePass", "Func": "getPassName", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13368, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_64TargetMachine", "::", "<ISA_LIT>_64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "FS", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine118", "Func": "X86_64TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13369, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "IsThumb", ")", "{"], "ground_truth": ["<ISA_LIT>ELFStreamer", "*", "S", "=", "new", "<ISA_LIT>ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";"], "File": "ARMELFStreamer35", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13370, "Length": 45, "Cover_Rate": 0.5844155844155844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "DA", "=", "&", "getAnalysis", "<", "DivergenceAnalysis", ">", "(", ")", ";", "for", "(", "df_iterator", "<", "BasicBlock", "*", ">", "I", "=", "df_begin", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ",", "E", "=", "df_end", "(", "&", "F", ".", "getEntryBlock", "(", ")", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "BasicBlock", "*", "BB", "=", "*", "I", ";", "BranchInst", "*", "Term", "=", "dyn_cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "Term", "||", "Term", "->", "isUnconditional", "(", ")", ")", "{", "if", "(", "isTopOfStack", "(", "BB", ")", ")", "closeControlFlow", "(", "BB", ")", ";"], "ground_truth": ["continue", ";"], "File": "SIAnnotateControlFlow2", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13371, "Length": 112, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "Pmode", ";", "machine_mode", "mode1", "=", "Pmode", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "return", "<NUM_LIT>", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "op0", "==", "const0_rtx", ")", "{", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "op1", ")", ";", "}", "else", "{", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "op0", ",", "op1", ")", ")", ";", "}", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "addr", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["emit_insn", "(", "pat", ")", ";"], "File": "rs60004", "Func": "paired_expand_lv_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13372, "Length": 203, "Cover_Rate": 0.8942731277533039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleOddSPReg", "(", "true", ",", "isABI_O32", "(", ")", ")", ";", "clearFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isABI_O32", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleOddSPReg", "(", "false", ",", "isABI_O32", "(", ")", ")", ";", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "false", ";", "}", "else", "if", "(", "Option", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["return", "parseDirectiveModuleFP", "(", ")", ";"], "File": "MipsAsmParser19", "Func": "parseDirectiveModule", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13373, "Length": 150, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AVRShiftExpand", "Func": "getPassName", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13374, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "auto", "MI0", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MCS51ExpandPseudoInsts", "Func": "expandLSRW12Rd", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13375, "Length": 222, "Cover_Rate": 0.7816901408450704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "write_symbols", "!=", "NO_DEBUG", ")", "{", "output_file_directive", "(", "asm_out_file", ",", "main_input_filename", ")", ";"], "ground_truth": ["if", "(", "want_version", ")", "aputs", "(", "<STR_LIT>", ")", ";"], "File": "pa", "Func": "pa_file_start_file", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13376, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13377, "Length": 78, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "!", "(", "MFI", ".", "hasCalls", "(", ")", "||", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", ")", "||", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", ")", "||", "hasFP", "(", "MF", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcFrameLowering25", "Func": "isLeafProc", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13378, "Length": 52, "Cover_Rate": 0.7761194029850746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshr_n_u32", "(", "uint32x2_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_aarch64_lshrv2si", "(", "(", "int32x2_t", ")", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshr_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13379, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "e8_consumed_by_addr_in_p", "(", "consumer", ",", "def_reg1", ")", "||", "e8_consumed_by_addr_in_p", "(", "consumer", ",", "def_reg2", ")", ")", ";", "}", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "if", "(", "!", "post_update_insn_p", "(", "producer", ")", ")", "return", "false", ";", "def_reg", "=", "extract_base_reg", "(", "producer", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "e8_consumed_by_addr_in_p", "(", "consumer", ",", "def_reg", ")", ";"], "ground_truth": ["}"], "File": "nds32-pipelines-auxiliary5", "Func": "nds32_e8_ex_to_ii_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13380, "Length": 78, "Cover_Rate": 0.3107569721115538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "')'", ";", "}", "else", "{", "getSubExpr", "(", ")", "->", "print", "(", "OS", ")", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHER", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHERA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHEST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHESTA", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "PPCMCExpr (2)", "Func": "PrintImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13381, "Length": 92, "Cover_Rate": 0.5575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Region", "==", "this", ";"], "ground_truth": ["}"], "File": "PatmosFunctionSplitter", "Func": "isRegionHeader", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13382, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "asA", ",", "asB", ")", ";", "std", "::", "swap", "(", "A", ",", "B", ")", ";", "}", "if", "(", "asA", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", "&&", "(", "asB", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "asB", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", ")", "{", "const", "auto", "*", "ObjA", "=", "getUnderlyingObject", "(", "A", ".", "Ptr", "->", "stripPointerCastsAndInvariantGroups", "(", ")", ")", ";", "if", "(", "const", "LoadInst", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "ObjA", ")", ")", "{", "if", "(", "LI", "->", "getPointerAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "return", "NoAlias", ";"], "ground_truth": ["}", "else", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "ObjA", ")", ")", "{"], "File": "AMDGPUAliasAnalysis1", "Func": "alias", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13383, "Length": 107, "Cover_Rate": 0.4403292181069959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "Z80ISelLowering2", "Func": "isLegalAddImmediate", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13384, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_fnmadd_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A", ",", "__m256d", "__B", ",", "__m256d", "__C", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_vfnmaddpd256_maskz", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_fnmadd_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13385, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TOYSubtarget", "Func": "anchor", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13386, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "i", "=", "MF", ".", "begin", "(", ")", ",", "ie", "=", "MF", ".", "end", "(", ")", ";", "i", "!=", "ie", ";", "++", "i", ")", "{", "unsigned", "align", ";", "if", "(", "PMFI", "->", "isMethodCacheRegionEntry", "(", "i", ")", ")", "{", "align", "=", "MinSubfunctionAlignment", ";", "}", "else", "{", "align", "=", "MinBasicBlockAlignment", ";", "}", "if", "(", "align", ">", "i", "->", "getAlignment", "(", ")", ")", "{", "i", "->", "setAlignment", "(", "align", ")", ";", "Changed", "=", "true", ";"], "ground_truth": ["}"], "File": "PatmosEnsureAlignment", "Func": "runOnMachineFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13387, "Length": 77, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ")", "old_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "ix86_previous_fndecl", ")", ";", "else", "old_tree", "=", "target_option_default_node", ";", "if", "(", "fndecl", "==", "NULL_TREE", ")", "{", "if", "(", "old_tree", "!=", "target_option_current_node", ")", "ix86_reset_previous_fndecl", "(", ")", ";", "return", ";", "}", "tree", "new_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "new_tree", "==", "NULL_TREE", ")", "new_tree", "=", "target_option_default_node", ";", "if", "(", "old_tree", "!=", "new_tree", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new_tree", ")", ")", ";", "if", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", "restore_target_globals", "(", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", ")", ";", "else", "if", "(", "new_tree", "==", "target_option_default_node", ")", "restore_target_globals", "(", "&", "default_target_globals", ")", ";", "else", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", "=", "save_target_globals_default_opts", "(", ")", ";", "}", "ix86_previous_fndecl", "=", "fndecl", ";", "if", "(", "TARGET_64BIT", "&&", "(", "call_used_regs", "[", "SI_REG", "]", "==", "(", "cfun", "->", "machine", "->", "call_abi", "==", "MS_ABI", ")", ")", ")", "reinit_regs", "(", ")", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_set_current_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13388, "Length": 145, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x8_t", ")", "__builtin_neon_vreinterpretv8hiv2di", "(", "(", "int64x2_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p16_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13389, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getStringReg", "(", "unsigned", "R", ")", "{", "if", "(", "R", ">=", "<STR_LIT>", "&&", "R", "<=", "<STR_LIT>", ")", "{", "static", "const", "char", "*", "S", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["return", "S", "[", "R", "-", "<STR_LIT>", "]", ";"], "File": "HexagonVectorPrint1", "Func": "getStringReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13390, "Length": 103, "Cover_Rate": 0.64375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "SparcAsmParser11", "Func": "CreateImm", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13391, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_neon_vclsv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vclsq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13392, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_ucmpb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "<NUM_LIT>", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_cmpeq_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13393, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "is64", ",", "isLittleEndian", "(", ")", ",", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend11", "Func": "createObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13394, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isIntrinsic", ")", "return", "(", "Cnt", ">=", "<NUM_LIT>", "&&", "Cnt", "<=", "(", "isNarrow", "?", "ElementBits", "/", "<NUM_LIT>", ":", "ElementBits", ")", ")", ";"], "ground_truth": ["if", "(", "Cnt", ">=", "-", "(", "isNarrow", "?", "ElementBits", "/", "<NUM_LIT>", ":", "ElementBits", ")", "&&", "Cnt", "<=", "-", "<NUM_LIT>", ")", "{"], "File": "ARMISelLowering (3)", "Func": "isVShiftRImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13395, "Length": 45, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RequirementHandler", "::", "addCapability", "(", "Capability", "::", "Capability", "toAdd", ")", "{", "addCapabilities", "(", "{", "toAdd", "}", ")", ";"], "ground_truth": ["}"], "File": "SPIRVCapabilityUtils", "Func": "addCapability", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13396, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "X", ",", "Y", ",", "Mask", ";", "if", "(", "!", "matchLogicBlend", "(", "N", ",", "X", ",", "Y", ",", "Mask", ")", ")", "return", "SDValue", "(", ")", ";", "Mask", "=", "peekThroughBitcasts", "(", "Mask", ")", ";", "X", "=", "peekThroughBitcasts", "(", "X", ")", ";", "Y", "=", "peekThroughBitcasts", "(", "Y", ")", ";", "EVT", "MaskVT", "=", "Mask", ".", "getValueType", "(", ")", ";", "unsigned", "EltBits", "=", "MaskVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "MaskVT", ".", "isInteger", "(", ")", "||", "DAG", ".", "ComputeNumSignBits", "(", "Mask", ")", "!=", "EltBits", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "X", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "Y", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "MaskVT", ")", ")", "{", "auto", "IsNegV", "=", "[", "]", "(", "SDNode", "*", "N", ",", "SDValue", "V", ")", "{", "return", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "V", "&&", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "}", ";", "SDValue", "V", ";", "if", "(", "IsNegV", "(", "Y", ".", "getNode", "(", ")", ",", "X", ")", ")", "V", "=", "X", ";", "else", "if", "(", "IsNegV", "(", "X", ".", "getNode", "(", ")", ",", "Y", ")", ")", "V", "=", "Y", ";", "if", "(", "V", ")", "{", "SDValue", "SubOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "V", ",", "Mask", ")", ";", "SDValue", "SubOp2", "=", "Mask", ";", "if", "(", "V", "==", "Y", ")", "std", "::", "swap", "(", "SubOp1", ",", "SubOp2", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "SubOp1", ",", "SubOp2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Res", ")", ";", "}", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "BlendVT", "=", "VT", ".", "is256BitVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "X", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "Y", ")", ";", "Mask", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "Mask", ")", ";"], "ground_truth": ["Mask", "=", "DAG", ".", "getSelect", "(", "DL", ",", "BlendVT", ",", "Mask", ",", "Y", ",", "X", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineLogicBlendIntoPBLENDV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13397, "Length": 400, "Cover_Rate": 0.8547008547008547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmulh_lane_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vqdmulh_lanev4hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vqdmulh_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13398, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_None", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_GOT", ";"], "ground_truth": ["}"], "File": "SystemZMCInstLower", "Func": "getVariantKind", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13399, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgtq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vcmpgtq_v4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpgtq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13400, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintExpr", "(", "const", "HCE", "::", "ExtExpr", "&", "E", ",", "const", "<ISA_LIT>RegisterInfo", "&", "I", ")", ":", "Ex", "(", "E", ")", ",", "HRI", "(", "I", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "PrintExpr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13401, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot270_x_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcaddq_rot270_m_fv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_x_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13402, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", ".", "IsFixed", ")", "Res", "=", "AssignFn", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Flags", ",", "State", ")", ";", "else", "Res", "=", "AssignFnVarArg", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "Flags", ",", "State", ")", ";"], "ground_truth": ["StackSize", "=", "State", ".", "getNextStackOffset", "(", ")", ";"], "File": "AArch64CallLowering12", "Func": "assignArg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13403, "Length": 49, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "char", "Letter", ",", "bool", "hasMemory", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Result", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Letter", ")", "{", "default", ":", "break", ";", "case", "'I'", ":", "case", "'J'", ":", "case", "'K'", ":", "case", "'L'", ":", "case", "'M'", ":", "case", "'N'", ":", "case", "'O'", ":", "case", "'P'", ":", "{", "ConstantSDNode", "*", "CST", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "CST", ")", "return", ";", "unsigned", "Value", "=", "CST", "->", "getZExtValue", "(", ")", ";", "switch", "(", "Letter", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "'I'", ":", "if", "(", "(", "short", ")", "Value", "==", "(", "int", ")", "Value", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'J'", ":", "case", "'L'", ":", "if", "(", "(", "short", ")", "Value", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'K'", ":", "if", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'M'", ":", "if", "(", "Value", ">", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'N'", ":", "if", "(", "(", "int", ")", "Value", ">", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "Value", ")", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'O'", ":", "if", "(", "Value", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'P'", ":", "if", "(", "(", "short", ")", "-", "Value", "==", "(", "int", ")", "-", "Value", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "break", ";", "}", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}"], "ground_truth": ["TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Letter", ",", "hasMemory", ",", "Ops", ",", "DAG", ")", ";"], "File": "PPCISelLowering107", "Func": "LowerAsmOperandForConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13404, "Length": 364, "Cover_Rate": 0.9972602739726028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1q_u64", "(", "uint64_t", "*", "a", ",", "uint64x2_t", "b", ")", "{"], "ground_truth": ["__builtin_aarch64_st1v2di", "(", "(", "__builtin_aarch64_simd_di", "*", ")", "a", ",", "(", "int64x2_t", ")", "b", ")", ";"], "File": "arm", "Func": "neon2_vst1q_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13405, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MFI", ".", "isCalleeSavedInfoValid", "(", ")", ")", "return", "false", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "CS", ".", "getReg", "(", ")", ")", "||", "<STR_LIT>", ".", "contains", "(", "CS", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "(", "Max", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", "||", "Max", "+", "<NUM_LIT>", "==", "CS", ".", "getFrameIdx", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Min", "=", "std", "::", "min", "(", "Min", ",", "CS", ".", "getFrameIdx", "(", ")", ")", ";", "Max", "=", "std", "::", "max", "(", "Max", ",", "CS", ".", "getFrameIdx", "(", ")", ")", ";", "}", "}"], "ground_truth": ["return", "Min", "!=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";"], "File": "AArch64FrameLowering (2)1", "Func": "getSVECalleeSaveSlotRange", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13406, "Length": 138, "Cover_Rate": 0.7379679144385026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "h83005", "Func": "h8300_swap_out_of_er6", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13407, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has_cxx17_empty_base", "=", "false", ";"], "ground_truth": ["return", "(", "mips_fpr_return_fields", "(", "valtype", ",", "fields", ",", "&", "has_cxx_zero_width_bf", ",", "&", "has_cxx17_empty_base", ")", "==", "<NUM_LIT>", "||", "has_cxx_zero_width_bf", ")", ";"], "File": "mips", "Func": "mips_return_in_msb", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13408, "Length": 25, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeSOReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13409, "Length": 64, "Cover_Rate": 0.38323353293413176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HasControlFlow", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "IsDirectBranch", "(", "MI", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "NewOpc", ")", "{", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Is64Bit", ")", "{", "NewMI", ".", "addReg", "(", "UseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "Is64Bit", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "UseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "UseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "X86NaClRewritePass1", "Func": "ApplyControlSFI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13410, "Length": 280, "Cover_Rate": 0.49382716049382713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", "error_mark_node", ")", "return", "NUM_TYPE_SUFFIXES", ";", "for", "(", "unsigned", "int", "size_i", "=", "<NUM_LIT>", ";", "size_i", "<", "MAX_TUPLE_SIZE", ";", "++", "size_i", ")", "for", "(", "unsigned", "int", "suffix_i", "=", "<NUM_LIT>", ";", "suffix_i", "<", "NUM_TYPE_SUFFIXES", ";", "++", "suffix_i", ")", "{", "vector_type_index", "type_i", "=", "type_suffixes", "[", "suffix_i", "]", ".", "vector_type", ";", "tree", "type", "=", "acle_vector_types", "[", "size_i", "]", "[", "type_i", "]", ";", "if", "(", "type", "&&", "matches_type_p", "(", "type", ",", "actual", ")", ")", "{", "if", "(", "size_i", "+", "<NUM_LIT>", "==", "num_vectors", ")", "return", "type_suffix_index", "(", "suffix_i", ")", ";"], "ground_truth": ["if", "(", "num_vectors", "==", "<NUM_LIT>", ")", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "actual", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ")", ";"], "File": "aarch64-sve-builtins", "Func": "infer_vector_or_tuple_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13411, "Length": 117, "Cover_Rate": 0.5154185022026432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAVX2", "(", ")", "const", "{", "return", "<ISA_LIT>SSELevel", ">=", "AVX2", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "hasAVX2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13412, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "MCInstLowering", "(", "*", "this", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter14", "Func": "MipsAsmPrinter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13413, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getGeneration", "(", ")", ">=", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasMultiDwordFlatScratchAddressing", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13414, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST", "||", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "src", ")", "==", "LABEL_REF", "||", "GET_CODE", "(", "src", ")", "==", "PLUS", ")", "break", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "mep", "Func": "move_needs_splitting", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13415, "Length": 55, "Cover_Rate": 0.3273809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "NOT", ":", "case", "NEG", ":", "case", "COMPARE", ":", "if", "(", "mode", "==", "SImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "mode", "==", "SImode", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "DIV", ":"], "ground_truth": ["case", "UDIV", ":"], "File": "frv", "Func": "frv_rtx_costs", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13416, "Length": 85, "Cover_Rate": 0.33203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "createTargetRegisterAllocator", "(", "bool", ")", "override", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "DirectXTargetMachine", "Func": "createTargetRegisterAllocator", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13417, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "hasStackGuardSlotTLS", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ")", ")", "{", "if", "(", "Subtarget", ".", "isTargetFuchsia", "(", ")", ")", "{", "return", "SegmentOffset", "(", "IRB", ",", "<NUM_LIT>", ",", "getAddressSpace", "(", ")", ")", ";", "}", "else", "{", "unsigned", "Offset", "=", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "SegmentOffset", "(", "IRB", ",", "Offset", ",", "getAddressSpace", "(", ")", ")", ";", "}", "}"], "ground_truth": ["return", "TargetLowering", "::", "getIRStackGuard", "(", "IRB", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getIRStackGuard", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13418, "Length": 73, "Cover_Rate": 0.8295454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "regs", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "++", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeDPRRegListOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13419, "Length": 68, "Cover_Rate": 0.5528455284552846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CompareRHS", "->", "getZExtValue", "(", ")", "==", "FalseVal", "->", "getZExtValue", "(", ")", ")", "Invert", "=", "!", "Invert", ";", "else", "if", "(", "CompareRHS", "->", "getZExtValue", "(", ")", "!=", "TrueVal", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "auto", "*", "NewCCValid", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CompareLHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "NewCCMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CompareLHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "NewCCValid", "||", "!", "NewCCMask", ")", "return", "false", ";", "CCValid", "=", "NewCCValid", "->", "getZExtValue", "(", ")", ";", "CCMask", "=", "NewCCMask", "->", "getZExtValue", "(", ")", ";", "if", "(", "Invert", ")", "CCMask", "^=", "CCValid", ";", "CCReg", "=", "CompareLHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "CompareLHS", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "*", "SRACount", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "CompareLHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SRACount", "||", "SRACount", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["auto", "*", "SHL", "=", "CompareLHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "combineCCMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13420, "Length": 178, "Cover_Rate": 0.35671342685370744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GlobalBaseReg", ")", "{", "getGlobalBaseReg", "(", ")", ";"], "ground_truth": ["initGlobalBaseReg", "(", ")", ";"], "File": "MipsMachineFunction23", "Func": "getGlobalBaseRegForGlobalISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13421, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "NegN2", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpcode", "=", "negateFMAOpcode", "(", "N", "->", "getOpcode", "(", ")", ",", "false", ",", "true", ",", "false", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "NewOpcode", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NegN2", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineFMADDSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13422, "Length": 73, "Cover_Rate": 0.36318407960199006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SelectAddr", "(", "Op", ",", "Op", ",", "Op0", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Op4", ")", ")", "return", "true", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "OutOps", ".", "push_back", "(", "Op2", ")", ";"], "ground_truth": ["OutOps", ".", "push_back", "(", "Op3", ")", ";"], "File": "X86ISelDAGToDAG45", "Func": "SelectInlineAsmMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13423, "Length": 54, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_debug_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "from_class", ",", "reg_class_t", "to_class", ")", "{", "bool", "ret", "=", "rs6000_secondary_memory_needed", "(", "mode", ",", "from_class", ",", "to_class", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ret", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "reg_class_names", "[", "from_class", "]", ",", "reg_class_names", "[", "to_class", "]", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_debug_secondary_memory_needed", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13424, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "ZFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "auto", "&", "Regs", "=", "Subtarget", ".", "getSpecialRegisters", "<", "<ISA_LIT>XPLINK64Registers", ">", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Register", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "<STR_LIT>", ",", "TRI", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "TII", "->", "loadRegFromStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ",", "CSI", "[", "I", "]", ".", "getFrameIdx", "(", ")", ",", "&", "<STR_LIT>", ",", "TRI", ")", ";", "}", "<STR_LIT>", "RestoreGPRs", "=", "ZFI", "->", "getRestoreGPRRegs", "(", ")", ";", "if", "(", "RestoreGPRs", ".", "LowGPR", ")", "{", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Regs", ".", "getStackPointerBias", "(", ")", "+", "RestoreGPRs", ".", "GPROffset", ")", ")", ";", "if", "(", "RestoreGPRs", ".", "LowGPR", "==", "RestoreGPRs", ".", "HighGPR", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "RestoreGPRs", ".", "LowGPR", ")", ".", "addReg", "(", "Regs", ".", "getStackPointerRegister", "(", ")", ")", ".", "addImm", "(", "Regs", ".", "getStackPointerBias", "(", ")", "+", "RestoreGPRs", ".", "GPROffset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "RestoreGPRs", ".", "LowGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "RestoreGPRs", ".", "HighGPR", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addReg", "(", "Regs", ".", "getStackPointerRegister", "(", ")", ")", ";", "MIB", ".", "addImm", "(", "Regs", ".", "getStackPointerBias", "(", ")", "+", "RestoreGPRs", ".", "GPROffset", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "CSI", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Register", "Reg", "=", "CSI", "[", "I", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", ">", "RestoreGPRs", ".", "LowGPR", "&&", "Reg", "<", "RestoreGPRs", ".", "HighGPR", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SystemZFrameLowering20", "Func": "restoreCalleeSavedRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13425, "Length": 426, "Cover_Rate": 0.9044585987261147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "create<ISA_LIT>RetpolineThunksPass", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "addPass", "(", "create<ISA_LIT>AvoidTrailingCallPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "TT", ".", "isOSDarwin", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "DwarfCFI", ")", ")", "addPass", "(", "createCFIInstrInserter", "(", ")", ")", ";"], "File": "X86TargetMachine125", "Func": "addPreEmitPass2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13426, "Length": 78, "Cover_Rate": 0.8041237113402062, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "||", "ValVT", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "{", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValToCopy", ")", ";", "}", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SRetReg", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "RetValReg", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "isTarget64BitILP32", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";"], "File": "X86ISelLowering154", "Func": "LowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13427, "Length": 387, "Cover_Rate": 0.46402877697841727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "S", ";", "raw_string_ostream", "OS", "(", "S", ")", ";", "OS", "<<", "<STR_LIT>", ";", "CE", "->", "printAsOperand", "(", "OS", ",", "false", ",", "!", "MF", "?", "nullptr", ":", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ")", ";", "report_fatal_error", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "case", "Instruction", "::", "AddrSpaceCast", ":", "{", "PointerType", "*", "DstTy", "=", "cast", "<", "PointerType", ">", "(", "CE", "->", "getType", "(", ")", ")", ";", "if", "(", "DstTy", "->", "getAddressSpace", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "lowerConstantForGV", "(", "cast", "<", "const", "Constant", ">", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "true", ")", ";", "}", "std", "::", "string", "S", ";", "raw_string_ostream", "OS", "(", "S", ")", ";", "OS", "<<", "<STR_LIT>", ";", "CE", "->", "printAsOperand", "(", "OS", ",", "false", ",", "!", "MF", "?", "nullptr", ":", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ")", ";", "report_fatal_error", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "case", "Instruction", "::", "GetElementPtr", ":", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "APInt", "OffsetAI", "(", "DL", ".", "getPointerTypeSizeInBits", "(", "CE", "->", "getType", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "cast", "<", "GEPOperator", ">", "(", "CE", ")", "->", "accumulateConstantOffset", "(", "DL", ",", "OffsetAI", ")", ";", "const", "MCExpr", "*", "Base", "=", "lowerConstantForGV", "(", "CE", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ProcessingGeneric", ")", ";", "if", "(", "!", "OffsetAI", ")", "return", "Base", ";", "int64_t", "Offset", "=", "OffsetAI", ".", "getSExtValue", "(", ")", ";", "return", "MCBinaryExpr", "::", "createAdd", "(", "Base", ",", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}"], "ground_truth": ["case", "Instruction", "::", "Trunc", ":"], "File": "NVPTXAsmPrinter42", "Func": "lowerConstantForGV", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13428, "Length": 258, "Cover_Rate": 0.3543956043956044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__rv", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vzipq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13429, "Length": 109, "Cover_Rate": 0.6987179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addModImmNotOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addModImmNotOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13430, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "isOSWindows", "(", ")", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMEmulation", "Func": "emulateARMLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13431, "Length": 31, "Cover_Rate": 0.4025974025974026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNodeFlags", "Flags", ";", "Flags", ".", "setAllowReassociation", "(", "true", ")", ";", "for", "(", "int", "i", "=", "ExtraSteps", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "SDValue", "Step", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Estimate", ",", "Estimate", ",", "Flags", ")", ";", "Step", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operand", ",", "Step", ",", "Flags", ")", ";", "Estimate", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Estimate", ",", "Step", ",", "Flags", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "getSqrtEstimate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13432, "Length": 84, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "::", "Ptr", "CreateImm", "(", "const", "<ISA_LIT>AsmParser", "*", "AsmParser", ",", "int64_t", "Val", ",", "SMLoc", "Loc", ",", "ImmTy", "Type", "=", "ImmTyNone", ",", "bool", "IsFPImm", "=", "false", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Immediate", ",", "AsmParser", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";", "Op", "->", "Imm", ".", "Type", "=", "Type", ";", "Op", "->", "Imm", ".", "Mods", "=", "Modifiers", "(", ")", ";", "Op", "->", "StartLoc", "=", "Loc", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "Loc", ";"], "File": "AMDGPUAsmParser11", "Func": "CreateImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13433, "Length": 89, "Cover_Rate": 0.956989247311828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "v", "=", "value", ">", "<NUM_LIT>", "?", "value", ":", "-", "value", ";", "int", "sz", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "int", "shift", "=", "sz", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "sz", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "HOST_WIDE_INT", "mask", "=", "sz", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "v", "&", "~", "(", "mask", "<<", "shift", ")", ")", "==", "<NUM_LIT>", ";"], "File": "bfin2", "Func": "bfin_valid_add", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13434, "Length": 64, "Cover_Rate": 0.8311688311688312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createSPSchedulerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "}", "else", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableIfConverter", ")", "{", "addPass", "(", "&", "IfConverterID", ")", ";", "addPass", "(", "&", "UnreachableMachineBlockElimID", ")", ";", "}", "}", "addPass", "(", "create<ISA_LIT>StackCacheAnalysisInfo", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "EnableStackCacheAnalysis", ")", "{", "addPass", "(", "create<ISA_LIT>StackCacheAnalysis", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosTargetMachine1", "Func": "addPreSched2", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13435, "Length": 67, "Cover_Rate": 0.5929203539823009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "(", "__m16_u", "*", ")", "__P", "=", "(", "__m16", ")", "(", "(", "__v8hi", ")", "__B", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "emmintrin1", "Func": "_mm_storeu_si16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13436, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR64spRegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "DecodeSImm", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "offset", ",", "Addr", ",", "Decoder", ")", ";", "if", "(", "writeback", "&&", "Rt", "==", "Rn", "&&", "Rn", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["return", "SoftFail", ";"], "File": "AArch64Disassembler33", "Func": "DecodeAuthLoadInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13437, "Length": 80, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Size", "+=", "GetInstSizeWithDesc", "(", "*", "MI", ",", "&", "get", "(", "<STR_LIT>", ")", ",", "IsPIC", ",", "Is64BitMode", ")", ";"], "ground_truth": ["return", "Size", ";"], "File": "X86InstrInfo108", "Func": "GetInstSizeInBytes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13438, "Length": 31, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "SDValue", "Res", "=", "lowerEXTRACT_VECTOR_ELT", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Res", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IID", ")", "{", "case", "<STR_LIT>", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Cvt", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Src0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "Opcode", ";", "if", "(", "IID", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "IID", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "IID", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "Opcode", "=", "<STR_LIT>", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "VT", ",", "Src0", ",", "Src1", ")", ")", ";", "else", "{", "SDValue", "Cvt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "SL", ",", "<STR_LIT>", ",", "Src0", ",", "Src1", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Cvt", ")", ")", ";", "}", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["if", "(", "SDValue", "Res", "=", "LowerINTRIN<ISA_LIT>C_W_CHAIN", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ")", "{"], "File": "SIISelLowering (2)3", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13439, "Length": 314, "Cover_Rate": 0.35280898876404493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Strict", ")", "return", "<NUM_LIT>", "<=", "StreamId", "&&", "isUInt", "<", "STREAM_ID_WIDTH_", ">", "(", "StreamId", ")", ";", "switch", "(", "MsgId", ")", "{", "case", "ID_GS", ":", "return", "STREAM_ID_FIRST_", "<=", "StreamId", "&&", "StreamId", "<", "STREAM_ID_LAST_", ";", "case", "ID_GS_DONE", ":", "return", "(", "OpId", "==", "OP_GS_NOP", ")", "?", "(", "StreamId", "==", "STREAM_ID_NONE_", ")", ":"], "ground_truth": ["(", "STREAM_ID_FIRST_", "<=", "StreamId", "&&", "StreamId", "<", "STREAM_ID_LAST_", ")", ";"], "File": "AMDGPUBaseInfo10", "Func": "isValidMsgStream", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13440, "Length": 61, "Cover_Rate": 0.7093023255813954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "nios2_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "rtx", "return_rtx", "=", "NULL_RTX", ";", "if", "(", "cum", "->", "regs_used", "<", "NUM_ARG_REGS", ")", "return_rtx", "=", "gen_rtx_REG", "(", "mode", ",", "FIRST_ARG_REGNO", "+", "cum", "->", "regs_used", ")", ";", "return", "return_rtx", ";"], "ground_truth": ["}"], "File": "nios22", "Func": "nios2_function_arg", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13441, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PtrStoreOpc", "=", "<NUM_LIT>", ";", "unsigned", "LabelReg", "=", "<NUM_LIT>", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "MF", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", ";", "bool", "UseImmLabel", "=", "(", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "&&", "(", "RM", "==", "Reloc", "::", "Static", "||", "RM", "==", "Reloc", "::", "DynamicNoPIC", ")", ";", "if", "(", "!", "UseImmLabel", ")", "{", "PtrStoreOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "PtrRC", "=", "getRegClassFor", "(", "PVT", ")", ";", "LabelReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LabelReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "restoreMBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "<ISA_LIT>InstrInfo", "*", "XII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TII", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "LabelReg", ")", ".", "addReg", "(", "XII", "->", "getGlobalBaseReg", "(", "MF", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "restoreMBB", ",", "Subtarget", "->", "ClassifyBlockAddressReference", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "else", "PtrStoreOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrStoreOpc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", "->", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ",", "LabelOffset", ")", ";", "else", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "MemOpndSlot", "+", "i", ")", ")", ";", "}", "if", "(", "!", "UseImmLabel", ")", "MIB", ".", "addReg", "(", "LabelReg", ")", ";"], "ground_truth": ["else", "MIB", ".", "addMBB", "(", "restoreMBB", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "emitEHSjLjSetJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13442, "Length": 344, "Cover_Rate": 0.34228855721393037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "Cpu0FrameLowering3", "Func": "emitPrologue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13443, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fr30_const_double_is_zero", "(", "rtx", "operand", ")", "{", "REAL_VALUE_TYPE", "d", ";", "if", "(", "operand", "==", "NULL", "||", "GET_CODE", "(", "operand", ")", "!=", "CONST_DOUBLE", ")", "return", "<NUM_LIT>", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "d", ",", "operand", ")", ";", "return", "REAL_VALUES_EQUAL", "(", "d", ",", "dconst0", ")", ";"], "ground_truth": ["}"], "File": "fr303", "Func": "fr30_const_double_is_zero", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13444, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "SystemZInstrInfo12", "Func": "getRegisterInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13445, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerToTLSGeneralDynamicModel", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "VEISelLowering1", "Func": "lowerGlobalTLSAddress", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13446, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "cris_preferred_minimum_alignment", "(", "void", ")", "{", "if", "(", "!", "TARGET_CONST_ALIGN", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_ALIGN_BY_32", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "cris", "Func": "cris_preferred_minimum_alignment", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13447, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mem", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "Mem", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "Z80ISelDAGToDAG2", "Func": "SelectMem", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13448, "Length": 38, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "branch", ")", ";"], "ground_truth": ["rtx", "dest", "=", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", "?", "SET_SRC", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ":", "SET_SRC", "(", "pat", ")", ")", ";"], "File": "arc4", "Func": "branch_dest", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13449, "Length": 44, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI", ")", "+", "PCAdj", ";", "unsigned", "DestOffset", "=", "BBInfo", "[", "DestBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "DestBB", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "MaxDisp", "<<", "<STR_LIT>", "<<", "getOffsetOf", "(", "MI", ")", "<<", "<STR_LIT>", "<<", "DestOffset", "<<", "<STR_LIT>", "<<", "int", "(", "DestOffset", "-", "BrOffset", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "if", "(", "BrOffset", "<=", "DestOffset", ")", "{"], "ground_truth": ["if", "(", "DestOffset", "-", "BrOffset", "<=", "MaxDisp", ")", "return", "true", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "isBBInRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13450, "Length": 98, "Cover_Rate": 0.7050359712230215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "StackDirection", "D", ",", "Align", "StackAl", ",", "int", "LAO", ",", "Align", "TransAl", ",", "bool", "StackReal", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ",", "StackReal", ")", "{"], "ground_truth": ["}"], "File": "SystemZFrameLowering10", "Func": "SystemZFrameLowering", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13451, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "store_reg", "(", "i", ",", "offset", ",", "HARD_FRAME_POINTER_REGNUM", ")", ";", "offset", "+=", "UNITS_PER_WORD", ";", "gr_saved", "++", ";", "}", "gr_saved", "++", ";", "}", "else", "{", "offset", "=", "local_fsize", "-", "actual_fsize", ";", "if", "(", "DO_FRAME_NOTES", "&&", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "int", "i", ",", "regno", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "++", "i", ")", "{", "regno", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "regno", "==", "INVALID_REGNUM", ")", "break", ";", "if", "(", "merge_sp_adjust_with_store", ")", "{", "store_reg_modify", "(", "STACK_POINTER_REGNUM", ",", "regno", ",", "-", "offset", ")", ";", "merge_sp_adjust_with_store", "=", "<NUM_LIT>", ";", "}", "else", "store_reg", "(", "regno", ",", "offset", ",", "STACK_POINTER_REGNUM", ")", ";", "offset", "+=", "UNITS_PER_WORD", ";", "}", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "i", ")", ")", "{", "if", "(", "merge_sp_adjust_with_store", ")", "{", "store_reg_modify", "(", "STACK_POINTER_REGNUM", ",", "i", ",", "-", "offset", ")", ";", "merge_sp_adjust_with_store", "=", "<NUM_LIT>", ";", "}", "else", "store_reg", "(", "i", ",", "offset", ",", "STACK_POINTER_REGNUM", ")", ";", "offset", "+=", "UNITS_PER_WORD", ";", "gr_saved", "++", ";", "}", "if", "(", "merge_sp_adjust_with_store", ")", "set_reg_plus_d", "(", "STACK_POINTER_REGNUM", ",", "STACK_POINTER_REGNUM", ",", "actual_fsize", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "flag_pic", "&&", "actual_fsize", "!=", "<NUM_LIT>", "&&", "!", "TARGET_64BIT", ")", "{", "rtx", "addr", "=", "gen_rtx_PLUS", "(", "word_mode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "word_mode", ",", "addr", ")", ",", "pic_offset_table_rtx", ")", ";", "}", "offset", "=", "(", "offset", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "save_fregs", ")", "{", "rtx", "base", ";", "if", "(", "frame_pointer_needed", ")", "{", "set_reg_plus_d", "(", "<NUM_LIT>", ",", "HARD_FRAME_POINTER_REGNUM", ",", "offset", ",", "<NUM_LIT>", ")", ";", "base", "=", "hard_frame_pointer_rtx", ";", "}", "else", "{", "set_reg_plus_d", "(", "<NUM_LIT>", ",", "STACK_POINTER_REGNUM", ",", "offset", ",", "<NUM_LIT>", ")", ";", "base", "=", "stack_pointer_rtx", ";", "}", "for", "(", "i", "=", "FP_SAVED_REG_LAST", ";", "i", ">=", "FP_SAVED_REG_FIRST", ";", "i", "-=", "FP_REG_STEP", ")", "{", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "||", "(", "!", "TARGET_64BIT", "&&", "df_regs_ever_live_p", "(", "i", "+", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "addr", ",", "reg", ";", "rtx_insn", "*", "insn", ";", "addr", "=", "gen_rtx_MEM", "(", "DFmode", ",", "gen_rtx_POST_INC", "(", "word_mode", ",", "tmpreg", ")", ")", ";", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ";", "insn", "=", "emit_move_insn", "(", "addr", ",", "reg", ")", ";", "if", "(", "DO_FRAME_NOTES", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "DFmode", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "else", "{"], "ground_truth": ["rtx", "meml", "=", "gen_rtx_MEM", "(", "SFmode", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "offset", ")", ")", ";"], "File": "pa", "Func": "pa_expand_prologue", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13452, "Length": 430, "Cover_Rate": 0.4474505723204995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";"], "File": "HexagonTargetObjectFile17", "Func": "Initialize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13453, "Length": 82, "Cover_Rate": 0.9879518072289156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printLdStmModeOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "(", "Mode", ")", ";"], "File": "ARMInstPrinter (2)", "Func": "printLdStmModeOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13454, "Length": 42, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "ArgInfo", "OrigArg", "{", "VReg", ",", "Val", "->", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "if", "(", "!", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "unsigned", ">", "Regs", ")", "{", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VReg", ")", ";", "}", ")", ")", "return", "false", ";", "FuncReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "X86CallLowering29", "Func": "lowerReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13455, "Length": 132, "Cover_Rate": 0.6139534883720931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmphiq_m_n_uv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmphiq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13456, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R6", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64R2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64R6", "(", ")", ";", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser38", "Func": "parseSetFeature", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13457, "Length": 114, "Cover_Rate": 0.3584905660377358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "got_really_used", "=", "false", ";", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ")", "!=", "<NUM_LIT>", "||", "current_function_pretend_args_size", "||", "current_function_args_size", "||", "current_function_outgoing_args_size", "||", "current_function_calls_eh_return", "||", "!", "TARGET_PROLOGUE_EPILOGUE", ")", "return", "false", ";", "if", "(", "current_function_uses_pic_offset_table", ")", "{", "push_topmost_sequence", "(", ")", ";", "got_really_used", "=", "reg_used_between_p", "(", "pic_offset_table_rtx", ",", "get_insns", "(", ")", ",", "NULL_RTX", ")", ";", "pop_topmost_sequence", "(", ")", ";", "}"], "ground_truth": ["for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "reglimit", ";", "regno", "++", ")", "if", "(", "cris_reg_saved_in_regsave_area", "(", "regno", ",", "got_really_used", ")", ")", "return", "false", ";"], "File": "cris3", "Func": "cris_simple_epilogue", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13458, "Length": 84, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "StrStartIndex", "<", "NumOps", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "StrStartIndex", ")", ".", "isReg", "(", ")", ")", "break", ";", "std", "::", "string", "Str", "=", "get<ISA_LIT>StringOperand", "(", "*", "MI", ",", "OpNo", ")", ";", "if", "(", "StrStartIndex", "!=", "OpNo", ")", "O", "<<", "' '", ";", "O", "<<", "'\"'", ";", "for", "(", "char", "c", ":", "Str", ")", "{", "if", "(", "c", "==", "'\"'", ")", "O", ".", "write", "(", "'\\\\'", ")", ";", "O", ".", "write", "(", "c", ")", ";", "}", "O", "<<", "'\"'", ";", "unsigned", "numOpsInString", "=", "(", "Str", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "StrStartIndex", "+=", "numOpsInString", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "Decoration", "::", "LinkageAttributes", ")", "{", "O", "<<", "' '", ";"], "ground_truth": ["printSymbolicOperand", "<", "OperandCategory", "::", "LinkageTypeOperand", ">", "(", "MI", ",", "StrStartIndex", ",", "O", ")", ";"], "File": "SPIRVInstPrinter1", "Func": "printStringImm", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13459, "Length": 145, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Disassembler", "::", "getVgprClassId", "(", "const", "OpWidthTy", "Width", ")", "const", "{", "using", "namespace", "<ISA_LIT>", ";", "assert", "(", "OPW_FIRST_", "<=", "Width", "&&", "Width", "<", "OPW_LAST_", ")", ";", "switch", "(", "Width", ")", "{", "default", ":", "case", "OPW32", ":", "return", "VGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "VReg_64RegClassID", ";", "case", "OPW128", ":", "return", "VReg_128RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler19", "Func": "getVgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13460, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "emitTextAttribute", "(", "<STR_LIT>", ",", "CPU", ")", ";", "if", "(", "!", "getSTI", "(", ")", ".", "isCPUStringValid", "(", "CPU", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser87", "Func": "parseDirectiveCPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13461, "Length": 34, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ",", "MRI", ",", "Options", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend3", "Func": "createThumbLEAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13462, "Length": 15, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FTAOElim", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "XCoreFrameToArgsOffsetElim", "Func": "XCoreFTAOElim", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13463, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "hiOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "hasChain", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "hiOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "hasChain", "=", "true", ";", "break", ";", "}", "SDValue", "Lo", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "hasChain", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "VTs", ",", "Src1Lo", ",", "Src2Lo", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Lo", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "VTs", ",", "Src1Lo", ",", "Src2Lo", ")", ";", "}", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "hiOpc", ",", "dl", ",", "VTs", ",", "Src1Hi", ",", "Src2Hi", ",", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Carry", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Hi", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Hi", ",", "Lo", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Dst", ",", "Carry", "}", ";"], "File": "SparcISelLowering18", "Func": "LowerADDC_ADDE_SUBC_SUBE", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13464, "Length": 229, "Cover_Rate": 0.4607645875251509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "InstructionCost", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "return", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "Ty", ",", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo1", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13465, "Length": 67, "Cover_Rate": 0.5153846153846153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "MSSA", "=", "&", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "isEntryFunc", "=", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ";", "visit", "(", "F", ")", ";", "noClobberClones", ".", "clear", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues12", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13466, "Length": 70, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "spu_conditional_register_usage", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{"], "ground_truth": ["fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";"], "File": "spu", "Func": "spu_conditional_register_usage", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13467, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "emit_insn", "(", "gen_movsi_pop", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ",", "stack_pointer_rtx", ")", ")", ";", "add_reg_note", "(", "x", ",", "REG_INC", ",", "stack_pointer_rtx", ")", ";"], "ground_truth": ["}"], "File": "m32r", "Func": "pop", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13468, "Length": 27, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo", "(", ")", ")", ";", "auto", "*", "RBI", "=", "new", "<ISA_LIT>RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";", "InstSelector", ".", "reset", "(", "create<ISA_LIT>InstructionSelector", "(", "*", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "TM", ")", ",", "*", "this", ",", "*", "RBI", ")", ")", ";"], "ground_truth": ["RegBankInfo", ".", "reset", "(", "RBI", ")", ";"], "File": "AArch64Subtarget24", "Func": "AArch64Subtarget", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13469, "Length": 56, "Cover_Rate": 0.34355828220858897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SmallSet", "<", "uint16_t", ",", "<NUM_LIT>", ">", "Uses", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Reg", ")", "continue", ";"], "File": "X86FrameLowering107", "Func": "findDeadCallerSavedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13470, "Length": 117, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "NrBitsToZero", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "CanUseBFC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "~", "AlignMask", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMFrameLowering100", "Func": "emitAligningInstructions", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13471, "Length": 154, "Cover_Rate": 0.3657957244655582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregxiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int8x8_t", ")", "__builtin_aarch64_get_dregxiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld4_dup_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13472, "Length": 38, "Cover_Rate": 0.3877551020408163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{"], "ground_truth": ["MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";"], "File": "AMDGPUPromoteKernelArguments", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13473, "Length": 25, "Cover_Rate": 0.49019607843137253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "printExpr", "(", "const", "MCExpr", "*", "Expr", ",", "raw_ostream", "&", "OS", ")", "{", "int", "Offset", "=", "<NUM_LIT>", ";", "const", "MCSymbolRefExpr", "*", "SRE", ";", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "assert", "(", "SRE", "&&", "CE", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "XCoreInstPrinter", "Func": "printExpr", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13474, "Length": 91, "Cover_Rate": 0.6026490066225165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "ArchFS", "=", "<ISA_LIT>_MC", "::", "Parse<ISA_LIT>Triple", "(", "TT", ",", "CPU", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";"], "File": "ARMMCTargetDesc19", "Func": "createARMMCSubtargetInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13475, "Length": 50, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "stack_realign", "||", "(", "!", "flag_omit_frame_pointer", "&&", "optimize", ")", "||", "crtl", "->", "stack_realign_needed", ")", "&&", "frame_pointer_needed", "&&", "crtl", "->", "is_leaf", "&&", "crtl", "->", "sp_is_unchanging", "&&", "!", "ix86_current_function_calls_tls_descriptor", "&&", "!", "crtl", "->", "accesses_prior_frames", "&&", "!", "cfun", "->", "calls_alloca", "&&", "!", "crtl", "->", "calls_eh_return", "&&", "!", "(", "STACK_CHECK_MOVING_SP", "&&", "flag_stack_check", "&&", "flag_exceptions", "&&", "cfun", "->", "can_throw_non_call_exceptions", ")", "&&", "!", "ix86_frame_pointer_required", "(", ")", "&&", "ix86_get_frame_size", "(", ")", "==", "<NUM_LIT>", "&&", "ix86_nsaved_sseregs", "(", ")", "==", "<NUM_LIT>", "&&", "ix86_varargs_gpr_size", "+", "ix86_varargs_fpr_size", "==", "<NUM_LIT>", ")", "{", "if", "(", "cfun", "->", "machine", "->", "stack_frame_required", ")", "{", "stack_realign", "=", "incoming_stack_boundary", "<", "stack_alignment", ";", "if", "(", "!", "stack_realign", ")", "{", "crtl", "->", "max_used_stack_slot_alignment", "=", "incoming_stack_boundary", ";", "crtl", "->", "stack_alignment_needed", "=", "incoming_stack_boundary", ";", "crtl", "->", "preferred_stack_boundary", "=", "incoming_stack_boundary", ";", "}", "}", "else", "{", "if", "(", "crtl", "->", "drap_reg", ")", "{", "basic_block", "bb", "=", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "next_bb", ";", "if", "(", "!", "REGNO_REG_SET_P", "(", "DF_LR_IN", "(", "bb", ")", ",", "REGNO", "(", "crtl", "->", "drap_reg", ")", ")", ")", "{", "crtl", "->", "drap_reg", "=", "NULL_RTX", ";", "crtl", "->", "need_drap", "=", "false", ";", "}", "}", "else", "cfun", "->", "machine", "->", "no_drap_save_restore", "=", "true", ";", "frame_pointer_needed", "=", "false", ";", "stack_realign", "=", "false", ";", "crtl", "->", "max_used_stack_slot_alignment", "=", "incoming_stack_boundary", ";", "crtl", "->", "stack_alignment_needed", "=", "incoming_stack_boundary", ";", "crtl", "->", "stack_alignment_estimated", "=", "incoming_stack_boundary", ";", "if", "(", "crtl", "->", "preferred_stack_boundary", ">", "incoming_stack_boundary", ")", "crtl", "->", "preferred_stack_boundary", "=", "incoming_stack_boundary", ";", "df_finish_pass", "(", "true", ")", ";", "df_scan_alloc", "(", "NULL", ")", ";", "df_scan_blocks", "(", ")", ";", "df_compute_regs_ever_live", "(", "true", ")", ";", "df_analyze", "(", ")", ";", "if", "(", "flag_var_tracking", ")", "{", "df_ref", "ref", ",", "next", ";", "for", "(", "ref", "=", "DF_REG_USE_CHAIN", "(", "HARD_FRAME_POINTER_REGNUM", ")", ";", "ref", ";", "ref", "=", "next", ")", "{", "next", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ";", "if", "(", "!", "DF_REF_INSN_INFO", "(", "ref", ")", ")", "continue", ";", "rtx_insn", "*", "insn", "=", "DF_REF_INSN", "(", "ref", ")", ";", "while", "(", "next", "&&", "DF_REF_INSN", "(", "next", ")", "==", "insn", ")", "next", "=", "DF_REF_NEXT_REG", "(", "next", ")", ";", "if", "(", "DEBUG_INSN_P", "(", "insn", ")", ")", "{", "bool", "changed", "=", "false", ";", "for", "(", ";", "ref", "!=", "next", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "{", "rtx", "*", "loc", "=", "DF_REF_LOC", "(", "ref", ")", ";", "if", "(", "*", "loc", "==", "hard_frame_pointer_rtx", ")", "{", "*", "loc", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "UNITS_PER_WORD", ")", ";", "changed", "=", "true", ";", "}", "}", "if", "(", "changed", ")", "df_insn_rescan", "(", "insn", ")", ";", "}", "}", "}", "recompute_frame_layout_p", "=", "true", ";", "}", "}", "else", "if", "(", "crtl", "->", "max_used_stack_slot_alignment", ">=", "<NUM_LIT>", "&&", "cfun", "->", "machine", "->", "stack_frame_required", ")", "{", "cfun", "->", "machine", "->", "max_used_stack_alignment", "=", "stack_alignment", "/", "BITS_PER_UNIT", ";", "}", "if", "(", "crtl", "->", "stack_realign_needed", "!=", "stack_realign", ")", "recompute_frame_layout_p", "=", "true", ";", "crtl", "->", "stack_realign_needed", "=", "stack_realign", ";"], "ground_truth": ["crtl", "->", "stack_realign_finalized", "=", "true", ";"], "File": "i386", "Func": "ix86_finalize_stack_frame_flags", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13476, "Length": 450, "Cover_Rate": 0.8050089445438283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Expression", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser18", "Func": "isExpr", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13477, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "(", "__a", "<=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcleq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13478, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isAmdHsaOS", "(", ")", "||", "isMesaKernel", "(", "F", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget1", "Func": "isAmdHsaOrMesa", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13479, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "Count", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "break", ";", "default", ":", "{", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "CC", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "++", "Count", ";", "}", "}", "if", "(", "FBB", ")", "{"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "X86InstrInfo (2)2", "Func": "InsertBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13480, "Length": 109, "Cover_Rate": 0.36212624584717606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "bits", "=", "build_int_cst", "(", "unsigned_type_node", ",", "shift", ")", ";", "tree", "kind", "=", "build_int_cst", "(", "unsigned_type_node", ",", "SHUFFLE_DOWN", ")", ";", "tree", "expr", ";", "if", "(", "var_type", "!=", "dest_type", ")", "{", "tree", "real", "=", "fold_build1", "(", "REALPART_EXPR", ",", "var_type", ",", "var", ")", ";", "real", "=", "fold_build1", "(", "code", ",", "arg_type", ",", "real", ")", ";", "real", "=", "build_call_expr_loc", "(", "loc", ",", "call", ",", "<NUM_LIT>", ",", "real", ",", "bits", ",", "kind", ")", ";", "real", "=", "fold_build1", "(", "code", ",", "var_type", ",", "real", ")", ";", "tree", "imag", "=", "fold_build1", "(", "IMAGPART_EXPR", ",", "var_type", ",", "var", ")", ";", "imag", "=", "fold_build1", "(", "code", ",", "arg_type", ",", "imag", ")", ";", "imag", "=", "build_call_expr_loc", "(", "loc", ",", "call", ",", "<NUM_LIT>", ",", "imag", ",", "bits", ",", "kind", ")", ";", "imag", "=", "fold_build1", "(", "code", ",", "var_type", ",", "imag", ")", ";", "expr", "=", "fold_build2", "(", "COMPLEX_EXPR", ",", "dest_type", ",", "real", ",", "imag", ")", ";", "}", "else", "{", "expr", "=", "fold_build1", "(", "code", ",", "arg_type", ",", "var", ")", ";", "expr", "=", "build_call_expr_loc", "(", "loc", ",", "call", ",", "<NUM_LIT>", ",", "expr", ",", "bits", ",", "kind", ")", ";", "expr", "=", "fold_build1", "(", "code", ",", "dest_type", ",", "expr", ")", ";", "}", "gimplify_assign", "(", "dest_var", ",", "expr", ",", "seq", ")", ";"], "ground_truth": ["}"], "File": "nvptx", "Func": "nvptx_generate_vector_shuffle", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 13481, "Length": 198, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const_rtx", "x", "=", "*", "iter", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "rgp", ")", ")", "iter", ".", "skip_subrtxes", "(", ")", ";"], "File": "arc7", "Func": "small_data_pattern", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13482, "Length": 33, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasVariantSymbol", "(", "const", "MCInst", "&", "MI", ")", "{", "for", "(", "auto", "&", "Operand", ":", "MI", ")", "{"], "ground_truth": ["if", "(", "!", "Operand", ".", "isExpr", "(", ")", ")", "continue", ";"], "File": "X86AsmBackend (2)1", "Func": "hasVariantSymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13483, "Length": 30, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Expression", ")", ";", "Op", "->", "Expr", ".", "Val", "=", "Val", ";", "Op", "->", "Expr", ".", "CRVal", "=", "EvaluateCRExpr", "(", "Val", ")", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "PPCAsmParser (2)1", "Func": "CreateExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13484, "Length": 42, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "Register", "FrameReg", "=", "RI", ".", "getFrameRegister", "(", "MF", ")", ";", "int", "XLenInBytes", "=", "Subtarget", ".", "getXLen", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "FrameReg", ",", "VT", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "int", "Offset", "=", "-", "(", "XLenInBytes", "*", "<NUM_LIT>", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";"], "ground_truth": ["FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "RISCVISelLowering", "Func": "lowerFRAMEADDR", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13485, "Length": 167, "Cover_Rate": 0.835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op", "=", "GEN_INT", "(", "mask", "|", "(", "is_call", "<<", "GOMP_DIM_MAX", ")", ")", ";"], "ground_truth": ["if", "(", "!", "is_call", ")", "emit_insn", "(", "gen_nvptx_fork", "(", "op", ")", ")", ";"], "File": "nvptx3", "Func": "nvptx_emit_forking", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 13486, "Length": 27, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "blk", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "setTrueBranch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13487, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8x16x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon4_vuzpq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13488, "Length": 207, "Cover_Rate": 0.9409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "StructStoreWorkList", ";", "for", "(", "auto", "I", "=", "inst_begin", "(", "F", ")", ",", "E", "=", "inst_end", "(", "F", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "isVectorLibCall", "(", "&", "*", "I", ")", ")", "VectorWorkList", ".", "push_back", "(", "&", "*", "I", ")", ";", "else", "if", "(", "isMemLibCall", "(", "&", "*", "I", ")", ")", "MemWorkList", ".", "push_back", "(", "&", "*", "I", ")", ";", "else", "if", "(", "isStructMemOp", "<", "LoadInst", ">", "(", "&", "*", "I", ")", ")", "StructLoadWorkList", ".", "push_back", "(", "&", "*", "I", ")", ";", "else", "if", "(", "isStructMemOp", "<", "StoreInst", ">", "(", "&", "*", "I", ")", ")", "StructStoreWorkList", ".", "push_back", "(", "&", "*", "I", ")", ";", "}", "for", "(", "auto", "I", ":", "VectorWorkList", ")", "Changed", "|=", "ExpandCallToLoop", "(", "cast", "<", "IntrinsicInst", ">", "(", "I", ")", ")", ";", "for", "(", "auto", "I", ":", "MemWorkList", ")", "Changed", "|=", "ExpandMemCallToLoop", "(", "cast", "<", "MemIntrinsic", ">", "(", "I", ")", ")", ";", "for", "(", "auto", "I", ":", "StructLoadWorkList", ")", "Changed", "|=", "ExpandStructLoad", "(", "cast", "<", "LoadInst", ">", "(", "I", ")", ")", ";", "for", "(", "auto", "I", ":", "StructStoreWorkList", ")", "Changed", "|=", "ExpandStructStore", "(", "cast", "<", "StoreInst", ">", "(", "I", ")", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SVEExpandLibCall", "Func": "runOnFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13489, "Length": 200, "Cover_Rate": 0.8032128514056225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Overflow", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TVal", ",", "FVal", ",", "<ISA_LIT>cc", ",", "CCR", ",", "OverflowCmp", ")", ";"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "LowerXALUO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13490, "Length": 63, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerV8I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13491, "Length": 216, "Cover_Rate": 0.4920273348519362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumLaneElems", "=", "NumElems", "/", "NumLanes", ";", "if", "(", "NumLaneElems", "!=", "<NUM_LIT>", "&&", "NumLaneElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "bool", "symetricMaskRequired", "=", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", ")", "&&", "(", "EltSize", "==", "<NUM_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVal", "(", "NumLaneElems", ",", "-", "<NUM_LIT>", ")", ";", "unsigned", "HalfLaneElems", "=", "NumLaneElems", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElems", ";", "l", "+=", "NumLaneElems", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElems", ";", "++", "i", ")", "{", "int", "Idx", "=", "Mask", "[", "i", "+", "l", "]", ";", "unsigned", "RngStart", "=", "l", "+", "(", "(", "Commuted", "==", "(", "i", "<", "HalfLaneElems", ")", ")", "?", "NumElems", ":", "<NUM_LIT>", ")", ";", "if", "(", "!", "isUndefOrInRange", "(", "Idx", ",", "RngStart", ",", "RngStart", "+", "NumLaneElems", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "symetricMaskRequired", "||", "Idx", "<", "<NUM_LIT>", ")", "continue", ";"], "File": "X86ISelLowering (2)", "Func": "isSHUFPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13492, "Length": 163, "Cover_Rate": 0.6546184738955824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Subtarget", ".", "hasPA", "(", ")", "&&", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "MFI", ".", "shouldSignWithBKey", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "copyImplicitOps", "(", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "MFI", ".", "shouldSignWithBKey", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";"], "File": "AArch64FrameLowering101", "Func": "InsertReturnAddressAuth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13493, "Length": 117, "Cover_Rate": 0.5735294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "second", ";"], "File": "ARMSelectionDAGInfo7", "Func": "EmitTargetCodeForMemset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13494, "Length": 172, "Cover_Rate": 0.4956772334293948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "const", "<ISA_LIT>TargetObjectFile", "&", ")", "AsmPrinter", "::", "getObjFileLowering", "(", ")", ";"], "ground_truth": ["}"], "File": "PIC16AsmPrinter2", "Func": "getObjFileLowering", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13495, "Length": 13, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "adjustBranch", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{"], "ground_truth": ["unsigned_width", "(", "Size", "+", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";"], "File": "MCS51AsmBackend", "Func": "adjustBranch", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13496, "Length": 43, "Cover_Rate": 0.8113207547169812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhsubq_x_n_s32", "(", "int32x4_t", "__a", ",", "int32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vhsubq_m_n_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhsubq_x_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13497, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "virtual_stack_registers_memory_p", "(", "rtx", "op", ")", "{", "int", "regnum", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", ")", "regnum", "=", "REGNO", "(", "op", ")", ";", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "regnum", "=", "REGNO", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "else", "return", "false", ";", "return", "(", "regnum", ">=", "FIRST_VIRTUAL_REGISTER", "&&", "regnum", "<=", "LAST_VIRTUAL_POINTER_REGISTER", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "virtual_stack_registers_memory_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13498, "Length": 89, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldSplitFunctionArgumentsAsLittleEndian", "(", "const", "DataLayout", "&", "DL", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "MCS51ISelLowering", "Func": "shouldSplitFunctionArgumentsAsLittleEndian", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13499, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "eco32_return_pops_args", "(", "tree", "fundecl", "ATTRIBUTE_UNUSED", ",", "tree", "funtype", "ATTRIBUTE_UNUSED", ",", "int", "size", "ATTRIBUTE_UNUSED", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "eco32", "Func": "eco32_return_pops_args", "Target": "eco32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13500, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "determineFrameLayout", "(", "MF", ")", ";", "unsigned", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addImm", "(", "LPAC", "::", "makePreOp", "(", "LPAC", "::", "ADD", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "LanaiFrameLowering", "Func": "emitPrologue", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13501, "Length": 103, "Cover_Rate": 0.41365461847389556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "C", ".", "initLRU", "(", "TRI", ")", ";", "if", "(", "C", ".", "LRU", ".", "available", "(", "<STR_LIT>", ")", ")", "{", "NumBytesNoStackCalls", "+=", "<NUM_LIT>", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "<NUM_LIT>", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "findRegisterToSaveLRTo", "(", "C", ")", ")", "{", "NumBytesNoStackCalls", "+=", "<NUM_LIT>", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerRegSave", ",", "<NUM_LIT>", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "C", ".", "UsedInSequence", ".", "available", "(", "<STR_LIT>", ")", ")", "{", "NumBytesNoStackCalls", "+=", "<NUM_LIT>", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerDefault", ",", "<NUM_LIT>", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "{", "NumBytesNoStackCalls", "+=", "SequenceSize", ";", "}", "}", "if", "(", "!", "AllStackInstrsSafe", "||", "NumBytesNoStackCalls", "<=", "RepeatedSequenceLocs", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", "{", "RepeatedSequenceLocs", "=", "CandidatesWithoutStackFixups", ";", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "}", "else", "{", "SetCandidateCallInfo", "(", "MachineOutlinerDefault", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "RepeatedSequenceLocs", ".", "clear", "(", ")", ";", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "}", "if", "(", "FlagsSetInAll", "&", "MachineOutlinerMBBFlags", "::", "HasCalls", ")", "{", "bool", "ModStackToSaveLR", "=", "false", ";", "if", "(", "std", "::", "any_of", "(", "FirstCand", ".", "front", "(", ")", ",", "FirstCand", ".", "back", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "ModStackToSaveLR", "=", "true", ";", "else", "if", "(", "FrameID", "!=", "MachineOutlinerThunk", "&&", "FrameID", "!=", "MachineOutlinerTailCall", "&&", "FirstCand", ".", "back", "(", ")", "->", "isCall", "(", ")", ")", "ModStackToSaveLR", "=", "true", ";", "if", "(", "ModStackToSaveLR", ")", "{", "if", "(", "!", "AllStackInstrsSafe", ")", "{", "RepeatedSequenceLocs", ".", "clear", "(", ")", ";", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "NumBytesToCreateFrame", "+=", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["return", "outliner", "::", "OutlinedFunction", "(", "RepeatedSequenceLocs", ",", "SequenceSize", ",", "NumBytesToCreateFrame", ",", "FrameID", ")", ";"], "File": "AArch64InstrInfo (2)1", "Func": "getOutliningCandidateInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13502, "Length": 298, "Cover_Rate": 0.3062692702980473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BenesNetwork", "(", "ArrayRef", "<", "ElemType", ">", "Ord", ")", ":", "PermNetwork", "(", "Ord", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAGHVX", "Func": "BenesNetwork", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13503, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "<ISA_LIT>BaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "Thumb2InstrInfo67", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13504, "Length": 232, "Cover_Rate": 0.709480122324159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVolatile", "=", "ST", "->", "isVolatile", "(", ")", ";", "bool", "isNonTemporal", "=", "ST", "->", "isNonTemporal", "(", ")", ";", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp3", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getStore", "(", "Tmp1", ",", "dl", ",", "Tmp3", ",", "Tmp2", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "isVolatile", ",", "isNonTemporal", ",", "Alignment", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "NVPTXISelLowering4", "Func": "LowerSTOREi1", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13505, "Length": 64, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "SDep", "&", "PI", ":", "SU", "->", "Preds", ")", "{", "unsigned", "PredReadyCycle", "=", "PI", ".", "getSUnit", "(", ")", "->", "TopReadyCycle", ";", "unsigned", "MinLatency", "=", "PI", ".", "getLatency", "(", ")", ";", "Top", ".", "MaxMinLatency", "=", "std", "::", "max", "(", "MinLatency", ",", "Top", ".", "MaxMinLatency", ")", ";", "if", "(", "SU", "->", "TopReadyCycle", "<", "PredReadyCycle", "+", "MinLatency", ")", "SU", "->", "TopReadyCycle", "=", "PredReadyCycle", "+", "MinLatency", ";", "}"], "ground_truth": ["Top", ".", "releaseNode", "(", "SU", ",", "SU", "->", "TopReadyCycle", ")", ";"], "File": "HexagonMachineScheduler (2)", "Func": "releaseTopNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13506, "Length": 77, "Cover_Rate": 0.8020833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "case", "<STR_LIT>", ":", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "MOSInstrInfo", "Func": "isLoadFromStackSlot", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13507, "Length": 40, "Cover_Rate": 0.3669724770642202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Bits", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ")", ";", "unsigned", "Size", "=", "<NUM_LIT>", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "Size", "=", "<NUM_LIT>", ";", "int", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "OS", "<<", "(", "char", ")", "(", "Bits", ">>", "ShiftValue", ")", ";", "Bits", "<<=", "<NUM_LIT>", ";", "}"], "ground_truth": ["++", "MCNumEmitted", ";"], "File": "PPCMCCodeEmitter11", "Func": "EncodeInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13508, "Length": 83, "Cover_Rate": 0.7614678899082569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtps_epi32", "(", "__mmask16", "__U", ",", "__m512", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_cvtps2dq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtps_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13509, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "findCommutedOpIndices", "(", "MI", ".", "getDesc", "(", ")", ",", "SrcOpIdx0", ",", "SrcOpIdx1", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo11", "Func": "findCommutedOpIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13510, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>16TargetLowering", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "Mips16ISelLowering", "Func": "createMips16TargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13511, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lowerLongBranch", "(", "MI", ",", "OutMI", ")", ")", "return", ";", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "Cpu0MCInstLower", "Func": "Lower", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13512, "Length": 45, "Cover_Rate": 0.45918367346938777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ";"], "ground_truth": ["}"], "File": "PTXInstrInfo", "Func": "getRegisterInfo", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13513, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "auto", "AddrReg", "=", "MIRBuilder", ".", "buildFrameIndex", "(", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ",", "<NUM_LIT>", ")", ",", "FI", ")", ";", "StackUsed", "=", "std", "::", "max", "(", "StackUsed", ",", "Size", "+", "Offset", ")", ";", "return", "AddrReg", ".", "getReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "getStackAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13514, "Length": 86, "Cover_Rate": 0.8514851485148515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "}", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "switch", "(", "Mask", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "SpecRegRBit", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "if", "(", "Mask", ")", "{", "O", "<<", "'_'", ";", "if", "(", "Mask", "&", "<NUM_LIT>", ")", "O", "<<", "'f'", ";"], "ground_truth": ["if", "(", "Mask", "&", "<NUM_LIT>", ")", "O", "<<", "'s'", ";"], "File": "ARMInstPrinter34", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13515, "Length": 249, "Cover_Rate": 0.7259475218658892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RegNum", "=", "parseRegisterName", "(", "&", "MatchRegisterName", ")", ";"], "ground_truth": ["if", "(", "RegNum", "==", "<STR_LIT>", ")", "RegNum", "=", "parseRegisterName", "(", "&", "MatchRegisterAltName", ")", ";"], "File": "SNESAsmParser", "Func": "parseRegisterName", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13516, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection<ISA_LIT>", "(", "const", "StringRef", "&", "Section", ",", "unsigned", "Type", ",", "unsigned", "Flags", ",", "SectionKind", "K", ",", "bool", "isExplicit", ")", ":", "MCSectionELF", "(", "Section", ",", "Type", ",", "Flags", ",", "K", ",", "isExplicit", ")", "{"], "ground_truth": ["}"], "File": "MCSectionXCore", "Func": "MCSectionXCore", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13517, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "emit_insn", "(", "gen_vec_concatv2di", "(", "tmp", ",", "lo", ",", "hi", ")", ")", ";"], "ground_truth": ["return", "force_reg", "(", "V1TImode", ",", "gen_lowpart", "(", "V1TImode", ",", "tmp", ")", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_ti_to_v1ti", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13518, "Length": 33, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LO16", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HI16", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PLT", ",", "Ctx", ")", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "Expr", ",", "MCConstantExpr", "::", "Create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "return", "MCOperand", "::", "CreateExpr", "(", "Expr", ")", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower18", "Func": "GetSymbolRef", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13519, "Length": 147, "Cover_Rate": 0.7945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg2", "=", "CSI", "[", "idx", "+", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "assert", "(", "CSI", "[", "idx", "]", ".", "getFrameIdx", "(", ")", "+", "<NUM_LIT>", "==", "CSI", "[", "idx", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "StrOpc", ";", "assert", "(", "(", "Count", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "i", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg1", ")", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Reg2", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg1", ")", ")", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "Reg2", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "StrOpc", "=", "<STR_LIT>", ";", "else", "StrOpc", "=", "<STR_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TRI", "->", "getName", "(", "Reg1", ")", "<<", "<STR_LIT>", "<<", "TRI", "->", "getName", "(", "Reg2", ")", "<<", "<STR_LIT>", "<<", "CSI", "[", "idx", "]", ".", "getFrameIdx", "(", ")", "<<", "<STR_LIT>", "<<", "CSI", "[", "idx", "+", "<NUM_LIT>", "]", ".", "getFrameIdx", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "int", "Offset", "=", "(", "i", "==", "<NUM_LIT>", ")", "?", "-", "Count", ":", "i", ";"], "File": "AArch64FrameLowering34", "Func": "spillCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13520, "Length": 219, "Cover_Rate": 0.4515463917525773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", "==", "<NUM_LIT>", "&&", "isThisReturn", ")", "{", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", "&&", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "SDValue", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Lo", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Hi", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "InFlag", ")", ";", "Chain", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";"], "ground_truth": ["Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering9", "Func": "LowerCallResult", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13521, "Length": 440, "Cover_Rate": 0.5692108667529108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "||", "VT", ".", "isVector", "(", ")", ")", "return", "Sched", "::", "Latency", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "Sched", "::", "RegPressure", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "return", "Sched", "::", "RegPressure", ";", "if", "(", "!", "Itins", "->", "isEmpty", "(", ")", "&&", "Itins", "->", "getOperandCycle", "(", "TID", ".", "getSchedClass", "(", ")", ",", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ")", "return", "Sched", "::", "Latency", ";", "return", "Sched", "::", "RegPressure", ";"], "ground_truth": ["}"], "File": "ARMISelLowering71", "Func": "getSchedulingPreference", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13522, "Length": 125, "Cover_Rate": 0.6720430107526881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStackify", "::", "fixEndsAtEndOfFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "auto", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "MFI", ".", "getResults", "(", ")", ".", "empty", "(", ")", ")", "return", ";", "<STR_LIT>", "RetType", "=", "MFI", ".", "getResults", "(", ")", ".", "size", "(", ")", ">", "<NUM_LIT>", "?", "<STR_LIT>", "::", "Multivalue", ":", "<STR_LIT>", "(", "<STR_LIT>", "(", "MFI", ".", "getResults", "(", ")", ".", "front", "(", ")", ")", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "reverse_iterator", ",", "<NUM_LIT>", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "MF", ".", "rbegin", "(", ")", "->", "rbegin", "(", ")", ")", ";", "auto", "Process", "=", "[", "&", "]", "(", "MachineBasicBlock", "::", "reverse_iterator", "It", ")", "{", "auto", "*", "MBB", "=", "It", "->", "getParent", "(", ")", ";", "while", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "It", "++", ";"], "ground_truth": ["if", "(", "MI", ".", "isPosition", "(", ")", "||", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";"], "File": "WebAssemblyCFGStackify15", "Func": "fixEndsAtEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13523, "Length": 157, "Cover_Rate": 0.5032051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "UnfoldedOpc", ")", ";"], "ground_truth": ["return", "TII", ".", "getRegClass", "(", "MCID", ",", "Index", ",", "&", "TII", ".", "getRegisterInfo", "(", ")", ",", "MF", ")", ";"], "File": "X86SpeculativeLoadHardening", "Func": "getRegClassForUnfoldedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13524, "Length": 31, "Cover_Rate": 0.43661971830985913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "rtx_code", "ix86_prepare_sse_fp_compare_args", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "*", "pop0", ",", "rtx", "*", "pop1", ")", "{", "rtx", "tmp", ";", "switch", "(", "code", ")", "{", "case", "LTGT", ":", "case", "UNEQ", ":", "return", "UNKNOWN", ";", "case", "LT", ":", "case", "LE", ":", "case", "UNGT", ":", "case", "UNGE", ":", "break", ";", "case", "EQ", ":", "case", "NE", ":", "case", "UNORDERED", ":"], "ground_truth": ["case", "ORDERED", ":"], "File": "i3863", "Func": "ix86_prepare_sse_fp_compare_args", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13525, "Length": 64, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "Succ", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "TargetInstrInfo", "::", "PHI", ")", "&&", "<STR_LIT>", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "<NUM_LIT>", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "unsigned", "delta", "=", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BBSizes", "[", "OrigBBI", "]", "-=", "NewBBSize", "-", "delta", ";", "BBOffsets", "[", "NewBBI", "]", "=", "BBOffsets", "[", "OrigBBI", "]", "+", "BBSizes", "[", "OrigBBI", "]", ";", "AdjustBBOffsetsAfter", "(", "NewBB", ",", "delta", ")", ";", "return", "NewBB", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass18", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13526, "Length": 293, "Cover_Rate": 0.7077294685990339, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "PtrOffset", "=", "DAG", ".", "getUNDEF", "(", "getPointerTy", "(", "<STR_LIT>", ")", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "VT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrOffset", ",", "PtrInfo", ",", "MemVT", ",", "false", ",", "true", ",", "true", ",", "DL", "->", "getABITypeAlignment", "(", "Ty", ")", ")", ";"], "File": "SIISelLowering126", "Func": "LowerParameter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13527, "Length": 90, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Dst", ")", ".", "addReg", "(", "Mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "if", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Dst", ")", ".", "addReg", "(", "Dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Dst", ")", ".", "addReg", "(", "Mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Dst", ")", ".", "addReg", "(", "Mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Dst", ")", ".", "addReg", "(", "Mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Dst", ")", ".", "addReg", "(", "Dst", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Dst", ")", ".", "addReg", "(", "Mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Dst", ")", ".", "addReg", "(", "Mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "MCID", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Dst", ")", ".", "addReg", "(", "Mod", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64DummyPA", "Func": "insertEmulatedTimings", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13528, "Length": 333, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "aarch64_expand_sve_vec_cmp_int", "(", "pred", ",", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", ",", "ops", "[", "<NUM_LIT>", "]", ",", "ops", "[", "<NUM_LIT>", "]", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "pred", ",", "ops", "[", "<NUM_LIT>", "]", ",", "ops", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["emit_set_insn", "(", "ops", "[", "<NUM_LIT>", "]", ",", "gen_rtx_UNSPEC", "(", "data_mode", ",", "vec", ",", "UNSPEC_SEL", ")", ")", ";"], "File": "aarch645", "Func": "aarch64_expand_sve_vcond", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13529, "Length": 62, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "section", "*", "spu_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{"], "ground_truth": ["if", "(", "TREE_TYPE", "(", "decl", ")", "!=", "error_mark_node", "&&", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "ADDR_SPACE_EA", ")", "{"], "File": "spu", "Func": "spu_select_section", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13530, "Length": 36, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectMergeValues", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineFunction", "&", "MF", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "assert", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_MERGE_VALUES", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg0", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg0", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "RegisterBank", "&", "RegBank", "=", "*", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "unsigned", "DefReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "MRI", ".", "setRegBank", "(", "DefReg", ",", "RegBank", ")", ";", "if", "(", "!", "emitInsertSubreg", "(", "DefReg", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "I", ",", "MRI", ",", "MF", ")", ")", "return", "false", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "I", ".", "getNumOperands", "(", ")", ";", "++", "Idx", ")", "{", "unsigned", "Tmp", "=", "MRI", ".", "createGenericVirtualRegister", "(", "DstTy", ")", ";", "MRI", ".", "setRegBank", "(", "Tmp", ",", "RegBank", ")", ";", "MachineInstr", "&", "InsertInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "G_INSERT", ")", ",", "Tmp", ")", ".", "addReg", "(", "DefReg", ")", ".", "addReg", "(", "I", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "(", "Idx", "-", "<NUM_LIT>", ")", "*", "SrcSize", ")", ";", "DefReg", "=", "Tmp", ";", "if", "(", "!", "select", "(", "InsertInst", ",", "CoverageInfo", ")", ")", "return", "false", ";", "}", "MachineInstr", "&", "CopyInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "DstReg", ")", ".", "addReg", "(", "DefReg", ")", ";", "if", "(", "!", "select", "(", "CopyInst", ",", "CoverageInfo", ")", ")", "return", "false", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "X86InstructionSelector11", "Func": "selectMergeValues", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13531, "Length": 341, "Cover_Rate": 0.9884057971014493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>TargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{"], "ground_truth": ["if", "(", "IsConstantInSmallSection", "(", "DL", ",", "C", ",", "*", "TM", ")", ")", "return", "SmallDataSection", ";"], "File": "MipsTargetObjectFile10", "Func": "getSectionForConstant", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13532, "Length": 40, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "x", ",", "mode", ")", ")", "toc_section", "(", ")", ";"], "ground_truth": ["else", "read_only_private_data_section", "(", ")", ";"], "File": "rs60003", "Func": "rs6000_xcoff_select_rtx_section", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13533, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "is<ISA_LIT>64", "(", ")", "||", "ST", ".", "isSVR4ABI", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "ST", ".", "is<ISA_LIT>64", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "PPCSubtarget1", "Func": "getDataLayoutString", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13534, "Length": 44, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "TVMISelDAGToDAG", "Func": "TVMDAGToDAGISel", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13535, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasFPIdx", "(", ")", "const", "{"], "ground_truth": ["return", "HasFPIdx", ";"], "File": "MipsSubtarget13", "Func": "hasFPIdx", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13536, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "src0", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "op0", ")", ")", ";", "emit_move_insn", "(", "src0", ",", "op0", ")", ";", "}", "if", "(", "GET_MODE", "(", "op0", ")", "==", "HImode", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">=", "<NUM_LIT>", "&&", "GET_CODE", "(", "op0", ")", "==", "MEM", ")", "{", "rtx", "new_mem", "=", "gen_rtx_MEM", "(", "QImode", ",", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "new_mem", ",", "op0", ")", ";", "mask", ">>=", "<NUM_LIT>", ";", "}", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "GET_MODE", "(", "op0", ")", "==", "HImode", ")", "mask", "^=", "<NUM_LIT>", ";", "else", "mask", "^=", "<NUM_LIT>", ";", "}", "if", "(", "GET_MODE", "(", "op0", ")", "==", "HImode", ")", "{", "if", "(", "mask", "&", "<NUM_LIT>", ")", "mask", "-=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "mask", "&", "<NUM_LIT>", ")", "mask", "-=", "<NUM_LIT>", ";", "}"], "ground_truth": ["switch", "(", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "(", "(", "GET_MODE", "(", "op0", ")", "==", "HImode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "(", "TARGET_A24", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{"], "File": "m32c", "Func": "m32c_expand_insv", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13537, "Length": 185, "Cover_Rate": 0.3483992467043315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering53", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13538, "Length": 269, "Cover_Rate": 0.36899862825788754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "TagOffset", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDNode", "*", "Out", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "{", "FiOp", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "TagOffset", ",", "DL", ",", "<STR_LIT>", ")", "}", ")", ";"], "ground_truth": ["ReplaceNode", "(", "N", ",", "Out", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "trySelectStackSlotTagP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13539, "Length": 75, "Cover_Rate": 0.33482142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Subtarget", ".", "isLikeA9", "(", ")", "||", "Subtarget", ".", "isSwift", "(", ")", ")", "{", "UseCycle", "=", "RegNo", ";", "bool", "isSStore", "=", "false", ";", "switch", "(", "UseMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "isSStore", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSStore", "&&", "(", "RegNo", "%", "<NUM_LIT>", ")", ")", "||", "UseAlign", "<", "<NUM_LIT>", ")", "++", "UseCycle", ";", "}", "else", "{"], "ground_truth": ["UseCycle", "=", "RegNo", "+", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "getVSTMUseCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13540, "Length": 83, "Cover_Rate": 0.43455497382198954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Reg", ",", "ShAmt", ",", "DAG", ")", ";", "Reg", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Reg", ",", "ShAmt", ",", "DAG", ")", ";", "}"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "Regs", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Regs", "[", "i", "*", "<NUM_LIT>", "]", ",", "Regs", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "combineVectorTruncationWithPACKSS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13541, "Length": 91, "Cover_Rate": 0.3807531380753138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Encoding", ";", "const", "MCOperand", "Op1", "=", "Inst", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "Op2", "=", "Inst", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "AluOp", "=", "Inst", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "assert", "(", "Op1", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Op2", ".", "isImm", "(", ")", "||", "Op2", ".", "isExpr", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "LPAC", "::", "getAluOp", "(", "AluOp", ".", "getImm", "(", ")", ")", "==", "LPAC", "::", "ADD", ")", "&&", "<STR_LIT>", ")", ";", "Encoding", "=", "(", "get<ISA_LIT>RegisterNumbering", "(", "Op1", ".", "getReg", "(", ")", ")", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Op2", ".", "isImm", "(", ")", ")", "{", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Op2", ".", "getImm", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Encoding", "|=", "(", "Op2", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op2", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{"], "File": "DLXMCCodeEmitter", "Func": "getRiMemoryOpValue", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13542, "Length": 158, "Cover_Rate": 0.6448979591836734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op00", ",", "op02", ",", "op10", ",", "op12", ";", "op00", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "op02", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST", "||", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "SYMBOL_REF", ")", "{", "op10", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "op10", "=", "gen_rtx_CONST", "(", "HImode", ",", "op10", ")", ";", "op12", "=", "gen_rtx_ZERO_EXTRACT", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "op12", "=", "gen_rtx_CONST", "(", "HImode", ",", "op12", ")", ";", "}", "else", "{", "op10", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "op12", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "op02", ";", "operands", "[", "<NUM_LIT>", "]", "=", "op12", ";", "operands", "[", "<NUM_LIT>", "]", "=", "op00", ";", "operands", "[", "<NUM_LIT>", "]", "=", "op10", ";", "}"], "ground_truth": ["else", "if", "(", "rtx_equal_p", "(", "op00", ",", "op12", ")", "||", "(", "REG_P", "(", "op00", ")", "&&", "reg_mentioned_p", "(", "op00", ",", "op10", ")", ")", "||", "(", "REG_P", "(", "op10", ")", "&&", "reg_mentioned_p", "(", "op10", ",", "op00", ")", ")", ")", "{"], "File": "msp4302", "Func": "msp430_split_movsi", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13543, "Length": 246, "Cover_Rate": 0.780952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "bool", "IsPairOp", "=", "isHvxPairTy", "(", "ty", "(", "Op", ")", ")", "||", "llvm", "::", "any_of", "(", "Op", ".", "getNode", "(", ")", "->", "ops", "(", ")", ",", "[", "this", "]", "(", "SDValue", "V", ")", "{", "return", "isHvxPairTy", "(", "ty", "(", "V", ")", ")", ";", "}", ")", ";", "if", "(", "IsPairOp", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SplitHvxMemOp", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SplitHvxPairOp", "(", "Op", ",", "DAG", ")", ";", "}", "}", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxBuildVector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxConcatVectors", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxInsertSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxInsertElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtractSubvector", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtractElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxAnyExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxSignExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxZeroExt", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxCttz", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerHvxShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxMul", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerHvxMulh", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerHvxExtend", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Op", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "}", "Op", ".", "dumpr", "(", "&", "DAG", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HexagonISelLoweringHVX", "Func": "LowerHvxOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13544, "Length": 340, "Cover_Rate": 0.7925407925407926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine1", "Func": "getObjFileLowering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13545, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "P", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "SDValue", "T", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "P", ",", "dl", ",", "<STR_LIT>", ")", ";", "Results", ".", "push_back", "(", "T", ")", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "HexagonISelLowering9", "Func": "ReplaceNodeResults", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13546, "Length": 62, "Cover_Rate": 0.389937106918239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "get<ISA_LIT>RegClassName", "(", "TargetRegisterClass", "const", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXRegisterInfo17", "Func": "getNVPTXRegClassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13547, "Length": 118, "Cover_Rate": 0.8489208633093526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "auto", "I", "=", "MI", ".", "getIterator", "(", ")", ";", "auto", "E", "=", "std", "::", "next", "(", "I", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "E", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering10", "Func": "bundleInstWithWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13548, "Length": 68, "Cover_Rate": 0.6476190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "APInt", "KnownUndef", ",", "KnownZero", ";", "unsigned", "NumElts", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElts", ")", ";"], "ground_truth": ["return", "getTargetShuffleInputs", "(", "Op", ",", "DemandedElts", ",", "Inputs", ",", "Mask", ",", "KnownUndef", ",", "KnownZero", ",", "DAG", ",", "Depth", ",", "ResolveKnownElts", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getTargetShuffleInputs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13549, "Length": 78, "Cover_Rate": 0.6782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Size", "=", "<NUM_LIT>", ";", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SNESDisassembler", "Func": "readInstruction32", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13550, "Length": 49, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "nds32_output_casesi_pc_relative", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "diff_vec", ")", "==", "ADDR_DIFF_VEC", ")", ";", "if", "(", "flag_pic", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "mode", "=", "GET_MODE", "(", "diff_vec", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "E_HImode", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "E_SImode", ":", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "TARGET_16_BIT", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "nds32-md-auxiliary", "Func": "nds32_output_casesi_pc_relative", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13551, "Length": 155, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "getParser", "(", ")", "const", "{"], "ground_truth": ["return", "Parser", ";"], "File": "MCS51AsmParser", "Func": "getParser", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13552, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "StackSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "SDValue", "WordOff", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "OffsetSlot", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackSlot", ",", "WordOff", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "OffsetSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Fild", "=", "BuildFILD", "(", "Op", ",", "<STR_LIT>", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "return", "Fild", ";", "}", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", "}", ";", "SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "MMO", ")", ";", "APInt", "FF", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "SignSet", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "getSetCCResultType", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "FudgePtr", "=", "DAG", ".", "getConstantPool", "(", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FF", ".", "zext", "(", "<NUM_LIT>", ")", ")", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Zero", ".", "getValueType", "(", ")", ",", "SignSet", ",", "Zero", ",", "Four", ")", ";", "FudgePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FudgePtr", ",", "Offset", ")", ";", "SDValue", "Fudge", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FudgePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Fild", ",", "Fudge", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13553, "Length": 474, "Cover_Rate": 0.6732954545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "IsNonOpaqueConstant", "(", "Op0", ")", "&&", "IsNonOpaqueConstant", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Op1", "->", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNOT", "(", "SDLoc", "(", "Op1", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ")", ";", "SDValue", "NewAdd", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewXor", ",", "NewAdd", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineToHorizontalAddSub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "combineAddOrSubToADCOrSBB", "(", "N", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering103", "Func": "combineSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13554, "Length": 162, "Cover_Rate": 0.6044776119402985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getChannelFromSubReg", "(", "unsigned", "SubReg", ")", "const", "{"], "ground_truth": ["return", "SubReg", "?", "(", "getSubRegIdxOffset", "(", "SubReg", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "SIRegisterInfo1", "Func": "getChannelFromSubReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13555, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasBP", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "unsigned", "FrameSize", "=", "determineFrameLayout", "(", "MF", ",", "false", ")", ";", "int", "NegFrameSize", "=", "-", "FrameSize", ";", "bool", "IsLargeFrame", "=", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "NegFrameSize", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["unsigned", "MaxAlign", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";"], "File": "PPCFrameLowering23", "Func": "twoUniqueScratchRegsRequired", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13556, "Length": 57, "Cover_Rate": 0.4351145038167939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "OpSize", ",", "Offset", ")", ";", "MVT", "VT", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "VT", ")", ";", "TailCallArgumentInfo", "Info", ";", "Info", ".", "Arg", "=", "Arg", ";", "Info", ".", "FrameIdxOp", "=", "FIN", ";", "Info", ".", "FrameIdx", "=", "FI", ";", "TailCallArguments", ".", "push_back", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering123", "Func": "CalculateTailCallArgDest", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13557, "Length": 66, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "<STR_LIT>", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "}", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "auto", "Found", "=", "VFMKMap", ".", "find", "(", "Opcode", ")", ";", "if", "(", "Found", "==", "VFMKMap", ".", "end", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "unsigned", "OpcodeUpper", "=", "(", "*", "Found", ")", ".", "second", ".", "first", ";", "unsigned", "OpcodeLower", "=", "(", "*", "Found", ")", ".", "second", ".", "second", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";"], "ground_truth": ["DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "File": "VEInstrInfo", "Func": "expandPseudoVFMK", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13558, "Length": 139, "Cover_Rate": 0.5110294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Is64Bit", "?", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ":", "COFF", "::", "IMAGE_REL_I386_DIR32", ";", "case", "FK_Data_8", ":", "if", "(", "Is64Bit", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR64", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_SecRel_4", ":", "return", "Is64Bit", "?", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ":", "COFF", "::", "IMAGE_REL_I386_SECREL", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86WinCOFFObjectWriter29", "Func": "getRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13559, "Length": 49, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "alpha_fold_builtin_cmpbge", "(", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ")", "{", "if", "(", "op_const", "==", "<NUM_LIT>", ")", "{", "int", "i", ",", "val", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "val", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "unsigned", "HOST_WIDE_INT", "c0", "=", "(", "opint", "[", "<NUM_LIT>", "]", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "unsigned", "HOST_WIDE_INT", "c1", "=", "(", "opint", "[", "<NUM_LIT>", "]", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "c0", ">=", "c1", ")", "val", "|=", "<NUM_LIT>", "<<", "i", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "alpha_fold_builtin_cmpbge", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13560, "Length": 95, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Entry", ".", "Node", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Entry", ".", "Node", "=", "FIPtr", ";", "Entry", ".", "Ty", "=", "PointerType", "::", "getUnqual", "(", "ArgTy", ")", ";", "}"], "ground_truth": ["Args", ".", "push_back", "(", "Entry", ")", ";"], "File": "SparcISelLowering92", "Func": "LowerF128_LibCallArg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13561, "Length": 71, "Cover_Rate": 0.398876404494382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "M", ".", "getFunctionList", "(", ")", ".", "push_back", "(", "NewFunc", ")", ";", "F", "->", "replaceAllUsesWith", "(", "NewFunc", ")", ";", "}", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "F", ".", "hasLocalLinkage", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoInline", ")", ")", "{", "F", ".", "addFnAttr", "(", "Attribute", "::", "AlwaysInline", ")", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13562, "Length": 62, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "canReserveResourcesForConstExt", "(", "MachineInstr", "*", "MI", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "QII", "=", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "TII", ";", "assert", "(", "QII", "->", "isExtended", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "PseudoMI", "=", "MF", "->", "CreateMachineInstr", "(", "QII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";", "bool", "CanReserve", "=", "ResourceTracker", "->", "canReserveResources", "(", "PseudoMI", ")", ";", "MF", "->", "DeleteMachineInstr", "(", "PseudoMI", ")", ";"], "ground_truth": ["return", "CanReserve", ";"], "File": "HexagonVLIWPacketizer17", "Func": "canReserveResourcesForConstExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13563, "Length": 90, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "ExitingMBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DebugLoc", "DL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "BranchMI", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";"], "ground_truth": ["if", "(", "TrueBranch", "!=", "LandMBB", ")", "reversePredicateSetter", "(", "I", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "mergeLoopbreakBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13564, "Length": 55, "Cover_Rate": 0.3819444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "VideoCore4InstrInfo", "Func": "copyPhysReg", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13565, "Length": 69, "Cover_Rate": 0.552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializeBlackfinAsmPrinter", "(", ")", "{"], "ground_truth": ["RegisterAsmPrinter", "<", "BlackfinAsmPrinter", ">", "X", "(", "TheBlackfinTarget", ")", ";"], "File": "BlackfinAsmPrinter", "Func": "LLVMInitializeBlackfinAsmPrinter", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13566, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "*", "MBB", ")", ")", "{", "if", "(", "isProfitableToTransform", "(", "MI", ")", ")", "{", "transformInstruction", "(", "MI", ")", ";", "Changed", "=", "true", ";", "}", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AArch64AdvSIMDScalarPass15", "Func": "processMachineBasicBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13567, "Length": 42, "Cover_Rate": 0.7924528301886793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "this", "->", "TLOF", ".", "get", "(", ")", ";"], "File": "AVRTargetMachine", "Func": "getObjFileLowering", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13568, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalMaskedStore", "(", "Type", "*", "DataType", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isLegalMaskedLoad", "(", "DataType", ",", "Alignment", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo100", "Func": "isLegalMaskedStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13569, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmlaq_rot270v4sf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vcmlaq_rot270_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13570, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>ABIInfo", "::", "EhDataRegSize", "(", ")", "const", "{", "if", "(", "ThisABI", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "Cpu0ABIInfo", "Func": "EhDataRegSize", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13571, "Length": 21, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "k_Register", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reg", ".", "RegNum", ";"], "File": "ARM64AsmParser1", "Func": "getReg", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13572, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "willForceRelocations", "(", ")", "const", "{"], "ground_truth": ["return", "ForceRelocs", "||", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "RISCVAsmBackend11", "Func": "willForceRelocations", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13573, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXLowerArgs (2)", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13574, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AVRFrameLowering (2)", "Func": "getPassName", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13575, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "big_mode", "=", "from_mode", ";", "}", "if", "(", "reg_classes_intersect_p", "(", "VEC_REGS", ",", "rclass", ")", "&&", "(", "GET_MODE_SIZE", "(", "small_mode", ")", "<", "<NUM_LIT>", "||", "s390_class_max_nregs", "(", "VEC_REGS", ",", "big_mode", ")", "==", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_classes_intersect_p", "(", "ACCESS_REGS", ",", "rclass", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "s3905", "Func": "s390_cannot_change_mode_class", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13576, "Length": 51, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ",", "FrameIdx", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo134", "Func": "loadRegFromStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13577, "Length": 32, "Cover_Rate": 0.3047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PrevNum", "=", "Start", ".", "getNumber", "(", ")", ";"], "ground_truth": ["for", "(", "auto", "&", "MBB", ":", "make_range", "(", "MachineFunction", "::", "iterator", "(", "Start", ")", ",", "MF", "->", "end", "(", ")", ")", ")", "{"], "File": "AArch64BranchRelaxation", "Func": "adjustBlockOffsets", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13578, "Length": 32, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "sparc_asm_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["if", "(", "!", "TARGET_FLAT", ")", "gcc_assert", "(", "sparc_leaf_function_p", "==", "crtl", "->", "uses_only_leaf_regs", ")", ";"], "File": "sparc4", "Func": "sparc_asm_function_prologue", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13579, "Length": 27, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "OptimizeReturned", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyOptimizeReturned (2)", "Func": "createWebAssemblyOptimizeReturned", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13580, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_movdqa32store256_mask", "(", "(", "__v8si", "*", ")", "__P", ",", "(", "__v8si", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_store_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13581, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "patt", ")", "==", "SET", ")", "{", "rtx", "lhs", "=", "XEXP", "(", "patt", ",", "<NUM_LIT>", ")", ";", "if", "(", "REG_P", "(", "lhs", ")", "&&", "REGNO", "(", "lhs", ")", "==", "STATIC_CHAIN_REGNUM", ")", "return", "true", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "powerpcspe", "Func": "chain_already_loaded", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13582, "Length": 43, "Cover_Rate": 0.5119047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "lm32_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "first_anon_arg", ";", "tree", "fntype", ";", "fntype", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";", "if", "(", "stdarg_p", "(", "fntype", ")", ")", "first_anon_arg", "=", "*", "cum", "+", "LM32_FIRST_ARG_REG", ";", "else", "{", "int", "size", ";", "if", "(", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "first_anon_arg", "=", "*", "cum", "+", "LM32_FIRST_ARG_REG", "+", "(", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", ";", "}", "if", "(", "(", "first_anon_arg", "<", "(", "LM32_FIRST_ARG_REG", "+", "LM32_NUM_ARG_REGS", ")", ")", "&&", "!", "no_rtl", ")", "{", "int", "first_reg_offset", "=", "first_anon_arg", ";", "int", "size", "=", "LM32_FIRST_ARG_REG", "+", "LM32_NUM_ARG_REGS", "-", "first_anon_arg", ";", "rtx", "regblock", ";", "regblock", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "FIRST_PARM_OFFSET", "(", "<NUM_LIT>", ")", ")", ")", ";", "move_block_from_reg", "(", "first_reg_offset", ",", "regblock", ",", "size", ")", ";"], "ground_truth": ["*", "pretend_size", "=", "size", "*", "UNITS_PER_WORD", ";"], "File": "lm322", "Func": "lm32_setup_incoming_varargs", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13583, "Length": 171, "Cover_Rate": 0.9884393063583815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "std", "::", "min", "(", "NumWaitStates", ",", "getMaxLookAhead", "(", ")", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "EmittedInstrs", ".", "push_front", "(", "nullptr", ")", ";", "}", "EmittedInstrs", ".", "resize", "(", "getMaxLookAhead", "(", ")", ")", ";"], "ground_truth": ["CurrCycleInstr", "=", "nullptr", ";"], "File": "GCNHazardRecognizer16", "Func": "AdvanceCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13584, "Length": 49, "Cover_Rate": 0.362962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "isEmptyXXStructor", "(", "M", ".", "getNamedGlobal", "(", "<STR_LIT>", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "!", "isEmptyXXStructor", "(", "M", ".", "getNamedGlobal", "(", "<STR_LIT>", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "SmallString", "<", "<NUM_LIT>", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "const_cast", "<", "TargetLoweringObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ".", "Initialize", "(", "OutContext", ",", "TM", ")", ";", "Mang", "=", "new", "Mangler", "(", ")", ";", "emitHeader", "(", "M", ",", "OS1", ",", "STI", ")", ";"], "ground_truth": ["OutStreamer", "->", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";"], "File": "NVPTXAsmPrinter5", "Func": "doInitialization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13585, "Length": 113, "Cover_Rate": 0.39372822299651566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Kind", "==", "k_MImmOp", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MImm", ".", "Val", ";"], "File": "VEAsmParser (2)", "Func": "getMImmVal", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13586, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>FrameLowering", "::", "emitStackProbeInlineStub", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "InProlog", ")", "const", "{"], "ground_truth": ["assert", "(", "InProlog", "&&", "<STR_LIT>", ")", ";"], "File": "X86FrameLowering116", "Func": "emitStackProbeInlineStub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13587, "Length": 36, "Cover_Rate": 0.5901639344262295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstructionSelector", "::", "emitCSetForFCmp", "(", "Register", "Dst", ",", "CmpInst", "::", "Predicate", "Pred", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "*", "MIRBuilder", ".", "getMRI", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "Dst", ")", ";", "assert", "(", "!", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "Register", "ZReg", "=", "<STR_LIT>", ";", "<STR_LIT>", "CC1", ",", "CC2", ";", "changeFCMPPredTo<ISA_LIT>CC", "(", "Pred", ",", "CC1", ",", "CC2", ")", ";", "auto", "InvCC1", "=", "<STR_LIT>", "(", "CC1", ")", ";", "if", "(", "CC2", "==", "<STR_LIT>", ")", "return", "emitCSINC", "(", "Dst", ",", "ZReg", ",", "ZReg", ",", "InvCC1", ",", "MIRBuilder", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";"], "ground_truth": ["Register", "Def1Reg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitCSetForFCmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13588, "Length": 127, "Cover_Rate": 0.5695067264573991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine1", "Func": "~SparcTargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13589, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "enableMachinePipeliner", "(", ")", "const", "{"], "ground_truth": ["return", "getSchedModel", "(", ")", ".", "hasInstrSchedModel", "(", ")", "&&", "EnableMachinePipeliner", ";"], "File": "PPCSubtarget13", "Func": "enableMachinePipeliner", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13590, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtph_epi16", "(", "__m512i", "__A", ",", "__mmask32", "__B", ",", "__m512h", "__C", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vcvtph2w512_mask_round", "(", "__C", ",", "(", "__v32hi", ")", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_cvtph_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13591, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "getRegBank", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "getRegBank", "(", "<STR_LIT>", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterBankInfo", "Func": "getRegBankFromRegClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13592, "Length": 70, "Cover_Rate": 0.3482587064676617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ABIInfo", "<ISA_LIT>ABIInfo", "::", "computeTargetABI", "(", "Triple", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "O32", "(", ")", ";", "else", "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "N32", "(", ")", ";", "else", "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "N64", "(", ")", ";", "else", "if", "(", "Options", ".", "getABIName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>ABIInfo", "::", "EABI", "(", ")", ";", "else", "if", "(", "!", "Options", ".", "getABIName", "(", ")", ".", "empty", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "CPU", ".", "empty", "(", ")", "||", "CPU", "==", "<STR_LIT>", ")", "{", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "mips", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "mipsel", ")", "CPU", "=", "<STR_LIT>", ";", "else", "CPU", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsABIInfo18", "Func": "computeTargetABI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13593, "Length": 164, "Cover_Rate": 0.44324324324324327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMCPY", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";"], "ground_truth": ["}"], "File": "XCoreSelectionDAGInfo6", "Func": "EmitTargetCodeForMemcpy", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13594, "Length": 85, "Cover_Rate": 0.31954887218045114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "=", "pru_get_ctable_base_index", "(", "caddr", ")", ";", "gcc_assert", "(", "i", ">=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "caddr", "-", "pru_ctable", "[", "i", "]", ".", "base", ";"], "File": "pru", "Func": "pru_get_ctable_base_offset", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13595, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst2_lanev8qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst2_lane_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13596, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "<ISA_LIT>CC", ";", "SDValue", "Flag", "=", "EmitCmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "<ISA_LIT>CC", ",", "DAG", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "TrueV", ")", ";"], "File": "SystemZISelLowering32", "Func": "LowerSELECT_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13597, "Length": 109, "Cover_Rate": 0.5891891891891892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitLocalCommonSymbolSorted", "(", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", ",", "unsigned", "AccessSize", ")", "override", "{", "<ISA_LIT>MCELFStreamer", "&", "<ISA_LIT>ELFStreamer", "=", "static_cast", "<", "<ISA_LIT>MCELFStreamer", "&", ">", "(", "getStreamer", "(", ")", ")", ";"], "ground_truth": ["<ISA_LIT>ELFStreamer", ".", "<ISA_LIT>MCEmitLocalCommonSymbol", "(", "Symbol", ",", "Size", ",", "ByteAlignment", ",", "AccessSize", ")", ";"], "File": "HexagonMCTargetDesc", "Func": "emitLocalCommonSymbolSorted", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13598, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallContext", "(", ")", ":", "Call", "(", "nullptr", ")", ",", "SPCopy", "(", "nullptr", ")", ",", "ExpectedDist", "(", "<NUM_LIT>", ")", ",", "MovVector", "(", "<NUM_LIT>", ",", "nullptr", ")", ",", "NoStackParams", "(", "false", ")", ",", "UsePush", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "X86CallFrameOptimization38", "Func": "CallContext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13599, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "RHS", "=", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "IsConstVectorInRange", "(", "RHS", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Operands", "[", "<NUM_LIT>", "]", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsConstVectorInRange", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "ScalarVT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "SDValue", "VecOnes", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "Operands", "[", "<NUM_LIT>", "]", ",", "VecOnes", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "if", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "!", "IsConstVectorInRange", "(", "Operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "continue", ";", "std", "::", "swap", "(", "Operands", "[", "i", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "if", "(", "Operands", "[", "j", "]", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Operands", "[", "j", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering24", "Func": "detectAVGPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13600, "Length": 411, "Cover_Rate": 0.5269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";"], "ground_truth": ["}"], "File": "M680x0InstPrinter", "Func": "printRegName", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13601, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "<ISA_LIT>InstrInfo", "::", "getTailDuplicateSize", "(", "CodeGenOpt", "::", "Level", "OptLevel", ")", "const", "{"], "ground_truth": ["return", "OptLevel", ">=", "CodeGenOpt", "::", "Aggressive", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "AArch64InstrInfo105", "Func": "getTailDuplicateSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13602, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "load0", ">", "<NUM_LIT>", "||", "store0", ">", "<NUM_LIT>", "||", "CVIloads", ">", "<NUM_LIT>", "||", "CVIstores", ">", "<NUM_LIT>", ")", "||", "(", "duplex", ">", "<NUM_LIT>", "||", "(", "duplex", "&&", "memory", ")", ")", "||", "(", "solo", "&&", "size", "(", ")", ">", "<NUM_LIT>", ")", "||", "(", "onlyAX", "&&", "neitherAnorX", ">", "<NUM_LIT>", ")", "||", "(", "onlyAX", "&&", "xtypeFloat", ")", ")", "{", "Error", "=", "SHUFFLE_ERROR_INVALID", ";", "return", "false", ";", "}", "if", "(", "jump1", "&&", "jumps", ">", "<NUM_LIT>", ")", "{", "Error", "=", "SHUFFLE_ERROR_BRANCHES", ";", "return", "false", ";", "}", "bool", "bOnlySlot3", "=", "false", ";", "for", "(", "iterator", "ISJ", "=", "begin", "(", ")", ";", "ISJ", "!=", "end", "(", ")", ";", "++", "ISJ", ")", "{", "MCInst", "const", "*", "ID", "=", "ISJ", "->", "getDesc", "(", ")", ";", "if", "(", "!", "ISJ", "->", "Core", ".", "getUnits", "(", ")", ")", "{", "Error", "=", "SHUFFLE_ERROR_UNKNOWN", ";", "return", "false", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "*", "ID", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "if", "(", "onlyNo1", ")", "ISJ", "->", "Core", ".", "setUnits", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", "&", "~", "slotOne", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "MCII", ",", "*", "ID", ")", "!=", "<STR_LIT>", ")", "if", "(", "onlyAin1", ")", "ISJ", "->", "Core", ".", "setUnits", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", "&", "~", "slotOne", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "*", "ID", ")", ".", "isBranch", "(", ")", "||", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "*", "ID", ")", ".", "isCall", "(", ")", ")", "if", "(", "jumps", ">", "<NUM_LIT>", ")", "{", "if", "(", "slotJump", "<", "slotLastJump", ")", "{", "Error", "=", "SHUFFLE_ERROR_BRANCHES", ";", "return", "false", ";", "}", "ISJ", "->", "Core", ".", "setUnits", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", "&", "slotJump", ")", ";", "slotJump", ">>=", "<NUM_LIT>", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "*", "ID", ")", ".", "mayLoad", "(", ")", ")", "{", "if", "(", "loads", "==", "<NUM_LIT>", "&&", "loads", "==", "memory", ")", "ISJ", "->", "Core", ".", "setUnits", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", "&", "slotSingleLoad", ")", ";", "}", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "*", "ID", ")", ".", "mayStore", "(", ")", ")", "{", "if", "(", "!", "store0", ")", "{", "if", "(", "stores", "==", "<NUM_LIT>", ")", "ISJ", "->", "Core", ".", "setUnits", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", "&", "slotSingleStore", ")", ";", "else", "if", "(", "stores", ">", "<NUM_LIT>", ")", "{", "if", "(", "slotLoadStore", "<", "slotLastLoadStore", ")", "{", "Error", "=", "SHUFFLE_ERROR_STORES", ";", "return", "false", ";", "}", "ISJ", "->", "Core", ".", "setUnits", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", "&", "slotLoadStore", ")", ";", "slotLoadStore", ">>=", "<NUM_LIT>", ";", "}", "}", "if", "(", "store1", "&&", "stores", ">", "<NUM_LIT>", ")", "{", "Error", "=", "SHUFFLE_ERROR_STORES", ";", "return", "false", ";", "}", "}", "if", "(", "ISJ", "->", "Core", ".", "getUnits", "(", ")", "==", "slotThree", ")", "bOnlySlot3", "=", "true", ";", "if", "(", "!", "ISJ", "->", "Core", ".", "getUnits", "(", ")", ")", "{"], "ground_truth": ["Error", "=", "SHUFFLE_ERROR_NOSLOTS", ";"], "File": "HexagonShuffler20", "Func": "check", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13603, "Length": 474, "Cover_Rate": 0.34273318872017355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GEP", ")", "continue", ";", "const", "Value", "*", "Ptr", "=", "GEP", "->", "getPointerOperand", "(", ")", ";", "const", "AllocaInst", "*", "Alloca", "=", "dyn_cast", "<", "AllocaInst", ">", "(", "GetUnderlyingObject", "(", "Ptr", ")", ")", ";", "if", "(", "Alloca", ")", "{", "UP", ".", "Threshold", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo38", "Func": "getUnrollingPreferences", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13604, "Length": 47, "Cover_Rate": 0.33098591549295775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegion", "(", ")", "{", "return", "getRegionMRT", "(", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "isRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13605, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "uint64_t", "NopCount", "=", "Count", "/", "<NUM_LIT>", ";", "while", "(", "NopCount", "--", ")", "OS", ".", "write", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MSP430AsmBackend", "Func": "writeNopData", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13606, "Length": 38, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "fr30_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "ground_truth": ["if", "(", "!", "named", "||", "fr30_must_pass_in_stack", "(", "mode", ",", "type", ")", "||", "*", "cum", ">=", "FR30_NUM_ARG_REGS", ")", "return", "NULL_RTX", ";"], "File": "fr304", "Func": "fr30_function_arg", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 13607, "Length": 46, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FstHalf", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "/", "HalfSize", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "HalfSize", ";", "i", "<", "HalfSize", "*", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ">", "<NUM_LIT>", ")", "{", "SndHalf", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "/", "HalfSize", ";", "break", ";", "}", "}", "return", "(", "FstHalf", "|", "(", "SndHalf", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "getShuffleVPERM2X128Immediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13608, "Length": 71, "Cover_Rate": 0.5182481751824818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "copy1MBB", "->", "transferSuccessors", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy0MBB", ";", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "=", "copy1MBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "F", "->", "DeleteMachineInstr", "(", "MI", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "MSP430ISelLowering13", "Func": "EmitInstrWithCustomInserter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13609, "Length": 109, "Cover_Rate": 0.3758620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sign_pi32", "(", "__m64", "__X", ",", "__m64", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_psignd", "(", "(", "__v2si", ")", "__X", ",", "(", "__v2si", ")", "__Y", ")", ";"], "File": "tmmintrin", "Func": "_mm_sign_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13610, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_vec_setv8hf_0", "(", "tmp2", ",", "CONST0_RTX", "(", "mode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "else", "{", "tmp1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_move_insn", "(", "tmp1", ",", "gen_lowpart", "(", "SImode", ",", "val", ")", ")", ";", "tmp2", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_vec_setv4si_0", "(", "tmp2", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "tmp1", ")", ")", ";", "tmp1", "=", "gen_lowpart", "(", "mode", ",", "tmp2", ")", ";", "}", "emit_move_insn", "(", "dperm", ".", "op0", ",", "tmp1", ")", ";", "ok", "=", "(", "expand_vec_perm_1", "(", "&", "dperm", ")", "||", "expand_vec_perm_broadcast_1", "(", "&", "dperm", ")", ")", ";", "gcc_assert", "(", "ok", ")", ";", "return", "ok", ";", "}", "goto", "widen", ";", "case", "E_V16QImode", ":", "if", "(", "TARGET_AVX2", ")", "return", "ix86_vector_duplicate_value", "(", "mode", ",", "target", ",", "val", ")", ";", "if", "(", "TARGET_SSE2", ")", "goto", "permute", ";", "goto", "widen", ";", "widen", ":", "{", "machine_mode", "smode", ",", "wsmode", ",", "wvmode", ";", "rtx", "x", ";", "smode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "wvmode", "=", "get_mode_wider_vector", "(", "mode", ")", ";", "wsmode", "=", "GET_MODE_INNER", "(", "wvmode", ")", ";", "val", "=", "convert_modes", "(", "wsmode", ",", "smode", ",", "val", ",", "true", ")", ";", "if", "(", "smode", "==", "QImode", "&&", "!", "TARGET_PARTIAL_REG_STALL", ")", "emit_insn", "(", "gen_insv_1", "(", "wsmode", ",", "val", ",", "val", ")", ")", ";", "else", "{", "x", "=", "expand_simple_binop", "(", "wsmode", ",", "ASHIFT", ",", "val", ",", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "smode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "val", "=", "expand_simple_binop", "(", "wsmode", ",", "IOR", ",", "val", ",", "x", ",", "x", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "x", "=", "gen_reg_rtx", "(", "wvmode", ")", ";", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "mmx_ok", ",", "wvmode", ",", "x", ",", "val", ")", ";", "gcc_assert", "(", "ok", ")", ";", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "GET_MODE", "(", "target", ")", ",", "x", ")", ")", ";", "return", "ok", ";", "}", "case", "E_V16HImode", ":", "case", "E_V16HFmode", ":"], "ground_truth": ["case", "E_V32QImode", ":"], "File": "i386-expand", "Func": "ix86_expand_vector_init_duplicate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13611, "Length": 317, "Cover_Rate": 0.381468110709988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "~", "<ISA_LIT>FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "~AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13612, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNHazardRecognizer", "::", "checkRWLaneHazards", "(", "MachineInstr", "*", "RWLane", ")", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "LaneSelectOp", "=", "TII", "->", "getNamedOperand", "(", "*", "RWLane", ",", "<STR_LIT>", "::", "src1", ")", ";"], "File": "GCNHazardRecognizer", "Func": "checkRWLaneHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13613, "Length": 60, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "LROpOut", "=", "getReturnAddrFrameIndex", "(", "DAG", ")", ";", "LROpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "LROpOut", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "LROpOut", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "isDarwinABI", ")", "{", "FPOpOut", "=", "getFramePointerFrameIndex", "(", "DAG", ")", ";", "FPOpOut", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "FPOpOut", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "SDValue", "(", "FPOpOut", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering157", "Func": "EmitTailCallLoadFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13614, "Length": 112, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>64TargetMachine", "::", "<ISA_LIT>64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "PTXTargetMachine6", "Func": "PTX64TargetMachine", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13615, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isInstrUniform", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";"], "File": "AMDGPURegisterBankInfo13", "Func": "isInstrUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13616, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "uses_pic_offset_table", "==", "<NUM_LIT>", ")", "return", ";", "gcc_assert", "(", "flag_pic", "!=", "<NUM_LIT>", ")", ";", "pat", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "pat", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "pat", ")", ",", "ARC_UNSPEC_GOT", ")", ";", "pat", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pat", ")", ";"], "ground_truth": ["pat", "=", "gen_rtx_SET", "(", "baseptr_rtx", ",", "pat", ")", ";"], "File": "arc5", "Func": "arc_finalize_pic", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13617, "Length": 60, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "OutStreamer", "->", "emitSymbolValue", "(", "DotSym", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OutStreamer", "->", "PopSection", "(", ")", ";"], "File": "SystemZAsmPrinter11", "Func": "LowerFENTRY_CALL", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13618, "Length": 65, "Cover_Rate": 0.34759358288770054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitializeDcpu16Target", "(", ")", "{", "RegisterTargetMachine", "<", "Dcpu16TargetMachine", ">", "X", "(", "TheDcpu16Target", ")", ";"], "ground_truth": ["}"], "File": "Dcpu16TargetMachine (2)", "Func": "LLVMInitializeDcpu16Target", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13619, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmulh_n_s32", "(", "int32x2_t", "a", ",", "int32_t", "b", ")", "{", "int32x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrdmulh_n_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13620, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>Relocator", "::", "SymVal", "==", "got_entry", "->", "getValue", "(", ")", ")", "got_entry", "->", "setValue", "(", "pReloc", ".", "symValue", "(", ")", ")", ";", "Relocation", "*", "dyn_rel", "=", "pParent", ".", "getRelRelMap", "(", ")", ".", "lookUp", "(", "pReloc", ")", ";", "if", "(", "(", "dyn_rel", "!=", "NULL", ")", "&&", "(", "<ISA_LIT>Relocator", "::", "SymVal", "==", "dyn_rel", "->", "addend", "(", ")", ")", ")", "{", "dyn_rel", "->", "setAddend", "(", "pReloc", ".", "symValue", "(", ")", ")", ";", "}"], "ground_truth": ["Relocator", "::", "Address", "GOT_S", "=", "helper_get_GOT_address", "(", "pReloc", ",", "pParent", ")", ";"], "File": "X86Relocator", "Func": "gotpcrel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13621, "Length": 83, "Cover_Rate": 0.42783505154639173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "prev", "=", "vec_lab", ";", ";", "prev", "=", "PREV_INSN", "(", "prev", ")", ")", "{", "if", "(", "GET_CODE", "(", "prev", ")", "!=", "JUMP_INSN", ")", "continue", ";", "prevpat", "=", "PATTERN", "(", "prev", ")", ";", "if", "(", "GET_CODE", "(", "prevpat", ")", "!=", "PARALLEL", "||", "XVECLEN", "(", "prevpat", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "x", "=", "XVECEXP", "(", "prevpat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "USE", ")", "continue", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "vec_lab", ")", "break", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "fixup_addr_diff_vecs", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13622, "Length": 105, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "JalrInst", ";", "JalrInst", ".", "setLoc", "(", "IDLoc", ")", ";", "const", "MCOperand", "FirstRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "unsigned", "Opcode", "=", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "inMicro<ISA_LIT>Mode", "(", ")", ")", "{", "JalrInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "JalrInst", ".", "addOperand", "(", "FirstRegOp", ")", ";", "}", "else", "{", "JalrInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "JalrInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "JalrInst", ".", "addOperand", "(", "FirstRegOp", ")", ";", "}", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "JalrInst", ".", "setOpcode", "(", "inMicro<ISA_LIT>Mode", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "JalrInst", ".", "addOperand", "(", "FirstRegOp", ")", ";", "const", "MCOperand", "SecondRegOp", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "JalrInst", ".", "addOperand", "(", "SecondRegOp", ")", ";", "}", "Instructions", ".", "push_back", "(", "JalrInst", ")", ";", "if", "(", "AssemblerOptions", ".", "back", "(", ")", "->", "isReorder", "(", ")", ")", "{", "MCInst", "NopInst", ";", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "NopInst", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser6", "Func": "expandJalWithRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13623, "Length": 211, "Cover_Rate": 0.8274509803921568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "issetmem", ")", "{", "srcmem", "=", "offset_address", "(", "srcmem", ",", "copy_rtx", "(", "tmp", ")", ",", "piece_size_n", ")", ";", "srcmem", "=", "adjust_address", "(", "srcmem", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_64BIT", "&&", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "if", "(", "i", ")", "{", "destmem", "=", "adjust_address", "(", "copy_rtx", "(", "destmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "srcmem", "=", "adjust_address", "(", "copy_rtx", "(", "srcmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "}", "emit_move_insn", "(", "destmem", ",", "srcmem", ")", ";", "}", "}", "else", "{", "rtx", "tmpreg", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "unroll", "<=", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "tmpreg", "[", "i", "]", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "i", ")", "srcmem", "=", "adjust_address", "(", "copy_rtx", "(", "srcmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "tmpreg", "[", "i", "]", ",", "srcmem", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "if", "(", "i", ")", "destmem", "=", "adjust_address", "(", "copy_rtx", "(", "destmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "destmem", ",", "tmpreg", "[", "i", "]", ")", ";", "}", "}", "}", "else", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "unroll", ";", "i", "++", ")", "{", "if", "(", "i", ")", "destmem", "=", "adjust_address", "(", "copy_rtx", "(", "destmem", ")", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "destmem", ",", "value", ")", ";", "}", "tmp", "=", "expand_simple_binop", "(", "iter_mode", ",", "PLUS", ",", "iter", ",", "piece_size", ",", "iter", ",", "true", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "tmp", "!=", "iter", ")", "emit_move_insn", "(", "iter", ",", "tmp", ")", ";", "emit_cmp_and_jump_insns", "(", "iter", ",", "size", ",", "LT", ",", "NULL_RTX", ",", "iter_mode", ",", "true", ",", "top_label", ")", ";", "if", "(", "expected_size", "!=", "-", "<NUM_LIT>", ")", "{", "expected_size", "/=", "GET_MODE_SIZE", "(", "mode", ")", "*", "unroll", ";", "if", "(", "expected_size", "==", "<NUM_LIT>", ")", "predict_jump", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "expected_size", ">", "REG_BR_PROB_BASE", ")", "predict_jump", "(", "REG_BR_PROB_BASE", "-", "<NUM_LIT>", ")", ";", "else", "predict_jump", "(", "REG_BR_PROB_BASE", "-", "(", "REG_BR_PROB_BASE", "+", "expected_size", "/", "<NUM_LIT>", ")", "/", "expected_size", ")", ";", "}", "else", "predict_jump", "(", "REG_BR_PROB_BASE", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", ";", "iter", "=", "ix86_zero_extend_to_Pmode", "(", "iter", ")", ";", "tmp", "=", "expand_simple_binop", "(", "Pmode", ",", "PLUS", ",", "destptr", ",", "iter", ",", "destptr", ",", "true", ",", "OPTAB_LIB_WIDEN", ")", ";", "if", "(", "tmp", "!=", "destptr", ")", "emit_move_insn", "(", "destptr", ",", "tmp", ")", ";", "if", "(", "!", "issetmem", ")", "{"], "ground_truth": ["tmp", "=", "expand_simple_binop", "(", "Pmode", ",", "PLUS", ",", "srcptr", ",", "iter", ",", "srcptr", ",", "true", ",", "OPTAB_LIB_WIDEN", ")", ";"], "File": "i386-expand", "Func": "expand_set_or_cpymem_via_loop", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13624, "Length": 447, "Cover_Rate": 0.6385714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s8_s64", "(", "int64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int8x8_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_s8_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13625, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")", "return", "new", "<ISA_LIT>DispatchGroupSBHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "if", "(", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", "&&", "Directive", "!=", "<STR_LIT>", ")", "{", "assert", "(", "DAG", "->", "TII", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>HazardRecognizer970", "(", "*", "DAG", ")", ";"], "File": "PPCInstrInfo1", "Func": "CreateTargetPostRAHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13626, "Length": 55, "Cover_Rate": 0.4824561403508772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "CreateExpr", "(", "MCSymbolRefExpr", "::", "Create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "Ctx", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetJumpTableSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetConstantPoolIndexSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["MCOp", "=", "LowerSymbolOperand", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ")", ")", ";"], "File": "mprocMCInstLower", "Func": "Lower", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13627, "Length": 124, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "&&", "<STR_LIT>", ")", ";", "Entry", "->", "addLiveIn", "(", "*", "I", ")", ";", "BuildMI", "(", "*", "Entry", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVR", ")", ".", "addReg", "(", "*", "I", ")", ";", "for", "(", "auto", "*", "Exit", ":", "Exits", ")", "BuildMI", "(", "*", "Exit", ",", "Exit", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "I", ")", ".", "addReg", "(", "NewVR", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering", "Func": "insertCopiesSplitCSR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13628, "Length": 102, "Cover_Rate": 0.3763837638376384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "return", "ST", ".", "getFlatWorkGroupSizes", "(", "F", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor", "Func": "getFlatWorkGroupSizes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13629, "Length": 24, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "RepeatedMask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SDValue", "VPermMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "VPermMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "VPermMask", ")", ")", ";", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "VPermMask", ")", ",", "V1", ")", ";", "return", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering208", "Func": "lowerV8F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13630, "Length": 311, "Cover_Rate": 0.5325342465753424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "__A", ")", ",", "<STR_LIT>", "(", "res", ")", ",", "<STR_LIT>", "(", "dtmp", ")", ":", ")", ";", "res", "=", "__builtin_rint", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "(", "res", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvtss_si32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13631, "Length": 39, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "WideVecVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDValue", "WideVec", "=", "peekThroughBitcasts", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "TLI", ".", "isTypeLegal", "(", "WideVecVT", ")", "&&", "WideVecVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "WideVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "isConcatenatedNot", "=", "[", "]", "(", "SDValue", "V", ")", "{", "V", "=", "peekThroughBitcasts", "(", "V", ")", ";", "if", "(", "!", "isBitwiseNot", "(", "V", ")", ")", "return", "false", ";", "SDValue", "NotOp", "=", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "peekThroughBitcasts", "(", "NotOp", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "if", "(", "isConcatenatedNot", "(", "WideVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "isConcatenatedNot", "(", "WideVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Concat", "=", "split256IntArith", "(", "WideVec", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "WideVecVT", ",", "Concat", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "InVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "InVec", ".", "getNode", "(", ")", ")", ")", "return", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "InVec", ".", "getNode", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";"], "File": "X86ISelLowering158", "Func": "combineExtractSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13632, "Length": 311, "Cover_Rate": 0.3737980769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "isProgramMemoryAccess", "(", "MemSDNode", "const", "*", "N", ")", "{"], "ground_truth": ["auto", "V", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "File": "StackPU2", "Func": "isProgramMemoryAccess", "Target": "StackPU2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13633, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_castsi128_pd", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__A", ";"], "File": "emmintrin", "Func": "_mm_castsi128_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13634, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return", "nios2_large_got_address", "(", "offset", ",", "tmp", ")", ";", "}", "return", "gen_const_mem", "(", "Pmode", ",", "nios2_got_address", "(", "sym", ",", "unspec", ")", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_load_pic_address", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13635, "Length": 29, "Cover_Rate": 0.4027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>MachObjectWriter", ">", "(", "CPUType", ",", "CPUSubtype", ",", "IsILP32", ")", ";"], "ground_truth": ["}"], "File": "AArch64MachObjectWriter26", "Func": "createAArch64MachObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13636, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>FixupSetCC", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CallFrameOptimization", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AvoidStoreForwardingBlocks", "(", ")", ")", ";", "}"], "ground_truth": ["addPass", "(", "create<ISA_LIT>FlagsCopyLoweringPass", "(", ")", ")", ";"], "File": "X86TargetMachine11", "Func": "addPreRegAlloc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13637, "Length": 36, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "matchVectorShuffleAsEXTRQ", "(", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "BitLen", ",", "BitIdx", ",", "Zeroable", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "BitLen", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "BitIdx", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "matchVectorShuffleAsINSERTQ", "(", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "BitLen", ",", "BitIdx", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", "?", "V1", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V2", "?", "V2", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "DAG", ".", "getConstant", "(", "BitLen", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "BitIdx", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleWithSSE4A", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13638, "Length": 134, "Cover_Rate": 0.7243243243243244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "S_LSHL_B64", ":", "return", "AMDGPU", "::", "V_LSHL_B64", ";", "case", "AMDGPU", "::", "S_LSHR_B32", ":", "return", "AMDGPU", "::", "V_LSHR_B32_e32", ";", "case", "AMDGPU", "::", "S_LSHR_B64", ":", "return", "AMDGPU", "::", "V_LSHR_B64", ";", "case", "AMDGPU", "::", "S_SEXT_I32_I8", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_SEXT_I32_I16", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_BFE_U32", ":", "return", "AMDGPU", "::", "V_BFE_U32", ";", "case", "AMDGPU", "::", "S_BFE_I32", ":", "return", "AMDGPU", "::", "V_BFE_I32", ";", "case", "AMDGPU", "::", "S_NOT_B32", ":", "return", "AMDGPU", "::", "V_NOT_B32_e32", ";", "case", "AMDGPU", "::", "S_CMP_EQ_I32", ":", "return", "AMDGPU", "::", "V_CMP_EQ_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_LG_I32", ":", "return", "AMDGPU", "::", "V_CMP_NE_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_GT_I32", ":", "return", "AMDGPU", "::", "V_CMP_GT_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_GE_I32", ":", "return", "AMDGPU", "::", "V_CMP_GE_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_LT_I32", ":", "return", "AMDGPU", "::", "V_CMP_LT_I32_e32", ";", "case", "AMDGPU", "::", "S_CMP_LE_I32", ":", "return", "AMDGPU", "::", "V_CMP_LE_I32_e32", ";", "case", "AMDGPU", "::", "S_LOAD_DWORD_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORD_SGPR", ":", "return", "AMDGPU", "::", "BUFFER_LOAD_DWORD_ADDR64", ";", "case", "AMDGPU", "::", "S_LOAD_DWORDX2_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORDX2_SGPR", ":", "return", "AMDGPU", "::", "BUFFER_LOAD_DWORDX2_ADDR64", ";"], "ground_truth": ["case", "AMDGPU", "::", "S_LOAD_DWORDX4_IMM", ":"], "File": "SIInstrInfo65", "Func": "getVALUOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13639, "Length": 175, "Cover_Rate": 0.41766109785202865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "getNumFixupKinds", "(", ")", "const", "LLVM_OVERRIDE", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SystemZMCAsmBackend29", "Func": "getNumFixupKinds", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13640, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Modified", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "Modified", "|=", "RescheduleLoadStoreInstrs", "(", "MFI", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer16", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13641, "Length": 44, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "uint8_t", "OSABI", ",", "StringRef", "CPU", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSABI", "(", "OSABI", ")", ",", "CPU", "(", "CPU", ")", ",", "MCII", "(", "T", ".", "createMCInstrInfo", "(", ")", ")", ",", "RelaxTarget", "(", "new", "MCInst", "*", ")", ",", "Extender", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "HexagonAsmBackend11", "Func": "HexagonAsmBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13642, "Length": 56, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_renumber", ")", "{", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "if", "(", "regno", "==", "REG_Z", ")", "{", "return", "true", ";", "}", "}", "return", "false", ";", "}", "if", "(", "regno", "<", "FIRST_PSEUDO_REGISTER", "&&", "(", "regno", "==", "REG_X", "||", "regno", "==", "REG_Y", "||", "regno", "==", "REG_Z", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", ")", "{", "ok", "=", "true", ";", "}", "else", "if", "(", "reg_renumber", ")", "{", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "if", "(", "regno", "==", "REG_X", "||", "regno", "==", "REG_Y", "||", "regno", "==", "REG_Z", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "{", "ok", "=", "true", ";", "}", "}"], "ground_truth": ["if", "(", "avr_strict_X", "&&", "PLUS", "==", "outer_code", "&&", "regno", "==", "REG_X", ")", "{"], "File": "avr", "Func": "avr_regno_mode_code_ok_for_base_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13643, "Length": 109, "Cover_Rate": 0.6449704142011834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isNEONByteReplicate", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "<STR_LIT>", "(", "Value", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isNEONi16splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13644, "Length": 59, "Cover_Rate": 0.8805970149253731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "GVar", ")", "{", "int64_t", "Imm", ";", "uint32_t", "Reloc", ";", "if", "(", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", ")", "||", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", ")", ")", "{", "Imm", "=", "PatchImms", "[", "GVar", "]", ".", "first", ";", "Reloc", "=", "PatchImms", "[", "GVar", "]", ".", "second", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "Reloc", "==", "<STR_LIT>", "||", "Reloc", "==", "<STR_LIT>", ")", "OutMI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "OutMI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "const", "GlobalValue", "*", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "GVar", "&&", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", ")", ")", "{", "uint32_t", "Imm", "=", "PatchImms", "[", "GVar", "]", ".", "first", ";", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["else", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";"], "File": "BTFDebug24", "Func": "InstLower", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13645, "Length": 315, "Cover_Rate": 0.7535885167464115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uintptr_t", "getPICBase", "(", ")", "const", "{"], "ground_truth": ["return", "PICBase", ";"], "File": "X86JITInfo", "Func": "getPICBase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13646, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "WL", ".", "append", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";", "for", "(", "auto", "*", "Succ", ":", "Succs", ")", "MBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "MBB", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare", "Func": "eraseDeadBBsAndChildren", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13647, "Length": 39, "Cover_Rate": 0.312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ExtReg", "=", "extendRegister", "(", "ValVReg", ",", "VA", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "PhysReg", ",", "ExtReg", ")", ";"], "ground_truth": ["MIB", ".", "addUse", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";"], "File": "MipsCallLowering1", "Func": "assignValueToReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13648, "Length": 30, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLegalToVectorizeMemChain", "(", "ChainSizeInBytes", ",", "Alignment", ",", "AddrSpace", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "isLegalToVectorizeLoadChain", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13649, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "if", "(", "MI", ".", "getParent", "(", ")", "&&", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", "{", "const", "auto", "MF", "=", "MI", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", "->", "getTarget", "(", ")", ")", ";", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "TM", ".", "getMCRegisterInfo", "(", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "*", "TM", ".", "getMCSubtargetInfo", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "isCompressibleInst", "(", "MI", ",", "&", "ST", ",", "MRI", ",", "STI", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "get", "(", "Opcode", ")", ".", "getSize", "(", ")", ";", "}", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVInstrInfo29", "Func": "getInstSizeInBytes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13650, "Length": 152, "Cover_Rate": 0.5409252669039146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SplitConst32AndConst64", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "HexagonSplitConst32AndConst64", "Func": "HexagonSplitConst32AndConst64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13651, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "(", "is_attribute_p", "(", "<STR_LIT>", ",", "name", ")", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "*", "type", ")", ")", ")", "||", "(", "(", "is_attribute_p", "(", "<STR_LIT>", ",", "name", ")", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "*", "type", ")", ")", ")", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "return", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_handle_struct_attribute", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13652, "Length": 71, "Cover_Rate": 0.4176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "this", "<<", "'\\n'", ";", "errs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "Base", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "Base", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "else", "errs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "hasIndexField", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "Index", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "Index", ".", "getNode", "(", ")", "->", "dump", "(", ")", ";", "else", "errs", "(", ")", "<<", "<STR_LIT>", ";", "}", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Disp", ";"], "ground_truth": ["if", "(", "IncludesDynAlloc", ")", "errs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "SystemZISelDAGToDAG1", "Func": "dump", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13653, "Length": 102, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VecVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "unsigned", "NumElemsPerChunk", "=", "vecWidth", "/", "VecVT", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["return", "Index", "/", "NumElemsPerChunk", ";"], "File": "X86ISelLowering152", "Func": "getExtractVEXTRACTImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13654, "Length": 30, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgRegs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgVTs", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "ArgFlags", ".", "reserve", "(", "I", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "I", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Value", "*", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Arg", "=", "getRegForValue", "(", "Op", ")", ";", "if", "(", "Arg", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "<STR_LIT>", "Flags", ";", "unsigned", "OriginalAlignment", "=", "TD", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "NULL", ")", ";", "if", "(", "isThumb", ")", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "else", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "RegArgs", "[", "i", "]", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UsedRegs", ";", "if", "(", "!", "FinishCall", "(", "RetVT", ",", "UsedRegs", ",", "I", ",", "CC", ",", "NumBytes", ")", ")", "return", "false", ";", "static_cast", "<", "MachineInstr", "*", ">", "(", "MIB", ")", "->", "setPhysRegsDeadExcept", "(", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel26", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13655, "Length": 356, "Cover_Rate": 0.7206477732793523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "SignRot", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "VecOp0", ",", "<NUM_LIT>", ")", ",", "SignRotAmt", ")", ";", "SDNode", "*", "UpperHalfSign", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "SignRot", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "UpperHalfSignMask", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "UpperHalfSign", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "UpperLowerMask", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDNode", "*", "UpperLowerSelect", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "UpperHalfSignMask", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "VecOp0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "UpperLowerMask", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Shift", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShiftAmt", ")", ")", "{", "unsigned", "bytes", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", ">>", "<NUM_LIT>", ";", "unsigned", "bits", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "bytes", "=", "<NUM_LIT>", "-", "bytes", ";", "Shift", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "UpperLowerSelect", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bytes", ",", "ShiftAmtVT", ")", ")", ";", "}", "if", "(", "bits", ">", "<NUM_LIT>", ")", "{", "bits", "=", "<NUM_LIT>", "-", "bits", ";", "Shift", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "(", "Shift", "!=", "<NUM_LIT>", "?", "Shift", ":", "UpperLowerSelect", ")", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bits", ",", "ShiftAmtVT", ")", ")", ";", "}", "}", "else", "{", "SDNode", "*", "NegShift", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftAmtVT", ",", "ShiftAmt", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ShiftAmtVT", ")", ")", ";", "Shift", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "UpperLowerSelect", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NegShift", ",", "<NUM_LIT>", ")", ")", ";", "Shift", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "Shift", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NegShift", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "SDValue", "(", "Shift", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG1", "Func": "SelectSRAi64", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13656, "Length": 375, "Cover_Rate": 0.7381889763779528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__TM_is_illegal", "(", "void", "*", "const", "tdb_ptr", ")", "{", "struct", "__htm_tdb", "*", "tdb", "=", "(", "struct", "__htm_tdb", "*", ")", "tdb_ptr", ";", "return", "(", "tdb", "->", "format", "==", "<NUM_LIT>", "&&", "(", "tdb", "->", "abort_code", "==", "<NUM_LIT>", "||", "tdb", "->", "abort_code", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "htmxlintrin", "Func": "__TM_is_illegal", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13657, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ArchV", ".", "empty", "(", ")", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", ")", "CPU", "=", "DefaultArch", ";", "return", "CPU", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc24", "Func": "selectHexagonCPU", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13658, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "DstR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "TmpR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpR", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["unsigned", "TfrOpc", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonFrameLowering2", "Func": "expandLoadInt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13659, "Length": 129, "Cover_Rate": 0.5758928571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "EmitMappingSymbol", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "emitInstruction", "(", "Inst", ",", "STI", ")", ";"], "File": "CSKYELFStreamer", "Func": "emitInstruction", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13660, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "SecondLastInst", "=", "NULL", ";", "do", "{", "if", "(", "&", "*", "I", "!=", "LastInst", "&&", "!", "I", "->", "isBundle", "(", ")", "&&", "isUnpredicatedTerminator", "(", "I", ")", ")", "{", "if", "(", "!", "SecondLastInst", ")", "SecondLastInst", "=", "I", ";", "else", "return", "true", ";", "}", "if", "(", "I", "==", "MBB", ".", "instr_begin", "(", ")", ")", "break", ";", "--", "I", ";", "}", "while", "(", "I", ")", ";", "int", "LastOpcode", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "bool", "LastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "LastOpcode", ")", ";", "bool", "LastOpcodeHasNot", "=", "PredOpcodeHasNot", "(", "LastOpcode", ")", ";", "if", "(", "LastInst", "&&", "!", "SecondLastInst", ")", "{", "if", "(", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LastOpcodeHasJMP_c", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "LastOpcodeHasNot", ")", "{", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "int", "SecLastOpcode", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "bool", "SecLastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "SecLastOpcode", ")", ";", "bool", "SecLastOpcodeHasNot", "=", "PredOpcodeHasNot", "(", "SecLastOpcode", ")", ";", "if", "(", "SecLastOpcodeHasJMP_c", "&&", "(", "LastOpcode", "==", "<STR_LIT>", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "SecLastOpcodeHasNot", ")", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcode", "==", "<STR_LIT>", "&&", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SecLastOpcode", "==", "<STR_LIT>", "&&", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonInstrInfo11", "Func": "AnalyzeBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13661, "Length": 401, "Cover_Rate": 0.6295133437990581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Op", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering15", "Func": "LowerGlobalAddress", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13662, "Length": 58, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "It", "=", "llvm", "::", "find_if", "(", "Range", ",", "P", ")", ";", "assert", "(", "It", "!=", "std", "::", "end", "(", "Range", ")", ")", ";"], "ground_truth": ["return", "It", ";"], "File": "TVMExtras", "Func": "find_if_or_fail", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13663, "Length": 27, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_fnmsub_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "__m128d", "__C", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfnmsubsd3", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fmaintrin", "Func": "_mm_fnmsub_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13664, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Opc", ">=", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "KnownZero", "=", "KnownOne", "=", "APInt", "(", "Mask", ".", "getBitWidth", "(", ")", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "Mask", ".", "getBitWidth", "(", ")", ",", "Mask", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering144", "Func": "computeMaskedBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13665, "Length": 111, "Cover_Rate": 0.6032608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "AnnotateTLSDescriptorSequence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13666, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_add_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "(", "(", "__v4sf", ")", "__A", "+", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_add_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13667, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fnmadd_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__builtin_ia32_vfnmaddph512_mask", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_fnmadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13668, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "(", "__a", ">", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcgt_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13669, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BrBB", "=", "FuncInfo", ".", "MBB", ";", "MachineBasicBlock", "*", "TBB", "=", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "MachineBasicBlock", "*", "FBB", "=", "FuncInfo", ".", "MBBMap", "[", "BI", "->", "getSuccessor", "(", "<NUM_LIT>", ")", "]", ";", "if", "(", "const", "CmpInst", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "if", "(", "isValueAvailable", "(", "CI", ")", ")", "{", "Optional", "<", "<STR_LIT>", ">", "Opt<ISA_LIT>Pred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "!", "Opt<ISA_LIT>Pred", ")", "return", "false", ";", "<STR_LIT>", "<ISA_LIT>Pred", "=", "Opt<ISA_LIT>Pred", ".", "getValue", "(", ")", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "<ISA_LIT>Pred", "=", "<STR_LIT>", "(", "<ISA_LIT>Pred", ")", ";", "}", "Register", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CondReg", ",", "<ISA_LIT>Pred", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BrBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Subtarget", "->", "hasSPE", "(", ")", "?", "<STR_LIT>", ":", "<ISA_LIT>Pred", ")", ".", "addReg", "(", "CondReg", ")", ".", "addMBB", "(", "TBB", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "<NUM_LIT>", ")", "?", "FBB", ":", "TBB", ";", "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCFastISel12", "Func": "SelectBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13670, "Length": 285, "Cover_Rate": 0.8742331288343558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "mprocISelDAGToDAG", "Func": "getPassName", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13671, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "map", ".", "lookup", "(", "name", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDKernelCodeTUtils", "Func": "get_amd_kernel_code_t_FieldIndex", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13672, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "ARCSubtarget", "Func": "ARCSubtarget", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13673, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ValueList", "RHS", ";"], "ground_truth": ["if", "(", "IsNarrowSequence", "<", "<NUM_LIT>", ">", "(", "MulOp0", ",", "LHS", ")", "&&", "IsNarrowSequence", "<", "<NUM_LIT>", ">", "(", "MulOp1", ",", "RHS", ")", ")", "{"], "File": "ARMParallelDSP17", "Func": "AddMACCandidate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13674, "Length": 26, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "loongarch_can_use_return_insn", "(", "void", ")", "{"], "ground_truth": ["return", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame", ".", "total_size", "==", "<NUM_LIT>", ";"], "File": "loongarch", "Func": "loongarch_can_use_return_insn", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13675, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "isX86LogicalCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13676, "Length": 72, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "LM32AsmPrinter", "Func": "getPassName", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13677, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";"], "ground_truth": ["assert", "(", "(", "Kind", ".", "isReadOnly", "(", ")", "||", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "XCoreTargetObjectFile1", "Func": "getSectionForConstant", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13678, "Length": 30, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "insert", "(", "unsigned", "BBNum", ",", "BasicBlockInfo", "BBI", ")", "{"], "ground_truth": ["BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "BBNum", ",", "BBI", ")", ";"], "File": "ARMBasicBlockInfo10", "Func": "insert", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13679, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "OpVT", "==", "<STR_LIT>", "&&", "Op0VT", "==", "<STR_LIT>", ")", "||", "Op0VT", "==", "<STR_LIT>", ")", "{", "RTLIB", "::", "Libcall", "LC", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "RTLIB", "::", "getSINTTOFP", "(", "Op0VT", ",", "OpVT", ")", ":", "RTLIB", "::", "getUINTTOFP", "(", "Op0VT", ",", "OpVT", ")", ";", "assert", "(", "LC", "!=", "RTLIB", "::", "UNKNOWN_LIBCALL", "&&", "<STR_LIT>", ")", ";", "SDValue", "Dummy", ";", "return", "ExpandLibCall", "(", "LC", ",", "Op", ",", "DAG", ",", "false", ",", "Dummy", ",", "TLI", ")", ";", "}"], "ground_truth": ["return", "Op", ";"], "File": "SPUISelLowering11", "Func": "LowerINT_TO_FP", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13680, "Length": 84, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Strs", ".", "first", ".", "trim", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Ints", ".", "first", ")", ")", "{", "Ctx", ".", "emitError", "(", "<STR_LIT>", "+", "Name", ")", ";", "return", "Default", ";", "}", "if", "(", "Strs", ".", "second", ".", "trim", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Ints", ".", "second", ")", ")", "{", "if", "(", "!", "OnlyFirstRequired", "||", "Strs", ".", "second", ".", "trim", "(", ")", ".", "size", "(", ")", ")", "{", "Ctx", ".", "emitError", "(", "<STR_LIT>", "+", "Name", ")", ";", "return", "Default", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo26", "Func": "getIntegerPairAttribute", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13681, "Length": 85, "Cover_Rate": 0.45698924731182794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "next_feature_string", "=", "strchr", "(", "curr_feature_string", ",", "','", ")", ";", "if", "(", "next_feature_string", ")", "*", "next_feature_string", "++", "=", "'\\0'", ";", "if", "(", "*", "curr_feature_string", "==", "'^'", ")", "{", "curr_feature_string", "++", ";", "clear", "=", "true", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "X86_TUNE_LAST", ";", "i", "++", ")", "{", "if", "(", "!", "strcmp", "(", "curr_feature_string", ",", "ix86_tune_feature_names", "[", "i", "]", ")", ")", "{"], "ground_truth": ["ix86_tune_features", "[", "i", "]", "=", "!", "clear", ";"], "File": "i3867", "Func": "parse_mtune_ctrl_str", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13682, "Length": 71, "Cover_Rate": 0.398876404494382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "mode", "==", "CCFPmode", "||", "(", "code", "!=", "ORDERED", "&&", "code", "!=", "UNORDERED", "&&", "code", "!=", "UNEQ", "&&", "code", "!=", "LTGT", "&&", "code", "!=", "UNGT", "&&", "code", "!=", "UNLT", "&&", "code", "!=", "UNGE", "&&", "code", "!=", "UNLE", ")", ")", ";"], "ground_truth": ["gcc_assert", "(", "mode", "!=", "CCFPmode", "||", "flag_finite_math_only", "||", "(", "code", "!=", "LE", "&&", "code", "!=", "GE", "&&", "code", "!=", "UNEQ", "&&", "code", "!=", "LTGT", "&&", "code", "!=", "UNGT", "&&", "code", "!=", "UNLT", ")", ")", ";"], "File": "rs60004", "Func": "validate_condition_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13683, "Length": 76, "Cover_Rate": 0.4245810055865922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opcode", ")", ";", "return", "Desc", ".", "getSize", "(", ")", ";", "}", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{"], "ground_truth": ["const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "AVRInstrInfo", "Func": "getInstSizeInBytes", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13684, "Length": 97, "Cover_Rate": 0.5739644970414202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Memory", "&&", "(", "!", "Mem", ".", "Size", "||", "Mem", ".", "Size", "==", "<NUM_LIT>", ")", "&&", "getMemIndexReg", "(", ")", ">=", "<STR_LIT>", "&&", "getMemIndexReg", "(", ")", "<=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)2", "Func": "isMemVX32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13685, "Length": 31, "Cover_Rate": 0.7560975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "TargetMachine", "&", "TM", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{"], "ground_truth": ["if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "TM", ",", "MAI", ")", ";"], "File": "MBlazeAsmPrinter4", "Func": "createMBlazeMCInstPrinter", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13686, "Length": 38, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_mul_round_ss", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_mulss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_mul_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13687, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CONST_INT_P", "(", "x", ")", "||", "CONST_DOUBLE_P", "(", "x", ")", "||", "CONSTANT_ADDRESS_P", "(", "x", ")", "||", "flag_pic", ")", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "thumb_legitimate_constant_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13688, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpnlt_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_cmpnltpd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cmpnlt_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13689, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MultiplePreds", "=", "MBB", "&&", "(", "MBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", ";", "if", "(", "!", "MultiplePreds", ")", "return", "false", ";", "unsigned", "BlkSize", "=", "MBB", "->", "size", "(", ")", ";"], "ground_truth": ["return", "(", "(", "BlkSize", ">", "BlockSizeThreshold", ")", "&&", "(", "BlkSize", "*", "(", "MBB", "->", "pred_size", "(", ")", "-", "<NUM_LIT>", ")", ">", "CloneInstrThreshold", ")", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "needMigrateBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13690, "Length": 57, "Cover_Rate": 0.7215189873417721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "I", ")", ")", ";", "if", "(", "Op", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "Ops", ")", ";", "assert", "(", "Op", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDVTList", "RawVTs", "=", "DAG", ".", "getVTList", "(", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "SDLoc", "(", "Op", ")", ",", "RawVTs", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)1", "Func": "emitIntrinsicWithGlue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13691, "Length": 101, "Cover_Rate": 0.6917808219178082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AllUsesAcceptSReg", "=", "false", ";", "SDNode", "*", "User", "=", "*", "U", ";", "if", "(", "User", "->", "isMachineOpcode", "(", ")", ")", "{", "unsigned", "Opc", "=", "User", "->", "getMachineOpcode", "(", ")", ";", "MCInstrDesc", "Desc", "=", "<ISA_LIT>I", "->", "get", "(", "Opc", ")", ";", "if", "(", "Desc", ".", "isCommutable", "(", ")", ")", "{", "unsigned", "OpIdx", "=", "Desc", ".", "getNumDefs", "(", ")", "+", "U", ".", "getOperandNo", "(", ")", ";", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "if", "(", "<ISA_LIT>I", "->", "findCommutedOpIndices", "(", "Desc", ",", "OpIdx", ",", "CommuteIdx1", ")", ")", "{", "unsigned", "CommutedOpNo", "=", "CommuteIdx1", "-", "Desc", ".", "getNumDefs", "(", ")", ";", "const", "TargetRegisterClass", "*", "CommutedRC", "=", "getOperandRegClass", "(", "*", "U", ",", "CommutedOpNo", ")", ";", "if", "(", "CommutedRC", "==", "&", "<STR_LIT>", ")", "AllUsesAcceptSReg", "=", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG101", "Func": "isVGPRImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13692, "Length": 122, "Cover_Rate": 0.4080267558528428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SImode", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_libgcc_cmp_return_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13693, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "isOSBinFormatMachO", "(", ")", ")", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoDarwin", "(", "TheTriple", ")", ";", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "MAI", "=", "new", "<ISA_LIT>COFFMCAsmInfoMicrosoft", "(", ")", ";", "else", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "MAI", "=", "new", "<ISA_LIT>COFFMCAsmInfoGNU", "(", ")", ";"], "ground_truth": ["else", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TheTriple", ")", ";"], "File": "ARMMCTargetDesc28", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13694, "Length": 67, "Cover_Rate": 0.5491803278688525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PacketizerList", "::", "<ISA_LIT>PacketizerList", "(", "MachineFunction", "&", "MF", ",", "MachineLoopInfo", "&", "MLI", ",", "MachineDominatorTree", "&", "MDT", ")", ":", "VLIWPacketizerList", "(", "MF", ",", "MLI", ",", "MDT", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer17", "Func": "HexagonPacketizerList", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13695, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Dis", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", "*", "<NUM_LIT>", ",", "Addr", ",", "true", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler24", "Func": "DecodeUnconditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13696, "Length": 37, "Cover_Rate": 0.32456140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)1", "Func": "getFrameLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13697, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfmsubaddph512_mask", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_fmsubadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13698, "Length": 31, "Cover_Rate": 0.5535714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasFuseAES", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget108", "Func": "hasFusion", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13699, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isStoreInst", "(", "MCInstD", ")", ")", "return", "false", ";", "switch", "(", "getSlotOpCode", "(", "MCInstD", ")", ")", "{", "case", "ST_L", ":", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "TPCMCInstrInfo", "Func": "is_st_l", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13700, "Length": 29, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "BlackfinAsmPrinter", "Func": "getPassName", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13701, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vqabsv4si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqabsq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13702, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcvtq_n_u32_f32", "(", "float32x4_t", "__a", ",", "const", "int", "__imm6", ")", "{", "return", "__builtin_mve_vcvtq_n_from_f_uv4si", "(", "__a", ",", "__imm6", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_n_u32_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13703, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "for", "(", "unsigned", "int", "ti", "=", "<NUM_LIT>", ";", "group", ".", "types", "[", "ti", "]", "[", "<NUM_LIT>", "]", "!=", "NUM_TYPE_SUFFIXES", ";", "++", "ti", ")", "{", "type_suffix_pair", "types", "=", "{", "explicit_type0", "?", "group", ".", "types", "[", "ti", "]", "[", "<NUM_LIT>", "]", ":", "NUM_TYPE_SUFFIXES", ",", "explicit_type1", "?", "group", ".", "types", "[", "ti", "]", "[", "<NUM_LIT>", "]", ":", "NUM_TYPE_SUFFIXES", "}", ";", "function_instance", "instance", "(", "group", ".", "base_name", ",", "*", "group", ".", "base", ",", "*", "group", ".", "shape", ",", "mode", ",", "types", ",", "group", ".", "preds", "[", "pi", "]", ")", ";"], "ground_truth": ["add_overloaded_function", "(", "instance", ",", "group", ".", "required_extensions", ")", ";"], "File": "aarch64-sve-builtins1", "Func": "add_overloaded_functions", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13704, "Length": 97, "Cover_Rate": 0.4470046082949309, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ";"], "File": "CAHPSubtarget", "Func": "getInstrInfo", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13705, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vgetq_lane_s8", "(", "int8x16_t", "__a", ",", "const", "int", "__idx", ")", "{"], "ground_truth": ["__ARM_CHECK_LANEQ", "(", "__a", ",", "__idx", ")", ";"], "File": "arm", "Func": "mve___arm_vgetq_lane_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13706, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "ArgFlags", ".", "isSplitEnd", "(", ")", "&&", "PendingLocs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "{", "assert", "(", "PendingLocs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "CCValAssign", "VA", "=", "PendingLocs", "[", "<NUM_LIT>", "]", ";", "<STR_LIT>", "AF", "=", "PendingArgFlags", "[", "<NUM_LIT>", "]", ";", "PendingLocs", ".", "clear", "(", ")", ";", "PendingArgFlags", ".", "clear", "(", ")", ";", "return", "CC_<ISA_LIT>Assign2XLen", "(", "XLen", ",", "State", ",", "VA", ",", "AF", ",", "ValNo", ",", "ValVT", ",", "LocVT", ",", "ArgFlags", ")", ";", "}", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ";", "unsigned", "StackOffset", "=", "Reg", "?", "<NUM_LIT>", ":", "State", ".", "AllocateStack", "(", "XLen", "/", "<NUM_LIT>", ",", "XLen", "/", "<NUM_LIT>", ")", ";", "if", "(", "!", "PendingLocs", ".", "empty", "(", ")", ")", "{", "assert", "(", "ArgFlags", ".", "isSplitEnd", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "PendingLocs", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "It", ":", "PendingLocs", ")", "{", "if", "(", "Reg", ")", "It", ".", "convertToReg", "(", "Reg", ")", ";", "else", "It", ".", "convertToMem", "(", "StackOffset", ")", ";", "State", ".", "addLoc", "(", "It", ")", ";", "}"], "ground_truth": ["PendingLocs", ".", "clear", "(", ")", ";"], "File": "RISCVISelLowering17", "Func": "CC_RISCV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13707, "Length": 187, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "brtmp", ";", "int", "reverse_regs", ",", "invert", ";", "switch", "(", "test_code", ")", "{", "case", "EQ", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_seq_sf", ";", "break", ";", "case", "NE", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_seq_sf", ";", "break", ";", "case", "LE", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sle_sf", ";", "break", ";", "case", "GT", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_slt_sf", ";", "break", ";", "case", "LT", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_slt_sf", ";", "break", ";", "case", "GE", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sle_sf", ";", "break", ";", "case", "UNEQ", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_suneq_sf", ";", "break", ";", "case", "LTGT", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_suneq_sf", ";", "break", ";", "case", "UNLE", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sunle_sf", ";", "break", ";", "case", "UNGT", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sunlt_sf", ";", "break", ";", "case", "UNLT", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sunlt_sf", ";", "break", ";", "case", "UNGE", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sunle_sf", ";", "break", ";", "case", "UNORDERED", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sunordered_sf", ";", "break", ";", "case", "ORDERED", ":", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "gen_sunordered_sf", ";", "break", ";", "default", ":", "fatal_insn", "(", "<STR_LIT>", ",", "gen_rtx_fmt_ee", "(", "test_code", ",", "VOIDmode", ",", "cmp0", ",", "cmp1", ")", ")", ";", "reverse_regs", "=", "<NUM_LIT>", ";", "invert", "=", "<NUM_LIT>", ";", "gen_fn", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "gen_float_relational", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13708, "Length": 282, "Cover_Rate": 0.7683923705722071, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getLogicalBitOpcode", "(", "unsigned", "Opc", ",", "bool", "Is64", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "return", "Is64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "Is64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "Is64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AMDGPUInstructionSelector", "Func": "getLogicalBitOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13709, "Length": 46, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "macro", "=", "false", ";"], "ground_truth": ["}"], "File": "MINA32AsmParser", "Func": "setNomacro", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13710, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "break", ";", "return", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":"], "ground_truth": ["return", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";"], "File": "TOYMCInstLower", "Func": "LowerOperand", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13711, "Length": 46, "Cover_Rate": 0.42201834862385323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "OperandToKeep", "=", "LII", ".", "SetCR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "OperandToKeep", ";", "i", "--", ")", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "if", "(", "LII", ".", "SetCR", ")", "{", "MI", ".", "setDesc", "(", "get", "(", "LII", ".", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "LII", ".", "Imm", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}"], "ground_truth": ["else", "MI", ".", "setDesc", "(", "get", "(", "LII", ".", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "File": "PPCInstrInfo57", "Func": "replaceInstrWithLI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13712, "Length": 113, "Cover_Rate": 0.6932515337423313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>65816MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "WDC65816MCTargetDesc", "Func": "createWDC65816MCRegisterInfo", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13713, "Length": 11, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printT2AddrModeImm8OffsetOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printT2AddrModeImm8OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13714, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler", "Func": "DecodeFMemCop2R6", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13715, "Length": 75, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fixupimm_ps", "(", "__m512", "__A", ",", "__m512", "__B", ",", "__m512i", "__C", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_fixupimmps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "__imm", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_fixupimm_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13716, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "iterator", "end", "(", ")", "const", "{"], "ground_truth": ["return", "SubExceptions", ".", "end", "(", ")", ";"], "File": "WebAssemblyExceptionInfo", "Func": "end", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13717, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "LiveDebugValuesID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "addPass", "(", "createNVVMReflectPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ImageOptimizerPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>AssignValidGlobalNamesPass", "(", ")", ")", ";"], "File": "NVPTXTargetMachine44", "Func": "addIRPasses", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13718, "Length": 79, "Cover_Rate": 0.46745562130177515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>NaClRewritePass", "::", "ApplyStackSFI", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "{", "const", "bool", "UseZeroBasedSandbox", "=", "FlagUseZeroBasedSandbox", ";", "TraceLog", "(", "<STR_LIT>", ",", "MBB", ",", "MBBI", ")", ";", "assert", "(", "Is64Bit", ")", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "IsStackChange", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "IsPushPop", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "isCall", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "DestReg", "==", "<STR_LIT>", "||", "DestReg", "==", "<STR_LIT>", ")", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "NewOpc", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "UseZeroBasedSandbox", "?", "<NUM_LIT>", ":", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "assert", "(", "Opc", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Scale", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["unsigned", "IndexReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "X86NaClRewritePass1", "Func": "ApplyStackSFI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13719, "Length": 388, "Cover_Rate": 0.5025906735751295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MCExpr", "*", "expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Kind", ",", "MCSym", ",", "OutContext", ")", ";", "return", "MCOperand", "::", "createExpr", "(", "expr", ")", ";"], "ground_truth": ["}"], "File": "VEAsmPrinter", "Func": "createVEMCOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13720, "Length": 25, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "shouldConvertPhiType", "(", "Type", "*", "From", ",", "Type", "*", "To", ")", "const", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "false", ";"], "File": "X86ISelLowering (2)5", "Func": "shouldConvertPhiType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13721, "Length": 27, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "ValLoc", "==", "<STR_LIT>", "||", "ValLoc", "==", "<STR_LIT>", ")", ")", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "(", "ValLoc", "==", "<STR_LIT>", "||", "ValLoc", "==", "<STR_LIT>", ")", ")", ")", "{", "EVT", "TempValLoc", "=", "ValVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "TempValLoc", ",", "ValArg", ")", ";", "if", "(", "ValLoc", "==", "<STR_LIT>", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Dl", ",", "ValLoc", ",", "ValToCopy", ")", ";", "return", "ValToCopy", ";", "}", "else", "if", "(", "(", "ValVT", "==", "<STR_LIT>", "&&", "ValLoc", "==", "<STR_LIT>", ")", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "ValLoc", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "ValLoc", ",", "ValArg", ")", ";"], "File": "X86ISelLowering115", "Func": "lowerMasksToReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13722, "Length": 117, "Cover_Rate": 0.5879396984924623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "function_checker", "::", "require_immediate_lane_index", "(", "unsigned", "int", "rel_argno", ",", "unsigned", "int", "group_size", ")", "{", "unsigned", "int", "argno", "=", "m_base_arg", "+", "rel_argno", ";", "if", "(", "!", "argument_exists_p", "(", "argno", ")", ")", "return", "true", ";", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type_argument_type", "(", "m_fntype", ",", "argno", ")", ")", ";"], "ground_truth": ["gcc_assert", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", ";"], "File": "aarch64-sve-builtins", "Func": "require_immediate_lane_index", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13723, "Length": 54, "Cover_Rate": 0.6585365853658537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mmix_function_value_regno_p", "(", "int", "regno", ")", "{", "return", "regno", "==", "MMIX_RETURN_VALUE_REGNUM", ";"], "ground_truth": ["}"], "File": "mmix3", "Func": "mmix_function_value_regno_p", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13724, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "!", "matchWrapper", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "break", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG122", "Func": "matchVectorAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13725, "Length": 19, "Cover_Rate": 0.36538461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "<ISA_LIT>FL", "=", "STI", "->", "getFrameLowering", "(", ")", ";"], "ground_truth": ["bool", "Modified", "=", "ExpandPseudosWhichAffectControlFlow", "(", "MF", ")", ";"], "File": "X86ExpandPseudo12", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13726, "Length": 27, "Cover_Rate": 0.30337078651685395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", ";", "int64_t", "Imm", ";", "bool", "IsConstantImm", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "return", "IsConstantImm", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser37", "Func": "isUImm12", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13727, "Length": 40, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wqmulm", "(", "(", "__v4hi", ")", "a", ",", "(", "__v4hi", ")", "b", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_qmulm_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13728, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "Mang", "->", "getValueName", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "File": "PIC16AsmPrinter4", "Func": "printOperand", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13729, "Length": 126, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_external", "(", "decl", ")", ";", "SET_SYMBOL_REF_DECL", "(", "x", ",", "NULL", ")", ";", "}", "}", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", "&&", "function_label_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "fputs", "(", "size", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "!", "TARGET_FAST_INDIRECT_CALLS", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "result", "=", "true", ";", "}"], "ground_truth": ["else", "result", "=", "default_assemble_integer", "(", "x", ",", "size", ",", "aligned_p", ")", ";"], "File": "pa", "Func": "pa_assemble_integer", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13730, "Length": 86, "Cover_Rate": 0.589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPostIdxImm8", "(", ")", "const", "{", "if", "(", "Kind", "!=", "k_Immediate", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", "||", "(", "Val", "==", "INT32_MIN", ")", ";"], "File": "ARMAsmParser111", "Func": "isPostIdxImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13731, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "emitSubs_rr", "(", "MVT", "RetVT", ",", "unsigned", "LHSReg", ",", "bool", "LHSIsKill", ",", "unsigned", "RHSReg", ",", "bool", "RHSIsKill", ",", "bool", "WantResult", ")", "{", "return", "emitAddSub_rr", "(", "false", ",", "RetVT", ",", "LHSReg", ",", "LHSIsKill", ",", "RHSReg", ",", "RHSIsKill", ",", "true", ",", "WantResult", ")", ";"], "ground_truth": ["}"], "File": "AArch64FastISel (2)", "Func": "emitSubs_rr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13732, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>TOCRegDepsPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>TOCRegDeps", "(", ")", ";"], "File": "PPCTOCRegDeps", "Func": "createPPCTOCRegDepsPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13733, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "isDo", "(", "Start", ")", "||", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "MCRegister", "::", "from", "(", "<STR_LIT>", ")", ")", ")", "return", "false", ";"], "File": "ARMLowOverheadLoops13", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13734, "Length": 175, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser (2)", "Func": "isReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13735, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{"], "ground_truth": ["}"], "File": "HSAILTargetMachine", "Func": "addPreRegAlloc", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13736, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arc_jli_section", "*", "sec", "=", "arc_jli_sections", ",", "*", "new_section", ";", "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "pat", ")", ";", "if", "(", "!", "pat", ")", "return", ";", "if", "(", "decl", ")", "{", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "return", ";", "}", "name", "=", "XSTR", "(", "pat", ",", "<NUM_LIT>", ")", ";", "while", "(", "sec", "!=", "NULL", ")", "{", "if", "(", "strcmp", "(", "name", ",", "sec", "->", "name", ")", "==", "<NUM_LIT>", ")", "return", ";", "sec", "=", "sec", "->", "next", ";", "}", "new_section", "=", "(", "arc_jli_section", "*", ")", "xmalloc", "(", "sizeof", "(", "arc_jli_section", ")", ")", ";"], "ground_truth": ["gcc_assert", "(", "new_section", "!=", "NULL", ")", ";"], "File": "arc", "Func": "arc_add_jli_section", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13737, "Length": 110, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "COp0", "&&", "!", "COp0", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "||", "(", "COp1", "&&", "!", "COp1", "->", "getAPIntValue", "(", ")", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ExtendOp", "=", "is<ISA_LIT>CCSigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "DAG", ".", "ComputeMaxSignificantBits", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "<=", "<NUM_LIT>", ")", "ExtendOp", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "DAG", ".", "ComputeMaxSignificantBits", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "<=", "<NUM_LIT>", ")", "ExtendOp", "=", "<STR_LIT>", ";", "}", "}", "CmpVT", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "CmpVT", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "CmpVT", ",", "Op1", ")", ";", "}", "}", "if", "(", "CmpVT", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", "&&", "!", "is<ISA_LIT>CCSigned", "(", "<ISA_LIT>CC", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getAPIntValue", "(", ")", ".", "getActiveBits", "(", ")", "<=", "<NUM_LIT>", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Op0", ",", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "CmpVT", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op1", ")", ";", "}"], "ground_truth": ["if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", ")", "{"], "File": "X86ISelLowering100", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13738, "Length": 293, "Cover_Rate": 0.4500768049155146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NewSP", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Backchain", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "StoreBackchain", ")", "{", "SDValue", "OldSP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Backchain", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "getBackchainAddress", "(", "OldSP", ",", "DAG", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "SystemZISelLowering23", "Func": "lowerSTACKRESTORE", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13739, "Length": 110, "Cover_Rate": 0.5392156862745098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "const0_rtx", ";"], "ground_truth": ["}"], "File": "c6x", "Func": "c6x_sched_dfa_pre_cycle_insn", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13740, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "I8Ptr", "=", "Builder", ".", "CreateBitCast", "(", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Stride", "}", ";", "Value", "*", "NewInst", "=", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";", "Bitcast", "->", "replaceAllUsesWith", "(", "NewInst", ")", ";"], "ground_truth": ["}"], "File": "X86LowerAMXType", "Func": "combineLoadBitcast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13741, "Length": 66, "Cover_Rate": 0.39759036144578314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)5", "Func": "isCommutativeBinOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13742, "Length": 24, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "gen", "=", "gen_arm_store_exclusiveqi", ";", "break", ";", "case", "E_HImode", ":", "gen", "=", "gen_arm_store_exclusivehi", ";", "break", ";", "case", "E_SImode", ":", "gen", "=", "gen_arm_store_exclusivesi", ";", "break", ";", "case", "E_DImode", ":", "gen", "=", "gen_arm_store_exclusivedi", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "emit_insn", "(", "gen", "(", "bval", ",", "rval", ",", "mem", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_emit_store_exclusive", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13743, "Length": 62, "Cover_Rate": 0.4105960264900662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "cr16_data_model", ")", "{", "if", "(", "strcmp", "(", "cr16_data_model", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "data_model", "=", "DM_DEFAULT", ";", "else", "if", "(", "strcmp", "(", "cr16_data_model", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "data_model", "=", "DM_NEAR", ";", "else", "if", "(", "strcmp", "(", "cr16_data_model", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_CR16CP", ")", "data_model", "=", "DM_FAR", ";", "else", "error", "(", "<STR_LIT>", ")", ";", "}", "else", "error", "(", "<STR_LIT>", ",", "cr16_data_model", ")", ";", "}"], "ground_truth": ["else", "data_model", "=", "DM_DEFAULT", ";"], "File": "cr16", "Func": "cr16_override_options", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13744, "Length": 79, "Cover_Rate": 0.7181818181818181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", ">=", "<NUM_LIT>", ")", ";", "RegInterval", "Result", ";", "Result", ".", "first", "=", "TRI", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";", "Result", ".", "second", "=", "Result", ".", "first", "+", "Size", "/", "<NUM_LIT>", ";"], "ground_truth": ["return", "Result", ";"], "File": "SIInsertWaits13", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13745, "Length": 40, "Cover_Rate": 0.5797101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Offset", "<", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "II", ")", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "-", "Offset", ")", ";"], "File": "MSP430RegisterInfo (2)", "Func": "eliminateFrameIndex", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13746, "Length": 130, "Cover_Rate": 0.35911602209944754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "MCSymbol", "*", "BaseSym", "=", "AFI", "->", "getJumpTableEntryPCRelSymbol", "(", "JTI", ")", ";", "const", "MCExpr", "*", "Base", "=", "MCSymbolRefExpr", "::", "create", "(", "BaseSym", ",", "OutContext", ")", ";", "Value", "=", "MCBinaryExpr", "::", "createSub", "(", "Value", ",", "Base", ",", "OutContext", ")", ";", "Value", "=", "MCBinaryExpr", "::", "createLShr", "(", "Value", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "OutContext", ")", ",", "OutContext", ")", ";", "}", "OutStreamer", "->", "EmitValue", "(", "Value", ",", "Size", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter", "Func": "emitJumpTableEntry", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13747, "Length": 73, "Cover_Rate": 0.3989071038251366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP_REGNUM_P", "(", "REGNO", "(", "dst", ")", ")", ")", "return", "REG_P", "(", "src", ")", "&&", "!", "FP_REGNUM_P", "(", "REGNO", "(", "src", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "aarch641", "Func": "aarch64_split_128bit_move_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13748, "Length": 29, "Cover_Rate": 0.7435897435897436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MEM_P", "(", "x", ")", ")", "{", "rtx", "addr", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "code", "==", "'m'", ")", "{", "if", "(", "!", "CONSTANT_P", "(", "addr", ")", ")", "fatal_insn", "(", "<STR_LIT>", ",", "addr", ")", ";", "if", "(", "text_segment_operand", "(", "addr", ",", "VOIDmode", ")", ")", "if", "(", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ")", "{", "output_addr_const", "(", "stderr", ",", "addr", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "}", "output_addr_const", "(", "file", ",", "addr", ")", ";", "}", "else", "if", "(", "code", "==", "'i'", ")", "{", "avr_print_operand", "(", "file", ",", "addr", ",", "'i'", ")", ";", "}", "else", "if", "(", "code", "==", "'o'", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", ")", "fatal_insn", "(", "<STR_LIT>", ",", "addr", ")", ";", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "code", "==", "'b'", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", ")", "fatal_insn", "(", "<STR_LIT>", ",", "addr", ")", ";", "avr_print_operand_address", "(", "file", ",", "VOIDmode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "code", "==", "'p'", "||", "code", "==", "'r'", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "POST_INC", "&&", "GET_CODE", "(", "addr", ")", "!=", "PRE_DEC", ")", "fatal_insn", "(", "<STR_LIT>", ",", "addr", ")", ";", "if", "(", "code", "==", "'p'", ")", "avr_print_operand_address", "(", "file", ",", "VOIDmode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "else", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "avr_print_operand_address", "(", "file", ",", "VOIDmode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG_X", ")", "fatal_insn", "(", "<STR_LIT>", ",", "addr", ")", ";", "fputc", "(", "'+'", ",", "file", ")", ";", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "else", "avr_print_operand_address", "(", "file", ",", "VOIDmode", ",", "addr", ")", ";", "}", "else", "if", "(", "code", "==", "'i'", ")", "{", "if", "(", "SYMBOL_REF_P", "(", "x", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_IO", ")", ")", "avr_print_operand_address", "(", "file", ",", "VOIDmode", ",", "plus_constant", "(", "HImode", ",", "x", ",", "-", "avr_arch", "->", "sfr_offset", ")", ")", ";", "else", "fatal_insn", "(", "<STR_LIT>", ",", "x", ")", ";", "}", "else", "if", "(", "code", "==", "'x'", ")", "{", "if", "(", "text_segment_operand", "(", "x", ",", "VOIDmode", ")", "==", "<NUM_LIT>", ")", "if", "(", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ")", "{", "output_addr_const", "(", "stderr", ",", "x", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "}", "output_addr_const", "(", "file", ",", "x", ")", ";", "}", "else", "if", "(", "CONST_FIXED_P", "(", "x", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "avr_to_int_mode", "(", "x", ")", ")", ";", "if", "(", "code", "!=", "<NUM_LIT>", ")", "output_operand_lossage", "(", "<STR_LIT>", ",", "code", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "ival", ")", ";", "}", "else", "if", "(", "CONST_DOUBLE_P", "(", "x", ")", ")", "{"], "ground_truth": ["long", "val", ";"], "File": "avr", "Func": "avr_print_operand", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13749, "Length": 490, "Cover_Rate": 0.39579967689822293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "AddCombineToVPADDL", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N0", ",", "N1", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering114", "Func": "PerformADDCombineWithOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13750, "Length": 79, "Cover_Rate": 0.7314814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "hasSymbolicDisplacement", "(", ")", ")", "return", "true", ";", "SDValue", "N0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "Disp", "+=", "CP", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "}", "else", "{", "AM", ".", "BlockAddr", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getBlockAddress", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "mprocISelDAGToDAG", "Func": "MatchWrapper", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13751, "Length": 180, "Cover_Rate": 0.9278350515463918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "V", "=", "(", "V", "<<", "(", "<NUM_LIT>", "-", "Bits", ")", ")", ">>", "(", "<NUM_LIT>", "-", "Bits", ")", ";", "break", ";", "}", "Result", "=", "APInt", "(", "Width", ",", "V", ",", "true", ")", ";", "return", "true", ";", "}", "if", "(", "Bits", "<", "BW", ")", "Result", "=", "A1", ".", "trunc", "(", "Bits", ")", ".", "sext", "(", "Width", ")", ";"], "ground_truth": ["else", "Result", "=", "A1", ".", "sext", "(", "Width", ")", ";"], "File": "HexagonConstPropagation", "Func": "evaluateSEXTi", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13752, "Length": 70, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SparcISelLowering87", "Func": "getTargetNodeName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13753, "Length": 137, "Cover_Rate": 0.7784090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "mprocInstPrinter", "Func": "printInst", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13754, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "base", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "base", ")", "==", "LABEL_REF", ")", "{", "if", "(", "aarch64_classify_symbol", "(", "base", ",", "offset", ")", "!=", "SYMBOL_FORCE_TO_MEM", ")", "return", "true", ";", "else", "return", "mode", "!=", "ptr_mode", ";"], "ground_truth": ["}"], "File": "aarch643", "Func": "aarch64_cannot_force_const_mem", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13755, "Length": 38, "Cover_Rate": 0.4470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "Pos", "=", "InsertPos", ",", "E", "=", "MBB", "->", "begin", "(", ")", ";", "Pos", "!=", "E", ";", "--", "Pos", ")", "assert", "(", "!", "AfterSet", ".", "count", "(", "&", "*", "std", "::", "prev", "(", "Pos", ")", ")", ")", ";", "break", ";", "}", "--", "InsertPos", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify (2)2", "Func": "getEarliestInsertPos", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13756, "Length": 47, "Cover_Rate": 0.3821138211382114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "X86ISelLowering73", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13757, "Length": 109, "Cover_Rate": 0.7364864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StallCycles", ";", "unsigned", "UsedBanks", ";", "std", "::", "tie", "(", "StallCycles", ",", "UsedBanks", ")", "=", "analyzeInst", "(", "MI", ",", "Reg", ",", "SubReg", ",", "Bank", ")", ";", "TotalStallCycles", "+=", "StallCycles", ";", "if", "(", "Collect", ")", "collectCandidates", "(", "MI", ",", "UsedBanks", ",", "StallCycles", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign4", "Func": "computeStallCycles", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13758, "Length": 44, "Cover_Rate": 0.35772357723577236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ";", "}", "else", "{", "Opcode", "=", "CI", ".", "IsX2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "const", "TargetRegisterClass", "*", "SuperRC", "=", "CI", ".", "IsX2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "unsigned", "MergedOffset", "=", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "if", "(", "CI", ".", "InstClass", "==", "BUFFER_LOAD_OFFEN", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";"], "ground_truth": ["unsigned", "SubRegIdx0", "=", "CI", ".", "IsX2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SILoadStoreOptimizer2", "Func": "mergeBufferLoadPair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13759, "Length": 199, "Cover_Rate": 0.42071881606765327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "MCII", "(", "create<ISA_LIT>MCInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MOSMCELFStreamer", "Func": "MOSMCELFStreamer", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13760, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>InstrInfo", "::", "getScratchRsrcWords23", "(", ")", "const", "{", "uint64_t", "Rsrc23", "=", "getDefaultRsrcDataFormat", "(", ")", "|", "<STR_LIT>", "|", "<NUM_LIT>", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "uint64_t", "EltSizeValue", "=", "Log2_32", "(", "ST", ".", "getMaxPrivateElementSize", "(", ")", ")", "-", "<NUM_LIT>", ";", "Rsrc23", "|=", "EltSizeValue", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "getScratchRsrcWords23", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13761, "Length": 53, "Cover_Rate": 0.4608695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "Name", ")", ";"], "ground_truth": ["}"], "File": "MBlazeIntrinsicInfo", "Func": "lookupGCCName", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13762, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Mask", ".", "size", "(", ")", ";", "++", "I", ")", "if", "(", "Mask", "[", "I", "]", "!=", "Mask", "[", "I", "-", "<NUM_LIT>", "]", "+", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "TPCISelLowering", "Func": "isSequentialMask", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13763, "Length": 41, "Cover_Rate": 0.7592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "else", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "if", "(", "isGlobalRelativeToPICBase", "(", "OpFlags", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ")", ",", "Result", ")", ";", "}", "if", "(", "isGlobalStubReference", "(", "OpFlags", ")", ")", "Result", "=", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Result", ",", "PseudoSourceValue", "::", "getGOT", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "getPointerTy", "(", ")", ")", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "X86ISelLowering73", "Func": "LowerGlobalAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13764, "Length": 202, "Cover_Rate": 0.6710963455149501, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "agc", ">", "A", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AGCTargetInfo", "Func": "LLVMInitializeAGCTargetInfo", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13765, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "Reg", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer2", "Func": "EmitARM64WinCFISaveRegX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13766, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "Dl", "(", "N", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "bool", "IsSelected", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "IsSelected", "=", "selectAddCarry", "(", "N", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "IsSelected", "=", "selectSubCarry", "(", "N", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "Register", "GP", "=", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "*", "MF", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getRegister", "(", "GP", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ")", ";", "IsSelected", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "Dl", ",", "<STR_LIT>", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "Subtarget", "->", "hasE2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dl", ",", "<STR_LIT>", ",", "TFI", ",", "Imm", ")", ")", ";", "IsSelected", "=", "true", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IsSelected", "=", "selectInlineAsm", "(", "N", ")", ";"], "ground_truth": ["break", ";"], "File": "CSKYISelDAGToDAG", "Func": "Select", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13767, "Length": 197, "Cover_Rate": 0.6936619718309859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "reg_classes_intersect_p", "(", "to", ",", "GENERAL_REGS", ")", ")", "from", "=", "to", ";", "if", "(", "from", "==", "FLOAT_REGS", "||", "from", "==", "ALTIVEC_REGS", ")", "return", "(", "rs6000_memory_move_cost", "(", "mode", ",", "from", ",", "<NUM_LIT>", ")", "+", "rs6000_memory_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "from", "==", "CR_REGS", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", "*", "hard_regno_nregs", "[", "<NUM_LIT>", "]", "[", "mode", "]", ";", "}"], "ground_truth": ["else", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "from", ")", ")", "return", "mode", "==", "TFmode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "rs60003", "Func": "rs6000_register_move_cost", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13768, "Length": 87, "Cover_Rate": 0.6083916083916084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrev32q_sv8hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev32q_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13769, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "(", "ShifterImm", ".", "isASR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "ShifterImm", ".", "Imm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "(", "RotImm", ".", "Imm", "*", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ModifiedImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "ModImm", ".", "Bits", "<<", "<STR_LIT>", "<<", "ModImm", ".", "Rot", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ConstantPoolImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "*", "getConstantPoolImm", "(", ")", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "Bitfield", ".", "LSB", "<<", "<STR_LIT>", "<<", "Bitfield", ".", "Width", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "<STR_LIT>", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13770, "Length": 264, "Cover_Rate": 0.353887399463807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dest", ")", ".", "addReg", "(", "LiveMaskReg", ")", ";"], "File": "SIWholeQuadMode22", "Func": "lowerLiveMaskQueries", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13771, "Length": 42, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "Node", ")", "const", "override", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "R600InstrInfo1", "Func": "getInstrLatency", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13772, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TPCMCAsmInfo", "Func": "anchor", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13773, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset", "<", "-", "<NUM_LIT>", "||", "offset", "+", "<NUM_LIT>", "*", "UNITS_PER_WORD", ">", "<NUM_LIT>", ")", "{", "base", "=", "emit_adjust_base_to_offset", "(", "base", ",", "offset", ")", ";", "offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "emit_save_or_restore_local_in_regs", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13774, "Length": 30, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "*", "AsmOp", ",", "unsigned", "Kind", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "AsmOp", ")", ";", "if", "(", "Kind", "==", "MCK__35_0", "&&", "Op", "->", "isImm", "(", ")", ")", "{", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", "->", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "Match_InvalidOperand", ";", "if", "(", "CE", "->", "getValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)1", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13775, "Length": 78, "Cover_Rate": 0.9512195121951219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_F64", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_U8", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_S8", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_U16", ":", "return", "<STR_LIT>", ";", "case", "BRIG_TYPE_S16", ":", "return", "<STR_LIT>", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HSAILISelDAGToDAG", "Func": "getRArgLoadBrigOpcode", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13776, "Length": 40, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OrderingVal", "=", "Ordering", "->", "getZExtValue", "(", ")", ";", "if", "(", "OrderingVal", ">", "static_cast", "<", "unsigned", ">", "(", "AtomicOrdering", "::", "SequentiallyConsistent", ")", ")", "return", "false", ";", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrderingVal", ")", ";"], "ground_truth": ["Info", ".", "ReadMem", "=", "true", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13777, "Length": 55, "Cover_Rate": 0.3089887640449438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "parent", "=", "DECL_CONTEXT", "(", "field", ")", ";", "tree", "prev", "=", "NULL_TREE", ";", "tree", "cur", ";", "for", "(", "cur", "=", "TYPE_FIELDS", "(", "parent", ")", ";", "cur", "&&", "cur", "!=", "field", ";", "cur", "=", "DECL_CHAIN", "(", "cur", ")", ")", "{", "if", "(", "TREE_CODE", "(", "cur", ")", "!=", "FIELD_DECL", ")", "continue", ";", "prev", "=", "cur", ";", "}", "gcc_assert", "(", "cur", ")", ";", "if", "(", "prev", "&&", "!", "DECL_PACKED", "(", "field", ")", "&&", "!", "integer_zerop", "(", "DECL_SIZE", "(", "field", ")", ")", "&&", "DECL_BIT_FIELD_TYPE", "(", "field", ")", "!=", "DECL_BIT_FIELD_TYPE", "(", "prev", ")", ")", "{", "int", "prev_align", "=", "TYPE_ALIGN", "(", "TREE_TYPE", "(", "prev", ")", ")", ";", "int", "cur_align", "=", "TYPE_ALIGN", "(", "TREE_TYPE", "(", "field", ")", ")", ";", "computed", "=", "(", "prev_align", ">", "cur_align", ")", "?", "prev_align", ":", "cur_align", ";", "}", "}", "return", "computed", ";"], "ground_truth": ["}"], "File": "frv3", "Func": "frv_adjust_field_align", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13778, "Length": 130, "Cover_Rate": 0.8441558441558441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";", "if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{", "DisasmLines", ".", "resize", "(", "DisasmLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "DisasmLine", "=", "DisasmLines", ".", "back", "(", ")", ";", "raw_string_ostream", "DisasmStream", "(", "DisasmLine", ")", ";", "<ISA_LIT>InstPrinter", "InstPrinter", "(", "*", "TM", ".", "getMCAsmInfo", "(", ")", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "InstPrinter", ".", "printInst", "(", "&", "TmpInst", ",", "DisasmStream", ",", "StringRef", "(", ")", ",", "STI", ")", ";", "SmallVector", "<", "MCFixup", ",", "<NUM_LIT>", ">", "Fixups", ";", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "CodeBytes", ";", "raw_svector_ostream", "CodeStream", "(", "CodeBytes", ")", ";", "auto", "&", "ObjStreamer", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "*", "OutStreamer", ")", ";", "MCCodeEmitter", "&", "InstEmitter", "=", "ObjStreamer", ".", "getAssembler", "(", ")", ".", "getEmitter", "(", ")", ";", "InstEmitter", ".", "encodeInstruction", "(", "TmpInst", ",", "CodeStream", ",", "Fixups", ",", "MF", "->", "getSubtarget", "<", "MCSubtargetInfo", ">", "(", ")", ")", ";", "HexLines", ".", "resize", "(", "HexLines", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "&", "HexLine", "=", "HexLines", ".", "back", "(", ")", ";", "raw_string_ostream", "HexStream", "(", "HexLine", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "CodeBytes", ".", "size", "(", ")", ";", "i", "+=", "<NUM_LIT>", ")", "{"], "ground_truth": ["unsigned", "int", "CodeDWord", "=", "*", "(", "unsigned", "int", "*", ")", "&", "CodeBytes", "[", "i", "]", ";"], "File": "AMDGPUMCInstLower15", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13779, "Length": 238, "Cover_Rate": 0.3946932006633499, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "TargetMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";"], "File": "AArch64FastISel64", "Func": "TargetMaterializeConstant", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13780, "Length": 48, "Cover_Rate": 0.39669421487603307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isNullConstantOrUndef", "(", "SDValue", "V", ")", "{"], "ground_truth": ["if", "(", "V", ".", "isUndef", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUISelDAGToDAG106", "Func": "isNullConstantOrUndef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13781, "Length": 19, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "current_function_saves_lr", "(", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "LINK_REGNUM", "]", ";", "spilled", "=", "false", ";", "}", "else", "if", "(", "!", "df_regs_ever_live_p", "(", "long_branch_regnum", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "long_branch_regnum", "]", ";", "spilled", "=", "false", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "long_branch_regnum", "]", ";", "spilled", "=", "true", ";", "gcc_assert", "(", "current_function_has_lr_slot", "(", ")", ")", ";", "}", "if", "(", "spilled", ")", "{", "if", "(", "final_sequence", ")", "{", "rtx_insn", "*", "delay", "=", "NEXT_INSN", "(", "insn", ")", ";", "gcc_assert", "(", "delay", ")", ";", "final_scan_insn", "(", "delay", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "PATTERN", "(", "delay", ")", "=", "gen_blockage", "(", ")", ";", "INSN_CODE", "(", "delay", ")", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "current_function_saves_fp", "(", ")", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "ground_truth": ["}"], "File": "visium5", "Func": "output_branch", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 13782, "Length": 148, "Cover_Rate": 0.4054794520547945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_btfext_header", "(", ")", ";", "output_btfext_core_sections", "(", ")", ";"], "ground_truth": ["bpf_core_sections", "=", "NULL", ";"], "File": "coreout", "Func": "btf_ext_output", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 13783, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "return", "false", ";", "bool", "Imm", ";", "if", "(", "!", "SelectSMRDOffset", "(", "Addr", ",", "Offset", ",", "Imm", ")", ")", "return", "false", ";", "return", "!", "Imm", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectSMRDBufferImm32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13784, "Length": 46, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_andnot_epi64", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pandnq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "_mm_setzero_pd", "(", ")", ",", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_andnot_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13785, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "combineBSWAP", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isVolatile", "(", ")", ")", "{", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "DAG", ".", "getValueType", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", "}", ";", "SDValue", "BSLoad", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "ResVal", "=", "BSLoad", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "ResVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "BSLoad", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "ResVal", ")", ";"], "ground_truth": ["DCI", ".", "CombineTo", "(", "Load", ".", "getNode", "(", ")", ",", "ResVal", ",", "BSLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SystemZISelLowering104", "Func": "combineBSWAP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13786, "Length": 263, "Cover_Rate": 0.8708609271523179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "VecOp0", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bytes", ",", "ShiftAmtVT", ")", ")", ";", "}", "if", "(", "bits", ">", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "(", "Shift", "!=", "<NUM_LIT>", "?", "Shift", ":", "VecOp0", ")", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bits", ",", "ShiftAmtVT", ")", ")", ";", "}", "}", "else", "{", "SDNode", "*", "Bytes", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftAmtVT", ",", "ShiftAmt", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ShiftAmtVT", ")", ")", ";", "SDNode", "*", "Bits", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftAmtVT", ",", "ShiftAmt", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ShiftAmtVT", ")", ")", ";", "Bytes", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftAmtVT", ",", "SDValue", "(", "Bytes", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ShiftAmtVT", ")", ")", ";", "Bits", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "ShiftAmtVT", ",", "SDValue", "(", "Bits", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "ShiftAmtVT", ")", ")", ";", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "VecOp0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Bytes", ",", "<NUM_LIT>", ")", ")", ";", "Shift", "=", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "Shift", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Bits", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "CurDAG", "->", "getTargetNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "SDValue", "(", "Shift", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG5", "Func": "SelectSRLi64", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13787, "Length": 270, "Cover_Rate": 0.6192660550458715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BitTracker", "::", "BitValue", "&", "BV", "=", "RC", "[", "i", "]", ";", "if", "(", "BV", ".", "is", "(", "<NUM_LIT>", ")", ")", "V", "|=", "B", ";", "else", "if", "(", "!", "BV", ".", "is", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "B", "<<=", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "W", "==", "<NUM_LIT>", ")", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "V", ")", ";"], "File": "HexagonGenInsert (2)", "Func": "isSmallConstant", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13788, "Length": 59, "Cover_Rate": 0.3959731543624161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtx_roundps_ph", "(", "__m512", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "__builtin_ia32_vcvtps2phx512_mask_round", "(", "(", "__v16sf", ")", "__A", ",", "_mm256_setzero_ph", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__B", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_cvtx_roundps_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13789, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FunctionArgInfo", "&", "<ISA_LIT>ArgumentUsageInfo", "::", "lookupFuncArgInfo", "(", "const", "Function", "&", "F", ")", "const", "{"], "ground_truth": ["auto", "I", "=", "ArgInfoMap", ".", "find", "(", "&", "F", ")", ";"], "File": "AMDGPUArgumentUsageInfo4", "Func": "lookupFuncArgInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13790, "Length": 25, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "<", "MinLog", "||", "Val", ">", "MaxLog", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "<<", "Val", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodePowerTwoOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13791, "Length": 32, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRnospRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler81", "Func": "DecodeGPRnospRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13792, "Length": 27, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "BundleStart", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ClearMask", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "MipsSEInstrInfo30", "Func": "expandCCallPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13793, "Length": 60, "Cover_Rate": 0.379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCalleeSavedFrameSize", "(", ")", "const", "{", "return", "CalleeSavedFrameSize", ";"], "ground_truth": ["}"], "File": "MCS51MachineFunctionInfo", "Func": "getCalleeSavedFrameSize", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13794, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "triplicateInstructionsTZDC", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", ".", "begin", "(", ")", ",", "MBE", "=", "MF", ".", "end", "(", ")", ";", "MBB", "!=", "MBE", ";", "++", "MBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "(", "I", "->", "isBranch", "(", ")", ")", "&&", "!", "(", "I", "->", "isCall", "(", ")", ")", "&&", "!", "(", "I", "->", "isReturn", "(", ")", ")", "&&", "!", "(", "I", "->", "isCompare", "(", ")", ")", "&&", "!", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "I", "->", "getOpcode", "(", ")", ">", "<NUM_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "<", "<NUM_LIT>", ")", ")", "&&", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "&&", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "{", "MachineInstr", "*", "slaveinst1", "=", "MF", ".", "CloneMachineInstr", "(", "&", "*", "I", ")", ";", "MachineInstr", "*", "slaveinst2", "=", "MF", ".", "CloneMachineInstr", "(", "&", "*", "I", ")", ";", "slaveinst1", "->", "setFlags", "(", "<NUM_LIT>", ")", ";", "slaveinst2", "->", "setFlags", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "int", "opcount", "=", "<NUM_LIT>", ";", "opcount", "<", "I", "->", "getNumOperands", "(", ")", ";", "opcount", "++", ")", "{", "if", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "isReg", "(", ")", ")", "{", "slaveinst1", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg1", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";", "slaveinst2", "->", "getOperand", "(", "opcount", ")", ".", "setReg", "(", "getSlaveReg2", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getReg", "(", ")", ")", ")", ";", "}", "else", "if", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "isImm", "(", ")", "&&", "(", "I", "->", "mayStore", "(", ")", "||", "I", "->", "mayLoad", "(", ")", ")", ")", "{", "slaveinst1", "->", "getOperand", "(", "opcount", ")", ".", "setImm", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getImm", "(", ")", "-", "TZDC_OFFSET", ")", ";", "slaveinst2", "->", "getOperand", "(", "opcount", ")", ".", "setImm", "(", "I", "->", "getOperand", "(", "opcount", ")", ".", "getImm", "(", ")", "-", "<NUM_LIT>", "*", "TZDC_OFFSET", ")", ";", "}", "}", "MBB", "->", "insert", "(", "I", ",", "slaveinst1", ")", ";", "MBB", "->", "insert", "(", "I", ",", "slaveinst2", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "NEMESIS", "Func": "triplicateInstructionsTZDC", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13795, "Length": 377, "Cover_Rate": 0.9817708333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "createAccessReg", "(", "unsigned", "Num", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "KindAccessReg", ",", "StartLoc", ",", "EndLoc", ")", ";", "Op", "->", "AccessReg", "=", "Num", ";"], "ground_truth": ["return", "Op", ";"], "File": "SystemZAsmParser10", "Func": "createAccessReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13796, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "SPRDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13797, "Length": 31, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "NULL_TREE", ";", "}", "gcc_assert", "(", "suffix", "!=", "NULL", ")", ";", "bname", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "bdecl", ")", ")", ";", "if", "(", "!", "bname", ")", "return", "NULL_TREE", ";", "strcpy", "(", "name", ",", "bname", "+", "strlen", "(", "<STR_LIT>", ")", ")", ";", "strcat", "(", "name", ",", "suffix", ")", ";", "if", "(", "n_args", "==", "<NUM_LIT>", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "NULL", ")", ";", "else", "if", "(", "n_args", "==", "<NUM_LIT>", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "type_in", ",", "NULL", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "new_fndecl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "fntype", ")", ";", "TREE_PUBLIC", "(", "new_fndecl", ")", "=", "<NUM_LIT>", ";", "DECL_EXTERNAL", "(", "new_fndecl", ")", "=", "<NUM_LIT>", ";", "DECL_IS_NOVOPS", "(", "new_fndecl", ")", "=", "<NUM_LIT>", ";", "TREE_READONLY", "(", "new_fndecl", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "new_fndecl", ";"], "File": "rs6000", "Func": "rs6000_builtin_vectorized_libmass", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13798, "Length": 139, "Cover_Rate": 0.3601036269430052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "<ISA_LIT>II", ";"], "ground_truth": ["static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{"], "File": "AArch64InstrInfo (2)", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13799, "Length": 40, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "align", "=", "floor_log2", "(", "FUNCTION_BOUNDARY", "/", "BITS_PER_UNIT", ")", ";", "switch_to_section", "(", "text_section", ")", ";", "if", "(", "align", ">", "<NUM_LIT>", ")", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "align", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "name", ")", ";", "}", "do_cfi", "=", "dwarf2out_do_cfi_asm", "(", ")", ";", "if", "(", "do_cfi", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "if", "(", "flag_delayed_branch", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_name", ",", "reg_name", ")", ";", "else", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_name", ",", "reg_name", ")", ";", "if", "(", "do_cfi", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "NEED_INDICATE_EXEC_STACK", ")", "file_end_indicate_exec_stack", "(", ")", ";", "solaris_file_end", "(", ")", ";"], "ground_truth": ["}"], "File": "sparc4", "Func": "sparc_file_end", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13800, "Length": 106, "Cover_Rate": 0.4015151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_FCEIL", ":", "return", "legalizeFceil", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FREM", ":", "return", "legalizeFrem", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_TRUNC", ":", "return", "legalizeIntrinsicTrunc", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_<ISA_LIT>TOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_UITOFP", ":", "return", "legalizeITOFP", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FPTO<ISA_LIT>", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "true", ")", ";", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "return", "legalizeFPTOI", "(", "MI", ",", "MRI", ",", "B", ",", "false", ")", ";", "case", "TargetOpcode", "::", "G_FMINNUM", ":", "case", "TargetOpcode", "::", "G_FMAXNUM", ":", "case", "TargetOpcode", "::", "G_FMINNUM_IEEE", ":", "case", "TargetOpcode", "::", "G_FMAXNUM_IEEE", ":", "return", "legalizeMinNumMaxNum", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":", "return", "legalizeExtractVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":", "return", "legalizeInsertVectorElt", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SHUFFLE_VECTOR", ":", "return", "legalizeShuffleVector", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_F<ISA_LIT>N", ":", "case", "TargetOpcode", "::", "G_FCOS", ":", "return", "legalizeSinCos", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_GLOBAL_VALUE", ":", "return", "legalizeGlobalValue", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MI", ")", ";", "case", "TargetOpcode", "::", "G_FMAD", ":", "return", "legalizeFMad", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "legalizeFDIV", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_UDIV", ":", "case", "TargetOpcode", "::", "G_UREM", ":", "case", "TargetOpcode", "::", "G_UDIVREM", ":", "return", "legalizeUnsignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_SDIV", ":", "case", "TargetOpcode", "::", "G_SREM", ":", "case", "TargetOpcode", "::", "G_SDIVREM", ":", "return", "legalizeSignedDIV_REM", "(", "MI", ",", "MRI", ",", "B", ")", ";", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "return", "legalizeAtomicCmpXChg", "(", "MI", ",", "MRI", ",", "B", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_FLOG", ":"], "File": "AMDGPULegalizerInfo30", "Func": "legalizeCustom", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13801, "Length": 344, "Cover_Rate": 0.6640926640926641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallSetVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Blocks", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "if", "(", "MBB", ".", "succ_size", "(", ")", "<=", "<NUM_LIT>", ")", "continue", ";", "auto", "TermIt", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "TermIt", "==", "MBB", ".", "end", "(", ")", "||", "!", "TermIt", "->", "isBranch", "(", ")", ")", "continue", ";", "for", "(", "MachineBasicBlock", "*", "SuccMBB", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "!", "SuccMBB", "->", "isEHPad", "(", ")", ")", "Blocks", ".", "insert", "(", "SuccMBB", ")", ";", "}", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "Blocks", ")", "{", "auto", "InsertPt", "=", "MBB", "->", "SkipPHIsAndLabels", "(", "MBB", "->", "begin", "(", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertPt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "++", "NumInstsInserted", ";", "++", "NumLFENCEsInserted", ";"], "ground_truth": ["}"], "File": "X86SpeculativeLoadHardening", "Func": "hardenEdgesWithLFENCE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13802, "Length": 136, "Cover_Rate": 0.912751677852349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "DCmode", ":", "mode", "=", "DFmode", ";", "break", ";", "case", "TCmode", ":", "mode", "=", "TFmode", ";", "break", ";", "default", ":", "break", ";", "}", "rs6000_darwin64_record_arg_flush", "(", "cum", ",", "bitpos", ",", "rvec", ",", "k", ")", ";", "rvec", "[", "(", "*", "k", ")", "++", "]", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "fregno", "++", ")", ",", "GEN_INT", "(", "bitpos", "/", "BITS_PER_UNIT", ")", ")", ";", "if", "(", "mode", "==", "TFmode", ")", "cum", "->", "fregno", "++", ";", "}", "else", "if", "(", "cum", "->", "named", "&&", "USE_ALTIVEC_FOR_ARG_P", "(", "cum", ",", "mode", ",", "ftype", ",", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["rs6000_darwin64_record_arg_flush", "(", "cum", ",", "bitpos", ",", "rvec", ",", "k", ")", ";"], "File": "rs60003", "Func": "rs6000_darwin64_record_arg_recurse", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13803, "Length": 107, "Cover_Rate": 0.34185303514376997, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "TII", ",", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isMAI", "(", "*", "MI", ")", "&&", "checkMAIHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "ground_truth": ["if", "(", "MI", "->", "mayLoadOrStore", "(", ")", "&&", "checkMAILdStHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";"], "File": "GCNHazardRecognizer25", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13804, "Length": 143, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "InReg", "=", "PHI", "->", "getOperand", "(", "PHIOp", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "PBB", "=", "PHI", "->", "getOperand", "(", "PHIOp", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "BlockData", "&", "PBBInfo", "=", "BlockInfo", "[", "PBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "PBBInfo", ".", "Exit", ".", "isUnknown", "(", ")", "||", "!", "PBBInfo", ".", "Exit", ".", "hasSameVTYPE", "(", "Require", ")", ")", "return", "true", ";", "MachineInstr", "*", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "InReg", ")", ";"], "ground_truth": ["if", "(", "!", "DefMI", "||", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "RISCVInsertVSETVLI8", "Func": "needVSETVLIPHI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13805, "Length": 105, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FI", "->", "setMustSaveLR", "(", "MustSaveLR", "(", "MF", ",", "LR", ")", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUnused", "(", "LR", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "bool", "Is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "bool", "IsELF32_ABI", "=", "Subtarget", ".", "isELF32_ABI", "(", ")", ";", "bool", "IsMachoABI", "=", "Subtarget", ".", "isMachoABI", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "(", "NoFramePointerElim", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "IsELF32_ABI", ")", "{", "int", "FPOffset", "=", "<ISA_LIT>FrameInfo", "::", "getFramePointerSaveOffset", "(", "Is<ISA_LIT>64", ",", "IsMachoABI", ")", ";"], "ground_truth": ["FPSI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ")", ";"], "File": "PPCRegisterInfo23", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13806, "Length": 118, "Cover_Rate": 0.4154929577464789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "M680x0Subtarget", "Func": "getSlotSize", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13807, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "OldInstr", "=", "IPI", "->", "first", ";", "InsertPts", "[", "NewPt", "]", "=", "std", "::", "move", "(", "IPI", "->", "second", ")", ";"], "ground_truth": ["InsertPts", ".", "erase", "(", "OldInstr", ")", ";"], "File": "AArch64PromoteConstant5", "Func": "appendAndTransferDominatedUses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13808, "Length": 29, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterSubReg", "OutR", "(", "Op0", ")", ";", "const", "TargetRegisterClass", "*", "PredRC", "=", "&", "<STR_LIT>", ";", "RegisterSubReg", "NewPR", "=", "MRI", "->", "createVirtualRegister", "(", "PredRC", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "NewPR", ".", "R", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOps", ";", "++", "i", ")", "{", "RegisterSubReg", "GPR", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "RegisterSubReg", "Pred", "=", "getPredRegFor", "(", "GPR", ")", ";", "MIB", ".", "addReg", "(", "Pred", ".", "R", ",", "<NUM_LIT>", ",", "Pred", ".", "S", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "OutR", ".", "R", ")", ";", "Register", "NewOutR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewOutR", ")", ".", "addReg", "(", "NewPR", ".", "R", ",", "<NUM_LIT>", ",", "NewPR", ".", "S", ")", ";", "MRI", "->", "replaceRegWith", "(", "OutR", ".", "R", ",", "NewOutR", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "if", "(", "!", "isPredReg", "(", "NewOutR", ")", ")", "{", "RegisterSubReg", "R", "(", "NewOutR", ")", ";", "PredGPRs", ".", "insert", "(", "R", ")", ";", "processPredicateGPR", "(", "R", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonGenPredicate1", "Func": "convertToPredForm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13809, "Length": 214, "Cover_Rate": 0.4533898305084746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "DLXMemAluCombiner", "Func": "getPassName", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13810, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "LC2200ISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13811, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExpectingFlags", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "}", "if", "(", "!", "ExpectingFlags", ")", "{", "enum", "<STR_LIT>", "cc0", "=", "(", "enum", "<STR_LIT>", ")", "N0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "enum", "<STR_LIT>", "cc1", "=", "(", "enum", "<STR_LIT>", ")", "N1", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "cc1", "==", "<STR_LIT>", "||", "cc1", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "tmp", "=", "cc0", ";", "cc0", "=", "cc1", ";", "cc1", "=", "tmp", ";", "}", "if", "(", "(", "cc0", "==", "<STR_LIT>", "&&", "cc1", "==", "<STR_LIT>", ")", "||", "(", "cc0", "==", "<STR_LIT>", "&&", "cc1", "==", "<STR_LIT>", ")", ")", "{", "unsigned", "x86cc", "=", "(", "cc0", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "hasAVX512", "(", ")", ")", "{", "SDValue", "FSetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getConstant", "(", "x86cc", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "FSetCC", ")", ";", "return", "FSetCC", ";", "}", "SDValue", "OnesOrZeroesF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CMP00", ".", "getValueType", "(", ")", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getConstant", "(", "x86cc", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "bool", "is64BitFP", "=", "(", "CMP00", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "MVT", "IntVT", "=", "is64BitFP", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "is64BitFP", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "SDValue", "Vector64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OnesOrZeroesF", ")", ";", "SDValue", "Vector32", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vector64", ")", ";", "OnesOrZeroesF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Vector32", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "IntVT", "=", "<STR_LIT>", ";", "}", "SDValue", "OnesOrZeroesI", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "OnesOrZeroesF", ")", ";", "SDValue", "ANDed", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "OnesOrZeroesI", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "IntVT", ")", ")", ";", "SDValue", "OneBitOfTruth", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ANDed", ")", ";"], "ground_truth": ["return", "OneBitOfTruth", ";"], "File": "X86ISelLowering (2)3", "Func": "CMPEQCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13812, "Length": 372, "Cover_Rate": 0.5527488855869243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "TmpReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "auto", "ShiftI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PredStateReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "PS", "->", "RC", ")", "-", "<NUM_LIT>", ")", ";", "ShiftI", "->", "addRegisterDead", "(", "<STR_LIT>", ",", "TRI", ")", ";"], "ground_truth": ["++", "NumInstsInserted", ";"], "File": "X86SpeculativeLoadHardening11", "Func": "extractPredStateFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13813, "Length": 94, "Cover_Rate": 0.7014925373134329, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{"], "ground_truth": ["{", "MO_ABS_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_ABS_LO", ",", "<STR_LIT>", "}", ",", "{", "MO_NO_FLAG", ",", "<STR_LIT>", "}", "}", ";"], "File": "LanaiInstrInfo (2)", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13814, "Length": 40, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "Subtarget", "->", "hasDSP", "(", ")", "?", "&", "<STR_LIT>", ":"], "ground_truth": ["&", "<STR_LIT>", ";"], "File": "MipsSEISelLowering20", "Func": "getRepRegClassFor", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13815, "Length": 19, "Cover_Rate": 0.4222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CopyPropagation", "(", "const", "<ISA_LIT>RegisterInfo", "&", "hri", ",", "MachineRegisterInfo", "&", "mri", ")", ":", "Transformation", "(", "false", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)", "Func": "CopyPropagation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13816, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Subtarget", "(", "STI", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "M68kInstrInfo (2)", "Func": "M68kInstrInfo", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13817, "Length": 32, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitSMLAL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13818, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{"], "ground_truth": ["MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "File": "HSAILMCTargetDesc", "Func": "createHSAILMCRegisterInfo", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13819, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SP", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "SP", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";"], "ground_truth": ["return", "MAI", ";"], "File": "MipsMCTargetDesc10", "Func": "createMipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13820, "Length": 36, "Cover_Rate": 0.5538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>AsmPrinter", "::", "getFunctionCodeSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STM", ".", "getInstrInfo", "(", ")", ";", "uint64_t", "CodeSize", "=", "<NUM_LIT>", ";", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "CodeSize", "+=", "TII", "->", "getInstSizeInBytes", "(", "MI", ")", ";", "}", "}"], "ground_truth": ["return", "CodeSize", ";"], "File": "AMDGPUAsmPrinter", "Func": "getFunctionCodeSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13821, "Length": 86, "Cover_Rate": 0.9885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Base_FrameIndex", "(", "<NUM_LIT>", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "Segment", "(", ")", ",", "GV", "(", "nullptr", ")", ",", "CP", "(", "nullptr", ")", ",", "BlockAddr", "(", "nullptr", ")", ",", "ES", "(", "nullptr", ")", ",", "MCSym", "(", "nullptr", ")", ",", "JT", "(", "-", "<NUM_LIT>", ")", ",", "SymbolFlags", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG1", "Func": "X86ISelAddressMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13822, "Length": 69, "Cover_Rate": 0.971830985915493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "}", "}", "else", "{", "if", "(", "auto", "*", "inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "InVal", ")", ")", "{", "auto", "InBB", "=", "inst", "->", "getParent", "(", ")", ";", "if", "(", "!", "LI", "->", "getLoopFor", "(", "InBB", ")", ")", "{", "done", "=", "true", ";", "}", "else", "{", "Loop", "*", "InLoop", "=", "LI", "->", "getLoopFor", "(", "InBB", ")", ";", "int", "InDepth", "=", "InLoop", "->", "getLoopDepth", "(", ")", ";", "if", "(", "InDepth", ">", "Currdepth", ")", "{", "}", "else", "{", "done", "=", "false", ";", "}", "}", "}", "}"], "ground_truth": ["return", "done", ";"], "File": "TPCIndexSpaceGen", "Func": "compDepthCheckforNextBlock", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13823, "Length": 91, "Cover_Rate": 0.48404255319148937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "is_valid", "!=", "<NUM_LIT>", ")", ";", "if", "(", "quad", ")", "sprintf", "(", "templ", ",", "<STR_LIT>", ",", "mnem", ",", "sign", ",", "width", ")", ";", "else", "sprintf", "(", "templ", ",", "<STR_LIT>", ",", "mnem", ",", "sign", ",", "width", ")", ";", "return", "templ", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_output_shift_immediate", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13824, "Length": 42, "Cover_Rate": 0.4329896907216495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";", "adjustReg", "(", "MBB", ",", "MI", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ")", ";", "}", "}"], "ground_truth": ["return", "MBB", ".", "erase", "(", "MI", ")", ";"], "File": "RISCVFrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13825, "Length": 58, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "KindTy", "::", "VectorRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "getVecReg", "(", ")", "<<", "'>'", ";", "break", ";", "case", "KindTy", "::", "VTypeImm", ":", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "VTypeBuf", ";", "OS", "<<", "<STR_LIT>", "<<", "getVTypeImm", "(", "VTypeBuf", ")", "<<", "'>'", ";"], "ground_truth": ["break", ";"], "File": "RISCVAsmParser43", "Func": "print", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13826, "Length": 43, "Cover_Rate": 0.33858267716535434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "DelaySlotFiller (2)", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13827, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "getNodeAttributes", "(", "const", "MCGNode", "*", "N", ",", "const", "MCallSubGraph", "&", "G", ")", "{", "std", "::", "string", "result", ";", "if", "(", "N", "->", "isDead", "(", ")", ")", "result", "+=", "<STR_LIT>", ";", "if", "(", "N", "->", "isInSCC", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "result", ".", "empty", "(", ")", ")", "result", "+=", "<STR_LIT>", ";"], "File": "PatmosCallGraphBuilder", "Func": "getNodeAttributes", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13828, "Length": 56, "Cover_Rate": 0.8615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";"], "File": "HexagonISelLowering54", "Func": "LowerReturn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13829, "Length": 104, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine1", "Func": "addIRTranslator", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13830, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Carry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Carry", ",", "DAG", ".", "getConstant", "(", "CCValid", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CCMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "BaseOp", ",", "DL", ",", "VTs", ",", "LHS", ",", "RHS", ",", "Carry", ")", ";", "SDValue", "SetCC", "=", "emitSETCC", "(", "DAG", ",", "DL", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "CCValid", ",", "CCMask", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SetCC", ")", ";"], "File": "SystemZISelLowering", "Func": "lowerADDSUBCARRY", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13831, "Length": 117, "Cover_Rate": 0.3588957055214724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "args", ")", "{", "cur_tree", "=", "(", "(", "pop_target", ")", "?", "pop_target", ":", "target_option_default_node", ")", ";", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ")", ";", "}", "else", "{", "rs6000_cpu_index", "=", "rs6000_tune_index", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "rs6000_inner_target_options", "(", "args", ",", "false", ")", "||", "!", "rs6000_option_override_internal", "(", "false", ")", "||", "(", "cur_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ")", "==", "NULL_TREE", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", "||", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "target_option_current_node", "=", "cur_tree", ";", "rs6000_activate_target_options", "(", "target_option_current_node", ")", ";", "if", "(", "rs6000_target_modify_macros_ptr", ")", "{", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "prev_flags", "=", "prev_opt", "->", "x_rs6000_isa_flags", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "cur_flags", "=", "cur_opt", "->", "x_rs6000_isa_flags", ";"], "ground_truth": ["diff_flags", "=", "(", "prev_flags", "^", "cur_flags", ")", ";"], "File": "rs60001", "Func": "rs6000_pragma_target_parse", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13832, "Length": 141, "Cover_Rate": 0.5071942446043165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "LaneElts", "=", "<NUM_LIT>", "/", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "i", "<", "NumLanes", ";", "++", "i", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "LaneElts", ";", "++", "j", ")", "assert", "(", "Mask", "[", "j", "]", "==", "Mask", "[", "i", "*", "LaneElts", "+", "j", "]", "-", "(", "LaneElts", "*", "i", ")", "&&", "<STR_LIT>", ")", ";", "Mask", ".", "resize", "(", "LaneElts", ")", ";", "}", "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "Mask", ";", "case", "<STR_LIT>", ":", "Mask", ".", "resize", "(", "<NUM_LIT>", ")", ";", "return", "Mask", ";", "case", "<STR_LIT>", ":", "Mask", ".", "erase", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "&", "M", ":", "Mask", ")", "M", "-=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Mask", ";"], "File": "X86ISelLowering (2)5", "Func": "getPSHUFShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13833, "Length": 147, "Cover_Rate": 0.6099585062240664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aligned_p", "=", "true", ";", "mips_sim_init", "(", "&", "state", ",", "alloca", "(", "state_size", "(", ")", ")", ")", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", "!=", "<NUM_LIT>", ";", "insn", "=", "next", ")", "{", "unsigned", "int", "length", ";", "next", "=", "NEXT_INSN", "(", "insn", ")", ";", "vr4130_avoid_branch_rt_conflict", "(", "insn", ")", ";", "if", "(", "USEFUL_INSN_P", "(", "insn", ")", ")", "FOR_EACH_SUBINSN", "(", "subinsn", ",", "insn", ")", "{", "mips_sim_wait_insn", "(", "&", "state", ",", "subinsn", ")", ";", "if", "(", "state", ".", "insns_left", "!=", "state", ".", "issue_rate", "&&", "!", "CALL_P", "(", "subinsn", ")", ")", "{", "if", "(", "subinsn", "==", "SEQ_BEGIN", "(", "insn", ")", "&&", "aligned_p", ")", "{", "emit_insn_after", "(", "gen_nop", "(", ")", ",", "last2", ")", ";", "aligned_p", "=", "false", ";", "}"], "ground_truth": ["else", "if", "(", "subinsn", "!=", "SEQ_BEGIN", "(", "insn", ")", "&&", "!", "aligned_p", ")", "{"], "File": "mips3", "Func": "vr4130_align_insns", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13834, "Length": 129, "Cover_Rate": 0.410828025477707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmlal_lane_s16", "(", "int32x4_t", "__a", ",", "int16x4_t", "__b", ",", "int16x4_t", "__c", ",", "const", "int", "__d", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vqdmlal_lanev4hi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmlal_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13835, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ArgFlags", ".", "isInReg", "(", ")", "&&", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "{", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExtUpper", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExtUpper", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExtUpper", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "unsigned", "Reg", ";", "bool", "AllocateFloatsInIntReg", "=", "State", ".", "isVarArg", "(", ")", "||", "ValNo", ">", "<NUM_LIT>", "||", "State", ".", "getFirstUnallocated", "(", "F32Regs", ",", "FloatRegsSize", ")", "!=", "ValNo", ";", "unsigned", "OrigAlign", "=", "ArgFlags", ".", "getOrigAlign", "(", ")", ";", "bool", "isI64", "=", "(", "ValVT", "==", "<STR_LIT>", "&&", "OrigAlign", "==", "<NUM_LIT>", ")", ";", "if", "(", "ValVT", "==", "<STR_LIT>", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "if", "(", "isI64", "&&", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "AllocateFloatsInIntReg", ")", "{"], "ground_truth": ["Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";"], "File": "MipsISelLowering42", "Func": "CC_MipsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13836, "Length": 251, "Cover_Rate": 0.40614886731391586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_rlqw", "(", "vec_double2", "a", ",", "int", "count", ")", "{"], "ground_truth": ["return", "(", "(", "vec_double2", ")", "(", "si_rotqbi", "(", "(", "qword", ")", "(", "a", ")", ",", "si_from_int", "(", "count", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_rlqw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13837, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", "&&", "MO", ".", "getExpr", "(", ")", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "Constant", ")", "{", "const", "auto", "*", "Expr", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "MO", ".", "getExpr", "(", ")", ")", ";", "MCFixupKind", "Kind", ";", "if", "(", "Expr", "&&", "Expr", "->", "getSymbol", "(", ")", ".", "isExternal", "(", ")", ")", "Kind", "=", "FK_Data_4", ";", "else", "Kind", "=", "FK_PCRel_4", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "}", "unsigned", "OpNo", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OpNo", "<", "e", ";", "++", "OpNo", ")", "{", "if", "(", "&", "MO", "==", "&", "MI", ".", "getOperand", "(", "OpNo", ")", ")", "break", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter2", "Func": "getMachineOpValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13838, "Length": 182, "Cover_Rate": 0.6570397111913358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "In", ".", "getValueType", "(", ")", ";", "EVT", "OutVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "In", ",", "DAG", ".", "getValueType", "(", "OutVT", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineVectorTruncationWithPACKSS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13839, "Length": 51, "Cover_Rate": 0.5368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ft32_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{"], "ground_truth": ["return", "(", "regno", "==", "FT32_R0", ")", ";"], "File": "ft32", "Func": "ft32_function_value_regno_p", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13840, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "HexagonCopyToCombine (2)", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13841, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "func_md_iterator", "func_md_begin", "(", ")", "{"], "ground_truth": ["return", "mMetadataFunc", ".", "begin", "(", ")", ";"], "File": "HSAILMachineFunctionInfo", "Func": "func_md_begin", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13842, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReduceEntry", "(", "enum", "ReduceType", "RType", ",", "struct", "OpCodes", "Op", ",", "bool", "(", "*", "F", ")", "(", "MachineInstr", "*", "MI", ",", "const", "ReduceEntry", "&", "Entry", ")", ",", "struct", "OpInfo", "OpInf", ",", "struct", "ImmField", "Imm", ")", ":", "eRType", "(", "RType", ")", ",", "ReduceFunction", "(", "F", ")", ",", "Ops", "(", "Op", ")", ",", "OpInf", "(", "OpInf", ")", ",", "Imm", "(", "Imm", ")", "{"], "ground_truth": ["}"], "File": "MicroMipsSizeReduction10", "Func": "ReduceEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13843, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "if", "(", "GET_CODE", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "i", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "i", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "rs60002", "Func": "uses_TOC", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13844, "Length": 114, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "needed_reg_count", ";", "unsigned", "int", "remaining_reg_count", ";", "CUMULATIVE_ARGS", "*", "cum", ";", "cum", "=", "get_cumulative_args", "(", "ca", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "NDS32_AVAILABLE_REGNUM_FOR_GPR_ARG", "(", "cum", "->", "gpr_offset", ",", "mode", ",", "type", ")", ">=", "NDS32_GPR_ARG_FIRST_REGNUM", "+", "NDS32_MAX_GPR_REGS_FOR_ARGS", ")", "return", "<NUM_LIT>", ";"], "File": "nds322", "Func": "nds32_arg_partial_bytes", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13845, "Length": 46, "Cover_Rate": 0.42990654205607476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "virtual", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "LLVM_OVERRIDE", ";", "virtual", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "LLVM_OVERRIDE", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "virtual", "bool", "doesSectionRequireSymbols", "(", "const", "MCSection", "&", "Section", ")", "const", "LLVM_OVERRIDE", "{", "return", "false", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "<ISA_LIT>MCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "<ISA_LIT>MCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Size", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Size", ";", "++", "I", ")", "{", "Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "Value", ">>", "ShiftValue", ")", ";", "ShiftValue", "-=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend29", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13846, "Length": 291, "Cover_Rate": 0.5043327556325823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtq_m_n_to_f_sv4sf", "(", "__arm_vuninitializedq_f32", "(", ")", ",", "__a", ",", "__imm6", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_x_n_f32_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13847, "Length": 15, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PostGenericScheduler", "(", "C", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineScheduler", "Func": "PPCPostRASchedStrategy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13848, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "Reg", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgValue2", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "unsigned", "ArgSize", "=", "NextVA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Root", ",", "FIN", ",", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMISelLowering109", "Func": "GetF64FormalArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13849, "Length": 120, "Cover_Rate": 0.449438202247191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Off", "=", "LoLoop", ".", "Dec", "==", "LoLoop", ".", "End", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "Off", "+", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "End", "->", "getOperand", "(", "Off", "+", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "LoLoop", ".", "Dec", ")", ";", "LoLoop", ".", "ToRemove", ".", "insert", "(", "End", ")", ";", "return", "&", "*", "MIB", ";", "}", ";", "auto", "RemoveDeadBranch", "=", "[", "]", "(", "MachineInstr", "*", "I", ")", "{", "MachineBasicBlock", "*", "BB", "=", "I", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{"], "ground_truth": ["if", "(", "isWhileLoopStart", "(", "*", "LoLoop", ".", "Start", ")", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";"], "File": "ARMLowOverheadLoops23", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13850, "Length": 198, "Cover_Rate": 0.3714821763602251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "Register", ",", "int", ">", "<ISA_LIT>InstructionSelector", "::", "selectFlatOffsetImpl", "(", "MachineOperand", "&", "Root", ")", "const", "{", "MachineInstr", "*", "MI", "=", "Root", ".", "getParent", "(", ")", ";", "auto", "Default", "=", "std", "::", "make_pair", "(", "Root", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "STI", ".", "hasFlatInstOffsets", "(", ")", ")", "return", "Default", ";", "const", "MachineInstr", "*", "OpDef", "=", "MRI", "->", "getVRegDef", "(", "Root", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "OpDef", "||", "OpDef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Default", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "getConstantVRegVal", "(", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ")", ";", "if", "(", "!", "Offset", ".", "hasValue", "(", ")", ")", "return", "Default", ";", "unsigned", "AddrSpace", "=", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAddrSpace", "(", ")", ";", "if", "(", "!", "TII", ".", "isLegalFLATOffset", "(", "Offset", ".", "getValue", "(", ")", ",", "AddrSpace", ",", "Signed", ")", ")", "return", "Default", ";", "Register", "BasePtr", "=", "OpDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "std", "::", "make_pair", "(", "BasePtr", ",", "Offset", ".", "getValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector1", "Func": "selectFlatOffsetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13851, "Length": 189, "Cover_Rate": 0.9895287958115183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TARGET_64BIT", ")", "{", "enum", "calling_abi", "call_abi", "=", "cum", "?", "cum", "->", "call_abi", ":", "ix86_abi", ";", "if", "(", "call_abi", "==", "MS_ABI", ")", "nregs", "=", "function_arg_advance_ms_64", "(", "cum", ",", "bytes", ",", "words", ")", ";", "else", "nregs", "=", "function_arg_advance_64", "(", "cum", ",", "mode", ",", "type", ",", "words", ",", "named", ")", ";", "}", "else", "nregs", "=", "function_arg_advance_32", "(", "cum", ",", "mode", ",", "type", ",", "bytes", ",", "words", ")", ";", "if", "(", "cum", "->", "stdarg", ")", "cum", "->", "force_bnd_pass", "=", "nregs", ";"], "ground_truth": ["if", "(", "!", "nregs", ")", "cum", "->", "bnds_in_bt", "=", "chkp_type_bounds_count", "(", "type", ")", ";"], "File": "i3866", "Func": "ix86_function_arg_advance", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13852, "Length": 94, "Cover_Rate": 0.34944237918215615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SparcISelLowering19", "Func": "getExceptionSelectorRegister", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13853, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "||", "isTile64SoloInstruction", "(", "MI", ")", ")", "{", "return", "true", ";", "}", "else", "{"], "ground_truth": ["return", "false", ";"], "File": "Tile64VLIWPacketizer", "Func": "isSoloInstruction", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13854, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Arg", ",", "StoreRet", ";", "unsigned", "RetVals", "=", "TheCall", "->", "getNumRetVals", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ArgOffset", "=", "RetVals", ";", "i", "<", "NumOps", ";", "i", "++", ")", "{", "Arg", "=", "TheCall", "->", "getArg", "(", "i", ")", ";", "Ops", ".", "clear", "(", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Arg", ")", ";", "Ops", ".", "push_back", "(", "DataAddr_Lo", ")", ";", "Ops", ".", "push_back", "(", "DataAddr_Hi", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "ArgOffset", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "StoreRet", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "Chain", "=", "getChain", "(", "StoreRet", ")", ";", "InFlag", "=", "getOutFlag", "(", "StoreRet", ")", ";", "ArgOffset", "++", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "PIC16ISelLowering2", "Func": "LowerIndirectCallArguments", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13855, "Length": 155, "Cover_Rate": 0.6567796610169492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "!=", "<STR_LIT>", ")", "{", "Type", "*", "ETy", "=", "PTy", "->", "getElementType", "(", ")", ";", "int", "addrSpace", "=", "PTy", "->", "getAddressSpace", "(", ")", ";", "switch", "(", "addrSpace", ")", "{", "default", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "llvm", "::", "ADDRESS_SPACE_CONST", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "llvm", "::", "ADDRESS_SPACE_SHARED", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "llvm", "::", "ADDRESS_SPACE_GLOBAL", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "O", "<<", "<STR_LIT>", "<<", "(", "int", ")", "getOpenCLAlignment", "(", "TD", ",", "ETy", ")", "<<", "<STR_LIT>", ";", "}", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "O", "<<", "<STR_LIT>", ";", "if", "(", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "getPTXFundamentalTypeStr", "(", "Ty", ")", ";", "O", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "unsigned", "sz", "=", "<NUM_LIT>", ";", "if", "(", "isa", "<", "IntegerType", ">", "(", "Ty", ")", ")", "{", "sz", "=", "cast", "<", "IntegerType", ">", "(", "Ty", ")", "->", "getBitWidth", "(", ")", ";", "if", "(", "sz", "<", "<NUM_LIT>", ")", "sz", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "sz", "=", "thePointerTy", ".", "getSizeInBits", "(", ")", ";", "else", "sz", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "isABI", ")", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", "<<", "sz", "<<", "<STR_LIT>", ";", "printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";", "continue", ";", "}", "const", "PointerType", "*", "PTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "Ty", ")", ";", "assert", "(", "PTy", "&&", "<STR_LIT>", ")", ";", "Type", "*", "ETy", "=", "PTy", "->", "getElementType", "(", ")", ";", "if", "(", "isABI", "||", "isKernelFunc", ")", "{", "unsigned", "align", "=", "PAL", ".", "getParamAlignment", "(", "paramIndex", "+", "<NUM_LIT>", ")", ";", "if", "(", "align", "==", "<NUM_LIT>", ")", "align", "=", "TD", "->", "getABITypeAlignment", "(", "ETy", ")", ";", "unsigned", "sz", "=", "TD", "->", "getTypeAllocSize", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", "<<", "align", "<<", "<STR_LIT>", ";"], "ground_truth": ["printParamName", "(", "I", ",", "paramIndex", ",", "O", ")", ";"], "File": "NVPTXAsmPrinter24", "Func": "emitFunctionParamList", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13856, "Length": 340, "Cover_Rate": 0.3651987110633727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ExitB", "||", "(", "ExitB", "->", "getSinglePredecessor", "(", ")", "!=", "LoopB", ")", ")", "return", "false", ";", "IntegerType", "*", "DestTy", "=", "getPmpyType", "(", ")", ";", "unsigned", "DestBW", "=", "DestTy", "->", "getBitWidth", "(", ")", ";", "for", "(", "PHINode", "&", "P", ":", "ExitB", "->", "phis", "(", ")", ")", "{", "if", "(", "P", ".", "getNumIncomingValues", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "assert", "(", "P", ".", "getIncomingBlock", "(", "<NUM_LIT>", ")", "==", "LoopB", ")", ";", "IntegerType", "*", "T", "=", "dyn_cast", "<", "IntegerType", ">", "(", "P", ".", "getType", "(", ")", ")", ";", "if", "(", "!", "T", "||", "T", "->", "getBitWidth", "(", ")", ">", "DestBW", ")", "return", "false", ";", "}", "for", "(", "Instruction", "&", "In", ":", "*", "LoopB", ")", "if", "(", "!", "In", ".", "isTerminator", "(", ")", "&&", "!", "isPromotableTo", "(", "&", "In", ",", "DestTy", ")", ")", "return", "false", ";", "std", "::", "vector", "<", "Instruction", "*", ">", "LoopIns", ";", "std", "::", "transform", "(", "LoopB", "->", "begin", "(", ")", ",", "LoopB", "->", "end", "(", ")", ",", "std", "::", "back_inserter", "(", "LoopIns", ")", ",", "[", "]", "(", "Instruction", "&", "In", ")", "{", "return", "&", "In", ";", "}", ")", ";", "for", "(", "Instruction", "*", "In", ":", "LoopIns", ")", "if", "(", "!", "In", "->", "isTerminator", "(", ")", ")", "promoteTo", "(", "In", ",", "DestTy", ",", "LoopB", ")", ";", "Instruction", "*", "EndI", "=", "ExitB", "->", "getFirstNonPHI", "(", ")", ";", "BasicBlock", "::", "iterator", "End", "=", "EndI", "?", "EndI", "->", "getIterator", "(", ")", ":", "ExitB", "->", "end", "(", ")", ";", "for", "(", "auto", "I", "=", "ExitB", "->", "begin", "(", ")", ";", "I", "!=", "End", ";", "++", "I", ")", "{", "PHINode", "*", "P", "=", "dyn_cast", "<", "PHINode", ">", "(", "I", ")", ";", "if", "(", "!", "P", ")", "break", ";", "Type", "*", "Ty0", "=", "P", "->", "getIncomingValue", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "Type", "*", "PTy", "=", "P", "->", "getType", "(", ")", ";", "if", "(", "PTy", "!=", "Ty0", ")", "{", "assert", "(", "Ty0", "==", "DestTy", ")", ";", "P", "->", "mutateType", "(", "Ty0", ")", ";", "Value", "*", "T", "=", "IRBuilder", "<", ">", "(", "ExitB", ",", "End", ")", ".", "CreateTrunc", "(", "P", ",", "PTy", ")", ";", "P", "->", "mutateType", "(", "PTy", ")", ";"], "ground_truth": ["P", "->", "replaceAllUsesWith", "(", "T", ")", ";"], "File": "HexagonLoopIdiomRecognition", "Func": "promoteTypes", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13857, "Length": 356, "Cover_Rate": 0.8833746898263027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "StartIndex", ",", "OpNo0", ",", "OpNo1", ";", "if", "(", "isShlDoublePermute", "(", "Bytes", ",", "StartIndex", ",", "OpNo0", ",", "OpNo1", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", "[", "OpNo0", "]", ",", "Ops", "[", "OpNo1", "]", ",", "DAG", ".", "getTargetConstant", "(", "StartIndex", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "ZeroVecIdx", "=", "isZeroVector", "(", "Ops", "[", "<NUM_LIT>", "]", ")", "?", "<NUM_LIT>", ":", "(", "isZeroVector", "(", "Ops", "[", "<NUM_LIT>", "]", ")", "?", "<NUM_LIT>", ":", "UINT_MAX", ")", ";", "if", "(", "ZeroVecIdx", "!=", "UINT_MAX", ")", "{", "bool", "MaskFirst", "=", "true", ";", "int", "ZeroIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "{", "unsigned", "OpNo", "=", "unsigned", "(", "Bytes", "[", "I", "]", ")", "/", "<STR_LIT>", ";", "unsigned", "Byte", "=", "unsigned", "(", "Bytes", "[", "I", "]", ")", "%", "<STR_LIT>", ";", "if", "(", "OpNo", "==", "ZeroVecIdx", "&&", "I", "==", "<NUM_LIT>", ")", "{", "ZeroIdx", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "OpNo", "!=", "ZeroVecIdx", "&&", "Byte", "==", "<NUM_LIT>", ")", "{", "ZeroIdx", "=", "I", "+", "<STR_LIT>", ";", "MaskFirst", "=", "false", ";", "break", ";", "}", "}", "if", "(", "ZeroIdx", "!=", "-", "<NUM_LIT>", ")", "{", "SDValue", "IndexNodes", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "{"], "File": "SystemZISelLowering58", "Func": "getGeneralPermuteNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13858, "Length": 211, "Cover_Rate": 0.33814102564102566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "hi_only", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_move_insn", "(", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ",", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ")", ";", "emit_insn", "(", "(", "*", "gen_si_insn", ")", "(", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ",", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ",", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ")", ")", ";", "}", "else", "{", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "code", "==", "PLUS", ")", "emit_insn", "(", "gen_ashldi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const1_rtx", ")", ")", ";", "else", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ")", ";", "return", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "else", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "else", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_mathdi_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")", ";", "if", "(", "code", "==", "PLUS", "&&", "operands", "[", "<NUM_LIT>", "]", "==", "const0_rtx", ")", "{", "temp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp", ";"], "ground_truth": ["}"], "File": "vax", "Func": "vax_expand_addsub_di_operands", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13859, "Length": 401, "Cover_Rate": 0.5056746532156369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "MO_COFFSTUB", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_NC", ",", "<STR_LIT>", "}", ",", "{", "MO_TLS", ",", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";", "}", "else", "{", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_GOTOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_POT", ",", "<STR_LIT>", "}", ",", "{", "MO_SEC", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_NC", ",", "<STR_LIT>", "}", ",", "{", "MO_TLS", ",", "<STR_LIT>", "}", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "File": "AArch64InstrInfo5", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13860, "Length": 100, "Cover_Rate": 0.6622516556291391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Operator", "*", "ASC", "=", "dyn_cast", "<", "Operator", ">", "(", "MI", "->", "getOperand", "(", "Idx", ")", ")", ";", "MI", "->", "setOperand", "(", "Idx", ",", "ASC", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXFavorNonGenericAddrSpaces6", "Func": "optimizeMemoryInstruction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13861, "Length": 35, "Cover_Rate": 0.44871794871794873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCFixupKindInfo", "&", "<ISA_LIT>AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "static", "llvm", "::", "DenseMap", "<", "unsigned", ",", "MCFixupKindInfo", ">", "Infos", "=", "{", "{", "<STR_LIT>", "::", "fixup_csky_addr32", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_addr_hi16", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_addr_lo16", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_pcrel_imm16_scale2", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_pcrel_uimm16_scale4", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_pcrel_uimm8_scale4", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_pcrel_imm26_scale2", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_pcrel_imm18_scale2", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_got32", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_got_imm18_scale4", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_gotoff", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_gotpc", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_plt32", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_plt_imm18_scale4", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_pcrel_imm10_scale2", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_pcrel_uimm7_scale4", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "|", "MCFixupKindInfo", "::", "FKF_IsAlignedDownTo32Bits", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_doffset_imm18", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_doffset_imm18_scale2", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ",", "{", "<STR_LIT>", "::", "fixup_csky_doffset_imm18_scale4", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", "}", ";", "assert", "(", "Infos", ".", "size", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "FirstTargetFixupKind", "<=", "Kind", "&&", "Kind", "<", "FirstLiteralRelocationKind", ")", "{", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "]", ";", "}", "else", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "{", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "CSKYAsmBackend", "Func": "getFixupKindInfo", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13862, "Length": 423, "Cover_Rate": 0.8942917547568711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13863, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";"], "ground_truth": ["if", "(", "ArgTy", "->", "isFP128Ty", "(", ")", ")", "{"], "File": "SparcISelLowering12", "Func": "LowerF128_LibCallArg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13864, "Length": 63, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "(", "unsigned", "int", "Op", ",", "std", "::", "vector", "<", "unsigned", "int", ">", "Nums", ")", ":", "Op", "(", "Op", ")", ",", "Nums", "(", "Nums", ")", "{"], "ground_truth": ["}"], "File": "TOYPreEmit", "Func": "Val", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13865, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MLxEntryMap", ".", "insert", "(", "std", "::", "make_pair", "(", "<ISA_LIT>_MLxTable", "[", "i", "]", ".", "MLxOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MLxHazardOpcodes", ".", "insert", "(", "<ISA_LIT>_MLxTable", "[", "i", "]", ".", "AddSubOpc", ")", ";"], "File": "ARMBaseInstrInfo11", "Func": "ARMBaseInstrInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13866, "Length": 43, "Cover_Rate": 0.41346153846153844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "set", "->", "insn", "(", ")", "->", "is_phi", "(", ")", ")", "return", "nullptr", ";", "hash_set", "<", "set_info", "*", ">", "sets", "=", "get_all_sets", "(", "set", ",", "true", ",", "false", ",", "true", ")", ";", "insn_info", "*", "first_insn", "=", "(", "*", "sets", ".", "begin", "(", ")", ")", "->", "insn", "(", ")", ";"], "ground_truth": ["if", "(", "first_insn", "->", "is_artificial", "(", ")", ")", "return", "nullptr", ";"], "File": "riscv-vsetvl", "Func": "extract_single_source", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13867, "Length": 62, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>LowerAMXTypeLegacyPass", "(", ")", ";"], "ground_truth": ["}"], "File": "X86LowerAMXType", "Func": "createX86LowerAMXTypePass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13868, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "OpsVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "EVT", "ReducedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "SDValue", "NewN0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "N0", ")", ";", "SDValue", "NewN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "N1", ")", ";", "if", "(", "NumElts", ">=", "OpsVT", ".", "getVectorNumElements", "(", ")", ")", "{", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "NewN0", ",", "NewN1", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "{", "return", "DAG", ".", "getNode", "(", "(", "Mode", "==", "MULU8", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MulLo", ")", ";", "}", "else", "{", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULS16", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ReducedVT", ",", "NewN0", ",", "NewN1", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElts", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "{", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "NumElts", ";", "}", "SDValue", "ResLo", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";", "ResLo", "=", "DAG", ".", "getBitcast", "(", "ResVT", ",", "ResLo", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "{", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", "+", "NumElts", "/", "<NUM_LIT>", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "NumElts", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "reduceVMULWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13869, "Length": 300, "Cover_Rate": 0.35335689045936397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_VECSIMPLE", ":", "case", "TYPE_VECCOMPLEX", ":", "case", "TYPE_VECDIV", ":", "case", "TYPE_VECCMP", ":", "case", "TYPE_VECPERM", ":", "case", "TYPE_VECFLOAT", ":"], "ground_truth": ["case", "TYPE_VECFDIV", ":"], "File": "rs6000", "Func": "is_power9_pairable_vec_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13870, "Length": 21, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "AllVRegsAllocated", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass3", "Func": "getRequiredProperties", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13871, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CallMI", ".", "isCall", "(", ")", "&&", "CallMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", ")", "{", "const", "Function", "*", "CalleeFn", "=", "dyn_cast", "<", "Function", ">", "(", "CallMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "CalleeFn", ")", "return", "false", ";", "const", "IntegerType", "*", "IntTy", "=", "dyn_cast", "<", "IntegerType", ">", "(", "CalleeFn", "->", "getReturnType", "(", ")", ")", ";", "const", "AttributeSet", "&", "Attrs", "=", "CalleeFn", "->", "getAttributes", "(", ")", ".", "getRetAttrs", "(", ")", ";", "if", "(", "IntTy", "&&", "IntTy", "->", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "return", "Attrs", ".", "hasAttribute", "(", "SignExt", "?", "Attribute", "::", "SExt", ":", "Attribute", "::", "ZExt", ")", ";", "}", "}", "}", "}", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "SrcMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "SrcMI", "!=", "NULL", ")", "return", "isSignOrZeroExtended", "(", "*", "SrcMI", ",", "SignExt", ",", "Depth", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "SrcMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "SrcMI", "!=", "NULL", ")", "return", "isSignOrZeroExtended", "(", "*", "SrcMI", ",", "SignExt", ",", "Depth", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Depth", ">=", "MAX_DEPTH", ")", "return", "false", ";", "unsigned", "E", "=", "<NUM_LIT>", ",", "D", "=", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "D", "=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "E", ";", "I", "+=", "D", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "isReg", "(", ")", ")", "{", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "SrcMI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "SrcMI", "==", "NULL", "||", "!", "isSignOrZeroExtended", "(", "*", "SrcMI", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PPCInstrInfo", "Func": "isSignOrZeroExtended", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13872, "Length": 412, "Cover_Rate": 0.4577777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";"], "File": "Dcpu16ISelLowering", "Func": "LowerBlockAddress", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13873, "Length": 40, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Unsigned", "=", "false", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "ShiftAmount", "=", "findFirstSet", "(", "(", "uint64_t", ")", "Val", ")", ";", "Val", ">>=", "ShiftAmount", ";", "if", "(", "ShiftAmount", ">", "<NUM_LIT>", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "(", "uint64_t", ")", "Val", "<<", "<NUM_LIT>", ")", ")", "{", "ShiftAmount", "-=", "<NUM_LIT>", ";", "Val", "=", "(", "uint64_t", ")", "Val", "<<", "<NUM_LIT>", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "(", "uint64_t", ")", "Val", "<<", "<NUM_LIT>", ")", "&&", "ActiveFeatures", "[", "<STR_LIT>", "]", ")", "{", "ShiftAmount", "-=", "<NUM_LIT>", ";", "Val", "=", "(", "(", "uint64_t", ")", "Val", "<<", "<NUM_LIT>", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "Unsigned", "=", "true", ";", "}", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "(", "uint64_t", ")", "Val", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "(", "uint64_t", ")", "Val", ")", "&&", "ActiveFeatures", "[", "<STR_LIT>", "]", ")", "{", "Val", "=", "(", "(", "uint64_t", ")", "Val", ")", "|", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";", "Unsigned", "=", "true", ";", "}", "}"], "ground_truth": ["generateInstSeqImpl", "(", "Val", ",", "ActiveFeatures", ",", "Res", ")", ";"], "File": "RISCVMatInt9", "Func": "generateInstSeqImpl", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13874, "Length": 187, "Cover_Rate": 0.40919037199124725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "BasicInstType", "==", "<STR_LIT>", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "Reg", ".", "RegNo", "==", "<STR_LIT>", ")", "{", "continue", ";", "}", "else", "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "cvtSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13875, "Length": 149, "Cover_Rate": 0.369727047146402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "&&", "DOT_SYMBOLS", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "static", "const", "char", "*", "const", "visibility_types", "[", "]", "=", "{", "NULL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "char", "*", "name", ",", "*", "type", ";", "name", "=", "(", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ")", ")", ";", "type", "=", "visibility_types", "[", "vis", "]", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "type", ",", "name", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "type", ",", "name", ")", ";", "}", "else", "default_assemble_visibility", "(", "decl", ",", "vis", ")", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "rs6000_assemble_visibility", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13876, "Length": 102, "Cover_Rate": 0.9026548672566371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Options", ".", "setMacro", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "Cpu0AsmParser", "Func": "parseSetMacroDirective", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13877, "Length": 16, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "mips_prepare_builtin_target", "(", "enum", "insn_code", "icode", ",", "unsigned", "int", "op", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "mode", ";", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "op", "]", ".", "mode", ";"], "ground_truth": ["if", "(", "target", "==", "<NUM_LIT>", "||", "!", "insn_data", "[", "icode", "]", ".", "operand", "[", "op", "]", ".", "predicate", "(", "target", ",", "mode", ")", ")", "target", "=", "gen_reg_rtx", "(", "mode", ")", ";"], "File": "mips3", "Func": "mips_prepare_builtin_target", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13878, "Length": 65, "Cover_Rate": 0.9420289855072463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FI", ")", "return", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameIndexAlign", "=", "MFI", ".", "getObjectAlign", "(", "FI", "->", "getIndex", "(", ")", ")", ".", "value", "(", ")", ";", "if", "(", "(", "FrameIndexAlign", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "FlagSet", "&=", "~", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "(", "FrameIndexAlign", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "FlagSet", "&=", "~", "<STR_LIT>", ";"], "File": "PPCISelLowering109", "Func": "setAlignFlagsForFI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13879, "Length": 70, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "MayFoldLoad", "(", "SDValue", "Op", ")", "{"], "ground_truth": ["return", "Op", ".", "hasOneUse", "(", ")", "&&", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ";"], "File": "X86ISelLowering (2)", "Func": "MayFoldLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13880, "Length": 24, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "num_income", "=", "num_predic", "-", "<NUM_LIT>", ";", "Value", "*", "polar", "=", "intrins", "->", "getOperand", "(", "num_polar", ")", ";", "Value", "*", "predic", "=", "intrins", "->", "getOperand", "(", "num_predic", ")", ";", "Type", "*", "predic_type", "=", "predic", "->", "getType", "(", ")", ";", "if", "(", "predic_type", "->", "isVectorTy", "(", ")", ")", "{", "return", "true", ";", "}", "ConstantInt", "*", "CPre", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "predic", ")", ";", "ConstantInt", "*", "CPol", "=", "cast", "<", "ConstantInt", ">", "(", "polar", ")", ";", "unsigned", "vpola", "=", "CPol", "->", "getZExtValue", "(", ")", ";", "if", "(", "HasIncome", "(", "inid", ")", ")", "{", "Value", "*", "income", "=", "intrins", "->", "getOperand", "(", "num_income", ")", ";", "Type", "*", "ti", "=", "income", "->", "getType", "(", ")", ";", "if", "(", "(", "!", "(", "CPre", "&&", "CPre", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "||", "vpola", "==", "<NUM_LIT>", "||", "ti", "->", "isVectorTy", "(", ")", ")", "&&", "!", "isa", "<", "UndefValue", ">", "(", "income", ")", ")", "{", "}", "}", "}", "else", "if", "(", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "bbk", "[", "rbb", "]", "!=", "EndBB", "&&", "dyn_cast", "<", "ReturnInst", ">", "(", "&", "I", ")", ")", "{", "return", "true", ";", "}", "else", "if", "(", "dyn_cast", "<", "SwitchInst", ">", "(", "&", "I", ")", ")", "{", "return", "true", ";", "}", "else", "{", "BranchInst", "*", "bi", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ";", "if", "(", "bi", ")", "{", "int", "nuo", "=", "bi", "->", "getNumSuccessors", "(", ")", ";", "if", "(", "nuo", ">", "<NUM_LIT>", ")", "{", "return", "true", ";", "}", "}", "for", "(", "auto", "Usr", ":", "I", ".", "users", "(", ")", ")", "{", "Instruction", "*", "instr", "=", "dyn_cast", "<", "Instruction", ">", "(", "Usr", ")", ";", "BasicBlock", "*", "users_bb", "=", "instr", "->", "getParent", "(", ")", ";", "if", "(", "users_bb", "!=", "rbb", ")", "{", "if", "(", "PHINode", "*", "phi", "=", "dyn_cast", "<", "PHINode", ">", "(", "instr", ")", ")", "{", "Value", "*", "tv", ",", "*", "fv", ",", "*", "cond", ";", "if", "(", "DecomposePHIAccordingBranch", "(", "bia", ",", "phi", ",", "&", "tv", ",", "&", "fv", ",", "&", "cond", ")", "==", "StopShow", ")", "return", "true", ";", "else", "continue", ";", "}", "return", "true", ";", "}", "}", "}", "}", "return", "instr_count", ">", "TOO_MANY_INSTR", ";"], "ground_truth": ["}"], "File": "TPCUnbranch", "Func": "BBBad", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13881, "Length": 376, "Cover_Rate": 0.6143790849673203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isCall", "(", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "I", "->", "mayStore", "(", ")", "||", "(", "!", "isLd", "&&", "I", "->", "mayLoad", "(", ")", ")", ")", "for", "(", "MachineInstr", "*", "MemOp", ":", "MemOps", ")", "if", "(", "I", "->", "mayAlias", "(", "AA", ",", "*", "MemOp", ",", "false", ")", ")", "return", "false", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "NumOps", "=", "I", "->", "getNumOperands", "(", ")", ";", "j", "!=", "NumOps", ";", "++", "j", ")", "{", "MachineOperand", "&", "MO", "=", "I", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "Reg", ",", "Base", ")", ")", "return", "false", ";", "if", "(", "Reg", "!=", "Base", "&&", "!", "MemRegs", ".", "count", "(", "Reg", ")", ")", "AddedRegPressure", ".", "insert", "(", "Reg", ")", ";", "}", "}", "if", "(", "MemRegs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "AddedRegPressure", ".", "size", "(", ")", "<=", "MemRegs", ".", "size", "(", ")", "*", "<NUM_LIT>", ";"], "File": "ARMLoadStoreOptimizer10", "Func": "IsSafeAndProfitableToMove", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13882, "Length": 192, "Cover_Rate": 0.6981818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "M88kTargetStreamer", "Func": "M88kTargetStreamer", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13883, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedNew", "(", "MCII", ",", "MCI", ")", ")", "NewPreds", ".", "insert", "(", "PredReg", ")", ";", "}"], "ground_truth": ["else", "for", "(", "MCRegAliasIterator", "SRI", "(", "R", ",", "&", "RI", ",", "!", "MCSubRegIterator", "(", "R", ",", "&", "RI", ")", ".", "isValid", "(", ")", ")", ";"], "File": "HexagonMCChecker16", "Func": "initReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13884, "Length": 44, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)", "Func": "getStackPointerBias", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13885, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";"], "File": "SIFrameLowering", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13886, "Length": 27, "Cover_Rate": 0.421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "llvm", "::", "getThe<ISA_LIT>beTarget", "(", ")", "{"], "ground_truth": ["static", "Target", "The<ISA_LIT>beTarget", ";"], "File": "AArch64TargetInfo13", "Func": "getTheAArch64beTarget", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13887, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "BUILT_IN_SQRT", ":", "if", "(", "out_mode", "==", "DFmode", "&&", "out_n", "==", "<NUM_LIT>", "&&", "in_mode", "==", "DFmode", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "MIPS_GET_BUILTIN", "(", "msa_fsqrt_d", ")", ";", "break", ";", "case", "BUILT_IN_SQRTF", ":"], "ground_truth": ["if", "(", "out_mode", "==", "SFmode", "&&", "out_n", "==", "<NUM_LIT>", "&&", "in_mode", "==", "SFmode", "&&", "in_n", "==", "<NUM_LIT>", ")", "return", "MIPS_GET_BUILTIN", "(", "msa_fsqrt_w", ")", ";"], "File": "mips", "Func": "mips_builtin_vectorized_function", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13888, "Length": 56, "Cover_Rate": 0.35443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Count", "=", "getInt64CountDirect", "(", "Imm", ")", ";", "if", "(", "Count", "==", "<NUM_LIT>", ")", "return", "getInt64Direct", "(", "CurDAG", ",", "dl", ",", "Imm", ")", ";", "unsigned", "RMin", "=", "<NUM_LIT>", ";", "int64_t", "MatImm", ";", "unsigned", "MaskEnd", ";", "for", "(", "unsigned", "r", "=", "<NUM_LIT>", ";", "r", "<", "<NUM_LIT>", ";", "++", "r", ")", "{", "uint64_t", "RImm", "=", "Rot64", "(", "Imm", ",", "r", ")", ";", "unsigned", "RCount", "=", "getInt64CountDirect", "(", "RImm", ")", "+", "<NUM_LIT>", ";", "if", "(", "RCount", "<", "Count", ")", "{", "Count", "=", "RCount", ";", "RMin", "=", "r", ";", "MatImm", "=", "RImm", ";", "MaskEnd", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG67", "Func": "getInt64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13889, "Length": 94, "Cover_Rate": 0.33451957295373663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "ground_truth": ["}"], "File": "UPTMCTargetDesc", "Func": "createUPTMCAsmInfo", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13890, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveOptionPop", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFStreamer", "Func": "emitDirectiveOptionPop", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13891, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "unsigned", "HOST_WIDE_INT", "p", "[", "<NUM_LIT>", "]", ";", "long", "l", "[", "<NUM_LIT>", "]", ";", "real_to_target", "(", "l", ",", "CONST_DOUBLE_REAL_VALUE", "(", "in", ")", ",", "TFmode", ")", ";", "if", "(", "FLOAT_WORDS_BIG_ENDIAN", ")", "{", "p", "[", "<NUM_LIT>", "]", "=", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "l", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ")", "+", "l", "[", "<NUM_LIT>", "]", ";", "p", "[", "<NUM_LIT>", "]", "=", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "l", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ")", "+", "l", "[", "<NUM_LIT>", "]", ";", "}", "else", "{", "p", "[", "<NUM_LIT>", "]", "=", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "l", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ")", "+", "l", "[", "<NUM_LIT>", "]", ";", "p", "[", "<NUM_LIT>", "]", "=", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "l", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", ")", "+", "l", "[", "<NUM_LIT>", "]", ";", "}", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "p", "[", "<NUM_LIT>", "]", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "p", "[", "<NUM_LIT>", "]", ")", ";", "}", "break", ";", "case", "MEM", ":", "{", "rtx", "base", "=", "XEXP", "(", "in", ",", "<NUM_LIT>", ")", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "base", ")", ")", "{", "case", "REG", ":", "if", "(", "!", "reversed", ")", "{", "out", "[", "<NUM_LIT>", "]", "=", "adjust_automodify_address", "(", "in", ",", "DImode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "base", ")", ",", "<NUM_LIT>", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "adjust_automodify_address", "(", "in", ",", "DImode", ",", "dead", "?", "<NUM_LIT>", ":", "gen_rtx_POST_DEC", "(", "Pmode", ",", "base", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_adddi3", "(", "base", ",", "base", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "adjust_automodify_address", "(", "in", ",", "DImode", ",", "gen_rtx_POST_DEC", "(", "Pmode", ",", "base", ")", ",", "<NUM_LIT>", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "in", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "POST_INC", ":", "gcc_assert", "(", "!", "reversed", "&&", "!", "dead", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "adjust_automodify_address", "(", "in", ",", "DImode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "adjust_automodify_address", "(", "in", ",", "DImode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "POST_DEC", ":", "gcc_assert", "(", "!", "reversed", "&&", "!", "dead", ")", ";", "base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "adjust_automodify_address", "(", "in", ",", "DImode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "base", ")", ",", "<NUM_LIT>", ")", ";", "out", "[", "<NUM_LIT>", "]", "=", "adjust_automodify_address", "(", "in", ",", "DImode", ",", "gen_rtx_POST_MODIFY", "(", "Pmode", ",", "base", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "-", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "POST_MODIFY", ":", "gcc_assert", "(", "!", "reversed", "&&", "!", "dead", ")", ";", "offset", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["base", "=", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ";"], "File": "ia64", "Func": "ia64_split_tmode", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13892, "Length": 452, "Cover_Rate": 0.5832258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fmaddsub_round_ps", "(", "__m512", "__A", ",", "__m512", "__B", ",", "__m512", "__C", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddsubps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_fmaddsub_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13893, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_char16", "av", ";", "av", "=", "(", "vec_char16", ")", "(", "a", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_unpackh", "(", "vec_perm", "(", "av", ",", "av", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_xsbh", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13894, "Length": 70, "Cover_Rate": 0.8860759493670886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlaq_n_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ",", "uint16_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmlaq_n_uv8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "mve___arm_vmlaq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13895, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine10", "Func": "~X86TargetMachine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13896, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frv_packet", ".", "num_insns", ">", "<NUM_LIT>", "&&", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_MODE", "(", "insn", ")", "==", "TImode", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "COND_EXEC", ")", "return", "false", ";", "if", "(", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SETLO", ")", "if", "(", "frv_registers_conflict_p", "(", "PATTERN", "(", "insn", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "state_transition", "(", "frv_packet", ".", "dfa_state", ",", "insn", ")", "<", "<NUM_LIT>", ";"], "File": "frv", "Func": "frv_pack_insn_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 13897, "Length": 67, "Cover_Rate": 0.7444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sll_si64", "(", "__m64", "__m", ",", "__m64", "__count", ")", "{", "return", "(", "__m", "<<", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_sll_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13898, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "PT", "=", "dyn_cast", "<", "PointerType", ">", "(", "V", "->", "getType", "(", ")", ")", ")", "{", "unsigned", "As", "=", "PT", "->", "getAddressSpace", "(", ")", ";", "return", "As", "==", "AS", ".", "CONSTANT_ADDRESS", "||", "As", "==", "AS", ".", "CONSTANT_ADDRESS_32BIT", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUPerfHintAnalysis", "Func": "isConstantAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13899, "Length": 45, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3q_s8", "(", "int8_t", "*", "__a", ",", "int8x16x3_t", "__b", ")", "{", "union", "{", "int8x16x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["__builtin_neon_vst3v16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "File": "arm", "Func": "neon_vst3q_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13900, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "selectBDXAddr", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "Base", ",", "Disp", ",", "Index", ")", ")", "return", "true", ";"], "ground_truth": ["OutOps", ".", "push_back", "(", "Base", ")", ";"], "File": "SystemZISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13901, "Length": 28, "Cover_Rate": 0.3146067415730337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "XNCMInstPrinter", "Func": "XNCMInstPrinter", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13902, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "*", "SExt", ")", "<<", "'\\n'", ")", ";", "bool", "insert", "=", "false", ";", "for", "(", "const", "User", "*", "U", ":", "SExt", "->", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "U", ")", ";", "if", "(", "Inst", "&&", "Inst", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Inst", "<<", "'\\n'", ")", ";", "insert", "=", "true", ";", "break", ";", "}", "}", "Instruction", "*", "Inst", "=", "SExt", ";", "Value", "*", "Last", ";", "do", "{", "int", "OpdIdx", "=", "<NUM_LIT>", ";", "const", "BinaryOperator", "*", "BinOp", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "Inst", ")", ";", "if", "(", "BinOp", "&&", "isa", "<", "ConstantInt", ">", "(", "BinOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "OpdIdx", "=", "<NUM_LIT>", ";", "Last", "=", "Inst", "->", "getOperand", "(", "OpdIdx", ")", ";", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Last", ")", ";", "}", "while", "(", "Inst", "&&", "canGetThrough", "(", "Inst", ")", "&&", "shouldGetThrough", "(", "Inst", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Last", "<<", "'\\n'", ")", ";", "DenseMap", "<", "Value", "*", ",", "Instruction", "*", ">", "::", "iterator", "AlreadySeen", "=", "SeenChains", ".", "find", "(", "Last", ")", ";"], "ground_truth": ["if", "(", "insert", "||", "AlreadySeen", "!=", "SeenChains", ".", "end", "(", ")", ")", "{"], "File": "AArch64AddressTypePromotion", "Func": "analyzeSExtension", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13903, "Length": 215, "Cover_Rate": 0.5795148247978437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", "{", "bool", "OnlyOptimizeForSize", "=", "(", "TM", "->", "getOptLevel", "(", ")", "<", "CodeGenOpt", "::", "Aggressive", ")", "&&", "(", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", ";", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "<NUM_LIT>", ",", "OnlyOptimizeForSize", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>AddressTypePromotionPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableSVEPostVec", ")", "{", "addPass", "(", "createSVEAddressingModesPass", "(", ")", ")", ";", "addPass", "(", "createDeadCodeEliminationPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine52", "Func": "addPreISel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13904, "Length": 112, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "multiple_operation_profitable_p", "(", "bool", "is_store", "ATTRIBUTE_UNUSED", ",", "int", "nops", ",", "HOST_WIDE_INT", "add_offset", ")", "{", "if", "(", "nops", "==", "<NUM_LIT>", "&&", "arm_ld_sched", "&&", "add_offset", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "nops", "<=", "<NUM_LIT>", "&&", "arm_tune_xscale", "&&", "!", "optimize_size", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "arm", "Func": "multiple_operation_profitable_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13905, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "WebKit_JS", ")", "return", "CC_<ISA_LIT>_WebKit_JS", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CC_<ISA_LIT>_GHC", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "CFGuard_Check", ")", "return", "CC_<ISA_LIT>_Win64_CFGuard_Check", ";"], "File": "AArch64FastISel10", "Func": "CCAssignFnForCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13906, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TES", "=", "DAG", ".", "getTargetExternalSymbol", "(", "ES", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TES", ",", "Offset", ")", ";"], "ground_truth": ["SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TES", ",", "Offset", ")", ";"], "File": "PIC16ISelLowering", "Func": "ExpandExternalSymbol", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13907, "Length": 64, "Cover_Rate": 0.46715328467153283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_loadu_epi16", "(", "__mmask16", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_loaddquhi256_mask", "(", "(", "__v16hi", "*", ")", "__P", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm256_maskz_loadu_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13908, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "selectAddrFrameIndexOffset", "(", "Addr", ",", "Base", ",", "Offset", ",", "<NUM_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsSEISelDAGToDAG (2)", "Func": "selectAddrRegImm12", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13909, "Length": 19, "Cover_Rate": 0.36538461538461536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_vec_init_v2si", "(", "__i", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_cvtsi32_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13910, "Length": 12, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FPReg", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ",", "FPReg", ")", ")", "{", "CSI", ".", "erase", "(", "CSI", ".", "begin", "(", ")", "+", "i", ")", ";", "break", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "SpillSlotOffset", "-=", "SlotSize", ";", "CalleeSavedFrameSize", "+=", "SlotSize", ";", "int", "SlotIndex", "=", "MFI", ".", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "}", "<ISA_LIT>FI", "->", "setCalleeSavedFrameSize", "(", "CalleeSavedFrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "unsigned", "Align", "=", "TRI", "->", "getSpillAlignment", "(", "*", "RC", ")", ";", "SpillSlotOffset", "-=", "std", "::", "abs", "(", "SpillSlotOffset", ")", "%", "Align", ";", "SpillSlotOffset", "-=", "Size", ";", "int", "SlotIndex", "=", "MFI", ".", "CreateFixedSpillStackObject", "(", "Size", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "MFI", ".", "ensureMaxAlignment", "(", "Align", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FrameLowering25", "Func": "assignCalleeSavedSpillSlots", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13911, "Length": 295, "Cover_Rate": 0.6276595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64Bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64Bit", ")", ",", "DataLayout", "(", "Subtarget", ".", "getTargetDataString", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "JITInfo", "(", "*", "this", ",", "is64Bit", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PPCTargetMachine64", "Func": "PPCTargetMachine", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13912, "Length": 122, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitInstruction", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmInstrumentation21", "Func": "StoreFlags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13913, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>IntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "id", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo", "Func": "isOverloaded", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13914, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "add_reg_note", "(", "prev0", ",", "REG_SAVE_NOTE", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn_before", "(", "gen_nopv", "(", ")", ",", "insn", ")", ";", "continue", ";", "}", "offset", "=", "get_attr_length", "(", "prev0", ")", ";", "if", "(", "get_attr_length", "(", "prev0", ")", "==", "<NUM_LIT>", "&&", "get_attr_iscompact", "(", "prev0", ")", "!=", "ISCOMPACT_TRUE", ")", "{", "wantlong", "=", "true", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "rtx_insn", "*", "prev", "=", "prev_active_insn", "(", "prev0", ")", ";", "if", "(", "prev", ")", "offset", "+=", "get_attr_length", "(", "prev", ")", ";", "prev", "=", "prev_active_insn", "(", "prev", ")", ";", "if", "(", "prev", ")", "offset", "+=", "get_attr_length", "(", "prev", ")", ";", "switch", "(", "offset", ")", "{", "case", "<NUM_LIT>", ":"], "ground_truth": ["prev", "=", "emit_insn_before", "(", "gen_nopv", "(", ")", ",", "insn", ")", ";"], "File": "arc", "Func": "pad_return", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13915, "Length": 114, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>ELFStreamer", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64ELFStreamer1", "Func": "~AArch64ELFStreamer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13916, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_orc", "(", "qword", "a", ",", "qword", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_or", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "vec_nor", "(", "(", "vec_uchar16", ")", "(", "b", ")", ",", "(", "vec_uchar16", ")", "(", "b", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_orc", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13917, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIOptimizeExecMaskingPreRA", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13918, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mn10300_gen_multiple_store", "(", "unsigned", "int", "mask", ")", "{", "static", "const", "unsigned", "int", "store_order", "[", "<NUM_LIT>", "]", "=", "{", "FIRST_EXTENDED_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_EXTENDED_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_EXTENDED_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_EXTENDED_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_DATA_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_DATA_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_ADDRESS_REGNUM", "+", "<NUM_LIT>", ",", "FIRST_ADDRESS_REGNUM", "+", "<NUM_LIT>", ",", "}", ";", "rtx", "x", ",", "elts", "[", "<NUM_LIT>", "]", ";", "unsigned", "int", "i", ";", "int", "count", ";", "if", "(", "mask", "==", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["for", "(", "i", "=", "count", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "store_order", ")", ";", "++", "i", ")", "{"], "File": "mn103004", "Func": "mn10300_gen_multiple_store", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13919, "Length": 95, "Cover_Rate": 0.38306451612903225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "AsmToken", "::", "Identifier", ":", "unsigned", "reg", "=", "MatchFslRegister", "(", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ")", ";", "if", "(", "reg", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "EVal", "=", "MCConstantExpr", "::", "Create", "(", "reg", ",", "getContext", "(", ")", ")", ";"], "File": "MBlazeAsmParser2", "Func": "ParseFsl", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13920, "Length": 61, "Cover_Rate": 0.5083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "false", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaTargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13921, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectThumbAddrModeS4", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "OffImm", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "SelectThumbAddrModeRI5", "(", "Op", ",", "N", ",", "<NUM_LIT>", ",", "Base", ",", "OffImm", ",", "Offset", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectThumbAddrModeS4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13922, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "rs6000_tune", "==", "PROCESSOR_POWER6", "||", "rs6000_tune", "==", "PROCESSOR_POWER7", "||", "rs6000_tune", "==", "PROCESSOR_POWER8", "||", "rs6000_tune", "==", "PROCESSOR_POWER9", ")", "&&", "reg_classes_intersect_p", "(", "rclass", ",", "LINK_OR_CTR_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "else", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "VSX_REGS", ")", "&&", "reg_classes_intersect_p", "(", "from", ",", "VSX_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "FIRST_FPR_REGNO", ",", "mode", ")", ";", "else", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "from", ")", ")", "ret", "=", "(", "FLOAT128_2REG_P", "(", "mode", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "ret", "=", "(", "rs6000_register_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "to", ")", "+", "rs6000_register_move_cost", "(", "mode", ",", "from", ",", "GENERAL_REGS", ")", ")", ";", "if", "(", "TARGET_DEBUG_COST", ")", "{", "if", "(", "dbg_cost_ctrl", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ret", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "reg_class_names", "[", "from", "]", ",", "reg_class_names", "[", "to", "]", ")", ";", "dbg_cost_ctrl", "--", ";", "}"], "ground_truth": ["return", "ret", ";"], "File": "rs60008", "Func": "rs6000_register_move_cost", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13923, "Length": 173, "Cover_Rate": 0.6156583629893239, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lexer", ".", "Lex", "(", ")", ";", "bool", "Contigious", "=", "Lexer", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "data", "(", ")", "==", "Lookahead", ".", "back", "(", ")", ".", "getString", "(", ")", ".", "data", "(", ")", "+", "Lookahead", ".", "back", "(", ")", ".", "getString", "(", ")", ".", "size", "(", ")", ";", "bool", "Type", "=", "Lexer", ".", "is", "(", "AsmToken", "::", "Identifier", ")", "||", "Lexer", ".", "is", "(", "AsmToken", "::", "Dot", ")", "||", "Lexer", ".", "is", "(", "AsmToken", "::", "Integer", ")", "||", "Lexer", ".", "is", "(", "AsmToken", "::", "Real", ")", "||", "Lexer", ".", "is", "(", "AsmToken", "::", "Colon", ")", ";", "bool", "Workaround", "=", "Lexer", ".", "is", "(", "AsmToken", "::", "Colon", ")", "||", "Lookahead", ".", "back", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ";", "Again", "=", "(", "Contigious", "&&", "Type", ")", "||", "(", "Workaround", "&&", "Type", ")", ";", "NeededWorkaround", "=", "NeededWorkaround", "||", "(", "Again", "&&", "!", "(", "Contigious", "&&", "Type", ")", ")", ";", "}", "std", "::", "string", "Collapsed", "=", "RawString", ";", "Collapsed", ".", "erase", "(", "std", "::", "remove_if", "(", "Collapsed", ".", "begin", "(", ")", ",", "Collapsed", ".", "end", "(", ")", ",", "isspace", ")", ",", "Collapsed", ".", "end", "(", ")", ")", ";", "StringRef", "FullString", "=", "Collapsed", ";", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "DotSplit", "=", "FullString", ".", "split", "(", "'.'", ")", ";", "unsigned", "DotReg", "=", "matchRegister", "(", "DotSplit", ".", "first", ".", "lower", "(", ")", ")", ";", "if", "(", "DotReg", "!=", "<STR_LIT>", "&&", "RegisterMatchesArch", "(", "DotReg", ")", ")", "{", "if", "(", "DotSplit", ".", "second", ".", "empty", "(", ")", ")", "{", "RegNo", "=", "DotReg", ";"], "ground_truth": ["EndLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";"], "File": "HexagonAsmParser19", "Func": "ParseRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13924, "Length": 262, "Cover_Rate": 0.40873634945397813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_veorq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__builtin_mve_veorq_fv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_veorq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13925, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMRSSystemRegister", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Val", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "return", ";", "}"], "ground_truth": ["if", "(", "Val", "==", "<STR_LIT>", ")", "{"], "File": "AArch64InstPrinter13", "Func": "printMRSSystemRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13926, "Length": 58, "Cover_Rate": 0.5132743362831859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HighPressureSets", "[", "P", ".", "getPSet", "(", ")", "]", ")", "return", "(", "isBotUp", "?", "P", ".", "getUnitInc", "(", ")", ":", "-", "P", ".", "getUnitInc", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonMachineScheduler11", "Func": "pressureChange", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13927, "Length": 30, "Cover_Rate": 0.379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonRegisterInfo14", "Func": "enableMultipleCopyHints", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13928, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "allowFMA", "(", ")", "const", "{", "const", "<ISA_LIT>TargetLowering", "*", "TL", "=", "Subtarget", "->", "getTargetLowering", "(", ")", ";", "return", "TL", "->", "allowFMA", "(", "*", "MF", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelDAGToDAG (2)", "Func": "allowFMA", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13929, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BaseType", "==", "FrameIndexBase", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "hasFrameIndex", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13930, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ElemTy", "=", "Val", "->", "isVectorTy", "(", ")", "?", "cast", "<", "VectorType", ">", "(", "Val", ")", "->", "getElementType", "(", ")", ":", "Val", ";", "if", "(", "Opcode", "==", "Instruction", "::", "InsertElement", ")", "{", "unsigned", "Cost", "=", "(", "Index", "!=", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "ElemTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "Cost", ";", "return", "Cost", "+", "getVectorInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Val", ",", "Index", ")", ";", "}"], "ground_truth": ["if", "(", "Opcode", "==", "Instruction", "::", "ExtractElement", ")", "return", "<NUM_LIT>", ";"], "File": "HexagonTargetTransformInfo16", "Func": "getVectorInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13931, "Length": 84, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_REDWOOD", ":", "AK", "=", "GK_REDWOOD", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_SUMO", ":", "AK", "=", "GK_SUMO", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_BARTS", ":", "AK", "=", "GK_BARTS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_CAICOS", ":", "AK", "=", "GK_CAICOS", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_CAYMAN", ":", "AK", "=", "GK_CAYMAN", ";", "break", ";", "case", "ELF", "::", "EF_AMDGPU_MACH_<ISA_LIT>_TURKS", ":", "AK", "=", "GK_TURKS", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX600", ":", "AK", "=", "GK_GFX600", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX601", ":", "AK", "=", "GK_GFX601", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX700", ":", "AK", "=", "GK_GFX700", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX701", ":", "AK", "=", "GK_GFX701", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX702", ":", "AK", "=", "GK_GFX702", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1010", ":", "AK", "=", "GK_GFX1010", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1011", ":", "AK", "=", "GK_GFX1011", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1012", ":", "AK", "=", "GK_GFX1012", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF_<ISA_LIT>_MACH_NONE", ":", "AK", "=", "GK_NONE", ";", "break", ";"], "File": "AMDGPUTargetStreamer11", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13932, "Length": 297, "Cover_Rate": 0.648471615720524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParsedValues", "(", ")", ":", "M", "(", "nullptr", ")", ",", "P", "(", "nullptr", ")", ",", "Q", "(", "nullptr", ")", ",", "R", "(", "nullptr", ")", ",", "X", "(", "nullptr", ")", ",", "Res", "(", "nullptr", ")", ",", "IterCount", "(", "<NUM_LIT>", ")", ",", "Left", "(", "false", ")", ",", "Inv", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition10", "Func": "ParsedValues", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13933, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "static_cast", "<", "uint8_t", ">", "(", "data", "[", "<NUM_LIT>", "]", ")", "==", "<ISA_LIT>ELFAttributeData", "::", "Tag_CPU_arch", ")", "&&", "(", "(", "data", "[", "<NUM_LIT>", "]", "==", "<ISA_LIT>ELFAttributeData", "::", "CPU_Arch_<ISA_LIT>_V4T", ")", "||", "(", "data", "[", "<NUM_LIT>", "]", "==", "<ISA_LIT>ELFAttributeData", "::", "CPU_Arch_<ISA_LIT>_V6_M", ")", ")", ")", "return", "static_cast", "<", "uint32_t", ">", "(", "data", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "ARMELFAttributeData", "Func": "decode_secondary_compatibility_attribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13934, "Length": 59, "Cover_Rate": 0.5175438596491229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "SCS", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "ShadowCallStack", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_NoRegs_SCS_RegMask", ":", "CSR_<ISA_LIT>_NoRegs_RegMask", ";", "if", "(", "CC", "==", "CallingConv", "::", "AnyReg", ")", "return", "SCS", "?", "CSR_<ISA_LIT>_AllRegs_SCS_RegMask", ":", "CSR_<ISA_LIT>_AllRegs_RegMask", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "SCS", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "getDarwinCallPreservedMask", "(", "MF", ",", "CC", ")", ";"], "File": "AArch64RegisterInfo21", "Func": "getCallPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13935, "Length": 98, "Cover_Rate": 0.47342995169082125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_rdpkru_u32", "(", "void", ")", "{"], "ground_truth": ["return", "__builtin_ia32_rdpkru", "(", ")", ";"], "File": "pkuintrin4", "Func": "_rdpkru_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13936, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", ".", "pred_begin", "(", ")", ";", "if", "(", "!", "Pred", "->", "empty", "(", ")", ")", "{", "MachineInstr", "*", "LastMI", "=", "&", "*", "Pred", "->", "rbegin", "(", ")", ";", "if", "(", "LastMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "CmpMI", "=", "LastMI", ";", "if", "(", "CmpMI", "!=", "Pred", "->", "begin", "(", ")", ")", "{", "--", "CmpMI", ";", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "CmpMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "P", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "P", "==", "<STR_LIT>", "&&", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "is<ISA_LIT>LowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "}", "}", "}", "}", "unsigned", "UnpredCost", "=", "Probability", ".", "getNumerator", "(", ")", "*", "NumCycles", ";"], "ground_truth": ["UnpredCost", "/=", "Probability", ".", "getDenominator", "(", ")", ";"], "File": "ARMBaseInstrInfo85", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13937, "Length": 164, "Cover_Rate": 0.6212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", "{", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "LanaiELFObjectWriter1", "Func": "createLanaiELFObjectWriter", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13938, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Optional", "<", "Instruction", "*", ">", "instCombineSVEDupX", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "II", ".", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "&", "II", ")", ";"], "ground_truth": ["auto", "*", "RetTy", "=", "cast", "<", "ScalableVectorType", ">", "(", "II", ".", "getType", "(", ")", ")", ";"], "File": "AArch64TargetTransformInfo", "Func": "instCombineSVEDupX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13939, "Length": 53, "Cover_Rate": 0.5638297872340425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBookE", "(", ")", "const", "{"], "ground_truth": ["return", "IsBookE", ";"], "File": "PPCSubtarget (2)", "Func": "isBookE", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13940, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "lowerLongBranchADDiu", "(", "MI", ",", "OutMI", ",", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "MEK_LO", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "unsigned", "TargetFlags", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ";", "if", "(", "TargetFlags", "==", "<STR_LIT>", ")", "lowerLongBranchADDiu", "(", "MI", ",", "OutMI", ",", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "MEK_HI", ")", ";", "else", "if", "(", "TargetFlags", "==", "<STR_LIT>", ")", "lowerLongBranchADDiu", "(", "MI", ",", "OutMI", ",", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "MEK_LO", ")", ";", "else", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsMCInstLower24", "Func": "lowerLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13941, "Length": 84, "Cover_Rate": 0.5793103448275863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSramEccSupported", "(", ")", "const", "{", "return", "SramEccSetting", "!=", "TargetIDSetting", "::", "Unsupported", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "isSramEccSupported", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13942, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "rx_pid_base_regnum", "(", "void", ")", "{", "if", "(", "rx_pid_base_regnum_val", "==", "INVALID_REGNUM", ")", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["return", "rx_pid_base_regnum_val", ";"], "File": "rx", "Func": "rx_pid_base_regnum", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13943, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Value1", "=", "extractSubVector", "(", "StoredVal", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "HalfSize", ")", ";", "SDValue", "Ptr0", "=", "Store", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ptr1", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr0", ",", "HalfAlign", ",", "DL", ")", ";", "unsigned", "Alignment", "=", "Store", "->", "getAlignment", "(", ")", ";", "SDValue", "Ch0", "=", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "Value0", ",", "Ptr0", ",", "Store", "->", "getPointerInfo", "(", ")", ",", "Alignment", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Ch1", "=", "DAG", ".", "getStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "Value1", ",", "Ptr1", ",", "Store", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "HalfAlign", ")", ",", "MinAlign", "(", "Alignment", ",", "HalfAlign", ")", ",", "Store", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ch0", ",", "Ch1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)7", "Func": "splitVectorStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13944, "Length": 153, "Cover_Rate": 0.5387323943661971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TS", "->", "EmitDirectiveHSACodeObjectVersion", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<STR_LIT>", "ISA", "=", "<STR_LIT>", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";", "TS", "->", "EmitDirectiveHSACodeObjectISA", "(", "ISA", ".", "Major", ",", "ISA", ".", "Minor", ",", "ISA", ".", "Stepping", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "emitStartOfRuntimeMetadata", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter45", "Func": "EmitStartOfAsmFile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13945, "Length": 48, "Cover_Rate": 0.35036496350364965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "setDesc", "(", "get", "(", "III", ".", "ImmOpcode", ")", ")", ";", "if", "(", "ConstantOpNo", "==", "III", ".", "OpNoForForwarding", ")", "{", "if", "(", "SpecialShift32", "||", "SpecialShift64", ")", "{", "LoadImmediateInfo", "LII", ";", "LII", ".", "Imm", "=", "<NUM_LIT>", ";", "LII", ".", "SetCR", "=", "SetCR", ";", "LII", ".", "Is64Bit", "=", "SpecialShift64", ";", "uint64_t", "ShAmt", "=", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "Imm", "&", "(", "SpecialShift32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "replaceInstrWithLI", "(", "MI", ",", "LII", ")", ";", "else", "if", "(", "!", "SetCR", "&&", "ShAmt", "==", "<NUM_LIT>", "&&", "!", "PostRA", ")", "{", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "SpecialShift32", ")", "{", "uint64_t", "SH", "=", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "MB", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", ";", "uint64_t", "ME", "=", "RightShift", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "-", "ShAmt", ";", "replaceInstrOperandWithImm", "(", "MI", ",", "III", ".", "OpNoForForwarding", ",", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "MB", ")", ".", "addImm", "(", "ME", ")", ";", "}", "else", "{", "uint64_t", "SH", "=", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "ME", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", "-", "ShAmt", ";", "replaceInstrOperandWithImm", "(", "MI", ",", "III", ".", "OpNoForForwarding", ",", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "ME", ")", ";", "}", "}", "}", "else", "replaceInstrOperandWithImm", "(", "MI", ",", "ConstantOpNo", ",", "Imm", ")", ";", "}", "else", "if", "(", "III", ".", "IsCommutative", ")", "{", "replaceInstrOperandWithImm", "(", "MI", ",", "ConstantOpNo", ",", "Imm", ")", ";", "swapMIOperands", "(", "MI", ",", "ConstantOpNo", ",", "III", ".", "OpNoForForwarding", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "III", ".", "OpNoForForwarding", "!=", "III", ".", "ImmOpNo", ")", "swapMIOperands", "(", "MI", ",", "III", ".", "OpNoForForwarding", ",", "III", ".", "ImmOpNo", ")", ";", "if", "(", "!", "PostRA", "&&", "III", ".", "ZeroIsSpecialOrig", "!=", "III", ".", "ZeroIsSpecialNew", ")", "{", "if", "(", "III", ".", "ZeroIsSpecialNew", ")", "{", "unsigned", "RegToModify", "=", "MI", ".", "getOperand", "(", "III", ".", "ZeroIsSpecialNew", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RegToModify", ")", ")", "{", "const", "TargetRegisterClass", "*", "NewRC", "=", "MRI", ".", "getRegClass", "(", "RegToModify", ")", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "MRI", ".", "setRegClass", "(", "RegToModify", ",", "NewRC", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "ForwardKilledOperandReg", "!=", "~", "<NUM_LIT>", ")", "fixupIsDeadOrKill", "(", "DefMI", ",", "MI", ",", "ForwardKilledOperandReg", ")", ";"], "File": "PPCInstrInfo16", "Func": "transformToImmFormFedByLI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13946, "Length": 416, "Cover_Rate": 0.4748858447488584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineDominatorTree", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "Tile64VLIWPacketizerList", "Packetizer", "(", "Fn", ",", "MLI", ",", "MDT", ")", ";", "assert", "(", "Packetizer", ".", "getResourceTracker", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";"], "File": "Tile64VLIWPacketizer", "Func": "runOnMachineFunction", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 13947, "Length": 79, "Cover_Rate": 0.3691588785046729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "<STR_LIT>", ")", ";", "if", "(", "(", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ".", "contains", "(", "BaseReg", ".", "getReg", "(", ")", ")", ")", "||", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ".", "contains", "(", "IndexReg", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter25", "Func": "Is32BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13948, "Length": 65, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "-", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isX18Reserved", "(", ")", "-", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isX20Reserved", "(", ")", "-", "hasBasePointer", "(", "MF", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64RegisterInfo37", "Func": "getRegPressureLimit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13949, "Length": 96, "Cover_Rate": 0.4752475247524752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "X", ".", "getDebugLoc", "(", ")", ",", "VT", ",", "X", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewX", ")", ";", "X", "=", "NewX", ";", "}", "DebugLoc", "DL", "=", "N", ".", "getDebugLoc", "(", ")", ";", "SDValue", "NewSRLAmt", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "+", "AMShiftAmt", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSRL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "NewSRLAmt", ")", ";", "SDValue", "NewSHLAmt", "=", "DAG", ".", "getConstant", "(", "AMShiftAmt", ",", "<STR_LIT>", ")", ";", "SDValue", "NewSHL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewSRL", ",", "NewSHLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSRLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSRL", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSHLAmt", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewSHL", ")", ";"], "ground_truth": ["DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewSHL", ")", ";"], "File": "X86ISelDAGToDAG103", "Func": "FoldMaskAndShiftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13950, "Length": 150, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmPrinter", "(", ")", "override", "{", "delete", "reader", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter10", "Func": "~NVPTXAsmPrinter", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13951, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "prev_set", "=", "single_set", "(", "prev", ")", ";", "rtx", "curr_set", "=", "single_set", "(", "curr", ")", ";", "if", "(", "!", "prev_set", "||", "!", "curr_set", ")", "return", "false", ";", "if", "(", "any_condjump_p", "(", "curr", ")", ")", "return", "false", ";", "if", "(", "!", "arm_macro_fusion_p", "(", ")", ")", "return", "false", ";", "if", "(", "current_tune", "->", "fusible_ops", "&", "tune_params", "::", "FUSE_MOVW_MOVT", "&&", "arm_sets_movw_movt_fusible_p", "(", "prev_set", ",", "curr_set", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "arm", "Func": "aarch_macro_fusion_pair_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13952, "Length": 70, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc", "Func": "createHexagonMCAsmInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13953, "Length": 32, "Cover_Rate": 0.49230769230769234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MachineInstr", "*", "MakeM0Inst", "(", "const", "TargetInstrInfo", "&", "TII", ",", "unsigned", "Opcode", ",", "ArrayRef", "<", "MachineOperand", ">", "MOs", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "InsertPt", "->", "getParent", "(", ")", ",", "InsertPt", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ";"], "File": "X86InstrInfo (2)2", "Func": "MakeM0Inst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13954, "Length": 57, "Cover_Rate": 0.7808219178082192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Res", "=", "SelectVOP3Mods0", "(", "In", ",", "Src", ",", "SrcMods", ",", "Clamp", ",", "Omod", ")", ";", "return", "Res", "&&", "cast", "<", "ConstantSDNode", ">", "(", "SrcMods", ")", "->", "isNullValue", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Clamp", ")", "->", "isNullValue", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Omod", ")", "->", "isNullValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3NoMods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13955, "Length": 56, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "==", "TTI", "::", "TCK_RecipThroughput", "&&", "(", "ST", "->", "hasNEON", "(", ")", "||", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo29", "Func": "getCFInstrCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13956, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "FrameReg", "=", "FrameInfo", ".", "isFixedObjectIndex", "(", "Index", ")", "&&", "hasBasePointer", "(", "SB", ".", "MF", ")", "?", "getBaseRegister", "(", ")", ":", "getFrameRegister", "(", "SB", ".", "MF", ")", ";", "Align", "Alignment", "=", "FrameInfo", ".", "getObjectAlign", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "SB", ".", "MF", ",", "Index", ")", ";", "MachineMemOperand", "*", "MMO", "=", "SB", ".", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "IsLoad", "?", "MachineMemOperand", "::", "MOLoad", ":", "MachineMemOperand", "::", "MOStore", ",", "SB", ".", "EltSize", ",", "Alignment", ")", ";", "if", "(", "IsLoad", ")", "{"], "ground_truth": ["unsigned", "Opc", "=", "ST", ".", "enableFlatScratch", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "SIRegisterInfo1", "Func": "buildVGPRSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13957, "Length": 99, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_add_epi8", "(", "__m256i", "__W", ",", "__mmask32", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_paddb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_add_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13958, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "Nd", ".", "isVolatile", "(", ")", ",", "Nd", ".", "isNonTemporal", "(", ")", ",", "Nd", ".", "isInvariant", "(", ")", ",", "Nd", ".", "getAlignment", "(", ")", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Lo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "Nd", ".", "isVolatile", "(", ")", ",", "Nd", ".", "isNonTemporal", "(", ")", ",", "Nd", ".", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "Nd", ".", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")", ";"], "File": "MipsSEISelLowering2", "Func": "lowerLOAD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13959, "Length": 142, "Cover_Rate": 0.5035460992907801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Undef", "=", "UndefValue", "::", "get", "(", "B", ".", "getFloatTy", "(", ")", ")", ";", "B", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "B", ".", "getFloatTy", "(", ")", "}", ",", "{", "B", ".", "getInt32", "(", "<STR_LIT>", "::", "ET_NULL", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Undef", ",", "Undef", ",", "Undef", ",", "Undef", ",", "B", ".", "getTrue", "(", ")", ",", "B", ".", "getTrue", "(", ")", ",", "}", ")", ";", "}", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "B", ".", "CreateRetVoid", "(", ")", ";", "}", "else", "{"], "ground_truth": ["PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes8", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13960, "Length": 119, "Cover_Rate": 0.34492753623188405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "getEndLoc", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13961, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "LoadMnemonic", "=", "<STR_LIT>", ";", "StoreMnemonic", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "LoadMnemonic", "=", "<STR_LIT>", ";", "StoreMnemonic", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "Register", "dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ptrA", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ptrB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "incr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "loop2MBB", "=", "CmpOpcode", "?", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ":", "nullptr", ";", "MachineBasicBlock", "*", "exitMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "if", "(", "CmpOpcode", ")", "F", "->", "insert", "(", "It", ",", "loop2MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "F", "->", "getRegInfo", "(", ")", ";", "Register", "TmpReg", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "RegInfo", ".", "createVirtualRegister", "(", "AtomicSize", "==", "<NUM_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "LoadMnemonic", ")", ",", "dest", ")", ".", "addReg", "(", "ptrA", ")", ".", "addReg", "(", "ptrB", ")", ";"], "ground_truth": ["if", "(", "BinOpcode", ")", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "TmpReg", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ";"], "File": "PPCISelLowering100", "Func": "EmitAtomicBinary", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13962, "Length": 333, "Cover_Rate": 0.4599447513812155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f64_u8", "(", "uint8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_f64_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13963, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "\\", "return", "#", "name", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "NODE", "(", "RET_FLAG", ")", ";", "NODE", "(", "RETI_FLAG", ")", ";", "NODE", "(", "CALL", ")", ";", "NODE", "(", "WRAPPER", ")", ";"], "ground_truth": ["NODE", "(", "LSL", ")", ";"], "File": "SNESISelLowering", "Func": "getTargetNodeName", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13964, "Length": 42, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Index", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Base", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Index", ")", ")", ";", "return", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "Base", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Disp", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Disp", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCCodeEmitter", "Func": "getBDXAddr20Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13965, "Length": 80, "Cover_Rate": 0.5797101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", ".", "v", "=", "a", ";"], "ground_truth": ["return", "u", ".", "i", "[", "pos", "]", ";"], "File": "spe", "Func": "__ev_get_s16_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13966, "Length": 14, "Cover_Rate": 0.34146341463414637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>ExpandSSRPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVExpandSSRInsts", "Func": "RISCVExpandSSR", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13967, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "m", ",", "a", ";", "if", "(", "!", "rl78_virt_insns_ok", "(", ")", ")", "return", "false", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "REG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "rtx_equal_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "i", "]", ")", "!=", "GET_CODE", "(", "operands", "[", "i", "+", "<NUM_LIT>", "]", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "GET_MODE", "(", "operands", "[", "i", "]", ")", "!=", "GET_MODE", "(", "operands", "[", "i", "+", "<NUM_LIT>", "]", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "switch", "(", "GET_CODE", "(", "operands", "[", "i", "]", ")", ")", "{", "case", "REG", ":", "if", "(", "REGNO", "(", "operands", "[", "i", "]", ")", "+", "<NUM_LIT>", "!=", "REGNO", "(", "operands", "[", "i", "+", "<NUM_LIT>", "]", ")", "||", "GET_MODE", "(", "operands", "[", "i", "]", ")", "!=", "QImode", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "REGNO", "(", "operands", "[", "i", "]", ")", ",", "REGNO", "(", "operands", "[", "i", "+", "<NUM_LIT>", "]", ")", ",", "i", ")", ";", "return", "false", ";", "}", "if", "(", "!", "rl78_hard_regno_mode_ok", "(", "REGNO", "(", "operands", "[", "i", "]", ")", ",", "HImode", ")", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "REGNO", "(", "operands", "[", "i", "]", ")", ")", ";", "return", "false", ";", "}", "break", ";", "case", "CONST_INT", ":", "break", ";", "case", "MEM", ":", "if", "(", "GET_MODE", "(", "operands", "[", "i", "]", ")", "!=", "QImode", ")", "return", "false", ";", "if", "(", "MEM_ALIGN", "(", "operands", "[", "i", "]", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "a", "=", "XEXP", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "a", ")", "==", "CONST", ")", "a", "=", "XEXP", "(", "a", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "a", ")", "==", "PLUS", ")", "a", "=", "XEXP", "(", "a", ",", "<NUM_LIT>", ")", ";"], "File": "rl78", "Func": "rl78_peep_movhi_p", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13968, "Length": 402, "Cover_Rate": 0.7472118959107806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AGCTargetMachine", "Func": "addInstSelector", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13969, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vrshrq_m_n_u16", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13970, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "optimize", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", ")", "{", "if", "(", "TARGET_SSE2", ")", "ix86_split_stlf_stall_load", "(", ")", ";", "if", "(", "TARGET_PAD_SHORT_FUNCTION", ")", "ix86_pad_short_function", "(", ")", ";", "else", "if", "(", "TARGET_PAD_RETURNS", ")", "ix86_pad_returns", "(", ")", ";"], "ground_truth": ["if", "(", "TARGET_FOUR_JUMP_LIMIT", ")", "ix86_avoid_jump_mispredicts", "(", ")", ";"], "File": "i386", "Func": "ix86_reorg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13971, "Length": 43, "Cover_Rate": 0.6323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MaxOffset", "=", "TLI", "->", "getMaximalGlobalOffset", "(", ")", ";", "std", "::", "stable_sort", "(", "Globals", ".", "begin", "(", ")", ",", "Globals", ".", "end", "(", ")", ",", "GlobalCmp", "(", "TD", ")", ")", ";", "Type", "*", "Int32Ty", "=", "Type", "::", "getInt32Ty", "(", "M", ".", "getContext", "(", ")", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ",", "e", "=", "Globals", ".", "size", "(", ")", ";", "i", "!=", "e", ";", ")", "{", "size_t", "j", "=", "<NUM_LIT>", ";", "uint64_t", "MergedSize", "=", "<NUM_LIT>", ";", "std", "::", "vector", "<", "Type", "*", ">", "Tys", ";", "std", "::", "vector", "<", "Constant", "*", ">", "Inits", ";", "for", "(", "j", "=", "i", ";", "j", "!=", "e", ";", "++", "j", ")", "{", "Type", "*", "Ty", "=", "Globals", "[", "j", "]", "->", "getType", "(", ")", "->", "getElementType", "(", ")", ";", "MergedSize", "+=", "TD", "->", "getTypeAllocSize", "(", "Ty", ")", ";", "if", "(", "MergedSize", ">", "MaxOffset", ")", "{", "break", ";", "}", "Tys", ".", "push_back", "(", "Ty", ")", ";", "Inits", ".", "push_back", "(", "Globals", "[", "j", "]", "->", "getInitializer", "(", ")", ")", ";", "}", "StructType", "*", "MergedTy", "=", "StructType", "::", "get", "(", "M", ".", "getContext", "(", ")", ",", "Tys", ")", ";", "Constant", "*", "MergedInit", "=", "ConstantStruct", "::", "get", "(", "MergedTy", ",", "Inits", ")", ";", "GlobalVariable", "*", "MergedGV", "=", "new", "GlobalVariable", "(", "M", ",", "MergedTy", ",", "isConst", ",", "GlobalValue", "::", "InternalLinkage", ",", "MergedInit", ",", "<STR_LIT>", ")", ";", "for", "(", "size_t", "k", "=", "i", ";", "k", "<", "j", ";", "++", "k", ")", "{", "Constant", "*", "Idx", "[", "<NUM_LIT>", "]", "=", "{", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "k", "-", "i", ")", "}", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getInBoundsGetElementPtr", "(", "MergedGV", ",", "Idx", ")", ";", "Globals", "[", "k", "]", "->", "replaceAllUsesWith", "(", "GEP", ")", ";", "Globals", "[", "k", "]", "->", "eraseFromParent", "(", ")", ";", "}", "i", "=", "j", ";"], "ground_truth": ["}"], "File": "ARMGlobalMerge3", "Func": "doMerge", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13972, "Length": 301, "Cover_Rate": 0.8905325443786982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getAsmOperandValueType", "(", "const", "DataLayout", "&", "DL", ",", "llvm", "::", "Type", "*", "Ty", ",", "bool", "AllowUnknown", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLS64", "(", ")", "&&", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "EVT", "(", "<STR_LIT>", ")", ";", "return", "TargetLowering", "::", "getAsmOperandValueType", "(", "DL", ",", "Ty", ",", "AllowUnknown", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "getAsmOperandValueType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13973, "Length": 55, "Cover_Rate": 0.9649122807017544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", ")", "NumRegs", "=", "<NUM_LIT>", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", ")", "NumRegs", "=", "<NUM_LIT>", ";", "else", "if", "(", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", "||", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Reg", ")", ")", "NumRegs", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "unsigned", "FirstReg", "=", "MRI", ".", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ")", "Reg", "=", "FirstReg", ";"], "File": "AArch64InstPrinter (2)", "Func": "printVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13974, "Length": 110, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerAtomicFence", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "lowerAtomicFence", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13975, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ret", "=", "decodeInstruction", "(", "&", "internalInstr", ",", "regionReader", ",", "(", "void", "*", ")", "&", "region", ",", "logger", ",", "(", "void", "*", ")", "&", "vStream", ",", "address", ",", "fMode", ")", ";", "if", "(", "ret", ")", "{", "size", "=", "internalInstr", ".", "readerCursor", "-", "address", ";", "return", "false", ";", "}", "else", "{", "size", "=", "internalInstr", ".", "length", ";", "return", "!", "translateInstruction", "(", "instr", ",", "internalInstr", ")", ";"], "ground_truth": ["}"], "File": "X86Disassembler12", "Func": "getInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13976, "Length": 66, "Cover_Rate": 0.6804123711340206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsFixed", "(", "unsigned", "ValNo", ")", "{", "return", "ArgIsFixed", "[", "ValNo", "]", ";"], "ground_truth": ["}"], "File": "SystemZCallingConv", "Func": "IsFixed", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13977, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ElementTypeId", "=", "ArrayInfo", ".", "ElemType", ";", "LocOffset", "=", "Loc", "*", "ElemSize", ";"], "ground_truth": ["}"], "File": "BTFDebug30", "Func": "getLocInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13978, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "Get<ISA_LIT>GVSymbol", "(", "MO", ".", "getGlobal", "(", ")", ",", "MO", ".", "getTargetFlags", "(", ")", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "APFloat", "Val", "=", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "bool", "ignored", ";", "Val", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmTowardZero", ",", "&", "ignored", ")", ";", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Val", ".", "convertToDouble", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCInstLower15", "Func": "lowerOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13979, "Length": 283, "Cover_Rate": 0.8323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "R600RegisterInfo10", "Func": "getFrameRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 13980, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_n_f16", "(", "float16_t", "__a", ")", "{", "return", "(", "float16x4_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_n_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13981, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "LegalizerInfo", "::", "SizeAndActionsVec", "widen_1_8", "(", "const", "LegalizerInfo", "::", "SizeAndActionsVec", "&", "v", ")", "{", "assert", "(", "v", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", ";", "assert", "(", "v", "[", "<NUM_LIT>", "]", ".", "first", ">", "<NUM_LIT>", ")", ";", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";"], "ground_truth": ["auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";"], "File": "AArch64LegalizerInfo39", "Func": "widen_1_8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13982, "Length": 94, "Cover_Rate": 0.831858407079646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "The<ISA_LIT>elTarget", ")", ";"], "File": "Cpu0AsmPrinter1", "Func": "LLVMInitializeCpu0AsmPrinter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13983, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "i2", ",", "*", "i3", ";", "i2", "=", "next_nonnote_insn", "(", "i1", ")", ";", "if", "(", "i2", "==", "NULL", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["i3", "=", "next_nonnote_insn", "(", "i2", ")", ";"], "File": "h8300", "Func": "same_cmp_following_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 13984, "Length": 30, "Cover_Rate": 0.379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ObjectWriter", "(", "OS", ",", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend13", "Func": "createObjectWriter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13985, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vtrnq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13986, "Length": 108, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getEHExceptionRegister", "(", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AlphaRegisterInfo", "Func": "getEHExceptionRegister", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13987, "Length": 13, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", "&&", "<STR_LIT>", ")", ";", "uint64_t", "CstVal", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "Enc", "=", "<STR_LIT>", "(", "CstVal", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "Enc", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector11", "Func": "renderLogicalImm64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13988, "Length": 51, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "TRI", "->", "getFrameRegister", "(", ")", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)2", "Func": "LowerFRAMEADDR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13989, "Length": 84, "Cover_Rate": 0.5793103448275863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "b", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "c", ";", "u", ".", "i", "[", "<NUM_LIT>", "]", "=", "d", ";"], "ground_truth": ["return", "u", ".", "v", ";"], "File": "spe", "Func": "__ev_create_s16", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13990, "Length": 32, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "arm_current_func_type", "(", ")", "{"], "ground_truth": ["if", "(", "ARM_FUNC_TYPE", "(", "cfun", "->", "machine", "->", "func_type", ")", "==", "ARM_FT_UNKNOWN", ")", "cfun", "->", "machine", "->", "func_type", "=", "arm_compute_func_type", "(", ")", ";"], "File": "arm2", "Func": "arm_current_func_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 13991, "Length": 29, "Cover_Rate": 0.7837837837837838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "RTB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "RTB", ")", ";", "Results", ".", "push_back", "(", "RTB", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "RTB", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "SVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "SVT", ",", "<STR_LIT>", ")", ";", "SDValue", "NewInt", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "NewInt", ")", ";", "Results", ".", "push_back", "(", "NewInt", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "||", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "{"], "File": "PPCISelLowering10", "Func": "ReplaceNodeResults", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13992, "Length": 244, "Cover_Rate": 0.43963963963963965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ompactTargetMachine", "::", "<ISA_LIT>ompactTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "ARCompactTargetMachine", "Func": "ARCompactTargetMachine", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 13993, "Length": 85, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IRB", ".", "SetInsertPoint", "(", "InsertPt", ")", ";", "IRB", ".", "SetInsertPoint", "(", "BB", ")", ";", "BasicBlock", "*", "ThenBB1", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "*", "ElseBB1", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "*", "EndBB1", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "F", ")", ";", "Value", "*", "ThrewCmp", "=", "IRB", ".", "CreateICmpNE", "(", "Threw", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "ThrewValue", "=", "IRB", ".", "CreateLoad", "(", "ThrewValueGV", ",", "ThrewValueGV", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Value", "*", "ThrewValueCmp", "=", "IRB", ".", "CreateICmpNE", "(", "ThrewValue", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "Cmp1", "=", "IRB", ".", "CreateAnd", "(", "ThrewCmp", ",", "ThrewValueCmp", ",", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp1", ",", "ThenBB1", ",", "ElseBB1", ")", ";", "IRB", ".", "SetInsertPoint", "(", "ThenBB1", ")", ";", "BasicBlock", "*", "ThenBB2", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "*", "EndBB2", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "F", ")", ";", "Value", "*", "ThrewInt", "=", "IRB", ".", "CreateIntToPtr", "(", "Threw", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "Threw", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Value", "*", "LoadedThrew", "=", "IRB", ".", "CreateLoad", "(", "ThrewInt", ",", "ThrewInt", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ";", "Value", "*", "ThenLabel", "=", "IRB", ".", "CreateCall", "(", "TestSetjmpF", ",", "{", "LoadedThrew", ",", "SetjmpTable", ",", "SetjmpTableSize", "}", ",", "<STR_LIT>", ")", ";", "Value", "*", "Cmp2", "=", "IRB", ".", "CreateICmpEQ", "(", "ThenLabel", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp2", ",", "ThenBB2", ",", "EndBB2", ")", ";", "IRB", ".", "SetInsertPoint", "(", "ThenBB2", ")", ";", "IRB", ".", "CreateCall", "(", "EmLongjmpF", ",", "{", "Threw", ",", "ThrewValue", "}", ")", ";", "IRB", ".", "CreateUnreachable", "(", ")", ";", "IRB", ".", "SetInsertPoint", "(", "EndBB2", ")", ";"], "ground_truth": ["IRB", ".", "CreateStore", "(", "ThrewValue", ",", "TempRet0GV", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj23", "Func": "wrapTestSetjmp", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 13994, "Length": 314, "Cover_Rate": 0.6569037656903766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonISelLowering (2)", "Func": "getExceptionPointerRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13995, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "(", "Rd", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "wb", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeAddrMode6Operand", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "Rm", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMDisassembler47", "Func": "DecodeVLDInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13996, "Length": 406, "Cover_Rate": 0.3314285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "OR1KFrameLowering", "Func": "OR1KFrameLowering", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13997, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVELFObjectWriter", "Func": "~RISCVELFObjectWriter", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 13998, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cmp", "(", "DenseMap", "<", "const", "MachineInstr", "*", ",", "unsigned", ">", "&", "Map", ")", ":", "Dist", "(", "Map", ")", "{"], "ground_truth": ["}"], "File": "BitTracker17", "Func": "Cmp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 13999, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "expandAtomicBinaryOp", "(", "unsigned", "Opcode", ",", "Block", "&", "MBB", ",", "BlockIt", "MBBI", ")", "{"], "ground_truth": ["return", "expandAtomicBinaryOp", "(", "Opcode", ",", "MBB", ",", "MBBI", ",", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "}", ")", ";"], "File": "AVRExpandPseudoInsts (2)", "Func": "expandAtomicBinaryOp", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14000, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_ADD", ":", "case", "TargetOpcode", "::", "G_OR", ":", "{", "assert", "(", "(", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getID", "(", ")", "==", "<NUM_LIT>", "||", "OpdMapper", ".", "getInstrMapping", "(", ")", ".", "getID", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "applyDefaultMapping", "(", "OpdMapper", ")", ";"], "File": "AArch64RegisterBankInfo32", "Func": "applyMappingImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14001, "Length": 48, "Cover_Rate": 0.5783132530120482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "F", "->", "insert", "(", "It", ",", "TBB", ")", ";", "F", "->", "insert", "(", "It", ",", "Sink", ")", ";", "Sink", "->", "splice", "(", "Sink", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "Sink", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "FBB", ")", ";", "BB", "->", "addSuccessor", "(", "TBB", ")", ";", "FBB", "->", "addSuccessor", "(", "Sink", ")", ";", "TBB", "->", "addSuccessor", "(", "Sink", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "unsigned", "VR2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VR2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Sink", ")", ";"], "ground_truth": ["unsigned", "VR1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "MipsSEISelLowering11", "Func": "emitBPOSGE32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14002, "Length": 201, "Cover_Rate": 0.4446902654867257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mips_strip_unspec_address", "(", "rtx", "op", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "op", ",", "&", "base", ",", "&", "offset", ")", ";"], "ground_truth": ["if", "(", "UNSPEC_ADDRESS_P", "(", "base", ")", ")", "op", "=", "plus_constant", "(", "Pmode", ",", "UNSPEC_ADDRESS", "(", "base", ")", ",", "INTVAL", "(", "offset", ")", ")", ";"], "File": "mips", "Func": "mips_strip_unspec_address", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14003, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "return", "isIntrinsicSourceOfDivergence", "(", "TM", ".", "getIntrinsicInfo", "(", ")", ",", "Intrinsic", ")", ";", "}", "if", "(", "isa", "<", "CallInst", ">", "(", "V", ")", "||", "isa", "<", "InvokeInst", ">", "(", "V", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo21", "Func": "isSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14004, "Length": 88, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "<ISA_LIT>FI", "->", "setCalleeSavedFrameSize", "(", "CalleeSavedFrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "unsigned", "Align", "=", "TRI", "->", "getSpillAlignment", "(", "*", "RC", ")", ";", "SpillSlotOffset", "-=", "std", "::", "abs", "(", "SpillSlotOffset", ")", "%", "Align", ";", "SpillSlotOffset", "-=", "Size", ";", "int", "SlotIndex", "=", "MFI", ".", "CreateFixedSpillStackObject", "(", "Size", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "MFI", ".", "ensureMaxAlignment", "(", "Align", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering (2)2", "Func": "assignCalleeSavedSpillSlots", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14005, "Length": 140, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Req", "=", "HST", ".", "useHVX128BOps", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Req", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonISelLowering (2)1", "Func": "RetCC_HexagonVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14006, "Length": 104, "Cover_Rate": 0.4748858447488584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "VEAsmParser (2)", "Func": "addMEMziOperands", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14007, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumBits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "ShiftVal", "=", "DAG", ".", "getConstant", "(", "NumBits", "/", "<NUM_LIT>", ",", "ScalarShiftTy", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "ShiftVal", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering200", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14008, "Length": 53, "Cover_Rate": 0.363013698630137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", "&&", "HasAVX2", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "HasVLX", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX512", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "(", "Alignment", ">=", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX512", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "(", "Alignment", ">=", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX512", ")", ";", "if", "(", "IsNonTemporal", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "(", "Alignment", ">=", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["RC", "=", "&", "<STR_LIT>", ";"], "File": "X86FastISel37", "Func": "X86FastEmitLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14009, "Length": 332, "Cover_Rate": 0.31203007518796994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";"], "File": "M680x0FrameLowering", "Func": "hasFP", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14010, "Length": 22, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "<ISA_LIT>CC", "==", "<STR_LIT>", "||", "<ISA_LIT>CC", "==", "<STR_LIT>", ")", "&&", "Op", "->", "hasOneUse", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "ShAmt", "=", "Op", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShAmt", ">=", "BitWidth", ")", "break", ";", "APInt", "Mask", "=", "ArithOp", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ":", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "ShAmt", ")", ";", "if", "(", "!", "Mask", ".", "isSignedIntN", "(", "<NUM_LIT>", ")", ")", "break", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "VT", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "hasNonFlagsUse", "(", "Op", ")", ")", "{", "SDValue", "Op0", "=", "ArithOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "ArithOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "ArithOp", ".", "getValueType", "(", ")", ";", "bool", "IsAndn", "=", "isBitwiseNot", "(", "Op0", ")", "||", "isBitwiseNot", "(", "Op1", ")", ";", "bool", "IsLegalAndnType", "=", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ";", "if", "(", "!", "IsAndn", "||", "!", "IsLegalAndnType", ")", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "for", "(", "const", "auto", "*", "U", ":", "Op", ".", "getNode", "(", ")", "->", "uses", "(", ")", ")", "if", "(", "U", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "goto", "default_case", ";", "switch", "(", "ArithOp", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "NumOperands", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SDValue", "(", "Op", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "default", ":", "default_case", ":", "break", ";", "}", "if", "(", "NeedTruncation", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "WideVal", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "WideVT", "=", "WideVal", ".", "getValueType", "(", ")", ";", "unsigned", "ConvertedOp", "=", "<NUM_LIT>", ";", "switch", "(", "WideVal", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ConvertedOp", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "M68kISelLowering", "Func": "EmitTest", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14011, "Length": 471, "Cover_Rate": 0.42818181818181816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "BVN", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDValue", "Op", "=", "BVN", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "Op", ".", "isUndef", "(", ")", ")", "{", "uint64_t", "Value", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Value", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", ";", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Value", "=", "(", "cast", "<", "ConstantFPSDNode", ">", "(", "Op", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";", "else", "return", "false", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ";", "J", "<", "BytesPerElement", ";", "++", "J", ")", "{", "uint64_t", "Byte", "=", "(", "Value", ">>", "(", "J", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "Byte", "==", "<NUM_LIT>", ")", "Mask", "|=", "<NUM_LIT>", "<<", "(", "(", "E", "-", "I", "-", "<NUM_LIT>", ")", "*", "BytesPerElement", "+", "J", ")", ";", "else", "if", "(", "Byte", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering", "Func": "tryBuildVectorByteMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14012, "Length": 174, "Cover_Rate": 0.7909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ETy", ".", "isSimple", "(", ")", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";", "static", "const", "CostTblEntry", "AVX2InterleavedLoadTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "static", "const", "CostTblEntry", "AVX2InterleavedStoreTbl", "[", "]", "=", "{", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "{", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX2InterleavedLoadTbl", ",", "Factor", ",", "ETy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "Instruction", "::", "Store", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX2InterleavedStoreTbl", ",", "Factor", ",", "ETy", ".", "getSimpleVT", "(", ")", ")", ")", "return", "NumOfMemOps", "*", "MemOpCost", "+", "Entry", "->", "Cost", ";"], "File": "X86TargetTransformInfo100", "Func": "getInterleavedMemoryOpCostAVX2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14013, "Length": 334, "Cover_Rate": 0.5052950075642966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr2", "=", "XEXP", "(", "mem2", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr1", ")", "==", "PLUS", ")", "{", "if", "(", "!", "REG_P", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "{", "reg1", "=", "REGNO", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "offset1", "=", "INTVAL", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "if", "(", "!", "REG_P", "(", "addr1", ")", ")", "return", "<NUM_LIT>", ";", "else", "{", "reg1", "=", "REGNO", "(", "addr1", ")", ";", "offset1", "=", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "addr2", ")", "==", "PLUS", ")", "{", "if", "(", "!", "REG_P", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "{", "reg2", "=", "REGNO", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "offset2", "=", "INTVAL", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "if", "(", "!", "REG_P", "(", "addr2", ")", ")", "return", "<NUM_LIT>", ";", "else", "{", "reg2", "=", "REGNO", "(", "addr2", ")", ";"], "ground_truth": ["offset2", "=", "<NUM_LIT>", ";"], "File": "rs6000", "Func": "mems_ok_for_quad_peep", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14014, "Length": 200, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "AM", ".", "IndexReg", ";", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "}", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "Subtarget", "->", "is64Bit", "(", ")", "&&", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", "&&", "AM", ".", "SymbolFlags", "==", "<STR_LIT>", "&&", "AM", ".", "hasSymbolicDisplacement", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelDAGToDAG15", "Func": "MatchAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14015, "Length": 130, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "{", "uint64_t", "BitMask", "=", "<NUM_LIT>", ";", "uint64_t", "Val", "=", "<NUM_LIT>", ";", "for", "(", "int", "ByteNum", "=", "<NUM_LIT>", ";", "ByteNum", "<", "<NUM_LIT>", ";", "++", "ByteNum", ")", "{", "if", "(", "(", "(", "SplatBits", "|", "SplatUndef", ")", "&", "BitMask", ")", "==", "BitMask", ")", "Val", "|=", "BitMask", ";", "else", "if", "(", "(", "SplatBits", "&", "BitMask", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "BitMask", "<<=", "<NUM_LIT>", ";", "}", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering109", "Func": "isVMOVSplat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14016, "Length": 95, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseRegsForByval", ";"], "ground_truth": ["}"], "File": "MipsISelLowering15", "Func": "useRegsForByval", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14017, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG107", "Func": "AMDGPUDAGToDAGISel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14018, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "switch", "(", "RegNo", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "!", "isGFX9", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "!", "isCI", "(", ")", "&&", "!", "is<ISA_LIT>", "(", ")", "&&", "hasXNACK", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "isInlineValue", "(", "RegNo", ")", ")", "return", "!", "isCI", "(", ")", "&&", "!", "is<ISA_LIT>", "(", ")", "&&", "!", "isVI", "(", ")", ";", "if", "(", "isCI", "(", ")", ")", "return", "true", ";", "if", "(", "is<ISA_LIT>", "(", ")", ")", "{", "switch", "(", "RegNo", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUAsmParser76", "Func": "subtargetHasRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14019, "Length": 106, "Cover_Rate": 0.44537815126050423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MF", "=", "State", ".", "getMachineFunction", "(", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "ValVT", "=", "<STR_LIT>", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "else", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "LocVT", "=", "<STR_LIT>", ";"], "ground_truth": ["LocInfo", "=", "CCValAssign", "::", "BCvt", ";"], "File": "HexagonISelLowering (2)1", "Func": "RetCC_Hexagon", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14020, "Length": 141, "Cover_Rate": 0.3065217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSImm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "(", "(", "int64_t", ")", "Imm", "<<", "(", "<NUM_LIT>", "-", "sz", ")", ")", ">>", "(", "<NUM_LIT>", "-", "sz", ")", ")", ")", ";"], "File": "AArch64Disassembler37", "Func": "DecodeSImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14021, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "*", "S", ":", "MBB", "->", "successors", "(", ")", ")", "if", "(", "S", "!=", "Succ", ")", "return", "S", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMISelLowering12", "Func": "OtherSucc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14022, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "not_result", "=", "gen_reg_rtx", "(", "CCEQmode", ")", ";", "rtx", "not_op", ",", "rev_cond_rtx", ";", "machine_mode", "cc_mode", ";", "cc_mode", "=", "GET_MODE", "(", "XEXP", "(", "condition_rtx", ",", "<NUM_LIT>", ")", ")", ";", "rev_cond_rtx", "=", "gen_rtx_fmt_ee", "(", "rs6000_reverse_condition", "(", "cc_mode", ",", "cond_code", ")", ",", "SImode", ",", "XEXP", "(", "condition_rtx", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "not_op", "=", "gen_rtx_COMPARE", "(", "CCEQmode", ",", "rev_cond_rtx", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "not_result", ",", "not_op", ")", ")", ";", "condition_rtx", "=", "gen_rtx_EQ", "(", "VOIDmode", ",", "not_result", ",", "const0_rtx", ")", ";", "}", "op_mode", "=", "GET_MODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "op_mode", "==", "VOIDmode", ")", "op_mode", "=", "GET_MODE", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_POWERPC64", "&&", "(", "op_mode", "==", "DImode", "||", "FLOAT_MODE_P", "(", "mode", ")", ")", ")", "{", "PUT_MODE", "(", "condition_rtx", ",", "DImode", ")", ";", "convert_move", "(", "result", ",", "condition_rtx", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "PUT_MODE", "(", "condition_rtx", ",", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "result", ",", "condition_rtx", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60007", "Func": "rs6000_emit_sCOND", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14023, "Length": 173, "Cover_Rate": 0.6705426356589147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "Warning", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "loadImmediate", "(", "<NUM_LIT>", ",", "DstReg", ",", "<STR_LIT>", ",", "true", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";", "return", "false", ";", "}", "unsigned", "Opc", ";", "if", "(", "ImmValue", ">", "-", "<NUM_LIT>", "&&", "ImmValue", "<", "<NUM_LIT>", ")", "{", "ImmValue", "=", "-", "ImmValue", ";", "Opc", "=", "isGP64bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "}", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "ImmValue", ")", ")", "{", "TOut", ".", "emitRRI", "(", "Opc", ",", "DstReg", ",", "SrcReg", ",", "ImmValue", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "DstReg", ",", "<STR_LIT>", ",", "DstReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";"], "ground_truth": ["if", "(", "!", "ATReg", ")", "return", "true", ";"], "File": "MipsAsmParser22", "Func": "expandSneI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14024, "Length": 145, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<STR_LIT>", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "MVT", "ValueType", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "getVecImm", "(", "N", ")", ")", "{", "int", "Value", "=", "(", "int", ")", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "ValueType", "==", "<STR_LIT>", "&&", "Value", "<=", "<NUM_LIT>", "&&", "(", "(", "short", ")", "Value", ">>", "<NUM_LIT>", ")", "==", "(", "(", "short", ")", "Value", "&", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getTargetConstant", "(", "Value", "&", "<NUM_LIT>", ",", "ValueType", ")", ";", "else", "if", "(", "ValueType", "==", "<STR_LIT>", "&&", "(", "Value", "&", "<NUM_LIT>", ")", "==", "Value", ")", "return", "DAG", ".", "getTargetConstant", "(", "Value", ",", "ValueType", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SPUISelLowering12", "Func": "get_vec_i8imm", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14025, "Length": 110, "Cover_Rate": 0.9401709401709402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_shufflelo_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pshuflw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "__imm", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_maskz_shufflelo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14026, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MINA32AsmBackend", "Func": "fixupNeedsRelaxation", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14027, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "}", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo15", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14028, "Length": 241, "Cover_Rate": 0.5489749430523918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "VectorList", ".", "RegNum", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "VectorList", ".", "LaneIndex", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addVecListIndexedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14029, "Length": 38, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MBlazeDisassembler", "Func": "decodeOR", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14030, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Neg", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "SDValue", "(", "Cmp", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering117", "Func": "performIntegerAbsCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14031, "Length": 85, "Cover_Rate": 0.31135531135531136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "<ISA_LIT>Subtarget", "&", "st", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "SparcRegisterInfo35", "Func": "SparcRegisterInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14032, "Length": 20, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", ")", "{", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "UNSPEC", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "VEC_SELECT", ")", "{", "rtx", "lhs", "=", "SET_DEST", "(", "body", ")", ";", "if", "(", "!", "MEM_P", "(", "lhs", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "lhs", ",", "<NUM_LIT>", ")", ")", "==", "AND", ")", "return", "<NUM_LIT>", ";", "*", "special", "=", "SH_NOSWAP_ST", ";", "return", "<NUM_LIT>", ";", "}", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VSX_CVDPSPN", ")", "{", "df_ref", "def", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "link", ")", "return", "<NUM_LIT>", ";", "for", "(", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "rtx", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "rtx", "use_body", "=", "PATTERN", "(", "use_insn", ")", ";", "if", "(", "GET_CODE", "(", "use_body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "use_body", ")", ")", "!=", "UNSPEC", "||", "XINT", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_VSX_XXSPLTW", "||", "XVECEXP", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "!=", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DFmode", "||", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DImode", ")", ")", "{", "*", "special", "=", "SH_CONCAT", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "PARALLEL", ")", "{", "rtx", "expr", "=", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "expr", ")", "==", "SET", "&&", "v2df_reduction_p", "(", "SET_SRC", "(", "expr", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VPERM", "&&", "XVECLEN", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "REG_P", "(", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "mask_reg", "=", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "if", "(", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "mask_reg", ")", ")", "{", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";"], "ground_truth": ["if", "(", "def_link", "&&", "!", "def_link", "->", "next", "&&", "const_load_sequence_p", "(", "insn_entry", ",", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ")", ")", "{"], "File": "rs6000-p8swap", "Func": "insn_is_swappable_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14033, "Length": 485, "Cover_Rate": 0.7924836601307189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stream", "<<", "TargetTriple", ".", "getArchName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getVendorName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getOSName", "(", ")", "<<", "'-'", "<<", "TargetTriple", ".", "getEnvironmentName", "(", ")", "<<", "'-'", "<<", "<STR_LIT>", "<<", "Version", ".", "Major", "<<", "Version", ".", "Minor", "<<", "Version", ".", "Stepping", ";"], "ground_truth": ["if", "(", "hasXNACK", "(", "*", "STI", ")", ")", "Stream", "<<", "<STR_LIT>", ";"], "File": "AMDGPUBaseInfo67", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14034, "Length": 60, "Cover_Rate": 0.594059405940594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "PatmosFunctionSplitter1", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14035, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_NoMatch", ";", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "EVal", ";", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "EVal", ",", "E", ")", ")", "Offset", "=", "<STR_LIT>", "(", "EVal", ",", "S", ",", "E", ")", ";", "else", "return", "MatchOperand_NoMatch", ";", "break", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "{", "StringRef", "Identifier", ";", "if", "(", "!", "getParser", "(", ")", ".", "parseIdentifier", "(", "Identifier", ")", ")", "{", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "const", "MCExpr", "*", "EVal", "=", "parseIdentifier", "(", "Identifier", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Offset", "=", "<STR_LIT>", "(", "EVal", ",", "S", ",", "E", ")", ";", "}", "break", ";", "}", "case", "AsmToken", "::", "LParen", ":", "Offset", "=", "<STR_LIT>", "(", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ",", "S", ",", "E", ")", ";", "break", ";", "}", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "return", "MatchOperand_ParseFail", ";", "case", "AsmToken", "::", "EndOfStatement", ":", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ",", "std", "::", "move", "(", "Offset", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "case", "AsmToken", "::", "LParen", ":", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "}", "const", "MCExpr", "*", "IndexValue", "=", "nullptr", ";", "unsigned", "IndexReg", "=", "<NUM_LIT>", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "if", "(", "ParseRegister", "(", "IndexReg", ",", "S", ",", "E", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "IndexValue", ",", "E", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "case", "AsmToken", "::", "Comma", ":"], "ground_truth": ["IndexValue", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";"], "File": "VEAsmParser1", "Func": "parseMEMOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14036, "Length": 333, "Cover_Rate": 0.5751295336787565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CommonGEP", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>CommonGEPPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "HexagonCommonGEP", "Func": "HexagonCommonGEP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14037, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "useMovt", "(", "MF", ")", ")", "{", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "RM", ")", ";", "else", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "RM", ")", ";", "return", ";", "}", "if", "(", "RM", "!=", "Reloc", "::", "PIC_", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "RM", ")", ";", "return", ";", "}", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "if", "(", "!", "Subtarget", ".", "GVIsIndirectSymbol", "(", "GV", ",", "RM", ")", ")", "{", "expandLoadStackGuardBase", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "RM", ")", ";", "return", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addGlobalAddress", "(", "GV", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "Flag", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo13", "Func": "expandLoadStackGuard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14038, "Length": 316, "Cover_Rate": 0.8901408450704226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "MB", "=", "<NUM_LIT>", "-", "countTrailingOnes", "(", "Imm64", ")", ";", "unsigned", "SH", "=", "<NUM_LIT>", ";", "unsigned", "Imm", ";", "SDValue", "Val", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "Op0", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isInt32Immediate", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm", ")", "&&", "Imm", "<=", "MB", ")", "{", "auto", "ResultType", "=", "Val", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "auto", "ImDef", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultType", ")", ";", "SDValue", "IDVal", "(", "ImDef", ",", "<NUM_LIT>", ")", ";", "Val", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultType", ",", "IDVal", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "SH", "=", "<NUM_LIT>", "-", "Imm", ";", "}", "}", "if", "(", "Val", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isInt32Immediate", "(", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm", ")", "&&", "Imm", "<=", "MB", ")", "{", "assert", "(", "Imm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Val", "=", "Val", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "<NUM_LIT>", "-", "Imm", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Val", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", "}", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCISelDAGToDAG1", "Func": "tryAsSingleRLDICL", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14039, "Length": 259, "Cover_Rate": 0.7848484848484848, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Subtarget", ".", "hasDQI", "(", ")", "&&", "(", "SizeInBits", "==", "<NUM_LIT>", "||", "SizeInBits", "==", "<NUM_LIT>", ")", ")", "||", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "(", "SizeInBits", "==", "<NUM_LIT>", "||", "SizeInBits", "==", "<NUM_LIT>", ")", ")", ";", "}", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "Op0VT", "=", "Op0", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Op0VT", ".", "isVector", "(", ")", "&&", "Op0VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "hasKTEST", "(", "Op0VT", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "Op0VT", ",", "Op0", ",", "Op0", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (3)", "Func": "EmitKTEST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14040, "Length": 108, "Cover_Rate": 0.6625766871165644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMControlFlowPrepare", "Func": "getAnalysisUsage", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14041, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "\\", "VPTESTM_CASE", "(", "v4i32", ",", "DZ128", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v2i64", ",", "QZ128", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v8i32", ",", "DZ256", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v4i64", ",", "QZ256", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v16i32", ",", "DZ", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v8i64", ",", "QZ", "##", "SUFFIX", ")", "VPTESTM_BROADCAST_CASES", "(", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v16i8", ",", "BZ128", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v8i16", ",", "WZ128", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v32i8", ",", "BZ256", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v16i16", ",", "WZ256", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v64i8", ",", "BZ", "##", "SUFFIX", ")", "\\", "VPTESTM_CASE", "(", "v32i16", ",", "WZ", "##", "SUFFIX", ")", "if", "(", "FoldedLoad", ")", "{", "switch", "(", "TestVT", ".", "SimpleTy", ")", "{"], "ground_truth": ["VPTESTM_FULL_CASES", "(", "rm", ")", "}"], "File": "X86ISelDAGToDAG146", "Func": "getVPTESTMOpc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14042, "Length": 136, "Cover_Rate": 0.6699507389162561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "override", "{", "unsigned", "Size", "=", "<NUM_LIT>", "<<", "getFixupKindLog2Size", "(", "Fixup", ".", "getKind", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "Fixup", ".", "getOffset", "(", ")", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";"], "File": "X86AsmBackend34", "Func": "applyFixup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14043, "Length": 50, "Cover_Rate": 0.4854368932038835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode", ";", "tree", "type", "=", "TREE_TYPE", "(", "field", ")", ";", "if", "(", "TARGET_64BIT", "||", "TARGET_ALIGN_DOUBLE", ")", "return", "computed", ";", "mode", "=", "TYPE_MODE", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", "?", "get_inner_array_type", "(", "type", ")", ":", "type", ")", ";", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DCmode", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_INT", ")", "return", "MIN", "(", "<NUM_LIT>", ",", "computed", ")", ";"], "ground_truth": ["return", "computed", ";"], "File": "i3863", "Func": "x86_field_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14044, "Length": 75, "Cover_Rate": 0.872093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtpu8_ps", "(", "__m64", "__A", ")", "{"], "ground_truth": ["__A", "=", "(", "__m64", ")", "__builtin_ia32_punpcklbw", "(", "(", "__v8qi", ")", "__A", ",", "(", "__v8qi", ")", "<NUM_LIT>", ")", ";"], "File": "xmmintrin", "Func": "_mm_cvtpu8_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14045, "Length": 37, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_pmovqb128mem_mask", "(", "(", "unsigned", "short", "*", ")", "__P", ",", "(", "__v2di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin1", "Func": "_mm_mask_cvtepi64_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14046, "Length": 18, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "const", "<ISA_LIT>MCExpr", "*", "SExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "Expr", ")", ")", "{", "MCFixupKind", "Kind", "=", "(", "MCFixupKind", ")", "SExpr", "->", "getFixupKind", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "int64_t", "Res", ";", "if", "(", "Expr", "->", "EvaluateAsAbsolute", "(", "Res", ")", ")", "return", "Res", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SparcMCCodeEmitter14", "Func": "getMachineOpValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14047, "Length": 133, "Cover_Rate": 0.8209876543209876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getFGR64Reg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "addStrictlyFGR64AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14048, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isSImmScaled", "<", "Width", ",", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "isSImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14049, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "=", "MI", "->", "getOperand", "(", "Operand", "+", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "AM", ".", "IndexReg", "=", "Op", ".", "getImm", "(", ")", ";", "Op", "=", "MI", "->", "getOperand", "(", "Operand", "+", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isGlobal", "(", ")", ")", "{", "AM", ".", "GV", "=", "Op", ".", "getGlobal", "(", ")", ";", "}", "else", "{", "AM", ".", "Disp", "=", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "X86InstrBuilder23", "Func": "getAddressFromInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14050, "Length": 73, "Cover_Rate": 0.3924731182795699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "::", "<STR_LIT>", "<ISA_LIT>TargetLowering", "::", "getSpecialCallingConv", "(", "SDValue", "Callee", ")", "const", "{", "<STR_LIT>", "SpecialCallingConv", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "SpecialCallingConv", ";"], "File": "SICISelLowering", "Func": "getSpecialCallingConv", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14051, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "tryParseSysReg", "(", "OperandVector", "&", "Operands", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateSysReg", "(", "Tok", ".", "getString", "(", ")", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARM64AsmParser", "Func": "tryParseSysReg", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14052, "Length": 70, "Cover_Rate": 0.9859154929577465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MemOp", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";"], "ground_truth": ["CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", ",", "{", "MemOp", "}", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "transferMemOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14053, "Length": 33, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "assert", "(", "!", "MFI", "->", "getPristineRegs", "(", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", "&&", "!", "tryFoldSPUpdateIntoPushPop", "(", "STI", ",", "MF", ",", "&", "*", "MBBI", ",", "NumBytes", ")", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}"], "ground_truth": ["if", "(", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", ")", "{"], "File": "ARMFrameLowering94", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14054, "Length": 215, "Cover_Rate": 0.31386861313868614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "addAsmInstr", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "Reg", ",", "MachineBasicBlock", "::", "instr_iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "const", "<ISA_LIT>InstrInfo", "*", "QII", ",", "MachineFunction", "&", "Fn", ")", "{", "std", "::", "string", "VDescStr", "=", "<STR_LIT>", "+", "getStringReg", "(", "Reg", ")", ";", "const", "char", "*", "cstr", "=", "Fn", ".", "createExternalSymbolName", "(", "VDescStr", ")", ";", "unsigned", "ExtraInfo", "=", "InlineAsm", "::", "Extra_HasSideEffects", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "QII", "->", "get", "(", "TargetOpcode", "::", "INLINEASM", ")", ")", ".", "addExternalSymbol", "(", "cstr", ")", ".", "addImm", "(", "ExtraInfo", ")", ";"], "File": "HexagonVectorPrint1", "Func": "addAsmInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14055, "Length": 91, "Cover_Rate": 0.9891304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useAA", "(", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "TPCSubtarget", "Func": "useAA", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14056, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "fcode", "=", "(", "unsigned", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "unsigned", "i", ";", "struct", "builtin_description", "*", "d", ";", "if", "(", "fcode", "<", "FRV_BUILTIN_FIRST_NONMEDIA", "&&", "!", "TARGET_MEDIA", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "switch", "(", "fcode", ")", "{", "case", "FRV_BUILTIN_MCOP1", ":", "case", "FRV_BUILTIN_MCOP2", ":", "case", "FRV_BUILTIN_MDUNPACKH", ":", "case", "FRV_BUILTIN_MBTOHE", ":", "if", "(", "!", "TARGET_MEDIA_REV1", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "case", "FRV_BUILTIN_MQXMACHS", ":", "case", "FRV_BUILTIN_MQXMACXHS", ":", "case", "FRV_BUILTIN_MQMACXHS", ":", "case", "FRV_BUILTIN_MADDACCS", ":", "case", "FRV_BUILTIN_MSUBACCS", ":", "case", "FRV_BUILTIN_MASACCS", ":", "case", "FRV_BUILTIN_MDADDACCS", ":", "case", "FRV_BUILTIN_MDSUBACCS", ":", "case", "FRV_BUILTIN_MDASACCS", ":", "case", "FRV_BUILTIN_MABSHS", ":", "case", "FRV_BUILTIN_MDROTLI", ":", "case", "FRV_BUILTIN_MCPLHI", ":", "case", "FRV_BUILTIN_MCPLI", ":", "case", "FRV_BUILTIN_MDCUTSSI", ":", "case", "FRV_BUILTIN_MQSATHS", ":", "case", "FRV_BUILTIN_MHSETLOS", ":", "case", "FRV_BUILTIN_MHSETLOH", ":", "case", "FRV_BUILTIN_MHSETHIS", ":", "case", "FRV_BUILTIN_MHSETHIH", ":", "case", "FRV_BUILTIN_MHDSETS", ":", "case", "FRV_BUILTIN_MHDSETH", ":", "if", "(", "!", "TARGET_MEDIA_REV2", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "case", "FRV_BUILTIN_SMASS", ":", "case", "FRV_BUILTIN_SMSSS", ":", "case", "FRV_BUILTIN_SMU", ":", "case", "FRV_BUILTIN_ADDSS", ":", "case", "FRV_BUILTIN_SUBSS", ":", "case", "FRV_BUILTIN_SLASS", ":", "case", "FRV_BUILTIN_SCUTSS", ":", "case", "FRV_BUILTIN_IACCreadll", ":", "case", "FRV_BUILTIN_IACCreadl", ":", "case", "FRV_BUILTIN_IACCsetll", ":", "case", "FRV_BUILTIN_IACCsetl", ":", "if", "(", "!", "TARGET_FR405_BUILTINS", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "case", "FRV_BUILTIN_PREFETCH", ":", "if", "(", "!", "TARGET_FR500_FR550_BUILTINS", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "case", "FRV_BUILTIN_MQLCLRHS", ":", "case", "FRV_BUILTIN_MQLMTHS", ":", "case", "FRV_BUILTIN_MQSLLHI", ":", "case", "FRV_BUILTIN_MQSRAHI", ":", "if", "(", "!", "TARGET_MEDIA_FR450", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "break", ";", "default", ":", "break", ";", "}", "switch", "(", "fcode", ")", "{", "case", "FRV_BUILTIN_MTRAP", ":", "return", "frv_expand_noargs_builtin", "(", "CODE_FOR_mtrap", ")", ";", "case", "FRV_BUILTIN_MCLRACC", ":", "return", "frv_expand_mclracc_builtin", "(", "exp", ")", ";", "case", "FRV_BUILTIN_MCLRACCA", ":", "if", "(", "TARGET_ACC_8", ")", "return", "frv_expand_noargs_builtin", "(", "CODE_FOR_mclracca8", ")", ";", "else", "return", "frv_expand_noargs_builtin", "(", "CODE_FOR_mclracca4", ")", ";", "case", "FRV_BUILTIN_MRDACC", ":", "return", "frv_expand_mrdacc_builtin", "(", "CODE_FOR_mrdacc", ",", "exp", ")", ";", "case", "FRV_BUILTIN_MRDACCG", ":", "return", "frv_expand_mrdacc_builtin", "(", "CODE_FOR_mrdaccg", ",", "exp", ")", ";", "case", "FRV_BUILTIN_MWTACC", ":", "return", "frv_expand_mwtacc_builtin", "(", "CODE_FOR_mwtacc", ",", "exp", ")", ";", "case", "FRV_BUILTIN_MWTACCG", ":", "return", "frv_expand_mwtacc_builtin", "(", "CODE_FOR_mwtaccg", ",", "exp", ")", ";", "case", "FRV_BUILTIN_MDPACKH", ":", "return", "frv_expand_mdpackh_builtin", "(", "exp", ",", "target", ")", ";", "case", "FRV_BUILTIN_IACCreadll", ":", "{", "rtx", "src", "=", "frv_read_iacc_argument", "(", "DImode", ",", "exp", ",", "<NUM_LIT>", ")", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "!", "REG_P", "(", "target", ")", ")", "target", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "frv_split_iacc_move", "(", "target", ",", "src", ")", ";", "return", "target", ";", "}", "case", "FRV_BUILTIN_IACCreadl", ":", "return", "frv_read_iacc_argument", "(", "SImode", ",", "exp", ",", "<NUM_LIT>", ")", ";", "case", "FRV_BUILTIN_IACCsetll", ":", "{"], "ground_truth": ["rtx", "dest", "=", "frv_read_iacc_argument", "(", "DImode", ",", "exp", ",", "<NUM_LIT>", ")", ";"], "File": "frv7", "Func": "frv_expand_builtin", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14057, "Length": 445, "Cover_Rate": 0.4210028382213813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m256h", "__Y", "=", "__Y", ";", "return", "__Y", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm256_undefined_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14058, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "RegList", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "if", "(", "CPI", ">=", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", ")", "CPI", "=", "AFI", ".", "getOriginalCPIdx", "(", "CPI", ")", ";", "assert", "(", "CPI", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ";", "assert", "(", "!", "CPE", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "-", "cast", "<", "ConstantInt", ">", "(", "CPE", ".", "Val", ".", "ConstVal", ")", "->", "getSExtValue", "(", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter109", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14059, "Length": 331, "Cover_Rate": 0.4590846047156727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "TOut", "=", "getTargetStreamer", "(", ")", ";", "assert", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FirstReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "uint64_t", "ImmOp64", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "ImmOp64", "=", "convertIntToDoubleImm", "(", "ImmOp64", ")", ";", "uint32_t", "ImmOp32", "=", "covertDoubleImmToSingleImm", "(", "ImmOp64", ")", ";", "unsigned", "TmpReg", "=", "<STR_LIT>", ";", "if", "(", "ImmOp32", "!=", "<NUM_LIT>", ")", "{", "TmpReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "TmpReg", ")", "return", "true", ";", "}", "if", "(", "Lo_32", "(", "ImmOp64", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "TmpReg", "!=", "<STR_LIT>", "&&", "loadImmediate", "(", "ImmOp32", ",", "TmpReg", ",", "<STR_LIT>", ",", "true", ",", "false", ",", "IDLoc", ",", "Out", ",", "STI", ")", ")", "return", "true", ";"], "File": "MipsAsmParser (2)4", "Func": "expandLoadSingleImmToFPR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14060, "Length": 157, "Cover_Rate": 0.42091152815013405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomlew", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_comle_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14061, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Op", ".", "dump", "(", ")", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPOT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "ADD_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "SUB_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "MUL_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "DIV_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSPONENTRY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerADDROFRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVectorAND", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering4", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14062, "Length": 509, "Cover_Rate": 0.6045130641330166, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "mprocTargetMachine", "Func": "createPassConfig", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14063, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "analyzeOutputArgs", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "CCInfo", ",", "Outs", ",", "true", ",", "nullptr", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "GHC", "&&", "!", "RVLocs", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "SDValue", "Glue", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "SplitF64", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Val", ")", ";"], "File": "RISCVISelLowering", "Func": "LowerReturn", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14064, "Length": 256, "Cover_Rate": 0.3595505617977528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Vec", "=", "extract128BitVector", "(", "Vec", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ElemsPerChunk", "=", "<NUM_LIT>", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "ElemsPerChunk", ")", "&&", "<STR_LIT>", ")", ";", "IdxVal", "&=", "ElemsPerChunk", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "IdxVal", ",", "dl", ")", ")", ";", "}", "assert", "(", "VecVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "!", "MayFoldIntoZeroExtend", "(", "Op", ")", "&&", "!", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "{", "if", "(", "Subtarget", ".", "hasFP16", "(", ")", ")", "return", "Op", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "Idx", ")", ")", ";", "}", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ",", "DAG", ".", "getTargetConstant", "(", "IdxVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Extract", ")", ";", "}", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ")", "return", "Res", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Op", "->", "isOnlyUserOf", "(", "Vec", ".", "getNode", "(", ")", ")", ")", "{", "int", "DWordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "if", "(", "DWordIdx", "==", "<NUM_LIT>", ")", "{", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "DWordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "int", "WordIdx", "=", "IdxVal", "/", "<NUM_LIT>", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "WordIdx", ",", "dl", ")", ")", ";", "int", "ShiftVal", "=", "(", "IdxVal", "%", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "ShiftVal", "!=", "<NUM_LIT>", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Res", ",", "DAG", ".", "getConstant", "(", "ShiftVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Res", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "return", "Op", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "VecVT", ".", "getVectorNumElements", "(", ")", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["Mask", "[", "<NUM_LIT>", "]", "=", "static_cast", "<", "int", ">", "(", "IdxVal", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14065, "Length": 520, "Cover_Rate": 0.6295399515738499, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "cur_seq", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "!", "frame_pointer_needed", ")", "{", "if", "(", "regs_ever_live", "[", "REG_Y", "]", ")", "{", "++", "live_seq", ";", "++", "cur_seq", ";", "}", "else", "cur_seq", "=", "<NUM_LIT>", ";", "if", "(", "regs_ever_live", "[", "REG_Y", "+", "<NUM_LIT>", "]", ")", "{", "++", "live_seq", ";", "++", "cur_seq", ";", "}", "else", "cur_seq", "=", "<NUM_LIT>", ";", "}", "else", "{", "cur_seq", "+=", "<NUM_LIT>", ";", "live_seq", "+=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "(", "cur_seq", "==", "live_seq", ")", "?", "live_seq", ":", "<NUM_LIT>", ";"], "File": "avr2", "Func": "sequent_regs_live", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14066, "Length": 79, "Cover_Rate": 0.5808823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "!", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "regno0", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "regno1", "=", "true_regnum", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "ix86_lea_outperforms", "(", "insn", ",", "regno0", ",", "regno1", ",", "INVALID_REGNUM", ",", "<NUM_LIT>", ",", "false", ")", ";"], "File": "i386", "Func": "ix86_use_lea_for_mov", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14067, "Length": 59, "Cover_Rate": 0.6413043478260869, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalTLSAddressWindows", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";", "SDValue", "CurrentTEB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ")", ";", "SDValue", "TEB", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "CurrentTEB", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "TLSArray", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TEB", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "TLSArray", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSArray", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "TLSIndex", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "TLSIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSIndex", ")", ";"], "ground_truth": ["TLSIndex", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "TLSIndex", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerGlobalTLSAddressWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14068, "Length": 261, "Cover_Rate": 0.5736263736263736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst1v8qi", "(", "(", "__builtin_neon_qi", "*", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst1_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14069, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "CommutedMI", "=", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", ";", "if", "(", "!", "CommutedMI", ")", "return", "false", ";", "}", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg0", ")", ")", "return", "false", ";", "if", "(", "Entry", ".", "Imm2Limit", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Limit", "=", "(", "<NUM_LIT>", "<<", "Entry", ".", "Imm2Limit", ")", "-", "<NUM_LIT>", ";", "if", "(", "Imm", ">", "Limit", ")", "return", "false", ";", "}", "else", "{", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Entry", ".", "LowRegs2", "&&", "!", "is<ISA_LIT>LowRegister", "(", "Reg2", ")", ")", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "NewMCID", "=", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc2", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "bool", "SkipPred", "=", "false", ";", "if", "(", "Pred", "!=", "<STR_LIT>", ")", "{", "if", "(", "!", "NewMCID", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "}", "else", "{", "SkipPred", "=", "!", "NewMCID", ".", "isPredicable", "(", ")", ";", "}", "bool", "HasCC", "=", "false", ";", "bool", "CCDead", "=", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", ")", "{", "unsigned", "NumOps", "=", "MCID", ".", "getNumOperands", "(", ")", ";"], "ground_truth": ["HasCC", "=", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";"], "File": "Thumb2SizeReduction22", "Func": "ReduceTo2Addr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14070, "Length": 243, "Cover_Rate": 0.3319672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CopyPropagation", "(", "const", "<ISA_LIT>RegisterInfo", "&", "hri", ",", "MachineRegisterInfo", "&", "mri", ")", ":", "Transformation", "(", "false", ")", ",", "HRI", "(", "hri", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)1", "Func": "CopyPropagation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14071, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitToStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCInst", "&", "Inst", ")", "{", "MCInst", "CInst", ";"], "ground_truth": ["bool", "Res", "=", "compressInst", "(", "CInst", ",", "Inst", ",", "*", "Subtarget", ",", "OutStreamer", "->", "getContext", "(", ")", ")", ";"], "File": "CSKYAsmPrinter1", "Func": "EmitToStreamer", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14072, "Length": 37, "Cover_Rate": 0.6271186440677966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", "=", "N", "->", "getBasePtr", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "unsigned", "AS", "=", "N", "->", "getAddressSpace", "(", ")", ";", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "AS", "!=", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "{", "SDValue", "NewPtr", "=", "performSHLPtrCombine", "(", "Ptr", ".", "getNode", "(", ")", ",", "AS", ",", "DCI", ")", ";", "if", "(", "NewPtr", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", "=", "NewPtr", ";", "return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "performMemSDNodeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14073, "Length": 125, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_integer", "(", "GEN_INT", "(", "bits", ")", ",", "<NUM_LIT>", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "WORDS_BIG_ENDIAN", ")", "assemble_zeros", "(", "<NUM_LIT>", ")", ";"], "File": "arm4", "Func": "arm_emit_fp16_const", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14074, "Length": 24, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "crx_fixed_condition_code_regs", "(", "unsigned", "int", "*", "p1", ",", "unsigned", "int", "*", "p2", ")", "{", "*", "p1", "=", "CC_REGNUM", ";", "*", "p2", "=", "INVALID_REGNUM", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "crx", "Func": "crx_fixed_condition_code_regs", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14075, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstRegS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcRegS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DstRegS", ",", "SrcRegS", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "DstRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "unsigned", "SrcRegD", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcRegS", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "DstRegD", "||", "!", "SrcRegD", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "definesRegister", "(", "DstRegD", ",", "TRI", ")", "||", "MI", ".", "readsRegister", "(", "DstRegD", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "int", "ImpDefIdx", "=", "MI", ".", "findRegisterDefOperandIdx", "(", "DstRegD", ")", ";", "if", "(", "ImpDefIdx", "!=", "-", "<NUM_LIT>", ")", "MI", ".", "RemoveOperand", "(", "ImpDefIdx", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DstRegD", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SrcRegD", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "MIB", ".", "addReg", "(", "SrcRegS", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "false", ")", ";", "MI", ".", "addRegisterKilled", "(", "SrcRegS", ",", "TRI", ",", "true", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo10", "Func": "expandPostRAPseudo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14076, "Length": 305, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memset", "(", "&", "emitted_frame_related_regs", ",", "<NUM_LIT>", ",", "sizeof", "(", "emitted_frame_related_regs", ")", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_init_expanders", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14077, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "(", "MCFixupKind", ")", "<STR_LIT>", ":", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCMCCodeEmitter19", "Func": "getDirectBrEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14078, "Length": 69, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "SymA", "=", "cast", "<", "MCSymbolWasm", ">", "(", "RefA", "->", "getSymbol", "(", ")", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "getAccessVariant", "(", ")", ";", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "return", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_TBREL", ":", "assert", "(", "SymA", ".", "isFunction", "(", ")", ")", ";", "return", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_TLSREL", ":", "return", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_MBREL", ":", "assert", "(", "SymA", ".", "isData", "(", ")", ")", ";", "return", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "MCSymbolRefExpr", "::", "VK_WASM_TYPEINDEX", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "switch", "(", "unsigned", "(", "Fixup", ".", "getKind", "(", ")", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "SymA", ".", "isGlobal", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isFunction", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isEvent", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SymA", ".", "isTable", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["assert", "(", "SymA", ".", "isData", "(", ")", ")", ";"], "File": "WebAssemblyWasmObjectWriter11", "Func": "getRelocType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14079, "Length": 215, "Cover_Rate": 0.4308617234468938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VectorType", "*", "VT0", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty0", ")", ";", "VectorType", "*", "VT1", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty1", ")", ";", "if", "(", "!", "VT0", "||", "!", "VT1", ")", "return", "false", ";", "if", "(", "VT0", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "VT1", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "DL", "->", "getTypeSizeInBits", "(", "VT0", "->", "getElementType", "(", ")", ")", "==", "DL", "->", "getTypeSizeInBits", "(", "VT1", "->", "getElementType", "(", ")", ")", ";"], "File": "AMDGPURewriteOutArguments (2)", "Func": "isVec3ToVec4Shuffle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14080, "Length": 79, "Cover_Rate": 0.8315789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "raw_ostream", "&", "GetCommentOS", "(", ")", "{", "if", "(", "!", "IsVerboseAsm", ")", "return", "nulls", "(", ")", ";"], "ground_truth": ["return", "CommentStream", ";"], "File": "Cpu0AsmStreamer", "Func": "GetCommentOS", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14081, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>BranchCoalescingPass", "(", ")", "{", "return", "new", "<ISA_LIT>BranchCoalescing", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCBranchCoalescing", "Func": "createPPCBranchCoalescingPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14082, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psrlq", "(", "(", "__v1di", ")", "__m", ",", "(", "__v1di", ")", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_srl_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14083, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_gatherpfdps", "(", "__mask", ",", "(", "__v16si", ")", "__index", ",", "__addr", ",", "__scale", ",", "__hint", ")", ";"], "ground_truth": ["}"], "File": "avx512pfintrin", "Func": "_mm512_mask_prefetch_i32gather_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14084, "Length": 17, "Cover_Rate": 0.34, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14085, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_prolvq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_rolv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14086, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_permvarsf256_mask", "(", "(", "__v8sf", ")", "__Y", ",", "(", "__v8si", ")", "__X", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_permutexvar_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14087, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitMappingSymbol", "(", "<STR_LIT>", ")", ";", "LastEMS", "=", "EMS_A64", ";"], "ground_truth": ["}"], "File": "AArch64ELFStreamer (2)", "Func": "EmitA64MappingSymbol", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14088, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseOptionalOps", "(", "DSOptionalOps", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser18", "Func": "parseDSOptionalOps", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14089, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "getNumElements", "(", ")", "!=", "NumElts", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Inst", "->", "getArgOperand", "(", "i", ")", "->", "getType", "(", ")", "!=", "ST", "->", "getElementType", "(", "i", ")", ")", "return", "nullptr", ";", "}", "Value", "*", "Res", "=", "UndefValue", "::", "get", "(", "ExpectedType", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "L", "=", "Inst", "->", "getArgOperand", "(", "i", ")", ";", "Res", "=", "Builder", ".", "CreateInsertValue", "(", "Res", ",", "L", ",", "i", ")", ";", "}", "return", "Res", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "Inst", "->", "getType", "(", ")", "==", "ExpectedType", ")", "return", "Inst", ";"], "File": "AArch64TargetTransformInfo (2)", "Func": "getOrCreateResultFromMemIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14090, "Length": 145, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isOSMSVCRT", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC", "||", "CC", "==", "CallingConv", "::", "HiPE", ")", "return", "<NUM_LIT>", ";", "if", "(", "CS", ")", "if", "(", "CS", "->", "arg_empty", "(", ")", "||", "!", "CS", "->", "paramHasAttr", "(", "<NUM_LIT>", ",", "Attribute", "::", "StructRet", ")", "||", "CS", "->", "paramHasAttr", "(", "<NUM_LIT>", ",", "Attribute", "::", "InReg", ")", "||", "Subtarget", "->", "isTargetMCU", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86FastISel (2)6", "Func": "computeBytesPoppedByCallee", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14091, "Length": 85, "Cover_Rate": 0.7327586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "Init<ISA_LIT>MCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "XNCMMCTargetDesc", "Func": "createXNCMMCSubtargetInfo", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14092, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringRef", "(", "Token", ".", "Data", ",", "Token", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)1", "Func": "getToken", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14093, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DUMP_METHOD", "void", "llvm", "::", "printLivesAt", "(", "SlotIndex", "<ISA_LIT>", ",", "const", "LiveIntervals", "&", "LIS", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>", "<<", "<STR_LIT>", "<<", "*", "LIS", ".", "getInstructionFromIndex", "(", "<ISA_LIT>", ")", ";", "unsigned", "Num", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "I", ")", ";", "if", "(", "!", "LIS", ".", "hasInterval", "(", "Reg", ")", ")", "continue", ";", "const", "auto", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "bool", "firstTime", "=", "true", ";", "for", "(", "const", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "!", "S", ".", "liveAt", "(", "<ISA_LIT>", ")", ")", "continue", ";", "if", "(", "firstTime", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Reg", ",", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", "<<", "'\\n'", ";", "firstTime", "=", "false", ";"], "ground_truth": ["}"], "File": "GCNRegPressure15", "Func": "printLivesAt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14094, "Length": 170, "Cover_Rate": 0.7623318385650224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter", "Func": "printVOPDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14095, "Length": 36, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "riscv_interrupt_type_p", "(", "tree", "type", ")", "{"], "ground_truth": ["return", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ";"], "File": "riscv", "Func": "riscv_interrupt_type_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14096, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM", ")", ";"], "File": "PPCTargetMachine (2)", "Func": "createPassConfig", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14097, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InstTy", "==", "InstType", "::", "Ambiguous", "&&", "OpSize", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsRegisterBankInfo", "Func": "isAmbiguous_32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14098, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubReg", "=", "TRI", "->", "getSubReg", "(", "VecReg", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "SubReg", ")", "SubReg", "=", "VecReg", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getPhysRegClass", "(", "SubReg", ")", ";"], "ground_truth": ["int", "RegIdx", "=", "TRI", "->", "getHWRegIndex", "(", "SubReg", ")", "+", "Offset", ";"], "File": "SILowerControlFlow12", "Func": "computeIndirectRegAndOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14099, "Length": 45, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", "->", "getTarget", "(", ")", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "TM", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AVRInstrInfo23", "Func": "getInstSizeInBytes", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14100, "Length": 107, "Cover_Rate": 0.6993464052287581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "reg_ok_for_index_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "reg_ok_for_base_p", "(", "x", ",", "strict", ")", ";"], "ground_truth": ["}"], "File": "cris", "Func": "reg_ok_for_index_p", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14101, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CygMingStubs", ".", "insert", "(", "Name", ")", ";"], "ground_truth": ["}"], "File": "X86COFFMachineModuleInfo6", "Func": "addExternalFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14102, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";", "}", "else", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering10", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14103, "Length": 45, "Cover_Rate": 0.3879310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", "&&", "!", "Subtarget", ".", "isAtom", "(", ")", ")", "{"], "ground_truth": ["unsigned", "ExtendOp", "=", "is<ISA_LIT>CCUnsigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering (3)", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14104, "Length": 102, "Cover_Rate": 0.34812286689419797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "SRegsTable", "[", "RegNo", "]", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "PatmosDisassembler", "Func": "DecodeSRegsRegisterClass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14105, "Length": 31, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Known", ".", "One", "&=", "KnownRHS", ".", "One", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<STR_LIT>", "IntID", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ";", "switch", "(", "IntID", ")", "{", "default", ":", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "<STR_LIT>", ":", "{", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering106", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14106, "Length": 171, "Cover_Rate": 0.4275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "RISCVAsmBackend10", "Func": "fixupNeedsRelaxation", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14107, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmInfoFn", "Y", "(", "getThe<ISA_LIT>V9Target", "(", ")", ",", "create<ISA_LIT>V9MCAsmInfo", ")", ";", "RegisterMCAsmInfoFn", "Z", "(", "getThe<ISA_LIT>elTarget", "(", ")", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>Target", "(", ")", ",", "&", "getThe<ISA_LIT>V9Target", "(", ")", ",", "&", "getThe<ISA_LIT>elTarget", "(", ")", "}", ")", "{", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "createObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "createTargetAsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["}"], "File": "SparcMCTargetDesc11", "Func": "LLVMInitializeSparcTargetMC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14108, "Length": 125, "Cover_Rate": 0.8865248226950354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "XCoreInstrInfo11", "Func": "storeRegToStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14109, "Length": 52, "Cover_Rate": 0.5591397849462365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "FB_REGNO", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "-", "<NUM_LIT>", "||", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">", "(", "<NUM_LIT>", "-", "GET_MODE_SIZE", "(", "mode", ")", ")", ")", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "x", "=", "copy_rtx", "(", "x", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "=", "temp", ";", "}", "return", "x", ";"], "ground_truth": ["}"], "File": "m32c", "Func": "m32c_legitimize_address", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14110, "Length": 131, "Cover_Rate": 0.803680981595092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "for", "(", "std", "::", "map", "<", "const", "char", "*", ",", "const", "<STR_LIT>", "*", ">", "::", "const_iterator", "it", "=", "StubsNeeded", ".", "begin", "(", ")", ";"], "ground_truth": ["it", "!=", "StubsNeeded", ".", "end", "(", ")", ";", "++", "it", ")", "{"], "File": "MipsAsmPrinter", "Func": "emitEndOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14111, "Length": 46, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "vec_any_ne", "(", "vec_float4", "a", ",", "vec_float4", "b", ")", "{", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_cmpeq", "(", "a", ",", "b", ")", ")", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_any_ne", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14112, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovsxbd256_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtepi8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14113, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint8x8x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2_dupv8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2_dup_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14114, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineAndnp", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinFMax", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinNumFMaxNum", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combine<ISA_LIT>INT_TO_FP", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineCVTP2I_CVTTP2I", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSignExtendInReg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineExtInVec", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combine<ISA_LIT>SetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBrCond", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorPack", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorShiftVar", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorShiftImm", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineVectorInsert", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineShuffle", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering151", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14115, "Length": 493, "Cover_Rate": 0.3769113149847095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_shufflehi_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pshufhw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "__imm", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_maskz_shufflehi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14116, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "TII", "->", "get", "(", "EndbrOpcode", ")", ")", ";", "++", "NumEndBranchAdded", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86IndirectBranchTracking1", "Func": "addENDBR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14117, "Length": 32, "Cover_Rate": 0.34408602150537637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setHasFloatingPointExceptions", "(", "false", ")", ";"], "ground_truth": ["setSchedulingPreference", "(", "Sched", "::", "RegPressure", ")", ";"], "File": "WebAssemblyISelLowering4", "Func": "WebAssemblyTargetLowering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14118, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isHvxOperation", "(", "SDValue", "Op", ")", "const", "{", "return", "Subtarget", ".", "isHVXVectorType", "(", "ty", "(", "Op", ")", ",", "true", ")", "||", "llvm", "::", "any_of", "(", "Op", ".", "getNode", "(", ")", "->", "ops", "(", ")", ",", "[", "this", "]", "(", "SDValue", "V", ")", "{", "return", "Subtarget", ".", "isHVXVectorType", "(", "ty", "(", "V", ")", ",", "true", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX", "Func": "isHvxOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14119, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_storeu_pd", "(", "double", "*", "__P", ",", "__m256d", "__A", ")", "{", "__builtin_ia32_storeupd256", "(", "__P", ",", "(", "__v4df", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avxintrin4", "Func": "_mm256_storeu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14120, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUpperSaturate", "(", "const", "SDValue", "LHS", ",", "const", "SDValue", "RHS", ",", "const", "SDValue", "TrueVal", ",", "const", "SDValue", "FalseVal", ",", "const", "<STR_LIT>", "CC", ",", "const", "SDValue", "K", ")", "{"], "ground_truth": ["return", "(", "isGTorGE", "(", "CC", ")", "&&", "(", "(", "K", "==", "RHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "LHS", "&&", "K", "==", "FalseVal", ")", ")", ")", "||", "(", "isLTorLE", "(", "CC", ")", "&&", "(", "(", "K", "==", "LHS", "&&", "K", "==", "TrueVal", ")", "||", "(", "K", "==", "RHS", "&&", "K", "==", "FalseVal", ")", ")", ")", ";"], "File": "ARMISelLowering168", "Func": "isUpperSaturate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14121, "Length": 87, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "Base", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "int64_t", "FIOffset", ";", "Register", "IgnoredFrameReg", ";", "if", "(", "AfterFPPop", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FIOffset", "=", "MFI", ".", "getObjectOffset", "(", "FIndex", ")", "-", "TFI", "->", "getOffsetOfLocalArea", "(", ")", ";", "}", "else", "{", "FIOffset", "=", "TFI", "->", "getFrameIndexReference", "(", "MF", ",", "FIndex", ",", "IgnoredFrameReg", ")", ".", "getFixed", "(", ")", ";", "}", "if", "(", "BasePtr", "==", "StackPtr", ")", "FIOffset", "+=", "SPAdj", ";"], "ground_truth": ["Disp", ".", "ChangeToImmediate", "(", "FIOffset", "+", "Imm", ")", ";"], "File": "M68kRegisterInfo", "Func": "eliminateFrameIndex", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14122, "Length": 102, "Cover_Rate": 0.38202247191011235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sizes", "[", "I", "]", "=", "getSizeInBits", "(", "Reg", ",", "MRI", ",", "*", "TRI", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumExplicitDefs", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "SizeI", "=", "getSizeInBits", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "*", "TRI", ")", ";", "Operands", "[", "I", "]", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SizeI", ")", ";", "}", "unsigned", "MappingID", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "Entry", ":", "Table", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "int", "OpIdx", "=", "RegSrcOpIdx", "[", "I", "]", ";", "Operands", "[", "OpIdx", "]", "=", "<STR_LIT>", "(", "Entry", ".", "RegBanks", "[", "I", "]", ",", "Sizes", "[", "I", "]", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo29", "Func": "addMappingFromTable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14123, "Length": 133, "Cover_Rate": 0.49812734082397003, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "Register", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler10", "Func": "DecodeGPR64xspRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14124, "Length": 30, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Hint", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler", "Func": "DecodeCacheOpMM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14125, "Length": 41, "Cover_Rate": 0.36607142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCLowerPrePass", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyMCLowerPrePass1", "Func": "WebAssemblyMCLowerPrePass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14126, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst3q_f32", "(", "float32_t", "*", "__a", ",", "float32x4x3_t", "val", ")", "{", "__builtin_aarch64_simd_ci", "__o", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregciv4sf", "(", "__o", ",", "(", "float32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vst3q_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14127, "Length": 32, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "out_mode", "==", "V", "##", "C", "##", "SImode", "&&", "in_mode", "==", "V", "##", "C", "##", "N", "##", "Imode", ")", "CASE_CFN_CLZ", ":", "{", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_clzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "CASE_CFN_CTZ", ":", "{", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv2si", "]", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "(", "out_mode", "==", "V", "##", "C", "##", "N", "##", "Imode", "&&", "in_mode", "==", "V", "##", "C", "##", "N", "##", "Fmode", ")", "CASE_CFN_IFLOOR", ":", "CASE_CFN_LFLOOR", ":", "CASE_CFN_LLFLOOR", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2sfv2si", ";", "else", "return", "NULL_TREE", ";", "return", "aarch64_builtin_decls", "[", "builtin", "]", ";", "}", "CASE_CFN_ICEIL", ":", "CASE_CFN_LCEIL", ":", "CASE_CFN_LLCEIL", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2sfv2si", ";"], "ground_truth": ["else", "return", "NULL_TREE", ";"], "File": "aarch64-builtins", "Func": "aarch64_builtin_vectorized_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14128, "Length": 219, "Cover_Rate": 0.45435684647302904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ChangesVec", "&", "getChanges", "(", ")", "const", "{", "return", "Changes", ";"], "ground_truth": ["}"], "File": "TVMStackFixup", "Func": "getChanges", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14129, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DAG", "->", "addMutation", "(", "create<ISA_LIT>MacroFusionDAGMutation", "(", ")", ")", ";"], "ground_truth": ["return", "DAG", ";"], "File": "X86TargetMachine105", "Func": "createPostMachineScheduler", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14130, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printU32ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printSMRDOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14131, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Kind", ";", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";"], "ground_truth": ["if", "(", "!", "IsPreserveDIAccessIndexCall", "(", "Call", ",", "Kind", ")", "||", "AIChain", ".", "find", "(", "Call", ")", "!=", "AIChain", ".", "end", "(", ")", ")", "continue", ";"], "File": "BPFAbstractMemberAccess17", "Func": "collectAICallChains", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14132, "Length": 41, "Cover_Rate": 0.44086021505376344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_si512_256si", "(", "(", "__v8si", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_castsi256_si512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14133, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printVFPf64ImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "ConstantFP", "*", "FP", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getFPImm", "(", ")", ";", "O", "<<", "'#'", "<<", "FP", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";"], "ground_truth": ["WriteAsOperand", "(", "O", ",", "FP", ",", "false", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printVFPf64ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14134, "Length": 76, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "::", "<ISA_LIT>MCInstLower", "(", "<ISA_LIT>AsmPrinter", "&", "asmprinter", ")", ":", "Printer", "(", "asmprinter", ")", "{"], "ground_truth": ["}"], "File": "KudeyarMCInstLower", "Func": "KudeyarMCInstLower", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14135, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "CPU", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmBackend (2)1", "Func": "createObjectWriter", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14136, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default_elf_asm_output_external", "(", "file", ",", "decl", ",", "name", ")", ";", "if", "(", "TREE_SYMBOL_REFERENCED", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ")", "{", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "mips_in_small_data_p", "(", "decl", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "int_size_in_bytes", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "mips", "Func": "mips_output_external", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14137, "Length": 65, "Cover_Rate": 0.8024691358024691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo", "Func": "foldMemoryOperandImpl", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14138, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "ArgTy", "=", "Op", "->", "getType", "(", ")", ";", "MVT", "ArgVT", ";", "if", "(", "!", "isTypeLegal", "(", "ArgTy", ",", "ArgVT", ")", ")", "return", "false", ";", "<STR_LIT>", "Flags", ";", "unsigned", "OriginalAlignment", "=", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "Flags", ".", "setOrigAlign", "(", "OriginalAlignment", ")", ";", "Args", ".", "push_back", "(", "Op", ")", ";", "ArgRegs", ".", "push_back", "(", "Arg", ")", ";", "ArgVTs", ".", "push_back", "(", "ArgVT", ")", ";", "ArgFlags", ".", "push_back", "(", "Flags", ")", ";", "}", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "RegArgs", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "ProcessCallArgs", "(", "Args", ",", "ArgRegs", ",", "ArgVTs", ",", "ArgFlags", ",", "RegArgs", ",", "CC", ",", "NumBytes", ",", "false", ")", ")", "return", "false", ";", "Register", "CalleeReg", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "{", "CalleeReg", "=", "getLibcallReg", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "if", "(", "CalleeReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CallOpc", "=", "<ISA_LIT>SelectCallOp", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CallOpc", ")", ")", ";", "if", "(", "isThumb2", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "Subtarget", "->", "genLongCalls", "(", ")", ")", "MIB", ".", "addReg", "(", "CalleeReg", ")", ";", "else", "MIB", ".", "addExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "Call", ")", ")", ";", "for", "(", "Register", "R", ":", "RegArgs", ")", "MIB", ".", "addReg", "(", "R", ",", "RegState", "::", "Implicit", ")", ";"], "ground_truth": ["MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";"], "File": "ARMFastISel32", "Func": "ARMEmitLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14139, "Length": 258, "Cover_Rate": 0.4558303886925795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTargetCOFF", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "is64Bit", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86Subtarget99", "Func": "classifyGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14140, "Length": 42, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Type", "*", "SpirvType", "=", "getOrCreate<ISA_LIT>VectorType", "(", "BaseType", ",", "NumElements", ",", "I", ",", "TII", ")", ";", "assign<ISA_LIT>TypeToVReg", "(", "SpirvType", ",", "VReg", ",", "*", "CurMF", ")", ";", "return", "SpirvType", ";"], "ground_truth": ["}"], "File": "SPIRVGlobalRegistry1", "Func": "assignVectTypeToVReg", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14141, "Length": 29, "Cover_Rate": 0.5272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Val", "=", "Map", ".", "find", "(", "Name", ")", ";", "assert", "(", "Val", "!=", "Map", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "getLibcallSignature", "(", "Subtarget", ",", "Val", "->", "second", ",", "Rets", ",", "Params", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyRuntimeLibcallSignatures14", "Func": "getLibcallSignature", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14142, "Length": 38, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "E_V64QImode", ":", "case", "E_V32HImode", ":", "case", "E_V16SImode", ":", "case", "E_V16SFmode", ":", "case", "E_V8DImode", ":", "case", "E_V8DFmode", ":", "if", "(", "i", ">", "<NUM_LIT>", ")", "tem", "=", "gen_avx512f_shuf_i32x4_1", "(", "gen_lowpart", "(", "V16SImode", ",", "dest", ")", ",", "gen_lowpart", "(", "V16SImode", ",", "src", ")", ",", "gen_lowpart", "(", "V16SImode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "(", "i", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "(", "i", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "(", "i", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "+", "(", "i", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "else", "tem", "=", "gen_avx512f_pshufd_1", "(", "gen_lowpart", "(", "V16SImode", ",", "dest", ")", ",", "gen_lowpart", "(", "V16SImode", ",", "src", ")", ",", "GEN_INT", "(", "i", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "i", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "i", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "i", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "i3867", "Func": "emit_reduc_half", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14143, "Length": 305, "Cover_Rate": 0.4677914110429448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabsq_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vabsv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vabsq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14144, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenRegisterInfo", "(", "STI", ".", "isABI_CheriPureCap", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "STI", ".", "getHwMode", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsRegisterInfo35", "Func": "MipsRegisterInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14145, "Length": 26, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlockInfo", "&", "BBI", "=", "BBInfo", "[", "Block", "]", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", "<<", "MaxDisp", "<<", "format", "(", "<STR_LIT>", ",", "UserOffset", ")", "<<", "<STR_LIT>", "<<", "Block", "<<", "<STR_LIT>", "<<", "format", "(", "<STR_LIT>", ",", "BBI", ".", "Offset", ",", "BBI", ".", "postOffset", "(", ")", ")", "<<", "*", "MI", "<<", "format", "(", "<STR_LIT>", ",", "CPEOffset", ",", "int", "(", "CPEOffset", "-", "UserOffset", ")", ")", ";"], "File": "ARMConstantIslandPass (2)1", "Func": "isCPEntryInRange", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14146, "Length": 76, "Cover_Rate": 0.562962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Address", "Addr", ";", "if", "(", "!", "ComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "if", "(", "!", "EmitStore", "(", "VT", ",", "SrcReg", ",", "Addr", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64FastISel1", "Func": "SelectStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14147, "Length": 39, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "output_add_immediate", "(", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "n", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "n", "!=", "<NUM_LIT>", "||", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{"], "ground_truth": ["if", "(", "n", "<", "<NUM_LIT>", ")", "output_multi_immediate", "(", "operands", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "-", "n", ")", ";"], "File": "arm", "Func": "output_add_immediate", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14148, "Length": 64, "Cover_Rate": 0.7710843373493976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "mprocTargetMachine", "Func": "getTargetLowering", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14149, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "isu6_0Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14150, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "machine_mode", "target_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "exp", ")", ")", ";", "REAL_VALUE_TYPE", "inf", ";", "rtx", "tmp", ";", "real_inf", "(", "&", "inf", ")", ";", "tmp", "=", "const_double_from_real_value", "(", "inf", ",", "target_mode", ")", ";", "tmp", "=", "validize_mem", "(", "force_const_mem", "(", "target_mode", ",", "tmp", ")", ")", ";", "if", "(", "target", "==", "<NUM_LIT>", ")", "target", "=", "gen_reg_rtx", "(", "target_mode", ")", ";", "emit_move_insn", "(", "target", ",", "tmp", ")", ";", "return", "target", ";", "}", "case", "IA64_BUILTIN_FABSQ", ":"], "ground_truth": ["case", "IA64_BUILTIN_COPYSIGNQ", ":"], "File": "ia645", "Func": "ia64_expand_builtin", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14151, "Length": 75, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{"], "ground_truth": ["FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "PPCInstrInfo1", "Func": "isStoreToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14152, "Length": 65, "Cover_Rate": 0.4513888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STy", "->", "getName", "(", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug11", "Func": "getName", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14153, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "return", "SelectCode", "(", "Node", ")", ";"], "ground_truth": ["}"], "File": "PTXISelDAGToDAG2", "Func": "Select", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14154, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSchedClassDesc", "*", "SC", "=", "DAG", "->", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "(", ")", ")", "return", "true", ";", "if", "(", "SC", "->", "BeginGroup", ")", "return", "(", "CurrGroupSize", "==", "<NUM_LIT>", ")", ";", "assert", "(", "(", "getNumDecoderSlots", "(", "SU", ")", "<=", "<NUM_LIT>", ")", "&&", "(", "CurrGroupSize", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZHazardRecognizer4", "Func": "fitsIntoCurrentGroup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14155, "Length": 60, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitFPU", "(", "unsigned", "FPU", ")", "{", "OS", "<<", "<STR_LIT>", "<<", "GetFPUName", "(", "FPU", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer15", "Func": "emitFPU", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14156, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_mov_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_movapd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_mov_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14157, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getFMAPatterns", "(", "Root", ",", "Patterns", ")", ")", "return", "true", ";"], "ground_truth": ["return", "TargetInstrInfo", "::", "getMachineCombinerPatterns", "(", "Root", ",", "Patterns", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "getMachineCombinerPatterns", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14158, "Length": 22, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", "+=", "!", "isDuplexAGroup", "(", "subInst1Opcode", ")", ";", "}", "else", "Result", "+=", "Type", "!=", "<STR_LIT>", "&&", "Type", "!=", "<STR_LIT>", "&&", "Type", "!=", "<STR_LIT>", "&&", "Type", "!=", "<STR_LIT>", "&&", "Type", "!=", "<STR_LIT>", "&&", "(", "Type", "!=", "<STR_LIT>", "||", "<ISA_LIT>MCInstrInfo", "::", "isFloat", "(", "MCII", ",", "ID", ")", ")", ";", "return", "Result", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonMCChecker", "Func": "isNeitherAnorX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14159, "Length": 53, "Cover_Rate": 0.35333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "add_reg_br_prob_note", "(", "jump", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_emit_unlikely_jump", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14160, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "D", ":", "PSU", "->", "Preds", ")", "{", "if", "(", "D", ".", "getKind", "(", ")", "==", "SDep", "::", "Data", "&&", "!", "hasDataDep", "(", "D", ".", "getSUnit", "(", ")", ",", "SU", ")", ")", "{", "SDep", "newDep", "(", "D", ".", "getSUnit", "(", ")", ",", "SDep", "::", "Barrier", ")", ";", "NewDeps", "->", "push_back", "(", "newDep", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dumpSU", "(", "DAG", ",", "D", ".", "getSUnit", "(", ")", ")", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dumpSU", "(", "DAG", ",", "SU", ")", ")", ";"], "File": "TPCSubtarget", "Func": "propagateDataDep", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14161, "Length": 90, "Cover_Rate": 0.4265402843601896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Index", "=", "N", "->", "getIndex", "(", ")", ";", "SDValue", "Mask", "=", "N", "->", "getMask", "(", ")", ";", "SDValue", "PassThru", "=", "N", "->", "getPassThru", "(", ")", ";", "MVT", "IndexVT", "=", "Index", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "IndexVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "OrigVT", "=", "VT", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "IndexVT", ".", "is512BitVector", "(", ")", ")", "{", "unsigned", "Factor", "=", "std", "::", "min", "(", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", "/", "IndexVT", ".", "getSizeInBits", "(", ")", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "*", "Factor", ";", "VT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "IndexVT", "=", "<STR_LIT>", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "PassThru", "=", "ExtendToType", "(", "PassThru", ",", "VT", ",", "DAG", ")", ";", "Index", "=", "ExtendToType", "(", "Index", ",", "IndexVT", ",", "DAG", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "MaskVT", ",", "DAG", ",", "true", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getChain", "(", ")", ",", "PassThru", ",", "Mask", ",", "N", "->", "getBasePtr", "(", ")", ",", "Index", ",", "N", "->", "getScale", "(", ")", "}", ";", "SDValue", "NewGather", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "<STR_LIT>", ")", ",", "Ops", ",", "N", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getMemOperand", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OrigVT", ",", "NewGather", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerMGATHER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14162, "Length": 293, "Cover_Rate": 0.7551546391752577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "Opcode", ")", ";", "if", "(", "MCOpcode", "==", "-", "<NUM_LIT>", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", "+", "Twine", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "}", "OutMI", ".", "setOpcode", "(", "MCOpcode", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "MCOperand", "MCOp", ";", "lowerOperand", "(", "MO", ",", "MCOp", ")", ";"], "ground_truth": ["OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "File": "AMDGPUMCInstLower34", "Func": "lower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14163, "Length": 110, "Cover_Rate": 0.7801418439716312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "scalar_chain", "::", "convert_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "dst", ",", "rtx", "src", ")", "{", "start_sequence", "(", ")", ";", "if", "(", "!", "TARGET_INTER_UNIT_MOVES_FROM_VEC", ")", "{", "rtx", "tmp", "=", "assign_386_stack_local", "(", "smode", ",", "SLOT_STV_TEMP", ")", ";", "emit_move_insn", "(", "tmp", ",", "src", ")", ";", "if", "(", "!", "TARGET_64BIT", "&&", "smode", "==", "DImode", ")", "{", "emit_move_insn", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "dst", ",", "<NUM_LIT>", ")", ",", "adjust_address", "(", "tmp", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "dst", ",", "<NUM_LIT>", ")", ",", "adjust_address", "(", "tmp", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "emit_move_insn", "(", "dst", ",", "copy_rtx", "(", "tmp", ")", ")", ";", "}", "else", "if", "(", "!", "TARGET_64BIT", "&&", "smode", "==", "DImode", ")", "{", "if", "(", "TARGET_SSE4_1", ")", "{"], "ground_truth": ["rtx", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ")", ";"], "File": "i386-features1", "Func": "convert_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14164, "Length": 139, "Cover_Rate": 0.39154929577464787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "bool", "hasExprOrImm", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Inst", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "hasExprOrImm", "|=", "Inst", ".", "getOperand", "(", "i", ")", ".", "isExpr", "(", ")", ";", "return", "hasExprOrImm", ";"], "ground_truth": ["}"], "File": "MBlazeAsmBackend1", "Func": "mayNeedRelaxation", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14165, "Length": 60, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "<ISA_LIT>ArgumentUsageInfo", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";"], "File": "AMDGPUISelDAGToDAG23", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14166, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fmaddsub_round_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__builtin_ia32_vfmaddsubph512_mask", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_fmaddsub_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14167, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "ScalarDef", "=", "MRI", ".", "getVRegDef", "(", "MaskDef", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ScalarDef", "&&", "<STR_LIT>", ")", ";", "while", "(", "ScalarDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "{", "ScalarDef", "=", "MRI", ".", "getVRegDef", "(", "ScalarDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ScalarDef", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector13", "Func": "collectShuffleMaskIndices", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14168, "Length": 66, "Cover_Rate": 0.3188405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtepi16_ph", "(", "__mmask8", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "__builtin_ia32_vcvtw2ph128_mask", "(", "(", "__v8hi", ")", "__B", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_maskz_cvtepi16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14169, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "++", "i", ";", "}", "continue", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "ArgRegs", "=", "makeArrayRef", "(", "ArgGPRs", ")", ";", "unsigned", "Idx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "VaArgOffset", ",", "VarArgsSaveSize", ";", "if", "(", "ArgRegs", ".", "size", "(", ")", "==", "Idx", ")", "{", "VaArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "VarArgsSaveSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VarArgsSaveSize", "=", "XLenInBytes", "*", "(", "ArgRegs", ".", "size", "(", ")", "-", "Idx", ")", ";", "VaArgOffset", "=", "-", "VarArgsSaveSize", ";", "}", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", ",", "true", ")", ";", "RVFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "if", "(", "Idx", "%", "<NUM_LIT>", ")", "{", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", "-", "(", "int", ")", "XLenInBytes", ",", "true", ")", ";", "VarArgsSaveSize", "+=", "XLenInBytes", ";", "}", "for", "(", "unsigned", "I", "=", "Idx", ";", "I", "<", "ArgRegs", ".", "size", "(", ")", ";", "++", "I", ",", "VaArgOffset", "+=", "XLenInBytes", ")", "{", "const", "unsigned", "Reg", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "I", "]", ",", "Reg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "XLenVT", ")", ";", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", ",", "true", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ";", "cast", "<", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "(", "Value", "*", ")", "nullptr", ")", ";"], "ground_truth": ["OutChains", ".", "push_back", "(", "Store", ")", ";"], "File": "RISCVISelLowering", "Func": "LowerFormalArguments", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14170, "Length": 361, "Cover_Rate": 0.4088335220838052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Imm", ")", "return", ";", "O", "<<", "<STR_LIT>", "<<", "Imm", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printBLGP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14171, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnsignedMap", "RegMap", ";", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ",", "E", "=", "IFMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "VR", "=", "I", "->", "first", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "VR", ")", ";", "unsigned", "NewVR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "RegMap", "[", "VR", "]", "=", "NewVR", ";", "}", "for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ",", "E", "=", "IFMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "I", "->", "first", ")", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "NewR", "=", "RegMap", "[", "I", "->", "first", "]", ";", "bool", "R32", "=", "MRI", "->", "getRegClass", "(", "NewR", ")", "==", "&", "<STR_LIT>", ";", "const", "MCInstrDesc", "&", "D", "=", "R32", "?", "HII", "->", "get", "(", "<STR_LIT>", ")", ":", "HII", "->", "get", "(", "<STR_LIT>", ")", ";", "IFRecord", "IF", "=", "I", "->", "second", "[", "<NUM_LIT>", "]", ".", "first", ";", "unsigned", "Wdh", "=", "IF", ".", "Wdh", ",", "Off", "=", "IF", ".", "Off", ";", "unsigned", "InsS", "=", "<NUM_LIT>", ";", "if", "(", "R32", "&&", "MRI", "->", "getRegClass", "(", "IF", ".", "InsR", ")", "==", "&", "<STR_LIT>", ")", "{", "InsS", "=", "<STR_LIT>", ";", "if", "(", "Off", ">=", "<NUM_LIT>", ")", "{", "InsS", "=", "<STR_LIT>", ";", "Off", "-=", "<NUM_LIT>", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "At", "=", "MI", ";", "if", "(", "MI", "->", "isPHI", "(", ")", ")", "At", "=", "B", ".", "getFirstNonPHI", "(", ")", ";", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "D", ",", "NewR", ")", ".", "addReg", "(", "IF", ".", "SrcR", ")", ".", "addReg", "(", "IF", ".", "InsR", ",", "<NUM_LIT>", ",", "InsS", ")", ".", "addImm", "(", "Wdh", ")", ".", "addImm", "(", "Off", ")", ";", "MRI", "->", "clearKillFlags", "(", "IF", ".", "SrcR", ")", ";", "MRI", "->", "clearKillFlags", "(", "IF", ".", "InsR", ")", ";", "}"], "ground_truth": ["for", "(", "IFMapType", "::", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ",", "E", "=", "IFMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "HexagonGenInsert (2)", "Func": "generateInserts", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14172, "Length": 355, "Cover_Rate": 0.857487922705314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "signed", "char", "__res_v", ";", "__rounded", "=", "vec_rint", "(", "__A", ")", ";", "__tmp_i", "=", "vec_cts", "(", "__rounded", ",", "<NUM_LIT>", ")", ";", "__tmp_s", "=", "vec_pack", "(", "__tmp_i", ",", "__zero", ")", ";", "__res_v", "=", "vec_pack", "(", "__tmp_s", ",", "__tmp_s", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__res_v", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "xmmintrin2", "Func": "_mm_cvtps_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14173, "Length": 56, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld2v4hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld2_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14174, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "skipToken", "(", "AsmToken", "::", "Identifier", ",", "<STR_LIT>", ")", "||", "!", "skipToken", "(", "AsmToken", "::", "LParen", ",", "<STR_LIT>", ")", ")", "return", "false", ";", "int64_t", "ExprVal", ";", "if", "(", "!", "parseExpr", "(", "ExprVal", ")", ")", "return", "false", ";", "unsigned", "PrevOprMask", "=", "UsedOprMask", ";", "int", "CntVal", "=", "encodeDepCtr", "(", "DepCtrName", ",", "ExprVal", ",", "UsedOprMask", ",", "getSTI", "(", ")", ")", ";"], "ground_truth": ["if", "(", "CntVal", "<", "<NUM_LIT>", ")", "{"], "File": "AMDGPUAsmParser36", "Func": "parseDepCtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14175, "Length": 67, "Cover_Rate": 0.34536082474226804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "BasicBlock", "::", "iterator", "first_use_of_in_block", "(", "T", "&", "Values", ",", "BasicBlock", "*", "B", ")", "{", "BasicBlock", "::", "iterator", "FirstUse", "=", "B", "->", "end", "(", ")", ",", "BEnd", "=", "B", "->", "end", "(", ")", ";", "using", "iterator", "=", "typename", "T", "::", "iterator", ";"], "ground_truth": ["for", "(", "iterator", "I", "=", "Values", ".", "begin", "(", ")", ",", "E", "=", "Values", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "File": "HexagonCommonGEP11", "Func": "first_use_of_in_block", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14176, "Length": 69, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DecodeCPURegsRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "FISCDisassembler", "Func": "DecodeGRRegsRegisterClass", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14177, "Length": 13, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmulhuw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_mulhi_epu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14178, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst2q_f32", "(", "float32_t", "*", "__a", ",", "float32x4x2_t", "__b", ")", "{", "union", "{", "float32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "__builtin_neon_vst2v4sf", "(", "(", "__builtin_neon_sf", "*", ")", "__a", ",", "__bu", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst2q_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14179, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "i", "]", "=", "uint8_t", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend25", "Func": "applyFixup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14180, "Length": 37, "Cover_Rate": 0.31092436974789917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FPStackOffset", "(", "<NUM_LIT>", ")", ",", "RAStackOffset", "(", "<NUM_LIT>", ")", ",", "CPUTopSavedRegOff", "(", "<NUM_LIT>", ")", ",", "FPUTopSavedRegOff", "(", "<NUM_LIT>", ")", ",", "GPHolder", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "HasLoadArgs", "(", "false", ")", ",", "HasStoreVarArgs", "(", "false", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction12", "Func": "MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14181, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "IntVal", ";", "if", "(", "!", "MatchRegisterName", "(", "Parser", ".", "getTok", "(", ")", ",", "RegNo", ",", "IntVal", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Op", "=", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IntVal", ",", "S", ",", "E", ",", "is<ISA_LIT>64", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "Dot", ":", "case", "AsmToken", "::", "Dollar", ":", "if", "(", "!", "getParser", "(", ")", ".", "parseExpression", "(", "EVal", ")", ")", "break", ";", "default", ":", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "EVal", ")", ")", "Op", "=", "<ISA_LIT>Operand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ",", "S", ",", "E", ",", "is<ISA_LIT>64", "(", ")", ")", ";", "else", "Op", "=", "<ISA_LIT>Operand", "::", "CreateExpr", "(", "EVal", ",", "S", ",", "E", ",", "is<ISA_LIT>64", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "Op", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Percent", ":", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "RegNo", ";", "if", "(", "MatchRegisterName", "(", "Parser", ".", "getTok", "(", ")", ",", "RegNo", ",", "IntVal", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Integer", ":"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", "||", "IntVal", "<", "<NUM_LIT>", "||", "IntVal", ">", "<NUM_LIT>", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", ")", ";"], "File": "PPCAsmParser45", "Func": "ParseOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14182, "Length": 306, "Cover_Rate": 0.6375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", ".", "isArch64Bit", "(", ")", "&&", "(", "Features", "&", "<STR_LIT>", ")", ")", "{", "const", "MCSectionELF", "*", "Sec", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_MIPS_OPTIONS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MIPS_NOSTRIP", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OS", ".", "SwitchSection", "(", "Sec", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["OS", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "MipsTargetStreamer16", "Func": "finish", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14183, "Length": 133, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "ARMAsmParser13", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14184, "Length": 54, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "In", ")", ",", "<STR_LIT>", ")", ";", "return", "SelectVOP3Mods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG72", "Func": "SelectVOP3Mods0Clamp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14185, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getVarArgsStackIndex", "(", ")", "const", "{", "return", "VarArgsStackIndex", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo", "Func": "getVarArgsStackIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14186, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performFpToIntCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isSimple", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "||", "!", "Op", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", "||", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ConstVec", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "Op", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "FloatBits", "!=", "<NUM_LIT>", "&&", "FloatBits", "!=", "<NUM_LIT>", "&&", "(", "FloatBits", "!=", "<NUM_LIT>", "||", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "IntBits", "!=", "<NUM_LIT>", "&&", "IntBits", "!=", "<NUM_LIT>", "&&", "IntBits", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IntBits", ">", "FloatBits", ")", "return", "SDValue", "(", ")", ";", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "Bits", "=", "IntBits", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "Bits", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "C", "==", "-", "<NUM_LIT>", "||", "C", "==", "<NUM_LIT>", "||", "C", ">", "Bits", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering168", "Func": "performFpToIntCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14187, "Length": 294, "Cover_Rate": 0.57421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printi8mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "X86IntelInstPrinter23", "Func": "printi8mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14188, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printf64mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "File": "X86ATTAsmPrinter2", "Func": "printf64mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14189, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Mask", "=", "-", "cast", "<", "ConstantSDNode", ">", "(", "A", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "-", "Mask", ")", ")", ";", "SDValue", "M", "=", "CurDAG", "->", "getTargetConstant", "(", "Mask", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "AA", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M", ")", ";"], "ground_truth": ["ReplaceNode", "(", "N", ",", "AA", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "SelectVAlignAddr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14190, "Length": 74, "Cover_Rate": 0.6788990825688074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFP_TO_XINT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getSetCC", "(", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NyuziISelLowering", "Func": "LowerFP_TO_XINT", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14191, "Length": 67, "Cover_Rate": 0.8701298701298701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "GlobalAddressSDNode", "*", "ga", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "n", ")", ")", "{", "r", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "ga", "->", "getGlobal", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "any_ok", ")", "{", "r", "=", "v", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "TGSIISelDAGToDAG", "Func": "SelectSrc", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14192, "Length": 56, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCExpr", "(", ")", "{"], "ground_truth": ["}"], "File": "SNESMCExpr", "Func": "~SNESMCExpr", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14193, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "<ISA_LIT>MachineFunctionInfo", "::", "reg_iterator", "i", "=", "MFI", "->", "argRegBegin", "(", ")", ",", "e", "=", "MFI", "->", "argRegEnd", "(", ")", ",", "b", "=", "i", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "reg", "=", "*", "i", ";", "assert", "(", "reg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "i", "!=", "b", ")", "decl", "+=", "<STR_LIT>", ";", "decl", "+=", "<STR_LIT>", ";", "decl", "+=", "getRegisterTypeName", "(", "reg", ")", ";", "decl", "+=", "<STR_LIT>", ";", "decl", "+=", "getRegisterName", "(", "reg", ")", ";", "}", "}", "decl", "+=", "<STR_LIT>", ";", "}"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "Twine", "(", "decl", ")", ")", ";"], "File": "PTXAsmPrinter4", "Func": "EmitFunctionDeclaration", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14194, "Length": 96, "Cover_Rate": 0.3106796116504854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "PtrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "CmpVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "NewVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "<STR_LIT>", "(", "MRI", ".", "getType", "(", "PtrReg", ")", ".", "getAddressSpace", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "CmpVal", ")", ";", "LLT", "VecTy", "=", "LLT", "::", "fixed_vector", "(", "<NUM_LIT>", ",", "ValTy", ")", ";", "Register", "PackedVal", "=", "B", ".", "buildBuildVector", "(", "VecTy", ",", "{", "NewVal", ",", "CmpVal", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "PtrReg", ")", ".", "addUse", "(", "PackedVal", ")", ".", "setMemRefs", "(", "MI", ".", "memoperands", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeAtomicCmpXChg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14195, "Length": 155, "Cover_Rate": 0.8516483516483516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "isReg", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14196, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TheReg", ")", "return", "-", "<NUM_LIT>", ";", "return", "TheReg", "->", "Encoding", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "getBankedRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14197, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64SpeculationHardening2", "Func": "insertFullSpeculationBarrier", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14198, "Length": 22, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scatterdiv2di", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v2di", ")", "__index", ",", "(", "__v2di", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_i64scatter_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14199, "Length": 23, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "Cpu0Subtarget", "Func": "getRegisterInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14200, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "*", "llvm", "::", "create<ISA_LIT>WinCOFFStreamer", "(", "MCContext", "&", "C", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "AB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "&&", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "CE", ",", "bool", "RelaxAll", ",", "bool", "IncrementalLinkerCompatible", ")", "{", "<ISA_LIT>WinCOFFStreamer", "*", "S", "=", "new", "<ISA_LIT>WinCOFFStreamer", "(", "C", ",", "std", "::", "move", "(", "AB", ")", ",", "std", "::", "move", "(", "CE", ")", ",", "std", "::", "move", "(", "OW", ")", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "RelaxAll", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setIncrementalLinkerCompatible", "(", "IncrementalLinkerCompatible", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "X86WinCOFFStreamer1", "Func": "createX86WinCOFFStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14201, "Length": 100, "Cover_Rate": 0.9900990099009901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_SDATA_USE", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_SMALL_P", "(", "op", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INT16_P", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "SYMBOL_REF_SMALL_P", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "File": "m32r3", "Func": "small_data_operand", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14202, "Length": 112, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isREX", "(", "struct", "InternalInstruction", "*", "insn", ",", "uint8_t", "prefix", ")", "{", "return", "insn", "->", "mode", "==", "MODE_64BIT", "&&", "prefix", ">=", "<NUM_LIT>", "&&", "prefix", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86Disassembler (2)2", "Func": "isREX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14203, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InputModifiers", "&", "<STR_LIT>", ")", "O", "<<", "'|'", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["if", "(", "InputModifiers", "&", "<STR_LIT>", ")", "O", "<<", "'|'", ";"], "File": "AMDGPUInstPrinter34", "Func": "printOperandAndFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14204, "Length": 33, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantInt", "*", "ValConst", "=", "dyn_cast_or_null", "<", "ConstantInt", ">", "(", "NodeVal", "->", "getValue", "(", ")", ")", ";", "if", "(", "ValConst", "&&", "NodeName", "->", "getString", "(", ")", "==", "LiteralName", ")", "{", "return", "ValConst", "->", "getZExtValue", "(", ")", ";", "}", "}"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", "+", "LiteralName", "+", "<STR_LIT>", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "getHiPELiteral", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14205, "Length": 47, "Cover_Rate": 0.31125827814569534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getFullRegister", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";"], "ground_truth": ["SDLoc", "dl", "(", "Op", ")", ";"], "File": "X86ParabixISelLowering", "Func": "getFullRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14206, "Length": 27, "Cover_Rate": 0.574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "GetPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_INDNTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_NTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "Create", "(", "GetPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "isJTI", "(", ")", "&&", "MAI", ".", "hasSetDirective", "(", ")", ")", "{", "MCSymbol", "*", "Label", "=", "Ctx", ".", "CreateTempSymbol", "(", ")", ";"], "ground_truth": ["AsmPrinter", ".", "OutStreamer", ".", "EmitAssignment", "(", "Label", ",", "Expr", ")", ";"], "File": "X86MCInstLower38", "Func": "LowerSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14207, "Length": 201, "Cover_Rate": 0.4902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>leTargetMachine", "::"], "ground_truth": ["<ISA_LIT>leTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "File": "AArch64TargetMachine26", "Func": "AArch64leTargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14208, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "<ISA_LIT>ScheduleBlock", "*", ">", "&", "getSuccs", "(", ")", "const", "{", "return", "Succs", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler1", "Func": "getSuccs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14209, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", ";", "name", "=", "fcode", "==", "RS6000_OVLD_VEC_SPLATS", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "fcode", "==", "RS6000_OVLD_VEC_SPLATS", "&&", "nargs", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "*", "res", "=", "resolved", ";", "return", "error_mark_node", ";", "}", "if", "(", "fcode", "==", "RS6000_OVLD_VEC_PROMOTE", "&&", "nargs", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "*", "res", "=", "resolved", ";", "return", "error_mark_node", ";", "}", "if", "(", "fcode", "==", "RS6000_OVLD_VEC_PROMOTE", "&&", "!", "INTEGRAL_TYPE_P", "(", "TREE_TYPE", "(", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "*", "res", "=", "resolved_bad", ";", "return", "error_mark_node", ";", "}", "tree", "arg", "=", "(", "*", "arglist", ")", "[", "<NUM_LIT>", "]", ";", "tree", "type", "=", "TREE_TYPE", "(", "arg", ")", ";", "if", "(", "!", "SCALAR_FLOAT_TYPE_P", "(", "type", ")", "&&", "!", "INTEGRAL_TYPE_P", "(", "type", ")", ")", "{", "*", "res", "=", "resolved_bad", ";", "return", "error_mark_node", ";", "}", "bool", "unsigned_p", "=", "TYPE_UNSIGNED", "(", "type", ")", ";", "int", "size", ";", "switch", "(", "TYPE_MODE", "(", "type", ")", ")", "{", "case", "E_TImode", ":", "type", "=", "unsigned_p", "?", "unsigned_V1TI_type_node", ":", "V1TI_type_node", ";"], "ground_truth": ["size", "=", "<NUM_LIT>", ";"], "File": "rs6000-c", "Func": "resolve_vec_splats", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14210, "Length": 177, "Cover_Rate": 0.4597402597402597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_ashlsi3", "(", "tmp_gpr_si", ",", "element_si", ",", "const2_rtx", ")", ")", ";", "emit_insn", "(", "VECTOR_ELT_ORDER_BIG", "?", "gen_vextuwlx", "(", "dest_si", ",", "tmp_gpr_si", ",", "src", ")", ":", "gen_vextuwrx", "(", "dest_si", ",", "tmp_gpr_si", ",", "src", ")", ")", ";", "}", "return", ";", "}", "gcc_assert", "(", "REG_P", "(", "tmp_altivec", ")", ")", ";", "if", "(", "scalar_size", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "VECTOR_ELT_ORDER_BIG", ")", "{", "emit_insn", "(", "gen_xordi3", "(", "tmp_gpr", ",", "element", ",", "const1_rtx", ")", ")", ";", "element2", "=", "tmp_gpr", ";", "}", "else", "element2", "=", "element", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp_gpr", ",", "gen_rtx_AND", "(", "DImode", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "element2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "else", "{", "if", "(", "!", "VECTOR_ELT_ORDER_BIG", ")", "{", "rtx", "num_ele_m1", "=", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "mode", ")", "-", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_anddi3", "(", "tmp_gpr", ",", "element", ",", "num_ele_m1", ")", ")", ";", "emit_insn", "(", "gen_subdi3", "(", "tmp_gpr", ",", "num_ele_m1", ",", "tmp_gpr", ")", ")", ";", "element2", "=", "tmp_gpr", ";", "}", "else", "element2", "=", "element", ";", "emit_insn", "(", "gen_ashldi3", "(", "tmp_gpr", ",", "element2", ",", "GEN_INT", "(", "bit_shift", ")", ")", ")", ";", "}", "if", "(", "TARGET_P9_VECTOR", ")", "emit_insn", "(", "gen_vsx_splat_v2di", "(", "tmp_altivec", ",", "tmp_gpr", ")", ")", ";", "else", "if", "(", "can_create_pseudo_p", "(", ")", ")", "emit_insn", "(", "gen_vsx_concat_v2di", "(", "tmp_altivec", ",", "tmp_gpr", ",", "tmp_gpr", ")", ")", ";", "else", "{", "rtx", "tmp_di", "=", "gen_rtx_REG", "(", "DImode", ",", "REGNO", "(", "tmp_altivec", ")", ")", ";", "emit_move_insn", "(", "tmp_di", ",", "tmp_gpr", ")", ";", "emit_insn", "(", "gen_vsx_concat_v2di", "(", "tmp_altivec", ",", "tmp_di", ",", "tmp_di", ")", ")", ";", "}", "switch", "(", "mode", ")", "{", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_vsx_vslo_v2df", "(", "dest", ",", "src", ",", "tmp_altivec", ")", ")", ";", "return", ";"], "ground_truth": ["case", "E_V2DImode", ":"], "File": "powerpcspe", "Func": "rs6000_split_vec_extract_var", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14211, "Length": 277, "Cover_Rate": 0.35834411384217335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", ".", "push_back", "(", "Waitcnt", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "iterator", "It", "=", "MBB", ".", "end", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "(", "--", "It", ")", ";", "if", "(", "MI", "->", "isBranch", "(", ")", ")", "{", "MBB", ".", "insert", "(", "It", ",", "Waitcnt", ")", ";", "}", "else", "{", "MBB", ".", "push_back", "(", "Waitcnt", ")", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "insertWaitcntBeforeCF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14212, "Length": 61, "Cover_Rate": 0.7176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AlphaRegisterInfo2", "Func": "getEHHandlerRegister", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14213, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "ptr", "->", "tune", ",", "processor_target_table", "[", "ptr", "->", "tune", "]", ".", "name", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "ptr", "->", "branch_cost", ")", ";", "if", "(", "target_string", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "indent", ",", "<STR_LIT>", ",", "target_string", ")", ";", "free", "(", "target_string", ")", ";", "}"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_function_specific_print", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14214, "Length": 64, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELF", "::", "SetBinding", "(", "SD", ",", "ELF", "::", "STB_LOCAL", ")", ";", "SD", ".", "setExternal", "(", "false", ")", ";", "Symbol", "->", "setSection", "(", "*", "getCurrentSection", "(", ")", ")", ";", "const", "MCExpr", "*", "Value", "=", "MCSymbolRefExpr", "::", "Create", "(", "Start", ",", "getContext", "(", ")", ")", ";", "Symbol", "->", "setVariableValue", "(", "Value", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitMappingSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14215, "Length": 52, "Cover_Rate": 0.4262295081967213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "<STR_LIT>", "(", ")", "{", "if", "(", "FpABI", "==", "FpABIKind", "::", "XX", ")", "return", "(", "uint8_t", ")", "AFL_REG_32", ";", "return", "(", "uint8_t", ")", "CPR1Size", ";"], "ground_truth": ["}"], "File": "MipsABIFlagsSection10", "Func": "getCPR1SizeValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14216, "Length": 26, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeBDAddr20Operand", "(", "Inst", ",", "Field", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler12", "Func": "decodeBDAddr64Disp20Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14217, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "create<ISA_LIT>InsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ShrinkInstructionsPass", "(", ")", ")", ";", "addPass", "(", "&", "<ISA_LIT>InsertSkipsPassID", ")", ";", "addPass", "(", "create<ISA_LIT>DebuggerInsertNopsPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine84", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14218, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpaddl_u8", "(", "uint8x8_t", "__a", ")", "{", "return", "(", "uint16x4_t", ")", "__builtin_neon_vpaddluv8qi", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpaddl_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14219, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_loongson_psubb_u", "(", "s", ",", "t", ")", ";"], "ground_truth": ["}"], "File": "loongson-mmiintrin", "Func": "psubb_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14220, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_neon_vmlsls_nv2si", "(", "__a", ",", "__b", ",", "(", "__builtin_neon_si", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlsl_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14221, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PMACPairList", "&", "getMulPairs", "(", ")", "{"], "ground_truth": ["return", "MulPairs", ";"], "File": "ARMParallelDSP1", "Func": "getMulPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14222, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst1_lanev2si", "(", "(", "__builtin_neon_si", "*", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst1_lane_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14223, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_frame_store", "(", "reg", ",", "frame_reg", ",", "offset", ")", ")", ";"], "ground_truth": ["return", "rs6000_frame_related", "(", "insn", ",", "frame_reg", ",", "frame_reg_to_sp", ",", "NULL_RTX", ",", "NULL_RTX", ")", ";"], "File": "rs6000-logue", "Func": "emit_frame_save", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14224, "Length": 30, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVectorMemoryOp", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "const", "MemAccessInfo", "&", "Info", ")", "{", "if", "(", "ST", "->", "hasSVE", "(", ")", ")", "return", "true", ";", "return", "BaseT", "::", "hasVectorMemoryOp", "(", "Opcode", ",", "Ty", ",", "Info", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo31", "Func": "hasVectorMemoryOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14225, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFDynamic", "::", "~", "<ISA_LIT>ELFDynamic", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMELFDynamic", "Func": "~ARMELFDynamic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14226, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "float", "v4hi", "__attribute__", "(", "(", "mode", "(", "V4HI", ")", ")", ")", ";", "return", "(", "unsigned", "long", "long", ")", "__builtin_sh_media_MCNVS_WUB", "(", "(", "v4hi", ")", "mm", ",", "(", "v4hi", ")", "mn", ")", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_MCNVS_WUB", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14227, "Length": 33, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "break", ";", "if", "(", "!", "getBranchInfo", "(", "*", "I", ")", ".", "Target", "->", "isMBB", "(", ")", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "SystemZInstrInfo (2)2", "Func": "removeBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14228, "Length": 49, "Cover_Rate": 0.4336283185840708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "sprintf", "(", "buffer", ",", "<STR_LIT>", ",", "inverted_p", "?", "inverted_comp", ":", "comp", ",", "need_z_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "op1", ",", "op2", ")", ";", "return", "buffer", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "{", "const", "char", "*", "target", "=", "(", "(", "iq2000_branch_likely", "||", "length", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "char", "*", "c", ";", "c", "=", "strchr", "(", "buffer", ",", "'\\0'", ")", ";", "if", "(", "float_p", ")", "sprintf", "(", "c", ",", "<STR_LIT>", ",", "inverted_p", "?", "comp", ":", "inverted_comp", ",", "target", ")", ";"], "ground_truth": ["else", "sprintf", "(", "c", ",", "<STR_LIT>", ",", "inverted_p", "?", "comp", ":", "inverted_comp", ",", "need_z_p", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "op1", ",", "op2", ",", "target", ")", ";"], "File": "iq2000", "Func": "iq2000_output_conditional_branch", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14229, "Length": 111, "Cover_Rate": 0.3008130081300813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "argmap_entry", "(", "<STR_LIT>", "_VT", ",", "TargetRegisterClass", "*", "_RC", ")", ":", "VT", "(", "_VT", ")", ",", "RC", "(", "_RC", ")", ",", "loc", "(", "_RC", "->", "begin", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PTXISelLowering1", "Func": "argmap_entry", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14230, "Length": 30, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>beTargetMachine", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>leTargetMachine", ">", "Z", "(", "getTheARM64Target", "(", ")", ")", ";", "auto", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A53Fix835769Pass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A57FPLoadBalancingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AddressTypePromotionPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AdvSIMDScalarPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CollectLOHPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionalComparesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DeadRegisterDefinitionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>VectorByElementOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteConstantPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PR", ")", ";"], "File": "AArch64TargetMachine28", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14231, "Length": 115, "Cover_Rate": 0.7986111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNPassConfig", "::", "addIRPasses", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>CodeGenPreparePass", "(", "&", "getGCNTargetMachine", "(", ")", ")", ")", ";"], "File": "AMDGPUTargetMachine103", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14232, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "LanaiMCTargetDesc", "Func": "createLanaiMCRegisterInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14233, "Length": 33, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vext_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ",", "__const", "int", "__c", ")", "{"], "ground_truth": ["__AARCH64_LANE_CHECK", "(", "__a", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vext_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14234, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitTagType", "(", "const", "MCSymbolWasm", "*", ")", "override", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer (2)1", "Func": "emitTagType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14235, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_MAC", ":", "if", "(", "REG_P", "(", "XEXP", "(", "exp", ",", "<NUM_LIT>", ")", ")", ")", "return", "XEXP", "(", "exp", ",", "<NUM_LIT>", ")", ";", "else", "return", "XEXP", "(", "exp", ",", "<NUM_LIT>", ")", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "nds32-utils2", "Func": "extract_mac_non_acc_rtx", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14236, "Length": 46, "Cover_Rate": 0.6865671641791045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "loongarch_init_machine_status", "(", "void", ")", "{", "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_init_machine_status", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14237, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "Thumb2PreloadOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14238, "Length": 41, "Cover_Rate": 0.5942028985507246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AlignConstantIslands", ")", "return", "Align", "(", "<NUM_LIT>", ")", ";", "unsigned", "CPI", "=", "CPEMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "assert", "(", "CPI", "<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Align", "(", "MCP", "->", "getConstants", "(", ")", "[", "CPI", "]", ".", "getAlignment", "(", ")", ")", ";"], "File": "MipsConstantIslandPass (2)2", "Func": "getCPEAlign", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14239, "Length": 59, "Cover_Rate": 0.7023809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";"], "File": "ARMTargetMachine5", "Func": "getTargetLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14240, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "MRI", ".", "reg_nodbg_empty", "(", "<STR_LIT>", "+", "i", ")", ")", "{", "FPIsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "FPIsUsed", ")", "return", "false", ";", "Bundles", "=", "&", "getAnalysis", "<", "EdgeBundles", ">", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bundleCFG", "(", "MF", ")", ";", "StackTop", "=", "<NUM_LIT>", ";", "df_iterator_default_set", "<", "MachineBasicBlock", "*", ">", "Processed", ";", "MachineBasicBlock", "*", "Entry", "=", "&", "MF", ".", "front", "(", ")", ";", "LiveBundle", "&", "Bundle", "=", "LiveBundles", "[", "Bundles", "->", "getBundle", "(", "Entry", "->", "getNumber", "(", ")", ",", "false", ")", "]", ";", "if", "(", "(", "Entry", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_RegCall", ")", "&&", "(", "Bundle", ".", "Mask", "&&", "!", "Bundle", ".", "FixCount", ")", ")", "{", "assert", "(", "(", "Bundle", ".", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Bundle", ".", "FixCount", "=", "<NUM_LIT>", ";", "Bundle", ".", "FixStack", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["bool", "Changed", "=", "false", ";"], "File": "X86FloatingPoint49", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14241, "Length": 181, "Cover_Rate": 0.6033333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitFST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14242, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getPrefetchDistance", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCTargetTransformInfo1", "Func": "getPrefetchDistance", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14243, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Lowering", "=", "Subtarget", "->", "getTargetLowering", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG100", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14244, "Length": 19, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "log_return", "(", "false", ",", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "modified_in_p", "(", "m_ccreg", ",", "e", ".", "cstore", ".", "insn", ")", "&&", "!", "(", "reg_dead_after_insn", "(", "m_ccreg", ",", "e", ".", "cstore", ".", "insn", ")", "||", "reg_unused_after_insn", "(", "m_ccreg", ",", "e", ".", "cstore", ".", "insn", ")", ")", ")", "{", "log_msg", "(", "<STR_LIT>", ")", ";", "log_insn", "(", "e", ".", "cstore", ".", "insn", ")", ";", "log_return", "(", "false", ",", "<STR_LIT>", ")", ";", "}", "rtx_insn", "*", "prev_insn", "=", "e", ".", "cstore", ".", "insn", ";", "for", "(", "std", "::", "vector", "<", "set_of_reg", ">", "::", "const_reverse_iterator", "i", "=", "e", ".", "cstore_reg_reg_copies", ".", "rbegin", "(", ")", ";", "i", "!=", "e", ".", "cstore_reg_reg_copies", ".", "rend", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "reg_dead_after_insn", "(", "i", "->", "set_src", "(", ")", ",", "i", "->", "insn", ")", ")", "{", "log_msg", "(", "<STR_LIT>", ")", ";", "log_insn", "(", "i", "->", "insn", ")", ";", "log_return", "(", "false", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "reg_used_between_p", "(", "i", "->", "set_src", "(", ")", ",", "prev_insn", ",", "i", "->", "insn", ")", ")", "{", "log_msg", "(", "<STR_LIT>", ")", ";", "log_insn", "(", "i", "->", "insn", ")", ";", "log_return", "(", "false", ",", "<STR_LIT>", ",", "REGNO", "(", "i", "->", "set_src", "(", ")", ")", ")", ";", "}", "prev_insn", "=", "i", "->", "insn", ";", "}", "rtx", "cstore_dst", "=", "e", ".", "cstore_reg_reg_copies", ".", "empty", "(", ")", "?", "e", ".", "cstore", ".", "set_dst", "(", ")", ":", "e", ".", "cstore_reg_reg_copies", ".", "front", "(", ")", ".", "set_dst", "(", ")", ";", "if", "(", "!", "reg_dead_after_insn", "(", "cstore_dst", ",", "trace", ".", "setcc", ".", "insn", ")", ")", "{"], "ground_truth": ["log_msg", "(", "<STR_LIT>", ")", ";"], "File": "sh", "Func": "treg_combine_can_remove_cstore", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14245, "Length": 256, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "<ISA_LIT>BaseInstrInfo", "&", "tii", ",", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>BaseRegisterInfo", "(", "tii", ",", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMRegisterInfo12", "Func": "ARMRegisterInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14246, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s32_f32", "(", "float32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_s32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14247, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "GBZ80InstrInfo", "Func": "isStoreToStackSlot", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14248, "Length": 48, "Cover_Rate": 0.5783132530120482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "auto", "Token", "=", "Parser", ".", "getLexer", "(", ")", ".", "peekTok", "(", "false", ")", ";", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "StringRef", "Identifier", "=", "Token", ".", "getIdentifier", "(", ")", ";", "OperandMatchResultTy", "ResTy", "=", "matchAnyRegisterNameWithoutDollar", "(", "Operands", ",", "Identifier", ",", "S", ")", ";", "return", "ResTy", ";", "}", "else", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "int64_t", "RegNum", "=", "Token", ".", "getIntVal", "(", ")", ";", "if", "(", "RegNum", "<", "<NUM_LIT>", "||", "RegNum", ">", "<NUM_LIT>", ")", "{", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "RegNum", ",", "Token", ".", "getString", "(", ")", ",", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ",", "S", ",", "Token", ".", "getLoc", "(", ")", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "Parser", ".", "getTok", "(", ")", ".", "getKind", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["}"], "File": "MipsAsmParser26", "Func": "matchAnyRegisterWithoutDollar", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14249, "Length": 186, "Cover_Rate": 0.9253731343283582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SmallSet", "<", "uint16_t", ",", "<NUM_LIT>", ">", "Uses", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Uses", ".", "insert", "(", "*", "AI", ")", ";", "}", "for", "(", "auto", "CS", ":", "AvailableRegs", ")", "if", "(", "!", "Uses", ".", "count", "(", "CS", ")", "&&", "CS", "!=", "<STR_LIT>", "&&", "CS", "!=", "<STR_LIT>", "&&", "CS", "!=", "<STR_LIT>", ")", "return", "CS", ";", "}"], "ground_truth": ["}"], "File": "X86FrameLowering10", "Func": "findDeadCallerSavedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14250, "Length": 146, "Cover_Rate": 0.477124183006536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>COFFMachineModuleInfo", "::", "DecorateCygMingName", "(", "MCSymbol", "*", "&", "Name", ",", "MCContext", "&", "Ctx", ",", "const", "GlobalValue", "*", "GV", ",", "const", "TargetData", "&", "TD", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "NameStr", "(", "Name", "->", "getName", "(", ")", ".", "begin", "(", ")", ",", "Name", "->", "getName", "(", ")", ".", "end", "(", ")", ")", ";", "DecorateCygMingName", "(", "NameStr", ",", "GV", ",", "TD", ")", ";", "Name", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "NameStr", ".", "str", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86COFFMachineModuleInfo1", "Func": "DecorateCygMingName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14251, "Length": 75, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isNodeHidden", "(", "const", "SCANode", "*", "N", ",", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "return", "!", "N", "->", "isVisible", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "isNodeHidden", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14252, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s3", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "const4", ")", ")", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "TriCoreDisassembler (2)", "Func": "DecodeRCRRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14253, "Length": 113, "Cover_Rate": 0.6243093922651933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "Disp", "+=", "CP", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{"], "ground_truth": ["AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";"], "File": "TLCS900ISelDAGToDAG", "Func": "MatchWrapper", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14254, "Length": 74, "Cover_Rate": 0.38144329896907214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CortexA75", ":", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Cyclone", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM1", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "Kryo", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":"], "ground_truth": ["CacheLineSize", "=", "<NUM_LIT>", ";"], "File": "AArch64Subtarget30", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14255, "Length": 154, "Cover_Rate": 0.5347222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "*", "cmp1", ")", ")", "switch", "(", "*", "code", ")", "{", "case", "LE", ":", "plus_one", "=", "trunc_int_for_mode", "(", "UINTVAL", "(", "*", "cmp1", ")", "+", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "INTVAL", "(", "*", "cmp1", ")", "<", "plus_one", ")", "{", "*", "code", "=", "LT", ";", "*", "cmp1", "=", "force_reg", "(", "mode", ",", "GEN_INT", "(", "plus_one", ")", ")", ";", "return", "true", ";", "}", "break", ";", "case", "LEU", ":", "plus_one", "=", "trunc_int_for_mode", "(", "UINTVAL", "(", "*", "cmp1", ")", "+", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "plus_one", "!=", "<NUM_LIT>", ")", "{", "*", "code", "=", "LTU", ";", "*", "cmp1", "=", "force_reg", "(", "mode", ",", "GEN_INT", "(", "plus_one", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_canonicalize_int_order_test", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14256, "Length": 114, "Cover_Rate": 0.7169811320754716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", "=", "<NUM_LIT>", ";", "while", "(", "op", ")", "temp", "++", ",", "op", "&=", "op", "-", "<NUM_LIT>", ";", "return", "build_int_cst", "(", "alpha_dimode_u", ",", "temp", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_fold_builtin_ctpop", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14257, "Length": 26, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_setcsr", "(", "(", "_mm_getcsr", "(", ")", "&", "~", "_MM_ROUND_MASK", ")", "|", "__mode", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_MM_SET_ROUNDING_MODE", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14258, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Reg", "=", "(", "int", ")", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "int", "Base", "=", "(", "int", ")", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "CPURegsTable", "[", "Reg", "]", ")", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "CPURegsTable", "[", "Reg", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "CPURegsTable", "[", "Base", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler23", "Func": "DecodeMem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14259, "Length": 104, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ")", "{", "IsPIC", "=", "isPIC", ";"], "ground_truth": ["}"], "File": "MipsJITInfo2", "Func": "Initialize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14260, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14261, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "rs6000_linux_float_exceptions_rounding_supported_p", "(", "void", ")", "{", "if", "(", "OPTION_GLIBC", ")", "return", "true", ";", "else", "return", "TARGET_DF_INSN", ";"], "ground_truth": ["}"], "File": "rs6000-linux2", "Func": "rs6000_linux_float_exceptions_rounding_supported_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14262, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "i", "=", "__builtin_spe_mfspefscr", "(", ")", ";"], "ground_truth": ["i", "&=", "~", "mask", ";"], "File": "spe", "Func": "__ev_clr_spefscr_field", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14263, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly16x4x2_t", ")", "{", "vtrn1_p16", "(", "a", ",", "b", ")", ",", "vtrn2_p16", "(", "a", ",", "b", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrn_p16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14264, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{"], "ground_truth": ["assert", "(", "!", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmBackend16", "Func": "relaxInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14265, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CustomExpandInstNaCl<ISA_LIT>", "(", "Inst", ",", "Out", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend39", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14266, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "&&", "CONSTANT_P", "(", "x", ")", ")", "{", "return", "arc_legitimate_constant_p", "(", "mode", ",", "x", ")", ";", "}", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", ")", "&&", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", ")", "return", "true", ";", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "PRE_MODIFY", "||", "GET_CODE", "(", "x", ")", "==", "POST_MODIFY", ")", "&&", "GET_CODE", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "(", "x", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "legitimate_offset_address_p", "(", "QImode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "TARGET_AUTO_MODIFY_REG", ",", "strict", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "arc8", "Func": "arc_legitimate_address_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14267, "Length": 151, "Cover_Rate": 0.4092140921409214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "<STR_LIT>", "(", "uint64_t", "LLVMInstr", ",", "const", "std", "::", "map", "<", "Fields", ",", "Field", ">", "&", "Layout", ")", "{", "APInt", "Insn", "(", "InstructionSizeInBits", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["uint64_t", "Bits", "=", "<NUM_LIT>", ";"], "File": "TPCInstrComposer", "Func": "getBinaryInst", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14268, "Length": 32, "Cover_Rate": 0.34408602150537637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineBlockFrequencyInfo", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "WebAssemblyRegColoring (2)", "Func": "getAnalysisUsage", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14269, "Length": 23, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ReplacingAnyExtend", "=", "false", ";", "if", "(", "X", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "ExtendBits", "=", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "X", "=", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskLZ", "=", "ExtendBits", ">", "MaskLZ", "?", "<NUM_LIT>", ":", "MaskLZ", "-", "ExtendBits", ";", "ReplacingAnyExtend", "=", "true", ";", "}", "APInt", "MaskedHighBits", "=", "APInt", "::", "getHighBitsSet", "(", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ",", "MaskLZ", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "DAG", ".", "computeKnownBits", "(", "X", ",", "KnownZero", ",", "KnownOne", ")", ";", "if", "(", "MaskedHighBits", "!=", "KnownZero", ")", "return", "true", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "ReplacingAnyExtend", ")", "{", "assert", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", ")", ";", "SDValue", "NewX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "X", ")", ",", "VT", ",", "X", ")", ";", "InsertDAGNode", "(", "DAG", ",", "N", ",", "NewX", ")", ";", "X", "=", "NewX", ";", "}", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["SDValue", "NewSRLAmt", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "+", "AMShiftAmt", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelDAGToDAG124", "Func": "FoldMaskAndShiftToScale", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14270, "Length": 193, "Cover_Rate": 0.4223194748358862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon3_vqtbx3q_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14271, "Length": 38, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "insn_code_number", "=", "recog_memoized", "(", "insn", ")", ";", "location_t", "location", "=", "INSN_LOCATION", "(", "insn", ")", ";", "if", "(", "insn_code_number", "<", "<NUM_LIT>", ")", "return", ";", "struct", "recog_data_d", "recog_data_save", "=", "recog_data", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "recog_data", ".", "operand", "[", "i", "]", "=", "copy_rtx", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ";", "temp", "=", "get_insn_template", "(", "insn_code_number", ",", "insn", ")", ";", "recog_data", "=", "recog_data_save", ";", "if", "(", "get_attr_cell_micro", "(", "insn", ")", "==", "CELL_MICRO_ALWAYS", ")", "warning_at", "(", "location", ",", "OPT_mwarn_cell_microcode", ",", "<STR_LIT>", ",", "temp", ",", "insn_data", "[", "INSN_CODE", "(", "insn", ")", "]", ".", "name", ",", "INSN_UID", "(", "insn", ")", ")", ";"], "ground_truth": ["else", "if", "(", "get_attr_cell_micro", "(", "insn", ")", "==", "CELL_MICRO_CONDITIONAL", ")", "warning_at", "(", "location", ",", "OPT_mwarn_cell_microcode", ",", "<STR_LIT>", ",", "temp", ",", "insn_data", "[", "INSN_CODE", "(", "insn", ")", "]", ".", "name", ",", "INSN_UID", "(", "insn", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_final_prescan_insn", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14272, "Length": 147, "Cover_Rate": 0.8352272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "POINTER_TYPE_P", "(", "TREE_TYPE", "(", "arg", ")", ")", ")", "op", "[", "opc", "]", "=", "convert_memory_address", "(", "Pmode", ",", "op", "[", "opc", "]", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "opc", "]", ".", "predicate", ")", "(", "op", "[", "opc", "]", ",", "mode", ")", ")", "op", "[", "opc", "]", "=", "copy_to_mode_reg", "(", "mode", ",", "op", "[", "opc", "]", ")", ";", "break", ";", "case", "SIMD_ARG_LANE_INDEX", ":", "gcc_assert", "(", "opc", ">", "<NUM_LIT>", ")", ";", "if", "(", "CONST_INT_P", "(", "op", "[", "opc", "]", ")", ")", "{", "machine_mode", "vmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "opc", "-", "<NUM_LIT>", "]", ".", "mode", ";", "aarch64_simd_lane_bounds", "(", "op", "[", "opc", "]", ",", "<NUM_LIT>", ",", "GET_MODE_NUNITS", "(", "vmode", ")", ",", "exp", ")", ";", "op", "[", "opc", "]", "=", "GEN_INT", "(", "ENDIAN_LANE_N", "(", "vmode", ",", "INTVAL", "(", "op", "[", "opc", "]", ")", ")", ")", ";", "}", "case", "SIMD_ARG_CONSTANT", ":", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "opc", "]", ".", "predicate", ")", "(", "op", "[", "opc", "]", ",", "mode", ")", ")", "{", "error", "(", "<STR_LIT>", ",", "exp", ",", "opc", "+", "<NUM_LIT>", "-", "have_retval", ")", ";", "return", "const0_rtx", ";", "}", "break", ";", "case", "SIMD_ARG_STOP", ":", "gcc_unreachable", "(", ")", ";", "}", "opc", "++", ";", "}", "}", "switch", "(", "opc", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";"], "File": "aarch64-builtins2", "Func": "aarch64_simd_expand_args", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14273, "Length": 279, "Cover_Rate": 0.46733668341708545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "MatchOperand_ParseFail", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCoprocOption", "(", "Val", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "ARMAsmParser50", "Func": "parseCoprocOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14274, "Length": 66, "Cover_Rate": 0.32038834951456313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "getDefaultScalableVLOps", "(", "MVT", "VecVT", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "VecVT", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "getDefaultVLOps", "(", "VecVT", ",", "VecVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "getDefaultScalableVLOps", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14275, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "STI", ".", "getFramePointerReg", "(", ")", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMBaseRegisterInfo", "Func": "getFrameRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14276, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "deferred_isa_values", "&=", "~", "isa", ";", "deferred_isa_values2", "&=", "~", "isa2", ";", "if", "(", "TARGET_64BIT", "&&", "(", "isa", "&", "OPTION_MASK_ISA_SSE2", ")", "!=", "<NUM_LIT>", ")", "deferred_isa_values", "&=", "~", "OPTION_MASK_ISA_MMX", ";", "int", "i", ";", "tree", "saved_current_target_pragma", "=", "current_target_pragma", ";", "current_target_pragma", "=", "NULL_TREE", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "int", ")", "IX86_BUILTIN_MAX", ";", "i", "++", ")", "{", "if", "(", "(", "(", "ix86_builtins_isa", "[", "i", "]", ".", "isa", "&", "isa", ")", "!=", "<NUM_LIT>", "||", "(", "ix86_builtins_isa", "[", "i", "]", ".", "isa2", "&", "isa2", ")", "!=", "<NUM_LIT>", "||", "(", "(", "ix86_builtins_isa", "[", "i", "]", ".", "isa", "&", "OPTION_MASK_ISA_MMX", ")", "!=", "<NUM_LIT>", "&&", "TARGET_64BIT", "&&", "(", "isa", "&", "OPTION_MASK_ISA_SSE2", ")", "!=", "<NUM_LIT>", ")", ")", "&&", "ix86_builtins_isa", "[", "i", "]", ".", "set_and_not_built_p", ")", "{", "tree", "decl", ",", "type", ";", "ix86_builtins_isa", "[", "i", "]", ".", "set_and_not_built_p", "=", "false", ";"], "ground_truth": ["type", "=", "ix86_get_builtin_func_type", "(", "ix86_builtins_isa", "[", "i", "]", ".", "tcode", ")", ";"], "File": "i386-builtins1", "Func": "ix86_add_new_builtins", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14277, "Length": 145, "Cover_Rate": 0.5350553505535055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Result", ".", "push_back", "(", "StringSwitch", "<", "StringRef", ">", "(", "CPU", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "NoArch", ":", "break", ";", "}"], "ground_truth": ["return", "join", "(", "Result", ".", "begin", "(", ")", ",", "Result", ".", "end", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "HexagonMCTargetDesc11", "Func": "selectHexagonFS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14278, "Length": 70, "Cover_Rate": 0.3465346534653465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "auto", "PSB", "=", "<STR_LIT>", "(", "Tok", ".", "getString", "(", ")", ")", ";", "if", "(", "!", "PSB", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser5", "Func": "tryParsePSBHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14279, "Length": 66, "Cover_Rate": 0.532258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "renderVFPF32Imm", "(", "MachineInstrBuilder", "&", "NewInstBuilder", ",", "const", "MachineInstr", "&", "OldInst", ",", "int", "OpIdx", ")", "const", "{", "assert", "(", "OldInst", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_FCONSTANT", "&&", "OpIdx", "==", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APFloat", "FPImmValue", "=", "OldInst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";"], "ground_truth": ["int", "FPImmEncoding", "=", "<STR_LIT>", "(", "FPImmValue", ")", ";"], "File": "ARMInstructionSelector1", "Func": "renderVFPF32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14280, "Length": 65, "Cover_Rate": 0.7647058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseScalarIncVL", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "useScalarIncVL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14281, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MIN", "(", "align", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_simd_vector_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14282, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "register_pass_info", "f", "=", "{", "p", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "PASS_POS_INSERT_AFTER", "}", ";"], "ground_truth": ["register_pass", "(", "&", "f", ")", ";"], "File": "frame-header-opt", "Func": "mips_register_frame_header_opt", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14283, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "OrderedRegisterList", "::", "insert", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "llvm", "::", "lower_bound", "(", "Seq", ",", "VR", ",", "Ord", ")", ";", "if", "(", "L", "==", "Seq", ".", "end", "(", ")", ")", "Seq", ".", "push_back", "(", "VR", ")", ";", "else", "Seq", ".", "insert", "(", "L", ",", "VR", ")", ";", "unsigned", "S", "=", "Seq", ".", "size", "(", ")", ";", "if", "(", "S", ">", "MaxSize", ")", "Seq", ".", "resize", "(", "MaxSize", ")", ";", "assert", "(", "Seq", ".", "size", "(", ")", "<=", "MaxSize", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenInsert10", "Func": "insert", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14284, "Length": 84, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vqshl_s_nv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqshlq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14285, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "const_reverse_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "rend", "(", ")", ";", "It", "++", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "&&", "(", "&", "*", "It", ")", "!=", "&", "DefMI", ")", "return", "false", ";", "if", "(", "(", "&", "*", "It", ")", "==", "&", "DefMI", ")", "break", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo66", "Func": "isRegElgibleForForwarding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14286, "Length": 69, "Cover_Rate": 0.3942857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockFrequencies", ".", "insert", "(", "std", "::", "make_pair", "(", "MBB", ",", "Freq", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosMachineFunctionInfo", "Func": "setFrequency", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14287, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "*", "cum", "+", "(", "byte_size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ">", "MAX_REGISTER_ARGS", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "mode", "==", "BLKmode", "||", "(", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", ")", "&&", "byte_size", "<", "UNITS_PER_WORD", "&&", "byte_size", ">", "<NUM_LIT>", ")", "{", "machine_mode", "smode", ";", "rtx", "gr_reg", ";", "if", "(", "byte_size", "<", "<NUM_LIT>", ")", "byte_size", "=", "<NUM_LIT>", ";"], "ground_truth": ["smode", "=", "smallest_int_mode_for_size", "(", "byte_size", "*", "BITS_PER_UNIT", ")", ";"], "File": "spu3", "Func": "spu_function_arg", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14288, "Length": 71, "Cover_Rate": 0.4011299435028249, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AscizDirective", "=", "<STR_LIT>", ";", "HiddenVisibilityAttr", "=", "MCSA_Invalid", ";", "HiddenDeclarationVisibilityAttr", "=", "MCSA_Invalid", ";"], "ground_truth": ["ProtectedVisibilityAttr", "=", "MCSA_Invalid", ";"], "File": "LEGMCAsmInfo1", "Func": "LEGMCAsmInfo", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14289, "Length": 16, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ThumbRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "ThumbRegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "emitCallSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb1FrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14290, "Length": 112, "Cover_Rate": 0.5572139303482587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DestIsHigh", "&&", "!", "SrcIsHigh", ")", "MI", ".", "setDesc", "(", "get", "(", "LowOpcodeK", ")", ")", ";", "else", "{", "if", "(", "DestReg", "!=", "SrcReg", ")", "{", "emitGRX32Move", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "DestReg", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DestReg", ")", ";", "}", "MI", ".", "setDesc", "(", "get", "(", "DestIsHigh", "?", "HighOpcode", ":", "LowOpcode", ")", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SystemZInstrInfo16", "Func": "expandRIEPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14291, "Length": 113, "Cover_Rate": 0.6174863387978142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SU", "->", "NodeNum", "<<", "<STR_LIT>", "<<", "SU", "->", "getHeight", "(", ")", "<<", "<STR_LIT>", "<<", "SU", "->", "getDepth", "(", ")", "<<", "<STR_LIT>", "<<", "Cmp", ".", "DFSResult", "->", "getSubtreeID", "(", "SU", ")", "<<", "<STR_LIT>", "<<", "Cmp", ".", "DFSResult", "->", "getSubtreeLevel", "(", "Cmp", ".", "DFSResult", "->", "getSubtreeID", "(", "SU", ")", ")", ";", "if", "(", "SU", "->", "isScheduleLow", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "dump", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14292, "Length": 68, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isOneConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering143", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14293, "Length": 181, "Cover_Rate": 0.431980906921241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CachePolicy", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "extractGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14294, "Length": 6, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "==", "k_RegisterIndex", "&&", "RegIdx", ".", "Index", "==", "<NUM_LIT>", "&&", "RegIdx", ".", "Kind", "&", "RegKind_GPR", ")", "return", "getGPR32Reg", "(", ")", ";", "assert", "(", "Kind", "==", "k_PhysRegister", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "PhysReg", ".", "Num", ";"], "File": "MipsAsmParser", "Func": "getReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14295, "Length": 37, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "HasStackObjects", "=", "MFI", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", ")", "Info", ".", "setHasNonSpillStackObjects", "(", "true", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "HasStackObjects", "=", "true", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", ")", "{", "unsigned", "PrivateSegmentBufferReg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "PRIVATE_SEGMENT_BUFFER", ")", ";", "Info", ".", "setScratchRSrcReg", "(", "PrivateSegmentBufferReg", ")", ";", "unsigned", "PrivateSegmentWaveByteOffsetReg", "=", "TRI", ".", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "PRIVATE_SEGMENT_WAVE_BYTE_OFFSET", ")", ";", "Info", ".", "setScratchWaveOffsetReg", "(", "PrivateSegmentWaveByteOffsetReg", ")", ";", "}", "else", "{", "unsigned", "ReservedBufferReg", "=", "TRI", ".", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ";", "unsigned", "ReservedOffsetReg", "=", "TRI", ".", "reservedPrivateSegmentWaveByteOffsetReg", "(", "MF", ")", ";"], "ground_truth": ["Info", ".", "setScratchRSrcReg", "(", "ReservedBufferReg", ")", ";"], "File": "SIISelLowering37", "Func": "reservePrivateMemoryRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14296, "Length": 137, "Cover_Rate": 0.44336569579288027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "SparcFrameLowering1", "Func": "hasFP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14297, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAddrModePCOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "Modifier", ")", "{"], "ground_truth": ["assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter32", "Func": "printAddrModePCOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14298, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "div_factor", "=", "<NUM_LIT>", ";", "emit_move_insn", "(", "tmp", ",", "gen_int_mode", "(", "BYTES_PER_RISCV_VECTOR", ",", "mode", ")", ")", ";", "if", "(", "BYTES_PER_RISCV_VECTOR", ".", "is_constant", "(", ")", ")", "{", "gcc_assert", "(", "value", ".", "is_constant", "(", ")", ")", ";", "riscv_emit_move", "(", "dest", ",", "GEN_INT", "(", "value", ".", "to_constant", "(", ")", ")", ")", ";", "return", ";", "}", "else", "if", "(", "(", "factor", "%", "vlenb", ")", "==", "<NUM_LIT>", ")", "div_factor", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "factor", "%", "(", "vlenb", "/", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "div_factor", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "factor", "%", "(", "vlenb", "/", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "div_factor", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "factor", "%", "(", "vlenb", "/", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "div_factor", "=", "<NUM_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "div_factor", "!=", "<NUM_LIT>", ")", "riscv_expand_op", "(", "LSHIFTRT", ",", "mode", ",", "tmp", ",", "tmp", ",", "gen_int_mode", "(", "exact_log2", "(", "div_factor", ")", ",", "QImode", ")", ")", ";", "riscv_expand_mult_with_const_int", "(", "mode", ",", "dest", ",", "tmp", ",", "factor", "/", "(", "vlenb", "/", "div_factor", ")", ")", ";", "HOST_WIDE_INT", "constant", "=", "offset", "-", "factor", ";", "if", "(", "constant", "==", "<NUM_LIT>", ")", "return", ";", "else", "if", "(", "SMALL_OPERAND", "(", "constant", ")", ")", "riscv_expand_op", "(", "PLUS", ",", "mode", ",", "dest", ",", "dest", ",", "gen_int_mode", "(", "constant", ",", "mode", ")", ")", ";", "else", "{", "rtx", "high", ";", "high", "=", "gen_int_mode", "(", "CONST_HIGH_PART", "(", "constant", ")", ",", "mode", ")", ";", "constant", "=", "CONST_LOW_PART", "(", "constant", ")", ";", "riscv_emit_move", "(", "tmp", ",", "high", ")", ";", "riscv_expand_op", "(", "PLUS", ",", "mode", ",", "dest", ",", "tmp", ",", "dest", ")", ";"], "ground_truth": ["riscv_expand_op", "(", "PLUS", ",", "mode", ",", "dest", ",", "dest", ",", "gen_int_mode", "(", "constant", ",", "mode", ")", ")", ";"], "File": "riscv1", "Func": "riscv_legitimize_poly_move", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14299, "Length": 276, "Cover_Rate": 0.8288288288288288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_LO_SUM", "(", "GET_MODE", "(", "x", ")", ",", "gen_rtx_HIGH", "(", "GET_MODE", "(", "x", ")", ",", "x", ")", ",", "x", ")", ";", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "*", "win", "=", "<NUM_LIT>", ";", "return", "x", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "HIGH", ")", "{", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "*", "win", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "x", ";"], "File": "sparc4", "Func": "sparc_legitimize_reload_address", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14300, "Length": 147, "Cover_Rate": 0.6099585062240664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAlignValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "File": "MVEGatherScatterLowering", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14301, "Length": 122, "Cover_Rate": 0.5781990521327014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumParts", "=", "getNumVectorRegs", "(", "SrcTy", ")", ";", "if", "(", "NumParts", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "unsigned", "Log2Diff", "=", "getElSizeLog2Diff", "(", "SrcTy", ",", "DstTy", ")", ";", "unsigned", "VF", "=", "SrcTy", "->", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "P", "=", "<NUM_LIT>", ";", "P", "<", "Log2Diff", ";", "++", "P", ")", "{", "if", "(", "NumParts", ">", "<NUM_LIT>", ")", "NumParts", "/=", "<NUM_LIT>", ";", "Cost", "+=", "NumParts", ";", "}", "if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "DstTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "--", ";", "return", "Cost", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo25", "Func": "getVectorTruncCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14302, "Length": 100, "Cover_Rate": 0.6134969325153374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "!", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", "||", "VK", "!=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", "return", "false", ";", "return", "(", "isRV64", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "isUImmLog2XLen", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14303, "Length": 57, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlsdavxq_sv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlsdavxq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14304, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "LoadedVT", "==", "<STR_LIT>", ")", "{", "if", "(", "TII", ".", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "Opcode", "=", "IsZeroExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opcode", "=", "IsZeroExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "IsZeroExt", ")", "return", "SelectIndexedLoadZeroExtend64", "(", "LD", ",", "Opcode", ",", "dl", ")", ";", "if", "(", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "ExtType", "==", "<STR_LIT>", ")", "return", "SelectIndexedLoadSignExtend64", "(", "LD", ",", "Opcode", ",", "dl", ")", ";", "if", "(", "TII", ".", "isValidAutoIncImm", "(", "LoadedVT", ",", "Val", ")", ")", "{", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "Chain", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "return", "Result", ";", "}", "else", "{", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "LD", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "Base", ",", "TargetConst0", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result_1", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "return", "Result_1", ";", "}"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG", "Func": "SelectIndexedLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14305, "Length": 455, "Cover_Rate": 0.6301939058171745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CONST_INT_P", "(", "mask", ")", "&&", "CONST_INT_P", "(", "shft_amnt", ")", "&&", "INTVAL", "(", "shft_amnt", ")", "<", "GET_MODE_BITSIZE", "(", "mode", ")", "&&", "exact_log2", "(", "(", "INTVAL", "(", "mask", ")", ">>", "INTVAL", "(", "shft_amnt", ")", ")", "+", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "mask", ")", "&", "(", "(", "HOST_WIDE_INT_1U", "<<", "INTVAL", "(", "shft_amnt", ")", ")", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_mask_and_shift_for_ubfiz_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14306, "Length": 63, "Cover_Rate": 0.8289473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Enable<ISA_LIT>LoadStoreOpt", ")", "addPass", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", "true", ")", ")", ";"], "ground_truth": ["if", "(", "!", "DisableA15SDOptimization", ")", "addPass", "(", "createA15SDOptimizerPass", "(", ")", ")", ";"], "File": "ARMTargetMachine3", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14307, "Length": 24, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "DataLayout", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAllocaHoisting14", "Func": "getAnalysisUsage", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14308, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "GCNTTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "*", ">", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", ",", "CommonTTI", "(", "TM", ",", "F", ")", ",", "IsGraphicsShader", "(", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo38", "Func": "GCNTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14309, "Length": 76, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CRIS_ASSERT", "(", "cfun", "->", "machine", "->", "return_type", "!=", "CRIS_RETINSN_JUMP", "||", "on_stack", ")", ";"], "ground_truth": ["cfun", "->", "machine", "->", "return_type", "=", "on_stack", "?", "CRIS_RETINSN_JUMP", ":", "CRIS_RETINSN_RET", ";"], "File": "cris", "Func": "cris_expand_return", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14310, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "assignVRegs", "(", "VRegs", ",", "ArgLocs", ",", "ArgLocsStartIndex", ",", "VT", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsCallLowering27", "Func": "handleSplit", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14311, "Length": 20, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmovl_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14312, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'y'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Constraint", "==", "<STR_LIT>", "&&", "Subtarget", ".", "useCRBits", "(", ")", ")", "{", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "(", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "(", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasP8Vector", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "R", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "if", "(", "R", ".", "first", "&&", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "R", ".", "first", ")", ")", "return", "std", "::", "make_pair", "(", "TRI", "->", "getMatchingSuperReg", "(", "R", ".", "first", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "R", ".", "second", "&&", "StringRef", "(", "<STR_LIT>", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "{"], "ground_truth": ["R", ".", "first", "=", "<STR_LIT>", ";"], "File": "PPCISelLowering145", "Func": "getRegForInlineAsmConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14313, "Length": 254, "Cover_Rate": 0.3813813813813814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_setr_pi16", "(", "short", "__w0", ",", "short", "__w1", ",", "short", "__w2", ",", "short", "__w3", ")", "{", "return", "_mm_set_pi16", "(", "__w3", ",", "__w2", ",", "__w1", ",", "__w0", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_setr_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14314, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", "&&", "isFuncletReturnInstr", "(", "*", "MI", ")", "&&", "STI", ".", "isOSWindows", "(", ")", ")", "{", "if", "(", "STI", ".", "is32Bit", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "bool", "IsSEH", "=", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "Func", "->", "getPersonalityFn", "(", ")", ")", ")", ";", "if", "(", "IsSEH", ")", "return", "true", ";", "}", "}", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FrameLowering102", "Func": "restoreCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14315, "Length": 282, "Cover_Rate": 0.834319526627219, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>MachineCFGStructurizer", "::", "getBranchNzeroOpcode", "(", "int", "OldOpcode", ")", "{", "switch", "(", "OldOpcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "getBranchNzeroOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14316, "Length": 40, "Cover_Rate": 0.7017543859649122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCOperand", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";", "MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "ground_truth": ["MCSymbol", "*", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "File": "BPFMCInstLower", "Func": "GetGlobalAddressSymbol", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14317, "Length": 50, "Cover_Rate": 0.5747126436781609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "shouldTransformMulToShiftsAddsSubs", "(", "C", "->", "getAPIntValue", "(", ")", ",", "VT", ",", "DAG", ",", "Subtarget", ")", ")", "{", "assert", "(", "VT", ".", "isInteger", "(", ")", ")", ";", "return", "genConstMult", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "C", "->", "getAPIntValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "TL", "->", "getScalarShiftAmountTy", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "VT", ")", ",", "DAG", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelLowering41", "Func": "performMULCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14318, "Length": 111, "Cover_Rate": 0.7816901408450704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "break", ";"], "ground_truth": ["I", "->", "eraseFromParent", "(", ")", ";"], "File": "VEInstrInfo", "Func": "removeBranch", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14319, "Length": 40, "Cover_Rate": 0.3669724770642202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CalleeSavedRegsFP", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "CalleeSavedRegsIntr", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "MSP430RegisterInfo", "Func": "getCalleeSavedRegs", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14320, "Length": 87, "Cover_Rate": 0.30851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ScalarTy", "=", "Op1", ".", "getValueType", "(", ")", ";", "if", "(", "(", "ScalarTy", "==", "<STR_LIT>", ")", "||", "(", "ScalarTy", "==", "<STR_LIT>", ")", ")", "{", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op1", ")", ";"], "ground_truth": ["Op2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op2", ")", ";"], "File": "AArch64ISelLowering10", "Func": "LowerSVEIntrinsicIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14321, "Length": 80, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovusdw256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtusepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14322, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "create<ISA_LIT>InsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ShrinkInstructionsPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>LowerControlFlowPass", "(", ")", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine96", "Func": "addPreEmitPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14323, "Length": 29, "Cover_Rate": 0.6304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "allowsMisalignedMemoryAccesses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14324, "Length": 37, "Cover_Rate": 0.30833333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "di_ftype_pdi_di", "=", "build_function_type", "(", "long_integer_type_node", ",", "tree_cons", "(", "NULL_TREE", ",", "pdi_type_node", ",", "tree_cons", "(", "NULL_TREE", ",", "long_integer_type_node", ",", "endlink", ")", ")", ")", ";", "tree", "void_ftype_psi", "=", "build_function_type", "(", "void_type_node", ",", "tree_cons", "(", "NULL_TREE", ",", "psi_type_node", ",", "endlink", ")", ")", ";", "tree", "void_ftype_pdi", "=", "build_function_type", "(", "void_type_node", ",", "tree_cons", "(", "NULL_TREE", ",", "pdi_type_node", ",", "endlink", ")", ")", ";", "builtin_function", "(", "(", "name", ")", ",", "(", "type", ")", ",", "(", "code", ")", ",", "BUILT_IN_MD", ",", "NULL", ")", "def_builtin", "(", "<STR_LIT>", ",", "si_ftype_psi_si_si", ",", "IA64_BUILTIN_VAL_COMPARE_AND_SWAP_SI", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "di_ftype_pdi_di_di", ",", "IA64_BUILTIN_VAL_COMPARE_AND_SWAP_DI", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "si_ftype_psi_si_si", ",", "IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_SI", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "di_ftype_pdi_di_di", ",", "IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_DI", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "void_ftype_void", ",", "IA64_BUILTIN_SYNCHRONIZE", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "si_ftype_psi_si", ",", "IA64_BUILTIN_LOCK_TEST_AND_SET_SI", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "di_ftype_pdi_di", ",", "IA64_BUILTIN_LOCK_TEST_AND_SET_DI", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "void_ftype_psi", ",", "IA64_BUILTIN_LOCK_RELEASE_SI", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "void_ftype_pdi", ",", "IA64_BUILTIN_LOCK_RELEASE_DI", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "build_function_type", "(", "ptr_type_node", ",", "endlink", ")", ",", "IA64_BUILTIN_BSP", ")", ";", "def_builtin", "(", "<STR_LIT>", ",", "build_function_type", "(", "void_type_node", ",", "endlink", ")", ",", "IA64_BUILTIN_FLUSHRS", ")", ";"], "ground_truth": ["def_builtin", "(", "<STR_LIT>", ",", "si_ftype_psi_si", ",", "IA64_BUILTIN_FETCH_AND_ADD_SI", ")", ";"], "File": "ia642", "Func": "ia64_init_builtins", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14325, "Length": 194, "Cover_Rate": 0.3702290076335878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SEInstrInfo", "::", "<ISA_LIT>SEInstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>InstrInfo", "(", "STI", ",", "getUnconditionalBranch", "(", "STI", ")", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "MipsSEInstrInfo30", "Func": "MipsSEInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14326, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "rr", ";", "if", "(", "TARGET_SHMEDIA", ")", "{", "int", "rr_regno", "=", "sh_media_register_for_return", "(", ")", ";", "if", "(", "rr_regno", "<", "<NUM_LIT>", ")", "rr_regno", "=", "pr_reg", ";", "rr", "=", "gen_rtx_REG", "(", "DImode", ",", "rr_regno", ")", ";", "}", "else", "rr", "=", "gen_rtx_REG", "(", "SImode", ",", "pr_reg", ")", ";", "emit_insn", "(", "GEN_MOV", "(", "rr", ",", "ra", ")", ")", ";", "emit_use", "(", "rr", ")", ";", "return", ";", "}", "if", "(", "TARGET_SH5", ")", "{", "int", "offset", ";", "save_schedule", "schedule", ";", "save_entry", "*", "entry", ";", "entry", "=", "sh5_schedule_saves", "(", "&", "live_regs_mask", ",", "&", "schedule", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["offset", "=", "entry", "[", "<NUM_LIT>", "]", ".", "offset", ";"], "File": "sh4", "Func": "sh_set_return_address", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14327, "Length": 100, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "'#'", "<<", "FP", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "' '", ";"], "ground_truth": ["WriteAsOperand", "(", "O", ",", "FP", ",", "false", ")", ";"], "File": "ARMAsmPrinter11", "Func": "printVFPf32ImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14328, "Length": 42, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", "{", "std", "::", "string", "TARGET", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PTXSubtarget2", "Func": "PTXSubtarget", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14329, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_addps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_add_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14330, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "refContents", "(", "Constant", "*", "C", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "C", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "TMS320C64XAsmPrinter", "Func": "refContents", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14331, "Length": 33, "Cover_Rate": 0.4520547945205479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_sqrt_ps", "(", "__mmask8", "__U", ",", "__m128", "__A", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_sqrtps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_sqrt_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14332, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask3_fnmadd_round_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "__mmask32", "__U", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512h", ")", "__builtin_ia32_vfnmaddph512_mask3", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask3_fnmadd_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14333, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", "||", "AM", ".", "IndexReg", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "GV", "->", "hasDLLImportLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "if", "(", "GVar", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "AM", ".", "GV", "=", "GV", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "assert", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", ";", "AM", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleStubPIC", "(", ")", ")", "{", "AM", ".", "GVOpFlags", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Subtarget", "->", "isPICStyleGOT", "(", ")", ")", "{", "AM", ".", "GVOpFlags", "=", "<STR_LIT>", ";", "}", "return", "true", ";", "}", "if", "(", "!", "AM", ".", "GV", "||", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "if", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "return", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", ";", "}", "if", "(", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", "{", "assert", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "AM", ".", "IndexReg", "=", "getRegForValue", "(", "V", ")", ";", "return", "AM", ".", "IndexReg", "!=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "X86FastISel111", "Func": "X86SelectCallAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14334, "Length": 259, "Cover_Rate": 0.5169660678642715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ValTy", "->", "isVectorTy", "(", ")", "&&", "ISD", "==", "<STR_LIT>", ")", "{", "const", "unsigned", "AmortizationCost", "=", "<NUM_LIT>", ";", "static", "const", "TypeConversionCostTblEntry", "<", "<STR_LIT>", ">", "VectorSelectTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", "}", ";", "EVT", "SelCondTy", "=", "TLI", "->", "getValueType", "(", "CondTy", ")", ";", "EVT", "SelValTy", "=", "TLI", "->", "getValueType", "(", "ValTy", ")", ";", "if", "(", "SelCondTy", ".", "isSimple", "(", ")", "&&", "SelValTy", ".", "isSimple", "(", ")", ")", "{", "int", "Idx", "=", "ConvertCostTableLookup", "(", "VectorSelectTbl", ",", "ISD", ",", "SelCondTy", ".", "getSimpleVT", "(", ")", ",", "SelValTy", ".", "getSimpleVT", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "VectorSelectTbl", "[", "Idx", "]", ".", "Cost", ";"], "File": "AArch64TargetTransformInfo57", "Func": "getCmpSelInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14335, "Length": 175, "Cover_Rate": 0.6809338521400778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionType", "*", "TrampolineTy", "=", "FunctionType", "::", "get", "(", "Int32Ty", ",", "makeArrayRef", "(", "&", "ArgTys", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "FunctionType", "*", "TargetFuncTy", "=", "FunctionType", "::", "get", "(", "Int32Ty", ",", "makeArrayRef", "(", "&", "ArgTys", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "Function", "*", "Trampoline", "=", "Function", "::", "Create", "(", "TrampolineTy", ",", "GlobalValue", "::", "InternalLinkage", ",", "Twine", "(", "<STR_LIT>", ")", "+", "GlobalValue", "::", "dropLLVMManglingEscape", "(", "ParentFunc", "->", "getName", "(", ")", ")", ",", "TheModule", ")", ";", "if", "(", "auto", "*", "C", "=", "ParentFunc", "->", "getComdat", "(", ")", ")", "Trampoline", "->", "setComdat", "(", "C", ")", ";", "BasicBlock", "*", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", ",", "Trampoline", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "EntryBB", ")", ";"], "ground_truth": ["Value", "*", "LSDA", "=", "emitEHLSDA", "(", "Builder", ",", "ParentFunc", ")", ";"], "File": "X86WinEHState10", "Func": "generateLSDAInEAXThunk", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14336, "Length": 134, "Cover_Rate": 0.4542372881355932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "NumElts", "=", "DL", ".", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "/", "<NUM_LIT>", ";", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "ArgI", "=", "<NUM_LIT>", ",", "ArgE", "=", "I", ".", "getNumArgOperands", "(", ")", ";", "ArgI", "<", "ArgE", ";", "++", "ArgI", ")", "{", "Type", "*", "ArgTy", "=", "I", ".", "getArgOperand", "(", "ArgI", ")", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["Info", ".", "align", "=", "<NUM_LIT>", ";"], "File": "AArch64ISelLowering", "Func": "getTgtMemIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14337, "Length": 232, "Cover_Rate": 0.32132963988919666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "<ISA_LIT>16SPAliasReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "CallsEhReturn", "(", "false", ")", ",", "IsISR", "(", "false", ")", ",", "SaveS2", "(", "false", ")", ",", "MoveF64ViaSpillFI", "(", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction26", "Func": "MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14338, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mcld", "::", "TargetRegistry", "::", "RegisterDiagnosticLineInfo", "(", "mcld", "::", "The<ISA_LIT>Target", ",", "mcld", "::", "create<ISA_LIT>DiagLineInfo", ")", ";"], "ground_truth": ["}"], "File": "AArch64Diagnostic", "Func": "MCLDInitializeAArch64DiagnosticLineInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14339, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegister", "SuperReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SrcReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VSXSelfCopyCrash", "&&", "DestReg", "==", "SuperReg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SrcReg", "=", "SuperReg", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "MCRegister", "CRReg", "=", "getCRFromCRBit", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "CRReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "TRI", "->", "getEncodingValue", "(", "CRReg", ")", "*", "<NUM_LIT>", "+", "(", "<NUM_LIT>", "-", "getCRBitValue", "(", "SrcReg", ")", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", ")", "{", "bool", "Is64Bit", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "unsigned", "MvCode", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ShCode", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CRNum", "=", "TRI", "->", "getEncodingValue", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "MvCode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "if", "(", "CRNum", "==", "<NUM_LIT>", ")", "return", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ShCode", ")", ",", "DestReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CRNum", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasDirectMove", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "NumGPRtoVSRSpill", "++", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasDirectMove", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "getKillRegState", "(", "KillSrc", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo99", "Func": "copyPhysReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14340, "Length": 502, "Cover_Rate": 0.524008350730689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "CONST_OK_FOR_M", "(", "val", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "const_ok_for_mcore", "(", "val", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_HARDLIT", "&&", "mcore_const_ok_for_inline", "(", "val", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mcore3", "Func": "mcore_ior_cost", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14341, "Length": 50, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Func", "=", "Arg", "->", "getParent", "(", ")", ";", "Instruction", "*", "FirstInst", "=", "&", "(", "Func", "->", "getEntryBlock", "(", ")", ".", "front", "(", ")", ")", ";", "PointerType", "*", "PType", "=", "dyn_cast", "<", "PointerType", ">", "(", "Arg", "->", "getType", "(", ")", ")", ";", "assert", "(", "PType", "&&", "<STR_LIT>", ")", ";", "Type", "*", "StructType", "=", "PType", "->", "getElementType", "(", ")", ";", "AllocaInst", "*", "AllocA", "=", "new", "AllocaInst", "(", "StructType", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", ";", "AllocA", "->", "setAlignment", "(", "Func", "->", "getParamAlignment", "(", "Arg", "->", "getArgNo", "(", ")", "+", "<NUM_LIT>", ")", ")", ";", "Arg", "->", "replaceAllUsesWith", "(", "AllocA", ")", ";", "Type", "*", "CvtTypes", "[", "]", "=", "{", "Type", "::", "getInt8PtrTy", "(", "Func", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "ADDRESS_SPACE_PARAM", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Func", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "ADDRESS_SPACE_GENERIC", ")", "}", ";", "Function", "*", "CvtFunc", "=", "<STR_LIT>", "(", "Func", "->", "getParent", "(", ")", ",", "<STR_LIT>", ",", "CvtTypes", ")", ";", "Value", "*", "BitcastArgs", "[", "]", "=", "{", "new", "BitCastInst", "(", "Arg", ",", "Type", "::", "getInt8PtrTy", "(", "Func", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "ADDRESS_SPACE_GENERIC", ")", ",", "Arg", "->", "getName", "(", ")", ",", "FirstInst", ")", "}", ";"], "ground_truth": ["CallInst", "*", "CallCVT", "=", "CallInst", "::", "Create", "(", "CvtFunc", ",", "BitcastArgs", ",", "<STR_LIT>", ",", "FirstInst", ")", ";"], "File": "NVPTXLowerStructArgs", "Func": "handleParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14342, "Length": 218, "Cover_Rate": 0.7569444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isHighLatencyCPSR", "(", "MachineInstr", "*", "Def", ")", "{", "switch", "(", "Def", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction (2)", "Func": "isHighLatencyCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14343, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "BB", "->", "begin", "(", ")", ",", "I_END", "=", "BB", "->", "end", "(", ")", ";", "I", "!=", "I_END", ";", "I", "++", ")", "{", "if", "(", "isa", "<", "SwitchInst", ">", "(", "I", ")", ")", "{", "const", "SwitchInst", "*", "SwitchInstPtr", "=", "dyn_cast", "<", "SwitchInst", ">", "(", "I", ")", ";", "SwitchLeafData", "*", "newSwitch", "=", "new", "SwitchLeafData", "(", "SwitchInstPtr", ")", ";"], "ground_truth": ["newSwitch", "->", "searchAndInsert", "(", "SwitchInstPtr", ")", ";"], "File": "TPCCostModelEmitter", "Func": "nodeContainsSwitchBranch", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14344, "Length": 68, "Cover_Rate": 0.5074626865671642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createELFObjectWriter", "(", "std", "::", "move", "(", "MOTW", ")", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyELFObjectWriter", "Func": "createWebAssemblyELFObjectWriter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14345, "Length": 16, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CFGStructurizer", "::", "showImproveSimpleJumpintoIf", "(", "MachineBasicBlock", "*", "HeadMBB", ",", "MachineBasicBlock", "*", "TrueMBB", ",", "MachineBasicBlock", "*", "FalseMBB", ",", "MachineBasicBlock", "*", "LandMBB", ",", "bool", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "HeadMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "HeadMBB", "->", "size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "HeadMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "if", "(", "TrueMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "TrueMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "TrueMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "}", "if", "(", "FalseMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "FalseMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "FalseMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "}", "if", "(", "LandMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "LandMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "LandMBB", "->", "size", "(", ")", "<<", "<STR_LIT>", "<<", "LandMBB", "->", "pred_size", "(", ")", ";", "if", "(", "Detail", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["LandMBB", "->", "print", "(", "dbgs", "(", ")", ")", ";"], "File": "TGSICFGStructurizer", "Func": "showImproveSimpleJumpintoIf", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14346, "Length": 247, "Cover_Rate": 0.9427480916030534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MRI", ".", "isSSA", "(", ")", ")", "return", ";", "assert", "(", "TII", "->", "isVOP1", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "TII", "->", "isVOP2", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "TII", "->", "isVOPC", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "int", "Src0Idx", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "Src0", ".", "isImm", "(", ")", "&&", "TII", "->", "isLiteralConstant", "(", "Src0", ",", "TII", "->", "getOpSize", "(", "MI", ",", "Src0Idx", ")", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "!", "isVGPR", "(", "&", "Src0", ",", "TRI", ",", "MRI", ")", ")", "return", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "MRI", ".", "hasOneUse", "(", "Src0", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "Src0", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "Def", "&&", "Def", "->", "isMoveImmediate", "(", ")", ")", "{"], "File": "SIShrinkInstructions", "Func": "foldImmediates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14347, "Length": 183, "Cover_Rate": 0.5700934579439252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TI", "!=", "LoopEnd", "->", "end", "(", ")", ")", ";", "MachineInstr", "*", "Branch", "=", "&", "(", "*", "TI", ")", ";", "MachineFunction", "*", "MF", "=", "LoopEnd", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "LoopEnd", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "Branch", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "BackEdgeReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "HeaderPHIBuilder", "=", "BuildMI", "(", "*", "(", "MF", ")", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "PHI", ")", ",", "DstReg", ")", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "LoopEntry", "->", "pred_begin", "(", ")", ",", "E", "=", "LoopEntry", "->", "pred_end", "(", ")", ";", "PI", "!=", "E", ";", "++", "PI", ")", "{", "if", "(", "*", "PI", "==", "LoopEnd", ")", "{"], "ground_truth": ["HeaderPHIBuilder", ".", "addReg", "(", "BackEdgeReg", ")", ";"], "File": "SIInstrInfo (2)", "Func": "convertNonUniformLoopRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14348, "Length": 148, "Cover_Rate": 0.39892183288409705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";", "case", "DImode", ":", "case", "DFmode", ":", "return", "(", "INTVAL", "(", "op", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "visium2", "Func": "rtx_ok_for_offset_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 14349, "Length": 75, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "else", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";"], "File": "RISCVTargetStreamer", "Func": "emitTargetAttributes", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14350, "Length": 161, "Cover_Rate": 0.3907766990291262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIWholeQuadMode", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14351, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtaq_s64_f64", "(", "float64x2_t", "__a", ")", "{", "return", "__builtin_aarch64_lroundv2dfv2di", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcvtaq_s64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14352, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)4", "Func": "lowerVASTART", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14353, "Length": 104, "Cover_Rate": 0.8813559322033898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "sh_canonicalize_comparison", "(", "int", "*", "code", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ",", "bool", "op0_preserve_value", ")", "{", "enum", "rtx_code", "tmp_code", "=", "(", "enum", "rtx_code", ")", "*", "code", ";", "sh_canonicalize_comparison", "(", "tmp_code", ",", "*", "op0", ",", "*", "op1", ",", "VOIDmode", ",", "op0_preserve_value", ")", ";"], "ground_truth": ["*", "code", "=", "(", "int", ")", "tmp_code", ";"], "File": "sh", "Func": "sh_canonicalize_comparison", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14354, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "REGSAVE_CONTROL_TEMP", ")", ",", "GEN_INT", "(", "hi", ")", ")", ";", "if", "(", "lo", ")", "{", "insn", "=", "emit_insn", "(", "gen_iorsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "REGSAVE_CONTROL_TEMP", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "REGSAVE_CONTROL_TEMP", ")", ",", "GEN_INT", "(", "lo", ")", ")", ")", ";", "}", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "dest", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "src", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "REGSAVE_CONTROL_TEMP", ")", ")", ")", ";", "if", "(", "mark_frame", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "gen_rtx_REG", "(", "SImode", ",", "dest", ")", ",", "gen_rtx_PLUS", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "dest", ")", ",", "GEN_INT", "(", "value", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "mep1", "Func": "add_constant", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14355, "Length": 126, "Cover_Rate": 0.4581818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "orderNo2", "=", "N0", ".", "getNode", "(", ")", "->", "getIROrder", "(", ")", ";", "if", "(", "orderNo", "-", "orderNo2", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "bool", "opIsLive", "=", "false", ";", "const", "SDNode", "*", "left", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "const", "SDNode", "*", "right", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "left", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "right", ")", ")", "opIsLive", "=", "true", ";", "if", "(", "!", "opIsLive", ")", "for", "(", "const", "SDNode", "*", "User", ":", "left", "->", "uses", "(", ")", ")", "{", "int", "orderNo3", "=", "User", "->", "getIROrder", "(", ")", ";", "if", "(", "orderNo3", ">", "orderNo", ")", "{", "opIsLive", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "opIsLive", ")", "for", "(", "const", "SDNode", "*", "User", ":", "right", "->", "uses", "(", ")", ")", "{", "int", "orderNo3", "=", "User", "->", "getIROrder", "(", ")", ";", "if", "(", "orderNo3", ">", "orderNo", ")", "{", "opIsLive", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "!", "opIsLive", ")", "return", "SDValue", "(", ")", ";"], "File": "NVPTXISelLowering19", "Func": "PerformADDCombineWithOperands", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14356, "Length": 181, "Cover_Rate": 0.353515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", "||", "V1", ".", "isUndef", "(", ")", ")", "&&", "(", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", "||", "V2", ".", "isUndef", "(", ")", ")", ")", "{", "SmallVector", "<", "SDValue", ">", "Ops", "(", "Mask", ".", "size", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "VT", ".", "getScalarType", "(", ")", ")", ")", ";"], "ground_truth": ["for", "(", "int", "I", "=", "<NUM_LIT>", ",", "NumElts", "=", "Mask", ".", "size", "(", ")", ";", "I", "!=", "NumElts", ";", "++", "I", ")", "{"], "File": "X86ISelLowering100", "Func": "getVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14357, "Length": 84, "Cover_Rate": 0.417910447761194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "llvm", "::", "<STR_LIT>", ";", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "DPP_FI_1", "||", "Imm", "==", "DPP8_FI_1", ")", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printFI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14358, "Length": 36, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "Variants", "[", "]", "=", "{", "<ISA_LIT>AsmVariants", "::", "VOP3", "}", ";", "return", "makeArrayRef", "(", "Variants", ")", ";", "}", "if", "(", "isForcedSDWA", "(", ")", ")", "{", "static", "const", "unsigned", "Variants", "[", "]", "=", "{", "<ISA_LIT>AsmVariants", "::", "SDWA", ",", "<ISA_LIT>AsmVariants", "::", "SDWA9", "}", ";", "return", "makeArrayRef", "(", "Variants", ")", ";", "}", "if", "(", "isForcedDPP", "(", ")", ")", "{", "static", "const", "unsigned", "Variants", "[", "]", "=", "{", "<ISA_LIT>AsmVariants", "::", "DPP", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "Variants", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "getMatchedVariants", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14359, "Length": 77, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "gen_frame_load", "(", "rtx", "reg", ",", "rtx", "frame_reg", ",", "int", "offset", ")", "{"], "ground_truth": ["return", "gen_frame_set", "(", "reg", ",", "frame_reg", ",", "offset", ",", "false", ")", ";"], "File": "powerpcspe", "Func": "gen_frame_load", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14360, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmParser1", "Func": "addShiftAmtImm5Operands", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14361, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getSpillTarget", "(", ")", "const", "{", "bool", "IsP10Variant", "=", "Subtarget", ".", "isISA3_1", "(", ")", "||", "Subtarget", ".", "pairedVectorMemops", "(", ")", ";", "return", "IsP10Variant", "?", "<NUM_LIT>", ":", "Subtarget", ".", "hasP9Vector", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo", "Func": "getSpillTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14362, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "JumpTableUId", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo", "Func": "getNumJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14363, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'w'", ":", "case", "'y'", ":", "if", "(", "type", "->", "isFloatingPointTy", "(", ")", "||", "type", "->", "isVectorTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'z'", ":", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'U'", ":", "if", "(", "parsePredicateConstraint", "(", "constraint", ")", "!=", "PredicateConstraint", "::", "Invalid", ")", "weight", "=", "CW_Register", ";", "break", ";", "}", "return", "weight", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "getSingleConstraintMatchWeight", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14364, "Length": 60, "Cover_Rate": 0.45112781954887216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSubReg", "(", ")", "const", "{", "assert", "(", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Contents", ".", "R", ".", "Sub", ";"], "File": "HexagonHardwareLoops", "Func": "getSubReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14365, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "Op", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "i", ")", ")", ";", "if", "(", "VecTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "*", "Subtarget", ".", "getVectorLength", "(", ")", ")", "{", "ArrayRef", "<", "SDValue", ">", "A", "(", "Ops", ")", ";", "MVT", "SingleTy", "=", "typeSplit", "(", "VecTy", ")", ".", "first", ";", "SDValue", "V0", "=", "buildHvxVectorReg", "(", "A", ".", "take_front", "(", "Size", "/", "<NUM_LIT>", ")", ",", "dl", ",", "SingleTy", ",", "DAG", ")", ";", "SDValue", "V1", "=", "buildHvxVectorReg", "(", "A", ".", "drop_front", "(", "Size", "/", "<NUM_LIT>", ")", ",", "dl", ",", "SingleTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecTy", ",", "V0", ",", "V1", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxBuildVector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14366, "Length": 138, "Cover_Rate": 0.45394736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_ilh", "(", "signed", "short", "imm", ")", "{"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "imm", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_ilh", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14367, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "GA", ")", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "dl", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OperandFlags", ")", ";", "<STR_LIT>", "CallType", "=", "LocalDynamic", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "InFlag", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", ",", "*", "InFlag", "}", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "CallType", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";"], "File": "X86ISelLowering (2)", "Func": "GetTLSADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14368, "Length": 106, "Cover_Rate": 0.49074074074074076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Operand", "::", "isMoveMask", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isMemOp", "(", ")", ")", "return", "false", ";"], "File": "M68kAsmParser", "Func": "isMoveMask", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14369, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Intr", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getCopyFromReg", "(", "Intr", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Intr", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getCopyFromReg", "(", "OutLo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "OutLo", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Out", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "OutLo", ",", "OutHi", ")", ";", "if", "(", "!", "HasChainIn", ")", "return", "Out", ";", "SDValue", "Vals", "[", "]", "=", "{", "Out", ",", "OutHi", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Vals", ",", "<NUM_LIT>", ",", "DL", ")", ";"], "File": "MipsISelLowering101", "Func": "LowerDSPIntr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14370, "Length": 143, "Cover_Rate": 0.3036093418259023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackSize", ")", "SPReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "{", "const", "char", "*", "ES", "=", "<STR_LIT>", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "ES", ")", ";", "unsigned", "Zero", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Zero", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineMemOperand", "*", "LoadMMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "MF", ".", "getPSVManager", "(", ")", ".", "getExternalSymbolCallEntry", "(", "ES", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ".", "addReg", "(", "Zero", ")", ".", "addMemOperand", "(", "LoadMMO", ")", ";", "}", "else", "{", "auto", "&", "MMIW", "=", "MF", ".", "getMMI", "(", ")", ".", "getObjFileInfo", "<", "MachineModuleInfoWasm", ">", "(", ")", ";", "if", "(", "!", "MMIW", ".", "hasStackPointerGlobal", "(", ")", ")", "{", "MMIW", ".", "setStackPointerGlobal", "(", "MMIW", ".", "getGlobals", "(", ")", ".", "size", "(", ")", ")", ";", "MMIW", ".", "addGlobal", "(", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addImm", "(", "MMIW", ".", "getStackPointerGlobal", "(", ")", ")", ";", "}", "bool", "HasBP", "=", "hasBP", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "HasBP", ")", "{"], "File": "WebAssemblyFrameLowering14", "Func": "emitPrologue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14371, "Length": 247, "Cover_Rate": 0.350354609929078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_assemble_decl_begin", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "const", "char", "*", "section", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "size", ",", "unsigned", "align", ")", "{", "while", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "unsigned", "elt_size", "=", "int_size_in_bytes", "(", "type", ")", ";", "machine_mode", "elt_mode", "=", "TYPE_MODE", "(", "type", ")", "==", "BLKmode", "?", "Pmode", ":", "DImode", ";", "elt_size", "|=", "GET_MODE_SIZE", "(", "elt_mode", ")", ";", "elt_size", "&=", "-", "elt_size", ";", "init_frag", ".", "size", "=", "elt_size", ";", "init_frag", ".", "mask", "=", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "elt_size", "*", "BITS_PER_UNIT", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "init_frag", ".", "val", "=", "<NUM_LIT>", ";", "init_frag", ".", "offset", "=", "<NUM_LIT>", ";", "init_frag", ".", "started", "=", "false", ";", "init_frag", ".", "remaining", "=", "(", "size", "+", "elt_size", "-", "<NUM_LIT>", ")", "/", "elt_size", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "section", ",", "align", "/", "BITS_PER_UNIT", ",", "elt_size", "*", "BITS_PER_UNIT", ")", ";"], "ground_truth": ["assemble_name", "(", "file", ",", "name", ")", ";"], "File": "nvptx3", "Func": "nvptx_assemble_decl_begin", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 14372, "Length": 185, "Cover_Rate": 0.9113300492610837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "+=", "<NUM_LIT>", ";", "return", "(", "(", "unsigned", ")", "MO2", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", "|", "Reg", ";", "}", "assert", "(", "MO2", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "FixupKind", ";", "switch", "(", "Reg", ")", "{", "case", "<NUM_LIT>", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "Offset", ",", "MO2", ".", "getExpr", "(", ")", ",", "static_cast", "<", "MCFixupKind", ">", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "MSP430MCCodeEmitter", "Func": "getMemOpValue", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14373, "Length": 99, "Cover_Rate": 0.48058252427184467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Hi", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "&", "Hi", ",", "<NUM_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "File": "ARMISelLowering109", "Func": "LowerShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14374, "Length": 214, "Cover_Rate": 0.42376237623762375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is128BitLaneRepeatedShuffle", "=", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ";", "if", "(", "Is128BitLaneRepeatedShuffle", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsVALIGN", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "V2", ".", "isUndef", "(", ")", ")", "{"], "File": "X86ISelLowering125", "Func": "lowerV8I32Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14375, "Length": 233, "Cover_Rate": 0.3482810164424514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "alignTo", "(", "FrameSize", ",", "MaxAlign", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "}", "uint64_t", "SEHStackAllocAmt", "=", "NumBytes", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "!=", "<STR_LIT>", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "<STR_LIT>", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "if", "(", "TargetMBB", ")", "{", "unsigned", "ReturnReg", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "FirstCSPop", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ReturnReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "TargetMBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "FirstCSPop", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ReturnReg", ")", ".", "addMBB", "(", "TargetMBB", ")", ";", "}", "TargetMBB", "->", "setHasAddressTaken", "(", ")", ";", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "NumBytes", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "if", "(", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "!", "IsFunclet", ")", "{", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";", "uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";", "if", "(", "LEAAmount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "Uses64BitFramePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "LEAAmount", ")", ";", "--", "MBBI", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "--", "MBBI", ";", "}"], "ground_truth": ["}", "else", "if", "(", "NumBytes", ")", "{"], "File": "X86FrameLowering122", "Func": "emitEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14376, "Length": 468, "Cover_Rate": 0.49159663865546216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "EltTy", "=", "VecTy", ".", "getElementType", "(", ")", ";", "assert", "(", "EltTy", "==", "MRI", ".", "getType", "(", "Dst", ")", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "if", "(", "IdxVal", "->", "Value", "<", "VecTy", ".", "getNumElements", "(", ")", ")", "B", ".", "buildExtract", "(", "Dst", ",", "Vec", ",", "IdxVal", "->", "Value", "*", "EltTy", ".", "getSizeInBits", "(", ")", ")", ";", "else", "B", ".", "buildUndef", "(", "Dst", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo11", "Func": "legalizeExtractVectorElt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14377, "Length": 76, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "if", "(", "Info", ".", "CallConv", "!=", "CallingConv", "::", "C", ")", "return", "false", ";", "for", "(", "auto", "&", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedArgumentType", "(", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isSRet", "(", ")", "&&", "!", "Arg", ".", "Ty", "->", "isPointerTy", "(", ")", ")", "return", "false", ";", "}", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", "&&", "!", "isSupportedReturnType", "(", "Info", ".", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "TM", ".", "getABI", "(", ")", ";", "MachineInstrBuilder", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "const", "bool", "IsCalleeGlobalPIC", "=", "Info", ".", "Callee", ".", "isGlobal", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Info", ".", "Callee", ".", "isReg", "(", ")", "||", "IsCalleeGlobalPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "IsCalleeGlobalPIC", ")", "{", "Register", "CalleeReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "CalleeGlobalValue", "=", "MIRBuilder", ".", "buildGlobalValue", "(", "CalleeReg", ",", "Info", ".", "Callee", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "Info", ".", "Callee", ".", "getGlobal", "(", ")", "->", "hasLocalLinkage", "(", ")", ")", "CalleeGlobalValue", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addUse", "(", "CalleeReg", ")", ";", "}", "else", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";"], "ground_truth": ["const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";"], "File": "MipsCallLowering39", "Func": "lowerCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14378, "Length": 361, "Cover_Rate": 0.35461689587426326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "type", "==", "RAInfo", "::", "LocType", "::", "Register", ";"], "ground_truth": ["}"], "File": "RAInfo1", "Func": "isRegister", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14379, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "*", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "Idx", ")", "const", "override", "{", "return", "A", ";"], "ground_truth": ["}"], "File": "PatmosRegisterInfo1", "Func": "getMatchingSuperRegClass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14380, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "~", "SpecialTypeDescriptor", "(", ")", "{"], "ground_truth": ["}"], "File": "SPIRVDuplicatesTracker", "Func": "~SpecialTypeDescriptor", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14381, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSystemRegister", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "KindTy", "::", "SystemRegister", ";"], "File": "RISCVAsmParser (2)", "Func": "isSystemRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14382, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "(", "reload_completed", "|", "reload_in_progress", ")", ";", "else", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "(", "reload_completed", "|", "reload_in_progress", ")", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "m68hc11_memory_move_cost", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14383, "Length": 35, "Cover_Rate": 0.5645161290322581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "}", ";", "bool", "Is64Bit", "=", "SrcVT", "==", "<STR_LIT>", ";", "if", "(", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "{", "Opcode", "=", "IsSigned", "?", "SCvtOpc", "[", "HasAVX512", "]", "[", "<NUM_LIT>", "]", "[", "Is64Bit", "]", ":", "UCvtOpc", "[", "<NUM_LIT>", "]", "[", "Is64Bit", "]", ";", "}", "else", "if", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "{", "Opcode", "=", "IsSigned", "?", "SCvtOpc", "[", "HasAVX512", "]", "[", "<NUM_LIT>", "]", "[", "Is64Bit", "]", ":", "UCvtOpc", "[", "<NUM_LIT>", "]", "[", "Is64Bit", "]", ";", "}", "else", "return", "false", ";", "MVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ")", ".", "getSimpleVT", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "DstVT", ")", ";", "unsigned", "ImplicitDefReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "ImplicitDefReg", ")", ";", "unsigned", "ResultReg", "=", "fastEmitInst_rr", "(", "Opcode", ",", "RC", ",", "ImplicitDefReg", ",", "true", ",", "OpReg", ",", "false", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel (2)4", "Func": "X86SelectIntToFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14384, "Length": 193, "Cover_Rate": 0.5039164490861618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "TAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", ",", "MCII", "(", "create<ISA_LIT>MCInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MOSMCELFStreamer", "Func": "MOSMCELFStreamer", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14385, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", ";"], "ground_truth": ["}"], "File": "SICMCExpr", "Func": "getKind", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14386, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastw512_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_broadcastw_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14387, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SchedImpl", "->", "initialize", "(", "this", ")", ";", "DEBUG", "(", "unsigned", "maxH", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ">", "maxH", ")", "maxH", "=", "SUnits", "[", "su", "]", ".", "getHeight", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxH", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "unsigned", "maxD", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "if", "(", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ">", "maxD", ")", "maxD", "=", "SUnits", "[", "su", "]", ".", "getDepth", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "maxD", "<<", "<STR_LIT>", ";", ")", ";", "DEBUG", "(", "for", "(", "unsigned", "su", "=", "<NUM_LIT>", ",", "e", "=", "SUnits", ".", "size", "(", ")", ";", "su", "!=", "e", ";", "++", "su", ")", "SUnits", "[", "su", "]", ".", "dumpAll", "(", "this", ")", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";", "bool", "IsTopNode", "=", "false", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SUnit", "*", "SU", "=", "SchedImpl", "->", "pickNode", "(", "IsTopNode", ")", ";", "if", "(", "!", "SU", ")", "break", ";"], "ground_truth": ["if", "(", "!", "checkSchedLimit", "(", ")", ")", "break", ";"], "File": "HexagonMachineScheduler31", "Func": "schedule", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14388, "Length": 225, "Cover_Rate": 0.5905511811023622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ScalarSSEf64", "=", "Subtarget", "->", "hasSSE2", "(", ")", ";", "<ISA_LIT>ScalarSSEf32", "=", "Subtarget", "->", "hasSSE1", "(", ")", ";"], "ground_truth": ["TD", "=", "getDataLayout", "(", ")", ";"], "File": "X86ISelLowering225", "Func": "X86TargetLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14389, "Length": 22, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc1", "=", "<STR_LIT>", ";", "Opc2", "=", "<STR_LIT>", ";", "break", ";", "}", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";", "MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";", "Call", "->", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "OutReg", ")", ".", "addReg", "(", "GPR3", ")", ";", "MachineBasicBlock", "::", "iterator", "Last", "=", "I", ";", "--", "Last", ";", "++", "I", ";", "MI", "->", "removeFromParent", "(", ")", ";", "LIS", "->", "repairIntervalsInRange", "(", "&", "MBB", ",", "First", ",", "Last", ",", "OrigRegs", ")", ";"], "ground_truth": ["Changed", "=", "true", ";"], "File": "PPCTLSDynamicCall21", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14390, "Length": 189, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg_iterator", "argRegEnd", "(", ")", "const", "{", "return", "reg_arg", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "PTXMachineFunctionInfo1", "Func": "argRegEnd", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14391, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Dcpu16ISelDAGToDAG", "Func": "getPassName", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14392, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestReg", "=", "MemMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "MemMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "MemMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "RegSize", "=", "TII", "->", "getRegClass", "(", "MemMI", "->", "getDesc", "(", ")", ",", "<NUM_LIT>", ",", "TRI", ",", "MF", ")", "->", "getSize", "(", ")", ";", "if", "(", "MBBI", "==", "B", "||", "Offset", "!=", "<NUM_LIT>", ")", "return", "E", ";", "if", "(", "DestReg", "==", "BaseReg", "||", "TRI", "->", "isSubRegister", "(", "BaseReg", ",", "DestReg", ")", ")", "return", "E", ";", "BitVector", "ModifiedRegs", ",", "UsedRegs", ";", "ModifiedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";"], "ground_truth": ["UsedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer18", "Func": "findMatchingUpdateInsnBackward", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14393, "Length": 124, "Cover_Rate": 0.4412811387900356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasPersonality", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm15", "Func": "setPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14394, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SetP2AlignOperands", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblySetP2AlignOperands", "Func": "WebAssemblySetP2AlignOperands", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14395, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Immediate", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "isImm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14396, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ImplicitBytes", "=", "getImplicitArgNumBytes", "(", "F", ")", ";", "if", "(", "ImplicitBytes", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Alignment", "=", "getAlignmentForImplicitArgPtr", "(", ")", ";", "TotalSize", "=", "alignTo", "(", "ExplicitArgBytes", ",", "Alignment", ")", "+", "ImplicitBytes", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getKernArgSegmentSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14397, "Length": 34, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "IdVal", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "parseImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14398, "Length": 45, "Cover_Rate": 0.30405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameReg", "=", "TRI", "->", "getStackRegister", "(", ")", ";"], "ground_truth": ["return", "getFrameIndexOffsetFromSP", "(", "MF", ",", "FI", ")", ";"], "File": "X86FrameLowering82", "Func": "getFrameIndexReferenceFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14399, "Length": 16, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isShrImm64", "(", ")", "const", "{"], "ground_truth": ["return", "isShrFixedWidth", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64AsmParser17", "Func": "isShrImm64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14400, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>BaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "isThumb", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", ";", "BBI", ".", "Size", "=", "<NUM_LIT>", ";", "BBI", ".", "Unalign", "=", "<NUM_LIT>", ";", "BBI", ".", "PostAlign", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "I", ":", "*", "MBB", ")", "{", "BBI", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "I", ")", ";", "if", "(", "I", ".", "isInlineAsm", "(", ")", ")", "BBI", ".", "Unalign", "=", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "if", "(", "isThumb", "&&", "mayOptimizeThumb2Instruction", "(", "&", "I", ")", ")", "BBI", ".", "Unalign", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "MBB", "->", "empty", "(", ")", "&&", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BBI", ".", "PostAlign", "=", "<NUM_LIT>", ";", "MBB", "->", "getParent", "(", ")", "->", "ensureAlignment", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMComputeBlockSize", "Func": "computeBlockSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14401, "Length": 155, "Cover_Rate": 0.8959537572254336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "MI", ".", "isCall", "(", ")", "||", "MI", ".", "isTerminator", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", ".", "isDebugInstr", "(", ")", ")", "MI2LocMap", "[", "&", "MI", "]", "=", "++", "Loc", ";", "if", "(", "!", "isMemoryOp", "(", "MI", ")", ")", "continue", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "if", "(", "getInstrPredicate", "(", "MI", ",", "PredReg", ")", "!=", "<STR_LIT>", ")", "continue", ";", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opc", ")", ";", "unsigned", "Base", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "MI", ")", ";", "bool", "StopHere", "=", "false", ";", "auto", "FindBases", "=", "[", "&", "]", "(", "Base2InstMap", "&", "Base2Ops", ",", "BaseVec", "&", "Bases", ")", "{", "MapIt", "BI", "=", "Base2Ops", ".", "find", "(", "Base", ")", ";", "if", "(", "BI", "==", "Base2Ops", ".", "end", "(", ")", ")", "{", "Base2Ops", "[", "Base", "]", ".", "push_back", "(", "&", "MI", ")", ";", "Bases", ".", "push_back", "(", "Base", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "BI", "->", "second", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Offset", "==", "getMemoryOpOffset", "(", "*", "BI", "->", "second", "[", "i", "]", ")", ")", "{", "StopHere", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "StopHere", ")", "BI", "->", "second", ".", "push_back", "(", "&", "MI", ")", ";", "}", ";", "if", "(", "isLd", ")", "FindBases", "(", "Base2LdsMap", ",", "LdBases", ")", ";", "else", "FindBases", "(", "Base2StsMap", ",", "StBases", ")", ";", "if", "(", "StopHere", ")", "{", "--", "Loc", ";", "break", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LdBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "LdBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Lds", "=", "Base2LdsMap", "[", "Base", "]", ";", "if", "(", "Lds", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Lds", ",", "Base", ",", "true", ",", "MI2LocMap", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "StBases", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Base", "=", "StBases", "[", "i", "]", ";", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "Sts", "=", "Base2StsMap", "[", "Base", "]", ";", "if", "(", "Sts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "RetVal", "|=", "RescheduleOps", "(", "MBB", ",", "Sts", ",", "Base", ",", "false", ",", "MI2LocMap", ")", ";", "}", "if", "(", "MBBI", "!=", "E", ")", "{", "Base2LdsMap", ".", "clear", "(", ")", ";"], "ground_truth": ["Base2StsMap", ".", "clear", "(", ")", ";"], "File": "ARMLoadStoreOptimizer70", "Func": "RescheduleLoadStoreInstrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14402, "Length": 443, "Cover_Rate": 0.7704347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "Trad", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "Trad", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsUp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PIC16TargetMachine3", "Func": "PIC16TargetMachine", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14403, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerBITCAST", "(", "SDValue", "Op", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "SrcVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "MVT", "DstVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "InVec", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "SVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SVT", ",", "InVec", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ")", ")", ")", ";", "Elts", ".", "append", "(", "NumElts", ",", "DAG", ".", "getUNDEF", "(", "SVT", ")", ")", ";", "EVT", "NewVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumElts", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "BV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Elts", ")", ";"], "File": "X86ISelLowering200", "Func": "LowerBITCAST", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14404, "Length": 213, "Cover_Rate": 0.5590551181102362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SparcMCCodeEmitter14", "Func": "createSparcMCCodeEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14405, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vreinterpretv4sfv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_f32_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14406, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "DebugLoc", "DL", ")", "const", "{", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "Z80InstrInfo (2)", "Func": "InsertBranch", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14407, "Length": 60, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "setAndEmitFunctionVirtualRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MFI", ".", "getMaxAlign", "(", ")", ".", "value", "(", ")", "<<", "<STR_LIT>", "<<", "DEPOTNAME", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NumBytes", "<<", "<STR_LIT>", ";", "if", "(", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "is64Bit", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "}", "else", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "NVPTXAsmPrinter15", "Func": "setAndEmitFunctionVirtualRegisters", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14408, "Length": 130, "Cover_Rate": 0.3857566765578635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Dst", ".", "getReg", "(", ")", ")", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Src", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "constrainCopyLikeIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14409, "Length": 75, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "const", "MCTargetOptions", "&", "Options", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "File": "TeakMCTargetDesc", "Func": "createTeakMCAsmInfo", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14410, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerFAULTING_OP", "(", "*", "MI", ",", "MCInstLowering", ")", ";", "case", "TargetOpcode", "::", "FENTRY_CALL", ":", "return", "LowerFENTRY_CALL", "(", "*", "MI", ",", "MCInstLowering", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_OP", ":", "return", "LowerPATCHABLE_OP", "(", "*", "MI", ",", "MCInstLowering", ")", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "return", "LowerSTACKMAP", "(", "*", "MI", ")", ";", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "return", "LowerPATCHPOINT", "(", "*", "MI", ",", "MCInstLowering", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_FUNCTION_ENTER", ":", "return", "LowerPATCHABLE_FUNCTION_ENTER", "(", "*", "MI", ",", "MCInstLowering", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_RET", ":", "return", "LowerPATCHABLE_RET", "(", "*", "MI", ",", "MCInstLowering", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_TAIL_CALL", ":", "return", "LowerPATCHABLE_TAIL_CALL", "(", "*", "MI", ",", "MCInstLowering", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_EVENT_CALL", ":", "return", "LowerPATCHABLE_EVENT_CALL", "(", "*", "MI", ",", "MCInstLowering", ")", ";", "case", "TargetOpcode", "::", "PATCHABLE_TYPED_EVENT_CALL", ":", "return", "LowerPATCHABLE_TYPED_EVENT_CALL", "(", "*", "MI", ",", "MCInstLowering", ")", ";", "case", "<STR_LIT>", ":", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "getRetOpcode", "(", "*", "Subtarget", ")", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "return", "LowerASAN_CHECK_MEMACCESS", "(", "*", "MI", ")", ";", "case", "<STR_LIT>", ":", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "getRetOpcode", "(", "*", "Subtarget", ")", ")", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "EmitSEHInstruction", "(", "MI", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "MF", "->", "hasWinCFI", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "const_iterator", "MBBI", "(", "MI", ")", ";", "for", "(", "MBBI", "=", "PrevCrossBBInst", "(", "MBBI", ")", ";", "MBBI", "!=", "MachineBasicBlock", "::", "const_iterator", "(", ")", ";", "MBBI", "=", "PrevCrossBBInst", "(", "MBBI", ")", ")", "{", "if", "(", "!", "MBBI", "->", "isPseudo", "(", ")", ")", "{", "if", "(", "MBBI", "->", "isCall", "(", ")", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "}", "return", ";", "}", "case", "<STR_LIT>", ":", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "if", "(", "MI", "->", "isCall", "(", ")", ")", "{", "SMShadowTracker", ".", "count", "(", "TmpInst", ",", "getSubtargetInfo", "(", ")", ",", "CodeEmitter", ".", "get", "(", ")", ")", ";", "SMShadowTracker", ".", "emitShadowPadding", "(", "*", "OutStreamer", ",", "getSubtargetInfo", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitInstruction", "(", "TmpInst", ",", "getSubtargetInfo", "(", ")", ")", ";"], "File": "X86MCInstLower49", "Func": "emitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14411, "Length": 421, "Cover_Rate": 0.3376102646351243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)1", "Func": "getExceptionPointerRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14412, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MIOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "ShAmt", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "ShAmt", ")", ".", "addReg", "(", "leaInReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "addRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "leaInReg2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "nullptr", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg", ",", "false", ")", ";", "}", "else", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "else", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "leaInReg2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "&", "*", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ")", ".", "addReg", "(", "leaInReg2", ",", "RegState", "::", "Define", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "isKill2", ")", ")", ";", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg2", ",", "true", ")", ";", "}", "if", "(", "LV", "&&", "isKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "InsMI2", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "X86InstrInfo (2)2", "Func": "convertToThreeAddressWithLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14413, "Length": 337, "Cover_Rate": 0.4469496021220159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResourceTracker", "->", "canReserveResources", "(", "PseudoMI", ")", ")", "{", "ResourceTracker", "->", "reserveResources", "(", "PseudoMI", ")", ";", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "DeleteMachineInstr", "(", "PseudoMI", ")", ";", "return", "true", ";", "}", "else", "{", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "DeleteMachineInstr", "(", "PseudoMI", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonVLIWPacketizer17", "Func": "tryAllocateResourcesForConstExt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14414, "Length": 56, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "roll", "(", "deepElem", ")", ".", "isImmRoll", "(", ")", ")", "return", "roll", "(", "deepElem", ")", ";"], "ground_truth": ["if", "(", "blkswap", "::", "goodFor", "(", "<NUM_LIT>", ",", "deepElem", ")", ")", "return", "blkswap", "(", "<NUM_LIT>", ",", "deepElem", ")", ";"], "File": "TVMStackFixup", "Func": "makeRoll", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14415, "Length": 36, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "aarch64_symbol_type", "aarch64_classify_symbolic_expression", "(", "rtx", "x", ")", "{", "rtx", "offset", ";", "split_const", "(", "x", ",", "&", "x", ",", "&", "offset", ")", ";"], "ground_truth": ["return", "aarch64_classify_symbol", "(", "x", ",", "offset", ")", ";"], "File": "aarch643", "Func": "aarch64_classify_symbolic_expression", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14416, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "InitOrFiniKernelName", "=", "<STR_LIT>", ";", "if", "(", "!", "IsCtor", ")", "InitOrFiniKernelName", "=", "<STR_LIT>", ";", "Function", "*", "InitOrFiniKernel", "=", "Function", "::", "createWithDefaultAttr", "(", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "false", ")", ",", "GlobalValue", "::", "InternalLinkage", ",", "<NUM_LIT>", ",", "InitOrFiniKernelName", ",", "&", "M", ")", ";", "BasicBlock", "*", "InitOrFiniKernelBB", "=", "BasicBlock", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "InitOrFiniKernel", ")", ";", "ReturnInst", "::", "Create", "(", "M", ".", "getContext", "(", ")", ",", "InitOrFiniKernelBB", ")", ";"], "ground_truth": ["InitOrFiniKernel", "->", "setCallingConv", "(", "CallingConv", "::", "<ISA_LIT>_KERNEL", ")", ";"], "File": "AMDGPUCtorDtorLowering2", "Func": "createInitOrFiniKernelFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14417, "Length": 93, "Cover_Rate": 0.7265625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "MBB", ".", "findDebugLoc", "(", "InsertPt", ")", ";", "if", "(", "NumBytes", ">=", "ALLOCFRAME_MAX", ")", "{", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "unsigned", "SP", "=", "HRI", ".", "getStackRegister", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertPt", ",", "dl", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "-", "int", "(", "NumBytes", ")", ")", ";"], "File": "HexagonFrameLowering14", "Func": "insertAllocframe", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14418, "Length": 110, "Cover_Rate": 0.502283105022831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "src", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "{", "addend", "=", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "src", "=", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "src", "=", "xtensa_legitimize_tls_address", "(", "src", ")", ";", "if", "(", "addend", ")", "{", "src", "=", "gen_rtx_PLUS", "(", "mode", ",", "src", ",", "addend", ")", ";", "src", "=", "force_operand", "(", "src", ",", "dst", ")", ";", "}", "emit_move_insn", "(", "dst", ",", "src", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "!", "TARGET_CONST16", ")", "{", "src", "=", "force_const_mem", "(", "SImode", ",", "src", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "src", ";", "}", "if", "(", "mode", "!=", "SImode", ")", "{", "if", "(", "register_operand", "(", "dst", ",", "mode", ")", ")", "{", "emit_move_insn", "(", "simplify_gen_subreg", "(", "SImode", ",", "dst", ",", "mode", ",", "<NUM_LIT>", ")", ",", "src", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "{", "src", "=", "force_reg", "(", "SImode", ",", "src", ")", ";", "src", "=", "gen_lowpart_SUBREG", "(", "mode", ",", "src", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "src", ";", "}", "}", "}"], "ground_truth": ["if", "(", "!", "(", "reload_in_progress", "|", "reload_completed", ")", "&&", "!", "xtensa_valid_move", "(", "mode", ",", "operands", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "xtensa4", "Func": "xtensa_emit_move_sequence", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14419, "Length": 217, "Cover_Rate": 0.6536144578313253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "x", "=", "COND_EXEC_CODE", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SET", "||", "GET_CODE", "(", "x", ")", "==", "CLOBBER", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "x", ")", ";", "while", "(", "(", "GET_CODE", "(", "dest", ")", "==", "SUBREG", "&&", "(", "!", "REG_P", "(", "SUBREG_REG", "(", "dest", ")", ")", "||", "REGNO", "(", "SUBREG_REG", "(", "dest", ")", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", ")", "||", "GET_CODE", "(", "dest", ")", "==", "ZERO_EXTRACT", "||", "GET_CODE", "(", "dest", ")", "==", "STRICT_LOW_PART", ")", "dest", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "XVECLEN", "(", "dest", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "XEXP", "(", "XVECEXP", "(", "dest", ",", "<NUM_LIT>", ",", "i", ")", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "(", "*", "fun", ")", "(", "XEXP", "(", "XVECEXP", "(", "dest", ",", "<NUM_LIT>", ",", "i", ")", ",", "<NUM_LIT>", ")", ",", "x", ",", "data", ")", ";", "}", "else", "(", "*", "fun", ")", "(", "dest", ",", "x", ",", "data", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PARALLEL", ")", "for", "(", "i", "=", "XVECLEN", "(", "x", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "walk_stores", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "i", ")", ",", "fun", ",", "data", ")", ";"], "ground_truth": ["}"], "File": "arc4", "Func": "walk_stores", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14420, "Length": 230, "Cover_Rate": 0.888030888030888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropInfo", ",", "TTI", "::", "OperandValueProperties", "Opd2PropInfo", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "const", "Instruction", "*", "CxtI", ")", "{", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";", "int", "Cost", "=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "return", "vectorCostAdjustment", "(", "Cost", ",", "Opcode", ",", "Ty", ",", "nullptr", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo12", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14421, "Length": 130, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "if", "(", "round_mode", "!=", "I387_CW_ANY", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "stack_top_dies", "||", "dimode_p", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "round_mode", "!=", "I387_CW_ANY", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "output_fix_trunc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14422, "Length": 50, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "CmpOp0", ")", ";", "unsigned", "NumBits", "=", "Load", "->", "getMemoryVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", ";", "if", "(", "NumBits", "!=", "<NUM_LIT>", "&&", "NumBits", "!=", "<NUM_LIT>", ")", "return", ";", "ConstantSDNode", "*", "Constant", "=", "cast", "<", "ConstantSDNode", ">", "(", "CmpOp1", ")", ";", "uint64_t", "Value", "=", "Constant", "->", "getZExtValue", "(", ")", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "Load", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", "{", "int64_t", "SignedValue", "=", "Constant", "->", "getSExtValue", "(", ")", ";", "if", "(", "uint64_t", "(", "SignedValue", ")", "+", "(", "<NUM_LIT>", "<<", "(", "NumBits", "-", "<NUM_LIT>", ")", ")", ">", "Mask", ")", "return", ";", "if", "(", "IsUnsigned", ")", "Value", "&=", "Mask", ";", "else", "if", "(", "CCMask", "==", "<STR_LIT>", "||", "CCMask", "==", "<STR_LIT>", ")", "Value", "&=", "Mask", ",", "IsUnsigned", "=", "true", ";", "else", "if", "(", "NumBits", "==", "<NUM_LIT>", ")", "{", "if", "(", "Value", "==", "<NUM_LIT>", "&&", "CCMask", "==", "<STR_LIT>", ")", "Value", "=", "<NUM_LIT>", ",", "CCMask", "=", "<STR_LIT>", ",", "IsUnsigned", "=", "true", ";"], "ground_truth": ["else", "if", "(", "Value", "==", "<NUM_LIT>", "&&", "CCMask", "==", "<STR_LIT>", ")", "Value", "=", "<NUM_LIT>", ",", "CCMask", "=", "<STR_LIT>", ",", "IsUnsigned", "=", "true", ";"], "File": "SystemZISelLowering (2)", "Func": "adjustSubwordCmp", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14423, "Length": 190, "Cover_Rate": 0.4481132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "ImmValue", ";", "EVT", "EltTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "selectVSplat", "(", "N", ".", "getNode", "(", ")", ",", "ImmValue", ")", "&&", "ImmValue", ".", "getBitWidth", "(", ")", "==", "EltTy", ".", "getSizeInBits", "(", ")", ")", "{"], "ground_truth": ["if", "(", "ImmValue", "==", "(", "ImmValue", "&", "~", "(", "ImmValue", "+", "<NUM_LIT>", ")", ")", ")", "{"], "File": "MipsSEISelDAGToDAG (2)1", "Func": "selectVSplatMaskR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14424, "Length": 78, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AndMask", ")", "{", "uint64_t", "AmtVal", "=", "AndMask", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "AmtVal", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "N1", ".", "hasOneUse", "(", ")", ")", "{", "DCI", ".", "CombineTo", "(", "N1", ".", "getNode", "(", ")", ",", "AndOp", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "Replace", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AndOp", ")", ";", "DCI", ".", "AddToWorklist", "(", "Replace", ".", "getNode", "(", ")", ")", ";", "return", "Replace", ";", "}", "}", "else", "{", "unsigned", "BitWidth", "=", "AndMask", "->", "getAPIntValue", "(", ")", ".", "getBitWidth", "(", ")", ";", "uint64_t", "UpperBits", "=", "(", "(", "<NUM_LIT>", "<<", "(", "uint64_t", ")", "BitWidth", ")", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "(", "AmtVal", "&", "UpperBits", ")", "!=", "UpperBits", ")", "{", "auto", "NewMaskValue", "=", "(", "AmtVal", "&", "<NUM_LIT>", ")", "|", "UpperBits", ";", "auto", "NewMask", "=", "DAG", ".", "getConstant", "(", "NewMaskValue", ",", "SDLoc", "(", "AndMaskOp", ")", ",", "AndMaskOp", ".", "getValueType", "(", ")", ")", ";", "auto", "NewAnd", "=", "DAG", ".", "getNode", "(", "N1", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "N1", ")", ",", "N1", ".", "getValueType", "(", ")", ",", "AndOp", ",", "NewMask", ")", ";", "auto", "Replace", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewAnd", ")", ";", "DCI", ".", "AddToWorklist", "(", "Replace", ".", "getNode", "(", ")", ")", ";", "return", "Replace", ";", "}", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering94", "Func": "combineSHIFTROT", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14425, "Length": 273, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "BitWidth", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";", "Known", ".", "Zero", "|=", "Mask", ";"], "ground_truth": ["}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{"], "File": "AArch64ISelLowering (2)3", "Func": "computeKnownBitsForTargetNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14426, "Length": 185, "Cover_Rate": 0.4223744292237443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmlaq_rot180_m_fv8hf", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmlaq_rot180_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14427, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "trunc_int_for_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ",", "cxt", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ",", "fnaddr", ")", ";", "emit_insn", "(", "gen_flushdi", "(", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "if", "(", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC", "&&", "sparc_cpu", "!=", "PROCESSOR_ULTRASPARC3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA2", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA3", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA4", "&&", "sparc_cpu", "!=", "PROCESSOR_NIAGARA7", ")", "emit_insn", "(", "gen_flushdi", "(", "validize_mem", "(", "adjust_address", "(", "m_tramp", ",", "DImode", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "XEXP", "(", "m_tramp", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";"], "File": "sparc6", "Func": "sparc64_initialize_trampoline", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14428, "Length": 163, "Cover_Rate": 0.7342342342342343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AluKind", "AK", "=", "getAluKind", "(", "QSrc", "[", "i", "]", ")", ";"], "ground_truth": ["AvailableAlus", "[", "AK", "]", ".", "push_back", "(", "QSrc", "[", "i", "]", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "LoadAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14429, "Length": 24, "Cover_Rate": 0.3116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "riscv_emit_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "return", "(", "can_create_pseudo_p", "(", ")", "?", "emit_move_insn", "(", "dest", ",", "src", ")", ":", "emit_move_insn_1", "(", "dest", ",", "src", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_emit_move", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14430, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "MF", ".", "getFunction", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "PICLabel", ")", ";", "}", "return", "Result", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NewOpc", "=", "(", "IntNo", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "NewOpc", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMISelLowering163", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14431, "Length": 348, "Cover_Rate": 0.8018433179723502, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";", "AtMIPressure", ".", "inc", "(", "U", ".", "RegUnit", ",", "LiveMask", ",", "LiveMask", "|", "U", ".", "LaneMask", ",", "*", "MRI", ")", ";", "}", "MaxPressure", "=", "max", "(", "AtMIPressure", ",", "MaxPressure", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "defs", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", "||", "MO", ".", "isDead", "(", ")", ")", "continue", ";", "auto", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "I", "=", "LiveRegs", ".", "find", "(", "Reg", ")", ";", "if", "(", "I", "==", "LiveRegs", ".", "end", "(", ")", ")", "continue", ";", "auto", "&", "LiveMask", "=", "I", "->", "second", ";", "auto", "PrevMask", "=", "LiveMask", ";", "LiveMask", "&=", "~", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask", ",", "LiveMask", ",", "*", "MRI", ")", ";", "if", "(", "LiveMask", ".", "none", "(", ")", ")", "LiveRegs", ".", "erase", "(", "I", ")", ";", "}", "for", "(", "const", "auto", "&", "U", ":", "RegUses", ")", "{"], "ground_truth": ["auto", "&", "LiveMask", "=", "LiveRegs", "[", "U", ".", "RegUnit", "]", ";"], "File": "GCNRegPressure", "Func": "recede", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14432, "Length": 189, "Cover_Rate": 0.6450511945392492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "llvm", "::", "StringRef", "Sym", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "Function", "*", "F", "=", "G", "->", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", "Sym", ")", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "SpecialCallingConv", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MipsISelLowering106", "Func": "getSpecialCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14433, "Length": 67, "Cover_Rate": 0.6320754716981132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cmp0", "==", "APFloat", "::", "cmpEqual", ")", "return", "maxnum", "(", "Src1", ",", "Src2", ")", ";", "APFloat", "::", "cmpResult", "Cmp1", "=", "Max3", ".", "compare", "(", "Src1", ")", ";", "assert", "(", "Cmp1", "!=", "APFloat", "::", "cmpUnordered", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cmp1", "==", "APFloat", "::", "cmpEqual", ")", "return", "maxnum", "(", "Src0", ",", "Src2", ")", ";", "return", "maxnum", "(", "Src0", ",", "Src1", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstCombineIntrinsic (2)", "Func": "fmed3AMDGCN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14434, "Length": 64, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectFPToInt", "(", "const", "Instruction", "*", "I", ",", "bool", "Signed", ")", "{", "MVT", "DestVT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "DestVT", ")", "||", "DestVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64FastISel1", "Func": "SelectFPToInt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14435, "Length": 134, "Cover_Rate": 0.5296442687747036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{"], "ground_truth": ["auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Immediate", ",", "Ctx", ")", ";"], "File": "AArch64AsmParser1", "Func": "CreateImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14436, "Length": 40, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "Alignment", "=", "std", "::", "max", "(", "TargetAlign", ",", "MaxAlign", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "LR", "=", "RegInfo", "->", "getRARegister", "(", ")", ";", "bool", "DisableRedZone", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoRedZone", ")", ";", "bool", "CanUseRedZone", "=", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", "&&", "!", "MustSaveLR", "(", "MF", ",", "LR", ")", "&&", "!", "FI", "->", "mustSaveTOC", "(", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "bool", "FitsInRedZone", "=", "FrameSize", "<=", "Subtarget", ".", "getRedZoneSize", "(", ")", ";", "if", "(", "!", "DisableRedZone", "&&", "CanUseRedZone", "&&", "FitsInRedZone", ")", "{", "return", "<NUM_LIT>", ";", "}", "unsigned", "maxCallFrameSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "getLinkageSize", "(", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "alignTo", "(", "maxCallFrameSize", ",", "Alignment", ")", ";"], "ground_truth": ["if", "(", "NewMaxCallFrameSize", ")", "*", "NewMaxCallFrameSize", "=", "maxCallFrameSize", ";"], "File": "PPCFrameLowering16", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14437, "Length": 166, "Cover_Rate": 0.6360153256704981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "static_cast", "<", "unsigned", ">", "(", "M", "[", "i", "]", ")", "!=", "i", "+", "WhichResult", ")", "||", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "static_cast", "<", "unsigned", ">", "(", "M", "[", "i", "+", "<NUM_LIT>", "]", ")", "!=", "i", "+", "NumElts", "+", "WhichResult", ")", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64PostLegalizerCombiner", "Func": "isTRNMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14438, "Length": 80, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtst_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14439, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "dumpStack", "(", ")", "const", "{", "cerr", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "StackTop", ";", "++", "i", ")", "{", "cerr", "<<", "<STR_LIT>", "<<", "Stack", "[", "i", "]", ";", "assert", "(", "RegMap", "[", "Stack", "[", "i", "]", "]", "==", "i", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86FloatingPoint23", "Func": "dumpStack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14440, "Length": 50, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "GeneralDoubleLow8RegDecoderTable", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "HexagonDisassembler1", "Func": "DecodeGeneralDoubleLow8RegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14441, "Length": 25, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "<ISA_LIT>FrameSortingObject", ">", "SortingObjects", "(", "MFI", "->", "getObjectIndexEnd", "(", ")", ")", ";", "for", "(", "auto", "&", "Obj", ":", "ObjectsToAllocate", ")", "{", "SortingObjects", "[", "Obj", "]", ".", "IsValid", "=", "true", ";", "SortingObjects", "[", "Obj", "]", ".", "ObjectIndex", "=", "Obj", ";", "SortingObjects", "[", "Obj", "]", ".", "ObjectAlignment", "=", "MFI", "->", "getObjectAlignment", "(", "Obj", ")", ";", "int", "ObjectSize", "=", "MFI", "->", "getObjectSize", "(", "Obj", ")", ";", "if", "(", "ObjectSize", "==", "<NUM_LIT>", ")", "SortingObjects", "[", "Obj", "]", ".", "ObjectSize", "=", "<NUM_LIT>", ";", "else", "SortingObjects", "[", "Obj", "]", ".", "ObjectSize", "=", "ObjectSize", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isFI", "(", ")", ")", "continue", ";", "int", "Index", "=", "MO", ".", "getIndex", "(", ")", ";", "if", "(", "Index", ">=", "<NUM_LIT>", "&&", "Index", "<", "MFI", "->", "getObjectIndexEnd", "(", ")", "&&", "SortingObjects", "[", "Index", "]", ".", "IsValid", ")", "SortingObjects", "[", "Index", "]", ".", "ObjectNumUses", "++", ";", "}", "}", "}", "std", "::", "stable_sort", "(", "SortingObjects", ".", "begin", "(", ")", ",", "SortingObjects", ".", "end", "(", ")", ",", "<ISA_LIT>FrameSortingComparator", "(", ")", ")", ";", "int", "i", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "auto", "&", "Obj", ":", "SortingObjects", ")", "{"], "File": "X86FrameLowering118", "Func": "orderFrameObjects", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14442, "Length": 221, "Cover_Rate": 0.7038216560509554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "CE", ")", "return", "false", ";"], "File": "ARMAsmParser (2)3", "Func": "isMVELongShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14443, "Length": 23, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "isDeviceBarrier", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op5", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Opc", "=", "isDeviceBarrier", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14444, "Length": 100, "Cover_Rate": 0.6802721088435374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmInstrumentation", "::", "InstrumentInstruction", "(", "const", "MCInst", "&", "Inst", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCContext", "&", "Ctx", ",", "MCStreamer", "&", "Out", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation3", "Func": "InstrumentInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14445, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo", "Func": "SubsumesPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14446, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "to_hexstring", "(", "Bundle", ")", "<<", "<STR_LIT>", ")", ";", "std", "::", "bitset", "<", "<NUM_LIT>", ">", "bundle", ";", "uint8_t", "bt", ";", "int32_t", "val32", ";", "bundle", "=", "Bundle", ">>", "(", "(", "Extra", ".", "MayCompress", ")", "?", "<ISA_LIT>II", "::", "Gen3SPUPredicateStart", ":", "<ISA_LIT>II", "::", "SpuPredicateStart", ")", ";", "memcpy", "(", "&", "bt", ",", "&", "bundle", ",", "<NUM_LIT>", ")", ";", "bt", "&=", "(", "(", "<NUM_LIT>", "<<", "(", "(", "Extra", ".", "MayCompress", ")", "?", "<ISA_LIT>II", "::", "Gen3SPUPredicateSize", ":", "<ISA_LIT>II", "::", "SpuPredicateSize", ")", ")", "-", "<NUM_LIT>", ")", ";", "Extra", ".", "Predicate", "=", "bt", ";", "bundle", "=", "Bundle", ">>", "(", "<ISA_LIT>II", "::", "SpuPolarityBit", "+", "(", "(", "Extra", ".", "MayCompress", ")", "?", "<ISA_LIT>II", "::", "Gen3SPUStart", ":", "<ISA_LIT>II", "::", "SPUStart", ")", ")", ";", "memcpy", "(", "&", "bt", ",", "&", "bundle", ",", "<NUM_LIT>", ")", ";", "bt", "&=", "<NUM_LIT>", ";"], "ground_truth": ["Extra", ".", "Polarity", "=", "bt", ";"], "File": "TPCDisassembler", "Func": "readJmpInstruction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14447, "Length": 140, "Cover_Rate": 0.5426356589147286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "BeginCOFFSymbolDef", "(", "S", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ")", ";", "OutStreamer", "->", "EmitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_NULL", ")", ";", "OutStreamer", "->", "EndCOFFSymbolDef", "(", ")", ";", "int64_t", "Feat00Flags", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "{", "Feat00Flags", "|=", "<NUM_LIT>", ";", "}", "if", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "{", "Feat00Flags", "|=", "<NUM_LIT>", ";", "}", "if", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "{", "Feat00Flags", "|=", "<NUM_LIT>", ";", "}", "OutStreamer", "->", "emitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "OutStreamer", "->", "emitAssignment", "(", "S", ",", "MCConstantExpr", "::", "create", "(", "Feat00Flags", ",", "MMI", "->", "getContext", "(", ")", ")", ")", ";", "}", "OutStreamer", "->", "emitSyntaxDirective", "(", ")", ";", "bool", "is16", "=", "TT", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "CODE16", ";"], "ground_truth": ["if", "(", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "is16", ")", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "X86AsmPrinter17", "Func": "emitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14448, "Length": 181, "Cover_Rate": 0.3842887473460722, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", ")", "target_flags", "|=", "MASK_NO_SDATA_SET", ";", "if", "(", "flag_no_common", "==", "<NUM_LIT>", ")", "flag_no_common", "=", "!", "TARGET_NO_SDATA_SET", ";", "\\", "if", "(", "TARGET_MIXED_CODE", ")", "TARGET_Q_CLASS", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_Q_CLASS", ")", "TARGET_COMPACT_CASESI", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_COMPACT_CASESI", ")", "TARGET_CASE_VECTOR_PC_RELATIVE", "=", "<NUM_LIT>", ";", "arc_init", "(", ")", ";"], "ground_truth": ["}"], "File": "arc4", "Func": "arc_override_options", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14449, "Length": 50, "Cover_Rate": 0.6493506493506493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "llvm", "::", "getBLRCallOpcode", "(", "const", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hardenSlsBlr", "(", ")", ")", "return", "<STR_LIT>", ";"], "File": "AArch64InstrInfo105", "Func": "getBLRCallOpcode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14450, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "Position", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SourceRegister", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "LPAC", "::", "ADD", ")", ";"], "ground_truth": ["}"], "File": "LanaiInstrInfo (2)", "Func": "storeRegToStackSlot", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14451, "Length": 48, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVShiftRImm", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", "&&", "Cnt", "<", "EltSize", ")", "{", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "NegShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NegShiftLeft", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Opc", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NegShift", ")", ";"], "ground_truth": ["return", "NegShiftLeft", ";"], "File": "AArch64ISelLowering (2)", "Func": "LowerVectorSRA_SRL_SHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14452, "Length": 146, "Cover_Rate": 0.3956639566395664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Flag", "=", "ELF", "::", "EF_CPU0_NOREORDER", ";"], "ground_truth": ["Flag", "|=", "ELF", "::", "EF_CPU0_ARCH_32R2", ";"], "File": "Cpu0ELFObjectWriter1", "Func": "getEFlags", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14453, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_subph256_mask", "(", "__C", ",", "__D", ",", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_sub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14454, "Length": 13, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "std", "::", "string", "Ret", ";"], "ground_truth": ["Ret", "+=", "<STR_LIT>", ";"], "File": "LoongArchTargetMachine", "Func": "computeDataLayout", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14455, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getScalarType", "(", ")", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Load1", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Alignment", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "Increment", ")", ";", "SDValue", "Load2", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "Alignment", ")", ")", ";", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Load2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewVec", "=", "DAG", ".", "getUNDEF", "(", "RegVT", ")", ";", "NewVec", "=", "Insert128BitVector", "(", "NewVec", ",", "Load1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "NewVec", "=", "Insert128BitVector", "(", "NewVec", ",", "Load2", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "NewVec", ",", "TF", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "PerformLOADCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14456, "Length": 253, "Cover_Rate": 0.5622222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_extractf64x4_mask", "(", "(", "__v8df", ")", "__A", ",", "__imm", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_extractf64x4_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14457, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MandarinSubtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "MandarinSubtarget", "Func": "anchor", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14458, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "bits", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "if", "(", "isSigned", ")", "return", "-", "<NUM_LIT>", "<<", "(", "bits", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "HexagonMCInst", "Func": "getMinValue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14459, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", "<=", "<NUM_LIT>", ")", "{", "unsigned", "MulOpc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "MulOpc", ",", "SL", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ";", "}", "unsigned", "MulLoOpc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MulHiOpc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "MulLoOpc", ",", "SL", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ";", "SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "MulHiOpc", ",", "SL", ",", "<STR_LIT>", ",", "N0", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "MulLo", ",", "MulHi", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "getMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14460, "Length": 104, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "Incoming", ")", ")", "{", "NewPhi", "->", "addIncoming", "(", "Broken", ",", "From", ")", ";", "continue", ";", "}", "Phi", "->", "setIncomingValue", "(", "i", ",", "BoolFalse", ")", ";", "Value", "*", "PhiArg", "=", "handleLoopCondition", "(", "Incoming", ",", "Broken", ",", "L", ",", "Term", ",", "LoopPhiConditions", ")", ";", "NewPhi", "->", "addIncoming", "(", "PhiArg", ",", "From", ")", ";", "}", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "ground_truth": ["while", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "!=", "EndCf", ")", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "OldEnd", "->", "getNextNode", "(", ")", ")", ";"], "File": "SIAnnotateControlFlow11", "Func": "handleLoopCondition", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14461, "Length": 202, "Cover_Rate": 0.35008665511265163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "U", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "imm", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "imm", ")", ")", ")", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeAddrMode5FP16Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14462, "Length": 79, "Cover_Rate": 0.572463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NandAB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "NandABNandA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NandAB", ",", "LHS", ")", ";", "SDValue", "NandABNandB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NandAB", ",", "RHS", ")", ";"], "ground_truth": ["SDValue", "Xor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NandABNandA", ",", "NandABNandB", ")", ";"], "File": "TL45ISelLowering", "Func": "lowerXor", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14463, "Length": 97, "Cover_Rate": 0.7293233082706767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "DEBUG_PREFIX", "<<", "<STR_LIT>", "<<", "From", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "To", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ".", "getInstr", "(", ")", ")", ";", "}", "}", ";", "if", "(", "BBPrevious", "->", "isSuccessor", "(", "BB", ")", ")", "FixFallthrough", "(", "BBPrevious", ",", "BB", ")", ";", "if", "(", "AfterNext", "&&", "After", "->", "isSuccessor", "(", "AfterNext", ")", ")", "FixFallthrough", "(", "After", ",", "AfterNext", ")", ";", "if", "(", "BBNext", "&&", "BB", "->", "isSuccessor", "(", "BBNext", ")", ")", "FixFallthrough", "(", "BB", ",", "BBNext", ")", ";"], "ground_truth": ["BBUtils", "->", "adjustBBOffsetsAfter", "(", "After", ")", ";"], "File": "ARMBlockPlacement3", "Func": "moveBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14464, "Length": 103, "Cover_Rate": 0.30654761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isIntN", "(", "<NUM_LIT>", ",", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsAsmBackend48", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14465, "Length": 223, "Cover_Rate": 0.4099264705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "(", "const", "MCSubtargetInfo", "&", "sti", ",", "MCAsmParser", "&", "Parser", ",", "const", "MCInstrInfo", "&", "mii", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", "Options", ",", "sti", ")", ",", "MII", "(", "mii", ")", ",", "InstInfo", "(", "nullptr", ")", "{", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "ground_truth": ["Instrumentation", ".", "reset", "(", "Create<ISA_LIT>AsmInstrumentation", "(", "Options", ",", "Parser", ".", "getContext", "(", ")", ",", "STI", ")", ")", ";"], "File": "X86AsmParser (2)3", "Func": "X86AsmParser", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14466, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUCFGStructurizer", "::", "hasBackEdge", "(", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "MachineLoop", "*", "LoopRep", "=", "MLI", "->", "getLoopFor", "(", "MBB", ")", ";", "if", "(", "!", "LoopRep", ")", "return", "false", ";", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";"], "ground_truth": ["return", "MBB", "->", "isSuccessor", "(", "LoopHeader", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "hasBackEdge", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14467, "Length": 48, "Cover_Rate": 0.9795918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AllDead", "=", "true", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "R", ".", "isVirtual", "(", ")", "||", "!", "isDead", "(", "R", ")", ")", "{", "AllDead", "=", "false", ";", "break", ";", "}", "Regs", ".", "push_back", "(", "R", ")", ";", "}", "if", "(", "!", "AllDead", ")", "continue", ";", "B", "->", "erase", "(", "MI", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Regs", ".", "size", "(", ")", ";", "i", "!=", "n", ";", "++", "i", ")", "MRI", ".", "markUsesInDebugValueAsUndef", "(", "Regs", "[", "i", "]", ")", ";"], "File": "HexagonBitSimplify16", "Func": "runOnNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14468, "Length": 130, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "&", "AMDGPU", "::", "R600_TReg32RegClass", ";", "}"], "ground_truth": ["}"], "File": "R600RegisterInfo", "Func": "getCFGStructurizerRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14469, "Length": 11, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "poly_uint64", "aarch64_vectorize_preferred_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "aarch64_sve_data_mode_p", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "{", "HOST_WIDE_INT", "result", ";", "if", "(", "!", "BITS_PER_SVE_VECTOR", ".", "is_constant", "(", "&", "result", ")", ")", "result", "=", "TYPE_ALIGN", "(", "TREE_TYPE", "(", "type", ")", ")", ";", "return", "result", ";", "}"], "ground_truth": ["return", "TYPE_ALIGN", "(", "type", ")", ";"], "File": "aarch64", "Func": "aarch64_vectorize_preferred_vector_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14470, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SkipInstruction", "=", "false", ";", "if", "(", "MapDefNotCollected", ")", "{", "processGlobals", "(", "true", ")", ";", "MapDefNotCollected", "=", "false", ";", "}", "std", "::", "unordered_map", "<", "uint32_t", ",", "StringRef", ">", "FuncArgNames", ";", "for", "(", "const", "DINode", "*", "DN", ":", "SP", "->", "getRetainedNodes", "(", ")", ")", "{", "if", "(", "const", "auto", "*", "DV", "=", "dyn_cast", "<", "DILocalVariable", ">", "(", "DN", ")", ")", "{", "uint32_t", "Arg", "=", "DV", "->", "getArg", "(", ")", ";", "if", "(", "Arg", ")", "{", "visitTypeEntry", "(", "DV", "->", "getType", "(", ")", ")", ";", "FuncArgNames", "[", "Arg", "]", "=", "DV", "->", "getName", "(", ")", ";", "}", "}", "}", "uint32_t", "ProtoTypeId", ";", "visitSubroutineType", "(", "SP", "->", "getType", "(", ")", ",", "true", ",", "FuncArgNames", ",", "ProtoTypeId", ")", ";", "uint8_t", "Scope", "=", "SP", "->", "isLocalToUnit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "FuncTypeEntry", "=", "std", "::", "make_unique", "<", "BTFTypeFunc", ">", "(", "SP", "->", "getName", "(", ")", ",", "ProtoTypeId", ",", "Scope", ")", ";", "uint32_t", "FuncTypeId", "=", "addType", "(", "std", "::", "move", "(", "FuncTypeEntry", ")", ")", ";", "for", "(", "const", "auto", "&", "TypeEntry", ":", "TypeEntries", ")", "TypeEntry", "->", "completeType", "(", "*", "this", ")", ";", "MCSymbol", "*", "FuncLabel", "=", "Asm", "->", "getFunctionBegin", "(", ")", ";", "BTFFuncInfo", "FuncInfo", ";", "FuncInfo", ".", "Label", "=", "FuncLabel", ";", "FuncInfo", ".", "TypeId", "=", "FuncTypeId", ";"], "ground_truth": ["if", "(", "FuncLabel", "->", "isInSection", "(", ")", ")", "{"], "File": "BTFDebug10", "Func": "beginFunctionImpl", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14471, "Length": 213, "Cover_Rate": 0.6358208955223881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", "&&", "Loop", "!=", "nullptr", "&&", "Loop", "->", "getHeader", "(", ")", "==", "MBB", ")", "{", "for", "(", "auto", "I", "=", "MBB", "->", "pred_begin", "(", ")", ";", "I", "!=", "MBB", "->", "pred_end", "(", ")", ";", "++", "I", ")", "if", "(", "Loop", "->", "contains", "(", "*", "I", ")", ")", "PredMBB", "=", "(", "*", "I", "==", "MBB", "?", "nullptr", ":", "*", "I", ")", ";", "}"], "ground_truth": ["assert", "(", "(", "PredMBB", "==", "nullptr", "||", "!", "Loop", "||", "Loop", "->", "contains", "(", "PredMBB", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZMachineScheduler", "Func": "getSingleSchedPred", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14472, "Length": 91, "Cover_Rate": 0.674074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "spu_split_convert", "(", "rtx", "ops", "[", "]", ")", "{", "if", "(", "REGNO", "(", "ops", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", "emit_note", "(", "NOTE_INSN_DELETED", ")", ";", "else", "{"], "ground_truth": ["rtx", "op0", "=", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "spu", "Func": "spu_split_convert", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14473, "Length": 50, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_expandsi256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_expand_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14474, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LiteralPair0", "=", "Literals", "[", "i", "]", ";", "unsigned", "LiteralPair1", "=", "(", "i", "+", "<NUM_LIT>", "<", "e", ")", "?", "Literals", "[", "i", "+", "<NUM_LIT>", "]", ":", "<NUM_LIT>", ";", "InsertPos", "=", "BuildMI", "(", "MBB", ",", "InsertPos", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "LiteralPair0", ")", ".", "addImm", "(", "LiteralPair1", ")", ";", "}"], "ground_truth": ["return", "InsertPos", ";"], "File": "R600ControlFlowFinalizer (2)1", "Func": "insertLiterals", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14475, "Length": 62, "Cover_Rate": 0.512396694214876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";"], "ground_truth": ["}"], "File": "MOSMCExpr", "Func": "findAssociatedFragment", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14476, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ScheduleDAGMI", "::", "fillVgprSgprCost", "(", "_Iterator", "First", ",", "_Iterator", "End", ",", "unsigned", "&", "VgprUsage", ",", "unsigned", "&", "SgprUsage", ")", "{", "VgprUsage", "=", "<NUM_LIT>", ";", "SgprUsage", "=", "<NUM_LIT>", ";", "for", "(", "_Iterator", "RegI", "=", "First", ";", "RegI", "!=", "End", ";", "++", "RegI", ")", "{", "unsigned", "Reg", "=", "*", "RegI", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "PSetIterator", "PSetI", "=", "MRI", ".", "getPressureSets", "(", "Reg", ")", ";", "for", "(", ";", "PSetI", ".", "isValid", "(", ")", ";", "++", "PSetI", ")", "{", "if", "(", "*", "PSetI", "==", "<STR_LIT>", "::", "VGPR_32", ")", "VgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "ground_truth": ["else", "if", "(", "*", "PSetI", "==", "<STR_LIT>", "::", "SReg_32", ")", "SgprUsage", "+=", "PSetI", ".", "getWeight", "(", ")", ";"], "File": "SIMachineScheduler22", "Func": "fillVgprSgprCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14477, "Length": 119, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", ",", "<NUM_LIT>", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "isTargetDarwin", "(", ")", ")", ")", "continue", ";", "bool", "isKill", "=", "true", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", "&&", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ")", "isKill", "=", "false", ";", "}"], "ground_truth": ["if", "(", "isKill", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "File": "ARMFrameLowering25", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14478, "Length": 167, "Cover_Rate": 0.33601609657947684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUIntrinsicInfo", "::", "AMDGPUIntrinsicInfo", "(", "TargetMachine", "*", "tm", ")", ":", "TargetIntrinsicInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUIntrinsicInfo5", "Func": "AMDGPUIntrinsicInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14479, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setArgFlags", "(", "OrigArg", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "bool", "Split", "=", "false", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "VRegs", "[", "i", "]", ")", ";", "unsigned", "Dst", "=", "VRegs", "[", "i", "]", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "F", ".", "getCallingConv", "(", ")", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "if", "(", "!", "Split", ")", "{", "Split", "=", "true", ";", "Dst", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MIRBuilder", ".", "buildUndef", "(", "Dst", ")", ";", "}", "unsigned", "Tmp", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MIRBuilder", ".", "buildInsert", "(", "Tmp", ",", "Dst", ",", "Reg", ",", "Offset", ")", ";", "Dst", "=", "Tmp", ";", "}", ")", ";", "if", "(", "Dst", "!=", "VRegs", "[", "i", "]", ")", "MIRBuilder", ".", "buildCopy", "(", "VRegs", "[", "i", "]", ",", "Dst", ")", ";", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "{", "return", "false", ";", "}", "uint64_t", "StackOffset", "=", "alignTo", "(", "Handler", ".", "StackUsed", ",", "<NUM_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", ",", "true", ")", ")", ";", "}"], "ground_truth": ["MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";"], "File": "AArch64CallLowering (2)", "Func": "lowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14480, "Length": 319, "Cover_Rate": 0.7136465324384788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Immediate", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getImm", "(", ")", ")", ")", ";", "break", ";", "case", "ContextImmediate", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getImmS16Context", "(", ")", ")", ")", ";", "break", ";", "default", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getExpr", "(", ")", ")", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "PPCAsmParser (2)1", "Func": "addS16ImmOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14481, "Length": 58, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "ST", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "ST", ".", "isTarget64BitILP32", "(", ")", "||", "!", "ST", ".", "is64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "ST", ".", "is64Bit", "(", ")", "||", "ST", ".", "isTargetCygMing", "(", ")", "||", "ST", ".", "isTargetWindows", "(", ")", "||", "ST", ".", "isTargetNaCl", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "ST", ".", "isTargetNaCl", "(", ")", ")", ";", "else", "if", "(", "ST", ".", "is64Bit", "(", ")", "||", "ST", ".", "isTargetDarwin", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["else", "Ret", "+=", "<STR_LIT>", ";"], "File": "X86TargetMachine42", "Func": "computeDataLayout", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14482, "Length": 117, "Cover_Rate": 0.6802325581395349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "LoadInst", ">", "(", "Inst", ")", "&&", "isAcquireOrStronger", "(", "Ord", ")", ")", "return", "Builder", ".", "CreateFence", "(", "AtomicOrdering", "::", "Acquire", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "RISCVISelLowering", "Func": "emitTrailingFence", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14483, "Length": 28, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fix", "->", "minipool", "=", "NULL", ";", "gcc_assert", "(", "fix", "->", "forwards", "||", "fix", "->", "backwards", ")", ";", "if", "(", "ARM_DOUBLEWORD_ALIGN", "&&", "fix", "->", "fix_size", ">=", "<NUM_LIT>", ")", "minipool_pad", "=", "<NUM_LIT>", ";", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "INSN_UID", "(", "insn", ")", ",", "(", "unsigned", "long", ")", "address", ",", "-", "<NUM_LIT>", "*", "(", "long", ")", "fix", "->", "backwards", ",", "(", "long", ")", "fix", "->", "forwards", ")", ";", "arm_print_value", "(", "dump_file", ",", "fix", "->", "value", ")", ";", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "}", "fix", "->", "next", "=", "NULL", ";", "if", "(", "minipool_fix_head", "!=", "NULL", ")", "minipool_fix_tail", "->", "next", "=", "fix", ";", "else", "minipool_fix_head", "=", "fix", ";"], "ground_truth": ["minipool_fix_tail", "=", "fix", ";"], "File": "arm4", "Func": "push_minipool_fix", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14484, "Length": 120, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsTailCallConvention", "(", "CalleeCC", ")", "&&", "CalleeCC", "!=", "CallingConv", "::", "C", ")", "return", "false", ";", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "CallerF", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", "->", "getCallingConv", "(", ")", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "if", "(", "GuaranteedTailCallOpt", ")", "{", "if", "(", "IsTailCallConvention", "(", "CalleeCC", ")", "&&", "CCMatch", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "if", "(", "!", "CCMatch", "&&", "CallerCC", "==", "CallingConv", "::", "<ISA_LIT>_StdCall", ")", "return", "false", ";", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "ArgLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "bool", "Unused", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "Ins", "[", "i", "]", ".", "Used", ")", "{", "Unused", "=", "true", ";", "break", ";", "}", "}", "if", "(", "Unused", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "!", "CCMatch", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs1", ";", "CCState", "CCInfo1", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs1", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs2", ";"], "File": "X86ISelLowering191", "Func": "IsEligibleForTailCallOptimization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14485, "Length": 431, "Cover_Rate": 0.4058380414312618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "DstR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "Is128B", "=", "HST", ".", "useHVXDblOps", "(", ")", ";", "auto", "*", "RC", "=", "!", "Is128B", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "NeedAlign", "=", "RC", "->", "getAlignment", "(", ")", ";"], "File": "HexagonFrameLowering20", "Func": "expandLoadVec", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14486, "Length": 93, "Cover_Rate": 0.35361216730038025, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rs6000_call_darwin_1", "(", "value", ",", "func_desc", ",", "tlsarg", ",", "cookie", ",", "true", ")", ";", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_sibcall_darwin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14487, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "MF", ".", "begin", "(", ")", ",", "FE", "=", "MF", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "*", "FI", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "DLXDelaySlotFiller", "Func": "runOnMachineFunction", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14488, "Length": 52, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM", ".", "add", "(", "create<ISA_LIT>LoadStoreOptimizationPass", "(", "true", ")", ")", ";", "if", "(", "ExpandMLx", "&&", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "hasVFP2", "(", ")", ")", "PM", ".", "add", "(", "createMLxExpansionPass", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMTargetMachine34", "Func": "addPreRegAlloc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14489, "Length": 68, "Cover_Rate": 0.9855072463768116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", ".", "getType", "(", "Reg", ")", ".", "getSizeInBits", "(", ")", "!=", "ExpectedSize", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "RBI", ".", "getRegBank", "(", "Reg", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "!=", "ExpectedRegBankID", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "ARMInstructionSelector (2)", "Func": "validReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14490, "Length": 58, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "<ISA_LIT>MCInstLower", "MCInstLowering", "(", "OutContext", ",", "STI", ",", "*", "this", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "STI", ".", "getInstrInfo", "(", ")", "->", "verifyInstruction", "(", "*", "MI", ",", "Err", ")", ")", "{", "LLVMContext", "&", "C", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "C", ".", "emitError", "(", "<STR_LIT>", "+", "Err", ")", ";", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "}", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "++", "MI", "->", "getIterator", "(", ")", ";", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "AMDGPUMCInstLower11", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14491, "Length": 315, "Cover_Rate": 0.49841772151898733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm24bit", "(", ")", "const", "{", "return", "isImmediate", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isImm24bit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14492, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "Subtarget", "->", "isLittle", "(", ")", ")", ")", "{"], "File": "ARMISelLowering (3)", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14493, "Length": 52, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsCRField", ")", "{", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "is32BitELFABI", "(", ")", ")", "{", "FuncInfo", "->", "addMustSaveCR", "(", "Reg", ")", ";", "}", "else", "{", "CRSpilled", "=", "true", ";", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "CRMIB", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitKill", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "CRMIB", ")", ";", "MBB", ".", "insert", "(", "MI", ",", "addFrameReference", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "getKillRegState", "(", "true", ")", ")", ",", "I", ".", "getFrameIdx", "(", ")", ")", ")", ";", "}", "}", "else", "{", "if", "(", "I", ".", "isSpilledToReg", "(", ")", ")", "{", "unsigned", "Dst", "=", "I", ".", "getDstReg", "(", ")", ";", "if", "(", "Spilled", "[", "Dst", "]", ")", "continue", ";", "if", "(", "VSRContainingGPRs", "[", "Dst", "]", ".", "second", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "Subtarget", ".", "hasP9Vector", "(", ")", "&&", "<STR_LIT>", ")", ";", "NumPESpillVSR", "+=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "VSRContainingGPRs", "[", "Dst", "]", ".", "first", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "VSRContainingGPRs", "[", "Dst", "]", ".", "second", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "if", "(", "VSRContainingGPRs", "[", "Dst", "]", ".", "second", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Subtarget", ".", "hasP8Vector", "(", ")", "&&", "<STR_LIT>", ")", ";", "++", "NumPESpillVSR", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TRI", "->", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "VSRContainingGPRs", "[", "Dst", "]", ".", "first", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Spilled", ".", "set", "(", "Dst", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "if", "(", "Subtarget", ".", "needsSwapsForVSXMemOps", "(", ")", "&&", "!", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ")", "TII", ".", "storeRegToStackSlotNoUpd", "(", "MBB", ",", "MI", ",", "Reg", ",", "!", "IsLiveIn", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "else", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "!", "IsLiveIn", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering16", "Func": "spillCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14494, "Length": 403, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arm_init_fp16_builtins", "(", "void", ")", "{", "tree", "fp16_type", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "fp16_type", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["layout_type", "(", "fp16_type", ")", ";"], "File": "arm-builtins2", "Func": "arm_init_fp16_builtins", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14495, "Length": 27, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14496, "Length": 46, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "count", "=", "<NUM_LIT>", ";", "while", "(", "*", "p", "&&", "isspace", "(", "*", "p", ")", "&&", "*", "p", "!=", "'\\n'", ")", "p", "++", ";", "count", "++", ";", "while", "(", "*", "p", "&&", "*", "p", "!=", "'\\n'", "&&", "strncmp", "(", "p", ",", "BaseTAI", "::", "CommentString", ",", "strlen", "(", "BaseTAI", "::", "CommentString", ")", ")", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "*", "p", "==", "','", ")", "count", "++", ";"], "File": "ARMTargetAsmInfo1", "Func": "countArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14497, "Length": 66, "Cover_Rate": 0.7415730337078652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vector", "<", "Constant", "*", ">", "SCEVParser", "::", "createAString", "(", "std", "::", "string", "input", ",", "Type", "*", "Int8Ty", ")", "{", "vector", "<", "Constant", "*", ">", "Init", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "input", ".", "size", "(", ")", ";", "i", "++", ")", "{", "Init", ".", "push_back", "(", "ConstantInt", "::", "get", "(", "Int8Ty", ",", "input", "[", "i", "]", ")", ")", ";"], "ground_truth": ["}"], "File": "SCEVParser", "Func": "createAString", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14498, "Length": 63, "Cover_Rate": 0.9402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DenseSet", "<", "StringRef", ">", "&", "getAttributes", "(", ")", "const", "override", "{"], "ground_truth": ["return", "Attributes", ";"], "File": "AMDGPUAttributor5", "Func": "getAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14499, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "OpIdx", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", "|", "<STR_LIT>", "::", "GLC", ")", ";"], "File": "AMDGPUInstructionSelector10", "Func": "renderSetGLC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14500, "Length": 29, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ShOpc", "=", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "ShOpc", ")", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "' '", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "ShOpc", "!=", "<STR_LIT>", ")", "{"], "File": "ARMAsmPrinter29", "Func": "printSORegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14501, "Length": 66, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "FALSE", ";", "ind", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "reload_completed", "&&", "(", "LABEL_REF_P", "(", "ind", ")", "||", "(", "GET_CODE", "(", "ind", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "TRUE", ";", "if", "(", "REG_P", "(", "ind", ")", ")", "return", "arm_address_register_rtx_p", "(", "ind", ",", "<NUM_LIT>", ")", ";", "if", "(", "wb_level", ">", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "ind", ")", "==", "POST_INC", "||", "GET_CODE", "(", "ind", ")", "==", "PRE_DEC", "||", "(", "wb_level", ">", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "ind", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "ind", ")", "==", "POST_DEC", ")", ")", ")", ")", "return", "arm_address_register_rtx_p", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "wb_level", ">", "<NUM_LIT>", "&&", "(", "GET_CODE", "(", "ind", ")", "==", "POST_MODIFY", "||", "GET_CODE", "(", "ind", ")", "==", "PRE_MODIFY", ")", "&&", "arm_address_register_rtx_p", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", ")", "ind", "=", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ";", "int", "factor", "=", "MIN", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "op", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "ind", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "REG_MODE_OK_FOR_BASE_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", ",", "-", "<NUM_LIT>", "*", "factor", ",", "<NUM_LIT>", "*", "factor", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&", "(", "factor", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "return", "TRUE", ";"], "File": "arm", "Func": "arm_coproc_mem_operand_wb", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14502, "Length": 338, "Cover_Rate": 0.7897196261682243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ";", "SDLoc", "dl", "(", "InputVector", ")", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InputVector", ")", ";", "EVT", "VecIdxTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getVectorIdxTy", "(", ")", ";", "SDValue", "BottomHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VecIdxTy", ")", ")", ";", "SDValue", "TopHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VecIdxTy", ")", ")", ";", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "<STR_LIT>", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BottomHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BottomHalf", ",", "ShAmt", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TopHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TopHalf", ",", "ShAmt", ")", ")", ";", "}", "else", "{", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "InputVector", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "InputVector", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "EVT", "ElementType", "=", "InputVector", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "EltSize", "=", "ElementType", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "uint64_t", "Offset", "=", "EltSize", "*", "i", ";", "SDValue", "OffsetVal", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "SDValue", "ScalarAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", ")", ",", "StackPtr", ",", "OffsetVal", ")", ";", "Vals", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "ElementType", ",", "dl", ",", "Ch", ",", "ScalarAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "}", "for", "(", "SmallVectorImpl", "<", "SDNode", "*", ">", "::", "iterator", "UI", "=", "Uses", ".", "begin", "(", ")", ",", "UE", "=", "Uses", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "Extract", "=", "*", "UI", ";", "SDValue", "Idx", "=", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Extract", ",", "<NUM_LIT>", ")", ",", "Vals", "[", "IdxVal", "]", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering119", "Func": "PerformEXTRACT_VECTOR_ELTCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14503, "Length": 484, "Cover_Rate": 0.4689922480620155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "host_basic_info_data_t", "hostInfo", ";", "mach_msg_type_number_t", "infoCount", ";", "infoCount", "=", "HOST_BASIC_INFO_COUNT", ";", "host_info", "(", "mach_host_self", "(", ")", ",", "HOST_BASIC_INFO", ",", "(", "host_info_t", ")", "&", "hostInfo", ",", "&", "infoCount", ")", ";", "if", "(", "hostInfo", ".", "cpu_type", "!=", "CPU_TYPE_POWERPC", ")", "return", "<STR_LIT>", ";", "switch", "(", "hostInfo", ".", "cpu_subtype", ")", "{", "case", "CPU_SUBTYPE_POWERPC_601", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_602", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_603", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_603e", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_603ev", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_604", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_604e", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_620", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_750", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_7400", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_7450", ":", "return", "<STR_LIT>", ";", "case", "CPU_SUBTYPE_POWERPC_970", ":", "return", "<STR_LIT>", ";", "default", ":", ";", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCSubtarget19", "Func": "GetCurrentPowerPCCPU", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14504, "Length": 126, "Cover_Rate": 0.9402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "svmatch_svnmatch_impl", "(", "int", "unspec", ")", ":", "m_unspec", "(", "unspec", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins-sve2", "Func": "svmatch_svnmatch_impl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14505, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Count", "%", "<NUM_LIT>", ")", "return", "false", ";", "while", "(", "Count", ">=", "<NUM_LIT>", ")", "{", "OS", ".", "write", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "Count", "-=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "CSKYAsmBackend2", "Func": "writeNopData", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14506, "Length": 30, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CM", "==", "CodeModel", "::", "Default", ")", "CM", "=", "CodeModel", "::", "Small", ";", "else", "if", "(", "CM", "==", "CodeModel", "::", "JITDefault", ")", "CM", "=", "CodeModel", "::", "Large", ";"], "ground_truth": ["else", "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "AArch64MCTargetDesc30", "Func": "adjustCodeGenOpts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14507, "Length": 49, "Cover_Rate": 0.5444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveModuleFP", "(", "<STR_LIT>", "Value", ",", "bool", "Is32BitABI", ")", "{", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveModuleFP", "(", "Value", ",", "Is32BitABI", ")", ";", "StringRef", "ModuleValue", ";"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "MipsTargetStreamer11", "Func": "emitDirectiveModuleFP", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14508, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCAsmInfoMicrosoft", "::", "<ISA_LIT>MCAsmInfoMicrosoft", "(", "const", "Triple", "&", "Triple", ")", "{", "if", "(", "Triple", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "{", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "PointerSize", "=", "<NUM_LIT>", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "WinEH", ";", "}", "AssemblerDialect", "=", "AsmWriterFlavor", ";"], "ground_truth": ["TextAlignFillValue", "=", "<NUM_LIT>", ";"], "File": "X86MCAsmInfo", "Func": "X86MCAsmInfoMicrosoft", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14509, "Length": 46, "Cover_Rate": 0.8363636363636363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TLSModel", "::", "LocalDynamic", ":", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolValue", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "Offset", "=", "lowerTLSGetOffset", "(", "Node", ",", "DAG", ",", "<STR_LIT>", ",", "Offset", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "incNumLocalDynamicTLSAccesses", "(", ")", ";", "CPV", "=", "<ISA_LIT>ConstantPoolValue", "::", "Create", "(", "GV", ",", "<STR_LIT>", ")", ";", "SDValue", "DTPOffset", "=", "DAG", ".", "getConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "DTPOffset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DTPOffset", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";"], "ground_truth": ["Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Offset", ",", "DTPOffset", ")", ";"], "File": "SystemZISelLowering", "Func": "lowerGlobalTLSAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14510, "Length": 170, "Cover_Rate": 0.32504780114722753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ValueEnumerator", "::", "getInstructionID", "(", "const", "Instruction", "*", "Inst", ")", "const", "{", "InstructionMapType", "::", "const_iterator", "I", "=", "InstructionMap", ".", "find", "(", "Inst", ")", ";", "assert", "(", "I", "!=", "InstructionMap", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "I", "->", "second", ";"], "File": "DXILValueEnumerator", "Func": "getInstructionID", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14511, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_xorv16qi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_xorv16qi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "else", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "destlo", ")", ")", "{", "if", "(", "src1", "!=", "dest", ")", "emit_move_insn", "(", "destlo", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "src2", "!=", "dest", "+", "halfregs", ")", "emit_move_insn", "(", "desthi", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "src2", "!=", "dest", "+", "halfregs", ")", "emit_move_insn", "(", "desthi", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "aarch642", "Func": "aarch64_split_combinev16qi", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14512, "Length": 113, "Cover_Rate": 0.3610223642172524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasBattery", "(", ")", "const", "{"], "ground_truth": ["return", "m_Battery", ";"], "File": "GBZ80Subtarget", "Func": "hasBattery", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14513, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MCK__HASH_8", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK__HASH_16", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ")", "if", "(", "CE", "->", "getValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "Match_Success", ";", "break", ";", "case", "MCK_ModImm", ":", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCExpr", "*", "SOExpr", "=", "Op", ".", "getImm", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "!", "SOExpr", "->", "evaluateAsAbsolute", "(", "Value", ")", ")", "return", "Match_Success", ";", "assert", "(", "(", "Value", ">=", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", "&&", "Value", "<=", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "MCK_rGPR", ":", "if", "(", "hasV8Ops", "(", ")", "&&", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "Match_Success", ";", "return", "Match_rGPR", ";", "case", "MCK_GPRPair", ":"], "ground_truth": ["if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "Match_Success", ";"], "File": "ARMAsmParser (2)3", "Func": "validateTargetOperandClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14514, "Length": 226, "Cover_Rate": 0.7174603174603175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64StorePairSuppress", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14515, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mapip", "Func": "mapip_initialize_trampoline", "Target": "mapip", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 14516, "Length": 6, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Idx", "%", "DstTy", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", ";", "(", "void", ")", "Idx", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "MVT", "ElemTy", "=", "SrcTy", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "==", "<STR_LIT>", ")", "return", "extractHvxSubvectorPred", "(", "SrcV", ",", "IdxV", ",", "dl", ",", "DstTy", ",", "DAG", ")", ";"], "ground_truth": ["return", "extractHvxSubvectorReg", "(", "SrcV", ",", "IdxV", ",", "dl", ",", "DstTy", ",", "DAG", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxExtractSubvector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14517, "Length": 69, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>LDCleanupPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZTargetMachine10", "Func": "addInstSelector", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14518, "Length": 37, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";"], "ground_truth": ["assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerV8I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14519, "Length": 69, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_MICROBLAZE_NONE", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MBlazeELFWriterInfo", "Func": "getRelocationType", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14520, "Length": 15, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "mips_machine_reorg2", "(", "void", ")", "{", "mips_reorg_process_insns", "(", ")", ";"], "ground_truth": ["if", "(", "!", "TARGET_MIPS16", "&&", "TARGET_EXPLICIT_RELOCS", "&&", "TUNE_MIPS4130", "&&", "TARGET_VR4130_ALIGN", ")", "vr4130_align_insns", "(", ")", ";"], "File": "mips4", "Func": "mips_machine_reorg2", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14521, "Length": 27, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "GBZ80ISelLowering (2)", "Func": "LowerBrCC", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14522, "Length": 65, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXLowerAggrCopies12", "Func": "getAnalysisUsage", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14523, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "DisassembleLdStMiscFrm", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "bool", "isStore", ",", "BO", "B", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "<ISA_LIT>Insts", "[", "Opcode", "]", ";", "bool", "isPrePost", "=", "isPrePostLdSt", "(", "TID", ".", "TSFlags", ")", ";", "const", "TargetOperandInfo", "*", "OpInfo", "=", "TID", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";", "unsigned", "&", "OpIdx", "=", "NumOpsAdded", ";", "OpIdx", "=", "<NUM_LIT>", ";", "assert", "(", "(", "(", "!", "isStore", "&&", "TID", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "||", "(", "isStore", "&&", "(", "TID", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", "||", "isPrePost", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isPrePost", "&&", "isStore", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "bool", "DualReg", "=", "HasDualReg", "(", "Opcode", ")", ";", "if", "(", "OpIdx", ">=", "NumOps", ")", "return", "false", ";", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "if", "(", "DualReg", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRd", "(", "insn", ")", "+", "<NUM_LIT>", ")", ")", ")", ";", "++", "OpIdx", ";", "}", "if", "(", "isPrePost", "&&", "!", "isStore", ")", "{", "assert", "(", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeRn", "(", "insn", ")", ")", ")", ")", ";"], "File": "ARMDisassemblerCore1", "Func": "DisassembleLdStMiscFrm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14524, "Length": 292, "Cover_Rate": 0.503448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "MachineRegisterInfo", "::", "use_iterator", "nextI", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", "->", "use_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "nextI", ")", "{", "nextI", "=", "std", "::", "next", "(", "I", ")", ";", "MachineOperand", "&", "Use", "=", "*", "I", ";", "MachineInstr", "*", "UseMI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseMI", "==", "MI", ")", "continue", ";", "if", "(", "Use", ".", "isDebug", "(", ")", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops3", "Func": "removeIfDead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14525, "Length": 100, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser43", "Func": "MipsAsmParser", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14526, "Length": 64, "Cover_Rate": 0.5378151260504201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregxiv4si", "(", "__o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv4si", "(", "__o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv4si", "(", "__o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv4si", "(", "__o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__builtin_aarch64_st4v4si", "(", "(", "__builtin_aarch64_simd_si", "*", ")", "__a", ",", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vst4q_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14527, "Length": 88, "Cover_Rate": 0.8712871287128713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "<STR_LIT>", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", "+", "SPAdj", ";", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "STI", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasBasePointer", "(", "MF", ")", ")", "{", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "Offset", "-=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "}", "else", "FrameReg", "=", "BasePtr", ";", "}", "if", "(", "RS", "&&", "FrameReg", "==", "<STR_LIT>", "&&", "RS", "->", "isScavengingFrameIndex", "(", "FrameIndex", ")", ")", "{", "assert", "(", "STI", ".", "getFrameLowering", "(", ")", "->", "hasReservedCallFrame", "(", "MF", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "AFI", "->", "isThumbFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "<NUM_LIT>", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "unsigned", "TmpReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "FrameReg", "==", "<STR_LIT>", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";"], "ground_truth": ["else", "{"], "File": "ThumbRegisterInfo1", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14528, "Length": 332, "Cover_Rate": 0.4218551461245235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", ")", "{", "assert", "(", "(", "Modifier", "==", "nullptr", "||", "Modifier", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "formatImm", "(", "(", "int32_t", ")", "Op", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["printExpr", "(", "Op", ".", "getExpr", "(", ")", ",", "O", ")", ";"], "File": "BPFInstPrinter19", "Func": "printOperand", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14529, "Length": 123, "Cover_Rate": 0.984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "ChildIteratorType", "child_end", "(", "NodeRef", "N", ")", "{"], "ground_truth": ["return", "N", "->", "getChildren", "(", ")", ".", "end", "(", ")", ";"], "File": "PatmosStackCacheAnalysis1", "Func": "child_end", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14530, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Name", ";", "if", "(", "check", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ",", "L", ",", "<STR_LIT>", ")", "||", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "true", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "getContext", "(", ")", ")", ";", "Expr", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Expr", ",", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC", ",", "getContext", "(", ")", ")", ";", "MCInst", "Inst", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "parseDirectiveTLSDescCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14531, "Length": 120, "Cover_Rate": 0.916030534351145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "SplitPoint", ";", "if", "(", "SplitPoint", "==", "BB", "->", "end", "(", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "BB", ";", "}", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "SplitBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "BB", "->", "getBasicBlock", "(", ")", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "BB", "->", "successors", "(", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "*", "Succ", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "I", "+=", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "FromBB", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "BB", "==", "FromBB", ".", "getMBB", "(", ")", ")", "{", "FromBB", ".", "setMBB", "(", "SplitBB", ")", ";", "break", ";", "}", "}", "}", "}", "MF", "->", "insert", "(", "++", "MachineFunction", "::", "iterator", "(", "BB", ")", ",", "SplitBB", ")", ";", "SplitBB", "->", "splice", "(", "SplitBB", "->", "begin", "(", ")", ",", "BB", ",", "SplitPoint", ",", "BB", "->", "end", "(", ")", ")", ";", "SplitBB", "->", "transferSuccessors", "(", "BB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "SplitBB", ")", ";"], "File": "SIISelLowering158", "Func": "splitKillBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14532, "Length": 198, "Cover_Rate": 0.7734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitCCTopData", "(", "StringRef", "Name", ")", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "XtensaMCTargetDesc1", "Func": "emitCCTopData", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14533, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "loop", "->", "num_nodes", ";", "i", "++", ")", "if", "(", "mn10300_block_contains_call", "(", "bbs", "[", "i", "]", ")", ")", "{", "result", "=", "true", ";", "break", ";", "}"], "ground_truth": ["free", "(", "bbs", ")", ";"], "File": "mn10300", "Func": "mn10300_loop_contains_call_insn", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14534, "Length": 45, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mema", ",", "wide_result", ";", "int", "last_byte_offset", ";", "HOST_WIDE_INT", "byte_offset", "=", "bit_offset", "/", "BITS_PER_UNIT", ";", "mode", "=", "GET_MODE", "(", "dest_reg", ")", ";", "hi", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "bitsize", "==", "<NUM_LIT>", "*", "BITS_PER_UNIT", "&&", "(", "bit_offset", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "lo", ";", "mem_lo", "=", "adjust_address", "(", "mem", ",", "QImode", ",", "byte_offset", ")", ";", "mem_hi", "=", "adjust_address", "(", "mem", ",", "QImode", ",", "byte_offset", "+", "<NUM_LIT>", ")", ";", "lo", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_zero_extendqisi2", "(", "lo", ",", "mem_lo", ")", ")", ";", "if", "(", "sign", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_extendqisi2", "(", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "mem_hi", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ",", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "gen_lowpart", "(", "SImode", ",", "dest_reg", ")", ",", "gen_lowpart", "(", "SImode", ",", "lo", ")", ",", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_zero_extendqisi2", "(", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "mem_hi", ")", ")", ";", "emit_insn", "(", "gen_insn_intlb", "(", "gen_lowpart", "(", "SImode", ",", "dest_reg", ")", ",", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "gen_lowpart", "(", "SImode", ",", "lo", ")", ")", ")", ";", "}", "return", ";", "}", "mema", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "addr_lo", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "byte_offset", ")", ")", ";", "mem_lo", "=", "change_address", "(", "mem", ",", "mode", ",", "gen_rtx_AND", "(", "Pmode", ",", "addr_lo", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem_lo", ",", "<NUM_LIT>", ")", ";", "last_byte_offset", "=", "(", "bit_offset", "+", "bitsize", "-", "<NUM_LIT>", ")", "/", "BITS_PER_UNIT", ";", "addr_hi", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "last_byte_offset", ")", ")", ";", "mem_hi", "=", "change_address", "(", "mem", ",", "mode", ",", "gen_rtx_AND", "(", "Pmode", ",", "addr_hi", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem_hi", ",", "<NUM_LIT>", ")", ";", "if", "(", "bitsize", "==", "<NUM_LIT>", ")", "{", "addr_lo", "=", "make_safe_from", "(", "addr_lo", ",", "dest_reg", ")", ";", "wide_result", "=", "dest_reg", ";"], "ground_truth": ["}"], "File": "tilepro2", "Func": "tilepro_expand_unaligned_load", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14535, "Length": 351, "Cover_Rate": 0.7048192771084337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "reload_completed", "&&", "visium_frame_size", "==", "<NUM_LIT>", "&&", "!", "visium_interrupt_function_p", "(", ")", ";"], "ground_truth": ["}"], "File": "visium", "Func": "visium_can_use_return_insn_p", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 14536, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "FWSUB_WV", ")", ":", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "WADD_WV", ")", ":", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "WADDU_WV", ")", ":", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "WSUB_WV", ")", ":", "case", "CASE_WIDEOP_OPCODE_LMULS", "(", "WSUBU_WV", ")", ":", "{", "unsigned", "NewOpc", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "FWADD_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "FWSUB_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "WADD_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "WADDU_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "WSUB_WV", ")", "CASE_WIDEOP_CHANGE_OPCODE_LMULS", "(", "WSUBU_WV", ")", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "MI", ")", ";", "if", "(", "LV", ")", "{", "unsigned", "NumOps", "=", "MI", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "isKill", "(", ")", ")", "LV", "->", "replaceKillInstruction", "(", "Op", ".", "getReg", "(", ")", ",", "MI", ",", "*", "MIB", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo14", "Func": "convertToThreeAddress", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14537, "Length": 235, "Cover_Rate": 0.6283422459893048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_broadcasti32x4_256_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_broadcast_i32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14538, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SparcISelDAGToDAG (2)", "Func": "SelectInlineAsmMemoryOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14539, "Length": 47, "Cover_Rate": 0.5222222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_altivec_vcmpgefp_p", "(", "__CR6_LT_REV", ",", "a2", ",", "a1", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_any_nle", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14540, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "x", ",", "GEN_INT", "(", "reloc", ")", ")", ",", "UNSPEC_RELOC32", ")", ";", "x", "=", "gen_rtx_CONST", "(", "Pmode", ",", "x", ")", ";", "if", "(", "temp_reg", "==", "NULL", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "temp_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_wrap_symbol", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14541, "Length": 52, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "prepareVolatileOrAtomicLoad", "(", "SDValue", "Chain", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "File": "SystemZISelLowering (2)1", "Func": "prepareVolatileOrAtomicLoad", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14542, "Length": 28, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "<ISA_LIT>EmitIntrinsics", "::", "visitSwitchInst", "(", "SwitchInst", "&", "I", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "auto", "&", "Op", ":", "I", ".", "operands", "(", ")", ")", "if", "(", "Op", ".", "get", "(", ")", "->", "getType", "(", ")", "->", "isSized", "(", ")", ")", "Args", ".", "push_back", "(", "Op", ")", ";", "IRB", "->", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "}", ",", "{", "Args", "}", ")", ";", "return", "&", "I", ";"], "ground_truth": ["}"], "File": "SPIRVEmitIntrinsics", "Func": "visitSwitchInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14543, "Length": 84, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_VK", ":", "case", "TYPE_DEBUGREG", ":", "case", "TYPE_CONTROLREG", ":", "case", "TYPE_BNDR", ":", "return", "translateRMRegister", "(", "mcInst", ",", "insn", ")", ";", "case", "TYPE_M", ":", "case", "TYPE_MVSIBX", ":", "case", "TYPE_MVSIBY", ":", "case", "TYPE_MVSIBZ", ":", "return", "translateRMMemory", "(", "mcInst", ",", "insn", ",", "Dis", ")", ";", "case", "TYPE_MSIB", ":", "return", "translateRMMemory", "(", "mcInst", ",", "insn", ",", "Dis", ",", "true", ")", ";", "}"], "ground_truth": ["}"], "File": "X86Disassembler (2)2", "Func": "translateRM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14544, "Length": 59, "Cover_Rate": 0.44696969696969696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "MachineOperand", "*", ",", "unsigned", ">", "Src", "=", "Srcs", "[", "j", "]", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "<STR_LIT>", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "<NUM_LIT>", ";", "unsigned", "Chan", "=", "RI", ".", "getHWRegChan", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ";", "Consts", ".", "push_back", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "Chan", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14545, "Length": 150, "Cover_Rate": 0.5244755244755245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "TII", ".", "getFrameSize", "(", "Old", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlignment", "(", ")", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "-", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "emitSPUpdate", "(", "MBB", ",", "I", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "Amount", ")", ";", "}"], "ground_truth": ["}"], "File": "Thumb1FrameLowering13", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14546, "Length": 122, "Cover_Rate": 0.6069651741293532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vandq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vandq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14547, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";"], "ground_truth": ["unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";"], "File": "Thumb2RegisterInfo1", "Func": "emitLoadConstPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14548, "Length": 64, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "generateInstSeqImpl", "(", "ShiftedVal", ",", "ActiveFeatures", ",", "TmpSeq", ")", ";", "TmpSeq", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "LeadingZeros", ")", ")", ";", "if", "(", "TmpSeq", ".", "size", "(", ")", "<", "Res", ".", "size", "(", ")", ")", "{", "Res", "=", "TmpSeq", ";", "if", "(", "Res", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "return", "Res", ";", "}", "if", "(", "LeadingZeros", "==", "<NUM_LIT>", "&&", "ActiveFeatures", "[", "<STR_LIT>", "]", ")", "{", "uint64_t", "LeadingOnesVal", "=", "Val", "|", "maskLeadingOnes", "<", "uint64_t", ">", "(", "LeadingZeros", ")", ";", "TmpSeq", ".", "clear", "(", ")", ";", "generateInstSeqImpl", "(", "LeadingOnesVal", ",", "ActiveFeatures", ",", "TmpSeq", ")", ";", "TmpSeq", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TmpSeq", ".", "size", "(", ")", "<", "Res", ".", "size", "(", ")", ")", "{", "Res", "=", "TmpSeq", ";", "if", "(", "Res", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "return", "Res", ";", "}"], "ground_truth": ["}"], "File": "RISCVMatInt11", "Func": "generateInstSeq", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14549, "Length": 140, "Cover_Rate": 0.44025157232704404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "CmpWidth", "=", "MRI", ".", "getType", "(", "LHS", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "CBOpc", "=", "<NUM_LIT>", ";", "if", "(", "CmpWidth", "<=", "<NUM_LIT>", ")", "CBOpc", "=", "(", "Pred", "==", "CmpInst", "::", "ICMP_EQ", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "CmpWidth", "==", "<NUM_LIT>", ")", "CBOpc", "=", "(", "Pred", "==", "CmpInst", "::", "ICMP_EQ", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "return", "false", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CBOpc", ")", ")", ".", "addUse", "(", "LHS", ")", ".", "addMBB", "(", "DestMBB", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector", "Func": "selectCompareBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14550, "Length": 119, "Cover_Rate": 0.31989247311827956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "A", "<<", "<STR_LIT>", "<<", "*", "B", "<<", "<STR_LIT>", ")", ";", "Value", "*", "Ptr", "=", "BasePtr", ";", "if", "(", "Offset", ")", "Ptr", "=", "IRB", ".", "CreateConstGEP1_32", "(", "Ptr", ",", "Offset", ")", ";"], "ground_truth": ["IRB", ".", "CreateCall", "(", "StgpFn", ",", "{", "Ptr", ",", "A", ",", "B", "}", ")", ";"], "File": "AArch64StackTagging", "Func": "emitPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14551, "Length": 55, "Cover_Rate": 0.5729166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "CONST_WIDE_INT_NUNITS", "(", "op", ")", ";", "i", "++", ")", "ins", "+=", "num_insns_constant_wide", "(", "CONST_WIDE_INT_ELT", "(", "op", ",", "i", ")", ")", ";", "return", "ins", ";", "}", "case", "CONST_DOUBLE", ":", "if", "(", "mode", "==", "SFmode", "||", "mode", "==", "SDmode", ")", "{", "long", "l", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "REAL_VALUE_TO_TARGET_DECIMAL32", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "l", ")", ";", "else", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "l", ")", ";", "return", "num_insns_constant_wide", "(", "(", "HOST_WIDE_INT", ")", "l", ")", ";", "}", "long", "l", "[", "<NUM_LIT>", "]", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "REAL_VALUE_TO_TARGET_DECIMAL64", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "l", ")", ";", "else", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "l", ")", ";", "high", "=", "l", "[", "WORDS_BIG_ENDIAN", "==", "<NUM_LIT>", "]", ";", "low", "=", "l", "[", "WORDS_BIG_ENDIAN", "!=", "<NUM_LIT>", "]", ";"], "ground_truth": ["if", "(", "TARGET_32BIT", ")", "return", "(", "num_insns_constant_wide", "(", "low", ")", "+", "num_insns_constant_wide", "(", "high", ")", ")", ";"], "File": "rs60005", "Func": "num_insns_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14552, "Length": 160, "Cover_Rate": 0.4819277108433735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "x", ";", "x", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "gen_rtx_AND", "(", "SImode", ",", "gen_rtx_NOT", "(", "SImode", ",", "mask", ")", ",", "oldval", ")", ")", ")", ";"], "ground_truth": ["x", "=", "expand_simple_binop", "(", "SImode", ",", "IOR", ",", "newval", ",", "x", ",", "x", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";"], "File": "rs6000", "Func": "rs6000_mask_atomic_subword", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14553, "Length": 51, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>CTRLoops", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCTargetMachine18", "Func": "addPreRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14554, "Length": 23, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "Ctx", ",", "AsmPrinter", "&", "Printer", ")", ":", "Ctx", "(", "Ctx", ")", ",", "Printer", "(", "Printer", ")", "{"], "ground_truth": ["}"], "File": "StackPU2MCInstLower", "Func": "StackPU2MCInstLower", "Target": "StackPU2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14555, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasCalls", "(", ")", ")", "MRI", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "else", "MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsFrameLowering37", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14556, "Length": 28, "Cover_Rate": 0.3835616438356164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "NumBits", "<=", "<NUM_LIT>", ")", ";", "<STR_LIT>", "LoID", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<STR_LIT>", "HiID", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateIntrinsic", "(", "LoID", ",", "{", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateIntrinsic", "(", "HiID", ",", "{", "}", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "IntegerType", "*", "I64Ty", "=", "Builder", ".", "getInt64Ty", "(", ")", ";", "Lo", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "Lo", ",", "I64Ty", ")", ";", "Hi", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "Hi", ",", "I64Ty", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPUCodeGenPrepare13", "Func": "getMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14557, "Length": 115, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbolRefExpr", "*", "RefA", "=", "Target", ".", "getSymA", "(", ")", ";"], "ground_truth": ["return", "RefA", "&&", "RefA", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GLOBAL", ";"], "File": "WebAssemblyWasmObjectWriter", "Func": "IsGlobalType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14558, "Length": 24, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitA64MappingSymbol", "(", ")", ";"], "ground_truth": ["MCELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";"], "File": "AArch64ELFStreamer", "Func": "EmitInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14559, "Length": 13, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "ChildIteratorType", "child_end", "(", "NodeType", "*", "N", ")", "{"], "ground_truth": ["return", "N", "->", "child_end", "(", ")", ";"], "File": "PatmosSinglePathInfo", "Func": "child_end", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14560, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";"], "ground_truth": ["case", "MCDisassembler", "::", "SoftFail", ":"], "File": "AArch64Disassembler (2)2", "Func": "Check", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14561, "Length": 18, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_general_init_builtins", "(", ")", ";"], "ground_truth": ["<STR_LIT>", "(", ")", ";"], "File": "aarch64", "Func": "aarch64_init_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14562, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "GetAlignedArgumentStackSize", "(", "unsigned", "StackSize", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo", "(", ")", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlignment", "=", "TFI", ".", "getStackAlignment", "(", ")", ";", "uint64_t", "AlignMask", "=", "StackAlignment", "-", "<NUM_LIT>", ";", "int64_t", "Offset", "=", "StackSize", ";", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "if", "(", "(", "Offset", "&", "AlignMask", ")", "<=", "(", "StackAlignment", "-", "SlotSize", ")", ")", "{", "Offset", "+=", "(", "(", "StackAlignment", "-", "SlotSize", ")", "-", "(", "Offset", "&", "AlignMask", ")", ")", ";", "}", "else", "{", "Offset", "=", "(", "(", "~", "AlignMask", ")", "&", "Offset", ")", "+", "StackAlignment", "+", "(", "StackAlignment", "-", "SlotSize", ")", ";", "}"], "ground_truth": ["return", "Offset", ";"], "File": "X86ISelLowering113", "Func": "GetAlignedArgumentStackSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14563, "Length": 161, "Cover_Rate": 0.9938271604938271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "needAddressOf", "(", ")", "const", "{"], "ground_truth": ["return", "AddressOf", ";"], "File": "X86AsmParser (2)2", "Func": "needAddressOf", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14564, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "HOST_WIDE_INT", "SH_FE_EXCEPT_SHIFT", "=", "<NUM_LIT>", ";", "tree", "fenv_var", ",", "mask", ",", "ld_fenv", ",", "masked_fenv", ";", "tree", "new_fenv_var", ",", "reload_fenv", ",", "restore_fnenv", ";", "tree", "update_call", ",", "atomic_feraiseexcept", ",", "hold_fnclex", ";", "if", "(", "!", "TARGET_FPU_ANY", ")", "return", ";", "fenv_var", "=", "create_tmp_var_raw", "(", "unsigned_type_node", ")", ";", "mask", "=", "build_int_cst", "(", "unsigned_type_node", ",", "~", "(", "(", "SH_FE_ALL_EXCEPT", "<<", "SH_FE_EXCEPT_SHIFT", ")", "|", "SH_FE_ALL_EXCEPT", ")", ")", ";", "ld_fenv", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "fenv_var", ",", "build_call_expr", "(", "sh_builtin_get_fpscr", ",", "<NUM_LIT>", ")", ")", ";", "masked_fenv", "=", "build2", "(", "BIT_AND_EXPR", ",", "unsigned_type_node", ",", "fenv_var", ",", "mask", ")", ";", "hold_fnclex", "=", "build_call_expr", "(", "sh_builtin_set_fpscr", ",", "<NUM_LIT>", ",", "masked_fenv", ")", ";", "fenv_var", "=", "build4", "(", "TARGET_EXPR", ",", "unsigned_type_node", ",", "fenv_var", ",", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "masked_fenv", ",", "ld_fenv", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "fenv_var", ",", "hold_fnclex", ")", ";", "*", "clear", "=", "build_call_expr", "(", "sh_builtin_set_fpscr", ",", "<NUM_LIT>", ",", "masked_fenv", ")", ";", "new_fenv_var", "=", "create_tmp_var_raw", "(", "unsigned_type_node", ")", ";"], "ground_truth": ["reload_fenv", "=", "build2", "(", "MODIFY_EXPR", ",", "unsigned_type_node", ",", "new_fenv_var", ",", "build_call_expr", "(", "sh_builtin_get_fpscr", ",", "<NUM_LIT>", ")", ")", ";"], "File": "sh", "Func": "sh_atomic_assign_expand_fenv", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14565, "Length": 181, "Cover_Rate": 0.5973597359735974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isJump", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "false", ";", "}", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "PriorI", "=", "std", "::", "prev", "(", "I", ")", ";", "if", "(", "AllowModify", ")", "I", "->", "removeFromParent", "(", ")", ";", "I", "=", "PriorI", ";", "}", "MachineInstr", "*", "LastInst", "=", "I", ";", "unsigned", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isJump", "(", "static_cast", "<", "MachineInstr", "*", ">", "(", "--", "I", ")", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "LastOpc", "==", "<STR_LIT>", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "LastOpc", "==", "<STR_LIT>", ")", "{", "MachineInstr", "*", "predSet", "=", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ")", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", "MachineInstr", "*", "SecondLastInst", "=", "I", ";", "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "SecondLastOpc", "==", "<STR_LIT>", "&&", "LastOpc", "==", "<STR_LIT>", ")", "{", "MachineInstr", "*", "predSet", "=", "--", "I", ";", "while", "(", "!", "isPredicateSetter", "(", "predSet", "->", "getOpcode", "(", ")", ")", ")", "{", "predSet", "=", "--", "I", ";", "}", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "predSet", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "AnalyzeBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14566, "Length": 355, "Cover_Rate": 0.8031674208144797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", ".", "size", "(", ")", "!=", "static_cast", "<", "size_t", ">", "(", "NumInputElements", ")", ")", "return", "None", ";", "int", "NumLHSMatch", "=", "<NUM_LIT>", ",", "NumRHSMatch", "=", "<NUM_LIT>", ";", "int", "LastLHSMismatch", "=", "-", "<NUM_LIT>", ",", "LastRHSMismatch", "=", "-", "<NUM_LIT>", ";", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumInputElements", ";", "++", "Idx", ")", "{", "if", "(", "M", "[", "Idx", "]", "==", "-", "<NUM_LIT>", ")", "{", "++", "NumLHSMatch", ";", "++", "NumRHSMatch", ";", "continue", ";", "}", "M", "[", "Idx", "]", "==", "Idx", "?", "++", "NumLHSMatch", ":", "LastLHSMismatch", "=", "Idx", ";", "M", "[", "Idx", "]", "==", "Idx", "+", "NumInputElements", "?", "++", "NumRHSMatch", ":", "LastRHSMismatch", "=", "Idx", ";", "}", "const", "int", "NumNeededToMatch", "=", "NumInputElements", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "NumLHSMatch", "==", "NumNeededToMatch", ")", "return", "std", "::", "make_pair", "(", "true", ",", "LastLHSMismatch", ")", ";"], "File": "AArch64PostLegalizerLowering1", "Func": "isINSMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14567, "Length": 129, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "frv_read_argument", "(", "tree", "exp", ",", "unsigned", "int", "index", ")", "{"], "ground_truth": ["return", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp", ",", "index", ")", ")", ";"], "File": "frv", "Func": "frv_read_argument", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14568, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";"], "File": "MCS51InstrInfo", "Func": "reverseBranchCondition", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14569, "Length": 31, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo117", "Func": "getIndirectIndexEnd", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14570, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vsubq_m_n_sv16qi", "(", "__arm_vuninitializedq_s8", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vsubq_x_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14571, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_fpclasspd128_mask", "(", "(", "__v2df", ")", "__A", ",", "__imm", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_fpclass_pd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14572, "Length": 21, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPreIncrementForm", "(", "MI", ",", "AddOffset", ")", ")", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "Opcode", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "decIncOperator", "(", "MI", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";"], "File": "DLXInstPrinter", "Func": "printMemoryStoreIncrement", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14573, "Length": 57, "Cover_Rate": 0.3931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["return", "getOccupancyWithLocalMemSize", "(", "MFI", "->", "getLDSSize", "(", ")", ",", "*", "MF", ".", "getFunction", "(", ")", ")", ";"], "File": "AMDGPUSubtarget10", "Func": "getOccupancyWithLocalMemSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14574, "Length": 31, "Cover_Rate": 0.7380952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{"], "ground_truth": ["return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";"], "File": "OR1KMCInstLower", "Func": "GetExternalSymbolSymbol", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14575, "Length": 21, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ")", ";", "int", "vvvv", ";", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", ")", "vvvv", "=", "(", "v2FromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", "<<", "<NUM_LIT>", "|", "vvvvFromEVEX3of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_3B", ")", "vvvv", "=", "vvvvFromVEX3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_2B", ")", "vvvv", "=", "vvvvFromVEX2of2", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "vvvv", "=", "vvvvFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ";", "else", "return", "-", "<NUM_LIT>", ";", "if", "(", "insn", "->", "mode", "!=", "MODE_64BIT", ")", "vvvv", "&=", "<NUM_LIT>", ";", "insn", "->", "vvvv", "=", "static_cast", "<", "Reg", ">", "(", "vvvv", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86DisassemblerDecoder1", "Func": "readVVVV", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14576, "Length": 139, "Cover_Rate": 0.9266666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "LRWInst", ";", "MCInstLowering", ".", "Lower", "(", "Instr", ",", "LRWInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "LRWInst", ")", ";", "Instr", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addSym", "(", "PCLabel", ")", ";", "MCInst", "GRSInst", ";", "MCInstLowering", ".", "Lower", "(", "Instr", ",", "GRSInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "GRSInst", ")", ";"], "ground_truth": ["return", ";"], "File": "CSKYAsmPrinter1", "Func": "expandTLSLA", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14577, "Length": 74, "Cover_Rate": 0.39572192513368987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "llvm", "::", "ELF", "::", "R_HEX_6_X", ":", "assert", "(", "!", "(", "rsym", "->", "reserved", "(", ")", "&", "ReserveRel", ")", "&&", "<STR_LIT>", ")", ";", "return", ";", "case", "llvm", "::", "ELF", "::", "R_HEX_32", ":", "if", "(", "ld_backend", ".", "symbolNeedsPLT", "(", "*", "rsym", ")", ")", "{", "if", "(", "!", "(", "rsym", "->", "reserved", "(", ")", "&", "ReservePLT", ")", ")", "{", "helper_PLT_init", "(", "pReloc", ",", "*", "this", ")", ";", "rsym", "->", "setReserved", "(", "rsym", "->", "reserved", "(", ")", "|", "ReservePLT", ")", ";", "}", "}", "if", "(", "ld_backend", ".", "symbolNeedsDynRel", "(", "*", "rsym", ",", "(", "rsym", "->", "reserved", "(", ")", "&", "ReservePLT", ")", ",", "true", ")", ")", "{", "if", "(", "ld_backend", ".", "symbolNeedsCopyReloc", "(", "pReloc", ",", "*", "rsym", ")", ")", "{", "LDSymbol", "&", "cpy_sym", "=", "defineSymbolforCopyReloc", "(", "pBuilder", ",", "*", "rsym", ",", "ld_backend", ")", ";", "addCopyReloc", "(", "*", "cpy_sym", ".", "resolveInfo", "(", ")", ",", "ld_backend", ")", ";", "}", "else", "{", "Relocation", "&", "reloc", "=", "helper_DynRel_init", "(", "rsym", ",", "*", "pReloc", ".", "targetRef", "(", ")", ".", "frag", "(", ")", ",", "pReloc", ".", "targetRef", "(", ")", ".", "offset", "(", ")", ",", "llvm", "::", "ELF", "::", "R_HEX_RELATIVE", ",", "*", "this", ")", ";", "getRelRelMap", "(", ")", ".", "record", "(", "pReloc", ",", "reloc", ")", ";", "rsym", "->", "setReserved", "(", "rsym", "->", "reserved", "(", ")", "|", "ReserveRel", ")", ";", "ld_backend", ".", "checkAndSetHasTextRel", "(", "*", "pSection", ".", "getLink", "(", ")", ")", ";", "}", "}", "return", ";", "case", "llvm", "::", "ELF", "::", "R_HEX_GOTREL_LO16", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_GOTREL_HI16", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_GOTREL_32", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_GOTREL_32_6_X", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_GOTREL_16_X", ":"], "ground_truth": ["case", "llvm", "::", "ELF", "::", "R_HEX_GOTREL_11_X", ":"], "File": "HexagonRelocator", "Func": "scanGlobalReloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14578, "Length": 266, "Cover_Rate": 0.39642324888226527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "MO", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", ")", "return", "false", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "C", "=", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo", "Func": "isConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14579, "Length": 86, "Cover_Rate": 0.6564885496183206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TeeRISC", "Func": "TeeRISCCondCodeToString", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14580, "Length": 91, "Cover_Rate": 0.6642335766423357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumLoads", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isPairableLdStInst", "(", "FirstLdSt", ")", "||", "!", "isPairableLdStInst", "(", "SecondLdSt", ")", ")", "return", "false", ";", "unsigned", "FirstOpc", "=", "FirstLdSt", ".", "getOpcode", "(", ")", ";", "unsigned", "SecondOpc", "=", "SecondLdSt", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "canPairLdStOpc", "(", "FirstOpc", ",", "SecondOpc", ")", ")", "return", "false", ";", "if", "(", "!", "isCandidateToMergeOrPair", "(", "FirstLdSt", ")", "||", "!", "isCandidateToMergeOrPair", "(", "SecondLdSt", ")", ")", "return", "false", ";", "int64_t", "Offset1", "=", "FirstLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "FirstOpc", ")", "&&", "!", "scaleOffset", "(", "FirstOpc", ",", "Offset1", ")", ")", "return", "false", ";", "int64_t", "Offset2", "=", "SecondLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "SecondOpc", ")", "&&", "!", "scaleOffset", "(", "SecondOpc", ",", "Offset2", ")", ")", "return", "false", ";", "if", "(", "Offset1", ">", "<NUM_LIT>", "||", "Offset1", "<", "-", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "BaseOp1", ".", "isFI", "(", ")", ")", "{"], "File": "AArch64InstrInfo120", "Func": "shouldClusterMemOps", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14581, "Length": 161, "Cover_Rate": 0.4653179190751445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_SOFT_FLOAT_ABI", ")", "abi", "=", "<STR_LIT>", ";", "else", "abi", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "build_string_literal", "(", "strlen", "(", "abi", ")", "+", "<NUM_LIT>", ",", "abi", ")", ";"], "File": "mips-d", "Func": "mips_d_handle_target_float_abi", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14582, "Length": 27, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>CFGStructurizer", "::", "getLoopLandInfo", "(", "MachineLoop", "*", "LoopRep", ")", "const", "{", "LoopLandInfoMap", "::", "const_iterator", "It", "=", "LLInfoMap", ".", "find", "(", "LoopRep", ")", ";", "if", "(", "It", "==", "LLInfoMap", ".", "end", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["return", "(", "*", "It", ")", ".", "second", ";"], "File": "AMDILCFGStructurizer", "Func": "getLoopLandInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14583, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "LLVM_DEBUG", "(", "F", ".", "dump", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "F", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "*", "FI", ")", ";", "if", "(", "Changed", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "F", ".", "dump", "(", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "LVLGen", "Func": "runOnMachineFunction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14584, "Length": 133, "Cover_Rate": 0.869281045751634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseRegister", "(", "Operands", ",", "true", ")", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "parseImmediate", "(", "Operands", ")", "==", "MatchOperand_Success", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "return", "parseMemOpBaseReg", "(", "Operands", ")", "!=", "MatchOperand_Success", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "parseOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14585, "Length": 49, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Modified", "=", "false", ";", "for", "(", "MachineLoop", "*", "I", ":", "LI", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "I", ")", ",", "LE", "=", "df_end", "(", "I", ")", ";", "L", "!=", "LE", ";", "++", "L", ")", "if", "(", "L", "->", "empty", "(", ")", ")", "runOnLoop", "(", "*", "*", "L", ",", "Fn", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AArch64FalkorHWPFFix", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14586, "Length": 57, "Cover_Rate": 0.35403726708074534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TailCallArgumentInfo", "(", ")", ":", "FrameIdx", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "TailCallArgumentInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14587, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrwq_gather_offset", "(", "float32_t", "const", "*", "__base", ",", "uint32x4_t", "__offset", ")", "{", "return", "__arm_vldrwq_gather_offset_f32", "(", "__base", ",", "__offset", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrwq_gather_offset", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14588, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ParseMemory", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", ",", "E", ";", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", "&&", "<STR_LIT>", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "BaseRegTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "BaseRegTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "int", "BaseRegNum", "=", "TryParseRegister", "(", ")", ";", "if", "(", "BaseRegNum", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "BaseRegTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Comma", ")", "&&", "!", "Tok", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "true", ";", "bool", "Preindexed", "=", "false", ";", "bool", "Postindexed", "=", "false", ";"], "ground_truth": ["bool", "OffsetIsReg", "=", "false", ";"], "File": "ARMAsmParser8", "Func": "ParseMemory", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14589, "Length": 171, "Cover_Rate": 0.3081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "isReg", "(", ")", ")", ";", "if", "(", "In", ".", "isCall", "(", ")", ")", "if", "(", "Op", ".", "isDef", "(", ")", "&&", "Op", ".", "isDead", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "RDFGraph11", "Func": "isClobbering", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14590, "Length": 37, "Cover_Rate": 0.4868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ")", "{"], "ground_truth": ["if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "return", "Reloc", "::", "PIC_", ";"], "File": "BPFTargetMachine (2)1", "Func": "getEffectiveRelocModel", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14591, "Length": 29, "Cover_Rate": 0.8529411764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsLanePermuteAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "lowerShuffleAsLanePermuteAndBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "}", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Op", "=", "lowerShuffleWithSHUFPD", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "!", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", ")", ")", "if", "(", "SDValue", "V", "=", "lowerShuffleByMerging128BitLanes", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "File": "X86ISelLowering129", "Func": "lowerV4F64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14592, "Length": 251, "Cover_Rate": 0.3952755905511811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeGCNRegBankReassignPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "GCNRegBankReassign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14593, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_rcp14_ss", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_rcp14ss_mask", "(", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_rcp14_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14594, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "MachineOperand", "*", ",", "unsigned", ">", "Src", "=", "Srcs", "[", "j", "]", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "AMDGPU", "::", "ALU_CONST", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "AMDGPU", "::", "R600_KC0RegClass", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "AMDGPU", "::", "R600_KC1RegClass", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "<NUM_LIT>", ";"], "File": "R600InstrInfo19", "Func": "fitsConstReadLimitations", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14595, "Length": 90, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", ".", "hasOneMemOperand", "(", ")", ")", "return", "false", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "unsigned", "AS", "=", "MMO", "->", "getAddrSpace", "(", ")", ";", "const", "bool", "IsConst", "=", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ";", "return", "MMO", "->", "getAlign", "(", ")", ">=", "Align", "(", "<NUM_LIT>", ")", "&&", "!", "MMO", "->", "isAtomic", "(", ")", "&&", "(", "IsConst", "||", "!", "MMO", "->", "isVolatile", "(", ")", ")", "&&", "(", "IsConst", "||", "MMO", "->", "isInvariant", "(", ")", "||", "memOpHasNoClobbered", "(", "MMO", ")", ")", "&&", "<ISA_LIT>InstrInfo", "::", "isUniformMMO", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo15", "Func": "isScalarLoadLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14596, "Length": 103, "Cover_Rate": 0.911504424778761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVLD3DUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14597, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "unsigned", "ArgNo", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "Args", ")", "{", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Arg", ".", "Ty", ")", ";"], "ground_truth": ["MVT", "RegisterVT", "=", "TLI", ".", "getRegisterTypeForCallingConv", "(", "F", ".", "getContext", "(", ")", ",", "F", ".", "getCallingConv", "(", ")", ",", "VT", ")", ";"], "File": "MipsCallLowering16", "Func": "subTargetRegTypeForCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14598, "Length": 78, "Cover_Rate": 0.35944700460829493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "int", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "MachineInstr", "*", "New", ";", "if", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "Amount", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "MBlazeFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14599, "Length": 110, "Cover_Rate": 0.4721030042918455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "UpperHalfSign", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "SignRot", ",", "<NUM_LIT>", ")", ",", "getRC", "(", "<STR_LIT>", ")", ")", ";", "SDNode", "*", "UpperHalfSignMask", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "UpperHalfSign", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "UpperLowerMask", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDNode", "*", "UpperLowerSelect", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "UpperHalfSignMask", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "VecOp0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "UpperLowerMask", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Shift", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShiftAmt", ")", ")", "{", "unsigned", "bytes", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", ">>", "<NUM_LIT>", ";", "unsigned", "bits", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "bytes", "=", "<NUM_LIT>", "-", "bytes", ";"], "ground_truth": ["Shift", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "UpperLowerSelect", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bytes", ",", "ShiftAmtVT", ")", ")", ";"], "File": "SPUISelDAGToDAG", "Func": "SelectSRAi64", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14600, "Length": 202, "Cover_Rate": 0.3818525519848771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "T", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "unsigned", "size", "=", "<NUM_LIT>", ";", "switch", "(", "T", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)1", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14601, "Length": 103, "Cover_Rate": 0.33993399339933994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "isFPImm", "(", ")", ")", "{"], "File": "HSAILInstPrinter", "Func": "printOperand", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14602, "Length": 38, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "First", "<=", "<NUM_LIT>", ")", "emit<ISA_LIT>WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegD0D15", ",", "First", ",", "Last", ")", ";"], "ground_truth": ["else", "emit<ISA_LIT>WinUnwindCode", "(", "Win64EH", "::", "UOP_SaveFRegD16D31", ",", "First", ",", "Last", ")", ";"], "File": "ARMWinCOFFStreamer5", "Func": "emitARMWinCFISaveFRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14603, "Length": 30, "Cover_Rate": 0.33707865168539325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "s390_can_eliminate", "(", "from", ",", "to", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "from", ")", "{", "case", "FRAME_POINTER_REGNUM", ":", "offset", "=", "(", "get_frame_size", "(", ")", "+", "STACK_POINTER_OFFSET", "+", "crtl", "->", "outgoing_args_size", ")", ";", "break", ";", "case", "ARG_POINTER_REGNUM", ":", "s390_init_frame_layout", "(", ")", ";", "offset", "=", "cfun_frame_layout", ".", "frame_size", "+", "STACK_POINTER_OFFSET", ";", "break", ";", "case", "RETURN_ADDRESS_POINTER_REGNUM", ":", "s390_init_frame_layout", "(", ")", ";", "if", "(", "cfun_frame_layout", ".", "first_save_gpr_slot", "==", "-", "<NUM_LIT>", ")", "{", "if", "(", "cfun", "->", "stdarg", "&&", "!", "cfun_save_arg_fprs_p", ")", "return", "<NUM_LIT>", ";", "gcc_unreachable", "(", ")", ";", "}", "offset", "=", "(", "cfun_frame_layout", ".", "frame_size", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "RETURN_REGNUM", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ")", ";", "break", ";", "case", "BASE_REGNUM", ":", "offset", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "s390", "Func": "s390_initial_elimination_offset", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14604, "Length": 123, "Cover_Rate": 0.8482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ExtVT", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExtVT", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ")", "V1", "=", "getZeroVector", "(", "ExtVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "else", "if", "(", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ")", "V1", "=", "getOnesVector", "(", "ExtVT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "else", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V1", ")", ";"], "ground_truth": ["if", "(", "V2", ".", "isUndef", "(", ")", ")", "V2", "=", "DAG", ".", "getUNDEF", "(", "ExtVT", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lower1BitVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14605, "Length": 154, "Cover_Rate": 0.43626062322946174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "RISCVISelLowering11", "Func": "getRISCVWOpcode", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14606, "Length": 30, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCBinaryExpr", "*", "BE", "=", "cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ";", "return", "hasGOTReference", "(", "BE", "->", "getLHS", "(", ")", ")", "||", "hasGOTReference", "(", "BE", "->", "getRHS", "(", ")", ")", ";", "}", "case", "MCExpr", "::", "SymbolRef", ":", "{", "const", "MCSymbolRefExpr", "&", "SymRef", "=", "*", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "return", "(", "SymRef", ".", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "<STR_LIT>", ")", ";", "}", "case", "MCExpr", "::", "Unary", ":"], "ground_truth": ["return", "hasGOTReference", "(", "cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", "->", "getSubExpr", "(", ")", ")", ";"], "File": "SparcAsmParser", "Func": "hasGOTReference", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14607, "Length": 90, "Cover_Rate": 0.5660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Orig", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "Val", "=", "<NUM_LIT>", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ",", "SubIdx", ")", ".", "addImm", "(", "Val", ")", ";"], "ground_truth": ["}"], "File": "Z80oldInstrInfo", "Func": "reMaterialize", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14608, "Length": 65, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "HaveCond", ")", "return", "true", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "true", ")", ")", ";", "Cond", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "HaveCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "HaveCond", ")", "return", "true", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "false", ")", ")", ";", "Cond", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "HaveCond", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "HaveCond", ")", "TBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "else", "FBB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "WebAssemblyInstrInfo (2)", "Func": "AnalyzeBranch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14609, "Length": 148, "Cover_Rate": 0.6519823788546255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "OneVec", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "<STR_LIT>", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addDef", "(", "OneVec", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumEles", ";", "++", "i", ")", "MIB", ".", "addUse", "(", "OneReg", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "return", "OneVec", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "buildOnesVal", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14610, "Length": 96, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "if", "(", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "-", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "int64_t", "(", "Value", ")", "-", "<NUM_LIT>", ";", "if", "(", "Offset", "&", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "||", "Offset", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "int64_t", "Offset", "=", "(", "Value", "&", "~", "<NUM_LIT>", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "checkPCRelOffset", "(", "Value", ",", "-", "<NUM_LIT>", ",", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMAsmBackend10", "Func": "reasonForFixupRelaxation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14611, "Length": 127, "Cover_Rate": 0.42474916387959866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", "&&", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_FUNCTION_P", "(", "x", ")", ")", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "return", "true", ";", "}", "return", "default_assemble_integer", "(", "x", ",", "size", ",", "aligned_p", ")", ";"], "ground_truth": ["}"], "File": "arc3", "Func": "arc_assemble_integer", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14612, "Length": 68, "Cover_Rate": 0.8192771084337349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<ISA_LIT>TargetLowering", "::", "createFastISel", "(", "MachineFunction", "&", "mf", ",", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "&", "vm", ",", "DenseMap", "<", "const", "BasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "&", "bm", ",", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "&", "am", ",", "SmallSet", "<", "const", "Instruction", "*", ",", "<NUM_LIT>", ">", "&", "cil", ")", "{", "return", "<STR_LIT>", "(", "mf", ",", "vm", ",", "bm", ",", "am", ",", "cil", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering21", "Func": "createFastISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14613, "Length": 71, "Cover_Rate": 0.9726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_broadcastb_epi8", "(", "__m128i", "__A", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastb512_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v64qi", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask64", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_broadcastb_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14614, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "GenExecuteOnly", "(", "EnableExecuteOnly", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "<ISA_LIT>InstrInfo", "(", "*", "this", ")", ":", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "GISel", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14615, "Length": 146, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "ConstantsMatch", ")", "continue", ";", "SDValue", "Inp", "=", "(", "i", "==", "<NUM_LIT>", ")", "?", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SizeC", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Index", "=", "getIndexFromUnindexedLoad", "(", "Ld", ")", ";", "if", "(", "!", "Index", ")", "return", "SDValue", "(", ")", ";", "Index", "=", "DAG", ".", "getZExtOrTrunc", "(", "Index", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SizeC", ",", "Index", ")", ";", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "VT", ")", ";", "SDValue", "LShr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "AllOnes", ",", "Sub", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Inp", ",", "LShr", ")", ";", "}", "}", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineAndLoadToBZHI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14616, "Length": 168, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasP9Altivec", "(", ")", ")", "{", "Reduced", "=", "combineBVOfVecSExt", "(", "N", ",", "DAG", ")", ";", "if", "(", "Reduced", ")", "return", "Reduced", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "FirstInput", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "FirstInput", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "FirstInput", ".", "getOpcode", "(", ")", "!=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext1", "=", "FirstInput", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ext2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Ext1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Ext2", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "Ext1Op", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "Ext2Op", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Ext2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Ext1Op", "||", "!", "Ext2Op", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Ext2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "if", "(", "Ext1", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "Ext2", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "int", "FirstElem", "=", "Ext1Op", "->", "getZExtValue", "(", ")", ";", "int", "SecondElem", "=", "Ext2Op", "->", "getZExtValue", "(", ")", ";", "int", "SubvecIdx", ";", "if", "(", "FirstElem", "==", "<NUM_LIT>", "&&", "SecondElem", "==", "<NUM_LIT>", ")", "SubvecIdx", "=", "Subtarget", ".", "isLittleEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "if", "(", "FirstElem", "==", "<NUM_LIT>", "&&", "SecondElem", "==", "<NUM_LIT>", ")", "SubvecIdx", "=", "Subtarget", ".", "isLittleEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "return", "SDValue", "(", ")", ";", "SDValue", "SrcVec", "=", "Ext1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["auto", "NodeType", "=", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PPCISelLowering", "Func": "DAGCombineBuildVector", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14617, "Length": 360, "Cover_Rate": 0.6844106463878327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DefStack", "&", "DS", "=", "F", "->", "second", ";", "if", "(", "Kind", "==", "NodeAttrs", "::", "Use", ")", "linkRefUp", "<", "UseNode", "*", ">", "(", "SA", ",", "RA", ",", "DS", ")", ";", "else", "if", "(", "Kind", "==", "NodeAttrs", "::", "Def", ")", "linkRefUp", "<", "DefNode", "*", ">", "(", "SA", ",", "RA", ",", "DS", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph6", "Func": "linkStmtRefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14618, "Length": 58, "Cover_Rate": 0.3118279569892473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mode", "==", "DImode", "||", "mode", "==", "SImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_shift_truncation_mask", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14619, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "(", "EncVal", "<<", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64AddressingModes", "Func": "decodeAdvSIMDModImmType8", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14620, "Length": 16, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "aarch64_print_hint_for_core_or_arch", "(", "str", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_print_hint_for_core", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14621, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "CreateCopyOfByValArgument", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14622, "Length": 37, "Cover_Rate": 0.43529411764705883, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "L", "=", "DAG", ".", "getLoad", "(", "NewVT", ",", "DL", ",", "Load", "->", "getChain", "(", ")", ",", "Load", "->", "getBasePtr", "(", ")", ",", "Load", "->", "getPointerInfo", "(", ")", ",", "Load", "->", "getOriginalAlign", "(", ")", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "DAG", ".", "getBitcast", "(", "VT", ",", "L", ")", ",", "L", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "expandUnalignedRVVLoad", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14623, "Length": 73, "Cover_Rate": 0.3173913043478261, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "!", "(", "Val", "&", "<NUM_LIT>", ")", ")", "imm", "*=", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "(", "<NUM_LIT>", "<<", "shift", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm7", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14624, "Length": 29, "Cover_Rate": 0.34523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "+", "getReg", "(", ")", "-", "<STR_LIT>", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addVectorReg64Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14625, "Length": 42, "Cover_Rate": 0.6885245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "selectingMemOp", "=", "true", ";", "if", "(", "Parent", "&&", "Parent", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Parent", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Parent", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Parent", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Parent", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "unsigned", "AddrSpace", "=", "cast", "<", "MemSDNode", ">", "(", "Parent", ")", "->", "getPointerInfo", "(", ")", ".", "getAddrSpace", "(", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "AddrSpace", "==", "<NUM_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isTargetNaCl64", "(", ")", ")", "{", "LegalizeAddressingModeForNaCl", "(", "N", ",", "AM", ")", ";", "}", "MVT", "VT", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!", "AM", ".", "Base_Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base_Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "if", "(", "!", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "getAddressOperands", "(", "AM", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl64", "(", ")", ")", "{", "assert", "(", "Base", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Index", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "{", "Index", "=", "CurDAG", "->", "getZExtOrTrunc", "(", "Index", ",", "SDLoc", "(", "Index", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "Parent", "&&", "(", "Index", "->", "getNodeId", "(", ")", "==", "-", "<NUM_LIT>", "||", "Index", "->", "getNodeId", "(", ")", ">", "Parent", "->", "getNodeId", "(", ")", ")", ")", "{", "CurDAG", "->", "RepositionNode", "(", "Parent", ",", "Index", ".", "getNode", "(", ")", ")", ";", "Index", "->", "setNodeId", "(", "Parent", "->", "getNodeId", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG125", "Func": "SelectAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14626, "Length": 326, "Cover_Rate": 0.8232323232323232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NElts", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NElts", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "NElts", "+", "i", ")", ";"], "File": "X86ShuffleDecode", "Func": "DecodeMOVLHPSMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14627, "Length": 48, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "expandAtomicArithmeticOp", "(", "unsigned", "Width", ",", "unsigned", "ArithOpcode", ",", "Block", "&", "MBB", ",", "BlockIt", "MBBI", ")", "{", "return", "expandAtomic", "(", "MBB", ",", "MBBI", ",", "[", "&", "]", "(", "MachineInstr", "&", "MI", ")", "{", "auto", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Op2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "LoadOpcode", "=", "(", "Width", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "StoreOpcode", "=", "(", "Width", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "LoadOpcode", ")", ".", "addOperand", "(", "Op1", ")", ".", "addOperand", "(", "Op2", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "ArithOpcode", ")", ".", "addOperand", "(", "Op1", ")", ".", "addOperand", "(", "Op1", ")", ".", "addOperand", "(", "Op2", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "StoreOpcode", ")", ".", "addOperand", "(", "Op2", ")", ".", "addOperand", "(", "Op1", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "AVRExpandPseudoInsts17", "Func": "expandAtomicArithmeticOp", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14628, "Length": 146, "Cover_Rate": 0.9419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "SystemZSelectionDAGInfo1", "Func": "~SystemZSelectionDAGInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14629, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "IES_LBRAC", ":", "case", "IES_RBRAC", ":", "case", "IES_INTEGER", ":", "case", "IES_REGISTER", ":", "case", "IES_INIT", ":", "case", "IES_OFFSET", ":", "State", "=", "IES_MINUS", ";", "if", "(", "CurrState", "==", "IES_REGISTER", "||", "CurrState", "==", "IES_RPAREN", "||", "CurrState", "==", "IES_INTEGER", "||", "CurrState", "==", "IES_RBRAC", "||", "CurrState", "==", "IES_OFFSET", ")", "IC", ".", "pushOperator", "(", "IC_MINUS", ")", ";", "else", "if", "(", "PrevState", "==", "IES_REGISTER", "&&", "CurrState", "==", "IES_MULTIPLY", ")", "{", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "else", "IC", ".", "pushOperator", "(", "IC_NEG", ")", ";", "if", "(", "CurrState", "==", "IES_REGISTER", "&&", "PrevState", "!=", "IES_MULTIPLY", ")", "{", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "TmpReg", ";", "}", "else", "{", "if", "(", "IndexReg", ")", "{", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86AsmParser110", "Func": "onMinus", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14630, "Length": 116, "Cover_Rate": 0.5829145728643216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTypeSupported", "(", "ZE", "->", "getType", "(", ")", ",", "RetVT", ")", ")", "IntExtVal", "=", "ZE", ";", "else", "RetVT", "=", "VT", ";", "}", "else", "if", "(", "const", "auto", "*", "SE", "=", "dyn_cast", "<", "SExtInst", ">", "(", "I", "->", "use_begin", "(", ")", "->", "getUser", "(", ")", ")", ")", "{", "if", "(", "isTypeSupported", "(", "SE", "->", "getType", "(", ")", ",", "RetVT", ")", ")", "IntExtVal", "=", "SE", ";", "else", "RetVT", "=", "VT", ";", "WantZExt", "=", "false", ";", "}", "}", "unsigned", "ResultReg", "=", "emitLoad", "(", "VT", ",", "RetVT", ",", "Addr", ",", "WantZExt", ",", "createMachineMemOperandFor", "(", "I", ")", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "if", "(", "IntExtVal", ")", "{", "unsigned", "Reg", "=", "lookUpRegForValue", "(", "IntExtVal", ")", ";", "auto", "*", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";", "if", "(", "!", "MI", ")", "{", "if", "(", "RetVT", "==", "<STR_LIT>", "&&", "VT", "<=", "<STR_LIT>", ")", "{", "if", "(", "WantZExt", ")", "{", "std", "::", "prev", "(", "FuncInfo", ".", "InsertPt", ")", "->", "eraseFromParent", "(", ")", ";", "ResultReg", "=", "std", "::", "prev", "(", "FuncInfo", ".", "InsertPt", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "else", "ResultReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "ResultReg", ",", "true", ",", "<STR_LIT>", ")", ";", "}", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "while", "(", "MI", ")", "{", "Reg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Opnd", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "Opnd", ".", "isReg", "(", ")", ")", "{", "Reg", "=", "Opnd", ".", "getReg", "(", ")", ";", "break", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MI", "=", "nullptr", ";"], "ground_truth": ["if", "(", "Reg", ")", "MI", "=", "MRI", ".", "getUniqueVRegDef", "(", "Reg", ")", ";"], "File": "AArch64FastISel14", "Func": "selectLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14631, "Length": 275, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "frv_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{"], "ground_truth": ["return", "(", "code", "==", "'.'", "||", "code", "==", "'#'", "||", "code", "==", "'@'", "||", "code", "==", "'~'", "||", "code", "==", "'*'", "||", "code", "==", "'&'", ")", ";"], "File": "frv", "Func": "frv_print_operand_punct_valid_p", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14632, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerImplicitParameter", "(", "SelectionDAG", "&", "DAG", ",", "EVT", "VT", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "DwordOffset", ")", "const", "{", "unsigned", "ByteOffset", "=", "DwordOffset", "*", "<NUM_LIT>", ";", "PointerType", "*", "PtrType", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ByteOffset", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getConstant", "(", "ByteOffset", ",", "DL", ",", "<STR_LIT>", ")", ",", "MachinePointerInfo", "(", "ConstantPointerNull", "::", "get", "(", "PtrType", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "R600ISelLowering69", "Func": "LowerImplicitParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14633, "Length": 110, "Cover_Rate": 0.9734513274336283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IN_RANGE", "(", "index", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "NULL", ";", "struct", "loongarch_address_info", "info", ";", "if", "(", "(", "loongarch_classify_address", "(", "&", "info", ",", "x", ",", "mode", ",", "false", ")", "&&", "!", "(", "info", ".", "type", "==", "ADDRESS_REG_REG", ")", ")", "||", "!", "loongarch_legitimate_address_p", "(", "mode", ",", "x", ",", "false", ")", ")", "return", "NULL", ";"], "ground_truth": ["const", "char", "*", "const", "insn", "[", "]", "[", "<NUM_LIT>", "]", "=", "{"], "File": "loongarch", "Func": "loongarch_output_move_index_float", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14634, "Length": 69, "Cover_Rate": 0.5702479338842975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||", "MFI", ".", "hasPatchPoint", "(", ")", "||", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "hasFastCall", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering11", "Func": "needsFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14635, "Length": 58, "Cover_Rate": 0.5858585858585859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "expand_perm_with_rot", "(", "const", "struct", "expand_vec_perm_d", "&", "d", ")", "{", "if", "(", "d", ".", "nelt", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "d", ".", "op0", "==", "d", ".", "op1", "&&", "is_reverse_perm_mask", "(", "d", ")", ")", "{", "if", "(", "d", ".", "testing_p", ")", "return", "true", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "d", ".", "vmode", ")", ";", "rtx", "op0_reg", "=", "force_reg", "(", "GET_MODE", "(", "d", ".", "op0", ")", ",", "d", ".", "op0", ")", ";", "emit_insn", "(", "gen_vpdi4_2", "(", "d", ".", "vmode", ",", "tmp", ",", "op0_reg", ",", "op0_reg", ")", ")", ";"], "ground_truth": ["if", "(", "d", ".", "vmode", "==", "V4SImode", ")", "emit_insn", "(", "gen_rotlv4si3_di", "(", "d", ".", "target", ",", "tmp", ")", ")", ";"], "File": "s3901", "Func": "expand_perm_with_rot", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14636, "Length": 110, "Cover_Rate": 0.7913669064748201, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ImmOp", ".", "getFPImm", "(", ")", "->", "isNullValue", "(", ")", ")", "return", "nullptr", ";", "const", "APFloat", "&", "ImmValAPF", "=", "ImmOp", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ";", "int", "Imm", "=", "DefSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", "(", "ImmValAPF", ")", ":", "<STR_LIT>", "(", "ImmValAPF", ")", ";", "if", "(", "Imm", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "ImmOp", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "unsigned", "MovOpc", "=", "DefSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "MovOpc", ")", ")", ";", "constrainSelectedInstRegOperands", "(", "I", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "return", "&", "I", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector10", "Func": "emitFMovForFConstant", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14637, "Length": 103, "Cover_Rate": 0.544973544973545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ff1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "OR1KISelLowering1", "Func": "LowerCTTZ_ZERO_UNDEF", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14638, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetNoAtDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetAtDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetReorderDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetNoReorderDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetMacroDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetNoMacroDirective", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSet<ISA_LIT>16Directive", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "parseSetNo<ISA_LIT>16Directive", "(", ")", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetNoMicro<ISA_LIT>", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetMicro<ISA_LIT>", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R2", "(", ")", ";", "return", "false", ";", "}", "else", "if", "(", "Tok", ".", "getString", "(", ")", "==", "<STR_LIT>", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "reportParseError", "(", "<STR_LIT>", ")", ";", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetDsp", "(", ")", ";", "return", "false", ";", "}", "else", "{", "parseSetAssignment", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser29", "Func": "parseDirectiveSet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14639, "Length": 325, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoMicrosoft", "(", "TheTriple", ")", ";", "}", "else", "if", "(", "TheTriple", ".", "isOSCygMing", "(", ")", "||", "TheTriple", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "{", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoGNUCOFF", "(", "TheTriple", ")", ";", "}", "else", "{", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TheTriple", ")", ";", "}", "int", "stackGrowth", "=", "is64Bit", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "unsigned", "StackPtr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "StackPtr", ",", "true", ")", ",", "-", "stackGrowth", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "unsigned", "InstPtr", "=", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MCCFIInstruction", "Inst2", "=", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "InstPtr", ",", "true", ")", ",", "stackGrowth", ")", ";"], "ground_truth": ["MAI", "->", "addInitialFrameState", "(", "Inst2", ")", ";"], "File": "X86MCTargetDesc1", "Func": "createX86MCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14640, "Length": 142, "Cover_Rate": 0.6016949152542372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss4Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "iss4Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14641, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "M0Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "I", ",", "AMDGPU", "::", "OpName", "::", "m0", ")", ";", "unsigned", "DestReg0", "=", "TII", "->", "getNamedOperand", "(", "*", "I", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", "->", "getReg", "(", ")", ";", "unsigned", "DestReg1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", "->", "getReg", "(", ")", ";", "unsigned", "Offset0", "=", "TII", "->", "getNamedOperand", "(", "*", "I", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "unsigned", "Offset1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "unsigned", "NewOffset0", "=", "Offset0", "/", "EltSize", ";", "unsigned", "NewOffset1", "=", "Offset1", "/", "EltSize", ";", "unsigned", "Opc", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "DS_READ2_B32", ":", "AMDGPU", "::", "DS_READ2_B64", ";", "bool", "UseST64", "=", "(", "NewOffset0", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "NewOffset1", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "if", "(", "UseST64", ")", "{", "NewOffset0", "/=", "<NUM_LIT>", ";", "NewOffset1", "/=", "<NUM_LIT>", ";", "Opc", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "DS_READ2ST64_B32", ":", "AMDGPU", "::", "DS_READ2ST64_B64", ";", "}", "assert", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "&", "AMDGPU", "::", "VReg_64RegClass", ":", "&", "AMDGPU", "::", "VReg_128RegClass", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "AddrReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addOperand", "(", "*", "M0Reg", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";"], "ground_truth": ["LIS", "->", "InsertMachineInstrInMaps", "(", "Read2", ")", ";"], "File": "SILoadStoreOptimizer20", "Func": "mergeRead2Pair", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14642, "Length": 339, "Cover_Rate": 0.5804794520547946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "INTVAL", "(", "t", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "insn_info", ".", "length", "(", ")", ";", "i", "++", ")", "dump_insn_slim", "(", "dump_file", ",", "insn_info", "[", "i", "]", "->", "insn", ")", ";"], "File": "falkor-tag-collision-avoidance", "Func": "dump_insn_list", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14643, "Length": 42, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "unsigned", "int", ")", "align_functions", "<", "max_align", ")", "align", "=", "align_functions", ";", "else", "align", "=", "max_align", ";", "ofs", "=", "prev_in_use", "=", "<NUM_LIT>", ";", "i", "=", "get_insns", "(", ")", ";", "if", "(", "GET_CODE", "(", "i", ")", "==", "NOTE", ")", "i", "=", "next_nonnote_insn", "(", "i", ")", ";", "ldgp", "=", "alpha_function_needs_gp", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "while", "(", "i", ")", "{", "next", "=", "(", "*", "next_group", ")", "(", "i", ",", "&", "in_use", ",", "&", "len", ")", ";", "if", "(", "GET_CODE", "(", "i", ")", "==", "CODE_LABEL", ")", "{", "unsigned", "int", "new_align", "=", "<NUM_LIT>", "<<", "label_to_alignment", "(", "i", ")", ";", "if", "(", "new_align", ">=", "align", ")", "{", "align", "=", "new_align", "<", "max_align", "?", "new_align", ":", "max_align", ";", "ofs", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ofs", "&", "(", "new_align", "-", "<NUM_LIT>", ")", ")", "ofs", "=", "(", "ofs", "|", "(", "new_align", "-", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ";", "gcc_assert", "(", "!", "len", ")", ";", "}", "else", "if", "(", "in_use", "==", "<NUM_LIT>", ")", "{", "if", "(", "len", "<", "<NUM_LIT>", ")", "{", "ofs", "=", "<NUM_LIT>", ";", "align", "=", "<NUM_LIT>", ";", "len", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "(", "int", ")", "align", "<", "len", ")", "{", "unsigned", "int", "new_log_align", "=", "len", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "rtx", "prev", ",", "where", ";", "where", "=", "prev", "=", "prev_nonnote_insn", "(", "i", ")", ";", "if", "(", "!", "where", "||", "GET_CODE", "(", "where", ")", "!=", "CODE_LABEL", ")", "where", "=", "i", ";", "if", "(", "!", "(", "TARGET_EXPLICIT_RELOCS", "&&", "prev", "&&", "GET_CODE", "(", "prev", ")", "==", "CALL_INSN", ")", ")", "{", "emit_insn_before", "(", "gen_realign", "(", "GEN_INT", "(", "new_log_align", ")", ")", ",", "where", ")", ";", "align", "=", "<NUM_LIT>", "<<", "new_log_align", ";", "ofs", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "ldgp", ">", "<NUM_LIT>", ")", "ldgp", "-=", "len", ";", "else", "if", "(", "ofs", "+", "len", ">", "(", "int", ")", "align", ")", "{", "int", "nop_count", "=", "(", "align", "-", "ofs", ")", "/", "<NUM_LIT>", ";", "rtx", "where", ";", "where", "=", "prev_nonnote_insn", "(", "i", ")", ";", "if", "(", "where", ")", "{", "if", "(", "GET_CODE", "(", "where", ")", "==", "CODE_LABEL", ")", "{", "rtx", "where2", "=", "prev_nonnote_insn", "(", "where", ")", ";", "if", "(", "where2", "&&", "GET_CODE", "(", "where2", ")", "==", "JUMP_INSN", ")", "where", "=", "where2", ";", "}", "else", "if", "(", "GET_CODE", "(", "where", ")", "==", "INSN", ")", "where", "=", "i", ";", "}", "else", "where", "=", "i", ";"], "ground_truth": ["do", "emit_insn_before", "(", "(", "*", "next_nop", ")", "(", "&", "prev_in_use", ")", ",", "where", ")", ";"], "File": "alpha3", "Func": "alpha_align_insns", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14644, "Length": 395, "Cover_Rate": 0.7868525896414342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", ":", "FastISel", "(", "FuncInfo", ",", "LibInfo", ")", ",", "TM", "(", "FuncInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "TII", "(", "*", "TM", ".", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "TM", ".", "getTargetLowering", "(", ")", ")", ",", "<ISA_LIT>SubTarget", "(", "*", "(", "(", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "TM", ")", ")", "->", "getSubtargetImpl", "(", ")", ")", ")", ",", "Context", "(", "&", "FuncInfo", ".", "Fn", "->", "getContext", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PPCFastISel14", "Func": "PPCFastISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14645, "Length": 87, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "value", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "REG_P", "(", "addr", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "REGNO", "(", "addr", ")", "==", "(", "unsigned", ")", "HARD_FRAME_POINTER_REGNUM", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "TARGET_THUMB", "||", "!", "frame_pointer_needed", ")", "&&", "REGNO", "(", "addr", ")", "==", "SP_REGNUM", ")", "return", "<NUM_LIT>", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", "&&", "REGNO", "(", "XEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ")", "==", "REGNO", "(", "addr", ")", "&&", "GET_CODE", "(", "XEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "XEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "(", "unsigned", ")", "HARD_FRAME_POINTER_REGNUM", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "value", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "value", "==", "<NUM_LIT>", ")", "{"], "File": "arm", "Func": "arm_debugger_arg_offset", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14646, "Length": 213, "Cover_Rate": 0.8588709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "LowerVectorFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFP64", "(", ")", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "RTLIB", "::", "Libcall", "LC", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LC", "=", "RTLIB", "::", "getFPTOSINT", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "File": "ARMISelLowering122", "Func": "LowerFP_TO_INT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14647, "Length": 78, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "section", "*", "pa_function_section", "(", "tree", "decl", ",", "enum", "node_frequency", "freq", ",", "bool", "startup", ",", "bool", "exit", ")", "{", "if", "(", "!", "targetm_common", ".", "have_named_sections", ")", "return", "text_section", ";", "if", "(", "decl", "&&", "DECL_SECTION_NAME", "(", "decl", ")", "==", "NULL", "&&", "DECL_CONTEXT", "(", "decl", ")", "!=", "NULL_TREE", "&&", "TREE_CODE", "(", "DECL_CONTEXT", "(", "decl", ")", ")", "==", "FUNCTION_DECL", "&&", "DECL_SECTION_NAME", "(", "DECL_CONTEXT", "(", "decl", ")", ")", "==", "NULL", ")", "return", "function_section", "(", "DECL_CONTEXT", "(", "decl", ")", ")", ";"], "ground_truth": ["return", "default_function_section", "(", "decl", ",", "freq", ",", "startup", ",", "exit", ")", ";"], "File": "pa", "Func": "pa_function_section", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14648, "Length": 88, "Cover_Rate": 0.9887640449438202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Lmul", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "RISCVAsmParser36", "Func": "getLMULStr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14649, "Length": 41, "Cover_Rate": 0.5394736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CC", "=", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "LHS", ",", "LHS", ",", "RHS", ",", "LHS", ",", "CC", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "RHS", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "LHS", ",", "LHS", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "break", ";", "}", "if", "(", "NegateFCC", "(", "LHS", ",", "RHS", ",", "CC", ")", ")", "std", "::", "swap", "(", "TrueV", ",", "FalseV", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "TargetCC", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "TrueV", ",", "FalseV", ",", "TargetCC", ",", "Flag", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "OR1KISelLowering1", "Func": "LowerSELECT_CC", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14650, "Length": 154, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>OptimizePICCall", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsOptimizePICCall15", "Func": "createMipsOptimizePICCallPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14651, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getMinVersion", "(", ")", "const", "{", "return", "minVersion", ";"], "ground_truth": ["}"], "File": "SPIRVCapabilityUtils", "Func": "getMinVersion", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14652, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_scattersiv4sf", "(", "__addr", ",", "__mask", ",", "(", "__v4si", ")", "__index", ",", "(", "__v4sf", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_mask_i32scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14653, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FormalArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "IncomingArgHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AArch64CallLowering13", "Func": "FormalArgHandler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14654, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "expandLDZ", "(", "MachineIRBuilder", "&", "Builder", ")", "const", "{", "auto", "&", "MI", "=", "*", "Builder", ".", "getInsertPt", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "MI", ".", "setDesc", "(", "Builder", ".", "getTII", "(", ")", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "MI", ".", "setDesc", "(", "Builder", ".", "getTII", "(", ")", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "MOSInstrInfo", "Func": "expandLDZ", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14655, "Length": 110, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "selectVLSEGFFMask", "(", "SDNode", "*", "Node", ")", "{", "SDLoc", "DL", "(", "Node", ")", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NF", "=", "Node", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ScalarSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "<ISA_LIT>VLMUL", "LMUL", "=", "getLMUL", "(", "VT", ")", ";", "SDValue", "SEW", "=", "CurDAG", "->", "getTargetConstant", "(", "ScalarSize", ",", "DL", ",", "XLenVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NF", ")", ";"], "ground_truth": ["SDValue", "MaskedOff", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";"], "File": "RISCVISelDAGToDAG2", "Func": "selectVLSEGFFMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14656, "Length": 139, "Cover_Rate": 0.3716577540106952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "XCoreMCTargetDesc14", "Func": "LLVMInitializeXCoreTargetMC", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14657, "Length": 44, "Cover_Rate": 0.6197183098591549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRPF64RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", "||", "RegNo", "&", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "MCRegister", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "RISCVDisassembler8", "Func": "DecodeGPRPF64RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14658, "Length": 59, "Cover_Rate": 0.9516129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Filler", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller", "Func": "Filler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14659, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "getMaxFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14660, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arm_simd_types", "[", "Int16x8_t", "]", ".", "eltype", "=", "intHI_type_node", ";", "arm_simd_types", "[", "Int32x2_t", "]", ".", "eltype", "=", "intSI_type_node", ";", "arm_simd_types", "[", "Int32x4_t", "]", ".", "eltype", "=", "intSI_type_node", ";", "arm_simd_types", "[", "Int64x2_t", "]", ".", "eltype", "=", "intDI_type_node", ";", "arm_simd_types", "[", "Uint8x8_t", "]", ".", "eltype", "=", "unsigned_intQI_type_node", ";", "arm_simd_types", "[", "Uint8x16_t", "]", ".", "eltype", "=", "unsigned_intQI_type_node", ";", "arm_simd_types", "[", "Uint16x4_t", "]", ".", "eltype", "=", "unsigned_intHI_type_node", ";", "arm_simd_types", "[", "Uint16x8_t", "]", ".", "eltype", "=", "unsigned_intHI_type_node", ";", "arm_simd_types", "[", "Uint32x2_t", "]", ".", "eltype", "=", "unsigned_intSI_type_node", ";", "arm_simd_types", "[", "Uint32x4_t", "]", ".", "eltype", "=", "unsigned_intSI_type_node", ";", "arm_simd_types", "[", "Uint64x2_t", "]", ".", "eltype", "=", "unsigned_intDI_type_node", ";", "arm_simd_types", "[", "Poly8x8_t", "]", ".", "eltype", "=", "arm_simd_polyQI_type_node", ";", "arm_simd_types", "[", "Poly8x16_t", "]", ".", "eltype", "=", "arm_simd_polyQI_type_node", ";", "arm_simd_types", "[", "Poly16x4_t", "]", ".", "eltype", "=", "arm_simd_polyHI_type_node", ";", "arm_simd_types", "[", "Poly16x8_t", "]", ".", "eltype", "=", "arm_simd_polyHI_type_node", ";", "arm_simd_types", "[", "Float16x4_t", "]", ".", "eltype", "=", "arm_fp16_type_node", ";", "arm_simd_types", "[", "Float16x8_t", "]", ".", "eltype", "=", "arm_fp16_type_node", ";", "arm_simd_types", "[", "Float32x2_t", "]", ".", "eltype", "=", "float_type_node", ";", "arm_simd_types", "[", "Float32x4_t", "]", ".", "eltype", "=", "float_type_node", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelts", ";", "i", "++", ")", "{", "tree", "eltype", "=", "arm_simd_types", "[", "i", "]", ".", "eltype", ";", "enum", "machine_mode", "mode", "=", "arm_simd_types", "[", "i", "]", ".", "mode", ";", "if", "(", "arm_simd_types", "[", "i", "]", ".", "itype", "==", "NULL", ")", "arm_simd_types", "[", "i", "]", ".", "itype", "=", "build_distinct_type_copy", "(", "build_vector_type", "(", "eltype", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ")", ";", "tdecl", "=", "add_builtin_type", "(", "arm_simd_types", "[", "i", "]", ".", "name", ",", "arm_simd_types", "[", "i", "]", ".", "itype", ")", ";", "TYPE_NAME", "(", "arm_simd_types", "[", "i", "]", ".", "itype", ")", "=", "tdecl", ";"], "ground_truth": ["SET_TYPE_STRUCTURAL_EQUALITY", "(", "arm_simd_types", "[", "i", "]", ".", "itype", ")", ";"], "File": "arm-builtins4", "Func": "arm_init_simd_builtin_types", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14661, "Length": 278, "Cover_Rate": 0.5346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "CLC", ")", ";", "OPCODE", "(", "CLC_LOOP", ")", ";", "OPCODE", "(", "STPCPY", ")", ";", "OPCODE", "(", "STRCMP", ")", ";", "OPCODE", "(", "SEARCH_STRING", ")", ";", "OPCODE", "(", "IPM", ")", ";", "OPCODE", "(", "MEMBARRIER", ")", ";", "OPCODE", "(", "TBEGIN", ")", ";", "OPCODE", "(", "TBEGIN_NOFLOAT", ")", ";", "OPCODE", "(", "TEND", ")", ";", "OPCODE", "(", "BYTE_MASK", ")", ";", "OPCODE", "(", "ROTATE_MASK", ")", ";", "OPCODE", "(", "REPLICATE", ")", ";", "OPCODE", "(", "JOIN_DWORDS", ")", ";", "OPCODE", "(", "SPLAT", ")", ";", "OPCODE", "(", "MERGE_HIGH", ")", ";", "OPCODE", "(", "MERGE_LOW", ")", ";", "OPCODE", "(", "SHL_DOUBLE", ")", ";", "OPCODE", "(", "PERMUTE_DWORDS", ")", ";", "OPCODE", "(", "PERMUTE", ")", ";", "OPCODE", "(", "PACK", ")", ";", "OPCODE", "(", "PACKS_CC", ")", ";", "OPCODE", "(", "PACKLS_CC", ")", ";", "OPCODE", "(", "UNPACK_HIGH", ")", ";", "OPCODE", "(", "UNPACKL_HIGH", ")", ";", "OPCODE", "(", "UNPACK_LOW", ")", ";", "OPCODE", "(", "UNPACKL_LOW", ")", ";", "OPCODE", "(", "VSHL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRL_BY_SCALAR", ")", ";", "OPCODE", "(", "VSRA_BY_SCALAR", ")", ";", "OPCODE", "(", "VSUM", ")", ";", "OPCODE", "(", "VICMPE", ")", ";", "OPCODE", "(", "VICMPH", ")", ";", "OPCODE", "(", "VICMPHL", ")", ";", "OPCODE", "(", "VICMPES", ")", ";", "OPCODE", "(", "VICMPHS", ")", ";", "OPCODE", "(", "VICMPHLS", ")", ";", "OPCODE", "(", "VFCMPE", ")", ";", "OPCODE", "(", "STRICT_VFCMPE", ")", ";", "OPCODE", "(", "STRICT_VFCMPES", ")", ";", "OPCODE", "(", "VFCMPH", ")", ";", "OPCODE", "(", "STRICT_VFCMPH", ")", ";", "OPCODE", "(", "STRICT_VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHE", ")", ";", "OPCODE", "(", "STRICT_VFCMPHE", ")", ";", "OPCODE", "(", "STRICT_VFCMPHES", ")", ";", "OPCODE", "(", "VFCMPES", ")", ";", "OPCODE", "(", "VFCMPHS", ")", ";", "OPCODE", "(", "VFCMPHES", ")", ";", "OPCODE", "(", "VFTCI", ")", ";", "OPCODE", "(", "VEXTEND", ")", ";", "OPCODE", "(", "STRICT_VEXTEND", ")", ";", "OPCODE", "(", "VROUND", ")", ";", "OPCODE", "(", "STRICT_VROUND", ")", ";", "OPCODE", "(", "VTM", ")", ";", "OPCODE", "(", "VFAE_CC", ")", ";", "OPCODE", "(", "VFAEZ_CC", ")", ";", "OPCODE", "(", "VFEE_CC", ")", ";"], "ground_truth": ["OPCODE", "(", "VFEEZ_CC", ")", ";"], "File": "SystemZISelLowering114", "Func": "getTargetNodeName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14662, "Length": 295, "Cover_Rate": 0.44764795144157815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GShlE_match", "<", "ADDR_P", ",", "CARRYIN_P", ">", "m_GShlE", "(", "Register", "&", "CarryOut", ",", "const", "ADDR_P", "&", "Addr", ",", "const", "CARRYIN_P", "&", "CarryIn", ")", "{"], "ground_truth": ["return", "{", "CarryOut", ",", "Addr", ",", "CarryIn", "}", ";"], "File": "MOSInstructionSelector", "Func": "m_GShlE", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14663, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_PLT", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_PLTOFF", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_TLSGD", ":", "output_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "UNSPEC_TLSLDM", ":", "assemble_name", "(", "file", ",", "get_some_local_dynamic_name", "(", ")", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ")", ";"], "File": "s3903", "Func": "s390_output_addr_const_extra", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14664, "Length": 110, "Cover_Rate": 0.3273809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerINTRINSIC_WO_CHAIN", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "true", ",", "true", ")", ";"], "File": "MipsISelLowering101", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14665, "Length": 211, "Cover_Rate": 0.5567282321899736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrev64q_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev64q_m_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14666, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZFrameLowering10", "Func": "hasReservedCallFrame", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14667, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "Size", "=", "MRI", "->", "getType", "(", "DstReg", ")", ".", "getSizeInBits", "(", ")", ";", "const", "bool", "Is64", "=", "Size", "==", "<NUM_LIT>", ";", "if", "(", "Size", "!=", "STI", ".", "getWavefrontSize", "(", ")", ")", "return", "false", ";", "Optional", "<", "ValueAndVReg", ">", "Arg", "=", "getConstantVRegValWithLookThrough", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "*", "MRI", ",", "true", ")", ";", "if", "(", "Arg", ".", "hasValue", "(", ")", ")", "{", "const", "int64_t", "Value", "=", "Arg", ".", "getValue", "(", ")", ".", "Value", ";", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{", "unsigned", "Opcode", "=", "Is64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Value", "==", "-", "<NUM_LIT>", ")", "{", "Register", "SrcReg", "=", "Is64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "return", "false", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUInstructionSelector1", "Func": "selectBallot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14668, "Length": 200, "Cover_Rate": 0.7067137809187279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>VectorRegMerger", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine10", "Func": "addPreRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14669, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstVT", "!=", "<STR_LIT>", "&&", "DstVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "return", "false", ";", "Register", "InputReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "InputReg", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "updateValueMap", "(", "I", ",", "InputReg", ")", ";", "return", "true", ";", "}", "Register", "ResultReg", "=", "fastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "InputReg", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel114", "Func": "X86SelectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14670, "Length": 95, "Cover_Rate": 0.6168831168831169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "FPOStateMachine", "::", "emitFrameDataRecord", "(", "MCStreamer", "&", "OS", ",", "MCSymbol", "*", "Label", ")", "{", "unsigned", "CurFlags", "=", "Flags", ";", "if", "(", "Label", "==", "FPO", "->", "Begin", ")", "CurFlags", "|=", "FrameData", "::", "IsFunctionStart", ";", "FrameFunc", ".", "clear", "(", ")", ";", "raw_svector_ostream", "FuncOS", "(", "FrameFunc", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "OS", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "assert", "(", "(", "StackAlign", "==", "<NUM_LIT>", "||", "FrameReg", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "StringRef", "CFAVar", "=", "StackAlign", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "FrameReg", ")", "{"], "ground_truth": ["FuncOS", "<<", "CFAVar", "<<", "' '", "<<", "printFPOReg", "(", "MRI", ",", "FrameReg", ")", "<<", "' '", "<<", "FrameRegOff", "<<", "<STR_LIT>", ";"], "File": "X86WinCOFFTargetStreamer6", "Func": "emitFrameDataRecord", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14671, "Length": 110, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AS2", "==", "ADDRESS_SPACE_UNINITIALIZED", ")", "return", "AS1", ";", "return", "AS1", "==", "AS2", "?", "AS1", ":", "(", "unsigned", ")", "AddressSpace", "::", "ADDRESS_SPACE_GENERIC", ";"], "ground_truth": ["}"], "File": "NVPTXInferAddressSpaces", "Func": "joinAddressSpaces", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14672, "Length": 24, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcElVT", "=", "SrcVT", ".", "getScalarType", "(", ")", ";", "EVT", "DstElVT", "=", "DstVT", ".", "getScalarType", "(", ")", ";", "if", "(", "SrcElVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "||", "SrcElVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "DstElVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "||", "DstElVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "SrcVT", ".", "is512BitVector", "(", ")", "||", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", "SrcElVT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "||", "Subtarget", ".", "hasBWI", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "isSATValidOnAVX512Subtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14673, "Length": 93, "Cover_Rate": 0.6283783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "else", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "Ops", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering (2)", "Func": "LowerAsmOperandForConstraint", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14674, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_LSHR", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_ASHR", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "GenericOpc", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "switch", "(", "OpSize", ")", "{", "case", "<NUM_LIT>", ":", "switch", "(", "GenericOpc", ")", "{", "case", "TargetOpcode", "::", "G_FADD", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FSUB", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FMUL", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "GenericOpc", ";", "}", "case", "<NUM_LIT>", ":", "switch", "(", "GenericOpc", ")", "{", "case", "TargetOpcode", "::", "G_FADD", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FSUB", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FMUL", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_FDIV", ":", "return", "<STR_LIT>", ";", "case", "TargetOpcode", "::", "G_OR", ":", "return", "<STR_LIT>", ";", "default", ":"], "ground_truth": ["return", "GenericOpc", ";"], "File": "AArch64InstructionSelector", "Func": "selectBinaryOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14675, "Length": 135, "Cover_Rate": 0.4981549815498155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SignSet", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "getSetCCResultType", "(", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "FudgePtr", "=", "DAG", ".", "getConstantPool", "(", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FF", ".", "zext", "(", "<NUM_LIT>", ")", ")", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Zero", ".", "getValueType", "(", ")", ",", "SignSet", ",", "Zero", ",", "Four", ")", ";", "FudgePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FudgePtr", ",", "Offset", ")", ";", "SDValue", "Fudge", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FudgePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Fild", ",", "Fudge", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Add", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering93", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14676, "Length": 202, "Cover_Rate": 0.3079268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "TII", "->", "get", "(", "Opcode", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "Desc", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Undef", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVExpandPseudoInsts", "Func": "expandVMSET_VMCLR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14677, "Length": 53, "Cover_Rate": 0.5638297872340425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>XCOFFMCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "PPCMCAsmInfo15", "Func": "anchor", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14678, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBrtarget", "(", "MCInst", "const", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "MCOperand", "const", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";"], "ground_truth": ["MCExpr", "const", "&", "Expr", "=", "*", "MO", ".", "getExpr", "(", ")", ";"], "File": "HexagonInstPrinter12", "Func": "printBrtarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14679, "Length": 52, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_sym_iterator", "(", "object", "::", "elf_symbol_iterator", "It", ",", "object", "::", "elf_symbol_iterator", "End", ",", "PredicateTy", "P", ")", ":", "conditional_iterator", "<", "object", "::", "elf_symbol_iterator", ">", "(", "It", ",", "End", ",", "P", ")", "{"], "ground_truth": ["}"], "File": "CodeObject", "Func": "function_sym_iterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14680, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget33", "Func": "getDataLayout", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14681, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_permutex_epi64", "(", "__m512i", "__X", ",", "const", "int", "__I", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_permdi512_mask", "(", "(", "__v8di", ")", "__X", ",", "__I", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "(", "-", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_permutex_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14682, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_bmask", "(", "long", "__A", ",", "long", "__B", ")", "{"], "ground_truth": ["return", "__builtin_vis_bmask", "(", "__A", ",", "__B", ")", ";"], "File": "visintrin", "Func": "__vis_bmask", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14683, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "--", "numregs", ")", ";", "ca", "->", "call_cookie", "|=", "CALL_COOKIE_INT_REG", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_INT", "]", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "dwords", ">", "numregs", ")", "{", "int", "pushregs", "=", "numregs", ";", "if", "(", "TARGET_SHCOMPACT", ")", "ca", "->", "stack_regs", "+=", "numregs", ";", "while", "(", "pushregs", "<", "NPARM_REGS", "(", "SImode", ")", "-", "<NUM_LIT>", "&&", "(", "CALL_COOKIE_INT_REG_GET", "(", "ca", "->", "call_cookie", ",", "NPARM_REGS", "(", "SImode", ")", "-", "pushregs", ")", "==", "<NUM_LIT>", ")", ")", "{", "ca", "->", "call_cookie", "&=", "~", "CALL_COOKIE_INT_REG", "(", "NPARM_REGS", "(", "SImode", ")", "-", "pushregs", ",", "<NUM_LIT>", ")", ";", "pushregs", "++", ";", "}", "if", "(", "numregs", "==", "NPARM_REGS", "(", "SImode", ")", ")", "ca", "->", "call_cookie", "|=", "CALL_COOKIE_INT_REG", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "CALL_COOKIE_STACKSEQ", "(", "numregs", "-", "<NUM_LIT>", ")", ";", "else", "ca", "->", "call_cookie", "|=", "CALL_COOKIE_STACKSEQ", "(", "numregs", ")", ";", "}", "}", "if", "(", "GET_SH_ARG_CLASS", "(", "mode2", ")", "==", "SH_ARG_FLOAT", "&&", "(", "named", "||", "!", "ca", "->", "prototype_p", ")", ")", "{", "if", "(", "mode2", "==", "SFmode", "&&", "ca", "->", "free_single_fp_reg", ")", "ca", "->", "free_single_fp_reg", "=", "<NUM_LIT>", ";", "else", "if", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "<", "NPARM_REGS", "(", "SFmode", ")", ")", "{", "int", "numfpregs", "=", "MIN", "(", "(", "GET_MODE_SIZE", "(", "mode2", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "NPARM_REGS", "(", "SFmode", ")", "-", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", ")", ";", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "+=", "numfpregs", ";", "if", "(", "TARGET_SHCOMPACT", "&&", "!", "ca", "->", "prototype_p", ")", "{", "if", "(", "ca", "->", "outgoing", "&&", "numregs", ">", "<NUM_LIT>", ")", "do", "{", "ca", "->", "call_cookie", "|=", "(", "CALL_COOKIE_INT_REG", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_INT", "]", "-", "numregs", "+", "(", "(", "numfpregs", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "+", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "-", "numfpregs", ")", "/", "<NUM_LIT>", ")", ")", ";", "}", "while", "(", "numfpregs", "-=", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "mode2", "==", "SFmode", "&&", "(", "named", ")", "&&", "(", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "<", "NPARM_REGS", "(", "SFmode", ")", ")", ")", "ca", "->", "free_single_fp_reg", "=", "FIRST_FP_PARM_REG", "-", "numfpregs", "+", "ca", "->", "arg_count", "[", "(", "int", ")", "SH_ARG_FLOAT", "]", "+", "<NUM_LIT>", ";", "}", "}", "return", ";", "}"], "ground_truth": ["if", "(", "(", "TARGET_HITACHI", "||", "ca", "->", "renesas_abi", ")", "&&", "TARGET_FPU_DOUBLE", ")", "{"], "File": "sh4", "Func": "sh_function_arg_advance", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14684, "Length": 387, "Cover_Rate": 0.49871134020618557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "OS1", ".", "str", "(", ")", ")", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", ")", "{", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "Z80AsmPrinter (2)", "Func": "doInitialization", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14685, "Length": 75, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSVEVectorIndexB", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_VectorIndex", "&&", "VectorIndex", ".", "Val", "<", "<NUM_LIT>", ";"], "File": "AArch64AsmParser59", "Func": "isSVEVectorIndexB", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14686, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "+", "std", "::", "to_string", "(", "sgx_call_magic_labels_index", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter2", "Func": "getNextCallMagic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14687, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "ArchLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "unsigned", "ID", "=", "<STR_LIT>", "(", "Arch", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "Error", "(", "ArchLoc", ",", "<STR_LIT>", "+", "Arch", "+", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "getTargetStreamer", "(", ")", ".", "emitObjectArch", "(", "ID", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{"], "File": "ARMAsmParser (2)5", "Func": "parseDirectiveObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14688, "Length": 80, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "isLeft", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SrcOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShVT", ",", "SrcOp", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "TLI", ".", "getShiftAmountTy", "(", "SrcOp", ".", "getValueType", "(", ")", ")", ")", ")", ")", ";"], "File": "X86ISelLowering114", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14689, "Length": 67, "Cover_Rate": 0.536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseVectorLane", "(", "LaneKind", ",", "LaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "while", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", "||", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "<NUM_LIT>", ";", "else", "if", "(", "Spacing", "==", "<NUM_LIT>", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "AfterMinusLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "EndReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "EndReg", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "AfterMinusLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "EndReg", ")", ")", "EndReg", "=", "getDRegFromQReg", "(", "EndReg", ")", "+", "<NUM_LIT>", ";", "if", "(", "Reg", "==", "EndReg", ")", "continue", ";", "if", "(", "!", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "EndReg", ")", ")", "{", "Error", "(", "AfterMinusLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Reg", ">", "EndReg", ")", "{", "Error", "(", "AfterMinusLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "AfterMinusLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Count", "+=", "EndReg", "-", "Reg", ";", "Reg", "=", "EndReg", ";", "continue", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "RegLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int", "OldReg", "=", "Reg", ";", "Reg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "Reg", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "!", "Spacing", ")", "Spacing", "=", "<NUM_LIT>", ";", "else", "if", "(", "Spacing", "==", "<NUM_LIT>", ")", "{", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Reg", "=", "getDRegFromQReg", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "<NUM_LIT>", ")", "{", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Reg", ";", "Count", "+=", "<NUM_LIT>", ";", "VectorLaneTy", "NextLaneKind", ";", "unsigned", "NextLaneIndex", ";", "SMLoc", "LaneLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "parseVectorLane", "(", "NextLaneKind", ",", "NextLaneIndex", ",", "E", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "NextLaneKind", "!=", "LaneKind", "||", "LaneIndex", "!=", "NextLaneIndex", ")", "{", "Error", "(", "LaneLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "continue", ";", "}", "if", "(", "!", "Spacing", ")", "Spacing", "=", "<NUM_LIT>", "+", "(", "Reg", "==", "OldReg", "+", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "!=", "OldReg", "+", "Spacing", ")", "{", "Error", "(", "RegLoc", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "++", "Count", ";", "VectorLaneTy", "NextLaneKind", ";"], "ground_truth": ["unsigned", "NextLaneIndex", ";"], "File": "ARMAsmParser122", "Func": "parseVectorList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14690, "Length": 500, "Cover_Rate": 0.3819709702062643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "Subtarget", "(", "STI", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "M680x0InstrInfo", "Func": "M680x0InstrInfo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14691, "Length": 32, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Reg", ":", "{", "RegA", ",", "RegB", "}", ")", "{", "if", "(", "RI", ".", "isSubRegisterEq", "(", "<STR_LIT>", ",", "Reg", ")", ")", "DE", "=", "true", ";"], "ground_truth": ["else", "if", "(", "RI", ".", "isSubRegisterEq", "(", "<STR_LIT>", ",", "Reg", ")", ")", "HL", "=", "true", ";"], "File": "Z80InstrInfo2", "Func": "canExchange", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14692, "Length": 43, "Cover_Rate": 0.5657894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "bfin_can_use_doloop_p", "(", "const", "widest_int", "&", ",", "const", "widest_int", "&", "iterations_max", ",", "unsigned", "int", ",", "bool", ")", "{", "if", "(", "!", "flag_unsafe_loop_optimizations", "&&", "wi", "::", "geu_p", "(", "iterations_max", ",", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "bfin3", "Func": "bfin_can_use_doloop_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 14693, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EHAllowlistSet", ".", "empty", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerEmscriptenEHSjLj1", "Func": "areAllExceptionsAllowed", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14694, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";"], "ground_truth": ["raw_svector_ostream", "(", "Name", ")", "<<", "DL", ".", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "uid", ";"], "File": "ARMAsmPrinter (2)1", "Func": "GetARMJTIPICJumpTableLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14695, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_32BIT", ")", "{", "if", "(", "rs6000_alignment_flags", "==", "MASK_ALIGN_NATURAL", ")", "return", "true", ";", "if", "(", "rs6000_alignment_flags", "==", "MASK_ALIGN_POWER", ")", "return", "true", ";", "return", "false", ";", "}", "else", "{"], "ground_truth": ["if", "(", "TARGET_MACHO", ")", "return", "false", ";"], "File": "powerpcspe", "Func": "rs6000_vector_alignment_reachable", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14696, "Length": 36, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["HasScatteredSymbols", "=", "true", ";"], "File": "MBlazeAsmBackend3", "Func": "ELFMBlazeAsmBackend", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14697, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DenseSet", "<", "unsigned", ">", "*", "LiveOuts", "=", "InnerRegion", "->", "getLiveOuts", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OldLiveOuts", ";", "bool", "IsSingleBB", "=", "InnerRegion", "->", "getEntry", "(", ")", "==", "InnerRegion", "->", "getExit", "(", ")", ";", "for", "(", "auto", "OLI", ":", "*", "LiveOuts", ")", "{", "OldLiveOuts", ".", "push_back", "(", "OLI", ")", ";", "}", "for", "(", "auto", "LI", ":", "OldLiveOuts", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "LI", ",", "TRI", ")", ")", ";", "if", "(", "!", "containsDef", "(", "CodeBB", ",", "InnerRegion", ",", "LI", ")", "||", "(", "!", "IsSingleBB", "&&", "(", "getDefInstr", "(", "LI", ")", "->", "getParent", "(", ")", "==", "LRegion", "->", "getExit", "(", ")", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "LI", ";"], "ground_truth": ["if", "(", "Reg", "!=", "InnerRegion", "->", "getBBSelectRegOut", "(", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "rewriteLiveOutRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14698, "Length": 149, "Cover_Rate": 0.3860103626943005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_multi_member", "empty", ";", "memset", "(", "&", "empty", ",", "<NUM_LIT>", ",", "sizeof", "(", "empty", ")", ")", ";", "return", "mips_multi_members", ".", "safe_push", "(", "empty", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_multi_add", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14699, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printImmediate64", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printImmediate16", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Op", ".", "getImm", "(", ")", ")", "&&", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "printImmediate32", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "<STR_LIT>", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "<NUM_LIT>", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "<NUM_LIT>", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUInstPrinter13", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14700, "Length": 354, "Cover_Rate": 0.5007072135785007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "w0", "=", "vec_vmulesh", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";", "w1", "=", "vec_vmulosh", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";", "return", "(", "__m128i", ")", "vec_perm", "(", "w0", ",", "w1", ",", "xform1", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_mulhi_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14701, "Length": 44, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src0Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["for", "(", "Register", "Reg", ":", "{", "DstReg", ",", "Src0Reg", ",", "Src1Reg", "}", ")", "MRI", "->", "setRegClass", "(", "Reg", ",", "TRI", ".", "getWaveMaskRegClass", "(", ")", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "selectG_INTRINSIC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14702, "Length": 136, "Cover_Rate": 0.4263322884012539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMulDivAdd", "(", ")", "const", "{"], "ground_truth": ["return", "HasMulDivAdd", ";"], "File": "MipsSubtarget11", "Func": "hasMulDivAdd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14703, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "{", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "}", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MVT", "EVT", "=", "(", "<STR_LIT>", ")", "(", "VT", ".", "getSimpleVT", "(", ")", "+", "<NUM_LIT>", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "IdxVec", ";"], "File": "X86ISelLowering160", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14704, "Length": 278, "Cover_Rate": 0.402315484804631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_fixuns_trunchfhi_us", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcvth_u16_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14705, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_shuffle_ps", "(", "__m256", "__W", ",", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_shufps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "__imm", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_shuffle_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14706, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LongBranch", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "ABI", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetABI", "(", ")", ")", ",", "LongBranchSeqSize", "(", "!", "IsPIC", "?", "<NUM_LIT>", ":", "(", "ABI", "==", "<ISA_LIT>Subtarget", "::", "N64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsLongBranch17", "Func": "MipsLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14707, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", ")", "continue", ";", "switch", "(", "F", ".", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "expandMemIntrinsicUses", "(", "F", ")", ")", "Changed", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "makeLIDRangeMetadata", "(", "F", ")", ";"], "ground_truth": ["break", ";"], "File": "AMDGPULowerIntrinsics7", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14708, "Length": 83, "Cover_Rate": 0.6859504132231405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", "||", "ty", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "IsHvxVectorType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14709, "Length": 60, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "j", "=", "<NUM_LIT>", ";", "if", "(", "attr", "&", "RS6000_BTC_QUAD", "&&", "d", "->", "code", "!=", "MMA_BUILTIN_DISASSEMBLE_ACC_INTERNAL", "&&", "d", "->", "code", "!=", "VSX_BUILTIN_DISASSEMBLE_PAIR_INTERNAL", ")", "j", "=", "<NUM_LIT>", ";", "for", "(", ";", "j", "<", "(", "unsigned", ")", "insn_data", "[", "icode", "]", ".", "n_operands", ";", "j", "++", ")", "{", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "j", "]", ".", "mode", ";", "if", "(", "gimple_func", "&&", "mode", "==", "XOmode", ")", "op", "[", "nopnds", "++", "]", "=", "build_pointer_type", "(", "vector_quad_type_node", ")", ";", "else", "if", "(", "gimple_func", "&&", "mode", "==", "OOmode", "&&", "d", "->", "code", "==", "VSX_BUILTIN_ASSEMBLE_PAIR", ")", "op", "[", "nopnds", "++", "]", "=", "build_pointer_type", "(", "vector_pair_type_node", ")", ";", "else", "op", "[", "nopnds", "++", "]", "=", "builtin_mode_to_type", "[", "mode", "]", "[", "<NUM_LIT>", "]", ";", "}", "}", "switch", "(", "nopnds", ")", "{", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["type", "=", "build_function_type_list", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "NULL_TREE", ")", ";"], "File": "rs6000-call1", "Func": "mma_init_builtins", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14710, "Length": 350, "Cover_Rate": 0.5582137161084529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcISelDAGToDAG10", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14711, "Length": 19, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "if", "(", "IsPCRel", ")", "return", "getPCRelReloc", "(", "Kind", ")", ";", "return", "getAbsoluteReloc", "(", "Kind", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_NTPOFF", ":", "assert", "(", "!", "IsPCRel", "&&", "<STR_LIT>", ")", ";", "return", "getTLSLEReloc", "(", "Kind", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_GOT", ":", "if", "(", "IsPCRel", "&&", "Kind", "==", "<STR_LIT>", ")", "return", "ELF", "::", "R_390_GOTENT", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_PLT", ":", "assert", "(", "IsPCRel", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "getPLTReloc", "(", "Kind", ")", ";"], "File": "SystemZMCObjectWriter", "Func": "GetRelocType", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14712, "Length": 95, "Cover_Rate": 0.5974842767295597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>MCAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>MCAsmBackend", "(", "OSABI", ")", ";"], "File": "SystemZMCAsmBackend", "Func": "createSystemZMCAsmBackend", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14713, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "AMDGPUOperand", ">", "CreateImm", "(", "int64_t", "Val", ",", "SMLoc", "Loc", ",", "enum", "ImmTy", "Type", "=", "ImmTyNone", ",", "bool", "IsFPImm", "=", "false", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "AMDGPUOperand", ">", "(", "Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "Imm", ".", "IsFPImm", "=", "IsFPImm", ";"], "ground_truth": ["Op", "->", "Imm", ".", "Type", "=", "Type", ";"], "File": "AMDGPUAsmParser18", "Func": "CreateImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14714, "Length": 64, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "NumV2Elements", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "Subtarget", ".", "hasSSE3", "(", ")", ")", "{", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering148", "Func": "lowerV4F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14715, "Length": 196, "Cover_Rate": 0.3316412859560068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmul_laneq_s32", "(", "int32x2_t", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__lane", ")", "{"], "ground_truth": ["return", "__a", "*", "__aarch64_vget_lane_any", "(", "__b", ",", "__lane", ")", ";"], "File": "arm", "Func": "neon2_vmul_laneq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14716, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "OI", "=", "<NUM_LIT>", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{", "assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "getReg", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "ARMMCTargetDesc16", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14717, "Length": 55, "Cover_Rate": 0.3179190751445087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "AgentS<ISA_LIT>D", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineModuleInfo", "Func": "getAgentSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14718, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printRegister", "(", "const", "MachineOperand", "&", "MO", ",", "bool", "R0AsZero", ")", "{", "unsigned", "RegNo", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RegNo", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "File": "SPUAsmPrinter12", "Func": "printRegister", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14719, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", ")", "||", "MO", ".", "isRegMask", "(", ")", ")", "NewMI", ".", "addOperand", "(", "MF", ",", "MO", ")", ";"], "File": "SIShrinkInstructions28", "Func": "copyExtraImplicitOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14720, "Length": 43, "Cover_Rate": 0.3524590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>MachObjectWriter", "(", "raw_ostream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{"], "ground_truth": ["return", "createMachObjectWriter", "(", "new", "<ISA_LIT>MachObjectWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "false", ")", ";"], "File": "PPCMachObjectWriter10", "Func": "createPPCMachObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14721, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set1_pi32", "(", "int", "__i", ")", "{"], "ground_truth": ["return", "_mm_set_pi32", "(", "__i", ",", "__i", ")", ";"], "File": "mmintrin", "Func": "_mm_set1_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14722, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "Phi", "->", "setIncomingValue", "(", "i", ",", "BoolFalse", ")", ";", "Value", "*", "PhiArg", "=", "handleLoopCondition", "(", "Incoming", ",", "Broken", ",", "L", ")", ";", "NewPhi", "->", "addIncoming", "(", "PhiArg", ",", "From", ")", ";", "}", "BasicBlock", "*", "IDom", "=", "DT", "->", "getNode", "(", "Parent", ")", "->", "getIDom", "(", ")", "->", "getBlock", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Phi", "->", "getNumIncomingValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "Incoming", "=", "Phi", "->", "getIncomingValue", "(", "i", ")", ";", "if", "(", "Incoming", "!=", "BoolTrue", ")", "continue", ";", "BasicBlock", "*", "From", "=", "Phi", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "From", "==", "IDom", ")", "{", "CallInst", "*", "OldEnd", "=", "dyn_cast", "<", "CallInst", ">", "(", "Parent", "->", "getFirstInsertionPt", "(", ")", ")", ";", "if", "(", "OldEnd", "&&", "OldEnd", "->", "getCalledFunction", "(", ")", "==", "EndCf", ")", "{", "Value", "*", "Args", "[", "]", "=", "{", "OldEnd", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "NewPhi", "}", ";", "Ret", "=", "CallInst", "::", "Create", "(", "ElseBreak", ",", "Args", ",", "<STR_LIT>", ",", "OldEnd", ")", ";", "continue", ";", "}", "}", "TerminatorInst", "*", "Insert", "=", "From", "->", "getTerminator", "(", ")", ";", "Value", "*", "PhiArg", "=", "CallInst", "::", "Create", "(", "Break", ",", "Broken", ",", "<STR_LIT>", ",", "Insert", ")", ";", "NewPhi", "->", "setIncomingValue", "(", "i", ",", "PhiArg", ")", ";", "}", "eraseIfUnused", "(", "Phi", ")", ";", "return", "Ret", ";", "}", "else", "if", "(", "Instruction", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "Cond", ")", ")", "{", "BasicBlock", "*", "Parent", "=", "Inst", "->", "getParent", "(", ")", ";", "Instruction", "*", "Insert", ";", "if", "(", "L", "->", "contains", "(", "Inst", ")", ")", "{", "Insert", "=", "Parent", "->", "getTerminator", "(", ")", ";", "}", "else", "{", "Insert", "=", "L", "->", "getHeader", "(", ")", "->", "getFirstNonPHIOrDbgOrLifetime", "(", ")", ";", "}"], "ground_truth": ["Value", "*", "Args", "[", "]", "=", "{", "Cond", ",", "Broken", "}", ";"], "File": "SIAnnotateControlFlow17", "Func": "handleLoopCondition", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14723, "Length": 299, "Cover_Rate": 0.6229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser (2)", "Func": "isMem", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14724, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "PowerOfTwo", "=", "<NUM_LIT>", ";", "SDValue", "NewMulConst", ";", "if", "(", "canExtractShiftFromMul", "(", "N", ",", "<NUM_LIT>", ",", "PowerOfTwo", ",", "NewMulConst", ")", ")", "{", "HandleSDNode", "Handle", "(", "N", ")", ";", "replaceDAGValue", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewMulConst", ")", ";", "BaseReg", "=", "Handle", ".", "getValue", "(", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "PowerOfTwo", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "(", "N", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "<STR_LIT>", ")", "return", "false", ";", "BaseReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShImmVal", "=", "<NUM_LIT>", ";", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RHS", ")", "return", "false", ";", "ShImmVal", "=", "RHS", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "(", "ShOpcVal", ",", "ShImmVal", ")", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG106", "Func": "SelectImmShifterOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14725, "Length": 180, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const", "{", "const", "MCOperand", "&", "MCOp", "=", "Inst", ".", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "MCOp", ".", "isReg", "(", ")", "||", "MCOp", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "Inst", ",", "MCOp", ",", "Fixups", ",", "SubtargetInfo", ")", ";"], "File": "DLXMCCodeEmitter", "Func": "getBranchTargetOpValue", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14726, "Length": 65, "Cover_Rate": 0.6701030927835051, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BTFDebug", "::", "processDeclAnnotations", "(", "DINodeArray", "Annotations", ",", "uint32_t", "BaseTypeId", ",", "int", "ComponentIdx", ")", "{", "if", "(", "!", "Annotations", ")", "return", ";", "for", "(", "const", "Metadata", "*", "Annotation", ":", "Annotations", "->", "operands", "(", ")", ")", "{", "const", "MDNode", "*", "MD", "=", "cast", "<", "MDNode", ">", "(", "Annotation", ")", ";", "const", "MDString", "*", "Name", "=", "cast", "<", "MDString", ">", "(", "MD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Name", "->", "getString", "(", ")", ".", "equals", "(", "<STR_LIT>", ")", ")", "continue", ";"], "ground_truth": ["const", "MDString", "*", "Value", "=", "cast", "<", "MDString", ">", "(", "MD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "BTFDebug1", "Func": "processDeclAnnotations", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14727, "Length": 101, "Cover_Rate": 0.753731343283582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CallerF", ".", "getReturnType", "(", ")", "->", "is<ISA_LIT>_FP80Ty", "(", ")", "&&", "!", "RetTy", "->", "is<ISA_LIT>_FP80Ty", "(", ")", ")", "return", "false", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "bool", "IsCalleeWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "CalleeCC", ")", ";", "bool", "IsCallerWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "CallerCC", ")", ";", "if", "(", "IsCalleeWin64", "!=", "IsCallerWin64", ")", "return", "false", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "{", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ")", "return", "true", ";", "return", "false", ";", "}", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "isCalleeStructRet", "||", "isCallerStructRet", ")", "return", "false", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "isVarArg", "&&", "!", "Outs", ".", "empty", "(", ")", ")", "{", "if", "(", "IsCalleeWin64", "||", "IsCallerWin64", ")", "return", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "ArgLocs", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "}", "bool", "Unused", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "!", "Ins", "[", "i", "]", ".", "Used", ")", "{", "Unused", "=", "true", ";", "break", ";", "}", "}", "if", "(", "Unused", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "false", ",", "MF", ",", "RVLocs", ",", "C", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "C", ",", "Ins", ",", "RetCC_<ISA_LIT>", ",", "RetCC_<ISA_LIT>", ")", ")", "return", "false", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CCMatch", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "unsigned", "StackArgsSize", "=", "<NUM_LIT>", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "MF", ",", "ArgLocs", ",", "C", ")", ";", "if", "(", "IsCalleeWin64", ")", "CCInfo", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>", ")", ";"], "File": "X86ISelLowering151", "Func": "IsEligibleForTailCallOptimization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14728, "Length": 514, "Cover_Rate": 0.5014634146341463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";", "--", "I", ";", "if", "(", "!", "I", "->", "getDesc", "(", ")", ".", "isConditionalBranch", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "+=", "getInstSizeInBytes", "(", "*", "I", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)", "Func": "removeBranch", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14729, "Length": 55, "Cover_Rate": 0.3503184713375796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ev64_opaque__", "t", ";", "t", "=", "__ev_mwhssf", "(", "a", ",", "b", ")", ";", "return", "__ev_mwsmian", "(", "t", ",", "(", "(", "__ev64_s32__", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__internal_ev_mwhgssfan", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14730, "Length": 30, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint8_t", "*", "<ISA_LIT>To<ISA_LIT>Stub", "::", "getContent", "(", ")", "const", "{", "return", "reinterpret_cast", "<", "const", "uint8_t", "*", ">", "(", "m_pData", ")", ";"], "ground_truth": ["}"], "File": "ARMToARMStub", "Func": "getContent", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14731, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "next", "(", "I", ")", "!=", "End", "||", "!", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", ")", "return", "false", ";", "MachineInstr", "*", "OnePhi", "=", "I", ".", "getOperand", "(", ")", ".", "getParent", "(", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "f", "=", "OnePhi", "->", "getNumOperands", "(", ")", ";", "j", "!=", "f", ";", "++", "j", ")", "{", "const", "MachineOperand", "&", "OPO", "=", "OnePhi", "->", "getOperand", "(", "j", ")", ";", "if", "(", "!", "OPO", ".", "isReg", "(", ")", "||", "!", "OPO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "OPReg", "=", "OPO", ".", "getReg", "(", ")", ";", "use_nodbg_iterator", "nextJ", ";", "for", "(", "use_nodbg_iterator", "J", "=", "MRI", "->", "use_nodbg_begin", "(", "OPReg", ")", ";", "J", "!=", "End", ";", "J", "=", "nextJ", ")", "{", "nextJ", "=", "std", "::", "next", "(", "J", ")", ";", "MachineOperand", "&", "Use", "=", "J", ".", "getOperand", "(", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", ".", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "MI", "!=", "UseMI", ")", "return", "false", ";"], "File": "HexagonHardwareLoops2", "Func": "isDead", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14732, "Length": 167, "Cover_Rate": 0.5585284280936454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "AddOperator", ">", "(", "Op", ")", "&&", "(", "!", "isa", "<", "Instruction", ">", "(", "Op", ")", "||", "FuncInfo", ".", "MBBMap", "[", "cast", "<", "Instruction", ">", "(", "Op", ")", "->", "getParent", "(", ")", "]", "==", "FuncInfo", ".", "MBB", ")", "&&", "isa", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ConstantInt", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "Addr", ".", "Offset", "=", "TmpOffset", ";", "if", "(", "<ISA_LIT>ComputeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "AllocaInst", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "Addr", ".", "BaseType", "=", "Address", "::", "FrameIndexBase", ";", "Addr", ".", "Base", ".", "FI", "=", "SI", "->", "second", ";", "return", "true", ";", "}", "break", ";", "}", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Obj", ")", ")", "{", "unsigned", "Tmp", "=", "<ISA_LIT>MaterializeGV", "(", "GV", ",", "TLI", ".", "getValueType", "(", "Obj", "->", "getType", "(", ")", ")", ")", ";", "if", "(", "Tmp", "==", "<NUM_LIT>", ")", "return", "false", ";", "Addr", ".", "Base", ".", "Reg", "=", "Tmp", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "Addr", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", ")", "Addr", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "Obj", ")", ";"], "File": "ARMFastISel26", "Func": "ARMComputeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14733, "Length": 307, "Cover_Rate": 0.40288713910761154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterELFStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCELFStreamer", ")", ";"], "File": "MOSMCTargetDesc", "Func": "LLVMInitializeMOSTargetMC", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14734, "Length": 66, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "addr", ";", "if", "(", "!", "MEM_P", "(", "pat", ")", ")", "return", "false", ";", "addr", "=", "MEM_EXPR", "(", "pat", ")", ";", "if", "(", "!", "addr", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "addr", ")", "==", "MEM_REF", "||", "TREE_CODE", "(", "addr", ")", "==", "VAR_DECL", ")", "{", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "addr", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "return", "true", ";", "}", "if", "(", "TREE_CODE", "(", "addr", ")", "==", "MEM_REF", ")", "{", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "TREE_OPERAND", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "return", "true", ";", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "TREE_OPERAND", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "arc", "Func": "arc_is_uncached_mem_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14735, "Length": 134, "Cover_Rate": 0.5254901960784314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Code16Directive", "=", "<STR_LIT>", ";", "Code32Directive", "=", "<STR_LIT>", ";", "UseDataRegionDirectives", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "&&", "!", "TheTriple", ".", "isWatchABI", "(", ")", ")", "?", "ExceptionHandling", "::", "SjLj", ":", "ExceptionHandling", "::", "DwarfCFI", ";", "UseIntegratedAssembler", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMMCAsmInfo", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14736, "Length": 46, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Candidates", ".", "remove_if", "(", "[", "Reg", ",", "this", "]", "(", "const", "Candidate", "&", "C", ")", "{", "return", "C", ".", "MI", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "GCNRegBankReassign", "Func": "removeCandidates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14737, "Length": 32, "Cover_Rate": 0.7804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "HST", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "auto", "&", "HRI", "=", "*", "HST", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "MachineBasicBlock", "*", "PrologB", "=", "&", "MF", ".", "front", "(", ")", ",", "*", "EpilogB", "=", "nullptr", ";", "if", "(", "EnableShrinkWrapping", ")", "findShrunkPrologEpilog", "(", "MF", ",", "PrologB", ",", "EpilogB", ")", ";", "bool", "PrologueStubs", "=", "false", ";", "insertCSRSpillsInBlock", "(", "*", "PrologB", ",", "CSI", ",", "HRI", ",", "PrologueStubs", ")", ";", "insertPrologueInBlock", "(", "*", "PrologB", ",", "PrologueStubs", ")", ";", "if", "(", "EpilogB", ")", "{", "insertCSRRestoresInBlock", "(", "*", "EpilogB", ",", "CSI", ",", "HRI", ")", ";", "insertEpilogueInBlock", "(", "*", "EpilogB", ")", ";", "}", "else", "{", "for", "(", "auto", "&", "B", ":", "MF", ")", "if", "(", "B", ".", "isReturnBlock", "(", ")", ")", "insertCSRRestoresInBlock", "(", "B", ",", "CSI", ",", "HRI", ")", ";", "for", "(", "auto", "&", "B", ":", "MF", ")", "if", "(", "B", ".", "isReturnBlock", "(", ")", ")", "insertEpilogueInBlock", "(", "B", ")", ";", "for", "(", "auto", "&", "B", ":", "MF", ")", "{", "if", "(", "B", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "*", "RetI", "=", "getReturn", "(", "B", ")", ";", "if", "(", "!", "RetI", "||", "isRestoreCall", "(", "RetI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "for", "(", "auto", "&", "R", ":", "CSI", ")", "RetI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "R", ".", "getReg", "(", ")", ",", "false", ",", "true", ")", ")", ";", "}", "}", "if", "(", "EpilogB", ")", "{", "unsigned", "MaxBN", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "B", ":", "MF", ")", "if", "(", "B", ".", "getNumber", "(", ")", ">=", "<NUM_LIT>", ")", "MaxBN", "=", "std", "::", "max", "(", "MaxBN", ",", "unsigned", "(", "B", ".", "getNumber", "(", ")", ")", ")", ";", "BitVector", "DoneT", "(", "MaxBN", "+", "<NUM_LIT>", ")", ",", "DoneF", "(", "MaxBN", "+", "<NUM_LIT>", ")", ",", "Path", "(", "MaxBN", "+", "<NUM_LIT>", ")", ";", "updateExitPaths", "(", "*", "EpilogB", ",", "EpilogB", ",", "DoneT", ",", "DoneF", ",", "Path", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering45", "Func": "emitPrologue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14738, "Length": 336, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "MMOpc", "=", "Subtarget", ".", "has<ISA_LIT>32r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "Opc", "=", "Subtarget", ".", "inMicro<ISA_LIT>Mode", "(", ")", "?", "MMOpc", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsInstrInfo35", "Func": "insertNop", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14739, "Length": 55, "Cover_Rate": 0.5670103092783505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "addr", "=", "<NUM_LIT>", ";", "addr", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "addr", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "reg", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "DecodeGPR8RegisterClass", "(", "Inst", ",", "reg", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "addr", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MCS51Disassembler", "Func": "decodeFIORdA", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14740, "Length": 81, "Cover_Rate": 0.801980198019802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstPrinter", "(", "MAI", ",", "MRI", ")", "{", "setAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PTXInstPrinter4", "Func": "PTXInstPrinter", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14741, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "operands", "[", "i", "]", ")", "==", "MEM", "&&", "(", "GET_CODE", "(", "XEXP", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", ")", "{", "rtx", "addr", "=", "XEXP", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ")", ";", "operands", "[", "i", "]", "=", "low", "[", "i", "]", "=", "gen_rtx_MEM", "(", "SImode", ",", "addr", ")", ";", "if", "(", "which_alternative", "==", "<NUM_LIT>", "&&", "i", "==", "<NUM_LIT>", ")", "{", "addr", "=", "XEXP", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ")", ";", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "low", "[", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "SImode", ",", "addr", ")", ";", "}", "}", "else", "{", "low", "[", "i", "]", "=", "operand_subword", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ";", "operands", "[", "i", "]", "=", "operand_subword", "(", "operands", "[", "i", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DImode", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "vax3", "Func": "split_quadword_operands", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14742, "Length": 150, "Cover_Rate": 0.7211538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arc_initialize_trampoline", "(", "rtx", "tramp", "ATTRIBUTE_UNUSED", ",", "rtx", "fnaddr", "ATTRIBUTE_UNUSED", ",", "rtx", "cxt", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["}"], "File": "arc3", "Func": "arc_initialize_trampoline", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14743, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AlphaAsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14744, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Type", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_ARM_MOVT_PREL", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_ARM_MOVW_PREL_NC", ";", "break", ";", "}"], "ground_truth": ["return", "Type", ";"], "File": "TOYELFObjectWriter1", "Func": "getRelocType", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14745, "Length": 51, "Cover_Rate": 0.5604395604395604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "AVRISelLowering", "Func": "isOffsetFoldingLegal", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14746, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "{", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GV", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14747, "Length": 168, "Cover_Rate": 0.3605150214592275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EquivalenceClasses", "<", "Chain", "*", ">", "EC", ";", "for", "(", "auto", "&", "I", ":", "AllChains", ")", "EC", ".", "insert", "(", "I", ".", "get", "(", ")", ")", ";", "for", "(", "auto", "&", "I", ":", "AllChains", ")", "for", "(", "auto", "&", "J", ":", "AllChains", ")", "if", "(", "I", "!=", "J", "&&", "I", "->", "rangeOverlapsWith", "(", "*", "J", ")", ")", "EC", ".", "unionSets", "(", "I", ".", "get", "(", ")", ",", "J", ".", "get", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "EC", ".", "getNumClasses", "(", ")", "<<", "<STR_LIT>", ")", ";", "std", "::", "vector", "<", "std", "::", "vector", "<", "Chain", "*", ">", ">", "V", ";", "for", "(", "auto", "I", "=", "EC", ".", "begin", "(", ")", ",", "E", "=", "EC", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "std", "::", "vector", "<", "Chain", "*", ">", "Cs", "(", "EC", ".", "member_begin", "(", "I", ")", ",", "EC", ".", "member_end", "(", ")", ")", ";", "if", "(", "Cs", ".", "empty", "(", ")", ")", "continue", ";", "V", ".", "push_back", "(", "std", "::", "move", "(", "Cs", ")", ")", ";", "}", "llvm", "::", "sort", "(", "V", ".", "begin", "(", ")", ",", "V", ".", "end", "(", ")", ",", "[", "]", "(", "const", "std", "::", "vector", "<", "Chain", "*", ">", "&", "A", ",", "const", "std", "::", "vector", "<", "Chain", "*", ">", "&", "B", ")", "{", "return", "A", ".", "front", "(", ")", "->", "startsBefore", "(", "B", ".", "front", "(", ")", ")", ";", "}", ")", ";"], "ground_truth": ["int", "Parity", "=", "<NUM_LIT>", ";"], "File": "AArch64A57FPLoadBalancing22", "Func": "runOnBasicBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14748, "Length": 243, "Cover_Rate": 0.6657534246575343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "NumOperands", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Op0", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";", "unsigned", "Op1", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";", "bool", "KillsOp0", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op0", ")", ";", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";"], "ground_truth": ["moveToTop", "(", "Op0", ",", "I", ")", ";"], "File": "X86FloatingPoint2", "Func": "handleCompareFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14749, "Length": 70, "Cover_Rate": 0.36082474226804123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_APCS", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "if", "(", "ABI", "!=", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS16", ")", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS16", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "if", "(", "ABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["return", "Ret", ";"], "File": "ARMTargetMachine1", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14750, "Length": 72, "Cover_Rate": 0.4311377245508982, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Val", "=", "-", "MaxAlign", ";", "unsigned", "AndOp", "=", "getANDriOpcode", "(", "Uses64BitFramePtr", ",", "Val", ")", ";"], "ground_truth": ["MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AndOp", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Val", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "BuildStackAlignAND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14751, "Length": 55, "Cover_Rate": 0.5851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "GCNTargetMachine", ">", "Y", "(", "getTheGCNTarget", "(", ")", ")", ";", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>LowerI1CopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FoldOperandsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyMetadataPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine36", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14752, "Length": 110, "Cover_Rate": 0.7236842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "scalar_int_mode", "aarch64_sve_element_int_mode", "(", "machine_mode", "mode", ")", "{", "poly_uint64", "vector_bits", "=", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "?", "BITS_PER_SVE_VECTOR", ":", "GET_MODE_BITSIZE", "(", "mode", ")", ")", ";", "unsigned", "int", "elt_bits", "=", "vector_element_size", "(", "vector_bits", ",", "GET_MODE_NUNITS", "(", "mode", ")", ")", ";"], "ground_truth": ["return", "int_mode_for_size", "(", "elt_bits", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";"], "File": "aarch64", "Func": "aarch64_sve_element_int_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14753, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "ArrayRef", "<", "int", ">", "LoMask", "=", "Mask", ".", "slice", "(", "<NUM_LIT>", ",", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "=", "Mask", ".", "slice", "(", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ")", ";", "int", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "SplitNumElements", "=", "NumElements", "/", "<NUM_LIT>", ";", "MVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "MVT", "SplitVT", "=", "<STR_LIT>", "(", "ScalarVT", ",", "NumElements", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "HiV1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "SplitNumElements", ")", ")", ";"], "ground_truth": ["SDValue", "LoV2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SplitVT", ",", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering188", "Func": "splitAndLower256BitVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14754, "Length": 218, "Cover_Rate": 0.42661448140900193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "Narrow", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";"], "ground_truth": ["if", "(", "Narrow", ")", "transform", "(", "Regs", ",", "Regs", ".", "begin", "(", ")", ",", "WidenVector", "(", "*", "CurDAG", ")", ")", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "SelectPostStoreLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14755, "Length": 80, "Cover_Rate": 0.32388663967611336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TargetAsmStreamer", "(", "S", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "VEMCTargetDesc", "Func": "createTargetAsmStreamer", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14756, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nAltivecParamsAtEnd", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "EVT", "ArgVT", "=", "Outs", "[", "i", "]", ".", "VT", ";", "if", "(", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", "||", "ArgVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isVarArg", "&&", "!", "is<ISA_LIT>64", ")", "{", "nAltivecParamsAtEnd", "++", ";", "continue", ";", "}", "NumBytes", "=", "(", "(", "NumBytes", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "NumBytes", "+=", "CalculateStackSlotSize", "(", "ArgVT", ",", "Flags", ",", "PtrByteSize", ")", ";", "}", "if", "(", "nAltivecParamsAtEnd", ")", "{", "NumBytes", "=", "(", "(", "NumBytes", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "NumBytes", "+=", "<NUM_LIT>", "*", "nAltivecParamsAtEnd", ";", "}", "NumBytes", "=", "std", "::", "max", "(", "NumBytes", ",", "<ISA_LIT>FrameLowering", "::", "getMinCallFrameSize", "(", "is<ISA_LIT>64", ",", "true", ")", ")", ";", "if", "(", "CC", "==", "CallingConv", "::", "Fast", "&&", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "{", "unsigned", "TargetAlign", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "NumBytes", "=", "(", "NumBytes", "+", "AlignMask", ")", "&", "~", "AlignMask", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "CalculateParameterAndLinkageAreaSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14757, "Length": 203, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "FinalAction", "(", ")", "noexcept", "{"], "ground_truth": ["if", "(", "Invoke", ")", "func", "(", ")", ";"], "File": "FinalAction", "Func": "~FinalAction", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14758, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PreAllocateWWMRegs", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>PreAllocateWWMRegsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "SIPreAllocateWWMRegs", "Func": "SIPreAllocateWWMRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14759, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "=", "reg_equiv_memory_loc", "(", "REGNO", "(", "tmp", ")", ")", ";", "if", "(", "op", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["return", "op", ";"], "File": "alpha4", "Func": "resolve_reload_operand", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14760, "Length": 24, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "root", "->", "dump", "(", "dbgs", "(", ")", ",", "<NUM_LIT>", ",", "true", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}", ")", ";"], "File": "PatmosSPBundling1", "Func": "doBundlingFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14761, "Length": 22, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GOTPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOTReg", ",", "TGA", ")", ";", "}", "else", "{", "GOTPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "}", "SDValue", "GOTEntry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOTPtr", ",", "TGA", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "lowerTLSCall", "(", "GOTEntry", ",", "dl", ",", "DAG", ")", ";", "return", "CallResult", ".", "first", ";", "}", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "GOTPtr", ";", "if", "(", "is64bit", ")", "{", "SDValue", "GOTReg", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "GOTPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOTReg", ",", "TGA", ")", ";", "}", "else", "{", "GOTPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ")", ";", "}", "SDValue", "GOTEntry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOTPtr", ",", "TGA", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "lowerTLSCall", "(", "GOTEntry", ",", "dl", ",", "DAG", ")", ";", "SDValue", "TLSAddr", "=", "CallResult", ".", "first", ";", "SDValue", "Chain", "=", "CallResult", ".", "second", ";", "SDValue", "DtvOffsetHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Chain", ",", "TLSAddr", ",", "TGA", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DtvOffsetHi", ",", "TGA", ")", ";", "}"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "PPCISelLowering8", "Func": "LowerGlobalTLSAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14762, "Length": 251, "Cover_Rate": 0.37915407854984895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_frint32zdf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___rint32z", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14763, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "isCalleeSavedRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "CSRegs", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering1", "Func": "isCSRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14764, "Length": 112, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "CONST_INT_P", "(", "exp", ")", ")", ";", "if", "(", "standard_sse_constant_p", "(", "exp", ",", "V2DImode", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "ix86_cost", "->", "sse_load", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "i3866", "Func": "vector_const_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14765, "Length": 32, "Cover_Rate": 0.7804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parseAddress", "(", "Operands", ",", "BDVMem", ",", "<STR_LIT>", ",", "ADDR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "parseBDVAddr64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14766, "Length": 13, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint8_t", "encodeAdvSIMDModImmType5", "(", "uint64_t", "Imm", ")", "{"], "ground_truth": ["return", "(", "Imm", "&", "<NUM_LIT>", ")", ";"], "File": "ARM64AddressingModes", "Func": "encodeAdvSIMDModImmType5", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14767, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "mi_match", "(", "Src", ",", "MRI", ",", "m_OneNonDBGUse", "(", "m_any_of", "(", "m_GAShr", "(", "m_Reg", "(", "ShiftSrc", ")", ",", "m_ICst", "(", "ShiftImm", ")", ")", ",", "m_GLShr", "(", "m_Reg", "(", "ShiftSrc", ")", ",", "m_ICst", "(", "ShiftImm", ")", ")", ")", ")", ")", ")", "return", "false", ";", "if", "(", "ShiftImm", "<", "<NUM_LIT>", "||", "ShiftImm", "+", "Width", ">", "Ty", ".", "getSizeInBits", "(", ")", ")", "return", "false", ";", "MatchInfo", "=", "[", "=", "]", "(", "MachineIRBuilder", "&", "B", ")", "{", "auto", "Cst1", "=", "B", ".", "buildConstant", "(", "Ty", ",", "ShiftImm", ")", ";", "auto", "Cst2", "=", "B", ".", "buildConstant", "(", "Ty", ",", "Width", ")", ";", "B", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SBFX", ",", "{", "Dst", "}", ",", "{", "ShiftSrc", ",", "Cst1", ",", "Cst2", "}", ")", ";"], "ground_truth": ["}", ";"], "File": "AArch64PostLegalizerCombiner11", "Func": "matchBitfieldExtractFromSExtInReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14768, "Length": 122, "Cover_Rate": 0.49193548387096775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ELF", "::", "R_<ISA_LIT>_64_32S", ":", "case", "ELF", "::", "R_<ISA_LIT>_64_64", ":", "return", "false", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "switch", "(", "RelTy", ")", "{", "case", "ELF", "::", "R_386_PC32", ":", "return", "true", ";", "case", "ELF", "::", "R_386_32", ":", "return", "false", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ELFWriterInfo3", "Func": "isPCRelativeRel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14769, "Length": 58, "Cover_Rate": 0.6373626373626373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineOperand", "&", "OffsetMO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Offset", "=", "(", "MFFrame", ".", "getMaxCallFrameSize", "(", ")", "+", "<STR_LIT>", "+", "OffsetMO", ".", "getImm", "(", ")", ")", ";", "unsigned", "NewOpcode", "=", "getOpcodeForOffset", "(", "<STR_LIT>", ",", "Offset", ")", ";", "assert", "(", "NewOpcode", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MI", "->", "setDesc", "(", "get", "(", "NewOpcode", ")", ")", ";"], "File": "SystemZInstrInfo16", "Func": "splitAdjDynAlloc", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14770, "Length": 88, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s64_f32", "(", "float32x2_t", "__a", ")", "{", "return", "(", "int64x1_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_s64_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14771, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeFP", "(", "CFP", ",", "VT", ")", ";"], "ground_truth": ["else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "<ISA_LIT>MaterializeGV", "(", "GV", ")", ";"], "File": "AArch64FastISel1", "Func": "TargetMaterializeConstant", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14772, "Length": 45, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "TargetOpcode", ";", "const", "LLT", "S1", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "V2S16", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "S64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "const", "LLT", "P1", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "P2", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "setAction", "(", "{", "G_ADD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_AND", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "V2S16", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "<NUM_LIT>", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BITCAST", ",", "<NUM_LIT>", ",", "V2S16", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S32", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_CONSTANT", ",", "S64", "}", ",", "Legal", ")", ";"], "File": "AMDGPULegalizerInfo79", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14773, "Length": 179, "Cover_Rate": 0.3792372881355932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "*", "this", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "CJGSubtarget", "Func": "CJGSubtarget", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14774, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FORCE_PREFERRED_STACK_BOUNDARY_IN_MAIN", "&&", "DECL_NAME", "(", "current_function_decl", ")", "&&", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_function_decl", ")", ")", "&&", "DECL_FILE_SCOPE_P", "(", "current_function_decl", ")", ")", "{", "cfun", "->", "machine", "->", "force_align_arg_pointer", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "return", "copy_to_reg", "(", "cfun", "->", "machine", "->", "force_align_arg_pointer", ")", ";", "}"], "ground_truth": ["else", "return", "virtual_incoming_args_rtx", ";"], "File": "i3863", "Func": "ix86_internal_arg_pointer", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14775, "Length": 51, "Cover_Rate": 0.864406779661017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "FromBits", "*=", "<NUM_LIT>", ";", "EVT", "OutVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "FromBits", ")", ",", "<STR_LIT>", "/", "FromBits", ")", ";", "PackedOp", "=", "DAG", ".", "getNode", "(", "UnpackHigh", ",", "SDLoc", "(", "PackedOp", ")", ",", "OutVT", ",", "PackedOp", ")", ";", "}", "while", "(", "FromBits", "!=", "ToBits", ")", ";"], "ground_truth": ["return", "PackedOp", ";"], "File": "SystemZISelLowering (2)3", "Func": "lowerExtendVectorInreg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14776, "Length": 50, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrev64q_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14777, "Length": 28, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqrdmulh_lanesi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqrdmulhs_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14778, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data16bitsDirective", "=", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "GPRel32Directive", "=", "<STR_LIT>", ";", "GPRel64Directive", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["HasLEB128", "=", "true", ";"], "File": "MipsMCAsmInfo12", "Func": "MipsMCAsmInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14779, "Length": 50, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemMode5", "(", ")", "const", "{", "if", "(", "!", "isMemory", "(", ")", "||", "Mem", ".", "OffsetIsReg", "||", "Mem", ".", "OffsetRegShifted", "||", "Mem", ".", "Writeback", "||", "Mem", ".", "Negative", ")", "return", "false", ";", "if", "(", "!", "Mem", ".", "Offset", ")", "return", "true", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Mem", ".", "Offset", ")", ";"], "File": "ARMAsmParser46", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14780, "Length": 57, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "force_into_acc", "(", "rtx", "src", ",", "rtx_insn", "*", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "move", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "REGNO", "(", "src", ")", "<", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["move", "=", "mode", "==", "QImode", "?", "gen_movqi", "(", "A", ",", "src", ")", ":", "gen_movhi", "(", "AX", ",", "src", ")", ";"], "File": "rl78", "Func": "force_into_acc", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14781, "Length": 59, "Cover_Rate": 0.7468354430379747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CouldCall", ")", "HintNum", "|=", "<NUM_LIT>", ";", "if", "(", "CouldJump", ")", "HintNum", "|=", "<NUM_LIT>", ";", "assert", "(", "HintNum", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", ";", "BuildMI", "(", "MBB", ",", "MBB", ".", "begin", "(", ")", ",", "MBB", ".", "findDebugLoc", "(", "MBB", ".", "begin", "(", ")", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "HintNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64BranchTargets", "Func": "addBTI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14782, "Length": 99, "Cover_Rate": 0.526595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "BPFTargetMachine15", "Func": "getFrameLowering", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14783, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "kind1", "!=", "kind2", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "bfin", "Func": "bfin_comp_type_attributes", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 14784, "Length": 63, "Cover_Rate": 0.38650306748466257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "bitmap_bit_p", "(", "edge_components", ",", "<NUM_LIT>", ")", "&&", "bitmap_bit_p", "(", "DF_LIVE_IN", "(", "e", "->", "dest", ")", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "e", "->", "dest", "->", "index", ")", ";"], "ground_truth": ["bitmap_clear_bit", "(", "components", ",", "<NUM_LIT>", ")", ";"], "File": "rs6000-logue", "Func": "rs6000_disqualify_components", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14785, "Length": 47, "Cover_Rate": 0.734375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgeq_u64", "(", "uint64x2_t", "__a", ",", "uint64x2_t", "__b", ")", "{", "return", "(", "__a", ">=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcgeq_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14786, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_veorq_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_veorq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14787, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "match", "(", "I", ",", "m_Select", "(", "m_Cmp", "(", "CurrentPred", ",", "m_Value", "(", ")", ",", "m_Value", "(", ")", ")", ",", "m_Value", "(", ")", ",", "m_Value", "(", ")", ")", ")", ")", "VecPred", "=", "CurrentPred", ";", "}", "if", "(", "CmpInst", "::", "isIntPredicate", "(", "VecPred", ")", ")", "{", "static", "const", "auto", "ValidMinMaxTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "any_of", "(", "ValidMinMaxTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", ")", "return", "LT", ".", "first", ";", "}", "static", "const", "TypeConversionCostTblEntry", "VectorSelectTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo31", "Func": "getCmpSelInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14788, "Length": 183, "Cover_Rate": 0.4168564920273349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine64", "::", "<ISA_LIT>TargetMachine64", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetMachine11", "Func": "NVPTXTargetMachine64", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14789, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "isExpr", "(", ")", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["int64_t", "Imm", "=", "Op", ".", "getImm", "(", ")", ";"], "File": "AMDGPUInstPrinter45", "Func": "printLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14790, "Length": 45, "Cover_Rate": 0.4326923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "m32r_function_type", "fn_type", "=", "m32r_compute_function_type", "(", "current_function_decl", ")", ";", "if", "(", "M32R_INTERRUPT_P", "(", "fn_type", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "ASM_COMMENT_START", ")", ";", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "m32r_compute_frame_size", "(", "size", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "ASM_COMMENT_START", ",", "current_frame_info", ".", "var_size", ",", "current_frame_info", ".", "reg_size", "/", "<NUM_LIT>", ",", "current_frame_info", ".", "args_size", ",", "current_frame_info", ".", "extra_size", ")", ";"], "File": "m32r3", "Func": "m32r_output_function_prologue", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14791, "Length": 64, "Cover_Rate": 0.8311688311688312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "const", "GlobalVariable", "*", ">", "Items", "=", "ExternalVarDefs", ";", "if", "(", "!", "Items", ".", "size", "(", ")", ")", "return", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "Items", ".", "size", "(", ")", ";", "j", "++", ")", "OutStreamer", ".", "EmitRawText", "(", "MAI", "->", "getGlobalDirective", "(", ")", "+", "Twine", "(", "Mang", "->", "getSymbol", "(", "Items", "[", "j", "]", ")", "->", "getName", "(", ")", ")", ")", ";"], "File": "PIC16AsmPrinter", "Func": "EmitDefinedVars", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14792, "Length": 82, "Cover_Rate": 0.7735849056603774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST_VECTOR", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_INT", ":", "case", "CONST_WIDE_INT", ":", "if", "(", "reg_class_subset_p", "(", "GENERAL_REGS", ",", "rclass", ")", "&&", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "GENERAL_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "ADDR_REGS", ",", "rclass", ")", "&&", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "ADDR_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "FP_REGS", ",", "rclass", ")", "&&", "legitimate_reload_fp_constant_p", "(", "op", ")", ")", "return", "FP_REGS", ";", "else", "if", "(", "reg_class_subset_p", "(", "VEC_REGS", ",", "rclass", ")", "&&", "legitimate_reload_vector_constant_p", "(", "op", ")", ")", "return", "VEC_REGS", ";", "return", "NO_REGS", ";", "case", "CONST", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "if", "(", "flag_pic", "&&", "reg_class_subset_p", "(", "ADDR_REGS", ",", "rclass", ")", ")", "return", "ADDR_REGS", ";", "else", "return", "NO_REGS", ";", "}", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "if", "(", "!", "legitimate_reload_constant_p", "(", "op", ")", ")", "return", "NO_REGS", ";"], "ground_truth": ["case", "PLUS", ":"], "File": "s390", "Func": "s390_preferred_reload_class", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14793, "Length": 177, "Cover_Rate": 0.8009049773755657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ir_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "return", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "&&", "z8k_reg_ok_for_base_p", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "||", "(", "reload_in_progress", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", ">=", "FIRST_PSEUDO_REGISTER", ")", ";"], "ground_truth": ["}"], "File": "z8k", "Func": "ir_p", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14794, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "getSelectionDAGInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14795, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ",", "STI", ")", ";"], "File": "HexagonMCTargetDesc", "Func": "createHexagonObjectTargetStreamer", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14796, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsStrict", ")", "{", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "Chain", ",", "Src", "}", ")", ";", "Chain", "=", "Src", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "}", "SDValue", "Conv", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "switch", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "(", "Subtarget", ".", "hasFPCVT", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "(", "IsSigned", "||", "Subtarget", ".", "hasFPCVT", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Opc", "=", "IsSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "PPCISelLowering100", "Func": "convertFPToInt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14797, "Length": 130, "Cover_Rate": 0.39156626506024095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";"], "ground_truth": ["OutOps", ".", "push_back", "(", "Op1", ")", ";"], "File": "SparcISelDAGToDAG (2)1", "Func": "SelectInlineAsmMemoryOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14798, "Length": 38, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvttpd_epi32", "(", "__m128d", "__A", ")", "{", "__v4si", "__result", ";", "__v4si", "__temp", ";", "const", "__v4si", "__vzero", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__temp", ")", ":", "<STR_LIT>", "(", "__A", ")", ":", ")", ";", "__temp", "=", "vec_mergeo", "(", "__temp", ",", "__temp", ")", ";", "__temp", "=", "vec_mergee", "(", "__temp", ",", "__temp", ")", ";", "__result", "=", "(", "__v4si", ")", "vec_vpkudum", "(", "(", "__vector", "long", "long", ")", "__temp", ",", "(", "__vector", "long", "long", ")", "__vzero", ")", ";", "{", "const", "__v16qu", "__pkperm", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["__result", "=", "(", "__v4si", ")", "vec_perm", "(", "(", "__v16qu", ")", "__temp", ",", "(", "__v16qu", ")", "__vzero", ",", "__pkperm", ")", ";"], "File": "emmintrin2", "Func": "_mm_cvttpd_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14799, "Length": 154, "Cover_Rate": 0.9390243902439024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFWriterInfo", "::", "<ISA_LIT>ELFWriterInfo", "(", "bool", "is64Bit_", ",", "bool", "isLittleEndian_", ")", ":", "TargetELFWriterInfo", "(", "is64Bit_", ",", "isLittleEndian_", ")", "{"], "ground_truth": ["EMachine", "=", "is64Bit", "?", "EM_<ISA_LIT>_64", ":", "EM_386", ";"], "File": "X86ELFWriterInfo3", "Func": "X86ELFWriterInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14800, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_rcp28_round_sd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "int", "__R", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_rcp28sd_mask_round", "(", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512erintrin1", "Func": "_mm_maskz_rcp28_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14801, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_store_si128", "(", "__m128i", "*", "__P", ",", "__m128i", "__B", ")", "{", "assert", "(", "(", "(", "unsigned", "long", ")", "__P", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["vec_st", "(", "(", "__v16qu", ")", "__B", ",", "<NUM_LIT>", ",", "(", "__v16qu", "*", ")", "__P", ")", ";"], "File": "emmintrin", "Func": "_mm_store_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14802, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeSaveStackSlotSize", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "CAHPMCAsmInfo", "Func": "CAHPMCAsmInfo", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14803, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "return", "getZeroVector", "(", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "{", "Op", "}", ",", "<NUM_LIT>", ",", "Op", ",", "{", "<NUM_LIT>", "}", ",", "{", "}", ",", "<NUM_LIT>", ",", "false", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering", "Func": "combineAndnp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14804, "Length": 116, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Disassembler", "(", ")", "{"], "ground_truth": ["TargetRegistry", "::", "RegisterMCDisassembler", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>Disassembler", ")", ";"], "File": "HexagonDisassembler19", "Func": "LLVMInitializeHexagonDisassembler", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14805, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgIn", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "CFRegNode", ".", "push_back", "(", "ArgIn", ".", "getValue", "(", "ArgIn", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "StackSlotSize", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "LRSaveSize", "+", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "ArgIn", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "const", "ArgDataPair", "ADP", "=", "{", "ArgIn", ",", "Ins", "[", "i", "]", ".", "Flags", "}", ";", "ArgData", ".", "push_back", "(", "ADP", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "MCPhysReg", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "FirstVAReg", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "array_lengthof", "(", "ArgRegs", ")", ")", ";", "if", "(", "FirstVAReg", "<", "array_lengthof", "(", "ArgRegs", ")", ")", "{", "int", "offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "array_lengthof", "(", "ArgRegs", ")", "-", "<NUM_LIT>", ";", "i", ">=", "(", "int", ")", "FirstVAReg", ";", "--", "i", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "offset", ",", "true", ")", ";", "if", "(", "i", "==", "(", "int", ")", "FirstVAReg", ")", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "}", "offset", "-=", "StackSlotSize", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "<STR_LIT>", ")", ";", "CFRegNode", ".", "push_back", "(", "Val", ".", "getValue", "(", "Val", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "}", "}", "else", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "LRSaveSize", "+", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "XCoreISelLowering16", "Func": "LowerCCCArguments", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14806, "Length": 466, "Cover_Rate": 0.46646646646646645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Overflow", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "OldInsPt", "=", "B", ".", "getInsertPt", "(", ")", ";", "MachineBasicBlock", "&", "OldMBB", "=", "B", ".", "getMBB", "(", ")", ";", "B", ".", "setInstr", "(", "*", "OffsetDef", ")", ";", "if", "(", "!", "BaseReg", ")", "{", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "BaseReg", ")", ".", "addImm", "(", "Overflow", ")", ";", "}", "else", "{", "Register", "OverflowVal", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "B", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "OverflowVal", ")", ".", "addImm", "(", "Overflow", ")", ";", "Register", "NewBaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "TII", ".", "getAddNoCarry", "(", "B", ".", "getMBB", "(", ")", ",", "B", ".", "getInsertPt", "(", ")", ",", "B", ".", "getDebugLoc", "(", ")", ",", "NewBaseReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "OverflowVal", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BaseReg", "=", "NewBaseReg", ";", "}", "B", ".", "setInsertPt", "(", "OldMBB", ",", "OldInsPt", ")", ";", "}", "return", "std", "::", "make_tuple", "(", "BaseReg", ",", "ImmOffset", ",", "TotalConstOffset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14807, "Length": 183, "Cover_Rate": 0.6376306620209059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeQQRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "QQDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "File": "AArch64Disassembler24", "Func": "DecodeQQRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14808, "Length": 49, "Cover_Rate": 0.9245283018867925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "tryParseSVEPattern", "(", "OperandVector", "&", "Operands", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "SS", "=", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "TokE", "=", "getTok", "(", ")", ";", "bool", "IsHash", "=", "TokE", ".", "is", "(", "AsmToken", "::", "Hash", ")", ";", "if", "(", "!", "IsHash", "&&", "TokE", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "int64_t", "Pattern", ";", "if", "(", "IsHash", ")", "{", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ImmVal", ";", "SS", "=", "getLoc", "(", ")", ";", "if", "(", "Parser", ".", "parseExpression", "(", "ImmVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "auto", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ImmVal", ")", ";", "if", "(", "!", "MCE", ")", "return", "MatchOperand_ParseFail", ";", "Pattern", "=", "MCE", "->", "getValue", "(", ")", ";", "}", "else", "{", "auto", "Pat", "=", "<STR_LIT>", "(", "TokE", ".", "getString", "(", ")", ")", ";", "if", "(", "!", "Pat", ")", "return", "MatchOperand_NoMatch", ";", "Lex", "(", ")", ";", "Pattern", "=", "Pat", "->", "Encoding", ";", "assert", "(", "Pattern", ">=", "<NUM_LIT>", "&&", "Pattern", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "tryParseSVEPattern", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14809, "Length": 171, "Cover_Rate": 0.8221153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";"], "ground_truth": ["}"], "File": "MipsBranchExpansion (2)", "Func": "getRequiredProperties", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14810, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG121", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14811, "Length": 124, "Cover_Rate": 0.3463687150837989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";"], "ground_truth": ["}"], "File": "MipsMCExpr", "Func": "getKind", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14812, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "CC", "=", "<STR_LIT>", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "BPFISelLowering38", "Func": "NegateCC", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14813, "Length": 41, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Op", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering73", "Func": "LowerEXTRACT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14814, "Length": 193, "Cover_Rate": 0.3806706114398422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "SpillSlotOffset", "=", "getOffsetOfLocalArea", "(", ")", "+", "<ISA_LIT>FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "SpillSlotOffset", "-=", "SlotSize", ";", "MFI", ".", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "Register", "FPReg", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ",", "FPReg", ")", ")", "{", "CSI", ".", "erase", "(", "CSI", ".", "begin", "(", ")", "+", "i", ")", ";", "break", ";", "}", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "M68kFrameLowering4", "Func": "assignCalleeSavedSpillSlots", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14815, "Length": 130, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint16_t", "Register", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "AArch64Disassembler10", "Func": "DecodeFPR32RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14816, "Length": 40, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "avoid_constant_pool_reference", "(", "x", ")", ";", "if", "(", "UNARY_P", "(", "x", ")", ")", "{", "rtx", "x0", "=", "mips16e_collect_propagate_value", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_values", ")", ";", "return", "simplify_gen_unary", "(", "GET_CODE", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ",", "x0", ",", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "ARITHMETIC_P", "(", "x", ")", ")", "{"], "ground_truth": ["rtx", "x0", "=", "mips16e_collect_propagate_value", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_values", ")", ";"], "File": "mips", "Func": "mips16e_collect_propagate_value", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14817, "Length": 80, "Cover_Rate": 0.4819277108433735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "int", "SMovRelWaitStates", "=", "<NUM_LIT>", ";", "auto", "IsHazardFn", "=", "[", "TII", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", "->", "isSALU", "(", "*", "MI", ")", ";"], "ground_truth": ["}", ";"], "File": "GCNHazardRecognizer10", "Func": "checkReadM0Hazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14818, "Length": 40, "Cover_Rate": 0.6349206349206349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vpselq_uv8hi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vpselq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14819, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "int", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "(", "LEGACY_SSE_REGNO_P", "(", "regno", ")", "||", "(", "TARGET_64BIT", "&&", "(", "REX_SSE_REGNO_P", "(", "regno", ")", "||", "(", "TARGET_AVX512F", "&&", "EXT_REX_SSE_REGNO_P", "(", "regno", ")", ")", ")", ")", ")", "&&", "!", "TEST_HARD_REG_BIT", "(", "need_zeroed_hardregs", ",", "regno", ")", ")", "return", "NULL", ";"], "ground_truth": ["return", "gen_avx_vzeroall", "(", ")", ";"], "File": "i386", "Func": "zero_all_vector_registers", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14820, "Length": 60, "Cover_Rate": 0.7792207792207793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", "=", "Token", ".", "getLoc", "(", ")", ";", "if", "(", "Token", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "if", "(", "searchSymbolAlias", "(", "Operands", ")", ")", "return", "MatchOperand_Success", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "MatchOperand_NoMatch", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "OperandMatchResultTy", "ResTy", "=", "MatchAnyRegisterWithoutDollar", "(", "Operands", ",", "S", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "return", "ResTy", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "ParseAnyRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14821, "Length": 109, "Cover_Rate": 0.7841726618705036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "BLR", "=", "*", "MBBI", ";", "assert", "(", "isBLR", "(", "BLR", ")", ")", ";", "unsigned", "BLOpcode", ";", "Register", "Reg", ";", "bool", "RegIsKilled", ";", "switch", "(", "BLR", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "BLOpcode", "=", "<STR_LIT>", ";", "Reg", "=", "BLR", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", ")", ";", "RegIsKilled", "=", "BLR", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "DebugLoc", "DL", "=", "BLR", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBBI", "->", "getMF", "(", ")", ";", "MCContext", "&", "Context", "=", "MBB", ".", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "auto", "ThunkIt", "=", "llvm", "::", "find_if", "(", "SLSBLRThunks", ",", "[", "Reg", "]", "(", "auto", "T", ")", "{", "return", "T", ".", "Reg", "==", "Reg", ";", "}", ")", ";", "assert", "(", "ThunkIt", "!=", "std", "::", "end", "(", "SLSBLRThunks", ")", ")", ";", "MCSymbol", "*", "Sym", "=", "Context", ".", "getOrCreateSymbol", "(", "ThunkIt", "->", "Name", ")", ";", "MachineInstr", "*", "BL", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "BLOpcode", ")", ")", ".", "addSym", "(", "Sym", ")", ";", "int", "ImpLROpIdx", "=", "-", "<NUM_LIT>", ";", "int", "ImpSPOpIdx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "OpIdx", "=", "BL", "->", "getNumExplicitOperands", "(", ")", ";", "OpIdx", "<", "BL", "->", "getNumOperands", "(", ")", ";", "OpIdx", "++", ")", "{", "MachineOperand", "Op", "=", "BL", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "isDef", "(", ")", ")", "ImpLROpIdx", "=", "OpIdx", ";", "if", "(", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "!", "Op", ".", "isDef", "(", ")", ")", "ImpSPOpIdx", "=", "OpIdx", ";", "}", "assert", "(", "ImpLROpIdx", "!=", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["assert", "(", "ImpSPOpIdx", "!=", "-", "<NUM_LIT>", ")", ";"], "File": "AArch64SLSHardening", "Func": "ConvertBLRToBL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14822, "Length": 337, "Cover_Rate": 0.7262931034482759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "!", "getVShiftImm", "(", "Op", ",", "ElementBits", ",", "Cnt", ")", ")", "return", "false", ";"], "File": "AArch64ISelLowering (2)2", "Func": "isVShiftLImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14823, "Length": 35, "Cover_Rate": 0.4794520547945205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachOStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)", "Func": "PPCTargetMachOStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14824, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2q_p8", "(", "const", "poly8_t", "*", "__a", ")", "{", "union", "{", "poly8x16x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld2v16qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld2q_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14825, "Length": 33, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "SecondOpcode", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "FirstMI", ")", "return", "true", ";", "if", "(", "FirstMI", "->", "definesRegister", "(", "<STR_LIT>", ")", ")", "switch", "(", "FirstMI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "(", "!", "<ISA_LIT>InstrInfo", "::", "hasShiftedReg", "(", "*", "FirstMI", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "!", "<ISA_LIT>InstrInfo", "::", "hasExtendedReg", "(", "*", "FirstMI", ")", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64MacroFusion12", "Func": "isCCSelectPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14826, "Length": 70, "Cover_Rate": 0.33980582524271846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64AsmPrinter (2)", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14827, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vminq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14828, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter", "Func": "~MipsMCCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14829, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "LC3bTargetMachine", "Func": "LLVMInitializeLC3bTarget", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14830, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "const", "SDNode", "*", "CallNode", ",", "const", "Type", "*", "RetTy", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "<ISA_LIT>CC", "<ISA_LIT>CCInfo", "(", "CallConv", ",", "IsO32", ",", "CCInfo", ")", ";", "<ISA_LIT>CCInfo", ".", "analyzeCallResult", "(", "Ins", ",", "getTargetMachine", "(", ")", ".", "Options", ".", "UseSoftFloat", ",", "CallNode", ",", "RetTy", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering126", "Func": "LowerCallResult", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14831, "Length": 186, "Cover_Rate": 0.7622950819672131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerFRAMEADDR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14832, "Length": 56, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "BPFBaseInfo", "Func": "getBPFRegisterNumbering", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14833, "Length": 36, "Cover_Rate": 0.3025210084033613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op1", "=", "scratch", ";", "}", "tmp", "[", "<NUM_LIT>", "]", "=", "op0", ";", "tmp", "[", "<NUM_LIT>", "]", "=", "op1", ";", "ix86_expand_vector_move_misalign", "(", "mode", ",", "tmp", ")", ";", "return", ";", "}", "if", "(", "mode", "==", "V1TImode", "&&", "SUBREG_P", "(", "op1", ")", "&&", "GET_MODE", "(", "SUBREG_REG", "(", "op1", ")", ")", "==", "TImode", "&&", "TARGET_64BIT", "&&", "TARGET_SSE", "&&", "can_create_pseudo_p", "(", ")", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "rtx", "lo", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "hi", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_move_insn", "(", "lo", ",", "gen_lowpart", "(", "DImode", ",", "SUBREG_REG", "(", "op1", ")", ")", ")", ";", "emit_move_insn", "(", "hi", ",", "gen_highpart", "(", "DImode", ",", "SUBREG_REG", "(", "op1", ")", ")", ")", ";", "emit_insn", "(", "gen_vec_concatv2di", "(", "tmp", ",", "lo", ",", "hi", ")", ")", ";", "emit_move_insn", "(", "op0", ",", "gen_lowpart", "(", "V1TImode", ",", "tmp", ")", ")", ";", "return", ";", "}", "if", "(", "can_create_pseudo_p", "(", ")", "&&", "!", "ix86_hardreg_mov_ok", "(", "op0", ",", "op1", ")", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "op0", ")", ")", ";", "emit_move_insn", "(", "tmp", ",", "op1", ")", ";", "emit_move_insn", "(", "op0", ",", "tmp", ")", ";", "return", ";", "}", "if", "(", "can_create_pseudo_p", "(", ")", "&&", "!", "register_operand", "(", "op0", ",", "mode", ")", "&&", "!", "register_operand", "(", "op1", ",", "mode", ")", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "op0", ")", ")", ";", "emit_move_insn", "(", "tmp", ",", "op1", ")", ";", "emit_move_insn", "(", "op0", ",", "tmp", ")", ";", "return", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "op0", ",", "op1", ")", ")", ";"], "ground_truth": ["}"], "File": "i386-expand1", "Func": "ix86_expand_vector_move", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14834, "Length": 245, "Cover_Rate": 0.34507042253521125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNum", "==", "<NUM_LIT>", ")", "RegNum", "=", "matchReqRegisterNameAlias", "(", "Name", ",", "RegKind", "::", "SVEVector", ")", ";"], "ground_truth": ["return", "RegNum", ";"], "File": "AArch64AsmParser59", "Func": "matchSVEVectorNameAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14835, "Length": 20, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrsAVX2", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "ReplaceableInstrsAVX2", "[", "i", "]", "[", "domain", "-", "<NUM_LIT>", "]", "==", "opcode", ")", "return", "ReplaceableInstrsAVX2", "[", "i", "]", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)", "Func": "lookupAVX2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14836, "Length": 44, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SNITCHFrepLoops", "::", "isInvalidLoopOperation", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "bool", "validInstr", "=", "true", ";"], "ground_truth": ["for", "(", "auto", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "if", "(", "MRI", "->", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", "!=", "&", "<STR_LIT>", "||", "MRI", "->", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", "!=", "&", "<STR_LIT>", ")", "validInstr", "=", "false", ";"], "File": "SNITCHFrepLoops", "Func": "isInvalidLoopOperation", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14837, "Length": 80, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasSlowDivide32", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "hasSlowDivide32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14838, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vorrq_m_n_sv8hi", "(", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vorrq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14839, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "CCMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CCValid", "||", "!", "CCMask", ")", "return", "SDValue", "(", ")", ";", "int", "CCValidVal", "=", "CCValid", "->", "getZExtValue", "(", ")", ";", "int", "CCMaskVal", "=", "CCMask", "->", "getZExtValue", "(", ")", ";", "SDValue", "Select", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Select", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "SelectCCValid", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "SelectCCMask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SelectCCValid", "||", "!", "SelectCCMask", ")", "return", "SDValue", "(", ")", ";", "int", "SelectCCValidVal", "=", "SelectCCValid", "->", "getZExtValue", "(", ")", ";", "int", "SelectCCMaskVal", "=", "SelectCCMask", "->", "getZExtValue", "(", ")", ";", "auto", "*", "TrueVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "auto", "*", "FalseVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Select", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "TrueVal", "||", "!", "FalseVal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "TrueVal", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", "&&", "FalseVal", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ";", "else", "if", "(", "TrueVal", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", "&&", "FalseVal", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "SelectCCMaskVal", "^=", "SelectCCValidVal", ";"], "ground_truth": ["else", "return", "SDValue", "(", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "combineGET_CCMASK", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14840, "Length": 233, "Cover_Rate": 0.768976897689769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumV2Inputs", "=", "std", "::", "count_if", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "isV2", ")", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "return", "lowerV8I16SingleInputVectorShuffle", "(", "DL", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "assert", "(", "NumV1Inputs", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "NumV1Inputs", "+", "NumV2Inputs", "<=", "<NUM_LIT>", ")", "return", "lowerV8I16BasicBlendVectorShuffle", "(", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "shouldLowerAsInterleaving", "(", "Mask", ")", ")", "{", "int", "EMask", "[", "<NUM_LIT>", "]", ",", "OMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "EMask", "[", "i", "]", "=", "Mask", "[", "<NUM_LIT>", "*", "i", "]", ";", "OMask", "[", "i", "]", "=", "Mask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", ";", "EMask", "[", "i", "+", "<NUM_LIT>", "]", "=", "-", "<NUM_LIT>", ";", "OMask", "[", "i", "+", "<NUM_LIT>", "]", "=", "-", "<NUM_LIT>", ";", "}", "SDValue", "Evens", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "V2", ",", "EMask", ")", ";", "SDValue", "Odds", "=", "DAG", ".", "getVectorShuffle", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "V2", ",", "OMask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Evens", ",", "Odds", ")", ";", "}", "int", "LoBlendMask", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "int", "HiBlendMask", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "LoBlendMask", "[", "i", "]", "=", "Mask", "[", "i", "]", ";"], "ground_truth": ["HiBlendMask", "[", "i", "]", "=", "Mask", "[", "i", "+", "<NUM_LIT>", "]", ";"], "File": "X86ISelLowering225", "Func": "lowerV8I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14841, "Length": 406, "Cover_Rate": 0.5139240506329114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "GET_MODE", "(", "opnd", ")", ";", "reg", "=", "opnd", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", "{", "gcc_assert", "(", "SUBREG_BYTE", "(", "reg", ")", "==", "<NUM_LIT>", ")", ";", "reg", "=", "SUBREG_REG", "(", "reg", ")", ";", "}", "if", "(", "GET_CODE", "(", "reg", ")", "!=", "REG", "||", "REGNO", "(", "reg", ")", ">", "A7_REG", "||", "REGNO", "(", "reg", ")", "+", "hard_regno_nregs", "(", "A7_REG", ",", "mode", ")", "<=", "A7_REG", ")", "return", "opnd", ";", "gcc_assert", "(", "REGNO", "(", "reg", ")", "+", "hard_regno_nregs", "(", "A7_REG", ",", "mode", ")", "-", "<NUM_LIT>", "==", "A7_REG", ")", ";", "cfun", "->", "machine", "->", "need_a7_copy", "=", "false", ";", "start_sequence", "(", ")", ";", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_DFmode", ":", "case", "E_DImode", ":", "emit_insn", "(", "gen_movsi_internal", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ",", "gen_raw_REG", "(", "SImode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "E_SFmode", ":", "emit_insn", "(", "gen_movsf_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "E_SImode", ":", "emit_insn", "(", "gen_movsi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "E_HImode", ":", "emit_insn", "(", "gen_movhi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "case", "E_QImode", ":", "emit_insn", "(", "gen_movqi_internal", "(", "tmp", ",", "gen_raw_REG", "(", "mode", ",", "A7_REG", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "cfun", "->", "machine", "->", "set_frame_ptr_insn", "=", "emit_insn", "(", "gen_set_frame_ptr", "(", ")", ")", ";", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "emit_insn", "(", "gen_movsi_internal", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "A7_REG", "-", "<NUM_LIT>", ")", ")", ")", ";", "entry_insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "vararg_a7", ")", "{", "cfun", "->", "machine", "->", "vararg_a7_copy", "=", "entry_insns", ";", "}", "else", "{", "push_topmost_sequence", "(", ")", ";"], "ground_truth": ["emit_insn_after", "(", "entry_insns", ",", "get_insns", "(", ")", ")", ";"], "File": "xtensa", "Func": "xtensa_copy_incoming_a7", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14842, "Length": 322, "Cover_Rate": 0.8632707774798928, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "StringRef", "DataLayout", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "DataLayout", ";"], "File": "UPTTargetMachine", "Func": "computeDataLayout", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14843, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "File": "CookieSetter", "Func": "ClearRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14844, "Length": 47, "Cover_Rate": 0.618421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "it", "=", "BB", "->", "begin", "(", ")", ";", "it", "!=", "BB", "->", "end", "(", ")", ";", "it", "++", ")", "{"], "ground_truth": ["MachineInstr", "*", "insn", "=", "it", ";"], "File": "KudeyarISelLowering", "Func": "printBlock", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14845, "Length": 31, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_assert", "(", "B", ">", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "B", ">", "(", "maskTrailingOnes", "<", "decltype", "(", "InsnS", ")", ">", "(", "B", ")", "&", "InsnS", ")", ")", ")", ";"], "File": "ARCDisassembler10", "Func": "DecodeSignedOperand", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14846, "Length": 38, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "n", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ULTOp1", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "Elt", "||", "Elt", "->", "isOpaque", "(", ")", "||", "Elt", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "EVT", ")", "return", "SDValue", "(", ")", ";", "APInt", "Val", "=", "Elt", "->", "getAPIntValue", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "ULTOp1", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Val", "-", "<NUM_LIT>", ",", "EVT", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "ULTOp1", ".", "data", "(", ")", ",", "ULTOp1", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)1", "Func": "ChangeVSETULTtoVSETULE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14847, "Length": 148, "Cover_Rate": 0.751269035532995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "CatchReturnInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ")", "return", "OverdefinedState", ";", "int", "CommonState", "=", "OverdefinedState", ";", "for", "(", "BasicBlock", "*", "SuccBB", ":", "successors", "(", "BB", ")", ")", "{", "auto", "SuccStartState", "=", "InitialStates", ".", "find", "(", "SuccBB", ")", ";"], "ground_truth": ["if", "(", "SuccStartState", "==", "InitialStates", ".", "end", "(", ")", ")", "return", "OverdefinedState", ";"], "File": "X86WinEHState1", "Func": "getSuccState", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14848, "Length": 57, "Cover_Rate": 0.4253731343283582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPrefetchOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "prfop", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "AArch64InstPrinter37", "Func": "printPrefetchOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14849, "Length": 37, "Cover_Rate": 0.4567901234567901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtstq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "(", "uint16x8_t", ")", "__builtin_neon_vtstv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vtstq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14850, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "EdgeBundles", ">", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "X86FloatingPoint", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14851, "Length": 30, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_f32_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14852, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "M", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";"], "File": "SystemZISelLowering (2)2", "Func": "isVectorElementSwap", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14853, "Length": 35, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo (2)1", "Func": "isCubeOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14854, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCOperand", "lowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ",", "const", "AsmPrinter", "&", "AP", ")", "{", "MCContext", "&", "Ctx", "=", "AP", ".", "OutContext", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "Kind", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Kind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", ";"], "File": "RISCVMCInstLower15", "Func": "lowerSymbolOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14855, "Length": 101, "Cover_Rate": 0.45701357466063347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_NONE", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyELFObjectWriter5", "Func": "WebAssemblyELFObjectWriter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14856, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FixupBWInsts", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "this", "->", "MF", "=", "&", "MF", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getTargetRegisterInfo", "(", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "PSI", "=", "&", "getAnalysis", "<", "ProfileSummaryInfoWrapperPass", ">", "(", ")", ".", "getPSI", "(", ")", ";", "MBFI", "=", "(", "PSI", "&&", "PSI", "->", "hasProfileSummary", "(", ")", ")", "?", "&", "getAnalysis", "<", "LazyMachineBlockFrequencyInfoPass", ">", "(", ")", ".", "getBFI", "(", ")", ":"], "ground_truth": ["nullptr", ";"], "File": "X86FixupBWInsts", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14857, "Length": 101, "Cover_Rate": 0.6273291925465838, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumCSI", "=", "CSI", ".", "size", "(", ")", ";", "if", "(", "NumCSI", "<=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["unsigned", "Threshold", "=", "isOptSize", "(", "MF", ")", "?", "SpillFuncThresholdOs", "-", "<NUM_LIT>", ":", "SpillFuncThreshold", ";"], "File": "HexagonFrameLowering11", "Func": "useRestoreFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14858, "Length": 32, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ImmVal", "=", "<STR_LIT>", "(", "FPVal", ")", ";", "if", "(", "ImmVal", "!=", "-", "<NUM_LIT>", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "<STR_LIT>", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "EVT", "VMovVT", ";", "unsigned", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DAG", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "NewVal", "=", "isNEONModifiedImm", "(", "~", "iVal", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DAG", ",", "VMovVT", ",", "false", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14859, "Length": 280, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "xtensa_init_builtins", "(", "void", ")", "{", "tree", "ftype", ",", "decl", ";", "ftype", "=", "build_function_type_list", "(", "unsigned_intDI_type_node", ",", "unsigned_intSI_type_node", ",", "unsigned_intSI_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype", ",", "XTENSA_BUILTIN_UMULSIDI3", ",", "BUILT_IN_MD", ",", "<STR_LIT>", ",", "NULL_TREE", ")", ";"], "ground_truth": ["TREE_NOTHROW", "(", "decl", ")", "=", "<NUM_LIT>", ";"], "File": "xtensa", "Func": "xtensa_init_builtins", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14860, "Length": 49, "Cover_Rate": 0.8596491228070176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PostLegalizerLowering", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "setPreservesCFG", "(", ")", ";"], "File": "M88kPostLegalizerLowering", "Func": "getAnalysisUsage", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14861, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", ")", "return", "ne", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", "&&", "!", "mep_vliw_function_p", "(", "cfun", "->", "decl", ")", ")", "return", "ne", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "ne", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "mep", "Func": "mep_emit_cbranch", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14862, "Length": 55, "Cover_Rate": 0.7971014492753623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m512i", "__v1_old", "=", "_mm512_undefined_epi32", "(", ")", ";", "__mmask8", "__mask", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_gathersiv8di", "(", "(", "__v8di", ")", "__v1_old", ",", "__addr", ",", "(", "__v8si", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_i32gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14863, "Length": 35, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ConstantIslands", "::", "scanFunctionJumpTables", "(", ")", "{", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{"], "ground_truth": ["for", "(", "MachineInstr", "&", "I", ":", "MBB", ")", "if", "(", "I", ".", "isBranch", "(", ")", "&&", "(", "I", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "T2JumpTables", ".", "push_back", "(", "&", "I", ")", ";"], "File": "ARMConstantIslandPass", "Func": "scanFunctionJumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14864, "Length": 59, "Cover_Rate": 0.9076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TYPE_PRECISION", "(", "index_type", ")", "<", "POINTER_SIZE", "&&", "TYPE_UNSIGNED", "(", "index_type", ")", ")", "return", "NULL_TREE", ";", "if", "(", "scale", "<=", "<NUM_LIT>", "||", "scale", ">", "<NUM_LIT>", "||", "(", "scale", "&", "(", "scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "NULL_TREE", ";", "si", "=", "TYPE_MODE", "(", "index_type", ")", "==", "SImode", ";", "switch", "(", "TYPE_MODE", "(", "vectype", ")", ")", "{", "case", "E_V8DFmode", ":", "code", "=", "si", "?", "IX86_BUILTIN_SCATTERALTSIV8DF", ":", "IX86_BUILTIN_SCATTERDIV8DF", ";", "break", ";", "case", "E_V8DImode", ":", "code", "=", "si", "?", "IX86_BUILTIN_SCATTERALTSIV8DI", ":", "IX86_BUILTIN_SCATTERDIV8DI", ";", "break", ";", "case", "E_V16SFmode", ":", "code", "=", "si", "?", "IX86_BUILTIN_SCATTERSIV16SF", ":", "IX86_BUILTIN_SCATTERALTDIV16SF", ";", "break", ";", "case", "E_V16SImode", ":", "code", "=", "si", "?", "IX86_BUILTIN_SCATTERSIV16SI", ":", "IX86_BUILTIN_SCATTERALTDIV16SI", ";", "break", ";", "case", "E_V4DFmode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_SCATTERALTSIV4DF", ":", "IX86_BUILTIN_SCATTERDIV4DF", ";", "else", "return", "NULL_TREE", ";", "break", ";", "case", "E_V4DImode", ":", "if", "(", "TARGET_AVX512VL", ")", "code", "=", "si", "?", "IX86_BUILTIN_SCATTERALTSIV4DI", ":", "IX86_BUILTIN_SCATTERDIV4DI", ";", "else", "return", "NULL_TREE", ";"], "ground_truth": ["break", ";"], "File": "i386", "Func": "ix86_vectorize_builtin_scatter", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14865, "Length": 153, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getThreeSrcCommuteCase", "(", "uint64_t", "TSFlags", ",", "unsigned", "SrcOpIdx1", ",", "unsigned", "SrcOpIdx2", ")", "{", "if", "(", "SrcOpIdx1", ">", "SrcOpIdx2", ")", "std", "::", "swap", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "unsigned", "Op1", "=", "<NUM_LIT>", ",", "Op2", "=", "<NUM_LIT>", ",", "Op3", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "TSFlags", ")", ")", "{", "Op2", "++", ";", "Op3", "++", ";", "}", "if", "(", "SrcOpIdx1", "==", "Op1", "&&", "SrcOpIdx2", "==", "Op2", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "SrcOpIdx1", "==", "Op1", "&&", "SrcOpIdx2", "==", "Op3", ")", "return", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)3", "Func": "getThreeSrcCommuteCase", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14866, "Length": 83, "Cover_Rate": 0.7980769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IdLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IdLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LanaiAsmParser (2)", "Func": "MatchAndEmitInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14867, "Length": 58, "Cover_Rate": 0.3258426966292135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_div_pd", "(", "__mmask8", "__U", ",", "__m512d", "__M", ",", "__m512d", "__V", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_divpd512_mask", "(", "(", "__v8df", ")", "__M", ",", "(", "__v8df", ")", "__V", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_div_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14868, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "emit_insn", "(", "gen_vsx_xxpermdi_v2di", "(", "rtx_tmp0", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_vsx_xxpermdi_v2di", "(", "rtx_tmp1", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "rtx_tmp2", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx_tmp3", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "if", "(", "signed_convert", ")", "{", "emit_insn", "(", "gen_vsx_xvcvsxdsp", "(", "rtx_tmp2", ",", "rtx_tmp0", ")", ")", ";", "emit_insn", "(", "gen_vsx_xvcvsxdsp", "(", "rtx_tmp3", ",", "rtx_tmp1", ")", ")", ";", "}", "else", "{"], "ground_truth": ["emit_insn", "(", "gen_vsx_xvcvuxdsp", "(", "rtx_tmp2", ",", "rtx_tmp0", ")", ")", ";"], "File": "rs60007", "Func": "rs6000_generate_float2_code", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14869, "Length": 90, "Cover_Rate": 0.430622009569378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "(", "SrcReg", "==", "<STR_LIT>", "||", "SrcReg", "==", "<STR_LIT>", ")", ";"], "File": "SNESISelLowering", "Func": "isCopyMulResult", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14870, "Length": 25, "Cover_Rate": 0.423728813559322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", "->", "hasOrderedMemoryRef", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "if", "(", "TII", "->", "isLdStPairSuppressed", "(", "MI", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "bool", "MergeForward", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "Paired", "=", "findMatchingInsn", "(", "MBBI", ",", "MergeForward", ",", "ScanLimit", ")", ";", "if", "(", "Paired", "!=", "E", ")", "{", "MBBI", "=", "mergePairedInsns", "(", "MBBI", ",", "Paired", ",", "MergeForward", ")", ";", "Modified", "=", "true", ";", "++", "NumPairCreated", ";", "if", "(", "isUnscaledLdst", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "++", "NumUnscaledPairCreated", ";", "break", ";", "}", "++", "MBBI", ";", "break", ";", "}", "}", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "int", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "++", "MBBI", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "MachineBasicBlock", "::", "iterator", "Update", "=", "findMatchingUpdateInsnForward", "(", "MBBI", ",", "ScanLimit", ",", "<NUM_LIT>", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergePostIdxUpdateInsn", "(", "MBBI", ",", "Update", ")", ";", "Modified", "=", "true", ";", "++", "NumPostFolded", ";", "break", ";", "}", "if", "(", "isUnscaledLdst", "(", "Opc", ")", ")", "{", "++", "MBBI", ";", "break", ";", "}", "Update", "=", "findMatchingUpdateInsnBackward", "(", "MBBI", ",", "ScanLimit", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergePreIdxUpdateInsn", "(", "MBBI", ",", "Update", ")", ";", "Modified", "=", "true", ";", "++", "NumPreFolded", ";", "break", ";", "}", "int", "Value", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "TII", "->", "getRegClass", "(", "MI", "->", "getDesc", "(", ")", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "(", "MBB", ".", "getParent", "(", ")", ")", ")", "->", "getSize", "(", ")", ";", "Update", "=", "findMatchingUpdateInsnForward", "(", "MBBI", ",", "ScanLimit", ",", "Value", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergePreIdxUpdateInsn", "(", "MBBI", ",", "Update", ")", ";", "Modified", "=", "true", ";", "++", "NumPreFolded", ";", "break", ";", "}", "++", "MBBI", ";", "break", ";", "}", "}", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer18", "Func": "optimizeBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14871, "Length": 468, "Cover_Rate": 0.7177914110429447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VGPRBlocks", "(", "<NUM_LIT>", ")", ",", "SGPRBlocks", "(", "<NUM_LIT>", ")", ",", "Priority", "(", "<NUM_LIT>", ")", ",", "FloatMode", "(", "<NUM_LIT>", ")", ",", "Priv", "(", "<NUM_LIT>", ")", ",", "DX10Clamp", "(", "<NUM_LIT>", ")", ",", "DebugMode", "(", "<NUM_LIT>", ")", ",", "IEEEMode", "(", "<NUM_LIT>", ")", ",", "ScratchSize", "(", "<NUM_LIT>", ")", ",", "ComputePGMRSrc1", "(", "<NUM_LIT>", ")", ",", "LDSBlocks", "(", "<NUM_LIT>", ")", ",", "ScratchBlocks", "(", "<NUM_LIT>", ")", ",", "ComputePGMRSrc2", "(", "<NUM_LIT>", ")", ",", "NumVGPR", "(", "<NUM_LIT>", ")", ",", "NumSGPR", "(", "<NUM_LIT>", ")", ",", "FlatUsed", "(", "false", ")", ",", "VCCUsed", "(", "false", ")", ",", "CodeLen", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter26", "Func": "SIProgramInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14872, "Length": 91, "Cover_Rate": 0.9578947368421052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitMFENCE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14873, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalValue", "*", "<ISA_LIT>ConstantPoolValue", "::", "getGV", "(", ")", "const", "{", "return", "dyn_cast_or_null", "<", "GlobalValue", ">", "(", "CVal", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue34", "Func": "getGV", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14874, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "NumRegionInstrs", "=", "std", "::", "distance", "(", "begin", "(", ")", ",", "end", "(", ")", ")", ";", "enterRegion", "(", "MBB", ",", "begin", "(", ")", ",", "end", "(", ")", ",", "NumRegionInstrs", ")", ";", "if", "(", "begin", "(", ")", "==", "end", "(", ")", "||", "begin", "(", ")", "==", "std", "::", "prev", "(", "end", "(", ")", ")", ")", "{", "exitRegion", "(", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "*", "begin", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", ")", "dbgs", "(", ")", "<<", "*", "RegionEnd", ";"], "File": "GCNSchedStrategy21", "Func": "finalizeSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14875, "Length": 126, "Cover_Rate": 0.45985401459854014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "true", ";", "if", "(", "MI", "->", "isEHLabel", "(", ")", ")", "return", "true", ";", "if", "(", "IsSchedBarrier", "(", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonVLIWPacketizer14", "Func": "isSoloInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14876, "Length": 35, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvtps2qq512_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_cvtps_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14877, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "DecodeGPRRegisterClass", "(", "Inst", ",", "<NUM_LIT>", ",", "Address", ",", "Decoder", ")", ";", "}"], "ground_truth": ["if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "RISCVDisassembler8", "Func": "addImplySP", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14878, "Length": 98, "Cover_Rate": 0.6163522012578616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{"], "ground_truth": ["return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "File": "XCoreTargetMachine", "Func": "getXCoreTargetMachine", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14879, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "legalizeOperands", "(", "Inst", ")", ";", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getOpRegClass", "(", "*", "Inst", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "PHI", ":", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", ")", "continue", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "break", ";", "default", ":", "break", ";", "}", "unsigned", "DstReg", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "I", "=", "MRI", ".", "use_begin", "(", "NewDstReg", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "UseMI", "=", "*", "I", ";", "if", "(", "!", "canReadVGPR", "(", "UseMI", ",", "I", ".", "getOperandNo", "(", ")", ")", ")", "{"], "ground_truth": ["Worklist", ".", "push_back", "(", "&", "UseMI", ")", ";"], "File": "SIInstrInfo16", "Func": "moveToVALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14880, "Length": 170, "Cover_Rate": 0.38724373576309795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "exp", "=", "spu_and", "(", "spu_rlmask", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "-", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "int", ")", "(", "spu_extract", "(", "spu_gather", "(", "spu_cmpeq", "(", "exp", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_any_numeric", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14881, "Length": 46, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "get", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "get", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "get", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "get", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "get", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "get", "(", "<STR_LIT>", ")", ";"], "File": "AVRInstrInfo", "Func": "getBrCond", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14882, "Length": 60, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>ExpandPseudoPass", "(", ")", "{", "return", "new", "<ISA_LIT>ExpandPseudo", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVExpandPseudoInsts", "Func": "createRISCVExpandPseudoPass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14883, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MemSDNode", "*", "M", "=", "cast", "<", "MemSDNode", ">", "(", "Op", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "M", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "SDLoc", "(", "Op", ")", ",", "M", "->", "getVTList", "(", ")", ",", "Ops", ",", "M", "->", "getMemoryVT", "(", ")", ",", "M", "->", "getMemOperand", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Opc", "=", "(", "IntrID", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "IntVT", "=", "VT", ".", "changeTypeToInteger", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "MFI", "->", "getBufferPSV", "(", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "VT", ".", "getStoreSize", "(", ")", ",", "VT", ".", "getStoreSize", "(", ")", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "IntVT", ",", "MMO", ")", ";", "}", "default", ":", "return", "SDValue", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "LowerINTRINSIC_W_CHAIN", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14884, "Length": 270, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsISelDAGToDAG12", "Func": "selectAddr16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14885, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "RegIdx", ".", "RegInfo", "=", "RegInfo", ";", "Op", "->", "RegIdx", ".", "Kind", "=", "RegKind", ";", "Op", "->", "RegIdx", ".", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "RegIdx", ".", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "CreateReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14886, "Length": 60, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "CM1", ")", ";", "M", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "M", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpVSel", ",", "M", ",", "R", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "VSelM", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpVSel", ",", "VSelM", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "CM2", ")", ";", "M", "=", "getTargetVShiftNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "M", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpVSel", ",", "M", ",", "R", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "VSelM", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpVSel", ",", "VSelM", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpVSel", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "R", ",", "R", ")", ",", "R", ")", ";", "return", "R", ";", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "{", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "Extract128BitVector", "(", "R", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDValue", "V2", "=", "Extract128BitVector", "(", "R", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)2", "Func": "LowerShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14887, "Length": 362, "Cover_Rate": 0.3153310104529617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isDoubleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListDPairSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14888, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_movemask_pd", "(", "__m128d", "__A", ")", "{", "__vector", "__m64", "result", ";", "static", "const", "__vector", "unsigned", "int", "perm_mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "result", "=", "(", "__vector", "__m64", ")", "vec_vbpermq", "(", "(", "__vector", "unsigned", "char", ")", "__A", ",", "(", "__vector", "unsigned", "char", ")", "perm_mask", ")", ";", "return", "result", "[", "<NUM_LIT>", "]", ";", "return", "result", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_movemask_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14889, "Length": 83, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "reg", "=", "decode_reg_name_and_count", "(", "opt", "->", "arg", ",", "&", "nregs", ")", ")", ">=", "<NUM_LIT>", ")", "for", "(", "j", "=", "reg", ";", "j", "<", "reg", "+", "nregs", ";", "j", "++", ")", "SET_HARD_REG_BIT", "(", "overrideregs", ",", "j", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "arc", "Func": "FOR_EACH_VEC_ELT", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14890, "Length": 44, "Cover_Rate": 0.6027397260273972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "AAP", "Func": "isImm12", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14891, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vabaluv8qi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int8x8_t", ")", "__b", ",", "(", "int8x8_t", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vabal_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14892, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmaxq_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14893, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getToken", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_Token", "&&", "<STR_LIT>", ")", ";", "return", "Tok", ";"], "ground_truth": ["}"], "File": "AVRAsmParser", "Func": "getToken", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14894, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "File": "AGCMCTargetDesc", "Func": "createAGCMCInstrInfo", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14895, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AddressSanitizer", "(", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "STI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmInstrumentation10", "Func": "X86AddressSanitizer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14896, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "FPKills", "&=", "~", "(", "STDefs", "|", "STClobbers", ")", ";", "unsigned", "char", "STUsesArray", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumSTUses", ";", "++", "I", ")", "STUsesArray", "[", "I", "]", "=", "I", ";", "shuffleStackTop", "(", "STUsesArray", ",", "NumSTUses", ",", "Inst", ")", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dumpStack", "(", ")", ";", "}", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "Op", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", "continue", ";", "unsigned", "FPReg", "=", "getFPReg", "(", "Op", ")", ";", "if", "(", "FRegIdx", ".", "count", "(", "i", ")", ")", "Op", ".", "setReg", "(", "getSTReg", "(", "FPReg", ")", ")", ";", "else", "Op", ".", "setReg", "(", "<STR_LIT>", "+", "FPReg", ")", ";", "}", "StackTop", "-=", "NumSTPopped", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSTDefs", ";", "++", "i", ")", "pushReg", "(", "NumSTDefs", "-", "i", "-", "<NUM_LIT>", ")", ";", "while", "(", "FPKills", ")", "{", "unsigned", "FPReg", "=", "countTrailingZeros", "(", "FPKills", ")", ";", "if", "(", "isLive", "(", "FPReg", ")", ")", "freeStackSlotAfter", "(", "Inst", ",", "FPReg", ")", ";", "FPKills", "&=", "~", "(", "<NUM_LIT>", "<<", "FPReg", ")", ";", "}", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "FirstFPRegOp", "=", "~", "<NUM_LIT>", ",", "SecondFPRegOp", "=", "~", "<NUM_LIT>", ";", "unsigned", "LiveMask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "Op", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", "continue", ";", "assert", "(", "Op", ".", "isUse", "(", ")", "&&", "(", "Op", ".", "isKill", "(", ")", "||", "getFPReg", "(", "Op", ")", "==", "FirstFPRegOp", "||", "MI", "->", "killsRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "FirstFPRegOp", "==", "~", "<NUM_LIT>", ")", "FirstFPRegOp", "=", "getFPReg", "(", "Op", ")", ";", "else", "{", "assert", "(", "SecondFPRegOp", "==", "~", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SecondFPRegOp", "=", "getFPReg", "(", "Op", ")", ";", "}", "LiveMask", "|=", "(", "<NUM_LIT>", "<<", "getFPReg", "(", "Op", ")", ")", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "--", "i", ",", "--", "e", ";", "}", "adjustLiveRegs", "(", "LiveMask", ",", "MI", ")", ";"], "ground_truth": ["if", "(", "!", "LiveMask", ")", "return", ";"], "File": "X86FloatingPoint", "Func": "handleSpecialFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14897, "Length": 428, "Cover_Rate": 0.3092485549132948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "F", "=", "M", "->", "getFunction", "(", "Name", ")", ";", "if", "(", "F", ")", "return", "F", ";", "auto", "&", "MF", "=", "createFrameHelperMachineFunction", "(", "M", ",", "MMI", ",", "Name", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MF", ".", "begin", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "int", "Size", "=", "(", "int", ")", "Regs", ".", "size", "(", ")", ";", "switch", "(", "Type", ")", "{", "case", "FrameHelperType", "::", "Prolog", ":", "case", "FrameHelperType", "::", "PrologFrame", ":", "{", "auto", "LRIdx", "=", "std", "::", "distance", "(", "Regs", ".", "begin", "(", ")", ",", "std", "::", "find", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "LRIdx", "!=", "Size", "-", "<NUM_LIT>", ")", "{", "assert", "(", "Regs", "[", "Size", "-", "<NUM_LIT>", "]", "!=", "<STR_LIT>", ")", ";", "emitStore", "(", "MF", ",", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "TII", ",", "Regs", "[", "Size", "-", "<NUM_LIT>", "]", ",", "Regs", "[", "Size", "-", "<NUM_LIT>", "]", ",", "LRIdx", "-", "Size", "+", "<NUM_LIT>", ",", "true", ")", ";", "}", "for", "(", "int", "I", "=", "Size", "-", "<NUM_LIT>", ";", "I", ">=", "<NUM_LIT>", ";", "I", "-=", "<NUM_LIT>", ")", "{", "if", "(", "Regs", "[", "I", "-", "<NUM_LIT>", "]", "==", "<STR_LIT>", ")", "continue", ";", "emitStore", "(", "MF", ",", "MBB", ",", "MBB", ".", "end", "(", ")", ",", "TII", ",", "Regs", "[", "I", "-", "<NUM_LIT>", "]", ",", "Regs", "[", "I", "]", ",", "Size", "-", "I", "-", "<NUM_LIT>", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AArch64LowerHomogeneousPrologEpilog", "Func": "getOrCreateFrameHelper", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14898, "Length": 252, "Cover_Rate": 0.4110929853181077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ExtendedTy", "=", "getExtensionTo64Bits", "(", "LD", "->", "getMemoryVT", "(", ")", ")", ";"], "ground_truth": ["if", "(", "ExtendedTy", "==", "LD", "->", "getMemoryVT", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "SDLoc", "(", "LD", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "SkipLoadExtensionForVMULL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14899, "Length": 73, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewRetAddr", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OldRetAddr", ",", "NewRetAddrFrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "NewRetAddr", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "isDarwinABI", ")", "{", "int", "NewFPLoc", "=", "SPDiff", "+", "<ISA_LIT>FrameLowering", "::", "getFramePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "int", "NewFPIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "NewFPLoc", ",", "true", ")", ";", "SDValue", "NewFramePtrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewFPIdx", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OldFP", ",", "NewFramePtrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "NewFPIdx", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "EmitTailCallStoreFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14900, "Length": 123, "Cover_Rate": 0.5694444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ";", "emitInst", "(", "<STR_LIT>", ",", "DestReg", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ".", "addReg", "(", "TempReg", "[", "<NUM_LIT>", "]", ")", ";", "updateValueMap", "(", "II", ",", "DestReg", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "auto", "*", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "II", ")", ";"], "ground_truth": ["if", "(", "MTI", "->", "isVolatile", "(", ")", ")", "return", "false", ";"], "File": "MipsFastISel26", "Func": "fastLowerIntrinsicCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14901, "Length": 249, "Cover_Rate": 0.3029197080291971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Res", ")", "NewMI", "=", "const_cast", "<", "MCInst", "*", ">", "(", "&", "UncompressedMI", ")", ";", "if", "(", "NoAliases", "||", "!", "printAliasInstr", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ")", "printInstruction", "(", "NewMI", ",", "Address", ",", "STI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstPrinter1", "Func": "printInst", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14902, "Length": 51, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "CallOperands", "=", "<NUM_LIT>", ";", "if", "(", "!", "IsIndirect", ")", "CallOperands", "++", ";", "if", "(", "!", "NamePair", ".", "first", ".", "empty", "(", ")", ")", "CallOperands", "++", ";", "if", "(", "Operands", ".", "size", "(", ")", ">", "CallOperands", ")", "{", "for", "(", "size_t", "I", "=", "CallOperands", ";", "I", "<", "Operands", ".", "size", "(", ")", ";", "I", "++", ")", "{", "auto", "Operand", "=", "reinterpret_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "I", "]", ".", "get", "(", ")", ")", ";", "if", "(", "Operand", "->", "Kind", "!=", "<STR_LIT>", ")", "Parser", ".", "Error", "(", "NameLoc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "Operands", ".", "resize", "(", "CallOperands", ")", ";", "}", "}", "if", "(", "NamePair", ".", "second", "==", "<STR_LIT>", "||", "NamePair", ".", "second", "==", "<STR_LIT>", ")", "{", "Operands", ".", "push_back", "(", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "<STR_LIT>", ",", "NameLoc", ",", "NameLoc", ",", "<STR_LIT>", "{", "-", "<NUM_LIT>", "}", ")", ")", ";", "}", "if", "(", "NamePair", ".", "second", "==", "<STR_LIT>", "||", "NamePair", ".", "second", "==", "<STR_LIT>", ")", "{", "if", "(", "Operands", ".", "size", "(", ")", ">=", "<NUM_LIT>", "&&", "Operands", "[", "<NUM_LIT>", "]", "->", "isReg", "(", ")", "&&", "Operands", "[", "<NUM_LIT>", "]", "->", "isImm", "(", ")", ")", "{", "auto", "Op1", "=", "reinterpret_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "get", "(", ")", ")", ";", "auto", "Op2", "=", "reinterpret_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "get", "(", ")", ")", ";", "auto", "Type", "=", "GetType", "(", "LocalTypes", ",", "static_cast", "<", "size_t", ">", "(", "Op2", "->", "Int", ".", "Val", ")", ")", ";", "Op1", "->", "Reg", ".", "Type", "=", "Type", ";", "GetType", "(", "StackTypes", ",", "Op1", "->", "Reg", ".", "RegNo", ")", "=", "Type", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser27", "Func": "ParseInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14903, "Length": 268, "Cover_Rate": 0.3611859838274933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "setUniformMetadata", "(", "Instruction", "*", "I", ")", "{", "I", "->", "setMetadata", "(", "<STR_LIT>", ",", "MDNode", "::", "get", "(", "I", "->", "getContext", "(", ")", ",", "{", "}", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues", "Func": "setUniformMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14904, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "ELFArch", "(", "<NUM_LIT>", ")", ",", "m_hasSRAM", "(", "false", ")", ",", "m_hasJMPCALL", "(", "false", ")", ",", "m_hasIJMPCALL", "(", "false", ")", ",", "m_hasEIJMPCALL", "(", "false", ")", ",", "m_hasADDSUBIW", "(", "false", ")", ",", "m_hasSmallStack", "(", "false", ")", ",", "m_hasMOVW", "(", "false", ")", ",", "m_hasLPM", "(", "false", ")", ",", "m_hasLPMX", "(", "false", ")", ",", "m_hasELPM", "(", "false", ")", ",", "m_hasELPMX", "(", "false", ")", ",", "m_hasSPM", "(", "false", ")", ",", "m_hasSPMX", "(", "false", ")", ",", "m_hasDES", "(", "false", ")", ",", "m_supportsRMW", "(", "false", ")", ",", "m_supportsMultiplication", "(", "false", ")", ",", "m_hasBREAK", "(", "false", ")", ",", "m_hasTinyEncoding", "(", "false", ")", ",", "m_hasMemMappedGPR", "(", "false", ")", ",", "m_FeatureSetDummy", "(", "false", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ",", "TSInfo", "(", ")", "{"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPU", ",", "CPU", ",", "FS", ")", ";"], "File": "MCS51Subtarget", "Func": "MCS51Subtarget", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14905, "Length": 180, "Cover_Rate": 0.994475138121547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "cast", "<", "VTSDNode", ">", "(", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "default", ":", "break", ";", "}", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "return", "EVT", "(", ")", ";", "const", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntNo", "!=", "<STR_LIT>", ")", "return", "EVT", "(", ")", ";", "return", "getPackedVectorTypeFromPredicateType", "(", "Ctx", ",", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG21", "Func": "getMemVTFromNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14906, "Length": 85, "Cover_Rate": 0.41262135922330095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtnq_s16_f16", "(", "float16x8_t", "__a", ")", "{", "return", "__builtin_neon_vcvtnsv8hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcvtnq_s16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14907, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16_t", ")", "__builtin_aarch64_uqmovnsi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqmovns_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14908, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_reduc_smax_scal_v4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmaxnmvq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14909, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_p8_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14910, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpopcountq_v2di", "(", "(", "__v2di", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vpopcntdqvlintrin", "Func": "_mm_popcnt_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14911, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "(", "ScalarVT", "!=", "<STR_LIT>", "&&", "ScalarVT", "!=", "<STR_LIT>", ")", "||", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "A", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "B", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "C", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "invertIfNegative", "=", "[", "&", "DAG", "]", "(", "SDValue", "&", "V", ")", "{", "if", "(", "SDValue", "NegVal", "=", "isFNEG", "(", "V", ".", "getNode", "(", ")", ")", ")", "{", "V", "=", "DAG", ".", "getBitcast", "(", "V", ".", "getValueType", "(", ")", ",", "NegVal", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering139", "Func": "combineFMA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14912, "Length": 128, "Cover_Rate": 0.3160493827160494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "align", "=", "function_arg_boundary", "(", "mode", ",", "type", ")", "/", "PARM_BOUNDARY", "-", "<NUM_LIT>", ";", "parm_offset", "=", "DEFAULT_ABI", "==", "ABI_V4", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "nwords", "+", "(", "-", "(", "parm_offset", "+", "nwords", ")", "&", "align", ")", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "rs6000_parm_start", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14913, "Length": 38, "Cover_Rate": 0.6031746031746031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_pic", ")", "tilegx_cmodel", "=", "CM_SMALL_PIC", ";", "break", ";", "case", "CM_LARGE", ":", "case", "CM_LARGE_PIC", ":", "if", "(", "flag_pic", ")", "tilegx_cmodel", "=", "CM_LARGE_PIC", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "tilegx_cmodel", "=", "flag_pic", "?", "CM_SMALL_PIC", ":", "CM_SMALL", ";", "if", "(", "flag_modulo_sched", ")", "flag_resched_modulo_sched", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_option_override", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14914, "Length": 52, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>"], "ground_truth": ["}"], "File": "AAPAsmBackend", "Func": "getFixupKindInfo", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14915, "Length": 148, "Cover_Rate": 0.7326732673267327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "LhsReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "RhsReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AAPISelLowering", "Func": "emitBrCC", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14916, "Length": 74, "Cover_Rate": 0.4180790960451977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_paddb512_mask", "(", "(", "__v64qi", ")", "__A", ",", "(", "__v64qi", ")", "__B", ",", "(", "__v64qi", ")", "__W", ",", "(", "__mmask64", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_add_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14917, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{"], "ground_truth": ["FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{"], "File": "rl78", "Func": "FOR_EACH_BB_FN", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14918, "Length": 14, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CostLeaf", "*", "getLoopHead", "(", ")", "{"], "ground_truth": ["return", "this", "->", "LoopHead", ";"], "File": "TPCCostModelEmitter", "Func": "getLoopHead", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14919, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Dst", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "FI", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "TII", ".", "loadRegFromStack", "(", "MBB", ",", "I", ",", "VR", ",", "FI", ",", "RC", ",", "&", "RegInfo", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "Dst", ")", ".", "addReg", "(", "VR", ",", "RegState", "::", "Kill", ")", ";"], "File": "MipsSEFrameLowering (2)1", "Func": "expandLoadCCond", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14920, "Length": 80, "Cover_Rate": 0.5673758865248227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "Ctx", ",", "MCII", ")", ";"], "ground_truth": ["}"], "File": "MSP430MCCodeEmitter", "Func": "createMSP430MCCodeEmitter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14921, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddlvq_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "__builtin_mve_vaddlvq_uv4si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vaddlvq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14922, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "regparm", "=", "TREE_INT_CST_LOW", "(", "TREE_VALUE", "(", "TREE_VALUE", "(", "attr", ")", ")", ")", ";", "return", "regparm", ";", "}", "}", "else", "if", "(", "(", "ccvt", "&", "IX86_CALLCVT_FASTCALL", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "ccvt", "&", "IX86_CALLCVT_THISCALL", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "cgraph_node", "*", "target", "=", "cgraph_node", "::", "get", "(", "decl", ")", ";", "if", "(", "target", ")", "target", "=", "target", "->", "function_symbol", "(", ")", ";", "if", "(", "target", "&&", "opt_for_fn", "(", "target", "->", "decl", ",", "optimize", ")", "&&", "!", "(", "profile_flag", "&&", "!", "flag_fentry", ")", ")", "{", "if", "(", "target", "->", "local", "&&", "target", "->", "can_change_signature", ")", "{", "int", "local_regparm", ",", "globals", "=", "<NUM_LIT>", ",", "regno", ";", "for", "(", "local_regparm", "=", "<NUM_LIT>", ";", "local_regparm", "<", "REGPARM_MAX", ";", "local_regparm", "++", ")", "if", "(", "fixed_regs", "[", "local_regparm", "]", ")", "break", ";", "if", "(", "local_regparm", "==", "<NUM_LIT>", "&&", "DECL_STATIC_CHAIN", "(", "target", "->", "decl", ")", ")", "local_regparm", "=", "<NUM_LIT>", ";", "if", "(", "flag_split_stack", ")", "{", "if", "(", "local_regparm", "==", "<NUM_LIT>", ")", "local_regparm", "=", "<NUM_LIT>", ";", "else", "if", "(", "local_regparm", "==", "<NUM_LIT>", "&&", "DECL_STATIC_CHAIN", "(", "target", "->", "decl", ")", ")", "local_regparm", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_function_regparm", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14923, "Length": 196, "Cover_Rate": 0.6012269938650306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SRASrc1", "=", "XORSrc1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "SRAConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SRASrc1", ")", ";", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "nullptr", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Subtarget", "->", "isThumb2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "VT", ",", "ADDSrc0", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14924, "Length": 99, "Cover_Rate": 0.46261682242990654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "expand_vselect", "(", "rtx", "target", ",", "rtx", "op0", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ")", "{", "rtx", "rperm", "[", "MAX_VECT_LEN", "]", ",", "x", ";", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "perm", "[", "i", "]", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "nelt", ",", "rperm", ")", ")", ";", "x", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE", "(", "target", ")", ",", "op0", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ";"], "ground_truth": ["rtx_insn", "*", "insn", "=", "emit_insn", "(", "x", ")", ";"], "File": "ia644", "Func": "expand_vselect", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14925, "Length": 105, "Cover_Rate": 0.8203125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "}", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "FastEmitInst_r", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14926, "Length": 103, "Cover_Rate": 0.6477987421383647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RA", ".", "Reg", ")", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RB", ".", "Reg", ")", ")", ";", "MCRegUnitMaskIterator", "UMA", "(", "RA", ".", "Reg", ",", "&", "TRI", ")", ";", "MCRegUnitMaskIterator", "UMB", "(", "RB", ".", "Reg", ",", "&", "TRI", ")", ";", "while", "(", "UMA", ".", "isValid", "(", ")", "&&", "UMB", ".", "isValid", "(", ")", ")", "{", "std", "::", "pair", "<", "uint32_t", ",", "LaneBitmask", ">", "PA", "=", "*", "UMA", ";", "std", "::", "pair", "<", "uint32_t", ",", "LaneBitmask", ">", "PB", "=", "*", "UMB", ";", "if", "(", "PA", ".", "first", "==", "PB", ".", "first", ")", "{", "if", "(", "PA", ".", "second", ".", "none", "(", ")", "||", "PB", ".", "second", ".", "none", "(", ")", ")", "return", "true", ";", "LaneBitmask", "LA", "=", "PA", ".", "second", "&", "RA", ".", "Mask", ";", "LaneBitmask", "LB", "=", "PB", ".", "second", "&", "RB", ".", "Mask", ";", "if", "(", "LA", ".", "any", "(", ")", "&&", "LB", ".", "any", "(", ")", ")", "{", "unsigned", "Root", "=", "*", "MCRegUnitRootIterator", "(", "PA", ".", "first", ",", "&", "TRI", ")", ";", "uint32_t", "SubA", "=", "TRI", ".", "getSubRegIndex", "(", "RA", ".", "Reg", ",", "Root", ")", ";", "uint32_t", "SubB", "=", "TRI", ".", "getSubRegIndex", "(", "RB", ".", "Reg", ",", "Root", ")", ";", "const", "TargetRegisterClass", "&", "RC", "=", "*", "TRI", ".", "getMinimalPhysRegClass", "(", "Root", ")", ";", "LaneBitmask", "MaskA", "=", "TRI", ".", "reverseComposeSubRegIndexLaneMask", "(", "SubA", ",", "LA", ")", ";"], "ground_truth": ["LaneBitmask", "MaskB", "=", "TRI", ".", "reverseComposeSubRegIndexLaneMask", "(", "SubB", ",", "LB", ")", ";"], "File": "RDFGraph7", "Func": "alias", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14927, "Length": 235, "Cover_Rate": 0.7605177993527508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InsertWait2", "Func": "isX87Reg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14928, "Length": 22, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "NoFramePointerElim", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo25", "Func": "hasFP", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14929, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addVPTPredNOperands", "(", "Inst", ",", "N", "-", "<NUM_LIT>", ")", ";", "unsigned", "RegNum", ";", "if", "(", "getVPTPred", "(", ")", "==", "<STR_LIT>", ")", "{", "RegNum", "=", "<NUM_LIT>", ";", "}", "else", "{"], "ground_truth": ["unsigned", "NextOpIndex", "=", "Inst", ".", "getNumOperands", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addVPTPredROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14930, "Length": 46, "Cover_Rate": 0.3709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "nregs", "=", "REG_NREGS", "(", "reg", ")", ";", "while", "(", "nregs", "--", ">", "<NUM_LIT>", ")", "if", "(", "(", "i", "+", "nregs", ")", "==", "regno", ")", "return", "false", ";", "reg", "=", "crtl", "->", "return_bnd", ";", "if", "(", "reg", ")", "{", "i", "=", "REGNO", "(", "reg", ")", ";", "nregs", "=", "REG_NREGS", "(", "reg", ")", ";", "while", "(", "nregs", "--", ">", "<NUM_LIT>", ")", "if", "(", "(", "i", "+", "nregs", ")", "==", "regno", ")", "return", "false", ";", "}", "}", "return", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "STACK_REGNO_P", "(", "regno", ")", "&&", "!", "MMX_REGNO_P", "(", "regno", ")", "&&", "(", "regno", "!=", "HARD_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", ")", ";", "}", "if", "(", "regno", "==", "REAL_PIC_OFFSET_TABLE_REGNUM", "&&", "pic_offset_table_rtx", ")", "{", "if", "(", "ix86_use_pseudo_pic_reg", "(", ")", ")", "{", "if", "(", "!", "TARGET_64BIT", "&&", "flag_pic", "&&", "crtl", "->", "profile", ")", "return", "true", ";", "}", "else", "if", "(", "df_regs_ever_live_p", "(", "REAL_PIC_OFFSET_TABLE_REGNUM", ")", "||", "crtl", "->", "profile", "||", "crtl", "->", "calls_eh_return", "||", "crtl", "->", "uses_const_pool", "||", "cfun", "->", "has_nonlocal_label", ")", "return", "ix86_select_alt_pic_regnum", "(", ")", "==", "INVALID_REGNUM", ";", "}", "if", "(", "crtl", "->", "calls_eh_return", "&&", "maybe_eh_return", ")", "{"], "ground_truth": ["unsigned", "i", ";"], "File": "i3867", "Func": "ix86_save_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14931, "Length": 187, "Cover_Rate": 0.5137362637362637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "ccode", "=", "<STR_LIT>", ";", "sprintf", "(", "string", ",", "<STR_LIT>", ",", "ccode", ",", "label", ")", ";", "return", "string", ";", "}", "code", "=", "GET_CODE", "(", "op", ")", ";", "if", "(", "!", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "{", "code", "=", "swap_condition", "(", "code", ")", ";", "operands", "=", "<STR_LIT>", ";", "}", "else", "operands", "=", "<STR_LIT>", ";", "if", "(", "really_reversed", ")", "code", "=", "reverse_condition", "(", "code", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "NE", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "GT", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "GTU", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "ccode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "need_longbranch", ")", "templ", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "templ", "=", "<STR_LIT>", ";"], "File": "stormy16", "Func": "xstormy16_output_cbranch_hi", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14932, "Length": 184, "Cover_Rate": 0.6323024054982818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "CSKY_TARGET_ARCH", "(", "CK801", ")", "||", "CSKY_TARGET_ARCH", "(", "CK802", ")", "||", "CSKY_TARGET_ARCH", "(", "CK803", ")", ")", "&&", "reg", ">", "<NUM_LIT>", ")", "break", ";", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "save", "=", "true", ";", "else", "if", "(", "frame_pointer_needed", "&&", "reg", "==", "HARD_FRAME_POINTER_REGNUM", ")", "save", "=", "true", ";"], "ground_truth": ["else", "if", "(", "crtl", "->", "calls_eh_return", "&&", "reg", "==", "HARD_FRAME_POINTER_REGNUM", ")", "save", "=", "true", ";"], "File": "csky", "Func": "get_csky_live_regs", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14933, "Length": 70, "Cover_Rate": 0.30701754385964913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "MMIXELFObjectWriter", "Func": "~MMIXELFObjectWriter", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14934, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "getLibcallReg", "(", "const", "Twine", "&", "Name", ")", "{", "Type", "*", "GVTy", "=", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ",", "<NUM_LIT>", ")", ";", "EVT", "LCREVT", "=", "TLI", ".", "getValueType", "(", "GVTy", ")", ";", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "<NUM_LIT>", ",", "Name", ")", ";"], "ground_truth": ["assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&", "<STR_LIT>", ")", ";"], "File": "ARMFastISel (2)", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14935, "Length": 88, "Cover_Rate": 0.8712871287128713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", ",", "Subtarget", "(", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "MCInstLowering", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "MipsAsmPrinter17", "Func": "MipsAsmPrinter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14936, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "GlobalVariable", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "C", ")", ")", "{", "if", "(", "GV", "->", "getName", "(", ")", ".", "str", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "NVPTXAsmPrinter1", "Func": "usedInGlobalVarDef", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14937, "Length": 36, "Cover_Rate": 0.3711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "StackPtrOffsetReg", "!=", "<STR_LIT>", "&&", "!", "<STR_LIT>", ".", "contains", "(", "MFI", "->", "StackPtrOffsetReg", ")", ")", "{", "return", "diagnoseRegisterClass", "(", "YamlMFI", ".", "StackPtrOffsetReg", ")", ";", "}", "auto", "parseAndCheckArgument", "=", "[", "&", "]", "(", "const", "Optional", "<", "yaml", "::", "<ISA_LIT>Argument", ">", "&", "A", ",", "const", "TargetRegisterClass", "&", "RC", ",", "ArgDescriptor", "&", "Arg", ")", "{", "if", "(", "!", "A", ")", "return", "false", ";", "if", "(", "A", "->", "IsRegister", ")", "{", "unsigned", "Reg", ";", "if", "(", "parseNamedRegisterReference", "(", "PFS", ",", "Reg", ",", "A", "->", "RegisterName", ".", "Value", ",", "Error", ")", ")", "{", "SourceRange", "=", "A", "->", "RegisterName", ".", "SourceRange", ";", "return", "true", ";", "}", "if", "(", "!", "RC", ".", "contains", "(", "Reg", ")", ")", "return", "diagnoseRegisterClass", "(", "A", "->", "RegisterName", ")", ";", "Arg", "=", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ";", "}", "else", "Arg", "=", "ArgDescriptor", "::", "createStack", "(", "A", "->", "StackOffset", ")", ";", "if", "(", "A", "->", "Mask", ")", "Arg", "=", "ArgDescriptor", "::", "createArg", "(", "Arg", ",", "A", "->", "Mask", ".", "getValue", "(", ")", ")", ";", "return", "false", ";", "}", ";", "if", "(", "YamlMFI", ".", "ArgInfo", "&&", "(", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentBuffer", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentBuffer", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "DispatchPtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "QueuePtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "QueuePtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "KernargSegmentPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "KernargSegmentPtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "DispatchID", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "DispatchID", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "FlatScratchInit", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "FlatScratchInit", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentSize", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentSize", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDX", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDX", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDY", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDY", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupIDZ", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupIDZ", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkGroupInfo", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkGroupInfo", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "PrivateSegmentWaveByteOffset", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitArgPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "ImplicitArgPtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "ImplicitBufferPtr", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "ImplicitBufferPtr", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDX", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDX", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDY", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDY", ")", "||", "parseAndCheckArgument", "(", "YamlMFI", ".", "ArgInfo", "->", "WorkItemIDZ", ",", "<STR_LIT>", ",", "MFI", "->", "ArgInfo", ".", "WorkItemIDZ", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine19", "Func": "parseMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14938, "Length": 475, "Cover_Rate": 0.5447247706422018, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getMopState", "(", "const", "MachineOperand", "&", "MO", ")", "{", "unsigned", "S", "=", "<NUM_LIT>", ";", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "S", "|=", "RegState", "::", "Implicit", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "S", "|=", "RegState", "::", "Dead", ";", "if", "(", "MO", ".", "isUndef", "(", ")", ")", "S", "|=", "RegState", "::", "Undef", ";"], "ground_truth": ["if", "(", "MO", ".", "isKill", "(", ")", ")", "S", "|=", "RegState", "::", "Kill", ";"], "File": "SIFormMemoryClauses1", "Func": "getMopState", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14939, "Length": 71, "Cover_Rate": 0.6228070175438597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_add_epi64", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_paddq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_add_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14940, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Triple", "::", "EABI", ":", "case", "Triple", "::", "EABIHF", ":", "case", "Triple", "::", "GNUEABI", ":", "case", "Triple", "::", "GNUEABIHF", ":", "TargetABI", "=", "<ISA_LIT>_ABI_AAPCS", ";", "break", ";", "default", ":", "if", "(", "(", "isTargetIOS", "(", ")", "&&", "isMClass", "(", ")", ")", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "UnknownOS", ")", ")", "TargetABI", "=", "<ISA_LIT>_ABI_AAPCS", ";", "else", "TargetABI", "=", "<ISA_LIT>_ABI_APCS", ";", "break", ";", "}", "}", "if", "(", "isTargetWindows", "(", ")", ")", "{", "TargetABI", "=", "<ISA_LIT>_ABI_AAPCS", ";", "No<ISA_LIT>", "=", "true", ";", "}", "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "UseMovt", "=", "hasV6T2Ops", "(", ")", "&&", "ArmUseMOVT", ";", "if", "(", "isTargetMachO", "(", ")", ")", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "SupportsTailCall", "=", "!", "isTargetIOS", "(", ")", "||", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "IsR9Reserved", "=", "ReserveR9", ";", "SupportsTailCall", "=", "!", "isThumb1Only", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)2", "Func": "resetSubtargetFeatures", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14941, "Length": 163, "Cover_Rate": 0.3410041841004184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "Z80RegisterInfo2", "Func": "isFrameOffsetLegal", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14942, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "GCNScheduleDAGMILive", "::", "computeBlockPressure", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "GCNDownwardRPTracker", "RPTracker", "(", "*", "LIS", ")", ";", "const", "MachineBasicBlock", "*", "OnlySucc", "=", "nullptr", ";", "if", "(", "MBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "!", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", "->", "empty", "(", ")", ")", "{", "SlotIndexes", "*", "Ind", "=", "LIS", "->", "getSlotIndexes", "(", ")", ";", "if", "(", "Ind", "->", "getMBBStartIdx", "(", "MBB", ")", "<", "Ind", "->", "getMBBStartIdx", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ")", "OnlySucc", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "}", "size_t", "CurRegion", "=", "RegionIdx", ";", "for", "(", "size_t", "E", "=", "Regions", ".", "size", "(", ")", ";", "CurRegion", "!=", "E", ";", "++", "CurRegion", ")", "if", "(", "Regions", "[", "CurRegion", "]", ".", "first", "->", "getParent", "(", ")", "!=", "MBB", ")", "break", ";", "--", "CurRegion", ";", "auto", "I", "=", "MBB", "->", "begin", "(", ")", ";", "auto", "LiveInIt", "=", "MBBLiveIns", ".", "find", "(", "MBB", ")", ";", "if", "(", "LiveInIt", "!=", "MBBLiveIns", ".", "end", "(", ")", ")", "{", "auto", "LiveIn", "=", "std", "::", "move", "(", "LiveInIt", "->", "second", ")", ";", "RPTracker", ".", "reset", "(", "*", "MBB", "->", "begin", "(", ")", ",", "&", "LiveIn", ")", ";", "MBBLiveIns", ".", "erase", "(", "LiveInIt", ")", ";", "}", "else", "{", "auto", "&", "Rgn", "=", "Regions", "[", "CurRegion", "]", ";", "I", "=", "Rgn", ".", "first", ";", "auto", "*", "NonDbgMI", "=", "&", "*", "skipDebugInstructionsForward", "(", "Rgn", ".", "first", ",", "Rgn", ".", "second", ")", ";", "auto", "LRS", "=", "BBLiveInMap", ".", "lookup", "(", "NonDbgMI", ")", ";", "assert", "(", "isEqual", "(", "getLiveRegsBefore", "(", "*", "NonDbgMI", ",", "*", "LIS", ")", ",", "LRS", ")", ")", ";", "RPTracker", ".", "reset", "(", "*", "I", ",", "&", "LRS", ")", ";", "}", "for", "(", ";", ";", ")", "{", "I", "=", "RPTracker", ".", "getNext", "(", ")", ";", "if", "(", "Regions", "[", "CurRegion", "]", ".", "first", "==", "I", ")", "{", "LiveIns", "[", "CurRegion", "]", "=", "RPTracker", ".", "getLiveRegs", "(", ")", ";", "RPTracker", ".", "clearMaxPressure", "(", ")", ";", "}", "if", "(", "Regions", "[", "CurRegion", "]", ".", "second", "==", "I", ")", "{", "Pressure", "[", "CurRegion", "]", "=", "RPTracker", ".", "moveMaxPressure", "(", ")", ";", "if", "(", "CurRegion", "--", "==", "RegionIdx", ")", "break", ";", "}", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advanceBeforeNext", "(", ")", ";", "}", "if", "(", "OnlySucc", ")", "{", "if", "(", "I", "!=", "MBB", "->", "end", "(", ")", ")", "{", "RPTracker", ".", "advanceToNext", "(", ")", ";", "RPTracker", ".", "advance", "(", "MBB", "->", "end", "(", ")", ")", ";", "}", "RPTracker", ".", "reset", "(", "*", "OnlySucc", "->", "begin", "(", ")", ",", "&", "RPTracker", ".", "getLiveRegs", "(", ")", ")", ";", "RPTracker", ".", "advanceBeforeNext", "(", ")", ";"], "ground_truth": ["MBBLiveIns", "[", "OnlySucc", "]", "=", "RPTracker", ".", "moveLiveRegs", "(", ")", ";"], "File": "GCNSchedStrategy", "Func": "computeBlockPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14943, "Length": 432, "Cover_Rate": 0.9953917050691244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Register", "buildAddr64RSrc", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "TII", ",", "Register", "BasePtr", ")", "{"], "ground_truth": ["uint64_t", "DefaultFormat", "=", "TII", ".", "getDefaultRsrcDataFormat", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "buildAddr64RSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14944, "Length": 30, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "set_cycle", "=", "ss", ".", "reg_set_in_cycle", "[", "regno", "]", ";"], "ground_truth": ["if", "(", "set_cycle", ">", "<NUM_LIT>", "&&", "set_cycle", "==", "ss", ".", "curr_sched_clock", ")", "reg_access_stall", "=", "true", ";"], "File": "c6x", "Func": "c6x_mark_regno_read", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14945, "Length": 26, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["assert", "(", "isRegBase", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsFastISel", "Func": "setReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14946, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "continue", ";", "if", "(", "MI", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MI", "->", "isInlineAsm", "(", ")", ")", "continue", ";", "unsigned", "NumD", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ";", "if", "(", "NumD", "!=", "<NUM_LIT>", ")", "continue", ";", "BitTracker", "::", "RegisterRef", "RD", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "BT", ".", "has", "(", "RD", ".", "Reg", ")", ")", "continue", ";", "const", "BitTracker", "::", "RegisterCell", "&", "DC", "=", "BT", ".", "lookup", "(", "RD", ".", "Reg", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "BitTracker", "::", "RegisterRef", "RS", "=", "Op", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", ")", "continue", ";", "if", "(", "!", "HBS", "::", "isTransparentCopy", "(", "RD", ",", "RS", ",", "MRI", ")", ")", "continue", ";", "unsigned", "BN", ",", "BW", ";", "if", "(", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "BN", ",", "BW", ",", "MRI", ")", ")", "continue", ";", "const", "BitTracker", "::", "RegisterCell", "&", "SC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "if", "(", "!", "usedBitsEqual", "(", "RD", ",", "RS", ")", "&&", "!", "HBS", "::", "isEqual", "(", "DC", ",", "<NUM_LIT>", ",", "SC", ",", "BN", ",", "BW", ")", ")", "continue", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "const", "TargetRegisterClass", "*", "FRC", "=", "HBS", "::", "getFinalVRegClass", "(", "RD", ",", "MRI", ")", ";", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "FRC", ")", ";"], "ground_truth": ["BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewR", ")", ".", "addReg", "(", "RS", ".", "Reg", ",", "<NUM_LIT>", ",", "RS", ".", "Sub", ")", ";"], "File": "HexagonBitSimplify36", "Func": "processBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14947, "Length": 328, "Cover_Rate": 0.7754137115839244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "MOSSubtarget", "Func": "enableSubRegLiveness", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14948, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpge_epu8_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_ucmpb128_mask", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_cmpge_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14949, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "&&", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", "==", "nullptr", ")", "{", "AM", ".", "BaseType", "=", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ";", "AM", ".", "Base", ".", "FrameIndex", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", "->", "getIndex", "(", ")", ";", "return", "false", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "<ISA_LIT>ISelAddressMode", "Backup", "=", "AM", ";", "if", "(", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "if", "(", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "!", "MatchAddress", "(", "N", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "<ISA_LIT>ISelAddressMode", "Backup", "=", "AM", ";", "uint64_t", "Offset", "=", "CN", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "MatchAddress", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", "&&", "AM", ".", "GV", "==", "nullptr", "&&", "CurDAG", "->", "MaskedValueIsZero", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CN", "->", "getAPIntValue", "(", ")", ")", ")", "{"], "File": "MSP430ISelDAGToDAG16", "Func": "MatchAddress", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14950, "Length": 233, "Cover_Rate": 0.6508379888268156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsSEISelDAGToDAG33", "Func": "selectAddrDefault", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14951, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "const", "Module", "&", "M", "=", "*", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Type", "*", "VecTy", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "VecTy", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSizeInBits", "(", "VecTy", ")", "/", "<NUM_LIT>", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "HexagonISelLowering1", "Func": "getTgtMemIntrinsic", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14952, "Length": 112, "Cover_Rate": 0.3035230352303523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetWasmStreamer", "::", "emitIndirectFunctionType", "(", "StringRef", "name", ",", "SmallVectorImpl", "<", "MVT", ">", "&", "Params", ",", "SmallVectorImpl", "<", "MVT", ">", "&", "Results", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer16", "Func": "emitIndirectFunctionType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14953, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlal_high_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14954, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "get<ISA_LIT>RegisterNumbering", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "RegNo", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "<NUM_LIT>", ";", "}", "else", "{", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "get<ISA_LIT>RegisterNumbering", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "<NUM_LIT>", "<<", "RegNo", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter10", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14955, "Length": 111, "Cover_Rate": 0.6132596685082873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "CmpMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "P", "=", "getInstrPredicate", "(", "CmpMI", ",", "PredReg", ")", ";", "if", "(", "P", "==", "<STR_LIT>", "&&", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "is<ISA_LIT>LowRegister", "(", "Reg", ")", ")", "return", "false", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo85", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14956, "Length": 80, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";"], "ground_truth": ["return", "MBB", "->", "isSuccessor", "(", "LoopHeader", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "hasBackEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14957, "Length": 18, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "skipFunction", "(", "*", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "Fn", ".", "begin", "(", ")", ",", "MBBe", "=", "Fn", ".", "end", "(", ")", ";", "MBB", "!=", "MBBe", ";", "++", "MBB", ")", "{", "MachineBasicBlock", "*", "MB", "=", "&", "*", "MBB", ";", "PreviousRegSeq", ".", "clear", "(", ")", ";", "PreviousRegSeqByReg", ".", "clear", "(", ")", ";", "PreviousRegSeqByUndefCount", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MII", "=", "MB", "->", "begin", "(", ")", ",", "MIIE", "=", "MB", "->", "end", "(", ")", ";", "MII", "!=", "MIIE", ";", "++", "MII", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MII", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineRegisterInfo", "::", "def_instr_iterator", "It", "=", "MRI", "->", "def_instr_begin", "(", "Reg", ")", ",", "E", "=", "MRI", "->", "def_instr_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "RemoveMI", "(", "&", "(", "*", "It", ")", ")", ";", "}", "}", "continue", ";", "}", "RegSeqInfo", "R<ISA_LIT>", "(", "*", "MRI", ",", "&", "MI", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "areAllUsesSwizzeable", "(", "Reg", ")", ")", "continue", ";", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "}", ")", ";", "RegSeqInfo", "CandidateR<ISA_LIT>", ";", "std", "::", "vector", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">>", "RemapChan", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "if", "(", "tryMergeUsingCommonSlot", "(", "R<ISA_LIT>", ",", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR<ISA_LIT>", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R<ISA_LIT>", ",", "&", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ";", "trackR<ISA_LIT>", "(", "R<ISA_LIT>", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "RemapChan", ".", "clear", "(", ")", ";", "if", "(", "tryMergeUsingFreeSlot", "(", "R<ISA_LIT>", ",", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ")", "{", "RemoveMI", "(", "CandidateR<ISA_LIT>", ".", "Instr", ")", ";", "MII", "=", "RebuildVector", "(", "&", "R<ISA_LIT>", ",", "&", "CandidateR<ISA_LIT>", ",", "RemapChan", ")", ";", "trackR<ISA_LIT>", "(", "R<ISA_LIT>", ")", ";", "continue", ";", "}"], "ground_truth": ["trackR<ISA_LIT>", "(", "R<ISA_LIT>", ")", ";"], "File": "R600OptimizeVectorRegisters24", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14958, "Length": 404, "Cover_Rate": 0.9619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::", "create<ISA_LIT>AlwaysInlinePass", "(", ")", "{", "return", "new", "<ISA_LIT>AlwaysInline", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass", "Func": "createAMDGPUAlwaysInlinePass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14959, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";"], "File": "SystemZISelLowering (2)", "Func": "lowerJumpTable", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14960, "Length": 30, "Cover_Rate": 0.4918032786885246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emit<ISA_LIT>ValidatorVersion", "(", "Module", "&", "M", ",", "VersionTuple", "&", "ValidatorVer", ")", "{", "NamedMDNode", "*", "<ISA_LIT>ValidatorVersionMD", "=", "M", ".", "getNamedMetadata", "(", "ValVerKey", ")", ";"], "ground_truth": ["if", "(", "<ISA_LIT>ValidatorVersionMD", ")", "M", ".", "eraseNamedMetadata", "(", "<ISA_LIT>ValidatorVersionMD", ")", ";"], "File": "DXILTranslateMetadata", "Func": "emitDXILValidatorVersion", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 14961, "Length": 35, "Cover_Rate": 0.30973451327433627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "AllowSP", ")", "{", "RC", "=", "Opc", "!=", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "}", "else", "{", "RC", "=", "Opc", "!=", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "}", "Register", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "{", "NewSrc", "=", "SrcReg", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "NewSrc", ")", "&&", "!", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "NewSrc", ",", "RC", ")", ")", "return", "false", ";", "return", "true", ";", "}", "if", "(", "Register", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{", "ImplicitOp", "=", "Src", ";", "ImplicitOp", ".", "setImplicit", "(", ")", ";", "NewSrc", "=", "get<ISA_LIT>SubSuperRegister", "(", "Src", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "isKill", "=", "Src", ".", "isKill", "(", ")", ";", "assert", "(", "!", "Src", ".", "isUndef", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{"], "ground_truth": ["NewSrc", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "X86InstrInfo106", "Func": "classifyLEAReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14962, "Length": 192, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegister", "findScratchNonCalleeSaveRegister", "(", "MachineRegisterInfo", "&", "MRI", ",", "LivePhysRegs", "&", "LiveRegs", ",", "const", "TargetRegisterClass", "&", "RC", ",", "bool", "Unused", "=", "false", ")", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "LiveRegs", ".", "addReg", "(", "CSRegs", "[", "i", "]", ")", ";", "if", "(", "Unused", ")", "{", "for", "(", "MCRegister", "Reg", ":", "RC", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "LiveRegs", ".", "available", "(", "MRI", ",", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "findScratchNonCalleeSaveRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14963, "Length": 95, "Cover_Rate": 0.7421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerIntrinsics", "::", "makeLIDRangeMetadata", "(", "Function", "&", "F", ")", "const", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "Changed", "|=", "<ISA_LIT>Subtarget", "::", "get", "(", "TM", ",", "F", ")", ".", "makeLIDRangeMetadata", "(", "CI", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "AMDGPULowerIntrinsics13", "Func": "makeLIDRangeMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14964, "Length": 101, "Cover_Rate": 0.9901960784313726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", "char", ")", "__builtin_ia32_ktestcdi", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_ktestc_mask64_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14965, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "PrintDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "SICAsmPrinter", "Func": "PrintDebugValueComment", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14966, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["return", "FrameAddr", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerFRAMEADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14967, "Length": 51, "Cover_Rate": 0.33116883116883117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter11", "Func": "printPICLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14968, "Length": 21, "Cover_Rate": 0.5675675675675675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "split_di", "(", "&", "operand", ",", "<NUM_LIT>", ",", "operands", ",", "operands", "+", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "break", ";", "case", "HImode", ":", "operand", "=", "gen_lowpart", "(", "SImode", ",", "operand", ")", ";"], "ground_truth": ["case", "SImode", ":"], "File": "i3863", "Func": "ix86_force_to_memory", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14969, "Length": 89, "Cover_Rate": 0.3272058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "&", "<ISA_LIT>AsmPrinter", "::", "getTargetStreamer", "(", ")", "const", "{", "return", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "XtensaAsmPrinter1", "Func": "getTargetStreamer", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14970, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableHugePrivateBuffer", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "enableHugePrivateBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14971, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDAG", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isTargetELF", "(", ")", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>CleanupLocalDynamicTLSPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64TargetMachine26", "Func": "addInstSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14972, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "reg_aligned_for_addr", "(", "rtx", "x", ")", "{", "int", "regno", "=", "REGNO", "(", "x", ")", "<", "FIRST_PSEUDO_REGISTER", "?", "ORIGINAL_REGNO", "(", "x", ")", ":", "REGNO", "(", "x", ")", ";", "return", "REGNO_POINTER_ALIGN", "(", "regno", ")", ">=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "spu", "Func": "reg_aligned_for_addr", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14973, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__uninit", ")", ")", ";", "return", "__uninit", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vuninitializedq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14974, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "LEGSubtarget", "Func": "getTargetLowering", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14975, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "ground_truth": ["}"], "File": "Cpu0FrameLowering3", "Func": "eliminateCallFramePseudoInstr", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14976, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printSWZ", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter13", "Func": "printSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14977, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "riscv_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "args", ";", "cumulative_args_t", "cum", "=", "pack_cumulative_args", "(", "&", "args", ")", ";", "memset", "(", "&", "args", ",", "<NUM_LIT>", ",", "sizeof", "args", ")", ";", "function_arg_info", "arg", "(", "const_cast", "<", "tree", ">", "(", "type", ")", ",", "true", ")", ";", "return", "riscv_pass_by_reference", "(", "cum", ",", "arg", ")", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_return_in_memory", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14978, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "TARGET_ADDR32", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "sym", "=", "op", ";", "else", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "!", "flag_pic", ")", "sym", "=", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "!", "addr24_operand", "(", "sym", ",", "mode", ")", "&&", "!", "small_data_operand", "(", "sym", ",", "mode", ")", ")", ";"], "File": "m32r3", "Func": "addr32_operand", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14979, "Length": 121, "Cover_Rate": 0.8897058823529411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "RefNode", "::", "getRegRef", "(", "const", "DataFlowGraph", "&", "G", ")", "const", "{", "assert", "(", "NodeAttrs", "::", "type", "(", "Attrs", ")", "==", "NodeAttrs", "::", "Ref", ")", ";", "if", "(", "NodeAttrs", "::", "flags", "(", "Attrs", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "return", "G", ".", "unpack", "(", "Ref", ".", "PR", ")", ";", "assert", "(", "Ref", ".", "Op", "!=", "nullptr", ")", ";", "return", "G", ".", "makeRegRef", "(", "Ref", ".", "Op", "->", "getReg", "(", ")", ",", "Ref", ".", "Op", "->", "getSubReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph6", "Func": "getRegRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14980, "Length": 81, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t1", "=", "expand_binop", "(", "mode", ",", "smul_optab", ",", "op1", ",", "op2", ",", "NULL_RTX", ",", "uns_p", ",", "OPTAB_DIRECT", ")", ";", "t2", "=", "expand_binop", "(", "mode", ",", "uns_p", "?", "umul_highpart_optab", ":", "smul_highpart_optab", ",", "op1", ",", "op2", ",", "NULL_RTX", ",", "uns_p", ",", "OPTAB_DIRECT", ")", ";", "gcc_assert", "(", "t1", "&&", "t2", ")", ";", "t3", "=", "gen_reg_rtx", "(", "mode", ")", ";", "ix86_expand_vec_interleave", "(", "t3", ",", "t1", ",", "t2", ",", "high_p", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_lowpart", "(", "wmode", ",", "t3", ")", ")", ";", "break", ";", "case", "V16QImode", ":", "case", "V32QImode", ":", "case", "V32HImode", ":", "case", "V16SImode", ":", "case", "V64QImode", ":", "t1", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "t2", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "ix86_expand_sse_unpack", "(", "t1", ",", "op1", ",", "uns_p", ",", "high_p", ")", ";", "ix86_expand_sse_unpack", "(", "t2", ",", "op2", ",", "uns_p", ",", "high_p", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "gen_rtx_MULT", "(", "wmode", ",", "t1", ",", "t2", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_expand_mul_widen_hilo", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14981, "Length": 159, "Cover_Rate": 0.3136094674556213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "Op", "=", "<NUM_LIT>", ";", "Op", "<", "<STR_LIT>", ";", "++", "Op", ")", "setOperationAction", "(", "Op", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";"], "File": "AArch64ISelLowering135", "Func": "addTypeForFixedLengthSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14982, "Length": 59, "Cover_Rate": 0.5267857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Options", ".", "EABIVersion", "==", "EABI", "::", "Default", "||", "Options", ".", "EABIVersion", "==", "EABI", "::", "Unknown", ")", "{", "if", "(", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABI", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", ")", "&&", "!", "(", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetTriple", ".", "isOSDarwin", "(", ")", ")", ")", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "GNU", ";"], "ground_truth": ["else", "this", "->", "Options", ".", "EABIVersion", "=", "EABI", "::", "EABI5", ";"], "File": "ARMTargetMachine24", "Func": "ARMBaseTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14983, "Length": 99, "Cover_Rate": 0.31629392971246006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "emit_block_move", "(", "tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";", "emit_move_insn", "(", "mask", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "rtx", "mem", "=", "adjust_address", "(", "tramp", ",", "SImode", ",", "i", "*", "<NUM_LIT>", ")", ";", "rtx", "t", "=", "(", "i", "&", "<NUM_LIT>", ")", "?", "t2", ":", "t1", ";", "rtx", "v1", "=", "gen_reg_rtx", "(", "SImode", ")", ";"], "ground_truth": ["rtx", "v2", "=", "gen_reg_rtx", "(", "SImode", ")", ";"], "File": "c6x", "Func": "c6x_initialize_trampoline", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 14984, "Length": 88, "Cover_Rate": 0.3682008368200837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vpaddv8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpadd_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14985, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CM", ")", "return", "*", "CM", ";", "return", "CodeModel", "::", "Small", ";"], "ground_truth": ["}"], "File": "Z80TargetMachine2", "Func": "getEffectiveCodeModel", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 14986, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "predLive", ")", "break", ";", "jmpTarget", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "foundJump", "=", "true", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "invertPredicate", "=", "true", ";", "}", "continue", ";", "}", "if", "(", "foundJump", "&&", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "break", ";", "if", "(", "foundJump", "&&", "!", "foundCompare", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "predReg", ")", "{", "if", "(", "QII", "->", "isNewValueJumpCandidate", "(", "MI", ")", ")", "{", "assert", "(", "(", "MI", "->", "getDesc", "(", ")", ".", "isCompare", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "isSecondOpReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";", "if", "(", "!", "canCompareBeNewValueJump", "(", "QII", ",", "QRI", ",", "MII", ",", "predReg", ",", "isSecondOpReg", ",", "afterRA", ",", "jmpPos", ",", "MF", ")", ")", "break", ";", "cmpInstr", "=", "MI", ";", "cmpPos", "=", "MII", ";", "foundCompare", "=", "true", ";", "cmpReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "MO1IsKill", "=", "true", ";", "if", "(", "isSecondOpReg", ")", "{", "cmpOp2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "MO2IsKill", "=", "true", ";", "}", "else", "cmpOp2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "continue", ";", "}", "}", "if", "(", "foundCompare", "&&", "foundJump", ")", "{", "if", "(", "!", "commonChecksToProhibitNewValueJump", "(", "afterRA", ",", "MII", ")", ")", "break", ";", "bool", "foundFeeder", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "feederPos", "=", "MII", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "cmpReg1", "||", "(", "isSecondOpReg", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "(", "unsigned", ")", "cmpOp2", ")", ")", ")", "{", "unsigned", "feederReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "feederReg", "==", "cmpReg1", ")", "{", "if", "(", "!", "canBeFeederToNewValueJump", "(", "QII", ",", "QRI", ",", "MII", ",", "jmpPos", ",", "cmpPos", ",", "MF", ")", ")", "{", "if", "(", "!", "isSecondOpReg", ")", "break", ";", "else", "continue", ";", "}", "else", "foundFeeder", "=", "true", ";", "}", "if", "(", "!", "foundFeeder", "&&", "isSecondOpReg", "&&", "feederReg", "==", "(", "unsigned", ")", "cmpOp2", ")", "if", "(", "!", "canBeFeederToNewValueJump", "(", "QII", ",", "QRI", ",", "MII", ",", "jmpPos", ",", "cmpPos", ",", "MF", ")", ")", "break", ";", "if", "(", "isSecondOpReg", ")", "{", "if", "(", "cmpInstr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "feederReg", "==", "(", "unsigned", ")", "cmpOp2", ")", "{", "unsigned", "tmp", "=", "cmpReg1", ";", "bool", "tmpIsKill", "=", "MO1IsKill", ";", "cmpReg1", "=", "cmpOp2", ";", "MO1IsKill", "=", "MO2IsKill", ";", "cmpOp2", "=", "tmp", ";", "MO2IsKill", "=", "tmpIsKill", ";", "}"], "ground_truth": ["if", "(", "feederReg", "==", "(", "unsigned", ")", "cmpOp2", ")", "isSecondOpNewified", "=", "true", ";"], "File": "HexagonNewValueJump39", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14987, "Length": 509, "Cover_Rate": 0.32544757033248084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "memory_address", "(", "Pmode", ",", "addr", ")", ";", "retaddr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "retaddr", ",", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ")", ";", "}", "result", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_fix_return_addr", "(", "result", ",", "retaddr", ")", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "xtensa3", "Func": "xtensa_return_addr", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 14988, "Length": 49, "Cover_Rate": 0.5104166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "(", "*", "set_func", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", "=", "(", "(", "mode", "==", "V2DFmode", ")", "?", "gen_vsx_set_v2df", ":", "gen_vsx_set_v2di", ")", ";", "emit_insn", "(", "set_func", "(", "target", ",", "target", ",", "val", ",", "GEN_INT", "(", "elt", ")", ")", ")", ";", "return", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "GET_MODE_SIZE", "(", "inner_mode", ")", "&&", "elt", "==", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "target", ",", "gen_lowpart", "(", "mode", ",", "val", ")", ")", ";", "return", ";", "}", "mem", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "inner_mode", ")", ")", ";", "emit_move_insn", "(", "adjust_address_nv", "(", "mem", ",", "inner_mode", ",", "<NUM_LIT>", ")", ",", "val", ")", ";", "x", "=", "gen_rtx_UNSPEC", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ",", "UNSPEC_LVE", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ",", "x", ")", ")", ")", ";", "mask", "=", "gen_rtx_PARALLEL", "(", "V16QImode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "XVECEXP", "(", "mask", ",", "<NUM_LIT>", ",", "i", ")", "=", "GEN_INT", "(", "i", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "width", ";", "++", "i", ")", "XVECEXP", "(", "mask", ",", "<NUM_LIT>", ",", "elt", "*", "width", "+", "i", ")", "=", "GEN_INT", "(", "i", "+", "<NUM_LIT>", ")", ";", "x", "=", "gen_rtx_CONST_VECTOR", "(", "V16QImode", ",", "XVEC", "(", "mask", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "x", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "target", ",", "reg", ",", "force_reg", "(", "V16QImode", ",", "x", ")", ")", ",", "UNSPEC_VPERM", ")", ";", "else", "{", "rtx", "notx", "=", "gen_rtx_NOT", "(", "V16QImode", ",", "force_reg", "(", "V16QImode", ",", "x", ")", ")", ";", "rtx", "iorx", "=", "(", "TARGET_P8_VECTOR", "?", "gen_rtx_IOR", "(", "V16QImode", ",", "notx", ",", "notx", ")", ":", "gen_rtx_AND", "(", "V16QImode", ",", "notx", ",", "notx", ")", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "iorx", ")", ")", ";"], "ground_truth": ["x", "=", "gen_rtx_UNSPEC", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "target", ",", "tmp", ")", ",", "UNSPEC_VPERM", ")", ";"], "File": "rs60005", "Func": "rs6000_expand_vector_set", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14989, "Length": 338, "Cover_Rate": 0.7990543735224587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "InstructionSelector", "(", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "EnableLateStructurizeCFG", "(", "<ISA_LIT>TargetMachine", "::", "EnableLateStructurizeCFG", ")", ",", ",", "AMDGPUA<ISA_LIT>", "(", "STI", ".", "get<ISA_LIT>AS", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector11", "Func": "AMDGPUInstructionSelector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14990, "Length": 77, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_rsqrt14_sd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_rsqrt14sd_mask", "(", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_rsqrt14_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 14991, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", "->", "isIntegerTy", "(", ")", ")", "return", "T", "->", "getIntegerBitWidth", "(", ")", ";", "return", "cast", "<", "VectorType", ">", "(", "T", ")", "->", "getElementType", "(", ")", "->", "getIntegerBitWidth", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "getBaseElementBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14992, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "expandLoadImm", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "<STR_LIT>", ":", "return", "expandLoadAddressImm", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "expandLoadAddressReg", "(", "Inst", ",", "IDLoc", ",", "Instructions", ")", ";"], "File": "MipsAsmParser102", "Func": "expandInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14993, "Length": 39, "Cover_Rate": 0.5131578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PartialUpdateClearance", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "getPartialUpdateClearance", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14994, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GetInstSeqLs", "(", "Imm", "&", "~", "<NUM_LIT>", ",", "RemSize", ",", "SeqLs", ")", ";"], "ground_truth": ["AddInstr", "(", "SeqLs", ",", "Inst", "(", "ORi", ",", "Imm", "&", "<NUM_LIT>", ")", ")", ";"], "File": "MipsAnalyzeImmediate10", "Func": "GetInstSeqLsORi", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14995, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "=", "MBB", ".", "erase", "(", "I", ")", ";", "if", "(", "!", "reserveCallFrame", ")", "{", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "RoundUpToAlignment", "(", "Amount", ",", "StackAlign", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "Function", "*", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "WindowsCFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";", "bool", "DwarfCFI", "=", "!", "WindowsCFI", "&&", "(", "MMI", ".", "hasDebugInfo", "(", ")", "||", "Fn", "->", "needsUnwindTableEntry", "(", ")", ")", ";", "bool", "HasDwarfEHHandlers", "=", "!", "WindowsCFI", "&&", "!", "MF", ".", "getMMI", "(", ")", ".", "getLandingPads", "(", ")", ".", "empty", "(", ")", ";"], "ground_truth": ["if", "(", "HasDwarfEHHandlers", "&&", "!", "isDestroy", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ")", "BuildCFI", "(", "MBB", ",", "I", ",", "DL", ",", "MCCFIInstruction", "::", "createGnuArgsSize", "(", "nullptr", ",", "Amount", ")", ")", ";"], "File": "X86FrameLowering (2)4", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 14996, "Length": 148, "Cover_Rate": 0.3288888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "R600ISelLowering63", "Func": "R600TargetLowering", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 14997, "Length": 225, "Cover_Rate": 0.4491017964071856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "form", "=", "fu", "<<", "<NUM_LIT>", ";", "if", "(", "use_xpath", ")", "form", "|=", "<NUM_LIT>", ";"], "ground_truth": ["return", "MIB", ".", "addImm", "(", "form", ")", ";"], "File": "TMS320C64XInstrInfo", "Func": "addFormOp", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 14998, "Length": 23, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>CopyToCombine", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>SplitConst32AndConst64", "(", ")", ")", ";"], "File": "HexagonTargetMachine", "Func": "addPreSched2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 14999, "Length": 30, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "Dcpu16InstrInfo", "Func": "isLoadFromStackSlot", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15000, "Length": 45, "Cover_Rate": 0.6081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeSrcOp", "(", "OP32", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler3", "Func": "decodeOperand_VS_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15001, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getMaxWaveCountPer<ISA_LIT>MD", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "<ISA_LIT>MachineFunctionInfo", "&", "MFI", "=", "*", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "SIRegisterInfo106", "Func": "getMaxWaveCountPerSIMD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15002, "Length": 39, "Cover_Rate": 0.5492957746478874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "llvm", "::", "<ISA_LIT>MCShuffle", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCSubtargetInfo", "const", "&", "STI", ",", "MCInst", "&", "MCB", ",", "MCInst", "const", "&", "AddMI", ",", "int", "fixupCount", ")", "{", "if", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "MCB", ")", ")", "return", "false", ";", "unsigned", "int", "bundleSize", "=", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "MCB", ")", ";", "if", "(", "bundleSize", ">=", "HEXAGON_PACKET_SIZE", ")", "return", "false", ";", "bool", "bhasDuplex", "=", "<ISA_LIT>MCInstrInfo", "::", "hasDuplex", "(", "MCII", ",", "MCB", ")", ";", "if", "(", "fixupCount", ">=", "<NUM_LIT>", ")", "{", "if", "(", "bhasDuplex", ")", "{", "if", "(", "bundleSize", ">=", "HEXAGON_PACKET_SIZE", "-", "<NUM_LIT>", ")", "{", "return", "false", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "HexagonMCShuffler15", "Func": "HexagonMCShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15003, "Length": 101, "Cover_Rate": 0.4675925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "MI0", "=", "CurrentPacketMIs", "[", "<NUM_LIT>", "]", ";", "return", "!", "(", "(", "isTile64CtrInstruction", "(", "MI", ")", "&&", "isTile64MemInstruction", "(", "MI0", ")", ")", "||", "(", "isTile64CtrInstruction", "(", "MI0", ")", "&&", "isTile64MemInstruction", "(", "MI", ")", ")", ")", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["MI0", "=", "CurrentPacketMIs", "[", "<NUM_LIT>", "]", ";"], "File": "Tile64VLIWPacketizer", "Func": "canBundleIntoCurrentPacket", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15004, "Length": 48, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "MVETailPredUtils", "Func": "RevertLoopEnd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15005, "Length": 58, "Cover_Rate": 0.3473053892215569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v2df", "rounded", "=", "vec_rint", "(", "(", "__v2df", ")", "__A", ")", ";", "long", "long", "result", "=", "(", "(", "__v2df", ")", "rounded", ")", "[", "<NUM_LIT>", "]", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cvtsd_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15006, "Length": 29, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUnscaledLdSt", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo110", "Func": "isUnscaledLdSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15007, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isNarrowingProfitable", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{"], "ground_truth": ["return", "VT2", "!=", "<STR_LIT>", "&&", "VT2", "!=", "<STR_LIT>", ";"], "File": "TeakISelLowering", "Func": "isNarrowingProfitable", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15008, "Length": 22, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Out", ".", "Flags", ".", "isByVal", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "Out", ".", "IsFixed", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "addResult", "(", "Out", ".", "VT", ")", ";"], "File": "WebAssemblyISelLowering46", "Func": "LowerReturn", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15009, "Length": 127, "Cover_Rate": 0.43944636678200694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cop", "=", "o", ".", "Cop", ";", "break", ";", "case", "k_CoprocOption", ":", "CoprocOption", "=", "o", ".", "CoprocOption", ";", "break", ";", "case", "k_Immediate", ":", "Imm", "=", "o", ".", "Imm", ";", "break", ";", "case", "k_FPImmediate", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "MBOpt", "=", "o", ".", "MBOpt", ";", "break", ";", "case", "k_Memory", ":", "Memory", "=", "o", ".", "Memory", ";", "break", ";", "case", "k_PostIndexRegister", ":", "PostIdxReg", "=", "o", ".", "PostIdxReg", ";", "break", ";", "case", "k_MSRMask", ":", "MMask", "=", "o", ".", "MMask", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser111", "Func": "ARMOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15010, "Length": 85, "Cover_Rate": 0.3159851301115242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeNVVMReflectPass", "(", "PR", ")", ";", "initializeNVVMIntrRangePass", "(", "PR", ")", ";", "initializeGenericToNVVMPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AllocaHoistingPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AssignValidGlobalNamesPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AtomicLowerPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>LowerArgsPass", "(", "PR", ")", ";"], "File": "NVPTXTargetMachine64", "Func": "LLVMInitializeNVPTXTarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15011, "Length": 46, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "scalar_int_mode", "int_mode", ";"], "ground_truth": ["if", "(", "!", "is_a", "<", "scalar_int_mode", ">", "(", "mode", ",", "&", "int_mode", ")", ")", "return", "false", ";"], "File": "aarch64", "Func": "aarch64_move_imm", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15012, "Length": 20, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";"], "ground_truth": ["if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "TT", ".", "isThumb", "(", ")", ")", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "File": "ARMAsmPrinter103", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15013, "Length": 38, "Cover_Rate": 0.5671641791044776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovl_high_u16", "(", "uint16x8_t", "a", ")", "{", "uint32x4_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmovl_high_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15014, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "::", "<ISA_LIT>MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "<ISA_LIT>MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "<STR_LIT>", ")", ",", "HasSpilledSGPRs", "(", "false", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "P<ISA_LIT>nputAddr", "(", "<NUM_LIT>", ")", ",", "NumUserSGPRs", "(", "<NUM_LIT>", ")", ",", "LDSWaveSpillSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo45", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15015, "Length": 46, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "uw_advance_context", "(", "struct", "_Unwind_Context", "*", "context", ",", "_Unwind_FrameState", "*", "fs", ")", "{"], "ground_truth": ["uw_update_context", "(", "context", ",", "fs", ")", ";"], "File": "unwind-ia641", "Func": "uw_advance_context", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15016, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MMXSrc", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MMXSrc", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MMXSrc", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "ExtractedElt", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "InputValue", "=", "InputVector", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Res", "=", "(", "InputValue", ">>", "ExtractedElt", ")", "&", "<NUM_LIT>", ";", "return", "DAG", ".", "getConstant", "(", "Res", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "SDValue", "SAD", "=", "combineBasicSADPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "SAD", ";", "if", "(", "SDValue", "Cmp", "=", "combineHorizontalPredicateResult", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Cmp", ";", "if", "(", "InputVector", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "unsigned", "ExtractedElements", "=", "<NUM_LIT>", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "InputVector", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "InputVector", ".", "getResNo", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "Extract", "=", "*", "UI", ";", "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Extract", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["ExtractedElements", "|=", "<NUM_LIT>", "<<", "Extract", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering236", "Func": "combineExtractVectorElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15017, "Length": 358, "Cover_Rate": 0.3448940269749518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "{", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "Mips16InstrInfo15", "Func": "isCopyInstr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15018, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFMCAsmInfo", "::", "<ISA_LIT>ELFMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{"], "ground_truth": ["}"], "File": "TOYMCAsmInfo", "Func": "TOYELFMCAsmInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15019, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "SrcVT", "=", "SrcEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "false", ";", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", "||", "!", "Subtarget", "->", "hasFP64", "(", ")", ")", ")", "return", "false", ";", "int", "Imm", "=", "<NUM_LIT>", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "{", "const", "APInt", "&", "CIVal", "=", "ConstInt", "->", "getValue", "(", ")", ";", "Imm", "=", "(", "isZExt", ")", "?", "(", "int", ")", "CIVal", ".", "getZExtValue", "(", ")", ":", "(", "int", ")", "CIVal", ".", "getSExtValue", "(", ")", ";", "if", "(", "Imm", "<", "<NUM_LIT>", "&&", "Imm", "!=", "(", "int", ")", "<NUM_LIT>", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "-", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ":", "(", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "const", "ConstantFP", "*", "ConstFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "Src2Value", ")", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "if", "(", "ConstFP", "->", "isZero", "(", ")", "&&", "!", "ConstFP", "->", "isNegative", "(", ")", ")", "UseImm", "=", "true", ";", "}", "unsigned", "CmpOpc", ";", "bool", "isICmp", "=", "true", ";", "bool", "needsExt", "=", "false", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "isICmp", "=", "false", ";", "CmpOpc", "=", "UseImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "needsExt", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "isThumb2", ")", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "<STR_LIT>", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "!", "UseImm", ")", "CmpOpc", "=", "<STR_LIT>", ";", "else", "CmpOpc", "=", "isNegativeImm", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "break", ";", "}", "Register", "SrcReg1", "=", "getRegForValue", "(", "Src1Value", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["unsigned", "SrcReg2", "=", "<NUM_LIT>", ";"], "File": "ARMFastISel36", "Func": "ARMEmitCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15020, "Length": 383, "Cover_Rate": 0.5253772290809328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TT", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MAI", "->", "addInitialFrameState", "(", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "MAI", ";"], "File": "ARMMCTargetDesc16", "Func": "createARMMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15021, "Length": 40, "Cover_Rate": 0.3305785123966942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_cmpeq", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "(", "vec_ushort8", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_ceqh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15022, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "Dcpu16SelectionDAGInfo", "Func": "DCPU16SelectionDAGInfo", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15023, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MachineFunctionInfo", "::", "isRestrictPointer", "(", "const", "Value", "*", "ptr", ")", "{", "if", "(", "!", "mSTM", "->", "supportMetadata30", "(", ")", ")", "return", "false", ";", "std", "::", "string", "signedNames", "=", "<STR_LIT>", ";", "std", "::", "string", "argName", "=", "ptr", "->", "getName", "(", ")", ";", "if", "(", "!", "mMF", ")", "return", "false", ";", "signedNames", "+=", "mMF", "->", "getFunction", "(", ")", "->", "getName", "(", ")", ";", "const", "GlobalVariable", "*", "GV", "=", "mMF", "->", "getFunction", "(", ")", "->", "getParent", "(", ")", "->", "getGlobalVariable", "(", "signedNames", ")", ";"], "ground_truth": ["if", "(", "!", "GV", "||", "!", "GV", "->", "hasInitializer", "(", ")", ")", "return", "false", ";"], "File": "HSAILMachineFunctionInfo", "Func": "isRestrictPointer", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15024, "Length": 96, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "assert", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Offset", ".", "isImm", "(", ")", ")", "break", ";", "if", "(", "!", "isIntN", "(", "inMicro<ISA_LIT>Mode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Offset", ".", "getImm", "(", ")", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "OffsetToAlignment", "(", "Offset", ".", "getImm", "(", ")", ",", "<NUM_LIT>", "<<", "(", "inMicro<ISA_LIT>Mode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Offset", ".", "isImm", "(", ")", ")", "break", ";", "if", "(", "!", "isIntN", "(", "inMicro<ISA_LIT>Mode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Offset", ".", "getImm", "(", ")", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "if", "(", "OffsetToAlignment", "(", "Offset", ".", "getImm", "(", ")", ",", "<NUM_LIT>", "<<", "(", "inMicro<ISA_LIT>Mode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "MCID", ".", "hasDelaySlot", "(", ")", "&&", "AssemblerOptions", ".", "back", "(", ")", "->", "isReorder", "(", ")", ")", "{", "Instructions", ".", "push_back", "(", "Inst", ")", ";", "MCInst", "NopInst", ";", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "NopInst", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser38", "Func": "processInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15025, "Length": 282, "Cover_Rate": 0.5174311926605505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AMDILCFGStructurizer33", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15026, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_conflict_epi64", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpconflictdi_128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_conflict_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15027, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Xor", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "Imm", ">>", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Xor", ",", "getI64Imm", "(", "Imm", "&", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", "(", "CC", ")", ")", "{", "if", "(", "isInt64Immediate", "(", "RHS", ".", "getNode", "(", ")", ",", "Imm", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "Imm", "&", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "int16_t", "SImm", ";", "if", "(", "isIntS16Immediate", "(", "RHS", ",", "SImm", ")", ")", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "getI64Imm", "(", "SImm", "&", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "hasSPE", "(", ")", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "hasSPE", "(", ")", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "PPCISelDAGToDAG112", "Func": "SelectCC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15028, "Length": 334, "Cover_Rate": 0.3258536585365854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FrameLowering", "::", "getTOCSaveOffset", "(", ")", "const", "{"], "ground_truth": ["return", "TOCSaveOffset", ";"], "File": "PPCFrameLowering3", "Func": "getTOCSaveOffset", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15029, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "Result", "=", "Result", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HI", ":", "Result", "=", "(", "Result", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HA", ":", "Result", "=", "(", "(", "Result", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHER", ":", "Result", "=", "(", "Result", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHERA", ":", "Result", "=", "(", "(", "Result", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHEST", ":", "Result", "=", "(", "Result", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHESTA", ":", "Result", "=", "(", "(", "Result", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "}", "Res", "=", "MCValue", "::", "get", "(", "Result", ")", ";", "}", "else", "{", "MCContext", "&", "Context", "=", "Layout", "->", "getAssembler", "(", ")", ".", "getContext", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Sym", "=", "Value", ".", "getSymA", "(", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Sym", "->", "getKind", "(", ")", ";", "if", "(", "Modifier", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "false", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_LO", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_LO", ";", "break", ";", "case", "VK_<ISA_LIT>_HI", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HI", ";", "break", ";", "case", "VK_<ISA_LIT>_HA", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HA", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHERA", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHERA", ";", "break", ";", "case", "VK_<ISA_LIT>_HIGHER", ":", "Modifier", "=", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ";", "break", ";"], "ground_truth": ["case", "VK_<ISA_LIT>_HIGHEST", ":"], "File": "PPCMCExpr (2)", "Func": "EvaluateAsRelocatableImpl", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15030, "Length": 248, "Cover_Rate": 0.6578249336870027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "TARGET_BIG_ENDIAN", ")", "return", "true", ";", "if", "(", "!", "first", ")", "return", "true", ";", "if", "(", "!", "type", ")", "return", "true", ";"], "ground_truth": ["size", "=", "int_size_in_bytes", "(", "type", ")", ";"], "File": "c6x", "Func": "c6x_block_reg_pad_upward", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15031, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u16_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15032, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "rclass", "==", "CR_REGS", ")", "ret", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "rs6000_tune", "==", "PROCESSOR_POWER6", "||", "rs6000_tune", "==", "PROCESSOR_POWER7", "||", "rs6000_tune", "==", "PROCESSOR_POWER8", "||", "rs6000_tune", "==", "PROCESSOR_POWER9", ")", "&&", "reg_classes_intersect_p", "(", "rclass", ",", "LINK_OR_CTR_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "else", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "VSX_REGS", ")", "&&", "reg_classes_intersect_p", "(", "from", ",", "VSX_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "FIRST_FPR_REGNO", ",", "mode", ")", ";", "else", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "from", ")", ")", "ret", "=", "(", "FLOAT128_2REG_P", "(", "mode", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "ret", "=", "(", "rs6000_register_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "to", ")", "+", "rs6000_register_move_cost", "(", "mode", ",", "from", ",", "GENERAL_REGS", ")", ")", ";", "if", "(", "TARGET_DEBUG_COST", ")", "{", "if", "(", "dbg_cost_ctrl", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ret", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "reg_class_names", "[", "from", "]", ",", "reg_class_names", "[", "to", "]", ")", ";", "dbg_cost_ctrl", "--", ";"], "ground_truth": ["}"], "File": "rs60007", "Func": "rs6000_register_move_cost", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15033, "Length": 181, "Cover_Rate": 0.6441281138790036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_packus_epi16", "(", "__m256i", "__W", ",", "__mmask32", "__M", ",", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_packuswb256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__v32qi", ")", "__W", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_packus_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15034, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasMFMAInlineLiteralBug", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasMFMAInlineLiteralBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15035, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UndefElts", "[", "i", "]", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "uint64_t", "M", "=", "RawMask", "[", "i", "]", ";", "M", "&=", "EltMaskSize", ";"], "ground_truth": ["ShuffleMask", ".", "push_back", "(", "(", "int", ")", "M", ")", ";"], "File": "X86ShuffleDecode18", "Func": "DecodeVPERMV3Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15036, "Length": 40, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "get_attr_type", "(", "out_insn", ")", "==", "TYPE_FMADD", ")", ";", "extract_insn", "(", "in_insn", ")", ";", "dst_reg", "=", "REG_P", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ";", "extract_insn", "(", "out_insn", ")", ";", "src_reg", "=", "REG_P", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "dst_reg", "==", "src_reg", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "mips", "Func": "mips_fmadd_bypass", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15037, "Length": 56, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "parts", "[", "<NUM_LIT>", "]", ";", "int", "i", ",", "words", ";", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "if", "(", "TARGET_SPE", "&&", "regno", "<", "<NUM_LIT>", "&&", "(", "SPE_VECTOR_MODE", "(", "GET_MODE", "(", "reg", ")", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "FLOAT_MODE_P", "(", "mode", ")", "&&", "mode", "!=", "SFmode", "&&", "mode", "!=", "SDmode", "&&", "mode", "!=", "SCmode", ")", ")", ")", ";", "else", "return", "NULL_RTX", ";", "regno", "=", "REGNO", "(", "reg", ")", ";", "words", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_FP_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_FP_WORD", ";", "gcc_assert", "(", "words", "<=", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "words", ";", "i", "++", ",", "regno", "++", ")", "{", "if", "(", "BYTES_BIG_ENDIAN", ")", "{", "parts", "[", "<NUM_LIT>", "*", "i", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "FIRST_SPE_HIGH_REGNO", ")", ";", "parts", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "}", "else", "{", "parts", "[", "<NUM_LIT>", "*", "i", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "parts", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "FIRST_SPE_HIGH_REGNO", ")", ";", "}", "}"], "ground_truth": ["return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec_v", "(", "words", "*", "<NUM_LIT>", ",", "parts", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_dwarf_register_span", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15038, "Length": 206, "Cover_Rate": 0.958139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ")", ":", "OutgoingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", ",", "MIB", "(", "MIB", ")", "{"], "ground_truth": ["}"], "File": "M68kCallLowering", "Func": "OutgoingArgHandler", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15039, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_move_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_movss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_move_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15040, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcmla_lane180v4hf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmla_rot180_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15041, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "accum_in", "==", "ACCUM_IN_NONE", ")", "return", "false", ";", "accum_in_opnum", "=", "accum_in", "-", "ACCUM_IN_0", ";", "extract_insn", "(", "in_insn", ")", ";"], "ground_truth": ["gcc_assert", "(", "accum_in_opnum", "<", "recog_data", ".", "n_operands", ")", ";"], "File": "mips", "Func": "mips_linked_madd_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15042, "Length": 29, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvtusepi64_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m512i", "__A", ")", "{", "__builtin_ia32_pmovusqb512mem_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "(", "__v8di", ")", "__A", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtusepi64_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15043, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "if", "(", "KillSrc", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MIB", "->", "addRegisterKilled", "(", "SrcReg", ",", "TRI", ")", ";", "}", "return", ";", "}", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "(", "<STR_LIT>", "-", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "unsigned", "Opcode", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "STI", ".", "hasVector", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opcode", "=", "<STR_LIT>", ";"], "File": "SystemZInstrInfo (2)2", "Func": "copyPhysReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15044, "Length": 267, "Cover_Rate": 0.31485849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "<STR_LIT>", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "const", "bool", "restrict_addressing_modes_for_nacl", "=", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "isa", "<", "MemSDNode", ">", "(", "N", ")", ";", "if", "(", "restrict_addressing_modes_for_nacl", ")", "{", "return", "false", ";", "}", "EVT", "VT", ";", "SDValue", "Ptr", ";", "bool", "isSEXTLoad", "=", "false", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "isSEXTLoad", "=", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "}", "else", "return", "false", ";", "bool", "isInc", ";", "bool", "isLegal", "=", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "isLegal", "=", "getT2IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "else", "isLegal", "=", "get<ISA_LIT>IndexedAddressParts", "(", "Op", ",", "VT", ",", "isSEXTLoad", ",", "Base", ",", "Offset", ",", "isInc", ",", "DAG", ")", ";", "if", "(", "!", "isLegal", ")", "return", "false", ";", "if", "(", "Ptr", "!=", "Base", ")", "{", "if", "(", "Ptr", "==", "Offset", "&&", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "isThumb2", "(", ")", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "if", "(", "Ptr", "!=", "Base", ")", "return", "false", ";", "}"], "ground_truth": ["AM", "=", "isInc", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "ARMISelLowering36", "Func": "getPostIndexedAddressParts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15045, "Length": 277, "Cover_Rate": 0.9518900343642611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler (2)1", "Func": "createSystemZDisassembler", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15046, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "reg_arg", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "PTXMachineFunctionInfo1", "Func": "getNumArg", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15047, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "dl", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "GA", "->", "getOffset", "(", ")", ",", "OperandFlags", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "dl", ",", "PtrVT", ",", "TGA", ")", ";", "if", "(", "model", "==", "TLSModel", "::", "InitialExec", ")", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "ThreadPointer", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering170", "Func": "LowerToTLSExecModel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15048, "Length": 103, "Cover_Rate": 0.36395759717314485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isDwordAligned", "(", "ByteOffset", ")", ")", ";", "return", "ByteOffset", ">>", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "convertSMRDOffsetUnits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15049, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AMDGPU", "::", "REG_SEQUENCE", ":", "{", "unsigned", "RCID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getRegClass", "(", "RCID", ")", ";", "SDValue", "SubRegOp", "=", "N", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "unsigned", "SubRegIdx", "=", "cast", "<", "ConstantSDNode", ">", "(", "SubRegOp", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["return", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getSubClassWithSubReg", "(", "SuperRC", ",", "SubRegIdx", ")", ";"], "File": "AMDGPUISelDAGToDAG24", "Func": "getOperandRegClass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15050, "Length": 83, "Cover_Rate": 0.40487804878048783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "OffImm", "=", "(", "int32_t", ")", "MO2", ".", "getImm", "(", ")", ";", "bool", "isSub", "=", "OffImm", "<", "<NUM_LIT>", ";", "if", "(", "OffImm", "==", "INT32_MIN", ")", "OffImm", "=", "<NUM_LIT>", ";", "if", "(", "isSub", ")", "{", "O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "-", "OffImm", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AlwaysPrintImm0", "||", "OffImm", ">", "<NUM_LIT>", ")", "{"], "File": "ARMInstPrinter1", "Func": "printT2AddrModeImm8Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15051, "Length": 64, "Cover_Rate": 0.3950617283950617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TYPE_EXTS", ":", "if", "(", "get_attr_dot", "(", "insn", ")", "==", "DOT_YES", ")", "return", "true", ";", "else", "break", ";", "case", "TYPE_LOAD", ":", "if", "(", "get_attr_sign_extend", "(", "insn", ")", "==", "SIGN_EXTEND_YES", "||", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "return", "true", ";", "else", "break", ";", "case", "TYPE_STORE", ":", "case", "TYPE_FPLOAD", ":", "case", "TYPE_FPSTORE", ":", "if", "(", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "return", "true", ";", "else", "break", ";", "default", ":", "break", ";", "}", "break", ";", "case", "PROCESSOR_POWER8", ":", "type", "=", "get_attr_type", "(", "insn", ")", ";", "switch", "(", "type", ")", "{", "case", "TYPE_CR_LOGICAL", ":", "case", "TYPE_DELAYED_CR", ":", "case", "TYPE_MFCR", ":", "case", "TYPE_MFCRF", ":", "case", "TYPE_MTCR", ":", "case", "TYPE_SYNC", ":", "case", "TYPE_ISYNC", ":", "case", "TYPE_LOAD_L", ":", "case", "TYPE_STORE_C", ":", "case", "TYPE_VECSTORE", ":", "case", "TYPE_MFJMPR", ":", "case", "TYPE_MTJMPR", ":", "return", "true", ";", "case", "TYPE_SHIFT", ":", "case", "TYPE_EXTS", ":", "case", "TYPE_MUL", ":", "if", "(", "get_attr_dot", "(", "insn", ")", "==", "DOT_YES", ")", "return", "true", ";", "else", "break", ";", "case", "TYPE_LOAD", ":", "if", "(", "get_attr_sign_extend", "(", "insn", ")", "==", "SIGN_EXTEND_YES", "||", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "return", "true", ";", "else", "break", ";", "case", "TYPE_STORE", ":", "if", "(", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", "&&", "get_attr_indexed", "(", "insn", ")", "==", "INDEXED_YES", ")", "return", "true", ";", "else", "break", ";", "default", ":", "break", ";", "}", "break", ";"], "ground_truth": ["default", ":"], "File": "powerpcspe", "Func": "insn_must_be_first_in_group", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15052, "Length": 211, "Cover_Rate": 0.37881508078994613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "(", "ID", ")", ",", "GlobalOpt", "(", "GlobalOpt", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAlwaysInlinePass10", "Func": "AMDGPUAlwaysInline", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15053, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Value", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler", "Func": "DecodeLiSimm7", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15054, "Length": 38, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_lane_f32", "(", "const", "float32_t", "*", "__a", ",", "float32x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "__builtin_neon_vld1_lanev4sf", "(", "(", "const", "__builtin_neon_sf", "*", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld1q_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15055, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtph_epi64", "(", "__m128i", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{"], "ground_truth": ["return", "__builtin_ia32_vcvtph2qq128_mask", "(", "__C", ",", "__A", ",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvtph_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15056, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "Count", "++", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "GBZ80InstrInfo (2)", "Func": "RemoveBranch", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15057, "Length": 41, "Cover_Rate": 0.422680412371134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mips_zero_extend_cost", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "MEM_P", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", "&&", "GET_MODE", "(", "op", ")", "==", "SImode", ")", "return", "COSTS_N_INSNS", "(", "TARGET_MIPS16", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "GENERATE_MIPS16E", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_MIPS16", ")", "return", "COSTS_N_INSNS", "(", "GET_MODE", "(", "op", ")", "==", "QImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_zero_extend_cost", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15058, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "void", "erase", "(", "const", "Node", "&", "N", ")", "{", "size_type", "Idx", "=", "G", ".", "getNodeIndex", "(", "N", ")", ";", "V", ".", "reset", "(", "Idx", ")", ";", "}", "bool", "contains", "(", "const", "Node", "&", "N", ")", "const", "{", "size_type", "Idx", "=", "G", ".", "getNodeIndex", "(", "N", ")", ";"], "ground_truth": ["return", "V", ".", "test", "(", "Idx", ")", ";"], "File": "ImmutableGraph", "Func": "NodeSet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15059, "Length": 56, "Cover_Rate": 0.3916083916083916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "SET", "&&", "register_operand", "(", "SET_DEST", "(", "x", ")", ",", "mode", ")", ")", "{", "if", "(", "GET_CODE", "(", "SET_DEST", "(", "x", ")", ")", "==", "REG", ")", "{", "if", "(", "!", "reg_mentioned_p", "(", "SET_DEST", "(", "x", ")", ",", "SET_SRC", "(", "x", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "sh3", "Func": "find_set_regmode_weight", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15060, "Length": 64, "Cover_Rate": 0.6464646464646465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "strcmp", "(", "op", ",", "<STR_LIT>", ")", ")", "saved_extern_prefix", "=", "pragma_extern_prefix", ";", "else", "if", "(", "!", "strcmp", "(", "op", ",", "<STR_LIT>", ")", ")", "pragma_extern_prefix", "=", "saved_extern_prefix", ";", "else", "warning", "(", "OPT_Wpragmas", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "vms-c", "Func": "vms_pragma_extern_prefix", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 15061, "Length": 39, "Cover_Rate": 0.3277310924369748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_castph256_ph128", "(", "__m256h", "__A", ")", "{", "union", "{", "__m128h", "a", "[", "<NUM_LIT>", "]", ";", "__m256h", "v", ";"], "ground_truth": ["}", "u", "=", "{", ".", "v", "=", "__A", "}", ";"], "File": "avx512fp16vlintrin", "Func": "_mm256_castph256_ph128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15062, "Length": 40, "Cover_Rate": 0.8163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ShAmt1", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShAmt2", "=", "Src", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "CombinedShAmt", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "CombinedShAmt", "=", "ShAmt1", "|", "ShAmt2", ";", "else", "CombinedShAmt", "=", "ShAmt1", "^", "ShAmt2", ";", "if", "(", "CombinedShAmt", "==", "<NUM_LIT>", ")", "return", "Src", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Src", ",", "DAG", ".", "getConstant", "(", "CombinedShAmt", ",", "DL", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "combineGREVI_GORCI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15063, "Length": 157, "Cover_Rate": 0.7733990147783252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBgtzGroupBranch", "(", "MCInst", "&", "MI", ",", "InsnType", "insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler35", "Func": "DecodeBgtzGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15064, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "const", "MCRegisterClass", "&", "RC", "=", "MRI", ".", "getRegClass", "(", "RCID", ")", ";", "const", "MCOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "getLitEncoding", "(", "Op", ",", "RC", ".", "getSize", "(", ")", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Imm", "=", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "!", "Op", ".", "isExpr", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "OS", ".", "write", "(", "(", "uint8_t", ")", "(", "(", "Imm", ">>", "(", "<NUM_LIT>", "*", "j", ")", ")", "&", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter12", "Func": "EncodeInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15065, "Length": 127, "Cover_Rate": 0.4584837545126354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "InsertCacheInv", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIMemoryLegalizer19", "Func": "insertAcquire", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15066, "Length": 40, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasIndexReg", "(", ")", "const", "{", "return", "BaseType", "==", "RegBase", "&&", "IndexReg", ".", "getNode", "(", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "hasIndexReg", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15067, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "*", "S", "=", "new", "<ISA_LIT>ELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "TAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "IsThumb", ")", ";", "S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF_<ISA_LIT>_EABI_VER5", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMELFStreamer37", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15068, "Length": 59, "Cover_Rate": 0.6210526315789474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bb_sese", "(", "unsigned", "node_", ",", "unsigned", "p", ",", "int", "dir_", ")", ":", "node", "(", "node_", ")", ",", "parent", "(", "p", ")", ",", "dir", "(", "dir_", ")", "{"], "ground_truth": ["}"], "File": "nvptx", "Func": "bb_sese", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 15069, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "Constant", "*", "getConstantFromPool", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Op", ")", "{", "if", "(", "!", "Op", ".", "isCPI", "(", ")", ")", "return", "nullptr", ";", "ArrayRef", "<", "MachineConstantPoolEntry", ">", "Constants", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";"], "ground_truth": ["const", "MachineConstantPoolEntry", "&", "ConstantEntry", "=", "Constants", "[", "Op", ".", "getIndex", "(", ")", "]", ";"], "File": "X86MCInstLower (2)", "Func": "getConstantFromPool", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15070, "Length": 67, "Cover_Rate": 0.5583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RTLIB", "::", "SHL_I16", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "SHL_I32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "SRL_I16", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "SRL_I32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "MUL_I16", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "MUL_I32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "SDIV_I16", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "SDIV_I32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "UDIV_I16", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "UDIV_I32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "SREM_I16", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "SREM_I32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "UREM_I16", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "UREM_I32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "FPTOSINT_F32_I8", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "FPTOSINT_F32_I16", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "FPTOSINT_F32_I32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "SINTTOFP_I32_F32", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "RTLIB", "::", "FPTOUINT_F32_I8", ":", "Basename", "=", "<STR_LIT>", ";", "break", ";"], "File": "PIC16ISelLowering3", "Func": "getIntrinsicName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15071, "Length": 227, "Cover_Rate": 0.44163424124513617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqmovuntq_s16", "(", "uint8x16_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqmovuntq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqmovuntq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15072, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "N", ")", ")", "return", "true", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "CanFoldXORWithAllOnes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15073, "Length": 122, "Cover_Rate": 0.7625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "MBB", ")", ")", "return", "false", ";", "if", "(", "MBB", "->", "empty", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "(", "MBB", "->", "back", "(", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmPrinter", "Func": "isBlockOnlyReachableByFallthrough", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15074, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "is<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewRetAddr", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OldRetAddr", ",", "NewRetAddrFrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "NewRetAddr", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "isDarwinABI", ")", "{", "int", "NewFPLoc", "=", "SPDiff", "+", "<ISA_LIT>FrameLowering", "::", "getFramePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "int", "NewFPIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "NewFPLoc", ",", "true", ")", ";", "SDValue", "NewFramePtrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewFPIdx", ",", "VT", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "OldFP", ",", "NewFramePtrIdx", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "NewFPIdx", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering (2)", "Func": "EmitTailCallStoreFPAndRetAddr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15075, "Length": 126, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine101", "Func": "getTargetTransformInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15076, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "EncodedBytes", "=", "<NUM_LIT>", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", ")", ")", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "}", "unsigned", "NumBytes", "=", "opers", ".", "getMetaOper", "(", "PatchPointOpers", "::", "NBytesPos", ")", ".", "getImm", "(", ")", ";", "assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["EmitNops", "(", "OutStreamer", ",", "NumBytes", "-", "EncodedBytes", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";"], "File": "X86MCInstLower119", "Func": "LowerPATCHPOINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15077, "Length": 81, "Cover_Rate": 0.4153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "wi", "::", "gtu_p", "(", "TYPE_SIZE", "(", "type", ")", ",", "<NUM_LIT>", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "align", ";"], "ground_truth": ["}"], "File": "bfin3", "Func": "bfin_local_alignment", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15078, "Length": 40, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumMatch", "=", "<NUM_LIT>", ";", "int", "CurMatch", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "while", "(", "(", "CurMatch", "=", "patternMatchGroup", "(", "MBB", ")", ")", ">", "<NUM_LIT>", ")", "NumMatch", "+=", "CurMatch", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NumMatch", "<<", "<STR_LIT>", ";", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "patternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15079, "Length": 65, "Cover_Rate": 0.8227848101265823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "regno", ")", "return", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "REGPARM_MAX", ";", "i", "++", ")", "if", "(", "regno", "==", "x86_64_int_parameter_registers", "[", "i", "]", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_function_arg_regno_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15080, "Length": 37, "Cover_Rate": 0.3274336283185841, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vclzq_sv4si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vclzq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15081, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_reduce_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_reducepd256_mask", "(", "(", "__v4df", ")", "__A", ",", "__B", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vldqintrin", "Func": "_mm256_maskz_reduce_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15082, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")", "||", "!", "BaseKill", ")", "return", "false", ";", "bool", "HighRegsUsed", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ">=", "<STR_LIT>", ")", "{", "HighRegsUsed", "=", "true", ";", "break", ";", "}", "if", "(", "!", "HighRegsUsed", ")", "MergeInstr", "=", "MBB", ".", "end", "(", ")", ";", "else", "return", "false", ";", "}", "}", "if", "(", "MergeInstr", "!=", "MBB", ".", "end", "(", ")", ")", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer24", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15083, "Length": 230, "Cover_Rate": 0.4448742746615087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "unsigned", "Size", "=", "FrameInfo", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Align", "=", "FrameInfo", "->", "getObjectAlignment", "(", "FrameIndex", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "Size", ",", "Align", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "unsigned", "Opcode", "=", "getSGPRSpillSaveOpcode", "(", "RC", "->", "getSize", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "MFI", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15084, "Length": 210, "Cover_Rate": 0.6461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "false", ";", "}", "src", "=", "dyn_cast", "<", "Instruction", ">", "(", "base", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "src", ")", "{", "if", "(", "mDebug", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "return", "false", ";", "}", "if", "(", "andOp", ")", "{", "return", "true", ";", "}", "if", "(", "src", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", "&&", "!", "shift", ")", "{", "shift", "=", "dyn_cast", "<", "Constant", ">", "(", "src", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "src", "=", "dyn_cast", "<", "Instruction", ">", "(", "src", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "src", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "And", "&&", "!", "mask", ")", "{", "mask", "=", "dyn_cast", "<", "Constant", ">", "(", "src", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "mask", "&&", "!", "shift", ")", "{", "if", "(", "mDebug", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDILPeepholeOptimizer", "Func": "setupBitInsert", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15085, "Length": 152, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", "/", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "addSImm7s4Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15086, "Length": 19, "Cover_Rate": 0.3064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_kshiftliqi", "(", "(", "__mmask8", ")", "__A", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_kshiftli_mask8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15087, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "symbol", ")", "!=", "SYMBOL_REF", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["model", "=", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", ";"], "File": "alpha3", "Func": "tls_symbolic_operand_type", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15088, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opt_pass", "*", "tiabi_check", "=", "make_pass_tiabi_check", "(", "g", ")", ";", "struct", "register_pass_info", "tiabi_check_info", "=", "{", "tiabi_check", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "PASS_POS_INSERT_AFTER", "}", ";"], "ground_truth": ["register_pass", "(", "&", "tiabi_check_info", ")", ";"], "File": "pru-passes", "Func": "pru_register_abicheck_pass", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15089, "Length": 29, "Cover_Rate": 0.8055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TID", ".", "mayLoad", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOStore", ";"], "ground_truth": ["MachineMemOperand", "MMO", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ",", "Flags", ",", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "Offset", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "File": "X86InstrBuilder25", "Func": "addFrameReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15090, "Length": 64, "Cover_Rate": 0.39751552795031053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "::", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "DisableNonVolatileCR", "(", "<ISA_LIT>DisableNonVolatileCR", ")", ",", "MF", "(", "MF", ")", "{"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo10", "Func": "PPCFunctionInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15091, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "!", "Constraint", ".", "empty", "(", ")", "&&", "Constraint", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'{'", "&&", "*", "(", "Constraint", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", "==", "'}'", ")", "{", "StringRef", "name", "(", "Constraint", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "Constraint", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "uint64_t", "intVal", "=", "<NUM_LIT>", ";", "if", "(", "name", ".", "substr", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ".", "equals", "(", "<STR_LIT>", ")", "&&", "!", "name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "intVal", ")", "&&", "intVal", "<=", "<NUM_LIT>", ")", "{", "const", "char", "regTypes", "[", "]", "=", "{", "'g'", ",", "'o'", ",", "'l'", ",", "'i'", "}", ";", "char", "regType", "=", "regTypes", "[", "intVal", "/", "<NUM_LIT>", "]", ";", "char", "regIdx", "=", "'0'", "+", "(", "intVal", "%", "<NUM_LIT>", ")", ";", "char", "tmp", "[", "]", "=", "{", "'{'", ",", "regType", ",", "regIdx", ",", "'}'", ",", "<NUM_LIT>", "}", ";", "std", "::", "string", "newConstraint", "=", "std", "::", "string", "(", "tmp", ")", ";"], "ground_truth": ["return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "newConstraint", ",", "VT", ")", ";"], "File": "SparcISelLowering7", "Func": "getRegForInlineAsmConstraint", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15092, "Length": 192, "Cover_Rate": 0.6508474576271186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fnmadd_round_pd", "(", "__m512d", "__A", ",", "__m512d", "__B", ",", "__m512d", "__C", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_vfmaddpd512_mask", "(", "-", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_fnmadd_round_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15093, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_getexpph512_mask", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "_mm512_setzero_ph", "(", ")", ",", "(", "__mmask32", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_getexp_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15094, "Length": 27, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "=", "llvm", "::", "make_unique", "<", "GCNSubtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";", "}", "I", "->", "setScalarizeGlobalBehavior", "(", "ScalarizeGlobal", ")", ";", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "getSubtargetImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15095, "Length": 35, "Cover_Rate": 0.3465346534653465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "TOCOffset", ")", ".", "addReg", "(", "BufReg", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "}", "unsigned", "BaseReg", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "BaseReg", "=", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "BaseReg", "=", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "BPOffset", ")", ".", "addReg", "(", "BufReg", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "mainMBB", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", "->", "getNoPreservedMask", "(", ")", ")", ";", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "restoreDstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "mainMBB", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ",", "<NUM_LIT>", ")", ";", "thisMBB", "->", "addSuccessor", "(", "sinkMBB", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "LabelReg", ")", ";", "if", "(", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LabelReg", ")", ".", "addImm", "(", "LabelOffset", ")", ".", "addReg", "(", "BufReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCISelLowering (2)", "Func": "emitEHSjLjSetJmp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15096, "Length": 361, "Cover_Rate": 0.4102272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "MachineBasicBlock", "::", "instr_iterator", "FI", "=", "I", ".", "getReverse", "(", ")", ";", "if", "(", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isLabel", "(", ")", "||", "FI", "==", "LastFiller", "||", "I", "->", "isPseudo", "(", ")", ")", "break", ";", "if", "(", "delayHasHazard", "(", "FI", ",", "SawLoad", ",", "SawStore", ",", "RegDefs", ",", "RegUses", ")", ")", "{", "insertDefsUses", "(", "FI", ",", "RegDefs", ",", "RegUses", ")", ";", "continue", ";", "}", "Filler", "=", "FI", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "LanaiDelaySlotFiller", "Func": "findDelayInstr", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15097, "Length": 89, "Cover_Rate": 0.5085714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "::", "<ISA_LIT>TargetLowering", "(", "<ISA_LIT>TargetMachine", "&", "<ISA_LIT>TM", ")", ":", "TargetLowering", "(", "<ISA_LIT>TM", ")", ",", "Subtarget", "(", "*", "<ISA_LIT>TM", ".", "getSubtargetImpl", "(", ")", ")", "{", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "computeRegisterProperties", "(", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setSchedulingPreference", "(", "Sched", "::", "Source", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "LC3ISelLowering", "Func": "LC3TargetLowering", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15098, "Length": 71, "Cover_Rate": 0.8255813953488372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "saved_debug_info_level", "=", "debug_info_level", ";", "debug_info_level", "=", "DINFO_LEVEL_NONE", ";"], "ground_truth": ["}"], "File": "djgpp", "Func": "i386_djgpp_asm_lto_start", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15099, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpnlt_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_cmpnltpd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cmpnlt_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15100, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsSEH", ")", "return", "true", ";", "}", "}", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "I", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "I", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "MVT", "VT", "=", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "VT", "=", "STI", ".", "hasBWI", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "VT", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}"], "ground_truth": ["unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86FrameLowering126", "Func": "restoreCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15101, "Length": 131, "Cover_Rate": 0.39104477611940297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OVF", "=", "DAG", ".", "getNode", "(", "ovf", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "OVF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "OVF", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "mainop", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "Res", ",", "OVF", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering (2)", "Func": "LowerUADDSUBO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15102, "Length": 92, "Cover_Rate": 0.6433566433566433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "Subtarget", "->", "hasAddr64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyFastISel11", "Func": "fastMaterializeConstant", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15103, "Length": 34, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ld", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", "}", ";", "SDValue", "ResNode", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ",", "Ld", "->", "getMemoryVT", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "getAlignment", "(", ")", ",", "false", ",", "true", ",", "false", ")", ";", "if", "(", "Ld", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "NewChain", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "NewChain", ".", "getNode", "(", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ResNode", ")", ";", "}", "}", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "InsV", "=", "Insert128BitVector", "(", "Zeros", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InsV", ")", ";", "}", "if", "(", "isShuffleHigh128VectorInsertLow", "(", "SVOp", ")", ")", "{", "SDValue", "V", "=", "Extract128BitVector", "(", "V1", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "InsV", "=", "Insert128BitVector", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "InsV", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering116", "Func": "PerformShuffleCombine256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15104, "Length": 292, "Cover_Rate": 0.4694533762057878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "PW", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "case", "<NUM_LIT>", ":", "switch", "(", "PW", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "PW", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "PW", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "PW", "=", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "case", "<NUM_LIT>", ":", "switch", "(", "PW", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "switch", "(", "PW", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "break", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMDisassembler20", "Func": "decodeARMInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15105, "Length": 307, "Cover_Rate": 0.43546099290780144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "BB", ".", "begin", "(", ")", ")", "PrevMI", "=", "prior", "(", "I", ")", ";", "++", "NumFP", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "DeadRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDead", "(", ")", ")", "DeadRegs", ".", "push_back", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "switch", "(", "FPInstClass", ")", "{", "case", "<STR_LIT>", ":", "handleZeroArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleOneArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleOneArgFPRW", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleTwoArgFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCompareFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleCondMovFP", "(", "I", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "handleSpecialFP", "(", "I", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DeadRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "DeadRegs", "[", "i", "]", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<=", "<STR_LIT>", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Reg", "-", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "freeStackSlotAfter", "(", "I", ",", "Reg", "-", "<STR_LIT>", ")", ";", "}", "}", "DEBUG", "(", "MachineBasicBlock", "::", "iterator", "PrevI", "(", "PrevMI", ")", ";", "if", "(", "I", "==", "PrevI", ")", "{", "cerr", "<<", "<STR_LIT>", ";", "}", "else", "{"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "Start", "=", "I", ";"], "File": "X86FloatingPoint29", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15106, "Length": 283, "Cover_Rate": 0.5728744939271255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "parseEOL", "(", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveVariantPCS", "(", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Name", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser47", "Func": "parseDirectiveVariantPCS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15107, "Length": 45, "Cover_Rate": 0.7758620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "*", "slot", "=", "declared_libfuncs_htab", "->", "find_slot", "(", "callee", ",", "INSERT", ")", ";", "if", "(", "*", "slot", "==", "NULL", ")", "{", "*", "slot", "=", "callee", ";", "const", "char", "*", "name", "=", "XSTR", "(", "callee", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["write_fn_proto_from_insn", "(", "func_decls", ",", "name", ",", "retval", ",", "pat", ")", ";"], "File": "nvptx", "Func": "nvptx_record_libfunc", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 15108, "Length": 49, "Cover_Rate": 0.7538461538461538, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "I1", "=", "!", "(", "J1", "^", "S", ")", ";", "unsigned", "I2", "=", "!", "(", "J2", "^", "S", ")", ";", "unsigned", "imm10", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "imm11", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "tmp", "=", "(", "S", "<<", "<NUM_LIT>", ")", "|", "(", "I1", "<<", "<NUM_LIT>", ")", "|", "(", "I2", "<<", "<NUM_LIT>", ")", "|", "(", "imm10", "<<", "<NUM_LIT>", ")", "|", "imm11", ";", "int", "imm32", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "tmp", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "imm32", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm32", ")", ")", ";"], "File": "ARMDisassembler", "Func": "DecodeT2BInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15109, "Length": 120, "Cover_Rate": 0.6417112299465241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasAES", "=", "false", ";", "HasPCLMUL", "=", "false", ";", "HasFMA", "=", "false", ";", "HasFMA4", "=", "false", ";", "HasXOP", "=", "false", ";", "HasTBM", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasRTM", "=", "false", ";", "HasHLE", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasSHA", "=", "false", ";", "HasSGX", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasSMAP", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMemFast", "=", "false", ";", "HasVectorUAMem", "=", "false", ";", "HasCmpxchg16b", "=", "false", ";", "UseLeaForSP", "=", "false", ";", "HasSlowDivide", "=", "false", ";", "PadShortFunctions", "=", "false", ";", "CallRegIndirect", "=", "false", ";"], "ground_truth": ["LEAUsesAG", "=", "false", ";"], "File": "X86Subtarget103", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15110, "Length": 148, "Cover_Rate": 0.7551020408163265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TII", ".", "getSubtarget", "(", ")", ".", "hasVFP2", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "VReg0", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg0", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg0", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg0", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "VReg1", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "/", "<NUM_LIT>", ")", ";"], "File": "ARMInstructionSelector26", "Func": "selectExtract", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15111, "Length": 166, "Cover_Rate": 0.7280701754385965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "X86TargetMachine1", "Func": "addInstSelector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15112, "Length": 21, "Cover_Rate": 0.3088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "vrs", "+", "FIRST_VEC_ARG_REGNO", ")", ";", "}", "else", "if", "(", "s390_function_arg_float", "(", "mode", ",", "type", ")", ")", "{", "if", "(", "cum", "->", "fprs", "+", "<NUM_LIT>", ">", "FP_ARG_NUM_REG", ")", "return", "NULL_RTX", ";", "else", "return", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "fprs", "+", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "s390_function_arg_integer", "(", "mode", ",", "type", ")", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mode", ",", "type", ")", ";", "int", "n_gprs", "=", "(", "size", "+", "UNITS_PER_LONG", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_LONG", ";", "if", "(", "cum", "->", "gprs", "+", "n_gprs", ">", "GP_ARG_NUM_REG", ")", "return", "NULL_RTX", ";", "else", "if", "(", "n_gprs", "==", "<NUM_LIT>", "||", "UNITS_PER_WORD", "==", "UNITS_PER_LONG", ")", "return", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "gprs", "+", "<NUM_LIT>", ")", ";", "else", "if", "(", "n_gprs", "==", "<NUM_LIT>", ")", "{", "rtvec", "p", "=", "rtvec_alloc", "(", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "p", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "cum", "->", "gprs", "+", "<NUM_LIT>", ")", ",", "const0_rtx", ")", ";", "RTVEC_ELT", "(", "p", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "cum", "->", "gprs", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "p", ")", ";", "}", "}", "else", "if", "(", "type", "==", "void_type_node", ")", "return", "const0_rtx", ";", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "s3905", "Func": "s390_function_arg", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15113, "Length": 215, "Cover_Rate": 0.7597173144876325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "File": "MipsSEISelLowering (2)", "Func": "extractLOHI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15114, "Length": 32, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", "<<", "getCoproc", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_CoprocOption", ":", "OS", "<<", "<STR_LIT>", "<<", "CoprocOption", ".", "Val", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_MSRMask", ":", "OS", "<<", "<STR_LIT>", "<<", "getMSRMask", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "k_MemBarrierOpt", ":", "OS", "<<", "<STR_LIT>", "<<", "MemBOptToString", "(", "getMemBarrierOpt", "(", ")", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Memory", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "Memory", ".", "BaseRegNum", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_PostIndexRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "<STR_LIT>", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "OS", "<<", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "i", ")", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "(", "ShifterImm", ".", "isASR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "ShifterImm", ".", "Imm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "(", "RotImm", ".", "Imm", "*", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser114", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15115, "Length": 321, "Cover_Rate": 0.47485207100591714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "Num", "=", "RegNo", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "OR1KAsmParser1", "Func": "createReg", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15116, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "PacketNum", "<<", "<STR_LIT>", "<<", "*", "MI", ")", ";", "HazardType", "RetVal", "=", "Hazard", ";", "if", "(", "TII", "->", "mayBeNewStore", "(", "*", "MI", ")", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "RegDefs", ".", "count", "(", "MO", ".", "getReg", "(", ")", ")", "==", "<NUM_LIT>", ")", "return", "Hazard", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "NewMI", "=", "MF", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "TII", "->", "getDotNewOp", "(", "*", "MI", ")", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ")", ";"], "File": "HexagonHazardRecognizer9", "Func": "getHazardType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15117, "Length": 116, "Cover_Rate": 0.45849802371541504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Branch", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Branch", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "BranchTarget", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo125", "Func": "getUnconditionalBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15118, "Length": 20, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine109", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15119, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeSavedFrameSize", "+=", "SlotSize", ";", "int", "SlotIndex", "=", "MFI", "->", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "}", "<ISA_LIT>FI", "->", "setCalleeSavedFrameSize", "(", "CalleeSavedFrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "SpillSlotOffset", "-=", "std", "::", "abs", "(", "SpillSlotOffset", ")", "%", "RC", "->", "getAlignment", "(", ")", ";", "SpillSlotOffset", "-=", "RC", "->", "getSize", "(", ")", ";", "int", "SlotIndex", "=", "MFI", "->", "CreateFixedSpillStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";"], "ground_truth": ["MFI", "->", "ensureMaxAlignment", "(", "RC", "->", "getAlignment", "(", ")", ")", ";"], "File": "X86FrameLowering (2)4", "Func": "assignCalleeSavedSpillSlots", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15120, "Length": 161, "Cover_Rate": 0.4192708333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Src1IsKill", "=", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg2", "=", "Root", ".", "getOperand", "(", "IdxOtherOpd", ")", ".", "getReg", "(", ")", ";", "bool", "Src2IsKill", "=", "Root", ".", "getOperand", "(", "IdxOtherOpd", ")", ".", "isKill", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "ResultReg", ")", ")", "MRI", ".", "constrainRegClass", "(", "ResultReg", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg0", ")", ")", "MRI", ".", "constrainRegClass", "(", "SrcReg0", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg1", ")", ")", "MRI", ".", "constrainRegClass", "(", "SrcReg1", ",", "RC", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg2", ")", ")", "MRI", ".", "constrainRegClass", "(", "SrcReg2", ",", "RC", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "kind", "==", "FMAInstKind", "::", "Default", ")", "MIB", "=", "BuildMI", "(", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MaddOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg0", ",", "getKillRegState", "(", "Src0IsKill", ")", ")", ".", "addReg", "(", "SrcReg1", ",", "getKillRegState", "(", "Src1IsKill", ")", ")", ".", "addReg", "(", "SrcReg2", ",", "getKillRegState", "(", "Src2IsKill", ")", ")", ";", "else", "if", "(", "kind", "==", "FMAInstKind", "::", "Indexed", ")", "MIB", "=", "BuildMI", "(", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MaddOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg2", ",", "getKillRegState", "(", "Src2IsKill", ")", ")", ".", "addReg", "(", "SrcReg0", ",", "getKillRegState", "(", "Src0IsKill", ")", ")", ".", "addReg", "(", "SrcReg1", ",", "getKillRegState", "(", "Src1IsKill", ")", ")", ".", "addImm", "(", "MUL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "else", "if", "(", "kind", "==", "FMAInstKind", "::", "Accumulator", ")", "MIB", "=", "BuildMI", "(", "MF", ",", "Root", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MaddOpc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg2", ",", "getKillRegState", "(", "Src2IsKill", ")", ")", ".", "addReg", "(", "SrcReg0", ",", "getKillRegState", "(", "Src0IsKill", ")", ")", ".", "addReg", "(", "SrcReg1", ",", "getKillRegState", "(", "Src1IsKill", ")", ")", ";", "else", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["InsInstrs", ".", "push_back", "(", "MIB", ")", ";"], "File": "AArch64InstrInfo109", "Func": "genFusedMultiply", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15121, "Length": 328, "Cover_Rate": 0.6847599164926931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerCONCAT_VECTORS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "return", "LowerAVXCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "LowerCONCAT_VECTORS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15122, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "needsAggressiveScheduling", "(", "unsigned", "Directive", ")", "{", "switch", "(", "Directive", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "PPCSubtarget62", "Func": "needsAggressiveScheduling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15123, "Length": 35, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "<ISA_LIT>TargetLowering", "::", "getCCAssignFn", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "CallingConv", "::", "C", ":"], "File": "Z80oldISelLowering", "Func": "getCCAssignFn", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15124, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "NewNode", ")", "return", ";", "NodeToUsesMap", "::", "iterator", "UF", "=", "Uses", ".", "find", "(", "Node", ")", ";", "assert", "(", "UF", "!=", "Uses", ".", "end", "(", ")", ")", ";", "UseSet", "&", "Us", "=", "UF", "->", "second", ";", "UseSet", "NewUs", ";", "for", "(", "UseSet", "::", "iterator", "I", "=", "Us", ".", "begin", "(", ")", ";", "I", "!=", "Us", ".", "end", "(", ")", ";", ")", "{", "User", "*", "S", "=", "(", "*", "I", ")", "->", "getUser", "(", ")", ";", "UseSet", "::", "iterator", "Nx", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "S", "==", "R", ")", "{", "NewUs", ".", "insert", "(", "*", "I", ")", ";", "Us", ".", "erase", "(", "I", ")", ";", "}", "I", "=", "Nx", ";", "}", "if", "(", "Us", ".", "empty", "(", ")", ")", "{", "Node", "->", "Flags", "&=", "~", "GepNode", "::", "Used", ";", "Uses", ".", "erase", "(", "UF", ")", ";", "}"], "ground_truth": ["NewNode", "->", "Flags", "|=", "GepNode", "::", "Used", ";"], "File": "HexagonCommonGEP11", "Func": "separateChainForNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15125, "Length": 152, "Cover_Rate": 0.43059490084985835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bytes", "=", "(", "vec_uint4", ")", "vec_sums", "(", "(", "vec_int4", ")", "(", "vec_sum4s", "(", "(", "vec_short8", ")", "(", "bits", ")", ",", "(", "vec_int4", ")", "{", "<NUM_LIT>", "}", ")", ")", ",", "(", "vec_int4", ")", "{", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_sld", "(", "bytes", ",", "bytes", ",", "<NUM_LIT>", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_gbh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15126, "Length": 54, "Cover_Rate": 0.4778761061946903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "}", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "Pmode", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "*", "win", "=", "<NUM_LIT>", ";", "return", "x", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "HARD_REGISTER_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "INT_REG_OK_FOR_BASE_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "reg_offset_p", "&&", "(", "quad_offset_p", "||", "!", "VECTOR_MODE_P", "(", "mode", ")", "||", "VECTOR_MEM_NONE_P", "(", "mode", ")", ")", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "HOST_WIDE_INT", "low", "=", "(", "(", "val", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "HOST_WIDE_INT", "high", "=", "(", "(", "(", "val", "-", "low", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "high", "+", "low", "!=", "val", "||", "(", "quad_offset_p", "&&", "(", "low", "&", "<NUM_LIT>", ")", ")", ")", "{", "*", "win", "=", "<NUM_LIT>", ";", "return", "x", ";", "}", "x", "=", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")", ",", "gen_rtx_PLUS", "(", "GET_MODE", "(", "x", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "high", ")", ")", ",", "GEN_INT", "(", "low", ")", ")", ";", "if", "(", "TARGET_DEBUG_ADDR", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "x", ")", ";", "}", "push_reload", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL", ",", "BASE_REG_CLASS", ",", "GET_MODE", "(", "x", ")", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opnum", ",", "(", "enum", "reload_type", ")", "type", ")", ";", "*", "win", "=", "<NUM_LIT>", ";", "return", "x", ";", "}", "if", "(", "SYMBOL_REF_P", "(", "x", ")", "&&", "reg_offset_p", "&&", "!", "quad_offset_p", "&&", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", "||", "VECTOR_MEM_NONE_P", "(", "mode", ")", ")", "&&", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "(", "flag_pic", "||", "MACHO_DYNAMIC_NO_PIC_P", ")", "&&", "machopic_symbol_defined_p", "(", "x", ")", "&&", "DEFAULT_ABI", "==", "ABI_V4", "&&", "!", "flag_pic", "&&", "!", "reg_addr", "[", "mode", "]", ".", "scalar_in_vmx_p", "&&", "mode", "!=", "TFmode", "&&", "mode", "!=", "TDmode", "&&", "mode", "!=", "IFmode", "&&", "mode", "!=", "KFmode", "&&", "(", "mode", "!=", "TImode", "||", "!", "TARGET_VSX", ")", "&&", "mode", "!=", "PTImode", "&&", "(", "mode", "!=", "DImode", "||", "TARGET_POWERPC64", ")", "&&", "(", "(", "mode", "!=", "DFmode", "&&", "mode", "!=", "DDmode", ")", "||", "TARGET_POWERPC64", "||", "TARGET_HARD_FLOAT", ")", ")", "{", "if", "(", "flag_pic", ")", "{", "rtx", "offset", "=", "machopic_gen_offset", "(", "x", ")", ";", "x", "=", "gen_rtx_LO_SUM", "(", "GET_MODE", "(", "x", ")", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "gen_rtx_HIGH", "(", "Pmode", ",", "offset", ")", ")", ",", "offset", ")", ";", "}", "else", "x", "=", "gen_rtx_LO_SUM", "(", "GET_MODE", "(", "x", ")", ",", "gen_rtx_HIGH", "(", "Pmode", ",", "x", ")", ",", "x", ")", ";"], "ground_truth": ["if", "(", "TARGET_DEBUG_ADDR", ")", "{"], "File": "rs60008", "Func": "rs6000_legitimize_reload_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15127, "Length": 490, "Cover_Rate": 0.3798449612403101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pslldqi256", "(", "__A", ",", "__N", "*", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_bslli_epi128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15128, "Length": 14, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_storeu_epi64", "(", "void", "*", "__P", ",", "__mmask8", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_storedqudi128_mask", "(", "(", "__v2di", "*", ")", "__P", ",", "(", "__v2di", ")", "__A", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_mask_storeu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15129, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SplatVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SplatVal", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";", "SDValue", "ID", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ID", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "SplatVal", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SplatVal", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "SplatVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "SplatVal", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "SplatVal", ",", "dl", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["break", ";"], "File": "AArch64ISelLowering91", "Func": "LowerSPLAT_VECTOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15130, "Length": 117, "Cover_Rate": 0.46062992125984253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "alpha_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "int", "words", "=", "<NUM_LIT>", ";", "CUMULATIVE_ARGS", "*", "cum", "ATTRIBUTE_UNUSED", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "->", "num_args", "<", "<NUM_LIT>", "&&", "<NUM_LIT>", "<", "cum", "->", "num_args", "+", "ALPHA_ARG_SIZE", "(", "mode", ",", "type", ")", ")", "words", "=", "<NUM_LIT>", "-", "cum", "->", "num_args", ";", "if", "(", "*", "cum", "<", "<NUM_LIT>", "&&", "<NUM_LIT>", "<", "*", "cum", "+", "ALPHA_ARG_SIZE", "(", "mode", ",", "type", ")", ")", "words", "=", "<NUM_LIT>", "-", "*", "cum", ";"], "ground_truth": ["return", "words", "*", "UNITS_PER_WORD", ";"], "File": "alpha5", "Func": "alpha_arg_partial_bytes", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15131, "Length": 95, "Cover_Rate": 0.9895833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "WBBId", "=", "WaterBB", "->", "getNumber", "(", ")", ";", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "WBBId", "]", "+", "BBSizes", "[", "WBBId", "]", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "FoundWaterThatWouldPad", ")", "{", "FoundWaterThatWouldPad", "=", "true", ";", "IPThatWouldPad", "=", "IP", ";", "}", "}", "else", "{", "WaterIter", "=", "IP", ";", "return", "true", ";", "}", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "if", "(", "FoundWaterThatWouldPad", ")", "{", "WaterIter", "=", "IPThatWouldPad", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMConstantIslandPass14", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15132, "Length": 78, "Cover_Rate": 0.4148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInPacket", "(", "SUnit", "*", "SU", ")", "const", "{", "return", "std", "::", "find", "(", "Packet", ".", "begin", "(", ")", ",", "Packet", ".", "end", "(", ")", ",", "SU", ")", "!=", "Packet", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonMachineScheduler30", "Func": "isInPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15133, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_mulhi_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmulhw128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_mulhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15134, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "AfterFPPop", "=", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "getBaseRegister", "(", ")", ")", ";", "else", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "StackPtr", ")", ";", "else", "if", "(", "AfterFPPop", ")", "BasePtr", "=", "StackPtr", ";", "else", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "LOCAL_ESCAPE", ")", "{", "MachineOperand", "&", "FI", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "bool", "IsWinEH", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";", "int", "Offset", ";", "unsigned", "IgnoredFrameReg", ";", "if", "(", "IsWinEH", ")", "Offset", "=", "TFI", "->", "getFrameIndexReferenceFromSP", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";", "else", "Offset", "=", "TFI", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";", "FI", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ".", "contains", "(", "BasePtr", ")", ")", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "BasePtr", ",", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "int", "FIOffset", ";", "unsigned", "IgnoredFrameReg", ";", "if", "(", "AfterFPPop", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FIOffset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "TFI", "->", "getOffsetOfLocalArea", "(", ")", ";"], "ground_truth": ["}", "else", "FIOffset", "=", "TFI", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";"], "File": "X86RegisterInfo", "Func": "eliminateFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15135, "Length": 268, "Cover_Rate": 0.49264705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExecutionDomainFix", "(", ")", ":", "ExecutionDomainFix", "(", "ID", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine101", "Func": "X86ExecutionDomainFix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15136, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "std", "::", "string", "Sig", "=", "getSignature", "(", "CalleeFTy", ")", ";", "if", "(", "InvokeWrappers", ".", "find", "(", "Sig", ")", "!=", "InvokeWrappers", ".", "end", "(", ")", ")", "return", "InvokeWrappers", "[", "Sig", "]", ";", "ArgTys", ".", "push_back", "(", "PointerType", "::", "getUnqual", "(", "CalleeFTy", ")", ")", ";", "ArgTys", ".", "append", "(", "CalleeFTy", "->", "param_begin", "(", ")", ",", "CalleeFTy", "->", "param_end", "(", ")", ")", ";", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "CalleeFTy", "->", "getReturnType", "(", ")", ",", "ArgTys", ",", "CalleeFTy", "->", "isVarArg", "(", ")", ")", ";", "Function", "*", "F", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "InvokePrefix", "+", "Sig", ",", "M", ")", ";"], "ground_truth": ["InvokeWrappers", "[", "Sig", "]", "=", "F", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj", "Func": "getInvokeWrapper", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15137, "Length": 112, "Cover_Rate": 0.5233644859813084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "prefersVectorizedAddressing", "(", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo1", "Func": "prefersVectorizedAddressing", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15138, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLaneCrossingShuffleMask", "(", "<NUM_LIT>", ",", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "Mask", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "is128BitLaneCrossingShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15139, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SccNum", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "*", "MBB", ";", "for", "(", "scc_iterator", "<", "MachineFunction", "*", ">", "It", "=", "scc_begin", "(", "MF", ")", ";", "!", "It", ".", "isAtEnd", "(", ")", ";", "++", "It", ",", "++", "SccNum", ")", "{", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "SccNext", "=", "*", "It", ";", "for", "(", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "const_iterator", "blockIter", "=", "SccNext", ".", "begin", "(", ")", ",", "blockEnd", "=", "SccNext", ".", "end", "(", ")", ";", "blockIter", "!=", "blockEnd", ";", "++", "blockIter", ")", "{", "MBB", "=", "*", "blockIter", ";", "OrderedBlks", ".", "push_back", "(", "MBB", ")", ";", "recordSccnum", "(", "MBB", ",", "SccNum", ")", ";", "}", "}", "typedef", "GraphTraits", "<", "MachineFunction", "*", ">", "GTM", ";", "auto", "It", "=", "GTM", "::", "nodes_begin", "(", "MF", ")", ",", "E", "=", "GTM", "::", "nodes_end", "(", "MF", ")", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "*", "It", ";"], "File": "AMDILCFGStructurizer13", "Func": "orderBlocks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15140, "Length": 152, "Cover_Rate": 0.7958115183246073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "KeyAMX", ")", "return", "(", "Loads", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Loads", ".", "contains", "(", "ST", ")", ";", "for", "(", "Value", "*", "Op", ":", "KeyAMX", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", "->", "getType", "(", ")", "->", "is<ISA_LIT>_AMXTy", "(", ")", ")", "if", "(", "!", "Loads", ".", "erase", "(", "Op", ")", ")", "return", "false", ";", "}", "return", "Loads", ".", "empty", "(", ")", "&&", "(", "ST", "==", "cast", "<", "Value", ">", "(", "KeyAMX", ")", ")", ";"], "ground_truth": ["}"], "File": "X86PreAMXConfig", "Func": "checkVolatileModel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15141, "Length": 82, "Cover_Rate": 0.7008547008547008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "addPassesToEmitMachineCode", "(", "PassManagerBase", "&", ",", "JITCodeEmitter", "&", ",", "bool", "=", "true", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "PTXTargetMachine2", "Func": "addPassesToEmitMachineCode", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15142, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SplitDoubleRegs", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>SplitDoubleRegsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "HexagonSplitDouble12", "Func": "HexagonSplitDoubleRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15143, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNHazardRecognizer", "::", "checkSMRDHazards", "(", "MachineInstr", "*", "SMRD", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "WaitStatesNeeded", "=", "checkSoftClauseHazards", "(", "SMRD", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";", "int", "SmrdSgprWaitStates", "=", "<NUM_LIT>", ";", "auto", "IsHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "auto", "IsBufferHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{"], "ground_truth": ["if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "GCNHazardRecognizer13", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15144, "Length": 138, "Cover_Rate": 0.6798029556650246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "supportSplitCSR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15145, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>elTargetMachine", "::", "<ISA_LIT>elTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine39", "Func": "SparcelTargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15146, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "ME", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isJTI", "(", ")", "&&", "!", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getOffset", "(", ")", ")", "ME", "=", "MCBinaryExpr", "::", "createAdd", "(", "ME", ",", "MCConstantExpr", "::", "create", "(", "MO", ".", "getOffset", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "File": "LC2200AsmPrinter", "Func": "lowerSymbolOperand", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15147, "Length": 64, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "Z80TargetStreamer", "Func": "Z80TargetStreamer", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15148, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_setzero_si64", "(", "void", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "<NUM_LIT>", ";"], "File": "mmintrin", "Func": "_mm_setzero_si64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15149, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_u32_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15150, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_movntps", "(", "__P", ",", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_stream_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15151, "Length": 11, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CustomExpandInst", "(", "const", "MCInst", "&", "Inst", ",", "MCStreamer", "&", "Out", ")", "override", "{", "return", "CustomExpandInstNaCl<ISA_LIT>", "(", "*", "STI", ",", "Inst", ",", "Out", ",", "State", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendNaClELF", "Func": "CustomExpandInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15152, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "Src", ":", "Srcs", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "<STR_LIT>", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{"], "ground_truth": ["unsigned", "Index", "=", "RI", ".", "getEncodingValue", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "&", "<NUM_LIT>", ";"], "File": "R600InstrInfo42", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15153, "Length": 112, "Cover_Rate": 0.4357976653696498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "findUnusedRegister", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "*", "I", ")", ")", "return", "*", "I", ";", "}"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SIRegisterInfo83", "Func": "findUnusedRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15154, "Length": 65, "Cover_Rate": 0.9558823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_load_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "void", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_movdqa32load512_mask", "(", "(", "const", "__v16si", "*", ")", "__P", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_load_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15155, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getLocalMemorySize", "(", "const", "FeatureBitset", "&", "Features", ")", "{", "if", "(", "Features", ".", "test", "(", "FeatureLocalMemorySize32768", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Features", ".", "test", "(", "FeatureLocalMemorySize65536", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo12", "Func": "getLocalMemorySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15156, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "Reloc", "::", "Model", "RelocM", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "SDValue", "CPAddr", ";", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "else", "{", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "RelocM", "!=", "Reloc", "::", "PIC_", ")", "?", "<NUM_LIT>", ":", "(", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "new", "<ISA_LIT>ConstantPoolValue", "(", "GV", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ")", ";", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "}", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering71", "Func": "LowerGlobalAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15157, "Length": 166, "Cover_Rate": 0.5107692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "ClampSrc", "->", "getReg", "(", ")", ")", ";", "if", "(", "TII", "->", "getClampMask", "(", "*", "Def", ")", "!=", "TII", "->", "getClampMask", "(", "MI", ")", ")", "return", "false", ";", "MachineOperand", "*", "DefClamp", "=", "TII", "->", "getNamedOperand", "(", "*", "Def", ",", "<STR_LIT>", "::", "clamp", ")", ";", "if", "(", "!", "DefClamp", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "DefClamp", "<<", "<STR_LIT>", "<<", "*", "Def", "<<", "'\\n'", ")", ";", "DefClamp", "->", "setImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "File": "SIFoldOperands10", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15158, "Length": 112, "Cover_Rate": 0.6787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "PMO", "=", "Loc", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "PReg", "=", "PMO", ".", "getReg", "(", ")", ";", "unsigned", "PRegNum", "=", "PMO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "PReg", ")", ";", "for", "(", "unsigned", "i", "=", "SIndex", "+", "<NUM_LIT>", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "NewOffset", "=", "MemOps", "[", "i", "]", ".", "Offset", ";", "const", "MachineOperand", "&", "MO", "=", "MemOps", "[", "i", "]", ".", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "MO", ".", "isUndef", "(", ")", "?", "UINT_MAX", ":", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "Reg", "!=", "<STR_LIT>", "&&", "NewOffset", "==", "Offset", "+", "(", "int", ")", "Size", "&&", "(", "(", "isAM4", "&&", "RegNum", ">", "PRegNum", ")", "||", "RegNum", "==", "PRegNum", "+", "<NUM_LIT>", ")", ")", "{", "Offset", "+=", "Size", ";", "PRegNum", "=", "RegNum", ";", "}", "else", "{", "MergeOpsUpdate", "(", "MBB", ",", "MemOps", ",", "SIndex", ",", "i", ",", "insertAfter", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "dl", ",", "Merges", ")", ";"], "ground_truth": ["MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ",", "Merges", ")", ";"], "File": "ARMLoadStoreOptimizer56", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15159, "Length": 215, "Cover_Rate": 0.5429292929292929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "void", "sh_media_unaligned_ST_L", "(", "void", "*", "p", ",", "unsigned", "int", "k", ")", "{", "sh_media_STHI_L", "(", "p", ",", "<NUM_LIT>", ",", "k", ")", ";", "sh_media_STLO_L", "(", "p", ",", "<NUM_LIT>", ",", "k", ")", ";", "sh_media_STLO_L", "(", "p", ",", "<NUM_LIT>", ",", "k", ")", ";", "sh_media_STHI_L", "(", "p", ",", "<NUM_LIT>", ",", "k", ")", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_unaligned_ST_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15160, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "reportIllegalCopy", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "{"], "ground_truth": ["MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";"], "File": "SIInstrInfo103", "Func": "reportIllegalCopy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15161, "Length": 43, "Cover_Rate": 0.38392857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "cast", "<", "ConstantSDNode", ">", "(", "Op", ")", "->", "getZExtValue", "(", ")", "==", "Val", ";"], "File": "X86ISelLowering160", "Func": "isUndefOrEqual", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15162, "Length": 28, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "tls_get_addr_libfunc", ")", "tls_get_addr_libfunc", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "tls_get_addr_libfunc", ";"], "File": "microblaze", "Func": "get_tls_get_addr", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15163, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "unsigned", "LoFlag", "=", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "LoFlag", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Load", ",", "Lo", ")", ";"], "ground_truth": ["}"], "File": "SICISelLowering", "Func": "getAddrLocal", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15164, "Length": 78, "Cover_Rate": 0.5306122448979592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fi", "<", "<NUM_LIT>", "||", "fi", ">=", "(", "int", ")", "DPRCSFrames", ".", "size", "(", ")", ")", "return", "false", ";", "return", "DPRCSFrames", "[", "fi", "]", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "isDPRCalleeSavedAreaFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15165, "Length": 27, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SV", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering17", "Func": "LowerVASTART", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15166, "Length": 51, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{"], "ground_truth": ["}"], "File": "KudeyarAsmPrinter", "Func": "EmitStartOfAsmFile", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15167, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "va_args_size", "!=", "<NUM_LIT>", ")", "{", "Rb", "=", "gen_rtx_REG", "(", "SImode", ",", "cfun", "->", "machine", "->", "va_args_first_regno", ")", ";", "Re", "=", "gen_rtx_REG", "(", "SImode", ",", "cfun", "->", "machine", "->", "va_args_last_regno", ")", ";", "nds32_emit_stack_push_multiple", "(", "Rb", ",", "Re", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "true", ")", ";", "if", "(", "cfun", "->", "machine", "->", "va_args_area_padding_bytes", ")", "{", "sp_adjust", "=", "cfun", "->", "machine", "->", "va_args_area_padding_bytes", ";", "sp_adjust_insn", "=", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "<NUM_LIT>", "*", "sp_adjust", ")", ")", ";", "sp_adjust_insn", "=", "emit_insn", "(", "sp_adjust_insn", ")", ";", "RTX_FRAME_RELATED_P", "(", "sp_adjust_insn", ")", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "cfun", "->", "machine", "->", "naked_p", ")", "return", ";", "Rb", "=", "gen_rtx_REG", "(", "SImode", ",", "cfun", "->", "machine", "->", "callee_saved_first_gpr_regno", ")", ";", "Re", "=", "gen_rtx_REG", "(", "SImode", ",", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", ")", ";", "en4_const", "=", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "fp_size", ")", "en4_const", "+=", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "gp_size", ")", "en4_const", "+=", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "lp_size", ")", "en4_const", "+=", "<NUM_LIT>", ";", "if", "(", "!", "(", "REGNO", "(", "Rb", ")", "==", "SP_REGNUM", "&&", "REGNO", "(", "Re", ")", "==", "SP_REGNUM", "&&", "en4_const", "==", "<NUM_LIT>", ")", ")", "{", "nds32_emit_stack_push_multiple", "(", "Rb", ",", "Re", ",", "GEN_INT", "(", "en4_const", ")", ",", "false", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "fp_adjust", "=", "cfun", "->", "machine", "->", "fp_size", "+", "cfun", "->", "machine", "->", "gp_size", "+", "cfun", "->", "machine", "->", "lp_size", "+", "cfun", "->", "machine", "->", "callee_saved_gpr_regs_size", ";", "fp_adjust_insn", "=", "gen_addsi3", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "fp_adjust", ")", ")", ";", "fp_adjust_insn", "=", "emit_insn", "(", "fp_adjust_insn", ")", ";", "RTX_FRAME_RELATED_P", "(", "fp_adjust_insn", ")", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["sp_adjust", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_args_size", "+", "cfun", "->", "machine", "->", "callee_saved_area_gpr_padding_bytes", ";"], "File": "nds322", "Func": "nds32_expand_prologue", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15168, "Length": 296, "Cover_Rate": 0.774869109947644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovsqb128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtsepi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15169, "Length": 22, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";"], "File": "ARMBaseInstrInfo112", "Func": "loadRegFromStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15170, "Length": 446, "Cover_Rate": 0.531585220500596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "emitPseudoInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitDataProcessingInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitMiscLoadStoreInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitLoadStoreMultipleInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitMulFrmInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitExtendInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitMiscArithInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "emitMiscBranchInstruction", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "emitVFPArithInstruction", "(", "MI", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMCodeEmitter1", "Func": "emitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15171, "Length": 133, "Cover_Rate": 0.42765273311897106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "cached_can_issue_more", ";", "if", "(", "(", "load_store_pendulum", "==", "<NUM_LIT>", ")", "||", "(", "*", "pn_ready", "<=", "<NUM_LIT>", ")", ")", "return", "cached_can_issue_more", ";", "if", "(", "load_store_pendulum", "==", "<NUM_LIT>", ")", "{", "pos", "=", "*", "pn_ready", "-", "<NUM_LIT>", ";", "while", "(", "pos", ">=", "<NUM_LIT>", ")", "{", "if", "(", "is_load_insn", "(", "ready", "[", "pos", "]", ",", "&", "load_mem", ")", ")", "{", "tmp", "=", "ready", "[", "pos", "]", ";", "for", "(", "i", "=", "pos", ";", "i", "<", "*", "pn_ready", "-", "<NUM_LIT>", ";", "i", "++", ")", "ready", "[", "i", "]", "=", "ready", "[", "i", "+", "<NUM_LIT>", "]", ";", "ready", "[", "*", "pn_ready", "-", "<NUM_LIT>", "]", "=", "tmp", ";", "if", "(", "!", "sel_sched_p", "(", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "tmp", ")", ")", "INSN_PRIORITY", "(", "tmp", ")", "++", ";", "break", ";", "}", "pos", "--", ";", "}", "}", "else", "if", "(", "load_store_pendulum", "==", "-", "<NUM_LIT>", ")", "{", "pos", "=", "*", "pn_ready", "-", "<NUM_LIT>", ";", "while", "(", "pos", ">=", "<NUM_LIT>", ")", "{", "if", "(", "is_load_insn", "(", "ready", "[", "pos", "]", ",", "&", "load_mem", ")", "&&", "!", "sel_sched_p", "(", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "ready", "[", "pos", "]", ")", ")", "{", "INSN_PRIORITY", "(", "ready", "[", "pos", "]", ")", "++", ";", "load_store_pendulum", "--", ";", "break", ";", "}", "pos", "--", ";", "}", "}", "else", "if", "(", "load_store_pendulum", "==", "-", "<NUM_LIT>", ")", "{", "int", "first_store_pos", "=", "-", "<NUM_LIT>", ";", "pos", "=", "*", "pn_ready", "-", "<NUM_LIT>", ";", "while", "(", "pos", ">=", "<NUM_LIT>", ")", "{", "if", "(", "is_store_insn", "(", "ready", "[", "pos", "]", ",", "&", "str_mem", ")", ")", "{", "rtx", "str_mem2", ";", "if", "(", "first_store_pos", "==", "-", "<NUM_LIT>", ")", "first_store_pos", "=", "pos", ";", "if", "(", "is_store_insn", "(", "last_scheduled_insn", ",", "&", "str_mem2", ")", "&&", "adjacent_mem_locations", "(", "str_mem", ",", "str_mem2", ")", ")", "{", "tmp", "=", "ready", "[", "pos", "]", ";", "for", "(", "i", "=", "pos", ";", "i", "<", "*", "pn_ready", "-", "<NUM_LIT>", ";", "i", "++", ")", "ready", "[", "i", "]", "=", "ready", "[", "i", "+", "<NUM_LIT>", "]", ";", "ready", "[", "*", "pn_ready", "-", "<NUM_LIT>", "]", "=", "tmp", ";", "if", "(", "!", "sel_sched_p", "(", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "tmp", ")", ")", "INSN_PRIORITY", "(", "tmp", ")", "++", ";", "first_store_pos", "=", "-", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "rs60004", "Func": "rs6000_sched_reorder2", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15172, "Length": 343, "Cover_Rate": 0.5883361921097771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)", "Func": "getStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15173, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "MipsMCExpr", "Func": "MipsMCExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15174, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "Decode2RInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Op1", ",", "Op2", ";", "DecodeStatus", "S", "=", "Decode2OpInstruction", "(", "Insn", ",", "Op1", ",", "Op2", ")", ";", "if", "(", "S", "==", "MCDisassembler", "::", "Success", ")", "{", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op1", ",", "Address", ",", "Decoder", ")", ";", "DecodeGRRegsRegisterClass", "(", "Inst", ",", "Op2", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler21", "Func": "Decode2RInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15175, "Length": 69, "Cover_Rate": 0.9452054794520548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "arm_dbx_register_number", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "<", "<NUM_LIT>", ")", "return", "regno", ";", "if", "(", "IS_FPA_REGNUM", "(", "regno", ")", ")", "return", "(", "TARGET_AAPCS_BASED", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "regno", "-", "FIRST_FPA_REGNUM", ";"], "ground_truth": ["if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "return", "<NUM_LIT>", "+", "regno", "-", "FIRST_VFP_REGNUM", ";"], "File": "arm3", "Func": "arm_dbx_register_number", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15176, "Length": 52, "Cover_Rate": 0.611764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Parser", ".", "getLexer", "(", ")", ";"], "ground_truth": ["}"], "File": "Cpu0AsmParser", "Func": "getLexer", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15177, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitLo", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FlatScrInitHi", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addImm", "(", "int16_t", "(", "<STR_LIT>", "::", "ID_FLAT_SCR_LO", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FlatScrInitHi", ")", ".", "addImm", "(", "int16_t", "(", "<STR_LIT>", "::", "ID_FLAT_SCR_HI", "|", "(", "<NUM_LIT>", "<<", "<STR_LIT>", "::", "WIDTH_M1_SHIFT_", ")", ")", ")", ";", "return", ";", "}"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FlatScrInitLo", ")", ".", "addReg", "(", "ScratchWaveOffsetReg", ")", ";"], "File": "SIFrameLowering26", "Func": "emitFlatScratchInit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15178, "Length": 165, "Cover_Rate": 0.3319919517102616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_frame_mem", "(", "V4SImode", ",", "plus_constant", "(", "Pmode", ",", "virtual_incoming_args_rtx", ",", "offset", ")", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_REG", "(", "V4SImode", ",", "FIRST_ARG_REGNUM", "+", "regno", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "*", "pretend_size", "=", "offset", "+", "STACK_POINTER_OFFSET", ";"], "ground_truth": ["}"], "File": "spu", "Func": "spu_setup_incoming_varargs", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15179, "Length": 43, "Cover_Rate": 0.34959349593495936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint8x16x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4v16qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld4q_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15180, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isLegalAddImmediate", "(", "Immed", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "isLegalICmpImmediate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15181, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCacheLineSize", "(", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SystemZTargetTransformInfo10", "Func": "getCacheLineSize", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15182, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ResolveKnownElts", ")", "resolveTargetShuffleAndZeroables", "(", "Mask", ",", "KnownUndef", ",", "KnownZero", ")", ";", "return", "true", ";", "}", "if", "(", "getFauxShuffleMask", "(", "Op", ",", "DemandedElts", ",", "Mask", ",", "Inputs", ",", "DAG", ",", "Depth", ",", "ResolveKnownElts", ")", ")", "{", "KnownUndef", "=", "KnownZero", "=", "APInt", "::", "getNullValue", "(", "Mask", ".", "size", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Mask", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";"], "ground_truth": ["if", "(", "SM_SentinelUndef", "==", "M", ")", "KnownUndef", ".", "setBit", "(", "i", ")", ";"], "File": "X86ISelLowering133", "Func": "getTargetShuffleInputs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15183, "Length": 96, "Cover_Rate": 0.463768115942029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "unsigned", "getThumbImmValShift", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["if", "(", "(", "Imm", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "ARMAddressingModes11", "Func": "getThumbImmValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15184, "Length": 22, "Cover_Rate": 0.7586206896551724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsDouble", "||", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", "{", "return", "Op", ";", "}", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "NewVal", "=", "DAG", ".", "getTargetConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "!", "ST", "->", "hasNEON", "(", ")", "||", "(", "!", "IsDouble", "&&", "!", "ST", "->", "useNEONForSinglePrecisionFP", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VMovVT", ";", "uint64_t", "iVal", "=", "FPVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "IsDouble", "&&", "(", "iVal", "&", "<NUM_LIT>", ")", "!=", "(", "iVal", ">>", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewVal", "=", "isNEONModifiedImm", "(", "iVal", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMOVModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";", "if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ")", ";", "SDValue", "VecFConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecFConstant", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "NewVal", "=", "isNEONModifiedImm", "(", "~", "iVal", "&", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ",", "VMovVT", ",", "false", ",", "VMVNModImm", ")", ";", "if", "(", "NewVal", "!=", "SDValue", "(", ")", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "VecConstant", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VMovVT", ",", "NewVal", ")", ";"], "ground_truth": ["if", "(", "IsDouble", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "VecConstant", ")", ";"], "File": "ARMISelLowering (3)", "Func": "LowerConstantFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15185, "Length": 335, "Cover_Rate": 0.4607977991746905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "emitLoadStoreSymbol", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ",", "bool", "HasTmpReg", ")", "{"], "ground_truth": ["MCOperand", "DestReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "RISCVAsmParser", "Func": "emitLoadStoreSymbol", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15186, "Length": 33, "Cover_Rate": 0.3402061855670103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ix86_compute_frame_layout", "(", "&", "frame", ")", ";"], "ground_truth": ["return", "(", "frame", ".", "stack_pointer_offset", "==", "UNITS_PER_WORD", "&&", "(", "frame", ".", "nregs", "+", "frame", ".", "nsseregs", ")", "==", "<NUM_LIT>", ")", ";"], "File": "i3864", "Func": "ix86_can_use_return_insn_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15187, "Length": 27, "Cover_Rate": 0.40298507462686567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "assert", "(", "Old", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "int", "Opcode", "=", "isU6", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "New", "=", "BuildMI", "(", "MF", ",", "Old", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}"], "ground_truth": ["MBB", ".", "insert", "(", "I", ",", "New", ")", ";"], "File": "XCoreFrameLowering25", "Func": "eliminateCallFramePseudoInstr", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15188, "Length": 94, "Cover_Rate": 0.3321554770318021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Vcc", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "Vcc", ")", ";", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "Reg", ")", ";", "Skip", "(", "MI", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow (2)", "Func": "If", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15189, "Length": 109, "Cover_Rate": 0.8014705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine32", ">", "X", "(", "The<ISA_LIT>Target32", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine64", ">", "Y", "(", "The<ISA_LIT>Target64", ")", ";"], "File": "NVPTXTargetMachine10", "Func": "LLVMInitializeNVPTXTarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15190, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Count", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "HSAILInstrInfo", "Func": "RemoveBranch", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15191, "Length": 70, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "COPY_HARD_REG_SET", "(", "x", ",", "reg_class_contents", "[", "(", "int", ")", "FP_REGS", "]", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "x", ",", "i", ")", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";"], "File": "m68k4", "Func": "m68k_conditional_register_usage", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15192, "Length": 53, "Cover_Rate": 0.6309523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", ")", "&&", "!", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", "&&", "IntVal", "<", "<NUM_LIT>", ")", "{", "RegNo", "=", "VSRegs", "[", "IntVal", "]", ";", "}", "else", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", ")", "&&", "!", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", "&&", "IntVal", "<", "<NUM_LIT>", ")", "{", "RegNo", "=", "VRegs", "[", "IntVal", "]", ";", "}", "else", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", ")", "&&", "!", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", "&&", "IntVal", "<", "<NUM_LIT>", ")", "{", "RegNo", "=", "CRRegs", "[", "IntVal", "]", ";", "}", "else", "return", "true", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PPCAsmParser29", "Func": "MatchRegisterName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15193, "Length": 134, "Cover_Rate": 0.3861671469740634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "PIC16MemSelOpt", "Func": "getAnalysisUsage", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15194, "Length": 22, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__", ")", ")", "vtst_p8", "(", "poly8x8_t", "a", ",", "poly8x8_t", "b", ")", "{", "return", "(", "uint8x8_t", ")", "(", "(", "(", "(", "uint8x8_t", ")", "a", ")", "&", "(", "(", "uint8x8_t", ")", "b", ")", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vtst_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15195, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "char", "*", "AsmStr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ";", "return", "MF", "->", "getTarget", "(", ")", ".", "getTargetAsmInfo", "(", ")", "->", "getInlineAsmLength", "(", "AsmStr", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo36", "Func": "GetInstSizeInBytes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15196, "Length": 48, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "arg", ".", "end_marker_p", "(", ")", "||", "!", "arg", ".", "named", ")", "return", "NULL_RTX", ";"], "ground_truth": ["return", "gen_rtx_UNSPEC", "(", "arg", ".", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "GEN_INT", "(", "cum", "->", "count", ")", ")", ",", "UNSPEC_ARG_REG", ")", ";"], "File": "nvptx", "Func": "nvptx_function_incoming_arg", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 15197, "Length": 47, "Cover_Rate": 0.7704918032786885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "__builtin_aarch64_uqshldi_uus", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", "[", "<NUM_LIT>", "]", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqshl_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15198, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "adjustBranch", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{", "unsigned_width", "(", "Size", "+", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";"], "ground_truth": ["<STR_LIT>", "::", "adjustBranchTarget", "(", "Value", ")", ";"], "File": "MCS51AsmBackend", "Func": "adjustBranch", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15199, "Length": 50, "Cover_Rate": 0.9433962264150944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OutVT", ",", "Opnds", ")", ";", "}", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "(", "<NUM_LIT>", "%", "VT", ".", "getSizeInBits", "(", ")", ")", ")", "{", "unsigned", "Scale", "=", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ";", "EVT", "ExVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "Ex", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "Scale", "*", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "ExVT", ",", "Ex", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SExt", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasSSE41", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", ")", "{", "SDValue", "ExOp", "=", "ExtendVecSize", "(", "DL", ",", "N0", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "return", "Opcode", "==", "<STR_LIT>", "?", "DAG", ".", "getSignExtendVectorInReg", "(", "ExOp", ",", "DL", ",", "VT", ")", ":", "DAG", ".", "getZeroExtendVectorInReg", "(", "ExOp", ",", "DL", ",", "VT", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "hasInt256", "(", ")", "&&", "!", "(", "VT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", ")", "{", "unsigned", "NumVecs", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumSubElts", "=", "<NUM_LIT>", "/", "SVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "SubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SVT", ",", "NumSubElts", ")", ";", "EVT", "InSubVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "InSVT", ",", "NumSubElts", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Opnds", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Offset", "=", "<NUM_LIT>", ";", "i", "!=", "NumVecs", ";", "++", "i", ",", "Offset", "+=", "NumSubElts", ")", "{", "SDValue", "SrcVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InSubVT", ",", "N0", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";", "SrcVec", "=", "ExtendVecSize", "(", "DL", ",", "SrcVec", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["SrcVec", "=", "Opcode", "==", "<STR_LIT>", "?", "DAG", ".", "getSignExtendVectorInReg", "(", "SrcVec", ",", "DL", ",", "SubVT", ")", ":", "DAG", ".", "getZeroExtendVectorInReg", "(", "SrcVec", ",", "DL", ",", "SubVT", ")", ";"], "File": "X86ISelLowering148", "Func": "combineToExtendVectorInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15200, "Length": 382, "Cover_Rate": 0.5148247978436657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isShiftOrExtend", "(", ")", "const", "{", "return", "Kind", "==", "k_ShiftExtend", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "isShiftOrExtend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15201, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "SelectMUBUFAddr32", "(", "SDValue", "Addr", ",", "SDValue", "&", "SRsrc", ",", "SDValue", "&", "VAddr", ",", "SDValue", "&", "SOffset", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "Offen", ",", "SDValue", "&", "Idxen", ",", "SDValue", "&", "GLC", ",", "SDValue", "&", "SLC", ",", "SDValue", "&", "TFE", ")", "const", "{", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "SelectMUBUFScratch", "(", "Addr", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG3", "Func": "SelectMUBUFAddr32", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15202, "Length": 116, "Cover_Rate": 0.9206349206349206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_SysReg", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SysReg", ".", "FeatureBits", ";"], "File": "ARM64AsmParser1", "Func": "getSysRegFeatureBits", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15203, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "MBlazeAsmBackend2", "Func": "ELFMBlazeAsmBackend", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15204, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "{", "MCOperand", "adj_name", "=", "LowerOperand", "(", "unloweredName", ",", "<NUM_LIT>", ")", ";", "if", "(", "base", ".", "getReg", "(", ")", "==", "(", "target", ".", "getReg", "(", ")", ")", ")", "{", "instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr1", ".", "addOperand", "(", "atReg", ")", ";", "instr1", ".", "addOperand", "(", "base", ")", ";", "instr1", ".", "addOperand", "(", "adj_name", ")", ";", "instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr2", ".", "addOperand", "(", "atReg", ")", ";", "instr2", ".", "addOperand", "(", "base", ")", ";", "instr2", ".", "addOperand", "(", "name", ")", ";", "instr3", "=", "move", ";", "}", "else", "{", "two_instructions", "=", "true", ";", "instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr1", ".", "addOperand", "(", "target", ")", ";", "instr1", ".", "addOperand", "(", "base", ")", ";", "instr1", ".", "addOperand", "(", "adj_name", ")", ";", "instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr2", ".", "addOperand", "(", "target", ")", ";", "instr2", ".", "addOperand", "(", "base", ")", ";", "instr2", ".", "addOperand", "(", "name", ")", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MCOperand", "adj_name", "=", "LowerOperand", "(", "unloweredName", ",", "<NUM_LIT>", ")", ";", "instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr1", ".", "addOperand", "(", "atReg", ")", ";", "instr1", ".", "addOperand", "(", "base", ")", ";", "instr1", ".", "addOperand", "(", "adj_name", ")", ";", "instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr2", ".", "addOperand", "(", "target", ")", ";", "instr2", ".", "addOperand", "(", "base", ")", ";", "instr2", ".", "addOperand", "(", "name", ")", ";", "instr3", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr3", ".", "addOperand", "(", "target", ")", ";", "instr3", ".", "addOperand", "(", "atReg", ")", ";", "instr3", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "instr3", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "base", ".", "getReg", "(", ")", "!=", "target", ".", "getReg", "(", ")", ")", ";", "two_instructions", "=", "true", ";", "MCOperand", "adj_name", "=", "LowerOperand", "(", "unloweredName", ",", "<NUM_LIT>", ")", ";", "instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr1", ".", "addOperand", "(", "target", ")", ";", "instr1", ".", "addOperand", "(", "base", ")", ";", "instr1", ".", "addOperand", "(", "adj_name", ")", ";", "instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr2", ".", "addOperand", "(", "target", ")", ";", "instr2", ".", "addOperand", "(", "base", ")", ";", "instr2", ".", "addOperand", "(", "name", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MCOperand", "adj_name", "=", "LowerOperand", "(", "unloweredName", ",", "<NUM_LIT>", ")", ";", "instr1", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr1", ".", "addOperand", "(", "target", ")", ";", "instr1", ".", "addOperand", "(", "base", ")", ";", "instr1", ".", "addOperand", "(", "name", ")", ";", "instr2", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "instr2", ".", "addOperand", "(", "atReg", ")", ";"], "ground_truth": ["instr2", ".", "addOperand", "(", "target", ")", ";"], "File": "MipsMCInstLower5", "Func": "LowerUnalignedLoadStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15205, "Length": 436, "Cover_Rate": 0.5989010989010989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "assert", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Masked", "=", "lowerShuffleAsBitMask", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "Subtarget", ".", "hasVLX", "(", ")", ")", "{", "MVT", "IntegerType", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "MaskNode", "=", "DAG", ".", "getConstant", "(", "BlendMask", ",", "DL", ",", "IntegerType", ")", ";", "return", "getVectorMaskingNode", "(", "V2", ",", "MaskNode", ",", "V1", ",", "Subtarget", ",", "DAG", ")", ";", "}", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "if", "(", "SDValue", "BitBlend", "=", "lowerShuffleAsBitBlend", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BitBlend", ";", "int", "Scale", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MVT", "BlendVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ")", "{", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Mask", ")", ";", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VSELECTMask", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "Scale", ";", "++", "j", ")", "VSELECTMask", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", "<", "Size", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "BlendVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getSelect", "(", "DL", ",", "BlendVT", ",", "DAG", ".", "getBuildVector", "(", "BlendVT", ",", "DL", ",", "VSELECTMask", ")", ",", "V1", ",", "V2", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "bool", "OptForSize", "=", "DAG", ".", "shouldOptForSize", "(", ")", ";", "if", "(", "!", "OptForSize", ")", "{", "if", "(", "SDValue", "Masked", "=", "lowerShuffleAsBitMask", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Masked", ";", "}", "MVT", "IntegerType", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "int", ")", "VT", ".", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "MaskNode", "=", "DAG", ".", "getConstant", "(", "BlendMask", ",", "DL", ",", "IntegerType", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleAsBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15206, "Length": 442, "Cover_Rate": 0.4221585482330468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "CSR_RegMask", "[", "<NUM_LIT>", "]", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CSR_RegMask", ";"], "File": "P2RegisterInfo", "Func": "getCallPreservedMask", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15207, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isMicro<ISA_LIT>", "(", "STI", ")", ")", "{", "if", "(", "is<ISA_LIT>32r6", "(", "STI", ")", ")", "{", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NewOpcode", "==", "-", "<NUM_LIT>", ")", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "}", "else", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NewOpcode", "==", "-", "<NUM_LIT>", ")", "NewOpcode", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "if", "(", "NewOpcode", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "Fixups", ".", "size", "(", ")", ">", "N", ")", "Fixups", ".", "pop_back", "(", ")", ";", "Opcode", "=", "NewOpcode", ";", "TmpInst", ".", "setOpcode", "(", "NewOpcode", ")", ";"], "ground_truth": ["Binary", "=", "getBinaryCodeForInstr", "(", "TmpInst", ",", "Fixups", ",", "STI", ")", ";"], "File": "MipsMCCodeEmitter8", "Func": "encodeInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15208, "Length": 114, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>elTargetMachine", "::", "<ISA_LIT>elTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "JIT", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "Cpu0TargetMachine4", "Func": "Cpu0elTargetMachine", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15209, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isWave32", "(", ")", "const", "{"], "ground_truth": ["return", "getWavefrontSize", "(", ")", "==", "<NUM_LIT>", ";"], "File": "AMDGPUSubtarget107", "Func": "isWave32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15210, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "AlignmentIsInBytes", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "CodePointerSize", "=", "<NUM_LIT>", ";"], "ground_truth": ["CommentString", "=", "<STR_LIT>", ";"], "File": "AArch64MCAsmInfo12", "Func": "AArch64MCAsmInfoMicrosoftCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15211, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CmpXchgNbWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "OpWidth", "=", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "OpWidth", "==", "CmpXchgNbWidth", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86AtomicExpandPass", "Func": "needsCmpXchgNb", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15212, "Length": 34, "Cover_Rate": 0.4657534246575342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ImmIdx", "=", "<NUM_LIT>", ";", "int", "InstrOffs", "=", "<NUM_LIT>", ";", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "switch", "(", "AddrMode", ")", "{", "case", "<STR_LIT>", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "*=", "-", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "*=", "-", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "ImmIdx", "=", "FrameRegIdx", "+", "<NUM_LIT>", ";", "InstrOffs", "=", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "InstrOffs", "*=", "-", "<NUM_LIT>", ";", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "Offset", "=", "-", "Offset", ";", "isSub", "=", "true", ";", "}", "if", "(", "NumBits", ">", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "<STR_LIT>", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";", "else", "ImmedOffset", "|=", "<NUM_LIT>", "<<", "NumBits", ";", "}", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "if", "(", "isSub", ")", "{", "if", "(", "AddrMode", "==", "<STR_LIT>", ")", "ImmedOffset", "=", "-", "ImmedOffset", ";"], "ground_truth": ["else", "ImmedOffset", "|=", "<NUM_LIT>", "<<", "NumBits", ";"], "File": "ARMBaseInstrInfo108", "Func": "rewriteARMFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15213, "Length": 416, "Cover_Rate": 0.5326504481434059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "REG_P", "(", "x_op0", ")", "||", "!", "REG_P", "(", "y_op0", ")", ")", "return", "false", ";", "if", "(", "GET_MODE", "(", "x_op0", ")", "!=", "GET_MODE", "(", "y_op0", ")", ")", "return", "false", ";", "if", "(", "REG_P", "(", "x_op1", ")", ")", "return", "REG_P", "(", "y_op1", ")", "&&", "GET_MODE", "(", "x_op1", ")", "==", "GET_MODE", "(", "y_op1", ")", ";", "return", "rtx_equal_p", "(", "x_op1", ",", "y_op1", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "treg_combine_can_combine_comparisons", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15214, "Length": 64, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reloc", "==", "<STR_LIT>", ")", "RelocCST", "=", "PICBaseOffset", ";", "else", "if", "(", "Reloc", "==", "<STR_LIT>", ")", "RelocCST", "=", "PCAdj", ";", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getConstPool", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "CPI", ",", "RelocCST", ")", ")", ";", "if", "(", "Reloc", "==", "<STR_LIT>", ")", "MCE", ".", "emitDWordLE", "(", "Disp", ")", ";"], "ground_truth": ["else", "MCE", ".", "emitWordLE", "(", "(", "int32_t", ")", "Disp", ")", ";"], "File": "X86CodeEmitter22", "Func": "emitConstPoolAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15215, "Length": 67, "Cover_Rate": 0.6907216494845361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtpq_m_uv8hi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtpq_m_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15216, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinInstAlignment", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";"], "ground_truth": ["SupportsDebugInformation", "=", "false", ";"], "File": "M88kMCAsmInfo", "Func": "M88kMCAsmInfo", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15217, "Length": 24, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "operandsHaveModifiers", "(", "Operands", ")", ")", "{", "cvtVOP3", "(", "Inst", ",", "Operands", ")", ";", "}", "else", "{", "cvtId", "(", "Inst", ",", "Operands", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "cvtVOP3_2_nomod", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15218, "Length": 26, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline", "extern", "double", "frexp", "(", "double", "x", ",", "int", "*", "exp", ")", "{", "double", "float_exponent", ";", "int", "int_exponent", ";", "double", "mantissa", ";", "__asm", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "float_exponent", ")", ":", "<STR_LIT>", "(", "x", ")", ")", ";", "int_exponent", "=", "(", "int", ")", "float_exponent", ";"], "ground_truth": ["__asm", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "mantissa", ")", ":", "<STR_LIT>", "(", "x", ")", ")", ";"], "File": "math-688814", "Func": "double", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15219, "Length": 59, "Cover_Rate": 0.6210526315789474, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "src_mode", ")", "{", "case", "E_V16QImode", ":", "gen", "=", "gen_aarch64_split_simd_movv16qi", ";", "break", ";", "case", "E_V8HImode", ":", "gen", "=", "gen_aarch64_split_simd_movv8hi", ";", "break", ";", "case", "E_V4SImode", ":", "gen", "=", "gen_aarch64_split_simd_movv4si", ";", "break", ";", "case", "E_V2DImode", ":", "gen", "=", "gen_aarch64_split_simd_movv2di", ";", "break", ";", "case", "E_V8HFmode", ":", "gen", "=", "gen_aarch64_split_simd_movv8hf", ";", "break", ";", "case", "E_V4SFmode", ":", "gen", "=", "gen_aarch64_split_simd_movv4sf", ";", "break", ";", "case", "E_V2DFmode", ":", "gen", "=", "gen_aarch64_split_simd_movv2df", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "aarch645", "Func": "aarch64_split_simd_move", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15220, "Length": 70, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FastISel (2)", "Func": "selectFPTrunc", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15221, "Length": 65, "Cover_Rate": 0.5508474576271186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "(", "Subtarget", ".", "isFP64bit", "(", ")", "&&", "!", "Subtarget", ".", "useOddSPReg", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "Mtc1Tdd", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LoReg", ")", ";", "if", "(", "Subtarget", ".", "hasMTHC1", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "get", "(", "isMicro<ISA_LIT>", "?", "(", "FP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "FP64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ",", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addReg", "(", "HiReg", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isABI_FPXX", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "else", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "Mtc1Tdd", ",", "TRI", ".", "getSubReg", "(", "DstReg", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "HiReg", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo11", "Func": "expandBuildPairF64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15222, "Length": 137, "Cover_Rate": 0.524904214559387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVTYPE", "(", "<STR_LIT>", "L", ",", "unsigned", "S", ",", "bool", "TA", ",", "bool", "MA", ")", "{", "assert", "(", "isValid", "(", ")", "&&", "!", "isUnknown", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["VLMul", "=", "L", ";"], "File": "RISCVInsertVSETVLI7", "Func": "setVTYPE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15223, "Length": 34, "Cover_Rate": 0.6938775510204082, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetObjectFile", "*", "TLOF", "=", "static_cast", "<", "const", "<ISA_LIT>TargetObjectFile", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getObjFileLowering", "(", ")", ")", ";", "if", "(", "TLOF", "->", "IsConstantInSmallSection", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "N", "->", "getConstVal", "(", ")", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "return", "Subtarget", ".", "hasSym32", "(", ")", "?", "getAddrNonPIC", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ":", "getAddrNonPICSym64", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ")", ";", "}"], "ground_truth": ["return", "getAddrLocal", "(", "N", ",", "SDLoc", "(", "N", ")", ",", "Ty", ",", "DAG", ",", "ABI", ".", "IsN32", "(", ")", "||", "ABI", ".", "IsN64", "(", ")", ")", ";"], "File": "MipsISelLowering103", "Func": "lowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15224, "Length": 122, "Cover_Rate": 0.7349397590361446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "MCB", ".", "dump", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonMCShuffler", "Func": "reshuffleTo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15225, "Length": 12, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PrepareModule", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "DXILPrepare", "Func": "DXILPrepareModule", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15226, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode", ";", "tree", "type", "=", "TREE_TYPE", "(", "field", ")", ";", "if", "(", "TARGET_64BIT", "||", "TARGET_ALIGN_DOUBLE", ")", "return", "computed", ";"], "ground_truth": ["mode", "=", "TYPE_MODE", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", "?", "get_inner_array_type", "(", "type", ")", ":", "type", ")", ";"], "File": "i3863", "Func": "x86_field_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15227, "Length": 40, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PROCESSOR_K8", ":", "case", "PROCESSOR_AMDFAM10", ":", "case", "PROCESSOR_GENERIC", ":", "case", "PROCESSOR_BTVER1", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_BDVER1", ":", "case", "PROCESSOR_BDVER2", ":", "case", "PROCESSOR_BDVER3", ":", "case", "PROCESSOR_BDVER4", ":", "case", "PROCESSOR_ZNVER1", ":", "case", "PROCESSOR_CORE2", ":", "case", "PROCESSOR_NEHALEM", ":", "case", "PROCESSOR_SANDYBRIDGE", ":", "case", "PROCESSOR_HASWELL", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_issue_rate", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15228, "Length": 52, "Cover_Rate": 0.5048543689320388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ADDRESS_GOTOFF", ":", "case", "ADDRESS_PLT", ":", "case", "ADDRESS_TLS", ":", "if", "(", "info", ".", "regA", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regA", ")", "]", ")", ";", "output_addr_const", "(", "file", ",", "info", ".", "symbol", ")", ";", "if", "(", "type", "==", "ADDRESS_GOTOFF", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "type", "==", "ADDRESS_PLT", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "type", "==", "ADDRESS_SYMBOLIC_TXT_REL", ")", "{", "if", "(", "info", ".", "offset", "!=", "NULL", "&&", "CONST_INT_P", "(", "info", ".", "offset", ")", "&&", "INTVAL", "(", "info", ".", "offset", ")", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "info", ".", "offset", ")", ";", "}", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "type", "==", "ADDRESS_TLS", ")", "{", "switch", "(", "info", ".", "tls_type", ")", "{", "case", "TLS_GD", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "ground_truth": ["break", ";"], "File": "microblaze", "Func": "print_operand_address", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15229, "Length": 157, "Cover_Rate": 0.37922705314009664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";"], "ground_truth": ["CommentString", "=", "<STR_LIT>", ";"], "File": "TriCoreMCAsmInfo (2)", "Func": "TriCoreMCAsmInfo", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15230, "Length": 16, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Width", ";"], "ground_truth": ["return", "getMemOpBaseRegImmOfsWidth", "(", "LdSt", ",", "BaseReg", ",", "Offset", ",", "Width", ",", "TRI", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "getMemOpBaseRegImmOfs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15231, "Length": 17, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PN", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "unsigned", "PredR", "=", "PN", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "PredB", "=", "PN", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "PredB", "==", "Latch", ")", "continue", ";", "NewPN", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "PredR", ",", "false", ")", ")", ";", "NewPN", "->", "addOperand", "(", "MachineOperand", "::", "CreateMBB", "(", "PredB", ")", ")", ";", "}", "for", "(", "int", "i", "=", "PN", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "PredB", "=", "PN", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "PredB", "!=", "Latch", ")", "{", "PN", "->", "RemoveOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "PN", "->", "RemoveOperand", "(", "i", ")", ";", "}", "}", "PN", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "NewPR", ",", "false", ")", ")", ";", "PN", "->", "addOperand", "(", "MachineOperand", "::", "CreateMBB", "(", "NewPH", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "Header", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "for", "(", "instr_iterator", "I", "=", "Header", "->", "instr_begin", "(", ")", ",", "E", "=", "Header", "->", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "PN", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "PN", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{"], "ground_truth": ["MachineOperand", "&", "MO", "=", "PN", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";"], "File": "HexagonHardwareLoops11", "Func": "createPreheaderForLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15232, "Length": 273, "Cover_Rate": 0.30099228224917307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "SC", ")", "{", "case", "<STR_LIT>", "::", "Workgroup", ":", "case", "<STR_LIT>", "::", "CrossWorkgroup", ":", "case", "<STR_LIT>", "::", "Function", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "SPIRVInstructionSelector", "Func": "isGenericCastablePtr", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15233, "Length": 28, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "if", "(", "Callee", ".", "isReg", "(", ")", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "F", ".", "getCallingConv", "(", ")", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "FuncOrigArgs", ";", "FuncOrigArgs", ".", "reserve", "(", "OrigArgs", ".", "size", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigArgIndices", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "OrigArgs", ")", "{", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "Arg", ".", "Ty", ";", "FuncOrigArgs", ".", "push_back", "(", "Entry", ")", ";", "splitToValueTypes", "(", "Arg", ",", "i", ",", "ArgInfos", ",", "OrigArgIndices", ")", ";", "++", "i", ";", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "subTargetRegTypeForCallingConv", "(", "MIRBuilder", ",", "ArgInfos", ",", "OrigArgIndices", ",", "[", "&", "]", "(", "<STR_LIT>", "flags", ",", "EVT", "vt", ",", "EVT", "argvt", ",", "bool", "used", ",", "unsigned", "origIdx", ",", "unsigned", "partOffs", ")", "{", "Outs", ".", "emplace_back", "(", "flags", ",", "vt", ",", "argvt", ",", "used", ",", "origIdx", ",", "partOffs", ")", ";", "}", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "const", "char", "*", "Call", "=", "Callee", ".", "isSymbol", "(", ")", "?", "Callee", ".", "getSymbolName", "(", ")", ":", "nullptr", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ",", "FuncOrigArgs", ",", "Call", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "MIB", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "ArgInfos", ")", ")", "{", "return", "false", ";", "}", "CallSeqStart", ".", "addImm", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "CallConv", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "OrigRet", ".", "Reg", ")", "{", "ArgInfos", ".", "clear", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigRetIndices", ";", "splitToValueTypes", "(", "OrigRet", ",", "<NUM_LIT>", ",", "ArgInfos", ",", "OrigRetIndices", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Ins", ";", "subTargetRegTypeForCallingConv", "(", "MIRBuilder", ",", "ArgInfos", ",", "OrigRetIndices", ",", "[", "&", "]", "(", "<STR_LIT>", "flags", ",", "EVT", "vt", ",", "EVT", "argvt", ",", "bool", "used", ",", "unsigned", "origIdx", ",", "unsigned", "partOffs", ")", "{", "Ins", ".", "emplace_back", "(", "flags", ",", "vt", ",", "argvt", ",", "used", ",", "origIdx", ",", "partOffs", ")", ";", "}", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";"], "ground_truth": ["<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";"], "File": "MipsCallLowering29", "Func": "lowerCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15234, "Length": 472, "Cover_Rate": 0.6456908344733242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "CantUseSP", "(", "MFI", ")", ")", "return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";"], "File": "X86RegisterInfo (2)", "Func": "canRealignStack", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15235, "Length": 76, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasRs", "=", "true", ";", "}", "else", "if", "(", "Rs", "!=", "<NUM_LIT>", "&&", "Rs", "<", "Rt", ")", "{", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "HasRs", "=", "true", ";", "}", "else", "MI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Rs", ")", ")", ")", ";"], "File": "MipsDisassembler10", "Func": "DecodeAddiGroupBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15236, "Length": 67, "Cover_Rate": 0.3544973544973545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "useReductionIntrinsic", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "ReductionFlags", "Flags", ")", "const", "{", "return", "ST", "->", "hasMVEIntegerOps", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "useReductionIntrinsic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15237, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Addr", ".", "isFIBase", "(", ")", ")", "{", "unsigned", "FI", "=", "Addr", ".", "getFI", "(", ")", ";", "int64_t", "Offset", "=", "Addr", ".", "getOffset", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsFastISel19", "Func": "emitStore", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15238, "Length": 118, "Cover_Rate": 0.4338235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HasAVX", ")", "return", "CSR_64_AllRegs_AVX_SaveList", ";", "return", "CSR_64_AllRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveMost", ":", "return", "CSR_64_RT_MostRegs_SaveList", ";", "case", "CallingConv", "::", "PreserveAll", ":", "if", "(", "HasAVX", ")", "return", "CSR_64_RT_AllRegs_AVX_SaveList", ";", "return", "CSR_64_RT_AllRegs_SaveList", ";", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_Win64", ":", "return", "CSR_Win64_SaveList", ";", "case", "CallingConv", "::", "<ISA_LIT>_64_SysV", ":", "if", "(", "CallsEHReturn", ")", "return", "CSR_64EHRet_SaveList", ";", "return", "CSR_64_SaveList", ";", "default", ":", "break", ";", "}"], "ground_truth": ["if", "(", "Is64Bit", ")", "{"], "File": "X86RegisterInfo37", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15239, "Length": 138, "Cover_Rate": 0.5227272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerKernelArgs", "::", "handlePointerParam", "(", "Argument", "*", "Arg", ")", "{", "assert", "(", "!", "Arg", "->", "hasByValAttr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Instruction", "*", "FirstInst", "=", "Arg", "->", "getParent", "(", ")", "->", "getEntryBlock", "(", ")", ".", "begin", "(", ")", ";"], "File": "NVPTXLowerKernelArgs3", "Func": "handlePointerParam", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15240, "Length": 40, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ProcFamily", "(", "Others", ")", ",", "stackAlignment", "(", "<NUM_LIT>", ")", ",", "CPUString", "(", "CPU", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "Options", ")", ",", "TargetABI", "(", "<ISA_LIT>_ABI_APCS", ")", "{", "initializeEnvironment", "(", ")", ";"], "ground_truth": ["resetSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "File": "ARMSubtarget11", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15241, "Length": 81, "Cover_Rate": 0.9878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getCSRFirstUseCost", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["if", "(", "MF", ".", "getFunction", "(", ")", ".", "doesNotRecurse", "(", ")", ")", "{"], "File": "MOSRegisterInfo", "Func": "getCSRFirstUseCost", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15242, "Length": 25, "Cover_Rate": 0.6097560975609756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IN_RANGE", "(", "mask_low_and_shift_len", "(", "mode", ",", "mask", ",", "shift", ")", ",", "<NUM_LIT>", ",", "maxlen", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mask_low_and_shift_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15243, "Length": 18, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ELF<ISA_LIT>_IAMCUAsmBackend", "(", "const", "Target", "&", "T", ",", "uint8_t", "OSABI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "OSABI", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend (2)1", "Func": "ELFX86_IAMCUAsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15244, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "<ISA_LIT>EvexToVexCompressTableEntry", "Entry", ":", "<ISA_LIT>EvexToVex256CompressTable", ")", "{", "AddTableEntry", "(", "EvexToVex256Table", ",", "Entry", ".", "EvexOpcode", ",", "Entry", ".", "VexOpcode", ")", ";", "}"], "ground_truth": ["}"], "File": "X86EvexToVex10", "Func": "EvexToVexInstPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15245, "Length": 24, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "E", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "E", "->", "getSymbol", "(", ")", ",", "<STR_LIT>", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "CLI", ".", "MPI", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ",", "<STR_LIT>", ",", "MMO", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";"], "ground_truth": ["InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "PatmosISelLowering", "Func": "LowerCCCCallTo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15246, "Length": 308, "Cover_Rate": 0.3452914798206278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "expandStoreVec2", "(", "MachineBasicBlock", "&", "B", ",", "MachineBasicBlock", "::", "iterator", "It", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "<ISA_LIT>InstrInfo", "&", "HII", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "NewRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "false", ";", "LivePhysRegs", "LPR", "(", "HRI", ")", ";", "LPR", ".", "addLiveIns", "(", "B", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCPhysReg", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "for", "(", "auto", "R", "=", "B", ".", "begin", "(", ")", ";", "R", "!=", "It", ";", "++", "R", ")", "{", "Clobbers", ".", "clear", "(", ")", ";", "LPR", ".", "stepForward", "(", "*", "R", ",", "Clobbers", ")", ";", "}", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "SrcR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcLo", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "Register", "SrcHi", "=", "HRI", ".", "getSubReg", "(", "SrcR", ",", "<STR_LIT>", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "int", "FI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "bool", "NeedsAligna", "=", "needsAligna", "(", "MF", ")", ";", "unsigned", "Size", "=", "HRI", ".", "getSpillSize", "(", "<STR_LIT>", ")", ";", "unsigned", "NeedAlign", "=", "HRI", ".", "getSpillAlignment", "(", "<STR_LIT>", ")", ";", "unsigned", "HasAlign", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "unsigned", "StoreOpc", ";", "auto", "UseAligned", "=", "[", "&", "]", "(", "unsigned", "NeedAlign", ",", "unsigned", "HasAlign", ")", "{", "return", "!", "NeedsAligna", "&&", "(", "NeedAlign", "<=", "HasAlign", ")", ";", "}", ";", "if", "(", "LPR", ".", "contains", "(", "SrcLo", ")", ")", "{", "StoreOpc", "=", "UseAligned", "(", "NeedAlign", ",", "HasAlign", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "StoreOpc", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcLo", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "if", "(", "LPR", ".", "contains", "(", "SrcHi", ")", ")", "{"], "ground_truth": ["StoreOpc", "=", "UseAligned", "(", "NeedAlign", ",", "HasAlign", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonFrameLowering10", "Func": "expandStoreVec2", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15247, "Length": 393, "Cover_Rate": 0.8488120950323974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4_p64", "(", "const", "poly64_t", "*", "__a", ")", "{", "union", "{", "poly64x1x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4di", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld4_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15248, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "||", "Subtarget", ".", "hasX87", "(", ")", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "!", "MemcpyStrSrc", "&&", "Size", ">=", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "}"], "ground_truth": ["if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Size", ">=", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "X86ISelLowering108", "Func": "getOptimalMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15249, "Length": 135, "Cover_Rate": 0.5818965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "MBB", ".", "rbegin", "(", ")", ";", "I", "!=", "MBB", ".", "rend", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "NewMI", "=", "nullptr", ";", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "MachineLoop", "*", "ML", "=", "MLI", "->", "getLoopFor", "(", "&", "MBB", ")", ")", "{", "if", "(", "ML", "->", "begin", "(", ")", "==", "ML", "->", "end", "(", ")", "&&", "!", "OptForSize", ")", "NewMI", "=", "tryReplaceLoad", "(", "<STR_LIT>", ",", "MI", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "NewMI", "=", "tryReplaceLoad", "(", "<STR_LIT>", ",", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["NewMI", "=", "tryReplaceCopy", "(", "MI", ")", ";"], "File": "X86FixupBWInsts19", "Func": "processBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15250, "Length": 120, "Cover_Rate": 0.44776119402985076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regs_ever_live", "[", "<NUM_LIT>", "]", "||", "frame_pointer_needed", ")", "{", "save_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "sp_size", "+=", "REG_PARM_STACK_SPACE", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "flag_pic", "&&", "current_function_uses_pic_offset_table", ")", "{", "save_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "<NUM_LIT>", ";", "nregs", "++", ";", "}", "if", "(", "frame_pointer_needed", ")", "save_regs", "[", "FRAME_POINTER_REGNUM", "]", "=", "save_regs", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "else", "if", "(", "regs_ever_live", "[", "FRAME_POINTER_REGNUM", "]", ")", "save_regs", "[", "FRAME_POINTER_REGNUM", "]", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "FIRST_EXTENDED_REGISTER", "+", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "{", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "nxregs", "++", ";", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FRAME_POINTER_REGNUM", ";", "regno", "++", ")", "if", "(", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "{", "save_regs", "[", "regno", "]", "=", "<NUM_LIT>", ";", "nregs", "++", ";", "}", "if", "(", "nregs", ">=", "<NUM_LIT>", "&&", "save_regs", "[", "<NUM_LIT>", "]", "&&", "!", "save_regs", "[", "FRAME_POINTER_REGNUM", "]", ")", "sp_size", "+=", "<NUM_LIT>", ";", "nregs", "+=", "save_regs", "[", "<NUM_LIT>", "]", "+", "save_regs", "[", "FRAME_POINTER_REGNUM", "]", ";", "if", "(", "nxregs", ">", "<NUM_LIT>", "&&", "(", "nregs", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "sp_size", "+=", "<NUM_LIT>", ";", "sp_size", "+=", "<NUM_LIT>", "*", "nregs", ";", "sp_size", "+=", "<NUM_LIT>", "*", "nxregs", ";"], "ground_truth": ["sp_size", "+=", "current_function_outgoing_args_size", ";"], "File": "m88k", "Func": "m88k_layout_frame", "Target": "m88k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15251, "Length": 219, "Cover_Rate": 0.5967302452316077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "std", "::", "vector", "<", "std", "::", "string", ">", "ArchFeatures", "(", "<ISA_LIT>Features", ".", "begin", "(", ")", ",", "<ISA_LIT>Features", ".", "end", "(", ")", ")", ";", "STI", ".", "setDefaultFeatures", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "join", "(", "ArchFeatures", ".", "begin", "(", ")", ",", "ArchFeatures", ".", "end", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "SmallVector", "<", "StringRef", ",", "<NUM_LIT>", ">", "RequestedExtensions", ";", "if", "(", "!", "ExtensionString", ".", "empty", "(", ")", ")", "ExtensionString", ".", "split", "(", "RequestedExtensions", ",", "'+'", ")", ";", "ExpandCryptoAEK", "(", "ID", ",", "RequestedExtensions", ")", ";", "FeatureBitset", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "for", "(", "auto", "Name", ":", "RequestedExtensions", ")", "{", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "const", "auto", "&", "Extension", ":", "ExtensionMap", ")", "{", "if", "(", "Extension", ".", "Name", "!=", "Name", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Name", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "Features", "&", "Extension", ".", "Features", ")", ":", "(", "Features", "&", "Extension", ".", "Features", ")", ";", "FeatureBitset", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "AArch64AsmParser105", "Func": "parseDirectiveArch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15252, "Length": 217, "Cover_Rate": 0.6326530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "short", "<ISA_LIT>InstrInfo", "::", "getNonExtOpcode", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "short", "NonExtOpcode", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NonExtOpcode", ">=", "<NUM_LIT>", ")", "return", "NonExtOpcode", ";", "if", "(", "MI", ".", "getDesc", "(", ")", ".", "mayLoad", "(", ")", "||", "MI", ".", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "{", "switch", "(", "getAddrMode", "(", "MI", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "}", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo (2)2", "Func": "getNonExtOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15253, "Length": 116, "Cover_Rate": 0.8923076923076924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "}", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "FP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "GP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "LP_REGNUM", ")", ";", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "pop_rtx", "=", "gen_rtx_SET", "(", "reg", ",", "mem", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "pop_rtx", ";", "RTX_FRAME_RELATED_P", "(", "pop_rtx", ")", "=", "<NUM_LIT>", ";", "offset", "=", "offset", "+", "<NUM_LIT>", ";", "par_index", "++", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "dwarf", ")", ";", "adjust_sp_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", "+", "imm8u", ")", ")", ";", "XVECEXP", "(", "parallel_insn", ",", "<NUM_LIT>", ",", "par_index", ")", "=", "adjust_sp_rtx", ";", "if", "(", "frame_pointer_needed", ")", "{", "rtx", "cfa_adjust_rtx", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "const0_rtx", ")", ";", "dwarf", "=", "alloc_reg_note", "(", "REG_CFA_DEF_CFA", ",", "cfa_adjust_rtx", ",", "dwarf", ")", ";"], "ground_truth": ["}"], "File": "nds32", "Func": "nds32_emit_stack_v3pop", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15254, "Length": 313, "Cover_Rate": 0.6548117154811716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BI", "||", "!", "BI", "->", "isConditional", "(", ")", ")", "return", "false", ";", "Cond", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "!", "Cond", ")", "return", "false", ";", "Value", "*", "B1Op0", "=", "Cond", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Cond1Op", "=", "Cond", "->", "getPredicate", "(", ")", ";", "if", "(", "B1Op0", "!=", "B2Op0", ")", "return", "false", ";", "if", "(", "Cond1Op", "==", "ICmpInst", "::", "ICMP_SGT", "||", "Cond1Op", "==", "ICmpInst", "::", "ICMP_SGE", ")", "{", "if", "(", "Cond2Op", "!=", "ICmpInst", "::", "ICMP_SLT", "&&", "Cond1Op", "!=", "ICmpInst", "::", "ICMP_SLE", ")", "return", "false", ";", "}", "else", "if", "(", "Cond1Op", "==", "ICmpInst", "::", "ICMP_SLT", "||", "Cond1Op", "==", "ICmpInst", "::", "ICMP_SLE", ")", "{", "if", "(", "Cond2Op", "!=", "ICmpInst", "::", "ICMP_SGT", "&&", "Cond1Op", "!=", "ICmpInst", "::", "ICMP_SGE", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "BPFAdjustOpt5", "Func": "serializeICMPCrossBB", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15255, "Length": 139, "Cover_Rate": 0.4440894568690096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "MemVT", "==", "<STR_LIT>", ")", ";", "assert", "(", "StoreNode", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", ")", ";", "MaskConstant", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "SDValue", "ByteIndex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ")", ";", "SDValue", "BitShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ByteIndex", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskConstant", ",", "BitShift", ")", ";", "SDValue", "TruncValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Value", ",", "MaskConstant", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "TruncValue", ",", "BitShift", ")", ";", "SDValue", "Src", "[", "<NUM_LIT>", "]", "=", "{", "ShiftedValue", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Mask", "}", ";", "SDValue", "Input", "=", "DAG", ".", "getBuildVector", "(", "<STR_LIT>", ",", "DL", ",", "Src", ")", ";", "SDValue", "Args", "[", "<NUM_LIT>", "]", "=", "{", "Chain", ",", "Input", ",", "DWordAddr", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Args", ",", "MemVT", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "else", "if", "(", "Ptr", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "VT", ".", "bitsGE", "(", "<STR_LIT>", ")", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DWordAddr", ")", ";", "if", "(", "StoreNode", "->", "isIndexed", "(", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Value", ",", "Ptr", ",", "StoreNode", "->", "getMemOperand", "(", ")", ")", ";", "}", "return", "Chain", ";", "}", "}"], "ground_truth": ["if", "(", "AS", "!=", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ")", "return", "SDValue", "(", ")", ";"], "File": "R600ISelLowering62", "Func": "LowerSTORE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15256, "Length": 336, "Cover_Rate": 0.4313222079589217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", "=", "nullptr", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "SPIRVRegisterInfo", "Func": "eliminateFrameIndex", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15257, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SCC", ")", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "}", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I8", "||", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I16", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "AMDGPU", "::", "S_SEXT_I32_I8", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "addDescImplicitUseDef", "(", "NewDesc", ",", "Inst", ")", ";", "if", "(", "Opcode", "==", "AMDGPU", "::", "S_BFE_I32", "||", "Opcode", "==", "AMDGPU", "::", "S_BFE_U32", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "<NUM_LIT>", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Inst", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getOpRegClass", "(", "*", "Inst", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "AMDGPU", "::", "COPY", ":", "case", "AMDGPU", "::", "PHI", ":"], "ground_truth": ["case", "AMDGPU", "::", "REG_SEQUENCE", ":"], "File": "SIInstrInfo67", "Func": "moveToVALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15258, "Length": 363, "Cover_Rate": 0.4143835616438356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "TriCoreTargetMachine", "Func": "~TriCoreTargetMachine", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15259, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "if", "(", "cc_mode", "==", "CCNZmode", ")", "cond", "=", "<STR_LIT>", ";", "else", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "GT", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "if", "(", "cc_mode", "==", "CCFPmode", "||", "cc_mode", "==", "CCFPEmode", ")", "cond", "=", "<STR_LIT>", ";", "else", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "LT", ":", "if", "(", "cc_mode", "==", "CCFPmode", "||", "cc_mode", "==", "CCFPEmode", ")", "cond", "=", "<STR_LIT>", ";", "else", "if", "(", "cc_mode", "==", "CCNZmode", ")", "cond", "=", "<STR_LIT>", ";", "else", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "GTU", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "LTU", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "UNORDERED", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "ORDERED", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "UNGE", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "UNGT", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "UNLE", ":", "cond", "=", "<STR_LIT>", ";", "break", ";", "case", "UNLT", ":", "cond", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "UNEQ", ":"], "File": "visium", "Func": "output_cbranch", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 15260, "Length": 188, "Cover_Rate": 0.573170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockOrderList", "&", "getOrderedList", "(", ")", "{", "return", "blockList", ";"], "ground_truth": ["}"], "File": "JVMX2Java", "Func": "getOrderedList", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15261, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "UDIVREM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "UDIVREM", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "HalfVT", "=", "VT", ".", "getHalfSizedIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "SDValue", "one", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfVT", ")", ";", "SDValue", "zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "HalfVT", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "zero", ")", ";", "SDValue", "LHS_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "one", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "zero", ")", ";", "SDValue", "RHS_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "one", ")", ";", "SDValue", "DIV_Part", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS_Hi", ",", "RHS_Lo", ")", ";", "SDValue", "REM_Part", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS_Hi", ",", "RHS_Lo", ")", ";", "SDValue", "REM_Hi", "=", "zero", ";", "SDValue", "REM_Lo", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS_Hi", ",", "zero", ",", "REM_Part", ",", "LHS_Hi", ",", "<STR_LIT>", ")", ";", "SDValue", "DIV_Hi", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS_Hi", ",", "zero", ",", "DIV_Part", ",", "zero", ",", "<STR_LIT>", ")", ";", "SDValue", "DIV_Lo", "=", "zero", ";", "const", "unsigned", "halfBitWidth", "=", "HalfVT", ".", "getSizeInBits", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "halfBitWidth", ";", "++", "i", ")", "{", "SDValue", "POS", "=", "DAG", ".", "getConstant", "(", "halfBitWidth", "-", "i", "-", "<NUM_LIT>", ",", "HalfVT", ")", ";", "SDValue", "HBit", ";", "if", "(", "halfBitWidth", "==", "<NUM_LIT>", "&&", "Subtarget", "->", "hasBFE", "(", ")", ")", "{", "HBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS_Lo", ",", "POS", ",", "one", ")", ";", "}", "else", "{", "HBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS_Lo", ",", "POS", ")", ";", "HBit", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "HBit", ",", "one", ")", ";", "}", "SDValue", "Carry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "REM_Lo", ",", "DAG", ".", "getConstant", "(", "halfBitWidth", "-", "<NUM_LIT>", ",", "HalfVT", ")", ")", ";", "REM_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "REM_Hi", ",", "one", ")", ";", "REM_Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "REM_Hi", ",", "Carry", ")", ";", "REM_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "REM_Lo", ",", "one", ")", ";"], "ground_truth": ["REM_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "REM_Lo", ",", "HBit", ")", ";"], "File": "AMDGPUISelLowering67", "Func": "ReplaceNodeResults", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15262, "Length": 520, "Cover_Rate": 0.5701754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "emit_insn", "(", "gen_addhi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "fsize", ")", ")", ")", ";", "}", "if", "(", "pdp11_saved_regno", "(", "AC4_REGNUM", ")", "||", "pdp11_saved_regno", "(", "AC5_REGNUM", ")", ")", "{", "for", "(", "regno", "=", "AC0_REGNUM", ";", "regno", "<=", "AC3_REGNUM", ";", "regno", "++", ")", "if", "(", "pdp11_saved_regno", "(", "regno", ")", ")", "{", "via_ac", "=", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ";", "break", ";", "}", "}", "for", "(", "regno", "=", "AC5_REGNUM", ";", "regno", ">=", "AC0_REGNUM", ";", "regno", "--", ")", "if", "(", "pdp11_saved_regno", "(", "regno", ")", ")", "{", "x", "=", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "x", "=", "gen_frame_mem", "(", "DFmode", ",", "x", ")", ";", "reg", "=", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ";", "if", "(", "LOAD_FPU_REG_P", "(", "regno", ")", ")", "emit_move_insn", "(", "reg", ",", "x", ")", ";"], "ground_truth": ["else", "{"], "File": "pdp11", "Func": "pdp11_expand_epilogue", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15263, "Length": 128, "Cover_Rate": 0.5140562248995983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "Tile64TargetMachine", "Func": "getSelectionDAGInfo", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15264, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "disp15", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "n_0", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "n_1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "n", "=", "(", "n_0", "<<", "<NUM_LIT>", ")", "|", "(", "n_1", "<<", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeDataRegsRegisterClass", "(", "Inst", ",", "s1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "n", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "disp15", ")", ")", ";"], "File": "TriCoreDisassembler", "Func": "DecodeBRNInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15265, "Length": 134, "Cover_Rate": 0.8375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint32x4x2_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_mve_vld2qv4si", "(", "(", "__builtin_neon_si", "*", ")", "__addr", ")", ";"], "File": "arm", "Func": "mve___arm_vld2q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15266, "Length": 24, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Vector", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Vector", "[", "i", "]", "=", "BT", "::", "RegisterRef", "(", "MO", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonBitTracker", "Func": "RegisterRefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15267, "Length": 57, "Cover_Rate": 0.7702702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vmls_lanev4sf", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlsq_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15268, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "generateSignBits", "(", "V", ")", ")", "return", "false", ";", "auto", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "V", ")", ";", "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "V", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "false", ";"], "File": "ARMCodeGenPrepare12", "Func": "isPromotedResultSafe", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15269, "Length": 72, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";"], "ground_truth": ["}"], "File": "TeakAsmParser", "Func": "addExpr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15270, "Length": 44, "Cover_Rate": 0.676923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "Ty", "->", "isSized", "(", ")", ")", "{", "unsigned", "A", "=", "DL", ".", "getABITypeAlignment", "(", "Ty", ")", ";", "if", "(", "(", "AM", ".", "BaseOffs", "%", "A", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ">>", "Log2_32", "(", "A", ")", ")", ")", "return", "false", ";", "}", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "if", "(", "Scale", "<", "<NUM_LIT>", ")", "Scale", "=", "-", "Scale", ";", "switch", "(", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "HexagonISelLowering114", "Func": "isLegalAddressingMode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15271, "Length": 122, "Cover_Rate": 0.9606299212598425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "!=", "SImode", ")", "{", "if", "(", "register_operand", "(", "dst", ",", "mode", ")", ")", "{", "emit_move_insn", "(", "simplify_gen_subreg", "(", "SImode", ",", "dst", ",", "mode", ",", "<NUM_LIT>", ")", ",", "src", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "{", "src", "=", "force_reg", "(", "SImode", ",", "src", ")", ";", "src", "=", "gen_lowpart_SUBREG", "(", "mode", ",", "src", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "src", ";", "}", "}", "}", "if", "(", "!", "(", "reload_in_progress", "|", "reload_completed", ")", "&&", "!", "xtensa_valid_move", "(", "mode", ",", "operands", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "xtensa_copy_incoming_a7", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "reload_in_progress", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_subreg_mem", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "fixup_subreg_mem", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "xtensa", "Func": "xtensa_emit_move_sequence", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15272, "Length": 144, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "Op", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "WideVec", "=", "WidenVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";"], "ground_truth": ["EVT", "WideTy", "=", "WideVec", ".", "getValueType", "(", ")", ";"], "File": "AArch64ISelLowering23", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15273, "Length": 134, "Cover_Rate": 0.5955555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "IndexLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "{", "SMLoc", "L", ";", "if", "(", "ParseRegister", "(", "IndexReg", ",", "L", ",", "L", ")", ")", "return", "nullptr", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "ScaleVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "ScaleVal", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", "&&", "ScaleVal", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Scale", "=", "(", "unsigned", ")", "ScaleVal", ";", "}", "}", "}", "else", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "SMLoc", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "Value", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Value", ")", ")", "return", "nullptr", ";", "if", "(", "Value", "!=", "<NUM_LIT>", ")", "Warning", "(", "Loc", ",", "<STR_LIT>", ")", ";", "Scale", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "X86AsmParser55", "Func": "ParseMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15274, "Length": 333, "Cover_Rate": 0.392688679245283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SysAlias", "(", "const", "char", "*", "N", ",", "uint16_t", "E", ",", "FeatureBitset", "F", ")", ":"], "ground_truth": ["Name", "(", "N", ")", ",", "Encoding", "(", "E", ")", ",", "FeaturesRequired", "(", "F", ")", "{", "}"], "File": "AArch64BaseInfo1", "Func": "SysAlias", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15275, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "RegNum", ",", "Val", ",", "S", ",", "E", ")", ";"], "ground_truth": ["}"], "File": "AVRAsmParser1", "Func": "CreateMemri", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15276, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MemRefBegin", "+=", "<STR_LIT>", "(", "Desc", ")", ";", "const", "MachineOperand", "*", "BaseOp", "=", "&", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "&", "DispMO", "=", "MemOp", ".", "getOperand", "(", "MemRefBegin", "+", "<STR_LIT>", ")", ";", "if", "(", "!", "DispMO", ".", "isImm", "(", ")", ")", "return", "false", ";", "Offset", "=", "DispMO", ".", "getImm", "(", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "OffsetIsScalable", "=", "false", ";"], "ground_truth": ["BaseOps", ".", "push_back", "(", "BaseOp", ")", ";"], "File": "X86InstrInfo143", "Func": "getMemOperandsWithOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15277, "Length": 131, "Cover_Rate": 0.6150234741784038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15278, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mips_mem_fits_mode_p", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{"], "ground_truth": ["return", "(", "MEM_P", "(", "x", ")", "&&", "MEM_SIZE_KNOWN_P", "(", "x", ")", "&&", "MEM_SIZE", "(", "x", ")", "==", "GET_MODE_SIZE", "(", "mode", ")", ")", ";"], "File": "mips", "Func": "mips_mem_fits_mode_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15279, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "}"], "File": "VEISelLowering20", "Func": "lowerGlobalTLSAddress", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15280, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "bool", "micro<ISA_LIT>LEByteOrder", "=", "needsMMLEByteOrder", "(", "(", "unsigned", ")", "Kind", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "<STR_LIT>", "?", "(", "micro<ISA_LIT>LEByteOrder", "?", "calculateMMLEIndex", "(", "i", ")", ":", "i", ")", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "<STR_LIT>", "?", "(", "micro<ISA_LIT>LEByteOrder", "?", "calculateMMLEIndex", "(", "i", ")", ":", "i", ")", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "=", "(", "uint8_t", ")", "(", "(", "CurVal", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend37", "Func": "applyFixup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15281, "Length": 178, "Cover_Rate": 0.5071225071225072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_s8_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15282, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "iss4_0Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15283, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "RLL", "=", "getDef", "(", "SrcReg", ",", "MRI", ")", ";", "if", "(", "RLL", "&&", "RLL", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LGFR", "=", "RLL", ";", "RLL", "=", "getDef", "(", "LGFR", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "}", "if", "(", "!", "RLL", "||", "!", "isShift", "(", "RLL", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "MachineInstr", "*", "SRL", "=", "getDef", "(", "RLL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "SRL", "||", "!", "isShift", "(", "SRL", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "false", ";", "MachineInstr", "*", "IPM", "=", "getDef", "(", "SRL", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "IPM", "||", "IPM", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "IPM", "->", "getParent", "(", ")", "!=", "Compare", "->", "getParent", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "IPM", ",", "MBBE", "=", "Compare", ";", "for", "(", "++", "MBBI", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";"], "ground_truth": ["if", "(", "MI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "return", "false", ";"], "File": "SystemZInstrInfo", "Func": "removeIPMBasedCompare", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15284, "Length": 200, "Cover_Rate": 0.7067137809187279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "VT", ",", "GA", "->", "getOffset", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "TVMISelLowering", "Func": "LowerGlobalAddress", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15285, "Length": 34, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "useAM3", ")", "{", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "<NUM_LIT>", ")", "!=", "Addr", ".", "Offset", ")", ";", "if", "(", "needsLowering", "&&", "isThumb2", ")", "needsLowering", "=", "!", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "needsLowering", "=", "(", "Addr", ".", "Offset", ">", "<NUM_LIT>", "||", "Addr", ".", "Offset", "<", "-", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "<NUM_LIT>", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "*", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";"], "File": "ARMFastISel79", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15286, "Length": 201, "Cover_Rate": 0.6090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewOpc", "=", "IsPreIdx", "?", "getPreIndexedOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ":", "getPostIndexedOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "!", "isPairedLdSt", "(", "*", "I", ")", ")", "{", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "Update", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "I", ")", ")", ".", "add", "(", "getLdStBaseOp", "(", "*", "I", ")", ")", ".", "addImm", "(", "Value", ")", ".", "setMemRefs", "(", "I", "->", "memoperands_begin", "(", ")", ",", "I", "->", "memoperands_end", "(", ")", ")", ";", "}", "else", "{", "int", "Scale", "=", "getMemScale", "(", "*", "I", ")", ";", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "Update", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "I", ",", "<NUM_LIT>", ")", ")", ".", "add", "(", "getLdStRegOp", "(", "*", "I", ",", "<NUM_LIT>", ")", ")", ".", "add", "(", "getLdStBaseOp", "(", "*", "I", ")", ")", ".", "addImm", "(", "Value", "/", "Scale", ")", ".", "setMemRefs", "(", "I", "->", "memoperands_begin", "(", ")", ",", "I", "->", "memoperands_end", "(", ")", ")", ";", "}", "(", "void", ")", "MIB", ";", "if", "(", "IsPreIdx", ")", "{", "++", "NumPreFolded", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "++", "NumPostFolded", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64LoadStoreOptimizer2", "Func": "mergeUpdateInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15287, "Length": 280, "Cover_Rate": 0.6047516198704104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>AsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ")", ";", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser", "Func": "LLVMInitializeRISCVAsmParser", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15288, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "TRI", "->", "isTypeLegalForClass", "(", "*", "RC", ",", "<STR_LIT>", ")", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SNESInstrInfo", "Func": "loadRegFromStackSlot", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15289, "Length": 64, "Cover_Rate": 0.31527093596059114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NumBits", "=", "Info", ".", "TargetSize", "+", "Info", ".", "TargetOffset", ";", "auto", "NumBytes", "=", "(", "NumBits", "/", "<NUM_LIT>", ")", "+", "(", "(", "NumBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";"], "ground_truth": ["assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MINA32AsmBackend", "Func": "applyFixup", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15290, "Length": 64, "Cover_Rate": 0.35359116022099446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BPAdj", "=", "adj", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo10", "Func": "setBasePtrStackAdjustment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15291, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "sh_output_function_epilogue", "(", "FILE", "*", ")", "{"], "ground_truth": ["}"], "File": "sh", "Func": "sh_output_function_epilogue", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15292, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMachOStreamer", "(", "*", "T", ",", "createMachOStreamer", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{", "&", "getThe<ISA_LIT>leTarget", "(", ")", ",", "&", "getTheARM64Target", "(", ")", "}", ")", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>leAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>beTarget", "(", ")", ",", "create<ISA_LIT>beAsmBackend", ")", ";"], "ground_truth": ["}"], "File": "AArch64MCTargetDesc4", "Func": "LLVMInitializeAArch64TargetMC", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15293, "Length": 81, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MIb", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["const", "MachineOperand", "*", "BaseOpA", "=", "nullptr", ",", "*", "BaseOpB", "=", "nullptr", ";"], "File": "RISCVInstrInfo", "Func": "areMemAccessesTriviallyDisjoint", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15294, "Length": 63, "Cover_Rate": 0.3088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "adds6_0ExtOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "adds6_0ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15295, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "Start", ";"], "ground_truth": ["}"], "File": "SNESAsmParser", "Func": "getStartLoc", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15296, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "O", "<<", "'#'", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "uint64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ";", "if", "(", "!", "Modifier", "||", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "O", "<<", "(", "isMemOp", "?", "'&'", ":", "'#'", ")", ";", "if", "(", "Offset", ")", "O", "<<", "'('", "<<", "Offset", "<<", "'+'", ";", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", "->", "print", "(", "O", ",", "MAI", ")", ";"], "ground_truth": ["if", "(", "Offset", ")", "O", "<<", "')'", ";"], "File": "MSP430AsmPrinter (2)", "Func": "printOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15297, "Length": 143, "Cover_Rate": 0.6589861751152074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Ext", "=", "Ld", "->", "getExtensionType", "(", ")", ";", "bool", "Fast", ";", "unsigned", "Alignment", "=", "Ld", "->", "getAlignment", "(", ")", ";", "if", "(", "RegVT", ".", "is256BitVector", "(", ")", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "Ext", "==", "<STR_LIT>", "&&", "(", "(", "Ld", "->", "isNonTemporal", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", "&&", "Alignment", ">=", "<NUM_LIT>", ")", "||", "(", "TLI", ".", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "RegVT", ",", "*", "Ld", "->", "getMemOperand", "(", ")", ",", "&", "Fast", ")", "&&", "!", "Fast", ")", ")", ")", "{", "unsigned", "NumElems", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getScalarType", "(", ")", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Load1", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Alignment", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "Ptr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "Ptr", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Load2", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MinAlign", "(", "Alignment", ",", "<NUM_LIT>", ")", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Load2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "Load1", ",", "Load2", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "NewVec", ",", "TF", ",", "true", ")", ";", "}", "if", "(", "Ext", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "RegVT", ".", "isVector", "(", ")", "&&", "RegVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "{", "unsigned", "NumElts", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "IntVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumElts", ")", ";", "if", "(", "TLI", ".", "isTypeLegal", "(", "IntVT", ")", ")", "{", "SDValue", "IntLoad", "=", "DAG", ".", "getLoad", "(", "IntVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ld", "->", "getBasePtr", "(", ")", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Alignment", ",", "Ld", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "BoolVec", "=", "DAG", ".", "getBitcast", "(", "RegVT", ",", "IntLoad", ")", ";", "return", "DCI", ".", "CombineTo", "(", "N", ",", "BoolVec", ",", "IntLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering177", "Func": "combineLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15298, "Length": 455, "Cover_Rate": 0.8302919708029197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "CM", "!=", "CodeModel", "::", "Small", "&&", "CM", "!=", "CodeModel", "::", "Large", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "RM", "=", "Reloc", "::", "PIC_", ";", "else", "if", "(", "RM", "==", "Reloc", "::", "Default", "||", "RM", "==", "Reloc", "::", "DynamicNoPIC", ")", "RM", "=", "Reloc", "::", "Static", ";", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";"], "ground_truth": ["X", "->", "initMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "AArch64MCTargetDesc31", "Func": "createAArch64MCCodeGenInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15299, "Length": 75, "Cover_Rate": 0.47770700636942676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isGuaranteedValidSetBounds", "(", "MI", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo27", "Func": "isGuaranteedNotToTrap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15300, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "IsSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "AbsOffset", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "File": "M68kFrameLowering", "Func": "BuildStackAdjustment", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15301, "Length": 51, "Cover_Rate": 0.45535714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CortexA57", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "CortexA65", ":", "break", ";", "case", "CortexA72", ":", "case", "CortexA73", ":", "case", "CortexA75", ":", "case", "CortexA76", ":", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Cyclone", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM1", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "ExynosM3", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MaxJumpTableSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "break", ";", "case", "Falkor", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64Subtarget6", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15302, "Length": 128, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR0", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR1", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR2", ",", "VT", ")", ";", "}", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering156", "Func": "LowerOperation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15303, "Length": 213, "Cover_Rate": 0.4209486166007905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CN", "->", "getValueAPF", "(", ")", ".", "convertToInteger", "(", "IntVal", ",", "APFloat", "::", "rmTowardZero", ",", "&", "IsExact", ")", ";", "if", "(", "!", "IsExact", "||", "!", "IntVal", ".", "isPowerOf2", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "FBits", "=", "IntVal", ".", "logBase2", "(", ")", ";"], "File": "AArch64ISelDAGToDAG13", "Func": "SelectCVTFixedPosOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15304, "Length": 42, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_aarch64_urhaddv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrhaddq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15305, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "ArchFS", "=", "<STR_LIT>", "(", "TT", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "{", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "Z80MCTargetDesc1", "Func": "createZ80MCSubtargetInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15306, "Length": 50, "Cover_Rate": 0.5747126436781609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BExtended", "=", "false", ";", "for", "(", "MCInst", "::", "iterator", "B", "=", "MCI", ".", "begin", "(", ")", "+", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructionsOffset", ";", "B", "!=", "MCI", ".", "end", "(", ")", ";", "++", "B", ")", "{", "MCInst", "const", "*", "Inst", "=", "B", "->", "getInst", "(", ")", ";", "if", "(", "JumpInst", "==", "Inst", ")", "continue", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isImmext", "(", "*", "Inst", ")", ")", "{", "BExtended", "=", "true", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "JumpInst", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "Inst", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "isOrderedCompoundPair", "(", "*", "Inst", ",", "BExtended", ",", "*", "JumpInst", ",", "JExtended", ")", ")", "{", "MCInst", "*", "CompoundInsn", "=", "getCompoundInsn", "(", "Context", ",", "*", "Inst", ",", "*", "JumpInst", ")", ";", "if", "(", "CompoundInsn", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Inst", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "JumpInst", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", "<<", "CompoundInsn", "->", "getOpcode", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["J", "->", "setInst", "(", "CompoundInsn", ")", ";"], "File": "HexagonMCCompound11", "Func": "lookForCompound", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15307, "Length": 172, "Cover_Rate": 0.5602605863192183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "arm_init_simd_builtin_scalar_types", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "neon_builtin_data", ")", ";", "i", "++", ",", "fcode", "++", ")", "{", "arm_builtin_datum", "*", "d", "=", "&", "neon_builtin_data", "[", "i", "]", ";", "arm_init_builtin", "(", "fcode", ",", "d", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "arm-builtins", "Func": "arm_init_neon_builtins", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15308, "Length": 45, "Cover_Rate": 0.703125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FromReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ToReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", ".", "getRegClass", "(", "FromReg", ")", "!=", "MRI", ".", "getRegClass", "(", "ToReg", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "ReplaceDominatedUses", "(", "MBB", ",", "MI", ",", "FromReg", ",", "ToReg", ",", "MRI", ",", "MDT", ",", "LIS", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMemIntrinsicResults", "Func": "optimizeCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15309, "Length": 69, "Cover_Rate": 0.345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "OPTION_MASK_P9_VECTOR", ",", "OTHER_P9_VECTOR_MASKS", ",", "<STR_LIT>", "}", ",", "{", "OPTION_MASK_P8_VECTOR", ",", "OTHER_P8_VECTOR_MASKS", ",", "<STR_LIT>", "}", ",", "{", "OPTION_MASK_VSX", ",", "OTHER_VSX_VECTOR_MASKS", ",", "<STR_LIT>", "}", ",", "}", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "flags", ")", ";", "i", "++", ")", "{", "HOST_WIDE_INT", "no_flag", "=", "flags", "[", "i", "]", ".", "no_flag", ";", "if", "(", "(", "rs6000_isa_flags", "&", "no_flag", ")", "==", "<NUM_LIT>", "&&", "(", "rs6000_isa_flags_explicit", "&", "no_flag", ")", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "dep_flags", "=", "flags", "[", "i", "]", ".", "dep_flags", ";", "HOST_WIDE_INT", "set_flags", "=", "(", "rs6000_isa_flags_explicit", "&", "rs6000_isa_flags", "&", "dep_flags", ")", ";", "if", "(", "set_flags", ")", "{", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "ARRAY_SIZE", "(", "rs6000_opt_masks", ")", ";", "j", "++", ")", "if", "(", "(", "set_flags", "&", "rs6000_opt_masks", "[", "j", "]", ".", "mask", ")", "!=", "<NUM_LIT>", ")", "{", "set_flags", "&=", "~", "rs6000_opt_masks", "[", "j", "]", ".", "mask", ";", "error", "(", "<STR_LIT>", ",", "flags", "[", "i", "]", ".", "name", ",", "rs6000_opt_masks", "[", "j", "]", ".", "name", ")", ";", "}", "gcc_assert", "(", "!", "set_flags", ")", ";"], "ground_truth": ["}"], "File": "rs60007", "Func": "rs6000_disable_incompatible_switches", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15310, "Length": 167, "Cover_Rate": 0.7422222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "unsigned", "short", "vec_vmaxuh", "(", "vector", "unsigned", "short", "a1", ",", "vector", "unsigned", "short", "a2", ")", "{", "return", "(", "vector", "unsigned", "short", ")", "__builtin_altivec_vmaxuh", "(", "(", "vector", "signed", "short", ")", "a1", ",", "(", "vector", "signed", "short", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vmaxuh", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15311, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "COp", "||", "(", "!", "isa", "<", "UndefValue", ">", "(", "COp", ")", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "COp", ")", ")", ")", "return", "nullptr", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "COp", ")", ")", "{", "Indexes", "[", "I", "]", "=", "-", "<NUM_LIT>", ";", "continue", ";", "}", "uint32_t", "Index", "=", "cast", "<", "ConstantInt", ">", "(", "COp", ")", "->", "getZExtValue", "(", ")", ";", "Index", "&=", "Size", "-", "<NUM_LIT>", ";", "Indexes", "[", "I", "]", "=", "Index", ";"], "ground_truth": ["}"], "File": "X86InstCombineIntrinsic1", "Func": "simplifyX86vpermv", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15312, "Length": 79, "Cover_Rate": 0.32510288065843623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_dup_p8", "(", "const", "poly8_t", "*", "__a", ")", "{"], "ground_truth": ["return", "(", "poly8x16_t", ")", "__builtin_neon_vld1_dupv16qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld1q_dup_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15313, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mii", ",", "MCContext", "&", "ctx", ")", ":", "MII", "(", "mii", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "Z80MCCodeEmitter1", "Func": "Z80MCCodeEmitter", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15314, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "x", "=", "avr_map", "(", "f", ",", "i", ")", ";", "if", "(", "x", "<=", "<NUM_LIT>", ")", "{", "x", "=", "avr_map", "(", "ginv", ",", "x", ")", ";", "if", "(", "x", ">", "<NUM_LIT>", ")", "return", "f_ginv", ";", "}", "f_ginv", ".", "map", "=", "(", "f_ginv", ".", "map", "<<", "<NUM_LIT>", ")", "+", "x", ";", "}", "if", "(", "<NUM_LIT>", "==", "avr_map_metric", "(", "f_ginv", ".", "map", ",", "MAP_NONFIXED_0_7", ")", ")", "{", "f_ginv", ".", "cost", "=", "<NUM_LIT>", "+", "(", "val_used_p", "&&", "!", "val_const_p", ")", ";", "}", "else", "{", "rtx", "xop", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "gen_int_mode", "(", "f_ginv", ".", "map", ",", "SImode", ")", ";", "xop", "[", "<NUM_LIT>", "]", "=", "all_regs_rtx", "[", "<NUM_LIT>", "]", ";", "xop", "[", "<NUM_LIT>", "]", "=", "val_used_p", "?", "xop", "[", "<NUM_LIT>", "]", ":", "const0_rtx", ";", "avr_out_insert_bits", "(", "xop", ",", "&", "f_ginv", ".", "cost", ")", ";", "f_ginv", ".", "cost", "+=", "val_const_p", "&&", "val_used_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}"], "ground_truth": ["f_ginv", ".", "cost", "+=", "g", "->", "cost", ";"], "File": "avr6", "Func": "avr_map_decompose", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15315, "Length": 166, "Cover_Rate": 0.6434108527131783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mmmmmFromXOP2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "default", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "mmmmmFromVEX2of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "-", "<NUM_LIT>", ";", "case", "XOP_MAP_SELECT_8", ":", "insn", "->", "opcodeType", "=", "XOP8_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "XOP_MAP_SELECT_9", ":", "insn", "->", "opcodeType", "=", "XOP9_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "case", "XOP_MAP_SELECT_A", ":", "insn", "->", "opcodeType", "=", "XOPA_MAP", ";", "return", "consumeByte", "(", "insn", ",", "&", "insn", "->", "opcode", ")", ";", "}", "}", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_38", ";", "}", "else", "if", "(", "current", "==", "<NUM_LIT>", ")", "{", "dbgprintf", "(", "insn", ",", "<STR_LIT>", ",", "current", ")", ";", "if", "(", "consumeByte", "(", "insn", ",", "&", "current", ")", ")", "return", "-", "<NUM_LIT>", ";", "insn", "->", "opcodeType", "=", "THREEBYTE_3A", ";"], "ground_truth": ["}", "else", "{"], "File": "X86DisassemblerDecoder22", "Func": "readOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15316, "Length": 219, "Cover_Rate": 0.4085820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectInlineAsmMemoryOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15317, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm512_inserti32x4", "(", "_mm512_setzero_si512", "(", ")", ",", "__A", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_zextsi128_si512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15318, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "reg", ")", "return", "false", ";", "if", "(", "modes_too", "&&", "(", "GET_MODE", "(", "in", ")", "!=", "GET_MODE", "(", "reg", ")", ")", ")", "return", "false", ";", "return", "(", "REGNO", "(", "in", ")", "==", "REGNO", "(", "reg", ")", ")", ";", "case", "SCRATCH", ":", "case", "CC0", ":", "case", "PC", ":", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "return", "false", ";", "default", ":", "break", ";", "}", "if", "(", "code", "==", "SET", "&&", "!", "reg", ")", "return", "mep_mentioned_p", "(", "SET_DEST", "(", "in", ")", ",", "reg", ",", "modes_too", ")", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "code", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "register", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "in", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "mep_mentioned_p", "(", "XVECEXP", "(", "in", ",", "i", ",", "j", ")", ",", "reg", ",", "modes_too", ")", ")", "return", "true", ";", "}", "else", "if", "(", "fmt", "[", "i", "]", "==", "'e'", "&&", "mep_mentioned_p", "(", "XEXP", "(", "in", ",", "i", ")", ",", "reg", ",", "modes_too", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "mep", "Func": "mep_mentioned_p", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15319, "Length": 198, "Cover_Rate": 0.6513157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ExtraVT", "=", "cast", "<", "VTSDNode", ">", "(", "N1", ")", "->", "getVT", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", "if", "(", "!", "<STR_LIT>", "(", "N00", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N00", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "ExtraVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N00", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "combineSignExtendInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15320, "Length": 177, "Cover_Rate": 0.7662337662337663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BankConflictHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{"], "ground_truth": ["Accesses", ".", "clear", "(", ")", ";"], "File": "ARMHazardRecognizer19", "Func": "AdvanceCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15321, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "MO_COFFSTUB", ",", "<STR_LIT>", "}", ",", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_NC", ",", "<STR_LIT>", "}", ",", "{", "MO_TLS", ",", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "}", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "File": "AArch64InstrInfo115", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15322, "Length": 37, "Cover_Rate": 0.47435897435897434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpgt_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["static", "const", "__vector", "unsigned", "int", "mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "xmmintrin", "Func": "_mm_cmpgt_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15323, "Length": 39, "Cover_Rate": 0.38613861386138615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "PFIndexes", "[", "i", "]", "=", "<NUM_LIT>", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";"], "ground_truth": ["unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerVECTOR_SHUFFLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15324, "Length": 374, "Cover_Rate": 0.62751677852349, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "ImmDisp", "=", "Tok", ".", "getIntVal", "(", ")", ";", "AsmToken", "ImmDispToken", "=", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "isParsingInlineAsm", "(", ")", ")", "InstInfo", "->", "AsmRewrites", "->", "emplace_back", "(", "AOK_ImmPrefix", ",", "ImmDispToken", ".", "getLoc", "(", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "create", "(", "ImmDisp", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "(", "getPointerWidth", "(", ")", ",", "SegReg", ",", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "ImmDispToken", ".", "getEndLoc", "(", ")", ",", "Size", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "ParseIntelBracExpression", "(", "SegReg", ",", "Start", ",", "ImmDisp", ",", "false", ",", "Size", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Val", ";"], "File": "X86AsmParser104", "Func": "ParseIntelSegmentOverride", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15325, "Length": 144, "Cover_Rate": 0.4260355029585799, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "UnusedReg", ";", "<ISA_LIT>Regs", ".", "resize", "(", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ",", "Reg", ")", ";"], "ground_truth": ["}"], "File": "TVMMachineFunctionInfo", "Func": "initTVMRegs", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15326, "Length": 23, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "for", "(", "chain", "=", "head", "->", "first", ";", "chain", ";", "chain", "=", "chain", "->", "next_use", ")", "{", "fma_node", "*", "child_fma", ";", "rtx", "fma_rtx", ",", "*", "accum_rtx_p", ";", "if", "(", "!", "is_fmul_fmac_insn", "(", "chain", "->", "insn", ",", "false", ")", ")", "continue", ";", "fma_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "chain", "->", "insn", ")", ")", ";", "if", "(", "GET_CODE", "(", "fma_rtx", ")", "==", "NEG", ")", "fma_rtx", "=", "XEXP", "(", "fma_rtx", ",", "<NUM_LIT>", ")", ";", "accum_rtx_p", "=", "&", "XEXP", "(", "fma_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "*", "accum_rtx_p", ")", ")", "accum_rtx_p", "=", "&", "XEXP", "(", "*", "accum_rtx_p", ",", "<NUM_LIT>", ")", ";", "if", "(", "accum_rtx_p", "!=", "chain", "->", "loc", ")", "continue", ";", "if", "(", "this", "->", "get_fma_node", "(", "chain", "->", "insn", ")", ")", "continue", ";", "child_fma", "=", "new", "fma_node", "(", "node", ",", "chain", ")", ";"], "ground_truth": ["node", "->", "add_child", "(", "child_fma", ")", ";"], "File": "cortex-a57-fma-steering", "Func": "analyze_fma_fmul_insn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15327, "Length": 144, "Cover_Rate": 0.5647058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo11", "Func": "isAsmOnlyOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15328, "Length": 20, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "raw_ostream", "&", "O", ",", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "TargetAsmInfo", "*", "T", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "V", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "T", ",", "OL", ",", "V", ")", ",", "DbgInfo", "(", "O", ",", "T", ")", "{"], "ground_truth": ["PTLI", "=", "TM", ".", "getTargetLowering", "(", ")", ";"], "File": "PIC16AsmPrinter3", "Func": "PIC16AsmPrinter", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15329, "Length": 53, "Cover_Rate": 0.803030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "unsigned_p", ")", "return", "aarch64_lookup_simd_builtin_type", "(", "mode", ",", "qualifier_unsigned", ")", ";"], "ground_truth": ["else", "return", "aarch64_lookup_simd_builtin_type", "(", "mode", ",", "qualifier_none", ")", ";"], "File": "aarch64-builtins2", "Func": "aarch64_simd_builtin_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15330, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass (2)1", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15331, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16_t", ")", "Version", ";"], "ground_truth": ["}"], "File": "MipsABIFlagsSection (2)1", "Func": "getVersionValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15332, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "ST", ")", ",", "Subtarget", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SparcInstrInfo", "Func": "SparcInstrInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15333, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreTargetMachine22", "Func": "getTargetTransformInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15334, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "SB", "=", "*", "B", "->", "succ_begin", "(", ")", ";", "MachineLoop", "*", "L", "=", "MLI", "->", "getLoopFor", "(", "SB", ")", ";"], "ground_truth": ["return", "L", "&&", "SB", "==", "L", "->", "getHeader", "(", ")", "&&", "MDT", "->", "dominates", "(", "B", ",", "SB", ")", ";"], "File": "HexagonEarlyIfConv1", "Func": "isPreheader", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15335, "Length": 42, "Cover_Rate": 0.6176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "PHISourceT", ",", "<NUM_LIT>", ">", "ElimiatedSources", ";", "for", "(", "auto", "<ISA_LIT>", ":", "Sources", ")", "{"], "ground_truth": ["if", "(", "<ISA_LIT>", ".", "first", "==", "SourceReg", "&&", "(", "<ISA_LIT>", ".", "second", "==", "nullptr", "||", "<ISA_LIT>", ".", "second", "==", "SourceMBB", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer", "Func": "phiInfoElementRemoveSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15336, "Length": 39, "Cover_Rate": 0.38613861386138615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitObjectArch", "(", "unsigned", "Arch", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMTargetStreamer10", "Func": "emitObjectArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15337, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "hi", "=", "trunc_int_for_mode", "(", "value", "&", "<NUM_LIT>", ",", "SImode", ")", ";", "lo", "=", "value", "&", "<NUM_LIT>", ";", "insn", "=", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "REGSAVE_CONTROL_TEMP", ")", ",", "GEN_INT", "(", "hi", ")", ")", ";", "if", "(", "lo", ")", "{", "insn", "=", "emit_insn", "(", "gen_iorsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "REGSAVE_CONTROL_TEMP", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "REGSAVE_CONTROL_TEMP", ")", ",", "GEN_INT", "(", "lo", ")", ")", ")", ";", "}", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "gen_rtx_REG", "(", "SImode", ",", "dest", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "src", ")", ",", "gen_rtx_REG", "(", "SImode", ",", "REGSAVE_CONTROL_TEMP", ")", ")", ")", ";", "if", "(", "mark_frame", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "gen_rtx_REG", "(", "SImode", ",", "dest", ")", ",", "gen_rtx_PLUS", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "dest", ")", ",", "GEN_INT", "(", "value", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "mep1", "Func": "add_constant", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15338, "Length": 144, "Cover_Rate": 0.5236363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "(", "TARGET_HITACHI", "||", "ca", "->", "renesas_abi", ")", "&&", "!", "TARGET_SH5", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "sh_pretend_outgoing_varargs_named", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15339, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmInfoFn", "A", "(", "The<ISA_LIT>Target", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterCodeEmitter", "(", "The<ISA_LIT>Target", ",", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>AsmBackend", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterObjectStreamer", "(", "The<ISA_LIT>Target", ",", "createMCStreamer", ")", ";"], "File": "MBlazeTargetMachine6", "Func": "LLVMInitializeMBlazeTarget", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15340, "Length": 37, "Cover_Rate": 0.7115384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "TM", ".", "isPositionIndependent", "(", ")", ")", "{", "bool", "Indirect", "=", "STI", ".", "isGVIndirectSymbol", "(", "GV", ")", ";", "bool", "UseOpcodeThatLoads", "=", "Indirect", "&&", "!", "STI", ".", "isThumb", "(", ")", ";", "unsigned", "Opc", "=", "UseMovt", "&&", "!", "STI", ".", "isTargetELF", "(", ")", "?", "(", "UseOpcodeThatLoads", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "Opcodes", ".", "MOV_ga_pcrel", ")", ":", "(", "UseOpcodeThatLoads", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "Opcodes", ".", "LDRLIT_ga_pcrel", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "int", "TargetFlags", "=", "<STR_LIT>", ";", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", ")", "TargetFlags", "|=", "<STR_LIT>", ";", "if", "(", "STI", ".", "isGVInGOT", "(", "GV", ")", ")", "TargetFlags", "|=", "<STR_LIT>", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "TargetFlags", ")", ";", "if", "(", "Indirect", ")", "{", "if", "(", "!", "UseOpcodeThatLoads", ")", "{", "auto", "ResultReg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "auto", "AddressReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "AddressReg", ")", ";", "auto", "InsertBefore", "=", "std", "::", "next", "(", "MIB", "->", "getIterator", "(", ")", ")", ";", "auto", "MIBLoad", "=", "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "MIB", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opcodes", ".", "LOAD32", ")", ")", ".", "addDef", "(", "ResultReg", ")", ".", "addReg", "(", "AddressReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "addGOTMemOperand", "(", "MIBLoad", ")", ";", "if", "(", "!", "constrainSelectedInstRegOperands", "(", "*", "MIBLoad", ",", "TII", ",", "TRI", ",", "RBI", ")", ")", "return", "false", ";", "}", "else", "{", "addGOTMemOperand", "(", "MIB", ")", ";", "}", "}", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "bool", "isReadOnly", "=", "STI", ".", "getTargetLowering", "(", ")", "->", "isReadOnly", "(", "GV", ")", ";", "if", "(", "STI", ".", "isROPI", "(", ")", "&&", "isReadOnly", ")", "{", "unsigned", "Opc", "=", "UseMovt", "?", "Opcodes", ".", "MOV_ga_pcrel", ":", "Opcodes", ".", "LDRLIT_ga_pcrel", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "Opc", ")", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "MIB", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "}", "if", "(", "STI", ".", "isRWPI", "(", ")", "&&", "!", "isReadOnly", ")", "{", "auto", "Offset", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "OffsetMIB", ";"], "ground_truth": ["if", "(", "UseMovt", ")", "{"], "File": "ARMInstructionSelector4", "Func": "selectGlobal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15341, "Length": 373, "Cover_Rate": 0.3589990375360924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", ")", ")", "&&", "(", "BString", "==", "<NUM_LIT>", "||", "BString", "==", "<NUM_LIT>", ")", "&&", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARM64AddressingModes", "Func": "isAdvSIMDModImmType11", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15342, "Length": 36, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "->", "isHalfTy", "(", ")", "||", "Ty", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "||", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64TargetTransformInfo", "Func": "isElementTypeLegalForScalableVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15343, "Length": 66, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SpeculativeExecutionSideEffectSuppression", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "EnableSpeculativeExecutionSideEffectSuppression", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "bool", "Modified", "=", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";"], "File": "X86SpeculativeExecutionSideEffectSuppression", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15344, "Length": 71, "Cover_Rate": 0.3212669683257919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "CPU", "=", "<STR_LIT>", "(", "TT", ",", "TM", ".", "getTargetCPU", "(", ")", ")", ";", "StringRef", "FS", "=", "TM", ".", "getTargetFeatureString", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "MTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "const", "<ISA_LIT>Subtarget", "STI", "(", "TT", ",", "CPU", ",", "FS", ",", "MTM", ".", "isLittleEndian", "(", ")", ",", "MTM", ")", ";", "bool", "IsABICalls", "=", "STI", ".", "isABICalls", "(", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "MTM", ".", "getABI", "(", ")", ";", "if", "(", "IsABICalls", ")", "{", "TS", ".", "emitDirectiveAbiCalls", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Static", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "TS", ".", "emitDirectiveOptionPic0", "(", ")", ";", "}"], "ground_truth": ["std", "::", "string", "SectionName", "=", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "getCurrentABIString", "(", ")", ";"], "File": "MipsAsmPrinter90", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15345, "Length": 137, "Cover_Rate": 0.4823943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isValidClauseInst", "(", "MI", ",", "IsVMEM", ")", ")", "continue", ";", "RegUse", "Defs", ",", "Uses", ";", "GCNDownwardRPTracker", "RPT", "(", "*", "LIS", ")", ";", "RPT", ".", "reset", "(", "MI", ")", ";", "if", "(", "!", "processRegUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "continue", ";", "unsigned", "Length", "=", "<NUM_LIT>", ";", "for", "(", ";", "Next", "!=", "E", "&&", "Length", "<", "FuncMaxClause", ";", "++", "Next", ")", "{", "if", "(", "!", "isValidClauseInst", "(", "*", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "*", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "<NUM_LIT>", ")", "continue", ";", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "B", ".", "addUse", "(", "R", ".", "first", ",", "R", ".", "second", ".", "first", "&", "~", "RegState", "::", "Kill", ",", "SubReg", ")", ";", "}", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";", "Uses", ".", "erase", "(", "Reg", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "LIS", "->", "removeInterval", "(", "Reg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "Reg", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Uses", ")", "{", "unsigned", "Reg", "=", "R", ".", "first", ";"], "ground_truth": ["if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";"], "File": "SIFormMemoryClauses1", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15346, "Length": 424, "Cover_Rate": 0.6244477172312224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "spu_vector_alignment_reachable", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "is_packed", ")", "{"], "ground_truth": ["if", "(", "is_packed", ")", "return", "false", ";"], "File": "spu", "Func": "spu_vector_alignment_reachable", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15347, "Length": 19, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";"], "ground_truth": ["}"], "File": "BPFAsmParser", "Func": "getEndLoc", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15348, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "User", ":", "I", ".", "users", "(", ")", ")", "ProcessUser", "(", "MemOpOffsetMap", ",", "*", "User", ",", "Offset", ",", "false", ")", ";", "ProcessMemOpWRTCompositeSource", "(", "SrcMem", ",", "MemOpOffsetMap", ",", "DestTy", ")", ";"], "ground_truth": ["}"], "File": "JVMMemIntrinsicsHandler", "Func": "ProcessArrays", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15349, "Length": 34, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AMDGPURegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";"], "File": "AMDGPUTargetMachine", "Func": "getRegisterInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15350, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Coexist", "&&", "!", "Dependence", ")", "return", "true", ";", "if", "(", "PromotedToDotNew", ")", "demoteToDotOld", "(", "I", ")", ";", "cleanUpDotCur", "(", ")", ";", "if", "(", "GlueAllocframeStore", ")", "{", "useCalleesSP", "(", "I", ")", ";", "GlueAllocframeStore", "=", "false", ";", "}", "if", "(", "ChangedOffset", "!=", "INT64_MAX", ")", "undoChangedOffset", "(", "I", ")", ";", "if", "(", "GlueToNewValueJump", ")", "{"], "ground_truth": ["GlueToNewValueJump", "=", "false", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "isLegalToPruneDependencies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15351, "Length": 58, "Cover_Rate": 0.35802469135802467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";"], "ground_truth": ["NewMIs", ".", "back", "(", ")", "->", "addMemOperand", "(", "MF", ",", "MMO", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "StoreRegToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15352, "Length": 60, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "iter", ".", "skip_subrtxes", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_tls_referenced_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15353, "Length": 29, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Instructions", ".", "push_back", "(", "NopInst", ")", ";", "return", "false", ";", "}", "if", "(", "MCID", ".", "mayLoad", "(", ")", "||", "MCID", ".", "mayStore", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MCID", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "const", "MCOperandInfo", "&", "OpInfo", "=", "MCID", ".", "OpInfo", "[", "i", "]", ";", "if", "(", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_MEMORY", ")", "||", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_UNKNOWN", ")", ")", "{", "MCOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "int", "MemOffset", "=", "Op", ".", "getImm", "(", ")", ";", "if", "(", "MemOffset", "<", "-", "<NUM_LIT>", "||", "MemOffset", ">", "<NUM_LIT>", ")", "{", "expandMemInst", "(", "Inst", ",", "IDLoc", ",", "Instructions", ",", "MCID", ".", "mayLoad", "(", ")", ",", "true", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "Op", ".", "getExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "const", "MCSymbolRefExpr", "*", "SR", "=", "static_cast", "<", "const", "MCSymbolRefExpr", "*", ">", "(", "Expr", ")", ";", "if", "(", "SR", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "expandMemInst", "(", "Inst", ",", "IDLoc", ",", "Instructions", ",", "MCID", ".", "mayLoad", "(", ")", ",", "false", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "isEvaluated", "(", "Expr", ")", ")", "{", "expandMemInst", "(", "Inst", ",", "IDLoc", ",", "Instructions", ",", "MCID", ".", "mayLoad", "(", ")", ",", "false", ")", ";", "return", "false", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "processInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15354, "Length": 274, "Cover_Rate": 0.35309278350515466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>leTarget", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "The<ISA_LIT>beTarget", ")", ";"], "File": "ARM64AsmPrinter", "Func": "LLVMInitializeARM64AsmPrinter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15355, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "const0_rtx", ")", ")", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}", "dump_stack_clash_frame_info", "(", "PROBE_INLINE", ",", "size", "!=", "rounded_size", ")", ";", "}", "else", "{", "emit_move_insn", "(", "r12", ",", "GEN_INT", "(", "rounded_size", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "r12", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "r12", ")", ")", ")", ";", "emit_insn", "(", "gen_probe_stack_range", "(", "Pmode", ",", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "r12", ",", "r14", ")", ")", ";", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "dump_stack_clash_frame_info", "(", "PROBE_LOOP", ",", "size", "!=", "rounded_size", ")", ";", "}", "}", "else", "dump_stack_clash_frame_info", "(", "NO_PROBE_SMALL_FRAME", ",", "true", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "{", "if", "(", "size", "-", "rounded_size", ">=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "r14", ",", "GEN_INT", "(", "size", "-", "rounded_size", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "r14", ")", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "rounded_size", "-", "size", ")", ")", ")", ")", ";", "}", "if", "(", "first", ")", "{", "emit_move_insn", "(", "r12", ",", "GEN_INT", "(", "first", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "r12", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "loongarch1", "Func": "loongarch_emit_probe_stack_range", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15356, "Length": 211, "Cover_Rate": 0.6098265895953757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DELETE_MEMBERS", "(", "E", ")", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "~SCAGraph", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15357, "Length": 6, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "ImmVal", "=", "(", "int32_t", ")", "DefMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "UseOpc", "=", "UseMI", ".", "getOpcode", "(", ")", ";", "unsigned", "NewUseOpc", ";", "unsigned", "UseIdx", ";", "int", "CommuteIdx", "=", "-", "<NUM_LIT>", ";", "bool", "TieOps", "=", "false", ";", "switch", "(", "UseOpc", ")", "{", "case", "<STR_LIT>", ":", "TieOps", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "STI", ".", "hasLoadStoreOnCond2", "(", ")", ")", "return", "false", ";", "NewUseOpc", "=", "<STR_LIT>", ";", "if", "(", "UseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", ")", "UseIdx", "=", "<NUM_LIT>", ";", "else", "if", "(", "UseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", ")", "UseIdx", "=", "<NUM_LIT>", ",", "CommuteIdx", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "TieOps", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "STI", ".", "hasLoadStoreOnCond2", "(", ")", ")", "return", "false", ";", "NewUseOpc", "=", "<STR_LIT>", ";", "if", "(", "UseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", ")", "UseIdx", "=", "<NUM_LIT>", ";", "else", "if", "(", "UseMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Reg", ")", "UseIdx", "=", "<NUM_LIT>", ",", "CommuteIdx", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "SystemZInstrInfo16", "Func": "FoldImmediate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15358, "Length": 204, "Cover_Rate": 0.544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "VOIDmode", ")", "return", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "cum", "->", "nregs", "==", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "regno", "=", "x86_64_ms_abi_int_parameter_registers", "[", "cum", "->", "regno", "]", ";", "if", "(", "TARGET_SSE", "&&", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", ")", "{", "if", "(", "named", ")", "{", "if", "(", "type", "==", "NULL_TREE", "||", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "regno", "=", "cum", "->", "regno", "+", "FIRST_SSE_REG", ";", "}", "else", "{", "rtx", "t1", ",", "t2", ";"], "ground_truth": ["t1", "=", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "regno", "+", "FIRST_SSE_REG", ")", ";"], "File": "i386", "Func": "function_arg_ms_64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15359, "Length": 94, "Cover_Rate": 0.42342342342342343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "c6x_flag_schedule_insns2", ")", "PUT_MODE", "(", "insn", ",", "TImode", ")", ";", "else", "{", "int", "cycles", ";", "this_clock", "=", "insn_get_clock", "(", "insn", ")", ";", "if", "(", "this_clock", "!=", "prev_clock", ")", "{", "PUT_MODE", "(", "insn", ",", "TImode", ")", ";", "if", "(", "!", "first", ")", "{", "cycles", "=", "this_clock", "-", "prev_clock", ";", "cycles", "-=", "prev_implicit_nops", ";", "if", "(", "cycles", ">", "<NUM_LIT>", ")", "{", "rtx", "nop", "=", "emit_nop_after", "(", "cycles", "-", "<NUM_LIT>", ",", "prev", ")", ";", "insn_set_clock", "(", "nop", ",", "prev_clock", "+", "prev_implicit_nops", "+", "<NUM_LIT>", ")", ";", "}", "}", "prev_clock", "=", "this_clock", ";", "if", "(", "last_call", "&&", "insn_get_clock", "(", "last_call", ")", "+", "<NUM_LIT>", "<=", "this_clock", ")", "{", "emit_label_before", "(", "call_labels", "[", "INSN_UID", "(", "last_call", ")", "]", ",", "insn", ")", ";", "last_call", "=", "NULL_RTX", ";", "}", "prev_implicit_nops", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "(", "c6x_flag_schedule_insns2", "||", "!", "returning_call_p", "(", "insn", ")", ")", ")", "{", "max_cycles", "=", "get_attr_cycles", "(", "insn", ")", ";", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_CALLP", ")", "prev_implicit_nops", "=", "<NUM_LIT>", ";", "}", "else", "max_cycles", "=", "<NUM_LIT>", ";", "if", "(", "returning_call_p", "(", "insn", ")", ")", "last_call", "=", "insn", ";", "if", "(", "c6x_flag_schedule_insns2", ")", "{", "gcc_assert", "(", "this_clock", ">=", "<NUM_LIT>", ")", ";", "if", "(", "earliest_bb_end", "<", "this_clock", "+", "max_cycles", ")", "earliest_bb_end", "=", "this_clock", "+", "max_cycles", ";", "}", "else", "if", "(", "max_cycles", ">", "<NUM_LIT>", ")", "emit_nop_after", "(", "max_cycles", "-", "<NUM_LIT>", ",", "insn", ")", ";"], "ground_truth": ["prev", "=", "insn", ";"], "File": "c6x4", "Func": "reorg_emit_nops", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15360, "Length": 232, "Cover_Rate": 0.4803312629399586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{"], "ground_truth": ["return", "Imm", "==", "(", "int32_t", ")", "Imm", ";"], "File": "X86ISelLowering117", "Func": "isLegalICmpImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15361, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["bool", "IsConstant", "=", "evaluateConstantImm", "(", "Expr", ",", "Imm", ",", "VK", ")", ";"], "File": "RISCVAsmParser (2)", "Func": "addExpr", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15362, "Length": 26, "Cover_Rate": 0.33766233766233766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "writeback", "=", "(", "W", "==", "<NUM_LIT>", ")", "|", "(", "P", "==", "<NUM_LIT>", ")", ";", "addr", "|=", "(", "U", "<<", "<NUM_LIT>", ")", "|", "(", "Rn", "<<", "<NUM_LIT>", ")", ";", "if", "(", "writeback", "&&", "(", "Rn", "==", "Rt", "||", "Rn", "==", "Rt2", ")", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "Rt", "==", "Rt2", ")", "Check", "(", "S", ",", "MCDisassembler", "::", "SoftFail", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rt2", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm8s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeT2LDRDPreInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15363, "Length": 163, "Cover_Rate": 0.5863309352517986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "std", "::", "string", "Collapsed", "=", "std", "::", "string", "(", "RawString", ")", ";", "Collapsed", ".", "erase", "(", "llvm", "::", "remove_if", "(", "Collapsed", ",", "isspace", ")", ",", "Collapsed", ".", "end", "(", ")", ")", ";", "StringRef", "FullString", "=", "Collapsed", ";", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "DotSplit", "=", "FullString", ".", "split", "(", "'.'", ")", ";", "unsigned", "DotReg", "=", "matchRegister", "(", "DotSplit", ".", "first", ".", "lower", "(", ")", ")", ";", "if", "(", "DotReg", "!=", "<STR_LIT>", "&&", "RegisterMatchesArch", "(", "DotReg", ")", ")", "{", "if", "(", "DotSplit", ".", "second", ".", "empty", "(", ")", ")", "{", "RegNo", "=", "DotReg", ";", "EndLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "handleNoncontigiousRegister", "(", "!", "NeededWorkaround", ",", "StartLoc", ")", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";", "}", "else", "{", "RegNo", "=", "DotReg", ";", "size_t", "First", "=", "RawString", ".", "find", "(", "'.'", ")", ";", "StringRef", "DotString", "(", "RawString", ".", "data", "(", ")", "+", "First", ",", "RawString", ".", "size", "(", ")", "-", "First", ")", ";", "Lexer", ".", "UnLex", "(", "AsmToken", "(", "AsmToken", "::", "Identifier", ",", "DotString", ")", ")", ";", "EndLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "handleNoncontigiousRegister", "(", "!", "NeededWorkaround", ",", "StartLoc", ")", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";", "}", "}", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "ColonSplit", "=", "StringRef", "(", "FullString", ")", ".", "split", "(", "':'", ")", ";", "unsigned", "ColonReg", "=", "matchRegister", "(", "ColonSplit", ".", "first", ".", "lower", "(", ")", ")", ";", "if", "(", "ColonReg", "!=", "<STR_LIT>", "&&", "RegisterMatchesArch", "(", "DotReg", ")", ")", "{", "do", "{", "Lexer", ".", "UnLex", "(", "Lookahead", ".", "pop_back_val", "(", ")", ")", ";", "}", "while", "(", "!", "Lookahead", ".", "empty", "(", ")", "&&", "!", "Lexer", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", ";", "RegNo", "=", "ColonReg", ";", "EndLoc", "=", "Lexer", ".", "getLoc", "(", ")", ";", "if", "(", "handleNoncontigiousRegister", "(", "!", "NeededWorkaround", ",", "StartLoc", ")", ")", "return", "MatchOperand_NoMatch", ";", "return", "MatchOperand_Success", ";", "}", "while", "(", "!", "Lookahead", ".", "empty", "(", ")", ")", "{", "Lexer", ".", "UnLex", "(", "Lookahead", ".", "pop_back_val", "(", ")", ")", ";", "}", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser26", "Func": "tryParseRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15364, "Length": 332, "Cover_Rate": 0.526984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addHW64RegsAsmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ".", "RegNum", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser102", "Func": "addHW64RegsAsmOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15365, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ",", "text", ".", "u", "+", "<NUM_LIT>", ")", ")", "return", ";", "GetCpuIDAndInfo", "(", "<NUM_LIT>", ",", "&", "EAX", ",", "&", "EBX", ",", "&", "ECX", ",", "&", "EDX", ")", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "HasCMov", "=", "true", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "MMX", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE1", ";", "if", "(", "(", "EDX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE2", ";", "if", "(", "ECX", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSSE3", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE41", ";", "if", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<ISA_LIT>SSELevel", "=", "SSE42", ";", "bool", "IsIntel", "=", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "bool", "IsAMD", "=", "!", "IsIntel", "&&", "memcmp", "(", "text", ".", "c", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "HasFMA3", "=", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "HasAVX", "=", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "HasAES", "=", "IsIntel", "&&", "(", "(", "ECX", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "if", "(", "IsIntel", "||", "IsAMD", ")", "{", "unsigned", "Family", "=", "<NUM_LIT>", ";", "unsigned", "Model", "=", "<NUM_LIT>", ";"], "ground_truth": ["DetectFamilyModel", "(", "EAX", ",", "Family", ",", "Model", ")", ";"], "File": "X86Subtarget10", "Func": "AutoDetectSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15366, "Length": 256, "Cover_Rate": 0.6701570680628273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "get<ISA_LIT>TargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "create<ISA_LIT>LowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "addPass", "(", "create<ISA_LIT>CodeGenPreparePass", "(", ")", ")", ";", "}", "addPass", "(", "create<ISA_LIT>OpenCLImageTypeLoweringPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInferAddressSpacesPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>PromoteAlloca", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EnableSROA", ")", "addPass", "(", "createSROAPass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine18", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15367, "Length": 132, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Features", "[", "KV", ".", "Value", "]", ")", "Ret", "+=", "(", "StringRef", "(", "<STR_LIT>", ")", "+", "KV", ".", "Key", "+", "<STR_LIT>", ")", ".", "str", "(", ")", ";", "else", "if", "(", "TargetFeatures", "[", "KV", ".", "Value", "]", ")", "Ret", "+=", "(", "StringRef", "(", "<STR_LIT>", ")", "+", "KV", ".", "Key", "+", "<STR_LIT>", ")", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPropagateAttributes", "Func": "getFeatureString", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15368, "Length": 58, "Cover_Rate": 0.5979381443298969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCortexA53", "(", ")", "const", "{"], "ground_truth": ["return", "CPUString", "==", "<STR_LIT>", ";"], "File": "AArch64Subtarget (2)", "Func": "isCortexA53", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15369, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "usesFPDPRounding", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo10", "Func": "usesFPDPRounding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15370, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "UDIV", ":", "if", "(", "TARGET_V850E", "&&", "optimize_size", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "MULT", ":", "if", "(", "TARGET_V850E", "&&", "(", "GET_MODE", "(", "x", ")", "==", "SImode", "||", "GET_MODE", "(", "x", ")", "==", "HImode", "||", "GET_MODE", "(", "x", ")", "==", "QImode", ")", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "if", "(", "CONST_OK_FOR_O", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "CONST_OK_FOR_K", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "*", "total", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "v8503", "Func": "v850_rtx_costs", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15371, "Length": 132, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "i", "==", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "unsigned", "ShiftAmt", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "ShiftAmt", "<", "i", ")", "return", "-", "<NUM_LIT>", ";", "ShiftAmt", "-=", "i", ";", "if", "(", "!", "isUnary", ")", "{"], "ground_truth": ["for", "(", "++", "i", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isConstantOrUndef", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ",", "ShiftAmt", "+", "i", ")", ")", "return", "-", "<NUM_LIT>", ";"], "File": "PPCISelLowering (2)", "Func": "isVSLDOIShuffleMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15372, "Length": 73, "Cover_Rate": 0.3945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Branch", "(", "BranchType", "type", ",", "unsigned", "ccMask", ",", "const", "MachineOperand", "*", "target", ")", ":", "Type", "(", "type", ")", ",", "CCMask", "(", "ccMask", ")", ",", "Target", "(", "target", ")", "{"], "ground_truth": ["}"], "File": "SystemZInstrInfo15", "Func": "Branch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15373, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "<STR_LIT>", "(", "int", "ElemCount", ")", "const", "->", "Type", "*", "{", "assert", "(", "ElemCount", ">=", "<NUM_LIT>", ")", ";", "IntegerType", "*", "BoolTy", "=", "Type", "::", "getInt1Ty", "(", "F", ".", "getContext", "(", ")", ")", ";", "if", "(", "ElemCount", "==", "<NUM_LIT>", ")", "return", "BoolTy", ";", "return", "VectorType", "::", "get", "(", "BoolTy", ",", "ElemCount", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonVectorCombine", "Func": "getBoolTy", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15374, "Length": 55, "Cover_Rate": 0.9649122807017544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "OutputRelocSection", "&", "<ISA_LIT>GNULDBackend", "::", "getRelaPLT", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "m_pRelaPLT", "!=", "NULL", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64LDBackend", "Func": "getRelaPLT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15375, "Length": 19, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MachineFunctionInfo", "::", "removeDeadFrameIndices", "(", "MachineFrameInfo", "&", "MFI", ")", "{", "for", "(", "auto", "&", "R", ":", "SGPRToVGPRSpills", ")", "{", "if", "(", "R", ".", "first", "!=", "FramePointerSaveIndex", "&&", "R", ".", "first", "!=", "BasePointerSaveIndex", ")", "MFI", ".", "RemoveStackObject", "(", "R", ".", "first", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo2", "Func": "removeDeadFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15376, "Length": 43, "Cover_Rate": 0.3644067796610169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rn", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction32", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodetGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler10", "Func": "DecodeThumbAddrModeRR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15377, "Length": 72, "Cover_Rate": 0.6990291262135923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvttps_epu32", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_cvttps2udq128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cvttps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15378, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "tm", ",", "*", "this", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "XNCMInstrInfo", "Func": "XNCMInstrInfo", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15379, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "warnIfNoMacro", "(", "IDLoc", ")", ";", "if", "(", "SrcReg", "!=", "<STR_LIT>", "&&", "OpReg", "!=", "<STR_LIT>", ")", "{", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "DstReg", ",", "SrcReg", ",", "OpReg", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRR", "(", "<STR_LIT>", ",", "DstReg", ",", "<STR_LIT>", ",", "DstReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser22", "Func": "expandSne", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15380, "Length": 68, "Cover_Rate": 0.3022222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "IDLast", ";", "++", "i", ")", "{", "Available", "[", "i", "]", "->", "dump", "(", ")", ";", "Pending", "[", "i", "]", "->", "dump", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "DAG", "->", "SUnits", ".", "size", "(", ")", ";", "i", "++", ")", "{", "const", "SUnit", "&", "S", "=", "DAG", "->", "SUnits", "[", "i", "]", ";", "if", "(", "!", "S", ".", "isScheduled", ")", "S", ".", "dump", "(", "DAG", ")", ";", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler", "Func": "pickNode", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15381, "Length": 92, "Cover_Rate": 0.3129251700680272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>BaseInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "{", "if", "(", "!", "DefNode", "->", "isMachineOpcode", "(", ")", ")", "return", "<NUM_LIT>", ";", "const", "TargetInstrDesc", "&", "DefTID", "=", "get", "(", "DefNode", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "isZeroCost", "(", "DefTID", ".", "Opcode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "return", "DefTID", ".", "mayLoad", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "!", "UseNode", "->", "isMachineOpcode", "(", ")", ")", "{", "int", "Latency", "=", "ItinData", "->", "getOperandCycle", "(", "DefTID", ".", "getSchedClass", "(", ")", ",", "DefIdx", ")", ";", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "return", "Latency", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Latency", "-", "<NUM_LIT>", ";", "else", "return", "Latency", "<=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Latency", "-", "<NUM_LIT>", ";", "}", "const", "TargetInstrDesc", "&", "UseTID", "=", "get", "(", "UseNode", "->", "getMachineOpcode", "(", ")", ")", ";", "const", "MachineSDNode", "*", "DefMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "DefNode", ")", ";", "unsigned", "DefAlign", "=", "!", "DefMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "DefMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "<NUM_LIT>", ";", "const", "MachineSDNode", "*", "UseMN", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "UseNode", ")", ";", "unsigned", "UseAlign", "=", "!", "UseMN", "->", "memoperands_empty", "(", ")", "?", "(", "*", "UseMN", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ":", "<NUM_LIT>", ";", "int", "Latency", "=", "getOperandLatency", "(", "ItinData", ",", "DefTID", ",", "DefIdx", ",", "DefAlign", ",", "UseTID", ",", "UseIdx", ",", "UseAlign", ")", ";", "if", "(", "Latency", ">", "<NUM_LIT>", "&&", "(", "Subtarget", ".", "isCortexA8", "(", ")", "||", "Subtarget", ".", "isCortexA9", "(", ")", ")", ")", "{", "switch", "(", "DefTID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ShOpVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ShImm", "=", "<STR_LIT>", "(", "ShOpVal", ")", ";", "if", "(", "ShImm", "==", "<NUM_LIT>", "||", "(", "ShImm", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "(", "ShOpVal", ")", "==", "<STR_LIT>", ")", ")", "--", "Latency", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "DefNode", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "==", "<NUM_LIT>", "||", "ShAmt", "==", "<NUM_LIT>", ")", "--", "Latency", ";", "break", ";", "}", "}", "}"], "ground_truth": ["return", "Latency", ";"], "File": "ARMBaseInstrInfo11", "Func": "getOperandLatency", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15382, "Length": 402, "Cover_Rate": 0.9548693586698337, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Register", "buildSamplerLiteral", "(", "uint64_t", "samplerBitmask", ",", "Register", "res", ",", "const", "<ISA_LIT>Type", "*", "samplerTy", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "<ISA_LIT>GlobalRegistry", "*", "GR", ")", "{", "auto", "sampler", "=", "GR", "->", "buildConstantSampler", "(", "res", ",", "getSamplerAddressingModeFromBitmask", "(", "samplerBitmask", ")", ",", "getSamplerParamFromBitmask", "(", "samplerBitmask", ")", ",", "getSamplerFilterModeFromBitmask", "(", "samplerBitmask", ")", ",", "MIRBuilder", ",", "samplerTy", ")", ";"], "ground_truth": ["return", "sampler", ";"], "File": "SPIRVOpenCLBIFs", "Func": "buildSamplerLiteral", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15383, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "Expr", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser1", "Func": "addExpr", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15384, "Length": 46, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonStoreWidening1", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15385, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SlowPUSHrmm", "=", "STI", "->", "isAtom", "(", ")", "||", "STI", "->", "isSLM", "(", ")", ";", "MachineInstr", "*", "DefMov", "=", "nullptr", ";", "if", "(", "!", "SlowPUSHrmm", "&&", "(", "DefMov", "=", "canFoldIntoRegPush", "(", "FrameSetup", ",", "Reg", ")", ")", ")", "{", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "unsigned", "NumOps", "=", "DefMov", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "NumOps", "-", "<STR_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "Push", "->", "addOperand", "(", "DefMov", "->", "getOperand", "(", "i", ")", ")", ";", "DefMov", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "getInstr", "(", ")", ";", "}", "}", "if", "(", "!", "TFL", "->", "hasFP", "(", "MF", ")", ")", "TFL", "->", "BuildCFI", "(", "MBB", ",", "std", "::", "next", "(", "Push", ")", ",", "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", ")", ")", ";", "MBB", ".", "erase", "(", "MOV", ")", ";"], "ground_truth": ["}"], "File": "X86CallFrameOptimization2", "Func": "adjustCallSequence", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15386, "Length": 182, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "typedef", "TargetRegisterClass", "::", "iterator", "RegIter", ";", "for", "(", "const", "unsigned", "*", "Reg", "=", "ReservedCPURegs", ";", "*", "Reg", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>64", "(", ")", ")", "{", "for", "(", "const", "unsigned", "*", "Reg", "=", "ReservedCPU64Regs", ";", "*", "Reg", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", "->", "begin", "(", ")", ";", "Reg", "!=", "<STR_LIT>", "->", "end", "(", ")", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "else", "{", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", "->", "begin", "(", ")", ";", "Reg", "!=", "<STR_LIT>", "->", "end", "(", ")", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", "->", "begin", "(", ")", ";", "Reg", "!=", "<STR_LIT>", "->", "end", "(", ")", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo60", "Func": "getReservedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15387, "Length": 167, "Cover_Rate": 0.6028880866425993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CA53Erratum843419Stub", "::", "<ISA_LIT>CA53Erratum843419Stub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const", "char", "*", "pName", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ")", ":", "<ISA_LIT>CA53ErratumStub", "(", "pData", ",", "pSize", ",", "pName", ",", "pBegin", ",", "pEnd", ")", "{"], "ground_truth": ["}"], "File": "AArch64CA53Erratum843419Stub", "Func": "AArch64CA53Erratum843419Stub", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15388, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getStackAlignBaseVReg", "(", ")", "const", "{"], "ground_truth": ["return", "StackAlignBaseVReg", ";"], "File": "HexagonMachineFunctionInfo11", "Func": "getStackAlignBaseVReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15389, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{"], "ground_truth": ["return", "GetRelocTypeInner", "(", "Target", ",", "Fixup", ",", "IsPCRel", ",", "Ctx", ")", ";"], "File": "ARMELFObjectWriter (2)2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15390, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "uint8_t", "OSABI", ")", ":", "MCAsmBackend", "(", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "CJGAsmBackend", "Func": "CJGAsmBackend", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15391, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshrnbq_m_n_s16", "(", "int8x16_t", "__a", ",", "int16x8_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vshrnbq_m_n_sv8hi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshrnbq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15392, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitTBSSSymbol", "(", "MCSection", "*", "Section", ",", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", "=", "<NUM_LIT>", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "emitTBSSSymbol", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15393, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "write_symbols", "==", "DBX_DEBUG", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "ASM_DOUBLE_CHAR", ")", ";"], "ground_truth": ["}"], "File": "vax", "Func": "vax_file_start", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15394, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesCFG", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";"], "File": "X86LowerAMXType", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15395, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ompactSelectionDAGInfo", "::", "~", "<ISA_LIT>ompactSelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARCompactSelectionDAGInfo", "Func": "~ARCompactSelectionDAGInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15396, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "UserMI", "=", "U", ".", "MI", ";", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEMI", ",", "U", ".", "getLongFormMaxDisp", "(", ")", ",", "U", ".", "NegOk", ",", "true", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "UserMI", "->", "setDesc", "(", "TII", "->", "get", "(", "U", ".", "getLongFormOpcode", "(", ")", ")", ")", ";", "U", ".", "setMaxDisp", "(", "U", ".", "getLongFormMaxDisp", "(", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPEs", "[", "i", "]", ".", "CPEMI", "==", "nullptr", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPEs", "[", "i", "]", ".", "CPEMI", ",", "U", ".", "getLongFormMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPEs", "[", "i", "]", ".", "CPI", "<<", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPEs", "[", "i", "]", ".", "CPEMI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "UserMI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "MO", ".", "setIndex", "(", "CPEs", "[", "i", "]", ".", "CPI", ")", ";", "break", ";", "}", "CPEs", "[", "i", "]", ".", "RefCount", "++", ";", "return", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsConstantIslandPass50", "Func": "findLongFormInRangeCPEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15397, "Length": 279, "Cover_Rate": 0.9554794520547946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "unsigned", "FPReg", "=", "getFPReg", "(", "STI", ")", ";", "unsigned", "SPReg", "=", "getSPReg", "(", "STI", ")", ";", "DebugLoc", "DL", ";", "determineFrameLayout", "(", "MF", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "adjustReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "-", "StackSize", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "std", "::", "advance", "(", "MBBI", ",", "CSI", ".", "size", "(", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "adjustReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "FPReg", ",", "SPReg", ",", "StackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "for", "(", "const", "auto", "&", "Entry", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Entry", ".", "getReg", "(", ")", ";", "int", "FI", "=", "Entry", ".", "getFrameIdx", "(", ")", ";", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ",", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering40", "Func": "emitPrologue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15398, "Length": 345, "Cover_Rate": 0.9556786703601108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Opc", ";", "SDValue", "Rdx", "=", "DAG", ".", "matchBinOpReduction", "(", "ExtElt", ",", "Opc", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "true", ")", ";", "if", "(", "!", "Rdx", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Index", "=", "ExtElt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "isNullConstant", "(", "Index", ")", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "ExtElt", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "Rdx", ".", "getValueType", "(", ")", ";", "if", "(", "VecVT", ".", "getScalarType", "(", ")", "!=", "VT", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "ExtElt", ")", ";", "if", "(", "VecVT", "==", "<STR_LIT>", "||", "VecVT", "==", "<STR_LIT>", ")", "{", "if", "(", "VecVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "Rdx", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Rdx", ")", ";", "Rdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Rdx", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "Rdx", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Rdx", ")", ";", "}", "else", "{", "Rdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Rdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VecVT", ")", ")", ";", "}", "}", "if", "(", "Rdx", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "Rdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Rdx", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "}", "Rdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Rdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Rdx", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Rdx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Rdx", ",", "Index", ")", ";", "}", "if", "(", "(", "VecVT", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "while", "(", "Rdx", ".", "getValueSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "unsigned", "HalfSize", "=", "VecVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "HalfElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "Lo", "=", "extractSubVector", "(", "Rdx", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "HalfSize", ")", ";", "SDValue", "Hi", "=", "extractSubVector", "(", "Rdx", ",", "HalfElts", ",", "DAG", ",", "DL", ",", "HalfSize", ")", ";", "Rdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Lo", ".", "getValueType", "(", ")", ",", "Lo", ",", "Hi", ")", ";", "VecVT", "=", "Rdx", ".", "getValueType", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "combineReductionToHorizontal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15399, "Length": 427, "Cover_Rate": 0.44479166666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "MO_ABS_HI", ",", "<STR_LIT>", "}", ",", "{", "MO_ABS_LO", ",", "<STR_LIT>", "}", ",", "}", ";"], "ground_truth": ["return", "makeArrayRef", "(", "Flags", ")", ";"], "File": "M88kInstrInfo", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15400, "Length": 20, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RAOffset", "=", "<ISA_LIT>FI", "->", "getRAStackOffset", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "isPIC", "&&", "STI", ".", "isABI_O32", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "RegInfo", "->", "getPICCallReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "ATUsed", "=", "expandRegLargeImmPair", "(", "<STR_LIT>", ",", "-", "StackSize", ",", "NewReg", ",", "NewImm", ",", "MBB", ",", "MBBI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "NewReg", ")", ".", "addImm", "(", "NewImm", ")", ";", "if", "(", "ATUsed", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "expandRegLargeImmPair", "(", "<STR_LIT>", ",", "RAOffset", ",", "NewReg", ",", "NewImm", ",", "MBB", ",", "MBBI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NewImm", ")", ".", "addReg", "(", "NewReg", ")", ";", "if", "(", "ATUsed", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "expandRegLargeImmPair", "(", "<STR_LIT>", ",", "FPOffset", ",", "NewReg", ",", "NewImm", ",", "MBB", ",", "MBBI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NewImm", ")", ".", "addReg", "(", "NewReg", ")", ";", "if", "(", "ATUsed", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsFrameLowering29", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15401, "Length": 321, "Cover_Rate": 0.5459183673469388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine14", "Func": "getFrameLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15402, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", ")", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getAPIntValue", "(", ")", ".", "isOneValue", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Src", ".", "hasOneUse", "(", ")", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "isNullValue", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering11", "Func": "combineScalarToVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15403, "Length": 201, "Cover_Rate": 0.8516949152542372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'b'", ":", "if", "(", "type", "->", "isIntegerTy", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'f'", ":"], "ground_truth": ["if", "(", "type", "->", "isFloatTy", "(", ")", ")", "weight", "=", "CW_Register", ";"], "File": "PPCISelLowering113", "Func": "getSingleConstraintMatchWeight", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15404, "Length": 53, "Cover_Rate": 0.3464052287581699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "j", ";", "if", "(", "tie_operand", "(", "pat", ",", "VOIDmode", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "MEM", ")", "{", "*", "mem_ref", "=", "pat", ";", "return", "true", ";", "}", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "pat", ")", ")", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "pat", ")", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "fmt", "[", "i", "]", "==", "'e'", ")", "{", "if", "(", "find_mem_ref", "(", "XEXP", "(", "pat", ",", "i", ")", ",", "mem_ref", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "find_mem_ref", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15405, "Length": 96, "Cover_Rate": 0.5680473372781065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Rm", "=", "fieldFromInstruction16", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler13", "Func": "DecodeThumbAddSPReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15406, "Length": 78, "Cover_Rate": 0.36619718309859156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "loop", "->", "num_nodes", ";", "i", "++", ")", "{", "bb", "=", "body", "[", "i", "]", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "rtx", "base", "=", "NULL_RTX", ";", "rtx", "dest", "=", "NULL_RTX", ";", "rtx", "offset", "=", "NULL_RTX", ";", "bool", "writeback", "=", "false", ";", "bool", "ldp", "=", "false", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "||", "DEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "get_load_info", "(", "insn", ",", "loop", ",", "&", "dest", ",", "&", "base", ",", "&", "offset", ",", "&", "writeback", ",", "&", "ldp", ")", ")", "{", "tag_insn_info", "*", "i", "=", "new", "tag_insn_info", "(", "insn", ",", "dest", ",", "base", ",", "offset", ",", "writeback", ",", "ldp", ")", ";", "rtx", "tag", "=", "GEN_INT", "(", "i", "->", "tag", "(", ")", ")", ";", "tag_map", ".", "get_or_insert", "(", "tag", ")", ".", "safe_push", "(", "i", ")", ";", "}", "}", "}", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "loop", "->", "num", ")", ";", "tag_map", ".", "traverse", "<", "void", "*", ",", "dump_insn_list", ">", "(", "NULL", ")", ";", "}"], "ground_truth": ["tag_map", ".", "traverse", "<", "void", "*", ",", "single_dest_per_chain", ">", "(", "NULL", ")", ";"], "File": "falkor-tag-collision-avoidance", "Func": "record_loads", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15407, "Length": 186, "Cover_Rate": 0.8532110091743119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "(", "ID", ")", ",", "TRI", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", ",", "SkipThreshold", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SIInsertSkips15", "Func": "SIInsertSkips", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15408, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "<NUM_LIT>", "&&", "(", "align", "&", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "load", "?", "DecodeVLDInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ":", "DecodeVSTInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeVLDST1Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15409, "Length": 70, "Cover_Rate": 0.5343511450381679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "XLenInBytes", "=", "Subtarget", ".", "getXLen", "(", ")", "/", "<NUM_LIT>", ";", "std", "::", "vector", "<", "SDValue", ">", "OutChains", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "analyzeInputArgs", "(", "MF", ",", "CCInfo", ",", "Ins", ",", "false", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "XLenVT", "&&", "<STR_LIT>", ")", ";", "SDValue", "ArgValue", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "ArgValue", "=", "unpackF64OnRV32DSoftABI", "(", "DAG", ",", "Chain", ",", "VA", ",", "DL", ")", ";", "else", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "ArgValue", "=", "unpackFromRegLoc", "(", "DAG", ",", "Chain", ",", "VA", ",", "DL", ")", ";", "else", "ArgValue", "=", "unpackFromMemLoc", "(", "DAG", ",", "Chain", ",", "VA", ",", "DL", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "ArgValue", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "unsigned", "ArgIndex", "=", "Ins", "[", "i", "]", ".", "OrigArgIndex", ";", "assert", "(", "Ins", "[", "i", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", ";", "while", "(", "i", "+", "<NUM_LIT>", "!=", "e", "&&", "Ins", "[", "i", "+", "<NUM_LIT>", "]", ".", "OrigArgIndex", "==", "ArgIndex", ")", "{", "CCValAssign", "&", "PartVA", "=", "ArgLocs", "[", "i", "+", "<NUM_LIT>", "]", ";", "unsigned", "PartOffset", "=", "Ins", "[", "i", "+", "<NUM_LIT>", "]", ".", "PartOffset", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "ArgValue", ",", "DAG", ".", "getIntPtrConstant", "(", "PartOffset", ",", "DL", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "++", "i", ";", "}", "continue", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "ArrayRef", "<", "MCPhysReg", ">", "ArgRegs", "=", "makeArrayRef", "(", "ArgGPRs", ")", ";", "unsigned", "Idx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "int", "VaArgOffset", ",", "VarArgsSaveSize", ";", "if", "(", "ArgRegs", ".", "size", "(", ")", "==", "Idx", ")", "{", "VaArgOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "VarArgsSaveSize", "=", "<NUM_LIT>", ";", "}", "else", "{", "VarArgsSaveSize", "=", "XLenInBytes", "*", "(", "ArgRegs", ".", "size", "(", ")", "-", "Idx", ")", ";", "VaArgOffset", "=", "-", "VarArgsSaveSize", ";", "}", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", ",", "true", ")", ";", "RVFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "if", "(", "Idx", "%", "<NUM_LIT>", ")", "{", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "XLenInBytes", ",", "VaArgOffset", "-", "(", "int", ")", "XLenInBytes", ",", "true", ")", ";"], "ground_truth": ["VarArgsSaveSize", "+=", "XLenInBytes", ";"], "File": "RISCVISelLowering12", "Func": "LowerFormalArguments", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15410, "Length": 510, "Cover_Rate": 0.5691964285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vhsub_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__builtin_neon_vhsubuv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vhsub_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15411, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "Recorded", "=", "false", ";", "for", "(", "iterator", "I", "=", "AVs", ".", "begin", "(", ")", ",", "E", "=", "AVs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "unsigned", "SrcR", "=", "*", "I", ";", "int", "FDi", "=", "-", "<NUM_LIT>", ",", "LDi", "=", "-", "<NUM_LIT>", ";", "const", "BitTracker", "::", "RegisterCell", "&", "AC", "=", "CMS", "->", "lookup", "(", "SrcR", ")", ";", "uint16_t", "AW", "=", "AC", ".", "width", "(", ")", ";", "for", "(", "uint16_t", "i", "=", "<NUM_LIT>", ",", "w", "=", "std", "::", "min", "(", "W", ",", "AW", ")", ";", "i", "<", "w", ";", "++", "i", ")", "{", "if", "(", "RC", "[", "i", "]", "==", "AC", "[", "i", "]", ")", "continue", ";", "if", "(", "FDi", "==", "-", "<NUM_LIT>", ")", "FDi", "=", "i", ";", "LDi", "=", "i", ";", "}", "if", "(", "FDi", "==", "-", "<NUM_LIT>", ")", "continue", ";", "uint16_t", "FD", "=", "FDi", ",", "LD", "=", "LDi", ";", "uint16_t", "MinL", "=", "LD", "-", "FD", "+", "<NUM_LIT>", ";", "for", "(", "uint16_t", "L", "=", "MinL", ";", "L", "<", "W", ";", "++", "L", ")", "{", "LRSMapType", "::", "iterator", "F", "=", "LM", ".", "find", "(", "L", ")", ";", "if", "(", "F", "==", "LM", ".", "end", "(", ")", ")", "continue", ";", "RSListType", "&", "LL", "=", "F", "->", "second", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "LL", ".", "size", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "uint16_t", "S", "=", "LL", "[", "i", "]", ".", "second", ";", "if", "(", "S", ">", "FD", ")", "continue", ";", "uint16_t", "EL", "=", "L", "-", "MinL", ";", "uint16_t", "LowS", "=", "(", "EL", "<", "FD", ")", "?", "FD", "-", "EL", ":", "<NUM_LIT>", ";", "if", "(", "S", "<", "LowS", ")", "continue", ";", "unsigned", "InsR", "=", "LL", "[", "i", "]", ".", "first", ";", "if", "(", "!", "isValidInsertForm", "(", "VR", ",", "SrcR", ",", "InsR", ",", "L", ",", "S", ")", ")", "continue", ";", "if", "(", "isDebug", "(", ")", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "PrintReg", "(", "VR", ",", "HRI", ")", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "SrcR", ",", "HRI", ")", "<<", "','", "<<", "PrintReg", "(", "InsR", ",", "HRI", ")", "<<", "<STR_LIT>", "<<", "L", "<<", "<STR_LIT>", "<<", "S", "<<", "<STR_LIT>", ";"], "File": "HexagonGenInsert14", "Func": "findRecordInsertForms", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15412, "Length": 348, "Cover_Rate": 0.39057239057239057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "D_REGNO_P", "(", "regno", ")", ")", "{", "bool", "is_eh_return_reg", "=", "false", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "{", "unsigned", "j", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", ";", "j", "++", ")", "{", "unsigned", "test", "=", "EH_RETURN_DATA_REGNO", "(", "j", ")", ";", "if", "(", "test", "==", "INVALID_REGNUM", ")", "break", ";", "if", "(", "test", "==", "regno", ")", "is_eh_return_reg", "=", "true", ";", "}", "}", "return", "(", "is_eh_return_reg", "||", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "(", "is_inthandler", "||", "!", "call_used_regs", "[", "regno", "]", ")", ")", ")", ";", "}", "else", "if", "(", "P_REGNO_P", "(", "regno", ")", ")", "{", "return", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "fixed_regs", "[", "regno", "]", "&&", "(", "is_inthandler", "||", "!", "call_used_regs", "[", "regno", "]", ")", ")", "||", "(", "is_inthandler", "&&", "(", "ENABLE_WA_05000283", "||", "ENABLE_WA_05000315", ")", "&&", "regno", "==", "REG_P5", ")", "||", "(", "!", "TARGET_FDPIC", "&&", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "(", "crtl", "->", "uses_pic_offset_table", "||", "(", "TARGET_ID_SHARED_LIBRARY", "&&", "!", "crtl", "->", "is_leaf", ")", ")", ")", ")", ";", "}", "else", "return", "(", "(", "is_inthandler", "||", "!", "call_used_regs", "[", "regno", "]", ")", "&&", "(", "df_regs_ever_live_p", "(", "regno", ")", "||", "(", "!", "leaf_function_p", "(", ")", "&&", "call_used_regs", "[", "regno", "]", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "bfin3", "Func": "must_save_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 15413, "Length": 199, "Cover_Rate": 0.9476190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u8_s32", "(", "int32x4_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u8_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15414, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m128i", "__Y", "=", "_mm256_extractf128_si256", "(", "__X", ",", "__N", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "_mm_extract_epi64", "(", "__Y", ",", "__N", "%", "<NUM_LIT>", ")", ";"], "File": "avxintrin", "Func": "_mm256_extract_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15415, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EFLAGS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "EFLAGS", ".", "hasOneUse", "(", ")", "&&", "EFLAGS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "NewSub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "EFLAGS", ")", ",", "EFLAGS", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "EFLAGS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewEFLAGS", "=", "SDValue", "(", "NewSub", ".", "getNode", "(", ")", ",", "EFLAGS", ".", "getResNo", "(", ")", ")", ";", "return", "MaterializeSETB", "(", "DL", ",", "NewEFLAGS", ",", "DAG", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "CC", "==", "<STR_LIT>", ")", "return", "MaterializeSETB", "(", "DL", ",", "EFLAGS", ",", "DAG", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Flags", ";", "Flags", "=", "checkBoolTestSetCCCombine", "(", "EFLAGS", ",", "CC", ")", ";", "if", "(", "Flags", ".", "getNode", "(", ")", ")", "{", "SDValue", "Cond", "=", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Cond", ",", "Flags", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "PerformSETCCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15416, "Length": 200, "Cover_Rate": 0.7246376811594203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "printBasicBlockLabel", "(", "MO", ".", "getMBB", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "O", "<<", "Mang", "->", "getValueName", "(", "GV", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "}", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "XCoreAsmPrinter14", "Func": "printOperand", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15417, "Length": 241, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ";", "break", ";", "}", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "ARMISelLowering (3)", "Func": "EmitLowered__chkstk", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15418, "Length": 187, "Cover_Rate": 0.4118942731277533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nregs", ";", "rtx", "result", ";", "rtvec", "rtvec", ";", "for", "(", "nregs", "=", "<NUM_LIT>", ";", "size", ">", "<NUM_LIT>", ";", "size", "-=", "UNITS_PER_WORD", ")", "{", "arg_regs", "[", "nregs", "]", "=", "gen_rtx_EXPR_LIST", "(", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "reg", "++", ")", ",", "GEN_INT", "(", "nregs", "*", "UNITS_PER_WORD", ")", ")", ";", "nregs", "++", ";", "}", "assert", "(", "ARRAY_SIZE", "(", "arg_regs", ")", "==", "<NUM_LIT>", ")", ";", "rtvec", "=", "gen_rtvec", "(", "nregs", ",", "arg_regs", "[", "<NUM_LIT>", "]", ",", "arg_regs", "[", "<NUM_LIT>", "]", ",", "arg_regs", "[", "<NUM_LIT>", "]", ",", "arg_regs", "[", "<NUM_LIT>", "]", ",", "arg_regs", "[", "<NUM_LIT>", "]", ",", "arg_regs", "[", "<NUM_LIT>", "]", ")", ";", "result", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec", ")", ";", "return", "result", ";", "}", "return", "gen_rtx_REG", "(", "mode", ",", "reg", ")", ";"], "ground_truth": ["}"], "File": "mcore3", "Func": "handle_structs_in_regs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15419, "Length": 122, "Cover_Rate": 0.5980392156862745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget30", "Func": "enableMachineScheduler", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15420, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Low", "=", "Value", ";", "SDValue", "High", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Value", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreLow", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "Low", ",", "BasePtr", ",", "ST", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "StoreHigh", "=", "DAG", ".", "getTruncStore", "(", "Chain", ",", "dl", ",", "High", ",", "HighAddr", ",", "ST", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "ST", "->", "isVolatile", "(", ")", ",", "ST", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StoreLow", ",", "StoreHigh", ")", ";", "}", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "BasePtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Value", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "ground_truth": ["return", "CallResult", ".", "second", ";"], "File": "XCoreISelLowering61", "Func": "LowerSTORE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15421, "Length": 296, "Cover_Rate": 0.6078028747433265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";"], "File": "HexagonVLIWPacketizer17", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15422, "Length": 27, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MBlazeTargetMachine", "Func": "addPreEmitPass", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15423, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVK8Pair", "(", ")", "const", "{", "return", "Kind", "==", "Register", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86Operand14", "Func": "isVK8Pair", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15424, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";", "}"], "ground_truth": ["return", "Imm", ";"], "File": "X86InstrInfo (2)3", "Func": "getSwappedVPCOMImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15425, "Length": 27, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PacketizerList", "::", "isLegalToPruneDependencies", "(", "SUnit", "*", "SUI", ",", "SUnit", "*", "SUJ", ")", "{", "assert", "(", "SUI", "->", "getInstr", "(", ")", "&&", "SUJ", "->", "getInstr", "(", ")", ")", ";", "MachineInstr", "&", "I", "=", "*", "SUI", "->", "getInstr", "(", ")", ";", "MachineInstr", "&", "J", "=", "*", "SUJ", "->", "getInstr", "(", ")", ";", "bool", "Coexist", "=", "!", "cannotCoexist", "(", "I", ",", "J", ")", ";", "if", "(", "Coexist", "&&", "!", "Dependence", ")", "return", "true", ";", "if", "(", "PromotedToDotNew", ")", "demoteToDotOld", "(", "I", ")", ";", "cleanUpDotCur", "(", ")", ";", "if", "(", "GlueAllocframeStore", ")", "{", "useCalleesSP", "(", "I", ")", ";", "GlueAllocframeStore", "=", "false", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer10", "Func": "isLegalToPruneDependencies", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15426, "Length": 104, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430ISelDAGToDAG11", "Func": "getPassName", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15427, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "getRegisterName", "(", "unsigned", "RegNo", ")", "{"], "ground_truth": ["return", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "RegNo", ")", ";"], "File": "SparcAsmPrinter", "Func": "getRegisterName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15428, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getSExtValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG (2)", "Func": "immSext8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15429, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "string", "target", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "string", "source", "=", "TRI", "->", "getName", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "SExpr", "*", "load", "=", "ctx", "->", "load", "(", "<NUM_LIT>", ",", "source", ")", ";", "SExpr", "*", "stor", "=", "ctx", "->", "store", "(", "ctx", "->", "address", "(", "target", ")", ",", "load", ")", ";"], "ground_truth": ["alfbb", ".", "addStatement", "(", "label", ",", "TII", "->", "getName", "(", "MI", ".", "getOpcode", "(", ")", ")", ",", "stor", ")", ";"], "File": "ARMALFWriter", "Func": "tMOVr_customALF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15430, "Length": 135, "Cover_Rate": 0.8598726114649682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "<STR_LIT>", "IntExt", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "C", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IntExt", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IntExt", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "IntExt", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "N", "->", "getExtensionType", "(", ")", "!=", "IntExt", ")", "return", "false", ";", "if", "(", "C", "->", "getNumOperands", "(", ")", "<", "<NUM_LIT>", "||", "Loc", ".", "getNode", "(", ")", "!=", "C", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "return", "false", ";", "if", "(", "MachineSDNode", "*", "L", "=", "LoadInstrForLoadIntrinsic", "(", "C", ")", ")", "{", "SDNode", "*", "S", "=", "StoreInstrForLoadIntrinsic", "(", "L", ",", "C", ")", ";", "SDValue", "F", "[", "]", "=", "{", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "C", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "C", ",", "<NUM_LIT>", ")", "}", ";", "SDValue", "T", "[", "]", "=", "{", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "S", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "L", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "S", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "F", ",", "T", ",", "array_lengthof", "(", "T", ")", ")", ";"], "ground_truth": ["CurDAG", "->", "RemoveDeadNode", "(", "C", ")", ";"], "File": "HexagonISelDAGToDAG1", "Func": "tryLoadOfLoadIntrinsic", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15431, "Length": 224, "Cover_Rate": 0.7724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Params", "=", "Sig", "->", "Params", ";"], "ground_truth": ["for", "(", "auto", "&", "Ty", ":", "Params", ")", "{"], "File": "WebAssemblyTargetStreamer1", "Func": "emitParamList", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15432, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantPool", "->", "clearCache", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYTargetStreamer", "Func": "emitCurrentConstantPool", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15433, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegShiftedImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegShiftedImm", ".", "SrcReg", ")", ")", ";"], "ground_truth": ["unsigned", "Imm", "=", "(", "RegShiftedImm", ".", "ShiftImm", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "RegShiftedImm", ".", "ShiftImm", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "addRegShiftedImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15434, "Length": 40, "Cover_Rate": 0.4819277108433735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "if", "(", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "MF", ".", "getFunction", "(", ")", "->", "getPersonalityFn", "(", ")", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ")", ";", "}", "unsigned", "ReturnReg", "=", "(", "PtrVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "DestMBB", "=", "cast", "<", "BasicBlockSDNode", ">", "(", "Dest", ")", "->", "getBasicBlock", "(", ")", ";", "BlockAddress", "*", "BA", "=", "BlockAddress", "::", "get", "(", "const_cast", "<", "Function", "*", ">", "(", "MF", ".", "getFunction", "(", ")", ")", ",", "const_cast", "<", "BasicBlock", "*", ">", "(", "DestMBB", "->", "getBasicBlock", "(", ")", ")", ")", ";", "DestMBB", "->", "setHasAddressTaken", "(", ")", ";"], "ground_truth": ["SDValue", "BlockPtr", "=", "DAG", ".", "getBlockAddress", "(", "BA", ",", "PtrVT", ")", ";"], "File": "X86ISelLowering173", "Func": "LowerCATCHRET", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15435, "Length": 140, "Cover_Rate": 0.6008583690987125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "val", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["}", "else", "return", "-", "<NUM_LIT>", ";"], "File": "TPCIndexSpaceGen", "Func": "GetValId", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15436, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SpillCostAnalysisGraph", "(", "const", "<ISA_LIT>Subtarget", "&", "s", ")", ":", "STC", "(", "s", ")", ",", "yamlId", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "SpillCostAnalysisGraph", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15437, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeList", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";", "return", "OptSize", "&&", "!", "VT", ".", "isVector", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)3", "Func": "isIntDivCheap", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15438, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbolRefExpr", "*", "SRE", "=", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "assert", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_PCREL", "&&", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "IsLittleEndian", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "Expr", ",", "static_cast", "<", "MCFixupKind", ">", "(", "<STR_LIT>", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter9", "Func": "getMemRI34PCRelEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15439, "Length": 58, "Cover_Rate": 0.3020833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackendEB32", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ",", "false", ",", "false", ")", ";"], "File": "MipsAsmBackend", "Func": "createMipsAsmBackendEB32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15440, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "is64bit", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>ELFTargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "is64bit", ")", ",", "is64Bit", "(", "is64bit", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcTargetMachine16", "Func": "SparcTargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15441, "Length": 110, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "&", "S", "=", "getParser", "(", ")", ".", "getStreamer", "(", ")", ";", "if", "(", "S", ".", "getTargetStreamer", "(", ")", "==", "nullptr", ")", "new", "<ISA_LIT>TargetStreamer", "(", "S", ")", ";"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "AArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15442, "Length": 40, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isValidChar", "(", "C", ")", "&&", "C", "!=", "'.'", "&&", "!", "(", "C", ">=", "'0'", "&&", "C", "<=", "'9'", ")", ";"], "ground_truth": ["}"], "File": "HSAILMCAsmInfo", "Func": "isValidFirstChar", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15443, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RefinementSteps", "=", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "getRecipEstimate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15444, "Length": 28, "Cover_Rate": 0.4057971014492754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TargetTriple", ",", "StringRef", "Cpu", ",", "StringRef", "FeatureString", ",", "const", "TargetMachine", "&", "TM", ",", "const", "TargetOptions", "&", ",", "CodeModel", "::", "Model", ",", "CodeGenOpt", "::", "Level", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TargetTriple", ",", "Cpu", ",", "FeatureString", ")", ",", "FrameLowering", "(", "initializeSubtargetDependencies", "(", "Cpu", ",", "FeatureString", ")", ")", ",", "InstrInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "DLXSubtarget", "Func": "DLXSubtarget", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15445, "Length": 69, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "rtx", "prev_dest", "=", "SET_DEST", "(", "prev_set", ")", ";", "rtx", "prev_src", "=", "SET_SRC", "(", "prev_set", ")", ";", "bool", "src_same", "=", "rtx_equal_p", "(", "prev_src", ",", "reg", ")", ";", "if", "(", "REG_P", "(", "prev_dest", ")", "&&", "!", "reg_set_p", "(", "reg", ",", "prev_src", ")", "&&", "!", "reg_set_between_p", "(", "reg", ",", "prev_cc_outer", ",", "outer_insn", ")", "&&", "(", "src_same", "||", "rtx_equal_p", "(", "prev_dest", ",", "reg", ")", ")", ")", "{", "machine_mode", "ccmode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "modeadjusted_dccr", "=", "(", "ccmode", "==", "CCmode", "?", "dccr", ":", "gen_rtx_REG", "(", "CCmode", ",", "CRIS_CC0_REGNUM", ")", ")", ";", "rtx", "compare", "=", "(", "src_same", "?", "pat", ":", "gen_rtx_SET", "(", "modeadjusted_dccr", ",", "gen_rtx_COMPARE", "(", "ccmode", ",", "copy_rtx", "(", "prev_src", ")", ",", "const0_rtx", ")", ")", ")", ";"], "ground_truth": ["validate_change", "(", "prev_cc_setter", ",", "&", "XVECEXP", "(", "PATTERN", "(", "prev_cc_setter", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "compare", ",", "true", ")", ";"], "File": "cris", "Func": "cris_postdbr_cmpelim", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15446, "Length": 147, "Cover_Rate": 0.3114406779661017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Cost", "=", "LT", ".", "first", "*", "<NUM_LIT>", ";", "unsigned", "SrcBytes", "=", "LT", ".", "second", ".", "getStoreSize", "(", ")", ";", "if", "(", "SrcBytes", "&&", "Alignment", "&&", "Alignment", "<", "SrcBytes", ")", "Cost", "*=", "(", "SrcBytes", "/", "Alignment", ")", ";"], "ground_truth": ["return", "Cost", ";"], "File": "PPCTargetTransformInfo (2)", "Func": "getMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15447, "Length": 60, "Cover_Rate": 0.6122448979591837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "IN_RANGE", "(", "int_size_in_bytes", "(", "type", ")", ",", "<NUM_LIT>", ",", "TILEPRO_NUM_RETURN_REGS", "*", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "tilepro_return_in_memory", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15448, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{"], "ground_truth": ["return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";"], "File": "SICMCExpr", "Func": "classof", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15449, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addend", "+=", "pc_len", ";", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "while", "(", "addend", "++", "<", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "addend", ">", "<NUM_LIT>", ")", "{", "if", "(", "flag_verbose_asm", "||", "flag_print_asm_name", ")", "avr_asm_len", "(", "ASM_COMMENT_START", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "while", "(", "addend", "--", ">", "<NUM_LIT>", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_out_addto_sp", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15450, "Length": 84, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlltq_n_uv8hi", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlltq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15451, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>To<ISA_LIT>Stub", "::", "<ISA_LIT>To<ISA_LIT>Stub", "(", "const", "uint32_t", "*", "pData", ",", "size_t", "pSize", ",", "const_fixup_iterator", "pBegin", ",", "const_fixup_iterator", "pEnd", ")", ":", "m_pData", "(", "pData", ")", ",", "m_Name", "(", "<STR_LIT>", ")", ",", "m_Size", "(", "pSize", ")", "{"], "ground_truth": ["for", "(", "const_fixup_iterator", "it", "=", "pBegin", ",", "ie", "=", "pEnd", ";", "it", "!=", "ie", ";", "++", "it", ")", "addFixup", "(", "*", "*", "it", ")", ";"], "File": "ARMToARMStub", "Func": "ARMToARMStub", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15452, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_minpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_min_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15453, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "tuple_type_name", "=", "<STR_LIT>", ";", "tree", "node_type", "=", "get_typenode_from_name", "(", "UINT64_TYPE", ")", ";", "tree", "array_type", "=", "build_array_type_nelts", "(", "node_type", ",", "<NUM_LIT>", ")", ";", "SET_TYPE_MODE", "(", "array_type", ",", "V8DImode", ")", ";", "gcc_assert", "(", "TYPE_MODE_RAW", "(", "array_type", ")", "==", "TYPE_MODE", "(", "array_type", ")", ")", ";", "gcc_assert", "(", "TYPE_ALIGN", "(", "array_type", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["tree", "field", "=", "build_decl", "(", "input_location", ",", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "array_type", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_init_ls64_builtins_types", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15454, "Length": 72, "Cover_Rate": 0.5373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "findRedundantLoads", "(", ")", ";", "count", "+=", "remove", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "count", "+=", "remove", "(", ")", ";", "return", "count", ";"], "ground_truth": ["}"], "File": "PatmosSPReduce1", "Func": "process", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15455, "Length": 39, "Cover_Rate": 0.3305084745762712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "RegisterMCAsmInfo", "<", "<ISA_LIT>MCAsmInfo", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";"], "File": "SystemZMCTargetDesc", "Func": "LLVMInitializeSystemZTargetMC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15456, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_subhi3", "(", "xval", ",", "virtual_stack_vars_rtx", ",", "gen_int_mode", "(", "avr_starting_frame_offset", "(", ")", ",", "Pmode", ")", ")", ")", ";", "return", "xval", ";"], "ground_truth": ["}"], "File": "avr7", "Func": "avr_builtin_setjmp_frame_value", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15457, "Length": 23, "Cover_Rate": 0.6052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "MCS51ISelLowering", "Func": "isOffsetFoldingLegal", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15458, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchExecCopy", ")", ";", "}", "unsigned", "StackPtrReg", "=", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "==", "<STR_LIT>", ")", "return", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint32_t", "NumBytes", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "NumBytes", "!=", "<NUM_LIT>", "&&", "hasSP", "(", "MF", ")", ")", "{", "uint32_t", "RoundedSize", "=", "FuncInfo", "->", "isStackRealigned", "(", ")", "?", "NumBytes", "+", "MFI", ".", "getMaxAlignment", "(", ")", ":", "NumBytes", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering43", "Func": "emitEpilogue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15459, "Length": 127, "Cover_Rate": 0.3527777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "float", "FPImm", "=", "MO", ".", "isDFPImm", "(", ")", "?", "bit_cast", "<", "double", ">", "(", "MO", ".", "getDFPImm", "(", ")", ")", ":", "<STR_LIT>", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "format", "(", "<STR_LIT>", ",", "FPImm", ")", ";"], "File": "AArch64InstPrinter13", "Func": "printFPImmOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15460, "Length": 51, "Cover_Rate": 0.6623376623376623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_u16_f32", "(", "float32x4_t", "__a", ")", "{", "return", "(", "uint16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u16_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15461, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "calls_eh_return", "&&", "regno", "==", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "crtl", "->", "is_leaf", ")", "{", "if", "(", "regno", "==", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "microblaze_is_interrupt_variant", "(", ")", "||", "save_volatiles", ")", "&&", "(", "regno", ">=", "<NUM_LIT>", "&&", "regno", "<=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "microblaze_is_interrupt_variant", "(", ")", ")", "{"], "File": "microblaze", "Func": "microblaze_must_save_register", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15462, "Length": 61, "Cover_Rate": 0.30198019801980197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", ".", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "unsigned", "BytesPerReg", "=", "TRI", ".", "getRegSizeInBits", "(", "*", "RC", ")", "/", "<NUM_LIT>", ";", "assert", "(", "BytesPerReg", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "RegIdx", "=", "ByteNumber", "/", "BytesPerReg", ";", "assert", "(", "RegIdx", "<", "NumOpRegs", "&&", "<STR_LIT>", ")", ";", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "RegIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "BytesPerReg", "==", "<NUM_LIT>", ")", "{", "Reg", "=", "TRI", ".", "getSubReg", "(", "Reg", ",", "ByteNumber", "%", "BytesPerReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getPrettyRegisterName", "(", "Reg", ",", "MRI", ")", ";", "return", "false", ";", "}", "}"], "ground_truth": ["if", "(", "Error", ")", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "AVRAsmPrinter5", "Func": "PrintAsmOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15463, "Length": 119, "Cover_Rate": 0.38762214983713356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "needsLowering", "=", "(", "(", "Addr", ".", "Offset", "&", "<NUM_LIT>", ")", "!=", "Addr", ".", "Offset", ")", ";", "break", ";", "}", "if", "(", "needsLowering", "&&", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Addr", ".", "Base", ".", "Reg", "=", "ResultReg", ";"], "File": "ARMFastISel (2)1", "Func": "ARMSimplifyAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15464, "Length": 129, "Cover_Rate": 0.3993808049535604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "X86IntelInstPrinter (2)", "Func": "printf32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15465, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "z80", ",", "true", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Z80TargetInfo1", "Func": "LLVMInitializeZ80TargetInfo", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15466, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wqmulwmr", "(", "(", "__v2si", ")", "a", ",", "(", "__v2si", ")", "b", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_qmulmr_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15467, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitCMPP", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitCMPP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15468, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectADDRsi64", "(", "SDNode", "*", "OpNode", ",", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{"], "ground_truth": ["return", "SelectADDRsi_imp", "(", "OpNode", ",", "Addr", ",", "Base", ",", "Offset", ",", "<STR_LIT>", ")", ";"], "File": "NVPTXISelDAGToDAG (2)", "Func": "SelectADDRsi64", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15469, "Length": 35, "Cover_Rate": 0.9210526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_TLSREL", ";", "break", ";", "case", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_TBREL", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Kind", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "{", "const", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "if", "(", "TargetFlags", "==", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "WasmSym", "->", "isFunction", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyMCInstLower34", "Func": "lowerSymbolOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15470, "Length": 91, "Cover_Rate": 0.3922413793103448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vcgev8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcgeq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15471, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "Size", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", ",", "Size", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildLoad", "(", "ValVReg", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "ARMCallLowering12", "Func": "assignValueToAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15472, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "arc_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "rtl", ")", ";", "unsigned", "regno", ";", "rtx", "p", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "p", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["regno", "=", "REGNO", "(", "rtl", ")", ";"], "File": "arc", "Func": "arc_dwarf_register_span", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15473, "Length": 53, "Cover_Rate": 0.5824175824175825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", "&&", "!", "checkType", "(", "N", "->", "getSrcValue", "(", ")", ",", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "AMDILISelDAGToDAG", "Func": "isPrivateLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15474, "Length": 80, "Cover_Rate": 0.5594405594405595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "RI", "(", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo (2)1", "Func": "R600InstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15475, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";"], "ground_truth": ["if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "Thumb2ITBlockPass22", "Func": "getPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15476, "Length": 22, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "(", "int", ")", "Op", ".", "getImm", "(", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ATTInstPrinter47", "Func": "print_pcrel_imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15477, "Length": 43, "Cover_Rate": 0.6231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARCISelLowering", "Func": "ISDCCtoARCCC", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15478, "Length": 51, "Cover_Rate": 0.3493150684931507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitTracker", "::", "BitTracker", "(", "const", "MachineEvaluator", "&", "E", ",", "MachineFunction", "&", "F", ")", ":", "ME", "(", "E", ")", ",", "MF", "(", "F", ")", ",", "MRI", "(", "F", ".", "getRegInfo", "(", ")", ")", ",", "Map", "(", "*", "new", "CellMapType", ")", ",", "Trace", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "BitTracker10", "Func": "BitTracker", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15479, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrTy", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "DataVT", ".", "isFloatingPoint", "(", ")", ")", "Data", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DataVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "auto", "*", "MINode", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["return", "DAG", ".", "getMaskedStore", "(", "MINode", "->", "getChain", "(", ")", ",", "DL", ",", "Data", ",", "MINode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "PtrTy", ")", ",", "MINode", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MINode", "->", "getMemoryVT", "(", ")", ",", "MINode", "->", "getMemOperand", "(", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ")", ";"], "File": "AArch64ISelLowering154", "Func": "performSTNT1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15480, "Length": 108, "Cover_Rate": 0.7152317880794702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "riscv_expand_conditional_branch", "(", "rtx", "label", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "op1", ")", ")", ")", "riscv_emit_float_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ")", ";", "else", "riscv_emit_int_compare", "(", "&", "code", ",", "&", "op0", ",", "&", "op1", ")", ";", "rtx", "condition", "=", "gen_rtx_fmt_ee", "(", "code", ",", "VOIDmode", ",", "op0", ",", "op1", ")", ";"], "ground_truth": ["emit_jump_insn", "(", "gen_condjump", "(", "condition", ",", "label", ")", ")", ";"], "File": "riscv", "Func": "riscv_expand_conditional_branch", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15481, "Length": 75, "Cover_Rate": 0.9868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", ")", "{"], "ground_truth": ["}"], "File": "CSKYMachineFunctionInfo1", "Func": "CSKYMachineFunctionInfo", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15482, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "riscv_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "rtx", "addr", ";", "if", "(", "riscv_tls_symbol_p", "(", "x", ")", ")", "return", "riscv_legitimize_tls_address", "(", "x", ")", ";"], "ground_truth": ["if", "(", "riscv_split_symbol", "(", "NULL", ",", "x", ",", "mode", ",", "&", "addr", ")", ")", "return", "riscv_force_address", "(", "addr", ",", "mode", ")", ";"], "File": "riscv3", "Func": "riscv_legitimize_address", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15483, "Length": 53, "Cover_Rate": 0.3464052287581699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printComplexRotationOp", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Val", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "(", "Val", "*", "Angle", ")", "+", "Remainder", ";"], "File": "AArch64InstPrinter11", "Func": "printComplexRotationOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15484, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "EVT", "::", "getEVT", "(", "SI", "->", "getType", "(", ")", ")", "==", "(", "EVT", "::", "getEVT", "(", "I", "->", "getType", "(", ")", ")", ")", ")", ";", "++", "UI", ";", "I", "->", "replaceAllUsesWith", "(", "SI", ")", ";", "Instruction", "*", "First", "=", "F", ".", "getEntryBlock", "(", ")", ".", "begin", "(", ")", ";", "SI", "->", "insertBefore", "(", "First", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{"], "ground_truth": ["++", "UI", ";"], "File": "HexagonRemoveSZExtArgs", "Func": "runOnFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15485, "Length": 70, "Cover_Rate": 0.30701754385964913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", "-", "<NUM_LIT>", ";", "regno", ">=", "<NUM_LIT>", ";", "regno", "--", ")", "if", "(", "REG_NEEDS_SAVE", "(", "regno", ",", "ifun", ")", ")", "{", "rtx", "dwarf", ";", "insn", "=", "emit_move_insn", "(", "gen_rtx_REG", "(", "HImode", ",", "regno", ")", ",", "mem_pop_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "dwarf", "=", "gen_rtx_SET", "(", "Pmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "-", "GET_MODE_SIZE", "(", "Pmode", ")", ")", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "dwarf", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "if", "(", "layout", ".", "stdarg_save_size", ")", "{"], "ground_truth": ["insn", "=", "emit_addhi3_postreload", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "layout", ".", "stdarg_save_size", ")", ")", ";"], "File": "stormy163", "Func": "xstormy16_expand_epilogue", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15486, "Length": 112, "Cover_Rate": 0.4609053497942387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_add_pi8", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_paddb", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "File": "mmintrin", "Func": "_mm_add_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15487, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GV", "->", "hasInitializer", "(", ")", "||", "EmitSpecialLLVMGlobal", "(", "GV", ")", ")", "return", ";", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "SectionForGlobal", "(", "GV", ",", "Mang", ",", "TM", ")", ")", ";", "MCSymbol", "*", "GVSym", "=", "GetGlobalValueSymbol", "(", "GV", ")", ";", "Constant", "*", "C", "=", "GV", "->", "getInitializer", "(", ")", ";", "unsigned", "Align", "=", "(", "unsigned", ")", "TD", "->", "getPreferredTypeAlignmentShift", "(", "C", "->", "getType", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "<<", "*", "GVSym", "<<", "<STR_LIT>", "<<", "*", "GVSym", "<<", "<STR_LIT>", ";", "switch", "(", "GV", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "AppendingLinkage", ":"], "ground_truth": ["llvm_report_error", "(", "<STR_LIT>", ")", ";"], "File": "XCoreAsmPrinter35", "Func": "EmitGlobalVariable", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15488, "Length": 114, "Cover_Rate": 0.30727762803234504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "const", "<ISA_LIT>InstrInfo", "*", "QII", "=", "(", "const", "<ISA_LIT>InstrInfo", "*", ")", "TII", ";", "int", "NewOpcode", "=", "GetDotNewOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "desc", "=", "QII", "->", "get", "(", "NewOpcode", ")", ";", "DebugLoc", "dl", ";", "MachineInstr", "*", "NewMI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "desc", ",", "dl", ")", ";", "bool", "ResourcesAvailable", "=", "ResourceTracker", "->", "canReserveResources", "(", "NewMI", ")", ";", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "DeleteMachineInstr", "(", "NewMI", ")", ";", "if", "(", "!", "ResourcesAvailable", ")", "return", "false", ";", "if", "(", "!", "CanPromoteToNewValue", "(", "MI", ",", "PacketSU", ",", "DepReg", ",", "MIToSUnit", ",", "MII", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "HexagonVLIWPacketizer17", "Func": "CanPromoteToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15489, "Length": 115, "Cover_Rate": 0.5133928571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "RegOpNum", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "BaseRegNum", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isImmOpnd", ")", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "ImmOffset", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LoOffset", "=", "ImmOffset", "&", "<NUM_LIT>", ";", "HiOffset", "=", "(", "ImmOffset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "if", "(", "LoOffset", "&", "<NUM_LIT>", ")", "HiOffset", "++", ";", "}", "else", "ExprOffset", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", ";", "TempInst", ".", "setLoc", "(", "IDLoc", ")", ";", "TmpRegNum", "=", "(", "isLoad", "&&", "(", "BaseRegNum", "!=", "RegOpNum", ")", ")", "?", "RegOpNum", ":", "AtRegNum", ";", "TempInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "TmpRegNum", ")", ")", ";", "if", "(", "isImmOpnd", ")", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "HiOffset", ")", ")", ";", "else", "{", "if", "(", "ExprOffset", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "SR", "=", "static_cast", "<", "const", "MCSymbolRefExpr", "*", ">", "(", "ExprOffset", ")", ";", "const", "MCSymbolRefExpr", "*", "HiExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "SR", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ",", "getContext", "(", ")", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "HiExpr", ")", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "HiExpr", "=", "evaluateRelocExpr", "(", "ExprOffset", ",", "<STR_LIT>", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "HiExpr", ")", ")", ";", "}", "}", "Instructions", ".", "push_back", "(", "TempInst", ")", ";", "TempInst", ".", "clear", "(", ")", ";", "TempInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "TmpRegNum", ")", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "TmpRegNum", ")", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "BaseRegNum", ")", ")", ";", "Instructions", ".", "push_back", "(", "TempInst", ")", ";"], "ground_truth": ["TempInst", ".", "clear", "(", ")", ";"], "File": "MipsAsmParser29", "Func": "expandMemInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15490, "Length": 357, "Cover_Rate": 0.6123499142367067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineIRBuilder", "&", "Builder", "=", "Helper", ".", "MIRBuilder", ";", "Helper", ".", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "IE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "IE", ";", "I", "+=", "<NUM_LIT>", ")", "{", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "Block", "=", "MI", ".", "getOperand", "(", "I", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Builder", ".", "setInsertPt", "(", "*", "Block", ",", "Block", "->", "getFirstTerminator", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "I", ")", ".", "setReg", "(", "Builder", ".", "buildPtrToInt", "(", "S16", ",", "Reg", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "Register", "Tmp", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S16", ")", ";"], "ground_truth": ["Builder", ".", "setInsertPt", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getParent", "(", ")", "->", "getFirstNonPHI", "(", ")", ")", ";"], "File": "MOSLegalizerInfo", "Func": "legalizePhi", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15491, "Length": 143, "Cover_Rate": 0.6651162790697674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MO", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "?", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ":"], "ground_truth": ["MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";"], "File": "GCNRegPressure", "Func": "getDefRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15492, "Length": 35, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "STI", ".", "hasAVX", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "STI", ".", "hasSSE2", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "Ty", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "(", "STI", ".", "hasAVX512", "(", ")", ")", "&&", "(", "STI", ".", "hasVLX", "(", ")", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "STI", ".", "hasAVX", "(", ")", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86InstructionSelector28", "Func": "getFAddOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15493, "Length": 84, "Cover_Rate": 0.3605150214592275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "OffsetRegNum", "!=", "<NUM_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["if", "(", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Memory", ".", "OffsetImm", ")", ")", "{"], "File": "ARMAsmParser (2)3", "Func": "isMemImm8s4Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15494, "Length": 50, "Cover_Rate": 0.4065040650406504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitRX", "(", "Opcode", ",", "Reg0", ",", "MCOperand", "::", "createImm", "(", "Imm", ")", ",", "IDLoc", ",", "Instructions", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "emitRI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15495, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Constant", "*", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "}", "else", "{", "Constant", "*", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "CV", ".", "push_back", "(", "C", ")", ";", "}", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "PseudoSourceValue", "::", "getConstantPool", "(", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Mask", ")", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ISelLowering73", "Func": "LowerFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15496, "Length": 221, "Cover_Rate": 0.6480938416422287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGCN3Encoding", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "AMDGPUBaseInfo", "Func": "isGCN3Encoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15497, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ScheduleBlock", "::", "initRegPressure", "(", "MachineBasicBlock", "::", "iterator", "BeginBlock", ",", "MachineBasicBlock", "::", "iterator", "EndBlock", ")", "{", "IntervalPressure", "Pressure", ",", "BotPressure", ";", "RegPressureTracker", "RPTracker", "(", "Pressure", ")", ",", "BotRPTracker", "(", "BotPressure", ")", ";", "LiveIntervals", "*", "LIS", "=", "DAG", "->", "getLIS", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "DAG", "->", "getMRI", "(", ")", ";", "DAG", "->", "initRPTracker", "(", "TopRPTracker", ")", ";", "DAG", "->", "initRPTracker", "(", "BotRPTracker", ")", ";", "DAG", "->", "initRPTracker", "(", "RPTracker", ")", ";", "for", "(", "SUnit", "*", "SU", ":", "ScheduledSUnits", ")", "{", "RPTracker", ".", "setPos", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "RPTracker", ".", "advance", "(", ")", ";", "}", "RPTracker", ".", "closeRegion", "(", ")", ";"], "ground_truth": ["TopRPTracker", ".", "addLiveRegs", "(", "RPTracker", ".", "getPressure", "(", ")", ".", "LiveInRegs", ")", ";"], "File": "SIMachineScheduler26", "Func": "initRegPressure", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15498, "Length": 119, "Cover_Rate": 0.44569288389513106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "GV", "->", "hasSection", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "GV", "->", "hasComdat", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter109", "Func": "ValidateGV", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15499, "Length": 40, "Cover_Rate": 0.7843137254901961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMIMG_R128", "(", ")", "const", "{"], "ground_truth": ["return", "MIMG_R128", ";"], "File": "AMDGPUSubtarget", "Func": "hasMIMG_R128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15500, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "return", "false", ";", "}", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingMembers", "=", "State", ".", "getPendingLocs", "(", ")", ";", "PendingMembers", ".", "push_back", "(", "CCValAssign", "::", "getPending", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "if", "(", "!", "ArgFlags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "return", "true", ";", "unsigned", "RegResult", "=", "State", ".", "AllocateRegBlock", "(", "RegList", ",", "PendingMembers", ".", "size", "(", ")", ")", ";", "if", "(", "RegResult", ")", "{", "for", "(", "auto", "&", "It", ":", "PendingMembers", ")", "{", "It", ".", "convertToReg", "(", "RegResult", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "It", ")", ";"], "File": "AArch64CallingConvention", "Func": "CC_AArch64_Custom_Block", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15501, "Length": 93, "Cover_Rate": 0.3069306930693069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>_MC", "::", "isCPSRDefined", "(", "const", "MCInst", "&", "MI", ",", "const", "MCInstrInfo", "*", "MCII", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "I", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "Desc", ".", "OpInfo", "[", "I", "]", ".", "isOptionalDef", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc (2)1", "Func": "isCPSRDefined", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15502, "Length": 94, "Cover_Rate": 0.94, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "int", "i", "=", "MFI", ".", "getObjectIndexBegin", "(", ")", ",", "e", "=", "MFI", ".", "getObjectIndexEnd", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "FramePointerSaveIndex", ")", "MFI", ".", "setStackID", "(", "i", ",", "TargetStackID", "::", "Default", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo11", "Func": "removeSGPRToVGPRFrameIndices", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15503, "Length": 45, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Tile64InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "Tile64InstrInfo", "Func": "isStoreToStackSlot", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15504, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "(", "*", "gen_shift", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "(", "*", "gen_and", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "(", "*", "gen_xor", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "(", "*", "gen_sub", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "return", "false", ";", "qimode", "=", "GET_MODE", "(", "dest", ")", ";", "shift_amount", "=", "INTVAL", "(", "op2", ")", ";", "if", "(", "shift_amount", ">", "<NUM_LIT>", ")", "return", "false", ";", "gcc_assert", "(", "code", "==", "ASHIFT", "||", "code", "==", "ASHIFTRT", "||", "code", "==", "LSHIFTRT", ")", ";", "xor_constant", "=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "shift_amount", "-", "<NUM_LIT>", ")", ";", "and_constant", "=", "(", "code", "==", "ASHIFT", "?", "<NUM_LIT>", "-", "(", "<NUM_LIT>", "<<", "shift_amount", ")", ":", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "shift_amount", ")", ")", "-", "<NUM_LIT>", ")", ";", "switch", "(", "qimode", ")", "{", "case", "V16QImode", ":", "himode", "=", "V8HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv8hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv8hi3", ":", "gen_lshrv8hi3", ")", ";", "gen_and", "=", "gen_andv16qi3", ";", "gen_xor", "=", "gen_xorv16qi3", ";", "gen_sub", "=", "gen_subv16qi3", ";", "break", ";", "case", "V32QImode", ":", "himode", "=", "V16HImode", ";", "gen_shift", "=", "(", "(", "code", "==", "ASHIFT", ")", "?", "gen_ashlv16hi3", ":", "(", "code", "==", "ASHIFTRT", ")", "?", "gen_ashrv16hi3", ":", "gen_lshrv16hi3", ")", ";", "gen_and", "=", "gen_andv32qi3", ";", "gen_xor", "=", "gen_xorv32qi3", ";", "gen_sub", "=", "gen_subv32qi3", ";", "break", ";", "case", "V64QImode", ":"], "ground_truth": ["himode", "=", "V32HImode", ";"], "File": "i386-expand", "Func": "ix86_expand_vec_shift_qihi_constant", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15505, "Length": 239, "Cover_Rate": 0.509594882729211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "return", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformPREDICATE_CASTCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15506, "Length": 70, "Cover_Rate": 0.603448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "(", "j", "<", "ByValArgLocs", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "CCValAssign", "&", "ByValVA", "=", "ByValArgLocs", "[", "j", "++", "]", ";", "assert", "(", "(", "VA", ".", "getValNo", "(", ")", "==", "ByValVA", ".", "getValNo", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "LocMemOffset", "=", "ByValVA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "SDValue", "MemcpyCall", "=", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "SDValue", "NewCallSeqStart", "=", "DAG", ".", "getCALLSEQ_START", "(", "MemcpyCall", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "CallSeqStart", ".", "getNode", "(", ")", ",", "NewCallSeqStart", ".", "getNode", "(", ")", ")", ";", "Chain", "=", "CallSeqStart", "=", "NewCallSeqStart", ";", "Arg", "=", "PtrOff", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "CalculateTailCallArgDest", "(", "DAG", ",", "MF", ",", "false", ",", "Arg", ",", "SPDiff", ",", "LocMemOffset", ",", "TailCallArguments", ")", ";", "}", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";"], "File": "PPCISelLowering115", "Func": "LowerCall_SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15507, "Length": 419, "Cover_Rate": 0.39416745061147695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "p0", ",", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UREM", ",", "G_UDIV", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "libcallFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_ASHR", ",", "G_LSHR", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_GLOBAL_VALUE", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "computeTables", "(", ")", ";", "verify", "(", "*", "ST", ".", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsLegalizerInfo27", "Func": "MipsLegalizerInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15508, "Length": 244, "Cover_Rate": 0.4612476370510397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "CLAMP", ")", "NODE_NAME_CASE", "(", "FMAX_LEGACY", ")", "NODE_NAME_CASE", "(", "SMAX", ")", "NODE_NAME_CASE", "(", "UMAX", ")", "NODE_NAME_CASE", "(", "FMIN_LEGACY", ")", "NODE_NAME_CASE", "(", "SMIN", ")", "NODE_NAME_CASE", "(", "UMIN", ")", "NODE_NAME_CASE", "(", "FMAX3", ")", "NODE_NAME_CASE", "(", "SMAX3", ")", "NODE_NAME_CASE", "(", "UMAX3", ")", "NODE_NAME_CASE", "(", "FMIN3", ")", "NODE_NAME_CASE", "(", "SMIN3", ")", "NODE_NAME_CASE", "(", "UMIN3", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DIV_SCALE", ")", "NODE_NAME_CASE", "(", "DIV_FMAS", ")", "NODE_NAME_CASE", "(", "DIV_FIXUP", ")", "NODE_NAME_CASE", "(", "TRIG_PREOP", ")", "NODE_NAME_CASE", "(", "RCP", ")", "NODE_NAME_CASE", "(", "RSQ", ")", "NODE_NAME_CASE", "(", "RSQ_LEGACY", ")", "NODE_NAME_CASE", "(", "RSQ_CLAMPED", ")", "NODE_NAME_CASE", "(", "LDEXP", ")", "NODE_NAME_CASE", "(", "FP_CLASS", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "BREV", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE0", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE1", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE2", ")", "NODE_NAME_CASE", "(", "CVT_F32_UBYTE3", ")", "NODE_NAME_CASE", "(", "BUILD_VERTICAL_VECTOR", ")", "NODE_NAME_CASE", "(", "CONST_DATA_PTR", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "}"], "ground_truth": ["}"], "File": "AMDGPUISelLowering100", "Func": "getTargetNodeName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15509, "Length": 218, "Cover_Rate": 0.8384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "MIB", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D2", ")", ";"], "File": "ARMExpandPseudoInsts11", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15510, "Length": 165, "Cover_Rate": 0.4700854700854701, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "isVSplat", "(", "Op1Op1", ",", "InvMask", ",", "IsLittleEndian", ")", "&&", "Mask", ".", "getBitWidth", "(", ")", "==", "InvMask", ".", "getBitWidth", "(", ")", "&&", "Mask", "==", "~", "InvMask", ")", "IfClr", "=", "Op1Op0", ";", "IsConstantMask", "=", "true", ";", "}", "if", "(", "!", "IfClr", ".", "getNode", "(", ")", ")", "{", "if", "(", "isBitwiseInverse", "(", "Op0Op0", ",", "Op1Op0", ")", ")", "{", "Cond", "=", "Op1Op0", ";", "IfSet", "=", "Op1Op1", ";", "IfClr", "=", "Op0Op1", ";", "}", "else", "if", "(", "isBitwiseInverse", "(", "Op0Op1", ",", "Op1Op0", ")", ")", "{", "Cond", "=", "Op1Op0", ";", "IfSet", "=", "Op1Op1", ";", "IfClr", "=", "Op0Op0", ";", "}", "else", "if", "(", "isBitwiseInverse", "(", "Op0Op0", ",", "Op1Op1", ")", ")", "{", "Cond", "=", "Op1Op1", ";", "IfSet", "=", "Op1Op0", ";", "IfClr", "=", "Op0Op1", ";", "}", "else", "if", "(", "isBitwiseInverse", "(", "Op0Op1", ",", "Op1Op1", ")", ")", "{", "Cond", "=", "Op1Op1", ";", "IfSet", "=", "Op1Op0", ";", "IfClr", "=", "Op0Op0", ";", "}", "else", "if", "(", "isBitwiseInverse", "(", "Op1Op0", ",", "Op0Op0", ")", ")", "{", "Cond", "=", "Op0Op0", ";", "IfSet", "=", "Op0Op1", ";", "IfClr", "=", "Op1Op1", ";", "}", "else", "if", "(", "isBitwiseInverse", "(", "Op1Op1", ",", "Op0Op0", ")", ")", "{", "Cond", "=", "Op0Op0", ";", "IfSet", "=", "Op0Op1", ";", "IfClr", "=", "Op1Op0", ";", "}", "else", "if", "(", "isBitwiseInverse", "(", "Op1Op0", ",", "Op0Op1", ")", ")", "{", "Cond", "=", "Op0Op1", ";", "IfSet", "=", "Op0Op0", ";", "IfClr", "=", "Op1Op1", ";", "}", "else", "if", "(", "isBitwiseInverse", "(", "Op1Op1", ",", "Op0Op1", ")", ")", "{", "Cond", "=", "Op0Op1", ";", "IfSet", "=", "Op0Op0", ";", "IfClr", "=", "Op1Op0", ";", "}", "}", "if", "(", "!", "IfClr", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Cond", ".", "getNode", "(", ")", "&&", "IfSet", ".", "getNode", "(", ")", ")", ";", "if", "(", "IsConstantMask", ")", "{", "if", "(", "Mask", ".", "isAllOnesValue", "(", ")", ")", "return", "IfSet", ";"], "ground_truth": ["else", "if", "(", "Mask", "==", "<NUM_LIT>", ")", "return", "IfClr", ";"], "File": "MipsSEISelLowering10", "Func": "performORCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15511, "Length": 295, "Cover_Rate": 0.4559505409582689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Targets", ".", "insert", "(", "BrI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "FallsThru", "=", "false", ";", "return", "true", ";", "default", ":", "Undetermined", ":", "FallsThru", "=", "!", "BrI", ".", "isUnconditionalBranch", "(", ")", ";", "return", "false", ";", "}", "if", "(", "SimpleBranch", ")", "{", "const", "MachineOperand", "&", "MD", "=", "BrI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "PR", "(", "MD", ")", ";", "if", "(", "PR", ".", "SubReg", ")", "goto", "Undetermined", ";", "assert", "(", "Inputs", ".", "has", "(", "PR", ".", "Reg", ")", ")", ";", "const", "LatticeCell", "&", "PredC", "=", "Inputs", ".", "get", "(", "PR", ".", "Reg", ")", ";", "if", "(", "PredC", ".", "isBottom", "(", ")", ")", "goto", "Undetermined", ";", "uint32_t", "Props", "=", "PredC", ".", "properties", "(", ")", ";", "bool", "CTrue", "=", "false", ",", "CFalse", "=", "false", ";", ";"], "ground_truth": ["if", "(", "Props", "&", "ConstantProperties", "::", "Zero", ")", "CFalse", "=", "true", ";"], "File": "HexagonConstPropagation", "Func": "evaluate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15512, "Length": 140, "Cover_Rate": 0.42042042042042044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15513, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "EffBits", "=", "In", ".", "getScalarValueSizeInBits", "(", ")", "-", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "+", "<NUM_LIT>", ";", "if", "(", "EffBits", "<=", "<NUM_LIT>", ")", "ExtendOp", "=", "<STR_LIT>", ";", "}", "}", "CmpVT", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "CmpVT", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "dl", ",", "CmpVT", ",", "Op1", ")", ";", "}", "}", "if", "(", "CmpVT", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", "&&", "!", "is<ISA_LIT>CCSigned", "(", "<ISA_LIT>CC", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getAPIntValue", "(", ")", ".", "getActiveBits", "(", ")", "<=", "<NUM_LIT>", "&&", "DAG", ".", "MaskedValueIsZero", "(", "Op0", ",", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "CmpVT", "=", "<STR_LIT>", ";", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "Op1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering195", "Func": "EmitCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15514, "Length": 172, "Cover_Rate": 0.32452830188679244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "M", ".", "getModuleInlineAsm", "(", ")", ")", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "OutStreamer", ".", "AddComment", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "recordAndEmitFilenames", "(", "M", ")", ";", "GlobalsEmitted", "=", "false", ";"], "ground_truth": ["return", "false", ";"], "File": "NVPTXAsmPrinter10", "Func": "doInitialization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15515, "Length": 62, "Cover_Rate": 0.36257309941520466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "Store", "=", "tryCreateMaskedScatterBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Store", ")", "return", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "return", "Store", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering5", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15516, "Length": 67, "Cover_Rate": 0.3175355450236967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Elts", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Elts", ".", "push_back", "(", "getShuffleScalarElt", "(", "N", ",", "i", ",", "DAG", ",", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering73", "Func": "PerformShuffleCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15517, "Length": 61, "Cover_Rate": 0.5495495495495496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_neon_vabalsv2si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vabal_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15518, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_f32", "(", "float32_t", "*", "__addr", ",", "float32x4_t", "__value", ")", "{"], "ground_truth": ["__builtin_mve_vstrwq_fv4sf", "(", "(", "__builtin_neon_si", "*", ")", "__addr", ",", "__value", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15519, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_reducesd_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__C", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm_maskz_reduce_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15520, "Length": 32, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "report_non_ice", "(", "location_t", "location", ",", "tree", "fndecl", ",", "unsigned", "int", "argno", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ")", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "report_non_ice", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15521, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "C", "=", "CPE", ".", "Val", ".", "ConstVal", ";", "const", "MCSectionCOFF", "*", "S", "=", "cast", "<", "MCSectionCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForConstant", "(", "Kind", ",", "C", ")", ")", ";", "if", "(", "MCSymbol", "*", "Sym", "=", "S", "->", "getCOMDATSymbol", "(", ")", ")", "{", "if", "(", "Sym", "->", "isUndefined", "(", ")", ")", "OutStreamer", ".", "EmitSymbolAttribute", "(", "Sym", ",", "MCSA_Global", ")", ";", "return", "Sym", ";"], "ground_truth": ["}"], "File": "X86AsmPrinter34", "Func": "GetCPISymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15522, "Length": 67, "Cover_Rate": 0.4785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_Memri", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "RegImm", ".", "Reg", ";"], "File": "AVRAsmParser", "Func": "getReg", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15523, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TySize", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeSizeInBits", "(", "RootTy", ")", "/", "<NUM_LIT>", ";", "IRBuilder", "<", ">", "IRB", "(", "CI", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "Size", ")", "&&", "TySize", "==", "cast", "<", "ConstantInt", ">", "(", "Size", ")", "->", "getZExtValue", "(", ")", ")", "{", "copyMemory", "(", "Dst", ",", "Src", ",", "Ty", ",", "ValArr", ",", "IRB", ")", ";", "RemoveInstrs", ".", "push_back", "(", "CI", ")", ";", "for", "(", "auto", "Val", ":", "RemoveInstrs", ")", "InsertIntoSet", "(", "LazyRemovalSet", ",", "Val", ")", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "JVMCompositeHandler", "Func": "replaceMemoryIntrinsics", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15524, "Length": 95, "Cover_Rate": 0.36964980544747084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ArgumentUsageInfo", "(", ")", ":", "ImmutablePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUArgumentUsageInfo", "Func": "AMDGPUArgumentUsageInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15525, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "SRegLoc", "=", "getLoc", "(", ")", ";", "int", "RegNum", "=", "tryParseRegister", "(", ")", ";", "RegKind", "RegisterKind", "=", "RegKind", "::", "Scalar", ";", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "{", "StringRef", "Kind", ";", "RegisterKind", "=", "RegKind", "::", "NeonVector", ";", "OperandMatchResultTy", "Res", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "NeonVector", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "if", "(", "Res", "==", "MatchOperand_Success", "&&", "!", "Kind", ".", "empty", "(", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "{", "StringRef", "Kind", ";", "RegisterKind", "=", "RegKind", "::", "SVEDataVector", ";", "OperandMatchResultTy", "Res", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "SVEDataVector", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "if", "(", "Res", "==", "MatchOperand_Success", "&&", "!", "Kind", ".", "empty", "(", ")", ")", "return", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "RegNum", "==", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["StringRef", "Kind", ";"], "File": "AArch64AsmParser12", "Func": "parseDirectiveReq", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15526, "Length": 170, "Cover_Rate": 0.5414012738853503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "num_ops", "=", "riscv_build_integer", "(", "codes", ",", "value", ",", "orig_mode", ")", ";", "if", "(", "can_create_pseudo", "&&", "num_ops", ">", "<NUM_LIT>", "&&", "num_ops", ">=", "riscv_split_integer_cost", "(", "value", ")", ")", "x", "=", "riscv_split_integer", "(", "value", ",", "mode", ")", ";", "else", "{", "codes", "[", "<NUM_LIT>", "]", ".", "value", "=", "trunc_int_for_mode", "(", "codes", "[", "<NUM_LIT>", "]", ".", "value", ",", "mode", ")", ";", "x", "=", "GEN_INT", "(", "codes", "[", "<NUM_LIT>", "]", ".", "value", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_ops", ";", "i", "++", ")", "{", "if", "(", "!", "can_create_pseudo", ")", "x", "=", "riscv_emit_set", "(", "temp", ",", "x", ")", ";", "else", "x", "=", "force_reg", "(", "mode", ",", "x", ")", ";"], "ground_truth": ["codes", "[", "i", "]", ".", "value", "=", "trunc_int_for_mode", "(", "codes", "[", "i", "]", ".", "value", ",", "mode", ")", ";"], "File": "riscv1", "Func": "riscv_move_integer", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15527, "Length": 132, "Cover_Rate": 0.6139534883720931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg", "!=", "mips_epilogue", ".", "cfa_reg", "||", "offset", "!=", "mips_epilogue", ".", "cfa_offset", ")", "{", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_reg_note", "(", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "reg", ",", "offset", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "mips_epilogue", ".", "cfa_reg", "=", "reg", ";"], "ground_truth": ["mips_epilogue", ".", "cfa_offset", "=", "offset", ";"], "File": "mips", "Func": "mips_epilogue_set_cfa", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15528, "Length": 58, "Cover_Rate": 0.7160493827160493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_dpbf16ps_v8sf", "(", "__A", ",", "__B", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512bf16vlintrin", "Func": "_mm256_dpbf16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15529, "Length": 14, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "stackSlotSize", "(", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "XtensaFrameLowering", "Func": "stackSlotSize", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15530, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getI32Imm", "(", "Hi", ")", ")", ";", "}", "if", "(", "!", "Shift", ")", "return", "Result", ";", "if", "(", "(", "unsigned", ")", "(", "Imm", "&", "<NUM_LIT>", ")", "==", "Remainder", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Shift", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "if", "(", "Imm", ")", "{", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Shift", ")", ",", "getI32Imm", "(", "<NUM_LIT>", "-", "Shift", ")", ")", ";", "}", "if", "(", "(", "Hi", "=", "(", "Remainder", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "{", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Hi", ")", ")", ";", "}"], "ground_truth": ["if", "(", "(", "Lo", "=", "Remainder", "&", "<NUM_LIT>", ")", ")", "{"], "File": "PPCISelDAGToDAG (2)2", "Func": "getInt64Direct", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15531, "Length": 180, "Cover_Rate": 0.37656903765690375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "Symbol", "=", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "Symbol", "=", "AsmPrinter", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "Symbol", "=", "AsmPrinter", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Symbol", "=", "AsmPrinter", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "Symbol", "=", "AsmPrinter", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "Offset", "+=", "MO", ".", "getOffset", "(", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "Kind", ",", "*", "Ctx", ")", ";"], "ground_truth": ["if", "(", "!", "Offset", ")", "return", "MCOperand", "::", "CreateExpr", "(", "MCSym", ")", ";"], "File": "MipsMCInstLower13", "Func": "LowerSymbolOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15532, "Length": 170, "Cover_Rate": 0.31835205992509363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", ";", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["}"], "File": "Cpu0MachineFunction1", "Func": "getGlobalBaseReg", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15533, "Length": 30, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitSize", "=", "std", "::", "min", "(", "BitSize", ",", "OrigBitSize", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ";", "for", "(", "int64_t", "I", "=", "BitSize", "/", "<NUM_LIT>", ";", "I", ">=", "<NUM_LIT>", ";", "I", "=", "I", "/", "<NUM_LIT>", ")", "{"], "ground_truth": ["SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "I", ",", "VT", ")", ")", ";"], "File": "SystemZISelLowering35", "Func": "lowerCTPOP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15534, "Length": 101, "Cover_Rate": 0.31962025316455694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasLZCNT", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "isCheapToSpeculateCtlz", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15535, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "TOYTargetMachine", "Func": "LLVMInitializeTOYTarget", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15536, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "int", "vec_vcmpgtsw", "(", "vector", "signed", "int", "a1", ",", "vector", "signed", "int", "a2", ")", "{"], "ground_truth": ["return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vcmpgtsw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_vcmpgtsw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15537, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "EVT", "EltVT", "=", "<STR_LIT>", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering93", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15538, "Length": 233, "Cover_Rate": 0.4506769825918762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ")", ")", ";", "else", "if", "(", "!", "rtx_equal_p", "(", "a", ",", "b", ")", ")", "return", "false", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "cfun", "->", "machine", "->", "call_abi", "==", "MS_ABI", "&&", "ix86_function_type_abi", "(", "type", ")", "==", "SYSV_ABI", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "decl", "||", "(", "bind_global", "&&", "flag_pic", "&&", "!", "flag_plt", ")", "||", "(", "TARGET_DLLIMPORT_DECL_ATTRIBUTES", "&&", "DECL_DLLIMPORT_P", "(", "decl", ")", ")", ")", "{", "if", "(", "ix86_function_regparm", "(", "type", ",", "NULL", ")", ">=", "<NUM_LIT>", "&&", "!", "cfun", "->", "machine", "->", "arg_reg_available", ")", "return", "false", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "i3866", "Func": "ix86_function_ok_for_sibcall", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15539, "Length": 109, "Cover_Rate": 0.3745704467353952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "fixStackStores", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "StartMI", ",", "const", "TargetInstrInfo", "&", "TII", ",", "Register", "FP", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":"], "ground_truth": ["llvm", "::", "make_early_inc_range", "(", "llvm", "::", "make_range", "(", "StartMI", ",", "MBB", ".", "end", "(", ")", ")", ")", ")", "{"], "File": "AVRFrameLowering20", "Func": "fixStackStores", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15540, "Length": 47, "Cover_Rate": 0.3197278911564626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "LD", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Low", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "BasePtr", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "High", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "HighAddr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "HighShifted", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "High", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ",", "HighShifted", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Low", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "High", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Entry", ".", "Node", "=", "BasePtr", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "IntPtrTy", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "XCoreISelLowering61", "Func": "LowerLOAD", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15541, "Length": 342, "Cover_Rate": 0.48169014084507045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Mask", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Input", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Input", ",", "Builder", ".", "getInt32", "(", "MemoryTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering1", "Func": "tryCreateMaskedScatterOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15542, "Length": 165, "Cover_Rate": 0.4661016949152542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Exec", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MovExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "MBB", ",", "Begin", ",", "DL", ",", "TII", ".", "get", "(", "MovExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "Exec", ")", ";", "MachineBasicBlock", "::", "iterator", "AfterMI", "=", "MI", ";", "++", "AfterMI", ";", "for", "(", "auto", "I", "=", "Begin", ";", "I", "!=", "AfterMI", ";", "I", "++", ")", "{", "for", "(", "auto", "&", "MO", ":", "I", "->", "uses", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "MRI", ".", "clearKillFlags", "(", "MO", ".", "getReg", "(", ")", ")", ";", "}", "}", "}", "MachineBasicBlock", "*", "LoopBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "BodyBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RemainderBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "(", "MBB", ")", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "LoopBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "BodyBB", ")", ";", "MF", ".", "insert", "(", "MBBI", ",", "RemainderBB", ")", ";", "LoopBB", "->", "addSuccessor", "(", "BodyBB", ")", ";", "BodyBB", "->", "addSuccessor", "(", "LoopBB", ")", ";", "BodyBB", "->", "addSuccessor", "(", "RemainderBB", ")", ";", "RemainderBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";"], "ground_truth": ["RemainderBB", "->", "splice", "(", "RemainderBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "End", ",", "MBB", ".", "end", "(", ")", ")", ";"], "File": "SIInstrInfo11", "Func": "loadSRsrcFromVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15543, "Length": 269, "Cover_Rate": 0.477797513321492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AssignValidGlobalNames", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAssignValidGlobalNames", "Func": "createNVPTXAssignValidGlobalNamesPass", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15544, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsli_n_p16", "(", "poly16x4_t", "__a", ",", "poly16x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "poly16x4_t", ")", "__builtin_neon_vsli_nv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vsli_n_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15545, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Opcode", "==", "Instruction", "::", "Load", "||", "Opcode", "==", "Instruction", "::", "Store", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Store", ")", "return", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "I", ")", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", ")", "{", "VectorType", "*", "VecTy", "=", "cast", "<", "VectorType", ">", "(", "Src", ")", ";", "unsigned", "VecWidth", "=", "VecTy", "->", "getBitWidth", "(", ")", ";", "if", "(", "useHVX", "(", ")", "&&", "isTypeForHVX", "(", "VecTy", ")", ")", "{", "unsigned", "RegWidth", "=", "getRegisterBitWidth", "(", "true", ")", ";"], "ground_truth": ["Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "RegWidth", "/", "<NUM_LIT>", ")", ";"], "File": "HexagonTargetTransformInfo12", "Func": "getMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15546, "Length": 102, "Cover_Rate": 0.36823104693140796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "WebAssemblyRegStackify14", "Func": "getTeeOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15547, "Length": 40, "Cover_Rate": 0.46511627906976744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmpord_pd_mask", "(", "__m512d", "__X", ",", "__m512d", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmppd512_mask", "(", "(", "__v8df", ")", "__X", ",", "(", "__v8df", ")", "__Y", ",", "_CMP_ORD_Q", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_cmpord_pd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15548, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>ExpandCondsets", "::", "genCondTfrFor", "(", "MachineOperand", "&", "SrcOp", ",", "MachineBasicBlock", "::", "iterator", "At", ",", "unsigned", "DstR", ",", "unsigned", "DstSR", ",", "const", "MachineOperand", "&", "PredOp", ",", "bool", "PredSense", ",", "bool", "ReadUndef", ",", "bool", "ImpUse", ")", "{", "MachineInstr", "*", "MI", "=", "SrcOp", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "&", "B", "=", "*", "At", "->", "getParent", "(", ")", ";"], "ground_truth": ["const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";"], "File": "HexagonExpandCondsets26", "Func": "genCondTfrFor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15549, "Length": 68, "Cover_Rate": 0.43312101910828027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isVCSrcF64", "(", ")", "||", "isLiteralImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVSrcB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15550, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ConstPoolEntryUId", "++", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo10", "Func": "createConstPoolEntryUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15551, "Length": 5, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegInfo", "&", "RI", "=", "RegInfos", "[", "R", "]", ";", "if", "(", "RI", ".", "RegClass", "!=", "nullptr", "&&", "!", "BadRC", "[", "R", "]", ")", "{", "if", "(", "RC", "->", "LaneMask", "!=", "RI", ".", "RegClass", "->", "LaneMask", ")", "{", "BadRC", ".", "set", "(", "R", ")", ";", "RI", ".", "RegClass", "=", "nullptr", ";", "}", "}", "else", "RI", ".", "RegClass", "=", "RC", ";", "}", "}", "for", "(", "MCPhysReg", "R", "=", "<NUM_LIT>", ",", "NR", "=", "TRI", ".", "getNumRegs", "(", ")", ";", "R", "!=", "NR", ";", "++", "R", ")", "{", "MCPhysReg", "SuperR", "=", "R", ";", "for", "(", "MCSuperRegIterator", "S", "(", "R", ",", "&", "TRI", ",", "false", ")", ";", "S", ".", "isValid", "(", ")", ";", "++", "S", ")", "SuperR", "=", "*", "S", ";", "RegInfos", "[", "R", "]", ".", "MaxSuper", "=", "SuperR", ";", "}", "for", "(", "const", "uint32_t", "*", "RM", ":", "TRI", ".", "getRegMasks", "(", ")", ")", "RegMasks", ".", "insert", "(", "RM", ")", ";", "for", "(", "const", "MachineBasicBlock", "&", "B", ":", "mf", ")", "for", "(", "const", "MachineInstr", "&", "In", ":", "B", ")", "for", "(", "const", "MachineOperand", "&", "Op", ":", "In", ".", "operands", "(", ")", ")", "if", "(", "Op", ".", "isRegMask", "(", ")", ")", "RegMasks", ".", "insert", "(", "Op", ".", "getRegMask", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RDFRegisters12", "Func": "PhysicalRegisterInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15552, "Length": 197, "Cover_Rate": 0.7547892720306514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I2", "->", "isDebugValue", "(", ")", ")", "++", "I2", ";", "unsigned", "I1DestReg", "=", "I1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "End", "=", "I1", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "I2", "!=", "End", ";", "++", "I2", ")", "{", "if", "(", "I2", "->", "modifiesRegister", "(", "I1DestReg", ",", "TRI", ")", ")", "break", ";", "if", "(", "!", "isCombinableInstType", "(", "I2", ",", "TII", ",", "ShouldCombineAggressively", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "ShouldCombineAggressively", "&&", "PotentiallyNewifiableTFR", ".", "count", "(", "I2", ")", ")", "continue", ";"], "File": "HexagonCopyToCombine17", "Func": "findPairable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15553, "Length": 90, "Cover_Rate": 0.3614457831325301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "bit_size_for_clip", "(", "HOST_WIDE_INT", "i", ")", "{", "int", "rv", ";", "for", "(", "rv", "=", "<NUM_LIT>", ";", "rv", "<", "<NUM_LIT>", ";", "rv", "++", ")", "if", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "rv", ")", ">", "i", ")", "return", "rv", "+", "<NUM_LIT>", ";", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "mep", "Func": "bit_size_for_clip", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15554, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["HII", "=", "HST", ".", "getInstrInfo", "(", ")", ";"], "File": "HexagonBranchRelaxation10", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15555, "Length": 30, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", "==", "DefM", ".", "end", "(", ")", ")", "continue", ";", "DefStack", "&", "DS", "=", "F", "->", "second", ";", "if", "(", "Kind", "==", "NodeAttrs", "::", "Use", ")", "linkRefUp", "<", "UseNode", "*", ">", "(", "SA", ",", "RA", ",", "DS", ")", ";", "else", "if", "(", "Kind", "==", "NodeAttrs", "::", "Def", ")", "linkRefUp", "<", "DefNode", "*", ">", "(", "SA", ",", "RA", ",", "DS", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "RDFGraph11", "Func": "linkStmtRefs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15556, "Length": 69, "Cover_Rate": 0.3612565445026178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseUNorm", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseNamedBit", "(", "<STR_LIT>", ",", "Operands", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "parseUNorm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15557, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "MaxAlloca", "=", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "unsigned", "ThresholdPrivate", "=", "UnrollThresholdPrivate", ";", "unsigned", "ThresholdLocal", "=", "UnrollThresholdLocal", ";", "unsigned", "MaxBoost", "=", "std", "::", "max", "(", "ThresholdPrivate", ",", "ThresholdLocal", ")", ";", "<ISA_LIT>AS", "ASST", "=", "ST", "->", "get<ISA_LIT>AS", "(", ")", ";", "for", "(", "const", "BasicBlock", "*", "BB", ":", "L", "->", "getBlocks", "(", ")", ")", "{", "const", "DataLayout", "&", "DL", "=", "BB", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "LocalGEPsSeen", "=", "<NUM_LIT>", ";", "if", "(", "llvm", "::", "any_of", "(", "L", "->", "getSubLoops", "(", ")", ",", "[", "BB", "]", "(", "const", "Loop", "*", "SubLoop", ")", "{", "return", "SubLoop", "->", "contains", "(", "BB", ")", ";", "}", ")", ")", "continue", ";", "for", "(", "const", "Instruction", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "const", "BranchInst", "*", "Br", "=", "dyn_cast", "<", "BranchInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "UP", ".", "Threshold", "<", "MaxBoost", "&&", "Br", "->", "isConditional", "(", ")", ")", "{", "if", "(", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", "||", "L", "->", "isLoopExiting", "(", "Br", "->", "getSuccessor", "(", "<NUM_LIT>", ")", ")", ")", "continue", ";", "if", "(", "dependsOnLocalPhi", "(", "L", ",", "Br", "->", "getCondition", "(", ")", ")", ")", "{", "UP", ".", "Threshold", "+=", "UnrollThresholdIf", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UP", ".", "Threshold", "<<", "<STR_LIT>", "<<", "*", "L", "<<", "<STR_LIT>", "<<", "*", "Br", "<<", "'\\n'", ")", ";", "if", "(", "UP", ".", "Threshold", ">=", "MaxBoost", ")", "return", ";", "}", "}", "continue", ";", "}", "const", "GetElementPtrInst", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "GEP", ")", "continue", ";", "unsigned", "AS", "=", "GEP", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Threshold", "=", "<NUM_LIT>", ";", "if", "(", "AS", "==", "ASST", ".", "PRIVATE_ADDRESS", ")", "Threshold", "=", "ThresholdPrivate", ";"], "ground_truth": ["else", "if", "(", "AS", "==", "ASST", ".", "LOCAL_ADDRESS", ")", "Threshold", "=", "ThresholdLocal", ";"], "File": "AMDGPUTargetTransformInfo12", "Func": "getUnrollingPreferences", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15558, "Length": 303, "Cover_Rate": 0.46831530139103555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "signExtendToI32", "(", "Reg", ",", "V", ",", "From", ")", ";", "Register", "Result", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "Result", ";", "}"], "ground_truth": ["if", "(", "To", "==", "<STR_LIT>", ")", "return", "signExtendToI32", "(", "Reg", ",", "V", ",", "From", ")", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "signExtend", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15559, "Length": 68, "Cover_Rate": 0.544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>ebTargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>elTargetMachine", ">", "Y", "(", "The<ISA_LIT>elTarget", ")", ";"], "ground_truth": ["}"], "File": "Cpu0TargetMachine1", "Func": "LLVMInitializeCpu0Target", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15560, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DestVT", "==", "<STR_LIT>", ")", "DestVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "DAG", ".", "getConstant", "(", "IID", ",", "<STR_LIT>", ")", ",", "Op0", ",", "Op1", ",", "Op2", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "BuildIntrinsicOp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15561, "Length": 42, "Cover_Rate": 0.5316455696202531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setNomacro", "(", ")", "{", "macro", "=", "false", ";"], "ground_truth": ["}"], "File": "P2AsmParser", "Func": "setNomacro", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15562, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{"], "ground_truth": ["return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "File": "mprocTargetMachine", "Func": "getmprocTargetMachine", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15563, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RetVT", "!=", "<STR_LIT>", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "CCAssignFnForCall", "(", "CC", ")", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getValVT", "(", ")", ";"], "ground_truth": ["if", "(", "CopyVT", ".", "isVector", "(", ")", "&&", "!", "Subtarget", "->", "isLittleEndian", "(", ")", ")", "return", "false", ";"], "File": "AArch64FastISel18", "Func": "finishCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15564, "Length": 88, "Cover_Rate": 0.3697478991596639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "B", ".", "succ_empty", "(", ")", ")", "return", "nullptr", ";", "auto", "&", "Prob", "=", "getAnalysis", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "MachineBasicBlock", "*", "S", "=", "*", "std", "::", "max_element", "(", "B", ".", "succ_begin", "(", ")", ",", "B", ".", "succ_end", "(", ")", ",", "[", "&", "]", "(", "const", "MachineBasicBlock", "*", "Dst0", ",", "const", "MachineBasicBlock", "*", "Dst1", ")", "{", "return", "Prob", ".", "getEdgeWeight", "(", "&", "B", ",", "Dst0", ")", "<", "Prob", ".", "getEdgeWeight", "(", "&", "B", ",", "Dst1", ")", ";", "}", ")", ";"], "ground_truth": ["return", "S", "->", "isEHPad", "(", ")", "?", "nullptr", ":", "S", ";"], "File": "MipsDelaySlotFiller49", "Func": "selectSuccBB", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15565, "Length": 93, "Cover_Rate": 0.8773584905660378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)3", "Func": "tyScalar", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15566, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256d", ")", "__builtin_ia32_addpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_add_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15567, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_neon_vst2_lanev4si", "(", "(", "__builtin_neon_si", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst2q_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15568, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "isToken", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15569, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "vfp3_const_double_index", "(", "rtx", "x", ")", "{", "REAL_VALUE_TYPE", "r", ",", "m", ";", "int", "sign", ",", "exponent", ";", "unsigned", "HOST_WIDE_INT", "mantissa", ",", "mant_hi", ";", "unsigned", "HOST_WIDE_INT", "mask", ";", "int", "point_pos", "=", "<NUM_LIT>", "*", "HOST_BITS_PER_WIDE_INT", "-", "<NUM_LIT>", ";", "bool", "fail", ";", "if", "(", "!", "TARGET_VFP3", "||", "!", "CONST_DOUBLE_P", "(", "x", ")", ")", "return", "-", "<NUM_LIT>", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "x", ")", ";", "if", "(", "REAL_VALUE_ISINF", "(", "r", ")", "||", "REAL_VALUE_ISNAN", "(", "r", ")", "||", "REAL_VALUE_MINUS_ZERO", "(", "r", ")", ")", "return", "-", "<NUM_LIT>", ";", "sign", "=", "REAL_VALUE_NEGATIVE", "(", "r", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "r", "=", "real_value_abs", "(", "&", "r", ")", ";", "exponent", "=", "REAL_EXP", "(", "&", "r", ")", ";", "real_ldexp", "(", "&", "m", ",", "&", "r", ",", "point_pos", "-", "exponent", ")", ";", "wide_int", "w", "=", "real_to_integer", "(", "&", "m", ",", "&", "fail", ",", "HOST_BITS_PER_WIDE_INT", "*", "<NUM_LIT>", ")", ";", "mantissa", "=", "w", ".", "elt", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["mant_hi", "=", "w", ".", "elt", "(", "<NUM_LIT>", ")", ";"], "File": "arm4", "Func": "vfp3_const_double_index", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15570, "Length": 157, "Cover_Rate": 0.564748201438849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ",", "<NUM_LIT>", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "SparcISelLowering1", "Func": "CC_Sparc_Assign_f64", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15571, "Length": 65, "Cover_Rate": 0.32338308457711445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SYSmvalue", "==", "-", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "hasV7Ops", "(", ")", "&&", "SYSmvalue", ">=", "<NUM_LIT>", "&&", "SYSmvalue", "<=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "has8MSecExt", "(", ")", "&&", "Flags", ".", "lower", "(", ")", "==", "<STR_LIT>", ")", "{", "Flags", "=", "<STR_LIT>", ";", "SYSmvalue", "|=", "<NUM_LIT>", ";", "}", "if", "(", "!", "Subtarget", "->", "has8MSecExt", "(", ")", "&&", "(", "SYSmvalue", "==", "<NUM_LIT>", "||", "SYSmvalue", "==", "<NUM_LIT>", "||", "SYSmvalue", ">", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "!", "Subtarget", "->", "hasV8MMainlineOps", "(", ")", "&&", "(", "SYSmvalue", "==", "<NUM_LIT>", "||", "SYSmvalue", "==", "<NUM_LIT>", "||", "SYSmvalue", "==", "<NUM_LIT>", "||", "SYSmvalue", "==", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "IsRead", ")", "{", "if", "(", "Flags", ".", "empty", "(", ")", ")", "return", "SYSmvalue", ";", "else", "return", "-", "<NUM_LIT>", ";", "}", "int", "Mask", "=", "getMClassFlagsMask", "(", "Flags", ")", ";", "if", "(", "(", "SYSmvalue", "<", "<NUM_LIT>", "&&", "Mask", "==", "-", "<NUM_LIT>", ")", "||", "(", "SYSmvalue", ">", "<NUM_LIT>", "&&", "!", "Flags", ".", "empty", "(", ")", ")", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "hasDSP", "(", ")", "&&", "(", "Mask", "&", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";"], "File": "ARMISelDAGToDAG106", "Func": "getMClassRegisterMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15572, "Length": 195, "Cover_Rate": 0.8478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Reg", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MIB", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "expandPostRAPseudo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15573, "Length": 269, "Cover_Rate": 0.4395424836601307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vfmsq_m_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "float32x4_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vfmsq_m_fv4sf", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vfmsq_m_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15574, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg1", "=", "Op1", ".", "getReg", "(", ")", ";", "CmpInst", "::", "Predicate", "Cond", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "(", "!", "ST", "->", "canDirectlyComparePointers", "(", ")", "||", "(", "Cond", "!=", "CmpInst", "::", "ICMP_EQ", "&&", "Cond", "!=", "CmpInst", "::", "ICMP_NE", ")", ")", "&&", "MRI", ".", "getType", "(", "Reg0", ")", ".", "isPointer", "(", ")", "&&", "MRI", ".", "getType", "(", "Reg1", ")", ".", "isPointer", "(", ")", ")", "{", "LLT", "ConvT", "=", "LLT", "::", "scalar", "(", "ST", "->", "getPointerSize", "(", ")", ")", ";", "Type", "*", "LLVMTy", "=", "IntegerType", "::", "get", "(", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "ST", "->", "getPointerSize", "(", ")", ")", ";"], "ground_truth": ["<ISA_LIT>Type", "*", "SpirvTy", "=", "GR", "->", "getOrCreate<ISA_LIT>Type", "(", "LLVMTy", ",", "Helper", ".", "MIRBuilder", ")", ";"], "File": "SPIRVLegalizerInfo1", "Func": "legalizeCustom", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15575, "Length": 139, "Cover_Rate": 0.49466192170818507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "length", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'I'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "uint64_t", "CVal", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CVal", ")", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "CVal", ",", "SDLoc", "(", "Op", ")", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering11", "Func": "LowerAsmOperandForConstraint", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15576, "Length": 80, "Cover_Rate": 0.3252032520325203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmla_n_u16", "(", "uint16x4_t", "a", ",", "uint16x4_t", "b", ",", "uint16_t", "c", ")", "{"], "ground_truth": ["uint16x4_t", "result", ";"], "File": "arm", "Func": "neon2_vmla_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15577, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ";", "if", "(", "StoreBackchain", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "int64_t", "Delta", "=", "-", "int64_t", "(", "StackSize", ")", ";", "emitIncrement", "(", "MBB", ",", "MBBI", ",", "DL", ",", "<STR_LIT>", ",", "Delta", ",", "ZII", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "-", "SPOffsetFromCFA", "-", "Delta", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "SPOffsetFromCFA", "+=", "Delta", ";", "if", "(", "StoreBackchain", ")", "{", "int", "Offset", "=", "usePackedStack", "(", "MF", ")", "?", "<STR_LIT>", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Offset", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "HasFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "unsigned", "HardFP", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "HardFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ZII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MF", ".", "begin", "(", ")", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "I", "->", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "CFIIndexes", ";", "for", "(", "auto", "&", "Save", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Save", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "++", "MBBI", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "continue", ";"], "File": "SystemZFrameLowering48", "Func": "emitPrologue", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15578, "Length": 415, "Cover_Rate": 0.41624874623871616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>elTargetMachine", "::", "<ISA_LIT>elTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetMachine10", "Func": "MipselTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15579, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "nds32_return_addr_rtx", "(", "int", "count", ",", "rtx", "frameaddr", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "LP_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "nds322", "Func": "nds32_return_addr_rtx", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15580, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Val", ")", ")", "return", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ",", "S", ",", "E", ",", "Is<ISA_LIT>64", ")", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Val", ")", ")", "if", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLS", ")", "return", "CreateTLSReg", "(", "SRE", ",", "S", ",", "E", ",", "Is<ISA_LIT>64", ")", ";", "return", "CreateExpr", "(", "Val", ",", "S", ",", "E", ",", "Is<ISA_LIT>64", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser2", "Func": "CreateFromMCExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15581, "Length": 83, "Cover_Rate": 0.7757009345794392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "frv_function_arg_1", "(", "cum", ",", "arg", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "frv", "Func": "frv_function_incoming_arg", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 15582, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNum", ";", "OperandMatchResultTy", "Res", "=", "tryParseScalarRegister", "(", "RegNum", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "!", "parseOptionalToken", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNum", ",", "RegKind", "::", "Scalar", ",", "StartLoc", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["parseOptionalToken", "(", "AsmToken", "::", "Hash", ")", ";"], "File": "AArch64AsmParser1", "Func": "tryParseGPR64sp0Operand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15583, "Length": 68, "Cover_Rate": 0.3487179487179487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AtStart", ")", "--", "BeforeI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "it", "=", "CSI", ".", "begin", "(", ")", ";", "it", "!=", "CSI", ".", "end", "(", ")", ";", "++", "it", ")", "{", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "it", "->", "getReg", "(", ")", ",", "it", "->", "getFrameIdx", "(", ")", ",", "it", "->", "getRegClass", "(", ")", ")", ";", "assert", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AtStart", ")", "MI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "{", "MI", "=", "BeforeI", ";", "++", "MI", ";", "}"], "ground_truth": ["}"], "File": "XCoreInstrInfo12", "Func": "restoreCalleeSavedRegisters", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15584, "Length": 99, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CC_DEQmode", ";", "case", "LE", ":", "return", "CC_DLEmode", ";", "case", "LT", ":", "return", "CC_DLTmode", ";", "case", "GE", ":", "return", "CC_DGEmode", ";", "case", "GT", ":", "return", "CC_DGTmode", ";"], "ground_truth": ["case", "LEU", ":"], "File": "aarch642", "Func": "aarch64_code_to_ccmode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15585, "Length": 30, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>ABIInfo", "Unknown", "(", ")", "{", "return", "<ISA_LIT>ABIInfo", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Cpu0ABIInfo", "Func": "Unknown", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15586, "Length": 13, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TYPE_MAIN_VARIANT", "(", "node", ")", "=", "node", ";", "return", "build_vector_type", "(", "node", ",", "nunits", ")", ";"], "ground_truth": ["}"], "File": "rs60003", "Func": "build_opaque_vector_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15587, "Length": 16, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "reg_class_t", "arm_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "TARGET_32BIT", ")", "return", "rclass", ";", "else", "{", "if", "(", "rclass", "==", "GENERAL_REGS", ")", "return", "LO_REGS", ";", "else", "return", "rclass", ";", "}"], "ground_truth": ["}"], "File": "arm", "Func": "arm_preferred_reload_class", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15588, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpNo", "<", "MI", "->", "getNumOperands", "(", ")", ")", "{", "<STR_LIT>", "e", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "(", "e", ")", ";"], "File": "SPIRVInstPrinter", "Func": "printDim", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15589, "Length": 38, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "R600MachineCFGStructurizer", "Func": "setTrueBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15590, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_avg_pu16", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pavgw", "(", "(", "__v4hi", ")", "__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_mm_avg_pu16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15591, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DefaultSize", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "DefaultSize", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "DefaultSize", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "HasVertexCache", "=", "false", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FS", ")", ";", "DevName", "=", "GPU", ";"], "ground_truth": ["Device", "=", "<STR_LIT>", "(", "DevName", ",", "this", ",", "Is64bit", ")", ";"], "File": "AMDGPUSubtarget82", "Func": "AMDGPUSubtarget", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15592, "Length": 47, "Cover_Rate": 0.42342342342342343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MEM_VOLATILE_P", "(", "memref", ")", "=", "<NUM_LIT>", ";", "emit_insn", "(", "gen_movsi", "(", "memref", ",", "stack_pointer_rtx", ")", ")", ";", "size", "-=", "mcore_stack_increment", ";", "}", "while", "(", "size", ">", "mcore_stack_increment", ")", ";", "}", "if", "(", "size", ")", "{", "rtx", "insn", ";", "rtx", "val", "=", "GEN_INT", "(", "size", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "{"], "ground_truth": ["rtx", "nval", "=", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ";"], "File": "mcore", "Func": "output_stack_adjust", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15593, "Length": 63, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{"], "ground_truth": ["return", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "?", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ":"], "File": "SPUISelLowering1", "Func": "getSetCCResultType", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15594, "Length": 34, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_sqdmlal_lanesi", "(", "__a", ",", "__b", ",", "__c", ",", "__d", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqdmlals_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15595, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_EMBEDDED_DATA", ")", "{", "mergeable_constant_section", "(", "mode", ",", "align", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "(", "unsigned", ")", "mips_section_threshold", "&&", "mips_section_threshold", ">", "<NUM_LIT>", ")", "named_section", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "flag_pic", "&&", "symbolic_expression_p", "(", "x", ")", ")", "named_section", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "mips3", "Func": "mips_select_rtx_section", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15596, "Length": 62, "Cover_Rate": 0.6138613861386139, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "StoreSDNode", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Op", ")", ";", "if", "(", "Store", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "&&", "Store", "->", "getValue", "(", ")", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering108", "Func": "LowerSTORE", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15597, "Length": 53, "Cover_Rate": 0.5698924731182796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmParser", "(", ")", "{", "RegisterAsmParser", "<", "<ISA_LIT>_32ATTAsmParser", ">", "X", "(", "The<ISA_LIT>_32Target", ")", ";"], "ground_truth": ["RegisterAsmParser", "<", "<ISA_LIT>_64ATTAsmParser", ">", "Y", "(", "The<ISA_LIT>_64Target", ")", ";"], "File": "X86AsmParser12", "Func": "LLVMInitializeX86AsmParser", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15598, "Length": 23, "Cover_Rate": 0.8214285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "Reloc", "::", "Model", "R", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "AM", ".", "BaseOffs", ",", "M", ",", "AM", ".", "BaseGV", "!=", "nullptr", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseGV", ")", "{", "unsigned", "GVFlags", "=", "Subtarget", ".", "ClassifyGlobalReference", "(", "AM", ".", "BaseGV", ",", "getTargetMachine", "(", ")", ")", ";", "if", "(", "isGlobalStubReference", "(", "GVFlags", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "HasBaseReg", "&&", "isGlobalRelativeToPICBase", "(", "GVFlags", ")", ")", "return", "false", ";", "if", "(", "(", "M", "!=", "CodeModel", "::", "Small", "||", "R", "!=", "Reloc", "::", "Static", ")", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "AM", ".", "BaseOffs", "||", "AM", ".", "Scale", ">", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "switch", "(", "AM", ".", "Scale", ")", "{", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "X86ISelLowering149", "Func": "isLegalAddressingMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15599, "Length": 183, "Cover_Rate": 0.8632075471698113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "true", ";", "Type", "*", "Ty", "=", "RdxDesc", ".", "getRecurrenceType", "(", ")", ";", "if", "(", "!", "isLegalElementTypeForRVV", "(", "Ty", ")", ")", "return", "false", ";", "switch", "(", "RdxDesc", ".", "getRecurrenceKind", "(", ")", ")", "{", "case", "RecurKind", "::", "Add", ":"], "ground_truth": ["case", "RecurKind", "::", "FAdd", ":"], "File": "RISCVTargetTransformInfo6", "Func": "isLegalToVectorizeReduction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15600, "Length": 52, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "winnt_d_handle_target_object_format", "}", ",", "{", "NULL", ",", "NULL", "}", ",", "}", ";"], "ground_truth": ["d_add_target_info_handlers", "(", "handlers", ")", ";"], "File": "winnt-d", "Func": "winnt_d_register_target_info", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15601, "Length": 19, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "isCortexA57", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64TargetTransformInfo67", "Func": "getMaxInterleaveFactor", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15602, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "MCFixupKind", "(", "Fixup", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "MCS51MCCodeEmitter", "Func": "encodeRelCondBrTarget", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15603, "Length": 38, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DecodeGPRMM16RegisterClass", "(", "Inst", ",", "Reg", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DecodeGPRMM16ZeroRegisterClass", "(", "Inst", ",", "Reg", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "DecodeGPRMM16RegisterClass", "(", "Inst", ",", "Base", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "-", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsDisassembler40", "Func": "DecodeMemMMImm4", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15604, "Length": 168, "Cover_Rate": 0.5299684542586751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "*", "regs_ever_clobbered", "=", "(", "int", "*", ")", "data", ";", "unsigned", "int", "i", ",", "regno", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "setreg", ")", ";", "if", "(", "GET_CODE", "(", "setreg", ")", "==", "SUBREG", ")", "{", "rtx", "inner", "=", "SUBREG_REG", "(", "setreg", ")", ";"], "ground_truth": ["if", "(", "!", "GENERAL_REG_P", "(", "inner", ")", ")", "return", ";"], "File": "s3903", "Func": "s390_reg_clobbered_rtx", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15605, "Length": 53, "Cover_Rate": 0.43089430894308944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "find_lo_sum_using_gp", ",", "NULL", ")", ">", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "alpha_find_lo_sum_using_gp", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15606, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)1", "Func": "getI32Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15607, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUncondLoad", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "fi", ")", "const", "{"], "ground_truth": ["if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "TgtReg", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{"], "File": "PatmosSPReduce", "Func": "isUncondLoad", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15608, "Length": 100, "Cover_Rate": 0.7751937984496124, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ElemNum", "=", "BO", ".", "getType", "(", ")", "->", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "ElemNum", ")", ")", "return", "false", ";", "unsigned", "ElemNumToReduce", "=", "ElemNum", ";", "SmallVector", "<", "const", "User", "*", ",", "<NUM_LIT>", ">", "UsersToVisit", "{", "&", "BO", "}", ";", "SmallPtrSet", "<", "const", "User", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "bool", "ReduxExtracted", "=", "false", ";", "while", "(", "!", "UsersToVisit", ".", "empty", "(", ")", ")", "{", "auto", "User", "=", "UsersToVisit", ".", "back", "(", ")", ";", "UsersToVisit", ".", "pop_back", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "User", ")", ".", "second", ")", "continue", ";", "for", "(", "const", "auto", "*", "U", ":", "User", "->", "users", "(", ")", ")", "{", "auto", "*", "Inst", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Inst", ")", "return", "false", ";", "if", "(", "Inst", "->", "getOpcode", "(", ")", "==", "Opcode", "||", "isa", "<", "PHINode", ">", "(", "U", ")", ")", "{", "if", "(", "auto", "*", "FPOp", "=", "dyn_cast", "<", "FPMathOperator", ">", "(", "Inst", ")", ")", "if", "(", "!", "isa", "<", "PHINode", ">", "(", "FPOp", ")", "&&", "!", "FPOp", "->", "getFastMathFlags", "(", ")", ".", "isFast", "(", ")", ")", "return", "false", ";", "UsersToVisit", ".", "push_back", "(", "U", ")", ";"], "ground_truth": ["}", "else", "if", "(", "auto", "*", "ShufInst", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "U", ")", ")", "{"], "File": "X86PartialReduction1", "Func": "isVectorReductionOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15609, "Length": 213, "Cover_Rate": 0.339171974522293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "DestVT", ")", "||", "DestVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "assert", "(", "(", "DestVT", "==", "<STR_LIT>", "||", "DestVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "{", "SrcReg", "=", "EmitIntExt", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ",", "SrcReg", ",", "<STR_LIT>", ",", "!", "Signed", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "SrcVT", "==", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "unsigned", "Opc", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "AArch64FastISel1", "Func": "SelectIntToFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15610, "Length": 261, "Cover_Rate": 0.8006134969325154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo", "Func": "GetDotNewOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15611, "Length": 49, "Cover_Rate": 0.3602941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "Imm", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyEndpgm", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AMDGPUAsmParser11", "Func": "parseEndpgmOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15612, "Length": 27, "Cover_Rate": 0.30337078651685395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SlotIndex", "UseIdx", "=", "LIS", "->", "getInstructionIndex", "(", "Use", ")", ";", "SlotIndex", "DefIdx", ";", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "if", "(", "!", "LIS", "->", "hasInterval", "(", "Reg", ")", ")", "return", "nullptr", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Reg", ")", ";", "LaneBitmask", "SubLanes", "=", "SubReg", "?", "getSubRegIndexLaneMask", "(", "SubReg", ")", ":", "MRI", ".", "getMaxLaneMaskForVReg", "(", "Reg", ")", ";", "VNInfo", "*", "V", "=", "nullptr", ";", "if", "(", "LI", ".", "hasSubRanges", "(", ")", ")", "{", "for", "(", "auto", "&", "S", ":", "LI", ".", "subranges", "(", ")", ")", "{", "if", "(", "(", "S", ".", "LaneMask", "&", "SubLanes", ")", "==", "SubLanes", ")", "{", "V", "=", "S", ".", "getVNInfoAt", "(", "UseIdx", ")", ";", "break", ";", "}", "}"], "ground_truth": ["}", "else", "{"], "File": "SIRegisterInfo (3)", "Func": "findReachingDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15613, "Length": 120, "Cover_Rate": 0.3669724770642202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_andhi", "(", "qword", "a", ",", "signed", "short", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_and", "(", "(", "vec_short8", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_andhi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15614, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>NaClELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{", "<ISA_LIT>NaClELFStreamer", "*", "S", "=", "new", "<ISA_LIT>NaClELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "STI", ")", ";", "if", "(", "RelaxAll", ")", "S", "->", "getAssembler", "(", ")", ".", "setRelaxAll", "(", "true", ")", ";", "if", "(", "NoExecStack", ")", "S", "->", "getAssembler", "(", ")", ".", "setNoExecStack", "(", "true", ")", ";", "S", "->", "EmitBundleAlignMode", "(", "MIPS_NACL_BUNDLE_ALIGN", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "MipsNaClELFStreamer11", "Func": "createMipsNaClELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15615, "Length": 90, "Cover_Rate": 0.989010989010989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MinSubfunctionAlignment", "=", "PST", "->", "getMinSubfunctionAlignment", "(", ")", ".", "value", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosEnsureAlignment1", "Func": "PatmosEnsureAlignment", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15616, "Length": 13, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>SETargetLowering", "::", "emitINSERT_DF_VIDX", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ",", "unsigned", "EltSizeInBytes", ",", "bool", "IsFP", ")", "const", "{", "return", "BB", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering34", "Func": "emitINSERT_DF_VIDX", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15617, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "imm3", "=", "MI", ".", "getOperand", "(", "imm3_pos", ")", ".", "getImm", "(", ")", ";", "if", "(", "imm2", "+", "imm3", "<=", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "newMI", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "unsign", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "newMI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "newMI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "src1_pos", ")", ")", ";", "newMI", ".", "addImm", "(", "<NUM_LIT>", "-", "imm2", "-", "imm3", ")", ";", "newMI", ".", "addImm", "(", "imm3", ")", ";", "}", "else", "{", "MachineInstrBuilder", "newMI", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["newMI", ".", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVISelLowering75", "Func": "emitPEXTRACT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15618, "Length": 124, "Cover_Rate": 0.4246575342465753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "con", "+=", "<NUM_LIT>", ";", "if", "(", "strchr", "(", "con", ",", "','", ")", "!=", "NULL", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ")", ";", "continue", ";", "}", "bool", "invert", "=", "false", ";", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "'n'", ")", "invert", "=", "true", ",", "con", "++", ";", "machine_mode", "mode", "=", "CCmode", ";", "rtx_code", "code", "=", "UNKNOWN", ";", "switch", "(", "con", "[", "<NUM_LIT>", "]", ")", "{", "case", "'a'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCAmode", ",", "code", "=", "EQ", ";", "else", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "'e'", "&&", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCCmode", ",", "code", "=", "NE", ";", "break", ";", "case", "'b'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCCmode", ",", "code", "=", "EQ", ";", "else", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "'e'", "&&", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCAmode", ",", "code", "=", "NE", ";", "break", ";", "case", "'c'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCCmode", ",", "code", "=", "EQ", ";", "break", ";", "case", "'e'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCZmode", ",", "code", "=", "EQ", ";", "break", ";", "case", "'g'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCGCmode", ",", "code", "=", "GT", ";", "else", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "'e'", "&&", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCGCmode", ",", "code", "=", "GE", ";", "break", ";", "case", "'l'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCGCmode", ",", "code", "=", "LT", ";", "else", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "'e'", "&&", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCGCmode", ",", "code", "=", "LE", ";", "break", ";", "case", "'o'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCOmode", ",", "code", "=", "EQ", ";", "break", ";", "case", "'p'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCPmode", ",", "code", "=", "EQ", ";", "break", ";", "case", "'s'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCSmode", ",", "code", "=", "EQ", ";", "break", ";", "case", "'z'", ":", "if", "(", "con", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "mode", "=", "CCZmode", ",", "code", "=", "EQ", ";", "break", ";", "}", "if", "(", "code", "==", "UNKNOWN", ")", "{", "error_at", "(", "loc", ",", "<STR_LIT>", ",", "constraints", "[", "i", "]", ")", ";", "continue", ";", "}", "if", "(", "invert", ")", "code", "=", "reverse_condition", "(", "code", ")", ";", "rtx", "dest", "=", "outputs", "[", "i", "]", ";"], "ground_truth": ["if", "(", "!", "saw_asm_flag", ")", "{"], "File": "i386", "Func": "ix86_md_asm_adjust", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15619, "Length": 433, "Cover_Rate": 0.5931506849315068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGLOBAL_OFFSET_TABLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolSymbol", "::", "Create", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "<ISA_LIT>PCLabelIndex", ",", "PCAdj", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering6", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15620, "Length": 173, "Cover_Rate": 0.8160377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Inst", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmReassoc", ")", "&&", "Inst", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCInstrInfo", "Func": "isAssociativeAndCommutative", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15621, "Length": 53, "Cover_Rate": 0.381294964028777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SchedClass", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "getSchedClass", "(", ")", ";", "unsigned", "Slots", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Stage", "=", "II", "[", "SchedClass", "]", ".", "FirstStage", "+", "<NUM_LIT>", ";", "Stage", "<", "II", "[", "SchedClass", "]", ".", "LastStage", ";", "++", "Stage", ")", "{", "unsigned", "Units", "=", "(", "Stage", "+", "<ISA_LIT>Stages", ")", "->", "getUnits", "(", ")", ";", "if", "(", "Units", ">", "<ISA_LIT>GetLastSlot", "(", ")", ")", "break", ";", "Slots", "|=", "Units", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo (2)1", "Func": "getOtherReservedSlots", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15622, "Length": 76, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SparcISelLowering74", "Func": "FPCondCCodeToFCC", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15623, "Length": 78, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "File": "TL45TargetMachine", "Func": "createPassConfig", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15624, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ADDRESS_REG_UXTW", ":", "if", "(", "addr", ".", "shift", "==", "<NUM_LIT>", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ".", "base", ")", "]", ",", "REGNO", "(", "addr", ".", "offset", ")", "-", "R0_REGNUM", ")", ";", "else", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ".", "base", ")", "]", ",", "REGNO", "(", "addr", ".", "offset", ")", "-", "R0_REGNUM", ",", "addr", ".", "shift", ")", ";", "return", ";", "case", "ADDRESS_REG_SXTW", ":", "if", "(", "addr", ".", "shift", "==", "<NUM_LIT>", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ".", "base", ")", "]", ",", "REGNO", "(", "addr", ".", "offset", ")", "-", "R0_REGNUM", ")", ";", "else", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ".", "base", ")", "]", ",", "REGNO", "(", "addr", ".", "offset", ")", "-", "R0_REGNUM", ",", "addr", ".", "shift", ")", ";", "return", ";", "case", "ADDRESS_REG_WB", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PRE_INC", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ".", "base", ")", "]", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "return", ";", "case", "POST_INC", ":", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ".", "base", ")", "]", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "return", ";"], "ground_truth": ["case", "PRE_DEC", ":"], "File": "aarch643", "Func": "aarch64_print_operand_address", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15625, "Length": 208, "Cover_Rate": 0.381651376146789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "LowerCase", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ".", "lower", "(", ")", ";", "RefKind", "=", "StringSwitch", "<", "<ISA_LIT>MCExpr", "::", "VariantKind", ">", "(", "LowerCase", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G3", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2_S", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G1", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G1_S", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G0", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G0_S", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G2", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G1", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G0", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_HI12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_LO12_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G2", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G1", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G1_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G0", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_HI12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_LO12_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOT_PAGE", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOT_LO12", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_PAGE", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_LO12_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_G1", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_G0_NC", ")", ".", "Case", "(", "<STR_LIT>", ",", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC_PAGE", ")", ".", "Default", "(", "<ISA_LIT>MCExpr", "::", "VK_INVALID", ")", ";", "if", "(", "RefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_INVALID", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "ARM64AsmParser1", "Func": "parseSymbolicImmVal", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15626, "Length": 428, "Cover_Rate": 0.7795992714025501, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getThumbBRTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMCodeEmitter", "Func": "getThumbBRTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15627, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Header", ".", "amd_machine_kind", "=", "<NUM_LIT>", ";", "Header", ".", "amd_machine_version_major", "=", "Version", ".", "Major", ";", "Header", ".", "amd_machine_version_minor", "=", "Version", ".", "Minor", ";", "Header", ".", "amd_machine_version_stepping", "=", "Version", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "<NUM_LIT>", ";", "Header", ".", "call_convention", "=", "-", "<NUM_LIT>", ";", "Header", ".", "kernarg_segment_alignment", "=", "<NUM_LIT>", ";", "Header", ".", "group_segment_alignment", "=", "<NUM_LIT>", ";", "Header", ".", "private_segment_alignment", "=", "<NUM_LIT>", ";", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "{", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureWavefrontSize32", ")", ")", "{", "Header", ".", "wavefront_size", "=", "<NUM_LIT>", ";", "Header", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_WAVEFRONT_<ISA_LIT>ZE32", ";", "}", "Header", ".", "compute_pgm_resource_registers", "|=", "S_00B848_WGP_MODE", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCuMode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "|", "S_00B848_MEM_ORDERED", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo1", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15628, "Length": 134, "Cover_Rate": 0.7243243243243244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "LiveVariables", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addPreserved", "<", "MachineLoopInfo", ">", "(", ")", ";"], "File": "SIOptimizeVGPRLiveRange", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15629, "Length": 27, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decl", "=", "NULL", ";", "}", "if", "(", "!", "TARGET_64BIT", "&&", "align", "==", "<NUM_LIT>", "&&", "ix86_preferred_stack_boundary", "<", "<NUM_LIT>", "&&", "(", "mode", "==", "DImode", "||", "(", "type", "&&", "TYPE_MODE", "(", "type", ")", "==", "DImode", ")", ")", "&&", "(", "!", "type", "||", "!", "TYPE_USER_ALIGN", "(", "type", ")", ")", "&&", "(", "!", "decl", "||", "!", "DECL_USER_ALIGN", "(", "decl", ")", ")", ")", "align", "=", "<NUM_LIT>", ";", "if", "(", "!", "type", ")", "{", "if", "(", "mode", "==", "XFmode", "&&", "align", "<", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ")", "align", "=", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ";", "return", "align", ";", "}", "if", "(", "TARGET_IAMCU", ")", "return", "align", ";", "if", "(", "TARGET_64BIT", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "TARGET_SSE", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "va_list_type_node", "==", "NULL_TREE", "||", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", "!=", "TYPE_MAIN_VARIANT", "(", "va_list_type_node", ")", ")", ")", "&&", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "wi", "::", "geu_p", "(", "TYPE_SIZE", "(", "type", ")", ",", "<NUM_LIT>", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{"], "ground_truth": ["if", "(", "TYPE_MODE", "(", "type", ")", "==", "DCmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "i3865", "Func": "ix86_local_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15630, "Length": 247, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_div_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A", ",", "__m256d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_divpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_div_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15631, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int32x2x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2v2si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld2_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15632, "Length": 31, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "F2003fInstPrinter", "Func": "printRegName", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15633, "Length": 8, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerMSABinaryIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerMSABranchIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMSABranchIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerMSABranchIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerMSABranchIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerMSABinaryIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerMSABinaryIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsSEISelLowering12", "Func": "lowerINTRINSIC_WO_CHAIN", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15634, "Length": 354, "Cover_Rate": 0.41403508771929826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", ".", "set_src", "=", "NULL_RTX", ";", "if", "(", "!", "REG_P", "(", "reg", ")", "||", "insn", "==", "NULL_RTX", ")", "return", "result", ";", "for", "(", "rtx_insn", "*", "i", "=", "stepfunc", "(", "insn", ")", ";", "i", "!=", "NULL_RTX", ";", "i", "=", "stepfunc", "(", "i", ")", ")", "{", "if", "(", "BARRIER_P", "(", "i", ")", ")", "break", ";", "if", "(", "!", "INSN_P", "(", "i", ")", "||", "DEBUG_INSN_P", "(", "i", ")", ")", "continue", ";", "if", "(", "reg_set_p", "(", "reg", ",", "i", ")", ")", "{", "if", "(", "CALL_P", "(", "i", ")", ")", "break", ";", "result", ".", "insn", "=", "i", ";", "result", ".", "set_rtx", "=", "set_of", "(", "reg", ",", "i", ")", ";", "if", "(", "result", ".", "set_rtx", "==", "NULL_RTX", "||", "GET_CODE", "(", "result", ".", "set_rtx", ")", "!=", "SET", ")", "break", ";", "result", ".", "set_src", "=", "XEXP", "(", "result", ".", "set_rtx", ",", "<NUM_LIT>", ")", ";", "if", "(", "ignore_reg_reg_copies", "&&", "REG_P", "(", "result", ".", "set_src", ")", ")", "{", "reg", "=", "result", ".", "set_src", ";", "continue", ";", "}"], "ground_truth": ["if", "(", "ignore_reg_reg_copies", "&&", "SUBREG_P", "(", "result", ".", "set_src", ")", "&&", "REG_P", "(", "SUBREG_REG", "(", "result", ".", "set_src", ")", ")", ")", "{"], "File": "sh-protos7", "Func": "sh_find_set_of_reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15635, "Length": 179, "Cover_Rate": 0.6964980544747081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend1", "Func": "getNumFixupKinds", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15636, "Length": 10, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "EmitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "{"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer", "Func": "EmitThumbFunc", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15637, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "make_range", "(", "MI", ".", "operands_begin", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ",", "MI", ".", "operands_begin", "(", ")", "+", "MI", ".", "getNumExplicitOperands", "(", ")", ")", ")", "Ops", ".", "push_back", "(", "MO", ")", ";", "Ops", ".", "push_back", "(", "MI", ".", "getOperand", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ")", ")", ";", "while", "(", "MI", ".", "getNumOperands", "(", ")", ">", "MI", ".", "getDesc", "(", ")", ".", "getNumDefs", "(", ")", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "Ops", ")", "MI", ".", "addOperand", "(", "MO", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "Changed", "=", "true", ";", "}", "}"], "ground_truth": ["}"], "File": "WebAssemblyCallIndirectFixup2", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15638, "Length": 144, "Cover_Rate": 0.496551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "OpenRISCInstrInfo", "Func": "copyPhysReg", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15639, "Length": 43, "Cover_Rate": 0.46236559139784944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "StringRef", "IDVal", "=", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "RefKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO16", ";", "}", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "{", "RefKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI16", ";", "}", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{"], "File": "ARMAsmParser (2)1", "Func": "parsePrefix", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15640, "Length": 116, "Cover_Rate": 0.6270270270270271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVectorPredicated", "(", "&", "MI", ")", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "Predicated", ".", "insert", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "producesFalseLanesZero", "(", "MI", ",", "QPRs", ",", "RDA", ",", "FalseLanesZero", ")", ")", "{", "if", "(", "retainsPreviousHalfElement", "(", "MI", ")", "||", "isHorizontalReduction", "(", "MI", ")", ")", "return", "false", ";", "FalseLanesUnknown", ".", "insert", "(", "&", "MI", ")", ";", "}", "else", "if", "(", "!", "isHorizontalReduction", "(", "MI", ")", ")", "FalseLanesZero", ".", "insert", "(", "&", "MI", ")", ";", "}", "auto", "HasPredicatedUsers", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "MO", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "Predicated", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "RDA", ".", "getGlobalUses", "(", "MI", ",", "MO", ".", "getReg", "(", ")", ",", "Uses", ")", ";", "for", "(", "auto", "*", "Use", ":", "Uses", ")", "{", "if", "(", "Use", "!=", "MI", "&&", "!", "Predicated", ".", "count", "(", "Use", ")", ")", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMLowOverheadLoops19", "Func": "ValidateLiveOuts", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15641, "Length": 184, "Cover_Rate": 0.323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EXECUTE_IF_SET_IN_BITMAP", "(", "insns", ",", "<NUM_LIT>", ",", "id", ",", "bi", ")", "{", "rtx_insn", "*", "insn", "=", "DF_INSN_UID_GET", "(", "id", ")", "->", "insn", ";", "convert_insn_common", "(", "insn", ")", ";", "convert_insn", "(", "insn", ")", ";", "converted_insns", "++", ";"], "ground_truth": ["}"], "File": "i386-features1", "Func": "convert", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15642, "Length": 36, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsraq_n_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vsras_nv16qi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsraq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15643, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Clamp", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Omod", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "SelectVOP3Mods", "(", "In", ",", "Src", ",", "SrcMods", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "SelectVOP3Mods0", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15644, "Length": 37, "Cover_Rate": 0.5068493150684932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "Binary", "=", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "uint32_t", "Reg", "=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "Binary", "|=", "(", "Reg", "<<", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "const", "MachineOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "if", "(", "uint32_t", "ImmOffs", "=", "<STR_LIT>", "(", "MO1", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "MO1", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ")", "Binary", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "Binary", "|=", "ImmOffs", "&", "<NUM_LIT>", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter26", "Func": "getAddrMode5OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15645, "Length": 101, "Cover_Rate": 0.7651515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerDarwinGlobalTLSAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "SDValue", "TLVPAddr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "DescAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLVPAddr", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "true", ",", "true", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";"], "File": "AArch64ISelLowering117", "Func": "LowerDarwinGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15646, "Length": 151, "Cover_Rate": 0.4886731391585761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getGlobal", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ")", ")", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "VideoCore4ISelLowering", "Func": "LowerOperation", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15647, "Length": 103, "Cover_Rate": 0.7202797202797203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "PostInc", ")", "{", "int64_t", "Inc", "=", "Load", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineOperand", "&", "UpdOp", "=", "Load", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "UpdOp", ".", "getReg", "(", ")", ")", ";", "unsigned", "NewR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "assert", "(", "!", "UpdOp", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewR", ")", ".", "addReg", "(", "AdrOp", ".", "getReg", "(", ")", ",", "RSA", ")", ".", "addImm", "(", "Inc", ")", ";", "MRI", "->", "replaceRegWith", "(", "UpdOp", ".", "getReg", "(", ")", ",", "NewR", ")", ";", "}", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", "->", "memoperands", "(", ")", ")", "{", "const", "MachinePointerInfo", "&", "Ptr", "=", "MO", "->", "getPointerInfo", "(", ")", ";", "unsigned", "F", "=", "MO", "->", "getFlags", "(", ")", ";", "int", "A", "=", "MO", "->", "getAlignment", "(", ")", ";", "auto", "*", "Tmp1", "=", "MF", ".", "getMachineMemOperand", "(", "Ptr", ",", "F", ",", "<NUM_LIT>", ",", "A", ")", ";", "LowI", "->", "addMemOperand", "(", "MF", ",", "Tmp1", ")", ";"], "ground_truth": ["auto", "*", "Tmp2", "=", "MF", ".", "getMachineMemOperand", "(", "Ptr", ",", "F", ",", "<NUM_LIT>", ",", "std", "::", "min", "(", "A", ",", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonSplitDouble25", "Func": "splitMemRef", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15648, "Length": 242, "Cover_Rate": 0.34277620396600567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "unsigned", "Growth", ";", "if", "(", "WaterIsInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ",", "Growth", ")", "&&", "(", "WaterBB", "->", "getNumber", "(", ")", "<", "U", ".", "HighWaterMark", "->", "getNumber", "(", ")", "||", "NewWaterList", ".", "count", "(", "WaterBB", ")", ")", "&&", "Growth", "<", "BestGrowth", ")", "{", "BestGrowth", "=", "Growth", ";", "WaterIter", "=", "IP", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "WaterBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "Growth", "<<", "'\\n'", ")", ";", "if", "(", "BestGrowth", "==", "<NUM_LIT>", ")", "return", "true", ";", "}", "if", "(", "IP", "==", "B", ")", "break", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass51", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15649, "Length": 99, "Cover_Rate": 0.592814371257485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HasVCTP", "||", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "MachineInstrBuilder", "MIBuilder", "=", "BuildMI", "(", "MBB", ",", "&", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "(", "void", ")", "MIBuilder", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MI", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MIBuilder", ".", "getInstr", "(", ")", "->", "dump", "(", ")", ")", ";", "DeadInstructions", ".", "push_back", "(", "&", "MI", ")", ";"], "ground_truth": ["}"], "File": "MVETPAndVPTOptimisationsPass1", "Func": "ConvertVPSEL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15650, "Length": 149, "Cover_Rate": 0.645021645021645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "UseOffset", ",", "IndexReg", ")", ";", "bool", "IsVSFRC", "=", "(", "ResultReg", "!=", "<NUM_LIT>", ")", "&&", "isVSFRCRegister", "(", "ResultReg", ")", ";", "if", "(", "IsVSFRC", "&&", "(", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "Addr", ".", "BaseType", "!=", "Address", "::", "FrameIndexBase", ")", "&&", "UseOffset", "&&", "(", "Addr", ".", "Offset", "==", "<NUM_LIT>", ")", ")", "{", "UseOffset", "=", "false", ";", "}", "if", "(", "ResultReg", "==", "<NUM_LIT>", ")", "ResultReg", "=", "createResultReg", "(", "UseRC", ")", ";", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "if", "(", "IsVSFRC", "&&", "Opc", "==", "<STR_LIT>", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "UseOffset", ")", "{", "if", "(", "IsVSFRC", "&&", "Opc", "==", "<STR_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "}", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "IsVSFRC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "}", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ".", "addReg", "(", "IndexReg", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "PPCFastISel17", "Func": "PPCEmitLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15651, "Length": 427, "Cover_Rate": 0.5258620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Operands", "[", "]", "=", "{", "StoreVal", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ",", "SEW", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "EVT", "IndexVT", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>VLMUL", "IndexLMUL", "=", "getLMUL", "(", "IndexVT", ")", ";", "unsigned", "IndexScalarSize", "=", "IndexVT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "IntNo", ",", "IndexScalarSize", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ",", "static_cast", "<", "unsigned", ">", "(", "IndexLMUL", ")", ")", ";", "SDNode", "*", "Store", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Operands", ")", ";"], "ground_truth": ["ReplaceNode", "(", "Node", ",", "Store", ")", ";"], "File": "RISCVISelDAGToDAG2", "Func": "selectVSXSEGMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15652, "Length": 147, "Cover_Rate": 0.5268817204301075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IID", "==", "<NUM_LIT>", ")", "return", "false", ";", "uint8_t", "index", "=", "<NUM_LIT>", ";", "Name", ".", "consumeInteger", "(", "<NUM_LIT>", ",", "index", ")", ";", "if", "(", "index", ">=", "Prefetches", ".", "size", "(", ")", ")", "Prefetches", ".", "resize", "(", "index", "+", "<NUM_LIT>", ")", ";", "Prefetches", "[", "index", "]", "=", "{", "IID", ",", "D", "}", ";", "max_index", "=", "std", "::", "max", "(", "max_index", ",", "static_cast", "<", "int16_t", ">", "(", "index", ")", ")", ";", "}", "}", "assert", "(", "max_index", "+", "<NUM_LIT>", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "static_cast", "<", "size_t", ">", "(", "max_index", "+", "<NUM_LIT>", ")", "==", "Prefetches", ".", "size", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "!", "Prefetches", ".", "empty", "(", ")", ";"], "File": "X86InsertPrefetch12", "Func": "findPrefetchInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15653, "Length": 113, "Cover_Rate": 0.34662576687116564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "VEX_B", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_W", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_5M", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_4V", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_L", "=", "<NUM_LIT>", ";", "unsigned", "char", "VEX_PP", "=", "<NUM_LIT>", ";", "if", "(", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", "VEX_W", "=", "<NUM_LIT>", ";", "if", "(", "(", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", "VEX_L", "=", "<NUM_LIT>", ";", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "NumOps", "=", "Desc", "->", "getNumOperands", "(", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Desc", "->", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", ";", "CurOp", "+=", "<NUM_LIT>", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";", "CurOp", "=", "<STR_LIT>", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", "++", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "CurOp", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "CurOp", "++", ";", "if", "(", "HasVEX_4V", ")", "{", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "CurOp", "++", ";", "}"], "ground_truth": ["if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";"], "File": "X86CodeEmitter1", "Func": "emitVEXOpcodePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15654, "Length": 435, "Cover_Rate": 0.39509536784741145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "assert", "(", "MFI", "->", "isEntryFunction", "(", ")", ")", ";", "Register", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "!", "ScratchRsrcReg", "||", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", "&&", "allStackObjectsAreDead", "(", "MF", ")", ")", ")", "return", "Register", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "TRI", "->", "getAllSGPR128", "(", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "Register", "GITPtrLoReg", "=", "MFI", "->", "getGITPtrLoReg", "(", "MF", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", "&&", "!", "TRI", "->", "isSubRegisterEq", "(", "Reg", ",", "GITPtrLoReg", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchRSrcReg", "(", "Reg", ")", ";", "return", "Reg", ";", "}"], "ground_truth": ["}"], "File": "SIFrameLowering", "Func": "getEntryFunctionReservedScratchRsrcReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15655, "Length": 197, "Cover_Rate": 0.7606177606177607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vaddlvaq_u32", "(", "uint64_t", "__a", ",", "uint32x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vaddlvaq_uv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vaddlvaq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15656, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "MipsAsmParser29", "Func": "CreateLSAImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15657, "Length": 23, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu6_0ExtOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "addu6_0ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15658, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "llvm", "::", "is_sorted", "(", "<ISA_LIT>EvexToVex256CompressTable", ")", "&&", "<STR_LIT>", ")", ";", "TableChecked", ".", "store", "(", "true", ",", "std", "::", "memory_order_relaxed", ")", ";", "}", "ArrayRef", "<", "<ISA_LIT>EvexToVexCompressTableEntry", ">", "Table", "=", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "?", "makeArrayRef", "(", "<ISA_LIT>EvexToVex256CompressTable", ")", ":", "makeArrayRef", "(", "<ISA_LIT>EvexToVex128CompressTable", ")", ";", "const", "auto", "*", "I", "=", "llvm", "::", "lower_bound", "(", "Table", ",", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "Table", ".", "end", "(", ")", "||", "I", "->", "EvexOpcode", "!=", "MI", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "I", "->", "VexOpcode", ";", "if", "(", "usesExtendedRegister", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "!", "performCustomAdjustments", "(", "MI", ",", "NewOpc", ",", "ST", ")", ")", "return", "false", ";"], "ground_truth": ["MI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";"], "File": "X86EvexToVex21", "Func": "CompressEvexToVexImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15659, "Length": 133, "Cover_Rate": 0.5155038759689923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbol", "*", "AUIPCSymbol", "=", "&", "AUIPCSRE", "->", "getSymbol", "(", ")", ";", "const", "auto", "*", "DF", "=", "dyn_cast_or_null", "<", "MCDataFragment", ">", "(", "AUIPCSymbol", "->", "getFragment", "(", ")", ")", ";", "if", "(", "!", "DF", ")", "return", "nullptr", ";", "uint64_t", "Offset", "=", "AUIPCSymbol", "->", "getOffset", "(", ")", ";", "if", "(", "DF", "->", "getContents", "(", ")", ".", "size", "(", ")", "==", "Offset", ")", "{", "DF", "=", "dyn_cast_or_null", "<", "MCDataFragment", ">", "(", "DF", "->", "getNextNode", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "DF", ")", "return", "nullptr", ";"], "File": "RISCVMCExpr", "Func": "getPCRelHiFixup", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15660, "Length": 83, "Cover_Rate": 0.3688888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "target", "==", "NULL_RTX", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", "(", "target", ",", "tmode", ")", ")", "{", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "}", "for", "(", "n", "=", "<NUM_LIT>", ";", "n", "<", "n_args", ";", "n", "++", ")", "{", "tree", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "n", ")", ";", "rtx", "op", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "machine_mode", "opmode", "=", "GET_MODE", "(", "op", ")", ";", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "n", "+", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "(", "opmode", "==", "SImode", "||", "opmode", "==", "VOIDmode", ")", "&&", "mode", "==", "HImode", ")", "{", "opmode", "=", "HImode", ";", "op", "=", "gen_lowpart", "(", "HImode", ",", "op", ")", ";", "}", "gcc_assert", "(", "opmode", "==", "mode", "||", "opmode", "==", "VOIDmode", ")", ";", "if", "(", "!", "insn_data", "[", "icode", "]", ".", "operand", "[", "n", "+", "<NUM_LIT>", "]", ".", "predicate", "(", "op", ",", "mode", ")", ")", "op", "=", "copy_to_mode_reg", "(", "mode", ",", "op", ")", ";", "xop", "[", "n", "]", "=", "op", ";", "}", "switch", "(", "n_args", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "xop", "[", "<NUM_LIT>", "]", ")", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "xop", "[", "<NUM_LIT>", "]", ",", "xop", "[", "<NUM_LIT>", "]", ")", ";", "break", ";"], "File": "avr4", "Func": "avr_default_expand_builtin", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15661, "Length": 234, "Cover_Rate": 0.6724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "HOST_WIDE_INT", "rs6000_asan_shadow_offset", "(", "void", ")", "{", "return", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_asan_shadow_offset", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15662, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerToTLSInitialExecModel", "(", "GlobalAddressSDNode", "*", "GA", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "GA", ")", ";", "int64_t", "Offset", "=", "GA", "->", "getOffset", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "TP", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "PtrVT", ")", ";", "bool", "IsPositionIndependent", "=", "isPositionIndependent", "(", ")", ";", "unsigned", "char", "TF", "=", "IsPositionIndependent", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "TF", ")", ";", "SDValue", "Sym", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGA", ")", ";", "if", "(", "IsPositionIndependent", ")", "{", "SDValue", "GOT", "=", "LowerGLOBAL_OFFSET_TABLE", "(", "Sym", ",", "DAG", ")", ";"], "ground_truth": ["Sym", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOT", ",", "Sym", ")", ";"], "File": "HexagonISelLowering (2)", "Func": "LowerToTLSInitialExecModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15663, "Length": 149, "Cover_Rate": 0.7061611374407583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "}", "else", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "}"], "ground_truth": ["return", "It", ";"], "File": "X86InstrInfo102", "Func": "insertOutlinedCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15664, "Length": 81, "Cover_Rate": 0.627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OptimizeSZextends", "(", ")", ":", "FunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>OptimizeSZextendsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonOptimizeSZextends (2)", "Func": "HexagonOptimizeSZextends", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15665, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "File": "AArch64MCTargetDesc1", "Func": "createAArch64MCRegisterInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15666, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasStdExtZbp", "(", ")", ")", "{", "if", "(", "auto", "GREV", "=", "combineORToGREV", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ")", "return", "GREV", ";", "if", "(", "auto", "GORC", "=", "combineORToGORC", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ")", "return", "GORC", ";"], "ground_truth": ["if", "(", "auto", "SHFL", "=", "combineORToSHFL", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ")", "return", "SHFL", ";"], "File": "RISCVISelLowering34", "Func": "performORCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15667, "Length": 75, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "vec_uint4", "v", ";", "unsigned", "short", "s", "[", "<NUM_LIT>", "]", ";", "}", "shmask", ";", "shmask", ".", "v", "=", "(", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "shmask", ".", "s", "[", "(", "si_to_uint", "(", "(", "qword", ")", "(", "vec_add", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "(", "vec_uint4", ")", "(", "b", ")", ")", ")", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "return", "(", "(", "qword", ")", "(", "shmask", ".", "v", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_chx", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15668, "Length": 85, "Cover_Rate": 0.8762886597938144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isX87ControlInstruction", "(", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "X86InsertWait", "Func": "isX87ControlInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15669, "Length": 76, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", ";"], "ground_truth": ["}"], "File": "SparcAsmParser11", "Func": "isReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15670, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_broadcast_i32x4", "(", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_broadcasti32x4_256_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_broadcast_i32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15671, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "-=", "<NUM_LIT>", ";", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "}", "return", "Value", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend21", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15672, "Length": 46, "Cover_Rate": 0.4144144144144144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvtusepi64_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_pmovusqb128mem_mask", "(", "(", "__v16qi", "*", ")", "__P", ",", "(", "__v2di", ")", "__A", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtusepi64_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15673, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "SystemZTargetMachine (2)", "Func": "addInstSelector", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15674, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getOperand", "(", "i", ")", ",", "i", "+", "NumElems", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "N", "->", "getOperand", "(", "i", ")", ",", "i", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "isMOVLPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15675, "Length": 87, "Cover_Rate": 0.7310924369747899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasExtXCoreV", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget3", "Func": "hasExtXCoreV", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15676, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "\\", "_Jv_RegisterClasses", "(", "void", "*", "p", "__attribute__", "(", "(", "unused", ")", ")", ")", "{"], "ground_truth": ["}"], "File": "pa64-hpux5", "Func": "_Jv_RegisterClasses", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15677, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3_f32", "(", "const", "float32_t", "*", "__a", ")", "{", "float32x2x3_t", "ret", ";", "__builtin_aarch64_simd_ci", "__o", ";", "__o", "=", "__builtin_aarch64_ld3v2sf", "(", "(", "const", "__builtin_aarch64_simd_sf", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "__builtin_aarch64_get_dregciv2sf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "__builtin_aarch64_get_dregciv2sf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x2_t", ")", "__builtin_aarch64_get_dregciv2sf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld3_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15678, "Length": 81, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vddupq_m_n_uv8hi", "(", "__inactive", ",", "__a", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vddupq_m_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15679, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "BB", ":", "L", "->", "blocks", "(", ")", ")", "for", "(", "auto", "&", "I", ":", "*", "BB", ")", "{", "if", "(", "isa", "<", "CallInst", ">", "(", "&", "I", ")", "||", "isa", "<", "InvokeInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "cast", "<", "CallBase", ">", "(", "I", ")", ".", "getCalledFunction", "(", ")", ")", "{", "if", "(", "isLoweredToCall", "(", "F", ")", ")", "HasCall", "=", "true", ";", "if", "(", "F", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "F", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "NumStores", "++", ";", "}", "else", "{", "HasCall", "=", "true", ";", "}", "}", "if", "(", "isa", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "{", "Type", "*", "MemAccessTy", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "NumStores", "+=", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "MemAccessTy", ",", "None", ",", "<NUM_LIT>", ",", "TTI", "::", "TCK_RecipThroughput", ")", ";", "}"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo1", "Func": "getUnrollingPreferences", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15680, "Length": 152, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getISAExtensionSetValue", "(", ")", "{"], "ground_truth": ["return", "(", "uint32_t", ")", "ISAExtensionSet", ";"], "File": "MipsABIFlagsSection", "Func": "getISAExtensionSetValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15681, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VT", ".", "isScalarInteger", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "convertSetCCLogicToBitwiseLogic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15682, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "Width", ";", "return", "getMemOpBaseRegImmOfsWidth", "(", "LdSt", ",", "BaseReg", ",", "Offset", ",", "Width", ",", "TRI", ")", ";", "}"], "ground_truth": ["}"], "File": "LanaiInstrInfo18", "Func": "getMemOpBaseRegImmOfs", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15683, "Length": 37, "Cover_Rate": 0.3627450980392157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vclzq_u16", "(", "uint16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__builtin_aarch64_clzv8hi", "(", "(", "int16x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon2_vclzq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15684, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isImplicit", "(", ")", ")", "OutMI", ".", "addOperand", "(", "lowerOperand", "(", "MO", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCInstLower14", "Func": "lower", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15685, "Length": 73, "Cover_Rate": 0.8111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "if", "(", "TII", "->", "isVector", "(", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":"], "ground_truth": ["return", "false", ";"], "File": "R600EmitClauseMarkers10", "Func": "isALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15686, "Length": 74, "Cover_Rate": 0.7551020408163265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerExp", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "lowerLibCallBase", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";"], "File": "PPCISelLowering11", "Func": "lowerExp", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15687, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IPMConversion", "(", "unsigned", "xorValue", ",", "int64_t", "addValue", ",", "unsigned", "bit", ")", ":", "XORValue", "(", "xorValue", ")", ",", "AddValue", "(", "addValue", ")", ",", "Bit", "(", "bit", ")", "{"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG (2)1", "Func": "IPMConversion", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15688, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>8", ";", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>16", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_DI<ISA_LIT>64", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WDI<ISA_LIT>30", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WDI<ISA_LIT>22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WDI<ISA_LIT>19", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_PC22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_PC10", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_WPLT30", ";", "}", "}", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_1", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_8", ";", "case", "FK_Data_2", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA16", ":", "ELF", "::", "R_<ISA_LIT>ARC_16", ")", ";", "case", "FK_Data_4", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA32", ":", "ELF", "::", "R_<ISA_LIT>ARC_32", ")", ";", "case", "FK_Data_8", ":", "return", "(", "(", "Fixup", ".", "getOffset", "(", ")", "%", "<NUM_LIT>", ")", "?", "ELF", "::", "R_<ISA_LIT>ARC_UA64", ":", "ELF", "::", "R_<ISA_LIT>ARC_64", ")", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_13", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_HI22", ";", "case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_LO10", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "ELF", "::", "R_<ISA_LIT>ARC_H44", ";"], "File": "SparcELFObjectWriter12", "Func": "getRelocType", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15689, "Length": 217, "Cover_Rate": 0.3741379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "areCFlagsAccessedBetweenInstrs", "(", "MachineBasicBlock", "::", "iterator", "From", ",", "MachineBasicBlock", "::", "iterator", "To", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "AccessKind", "AccessToCheck", "=", "AK_All", ")", "{", "if", "(", "To", "==", "To", "->", "getParent", "(", ")", "->", "begin", "(", ")", ")", "return", "true", ";", "if", "(", "To", "->", "getParent", "(", ")", "!=", "From", "->", "getParent", "(", ")", ")", "return", "true", ";", "assert", "(", "std", "::", "find_if", "(", "++", "To", ".", "getReverse", "(", ")", ",", "To", "->", "getParent", "(", ")", "->", "rend", "(", ")", ",", "[", "From", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "getIterator", "(", ")", "==", "From", ";", "}", ")", "!=", "To", "->", "getParent", "(", ")", "->", "rend", "(", ")", ")", ";", "for", "(", "const", "MachineInstr", "&", "Instr", ":", "instructionsWithoutDebug", "(", "++", "To", ".", "getReverse", "(", ")", ",", "From", ".", "getReverse", "(", ")", ")", ")", "{"], "ground_truth": ["if", "(", "(", "(", "AccessToCheck", "&", "AK_Write", ")", "&&", "Instr", ".", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", "||", "(", "(", "AccessToCheck", "&", "AK_Read", ")", "&&", "Instr", ".", "readsRegister", "(", "<STR_LIT>", ",", "TRI", ")", ")", ")", "return", "true", ";"], "File": "AArch64InstrInfo121", "Func": "areCFlagsAccessedBetweenInstrs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15690, "Length": 178, "Cover_Rate": 0.9518716577540107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setFunction", "(", "Function", "&", "Func", ")", "{", "F", "=", "&", "Func", ";"], "ground_truth": ["}"], "File": "JVMX2Java", "Func": "setFunction", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15691, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IntelAsmPrinter", "(", "raw_ostream", "&", "O", ",", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "TargetAsmInfo", "*", "T", ",", "bool", "F", ")", ":", "AsmPrinter", "(", "O", ",", "TM", ",", "T", ",", "F", ")", "{"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter1", "Func": "X86IntelAsmPrinter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15692, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isPICStyleGOT", "(", ")", ")", "PC", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "else", "PC", "=", "GlobalBaseReg", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "PC", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isPICStyleGOT", "(", ")", ")", "{", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "PC", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo142", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15693, "Length": 100, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PASS_NAME", ";"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)1", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15694, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "CI", ".", "EltSize", "==", "<NUM_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "BaseReg", "=", "AddrReg", "->", "getReg", "(", ")", ";", "unsigned", "BaseRegFlags", "=", "<NUM_LIT>", ";", "if", "(", "CI", ".", "BaseOff", ")", "{", "BaseReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BaseRegFlags", "=", "RegState", "::", "Kill", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BaseReg", ")", ".", "addImm", "(", "CI", ".", "BaseOff", ")", ".", "addReg", "(", "AddrReg", "->", "getReg", "(", ")", ")", ";", "}", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ",", "BaseRegFlags", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "(", "void", ")", "Read2", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";"], "File": "SILoadStoreOptimizer13", "Func": "mergeRead2Pair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15695, "Length": 293, "Cover_Rate": 0.5158450704225352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "useAA", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15696, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CONST_DOUBLE", ":", "return", "true", ";", "case", "NEG", ":", "return", "arc_legitimate_constant_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "case", "PLUS", ":", "case", "MINUS", ":", "{", "bool", "t1", "=", "arc_legitimate_constant_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "bool", "t2", "=", "arc_legitimate_constant_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "return", "(", "t1", "&&", "t2", ")", ";", "}", "case", "CONST_VECTOR", ":", "switch", "(", "mode", ")", "{", "case", "E_V2HImode", ":", "return", "TARGET_PLUS_DMPY", ";"], "ground_truth": ["case", "E_V2SImode", ":"], "File": "arc", "Func": "arc_legitimate_constant_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15697, "Length": 84, "Cover_Rate": 0.3853211009174312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSImm8", "(", ")", "const", "{", "return", "isSImm", "<", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isSImm8", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15698, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_kshiftri_mask8", "(", "__mmask8", "__A", ",", "unsigned", "int", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_kshiftriqi", "(", "(", "__mmask8", ")", "__A", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_kshiftri_mask8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15699, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "poly16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3v8hi", "(", "(", "const", "__builtin_neon_hi", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld3q_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15700, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";"], "ground_truth": ["unsigned", "PtrReg", "=", "lowerParameterPtr", "(", "MIRBuilder", ",", "ParamTy", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering14", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15701, "Length": 74, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_int4", "minus_a", ";", "minus_a", "=", "spu_add", "(", "spu_sub", "(", "<NUM_LIT>", ",", "a", ")", ",", "(", "vec_int4", ")", "(", "spu_cmpeq", "(", "a", ",", "(", "(", "vec_int4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", ")", ";", "return", "(", "spu_sel", "(", "minus_a", ",", "a", ",", "spu_cmpgt", "(", "a", ",", "-", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_abss", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15702, "Length": 59, "Cover_Rate": 0.8676470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "V2AdjIndex", "=", "V2Index", "^", "<NUM_LIT>", ";", "if", "(", "Mask", "[", "V2AdjIndex", "]", "<", "<NUM_LIT>", ")", "{", "if", "(", "V2Index", "<", "<NUM_LIT>", ")", "std", "::", "swap", "(", "LowV", ",", "HighV", ")", ";", "NewMask", "[", "V2Index", "]", "-=", "<NUM_LIT>", ";", "}", "else", "{", "int", "V1Index", "=", "V2AdjIndex", ";", "int", "BlendMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "V2Index", "]", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Mask", "[", "V1Index", "]", ",", "<NUM_LIT>", "}", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "BlendMask", ",", "DL", ",", "DAG", ")", ")", ";", "if", "(", "V2Index", "<", "<NUM_LIT>", ")", "{", "LowV", "=", "V2", ";", "HighV", "=", "V1", ";", "}", "else", "{", "HighV", "=", "V2", ";", "}", "NewMask", "[", "V1Index", "]", "=", "<NUM_LIT>", ";", "NewMask", "[", "V2Index", "]", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "-=", "<NUM_LIT>", ";", "HighV", "=", "V1", ";", "LowV", "=", "V2", ";", "}", "else", "{", "int", "BlendMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "Mask", "[", "<NUM_LIT>", "]", ":", "Mask", "[", "<NUM_LIT>", "]", ",", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "Mask", "[", "<NUM_LIT>", "]", ":", "Mask", "[", "<NUM_LIT>", "]", ",", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "?", "Mask", "[", "<NUM_LIT>", "]", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", ",", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "?", "Mask", "[", "<NUM_LIT>", "]", ":", "Mask", "[", "<NUM_LIT>", "]", ")", "-", "<NUM_LIT>", "}", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "BlendMask", ",", "DL", ",", "DAG", ")", ")", ";", "LowV", "=", "HighV", "=", "V1", ";", "NewMask", "[", "<NUM_LIT>", "]", "=", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "=", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "=", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "NewMask", "[", "<NUM_LIT>", "]", "=", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleWithSHUFPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15703, "Length": 400, "Cover_Rate": 0.7194244604316546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "const", "RegisterSDNode", "*", "R", "=", "nullptr", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", ")", ";", "}", "else", "{", "R", "=", "dyn_cast", "<", "RegisterSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "R", ")", "{", "const", "MachineFunction", "*", "MF", "=", "FLI", "->", "MF", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "Reg", "=", "R", "->", "getReg", "(", ")", ";", "if", "(", "TRI", ".", "isPhysicalRegister", "(", "Reg", ")", ")", "return", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ";", "if", "(", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "if", "(", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "<STR_LIT>", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "<STR_LIT>", ")", "||", "(", "MRI", ".", "getLiveInPhysReg", "(", "Reg", ")", "==", "<STR_LIT>", ")", "||", "(", "TRI", ".", "isVGPR", "(", "MRI", ",", "Reg", ")", ")", ")", "return", "true", ";", "else", "if", "(", "!", "<STR_LIT>", "(", "FLI", "->", "Fn", "->", "getCallingConv", "(", ")", ")", ")", "return", "true", ";", "}", "return", "!", "DA", "||", "DA", "->", "isDivergent", "(", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ")", ";", "}", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "LoadSDNode", "*", "L", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getMemOperand", "(", ")", "->", "getAddrSpace", "(", ")", "==", "Subtarget", "->", "get<ISA_LIT>AS", "(", ")", ".", "PRIVATE_ADDRESS", ")", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["}"], "File": "AMDGPUISelLowering39", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15704, "Length": 287, "Cover_Rate": 0.6949152542372882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eco32_compute_frame", "(", ")", ";", "if", "(", "cfun", "->", "machine", "->", "save_ret", ")", "return", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "arg_pointer_rtx", ",", "-", "UNITS_PER_WORD", ")", ")", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_ADDRESS_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "eco32", "Func": "eco32_return_addr_rtx", "Target": "eco32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15705, "Length": 37, "Cover_Rate": 0.6727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "arm", "Func": "arm_q_bit_access", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15706, "Length": 24, "Cover_Rate": 0.7741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AtomicOptimizer", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer", "Func": "createAMDGPUAtomicOptimizerPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15707, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_sse_loadlps", "(", "t", ",", "t", ",", "m", ")", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse_loadhps", "(", "t", ",", "t", ",", "m", ")", ")", ";", "if", "(", "mode", "!=", "V4SFmode", ")", "emit_move_insn", "(", "op0", ",", "gen_lowpart", "(", "mode", ",", "t", ")", ")", ";", "}", "}", "else", "if", "(", "MEM_P", "(", "op0", ")", ")", "{", "if", "(", "TARGET_SSE2", "&&", "mode", "==", "V2DFmode", ")", "{", "m", "=", "adjust_address", "(", "op0", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_storelpd", "(", "m", ",", "op1", ")", ")", ";", "m", "=", "adjust_address", "(", "op0", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_storehpd", "(", "m", ",", "op1", ")", ")", ";", "}", "else", "{", "if", "(", "mode", "!=", "V4SFmode", ")", "op1", "=", "gen_lowpart", "(", "V4SFmode", ",", "op1", ")", ";", "m", "=", "adjust_address", "(", "op0", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse_storelps", "(", "m", ",", "op1", ")", ")", ";", "m", "=", "adjust_address", "(", "op0", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse_storehps", "(", "m", ",", "copy_rtx", "(", "op1", ")", ")", ")", ";", "}", "}", "else", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "ix86_expand_vector_move_misalign", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15708, "Length": 186, "Cover_Rate": 0.3940677966101695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "target_mcu", "==", "NULL", ")", "return", "true", ";", "if", "(", "target_mcu", "==", "cached_match", ")", "return", "cached_result", ";", "cached_match", "=", "target_mcu", ";"], "ground_truth": ["for", "(", "i", "=", "ARRAY_SIZE", "(", "msp430_mcu_data", ")", ";", "i", "--", ";", ")", "if", "(", "strcasecmp", "(", "target_mcu", ",", "msp430_mcu_data", "[", "i", "]", ".", "name", ")", "==", "<NUM_LIT>", ")", "return", "cached_result", "=", "msp430_mcu_data", "[", "i", "]", ".", "hwmpy", "==", "<NUM_LIT>", ";"], "File": "msp4303", "Func": "msp430_no_hwmult", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15709, "Length": 63, "Cover_Rate": 0.5779816513761468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "CondSrc", "=", "Cond", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CondSrc", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Cond", "=", "CondSrc", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "MVT", "VT", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "hasSSE41", "(", ")", "||", "EltVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "TransformVSELECTtoBlendVECTOR_SHUFFLE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15710, "Length": 136, "Cover_Rate": 0.4236760124610592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "OPW32", ":", "case", "OPW16", ":", "return", "SGPR_32RegClassID", ";", "case", "OPW64", ":", "return", "SGPR_64RegClassID", ";", "case", "OPW128", ":", "return", "SGPR_128RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler12", "Func": "getSgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15711, "Length": 23, "Cover_Rate": 0.4107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "File": "AVRAsmParser", "Func": "addRegOperands", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15712, "Length": 23, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLOF", ".", "IsConstantInSmallSection", "(", "N", "->", "getConstVal", "(", ")", ",", "getTargetMachine", "(", ")", ")", ")", "return", "getAddrGPRel", "(", "N", ",", "Ty", ",", "DAG", ")", ";", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";", "}"], "ground_truth": ["return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG", ",", "Subtarget", ".", "isABI_N32", "(", ")", "||", "Subtarget", ".", "isABI_N64", "(", ")", ")", ";"], "File": "MipsISelLowering108", "Func": "lowerConstantPool", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15713, "Length": 60, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "r", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "FP_REGNO_P", "(", "r", ")", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "store_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "store_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "r", ")", "&&", "TARGET_P9_DFORM_SCALAR", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "store_string", "=", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "store_string", "=", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "INT_REGNO_P", "(", "r", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "store_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_HImode", ":", "store_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_SImode", ":", "case", "E_SFmode", ":", "store_string", "=", "<STR_LIT>", ";", "break", ";", "case", "E_DImode", ":", "case", "E_DFmode", ":", "if", "(", "!", "TARGET_POWERPC64", ")", "gcc_unreachable", "(", ")", ";", "store_string", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "emit_fusion_p9_store", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15714, "Length": 157, "Cover_Rate": 0.5032051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "void", "function_expander", "::", "add_input_operand", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{"], "ground_truth": ["create_input_operand", "(", "&", "m_ops", "[", "opno", "++", "]", ",", "op", ",", "mode", ")", ";"], "File": "riscv-vector-builtins", "Func": "add_input_operand", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15715, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MVETailPredUtils", "Func": "isWhileLoopStart", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15716, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "<ISA_LIT>MCExpr", "(", "MCExpr", "const", "*", "Expr", ")", ":", "Expr", "(", "Expr", ")", ",", "MustNotExtend", "(", "false", ")", ",", "MustExtend", "(", "false", ")", ",", "S27_2_reloc", "(", "false", ")", ",", "SignMismatch", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "HexagonMCExpr10", "Func": "HexagonMCExpr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15717, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "SDLoc", "Dl", "(", "N", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "bool", "IsSelected", "=", "false", ";", "switch", "(", "Opcode", ")", "{"], "ground_truth": ["default", ":"], "File": "CSKYISelDAGToDAG2", "Func": "Select", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15718, "Length": 60, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SICISelLowering", "Func": "getTargetNodeName", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15719, "Length": 36, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ArgumentMove", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>SetP2AlignOperands", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>FixBrTableDefaults", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine13", "Func": "addInstSelector", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15720, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_div_round_ph", "(", "__mmask32", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ",", "const", "int", "__D", ")", "{", "return", "__builtin_ia32_divph512_mask_round", "(", "__B", ",", "__C", ",", "_mm512_setzero_ph", "(", ")", ",", "__A", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_maskz_div_round_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15721, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SubVec", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is256BitVector", "(", ")", "&&", "SubVec", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "is128BitVector", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "return", "Insert128BitVector", "(", "Vec", ",", "SubVec", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering117", "Func": "LowerINSERT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15722, "Length": 119, "Cover_Rate": 0.7484276729559748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "{", "MCInst", "Inst", ";", "SMLoc", "ErrorLoc", ";", "if", "(", "PreMatchCheck", "(", "Operands", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "switch", "(", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "BPFAsmParser", "Func": "MatchAndEmitInstruction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15723, "Length": 113, "Cover_Rate": 0.5885416666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "f_next_o", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_next_o_limit", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_next_fp", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_next_fp_limit", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "f_next_stack", "=", "build_decl", "(", "FIELD_DECL", ",", "get_identifier", "(", "<STR_LIT>", ")", ",", "ptr_type_node", ")", ";", "DECL_FIELD_CONTEXT", "(", "f_next_o", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_next_o_limit", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_next_fp", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_next_fp_limit", ")", "=", "record", ";", "DECL_FIELD_CONTEXT", "(", "f_next_stack", ")", "=", "record", ";", "TYPE_FIELDS", "(", "record", ")", "=", "f_next_o", ";", "TREE_CHAIN", "(", "f_next_o", ")", "=", "f_next_o_limit", ";", "TREE_CHAIN", "(", "f_next_o_limit", ")", "=", "f_next_fp", ";", "TREE_CHAIN", "(", "f_next_fp", ")", "=", "f_next_fp_limit", ";", "TREE_CHAIN", "(", "f_next_fp_limit", ")", "=", "f_next_stack", ";"], "ground_truth": ["layout_type", "(", "record", ")", ";"], "File": "sh3", "Func": "sh_build_builtin_va_list", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15724, "Length": 145, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "Dep", "=", "PacketSU", "->", "Succs", "[", "i", "]", ";", "if", "(", "Dep", ".", "getSUnit", "(", ")", "==", "PacketSUDep", "&&", "Dep", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", "&&", "Dep", ".", "getReg", "(", ")", "==", "DepReg", ")", "return", "true", ";", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer35", "Func": "restrictingDepExistInPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15725, "Length": 49, "Cover_Rate": 0.35251798561151076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB1", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "MIB1", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIB1", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB0", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "MIB0", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB2", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "MIB2", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIB2", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB3", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "MIB3", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MIB3", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";"], "File": "Mips16InstrInfo21", "Func": "restoreFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15726, "Length": 128, "Cover_Rate": 0.37317784256559766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitByte", "(", "unsigned", "char", "C", ",", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "(", "char", ")", "C", ";"], "ground_truth": ["}"], "File": "TeeRISCMCCodeEmitter", "Func": "EmitByte", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15727, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "VGPRPressureSets", ".", "test", "(", "SetID", ")", "&&", "!", "AGPRPressureSets", ".", "test", "(", "SetID", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo13", "Func": "isSGPRPressureSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15728, "Length": 25, "Cover_Rate": 0.7575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", ";", "if", "(", "(", "Reg", "=", "isLoadFromStackSlot", "(", "MI", ",", "FrameIndex", ")", ")", ")", "return", "Reg", ";", "const", "MachineMemOperand", "*", "Dummy", ";"], "ground_truth": ["return", "hasLoadFromStackSlot", "(", "MI", ",", "Dummy", ",", "FrameIndex", ")", ";"], "File": "X86InstrInfo", "Func": "isLoadFromStackSlotPostFE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15729, "Length": 34, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isLittle", "=", "false", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isLittle", ")", ",", "DataLayout", "(", "isLittle", "?", "std", "::", "string", "(", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsUp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "TLInfo", "(", "*", "this", ")", "{"], "ground_truth": ["if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Default", ")", "{"], "File": "MipsTargetMachine33", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15730, "Length": 98, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>TargetLowering", "::", "getScratchRegisters", "(", "CallingConv", "::", "ID", ")", "const", "{"], "ground_truth": ["static", "const", "MCPhysReg", "ScratchRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";"], "File": "SystemZISelLowering (2)2", "Func": "getScratchRegisters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15731, "Length": 30, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "insertSext", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "DebugLoc", "DL", ",", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "ValReg", ",", "unsigned", "ShamtReg", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ValReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addReg", "(", "ShamtReg", ")", ";"], "File": "RISCVExpandPseudoInsts1", "Func": "insertSext", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15732, "Length": 49, "Cover_Rate": 0.6125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AllocateReg", "(", "AMDGPU", "::", "VGPR0", ")", ";", "CCInfo", ".", "AllocateReg", "(", "AMDGPU", "::", "VGPR1", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "if", "(", "Subtarget", "->", "isAmdHsaOS", "(", ")", ")", "Info", "->", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "else", "Info", "->", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "INPUT_PTR", ")", ";", "unsigned", "InputPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "InputPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "InputPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "ScratchPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "<ISA_LIT>RegisterInfo", "::", "SCRATCH_PTR", ")", ";", "unsigned", "ScratchPtrRegLo", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "unsigned", "ScratchPtrRegHi", "=", "TRI", "->", "getPhysRegSubReg", "(", "ScratchPtrReg", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrRegHi", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegLo", ")", ";", "CCInfo", ".", "AllocateReg", "(", "ScratchPtrRegHi", ")", ";", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "MF", ".", "addLiveIn", "(", "ScratchPtrReg", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ";", "}", "if", "(", "Info", "->", "getShaderType", "(", ")", "==", "ShaderType", "::", "COMPUTE", ")", "{", "getOriginalFunctionArgs", "(", "DAG", ",", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "Ins", ",", "Splits", ")", ";", "}", "AnalyzeFormalArguments", "(", "CCInfo", ",", "Splits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ",", "ArgIdx", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "<STR_LIT>", "&", "Arg", "=", "Ins", "[", "i", "]", ";", "if", "(", "Skipped", "[", "i", "]", ")", "{", "InVals", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "Arg", ".", "VT", ")", ")", ";", "continue", ";", "}", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "ArgIdx", "++", "]", ";", "MVT", "VT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "VT", "=", "Ins", "[", "i", "]", ".", "VT", ";", "EVT", "MemVT", "=", "Splits", "[", "i", "]", ".", "VT", ";", "const", "unsigned", "Offset", "=", "<NUM_LIT>", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "Arg", "=", "LowerParameter", "(", "DAG", ",", "VT", ",", "MemVT", ",", "DL", ",", "DAG", ".", "getRoot", "(", ")", ",", "Offset", ",", "Ins", "[", "i", "]", ".", "Flags", ".", "isSExt", "(", ")", ")", ";"], "ground_truth": ["const", "PointerType", "*", "ParamTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "FType", "->", "getParamType", "(", "Ins", "[", "i", "]", ".", "OrigArgIndex", ")", ")", ";"], "File": "SIISelLowering142", "Func": "LowerFormalArguments", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15733, "Length": 419, "Cover_Rate": 0.32380216383307575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SIMemoryLegalizer", "Func": "enableRMWCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15734, "Length": 42, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "true", ";", "<STR_LIT>", "ISA", "=", "<STR_LIT>", "(", "getSTI", "(", ")", ".", "getCPU", "(", ")", ")", ";", "bool", "Failed", "=", "true", ";", "bool", "Sat", "=", "CntName", ".", "endswith", "(", "<STR_LIT>", ")", ";", "if", "(", "CntName", "==", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeVmcnt", ",", "decodeVmcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeExpcnt", ",", "decodeExpcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeLgkmcnt", ",", "decodeLgkmcnt", ")", ";", "}", "if", "(", "Failed", ")", "{", "Error", "(", "ValLoc", ",", "<STR_LIT>", "+", "CntName", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser19", "Func": "parseCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15735, "Length": 150, "Cover_Rate": 0.4658385093167702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m256i", ")", "(", "__v4di", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_setzero_si256", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15736, "Length": 19, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", "&&", "!", "I", "->", "isDebugValue", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";"], "ground_truth": ["const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";"], "File": "XCoreInstrInfo21", "Func": "loadRegFromStackSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15737, "Length": 46, "Cover_Rate": 0.3026315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BitcodeWriter", "::", "pushValue", "(", "const", "Value", "*", "V", ",", "unsigned", "InstID", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "Vals", ")", "{", "unsigned", "ValID", "=", "VE", ".", "getValueID", "(", "V", ")", ";", "Vals", ".", "push_back", "(", "InstID", "-", "ValID", ")", ";"], "ground_truth": ["}"], "File": "DXILBitcodeWriter", "Func": "pushValue", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15738, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "C", "=", "CN", "->", "getConstVal", "(", ")", ";", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "CN", "->", "getAlignment", "(", ")", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering109", "Func": "LowerConstantPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15739, "Length": 82, "Cover_Rate": 0.36444444444444446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_add2_insn", "(", "base_tmp", ",", "element_offset", ")", ")", ";", "}", "new_addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op0", ",", "base_tmp", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "base_tmp", ",", "addr", ")", ";", "new_addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base_tmp", ",", "element_offset", ")", ";", "}", "if", "(", "GET_CODE", "(", "new_addr", ")", "==", "PLUS", ")", "{", "rtx", "op1", "=", "XEXP", "(", "new_addr", ",", "<NUM_LIT>", ")", ";", "addr_mask_type", "addr_mask", ";", "int", "scalar_regno", "=", "regno_or_subregno", "(", "scalar_reg", ")", ";", "gcc_assert", "(", "scalar_regno", "<", "FIRST_PSEUDO_REGISTER", ")", ";", "if", "(", "INT_REGNO_P", "(", "scalar_regno", ")", ")", "addr_mask", "=", "reg_addr", "[", "scalar_mode", "]", ".", "addr_mask", "[", "RELOAD_REG_GPR", "]", ";", "else", "if", "(", "FP_REGNO_P", "(", "scalar_regno", ")", ")", "addr_mask", "=", "reg_addr", "[", "scalar_mode", "]", ".", "addr_mask", "[", "RELOAD_REG_FPR", "]", ";", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "scalar_regno", ")", ")", "addr_mask", "=", "reg_addr", "[", "scalar_mode", "]", ".", "addr_mask", "[", "RELOAD_REG_VMX", "]", ";", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "REG_P", "(", "op1", ")", "||", "SUBREG_P", "(", "op1", ")", ")", "valid_addr_p", "=", "(", "addr_mask", "&", "RELOAD_REG_INDEXED", ")", "!=", "<NUM_LIT>", ";", "else", "valid_addr_p", "=", "(", "addr_mask", "&", "RELOAD_REG_OFFSET", ")", "!=", "<NUM_LIT>", ";", "}", "else", "if", "(", "REG_P", "(", "new_addr", ")", "||", "SUBREG_P", "(", "new_addr", ")", ")", "valid_addr_p", "=", "true", ";", "else", "valid_addr_p", "=", "false", ";", "if", "(", "!", "valid_addr_p", ")", "{", "emit_move_insn", "(", "base_tmp", ",", "new_addr", ")", ";"], "ground_truth": ["new_addr", "=", "base_tmp", ";"], "File": "rs60006", "Func": "rs6000_adjust_vec_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15740, "Length": 220, "Cover_Rate": 0.3273809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "block_info", "=", "m_vector_manager", "->", "vector_block_infos", "[", "bb", "->", "index", "(", ")", "]", ";", "if", "(", "block_info", ".", "local_dem", ".", "empty_p", "(", ")", ")", "return", ";", "vector_insn_info", "curr_info", ";", "for", "(", "insn_info", "*", "insn", ":", "bb", "->", "real_nondebug_insns", "(", ")", ")", "{", "const", "vector_insn_info", "prev_info", "=", "curr_info", ";", "enum", "vsetvl_type", "type", "=", "NUM_VSETVL_TYPE", ";", "transfer_before", "(", "curr_info", ",", "insn", ")", ";", "if", "(", "has_vtype_op", "(", "insn", "->", "rtl", "(", ")", ")", ")", "{", "if", "(", "static_cast", "<", "const", "vl_vtype_info", "&", ">", "(", "prev_info", ")", "!=", "static_cast", "<", "const", "vl_vtype_info", "&", ">", "(", "curr_info", ")", ")", "{", "const", "auto", "require", "=", "m_vector_manager", "->", "vector_insn_infos", "[", "insn", "->", "uid", "(", ")", "]", ";", "if", "(", "!", "require", ".", "compatible_p", "(", "static_cast", "<", "const", "vl_vtype_info", "&", ">", "(", "prev_info", ")", ")", ")", "type", "=", "insert_vsetvl", "(", "EMIT_BEFORE", ",", "insn", "->", "rtl", "(", ")", ",", "require", ",", "prev_info", ")", ";", "}", "}", "if", "(", "type", "==", "VSETVL_VTYPE_CHANGE_ONLY", ")", "{", "curr_info", ".", "set_avl_info", "(", "prev_info", ".", "get_avl_info", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "emit_local_forward_vsetvls", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15741, "Length": 168, "Cover_Rate": 0.865979381443299, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcInstrInfo2", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15742, "Length": 228, "Cover_Rate": 0.7080745341614907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "!", "Subtarget", "->", "hasFP64", "(", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "return", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "isUnsupportedFloatingType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15743, "Length": 28, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtrn2_u8", "(", "uint8x8_t", "__a", ",", "uint8x8_t", "__b", ")", "{", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrn2_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15744, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "addu10ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15745, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "EVT", "VT", "=", "SplitVTs", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumParts", "=", "TLI", ".", "getNumRegisters", "(", "Context", ",", "VT", ")", ";", "if", "(", "NumParts", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "VT", ".", "getTypeForEVT", "(", "Context", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", "true", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SplitRegs", ";", "EVT", "PartVT", "=", "TLI", ".", "getRegisterType", "(", "Context", ",", "VT", ")", ";", "Type", "*", "PartTy", "=", "PartVT", ".", "getTypeForEVT", "(", "Context", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumParts", ";", "++", "i", ")", "{", "ArgInfo", "Info", "=", "ArgInfo", "{", "MRI", ".", "createGenericVirtualRegister", "(", "getLLTForType", "(", "*", "PartTy", ",", "DL", ")", ")", ",", "PartTy", ",", "OrigArg", ".", "Flags", "}", ";", "SplitArgs", ".", "push_back", "(", "Info", ")", ";", "SplitRegs", ".", "push_back", "(", "Info", ".", "Reg", ")", ";"], "ground_truth": ["}"], "File": "X86CallLowering10", "Func": "splitToValueTypes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15746, "Length": 184, "Cover_Rate": 0.7159533073929961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "chr2", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "chr1_di", "=", "simplify_gen_subreg", "(", "DImode", ",", "chr1", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "rtx", "chr2_di", "=", "simplify_gen_subreg", "(", "DImode", ",", "chr2", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_vclzlsbb_v16qi", "(", "diffix", ",", "vec_result", ")", ")", ";", "emit_insn", "(", "gen_vextublx", "(", "chr1", ",", "diffix", ",", "str1", ")", ")", ";", "emit_insn", "(", "gen_vextublx", "(", "chr2", ",", "diffix", ",", "str2", ")", ")", ";", "do_sub3", "(", "result", ",", "chr1_di", ",", "chr2_di", ")", ";", "}", "else", "{", "gcc_assert", "(", "TARGET_P8_VECTOR", ")", ";", "rtx", "diffix", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "result_gbbd", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "emit_insn", "(", "gen_p8v_vgbbd", "(", "result_gbbd", ",", "vec_result", ")", ")", ";", "rtx", "result_shifted", "=", "gen_reg_rtx", "(", "V16QImode", ")", ";", "int", "shift_amt", "=", "(", "BYTES_BIG_ENDIAN", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "emit_insn", "(", "gen_altivec_vsldoi_v16qi", "(", "result_shifted", ",", "result_gbbd", ",", "result_gbbd", ",", "GEN_INT", "(", "shift_amt", ")", ")", ")", ";", "rtx", "diffix_df", "=", "simplify_gen_subreg", "(", "DFmode", ",", "diffix", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_p8_mfvsrd_3_v16qi", "(", "diffix_df", ",", "result_shifted", ")", ")", ";", "rtx", "count", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_clzdi2", "(", "count", ",", "diffix", ")", ")", ";", "else", "emit_insn", "(", "gen_ctzdi2", "(", "count", ",", "diffix", ")", ")", ";", "do_add3", "(", "off_reg", ",", "off_reg", ",", "count", ")", ";", "rtx", "chr1", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "rtx", "chr2", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "rtx", "addr1", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "s1addr", ",", "off_reg", ")", ";", "do_load_for_compare_from_addr", "(", "QImode", ",", "chr1", ",", "addr1", ",", "orig_src1", ")", ";", "rtx", "addr2", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "s2addr", ",", "off_reg", ")", ";", "do_load_for_compare_from_addr", "(", "QImode", ",", "chr2", ",", "addr2", ",", "orig_src2", ")", ";", "machine_mode", "rmode", "=", "GET_MODE", "(", "result", ")", ";", "rtx", "chr1_rm", "=", "simplify_gen_subreg", "(", "rmode", ",", "chr1", ",", "QImode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["rtx", "chr2_rm", "=", "simplify_gen_subreg", "(", "rmode", ",", "chr2", ",", "QImode", ",", "<NUM_LIT>", ")", ";"], "File": "rs6000-string", "Func": "emit_final_compare_vec", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15747, "Length": 313, "Cover_Rate": 0.8258575197889182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "StackSlotSize", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "LRSaveSize", "+", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "FirstVAReg", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "array_lengthof", "(", "ArgRegs", ")", ")", ";", "if", "(", "FirstVAReg", "<", "array_lengthof", "(", "ArgRegs", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "int", "offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "array_lengthof", "(", "ArgRegs", ")", "-", "<NUM_LIT>", ";", "i", ">=", "(", "int", ")", "FirstVAReg", ";", "--", "i", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "offset", ",", "true", ")", ";", "if", "(", "i", "==", "(", "int", ")", "FirstVAReg", ")", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "}", "offset", "-=", "StackSlotSize", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";"], "ground_truth": ["SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "<STR_LIT>", ")", ";"], "File": "XCoreISelLowering77", "Func": "LowerCCCArguments", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15748, "Length": 308, "Cover_Rate": 0.4425287356321839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "<NUM_LIT>", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFastISel63", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15749, "Length": 119, "Cover_Rate": 0.46124031007751937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AM", "=", "LdSt", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "!=", "<STR_LIT>", ")", "return", "false", ";", "Offset", "=", "N", ";"], "ground_truth": ["if", "(", "ConstantSDNode", "*", "NC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectAddrMode6Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15750, "Length": 37, "Cover_Rate": 0.3425925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TRI", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "HasFP", "=", "true", ";", "const", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";", "RoundedSize", "+=", "Alignment", ";", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "unsigned", "ScratchSPReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "assert", "(", "ScratchSPReg", "!=", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchSPReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "(", "Alignment", "-", "<NUM_LIT>", ")", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "ScratchSPReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "-", "Alignment", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "FuncInfo", "->", "setIsStackRealigned", "(", "true", ")", ";", "}", "else", "if", "(", "(", "HasFP", "=", "hasFP", "(", "MF", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "HasFP", "&&", "RoundedSize", "!=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering26", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15751, "Length": 255, "Cover_Rate": 0.3941267387944359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "TargetInstrInfoImpl", "(", "<ISA_LIT>Insts", ",", "array_lengthof", "(", "<ISA_LIT>Insts", ")", ")", ",", "RI", "(", "tm", ",", "*", "this", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "MSP430InstrInfo13", "Func": "MSP430InstrInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15752, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfnmaddps128_maskz", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_fnmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15753, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "LowerCallResult", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15754, "Length": 44, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "MCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "X86MCTargetDesc", "Func": "createX86MCInstrAnalysis", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15755, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Insts", "[", "Opcode", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "getInstDesc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15756, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "CondCode", ".", "Code", "=", "Code", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "CreateCondCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15757, "Length": 24, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_cmpgt_pi32", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_pcmpgtd", "(", "(", "__v2si", ")", "__m1", ",", "(", "__v2si", ")", "__m2", ")", ";"], "File": "mmintrin4", "Func": "_mm_cmpgt_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15758, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>ompactSelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")", "const", "{"], "ground_truth": ["return", "&", "TSInfo", ";"], "File": "ARCompactTargetMachine", "Func": "getSelectionDAGInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15759, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "op1", ")", ";"], "ground_truth": ["if", "(", "!", "REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "(", "mode", "==", "SImode", "&&", "operands", "[", "<NUM_LIT>", "]", "!=", "CONST0_RTX", "(", "SImode", ")", "&&", "(", "(", "comparison", "!=", "EQ", "&&", "comparison", "!=", "NE", ")", "||", "(", "REG_P", "(", "op1", ")", "&&", "REGNO", "(", "op1", ")", "!=", "R0_REG", ")", "||", "!", "satisfies_constraint_I08", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "sh", "Func": "prepare_cbranch_operands", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15760, "Length": 100, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "bool", "LocalChange", "=", "false", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64CondBrTuning", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15761, "Length": 149, "Cover_Rate": 0.6182572614107884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsStore", "=", "Desc", ".", "mayStore", "(", ")", ";", "bool", "Scavenged", "=", "false", ";", "unsigned", "SOffset", "=", "ScratchOffsetReg", ";", "const", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassForReg", "(", "MF", "->", "getRegInfo", "(", ")", ",", "ValueReg", ")", ";", "unsigned", "NumSubRegs", "=", "<STR_LIT>", "(", "RC", "->", "getID", "(", ")", ")", "/", "(", "EltSize", "*", "CHAR_BIT", ")", ";", "unsigned", "Size", "=", "NumSubRegs", "*", "EltSize", ";", "int64_t", "Offset", "=", "InstOffset", "+", "MFI", ".", "getObjectOffset", "(", "Index", ")", ";", "int64_t", "ScratchOffsetRegDelta", "=", "<NUM_LIT>", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "Index", ")", ";", "const", "MachinePointerInfo", "&", "BasePtrInfo", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "Register", "TmpReg", "=", "hasAGPRs", "(", "RC", ")", "?", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "tmp", ")", "->", "getReg", "(", ")", ":", "Register", "(", ")", ";", "assert", "(", "(", "Offset", "%", "EltSize", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", "+", "Size", "-", "EltSize", ")", ")", "{", "SOffset", "=", "<STR_LIT>", ";", "Offset", "*=", "ST", ".", "getWavefrontSize", "(", ")", ";", "if", "(", "RS", ")", "SOffset", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ",", "false", ")", ";", "if", "(", "SOffset", "==", "<STR_LIT>", ")", "{", "SOffset", "=", "ScratchOffsetReg", ";", "ScratchOffsetRegDelta", "=", "Offset", ";", "}", "else", "{", "Scavenged", "=", "true", ";", "}", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SOffset", ")", ".", "addReg", "(", "ScratchOffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "!=", "e", ";", "++", "i", ",", "Offset", "+=", "EltSize", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "Register", "(", "ValueReg", ")", ":", "getSubReg", "(", "ValueReg", ",", "getSubRegFromChannel", "(", "i", ")", ")", ";", "unsigned", "SOffsetRegState", "=", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "SrcDstRegState", "=", "getDefRegState", "(", "!", "IsStore", ")", ";"], "File": "SIRegisterInfo104", "Func": "buildSpillLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15762, "Length": 320, "Cover_Rate": 0.41830065359477125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "DstTy", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "TheVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "TheVT", "!=", "<STR_LIT>", "&&", "TheVT", "!=", "<STR_LIT>", "&&", "TheVT", "!=", "<STR_LIT>", ")", "{", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "}", "bool", "UnsignedFixup", "=", "!", "IsSigned", "&&", "DstTy", "==", "<STR_LIT>", "&&", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "||", "!", "isScalarFPTypeInSSEReg", "(", "TheVT", ")", ")", ";", "if", "(", "!", "IsSigned", "&&", "DstTy", "!=", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "assert", "(", "DstTy", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "DstTy", "=", "<STR_LIT>", ";", "}", "assert", "(", "DstTy", ".", "getSimpleVT", "(", ")", "<=", "<STR_LIT>", "&&", "DstTy", ".", "getSimpleVT", "(", ")", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstTy", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "DstTy", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "return", "std", "::", "make_pair", "(", "SDValue", "(", ")", ",", "SDValue", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "MemSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateStackObject", "(", "MemSize", ",", "MemSize", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "unsigned", "Opc", ";", "switch", "(", "DstTy", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "Value", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Adjust", ";", "if", "(", "UnsignedFixup", ")", "{", "APFloat", "Thresh", "(", "APFloat", "::", "IEEEsingle", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "LLVM_ATTRIBUTE_UNUSED", "APFloat", "::", "opStatus", "Status", "=", "APFloat", "::", "opOK", ";", "bool", "LosesInfo", "=", "false", ";", "if", "(", "TheVT", "==", "<STR_LIT>", ")", "Status", "=", "Thresh", ".", "convert", "(", "APFloat", "::", "IEEEdouble", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "LosesInfo", ")", ";", "else", "if", "(", "TheVT", "==", "<STR_LIT>", ")", "Status", "=", "Thresh", ".", "convert", "(", "APFloat", "::", "x87DoubleExtended", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "LosesInfo", ")", ";", "assert", "(", "Status", "==", "APFloat", "::", "opOK", "&&", "!", "LosesInfo", "&&", "<STR_LIT>", ")", ";", "SDValue", "ThreshVal", "=", "DAG", ".", "getConstantFP", "(", "Thresh", ",", "DL", ",", "TheVT", ")", ";"], "ground_truth": ["SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "TheVT", ")", ",", "Value", ",", "ThreshVal", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering149", "Func": "FP_TO_INTHelper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15763, "Length": 484, "Cover_Rate": 0.3872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "NOOP", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VTs", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "NOOP", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerGC_TRANSITION", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15764, "Length": 37, "Cover_Rate": 0.33636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Counters", "Limit", "=", "ZeroCounts", ";", "unsigned", "Sum", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "LastIssued", ".", "Array", "[", "i", "]", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "if", "(", "Increment", ".", "Array", "[", "i", "]", ")", "Limit", ".", "Array", "[", "i", "]", "=", "LastIssued", ".", "Array", "[", "i", "]", ";", "Sum", "+=", "Increment", ".", "Array", "[", "i", "]", ";", "}", "if", "(", "Sum", "==", "<NUM_LIT>", ")", "{", "LastOpcodeType", "=", "OTHER", ";", "return", ";", "}", "if", "(", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "(", "LastOpcodeType", "==", "SMEM", "&&", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "||", "(", "LastOpcodeType", "==", "VMEM", "&&", "Increment", ".", "Named", ".", "VM", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LastInstWritesM0", "=", "false", ";", "}", "if", "(", "TII", "->", "isSMRD", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "LastOpcodeType", "=", "SMEM", ";", "else", "if", "(", "Increment", ".", "Named", ".", "VM", ")", "LastOpcodeType", "=", "VMEM", ";", "}", "if", "(", "Increment", ".", "Named", ".", "EXP", ")", "{", "ExpInstrTypesSeen", "|=", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "I", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "I", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "isOpRelevant", "(", "Op", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getOpRegClass", "(", "*", "I", ",", "i", ")", ";", "RegInterval", "Interval", "=", "getRegInterval", "(", "RC", ",", "Op", ")", ";", "for", "(", "unsigned", "j", "=", "Interval", ".", "first", ";", "j", "<", "Interval", ".", "second", ";", "++", "j", ")", "{", "if", "(", "Op", ".", "isDef", "(", ")", ")", "DefinedRegs", "[", "j", "]", "=", "Limit", ";", "if", "(", "Op", ".", "isUse", "(", ")", ")", "UsedRegs", "[", "j", "]", "=", "Limit", ";"], "ground_truth": ["}"], "File": "SIInsertWaits", "Func": "pushInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15765, "Length": 344, "Cover_Rate": 0.9197860962566845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "!", "isVarArg", ")", "CCInfo", ".", "AllocateStack", "(", "XFI", "->", "getReturnStackOffset", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";"], "ground_truth": ["if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "continue", ";"], "File": "XCoreISelLowering2", "Func": "LowerReturn", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15766, "Length": 157, "Cover_Rate": 0.3165322580645161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "RelocM", "==", "Reloc", "::", "PIC_", ")", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";", "if", "(", "isDecl", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "return", "true", ";", "return", "false", ";", "}", "else", "{", "if", "(", "!", "isDecl", "&&", "!", "GV", "->", "isWeakForLinker", "(", ")", ")", "return", "false", ";", "if", "(", "!", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMSubtarget48", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15767, "Length": 86, "Cover_Rate": 0.5308641975308642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["assert", "(", "Value", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVInstPrinter (2)", "Func": "printAccessRegOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15768, "Length": 23, "Cover_Rate": 0.4423076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitCalleeSavedFrameMoves", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "unsigned", "FramePtr", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "TM", ".", "getInstrInfo", "(", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "int", "stackGrowth", "=", "-", "RegInfo", "->", "getSlotSize", "(", ")", ";", "int64_t", "MaxOffset", "=", "<NUM_LIT>", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "MaxOffset", "=", "std", "::", "min", "(", "MaxOffset", ",", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ")", ";", "int64_t", "saveAreaOffset", "=", "(", "HasFP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "stackGrowth", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";"], "File": "X86FrameLowering68", "Func": "emitCalleeSavedFrameMoves", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15769, "Length": 254, "Cover_Rate": 0.7537091988130564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "create<ISA_LIT>MCStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Ctx", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "&&", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "&&", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["return", "createELFStreamer", "(", "Ctx", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ",", "RelaxAll", ")", ";"], "File": "BPFMCTargetDesc4", "Func": "createBPFMCStreamer", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15770, "Length": 64, "Cover_Rate": 0.9846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Node", "->", "NumPreds", ">", "<NUM_LIT>", "||", "Node", "->", "NumSuccs", ">", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PatmosPostRAScheduler1", "Func": "isNodeHidden", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15771, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "MBlazeTargetMachine", "Func": "MBlazePassConfig", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15772, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getSmallIPtrImm", "(", "unsigned", "Imm", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<ISA_LIT>Lowering", ".", "getPointerTy", "(", ")", ")", ";"], "File": "PPCISelDAGToDAG (2)", "Func": "getSmallIPtrImm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15773, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetNetBSD", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "NetBSD", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetNetBSD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15774, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MadeChange", "|=", "doPeepholeSExtW", "(", "N", ")", ";", "MadeChange", "|=", "doPeepholeLoadStoreADDI", "(", "N", ")", ";", "}", "if", "(", "MadeChange", ")", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG", "Func": "PostprocessISelDAG", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15775, "Length": 26, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "getPassName", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15776, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "(", "AS", "+", "<NUM_LIT>", ")", "&", "~", "ADDR_SPACE", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "AS", "+", "<NUM_LIT>", ";"], "File": "AMDGPULibFunc (2)", "Func": "getEPtrKindFromAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15777, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printLogicalImm32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "uint64_t", "Val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "AArch64InstPrinter (2)", "Func": "printLogicalImm32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15778, "Length": 41, "Cover_Rate": 0.7321428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "RegInfo", "=", "D", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "*", "(", "RegInfo", "->", "getRegClass", "(", "RC", ")", ".", "begin", "(", ")", "+", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "MipsDisassembler40", "Func": "getReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15779, "Length": 33, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVFP4", "(", ")", "const", "{", "return", "HasVFPv4", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "hasVFP4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15780, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "aarch64_can_tag_addresses", "(", ")", "{", "return", "!", "TARGET_ILP32", ";"], "ground_truth": ["}"], "File": "aarch641", "Func": "aarch64_can_tag_addresses", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15781, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld2_lane_u16", "(", "const", "uint16_t", "*", "__a", ",", "uint16x4x2_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["union", "{", "uint16x4x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon_vld2_lane_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15782, "Length": 30, "Cover_Rate": 0.44776119402985076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_ror_epi32", "(", "__m256i", "__A", ",", "const", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_prord256_mask", "(", "(", "__v8si", ")", "__A", ",", "__B", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_ror_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15783, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Op", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", ";", "assert", "(", "Known", ".", "getBitWidth", "(", ")", "==", "VT", ".", "getScalarSizeInBits", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "VT", ".", "isVector", "(", ")", "||", "(", "DemandedElts", ".", "getBitWidth", "(", ")", "==", "VT", ".", "getVectorNumElements", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "BitWidth", "=", "Known", ".", "getBitWidth", "(", ")", ";", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "bool", "IsLogical", "=", "false", ";", "unsigned", "Id", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "Id", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "computeKnownBitsBinOp", "(", "Op", ",", "Known", ",", "DemandedElts", ",", "DAG", ",", "Depth", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SystemZISelLowering112", "Func": "computeKnownBitsForTargetNode", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15784, "Length": 202, "Cover_Rate": 0.3519163763066202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "cfun", "->", "machine", "->", "frame_locked", ")", "{", "int", "rv", "=", "MEP_SAVES_NO", ";", "if", "(", "cfun", "->", "machine", "->", "reg_save_slot", "[", "r", "]", ")", "rv", "=", "MEP_SAVES_YES", ";", "else", "if", "(", "r", "==", "LP_REGNO", "&&", "(", "profile_arc_flag", ">", "<NUM_LIT>", "||", "profile_flag", ">", "<NUM_LIT>", ")", ")", "rv", "=", "MEP_SAVES_YES", ";", "else", "if", "(", "r", "==", "FRAME_POINTER_REGNUM", "&&", "frame_pointer_needed", ")", "rv", "=", "MEP_SAVES_YES", ";", "else", "if", "(", "(", "!", "call_used_regs", "[", "r", "]", "||", "r", "==", "LP_REGNO", ")", "&&", "df_regs_ever_live_p", "(", "r", ")", ")", "rv", "=", "MEP_SAVES_YES", ";", "else", "if", "(", "crtl", "->", "calls_eh_return", "&&", "(", "r", "==", "<NUM_LIT>", "||", "r", "==", "<NUM_LIT>", ")", ")", "rv", "=", "MEP_SAVES_YES", ";", "else", "if", "(", "mep_interrupt_saved_reg", "(", "r", ")", ")", "rv", "=", "MEP_SAVES_YES", ";", "cfun", "->", "machine", "->", "reg_saved", "[", "r", "]", "=", "rv", ";", "}", "return", "cfun", "->", "machine", "->", "reg_saved", "[", "r", "]", "==", "MEP_SAVES_YES", ";"], "ground_truth": ["}"], "File": "mep", "Func": "mep_call_saves_register", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15785, "Length": 146, "Cover_Rate": 0.948051948051948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "imm", "|=", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecoderGPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "imm", ",", "false", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "imm", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2MOVTWInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15786, "Length": 106, "Cover_Rate": 0.5353535353535354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXSection5", "Func": "getLabelEndName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15787, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "(", "Op", ".", "getImm", "(", ")", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "AArch64InstPrinter", "Func": "printAdrpLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15788, "Length": 37, "Cover_Rate": 0.5211267605633803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "riscv_tls_symbol", ")", "riscv_tls_symbol", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";", "func", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "riscv_tls_symbol", ")", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "riscv_got_load_tls_gd", "(", "a0", ",", "sym", ")", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_call_value", "(", "result", ",", "func", ",", "const0_rtx", ",", "NULL", ")", ")", ";", "RTL_CONST_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ",", "a0", ")", ";"], "File": "riscv", "Func": "riscv_call_tls_get_addr", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15789, "Length": 69, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "ARCSubtarget", "Func": "getTargetLowering", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15790, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "LittleEndian", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "isLittle", "(", "LittleEndian", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine45", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15791, "Length": 91, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TGSIAlwaysInlinePass", "Func": "getPassName", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15792, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LoadStoreOptPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>PreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ParallelDSPPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ConstantIslandsPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ExecutionDomainFixPass", "(", "Registry", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "Registry", ")", ";"], "ground_truth": ["initializeThumb2SizeReducePass", "(", "Registry", ")", ";"], "File": "ARMTargetMachine69", "Func": "LLVMInitializeARMTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15793, "Length": 35, "Cover_Rate": 0.3465346534653465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "n_insns", "=", "<NUM_LIT>", ";", "if", "(", "align", ">", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "align", "=", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "n_insns", "=", "<NUM_LIT>", ";", "if", "(", "n_bytes", "%", "(", "<NUM_LIT>", "*", "align", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "(", "n_bytes", "%", "(", "<NUM_LIT>", "*", "align", ")", ")", ">=", "align", ")", "n_insns", "+=", "<NUM_LIT>", ";", "if", "(", "(", "n_bytes", "%", "align", ")", "!=", "<NUM_LIT>", ")", "n_insns", "+=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "n_insns", "*", "<NUM_LIT>", ";"], "File": "pa", "Func": "compute_cpymem_length", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15794, "Length": 83, "Cover_Rate": 0.5804195804195804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "(", "bool", "Is64Bit", ",", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "Is64Bit", "?", "ELF", "::", "EM_<ISA_LIT>ARCV9", ":", "ELF", "::", "EM_<ISA_LIT>ARC", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "SparcELFObjectWriter (2)1", "Func": "SparcELFObjectWriter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15795, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "mode_supports_vmx_dform", "(", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_VMX", "]", "&", "RELOAD_REG_OFFSET", ")", "!=", "<NUM_LIT>", ")", ";"], "File": "rs6000", "Func": "mode_supports_vmx_dform", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15796, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "inITBlock", "(", ")", "&&", "ITState", ".", "IsExplicit", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "inExplicitITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15797, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vaesenclast_v16qi", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "vaesintrin4", "Func": "_mm_aesenclast_epi128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15798, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MFI", "->", "setReturnAddressIsTaken", "(", "true", ")", ";", "if", "(", "TLI", ".", "verifyReturnAddressArgumentIsConstant", "(", "Op", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "uint64_t", "depth", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SDValue", "RetAddr", ";", "if", "(", "depth", "==", "<NUM_LIT>", ")", "{", "unsigned", "RetReg", "=", "MF", ".", "addLiveIn", "(", "<STR_LIT>", ",", "TLI", ".", "getRegClassFor", "(", "TLI", ".", "getPointerTy", "(", ")", ")", ")", ";", "RetAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "RetReg", ",", "VT", ")", ";", "return", "RetAddr", ";", "}"], "ground_truth": ["SDValue", "FrameAddr", "=", "getFRAMEADDR", "(", "depth", "-", "<NUM_LIT>", ",", "Op", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "SparcISelLowering18", "Func": "LowerRETURNADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15799, "Length": 118, "Cover_Rate": 0.4978902953586498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m128h", ")", "(", "__v8hf", ")", "{", "__A0", ",", "__A1", ",", "__A2", ",", "__A3", ",", "__A4", ",", "__A5", ",", "__A6", ",", "__A7", "}", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_set_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15800, "Length": 27, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "mode", "==", "V4DImode", ")", "{", "umul", "=", "gen_vec_widen_umult_even_v8si", ";", "nmode", "=", "V8SImode", ";", "}", "else", "if", "(", "mode", "==", "V8DImode", ")", "{", "umul", "=", "gen_vec_widen_umult_even_v16si", ";", "nmode", "=", "V16SImode", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "t1", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "umul", "(", "t1", ",", "gen_lowpart", "(", "nmode", ",", "op1", ")", ",", "gen_lowpart", "(", "nmode", ",", "op2", ")", ")", ")", ";", "t6", "=", "GEN_INT", "(", "<NUM_LIT>", ")", ";", "t2", "=", "expand_binop", "(", "mode", ",", "lshr_optab", ",", "op1", ",", "t6", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "t3", "=", "expand_binop", "(", "mode", ",", "lshr_optab", ",", "op2", ",", "t6", ",", "NULL", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "t4", "=", "gen_reg_rtx", "(", "mode", ")", ";", "t5", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "umul", "(", "t4", ",", "gen_lowpart", "(", "nmode", ",", "t2", ")", ",", "gen_lowpart", "(", "nmode", ",", "op2", ")", ")", ")", ";", "emit_insn", "(", "umul", "(", "t5", ",", "gen_lowpart", "(", "nmode", ",", "t3", ")", ",", "gen_lowpart", "(", "nmode", ",", "op1", ")", ")", ")", ";", "t4", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "t4", ",", "t5", ",", "t4", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "t4", "=", "expand_binop", "(", "mode", ",", "ashl_optab", ",", "t4", ",", "t6", ",", "t4", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "force_expand_binop", "(", "mode", ",", "add_optab", ",", "t1", ",", "t4", ",", "op0", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_expand_sse2_mulvxdi3", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15801, "Length": 227, "Cover_Rate": 0.411231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchCode", "=", "getOppositeCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "getBrCond", "(", "BranchCode", ")", ".", "getOpcode", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "JNCC", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "AVRInstrInfo", "Func": "analyzeBranch", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15802, "Length": 181, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_roundscale_sd", "(", "__m128d", "__A", ",", "__mmask8", "__B", ",", "__m128d", "__C", ",", "__m128d", "__D", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_rndscalesd_mask_round", "(", "(", "__v2df", ")", "__C", ",", "(", "__v2df", ")", "__D", ",", "__imm", ",", "(", "__v2df", ")", "__A", ",", "(", "__mmask8", ")", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_roundscale_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15803, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Disp", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "isGlobal", "(", ")", ")", "printOperand", "(", "MI", ",", "OpNum", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "Disp", ".", "isImm", "(", ")", "&&", "!", "Base", ".", "getReg", "(", ")", ")", "printOperand", "(", "MI", ",", "OpNum", ")", ";", "else", "if", "(", "Base", ".", "getReg", "(", ")", ")", "{", "if", "(", "Disp", ".", "getImm", "(", ")", ")", "{"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNum", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "MSP430AsmPrinter14", "Func": "printSrcMemOperand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15804, "Length": 84, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "isLoad", "=", "false", ";", "isLaneOp", "=", "true", ";", "break", ";", "}", "}", "else", "{", "isLaneOp", "=", "true", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint32_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "Inc", "=", "DAG", ".", "getTargetConstant", "(", "IncVal", ",", "<STR_LIT>", ")", ";", "}", "EVT", "Tys", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering126", "Func": "CombineBaseUpdate", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15805, "Length": 463, "Cover_Rate": 0.4064969271290606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "float32x2x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "ground_truth": ["__builtin_neon_vst4_lanev2sf", "(", "(", "__builtin_neon_sf", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vst4_lane_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15806, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsV1Zeroable", "=", "false", ";", "break", ";", "}", "SDValue", "V2S", "=", "getScalarValueForVectorElement", "(", "V2", ",", "Mask", "[", "V2Index", "]", "-", "Mask", ".", "size", "(", ")", ",", "DAG", ")", ";", "if", "(", "V2S", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "V2S", ".", "getValueType", "(", ")", ")", ")", "{", "V2S", "=", "DAG", ".", "getBitcast", "(", "EltVT", ",", "V2S", ")", ";", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "IsV1Zeroable", ")", "return", "SDValue", "(", ")", ";", "ExtVT", "=", "<STR_LIT>", ";", "V2S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2S", ")", ";", "}", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2S", ")", ";", "}", "else", "if", "(", "Mask", "[", "V2Index", "]", "!=", "(", "int", ")", "Mask", ".", "size", "(", ")", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "IsV1Zeroable", ")", "{", "assert", "(", "VT", "==", "ExtVT", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "VT", ".", "isFloatingPoint", "(", ")", "||", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "V1Mask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "V1Mask", "[", "V2Index", "]", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "isNoopShuffleMask", "(", "V1Mask", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "EltVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V1", ",", "V2", ")", ";", "}", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "V2Index", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "V2", ")", ";"], "File": "X86ISelLowering115", "Func": "lowerVectorShuffleAsElementInsertion", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15807, "Length": 306, "Cover_Rate": 0.4803767660910518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "SI", ".", "dump", "(", ")", ")", ";", "BuildMI", "(", "*", "SI", ".", "getParent", "(", ")", ",", "SI", ",", "SI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "*", "SI", ".", "getParent", "(", ")", ",", "SI", ",", "SI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["SI", ".", "eraseFromParent", "(", ")", ";"], "File": "P2ExpandPseudos", "Func": "expand_QUREM", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15808, "Length": 118, "Cover_Rate": 0.8027210884353742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vqshrnbq_n_uv8hi", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshrnbq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15809, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type", "=", "TYPE_MOFFS32", ";", "break", ";", "case", "<NUM_LIT>", ":", "type", "=", "TYPE_MOFFS64", ";", "break", ";", "}", "}", "else", "if", "(", "type", "==", "TYPE_IMM8", "||", "type", "==", "TYPE_IMM16", "||", "type", "==", "TYPE_IMM32", "||", "type", "==", "TYPE_IMM64", ")", "{", "uint32_t", "Opcode", "=", "mcInst", ".", "getOpcode", "(", ")", ";", "switch", "(", "operand", ".", "encoding", ")", "{", "default", ":", "break", ";", "case", "ENCODING_IB", ":", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "type", "=", "TYPE_MOFFS8", ";", "break", ";", "case", "ENCODING_IW", ":", "type", "=", "TYPE_MOFFS16", ";", "break", ";", "case", "ENCODING_ID", ":", "type", "=", "TYPE_MOFFS32", ";", "break", ";", "case", "ENCODING_IO", ":"], "ground_truth": ["type", "=", "TYPE_MOFFS64", ";"], "File": "X86Disassembler38", "Func": "translateImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15810, "Length": 161, "Cover_Rate": 0.33059548254620125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser60", "Func": "addImmOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15811, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_aeskeygenassist_si128", "(", "__m128i", "__X", ",", "const", "int", "__C", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_aeskeygenassist128", "(", "(", "__v2di", ")", "__X", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "wmmintrin", "Func": "_mm_aeskeygenassist_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15812, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "MINA32AsmBackend", "Func": "mayNeedRelaxation", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15813, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "<NUM_LIT>", ";", "NEONLdStInsn", "|=", "<NUM_LIT>", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONDataInsn", "=", "insn32", ";", "NEONDataInsn", "&=", "<NUM_LIT>", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "NEONDataInsn", "|=", "<NUM_LIT>", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMDisassembler4", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15814, "Length": 307, "Cover_Rate": 0.3753056234718826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "STI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "LoongArchFrameLowering", "Func": "LoongArchFrameLowering", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15815, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffMask", ".", "push_back", "(", "I", "+", "VecLen", ")", ";", "}", "VectorPair", "P", "=", "opSplit", "(", "opCastElem", "(", "M", ",", "ElemTy", ",", "DAG", ")", ",", "dl", ",", "DAG", ")", ";", "return", "getByteShuffle", "(", "dl", ",", "P", ".", "first", ",", "P", ".", "second", ",", "ShuffMask", ",", "DAG", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "S16", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "T0", "=", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "{", "Vs", ",", "Vt", "}", ",", "DAG", ")", ";", "SDValue", "T1", "=", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "{", "T0", ",", "S16", "}", ",", "DAG", ")", ";", "SDValue", "T2", "=", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResTy", ",", "{", "T1", ",", "Vs", ",", "Vt", "}", ",", "DAG", ")", ";", "return", "T2", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "HexagonISelLoweringHVX23", "Func": "LowerHvxMul", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15816, "Length": 136, "Cover_Rate": 0.4108761329305136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCPR1SizeFromPredicates", "(", "const", "PredicateLibrary", "&", "P", ")", "{", "if", "(", "P", ".", "mipsSEUsesSoftFloat", "(", ")", ")", "CPR1Size", "=", "AFL_REG_NONE", ";", "else", "if", "(", "P", ".", "hasMSA", "(", ")", ")", "CPR1Size", "=", "AFL_REG_128", ";"], "ground_truth": ["else", "CPR1Size", "=", "P", ".", "isFP64bit", "(", ")", "?", "AFL_REG_64", ":", "AFL_REG_32", ";"], "File": "MipsABIFlagsSection", "Func": "setCPR1SizeFromPredicates", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15817, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pre_bb", "=", "pre_edge", "->", "src", ";", "*", "gsi", "=", "gsi_for_stmt", "(", "gsi_stmt", "(", "*", "gsi", ")", ")", ";", "tree", "expect_var", "=", "make_ssa_name", "(", "arg_type", ")", ";", "tree", "actual_var", "=", "make_ssa_name", "(", "arg_type", ")", ";", "tree", "write_var", "=", "make_ssa_name", "(", "arg_type", ")", ";", "gimple_seq", "red_seq", "=", "NULL", ";", "tree", "write_expr", "=", "fold_build1", "(", "code", ",", "var_type", ",", "expect_var", ")", ";", "write_expr", "=", "fold_build2", "(", "op", ",", "var_type", ",", "write_expr", ",", "var", ")", ";", "write_expr", "=", "fold_build1", "(", "code", ",", "arg_type", ",", "write_expr", ")", ";", "gimplify_assign", "(", "write_var", ",", "write_expr", ",", "&", "red_seq", ")", ";", "gsi_insert_seq_before", "(", "gsi", ",", "red_seq", ",", "GSI_SAME_STMT", ")", ";", "gimple_seq", "latch_seq", "=", "NULL", ";", "tree", "swap_expr", "=", "build_call_expr_loc", "(", "loc", ",", "swap_fn", ",", "<NUM_LIT>", ",", "ptr", ",", "expect_var", ",", "write_var", ")", ";", "gimplify_assign", "(", "actual_var", ",", "swap_expr", ",", "&", "latch_seq", ")", ";", "gcond", "*", "cond", "=", "gimple_build_cond", "(", "EQ_EXPR", ",", "actual_var", ",", "expect_var", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "gimple_seq_add_stmt", "(", "&", "latch_seq", ",", "cond", ")", ";", "gimple", "*", "latch_end", "=", "gimple_seq_last", "(", "latch_seq", ")", ";"], "ground_truth": ["gsi_insert_seq_before", "(", "gsi", ",", "latch_seq", ",", "GSI_SAME_STMT", ")", ";"], "File": "nvptx", "Func": "nvptx_lockless_update", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 15818, "Length": 178, "Cover_Rate": 0.33584905660377357, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "swap_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "dest_address", ")", "||", "rs6000_sum_of_two_registers_p", "(", "dest_address", ")", ")", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "store_insn", ")", ";", "df_ref", "use", ";", "rtx_insn", "*", "swap_insn", "=", "NULL", ";", "unsigned", "uid2", "=", "<NUM_LIT>", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "swap_reg", ")", ")", "continue", ";", "gcc_assert", "(", "def_link", "&&", "def_link", "->", "ref", "&&", "!", "def_link", "->", "next", "&&", "!", "DF_REF_IS_ARTIFICIAL", "(", "def_link", "->", "ref", ")", ")", ";", "swap_insn", "=", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ";", "uid2", "=", "INSN_UID", "(", "swap_insn", ")", ";", "gcc_assert", "(", "insn_entry", "[", "uid2", "]", ".", "is_swap", "&&", "!", "insn_entry", "[", "uid2", "]", ".", "is_load", "&&", "!", "insn_entry", "[", "uid2", "]", ".", "is_store", ")", ";", "break", ";", "}", "gcc_assert", "(", "swap_insn", ")", ";", "rtx", "set", "=", "single_set", "(", "store_insn", ")", ";", "gcc_assert", "(", "set", ")", ";", "rtx", "dest_exp", "=", "SET_DEST", "(", "set", ")", ";", "rtx", "src_exp", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "dest_exp", ")", ";", "gcc_assert", "(", "MEM_P", "(", "dest_exp", ")", ")", ";", "gcc_assert", "(", "MEM_ALIGN", "(", "dest_exp", ")", ">=", "<NUM_LIT>", ")", ";", "rtx", "stvx", ";", "stvx", "=", "rs6000_gen_stvx", "(", "mode", ",", "dest_exp", ",", "src_exp", ")", ";", "rtx_insn", "*", "new_insn", "=", "emit_insn_before", "(", "stvx", ",", "store_insn", ")", ";", "rtx", "new_body", "=", "PATTERN", "(", "new_insn", ")", ";"], "ground_truth": ["gcc_assert", "(", "(", "GET_CODE", "(", "new_body", ")", "==", "SET", ")", "&&", "MEM_P", "(", "SET_DEST", "(", "new_body", ")", ")", ")", ";"], "File": "rs6000-p8swap", "Func": "replace_swapped_aligned_store", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15819, "Length": 268, "Cover_Rate": 0.7052631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "M68kInstPrinter", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15820, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Printer", ".", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSDarwin", "(", ")", ")", "return", "lowerSymbolOperandDarwin", "(", "MO", ",", "Sym", ")", ";", "if", "(", "Printer", ".", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "lowerSymbolOperandCOFF", "(", "MO", ",", "Sym", ")", ";", "assert", "(", "Printer", ".", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "lowerSymbolOperandELF", "(", "MO", ",", "Sym", ")", ";"], "File": "AArch64MCInstLower1", "Func": "LowerSymbolOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15821, "Length": 69, "Cover_Rate": 0.8023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "vcvtad_u64_f64", "(", "__a", "[", "<NUM_LIT>", "]", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcvta_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15822, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVZIP", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVZIP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15823, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "std", "::", "next", "(", "MBBI", ")", ";"], "ground_truth": ["return", "llvm", "::", "is_contained", "(", "MBB", "->", "successors", "(", ")", ",", "NextBB", ")", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "BBHasFallthrough", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15824, "Length": 49, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRegisterListOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Op", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "ARMCodeEmitter", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15825, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "EvexToVexInstPass", "::", "CompressEvexToVexImpl", "(", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Desc", ".", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "return", "false", ";", "if", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "return", "false", ";", "static", "std", "::", "atomic", "<", "bool", ">", "TableChecked", "(", "false", ")", ";", "if", "(", "!", "TableChecked", ".", "load", "(", "std", "::", "memory_order_relaxed", ")", ")", "{", "assert", "(", "llvm", "::", "is_sorted", "(", "<ISA_LIT>EvexToVex128CompressTable", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "llvm", "::", "is_sorted", "(", "<ISA_LIT>EvexToVex256CompressTable", ")", "&&", "<STR_LIT>", ")", ";", "TableChecked", ".", "store", "(", "true", ",", "std", "::", "memory_order_relaxed", ")", ";", "}", "ArrayRef", "<", "<ISA_LIT>EvexToVexCompressTableEntry", ">", "Table", "=", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "?", "makeArrayRef", "(", "<ISA_LIT>EvexToVex256CompressTable", ")", ":", "makeArrayRef", "(", "<ISA_LIT>EvexToVex128CompressTable", ")", ";", "const", "auto", "*", "I", "=", "llvm", "::", "lower_bound", "(", "Table", ",", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "Table", ".", "end", "(", ")", "||", "I", "->", "EvexOpcode", "!=", "MI", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "I", "->", "VexOpcode", ";"], "ground_truth": ["if", "(", "usesExtendedRegister", "(", "MI", ")", ")", "return", "false", ";"], "File": "X86EvexToVex20", "Func": "CompressEvexToVexImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15826, "Length": 206, "Cover_Rate": 0.8046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "ConstantSDNode", "*", "CN", "=", "<NUM_LIT>", ";", "if", "(", "(", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "->", "getSExtValue", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "CN", "->", "getSExtValue", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "BlackfinISelDAGToDAG", "Func": "SelectADDRspii", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15827, "Length": 109, "Cover_Rate": 0.5706806282722513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getNode", "(", ")", "->", "hasOneUse", "(", ")", ")", "{", "SDValue", "Result", "=", "combineSelectAndUse", "(", "N", ",", "N1", ",", "N0", ",", "DCI", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";"], "ground_truth": ["}"], "File": "ARMISelLowering114", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15828, "Length": 47, "Cover_Rate": 0.5222222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "blocks", "[", "i", "]", "->", "getMBB", "(", ")", "==", "MBB", ")", "{"], "ground_truth": ["return", "!", "Priv", "->", "LRs", ".", "at", "(", "pred", ")", ".", "hasDefBefore", "(", "i", ")", ";"], "File": "RAInfo", "Func": "isFirstDef", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15829, "Length": 30, "Cover_Rate": 0.379746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vclzq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vclzq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15830, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter2", "Func": "printConstantPool", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15831, "Length": 21, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "ExprLoc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Value", ")", ")", "{", "assert", "(", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "uint64_t", "IntValue", "=", "MCE", "->", "getValue", "(", ")", ";", "if", "(", "!", "isUIntN", "(", "<NUM_LIT>", "*", "Size", ",", "IntValue", ")", "&&", "!", "isIntN", "(", "<NUM_LIT>", "*", "Size", ",", "IntValue", ")", ")", "return", "Error", "(", "ExprLoc", ",", "<STR_LIT>", ")", ";", "getStreamer", "(", ")", ".", "EmitIntValue", "(", "IntValue", ",", "Size", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86AsmParser (2)3", "Func": "ParseDirectiveWord", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15832, "Length": 103, "Cover_Rate": 0.4681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isGVIndirectSymbol", "(", "GV", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "LoadOpc", ")", ",", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Flag", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flag", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "expandLoadStackGuardBase", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15833, "Length": 99, "Cover_Rate": 0.37786259541984735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerBITCAST", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "Op", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ")", ";", "return", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "LowerBITCAST", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15834, "Length": 117, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "CtlzNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NewVT", ",", "Op", ")", ";", "SDValue", "TruncNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "CtlzNode", ")", ";", "SDValue", "Delta", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "EltVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "VT", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TruncNode", ",", "Delta", ")", ";"], "File": "X86ISelLowering143", "Func": "LowerVectorCTLZ_AVX512CDI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15835, "Length": 88, "Cover_Rate": 0.39819004524886875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DbgInfo", "::", "EndModule", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "EmitDebugDirectives", ")", "return", ";", "EmitVarDebugInfo", "(", "M", ")", ";", "if", "(", "CurFile", "!=", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PIC16DebugInfo1", "Func": "EndModule", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15836, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_cvttpd_pi32", "(", "__m128d", "__A", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_cvttpd2pi", "(", "(", "__v2df", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_cvttpd_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15837, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "Shift", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "Imm", ")", ";", "int64_t", "ImmSh", "=", "static_cast", "<", "uint64_t", ">", "(", "Imm", ")", ">>", "Shift", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmSh", ")", ")", "{", "Imm", "=", "ImmSh", ";", "}", "else", "{", "Remainder", "=", "Imm", ";", "Shift", "=", "<NUM_LIT>", ";", "Imm", ">>=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG6", "Func": "getInt64CountDirect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15838, "Length": 67, "Cover_Rate": 0.3941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "ConvergingVLIWScheduler", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "*", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", "TRI", "=", "DAG", "->", "TRI", ";", "Top", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";", "Bot", ".", "init", "(", "DAG", ",", "SchedModel", ")", ";"], "ground_truth": ["const", "InstrItineraryData", "*", "Itin", "=", "DAG", "->", "getSchedModel", "(", ")", "->", "getInstrItineraries", "(", ")", ";"], "File": "HexagonMachineScheduler10", "Func": "initialize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15839, "Length": 68, "Cover_Rate": 0.38857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasVectorPackedDecimal", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "hasVectorPackedDecimal", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15840, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_s16_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15841, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "(", "Imm", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Imm", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addImmThumbSROperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15842, "Length": 21, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "Ctx", ",", "AsmPrinter", "&", "Printer", ")", ":", "Ctx", "(", "Ctx", ")", ",", "Printer", "(", "Printer", ")", "{"], "ground_truth": ["}"], "File": "AVRMCInstLower", "Func": "AVRMCInstLower", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15843, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize", "(", "MF", ")", ";", "return", "simplifyCode", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCMIPeephole (2)", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15844, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getUnpackl", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "createUnpackShuffleMask", "(", "VT", ",", "Mask", ",", "true", ",", "false", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "V1", ",", "V2", ",", "Mask", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "getUnpackl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15845, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float32x4_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vpaddq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15846, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "Mask17", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "Op", ",", "Mask17", ")", ")", "return", "Op", ";", "if", "(", "<STR_LIT>", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "isOnlyUserOf", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Src", ")", ";", "if", "(", "Src", ".", "getScalarValueSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "EVT", "ExtVT", "=", "VT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ";", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "ExtVT", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Src", ")", ";", "}", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "isOnlyUserOf", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getScalarValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Src", ")", ";", "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "N", "->", "isOnlyUserOf", "(", "Op", ".", "getNode", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", ";", "SDValue", "ZeroN0", "=", "GetZeroableOp", "(", "N0", ")", ";", "SDValue", "ZeroN1", "=", "GetZeroableOp", "(", "N1", ")", ";"], "ground_truth": ["if", "(", "!", "ZeroN0", "&&", "!", "ZeroN1", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering229", "Func": "combineMulToPMADDWD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15847, "Length": 357, "Cover_Rate": 0.40022421524663676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "Arch", "+=", "<STR_LIT>", ";"], "ground_truth": ["emitTextAttribute", "(", "<STR_LIT>", ",", "Arch", ")", ";"], "File": "RISCVTargetStreamer18", "Func": "emitTargetAttributes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15848, "Length": 202, "Cover_Rate": 0.5287958115183246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "AArch64FrameLowering", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15849, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Z80DAGToDAGISel", "::", "selectIndexedProgMemLoad", "(", "const", "LoadSDNode", "*", "LD", ",", "MVT", "VT", ")", "{", "<STR_LIT>", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "||", "AM", "!=", "<STR_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "int", "Offs", "=", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "if", "(", "Offs", "!=", "<NUM_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Offs", "!=", "<NUM_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "default", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "GBZ80ISelDAGToDAG", "Func": "selectIndexedProgMemLoad", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15850, "Length": 122, "Cover_Rate": 0.8652482269503546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InfoAndKind", ".", "Is<ISA_LIT>", ")", "{", "CCVal", "=", "DAG", ".", "getConstant", "(", "<STR_LIT>", "(", "InfoAndKind", ".", "Info", ".", "<ISA_LIT>", ".", "CC", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "Cmp", "=", "*", "InfoAndKind", ".", "Info", ".", "<ISA_LIT>", ".", "Cmp", ";", "}", "else", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "*", "InfoAndKind", ".", "Info", ".", "Generic", ".", "Opnd0", ",", "*", "InfoAndKind", ".", "Info", ".", "Generic", ".", "Opnd1", ",", "<STR_LIT>", "(", "InfoAndKind", ".", "Info", ".", "Generic", ".", "CC", ",", "CmpVT", ")", ",", "CCVal", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RHS", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";"], "File": "AArch64ISelLowering10", "Func": "performSetccAddFolding", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15851, "Length": 120, "Cover_Rate": 0.39087947882736157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectFI", "(", "SDValue", "N", ",", "SDValue", "&", "Reg", ",", "SDValue", "&", "Off", ")", "{"], "ground_truth": ["if", "(", "!", "SelectOff", "(", "N", ",", "Reg", ",", "Off", ")", ")", "return", "false", ";"], "File": "Z80ISelDAGToDAG2", "Func": "SelectFI", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15852, "Length": 32, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vphadddq", "(", "(", "__v4si", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_haddq_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15853, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EltBits", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "EVT", "EltVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltBits", "*", "<NUM_LIT>", ")", ";", "auto", "HalfEC", "=", "VT", ".", "getVectorElementCount", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["return", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "HalfEC", ")", ";"], "File": "AArch64ISelLowering102", "Func": "getDoubleWidthHalfCountVectorVT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15854, "Length": 60, "Cover_Rate": 0.821917808219178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "Align", "::", "None", "(", ")", ",", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AVRFrameLowering11", "Func": "AVRFrameLowering", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15855, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "SICELFObjectWriter", "Func": "SICELFObjectWriter", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15856, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86ISelLowering102", "Func": "getGlobalWrapperKind", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15857, "Length": 28, "Cover_Rate": 0.3835616438356164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arm_emit_multi_reg_pop", "(", "unsigned", "long", "saved_regs_mask", ")", "{", "int", "num_regs", "=", "<NUM_LIT>", ";", "int", "i", ",", "j", ";", "rtx", "par", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", "reg", ";", "bool", "return_in_pc", "=", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "PC_REGNUM", ")", ";", "int", "offset_adj", ";", "int", "emit_update", ";", "offset_adj", "=", "return_in_pc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "num_regs", "++", ";", "gcc_assert", "(", "num_regs", "&&", "num_regs", "<=", "<NUM_LIT>", ")", ";", "emit_update", "=", "(", "saved_regs_mask", "&", "(", "<NUM_LIT>", "<<", "SP_REGNUM", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "num_regs", "+", "emit_update", "+", "offset_adj", ")", ")", ";"], "ground_truth": ["if", "(", "return_in_pc", ")", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "ret_rtx", ";"], "File": "arm4", "Func": "arm_emit_multi_reg_pop", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15858, "Length": 139, "Cover_Rate": 0.35459183673469385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "ArgOffset", "=", "<ISA_LIT>FrameLowering", "::", "minStackSize", "(", ")", ";", "unsigned", "ArgRegIdx", "=", "<NUM_LIT>", ";", "unsigned", "StackSlotSize", "=", "<ISA_LIT>FrameLowering", "::", "stackSlotSize", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "ArgNo", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "ArgNo", "!=", "e", ";", "++", "ArgNo", ")", "{", "EVT", "ObjectVT", "=", "Ins", "[", "ArgNo", "]", ".", "VT", ";", "unsigned", "ObjSize", "=", "ObjectVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "ArgVal", ";", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "ArgNo", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "ArgRegClass", ";", "switch", "(", "ObjectVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "ObjectVT", ".", "getEVTString", "(", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "ArgRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "++", "ArgRegIdx", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "ArgOffset", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "ArgOffset", "+=", "StackSlotSize", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "Chain", "=", "ArgVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SPUISelLowering13", "Func": "LowerFormalArguments", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15859, "Length": 475, "Cover_Rate": 0.4638671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "short", "<ISA_LIT>OptAddrMode", "::", "getBaseWithLongOffset", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "HII", "->", "getAddrMode", "(", "MI", ")", "==", "<STR_LIT>", ")", "{", "short", "TempOpCode", "=", "HII", "->", "getBaseWithRegOffset", "(", "MI", ")", ";", "return", "HII", "->", "getBaseWithLongOffset", "(", "TempOpCode", ")", ";"], "ground_truth": ["}", "else", "return", "HII", "->", "getBaseWithLongOffset", "(", "MI", ")", ";"], "File": "HexagonOptAddrMode", "Func": "getBaseWithLongOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15860, "Length": 52, "Cover_Rate": 0.9454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "depth", "--", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ")", ";", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "FrameAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "stackBias", ",", "dl", ")", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "SparcISelLowering71", "Func": "getFRAMEADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15861, "Length": 87, "Cover_Rate": 0.3175182481751825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "RelaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{"], "ground_truth": ["assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "PPCAsmBackend26", "Func": "RelaxInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15862, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "*", "leaf", ")", "->", "getType", "(", ")", "==", "nodeType", "::", "LOOP", ")", "return", "status", "::", "LOOPSTATUS", ";", "if", "(", "*", "leaf", "!=", "globalPath", "->", "getEnd", "(", ")", ")", "{", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", "+", "to_string", "(", "(", "*", "leaf", ")", "->", "getMachinBB", "(", ")", "->", "getNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "computeAllPath", "(", "globalPath", ",", "*", "leaf", ",", "list", ",", "(", "*", "leaf", ")", "->", "getCycle", "(", ")", "+", "costCollect", ")", "==", "status", "::", "LOOPSTATUS", ")", "return", "status", "::", "LOOPSTATUS", ";"], "File": "TPCCostModelEmitter", "Func": "computeAllPath", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15863, "Length": 87, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "abi_break", "&", "warn_psabi", ")", "inform", "(", "input_location", ",", "<STR_LIT>", "<STR_LIT>", ",", "type", ")", ";", "return", "MIN", "(", "MAX", "(", "alignment", ",", "PARM_BOUNDARY", ")", ",", "STACK_BOUNDARY", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_function_arg_boundary", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15864, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "*", "values", ";", "unsigned", "num", "=", "<NUM_LIT>", ",", "i", ";", "curval", "=", "strchr", "(", "str", ",", "':'", ")", ";", "while", "(", "curval", ")", "{", "num", "++", ";", "curval", "=", "strchr", "(", "curval", "+", "<NUM_LIT>", ",", "':'", ")", ";", "}", "values", "=", "(", "char", "*", "*", ")", "xmalloc", "(", "num", "*", "sizeof", "(", "char", "*", ")", ")", ";", "curval", "=", "str", ";", "nextval", "=", "strchr", "(", "curval", ",", "':'", ")", ";", "if", "(", "nextval", "==", "NULL", ")", "nextval", "=", "strchr", "(", "curval", ",", "'\\0'", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num", ";", "i", "++", ")", "{"], "ground_truth": ["int", "l", "=", "nextval", "-", "curval", ";"], "File": "mkoffload", "Func": "parse_env_var", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 15865, "Length": 108, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ValueList", "&", "getValues", "(", ")", "const", "{", "return", "Values", ";"], "ground_truth": ["}"], "File": "DXILValueEnumerator", "Func": "getValues", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15866, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "S390_OVERLOADED_BUILTIN_s390_vec_cmpnrg_cc", ":", "if", "(", "dest_arg_index", "==", "<NUM_LIT>", ")", "{", "folded_args", "->", "quick_push", "(", "build_int_cst", "(", "integer_type_node", ",", "s390_get_vstring_flags", "(", "ob_fcode", ")", ")", ")", ";", "arg_assigned_p", "=", "true", ";", "}", "break", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_sel", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_insert", ":", "case", "S390_OVERLOADED_BUILTIN_s390_vec_load_len", ":", "if", "(", "dest_arg_index", "<", "<NUM_LIT>", ")", "{", "folded_args", "->", "quick_push", "(", "fully_fold_convert", "(", "TREE_VALUE", "(", "arg_chain", ")", ",", "(", "*", "*", "arglist", ")", "[", "<NUM_LIT>", "-", "dest_arg_index", "]", ")", ")", ";", "src_arg_index", "++", ";", "arg_assigned_p", "=", "true", ";", "}", "break", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_store_len", ":", "if", "(", "dest_arg_index", "==", "<NUM_LIT>", "||", "dest_arg_index", "==", "<NUM_LIT>", ")", "{", "folded_args", "->", "quick_push", "(", "fully_fold_convert", "(", "TREE_VALUE", "(", "arg_chain", ")", ",", "(", "*", "*", "arglist", ")", "[", "<NUM_LIT>", "-", "dest_arg_index", "]", ")", ")", ";", "src_arg_index", "++", ";", "arg_assigned_p", "=", "true", ";", "}", "break", ";", "case", "S390_OVERLOADED_BUILTIN_s390_vec_load_bndry", ":", "{", "int", "code", ";", "if", "(", "dest_arg_index", "==", "<NUM_LIT>", ")", "{", "tree", "arg", "=", "(", "*", "*", "arglist", ")", "[", "src_arg_index", "]", ";", "if", "(", "TREE_CODE", "(", "arg", ")", "!=", "INTEGER_CST", ")", "{"], "ground_truth": ["error", "(", "<STR_LIT>", ",", "decl", ",", "src_arg_index", "+", "<NUM_LIT>", ")", ";"], "File": "s390-c", "Func": "s390_adjust_builtin_arglist", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15867, "Length": 177, "Cover_Rate": 0.30569948186528495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";"], "ground_truth": ["return", "EVT", "::", "getIntegerVT", "(", "C", ",", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyISelLowering15", "Func": "getSetCCResultType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15868, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_loadups256_mask", "(", "(", "__v8sf", "*", ")", "__P", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_maskz_loadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15869, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "alwaysInlineImpl", "(", "Module", "&", "M", ",", "bool", "GlobalOpt", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">", "FuncsToAlwaysInline", ";", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">", "FuncsToNoInline", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "if", "(", "GlobalOpt", ")", "{", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "}", "for", "(", "GlobalVariable", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "unsigned", "AS", "=", "GV", ".", "getAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "||", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "&&", "!", "<ISA_LIT>TargetMachine", "::", "EnableLowerModuleLDS", ")", ")", "recursivelyVisitUsers", "(", "GV", ",", "FuncsToAlwaysInline", ")", ";", "}", "if", "(", "!", "<ISA_LIT>TargetMachine", "::", "EnableFunctionCalls", "||", "StressCalls", ")", "{", "auto", "IncompatAttr", "=", "StressCalls", "?", "Attribute", "::", "AlwaysInline", ":", "Attribute", "::", "NoInline", ";"], "ground_truth": ["for", "(", "Function", "&", "F", ":", "M", ")", "{"], "File": "AMDGPUAlwaysInlinePass11", "Func": "alwaysInlineImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15870, "Length": 195, "Cover_Rate": 0.6351791530944625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Ty", "=", "MRI", ".", "getType", "(", "CompareReg", ")", ";", "unsigned", "Width", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "!", "Ty", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Width", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["static", "const", "unsigned", "OpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";"], "File": "AArch64InstructionSelector (2)", "Func": "emitCBZ", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15871, "Length": 65, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqnegb_s8", "(", "int8_t", "__a", ")", "{", "return", "(", "int8_t", ")", "__builtin_aarch64_sqnegqi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqnegb_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15872, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ABI", "=", "Subtarget", ".", "getTargetABI", "(", ")", ";"], "ground_truth": ["if", "(", "(", "ABI", "==", "<STR_LIT>", "||", "ABI", "==", "<STR_LIT>", ")", "&&", "(", "Type", "==", "<STR_LIT>", ")", ")", "return", "false", ";"], "File": "RISCVISelLowering42", "Func": "shouldExtendTypeInLibCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15873, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SparcAsmBackend", "Func": "getNumFixupKinds", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15874, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ELF", "::", "ELFABIVER<ISA_LIT>ON_AMDGPU_HSA_V2", ":", "case", "ELF", "::", "ELFABIVER<ISA_LIT>ON_AMDGPU_HSA_V3", ":", "return", "getEFlagsV3", "(", ")", ";", "case", "ELF", "::", "ELFABIVER<ISA_LIT>ON_AMDGPU_HSA_V4", ":", "case", "ELF", "::", "ELFABIVER<ISA_LIT>ON_AMDGPU_HSA_V5", ":", "return", "getEFlagsV4", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlagsAMDHSA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15875, "Length": 31, "Cover_Rate": 0.37349397590361444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMesaKernel", "(", "const", "Function", "&", "F", ")", "const", "{"], "ground_truth": ["return", "isMesa3DOS", "(", ")", "&&", "!", "<STR_LIT>", "(", "F", ".", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPUSubtarget", "Func": "isMesaKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15876, "Length": 25, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "ValLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "RetRegs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "RVVT", "=", "RVEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "RVVT", "!=", "DestVT", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", "&&", "RVVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RVVT", "!=", "DestVT", ")", "{", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "const", "TargetRegisterClass", "*", "RC", "=", "(", "DestVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "!", "<ISA_LIT>EmitIntExt", "(", "RVVT", ",", "SrcReg", ",", "DestVT", ",", "TmpReg", ",", "true", ")", ")", "return", "false", ";", "SrcReg", "=", "TmpReg", ";", "break", ";"], "ground_truth": ["}"], "File": "PPCFastISel17", "Func": "SelectRet", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15877, "Length": 230, "Cover_Rate": 0.33093525179856115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Handler", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "unsigned", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "assert", "(", "(", "(", "FrameReg", "==", "<STR_LIT>", "&&", "PtrVT", "==", "<STR_LIT>", ")", "||", "(", "FrameReg", "==", "<STR_LIT>", "&&", "PtrVT", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Frame", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "PtrVT", ")", ";"], "File": "X86ISelLowering171", "Func": "LowerEH_RETURN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15878, "Length": 95, "Cover_Rate": 0.3467153284671533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddhn_high_u32", "(", "uint16x4_t", "__a", ",", "uint32x4_t", "__b", ",", "uint32x4_t", "__c", ")", "{", "return", "(", "uint16x8_t", ")", "__builtin_aarch64_addhn2v4si", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int32x4_t", ")", "__b", ",", "(", "int32x4_t", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vaddhn_high_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15879, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "<ISA_LIT>ABIInfo", "ABI", "=", "STI", ".", "getABI", "(", ")", ";", "unsigned", "SP", "=", "<STR_LIT>", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", ")", "return", ";"], "ground_truth": ["TII", ".", "adjustStackPtr", "(", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";"], "File": "SICFrameLowering", "Func": "emitEpilogue", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15880, "Length": 126, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "moxie_fixed_condition_code_regs", "(", "unsigned", "int", "*", "p1", ",", "unsigned", "int", "*", "p2", ")", "{", "*", "p1", "=", "CC_REG", ";", "*", "p2", "=", "INVALID_REGNUM", ";"], "ground_truth": ["return", "true", ";"], "File": "moxie", "Func": "moxie_fixed_condition_code_regs", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15881, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DIVariable", "V", "(", "const_cast", "<", "MDNode", "*", ">", "(", "MI", "->", "getOperand", "(", "NOps", "-", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ")", ")", ";", "OS", "<<", "V", ".", "getName", "(", ")", ";", "OS", "<<", "<STR_LIT>", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "OS", "<<", "'['", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["OS", "<<", "'+'", "<<", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "AArch64AsmPrinter59", "Func": "PrintDebugValueComment", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15882, "Length": 96, "Cover_Rate": 0.5962732919254659, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extract_base_offset_in_addr", "(", "mem_1", ",", "&", "base", ",", "&", "offset", ")", ";", "gcc_assert", "(", "base", "!=", "NULL_RTX", "&&", "offset", "!=", "NULL_RTX", ")", ";", "msize", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "stp_off_limit", "=", "msize", "*", "<NUM_LIT>", ";", "off_val", "=", "INTVAL", "(", "offset", ")", ";", "abs_off", "=", "(", "off_val", "<", "<NUM_LIT>", ")", "?", "-", "off_val", ":", "off_val", ";", "new_off", "=", "abs_off", "%", "stp_off_limit", ";", "adj_off", "=", "abs_off", "-", "new_off", ";", "if", "(", "(", "new_off", "+", "msize", "*", "<NUM_LIT>", ")", ">=", "stp_off_limit", ")", "{", "adj_off", "+=", "stp_off_limit", ";", "new_off", "-=", "stp_off_limit", ";", "}", "if", "(", "adj_off", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "off_val", "<", "<NUM_LIT>", ")", "{", "adj_off", "=", "-", "adj_off", ";", "new_off", "=", "-", "new_off", ";", "}", "mem_1", "=", "change_address", "(", "mem_1", ",", "VOIDmode", ",", "plus_constant", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "new_off", ")", ")", ";", "if", "(", "!", "aarch64_mem_pair_operand", "(", "mem_1", ",", "mode", ")", ")", "return", "false", ";", "msize", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "mem_2", "=", "change_address", "(", "mem_2", ",", "VOIDmode", ",", "plus_constant", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "new_off", "+", "msize", ")", ")", ";", "mem_3", "=", "change_address", "(", "mem_3", ",", "VOIDmode", ",", "plus_constant", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "new_off", "+", "msize", "*", "<NUM_LIT>", ")", ")", ";", "mem_4", "=", "change_address", "(", "mem_4", ",", "VOIDmode", ",", "plus_constant", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "new_off", "+", "msize", "*", "<NUM_LIT>", ")", ")", ";", "if", "(", "code", "==", "ZERO_EXTEND", ")", "{", "mem_1", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "mem_1", ")", ";", "mem_2", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "mem_2", ")", ";", "mem_3", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "mem_3", ")", ";", "mem_4", "=", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "mem_4", ")", ";", "}", "else", "if", "(", "code", "==", "SIGN_EXTEND", ")", "{", "mem_1", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "mem_1", ")", ";", "mem_2", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "mem_2", ")", ";", "mem_3", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "mem_3", ")", ";", "mem_4", "=", "gen_rtx_SIGN_EXTEND", "(", "DImode", ",", "mem_4", ")", ";", "}", "if", "(", "load", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "mem_1", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_2", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_3", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_4", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "mem_1", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_2", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_3", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem_4", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "plus_constant", "(", "DImode", ",", "base", ",", "adj_off", ")", ")", ")", ";", "t1", "=", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "t2", "=", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "t1", ",", "t2", ")", ")", ")", ";"], "ground_truth": ["t1", "=", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "aarch643", "Func": "aarch64_gen_adjusted_ldpstp", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15883, "Length": 466, "Cover_Rate": 0.7479935794542536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Elt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VecVT", "=", "Vec", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "MVT", "ExtVecVT", "=", "(", "VecVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MVT", "ExtEltVT", "=", "(", "VecVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "ExtOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVecVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVecVT", ",", "Vec", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtEltVT", ",", "Elt", ")", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "ExtOp", ")", ";", "}", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "EltInVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Elt", ")", ";", "unsigned", "NumElems", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "Vec", ".", "isUndef", "(", ")", ")", "{", "if", "(", "IdxVal", ")", "EltInVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "EltInVec", ",", "DAG", ".", "getConstant", "(", "IdxVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "EltInVec", ";", "}", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Vec", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Vec", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering181", "Func": "InsertBitToMaskVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15884, "Length": 276, "Cover_Rate": 0.5267175572519084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "MCE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addImm1_8Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15885, "Length": 23, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CP", "=", "LowerConstantPool", "(", "DAG", ".", "getConstantPool", "(", "CV", ",", "ByteTy", ",", "Alignment", ")", ",", "DAG", ")", ";", "SDValue", "Bytes", "=", "DAG", ".", "getLoad", "(", "ByteTy", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "Alignment", ")", ";", "SDValue", "Sel", "=", "DAG", ".", "getSelect", "(", "dl", ",", "VecTy", ",", "VecQ", ",", "DAG", ".", "getBitcast", "(", "VecTy", ",", "Bytes", ")", ",", "getZero", "(", "dl", ",", "VecTy", ",", "DAG", ")", ")", ";", "SDValue", "All1", "=", "DAG", ".", "getSplatBuildVector", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Vrmpy", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "{", "Sel", ",", "All1", "}", ",", "DAG", ")", ";", "SDValue", "Rot", "=", "getInstr", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "{", "Vrmpy", ",", "Vrmpy", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ",", "DAG", ")", ";", "SDValue", "Vor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ByteTy", ",", "{", "Vrmpy", ",", "Rot", "}", ")", ";"], "ground_truth": ["SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "compressHvxPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15886, "Length": 182, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "mem", "=", "adjust_address_nv", "(", "base_mem", ",", "SImode", ",", "offset", ")", ";", "return", "gen_rtx_SET", "(", "load_p", "?", "reg", ":", "mem", ",", "load_p", "?", "mem", ":", "reg", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "gen_ldst", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15887, "Length": 29, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Alignment", "=", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "GVPtrTy", "->", "getElementType", "(", ")", ")", ";", "}", "else", "{", "Alignment", "=", "<NUM_LIT>", ";", "}", "}", "unsigned", "char", "HiFixup", ",", "LoFixup", ";", "bool", "UseGOT", "=", "Subtarget", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ";", "if", "(", "UseGOT", ")", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";", "Alignment", "=", "<NUM_LIT>", ";", "}", "else", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";", "}", "SDValue", "GlobalRef", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "HiFixup", ")", ",", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "PtrVT", ",", "<NUM_LIT>", ",", "LoFixup", ")", ",", "DAG", ".", "getConstant", "(", "Alignment", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "UseGOT", ")", "{"], "ground_truth": ["GlobalRef", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GlobalRef", ")", ";"], "File": "AArch64ISelLowering160", "Func": "LowerGlobalAddressELF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15888, "Length": 150, "Cover_Rate": 0.30181086519114686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Count", "=", "<NUM_LIT>", ";", "break", ";", "}", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "ResultRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "++", "i", ")", "{", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "NewMI", "=", "*", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "NewOpcode", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Offset", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Rsrc", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "i", "<<", "<NUM_LIT>", ")", ".", "addImm", "(", "Glc", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "*", "Inst", ".", "memoperands_begin", "(", ")", ")", ";", "auto", "&", "NewDestOp", "=", "NewMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "ResultRegs", ".", "push_back", "(", "buildExtractSubReg", "(", "MII", ",", "MRI", ",", "NewDestOp", ",", "&", "<STR_LIT>", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ",", "&", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo17", "Func": "splitScalarBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15889, "Length": 177, "Cover_Rate": 0.3782051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vset_lane_u16", "(", "uint16_t", "__elem", ",", "uint16x4_t", "__vec", ",", "const", "int", "__index", ")", "{", "return", "__aarch64_vset_lane_any", "(", "__elem", ",", "__vec", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vset_lane_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15890, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_neon_vcgtv2sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcgt_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15891, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmull_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15892, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "needToReserveScavengingSpillSlots", "(", "MF", ",", "HRI", ",", "RC", ")", ")", "continue", ";", "unsigned", "Num", "=", "RC", "==", "&", "<STR_LIT>", "?", "NumberScavengerSlots", ":", "<NUM_LIT>", ";", "unsigned", "S", "=", "HRI", ".", "getSpillSize", "(", "*", "RC", ")", ",", "A", "=", "HRI", ".", "getSpillAlignment", "(", "*", "RC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Num", ";", "i", "++", ")", "{", "int", "NewFI", "=", "MFI", ".", "CreateSpillStackObject", "(", "S", ",", "A", ")", ";", "RS", "->", "addScavengingFrameIndex", "(", "NewFI", ")", ";", "}", "}", "}"], "ground_truth": ["TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";"], "File": "HexagonFrameLowering11", "Func": "determineCalleeSaves", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15893, "Length": 95, "Cover_Rate": 0.3074433656957929, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_srsra_ndi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrsrad_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15894, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "if", "(", "Subtarget", ".", "has<ISA_LIT>64", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MipsISelLowering107", "Func": "getOptimalMemOpType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15895, "Length": 31, "Cover_Rate": 0.8611111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>StackTaggingPass", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createInterleavedLoadCombinePass", "(", ")", ")", ";", "addPass", "(", "createInterleavedAccessPass", "(", ")", ")", ";", "}", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "true", ")", ")", ";"], "ground_truth": ["addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine1", "Func": "addIRPasses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15896, "Length": 74, "Cover_Rate": 0.32456140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "lo0", "=", "lo", ";", "for", "(", ";", "*", "up", ";", "up", "++", ",", "lo", "++", ")", "*", "lo", "=", "TOLOWER", "(", "*", "up", ")", ";"], "ground_truth": ["*", "lo", "=", "'\\0'", ";"], "File": "avr", "Func": "avr_tolower", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15897, "Length": 32, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "TVMFrameLowering", "Func": "hasFP", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15898, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "unsigned", "char", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "(", "<ISA_LIT>SubTarget", ".", "getTargetTriple", "(", ")", ".", "isMacOSX", "(", ")", "&&", "<ISA_LIT>SubTarget", ".", "getTargetTriple", "(", ")", ".", "isMacOSXVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "{", "OpFlags", "=", "<STR_LIT>", ";", "}", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "Callee", ".", "getValueType", "(", ")", ",", "OpFlags", ")", ";", "needIndirectCall", "=", "false", ";", "}", "if", "(", "needIndirectCall", ")", "{", "SDValue", "MTCTROps", "[", "]", "=", "{", "Chain", ",", "Callee", ",", "InFlag", "}", ";", "if", "(", "isSVR4ABI", "&&", "is<ISA_LIT>64", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LoadFuncPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "MTCTROps", ",", "InFlag", ".", "getNode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Chain", "=", "LoadFuncPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadFuncPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "PtrOff", ")", ";", "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "AddPtr", ",", "InFlag", ")", ";", "Chain", "=", "LoadEnvPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadEnvPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "EnvVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "LoadEnvPtr", ",", "InFlag", ")", ";", "Chain", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LoadTOCPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "Callee", ",", "InFlag", ")", ";", "Chain", "=", "LoadTOCPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "LoadTOCPtr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "LoadFuncPtr", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "}"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "MTCTROps", ",", "<NUM_LIT>", "+", "(", "InFlag", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", ")", ";"], "File": "PPCISelLowering105", "Func": "PrepareCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15899, "Length": 378, "Cover_Rate": 0.4228187919463087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPCAdjustment", "(", ")", "const", "{", "return", "PCAdjust", ";"], "ground_truth": ["}"], "File": "CSKYConstantPoolValue", "Func": "getPCAdjustment", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15900, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "MO", ".", "getReg", "(", ")", "-", "<STR_LIT>", ";", "if", "(", "R", "<", "<NUM_LIT>", ")", "{", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "<ISA_LIT>_RegCall", ")", "{", "assert", "(", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "isImplicit", "(", ")", ")", ";", "}", "STReturns", "|=", "<NUM_LIT>", "<<", "R", ";", "}", "}", "unsigned", "N", "=", "countTrailingOnes", "(", "STReturns", ")", ";", "assert", "(", "STReturns", "==", "<NUM_LIT>", "||", "(", "isMask_32", "(", "STReturns", ")", "&&", "N", "<=", "<NUM_LIT>", ")", ")", ";", "while", "(", "StackTop", ">", "<NUM_LIT>", ")", "popReg", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "N", ";", "++", "I", ")", "pushReg", "(", "N", "-", "I", "-", "<NUM_LIT>", ")", ";"], "File": "X86FloatingPoint11", "Func": "handleCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15901, "Length": 129, "Cover_Rate": 0.7247191011235955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "InstrInfo", ".", "reset", "(", "new", "<ISA_LIT>InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "<ISA_LIT>TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";", "FrameLowering", ".", "reset", "(", "new", "<ISA_LIT>FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "InstrInfo", ".", "reset", "(", "new", "<ISA_LIT>InstrInfo", "(", "*", "this", ")", ")", ";", "TLInfo", ".", "reset", "(", "new", "<ISA_LIT>TargetLowering", "(", "TM", ",", "*", "this", ")", ")", ";", "FrameLowering", ".", "reset", "(", "new", "<ISA_LIT>FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "MaxStackAlign", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget66", "Func": "AMDGPUSubtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15902, "Length": 101, "Cover_Rate": 0.3033033033033033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "RTVEC_ELT", "(", "p", ",", "offset", "++", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "use_reg", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "end_reg", "-", "start_reg", ";", "i", "++", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_set", "(", "gen_rtx_REG", "(", "reg_mode", ",", "start_reg", "+", "i", ")", ",", "frame_reg_rtx", ",", "save_area_offset", "+", "reg_size", "*", "i", ",", "(", "sel", "&", "SAVRES_SAVE", ")", "!=", "<NUM_LIT>", ")", ";", "if", "(", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "RTVEC_ELT", "(", "p", ",", "i", "+", "offset", ")", "=", "gen_frame_store", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "frame_reg_rtx", ",", "lr_offset", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ";", "if", "(", "!", "(", "sel", "&", "SAVRES_SAVE", ")", "&&", "(", "sel", "&", "SAVRES_LR", ")", ")", "{", "insn", "=", "emit_jump_insn", "(", "par", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "ret_rtx", ";"], "ground_truth": ["}"], "File": "rs6000-logue", "Func": "rs6000_emit_savres_rtx", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15903, "Length": 171, "Cover_Rate": 0.36616702355460384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "mode", "=", "GET_MODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", ";", "enum", "immediate_class", "c", "=", "classify_immediate", "(", "ops", "[", "<NUM_LIT>", "]", ",", "mode", ")", ";", "switch", "(", "c", ")", "{", "case", "IC_IL2", ":", "{", "unsigned", "char", "arrhi", "[", "<NUM_LIT>", "]", ";", "unsigned", "char", "arrlo", "[", "<NUM_LIT>", "]", ";", "rtx", "to", ",", "temp", ",", "hi", ",", "lo", ";", "int", "i", ";", "machine_mode", "imode", "=", "mode", ";", "imode", "=", "int_mode_for_mode", "(", "mode", ")", ";", "constant_to_array", "(", "mode", ",", "ops", "[", "<NUM_LIT>", "]", ",", "arrhi", ")", ";", "if", "(", "imode", "!=", "mode", ")", "to", "=", "simplify_gen_subreg", "(", "imode", ",", "ops", "[", "<NUM_LIT>", "]", ",", "mode", ",", "<NUM_LIT>", ")", ";", "else", "to", "=", "ops", "[", "<NUM_LIT>", "]", ";", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "to", ":", "gen_reg_rtx", "(", "imode", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "{", "arrlo", "[", "i", "+", "<NUM_LIT>", "]", "=", "arrhi", "[", "i", "+", "<NUM_LIT>", "]", ";", "arrlo", "[", "i", "+", "<NUM_LIT>", "]", "=", "arrhi", "[", "i", "+", "<NUM_LIT>", "]", ";", "arrlo", "[", "i", "+", "<NUM_LIT>", "]", "=", "arrlo", "[", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "arrhi", "[", "i", "+", "<NUM_LIT>", "]", "=", "arrhi", "[", "i", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "hi", "=", "array_to_constant", "(", "imode", ",", "arrhi", ")", ";", "lo", "=", "array_to_constant", "(", "imode", ",", "arrlo", ")", ";", "emit_move_insn", "(", "temp", ",", "hi", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "to", ",", "gen_rtx_IOR", "(", "imode", ",", "temp", ",", "lo", ")", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "case", "IC_FSMBI2", ":", "{", "unsigned", "char", "arr_fsmbi", "[", "<NUM_LIT>", "]", ";", "unsigned", "char", "arr_andbi", "[", "<NUM_LIT>", "]", ";", "rtx", "to", ",", "reg_fsmbi", ",", "reg_and", ";", "int", "i", ";", "machine_mode", "imode", "=", "mode", ";", "imode", "=", "int_mode_for_mode", "(", "mode", ")", ";", "constant_to_array", "(", "mode", ",", "ops", "[", "<NUM_LIT>", "]", ",", "arr_fsmbi", ")", ";", "if", "(", "imode", "!=", "mode", ")", "to", "=", "simplify_gen_subreg", "(", "imode", ",", "ops", "[", "<NUM_LIT>", "]", ",", "GET_MODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", ",", "<NUM_LIT>", ")", ";", "else", "to", "=", "ops", "[", "<NUM_LIT>", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "arr_fsmbi", "[", "i", "]", "!=", "<NUM_LIT>", ")", "{", "arr_andbi", "[", "<NUM_LIT>", "]", "=", "arr_fsmbi", "[", "i", "]", ";", "arr_fsmbi", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "arr_andbi", "[", "i", "]", "=", "arr_andbi", "[", "<NUM_LIT>", "]", ";", "reg_fsmbi", "=", "array_to_constant", "(", "imode", ",", "arr_fsmbi", ")", ";"], "ground_truth": ["reg_and", "=", "array_to_constant", "(", "imode", ",", "arr_andbi", ")", ";"], "File": "spu", "Func": "spu_split_immediate", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15904, "Length": 422, "Cover_Rate": 0.6115942028985507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "{", "if", "(", "!", "strict", ")", "return", "true", ";", "if", "(", "!", "reg_renumber", ")", "return", "false", ";", "regno", "=", "reg_renumber", "[", "regno", "]", ";"], "ground_truth": ["if", "(", "regno", "==", "INVALID_REGNUM", ")", "return", "false", ";"], "File": "mn10300", "Func": "mn10300_regno_in_class_p", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15905, "Length": 39, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "back", "(", ")", "const", "{"], "ground_truth": ["return", "Chain", ".", "back", "(", ")", ";"], "File": "HexagonVectorLoopCarriedReuse", "Func": "back", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15906, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MO", ".", "getIndex", "(", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "bool", "isMemOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "GV", ")", ";", "decorateName", "(", "Name", ",", "GV", ")", ";", "if", "(", "!", "isMemOp", "&&", "!", "isCallOp", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "GV", "->", "hasDLLImportLinkage", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "O", "<<", "Name", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "return", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "isCallOp", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "TAI", "->", "getGlobalPrefix", "(", ")", "<<", "MO", ".", "getSymbolName", "(", ")", ";", "return", ";", "}"], "ground_truth": ["default", ":"], "File": "X86IntelAsmPrinter", "Func": "printOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15907, "Length": 190, "Cover_Rate": 0.40169133192389006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "<ISA_LIT>InstPrinter", "::", "getOpcodeName", "(", "unsigned", "Opcode", ")", "const", "{"], "ground_truth": ["return", "MII", ".", "getName", "(", "Opcode", ")", ";"], "File": "HexagonInstPrinter", "Func": "getOpcodeName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15908, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ",", "<ISA_LIT>AS", "AMDGPUA<ISA_LIT>", ")", "{"], "ground_truth": ["return", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "CONSTANT_ADDRESS", ";"], "File": "SIISelLowering114", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15909, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "mov_x1", "(", "Abl", "a", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "mov_x1", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15910, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vuzpq_u32", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ")", "{", "uint32x4x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__rv", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vuzpq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15911, "Length": 124, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Default", ")", "CM", "=", "CodeModel", "::", "Small", ";"], "ground_truth": ["X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "L", ")", ";"], "File": "PatmosMCTargetDesc", "Func": "createPatmosMCCodeGenInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 15912, "Length": 34, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", ")", ")", ";", "NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["NopInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMInstrInfo (2)3", "Func": "getNoop", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15913, "Length": 65, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DecodeRegListOperand", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "LLVM_FALLTHROUGH", ";", "default", ":"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler40", "Func": "DecodeMemMMImm12", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15914, "Length": 116, "Cover_Rate": 0.464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_getexpsd128_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_getexp_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15915, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "DImode", "&&", "ne", "==", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "LSHIFTRT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "mode", "==", "DImode", "&&", "nb", "==", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "ne", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "mode", "==", "DImode", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "LSHIFTRT", "&&", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&&", "ne", "==", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";", "if", "(", "dot", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "nb", "<", "<NUM_LIT>", "&&", "ne", "<", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "LSHIFTRT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "nb", ")", ";"], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "ne", ")", ";"], "File": "powerpcspe", "Func": "rs6000_insn_for_shift_mask", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15916, "Length": 237, "Cover_Rate": 0.797979797979798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "nds32_relax_opt", "(", "void", ")", "{", "if", "(", "TARGET_RELAX_HINT", ")", "nds32_relax_group", "(", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "nds32-relax-opt", "Func": "nds32_relax_opt", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15917, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pfmul", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pfmul", "(", "(", "__v2sf", ")", "__A", ",", "(", "__v2sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "mm3dnow", "Func": "_m_pfmul", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15918, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "isImmLL", "(", "uint64_t", "Val", ")", "{", "return", "(", "Val", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCV2", "Func": "isImmLL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15919, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NaCl<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "bool", "_is64Bit", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "::", "NaCl", ",", "true", ",", "_is64Bit", ")", "{", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "State", ".", "I", "=", "<NUM_LIT>", ";"], "ground_truth": ["State", ".", "RecursiveCall", "=", "false", ";"], "File": "MipsAsmBackend59", "Func": "NaClMipsAsmBackend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15920, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "&", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vandq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15921, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "SrcLoReg", ",", "SrcHiReg", ",", "DstLoReg", ",", "DstHiReg", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "SrcReg", ",", "SrcLoReg", ",", "SrcHiReg", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "auto", "MIBLO", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "Op", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "SrcLoReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "MIBLO", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "Op", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "SrcHiReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AVRExpandPseudoInsts12", "Func": "expandLogic", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15922, "Length": 239, "Cover_Rate": 0.8984962406015038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrnbq_n_s16", "(", "int8x16_t", "__a", ",", "int16x8_t", "__b", ",", "const", "int", "__imm", ")", "{", "return", "__builtin_mve_vrshrnbq_n_sv8hi", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrnbq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15923, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'O'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'e'", ":", "{", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "ConstantInt", "::", "isValueValidForType", "(", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "C", "->", "getSExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "return", ";", "}", "case", "'Z'", ":", "{", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "ConstantInt", "::", "isValueValidForType", "(", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "C", "->", "getZExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "}", "case", "'i'", ":", "{", "if", "(", "auto", "*", "CST", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "bool", "IsBool", "=", "CST", "->", "getConstantIntValue", "(", ")", "->", "getBitWidth", "(", ")", "==", "<NUM_LIT>", ";", "BooleanContent", "BCont", "=", "getBooleanContents", "(", "<STR_LIT>", ")", ";", "<STR_LIT>", "ExtOpc", "=", "IsBool", "?", "getExtendForContent", "(", "BCont", ")", ":", "<STR_LIT>", ";", "int64_t", "ExtVal", "=", "ExtOpc", "==", "<STR_LIT>", "?", "CST", "->", "getZExtValue", "(", ")", ":", "CST", "->", "getSExtValue", "(", ")", ";", "Result", "=", "DAG", ".", "getTargetConstant", "(", "ExtVal", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "(", "Subtarget", ".", "isPICStyleGOT", "(", ")", "||", "Subtarget", ".", "isPICStyleStubPIC", "(", ")", ")", "&&", "!", "isa", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ")", "return", ";", "if", "(", "auto", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ")", "if", "(", "isGlobalStubReference", "(", "Subtarget", ".", "classifyGlobalReference", "(", "GA", "->", "getGlobal", "(", ")", ")", ")", ")", "return", ";"], "ground_truth": ["break", ";"], "File": "X86ISelLowering104", "Func": "LowerAsmOperandForConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15924, "Length": 401, "Cover_Rate": 0.4712103407755582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo (2)", "Func": "getFrameRegister", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15925, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>HazardRecognizer", "::", "clearProcResCounters", "(", ")", "{", "ProcResourceCounters", ".", "assign", "(", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ",", "<NUM_LIT>", ")", ";", "CriticalResourceIdx", "=", "UINT_MAX", ";"], "ground_truth": ["}"], "File": "SystemZHazardRecognizer", "Func": "clearProcResCounters", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15926, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Impl", "->", "setId", "(", "Id", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "setId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15927, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "LC2200AsmParser", "Func": "isMem", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15928, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "if", "(", "TuneCPUName", ".", "empty", "(", ")", ")", "TuneCPUName", "=", "CPUName", ";", "HasE1", "=", "false", ";"], "ground_truth": ["HasE2", "=", "false", ";"], "File": "CSKYSubtarget", "Func": "initializeSubtargetDependencies", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15929, "Length": 32, "Cover_Rate": 0.3106796116504854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Identifier", ";", "if", "(", "Parser", ".", "parseIdentifier", "(", "Identifier", ")", ")", "return", "true", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "Identifier", ")", ";", "const", "MCExpr", "*", "Res", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "getContext", "(", ")", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "Res", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "Z80AsmParser", "Func": "ParseSymbolReference", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15930, "Length": 92, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Target", "=", "Addr", "+", "Imm", "+", "<NUM_LIT>", ";"], "File": "ARMMCTargetDesc13", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15931, "Length": 49, "Cover_Rate": 0.6621621621621622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "WaterList", ".", "empty", "(", ")", ")", "{", "for", "(", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "prior", "(", "WaterList", ".", "end", "(", ")", ")", ",", "B", "=", "WaterList", ".", "begin", "(", ")", ";", ";", "--", "IP", ")", "{", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterIsInRange", "(", "UserOffset", ",", "WaterBB", ",", "U", ")", ")", "{", "unsigned", "WBBId", "=", "WaterBB", "->", "getNumber", "(", ")", ";", "if", "(", "isThumb", "&&", "(", "BBOffsets", "[", "WBBId", "]", "+", "BBSizes", "[", "WBBId", "]", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "WaterBBThatWouldPad", ")", "{", "WaterBBThatWouldPad", "=", "WaterBB", ";", "IPThatWouldPad", "=", "IP", ";", "}", "}", "else", "{", "*", "NewMBB", "=", "AcceptWater", "(", "WaterBB", ",", "IP", ")", ";", "return", "true", ";", "}", "}", "if", "(", "IP", "==", "B", ")", "break", ";", "}", "}", "if", "(", "isThumb", "&&", "WaterBBThatWouldPad", ")", "{", "*", "NewMBB", "=", "AcceptWater", "(", "WaterBBThatWouldPad", ",", "IPThatWouldPad", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass11", "Func": "LookForWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15932, "Length": 162, "Cover_Rate": 0.8223350253807107, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64x2_t", "result", "=", "__builtin_mve_vldrdq_gather_base_nowb_uv2di", "(", "*", "__addr", ",", "__offset", ")", ";", "*", "__addr", "=", "__builtin_mve_vldrdq_gather_base_wb_uv2di", "(", "*", "__addr", ",", "__offset", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "mve___arm_vldrdq_gather_base_wb_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15933, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>beAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TheTriple", ",", "StringRef", "CPU", ")", "{"], "ground_truth": ["assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmBackend (2)", "Func": "createAArch64beAsmBackend", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15934, "Length": 36, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u64_p64", "(", "poly64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_u64_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15935, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerMGATHER", "(", "SDValue", "Op", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "<STR_LIT>", ")", ";", "MaskedGatherSDNode", "*", "N", "=", "cast", "<", "MaskedGatherSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Index", "=", "N", "->", "getIndex", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "Index", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", "{", "Index", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Index", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", "}", ";"], "File": "X86ISelLowering1", "Func": "LowerMGATHER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15936, "Length": 161, "Cover_Rate": 0.8994413407821229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_rbitv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrbitq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15937, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FormalArgHandler", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "*", "AssignFn", ")", ":", "IncomingArgHandler", "(", "B", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering16", "Func": "FormalArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15938, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty", "(", ")", "&&", "Top", ".", "Pending", ".", "empty", "(", ")", "&&", "Bot", ".", "Available", ".", "empty", "(", ")", "&&", "Bot", ".", "Pending", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "SUnit", "*", "SU", ";", "if", "(", "llvm", "::", "ForceTopDown", ")", "{", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "TopCand", ";", "CandResult", "TopResult", "=", "pickNodeFromQueue", "(", "Top", ".", "Available", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "TopResult", ";", "SU", "=", "TopCand", ".", "SU", ";", "}", "IsTopNode", "=", "true", ";", "}", "else", "if", "(", "llvm", "::", "ForceBottomUp", ")", "{", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "BotCand", ";", "CandResult", "BotResult", "=", "pickNodeFromQueue", "(", "Bot", ".", "Available", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "BotResult", ";", "SU", "=", "BotCand", ".", "SU", ";", "}", "IsTopNode", "=", "false", ";", "}", "else", "{", "SU", "=", "pickNodeBidrectional", "(", "IsTopNode", ")", ";", "}", "if", "(", "SU", "->", "isTopReady", "(", ")", ")", "Top", ".", "removeReady", "(", "SU", ")", ";", "if", "(", "SU", "->", "isBottomReady", "(", ")", ")", "Bot", ".", "removeReady", "(", "SU", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "IsTopNode", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "(", "IsTopNode", "?", "Top", ".", "CurrCycle", ":", "Bot", ".", "CurrCycle", ")", "<<", "'\\n'", ";"], "File": "HexagonMachineScheduler (2)", "Func": "pickNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15939, "Length": 269, "Cover_Rate": 0.9212328767123288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmulq_rot270v4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vcmulq_rot270_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15940, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "VEAsmParser", "Func": "ParseDirective", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15941, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "scalar_int_mode", "int_mode", ";", "if", "(", "!", "is_a", "<", "scalar_int_mode", ">", "(", "mode", ",", "&", "int_mode", ")", ")", "return", "false", ";", "if", "(", "aarch64_bitmask_imm", "(", "val_in", ",", "int_mode", ")", ")", "return", "false", ";", "if", "(", "aarch64_move_imm", "(", "val_in", ",", "int_mode", ")", ")", "return", "false", ";", "unsigned", "HOST_WIDE_INT", "imm2", "=", "aarch64_and_split_imm2", "(", "val_in", ")", ";"], "ground_truth": ["return", "aarch64_bitmask_imm", "(", "imm2", ",", "int_mode", ")", ";"], "File": "aarch64", "Func": "aarch64_and_bitmask_imm", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15942, "Length": 61, "Cover_Rate": 0.8356164383561644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "VA", ".", "isExtInLoc", "(", ")", "&&", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Val", ")", ";", "}"], "ground_truth": ["return", "Chain", ";"], "File": "M680x0ISelLowering", "Func": "LowerCallResult", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15943, "Length": 145, "Cover_Rate": 0.6359649122807017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";"], "File": "LanaiISelLowering12", "Func": "LanaiTargetLowering", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15944, "Length": 252, "Cover_Rate": 0.3378016085790885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getLimitedValue", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";"], "ground_truth": ["return", "getExprOpValue", "(", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";"], "File": "GBZ80MCCodeEmitter", "Func": "getMachineOpValue", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15945, "Length": 60, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int", "ShiftEltBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "*", "Scale", ";", "bool", "ByteShift", "=", "ShiftEltBits", ">", "<NUM_LIT>", ";", "unsigned", "OpCode", "=", "Left", "?", "(", "ByteShift", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "ByteShift", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "ShiftAmt", "=", "Shift", "*", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "(", "ByteShift", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Scale", "=", "ByteShift", "?", "Scale", "/", "<NUM_LIT>", ":", "Scale", ";", "MVT", "ShiftSVT", "=", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "*", "Scale", ")", ";", "MVT", "ShiftVT", "=", "<STR_LIT>", "(", "ShiftSVT", ",", "Size", "/", "Scale", ")", ";", "assert", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "ShiftVT", ")", "&&", "<STR_LIT>", ")", ";", "V", "=", "DAG", ".", "getBitcast", "(", "ShiftVT", ",", "V", ")", ";", "V", "=", "DAG", ".", "getNode", "(", "OpCode", ",", "DL", ",", "ShiftVT", ",", "V", ",", "DAG", ".", "getConstant", "(", "ShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "V", ")", ";", "}", ";", "for", "(", "int", "Scale", "=", "<NUM_LIT>", ";", "Scale", "*", "VT", ".", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ";", "Scale", "*=", "<NUM_LIT>", ")", "for", "(", "int", "Shift", "=", "<NUM_LIT>", ";", "Shift", "!=", "Scale", ";", "++", "Shift", ")", "for", "(", "bool", "Left", ":", "{", "true", ",", "false", "}", ")", "if", "(", "CheckZeros", "(", "Shift", ",", "Scale", ",", "Left", ")", ")", "for", "(", "SDValue", "V", ":", "{", "V1", ",", "V2", "}", ")", "if", "(", "SDValue", "Match", "=", "MatchShift", "(", "Shift", ",", "Scale", ",", "Left", ",", "V", ")", ")", "return", "Match", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleAsShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15946, "Length": 253, "Cover_Rate": 0.5049900199600799, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "Ox", "<", "NP", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "Ox", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isImplicit", "(", ")", ")", "MB", ".", "add", "(", "MO", ")", ";", "Ox", "++", ";", "}", "MachineFunction", "&", "MF", "=", "*", "B", ".", "getParent", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "I", "=", "MI", ".", "memoperands_begin", "(", ")", ";", "unsigned", "NR", "=", "std", "::", "distance", "(", "I", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";", "MachineInstr", "::", "mmo_iterator", "MemRefs", "=", "MF", ".", "allocateMemRefsArray", "(", "NR", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NR", ";", "++", "i", ")", "MemRefs", "[", "i", "]", "=", "*", "I", "++", ";", "MB", ".", "setMemRefs", "(", "MemRefs", ",", "MemRefs", "+", "NR", ")", ";", "MachineInstr", "*", "NewI", "=", "MB", ";", "NewI", "->", "clearKillInfo", "(", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewI", ")", ";", "for", "(", "auto", "&", "Op", ":", "NewI", "->", "operands", "(", ")", ")", "if", "(", "Op", ".", "isReg", "(", ")", ")", "UpdRegs", ".", "insert", "(", "Op", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets", "Func": "predicateAt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15947, "Length": 181, "Cover_Rate": 0.4725848563968668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegLst", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "RegLst", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "RegNum", "=", "RegLst", "&", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegNum", "-", "<NUM_LIT>", ";", "i", "++", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Regs", "[", "i", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler27", "Func": "DecodeRegListOperand16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15948, "Length": 78, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";"], "ground_truth": ["break", ";"], "File": "RISCVMCInstLower", "Func": "LowerRISCVMachineOperandToMCOperand", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15949, "Length": 130, "Cover_Rate": 0.49808429118773945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "::", "isUNPCKLMask", "(", "N", "->", "getMask", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "HasAVX2", ",", "V2IsSplat", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering150", "Func": "isUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15950, "Length": 23, "Cover_Rate": 0.5897435897435898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine110", "Func": "getTargetIRAnalysis", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15951, "Length": 27, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_frint64xsf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___rint64xf", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15952, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_unpacklo_epi16", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_punpcklwd256", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_unpacklo_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15953, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", ")", ":", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", ")", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "has<ISA_LIT>Ops", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "Subtarget", ".", "getCPUString", "(", ")", "+", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "ARMTargetMachine109", "Func": "ARMTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15954, "Length": 69, "Cover_Rate": 0.46308724832214765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "Verbose", ",", "raw_ostream", "&", "Out", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>CodePrinterPass", "(", "Out", ",", "*", "this", ",", "OptLevel", ",", "Verbose", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine15", "Func": "addAssemblyEmitter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15955, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ExportMap", "[", "Slot", "]", ")", "{", "SDValue", "Vector", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "Scalar", ",", "DAG", ".", "getConstant", "(", "Channel", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "Mask", "=", "<NUM_LIT>", "<<", "Channel", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Vector", ",", "DAG", ".", "getConstant", "(", "Inst", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Type", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Slot", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "<STR_LIT>", ")", "}", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "ExportMap", "[", "Slot", "]", "=", "Res", ".", "getNode", "(", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "R600ISelLowering63", "Func": "InsertScalarToRegisterExport", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15956, "Length": 129, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSymbolRefExpr", "*", "HiSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "<STR_LIT>", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "HiSym", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "TmpInst", ",", "STI", ")", ";", "TmpInst", ".", "clear", "(", ")", ";", "TmpInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["const", "MCSymbolRefExpr", "*", "LoSym", "=", "MCSymbolRefExpr", "::", "Create", "(", "<STR_LIT>", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ",", "MCA", ".", "getContext", "(", ")", ")", ";"], "File": "MipsTargetStreamer20", "Func": "emitDirectiveCpLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15957, "Length": 104, "Cover_Rate": 0.34098360655737703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "MaskNode", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "MaskEltSizeInBits", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ElementSplit", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "MaskEltSizeInBits", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MaskNode", ".", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "MaskNode", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "RawMask", ".", "push_back", "(", "(", "uint64_t", ")", "SM_SentinelUndef", ")", ";", "continue", ";", "}", "APInt", "MaskElement", ";", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "MaskElement", "=", "CN", "->", "getAPIntValue", "(", ")", ";", "else", "if", "(", "auto", "*", "CFN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "MaskElement", "=", "CFN", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "else", "return", "false", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "ElementSplit", ";", "++", "j", ")", "{", "APInt", "RawElt", "=", "MaskElement", ".", "getLoBits", "(", "MaskEltSizeInBits", ")", ";", "RawMask", ".", "push_back", "(", "RawElt", ".", "getZExtValue", "(", ")", ")", ";", "MaskElement", "=", "MaskElement", ".", "lshr", "(", "MaskEltSizeInBits", ")", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelLowering24", "Func": "getTargetShuffleMaskIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15958, "Length": 221, "Cover_Rate": 0.442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_s32_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15959, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "insn", ".", "sibBase", ")", "{", "default", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "SIB_BASE_", "##", "x", ":", "\\", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "break", ";", "ALL_SIB_BASES", "}", "}", "else", "{", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "insn", ".", "sibIndex", "!=", "SIB_INDEX_NONE", ")", "{", "switch", "(", "insn", ".", "sibIndex", ")", "{", "default", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "SIB_INDEX_", "##", "x", ":", "\\", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "break", ";", "EA_BASES_32BIT", "EA_BASES_64BIT", "}", "}", "else", "{", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ";", "}", "scaleAmount", "=", "MCOperand", "::", "CreateImm", "(", "insn", ".", "sibScale", ")", ";", "}", "else", "{", "switch", "(", "insn", ".", "eaBase", ")", "{", "case", "EA_BASE_NONE", ":", "if", "(", "insn", ".", "eaDisplacement", "==", "EA_DISP_NONE", ")", "{", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "insn", ".", "mode", "==", "MODE_64BIT", ")", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "else", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "EA_BASE_BX_SI", ":", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "EA_BASE_BX_DI", ":", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "EA_BASE_BP_SI", ":", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "EA_BASE_BP_DI", ":", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ";", "switch", "(", "insn", ".", "eaBase", ")", "{", "default", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "EA_BASE_", "##", "x", ":", "\\", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "break", ";", "ALL_EA_BASES", "ALL_REGS", "debug", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "scaleAmount", "=", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86Disassembler4", "Func": "translateRMMemory", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15960, "Length": 348, "Cover_Rate": 0.655367231638418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "Done", "=", "false", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "Done", "=", "rewrite<ISA_LIT>FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "Done", "=", "rewriteT2FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";", "}", "assert", "(", "Done", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["(", "void", ")", "Done", ";"], "File": "ARMBaseRegisterInfo13", "Func": "resolveFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15961, "Length": 69, "Cover_Rate": 0.34673366834170855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcTy", "->", "isFPOrFPVectorTy", "(", ")", "||", "DstTy", "->", "isFPOrFPVectorTy", "(", ")", ")", "{", "unsigned", "SrcN", "=", "SrcTy", "->", "isFPOrFPVectorTy", "(", ")", "?", "getTypeNumElements", "(", "SrcTy", ")", ":", "<NUM_LIT>", ";", "unsigned", "DstN", "=", "DstTy", "->", "isFPOrFPVectorTy", "(", ")", "?", "getTypeNumElements", "(", "DstTy", ")", ":", "<NUM_LIT>", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "SrcLT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "SrcTy", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "DstLT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "DstTy", ")", ";"], "File": "HexagonTargetTransformInfo16", "Func": "getCastInstrCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15962, "Length": 85, "Cover_Rate": 0.5120481927710844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoop", "*", "Loop", "=", "MLI", ".", "getLoopFor", "(", "&", "MBB", ")", ";", "if", "(", "!", "Loop", "||", "Loop", "->", "getHeader", "(", ")", "!=", "&", "MBB", ")", "return", ";", "MachineBasicBlock", "*", "Bottom", "=", "<STR_LIT>", "(", "Loop", ")", ";", "auto", "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "if", "(", "Iter", "==", "MF", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "*", "Label", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "Label", "->", "addSuccessor", "(", "Label", ")", ";", "MF", ".", "push_back", "(", "Label", ")", ";", "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "*", "AfterLoop", "=", "&", "*", "Iter", ";"], "ground_truth": ["SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "BeforeSet", ";"], "File": "WebAssemblyCFGStackify1", "Func": "placeLoopMarker", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15963, "Length": 151, "Cover_Rate": 0.3471264367816092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "User", "*", "V", "=", "U", ".", "getUser", "(", ")", ";", "while", "(", "V", ")", "{", "if", "(", "isAMXCast", "(", "dyn_cast", "<", "Instruction", ">", "(", "V", ")", ")", ")", "{", "if", "(", "V", "->", "use_empty", "(", ")", ")", "break", ";", "Use", "&", "U", "=", "*", "(", "V", "->", "use_begin", "(", ")", ")", ";", "OpNo", "=", "U", ".", "getOperandNo", "(", ")", ";", "V", "=", "U", ".", "getUser", "(", ")", ";", "}", "else", "if", "(", "isAMXInstrinsic", "(", "V", ")", ")", "{", "return", "getShape", "(", "cast", "<", "IntrinsicInst", ">", "(", "V", ")", ",", "OpNo", ")", ";", "}", "else", "if", "(", "isa", "<", "PHINode", ">", "(", "V", ")", ")", "{", "if", "(", "V", "->", "use_empty", "(", ")", ")", "break", ";"], "ground_truth": ["Use", "&", "U", "=", "*", "(", "Phi", "->", "use_begin", "(", ")", ")", ";"], "File": "X86LowerAMXType2", "Func": "getShape", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15964, "Length": 128, "Cover_Rate": 0.6597938144329897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "assert", "(", "MI", ".", "isEHLabel", "(", ")", "&&", "<STR_LIT>", ")", ";", "Sym", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", ";", "break", ";", "}", "if", "(", "!", "MMI", "->", "hasCallSiteLandingPad", "(", "Sym", ")", ")", "continue", ";", "for", "(", "unsigned", "CSI", ":", "MMI", "->", "getCallSiteLandingPad", "(", "Sym", ")", ")", "{", "CallSiteNumToLPad", "[", "CSI", "]", ".", "push_back", "(", "&", "MBB", ")", ";", "MaxCSNum", "=", "std", "::", "max", "(", "MaxCSNum", ",", "CSI", ")", ";", "}", "}", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "LPadList", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "InvokeBBs", ";", "LPadList", ".", "reserve", "(", "CallSiteNumToLPad", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "CSI", "=", "<NUM_LIT>", ";", "CSI", "<=", "MaxCSNum", ";", "++", "CSI", ")", "{", "for", "(", "auto", "&", "LP", ":", "CallSiteNumToLPad", "[", "CSI", "]", ")", "{", "LPadList", ".", "push_back", "(", "LP", ")", ";", "InvokeBBs", ".", "insert", "(", "LP", "->", "pred_begin", "(", ")", ",", "LP", "->", "pred_end", "(", ")", ")", ";", "}", "}", "assert", "(", "!", "LPadList", ".", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "DispatchBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "setIsEHPad", "(", "true", ")", ";", "MachineBasicBlock", "*", "TrapBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "BuildMI", "(", "TrapBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "TrapBB", ")", ";", "MachineBasicBlock", "*", "DispContBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "DispatchBB", "->", "addSuccessor", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "DispatchBB", ")", ";", "MF", "->", "push_back", "(", "DispContBB", ")", ";", "MF", "->", "push_back", "(", "TrapBB", ")", ";", "SetupEntryBlockForSjLj", "(", "MI", ",", "BB", ",", "DispatchBB", ",", "FI", ")", ";", "MachineJumpTableInfo", "*", "JTI", "=", "MF", "->", "getOrCreateJumpTableInfo", "(", "getJumpTableEncoding", "(", ")", ")", ";", "unsigned", "MJTI", "=", "JTI", "->", "createJumpTableIndex", "(", "LPadList", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "XII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TII", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RI", "=", "XII", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RI", ".", "hasBasePointer", "(", "*", "MF", ")", ")", "{", "const", "bool", "FPIs64Bit", "=", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "||", "Subtarget", ".", "isTargetNaCl64", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setRestoreBasePointer", "(", "MF", ")", ";", "unsigned", "FP", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "BP", "=", "RI", ".", "getBaseRegister", "(", ")", ";", "unsigned", "Op", "=", "FPIs64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "addRegOffset", "(", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "BP", ")", ",", "FP", ",", "true", ",", "MFI", "->", "getRestoreBasePointerOffset", "(", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "DispatchBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addRegMask", "(", "RI", ".", "getNoPreservedMask", "(", ")", ")", ";", "}"], "ground_truth": ["unsigned", "IReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "EmitSjLjDispatchBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15965, "Length": 478, "Cover_Rate": 0.43974241030358785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasReferenceTypes", "(", ")", "const", "{"], "ground_truth": ["return", "HasReferenceTypes", ";"], "File": "WebAssemblySubtarget11", "Func": "hasReferenceTypes", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15966, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "return", "printAsmMRegister", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ",", "ExtraCode", "[", "<NUM_LIT>", "]", ")", ";", "}"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter", "Func": "PrintAsmOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15967, "Length": 35, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "::", "tc_b4407292", ":", "case", "<STR_LIT>", "::", "tc_fc3999b4", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "HexagonDepTimingClasses2", "Func": "is_TC2early", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 15968, "Length": 20, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "SP", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SP", ",", "DAG", ".", "getIntPtrConstant", "(", "TFL", "->", "getBackchainOffset", "(", "MF", ")", ",", "DL", ")", ")", ";"], "File": "SystemZISelLowering23", "Func": "getBackchainAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15969, "Length": 34, "Cover_Rate": 0.41975308641975306, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "combineAwayG_UNMERGE_VALUES", "(", "LegalizationArtifactCombiner", "&", "ArtCombiner", ",", "MachineInstr", "&", "MI", ",", "GISelObserverWrapper", "&", "Observer", ")", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "UpdatedDefs", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DeadInstrs", ";", "ArtCombiner", ".", "tryCombineUnmergeValues", "(", "MI", ",", "DeadInstrs", ",", "UpdatedDefs", ",", "Observer", ")", ";", "for", "(", "MachineInstr", "*", "DeadMI", ":", "DeadInstrs", ")", "DeadMI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterBankInfo3", "Func": "combineAwayG_UNMERGE_VALUES", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15970, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "const", "Function", "*", "ParentFn", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "ParentFn", "->", "getCallingConv", "(", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIISelLowering10", "Func": "mayBeEmittedAsTailCall", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15971, "Length": 44, "Cover_Rate": 0.7457627118644068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint64_t", "__ev_convert_u64", "(", "__ev64_opaque__", "a", ")", "{", "return", "(", "uint64_t", ")", "a", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__ev_convert_u64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15972, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "RegisterList", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "RegList", ";"], "File": "CSKYAsmParser", "Func": "getRegList", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15973, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetMachO", "(", ")", ")", "addPass", "(", "create<ISA_LIT>CollectLOHPass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine3", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15974, "Length": 38, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "VT", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "const", "unsigned", "Offset", "=", "-", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "DL", ")", ")", ";"], "ground_truth": ["FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "LanaiISelLowering", "Func": "LowerFRAMEADDR", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15975, "Length": 101, "Cover_Rate": 0.63125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "F", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "MBB", ")", ";", "if", "(", "Changed", ")", "F", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller15", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15976, "Length": 38, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["if", "(", "!", "hasThumb", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15977, "Length": 42, "Cover_Rate": 0.5316455696202531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNMinRegScheduler", "S", ";"], "ground_truth": ["return", "S", ".", "schedule", "(", "TopRoots", ",", "DAG", ")", ";"], "File": "GCNMinRegStrategy", "Func": "makeMinRegSchedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15978, "Length": 13, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubVecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "(", "SubVecSize", "!=", "<NUM_LIT>", "&&", "SubVecSize", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "unsigned", "NumStores", "=", "getNumInterleavedAccesses", "(", "SubVecTy", ",", "DL", ")", ";", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "SI", ")", ";", "if", "(", "EltTy", "->", "isPointerTy", "(", ")", ")", "{", "Type", "*", "IntTy", "=", "DL", ".", "getIntPtrType", "(", "EltTy", ")", ";", "unsigned", "NumOpElts", "=", "dyn_cast", "<", "VectorType", ">", "(", "Op0", "->", "getType", "(", ")", ")", "->", "getVectorNumElements", "(", ")", ";", "Type", "*", "IntVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "NumOpElts", ")", ";", "Op0", "=", "Builder", ".", "CreatePtrToInt", "(", "Op0", ",", "IntVecTy", ")", ";", "Op1", "=", "Builder", ".", "CreatePtrToInt", "(", "Op1", ",", "IntVecTy", ")", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "IntTy", ",", "LaneLen", ")", ";", "}", "Value", "*", "BaseAddr", "=", "SI", "->", "getPointerOperand", "(", ")", ";", "if", "(", "NumStores", ">", "<NUM_LIT>", ")", "{", "LaneLen", "/=", "NumStores", ";", "SubVecTy", "=", "VectorType", "::", "get", "(", "SubVecTy", "->", "getVectorElementType", "(", ")", ",", "LaneLen", ")", ";", "BaseAddr", "=", "Builder", ".", "CreateBitCast", "(", "BaseAddr", ",", "SubVecTy", "->", "getVectorElementType", "(", ")", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ")", ";", "}", "auto", "Mask", "=", "SVI", "->", "getShuffleMask", "(", ")", ";", "Type", "*", "PtrTy", "=", "SubVecTy", "->", "getPointerTo", "(", "SI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Type", "*", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "SubVecTy", ",", "PtrTy", "}", ";", "static", "const", "<STR_LIT>", "StoreInts", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "Function", "*", "StNFunc", "=", "<STR_LIT>", "(", "SI", "->", "getModule", "(", ")", ",", "StoreInts", "[", "Factor", "-", "<NUM_LIT>", "]", ",", "Tys", ")", ";", "for", "(", "unsigned", "StoreCount", "=", "<NUM_LIT>", ";", "StoreCount", "<", "NumStores", ";", "++", "StoreCount", ")", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Factor", ";", "i", "++", ")", "{", "unsigned", "IdxI", "=", "StoreCount", "*", "LaneLen", "*", "Factor", "+", "i", ";", "if", "(", "Mask", "[", "IdxI", "]", ">=", "<NUM_LIT>", ")", "{", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Mask", "[", "IdxI", "]", ",", "LaneLen", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "unsigned", "StartMask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "LaneLen", ";", "j", "++", ")", "{", "unsigned", "IdxJ", "=", "StoreCount", "*", "LaneLen", "*", "Factor", "+", "j", ";", "if", "(", "Mask", "[", "IdxJ", "*", "Factor", "+", "IdxI", "]", ">=", "<NUM_LIT>", ")", "{", "StartMask", "=", "Mask", "[", "IdxJ", "*", "Factor", "+", "IdxI", "]", "-", "IdxJ", ";", "break", ";", "}", "}", "Ops", ".", "push_back", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "StartMask", ",", "LaneLen", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering132", "Func": "lowerInterleavedStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15979, "Length": 475, "Cover_Rate": 0.7421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "h8300_swap_into_er6", "(", "rtx", "addr", ")", "{", "rtx", "insn", "=", "push", "(", "HARD_FRAME_POINTER_REGNUM", ",", "false", ")", ";", "if", "(", "frame_pointer_needed", ")", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "gen_rtx_MEM", "(", "Pmode", ",", "stack_pointer_rtx", ")", ",", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", ";", "else", "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "addr", ")", ";", "if", "(", "REGNO", "(", "addr", ")", "==", "SP_REG", ")", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "GET_MODE_SIZE", "(", "word_mode", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "h83005", "Func": "h8300_swap_into_er6", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15980, "Length": 100, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "<ISA_LIT>ABI", "==", "UnknownABI", ")", "<ISA_LIT>ABI", "=", "has<ISA_LIT>64", "(", ")", "?", "N64", ":", "O32", ";", "assert", "(", "(", "(", "!", "has<ISA_LIT>64", "(", ")", "&&", "(", "isABI_O32", "(", ")", "||", "isABI_EABI", "(", ")", ")", ")", "||", "(", "has<ISA_LIT>64", "(", ")", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "find", "(", "<STR_LIT>", ")", "==", "std", "::", "string", "::", "npos", ")", "IsLinux", "=", "false", ";"], "File": "MipsSubtarget59", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15981, "Length": 101, "Cover_Rate": 0.38846153846153847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ReadTPHard", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)3", "Func": "isReadTPHard", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15982, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "getPreservesR0", "(", ")", "const", "{"], "ground_truth": ["return", "PreservesR0", ";"], "File": "ARMMachineFunctionInfo14", "Func": "getPreservesR0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15983, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AMDGPU<ISA_LIT>Device", "(", ")", "{"], "ground_truth": ["}"], "File": "AMDILSIDevice", "Func": "~AMDGPUSIDevice", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15984, "Length": 6, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "GO", ")", "&&", "!", "GO", "->", "hasSection", "(", ")", "&&", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "ProgmemDataSection", ";"], "ground_truth": ["return", "Base", "::", "SelectSectionForGlobal", "(", "GO", ",", "Kind", ",", "TM", ")", ";"], "File": "MCS51TargetObjectFile", "Func": "SelectSectionForGlobal", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15985, "Length": 35, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "VecVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "SrcSz", ";", "assert", "(", "SrcSz", "==", "Known", ".", "getBitWidth", "(", ")", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Known", "=", "Known", ".", "sext", "(", "DstSz", ")", ";"], "File": "ARMISelLowering179", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15986, "Length": 197, "Cover_Rate": 0.3141945773524721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ")", ";", "}", "if", "(", "IsSubAdd", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "lowerToAddSubOrFMAddSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15987, "Length": 58, "Cover_Rate": 0.3515151515151515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "Offset", ";", "OperandMatchResultTy", "ResTy", "=", "parse<ISA_LIT>AsmOperand", "(", "Offset", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_Success", "||", "!", "Offset", ")", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "Offset", "->", "isImm", "(", ")", "?", "<STR_LIT>", "(", "BaseReg", ",", "std", "::", "move", "(", "Offset", ")", ")", ":", "<STR_LIT>", "(", "BaseReg", ",", "std", "::", "move", "(", "Offset", ")", ")", ")", ";"], "File": "SparcAsmParser", "Func": "parseMEMOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15988, "Length": 64, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableLinkerRelax", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "enableLinkerRelax", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15989, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "cris_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "return", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "cris", "Func": "cris_memory_move_cost", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 15990, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "ValTy", "=", "MRI", ".", "getType", "(", "ValReg", ")", ";", "if", "(", "!", "ValTy", ".", "isVector", "(", ")", "||", "!", "ValTy", ".", "getElementType", "(", ")", ".", "isPointer", "(", ")", "||", "ValTy", ".", "getElementType", "(", ")", ".", "getAddressSpace", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MIRBuilder", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "unsigned", "PtrSize", "=", "ValTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "NewTy", "=", "LLT", "::", "vector", "(", "ValTy", ".", "getNumElements", "(", ")", ",", "PtrSize", ")", ";", "auto", "&", "MMO", "=", "*", "*", "MI", ".", "memoperands_begin", "(", ")", ";"], "ground_truth": ["if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_STORE", ")", "{"], "File": "AArch64LegalizerInfo18", "Func": "legalizeLoadStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15991, "Length": 119, "Cover_Rate": 0.468503937007874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getRB", "(", "uint32_t", "insn", ")", "{"], "ground_truth": ["if", "(", "!", "get<ISA_LIT>RegisterFromNumbering", "(", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ")", "return", "UNSUPPORTED", ";"], "File": "MBlazeDisassembler", "Func": "getRB", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 15992, "Length": 25, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "(", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_builtins", ")", ";", "i", "++", ")", "{"], "ground_truth": ["const", "struct", "riscv_builtin_description", "*", "d", "=", "&", "riscv_builtins", "[", "i", "]", ";"], "File": "riscv-builtins1", "Func": "riscv_init_builtins", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15993, "Length": 34, "Cover_Rate": 0.3238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine14", "Func": "addGlobalInstructionSelect", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15994, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "VTs", ";", "ComputeValueVTs", "(", "TLI", ",", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ",", "GV", "->", "getValueType", "(", ")", ",", "VTs", ")", ";", "if", "(", "VTs", ".", "size", "(", ")", "!=", "<NUM_LIT>", "||", "TLI", ".", "getNumRegisters", "(", "GV", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "VTs", "[", "<NUM_LIT>", "]", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "MVT", "VT", "=", "TLI", ".", "getRegisterType", "(", "GV", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "VTs", "[", "<NUM_LIT>", "]", ")", ";", "bool", "Mutable", "=", "true", ";", "<STR_LIT>", "Type", "=", "<STR_LIT>", "(", "VT", ")", ";", "Sym", "->", "setType", "(", "<STR_LIT>", ")", ";", "Sym", "->", "setGlobalType", "(", "<STR_LIT>", "{", "uint8_t", "(", "Type", ")", ",", "Mutable", "}", ")", ";", "}", "emitVisibility", "(", "Sym", ",", "GV", "->", "getVisibility", "(", ")", ",", "!", "GV", "->", "isDeclaration", "(", ")", ")", ";", "if", "(", "GV", "->", "hasInitializer", "(", ")", ")", "{", "assert", "(", "getSymbolPreferLocal", "(", "*", "GV", ")", "==", "Sym", ")", ";", "emitLinkage", "(", "GV", ",", "Sym", ")", ";", "getTargetStreamer", "(", ")", "->", "emitGlobalType", "(", "Sym", ")", ";", "OutStreamer", "->", "emitLabel", "(", "Sym", ")", ";"], "ground_truth": ["OutStreamer", "->", "AddBlankLine", "(", ")", ";"], "File": "WebAssemblyAsmPrinter (2)1", "Func": "emitGlobalVariable", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 15995, "Length": 194, "Cover_Rate": 0.6759581881533101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">", "(", "TARGET_ALTIVEC_ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "static", "bool", "warned_for_pass_big_vectors", "=", "false", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "warned_for_pass_big_vectors", ")", "{", "warning", "(", "OPT_Wpsabi", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "warned_for_pass_big_vectors", "=", "true", ";"], "ground_truth": ["}"], "File": "rs60006", "Func": "rs6000_pass_by_reference", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15996, "Length": 74, "Cover_Rate": 0.3592233009708738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "unsigned", "Reg", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "(", "Reg", "=", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "MipsDelaySlotFiller62", "Func": "insertDefsUses", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 15997, "Length": 52, "Cover_Rate": 0.31137724550898205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_srl_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_psrlw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_mask_srl_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 15998, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "AndMaskSrc", "=", "LiveIn", ";", "if", "(", "Shift", "!=", "<NUM_LIT>", ")", "{", "auto", "ShiftAmt", "=", "B", ".", "buildConstant", "(", "S32", ",", "Shift", ")", ";", "AndMaskSrc", "=", "B", ".", "buildLShr", "(", "S32", ",", "LiveIn", ",", "ShiftAmt", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "B", ".", "buildAnd", "(", "DstReg", ",", "AndMaskSrc", ",", "B", ".", "buildConstant", "(", "S32", ",", "Mask", ">>", "Shift", ")", ")", ";", "}", "else", "{", "B", ".", "buildCopy", "(", "DstReg", ",", "LiveIn", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "AMDGPULegalizerInfo37", "Func": "loadInputValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 15999, "Length": 79, "Cover_Rate": 0.3853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCDisassembler", "::", "Fail", ";", "}", "Insn", "=", "<STR_LIT>", "::", "read32be", "(", "Bytes", ".", "data", "(", ")", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "Size", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Result", ";"], "File": "TL45Disassembler", "Func": "getInstruction", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16000, "Length": 43, "Cover_Rate": 0.43434343434343436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "unsigned", "long", "long", "sh_media_MSHLRD_W", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "int", "mn", ")", "{", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_MSHLRD_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16001, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ReturnAddrIndex", ";"], "ground_truth": ["}"], "File": "SHUXIMachineFunctionInfo", "Func": "getRAIndex", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16002, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isNaturalMemoryOperand", "(", "SDValue", "Op", ",", "unsigned", "ICmpType", ")", "{", "LoadSDNode", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "if", "(", "Load", ")", "{", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "switch", "(", "Load", "->", "getExtensionType", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "ICmpType", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "ICmpType", "!=", "<STR_LIT>", ";"], "ground_truth": ["default", ":"], "File": "SystemZISelLowering103", "Func": "isNaturalMemoryOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16003, "Length": 78, "Cover_Rate": 0.7959183673469388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg_base", "==", "REG_X", ")", "{", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ",", "src", ")", ")", ";", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "reg_unused_after", "(", "insn", ",", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", "avr_asm_len", "(", "<STR_LIT>", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", ";", "}", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_DEC", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "GET_CODE", "(", "base", ")", "==", "POST_INC", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";"], "File": "avr4", "Func": "avr_out_store_psi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16004, "Length": 143, "Cover_Rate": 0.3004201680672269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "plt1_entry", ")", "fatal", "(", "diag", "::", "fail_allocate_memory_plt", ")", ";"], "ground_truth": ["return", "plt1_entry", ";"], "File": "AArch64PLT", "Func": "create", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16005, "Length": 15, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss3_6Imm", "(", ")", "const", "{"], "ground_truth": ["return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "iss3_6Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16006, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", "return", "new", "Darwin<ISA_LIT>_64AsmBackend", "(", "T", ",", "CPU", ")", ";"], "File": "X86AsmBackend72", "Func": "createX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16007, "Length": 33, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "!", "is_global_var", "(", "exp", ")", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "DECL_SECTION_NAME", "(", "exp", ")", ")", "{", "const", "char", "*", "section", "=", "DECL_SECTION_NAME", "(", "exp", ")", ";", "if", "(", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "section", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "i3864", "Func": "ix86_in_large_data_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16008, "Length": 69, "Cover_Rate": 0.5149253731343284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "unsigned", "FPReg", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "Opc", "=", "STI", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "&&", "!", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "Reg", "==", "FPReg", ")", "continue", ";"], "File": "X86FrameLowering (2)", "Func": "restoreCalleeSavedRegisters", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16009, "Length": 153, "Cover_Rate": 0.5275862068965518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_rsqrt28_round_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_rsqrt28ps_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "File": "avx512erintrin", "Func": "_mm512_maskz_rsqrt28_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16010, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Opc", ";", "SDValue", "CompareFlag", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "TrueVal", ".", "getValueType", "(", ")", ",", "TrueVal", ",", "FalseVal", ",", "CompareFlag", ")", ";"], "ground_truth": ["}"], "File": "MBlazeISelLowering", "Func": "LowerSELECT_CC", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16011, "Length": 81, "Cover_Rate": 0.5664335664335665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SmallSet", "<", "uint16_t", ",", "<NUM_LIT>", ">", "Uses", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Uses", ".", "insert", "(", "*", "AI", ")", ";", "}", "for", "(", "auto", "CS", ":", "AvailableRegs", ")", "if", "(", "!", "Uses", ".", "count", "(", "CS", ")", "&&", "CS", "!=", "<STR_LIT>", "&&", "CS", "!=", "<STR_LIT>", "&&", "CS", "!=", "<STR_LIT>", ")", "return", "CS", ";", "}"], "ground_truth": ["}"], "File": "X86RegisterInfo (2)1", "Func": "findDeadCallerSavedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16012, "Length": 179, "Cover_Rate": 0.6006711409395973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";"], "ground_truth": ["}"], "File": "SPIRVTargetObjectFile", "Func": "Initialize", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16013, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOrOffset", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "RegOrOffset", ")", ")", ";", "}", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "Inst", ".", "clear", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "HiExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ".", "getName", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "LoExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ".", "getName", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ",", "MCA", ".", "getContext", "(", ")", ")", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";"], "File": "MipsTargetStreamer11", "Func": "emitDirectiveCpsetup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16014, "Length": 171, "Cover_Rate": 0.41404358353510895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "SC", "=", "static_cast", "<", "StorageClass", "::", "StorageClass", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "ST", "->", "getTarget<ISA_LIT>Version", "(", ")", ">=", "<NUM_LIT>", "||", "SC", "==", "StorageClass", "::", "Input", "||", "SC", "==", "StorageClass", "::", "Output", ")", "{", "MachineFunction", "*", "MF", "=", "MI", "->", "getMF", "(", ")", ";", "Register", "Reg", "=", "MAI", "->", "getRegisterAlias", "(", "MF", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "InterfaceIDs", ".", "insert", "(", "Reg", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "MAI", "->", "getMSInstrs", "(", "<STR_LIT>", ")", ")", "{", "<ISA_LIT>MCInstLower", "MCInstLowering", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ",", "MF", ",", "MAI", ")", ";", "for", "(", "Register", "Reg", ":", "InterfaceIDs", ")", "{", "assert", "(", "Reg", ".", "isValid", "(", ")", ")", ";"], "ground_truth": ["TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "SPIRVAsmPrinter1", "Func": "outputEntryPoints", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16015, "Length": 147, "Cover_Rate": 0.7577319587628866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__builtin_aarch64_st3v8qi", "(", "(", "__builtin_aarch64_simd_qi", "*", ")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon2_vst3_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16016, "Length": 49, "Cover_Rate": 0.30625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "crtl", "->", "calls_eh_return", "&&", "!", "TARGET_ALTIVEC", ")", "return", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "save_reg_p", "(", "i", ")", ")", "break", ";"], "ground_truth": ["return", "i", ";"], "File": "rs6000-logue", "Func": "first_altivec_reg_to_save", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16017, "Length": 45, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "R8", ":", "case", "R9", ":", "case", "R10", ":", "case", "R11", ":", "case", "R12", ":", "return", "SplitFramePushPop", ";"], "ground_truth": ["default", ":"], "File": "ARMBaseRegisterInfo32", "Func": "isARMArea2Register", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16018, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsFunc", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "Offset", ",", "Ctx", ")", ",", "Ctx", ")", ";", "}"], "ground_truth": ["return", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "File": "WebAssemblyMCInstLower10", "Func": "LowerSymbolOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16019, "Length": 38, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCAsmInfo", "*", "create<ISA_LIT>MCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ")", "{", "return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "ground_truth": ["}"], "File": "LC3MCTargetDesc", "Func": "createLC3MCAsmInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16020, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "DepReg", "||", "!", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "CheckDef", "==", "MO", ".", "isDef", "(", ")", ")", "return", "true", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "isImplicitDependency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16021, "Length": 39, "Cover_Rate": 0.41935483870967744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_IEEEQUAD", "&&", "FLOAT128_IEEE_P", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "{", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "int_size_in_bytes", "(", "type", ")", "<", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_pass_by_reference", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16022, "Length": 84, "Cover_Rate": 0.4077669902912621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<=", "Counter", ";", "++", "i", ")", "{", "unsigned", "v_reg", "=", "MRI", "->", "createVirtualRegister", "(", "PrologBlock", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", "->", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "LoopCounter", "=", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "*", "PrologBlock", ",", "EpilogInserter", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "v_reg", ")", ".", "addReg", "(", "PrevReg", ")", ".", "addReg", "(", "LoopCounter", ")", ".", "addImm", "(", "<ISA_LIT>II", "::", "OpType", "::", "INT32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "LoopCounter", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "LLVM_DEBUG", "(", "ExecThreads", "[", "i", "]", ".", "Epilog", ".", "push_back", "(", "MI", ")", ")", ";", "EpilogInserter", "=", "++", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "PrevReg", "=", "v_reg", ";", "}", "else", "{", "int", "Decrement", "=", "Inclusive", "?", "i", "-", "<NUM_LIT>", ":", "i", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "*", "PrologBlock", ",", "EpilogInserter", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "v_reg", ")", ".", "addReg", "(", "BoundaryReg", ")", ".", "addImm", "(", "LoopInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Decrement", ")", ".", "addImm", "(", "<ISA_LIT>II", "::", "OpType", "::", "INT32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "LoopCounter", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "ExecThreads", "[", "Counter", "-", "i", "]", ".", "Epilog", ".", "push_back", "(", "MI", ")", ")", ";"], "File": "TPCSoftwareLoopPipelining", "Func": "createEpilogCounters", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16023, "Length": 277, "Cover_Rate": 0.5206766917293233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_nmsub_ps", "(", "__m128", "__A", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddps", "(", "-", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "-", "(", "__v4sf", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "fma4intrin", "Func": "_mm_nmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16024, "Length": 50, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "addr", ")", "return", "FALSE", ";"], "ground_truth": ["tree", "fntype", "=", "TREE_TYPE", "(", "addr", ")", ";"], "File": "arm", "Func": "detect_cmse_nonsecure_call", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16025, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getMaxAlusPerClause", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "getMaxAlusPerClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16026, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "NeutralElem", "=", "DAG", ".", "getNeutralElement", "(", "BaseOpc", ",", "DL", ",", "VecEltVT", ",", "SDNodeFlags", "(", ")", ")", ";", "SDValue", "IdentitySplat", "=", "lowerScalarSplat", "(", "NeutralElem", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ",", "M1VT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";", "SDValue", "Reduction", "=", "DAG", ".", "getNode", "(", "RVVOpcode", ",", "DL", ",", "M1VT", ",", "DAG", ".", "getUNDEF", "(", "M1VT", ")", ",", "Vec", ",", "IdentitySplat", ",", "Mask", ",", "VL", ")", ";", "SDValue", "Elt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecEltVT", ",", "Reduction", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "return", "DAG", ".", "getSExtOrTrunc", "(", "Elt0", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering20", "Func": "lowerVECREDUCE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16027, "Length": 140, "Cover_Rate": 0.3856749311294766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "visium_frame_needed", "=", "true", ";"], "ground_truth": ["emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";"], "File": "visium2", "Func": "visium_profile_hook", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 16028, "Length": 20, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsFunclet", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "emitCatchRetReturnValue", "(", "MBB", ",", "FirstCSPop", ",", "&", "*", "Terminator", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "NumBytes", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "if", "(", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "&&", "!", "IsFunclet", ")", "{", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";", "uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";", "if", "(", "LEAAmount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "Uses64BitFramePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "LEAAmount", ")", ";", "--", "MBBI", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "--", "MBBI", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "NumBytes", ",", "true", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "NeedsDwarfCFI", ")", "{", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "CSSize", "-", "SlotSize", ")", ")", ";", "}", "--", "MBBI", ";", "}", "if", "(", "NeedsWin64CFI", "&&", "MF", ".", "hasWinCFI", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "NeedsDwarfCFI", ")", "{", "MBBI", "=", "FirstCSPop", ";", "int64_t", "Offset", "=", "-", "CSSize", "-", "SlotSize", ";"], "ground_truth": ["while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{"], "File": "X86FrameLowering127", "Func": "emitEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16029, "Length": 319, "Cover_Rate": 0.3261758691206544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{"], "ground_truth": ["return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";"], "File": "PPCMCExpr", "Func": "classof", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16030, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Pub", "(", "*", "pub", ")", ",", "MaxRegs", "(", "availRegs", ")", ",", "NumLocs", "(", "<NUM_LIT>", ")", ",", "ChildrenMaxCumLocs", "(", "<NUM_LIT>", ")", ",", "FirstUsableReg", "(", "<NUM_LIT>", ")", ",", "FirstUsableStackSlot", "(", "<NUM_LIT>", ")", ",", "NeedsScopeSpill", "(", "true", ")", "{", "createLiveRanges", "(", ")", ";", "assignLocations", "(", ")", ";"], "ground_truth": ["}"], "File": "RAInfo", "Func": "Impl", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16031, "Length": 45, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LSCEV", "&&", "<STR_LIT>", ")", ";", "bool", "FoundBucket", "=", "false", ";", "for", "(", "auto", "&", "B", ":", "Buckets", ")", "{", "if", "(", "cast", "<", "SCEVAddRecExpr", ">", "(", "B", ".", "BaseSCEV", ")", "->", "getStepRecurrence", "(", "*", "SE", ")", "!=", "cast", "<", "SCEVAddRecExpr", ">", "(", "LSCEV", ")", "->", "getStepRecurrence", "(", "*", "SE", ")", ")", "continue", ";", "const", "SCEV", "*", "Diff", "=", "SE", "->", "getMinusSCEV", "(", "LSCEV", ",", "B", ".", "BaseSCEV", ")", ";", "if", "(", "isValidDiff", "(", "Diff", ")", ")", "{", "B", ".", "Elements", ".", "push_back", "(", "BucketElement", "(", "Diff", ",", "MemI", ")", ")", ";", "FoundBucket", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "FoundBucket", ")", "{", "if", "(", "Buckets", ".", "size", "(", ")", "==", "MaxCandidateNum", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MaxCandidateNum", "<<", "<STR_LIT>", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "PPCLoopInstrFormPrep", "Func": "addOneCandidate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16032, "Length": 134, "Cover_Rate": 0.6633663366336634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "S", ",", "E", ";", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", ")", "return", "false", ";", "if", "(", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "true", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "if", "(", "!", "tryParseRegisterWithWriteBack", "(", "Operands", ")", ")", "return", "false", ";", "int", "Res", "=", "tryParseShiftRegister", "(", "Operands", ")", ";", "if", "(", "Res", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "Res", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "S", ")", ")", ";", "return", "false", ";", "}", "}", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Dot", ":", "{", "const", "MCExpr", "*", "IdVal", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "IdVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IdVal", ",", "S", ",", "E", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmParser104", "Func": "parseOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16033, "Length": 263, "Cover_Rate": 0.45501730103806226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTEGRAL_TYPE_P", "(", "t", ")", "&&", "INTEGRAL_TYPE_P", "(", "builtin_type", ")", ")", "return", "true", ";", "else", "return", "lang_hooks", ".", "types_compatible_p", "(", "t", ",", "builtin_type", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe-c", "Func": "rs6000_builtin_type_compatible", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16034, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "Ctx", ")", ";", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";"], "ground_truth": ["}"], "File": "mprocMCInstLower", "Func": "LowerSymbolOperand", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16035, "Length": 36, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedFrameSize", "(", "unsigned", "Bytes", ")", "{"], "ground_truth": ["CalleeSavedFrameSize", "=", "Bytes", ";"], "File": "MCS51MachineFunctionInfo", "Func": "setCalleeSavedFrameSize", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16036, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "TRI", "->", "getRegSizeInBits", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "RISCVInstrInfo", "Func": "loadRegFromStackSlot", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16037, "Length": 72, "Cover_Rate": 0.3025210084033613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>OptimizeBarriersPass", "(", ")", ")", ";", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "useConstIslands", "(", ")", ")", "addPass", "(", "create<ISA_LIT>ConstantIslandPass", "(", ")", ")", ";", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>NaClRewritePass", "(", ")", ")", ";"], "File": "ARMTargetMachine97", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16038, "Length": 42, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AnalyzeImmediate", "::", "ReplaceADDiuSLLWithLUi", "(", "InstSeq", "&", "Seq", ")", "{", "if", "(", "(", "Seq", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "||", "(", "Seq", "[", "<NUM_LIT>", "]", ".", "Opc", "!=", "ADDiu", ")", "||", "(", "Seq", "[", "<NUM_LIT>", "]", ".", "Opc", "!=", "SLL", ")", "||", "(", "Seq", "[", "<NUM_LIT>", "]", ".", "ImmOpnd", "<", "<NUM_LIT>", ")", ")", "return", ";"], "ground_truth": ["int64_t", "Imm", "=", "(", "(", "(", "int64_t", ")", "Seq", "[", "<NUM_LIT>", "]", ".", "ImmOpnd", ")", "<<", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";"], "File": "MipsAnalyzeImmediate10", "Func": "ReplaceADDiuSLLWithLUi", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16039, "Length": 78, "Cover_Rate": 0.5342465753424658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DollarIsPC", "=", "true", ";", "SeparatorString", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "AllowAdditionalComments", "=", "false", ";", "AllowQuestionAtStartOfIdentifier", "=", "true", ";", "AllowDollarAtStartOfIdentifier", "=", "true", ";"], "ground_truth": ["AllowAtAtStartOfIdentifier", "=", "true", ";"], "File": "X86MCAsmInfo25", "Func": "X86MCAsmInfoMicrosoftMASM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16040, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mips_set_compression_mode", "(", "mips_get_compress_mode", "(", "fndecl", ")", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_set_current_function", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16041, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "RI", ".", "isPhysicalRegister", "(", "SrcReg", ")", "&&", "!", "RI", ".", "isLowRegister", "(", "SrcReg", ")", ")", "return", "false", ";", "}", "else", "{"], "ground_truth": ["unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "ARMInstrInfo31", "Func": "canFoldMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16042, "Length": 79, "Cover_Rate": 0.42245989304812837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_th_fmv_x_w", "(", "low_dest", ",", "src", ")", ")", ";", "emit_insn", "(", "gen_th_fmv_x_hw", "(", "high_dest", ",", "src", ")", ")", ";", "return", ";", "}", "}", "rtx", "low_dest", "=", "riscv_subword", "(", "dest", ",", "false", ")", ";", "if", "(", "REG_P", "(", "low_dest", ")", "&&", "reg_overlap_mentioned_p", "(", "low_dest", ",", "src", ")", ")", "{", "riscv_emit_move", "(", "riscv_subword", "(", "dest", ",", "true", ")", ",", "riscv_subword", "(", "src", ",", "true", ")", ")", ";", "riscv_emit_move", "(", "low_dest", ",", "riscv_subword", "(", "src", ",", "false", ")", ")", ";", "}", "else", "{", "riscv_emit_move", "(", "low_dest", ",", "riscv_subword", "(", "src", ",", "false", ")", ")", ";", "riscv_emit_move", "(", "riscv_subword", "(", "dest", ",", "true", ")", ",", "riscv_subword", "(", "src", ",", "true", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "riscv1", "Func": "riscv_split_doubleword_move", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16043, "Length": 112, "Cover_Rate": 0.5572139303482587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isFixedLengthVector", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering129", "Func": "useSVEForFixedLengthVectorVT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16044, "Length": 50, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "typedef", "TargetRegisterClass", "::", "iterator", "RegIter", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedCPURegs", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedCPURegs", "[", "I", "]", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "TeeRISCRegisterInfo", "Func": "getReservedRegs", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16045, "Length": 45, "Cover_Rate": 0.3082191780821918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BrCCMCExpr", "::", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "assembler", ")", "const", "{"], "ground_truth": ["}"], "File": "Z80MCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16046, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R0_REG", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "SIMPLE_LD_REGS", ",", "SIMPLE_LD_REGS", ",", "SIMPLE_LD_REGS", ",", "SIMPLE_LD_REGS", ",", "SIMPLE_LD_REGS", ",", "SIMPLE_LD_REGS", ",", "SIMPLE_LD_REGS", ",", "SIMPLE_LD_REGS", ",", "ADDW_REGS", ",", "ADDW_REGS", ",", "POINTER_X_REGS", ",", "POINTER_X_REGS", ",", "POINTER_Y_REGS", ",", "POINTER_Y_REGS", ",", "POINTER_Z_REGS", ",", "POINTER_Z_REGS", ",", "STACK_REG", ",", "STACK_REG", "}", ";"], "ground_truth": ["if", "(", "r", "<=", "<NUM_LIT>", ")", "return", "reg_class_tab", "[", "r", "]", ";"], "File": "avr", "Func": "avr_regno_reg_class", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16047, "Length": 81, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "DestSourcePair", ">", "<ISA_LIT>16InstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "return", "DestSourcePair", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["return", "None", ";"], "File": "Mips16InstrInfo10", "Func": "isCopyInstrImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16048, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32x4_t", "__res", "=", "__builtin_mve_vdwdupq_m_n_uv4si", "(", "__inactive", ",", "*", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";", "*", "__a", "=", "__builtin_mve_vdwdupq_m_wb_uv4si", "(", "__inactive", ",", "*", "__a", ",", "__c", ",", "__imm", ",", "__p", ")", ";"], "ground_truth": ["return", "__res", ";"], "File": "arm", "Func": "mve___arm_vdwdupq_m_wb_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16049, "Length": 37, "Cover_Rate": 0.5285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "return", "Res", ";", "}", "if", "(", "const", "MCSymbolRefExpr", "*", "MSRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ")", "{", "StringRef", "Symbol", "=", "MSRE", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ";", "MCSymbolRefExpr", "::", "VariantKind", "VK", "=", "getVariantKind", "(", "RelocStr", ")", ";", "Res", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "VK", ",", "getContext", "(", ")", ")", ";", "return", "Res", ";", "}", "if", "(", "const", "MCBinaryExpr", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "{", "MCSymbolRefExpr", "::", "VariantKind", "VK", "=", "getVariantKind", "(", "RelocStr", ")", ";", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getLHS", "(", ")", ")", "&&", "isa", "<", "MCSymbolRefExpr", ">", "(", "BE", "->", "getRHS", "(", ")", ")", "&&", "(", "VK", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", "||", "VK", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ")", ")", "{", "if", "(", "VK", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ")", "return", "<ISA_LIT>MCExpr", "::", "CreateHi", "(", "Expr", ",", "getContext", "(", ")", ")", ";", "return", "<ISA_LIT>MCExpr", "::", "CreateLo", "(", "Expr", ",", "getContext", "(", ")", ")", ";", "}", "const", "MCExpr", "*", "LExp", "=", "evaluateRelocExpr", "(", "BE", "->", "getLHS", "(", ")", ",", "RelocStr", ")", ";", "const", "MCExpr", "*", "RExp", "=", "evaluateRelocExpr", "(", "BE", "->", "getRHS", "(", ")", ",", "RelocStr", ")", ";", "Res", "=", "MCBinaryExpr", "::", "Create", "(", "BE", "->", "getOpcode", "(", ")", ",", "LExp", ",", "RExp", ",", "getContext", "(", ")", ")", ";", "return", "Res", ";", "}", "if", "(", "const", "MCUnaryExpr", "*", "UN", "=", "dyn_cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", ")", "{", "const", "MCExpr", "*", "UnExp", "=", "evaluateRelocExpr", "(", "UN", "->", "getSubExpr", "(", ")", ",", "RelocStr", ")", ";", "Res", "=", "MCUnaryExpr", "::", "Create", "(", "UN", "->", "getOpcode", "(", ")", ",", "UnExp", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "MipsAsmParser29", "Func": "evaluateRelocExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16050, "Length": 279, "Cover_Rate": 0.6838235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "<ISA_LIT>TargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "AtomicOrdering", "::", "NotAtomic", ":", "case", "AtomicOrdering", "::", "Unordered", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "AtomicOrdering", "::", "Monotonic", ":", "case", "AtomicOrdering", "::", "Acquire", ":", "return", "nullptr", ";", "case", "AtomicOrdering", "::", "SequentiallyConsistent", ":"], "ground_truth": ["if", "(", "!", "IsStore", ")", "return", "nullptr", ";"], "File": "ARMISelLowering112", "Func": "emitLeadingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16051, "Length": 69, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "Z80TargetMachine (2)", "Func": "Z80PassConfig", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16052, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "sub", "=", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "GET_CODE", "(", "sub", ")", "==", "USE", ")", "{"], "ground_truth": ["sub", "=", "XEXP", "(", "sub", ",", "<NUM_LIT>", ")", ";"], "File": "rs60003", "Func": "uses_TOC", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16053, "Length": 62, "Cover_Rate": 0.46616541353383456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering155", "Func": "lowerV16I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16054, "Length": 176, "Cover_Rate": 0.7183673469387755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser43", "Func": "addRegOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16055, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionType", "*", "AsmFTy", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "C", ")", ",", "AsmArgTypes", ",", "false", ")", ";"], "ground_truth": ["InlineAsm", "*", "IA", "=", "InlineAsm", "::", "get", "(", "AsmFTy", ",", "AsmText", ",", "<STR_LIT>", ",", "true", ",", "false", ",", "InlineAsm", "::", "AD_ATT", ")", ";"], "File": "Mips16HardFloat1", "Func": "emitInlineAsm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16056, "Length": 43, "Cover_Rate": 0.4725274725274725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'c'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'h'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'r'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'l'", ":", "case", "'N'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'f'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'d'", ":"], "ground_truth": ["return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "File": "NVPTXISelLowering22", "Func": "getRegForInlineAsmConstraint", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16057, "Length": 87, "Cover_Rate": 0.554140127388535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "size", "=", "pSD", ".", "getSection", "(", ")", ".", "size", "(", ")", ";", "llvm", "::", "StringRef", "region", "=", "pInput", ".", "memArea", "(", ")", "->", "request", "(", "offset", ",", "size", ")", ";", "if", "(", "region", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "frag", "=", "new", "FillFragment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "frag", "=", "new", "RegionFragment", "(", "region", ")", ";", "}", "ObjectBuilder", "::", "AppendFragment", "(", "*", "frag", ",", "pSD", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMLDBackend", "Func": "readSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16058, "Length": 79, "Cover_Rate": 0.6638655462184874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addSImm5Plus1Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";", "bool", "IsConstant", "=", "evaluateConstantImm", "(", "getImm", "(", ")", ",", "Imm", ",", "VK", ")", ";", "assert", "(", "IsConstant", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "IsConstant", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "-", "<NUM_LIT>", ")", ")", ";"], "File": "RISCVAsmParser34", "Func": "addSImm5Plus1Operands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16059, "Length": 75, "Cover_Rate": 0.9868421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "isPredicated", "(", "BI", ")", ")", "continue", ";", "if", "(", "TII", "->", "isTransOnly", "(", "BI", ")", ")", "continue", ";", "int", "OperandIdx", "=", "TII", "->", "getOperandIdx", "(", "BI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "OperandIdx", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "BI", "->", "getOperand", "(", "OperandIdx", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "unsigned", "Dst", "=", "BI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "DOT4_r600_real", ")", "{", "Result", "[", "Dst", "]", "=", "AMDGPU", "::", "PV_X", ";", "continue", ";", "}", "unsigned", "PVReg", "=", "<NUM_LIT>", ";", "switch", "(", "TRI", ".", "getHWRegChan", "(", "Dst", ")", ")", "{", "case", "<NUM_LIT>", ":", "PVReg", "=", "AMDGPU", "::", "PV_X", ";", "break", ";", "case", "<NUM_LIT>", ":", "PVReg", "=", "AMDGPU", "::", "PV_Y", ";", "break", ";", "case", "<NUM_LIT>", ":", "PVReg", "=", "AMDGPU", "::", "PV_Z", ";", "break", ";", "case", "<NUM_LIT>", ":", "PVReg", "=", "AMDGPU", "::", "PV_W", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Result", "[", "Dst", "]", "=", "PVReg", ";"], "ground_truth": ["}", "while", "(", "(", "++", "BI", ")", "->", "isBundledWithPred", "(", ")", ")", ";"], "File": "R600Packetizer28", "Func": "getPreviousVector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16060, "Length": 189, "Cover_Rate": 0.7026022304832714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_fnms", "(", "qword", "a", ",", "qword", "b", ",", "qword", "c", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_nmsub", "(", "(", "vec_float4", ")", "(", "a", ")", ",", "(", "vec_float4", ")", "(", "b", ")", ",", "(", "vec_float4", ")", "(", "c", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_fnms", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16061, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "::", "iterator", "I", "=", "std", "::", "prev", "(", "B", "->", "end", "(", ")", ")", ",", "NextI", ",", "Begin", "=", "B", "->", "begin", "(", ")", ";", "while", "(", "true", ")", "{", "if", "(", "HasCutoff", "&&", "(", "ExtractCount", ">=", "Cutoff", ")", ")", "return", "Changed", ";", "bool", "Last", "=", "(", "I", "==", "Begin", ")", ";", "if", "(", "!", "Last", ")", "NextI", "=", "std", "::", "prev", "(", "I", ")", ";"], "ground_truth": ["Instruction", "*", "In", "=", "&", "*", "I", ";"], "File": "HexagonGenExtract7", "Func": "visitBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16062, "Length": 75, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FPStackOffset", "=", "Off", ";"], "ground_truth": ["}"], "File": "TeeRISCMachineFunctionInfo", "Func": "setFPStackOffset", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16063, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "STI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "CSKYInstrInfo", "Func": "CSKYInstrInfo", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16064, "Length": 22, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "create<ISA_LIT>MachObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", "{"], "ground_truth": ["return", "createMachObjectWriter", "(", "llvm", "::", "make_unique", "<", "<ISA_LIT>MachObjectWriter", ">", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", ",", "OS", ",", "false", ")", ";"], "File": "PPCMachObjectWriter14", "Func": "createPPCMachObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16065, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumNonZero", ">", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "LowerBuildVectorAsInsert", "(", "Op", ",", "NonZeros", ",", "NumNonZero", ",", "NumZero", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "LowerBuildVectorv8i16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16066, "Length": 35, "Cover_Rate": 0.5737704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVGPRClass", "(", "RC", ")", ")", "return", "getAlignedVGPRClassForBitWidth", "(", "Size", ")", ";", "if", "(", "isAGPRClass", "(", "RC", ")", ")", "return", "getAlignedAGPRClassForBitWidth", "(", "Size", ")", ";", "if", "(", "isVectorSuperClass", "(", "RC", ")", ")", "return", "getAlignedVectorSuperClassForBitWidth", "(", "Size", ")", ";", "return", "RC", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getProperlyAlignedRC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16067, "Length": 43, "Cover_Rate": 0.4777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "'('", "<<", "OpcodeName", "(", "TII", ",", "MI", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "uses", "(", ")", ")", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "TargetRegisterInfo", "::", "virtReg2Index", "(", "Reg", ")", ";", "}", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "OS", "<<", "' '", "<<", "MO", ".", "getImm", "(", ")", ";", "}", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{"], "ground_truth": ["OS", "<<", "' '", "<<", "toString", "(", "MO", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ")", ";"], "File": "WebAssemblyAsmPrinter44", "Func": "EmitInstruction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16068, "Length": 121, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ApplyFunctionEntry", "(", "ApplyFunctionType", "pFunc", ",", "const", "char", "*", "pName", ",", "size_t", "pSize", "=", "<NUM_LIT>", ")", ":", "func", "(", "pFunc", ")", ",", "name", "(", "pName", ")", ",", "size", "(", "pSize", ")", "{"], "ground_truth": ["}"], "File": "AArch64Relocator", "Func": "ApplyFunctionEntry", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16069, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "SavedVGPRs", ".", "clearBitsNotInMask", "(", "TRI", "->", "getAllVGPRRegMask", "(", ")", ")", ";", "const", "bool", "WillHaveFP", "=", "FrameInfo", ".", "hasCalls", "(", ")", "&&", "(", "SavedVGPRs", ".", "any", "(", ")", "||", "!", "allStackObjectsAreDead", "(", "FrameInfo", ")", ")", ";", "for", "(", "auto", "SSpill", ":", "MFI", "->", "getSGPRSpillVGPRs", "(", ")", ")", "SavedVGPRs", ".", "reset", "(", "SSpill", ".", "VGPR", ")", ";", "const", "bool", "HasFP", "=", "WillHaveFP", "||", "hasFP", "(", "MF", ")", ";", "if", "(", "!", "HasFP", ")", "return", ";", "if", "(", "MFI", "->", "haveFreeLanesForSGPRSpill", "(", "MF", ",", "<NUM_LIT>", ")", ")", "{", "int", "NewFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "nullptr", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "if", "(", "!", "MFI", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "NewFI", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MFI", "->", "FramePointerSaveIndex", "=", "NewFI", ";"], "File": "SIFrameLowering20", "Func": "determineCalleeSaves", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16070, "Length": 157, "Cover_Rate": 0.3944723618090452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "File": "CSKYTargetMachine (2)", "Func": "createPassConfig", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16071, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "getSpillLibCallName", "(", "const", "MachineFunction", "&", "MF", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "{", "static", "const", "char", "*", "const", "SpillLibCalls", "[", "]", "=", "{"], "ground_truth": ["<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "RISCVFrameLowering", "Func": "getSpillLibCallName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16072, "Length": 59, "Cover_Rate": 0.686046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CommuteIdx1", "=", "TargetInstrInfo", "::", "CommuteAnyOperandIndex", ";", "bool", "CanCommute", "=", "TII", "->", "findCommutedOpIndices", "(", "*", "MI", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ";", "if", "(", "CanCommute", ")", "{", "if", "(", "CommuteIdx0", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx1", ";", "else", "if", "(", "CommuteIdx1", "==", "OpNo", ")", "CommuteOpNo", "=", "CommuteIdx0", ";", "}", "if", "(", "CanCommute", "&&", "(", "!", "MI", "->", "getOperand", "(", "CommuteIdx0", ")", ".", "isReg", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "CommuteIdx1", ")", ".", "isReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CanCommute", "||", "!", "TII", "->", "commuteInstruction", "(", "*", "MI", ",", "false", ",", "CommuteIdx0", ",", "CommuteIdx1", ")", ")", "return", "false", ";", "if", "(", "!", "TII", "->", "isOperandLegal", "(", "*", "MI", ",", "CommuteOpNo", ",", "OpToFold", ")", ")", "{", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "(", "OpToFold", "->", "isImm", "(", ")", "||", "OpToFold", "->", "isFI", "(", ")", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "unsigned", "OtherIdx", "=", "CommuteOpNo", "==", "CommuteIdx0", "?", "CommuteIdx1", ":", "CommuteIdx0", ";", "MachineOperand", "&", "OtherOp", "=", "MI", "->", "getOperand", "(", "OtherIdx", ")", ";", "if", "(", "!", "OtherOp", ".", "isReg", "(", ")", "||", "!", "TII", "->", "getRegisterInfo", "(", ")", ".", "isVGPR", "(", "MRI", ",", "OtherOp", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", ")", ";", "unsigned", "MaybeCommutedOpc", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Op32", "=", "<STR_LIT>", "(", "MaybeCommutedOpc", ")", ";", "FoldList", ".", "push_back", "(", "FoldCandidate", "(", "MI", ",", "CommuteOpNo", ",", "OpToFold", ",", "true", ",", "Op32", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIFoldOperands32", "Func": "tryAddToFoldList", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16073, "Length": 274, "Cover_Rate": 0.45666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCTargetOptions", "MCOpts", "=", "Options", ".", "MCOptions", ";", "if", "(", "MCOpts", ".", "getABIName", "(", ")", ".", "empty", "(", ")", ")", "{", "_ABI", "=", "Call0_ABI", ";", "}", "else", "{", "if", "(", "MCOpts", ".", "getABIName", "(", ")", "==", "<STR_LIT>", ")", "_ABI", "=", "Window_ABI", ";", "else", "if", "(", "MCOpts", ".", "getABIName", "(", ")", "==", "<STR_LIT>", ")", "_ABI", "=", "Call0_ABI", ";", "else", "{", "_ABI", "=", "Call0_ABI", ";"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", "<<", "MCOpts", ".", "getABIName", "(", ")", "<<", "<STR_LIT>", ";"], "File": "XtensaTargetMachine1", "Func": "XtensaABIInfo", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16074, "Length": 76, "Cover_Rate": 0.8539325842696629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "nodes_iterator", "nodes_begin", "(", "const", "GraphType", "&", "G", ")", "{"], "ground_truth": ["return", "G", ".", "Blocks", ".", "begin", "(", ")", ";"], "File": "PatmosFunctionSplitter1", "Func": "nodes_begin", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16075, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Z", "=", "Builder", ".", "CreateFPToUI", "(", "ScaledY", ",", "I32Ty", ")", ";", "Value", "*", "NegY", "=", "Builder", ".", "CreateSub", "(", "Zero", ",", "Y", ")", ";", "Value", "*", "NegYZ", "=", "Builder", ".", "CreateMul", "(", "NegY", ",", "Z", ")", ";", "Z", "=", "Builder", ".", "CreateAdd", "(", "Z", ",", "getMulHu", "(", "Builder", ",", "Z", ",", "NegYZ", ")", ")", ";", "Value", "*", "Q", "=", "getMulHu", "(", "Builder", ",", "X", ",", "Z", ")", ";", "Value", "*", "R", "=", "Builder", ".", "CreateSub", "(", "X", ",", "Builder", ".", "CreateMul", "(", "Q", ",", "Y", ")", ")", ";", "Value", "*", "Cond", "=", "Builder", ".", "CreateICmpUGE", "(", "R", ",", "Y", ")", ";", "if", "(", "IsDiv", ")", "Q", "=", "Builder", ".", "CreateSelect", "(", "Cond", ",", "Builder", ".", "CreateAdd", "(", "Q", ",", "One", ")", ",", "Q", ")", ";", "R", "=", "Builder", ".", "CreateSelect", "(", "Cond", ",", "Builder", ".", "CreateSub", "(", "R", ",", "Y", ")", ",", "R", ")", ";", "Cond", "=", "Builder", ".", "CreateICmpUGE", "(", "R", ",", "Y", ")", ";", "Value", "*", "Res", ";", "if", "(", "IsDiv", ")", "Res", "=", "Builder", ".", "CreateSelect", "(", "Cond", ",", "Builder", ".", "CreateAdd", "(", "Q", ",", "One", ")", ",", "Q", ")", ";", "else", "Res", "=", "Builder", ".", "CreateSelect", "(", "Cond", ",", "Builder", ".", "CreateSub", "(", "R", ",", "Y", ")", ",", "R", ")", ";", "if", "(", "IsSigned", ")", "{", "Res", "=", "Builder", ".", "CreateXor", "(", "Res", ",", "Sign", ")", ";", "Res", "=", "Builder", ".", "CreateSub", "(", "Res", ",", "Sign", ")", ";", "}", "Res", "=", "Builder", ".", "CreateTrunc", "(", "Res", ",", "Ty", ")", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare1", "Func": "expandDivRem32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16076, "Length": 250, "Cover_Rate": 0.35410764872521244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerATOMIC_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerFRAMEADDR", "(", "Op", ",", "DAG", ",", "*", "this", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerRETURNADDR", "(", "Op", ",", "DAG", ",", "*", "this", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerBUILD_<ISA_LIT>CTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "lowerVASTART", "(", "Op", ",", "DAG", ")", ";"], "File": "VEISelLowering11", "Func": "LowerOperation", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16077, "Length": 220, "Cover_Rate": 0.6376811594202898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "BytesRemoved", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "I", "=", "MBB", ".", "rbegin", "(", ")", ",", "REnd", "=", "MBB", ".", "rend", "(", ")", ";", "unsigned", "removed", "=", "<NUM_LIT>", ";", "while", "(", "I", "!=", "REnd", "&&", "removed", "<", "<NUM_LIT>", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "{"], "ground_truth": ["++", "I", ";"], "File": "TL45InstrInfo", "Func": "removeBranch", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16078, "Length": 55, "Cover_Rate": 0.5045871559633027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmovsxdq512_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cvtepi32_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16079, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectMOVWAddressRef", "(", "SDValue", "N", ",", "SDValue", "&", "Imm", ",", "SDValue", "&", "Shift", ")", "{", "Imm", "=", "N", ";", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "LogShift", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelDAGToDAG13", "Func": "SelectMOVWAddressRef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16080, "Length": 33, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "Inst", ";", "unsigned", "MatchResult", ";", "MatchResult", "=", "MatchInstructionImpl", "(", "Operands", ",", "Inst", ",", "ErrorInfo", ",", "MatchingInlineAsm", ")", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "break", ";", "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "<STR_LIT>", ")", ";", "std", "::", "string", "Msg", "=", "<STR_LIT>", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "sizeof", "(", "ErrorInfo", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "ErrorInfo", "]", ")", "->", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser10", "Func": "MatchAndEmitInstruction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16081, "Length": 202, "Cover_Rate": 0.8015873015873016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmple_epu8_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask16", ")", "__builtin_ia32_ucmpb128_mask", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm_cmple_epu8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16082, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "Session", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "~Session", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16083, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "coord", "=", "OrigArgs", "[", "<NUM_LIT>", "]", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "resVReg", ")", ".", "addUse", "(", "GR", "->", "get<ISA_LIT>TypeID", "(", "retType", ")", ")", ".", "addUse", "(", "image", ")", ".", "addUse", "(", "coord", ")", ".", "addImm", "(", "ImageOperand", "::", "Sample", ")", ".", "addUse", "(", "OrigArgs", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "constrainRegOperands", "(", "MIB", ")", ";"], "File": "SPIRVOpenCLBIFs", "Func": "genReadImageMSAA", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16084, "Length": 64, "Cover_Rate": 0.6213592233009708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmlal_high_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16085, "Length": 33, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f16_s64", "(", "int64x1_t", "__a", ")", "{", "return", "(", "float16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vreinterpret_f16_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16086, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "P", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "return", "false", ";", "TotalP", "+=", "P", ";", "if", "(", "isInduction", "(", "DR", ",", "IRM", ")", ")", "TotalP", "-=", "<NUM_LIT>", ";", "for", "(", "auto", "U", "=", "MRI", "->", "use_nodbg_begin", "(", "DR", ")", ",", "W", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "U", "!=", "W", ";", "++", "U", ")", "{", "MachineInstr", "*", "UseI", "=", "U", "->", "getParent", "(", ")", ";", "if", "(", "isFixedInstr", "(", "UseI", ")", ")", "{", "FixedNum", "++", ";", "for", "(", "auto", "&", "Op", ":", "UseI", "->", "operands", "(", ")", ")", "{", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Part", ".", "count", "(", "Op", ".", "getReg", "(", ")", ")", ")", "if", "(", "Op", ".", "getSubReg", "(", ")", ")", "TotalP", "-=", "<NUM_LIT>", ";", "}", "continue", ";", "}", "if", "(", "UseI", "->", "isPHI", "(", ")", ")", "{", "const", "MachineBasicBlock", "*", "PB", "=", "UseI", "->", "getParent", "(", ")", ";", "const", "MachineLoop", "*", "L", "=", "MLI", "->", "getLoopFor", "(", "PB", ")", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "PB", ")", "LoopPhiNum", "++", ";", "}", "int32_t", "P", "=", "profit", "(", "UseI", ")", ";", "if", "(", "P", "==", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ")", "return", "false", ";", "TotalP", "+=", "P", ";", "}"], "ground_truth": ["}"], "File": "HexagonSplitDouble4", "Func": "isProfitable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16087, "Length": 212, "Cover_Rate": 0.6816720257234726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "In2L", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "In2H", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ";"], "ground_truth": ["if", "(", "!", "SelectAddr", "(", "In1", ",", "In1", ",", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ")", ")", "return", "NULL", ";"], "File": "X86ISelDAGToDAG104", "Func": "SelectAtomic64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16088, "Length": 60, "Cover_Rate": 0.40268456375838924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "VTBits", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Tmp0", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "Tmp0", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Tmp1", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedElts", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "return", "std", "::", "min", "(", "Tmp0", ",", "Tmp1", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Tmp0", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "if", "(", "Tmp0", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Tmp1", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "return", "std", "::", "min", "(", "Tmp0", ",", "Tmp1", ")", ";", "}", "}", "if", "(", "isTargetShuffle", "(", "Opcode", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "getTargetShuffleMask", "(", "Op", ".", "getNode", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "true", ",", "Ops", ",", "Mask", ")", ")", "{", "unsigned", "NumOps", "=", "Ops", ".", "size", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "Mask", ".", "size", "(", ")", "==", "NumElts", ")", "{", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "DemandedOps", "(", "NumOps", ",", "APInt", "(", "NumElts", ",", "<NUM_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "if", "(", "!", "DemandedElts", "[", "i", "]", ")", "continue", ";", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "==", "SM_SentinelUndef", ")", "{", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "M", "==", "SM_SentinelZero", ")", "{", "continue", ";", "}", "assert", "(", "<NUM_LIT>", "<=", "M", "&&", "(", "unsigned", ")", "M", "<", "(", "NumOps", "*", "NumElts", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpIdx", "=", "(", "unsigned", ")", "M", "/", "NumElts", ";", "unsigned", "EltIdx", "=", "(", "unsigned", ")", "M", "%", "NumElts", ";", "if", "(", "Ops", "[", "OpIdx", "]", ".", "getValueType", "(", ")", "!=", "VT", ")", "{", "return", "<NUM_LIT>", ";", "}", "DemandedOps", "[", "OpIdx", "]", ".", "setBit", "(", "EltIdx", ")", ";", "}"], "ground_truth": ["unsigned", "Tmp0", "=", "VTBits", ";"], "File": "X86ISelLowering106", "Func": "ComputeNumSignBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16089, "Length": 362, "Cover_Rate": 0.3802521008403361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ModeRegisterDefaults", "(", ")", ":"], "ground_truth": ["IEEE", "(", "true", ")", ",", "DX10Clamp", "(", "true", ")", ",", "FP32Denormals", "(", "true", ")", ",", "FP64FP16Denormals", "(", "true", ")", "{"], "File": "AMDGPUBaseInfo10", "Func": "SIModeRegisterDefaults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16090, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "ET", "=", "getShiftExtendType", "(", ")", ";"], "ground_truth": ["bool", "IsSigned", "=", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", ";"], "File": "AArch64AsmParser (2)1", "Func": "addMemExtendOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16091, "Length": 27, "Cover_Rate": 0.36486486486486486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "*", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", "*", "ElemsPerChunk", ")", ";", "SDValue", "VecIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "NormalizedIdxVal", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResultVT", ",", "Result", ",", "Vec", ",", "VecIdx", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering233", "Func": "Insert128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16092, "Length": 50, "Cover_Rate": 0.36496350364963503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExpandPseudo", "::", "ExpandPseudo", "(", "MachineFunction", "&", "MF_", ")", ":", "MF", "(", "MF_", ")", ",", "MRI", "(", "MF", ".", "getRegInfo", "(", ")", ")", ",", "Subtarget", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "TII", "(", "*", "static_cast", "<", "const", "<ISA_LIT>SEInstrInfo", "*", ">", "(", "Subtarget", ".", "getInstrInfo", "(", ")", ")", ")", ",", "RegInfo", "(", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsSEFrameLowering (2)1", "Func": "ExpandPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16093, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dst_base_reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "dstmem", ",", "<NUM_LIT>", ")", ")", ";", "src_base_reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "srcmem", ",", "<NUM_LIT>", ")", ")", ";", "out_words", "=", "in_words", "=", "INTVAL", "(", "total_bytes", ")", "/", "UNITS_PER_WORD", ";", "emit_insn", "(", "nds32_expand_load_multiple", "(", "<NUM_LIT>", ",", "in_words", ",", "src_base_reg", ",", "srcmem", ")", ")", ";", "emit_insn", "(", "nds32_expand_store_multiple", "(", "<NUM_LIT>", ",", "out_words", ",", "dst_base_reg", ",", "dstmem", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "nds32-memory-manipulation2", "Func": "nds32_expand_movmemqi", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16094, "Length": 71, "Cover_Rate": 0.46405228758169936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "Count", ";", "}", "if", "(", "Count", ")", "return", "(", "Count", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "return", "Count", ";"], "File": "TPCIndexSpaceGen", "Func": "fetchIndexFromOperand", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16095, "Length": 19, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "bool", "Changed", "=", "false", ";", "NumHWLoopsInternal", "=", "<NUM_LIT>", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "TII", "=", "HST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "HST", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "&", "L", ":", "*", "MLI", ")", "if", "(", "!", "L", "->", "getParentLoop", "(", ")", ")", "{", "bool", "L0Used", "=", "false", ";", "bool", "L1Used", "=", "false", ";", "KnownHardwareLoops", ".", "clear", "(", ")", ";", "Changed", "|=", "convertToHardwareLoop", "(", "L", ",", "L0Used", ",", "L1Used", ")", ";", "}"], "ground_truth": ["if", "(", "Changed", ")", "{"], "File": "PULPHardwareLoops", "Func": "runOnMachineFunction", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16096, "Length": 121, "Cover_Rate": 0.545045045045045, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_hadds_epi16", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_phaddsw128", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ")", ";"], "ground_truth": ["}"], "File": "tmmintrin", "Func": "_mm_hadds_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16097, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsAsmParser1", "Func": "parseDataDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16098, "Length": 38, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default_print_patchable_function_entry", "(", "asm_out_file", ",", "patch_area_size", ",", "record_p", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_output_patchable_area", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16099, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LongBranchPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LDCleanupPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ShortenInstPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>PostRewritePass", "(", "PR", ")", ";"], "File": "SystemZTargetMachine18", "Func": "LLVMInitializeSystemZTarget", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16100, "Length": 20, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "QII", "->", "isPredicated", "(", "*", "VIN", ")", ")", "continue", ";", "SUnit", "*", "PacketSU", "=", "MIToSUnit", "[", "*", "VIN", "]", ";", "if", "(", "PacketSU", "->", "isSucc", "(", "PacketSUDep", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "PacketSU", "->", "Succs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "(", "PacketSU", "->", "Succs", "[", "i", "]", ".", "getSUnit", "(", ")", "==", "PacketSUDep", ")", "&&", "(", "PacketSU", "->", "Succs", "[", "i", "]", ".", "getKind", "(", ")", "==", "SDep", "::", "Anti", ")", "&&", "(", "PacketSU", "->", "Succs", "[", "i", "]", ".", "getReg", "(", ")", "==", "DepReg", ")", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer15", "Func": "RestrictingDepExistInPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16101, "Length": 108, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantSDNode", "*", "RotConstant", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";"], "ground_truth": ["assert", "(", "RotConstant", "&&", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "GetCMulRotation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16102, "Length": 20, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>Subtarget", "::", "getABIOptionString", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "TMS320C64XSubtarget", "Func": "getABIOptionString", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16103, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getIndex", "(", ")", ";", "Offset", "=", "Ptr", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Ptr", "=", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SDValue", "(", ")", ";", "}", "Align", "RequiredAlign", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", "DAG", ".", "InferPtrAlign", "(", "Ptr", ")", "<", "RequiredAlign", ")", "{", "if", "(", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ")", "{", "return", "SDValue", "(", ")", ";", "}", "else", "{", "MFI", ".", "setObjectAlignment", "(", "FI", ",", "RequiredAlign", ")", ";", "}", "}", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Offset", "%", "RequiredAlign", ".", "value", "(", ")", ")", "&", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "int64_t", "StartOffset", "=", "Offset", "&", "~", "int64_t", "(", "RequiredAlign", ".", "value", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "StartOffset", ")", "{", "SDLoc", "DL", "(", "Ptr", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "StartOffset", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "int", "EltNo", "=", "(", "Offset", "-", "StartOffset", ")", ">>", "<NUM_LIT>", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "PVT", ",", "NumElems", ")", ";", "SDValue", "V1", "=", "DAG", ".", "getLoad", "(", "NVT", ",", "dl", ",", "Chain", ",", "Ptr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "StartOffset", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", "(", "NumElems", ",", "EltNo", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "NVT", ",", "dl", ",", "V1", ",", "DAG", ".", "getUNDEF", "(", "NVT", ")", ",", "Mask", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering136", "Func": "LowerAsSplatVectorLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16104, "Length": 316, "Cover_Rate": 0.6556016597510373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "aarch64_tls_symbol_p", "(", "x", ")", ")", "return", "aarch64_classify_tls_symbol", "(", "x", ")", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "&&", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "if", "(", "!", "(", "IN_RANGE", "(", "offset", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "offset_within_block_p", "(", "x", ",", "offset", ")", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "&&", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "if", "(", "!", "(", "IN_RANGE", "(", "offset", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "offset_within_block_p", "(", "x", ",", "offset", ")", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";"], "ground_truth": ["return", "SYMBOL_SMALL_ABSOLUTE", ";"], "File": "aarch64", "Func": "aarch64_classify_symbol", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16105, "Length": 128, "Cover_Rate": 0.49230769230769234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNum", ")", "{", "if", "(", "Next", "!=", "StringRef", "::", "npos", ")", "{", "Kind", "=", "Name", ".", "slice", "(", "Next", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "isValidVectorKind", "(", "Kind", ",", "MatchKind", ")", ")", "{", "TokError", "(", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Reg", "=", "RegNum", ";"], "File": "AArch64AsmParser (2)2", "Func": "tryParseVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16106, "Length": 58, "Cover_Rate": 0.36024844720496896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineExtSetcc", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", "||", "!", "VT", ".", "isVector", "(", ")", "||", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "SVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", "&&", "SVT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "Subtarget", ".", "useAVX512Regs", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "CC", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "N00VT", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "MatchingVecType", "=", "N00VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "if", "(", "Size", "!=", "MatchingVecType", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CC", ")", ";"], "ground_truth": ["if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Res", "=", "DAG", ".", "getZeroExtendInReg", "(", "Res", ",", "dl", ",", "N0", ".", "getValueType", "(", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "combineExtSetcc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16107, "Length": 288, "Cover_Rate": 0.9171974522292994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "if", "(", "Val", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUCallLowering13", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16108, "Length": 33, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Immed", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "N", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Immed", "=", "~", "(", "(", "uint32_t", ")", "Immed", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["else", "Immed", "=", "~", "Immed", "+", "<NUM_LIT>", ";"], "File": "AArch64ISelDAGToDAG2", "Func": "SelectNegArithImmed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16109, "Length": 39, "Cover_Rate": 0.3046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "setAlignment", "(", "MaxAlign", ")", ";", "Align", "FuncAlign", "=", "MaxAlign", ";", "if", "(", "MaxAlign", "==", "<NUM_LIT>", ")", "FuncAlign", "=", "Align", "(", "<NUM_LIT>", ")", ";", "MF", "->", "ensureAlignment", "(", "FuncAlign", ")", ";", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "<NUM_LIT>", ">", "InsPoint", "(", "MaxLogAlign", "+", "<NUM_LIT>", ",", "BB", "->", "end", "(", ")", ")", ";", "const", "std", "::", "vector", "<", "MachineConstantPoolEntry", ">", "&", "CPs", "=", "MCP", "->", "getConstants", "(", ")", ";", "const", "DataLayout", "&", "TD", "=", "MF", "->", "getDataLayout", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Size", "=", "CPs", "[", "i", "]", ".", "getSizeInBytes", "(", "TD", ")", ";", "Align", "Alignment", "=", "CPs", "[", "i", "]", ".", "getAlign", "(", ")", ";", "assert", "(", "isAligned", "(", "Alignment", ",", "Size", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "LogAlign", "=", "Log2", "(", "Alignment", ")", ";"], "File": "ARMConstantIslandPass15", "Func": "doInitialConstPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16110, "Length": 148, "Cover_Rate": 0.4327485380116959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "has3DNow", "(", ")", "||", "hasPRFCHW", "(", ")", "||", "hasPREFETCHWT1", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget101", "Func": "hasPrefetchW", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16111, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "MCE", ".", "startFunction", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "emitBasicBlock", "(", "*", "I", ")", ";", "}", "while", "(", "MCE", ".", "finishFunction", "(", "MF", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AlphaCodeEmitter2", "Func": "runOnMachineFunction", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16112, "Length": 57, "Cover_Rate": 0.6404494382022472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "createHalfInstr", "(", "A2_and", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "A2_and", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_orp", ":", "createHalfInstr", "(", "A2_or", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "A2_or", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_xorp", ":", "createHalfInstr", "(", "A2_xor", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "A2_xor", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "L2_loadrd_io", ":", "case", "L2_loadrd_pi", ":", "case", "S2_storerd_io", ":", "case", "S2_storerd_pi", ":", "splitMemRef", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_tfrpi", ":", "case", "CONST64", ":", "splitImmediate", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_combineii", ":", "case", "A4_combineir", ":", "case", "A4_combineii", ":", "case", "A4_combineri", ":", "case", "A2_combinew", ":", "splitCombine", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_sxtw", ":", "splitExt", "(", "MI", ",", "PairMap", ")", ";"], "ground_truth": ["Split", "=", "true", ";"], "File": "HexagonSplitDouble13", "Func": "splitInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16113, "Length": 176, "Cover_Rate": 0.5014245014245015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ";"], "File": "Tile64InstrInfo", "Func": "loadRegFromStackSlot", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16114, "Length": 42, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "AMDGPUPeepholeOpt", "(", "tm", ")", ";"], "ground_truth": ["}"], "File": "AMDILPeepholeOptimizer", "Func": "createAMDGPUPeepholeOpt", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16115, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isf32Ext", "(", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "HexagonAsmParser (2)", "Func": "isf32Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16116, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_cstoresf4", "(", "comp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";"], "ground_truth": ["condition", "=", "gen_rtx_NE", "(", "SImode", ",", "comp_reg", ",", "const0_rtx", ")", ";"], "File": "microblaze", "Func": "microblaze_expand_conditional_branch_sf", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16117, "Length": 28, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "alignTo", "(", "MFI", ".", "getStackSize", "(", ")", "+", "RVFI", "->", "getRVVPadding", "(", ")", ",", "getStackAlign", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering (2)", "Func": "getStackSizeWithRVVPadding", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16118, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rtx", "n", "=", "find_regno_note", "(", "i", ",", "REG_UNUSED", ",", "regno", ")", ")", "remove_note", "(", "i", ",", "n", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_remove_reg_dead_or_unused_notes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16119, "Length": 22, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "DispVal", "=", "Op3", ".", "getImm", "(", ")", ";", "}", "const", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "Scale", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "IndexReg", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "unsigned", "BaseReg", "=", "Base", ".", "getReg", "(", ")", ";", "bool", "IsPCRel", "=", "MCE", ".", "earlyResolveAddresses", "(", ")", "?", "true", ":", "false", ";", "if", "(", "(", "!", "Is64BitMode", "||", "DispForReloc", "||", "BaseReg", "!=", "<NUM_LIT>", ")", "&&", "IndexReg", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "(", "(", "BaseReg", "==", "<NUM_LIT>", "&&", "MCE", ".", "earlyResolveAddresses", "(", ")", ")", "||", "BaseReg", "==", "<STR_LIT>", "||", "(", "BaseReg", "!=", "<NUM_LIT>", "&&", "get<ISA_LIT>RegNum", "(", "BaseReg", ")", "!=", "N86", "::", "ESP", ")", ")", ")", "{", "if", "(", "BaseReg", "==", "<NUM_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "emitDisplacementField", "(", "DispForReloc", ",", "DispVal", ",", "PCAdj", ",", "true", ")", ";", "}", "else", "{", "unsigned", "BaseRegNo", "=", "get<ISA_LIT>RegNum", "(", "BaseReg", ")", ";", "if", "(", "!", "DispForReloc", "&&", "DispVal", "==", "<NUM_LIT>", "&&", "BaseRegNo", "!=", "N86", "::", "EBP", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ")", ";", "}", "else", "if", "(", "!", "DispForReloc", "&&", "isDisp8", "(", "DispVal", ")", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ")", ";", "emitConstant", "(", "DispVal", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "BaseRegNo", ")", ")", ";", "emitDisplacementField", "(", "DispForReloc", ",", "DispVal", ",", "PCAdj", ",", "IsPCRel", ")", ";", "}", "}", "}", "else", "{", "assert", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "IndexReg", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "ForceDisp32", "=", "false", ";", "bool", "ForceDisp8", "=", "false", ";", "if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "DispForReloc", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "ForceDisp32", "=", "true", ";", "}", "else", "if", "(", "DispVal", "==", "<NUM_LIT>", "&&", "get<ISA_LIT>RegNum", "(", "BaseReg", ")", "!=", "N86", "::", "EBP", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "isDisp8", "(", "DispVal", ")", ")", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "ForceDisp8", "=", "true", ";", "}", "else", "{", "MCE", ".", "emitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeField", ",", "<NUM_LIT>", ")", ")", ";", "}", "static", "const", "unsigned", "SSTable", "[", "]", "=", "{", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "SS", "=", "SSTable", "[", "Scale", ".", "getImm", "(", ")", "]", ";"], "ground_truth": ["if", "(", "BaseReg", "==", "<NUM_LIT>", ")", "{"], "File": "X86CodeEmitter15", "Func": "emitMemModRMByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16120, "Length": 483, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "const", "{"], "ground_truth": ["const", "MCOperand", "&", "MCOp", "=", "Inst", ".", "getOperand", "(", "OpNo", ")", ";"], "File": "MMIXMCCodeEmitter", "Func": "getJumpTargetOpValue", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16121, "Length": 39, "Cover_Rate": 0.5131578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "mips_force_temporary", "(", "rtx", "dest", ",", "rtx", "value", ")", "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "return", "force_reg", "(", "Pmode", ",", "value", ")", ";"], "ground_truth": ["else", "{"], "File": "mips", "Func": "mips_force_temporary", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16122, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_get_ssp", "(", "void", ")", "{"], "ground_truth": ["return", "__builtin_ia32_rdsspd", "(", ")", ";"], "File": "cetintrin", "Func": "_get_ssp", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16123, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CC_DLTmode", ":", "ne", "=", "AARCH64_LT", ";", "eq", "=", "AARCH64_GE", ";", "break", ";", "case", "CC_DGTmode", ":", "ne", "=", "AARCH64_GT", ";", "eq", "=", "AARCH64_LE", ";", "break", ";", "case", "CC_DLEmode", ":", "ne", "=", "AARCH64_LE", ";", "eq", "=", "AARCH64_GT", ";", "break", ";", "case", "CC_DGEUmode", ":", "ne", "=", "AARCH64_CS", ";", "eq", "=", "AARCH64_CC", ";", "break", ";", "case", "CC_DLTUmode", ":", "ne", "=", "AARCH64_CC", ";", "eq", "=", "AARCH64_CS", ";", "break", ";", "case", "CC_DGTUmode", ":", "ne", "=", "AARCH64_HI", ";", "eq", "=", "AARCH64_LS", ";", "break", ";", "case", "CC_DLEUmode", ":", "ne", "=", "AARCH64_LS", ";", "eq", "=", "AARCH64_HI", ";", "break", ";", "case", "CCmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "AARCH64_NE", ";", "case", "EQ", ":", "return", "AARCH64_EQ", ";", "case", "GE", ":", "return", "AARCH64_GE", ";", "case", "GT", ":", "return", "AARCH64_GT", ";", "case", "LE", ":", "return", "AARCH64_LE", ";", "case", "LT", ":", "return", "AARCH64_LT", ";", "case", "GEU", ":", "return", "AARCH64_CS", ";", "case", "GTU", ":", "return", "AARCH64_HI", ";", "case", "LEU", ":", "return", "AARCH64_LS", ";", "case", "LTU", ":", "return", "AARCH64_CC", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CC_SWPmode", ":", "case", "CC_ZESWPmode", ":", "case", "CC_SESWPmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "AARCH64_NE", ";", "case", "EQ", ":", "return", "AARCH64_EQ", ";", "case", "GE", ":", "return", "AARCH64_LE", ";", "case", "GT", ":", "return", "AARCH64_LT", ";", "case", "LE", ":", "return", "AARCH64_GE", ";", "case", "LT", ":", "return", "AARCH64_GT", ";", "case", "GEU", ":", "return", "AARCH64_LS", ";", "case", "GTU", ":", "return", "AARCH64_CC", ";", "case", "LEU", ":", "return", "AARCH64_CS", ";", "case", "LTU", ":", "return", "AARCH64_HI", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CC_NZmode", ":", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "AARCH64_NE", ";", "case", "EQ", ":", "return", "AARCH64_EQ", ";", "case", "GE", ":", "return", "AARCH64_PL", ";", "case", "LT", ":", "return", "AARCH64_MI", ";"], "ground_truth": ["default", ":", "return", "-", "<NUM_LIT>", ";"], "File": "aarch642", "Func": "aarch64_get_condition_code_1", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16124, "Length": 291, "Cover_Rate": 0.5672514619883041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTransformInfo", "(", "<ISA_LIT>TTIImpl", "(", "this", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine114", "Func": "getTargetTransformInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16125, "Length": 12, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "run_poly_int_selftests", "(", ")", ";"], "ground_truth": ["run_const_vector_selftests", "(", ")", ";"], "File": "riscv-selftests", "Func": "riscv_run_selftests", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16126, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Last", "=", "<NUM_LIT>", ";", "for", "(", "auto", "Reg", ":", "CSI", ")", "{", "assert", "(", "Reg", ".", "getReg", "(", ")", ">=", "<STR_LIT>", "&&", "Reg", ".", "getReg", "(", ")", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Reg", ".", "getReg", "(", ")", ">", "Last", ")", "Last", "=", "Reg", ".", "getReg", "(", ")", ";", "}", "return", "Last", ";"], "ground_truth": ["}"], "File": "ARCFrameLowering12", "Func": "determineLastCalleeSave", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16127, "Length": 57, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetTriple", ".", "isOSFuchsia", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)2", "Func": "isTargetFuchsia", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16128, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InlineAsmIdentifierInfo", "&", "getIdentifierInfo", "(", ")", "{", "return", "Info", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)", "Func": "getIdentifierInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16129, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "MMIXAsmBackend", "Func": "fixupNeedsRelaxation", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16130, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Directive", "<", "<STR_LIT>", ")", "Directive", "=", "<STR_LIT>", ";", "assert", "(", "Directive", "<=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "(", "CPUDirectives", "[", "Directive", "]", ")", ")", ";", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFMacho", ".", "getTextCoalSection", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "File": "PPCAsmPrinter1", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16131, "Length": 89, "Cover_Rate": 0.3236363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "unsigned", "int", "_MM_GET_FLUSH_ZERO_MODE", "(", "void", ")", "{", "return", "_mm_getcsr", "(", ")", "&", "_MM_FLUSH_ZERO_MASK", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_MM_GET_FLUSH_ZERO_MODE", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16132, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VecWidth", "=", "DataType", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "VecWidth", "==", "<NUM_LIT>", ";", "}", "Type", "*", "ScalarTy", "=", "DataType", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";"], "File": "PPCTargetTransformInfo14", "Func": "hasActiveVectorLength", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16133, "Length": 53, "Cover_Rate": 0.3212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is64BitMode", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "is64Bit", "(", ")", ";", "unsigned", "Size", "=", "GetInstSizeWithDesc", "(", "*", "MI", ",", "&", "Desc", ",", "IsPIC", ",", "Is64BitMode", ")", ";", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Size", "+=", "GetInstSizeWithDesc", "(", "*", "MI", ",", "&", "get", "(", "<STR_LIT>", ")", ",", "IsPIC", ",", "Is64BitMode", ")", ";", "}"], "ground_truth": ["return", "Size", ";"], "File": "X86InstrInfo101", "Func": "GetInstSizeInBytes", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16134, "Length": 62, "Cover_Rate": 0.5904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "isMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Opc", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "isMicro<ISA_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Opc", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "isMicro<ISA_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "expandEhReturn", "(", "MBB", ",", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "auto", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Op", "==", "<STR_LIT>", ")", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "else", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Op", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo30", "Func": "expandPostRAPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16135, "Length": 425, "Cover_Rate": 0.5751014884979703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getMachineOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "SDValue", "ISR", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ISR", ".", "isMachineOpcode", "(", ")", "||", "ISR", ".", "getMachineOpcode", "(", ")", "!=", "TargetOpcode", "::", "INSERT_SUBREG", ")", "continue", ";", "if", "(", "!", "ISR", ".", "hasOneUse", "(", ")", ")", "continue", ";", "if", "(", "ISR", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "IDef", "=", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "IDef", ".", "isMachineOpcode", "(", ")", "||", "IDef", ".", "getMachineOpcode", "(", ")", "!=", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "continue", ";", "SDValue", "Op32", "=", "ISR", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op32", ".", "isMachineOpcode", "(", ")", ")", "continue", ";", "SmallPtrSet", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "ToPromote", ";", "if", "(", "!", "Peephole<ISA_LIT>64ZExtGather", "(", "Op32", ",", "ToPromote", ")", ")", "continue", ";", "bool", "OutsideUse", "=", "false", ";", "for", "(", "SDNode", "*", "PN", ":", "ToPromote", ")", "{", "for", "(", "SDNode", "*", "UN", ":", "PN", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "ToPromote", ".", "count", "(", "UN", ")", "&&", "UN", "!=", "ISR", ".", "getNode", "(", ")", ")", "{", "OutsideUse", "=", "true", ";", "break", ";", "}", "}", "if", "(", "OutsideUse", ")", "break", ";", "}", "if", "(", "OutsideUse", ")", "continue", ";", "MadeChange", "=", "true", ";", "for", "(", "SDNode", "*", "PN", ":", "ToPromote", ")", "{", "unsigned", "NewOpcode", ";", "switch", "(", "PN", "->", "getMachineOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "NewOpcode", "=", "<STR_LIT>", ";", "break", ";"], "File": "PPCISelDAGToDAG", "Func": "PeepholePPC64ZExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16136, "Length": 369, "Cover_Rate": 0.40594059405940597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "It", ":", "*", "MLI", ")", "for", "(", "MachineLoop", "*", "ML", ":", "depth_first", "(", "It", ")", ")", "NestedLoops", ".", "push_front", "(", "ML", ")", ";", "if", "(", "NestedLoops", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";", "int", "Num", "=", "<NUM_LIT>", ";", "for", "(", "MachineLoop", "*", "ExaminedLoop", ":", "NestedLoops", ")", "{", "if", "(", "ExaminedLoop", "->", "getNumBlocks", "(", ")", "==", "<NUM_LIT>", "||", "Visited", "[", "ExaminedLoop", "]", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "ExaminedLoop", "->", "dump", "(", ")", ";", ")", ";", "int", "NumBreak", "=", "mergeLoop", "(", "ExaminedLoop", ")", ";", "if", "(", "NumBreak", "==", "-", "<NUM_LIT>", ")", "break", ";", "Num", "+=", "NumBreak", ";", "}"], "ground_truth": ["return", "Num", ";"], "File": "AMDILCFGStructurizer14", "Func": "loopendPatternMatch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16137, "Length": 110, "Cover_Rate": 0.8661417322834646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "fixup_<ISA_LIT>_LD_GOT_HI16", ":", "return", "ELF", "::", "R_HEX_LD_GOT_HI16", ";", "case", "fixup_<ISA_LIT>_LD_GOT_32", ":", "return", "ELF", "::", "R_HEX_LD_GOT_32", ";", "case", "fixup_<ISA_LIT>_LD_GOT_16", ":", "return", "ELF", "::", "R_HEX_LD_GOT_16", ";", "case", "fixup_<ISA_LIT>_IE_LO16", ":", "return", "ELF", "::", "R_HEX_IE_LO16", ";", "case", "fixup_<ISA_LIT>_IE_HI16", ":", "return", "ELF", "::", "R_HEX_IE_HI16", ";", "case", "fixup_<ISA_LIT>_IE_32", ":", "return", "ELF", "::", "R_HEX_IE_32", ";", "case", "fixup_<ISA_LIT>_IE_GOT_LO16", ":", "return", "ELF", "::", "R_HEX_IE_GOT_LO16", ";", "case", "fixup_<ISA_LIT>_IE_GOT_HI16", ":", "return", "ELF", "::", "R_HEX_IE_GOT_HI16", ";", "case", "fixup_<ISA_LIT>_IE_GOT_32", ":", "return", "ELF", "::", "R_HEX_IE_GOT_32", ";", "case", "fixup_<ISA_LIT>_IE_GOT_16", ":", "return", "ELF", "::", "R_HEX_IE_GOT_16", ";", "case", "fixup_<ISA_LIT>_TPREL_LO16", ":", "return", "ELF", "::", "R_HEX_TPREL_LO16", ";", "case", "fixup_<ISA_LIT>_TPREL_HI16", ":", "return", "ELF", "::", "R_HEX_TPREL_HI16", ";", "case", "fixup_<ISA_LIT>_TPREL_32", ":", "return", "ELF", "::", "R_HEX_TPREL_32", ";", "case", "fixup_<ISA_LIT>_TPREL_16", ":", "return", "ELF", "::", "R_HEX_TPREL_16", ";", "case", "fixup_<ISA_LIT>_6_PCREL_X", ":", "return", "ELF", "::", "R_HEX_6_PCREL_X", ";", "case", "fixup_<ISA_LIT>_GOTREL_32_6_X", ":", "return", "ELF", "::", "R_HEX_GOTREL_32_6_X", ";", "case", "fixup_<ISA_LIT>_GOTREL_16_X", ":", "return", "ELF", "::", "R_HEX_GOTREL_16_X", ";", "case", "fixup_<ISA_LIT>_GOTREL_11_X", ":", "return", "ELF", "::", "R_HEX_GOTREL_11_X", ";", "case", "fixup_<ISA_LIT>_GOT_32_6_X", ":", "return", "ELF", "::", "R_HEX_GOT_32_6_X", ";", "case", "fixup_<ISA_LIT>_GOT_16_X", ":", "return", "ELF", "::", "R_HEX_GOT_16_X", ";", "case", "fixup_<ISA_LIT>_GOT_11_X", ":", "return", "ELF", "::", "R_HEX_GOT_11_X", ";", "case", "fixup_<ISA_LIT>_DTPREL_32_6_X", ":", "return", "ELF", "::", "R_HEX_DTPREL_32_6_X", ";", "case", "fixup_<ISA_LIT>_DTPREL_16_X", ":", "return", "ELF", "::", "R_HEX_DTPREL_16_X", ";", "case", "fixup_<ISA_LIT>_DTPREL_11_X", ":", "return", "ELF", "::", "R_HEX_DTPREL_11_X", ";", "case", "fixup_<ISA_LIT>_GD_GOT_32_6_X", ":", "return", "ELF", "::", "R_HEX_GD_GOT_32_6_X", ";", "case", "fixup_<ISA_LIT>_GD_GOT_16_X", ":", "return", "ELF", "::", "R_HEX_GD_GOT_16_X", ";", "case", "fixup_<ISA_LIT>_GD_GOT_11_X", ":", "return", "ELF", "::", "R_HEX_GD_GOT_11_X", ";", "case", "fixup_<ISA_LIT>_LD_GOT_32_6_X", ":", "return", "ELF", "::", "R_HEX_LD_GOT_32_6_X", ";", "case", "fixup_<ISA_LIT>_LD_GOT_16_X", ":", "return", "ELF", "::", "R_HEX_LD_GOT_16_X", ";", "case", "fixup_<ISA_LIT>_LD_GOT_11_X", ":", "return", "ELF", "::", "R_HEX_LD_GOT_11_X", ";", "case", "fixup_<ISA_LIT>_IE_32_6_X", ":", "return", "ELF", "::", "R_HEX_IE_32_6_X", ";", "case", "fixup_<ISA_LIT>_IE_16_X", ":", "return", "ELF", "::", "R_HEX_IE_16_X", ";", "case", "fixup_<ISA_LIT>_IE_GOT_32_6_X", ":", "return", "ELF", "::", "R_HEX_IE_GOT_32_6_X", ";", "case", "fixup_<ISA_LIT>_IE_GOT_16_X", ":", "return", "ELF", "::", "R_HEX_IE_GOT_16_X", ";", "case", "fixup_<ISA_LIT>_IE_GOT_11_X", ":", "return", "ELF", "::", "R_HEX_IE_GOT_11_X", ";", "case", "fixup_<ISA_LIT>_TPREL_32_6_X", ":", "return", "ELF", "::", "R_HEX_TPREL_32_6_X", ";", "case", "fixup_<ISA_LIT>_TPREL_16_X", ":", "return", "ELF", "::", "R_HEX_TPREL_16_X", ";", "case", "fixup_<ISA_LIT>_TPREL_11_X", ":", "return", "ELF", "::", "R_HEX_TPREL_11_X", ";", "case", "fixup_<ISA_LIT>_23_REG", ":", "return", "ELF", "::", "R_HEX_23_REG", ";", "case", "fixup_<ISA_LIT>_27_REG", ":", "return", "ELF", "::", "R_HEX_27_REG", ";", "case", "fixup_<ISA_LIT>_GD_PLT_B22_PCREL_X", ":", "return", "ELF", "::", "R_HEX_GD_PLT_B22_PCREL_X", ";", "case", "fixup_<ISA_LIT>_GD_PLT_B32_PCREL_X", ":", "return", "ELF", "::", "R_HEX_GD_PLT_B32_PCREL_X", ";", "case", "fixup_<ISA_LIT>_LD_PLT_B22_PCREL_X", ":", "return", "ELF", "::", "R_HEX_LD_PLT_B22_PCREL_X", ";"], "ground_truth": ["case", "fixup_<ISA_LIT>_LD_PLT_B32_PCREL_X", ":"], "File": "HexagonELFObjectWriter12", "Func": "getRelocType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16138, "Length": 347, "Cover_Rate": 0.3134598012646793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";"], "ground_truth": ["}"], "File": "MBlazeTargetMachine", "Func": "getInstrInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16139, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Dist", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "BitTracker17", "Func": "reset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16140, "Length": 7, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pbroadcastb128_gpr_mask", "(", "__A", ",", "(", "__v16qi", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_set1_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16141, "Length": 17, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["<ISA_LIT>TargetStreamer", "::", "emitDirectiveSetAt", "(", ")", ";"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetAt", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16142, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "getNonLibcallCSI", "(", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "{", "SmallVector", "<", "CalleeSavedInfo", ",", "<NUM_LIT>", ">", "NonLibcallCSI", ";"], "ground_truth": ["for", "(", "auto", "&", "CS", ":", "CSI", ")", "if", "(", "CS", ".", "getFrameIdx", "(", ")", ">=", "<NUM_LIT>", ")", "NonLibcallCSI", ".", "push_back", "(", "CS", ")", ";"], "File": "RISCVFrameLowering", "Func": "getNonLibcallCSI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16143, "Length": 53, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", "(", "*", "I", ")", "==", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "X86InstrInfo (2)3", "Func": "removeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16144, "Length": 51, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "Unsigned", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Swap", "=", "true", ";", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Unsigned", "=", "true", ";", "case", "<STR_LIT>", ":", "SSECC", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Opc", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ")", ";"], "ground_truth": ["Opc", "=", "Unsigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "X86ISelLowering (2)4", "Func": "LowerIntVSETCC_AVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16145, "Length": 135, "Cover_Rate": 0.39244186046511625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "SDValue", "FR0", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "<STR_LIT>", ",", "Glue", ")", ";", "unsigned", "PredR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "SDValue", "TPR", "=", "DAG", ".", "getCopyToReg", "(", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "PredR", ",", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "FR0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "RetVal", "=", "DAG", ".", "getCopyFromReg", "(", "TPR", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "PredR", ",", "<STR_LIT>", ")", ";", "Glue", "=", "TPR", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "RetVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ",", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", ",", "Glue", ")", ";"], "ground_truth": ["Glue", "=", "RetVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLowering114", "Func": "LowerCallResult", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16146, "Length": 169, "Cover_Rate": 0.5216049382716049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "auto", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", "=", "getFrameRegister", "(", "MF", ")", ";", "int64_t", "Offset", "=", "(", "TFI", "->", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", "+", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{"], "ground_truth": ["MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";"], "File": "SystemZRegisterInfo33", "Func": "eliminateFrameIndex", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16147, "Length": 166, "Cover_Rate": 0.3173996175908222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_min_ps", "(", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_minps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_min_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16148, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printSOImm", "(", "O", ",", "V2", ",", "VerboseAsm", ",", "MAI", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter100", "Func": "printSOImm2PartOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16149, "Length": 49, "Cover_Rate": 0.392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In2H", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "In1", ",", "In2L", ",", "In2H", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOp", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsF", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86ISelLowering117", "Func": "ReplaceATOMIC_BINARY_64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16150, "Length": 142, "Cover_Rate": 0.5482625482625483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "__builtin_neon_vcgeuv8hi", "(", "(", "int16x8_t", ")", "__b", ",", "(", "int16x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcleq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16151, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmCom8", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";"], "ground_truth": ["int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "MCS51AsmParser", "Func": "isImmCom8", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16152, "Length": 48, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__i", "=", "__value", ";", "__builtin_mve_vst4qv4sf", "(", "__addr", ",", "__rv", ".", "__o", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vst4q_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16153, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AdjustOptImpl", "::", "adjustBasicBlock", "(", "BasicBlock", "&", "BB", ")", "{", "if", "(", "!", "Disable<ISA_LIT>serializeICMP", "&&", "serializeICMPCrossBB", "(", "BB", ")", ")", "return", ";"], "ground_truth": ["}"], "File": "BPFAdjustOpt", "Func": "adjustBasicBlock", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16154, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CustomDAG", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDNode", "*", "WhereN", ")", ":", "DAG", "(", "DAG", ")", ",", "DL", "(", "WhereN", ")", "{"], "ground_truth": ["}"], "File": "VECustomDAG", "Func": "VECustomDAG", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16155, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initTIs", "(", "M", ",", "TIs", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86IndirectThunks", "Func": "doInitialization", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16156, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Index", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "Segment", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", "+", "<STR_LIT>", ")", ";", "if", "(", "Segment", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "||", "!", "Offset", ".", "isImm", "(", ")", "||", "MBB", ".", "computeRegisterLiveness", "(", "TRI", ",", "<STR_LIT>", ",", "I", ",", "<NUM_LIT>", ")", "!=", "MachineBasicBlock", "::", "LQR_Dead", ")", "return", ";", "const", "Register", "DstR", "=", "Dst", ".", "getReg", "(", ")", ";", "const", "Register", "SrcR1", "=", "Base", ".", "getReg", "(", ")", ";", "const", "Register", "SrcR2", "=", "Index", ".", "getReg", "(", ")", ";", "if", "(", "(", "SrcR1", "==", "<NUM_LIT>", "||", "SrcR1", "!=", "DstR", ")", "&&", "(", "SrcR2", "==", "<NUM_LIT>", "||", "SrcR2", "!=", "DstR", ")", ")", "return", ";", "if", "(", "Scale", ".", "getImm", "(", ")", ">", "<NUM_LIT>", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", "->", "dump", "(", ")", ";", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "MachineInstr", "*", "NewMI", "=", "nullptr", ";", "if", "(", "SrcR1", "!=", "<NUM_LIT>", "&&", "SrcR2", "!=", "<NUM_LIT>", ")", "{", "const", "MCInstrDesc", "&", "ADDrr", "=", "TII", "->", "get", "(", "getADDrrFromLEA", "(", "Opcode", ")", ")", ";", "const", "MachineOperand", "&", "Src", "=", "SrcR1", "==", "DstR", "?", "Index", ":", "Base", ";", "NewMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ADDrr", ",", "DstR", ")", ".", "addReg", "(", "DstR", ")", ".", "add", "(", "Src", ")", ";", "LLVM_DEBUG", "(", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "}", "if", "(", "Offset", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "const", "MCInstrDesc", "&", "ADDri", "=", "TII", "->", "get", "(", "getADDriFromLEA", "(", "Opcode", ",", "Offset", ")", ")", ";", "const", "MachineOperand", "&", "SrcR", "=", "SrcR1", "==", "DstR", "?", "Base", ":", "Index", ";", "NewMI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ADDri", ",", "DstR", ")", ".", "add", "(", "SrcR", ")", ".", "addImm", "(", "Offset", ".", "getImm", "(", ")", ")", ";", "LLVM_DEBUG", "(", "NewMI", "->", "dump", "(", ")", ";", ")", ";", "}", "if", "(", "NewMI", ")", "{", "MBB", ".", "getParent", "(", ")", "->", "substituteDebugValuesForInst", "(", "*", "I", ",", "*", "NewMI", ",", "<NUM_LIT>", ")", ";", "MBB", ".", "erase", "(", "I", ")", ";", "I", "=", "NewMI", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs1", "Func": "processInstructionForSlowLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16157, "Length": 374, "Cover_Rate": 0.8130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CmpOp0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CmpOp1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TrueOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseOp", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "CCMask", ";", "SDValue", "Flags", "=", "emitCmp", "(", "DAG", ",", "CmpOp0", ",", "CmpOp1", ",", "CC", ",", "CCMask", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "TrueOp", ")", ";", "Ops", ".", "push_back", "(", "FalseOp", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "CCMask", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Flags", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "File": "SystemZISelLowering118", "Func": "lowerSELECT_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16158, "Length": 168, "Cover_Rate": 0.8795811518324608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmLexer", "(", ")", "{", "RegisterAsmLexer", "<", "<ISA_LIT>AsmLexer", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["RegisterAsmLexer", "<", "ThumbAsmLexer", ">", "Y", "(", "TheThumbTarget", ")", ";"], "File": "ARMAsmLexer1", "Func": "LLVMInitializeARMAsmLexer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16159, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lea", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "StackReg", ")", ")", ";", "Lea", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "StackReg", ")", ")", ";", "Lea", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Lea", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ")", ";", "Lea", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["Lea", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86MCNaClExpander", "Func": "emitStackFixup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16160, "Length": 72, "Cover_Rate": 0.6371681415929203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addr", "=", "SET_SRC", "(", "addr", ")", ";", "}", "else", "{", "int", "i", ";", "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "recog_data", ".", "n_operands", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "GET_CODE", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "==", "MEM", ")", "{"], "ground_truth": ["addr", "=", "XEXP", "(", "recog_data", ".", "operand", "[", "i", "]", ",", "<NUM_LIT>", ")", ";"], "File": "i3863", "Func": "ix86_agi_dependant", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16161, "Length": 64, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "k_TraceSyncBarrierOpt", "&&", "<STR_LIT>", ")", ";", "return", "TSBOpt", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)3", "Func": "getTraceSyncBarrierOpt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16162, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "recog_data", ".", "n_operands", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "CONSTANT_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "{", "enum", "attr_mode", "mode", "=", "get_attr_mode", "(", "insn", ")", ";", "gcc_assert", "(", "!", "len", ")", ";", "if", "(", "shortform", "&&", "CONST_INT_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "recog_data", ".", "operand", "[", "i", "]", ")", ";", "switch", "(", "mode", ")", "{", "case", "MODE_QI", ":", "len", "=", "<NUM_LIT>", ";", "continue", ";", "case", "MODE_HI", ":", "ival", "=", "trunc_int_for_mode", "(", "ival", ",", "HImode", ")", ";", "break", ";", "case", "MODE_SI", ":", "ival", "=", "trunc_int_for_mode", "(", "ival", ",", "SImode", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IN_RANGE", "(", "ival", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["len", "=", "<NUM_LIT>", ";"], "File": "i386", "Func": "ix86_attr_length_immediate_default", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16163, "Length": 145, "Cover_Rate": 0.6561085972850679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'s'", ")", "return", "RegName", "+", "<NUM_LIT>", ";", "return", "RegName", "+", "<NUM_LIT>", ";", "case", "'c'", ":", "if", "(", "RegName", "[", "<NUM_LIT>", "]", "==", "'r'", ")", "return", "RegName", "+", "<NUM_LIT>", ";", "}", "return", "RegName", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter (2)1", "Func": "stripRegisterPrefix", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16164, "Length": 41, "Cover_Rate": 0.5616438356164384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCCCCallTo", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "isTailCall", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "LowerCCCCallTo", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16165, "Length": 63, "Cover_Rate": 0.9402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "OpVT", "==", "<STR_LIT>", "||", "OpVT", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "(", "hasHardQuad", "&&", "TLI", ".", "isTypeLegal", "(", "OpVT", ")", ")", ")", "return", "SDValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering35", "Func": "LowerUINT_TO_FP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16166, "Length": 40, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Target", "&", "getThe<ISA_LIT>beTarget", "(", ")", "{", "static", "Target", "The<ISA_LIT>beTarget", ";", "return", "The<ISA_LIT>beTarget", ";"], "ground_truth": ["}"], "File": "BPFTargetInfo", "Func": "getTheBPFbeTarget", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16167, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "codes", "[", "cost", "]", ".", "code", "=", "UNKNOWN", ";", "codes", "[", "cost", "]", ".", "method", "=", "METHOD_NORMAL", ";", "codes", "[", "cost", "]", ".", "value", "=", "low_part", "&", "~", "(", "IMM_REACH", "-", "<NUM_LIT>", ")", ";", "codes", "[", "cost", "]", ".", "curr_value", "=", "codes", "[", "cost", "]", ".", "value", ";", "cost", "++", ";", "HOST_WIDE_INT", "iorv", "=", "low_part", "&", "(", "IMM_REACH", "-", "<NUM_LIT>", ")", ";", "if", "(", "iorv", "!=", "<NUM_LIT>", ")", "{", "codes", "[", "cost", "]", ".", "code", "=", "IOR", ";", "codes", "[", "cost", "]", ".", "method", "=", "METHOD_NORMAL", ";", "codes", "[", "cost", "]", ".", "value", "=", "iorv", ";", "codes", "[", "cost", "]", ".", "curr_value", "=", "low_part", ";", "cost", "++", ";", "}", "}", "if", "(", "TARGET_64BIT", ")", "{", "bool", "lu32i", "[", "<NUM_LIT>", "]", "=", "{", "(", "value", "&", "LU32I_B", ")", "==", "<NUM_LIT>", ",", "(", "value", "&", "LU32I_B", ")", "==", "LU32I_B", "}", ";", "bool", "lu52i", "[", "<NUM_LIT>", "]", "=", "{", "(", "value", "&", "LU52I_B", ")", "==", "<NUM_LIT>", ",", "(", "value", "&", "LU52I_B", ")", "==", "LU52I_B", "}", ";", "int", "sign31", "=", "(", "value", "&", "(", "HOST_WIDE_INT_1U", "<<", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ";", "int", "sign51", "=", "(", "value", "&", "(", "HOST_WIDE_INT_1U", "<<", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ";", "if", "(", "lu32i", "[", "sign31", "]", "&&", "lu52i", "[", "sign31", "]", ")", "return", "cost", ";", "else", "if", "(", "lu32i", "[", "sign31", "]", ")", "{", "codes", "[", "cost", "]", ".", "method", "=", "METHOD_LU52I", ";", "codes", "[", "cost", "]", ".", "value", "=", "value", "&", "LU52I_B", ";", "codes", "[", "cost", "]", ".", "curr_value", "=", "value", ";", "return", "cost", "+", "<NUM_LIT>", ";", "}", "codes", "[", "cost", "]", ".", "method", "=", "METHOD_LU32I", ";"], "ground_truth": ["codes", "[", "cost", "]", ".", "value", "=", "(", "value", "&", "LU32I_B", ")", "|", "(", "sign51", "?", "LU52I_B", ":", "<NUM_LIT>", ")", ";"], "File": "loongarch1", "Func": "loongarch_build_integer", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16168, "Length": 282, "Cover_Rate": 0.6225165562913907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "ScalarTy", "=", "LLT", "::", "scalar", "(", "Op1Ty", ".", "getSizeInBits", "(", ")", ")", ";", "const", "RegisterBank", "&", "FPRBank", "=", "*", "RBI", ".", "getRegBank", "(", "Op1", ",", "MRI", ",", "TRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "getRegClassForTypeOnBank", "(", "Op1Ty", ".", "multiplyElements", "(", "<NUM_LIT>", ")", ",", "FPRBank", ")", ";", "MachineInstr", "*", "WidenedOp1", "=", "emitScalarToVector", "(", "ScalarTy", ".", "getSizeInBits", "(", ")", ",", "DstRC", ",", "Op1", ",", "MIRBuilder", ")", ";", "MachineInstr", "*", "WidenedOp2", "=", "emitScalarToVector", "(", "ScalarTy", ".", "getSizeInBits", "(", ")", ",", "DstRC", ",", "Op2", ",", "MIRBuilder", ")", ";", "if", "(", "!", "WidenedOp1", "||", "!", "WidenedOp2", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "unsigned", "InsertOpc", ",", "InsSubRegIdx", ";", "std", "::", "tie", "(", "InsertOpc", ",", "InsSubRegIdx", ")", "=", "getInsertVecEltOpInfo", "(", "FPRBank", ",", "ScalarTy", ".", "getSizeInBits", "(", ")", ")", ";", "if", "(", "!", "Dst", ")", "Dst", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "auto", "InsElt", "=", "MIRBuilder", ".", "buildInstr", "(", "InsertOpc", ",", "{", "*", "Dst", "}", ",", "{", "WidenedOp1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "WidenedOp2", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "constrainSelectedInstRegOperands", "(", "*", "InsElt", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "return", "&", "*", "InsElt", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "emitVectorConcat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16169, "Length": 218, "Cover_Rate": 0.6106442577030813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CriticalPathRCs", ".", "push_back", "(", "has<ISA_LIT>64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";", "return", "OptLevel", ">=", "CodeGenOpt", "::", "Aggressive", ";"], "ground_truth": ["}"], "File": "MipsSubtarget10", "Func": "enablePostRAScheduler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16170, "Length": 23, "Cover_Rate": 0.3770491803278688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3SelectionDAGInfo", "Func": "~LC3SelectionDAGInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16171, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{"], "ground_truth": ["return", "CSR_RegMask", ";"], "File": "LanaiRegisterInfo", "Func": "getCallPreservedMask", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16172, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CanAcceptCarrySet", "=", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ")", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "||", "(", "FullInst", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "FullInst", ".", "endswith", "(", "<STR_LIT>", ")", ")", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "{", "CanAcceptPredicationCode", "=", "false", ";", "}", "else", "if", "(", "!", "isThumb", "(", ")", ")", "{", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", "&&", "!", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "hasV6MOps", "(", ")", ")", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", ";"], "ground_truth": ["else", "CanAcceptPredicationCode", "=", "Mnemonic", "!=", "<STR_LIT>", "&&", "Mnemonic", "!=", "<STR_LIT>", ";"], "File": "ARMAsmParser1", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16173, "Length": 400, "Cover_Rate": 0.936768149882904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "int", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "VT", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Node", "->", "hasOneUse", "(", ")", ")", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "Opc", ",", "VT", ",", "TFI", ",", "imm", ")", ";", "else", "ReplaceNode", "(", "Node", ",", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "VT", ",", "TFI", ",", "imm", ")", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "OR1KISelDAGToDAG1", "Func": "Select", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16174, "Length": 104, "Cover_Rate": 0.47706422018348627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>II", "::", "isLoadInst", "(", "MCI", ")", ")", "{", "idx", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<ISA_LIT>II", "::", "isSPUInst", "(", "MCI", ")", ")", "{", "idx", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<ISA_LIT>II", "::", "isVPUInst", "(", "MCI", ")", ")", "{"], "ground_truth": ["idx", "=", "<NUM_LIT>", ";"], "File": "TPCInstPrinter", "Func": "getSortedInstrsFromBundle", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16175, "Length": 46, "Cover_Rate": 0.30666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "TYPE_MODE", "(", "valtype", ")", "==", "DCmode", ")", "{", "return", "gen_rtx_PARALLEL", "(", "DCmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_ARG_RETURN", ")", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_ARG_RETURN", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_ARG_RETURN", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "GP_ARG_RETURN", "+", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", "if", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "TYPE_PRECISION", "(", "valtype", ")", "<", "BITS_PER_WORD", ")", "||", "POINTER_TYPE_P", "(", "valtype", ")", ")", "mode", "=", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";"], "ground_truth": ["else", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";"], "File": "rs60003", "Func": "rs6000_function_value", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16176, "Length": 134, "Cover_Rate": 0.34986945169712796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm256_insertf128_pd", "(", "_mm256_castpd128_pd256", "(", "__L", ")", ",", "__H", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_set_m128d", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16177, "Length": 14, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "do", "{", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "base_used", "=", "cfun", "->", "machine", "->", "split_branches_pending_p", "||", "crtl", "->", "uses_const_pool", "||", "(", "!", "DISP_IN_RANGE", "(", "frame_size", ")", "&&", "!", "CONST_OK_FOR_K", "(", "frame_size", ")", ")", ";", "if", "(", "!", "base_used", ")", "cfun", "->", "machine", "->", "base_reg", "=", "NULL_RTX", ";"], "ground_truth": ["else", "if", "(", "crtl", "->", "is_leaf", "&&", "!", "df_regs_ever_live_p", "(", "<NUM_LIT>", ")", ")", "cfun", "->", "machine", "->", "base_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";"], "File": "s3904", "Func": "s390_init_frame_layout", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16178, "Length": 73, "Cover_Rate": 0.5289855072463768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "VT", ",", "true", ")", ")", "return", "false", ";", "<ISA_LIT>AddressMode", "AM", ";"], "ground_truth": ["if", "(", "!", "<ISA_LIT>SelectAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ")", "return", "false", ";"], "File": "X86FastISel112", "Func": "X86SelectStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16179, "Length": 45, "Cover_Rate": 0.4891304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Terminator", "=", "&", "BB", "->", "instr_back", "(", ")", ";", "if", "(", "Terminator", "->", "isUnconditionalBranch", "(", ")", "&&", "I", "!=", "Terminator", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "Terminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BB", "->", "isLayoutSuccessor", "(", "Succ", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Terminator", ")", ";", "Terminator", "->", "eraseFromParent", "(", ")", ";", "}", "}", "}", ";", "if", "(", "LoLoop", ".", "Revert", ")", "{", "if", "(", "LoLoop", ".", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RevertWhile", "(", "LoLoop", ".", "Start", ")", ";", "else", "LoLoop", ".", "Start", "->", "eraseFromParent", "(", ")", ";", "bool", "FlagsAlreadySet", "=", "RevertLoopDec", "(", "LoLoop", ".", "Dec", ",", "true", ")", ";", "RevertLoopEnd", "(", "LoLoop", ".", "End", ",", "FlagsAlreadySet", ")", ";", "}", "else", "{"], "ground_truth": ["LoLoop", ".", "Start", "=", "ExpandLoopStart", "(", "LoLoop", ")", ";"], "File": "ARMLowOverheadLoops20", "Func": "Expand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16180, "Length": 139, "Cover_Rate": 0.3904494382022472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "ST", ".", "is64Bit", "(", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "ST", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SparcFrameLowering29", "Func": "SparcFrameLowering", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16181, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DWord3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DWord1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DWord2", ")", ".", "addImm", "(", "AMDGPU", "::", "RSRC_DATA_FORMAT", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_MOV_B32", ")", ",", "DWord3", ")", ".", "addImm", "(", "AMDGPU", "::", "RSRC_DATA_FORMAT", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SRsrc", ")", ".", "addReg", "(", "DWord0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "DWord1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "DWord2", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "DWord3", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";", "MI", "->", "setDesc", "(", "get", "(", "NewOpcode", ")", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "else", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "false", ")", ";", "}", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SRsrc", ")", ";", "MI", "->", "addOperand", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MachineOperand", "::", "CreateImm", "(", "ImmOffset", ")", ")", ";", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "RI", ".", "getRegClass", "(", "get", "(", "NewOpcode", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", ")", ";", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";", "MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "S_LOAD_DWORDX8_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORDX8_SGPR", ":", "{", "MachineInstr", "*", "Lo", ",", "*", "Hi", ";", "splitSMRD", "(", "MI", ",", "&", "AMDGPU", "::", "SReg_128RegClass", ",", "AMDGPU", "::", "S_LOAD_DWORDX4_IMM", ",", "AMDGPU", "::", "S_LOAD_DWORDX4_SGPR", ",", "Lo", ",", "Hi", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "moveSMRDToVALU", "(", "Lo", ",", "MRI", ")", ";", "moveSMRDToVALU", "(", "Hi", ",", "MRI", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "S_LOAD_DWORDX16_IMM", ":", "case", "AMDGPU", "::", "S_LOAD_DWORDX16_SGPR", ":", "{"], "ground_truth": ["MachineInstr", "*", "Lo", ",", "*", "Hi", ";"], "File": "SIInstrInfo116", "Func": "moveSMRDToVALU", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16182, "Length": 418, "Cover_Rate": 0.5648648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V4DFmode", ":", "case", "V4DImode", ":", "case", "V16SFmode", ":", "case", "V16SImode", ":", "case", "V64QImode", ":", "case", "V32HImode", ":", "case", "V8DFmode", ":", "case", "V8DImode", ":", "if", "(", "!", "named", ")", "return", "NULL", ";", "break", ";", "}", "return", "construct_container", "(", "mode", ",", "orig_mode", ",", "type", ",", "<NUM_LIT>", ",", "cum", "->", "nregs", ",", "cum", "->", "sse_nregs", ",", "&", "x86_64_int_parameter_registers", "[", "cum", "->", "regno", "]", ",", "cum", "->", "sse_regno", ")", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "function_arg_64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16183, "Length": 68, "Cover_Rate": 0.4788732394366197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "hasAVLReg", "(", ")", ")", ";", "return", "AVLReg", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI", "Func": "getAVLReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16184, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodeIntRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodePredRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", ")", ")", ";", "break", ";", "case", "(", "<STR_LIT>", ")", ":", "++", "shift", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "++", "shift", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "|=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodeIntRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "<<", "shift", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodeDoubleRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "<<", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "<<", "<NUM_LIT>", ")", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "DecodeDoubleRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "++", "shift", ";", "case", "<STR_LIT>", ":", "++", "shift", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "Value", "|=", "insn", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Value", "<<", "shift", ")", ")", ";", "Value", "=", "(", "insn", ">>", "<NUM_LIT>", ")", "&", "UINT64_C", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["DecodeIntRegsRegisterClass", "(", "MI", ",", "Value", ",", "<NUM_LIT>", ",", "nullptr", ")", ";"], "File": "HexagonDisassembler13", "Func": "decodeSpecial", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16185, "Length": 470, "Cover_Rate": 0.3300561797752809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "No<ISA_LIT>16Attr", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "assert", "(", "!", "(", "<ISA_LIT>16Attr", "&&", "No<ISA_LIT>16Attr", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>16Attr", ")", "Subtarget", "=", "&", "<ISA_LIT>16Subtarget", ";", "else", "if", "(", "No<ISA_LIT>16Attr", ")", "Subtarget", "=", "&", "No<ISA_LIT>16Subtarget", ";", "else", "Subtarget", "=", "&", "DefaultSubtarget", ";", "MF", "->", "setSubtarget", "(", "Subtarget", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine79", "Func": "resetSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16186, "Length": 61, "Cover_Rate": 0.5700934579439252, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsIndirectCall", ";", "if", "(", "isCall", "(", "Inst", ".", "getOpcode", "(", ")", ",", "&", "IsIndirectCall", ")", ")", "{", "if", "(", "PendingCall", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "EmitBundleLock", "(", "true", ")", ";", "if", "(", "IsIndirectCall", ")", "{", "unsigned", "TargetReg", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "emitMask", "(", "TargetReg", ",", "IndirectBranchMaskReg", ",", "STI", ")", ";", "}", "<ISA_LIT>ELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "PendingCall", "=", "true", ";", "return", ";", "}", "if", "(", "PendingCall", ")", "{", "<ISA_LIT>ELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "EmitBundleUnlock", "(", ")", ";", "PendingCall", "=", "false", ";", "return", ";", "}"], "ground_truth": ["<ISA_LIT>ELFStreamer", "::", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";"], "File": "MipsNaClELFStreamer11", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16187, "Length": 111, "Cover_Rate": 0.4220532319391635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SPScale", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "TPCUnHardwareLoops", "Func": "InitSPScale", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16188, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_mulo", "(", "(", "vec_ushort8", ")", "(", "a", ")", ",", "vec_splat", "(", "(", "vec_ushort8", ")", "(", "si_from_ushort", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_mpyui", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16189, "Length": 34, "Cover_Rate": 0.723404255319149, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "matchShuffleWithSHUFPD", "(", "VT", ",", "V1", ",", "V2", ",", "ForceV1Zero", ",", "ForceV2Zero", ",", "Immediate", ",", "Mask", ",", "Zeroable", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ForceV1Zero", ")", "V1", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "if", "(", "ForceV2Zero", ")", "V2", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getTargetConstant", "(", "Immediate", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleWithSHUFPD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16190, "Length": 88, "Cover_Rate": 0.5146198830409356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "emitLabel", "(", "StubLabel", ")", ";", "OutStreamer", ".", "emitSymbolAttribute", "(", "MCSym", ".", "getPointer", "(", ")", ",", "MCSA_IndirectSymbol", ")", ";"], "ground_truth": ["if", "(", "MCSym", ".", "getInt", "(", ")", ")", "OutStreamer", ".", "emitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86AsmPrinter10", "Func": "emitNonLazySymbolPointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16191, "Length": 37, "Cover_Rate": 0.45121951219512196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepu32_pd", "(", "__m128i", "__A", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_cvtudq2pd256_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_cvtepu32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16192, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_altivec_vcmpeqfp_p", "(", "__CR6_EQ", ",", "a1", ",", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_all_ne", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16193, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrteq_f32", "(", "float32x4_t", "__a", ")", "{", "return", "__builtin_aarch64_rsqrtev4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vrsqrteq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16194, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "insn_is_load_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "MEM", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_SELECT", "&&", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "==", "MEM", ")", "return", "<NUM_LIT>", ";"], "File": "powerpcspe", "Func": "insn_is_load_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16195, "Length": 72, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mem", ")", "return", "MIB", ".", "addImm", "(", "Offset", ")", ".", "addFrameIndex", "(", "FI", ")", ";"], "ground_truth": ["else", "return", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "PPCInstrBuilder3", "Func": "addFrameReference", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16196, "Length": 31, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "&&", "<STR_LIT>", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{"], "ground_truth": ["MovePCtoLROffset", "=", "<NUM_LIT>", ";"], "File": "PPCCodeEmitter14", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16197, "Length": 64, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "short", "base_mode_size", "=", "GET_MODE_SIZE", "(", "base_mode", ")", ";", "int", "nregs", "=", "size", "/", "base_mode_size", ",", "i", ";", "rtx", "regs", ";", "regs", "=", "gen_rtx_PARALLEL", "(", "BLKmode", ",", "rtvec_alloc", "(", "nregs", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ")", "{", "XVECEXP", "(", "regs", ",", "<NUM_LIT>", ",", "i", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "base_mode", ",", "regno", ")", ",", "GEN_INT", "(", "base_mode_size", "*", "i", ")", ")", ";"], "ground_truth": ["regno", "+=", "base_mode_size", "/", "<NUM_LIT>", ";"], "File": "sparc3", "Func": "function_arg_vector_value", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16198, "Length": 81, "Cover_Rate": 0.801980198019802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CmpInst", "::", "FCMP_TRUE", ":", "{", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "ResultReg", ")", "{", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}", "const", "Value", "*", "LHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Predicate", "==", "CmpInst", "::", "FCMP_ORD", "||", "Predicate", "==", "CmpInst", "::", "FCMP_UNO", ")", "{", "const", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "RHS", ")", ";", "if", "(", "RHSC", "&&", "RHSC", "->", "isNullValue", "(", ")", ")", "RHS", "=", "LHS", ";", "}", "static", "const", "uint16_t", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "const", "uint16_t", "*", "SETFOpc", "=", "nullptr", ";", "switch", "(", "Predicate", ")", "{", "default", ":", "break", ";", "case", "CmpInst", "::", "FCMP_OEQ", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "CmpInst", "::", "FCMP_UNE", ":", "SETFOpc", "=", "&", "SETFOpcTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "break", ";", "}", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "SETFOpc", ")", "{", "if", "(", "!", "<ISA_LIT>FastEmitCompare", "(", "LHS", ",", "RHS", ",", "VT", ",", "I", "->", "getDebugLoc", "(", ")", ")", ")", "return", "false", ";", "Register", "FlagReg1", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "Register", "FlagReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FlagReg1", ")", ".", "addImm", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FlagReg2", ")", ".", "addImm", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "SETFOpc", "[", "<NUM_LIT>", "]", ")", ",", "ResultReg", ")", ".", "addReg", "(", "FlagReg1", ")", ".", "addReg", "(", "FlagReg2", ")", ";"], "File": "X86FastISel114", "Func": "X86SelectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16199, "Length": 361, "Cover_Rate": 0.5477996965098634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_CPU_ZARCH", "&&", "larl_operand", "(", "op", ",", "VOIDmode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TLS_SYMBOLIC_CONST", "(", "op", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "flag_pic", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "legitimate_constant_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16200, "Length": 35, "Cover_Rate": 0.660377358490566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddPromotedToType", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedLdStVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "EVT", "ElemTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "ElemTy", "!=", "<STR_LIT>", "&&", "ElemTy", "!=", "<STR_LIT>", ")", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "==", "<STR_LIT>", "||", "ElemTy", "==", "<STR_LIT>", ")", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "if", "(", "ElemTy", "!=", "<STR_LIT>", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "File": "ARMISelLowering54", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16201, "Length": 211, "Cover_Rate": 0.3376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mep_vector_mode_supported_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "mep", "Func": "mep_vector_mode_supported_p", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16202, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "ShiftExtend", ".", "Amount", ")", ")", ";"], "File": "AArch64AsmParser13", "Func": "addShiftOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16203, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "readInstruction32", "(", "Region", ",", "Address", ",", "Size", ",", "insn32", ")", ")", "{", "return", "Fail", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "instr", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Result", ";"], "File": "XCoreDisassembler", "Func": "getInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16204, "Length": 50, "Cover_Rate": 0.3424657534246575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "*", "(", "const", "__m512h", "*", ")", "__P", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_load_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16205, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "SmallSet", "<", "uint16_t", ",", "<NUM_LIT>", ">", "Uses", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Uses", ".", "insert", "(", "*", "AI", ")", ";", "}", "for", "(", "auto", "CS", ":", "AvailableRegs", ")", "if", "(", "!", "Uses", ".", "count", "(", "CS", ")", "&&", "CS", "!=", "<STR_LIT>", ")", "return", "CS", ";", "}"], "ground_truth": ["}"], "File": "X86FrameLowering (2)2", "Func": "findDeadCallerSavedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16206, "Length": 162, "Cover_Rate": 0.5510204081632653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PseudoSourceValue", "::", "GOT", ":", "case", "PseudoSourceValue", "::", "JumpTable", ":", "case", "PseudoSourceValue", "::", "GlobalValueCallEntry", ":", "case", "PseudoSourceValue", "::", "ExternalSymbolCallEntry", ":"], "ground_truth": ["case", "PseudoSourceValue", "::", "TargetCustom", ":"], "File": "AMDGPUTargetMachine45", "Func": "getAddressSpaceForPseudoSourceKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16207, "Length": 25, "Cover_Rate": 0.3472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "packConstantV2I16", "(", "N", ",", "DAG", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "packNegConstantV2I16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16208, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Comparison", "C", "(", "getCmp", "(", "DAG", ",", "CmpOp0", ",", "CmpOp1", ",", "CC", ",", "DL", ")", ")", ";", "if", "(", "C", ".", "Opcode", "==", "<STR_LIT>", "&&", "C", ".", "CCMask", "!=", "<STR_LIT>", "&&", "C", ".", "CCMask", "!=", "<STR_LIT>", "&&", "C", ".", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "ConstantSDNode", ">", "(", "C", ".", "Op1", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "isAbsolute", "(", "C", ".", "Op0", ",", "TrueOp", ",", "FalseOp", ")", ")", "return", "getAbsolute", "(", "DAG", ",", "DL", ",", "TrueOp", ",", "C", ".", "CCMask", "&", "<STR_LIT>", ")", ";", "if", "(", "isAbsolute", "(", "C", ".", "Op0", ",", "FalseOp", ",", "TrueOp", ")", ")", "return", "getAbsolute", "(", "DAG", ",", "DL", ",", "FalseOp", ",", "C", ".", "CCMask", "&", "<STR_LIT>", ")", ";", "}", "SDValue", "Glue", "=", "emitCmp", "(", "DAG", ",", "DL", ",", "C", ")", ";", "auto", "*", "TrueC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TrueOp", ")", ";", "auto", "*", "FalseC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FalseOp", ")", ";", "if", "(", "TrueC", "&&", "FalseC", ")", "{", "int64_t", "TrueVal", "=", "TrueC", "->", "getSExtValue", "(", ")", ";", "int64_t", "FalseVal", "=", "FalseC", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "TrueVal", "==", "-", "<NUM_LIT>", "&&", "FalseVal", "==", "<NUM_LIT>", ")", "||", "(", "TrueVal", "==", "<NUM_LIT>", "&&", "FalseVal", "==", "-", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["if", "(", "TrueVal", "==", "<NUM_LIT>", ")", "C", ".", "CCMask", "^=", "C", ".", "CCValid", ";"], "File": "SystemZISelLowering (2)1", "Func": "lowerSELECT_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16209, "Length": 223, "Cover_Rate": 0.436399217221135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "OR1KFrameLowering1", "Func": "OR1KFrameLowering", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16210, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "XtensaFrameLowering1", "Func": "emitPrologue", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16211, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "E", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ",", "E", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitValue", "(", "Value", ",", "Size", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "break", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "}", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "ParseDirectiveWord", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16212, "Length": 88, "Cover_Rate": 0.704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "getAddrLarge", "(", "CP", ",", "DAG", ")", ";", "}", "else", "if", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", ")", "{", "return", "getAddrTiny", "(", "CP", ",", "DAG", ")", ";", "}", "else", "{", "return", "getAddr", "(", "CP", ",", "DAG", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "LowerConstantPool", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16213, "Length": 47, "Cover_Rate": 0.44761904761904764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "HSAILTargetStreamer", "Func": "HSAILTargetStreamer", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16214, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EncodedVal", "=", "(", "RegWidth", "-", "CE", "->", "getValue", "(", ")", ")", "%", "RegWidth", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "EncodedVal", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "addBFILSBOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16215, "Length": 28, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "unsigned", "PTXVersion", "=", "STI", ".", "getPTXVersion", "(", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "PTXVersion", "/", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "(", "PTXVersion", "%", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "STI", ".", "getTargetName", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "NTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "if", "(", "NTM", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "bool", "HasFullDebugInfo", "=", "false", ";", "for", "(", "DICompileUnit", "*", "CU", ":", "M", ".", "debug_compile_units", "(", ")", ")", "{", "switch", "(", "CU", "->", "getEmissionKind", "(", ")", ")", "{", "case", "DICompileUnit", "::", "NoDebug", ":", "case", "DICompileUnit", "::", "DebugDirectivesOnly", ":", "break", ";", "case", "DICompileUnit", "::", "LineTablesOnly", ":", "case", "DICompileUnit", "::", "FullDebug", ":", "HasFullDebugInfo", "=", "true", ";", "break", ";", "}", "if", "(", "HasFullDebugInfo", ")", "break", ";", "}"], "ground_truth": ["if", "(", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", "&&", "HasFullDebugInfo", ")", "O", "<<", "<STR_LIT>", ";"], "File": "NVPTXAsmPrinter15", "Func": "emitHeader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16216, "Length": 161, "Cover_Rate": 0.7318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "F2003fRegisterInfo", "Func": "F2003fRegisterInfo", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16217, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "INT32_MAX", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "INT64_MAX", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "UINT32_MAX", "&&", "isLegalArithImmed", "(", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "C", "!=", "UINT64_MAX", "&&", "isLegalArithImmed", "(", "C", "+", "<NUM_LIT>", ")", ")", ")", "{", "CC", "=", "(", "CC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "C", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "(", "uint32_t", ")", "(", "C", "+", "<NUM_LIT>", ")", ":", "C", "+", "<NUM_LIT>", ";", "RHS", "=", "DAG", ".", "getConstant", "(", "C", ",", "VT", ")", ";", "}", "break", ";", "}", "}", "}", "if", "(", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "if", "(", "(", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "LoadSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "LoadSDNode", ">", "(", "LHS", ")", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "LHS", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["int16_t", "ValueofRHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", "->", "getZExtValue", "(", ")", ";"], "File": "AArch64ISelLowering117", "Func": "getAArch64Cmp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16218, "Length": 299, "Cover_Rate": 0.37848101265822787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ELFArch", "(", "<NUM_LIT>", ")", ",", "m_hasSRAM", "(", "false", ")", ",", "m_hasJMPCALL", "(", "false", ")", ",", "m_hasIJMPCALL", "(", "false", ")", ",", "m_hasEIJMPCALL", "(", "false", ")", ",", "m_hasADDSUBIW", "(", "false", ")", ",", "m_hasSmallStack", "(", "false", ")", ",", "m_hasMOVW", "(", "false", ")", ",", "m_hasLPM", "(", "false", ")", ",", "m_hasLPMX", "(", "false", ")", ",", "m_hasELPM", "(", "false", ")", ",", "m_hasELPMX", "(", "false", ")", ",", "m_hasSPM", "(", "false", ")", ",", "m_hasSPMX", "(", "false", ")", ",", "m_hasDES", "(", "false", ")", ",", "m_supportsRMW", "(", "false", ")", ",", "m_supportsMultiplication", "(", "false", ")", ",", "m_hasBREAK", "(", "false", ")", ",", "m_hasTinyEncoding", "(", "false", ")", ",", "m_FeatureSetDummy", "(", "false", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ",", "TSInfo", "(", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AVRSubtarget8", "Func": "AVRSubtarget", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16219, "Length": 172, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectFPExt", "(", "const", "Instruction", "*", "I", ")", "{", "Value", "*", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "EVT", "DestVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "||", "DestVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";"], "ground_truth": ["if", "(", "!", "SrcReg", ")", "return", "false", ";"], "File": "PPCFastISel17", "Func": "SelectFPExt", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16220, "Length": 83, "Cover_Rate": 0.8469387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyOptimizeReturned (2)", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16221, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getLoopDepth", "(", "ContLoop", ")", "<<", "<STR_LIT>", "<<", "getLoopDepth", "(", "ContingLoop", ")", "<<", "<STR_LIT>", ";", ")", ";"], "ground_truth": ["settleLoopcontBlock", "(", "ContingMBB", ",", "ContMBB", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "handleLoopcontBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16222, "Length": 29, "Cover_Rate": 0.3815789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "PassThru", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";", "Instruction", "*", "Root", "=", "I", ";", "Value", "*", "Load", "=", "tryCreateMaskedGatherOffset", "(", "I", ",", "Ptr", ",", "Root", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "Load", "=", "tryCreateMaskedGatherBase", "(", "I", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "Load", ")", "return", "nullptr", ";", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "PassThru", ")", "&&", "!", "match", "(", "PassThru", ",", "m_Zero", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "Load", "=", "Builder", ".", "CreateSelect", "(", "Mask", ",", "Load", ",", "PassThru", ")", ";"], "ground_truth": ["}"], "File": "MVEGatherScatterLowering", "Func": "lowerGather", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16223, "Length": 176, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "SelectT2AddrModeImm8", "(", "N", ",", "Base", ",", "OffImm", ")", ")", "return", "false", ";", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG117", "Func": "SelectT2AddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16224, "Length": 134, "Cover_Rate": 0.3839541547277937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OpcodeIndex", "=", "SOK_CRSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRBitSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRVectorSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VSXVectorSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRSaveSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadFloat8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadFloat4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadBitSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_SpillToVSR", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Int4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Int8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Float8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Float4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRBitSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRVectorSpill", ";"], "ground_truth": ["}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{"], "File": "PPCInstrInfo10", "Func": "getLoadOpcodeForSpill", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16225, "Length": 312, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ps", "&", "ConstantProperties", "::", "NaN", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "PosOrZero", ")", "os", "<<", "<STR_LIT>", ";", "if", "(", "Ps", "&", "ConstantProperties", "::", "NegOrZero", ")", "os", "<<", "<STR_LIT>", ";", "os", "<<", "'}'", ";", "return", ";", "}", "os", "<<", "<STR_LIT>", ";", "if", "(", "isBottom", "(", ")", ")", "{", "os", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "isTop", "(", ")", ")", "{", "os", "<<", "<STR_LIT>", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", "(", ")", ";", "++", "i", ")", "{", "const", "Constant", "*", "C", "=", "Values", "[", "i", "]", ";"], "ground_truth": ["if", "(", "i", "!=", "<NUM_LIT>", ")", "os", "<<", "<STR_LIT>", ";"], "File": "HexagonConstPropagation", "Func": "print", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16226, "Length": 111, "Cover_Rate": 0.5495049504950495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HABaseType", "Base", "=", "HA_UNKNOWN", ";", "uint64_t", "Members", "=", "<NUM_LIT>", ";", "bool", "result", "=", "isHomogeneousAggregate", "(", "Ty", ",", "Base", ",", "Members", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "result", "<<", "<STR_LIT>", ";", "Ty", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMISelLowering (2)", "Func": "functionArgumentNeedsConsecutiveRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16227, "Length": 50, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", ",", "RegNum", ",", "RegWidth", ";", "if", "(", "!", "Parse<ISA_LIT>Register", "(", "RegKind", ",", "Reg", ",", "RegNum", ",", "RegWidth", ")", ")", "{", "return", "nullptr", ";", "}", "if", "(", "isHsaAbiVersion3", "(", "&", "getSTI", "(", ")", ")", ")", "{", "if", "(", "!", "updateGprCountSymbols", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ")", "return", "nullptr", ";", "}", "else", "KernelScope", ".", "usesRegister", "(", "RegKind", ",", "RegNum", ",", "RegWidth", ")", ";"], "ground_truth": ["return", "<ISA_LIT>Operand", "::", "CreateReg", "(", "this", ",", "Reg", ",", "StartLoc", ",", "EndLoc", ")", ";"], "File": "AMDGPUAsmParser32", "Func": "parseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16228, "Length": 79, "Cover_Rate": 0.6370967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vrev32q_m_f16", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev32q_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16229, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "First", ")", "{", "if", "(", "NumZero", ")", "V", "=", "getZeroVector", "(", "<STR_LIT>", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "First", "=", "false", ";", "}", "V", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V", ",", "Op", ".", "getOperand", "(", "i", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ISelLowering (2)1", "Func": "LowerBuildVectorv8i16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16230, "Length": 68, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "lowerShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsBitRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Masked", "=", "lowerShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "SDValue", "PSHUFB", "=", "lowerShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Result", "=", "lowerShuffleAsLanePermuteAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "!", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{", "if", "(", "SDValue", "V", "=", "lowerShuffleAsByteRotateAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "bool", "V1InUse", ",", "V2InUse", ";", "return", "lowerShuffleAsBlendOfPSHUFBs", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ",", "V1InUse", ",", "V2InUse", ")", ";", "}"], "ground_truth": ["if", "(", "!", "V2", ".", "isUndef", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "lowerShuffleAsLanePermuteAndRepeatedMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";"], "File": "X86ISelLowering104", "Func": "lowerV64I8Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16231, "Length": 337, "Cover_Rate": 0.6083032490974729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "int64_t", "FrameOffset", "=", "MFI", ".", "getStackSize", "(", ")", "+", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "if", "(", "MI", ".", "mayLoadOrStore", "(", ")", ")", "{", "assert", "(", "FrameOffset", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ">=", "<NUM_LIT>", ")", ";", "int64_t", "Offset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "FrameOffset", ";", "if", "(", "static_cast", "<", "uint64_t", ">", "(", "Offset", ")", ">", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Offset", ")", ";"], "File": "WebAssemblyRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16232, "Length": 149, "Cover_Rate": 0.4421364985163205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_E500_DOUBLE", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ELF", "||", "TARGET_MACHO", ")", "{", "bool", "large_toc_ok", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", ")", "return", "false", ";", "large_toc_ok", "=", "(", "lra_in_progress", "&&", "TARGET_CMODEL", "!=", "CMODEL_SMALL", "&&", "small_toc_ref", "(", "x", ",", "VOIDmode", ")", ")", ";", "if", "(", "TARGET_TOC", "&&", "!", "large_toc_ok", ")", "return", "false", ";", "if", "(", "GET_MODE_NUNITS", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", "&&", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", "return", "false", ";"], "File": "rs60006", "Func": "legitimate_lo_sum_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16233, "Length": 114, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "result", ";", "if", "(", "!", "GET_MODE_BITSIZE", "(", "TYPE_MODE", "(", "type", ")", ")", ".", "is_constant", "(", "&", "result", ")", "||", "!", "pow2p_hwi", "(", "result", ")", ")", "result", "=", "TYPE_ALIGN", "(", "TREE_TYPE", "(", "type", ")", ")", ";", "return", "result", ";", "}", "return", "TYPE_ALIGN", "(", "type", ")", ";"], "ground_truth": ["}"], "File": "aarch641", "Func": "aarch64_vectorize_preferred_vector_alignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16234, "Length": 47, "Cover_Rate": 0.7121212121212122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "*", "Old", "=", "I", ";", "uint64_t", "Amount", "=", "Old", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "Amount", "=", "(", "Amount", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "assert", "(", "Amount", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "Amount", "/=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "Amount", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "Amount", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Amount", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["MachineInstr", "*", "New", ";"], "File": "XCoreFrameLowering25", "Func": "eliminateCallFramePseudoInstr", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16235, "Length": 151, "Cover_Rate": 0.5335689045936396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmBackend", "(", "bool", "Is64Bit", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "Is64Bit", "(", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "JVMAsmBackend", "Func": "JVMAsmBackend", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16236, "Length": 18, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Ld0", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Ld1", "->", "dump", "(", ")", ";", ")", ";"], "ground_truth": ["if", "(", "!", "Ld0", "->", "hasOneUse", "(", ")", "||", "!", "Ld1", "->", "hasOneUse", "(", ")", ")", "{"], "File": "ARMParallelDSP14", "Func": "AreSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16237, "Length": 51, "Cover_Rate": 0.45132743362831856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "llvm", "::", "findAllNVVMAnnotation", "(", "func", ",", "llvm", "::", "PropertyAnnotationNames", "[", "llvm", "::", "PROPERTY_ISWRITEONLY_IMAGE_PARAM", "]", ",", "annot", ")", ")", "{", "if", "(", "std", "::", "find", "(", "annot", ".", "begin", "(", ")", ",", "annot", ".", "end", "(", ")", ",", "arg", "->", "getArgNo", "(", ")", ")", "!=", "annot", ".", "end", "(", ")", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "NVPTXUtilities13", "Func": "isImageWriteOnly", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16238, "Length": 60, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint8x8_t", ")", "__builtin_aarch64_get_dregoiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint8x8_t", ")", "__builtin_aarch64_get_dregoiv8qi", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld2_dup_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16239, "Length": 37, "Cover_Rate": 0.578125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>SelectTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "<ISA_LIT>SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "<ISA_LIT>SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "ExtractValue", ":", "return", "<ISA_LIT>SelectExtractValue", "(", "I", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "{", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "DstVT", ".", "bitsGT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectZExt", "(", "I", ")", ";"], "ground_truth": ["if", "(", "DstVT", ".", "bitsLT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectTrunc", "(", "I", ")", ";"], "File": "X86FastISel39", "Func": "TargetSelectInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16240, "Length": 113, "Cover_Rate": 0.3843537414965986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "MCConstantExpr", "::", "Create", "(", "Cc", ",", "getContext", "(", ")", ")", ",", "NameLoc", ",", "E", ")", ")", ";", "}", "else", "{", "return", "parseMathOperation", "(", "Name", ",", "NameLoc", ",", "Operands", ")", ";", "}", "Format", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "Format", ",", "NameLoc", ")", ")", ";", "}", "setFpFormat", "(", "Format", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "ParseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser3", "Func": "ParseInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16241, "Length": 252, "Cover_Rate": 0.581986143187067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "spill_fill_data", ".", "save_gr_used_mask", "=", "current_frame_info", ".", "gr_used_mask", ";", "spill_fill_data", ".", "n_iter", "=", "<NUM_LIT>", "+", "(", "n_spills", ">", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "spill_fill_data", ".", "n_iter", ";", "++", "i", ")", "{", "int", "regno", "=", "next_scratch_gr_reg", "(", ")", ";", "spill_fill_data", ".", "iter_reg", "[", "i", "]", "=", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ";", "current_frame_info", ".", "gr_used_mask", "|=", "<NUM_LIT>", "<<", "regno", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "setup_spill_pointers", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16242, "Length": 66, "Cover_Rate": 0.38823529411764707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>BaseTargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "tm", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)4", "Func": "ARMDAGToDAGISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16243, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LRSpillSlotSet", ";"], "ground_truth": ["}"], "File": "XCoreMachineFunctionInfo", "Func": "hasLRSpillSlot", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16244, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InFlag", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "GetDynamicTLSAddr", "(", "DAG", ",", "Chain", ",", "GA", ",", "&", "InFlag", ",", "PtrVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "LowerToTLSGeneralDynamicModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16245, "Length": 53, "Cover_Rate": 0.3063583815028902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s16_s32", "(", "int32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x8_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_s16_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16246, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasStandardEncoding", "(", ")", "||", "allowMixed16_32", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)", "Func": "enableLongBranchPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16247, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUAsmParser", "::", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseGLC", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseNamedBit", "(", "<STR_LIT>", ",", "Operands", ")", ";"], "File": "AMDGPUAsmParser18", "Func": "parseGLC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16248, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "<STR_LIT>", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "<STR_LIT>", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "<STR_LIT>", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "NewUseOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewUseOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewUseOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "Commute", ")", "return", "false", ";", "ImmVal", "=", "-", "ImmVal", ";", "NewUseOpc", "=", "<STR_LIT>", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "<STR_LIT>", "(", "ImmVal", ")", ")", "return", "false", ";", "SOImmValV1", "=", "(", "uint32_t", ")", "<STR_LIT>", "(", "ImmVal", ")", ";", "SOImmValV2", "=", "(", "uint32_t", ")", "<STR_LIT>", "(", "ImmVal", ")", ";", "switch", "(", "UseOpc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "NewUseOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewUseOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewUseOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "break", ";", "}", "}", "}", "}", "unsigned", "OpIdx", "=", "Commute", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Reg1", "=", "UseMI", "->", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "bool", "isKill", "=", "UseMI", "->", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "UseMI", "->", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewUseOpc", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addImm", "(", "SOImmValV1", ")", ")", ")", ";", "UseMI", "->", "setDesc", "(", "get", "(", "NewUseOpc", ")", ")", ";", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "SOImmValV2", ")", ";", "DefMI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)", "Func": "FoldImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16249, "Length": 340, "Cover_Rate": 0.4644808743169399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "AluT_XYZW", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "{", "return", "AluDiscarded", ";", "}", "break", ";", "default", ":", "break", ";", "}", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", "||", "TII", "->", "isCubeOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "TII", "->", "isReductionOp", "(", "MI", "->", "getOpcode", "(", ")", ")", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "AluT_XYZW", ";", "}", "if", "(", "TII", "->", "isLD<ISA_LIT>nstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "return", "AluT_X", ";", "}", "unsigned", "DestSubReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "switch", "(", "DestSubReg", ")", "{", "case", "<STR_LIT>", ":", "return", "AluT_X", ";", "case", "<STR_LIT>", ":", "return", "AluT_Y", ";", "case", "<STR_LIT>", ":", "return", "AluT_Z", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "R600MachineScheduler13", "Func": "getAluKind", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16250, "Length": 146, "Cover_Rate": 0.42565597667638483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "!", "nios2_large_offset_p", "(", "XINT", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_unspec_reloc_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16251, "Length": 39, "Cover_Rate": 0.8478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "RAOffset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "FPOffset", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "isPIC", ")", "&&", "(", "MFI", "->", "hasCalls", "(", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<ISA_LIT>FI", "->", "getGPStackOffset", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsRegisterInfo18", "Func": "emitPrologue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16252, "Length": 151, "Cover_Rate": 0.3552941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ")", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ")", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "lower<ISA_LIT>FPLogicOp", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "combineFAnd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16253, "Length": 89, "Cover_Rate": 0.8317757009345794, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "dest", ",", "GEN_INT", "(", "val", ")", ")", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "gen_safe_SET64", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16254, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintExpr", "(", "const", "HCE", "::", "ExtExpr", "&", "E", ",", "const", "<ISA_LIT>RegisterInfo", "&", "I", ")", ":", "Ex", "(", "E", ")", ",", "HRI", "(", "I", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "PrintExpr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16255, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmlsdhxq_m", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vqrdmlsdhxq_m_s16", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmlsdhxq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16256, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AbsoluteStub", "::", "~", "<ISA_LIT>AbsoluteStub", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonAbsoluteStub", "Func": "~HexagonAbsoluteStub", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16257, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "auto", "Reg", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "Reserved", ".", "set", "(", "Reg", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "WebAssemblyRegisterInfo11", "Func": "getReservedRegs", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16258, "Length": 33, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "(", "Subtarget", "->", "useMovt", "(", ")", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", ">=", "<NUM_LIT>", "&&", "RHSC", "<", "<NUM_LIT>", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "Base", "=", "N", ";"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16259, "Length": 218, "Cover_Rate": 0.662613981762918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm9Lsb0", "(", ")", "const", "{"], "ground_truth": ["return", "(", "isConstantImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "getConstantImm", "(", ")", ")", ")", ";"], "File": "RV16KAsmParser", "Func": "isUImm9Lsb0", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16260, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "<=", "<NUM_LIT>", ")", "{", "return", "LLT", "::", "scalar", "(", "Size", ")", ";", "}", "return", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "Size", "/", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "getBitcastRegisterType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16261, "Length": 44, "Cover_Rate": 0.8301886792452831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "<ISA_LIT>ArchVersion", "(", "RV32", ")", ",", "HasM", "(", "false", ")", ",", "HasA", "(", "false", ")", ",", "HasF", "(", "false", ")", ",", "HasD", "(", "false", ")", ",", "IsR5CY", "(", "false", ")", ",", "TargetTriple", "(", "TT", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "TSInfo", "(", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVSubtarget23", "Func": "RISCVSubtarget", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16262, "Length": 100, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";"], "ground_truth": ["RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Z", "(", "getTheARM64Target", "(", ")", ")", ";"], "File": "AArch64AsmParser1", "Func": "LLVMInitializeAArch64AsmParser", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16263, "Length": 22, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcvtq_m_from_f_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcvtq_x_u16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16264, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "::", "write", "<", "uint32_t", ">", "(", "&", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", ",", "static_cast", "<", "uint32_t", ">", "(", "Value", ")", ",", "Endian", ")", ";", "}", "else", "if", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_Data_4", ")", "{", "<STR_LIT>", "::", "write", "<", "uint32_t", ">", "(", "&", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "]", ",", "Value", ",", "Endian", ")", ";", "}", "else", "if", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_Data_8", ")", "{", "<STR_LIT>", "::", "write", "<", "uint64_t", ">", "(", "&", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "]", ",", "Value", ",", "Endian", ")", ";", "}", "else", "if", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_PCRel_4", ")", "{", "Value", "=", "(", "uint32_t", ")", "(", "(", "Value", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "Endian", "==", "<STR_LIT>", ")", "{", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "write32le", "(", "&", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", ",", "Value", ")", ";", "}", "else", "{", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "write32be", "(", "&", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", ",", "Value", ")", ";", "}", "}", "else", "{", "assert", "(", "Fixup", ".", "getKind", "(", ")", "==", "FK_PCRel_2", ")", ";", "Value", "=", "(", "uint16_t", ")", "(", "(", "Value", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["<STR_LIT>", "::", "write", "<", "uint16_t", ">", "(", "&", "Data", "[", "Fixup", ".", "getOffset", "(", ")", "+", "<NUM_LIT>", "]", ",", "Value", ",", "Endian", ")", ";"], "File": "BPFAsmBackend16", "Func": "applyFixup", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16265, "Length": 256, "Cover_Rate": 0.7596439169139466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "NewOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "NewOps", "[", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", "=", "NewPtr", ";", "return", "SDValue", "(", "DAG", ".", "UpdateNodeOperands", "(", "N", ",", "NewOps", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "performMemSDNodeCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16266, "Length": 61, "Cover_Rate": 0.4206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_usra_nv4si_uuus", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsraq_n_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16267, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeBranchTarget1SImm16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16268, "Length": 17, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "NPEnginePassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "NPEngineTargetMachine", "Func": "createPassConfig", "Target": "NPEngine", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16269, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "AbsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GlobalBase", ",", "RelAddr", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "AbsAddr", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering13", "Func": "LowerGlobalAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16270, "Length": 144, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{"], "ground_truth": ["if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "File": "RISCVAsmBackend10", "Func": "writeNopData", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16271, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Target", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "CompareTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "ground_truth": ["SDVTList", "CompareVT", "=", "CurDAG", "->", "getVTList", "(", "CompareTys", ")", ";"], "File": "LEGISelDAGToDAG", "Func": "SelectConditionalBranch", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16272, "Length": 71, "Cover_Rate": 0.35858585858585856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmBackend41", "Func": "DarwinPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16273, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "VectorList", ".", "RegNum", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "VectorList", ".", "LaneIndex", ")", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addVecListIndexedOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16274, "Length": 28, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Size", "||", "MI", ".", "isDebugOrPseudoInstr", "(", ")", "||", "MI", ".", "isPosition", "(", ")", "||", "MI", ".", "isKill", "(", ")", "||", "MI", ".", "isImplicitDef", "(", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "isInlineAsm", "(", ")", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "Size", ";"], "ground_truth": ["}"], "File": "SystemZLongBranch", "Func": "getInstSizeInBytes", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16275, "Length": 67, "Cover_Rate": 0.6836734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>CC", ";", "SDValue", "EFLAGS", "=", "emitFlagsForSetcc", "(", "Op0", ",", "Op1", ",", "CC", ",", "dl", ",", "DAG", ",", "<ISA_LIT>CC", ")", ";", "if", "(", "!", "EFLAGS", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<ISA_LIT>CC", ",", "EFLAGS", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16276, "Length": 47, "Cover_Rate": 0.3092105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmovl_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16277, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "FirstOp", "=", "nullptr", ";", "MachineInstr", "*", "LastOp", "=", "nullptr", ";", "int", "LastOffset", "=", "<NUM_LIT>", ";", "unsigned", "LastOpcode", "=", "<NUM_LIT>", ";", "unsigned", "LastBytes", "=", "<NUM_LIT>", ";", "unsigned", "NumMove", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "Ops", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "MachineInstr", "*", "Op", "=", "Ops", "[", "i", "]", ";", "unsigned", "Loc", "=", "MI2LocMap", "[", "Op", "]", ";", "if", "(", "Loc", "<=", "FirstLoc", ")", "{", "FirstLoc", "=", "Loc", ";", "FirstOp", "=", "Op", ";", "}", "if", "(", "Loc", ">=", "LastLoc", ")", "{", "LastLoc", "=", "Loc", ";", "LastOp", "=", "Op", ";", "}", "unsigned", "LSMOpcode", "=", "getLoadStoreMultipleOpcode", "(", "Op", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "LastOpcode", "&&", "LSMOpcode", "!=", "LastOpcode", ")", "break", ";", "int", "Offset", "=", "getMemoryOpOffset", "(", "Op", ")", ";", "unsigned", "Bytes", "=", "getLSMultipleTransferSize", "(", "Op", ")", ";", "if", "(", "LastBytes", ")", "{", "if", "(", "Bytes", "!=", "LastBytes", "||", "Offset", "!=", "(", "LastOffset", "+", "(", "int", ")", "Bytes", ")", ")", "break", ";", "}", "LastOffset", "=", "Offset", ";", "LastBytes", "=", "Bytes", ";", "LastOpcode", "=", "LSMOpcode", ";", "if", "(", "++", "NumMove", "==", "<NUM_LIT>", ")", "break", ";", "}", "if", "(", "NumMove", "<=", "<NUM_LIT>", ")", "Ops", ".", "pop_back", "(", ")", ";", "else", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "MemOps", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "MemRegs", ";", "for", "(", "int", "i", "=", "NumMove", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "MemOps", ".", "insert", "(", "Ops", "[", "i", "]", ")", ";", "MemRegs", ".", "insert", "(", "Ops", "[", "i", "]", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "}", "bool", "DoMove", "=", "(", "LastLoc", "-", "FirstLoc", ")", "<=", "NumMove", "*", "<NUM_LIT>", ";", "if", "(", "DoMove", ")", "DoMove", "=", "IsSafeAndProfitableToMove", "(", "isLd", ",", "Base", ",", "FirstOp", ",", "LastOp", ",", "MemOps", ",", "MemRegs", ",", "TRI", ")", ";", "if", "(", "!", "DoMove", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMove", ";", "++", "i", ")", "Ops", ".", "pop_back", "(", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "InsertPos", "=", "isLd", "?", "FirstOp", ":", "LastOp", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", "&&", "(", "MemOps", ".", "count", "(", "InsertPos", ")", "||", "InsertPos", "->", "isDebugValue", "(", ")", ")", ")", "++", "InsertPos", ";", "MachineInstr", "*", "Op0", "=", "Ops", ".", "back", "(", ")", ";", "MachineInstr", "*", "Op1", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ";", "unsigned", "FirstReg", "=", "<NUM_LIT>", ",", "SecondReg", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "<NUM_LIT>", ",", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "Pred", "=", "<STR_LIT>", ";", "bool", "isT2", "=", "false", ";"], "ground_truth": ["unsigned", "NewOpc", "=", "<NUM_LIT>", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "RescheduleOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16278, "Length": 429, "Cover_Rate": 0.44780793319415446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "return", "false", ";", "int64_t", "Val", "=", "MCE", "->", "getValue", "(", ")", ";", "return", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "isImm1_31", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16279, "Length": 54, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "amdhsa", "::", "kernel_descriptor_t", "KD", ";", "memset", "(", "&", "KD", ",", "<NUM_LIT>", ",", "sizeof", "(", "KD", ")", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_FLOAT_DENORM_MODE_16_64", ",", "amdhsa", "::", "FLOAT_DENORM_MODE_FLUSH_NONE", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_DX10_CLAMP", ",", "<NUM_LIT>", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_ENABLE_IEEE_MODE", ",", "<NUM_LIT>", ")", ";", "AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc2", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC2_ENABLE_SGPR_WORKGROUP_ID_X", ",", "<NUM_LIT>", ")", ";", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "{"], "ground_truth": ["AMDHSA_BITS_SET", "(", "KD", ".", "compute_pgm_rsrc1", ",", "amdhsa", "::", "COMPUTE_PGM_RSRC1_WGP_MODE", ",", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureCuMode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "AMDGPUBaseInfo50", "Func": "getDefaultAmdhsaKernelDescriptor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16280, "Length": 107, "Cover_Rate": 0.722972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering (2)2", "Func": "allowsMisalignedMemoryAccesses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16281, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "Imm", "==", "<NUM_LIT>", "||", "Imm", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser120", "Func": "addMveSaturateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16282, "Length": 24, "Cover_Rate": 0.3037974683544304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler41", "Func": "DecodeCheriHWRegsRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16283, "Length": 41, "Cover_Rate": 0.6507936507936508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Subtarget", "::", "getMaxLocalMemSizeWithWaveCount", "(", "unsigned", "NWaves", ",", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "NWaves", "==", "<NUM_LIT>", ")", "return", "getLocalMemorySize", "(", ")", ";"], "ground_truth": ["unsigned", "WorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";"], "File": "AMDGPUSubtarget1", "Func": "getMaxLocalMemSizeWithWaveCount", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16284, "Length": 36, "Cover_Rate": 0.5070422535211268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DenseMap", "<", "int", ",", "unsigned", ">", "&", "getWinEHXMMSlotInfo", "(", ")", "const", "{"], "ground_truth": ["return", "WinEHXMMSlotInfo", ";", "}"], "File": "X86MachineFunctionInfo12", "Func": "getWinEHXMMSlotInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16285, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "<ISA_LIT>FI", "=", "static_cast", "<", "const", "<ISA_LIT>FrameLowering", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo84", "Func": "getReservedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16286, "Length": 99, "Cover_Rate": 0.358695652173913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isValueAvailable", "(", "ZExt", ")", "&&", "isTypeSupported", "(", "ZExt", "->", "getSrcTy", "(", ")", ",", "VT", ")", ")", "{", "SrcVT", "=", "VT", ";", "IsZExt", "=", "true", ";", "Src0", "=", "ZExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "else", "if", "(", "const", "auto", "*", "SExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Src0", ")", ")", "{", "if", "(", "!", "isIntExtFree", "(", "SExt", ")", ")", "{", "MVT", "VT", ";", "if", "(", "isValueAvailable", "(", "SExt", ")", "&&", "isTypeSupported", "(", "SExt", "->", "getSrcTy", "(", ")", ",", "VT", ")", ")", "{", "SrcVT", "=", "VT", ";", "IsZExt", "=", "false", ";", "Src0", "=", "SExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "Register", "Src0Reg", "=", "getRegForValue", "(", "Src0", ")", ";", "if", "(", "!", "Src0Reg", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "emitLSL_ri", "(", "VT", ",", "SrcVT", ",", "Src0Reg", ",", "ShiftVal", ",", "IsZExt", ")", ";", "if", "(", "ResultReg", ")", "{", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "AArch64FastISel18", "Func": "selectMul", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16287, "Length": 156, "Cover_Rate": 0.3723150357995227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "def_or_undef_macro", "(", "cpp_reader", "*", "pfile", ",", "const", "char", "*", "name", ",", "bool", "def_p", ")", "{", "if", "(", "def_p", ")", "cpp_define", "(", "pfile", ",", "name", ")", ";"], "ground_truth": ["else", "cpp_undef", "(", "pfile", ",", "name", ")", ";"], "File": "arc-c", "Func": "def_or_undef_macro", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16288, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "lc3b", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "LC3bTargetInfo", "Func": "LLVMInitializeLC3bTargetInfo", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16289, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "alpha_align_insns", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "alpha", "Func": "rest_of_align_insns", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16290, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VarArgsFrameOffset", ";"], "ground_truth": ["}"], "File": "VEMachineFunctionInfo", "Func": "getVarArgsFrameOffset", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16291, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unit", "=", "<NUM_LIT>", ";", "unit", "<", "ARRAY_SIZE", "(", "frv_unit_groups", ")", ";", "unit", "++", ")", "{", "group", "=", "frv_unit_groups", "[", "unit", "]", ";", "packet_group", "=", "&", "frv_packet", ".", "groups", "[", "group", "]", ";", "if", "(", "cursor", "[", "group", "]", "<", "packet_group", "->", "num_insns", ")", "{", "gcc_assert", "(", "packet_group", "->", "sorted", "[", "cursor", "[", "group", "]", "]", "!=", "packet_group", "->", "nop", ")", ";", "insns", "[", "to", "++", "]", "=", "packet_group", "->", "sorted", "[", "cursor", "[", "group", "]", "++", "]", ";", "}", "}", "gcc_assert", "(", "to", "==", "frv_packet", ".", "num_insns", ")", ";", "CLEAR_PACKING_FLAG", "(", "insns", "[", "to", "-", "<NUM_LIT>", "]", ")", ";", "for", "(", "from", "=", "<NUM_LIT>", ";", "from", "<", "to", "-", "<NUM_LIT>", ";", "from", "++", ")", "{", "remove_insn", "(", "insns", "[", "from", "]", ")", ";", "add_insn_before", "(", "insns", "[", "from", "]", ",", "insns", "[", "to", "-", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["SET_PACKING_FLAG", "(", "insns", "[", "from", "]", ")", ";"], "File": "frv2", "Func": "frv_reorder_packet", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16292, "Length": 148, "Cover_Rate": 0.669683257918552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Opcode", "||", "!", "adjustCCMasksForInstr", "(", "MI", ",", "Compare", ",", "CCUsers", ",", "Opcode", ")", ")", "return", "false", ";", "MachineInstr", "*", "BuiltMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ";", "for", "(", "const", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "BuiltMI", "->", "addOperand", "(", "MO", ")", ";", "BuiltMI", "->", "setMemRefs", "(", "MI", ".", "memoperands_begin", "(", ")", ",", "MI", ".", "memoperands_end", "(", ")", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "SystemZElimCompare3", "Func": "convertToLoadAndTest", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16293, "Length": 92, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI_end", "=", "MBB", ".", "end", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "STI", ".", "hasV4TOps", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "DisableDeallocRet", ")", "{", "MBB", ".", "erase", "(", "MBBI", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI_end", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "ground_truth": ["}"], "File": "HexagonFrameLowering24", "Func": "emitEpilogue", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16294, "Length": 167, "Cover_Rate": 0.8789473684210526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_NEG", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_PLUS", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}", "else", "if", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<", "<NUM_LIT>", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MINUS", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "arc1", "Func": "split_subsi", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16295, "Length": 84, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "FK_Data_1", ":", "Log2Size", "=", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "FK_Data_2", ":", "Log2Size", "=", "Log2_32", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "FK_Data_4", ":", "Log2Size", "=", "Log2_32", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sym", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_GOT", ")", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_POINTER_TO_GOT", ")", ";", "return", "true", ";", "case", "FK_Data_8", ":", "Log2Size", "=", "Log2_32", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sym", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_GOT", ")", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_POINTER_TO_GOT", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Log2Size", "=", "Log2_32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Sym", "->", "getKind", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "MCSymbolRefExpr", "::", "VK_PAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_TLVP_LOAD_PAGEOFF12", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "Log2Size", "=", "Log2_32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Sym", "->", "getKind", "(", ")", ")", "{", "default", ":", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "MCSymbolRefExpr", "::", "VK_PAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_PAGE21", ")", ";", "return", "true", ";", "case", "MCSymbolRefExpr", "::", "VK_GOTPAGE", ":", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_GOT_LOAD_PAGE21", ")", ";", "return", "true", ";"], "ground_truth": ["case", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", ":"], "File": "AArch64MachObjectWriter14", "Func": "getAArch64FixupKindMachOInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16296, "Length": 268, "Cover_Rate": 0.6997389033942559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", ")", "||", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", "||", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_DIFF_VEC", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_VEC", ")", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "NEXT_INSN", "(", "PREV_INSN", "(", "insn", ")", ")", ")", ")", "!=", "SEQUENCE", "&&", "get_attr_needs_delay_slot", "(", "insn", ")", "==", "NEEDS_DELAY_SLOT_YES", ")", "return", "<NUM_LIT>", ";", "if", "(", "sh_cpu", "==", "CPU_SH2E", "&&", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_DIFF_VEC", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "ADDR_VEC", "&&", "get_attr_type", "(", "insn", ")", "==", "TYPE_CBRANCH", "&&", "GET_CODE", "(", "PATTERN", "(", "NEXT_INSN", "(", "PREV_INSN", "(", "insn", ")", ")", ")", ")", "!=", "SEQUENCE", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", ")", "{", "int", "sum", "=", "<NUM_LIT>", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "const", "char", "*", "template", ";", "char", "c", ";", "int", "maybe_label", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "ASM_INPUT", ")", "template", "=", "XSTR", "(", "body", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "asm_noperands", "(", "body", ")", ">=", "<NUM_LIT>", ")", "template", "=", "decode_asm_operands", "(", "body", ",", "NULL", ",", "NULL", ",", "NULL", ",", "NULL", ")", ";", "else", "return", "<NUM_LIT>", ";", "do", "{", "int", "ppi_adjust", "=", "<NUM_LIT>", ";"], "ground_truth": ["do", "c", "=", "*", "template", "++", ";"], "File": "sh3", "Func": "sh_insn_length_adjustment", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16297, "Length": 251, "Cover_Rate": 0.6306532663316583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "IncDec", ",", "Addr", ",", "Load", ",", "AA", "}", ";"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "m_IncDecMBAbs", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16298, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMOVW", "(", ")", "const", "{", "return", "m_hasMOVW", ";"], "ground_truth": ["}"], "File": "MCS51Subtarget", "Func": "hasMOVW", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16299, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "File": "TeeRISCISelDAGToDAG", "Func": "getGlobalBaseReg", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16300, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFrameInfo", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFrameInfo", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";"], "ground_truth": ["assert", "(", "(", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AAPInstrInfo", "Func": "loadRegFromStackSlot", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16301, "Length": 84, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "bool", "ConsumeCarry", "=", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ";", "bool", "ProduceCarry", "=", "ConsumeCarry", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "bool", "IsAdd", "=", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Lo0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "Sub1", ")", ";", "SDNode", "*", "Lo1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "RHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "RHS", ",", "Sub1", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CarryOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDNode", "*", "AddLo", ";", "if", "(", "!", "ConsumeCarry", ")", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Lo1", ",", "<NUM_LIT>", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}", "else", "{", "SDValue", "Args", "[", "]", "=", "{", "SDValue", "(", "Lo0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Lo1", ",", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "AddLo", "=", "CurDAG", "->", "getMachineNode", "(", "CarryOpc", ",", "DL", ",", "VTList", ",", "Args", ")", ";", "}"], "ground_truth": ["SDValue", "AddHiArgs", "[", "]", "=", "{"], "File": "AMDGPUISelDAGToDAG107", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16302, "Length": 293, "Cover_Rate": 0.5700389105058365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DebuggerInsertNops", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "SIDebuggerInsertNops", "Func": "SIDebuggerInsertNops", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16303, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flags", "&", "SECTION_CODE", ")", "*", "f", "++", "=", "'x'", ";"], "ground_truth": ["if", "(", "strncmp", "(", "name", ",", "LTO_SECTION_NAME_PREFIX", ",", "strlen", "(", "LTO_SECTION_NAME_PREFIX", ")", ")", "==", "<NUM_LIT>", ")", "*", "f", "++", "=", "'0'", ";"], "File": "djgpp", "Func": "i386_djgpp_asm_named_section", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16304, "Length": 34, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg_iterator", "retreg_end", "(", ")", "const", "{", "return", "RegRets", ".", "end", "(", ")", ";"], "ground_truth": ["}"], "File": "PTXMachineFunctionInfo2", "Func": "retreg_end", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16305, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "readInstruction16", "(", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "uint64_t", "&", "size", ",", "uint16_t", "&", "insn", ")", "{", "uint8_t", "Bytes", "[", "<NUM_LIT>", "]", ";", "if", "(", "region", ".", "readBytes", "(", "address", ",", "<NUM_LIT>", ",", "Bytes", ")", "==", "-", "<NUM_LIT>", ")", "{", "size", "=", "<NUM_LIT>", ";", "return", "false", ";", "}"], "ground_truth": ["insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "File": "XCoreDisassembler", "Func": "readInstruction16", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16306, "Length": 72, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "onLabelParsed", "(", "MCSymbol", "*", "Symbol", ")", "{", "if", "(", "NextSymbolIsThumb", ")", "{"], "ground_truth": ["getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitThumbFunc", "(", "Symbol", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16307, "Length": 28, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseVR64", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseRegister", "(", "Operands", ",", "RegV", ",", "<STR_LIT>", ",", "VR64Reg", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "parseVR64", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16308, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "DL", ",", "<STR_LIT>", ")", ";", "AM", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "true", ";"], "File": "MCS51ISelLowering", "Func": "getPostIndexedAddressParts", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16309, "Length": 101, "Cover_Rate": 0.3482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "<ISA_LIT>RDToVal", "(", "static_cast", "<", "<STR_LIT>", ">", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ")", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "VEMCCodeEmitter1", "Func": "getRDOpValue", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16310, "Length": 45, "Cover_Rate": 0.6081081081081081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "true", ";", "case", "'c'", ":", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", ")", "printSymbolOperand", "(", "MO", ",", "O", ")", ";", "else", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "case", "'A'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "O", "<<", "'*'", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "printAsmMRegister", "(", "MO", ",", "ExtraCode", "[", "<NUM_LIT>", "]", ",", "O", ")", ";"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "X86AsmPrinter4", "Func": "PrintAsmOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16311, "Length": 147, "Cover_Rate": 0.3941018766756032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter1", "Func": "~MipsMCCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16312, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "modify", ")", "SUBREG_REG", "(", "x", ")", "=", "new", ";", "return", "x", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", ")", "{", "unsigned", "regno", "=", "REGNO", "(", "x", ")", ";", "unsigned", "nregs", "=", "(", "regno", "<", "FIRST_PSEUDO_REGISTER", "?", "HARD_REGNO_NREGS", "(", "regno", ",", "GET_MODE", "(", "x", ")", ")", ":", "<NUM_LIT>", ")", ";", "rtx", "result", "=", "NULL_RTX", ";", "for", "(", "i", "=", "n_replacements", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "rtx", "from", "=", "replacements", "[", "i", "*", "<NUM_LIT>", "]", ";", "rtx", "to", "=", "replacements", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ";", "unsigned", "from_regno", ",", "from_nregs", ",", "to_regno", ",", "new_regno", ";", "if", "(", "GET_CODE", "(", "from", ")", "!=", "REG", ")", "continue", ";", "from_regno", "=", "REGNO", "(", "from", ")", ";", "from_nregs", "=", "(", "from_regno", "<", "FIRST_PSEUDO_REGISTER", "?", "HARD_REGNO_NREGS", "(", "from_regno", ",", "GET_MODE", "(", "from", ")", ")", ":", "<NUM_LIT>", ")", ";", "if", "(", "regno", "<", "from_regno", "+", "from_nregs", "&&", "regno", "+", "nregs", ">", "from_regno", ")", "{", "if", "(", "regno", "<", "from_regno", "||", "regno", "+", "nregs", ">", "from_regno", "+", "nregs", "||", "GET_CODE", "(", "to", ")", "!=", "REG", "||", "result", ")", "return", "NULL_RTX", ";", "to_regno", "=", "REGNO", "(", "to", ")", ";", "if", "(", "to_regno", "<", "FIRST_PSEUDO_REGISTER", ")", "{", "new_regno", "=", "regno", "+", "to_regno", "-", "from_regno", ";", "if", "(", "(", "unsigned", ")", "HARD_REGNO_NREGS", "(", "new_regno", ",", "GET_MODE", "(", "x", ")", ")", "!=", "nregs", ")", "return", "NULL_RTX", ";", "result", "=", "gen_rtx_REG", "(", "GET_MODE", "(", "x", ")", ",", "new_regno", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "replace_n_hard_rtx", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16313, "Length": 243, "Cover_Rate": 0.3356353591160221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "allStackObjectsAreDead", "(", "const", "MachineFunction", "&", "MF", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "File": "SIFrameLowering", "Func": "allStackObjectsAreDead", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16314, "Length": 60, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "skipExtensionForVectorMULL", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "addRequiredExtensionForVectorMULL", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOpcode", "(", ")", ")", ";", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "File": "AArch64ISelLowering (2)", "Func": "skipExtensionForVectorMULL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16315, "Length": 122, "Cover_Rate": 0.5236051502145923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "emit", "(", "MCInst", "&", "Inst", ",", "SMLoc", "const", "&", "Loc", ",", "MCStreamer", "&", "Out", ")", "const", "{", "Inst", ".", "setLoc", "(", "Loc", ")", ";"], "ground_truth": ["Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";"], "File": "SNESAsmParser", "Func": "emit", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16316, "Length": 36, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>_32Relocator", "::", "<ISA_LIT>_32Relocator", "(", "<ISA_LIT>_32GNULDBackend", "&", "pParent", ",", "const", "LinkerConfig", "&", "pConfig", ")", ":", "<ISA_LIT>Relocator", "(", "pConfig", ")", ",", "m_Target", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "X86Relocator", "Func": "X86_32Relocator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16317, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonCommonGEP10", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16318, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "to", ")", "==", "<NUM_LIT>", "&&", "INTEGRAL_MODE_P", "(", "from", ")", "&&", "INTEGRAL_MODE_P", "(", "to", ")", ")", "return", "true", ";"], "File": "mips", "Func": "mips_can_change_mode_class", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16319, "Length": 43, "Cover_Rate": 0.6323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "(", "Size", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "EmitByte", "(", "(", "Val", ">>", "i", ")", "&", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "BPFMCCodeEmitter17", "Func": "EmitBEConstant", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16320, "Length": 37, "Cover_Rate": 0.578125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCTargetStreamer", "*", "TargetStreamer", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "IsThumb", ")", ":", "MCELFStreamer", "(", "Context", ",", "TargetStreamer", ",", "TAB", ",", "OS", ",", "Emitter", ")", ",", "IsThumb", "(", "IsThumb", ")", ",", "MappingSymbolCounter", "(", "<NUM_LIT>", ")", ",", "LastEMS", "(", "EMS_None", ")", "{", "Reset", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer52", "Func": "ARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16321, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "uint64_t", "TopLabel", "=", "ControlFlowCounter", "++", ";", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "false", ")", ")", ";", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "TopLabel", ")", "+", "':'", ")", ";", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "TopLabel", ",", "true", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "ControlFlowStack", ".", "push_back", "(", "std", "::", "make_pair", "(", "ControlFlowCounter", "++", ",", "false", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ControlFlowStack", ".", "pop_back", "(", ")", ";", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "ControlFlowStack", ".", "pop_back_val", "(", ")", ".", "first", ")", "+", "':'", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "printAnnotation", "(", "OS", ",", "<STR_LIT>", "+", "utostr", "(", "ControlFlowStack", ".", "pop_back_val", "(", ")", ".", "first", ")", "+", "':'", ")", ";", "break", ";", "}", "unsigned", "NumFixedOperands", "=", "Desc", ".", "NumOperands", ";", "SmallSet", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Printed", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "MCOperandInfo", "&", "Info", "=", "Desc", ".", "OpInfo", "[", "i", "]", ";", "if", "(", "!", "(", "i", "<", "NumFixedOperands", "?", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", ":", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", ")", "continue", ";", "uint64_t", "Depth", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Printed", ".", "insert", "(", "Depth", ")", ".", "second", ")", "continue", ";", "const", "auto", "&", "Pair", "=", "ControlFlowStack", ".", "rbegin", "(", ")", "[", "Depth", "]", ";", "printAnnotation", "(", "OS", ",", "utostr", "(", "Depth", ")", "+", "<STR_LIT>", "+", "(", "Pair", ".", "second", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "+", "<STR_LIT>", "+", "utostr", "(", "Pair", ".", "first", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyInstPrinter26", "Func": "printInst", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16322, "Length": 284, "Cover_Rate": 0.6713947990543735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "int", "Input", "=", "Idx", "/", "NumLaneElems", ";", "Idx", "-=", "Input", "*", "NumLaneElems", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "<NUM_LIT>", ";", "OpNo", "<", "array_lengthof", "(", "InputUsed", ")", ";", "++", "OpNo", ")", "{", "if", "(", "InputUsed", "[", "OpNo", "]", "==", "Input", ")", "break", ";", "if", "(", "InputUsed", "[", "OpNo", "]", "<", "<NUM_LIT>", ")", "{", "InputUsed", "[", "OpNo", "]", "=", "Input", ";", "break", ";", "}", "}", "if", "(", "OpNo", ">=", "array_lengthof", "(", "InputUsed", ")", ")", "{", "UseBuildVector", "=", "true", ";", "break", ";", "}", "Mask", ".", "push_back", "(", "Idx", "+", "OpNo", "*", "NumLaneElems", ")", ";", "}", "if", "(", "UseBuildVector", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "SVOps", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElems", ";", "++", "i", ")", "{", "int", "Idx", "=", "SVOp", "->", "getMaskElt", "(", "i", "+", "LaneStart", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "{", "SVOps", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "EltVT", ")", ")", ";", "continue", ";", "}", "int", "Input", "=", "Idx", "/", "NumElems", ";", "Idx", "-=", "Input", "*", "NumElems", ";", "SVOps", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "SVOp", "->", "getOperand", "(", "Input", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "Idx", ")", ")", ")", ";", "}", "Output", "[", "l", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NVT", ",", "&", "SVOps", "[", "<NUM_LIT>", "]", ",", "SVOps", ".", "size", "(", ")", ")", ";", "}", "else", "if", "(", "InputUsed", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "{", "Output", "[", "l", "]", "=", "DAG", ".", "getUNDEF", "(", "NVT", ")", ";", "}", "else", "{", "SDValue", "Op0", "=", "Extract128BitVector", "(", "SVOp", "->", "getOperand", "(", "InputUsed", "[", "<NUM_LIT>", "]", "/", "<NUM_LIT>", ")", ",", "(", "InputUsed", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "*", "NumLaneElems", ",", "DAG", ",", "dl", ")", ";", "SDValue", "Op1", "=", "(", "InputUsed", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", ")", "?", "DAG", ".", "getUNDEF", "(", "NVT", ")", ":"], "ground_truth": ["Extract128BitVector", "(", "SVOp", "->", "getOperand", "(", "InputUsed", "[", "<NUM_LIT>", "]", "/", "<NUM_LIT>", ")", ",", "(", "InputUsed", "[", "<NUM_LIT>", "]", "%", "<NUM_LIT>", ")", "*", "NumLaneElems", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering117", "Func": "LowerVECTOR_SHUFFLE_256", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16323, "Length": 340, "Cover_Rate": 0.5743243243243243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcBBSym", "=", "MCBinaryExpr", "::", "createAdd", "(", "SrcBBSym", ",", "One", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<ISA_LIT>InstrInfo", "::", "MO_LONG_BRANCH_FORWARD", ")", "return", "MCBinaryExpr", "::", "createSub", "(", "DestBBSym", ",", "SrcBBSym", ",", "Ctx", ")", ";", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<ISA_LIT>InstrInfo", "::", "MO_LONG_BRANCH_BACKWARD", ")", ";", "return", "MCBinaryExpr", "::", "createSub", "(", "SrcBBSym", ",", "DestBBSym", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMCInstLower22", "Func": "getLongBranchBlockExpr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16324, "Length": 63, "Cover_Rate": 0.35195530726256985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "ScalarToIRFPass", "(", ")", ";"], "ground_truth": ["}"], "File": "ScalarToIRF", "Func": "createScalarToIRFPass", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16325, "Length": 7, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "break", ";"], "File": "HexagonISelLowering28", "Func": "getTargetNodeName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16326, "Length": 113, "Cover_Rate": 0.3265895953757225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PredReg", "=", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "(", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";"], "File": "Thumb2InstrInfo", "Func": "getVPTInstrPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16327, "Length": 30, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";"], "ground_truth": ["AbsoluteEHSectionOffsets", "=", "false", ";"], "File": "ARMMCAsmInfo29", "Func": "ARMMCAsmInfoDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16328, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "combineElementTruncationToVectorTruncation", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "FirstInput", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "FirstInput", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "FirstConversion", "=", "FirstInput", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "FirstConversion", "==", "<STR_LIT>", "||", "FirstConversion", "==", "<STR_LIT>", "||", "FirstConversion", "==", "<STR_LIT>", "||", "FirstConversion", "==", "<STR_LIT>", ")", "{", "bool", "IsSplat", "=", "true", ";", "bool", "Is32Bit", "=", "FirstConversion", "==", "<STR_LIT>", "||", "FirstConversion", "==", "<STR_LIT>", ";", "EVT", "SrcVT", "=", "FirstInput", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "EVT", "TargetVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "NextOp", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "NextOp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NextConversion", "=", "NextOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "NextConversion", "!=", "FirstConversion", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Is32Bit", "&&", "!", "isFPExtLoad", "(", "NextOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "i", ")", "!=", "FirstInput", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsSplat", ")", "return", "SDValue", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "SDValue", "In", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Is32Bit", ")", "{", "if", "(", "In", ".", "isUndef", "(", ")", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", ";", "else", "{", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "Ops", ".", "push_back", "(", "Trunc", ")", ";", "}", "}", "else", "Ops", ".", "push_back", "(", "In", ".", "isUndef", "(", ")", "?", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ":", "In", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "unsigned", "Opcode", ";", "if", "(", "FirstConversion", "==", "<STR_LIT>", "||", "FirstConversion", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "Opcode", "=", "<STR_LIT>", ";", "EVT", "NewVT", "=", "TargetVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "BV", "=", "DAG", ".", "getBuildVector", "(", "NewVT", ",", "dl", ",", "Ops", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "TargetVT", ",", "BV", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "combineElementTruncationToVectorTruncation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16329, "Length": 468, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "REG_NOTE_KIND", "(", "link", ")", ")", "{", "default", ":", "dep", "=", "<STR_LIT>", ";", "break", ";", "case", "REG_DEP_TRUE", ":", "dep", "=", "<STR_LIT>", ";", "break", ";", "case", "REG_DEP_OUTPUT", ":", "dep", "=", "<STR_LIT>", ";", "break", ";", "case", "REG_DEP_ANTI", ":", "dep", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ret", ",", "cost", ",", "dep", ")", ";"], "File": "rs60004", "Func": "rs6000_debug_adjust_cost", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16330, "Length": 58, "Cover_Rate": 0.5132743362831859, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PromoteAllocaToVectorPass", "(", "TargetMachine", "&", "TM", ")", ":", "TM", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPU1", "Func": "AMDGPUPromoteAllocaToVectorPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16331, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pandn_uw", "(", "uint32x2_t", "s", ",", "uint32x2_t", "t", ")", "{"], "ground_truth": ["return", "__builtin_loongson_pandn_uw", "(", "s", ",", "t", ")", ";"], "File": "loongson-mmiintrin", "Func": "pandn_uw", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16332, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMUBUF", "(", "uint16_t", "Opcode", ")", "const", "{"], "ground_truth": ["return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "File": "SIInstrInfo (2)", "Func": "isMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16333, "Length": 18, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "nds32_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "HIGH_REGS", "||", "to", "==", "HIGH_REGS", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "nds322", "Func": "nds32_register_move_cost", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16334, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "<STR_LIT>", ".", "getNumRegs", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIFrameLowering27", "Func": "getAllSGPR128", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16335, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";"], "ground_truth": ["I", "!=", "E", ";", "++", "I", ")", "{"], "File": "XCoreAsmPrinter14", "Func": "doFinalization", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16336, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddrMode4", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Addr", ",", "SDValue", "&", "Mode", ")", "{", "Addr", "=", "N", ";"], "ground_truth": ["Mode", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG12", "Func": "SelectAddrMode4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16337, "Length": 36, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "AsmVariant", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "OS", ")", ")", "return", "false", ";", "if", "(", "!", "ExtraCode", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_Register", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "false", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "JVMAsmPrinter", "Func": "PrintAsmOperand", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16338, "Length": 135, "Cover_Rate": 0.9574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "VEInstrInfo15", "Func": "GetOppositeBranchCondition", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16339, "Length": 114, "Cover_Rate": 0.4672131147540984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "TD", ".", "getTypeAllocSize", "(", "CPs", "[", "i", "]", ".", "getType", "(", ")", ")", ";", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Align", "=", "CPs", "[", "i", "]", ".", "getAlignment", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "Align", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Size", "%", "Align", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "LogAlign", "=", "Log2_32", "(", "Align", ")", ";", "MachineBasicBlock", "::", "iterator", "InsAt", "=", "InsPoint", "[", "LogAlign", "]", ";", "MachineInstr", "*", "CPEMI", "=", "BuildMI", "(", "*", "BB", ",", "InsAt", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "i", ")", ".", "addConstantPoolIndex", "(", "i", ")", ".", "addImm", "(", "Size", ")", ";", "CPEMIs", ".", "push_back", "(", "CPEMI", ")", ";", "for", "(", "unsigned", "a", "=", "LogAlign", "+", "<NUM_LIT>", ";", "a", "<=", "MaxAlign", ";", "++", "a", ")", "if", "(", "InsPoint", "[", "a", "]", "==", "InsAt", ")", "InsPoint", "[", "a", "]", "=", "CPEMI", ";", "CPEntries", ".", "emplace_back", "(", "<NUM_LIT>", ",", "CPEntry", "(", "CPEMI", ",", "i", ")", ")", ";", "++", "NumCPEs", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "Size", "<<", "<STR_LIT>", "<<", "Align", "<<", "'\\n'", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass36", "Func": "doInitialPlacement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16340, "Length": 195, "Cover_Rate": 0.5571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIISelLowering104", "Func": "getSetCCResultType", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16341, "Length": 14, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlasq_m_n_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "uint8_t", "__c", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmlasq_m_n_uv16qi", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmlasq_m_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16342, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mul_ps", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "(", "(", "__v4sf", ")", "__A", "*", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_mul_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16343, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Offset", "+", "Size", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "if", "(", "BitSize", "<", "<NUM_LIT>", ")", "Value", "&=", "(", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "BitSize", ")", "-", "<NUM_LIT>", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Size", ";", "++", "I", ")", "{", "Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "Value", ">>", "ShiftValue", ")", ";", "ShiftValue", "-=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend2", "Func": "applyFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16344, "Length": 89, "Cover_Rate": 0.5705128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "helper_use_relative_reloc", "(", "const", "ResolveInfo", "&", "pSym", ",", "const", "<ISA_LIT>Relocator", "&", "pFactory", ")", "{"], "ground_truth": ["if", "(", "pSym", ".", "isDyn", "(", ")", "||", "pSym", ".", "isUndef", "(", ")", "||", "pFactory", ".", "getTarget", "(", ")", ".", "isSymbolPreemptible", "(", "pSym", ")", ")", "return", "false", ";"], "File": "HexagonRelocator", "Func": "helper_use_relative_reloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16345, "Length": 43, "Cover_Rate": 0.9148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "P2TargetMachine", "Func": "addInstSelector", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16346, "Length": 17, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "scratch", ",", "mask", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "x", ")", ")", ";", "dest", "=", "mask", ";", "op0", "=", "lowpart_subreg", "(", "vmode", ",", "op0", ",", "mode", ")", ";", "x", "=", "gen_rtx_NOT", "(", "vmode", ",", "dest", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "x", ",", "op0", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "x", ")", ")", ";", "}", "else", "{", "if", "(", "REGNO", "(", "op1", ")", "==", "REGNO", "(", "scratch", ")", ")", "{", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "scratch", ",", "mask", ")", ";", "}", "else", "{", "gcc_assert", "(", "REGNO", "(", "mask", ")", "==", "REGNO", "(", "scratch", ")", ")", ";", "op1", "=", "lowpart_subreg", "(", "vmode", ",", "op1", ",", "mode", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "scratch", ",", "op1", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "x", ")", ")", ";", "if", "(", "REGNO", "(", "op0", ")", "==", "REGNO", "(", "dest", ")", ")", "{", "dest", "=", "lowpart_subreg", "(", "vmode", ",", "op0", ",", "mode", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "dest", ",", "nmask", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "i386-expand", "Func": "ix86_split_copysign_var", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16347, "Length": 180, "Cover_Rate": 0.46272493573264784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>RemoveExtendOps", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";"], "File": "HexagonTargetMachine22", "Func": "addInstSelector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16348, "Length": 27, "Cover_Rate": 0.7105263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsDereferenceable", ")", "F", "|=", "MachineMemOperand", "::", "MODereferenceable", ";", "if", "(", "IsInvariant", ")", "F", "|=", "MachineMemOperand", "::", "MOInvariant", ";", "return", "F", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "MMOFlags", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16349, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "N", "=", "countTrailingOnes", "(", "STReturns", ")", ";", "assert", "(", "STReturns", "==", "<NUM_LIT>", "||", "(", "isMask_32", "(", "STReturns", ")", "&&", "N", "<=", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "N", ";", "++", "I", ")", "pushReg", "(", "N", "-", "I", "-", "<NUM_LIT>", ")", ";"], "File": "X86FloatingPoint", "Func": "handleCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16350, "Length": 49, "Cover_Rate": 0.362962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_castsi256_si128", "(", "__m256i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_si_si256", "(", "(", "__v8si", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_castsi256_si128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16351, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fmadd_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd3_mask", "(", "(", "__v2df", ")", "__W", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_fmadd_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16352, "Length": 58, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_from_uchar", "(", "unsigned", "char", "c", ")", "{", "union", "{", "qword", "q", ";"], "ground_truth": ["unsigned", "char", "c", "[", "<NUM_LIT>", "]", ";"], "File": "si2vmx", "Func": "si_from_uchar", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16353, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_i64scatter_epi32", "(", "int", "*", "__addr", ",", "__m512i", "__index", ",", "__m256i", "__v1", ",", "int", "__scale", ")", "{", "__builtin_ia32_scatterdiv16si", "(", "__addr", ",", "(", "__mmask8", ")", "<NUM_LIT>", ",", "(", "__v8di", ")", "__index", ",", "(", "__v8si", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_i64scatter_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16354, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "numRegs", "=", "info", "->", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "numRegs", ";", "++", "i", ")", "{"], "ground_truth": ["const", "char", "*", "regName", "=", "info", "->", "getName", "(", "i", ")", ";"], "File": "MBlazeAsmLexer", "Func": "InitRegisterMap", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16355, "Length": 36, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "SET", "&&", "addr_generation_dependency_p", "(", "dep_rtx", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "dep_rtx", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "dep_rtx", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "if", "(", "addr_generation_dependency_p", "(", "XVECEXP", "(", "dep_rtx", ",", "<NUM_LIT>", ",", "i", ")", ",", "insn", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_agen_dep_p", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16356, "Length": 72, "Cover_Rate": 0.7578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BEQ", "=", "<STR_LIT>", ";", "}", "else", "{", "LL", "=", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SC", "=", "Subtarget", ".", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AND", "=", "<STR_LIT>", ";", "NOR", "=", "<STR_LIT>", ";", "ZERO", "=", "<STR_LIT>", ";", "BEQ", "=", "<STR_LIT>", ";", "}", "unsigned", "OldVal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Incr", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "StoreVal", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "AndRes", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Success", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "loopMBB", "->", "addSuccessor", "(", "loopMBB", ")", ";"], "ground_truth": ["loopMBB", "->", "addSuccessor", "(", "exitMBB", ")", ";"], "File": "MipsISelLowering (2)5", "Func": "emitAtomicBinary", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16357, "Length": 242, "Cover_Rate": 0.3746130030959752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "AC1", ")", ";", "Reserved", ".", "set", "(", "AV0", ")", ";", "Reserved", ".", "set", "(", "AV0S", ")", ";", "Reserved", ".", "set", "(", "AV1", ")", ";", "Reserved", ".", "set", "(", "AV1S", ")", ";", "Reserved", ".", "set", "(", "V", ")", ";", "Reserved", ".", "set", "(", "VS", ")", ";", "Reserved", ".", "set", "(", "CYCLES", ")", ".", "set", "(", "CYCLES2", ")", ";", "Reserved", ".", "set", "(", "L0", ")", ";", "Reserved", ".", "set", "(", "L1", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "L2", ")", ";"], "File": "BlackfinRegisterInfo6", "Func": "getReservedRegs", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16358, "Length": 82, "Cover_Rate": 0.43157894736842106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "PlaceMarkers", "(", "MachineFunction", "&", "MF", ",", "const", "MachineLoopInfo", "&", "MLI", ",", "const", "<ISA_LIT>InstrInfo", "&", "TII", ",", "MachineDominatorTree", "&", "MDT", ",", "<ISA_LIT>FunctionInfo", "&", "MFI", ")", "{", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "ScopeTops", "(", "MF", ".", "getNumBlockIDs", "(", ")", "+", "<NUM_LIT>", ")", ";", "DenseMap", "<", "const", "MachineInstr", "*", ",", "MachineInstr", "*", ">", "LoopTops", ";", "DenseMap", "<", "const", "MachineInstr", "*", ",", "MachineInstr", "*", ">", "BlockTops", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "PlaceLoopMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "LoopTops", ",", "TII", ",", "MLI", ")", ";", "PlaceBlockMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "BlockTops", ",", "LoopTops", ",", "TII", ",", "MLI", ",", "MDT", ",", "MFI", ")", ";", "}", "SmallVector", "<", "const", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Stack", ";", "for", "(", "auto", "&", "MBB", ":", "reverse", "(", "MF", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "reverse", "(", "MBB", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "assert", "(", "ScopeTops", "[", "Stack", ".", "back", "(", ")", "->", "getNumber", "(", ")", "]", "->", "getNumber", "(", ")", "<=", "MBB", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Stack", ".", "back", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Stack", ".", "pop_back", "(", ")", ";"], "File": "WebAssemblyCFGStackify13", "Func": "PlaceMarkers", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16359, "Length": 218, "Cover_Rate": 0.5317073170731708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_movehdup_ps", "(", "__m512", "__A", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_movshdup512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_movehdup_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16360, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_APCS", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "if", "(", "ABI", "!=", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS16", ")", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "ABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS16", ")", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "ABI", "==", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS", ")", "Ret", "+=", "<STR_LIT>", ";"], "File": "ARMTargetMachine", "Func": "computeDataLayout", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16361, "Length": 64, "Cover_Rate": 0.39263803680981596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumLocalDynamicTLSAccesses", "(", ")", "const", "{"], "ground_truth": ["return", "NumLocalDynamics", ";"], "File": "AArch64MachineFunctionInfo6", "Func": "getNumLocalDynamicTLSAccesses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16362, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "std", "::", "next", "(", "I", ")", "==", "I", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "std", "::", "next", "(", "I", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "R600ISelLowering11", "Func": "isEOP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16363, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcmla0v8hf", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmlaq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16364, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "buildPrologSpill", "(", "LivePhysRegs", "&", "LiveRegs", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "<ISA_LIT>InstrInfo", "*", "TII", ",", "Register", "SpillReg", ",", "Register", "ScratchRsrcReg", ",", "Register", "SPReg", ",", "int", "FI", ")", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "File": "SIFrameLowering1", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16365, "Length": 97, "Cover_Rate": 0.3089171974522293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LongBranchStub", "::", "~", "<ISA_LIT>LongBranchStub", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64LongBranchStub", "Func": "~AArch64LongBranchStub", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16366, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ELFArch", "(", "<NUM_LIT>", ")", ",", "m_hasSRAM", "(", "false", ")", ",", "m_hasJMPCALL", "(", "false", ")", ",", "m_hasIJMPCALL", "(", "false", ")", ",", "m_hasEIJMPCALL", "(", "false", ")", ",", "m_hasADDSUBIW", "(", "false", ")", ",", "m_hasSmallStack", "(", "false", ")", ",", "m_hasMOVW", "(", "false", ")", ",", "m_hasLPM", "(", "false", ")", ",", "m_hasLPMX", "(", "false", ")", ",", "m_hasELPM", "(", "false", ")", ",", "m_hasELPMX", "(", "false", ")", ",", "m_hasSPM", "(", "false", ")", ",", "m_hasSPMX", "(", "false", ")", ",", "m_hasDES", "(", "false", ")", ",", "m_supportsRMW", "(", "false", ")", ",", "m_supportsMultiplication", "(", "false", ")", ",", "m_hasBREAK", "(", "false", ")", ",", "m_hasTinyEncoding", "(", "false", ")", ",", "m_hasMemMappedGPR", "(", "false", ")", ",", "m_FeatureSetDummy", "(", "false", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ",", "TSInfo", "(", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "AVRSubtarget2", "Func": "AVRSubtarget", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16367, "Length": 177, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_compress_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_compresssi512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_compress_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16368, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CookieSet", "=", "false", ";", "}", "else", "if", "(", "CookieSet", "&&", "MI", "->", "isReturn", "(", ")", ")", "{", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "CookieValue", ")", ";", "CookieSet", "=", "false", ";", "}", "}", "if", "(", "CookieSet", ")", "{", "auto", "I", "=", "BB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "BB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "CookieValue", ")", ";"], "ground_truth": ["}"], "File": "CookieSetter", "Func": "LowerSetCookieInstrs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16369, "Length": 114, "Cover_Rate": 0.35625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeOperand_VS_32_Deferred", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["const", "auto", "*", "DAsm", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler8", "Func": "decodeOperand_VS_32_Deferred", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16370, "Length": 35, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TYPE_PRECISION", "(", "fpreg_type", ")", "=", "<NUM_LIT>", ";", "layout_type", "(", "fpreg_type", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "fpreg_type", ",", "<STR_LIT>", ")", ";", "if", "(", "float64x_type_node", "!=", "NULL_TREE", "&&", "TYPE_MODE", "(", "float64x_type_node", ")", "==", "XFmode", ")", "float80_type", "=", "float64x_type_node", ";", "else", "{", "float80_type", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "float80_type", ")", "=", "<NUM_LIT>", ";", "layout_type", "(", "float80_type", ")", ";", "}", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float80_type", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_HPUX", ")", "{", "tree", "ftype", ";", "tree", "const_string_type", "=", "build_pointer_type", "(", "build_qualified_type", "(", "char_type_node", ",", "TYPE_QUAL_CONST", ")", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float128_type_node", ",", "<STR_LIT>", ")", ";", "ftype", "=", "build_function_type_list", "(", "float128_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_INFQ", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ia64_builtins", "[", "IA64_BUILTIN_INFQ", "]", "=", "decl", ";"], "ground_truth": ["decl", "=", "add_builtin_function", "(", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_HUGE_VALQ", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";"], "File": "ia64", "Func": "ia64_init_builtins", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16371, "Length": 165, "Cover_Rate": 0.3254437869822485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "R", "=", "<NUM_LIT>", ";", "R", "<", "<NUM_LIT>", ";", "++", "R", ")", "PopMIB2", ".", "addReg", "(", "<STR_LIT>", "+", "R", ",", "RegState", "::", "Define", ")", ";", "}", "else", "{", "MachineInstrBuilder", "PopMIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["for", "(", "int", "Reg", "=", "<STR_LIT>", ";", "Reg", "<", "<STR_LIT>", ";", "++", "Reg", ")", "PopMIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Define", ")", ";"], "File": "ARMExpandPseudoInsts20", "Func": "CMSEPopCalleeSaves", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16372, "Length": 89, "Cover_Rate": 0.3111888111888112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>BaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "UseMulOps", "(", "UseFusedMulOps", ")", ",", "GenExecuteOnly", "(", "EnableExecuteOnly", ")", ",", "CPUString", "(", "CPU", ")", ",", "IsLittle", "(", "IsLittle", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Options", "(", "TM", ".", "Options", ")", ",", "TM", "(", "TM", ")", ",", "FrameLowering", "(", "initializeFrameLowering", "(", "CPU", ",", "FS", ")", ")", ",", "InstrInfo", "(", "isThumb1Only", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "*", "this", ")", ":", "!", "isThumb", "(", ")", "?", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "<ISA_LIT>InstrInfo", "(", "*", "this", ")", ":", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "*", "this", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "GISel", "(", ")", "{"], "ground_truth": ["}"], "File": "ARMSubtarget24", "Func": "ARMSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16373, "Length": 146, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M32R_INTERRUPT_P", "(", "m32r_compute_function_type", "(", "current_function_decl", ")", ")", ")", "return", "FALSE", ";", "if", "(", "!", "current_frame_info", ".", "initialized", ")", "m32r_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "current_frame_info", ".", "total_size", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m32r", "Func": "direct_return", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16374, "Length": 35, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "AluKind", "IndexToID", "[", "]", "=", "{", "AluT_X", ",", "AluT_Y", ",", "AluT_Z", ",", "AluT_W", "}", ";", "SUnit", "*", "SlotedSU", "=", "PopInst", "(", "AvailableAlus", "[", "IndexToID", "[", "Slot", "]", "]", ",", "AnyAlu", ")", ";", "if", "(", "SlotedSU", ")", "return", "SlotedSU", ";"], "ground_truth": ["SUnit", "*", "UnslotedSU", "=", "PopInst", "(", "AvailableAlus", "[", "AluAny", "]", ",", "AnyAlu", ")", ";"], "File": "R600MachineScheduler (2)", "Func": "AttemptFillSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16375, "Length": 55, "Cover_Rate": 0.632183908045977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "(", "(", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "!", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "&&", "!", "Subtarget", "->", "isDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Kind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "const", "MCSymbolRefExpr", "*", "TlsRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "TlsGetAddr", ",", "Kind", ",", "OutContext", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "GlobalValue", "*", "GValue", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "MOSymbol", "=", "getSymbol", "(", "GValue", ")", ";", "const", "MCExpr", "*", "SymVar", "=", "MCSymbolRefExpr", "::", "Create", "(", "MOSymbol", ",", "VK", ",", "OutContext", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "Subtarget", "->", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ".", "addExpr", "(", "TlsRef", ")", ".", "addExpr", "(", "SymVar", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter34", "Func": "EmitTlsCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16376, "Length": 186, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "TargetTransformInfo", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Op1Info", ",", "Op2Info", ")", ";"], "File": "PPCTargetTransformInfo (2)", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16377, "Length": 26, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler1", "Func": "DecodeFP64BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16378, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_storeu_epi8", "(", "void", "*", "__P", ",", "__mmask64", "__U", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_storedquqi512_mask", "(", "(", "__v64qi", "*", ")", "__P", ",", "(", "__v64qi", ")", "__A", ",", "(", "__mmask64", ")", "__U", ")", ";"], "File": "avx512bwintrin4", "Func": "_mm512_mask_storeu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16379, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "n", "=", "MAX_ARGUMENT_SLOTS", "-", "next_cum", ".", "words", ";", "*", "pretend_size", "=", "n", "*", "UNITS_PER_WORD", ";"], "ground_truth": ["cfun", "->", "machine", "->", "n_varargs", "=", "n", ";"], "File": "ia64", "Func": "ia64_setup_incoming_varargs", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16380, "Length": 24, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "V2DFmode", ")", "emit_insn", "(", "gen_vsx_concat_v2df", "(", "target", ",", "op0", ",", "op1", ")", ")", ";", "else", "emit_insn", "(", "gen_vsx_concat_v2di", "(", "target", ",", "op0", ",", "op1", ")", ")", ";", "}", "return", ";", "}", "if", "(", "mode", "==", "V4SFmode", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", ")", "{", "if", "(", "all_same", ")", "{", "rtx", "freg", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx", "sreg", "=", "force_reg", "(", "SFmode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "cvt", "=", "(", "(", "TARGET_XSCVDPSPN", ")", "?", "gen_vsx_xscvdpspn_scalar", "(", "freg", ",", "sreg", ")", ":", "gen_vsx_xscvdpsp_scalar", "(", "freg", ",", "sreg", ")", ")", ";", "emit_insn", "(", "cvt", ")", ";", "emit_insn", "(", "gen_vsx_xxspltw_v4sf_direct", "(", "target", ",", "freg", ",", "const0_rtx", ")", ")", ";", "}", "else", "{", "rtx", "dbl_even", "=", "gen_reg_rtx", "(", "V2DFmode", ")", ";", "rtx", "dbl_odd", "=", "gen_reg_rtx", "(", "V2DFmode", ")", ";", "rtx", "flt_even", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx", "flt_odd", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx", "op0", "=", "force_reg", "(", "SFmode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "op1", "=", "force_reg", "(", "SFmode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "op2", "=", "force_reg", "(", "SFmode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "rtx", "op3", "=", "force_reg", "(", "SFmode", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_vsx_concat_v2sf", "(", "dbl_even", ",", "op0", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_vsx_concat_v2sf", "(", "dbl_odd", ",", "op2", ",", "op3", ")", ")", ";", "emit_insn", "(", "gen_vsx_xvcvdpsp", "(", "flt_even", ",", "dbl_even", ")", ")", ";", "emit_insn", "(", "gen_vsx_xvcvdpsp", "(", "flt_odd", ",", "dbl_odd", ")", ")", ";"], "ground_truth": ["rs6000_expand_extract_even", "(", "target", ",", "flt_even", ",", "flt_odd", ")", ";"], "File": "rs60005", "Func": "rs6000_expand_vector_init", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16381, "Length": 273, "Cover_Rate": 0.3040089086859688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RM", ".", "hasValue", "(", ")", "||", "JIT", ")", "return", "Reloc", "::", "Static", ";", "return", "*", "RM", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine (2)1", "Func": "getEffectiveRelocModel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16382, "Length": 21, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HwLen", "=", "Subtarget", ".", "getVectorLength", "(", ")", ";", "assert", "(", "VecLen", "<=", "HwLen", "||", "VecLen", "==", "<NUM_LIT>", "*", "HwLen", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Bytes", ";", "if", "(", "VecLen", "<=", "HwLen", ")", "{", "assert", "(", "HwLen", "%", "VecLen", "==", "<NUM_LIT>", ")", ";", "unsigned", "BitBytes", "=", "HwLen", "/", "VecLen", ";", "for", "(", "SDValue", "V", ":", "Values", ")", "{", "SDValue", "Ext", "=", "!", "V", ".", "isUndef", "(", ")", "?", "DAG", ".", "getZExtOrTrunc", "(", "V", ",", "dl", ",", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "B", "=", "<NUM_LIT>", ";", "B", "!=", "BitBytes", ";", "++", "B", ")", "Bytes", ".", "push_back", "(", "Ext", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "B", "=", "<NUM_LIT>", ";", "for", "(", ";", "B", "!=", "<NUM_LIT>", ";", "++", "B", ")", "{", "if", "(", "!", "Values", "[", "I", "+", "B", "]", ".", "isUndef", "(", ")", ")", "break", ";", "}", "SDValue", "F", "=", "Values", "[", "I", "+", "B", "]", ";", "SDValue", "Ext", "=", "(", "B", "<", "<NUM_LIT>", ")", "?", "DAG", ".", "getZExtOrTrunc", "(", "F", ",", "dl", ",", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "Bytes", ".", "push_back", "(", "Ext", ")", ";", "for", "(", ";", "B", "!=", "<NUM_LIT>", ";", "++", "B", ")", "assert", "(", "Values", "[", "I", "+", "B", "]", ".", "isUndef", "(", ")", "||", "Values", "[", "I", "+", "B", "]", "==", "F", ")", ";", "}", "}"], "ground_truth": ["MVT", "ByteTy", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "HwLen", ")", ";"], "File": "HexagonISelLoweringHVX23", "Func": "buildHvxVectorPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16383, "Length": 260, "Cover_Rate": 0.7407407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "spu_constant_alignment", "(", "const_tree", ",", "HOST_WIDE_INT", "align", ")", "{", "return", "MAX", "(", "align", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "spu3", "Func": "spu_constant_alignment", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16384, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "regmask", "(", "machine_mode", "mode", ",", "unsigned", "regno", ")", "{", "return", "(", "(", "<NUM_LIT>", "<<", "GET_MODE_SIZE", "(", "as_a", "<", "fixed_size_mode", ">", "(", "mode", ")", ")", ")", "-", "<NUM_LIT>", ")", "<<", "regno", ";"], "ground_truth": ["}"], "File": "avr-protos", "Func": "regmask", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16385, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_min_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_minsd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_min_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16386, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", "::", "tc_6792d5ff", ":", "case", "<STR_LIT>", "::", "tc_9c00ce8d", ":", "case", "<STR_LIT>", "::", "tc_d580173f", ":", "case", "<STR_LIT>", "::", "tc_f3eaa14b", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "HexagonDepTimingClasses7", "Func": "is_TC4x", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16387, "Length": 30, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemSrc10PreDecOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addMemSrcOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AAPAsmParser", "Func": "addMemSrc10PreDecOperands", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16388, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "FuncTypeEntry", "=", "llvm", "::", "make_unique", "<", "BTFTypeFunc", ">", "(", "SP", "->", "getName", "(", ")", ",", "ProtoTypeId", ")", ";", "uint32_t", "FuncTypeId", "=", "addType", "(", "std", "::", "move", "(", "FuncTypeEntry", ")", ")", ";", "MCSymbol", "*", "FuncLabel", "=", "Asm", "->", "getFunctionBegin", "(", ")", ";", "BTFFuncInfo", "FuncInfo", ";", "FuncInfo", ".", "Label", "=", "FuncLabel", ";", "FuncInfo", ".", "TypeId", "=", "FuncTypeId", ";", "if", "(", "FuncLabel", "->", "isInSection", "(", ")", ")", "{", "MCSection", "&", "Section", "=", "FuncLabel", "->", "getSection", "(", ")", ";", "const", "MCSectionELF", "*", "SectionELF", "=", "dyn_cast", "<", "MCSectionELF", ">", "(", "&", "Section", ")", ";", "assert", "(", "SectionELF", "&&", "<STR_LIT>", ")", ";", "SecNameOff", "=", "addString", "(", "SectionELF", "->", "getSectionName", "(", ")", ")", ";", "}", "else", "{", "SecNameOff", "=", "addString", "(", "<STR_LIT>", ")", ";", "}", "FuncInfoTable", "[", "SecNameOff", "]", ".", "push_back", "(", "FuncInfo", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug28", "Func": "beginFunctionImpl", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16389, "Length": 130, "Cover_Rate": 0.4513888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "<ISA_LIT>_LS", ":", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "case", "CallingConv", "::", "<ISA_LIT>_ES", ":", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "getWavefrontSize", "(", ")", ")", ";", "default", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "getWavefrontSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget20", "Func": "getDefaultFlatWorkGroupSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16390, "Length": 54, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_MODE", "(", "op", ")", ";", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "size", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "legitimate_small_data_address_p", "(", "addr", ")", ")", "return", "false", ";", "if", "(", "!", "short_p", "||", "size", "==", "<NUM_LIT>", ")", "return", "true", ";", "align", "=", "get_symbol_alignment", "(", "addr", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_HImode", ":", "mask", "=", "<NUM_LIT>", ";", "break", ";", "default", ":"], "ground_truth": ["mask", "=", "<NUM_LIT>", ";"], "File": "arc8", "Func": "compact_sda_memory_operand", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16391, "Length": 100, "Cover_Rate": 0.6535947712418301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vhsubq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__builtin_aarch64_uhsubv8hi", "(", "(", "int16x8_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon2_vhsubq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16392, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "assert", "(", "MRI", "->", "getRegClass", "(", "PHIInput", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "==", "&", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "PHIOps", ".", "push_back", "(", "{", "PHIInput", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "PHI", "->", "getOperand", "(", "PHIOp", "+", "<NUM_LIT>", ")", "}", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "Register", "AccReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "PHIInput", "->", "getParent", "(", ")", ",", "PHIInput", ",", "PHIInput", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "AccReg", ")", ";", "PHIOps", ".", "push_back", "(", "{", "MachineOperand", "::", "CreateReg", "(", "AccReg", ",", "false", ")", ",", "PHI", "->", "getOperand", "(", "PHIOp", "+", "<NUM_LIT>", ")", "}", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "assert", "(", "ChangedPHIMap", ".", "count", "(", "PHIInput", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "PrimedAccPHI", "=", "ChangedPHIMap", ".", "lookup", "(", "PHIInput", ")", ";", "PHIOps", ".", "push_back", "(", "{", "MachineOperand", "::", "CreateReg", "(", "PrimedAccPHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "false", ")", ",", "PHI", "->", "getOperand", "(", "PHIOp", "+", "<NUM_LIT>", ")", "}", ")", ";", "}", "}"], "ground_truth": ["Register", "AccReg", "=", "Dst", ";"], "File": "PPCMIPeephole14", "Func": "convertUnprimedAccPHIs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16393, "Length": 201, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "reg_classes_intersect_p", "(", "to", ",", "GENERAL_REGS", ")", ")", "rclass", "=", "to", ";", "if", "(", "rclass", "==", "FLOAT_REGS", "||", "rclass", "==", "ALTIVEC_REGS", "||", "rclass", "==", "VSX_REGS", ")", "ret", "=", "(", "rs6000_memory_move_cost", "(", "mode", ",", "rclass", ",", "false", ")", "+", "rs6000_memory_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "false", ")", ")", ";", "else", "if", "(", "rclass", "==", "CR_REGS", ")", "ret", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "rs6000_tune", "==", "PROCESSOR_POWER6", "||", "rs6000_tune", "==", "PROCESSOR_POWER7", "||", "rs6000_tune", "==", "PROCESSOR_POWER8", "||", "rs6000_tune", "==", "PROCESSOR_POWER9", ")", "&&", "reg_classes_intersect_p", "(", "rclass", ",", "LINK_OR_CTR_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "else", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "if", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "reg_classes_intersect_p", "(", "to", ",", "VSX_REGS", ")", "&&", "reg_classes_intersect_p", "(", "from", ",", "VSX_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "FIRST_FPR_REGNO", ",", "mode", ")", ";", "else", "if", "(", "reg_classes_intersect_p", "(", "to", ",", "from", ")", ")", "ret", "=", "(", "FLOAT128_2REG_P", "(", "mode", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "ret", "=", "(", "rs6000_register_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "to", ")", "+", "rs6000_register_move_cost", "(", "mode", ",", "from", ",", "GENERAL_REGS", ")", ")", ";", "if", "(", "TARGET_DEBUG_COST", ")", "{", "if", "(", "dbg_cost_ctrl", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "ret", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "reg_class_names", "[", "from", "]", ",", "reg_class_names", "[", "to", "]", ")", ";"], "ground_truth": ["dbg_cost_ctrl", "--", ";"], "File": "rs60008", "Func": "rs6000_register_move_cost", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16394, "Length": 230, "Cover_Rate": 0.8185053380782918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "(", "long", "long", "*", ")", "__P", "=", "(", "(", "__v2di", ")", "__B", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "emmintrin5", "Func": "_mm_storel_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16395, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmlaldavhq_p", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vrmlaldavhq_p_u32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmlaldavhq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16396, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Asm", "->", "emitLabelReference", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "V", ")", ",", "<NUM_LIT>", ")", ";", "OS", ".", "emitIntValue", "(", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "V", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug21", "Func": "emitType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16397, "Length": 35, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeSet", "(", "const", "ImmutableGraph", "&", "G", ",", "bool", "ContainsAll", "=", "false", ")", ":", "G", "{", "G", ",", "V", "{", "static_cast", "<", "unsigned", ">", "(", "G", ".", "nodes_size", "(", ")", ")", ",", "ContainsAll", "{", "}", "bool", "insert", "(", "const", "Node", "&", "N", ")", "{", "size_type", "Idx", "=", "G", ".", "getNodeIndex", "(", "N", ")", ";", "bool", "AlreadyExists", "=", "V", ".", "test", "(", "Idx", ")", ";", "V", ".", "set", "(", "Idx", ")", ";", "return", "!", "AlreadyExists", ";", "}", "void", "erase", "(", "const", "Node", "&", "N", ")", "{", "size_type", "Idx", "=", "G", ".", "getNodeIndex", "(", "N", ")", ";", "V", ".", "reset", "(", "Idx", ")", ";", "}", "bool", "contains", "(", "const", "Node", "&", "N", ")", "const", "{", "size_type", "Idx", "=", "G", ".", "getNodeIndex", "(", "N", ")", ";"], "ground_truth": ["return", "V", ".", "test", "(", "Idx", ")", ";"], "File": "ImmutableGraph", "Func": "NodeSet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16398, "Length": 130, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "getFrameIndexAddress", "(", "AM", ",", "SDLoc", "(", "N", ")", ",", "Disp", ",", "Base", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "AM", ".", "hasIndexReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "AM", ".", "hasBaseReg", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "getSymbolicDisplacement", "(", "AM", ",", "SDLoc", "(", "N", ")", ",", "Disp", ")", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "M68kISelDAGToDAG", "Func": "SelectARID", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16399, "Length": 113, "Cover_Rate": 0.46502057613168724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetLowering", "::", "ConstraintType", "<ISA_LIT>TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'b'", ":", "case", "'r'", ":", "case", "'f'", ":", "case", "'v'", ":", "case", "'y'", ":", "return", "C_RegisterClass", ";", "case", "'Z'", ":", "return", "C_Memory", ";", "}"], "ground_truth": ["}", "else", "if", "(", "Constraint", "==", "<STR_LIT>", ")", "{"], "File": "PPCISelLowering120", "Func": "getConstraintType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16400, "Length": 73, "Cover_Rate": 0.6636363636363637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "Base", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "continue", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Flags", "=", "<STR_LIT>", ";", "break", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "Base", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "SDValue", "ImmOpnd", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ReplaceFlags", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "SDLoc", "dl", "(", "GA", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&&", "(", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", "||", "StorageOpcode", "==", "<STR_LIT>", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "continue", ";", "}", "ImmOpnd", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Flags", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "const", "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "ImmOpnd", "=", "CurDAG", "->", "getTargetConstantPool", "(", "C", ",", "<STR_LIT>", ",", "CP", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ",", "Flags", ")", ";", "}", "}", "if", "(", "FirstOp", "==", "<NUM_LIT>", ")", "(", "void", ")", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ImmOpnd", ",", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "(", "void", ")", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "ImmOpnd", ",", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "Base", ".", "getNode", "(", ")", "->", "use_empty", "(", ")", ")", "CurDAG", "->", "RemoveDeadNode", "(", "Base", ".", "getNode", "(", ")", ")", ";"], "File": "PPCISelDAGToDAG", "Func": "PeepholePPC64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16401, "Length": 363, "Cover_Rate": 0.5208034433285509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "shiftLo", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "Fail", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rn", ",", "Addr", ",", "Decoder", ")", ";", "DecodeGPR32RegisterClass", "(", "Inst", ",", "Rm", ",", "Addr", ",", "Decoder", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "shiftHi", "==", "<NUM_LIT>", ")", "return", "Fail", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeThreeAddrSRegInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16402, "Length": 130, "Cover_Rate": 0.3746397694524496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstraintVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "ConstraintVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (3)", "Func": "LowerXConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16403, "Length": 39, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DummyPA", "::", "checkFrameDestroy", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineInstr", "&", "MI", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64DummyPA", "Func": "checkFrameDestroy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16404, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCSuperRegIterator", "SR", "(", "DefMO", ".", "getReg", "(", ")", ",", "&", "RI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "{", "int", "Idx", "=", "DefMI", ".", "findRegisterDefOperandIdx", "(", "*", "SR", ",", "false", ",", "false", ",", "&", "RI", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "{", "DefIdx", "=", "Idx", ";", "break", ";", "}", "}", "}", "MachineOperand", "UseMO", "=", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ";", "if", "(", "UseMO", ".", "isImplicit", "(", ")", ")", "{", "for", "(", "MCSuperRegIterator", "SR", "(", "UseMO", ".", "getReg", "(", ")", ",", "&", "RI", ")", ";", "SR", ".", "isValid", "(", ")", ";", "++", "SR", ")", "{", "int", "Idx", "=", "UseMI", ".", "findRegisterUseOperandIdx", "(", "*", "SR", ",", "false", ",", "&", "RI", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "{", "UseIdx", "=", "Idx", ";", "break", ";", "}", "}", "}", "}", "return", "TargetInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo10", "Func": "getOperandLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16405, "Length": 155, "Cover_Rate": 0.6919642857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128i", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_sad_epu8", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psadbw128", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ")", ";"], "File": "emmintrin4", "Func": "_mm_sad_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16406, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "can_create_pseudo_p", "(", ")", "?", "emit_move_insn", "(", "dest", ",", "src", ")", ":", "emit_move_insn_1", "(", "dest", ",", "src", ")", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_emit_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16407, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "IsLegal", "=", "<STR_LIT>", "(", "ImmInt", ")", "!=", "-", "<NUM_LIT>", "||", "Imm", ".", "isPosZero", "(", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "IsLegal", "=", "<STR_LIT>", "(", "ImmInt", ")", "!=", "-", "<NUM_LIT>", "||", "Imm", ".", "isPosZero", "(", ")", ";", "if", "(", "!", "IsLegal", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "IsLegal", "=", "<STR_LIT>", "(", "ImmInt", ".", "getZExtValue", "(", ")", ",", "VT", ".", "getSizeInBits", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "(", "IsLegal", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "VT", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "Imm", ".", "dump", "(", ")", ";", ")", ";", "return", "IsLegal", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering114", "Func": "isFPImmLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16408, "Length": 118, "Cover_Rate": 0.6276595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpunord_ps_mask", "(", "__mmask16", "__U", ",", "__m512", "__X", ",", "__m512", "__Y", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpps512_mask", "(", "(", "__v16sf", ")", "__X", ",", "(", "__v16sf", ")", "__Y", ",", "_CMP_UNORD_Q", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpunord_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16409, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getWavesPerWorkGroup", "(", "STI", ",", "FlatWorkGroupSize", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo", "Func": "getMaxWavesPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16410, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "arg_area_size", "(", "void", ")", "{", "if", "(", "current_function_outgoing_args_size", ")", "{", "if", "(", "current_function_outgoing_args_size", ">=", "FIXED_STACK_AREA", ")", "return", "current_function_outgoing_args_size", ";", "else", "return", "FIXED_STACK_AREA", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "bfin2", "Func": "arg_area_size", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 16411, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addNEONvmovi32ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16412, "Length": 49, "Cover_Rate": 0.4224137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createAMDGPUISelDag", "(", "TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "AMDGPUDAGToDAGISel", "(", "TM", ")", ";"], "File": "AMDGPUISelDAGToDAG102", "Func": "createAMDGPUISelDag", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16413, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "DefMI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "if", "(", "(", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "DefMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "DefMI", "->", "getParent", "(", ")", "!=", "FrameSetup", "->", "getParent", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["for", "(", "auto", "I", "=", "DefMI", ";", "I", "!=", "FrameSetup", ";", "++", "I", ")", "if", "(", "I", "->", "isLoadFoldBarrier", "(", ")", ")", "return", "nullptr", ";"], "File": "X86CallFrameOptimization27", "Func": "canFoldIntoRegPush", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16414, "Length": 72, "Cover_Rate": 0.5950413223140496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Folded", "=", "foldFreeOpFromSelect", "(", "DCI", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ")", "return", "Folded", ";", "SDValue", "Cond", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "True", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "False", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "if", "(", "(", "DAG", ".", "isConstantValueOfAnyType", "(", "True", ")", "||", "DAG", ".", "isConstantValueOfAnyType", "(", "True", ")", ")", "&&", "(", "!", "DAG", ".", "isConstantValueOfAnyType", "(", "False", ")", "&&", "!", "DAG", ".", "isConstantValueOfAnyType", "(", "False", ")", ")", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "<STR_LIT>", "NewCC", "=", "getSetCCInverse", "(", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ",", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", ";", "SDValue", "NewCond", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "Cond", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "NewCC", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "NewCond", ",", "False", ",", "True", ")", ";", "}", "}"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{"], "File": "AMDGPUISelLowering48", "Func": "performSelectCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16415, "Length": 248, "Cover_Rate": 0.779874213836478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "BeginCOFFSymbolDef", "(", "const", "MCSymbol", "*", "Symbol", ")", "{"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer", "Func": "BeginCOFFSymbolDef", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16416, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CallingConv", ")", "{", "default", ":", "return", "false", ";", "case", "CallingConv", "::", "<ISA_LIT>_StdCall", ":", "return", "!", "Subtarget", "->", "is64Bit", "(", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_FastCall", ":", "return", "!", "Subtarget", "->", "is64Bit", "(", ")", ";"], "ground_truth": ["case", "CallingConv", "::", "Fast", ":"], "File": "X86ISelLowering144", "Func": "IsCalleePop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16417, "Length": 41, "Cover_Rate": 0.5466666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "BitWidth", ";", "assert", "(", "BitWidth", "==", "<NUM_LIT>", "||", "BitWidth", "==", "<NUM_LIT>", ")", ";", "KnownBits", "Known", "=", "CurDAG", "->", "computeKnownBits", "(", "Op", ")", ";", "uint64_t", "NonZeroBits", "=", "(", "~", "Known", ".", "Zero", ")", ".", "getZExtValue", "(", ")", ";", "uint64_t", "AndImm", ";", "if", "(", "isOpcWithIntImmediate", "(", "Op", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "AndImm", ")", ")", "{", "assert", "(", "(", "~", "APInt", "(", "BitWidth", ",", "AndImm", ")", "&", "~", "Known", ".", "Zero", ")", "==", "<NUM_LIT>", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "BiggerPattern", "&&", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "uint64_t", "ShlImm", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Op", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "ShlImm", ")", ")", "return", "false", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isShiftedMask_64", "(", "NonZeroBits", ")", ")", "return", "false", ";", "ShiftAmount", "=", "countTrailingZeros", "(", "NonZeroBits", ")", ";", "MaskWidth", "=", "countTrailingOnes", "(", "NonZeroBits", ">>", "ShiftAmount", ")", ";", "if", "(", "ShlImm", "-", "ShiftAmount", "!=", "<NUM_LIT>", "&&", "!", "BiggerPattern", ")", "return", "false", ";", "Src", "=", "getLeftShift", "(", "CurDAG", ",", "Op", ",", "ShlImm", "-", "ShiftAmount", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "isBitfieldPositioningOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16418, "Length": 202, "Cover_Rate": 0.8347107438016529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128", "_mm_max_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_maxss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin4", "Func": "_mm_max_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16419, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>Target", ";", "return", "The<ISA_LIT>Target", ";"], "ground_truth": ["}"], "File": "MCS51TargetInfo", "Func": "getTheMCS51Target", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16420, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{"], "ground_truth": ["TBB", "=", "<NUM_LIT>", ";"], "File": "BPFInstrInfo", "Func": "analyzeBranch", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16421, "Length": 81, "Cover_Rate": 0.36160714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ";", "if", "(", "Src1Reg", ")", "{", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Src0Reg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Src1Reg", ")", "{"], "File": "R600InstrInfo28", "Func": "buildDefaultInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16422, "Length": 89, "Cover_Rate": 0.5460122699386503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "WindowsCFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", ";", "bool", "DwarfCFI", "=", "!", "WindowsCFI", "&&", "(", "MMI", ".", "hasDebugInfo", "(", ")", "||", "F", ".", "needsUnwindTableEntry", "(", ")", ")", ";", "bool", "HasDwarfEHHandlers", "=", "!", "WindowsCFI", "&&", "!", "MF", ".", "getLandingPads", "(", ")", ".", "empty", "(", ")", ";", "if", "(", "HasDwarfEHHandlers", "&&", "!", "isDestroy", "&&", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", ")", "BuildCFI", "(", "MBB", ",", "InsertPos", ",", "DL", ",", "MCCFIInstruction", "::", "createGnuArgsSize", "(", "nullptr", ",", "Amount", ")", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "return", "I", ";", "Amount", "-=", "InternalAmt", ";", "if", "(", "isDestroy", "&&", "InternalAmt", "&&", "DwarfCFI", "&&", "!", "hasFP", "(", "MF", ")", ")", "BuildCFI", "(", "MBB", ",", "InsertPos", ",", "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "-", "InternalAmt", ")", ")", ";", "int64_t", "StackAdjustment", "=", "isDestroy", "?", "Amount", ":", "-", "Amount", ";", "if", "(", "StackAdjustment", ")", "{", "StackAdjustment", "+=", "mergeSPUpdates", "(", "MBB", ",", "InsertPos", ",", "true", ")", ";", "StackAdjustment", "+=", "mergeSPUpdates", "(", "MBB", ",", "InsertPos", ",", "false", ")", ";"], "ground_truth": ["if", "(", "StackAdjustment", ")", "{"], "File": "X86FrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16423, "Length": 191, "Cover_Rate": 0.39139344262295084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "Memory", ";"], "File": "OR1KAsmParser", "Func": "isMem", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16424, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlackfinTargetMachine", "::", "BlackfinTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "BlackfinTargetMachine6", "Func": "BlackfinTargetMachine", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16425, "Length": 81, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DumpConstPool", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget2", "Func": "dumpConstPool", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16426, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>StorePairSuppressPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>StorePairSuppress", "(", ")", ";"], "File": "AArch64StorePairSuppress", "Func": "createAArch64StorePairSuppressPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16427, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Kind", ")", "{", "case", "FK_Data_4", ":", "case", "FK_PCRel_4", ":", "return", "RT_32", ";", "case", "FK_PCRel_2", ":", "case", "FK_Data_2", ":", "return", "RT_16", ";"], "ground_truth": ["case", "FK_PCRel_1", ":"], "File": "M68kELFObjectWriter", "Func": "getType", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16428, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "reg_dead_after_insn", "(", "m_ccreg", ",", "e", ".", "cstore", ".", "insn", ")", "&&", "!", "reg_unused_after_insn", "(", "m_ccreg", ",", "e", ".", "cstore", ".", "insn", ")", ")", "{", "log_msg", "(", "<STR_LIT>", ")", ";", "log_insn", "(", "e", ".", "cstore", ".", "insn", ")", ";", "log_return", "(", "false", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "multiple_sets", "(", "e", ".", "setcc", ".", "insn", ")", ")", "{"], "File": "sh", "Func": "treg_combine_can_remove_comparison", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16429, "Length": 62, "Cover_Rate": 0.42758620689655175, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "II", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "II", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "<STR_LIT>", ")", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "UseMI", "=", "II", ";", "done", "=", "true", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "ThumbRegisterInfo12", "Func": "saveScavengerRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16430, "Length": 121, "Cover_Rate": 0.34770114942528735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x4_t", ")", "__builtin_neon_vmlsv4sf", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmlsq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16431, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "StackPU2TargetMachine", "Func": "getStackPU2TargetMachine", "Target": "StackPU2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16432, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegDefs", ";", "SmallSet", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegUses", ";", "bool", "sawLoad", "=", "false", ";", "bool", "sawStore", "=", "false", ";", "if", "(", "slot", "==", "MBB", ".", "begin", "(", ")", ")", "return", "MBB", ".", "end", "(", ")", ";", "if", "(", "slot", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "MBB", ".", "end", "(", ")", ";", "if", "(", "slot", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "J", "=", "slot", ";", "--", "J", ";"], "ground_truth": ["if", "(", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "J", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "DelaySlotFiller11", "Func": "findDelayInstr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16433, "Length": 100, "Cover_Rate": 0.33557046979865773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ImplicitDefReg", ";", "if", "(", "HasAVX", ")", "{", "ImplicitDefReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "ImplicitDefReg", ")", ";", "}", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", ";"], "File": "X86FastISel102", "Func": "X86SelectFPExtOrFPTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16434, "Length": 61, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "m68k_function_arg", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", ")", "{", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_function_arg", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16435, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "CCMatch", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs1", ";", "<ISA_LIT>CCState", "CCInfo1", "(", "CalleeCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs1", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo1", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "true", ",", "isVarArg", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs2", ";", "<ISA_LIT>CCState", "CCInfo2", "(", "CallerCC", ",", "false", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs2", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo2", ".", "AnalyzeCallResult", "(", "Ins", ",", "CCAssignFnForNode", "(", "CallerCC", ",", "true", ",", "isVarArg", ")", ")", ";", "if", "(", "RVLocs1", ".", "size", "(", ")", "!=", "RVLocs2", ".", "size", "(", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs1", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocInfo", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocInfo", "(", ")", ")", "return", "false", ";", "if", "(", "RVLocs1", "[", "i", "]", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocReg", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocReg", "(", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "RVLocs1", "[", "i", "]", ".", "getLocMemOffset", "(", ")", "!=", "RVLocs2", "[", "i", "]", ".", "getLocMemOffset", "(", ")", ")", "return", "false", ";", "}", "}", "}", "const", "<ISA_LIT>FunctionInfo", "*", "AFI_Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "AFI_Caller", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Outs", ".", "empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "CalleeCC", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "Call", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForNode", "(", "CalleeCC", ",", "false", ",", "isVarArg", ")", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realArgIdx", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{"], "File": "ARMISelLowering149", "Func": "IsEligibleForTailCallOptimization", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16436, "Length": 491, "Cover_Rate": 0.6294871794871795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "void", ")", "VReg1", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg1", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg1", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Register", "VReg2", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "VReg2", ";", "assert", "(", "MRI", ".", "getType", "(", "VReg2", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "RBI", ".", "getRegBank", "(", "VReg2", ",", "MRI", ",", "TRI", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MIB", "->", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMInstructionSelector1", "Func": "selectMergeValues", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16437, "Length": 115, "Cover_Rate": 0.5021834061135371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{"], "ground_truth": ["return", "CSR_<ISA_LIT>_RegMask", ";"], "File": "SystemZRegisterInfo (2)", "Func": "getCallPreservedMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16438, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SEInstrInfo", "::", "expandRetRA", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Opc", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo15", "Func": "expandRetRA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16439, "Length": 43, "Cover_Rate": 0.9555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "THUMB2_SIZE_REDUCE_NAME", ";"], "ground_truth": ["}"], "File": "Thumb2SizeReduction10", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16440, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "isTargetLinux", "(", ")", ")", "return", "new", "<ISA_LIT>LinuxTargetObjectFile", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "return", "new", "TargetLoweringObjectFileNaCl", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "return", "new", "TargetLoweringObjectFileELF", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", "&&", "!", "Subtarget", "->", "isTargetEnvMacho", "(", ")", ")", "return", "new", "TargetLoweringObjectFileCOFF", "(", ")", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering121", "Func": "createTLOF", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16441, "Length": 68, "Cover_Rate": 0.5271317829457365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasFLOATE1", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget2", "Func": "hasFLOATE1", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16442, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "Thumb1InstrInfo15", "Func": "spillCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16443, "Length": 112, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "&", "APFloat", "::", "IEEEdouble", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "&", "APFloat", "::", "IEEEhalf", "(", ")", ";"], "File": "AMDGPUAsmParser35", "Func": "getOpFltSemantics", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16444, "Length": 52, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqmovuns_s32", "(", "int32_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16_t", ")", "__builtin_aarch64_sqmovunsi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vqmovuns_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16445, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", "=", "BuildMI", "(", "MBB", ",", "llvm", "::", "next", "(", "I", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Divisor", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Divisor", ".", "isKill", "(", ")", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "Is64Bit", ")", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "Divisor", ".", "setIsKill", "(", "false", ")", ";", "return", "&", "MBB", ";"], "ground_truth": ["}"], "File": "MipsISelLowering100", "Func": "expandPseudoDIV", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16446, "Length": 83, "Cover_Rate": 0.5886524822695035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "predecessors", "(", ")", "const", "{"], "ground_truth": ["return", "Preds", ";"], "File": "WebAssemblyFixIrreducibleControlFlow11", "Func": "predecessors", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16447, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcmlaq_lane180v8hf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmlaq_rot180_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16448, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "--", "MII", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "SrcReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "!=", "SrcReg1", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg1", ")", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addFPImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", ")", ";", "}", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "--", "MII", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "SrcReg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addFPImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", ")", ";", "}", "if", "(", "DestReg", "!=", "SrcReg2", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MII", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "SrcReg2", ")", ";", "}", "MII", "=", "MBB", "->", "erase", "(", "MI", ")", ";", "--", "MII", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int", "DestReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "SrcReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "HexagonSplitTFRCondSets4", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16449, "Length": 516, "Cover_Rate": 0.47601476014760147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "return", "n8_consumed_by_addr_in_p", "(", "consumer", ",", "def_reg", ")", ";"], "ground_truth": ["}"], "File": "nds32-pipelines-auxiliary", "Func": "nds32_n8_load_to_ii_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16450, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "if", "(", "Pred", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["int", "i", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";"], "File": "PTXInstrInfo3", "Func": "PredicateInstruction", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16451, "Length": 40, "Cover_Rate": 0.40404040404040403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16452, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "tree", "list", "=", "SH_ATTRIBUTES", "(", "func", ")", ";", "list", ";", "list", "=", "TREE_CHAIN", "(", "list", ")", ")", "if", "(", "is_attribute_p", "(", "<STR_LIT>", ",", "get_attribute_name", "(", "list", ")", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "sh", "Func": "sh2a_function_vector_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16453, "Length": 37, "Cover_Rate": 0.6491228070175439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "Instr", "=", "II", ";", "if", "(", "!", "Instr", ".", "isPHI", "(", ")", ")", "break", ";", "int", "numPreds", "=", "getPHINumInputs", "(", "Instr", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "numPreds", ";", "++", "i", ")", "{", "auto", "Pred", "=", "getPHIPred", "(", "Instr", ",", "i", ")", ";", "if", "(", "Pred", "==", "Exit", ")", "{", "setPhiPred", "(", "Instr", ",", "i", ",", "NewExit", ")", ";", "}", "}", "}", "return", "NewExit", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "splitExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16454, "Length": 73, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isInstSegCvt", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "isInstSegCvt", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16455, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "::", "<ISA_LIT>ConstantPoolValue", "(", "GlobalValue", "*", "gv", ",", "const", "char", "*", "Modif", ")", ":", "MachineConstantPoolValue", "(", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "gv", "->", "getContext", "(", ")", ")", ")", ",", "CVal", "(", "gv", ")", ",", "S", "(", "NULL", ")", ",", "LabelId", "(", "<NUM_LIT>", ")", ",", "Kind", "(", "<STR_LIT>", ")", ",", "PCAdjust", "(", "<NUM_LIT>", ")", ",", "Modifier", "(", "Modif", ")", "{"], "ground_truth": ["}"], "File": "ARMConstantPoolValue34", "Func": "ARMConstantPoolValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16456, "Length": 64, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrev16q_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16457, "Length": 44, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LoadSDNode", "*", "ChainLD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "ChainNext", ")", ")", "{", "if", "(", "isConsecutiveLS", "(", "ChainLD", ",", "LD", ",", "VT", ".", "getStoreSize", "(", ")", ",", "<NUM_LIT>", ",", "DAG", ")", ")", "return", "true", ";", "if", "(", "!", "Visited", ".", "count", "(", "ChainLD", "->", "getChain", "(", ")", ".", "getNode", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "ChainLD", "->", "getChain", "(", ")", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "ChainNext", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "for", "(", "SDNode", "::", "op_iterator", "O", "=", "ChainNext", "->", "op_begin", "(", ")", ",", "OE", "=", "ChainNext", "->", "op_end", "(", ")", ";", "O", "!=", "OE", ";", "++", "O", ")", "if", "(", "!", "Visited", ".", "count", "(", "O", "->", "getNode", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "O", "->", "getNode", "(", ")", ")", ";", "}", "else", "LoadRoots", ".", "insert", "(", "ChainNext", ")", ";", "}", "Visited", ".", "clear", "(", ")", ";"], "ground_truth": ["Queue", ".", "clear", "(", ")", ";"], "File": "PPCISelLowering (2)", "Func": "findConsecutiveLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16458, "Length": 158, "Cover_Rate": 0.33978494623655914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", "enum", "rtx_code", "rcode", "=", "GET_CODE", "(", "cond", ")", ";", "rtx", "mask", ";", "mask", "=", "spu_emit_vector_compare", "(", "rcode", ",", "cc_op0", ",", "cc_op1", ",", "dest_mode", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_selb", "(", "dest", ",", "op2", ",", "op1", ",", "mask", ")", ")", ";"], "File": "spu", "Func": "spu_emit_vector_cond_expr", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16459, "Length": 47, "Cover_Rate": 0.6438356164383562, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "VEAsmParser (2)", "Func": "CreateImm", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16460, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "CLI", ".", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "CLI", ".", "DL", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "getTargetMachine", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "CLI", ".", "CallConv", ")", ";", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "in<ISA_LIT>16HardFloat", "(", ")", ")", "{"], "File": "MipsISelLowering (2)1", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16461, "Length": 136, "Cover_Rate": 0.35883905013192613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "epiphany", "Func": "epiphany_issue_rate", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16462, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasBulkMemory", ";"], "ground_truth": ["}"], "File": "WebAssemblySubtarget11", "Func": "hasBulkMemory", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16463, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "empty", "(", ")", "const", "{", "return", "!", "notEmpty", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeObjectMetadata", "Func": "empty", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16464, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BA", ".", "Addr", "->", "setCode", "(", "BB", ")", ";"], "ground_truth": ["Owner", ".", "Addr", "->", "addMember", "(", "BA", ",", "*", "this", ")", ";"], "File": "RDFGraph", "Func": "newBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16465, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "gsi", "=", "gsi_start_bb", "(", "bb", ")", ";", "!", "gsi_end_p", "(", "gsi", ")", ";", "gsi_next", "(", "&", "gsi", ")", ")", "{", "stmt", "=", "gsi_stmt", "(", "gsi", ")", ";", "if", "(", "is_gimple_call", "(", "stmt", ")", ")", "{", "called_fn_tree", "=", "gimple_call_fndecl", "(", "stmt", ")", ";", "if", "(", "called_fn_tree", "!=", "NULL", ")", "{", "called_fn", "=", "DECL_STRUCT_FUNCTION", "(", "called_fn_tree", ")", ";", "if", "(", "called_fn", "!=", "NULL", ")", "called_fn", "->", "machine", "->", "callers_may_not_allocate_frame", "=", "true", ";"], "ground_truth": ["}"], "File": "frame-header-opt", "Func": "set_callers_may_not_allocate_frame", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16466, "Length": 73, "Cover_Rate": 0.5983606557377049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PtrVT", "=", "<STR_LIT>", "(", "TM", ".", "createDataLayout", "(", ")", ".", "getPointerSizeInBits", "(", ")", ")", ";", "if", "(", "Results", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "ContextFunc", ")", ".", "hasMultivalue", "(", ")", ")", "{", "Results", ".", "clear", "(", ")", ";", "Params", ".", "push_back", "(", "PtrVT", ")", ";", "}", "for", "(", "auto", "*", "Param", ":", "Ty", "->", "params", "(", ")", ")", "computeLegalValueVTs", "(", "ContextFunc", ",", "TM", ",", "Param", ",", "Params", ")", ";", "if", "(", "Ty", "->", "isVarArg", "(", ")", ")", "Params", ".", "push_back", "(", "PtrVT", ")", ";", "if", "(", "TargetFunc", "&&", "TargetFunc", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Swift", ")", "{", "MVT", "PtrVT", "=", "<STR_LIT>", "(", "TM", ".", "createDataLayout", "(", ")", ".", "getPointerSizeInBits", "(", ")", ")", ";", "bool", "HasSwiftErrorArg", "=", "false", ";"], "ground_truth": ["bool", "HasSwiftSelfArg", "=", "false", ";"], "File": "WebAssemblyMachineFunctionInfo10", "Func": "computeSignatureVTs", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16467, "Length": 135, "Cover_Rate": 0.5252918287937743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "RAW_UAV_ID", ":", "case", "ARENA_UAV_ID", ":", "break", ";", "case", "LDS_ID", ":", "if", "(", "usesHardware", "(", "<STR_LIT>", ")", ")", "{", "return", "DEFAULT_LDS_ID", ";", "}", "break", ";", "case", "SCRATCH_ID", ":", "if", "(", "usesHardware", "(", "<STR_LIT>", ")", ")", "{", "return", "DEFAULT_SCRATCH_ID", ";", "}", "break", ";", "case", "GDS_ID", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "usesHardware", "(", "<STR_LIT>", ")", ")", "{", "return", "DEFAULT_GDS_ID", ";", "}"], "ground_truth": ["break", ";"], "File": "AMDIL7XXDevice", "Func": "getResourceID", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16468, "Length": 66, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x2_t", ")", "__builtin_aarch64_get_qregoiv2di", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x2_t", ")", "__builtin_aarch64_get_qregoiv2di", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon2_vld2q_dup_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16469, "Length": 37, "Cover_Rate": 0.578125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ErrMsg", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "IC", ".", "popOperator", "(", ")", ";", "}", "else", "if", "(", "(", "PrevState", "==", "IES_PLUS", "||", "PrevState", "==", "IES_MINUS", "||", "PrevState", "==", "IES_OR", "||", "PrevState", "==", "IES_AND", "||", "PrevState", "==", "IES_LSHIFT", "||", "PrevState", "==", "IES_RSHIFT", "||", "PrevState", "==", "IES_MULTIPLY", "||", "PrevState", "==", "IES_DIVIDE", "||", "PrevState", "==", "IES_LPAREN", "||", "PrevState", "==", "IES_LBRAC", ")", "&&", "CurrState", "==", "IES_MINUS", ")", "{", "IC", ".", "pushOperand", "(", "IC_IMM", ",", "-", "TmpInt", ")", ";", "}", "else", "{"], "ground_truth": ["IC", ".", "pushOperand", "(", "IC_IMM", ",", "TmpInt", ")", ";"], "File": "X86AsmParser (2)1", "Func": "onInteger", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16470, "Length": 87, "Cover_Rate": 0.424390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "&&", "isFrameOperand", "(", "MI", ",", "<NUM_LIT>", ",", "FrameIndex", ")", ")", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "Z80InstrInfo2", "Func": "isStoreToStackSlot", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16471, "Length": 63, "Cover_Rate": 0.984375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mop", ".", "isImm", "(", ")", "&&", "(", "mop", ".", "getImm", "(", ")", "<", "-", "<NUM_LIT>", "||", "mop", ".", "getImm", "(", ")", ">", "<NUM_LIT>", ")", ")", "return", "true", ";", "if", "(", "mop", ".", "isGlobal", "(", ")", "||", "mop", ".", "isSymbol", "(", ")", "||", "mop", ".", "isJTI", "(", ")", "||", "mop", ".", "isCPI", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "mop", ".", "isFPImm", "(", ")", ")", "return", "true", ";"], "File": "MBlazeDelaySlotFiller", "Func": "hasImmInstruction", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16472, "Length": 70, "Cover_Rate": 0.5785123966942148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "reg2", "==", "HARD_Z_REGNUM", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_M6811", "&&", "reg2", "==", "HARD_Y_REGNUM", "&&", "(", "D_REGNO_P", "(", "reg1", ")", "||", "X_REGNO_P", "(", "reg1", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "m68hc11_hard_regno_rename_ok", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16473, "Length": 36, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", "||", "!", "V", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel26", "Func": "SelectFPExt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16474, "Length": 116, "Cover_Rate": 0.8787878787878788, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmla_laneq_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ",", "uint32x4_t", "__c", ",", "const", "int", "__lane", ")", "{", "return", "(", "__a", "+", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmla_laneq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16475, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "missingFeature", "(", "llvm", "::", "SMLoc", "const", "&", "Loc", ",", "uint64_t", "const", "&", "ErrorInfo", ")", "{"], "ground_truth": ["return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "AVRAsmParser", "Func": "missingFeature", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16476, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "LocalSData", "&&", "GV", "->", "hasLocalLinkage", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "ExternSData", "&&", "(", "(", "GV", "->", "hasExternalLinkage", "(", ")", "&&", "GV", "->", "isDeclaration", "(", ")", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";"], "File": "MipsTargetObjectFile2", "Func": "IsGlobalInSmallSectionImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16477, "Length": 52, "Cover_Rate": 0.3611111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", ".", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "return", "false", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "isVector", "(", "MI", ")", ")", "{"], "File": "R600InstrInfo10", "Func": "isPredicable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16478, "Length": 97, "Cover_Rate": 0.8290598290598291, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";"], "ground_truth": ["const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";"], "File": "MCS51ISelLowering", "Func": "LowerBlockAddress", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16479, "Length": 40, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "*", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmulq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16480, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitNops", "(", "MCStreamer", "&", "OS", ",", "unsigned", "NumBytes", ",", "bool", "Is64Bit", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "NopsToEmit", "=", "NumBytes", ";", "(", "void", ")", "NopsToEmit", ";", "while", "(", "NumBytes", ")", "{"], "ground_truth": ["NumBytes", "-=", "EmitNop", "(", "OS", ",", "NumBytes", ",", "Is64Bit", ",", "STI", ")", ";"], "File": "X86MCInstLower (2)2", "Func": "EmitNops", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16481, "Length": 48, "Cover_Rate": 0.8135593220338984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mask", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "isSplatVector", "(", "N1", ".", "getNode", "(", ")", ")", ")", "{", "assert", "(", "N0", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "N1C", "&&", "(", "<NUM_LIT>", "==", "N1C", "->", "getZExtValue", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ",", "N0", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "PerformSHLCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16482, "Length": 119, "Cover_Rate": 0.3707165109034268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "I", "->", "mayStore", "(", ")", ")", "&&", "std", "::", "next", "(", "I", ")", "!=", "E", "&&", "I", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "MachineBasicBlock", "*", "newBB", "=", "splitBlockAfterInstr", "(", "I", ",", "MF", ")", ";", "newBB", "->", "setHasAddressTaken", "(", ")", ";", "break", ";", "}", "if", "(", "(", "I", "->", "mayStore", "(", ")", ")", "&&", "std", "::", "next", "(", "I", ")", "==", "E", "&&", "I", "!=", "MBB", "->", "begin", "(", ")", ")", "{", "MachineBasicBlock", "*", "newBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "(", "I", "->", "getParent", "(", ")", ")", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "MBB", "->", "getIterator", "(", ")", ";", "if", "(", "It", "!=", "MF", ".", "end", "(", ")", ")", "MF", ".", "insert", "(", "It", ",", "newBB", ")", ";", "else", "MF", ".", "push_back", "(", "newBB", ")", ";", "newBB", "->", "splice", "(", "newBB", "->", "end", "(", ")", ",", "I", "->", "getParent", "(", ")", ",", "I", ")", ";"], "ground_truth": ["MBB", "->", "addSuccessor", "(", "newBB", ")", ";"], "File": "NEMESIS", "Func": "changeLabelsStore", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16483, "Length": 161, "Cover_Rate": 0.5919117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "true", ";", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "}", "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "size", ">", "<NUM_LIT>", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ft322", "Func": "ft32_pass_by_reference", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16484, "Length": 34, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCWinCOFFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>WinCOFFObjectWriter", "(", ")", ";", "return", "createWinCOFFObjectWriter", "(", "MOTW", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "AArch64WinCOFFObjectWriter13", "Func": "createAArch64WinCOFFObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16485, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeCircle", ".", "push_back", "(", "Node", ")", ";", "length", "++", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "pushNodeToLoop", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16486, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListFourSpacedAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16487, "Length": 86, "Cover_Rate": 0.7889908256880734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_sqshll", "(", "int64_t", "value", ",", "const", "int", "shift", ")", "{", "return", "__builtin_mve_sqshll_di", "(", "value", ",", "shift", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_sqshll", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16488, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";"], "ground_truth": ["assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering1", "Func": "lowerV8I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16489, "Length": 63, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch_to_section", "(", "sbss_section", ")", ";", "break", ";", "case", "DATA_AREA_TDA", ":", "switch_to_section", "(", "tdata_section", ")", ";", "default", ":", "switch_to_section", "(", "bss_section", ")", ";", "break", ";", "}", "ASM_OUTPUT_ALIGN", "(", "file", ",", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ")", ";"], "ground_truth": ["last_assemble_variable_decl", "=", "decl", ";"], "File": "v8504", "Func": "v850_output_aligned_bss", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16490, "Length": 41, "Cover_Rate": 0.36283185840707965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "VT", "=", "Op1", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "n", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ULTOp1", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "++", "i", ")", "{", "ConstantSDNode", "*", "Elt", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BV", "->", "getOperand", "(", "i", ")", ")", ";", "if", "(", "!", "Elt", "||", "Elt", "->", "isOpaque", "(", ")", "||", "Elt", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "EVT", ")", "return", "SDValue", "(", ")", ";", "APInt", "Val", "=", "Elt", "->", "getAPIntValue", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "ULTOp1", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Val", "-", "<NUM_LIT>", ",", "dl", ",", "EVT", ")", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "ULTOp1", ")", ";"], "File": "X86ISelLowering1", "Func": "ChangeVSETULTtoVSETULE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16491, "Length": 145, "Cover_Rate": 0.7671957671957672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer34", "Func": "isMemoryOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16492, "Length": 105, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "createISRRegFI", "(", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "ISRDataRegFI", "[", "I", "]", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction11", "Func": "createISRRegFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16493, "Length": 58, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "mayStore", "(", ")", ")", "{", "DebugLoc", "DL3", "=", "MBB", "->", "findDebugLoc", "(", "I", ")", ";", "int", "storeOpcode", "=", "I", "->", "getOpcode", "(", ")", ";", "int", "loadOpcode", "=", "<NUM_LIT>", ";", "int", "cmpOpcode", "=", "<NUM_LIT>", ";", "switch", "(", "storeOpcode", ")", "{", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "loadOpcode", "=", "<STR_LIT>", ";", "cmpOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", ";", "check", "=", "false", ";", "}", "}", "if", "(", "check", ")", "{", "assert", "(", "loadOpcode", "!=", "<NUM_LIT>", ")", ";", "assert", "(", "cmpOpcode", "!=", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "MIload", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "loadOpcode", ")", ")", ";"], "ground_truth": ["MIload", "->", "setFlags", "(", "<NUM_LIT>", ")", ";"], "File": "ZDC", "Func": "insertZDCErrorDetectors", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16494, "Length": 177, "Cover_Rate": 0.30998248686514884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "{", "__builtin_aarch64_ssri_ndi", "(", "__a", "[", "<NUM_LIT>", "]", ",", "__b", "[", "<NUM_LIT>", "]", ",", "__c", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsri_n_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16495, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "return", "rs6000_mode_dependent_address_ptr", "(", "addr", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_mode_dependent_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16496, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GCNUpwardRPTracker", "(", "const", "LiveIntervals", "&", "LIS_", ")", ":", "GCNRPTracker", "(", "LIS_", ")", "{"], "ground_truth": ["}"], "File": "GCNRegPressure", "Func": "GCNUpwardRPTracker", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16497, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "Sym", "=", "Printer", ".", "getSymbol", "(", "Global", ")", ";", "if", "(", "isa", "<", "MCSymbolELF", ">", "(", "Sym", ")", ")", "return", "Sym", ";", "MCSymbolWasm", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "if", "(", "const", "auto", "*", "FuncTy", "=", "dyn_cast", "<", "FunctionType", ">", "(", "Global", "->", "getValueType", "(", ")", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MO", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "Function", "&", "CurrentFunc", "=", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "<STR_LIT>", "iPTR", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", "::", "I64", ":", "<STR_LIT>", "::", "I32", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ResultMVTs", ";", "ComputeLegalValueVTs", "(", "CurrentFunc", ",", "TM", ",", "FuncTy", "->", "getReturnType", "(", ")", ",", "ResultMVTs", ")", ";", "if", "(", "ResultMVTs", ".", "size", "(", ")", "<=", "<NUM_LIT>", ")", "for", "(", "MVT", "ResultMVT", ":", "ResultMVTs", ")", "Returns", ".", "push_back", "(", "<STR_LIT>", "(", "ResultMVT", ")", ")", ";", "else", "Params", ".", "push_back", "(", "iPTR", ")", ";", "for", "(", "Type", "*", "Ty", ":", "FuncTy", "->", "params", "(", ")", ")", "{", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "ParamMVTs", ";"], "ground_truth": ["ComputeLegalValueVTs", "(", "CurrentFunc", ",", "TM", ",", "Ty", ",", "ParamMVTs", ")", ";"], "File": "WebAssemblyMCInstLower13", "Func": "GetGlobalAddressSymbol", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16498, "Length": 228, "Cover_Rate": 0.6765578635014837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestnmd256", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_testn_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16499, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "<STR_LIT>", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "usesVertexCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16500, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "StackDirection", "D", ",", "unsigned", "StackAl", ",", "int", "LAO", ",", "unsigned", "TransAl", ")", ":", "TargetFrameLowering", "(", "D", ",", "StackAl", ",", "LAO", ",", "TransAl", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "AMDGPUFrameLowering", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16501, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_add_round_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_addps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_add_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16502, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "TRC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "NewReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "TRC", ")", ";", "return", "NewReg", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo", "Func": "createVR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16503, "Length": 46, "Cover_Rate": 0.39655172413793105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "MaxValue", "=", "(", "<NUM_LIT>", "<<", "Info", ".", "TargetSize", ")", "-", "<NUM_LIT>", ";", "bool", "Evaluated", "=", "false", ";", "int64_t", "Constant", "=", "<NUM_LIT>", ";", "Evaluated", "=", "MME", "->", "evaluateAsConstant", "(", "Constant", ")", ";", "if", "(", "Evaluated", "&&", "Constant", ">", "<NUM_LIT>", ")", "{", "return", "(", "Constant", "<=", "MaxValue", ")", ";", "}", "return", "(", "MaxValue", "<=", "High", ")", ";", "}", "const", "auto", "*", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "SRE", ")", "{", "return", "true", ";", "}"], "ground_truth": ["const", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "MOSAsmParser", "Func": "isImmediate", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16504, "Length": 96, "Cover_Rate": 0.46601941747572817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "ArgDescriptor", "allocateVGPR32Input", "(", "CCState", "&", "CCInfo", ",", "unsigned", "Mask", "=", "~", "<NUM_LIT>", ",", "ArgDescriptor", "Arg", "=", "ArgDescriptor", "(", ")", ")", "{", "if", "(", "Arg", ".", "isSet", "(", ")", ")", "return", "ArgDescriptor", "::", "createArg", "(", "Arg", ",", "Mask", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "ArgVGPRs", "=", "makeArrayRef", "(", "<STR_LIT>", ".", "begin", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "RegIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgVGPRs", ")", ";", "if", "(", "RegIdx", "==", "ArgVGPRs", ".", "size", "(", ")", ")", "{", "int64_t", "Offset", "=", "CCInfo", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "ArgDescriptor", "::", "createStack", "(", "Offset", ",", "Mask", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "allocateVGPR32Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16505, "Length": 101, "Cover_Rate": 0.5519125683060109, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrhq_scatter_shifted_offset_f16", "(", "float16_t", "*", "__base", ",", "uint16x8_t", "__offset", ",", "float16x8_t", "__value", ")", "{", "__builtin_mve_vstrhq_scatter_shifted_offset_fv8hf", "(", "(", "__builtin_neon_hi", "*", ")", "__base", ",", "__offset", ",", "__value", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrhq_scatter_shifted_offset_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16506, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Other", ".", "size", "(", ")", "!=", "size", "(", ")", ")", "return", "false", ";", "ChainOfDependences", "&", "OtherChain", "=", "Other", ".", "getChain", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "Chain", "[", "i", "]", "!=", "OtherChain", "[", "i", "]", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVectorLoopCarriedReuse", "Func": "isIdentical", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16507, "Length": 62, "Cover_Rate": 0.8732394366197183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "break", ";", "case", "'P'", ":", "printMemReference", "(", "MI", ",", "OpNo", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "printMemReference", "(", "MI", ",", "OpNo", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ATTAsmPrinter2", "Func": "PrintAsmMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16508, "Length": 58, "Cover_Rate": 0.5686274509803921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "~", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", "&&", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", "&&", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "isNEONi32vmovNeg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16509, "Length": 95, "Cover_Rate": 0.7480314960629921, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>ompactFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "VarArgsRegSaveSize", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARCompactMachineFunctionInfo", "Func": "ARCompactFunctionInfo", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16510, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "SICInstPrinter", "Func": "SICInstPrinter", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16511, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_MODE_UNIT_SIZE", "(", "d", "->", "vmode", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "odd", "=", "<NUM_LIT>", ";", "else", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "odd", "=", "<NUM_LIT>", ";", "else", "return", "false", ";", "mask", "=", "(", "d", "->", "one_vector_p", "?", "nelt", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "i", "+", "odd", ")", "return", "false", ";", "if", "(", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", "!=", "(", "(", "i", "+", "nelt", "+", "odd", ")", "&", "mask", ")", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "switch", "(", "d", "->", "vmode", ")", "{", "case", "E_V16QImode", ":", "gen", "=", "gen_neon_vtrnv16qi_internal", ";", "break", ";", "case", "E_V8QImode", ":", "gen", "=", "gen_neon_vtrnv8qi_internal", ";", "break", ";", "case", "E_V8HImode", ":", "gen", "=", "gen_neon_vtrnv8hi_internal", ";", "break", ";", "case", "E_V4HImode", ":", "gen", "=", "gen_neon_vtrnv4hi_internal", ";", "break", ";", "case", "E_V8HFmode", ":", "gen", "=", "gen_neon_vtrnv8hf_internal", ";", "break", ";", "case", "E_V4HFmode", ":", "gen", "=", "gen_neon_vtrnv4hf_internal", ";", "break", ";", "case", "E_V4SImode", ":", "gen", "=", "gen_neon_vtrnv4si_internal", ";", "break", ";", "case", "E_V2SImode", ":", "gen", "=", "gen_neon_vtrnv2si_internal", ";", "break", ";", "case", "E_V2SFmode", ":", "gen", "=", "gen_neon_vtrnv2sf_internal", ";", "break", ";", "case", "E_V4SFmode", ":", "gen", "=", "gen_neon_vtrnv4sf_internal", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "in0", "=", "d", "->", "op0", ";"], "ground_truth": ["in1", "=", "d", "->", "op1", ";"], "File": "arm7", "Func": "arm_evpc_neon_vtrn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16512, "Length": 250, "Cover_Rate": 0.6793478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "VideoCore4TargetMachine", "Func": "getFrameLowering", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16513, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterId", "SuperReg", "=", "RegInfos", "[", "RR", ".", "Reg", "]", ".", "MaxSuper", ";", "if", "(", "RR", ".", "Reg", "==", "SuperReg", ")", "return", "RR", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfos", "[", "RR", ".", "Reg", "]", ".", "RegClass", ";", "LaneBitmask", "RCMask", "=", "RC", "!=", "nullptr", "?", "RC", "->", "LaneMask", ":", "LaneBitmask", "(", "<NUM_LIT>", ")", ";", "LaneBitmask", "Common", "=", "RR", ".", "Mask", "&", "RCMask", ";", "uint32_t", "Sub", "=", "TRI", ".", "getSubRegIndex", "(", "SuperReg", ",", "RR", ".", "Reg", ")", ";", "LaneBitmask", "SuperMask", "=", "TRI", ".", "composeSubRegIndexLaneMask", "(", "Sub", ",", "Common", ")", ";", "assert", "(", "RR", ".", "Mask", ".", "none", "(", ")", "||", "SuperMask", ".", "any", "(", ")", ")", ";", "return", "RegisterRef", "(", "SuperReg", ",", "SuperMask", ")", ";"], "ground_truth": ["}"], "File": "RDFRegisters4", "Func": "normalize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16514, "Length": 114, "Cover_Rate": 0.8260869565217391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "(", "__a", "==", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vceqq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16515, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst1_lane_p16", "(", "poly16_t", "*", "__a", ",", "poly16x4_t", "__b", ",", "const", "int", "__c", ")", "{", "__builtin_neon_vst1_lanev4hi", "(", "(", "__builtin_neon_hi", "*", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vst1_lane_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16516, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "&", "getInstItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";"], "ground_truth": ["}"], "File": "rvexSubtarget", "Func": "getInstItineraryData", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16517, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "AddSub", "=", "Val", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Val", "==", "INT32_MIN", ")", "Val", "=", "<NUM_LIT>", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "Val", "=", "-", "Val", ";", "Val", "=", "<STR_LIT>", "(", "AddSub", ",", "Val", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "addAM3OffsetOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16518, "Length": 66, "Cover_Rate": 0.3687150837988827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "<STR_LIT>", ")", ";", "unsigned", "UsedRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MI", ".", "getNumOperands", "(", ")", ";", "++", "I", ")", "if", "(", "auto", "Op", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MI", ".", "getOperand", "(", "I", ")", ")", ")", "{", "if", "(", "Op", "->", "isImm", "(", ")", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "UsedRegs", "[", "I", "]", ")", ".", "addImm", "(", "Op", "->", "getImm", "(", ")", ")", ")", ";", "else", "if", "(", "Op", "->", "isReg", "(", ")", ")", "{", "if", "(", "Op", "->", "getReg", "(", ")", "!=", "UsedRegs", "[", "I", "]", ")", "EmitAndCountInstruction", "(", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "UsedRegs", "[", "I", "]", ")", ".", "addReg", "(", "Op", "->", "getReg", "(", ")", ")", ")", ";", "else", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86MCInstLower35", "Func": "LowerPATCHABLE_EVENT_CALL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16519, "Length": 188, "Cover_Rate": 0.5386819484240688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "+", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ")", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "}", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "if", "(", "SDValue", "V1S", "=", "getScalarValueForVectorElement", "(", "V1", ",", "Mask", "[", "<NUM_LIT>", "]", ",", "DAG", ")", ")", "return", "DAG", ".", "getNode", "(", "isShuffleFoldableLoad", "(", "V1S", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1S", ")", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "ground_truth": ["if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";"], "File": "X86ISelLowering200", "Func": "lowerV2F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16520, "Length": 301, "Cover_Rate": 0.4413489736070381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasAllocas", "=", "B", ";"], "ground_truth": ["}"], "File": "GBZ80MachineFunctionInfo", "Func": "setHasAllocas", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16521, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockIt", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";"], "ground_truth": ["while", "(", "MBBI", "!=", "E", ")", "{"], "File": "MCS51RelaxMemOperations", "Func": "runOnBasicBlock", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16522, "Length": 24, "Cover_Rate": 0.3582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CPUString", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)", "Func": "isGeneric", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16523, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", ")", "{", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElements", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "NumElements", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "switch", "(", "Load", "->", "getAddressSpace", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "NumElements", "<=", "<NUM_LIT>", ")", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "ScalarizeVectorLoad", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering111", "Func": "LowerLOAD", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16524, "Length": 108, "Cover_Rate": 0.7552447552447552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isTargetMingw", "(", ")", "||", "isTargetCygwin", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget105", "Func": "isTargetCygMing", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16525, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "InOpcode", "=", "InVec", ".", "getOpcode", "(", ")", ";", "if", "(", "OpVT", "==", "<STR_LIT>", "&&", "InVec", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "InOpcode", "==", "<STR_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "OpVT", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "InOpcode", "==", "<STR_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "OpVT", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "(", "InOpcode", "==", "<STR_LIT>", "||", "InOpcode", "==", "<STR_LIT>", ")", "&&", "OpVT", ".", "is128BitVector", "(", ")", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "is128BitVector", "(", ")", ")", "{", "unsigned", "ExtOp", "=", "InOpcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "ExtOp", ",", "SDLoc", "(", "N", ")", ",", "OpVT", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering", "Func": "combineExtractSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16526, "Length": 185, "Cover_Rate": 0.42923433874709976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "CJGISelLowering", "Func": "shouldConvertConstantLoadToIntImm", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16527, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskVec", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "{", "int", "idx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "idx", "<", "<NUM_LIT>", ")", "MaskVec", ".", "push_back", "(", "idx", ")", ";", "else", "if", "(", "idx", "<", "(", "int", ")", "NumElems", ")", "MaskVec", ".", "push_back", "(", "idx", "+", "NumElems", ")", ";", "else", "MaskVec", ".", "push_back", "(", "idx", "-", "NumElems", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "SVOp", "->", "getDebugLoc", "(", ")", ",", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SVOp", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering114", "Func": "CommuteVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16528, "Length": 119, "Cover_Rate": 0.8321678321678322, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpperm", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_perm_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16529, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "Base", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler", "Func": "DecodeMemMMImm9", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16530, "Length": 52, "Cover_Rate": 0.416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pextrh_u", "(", "uint16x4_t", "s", ",", "int", "field", ")", "{"], "ground_truth": ["return", "__builtin_loongson_pextrh_u", "(", "s", ",", "field", ")", ";"], "File": "loongson-mmiintrin", "Func": "pextrh_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16531, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "<STR_LIT>", "(", "STI", ")", "||", "<STR_LIT>", "(", "STI", ")", ")", "&&", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDHSA", "||", "STI", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "==", "Triple", "::", "AMDPAL", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter41", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16532, "Length": 68, "Cover_Rate": 0.6355140186915887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "if", "(", "op1", "==", "const0_rtx", "&&", "(", "TARGET_68020", "||", "TARGET_COLDFIRE", "||", "!", "ADDRESS_REG_P", "(", "op0", ")", ")", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", ";", "else", "if", "(", "GET_CODE", "(", "op0", ")", "==", "MEM", "&&", "GET_CODE", "(", "op1", ")", "==", "MEM", ")", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", ";", "else", "if", "(", "REG_P", "(", "op1", ")", "||", "(", "!", "REG_P", "(", "op0", ")", "&&", "GET_CODE", "(", "op0", ")", "!=", "MEM", ")", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", ";", "std", "::", "swap", "(", "flags_compare_op0", ",", "flags_compare_op1", ")", ";", "return", "swap_condition", "(", "code", ")", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_output_compare_si", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16533, "Length": 103, "Cover_Rate": 0.49282296650717705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Policy", ".", "OnlyTopDown", "=", "false", ";", "Policy", ".", "OnlyBottomUp", "=", "false", ";"], "ground_truth": ["if", "(", "isCyclone", "(", ")", ")", "Policy", ".", "DisableLatencyHeuristic", "=", "true", ";"], "File": "AArch64Subtarget11", "Func": "overrideSchedPolicy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16534, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_cvtusepi32_epi16", "(", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovusdw128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_cvtusepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16535, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "reader", "->", "fileName", "(", ")", "!=", "filename", ")", "{", "delete", "reader", ";", "reader", "=", "new", "LineReader", "(", "filename", ")", ";", "}", "return", "reader", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter10", "Func": "getReader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16536, "Length": 28, "Cover_Rate": 0.509090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "mem1", ")", "&&", "MEM_P", "(", "mem2", ")", "&&", "get_memref_parts", "(", "mem1", ",", "&", "reg1", ",", "&", "off1", ",", "&", "size1", ")", "&&", "get_memref_parts", "(", "mem2", ",", "&", "reg2", ",", "&", "off2", ",", "&", "size2", ")", "&&", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "reg2", ")", ")", "{", "if", "(", "off1", "+", "size1", "==", "off2", ")", "return", "mem1", ";", "else", "if", "(", "off2", "+", "size2", "==", "off1", ")", "return", "mem2", ";", "}"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "rs6000", "Func": "adjacent_mem_locations", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16537, "Length": 78, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrwq_p", "(", "float32_t", "*", "__addr", ",", "float32x4_t", "__value", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["__arm_vstrwq_p_f32", "(", "__addr", ",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vstrwq_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16538, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "*", "<ISA_LIT>TargetLowering", "::", "wrapAddr64Rsrc", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Ptr", ")", "const", "{", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "const", "SDValue", "Ops0", "[", "]", "=", "{", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "buildSMovImm32", "(", "DAG", ",", "DL", ",", "TII", "->", "getDefaultRsrcDataFormat", "(", ")", ">>", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", "}", ";"], "ground_truth": ["SDValue", "SubRegHi", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ops0", ")", ",", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering10", "Func": "wrapAddr64Rsrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16539, "Length": 119, "Cover_Rate": 0.5639810426540285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "::", "getWaitStatesSince", "(", "IsHazard", ",", "CurrCycleInstr", ",", "IsExpiredFn", ")", ";", "}", "int", "WaitStates", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "*", "MI", ":", "EmittedInstrs", ")", "{", "if", "(", "MI", ")", "{", "if", "(", "IsHazard", "(", "MI", ")", ")", "return", "WaitStates", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "continue", ";", "}", "++", "WaitStates", ";"], "ground_truth": ["if", "(", "WaitStates", ">=", "Limit", ")", "break", ";"], "File": "GCNHazardRecognizer", "Func": "getWaitStatesSince", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16540, "Length": 63, "Cover_Rate": 0.5478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "SystemZMCTargetDesc (2)2", "Func": "createSystemZMCRegisterInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16541, "Length": 31, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering10", "Func": "eliminateCallFramePseudoInstr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16542, "Length": 110, "Cover_Rate": 0.3303303303303303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "T", ",", "bool", "is64Bit", ")", "{", "std", "::", "string", "Ret", "=", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "sparcel", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "!", "is64Bit", ")", "Ret", "+=", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "is64Bit", ")", "Ret", "+=", "<STR_LIT>", ";"], "File": "SparcTargetMachine (2)1", "Func": "computeDataLayout", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16543, "Length": 59, "Cover_Rate": 0.7283950617283951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Count", "=", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "MSP430InstrInfo35", "Func": "InsertBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16544, "Length": 68, "Cover_Rate": 0.39080459770114945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosSelectionDAGInfo", "Func": "~PatmosSelectionDAGInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16545, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "MBlazeISelDAGToDAG", "Func": "getInstrInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16546, "Length": 10, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "R", "<<", "<STR_LIT>", ")", ";", "unsigned", "MatchingType", "=", "getMatchingLoType", "(", "R", ")", ";", "assert", "(", "MatchingType", "!=", "ELF", "::", "R_MIPS_NONE", "&&", "<STR_LIT>", ")", ";", "auto", "InsertionPoint", "=", "find_best", "(", "Sorted", ".", "begin", "(", ")", ",", "Sorted", ".", "end", "(", ")", ",", "[", "&", "R", ",", "&", "MatchingType", "]", "(", "const", "<ISA_LIT>RelocationEntry", "&", "X", ")", "{", "return", "isMatchingReloc", "(", "X", ",", "R", ",", "MatchingType", ")", ";", "}", ",", "compareMatchingRelocs", ")", ";", "if", "(", "InsertionPoint", "!=", "Sorted", ".", "end", "(", ")", ")", "InsertionPoint", "->", "Matched", "=", "true", ";", "Sorted", ".", "insert", "(", "InsertionPoint", ",", "R", ")", "->", "Matched", "=", "true", ";", "}"], "ground_truth": ["DEBUG", "(", "dumpRelocs", "(", "<STR_LIT>", ",", "Sorted", ")", ")", ";"], "File": "MipsELFObjectWriter46", "Func": "sortRelocs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16547, "Length": 118, "Cover_Rate": 0.3575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ET", "=", "getShiftExtendType", "(", ")", ";", "bool", "IsSigned", "=", "ET", "==", "<STR_LIT>", "||", "ET", "==", "<STR_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "IsSigned", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "hasShiftExtendAmount", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "addMemExtend8Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16548, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "GBZ80ISelLowering", "Func": "getScalarShiftAmountTy", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16549, "Length": 16, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "MBlazeISelLowering", "Func": "LowerOperation", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16550, "Length": 62, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "regno", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "epiphany", "Func": "epiphany_function_value_regno_p", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16551, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86MacroFusion13", "Func": "shouldScheduleAdjacent", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16552, "Length": 300, "Cover_Rate": 0.38071065989847713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolValue", "::", "addSelectionDAGCSEId", "(", "ID", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue24", "Func": "addSelectionDAGCSEId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16553, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MBBI", "!=", "E", ")", "{", "MachineBasicBlock", "::", "iterator", "NMBBI", "=", "std", "::", "next", "(", "MBBI", ")", ";", "Modified", "|=", "selectMI", "(", "MBB", ",", "MBBI", ",", "NMBBI", ")", ";", "MBBI", "=", "NMBBI", ";", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "SystemZPostRewrite", "Func": "selectMBB", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16554, "Length": 58, "Cover_Rate": 0.7945205479452054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "Depth", ";", "}", "assert", "(", "Depth", "<", "Stack", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Depth", ";"], "File": "WebAssemblyCFGStackify (2)2", "Func": "getDepth", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16555, "Length": 20, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitDirectiveSetPop", "(", ")", "{", "OS", "<<", "<STR_LIT>", ";", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveSetPop", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer (2)1", "Func": "emitDirectiveSetPop", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16556, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "map", "<", "std", "::", "set", "<", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "Pos", "->", "second", ";", "}", "else", "{", "CurrentTopDownReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "NextNonReservedID", ";", "ColorCombinations", "[", "SUColors", "]", "=", "NextNonReservedID", "++", ";", "}", "}", "}", "ColorCombinations", ".", "clear", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "DAG", "->", "BottomUpIndex2SU", "[", "i", "]", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ")", "{", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "continue", ";", "}", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "if", "(", "CurrentBottomUpReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ">", "<NUM_LIT>", ")", "SUColors", ".", "insert", "(", "CurrentBottomUpReservedDependencyColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";", "}", "if", "(", "SUColors", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "SUColors", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "*", "SUColors", ".", "begin", "(", ")", ">", "DAGSize", ")", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "*", "SUColors", ".", "begin", "(", ")", ";", "else", "{", "std", "::", "map", "<", "std", "::", "set", "<", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "Pos", "->", "second", ";", "}", "else", "{"], "ground_truth": ["CurrentBottomUpReservedDependencyColoring", "[", "SU", "->", "NodeNum", "]", "=", "NextNonReservedID", ";"], "File": "SIMachineScheduler15", "Func": "colorComputeReservedDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16557, "Length": 310, "Cover_Rate": 0.5516014234875445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Next", "=", "I", "->", "getNextNode", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "Next", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "*", "TLSBaseAddrReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo101", "Func": "SetRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16558, "Length": 49, "Cover_Rate": 0.3602941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst1q_p_s8", "(", "int8_t", "*", "__addr", ",", "int8x16_t", "__value", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "vstrbq_p_s8", "(", "__addr", ",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vst1q_p_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16559, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BRIG32_DwarfTargetObjectFile", "::", "~", "BRIG32_DwarfTargetObjectFile", "(", ")", "{"], "ground_truth": ["}"], "File": "HSAILTargetObjectFile", "Func": "~BRIG32_DwarfTargetObjectFile", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16560, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86IndirectBranchTracking (2)", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16561, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "mem", "=", "XEXP", "(", "set", ",", "opnum", ")", ";", "while", "(", "SUBREG_P", "(", "mem", ")", ")", "mem", "=", "SUBREG_REG", "(", "mem", ")", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";"], "ground_truth": ["return", "volatile_ok", "||", "!", "MEM_VOLATILE_P", "(", "mem", ")", ";"], "File": "i386", "Func": "ix86_check_movabs", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16562, "Length": 50, "Cover_Rate": 0.5376344086021505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmBackend38", "Func": "relaxInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16563, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Subtarget", "=", "const_cast", "<", "<ISA_LIT>Subtarget", "*", ">", "(", "getSubtargetImpl", "(", "MF", "->", "getFunction", "(", ")", ")", ")", ";"], "ground_truth": ["MF", "->", "setSubtarget", "(", "Subtarget", ")", ";"], "File": "MipsTargetMachine27", "Func": "resetSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16564, "Length": 34, "Cover_Rate": 0.7555555555555555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "count", "+=", "get_attr_length", "(", "from", ")", ";", "tmp", "=", "is_jump_table", "(", "from", ")", ";", "if", "(", "tmp", "!=", "NULL", ")", "{", "count", "+=", "get_jump_table_size", "(", "tmp", ")", ";", "new_cost", "=", "arm_barrier_cost", "(", "from", ")", ";", "if", "(", "count", "<", "max_count", "&&", "new_cost", "<=", "selected_cost", ")", "{", "selected", "=", "tmp", ";", "selected_cost", "=", "new_cost", ";", "selected_address", "=", "fix", "->", "address", "+", "count", ";", "}", "from", "=", "NEXT_INSN", "(", "tmp", ")", ";", "continue", ";", "}", "new_cost", "=", "arm_barrier_cost", "(", "from", ")", ";", "if", "(", "count", "<", "max_count", "&&", "new_cost", "<=", "selected_cost", ")", "{", "selected", "=", "from", ";", "selected_cost", "=", "new_cost", ";", "selected_address", "=", "fix", "->", "address", "+", "count", ";", "}", "from", "=", "NEXT_INSN", "(", "from", ")", ";", "}", "from", "=", "emit_jump_insn_after", "(", "gen_jump", "(", "label", ")", ",", "selected", ")", ";", "JUMP_LABEL", "(", "from", ")", "=", "label", ";", "barrier", "=", "emit_barrier_after", "(", "from", ")", ";", "emit_label_after", "(", "label", ",", "barrier", ")", ";", "new_fix", "=", "(", "Mfix", "*", ")", "obstack_alloc", "(", "&", "minipool_obstack", ",", "sizeof", "(", "*", "new_fix", ")", ")", ";", "new_fix", "->", "insn", "=", "barrier", ";", "new_fix", "->", "address", "=", "selected_address", ";", "new_fix", "->", "next", "=", "fix", "->", "next", ";"], "ground_truth": ["fix", "->", "next", "=", "new_fix", ";"], "File": "arm3", "Func": "create_fix_barrier", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16565, "Length": 193, "Cover_Rate": 0.6564625850340136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ncrn", "=", "pcum", "->", "aapcs_ncrn", ";", "nregs", "=", "size", "/", "UNITS_PER_WORD", ";", "if", "(", "allocate_ncrn", "&&", "(", "ncrn", "+", "nregs", "<=", "NUM_ARG_REGS", ")", ")", "{", "gcc_assert", "(", "nregs", "==", "<NUM_LIT>", "||", "nregs", "==", "<NUM_LIT>", "||", "nregs", "==", "<NUM_LIT>", ")", ";", "if", "(", "nregs", "==", "<NUM_LIT>", "&&", "ncrn", "%", "<NUM_LIT>", "&&", "aarch64_function_arg_alignment", "(", "mode", ",", "type", ")", "==", "<NUM_LIT>", "*", "BITS_PER_UNIT", ")", "{", "++", "ncrn", ";", "gcc_assert", "(", "ncrn", "+", "nregs", "<=", "NUM_ARG_REGS", ")", ";", "}", "if", "(", "nregs", "==", "<NUM_LIT>", "||", "nregs", "==", "<NUM_LIT>", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", ")", "pcum", "->", "aapcs_reg", "=", "gen_rtx_REG", "(", "mode", ",", "R0_REGNUM", "+", "ncrn", ")", ";", "else", "{", "rtx", "par", ";", "int", "i", ";", "par", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "nregs", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nregs", ";", "i", "++", ")", "{", "rtx", "tmp", "=", "gen_rtx_REG", "(", "word_mode", ",", "R0_REGNUM", "+", "ncrn", "+", "i", ")", ";", "tmp", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "tmp", ",", "GEN_INT", "(", "i", "*", "UNITS_PER_WORD", ")", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "i", ")", "=", "tmp", ";"], "ground_truth": ["}"], "File": "aarch645", "Func": "aarch64_layout_arg", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16566, "Length": 181, "Cover_Rate": 0.32730560578661844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "TargetCC", ",", "Flag", ")", ";"], "File": "XNCMISelLowering", "Func": "LowerBR_CC", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16567, "Length": 42, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCStreamer", "*", "createMCStreamer", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "MCContext", "&", "Ctx", ",", "MCAsmBackend", "&", "MAB", ",", "raw_ostream", "&", "_OS", ",", "MCCodeEmitter", "*", "_Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ")", "{"], "ground_truth": ["Triple", "TheTriple", "(", "TT", ")", ";"], "File": "TeeRISCMCTargetDesc", "Func": "createMCStreamer", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16568, "Length": 42, "Cover_Rate": 0.711864406779661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "VUNSPEC_POOL_LABEL", ")", "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "CSKY_CONSTPOOL_LABEL_PREFIX", ",", "INTVAL", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["assemble_name", "(", "stream", ",", "buf", ")", ";"], "File": "csky", "Func": "csky_output_constpool_label", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16569, "Length": 54, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "::", "<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "OW", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "Emitter", ")", ")", "{"], "ground_truth": ["}"], "File": "Cpu0ELFStreamer1", "Func": "Cpu0ELFStreamer", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16570, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask2_permutex2var_epi16", "(", "__m128i", "__A", ",", "__m128i", "__I", ",", "__mmask8", "__U", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpermi2varhi128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__I", ",", "(", "__v8hi", ")", "__B", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask2_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16571, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vaddhn_s64", "(", "int64x2_t", "__a", ",", "int64x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int32x2_t", ")", "__builtin_neon_vaddhnv2di", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vaddhn_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16572, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepu16_epi64", "(", "__m128i", "__X", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmovzxwq128", "(", "(", "__v8hi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "smmintrin", "Func": "_mm_cvtepu16_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16573, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "int", "fi", ";", "unsigned", "bitpos", ";", "getStackLocPair", "(", "fi", ",", "bitpos", ",", "loc", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "GuardsReg", ")", ")", ".", "addFrameIndex", "(", "fi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "target_preg", ")", ")", ".", "addReg", "(", "GuardsReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "bitpos", ")", ";", "InsertedInstrs", "+=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PatmosSPReduce", "Func": "insertPredicateLoad", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16574, "Length": 91, "Cover_Rate": 0.7338709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "fmt", "[", "i", "]", "==", "'E'", ")", "{", "int", "j", ";", "for", "(", "j", "=", "XVECLEN", "(", "x", ",", "i", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "j", "--", ")", "if", "(", "saved_regs_mentioned", "(", "XEXP", "(", "x", ",", "i", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "cris3", "Func": "saved_regs_mentioned", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16575, "Length": 54, "Cover_Rate": 0.3016759776536313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "UseSoftFloat", "=", "Subtarget", "->", "mipsSEUsesSoftFloat", "(", ")", ";", "<ISA_LIT>CCInfo", ".", "analyzeFormalArguments", "(", "Ins", ",", "UseSoftFloat", ",", "FuncArg", ")", ";", "<ISA_LIT>FI", "->", "setFormalArgInfo", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "<ISA_LIT>CCInfo", ".", "hasByValArg", "(", ")", ")", ";", "unsigned", "CurArgIdx", "=", "<NUM_LIT>", ";", "<STR_LIT>", "ByValArg", "=", "<ISA_LIT>CCInfo", ".", "byval_begin", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "std", "::", "advance", "(", "FuncArg", ",", "Ins", "[", "i", "]", ".", "OrigArgIndex", "-", "CurArgIdx", ")", ";", "CurArgIdx", "=", "Ins", "[", "i", "]", ".", "OrigArgIndex", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "IsRegLoc", "=", "VA", ".", "isRegLoc", "(", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "Flags", ".", "getByValSize", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ByValArg", "!=", "<ISA_LIT>CCInfo", ".", "byval_end", "(", ")", ")", ";", "copyByValRegs", "(", "Chain", ",", "DL", ",", "OutChains", ",", "DAG", ",", "Flags", ",", "InVals", ",", "&", "*", "FuncArg", ",", "<ISA_LIT>CCInfo", ",", "*", "ByValArg", ")", ";", "++", "ByValArg", ";", "continue", ";", "}", "if", "(", "IsRegLoc", ")", "{", "MVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "unsigned", "ArgReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClassFor", "(", "RegVT", ")", ";", "unsigned", "Reg", "=", "addLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "Opcode", "=", "<STR_LIT>", ";", "if", "(", "Opcode", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValVT", ",", "ArgValue", ")", ";", "}", "if", "(", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "||", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "||", "(", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ValVT", ",", "ArgValue", ")", ";", "else", "if", "(", "IsO32", "&&", "RegVT", "==", "<STR_LIT>", "&&", "ValVT", "==", "<STR_LIT>", ")", "{", "unsigned", "Reg2", "=", "addLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "getNextIntArgReg", "(", "ArgReg", ")", ",", "RC", ")", ";", "SDValue", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg2", ",", "RegVT", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ArgValue", ",", "ArgValue2", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering100", "Func": "LowerFormalArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16576, "Length": 487, "Cover_Rate": 0.5046632124352332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addImm1_63Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16577, "Length": 24, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "isDSOffsetLegal", "(", "N0", ",", "C1", "->", "getSExtValue", "(", ")", ",", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N0", ";", "Offset", "=", "N1", ";", "return", "true", ";", "}", "}", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "CAddr", "->", "getZExtValue", "(", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Offset", "=", "Addr", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG36", "Func": "SelectDS1Addr1Offset", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16578, "Length": 101, "Cover_Rate": 0.6196319018404908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "get_stack_clash_protection_probe_interval", "(", "void", ")", "{", "return", "(", "HOST_WIDE_INT_1U", "<<", "PARAM_VALUE", "(", "PARAM_STACK_CLASH_PROTECTION_PROBE_INTERVAL", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60007", "Func": "get_stack_clash_protection_probe_interval", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16579, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrwq_scatter_shifted_offset_p_uv4si", "(", "(", "__builtin_neon_si", "*", ")", "__base", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrwq_scatter_shifted_offset_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16580, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_ABI_GNU", "&&", "regno", "<", "crtl", "->", "args", ".", "info", ".", "regs", "-", "<NUM_LIT>", ")", "{", "regno", "=", "crtl", "->", "args", ".", "info", ".", "regs", "-", "<NUM_LIT>", ";", "if", "(", "regno", ">", "MMIX_RETURN_VALUE_REGNUM", "-", "<NUM_LIT>", ")", "regno", "=", "MMIX_RETURN_VALUE_REGNUM", "-", "<NUM_LIT>", ";", "}"], "ground_truth": ["cfun", "->", "machine", "->", "highest_saved_stack_register", "=", "regno", ";"], "File": "mmix4", "Func": "mmix_reorg", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16581, "Length": 53, "Cover_Rate": 0.5196078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "||", "call_p", ")", "{", "size", "+=", "<NUM_LIT>", ";", "reg_saved", "|=", "<NUM_LIT>", "<<", "i", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "case", "STACK_POINTER_REGNUM", ":", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "EP_REGNUM", ":", "size", "+=", "<NUM_LIT>", ";", "break", ";", "}", "}", "else", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "i", ")", "&&", "(", "(", "!", "call_used_regs", "[", "i", "]", ")", "||", "i", "==", "LINK_POINTER_REGNUM", ")", ")", "break", ";", "if", "(", "TARGET_PROLOG_FUNCTION", "&&", "(", "i", "==", "<NUM_LIT>", "||", "(", "(", "i", ">=", "<NUM_LIT>", ")", "&&", "(", "i", "<", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "size", "+=", "<NUM_LIT>", ";", "reg_saved", "|=", "<NUM_LIT>", "<<", "i", ";"], "ground_truth": ["i", "=", "<NUM_LIT>", ";"], "File": "v8504", "Func": "compute_register_save_size", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16582, "Length": 138, "Cover_Rate": 0.45544554455445546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", ".", "front", "(", ")", "!=", "'{'", "||", "C", ".", "back", "(", ")", "!=", "'}'", ")", "return", "std", "::", "make_pair", "(", "false", ",", "false", ")", ";"], "ground_truth": ["StringRef", "::", "const_iterator", "I", ",", "B", "=", "C", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "E", "=", "C", ".", "end", "(", ")", "-", "<NUM_LIT>", ";"], "File": "MipsISelLowering (2)1", "Func": "parsePhysicalReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16583, "Length": 53, "Cover_Rate": 0.3464052287581699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "mips_get_tp", "(", "void", ")", "{"], "ground_truth": ["return", "mips_expand_thread_pointer", "(", "gen_reg_rtx", "(", "Pmode", ")", ")", ";"], "File": "mips", "Func": "mips_get_tp", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16584, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Flag", ")", ";"], "ground_truth": ["else", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "File": "PPCISelLowering113", "Func": "LowerReturn", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16585, "Length": 115, "Cover_Rate": 0.4275092936802974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsVMEM", "=", "isVMEMClauseInst", "(", "MI", ")", ";", "if", "(", "!", "isValidClauseInst", "(", "MI", ",", "IsVMEM", ")", ")", "continue", ";", "RegUse", "Defs", ",", "Uses", ";", "GCNDownwardRPTracker", "RPT", "(", "*", "LIS", ")", ";", "RPT", ".", "reset", "(", "MI", ")", ";", "if", "(", "!", "processRegUses", "(", "MI", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "continue", ";", "unsigned", "Length", "=", "<NUM_LIT>", ";", "for", "(", ";", "Next", "!=", "E", "&&", "Length", "<", "MaxClause", ";", "++", "Next", ")", "{", "if", "(", "!", "isValidClauseInst", "(", "*", "Next", ",", "IsVMEM", ")", ")", "break", ";", "if", "(", "!", "processRegUses", "(", "*", "Next", ",", "Defs", ",", "Uses", ",", "RPT", ")", ")", "break", ";", "++", "Length", ";", "}", "if", "(", "Length", "<", "<NUM_LIT>", ")", "continue", ";", "Changed", "=", "true", ";", "MFI", "->", "limitOccupancy", "(", "LastRecordedOccupancy", ")", ";", "auto", "B", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "BUNDLE", ")", ")", ";", "Ind", "->", "insertMachineInstrInMaps", "(", "*", "B", ")", ";", "for", "(", "auto", "BI", "=", "I", ";", "BI", "!=", "Next", ";", "++", "BI", ")", "{", "BI", "->", "bundleWithPred", "(", ")", ";", "Ind", "->", "removeSingleMachineInstrFromMaps", "(", "*", "BI", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "BI", "->", "defs", "(", ")", ")", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsInternalRead", "(", "true", ")", ";", "}", "for", "(", "auto", "&&", "R", ":", "Defs", ")", "{", "forAllLanes", "(", "R", ".", "first", ",", "R", ".", "second", ".", "second", ",", "[", "&", "R", ",", "&", "B", "]", "(", "unsigned", "SubReg", ")", "{", "unsigned", "S", "=", "R", ".", "second", ".", "first", "|", "RegState", "::", "EarlyClobber", ";", "if", "(", "!", "SubReg", ")", "S", "&=", "~", "(", "RegState", "::", "Undef", "|", "RegState", "::", "Dead", ")", ";", "B", ".", "addDef", "(", "R", ".", "first", ",", "S", ",", "SubReg", ")", ";", "}", ")", ";", "}"], "ground_truth": ["for", "(", "auto", "&&", "R", ":", "Uses", ")", "{"], "File": "SIFormMemoryClauses10", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16586, "Length": 306, "Cover_Rate": 0.4629349470499244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "getExceptionPointerRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16587, "Length": 15, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "TruncBits", "=", "<NUM_LIT>", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "ShlImm", ")", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "TruncBits", "=", "Opd0", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", "-", "VT", ".", "getSizeInBits", "(", ")", ";", "VT", "=", "Opd0", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "BiggerPattern", ")", "{", "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "return", "false", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "isBitfieldExtractOpFromShr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16588, "Length": 145, "Cover_Rate": 0.34523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "<NUM_LIT>", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "BPFInstrInfo1", "Func": "AnalyzeBranch", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16589, "Length": 115, "Cover_Rate": 0.515695067264574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_MIPS16", "&&", "!", "load_p", "&&", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "false", ";", "return", "mips_secondary_reload_class", "(", "REGNO_REG_CLASS", "(", "regno", ")", ",", "GET_MODE", "(", "mem", ")", ",", "mem", ",", "load_p", ")", "==", "NO_REGS", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_direct_save_slot_move_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16590, "Length": 35, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";"], "ground_truth": ["CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "TLI", "->", "getLibcallCallingConv", "(", "LC", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "FunctionNames", "[", "AEABILibcall", "]", "[", "AlignVariant", "]", ",", "TLI", "->", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";"], "File": "ARMSelectionDAGInfo16", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16591, "Length": 281, "Cover_Rate": 0.477891156462585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ")", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", "prev_opt", ";", "struct", "cl_target_option", "*", "cur_opt", ";", "HOST_WIDE_INT", "prev_isa", ";", "HOST_WIDE_INT", "cur_isa", ";", "HOST_WIDE_INT", "diff_isa", ";", "enum", "processor_type", "prev_arch", ";", "enum", "processor_type", "prev_tune", ";", "enum", "processor_type", "cur_arch", ";", "enum", "processor_type", "cur_tune", ";", "if", "(", "!", "args", ")", "{", "cur_tree", "=", "(", "pop_target", "?", "pop_target", ":", "target_option_default_node", ")", ";", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ")", ";", "}", "else", "{", "cur_tree", "=", "ix86_valid_target_attribute_tree", "(", "args", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "if", "(", "!", "cur_tree", "||", "cur_tree", "==", "error_mark_node", ")", "{", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ")", ";", "return", "false", ";", "}", "}", "target_option_current_node", "=", "cur_tree", ";", "ix86_reset_previous_fndecl", "(", ")", ";"], "ground_truth": ["prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";"], "File": "i386-c2", "Func": "ix86_pragma_target_parse", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16592, "Length": 142, "Cover_Rate": 0.461038961038961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TargetV", ")", "TargetV", "=", "MaskV", ";", "else", "if", "(", "TargetV", "!=", "MaskV", ")", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "Rotation", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Lo", "||", "Hi", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Lo", ")", "Lo", "=", "Hi", ";", "else", "if", "(", "!", "Hi", ")", "Hi", "=", "Lo", ";", "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "Scale", "=", "<NUM_LIT>", "/", "Mask", ".", "size", "(", ")", ";", "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "{", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "Lo", ",", "DAG", ".", "getConstant", "(", "Rotation", "*", "Scale", ",", "<STR_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "lowerVectorShuffleAsByteRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16593, "Length": 176, "Cover_Rate": 0.3302063789868668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PreEmitPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "MachineBasicBlock", "::", "iterator", "MBBE", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "if", "(", "MBBE", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBE", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Changed", "|=", "optimizeVccBranch", "(", "MI", ")", ";", "continue", ";", "default", ":", "break", ";", "}", "}", "if", "(", "!", "ST", ".", "hasVGPRIndexMode", "(", ")", ")", "continue", ";", "MachineInstr", "*", "SetGPRMI", "=", "nullptr", ";", "const", "unsigned", "Threshold", "=", "<NUM_LIT>", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "MBBI", "!=", "MBBE", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "++", "MBBI", ";"], "ground_truth": ["if", "(", "Count", "==", "Threshold", ")", "SetGPRMI", "=", "nullptr", ";"], "File": "SIPreEmitPeephole9", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16594, "Length": 181, "Cover_Rate": 0.7327935222672065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sub_si64", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m1", "-", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_sub_si64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16595, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "SU", ":", "TopRoots", ")", "{", "RQ", ".", "push_back", "(", "*", "new", "(", "Alloc", ".", "Allocate", "(", ")", ")", "Candidate", "(", "SU", ",", "StepNo", ")", ")", ";", "}", "releaseSuccessors", "(", "&", "DAG", ".", "EntrySU", ",", "StepNo", ")", ";", "while", "(", "!", "RQ", ".", "empty", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "StepNo", "<<", "<STR_LIT>", "<STR_LIT>", ";", "for", "(", "auto", "&", "C", ":", "RQ", ")", "dbgs", "(", ")", "<<", "' '", "<<", "C", ".", "SU", "->", "NodeNum", "<<", "<STR_LIT>", "<<", "C", ".", "Priority", "<<", "')'", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", ")", ";", "auto", "C", "=", "pickCandidate", "(", ")", ";"], "ground_truth": ["assert", "(", "C", ")", ";"], "File": "GCNMinRegStrategy8", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16596, "Length": 111, "Cover_Rate": 0.4157303370786517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "RdxDesc", ".", "getRecurrenceKind", "(", ")", ")", "{", "case", "RecurKind", "::", "Add", ":", "case", "RecurKind", "::", "FAdd", ":", "case", "RecurKind", "::", "And", ":", "case", "RecurKind", "::", "Or", ":", "case", "RecurKind", "::", "Xor", ":", "case", "RecurKind", "::", "SMin", ":", "case", "RecurKind", "::", "SMax", ":", "case", "RecurKind", "::", "UMin", ":", "case", "RecurKind", "::", "UMax", ":", "case", "RecurKind", "::", "FMin", ":", "case", "RecurKind", "::", "FMax", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "RISCVTargetTransformInfo14", "Func": "isLegalToVectorizeReduction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16597, "Length": 74, "Cover_Rate": 0.5522388059701493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CurrentSCC", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "continue", ";", "InSet", ".", "insert", "(", "CurrentSCC", ".", "begin", "(", ")", ",", "CurrentSCC", ".", "end", "(", ")", ")", ";", "MachineBasicBlock", "*", "Header", "=", "nullptr", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "CurrentSCC", ")", "{", "for", "(", "MachineBasicBlock", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "{"], "ground_truth": ["if", "(", "InSet", ".", "count", "(", "Pred", ")", ")", "continue", ";"], "File": "WebAssemblyCFGStackify (3)", "Func": "EliminateMultipleEntryLoops", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16598, "Length": 68, "Cover_Rate": 0.39080459770114945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Catch", "=", "&", "*", "EHPad", "->", "begin", "(", ")", ";", "assert", "(", "<STR_LIT>", "(", "*", "Catch", ")", ")", ";", "Call", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Catch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "auto", "InsertPos", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Catch", ")", ")", ";", "EHPad", "->", "insert", "(", "InsertPos", ",", "Call", "->", "removeFromParent", "(", ")", ")", ";", "BuildMI", "(", "*", "EHPad", ",", "InsertPos", ",", "Call", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["EHPad", "->", "erase", "(", "InsertPos", ",", "EHPad", "->", "end", "(", ")", ")", ";"], "File": "WebAssemblyLateEHPrepare", "Func": "ensureSingleBBTermPads", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16599, "Length": 104, "Cover_Rate": 0.32398753894080995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Worklist", ".", "back", "(", ")", "=", "reverse", "(", "Instr", "->", "explicit_uses", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify13", "Func": "resetTopOperands", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16600, "Length": 16, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<ISA_LIT>_MACHINEINSTR_PRINTER_PASS_NAME", ";"], "File": "printInfo", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16601, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "frv_expand_mdpackh_builtin", "(", "tree", "arglist", ",", "rtx", "target", ")", "{", "enum", "insn_code", "icode", "=", "CODE_FOR_mdpackh", ";", "rtx", "pat", ",", "op0", ",", "op1", ";", "rtx", "arg1", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "arg2", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "arg3", "=", "frv_read_argument", "(", "&", "arglist", ")", ";"], "ground_truth": ["rtx", "arg4", "=", "frv_read_argument", "(", "&", "arglist", ")", ";"], "File": "frv2", "Func": "frv_expand_mdpackh_builtin", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16602, "Length": 60, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "V4SFmode", ":", "case", "V8SFmode", ":", "case", "V16SFmode", ":", "case", "V2DFmode", ":", "case", "V4DFmode", ":", "case", "V8DFmode", ":", "dst", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "SUBREG_REG", "(", "op1", ")", ")", ")", ";", "if", "(", "GET_CODE", "(", "op2", ")", "==", "CONST_VECTOR", ")", "{", "op2", "=", "gen_lowpart", "(", "GET_MODE", "(", "dst", ")", ",", "op2", ")", ";", "op2", "=", "force_reg", "(", "GET_MODE", "(", "dst", ")", ",", "op2", ")", ";", "}", "else", "{", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op2", "=", "SUBREG_REG", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "vector_operand", "(", "op2", ",", "GET_MODE", "(", "dst", ")", ")", ")", "op2", "=", "force_reg", "(", "GET_MODE", "(", "dst", ")", ",", "op2", ")", ";", "}", "op1", "=", "SUBREG_REG", "(", "op1", ")", ";", "if", "(", "!", "vector_operand", "(", "op1", ",", "GET_MODE", "(", "dst", ")", ")", ")", "op1", "=", "force_reg", "(", "GET_MODE", "(", "dst", ")", ",", "op1", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dst", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "dst", ")", ",", "op1", ",", "op2", ")", ")", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_lowpart", "(", "mode", ",", "dst", ")", ")", ";", "return", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_expand_vector_logical_operator", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16603, "Length": 187, "Cover_Rate": 0.39787234042553193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "MAX_386_ENTITIES", ";", "i", "++", ")", "ix86_optimize_mode_switching", "[", "i", "]", "=", "<NUM_LIT>", ";", "ix86_optimize_mode_switching", "[", "AVX_U128", "]", "=", "<NUM_LIT>", ";"], "ground_truth": ["g", "->", "get_passes", "(", ")", "->", "execute_pass_mode_switching", "(", ")", ";"], "File": "i3864", "Func": "rest_of_handle_insert_vzeroupper", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16604, "Length": 40, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "&", "getMustSaveCRs", "(", ")", "const", "{", "return", "MustSaveCRs", ";"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo40", "Func": "getMustSaveCRs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16605, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtq_f32_s32", "(", "int32x4_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_floatv4siv4sf", "(", "__a", ")", ";"], "File": "arm", "Func": "neon2_vcvtq_f32_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16606, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TVMLowerIntrinsics", "Func": "getPassName", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16607, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "PrivateAlign", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ",", "E", "=", "MFI", "->", "getObjectIndexEnd", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "MFI", "->", "isDeadObjectIndex", "(", "I", ")", ")", "continue", ";", "unsigned", "Size", "=", "MFI", "->", "getObjectSize", "(", "I", ")", ";", "unsigned", "Align", "=", "MFI", "->", "getObjectAlignment", "(", "I", ")", ";", "unsigned", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", ")", ";", "assert", "(", "Offset", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "MFI", "->", "isSpillSlotObjectIndex", "(", "I", ")", ")", "{", "SpillSize", "=", "(", "SpillSize", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "SpillMap", "[", "I", "]", "=", "SpillSize", ";", "SpillSize", "+=", "Size", ";", "SpillAlign", "=", "std", "::", "max", "(", "SpillAlign", ",", "Align", ")", ";", "}", "else", "{", "PrivateSize", "=", "(", "PrivateSize", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "PrivateMap", "[", "I", "]", "=", "PrivateSize", ";", "PrivateSize", "+=", "Size", ";", "PrivateAlign", "=", "std", "::", "max", "(", "PrivateAlign", ",", "Align", ")", ";", "}", "MFI", "->", "RemoveStackObject", "(", "I", ")", ";", "}", "int", "PrivateIndex", "=", "-", "<NUM_LIT>", ";", "int", "SpillIndex", "=", "-", "<NUM_LIT>", ";", "if", "(", "PrivateSize", "!=", "<NUM_LIT>", ")", "PrivateIndex", "=", "MFI", "->", "CreateStackObject", "(", "PrivateSize", ",", "PrivateAlign", ",", "false", ")", ";", "if", "(", "SpillSize", "!=", "<NUM_LIT>", ")", "SpillIndex", "=", "MFI", "->", "CreateSpillStackObject", "(", "SpillSize", ",", "SpillAlign", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "AddrIdx", "=", "<STR_LIT>", "(", "Opc", ",", "<STR_LIT>", "::", "address", ")", ";", "if", "(", "AddrIdx", "==", "-", "<NUM_LIT>", ")", "{", "continue", ";", "}", "MachineOperand", "&", "Base", "=", "MI", ".", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "!", "Base", ".", "isFI", "(", ")", ")", "continue", ";", "int", "Index", "=", "Base", ".", "getIndex", "(", ")", ";", "MachineOperand", "&", "Offset", "=", "MI", ".", "getOperand", "(", "AddrIdx", "+", "<NUM_LIT>", ")", ";", "int64_t", "OrigOffset", "=", "Offset", ".", "getImm", "(", ")", ";", "if", "(", "MFI", "->", "isSpillSlotObjectIndex", "(", "Index", ")", ")", "{", "Base", ".", "setIndex", "(", "SpillIndex", ")", ";", "Offset", ".", "setImm", "(", "SpillMap", "[", "Index", "]", "+", "OrigOffset", ")", ";", "}", "else", "{", "Base", ".", "setIndex", "(", "PrivateIndex", ")", ";"], "ground_truth": ["Offset", ".", "setImm", "(", "PrivateMap", "[", "Index", "]", "+", "OrigOffset", ")", ";"], "File": "HSAILFrameLowering", "Func": "processFunctionBeforeFrameFinalized", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16608, "Length": 378, "Cover_Rate": 0.8552036199095022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EncodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MCFixupKind", "Fixup", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", ";"], "File": "AArch64MCCodeEmitter22", "Func": "EncodeInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16609, "Length": 44, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "cast", "<", "Function", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64PagerandoOptimizer", "Func": "getCallee", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16610, "Length": 19, "Cover_Rate": 0.4318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "UseRC", "=", "(", "RC", "==", "&", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "(", "RC", "==", "&", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "RC", ")", ")", ";", "return", "FastISel", "::", "fastEmitInst_rr", "(", "MachineInstOpcode", ",", "UseRC", ",", "Op0", ",", "Op0IsKill", ",", "Op1", ",", "Op1IsKill", ")", ";"], "ground_truth": ["}"], "File": "PPCFastISel (2)", "Func": "fastEmitInst_rr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16611, "Length": 46, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "!=", "InlineAsm", "::", "Kind_RegUse", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDef", "&&", "Kind", "!=", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "continue", ";", "unsigned", "RC", ";", "bool", "HasRC", "=", "InlineAsm", "::", "hasRegClassConstraint", "(", "Flag", ",", "RC", ")", ";", "if", "(", "(", "!", "IsTiedToChangedOp", "&&", "(", "!", "HasRC", "||", "RC", "!=", "<STR_LIT>", ")", ")", "||", "NumRegs", "!=", "<NUM_LIT>", ")", "continue", ";", "assert", "(", "(", "i", "+", "<NUM_LIT>", "<", "NumOps", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg0", "=", "cast", "<", "RegisterSDNode", ">", "(", "V0", ")", "->", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "cast", "<", "RegisterSDNode", ">", "(", "V1", ")", "->", "getReg", "(", ")", ";", "SDValue", "PairedReg", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "Kind", "==", "InlineAsm", "::", "Kind_RegDef", "||", "Kind", "==", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ")", "{", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "<STR_LIT>", ")", ";", "SDValue", "Chain", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDNode", "*", "GU", "=", "N", "->", "getGluedUser", "(", ")", ";", "SDValue", "RegCopy", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "GPVR", ",", "<STR_LIT>", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RegCopy", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "GU", "=", "T1", ".", "getNode", "(", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "<STR_LIT>", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "<STR_LIT>", ",", "T0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "createGPRPairNode", "(", "<STR_LIT>", ",", "T0", ",", "T1", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectInlineAsm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16612, "Length": 446, "Cover_Rate": 0.47195767195767196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Liveness", "(", "MachineRegisterInfo", "&", "mri", ",", "const", "DataFlowGraph", "&", "g", ")", ":", "DFG", "(", "g", ")", ",", "TRI", "(", "g", ".", "getTRI", "(", ")", ")", ",", "MDT", "(", "g", ".", "getDT", "(", ")", ")", ",", "MDF", "(", "g", ".", "getDF", "(", ")", ")", ",", "RAI", "(", "g", ".", "getRAI", "(", ")", ")", ",", "MRI", "(", "mri", ")", ",", "Empty", "(", ")", ",", "Trace", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "RDFLiveness2", "Func": "Liveness", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16613, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";", "if", "(", "!", "GVA", ")", "return", "false", ";", "if", "(", "!", "Kind", ".", "isBSS", "(", ")", "&&", "!", "Kind", ".", "isDataRel", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "Kind", ".", "isMergeable1ByteCString", "(", ")", ")", "return", "false", ";"], "File": "Cpu0TargetObjectFile2", "Func": "IsGlobalInSmallSection", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16614, "Length": 51, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "int64_t", "Imm", "=", "MO", ".", "getImm", "(", ")", ";", "O", "<<", "'#'", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "==", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "Imm", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "||", "(", "TF", "&", "<STR_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmPrinter14", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16615, "Length": 317, "Cover_Rate": 0.806615776081425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "FOR_EACH_SUBINSN", "(", "subinsn", ",", "insn", ")", "if", "(", "USEFUL_INSN_P", "(", "subinsn", ")", "&&", "pred", "(", "subinsn", ")", ")", "{", "*", "cache", "=", "true", ";", "break", ";", "}"], "ground_truth": ["pop_topmost_sequence", "(", ")", ";"], "File": "mips", "Func": "mips_find_gp_ref", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16616, "Length": 48, "Cover_Rate": 0.5274725274725275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCK_SSrcF32", ":", "return", "Operand", ".", "isSSrcF32", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_SoppBrTarget", ":", "return", "Operand", ".", "isSoppBrTarget", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_VReg32OrOff", ":", "return", "Operand", ".", "isVReg32OrOff", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_InterpSlot", ":", "return", "Operand", ".", "isInterpSlot", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_Attr", ":", "return", "Operand", ".", "isInterpAttr", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "case", "MCK_AttrChan", ":", "return", "Operand", ".", "isAttrChan", "(", ")", "?", "Match_Success", ":", "Match_InvalidOperand", ";", "default", ":", "return", "Match_InvalidOperand", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser14", "Func": "validateTargetOperandClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16617, "Length": 91, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_i64scatter_ps", "(", "void", "*", "__addr", ",", "__mmask8", "__mask", ",", "__m128i", "__index", ",", "__m128", "__v1", ",", "const", "int", "__scale", ")", "{", "__builtin_ia32_scatterdiv4sf", "(", "__addr", ",", "__mask", ",", "(", "__v2di", ")", "__index", ",", "(", "__v4sf", ")", "__v1", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_i64scatter_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16618, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastMathFlags", "FMF", "=", "FPOp", "->", "getFastMathFlags", "(", ")", ";", "bool", "UnsafeDiv", "=", "HasUnsafeFPMath", "||", "FMF", ".", "isFast", "(", ")", "||", "FMF", ".", "allowReciprocal", "(", ")", ";", "if", "(", "ST", "->", "hasFP32Denormals", "(", ")", "||", "UnsafeDiv", ")", "return", "false", ";", "IRBuilder", "<", ">", "Builder", "(", "FDiv", ".", "getParent", "(", ")", ",", "std", "::", "next", "(", "FDiv", ".", "getIterator", "(", ")", ")", ",", "FPMath", ")", ";", "Builder", ".", "setFastMathFlags", "(", "FMF", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "FDiv", ".", "getDebugLoc", "(", ")", ")", ";", "Function", "*", "Decl", "=", "<STR_LIT>", "(", "Mod", ",", "<STR_LIT>", ")", ";", "Value", "*", "Num", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Den", "=", "FDiv", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "NewFDiv", "=", "nullptr", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewFDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "NumEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "I", ")", ";"], "ground_truth": ["Value", "*", "DenEltI", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "I", ")", ";"], "File": "AMDGPUCodeGenPrepare16", "Func": "visitFDiv", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16619, "Length": 194, "Cover_Rate": 0.47783251231527096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegList", ";", "unsigned", "StartOp", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "unsigned", "NumOffset", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "StartOp", "=", "<NUM_LIT>", ";", "NumOffset", "=", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "SrcReg", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "StartOp", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", "-", "NumOffset", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "RegList", ".", "push_back", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "RegList", ".", "push_back", "(", "SrcReg", ")", ";", "break", ";", "}", "OutStreamer", ".", "EmitRegSave", "(", "RegList", ",", "Opc", "==", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "{", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "default", ":", "MI", "->", "dump", "(", ")", ";", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Offset", "=", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "CPI", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["const", "MachineConstantPool", "*", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";"], "File": "ARMAsmPrinter32", "Func": "EmitUnwindingInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16620, "Length": 316, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_int4", "spu_xor", "(", "vec_int4", "a", ",", "signed", "int", "b", ")", "{", "return", "(", "(", "vec_int4", ")", "(", "si_xori", "(", "(", "qword", ")", "(", "a", ")", ",", "(", "unsigned", "int", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_xor", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16621, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "getSubtargetImpl", "(", ")", "->", "getFrameLowering", "(", ")", ";"], "File": "MSP430TargetMachine", "Func": "getFrameLowering", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16622, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Val0", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "Val0", ".", "use_empty", "(", ")", ")", "return", "DCI", ".", "CombineTo", "(", "N", ",", "Val0", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "Z80ISelLowering2", "Func": "combineSUB", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16623, "Length": 61, "Cover_Rate": 0.6559139784946236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>HardwareLoops", "::", "checkForImmediate", "(", "const", "MachineOperand", "&", "MO", ",", "int64_t", "&", "Val", ")", "const", "{", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "Val", "=", "MO", ".", "getImm", "(", ")", ";", "return", "true", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "return", "false", ";", "int64_t", "TV", ";", "Register", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "R", ")", ")", "return", "false", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "R", ")", ";", "unsigned", "DOpc", "=", "DI", "->", "getOpcode", "(", ")", ";", "switch", "(", "DOpc", ")", "{", "case", "TargetOpcode", "::", "COPY", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "checkForImmediate", "(", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "TV", ")", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "S1", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "S2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V1", ",", "V2", ";"], "ground_truth": ["if", "(", "!", "checkForImmediate", "(", "S1", ",", "V1", ")", "||", "!", "checkForImmediate", "(", "S2", ",", "V2", ")", ")", "return", "false", ";"], "File": "HexagonHardwareLoops31", "Func": "checkForImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16624, "Length": 202, "Cover_Rate": 0.4601366742596811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uses", "=", "BitVector", "(", "range", ")", ";", "defs", "=", "BitVector", "(", "range", ")", ";"], "ground_truth": ["}"], "File": "RAInfo", "Func": "LiveRange", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16625, "Length": 15, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MII", ")", ":", "InstrInfo", "(", "MII", ")", "{"], "ground_truth": ["}"], "File": "OR1KMCCodeEmitter1", "Func": "OR1KMCCodeEmitter", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16626, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Size", "==", "<NUM_LIT>", ")", ";", "unsigned", "CCReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "isSCC", "(", "CCReg", ",", "MRI", ")", ")", "{", "unsigned", "Opcode", "=", "getS_CMPOpcode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ",", "Size", ")", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CCReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", "|", "constrainSelectedInstRegOperands", "(", "*", "Copy", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "Ret", ";", "}", "assert", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "getV_CMPOpcode", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ",", "Size", ")", ";", "MachineInstr", "*", "ICmp", "=", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "RBI", ".", "constrainGenericRegister", "(", "ICmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "MRI", ")", ";", "bool", "Ret", "=", "constrainSelectedInstRegOperands", "(", "*", "ICmp", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector52", "Func": "selectG_ICMP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16627, "Length": 292, "Cover_Rate": 0.7684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "bfloat16x4x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4_lanev4bf", "(", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vld4_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16628, "Length": 32, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assemble_align", "(", "BITS_PER_WORD", ")", ";", "assemble_integer", "(", "symbol", ",", "UNITS_PER_WORD", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "vms_asm_out_constructor", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16629, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "if", "(", "MO", ".", "getType", "(", ")", "==", "MachineOperand", "::", "MO_Register", ")", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{"], "File": "AlphaAsmPrinter4", "Func": "printOperand", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16630, "Length": 63, "Cover_Rate": 0.5727272727272728, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "PredefinedFuncs", "[", "i", "]", ".", "Name", ")", "{", "name_", "=", "PredefinedFuncs", "[", "i", "]", ".", "Name", ";", "if", "(", "strcmp", "(", "name", ",", "name_", ")", "==", "<NUM_LIT>", ")", "return", "&", "PredefinedFuncs", "[", "i", "]", ".", "Signature", ";", "i", "++", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "Mips16HardFloatInfo", "Func": "findFuncSignature", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16631, "Length": 47, "Cover_Rate": 0.6811594202898551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", "!=", "CodeModel", "::", "Small", "&&", "M", "!=", "CodeModel", "::", "Kernel", ")", "return", "false", ";"], "ground_truth": ["if", "(", "M", "==", "CodeModel", "::", "Small", "&&", "Offset", "<", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "return", "true", ";"], "File": "X86ISelLowering144", "Func": "isOffsetSuitableForCodeModel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16632, "Length": 36, "Cover_Rate": 0.3956043956043956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", "!=", "MemSrc", ")", "{", "return", "false", ";", "}", "if", "(", "!", "Mem", ".", "WithPreDec", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "AAPAsmParser", "Func": "isMemSrc3PreDec", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16633, "Length": 23, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_extractf64x2_256_mask", "(", "(", "__v4df", ")", "__A", ",", "__imm", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin4", "Func": "_mm256_extractf64x2_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16634, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "if", "(", "Val", "->", "isReg", "(", ")", ")", "MRI", ".", "clearKillFlags", "(", "Val", "->", "getReg", "(", ")", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "MachineInstr", "*", "SetOn", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "VGPRIndexMode", "::", "DST_ENABLE", ")", ";", "SetOn", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsUndef", "(", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "unsigned", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "VecRC", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "SrcVec", "->", "getReg", "(", ")", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "PhiReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addReg", "(", "PhiReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "MovRelDesc", "=", "TII", "->", "get", "(", "getMOVRELDPseudo", "(", "VecRC", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "LoopBB", ",", "InsPt", ",", "DL", ",", "MovRelDesc", ")", ".", "addReg", "(", "Dst", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PhiReg", ")", ".", "add", "(", "*", "Val", ")", ".", "addImm", "(", "SubReg", "-", "<STR_LIT>", ")", ";"], "File": "SIISelLowering159", "Func": "emitIndirectDst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16635, "Length": 287, "Cover_Rate": 0.35696517412935325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getStackCacheReservedBytes", "(", ")", "const", "{"], "ground_truth": ["return", "StackCacheReservedBytes", ";"], "File": "PatmosMachineFunctionInfo", "Func": "getStackCacheReservedBytes", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16636, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "fcode", ">=", "S390_OVERLOADED_BUILTIN_VAR_OFFSET", ")", "return", "opflags_overloaded_builtin_var", "[", "fcode", "-", "S390_OVERLOADED_BUILTIN_VAR_OFFSET", "]", ";", "else", "if", "(", "fcode", ">=", "S390_OVERLOADED_BUILTIN_OFFSET", ")", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["else", "return", "opflags_builtin", "[", "fcode", "]", ";"], "File": "s390-builtins", "Func": "opflags_for_builtin", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16637, "Length": 32, "Cover_Rate": 0.7441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>FunctionInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3MachineFunctionInfo", "Func": "~LC3FunctionInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16638, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "tilegx_output_simple_cbranch_with_opcode", "(", "rtx_insn", "*", "insn", ",", "const", "char", "*", "opcode", ",", "int", "regop", ",", "bool", "reverse_predicted", ")", "{", "static", "char", "buf", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["sprintf", "(", "buf", ",", "<STR_LIT>", ",", "opcode", ",", "(", "cbranch_predicted_p", "(", "insn", ")", "^", "reverse_predicted", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "regop", ")", ";"], "File": "tilegx", "Func": "tilegx_output_simple_cbranch_with_opcode", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16639, "Length": 53, "Cover_Rate": 0.9298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSpls", "(", "uint16_t", "Opcode", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "DLXMemAluCombiner", "Func": "isSpls", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16640, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "bool", "IsKnown", ";", "auto", "MRSMapper", "=", "<STR_LIT>", "(", ")", ";", "uint32_t", "MRSReg", "=", "MRSMapper", ".", "fromString", "(", "Tok", ".", "getString", "(", ")", ",", "STI", ".", "getFeatureBits", "(", ")", ",", "IsKnown", ")", ";"], "ground_truth": ["assert", "(", "IsKnown", "==", "(", "MRSReg", "!=", "-", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser", "Func": "tryParseSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16641, "Length": 71, "Cover_Rate": 0.3183856502242152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "domain", "=", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "domain", ",", "domain", "&&", "lookup", "(", "MI", "->", "getOpcode", "(", ")", ",", "domain", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "File": "X86InstrInfo139", "Func": "getExecutionDomain", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16642, "Length": 42, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BaseRegisterInfo", "::", "UpdateRegAllocHint", "(", "unsigned", "Reg", ",", "unsigned", "NewReg", ",", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Hint", "=", "MRI", "->", "getRegAllocationHint", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "(", "Hint", ".", "first", "==", "(", "unsigned", ")", "<STR_LIT>", "||", "Hint", ".", "first", "==", "(", "unsigned", ")", "<STR_LIT>", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Hint", ".", "second", ")", ")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "UpdateRegAllocHint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16643, "Length": 77, "Cover_Rate": 0.6416666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "return_p", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";"], "ground_truth": ["emit_insn", "(", "pat", ")", ";"], "File": "nds32-intrinsic", "Func": "nds32_expand_unop_builtin", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16644, "Length": 40, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpshldv_v4di", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_shldv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16645, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpshrdv_v4di_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__C", ",", "(", "__v4di", ")", "__D", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_mask_shrdv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16646, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "needsCmpXchgNb", "(", "PTy", "->", "getElementType", "(", ")", ")", "?", "AtomicExpansionKind", "::", "CmpXChg", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "shouldExpandAtomicLoadInIR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16647, "Length": 19, "Cover_Rate": 0.40425531914893614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "OffsetIdx", "=", "MI", ".", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ";"], "File": "AArch64FrameLowering19", "Func": "fixupCalleeSaveRestoreStackOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16648, "Length": 50, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstructionSelector", "::", "<ISA_LIT>InstructionSelector", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ",", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "const", "<ISA_LIT>RegisterBankInfo", "&", "RBI", ")", ":", "InstructionSelector", "(", ")", ",", "TM", "(", "TM", ")", ",", "STI", "(", "STI", ")", ",", "TII", "(", "*", "STI", ".", "getInstrInfo", "(", ")", ")", ",", "TRI", "(", "*", "STI", ".", "getRegisterInfo", "(", ")", ")", ",", "RBI", "(", "RBI", ")", ",", "{"], "ground_truth": ["}"], "File": "AArch64InstructionSelector", "Func": "AArch64InstructionSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16649, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "GCNSubtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "ST", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "SIInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16650, "Length": 28, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addend", "=", "offset", ";", "ptr_type", "=", "build_pointer_type_for_mode", "(", "type", ",", "ptr_mode", ",", "true", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{", "tree", "real_part", ",", "imag_part", ",", "real_temp", ";", "real_part", "=", "alpha_gimplify_va_arg_1", "(", "TREE_TYPE", "(", "type", ")", ",", "base", ",", "offset", ",", "pre_p", ")", ";", "real_temp", "=", "get_initialized_tmp_var", "(", "real_part", ",", "pre_p", ",", "NULL", ")", ";", "imag_part", "=", "alpha_gimplify_va_arg_1", "(", "TREE_TYPE", "(", "type", ")", ",", "base", ",", "offset", ",", "pre_p", ")", ";", "return", "build2", "(", "COMPLEX_EXPR", ",", "type", ",", "real_temp", ",", "imag_part", ")", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", ")", "{", "tree", "fpaddend", ",", "cond", ",", "fourtyeight", ";", "fourtyeight", "=", "build_int_cst", "(", "TREE_TYPE", "(", "addend", ")", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "fpaddend", "=", "fold_build2", "(", "MINUS_EXPR", ",", "TREE_TYPE", "(", "addend", ")", ",", "addend", ",", "fourtyeight", ")", ";", "cond", "=", "fold_build2", "(", "LT_EXPR", ",", "boolean_type_node", ",", "addend", ",", "fourtyeight", ")", ";", "addend", "=", "fold_build3", "(", "COND_EXPR", ",", "TREE_TYPE", "(", "addend", ")", ",", "cond", ",", "fpaddend", ",", "addend", ")", ";"], "ground_truth": ["}"], "File": "alpha4", "Func": "alpha_gimplify_va_arg_1", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16651, "Length": 168, "Cover_Rate": 0.41687344913151364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveInsn", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZAsmParser1", "Func": "ParseDirective", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16652, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_<ISA_LIT>", ",", "Subtype", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16653, "Length": 15, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "::", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "LanaiDisassembler (2)", "Func": "LanaiDisassembler", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16654, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "isInstLane", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16655, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REAL_VALUE_ISINF", "(", "r", ")", "||", "REAL_VALUE_ISNAN", "(", "r", ")", "||", "REAL_VALUE_MINUS_ZERO", "(", "r", ")", ")", "return", "-", "<NUM_LIT>", ";", "sign", "=", "REAL_VALUE_NEGATIVE", "(", "r", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "r", "=", "real_value_abs", "(", "&", "r", ")", ";", "exponent", "=", "REAL_EXP", "(", "&", "r", ")", ";", "real_ldexp", "(", "&", "m", ",", "&", "r", ",", "point_pos", "-", "exponent", ")", ";", "wide_int", "w", "=", "real_to_integer", "(", "&", "m", ",", "&", "fail", ",", "HOST_BITS_PER_WIDE_INT", "*", "<NUM_LIT>", ")", ";", "mantissa", "=", "w", ".", "elt", "(", "<NUM_LIT>", ")", ";", "mant_hi", "=", "w", ".", "elt", "(", "<NUM_LIT>", ")", ";", "if", "(", "mantissa", "!=", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "point_pos", "-=", "HOST_BITS_PER_WIDE_INT", ";", "mantissa", "=", "mant_hi", ";"], "ground_truth": ["mask", "=", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "point_pos", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";"], "File": "arm5", "Func": "vfp3_const_double_index", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16656, "Length": 131, "Cover_Rate": 0.46953405017921146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_add_epi16", "(", "__mmask32", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_paddw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__U", ")", ";"], "File": "avx512bwintrin", "Func": "_mm512_maskz_add_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16657, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vabaluv2si", "(", "(", "int64x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ",", "(", "int32x2_t", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vabal_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16658, "Length": 23, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCodeEmitter", "*", "llvm", "::", "create<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SparcMCCodeEmitter11", "Func": "createSparcMCCodeEmitter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16659, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "FP32Denormals", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "FP64FP16Denormals", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";", "GISelObserverWrapper", "DummyObserver", ";", "LegalizerHelper", "Helper", "(", "MF", ",", "DummyObserver", ",", "HelperBuilder", ")", ";", "HelperBuilder", ".", "setMBB", "(", "*", "MI", ".", "getParent", "(", ")", ")", ";"], "ground_truth": ["return", "Helper", ".", "lowerFMad", "(", "MI", ")", "==", "LegalizerHelper", "::", "Legalized", ";"], "File": "AMDGPULegalizerInfo13", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16660, "Length": 89, "Cover_Rate": 0.5527950310559007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "Ty", "=", "ty", "(", "Val", ")", ";", "bool", "DoCast", "=", "(", "Ty", "==", "<STR_LIT>", "||", "Ty", "==", "<STR_LIT>", "||", "Ty", "==", "<STR_LIT>", ")", ";", "if", "(", "DoCast", ")", "{", "SDValue", "TC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ")", ";", "SDValue", "NS", "=", "DAG", ".", "getStore", "(", "SN", "->", "getChain", "(", ")", ",", "dl", ",", "TC", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getMemOperand", "(", ")", ")", ";", "if", "(", "SN", "->", "isIndexed", "(", ")", ")", "{", "NS", "=", "DAG", ".", "getIndexedStore", "(", "NS", ",", "dl", ",", "SN", "->", "getBasePtr", "(", ")", ",", "SN", "->", "getOffset", "(", ")", ",", "SN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "SN", "=", "cast", "<", "StoreSDNode", ">", "(", "NS", ".", "getNode", "(", ")", ")", ";", "}", "unsigned", "ClaimAlign", "=", "SN", "->", "getAlignment", "(", ")", ";", "SDValue", "Ptr", "=", "SN", "->", "getBasePtr", "(", ")", ";", "validateConstPtrAlignment", "(", "Ptr", ",", "dl", ",", "ClaimAlign", ")", ";", "MVT", "StoreTy", "=", "SN", "->", "getMemoryVT", "(", ")", ".", "getSimpleVT", "(", ")", ";"], "ground_truth": ["unsigned", "NeedAlign", "=", "Subtarget", ".", "getTypeAlignment", "(", "StoreTy", ")", ";"], "File": "HexagonISelLowering45", "Func": "LowerStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16661, "Length": 180, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Subtarget", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)1", "Func": "getSubtarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16662, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "CheriLoopPointerDecanonicalize", "(", ")", ";"], "ground_truth": ["}"], "File": "CheriLoopPointerDecanonicalize", "Func": "createCheriLoopPointerDecanonicalize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16663, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "unsigned", "size", "=", "<NUM_LIT>", ";", "switch", "(", "T", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "<STR_LIT>", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getMemOperand", "(", ")", ";"], "File": "X86ISelLowering117", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16664, "Length": 203, "Cover_Rate": 0.6612377850162866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "OrigBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "OrigBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "OrigBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "OrigBB", ";", "++", "MBBI", ";", "MF", ".", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "NewBB", "->", "splice", "(", "NewBB", "->", "end", "(", ")", ",", "OrigBB", ",", "MI", ",", "OrigBB", "->", "end", "(", ")", ")", ";", "unsigned", "Opc", "=", "isThumb", "?", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "BuildMI", "(", "OrigBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "NewBB", ")", ";", "NumSplit", "++", ";", "while", "(", "!", "OrigBB", "->", "succ_empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "Succ", "=", "*", "OrigBB", "->", "succ_begin", "(", ")", ";", "OrigBB", "->", "removeSuccessor", "(", "Succ", ")", ";", "NewBB", "->", "addSuccessor", "(", "Succ", ")", ";", "assert", "(", "(", "Succ", "->", "empty", "(", ")", "||", "Succ", "->", "begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "TargetInstrInfo", "::", "PHI", ")", "&&", "<STR_LIT>", ")", ";", "}", "OrigBB", "->", "addSuccessor", "(", "NewBB", ")", ";", "MF", ".", "RenumberBlocks", "(", "NewBB", ")", ";", "BBSizes", ".", "insert", "(", "BBSizes", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "<NUM_LIT>", ")", ";", "BBOffsets", ".", "insert", "(", "BBOffsets", ".", "begin", "(", ")", "+", "NewBB", "->", "getNumber", "(", ")", ",", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "::", "iterator", "IP", "=", "std", "::", "lower_bound", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "OrigBB", ",", "CompareMBBNumbers", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "WaterBB", "==", "OrigBB", ")", "WaterList", ".", "insert", "(", "next", "(", "IP", ")", ",", "NewBB", ")", ";", "else", "WaterList", ".", "insert", "(", "IP", ",", "OrigBB", ")", ";", "unsigned", "NewBBSize", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "NewBB", "->", "begin", "(", ")", ",", "E", "=", "NewBB", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "NewBBSize", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";", "unsigned", "OrigBBI", "=", "OrigBB", "->", "getNumber", "(", ")", ";", "unsigned", "NewBBI", "=", "NewBB", "->", "getNumber", "(", ")", ";", "BBSizes", "[", "NewBBI", "]", "=", "NewBBSize", ";", "int", "delta", "=", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["BBSizes", "[", "OrigBBI", "]", "-=", "NewBBSize", "-", "delta", ";"], "File": "ARMConstantIslandPass11", "Func": "SplitBlockBeforeInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16665, "Length": 384, "Cover_Rate": 0.8992974238875878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DefCycle", "=", "RegNo", ";", "bool", "isSLoad", "=", "false", ";", "switch", "(", "DefMCID", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "isSLoad", "=", "true", ";", "break", ";", "}", "if", "(", "(", "isSLoad", "&&", "(", "RegNo", "%", "<NUM_LIT>", ")", ")", "||", "DefAlign", "<", "<NUM_LIT>", ")", "++", "DefCycle", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)4", "Func": "getVLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16666, "Length": 67, "Cover_Rate": 0.3743016759776536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RetVT", "!=", "<STR_LIT>", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "false", ",", "*", "FuncInfo", ".", "MF", ",", "RVLocs", ",", "*", "Context", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "RetVT", ",", "RetCC_<ISA_LIT>", ")", ";", "if", "(", "RVLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "MVT", "CopyVT", "=", "RVLocs", "[", "<NUM_LIT>", "]", ".", "getValVT", "(", ")", ";"], "ground_truth": ["if", "(", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", "||", "RetVT", "==", "<STR_LIT>", ")", "CopyVT", "=", "<STR_LIT>", ";"], "File": "MipsFastISel1", "Func": "finishCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16667, "Length": 85, "Cover_Rate": 0.37280701754385964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Kind", "==", "Register", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Reg", ".", "RegNum", ";"], "File": "MMIXAsmParser", "Func": "getReg", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16668, "Length": 14, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ix86_ms_bitfield_layout_p", "(", "tree", "record_type", ")", "{", "return", "(", "TARGET_MS_BITFIELD_LAYOUT", "&&", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "record_type", ")", ")", ")", "||", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "record_type", ")", ")", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_ms_bitfield_layout_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16669, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_LogicalSecondSource", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMovImm32Shift", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMovImm64Shift", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_AddSubRegShift32", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_AddSubRegShift64", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidFPImm", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexedSImm9", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed4SImm7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed8SImm7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed16SImm7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend8", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend16", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend32", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend64", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryWExtend128", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend8", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend16", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend32", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend64", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryXExtend128", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed1", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed2", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed4", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed8", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidMemoryIndexed16", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_7", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_15", ":", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidImm0_31", ":"], "ground_truth": ["return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)1", "Func": "showMatchError", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16670, "Length": 316, "Cover_Rate": 0.5383304940374787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintID", ")", "{", "default", ":", "return", "true", ";", "case", "InlineAsm", "::", "Constraint_o", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "SparcISelDAGToDAG19", "Func": "SelectInlineAsmMemoryOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16671, "Length": 49, "Cover_Rate": 0.5444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "INTVAL", "(", "opval", ")", "&", "~", "ACC_MASK", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "NULL_RTX", ";", "}", "reg", "=", "gen_rtx_REG", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "mode", ",", "ACC_FIRST", "+", "INTVAL", "(", "opval", ")", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "predicate", ")", "(", "reg", ",", "VOIDmode", ")", ")", "SET_REGNO", "(", "reg", ",", "ACCG_FIRST", "+", "INTVAL", "(", "opval", ")", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "opnum", "]", ".", "predicate", ")", "(", "reg", ",", "VOIDmode", ")", ")", "{"], "ground_truth": ["error", "(", "<STR_LIT>", ",", "insn_data", "[", "icode", "]", ".", "name", ")", ";"], "File": "frv", "Func": "frv_int_to_acc", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16672, "Length": 119, "Cover_Rate": 0.5776699029126213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "_U_Qfge", "(", "long", "double", "a", ",", "long", "double", "b", ")", "{", "return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "quadlib", "Func": "_U_Qfge", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16673, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtepi32_ps", "(", "__m256i", "__A", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_cvtdq2ps256", "(", "(", "__v8si", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_cvtepi32_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16674, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "getISARevisionValue", "(", ")", "{"], "ground_truth": ["return", "(", "uint8_t", ")", "ISARevision", ";"], "File": "MipsABIFlagsSection (2)1", "Func": "getISARevisionValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16675, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "SubReg", ",", "Offset", ")", "=", "computeIndirectRegAndOffset", "(", "TRI", ",", "VecRC", ",", "SrcReg", ",", "Offset", ")", ";", "bool", "UseGPRIdxMode", "=", "ST", ".", "useVGPRIndexMode", "(", "EnableVGPRIndexMode", ")", ";", "if", "(", "setM0ToIndexFromSGPR", "(", "TII", ",", "MRI", ",", "MI", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "UseGPRIdxMode", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Undef", ",", "SubReg", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", ")", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "&", "MBB", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "Register", "PhiReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "InitReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ")", ",", "InitReg", ")", ";", "auto", "InsPt", "=", "loadM0FromVGPR", "(", "TII", ",", "MBB", ",", "MI", ",", "InitReg", ",", "PhiReg", ",", "Offset", ",", "UseGPRIdxMode", ",", "true", ")", ";", "MachineBasicBlock", "*", "LoopBB", "=", "InsPt", "->", "getParent", "(", ")", ";"], "ground_truth": ["if", "(", "UseGPRIdxMode", ")", "{"], "File": "SIISelLowering141", "Func": "emitIndirectSrc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16676, "Length": 291, "Cover_Rate": 0.5233812949640287, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformZExtCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{"], "File": "X86ISelLowering144", "Func": "PerformZExtCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16677, "Length": 70, "Cover_Rate": 0.36649214659685864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EraseSet", ".", "find", "(", "MI", ")", "==", "EraseSet", ".", "end", "(", ")", ")", "EraseSet", ".", "insert", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "JVMPreAllocationFixups", "Func": "AddToDeferredEraseSet", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16678, "Length": 23, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "MMask", ".", "Val", "=", "MMask", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser35", "Func": "CreateMSRMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16679, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_do_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "vmode", ",", "const", "vec_perm_builder", "&", "perm", ")", "{", "rtx", "x", "=", "expand_vec_perm_const", "(", "vmode", ",", "op0", ",", "op1", ",", "perm", ",", "BLKmode", ",", "target", ")", ";"], "ground_truth": ["if", "(", "x", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "x", ")", ";"], "File": "powerpcspe", "Func": "rs6000_do_expand_vec_perm", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16680, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmlaq_rot180_lane_f16", "(", "float16x8_t", "__r", ",", "float16x8_t", "__a", ",", "float16x4_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_vcmlaq_lane180v8hf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmlaq_rot180_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16681, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "BPFInstrInfo14", "Func": "storeRegToStackSlot", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16682, "Length": 89, "Cover_Rate": 0.577922077922078, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "const", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "auto", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";"], "ground_truth": ["EliminateMultipleEntryLoops", "(", "MF", ",", "MLI", ")", ";"], "File": "WebAssemblyCFGStackify4", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16683, "Length": 77, "Cover_Rate": 0.7064220183486238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "I8", "=", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ";", "FunctionType", "*", "FnType", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "Ctx", ")", ",", "{", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ",", "I8", ",", "Arg", ".", "getType", "(", ")", "}", ",", "false", ")", ";", "Constant", "*", "Fn", "=", "F", ".", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "GetArgumentSymbolName", "(", "Arg", ")", ",", "FnType", ")", ";", "Value", "*", "ArgName", "=", "CreateStringPtr", "(", "BB", ",", "Arg", ".", "getName", "(", ")", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "ArgName", ",", "ConstantInt", "::", "get", "(", "I8", ",", "Arg", ".", "getArgNo", "(", ")", ")", ",", "&", "Arg", "}", ";", "CallInst", "::", "Create", "(", "Fn", ",", "Args", ",", "<STR_LIT>", ",", "&", "BB", ")", ";"], "ground_truth": ["}"], "File": "AVRInstrumentFunctions", "Func": "BuildArgument", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16684, "Length": 122, "Cover_Rate": 0.782051282051282, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "*", "I", ")", "->", "NodeQueueId", "&=", "~", "QSrc", "->", "getID", "(", ")", ";", "AluKind", "AK", "=", "getAluKind", "(", "*", "I", ")", ";"], "ground_truth": ["AvailableAlus", "[", "AK", "]", ".", "insert", "(", "*", "I", ")", ";"], "File": "R600MachineScheduler", "Func": "LoadAlu", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16685, "Length": 34, "Cover_Rate": 0.39080459770114945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler6", "Func": "s3_6ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16686, "Length": 18, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "!", "TARGET_64BIT", "&&", "smode", "==", "DImode", ")", "{", "if", "(", "TARGET_SSE4_1", ")", "{", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_sse4_1_pinsrd", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_sse2_loadld", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ",", "CONST0_RTX", "(", "V4SImode", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_vec_interleave_lowv4si", "(", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "tmp", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "}", "else", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_SUBREG", "(", "vmode", ",", "vreg", ",", "<NUM_LIT>", ")", ",", "gen_gpr_to_xmm_move_src", "(", "vmode", ",", "reg", ")", ")", ")", ";"], "ground_truth": ["rtx_insn", "*", "seq", "=", "get_insns", "(", ")", ";"], "File": "i386-features", "Func": "make_vector_copies", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16687, "Length": 219, "Cover_Rate": 0.5658914728682171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "char", "csky_class_max_nregs", "(", "reg_class_t", "rclass", ",", "machine_mode", "mode", ")", "{", "if", "(", "rclass", "==", "V_REGS", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "CSKY_NUM_REGS", "(", "mode", ")", ";"], "File": "csky", "Func": "csky_class_max_nregs", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16688, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsModified", "=", "false", ";", "do", "{", "IsModified", "=", "false", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "*", "Node", "=", "I", ";", "MachineSDNode", "*", "MachineNode", "=", "dyn_cast", "<", "MachineSDNode", ">", "(", "I", ")", ";", "if", "(", "!", "MachineNode", ")", "continue", ";", "SDNode", "*", "ResNode", "=", "Lowering", ".", "PostISelFolding", "(", "MachineNode", ",", "*", "CurDAG", ")", ";"], "ground_truth": ["if", "(", "ResNode", "!=", "Node", ")", "{"], "File": "AMDGPUISelDAGToDAG102", "Func": "PostprocessISelDAG", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16689, "Length": 86, "Cover_Rate": 0.6277372262773723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_label", "(", "label", ")", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "label", ")", ";", "if", "(", "before", "==", "NULL_RTX", ")", "before", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "after", "==", "NULL_RTX", ")", "after", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_arc_load_exclusivesi", "(", "before", ",", "mem", ")", ")", ";", "switch", "(", "code", ")", "{", "case", "NOT", ":", "x", "=", "gen_rtx_AND", "(", "mode", ",", "before", ",", "val", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "after", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "mode", ",", "after", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "after", ",", "x", ")", ")", ";", "break", ";", "case", "MINUS", ":", "if", "(", "CONST_INT_P", "(", "val", ")", ")", "{", "val", "=", "GEN_INT", "(", "-", "INTVAL", "(", "val", ")", ")", ";", "code", "=", "PLUS", ";", "}", "default", ":", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "before", ",", "val", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "after", ",", "x", ")", ")", ";", "break", ";", "}", "emit_insn", "(", "gen_arc_store_exclusivesi", "(", "mem", ",", "after", ")", ")", ";", "cond", "=", "gen_rtx_REG", "(", "CC_Zmode", ",", "CC_REG", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "label", ",", "pc_rtx", ")", ";", "emit_unlikely_jump", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";"], "ground_truth": ["arc_post_atomic_barrier", "(", "model", ")", ";"], "File": "arc", "Func": "arc_expand_atomic_op", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16690, "Length": 213, "Cover_Rate": 0.7294520547945206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TypeRewriter", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "<STR_LIT>", "(", "F", ")", "==", "ShaderType", "::", "COMPUTE", ")", "return", "false", ";", "visit", "(", "F", ")", ";", "visit", "(", "F", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SITypeRewriter10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16691, "Length": 37, "Cover_Rate": 0.925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";"], "ground_truth": ["return", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", ";"], "File": "X86TargetTransformInfo119", "Func": "isLegalMaskedGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16692, "Length": 47, "Cover_Rate": 0.3219178082191781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isNarrowLoad", "(", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "isNarrowLoad", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "File": "AArch64LoadStoreOptimizer", "Func": "isNarrowLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16693, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "<NUM_LIT>", "*", "BITS_PER_WORD", ")", "return", "true", ";"], "ground_truth": ["return", "default_scalar_mode_supported_p", "(", "mode", ")", ";"], "File": "c6x", "Func": "c6x_scalar_mode_supported_p", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16694, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>MachineCFGStructurizer", "::", "getLoopLandInfo", "(", "MachineLoop", "*", "LoopRep", ")", "const", "{"], "ground_truth": ["LoopLandInfoMap", "::", "const_iterator", "It", "=", "LLInfoMap", ".", "find", "(", "LoopRep", ")", ";"], "File": "R600MachineCFGStructurizer", "Func": "getLoopLandInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16695, "Length": 24, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ";", "unsigned", "PredReg", "=", "<STR_LIT>", ";", "bool", "isTrue", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", ".", "getNumDefs", "(", ")", ";", "i", "<", "MCID", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "if", "(", "MCI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "initReg", "(", "MCI", ",", "MCI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "PredReg", ",", "isTrue", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MCID", ".", "getNumImplicitUses", "(", ")", ";", "++", "i", ")", "initReg", "(", "MCI", ",", "MCID", ".", "getImplicitUses", "(", ")", "[", "i", "]", ",", "PredReg", ",", "isTrue", ")", ";", "if", "(", "const", "MCPhysReg", "*", "ImpDef", "=", "MCID", ".", "getImplicitDefs", "(", ")", ")", "for", "(", ";", "*", "ImpDef", ";", "++", "ImpDef", ")", "{", "unsigned", "R", "=", "*", "ImpDef", ";", "if", "(", "<STR_LIT>", "!=", "R", "&&", "MCID", ".", "isCall", "(", ")", ")", "continue", ";", "if", "(", "<STR_LIT>", "==", "R", ")", "continue", ";", "if", "(", "<STR_LIT>", "==", "R", ")", "SoftDefs", ".", "insert", "(", "R", ")", ";", "else", "if", "(", "isPredicateRegister", "(", "R", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "isPredicateLate", "(", "MCII", ",", "MCI", ")", ")", "LatePreds", ".", "insert", "(", "R", ")", ";", "else", "Defs", "[", "R", "]", ".", "insert", "(", "PredSense", "(", "PredReg", ",", "isTrue", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MCID", ".", "getNumDefs", "(", ")", ";", "++", "i", ")", "{", "unsigned", "R", "=", "MCI", ".", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ",", "S", "=", "<STR_LIT>", ";", "if", "(", "R", "==", "<STR_LIT>", ")", "R", "=", "<STR_LIT>", ";", "for", "(", "MCRegAliasIterator", "SRI", "(", "R", ",", "&", "RI", ",", "!", "MCSubRegIterator", "(", "R", ",", "&", "RI", ")", ".", "isValid", "(", ")", ")", ";", "SRI", ".", "isValid", "(", ")", ";", "++", "SRI", ")", "{", "if", "(", "MCSubRegIterator", "(", "*", "SRI", ",", "&", "RI", ")", ".", "isValid", "(", ")", ")", "continue", ";", "if", "(", "R", "==", "*", "SRI", ")", "{", "if", "(", "S", "==", "R", ")", "continue", ";", "else", "S", "=", "R", ";", "}", "if", "(", "<STR_LIT>", "!=", "R", "&&", "<STR_LIT>", "==", "*", "SRI", ")", "SoftDefs", ".", "insert", "(", "*", "SRI", ")", ";", "else", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicateLate", "(", "MCII", ",", "MCI", ")", "&&", "isPredicateRegister", "(", "*", "SRI", ")", ")", "LatePreds", ".", "insert", "(", "*", "SRI", ")", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "MCII", ",", "MCI", ")", "==", "<STR_LIT>", ")", "TmpDefs", ".", "insert", "(", "*", "SRI", ")", ";", "else", "if", "(", "i", "<=", "<NUM_LIT>", "&&", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue2", "(", "MCII", ",", "MCI", ")", ")", "Uses", ".", "insert", "(", "*", "SRI", ")", ";", "else", "Defs", "[", "*", "SRI", "]", ".", "insert", "(", "PredSense", "(", "PredReg", ",", "isTrue", ")", ")", ";", "}", "}"], "ground_truth": ["if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedNew", "(", "MCII", ",", "MCI", ")", ")", "for", "(", "unsigned", "i", "=", "MCID", ".", "getNumDefs", "(", ")", ";", "i", "<", "MCID", ".", "getNumOperands", "(", ")", ";", "++", "i", ")", "if", "(", "MCI", ".", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "{"], "File": "HexagonMCChecker", "Func": "init", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16696, "Length": 501, "Cover_Rate": 0.891459074733096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "subtarget", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "subtarget", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "SPURegisterInfo11", "Func": "SPURegisterInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16697, "Length": 31, "Cover_Rate": 0.9393939393939394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AtomicRMWInst", "::", "Add", ":", "case", "AtomicRMWInst", "::", "Sub", ":", "case", "AtomicRMWInst", "::", "And", ":", "case", "AtomicRMWInst", "::", "Or", ":", "case", "AtomicRMWInst", "::", "Xor", ":", "case", "AtomicRMWInst", "::", "Max", ":", "case", "AtomicRMWInst", "::", "Min", ":", "case", "AtomicRMWInst", "::", "UMax", ":", "case", "AtomicRMWInst", "::", "UMin", ":", "break", ";", "}", "const", "unsigned", "PtrIdx", "=", "<NUM_LIT>", ";", "const", "unsigned", "ValIdx", "=", "<NUM_LIT>", ";", "if", "(", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "PtrIdx", ")", ")", ")", "{", "return", ";", "}", "const", "bool", "ValDivergent", "=", "DA", "->", "isDivergentUse", "(", "&", "I", ".", "getOperandUse", "(", "ValIdx", ")", ")", ";", "if", "(", "ValDivergent", "&&", "(", "!", "HasDPP", "||", "(", "DL", "->", "getTypeSizeInBits", "(", "I", ".", "getType", "(", ")", ")", "!=", "<NUM_LIT>", ")", ")", ")", "{", "return", ";"], "ground_truth": ["}"], "File": "AMDGPUAtomicOptimizer", "Func": "visitAtomicRMWInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16698, "Length": 124, "Cover_Rate": 0.6108374384236454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "inline_secondary_memory_needed", "(", "mode", ",", "class1", ",", "class2", ",", "false", ")", ")", "{", "int", "cost", "=", "<NUM_LIT>", ";", "cost", "+=", "inline_memory_move_cost", "(", "mode", ",", "class1", ",", "<NUM_LIT>", ")", ";", "cost", "+=", "inline_memory_move_cost", "(", "mode", ",", "class2", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "BITS_PER_WORD", "&&", "TARGET_MEMORY_MISMATCH_STALL", "&&", "targetm", ".", "class_max_nregs", "(", "class1", ",", "mode", ")", ">", "targetm", ".", "class_max_nregs", "(", "class2", ",", "mode", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "if", "(", "(", "MMX_CLASS_P", "(", "class1", ")", "&&", "MAYBE_FLOAT_CLASS_P", "(", "class2", ")", ")", "||", "(", "MMX_CLASS_P", "(", "class2", ")", "&&", "MAYBE_FLOAT_CLASS_P", "(", "class1", ")", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "return", "cost", ";", "}", "if", "(", "MMX_CLASS_P", "(", "class1", ")", "!=", "MMX_CLASS_P", "(", "class2", ")", "||", "SSE_CLASS_P", "(", "class1", ")", "!=", "SSE_CLASS_P", "(", "class2", ")", ")", "return", "MAX", "(", "<NUM_LIT>", ",", "MMX_CLASS_P", "(", "class1", ")", "||", "MMX_CLASS_P", "(", "class2", ")", "?", "ix86_cost", "->", "mmxsse_to_integer", ":", "ix86_cost", "->", "ssemmx_to_integer", ")", ";", "if", "(", "MAYBE_FLOAT_CLASS_P", "(", "class1", ")", ")", "return", "ix86_cost", "->", "fp_move", ";"], "ground_truth": ["if", "(", "MAYBE_SSE_CLASS_P", "(", "class1", ")", ")", "{"], "File": "i3867", "Func": "ix86_register_move_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16699, "Length": 174, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsVolatile", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "isVolatile", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16700, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "!", "Queue", ".", "empty", "(", ")", ")", "{", "SDNode", "*", "ChainNext", "=", "Queue", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "ChainNext", ")", ".", "second", ")", "continue", ";", "if", "(", "MemSDNode", "*", "ChainLD", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "ChainNext", ")", ")", "{", "if", "(", "isConsecutiveLS", "(", "ChainLD", ",", "LD", ",", "VT", ".", "getStoreSize", "(", ")", ",", "<NUM_LIT>", ",", "DAG", ")", ")", "return", "true", ";", "if", "(", "!", "Visited", ".", "count", "(", "ChainLD", "->", "getChain", "(", ")", ".", "getNode", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "ChainLD", "->", "getChain", "(", ")", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "ChainNext", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "for", "(", "const", "SDUse", "&", "O", ":", "ChainNext", "->", "ops", "(", ")", ")", "if", "(", "!", "Visited", ".", "count", "(", "O", ".", "getNode", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "O", ".", "getNode", "(", ")", ")", ";"], "ground_truth": ["}", "else", "LoadRoots", ".", "insert", "(", "ChainNext", ")", ";"], "File": "PPCISelLowering11", "Func": "findConsecutiveLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16701, "Length": 164, "Cover_Rate": 0.3778801843317972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "gcc_unreachable", "(", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "insn_template", ",", "fuse_ops", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "offset", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TOCREL", "&&", "CONST_INT_P", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "tocrel_unspec", "=", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ELF", ")", "sprintf", "(", "insn_template", ",", "<STR_LIT>", ",", "insn_str", ")", ";", "else", "if", "(", "TARGET_XCOFF", ")", "sprintf", "(", "insn_template", ",", "<STR_LIT>", ",", "insn_str", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "tocrel_unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "fuse_ops", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["output_asm_insn", "(", "insn_template", ",", "fuse_ops", ")", ";"], "File": "rs6000", "Func": "emit_fusion_load", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16702, "Length": 149, "Cover_Rate": 0.45426829268292684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "makeAddress", "(", "Op", ",", "DAG", ")", ";"], "File": "SparcISelLowering (2)2", "Func": "LowerGlobalAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16703, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler19", "Func": "createHexagonDisassembler", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16704, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AsmToken", "&", "lexDefinite", "(", ")", "{", "return", "getLexer", "(", ")", "->", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmLexer", "Func": "lexDefinite", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16705, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlaq_n_uv8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16706, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "insert", "(", "T", "Val", ")", "{"], "ground_truth": ["auto", "F", "=", "llvm", "::", "find", "(", "Map", ",", "Val", ")", ";"], "File": "RDFGraph11", "Func": "insert", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16707, "Length": 19, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PrevNode", ")", "{", "changeExit", "(", "PrevNode", ",", "Node", "->", "getEntry", "(", ")", ",", "true", ")", ";", "}", "PrevNode", "=", "Node", ";", "}", "else", "{", "BasicBlock", "*", "Flow", "=", "needPrefix", "(", "false", ")", ";", "BasicBlock", "*", "Entry", "=", "Node", "->", "getEntry", "(", ")", ";", "BasicBlock", "*", "Next", "=", "needPostfix", "(", "Flow", ",", "ExitUseAllowed", ")", ";", "Conditions", ".", "push_back", "(", "BranchInst", "::", "Create", "(", "Entry", ",", "Next", ",", "BoolUndef", ",", "Flow", ")", ")", ";", "addPhiValues", "(", "Flow", ",", "Entry", ")", ";", "DT", "->", "changeImmediateDominator", "(", "Entry", ",", "Flow", ")", ";", "PrevNode", "=", "Node", ";"], "ground_truth": ["while", "(", "!", "Order", ".", "empty", "(", ")", "&&", "!", "Visited", ".", "count", "(", "LoopEnd", ")", "&&", "dominatesPredicates", "(", "Entry", ",", "Order", ".", "back", "(", ")", ")", ")", "{"], "File": "AMDGPUStructurizeCFG", "Func": "wireFlow", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16708, "Length": 123, "Cover_Rate": 0.6507936507936508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "defined", "(", "__ppc__", ")", "||", "defined", "(", "__powerpc__", ")", ")", "if", "(", "CPUName", "==", "<STR_LIT>", ")", "CPUName", "=", "sys", "::", "getHostCPUName", "(", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "std", "::", "string", "FullFS", "=", "FS", ";", "if", "(", "Is<ISA_LIT>64", ")", "{", "Has64BitSupport", "=", "true", ";", "Use64BitRegs", "=", "true", ";", "if", "(", "!", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", "+", "FullFS", ";", "else", "FullFS", "=", "<STR_LIT>", ";", "}", "if", "(", "OptLevel", ">=", "CodeGenOpt", "::", "Default", ")", "{", "if", "(", "!", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", "+", "FullFS", ";", "else", "FullFS", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPUName", ",", "FullFS", ")", ";"], "File": "PPCSubtarget67", "Func": "initSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16709, "Length": 110, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "false", ";", "if", "(", "Register", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "else", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SparcISelLowering12", "Func": "CC_Sparc_Assign_Ret_Split_64", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16710, "Length": 43, "Cover_Rate": 0.3028169014084507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "MLAOp1", ";", "SDValue", "MLAOp2", ";", "int", "LaneIdx", "=", "-", "<NUM_LIT>", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "checkV64LaneV128", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MLAOp1", ",", "MLAOp2", ",", "LaneIdx", ")", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "checkV64LaneV128", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MLAOp1", ",", "MLAOp2", ",", "LaneIdx", ")", ")", "return", "nullptr", ";", "}", "SDValue", "LaneIdxVal", "=", "CurDAG", "->", "getTargetConstant", "(", "LaneIdx", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Op0", ",", "MLAOp1", ",", "MLAOp2", ",", "LaneIdxVal", "}", ";", "unsigned", "MLAOpc", "=", "~", "<NUM_LIT>", ";", "switch", "(", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "SimpleTy", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "MLAOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "MLAOpc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelDAGToDAG", "Func": "SelectMLAV64LaneV128", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16711, "Length": 195, "Cover_Rate": 0.7386363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "SegOperand", ")", ".", "getReg", "(", ")", ")", "emitByte", "(", "<STR_LIT>", "(", "Reg", ")", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter40", "Func": "emitSegmentOverridePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16712, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "struct", "bpf_sock", "*", ")", "__builtin_bpf_helper_sk_lookup_udp", "(", "ctx", ",", "(", "void", "*", ")", "tuple", ",", "size", ",", "netns_id", ",", "flags", ")", ";"], "ground_truth": ["}"], "File": "bpf-helpers", "Func": "bpf_sk_lookup_udp", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 16713, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>Default", ")", "<ISA_LIT>ArchVersion", "=", "<ISA_LIT>32", ";", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>1", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "<ISA_LIT>ArchVersion", "==", "<ISA_LIT>5", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "assert", "(", "(", "(", "!", "isGP64bit", "(", ")", "&&", "isABI_O32", "(", ")", ")", "||", "(", "isGP64bit", "(", ")", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "hasMSA", "(", ")", "&&", "!", "isFP64bit", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "IsFPXX", "&&", "(", "isABI_N32", "(", ")", "||", "isABI_N64", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "has<ISA_LIT>64r6", "(", ")", "&&", "InMicro<ISA_LIT>Mode", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "UseIndirectJumpsHazard", ")", "{", "if", "(", "InMicro<ISA_LIT>Mode", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "has<ISA_LIT>32r2", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "has<ISA_LIT>32r6", "(", ")", ")", "{", "StringRef", "ISA", "=", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "isFP64bit", "(", ")", ")", ";", "assert", "(", "isNaN2008", "(", ")", ")", ";", "if", "(", "hasDSP", "(", ")", ")", "report_fatal_error", "(", "ISA", "+", "<STR_LIT>", ",", "false", ")", ";", "}", "if", "(", "NoABICalls", "&&", "TM", ".", "isPositionIndependent", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "isABI_N64", "(", ")", "&&", "!", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "hasSym32", "(", ")", ")", "NoABICalls", "=", "true", ";", "UseSmallSection", "=", "GPOpt", ";", "if", "(", "!", "NoABICalls", "&&", "GPOpt", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "UseSmallSection", "=", "false", ";", "}", "if", "(", "hasDSPR2", "(", ")", "&&", "!", "DspWarningPrinted", ")", "{", "if", "(", "has<ISA_LIT>64", "(", ")", "&&", "!", "has<ISA_LIT>64r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "else", "if", "(", "has<ISA_LIT>32", "(", ")", "&&", "!", "has<ISA_LIT>32r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "}", "else", "if", "(", "hasDSP", "(", ")", "&&", "!", "DspWarningPrinted", ")", "{", "if", "(", "has<ISA_LIT>64", "(", ")", "&&", "!", "has<ISA_LIT>64r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "else", "if", "(", "has<ISA_LIT>32", "(", ")", "&&", "!", "has<ISA_LIT>32r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "}", "if", "(", "hasMSA", "(", ")", "&&", "!", "MSAWarningPrinted", ")", "{", "if", "(", "has<ISA_LIT>64", "(", ")", "&&", "!", "has<ISA_LIT>64r5", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "MSAWarningPrinted", "=", "true", ";", "}", "else", "if", "(", "has<ISA_LIT>32", "(", ")", "&&", "!", "has<ISA_LIT>32r5", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "MSAWarningPrinted", "=", "true", ";", "}", "}", "CallLoweringInfo", ".", "reset", "(", "new", "<ISA_LIT>CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";"], "ground_truth": ["Legalizer", ".", "reset", "(", "new", "<ISA_LIT>LegalizerInfo", "(", "*", "this", ")", ")", ";"], "File": "MipsSubtarget14", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16714, "Length": 494, "Cover_Rate": 0.6068796068796068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrntq", "(", "uint16x8_t", "__a", ",", "uint32x4_t", "__b", ",", "const", "int", "__imm", ")", "{", "return", "__arm_vrshrntq_n_u32", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrntq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16715, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "findShrunkPrologEpilog", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "*", "&", "PrologB", ",", "MachineBasicBlock", "*", "&", "EpilogB", ")", "const", "{", "static", "unsigned", "ShrinkCounter", "=", "<NUM_LIT>", ";", "if", "(", "ShrinkLimit", ".", "getPosition", "(", ")", ")", "{", "if", "(", "ShrinkCounter", ">=", "ShrinkLimit", ")", "return", ";", "ShrinkCounter", "++", ";", "}", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineDominatorTree", "MDT", ";", "MDT", ".", "runOnMachineFunction", "(", "MF", ")", ";", "MachinePostDominatorTree", "MPT", ";", "MPT", ".", "runOnMachineFunction", "(", "MF", ")", ";", "using", "UnsignedMap", "=", "DenseMap", "<", "unsigned", ",", "unsigned", ">", ";", "using", "RPOTType", "=", "ReversePostOrderTraversal", "<", "const", "MachineFunction", "*", ">", ";", "UnsignedMap", "RPO", ";", "RPOTType", "RPOT", "(", "&", "MF", ")", ";", "unsigned", "RPON", "=", "<NUM_LIT>", ";", "for", "(", "RPOTType", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "RPO", "[", "(", "*", "I", ")", "->", "getNumber", "(", ")", "]", "=", "RPON", "++", ";", "for", "(", "auto", "&", "I", ":", "MF", ")", "{"], "ground_truth": ["unsigned", "BN", "=", "RPO", "[", "I", ".", "getNumber", "(", ")", "]", ";"], "File": "HexagonFrameLowering26", "Func": "findShrunkPrologEpilog", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16716, "Length": 185, "Cover_Rate": 0.5082417582417582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isScheduled", "(", ")", "{"], "ground_truth": ["return", "Scheduled", ";"], "File": "SIMachineScheduler", "Func": "isScheduled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16717, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_epi16", "(", "*", "(", "short", "*", ")", "__P", ",", "(", "short", ")", "<NUM_LIT>", ",", "(", "short", ")", "<NUM_LIT>", ",", "(", "short", ")", "<NUM_LIT>", ",", "(", "short", ")", "<NUM_LIT>", ",", "(", "short", ")", "<NUM_LIT>", ",", "(", "short", ")", "<NUM_LIT>", ",", "(", "short", ")", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "emmintrin1", "Func": "_mm_loadu_si16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16718, "Length": 47, "Cover_Rate": 0.6911764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MipsPostLegalizerCombiner", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16719, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_low_s32", "(", "int32x4_t", "__a", ")", "{", "__GET_LOW", "(", "s32", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vget_low_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16720, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "unsigned", "Opc", ";", "const", "TargetRegisterClass", "*", "RC", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "<STR_LIT>", ";", "break", ";", "}", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "BB", ";", "++", "I", ";", "MachineBasicBlock", "*", "LoopBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "RemBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "LoopBB", ")", ";", "F", "->", "insert", "(", "I", ",", "RemBB", ")", ";", "RemBB", "->", "splice", "(", "RemBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "RemBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";"], "ground_truth": ["BB", "->", "addSuccessor", "(", "LoopBB", ")", ";"], "File": "MSP430ISelLowering1", "Func": "EmitShiftInstr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16721, "Length": 225, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "count", "<=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "count", ")", ";", "return", "NULL", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "SET", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "SET_SRC", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", "==", "PLUS", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ";", "stack_bytes", "=", "INTVAL", "(", "XEXP", "(", "SET_SRC", "(", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ")", ";", "stack_bytes", "+=", "(", "count", "-", "(", "TARGET_LONG_CALLS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "*", "<NUM_LIT>", ";", "if", "(", "stack_bytes", "!=", "<NUM_LIT>", "&&", "stack_bytes", "!=", "-", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ",", "stack_bytes", ")", ";", "return", "NULL", ";", "}", "mask", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", "-", "(", "TARGET_LONG_CALLS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "rtx", "vector_element", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "i", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "vector_element", ")", "==", "SET", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "SET_SRC", "(", "vector_element", ")", ")", "==", "REG", ")", ";", "gcc_assert", "(", "register_is_ok_for_epilogue", "(", "SET_SRC", "(", "vector_element", ")", ",", "SImode", ")", ")", ";", "mask", "|=", "<NUM_LIT>", "<<", "REGNO", "(", "SET_SRC", "(", "vector_element", ")", ")", ";", "}", "for", "(", "first", "=", "<NUM_LIT>", ";", "first", "<", "<NUM_LIT>", ";", "first", "++", ")", "{", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "first", ")", ")", "break", ";", "}", "gcc_assert", "(", "first", "<", "<NUM_LIT>", ")", ";", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "LINK_POINTER_REGNUM", ")", ")", "{", "gcc_assert", "(", "stack_bytes", "==", "-", "<NUM_LIT>", ")", ";", "last", "=", "LINK_POINTER_REGNUM", ";", "}", "else", "{", "gcc_assert", "(", "!", "stack_bytes", ")", ";"], "ground_truth": ["gcc_assert", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";"], "File": "v8503", "Func": "construct_save_jarl", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16722, "Length": 330, "Cover_Rate": 0.6832298136645962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4q_s32", "(", "const", "int32_t", "*", "__a", ")", "{", "union", "{", "int32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld4v4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld4q_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16723, "Length": 33, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "NumDefCFAOffsets", ";", "break", ";", "}", "case", "MCCFIInstruction", "::", "OpOffset", ":", "{", "if", "(", "SavedRegIdx", "==", "CU_NUM_SAVED_REGS", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "unsigned", "Reg", "=", "MRI", ".", "getLLVMRegNum", "(", "Inst", ".", "getRegister", "(", ")", ",", "true", ")", ";", "SavedRegs", "[", "SavedRegIdx", "++", "]", "=", "Reg", ";", "StackAdjust", "+=", "OffsetSize", ";", "InstrOffset", "+=", "PushInstrSize", "(", "Reg", ")", ";", "break", ";", "}", "}", "}", "StackAdjust", "/=", "StackDivide", ";", "if", "(", "HasFP", ")", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "uint32_t", "RegEnc", "=", "encodeCompactUnwindRegistersWithFrame", "(", ")", ";", "if", "(", "RegEnc", "==", "~", "<NUM_LIT>", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_BP_FRAME", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "RegEnc", "&", "CU", "::", "UNWIND_BP_FRAME_REGISTERS", ";", "}", "else", "{", "SubtractInstrIdx", "+=", "InstrOffset", ";", "++", "StackAdjust", ";", "if", "(", "(", "StackSize", "&", "<NUM_LIT>", ")", "==", "StackSize", ")", "{", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IMMD", ";", "CompactUnwindEncoding", "|=", "(", "StackSize", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "!=", "StackAdjust", ")", "return", "CU", "::", "UNWIND_MODE_DWARF", ";", "CompactUnwindEncoding", "|=", "CU", "::", "UNWIND_MODE_STACK_IND", ";", "CompactUnwindEncoding", "|=", "(", "SubtractInstrIdx", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "CompactUnwindEncoding", "|=", "(", "StackAdjust", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86AsmBackend35", "Func": "generateCompactUnwindEncodingImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16724, "Length": 212, "Cover_Rate": 0.43711340206185567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MO", ":", "I", ".", "operands", "(", ")", ")", "{", "if", "(", "CheckDef", "&&", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "DepReg", ")", ")", "return", "true", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "DepReg", "||", "!", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "if", "(", "CheckDef", "==", "MO", ".", "isDef", "(", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "isImplicitDependency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16725, "Length": 76, "Cover_Rate": 0.8172043010752689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmArcp", ")", ")", "flags", "|=", "FPFastMathMode", "::", "AllowRecip", ";", "if", "(", "I", ".", "getFlag", "(", "MachineInstr", "::", "MIFlag", "::", "FmReassoc", ")", ")", "flags", "|=", "FPFastMathMode", "::", "Fast", ";"], "ground_truth": ["return", "flags", ";"], "File": "SPIRVGenerateDecorations", "Func": "getFastMathFlags", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16726, "Length": 41, "Cover_Rate": 0.35344827586206895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "MCE", ")", "{"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addPCRelLabel19Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16727, "Length": 30, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "const_cast", "<", "<ISA_LIT>Subtarget", "*", ">", "(", "getSubtargetImpl", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", ";"], "ground_truth": ["MF", "->", "setSubtarget", "(", "Subtarget", ")", ";"], "File": "MipsTargetMachine10", "Func": "resetSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16728, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__blsic_u64", "(", "unsigned", "long", "long", "__X", ")", "{"], "ground_truth": ["return", "~", "__X", "|", "(", "__X", "-", "<NUM_LIT>", ")", ";"], "File": "tbmintrin", "Func": "__blsic_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16729, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "VESubtarget", "Func": "getRegisterInfo", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16730, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "<ISA_LIT>CSR_RegMask", ";"], "ground_truth": ["}"], "File": "NyuziRegisterInfo", "Func": "getCallPreservedMask", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16731, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "x", ")", "{", "int", "pred_val", "=", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "pred_val", ">=", "REG_BR_PROB_BASE", "/", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bfin3", "Func": "cbranch_predicted_taken_p", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 16732, "Length": 23, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "Subtarget", ".", "hasStdExtZbb", "(", ")", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "Y", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering80", "Func": "hasAndNotCompare", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16733, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vst4q_lane_bf16", "(", "bfloat16_t", "*", "__a", ",", "bfloat16x8x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["union", "{", "bfloat16x8x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";"], "File": "arm", "Func": "neon1_vst4q_lane_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16734, "Length": 29, "Cover_Rate": 0.7073170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "SICTargetMachine", "Func": "getSICTargetMachine", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16735, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerV8F64Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV16F32Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV8I64Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV16I32Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV32I16Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerV64I8Shuffle", "(", "DL", ",", "Mask", ",", "Zeroable", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering125", "Func": "lower512BitShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16736, "Length": 130, "Cover_Rate": 0.3561643835616438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "if", "(", "ARITHMETIC_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "ARITHMETIC_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "arm_arm_address_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16737, "Length": 46, "Cover_Rate": 0.39316239316239315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "VOffset", "=", "Offset", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG59", "Func": "SelectMUBUFIntrinsicVOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16738, "Length": 38, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "get<ISA_LIT>LoadDeprecationInfo", "(", "MCInst", "&", "MI", ",", "MCSubtargetInfo", "&", "STI", ",", "std", "::", "string", "&", "Info", ")", "{", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "<STR_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "ListContainsPC", "=", "false", ",", "ListContainsLR", "=", "false", ";", "for", "(", "unsigned", "OI", "=", "<NUM_LIT>", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16739, "Length": 97, "Cover_Rate": 0.563953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "CE", "&&", "<STR_LIT>", ")", ";", "int32_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "<STR_LIT>", "AddSub", "=", "Val", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "Val", "=", "<NUM_LIT>", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "Val", "=", "-", "Val", ";", "Val", "=", "<STR_LIT>", "(", "AddSub", ",", "Val", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addAM2OffsetImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16740, "Length": 95, "Cover_Rate": 0.6834532374100719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "x", "=", "gen_pop_h8300hs_normal", "(", "reg", ")", ";", "x", "=", "emit_insn", "(", "x", ")", ";"], "ground_truth": ["REG_NOTES", "(", "x", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_INC", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", ")", ";"], "File": "h83003", "Func": "pop", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16741, "Length": 29, "Cover_Rate": 0.38666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR16List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR32List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR32List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR64List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR64List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "CC_RISCV_FastCC", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16742, "Length": 267, "Cover_Rate": 0.4033232628398791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "<NUM_LIT>", ";", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "return", "<NUM_LIT>", ";", "case", "PLUS", ":", "{", "rtx", "op0", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "op0", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "REG_P", "(", "op1", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "op1", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "mode", "==", "HImode", "||", "mode", "==", "HFmode", ")", "return", "IS_DISP8_OFF_CONST", "(", "INTVAL", "(", "op1", ")", ")", ";"], "File": "c4x1", "Func": "c4x_Q_constraint", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 16743, "Length": 111, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "xval", "=", "gen_reg_rtx", "(", "Pmode", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_subhi3", "(", "xval", ",", "virtual_stack_vars_rtx", ",", "gen_int_mode", "(", "STARTING_FRAME_OFFSET", ",", "Pmode", ")", ")", ")", ";"], "File": "avr4", "Func": "avr_builtin_setjmp_frame_value", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16744, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "==", "<STR_LIT>", "&&", "ImmVal", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MCS51ExpandPseudoInsts", "Func": "isLogicImmOpRedundant", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16745, "Length": 17, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTailCall", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "if", "(", "CallOpc", "==", "<STR_LIT>", ")", "{", "needsTOCRestore", "=", "true", ";", "}", "else", "if", "(", "(", "CallOpc", "==", "<STR_LIT>", ")", "&&", "(", "!", "isLocalCall", "(", "Callee", ")", "||", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ")", "{", "CallOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "CallOpc", "==", "<STR_LIT>", ")", "CallOpc", "=", "<STR_LIT>", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "needsTOCRestore", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "unsigned", "TOCSaveOffset", "=", "<ISA_LIT>FrameLowering", "::", "getTOCSaveOffset", "(", "isELFv2ABI", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StackPtr", ",", "TOCOff", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "AddTOC", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering8", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16746, "Length": 212, "Cover_Rate": 0.33125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getWavesPerWorkGroup", "(", "unsigned", "FlatWorkGroupSize", ")", "const", "{"], "ground_truth": ["return", "alignTo", "(", "FlatWorkGroupSize", ",", "getWavefrontSize", "(", ")", ")", "/", "getWavefrontSize", "(", ")", ";"], "File": "AMDGPUSubtarget36", "Func": "getWavesPerWorkGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16747, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int64x1x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__rv", ";"], "ground_truth": ["__rv", ".", "__o", "=", "__builtin_neon_vld3_dupdi", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vld3_dup_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16748, "Length": 25, "Cover_Rate": 0.6410256410256411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "loc", ",", "a0", ";", "rtx_insn", "*", "insn", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ")", ";", "if", "(", "!", "loongarch_tls_symbol", ")", "loongarch_tls_symbol", "=", "init_one_libfunc", "(", "<STR_LIT>", ")", ";", "loc", "=", "loongarch_unspec_address", "(", "sym", ",", "type", ")", ";", "start_sequence", "(", ")", ";", "if", "(", "TARGET_EXPLICIT_RELOCS", ")", "{", "rtx", "high", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "copy_rtx", "(", "loc", ")", ")", ";", "high", "=", "loongarch_force_temporary", "(", "tmp", ",", "high", ")", ";", "if", "(", "TARGET_CMODEL_EXTREME", ")", "{", "gcc_assert", "(", "TARGET_EXPLICIT_RELOCS", ")", ";", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_tls_low", "(", "Pmode", ",", "tmp1", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "loc", ")", ")", ";", "emit_insn", "(", "gen_lui_h_lo20", "(", "tmp1", ",", "tmp1", ",", "loc", ")", ")", ";", "emit_insn", "(", "gen_lui_h_hi12", "(", "tmp1", ",", "tmp1", ",", "loc", ")", ")", ";", "emit_move_insn", "(", "a0", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "high", ",", "tmp1", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_tls_low", "(", "Pmode", ",", "a0", ",", "high", ",", "loc", ")", ")", ";", "}", "else", "{", "if", "(", "type", "==", "SYMBOL_TLSLDM", ")", "emit_insn", "(", "loongarch_got_load_tls_ld", "(", "a0", ",", "loc", ")", ")", ";", "else", "if", "(", "type", "==", "SYMBOL_TLSGD", ")", "emit_insn", "(", "loongarch_got_load_tls_gd", "(", "a0", ",", "loc", ")", ")", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "flag_plt", ")", "{", "switch", "(", "la_opt_cmodel", ")", "{", "case", "CMODEL_NORMAL", ":", "insn", "=", "emit_call_insn", "(", "gen_call_value_internal", "(", "v0", ",", "loongarch_tls_symbol", ",", "const0_rtx", ")", ")", ";", "break", ";", "case", "CMODEL_MEDIUM", ":", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "TARGET_EXPLICIT_RELOCS", ")", "{", "emit_insn", "(", "gen_pcalau12i", "(", "Pmode", ",", "reg", ",", "loongarch_tls_symbol", ")", ")", ";", "rtx", "call", "=", "gen_call_value_internal_1", "(", "Pmode", ",", "v0", ",", "reg", ",", "loongarch_tls_symbol", ",", "const0_rtx", ")", ";", "insn", "=", "emit_call_insn", "(", "call", ")", ";", "}", "else", "{", "emit_move_insn", "(", "reg", ",", "loongarch_tls_symbol", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_call_value_internal", "(", "v0", ",", "reg", ",", "const0_rtx", ")", ")", ";", "}", "break", ";", "}", "case", "CMODEL_EXTREME", ":", "case", "CMODEL_LARGE", ":", "case", "CMODEL_TINY", ":", "case", "CMODEL_TINY_STATIC", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "rtx", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "switch", "(", "la_opt_cmodel", ")", "{", "case", "CMODEL_NORMAL", ":", "case", "CMODEL_MEDIUM", ":", "{", "if", "(", "TARGET_EXPLICIT_RELOCS", ")", "{", "rtx", "high", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "loongarch_emit_move", "(", "high", ",", "gen_rtx_HIGH", "(", "Pmode", ",", "loongarch_tls_symbol", ")", ")", ";", "emit_insn", "(", "gen_ld_from_got", "(", "Pmode", ",", "dest", ",", "high", ",", "loongarch_tls_symbol", ")", ")", ";", "}", "else", "loongarch_emit_move", "(", "dest", ",", "loongarch_tls_symbol", ")", ";", "break", ";", "}", "case", "CMODEL_EXTREME", ":", "{", "gcc_assert", "(", "TARGET_EXPLICIT_RELOCS", ")", ";", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "high", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "loongarch_emit_move", "(", "high", ",", "gen_rtx_HIGH", "(", "Pmode", ",", "loongarch_tls_symbol", ")", ")", ";"], "ground_truth": ["loongarch_emit_move", "(", "tmp1", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "loongarch_tls_symbol", ")", ")", ";"], "File": "loongarch1", "Func": "loongarch_call_tls_get_addr", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16749, "Length": 469, "Cover_Rate": 0.7895622895622896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "TVMInstrInfo", "Func": "TVMInstrInfo", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16750, "Length": 20, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vext_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__builtin_neon_vextv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "(", "int16x4_t", ")", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vext_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16751, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u8_s32", "(", "int32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint8x8_t", ")", "__builtin_neon_vreinterpretv8qiv2si", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_u8_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16752, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_int4", "c", ",", "d", ";", "vec_int4", "sign1", ",", "sign2", ",", "sign3", ";", "vec_int4", "carry", ",", "sum_l", ",", "sum_h", ",", "sat", ",", "sat_val", ";", "sign1", "=", "spu_rlmaska", "(", "a", ",", "-", "<NUM_LIT>", ")", ";", "sign2", "=", "spu_rlmaska", "(", "b", ",", "-", "<NUM_LIT>", ")", ";", "c", "=", "spu_rlqwbyte", "(", "a", ",", "-", "<NUM_LIT>", ")", ";", "sign3", "=", "spu_rlqwbyte", "(", "sign1", ",", "-", "<NUM_LIT>", ")", ";", "carry", "=", "spu_genc", "(", "a", ",", "b", ")", ";", "sum_l", "=", "spu_add", "(", "a", ",", "b", ")", ";", "sum_h", "=", "spu_addx", "(", "sign1", ",", "sign2", ",", "carry", ")", ";", "carry", "=", "spu_genc", "(", "sum_l", ",", "c", ")", ";", "sum_l", "=", "spu_add", "(", "sum_l", ",", "c", ")", ";", "sum_h", "=", "spu_addx", "(", "sum_h", ",", "sign3", ",", "carry", ")", ";", "sign1", "=", "spu_rlmaska", "(", "sum_l", ",", "-", "<NUM_LIT>", ")", ";", "sign2", "=", "spu_rlmaska", "(", "sum_h", ",", "-", "<NUM_LIT>", ")", ";", "sat_val", "=", "spu_xor", "(", "sign2", ",", "spu_splats", "(", "(", "signed", "int", ")", "<NUM_LIT>", ")", ")", ";", "sat", "=", "spu_orc", "(", "spu_xor", "(", "sign1", ",", "sign2", ")", ",", "(", "vec_int4", ")", "spu_cmpeq", "(", "sum_h", ",", "sign2", ")", ")", ";"], "ground_truth": ["d", "=", "spu_and", "(", "spu_sel", "(", "sum_l", ",", "sat_val", ",", "(", "vec_uint4", ")", "(", "sat", ")", ")", ",", "(", "vec_int4", ")", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";"], "File": "vmx2spu", "Func": "vec_sum2s", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16753, "Length": 213, "Cover_Rate": 0.922077922077922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "LEAOpcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs (2)2", "Func": "getADDrrFromLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16754, "Length": 34, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "packet_group", "->", "num_insns", ">", "<NUM_LIT>", ")", "qsort", "(", "packet_group", "->", "sorted", ",", "packet_group", "->", "num_insns", ",", "sizeof", "(", "rtx", ")", ",", "frv_compare_insns", ")", ";", "if", "(", "group", "==", "GROUP_B", "||", "group", "==", "GROUP_C", ")", "return", ";", "dfa_size", "=", "state_size", "(", ")", ";", "state", "=", "alloca", "(", "dfa_size", ")", ";", "test_state", "=", "alloca", "(", "dfa_size", ")", ";", "state_reset", "(", "test_state", ")", ";", "for", "(", "first", "=", "<NUM_LIT>", ";", "first", "<", "packet_group", "->", "num_insns", ";", "first", "++", ")", "{", "memcpy", "(", "state", ",", "test_state", ",", "dfa_size", ")", ";", "if", "(", "state_transition", "(", "test_state", ",", "packet_group", "->", "sorted", "[", "first", "]", ")", ">=", "<NUM_LIT>", "||", "!", "cpu_unit_reservation_p", "(", "test_state", ",", "NTH_UNIT", "(", "group", ",", "first", ")", ")", ")", "break", ";", "}", "if", "(", "first", "==", "packet_group", "->", "num_insns", ")", "return", ";", "for", "(", "nop", "=", "<NUM_LIT>", ";", "nop", "<", "frv_num_nops", ";", "nop", "++", ")", "{", "max_unit", "=", "frv_insn_unit", "(", "frv_nops", "[", "nop", "]", ")", ";", "if", "(", "frv_unit_groups", "[", "max_unit", "]", "==", "group", ")", "{", "packet_group", "->", "nop", "=", "frv_nops", "[", "nop", "]", ";", "num_slots", "=", "UNIT_NUMBER", "(", "max_unit", ")", "+", "<NUM_LIT>", ";", "for", "(", "i", "=", "packet_group", "->", "num_insns", ";", "i", "<", "num_slots", ";", "i", "++", ")", "packet_group", "->", "sorted", "[", "i", "]", "=", "frv_nops", "[", "nop", "]", ";", "if", "(", "frv_sort_insn_group_1", "(", "group", ",", "first", ",", "num_slots", ",", "(", "<NUM_LIT>", "<<", "first", ")", "-", "<NUM_LIT>", ",", "num_slots", ",", "state", ")", ")", "return", ";"], "ground_truth": ["}"], "File": "frv", "Func": "frv_sort_insn_group", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16755, "Length": 235, "Cover_Rate": 0.7320872274143302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "II", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "II", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", "&&", "(", "II", "->", "getOperand", "(", "i", ")", ".", "isUse", "(", ")", "||", "II", "->", "getOperand", "(", "i", ")", ".", "isDef", "(", ")", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "localII", "=", "II", ";", "++", "localII", ";", "unsigned", "Reg", "=", "II", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "localBegin", "=", "localII", ";", "localBegin", "!=", "end", ";", "++", "localBegin", ")", "{", "if", "(", "localBegin", "==", "skip", ")", "continue", ";", "if", "(", "localBegin", "->", "modifiesRegister", "(", "Reg", ",", "TRI", ")", "||", "localBegin", "->", "readsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", "false", ";", "}", "}"], "ground_truth": ["}"], "File": "HexagonNewValueJump3", "Func": "canBeFeederToNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16756, "Length": 132, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FPStackOffset", ";"], "ground_truth": ["}"], "File": "MBlazeMachineFunction1", "Func": "getFPStackOffset", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16757, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "F", ")", "Changed", "|=", "processBlock", "(", "MBB", ")", ";", "return", "Changed", ";"], "ground_truth": ["}"], "File": "SystemZShortenInst", "Func": "runOnMachineFunction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16758, "Length": 24, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", ">", "NativeWidth", ")", "return", "nullptr", ";", "auto", "Builder", "=", "IRBuilder", "<", ">", "(", "AI", ")", ";", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "SynchScope", "=", "AI", "->", "getSynchScope", "(", ")", ";", "auto", "Order", "=", "AtomicCmpXchgInst", "::", "getStrongestFailureOrdering", "(", "AI", "->", "getOrdering", "(", ")", ")", ";"], "ground_truth": ["auto", "Ptr", "=", "AI", "->", "getPointerOperand", "(", ")", ";"], "File": "X86ISelLowering149", "Func": "lowerIdempotentRMWIntoFencedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16759, "Length": 73, "Cover_Rate": 0.3613861386138614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SparcInstrInfo", "Func": "isStoreToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16760, "Length": 112, "Cover_Rate": 0.8115942028985508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly64x2_t", ")", "__builtin_neon_vdup_nv2di", "(", "(", "__builtin_neon_di", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vdupq_n_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16761, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "global_options_set", ".", "x_rs6000_tune_index", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ",", "processor_target_table", "[", "rs6000_tune_index", "]", ".", "name", ")", ";", "start", "=", "<STR_LIT>", ";", "}", "if", "(", "PPC405_ERRATUM77", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ")", ";", "start", "=", "<STR_LIT>", ";", "}", "switch", "(", "rs6000_sdata", ")", "{", "case", "SDATA_NONE", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ")", ";", "start", "=", "<STR_LIT>", ";", "break", ";", "case", "SDATA_DATA", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ")", ";", "start", "=", "<STR_LIT>", ";", "break", ";", "case", "SDATA_SYSV", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ")", ";", "start", "=", "<STR_LIT>", ";", "break", ";", "case", "SDATA_EABI", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ")", ";", "start", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "rs6000_sdata", "&&", "g_switch_value", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "start", ",", "g_switch_value", ")", ";", "start", "=", "<STR_LIT>", ";", "}", "if", "(", "*", "start", "==", "'\\0'", ")", "putc", "(", "'\\n'", ",", "file", ")", ";", "}", "if", "(", "!", "(", "rs6000_default_cpu", "&&", "rs6000_default_cpu", "[", "<NUM_LIT>", "]", ")", "&&", "!", "global_options_set", ".", "x_rs6000_cpu_index", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_MODULO", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_DIRECT_MOVE", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_POPCNTD", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_CMPB", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["else", "if", "(", "(", "rs6000_isa_flags", "&", "OPTION_MASK_POPCNTB", ")", "!=", "<NUM_LIT>", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "rs60006", "Func": "rs6000_file_start", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16762, "Length": 278, "Cover_Rate": 0.6289592760180995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter20", "Func": "printIdxen", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16763, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pavgb", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "_mm_avg_pu8", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_m_pavgb", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16764, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCUnbranch", "Func": "IsMac", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16765, "Length": 17, "Cover_Rate": 0.3541666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "&&", "Subtarget", "->", "hasAtomicFaddInsts", "(", ")", ")", "{", "if", "(", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "!=", "<STR_LIT>", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "if", "(", "Subtarget", "->", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "S<ISA_LIT>D", "=", "RMW", "->", "getSyncScopeID", "(", ")", ";", "if", "(", "S<ISA_LIT>D", "==", "SyncScope", "::", "System", "||", "S<ISA_LIT>D", "==", "RMW", "->", "getContext", "(", ")", ".", "getOrInsertSyncScopeID", "(", "<STR_LIT>", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ";", "}", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "return", "RMW", "->", "use_empty", "(", ")", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "&&", "Subtarget", "->", "hasLDSFPAtomicAdd", "(", ")", ")", "{", "if", "(", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "fpModeMatchesGlobalFPAtomicMode", "(", "RMW", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";", "return", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "?", "ReportUnsafeHWInst", "(", "AtomicExpansionKind", "::", "None", ")", ":", "AtomicExpansionKind", "::", "CmpXChg", ";", "}", "return", "AtomicExpansionKind", "::", "CmpXChg", ";"], "ground_truth": ["}"], "File": "SIISelLowering118", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16766, "Length": 228, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonInstrInfo20", "Func": "HexagonInstrInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16767, "Length": 17, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFP<ISA_LIT>v8", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "STI", ".", "hasVFP4", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "ATS", ".", "emitFPU", "(", "STI", ".", "hasD16", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "if", "(", "STI", ".", "hasVFP2", "(", ")", ")", "ATS", ".", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TM", ".", "Options", ".", "UnsafeFPMath", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TM", ".", "Options", ".", "HonorSignDependentRoundingFPMathOption", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "!", "STI", ".", "hasVFP2", "(", ")", ")", "{", "if", "(", "STI", ".", "hasV7Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "STI", ".", "hasVFP3", "(", ")", ")", "{", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "TM", ".", "Options", ".", "NoInfsFPMath", "&&", "TM", ".", "Options", ".", "NoNaNsFPMath", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "allowsUnalignedMem", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "STI", ".", "isFPOnlySP", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "isAAPCS_ABI", "(", ")", "&&", "TM", ".", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Hard", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFP16", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasMPExtension", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasDivideIn<ISA_LIT>Mode", "(", ")", "&&", "!", "STI", ".", "hasV8Ops", "(", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "MMI", ")", "{", "if", "(", "const", "Module", "*", "SourceModule", "=", "MMI", "->", "getModule", "(", ")", ")", "{"], "ground_truth": ["if", "(", "auto", "WCharWidthValue", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "SourceModule", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ")", ")", "{"], "File": "ARMAsmPrinter22", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16768, "Length": 473, "Cover_Rate": 0.3632872503840246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SubRegs", "=", "VRC", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SRegs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{", "unsigned", "SGPR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "SGPR", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "RI", ".", "getSubRegFromChannel", "(", "i", ")", ")", ";", "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SubRegs", ";", "++", "i", ")", "{"], "File": "SIInstrInfo100", "Func": "readlaneVGPRToSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16769, "Length": 135, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256h", ")", "__builtin_ia32_movdquhi256_mask", "(", "(", "__v16hi", ")", "__W", ",", "(", "__v16hi", ")", "__A", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_mask_blend_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16770, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "const", "unsigned", "SUBOpc", "=", "getSUBriOpcode", "(", "Uses64BitFramePtr", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "SUBOpc", ")", ",", "FinalStackProbed", ")", ".", "addReg", "(", "FinalStackProbed", ")", ".", "addImm", "(", "Offset", "/", "StackProbeSize", "*", "StackProbeSize", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "{", "const", "unsigned", "SUBOpc", "=", "getSUBriOpcode", "(", "Uses64BitFramePtr", ",", "StackProbeSize", ")", ";", "BuildMI", "(", "testMBB", ",", "DL", ",", "TII", ".", "get", "(", "SUBOpc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "StackProbeSize", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "addRegOffset", "(", "BuildMI", "(", "testMBB", ",", "DL", ",", "TII", ".", "get", "(", "MovMIOpc", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ",", "StackPtr", ",", "false", ",", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "testMBB", ",", "DL", ",", "TII", ".", "get", "(", "Uses64BitFramePtr", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "FinalStackProbed", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "testMBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "testMBB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "testMBB", "->", "addSuccessor", "(", "testMBB", ")", ";", "testMBB", "->", "addSuccessor", "(", "tailMBB", ")", ";", "tailMBB", "->", "splice", "(", "tailMBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MBBI", ",", "MBB", ".", "end", "(", ")", ")", ";", "tailMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "testMBB", ")", ";"], "ground_truth": ["unsigned", "TailOffset", "=", "Offset", "%", "StackProbeSize", ";"], "File": "X86FrameLowering12", "Func": "emitStackProbeInlineGenericLoop", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16771, "Length": 264, "Cover_Rate": 0.39520958083832336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "note_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "offset", "=", "total_size", "-", "UNITS_PER_WORD", ";", "}", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "++", "regno", ")", "{", "if", "(", "xtensa_call_save_reg", "(", "regno", ")", ")", "{", "rtx", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "offset", ")", ")", ";", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "x", ")", ";", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "offset", "-=", "UNITS_PER_WORD", ";", "insn", "=", "emit_move_insn", "(", "mem", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "mem", ",", "reg", ")", ")", ";", "}", "}", "if", "(", "total_size", ">", "<NUM_LIT>", ")", "{", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "A9_REG", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "total_size", "-", "callee_save_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "note_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "callee_save_size", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "}", "}", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "cfun", "->", "machine", "->", "set_frame_ptr_insn", ")", "{", "rtx_insn", "*", "first", ";", "push_topmost_sequence", "(", ")", ";", "first", "=", "get_insns", "(", ")", ";", "pop_topmost_sequence", "(", ")", ";", "for", "(", "insn", "=", "first", ";", "insn", "!=", "cfun", "->", "machine", "->", "set_frame_ptr_insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "PATTERN", "(", "insn", ")", "=", "replace_rtx", "(", "copy_rtx", "(", "PATTERN", "(", "insn", ")", ")", ",", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "df_insn_rescan", "(", "insn", ")", ";", "}", "}", "}", "else", "{", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ")", ";", "if", "(", "!", "TARGET_WINDOWED_ABI", ")", "{", "note_rtx", "=", "gen_rtx_SET", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "}", "}", "}", "if", "(", "TARGET_WINDOWED_ABI", ")", "{", "note_rtx", "=", "gen_rtx_SET", "(", "(", "frame_pointer_needed", "?", "hard_frame_pointer_rtx", ":", "stack_pointer_rtx", ")", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "total_size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "note_rtx", ")", ";", "}"], "ground_truth": ["}"], "File": "xtensa6", "Func": "xtensa_expand_prologue", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16772, "Length": 397, "Cover_Rate": 0.5513888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_ILP32_LP64_RegMask", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_IL32PC64_L64PC128_RegMask", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_ILP32F_LP64F_RegMask", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_IL32PC64F_L64PC128F_RegMask", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_ILP32D_LP64D_RegMask", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "RISCVRegisterInfo17", "Func": "getCallPreservedMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16773, "Length": 58, "Cover_Rate": 0.4172661870503597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "aarch64_emit_move", "(", "temp1", ",", "gen_rtx_SIGN_EXTEND", "(", "Pmode", ",", "gen_rtx_MEM", "(", "ptr_mode", ",", "addr", ")", ")", ")", ";", "emit_insn", "(", "gen_add2_insn", "(", "this_rtx", ",", "temp1", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ",", "const0_rtx", ",", "NULL_RTX", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final_end_function", "(", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_output_mi_thunk", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16774, "Length": 131, "Cover_Rate": 0.33080808080808083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMovWSymbol", "(", "{", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_ABS_G2_S", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G2", "}", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "isMovZSymbolG2", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16775, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "TPCFrameLowering", "Func": "emitEpilogue", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16776, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSRetReturnReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["SRetReturnReg", "=", "Reg", ";"], "File": "X86MachineFunctionInfo (2)", "Func": "setSRetReturnReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16777, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "return", "createR600MachineScheduler", "(", "C", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AMDGPUTargetMachine80", "Func": "createMachineScheduler", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16778, "Length": 21, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitADDE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16779, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "firstRegToSaveIndex", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "<NUM_LIT>", "]", ")", ")", ";", "lastRegToSaveIndex", "=", "<NUM_LIT>", ";", "}", "unsigned", "ArgRegsSize", ",", "ArgRegsSaveSize", ";", "computeRegArea", "(", "CCInfo", ",", "MF", ",", "InRegsParamRecordIdx", ",", "ArgSize", ",", "ArgRegsSize", ",", "ArgRegsSaveSize", ")", ";", "if", "(", "ArgRegsSaveSize", ")", "{", "unsigned", "Padding", "=", "ArgRegsSaveSize", "-", "ArgRegsSize", ";", "if", "(", "Padding", ")", "{", "assert", "(", "AFI", "->", "getStoredByValParamsPadding", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "AFI", "->", "setStoredByValParamsPadding", "(", "Padding", ")", ";", "}", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "Padding", "+", "ArgOffset", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FrameIndex", ",", "getPointerTy", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "firstRegToSaveIndex", "<", "lastRegToSaveIndex", ";", "++", "firstRegToSaveIndex", ",", "++", "i", ")", "{"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", ";"], "File": "ARMISelLowering182", "Func": "StoreByValRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16780, "Length": 146, "Cover_Rate": 0.30416666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "value", ")", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "value", ")", ",", "<STR_LIT>", ")", "&&", "!", "TARGET_V2", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "else", "if", "(", "TARGET_V2", "&&", "strcmp", "(", "TREE_STRING_POINTER", "(", "value", ")", ",", "<STR_LIT>", ")", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";"], "ground_truth": ["}"], "File": "arc5", "Func": "arc_handle_interrupt_attribute", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16781, "Length": 79, "Cover_Rate": 0.5851851851851851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_crypto_pmulldi_ppp", "(", "a", ",", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmull_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16782, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isSigned", "(", "Kind", "Cmp", ")", "{", "return", "(", "Cmp", "&", "(", "L", "|", "G", ")", "&&", "!", "(", "Cmp", "&", "U", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops1", "Func": "isSigned", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16783, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "icode", "==", "CODE_FOR_nothing", ")", "return", "<NUM_LIT>", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "icode", "==", "CODE_FOR_altivec_vcfux", "||", "icode", "==", "CODE_FOR_altivec_vcfsx", "||", "icode", "==", "CODE_FOR_altivec_vctsxs", "||", "icode", "==", "CODE_FOR_altivec_vctuxs", "||", "icode", "==", "CODE_FOR_altivec_vspltb", "||", "icode", "==", "CODE_FOR_altivec_vsplth", "||", "icode", "==", "CODE_FOR_altivec_vspltw", "||", "icode", "==", "CODE_FOR_spe_evaddiw", "||", "icode", "==", "CODE_FOR_spe_evldd", "||", "icode", "==", "CODE_FOR_spe_evldh", "||", "icode", "==", "CODE_FOR_spe_evldw", "||", "icode", "==", "CODE_FOR_spe_evlhhesplat", "||", "icode", "==", "CODE_FOR_spe_evlhhossplat", "||", "icode", "==", "CODE_FOR_spe_evlhhousplat", "||", "icode", "==", "CODE_FOR_spe_evlwhe", "||", "icode", "==", "CODE_FOR_spe_evlwhos", "||", "icode", "==", "CODE_FOR_spe_evlwhou", "||", "icode", "==", "CODE_FOR_spe_evlwhsplat", "||", "icode", "==", "CODE_FOR_spe_evlwwsplat", "||", "icode", "==", "CODE_FOR_spe_evrlwi", "||", "icode", "==", "CODE_FOR_spe_evslwi", "||", "icode", "==", "CODE_FOR_spe_evsrwis", "||", "icode", "==", "CODE_FOR_spe_evsubifw", "||", "icode", "==", "CODE_FOR_spe_evsrwiu", ")", "{", "STRIP_NOPS", "(", "arg1", ")", ";", "if", "(", "TREE_CODE", "(", "arg1", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg1", ")", "&", "~", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";", "}", "}", "else", "if", "(", "icode", "==", "CODE_FOR_dfptstsfi_eq_dd", "||", "icode", "==", "CODE_FOR_dfptstsfi_lt_dd", "||", "icode", "==", "CODE_FOR_dfptstsfi_gt_dd", "||", "icode", "==", "CODE_FOR_dfptstsfi_unordered_dd", "||", "icode", "==", "CODE_FOR_dfptstsfi_eq_td", "||", "icode", "==", "CODE_FOR_dfptstsfi_lt_td", "||", "icode", "==", "CODE_FOR_dfptstsfi_gt_td", "||", "icode", "==", "CODE_FOR_dfptstsfi_unordered_td", ")", "{", "STRIP_NOPS", "(", "arg0", ")", ";", "if", "(", "TREE_CODE", "(", "arg0", ")", "!=", "INTEGER_CST", "||", "!", "IN_RANGE", "(", "TREE_INT_CST_LOW", "(", "arg0", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";", "}", "}", "else", "if", "(", "icode", "==", "CODE_FOR_xststdcdp", "||", "icode", "==", "CODE_FOR_xststdcsp", "||", "icode", "==", "CODE_FOR_xvtstdcdp", "||", "icode", "==", "CODE_FOR_xvtstdcsp", ")", "{", "STRIP_NOPS", "(", "arg1", ")", ";", "if", "(", "TREE_CODE", "(", "arg1", ")", "!=", "INTEGER_CST", "||", "!", "IN_RANGE", "(", "TREE_INT_CST_LOW", "(", "arg1", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "CONST0_RTX", "(", "tmode", ")", ";"], "File": "rs60006", "Func": "rs6000_expand_binop_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16784, "Length": 354, "Cover_Rate": 0.6679245283018868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "(", "&", "MI", ")", ";", "const", "MachineOperand", "*", "Idx", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "idx", ")", ";", "assert", "(", "Idx", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "add", "(", "*", "Idx", ")", ";"], "File": "SIISelLowering10", "Func": "setM0ToIndexFromSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16785, "Length": 68, "Cover_Rate": 0.43312101910828027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Stack", ".", "pop_back", "(", ")", ";", "EHPadStack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "EHPadStack", ".", "push_back", "(", "&", "MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Stack", ".", "back", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Stack", ".", "push_back", "(", "&", "MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Stack", ".", "push_back", "(", "EndToBegin", "[", "&", "MI", "]", "->", "getParent", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "EHPadDepth", "=", "GetDepth", "(", "EHPadStack", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "EHPadDepth", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "MachineInstr", "*", "Rethrow", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Stack", ".", "size", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "I", "=", "MachineBasicBlock", "::", "reverse_iterator", "(", "Rethrow", ")", ";"], "ground_truth": ["break", ";"], "File": "WebAssemblyCFGStackify10", "Func": "rewriteDepthImmediates", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16786, "Length": 195, "Cover_Rate": 0.38613861386138615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x8_t", ")", "(", "__a", "<=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcleq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16787, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Z80MCCodeEmitter", "::", "getExprOpValue", "(", "const", "MCExpr", "*", "Expr", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCExpr", "::", "ExprKind", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "if", "(", "Kind", "==", "MCExpr", "::", "Binary", ")", "{", "Expr", "=", "static_cast", "<", "const", "MCBinaryExpr", "*", ">", "(", "Expr", ")", "->", "getLHS", "(", ")", ";", "Kind", "=", "Expr", "->", "getKind", "(", ")", ";", "}", "if", "(", "Kind", "==", "MCExpr", "::", "Target", ")", "{", "<ISA_LIT>Z80MCExpr", "const", "*", "<ISA_LIT>Z80Expr", "=", "cast", "<", "<ISA_LIT>Z80MCExpr", ">", "(", "Expr", ")", ";", "int64_t", "Result", ";"], "ground_truth": ["if", "(", "<ISA_LIT>Z80Expr", "->", "evaluateAsConstant", "(", "Result", ")", ")", "{"], "File": "GBZ80MCCodeEmitter", "Func": "getExprOpValue", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16788, "Length": 104, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isValue", "(", ")", "const", "{", "return", "Kind", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue17", "Func": "isValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16789, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMEMBARRIER", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINLINEASM", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering70", "Func": "LowerOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16790, "Length": 141, "Cover_Rate": 0.746031746031746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_<ISA_LIT>", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "P2ELFObjectWriter", "Func": "P2ELFObjectWriter", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16791, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "ref", "=", "DF_INSN_UID_DEFS", "(", "insn_uid", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_LOC", "(", "ref", ")", ")", "if", "(", "!", "HARD_REGISTER_P", "(", "DF_REF_REG", "(", "ref", ")", ")", ")", "analyze_register_chain", "(", "candidates", ",", "ref", ")", ";", "for", "(", "ref", "=", "DF_INSN_UID_USES", "(", "insn_uid", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_LOC", "(", "ref", ")", ")", "if", "(", "!", "DF_REF_REG_MEM_P", "(", "ref", ")", ")", "analyze_register_chain", "(", "candidates", ",", "ref", ")", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "add_insn", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16792, "Length": 70, "Cover_Rate": 0.4069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "auto", "&", "CSI", "=", "getNonLibcallCSI", "(", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", ";", "auto", "LastFrameDestroy", "=", "MBBI", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "CSI", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "uint64_t", "RealStackSize", "=", "StackSize", "+", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "uint64_t", "FPOffset", "=", "RealStackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "FPOffset", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "uint64_t", "FirstSPAdjustAmount", "=", "getFirstSPAdjustAmount", "(", "MF", ")", ";", "if", "(", "FirstSPAdjustAmount", ")", "{", "uint64_t", "SecondSPAdjustAmount", "=", "MFI", ".", "getStackSize", "(", ")", "-", "FirstSPAdjustAmount", ";", "assert", "(", "SecondSPAdjustAmount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "SecondSPAdjustAmount", ",", "MachineInstr", "::", "FrameDestroy", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering", "Func": "emitEpilogue", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16793, "Length": 175, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "OffsetReg", "=", "<STR_LIT>", ";", "Op", "->", "Mem", ".", "Off", "=", "nullptr", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "SparcAsmParser1", "Func": "CreateMEMr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16794, "Length": 31, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "uint8_t", "encodeAdvSIMDModImmType9", "(", "uint64_t", "Imm", ")", "{"], "ground_truth": ["return", "(", "Imm", "&", "<NUM_LIT>", ")", ";"], "File": "AArch64AddressingModes", "Func": "encodeAdvSIMDModImmType9", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16795, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pminsq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_min_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16796, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ptr", "=", "lowerKernArgParameterPtr", "(", "DAG", ",", "SL", ",", "Chain", ",", "Offset", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "MemVT", ",", "SL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ",", "Align", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "SDValue", "Val", "=", "convertArgType", "(", "DAG", ",", "VT", ",", "MemVT", ",", "SL", ",", "Load", ",", "Signed", ",", "Arg", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "{", "Val", ",", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering114", "Func": "lowerKernargMemParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16797, "Length": 86, "Cover_Rate": 0.45989304812834225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", "DL", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "getSetCCResultType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16798, "Length": 67, "Cover_Rate": 0.788235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "nregs", "==", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", ")", "return", "mode", ";", "else", "return", "SImode", ";", "}"], "ground_truth": ["else", "return", "choose_hard_reg_mode", "(", "regno", ",", "nregs", ",", "false", ")", ";"], "File": "aarch642", "Func": "aarch64_hard_regno_caller_save_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16799, "Length": 42, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcaddq_rot270_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16800, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "curLoc", ".", "isUnknown", "(", ")", ")", "return", ";", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "LLVMContext", "&", "ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "DIScope", "Scope", "(", "curLoc", ".", "getScope", "(", "ctx", ")", ")", ";", "assert", "(", "(", "!", "Scope", "||", "Scope", ".", "isScope", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Scope", ")", "return", ";", "StringRef", "fileName", "(", "Scope", ".", "getFilename", "(", ")", ")", ";", "StringRef", "dirName", "(", "Scope", ".", "getDirectory", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "FullPathName", "=", "dirName", ";", "if", "(", "!", "dirName", ".", "empty", "(", ")", "&&", "!", "sys", "::", "path", "::", "is_absolute", "(", "fileName", ")", ")", "{"], "ground_truth": ["sys", "::", "path", "::", "append", "(", "FullPathName", ",", "fileName", ")", ";"], "File": "NVPTXAsmPrinter10", "Func": "emitLineNumberAsDotLoc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16801, "Length": 133, "Cover_Rate": 0.4389438943894389, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "MI", ":", "Instrs", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "LIFETIME_START", "||", "Opc", "==", "TargetOpcode", "::", "LIFETIME_END", ")", "continue", ";", "bool", "Store", "=", "false", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", "||", "!", "MI", "->", "isSafeToMove", "(", "nullptr", ",", "Store", ")", ")", "continue", ";", "bool", "AllDead", "=", "true", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "R", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "R", ".", "isVirtual", "(", ")", "||", "!", "MRI", "->", "use_nodbg_empty", "(", "R", ")", ")", "{", "AllDead", "=", "false", ";", "break", ";", "}"], "ground_truth": ["Regs", ".", "push_back", "(", "R", ")", ";"], "File": "HexagonGenInsert15", "Func": "removeDeadCode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16802, "Length": 145, "Cover_Rate": 0.5197132616487455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_srav_epi64", "(", "__mmask8", "__U", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psravq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm_maskz_srav_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16803, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BETargetMachine", "::", "<ISA_LIT>BETargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetMachine14", "Func": "ARMBETargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16804, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "expand_block_move_2", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "src", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", "=", "bytes", "%", "<NUM_LIT>", ";", "emit_library_call", "(", "sym", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "dst_reg", ",", "Pmode", ",", "src_reg", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "GEN_INT", "(", "bytes", ">>", "<NUM_LIT>", ")", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";"], "ground_truth": ["if", "(", "rem", "==", "<NUM_LIT>", ")", "return", ";"], "File": "visium2", "Func": "expand_block_move_2", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 16805, "Length": 100, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>FunctionInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "ARCMachineFunctionInfo", "Func": "~ARCFunctionInfo", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16806, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", "&&", "(", "!", "HasAVX2", "||", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumLanes", ";", "++", "l", ")", "{", "for", "(", "unsigned", "i", "=", "l", "*", "NumLaneElts", ",", "j", "=", "(", "l", "*", "NumLaneElts", ")", "+", "NumLaneElts", "/", "<NUM_LIT>", ";", "i", "!=", "(", "l", "+", "<NUM_LIT>", ")", "*", "NumLaneElts", ";", "i", "+=", "<NUM_LIT>", ",", "++", "j", ")", "{", "int", "BitI", "=", "Mask", "[", "i", "]", ";"], "ground_truth": ["int", "BitI1", "=", "Mask", "[", "i", "+", "<NUM_LIT>", "]", ";"], "File": "X86ISelLowering114", "Func": "isUNPCKH_v_undef_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16807, "Length": 145, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Address", "Addr", ";", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "AssignedReg", "=", "FuncInfo", ".", "ValueMap", "[", "I", "]", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "AssignedReg", "?", "MRI", ".", "getRegClass", "(", "AssignedReg", ")", ":", "nullptr", ";"], "File": "PPCFastISel25", "Func": "SelectLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16808, "Length": 47, "Cover_Rate": 0.3263888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MayFoldVectorLoad", "(", "V1", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", "CanFoldLoad", "=", "true", ";", "if", "(", "MayFoldVectorLoad", "(", "V1", ")", "&&", "MayFoldVectorLoad", "(", "V2", ")", ")", "CanFoldLoad", "=", "false", ";", "if", "(", "CanFoldLoad", ")", "{", "if", "(", "HasSSE2", "&&", "NumElems", "==", "<NUM_LIT>", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "if", "(", "NumElems", "==", "<NUM_LIT>", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "if", "(", "(", "HasSSE2", "&&", "NumElems", "==", "<NUM_LIT>", ")", "||", "!", "<STR_LIT>", "(", "SVOp", ")", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "else", "if", "(", "HasSSE2", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "assert", "(", "VT", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V2", ",", "V1", ",", "<STR_LIT>", "(", "SVOp", ")", ",", "DAG", ")", ";"], "File": "X86ISelLowering170", "Func": "getMOVLP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16809, "Length": 179, "Cover_Rate": 0.662962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSGPRInitBug", "(", ")", "const", "{"], "ground_truth": ["return", "SGPRInitBug", ";"], "File": "AMDGPUSubtarget105", "Func": "hasSGPRInitBug", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16810, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpshrd_v32hi_mask", "(", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "__C", ",", "__D", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2intrin", "Func": "_mm512_maskz_shrdi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16811, "Length": 32, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "RegBase", ";"], "ground_truth": ["}"], "File": "AArch64FastISel (2)", "Func": "isRegBase", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16812, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rs6000_default_long_calls", "&&", "(", "TREE_CODE", "(", "type", ")", "==", "FUNCTION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "METHOD_TYPE", ")", ")", "TYPE_ATTRIBUTES", "(", "type", ")", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";", "darwin_set_default_type_attributes", "(", "type", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_set_default_type_attributes", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16813, "Length": 46, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "E", ";", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MBBI", "++", ";", "if", "(", "!", "MI", "->", "isCopy", "(", ")", ")", "continue", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", ".", "isVirtual", "(", ")", "&&", "(", "SrcReg", "==", "<STR_LIT>", "||", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Tmp", ")", ".", "addReg", "(", "SrcReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Tmp", ")", ";", "Modified", "=", "true", ";", "}", "else", "if", "(", "SrcReg", ".", "isVirtual", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", "{", "Register", "Tmp", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Tmp", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "Tmp", ")", ";", "Modified", "=", "true", ";", "}", "}"], "ground_truth": ["return", "Modified", ";"], "File": "SystemZCopyPhysRegs", "Func": "visitMBB", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16814, "Length": 254, "Cover_Rate": 0.8819444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "TOYAsmBackend1", "Func": "~TOYAsmBackend", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16815, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableRVCHintInstrs", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget (2)", "Func": "enableRVCHintInstrs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16816, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "instrAfterFirstTerminator", ";", "for", "(", "instrAfterFirstTerminator", "=", "MBB", "->", "begin", "(", ")", ";", "&", "(", "*", "instrAfterFirstTerminator", ")", "!=", "firstTerminator", ";", "++", "instrAfterFirstTerminator", ")", ";", "instrAfterFirstTerminator", "++", ";", "MachineBasicBlock", "*", "newBB", "=", "splitBlockAfterInstr", "(", "instrAfterFirstTerminator", ",", "MF", ")", ";", "MachineBasicBlock", "*", "succ_branch", "=", "NULL", ";", "if", "(", "firstTerminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "succ_branch", "=", "firstTerminator", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "{", "if", "(", "(", "*", "SI", ")", "!=", "succ_branch", "&&", "(", "*", "SI", ")", "!=", "newBB", ")", "{", "newBB", "->", "addSuccessor", "(", "*", "SI", ")", ";", "}", "}", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "SI", "=", "newBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "newBB", "->", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "{", "MBB", "->", "removeSuccessor", "(", "*", "SI", ")", ";", "}"], "ground_truth": ["}"], "File": "NEMESIS", "Func": "splitMultipleTerminator", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16817, "Length": 168, "Cover_Rate": 0.6536964980544747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isPowerOf2_64", "(", "Val", ")", ")", "return", "false", ";", "unsigned", "TestedBit", "=", "Log2_64", "(", "Val", ")", ";", "if", "(", "TestedBit", ">=", "RegWidth", ")", "return", "false", ";"], "ground_truth": ["FixedPos", "=", "CurDAG", "->", "getTargetConstant", "(", "TestedBit", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG13", "Func": "SelectTSTBOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16818, "Length": 39, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachO", "::", "<ISA_LIT>_THUMB_RELOC_BR22", ":", "Value", "-=", "<NUM_LIT>", ";", "Range", "=", "<NUM_LIT>", ";", "}", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Value", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "Value", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", ".", "getParent", "(", ")", ")", ";", "if", "(", "Value", ">", "Range", "||", "Value", "<", "-", "(", "Range", "+", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMMachObjectWriter", "Func": "requiresExternRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16819, "Length": 79, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SparcAsmPrinter10", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16820, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "NotStructReturn", ";", "const", "<STR_LIT>", "&", "Flags", "=", "Outs", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";"], "ground_truth": ["if", "(", "Flags", ".", "isInReg", "(", ")", "||", "IsMCU", ")", "return", "RegStructReturn", ";"], "File": "X86ISelLowering (2)6", "Func": "callIsStructReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16821, "Length": 48, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "TM", ".", "getABI", "(", ")", ";", "MachineInstrBuilder", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "const", "bool", "IsCalleeGlobalPIC", "=", "Info", ".", "Callee", ".", "isGlobal", "(", ")", "&&", "TM", ".", "isPositionIndependent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "Info", ".", "Callee", ".", "isReg", "(", ")", "||", "IsCalleeGlobalPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MIB", ".", "addDef", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "IsCalleeGlobalPIC", ")", "{", "Register", "CalleeReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "CalleeGlobalValue", "=", "MIRBuilder", ".", "buildGlobalValue", "(", "CalleeReg", ",", "Info", ".", "Callee", ".", "getGlobal", "(", ")", ")", ";", "if", "(", "!", "Info", ".", "Callee", ".", "getGlobal", "(", ")", "->", "hasLocalLinkage", "(", ")", ")", "CalleeGlobalValue", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addUse", "(", "CalleeReg", ")", ";", "}", "else", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "FuncOrigArgs", ";", "FuncOrigArgs", ".", "reserve", "(", "Info", ".", "OrigArgs", ".", "size", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "for", "(", "auto", "&", "Arg", ":", "Info", ".", "OrigArgs", ")", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "bool", "IsCalleeVarArg", "=", "false", ";", "if", "(", "Info", ".", "Callee", ".", "isGlobal", "(", ")", ")", "{", "const", "Function", "*", "CF", "=", "static_cast", "<", "const", "Function", "*", ">", "(", "Info", ".", "Callee", ".", "getGlobal", "(", ")", ")", ";", "IsCalleeVarArg", "=", "CF", "->", "isVarArg", "(", ")", ";", "}", "<ISA_LIT>CCState", "CCInfo", "(", "Info", ".", "CallConv", ",", "IsCalleeVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "Info", ".", "CallConv", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "const", "char", "*", "Call", "=", "Info", ".", "Callee", ".", "isSymbol", "(", ")", "?", "Info", ".", "Callee", ".", "getSymbolName", "(", ")", ":", "nullptr", ";", "<ISA_LIT>OutgoingValueAssigner", "Assigner", "(", "TLI", ".", "CCAssignFnForCall", "(", ")", ",", "Call", ",", "false", ")", ";", "if", "(", "!", "determineAssignments", "(", "Assigner", ",", "ArgInfos", ",", "CCInfo", ")", ")", "return", "false", ";", "<ISA_LIT>OutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "MIB", ")", ";", "if", "(", "!", "handleAssignments", "(", "ArgHandler", ",", "ArgInfos", ",", "CCInfo", ",", "ArgLocs", ",", "MIRBuilder", ")", ")", "return", "false", ";", "unsigned", "NextStackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";"], "ground_truth": ["unsigned", "StackAlignment", "=", "F", ".", "getParent", "(", ")", "->", "getOverrideStackAlignment", "(", ")", ";"], "File": "MipsCallLowering12", "Func": "lowerCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16822, "Length": 442, "Cover_Rate": 0.44646464646464645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering100", "Func": "isFAbsFree", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16823, "Length": 19, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "C", ".", "LRUWasSet", "&&", "<STR_LIT>", ")", ";", "MachineFunction", "*", "MF", "=", "C", ".", "getMF", "(", ")", ";", "const", "<ISA_LIT>BaseRegisterInfo", "*", "ARI", "=", "static_cast", "<", "const", "<ISA_LIT>BaseRegisterInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "BitVector", "regsReserved", "=", "ARI", "->", "getReservedRegs", "(", "*", "MF", ")", ";", "for", "(", "unsigned", "Reg", ":", "<STR_LIT>", ")", "{", "if", "(", "!", "(", "Reg", "<", "regsReserved", ".", "size", "(", ")", "&&", "regsReserved", ".", "test", "(", "Reg", ")", ")", "&&", "Reg", "!=", "<STR_LIT>", "&&", "Reg", "!=", "<STR_LIT>", "&&", "C", ".", "LRU", ".", "available", "(", "Reg", ")", "&&", "C", ".", "UsedInSequence", ".", "available", "(", "Reg", ")", ")", "return", "Reg", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo110", "Func": "findRegisterToSaveLRTo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16824, "Length": 111, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "LanaiMachineFunctionInfo", "Func": "LanaiMachineFunctionInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16825, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "FinishImpl", "(", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo", "Func": "FinishImpl", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16826, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "*", "StackSlotsUsedByFunclet", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "store_funclet_name", "[", "Last", "-", "<STR_LIT>", "]", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "AlreadyAdjusted", "+=", "<NUM_LIT>", "*", "(", "StackSlotsUsedByFunclet", "+", "<NUM_LIT>", ")", ";", "SavedBlink", "=", "true", ";", "}", "if", "(", "MFI", ".", "hasCalls", "(", ")", "&&", "!", "SavedBlink", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "AlreadyAdjusted", "+=", "<NUM_LIT>", ";", "}", "if", "(", "AFI", "->", "MaxCallStackReq", ">", "<NUM_LIT>", ")", "MFI", ".", "setStackSize", "(", "MFI", ".", "getStackSize", "(", ")", "+", "AFI", "->", "MaxCallStackReq", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "MFI", ".", "getStackSize", "(", ")", "-", "AlreadyAdjusted", ")", "<<", "<STR_LIT>", ")", ";", "generateStackAdjustment", "(", "MBB", ",", "MBBI", ",", "*", "ST", ".", "getInstrInfo", "(", ")", ",", "dl", ",", "-", "(", "MFI", ".", "getStackSize", "(", ")", "-", "AlreadyAdjusted", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "MFI", ".", "getStackSize", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MFI", ".", "getStackSize", "(", ")", ")", ";", "}", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "MFI", ".", "getStackSize", "(", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "int", "CurOffset", "=", "-", "<NUM_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "CurOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "CurOffset", "-=", "<NUM_LIT>", ";", "}", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "CurOffset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "for", "(", "const", "auto", "&", "Entry", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "Entry", ".", "getReg", "(", ")", ";"], "ground_truth": ["int", "FI", "=", "Entry", ".", "getFrameIdx", "(", ")", ";"], "File": "ARCFrameLowering13", "Func": "emitPrologue", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16827, "Length": 500, "Cover_Rate": 0.5060728744939271, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcaddq_rot270_m_u8", "(", "uint8x16_t", "__inactive", ",", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcaddq_rot270_m_uv16qi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcaddq_rot270_m_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16828, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bytes", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "bytes", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "value", "=", "(", "int8_t", ")", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "align", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "align", ">", "MOVE_MAX", ")", "align", "=", "MOVE_MAX", ";", "if", "(", "bytes", "%", "align", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "count", "=", "bytes", "/", "align", ";", "if", "(", "!", "(", "TARGET_LOOPS", "&&", "optimize", ")", ")", "{", "if", "(", "align", "==", "<NUM_LIT>", "&&", "!", "(", "bytes", "<=", "<NUM_LIT>", "||", "xtensa_simm8x256", "(", "bytes", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "align", "!=", "<NUM_LIT>", "&&", "count", ">", "(", "(", "optimize", ">", "<NUM_LIT>", "&&", "!", "optimize_size", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "align", "==", "<NUM_LIT>", ")", "expand_len", "=", "xtensa_sizeof_MOVI", "(", "value", ")", ";", "else", "if", "(", "value", "==", "<NUM_LIT>", "||", "value", "==", "-", "<NUM_LIT>", ")", "expand_len", "=", "TARGET_DENSITY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "else", "expand_len", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "if", "(", "TARGET_LOOPS", "&&", "optimize", ")", "{", "expand_len", "+=", "xtensa_simm12b", "(", "count", ")", "?", "xtensa_sizeof_MOVI", "(", "count", ")", ":", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "expand_len", "+=", "<NUM_LIT>", ";", "expand_len", "+=", "(", "TARGET_DENSITY", "&&", "align", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "(", "TARGET_DENSITY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["else", "{"], "File": "xtensa1", "Func": "xtensa_expand_block_set_small_loop", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16829, "Length": 219, "Cover_Rate": 0.3566775244299674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Z80ISelLowering2", "Func": "shouldConvertConstantLoadToIntImm", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16830, "Length": 13, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "JumpI", "=", "MI", ";", "if", "(", "!", "isFrameSetup", "&&", "isEFLAGSlive", ")", "{", "MachineBasicBlock", "::", "iterator", "LAHF", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "SAHF", "=", "BuildMI", "(", "*", "MBB", ",", "std", "::", "next", "(", "MI", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "JumpI", "=", "SAHF", ";", "if", "(", "isRAXlive", ")", "{", "insertDoubleXchange", "(", "LAHF", ")", ";", "JumpI", "=", "insertDoubleXchange", "(", "SAHF", ")", ";", "}", "}", "MachineInstr", "*", "CmpI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "NativeOpc", ")", ")", ";", "unsigned", "StartIndex", "=", "isFrameSetup", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "StartIndex", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "CmpI", "->", "addOperand", "(", "MI", "->", "getOperand", "(", "i", ")", ")", ";", "}", "MachineInstr", "*", "JumpMI", "=", "BuildMI", "(", "*", "MBB", ",", "JumpI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "MF", "->", "getExitBlock", "(", ")", ")", ";", "JumpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", "true", ")", ";", "JumpMI", "->", "setFlag", "(", "MachineInstr", "::", "ExitJump", ")", ";", "MF", "->", "getExitBlock", "(", ")", "->", "addPredecessor", "(", "MBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ProtectSpillSupport", "Func": "transformCJE", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16831, "Length": 241, "Cover_Rate": 0.8033333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "OR1KTargetMachine", "Func": "getTargetLowering", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16832, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "~", "__X", "|", "(", "__X", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "tbmintrin", "Func": "__t1mskc_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16833, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ResLo", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";", "ResLo", "=", "DAG", ".", "getBitcast", "(", "ResVT", ",", "ResLo", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "i", "++", ")", "{", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "i", "+", "NumElts", "/", "<NUM_LIT>", ";", "ShuffleMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "i", "+", "NumElts", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ";", "}", "SDValue", "ResHi", "=", "DAG", ".", "getVectorShuffle", "(", "ReducedVT", ",", "DL", ",", "MulLo", ",", "MulHi", ",", "ShuffleMask", ")", ";", "ResHi", "=", "DAG", ".", "getBitcast", "(", "ResVT", ",", "ResHi", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ResLo", ",", "ResHi", ")", ";", "}", "unsigned", "ReducedSizeInBits", "=", "ReducedVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "RegSize", "%", "ReducedSizeInBits", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "RegSize", "/", "ReducedSizeInBits", ",", "DAG", ".", "getUNDEF", "(", "ReducedVT", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN0", ";", "NewN0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "NewN1", ";", "NewN1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "Ops", ")", ";", "if", "(", "Mode", "==", "MULU8", "||", "Mode", "==", "MULS8", ")", "{", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";", "MVT", "ResVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "RegSize", "/", "<NUM_LIT>", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULU8", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "Mul", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", "SDValue", "MulLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";"], "ground_truth": ["SDValue", "MulHi", "=", "DAG", ".", "getNode", "(", "Mode", "==", "MULS16", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "OpsVT", ",", "NewN0", ",", "NewN1", ")", ";"], "File": "X86ISelLowering108", "Func": "reduceVMULWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16834, "Length": 344, "Cover_Rate": 0.4095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "result", ";", "if", "(", "debug_m6811", ")", "{", "printf", "(", "<STR_LIT>", ")", ";", "fflush", "(", "stdout", ")", ";", "debug_rtx", "(", "operand", ")", ";", "}", "result", "=", "go_if_legitimate_address_internal", "(", "operand", ",", "mode", ",", "strict", ")", ";"], "ground_truth": ["if", "(", "debug_m6811", ")", "{"], "File": "m68hc111", "Func": "m68hc11_go_if_legitimate_address", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16835, "Length": 40, "Cover_Rate": 0.36036036036036034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "MipsDisassembler10", "Func": "DecodeGPR64RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16836, "Length": 31, "Cover_Rate": 0.49206349206349204, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isSignOrZeroExtended", "(", "MI", ",", "true", ",", "depth", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo11", "Func": "isSignExtended", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16837, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "popType", "(", "ErrorLoc", ",", "RVT", ")", ";", "}", "if", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["typeError", "(", "ErrorLoc", ",", "std", "::", "to_string", "(", "Stack", ".", "size", "(", ")", ")", "+", "<STR_LIT>", ")", ";"], "File": "WebAssemblyAsmTypeCheck", "Func": "endOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16838, "Length": 36, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "Off", "=", "Off", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "OR1KAsmParser1", "Func": "CreateMem", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16839, "Length": 23, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "processFixupValue", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCFragment", "*", "DF", ",", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "bool", "&", "IsResolved", ")", "{", "switch", "(", "(", "<STR_LIT>", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isTemporary", "(", ")", ")", "return", ";"], "File": "SparcAsmBackend12", "Func": "processFixupValue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16840, "Length": 73, "Cover_Rate": 0.41714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBBI", "->", "mayLoadOrStore", "(", ")", "&&", "(", "!", "memAccessesCanBeReordered", "(", "*", "CI", ".", "I", ",", "*", "MBBI", ",", "AA", ")", "||", "!", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", ")", "{", "InstsToMove", ".", "push_back", "(", "&", "*", "MBBI", ")", ";", "addDefsUsesToList", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ")", ";", "continue", ";", "}", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ";", "continue", ";", "}", "if", "(", "addToListsIfDependent", "(", "*", "MBBI", ",", "RegDefsToMove", ",", "PhysRegUsesToMove", ",", "InstsToMove", ")", ")", "continue", ";", "if", "(", "&", "*", "MBBI", "==", "&", "*", "Paired", ".", "I", ")", "{", "if", "(", "canMoveInstsAcrossMemOp", "(", "*", "MBBI", ",", "InstsToMove", ",", "AA", ")", ")", "{", "if", "(", "CI", ".", "InstClass", "!=", "MIMG", ")", "offsetsCanBeCombined", "(", "CI", ",", "*", "STM", ",", "Paired", ",", "true", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer45", "Func": "checkAndPrepareMerge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16841, "Length": 139, "Cover_Rate": 0.32400932400932403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "nullptr", ",", "NewRetBlock", ")", ";", "}", "else", "{", "PN", "=", "PHINode", "::", "Create", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "<STR_LIT>", ")", ";", "NewRetBlock", "->", "getInstList", "(", ")", ".", "push_back", "(", "PN", ")", ";", "ReturnInst", "::", "Create", "(", "F", ".", "getContext", "(", ")", ",", "PN", ",", "NewRetBlock", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{"], "ground_truth": ["if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BB", ")", ";"], "File": "AMDGPUUnifyDivergentExitNodes2", "Func": "unifyReturnBlockSet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16842, "Length": 116, "Cover_Rate": 0.5631067961165048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchWithZeroOperand", "=", "ZeroOperandPosition", "!=", "-", "<NUM_LIT>", ";", "}", "if", "(", "BranchWithZeroOperand", ")", "{", "switch", "(", "NewOpc", ")", "{", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NewOpc", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "{", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "MIB", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ",", "E", "=", "I", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "J", "<", "E", ";", "++", "J", ")", "{", "MIB", ".", "add", "(", "I", "->", "getOperand", "(", "J", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsInstrInfo9", "Func": "genInstrWithNewOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16843, "Length": 175, "Cover_Rate": 0.4654255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gimple", "*", "lock_end", "=", "gimple_seq_last", "(", "lock_seq", ")", ";", "gsi_insert_seq_before", "(", "gsi", ",", "lock_seq", ",", "GSI_SAME_STMT", ")", ";", "edge", "locked_edge", "=", "split_block", "(", "lock_bb", ",", "lock_end", ")", ";", "basic_block", "update_bb", "=", "locked_edge", "->", "dest", ";", "lock_bb", "=", "locked_edge", "->", "src", ";", "*", "gsi", "=", "gsi_for_stmt", "(", "gsi_stmt", "(", "*", "gsi", ")", ")", ";", "locked_edge", "->", "flags", "^=", "EDGE_TRUE_VALUE", "|", "EDGE_FALLTHRU", ";", "locked_edge", "->", "probability", "=", "profile_probability", "::", "even", "(", ")", ";", "edge", "loop_edge", "=", "make_edge", "(", "lock_bb", ",", "lock_bb", ",", "EDGE_FALSE_VALUE", ")", ";", "loop_edge", "->", "probability", "=", "profile_probability", "::", "even", "(", ")", ";", "set_immediate_dominator", "(", "CDI_DOMINATORS", ",", "lock_bb", ",", "entry_bb", ")", ";", "set_immediate_dominator", "(", "CDI_DOMINATORS", ",", "update_bb", ",", "lock_bb", ")", ";", "loop", "*", "lock_loop", "=", "alloc_loop", "(", ")", ";", "lock_loop", "->", "header", "=", "lock_bb", ";", "lock_loop", "->", "latch", "=", "lock_bb", ";", "lock_loop", "->", "nb_iterations_estimate", "=", "<NUM_LIT>", ";", "lock_loop", "->", "any_estimate", "=", "true", ";", "add_loop", "(", "lock_loop", ",", "entry_bb", "->", "loop_father", ")", ";", "gimple_seq", "red_seq", "=", "NULL", ";", "enum", "nvptx_builtins", "barrier_builtin", "=", "(", "level", "==", "GOMP_DIM_GANG", "?", "NVPTX_BUILTIN_MEMBAR_GL", ":", "NVPTX_BUILTIN_MEMBAR_CTA", ")", ";", "tree", "barrier_fn", "=", "nvptx_builtin_decl", "(", "barrier_builtin", ",", "true", ")", ";", "tree", "barrier_expr", "=", "build_call_expr_loc", "(", "loc", ",", "barrier_fn", ",", "<NUM_LIT>", ")", ";", "gimplify_stmt", "(", "&", "barrier_expr", ",", "&", "red_seq", ")", ";", "tree", "acc_in", "=", "make_ssa_name", "(", "var_type", ")", ";", "tree", "ref_in", "=", "build_simple_mem_ref", "(", "ptr", ")", ";", "TREE_THIS_VOLATILE", "(", "ref_in", ")", "=", "<NUM_LIT>", ";", "gimplify_assign", "(", "acc_in", ",", "ref_in", ",", "&", "red_seq", ")", ";"], "ground_truth": ["tree", "acc_out", "=", "make_ssa_name", "(", "var_type", ")", ";"], "File": "nvptx", "Func": "nvptx_lockfull_update", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 16844, "Length": 243, "Cover_Rate": 0.43392857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "NewVTArg", "=", "ContainerVT", ".", "changeVectorElementType", "(", "VTArg", ")", ";", "Operands", ".", "push_back", "(", "DAG", ".", "getValueType", "(", "NewVTArg", ")", ")", ";", "continue", ";", "}", "assert", "(", "isTypeLegal", "(", "V", ".", "getValueType", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "V", ")", ")", ";", "}", "if", "(", "isMergePassthruOpcode", "(", "NewOp", ")", ")", "Operands", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "ContainerVT", ")", ")", ";", "auto", "ScalableRes", "=", "DAG", ".", "getNode", "(", "NewOp", ",", "DL", ",", "ContainerVT", ",", "Operands", ")", ";", "return", "convertFromScalableVector", "(", "DAG", ",", "VT", ",", "ScalableRes", ")", ";", "}", "assert", "(", "VT", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", "=", "{", "Pg", "}", ";", "for", "(", "const", "SDValue", "&", "V", ":", "Op", "->", "op_values", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "(", "!", "V", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "||", "V", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering69", "Func": "LowerToPredicatedOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16845, "Length": 165, "Cover_Rate": 0.4558011049723757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "case", "ACCESS_REGS", ":", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "default", ":", "break", ";", "}", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "s3904", "Func": "s390_class_max_nregs", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16846, "Length": 52, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "__v4su", "shmax", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4su", "result", ";", "lshift", "=", "vec_splat", "(", "(", "__v4su", ")", "__B", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["lshift", "=", "vec_splat", "(", "(", "__v4su", ")", "__B", ",", "<NUM_LIT>", ")", ";"], "File": "emmintrin4", "Func": "_mm_sll_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16847, "Length": 41, "Cover_Rate": 0.3942307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86FrameLowering (2)3", "Func": "getMOVriOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16848, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "arm_data_section_count", "++", ")", ";"], "ground_truth": ["return", "buf", ";"], "File": "arm3", "Func": "aof_data_section", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16849, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "Subtarget", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "PPCFrameLowering18", "Func": "PPCFrameLowering", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16850, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RelaxMem", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>RelaxMemPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MCS51RelaxMemOperations", "Func": "MCS51RelaxMem", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16851, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_type", "type", ";", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "return", "false", ";", "type", "=", "get_attr_type", "(", "insn", ")", ";"], "ground_truth": ["if", "(", "type", "==", "TYPE_MUL", "||", "type", "==", "TYPE_DIV", "||", "type", "==", "TYPE_SDIV", "||", "type", "==", "TYPE_DDIV", "||", "type", "==", "TYPE_SSQRT", "||", "type", "==", "TYPE_DSQRT", "||", "type", "==", "TYPE_MFCR", "||", "type", "==", "TYPE_MFCRF", "||", "type", "==", "TYPE_MFJMPR", ")", "{"], "File": "rs6000", "Func": "is_nonpipeline_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16852, "Length": 84, "Cover_Rate": 0.8316831683168316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Wd", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Wd_in", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Lane", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Fs", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Fs", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wd", ")", ".", "addReg", "(", "Wd_in", ")", ".", "addImm", "(", "Lane", ")", ".", "addReg", "(", "Wt", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsSEISelLowering (2)4", "Func": "emitINSERT_FD", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16853, "Length": 183, "Cover_Rate": 0.8433179723502304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AFI", "->", "setStackSizeSVE", "(", "alignTo", "(", "SVEStackSize", ",", "<NUM_LIT>", ")", ")", ";", "AFI", "->", "setMinMaxSVECSFrameIndex", "(", "MinCSFrameIndex", ",", "MaxCSFrameIndex", ")", ";", "if", "(", "!", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "WinEHFuncInfo", "&", "EHInfo", "=", "*", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "++", "MBBI", ";", "int", "UnwindHelpFI", "=", "MFI", ".", "CreateStackObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ")", ";", "EHInfo", ".", "UnwindHelpFrameIdx", "=", "UnwindHelpFI", ";", "DebugLoc", "DL", ";", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "RS", "->", "backward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";"], "ground_truth": ["unsigned", "DstReg", "=", "RS", "->", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";"], "File": "AArch64FrameLowering103", "Func": "processFunctionBeforeFrameFinalized", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16854, "Length": 153, "Cover_Rate": 0.5186440677966102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rl78_valid_pointer_mode", "(", "machine_mode", "m", ")", "{", "return", "(", "m", "==", "HImode", "||", "m", "==", "SImode", ")", ";"], "ground_truth": ["}"], "File": "rl782", "Func": "rl78_valid_pointer_mode", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16855, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wcmpgtsb", "(", "(", "__v8qi", ")", "__m1", ",", "(", "__v8qi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_cmpgt_pi8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16856, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrteq_f16", "(", "float16x8_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_neon_vrsqrtev8hf", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vrsqrteq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16857, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "*", "code", "==", "LEU", "&&", "CONST_INT_P", "(", "*", "op1", ")", ")", "{"], "ground_truth": ["*", "op1", "=", "gen_int_mode", "(", "INTVAL", "(", "*", "op1", ")", "+", "<NUM_LIT>", ",", "SImode", ")", ";"], "File": "nds32", "Func": "nds32_canonicalize_comparison", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16858, "Length": 30, "Cover_Rate": 0.5084745762711864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getImm34Encoding", "(", "MI", ",", "OpNo", ",", "Fixups", ",", "STI", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter13", "Func": "getImm34EncodingPCRel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16859, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "+", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ")", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "}", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "||", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "if", "(", "SDValue", "V1S", "=", "getScalarValueForVectorElement", "(", "V1", ",", "Mask", "[", "<NUM_LIT>", "]", ",", "DAG", ")", ")", "return", "DAG", ".", "getNode", "(", "isShuffleFoldableLoad", "(", "V1S", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1S", ")", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["unsigned", "SHUFPDMask", "=", "(", "Mask", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "|", "(", "(", "(", "Mask", "[", "<NUM_LIT>", "]", "-", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerV2F64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16860, "Length": 288, "Cover_Rate": 0.4549763033175355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_alignd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "__imm", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_alignr_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16861, "Length": 32, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Uses", ".", "insert", "(", "*", "AI", ")", ";", "}", "for", "(", "auto", "CS", ":", "AvailableRegs", ")", "if", "(", "!", "Uses", ".", "count", "(", "CS", ")", "&&", "CS", "!=", "<STR_LIT>", ")", "return", "CS", ";", "}", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86FrameLowering112", "Func": "findDeadCallerSavedReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16862, "Length": 92, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MBlazeMCCodeEmitter1", "Func": "GetMBlazeRegNum", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16863, "Length": 7, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>ELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_ostream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ",", "bool", "NoExecStack", ",", "bool", "IsThumb", ")", "{", "<ISA_LIT>ELFStreamer", "*", "S", "=", "new", "<ISA_LIT>ELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ",", "IsThumb", ")", ";", "new", "<ISA_LIT>TargetELFStreamer", "(", "*", "S", ")", ";"], "ground_truth": ["S", "->", "getAssembler", "(", ")", ".", "setELFHeaderEFlags", "(", "ELF", "::", "EF_<ISA_LIT>_EABI_VER5", ")", ";"], "File": "ARMELFStreamer15", "Func": "createARMELFStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16864, "Length": 68, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TEST_REGCLS", "(", "RegI16", ",", "b16", ")", ";", "TEST_REGCLS", "(", "RegI32", ",", "b32", ")", ";", "TEST_REGCLS", "(", "RegI64", ",", "b64", ")", ";"], "ground_truth": ["TEST_REGCLS", "(", "RegF32", ",", "b32", ")", ";"], "File": "PTXAsmPrinter", "Func": "getRegisterTypeName", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16865, "Length": 28, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ";", "}", "else", "if", "(", "CalleePopAmount", "!=", "<NUM_LIT>", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "MBB", ".", "erase", "(", "I", ")", ";"], "File": "SIFrameLowering16", "Func": "eliminateCallFramePseudoInstr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16866, "Length": 89, "Cover_Rate": 0.326007326007326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVOP1", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo109", "Func": "isVOP1", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16867, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ")", ":", "(", "Subtarget", ".", "isABI_N64", "(", ")", "?", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ",", "InstrInfo", "(", "<ISA_LIT>InstrInfo", "::", "create", "(", "*", "this", ")", ")", ",", "FrameLowering", "(", "<ISA_LIT>FrameLowering", "::", "create", "(", "*", "this", ",", "Subtarget", ")", ")", ",", "TLInfo", "(", "<ISA_LIT>TargetLowering", "::", "create", "(", "*", "this", ")", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", ",", "JITInfo", "(", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "MipsTargetMachine11", "Func": "MipsTargetMachine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16868, "Length": 75, "Cover_Rate": 0.45180722891566266, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "}", "else", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";", "}", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)5", "Func": "getRegisterByName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16869, "Length": 98, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "NyuziISelLowering", "Func": "isOffsetFoldingLegal", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16870, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "CSKYMCCodeEmitter", "Func": "~CSKYMCCodeEmitter", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16871, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "ReadMem", "=", "false", ";", "Info", ".", "WriteMem", "=", "true", ";", "Info", ".", "PtrVal", "=", "Inst", "->", "getArgOperand", "(", "Inst", "->", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "}", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Info", ".", "MatchingId", "=", "VECTOR_LDST_TWO_ELEMENTS", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64TargetTransformInfo10", "Func": "getTgtMemIntrinsic", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16872, "Length": 72, "Cover_Rate": 0.3850267379679144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OP0", ";", "SDValue", "OP1", ";", "if", "(", "MulOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sext0", "=", "MulOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sext0", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "SelectCode", "(", "N", ")", ";", "}", "OP0", "=", "Sext0", ";", "}", "else", "if", "(", "MulOp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "MulOp0", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "->", "getMemoryVT", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getAddressingMode", "(", ")", "!=", "<STR_LIT>", ")", "{", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "OP0", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LD", "->", "getBasePtr", "(", ")", ",", "TargetConst0", ",", "Chain", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "if", "(", "MulOp1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Sext1", "=", "MulOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sext1", ".", "getNode", "(", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "OP1", "=", "Sext1", ";", "}", "else", "if", "(", "MulOp1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "MulOp1", ".", "getNode", "(", ")", ")", ";", "if", "(", "LD", "->", "getMemoryVT", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "||", "LD", "->", "getAddressingMode", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SelectCode", "(", "N", ")", ";", "}", "SDValue", "Chain", "=", "LD", "->", "getChain", "(", ")", ";"], "ground_truth": ["SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG42", "Func": "SelectMul", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16873, "Length": 308, "Cover_Rate": 0.6376811594202898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCTargetExpr", "(", "const", "MCSymbol", "*", "S", ",", "VariantKind", "K", ")", ":", "Sym", "(", "S", ")", ",", "Kind", "(", "K", ")", "{"], "ground_truth": ["}"], "File": "X86MCTargetExpr", "Func": "X86MCTargetExpr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16874, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitSELECT", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitSELECT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16875, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_neon_vcgev4si", "(", "__b", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcleq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16876, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "getForcedEncodingSize", "(", ")", "==", "<NUM_LIT>", "&&", "(", "TSFlags", "&", "<STR_LIT>", ")", ")", "||", "(", "getForcedEncodingSize", "(", ")", "==", "<NUM_LIT>", "&&", "!", "(", "TSFlags", "&", "<STR_LIT>", ")", ")", "||", "(", "isForcedDPP", "(", ")", "&&", "!", "(", "TSFlags", "&", "<STR_LIT>", ")", ")", "||", "(", "isForcedSDWA", "(", ")", "&&", "!", "(", "TSFlags", "&", "<STR_LIT>", ")", ")", ")", "return", "Match_InvalidOperand", ";", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", ")", "&&", "(", "TSFlags", "&", "<STR_LIT>", ")", "&&", "getForcedEncodingSize", "(", ")", "!=", "<NUM_LIT>", ")", "return", "Match_PreferE32", ";", "return", "Match_Success", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser10", "Func": "checkTargetMatchPredicate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16877, "Length": 87, "Cover_Rate": 0.696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetLowering", "&", "TLI", "=", "*", "DAG", ".", "getSubtarget", "(", ")", ".", "getTargetLowering", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "ground_truth": ["Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";"], "File": "XCoreSelectionDAGInfo17", "Func": "EmitTargetCodeForMemcpy", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16878, "Length": 85, "Cover_Rate": 0.31835205992509363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionInfo", "(", ")", ",", "LocalMemoryObjects", "(", ")", ",", "KernArgSize", "(", "<NUM_LIT>", ")", ",", "MaxKernArgAlign", "(", "<NUM_LIT>", ")", ",", "LDSSize", "(", "<NUM_LIT>", ")", ",", "ABIArgOffset", "(", "<NUM_LIT>", ")", ",", "IsKernel", "(", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_KERNEL", "||", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SPIR_KERNEL", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction15", "Func": "AMDGPUMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16879, "Length": 60, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "OSABI", ",", "IsLittle", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmBackend16", "Func": "createObjectWriter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16880, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)", "Func": "PPCTargetStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16881, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "VideocoreMCCodeEmitter", "Func": "VideocoreMCCodeEmitter", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16882, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>DAGToDAGISel", "::", "getHi16Elt", "(", "SDValue", "In", ")", "const", "{", "if", "(", "In", ".", "isUndef", "(", ")", ")", "return", "CurDAG", "->", "getUNDEF", "(", "<STR_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "In", ")", ")", "{", "SDLoc", "SL", "(", "In", ")", ";", "return", "CurDAG", "->", "getConstant", "(", "C", "->", "getZExtValue", "(", ")", "<<", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "In", ")", ")", "{", "SDLoc", "SL", "(", "In", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "getConstant", "(", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "<<", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "getHi16Elt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16883, "Length": 113, "Cover_Rate": 0.8014184397163121, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_p16", "(", "poly16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly16x8_t", ")", "{", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", ",", "__a", "}", ";"], "File": "arm", "Func": "neon2_vdupq_n_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16884, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "(", "(", "Value", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", "&&", "Value", ">=", "-", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser35", "Func": "isMemMode5", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16885, "Length": 37, "Cover_Rate": 0.4567901234567901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_X32", ")", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";", "}", "else", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_80387", ")", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "d_add_builtin_version", "(", "<STR_LIT>", ")", ";"], "File": "i386-d", "Func": "ix86_d_target_versions", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16886, "Length": 31, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu16_3ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "addu16_3ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16887, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reader", "=", "new", "LineReader", "(", "filename", ")", ";", "}", "if", "(", "reader", "->", "fileName", "(", ")", "!=", "filename", ")", "{", "delete", "reader", ";", "reader", "=", "new", "LineReader", "(", "filename", ")", ";", "}", "return", "reader", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter10", "Func": "getReader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16888, "Length": 36, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_debug_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "from_class", ",", "reg_class_t", "to_class", ")", "{", "bool", "ret", "=", "rs6000_secondary_memory_needed", "(", "mode", ",", "from_class", ",", "to_class", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "ret", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "reg_class_names", "[", "from_class", "]", ",", "reg_class_names", "[", "to_class", "]", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_debug_secondary_memory_needed", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16889, "Length": 59, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "LoopLatch", ")", ";", "if", "(", "!", "BranchMI", "||", "!", "isUncondBranch", "(", "BranchMI", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";"], "ground_truth": ["FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "normalizeInfiniteLoopExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16890, "Length": 40, "Cover_Rate": 0.3007518796992481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "clobbered_regs", "[", "i", "]", "=", "clobbered_regs", "[", "i", "]", "&&", "!", "global_regs", "[", "i", "]", ";", "cfun_frame_layout", ".", "fpr_bitmap", "=", "<NUM_LIT>", ";", "cfun_frame_layout", ".", "high_fprs", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "FPR0_REGNUM", ";", "i", "<=", "FPR15_REGNUM", ";", "i", "++", ")", "if", "(", "clobbered_regs", "[", "i", "]", "&&", "!", "call_used_regs", "[", "i", "]", ")", "{", "cfun_set_fpr_save", "(", "i", ")", ";", "if", "(", "i", ">=", "FPR8_REGNUM", ")", "cfun_frame_layout", ".", "high_fprs", "++", ";", "}", "clobbered_regs", "[", "<NUM_LIT>", "]", "|=", "(", "(", "flag_pic", "&&", "df_regs_ever_live_p", "(", "PIC_OFFSET_TABLE_REGNUM", ")", ")", "||", "(", "flag_split_stack", "&&", "cfun", "->", "stdarg", "&&", "(", "crtl", "->", "is_leaf", "||", "TARGET_TPF_PROFILING", "||", "has_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_REGNUM", ")", ")", ")", ")", ";", "clobbered_regs", "[", "BASE_REGNUM", "]", "|=", "(", "cfun", "->", "machine", "->", "base_reg", "&&", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "==", "BASE_REGNUM", ")", ";", "clobbered_regs", "[", "HARD_FRAME_POINTER_REGNUM", "]", "|=", "!", "!", "frame_pointer_needed", ";", "clobbered_regs", "[", "RETURN_REGNUM", "]", "|=", "(", "!", "crtl", "->", "is_leaf", "||", "TARGET_TPF_PROFILING", "||", "cfun_frame_layout", ".", "save_return_addr_p", "||", "crtl", "->", "calls_eh_return", ")", ";", "clobbered_regs", "[", "STACK_POINTER_REGNUM", "]", "|=", "(", "!", "crtl", "->", "is_leaf", "||", "TARGET_TPF_PROFILING", "||", "cfun_save_high_fprs_p", "||", "get_frame_size", "(", ")", ">", "<NUM_LIT>", "||", "(", "reload_completed", "&&", "cfun_frame_layout", ".", "frame_size", ">", "<NUM_LIT>", ")", "||", "cfun", "->", "calls_alloca", ")", ";", "memset", "(", "cfun_frame_layout", ".", "gpr_save_slots", ",", "SAVE_SLOT_NONE", ",", "<NUM_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "clobbered_regs", "[", "i", "]", "&&", "!", "call_used_regs", "[", "i", "]", ")", "cfun_gpr_save_slot", "(", "i", ")", "=", "SAVE_SLOT_STACK", ";", "s390_register_info_arg_fpr", "(", ")", ";"], "ground_truth": ["s390_register_info_gprtofpr", "(", ")", ";"], "File": "s3901", "Func": "s390_register_info", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16891, "Length": 267, "Cover_Rate": 0.8090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NonInlineUseOpNo", "=", "-", "<NUM_LIT>", ";", "MachineRegisterInfo", "::", "use_iterator", "NextUse", ",", "NextInstUse", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "Use", "=", "NextUse", ")", "{", "NextUse", "=", "std", "::", "next", "(", "Use", ")", ";", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "unsigned", "OpNo", "=", "Use", ".", "getOperandNo", "(", ")", ";", "if", "(", "OpToFold", ".", "isImm", "(", ")", "&&", "tryConstantFoldOp", "(", "*", "MRI", ",", "TII", ",", "UseMI", ",", "&", "OpToFold", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "'\\n'", ")", ";", "NextUse", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ";", "continue", ";", "}", "if", "(", "isInlineConstantIfFolded", "(", "TII", ",", "*", "UseMI", ",", "OpNo", ",", "OpToFold", ")", ")", "{", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "OpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "else", "{", "if", "(", "++", "NumLiteralUses", "==", "<NUM_LIT>", ")", "{", "NonInlineUse", "=", "&", "*", "Use", ";", "NonInlineUseOpNo", "=", "OpNo", ";", "}", "}", "}", "if", "(", "NumLiteralUses", "==", "<NUM_LIT>", ")", "{", "MachineInstr", "*", "UseMI", "=", "NonInlineUse", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "NonInlineUseOpNo", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}", "else", "{", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", "->", "use_begin", "(", "Dst", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ")", ";", "}", "}"], "ground_truth": ["MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "File": "SIFoldOperands54", "Func": "foldInstOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16892, "Length": 291, "Cover_Rate": 0.6024844720496895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Binary", "=", "(", "<STR_LIT>", "(", "(", "unsigned", ")", "SoImmVal", ")", ">>", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "<STR_LIT>", "(", "(", "unsigned", ")", "SoImmVal", ")", ";", "return", "Binary", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "getMachineSoImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16893, "Length": 31, "Cover_Rate": 0.4696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CCValAssign", "::", "ZExt", ":", "Opi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Opi", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Opi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Opi", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Opi", ",", "SDValue", "(", ")", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Flag", ")", ";", "}", "else", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["}"], "File": "BlackfinISelLowering4", "Func": "LowerReturn", "Target": "Blackfin", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16894, "Length": 129, "Cover_Rate": 0.344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SpecialCallingConv", ";"], "ground_truth": ["}"], "File": "MipsCCState", "Func": "getSpecialCallingConv", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16895, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LegalizerInfo", "*", "<ISA_LIT>Subtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "return", "Legalizer", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "getLegalizerInfo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16896, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_unpackhi_epi16", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "vec_mergel", "(", "(", "__v8hu", ")", "__A", ",", "(", "__v8hu", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_unpackhi_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16897, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer (2)", "Func": "isDivFMas", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16898, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OTy", "=", "GetRootType", "(", "OTy", ")", ";", "gep_type_iterator", "IdxTyItr", "=", "gep_type_begin", "(", "GI", ")", ";", "assert", "(", "OTy", "==", "IdxTyItr", ".", "getIndexedType", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "getTyIndexInFlattenedType_core", "(", "Func", ",", "ConstantInt", "::", "get", "(", "Int32Ty", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "GI", ",", "AccessMemFormFlatStruct", ")", ";"], "File": "JVMCompositeHandler", "Func": "getTyIndexInFlattenedType", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16899, "Length": 52, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "__builtin_neon_vreinterpretv2div16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u64_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16900, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "TypeWidenVector", ";", "return", "TargetLoweringBase", "::", "getPreferredVectorAction", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "getPreferredVectorAction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16901, "Length": 28, "Cover_Rate": 0.717948717948718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>IndexGenPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TPCIndexSpaceGen", "Func": "TPCIndexGen", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16902, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_splat", "(", "(", "vec_uint4", ")", "(", "si_from_uint", "(", "imm", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_ila", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16903, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "CJGTargetMachine", "Func": "getObjFileLowering", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16904, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "iss8Imm64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16905, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>BaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "<ISA_LIT>BaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":", "Subtarget", ".", "isAAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ":"], "ground_truth": ["std", "::", "string", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ".", "hasThumb2", "(", ")", "?", "new", "<ISA_LIT>FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ":", "(", "<ISA_LIT>FrameLowering", "*", ")", "new", "Thumb1FrameLowering", "(", "*", "this", ",", "Subtarget", ")", ")", "{"], "File": "ARMTargetMachine100", "Func": "ThumbTargetMachine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16906, "Length": 176, "Cover_Rate": 0.9943502824858758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isMem16", "(", ")", "&&", "isSrcIdx", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Operand (2)", "Func": "isSrcIdx16", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16907, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lookupRelaxTableImpl", "(", "InstrRelaxTable", ",", "ShortOp", ")", ";"], "ground_truth": ["}"], "File": "X86InstrRelaxTables", "Func": "lookupRelaxTable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16908, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "replaceFeatures", "(", "Function", "&", "F", ",", "const", "std", "::", "string", "&", "Features", ")", "{"], "ground_truth": ["F", ".", "removeFnAttr", "(", "<STR_LIT>", ")", ";"], "File": "WebAssemblyTargetMachine13", "Func": "replaceFeatures", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16909, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_SVE_VectorCall", ")", "return", "CSR_<ISA_LIT>_SVE_AAPCS_SaveList", ";", "if", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", "->", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_<ISA_LIT>_AAPCS_SwiftError_SaveList", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "SwiftTail", ")", "return", "CSR_<ISA_LIT>_AAPCS_SwiftTail_SaveList", ";"], "ground_truth": ["if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "PreserveMost", ")", "return", "CSR_<ISA_LIT>_RT_MostRegs_SaveList", ";"], "File": "AArch64RegisterInfo25", "Func": "getCalleeSavedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16910, "Length": 96, "Cover_Rate": 0.3622641509433962, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitArrayBound", "(", "MCSymbol", "*", "Sym", ",", "const", "GlobalVariable", "*", "GV", ")", "{", "assert", "(", "(", "(", "GV", "->", "hasExternalLinkage", "(", ")", "||", "GV", "->", "hasWeakLinkage", "(", ")", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "ArrayType", "*", "ATy", "=", "dyn_cast", "<", "ArrayType", ">", "(", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ")", ")", "{"], "File": "XCoreAsmPrinter12", "Func": "emitArrayBound", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16911, "Length": 71, "Cover_Rate": 0.4382716049382716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "ground_truth": ["return", "res", ";"], "File": "ushmedia", "Func": "sh_media_MCMPGT_UB", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16912, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Pred", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "NyuziISelLowering", "Func": "LowerSELECT", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16913, "Length": 87, "Cover_Rate": 0.7981651376146789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "JIT", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<ISA_LIT>DataLayout", ",", "TT", ",", "getCPU", "(", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OL", ")", ",", "SubTarget", "(", "TT", ",", "std", "::", "string", "(", "getCPU", "(", "CPU", ")", ")", ",", "std", "::", "string", "(", "FS", ")", ",", "*", "this", ")", "{", "this", "->", "TLOF", "=", "std", "::", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "MCS51TargetMachine", "Func": "MCS51TargetMachine", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16914, "Length": 126, "Cover_Rate": 0.9921259842519685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "int64_t", "Amount", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Amount", "=", "-", "Amount", ";"], "ground_truth": ["adjustReg", "(", "MBB", ",", "MI", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ")", ";"], "File": "RISCVFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16915, "Length": 80, "Cover_Rate": 0.6557377049180327, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine", "->", "use_eh_return_p", "=", "<NUM_LIT>", ";", "machine", "->", "naked_p", "=", "<NUM_LIT>", ";", "machine", "->", "fp_as_gp_p", "=", "<NUM_LIT>", ";"], "ground_truth": ["machine", "->", "strict_aligned_p", "=", "<NUM_LIT>", ";"], "File": "nds32", "Func": "nds32_init_machine_status", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16916, "Length": 24, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewOpc", "=", "Ctlz", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "ZeroUndef", "=", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "Src", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "NewOpr", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "if", "(", "!", "ZeroUndef", ")", "{", "const", "SDValue", "Const32", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "NewOpr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NewOpr", ",", "Const32", ")", ";", "}", "return", "NewOpr", ";", "}", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "split64BitValue", "(", "Src", ",", "DAG", ")", ";", "SDValue", "OprLo", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "SL", ",", "<STR_LIT>", ",", "Lo", ")", ";", "SDValue", "OprHi", "=", "DAG", ".", "getNode", "(", "NewOpc", ",", "SL", ",", "<STR_LIT>", ",", "Hi", ")", ";", "unsigned", "AddOpc", "=", "ZeroUndef", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "SDValue", "Const32", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "if", "(", "Ctlz", ")", "OprLo", "=", "DAG", ".", "getNode", "(", "AddOpc", ",", "SL", ",", "<STR_LIT>", ",", "OprLo", ",", "Const32", ")", ";", "else", "OprHi", "=", "DAG", ".", "getNode", "(", "AddOpc", ",", "SL", ",", "<STR_LIT>", ",", "OprHi", ",", "Const32", ")", ";", "SDValue", "NewOpr", ";", "NewOpr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "OprLo", ",", "OprHi", ")", ";"], "ground_truth": ["if", "(", "!", "ZeroUndef", ")", "{"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerCTLZ_CTTZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16917, "Length": 240, "Cover_Rate": 0.6045340050377834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSSEUnalignedMem", "(", ")", "const", "{"], "ground_truth": ["return", "HasSSEUnalignedMem", ";"], "File": "X86Subtarget (2)", "Func": "hasSSEUnalignedMem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16918, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitPCMPGT", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitPCMPGT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16919, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "memreg_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "MEM_P", "(", "op", ")", "&&", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";"], "File": "m32r", "Func": "memreg_operand", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16920, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "'$'", "<<", "StringRef", "(", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "{", "MCSymbol", "*", "BA", "=", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "O", "<<", "BA", "->", "getName", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "O", "<<", "*", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "MAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", "<<", "MO", ".", "getIndex", "(", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "getOffset", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "MO", ".", "getOffset", "(", ")", ";"], "File": "MipsAsmPrinter64", "Func": "printOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16921, "Length": 333, "Cover_Rate": 0.748314606741573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "shmask", "=", "vec_cmple", "(", "lshift", ",", "shmax", ")", ";", "result", "=", "vec_sl", "(", "(", "__v8hu", ")", "__A", ",", "lshift", ")", ";", "result", "=", "vec_sel", "(", "(", "__v8hu", ")", "shmask", ",", "result", ",", "shmask", ")", ";"], "ground_truth": ["return", "(", "__m128i", ")", "result", ";"], "File": "emmintrin", "Func": "_mm_sll_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16922, "Length": 41, "Cover_Rate": 0.33884297520661155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Nodes", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "getNodes", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 16923, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ROTATERT", ":", "return", "(", "mode", "==", "SImode", ")", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "PLUS", ":", "case", "MINUS", ":", "if", "(", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "power_of_two_operand", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "SImode", ")", ")", "||", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "power_of_two_operand", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "SImode", ")", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "COMPARE", ":", "case", "NEG", ":", "case", "NOT", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "MULT", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "int", "const_size", "=", "thumb1_size_rtx_costs", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "CONST_INT", ",", "SET", ")", ";", "if", "(", "arm_arch6m", "&&", "arm_m_profile_small_mul", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "const_size", ";", "}", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "SET", ":", "words", "=", "ARM_NUM_INTS", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SET_DEST", "(", "x", ")", ")", ")", ")", ";", "return", "COSTS_N_INSNS", "(", "words", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "*", "(", "satisfies_constraint_J", "(", "SET_SRC", "(", "x", ")", ")", "||", "satisfies_constraint_K", "(", "SET_SRC", "(", "x", ")", ")", "||", "(", "(", "words", ">", "<NUM_LIT>", ")", "&&", "MEM_P", "(", "SET_SRC", "(", "x", ")", ")", ")", ")", ";", "case", "CONST_INT", ":", "if", "(", "outer", "==", "SET", ")", "{", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", "<=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "thumb_shiftable_const", "(", "INTVAL", "(", "x", ")", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "(", "outer", "==", "PLUS", "||", "outer", "==", "COMPARE", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer", "==", "IOR", "||", "outer", "==", "XOR", "||", "outer", "==", "AND", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "outer", "==", "AND", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "INTVAL", "(", "x", ")", "||", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "~", "INTVAL", "(", "x", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer", "==", "ASHIFT", "||", "outer", "==", "ASHIFTRT", "||", "outer", "==", "LSHIFTRT", ")", "return", "<NUM_LIT>", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "CONST", ":", "case", "CONST_DOUBLE", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "UDIV", ":", "case", "UMOD", ":", "case", "DIV", ":", "case", "MOD", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "TRUNCATE", ":"], "File": "arm4", "Func": "thumb1_size_rtx_costs", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16924, "Length": 511, "Cover_Rate": 0.6559691912708601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Width", "=", "<NUM_LIT>", "-", "Srl_imm", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";", "if", "(", "LSB", "<", "<NUM_LIT>", ")", "return", "NULL", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "<STR_LIT>", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG12", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16925, "Length": 101, "Cover_Rate": 0.48325358851674644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";", "addFullAddress", "(", "MIB", ",", "AM", ")", ".", "addImm", "(", "Signed", "?", "(", "uint64_t", ")", "CI", "->", "getSExtValue", "(", ")", ":", "CI", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "MMO", ")", "MIB", "->", "addMemOperand", "(", "*", "FuncInfo", ".", "MF", ",", "MMO", ")", ";", "return", "true", ";", "}", "}", "Register", "ValReg", "=", "getRegForValue", "(", "Val", ")", ";"], "ground_truth": ["if", "(", "ValReg", "==", "<NUM_LIT>", ")", "return", "false", ";"], "File": "X86FastISel114", "Func": "X86FastEmitStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16926, "Length": 97, "Cover_Rate": 0.34519572953736655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Filler", "::", "runOnMachineBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "Iter", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "hasUnoccupiedSlot", "(", "&", "*", "I", ")", ")", "continue", ";", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "if", "(", "!", "DisableDelaySlotFiller", "&&", "(", "TM", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", ")", "{", "if", "(", "searchBackward", "(", "MBB", ",", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "searchSuccBBs", "(", "MBB", ",", "I", ")", ")", "continue", ";", "}", "else", "if", "(", "searchForward", "(", "MBB", ",", "I", ")", ")", "{", "continue", ";", "}", "}", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "std", "::", "next", "(", "I", ")", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "I", ",", "std", "::", "next", "(", "I", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller68", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16927, "Length": 191, "Cover_Rate": 0.9896373056994818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasSSE2", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasSSE1", "(", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "!", "MemcpyStrSrc", "&&", "Size", ">=", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", "&&", "Subtarget", "->", "getStackAlignment", "(", ")", ">=", "<NUM_LIT>", "&&", "Subtarget", "->", "hasSSE2", "(", ")", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering73", "Func": "getOptimalMemOpType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16928, "Length": 59, "Cover_Rate": 0.3172043010752688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG (2)", "Func": "getI32Imm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16929, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", "||", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "SUBREG", ")", "{", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "SYMBOL_REF", ":", "{", "const", "char", "*", "off_name", "=", "NULL", ";", "const", "char", "*", "reg_name", "=", "NULL", ";", "if", "(", "SYMBOL_REF_ZDA_P", "(", "addr", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_SDA_P", "(", "addr", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_TDA_P", "(", "addr", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "if", "(", "off_name", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "off_name", ")", ";", "output_addr_const", "(", "file", ",", "addr", ")", ";", "if", "(", "reg_name", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_name", ")", ";", "}", "break", ";", "case", "CONST", ":", "if", "(", "special_symbolref_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "rtx", "x", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "const", "char", "*", "off_name", ";", "const", "char", "*", "reg_name", ";", "if", "(", "SYMBOL_REF_ZDA_P", "(", "x", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_SDA_P", "(", "x", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_TDA_P", "(", "x", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "off_name", ")", ";", "output_addr_const", "(", "file", ",", "addr", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_name", ")", ";", "}", "else", "output_addr_const", "(", "file", ",", "addr", ")", ";"], "ground_truth": ["break", ";"], "File": "v8504", "Func": "v850_print_operand_address", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 16930, "Length": 354, "Cover_Rate": 0.7329192546583851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeSPERCRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "SPERegs", ")", ";"], "File": "PPCDisassembler16", "Func": "DecodeSPERCRegisterClass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16931, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "return", "MRI", "->", "getRegClass", "(", "Reg", ")", "==", "RC", ";", "}"], "ground_truth": ["}"], "File": "R600MachineScheduler21", "Func": "regBelongsToClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16932, "Length": 15, "Cover_Rate": 0.30612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>SETargetLowering", "::", "emitFILL_FW", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Wd", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Fs", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Wt1", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "Wt2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt1", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt2", ")", ".", "addReg", "(", "Wt1", ")", ".", "addReg", "(", "Fs", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wd", ")", ".", "addReg", "(", "Wt2", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "MipsSEISelLowering3", "Func": "emitFILL_FW", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16933, "Length": 188, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "XNCMSelectionDAGInfo", "Func": "~XNCMSelectionDAGInfo", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16934, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "NULL_RTX", ";", "if", "(", "GET_MODE", "(", "extended_op", ")", "!=", "SImode", ")", "return", "NULL_RTX", ";", "set_of_reg", "s", "=", "sh_find_set_of_reg", "(", "extended_op", ",", "insn", ",", "prev_nonnote_nondebug_insn_bb", ")", ";", "if", "(", "s", ".", "set_src", "==", "NULL_RTX", ")", "return", "NULL_RTX", ";", "if", "(", "t_reg_operand", "(", "s", ".", "set_src", ",", "VOIDmode", ")", "||", "negt_reg_operand", "(", "s", ".", "set_src", ",", "VOIDmode", ")", ")", "return", "extended_op", ";", "else", "if", "(", "sh_is_logical_t_store_expr", "(", "s", ".", "set_src", ",", "s", ".", "insn", ")", ")", "return", "extended_op", ";"], "ground_truth": ["return", "NULL_RTX", ";"], "File": "sh", "Func": "sh_try_omit_signzero_extend", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16935, "Length": 82, "Cover_Rate": 0.6307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineConstEvaluator", "(", "MachineFunction", "&", "Fn", ")", ":", "TRI", "(", "*", "Fn", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ",", "MF", "(", "Fn", ")", ",", "CX", "(", "Fn", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "HexagonConstPropagation", "Func": "MachineConstEvaluator", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16936, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "jclass", "cls", ";", "jmethodID", "mid", ";", "JavaVMInitArgs", "vm_args", ";", "JavaVMOption", "options", "[", "<NUM_LIT>", "]", ";", "options", "[", "<NUM_LIT>", "]", ".", "optionString", "=", "<STR_LIT>", ";", "options", "[", "<NUM_LIT>", "]", ".", "optionString", "=", "<STR_LIT>", ";", "options", "[", "<NUM_LIT>", "]", ".", "optionString", "=", "<STR_LIT>", ";", "options", "[", "<NUM_LIT>", "]", ".", "optionString", "=", "<STR_LIT>", ";", "vm_args", ".", "version", "=", "<NUM_LIT>", ";", "vm_args", ".", "options", "=", "options", ";", "vm_args", ".", "nOptions", "=", "<NUM_LIT>", ";", "vm_args", ".", "ignoreUnrecognized", "=", "JNI_TRUE", ";", "fprintf", "(", "stdout", ",", "<STR_LIT>", ",", "className", ",", "methodName", ")", ";"], "ground_truth": ["res", "=", "JNI_CreateJavaVM", "(", "&", "jvm", ",", "(", "void", "*", "*", ")", "&", "env", ",", "&", "vm_args", ")", ";"], "File": "jvm", "Func": "wrapper_instance_methods_jvm_wrapper_instance_methods", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16937, "Length": 105, "Cover_Rate": 0.3106508875739645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumberOfParts", "(", "Type", "*", "Tp", ")", "{", "return", "BaseT", "::", "getNumberOfParts", "(", "Tp", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo20", "Func": "getNumberOfParts", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16938, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "const_vector", ")", "==", "SYMBOL_REF", ")", "const_vector", "=", "get_pool_constant", "(", "const_vector", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "const_vector", ")", "==", "CONST_VECTOR", ")", ";", "rtx", "new_mem", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "const_vector", ")", ";", "if", "(", "mode", "==", "V1TImode", ")", "return", ";", "else", "if", "(", "mode", "==", "V16QImode", ")", "{", "rtx", "vals", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "(", "(", "i", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ")", ")", "=", "XVECEXP", "(", "const_vector", ",", "<NUM_LIT>", ",", "i", ")", ";", "rtx", "new_const_vector", "=", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "new_mem", "=", "force_const_mem", "(", "mode", ",", "new_const_vector", ")", ";", "}", "else", "if", "(", "(", "mode", "==", "V8HImode", ")", "||", "(", "mode", "==", "V8HFmode", ")", ")", "{", "rtx", "vals", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "(", "(", "i", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ")", ")", "=", "XVECEXP", "(", "const_vector", ",", "<NUM_LIT>", ",", "i", ")", ";", "rtx", "new_const_vector", "=", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "new_mem", "=", "force_const_mem", "(", "mode", ",", "new_const_vector", ")", ";", "}", "else", "if", "(", "(", "mode", "==", "V4SImode", ")", "||", "(", "mode", "==", "V4SFmode", ")", ")", "{", "rtx", "vals", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "(", "(", "i", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ")", ")", "=", "XVECEXP", "(", "const_vector", ",", "<NUM_LIT>", ",", "i", ")", ";", "rtx", "new_const_vector", "=", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "new_mem", "=", "force_const_mem", "(", "mode", ",", "new_const_vector", ")", ";", "}", "else", "if", "(", "(", "mode", "==", "V2DImode", ")", "||", "(", "mode", "==", "V2DFmode", ")", ")", "{", "rtx", "vals", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "(", "(", "i", "+", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ")", ")", "=", "XVECEXP", "(", "const_vector", ",", "<NUM_LIT>", ",", "i", ")", ";", "rtx", "new_const_vector", "=", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "new_mem", "=", "force_const_mem", "(", "mode", ",", "new_const_vector", ")", ";", "}", "else", "{"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "rs6000-p8swap2", "Func": "replace_swapped_load_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16939, "Length": 428, "Cover_Rate": 0.5624178712220762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "Imm", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler33", "Func": "DecodeFixedPointScaleImm64", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16940, "Length": 18, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "mask", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "pred", "&", "<NUM_LIT>", ")", "{", "unsigned", "LowBit", "=", "mask", "&", "-", "mask", ";", "unsigned", "BitsAboveLowBit", "=", "<NUM_LIT>", "&", "(", "-", "LowBit", "<<", "<NUM_LIT>", ")", ";"], "ground_truth": ["mask", "^=", "BitsAboveLowBit", ";"], "File": "ARMDisassembler15", "Func": "DecodeIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16941, "Length": 49, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_cmpph512_mask_round", "(", "__A", ",", "__B", ",", "__C", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cmp_round_ph_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16942, "Length": 22, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VmCnt", "!=", "~", "<NUM_LIT>", "||", "ExpCnt", "!=", "~", "<NUM_LIT>", "||", "LgkmCnt", "!=", "~", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "hasWaitExceptVsCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16943, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_rangess128_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__C", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin4", "Func": "_mm_range_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16944, "Length": 22, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_HPUX", "&&", "GET_MODE", "(", "*", "op0", ")", "==", "TFmode", ")", "{", "enum", "qfcmp_magic", "{", "QCMP_INV", "=", "<NUM_LIT>", ",", "QCMP_UNORD", "=", "<NUM_LIT>", ",", "QCMP_EQ", "=", "<NUM_LIT>", ",", "QCMP_LT", "=", "<NUM_LIT>", ",", "QCMP_GT", "=", "<NUM_LIT>", "}", ";", "int", "magic", ";", "enum", "rtx_code", "ncode", ";", "rtx", "ret", ";", "gcc_assert", "(", "cmptf_libfunc", "&&", "GET_MODE", "(", "*", "op1", ")", "==", "TFmode", ")", ";", "switch", "(", "code", ")", "{", "case", "EQ", ":", "magic", "=", "QCMP_EQ", ";", "ncode", "=", "NE", ";", "break", ";", "case", "NE", ":", "magic", "=", "QCMP_EQ", ";", "ncode", "=", "EQ", ";", "break", ";", "case", "UNORDERED", ":", "magic", "=", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "ORDERED", ":", "magic", "=", "QCMP_UNORD", ";", "ncode", "=", "EQ", ";", "break", ";", "case", "LT", ":", "magic", "=", "QCMP_LT", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "LE", ":", "magic", "=", "QCMP_LT", "|", "QCMP_EQ", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "GT", ":", "magic", "=", "QCMP_GT", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "GE", ":", "magic", "=", "QCMP_GT", "|", "QCMP_EQ", "|", "QCMP_INV", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNLT", ":", "magic", "=", "QCMP_LT", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNLE", ":", "magic", "=", "QCMP_LT", "|", "QCMP_EQ", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNGT", ":", "magic", "=", "QCMP_GT", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNGE", ":", "magic", "=", "QCMP_GT", "|", "QCMP_EQ", "|", "QCMP_UNORD", ";", "ncode", "=", "NE", ";", "break", ";", "case", "UNEQ", ":", "case", "LTGT", ":", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "start_sequence", "(", ")", ";", "ret", "=", "emit_library_call_value", "(", "cmptf_libfunc", ",", "<NUM_LIT>", ",", "LCT_CONST", ",", "DImode", ",", "<NUM_LIT>", ",", "*", "op0", ",", "TFmode", ",", "*", "op1", ",", "TFmode", ",", "GEN_INT", "(", "magic", ")", ",", "DImode", ")", ";", "cmp", "=", "gen_reg_rtx", "(", "BImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "cmp", ",", "gen_rtx_fmt_ee", "(", "ncode", ",", "BImode", ",", "ret", ",", "const0_rtx", ")", ")", ")", ";", "rtx_insn", "*", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_libcall_block", "(", "insns", ",", "cmp", ",", "cmp", ",", "gen_rtx_fmt_ee", "(", "code", ",", "BImode", ",", "*", "op0", ",", "*", "op1", ")", ")", ";", "code", "=", "NE", ";", "}", "else", "{", "cmp", "=", "gen_reg_rtx", "(", "BImode", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "cmp", ",", "gen_rtx_fmt_ee", "(", "code", ",", "BImode", ",", "*", "op0", ",", "*", "op1", ")", ")", ")", ";"], "File": "ia646", "Func": "ia64_expand_compare", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16945, "Length": 390, "Cover_Rate": 0.8057851239669421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s8_f16", "(", "float16x8_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vreinterpretq_s8_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16946, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "OSType", ")", ":", "MCAsmBackend", "(", ")", ",", "OSType", "(", "OSType", ")", "{"], "ground_truth": ["}"], "File": "J2AsmBackend", "Func": "J2AsmBackend", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16947, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s8_s64", "(", "int64x1_t", "__a", ")", "{", "return", "(", "int8x8_t", ")", "__builtin_neon_vreinterpretv8qidi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_s8_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16948, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "{", "const", "MCOperand", "MCOp", "=", "LowerOperand", "(", "MO", ")", ";"], "ground_truth": ["if", "(", "MCOp", ".", "isValid", "(", ")", ")", "{"], "File": "LEGMCInstLower", "Func": "Lower", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16949, "Length": 31, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LDBase", ")", "{", "if", "(", "Elt", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "LDBase", "=", "cast", "<", "LoadSDNode", ">", "(", "Elt", ".", "getNode", "(", ")", ")", ";", "LastLoadedElt", "=", "i", ";", "continue", ";", "}", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", ";", "if", "(", "!", "DAG", ".", "isConsecutiveLoad", "(", "LD", ",", "LDBase", ",", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "i", ")", ")", "return", "SDValue", "(", ")", ";", "LastLoadedElt", "=", "i", ";", "}", "if", "(", "LastLoadedElt", "==", "NumElems", "-", "<NUM_LIT>", ")", "{", "SDValue", "NewLd", "=", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "InferPtrAlignment", "(", "LDBase", "->", "getBasePtr", "(", ")", ")", ">=", "<NUM_LIT>", ")", "NewLd", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "LDBase", "->", "isInvariant", "(", ")", ",", "<NUM_LIT>", ")", ";", "NewLd", "=", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "LDBase", "->", "isInvariant", "(", ")", ",", "LDBase", "->", "getAlignment", "(", ")", ")", ";", "if", "(", "LDBase", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewLd", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "NewChain", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "NewChain", ".", "getNode", "(", ")", ",", "SDValue", "(", "LDBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "NewLd", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["return", "NewLd", ";"], "File": "X86ISelLowering (2)2", "Func": "EltsFromConsecutiveLoads", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16950, "Length": 324, "Cover_Rate": 0.4879518072289157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo101", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16951, "Length": 64, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "hi", ",", "lo", ";", "if", "(", "lowest_bit_set", "<", "<NUM_LIT>", ")", "{", "lo", "=", "(", "low_bits", ">>", "lowest_bit_set", ")", "<<", "shift", ";", "hi", "=", "(", "(", "high_bits", "<<", "(", "<NUM_LIT>", "-", "lowest_bit_set", ")", ")", "<<", "shift", ")", ";", "}", "else", "{", "lo", "=", "<NUM_LIT>", ";", "hi", "=", "(", "(", "high_bits", ">>", "(", "lowest_bit_set", "-", "<NUM_LIT>", ")", ")", "<<", "shift", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "create_simple_focus_bits", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16952, "Length": 62, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rs6000_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "INT_REGNO_P", "(", "regno", ")", ")", "return", "INT_REGNO_P", "(", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "return", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "&&", "FP_REGNO_P", "(", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", "-", "<NUM_LIT>", ")", ")", "||", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "UNITS_PER_FP_WORD", ")", ";", "if", "(", "CR_REGNO_P", "(", "regno", ")", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ";", "if", "(", "XER_REGNO_P", "(", "regno", ")", ")", "return", "mode", "==", "PSImode", ";"], "ground_truth": ["if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "return", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ";"], "File": "rs60003", "Func": "rs6000_hard_regno_mode_ok", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16953, "Length": 121, "Cover_Rate": 0.8231292517006803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HiOffset", "=", "(", "ImmOffset", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "if", "(", "LoOffset", "&", "<NUM_LIT>", ")", "HiOffset", "++", ";", "}", "else", "ExprOffset", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", ";", "TempInst", ".", "setLoc", "(", "IDLoc", ")", ";", "TmpRegNum", "=", "(", "isLoad", "&&", "(", "BaseRegNum", "!=", "RegOpNum", ")", ")", "?", "RegOpNum", ":", "AtRegNum", ";", "TempInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "TmpRegNum", ")", ")", ";", "if", "(", "isImmOpnd", ")", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "HiOffset", ")", ")", ";", "else", "{", "if", "(", "ExprOffset", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "SR", "=", "static_cast", "<", "const", "MCSymbolRefExpr", "*", ">", "(", "ExprOffset", ")", ";", "const", "MCSymbolRefExpr", "*", "HiExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "SR", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_HI", ",", "getContext", "(", ")", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "HiExpr", ")", ")", ";", "}", "else", "{", "const", "MCExpr", "*", "HiExpr", "=", "evaluateRelocExpr", "(", "ExprOffset", ",", "<STR_LIT>", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "HiExpr", ")", ")", ";", "}", "}", "Instructions", ".", "push_back", "(", "TempInst", ")", ";", "TempInst", ".", "clear", "(", ")", ";", "TempInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "TmpRegNum", ")", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "TmpRegNum", ")", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "BaseRegNum", ")", ")", ";", "Instructions", ".", "push_back", "(", "TempInst", ")", ";", "TempInst", ".", "clear", "(", ")", ";", "TempInst", ".", "setOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "RegOpNum", ")", ")", ";", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "TmpRegNum", ")", ")", ";", "if", "(", "isImmOpnd", ")", "TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "LoOffset", ")", ")", ";", "else", "{", "if", "(", "ExprOffset", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "const", "MCSymbolRefExpr", "*", "LoExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "SR", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_ABS_LO", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["TempInst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "LoExpr", ")", ")", ";"], "File": "MipsAsmParser43", "Func": "expandMemInst", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16954, "Length": 363, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSingleExitNode", "(", "MF", ")", "!=", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "hasOneExitNode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16955, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cmp", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isNullConstant", "(", "Cmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "CSInc", "=", "Cmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "while", "(", "CSInc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "CSInc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "CSInc", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CSInc", "->", "hasOneUse", "(", ")", ")", "CSInc", "=", "CSInc", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CSInc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isNullConstant", "(", "CSInc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isNullConstant", "(", "CSInc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "CSInc", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "CC", "=", "(", "<STR_LIT>", ")", "CSInc", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "CSInc", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering178", "Func": "IsCMPZCSINC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16956, "Length": 148, "Cover_Rate": 0.8654970760233918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "ID", "=", "Intrinsic", "->", "getIntrinsicID", "(", ")", ";", "if", "(", "ID", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCIndexSpaceGen", "Func": "checkIndexSpaceOffset", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16957, "Length": 26, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "int", "frv_function_arg_boundary", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "BITS_PER_WORD", ";"], "File": "frv", "Func": "frv_function_arg_boundary", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 16958, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ";", "bool", "IsMachO", "=", "Format", "==", "MCObjectFileInfo", "::", "IsMachO", ";", "if", "(", "IsMachO", ")", "{", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", "&&", "Tok", ".", "isNot", "(", "AsmToken", "::", "String", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MCSymbol", "*", "Func", "=", "getParser", "(", ")", ".", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Func", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMAsmParser124", "Func": "parseDirectiveThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16959, "Length": 168, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "LM32TargetMachine", "Func": "addInstSelector", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16960, "Length": 18, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "F", ":", "Functions", ")", "{", "DominatorTree", "*", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", "*", "F", ")", ".", "getDomTree", "(", ")", ";", "BasicBlock", "*", "Root", "=", "DT", "->", "getRoot", "(", ")", ";", "ReversePostOrderTraversal", "<", "BasicBlock", "*", ">", "RPOT", "(", "Root", ")", ";", "for", "(", "auto", "*", "BB", ":", "RPOT", ")", "for", "(", "Instruction", "&", "I", ":", "make_early_inc_range", "(", "*", "BB", ")", ")", "Changed", "|=", "optimizeIntrinsic", "(", "&", "I", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "SVEIntrinsicOpts2", "Func": "optimizeIntrinsicCalls", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16961, "Length": 79, "Cover_Rate": 0.7821782178217822, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "CPUName", "=", "std", "::", "string", "(", "CPU", ")", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "ground_truth": ["return", "*", "this", ";"], "File": "VESubtarget5", "Func": "initializeSubtargetDependencies", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16962, "Length": 35, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getRestoreGPRRegs", "(", ")", "const", "{", "return", "RestoreGPRRegs", ";"], "ground_truth": ["}"], "File": "SystemZMachineFunctionInfo13", "Func": "getRestoreGPRRegs", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16963, "Length": 10, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m512h", "v", ";", "}", "u", "=", "{", ".", "v", "=", "__A", "}", ";"], "ground_truth": ["return", "u", ".", "a", "[", "<NUM_LIT>", "]", ";"], "File": "avx512fp16intrin", "Func": "_mm512_castph512_ph128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16964, "Length": 21, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DeadCodeElimination", "(", "DataFlowGraph", "&", "dfg", ",", "MachineRegisterInfo", "&", "mri", ")", ":", "Trace", "(", "false", ")", ",", "DFG", "(", "dfg", ")", ",", "MRI", "(", "mri", ")", ",", "LV", "(", "mri", ",", "dfg", ")", "{"], "ground_truth": ["}"], "File": "RDFDeadCode", "Func": "DeadCodeElimination", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16965, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TARGET_FLOAT128", "&&", "(", "mode", "==", "KFmode", "||", "mode", "==", "IFmode", ")", ")", "return", "true", ";", "else", "return", "default_scalar_mode_supported_p", "(", "mode", ")", ";"], "ground_truth": ["}"], "File": "rs60005", "Func": "rs6000_scalar_mode_supported_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16966, "Length": 26, "Cover_Rate": 0.45614035087719296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "Extract", ")", ";", "}", "auto", "*", "IntrPG", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Pg", ")", ";", "if", "(", "!", "IntrPG", ")", "return", "None", ";", "if", "(", "IntrPG", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "return", "None", ";", "const", "auto", "PTruePattern", "=", "cast", "<", "ConstantInt", ">", "(", "IntrPG", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "Idx", ";", "switch", "(", "PTruePattern", ")", "{", "default", ":", "return", "None", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "IsAfter", ")", "++", "Idx", ";", "auto", "*", "PgVTy", "=", "cast", "<", "ScalableVectorType", ">", "(", "Pg", "->", "getType", "(", ")", ")", ";", "if", "(", "Idx", ">=", "PgVTy", "->", "getMinNumElements", "(", ")", ")", "return", "None", ";", "auto", "*", "IdxTy", "=", "Type", "::", "getInt64Ty", "(", "II", ".", "getContext", "(", ")", ")", ";", "auto", "*", "Extract", "=", "ExtractElementInst", "::", "Create", "(", "Vec", ",", "ConstantInt", "::", "get", "(", "IdxTy", ",", "Idx", ")", ")", ";", "Extract", "->", "insertBefore", "(", "&", "II", ")", ";"], "ground_truth": ["Extract", "->", "takeName", "(", "&", "II", ")", ";"], "File": "AArch64TargetTransformInfo27", "Func": "instCombineSVELast", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16967, "Length": 247, "Cover_Rate": 0.6083743842364532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "Expression", ")", ";", "Op", "->", "Expr", ".", "Val", "=", "Val", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "PPCAsmParser1", "Func": "CreateExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16968, "Length": 24, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Tmp", ".", "first", ",", "Tmp", ".", "second", "}", ",", "dl", ")", ";", "return", "Tmp", ".", "first", ";", "}", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "ValueToStore", "=", "Src", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";", "}", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MPI", ",", "SlotAlign", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", "}", ";", "SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "MPI", ",", "SlotAlign", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "Chain", "=", "Fild", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "SignSet", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "OpNo", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "APInt", "FF", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "FudgePtr", "=", "DAG", ".", "getConstantPool", "(", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FF", ")", ",", "PtrVT", ")", ";", "Align", "CPAlignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "FudgePtr", ")", "->", "getAlign", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getSelect", "(", "dl", ",", "Zero", ".", "getValueType", "(", ")", ",", "SignSet", ",", "Four", ",", "Zero", ")", ";", "FudgePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "FudgePtr", ",", "Offset", ")", ";", "SDValue", "Fudge", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "FudgePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<STR_LIT>", ",", "CPAlignment", ")", ";"], "ground_truth": ["Chain", "=", "Fudge", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16969, "Length": 351, "Cover_Rate": 0.3220183486238532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "Entry", ".", "isSRet", "=", "true", ";", "Entry", ".", "isReturned", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "RetTyABI", "=", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "}", "assert", "(", "Op", "->", "getNumOperands", "(", ")", ">=", "numArgs", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "numArgs", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "Op", ".", "getOperand", "(", "i", ")", ",", "SDLoc", "(", "Op", ")", ",", "DAG", ")", ";", "}", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "SDLoc", "(", "Op", ")", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "RetTyABI", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "if", "(", "RetTyABI", "==", "RetTy", ")", "return", "CallInfo", ".", "first", ";", "assert", "(", "RetTy", "->", "isFP128Ty", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "CallInfo", ".", "second", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Chain", ",", "RetPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering95", "Func": "LowerF128Op", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16970, "Length": 216, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPhysRegClass", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "}", ";", "for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{", "if", "(", "BaseClass", "->", "contains", "(", "Reg", ")", ")", "{", "return", "BaseClass", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo110", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16971, "Length": 110, "Cover_Rate": 0.738255033557047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NeedsWinCFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", "->", "usesWindowsCFI", "(", ")", "&&", "MF", ".", "getFunction", "(", ")", ".", "needsUnwindTableEntry", "(", ")", ";", "DebugLoc", "DL", ";", "SmallVector", "<", "RegPairInfo", ",", "<NUM_LIT>", ">", "RegPairs", ";", "bool", "NeedShadowCallStackProlog", "=", "false", ";", "computeCalleeSaveRegisterPairs", "(", "MF", ",", "CSI", ",", "TRI", ",", "RegPairs", ",", "NeedShadowCallStackProlog", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "NeedShadowCallStackProlog", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "auto", "RPII", "=", "RegPairs", ".", "rbegin", "(", ")", ",", "RPIE", "=", "RegPairs", ".", "rend", "(", ")", ";", "RPII", "!=", "RPIE", ";", "++", "RPII", ")", "{", "RegPairInfo", "RPI", "=", "*", "RPII", ";", "unsigned", "Reg1", "=", "RPI", ".", "Reg1", ";", "unsigned", "Reg2", "=", "RPI", ".", "Reg2", ";", "unsigned", "StrOpc", ";", "unsigned", "Size", ",", "Align", ";", "switch", "(", "RPI", ".", "Type", ")", "{", "case", "RegPairInfo", "::", "GPR", ":", "StrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "RegPairInfo", "::", "FPR64", ":", "StrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "case", "RegPairInfo", "::", "FPR128", ":", "StrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "Align", "=", "<NUM_LIT>", ";", "break", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg1", ",", "TRI", ")", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg2", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RPI", ".", "FrameIdx", ";", "if", "(", "RPI", ".", "isPaired", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RPI", ".", "FrameIdx", "+", "<NUM_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "NeedsWinCFI", "||", "!", "(", "Reg1", "==", "<STR_LIT>", "&&", "Reg2", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "FrameIdxReg1", "=", "RPI", ".", "FrameIdx", ";", "unsigned", "FrameIdxReg2", "=", "RPI", ".", "FrameIdx", "+", "<NUM_LIT>", ";", "if", "(", "NeedsWinCFI", "&&", "RPI", ".", "isPaired", "(", ")", ")", "{"], "ground_truth": ["std", "::", "swap", "(", "Reg1", ",", "Reg2", ")", ";"], "File": "AArch64FrameLowering97", "Func": "spillCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16972, "Length": 428, "Cover_Rate": 0.6028169014084507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";"], "ground_truth": ["return", "VT", ".", "isSimple", "(", ")", "?", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ":", "<STR_LIT>", ";"], "File": "WebAssemblyFastISel (2)2", "Func": "getSimpleType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16973, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "ValueRotInfo", "&", "VRI", ":", "ValueRotsVec", ")", "{", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "!", "Bits", "[", "i", "]", ".", "hasValue", "(", ")", "||", "Bits", "[", "i", "]", ".", "getValue", "(", ")", "!=", "VRI", ".", "V", ")", "continue", ";", "if", "(", "RLAmt", "[", "i", "]", "!=", "VRI", ".", "RLAmt", ")", "continue", ";", "Mask", "|=", "(", "<NUM_LIT>", "<<", "i", ")", ";", "}", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "Mask", ">>", "<NUM_LIT>", ";", "assert", "(", "(", "ANDIMask", "!=", "<NUM_LIT>", "||", "ANDISMask", "!=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "NeedsRotate", "=", "VRI", ".", "RLAmt", "!=", "<NUM_LIT>", ";", "unsigned", "NumAndInsts", "=", "(", "unsigned", ")", "NeedsRotate", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "bool", ")", "Res", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VRI", ".", "V", ".", "getNode", "(", ")", "<<", "<STR_LIT>", "<<", "VRI", ".", "RLAmt", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "NumAndInsts", "<<", "<STR_LIT>", "<<", "VRI", ".", "NumGroups", "<<", "<STR_LIT>", ")", ";", "if", "(", "NumAndInsts", ">=", "VRI", ".", "NumGroups", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "NumAndInsts", ";", "SDValue", "VRot", ";", "if", "(", "VRI", ".", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "VRI", ".", "V", ",", "getI32Imm", "(", "VRI", ".", "RLAmt", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "<NUM_LIT>", ")", "}", ";", "VRot", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "VRot", "=", "VRI", ".", "V", ";", "}"], "ground_truth": ["SDValue", "ANDIVal", ",", "ANDISVal", ";"], "File": "PPCISelDAGToDAG32", "Func": "SelectAndParts32", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16974, "Length": 306, "Cover_Rate": 0.5656192236598891, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Offset", "->", "isDivergent", "(", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Rsrc", ",", "Offset", ",", "CachePolicy", "}", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "EVT", "WidenedVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "<NUM_LIT>", ")", ";", "auto", "WidenedOp", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "WidenedVT", ")", ",", "Ops", ",", "WidenedVT", ",", "MF", ".", "getMachineMemOperand", "(", "MMO", ",", "<NUM_LIT>", ",", "WidenedVT", ".", "getStoreSize", "(", ")", ")", ")", ";", "auto", "Subvector", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "WidenedOp", ",", "DAG", ".", "getVectorIdxConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "Subvector", ";", "}", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Loads", ";", "unsigned", "NumLoads", "=", "<NUM_LIT>", ";", "MVT", "LoadVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "unsigned", "NumElts", "=", "LoadVT", ".", "isVector", "(", ")", "?", "LoadVT", ".", "getVectorNumElements", "(", ")", ":", "<NUM_LIT>", ";", "assert", "(", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "||", "LoadVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["NumLoads", "=", "NumElts", "/", "<NUM_LIT>", ";"], "File": "SIISelLowering10", "Func": "lowerSBuffer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16975, "Length": 231, "Cover_Rate": 0.40669014084507044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ",", "bool", "Is64Bit", ")", ":", "MCELFObjectTargetWriter", "(", "Is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_LOONGARCH", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "LoongArchELFObjectWriter", "Func": "LoongArchELFObjectWriter", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16976, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GenInsert", "::", "buildOrderingBT", "(", "RegisterOrdering", "&", "RB", ",", "RegisterOrdering", "&", "RO", ")", "const", "{", "BitValueOrdering", "BVO", "(", "RB", ")", ";", "RegisterCellLexCompare", "LexCmp", "(", "BVO", ",", "*", "CMS", ")", ";", "using", "SortableVectorType", "=", "std", "::", "vector", "<", "unsigned", ">", ";", "SortableVectorType", "VRs", ";", "for", "(", "auto", "&", "I", ":", "RB", ")", "VRs", ".", "push_back", "(", "I", ".", "first", ")", ";"], "ground_truth": ["llvm", "::", "sort", "(", "VRs", ",", "LexCmp", ")", ";"], "File": "HexagonGenInsert15", "Func": "buildOrderingBT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16977, "Length": 69, "Cover_Rate": 0.6330275229357798, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMemSrcValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "const", "MCOperand", "&", "RegOp", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["Bits", "|=", "(", "getMachineOpValue", "(", "MI", ",", "RegOp", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ")", ";"], "File": "CJGMCCodeEmitter", "Func": "getMemSrcValue", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16978, "Length": 75, "Cover_Rate": 0.8152173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "RHS", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineInstr", "*", "LHSDef", "=", "MRI", "->", "getVRegDef", "(", "LHS", ".", "getReg", "(", ")", ")", ";", "const", "MachineInstr", "*", "RHSDef", "=", "MRI", "->", "getVRegDef", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", ")", "{", "int64_t", "PossibleOffset", "=", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "<ISA_LIT>InstrInfo", "::", "isLegalMUBUFImmOffset", "(", "PossibleOffset", ")", "&&", "(", "!", "STI", ".", "privateMemoryResourceIsRangeChecked", "(", ")", "||", "KnownBits", "->", "signBitIsZero", "(", "LHS", ".", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "LHSDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "FI", "=", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "else", "VAddr", "=", "LHS", ".", "getReg", "(", ")", ";", "Offset", "=", "PossibleOffset", ";", "}", "}", "}", "else", "if", "(", "RootDef", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FI", "=", "RootDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "}", "}", "Register", "SOffset", "=", "FI", ".", "hasValue", "(", ")", "?", "Info", "->", "getStackPtrOffsetReg", "(", ")", ":", "Info", "->", "getScratchWaveOffsetReg", "(", ")", ";"], "ground_truth": ["return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{"], "File": "AMDGPUInstructionSelector25", "Func": "selectMUBUFScratchOffen", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16979, "Length": 198, "Cover_Rate": 0.32405891980360063, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "<STR_LIT>", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "<NUM_LIT>", ":", "RegState", "::", "Undef", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "<NUM_LIT>", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "<NUM_LIT>", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "<NUM_LIT>", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "<NUM_LIT>", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "<NUM_LIT>", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo5", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16980, "Length": 394, "Cover_Rate": 0.5880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "NeedWait", ")", "return", "false", ";", "if", "(", "Counts", ".", "Named", ".", "EXP", "==", "<NUM_LIT>", ")", "ExpInstrTypesSeen", "=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WAITCNT", ")", ")", ".", "addImm", "(", "(", "Counts", ".", "Named", ".", "VM", "&", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "EXP", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Counts", ".", "Named", ".", "LGKM", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ")", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SIInsertWaits34", "Func": "insertWait", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16981, "Length": 95, "Cover_Rate": 0.3242320819112628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "HexagonDisassembler13", "Func": "s4_2ImmDecoder", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16982, "Length": 17, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "return", "false", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFISelDAGToDAG", "Func": "SelectFIAddr", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16983, "Length": 59, "Cover_Rate": 0.43703703703703706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "S", ";"], "File": "TL45AsmParser", "Func": "CreateToken", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16984, "Length": 49, "Cover_Rate": 0.7101449275362319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_gf2p8mul_epi8", "(", "__mmask32", "__A", ",", "__m256i", "__B", ",", "__m256i", "__C", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_vgf2p8mulb_v32qi_mask", "(", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "__C", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "__A", ")", ";"], "File": "gfniintrin", "Func": "_mm256_maskz_gf2p8mul_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16985, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LI", ".", "getAlign", "(", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "canWidenScalarExtLoad", "(", "LI", ")", ")", "return", "false", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "auto", "*", "Base", "=", "GetPointerBaseWithConstantOffset", "(", "LI", ".", "getPointerOperand", "(", ")", ",", "Offset", ",", "*", "DL", ")", ";", "if", "(", "!", "isDWORDAligned", "(", "Base", ")", ")", "return", "false", ";", "int64_t", "Adjust", "=", "Offset", "&", "<NUM_LIT>", ";", "if", "(", "Adjust", "==", "<NUM_LIT>", ")", "{", "LI", ".", "setAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "IRBuilder", "<", ">", "IRB", "(", "&", "LI", ")", ";", "IRB", ".", "SetCurrentDebugLocation", "(", "LI", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["unsigned", "AS", "=", "LI", ".", "getPointerAddressSpace", "(", ")", ";"], "File": "AMDGPULateCodeGenPrepare4", "Func": "visitLoadInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16986, "Length": 115, "Cover_Rate": 0.3627760252365931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmulls_laneq_s32", "(", "int32_t", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_sqdmull_laneqsi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon2_vqdmulls_laneq_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16987, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LinearizedRegion", "::", "storeMBBLiveOuts", "(", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "PHILinearize", "&", "PHIInfo", ",", "RegionMRT", "*", "TopRegion", ")", "{", "for", "(", "auto", "&", "II", ":", "*", "MBB", ")", "{", "for", "(", "auto", "&", "RI", ":", "II", ".", "defs", "(", ")", ")", "{", "storeLiveOutRegRegion", "(", "TopRegion", ",", "RI", ".", "getReg", "(", ")", ",", "RI", ".", "getParent", "(", ")", ",", "MRI", ",", "TRI", ",", "PHIInfo", ")", ";", "}", "for", "(", "auto", "&", "IRI", ":", "II", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "IRI", ".", "isDef", "(", ")", ")", "{"], "ground_truth": ["storeLiveOutRegRegion", "(", "TopRegion", ",", "IRI", ".", "getReg", "(", ")", ",", "IRI", ".", "getParent", "(", ")", ",", "MRI", ",", "TRI", ",", "PHIInfo", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "storeMBBLiveOuts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16988, "Length": 120, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDFMT", "(", ")", "const", "{", "return", "isImmTy", "(", "ImmTyDFMT", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser16", "Func": "isDFMT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16989, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isMesaKernel", "(", "F", ")", ")", "return", "<NUM_LIT>", ";", "return", "<STR_LIT>", "(", "F", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "getImplicitArgNumBytes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16990, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "location", "=", "d", "->", "perm", ".", "length", "(", ")", ".", "to_constant", "(", ")", "-", "location", ";", "}", "offset", "=", "GEN_INT", "(", "location", ")", ";"], "ground_truth": ["emit_set_insn", "(", "d", "->", "target", ",", "gen_rtx_UNSPEC", "(", "d", "->", "vmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "d", "->", "op0", ",", "d", "->", "op1", ",", "offset", ")", ",", "UNSPEC_EXT", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_evpc_ext", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16991, "Length": 68, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "exist", "(", "R", "&&", "Range", ",", "const", "T", "&", "Val", ")", "{", "auto", "It", "=", "llvm", "::", "find", "(", "Range", ",", "Val", ")", ";", "return", "It", "!=", "std", "::", "end", "(", "Range", ")", ";"], "ground_truth": ["}"], "File": "TVMExtras", "Func": "exist", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 16992, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "const", "O", "=", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";", "MCOperand", "const", "&", "MCO", "=", "MCI", ".", "getOperand", "(", "O", ")", ";", "assert", "(", "(", "<ISA_LIT>MCInstrInfo", "::", "isNewValue", "(", "MCII", ",", "MCI", ")", "||", "<ISA_LIT>MCInstrInfo", "::", "hasNewValue", "(", "MCII", ",", "MCI", ")", ")", "&&", "MCO", ".", "isReg", "(", ")", ")", ";"], "ground_truth": ["return", "(", "MCO", ")", ";"], "File": "HexagonMCInstrInfo", "Func": "getNewValueOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 16993, "Length": 58, "Cover_Rate": 0.6041666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFISaveRegPX", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "EmitARM64WinCFISaveRegPX", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16994, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_expanddf128_maskz", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_expand_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 16995, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "STI", ".", "hasVSX", "(", ")", ")", "return", "false", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "DisableVSXFMAMutate", ")", "return", "Changed", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "end", "(", ")", ";", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "I", "++", ";"], "ground_truth": ["if", "(", "processBlock", "(", "B", ")", ")", "Changed", "=", "true", ";"], "File": "PPCVSXFMAMutate (2)2", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16996, "Length": 121, "Cover_Rate": 0.9603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ".", "contains", "(", "BasePtr", ")", ")", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "BasePtr", ",", "<STR_LIT>", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "int", "FIOffset", ";", "if", "(", "AfterFPPop", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FIOffset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "TFI", "->", "getOffsetOfLocalArea", "(", ")", ";", "}", "else", "FIOffset", "=", "TFI", "->", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "STACKMAP", "||", "Opc", "==", "TargetOpcode", "::", "PATCHPOINT", ")", "{", "assert", "(", "BasePtr", "==", "FramePtr", "&&", "<STR_LIT>", ")", ";", "int64_t", "Offset", "=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "FIOffset", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Imm", "=", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "int", "Offset", "=", "FIOffset", "+", "Imm", ";", "assert", "(", "(", "!", "Is64Bit", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "(", "long", "long", ")", "FIOffset", "+", "Imm", ")", ")", "&&", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "FIOffset", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "setOffset", "(", "Offset", ")", ";", "}"], "ground_truth": ["}"], "File": "X86RegisterInfo90", "Func": "eliminateFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 16997, "Length": 282, "Cover_Rate": 0.6308724832214765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "addZeroImm", ",", "addZeroImm", ",", "addZeroImm", ",", "}", "}", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 16998, "Length": 38, "Cover_Rate": 0.3140495867768595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Reg", ";", "if", "(", "VT", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AVRISelLowering11", "Func": "getRegisterByName", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 16999, "Length": 47, "Cover_Rate": 0.3671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "dg", ")", ",", "<STR_LIT>", "(", "dh", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_FCMPUN_D", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17000, "Length": 27, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op", ")", ";"], "File": "X86ISelLowering144", "Func": "PerformVZEXT_MOVLCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17001, "Length": 96, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp", "=", "gen_reg_rtx", "(", "pred_mode", ")", ";", "aarch64_emit_unspec_cond", "(", "tmp", ",", "code", ",", "pred_mode", ",", "pred", ",", "op0", ",", "op1", ")", ";"], "ground_truth": ["emit_set_insn", "(", "target", ",", "gen_rtx_AND", "(", "pred_mode", ",", "gen_rtx_NOT", "(", "pred_mode", ",", "tmp", ")", ",", "ptrue", ")", ")", ";"], "File": "aarch645", "Func": "aarch64_emit_inverted_unspec_cond", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17002, "Length": 42, "Cover_Rate": 0.44680851063829785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fpclass_sd_mask", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_fpclasssd_mask", "(", "(", "__v2df", ")", "__A", ",", "__imm", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm_mask_fpclass_sd_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17003, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCTargetDesc26", "Func": "LLVMInitializeSystemZTargetMC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17004, "Length": 28, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "BrOffset", ">=", "-", "<NUM_LIT>", "&&", "BrOffset", "<=", "<NUM_LIT>", ";"], "File": "GBZ80InstrInfo", "Func": "isBranchOffsetInRange", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17005, "Length": 36, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "VLD", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "VLD", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "NumVecs", "=", "<NUM_LIT>", ";", "unsigned", "NewOpc", "=", "<NUM_LIT>", ";", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "VLD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntNo", "==", "<STR_LIT>", ")", "{", "NumVecs", "=", "<NUM_LIT>", ";", "NewOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "IntNo", "==", "<STR_LIT>", ")", "{", "NumVecs", "=", "<NUM_LIT>", ";", "NewOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "IntNo", "==", "<STR_LIT>", ")", "{", "NumVecs", "=", "<NUM_LIT>", ";", "NewOpc", "=", "<STR_LIT>", ";", "}", "else", "{", "return", "false", ";", "}", "unsigned", "VLDLaneNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "VLD", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "VLDLaneNo", "!=", "cast", "<", "ConstantSDNode", ">", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "return", "false", ";", "}", "EVT", "Tys", "[", "<NUM_LIT>", "]", ";", "unsigned", "n", ";", "for", "(", "n", "=", "<NUM_LIT>", ";", "n", "<", "NumVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "VT", ";", "Tys", "[", "n", "]", "=", "<STR_LIT>", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumVecs", "+", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "VLD", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VLD", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MemIntrinsicSDNode", "*", "VLDMemInt", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "VLD", ")", ";", "SDValue", "VLDDup", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "VLD", ")", ",", "SDTys", ",", "Ops", ",", "VLDMemInt", "->", "getMemoryVT", "(", ")", ",", "VLDMemInt", "->", "getMemOperand", "(", ")", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "VLD", "->", "use_begin", "(", ")", ",", "UE", "=", "VLD", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "unsigned", "ResNo", "=", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", ";", "if", "(", "ResNo", "==", "NumVecs", ")", "continue", ";", "SDNode", "*", "User", "=", "*", "UI", ";"], "ground_truth": ["DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "VLDDup", ".", "getNode", "(", ")", ",", "ResNo", ")", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "CombineVLDDUP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17006, "Length": 413, "Cover_Rate": 0.7591911764705882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>CommonSubtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "<ISA_LIT>ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "Gen", "(", "<ISA_LIT>", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "AS", "(", "<STR_LIT>", "(", "TT", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget76", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17007, "Length": 113, "Cover_Rate": 0.8308823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitVPERM2X128", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17008, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "::", "<ISA_LIT>MachineFunctionInfo", "(", "const", "MachineFunction", "&", "MF", ")", ":", "<ISA_LIT>MachineFunction", "(", "MF", ")", ",", "TIDReg", "(", "<STR_LIT>", ")", ",", "HasSpilledVGPRs", "(", "false", ")", ",", "P<ISA_LIT>nputAddr", "(", "<NUM_LIT>", ")", ",", "NumUserSGPRs", "(", "<NUM_LIT>", ")", ",", "LDSWaveSpillSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo55", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17009, "Length": 41, "Cover_Rate": 0.9534883720930233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "checkForImmediate", "(", "S1", ",", "V1", ")", "||", "!", "checkForImmediate", "(", "S3", ",", "V3", ")", ")", "return", "false", ";", "unsigned", "Sub2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Sub4", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V1", "|", "(", "V3", "<<", "<NUM_LIT>", ")", ";", "else", "if", "(", "Sub2", "==", "<STR_LIT>", "&&", "Sub4", "==", "<STR_LIT>", ")", "TV", "=", "V3", "|", "(", "V1", "<<", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "switch", "(", "MO", ".", "getSubReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Val", "=", "TV", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Val", "=", "(", "TV", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "default", ":", "Val", "=", "TV", ";", "break", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonHardwareLoops26", "Func": "checkForImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17010, "Length": 152, "Cover_Rate": 0.34942528735632183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "copySTI", "(", ")", ".", "setFeatureBits", "(", "FeatureBits", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "FeatureBits", ")", ")", ";", "ParserOptions", "=", "ParserOptionsStack", ".", "pop_back_val", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "RISCVAsmParser (2)", "Func": "popFeatureBits", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17011, "Length": 28, "Cover_Rate": 0.39436619718309857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "LanaiTargetMachine", "Func": "isMachineVerifierClean", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17012, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_insert_epi16", "(", "__m128i", "const", "__A", ",", "int", "const", "__D", ",", "int", "const", "__N", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vec_set_v8hi", "(", "(", "__v8hi", ")", "__A", ",", "__D", ",", "__N", ")", ";"], "File": "emmintrin", "Func": "_mm_insert_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17013, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DelaySlotFiller", "::", "insertNOPAfter", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "MachineBasicBlock", "::", "iterator", "NI", "=", "std", "::", "next", "(", "I", ")", ";", "TII", "->", "insertNoop", "(", "MBB", ",", "NI", ")", ";"], "ground_truth": ["}"], "File": "PatmosDelaySlotFiller1", "Func": "insertNOPAfter", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17014, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "IndexVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "OrigVT", "=", "VT", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarget", ".", "hasVLX", "(", ")", "&&", "!", "VT", ".", "is512BitVector", "(", ")", "&&", "!", "IndexVT", ".", "is512BitVector", "(", ")", ")", "{", "unsigned", "Factor", "=", "std", "::", "min", "(", "<NUM_LIT>", "/", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", "/", "IndexVT", ".", "getSizeInBits", "(", ")", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "*", "Factor", ";", "VT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "IndexVT", "=", "<STR_LIT>", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ";", "PassThru", "=", "ExtendToType", "(", "PassThru", ",", "VT", ",", "DAG", ")", ";", "Index", "=", "ExtendToType", "(", "Index", ",", "IndexVT", ",", "DAG", ")", ";", "Mask", "=", "ExtendToType", "(", "Mask", ",", "MaskVT", ",", "DAG", ",", "true", ")", ";", "}"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getChain", "(", ")", ",", "PassThru", ",", "Mask", ",", "N", "->", "getBasePtr", "(", ")", ",", "Index", ",", "N", "->", "getScale", "(", ")", "}", ";"], "File": "X86ISelLowering131", "Func": "LowerMGATHER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17015, "Length": 196, "Cover_Rate": 0.494949494949495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ArgumentStackSize", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo (2)", "Func": "getArgumentStackSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17016, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isForcedVOP3", "(", ")", "const", "{", "return", "ForcedEncodingSize", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser (2)", "Func": "isForcedVOP3", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17017, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmladavaq_p_uv8hi", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmladavaq_p_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17018, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)", "Func": "isImm0_63", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17019, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "CCmode", ":", "return", "CC_FLAG_Z", "|", "CC_FLAG_N", "|", "CC_FLAG_C", "|", "CC_FLAG_V", ";", "case", "CCZNCmode", ":"], "ground_truth": ["return", "CC_FLAG_Z", "|", "CC_FLAG_N", "|", "CC_FLAG_C", ";"], "File": "mn103004", "Func": "cc_flags_for_mode", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17020, "Length": 27, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "scaleShuffleElements", "(", "SVN0", "->", "getMask", "(", ")", ",", "<NUM_LIT>", ",", "ShuffleMask0", ")", "&&", "scaleShuffleElements", "(", "SVN1", "->", "getMask", "(", ")", ",", "<NUM_LIT>", ",", "ShuffleMask1", ")", ")", "{", "SDValue", "Op00", "=", "SVN0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op01", "=", "SVN0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op10", "=", "SVN1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op11", "=", "SVN1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Op00", "==", "Op11", ")", "&&", "(", "Op01", "==", "Op10", ")", ")", "{", "std", "::", "swap", "(", "Op10", ",", "Op11", ")", ";", "ShuffleVectorSDNode", "::", "commuteMask", "(", "ShuffleMask1", ")", ";", "}", "if", "(", "(", "Op00", "==", "Op10", ")", "&&", "(", "Op01", "==", "Op11", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "ShuffleMask", ".", "append", "(", "ShuffleMask0", ".", "begin", "(", ")", ",", "ShuffleMask0", ".", "end", "(", ")", ")", ";", "ShuffleMask", ".", "append", "(", "ShuffleMask1", ".", "begin", "(", ")", ",", "ShuffleMask1", ".", "end", "(", ")", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Op00", ",", "Op01", ")", ";"], "ground_truth": ["Res", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Res", ")", ";"], "File": "X86ISelLowering126", "Func": "combineVectorPackWithShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17021, "Length": 193, "Cover_Rate": 0.30441640378548895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>GenericMCSymbolRefExpr", "(", "const", "MCSymbolRefExpr", "*", "_SymExpr", ")", ":", "SymExpr", "(", "_SymExpr", ")", "{"], "ground_truth": ["}"], "File": "NVPTXMCExpr (2)", "Func": "NVPTXGenericMCSymbolRefExpr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17022, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "shouldMaximizeVectorBandwidth", "(", "bool", "OptSize", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "NyuziTargetTransformInfo", "Func": "shouldMaximizeVectorBandwidth", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17023, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "frame_total_constant_size", "=", "frame", "->", "total_size", ".", "to_constant", "(", ")", ";", "if", "(", "SMALL_OPERAND", "(", "frame_total_constant_size", ")", ")", "return", "frame_total_constant_size", ";", "HOST_WIDE_INT", "min_first_step", "=", "RISCV_STACK_ALIGN", "(", "(", "frame", "->", "total_size", "-", "frame", "->", "frame_pointer_offset", ")", ".", "to_constant", "(", ")", ")", ";", "HOST_WIDE_INT", "max_first_step", "=", "IMM_REACH", "/", "<NUM_LIT>", "-", "PREFERRED_STACK_BOUNDARY", "/", "<NUM_LIT>", ";", "HOST_WIDE_INT", "min_second_step", "=", "frame_total_constant_size", "-", "max_first_step", ";", "gcc_assert", "(", "min_first_step", "<=", "max_first_step", ")", ";", "if", "(", "!", "SMALL_OPERAND", "(", "min_second_step", ")", "&&", "frame_total_constant_size", "%", "IMM_REACH", "<", "IMM_REACH", "/", "<NUM_LIT>", "&&", "frame_total_constant_size", "%", "IMM_REACH", ">=", "min_first_step", ")", "return", "frame_total_constant_size", "%", "IMM_REACH", ";", "if", "(", "TARGET_RVC", ")", "{", "if", "(", "IN_RANGE", "(", "min_second_step", ",", "<NUM_LIT>", ",", "(", "TARGET_64BIT", "?", "SDSP_REACH", ":", "SWSP_REACH", ")", ")", ")", "return", "MAX", "(", "min_second_step", ",", "min_first_step", ")", ";", "else", "if", "(", "!", "SMALL_OPERAND", "(", "min_second_step", ")", ")", "return", "min_first_step", ";", "}"], "ground_truth": ["return", "max_first_step", ";"], "File": "riscv1", "Func": "riscv_first_stack_step", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17024, "Length": 139, "Cover_Rate": 0.7315789473684211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "MetadataStreamerV3", "::", "emitTo", "(", "<ISA_LIT>TargetStreamer", "&", "TargetStreamer", ")", "{", "return", "TargetStreamer", ".", "EmitHSAMetadata", "(", "*", "HSAMetadataDoc", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer", "Func": "emitTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17025, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_rlqw", "(", "vec_double2", "a", ",", "int", "count", ")", "{"], "ground_truth": ["return", "(", "(", "vec_double2", ")", "(", "si_rotqbi", "(", "(", "qword", ")", "(", "a", ")", ",", "si_from_int", "(", "count", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_rlqw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17026, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "return", "false", ";", "if", "(", "offset", "==", "const0_rtx", ")", "return", "true", ";", "switch", "(", "*", "symbol_type", ")", "{", "case", "SYMBOL_ABSOLUTE", ":", "case", "SYMBOL_PCREL", ":", "case", "SYMBOL_TLS_LE", ":", "return", "sext_hwi", "(", "INTVAL", "(", "offset", ")", ",", "<NUM_LIT>", ")", "==", "INTVAL", "(", "offset", ")", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_symbolic_constant_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17027, "Length": 50, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "TARGET_V9", "&&", "TARGET_ARCH64", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "!", "(", "TARGET_VIS3", "&&", "(", "code", "==", "GTU", "||", "code", "==", "LTU", ")", ")", "&&", "gen_v9_scc", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "x", ",", "y", ")", ")", "return", "true", ";", "if", "(", "code", "==", "GTU", "||", "code", "==", "LEU", ")", "{", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "REG", "||", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "&&", "(", "GET_CODE", "(", "y", ")", "==", "REG", "||", "GET_CODE", "(", "y", ")", "==", "SUBREG", ")", ")", "{", "tem", "=", "x", ";", "x", "=", "y", ";", "y", "=", "tem", ";", "code", "=", "swap_condition", "(", "code", ")", ";", "}", "}", "if", "(", "code", "==", "LTU", "||", "(", "!", "TARGET_VIS3", "&&", "code", "==", "GEU", ")", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "gen_compare_reg_1", "(", "code", ",", "x", ",", "y", ")", ",", "const0_rtx", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "sparc5", "Func": "emit_scc_insn", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17028, "Length": 168, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setArgRegsSaveSize", "(", "unsigned", "s", ")", "{"], "ground_truth": ["ArgRegsSaveSize", "=", "s", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setArgRegsSaveSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17029, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "FrameReg", ",", "PtrVT", ")", ";"], "ground_truth": ["while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "VEISelLowering18", "Func": "lowerFRAMEADDR", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17030, "Length": 52, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGP64", "(", ")", "const", "{"], "ground_truth": ["return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "File": "MipsDisassembler", "Func": "isGP64", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17031, "Length": 16, "Cover_Rate": 0.8421052631578947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "EvaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ")", "const", "{", "return", "getSubExpr", "(", ")", "->", "EvaluateAsRelocatable", "(", "Res", ",", "Layout", ")", ";"], "ground_truth": ["}"], "File": "SparcMCExpr12", "Func": "EvaluateAsRelocatableImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17032, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "LoadSDNode", "*", "LD", ":", "LoadsToReplace", ")", "{", "SDLoc", "SL", "(", "LD", ")", ";", "SDValue", "NewLoad", "=", "CurDAG", "->", "getLoad", "(", "<STR_LIT>", ",", "SL", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BitCast", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NewLoad", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "BitCast", ")", ";", "Modified", "=", "true", ";", "}", "for", "(", "StoreSDNode", "*", "ST", ":", "StoresToReplace", ")", "{", "SDValue", "NewValue", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "ST", ")", ",", "<STR_LIT>", ",", "ST", "->", "getValue", "(", ")", ")", ";", "const", "SDValue", "StoreOps", "[", "]", "=", "{", "ST", "->", "getChain", "(", ")", ",", "NewValue", ",", "ST", "->", "getBasePtr", "(", ")", ",", "ST", "->", "getOffset", "(", ")", "}", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "ST", ",", "StoreOps", ")", ";", "Modified", "=", "true", ";", "}", "if", "(", "Modified", ")", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "PreprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17033, "Length": 184, "Cover_Rate": 0.5317919075144508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitFunctionEntryLabel", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "JVMAsmPrinter", "Func": "EmitFunctionEntryLabel", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17034, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Extract", "=", "*", "UI", ";", "if", "(", "Extract", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Extract", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Extract", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "ExtractedElements", "|=", "<NUM_LIT>", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "Uses", ".", "push_back", "(", "Extract", ")", ";", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "InputVector", ".", "getDebugLoc", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "InputVector", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "InputVector", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "PerformEXTRACT_VECTOR_ELTCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17035, "Length": 197, "Cover_Rate": 0.3654916512059369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "searchRange", "(", "MBB", ",", "ReverseIter", "(", "Slot", ")", ",", "MBB", ".", "rend", "(", ")", ",", "RegDU", ",", "MemDU", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "Slot", ")", ",", "&", "MBB", ",", "std", "::", "next", "(", "Filler", ")", ".", "base", "(", ")", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "Slot", ",", "std", "::", "next", "(", "Slot", ",", "<NUM_LIT>", ")", ")", ";", "++", "UsefulSlots", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller2", "Func": "searchBackward", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17036, "Length": 79, "Cover_Rate": 0.5163398692810458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "C", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "<NUM_LIT>", ";", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "i", ";", "j", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", "==", "NewBldVec", "[", "j", "]", ")", "{", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "NewBldVec", "[", "i", "]", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["RemapSwizzle", "[", "i", "]", "=", "j", ";"], "File": "R600ISelLowering1", "Func": "CompactSwizzlableVector", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17037, "Length": 114, "Cover_Rate": 0.40860215053763443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IndexIs256", "=", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ";", "if", "(", "IndexIs128", "||", "IndexIs256", ")", "{", "unsigned", "IndexOffset", "=", "insn", ".", "sibIndex", "-", "(", "insn", ".", "addressSize", "==", "<NUM_LIT>", "?", "SIB_INDEX_RAX", ":", "SIB_INDEX_EAX", ")", ";", "SIBIndex", "IndexBase", "=", "IndexIs256", "?", "SIB_INDEX_YMM0", ":", "SIB_INDEX_XMM0", ";", "insn", ".", "sibIndex", "=", "(", "SIBIndex", ")", "(", "IndexBase", "+", "(", "insn", ".", "sibIndex", "==", "SIB_INDEX_NONE", "?", "<NUM_LIT>", ":", "IndexOffset", ")", ")", ";", "}", "if", "(", "insn", ".", "sibIndex", "!=", "SIB_INDEX_NONE", ")", "{", "switch", "(", "insn", ".", "sibIndex", ")", "{", "default", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "SIB_INDEX_", "##", "x", ":", "\\", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "break", ";", "EA_BASES_32BIT", "EA_BASES_64BIT", "REGS_XMM", "REGS_YMM", "}", "}", "else", "{", "indexReg", "=", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ";", "}", "scaleAmount", "=", "MCOperand", "::", "CreateImm", "(", "insn", ".", "sibScale", ")", ";", "}", "else", "{", "switch", "(", "insn", ".", "eaBase", ")", "{", "case", "EA_BASE_NONE", ":", "if", "(", "insn", ".", "eaDisplacement", "==", "EA_DISP_NONE", ")", "{", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "insn", ".", "mode", "==", "MODE_64BIT", ")", "{", "pcrel", "=", "insn", ".", "startLocation", "+", "insn", ".", "displacementOffset", "+", "insn", ".", "displacementSize", ";", "tryAddingPcLoadReferenceComment", "(", "insn", ".", "startLocation", "+", "insn", ".", "displacementOffset", ",", "insn", ".", "displacement", "+", "pcrel", ",", "Dis", ")", ";", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["else", "baseReg", "=", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ";"], "File": "X86Disassembler1", "Func": "translateRMMemory", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17038, "Length": 253, "Cover_Rate": 0.32645161290322583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_srlv_epi16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_psrlv32hi_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_srlv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17039, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vspltw", "(", "(", "vector", "signed", "int", ")", "a1", ",", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vspltw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17040, "Length": 19, "Cover_Rate": 0.5428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "MemAccessTy", "=", "(", "isa", "<", "LoadInst", ">", "(", "I", ")", "?", "I", "->", "getType", "(", ")", ":", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "bool", "IsFPAccess", "=", "MemAccessTy", "->", "isFloatingPointTy", "(", ")", ";", "bool", "IsVectorAccess", "=", "MemAccessTy", "->", "isVectorTy", "(", ")", ";", "if", "(", "!", "IsVectorAccess", "&&", "isa", "<", "StoreInst", ">", "(", "I", ")", ")", "{", "Value", "*", "DataOp", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ExtractElementInst", ">", "(", "DataOp", ")", ")", "IsVectorAccess", "=", "true", ";", "}", "if", "(", "!", "IsVectorAccess", "&&", "isa", "<", "LoadInst", ">", "(", "I", ")", "&&", "I", "->", "hasOneUse", "(", ")", ")", "{", "User", "*", "LoadUser", "=", "*", "I", "->", "user_begin", "(", ")", ";", "if", "(", "isa", "<", "InsertElementInst", ">", "(", "LoadUser", ")", ")", "IsVectorAccess", "=", "true", ";", "}", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "IsFPAccess", "||", "IsVectorAccess", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZISelLowering104", "Func": "isFoldableMemAccessOffset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17041, "Length": 158, "Cover_Rate": 0.7745098039215687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectFPTrunc", "(", "const", "Instruction", "*", "I", ")", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "Value", "*", "V", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "(", "I", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "false", ";", "unsigned", "Op", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "Op", ")", ")", ";", "UpdateValueMap", "(", "I", ",", "Result", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)1", "Func": "SelectFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17042, "Length": 129, "Cover_Rate": 0.9626865671641791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "rs6000_darwin64_abi", "&&", "(", "(", "mode", "==", "BLKmode", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ")", "||", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", "==", "<NUM_LIT>", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "rs6000_darwin64_struct_check_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17043, "Length": 48, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "VT", "=", "VA", ".", "getValVT", "(", ")", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "LowerCallResult", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17044, "Length": 100, "Cover_Rate": 0.5376344086021505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{"], "ground_truth": ["return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ",", "IsLittle", ",", "Is64Bit", ")", ";"], "File": "MipsAsmBackend11", "Func": "createObjectWriter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17045, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering", "Func": "mergeStoresAfterLegalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17046, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVCSrcB64", "(", ")", "const", "{"], "ground_truth": ["return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser1", "Func": "isVCSrcB64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17047, "Length": 14, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "andOp", "=", "false", ";", "if", "(", "base", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", "{", "shift", "=", "dyn_cast", "<", "Constant", ">", "(", "base", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "base", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "And", ")", "{", "mask", "=", "dyn_cast", "<", "Constant", ">", "(", "base", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "andOp", "=", "true", ";", "}", "else", "{", "if", "(", "mDebug", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "return", "false", ";", "}", "src", "=", "dyn_cast", "<", "Instruction", ">", "(", "base", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "src", ")", "{", "if", "(", "mDebug", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "}", "return", "false", ";", "}"], "ground_truth": ["if", "(", "andOp", ")", "{"], "File": "AMDILPeepholeOptimizer", "Func": "setupBitInsert", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17048, "Length": 128, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_aarch64_sqabsv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqabsq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17049, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoCOFF", "(", ")", ";", "else", "{", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_LIT>", ")", ";", "MAI", "=", "new", "<ISA_LIT>MCAsmInfoELF", "(", "TheTriple", ")", ";", "}", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";"], "ground_truth": ["return", "MAI", ";"], "File": "AArch64MCTargetDesc43", "Func": "createAArch64MCAsmInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17050, "Length": 74, "Cover_Rate": 0.6607142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", ")", "(", "imm", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Sparc", "Func": "LO10", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17051, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "FrameLowering", ";"], "File": "AVRSubtarget", "Func": "getFrameLowering", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17052, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveVariantPCS", "(", "MCSymbol", "*", "Symbol", ")", "{", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ".", "registerSymbol", "(", "*", "Symbol", ")", ";"], "ground_truth": ["cast", "<", "MCSymbolELF", ">", "(", "Symbol", ")", "->", "setOther", "(", "ELF", "::", "STO_AARCH64_VARIANT_PCS", ")", ";"], "File": "AArch64ELFStreamer18", "Func": "emitDirectiveVariantPCS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17053, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Memri", ";"], "ground_truth": ["}"], "File": "SNESAsmParser", "Func": "isMemri", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17054, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ggc_add_rtx_root", "(", "&", "mips_load_reg3", ",", "<NUM_LIT>", ")", ";", "ggc_add_rtx_root", "(", "&", "mips_load_reg4", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ggc_add_rtx_root", "(", "branch_cmp", ",", "sizeof", "(", "branch_cmp", ")", "/", "sizeof", "(", "rtx", ")", ")", ";"], "File": "mips2", "Func": "mips_add_gc_roots", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17055, "Length": 31, "Cover_Rate": 0.44285714285714284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vshrn_nv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vshrn_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17056, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "TL45FrameLowering", "Func": "enableShrinkWrapping", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17057, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_COMPLEX_FLOAT", ")", "{", "if", "(", "is_ha", "!=", "NULL", ")", "*", "is_ha", "=", "true", ";", "*", "count", "=", "<NUM_LIT>", ";", "new_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "}", "else", "if", "(", "type", "&&", "composite_p", ")", "{", "int", "ag_count", "=", "aapcs_vfp_sub_candidate", "(", "type", ",", "&", "new_mode", ")", ";"], "ground_truth": ["if", "(", "ag_count", ">", "<NUM_LIT>", "&&", "ag_count", "<=", "HA_MAX_NUM_FLDS", ")", "{"], "File": "aarch642", "Func": "aarch64_vfp_is_call_or_return_candidate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17058, "Length": 65, "Cover_Rate": 0.35911602209944754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CASE", "(", "MemoryModel", ",", "Simple", ")", "CASE", "(", "MemoryModel", ",", "GLSL450", ")", "CASE", "(", "MemoryModel", ",", "OpenCL", ")", "CASE", "(", "MemoryModel", ",", "VulkanKHR", ")", "break", ";"], "ground_truth": ["}"], "File": "SPIRVBaseInfo", "Func": "getMemoryModelName", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17059, "Length": 27, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Z80AsmParser1", "Func": "ParseInstruction", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17060, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "getCommonSubClass", "(", "&", "<STR_LIT>", ",", "RC", ")", "!=", "nullptr", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "SIRegisterInfo17", "Func": "hasVGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17061, "Length": 70, "Cover_Rate": 0.32710280373831774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "clobbers", ".", "safe_push", "(", "gen_rtx_REG", "(", "SImode", ",", "TA_REGNUM", ")", ")", ";", "SET_HARD_REG_BIT", "(", "clobbered_regs", ",", "TA_REGNUM", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "nds325", "Func": "nds32_md_asm_adjust", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17062, "Length": 23, "Cover_Rate": 0.3484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Mips16HardFloat1", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17063, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EnableCondOpt", ")", "addPass", "(", "create<ISA_LIT>ConditionOptimizerPass", "(", ")", ")", ";"], "ground_truth": ["if", "(", "EnableCCMP", ")", "addPass", "(", "create<ISA_LIT>ConditionalCompares", "(", ")", ")", ";"], "File": "AArch64TargetMachine10", "Func": "addILPOpts", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17064, "Length": 22, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_conflict_epi32", "(", "__m512i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_vpconflictsi_512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512cdintrin", "Func": "_mm512_conflict_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17065, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MCSuperRegIterator", "Super", "(", "Reg", ",", "this", ")", ";", "Super", ".", "isValid", "(", ")", ";", "++", "Super", ")", "if", "(", "RC", "->", "contains", "(", "*", "Super", ")", ")", "return", "*", "Super", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "M680x0RegisterInfo", "Func": "getMatchingMegaReg", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17066, "Length": 36, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSubtargetInfo", "STI", "=", "getSubtargetInfo", "(", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitInstruction", "(", "TmpInst", ",", "STI", ")", ";"], "File": "LanaiAsmPrinter3", "Func": "customEmitInstruction", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17067, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "(", "short", ")", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter107", "Func": "printS16ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17068, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VarArgsFrameIndex", "=", "Idx", ";"], "ground_truth": ["}"], "File": "AVRMachineFunctionInfo", "Func": "setVarArgsFrameIndex", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17069, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVZIPMask", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ",", "unsigned", "&", "WhichResult", ")", "{", "unsigned", "EltSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "<NUM_LIT>", ";"], "File": "ARMISelLowering117", "Func": "isVZIPMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17070, "Length": 110, "Cover_Rate": 0.49107142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "ImmutableCallSite", "CS", "(", "CI", ")", ";", "CallingConv", "::", "ID", "CalleeCC", "=", "CS", ".", "getCallingConv", "(", ")", ";", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering130", "Func": "mayBeEmittedAsTailCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17071, "Length": 43, "Cover_Rate": 0.7678571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Cand", ".", "isValid", "(", ")", ")", "return", ";"], "ground_truth": ["if", "(", "TryCand", ".", "Reason", "!=", "NodeOrder", "&&", "TryCand", ".", "Reason", "!=", "NoCand", ")", "return", ";"], "File": "PPCMachineScheduler7", "Func": "tryCandidate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17072, "Length": 27, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printSysRegOperand", "(", "<STR_LIT>", "(", ")", ",", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter1", "Func": "printMRSOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17073, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldMaximizeVectorBandwidth", "(", ")", "const", "{"], "ground_truth": ["return", "true", ";"], "File": "HexagonTargetTransformInfo10", "Func": "shouldMaximizeVectorBandwidth", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17074, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "getT1tRm", "(", "uint32_t", "insn", ")", "{", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1tRm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17075, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", ",", "regno", ";", "rtx", "op", ";", "op", "=", "frv_read_argument", "(", "call", ",", "index", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "op", ")", "<", "<NUM_LIT>", "||", "INTVAL", "(", "op", ")", ">", "IACC_LAST", "-", "IACC_FIRST", "||", "(", "(", "INTVAL", "(", "op", ")", "*", "<NUM_LIT>", ")", "&", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", ")", ";", "op", "=", "const0_rtx", ";", "}", "regno", "=", "INTVAL", "(", "op", ")", "+", "IACC_FIRST", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", ";", "i", "++", ")", "global_regs", "[", "regno", "+", "i", "]", "=", "<NUM_LIT>", ";"], "File": "frv3", "Func": "frv_read_iacc_argument", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 17076, "Length": 111, "Cover_Rate": 0.8222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstPrinter", "::", "printGetPCX", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SparcInstPrinter14", "Func": "printGetPCX", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17077, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "BN", ",", "BW", ",", "MRI", ")", ")", "continue", ";", "if", "(", "BW", "<", "W", "||", "!", "HBS", "::", "isEqual", "(", "RC", ",", "<NUM_LIT>", ",", "SC", ",", "BN", ",", "W", ")", ")", "continue", ";", "if", "(", "!", "validateReg", "(", "RS", ",", "NewOpc", ",", "<NUM_LIT>", ")", ")", "continue", ";", "Register", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "NewOpc", ")", ",", "NewR", ")", ".", "addReg", "(", "RS", ".", "Reg", ",", "<NUM_LIT>", ",", "RS", ".", "Sub", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "(", "<NUM_LIT>", "<<", "W", ")", "-", "<NUM_LIT>", ")", ";", "else", "if", "(", "NewOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "W", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "HBS", "::", "replaceSubWithSub", "(", "RD", ".", "Reg", ",", "RD", ".", "Sub", ",", "NewR", ",", "<NUM_LIT>", ",", "MRI", ")", ";"], "ground_truth": ["BT", ".", "put", "(", "BitTracker", "::", "RegisterRef", "(", "NewR", ")", ",", "RC", ")", ";"], "File": "HexagonBitSimplify", "Func": "genExtractLow", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17078, "Length": 194, "Cover_Rate": 0.3895582329317269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", ")", "return", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "args", ".", "pops_args", "&&", "crtl", "->", "args", ".", "size", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["ix86_compute_frame_layout", "(", "&", "frame", ")", ";"], "File": "i3864", "Func": "ix86_can_use_return_insn_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17079, "Length": 35, "Cover_Rate": 0.5223880597014925, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "CuMode", ")", "{", "if", "(", "(", "Op", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "VMCnt", "|=", "true", ";", "if", "(", "(", "Op", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "VSCnt", "|=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LGKMCnt", "|=", "IsCrossAddrSpaceOrdering", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "VMCnt", "||", "LGKMCnt", ")", "{", "unsigned", "WaitCntImmediate", "=", "<STR_LIT>", "(", "IV", ",", "VMCnt", "?", "<NUM_LIT>", ":", "getVmcntBitMask", "(", "IV", ")", ",", "getExpcntBitMask", "(", "IV", ")", ",", "LGKMCnt", "?", "<NUM_LIT>", ":", "getLgkmcntBitMask", "(", "IV", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "WaitCntImmediate", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "VSCnt", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "Pos", "==", "Position", "::", "AFTER", ")", "--", "MI", ";"], "ground_truth": ["return", "Changed", ";"], "File": "SIMemoryLegalizer14", "Func": "insertWait", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17080, "Length": 273, "Cover_Rate": 0.582089552238806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmpord_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_cmpordss", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmpord_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17081, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";", "VectorVal", "=", "convertToScalableVector", "(", "ContainerVT", ",", "VectorVal", ",", "DAG", ",", "Subtarget", ")", ";", "}", "MVT", "M1VT", "=", "getLMUL1VT", "(", "VectorVal", ".", "getSimpleValueType", "(", ")", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Mask", ",", "VL", ";"], "ground_truth": ["std", "::", "tie", "(", "Mask", ",", "VL", ")", "=", "getDefaultVLOps", "(", "VecVT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "RISCVISelLowering20", "Func": "lowerFPVECREDUCE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17082, "Length": 78, "Cover_Rate": 0.33476394849785407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "O", "<<", "*", "Op", ".", "getExpr", "(", ")", ";", "else", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Z80InstPrinter", "Func": "printOperand", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17083, "Length": 75, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachObjectWriter", "(", "bool", "Is64Bit", ",", "uint32_t", "CPUType", ",", "uint32_t", "CPUSubtype", ")", ":", "MCMachObjectTargetWriter", "(", "Is64Bit", ",", "CPUType", ",", "CPUSubtype", ")", "{"], "ground_truth": ["}"], "File": "ARMMachObjectWriter10", "Func": "ARMMachObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17084, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "override", "{"], "ground_truth": ["if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "return", "TypeWidenVector", ";"], "File": "SystemZISelLowering", "Func": "getPreferredVectorAction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17085, "Length": 26, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSVEPredicateReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "SVEPredicate", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser59", "Func": "isSVEPredicateReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17086, "Length": 32, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectGlobalValueConstantOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "IntPtr", ")", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "IntPtr", "=", "CurDAG", "->", "getIntPtrConstant", "(", "Cst", "->", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "true", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "R600ISelDAGToDAG", "Func": "SelectGlobalValueConstantOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17087, "Length": 57, "Cover_Rate": 0.9827586206896551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Stubs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "OutStreamer", ".", "EmitLabel", "(", "Stubs", "[", "i", "]", ".", "first", ")", ";", "OutStreamer", ".", "EmitValue", "(", "MCSymbolRefExpr", "::", "Create", "(", "Stubs", "[", "i", "]", ".", "second", ".", "getPointer", "(", ")", ",", "OutContext", ")", ",", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter125", "Func": "doFinalization", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17088, "Length": 89, "Cover_Rate": 0.3037542662116041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "EnableOpt", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "skipFunction", "(", "F", ")", ";", "GISelKnownBits", "*", "KB", "=", "&", "getAnalysis", "<", "GISelKnownBitsAnalysis", ">", "(", ")", ".", "get", "(", "MF", ")", ";", "MachineDominatorTree", "*", "MDT", "=", "IsOptNone", "?", "nullptr", ":", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["<ISA_LIT>PreLegalizerCombinerInfo", "PCInfo", "(", "EnableOpt", ",", "F", ".", "hasOptSize", "(", ")", ",", "F", ".", "hasMinSize", "(", ")", ",", "KB", ",", "MDT", ")", ";"], "File": "AMDGPUPreLegalizerCombiner", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17089, "Length": 101, "Cover_Rate": 0.6733333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "DoClearBss", "=", "Context", ".", "getOrCreateSymbol", "(", "<STR_LIT>", ")", ";", "OS", ".", "emitRawComment", "(", "<STR_LIT>", ")", ";", "OS", ".", "emitRawComment", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["OS", ".", "emitSymbolAttribute", "(", "DoCopyData", ",", "MCSA_Global", ")", ";"], "File": "AVRTargetStreamer5", "Func": "finish", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17090, "Length": 34, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>leTargetMachine", ">", "X", "(", "getThe<ISA_LIT>leTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>beTargetMachine", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>leTargetMachine", ">", "Z", "(", "getTheARM64Target", "(", ")", ")", ";", "auto", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A53Fix835769Pass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>A57FPLoadBalancingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AdvSIMDScalarPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>BranchTargetsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CollectLOHPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CompressJumpTablesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionalComparesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ConditionOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DeadRegisterDefinitionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandPseudoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>SIMDInstrOptPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteConstantPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>StorePairSuppressPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initializeFalkorHWPFFixPass", "(", "*", "PR", ")", ";"], "File": "AArch64TargetMachine4", "Func": "LLVMInitializeAArch64Target", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17091, "Length": 150, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "VEAsmPrinter", "Func": "VEAsmPrinter", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17092, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DECL_ALIGN", "(", "fndecl", ")", "=", "FUNCTION_BOUNDARY_P", "(", "TREE_TARGET_OPTION", "(", "callee_tree", ")", "->", "x_target_flags", ")", ";"], "ground_truth": ["}"], "File": "arm5", "Func": "arm_relayout_function", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17093, "Length": 16, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "std", "::", "pair", "<", "<ISA_LIT>SchedulerBlockCreatorVariant", ",", "<ISA_LIT>SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "<STR_LIT>", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SU", "->", "NodeNum", "<<", "<STR_LIT>", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler14", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17094, "Length": 199, "Cover_Rate": 0.3028919330289193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_generate_float2_double_code", "(", "rtx", "dst", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "rtx", "rtx_tmp0", ",", "rtx_tmp1", ",", "rtx_tmp2", ",", "rtx_tmp3", ";", "rtx_tmp0", "=", "gen_reg_rtx", "(", "V2DFmode", ")", ";", "rtx_tmp1", "=", "gen_reg_rtx", "(", "V2DFmode", ")", ";", "if", "(", "VECTOR_ELT_ORDER_BIG", ")", "{", "emit_insn", "(", "gen_vsx_xxpermdi_v2df_be", "(", "rtx_tmp0", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_vsx_xxpermdi_v2df_be", "(", "rtx_tmp1", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_vsx_xxpermdi_v2df", "(", "rtx_tmp0", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_vsx_xxpermdi_v2df", "(", "rtx_tmp1", ",", "src1", ",", "src2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "rtx_tmp2", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";"], "ground_truth": ["rtx_tmp3", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";"], "File": "rs60007", "Func": "rs6000_generate_float2_double_code", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17095, "Length": 127, "Cover_Rate": 0.7175141242937854, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isPostRA", "=", "true", ";"], "ground_truth": ["}"], "File": "TPCMachineScheduler", "Func": "TPCPostRASchedStrategy", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17096, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ")", ";", "dump_swap_insn_table", "(", "insn_entry", ")", ";", "}", "unsigned", "e", "=", "get_max_uid", "(", ")", ",", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "{", "if", "(", "!", "insn_entry", "[", "i", "]", ".", "is_relevant", ")", "continue", ";", "swap_web_entry", "*", "root", "=", "(", "swap_web_entry", "*", ")", "(", "&", "insn_entry", "[", "i", "]", ")", "->", "unionfind_root", "(", ")", ";", "if", "(", "insn_entry", "[", "i", "]", ".", "is_live_in", "||", "insn_entry", "[", "i", "]", ".", "is_live_out", "||", "(", "insn_entry", "[", "i", "]", ".", "contains_subreg", "&&", "insn_entry", "[", "i", "]", ".", "special_handling", "!=", "SH_SUBREG", ")", "||", "insn_entry", "[", "i", "]", ".", "is_128_int", "||", "insn_entry", "[", "i", "]", ".", "is_call", "||", "!", "(", "insn_entry", "[", "i", "]", ".", "is_swappable", "||", "insn_entry", "[", "i", "]", ".", "is_swap", ")", ")", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "insn_entry", "[", "i", "]", ".", "is_load", "||", "insn_entry", "[", "i", "]", ".", "is_store", ")", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_swap", "&&", "!", "insn_entry", "[", "i", "]", ".", "is_swappable", ")", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_load", "&&", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "{", "rtx", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "def", ";", "FOR_EACH_INSN_INFO_DEF", "(", "def", ",", "insn_info", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "def", ")", ";", "if", "(", "!", "chain_contains_only_swaps", "(", "insn_entry", ",", "link", ",", "FOR_LOADS", ")", ")", "{", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "}", "else", "if", "(", "insn_entry", "[", "i", "]", ".", "is_store", "&&", "insn_entry", "[", "i", "]", ".", "is_swap", ")", "{", "rtx", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "chain_contains_only_swaps", "(", "insn_entry", ",", "link", ",", "FOR_STORES", ")", ")", "{", "root", "->", "web_not_optimizable", "=", "<NUM_LIT>", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "rs60005", "Func": "rs6000_analyze_swaps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17097, "Length": 344, "Cover_Rate": 0.31646734130634774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "nelts_per_vq", ";"], "ground_truth": ["if", "(", "!", "aarch64_sve_inc_dec_immediate_p", "(", "x", ",", "&", "factor", ",", "&", "nelts_per_vq", ")", ")", "gcc_unreachable", "(", ")", ";"], "File": "aarch645", "Func": "aarch64_output_sve_inc_dec_immediate", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17098, "Length": 22, "Cover_Rate": 0.30985915492957744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "BPFELFObjectWriter (2)", "Func": "~BPFELFObjectWriter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17099, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "return", "get", "(", "Opcode", ")", ".", "getSize", "(", ")", ";", "}", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "TargetOpcode", "::", "INLINEASM", ":"], "File": "RISCVInstrInfo18", "Func": "getInstSizeInBytes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17100, "Length": 92, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "<STR_LIT>", "arcCC", "=", "ISDCCto<ISA_LIT>CC", "(", "CC", ")", ";", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ",", "LHS", ",", "RHS", ",", "DAG", ".", "getConstant", "(", "arcCC", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARCISelLowering", "Func": "LowerBR_CC", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17101, "Length": 119, "Cover_Rate": 0.8206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineOperand", "*", ">", "DefTiles", ";", "for", "(", "MachineOperand", "&", "MO", ":", "KeyMI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "isTilePhysReg", "(", "MO", ")", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "DefTiles", ".", "push_back", "(", "&", "MO", ")", ";", "else", "ShapedTiles", ".", "push_back", "(", "&", "MO", ")", ";", "}", "ShapedTiles", ".", "append", "(", "DefTiles", ")", ";"], "ground_truth": ["}"], "File": "X86FastTileConfig", "Func": "getTileShapesCfg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17102, "Length": 64, "Cover_Rate": 0.7032967032967034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmaxnmq_m_fv8hf", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmaxnmq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17103, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getInterleavedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "VecTy", ",", "unsigned", "Factor", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "bool", "UseMaskForCond", ",", "bool", "UseMaskForGaps", ")", "{", "if", "(", "UseMaskForCond", "||", "UseMaskForGaps", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VecTy", ")", ";"], "File": "PPCTargetTransformInfo24", "Func": "getInterleavedMemoryOpCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17104, "Length": 101, "Cover_Rate": 0.7426470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitMMX_MOVD2W", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17105, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "exception_nesting", "++", ";", "if", "(", "trap_pending", ")", "goto", "close_shadow", ";", "break", ";", "case", "NOTE_INSN_EH_REGION_END", ":", "exception_nesting", "--", ";", "if", "(", "trap_pending", ")", "goto", "close_shadow", ";", "break", ";", "case", "NOTE_INSN_EPILOGUE_BEG", ":", "if", "(", "trap_pending", "&&", "alpha_tp", ">=", "ALPHA_TP_FUNC", ")", "goto", "close_shadow", ";", "break", ";", "}", "}", "else", "if", "(", "trap_pending", ")", "{", "if", "(", "alpha_tp", "==", "ALPHA_TP_FUNC", ")", "{", "if", "(", "GET_CODE", "(", "i", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "i", ")", ")", "==", "RETURN", ")", "goto", "close_shadow", ";", "}", "else", "if", "(", "alpha_tp", "==", "ALPHA_TP_INSN", ")", "{", "if", "(", "optimize", ">", "<NUM_LIT>", ")", "{", "struct", "shadow_summary", "sum", ";", "sum", ".", "used", ".", "i", "=", "<NUM_LIT>", ";", "sum", ".", "used", ".", "fp", "=", "<NUM_LIT>", ";", "sum", ".", "used", ".", "mem", "=", "<NUM_LIT>", ";", "sum", ".", "defd", "=", "sum", ".", "used", ";", "switch", "(", "GET_CODE", "(", "i", ")", ")", "{", "case", "INSN", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "i", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "i", ")", ")", "==", "CLOBBER", ")", "break", ";", "summarize_insn", "(", "PATTERN", "(", "i", ")", ",", "&", "sum", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "sum", ".", "defd", ".", "i", "&", "shadow", ".", "defd", ".", "i", ")", "||", "(", "sum", ".", "defd", ".", "fp", "&", "shadow", ".", "defd", ".", "fp", ")", ")", "{", "goto", "close_shadow", ";", "}", "shadow", ".", "used", ".", "i", "|=", "sum", ".", "used", ".", "i", ";", "shadow", ".", "used", ".", "fp", "|=", "sum", ".", "used", ".", "fp", ";", "shadow", ".", "used", ".", "mem", "|=", "sum", ".", "used", ".", "mem", ";", "shadow", ".", "defd", ".", "i", "|=", "sum", ".", "defd", ".", "i", ";", "shadow", ".", "defd", ".", "fp", "|=", "sum", ".", "defd", ".", "fp", ";", "shadow", ".", "defd", ".", "mem", "|=", "sum", ".", "defd", ".", "mem", ";", "if", "(", "(", "sum", ".", "defd", ".", "i", "&", "shadow", ".", "used", ".", "i", ")", "||", "(", "sum", ".", "defd", ".", "fp", "&", "shadow", ".", "used", ".", "fp", ")", "||", "(", "sum", ".", "defd", ".", "mem", "&", "shadow", ".", "used", ".", "mem", ")", ")", "{", "gcc_assert", "(", "get_attr_trap", "(", "i", ")", "!=", "TRAP_YES", "||", "(", "!", "(", "sum", ".", "defd", ".", "i", "&", "sum", ".", "used", ".", "i", ")", "&&", "!", "(", "sum", ".", "defd", ".", "fp", "&", "sum", ".", "used", ".", "fp", ")", ")", ")", ";", "goto", "close_shadow", ";", "}", "break", ";", "case", "JUMP_INSN", ":", "case", "CALL_INSN", ":", "case", "CODE_LABEL", ":", "goto", "close_shadow", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "close_shadow", ":", "n", "=", "emit_insn_before", "(", "gen_trapb", "(", ")", ",", "i", ")", ";", "PUT_MODE", "(", "n", ",", "TImode", ")", ";", "PUT_MODE", "(", "i", ",", "TImode", ")", ";", "trap_pending", "=", "<NUM_LIT>", ";", "shadow", ".", "used", ".", "i", "=", "<NUM_LIT>", ";", "shadow", ".", "used", ".", "fp", "=", "<NUM_LIT>", ";", "shadow", ".", "used", ".", "mem", "=", "<NUM_LIT>", ";", "shadow", ".", "defd", "=", "shadow", ".", "used", ";", "}"], "ground_truth": ["}"], "File": "alpha3", "Func": "alpha_handle_trap_shadows", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17106, "Length": 467, "Cover_Rate": 0.7274143302180686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gtop", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gtop", ")", ",", "valist", ",", "f_gtop", ",", "NULL_TREE", ")", ";", "ftop", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_ftop", ")", ",", "valist", ",", "f_ftop", ",", "NULL_TREE", ")", ";", "goff", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_goff", ")", ",", "valist", ",", "f_goff", ",", "NULL_TREE", ")", ";", "foff", "=", "build", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_foff", ")", ",", "valist", ",", "f_foff", ",", "NULL_TREE", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "ovfl", ")", ",", "virtual_incoming_args_rtx", ")", ";", "if", "(", "cum", "->", "stack_words", ">", "<NUM_LIT>", ")", "t", "=", "build", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "ovfl", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "cum", "->", "stack_words", "*", "UNITS_PER_WORD", ")", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ovfl", ")", ",", "ovfl", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "gtop", ")", ",", "virtual_incoming_args_rtx", ")", ";", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "gtop", ")", ",", "gtop", ",", "t", ")", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "t", "=", "make_tree", "(", "TREE_TYPE", "(", "ftop", ")", ",", "virtual_incoming_args_rtx", ")", ";", "fpr_offset", "=", "gpr_save_area_size", "+", "UNITS_PER_FPVALUE", "-", "<NUM_LIT>", ";", "fpr_offset", "&=", "~", "(", "UNITS_PER_FPVALUE", "-", "<NUM_LIT>", ")", ";", "if", "(", "fpr_offset", ")", "t", "=", "build", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "ftop", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "-", "fpr_offset", ")", ")", ";"], "ground_truth": ["t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ftop", ")", ",", "ftop", ",", "t", ")", ";"], "File": "mips3", "Func": "mips_va_start", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17107, "Length": 254, "Cover_Rate": 0.5173116089613035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "getSelectionDAGInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17108, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "F", "=", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ")", ";"], "File": "HexagonMCInstrInfo (2)1", "Func": "isFloat", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17109, "Length": 26, "Cover_Rate": 0.5531914893617021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "temp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "if", "(", "imode", "==", "GET_MODE", "(", "same", ")", ")", "temp2", "=", "same", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "imode", ")", ">=", "UNITS_PER_WORD", ")", "temp2", "=", "simplify_gen_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ",", "<NUM_LIT>", ")", ";", "else", "temp2", "=", "lowpart_subreg", "(", "imode", ",", "same", ",", "GET_MODE", "(", "same", ")", ")", ";", "emit_move_insn", "(", "temp", ",", "temp2", ")", ";", "switch", "(", "vmode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "mips_emit_move", "(", "target", ",", "gen_rtx_VEC_DUPLICATE", "(", "vmode", ",", "temp", ")", ")", ";", "break", ";", "case", "E_V4SFmode", ":", "emit_insn", "(", "gen_msa_splati_w_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "case", "E_V2DFmode", ":", "emit_insn", "(", "gen_msa_splati_d_f_scalar", "(", "target", ",", "temp", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "emit_move_insn", "(", "target", ",", "CONST0_RTX", "(", "vmode", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "rtx", "temp", "=", "gen_reg_rtx", "(", "imode", ")", ";", "emit_move_insn", "(", "temp", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ")", ";", "switch", "(", "vmode", ")", "{", "case", "E_V16QImode", ":", "emit_insn", "(", "gen_vec_setv16qi", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "break", ";", "case", "E_V8HImode", ":"], "ground_truth": ["emit_insn", "(", "gen_vec_setv8hi", "(", "target", ",", "temp", ",", "GEN_INT", "(", "i", ")", ")", ")", ";"], "File": "mips7", "Func": "mips_expand_vector_init", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17110, "Length": 238, "Cover_Rate": 0.3385490753911807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "TargetLoweringObjectFile", ">", "createTLOF", "(", ")", "{"], "ground_truth": ["return", "std", "::", "make_unique", "<", "<ISA_LIT>ELFTargetObjectFile", ">", "(", ")", ";"], "File": "VETargetMachine", "Func": "createTLOF", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17111, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "DL", "(", "<STR_LIT>", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetMachine68", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17112, "Length": 95, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Map", ".", "find", "(", "NameLibcall", ".", "first", ")", "==", "Map", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "Map", "[", "NameLibcall", ".", "first", "]", "=", "NameLibcall", ".", "second", ";", "}", "}", "Map", "[", "<STR_LIT>", "]", "=", "RTLIB", "::", "FPEXT_F16_F32", ";", "Map", "[", "<STR_LIT>", "]", "=", "RTLIB", "::", "FPROUND_F32_F16", ";"], "ground_truth": ["Map", "[", "<STR_LIT>", "]", "=", "RTLIB", "::", "RETURN_ADDRESS", ";"], "File": "WebAssemblyRuntimeLibcallSignatures2", "Func": "StaticLibcallNameMap", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17113, "Length": 60, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Signed", ")", "{", "if", "(", "K0", "->", "getAPIntValue", "(", ")", ".", "sge", "(", "K1", "->", "getAPIntValue", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "{", "if", "(", "K0", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "K1", "->", "getAPIntValue", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "}", "EVT", "VT", "=", "K0", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Med3Opc", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "Med3Opc", ",", "SL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "K0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "K1", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "MVT", "NVT", "=", "<STR_LIT>", ";", "unsigned", "ExtOp", "=", "Signed", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ExtOp", ",", "SL", ",", "NVT", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "ExtOp", ",", "SL", ",", "NVT", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "ExtOp", ",", "SL", ",", "NVT", ",", "Op1", ")", ";"], "ground_truth": ["SDValue", "Med3", "=", "DAG", ".", "getNode", "(", "Med3Opc", ",", "SL", ",", "NVT", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ")", ";"], "File": "SIISelLowering10", "Func": "performIntMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17114, "Length": 224, "Cover_Rate": 0.6646884272997032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", "=", "LowerOperand", "(", "MO", ")", ";", "if", "(", "MCOp", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";"], "ground_truth": ["}"], "File": "rvexMCInstLower", "Func": "Lower", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17115, "Length": 86, "Cover_Rate": 0.9885057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_shrdv_epi64", "(", "__mmask8", "__A", ",", "__m256i", "__B", ",", "__m256i", "__C", ",", "__m256i", "__D", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_vpshrdv_v4di_maskz", "(", "(", "__v4di", ")", "__B", ",", "(", "__v4di", ")", "__C", ",", "(", "__v4di", ")", "__D", ",", "(", "__mmask8", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_maskz_shrdv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17116, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasAddr64", "(", ")", ")", "{", "SDValue", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFAddr64", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "VAddr", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}", "if", "(", "!", "CmpSwap", ")", "{", "SDValue", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ";", "if", "(", "SelectMUBUFOffset", "(", "Mem", "->", "getBasePtr", "(", ")", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "SLC", ")", ")", "{", "unsigned", "Opcode", "=", "Is32", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "CmpVal", "=", "Mem", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "GLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpVal", ",", "SRsrc", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "Mem", "->", "getChain", "(", ")", "}", ";", "CmpSwap", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SL", ",", "Mem", "->", "getVTList", "(", ")", ",", "Ops", ")", ";", "}", "}"], "ground_truth": ["if", "(", "!", "CmpSwap", ")", "{"], "File": "AMDGPUISelDAGToDAG40", "Func": "SelectATOMIC_CMP_SWAP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17117, "Length": 243, "Cover_Rate": 0.5573394495412844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "C", "->", "getAPIntValue", "(", ")", ",", "DL", ",", "C", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "Sub", ")", ";", "}", "break", ";", "}", "default", ":", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Res", "->", "getNumValues", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "I", ")", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "GBZ80ISelLowering", "Func": "ReplaceNodeResults", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17118, "Length": 114, "Cover_Rate": 0.6298342541436464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DefCycle", "=", "RegNo", "/", "<NUM_LIT>", ";", "if", "(", "DefCycle", "<", "<NUM_LIT>", ")", "DefCycle", "=", "<NUM_LIT>", ";", "DefCycle", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Subtarget", ".", "isCortexA9", "(", ")", ")", "{", "DefCycle", "=", "(", "RegNo", "/", "<NUM_LIT>", ")", ";", "if", "(", "(", "RegNo", "%", "<NUM_LIT>", ")", "||", "DefAlign", "<", "<NUM_LIT>", ")", "++", "DefCycle", ";", "DefCycle", "+=", "<NUM_LIT>", ";", "}", "else", "{", "DefCycle", "=", "RegNo", "+", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "DefCycle", ";"], "File": "ARMBaseInstrInfo11", "Func": "getLDMDefCycle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17119, "Length": 71, "Cover_Rate": 0.4863013698630137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "(", "REG_P", "(", "op", ")", "&&", "HARD_REGISTER_P", "(", "op", ")", ")", ")", "continue", ";", "op_alt", "=", "recog_op_alt", ";", "win", "=", "!", "n_alternatives", ";", "alternative_mask", "preferred", "=", "get_preferred_alternatives", "(", "insn", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "n_alternatives", ";", "j", "++", ",", "op_alt", "+=", "n_operands", ")", "{", "if", "(", "!", "TEST_BIT", "(", "preferred", ",", "j", ")", ")", "continue", ";", "if", "(", "op_alt", "[", "i", "]", ".", "anything_ok", "||", "(", "op_alt", "[", "i", "]", ".", "matches", "!=", "-", "<NUM_LIT>", "&&", "operands_match_p", "(", "recog_data", ".", "operand", "[", "i", "]", ",", "recog_data", ".", "operand", "[", "op_alt", "[", "i", "]", ".", "matches", "]", ")", ")", "||", "reg_fits_class_p", "(", "op", ",", "op_alt", "[", "i", "]", ".", "cl", ",", "offset", ",", "mode", ")", ")", "{", "win", "=", "true", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "i3865", "Func": "ix86_legitimate_combined_insn", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17120, "Length": 133, "Cover_Rate": 0.34908136482939633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallSet", "<", "int64_t", ",", "<NUM_LIT>", ">", "Literals", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "MIs", ".", "size", "(", ")", ";", "i", "<", "n", ";", "i", "++", ")", "{", "MachineInstr", "&", "MI", "=", "*", "MIs", "[", "i", "]", ";", "if", "(", "!", "isALUInstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "for", "(", "const", "auto", "&", "Src", ":", "getSrcs", "(", "MI", ")", ")", "{", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Literals", ".", "insert", "(", "Src", ".", "second", ")", ";", "if", "(", "Literals", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Src", ".", "first", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "Consts", ".", "push_back", "(", "Src", ".", "second", ")", ";"], "ground_truth": ["if", "(", "<STR_LIT>", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", "||", "<STR_LIT>", ".", "contains", "(", "Src", ".", "first", "->", "getReg", "(", ")", ")", ")", "{"], "File": "R600InstrInfo21", "Func": "fitsConstReadLimitations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17121, "Length": 152, "Cover_Rate": 0.6255144032921811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO1", ".", "isReg", "(", ")", ")", "{", "printOperand", "(", "MI", ",", "Op", ")", ";", "return", ";", "}", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO1", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<STR_LIT>", "Mode", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO1", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "bool", "isFLDM", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "(", "Mode", ",", "isFLDM", ")", ";", "}", "else", "O", "<<", "<STR_LIT>", "(", "Mode", ")", ";", "return", ";", "}", "else", "if", "(", "Modifier", "&&", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "TM", ".", "getRegisterInfo", "(", ")", "->", "get", "(", "MO1", ".", "getReg", "(", ")", ")", ".", "AsmName", ";", "if", "(", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ")", "O", "<<", "<STR_LIT>", ";", "return", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter31", "Func": "printAddrMode5Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17122, "Length": 165, "Cover_Rate": 0.565068493150685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "std", "::", "max", "(", "Log2", "(", "std", "::", "max", "(", "PostAlign", ",", "Align", ")", ")", ",", "internalKnownBits", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMBasicBlockInfo11", "Func": "postKnownBits", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17123, "Length": 23, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", "&", "<NUM_LIT>", ")", "|", "RegBits", ";"], "ground_truth": ["if", "(", "isSVR4ABI", "(", ")", "&&", "is64BitMode", "(", ")", ")", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "File": "PPCMCCodeEmitter11", "Func": "getMemRIEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17124, "Length": 57, "Cover_Rate": 0.35625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Trunc", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "Trunc", ")", ";", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "isVMOVNTruncMask", "(", "N", "->", "getMask", "(", ")", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Trunc", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformShuffleVMOVNCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17125, "Length": 187, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "InnerML", ":", "*", "ML", ")", "Changed", "|=", "processPostOrderLoops", "(", "InnerML", ")", ";"], "ground_truth": ["return", "Changed", "|", "fixBackwardsWLS", "(", "ML", ")", ";"], "File": "ARMBlockPlacement (2)", "Func": "processPostOrderLoops", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17126, "Length": 29, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrev64q_uv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev64q_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17127, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "val8", "=", "UINTVAL", "(", "xval8", ")", "&", "GET_MODE_MASK", "(", "QImode", ")", ";", "if", "(", "(", "pop_mask", "&", "(", "<NUM_LIT>", "<<", "popcount_hwi", "(", "val8", ")", ")", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_popcount_each_byte", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17128, "Length": 39, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "NumElts", "=", "VVT", ".", "getVectorNumElements", "(", ")", ";", "const", "MVT", "EltVT", "=", "VVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "VVT", ".", "is512BitVector", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasAVX512", "(", ")", ")", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "if", "(", "Subtarget", "->", "hasBWI", "(", ")", ")", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "VVT", ".", "is256BitVector", "(", ")", "||", "VVT", ".", "is128BitVector", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Subtarget", "->", "hasVLX", "(", ")", ")", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "switch", "(", "NumElts", ")", "{"], "File": "X86ISelLowering (2)3", "Func": "getSetCCResultType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17129, "Length": 156, "Cover_Rate": 0.4629080118694362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "DebugLoc", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "is64bit", ")", "{", "unsigned", "LocalReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "LocalReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "LocalReg", ")", ".", "addImm", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", ";", "}", "else", "{", "unsigned", "LocalReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "LocalReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "LocalReg", ")", ".", "addImm", "(", "MF", ".", "getFunctionNumber", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "NVPTXFrameLowering", "Func": "emitPrologue", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17130, "Length": 200, "Cover_Rate": 0.796812749003984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "aarch64_simd_types", "[", "i", "]", ".", "mode", "==", "mode", "&&", "aarch64_simd_types", "[", "i", "]", ".", "q", "==", "q", ")", "return", "aarch64_simd_types", "[", "i", "]", ".", "itype", ";", "if", "(", "aarch64_simd_tuple_types", "[", "i", "]", "[", "<NUM_LIT>", "]", "!=", "NULL_TREE", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "if", "(", "aarch64_simd_tuple_modes", "[", "i", "]", "[", "j", "]", "==", "mode", "&&", "aarch64_simd_types", "[", "i", "]", ".", "q", "==", "q", ")", "return", "aarch64_simd_tuple_types", "[", "i", "]", "[", "j", "]", ";", "}", "return", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "aarch64-builtins1", "Func": "aarch64_lookup_simd_type_in_table", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17131, "Length": 89, "Cover_Rate": 0.6496350364963503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_cmple_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17132, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "MachineOperand", "*", "ExecUse", "=", "MI", ".", "findRegisterUseOperand", "(", "AMDGPU", "::", "EXEC", ")", ";", "if", "(", "ExecUse", ")", "continue", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Def", ".", "isReg", "(", ")", "||", "!", "Def", ".", "isDef", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Def", ".", "getReg", "(", ")", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "Def", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "TRI", "->", "isSGPRClass", "(", "RC", ")", ")", "continue", ";", "LiveInterval", "&", "LI", "=", "LIS", "->", "getInterval", "(", "Def", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LI", ".", "size", "(", ")", "-", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "File": "SIFixSGPRLiveRanges7", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17133, "Length": 167, "Cover_Rate": 0.5529801324503312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "O", "<<", "'['", ";"], "ground_truth": ["printMemOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "NVPTXAsmPrinter15", "Func": "PrintAsmMemoryOperand", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17134, "Length": 25, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printSOImmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "MAI", ")", ";"], "File": "ARMAsmPrinter100", "Func": "printSOImmOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17135, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sav", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_sav", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_sav", ",", "NULL_TREE", ")", ";", "words", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "n_gpr", "=", "crtl", "->", "args", ".", "info", ".", "regno", ";", "n_fpr", "=", "crtl", "->", "args", ".", "info", ".", "sse_regno", ";", "if", "(", "cfun", "->", "va_list_gpr_size", ")", "{", "type", "=", "TREE_TYPE", "(", "gpr", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "type", ",", "gpr", ",", "build_int_cst", "(", "type", ",", "n_gpr", "*", "<NUM_LIT>", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "if", "(", "TARGET_SSE", "&&", "cfun", "->", "va_list_fpr_size", ")", "{", "type", "=", "TREE_TYPE", "(", "fpr", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "type", ",", "fpr", ",", "build_int_cst", "(", "type", ",", "n_fpr", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "X86_64_REGPARM_MAX", ")", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";", "}", "type", "=", "TREE_TYPE", "(", "ovf", ")", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "==", "NULL_RTX", ")", "ovf_rtx", "=", "crtl", "->", "args", ".", "internal_arg_pointer", ";", "else", "ovf_rtx", "=", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", ";", "t", "=", "make_tree", "(", "type", ",", "ovf_rtx", ")", ";", "if", "(", "words", "!=", "<NUM_LIT>", ")", "t", "=", "fold_build_pointer_plus_hwi", "(", "t", ",", "words", "*", "UNITS_PER_WORD", ")", ";", "if", "(", "chkp_function_instrumented_p", "(", "current_function_decl", ")", ")", "chkp_expand_bounds_reset_for_mem", "(", "ovf", ",", "t", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "type", ",", "ovf", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";"], "ground_truth": ["if", "(", "ix86_varargs_gpr_size", "||", "ix86_varargs_fpr_size", ")", "{"], "File": "i3865", "Func": "ix86_va_start", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17136, "Length": 275, "Cover_Rate": 0.38354253835425384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<ISA_LIT>TargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "const", "{", "return", "<STR_LIT>", "(", "funcInfo", ",", "libInfo", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "createFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17137, "Length": 26, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "CXX_FAST_TLS", ")", "return", "nullptr", ";", "if", "(", "!", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "nullptr", ";", "bool", "SaveR2", "=", "!", "getReservedRegs", "(", "*", "MF", ")", ".", "test", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasAltivec", "(", ")", ")", "return", "SaveR2", "?", "CSR_SVR464_R2_Altivec_ViaCopy_SaveList", ":", "CSR_SVR464_Altivec_ViaCopy_SaveList", ";", "else", "return", "SaveR2", "?", "CSR_SVR464_R2_ViaCopy_SaveList", ":", "CSR_SVR464_ViaCopy_SaveList", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo10", "Func": "getCalleeSavedRegsViaCopy", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17138, "Length": 77, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GO", ")", ")", "if", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "*", "F", ")", ".", "genExecuteOnly", "(", ")", "&&", "SK", ".", "isText", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile (2)1", "Func": "isExecuteOnlyFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17139, "Length": 45, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>RedundantCopyEliminationPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64RedundantCopyElimination", "Func": "AArch64RedundantCopyElimination", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17140, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mn10300_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "iclass", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "enum", "reg_class", "rclass", "=", "(", "enum", "reg_class", ")", "iclass", ";", "if", "(", "rclass", "==", "FP_REGS", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "mn10300", "Func": "mn10300_memory_move_cost", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17141, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", ".", "Flags", "&", "UnsafeRegsDead", ")", "return", "false", ";", "C", ".", "initLRU", "(", "TRI", ")", ";", "LiveRegUnits", "LRU", "=", "C", ".", "LRU", ";", "return", "(", "!", "LRU", ".", "available", "(", "<STR_LIT>", ")", "||", "!", "LRU", ".", "available", "(", "<STR_LIT>", ")", ")", ";", "}", ";", "if", "(", "!", "(", "FlagsSetInAll", "&", "UnsafeRegsDead", ")", ")", "{", "llvm", "::", "erase_if", "(", "RepeatedSequenceLocs", ",", "CantGuaranteeValueAcrossCall", ")", ";", "if", "(", "RepeatedSequenceLocs", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", "outliner", "::", "OutlinedFunction", "(", ")", ";", "}", "unsigned", "LastInstrOpcode", "=", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "getOpcode", "(", ")", ";", "auto", "SetCandidateCallInfo", "=", "[", "&", "RepeatedSequenceLocs", "]", "(", "unsigned", "CallID", ",", "unsigned", "NumBytesForCall", ")", "{", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "C", ".", "setCallInfo", "(", "CallID", ",", "NumBytesForCall", ")", ";", "}", ";", "OutlinerCosts", "Costs", "(", "Subtarget", ")", ";", "unsigned", "FrameID", "=", "MachineOutlinerDefault", ";", "unsigned", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameDefault", ";", "if", "(", "RepeatedSequenceLocs", "[", "<NUM_LIT>", "]", ".", "back", "(", ")", "->", "isTerminator", "(", ")", ")", "{", "FrameID", "=", "MachineOutlinerTailCall", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameTailCall", ";", "SetCandidateCallInfo", "(", "MachineOutlinerTailCall", ",", "Costs", ".", "CallTailCall", ")", ";", "}", "else", "if", "(", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", "||", "LastInstrOpcode", "==", "<STR_LIT>", ")", "{", "FrameID", "=", "MachineOutlinerThunk", ";", "NumBytesToCreateFrame", "=", "Costs", ".", "FrameThunk", ";", "SetCandidateCallInfo", "(", "MachineOutlinerThunk", ",", "Costs", ".", "CallThunk", ")", ";", "}", "else", "{", "unsigned", "NumBytesNoStackCalls", "=", "<NUM_LIT>", ";", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "CandidatesWithoutStackFixups", ";", "for", "(", "outliner", "::", "Candidate", "&", "C", ":", "RepeatedSequenceLocs", ")", "{", "C", ".", "initLRU", "(", "TRI", ")", ";", "const", "auto", "Last", "=", "C", ".", "getMBB", "(", ")", "->", "rbegin", "(", ")", ";", "const", "bool", "LRIsAvailable", "=", "C", ".", "getMBB", "(", ")", "->", "isReturnBlock", "(", ")", "&&", "!", "Last", "->", "isCall", "(", ")", "?", "isLRAvailable", "(", "TRI", ",", "Last", ",", "(", "MachineBasicBlock", "::", "reverse_iterator", ")", "C", ".", "front", "(", ")", ")", ":", "C", ".", "LRU", ".", "available", "(", "<STR_LIT>", ")", ";", "if", "(", "LRIsAvailable", ")", "{", "FrameID", "=", "MachineOutlinerNoLRSave", ";", "NumBytesNoStackCalls", "+=", "Costs", ".", "CallNoLRSave", ";", "C", ".", "setCallInfo", "(", "MachineOutlinerNoLRSave", ",", "Costs", ".", "CallNoLRSave", ")", ";", "CandidatesWithoutStackFixups", ".", "push_back", "(", "C", ")", ";", "}", "else", "if", "(", "findRegisterToSaveLRTo", "(", "C", ")", ")", "{"], "ground_truth": ["FrameID", "=", "MachineOutlinerRegSave", ";"], "File": "ARMBaseInstrInfo110", "Func": "getOutliningCandidateInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17142, "Length": 385, "Cover_Rate": 0.5112881806108898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerXOR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Sel", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Other", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Sel", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "Sel", ",", "Other", ")", ";", "if", "(", "Sel", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TVal", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FVal", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Sel", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "&&", "LHS", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FVal", ")", ";", "ConstantSDNode", "*", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TVal", ")", ";", "if", "(", "!", "CFVal", "||", "!", "CTVal", ")", "return", "Op", ";", "if", "(", "CTVal", "->", "isAllOnesValue", "(", ")", "&&", "CFVal", "->", "isNullValue", "(", ")", ")", "{", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "true", ")", ";", "}", "if", "(", "CTVal", "->", "isNullValue", "(", ")", "&&", "CFVal", "->", "isAllOnesValue", "(", ")", ")", "{", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CCVal", ",", "DAG", ",", "dl", ")", ";", "FVal", "=", "Other", ";", "TVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Other", ".", "getValueType", "(", ")", ",", "Other", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "Other", ".", "getValueType", "(", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Sel", ".", "getValueType", "(", ")", ",", "FVal", ",", "TVal", ",", "CCVal", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "LowerXOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17143, "Length": 329, "Cover_Rate": 0.9426934097421203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsraq_n_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int16x8_t", ")", "__builtin_neon_vrsras_nv8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrsraq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17144, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "getLexer", "(", ")", "->", "Lex", "(", ")", ";"], "ground_truth": ["}"], "File": "X86AsmLexer1", "Func": "lexDefinite", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17145, "Length": 11, "Cover_Rate": 0.36666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", "<", "<NUM_LIT>", ")", "{", "PSHUFBMask", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "continue", ";", "}", "if", "(", "Zeroable", "[", "i", "/", "NumEltBytes", "]", ")", "{", "PSHUFBMask", "[", "i", "]", "=", "ZeroMask", ";", "continue", ";", "}", "SDValue", "SrcV", "=", "(", "M", ">=", "Size", "?", "V2", ":", "V1", ")", ";", "if", "(", "V", "&&", "V", "!=", "SrcV", ")", "return", "SDValue", "(", ")", ";", "V", "=", "SrcV", ";", "M", "%=", "Size", ";", "if", "(", "(", "M", "/", "LaneSize", ")", "!=", "(", "(", "i", "/", "NumEltBytes", ")", "/", "LaneSize", ")", ")", "return", "SDValue", "(", ")", ";", "M", "=", "M", "%", "LaneSize", ";", "M", "=", "M", "*", "NumEltBytes", "+", "(", "i", "%", "NumEltBytes", ")", ";", "PSHUFBMask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "M", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "assert", "(", "V", "&&", "<STR_LIT>", ")", ";", "MVT", "I8VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumBytes", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "I8VT", ",", "DAG", ".", "getBitcast", "(", "I8VT", ",", "V", ")", ",", "DAG", ".", "getBuildVector", "(", "I8VT", ",", "DL", ",", "PSHUFBMask", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering115", "Func": "lowerVectorShuffleWithPSHUFB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17146, "Length": 191, "Cover_Rate": 0.4973958333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegisterPair", "=", "CPPairDecoderTable", "[", "RegNo", "/", "<NUM_LIT>", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegisterPair", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SparcDisassembler13", "Func": "DecodeCPPairRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17147, "Length": 28, "Cover_Rate": 0.4745762711864407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SparcISelLowering18", "Func": "getTargetNodeName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17148, "Length": 84, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Ceil", "=", "Log2Ceil", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "<<", "Log2Ceil", ";", "if", "(", "C", "-", "Floor", "<=", "Ceil", "-", "C", ")", "{", "SDValue", "Op0", "=", "genConstMult", "(", "X", ",", "Floor", ",", "DL", ",", "VT", ",", "ShiftTy", ",", "DAG", ")", ";", "SDValue", "Op1", "=", "genConstMult", "(", "X", ",", "C", "-", "Floor", ",", "DL", ",", "VT", ",", "ShiftTy", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "}"], "ground_truth": ["SDValue", "Op0", "=", "genConstMult", "(", "X", ",", "Ceil", ",", "DL", ",", "VT", ",", "ShiftTy", ",", "DAG", ")", ";"], "File": "MipsSEISelLowering (2)4", "Func": "genConstMult", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17149, "Length": 97, "Cover_Rate": 0.36742424242424243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "assert", "(", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isThumbFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "rewriteFrameIndex", "(", "MI", ",", "FIOperandNum", ",", "FrameReg", ",", "Offset", ",", "TII", ")", ")", "return", ";", "assert", "(", "Offset", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "PIdx", "!=", "-", "<NUM_LIT>", ")", "removeOperands", "(", "MI", ",", "PIdx", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "{", "Register", "TmpReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "if", "(", "FrameReg", "==", "<STR_LIT>", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";", "else", "{", "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "<NUM_LIT>", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "}", "else", "{", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ")", ";", "}", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "UseRR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ",", "false", ",", "false", ")", ";", "}", "else", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "bool", "UseRR", "=", "false", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "FrameReg", "==", "<STR_LIT>", "||", "STI", ".", "genExecuteOnly", "(", ")", ")", "emitThumbRegPlusImmInReg", "(", "MBB", ",", "II", ",", "dl", ",", "VReg", ",", "FrameReg", ",", "Offset", ",", "false", ",", "TII", ",", "*", "this", ")", ";"], "File": "ThumbRegisterInfo3", "Func": "eliminateFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17150, "Length": 358, "Cover_Rate": 0.4890710382513661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "unsigned", "int", "true_time", "=", "mips_mult_zero_zero_cost", "(", "state", ",", "true", ")", ";", "unsigned", "int", "false_time", "=", "mips_mult_zero_zero_cost", "(", "state", ",", "false", ")", ";", "mips_tuning_info", ".", "fast_mult_zero_zero_p", "=", "(", "true_time", "<=", "false_time", ")", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_set_fast_mult_zero_zero_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17151, "Length": 35, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo19", "Func": "getCmpSelInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17152, "Length": 13, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "unsigned", "NumOps", "=", "Node", "->", "getNumOperands", "(", ")", ";", "if", "(", "Node", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "--", "NumOps", ";", "for", "(", "unsigned", "i", "=", "InlineAsm", "::", "Op_FirstOperand", ";", "i", "!=", "NumOps", ";", ")", "{", "if", "(", "FuncInfo", "->", "hasClobberLR", "(", ")", ")", "break", ";", "unsigned", "Flags", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "i", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumVals", "=", "InlineAsm", "::", "getNumOperandRegisters", "(", "Flags", ")", ";", "++", "i", ";", "switch", "(", "InlineAsm", "::", "getKind", "(", "Flags", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Kind_RegDef", ":", "case", "InlineAsm", "::", "Kind_RegUse", ":", "case", "InlineAsm", "::", "Kind_Imm", ":", "case", "InlineAsm", "::", "Kind_Clobber", ":", "case", "InlineAsm", "::", "Kind_Mem", ":", "{", "for", "(", ";", "NumVals", ";", "--", "NumVals", ",", "++", "i", ")", "{", "}", "break", ";", "}", "case", "InlineAsm", "::", "Kind_RegDefEarlyClobber", ":", "{", "for", "(", ";", "NumVals", ";", "--", "NumVals", ",", "++", "i", ")", "{", "unsigned", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Node", "->", "getOperand", "(", "i", ")", ")", "->", "getReg", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "QRI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "DAG", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "if", "(", "Reg", "==", "QRI", "->", "getRARegister", "(", ")", ")", "{", "FuncInfo", "->", "setHasClobberLR", "(", "true", ")", ";", "break", ";", "}", "}", "break", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering7", "Func": "LowerINLINEASM", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17153, "Length": 245, "Cover_Rate": 0.805921052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "DotLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Dot", ")", ";", "StringRef", "DotStr", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "NewOpcode", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateTokenWithStringCopy", "(", "DotStr", ",", "DotLoc", ",", "is<ISA_LIT>64", "(", ")", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "DotStr", ",", "DotLoc", ",", "is<ISA_LIT>64", "(", ")", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)", "Func": "ParseInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17154, "Length": 147, "Cover_Rate": 0.44954128440366975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'d'", ":", "case", "'y'", ":", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Has<ISA_LIT>64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Has<ISA_LIT>64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "<NUM_LIT>", ")", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", ")", "&&", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", ")", "{", "if", "(", "Subtarget", "->", "isFP64bit", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "'c'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'l'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering (2)", "Func": "getRegForInlineAsmConstraint", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17155, "Length": 285, "Cover_Rate": 0.7215189873417721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_xcoff_unique_section", "(", "tree", "decl", ",", "int", "reloc", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["const", "char", "*", "name", ";"], "File": "rs6000", "Func": "rs6000_xcoff_unique_section", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17156, "Length": 17, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss9Ext", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "iss9Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17157, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "NEXT_INSN", "(", "insn", ")", ";", "if", "(", "insn", "==", "<NUM_LIT>", "||", "!", "NOTE_P", "(", "insn", ")", ")", "break", ";", "if", "(", "NOTE_INSN_BASIC_BLOCK_P", "(", "insn", ")", ")", "return", "NULL", ";", "}"], "ground_truth": ["return", "insn", ";"], "File": "arc", "Func": "next_nonnote_insn_bb", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17158, "Length": 35, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>", ";", "case", "PCALL_INDIRECT_VOID", ":", "return", "CALL_INDIRECT_VOID", ";", "case", "PCALL_INDIRECT_I32", ":", "return", "CALL_INDIRECT_I32", ";", "case", "PCALL_INDIRECT_I64", ":", "return", "CALL_INDIRECT_I64", ";"], "ground_truth": ["case", "PCALL_INDIRECT_F32", ":", "return", "CALL_INDIRECT_F32", ";"], "File": "WebAssemblyCallIndirectFixup11", "Func": "GetNonPseudoCallIndirectOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17159, "Length": 28, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "pass", ".", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "getLoopInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17160, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "CSR_Darwin64_SaveList", ":", "CSR_Darwin32_SaveList", ";", "return", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "?", "CSR_SVR464_SaveList", ":", "CSR_SVR432_SaveList", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17161, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "uint32x4x4_t", "__i", ";", "__builtin_neon_xi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4v4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld4q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17162, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "x", "||", "!", "INSN_P", "(", "x", ")", ")", "return", "false", ";", "rtx", "pat", "=", "PATTERN", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "{", "rtx", "tmp", "=", "XEXP", "(", "pat", ",", "<NUM_LIT>", ")", ";", "if", "(", "tmp", "&&", "(", "(", "GET_CODE", "(", "tmp", ")", "==", "UNSPEC", "&&", "XINT", "(", "tmp", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PAC_NOP", ")", "||", "(", "GET_CODE", "(", "tmp", ")", "==", "UNSPEC_VOLATILE", "&&", "XINT", "(", "tmp", ",", "<NUM_LIT>", ")", "==", "VUNSPEC_PACBTI_NOP", ")", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "arm1", "Func": "aarch_pac_insn_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17163, "Length": 91, "Cover_Rate": 0.9191919191919192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Base_FrameIndex", "(", "<NUM_LIT>", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "Segment", "(", ")", ",", "GV", "(", "nullptr", ")", ",", "CP", "(", "nullptr", ")", ",", "BlockAddr", "(", "nullptr", ")", ",", "ES", "(", "nullptr", ")", ",", "JT", "(", "-", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ",", "SymbolFlags", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG100", "Func": "X86ISelAddressMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17164, "Length": 69, "Cover_Rate": 0.971830985915493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "block_move_call", "(", "rtx", "dest_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "if", "(", "GET_MODE", "(", "bytes_rtx", ")", "!=", "VOIDmode", "&&", "GET_MODE", "(", "bytes_rtx", ")", "!=", "Pmode", ")", "bytes_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "bytes_rtx", ",", "<NUM_LIT>", ")", ";", "emit_library_call", "(", "m32r_function_symbol", "(", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "dest_reg", ",", "Pmode", ",", "src_reg", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "bytes_rtx", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";"], "ground_truth": ["}"], "File": "m32r3", "Func": "block_move_call", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17165, "Length": 84, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeSImmNonZeroOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "decodeSImmOperand", "<", "N", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler8", "Func": "decodeSImmNonZeroOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17166, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "PTXVersion", "(", "<NUM_LIT>", ")", ",", "SmVersion", "(", "<NUM_LIT>", ")", ",", "TM", "(", "TM", ")", ",", "InstrInfo", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "FrameLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "NVPTXSubtarget (2)", "Func": "NVPTXSubtarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17167, "Length": 74, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>TTI", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo (2)", "Func": "createPPCTargetTransformInfoPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17168, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psrlq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_srl_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17169, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_neon_vqrshlsv8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqrshl_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17170, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TargetConst0", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result_1", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "return", "Result_2", ";", "}", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConst0", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "TargetConst0", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result_1", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_3", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Result_2", ";"], "File": "HexagonISelDAGToDAG", "Func": "SelectIndexedLoadZeroExtend64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17171, "Length": 389, "Cover_Rate": 0.7203703703703703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "St", "->", "isTruncatingStore", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "StoreVT", "=", "StoredVal", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "StoreVT", ".", "is256BitVector", "(", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "CatOps", ";", "if", "(", "StoredVal", ".", "hasOneUse", "(", ")", "&&", "collectConcatOps", "(", "StoredVal", ".", "getNode", "(", ")", ",", "CatOps", ")", ")", "return", "splitVectorStore", "(", "St", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "assert", "(", "StoreVT", ".", "isVector", "(", ")", "&&", "StoreVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TLI", ".", "getTypeAction", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ")", "==", "TargetLowering", "::", "TypeWidenVector", "&&", "<STR_LIT>", ")", ";", "EVT", "WideVT", "=", "TLI", ".", "getTypeToTransformTo", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "StoreVT", ")", ";", "StoredVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "WideVT", ",", "StoredVal", ",", "DAG", ".", "getUNDEF", "(", "StoreVT", ")", ")", ";", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "MVT", "StVT", "=", "Subtarget", ".", "is64Bit", "(", ")", "&&", "StoreVT", ".", "isInteger", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MVT", "CastVT", "=", "<STR_LIT>", "(", "StVT", ",", "<NUM_LIT>", ")", ";", "StoredVal", "=", "DAG", ".", "getBitcast", "(", "CastVT", ",", "StoredVal", ")", ";", "StoredVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "StVT", ",", "StoredVal", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getStore", "(", "St", "->", "getChain", "(", ")", ",", "dl", ",", "StoredVal", ",", "St", "->", "getBasePtr", "(", ")", ",", "St", "->", "getPointerInfo", "(", ")", ",", "St", "->", "getAlignment", "(", ")", ",", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "}"], "ground_truth": ["assert", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "LowerStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17172, "Length": 294, "Cover_Rate": 0.49081803005008345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", "HOST_WIDE_INT_PRINT_DEC", ",", "actual_fsize", ")", ";", "if", "(", "crtl", "->", "is_leaf", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "else", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "rp_saved", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "frame_pointer_needed", ")", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "ground_truth": ["if", "(", "gr_saved", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "gr_saved", "+", "<NUM_LIT>", ")", ";"], "File": "pa7", "Func": "pa_output_function_prologue", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17173, "Length": 68, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileELF", "(", ")", ",", "AttributesSection", "(", "NULL", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetObjectFile17", "Func": "ARMElfTargetObjectFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17174, "Length": 10, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "const", "MCObjectFileInfo", "&", "OFI", "=", "*", "MCA", ".", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", ";", "MCSection", "&", "TextSection", "=", "*", "OFI", ".", "getTextSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "TextSection", ")", ";", "MCSection", "&", "DataSection", "=", "*", "OFI", ".", "getDataSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "DataSection", ")", ";", "MCSection", "&", "BSSSection", "=", "*", "OFI", ".", "getBSSSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "BSSSection", ")", ";", "TextSection", ".", "setAlignment", "(", "Align", "(", "std", "::", "max", "(", "<NUM_LIT>", ",", "TextSection", ".", "getAlignment", "(", ")", ")", ")", ")", ";", "DataSection", ".", "setAlignment", "(", "Align", "(", "std", "::", "max", "(", "<NUM_LIT>", ",", "DataSection", ".", "getAlignment", "(", ")", ")", ")", ")", ";", "BSSSection", ".", "setAlignment", "(", "Align", "(", "std", "::", "max", "(", "<NUM_LIT>", ",", "BSSSection", ".", "getAlignment", "(", ")", ")", ")", ")", ";", "if", "(", "RoundSectionSizes", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "for", "(", "MCSection", "&", "S", ":", "MCA", ")", "{", "MCSectionELF", "&", "Section", "=", "static_cast", "<", "MCSectionELF", "&", ">", "(", "S", ")", ";", "unsigned", "Alignment", "=", "Section", ".", "getAlignment", "(", ")", ";", "if", "(", "Alignment", ")", "{", "OS", ".", "SwitchSection", "(", "&", "Section", ")", ";", "if", "(", "Section", ".", "UseCodeAlign", "(", ")", ")", "OS", ".", "EmitCodeAlignment", "(", "Alignment", ",", "Alignment", ")", ";", "else", "OS", ".", "EmitValueToAlignment", "(", "Alignment", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Alignment", ")", ";", "}", "}", "}", "const", "FeatureBitset", "&", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "if", "(", "getABI", "(", ")", ".", "IsO32", "(", ")", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ABI_O32", ";", "else", "if", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ABI2", ";"], "ground_truth": ["if", "(", "Features", "[", "<STR_LIT>", "]", ")", "{"], "File": "MipsTargetStreamer27", "Func": "finish", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17175, "Length": 304, "Cover_Rate": 0.7469287469287469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "FramePtr", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "Reserved", ".", "set", "(", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{"], "File": "ARMBaseRegisterInfo1", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17176, "Length": 75, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "parsePCRel", "(", "Operands", ",", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ",", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser3", "Func": "parsePCRel32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17177, "Length": 22, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "ResultReg", "=", "emitLSL_ri", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "false", ",", "Addr", ".", "getShift", "(", ")", ",", "true", ")", ";", "else", "if", "(", "Addr", ".", "getExtendType", "(", ")", "==", "<STR_LIT>", ")", "ResultReg", "=", "emitLSL_ri", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "false", ",", "Addr", ".", "getShift", "(", ")", ",", "false", ")", ";", "else", "ResultReg", "=", "emitLSL_ri", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "getOffsetReg", "(", ")", ",", "false", ",", "Addr", ".", "getShift", "(", ")", ")", ";", "}", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "Addr", ".", "setReg", "(", "ResultReg", ")", ";", "Addr", ".", "setOffsetReg", "(", "<NUM_LIT>", ")", ";", "Addr", ".", "setShift", "(", "<NUM_LIT>", ")", ";", "Addr", ".", "setExtendType", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "ImmediateOffsetNeedsLowering", ")", "{", "unsigned", "ResultReg", "=", "<NUM_LIT>", ";", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "ResultReg", "=", "FastEmit_ri_", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Addr", ".", "getReg", "(", ")", ",", "false", ",", "Offset", ",", "<STR_LIT>", ")", ";", "else", "ResultReg", "=", "FastEmit_i", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Offset", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "Addr", ".", "setReg", "(", "ResultReg", ")", ";", "Addr", ".", "setOffset", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64FastISel64", "Func": "SimplifyAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17178, "Length": 212, "Cover_Rate": 0.31547619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "int64_t", "NumOfVReg", "=", "Amount", "/", "<NUM_LIT>", ";", "Register", "VL", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VL", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "NumOfVReg", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isPowerOf2_32", "(", "NumOfVReg", ")", ")", "{", "uint32_t", "ShiftAmount", "=", "Log2_32", "(", "NumOfVReg", ")", ";", "if", "(", "ShiftAmount", "==", "<NUM_LIT>", ")", "return", "VL", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VL", ")", ".", "addReg", "(", "VL", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "ShiftAmount", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "NumOfVReg", "-", "<NUM_LIT>", ")", ")", "{", "Register", "ScaledRegister", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "uint32_t", "ShiftAmount", "=", "Log2_32", "(", "NumOfVReg", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScaledRegister", ")", ".", "addReg", "(", "VL", ")", ".", "addImm", "(", "ShiftAmount", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VL", ")", ".", "addReg", "(", "ScaledRegister", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "VL", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "NumOfVReg", "+", "<NUM_LIT>", ")", ")", "{", "Register", "ScaledRegister", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "uint32_t", "ShiftAmount", "=", "Log2_32", "(", "NumOfVReg", "+", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScaledRegister", ")", ".", "addReg", "(", "VL", ")", ".", "addImm", "(", "ShiftAmount", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VL", ")", ".", "addReg", "(", "ScaledRegister", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "VL", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "{", "Register", "N", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "NumOfVReg", ")", ")", "movImm", "(", "MBB", ",", "II", ",", "DL", ",", "N", ",", "NumOfVReg", ")", ";", "else", "{", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "N", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumOfVReg", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "if", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasStdExtM", "(", ")", ")", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ".", "diagnose", "(", "DiagnosticInfoUnsupported", "{", "MF", ".", "getFunction", "(", ")", ",", "<STR_LIT>", "}", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VL", ")", ".", "addReg", "(", "VL", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "N", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "return", "VL", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)", "Func": "getVLENFactoredAmount", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17179, "Length": 508, "Cover_Rate": 0.8509212730318257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_subaddhx_pi16", "(", "__m64", "a", ",", "__m64", "b", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wsubaddhx", "(", "(", "__v4hi", ")", "a", ",", "(", "__v4hi", ")", "b", ")", ";"], "File": "mmintrin", "Func": "_mm_subaddhx_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17180, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{"], "ground_truth": ["}"], "File": "M68kAsmPrinter", "Func": "emitFunctionBodyStart", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17181, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "create<ISA_LIT>BranchSelectionPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "PPCTargetMachine18", "Func": "addPreEmitPass", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17182, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "ZExt", "=", "lowerVectorShuffleAsZeroOrAnyExtend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "ZExt", ";", "int", "NumV2Elements", "=", "count_if", "(", "Mask", ",", "[", "]", "(", "int", "M", ")", "{", "return", "M", ">=", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "const", "int", "UnpackLoMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "int", "UnpackHiMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "Mask", "=", "UnpackLoMask", ";", "else", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", "Mask", "=", "UnpackHiMask", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVLX", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "}", "if", "(", "!", "isSingleSHUFPSMask", "(", "Mask", ")", ")", "{", "if", "(", "IsBlendSupported", ")", "return", "lowerVectorShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "Unpack", "=", "lowerVectorShuffleAsPermuteAndUnpack", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Unpack", ";", "}"], "ground_truth": ["SDValue", "CastV1", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ";"], "File": "X86ISelLowering11", "Func": "lowerV4I32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17183, "Length": 486, "Cover_Rate": 0.7751196172248804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtrn2q_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17184, "Length": 91, "Cover_Rate": 0.91, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "Mang", ",", "*", "this", ")", ";"], "ground_truth": ["MCInst", "TmpInst", ";"], "File": "OpenRISCAsmPrinter", "Func": "EmitInstruction", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17185, "Length": 15, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "matchANDXORWithAllOnesAsANDNP", "(", "N", ",", "X", ",", "Y", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "X", ",", "Y", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering", "Func": "combineANDXORWithAllOnesIntoANDNP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17186, "Length": 35, "Cover_Rate": 0.33653846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "DestBB", "=", "getDestBlock", "(", "MI", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "std", "::", "prev", "(", "MBB", "->", "getLastNonDebugInstr", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "isBlockInRange", "(", "MI", ",", "NewDest", ",", "getBranchDisplacementBits", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "unsigned", "OpNum", "=", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getOppositeConditionOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "invertBccCondition", "(", "MI", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "MachineBasicBlock", "*", "TBB", ",", "*", "FBB", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "TII", "->", "AnalyzeBranch", "(", "*", "MBB", ",", "TBB", ",", "FBB", ",", "Cond", ",", "false", ")", ";", "MachineBasicBlock", "*", "NewBB", "=", "splitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "MBB", "->", "back", "(", ")", ")", ";", "BlockInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Size", "-=", "delta", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "MBB", "->", "replaceSuccessor", "(", "FBB", ",", "NewBB", ")", ";", "NewBB", "->", "addSuccessor", "(", "FBB", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "&", "*", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "getOppositeConditionOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64BranchRelaxation7", "Func": "fixupConditionalBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17187, "Length": 415, "Cover_Rate": 0.6682769726247987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "auto", "*", "BKey", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "F", ".", "getParent", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ")", ")", "return", "BKey", "->", "getZExtValue", "(", ")", ";", "return", "false", ";", "}", "const", "StringRef", "Key", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";"], "ground_truth": ["assert", "(", "Key", ".", "equals_insensitive", "(", "<STR_LIT>", ")", "||", "Key", ".", "equals_insensitive", "(", "<STR_LIT>", ")", ")", ";"], "File": "AArch64MachineFunctionInfo", "Func": "ShouldSignWithBKey", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17188, "Length": 69, "Cover_Rate": 0.696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>32Target", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Z", "(", "getThe<ISA_LIT>LogicalTarget", "(", ")", ")", ";"], "File": "SPIRVAsmPrinter1", "Func": "LLVMInitializeSPIRVAsmPrinter", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17189, "Length": 33, "Cover_Rate": 0.825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_PTRTOINT", ":", "return", "selectCOPY", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_CONSTANT", ":", "case", "TargetOpcode", "::", "G_FCONSTANT", ":", "return", "selectG_CONSTANT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_EXTRACT", ":", "return", "selectG_EXTRACT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_MERGE_VALUES", ":", "case", "TargetOpcode", "::", "G_BUILD_VECTOR", ":", "case", "TargetOpcode", "::", "G_CONCAT_VECTORS", ":", "return", "selectG_MERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_UNMERGE_VALUES", ":", "return", "selectG_UNMERGE_VALUES", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_PTR_ADD", ":", "return", "selectG_PTR_ADD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_IMPLICIT_DEF", ":", "return", "selectG_IMPLICIT_DEF", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INSERT", ":", "return", "selectG_INSERT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", ":", "return", "selectG_INTRIN<ISA_LIT>C", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", ":", "return", "selectG_INTRIN<ISA_LIT>C_W_<ISA_LIT>DE_EFFECTS", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_ICMP", ":", "if", "(", "selectG_ICMP", "(", "I", ")", ")", "return", "true", ";", "return", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_ATOMIC_CMPXCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XCHG", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_ADD", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_SUB", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_AND", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_OR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_XOR", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_MAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMIN", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_UMAX", ":", "case", "TargetOpcode", "::", "G_ATOMICRMW_FADD", ":", "return", "selectG_LOAD_ATOMICRMW", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SELECT", ":", "return", "selectG_SELECT", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_TRUNC", ":", "return", "selectG_TRUNC", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_SEXT", ":", "case", "TargetOpcode", "::", "G_ZEXT", ":", "case", "TargetOpcode", "::", "G_ANYEXT", ":", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "selectG_SZA_EXT", "(", "I", ")", ";"], "ground_truth": ["case", "TargetOpcode", "::", "G_BRCOND", ":"], "File": "AMDGPUInstructionSelector57", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17190, "Length": 292, "Cover_Rate": 0.5387453874538746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "aarch64_validate_mbranch_protection", "(", "const", "char", "*", "const_str", ")", "{", "char", "*", "str", "=", "(", "char", "*", ")", "xmalloc", "(", "strlen", "(", "const_str", ")", ")", ";", "enum", "aarch64_parse_opt_result", "res", "=", "aarch64_parse_branch_protection", "(", "const_str", ",", "&", "str", ")", ";", "if", "(", "res", "==", "AARCH64_PARSE_INVALID_ARG", ")", "error", "(", "<STR_LIT>", ",", "str", ")", ";"], "ground_truth": ["else", "if", "(", "res", "==", "AARCH64_PARSE_MISSING_ARG", ")", "error", "(", "<STR_LIT>", ")", ";"], "File": "aarch64", "Func": "aarch64_validate_mbranch_protection", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17191, "Length": 63, "Cover_Rate": 0.8513513513513513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SubRegMask", "==", "LaneMask", ")", "{", "Func", "(", "Idx", ")", ";", "return", ";", "}", "if", "(", "(", "SubRegMask", "&", "~", "LaneMask", ")", ".", "any", "(", ")", "||", "(", "SubRegMask", "&", "LaneMask", ")", ".", "none", "(", ")", ")", "continue", ";", "CoveringSubregs", ".", "push_back", "(", "Idx", ")", ";", "}", "llvm", "::", "sort", "(", "CoveringSubregs", ".", "begin", "(", ")", ",", "CoveringSubregs", ".", "end", "(", ")", ",", "[", "this", "]", "(", "unsigned", "A", ",", "unsigned", "B", ")", "{", "LaneBitmask", "MaskA", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "A", ")", ";", "LaneBitmask", "MaskB", "=", "TRI", "->", "getSubRegIndexLaneMask", "(", "B", ")", ";", "unsigned", "NA", "=", "MaskA", ".", "getNumLanes", "(", ")", ";", "unsigned", "NB", "=", "MaskB", ".", "getNumLanes", "(", ")", ";", "if", "(", "NA", "!=", "NB", ")", "return", "NA", ">", "NB", ";", "return", "MaskA", ".", "getHighestLane", "(", ")", ">", "MaskB", ".", "getHighestLane", "(", ")", ";"], "ground_truth": ["}", ")", ";"], "File": "SIFormMemoryClauses", "Func": "forAllLanes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17192, "Length": 140, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17193, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "Aggressive", ")", "return", "false", ";"], "ground_truth": ["if", "(", "getFMAPatterns", "(", "Root", ",", "Patterns", ",", "DoRegPressureReduce", ")", ")", "return", "true", ";"], "File": "PPCInstrInfo", "Func": "getMachineCombinerPatterns", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17194, "Length": 54, "Cover_Rate": 0.8059701492537313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "CJGFrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17195, "Length": 98, "Cover_Rate": 0.6853146853146853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "AMDGPUOperand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<", "AMDGPUOperand", ">", "(", "Register", ")", ";", "Op", "->", "Reg", ".", "RegNo", "=", "RegNo", ";", "Op", "->", "Reg", ".", "TRI", "=", "TRI", ";"], "ground_truth": ["Op", "->", "Reg", ".", "Modifiers", "=", "-", "<NUM_LIT>", ";"], "File": "AMDGPUAsmParser18", "Func": "CreateReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17196, "Length": 62, "Cover_Rate": 0.7948717948717948, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Constants", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Constants", "[", "i", "]", ".", "isMachineConstantPoolEntry", "(", ")", "&&", "(", "Constants", "[", "i", "]", ".", "getAlignment", "(", ")", "&", "AlignMask", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "(", "<ISA_LIT>ConstantPoolValue", "*", ")", "Constants", "[", "i", "]", ".", "Val", ".", "MachineCPVal", ";", "if", "(", "Derived", "*", "APC", "=", "dyn_cast", "<", "Derived", ">", "(", "CPV", ")", ")", "if", "(", "cast", "<", "Derived", ">", "(", "this", ")", "->", "equals", "(", "APC", ")", ")", "return", "i", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue", "Func": "getExistingMachineCPValueImpl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17197, "Length": 100, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "!", "TARGET_64BIT", "&&", "mode", "==", "TImode", "&&", "type", "&&", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_must_pass_in_stack", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17198, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_mul_round_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "const", "int", "__R", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_mulsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask_mul_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17199, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "CSKYISelLowering", "Func": "LowerOperation", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17200, "Length": 44, "Cover_Rate": 0.3235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", ".", "begin", "(", ")", ",", "EReg", "=", "<STR_LIT>", ".", "end", "(", ")", ";", "Reg", "!=", "EReg", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "if", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "else", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "{", "const", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "<ISA_LIT>FI", "->", "hasSaveS2", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", ".", "useSmallSection", "(", ")", ")", "{"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "MipsRegisterInfo21", "Func": "getReservedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17201, "Length": 277, "Cover_Rate": 0.43759873617693523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMatrixIndexGPR32_12_15RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "getRegister", "(", "RegNo", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "AArch64Disassembler33", "Func": "DecodeMatrixIndexGPR32_12_15RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17202, "Length": 54, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", ".", "isVirtual", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "PHIInfo", ".", "isSource", "(", "Reg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "addLiveOut", "(", "Reg", ")", ";", "}", "else", "{"], "ground_truth": ["for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "storeLiveOutReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17203, "Length": 77, "Cover_Rate": 0.3168724279835391, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["if", "(", "Constraint", ".", "length", "(", ")", "==", "<NUM_LIT>", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'A'", ")", "{"], "File": "SIISelLowering140", "Func": "LowerAsmOperandForConstraint", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17204, "Length": 47, "Cover_Rate": 0.6351351351351351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "iss8Imm64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17205, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "&", "TRI", "=", "TII", "->", "getRegisterInfo", "(", ")", ";", "for", "(", "MachineInstr", "::", "const_mop_iterator", "MOI", "=", "Def", "->", "operands_begin", "(", ")", ",", "MOE", "=", "Def", "->", "operands_end", "(", ")", ";", "MOI", "!=", "MOE", ";", "++", "MOI", ")", "{"], "ground_truth": ["if", "(", "!", "MOI", "->", "isReg", "(", ")", "||", "!", "MOI", "->", "isDef", "(", ")", "||", "TRI", ".", "isPhysRegLiveAcrossClauses", "(", "MOI", "->", "getReg", "(", ")", ")", ")", "continue", ";"], "File": "R600EmitClauseMarkers19", "Func": "canClauseLocalKillFitInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17206, "Length": 69, "Cover_Rate": 0.3094170403587444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NODE_NAME_CASE", "(", "RET_FLAG", ")", ";", "NODE_NAME_CASE", "(", "BRANCH_COND", ")", ";"], "ground_truth": ["NODE_NAME_CASE", "(", "DWORDADDR", ")", "NODE_NAME_CASE", "(", "FRACT", ")", "NODE_NAME_CASE", "(", "FMAX", ")", "NODE_NAME_CASE", "(", "SMAX", ")", "NODE_NAME_CASE", "(", "UMAX", ")", "NODE_NAME_CASE", "(", "FMIN", ")", "NODE_NAME_CASE", "(", "SMIN", ")", "NODE_NAME_CASE", "(", "UMIN", ")", "NODE_NAME_CASE", "(", "BFE_U32", ")", "NODE_NAME_CASE", "(", "BFE_I32", ")", "NODE_NAME_CASE", "(", "BFI", ")", "NODE_NAME_CASE", "(", "BFM", ")", "NODE_NAME_CASE", "(", "MUL_U24", ")", "NODE_NAME_CASE", "(", "MUL_I24", ")", "NODE_NAME_CASE", "(", "MAD_U24", ")", "NODE_NAME_CASE", "(", "MAD_I24", ")", "NODE_NAME_CASE", "(", "URECIP", ")", "NODE_NAME_CASE", "(", "DOT4", ")", "NODE_NAME_CASE", "(", "EXPORT", ")", "NODE_NAME_CASE", "(", "CONST_ADDRESS", ")", "NODE_NAME_CASE", "(", "REGISTER_LOAD", ")", "NODE_NAME_CASE", "(", "REGISTER_STORE", ")", "NODE_NAME_CASE", "(", "LOAD_CONSTANT", ")", "NODE_NAME_CASE", "(", "LOAD_INPUT", ")", "NODE_NAME_CASE", "(", "SAMPLE", ")", "NODE_NAME_CASE", "(", "SAMPLEB", ")", "NODE_NAME_CASE", "(", "SAMPLED", ")", "NODE_NAME_CASE", "(", "SAMPLEL", ")", "NODE_NAME_CASE", "(", "STORE_MSKOR", ")", "NODE_NAME_CASE", "(", "TBUFFER_STORE_FORMAT", ")", "}"], "File": "AMDGPUISelLowering67", "Func": "getTargetNodeName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17207, "Length": 131, "Cover_Rate": 0.7751479289940828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "I8", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "U8", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "I16", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "U16", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "F16", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "I32", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "U32", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "F32", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "I64", ")", ";", "YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "U64", ")", ";"], "ground_truth": ["YIO", ".", "enumCase", "(", "EN", ",", "<STR_LIT>", ",", "ValueType", "::", "F64", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer1", "Func": "enumeration", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17208, "Length": 143, "Cover_Rate": 0.8411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "!", "I", "->", "isTerminator", "(", ")", ")", "break", ";", "MBBI", "--", ";", "}", "if", "(", "NumBytes", ")", "{", "unsigned", "FP", "=", "TII", ".", "getRegisterInfo", "(", ")", ".", "getFrameRegister", "(", "MF", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FP", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FP", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FP", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["}"], "File": "GBZ80FrameLowering (2)", "Func": "emitEpilogue", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17209, "Length": 137, "Cover_Rate": 0.47735191637630664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VLMUL", ")", "{", "case", "<STR_LIT>", "::", "LMUL_RESERVED", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "LMUL_1", ":", "case", "<STR_LIT>", "::", "LMUL_2", ":", "case", "<STR_LIT>", "::", "LMUL_4", ":", "case", "<STR_LIT>", "::", "LMUL_8", ":", "{", "unsigned", "LMul", "=", "<NUM_LIT>", "<<", "static_cast", "<", "unsigned", ">", "(", "VLMUL", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "LMul", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "LMUL_F2", ":", "case", "<STR_LIT>", "::", "LMUL_F4", ":", "case", "<STR_LIT>", "::", "LMUL_F8", ":", "{", "unsigned", "LMul", "=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "static_cast", "<", "unsigned", ">", "(", "VLMUL", ")", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "LMul", ";", "break", ";", "}", "}", "if", "(", "isTailAgnostic", "(", "VType", ")", ")", "OS", "<<", "<STR_LIT>", ";", "else", "OS", "<<", "<STR_LIT>", ";", "if", "(", "isMaskAgnostic", "(", "VType", ")", ")", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["else", "OS", "<<", "<STR_LIT>", ";"], "File": "RISCVBaseInfo7", "Func": "printVType", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17210, "Length": 133, "Cover_Rate": 0.7112299465240641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "}", "int64_t", "ShiftAmount", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "ShiftAmount", "<", "<NUM_LIT>", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImmWithLSL", "(", "Imm", ",", "ShiftAmount", ",", "false", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AArch64AsmParser13", "Func": "ParseImmWithLSLOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17211, "Length": 118, "Cover_Rate": 0.3818770226537217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "unpackFromRegLoc", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Chain", ",", "const", "CCValAssign", "&", "VA", ",", "const", "SDLoc", "&", "DL", ",", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "SDValue", "Val", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "LocVT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "RISCVISelLowering1", "Func": "unpackFromRegLoc", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17212, "Length": 75, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackendELF", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "uint8_t", "OSABI", ",", "bool", "IsLittle", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ",", "IsLittle", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendELF12", "Func": "ARMAsmBackendELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17213, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "MSP430Subtarget15", "Func": "MSP430Subtarget", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17214, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "std", "::", "move", "(", "OW", ")", ",", "std", "::", "move", "(", "CE", ")", ")", ";"], "ground_truth": ["}"], "File": "AGCMCELFStreamer", "Func": "createAGCMCELFStreamer", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17215, "Length": 29, "Cover_Rate": 0.3972602739726027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Alignment", "=", "IntrAlign", "->", "getLimitedValue", "(", ")", "<", "MemAlign", "?", "MemAlign", ":", "IntrAlign", "->", "getLimitedValue", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "Alignment", ")", ")", "return", "nullptr", ";", "auto", "*", "BCastInst", "=", "Builder", ".", "CreateBitCast", "(", "II", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "PointerType", "::", "get", "(", "II", ".", "getType", "(", ")", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "Builder", ".", "CreateAlignedLoad", "(", "II", ".", "getType", "(", ")", ",", "BCastInst", ",", "Align", "(", "Alignment", ")", ")", ";"], "File": "ARMTargetTransformInfo14", "Func": "simplifyNeonVld1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17216, "Length": 78, "Cover_Rate": 0.6290322580645161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "*", "Icmp1", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "Inst", ")", ")", "{", "Value", "*", "Icmp1Op1", "=", "Icmp1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "Constant", ">", "(", "Icmp1Op1", ")", ")", "return", "false", ";", "isCandidate", "=", "true", ";", "continue", ";", "}", "if", "(", "Inst", "->", "getParent", "(", ")", "==", "I", ".", "getParent", "(", ")", ")", "continue", ";", "for", "(", "auto", "&", "I2", ":", "*", "Inst", "->", "getParent", "(", ")", ")", "{", "if", "(", "dyn_cast", "<", "CallInst", ">", "(", "&", "I2", ")", ")", "return", "false", ";", "if", "(", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I2", ")", "||", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I2", ")", ")", "return", "false", ";", "if", "(", "&", "I2", "==", "Inst", ")", "break", ";", "}", "if", "(", "Inst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "ZExt", "||", "Inst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "SExt", ")", "{", "PassThroughInfo", "Info", "(", "&", "I", ",", "Inst", ",", "<NUM_LIT>", ")", ";", "Candidates", ".", "push_back", "(", "Info", ")", ";", "}", "else", "if", "(", "auto", "*", "GI", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Inst", ")", ")", "{", "unsigned", "i", ",", "e", ";", "for", "(", "i", "=", "<NUM_LIT>", ",", "e", "=", "GI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "V", "=", "GI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "V", "==", "&", "I", ")", "break", ";", "}", "if", "(", "i", "==", "e", ")", "continue", ";", "PassThroughInfo", "Info", "(", "&", "I", ",", "GI", ",", "i", ")", ";", "Candidates", ".", "push_back", "(", "Info", ")", ";", "}"], "ground_truth": ["}"], "File": "BPFAdjustOpt5", "Func": "avoidSpeculation", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17217, "Length": 258, "Cover_Rate": 0.5863636363636363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>RegisterInfo", "::", "getBaseRegister", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo (3)", "Func": "getBaseRegister", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17218, "Length": 12, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetAsmInfo", "::", "PreferredEHDataFormat", "(", "Reason", ",", "Global", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetAsmInfo", "Func": "PreferredEHDataFormat", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17219, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vandq_x", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vandq_x_f32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vandq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17220, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CI", "->", "isCallee", "(", "&", "U", ")", ")", "Printfs", ".", "push_back", "(", "CI", ")", ";", "}", "}", "if", "(", "Printfs", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "auto", "HostcallFunction", "=", "M", ".", "getFunction", "(", "<STR_LIT>", ")", ")", "{", "for", "(", "auto", "&", "U", ":", "HostcallFunction", "->", "uses", "(", ")", ")", "{", "if", "(", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ".", "getUser", "(", ")", ")", ")", "{", "M", ".", "getContext", "(", ")", ".", "emitError", "(", "CI", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "TD", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "auto", "DTWP", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTWP", "?", "&", "DTWP", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "auto", "GetTLI", "=", "[", "this", "]", "(", "Function", "&", "F", ")", "->", "TargetLibraryInfo", "&", "{"], "ground_truth": ["return", "this", "->", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", "F", ")", ";"], "File": "AMDGPUPrintfRuntimeBinding10", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17221, "Length": 153, "Cover_Rate": 0.6144578313253012, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";"], "ground_truth": ["Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateToken", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17222, "Length": 24, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "Ops", ".", "push_back", "(", "TexRef", ")", ";", "Ops", ".", "push_back", "(", "SampRef", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Chain", ")", ";"], "ground_truth": ["Ret", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getVTList", "(", ")", ",", "Ops", ")", ";"], "File": "NVPTXISelDAGToDAG26", "Func": "SelectTextureIntrinsic", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17223, "Length": 253, "Cover_Rate": 0.37537091988130566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_lddqu_si128", "(", "__m128i", "const", "*", "__P", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "(", "vec_vsx_ld", "(", "<NUM_LIT>", ",", "(", "signed", "int", "const", "*", ")", "__P", ")", ")", ";"], "File": "pmmintrin", "Func": "_mm_lddqu_si128", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17224, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", ">=", "-", "<NUM_LIT>", "&&", "Val", "<=", "<NUM_LIT>", ")", "{"], "ground_truth": ["Imm", "=", "Val", ";"], "File": "SystemZISelDAGToDAG16", "Func": "isImmSExt20", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17225, "Length": 16, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCExpr", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ")", ":", "Kind", "(", "Kind", ")", ",", "Expr", "(", "Expr", ")", "{"], "ground_truth": ["}"], "File": "PPCMCExpr10", "Func": "PPCMCExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17226, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "MipsAsmParser47", "Func": "isCheri", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17227, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CONST_INT_P", "(", "length", ")", ")", "{", "if", "(", "INTVAL", "(", "length", ")", "<=", "MIPS_MAX_MOVE_BYTES_STRAIGHT", ")", "{", "mips_block_move_straight", "(", "dest", ",", "src", ",", "INTVAL", "(", "length", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "optimize", ")", "{", "mips_block_move_loop", "(", "dest", ",", "src", ",", "INTVAL", "(", "length", ")", ",", "MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "mips", "Func": "mips_expand_block_move", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17228, "Length": 62, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "X86TargetMachine101", "Func": "X86PassConfig", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17229, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_cmpneq_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17230, "Length": 26, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OP_COPY", "=", "<NUM_LIT>", ",", "OP_VREV", ",", "OP_VDUP0", ",", "OP_VDUP1", ",", "OP_VDUP2", ",", "OP_VDUP3", ",", "OP_VEXT1", ",", "OP_VEXT2", ",", "OP_VEXT3", ",", "OP_VUZPL", ",", "OP_VUZPR", ",", "OP_VZIPL", ",", "OP_VZIPR", ",", "OP_VTRNL", ",", "OP_VTRNR", "}", ";", "if", "(", "OpNum", "==", "OP_COPY", ")", "{", "if", "(", "LHSID", "==", "(", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "return", "LHS", ";", "assert", "(", "LHSID", "==", "(", "(", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "RHS", ";", "}", "SDValue", "OpLHS", ",", "OpRHS", ";", "OpLHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "LHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "OpRHS", "=", "GeneratePerfectShuffle", "(", "PerfectShuffleTable", "[", "RHSID", "]", ",", "LHS", ",", "RHS", ",", "DAG", ",", "dl", ")", ";", "EVT", "VT", "=", "OpLHS", ".", "getValueType", "(", ")", ";", "switch", "(", "OpNum", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLHS", ")", ";", "case", "OP_VDUP0", ":", "case", "OP_VDUP1", ":", "case", "OP_VDUP2", ":", "case", "OP_VDUP3", ":", "{", "EVT", "EltTy", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "Opcode", ";"], "ground_truth": ["if", "(", "EltTy", "==", "<STR_LIT>", ")", "Opcode", "=", "<STR_LIT>", ";"], "File": "AArch64ISelLowering (2)1", "Func": "GeneratePerfectShuffle", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17231, "Length": 277, "Cover_Rate": 0.38472222222222224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Result", "=", "ExplicitKernArgSize", ";", "ExplicitKernArgSize", "+=", "Size", ";", "MaxKernArgAlign", "=", "std", "::", "max", "(", "Align", ",", "MaxKernArgAlign", ")", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction24", "Func": "allocateKernArg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17232, "Length": 24, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SubIdx", "=", "<STR_LIT>", ";", "SwapOps", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<NUM_LIT>", ";", "SwapOps", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "SubIdx", "=", "<NUM_LIT>", ";", "SwapOps", "=", "true", ";", "break", ";", "}", "Register", "FirstReg", "=", "SwapOps", "?", "FalseReg", ":", "TrueReg", ",", "SecondReg", "=", "SwapOps", "?", "TrueReg", ":", "FalseReg", ";", "if", "(", "MRI", ".", "getRegClass", "(", "FirstReg", ")", "->", "contains", "(", "<STR_LIT>", ")", "||", "MRI", ".", "getRegClass", "(", "FirstReg", ")", "->", "contains", "(", "<STR_LIT>", ")", ")", "{", "const", "TargetRegisterClass", "*", "FirstRC", "=", "MRI", ".", "getRegClass", "(", "FirstReg", ")", "->", "contains", "(", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "Register", "OldFirstReg", "=", "FirstReg", ";"], "ground_truth": ["FirstReg", "=", "MRI", ".", "createVirtualRegister", "(", "FirstRC", ")", ";"], "File": "PPCInstrInfo", "Func": "insertSelect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17233, "Length": 219, "Cover_Rate": 0.3680672268907563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isUnsupportedFloatingType", "(", "LHS", ".", "getValueType", "(", ")", ")", ")", "{", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "softenSetCCOperands", "(", "DAG", ",", "LHS", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "CC", "=", "<STR_LIT>", ";", "}", "}", "unsigned", "Opc", "=", "LHS", ".", "getOpcode", "(", ")", ";", "bool", "OptimizeMul", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ";", "if", "(", "LHS", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "isOneConstant", "(", "RHS", ")", "||", "isNullConstant", "(", "RHS", ")", ")", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "OptimizeMul", ")", "&&", "(", "CC", "==", "<STR_LIT>", "||", "CC", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "LHS", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Value", ",", "OverflowCmp", ";", "SDValue", "<ISA_LIT>cc", ";", "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "get<ISA_LIT>XALUOOp", "(", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "<ISA_LIT>cc", ")", ";", "if", "(", "(", "CC", "==", "<STR_LIT>", ")", "!=", "isOneConstant", "(", "RHS", ")", ")", "{", "<STR_LIT>", "CondCode", "=", "(", "<STR_LIT>", ")", "cast", "<", "const", "ConstantSDNode", ">", "(", "<ISA_LIT>cc", ")", "->", "getZExtValue", "(", ")", ";", "CondCode", "=", "<STR_LIT>", "(", "CondCode", ")", ";", "<ISA_LIT>cc", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "SDLoc", "(", "<ISA_LIT>cc", ")", ",", "<STR_LIT>", ")", ";", "}", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Dest", ",", "<ISA_LIT>cc", ",", "CCR", ",", "OverflowCmp", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerBR_CC", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17234, "Length": 382, "Cover_Rate": 0.5218579234972678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchesOut", "[", "Target", "]", "=", "make_unique", "<", "Branch", ">", "(", "Condition", ",", "Code", ")", ";"], "ground_truth": ["}"], "File": "Relooper3", "Func": "AddBranchTo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17235, "Length": 16, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "dwarf_pattern", ",", "REG_NOTES", "(", "insn", ")", ")", ";"], "ground_truth": ["}"], "File": "iq20002", "Func": "iq2000_annotate_frame_insn", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17236, "Length": 25, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUInstrInfo", "::", "canFoldMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstrInfo10", "Func": "canFoldMemoryOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17237, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>FastISel", "::", "TargetMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "AI", ")", ")", "return", "<NUM_LIT>", ";", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "AI", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "false", ";"], "ground_truth": ["DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";"], "File": "ARMFastISel41", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17238, "Length": 67, "Cover_Rate": 0.42138364779874216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "NOREXRegClasses", "[", "RegIdx", "]", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "GPRRegClasses", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", "}", ";", "return", "RC", "->", "hasSuperClassEq", "(", "GPRRegClasses", "[", "RegIdx", "]", ")", ";"], "ground_truth": ["}"], "File": "X86SpeculativeLoadHardening16", "Func": "canHardenRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17239, "Length": 45, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "HalfWidthLowDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "File": "ECLairDisassembler", "Func": "DecodeHalfWidthLowRegisterClass", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17240, "Length": 20, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCFIntrinsic", "(", "const", "SDNode", "*", "Intr", ")", "const", "{", "if", "(", "Intr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Intr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "if", "(", "Intr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "Intr", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SIISelLowering113", "Func": "isCFIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17241, "Length": 119, "Cover_Rate": 0.8686131386861314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Tile64VLIWPacketizerList", "::", "isDirectJump", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["return", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "File": "Tile64VLIWPacketizer", "Func": "isDirectJump", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17242, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MEM_P", "(", "SET_DEST", "(", "in_set", ")", ")", ")", "{", "out_set", "=", "single_set", "(", "out_insn", ")", ";", "if", "(", "!", "out_set", ")", "{", "out_pat", "=", "PATTERN", "(", "out_insn", ")", ";", "if", "(", "GET_CODE", "(", "out_pat", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "out_pat", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "out_exp", "=", "XVECEXP", "(", "out_pat", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "(", "GET_CODE", "(", "out_exp", ")", "==", "CLOBBER", ")", "||", "(", "GET_CODE", "(", "out_exp", ")", "==", "USE", ")", ")", "continue", ";", "else", "if", "(", "GET_CODE", "(", "out_exp", ")", "!=", "SET", ")", "return", "false", ";", "}", "}", "}", "}", "}", "else", "{", "in_pat", "=", "PATTERN", "(", "in_insn", ")", ";", "if", "(", "GET_CODE", "(", "in_pat", ")", "!=", "PARALLEL", ")", "return", "false", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "in_pat", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "{", "in_exp", "=", "XVECEXP", "(", "in_pat", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "(", "GET_CODE", "(", "in_exp", ")", "==", "CLOBBER", ")", "||", "(", "GET_CODE", "(", "in_exp", ")", "==", "USE", ")", ")", "continue", ";", "else", "if", "(", "GET_CODE", "(", "in_exp", ")", "!=", "SET", ")", "return", "false", ";", "if", "(", "MEM_P", "(", "SET_DEST", "(", "in_exp", ")", ")", ")", "{", "out_set", "=", "single_set", "(", "out_insn", ")", ";", "if", "(", "!", "out_set", ")", "{", "out_pat", "=", "PATTERN", "(", "out_insn", ")", ";", "if", "(", "GET_CODE", "(", "out_pat", ")", "!=", "PARALLEL", ")", "return", "false", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "XVECLEN", "(", "out_pat", ",", "<NUM_LIT>", ")", ";", "j", "++", ")", "{", "out_exp", "=", "XVECEXP", "(", "out_pat", ",", "<NUM_LIT>", ",", "j", ")", ";", "if", "(", "(", "GET_CODE", "(", "out_exp", ")", "==", "CLOBBER", ")", "||", "(", "GET_CODE", "(", "out_exp", ")", "==", "USE", ")", ")", "continue", ";", "else", "if", "(", "GET_CODE", "(", "out_exp", ")", "!=", "SET", ")", "return", "false", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_store_data_bypass_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17243, "Length": 309, "Cover_Rate": 0.8512396694214877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "C", "||", "C", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}"], "ground_truth": ["if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "WidenMaskArithmetic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";"], "File": "X86ISelLowering1", "Func": "PerformZExtCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17244, "Length": 194, "Cover_Rate": 0.43207126948775054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDot1Insts", "(", ")", "const", "{", "return", "HasDot1Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasDot1Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17245, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FloatingParmsNum", ";"], "ground_truth": ["}"], "File": "PPCMachineFunctionInfo12", "Func": "getFloatingPointParmsNum", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17246, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "X86ISelLowering149", "Func": "EmitRDPKRU", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17247, "Length": 90, "Cover_Rate": 0.6338028169014085, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_movaps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_mov_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17248, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", "+", "GV", "->", "getName", "(", ")", ",", "false", ")", ";", "}", "auto", "GlobalGet", "=", "PtrVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "char", "*", "BaseName", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "SDValue", "BaseAddr", "(", "DAG", ".", "getMachineNode", "(", "GlobalGet", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetExternalSymbol", "(", "BaseName", ",", "PtrVT", ")", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "TLSOffset", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "GA", "->", "getOffset", "(", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "SymOffset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TLSOffset", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "BaseAddr", ",", "SymOffset", ")", ";"], "File": "WebAssemblyISelLowering26", "Func": "LowerGlobalTLSAddress", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17249, "Length": 118, "Cover_Rate": 0.48360655737704916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "if", "(", "(", "Count", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uint64_t", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Count", ";", "++", "I", ")", "OS", "<<", "<STR_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "M88kMCAsmBackend", "Func": "writeNopData", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17250, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "defaultTokenHasSuffix", "(", ")", "const", "{"], "ground_truth": ["StringRef", "Token", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "defaultTokenHasSuffix", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17251, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptimizeSize", "=", "MinimizeSize", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "array_lengthof", "(", "ReduceTable", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "FromOpc", "=", "ReduceTable", "[", "i", "]", ".", "WideOpc", ";"], "ground_truth": ["if", "(", "!", "ReduceOpcodeMap", ".", "insert", "(", "std", "::", "make_pair", "(", "FromOpc", ",", "i", ")", ")", ".", "second", ")", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "Thumb2SizeReduction15", "Func": "Thumb2SizeReduce", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17252, "Length": 64, "Cover_Rate": 0.8311688311688312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvtps2udq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_cvtps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17253, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printT2AddrModeImm12Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "OffImm", "=", "MO2", ".", "getImm", "(", ")", ";"], "ground_truth": ["if", "(", "OffImm", ")", "O", "<<", "<STR_LIT>", "<<", "OffImm", ";"], "File": "ARMInstPrinter14", "Func": "printT2AddrModeImm12Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17254, "Length": 76, "Cover_Rate": 0.9382716049382716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Store", ";"], "ground_truth": ["}"], "File": "HexagonShuffler", "Func": "mayStore", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17255, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "cmp", "=", "gen_float_relational", "(", "test_code", ",", "cmp0", ",", "cmp1", ")", ";", "break", ";", "}", "case", "E_DFmode", ":", "default", ":", "fatal_insn", "(", "<STR_LIT>", ",", "gen_rtx_fmt_ee", "(", "test_code", ",", "VOIDmode", ",", "cmp0", ",", "cmp1", ")", ")", ";", "case", "E_SImode", ":"], "ground_truth": ["cmp", "=", "gen_int_relational", "(", "test_code", ",", "cmp0", ",", "cmp1", ")", ";"], "File": "xtensa1", "Func": "xtensa_expand_conditional_branch", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17256, "Length": 54, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_CODE", "(", "op", ")", "==", "EQ", "||", "GET_CODE", "(", "op", ")", "==", "NE", ")", ";"], "ground_truth": ["}"], "File": "pa3", "Func": "eq_neq_comparison_operator", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17257, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SrcMO", ".", "setReg", "(", "NewVReg", ")", ";", "}", "else", "if", "(", "!", "IsVSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "&&", "IsVSReg", "(", "SrcMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "{", "Changed", "=", "true", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "&", "<STR_LIT>", ";", "assert", "(", "(", "IsF8Reg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSFReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", "||", "IsVSSReg", "(", "DstMO", ".", "getReg", "(", ")", ",", "MRI", ")", ")", "&&", "<STR_LIT>", ")", ";", "Register", "NewVReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewVReg", ")", ".", "add", "(", "SrcMO", ")", ";"], "File": "PPCVSXCopy3", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17258, "Length": 126, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Base", "=", "getBaseOperand", "(", "MI", ")", ";", "MachineOperand", "&", "Disp", "=", "getDispOperand", "(", "MI", ")", ";", "MachineOperand", "&", "Scale", "=", "MI", "->", "getOperand", "(", "AddrOffset", "+", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Index", "=", "MI", "->", "getOperand", "(", "AddrOffset", "+", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Segment", "=", "MI", "->", "getOperand", "(", "AddrOffset", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "(", "(", "Base", ".", "isReg", "(", ")", "&&", "Base", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "||", "Base", ".", "isFI", "(", ")", ")", ")", "return", "false", ";"], "File": "X86AvoidStoreForwardingBlocks", "Func": "isRelevantAddressingMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17259, "Length": 87, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printFRMArg", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["auto", "FRMArg", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";"], "File": "RISCVInstPrinter", "Func": "printFRMArg", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17260, "Length": 43, "Cover_Rate": 0.7818181818181819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "opr1", "=", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "ConstantFP", "*", "CF0", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr0", ")", ";", "ConstantFP", "*", "CF1", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr1", ")", ";", "if", "(", "(", "CF0", "&&", "CF1", ")", "||", "(", "CF1", "&&", "(", "getArgType", "(", "FInfo", ")", "==", "<ISA_LIT>LibFunc", "::", "F32", ")", ")", ")", "{", "Value", "*", "nval1", "=", "B", ".", "CreateFDiv", "(", "ConstantFP", "::", "get", "(", "opr1", "->", "getType", "(", ")", ",", "<NUM_LIT>", ")", ",", "opr1", ",", "<STR_LIT>", ")", ";", "Value", "*", "nval", "=", "B", ".", "CreateFMul", "(", "opr0", ",", "nval1", ",", "<STR_LIT>", ")", ";", "replaceCall", "(", "nval", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPULibCalls", "Func": "fold_divide", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17261, "Length": 112, "Cover_Rate": 0.7724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "OutVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", "||", "Subtarget", "->", "hasAVX2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "OutSVT", "=", "OutVT", ".", "getVectorElementType", "(", ")", ";", "EVT", "InSVT", "=", "InVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "!", "(", "(", "InSVT", "==", "<STR_LIT>", "||", "InSVT", "==", "<STR_LIT>", ")", "&&", "(", "OutSVT", "==", "<STR_LIT>", "||", "OutSVT", "==", "<STR_LIT>", ")", "&&", "isPowerOf2_32", "(", "NumElems", ")", "&&", "NumElems", ">=", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", "&&", "NumElems", "==", "<NUM_LIT>", "&&", "(", "(", "OutSVT", "==", "<STR_LIT>", "&&", "InSVT", "!=", "<STR_LIT>", ")", "||", "(", "InSVT", "==", "<STR_LIT>", "&&", "OutSVT", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["unsigned", "RegNum", "=", "InVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "File": "X86ISelLowering (2)3", "Func": "combineVectorTruncation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17262, "Length": 142, "Cover_Rate": 0.3506172839506173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AS", "AS", "=", "ST", "->", "get<ISA_LIT>AS", "(", ")", ";", "if", "(", "AddrSpace", "==", "AS", ".", "GLOBAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "CONSTANT_ADDRESS_32BIT", ")", "{", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "AddrSpace", "==", "AS", ".", "FLAT_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "REGION_ADDRESS", ")", "return", "<NUM_LIT>", ";", "if", "(", "AddrSpace", "==", "AS", ".", "PRIVATE_ADDRESS", ")", "return", "<NUM_LIT>", "*", "ST", "->", "getMaxPrivateElementSize", "(", ")", ";"], "ground_truth": ["if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "AS", ".", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "AS", ".", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "AS", ".", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "AS", ".", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo28", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17263, "Length": 132, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpSubReg", "=", "Op", ".", "getSubReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "OpRC", "=", "RI", ".", "getSubClassWithSubReg", "(", "RI", ".", "getRegClassForReg", "(", "MRI", ",", "OpReg", ")", ",", "OpSubReg", ")", ";", "if", "(", "DstRC", "==", "OpRC", ")", "return", ";", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "add", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";"], "ground_truth": ["if", "(", "Def", "->", "isMoveImmediate", "(", ")", "&&", "DstRC", "!=", "&", "<STR_LIT>", ")", "FoldImmediate", "(", "*", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";"], "File": "SIInstrInfo91", "Func": "legalizeGenericOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17264, "Length": 132, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Op0Reg", "=", "getRegForValue", "(", "Op0", ")", ";", "if", "(", "Op0Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "Op1", ")", ")", "Op1", "=", "Constant", "::", "getNullValue", "(", "DL", ".", "getIntPtrType", "(", "Op0", "->", "getContext", "(", ")", ")", ")", ";", "if", "(", "const", "ConstantInt", "*", "Op1C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Op1", ")", ")", "{", "if", "(", "unsigned", "CompareImmOpc", "=", "<ISA_LIT>ChooseCmpImmediateOpcode", "(", "VT", ",", "Op1C", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "CurDbgLoc", ",", "TII", ".", "get", "(", "CompareImmOpc", ")", ")", ".", "addReg", "(", "Op0Reg", ")", ".", "addImm", "(", "Op1C", "->", "getSExtValue", "(", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "X86FastISel104", "Func": "X86FastEmitCompare", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17265, "Length": 114, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vector_type_index", "<STR_LIT>", "(", "vector_type_index", "type_idx", ")", "const", "{", "tree", "type", "=", "builtin_types", "[", "function_types", "[", "type_idx", "]", ".", "type_indexes", "[", "base_type", "]", "]", ".", "vector", ";", "return", "type", "?", "function_types", "[", "type_idx", "]", ".", "type_indexes", "[", "base_type", "]", ":", "NUM_VECTOR_TYPES", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "get_function_type_index", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17266, "Length": 42, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "MVEGatherScatterLowering", "::", "tryCreateMaskedGatherBaseWB", "(", "IntrinsicInst", "*", "I", ",", "Value", "*", "Ptr", ",", "IRBuilder", "<", ">", "&", "Builder", ",", "int64_t", "Increment", ")", "{", "using", "namespace", "PatternMatch", ";", "auto", "*", "Ty", "=", "cast", "<", "FixedVectorType", ">", "(", "I", "->", "getType", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Ty", "->", "getNumElements", "(", ")", "!=", "<NUM_LIT>", "||", "Ty", "->", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";"], "File": "MVEGatherScatterLowering", "Func": "tryCreateMaskedGatherBaseWB", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17267, "Length": 74, "Cover_Rate": 0.44047619047619047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "}"], "ground_truth": ["return", "Printer", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";"], "File": "MBlazeMCInstLower1", "Func": "GetBlockAddressSymbol", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17268, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MRI", ".", "hasOneDef", "(", "Reg", ")", "&&", "MRI", ".", "hasOneUse", "(", "Reg", ")", ")", "{", "MFI", ".", "stackifyVReg", "(", "Reg", ")", ";", "}", "else", "{", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "Op", ".", "setReg", "(", "NewReg", ")", ";", "LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";", "LiveInterval", "&", "LI", "=", "LIS", ".", "getInterval", "(", "Reg", ")", ";", "LI", ".", "removeSegment", "(", "LIS", ".", "getInstructionIndex", "(", "*", "Def", ")", ".", "getRegSlot", "(", ")", ",", "LIS", ".", "getInstructionIndex", "(", "*", "Op", ".", "getParent", "(", ")", ")", ".", "getRegSlot", "(", ")", ",", "true", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Def", "->", "dump", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify10", "Func": "MoveForSingleUse", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17269, "Length": 137, "Cover_Rate": 0.6284403669724771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "isLS", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "bool", "isOnlyStoreBarrier", "=", "(", "isLL", "==", "<NUM_LIT>", "&&", "isLS", "==", "<NUM_LIT>", ")", ";", "<STR_LIT>", "DMBOpt", ";", "if", "(", "isDeviceBarrier", ")", "DMBOpt", "=", "isOnlyStoreBarrier", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "DMBOpt", "=", "isOnlyStoreBarrier", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "DMBOpt", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering107", "Func": "LowerMEMBARRIER", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17270, "Length": 85, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPU", "::", "sub0", ",", "AMDGPU", "::", "sub1", ",", "AMDGPU", "::", "sub2", ",", "AMDGPU", "::", "sub3", ",", "AMDGPU", "::", "sub4", ",", "AMDGPU", "::", "sub5", ",", "AMDGPU", "::", "sub6", ",", "AMDGPU", "::", "sub7", ",", "AMDGPU", "::", "sub8", ",", "AMDGPU", "::", "sub9", ",", "AMDGPU", "::", "sub10", ",", "AMDGPU", "::", "sub11", ",", "AMDGPU", "::", "sub12", ",", "AMDGPU", "::", "sub13", ",", "AMDGPU", "::", "sub14", ",", "AMDGPU", "::", "sub15", "}", ";", "assert", "(", "Channel", "<", "array_lengthof", "(", "SubRegs", ")", ")", ";"], "ground_truth": ["return", "SubRegs", "[", "Channel", "]", ";"], "File": "AMDGPURegisterInfo14", "Func": "getSubRegFromChannel", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17271, "Length": 81, "Cover_Rate": 0.81, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitARM64WinCFISetFP", "(", ")", "override", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", ";"], "File": "AArch64ELFStreamer19", "Func": "EmitARM64WinCFISetFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17272, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getMaskedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Src", ",", "Align", "Alignment", ",", "unsigned", "AddressSpace", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "!", "isa", "<", "ScalableVectorType", ">", "(", "Src", ")", ")", "return", "BaseT", "::", "getMaskedMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";", "return", "getMemoryOpCost", "(", "Opcode", ",", "Src", ",", "Alignment", ",", "AddressSpace", ",", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetTransformInfo10", "Func": "getMaskedMemoryOpCost", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17273, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isAbsolute", "(", "C", ".", "Op0", ",", "FalseOp", ",", "TrueOp", ")", ")", "return", "getAbsolute", "(", "DAG", ",", "DL", ",", "FalseOp", ",", "C", ".", "CCMask", "&", "<STR_LIT>", ")", ";", "}", "SDValue", "CCReg", "=", "emitCmp", "(", "DAG", ",", "DL", ",", "C", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "TrueOp", ",", "FalseOp", ",", "DAG", ".", "getTargetConstant", "(", "C", ".", "CCValid", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "C", ".", "CCMask", ",", "DL", ",", "<STR_LIT>", ")", ",", "CCReg", "}", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Ops", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerSELECT_CC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17274, "Length": 99, "Cover_Rate": 0.3378839590443686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Def", "=", "MRI", "->", "getVRegDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "isTypeFoldingSupported", "(", "Def", "->", "getOpcode", "(", ")", ")", ")", "{", "auto", "Res", "=", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ";", "assert", "(", "Res", "||", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", ";", "if", "(", "Res", ")", "return", "Res", ";", "}", "MRI", "->", "replaceRegWith", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "I", ".", "removeFromParent", "(", ")", ";", "}", "else", "if", "(", "I", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", ")", "{", "MRI", "->", "setType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "true", ";", "}", "if", "(", "I", ".", "getNumOperands", "(", ")", "!=", "I", ".", "getNumExplicitOperands", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SPIRVInstructionSelector1", "Func": "select", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17275, "Length": 167, "Cover_Rate": 0.48830409356725146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "regSeq", "=", "getRegSeq", "(", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "regSeq", ".", "first", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "regSeq", ".", "second", ")", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "addRegSeqOperands", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17276, "Length": 45, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "WinEHStatePass", "::", "insertStateNumberStore", "(", "Value", "*", "ParentRegNode", ",", "Instruction", "*", "IP", ",", "int", "State", ")", "{"], "ground_truth": ["IRBuilder", "<", ">", "Builder", "(", "IP", ")", ";"], "File": "X86WinEHState (2)", "Func": "insertStateNumberStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17277, "Length": 25, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstVT", "==", "<STR_LIT>", ")", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "getUINTTOFP", "(", "SrcVT", ",", "DstVT", ")", ")", ";", "if", "(", "DstVT", ".", "isVector", "(", ")", ")", "return", "lowerUINT_TO_FP_vec", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "SDValue", "Extract", "=", "vectorizeExtractedCast", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Extract", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", "&&", "(", "SrcVT", "==", "<STR_LIT>", "||", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", ")", ")", "{", "return", "Op", ";", "}", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "{", "DstVT", ",", "<STR_LIT>", "}", ",", "{", "Chain", ",", "Src", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Src", ")", ";", "}", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP_AVX512DQ", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", "&&", "<ISA_LIT>ScalarSSEf64", ")", "return", "LowerUINT_TO_FP_i64", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<ISA_LIT>ScalarSSEf64", "&&", "DstVT", "!=", "<STR_LIT>", ")", "return", "LowerUINT_TO_FP_i32", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "Align", "SlotAlign", "(", "<NUM_LIT>", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["SDValue", "OffsetSlot", "=", "DAG", ".", "getMemBasePlusOffset", "(", "StackSlot", ",", "TypeSize", "::", "Fixed", "(", "<NUM_LIT>", ")", ",", "dl", ")", ";"], "File": "X86ISelLowering135", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17278, "Length": 320, "Cover_Rate": 0.3041825095057034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "M680x0BaseInfo", "Func": "getMaskedSpillRegister", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17279, "Length": 60, "Cover_Rate": 0.40268456375838924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int8x8x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__bu", "=", "{", "__b", "}", ";", "union", "{", "int8x8x2_t", "__i", ";", "__builtin_neon_ti", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld2_lanev8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ",", "__bu", ".", "__o", ",", "__c", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld2_lane_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17280, "Length": 51, "Cover_Rate": 0.7611940298507462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16x8x2_t", "__rv", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["return", "__rv", ";"], "File": "arm", "Func": "neon_vuzpq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17281, "Length": 146, "Cover_Rate": 0.9358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "Align", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17282, "Length": 235, "Cover_Rate": 0.8245614035087719, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "optab_handler", "(", "movmisalign_optab", ",", "mode", ")", "==", "CODE_FOR_nothing", ")", "return", "false", ";", "if", "(", "misalignment", "==", "-", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "aarch64_simd_vector_alignment_reachable", "(", "type", ",", "is_packed", ")", ")", "{"], "File": "aarch644", "Func": "aarch64_builtin_support_vector_misalignment", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17283, "Length": 32, "Cover_Rate": 0.3368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "CodeModel", "::", "Model", "getEffective<ISA_LIT>CodeModel", "(", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ")", "{", "if", "(", "CM", ")", "{"], "ground_truth": ["if", "(", "*", "CM", "!=", "CodeModel", "::", "Small", "&&", "*", "CM", "!=", "CodeModel", "::", "Large", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "XCoreTargetMachine", "Func": "getEffectiveXCoreCodeModel", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17284, "Length": 41, "Cover_Rate": 0.7884615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "VEAsmParser (2)", "Func": "addRegOperands", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17285, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "<ISA_LIT>SelectSIToFP", "(", "const", "Instruction", "*", "I", ")", "{"], "ground_truth": ["return", "<ISA_LIT>SelectIntToFP", "(", "I", ",", "true", ")", ";"], "File": "X86FastISel (2)4", "Func": "X86SelectSIToFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17286, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>WinCOFFStreamer", "::", "EmitWinEHHandlerData", "(", ")", "{"], "ground_truth": ["MCStreamer", "::", "EmitWinEHHandlerData", "(", ")", ";"], "File": "X86WinCOFFStreamer21", "Func": "EmitWinEHHandlerData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17287, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeModImmTiedInstruction", "(", "MCInst", "&", "Inst", ",", "uint32_t", "insn", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cmode", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "File": "AArch64Disassembler15", "Func": "DecodeModImmTiedInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17288, "Length": 58, "Cover_Rate": 0.464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "HasClobberLR", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "HexagonMachineFunctionInfo17", "Func": "HexagonMachineFunctionInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17289, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetELFStreamer", "::", "<ISA_LIT>TargetELFStreamer", "(", "MCStreamer", "&", "S", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyTargetStreamer10", "Func": "WebAssemblyTargetELFStreamer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17290, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Imm", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "CountTrailingZeros_32", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "ARMAddressingModes", "Func": "getThumbImm16ValShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17291, "Length": 21, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NaClDontBreakABI", ")", "{", "PointerSize", "=", "(", "is64Bit", "&&", "!", "isX32", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "CalleeSaveStackSlotSize", "=", "is64Bit", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "ground_truth": ["UseIntegratedAssembler", "=", "true", ";"], "File": "X86MCAsmInfo46", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17292, "Length": 49, "Cover_Rate": 0.44144144144144143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "needsStackRealignment", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "TM", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";"], "ground_truth": ["bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getMaxAlignment", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "File": "X86RegisterInfo36", "Func": "needsStackRealignment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17293, "Length": 71, "Cover_Rate": 0.6635514018691588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Modifier", ")", "{", "case", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_ADDR32NB", ";", "case", "MCSymbolRefExpr", "::", "VK_SECREL", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_SECREL", ";", "default", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_ADDR32", ";", "}", "case", "FK_SecRel_2", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_SECTION", ";", "case", "FK_SecRel_4", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_SECREL", ";", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_BRANCH20T", ";", "case", "<STR_LIT>", ":", "return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_BRANCH24T", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "COFF", "::", "IMAGE_REL_<ISA_LIT>_BLX23T", ";"], "File": "ARMWinCOFFObjectWriter2", "Func": "getRelocType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17294, "Length": 76, "Cover_Rate": 0.3486238532110092, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "DstVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "SrcVT", "=", "In", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "DstVT", ")", "return", "In", ";", "unsigned", "DstSizeInBits", "=", "DstVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcSizeInBits", "=", "SrcVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "DstSizeInBits", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "(", "SrcSizeInBits", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElems", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "!", "isPowerOf2_32", "(", "NumElems", ")", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "assert", "(", "DstVT", ".", "getVectorNumElements", "(", ")", "==", "NumElems", "&&", "<STR_LIT>", ")", ";", "assert", "(", "SrcSizeInBits", ">", "DstSizeInBits", "&&", "<STR_LIT>", ")", ";", "EVT", "PackedSVT", "=", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "EVT", "InVT", "=", "<STR_LIT>", ",", "OutVT", "=", "<STR_LIT>", ";", "if", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "(", "Opcode", "==", "<STR_LIT>", "||", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "InVT", "=", "<STR_LIT>", ";", "OutVT", "=", "<STR_LIT>", ";", "}", "if", "(", "SrcVT", ".", "is128BitVector", "(", ")", ")", "{", "InVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "InVT", ",", "<NUM_LIT>", "/", "InVT", ".", "getSizeInBits", "(", ")", ")", ";", "OutVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "OutVT", ",", "<NUM_LIT>", "/", "OutVT", ".", "getSizeInBits", "(", ")", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "InVT", ",", "In", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "OutVT", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "InVT", ")", ")", ";", "Res", "=", "extractSubVector", "(", "Res", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "DstVT", ",", "Res", ")", ";", "}"], "ground_truth": ["unsigned", "NumSubElts", "=", "NumElems", "/", "<NUM_LIT>", ";"], "File": "X86ISelLowering31", "Func": "truncateVectorWithPACK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17295, "Length": 327, "Cover_Rate": 0.41132075471698115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "prefer_subfunc_size", "=", "std", "::", "min", "(", "max_subfunc_size", ",", "prefer_subfunc_size", ")", ";", "if", "(", "prefer_subfunc_size", "<", "<NUM_LIT>", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "prefer_scc_size", "=", "std", "::", "min", "(", "max_subfunc_size", ",", "prefer_scc_size", ")", ";", "unsigned", "total_size", "=", "<NUM_LIT>", ";", "bool", "blocks_splitted", "=", "false", ";", "MachineDominatorTree", "&", "MDT", "=", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachinePostDominatorTree", "&", "MPDT", "=", "getAnalysis", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "i", "(", "MF", ".", "begin", "(", ")", ")", ",", "ie", "(", "MF", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "unsigned", "bb_size", "=", "agraph", "::", "getBBSize", "(", "&", "*", "i", ",", "PTM", ")", ";", "if", "(", "bb_size", "+", "agraph", "::", "getMaxBlockMargin", "(", "PTM", ",", "&", "*", "i", ")", ">", "max_subfunc_size", ")", "{", "bb_size", "=", "agraph", "::", "splitBlock", "(", "&", "*", "i", ",", "max_subfunc_size", ",", "PTM", ",", "MDT", ",", "MPDT", ")", ";"], "ground_truth": ["blocks_splitted", "=", "true", ";"], "File": "PatmosFunctionSplitter1", "Func": "runOnMachineFunction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17296, "Length": 153, "Cover_Rate": 0.35498839907192575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__lwpval32", "(", "unsigned", "int", "__data2", ",", "unsigned", "int", "__data1", ",", "unsigned", "int", "__flags", ")", "{"], "ground_truth": ["__builtin_ia32_lwpval32", "(", "__data2", ",", "__data1", ",", "__flags", ")", ";"], "File": "lwpintrin", "Func": "__lwpval32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17297, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "case", "UNSPEC_TPOFF", ":", "if", "(", "!", "TARGET_64BIT", ")", "return", "true", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "i386", "Func": "FOR_EACH_SUBRTX_VAR", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17298, "Length": 21, "Cover_Rate": 0.3442622950819672, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op", "=", "BVN", "->", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "Elem", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "GS", ".", "add", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Elem", ")", ";", "FoundOne", "=", "true", ";", "}", "else", "if", "(", "Op", ".", "isUndef", "(", ")", ")", "{", "GS", ".", "addUndef", "(", ")", ";", "}", "else", "{", "GS", ".", "add", "(", "SDValue", "(", ")", ",", "ResidueOps", ".", "size", "(", ")", ")", ";", "ResidueOps", ".", "push_back", "(", "BVN", "->", "getOperand", "(", "I", ")", ")", ";", "}", "}", "if", "(", "!", "FoundOne", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "ResidueOps", ".", "empty", "(", ")", ")", "{", "while", "(", "ResidueOps", ".", "size", "(", ")", "<", "NumElements", ")", "ResidueOps", ".", "push_back", "(", "DAG", ".", "getUNDEF", "(", "ResidueOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ")", ")", ";", "for", "(", "auto", "&", "Op", ":", "GS", ".", "Ops", ")", "{", "if", "(", "!", "Op", ".", "getNode", "(", ")", ")", "{", "Op", "=", "DAG", ".", "getBuildVector", "(", "VT", ",", "SDLoc", "(", "BVN", ")", ",", "ResidueOps", ")", ";"], "ground_truth": ["break", ";"], "File": "SystemZISelLowering105", "Func": "tryBuildVectorShuffle", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17299, "Length": 228, "Cover_Rate": 0.7147335423197492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameIdx", "=", "CRSpillFrameIdx", ";", "}", "else", "{", "MachineFrameInfo", "*", "MFI", "=", "(", "(", "MachineFunction", "&", ")", "MF", ")", ".", "getFrameInfo", "(", ")", ";", "FrameIdx", "=", "MFI", "->", "CreateFixedObject", "(", "(", "uint64_t", ")", "<NUM_LIT>", ",", "(", "int64_t", ")", "-", "<NUM_LIT>", ",", "true", ")", ";", "CRSpillFrameIdx", "=", "FrameIdx", ";", "}", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo48", "Func": "hasReservedSpillSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17300, "Length": 56, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getPointerSize", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "TOYAsmBackend1", "Func": "getPointerSize", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17301, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isVSplat", "(", "SDValue", "N", ",", "APInt", "&", "Imm", ",", "bool", "IsLittleEndian", ")", "{", "BuildVectorSDNode", "*", "Node", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N", ".", "getNode", "(", ")", ")", ";", "if", "(", "Node", "==", "NULL", ")", "return", "false", ";"], "ground_truth": ["APInt", "SplatValue", ",", "SplatUndef", ";"], "File": "MipsSEISelLowering (2)", "Func": "isVSplat", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17302, "Length": 45, "Cover_Rate": 0.5421686746987951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "PState", "=", "<STR_LIT>", "(", "Tok", ".", "getString", "(", ")", ")", ";", "unsigned", "PStateImm", "=", "-", "<NUM_LIT>", ";", "if", "(", "PState", "&&", "PState", "->", "haveFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ")", "PStateImm", "=", "PState", "->", "Encoding", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateSysReg", "(", "Tok", ".", "getString", "(", ")", ",", "getLoc", "(", ")", ",", "MRSReg", ",", "MSRReg", ",", "PStateImm", ",", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["Lex", "(", ")", ";"], "File": "AArch64AsmParser1", "Func": "tryParseSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17303, "Length": 75, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "slice", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ThumbDisassemblerCore", "Func": "getT1Rm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17304, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ConstantPoolJT", "::", "<ISA_LIT>ConstantPoolJT", "(", "Type", "*", "Ty", ",", "int", "JTIndex", ",", "unsigned", "PCAdj", ",", "<STR_LIT>", "Modifier", ",", "bool", "AddCurrentAddress", ")", ":", "<ISA_LIT>ConstantPoolValue", "(", "Ty", ",", "<STR_LIT>", ",", "PCAdj", ",", "Modifier", ",", "AddCurrentAddress", ")", ",", "JTI", "(", "JTIndex", ")", "{"], "ground_truth": ["}"], "File": "CSKYConstantPoolValue", "Func": "CSKYConstantPoolJT", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17305, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "switch", "(", "IntNo", ")", "{"], "ground_truth": ["default", ":", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering57", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17306, "Length": 41, "Cover_Rate": 0.33884297520661155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["return", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "&&", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "DAG", ".", "ComputeNumSignBits", "(", "Op", ")", ")", "<", "<NUM_LIT>", ";"], "File": "AMDGPUISelLowering (2)", "Func": "isI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17307, "Length": 35, "Cover_Rate": 0.7291666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "BPFELFObjectWriter20", "Func": "createBPFELFObjectWriter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17308, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "value", ")", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_asm_output_addr_vec_elt", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17309, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "MBB", "->", "getParent", "(", ")", "->", "CreateMachineInstr", "(", "TII", "->", "get", "(", "NewOpcode", ")", ",", "DL", ")", ";"], "ground_truth": ["if", "(", "!", "MBB", "->", "empty", "(", ")", ")", "MBB", "->", "insert", "(", "MBB", "->", "begin", "(", ")", ",", "MI", ")", ";"], "File": "AMDILCFGStructurizer10", "Func": "insertInstrBefore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17310, "Length": 44, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getAddrMode6AddressOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const", "MCOperand", "&", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ";", "const", "MCOperand", "&", "Imm", "=", "MI", ".", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ".", "getReg", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter1", "Func": "getAddrMode6AddressOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17311, "Length": 68, "Cover_Rate": 0.5112781954887218, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inserter", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "Cpu0EmitGPRestore1", "Func": "Inserter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17312, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "ExtractBitFromMaskVector", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Vec", ")", ";", "MVT", "VecVT", "=", "Vec", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "EltVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "(", "EltVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "VecVT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", "||", "Subtarget", "->", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "MVT", "ExtVT", "=", "(", "VecVT", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ",", "Vec", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtVT", ".", "getVectorElementType", "(", ")", ",", "Ext", ",", "Idx", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Elt", ")", ";", "}", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "const", "TargetRegisterClass", "*", "rc", "=", "getRegClassFor", "(", "VecVT", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDQI", "(", ")", "&&", "(", "VecVT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", ")", "rc", "=", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "unsigned", "MaxSift", "=", "rc", "->", "getSize", "(", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ";"], "ground_truth": ["Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Vec", ",", "DAG", ".", "getConstant", "(", "MaxSift", "-", "IdxVal", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "ExtractBitFromMaskVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17313, "Length": 260, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printCoprocOptionImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "<<", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter (2)", "Func": "printCoprocOptionImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17314, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", ";", "bool", "Success", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getExpr", "(", ")", "->", "evaluateAsAbsolute", "(", "Imm", ")", ";", "Imm", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";", "assert", "(", "Success", ")", ";", "(", "void", ")", "Success", ";"], "ground_truth": ["assert", "(", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonInstPrinter17", "Func": "prints3_7ImmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17315, "Length": 57, "Cover_Rate": 0.6627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has65C02", "(", ")", "const", "{", "return", "Has65C02Insns", ";"], "ground_truth": ["}"], "File": "MOSSubtarget", "Func": "has65C02", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17316, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmParser", "(", ")", "{", "RegisterMCAsmParser", "<", "<ISA_LIT>AsmParser", ">", "x", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "LanaiAsmParser1", "Func": "LLVMInitializeLanaiAsmParser", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17317, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "<NUM_LIT>", ";", "char", "loop_lab", "[", "<NUM_LIT>", "]", ";", "rtx", "xops", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "loop_lab", ",", "<STR_LIT>", ",", "labelno", "++", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "loop_lab", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg1", ";", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "PROBE_INTERVAL", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg2", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "if", "(", "TARGET_ARCH64", ")", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "else", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name_raw", "(", "asm_out_file", ",", "loop_lab", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "SPARC_STACK_BIAS", ")", ";"], "ground_truth": ["output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";"], "File": "sparc", "Func": "output_probe_stack_range", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17318, "Length": 136, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitRegModRMByte", "(", "const", "MCOperand", "&", "ModRMReg", ",", "unsigned", "RegOpcodeFld", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ")", "const", "{", "EmitByte", "(", "ModRMByte", "(", "<NUM_LIT>", ",", "RegOpcodeFld", ",", "Get<ISA_LIT>RegNum", "(", "ModRMReg", ")", ")", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter (2)", "Func": "EmitRegModRMByte", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17319, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "a_hi8", "=", "NULL_RTX", ";", "if", "(", "avr_mem_flash_p", "(", "xop", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "if", "(", "!", "CONST_INT_P", "(", "xop", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "count", "=", "INTVAL", "(", "xop", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "count", "<=", "<NUM_LIT>", ")", "return", "false", ";", "a_src", "=", "XEXP", "(", "xop", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "a_dest", "=", "XEXP", "(", "xop", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "if", "(", "PSImode", "==", "GET_MODE", "(", "a_src", ")", ")", "{", "gcc_assert", "(", "as", "==", "ADDR_SPACE_MEMX", ")", ";", "loop_mode", "=", "(", "count", "<", "<NUM_LIT>", ")", "?", "QImode", ":", "HImode", ";", "loop_reg", "=", "gen_rtx_REG", "(", "loop_mode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "loop_reg", ",", "gen_int_mode", "(", "count", ",", "loop_mode", ")", ")", ";", "addr1", "=", "simplify_gen_subreg", "(", "HImode", ",", "a_src", ",", "PSImode", ",", "<NUM_LIT>", ")", ";", "a_hi8", "=", "simplify_gen_subreg", "(", "QImode", ",", "a_src", ",", "PSImode", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "int", "segment", "=", "avr_addrspace", "[", "as", "]", ".", "segment", ";", "if", "(", "segment", "&&", "avr_n_flash", ">", "<NUM_LIT>", ")", "{", "a_hi8", "=", "GEN_INT", "(", "segment", ")", ";", "emit_move_insn", "(", "rampz_rtx", ",", "a_hi8", "=", "copy_to_mode_reg", "(", "QImode", ",", "a_hi8", ")", ")", ";"], "ground_truth": ["}"], "File": "avr4", "Func": "avr_emit_movmemhi", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17320, "Length": 195, "Cover_Rate": 0.45774647887323944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "BB", ")", ")", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "FBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "TBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "Sink", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "FBB", ")", ";", "F", "->", "insert", "(", "It", ",", "TBB", ")", ";", "F", "->", "insert", "(", "It", ",", "Sink", ")", ";", "Sink", "->", "splice", "(", "Sink", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "Sink", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "FBB", ")", ";", "BB", "->", "addSuccessor", "(", "TBB", ")", ";", "FBB", "->", "addSuccessor", "(", "Sink", ")", ";", "TBB", "->", "addSuccessor", "(", "Sink", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "Register", "VR2", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "VR2", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Sink", ")", ";"], "ground_truth": ["Register", "VR1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "MipsSEISelLowering18", "Func": "emitBPOSGE32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17321, "Length": 281, "Cover_Rate": 0.6216814159292036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "FRAME_POINTER_REGNUM", ")", "return", "pdp11_reg_save_size", "(", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "pdp11_reg_save_size", "(", ")", "+", "<NUM_LIT>", "+", "get_frame_size", "(", ")", ";"], "File": "pdp11", "Func": "pdp11_initial_elimination_offset", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17322, "Length": 40, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Elements", ".", "push_back", "(", "Coef", "+", "<NUM_LIT>", ")", ";", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "}", "else", "{", "if", "(", "Op", "&&", "Op2", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "int", "dwarfReg", "=", "TRI", "->", "getDwarfRegNum", "(", "Op2", ".", "getReg", "(", ")", ",", "false", ")", ";", "if", "(", "dwarfReg", "<", "<NUM_LIT>", ")", "return", "None", ";", "else", "if", "(", "dwarfReg", "<", "<NUM_LIT>", ")", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_reg0", "+", "dwarfReg", ")", ";", "else", "{", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_regx", ")", ";", "Elements", ".", "push_back", "(", "dwarfReg", ")", ";", "}", "}", "else", "if", "(", "!", "Op", ")", "{", "assert", "(", "Op2", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ";", "Op", "=", "&", "Op2", ";", "}", "if", "(", "Coef", ">", "<NUM_LIT>", ")", "{", "assert", "(", "Op2", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ";", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Elements", ".", "push_back", "(", "Coef", ")", ";", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_mul", ")", ";", "}", "if", "(", "(", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "||", "Op1", ".", "isFI", "(", ")", ")", "&&", "Op2", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "{", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_plus", ")", ";", "}", "}", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Elements", ".", "push_back", "(", "-", "Offset", ")", ";", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_minus", ")", ";", "}", "else", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "{", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_constu", ")", ";", "Elements", ".", "push_back", "(", "Offset", ")", ";", "Elements", ".", "push_back", "(", "dwarf", "::", "DW_OP_plus", ")", ";", "}", "Expr", "=", "DIExpression", "::", "get", "(", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "Elements", ")", ";"], "ground_truth": ["return", "ParamLoadedValue", "(", "Op", ",", "Expr", ")", ";", ";"], "File": "X86InstrInfo27", "Func": "describeLoadedValue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17323, "Length": 320, "Cover_Rate": 0.44321329639889195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImmSExti32i8", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "true", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "(", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "<NUM_LIT>", "<=", "Value", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "<NUM_LIT>", "<=", "Value", "&&", "Value", "<=", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser14", "Func": "isImmSExti32i8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17324, "Length": 78, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Subtarget", ".", "hasP9Vector", "(", ")", "&&", "<STR_LIT>", ")", ";", "NumPESpillVSR", "+=", "<NUM_LIT>", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Dst", ")", ".", "addReg", "(", "VSRContainingGPRs", "[", "Dst", "]", ".", "first", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "VSRContainingGPRs", "[", "Dst", "]", ".", "second", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "if", "(", "VSRContainingGPRs", "[", "Dst", "]", ".", "second", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Subtarget", ".", "hasP8Vector", "(", ")", "&&", "<STR_LIT>", ")", ";", "++", "NumPESpillVSR", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TRI", "->", "getSubReg", "(", "Dst", ",", "<STR_LIT>", ")", ")", ".", "addReg", "(", "VSRContainingGPRs", "[", "Dst", "]", ".", "first", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "Spilled", ".", "set", "(", "Dst", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "if", "(", "Subtarget", ".", "needsSwapsForVSXMemOps", "(", ")", "&&", "!", "MF", "->", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ")", "TII", ".", "storeRegToStackSlotNoUpd", "(", "MBB", ",", "MI", ",", "Reg", ",", "!", "IsLiveIn", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "else", "TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "!", "IsLiveIn", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "PPCFrameLowering91", "Func": "spillCalleeSavedRegisters", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17325, "Length": 236, "Cover_Rate": 0.3300699300699301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>16InstrInfo", "::", "<ISA_LIT>16InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ")", ":", "<ISA_LIT>InstrInfo", "(", "STI", ",", "<STR_LIT>", ")", ",", "RI", "(", "STI", ")", "{"], "ground_truth": ["}"], "File": "Mips16InstrInfo28", "Func": "Mips16InstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17326, "Length": 23, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_GOTPAGE", "||", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", ")", "&&", "Addend", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "else", "if", "(", "DarwinRefKind", "!=", "MCSymbolRefExpr", "::", "VK_PAGE", "&&", "DarwinRefKind", "!=", "MCSymbolRefExpr", "::", "VK_GOTPAGE", "&&", "DarwinRefKind", "!=", "MCSymbolRefExpr", "::", "VK_TLVPPAGE", "&&", "ELFRefKind", "!=", "<ISA_LIT>MCExpr", "::", "VK_ABS_PAGE_NC", "&&", "ELFRefKind", "!=", "<ISA_LIT>MCExpr", "::", "VK_GOT_PAGE", "&&", "ELFRefKind", "!=", "<ISA_LIT>MCExpr", "::", "VK_GOT_PAGE_LO15", "&&", "ELFRefKind", "!=", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_PAGE", "&&", "ELFRefKind", "!=", "<ISA_LIT>MCExpr", "::", "VK_TLSDESC_PAGE", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "Expr", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";"], "File": "AArch64AsmParser39", "Func": "tryParseAdrpLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17327, "Length": 136, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "map", "<", "unsigned", ",", "Location", ">", "::", "iterator", "findCurUseLoc", "=", "curLocs", ".", "find", "(", "usePred", ")", ";", "assert", "(", "findCurUseLoc", "!=", "curLocs", ".", "end", "(", ")", ")", ";", "Location", "&", "curUseLoc", "=", "findCurUseLoc", "->", "second", ";", "if", "(", "curUseLoc", ".", "isStack", "(", ")", ")", "{", "auto", "useloc_newloc", "=", "handleIfNotInRegister", "(", "blockIndex", ",", "FreeLocs", ",", "curLocs", ",", "curUseLoc", ".", "getLoc", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "usePred", "<<", "<STR_LIT>", "<<", "useloc_newloc", ".", "second", "<<", "<STR_LIT>", ")", ";", "curUseLoc", "=", "useloc_newloc", ".", "second", ";", "return", "useloc_newloc", ".", "first", ";", "}", "else", "{"], "ground_truth": ["return", "UseLoc", "(", "curUseLoc", ".", "getLoc", "(", ")", ")", ";"], "File": "RAInfo1", "Func": "calculateNotHeaderUseLoc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17328, "Length": 106, "Cover_Rate": 0.7910447761194029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine102", "Func": "createTLOF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17329, "Length": 11, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")", "const", "{", "return", "RegInfo", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler31", "Func": "getRegInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17330, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "xtensa2", "Func": "xtensa_setup_frame_addresses", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17331, "Length": 17, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I1", "!=", "List", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "First", "=", "*", "*", "I1", ";", "auto", "I2", "=", "std", "::", "next", "(", "I1", ")", ";", "while", "(", "I2", "!=", "List", ".", "end", "(", ")", ")", "{", "MachineInstr", "&", "Last", "=", "*", "*", "I2", ";", "int64_t", "AddrDispShift", ";", "assert", "(", "calcInstrDist", "(", "First", ",", "Last", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isReplaceable", "(", "First", ",", "Last", ",", "AddrDispShift", ")", ")", "{", "++", "I2", ";", "continue", ";", "}", "Register", "FirstVReg", "=", "First", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "LastVReg", "=", "Last", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "for", "(", "auto", "UI", "=", "MRI", "->", "use_begin", "(", "LastVReg", ")", ",", "UE", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", ")", "{", "MachineOperand", "&", "MO", "=", "*", "UI", "++", ";", "MachineInstr", "&", "MI", "=", "*", "MO", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "{", "replaceDebugValue", "(", "MI", ",", "FirstVReg", ",", "AddrDispShift", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "int", "MemOpNo", "=", "<STR_LIT>", "(", "Desc", ".", "TSFlags", ")", "+", "<STR_LIT>", "(", "Desc", ")", ";", "MO", ".", "setReg", "(", "FirstVReg", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "MemOpNo", "+", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "Op", ".", "setImm", "(", "Op", ".", "getImm", "(", ")", "+", "AddrDispShift", ")", ";"], "ground_truth": ["else", "if", "(", "!", "Op", ".", "isJTI", "(", ")", ")", "Op", ".", "setOffset", "(", "Op", ".", "getOffset", "(", ")", "+", "AddrDispShift", ")", ";"], "File": "X86OptimizeLEAs10", "Func": "removeRedundantLEAs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17332, "Length": 268, "Cover_Rate": 0.6997389033942559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "known_eq", "(", "UINTVAL", "(", "offset1", ")", "+", "size", ",", "UINTVAL", "(", "offset2", ")", ")", ")", "{", "*", "reversed", "=", "false", ";", "return", "true", ";", "}", "if", "(", "known_eq", "(", "UINTVAL", "(", "offset2", ")", "+", "size", ",", "UINTVAL", "(", "offset1", ")", ")", ")", "{", "*", "reversed", "=", "true", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "thead", "Func": "th_mempair_check_consecutive_mems", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17333, "Length": 57, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasNegativeUnalignedScratchOffsetBug", "(", ")", "const", "{"], "ground_truth": ["return", "NegativeUnalignedScratchOffsetBug", ";"], "File": "GCNSubtarget", "Func": "hasNegativeUnalignedScratchOffsetBug", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17334, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Position", ".", "Address", "=", "alignTo", "(", "Position", ".", "Address", ",", "Block", ".", "Alignment", ")", ";", "Block", ".", "Address", "=", "Position", ".", "Address", ";"], "ground_truth": ["Position", ".", "Address", "+=", "Block", ".", "Size", ";"], "File": "SystemZLongBranch", "Func": "skipNonTerminators", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17335, "Length": 31, "Cover_Rate": 0.31958762886597936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFPCloseToIncomingSP", "(", ")", "const", "override", "{"], "ground_truth": ["return", "false", ";"], "File": "SystemZFrameLowering", "Func": "isFPCloseToIncomingSP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17336, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerVectorShuffleAsLanePermuteAndBlend", "(", "SDLoc", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "LaneSize", "=", "Mask", ".", "size", "(", ")", "/", "<NUM_LIT>", ";", "bool", "LaneCrossing", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "if", "(", "Mask", "[", "i", "]", ">=", "<NUM_LIT>", "&&", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "LaneCrossing", "[", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "]", "=", "true", ";", "if", "(", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", "||", "!", "LaneCrossing", "[", "<NUM_LIT>", "]", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "FlippedBlendMask", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ",", "Size", "=", "Mask", ".", "size", "(", ")", ";", "i", "<", "Size", ";", "++", "i", ")", "FlippedBlendMask", ".", "push_back", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "==", "i", "/", "LaneSize", ")", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "(", "i", "/", "LaneSize", ")", "*", "LaneSize", "+", "Size", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "lowerVectorShuffleAsLanePermuteAndBlend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17337, "Length": 247, "Cover_Rate": 0.7530487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "LT", ":", "case", "UNLT", ":", "if", "(", "code", "==", "LT", "&&", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_cmpqi_ext_3", "(", "scratch", ",", "const1_rtx", ")", ")", ";", "intcmp_mode", "=", "CCmode", ";", "code", "=", "EQ", ";", "}", "else", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "const1_rtx", ")", ")", ";", "code", "=", "NE", ";", "}", "break", ";", "case", "GE", ":", "case", "UNGE", ":", "if", "(", "code", "==", "GE", "||", "!", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "code", "=", "EQ", ";", "}", "else", "{", "emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_xorqi_cc_ext_1", "(", "scratch", ",", "scratch", ",", "const1_rtx", ")", ")", ";", "code", "=", "NE", ";", "}", "break", ";", "case", "LE", ":", "case", "UNLE", ":", "if", "(", "code", "==", "LE", "&&", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_addqi_ext_1", "(", "scratch", ",", "scratch", ",", "constm1_rtx", ")", ")", ";", "emit_insn", "(", "gen_cmpqi_ext_3", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "intcmp_mode", "=", "CCmode", ";", "code", "=", "LTU", ";", "}", "else", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "code", "=", "NE", ";", "}", "break", ";", "case", "EQ", ":", "case", "UNEQ", ":", "if", "(", "code", "==", "EQ", "&&", "TARGET_IEEE_FP", ")", "{", "emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_cmpqi_ext_3", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "intcmp_mode", "=", "CCmode", ";", "code", "=", "EQ", ";", "}", "else", "{", "emit_insn", "(", "gen_testqi_ext_ccno_0", "(", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "code", "=", "NE", ";", "}", "break", ";", "case", "NE", ":", "case", "LTGT", ":", "if", "(", "code", "==", "NE", "&&", "TARGET_IEEE_FP", ")", "{"], "ground_truth": ["emit_insn", "(", "gen_andqi_ext_0", "(", "scratch", ",", "scratch", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "File": "i3864", "Func": "ix86_expand_fp_compare", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17338, "Length": 328, "Cover_Rate": 0.4265279583875163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ConstantPointerNull", ">", "(", "Phi", "->", "getIncomingValue", "(", "I", ")", ")", ")", "Phi", "->", "setIncomingValue", "(", "I", ",", "ConstantPointerNull", "::", "get", "(", "NewTy", ")", ")", ";", "}", "}", "continue", ";", "}", "IntrinsicInst", "*", "Intr", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Call", ")", ";", "if", "(", "!", "Intr", ")", "{", "std", "::", "vector", "<", "Type", "*", ">", "ArgTypes", ";", "for", "(", "unsigned", "ArgIdx", "=", "<NUM_LIT>", ",", "ArgEnd", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "ArgIdx", "!=", "ArgEnd", ";", "++", "ArgIdx", ")", "{", "ArgTypes", ".", "push_back", "(", "Call", "->", "getArgOperand", "(", "ArgIdx", ")", "->", "getType", "(", ")", ")", ";", "}", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "FunctionType", "*", "NewType", "=", "FunctionType", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ArgTypes", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "Constant", "*", "C", "=", "Mod", "->", "getOrInsertFunction", "(", "(", "F", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ".", "str", "(", ")", ",", "NewType", ",", "F", "->", "getAttributes", "(", ")", ")", ";", "Function", "*", "NewF", "=", "cast", "<", "Function", ">", "(", "C", ")", ";", "Call", "->", "setCalledFunction", "(", "NewF", ")", ";", "continue", ";", "}", "Builder", ".", "SetInsertPoint", "(", "Intr", ")", ";", "switch", "(", "Intr", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "{", "MemCpyInst", "*", "MemCpy", "=", "cast", "<", "MemCpyInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemCpy", "(", "MemCpy", "->", "getRawDest", "(", ")", ",", "MemCpy", "->", "getRawSource", "(", ")", ",", "MemCpy", "->", "getLength", "(", ")", ",", "MemCpy", "->", "getAlignment", "(", ")", ",", "MemCpy", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "<STR_LIT>", ":", "{", "MemMoveInst", "*", "MemMove", "=", "cast", "<", "MemMoveInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemMove", "(", "MemMove", "->", "getRawDest", "(", ")", ",", "MemMove", "->", "getRawSource", "(", ")", ",", "MemMove", "->", "getLength", "(", ")", ",", "MemMove", "->", "getAlignment", "(", ")", ",", "MemMove", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "<STR_LIT>", ":", "{", "MemSetInst", "*", "MemSet", "=", "cast", "<", "MemSetInst", ">", "(", "Intr", ")", ";", "Builder", ".", "CreateMemSet", "(", "MemSet", "->", "getRawDest", "(", ")", ",", "MemSet", "->", "getValue", "(", ")", ",", "MemSet", "->", "getLength", "(", ")", ",", "MemSet", "->", "getAlignment", "(", ")", ",", "MemSet", "->", "isVolatile", "(", ")", ")", ";", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Intr", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "{"], "ground_truth": ["Value", "*", "Src", "=", "Intr", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AMDGPUPromoteAlloca34", "Func": "handleAlloca", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17339, "Length": 429, "Cover_Rate": 0.3079684134960517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_storeu_ps", "(", "float", "*", "__P", ",", "__m128", "__A", ")", "{", "*", "(", "__m128_u", "*", ")", "__P", "=", "__A", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_storeu_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17340, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arc_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "(", "arc_hard_regno_modes", "[", "regno", "]", "&", "arc_mode_class", "[", "mode", "]", ")", "!=", "<NUM_LIT>", ";"], "File": "arc", "Func": "arc_hard_regno_mode_ok", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17341, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "||", "SrcVT", "==", "<STR_LIT>", ")", "{", "SrcReg", "=", "<ISA_LIT>EmitIntExt", "(", "SrcVT", ",", "SrcReg", ",", "<STR_LIT>", ",", "!", "isSigned", ")", ";", "if", "(", "SrcReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "FP", "=", "<ISA_LIT>MoveToFPReg", "(", "<STR_LIT>", ",", "SrcReg", ")", ";", "if", "(", "FP", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc", ";", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "Ty", "->", "isDoubleTy", "(", ")", ")", "Opc", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "ARMFastISel (2)", "Func": "SelectIToFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17342, "Length": 128, "Cover_Rate": 0.419672131147541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::", "getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ")", ";", "int32_t", "offset", "=", "MO", ".", "getImm", "(", ")", ";", "uint32_t", "Val", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "offset", "==", "INT32_MIN", ")", "{"], "File": "ARMMCCodeEmitter14", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17343, "Length": 75, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "i", "]", ")", ";", "if", "(", "(", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "isImm", "(", ")", ")", "&&", "!", "Op", ".", "hasModifiers", "(", ")", ")", "Op", ".", "setModifiers", "(", "<NUM_LIT>", ")", ";", "}", "}", "return", "Res", ";", "}", "return", "MatchOperand_NoMatch", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser9", "Func": "parseVOP3OptionalOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17344, "Length": 56, "Cover_Rate": 0.3660130718954248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lceiluv4sfv4si_us", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcvtpq_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17345, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "UValue", "=", "CN", "->", "getZExtValue", "(", ")", ";", "uint32_t", "upper", "=", "uint32_t", "(", "UValue", ">>", "<NUM_LIT>", ")", ";", "uint32_t", "lower", "=", "uint32_t", "(", "UValue", ")", ";", "if", "(", "upper", "!=", "lower", ")", "return", "SDValue", "(", ")", ";", "Value", "=", "Value", ">>", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "Value", "<=", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Value", ",", "ValueType", ")", ";"], "File": "SPUISelLowering1", "Func": "get_vec_u18imm", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17346, "Length": 61, "Cover_Rate": 0.5304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BaseReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "setBaseReg", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17347, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_andnot_si64", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "__builtin_arm_wandn", "(", "__m2", ",", "__m1", ")", ";"], "File": "mmintrin", "Func": "_mm_andnot_si64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17348, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "enableEarlyIfConversion", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17349, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputc", "(", "'\"'", ",", "stream", ")", ";", "while", "(", "*", "string", "&&", "(", "unsigned", "char", ")", "*", "string", "<", "<NUM_LIT>", "&&", "!", "ISCNTRL", "(", "*", "string", ")", "&&", "strchr", "(", "unwanted_chars", ",", "*", "string", ")", "==", "NULL", "&&", "string", "<", "string_end", ")", "{", "fputc", "(", "*", "string", ",", "stream", ")", ";", "string", "++", ";", "}", "fputc", "(", "'\"'", ",", "stream", ")", ";", "if", "(", "string", "<", "string_end", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "string", "<", "string_end", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", ",", "*", "string", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["string", "++", ";"], "File": "mmix", "Func": "mmix_output_quoted_string", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17350, "Length": 98, "Cover_Rate": 0.5240641711229946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "In128", "=", "DAG", ".", "getMachineNode", "(", "Extend", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "In128", ",", "<NUM_LIT>", ")", ",", "Op1", ")", ";", "bool", "Is32Bit", "=", "is32Bit", "(", "VT", ")", ";"], "ground_truth": ["Even", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "(", "Is32Bit", ")", ",", "DL", ",", "VT", ",", "Result", ")", ";"], "File": "SystemZISelLowering104", "Func": "lowerGR128Binary", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17351, "Length": 66, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFINop", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "EmitARM64WinCFINop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17352, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "Loc", "(", "N", ")", ";", "const", "uint16_t", "*", "OurOpcodes", ";", "switch", "(", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "case", "<NUM_LIT>", ":", "OurOpcodes", "=", "Opcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "OurOpcodes", "=", "Opcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "case", "<NUM_LIT>", ":", "OurOpcodes", "=", "Opcodes", "[", "<NUM_LIT>", "]", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "EVT", "DataTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "NumVecs", "*", "<NUM_LIT>", ")", ";", "EVT", "ResultTys", "[", "]", "=", "{", "DataTy", ",", "<STR_LIT>", "}", ";", "auto", "Data", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "Loc", ",", "DataTy", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "Stage", "=", "<NUM_LIT>", ";", "Stage", "<", "NumVecs", ";", "++", "Stage", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Data", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Chain", "}", ";", "auto", "LoadInst", "=", "CurDAG", "->", "getMachineNode", "(", "OurOpcodes", "[", "Stage", "]", ",", "Loc", ",", "ResultTys", ",", "Ops", ")", ";", "Data", "=", "SDValue", "(", "LoadInst", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "LoadInst", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "i", "++", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "+", "i", ",", "Loc", ",", "VT", ",", "Data", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "Chain", ")", ";"], "File": "ARMISelDAGToDAG100", "Func": "SelectMVE_VLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17353, "Length": 263, "Cover_Rate": 0.8855218855218855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SubReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "unsigned", "SubReg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "bool", "Reg1IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "Reg2IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ChangeReg0", "=", "false", ";", "if", "(", "Reg0", "==", "Reg1", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "SubReg1", "&&", "<STR_LIT>", ")", ";", "Reg2IsKill", "=", "false", ";", "ChangeReg0", "=", "true", ";", "}", "unsigned", "MB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "NewMI", ")", "{", "unsigned", "Reg0", "=", "ChangeReg0", "?", "Reg2", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Reg0IsDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MI", "->", "getDesc", "(", ")", ")", ".", "addReg", "(", "Reg0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "Reg0IsDead", ")", ")", ".", "addReg", "(", "Reg2", ",", "getKillRegState", "(", "Reg2IsKill", ")", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "Reg1IsKill", ")", ")", ".", "addImm", "(", "(", "ME", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "(", "MB", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "}", "if", "(", "ChangeReg0", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg2", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "SubReg2", ")", ";"], "File": "PPCInstrInfo1", "Func": "commuteInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17354, "Length": 326, "Cover_Rate": 0.6048237476808905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "*", "Compare", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "Mask", ",", "int", "Value", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "assert", "(", "!", "SrcReg2", "&&", "<STR_LIT>", ")", ";", "bool", "IsLogical", "=", "(", "Compare", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";", "if", "(", "Value", "==", "<NUM_LIT>", "&&", "!", "IsLogical", "&&", "removeIPMBasedCompare", "(", "Compare", ",", "SrcReg", ",", "MRI", ",", "TM", ".", "getRegisterInfo", "(", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "SystemZInstrInfo11", "Func": "optimizeCompareInstr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17355, "Length": 84, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "int", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "bool", "Is1BitVector", "=", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "Is1BitVector", ")", "&&", "<STR_LIT>", ")", ";", "bool", "V1IsUndef", "=", "V1", ".", "isUndef", "(", ")", ";", "bool", "V2IsUndef", "=", "V2", ".", "isUndef", "(", ")", ";", "if", "(", "V1IsUndef", "&&", "V2IsUndef", ")", "return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "V1IsUndef", ")", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "if", "(", "V2IsUndef", ")", "for", "(", "int", "M", ":", "Mask", ")", "if", "(", "M", ">=", "NumElements", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "NewMask", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "for", "(", "int", "&", "M", ":", "NewMask", ")", "if", "(", "M", ">=", "NumElements", ")", "M", "=", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "V2", ",", "NewMask", ")", ";", "}", "int", "MaskUpperLimit", "=", "Mask", ".", "size", "(", ")", "*", "(", "V2IsUndef", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "(", "void", ")", "MaskUpperLimit", ";", "assert", "(", "llvm", "::", "all_of", "(", "Mask", ",", "[", "&", "]", "(", "int", "M", ")", "{", "return", "-", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "MaskUpperLimit", ";", "}", ")", "&&", "<STR_LIT>", ")", ";", "APInt", "Zeroable", "=", "computeZeroableShuffleElements", "(", "Mask", ",", "V1", ",", "V2", ")", ";", "if", "(", "Zeroable", ".", "isAllOnesValue", "(", ")", ")", "return", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", "&&", "!", "Is1BitVector", "&&", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "{", "MVT", "NewEltVT", "=", "VT", ".", "isFloatingPoint", "(", ")", "?", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", ":", "<STR_LIT>", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "*", "<NUM_LIT>", ")", ";", "MVT", "NewVT", "=", "<STR_LIT>", "(", "NewEltVT", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "NewVT", ")", ")", "{", "V1", "=", "DAG", ".", "getBitcast", "(", "NewVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "NewVT", ",", "V2", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "NewVT", ",", "DL", ",", "V1", ",", "V2", ",", "WidenedMask", ")", ")", ";", "}", "}", "if", "(", "canonicalizeShuffleMaskWithCommute", "(", "Mask", ")", ")", "return", "DAG", ".", "getCommutedVectorShuffle", "(", "*", "SVOp", ")", ";", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "return", "lower128BitVectorShuffle", "(", "DL", ",", "Mask", ",", "VT", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "return", "lower256BitVectorShuffle", "(", "DL", ",", "Mask", ",", "VT", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "lower512BitVectorShuffle", "(", "DL", ",", "Mask", ",", "VT", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering102", "Func": "lowerVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17356, "Length": 529, "Cover_Rate": 0.8875838926174496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "SrcReg1Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "<STR_LIT>", ",", "Src1SubRC", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "<STR_LIT>", ",", "Src0SubRC", ")", ";", "MachineOperand", "SrcReg1Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src1", ",", "Src1RC", ",", "<STR_LIT>", ",", "Src1SubRC", ")", ";", "unsigned", "LoOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "LoOpc", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "add", "(", "SrcReg0Sub0", ")", ".", "add", "(", "SrcReg1Sub0", ")", ";", "unsigned", "HiOpc", "=", "IsAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "HiOpc", ")", ",", "DestSub1", ")", ".", "addReg", "(", "DeadCarryReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Dead", ")", ".", "add", "(", "SrcReg0Sub1", ")", ".", "add", "(", "SrcReg1Sub1", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";", "legalizeOperands", "(", "*", "LoHalf", ")", ";"], "ground_truth": ["legalizeOperands", "(", "*", "HiHalf", ")", ";"], "File": "SIInstrInfo (2)", "Func": "splitScalar64BitAddSub", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17357, "Length": 226, "Cover_Rate": 0.444007858546169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetMachine", "*", "TM", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "TargetLibraryInfo", "*", "TLI", "=", "&", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI", "(", "F", ")", ";", "<ISA_LIT>LowerAMXCast", "LAC", "(", "F", ")", ";"], "ground_truth": ["C", "|=", "LAC", ".", "combineAMXcast", "(", "TLI", ")", ";"], "File": "X86LowerAMXType", "Func": "runOnFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17358, "Length": 51, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_s8_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17359, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeHvxWRRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "static", "const", "MCPhysReg", "HvxWRDecoderTable", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "}", ";"], "ground_truth": ["return", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "HvxWRDecoderTable", ")", ";"], "File": "HexagonDisassembler1", "Func": "DecodeHvxWRRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17360, "Length": 103, "Cover_Rate": 0.6130952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "RMin", ")", "return", "getInt64Direct", "(", "CurDAG", ",", "dl", ",", "Imm", ")", ";", "auto", "getI32Imm", "=", "[", "CurDAG", ",", "dl", "]", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", ";", "SDValue", "Val", "=", "SDValue", "(", "getInt64Direct", "(", "CurDAG", ",", "dl", ",", "MatImm", ")", ",", "<NUM_LIT>", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "getI32Imm", "(", "<NUM_LIT>", "-", "RMin", ")", ",", "getI32Imm", "(", "MaskEnd", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG101", "Func": "getInt64", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17361, "Length": 87, "Cover_Rate": 0.30742049469964666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "BOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "int", "BccOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "(", "AFI", "->", "isThumb2Function", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "FBB", "==", "<NUM_LIT>", ")", "{"], "File": "ARMBaseInstrInfo16", "Func": "InsertBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17362, "Length": 105, "Cover_Rate": 0.3736654804270463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "maybe_unlink", "(", "const", "char", "*", "file", ")", "{", "if", "(", "!", "save_temps", ")", "{"], "ground_truth": ["if", "(", "unlink_if_ordinary", "(", "file", ")", "&&", "errno", "!=", "ENOENT", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "file", ")", ";"], "File": "mkoffload", "Func": "maybe_unlink", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 17363, "Length": 35, "Cover_Rate": 0.6862745098039216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_cmplepd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cmple_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17364, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm7Shift2", "(", ")", "{"], "ground_truth": ["return", "isUImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "File": "CSKYAsmParser", "Func": "isUImm7Shift2", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17365, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>NewValueJump", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>NewValueJumpPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonNewValueJump (2)", "Func": "HexagonNewValueJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17366, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "src", "[", "i", "]", ";", "}", "}", "else", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "{", "operands", "[", "<NUM_LIT>", "*", "i", "]", "=", "dest", "[", "count", "-", "i", "-", "<NUM_LIT>", "]", ";"], "ground_truth": ["operands", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "src", "[", "count", "-", "i", "-", "<NUM_LIT>", "]", ";"], "File": "arm", "Func": "neon_disambiguate_copy", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17367, "Length": 66, "Cover_Rate": 0.4342105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isalpha", "(", "RegName", "[", "<NUM_LIT>", "]", ")", "&&", "isdigit", "(", "RegName", "[", "<NUM_LIT>", "]", ")", ")", ";", "O", "<<", "(", "RegName", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "O", "<<", "'%'", "<<", "RegName", ";"], "File": "SystemZInstPrinter6", "Func": "printFormattedRegName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17368, "Length": 35, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{"], "ground_truth": ["return", "!", "MF", ".", "getRegInfo", "(", ")", ".", "isReserved", "(", "PhysReg", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "isAsmClobberable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17369, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "frameSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "frameSize", "+=", "<NUM_LIT>", ";"], "ground_truth": ["frameSize", "=", "RoundUpToAlignment", "(", "frameSize", ",", "<NUM_LIT>", ")", ";"], "File": "WDC65816Subtarget", "Func": "getAdjustedFrameSize", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17370, "Length": 27, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "PPCReduceCRLogicals", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17371, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "finish", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "It", ",", "loop", ")", ";", "F", "->", "insert", "(", "It", ",", "finish", ")", ";", "finish", "->", "splice", "(", "finish", "->", "begin", "(", ")", ",", "MBB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "finish", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "loop", ")", ";", "MBB", "->", "addSuccessor", "(", "finish", ")", ";", "loop", "->", "addSuccessor", "(", "finish", ")", ";", "loop", "->", "addSuccessor", "(", "loop", ")", ";", "unsigned", "IAMT", "=", "R", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "IAMT", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "IVAL", "=", "R", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "IVAL", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "IAMT", ")", ".", "addMBB", "(", "finish", ")", ";", "unsigned", "DST", "=", "R", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "unsigned", "NDST", "=", "R", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "loop", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DST", ")", ".", "addReg", "(", "IVAL", ")", ".", "addMBB", "(", "MBB", ")", ".", "addReg", "(", "NDST", ")", ".", "addMBB", "(", "loop", ")", ";", "unsigned", "SAMT", "=", "R", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "unsigned", "NAMT", "=", "R", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "loop", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SAMT", ")", ".", "addReg", "(", "IAMT", ")", ".", "addMBB", "(", "MBB", ")", ".", "addReg", "(", "NAMT", ")", ".", "addMBB", "(", "loop", ")", ";"], "File": "MBlazeISelLowering14", "Func": "EmitCustomShift", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17372, "Length": 321, "Cover_Rate": 0.4791044776119403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPELogAlign", "=", "getCPELogAlign", "(", "*", "CPEMI", ")", ";", "MachineBasicBlock", "*", "UserMBB", "=", "UserMI", "->", "getParent", "(", ")", ";", "const", "BasicBlockInfo", "&", "UserBBI", "=", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ";", "if", "(", "BBHasFallthrough", "(", "UserMBB", ")", ")", "{", "unsigned", "Delta", "=", "<NUM_LIT>", ";", "unsigned", "CPEOffset", "=", "UserBBI", ".", "postOffset", "(", "CPELogAlign", ")", "+", "Delta", ";", "if", "(", "isOffsetInRange", "(", "UserOffset", ",", "CPEOffset", ",", "U", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "UserMBB", "->", "getNumber", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "CPEOffset", ")", ")", ";", "NewMBB", "=", "&", "*", "++", "UserMBB", "->", "getIterator", "(", ")", ";", "int", "UncondBr", "=", "<STR_LIT>", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "BBInfo", "[", "UserMBB", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Delta", ";", "adjustBBOffsetsAfter", "(", "UserMBB", ")", ";", "return", ";", "}", "}", "unsigned", "LogAlign", "=", "MF", "->", "getAlignment", "(", ")", ";", "assert", "(", "LogAlign", ">=", "CPELogAlign", "&&", "<STR_LIT>", ")", ";", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "getMaxDisp", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "BaseInsertOffset", "-=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", "<<", "<STR_LIT>", "<<", "LogAlign", "<<", "'\\n'", ")", ";", "if", "(", "BaseInsertOffset", "+", "<NUM_LIT>", ">=", "UserBBI", ".", "postOffset", "(", ")", ")", "{", "BaseInsertOffset", "=", "UserBBI", ".", "postOffset", "(", ")", "-", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "format", "(", "<STR_LIT>", ",", "BaseInsertOffset", ")", ")", ";", "}", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "<NUM_LIT>", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";"], "ground_truth": ["unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";"], "File": "MipsConstantIslandPass48", "Func": "createNewWater", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17373, "Length": 320, "Cover_Rate": 0.6237816764132553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "auto", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "VT", "==", "XLenVT", "&&", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "XLenVT", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "int64_t", "Imm", "=", "ConstNode", "->", "getSExtValue", "(", ")", ";", "if", "(", "XLenVT", "==", "<STR_LIT>", ")", "{", "ReplaceNode", "(", "Node", ",", "selectImm", "(", "CurDAG", ",", "SDLoc", "(", "Node", ")", ",", "Imm", ",", "XLenVT", ")", ")", ";", "return", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "VT", ")", ";", "ReplaceNode", "(", "Node", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "TFI", ",", "Imm", ")", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "break", ";", "SDValue", "Op0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isConstantMask", "(", "Op0", ".", "getNode", "(", ")", ",", "Mask", ")", ")", "{", "uint64_t", "ShAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "Mask", "|", "maskTrailingOnes", "<", "uint64_t", ">", "(", "ShAmt", ")", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["SDValue", "ShAmtVal", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "SDLoc", "(", "Node", ")", ",", "XLenVT", ")", ";"], "File": "RISCVISelDAGToDAG36", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17374, "Length": 287, "Cover_Rate": 0.6705607476635514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MSB", ">=", "Imm", ")", "{", "uint64_t", "Width", "=", "MSB", "-", "Imm", "+", "<NUM_LIT>", ";", "uint64_t", "LSB", "=", "Imm", ";", "OpUsefulBits", "<<=", "Width", ";", "--", "OpUsefulBits", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Orig", ")", "{", "Mask", "=", "ResultUsefulBits", "&", "OpUsefulBits", ";", "Mask", "<<=", "LSB", ";", "}", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Orig", ")", "Mask", "|=", "(", "ResultUsefulBits", "&", "~", "OpUsefulBits", ")", ";", "}", "else", "{", "uint64_t", "Width", "=", "MSB", "+", "<NUM_LIT>", ";", "uint64_t", "LSB", "=", "UsefulBits", ".", "getBitWidth", "(", ")", "-", "Imm", ";", "OpUsefulBits", "<<=", "Width", ";", "--", "OpUsefulBits", ";", "OpUsefulBits", "<<=", "LSB", ";", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Orig", ")", "{"], "ground_truth": ["Mask", "=", "ResultUsefulBits", "&", "OpUsefulBits", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "getUsefulBitsFromBFM", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17375, "Length": 121, "Cover_Rate": 0.4416058394160584, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Thumb2ITBlock", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "Thumb2ITBlockPass (2)1", "Func": "Thumb2ITBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17376, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpeqq_n_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpeqq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17377, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "std", "::", "is_sorted", "(", "MI", "->", "begin", "(", ")", "+", "OpNum", ",", "MI", "->", "end", "(", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "}", "O", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "i", "!=", "OpNum", ")", "O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter25", "Func": "printRegisterList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17378, "Length": 100, "Cover_Rate": 0.6329113924050633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "FrameReg", ";", "int", "Offset", "=", "getFrameLowering", "(", "MF", ")", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", "+", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "assert", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Offset", "<", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "-", "Offset", ")", ";", "}", "else", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "getRegOpForImmOpVariant", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "File": "MMIXRegisterInfo", "Func": "eliminateFrameIndex", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17379, "Length": 212, "Cover_Rate": 0.6385542168674698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "reportParseError", "(", "StringRef", "ErrorMsg", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["Parser", ".", "eatToEndOfStatement", "(", ")", ";"], "File": "MipsAsmParser102", "Func": "reportParseError", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17380, "Length": 26, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitARM64WinCFISaveFReg", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer2", "Func": "emitARM64WinCFISaveFReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17381, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "return", "legalizePreloadedArgIntrin", "(", "MI", ",", "MRI", ",", "B", ",", "<STR_LIT>", ")", ";", "}", "B", ".", "setInstr", "(", "MI", ")", ";", "uint64_t", "Offset", "=", "ST", ".", "getTargetLowering", "(", ")", "->", "getImplicitParameterOffset", "(", "B", ".", "getMF", "(", ")", ",", "<ISA_LIT>TargetLowering", "::", "FIRST_IMPLICIT", ")", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizeImplicitArgPtr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17382, "Length": 94, "Cover_Rate": 0.42152466367713004, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "CSKYELFObjectWriter1", "Func": "getRelocType", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17383, "Length": 43, "Cover_Rate": 0.9555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MCID", ".", "NumOperands", "==", "Inst", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpNo", ";", "for", "(", "OpNo", "=", "<NUM_LIT>", ";", "!", "MCID", ".", "OpInfo", "[", "OpNo", "]", ".", "isOptionalDef", "(", ")", "&&", "OpNo", "<", "MCID", ".", "NumOperands", ";", "++", "OpNo", ")", ";", "if", "(", "isThumbOne", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "Match_RequiresFlagSetting", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", "&&", "!", "inITBlock", "(", ")", ")", "return", "Match_RequiresITBlock", ";", "if", "(", "isThumbTwo", "(", ")", "&&", "Inst", ".", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "inITBlock", "(", ")", ")", "return", "Match_RequiresNotITBlock", ";", "}", "else", "if", "(", "isThumbOne", "(", ")", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "!", "hasV6MOps", "(", ")", "&&", "is<ISA_LIT>LowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "is<ISA_LIT>LowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresThumb2", ";", "else", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "!", "hasV6Ops", "(", ")", "&&", "is<ISA_LIT>LowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "is<ISA_LIT>LowRegister", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "Match_RequiresV6", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "MCID", ".", "NumOperands", ";", "++", "I", ")", "if", "(", "MCID", ".", "OpInfo", "[", "I", "]", ".", "RegClass", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "(", "Inst", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "!", "hasV8Ops", "(", ")", ")", "return", "Match_RequiresV8", ";"], "File": "ARMAsmParser47", "Func": "checkTargetMatchPredicate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17384, "Length": 282, "Cover_Rate": 0.7747252747252747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "TARGET_MIPS16", ")", "{", "mips_emit_move", "(", "temp", ",", "mips_cprestore_slot", "(", "temp", ",", "true", ")", ")", ";"], "ground_truth": ["mips_emit_move", "(", "pic_offset_table_rtx", ",", "temp", ")", ";"], "File": "mips", "Func": "mips_restore_gp_from_cprestore_slot", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17385, "Length": 27, "Cover_Rate": 0.3176470588235294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FIHolder", "(", "int", "FrameIndex", ",", "int", "StackPointerOffset", ")", ":", "FI", "(", "FrameIndex", ")", ",", "SPOffset", "(", "StackPointerOffset", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction11", "Func": "MipsFIHolder", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17386, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "s390_is_longrunning", "(", "insn", ")", ")", "{", "if", "(", "s390_is_fxd", "(", "insn", ")", ")", "fxd_longrunning", "[", "sched_state", ".", "side", "]", "=", "latency", ";", "else", "fpd_longrunning", "[", "sched_state", ".", "side", "]", "=", "latency", ";", "}", "if", "(", "s390_tune", ">=", "PROCESSOR_2964_Z13", ")", "{", "int", "units", ",", "i", ";", "unsigned", "unit_mask", ",", "m", "=", "<NUM_LIT>", ";", "unit_mask", "=", "s390_get_unit_mask", "(", "insn", ",", "&", "units", ")", ";", "gcc_assert", "(", "units", "<=", "MAX_SCHED_UNITS", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "units", ";", "i", "++", ",", "m", "<<=", "<NUM_LIT>", ")", "if", "(", "m", "&", "unit_mask", ")", "last_scheduled_unit_distance", "[", "i", "]", "[", "sched_state", ".", "side", "]", "=", "<NUM_LIT>", ";", "else", "if", "(", "last_scheduled_unit_distance", "[", "i", "]", "[", "sched_state", ".", "side", "]", "<", "MAX_SCHED_MIX_DISTANCE", ")", "last_scheduled_unit_distance", "[", "i", "]", "[", "sched_state", ".", "side", "]", "++", ";", "}", "if", "(", "(", "mask", "&", "S390_SCHED_ATTR_MASK_CRACKED", ")", "!=", "<NUM_LIT>", "||", "(", "mask", "&", "S390_SCHED_ATTR_MASK_EXPANDED", ")", "!=", "<NUM_LIT>", "||", "(", "mask", "&", "S390_SCHED_ATTR_MASK_GROUPALONE", ")", "!=", "<NUM_LIT>", "||", "(", "mask", "&", "S390_SCHED_ATTR_MASK_ENDGROUP", ")", "!=", "<NUM_LIT>", ")", "{", "sched_state", ".", "group_state", "=", "<NUM_LIT>", ";", "ends_group", "=", "true", ";", "}", "else", "{", "switch", "(", "sched_state", ".", "group_state", ")", "{", "case", "<NUM_LIT>", ":", "sched_state", ".", "group_state", "++", ";", "break", ";", "case", "<NUM_LIT>", ":", "sched_state", ".", "group_state", "++", ";", "if", "(", "sched_state", ".", "group_of_two", ")", "{", "sched_state", ".", "group_state", "=", "<NUM_LIT>", ";", "ends_group", "=", "true", ";", "}", "break", ";", "case", "<NUM_LIT>", ":", "sched_state", ".", "group_state", "++", ";", "ends_group", "=", "true", ";", "break", ";", "}", "}", "if", "(", "verbose", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "sched_mask", ";", "sched_mask", "=", "s390_get_sched_attrmask", "(", "insn", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ")", ";", "PRINT_SCHED_ATTR", "(", "S390_SCHED_ATTR_MASK_CRACKED", ",", "cracked", ")", ";", "PRINT_SCHED_ATTR", "(", "S390_SCHED_ATTR_MASK_EXPANDED", ",", "expanded", ")", ";", "PRINT_SCHED_ATTR", "(", "S390_SCHED_ATTR_MASK_ENDGROUP", ",", "endgroup", ")", ";", "PRINT_SCHED_ATTR", "(", "S390_SCHED_ATTR_MASK_GROUPALONE", ",", "groupalone", ")", ";", "if", "(", "s390_tune", ">=", "PROCESSOR_2964_Z13", ")", "{", "unsigned", "int", "unit_mask", ",", "m", "=", "<NUM_LIT>", ";", "int", "units", ",", "j", ";", "unit_mask", "=", "s390_get_unit_mask", "(", "insn", ",", "&", "units", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "units", ";", "j", "++", ",", "m", "<<=", "<NUM_LIT>", ")", "if", "(", "m", "&", "unit_mask", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "j", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "sched_state", ".", "group_state", ")", ";", "if", "(", "s390_tune", ">=", "PROCESSOR_2964_Z13", ")", "{", "int", "units", ",", "j", ";"], "ground_truth": ["s390_get_unit_mask", "(", "insn", ",", "&", "units", ")", ";"], "File": "s390", "Func": "s390_sched_variable_issue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17387, "Length": 408, "Cover_Rate": 0.6017699115044248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "CreateMCInst", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opc", ",", "const", "MCOperand", "&", "Operand0", ",", "const", "MCOperand", "&", "Operand1", ",", "const", "MCOperand", "&", "Operand2", "=", "MCOperand", "(", ")", ")", "{", "Inst", ".", "setOpcode", "(", "Opc", ")", ";", "Inst", ".", "addOperand", "(", "Operand0", ")", ";", "Inst", ".", "addOperand", "(", "Operand1", ")", ";"], "ground_truth": ["if", "(", "Operand2", ".", "isValid", "(", ")", ")", "Inst", ".", "addOperand", "(", "Operand2", ")", ";"], "File": "Cpu0MCInstLower3", "Func": "CreateMCInst", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17388, "Length": 67, "Cover_Rate": 0.9852941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "TARGET_MIPS16", ")", "sorry", "(", "<STR_LIT>", ")", ";", "if", "(", "first", "+", "size", "<=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r3", "=", "MIPS_PROLOGUE_TEMP", "(", "Pmode", ")", ";", "rtx", "r12", "=", "MIPS_PROLOGUE_TEMP2", "(", "Pmode", ")", ";"], "ground_truth": ["gcc_assert", "(", "first", "<=", "<NUM_LIT>", ")", ";"], "File": "mips4", "Func": "mips_emit_probe_stack_range", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17389, "Length": 109, "Cover_Rate": 0.4560669456066946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_roundscale_round_sh", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ",", "int", "__E", ",", "const", "int", "__F", ")", "{", "return", "__builtin_ia32_rndscalesh_mask_round", "(", "__C", ",", "__D", ",", "__E", ",", "__A", ",", "__B", ",", "__F", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_mask_roundscale_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17390, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "BVN", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "BVN", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", "||", "BVN", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "LoElt", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "HiElt", "=", "<NUM_LIT>", "-", "LoElt", ";", "ConstantSDNode", "*", "Lo0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", ")", ")", ";", "ConstantSDNode", "*", "Hi0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "HiElt", ")", ")", ";"], "ground_truth": ["ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "isExtendedBUILD_VECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17391, "Length": 139, "Cover_Rate": 0.3475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveCFINegateRAState", "(", ")", "{"], "ground_truth": ["if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "AArch64AsmParser (2)2", "Func": "parseDirectiveCFINegateRAState", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17392, "Length": 21, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>ElfTargetObjectFile", "&", "TLOFELF", "=", "static_cast", "<", "const", "<ISA_LIT>ElfTargetObjectFile", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "TLOFELF", ".", "getAttributesSection", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmPrinter10", "Func": "emitARMAttributeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17393, "Length": 37, "Cover_Rate": 0.6727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld3v4bf", "(", "(", "const", "__builtin_neon_bf", "*", ")", "__ptr", ")", ";", "return", "__rv", ".", "__i", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld3_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17394, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_O32_SaveList", ";"], "ground_truth": ["}"], "File": "Cpu0RegisterInfo2", "Func": "getCalleeSavedRegs", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17395, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isa", "<", "ICmpInst", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "?", "cast", "<", "ICmpInst", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isSigned", "(", ")", ":", "false", ";"], "ground_truth": ["}"], "File": "AMDGPUCodeGenPrepare (2)", "Func": "isSigned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17396, "Length": 34, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPostIdxRegOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["O", "<<", "(", "MO2", ".", "getImm", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printPostIdxRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17397, "Length": 63, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VectorWidth", "!=", "<NUM_LIT>", "&&", "VectorWidth", "!=", "<NUM_LIT>", "&&", "VectorWidth", "!=", "<NUM_LIT>", ")", "return", "false", ";", "ConstantInt", "*", "ConstElemCount", "=", "nullptr", ";", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "EC", ",", "L", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "(", "ConstElemCount", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ElemCount", ")", ")", ")", "{", "ConstantInt", "*", "TC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "TripCount", ")", ";", "if", "(", "!", "TC", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "uint64_t", "TC1", "=", "TC", "->", "getZExtValue", "(", ")", ";", "uint64_t", "TC2", "=", "(", "ConstElemCount", "->", "getZExtValue", "(", ")", "+", "VectorWidth", "-", "<NUM_LIT>", ")", "/", "VectorWidth", ";", "if", "(", "TC1", "!=", "TC2", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TC1", "<<", "<STR_LIT>", "<<", "TC2", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "if", "(", "!", "ForceTailPredication", ")", "{", "auto", "*", "VW", "=", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", ")", ")", ";", "auto", "*", "ECPlusVWMinus1", "=", "SE", "->", "getAddExpr", "(", "EC", ",", "SE", "->", "getSCEV", "(", "ConstantInt", "::", "get", "(", "TripCount", "->", "getType", "(", ")", ",", "VectorWidth", "-", "<NUM_LIT>", ")", ")", ")", ";", "auto", "*", "Ceil", "=", "SE", "->", "getUDivExpr", "(", "ECPlusVWMinus1", ",", "VW", ")", ";", "(", "void", ")", "TC", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "TC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "EC", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VectorWidth", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Ceil", "->", "dump", "(", ")", ";", ")", ";", "bool", "Zero", "=", "SE", "->", "getMinusSCEV", "(", "SE", "->", "getBackedgeTakenCount", "(", "L", ")", ",", "SE", "->", "getUDivExpr", "(", "SE", "->", "getAddExpr", "(", "SE", "->", "getMulExpr", "(", "Ceil", ",", "VW", ")", ",", "SE", "->", "getNegativeSCEV", "(", "VW", ")", ")", ",", "VW", ")", ")", "->", "isZero", "(", ")", ";", "if", "(", "!", "Zero", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MVETailPredication7", "Func": "IsSafeActiveMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17398, "Length": 351, "Cover_Rate": 0.5408320493066255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "WithPreDec", ")", "{", "O", "<<", "'-'", ";", "}", "if", "(", "Base", ".", "getReg", "(", ")", ")", "{", "printRegister", "(", "Base", ".", "getReg", "(", ")", ",", "O", ")", ";", "}", "if", "(", "WithPostInc", ")", "{", "O", "<<", "'+'", ";", "}", "O", "<<", "<STR_LIT>", ";", "if", "(", "Offset", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Offset", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Offset", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "Offset", ".", "getExpr", "(", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AAPInstPrinter", "Func": "printMemSrcOperand", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17399, "Length": 85, "Cover_Rate": 0.5782312925170068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Worklist", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "Worklist", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "if", "(", "N", "->", "hasOneUse", "(", ")", "&&", "Opcode", "==", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", ")", "continue", ";", "if", "(", "RootWeights", ".", "count", "(", "N", ")", ")", "continue", ";", "RootWeights", "[", "N", "]", "=", "-", "<NUM_LIT>", ";", "}", "RootWeights", "[", "BasePtr", ".", "getNode", "(", ")", "]", "=", "-", "<NUM_LIT>", ";", "SDValue", "NewBasePtr", "=", "balanceSubTree", "(", "BasePtr", ".", "getNode", "(", ")", ",", "true", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "N", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewBasePtr", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "N", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "NewBasePtr", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG16", "Func": "rebalanceAddressTrees", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17400, "Length": 177, "Cover_Rate": 0.427536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isI16IntU10Immediate", "(", "SDNode", "*", "N", ")", "{"], "ground_truth": ["return", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isI16IntU10Immediate", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", ")", ";"], "File": "SPUISelDAGToDAG1", "Func": "isI16IntU10Immediate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17401, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "PartialMappingIdx", ",", "<NUM_LIT>", ">", "OpRegBankIdx", "(", "NumOperands", ")", ";", "getInstrPartialMappingIdxs", "(", "MI", ",", "MRI", ",", "false", ",", "OpRegBankIdx", ")", ";", "SmallVector", "<", "const", "ValueMapping", "*", ",", "<NUM_LIT>", ">", "OpdsMapping", "(", "NumOperands", ")", ";", "if", "(", "!", "getInstrValueMapping", "(", "MI", ",", "OpRegBankIdx", ",", "OpdsMapping", ")", ")", "return", "InstructionMapping", "(", ")", ";", "return", "InstructionMapping", "{", "DefaultMappingID", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "OpdsMapping", ")", ",", "NumOperands", "}", ";"], "ground_truth": ["}"], "File": "X86RegisterBankInfo13", "Func": "getInstrMapping", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17402, "Length": 68, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "<STR_LIT>", ")", "{", "if", "(", "isVarArg", ")", "continue", ";", "Reg", "=", "<STR_LIT>", ";", "(", "*", "MIB", ")", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "=", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "MIB", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "true", ")", ")", ";", "NumRegs", "=", "true", ";", "}", "if", "(", "NumRegs", ")", "MBB", ".", "insert", "(", "MI", ",", "&", "*", "MIB", ")", ";", "else", "MF", ".", "DeleteMachineInstr", "(", "MIB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "Thumb1FrameLowering", "Func": "restoreCalleeSavedRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17403, "Length": 109, "Cover_Rate": 0.41132075471698115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>WinCOFFAsmTargetStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "&", "InstPrinter", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", ",", "InstPrinter", "(", "InstPrinter", ")", "{"], "ground_truth": ["}"], "File": "X86WinCOFFTargetStreamer", "Func": "X86WinCOFFAsmTargetStreamer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17404, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline__", "void", "spu_mfcdma32", "(", "volatile", "void", "*", "ls", ",", "unsigned", "int", "ea", ",", "unsigned", "int", "size", ",", "unsigned", "int", "tagid", ",", "unsigned", "int", "cmd", ")", "{"], "ground_truth": ["si_wrch", "(", "MFC_LSA", ",", "si_from_ptr", "(", "ls", ")", ")", ";"], "File": "spu", "Func": "internals_spu_mfcdma32", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17405, "Length": 37, "Cover_Rate": 0.47435897435897434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "~", "<ISA_LIT>SelectionDAGInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "SparcSelectionDAGInfo", "Func": "~SparcSelectionDAGInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17406, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "SpilledReg", ">", "&", "SpillLanes", "=", "SGPRToVGPRSpills", "[", "FI", "]", ";", "if", "(", "!", "SpillLanes", ".", "empty", "(", ")", ")", "return", "true", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "Size", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "TRI", "->", "spillSGPRToVGPR", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "NumLanes", "=", "Size", "/", "<NUM_LIT>", ";"], "ground_truth": ["const", "MCPhysReg", "*", "CSRegs", "=", "MRI", ".", "getCalleeSavedRegs", "(", ")", ";"], "File": "SIMachineFunctionInfo38", "Func": "allocateSGPRSpillToVGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17407, "Length": 132, "Cover_Rate": 0.4086687306501548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "ReservedRegs", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", "->", "getReservedRegs", "(", "MF", ")", ";"], "ground_truth": ["if", "(", "!", "ReservedRegs", ".", "test", "(", "Reg", ")", "&&", "!", "Subtarget", ".", "isRegisterReservedByUser", "(", "Reg", ")", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", ")", ")", ";"], "File": "RISCVISelLowering", "Func": "getRegisterByName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17408, "Length": 47, "Cover_Rate": 0.4017094017094017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_xor_epi64", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{", "return", "(", "__m256i", ")", "(", "(", "__v4du", ")", "__A", "^", "(", "__v4du", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_xor_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17409, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Size", "=", "Mask", ".", "size", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "return", "false", ";", "int", "LocalM", "=", "Mask", "[", "i", "]", "<", "Size", "?", "Mask", "[", "i", "]", "%", "LaneSize", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "LaneSize", ";"], "ground_truth": ["if", "(", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "<", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "=", "LocalM", ";"], "File": "X86ISelLowering208", "Func": "is128BitLaneRepeatedShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17410, "Length": 101, "Cover_Rate": 0.6196319018404908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "In", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ExtendInVecOpc", ",", "dl", ",", "VT", ",", "In", ")", ";", "}", "if", "(", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Op", ";", "MVT", "HalfVT", "=", "VT", ".", "getHalfNumVectorElementsVT", "(", ")", ";", "SDValue", "OpLo", "=", "DAG", ".", "getNode", "(", "ExtendInVecOpc", ",", "dl", ",", "HalfVT", ",", "In", ")", ";", "if", "(", "auto", "*", "Shuf", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "In", ")", ")", "if", "(", "hasIdenticalHalvesShuffleMask", "(", "Shuf", "->", "getMask", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpLo", ")", ";", "SDValue", "ZeroVec", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "InVT", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "bool", "NeedZero", "=", "Opc", "==", "<STR_LIT>", ";"], "ground_truth": ["SDValue", "OpHi", "=", "getUnpackh", "(", "DAG", ",", "dl", ",", "InVT", ",", "In", ",", "NeedZero", "?", "ZeroVec", ":", "Undef", ")", ";"], "File": "X86ISelLowering (2)7", "Func": "LowerAVXExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17411, "Length": 168, "Cover_Rate": 0.3952941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "rotate_mode", "=", "QIshift", ";", "break", ";", "case", "E_HImode", ":", "rotate_mode", "=", "HIshift", ";", "break", ";", "case", "E_SImode", ":", "rotate_mode", "=", "SIshift", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "code", ")", "{", "case", "ROTATERT", ":", "rotate_type", "=", "SHIFT_ASHIFT", ";", "break", ";", "case", "ROTATE", ":", "rotate_type", "=", "SHIFT_LSHIFTRT", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "amount", "=", "INTVAL", "(", "rotate_amount", ")", ";", "if", "(", "amount", "<", "<NUM_LIT>", ")", "amount", "=", "<NUM_LIT>", ";", "if", "(", "(", "unsigned", "int", ")", "amount", ">", "GET_MODE_BITSIZE", "(", "mode", ")", ")", "amount", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "if", "(", "(", "unsigned", "int", ")", "amount", ">", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "(", "unsigned", ")", "<NUM_LIT>", ")", "{", "amount", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "amount", ";"], "ground_truth": ["rotate_type", "=", "(", "rotate_type", "==", "SHIFT_ASHIFT", ")", "?", "SHIFT_LSHIFTRT", ":", "SHIFT_ASHIFT", ";"], "File": "h8300", "Func": "output_a_rotate", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17412, "Length": 146, "Cover_Rate": 0.36049382716049383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_frame_mem", "(", "BLKmode", ",", "gen_rtx_PRE_MODIFY", "(", "Pmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "num_regs", ")", ")", ")", ",", "gen_rtx_UNSPEC", "(", "BLKmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "UNSPEC_PUSH_MULT", ")", ")", ";", "if", "(", "dwarf_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "tmp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_frame_mem", "(", "SImode", ",", "stack_pointer_rtx", ")", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "dwarf_par_index", "++", ")", "=", "tmp", ";", "}", "break", ";", "}", "}", "for", "(", "j", "=", "<NUM_LIT>", ",", "i", "++", ";", "j", "<", "num_regs", ";", "i", "++", ")", "{", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", ")", "=", "gen_rtx_USE", "(", "VOIDmode", ",", "reg", ")", ";", "if", "(", "dwarf_regs_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "tmp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<NUM_LIT>", "*", "j", ")", ")", ",", "reg", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "dwarf_par_index", "++", ")", "=", "tmp", ";", "}", "j", "++", ";", "}", "}", "par", "=", "emit_insn", "(", "par", ")", ";", "tmp", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "<NUM_LIT>", "*", "num_regs", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "tmp", ")", "=", "<NUM_LIT>", ";", "XVECEXP", "(", "dwarf", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "tmp", ";", "add_reg_note", "(", "par", ",", "REG_FRAME_RELATED_EXPR", ",", "dwarf", ")", ";", "return", "par", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "emit_multi_reg_push", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17413, "Length": 276, "Cover_Rate": 0.609271523178808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SDValue", "Ops", "[", "]", "=", "{", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ",", "In2L", ",", "In2H", ",", "Chain", "}", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Ops", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "ResNode", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "return", "ResNode", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG100", "Func": "SelectAtomic64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17414, "Length": 69, "Cover_Rate": 0.359375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ValVT", "==", "<STR_LIT>", "||", "(", "ValVT", "==", "<STR_LIT>", "&&", "IntRegUsed", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ",", "IntRegsSize", ")", ";", "IntRegUsed", "=", "true", ";", "LocVT", "=", "<STR_LIT>", ";", "}", "if", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "&&", "!", "IntRegUsed", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "F32Regs", ",", "FloatRegsSize", ")", ";", "else", "Reg", "=", "State", ".", "AllocateReg", "(", "F64Regs", ",", "FloatRegsSize", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "IntRegUsed", ")", "{", "if", "(", "UnallocIntReg", "!=", "IntRegsSize", ")", "{", "if", "(", "IntRegs", "[", "UnallocIntReg", "]", "!=", "(", "unsigned", "(", "<STR_LIT>", ")", ")", ")", "Reg", "=", "<STR_LIT>", ";", "for", "(", ";", "UnallocIntReg", "<", "IntRegsSize", ";", "++", "UnallocIntReg", ")", "State", ".", "AllocateReg", "(", "UnallocIntReg", ")", ";", "}", "LocVT", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsISelLowering35", "Func": "CC_MipsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17415, "Length": 134, "Cover_Rate": 0.3213429256594724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SITypeRewriter", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17416, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine19", "Func": "getDataLayout", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17417, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbsl_s16", "(", "uint16x4_t", "__a", ",", "int16x4_t", "__b", ",", "int16x4_t", "__c", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vbslv4hi", "(", "(", "int16x4_t", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vbsl_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17418, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticPredicate", "isMatrixRegOperand", "(", ")", "const", "{", "if", "(", "!", "isMatrix", "(", ")", ")", "return", "DiagnosticPredicateTy", "::", "NoMatch", ";"], "ground_truth": ["if", "(", "getMatrixKind", "(", ")", "!=", "Kind", "||", "!", "<ISA_LIT>MCRegisterClasses", "[", "RegClass", "]", ".", "contains", "(", "getMatrixReg", "(", ")", ")", "||", "EltSize", "!=", "getMatrixElementWidth", "(", ")", ")", "return", "DiagnosticPredicateTy", "::", "NearMatch", ";"], "File": "AArch64AsmParser1", "Func": "isMatrixRegOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17419, "Length": 50, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "emitARM64WinCFIClearUnwoundToCall", "(", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer2", "Func": "emitARM64WinCFIClearUnwoundToCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17420, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TRI", "->", "getEncodingValue", "(", "DestReg", ")", "<", "<NUM_LIT>", ")", "{", "MIB", "->", "setDesc", "(", "LoadDesc", ")", ";", "}", "else", "{", "MIB", "->", "setDesc", "(", "BroadcastDesc", ")", ";", "DestReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "DestReg", ",", "SubIdx", ",", "&", "<STR_LIT>", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DestReg", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo", "Func": "expandNOVLXLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17421, "Length": 56, "Cover_Rate": 0.5436893203883495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RCPair", "<ISA_LIT>TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'l'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'h'", ":", "if", "(", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'r'", ":", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'w'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "break", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "RCPair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'x'", ":"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "break", ";"], "File": "ARMISelLowering (2)3", "Func": "getRegForInlineAsmConstraint", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17422, "Length": 193, "Cover_Rate": 0.5594202898550724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vpaddv2sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpadd_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17423, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VecEVT", "=", "Vec", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VecEVT", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "VecVT", "=", "VecEVT", ".", "getSimpleVT", "(", ")", ";", "MVT", "VecEltVT", "=", "VecVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "RVVOpcode", "=", "getRVVVPReductionOp", "(", "Op", ".", "getOpcode", "(", ")", ")", ";", "MVT", "ContainerVT", "=", "VecVT", ";", "if", "(", "VecVT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VecVT", ")", ";"], "ground_truth": ["Vec", "=", "convertToScalableVector", "(", "ContainerVT", ",", "Vec", ",", "DAG", ",", "Subtarget", ")", ";"], "File": "RISCVISelLowering1", "Func": "lowerVPREDUCE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17424, "Length": 86, "Cover_Rate": 0.30714285714285716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TargetMachine", ")", ":", "SelectionDAGISel", "(", "TargetMachine", ")", "{"], "ground_truth": ["}"], "File": "CAHPISelDAGToDAG", "Func": "CAHPDAGToDAGISel", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17425, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAttributes", "(", "*", "NewF", ",", "NewProps", ".", "Attributes", ")", ";", "NewF", "->", "setVisibility", "(", "GlobalValue", "::", "DefaultVisibility", ")", ";", "NewF", "->", "setLinkage", "(", "GlobalValue", "::", "InternalLinkage", ")", ";", "if", "(", "F", ".", "hasName", "(", ")", "&&", "F", ".", "hasLocalLinkage", "(", ")", ")", "{"], "ground_truth": ["std", "::", "string", "NewName", "=", "std", "::", "string", "(", "NewF", "->", "getName", "(", ")", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "cloneWithProperties", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17426, "Length": 59, "Cover_Rate": 0.4306569343065693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "State", ".", "I", "==", "<NUM_LIT>", ")", "&&", "(", "State", ".", "SaveCount", "==", "<NUM_LIT>", ")", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "State", ".", "SaveCount", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "{", "assert", "(", "State", ".", "I", "<", "State", ".", "MaxSaved", "&&", "<STR_LIT>", ")", ";", "State", ".", "Saved", "[", "State", ".", "I", "++", "]", "=", "Inst", ";", "if", "(", "State", ".", "I", "<", "State", ".", "SaveCount", ")", "return", "true", ";", "}", "assert", "(", "State", ".", "I", "==", "State", ".", "SaveCount", "&&", "State", ".", "SaveCount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "State", ".", "RecursiveCall", "=", "true", ";", "switch", "(", "State", ".", "Saved", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "EmitDataMask", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitDirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitIndirectGuardCall", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitIndirectGuardJmp", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "EmitGuardReturn", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["EmitGuardLoadOrStore", "(", "State", ".", "I", ",", "State", ".", "Saved", ",", "Out", ")", ";"], "File": "ARMMCNaCl1", "Func": "CustomExpandInstNaClARM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17427, "Length": 307, "Cover_Rate": 0.6490486257928119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "File": "M88kTargetMachine", "Func": "LLVMInitializeM88kTarget", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17428, "Length": 28, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "PROCESSOR_PPCE300C2", ":", "case", "PROCESSOR_PPCE300C3", ":", "case", "PROCESSOR_PPCE500MC", ":", "case", "PROCESSOR_PPCE500MC64", ":", "case", "PROCESSOR_PPCE5500", ":", "case", "PROCESSOR_PPCE6500", ":", "case", "PROCESSOR_TITAN", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_PPC476", ":", "case", "PROCESSOR_PPC604", ":", "case", "PROCESSOR_PPC604e", ":", "case", "PROCESSOR_PPC620", ":", "case", "PROCESSOR_PPC630", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_POWER4", ":", "case", "PROCESSOR_POWER5", ":", "case", "PROCESSOR_POWER6", ":", "case", "PROCESSOR_POWER7", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "PROCESSOR_POWER8", ":"], "File": "rs6000", "Func": "rs6000_issue_rate", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17429, "Length": 60, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "processMachineBasicBlock", "(", "MBB", ")", ";"], "ground_truth": ["return", "Changed", ";"], "File": "AArch64DeadRegisterDefinitionsPass (2)1", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17430, "Length": 29, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "(", "int", ")", "CI", "->", "getSExtValue", "(", ")", "==", "CI", "->", "getSExtValue", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "Opc", ")", "{", "addFullAddress", "(", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ",", "AM", ")", ".", "addImm", "(", "Signed", "?", "CI", "->", "getSExtValue", "(", ")", ":", "CI", "->", "getZExtValue", "(", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "X86FastISel117", "Func": "X86FastEmitStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17431, "Length": 100, "Cover_Rate": 0.41841004184100417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "MCB", ")", ")", "{", "bool", "hasConditional", "=", "false", ";", "unsigned", "Branches", "=", "<NUM_LIT>", ",", "Returns", "=", "<NUM_LIT>", ",", "NewIndirectBranches", "=", "<NUM_LIT>", ",", "NewValueBranches", "=", "<NUM_LIT>", ",", "Conditional", "=", "HEXAGON_PRESHUFFLE_PACKET_SIZE", ",", "Unconditional", "=", "HEXAGON_PRESHUFFLE_PACKET_SIZE", ";", "for", "(", "unsigned", "i", "=", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructionsOffset", ";", "i", "<", "MCB", ".", "size", "(", ")", ";", "++", "i", ")", "{", "MCInst", "const", "&", "MCI", "=", "*", "MCB", ".", "begin", "(", ")", "[", "i", "]", ".", "getInst", "(", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isImmext", "(", "MCI", ")", ")", "continue", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "isBranch", "(", ")", "||", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "isCall", "(", ")", ")", "{", "++", "Branches", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "isIndirectBranch", "(", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedNew", "(", "MCII", ",", "MCI", ")", ")", "++", "NewIndirectBranches", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isNewValue", "(", "MCII", ",", "MCI", ")", ")", "++", "NewValueBranches", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "isPredicated", "(", "MCII", ",", "MCI", ")", "||", "<ISA_LIT>MCInstrInfo", "::", "isPredicatedNew", "(", "MCII", ",", "MCI", ")", ")", "{", "hasConditional", "=", "true", ";"], "ground_truth": ["Conditional", "=", "i", ";"], "File": "HexagonMCChecker11", "Func": "checkBranches", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17432, "Length": 193, "Cover_Rate": 0.5920245398773006, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isKnownNeverSNan", "(", "DAG", ",", "Var", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "K0", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Var", ",", "SDValue", "(", "K0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "K1", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering18", "Func": "performFPMed3ImmCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17433, "Length": 49, "Cover_Rate": 0.30434782608695654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "left", ")", "==", "SIGN_EXTEND", "&&", "GET_CODE", "(", "right", ")", "==", "SIGN_EXTEND", ")", "*", "total", "=", "s390_cost", "->", "m", ";", "else", "if", "(", "GET_CODE", "(", "left", ")", "==", "ZERO_EXTEND", "&&", "GET_CODE", "(", "right", ")", "==", "ZERO_EXTEND", "&&", "TARGET_CPU_ZARCH", ")", "*", "total", "=", "s390_cost", "->", "ml", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "}", "case", "SFmode", ":", "case", "DFmode", ":", "*", "total", "=", "s390_cost", "->", "mult_df", ";", "break", ";", "case", "TFmode", ":", "*", "total", "=", "s390_cost", "->", "mxbr", ";", "break", ";", "default", ":", "return", "false", ";", "}", "return", "false", ";", "case", "UDIV", ":", "case", "UMOD", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "TImode", ")", "*", "total", "=", "s390_cost", "->", "dlgr", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", ")", "{", "rtx", "right", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "right", ")", "==", "ZERO_EXTEND", ")", "*", "total", "=", "s390_cost", "->", "dlr", ";", "else", "*", "total", "=", "s390_cost", "->", "dlgr", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "*", "total", "=", "s390_cost", "->", "dlr", ";", "return", "false", ";", "case", "DIV", ":", "case", "MOD", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", ")", "{", "rtx", "right", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "right", ")", "==", "ZERO_EXTEND", ")", "if", "(", "TARGET_64BIT", ")", "*", "total", "=", "s390_cost", "->", "dsgfr", ";", "else", "*", "total", "=", "s390_cost", "->", "dr", ";", "else", "*", "total", "=", "s390_cost", "->", "dsgr", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SImode", ")", "*", "total", "=", "s390_cost", "->", "dlr", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "SFmode", ")", "{", "if", "(", "TARGET_IEEE_FLOAT", ")", "*", "total", "=", "s390_cost", "->", "debr", ";", "else", "*", "total", "=", "s390_cost", "->", "der", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "DFmode", ")", "{", "if", "(", "TARGET_IEEE_FLOAT", ")", "*", "total", "=", "s390_cost", "->", "ddbr", ";", "else", "*", "total", "=", "s390_cost", "->", "ddr", ";", "}", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "TFmode", ")", "{", "if", "(", "TARGET_IEEE_FLOAT", ")", "*", "total", "=", "s390_cost", "->", "dxbr", ";", "else", "*", "total", "=", "s390_cost", "->", "dxr", ";", "}", "return", "false", ";", "case", "SQRT", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "SFmode", ")", "*", "total", "=", "s390_cost", "->", "sqebr", ";", "else", "if", "(", "GET_MODE", "(", "x", ")", "==", "DFmode", ")", "*", "total", "=", "s390_cost", "->", "sqdbr", ";", "else", "*", "total", "=", "s390_cost", "->", "sqxbr", ";", "return", "false", ";", "case", "SIGN_EXTEND", ":", "case", "ZERO_EXTEND", ":"], "ground_truth": ["if", "(", "outer_code", "==", "MULT", "||", "outer_code", "==", "DIV", "||", "outer_code", "==", "MOD", "||", "outer_code", "==", "PLUS", "||", "outer_code", "==", "MINUS", "||", "outer_code", "==", "COMPARE", ")", "*", "total", "=", "<NUM_LIT>", ";"], "File": "s3903", "Func": "s390_rtx_costs", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17434, "Length": 446, "Cover_Rate": 0.44779116465863456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Control", "&", "GPRControlBit", "[", "I", "]", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "[", "I", "]", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "true", ",", "true", ")", ")", ";", "}", "}", "if", "(", "!", "NoFloat", "&&", "(", "Control", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", ".", "hasVector", "(", ")", ")", "{", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "I", "++", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", "[", "I", "]", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "true", ",", "true", ")", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "SystemZISelLowering (2)2", "Func": "emitTransactionBegin", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17435, "Length": 106, "Cover_Rate": 0.3202416918429003, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "NyuziRegisterInfo", "Func": "requiresFrameIndexScavenging", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17436, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSection", "*", "<ISA_LIT>64LinuxTargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "const", "MCSection", "*", "DefaultSection", "=", "TargetLoweringObjectFileELF", "::", "SelectSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";", "if", "(", "DefaultSection", "!=", "ReadOnlySection", ")", "return", "DefaultSection", ";"], "ground_truth": ["const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ";"], "File": "PPCTargetObjectFile1", "Func": "SelectSectionForGlobal", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17437, "Length": 66, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_code_label", "*", "neglab", ",", "*", "donelab", ";", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ";", "machine_mode", "mode", ",", "inmode", ";", "inmode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "gcc_assert", "(", "inmode", "==", "SImode", "||", "inmode", "==", "DImode", ")", ";", "out", "=", "operands", "[", "<NUM_LIT>", "]", ";", "in", "=", "force_reg", "(", "inmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "mode", "=", "GET_MODE", "(", "out", ")", ";", "neglab", "=", "gen_label_rtx", "(", ")", ";", "donelab", "=", "gen_label_rtx", "(", ")", ";", "f0", "=", "gen_reg_rtx", "(", "mode", ")", ";"], "ground_truth": ["emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "inmode", ",", "<NUM_LIT>", ",", "neglab", ")", ";"], "File": "i386", "Func": "x86_emit_floatuns", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17438, "Length": 106, "Cover_Rate": 0.4588744588744589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "SwitchSection", "(", "fCodeSection", ")", ";", "O", "<<", "<STR_LIT>", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "PAN", "::", "getFrameLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", "<<", "<STR_LIT>", ";", "O", "<<", "*", "CurrentFnSym", "<<", "<STR_LIT>", ";", "DebugLoc", "CurDL", ";", "O", "<<", "<STR_LIT>", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "MF", ".", "begin", "(", ")", ")", "{", "EmitBasicBlockStart", "(", "I", ")", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "E", "=", "I", "->", "end", "(", ")", ";"], "ground_truth": ["II", "!=", "E", ";", "++", "II", ")", "{"], "File": "PIC16AsmPrinter3", "Func": "runOnMachineFunction", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17439, "Length": 130, "Cover_Rate": 0.4961832061068702, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memset", "(", "&", "new_opts_set", ",", "<NUM_LIT>", ",", "sizeof", "(", "new_opts_set", ")", ")", ";", "if", "(", "!", "s390_valid_target_attribute_inner_p", "(", "args", ",", "opts", ",", "&", "new_opts_set", ",", "force_pragma", ")", ")", "return", "error_mark_node", ";", "if", "(", "new_opts_set", ".", "x_target_flags", "||", "new_opts_set", ".", "x_s390_arch", "||", "new_opts_set", ".", "x_s390_tune", "||", "new_opts_set", ".", "x_s390_stack_guard", "||", "new_opts_set", ".", "x_s390_stack_size", "||", "new_opts_set", ".", "x_s390_branch_cost", "||", "new_opts_set", ".", "x_s390_warn_framesize", "||", "new_opts_set", ".", "x_s390_warn_dynamicstack_p", ")", "{", "const", "unsigned", "char", "*", "src", "=", "(", "const", "unsigned", "char", "*", ")", "opts_set", ";", "unsigned", "char", "*", "dest", "=", "(", "unsigned", "char", "*", ")", "&", "new_opts_set", ";", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "(", "*", "opts_set", ")", ";", "i", "++", ")", "dest", "[", "i", "]", "|=", "src", "[", "i", "]", ";"], "ground_truth": ["s390_option_override_internal", "(", "opts", ",", "&", "new_opts_set", ")", ";"], "File": "s390", "Func": "s390_valid_target_attribute_tree", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17440, "Length": 132, "Cover_Rate": 0.7457627118644068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "if", "(", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", ")", "{", "FP32Denormals", "=", "false", ";"], "ground_truth": ["FP64Denormals", "=", "false", ";"], "File": "AMDGPUSubtarget69", "Func": "initializeSubtargetDependencies", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17441, "Length": 30, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "DotPos", "=", "LowerReg", ".", "find", "(", "'.'", ")", ";", "RegNum", "=", "MatchRegisterName", "(", "LowerReg", ".", "substr", "(", "<NUM_LIT>", ",", "DotPos", ")", ")", ";", "if", "(", "RegNum", "==", "<STR_LIT>", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "LowerReg", ".", "substr", "(", "<NUM_LIT>", ",", "DotPos", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "RegNum", "==", "<STR_LIT>", ")", "return", "false", ";", "SMLoc", "S", "=", "Tok", ".", "getLoc", "(", ")", ";", "RegEndLoc", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "+", "DotPos", ")", ";", "if", "(", "DotPos", "==", "StringRef", "::", "npos", ")", "{", "Layout", "=", "StringRef", "(", ")", ";", "}", "else", "{", "LayoutLoc", "=", "SMLoc", "::", "getFromPointer", "(", "S", ".", "getPointer", "(", ")", "+", "DotPos", "+", "<NUM_LIT>", ")", ";", "std", "::", "string", "LayoutText", "=", "LowerReg", ".", "substr", "(", "DotPos", ",", "StringRef", "::", "npos", ")", ";", "Layout", "=", "StringSwitch", "<", "const", "char", "*", ">", "(", "LayoutText", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "if", "(", "Layout", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "IdentifyRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17442, "Length": 283, "Cover_Rate": 0.7774725274725275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "attr_amdfam10_decode", "path", "=", "get_attr_amdfam10_decode", "(", "insn", ")", ";", "if", "(", "(", "int", ")", "path", "==", "<NUM_LIT>", ")", "return", "path_single", ";"], "ground_truth": ["if", "(", "(", "int", ")", "path", "==", "<NUM_LIT>", ")", "return", "path_double", ";"], "File": "i3864", "Func": "get_insn_path", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17443, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld4v8bf", "(", "(", "const", "__builtin_neon_bf", "*", ")", "__ptr", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld4q_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17444, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSVECalleeSavedStackSize", "(", "unsigned", "Size", ")", "{"], "ground_truth": ["SVECalleeSavedStackSize", "=", "Size", ";"], "File": "AArch64MachineFunctionInfo1", "Func": "setSVECalleeSavedStackSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17445, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_cvtsd2ss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "_mm_setzero_ps", "(", ")", ",", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin1", "Func": "_mm_maskz_cvt_roundsd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17446, "Length": 26, "Cover_Rate": 0.4727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "In16BitMode", ")", "ToggleFeature", "(", "<STR_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<ISA_LIT>SSELevel", "<<", "<STR_LIT>", "<<", "<ISA_LIT>3DNowLevel", "<<", "<STR_LIT>", "<<", "Has<ISA_LIT>_64", "<<", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "In64BitMode", "||", "Has<ISA_LIT>_64", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "StackAlignOverride", ")", "stackAlignment", "=", "StackAlignOverride", ";"], "ground_truth": ["else", "if", "(", "isTargetDarwin", "(", ")", "||", "isTargetLinux", "(", ")", "||", "isTargetSolaris", "(", ")", "||", "isTargetNaCl", "(", ")", "||", "In64BitMode", ")", "stackAlignment", "=", "<NUM_LIT>", ";"], "File": "X86Subtarget21", "Func": "initSubtargetFeatures", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17447, "Length": 82, "Cover_Rate": 0.4293193717277487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printAndVerify", "(", "<STR_LIT>", ")", ";", "if", "(", "addILPOpts", "(", ")", ")", "printAndVerify", "(", "<STR_LIT>", ")", ";", "addPass", "(", "&", "MachineLICMID", ")", ";", "addPass", "(", "&", "MachineCSEID", ")", ";", "addPass", "(", "&", "MachineSinkingID", ")", ";", "printAndVerify", "(", "<STR_LIT>", ")", ";", "addPass", "(", "&", "PeepholeOptimizerID", ")", ";", "printAndVerify", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine (2)", "Func": "addMachineSSAOptimization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17448, "Length": 51, "Cover_Rate": 0.5368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "VEISelDAGToDAG", "Func": "intCondCode2Icc", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17449, "Length": 57, "Cover_Rate": 0.44881889763779526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "stdarg_p", "(", "fntype", ")", ")", "ix86_function_arg_advance", "(", "pack_cumulative_args", "(", "&", "next_cum", ")", ",", "mode", ",", "type", ",", "true", ")", ";", "max", "=", "cum", "->", "regno", "+", "cfun", "->", "va_list_gpr_size", "/", "UNITS_PER_WORD", ";", "if", "(", "max", ">", "X86_64_REGPARM_MAX", ")", "max", "=", "X86_64_REGPARM_MAX", ";"], "ground_truth": ["}"], "File": "i3868", "Func": "ix86_setup_incoming_vararg_bounds", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17450, "Length": 45, "Cover_Rate": 0.3879310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isu16_0Imm", "(", ")", "const", "{"], "ground_truth": ["return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "false", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "isu16_0Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17451, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "Type", "*", ">", "LocalVarTypes", ";", "LocalVarTypes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "std", "::", "transform", "(", "LocalVars", ".", "cbegin", "(", ")", ",", "LocalVars", ".", "cend", "(", ")", ",", "std", "::", "back_inserter", "(", "LocalVarTypes", ")", ",", "[", "]", "(", "const", "GlobalVariable", "*", "V", ")", "->", "Type", "*", "{", "return", "V", "->", "getValueType", "(", ")", ";", "}", ")", ";", "StructType", "*", "LDSTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "LocalVarTypes", ",", "llvm", "::", "StringRef", "(", "<STR_LIT>", ")", ")", ";", "Align", "MaxAlign", "=", "<STR_LIT>", "(", "DL", ",", "LocalVars", "[", "<NUM_LIT>", "]", ")", ";", "Constant", "*", "InstanceAddress", "=", "Constant", "::", "getIntegerValue", "(", "PointerType", "::", "get", "(", "LDSTy", ",", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "GlobalVariable", "*", "SGV", "=", "new", "GlobalVariable", "(", "M", ",", "LDSTy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "LDSTy", ")", ",", "<STR_LIT>", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ",", "false", ")", ";", "SGV", "->", "setAlignment", "(", "MaxAlign", ")", ";", "appendToCompilerUsed", "(", "M", ",", "{", "static_cast", "<", "GlobalValue", "*", ">", "(", "ConstantExpr", "::", "getPointerBitCastOrAddrSpaceCast", "(", "cast", "<", "Constant", ">", "(", "SGV", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ")", ")", "}", ")", ";", "removeFromUsedLists", "(", "M", ",", "LocalVars", ")", ";", "Type", "*", "I32", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "*", "GV", "=", "LocalVars", "[", "I", "]", ";", "Constant", "*", "GEPIdx", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "I32", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "I32", ",", "I", ")", "}", ";", "GV", "->", "replaceAllUsesWith", "(", "ConstantExpr", "::", "getGetElementPtr", "(", "LDSTy", ",", "InstanceAddress", ",", "GEPIdx", ")", ")", ";", "GV", "->", "eraseFromParent", "(", ")", ";", "}", "{", "IRBuilder", "<", ">", "Builder", "(", "Ctx", ")", ";", "SmallPtrSet", "<", "Function", "*", ",", "<NUM_LIT>", ">", "Kernels", ";"], "ground_truth": ["for", "(", "auto", "&", "I", ":", "M", ".", "functions", "(", ")", ")", "{"], "File": "AMDGPULowerModuleLDSPass6", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17452, "Length": 331, "Cover_Rate": 0.4401595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmple_ss", "(", "__m128", "__A", ",", "__m128", "__B", ")", "{", "static", "const", "__vector", "unsigned", "int", "mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__v4sf", "a", ",", "b", ",", "c", ";"], "ground_truth": ["a", "=", "vec_splat", "(", "(", "__v4sf", ")", "__A", ",", "<NUM_LIT>", ")", ";"], "File": "xmmintrin", "Func": "_mm_cmple_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17453, "Length": 58, "Cover_Rate": 0.5742574257425742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "SHUXIAsmBackend", "Func": "~SHUXIAsmBackend", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17454, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Type", "=", "cast", "<", "MCSymbolELF", ">", "(", "Sym", ")", "->", "getType", "(", ")", ";", "if", "(", "(", "Type", "==", "ELF", "::", "STT_FUNC", "||", "Type", "==", "ELF", "::", "STT_GNU_IFUNC", ")", ")", "{", "if", "(", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "!", "Asm", ".", "isThumbFunc", "(", "Sym", ")", "&&", "(", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "}", "}", "if", "(", "A", "&&", "(", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", "||", "FixupKind", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMAsmBackend (2)2", "Func": "shouldForceRelocation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17455, "Length": 112, "Cover_Rate": 0.47863247863247865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";"], "ground_truth": ["return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelDAGToDAG115", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17456, "Length": 80, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "fastEmitInst_riir", "(", "uint64_t", "inst", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "uint64_t", "imm1", ",", "uint64_t", "imm2", ",", "unsigned", "Op3", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsFastISel19", "Func": "fastEmitInst_riir", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17457, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ";"], "ground_truth": ["return", "TII", "->", "isInlineConstant", "(", "Imm", ")", ";"], "File": "SIISelLowering111", "Func": "shouldConvertConstantLoadToIntImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17458, "Length": 27, "Cover_Rate": 0.6136363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Displacement", ">=", "MinAllowedDisplacement", "&&", "Displacement", "<=", "MaxAllowedDisplacement", ")", ";"], "ground_truth": ["}"], "File": "X86AsmInstrumentation", "Func": "CheckDisplacementBounds", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17459, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "initialize<ISA_LIT>VSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>VSXFMAMutateID", ")", ";", "}", "if", "(", "get<ISA_LIT>TargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["addPass", "(", "&", "LiveVariablesID", ",", "false", ")", ";"], "File": "PPCTargetMachine63", "Func": "addPreRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17460, "Length": 66, "Cover_Rate": 0.7674418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "(", "thumb_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "||", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "arg_pointer_rtx", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "thumb_legitimate_offset_p", "(", "mode", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "STACK_POINTER_REGNUM", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "+", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "FRAME_POINTER_REGNUM", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm3", "Func": "thumb_legitimate_address_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17461, "Length": 216, "Cover_Rate": 0.37565217391304345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MachineScheduler", "(", "C", ")", ";"], "ground_truth": ["}"], "File": "R600TargetMachine", "Func": "createMachineScheduler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17462, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "DestRC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "NVPTXInstrInfo2", "Func": "copyPhysReg", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17463, "Length": 109, "Cover_Rate": 0.3096590909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateBarrier", "(", "unsigned", "Val", ",", "SMLoc", "S", ",", "MCContext", "&", "Ctx", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Barrier", ",", "Ctx", ")", ";", "Op", "->", "Barrier", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARM64AsmParser", "Func": "CreateBarrier", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17464, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "size", ";", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "if", "(", "targetm", ".", "calls", ".", "strict_argument_naming", "(", "arg_regs_used_so_far_v", ")", ")", "arg_regs_used_so_far", "+=", "fr30_num_arg_regs", "(", "arg", ")", ";"], "ground_truth": ["size", "=", "FR30_NUM_ARG_REGS", "-", "(", "*", "arg_regs_used_so_far", ")", ";"], "File": "fr30", "Func": "fr30_setup_incoming_varargs", "Target": "fr30", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 17465, "Length": 39, "Cover_Rate": 0.45348837209302323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", ">>=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AVRAsmBackend1", "Func": "pm", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17466, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "OrOpc", ";", "MachineBasicBlock", "*", "SplitBB", "=", "&", "MBB", ";", "if", "(", "NeedBlockSplit", ")", "{", "SplitBB", "=", "MBB", ".", "splitAt", "(", "MI", ",", "true", ",", "LIS", ")", ";", "Opcode", "=", "OrTermrOpc", ";", "InsPt", "=", "MI", ";", "}", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "InsPt", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "Exec", ")", ".", "addReg", "(", "Exec", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["LoweredEndCf", ".", "insert", "(", "NewMI", ")", ";"], "File": "SILowerControlFlow30", "Func": "emitEndCf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17467, "Length": 83, "Cover_Rate": 0.3656387665198238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "print_mcus", "(", "n_mcus", ")", ";", "n_mcus", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "(", "avr_texinfo", ")", "/", "sizeof", "(", "*", "avr_texinfo", ")", ";", "i", "++", ")", "if", "(", "arch_id", "==", "avr_texinfo", "[", "i", "]", ".", "arch_id", ")", "printf", "(", "<STR_LIT>", ",", "mcu", "->", "name", ",", "avr_texinfo", "[", "i", "]", ".", "texinfo", ")", ";", "}"], "ground_truth": ["else", "if", "(", "arch_id", "==", "(", "enum", "avr_arch_id", ")", "mcu", "->", "arch_id", ")", "{"], "File": "gen-avr-mmcu-texi4", "Func": "main", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17468, "Length": 73, "Cover_Rate": 0.35960591133004927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "OperandType", "!=", "MCOI", "::", "OPERAND_PCREL", ")", "return", "false", ";", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Imm", "+", "<NUM_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc13", "Func": "evaluateBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17469, "Length": 53, "Cover_Rate": 0.7162162162162162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetELFStreamer", "::", "getEFlags", "(", ")", "{", "switch", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Triple", "::", "r600", ":", "return", "getEFlags<ISA_LIT>", "(", ")", ";", "case", "Triple", "::", "amdgcn", ":"], "ground_truth": ["return", "getEFlagsAMDGCN", "(", ")", ";"], "File": "AMDGPUTargetStreamer1", "Func": "getEFlags", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17470, "Length": 47, "Cover_Rate": 0.9591836734693877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "GetFPUName", "(", "unsigned", "ID", ")", "{", "switch", "(", "ID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMELFStreamer20", "Func": "GetFPUName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17471, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_test_epi64_mask", "(", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestmq512", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_test_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17472, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "(", "__v2du", ")", "__A", "+", "(", "__v2du", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_add_epi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17473, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";"], "File": "AArch64RegisterInfo (2)", "Func": "hasBasePointer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17474, "Length": 32, "Cover_Rate": 0.5079365079365079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "Attr", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";"], "File": "ARMISelLowering (2)2", "Func": "mayBeEmittedAsTailCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17475, "Length": 50, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_broadcast_f32x4", "(", "__m256", "__O", ",", "__mmask8", "__M", ",", "__m128", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_broadcastf32x4_256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v8sf", ")", "__O", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_broadcast_f32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17476, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "DebugLoc", "dl", "=", "II", "->", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "MachineOperand", "&", "SPOp", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "int", "FrameIndex", "=", "SPOp", ".", "getIndex", "(", ")", ";", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";"], "ground_truth": ["unsigned", "OpNo", "=", "<NUM_LIT>", ";"], "File": "SPURegisterInfo3", "Func": "eliminateFrameIndex", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17477, "Length": 139, "Cover_Rate": 0.37669376693766937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPCLabel", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printPCLabel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17478, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LowerSymbolOperand", "(", "MI", ",", "MO", ",", "AP", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ",", "AP", ")", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "return", "LowerSymbolOperand", "(", "MI", ",", "MO", ",", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "AP", ")", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "return", "LowerSymbolOperand", "(", "MI", ",", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "return", "LowerSymbolOperand", "(", "MI", ",", "MO", ",", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ")", ";", "case", "MachineOperand", "::", "MO_RegisterMask", ":", "break", ";"], "ground_truth": ["}"], "File": "VEMCInstLower5", "Func": "LowerOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17479, "Length": 123, "Cover_Rate": 0.4959677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewOp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewOp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewWOp", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "NewOp0", ",", "NewOp1", ")", ";"], "ground_truth": ["SDValue", "NewRes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewWOp", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", ")", ";"], "File": "RISCVISelLowering1", "Func": "customLegalizeToWOpWithSExt", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17480, "Length": 87, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UP", ".", "Partial", "=", "UP", ".", "Runtime", "=", "true", ";", "UP", ".", "AllowExpensiveTripCount", "=", "true", ";", "}"], "ground_truth": ["BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP", ")", ";"], "File": "PPCTargetTransformInfo12", "Func": "getUnrollingPreferences", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17481, "Length": 28, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "bool", "IsNotLiveIn", "=", "!", "MBB", ".", "isLiveIn", "(", "Reg", ")", ";", "assert", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "IsNotLiveIn", ")", "{"], "ground_truth": ["MBB", ".", "addLiveIn", "(", "Reg", ")", ";"], "File": "AVRFrameLowering1", "Func": "spillCalleeSavedRegisters", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17482, "Length": 115, "Cover_Rate": 0.4872881355932203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "CONST_VECTOR_NUNITS", "(", "x", ")", ";", "i", "--", ";", ")", "{", "rtx", "element", ";", "element", "=", "CONST_VECTOR_ELT", "(", "x", ",", "i", ")", ";", "fprintf", "(", "file", ",", "pattern", ",", "INTVAL", "(", "element", ")", ")", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "arm3", "Func": "arm_emit_vector_const", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17483, "Length": 49, "Cover_Rate": 0.4049586776859504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "Cond", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Cond", "[", "i", "]", ")", ";", "MIB", ".", "addMBB", "(", "TBB", ")", ";"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "AArch64InstrInfo56", "Func": "InsertBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17484, "Length": 84, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "Register", "FrameReg", ";", "int", "Offset", "=", "getFrameLowering", "(", "MF", ")", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "MFI", ".", "getStackID", "(", "FrameIndex", ")", "==", "TargetStackID", "::", "<ISA_LIT>Vector", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "{", "MachineOperand", "StackSlot", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "unsigned", "Opcode", "=", "getRegSizeInBits", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "StoreAddr", "=", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "add", "(", "StackSlot", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "eliminateFrameIndex", "(", "StoreAddr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RS", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "StackSlot", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "unsigned", "Opcode", "=", "getRegSizeInBits", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "addr", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "StoreAddr", "=", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "addr", ")", ".", "add", "(", "StackSlot", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "addr", ",", "false", ",", "false", ",", "false", ")", ";", "return", "eliminateFrameIndex", "(", "StoreAddr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RS", ")", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "RISCVRegisterInfo16", "Func": "eliminateFrameIndex", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17485, "Length": 389, "Cover_Rate": 0.6461794019933554, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsTailCallReturn", "=", "false", ";", "if", "(", "MBB", ".", "end", "(", ")", "!=", "MBBI", ")", "{", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "IsTailCallReturn", "=", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";", "}"], "ground_truth": ["<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "File": "ARMFrameLowering100", "Func": "getArgumentStackToRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17486, "Length": 49, "Cover_Rate": 0.4016393442622951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_vpdpwssds_v16si_maskz", "(", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ",", "(", "__v16si", ")", "__D", ",", "(", "__mmask16", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vnniintrin", "Func": "_mm512_maskz_dpwssds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17487, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "flag_non_call_exceptions", "||", "!", "aarch64_could_trap_p", "(", "f", ",", "mode", ")", ")", "attrs", "=", "aarch64_add_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ";"], "ground_truth": ["return", "aarch64_add_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ";"], "File": "aarch64-builtins", "Func": "aarch64_get_attributes", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17488, "Length": 31, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "nvptx", ">", "X", "(", "getThe<ISA_LIT>Target32", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "nvptx64", ">", "Y", "(", "getThe<ISA_LIT>Target64", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "NVPTXTargetInfo10", "Func": "LLVMInitializeNVPTXTargetInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17489, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "for", "(", "MVT", "VT", ":", "<STR_LIT>", "(", ")", ")", "{", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Promote", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "VT", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setExceptionPointerRegister", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["setExceptionSelectorRegister", "(", "<STR_LIT>", ")", ";"], "File": "XCoreISelLowering40", "Func": "XCoreTargetLowering", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17490, "Length": 319, "Cover_Rate": 0.40482233502538073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TBA_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TMA_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "TMA_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "M0", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SGPR_NULL", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "EXEC_LO", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "EXEC_HI", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_SHARED_BASE", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_SHARED_LIMIT", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_BASE", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_PRIVATE_LIMIT", ")", ";", "case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "createRegOperand", "(", "SCC", ")", ";"], "File": "AMDGPUDisassembler34", "Func": "decodeSpecialReg32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17491, "Length": 127, "Cover_Rate": 0.5358649789029536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RsrcIntr", "->", "IsImage", ")", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getImagePSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "}", "else", "{", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "RsrcIntr", "->", "RsrcArg", ")", ")", ";", "}", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MODereferenceable", ";", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "ReadOnly", ")", ")", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "Info", ".", "memVT", "==", "<STR_LIT>", ")", "{", "Info", ".", "memVT", "=", "memVTFromAggregate", "(", "CI", ".", "getType", "(", ")", ")", ";", "}", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "}", "else", "if", "(", "Attr", ".", "hasFnAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "}", "else", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MODereferenceable", ";", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "}", "return", "true", ";", "}", "switch", "(", "IntrID", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";"], "ground_truth": ["Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";"], "File": "SIISelLowering106", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17492, "Length": 329, "Cover_Rate": 0.3511205976520811, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasDot8Insts", ";"], "ground_truth": ["}"], "File": "GCNSubtarget7", "Func": "hasDot8Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17493, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerF128Call", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "RTLIB", "::", "Libcall", "Call", ")", "const", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "Op", "->", "op_begin", "(", ")", ",", "Op", "->", "op_end", "(", ")", ")", ";", "return", "makeLibCall", "(", "DAG", ",", "Call", ",", "<STR_LIT>", ",", "Ops", ",", "false", ",", "SDLoc", "(", "Op", ")", ")", ".", "first", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "LowerF128Call", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17494, "Length": 62, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "SparcRegisterInfo12", "Func": "getEHExceptionRegister", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17495, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80Subtarget", "::", "<ISA_LIT>Z80Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "<ISA_LIT>Z80TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>Z80GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ")", ",", "TSInfo", "(", ")", ",", "m_MBC1", "(", "false", ")", ",", "m_MBC2", "(", "false", ")", ",", "m_MBC3", "(", "false", ")", ",", "m_RAM", "(", "false", ")", ",", "m_Battery", "(", "false", ")", ",", "m_RTC", "(", "false", ")", "{"], "ground_truth": ["ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";"], "File": "GBZ80Subtarget", "Func": "GBZ80Subtarget", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17496, "Length": 91, "Cover_Rate": 0.8504672897196262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getOccupancy", "(", ")", "const", "{", "return", "Occupancy", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo (2)2", "Func": "getOccupancy", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17497, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpltq_n_s16", "(", "int16x8_t", "__a", ",", "int16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpltq_n_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vcmpltq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17498, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>MCCodeEmitter", "::", "getBDXAddr20Encoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["uint64_t", "Base", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", ")", ",", "Fixups", ",", "STI", ")", ";"], "File": "SystemZMCCodeEmitter1", "Func": "getBDXAddr20Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17499, "Length": 46, "Cover_Rate": 0.3087248322147651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'b'", ":", "case", "'r'", ":", "case", "'f'", ":", "case", "'d'", ":", "case", "'v'", ":", "case", "'y'", ":", "return", "C_RegisterClass", ";", "case", "'Z'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", "==", "<STR_LIT>", ")", "{", "return", "C_RegisterClass", ";", "}", "else", "if", "(", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", "||", "Constraint", "==", "<STR_LIT>", ")", "{", "return", "C_RegisterClass", ";", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "getConstraintType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17500, "Length": 101, "Cover_Rate": 0.8938053097345132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OffsetOperandNo", "=", "(", "FIOperandNum", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "OffsetOperandNo", "=", "FIOperandNum", "-", "<NUM_LIT>", ";"], "File": "PPCRegisterInfo (2)1", "Func": "getOffsetONFromFION", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17501, "Length": 27, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "TriCoreSubtarget", "Func": "getTargetLowering", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17502, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "arm", "Func": "tls_mentioned_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17503, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ")", ":", "TargetAsmBackend", "(", ")", ",", "TheTarget", "(", "T", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmBackend26", "Func": "PPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17504, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "i386_solaris_elf_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{"], "ground_truth": ["if", "(", "TARGET_64BIT", "&&", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{"], "File": "i3863", "Func": "i386_solaris_elf_named_section", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17505, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "hasArchitectedFlatScratch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17506, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", ";", "if", "(", "GET_CODE", "(", "set", ")", "==", "SET", "&&", "REG_P", "(", "reg", "=", "SET_DEST", "(", "set", ")", ")", "&&", "find_reg_note", "(", "insn", ",", "REG_UNUSED", ",", "reg", ")", "==", "NULL_RTX", ")", "{", "emit_insn_after", "(", "nvptx_gen_shuffle", "(", "reg", ",", "reg", ",", "master", ",", "SHUFFLE_IDX", ")", ",", "insn", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "nvptx", "Func": "nvptx_unisimt_handle_set", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 17507, "Length": 53, "Cover_Rate": 0.726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveVariables", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer20", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17508, "Length": 60, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "MSP430TargetMachine (2)", "Func": "getSubtargetImpl", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17509, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformSELECTCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformANDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformORCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "PerformADDCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";"], "File": "MipsISelLowering101", "Func": "PerformDAGCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17510, "Length": 60, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "TVMSubtarget", "Func": "TVMSubtarget", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17511, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrndxq_f32", "(", "float32x4_t", "__a", ")", "{", "return", "__builtin_mve_vrndxq_fv4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndxq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17512, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "XCoreRegisterInfo11", "Func": "requiresRegisterScavenging", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17513, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "ST", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "SchedModel", ".", "init", "(", "&", "ST", ")", ";", "Traces", "=", "&", "getAnalysis", "<", "MachineTraceMetrics", ">", "(", ")", ";", "MinInstr", "=", "nullptr", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n'", ")", ";", "if", "(", "!", "SchedModel", ".", "hasInstrSchedModel", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "bool", "SuppressSTP", "=", "false", ";", "unsigned", "PrevBaseReg", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "!", "isNarrowFPStore", "(", "MI", ")", ")", "continue", ";", "MachineOperand", "*", "BaseOp", ";", "int64_t", "Offset", ";", "if", "(", "TII", "->", "getMemOperandWithOffset", "(", "MI", ",", "BaseOp", ",", "Offset", ",", "TRI", ")", "&&", "BaseOp", "->", "isReg", "(", ")", ")", "{", "unsigned", "BaseReg", "=", "BaseOp", "->", "getReg", "(", ")", ";", "if", "(", "PrevBaseReg", "==", "BaseReg", ")", "{", "if", "(", "!", "SuppressSTP", "&&", "shouldAddSTPToBlock", "(", "MI", ".", "getParent", "(", ")", ")", ")", "break", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", ")", ";", "SuppressSTP", "=", "true", ";", "TII", "->", "suppressLdStPair", "(", "MI", ")", ";", "}"], "ground_truth": ["PrevBaseReg", "=", "BaseReg", ";"], "File": "AArch64StorePairSuppress27", "Func": "runOnMachineFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17514, "Length": 229, "Cover_Rate": 0.8297101449275363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", "-", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vsubh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17515, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "X86AsmBackend32", "Func": "getRelaxedOpcodeArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17516, "Length": 162, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "gen_rtx_PLUS", "(", "word_mode", ",", "hard_frame_pointer_rtx", ",", "TARGET_64BIT", "?", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ":", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ";", "tmp", "=", "gen_rtx_MEM", "(", "word_mode", ",", "tmp", ")", ";", "tmp", "->", "volatil", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "tmp", ";"], "File": "pa", "Func": "pa_eh_return_handler_rtx", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17517, "Length": 41, "Cover_Rate": 0.803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "fixELFSymbolsInTLSFixups", "(", "MCAssembler", "&", "Asm", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "AVRMCExpr", "Func": "fixELFSymbolsInTLSFixups", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17518, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "vec_mergeh", "(", "(", "__vector", "long", ")", "__A", ",", "(", "__vector", "long", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_unpacklo_epi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17519, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getAddrGPRel", "(", "NodeTy", "*", "N", ",", "const", "SDLoc", "&", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsN64", ")", "const", "{", "assert", "(", "!", "ABI", ".", "IsCheriPureCap", "(", ")", ")", ";", "assert", "(", "!", "Ty", ".", "isFatPointer", "(", ")", ")", ";", "SDValue", "GPRel", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "DAG", ".", "getRegister", "(", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Ty", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "Ty", ")", ",", "GPRel", ")", ")", ";"], "File": "MipsISelLowering52", "Func": "getAddrGPRel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17520, "Length": 101, "Cover_Rate": 0.9017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegClass", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "return", "(", "AMDGPU", "::", "SSrc_32RegClassID", "==", "RegClass", ")", "||", "(", "AMDGPU", "::", "SSrc_64RegClassID", "==", "RegClass", ")", "||", "(", "AMDGPU", "::", "VSrc_32RegClassID", "==", "RegClass", ")", "||", "(", "AMDGPU", "::", "VSrc_64RegClassID", "==", "RegClass", ")", ";"], "ground_truth": ["}"], "File": "SIMCCodeEmitter", "Func": "isSrcOperand", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17521, "Length": 46, "Cover_Rate": 0.7540983606557377, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initIldMap", "(", ")", ";"], "ground_truth": ["initLatenciesDB", "(", ")", ";"], "File": "TPCTargetTransformInfo", "Func": "initBE", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17522, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_expandloadu_ps", "(", "__mmask16", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_expandloadsf512_maskz", "(", "(", "const", "__v16sf", "*", ")", "__P", ",", "(", "__v16sf", ")", "_mm512_setzero_ps", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_expandloadu_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17523, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__builtin_aarch64_popcountv8qi", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcnt_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17524, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "b4", "=", "remainder", "&", "<NUM_LIT>", ";", "if", "(", "loc", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "tmp", "=", "b1", "&", "b2", "&", "b3", "&", "b4", ";", "unsigned", "int", "tmp2", "=", "tmp", "+", "(", "tmp", "<<", "<NUM_LIT>", ")", "+", "(", "tmp", "<<", "<NUM_LIT>", ")", "+", "(", "tmp", "<<", "<NUM_LIT>", ")", ";", "unsigned", "int", "matching_bytes", "=", "(", "tmp", "==", "b1", ")", "+", "(", "tmp", "==", "b2", ")", "+", "(", "tmp", "==", "b3", ")", "+", "(", "tmp", "==", "b4", ")", ";", "if", "(", "tmp", "&&", "(", "matching_bytes", ">=", "<NUM_LIT>", "||", "(", "matching_bytes", "==", "<NUM_LIT>", "&&", "const_ok_for_op", "(", "remainder", "&", "~", "tmp2", ",", "code", ")", ")", ")", ")", "{", "result", "=", "tmp2", ";", "i", "=", "tmp", "!=", "b1", "?", "<NUM_LIT>", ":", "tmp", "!=", "b2", "?", "<NUM_LIT>", ":", "tmp", "!=", "b3", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "else", "if", "(", "b1", "==", "b3", "&&", "(", "!", "b2", "||", "!", "b4", "||", "(", "remainder", "&", "<NUM_LIT>", "&", "~", "result", ")", ")", ")", "{", "result", "=", "remainder", "&", "<NUM_LIT>", ";", "i", "=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "loc", ">", "<NUM_LIT>", ")", "{", "if", "(", "b2", "==", "b4", ")", "{", "result", "=", "remainder", "&", "<NUM_LIT>", ";", "i", "=", "<NUM_LIT>", ";", "}", "}", "}", "return_sequence", "->", "i", "[", "insns", "++", "]", "=", "result", ";", "remainder", "&=", "~", "result", ";", "if", "(", "code", "==", "SET", "||", "code", "==", "MINUS", ")", "code", "=", "PLUS", ";", "}", "while", "(", "remainder", ")", ";", "return", "insns", ";"], "ground_truth": ["}"], "File": "arm", "Func": "optimal_immediate_sequence_1", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17525, "Length": 235, "Cover_Rate": 0.5086580086580087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{"], "File": "VEInstrInfo1", "Func": "storeRegToStackSlot", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17526, "Length": 153, "Cover_Rate": 0.5204081632653061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerV16F32VectorShuffle", "(", "SDValue", "Op", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";"], "ground_truth": ["return", "lowerVectorShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering148", "Func": "lowerV16F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17527, "Length": 131, "Cover_Rate": 0.9357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "int64_t", "StackAdj", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "StackAdj", "==", "<NUM_LIT>", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "STI", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "StackAdj", ")", ")", "{", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "STI", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addImm", "(", "StackAdj", ")", ";", "}", "else", "{", "assert", "(", "!", "STI", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ";", "<ISA_LIT>FL", "->", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "StackAdj", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "MIB", ".", "add", "(", "MBBI", "->", "getOperand", "(", "I", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "bool", "IsSEH", "=", "isAsynchronousEHPersonality", "(", "classifyEHPersonality", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getPersonalityFn", "(", ")", ")", ")", ";", "<ISA_LIT>FL", "->", "restoreWin32EHStackPointers", "(", "MBB", ",", "MBBI", ",", "DL", ",", "IsSEH", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "MachineOperand", "&", "InArg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SaveRbx", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "ActualInArg", "=", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "TII", "->", "copyPhysReg", "(", "MBB", ",", "MBBI", ",", "DL", ",", "ActualInArg", ",", "InArg", ".", "getReg", "(", ")", ",", "InArg", ".", "isKill", "(", ")", ")", ";", "unsigned", "ActualOpc", "=", "Opcode", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstr", "*", "NewInstr", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "ActualOpc", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "++", "Idx", ")", "NewInstr", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "Idx", ")", ")", ";"], "File": "X86ExpandPseudo34", "Func": "ExpandMI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17528, "Length": 415, "Cover_Rate": 0.30247813411078717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "StartBaseIsConstant", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "StartBaseIsConstant", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "StartBaseIsConstant", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "StartBaseIsConstant", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "StartBase", ")", ";", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ET", ")", ")", ";", "SDNode", "*", "NewN", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "UnscaledOp", "=", "SDValue", "(", "NewN", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Mod", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Mod", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Mod", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "*", "SplatVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mod", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SplatVal", "&&", "(", "SplatVal", "->", "getSExtValue", "(", ")", "==", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", ")", "{", "UnscaledOp", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG60", "Func": "SelectVectorLslImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17529, "Length": 208, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ConstExtenders", "(", ")", "{", "return", "new", "<ISA_LIT>ConstExtenders", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonConstExtenders (2)", "Func": "createHexagonConstExtenders", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17530, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "PPCMCTargetDesc (2)", "Func": "PPCTargetStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17531, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Opc", "=", "Lookup", "(", "OpcodeTable", ",", "Opcode", ")", ";", "assert", "(", "Opc", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Opc", ";"], "File": "X86FloatingPoint10", "Func": "getConcreteOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17532, "Length": 23, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "eco32_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "const", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "return", "(", "size", "==", "-", "<NUM_LIT>", "||", "size", ">", "UNITS_PER_WORD", ")", ";"], "ground_truth": ["}"], "File": "eco32", "Func": "eco32_return_in_memory", "Target": "eco32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17533, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is64Bit", "=", "TT", ".", "isArch64Bit", "(", ")", ";", "std", "::", "string", "CPUName", "=", "std", "::", "string", "(", "CPU", ")", ";", "std", "::", "string", "TuneCPUName", "=", "std", "::", "string", "(", "TuneCPU", ")", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "TuneCPUName", ".", "empty", "(", ")", ")", "TuneCPUName", "=", "CPUName", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "TuneCPUName", ",", "FS", ")", ";", "if", "(", "Is64Bit", ")", "{"], "ground_truth": ["XLenVT", "=", "<STR_LIT>", ";"], "File": "RISCVSubtarget22", "Func": "initializeSubtargetDependencies", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17534, "Length": 79, "Cover_Rate": 0.5602836879432624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "HexagonTargetMachine (2)", "Func": "~HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17535, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "Register", "TmpVGPR", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "<ISA_LIT>MachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "<STR_LIT>", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "<NUM_LIT>", ":", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "if", "(", "OnlyToVGPR", ")", "return", "false", ";", "if", "(", "!", "TmpVGPR", ".", "isValid", "(", ")", ")", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "Mov", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "e", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "Mov", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "unsigned", "Align", "=", "FrameInfo", ".", "getObjectAlignment", "(", "Index", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "Index", ",", "EltSize", "*", "i", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "EltSize", ",", "MinAlign", "(", "Align", ",", "EltSize", "*", "i", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "TmpVGPR", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "Index", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "i", "*", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo60", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17536, "Length": 429, "Cover_Rate": 0.6787974683544303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovn_s32", "(", "int32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int16x4_t", ")", "__builtin_neon_vmovnv4si", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vmovn_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17537, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "STI", ".", "isRV64", "(", ")", "||", "STI", ".", "isRV32", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo (2)1", "Func": "GetInstSizeInBytes", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17538, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "I", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "File": "HexagonInstrInfo11", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17539, "Length": 167, "Cover_Rate": 0.5921985815602837, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Ins", ".", "size", "(", ")", ";", "++", "i", ")", "{", "OriginalArgWasF128", ".", "push_back", "(", "originalTypeIsF128", "(", "RetTy", ",", "Call", ")", ")", ";", "OriginalArgWasFloat", ".", "push_back", "(", "RetTy", "->", "isFloatingPointTy", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsCCState", "Func": "PreAnalyzeCallResultForF128", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17540, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "aarch64_ptrue_all", "(", "unsigned", "int", "elt_size", ")", "{", "rtx_vector_builder", "builder", "(", "VNx16BImode", ",", "elt_size", ",", "<NUM_LIT>", ")", ";", "builder", ".", "quick_push", "(", "const1_rtx", ")", ";"], "ground_truth": ["for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "elt_size", ";", "++", "i", ")", "builder", ".", "quick_push", "(", "const0_rtx", ")", ";"], "File": "aarch64", "Func": "aarch64_ptrue_all", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17541, "Length": 47, "Cover_Rate": 0.8545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VT", ".", "bitsLE", "(", "<STR_LIT>", ")", "||", "Subtarget", ".", "atLeastM68020", "(", ")", ";"], "ground_truth": ["}"], "File": "M68kISelLowering", "Func": "decomposeMulByConstant", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17542, "Length": 15, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "bfloat16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_bf16_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17543, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "Ops", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "Ops", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VTs", ",", "Ops", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "ReplaceUses", "(", "N", ",", "Result", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ")", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "SelectHVXDualOutput", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17544, "Length": 218, "Cover_Rate": 0.545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "RC64", "=", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "Idx", ")", "{", "if", "(", "I", "->", "use_empty", "(", ")", ")", "continue", ";", "bool", "is32Bit", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ")", "==", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "is32Bit", "?", "RC32", ":", "RC64", ";", "unsigned", "SrcReg", "=", "is32Bit", "?", "GPR32ArgRegs", "[", "Idx", "]", ":", "GPR64ArgRegs", "[", "Idx", "]", ";", "unsigned", "DstReg", "=", "FuncInfo", ".", "MF", "->", "addLiveIn", "(", "SrcReg", ",", "RC", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "X86FastISel65", "Func": "FastLowerArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17545, "Length": 160, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "selectVSplatCommon", "(", "N", ",", "Imm", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelDAGToDAG (2)", "Func": "selectVSplatUimm1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17546, "Length": 13, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "alpha_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "return", "GET_CODE", "(", "addr", ")", "==", "AND", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "alpha_mode_dependent_address_p", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17547, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isUse", "(", ")", ")", "LocalUses", ".", "push_back", "(", "Reg", ")", ";", "else", "LocalDefs", ".", "push_back", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LocalUses", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalUses", "[", "i", "]", ";", "Uses", ".", "insert", "(", "Reg", ")", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Uses", ".", "insert", "(", "*", "Subreg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LocalDefs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "LocalDefs", "[", "i", "]", ";", "Defs", ".", "insert", "(", "Reg", ")", ";", "for", "(", "MCSubRegIterator", "Subreg", "(", "Reg", ",", "TRI", ")", ";", "Subreg", ".", "isValid", "(", ")", ";", "++", "Subreg", ")", "Defs", ".", "insert", "(", "*", "Subreg", ")", ";"], "ground_truth": ["if", "(", "Reg", "==", "<STR_LIT>", ")", "continue", ";"], "File": "Thumb2ITBlockPass12", "Func": "TrackDefUses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17548, "Length": 163, "Cover_Rate": 0.5659722222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "VEISelLowering13", "Func": "LowerOperation", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17549, "Length": 30, "Cover_Rate": 0.30927835051546393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "}", "else", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstantFP", "(", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "}", "}", "else", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "{", "assert", "(", "VT", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ops", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "getZeroVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17550, "Length": 286, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ValVT", ".", "getFixedSizeInBits", "(", ")", "<", "LocVT", ".", "getFixedSizeInBits", "(", ")", ")", ";"], "ground_truth": ["if", "(", "Flags", ".", "isSExt", "(", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "LocVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";"], "File": "PPCISelLowering109", "Func": "truncateScalarIntegerArg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17551, "Length": 45, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "msp430x", "=", "xisa", ";", "break", ";", "}", "if", "(", "i", "<", "<NUM_LIT>", ")", "{", "if", "(", "msp430_hwmult_type", "==", "AUTO", ")", "{", "if", "(", "msp430_warn_mcu", ")", "{", "if", "(", "target_cpu", "==", "NULL", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "target_mcu", ")", ";", "else", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "target_mcu", ")", ";", "}", "msp430_hwmult_type", "=", "NONE", ";", "}", "else", "if", "(", "target_cpu", "==", "NULL", ")", "{", "if", "(", "msp430_warn_mcu", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "target_mcu", ")", ";", "msp430x", "=", "false", ";", "}", "else", "if", "(", "msp430_warn_mcu", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "target_mcu", ")", ";", "}", "}", "if", "(", "target_cpu", "==", "NULL", "&&", "target_mcu", "==", "NULL", "&&", "msp430_hwmult_type", "==", "F5SERIES", ")", "msp430x", "=", "true", ";", "if", "(", "TARGET_LARGE", "&&", "!", "msp430x", ")", "error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "msp430_code_region", "==", "UPPER", "&&", "!", "msp430x", ")", "error", "(", "<STR_LIT>", ")", ";"], "File": "msp4303", "Func": "msp430_option_override", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17552, "Length": 144, "Cover_Rate": 0.3083511777301927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetObjectFile11", "Func": "getIndirectSymViaRWPI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17553, "Length": 17, "Cover_Rate": 0.5483870967741935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_MM_SET_FLUSH_ZERO_MODE", "(", "unsigned", "int", "__mode", ")", "{", "_mm_setcsr", "(", "(", "_mm_getcsr", "(", ")", "&", "~", "_MM_FLUSH_ZERO_MASK", ")", "|", "__mode", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_MM_SET_FLUSH_ZERO_MODE", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17554, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Observer", ".", "changingInstr", "(", "MI", ")", ";", "MI", ".", "setDesc", "(", "ST", ".", "getInstrInfo", "(", ")", "->", "get", "(", "getDSFPAtomicOpcode", "(", "IID", ")", ")", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", ">", "<NUM_LIT>", ";", "--", "I", ")", "MI", ".", "removeOperand", "(", "I", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "Observer", ".", "changedInstr", "(", "MI", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo25", "Func": "legalizeDSAtomicFPIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17555, "Length": 65, "Cover_Rate": 0.6989247311827957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "MFN", "=", "&", "MF", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MLI", "=", "&", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";"], "ground_truth": ["MBPI", "=", "Enable<ISA_LIT>BP", "?", "&", "getAnalysis", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ":"], "File": "HexagonEarlyIfConv1", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17556, "Length": 54, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(", ")", ";", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_64R6", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", "||", "Features", "[", "<STR_LIT>", "]", "||", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_64R2", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_64", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_5", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_4", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_3", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_32R6", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", "||", "Features", "[", "<STR_LIT>", "]", "||", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_32R2", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_32", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_2", ";", "else", "EFlags", "|=", "ELF", "::", "EF_MIPS_ARCH_1", ";", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_MIPS_NAN2008", ";", "EFlags", "|=", "ELF", "::", "EF_MIPS_CPIC", ";"], "ground_truth": ["MCA", ".", "setELFHeaderEFlags", "(", "EFlags", ")", ";"], "File": "MipsTargetStreamer2", "Func": "MipsTargetELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17557, "Length": 201, "Cover_Rate": 0.6611842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Z80AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["<ISA_LIT>Z80MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";"], "File": "GBZ80AsmPrinter", "Func": "EmitInstruction", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17558, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "AS", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Ptr", ")", "return", "false", ";"], "ground_truth": ["return", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "==", "AS", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "checkType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17559, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "std", "::", "string", "Ret", "=", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "if", "(", "(", "TT", ".", "isArch64Bit", "(", ")", "&&", "(", "TT", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", "||", "TT", ".", "isOSNaCl", "(", ")", ")", ")", "||", "!", "TT", ".", "isArch64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isArch64Bit", "(", ")", "||", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSNaCl", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", ";", "else", "if", "(", "TT", ".", "isArch64Bit", "(", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "TT", ".", "isArch64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";"], "File": "X86Subtarget103", "Func": "computeDataLayout", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17560, "Length": 141, "Cover_Rate": 0.8103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockAddressSDNode", "*", "N", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "getAddrNonPIC", "(", "N", ",", "Ty", ",", "DAG", ")", ";"], "ground_truth": ["return", "getAddrLocal", "(", "N", ",", "Ty", ",", "DAG", ")", ";"], "File": "Cpu0ISelLowering4", "Func": "lowerBlockAddress", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17561, "Length": 48, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmls_n_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ",", "uint32_t", "__c", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vmls_nv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ",", "(", "__builtin_neon_si", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmls_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17562, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "assert", "(", "RepeatedMask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DAG", ")", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "]", "-=", "<NUM_LIT>", ";"], "ground_truth": ["return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering225", "Func": "lowerV8F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17563, "Length": 302, "Cover_Rate": 0.5431654676258992, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasExtXfvecalthalf", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasExtXfvecalthalf", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17564, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "function_label_operand", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ";"], "File": "pa3", "Func": "is_function_label_plus_const", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17565, "Length": 52, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Changed", "|=", "runEHOnFunction", "(", "F", ")", ";", "}", "}", "if", "(", "DoSjLj", ")", "{", "Changed", "=", "true", ";", "if", "(", "LongjmpF", ")", "{", "EmLongjmpJmpbufF", "=", "Function", "::", "Create", "(", "LongjmpF", "->", "getFunctionType", "(", ")", ",", "GlobalValue", "::", "ExternalLinkage", ",", "EmLongjmpJmpbufFName", ",", "&", "M", ")", ";", "LongjmpF", "->", "replaceAllUsesWith", "(", "EmLongjmpJmpbufF", ")", ";", "}", "if", "(", "SetjmpF", ")", "{", "FunctionType", "*", "SetjmpFTy", "=", "SetjmpF", "->", "getFunctionType", "(", ")", ";", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Params", "=", "{", "SetjmpFTy", "->", "getParamType", "(", "<NUM_LIT>", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ";", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "Params", ",", "false", ")", ";", "SaveSetjmpF", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "SaveSetjmpFName", ",", "&", "M", ")", ";", "Params", "=", "{", "IRB", ".", "getInt32Ty", "(", ")", ",", "Type", "::", "getInt32PtrTy", "(", "C", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ";", "FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getInt32Ty", "(", ")", ",", "Params", ",", "false", ")", ";", "TestSetjmpF", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "TestSetjmpFName", ",", "&", "M", ")", ";"], "ground_truth": ["FTy", "=", "FunctionType", "::", "get", "(", "IRB", ".", "getVoidTy", "(", ")", ",", "{", "IRB", ".", "getInt32Ty", "(", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", "}", ",", "false", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj8", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17566, "Length": 230, "Cover_Rate": 0.344311377245509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_cmgehf_uss", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vcgeh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17567, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PromoteKernelArguments", "::", "promotePointer", "(", "Value", "*", "Ptr", ")", "{", "enqueueUsers", "(", "Ptr", ")", ";", "PointerType", "*", "PT", "=", "cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", ";", "if", "(", "PT", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "false", ";", "bool", "IsArg", "=", "isa", "<", "Argument", ">", "(", "Ptr", ")", ";", "IRBuilder", "<", ">", "B", "(", "IsArg", "?", "ArgCastInsertPt", ":", "&", "*", "std", "::", "next", "(", "cast", "<", "Instruction", ">", "(", "Ptr", ")", "->", "getIterator", "(", ")", ")", ")", ";", "PointerType", "*", "NewPT", "=", "PointerType", "::", "getWithSamePointeeType", "(", "PT", ",", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ")", ";", "Value", "*", "Cast", "=", "B", ".", "CreateAddrSpaceCast", "(", "Ptr", ",", "NewPT", ",", "Twine", "(", "Ptr", "->", "getName", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "Value", "*", "CastBack", "=", "B", ".", "CreateAddrSpaceCast", "(", "Cast", ",", "PT", ",", "Twine", "(", "Ptr", "->", "getName", "(", ")", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Ptr", "->", "replaceUsesWithIf", "(", "CastBack", ",", "[", "Cast", "]", "(", "Use", "&", "U", ")", "{", "return", "U", ".", "getUser", "(", ")", "!=", "Cast", ";", "}", ")", ";"], "File": "AMDGPUPromoteKernelArguments1", "Func": "promotePointer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17568, "Length": 176, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "kill", "=", "false", ";", "break", ";", "}", "}", "if", "(", "kill", ")", "kill", "=", "!", "LiveRegs", ".", "test", "(", "Reg", ")", ";", "}", "if", "(", "MO", ".", "isKill", "(", ")", "!=", "kill", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MO", "<<", "<STR_LIT>", ")", ";", "toggleKillFlag", "(", "MI", ",", "MO", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "}", "killedRegs", ".", "set", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", "||", "MO", ".", "isUndef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "(", "Reg", "==", "<NUM_LIT>", ")", "||", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "continue", ";", "LiveRegs", ".", "set", "(", "Reg", ")", ";", "for", "(", "MCSubRegIterator", "SubRegs", "(", "Reg", ",", "TRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "LiveRegs", ".", "set", "(", "*", "SubRegs", ")", ";", "}"], "ground_truth": ["}"], "File": "PatmosPostRAScheduler", "Func": "fixupKills", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17569, "Length": 192, "Cover_Rate": 0.3410301953818828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "RetCC_<ISA_LIT>32", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "<STR_LIT>", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "RetCC_Hexagon32", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17570, "Length": 74, "Cover_Rate": 0.6218487394957983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "{", "if", "(", "NumBytes", "<=", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "IA64RegisterInfo", "Func": "emitEpilogue", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17571, "Length": 157, "Cover_Rate": 0.5992366412213741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>LoadStoreOptimizationPass", "(", "bool", "PreAlloc", ")", "{", "if", "(", "PreAlloc", ")", "return", "new", "<ISA_LIT>PreAllocLoadStoreOpt", "(", ")", ";", "return", "new", "<ISA_LIT>LoadStoreOpt", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "createARMLoadStoreOptimizationPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17572, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_aarch64_subhnv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubhn_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17573, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Base", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Offset", ".", "isImm", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "Register", "B", "=", "Base", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isStackSlot", "(", "B", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "B", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "Offset", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "for", "(", "auto", "&", "Add", ":", "MRI", "->", "use_nodbg_instructions", "(", "B", ")", ")", "{", "int64_t", "Incr", ";", "if", "(", "!", "isAddConstantOp", "(", "Add", ",", "Incr", ")", ")", "continue", ";", "if", "(", "!", "isValidLoadStoreOffset", "(", "Incr", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Uses", ";", "MachineInstr", "*", "MoveTo", "=", "canJoinInstructions", "(", "&", "Ldst", ",", "&", "Add", ",", "&", "Uses", ")", ";", "if", "(", "!", "MoveTo", ")", "continue", ";", "if", "(", "!", "canFixPastUses", "(", "Uses", ",", "Add", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "B", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "MachineInstr", "*", "First", "=", "&", "Ldst", ";", "MachineInstr", "*", "Last", "=", "&", "Add", ";", "if", "(", "MDT", "->", "dominates", "(", "Last", ",", "First", ")", ")", "std", "::", "swap", "(", "First", ",", "Last", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "First", "<<", "<STR_LIT>", "<<", "*", "Last", "<<", "<STR_LIT>", ";", ")", ";", "MachineInstr", "*", "Result", "=", "Ldst", ".", "getNextNode", "(", ")", ";", "if", "(", "MoveTo", "==", "&", "Add", ")", "{", "Ldst", ".", "removeFromParent", "(", ")", ";", "Add", ".", "getParent", "(", ")", "->", "insertAfter", "(", "Add", ".", "getIterator", "(", ")", ",", "&", "Ldst", ")", ";", "}", "if", "(", "Result", "==", "&", "Add", ")", "Result", "=", "Result", "->", "getNextNode", "(", ")", ";", "fixPastUses", "(", "Uses", ",", "B", ",", "Incr", ")", ";"], "ground_truth": ["int", "NewOpcode", "=", "<STR_LIT>", "(", "Ldst", ".", "getOpcode", "(", ")", ")", ";"], "File": "ARCOptAddrMode1", "Func": "tryToCombine", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17574, "Length": 321, "Cover_Rate": 0.6918103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ptr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "PtrOffsetC", "=", "Ptr", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Ptr", "=", "Ptr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "GlobalAddressSDNode", "*", "PtrN", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Ptr", ".", "getNode", "(", ")", ")", ";", "SDValue", "TPtr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "PtrN", "->", "getGlobal", "(", ")", ",", "DL", ",", "VT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "PtrOffsetC", "+=", "PtrN", "->", "getOffset", "(", ")", ";", "assert", "(", "PtrN", "->", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "Ld", "=", "LowerPtrAuthGlobalAddressViaGOT", "(", "Wrapper", ",", "(", "<STR_LIT>", ")", "KeyC", ",", "HasAddrDiversity", ",", "PtrN", ",", "DAG", ")", ")", "return", "Ld", ";", "if", "(", "HasAddrDiversity", ")", "{", "SDValue", "BlendIntID", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "VT", ")", ";", "AddrDiscriminator", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "BlendIntID", ",", "AddrDiscriminator", ",", "Discriminator", ")", ";", "DiscriminatorC", "=", "<NUM_LIT>", ";", "}", "SDValue", "PtrOffset", "=", "DAG", ".", "getTargetConstant", "(", "PtrOffsetC", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Key", "=", "DAG", ".", "getTargetConstant", "(", "KeyC", ",", "DL", ",", "<STR_LIT>", ")", ";", "Discriminator", "=", "DAG", ".", "getTargetConstant", "(", "DiscriminatorC", ",", "DL", ",", "VT", ")", ";", "SDValue", "X16Copy", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "X17Copy", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "X16Copy", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDNode", "*", "MOV", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "TPtr", ",", "PtrOffset", ",", "Key", ",", "AddrDiscriminator", ",", "Discriminator", ",", "X17Copy", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ")", ";"], "File": "AArch64ISelLowering16", "Func": "LowerPtrAuthGlobalAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17575, "Length": 296, "Cover_Rate": 0.6491228070175439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ";", "emit_block_move", "(", "tramp", ",", "assemble_trampoline_template", "(", ")", ",", "GEN_INT", "(", "TRAMPOLINE_SIZE", ")", ",", "BLOCK_OP_NORMAL", ")", ";"], "ground_truth": ["emit_move_insn", "(", "adjust_address", "(", "tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "fnaddr", ")", ";"], "File": "arc", "Func": "arc_initialize_trampoline", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17576, "Length": 43, "Cover_Rate": 0.4479166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstSelectorPass", "::", "bounce_predicate", "(", "SDNode", "*", "&", "op", ",", "SDValue", "&", "N", ",", "SDValue", "&", "out", ")", "{", "int", "sz", ";", "sz", "=", "op", "->", "getNumOperands", "(", ")", ";", "out", "=", "op", "->", "getOperand", "(", "sz", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "TMS320C64XSelector", "Func": "bounce_predicate", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17577, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "Value", "*", "Op1", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op2", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg1", "=", "getRegForValue", "(", "Op1", ")", ";", "unsigned", "Reg2", "=", "getRegForValue", "(", "Op2", ")", ";", "if", "(", "Reg1", "==", "<NUM_LIT>", "||", "Reg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "OpC", "=", "<NUM_LIT>", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "OpC", "=", "<STR_LIT>", ";", "else", "return", "false", ";"], "ground_truth": ["unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";"], "File": "X86FastISel88", "Func": "X86VisitIntrinsicCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17578, "Length": 107, "Cover_Rate": 0.39338235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "FullFS", "=", "<STR_LIT>", ";", "}", "if", "(", "OL", ">=", "CodeGenOpt", "::", "Default", ")", "{", "if", "(", "!", "FullFS", ".", "empty", "(", ")", ")", "FullFS", "=", "<STR_LIT>", "+", "FullFS", ";"], "ground_truth": ["else", "FullFS", "=", "<STR_LIT>", ";"], "File": "PPCTargetMachine35", "Func": "computeFSAdditions", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17579, "Length": 35, "Cover_Rate": 0.3211009174311927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64ISelDAGToDAG (2)2", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17580, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{"], "ground_truth": ["if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";"], "File": "PPCMIPeephole1", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17581, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "if", "(", "AM", ".", "BaseOffs", ")", "return", "false", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "return", "isLegalT2ScaledAddressingMode", "(", "AM", ",", "VT", ")", ";", "int", "Scale", "=", "AM", ".", "Scale", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Scale", "<", "<NUM_LIT>", ")", "Scale", "=", "-", "Scale", ";", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "return", "isPowerOf2_32", "(", "Scale", "&", "~", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Scale", "&", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "isPowerOf2_32", "(", "Scale", ")", ";"], "File": "ARMISelLowering152", "Func": "isLegalAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17582, "Length": 145, "Cover_Rate": 0.5967078189300411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_compressqi256_mask", "(", "(", "__v32qi", ")", "__B", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask32", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2vlintrin", "Func": "_mm256_maskz_compress_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17583, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "ParseDirectiveSubsection", "(", "SMLoc", "L", ")", "{", "const", "MCExpr", "*", "Subsection", "=", "nullptr", ";", "int64_t", "Res", ";", "assert", "(", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "&&", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "parseExpression", "(", "Subsection", ")", ";", "if", "(", "!", "Subsection", "->", "evaluateAsAbsolute", "(", "Res", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "if", "(", "(", "Res", "<", "<NUM_LIT>", ")", "&&", "(", "Res", ">", "-", "<NUM_LIT>", ")", ")", "Subsection", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", "+", "Res", ",", "getContext", "(", ")", ")", ",", "getContext", "(", ")", ")", ";"], "ground_truth": ["getStreamer", "(", ")", ".", "SubSection", "(", "Subsection", ")", ";"], "File": "HexagonAsmParser", "Func": "ParseDirectiveSubsection", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17584, "Length": 131, "Cover_Rate": 0.9703703703703703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>TTIImpl", "(", "const", "<ISA_LIT>TargetMachine", "*", "TM", ",", "const", "Function", "&", "F", ")", ":", "BaseT", "(", "TM", ",", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ",", "ST", "(", "TM", "->", "getSubtargetImpl", "(", "F", ")", ")", ",", "TLI", "(", "ST", "->", "getTargetLowering", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)", "Func": "X86TTIImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17585, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurCycle", "=", "NextCycle", ";"], "ground_truth": ["releasePending", "(", ")", ";"], "File": "GCNILPSched", "Func": "advanceToCycle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17586, "Length": 8, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getFixupKindLog2Size", "(", "unsigned", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "case", "FK_PCRel_1", ":", "case", "FK_Data_1", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_2", ":", "case", "FK_Data_2", ":", "return", "<NUM_LIT>", ";", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86AsmBackend32", "Func": "getFixupKindLog2Size", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17587, "Length": 55, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", "&&", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17588, "Length": 198, "Cover_Rate": 0.518324607329843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ";", "unsigned", "TeeReg", "=", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ";", "MRI", ".", "replaceRegWith", "(", "Reg", ",", "NewReg", ")", ";", "MachineInstr", "*", "Tee", "=", "BuildMI", "(", "MBB", ",", "Insert", ",", "Insert", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "GetTeeLocalOpcode", "(", "RegClass", ")", ")", ",", "TeeReg", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Reg", ")", ";", "Op", ".", "setReg", "(", "TeeReg", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg", ")", ";", "LIS", ".", "InsertMachineInstrInMaps", "(", "Tee", ")", ";", "LIS", ".", "shrinkToUses", "(", "&", "LIS", ".", "getInterval", "(", "Reg", ")", ")", ";"], "ground_truth": ["LIS", ".", "createAndComputeVirtRegInterval", "(", "NewReg", ")", ";"], "File": "WebAssemblyRegStackify21", "Func": "MoveAndTeeForMultiUse", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17589, "Length": 118, "Cover_Rate": 0.5221238938053098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "OldBranchCode", "==", "BranchCode", ")", "continue", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "mprocInstrInfo", "Func": "AnalyzeBranch", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17590, "Length": 92, "Cover_Rate": 0.3948497854077253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonGenMux (2)", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17591, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "ShuffleVectorSDNode", "*", "N", ")", "{", "unsigned", "NumElems", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering144", "Func": "isMOVHLPS_v_undef_Mask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17592, "Length": 81, "Cover_Rate": 0.9759036144578314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{"], "ground_truth": ["assert", "(", "CC", "!=", "CallingConv", "::", "GHC", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterInfo63", "Func": "getThisReturnPreservedMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17593, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_epu64", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pminuq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_min_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17594, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "&", "<NUM_LIT>", "||", "Imm", ">", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "is<ISA_LIT>LowRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "MCID", ".", "hasOptionalDef", "(", ")", "&&", "MI", "->", "getOperand", "(", "MCID", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Imm", "/", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "MBB", ".", "erase_instr", "(", "MI", ")", ";", "++", "NumNarrows", ";", "return", "true", ";", "}", "if", "(", "Entry", ".", "LowRegs1", "&&", "!", "VerifyLowRegs", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "ReduceLoadStore", "(", "MBB", ",", "MI", ",", "Entry", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "if", "(", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", "==", "<STR_LIT>", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "ReduceTo2Addr", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "static", "const", "ReduceEntry", "NarrowEntry", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "NarrowEntry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ")", "return", "true", ";"], "ground_truth": ["return", "ReduceToNarrow", "(", "MBB", ",", "MI", ",", "Entry", ",", "LiveCPSR", ",", "IsSelfLoop", ")", ";"], "File": "Thumb2SizeReduction34", "Func": "ReduceSpecial", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17595, "Length": 490, "Cover_Rate": 0.799347471451876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "fmt", ";", "int", "used", "=", "<NUM_LIT>", ";", "if", "(", "!", "x", ")", "return", "used", ";", "code", "=", "GET_CODE", "(", "x", ")", ";", "switch", "(", "code", ")", "{", "case", "REG", ":", "if", "(", "REGNO", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "(", "(", "(", "<NUM_LIT>", "<<", "HARD_REGNO_NREGS", "(", "<NUM_LIT>", ",", "GET_MODE", "(", "x", ")", ")", ")", "-", "<NUM_LIT>", ")", "<<", "(", "REGNO", "(", "x", ")", "+", "is_dest", ")", ")", ";", "return", "<NUM_LIT>", ";", "case", "SUBREG", ":", "{", "rtx", "y", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "!", "REG_P", "(", "y", ")", ")", "break", ";"], "ground_truth": ["if", "(", "REGNO", "(", "y", ")", "<", "<NUM_LIT>", ")", "return", "(", "(", "(", "<NUM_LIT>", "<<", "HARD_REGNO_NREGS", "(", "<NUM_LIT>", ",", "GET_MODE", "(", "x", ")", ")", ")", "-", "<NUM_LIT>", ")", "<<", "(", "REGNO", "(", "y", ")", "+", "subreg_regno_offset", "(", "REGNO", "(", "y", ")", ",", "GET_MODE", "(", "y", ")", ",", "SUBREG_BYTE", "(", "x", ")", ",", "GET_MODE", "(", "x", ")", ")", "+", "is_dest", ")", ")", ";"], "File": "sh6", "Func": "regs_used", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17596, "Length": 159, "Cover_Rate": 0.46355685131195334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UpdateType", "Type", "=", "classifyUpdateByMask", "(", "M", ")", ";", "if", "(", "Type", "==", "Intermixed", ")", "return", "false", ";", "if", "(", "Start", "==", "INT_MIN", ")", "{", "Start", "=", "Stop", "=", "O", ";", "updateMask", "(", "M", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Type", "==", "Descending", "&&", "O", "==", "Start", "-", "<NUM_LIT>", ")", "{", "Start", "-=", "<NUM_LIT>", ";", "updateMask", "(", "M", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Type", "==", "Ascending", "&&", "O", "==", "Stop", "+", "<NUM_LIT>", ")", "{", "Stop", "+=", "<NUM_LIT>", ";", "updateMask", "(", "M", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "M68kCollapseMOVEMPass", "Func": "update", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17597, "Length": 92, "Cover_Rate": 0.8598130841121495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "I", "++", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "MachineOperand", "MO", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isPush", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "Desc", ")", ".", "addReg", "(", "RI", ".", "getStackRegister", "(", ")", ")", ".", "add", "(", "MO", ")", ";"], "File": "M680x0InstrInfo", "Func": "ExpandPUSH_POP", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17598, "Length": 63, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VType", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo", "Func": "isTailAgnostic", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17599, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "double", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__vis_fhsubd", "(", "double", "__A", ",", "double", "__B", ")", "{", "return", "__builtin_vis_fhsubd", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "visintrin", "Func": "__vis_fhsubd", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17600, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "shouldFavorPostInc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17601, "Length": 15, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>Z80MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "HasSpills", "(", "false", ")", ",", "HasAllocas", "(", "false", ")", ",", "HasStackArgs", "(", "false", ")", ",", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "GBZ80MachineFunctionInfo", "Func": "GBZ80MachineFunctionInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17602, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80PassConfig", "(", "<ISA_LIT>Z80TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "GBZ80TargetMachine (2)", "Func": "GBZ80PassConfig", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17603, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "concatenateMemOperands", "(", "MachineInstr", "*", "MI", ",", "MachineInstr", "*", "Op0", ",", "MachineInstr", "*", "Op1", ")", "{", "assert", "(", "MI", "->", "memoperands_empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "size_t", "numMemRefs", "=", "(", "Op0", "->", "memoperands_end", "(", ")", "-", "Op0", "->", "memoperands_begin", "(", ")", ")", "+", "(", "Op1", "->", "memoperands_end", "(", ")", "-", "Op1", "->", "memoperands_begin", "(", ")", ")", ";", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemBegin", "=", "MF", "->", "allocateMemRefsArray", "(", "numMemRefs", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemEnd", "=", "std", "::", "copy", "(", "Op0", "->", "memoperands_begin", "(", ")", ",", "Op0", "->", "memoperands_end", "(", ")", ",", "MemBegin", ")", ";"], "ground_truth": ["MemEnd", "=", "std", "::", "copy", "(", "Op1", "->", "memoperands_begin", "(", ")", ",", "Op1", "->", "memoperands_end", "(", ")", ",", "MemEnd", ")", ";"], "File": "ARMLoadStoreOptimizer (2)1", "Func": "concatenateMemOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17604, "Length": 130, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "Res", "=", "tryParseScalarRegister", "(", "RegNum", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "!", "ParseShiftExtend", "||", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateReg", "(", "RegNum", ",", "RegKind", "::", "Scalar", ",", "StartLoc", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ",", "EqTy", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "tryParseGPROperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17605, "Length": 66, "Cover_Rate": 0.3316582914572864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_srai_epi64", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psraqi128_mask", "(", "(", "__v2di", ")", "__A", ",", "__imm", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_maskz_srai_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17606, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetMachine", "&", "TM", "=", "FuncInfo", ".", "MF", "->", "getTarget", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>Subtarget", "*", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "PPCFastISel1", "Func": "createFastISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17607, "Length": 28, "Cover_Rate": 0.39436619718309857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addFastRegAlloc", "(", ")", "{"], "ground_truth": ["addPass", "(", "&", "PHIEliminationID", ")", ";"], "File": "NVPTXTargetMachine (2)1", "Func": "addFastRegAlloc", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17608, "Length": 13, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "VF", "=", "cast", "<", "FixedVectorType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", ";", "for", "(", "unsigned", "P", "=", "<NUM_LIT>", ";", "P", "<", "Log2Diff", ";", "++", "P", ")", "{", "if", "(", "NumParts", ">", "<NUM_LIT>", ")", "NumParts", "/=", "<NUM_LIT>", ";", "Cost", "+=", "NumParts", ";", "}"], "ground_truth": ["if", "(", "VF", "==", "<NUM_LIT>", "&&", "SrcTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "DstTy", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "--", ";"], "File": "SystemZTargetTransformInfo1", "Func": "getVectorTruncCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17609, "Length": 70, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>JITInfo", "*", "getJITInfo", "(", ")", "override", "{"], "ground_truth": ["return", "&", "JITInfo", ";"], "File": "ARMTargetMachine15", "Func": "getJITInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17610, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isHVX", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "V", "=", "getType", "(", "MCII", ",", "MCI", ")", ";", "return", "<STR_LIT>", "<=", "V", "&&", "V", "<=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonMCInstrInfo (2)1", "Func": "isHVX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17611, "Length": 37, "Cover_Rate": 0.9024390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitHSUB", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitHSUB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17612, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsLegalType", ")", "return", "false", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Offset", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "AM", "=", "<STR_LIT>", ";", "int32_t", "V", "=", "cast", "<", "ConstantSDNode", ">", "(", "Offset", ".", "getNode", "(", ")", ")", "->", "getSExtValue", "(", ")", ";", "return", "Subtarget", ".", "getInstrInfo", "(", ")", "->", "isValidAutoIncImm", "(", "VT", ",", "V", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering35", "Func": "getPostIndexedAddressParts", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17613, "Length": 95, "Cover_Rate": 0.45023696682464454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";"], "File": "HexagonRegisterInfo2", "Func": "getFrameRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17614, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isInt", "<", "N", ">", "(", "Value", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "Value", ";"], "ground_truth": ["}"], "File": "SystemZInstPrinter14", "Func": "printSImmOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17615, "Length": 18, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "return", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(", "STI", "->", "getCPU", "(", ")", ")", ";", "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo", "Func": "getAddressableNumSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17616, "Length": 42, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", "false", ";"], "File": "PatmosAsmPrinter1", "Func": "PrintAsmMemoryOperand", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17617, "Length": 78, "Cover_Rate": 0.9873417721518988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "map", "<", "unsigned", ",", "unsigned", ">", "&", "getFiTmpOffsetMap", "(", ")", "{", "return", "FiTmpOffsetMap", ";"], "ground_truth": ["}"], "File": "PIC16MachineFunctionInfo", "Func": "getFiTmpOffsetMap", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17618, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", "{"], "ground_truth": ["}"], "File": "CAHPAsmPrinter", "Func": "CAHPAsmPrinter", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17619, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "F2003fISelDAGToDAG", "Func": "getPassName", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17620, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "LocVT", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "passArgOnStack", "(", "StackPtr", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "Chain", ",", "Arg", ",", "DL", ",", "IsTailCall", ",", "DAG", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "bool", "IsPICCall", "=", "(", "IsN64", "||", "IsPIC", ")", ";", "bool", "GlobalOrExternal", "=", "false", ",", "InternalLinkage", "=", "false", ";", "SDValue", "CalleeLo", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "IsPICCall", ")", "{", "InternalLinkage", "=", "G", "->", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ";", "if", "(", "InternalLinkage", ")", "Callee", "=", "getAddrLocal", "(", "Callee", ",", "DAG", ",", "Has<ISA_LIT>64", ")", ";", "else", "if", "(", "LargeGOT", ")", "Callee", "=", "getAddrGlobalLargeGOT", "(", "Callee", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "Callee", "=", "getAddrGlobal", "(", "Callee", ",", "DAG", ",", "<STR_LIT>", ")", ";", "}", "else", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "DL", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "GlobalOrExternal", "=", "true", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "if", "(", "!", "IsN64", "&&", "!", "IsPIC", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "LargeGOT", ")", "Callee", "=", "getAddrGlobalLargeGOT", "(", "Callee", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "Callee", "=", "getAddrGlobal", "(", "Callee", ",", "DAG", ",", "<STR_LIT>", ")", ";", "GlobalOrExternal", "=", "true", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getOpndList", "(", "Ops", ",", "RegsToPass", ",", "IsPICCall", ",", "GlobalOrExternal", ",", "InternalLinkage", ",", "CLI", ",", "Callee", ",", "Chain", ")", ";", "if", "(", "IsTailCall", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "NextStackOffsetVal", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ",", "DL", ")", ";"], "File": "MipsISelLowering19", "Func": "LowerCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17621, "Length": 508, "Cover_Rate": 0.3732549595885378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MaxMaxAlign", ">=", "<NUM_LIT>", "&&", "VTy", "->", "getPrimitiveSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", ">=", "<NUM_LIT>", ")", "MaxAlign", "=", "<NUM_LIT>", ";", "else", "if", "(", "VTy", "->", "getPrimitiveSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", ">=", "<NUM_LIT>", "&&", "MaxAlign", "<", "<NUM_LIT>", ")", "MaxAlign", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArrayType", "*", "ATy", "=", "dyn_cast", "<", "ArrayType", ">", "(", "Ty", ")", ")", "{", "unsigned", "EltAlign", "=", "<NUM_LIT>", ";", "getMaxByValAlign", "(", "ATy", "->", "getElementType", "(", ")", ",", "EltAlign", ",", "MaxMaxAlign", ")", ";", "if", "(", "EltAlign", ">", "MaxAlign", ")", "MaxAlign", "=", "EltAlign", ";", "}", "else", "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "for", "(", "auto", "*", "EltTy", ":", "STy", "->", "elements", "(", ")", ")", "{"], "ground_truth": ["unsigned", "EltAlign", "=", "<NUM_LIT>", ";"], "File": "PPCISelLowering101", "Func": "getMaxByValAlign", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17622, "Length": 125, "Cover_Rate": 0.6443298969072165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "tilegx_init_machine_status", "(", "void", ")", "{"], "ground_truth": ["return", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";"], "File": "tilegx", "Func": "tilegx_init_machine_status", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 17623, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_kshiftrisi", "(", "(", "__mmask32", ")", "__A", ",", "(", "__mmask8", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_kshiftri_mask32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17624, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MEM_P", "(", "mem", ")", ")", "return", "false", ";", "if", "(", "get_attr_indexed", "(", "insn", ")", "==", "INDEXED_YES", "||", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", ")", "return", "false", ";", "machine_mode", "mem_mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "enum", "non_prefixed_form", "non_prefixed", "=", "reg_to_non_prefixed", "(", "reg", ",", "mem_mode", ")", ";", "if", "(", "non_prefixed", "==", "NON_PREFIXED_X", "&&", "is_lfs_stfs_insn", "(", "insn", ")", ")", "return", "address_is_prefixed", "(", "addr", ",", "mem_mode", ",", "NON_PREFIXED_DEFAULT", ")", ";"], "ground_truth": ["else", "return", "address_is_prefixed", "(", "addr", ",", "mem_mode", ",", "non_prefixed", ")", ";"], "File": "rs6000", "Func": "prefixed_store_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17625, "Length": 91, "Cover_Rate": 0.5947712418300654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "function_instance", "::", "could_trap_p", "(", ")", "const", "{", "unsigned", "int", "flags", "=", "call_properties", "(", ")", ";"], "ground_truth": ["if", "(", "flags", "&", "CP_RAISE_FP_EXCEPTIONS", ")", "return", "true", ";"], "File": "riscv-vector-builtins", "Func": "could_trap_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17626, "Length": 25, "Cover_Rate": 0.5952380952380952, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ",", "AP", ".", "OutContext", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "GetSymbolFromOperand", "(", "MO", ",", "AP", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":"], "ground_truth": ["MCOp", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ",", "isDarwin", ")", ";"], "File": "PPCMCInstLower10", "Func": "LowerPPCMachineInstrToMCInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17627, "Length": 150, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmpInst", ".", "clear", "(", ")", ";", "tmpInst", ".", "setOpcode", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "AtRegNum", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "tmpInst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "tmpInst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "emitInstruction", "(", "tmpInst", ",", "*", "STI", ")", ";"], "ground_truth": ["return", "MER_Success", ";"], "File": "MipsAsmParser47", "Func": "expandCapStoreC1", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17628, "Length": 112, "Cover_Rate": 0.4890829694323144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vdupq_lane_p8", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupq_lane_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17629, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Addr", ")", ";", "if", "(", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getRegister", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUISelDAGToDAG72", "Func": "SelectADDRIndirect", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17630, "Length": 120, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_ostream", "&", "OS", ",", "uint8_t", "OSABI", ",", "bool", "IsLittleEndian", ")", "{", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "IsLittleEndian", ")", ";"], "File": "VideocoreELFObjectWriter", "Func": "createVideocoreELFObjectWriter", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17631, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op1", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op2", "=", "convertToScalableVector", "(", "DAG", ",", "ContainerVT", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "MaskVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "MaskContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "MaskVT", ")", ";", "auto", "Mask", "=", "convertToScalableVector", "(", "DAG", ",", "MaskContainerVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskContainerVT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ",", "Mask", ")", ";", "auto", "ScalableRes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ContainerVT", ",", "Mask", ",", "Op1", ",", "Op2", ")", ";"], "ground_truth": ["return", "convertFromScalableVector", "(", "DAG", ",", "VT", ",", "ScalableRes", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerFixedLengthVectorSelectToSVE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17632, "Length": 125, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "!", "IsI1LowReg", "&&", "!", "IsI2LowReg", ")", "||", "!", "isEvenReg", "(", "FirstRegIndex", ")", ")", "continue", ";", "if", "(", "(", "IsI2LowReg", "&&", "!", "areCombinableOperations", "(", "TRI", ",", "I1", ",", "I2", ")", ")", "||", "(", "IsI1LowReg", "&&", "!", "areCombinableOperations", "(", "TRI", ",", "I2", ",", "I1", ")", ")", ")", "break", ";", "if", "(", "isSafeToMoveTogether", "(", "I1", ",", "I2", ",", "I1DestReg", ",", "I2DestReg", ",", "DoInsertAtI1", ")", ")", "return", "I2", ";"], "ground_truth": ["break", ";"], "File": "HexagonCopyToCombine1", "Func": "findPairable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17633, "Length": 70, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "auto", "Res", "=", "parseIntWithPrefix", "(", "Pref", ",", "Val", ")", ";", "if", "(", "Res", "==", "MatchOperand_ParseFail", ")", "return", "false", ";", "if", "(", "Res", "==", "MatchOperand_NoMatch", ")", "return", "true", ";", "if", "(", "Val", "<", "<NUM_LIT>", "||", "Val", ">", "MaxVal", ")", "{", "Error", "(", "Loc", ",", "Twine", "(", "<STR_LIT>", ",", "StringRef", "(", "Pref", ")", ")", ")", ";", "return", "false", ";", "}"], "ground_truth": ["Fmt", "=", "Val", ";"], "File": "AMDGPUAsmParser1", "Func": "tryParseFmt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17634, "Length": 69, "Cover_Rate": 0.7340425531914894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set_pi8", "(", "char", "__b7", ",", "char", "__b6", ",", "char", "__b5", ",", "char", "__b4", ",", "char", "__b3", ",", "char", "__b2", ",", "char", "__b1", ",", "char", "__b0", ")", "{", "__m64_union", "__res", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b0", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b1", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b2", ";", "__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b3", ";"], "ground_truth": ["__res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "__b4", ";"], "File": "mmintrin2", "Func": "_mm_set_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17635, "Length": 88, "Cover_Rate": 0.7154471544715447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NeedFence", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Addi", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ",", "GPR3", ")", ".", "addReg", "(", "InReg", ")", ";", "Addi", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "First", "=", "I", ";", "--", "First", ";", "MachineInstr", "*", "Call", "=", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ",", "GPR3", ")", ".", "addReg", "(", "GPR3", ")", ")", ";", "Call", "->", "addOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NeedFence", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "OutReg", ")", ".", "addReg", "(", "GPR3", ")", ";", "MachineBasicBlock", "::", "iterator", "Last", "=", "I", ";", "--", "Last", ";"], "ground_truth": ["++", "I", ";"], "File": "PPCTLSDynamicCall25", "Func": "processBlock", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17636, "Length": 188, "Cover_Rate": 0.34306569343065696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Depth", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerRETURNADDR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17637, "Length": 84, "Cover_Rate": 0.4263959390862944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "*", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "ARCTargetMachine", "Func": "createPassConfig", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17638, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasScalarMulHiInsts", "(", ")", "const", "{", "return", "GFX9Insts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget107", "Func": "hasScalarMulHiInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17639, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "}", "else", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SparcISelLowering34", "Func": "CC_Sparc_Assign_f64", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17640, "Length": 79, "Cover_Rate": 0.4010152284263959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "InsertPos", "=", "PredBB", "->", "getTerminator", "(", ")", ";", "Instruction", "*", "NewInst", "=", "createReplacementInstr", "(", "CE", ",", "InsertPos", ")", ";", "PN", "->", "setOperand", "(", "I", ",", "NewInst", ")", ";", "}", "}", "else", "if", "(", "Instruction", "*", "Instr", "=", "dyn_cast", "<", "Instruction", ">", "(", "WU", ")", ")", "{", "Instruction", "*", "NewInst", "=", "createReplacementInstr", "(", "CE", ",", "Instr", ")", ";", "Instr", "->", "replaceUsesOfWith", "(", "CE", ",", "NewInst", ")", ";", "}", "else", "{", "ConstantExpr", "*", "CExpr", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "WU", ")", ";", "if", "(", "!", "CExpr", "||", "!", "replaceConstantExprOp", "(", "CExpr", ",", "P", ")", ")", "return", "false", ";", "}", "}", "}", "while", "(", "CE", "->", "hasNUsesOrMore", "(", "<NUM_LIT>", ")", ")", ";", "CE", "->", "destroyConstant", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "XCoreLowerThreadLocal12", "Func": "replaceConstantExprOp", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17641, "Length": 121, "Cover_Rate": 0.3890675241157556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "AtomicExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "return", "LI", "->", "getPointerAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", "?", "AtomicExpansionKind", "::", "NotAtomic", ":", "AtomicExpansionKind", "::", "None", ";"], "ground_truth": ["}"], "File": "SIISelLowering62", "Func": "shouldExpandAtomicLoadInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17642, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "MFI", ".", "isVRegStackified", "(", "Reg", ")", ")", "{", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "CopyLocalOpc", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyPeephole21", "Func": "MaybeRewriteToFallthrough", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17643, "Length": 78, "Cover_Rate": 0.3627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", ")", "{", "if", "(", "Optional", "<", "ConstantRange", ">", "CR", "=", "GV", "->", "getAbsoluteSymbolRange", "(", ")", ")", "{", "if", "(", "CR", "->", "getUnsignedMax", "(", ")", ".", "ult", "(", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "return", "classifyLocalReference", "(", "GV", ")", ";", "if", "(", "isTargetCOFF", "(", ")", ")", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "isOSWindows", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "isTargetELF", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86Subtarget7", "Func": "classifyGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17644, "Length": 147, "Cover_Rate": 0.5632183908045977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInst", "::", "isExtended", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "getDesc", "(", ")", ".", "TSFlags", ";"], "ground_truth": ["return", "(", "F", ">>", "<STR_LIT>", ")", "&", "<STR_LIT>", ";"], "File": "HexagonMCInst", "Func": "isExtended", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17645, "Length": 28, "Cover_Rate": 0.8484848484848485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getFromCapTable", "(", "N", ",", "DL", ",", "Ty", ",", "DAG", ",", "Chain", ",", "PtrInfo", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering52", "Func": "getDataFromCapTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17646, "Length": 25, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addVTypeIOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser", "Func": "addVTypeIOperands", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17647, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "SelectConstant", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectConstantFP", "(", "N", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "SelectFrameIndex", "(", "N", ")", ";"], "ground_truth": ["return", ";"], "File": "HexagonISelDAGToDAG50", "Func": "Select", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17648, "Length": 59, "Cover_Rate": 0.33146067415730335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "computeDataLayout", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", "{", "std", "::", "string", "Ret", "=", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "ST", ".", "isLittle", "(", ")", ")", "Ret", "+=", "<STR_LIT>", ";"], "File": "MipsSubtarget1", "Func": "computeDataLayout", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17649, "Length": 31, "Cover_Rate": 0.36904761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_load_pd", "(", "__m512d", "__W", ",", "__mmask8", "__U", ",", "void", "const", "*", "__P", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_loadapd512_mask", "(", "(", "const", "__v8df", "*", ")", "__P", ",", "(", "__v8df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_load_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17650, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::"], "ground_truth": ["<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ")", ",", "DL", "(", "isLittle", "?", "(", "<STR_LIT>", ")", ":"], "File": "rvexTargetMachine", "Func": "rvexTargetMachine", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17651, "Length": 80, "Cover_Rate": 0.6722689075630253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_packusdw512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_maskz_packus_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17652, "Length": 27, "Cover_Rate": 0.5192307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "sign1", "!=", "sign2", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Val", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Val", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Val", "|=", "sign1", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "ARMDisassembler13", "Func": "DecodeT2Adr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17653, "Length": 78, "Cover_Rate": 0.624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "AlignVectors", "::", "createAlignedLoad", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Type", "*", "ValTy", ",", "Value", "*", "Ptr", ",", "int", "Alignment", ",", "Value", "*", "Mask", ",", "Value", "*", "PassThru", ")", "const", "->", "Value", "*", "{", "assert", "(", "!", "HVC", ".", "isUndef", "(", "Mask", ")", ")", ";", "if", "(", "HVC", ".", "isZero", "(", "Mask", ")", ")", "return", "PassThru", ";"], "ground_truth": ["if", "(", "Mask", "==", "ConstantInt", "::", "getTrue", "(", "Mask", "->", "getType", "(", ")", ")", ")", "return", "Builder", ".", "CreateAlignedLoad", "(", "ValTy", ",", "Ptr", ",", "Align", "(", "Alignment", ")", ")", ";"], "File": "HexagonVectorCombine", "Func": "createAlignedLoad", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17654, "Length": 88, "Cover_Rate": 0.8148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parsePrimaryExpr", "(", "const", "MCExpr", "*", "&", "Res", ",", "SMLoc", "&", "EndLoc", ")", "{", "if", "(", "!", "parseAuthExpr", "(", "Res", ",", "EndLoc", ")", ")", "return", "false", ";"], "ground_truth": ["return", "getParser", "(", ")", ".", "parsePrimaryExpr", "(", "Res", ",", "EndLoc", ")", ";"], "File": "AArch64AsmParser103", "Func": "parsePrimaryExpr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17655, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GWSResourcePSV", ")", "{", "GWSResourcePSV", "=", "std", "::", "make_unique", "<", "<ISA_LIT>GWSResourcePseudoSourceValue", ">", "(", "TII", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo", "Func": "getGWSPSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17656, "Length": 19, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "{", "Ctx", "->", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["break", ";"], "File": "MipsAsmBackend28", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17657, "Length": 450, "Cover_Rate": 0.5576208178438662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "::", "<ISA_LIT>AsmPrinter", "(", "llvm", "::", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "llvm", "::", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "CSKYAsmPrinter", "Func": "CSKYAsmPrinter", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17658, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectMUBUFOffset", "(", "SDValue", "Addr", ",", "SDValue", "&", "SRsrc", ",", "SDValue", "&", "Soffset", ",", "SDValue", "&", "Offset", ",", "SDValue", "&", "SLC", ")", "const", "{", "SDValue", "GLC", ",", "TFE", ";"], "ground_truth": ["return", "SelectMUBUFOffset", "(", "Addr", ",", "SRsrc", ",", "Soffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ")", ";"], "File": "AMDGPUISelDAGToDAG", "Func": "SelectMUBUFOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17659, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld4v2si", "(", "(", "const", "__builtin_aarch64_simd_si", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint32x2_t", ")", "__builtin_aarch64_get_dregxiv2si", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17660, "Length": 46, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__blci_u32", "(", "unsigned", "int", "__X", ")", "{"], "ground_truth": ["return", "__X", "|", "~", "(", "__X", "+", "<NUM_LIT>", ")", ";"], "File": "tbmintrin", "Func": "__blci_u32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17661, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PHILinearizeDestIterator", "(", "PHILinearize", "::", "PHIInfoT", "::", "iterator", "I", ")", ":", "Iter", "(", "I", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "PHILinearizeDestIterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17662, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4q_u64", "(", "const", "uint64_t", "*", "__a", ")", "{", "uint64x2x4_t", "ret", ";", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_ld4v2di", "(", "(", "const", "__builtin_aarch64_simd_di", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x2_t", ")", "__builtin_aarch64_get_qregxiv2di", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x2_t", ")", "__builtin_aarch64_get_qregxiv2di", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint64x2_t", ")", "__builtin_aarch64_get_qregxiv2di", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "File": "arm", "Func": "neon2_vld4q_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17663, "Length": 77, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset0", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "NewOffset1", ")", ")", "&&", "(", "NewOffset0", "!=", "NewOffset1", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "Read2Desc", "=", "TII", "->", "get", "(", "Opc", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "&", "AMDGPU", "::", "VReg_64RegClass", ":", "&", "AMDGPU", "::", "VReg_128RegClass", ";", "unsigned", "DestReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "DebugLoc", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "Read2", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "Read2Desc", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "*", "AddrReg", ")", ".", "addImm", "(", "NewOffset0", ")", ".", "addImm", "(", "NewOffset1", ")", ".", "addMemOperand", "(", "*", "I", "->", "memoperands_begin", "(", ")", ")", ".", "addMemOperand", "(", "*", "Paired", "->", "memoperands_begin", "(", ")", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "Read2", ")", ";", "unsigned", "SubRegIdx0", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "sub0", ":", "AMDGPU", "::", "sub0_sub1", ";", "unsigned", "SubRegIdx1", "=", "(", "EltSize", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "sub1", ":", "AMDGPU", "::", "sub2_sub3", ";", "updateRegDefsUses", "(", "DestReg0", ",", "DestReg", ",", "SubRegIdx0", ")", ";", "updateRegDefsUses", "(", "DestReg1", ",", "DestReg", ",", "SubRegIdx1", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "I", ")", ";", "LIS", "->", "RemoveMachineInstrFromMaps", "(", "Paired", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "Paired", "->", "eraseFromParent", "(", ")", ";", "LiveInterval", "&", "AddrRegLI", "=", "LIS", "->", "getInterval", "(", "AddrReg", "->", "getReg", "(", ")", ")", ";", "LIS", "->", "shrinkToUses", "(", "&", "AddrRegLI", ")", ";", "LIS", "->", "getInterval", "(", "DestReg", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Read2", "<<", "'\\n'", ")", ";", "return", "Read2", ".", "getInstr", "(", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer58", "Func": "mergeRead2Pair", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17664, "Length": 276, "Cover_Rate": 0.5587044534412956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasExt", ";"], "ground_truth": ["}"], "File": "OR1KSubtarget1", "Func": "hasExt", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17665, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsScalar", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIFoldOperands", "Func": "getMovOpc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17666, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_double2", ")", "(", "si_fesd", "(", "(", "qword", ")", "(", "a", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_extend", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17667, "Length": 19, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSRetReturnReg", "(", "unsigned", "Reg", ")", "{", "SRetReturnReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SICMachineFunction", "Func": "setSRetReturnReg", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17668, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "RISCVTargetMachine (2)1", "Func": "RISCVPassConfig", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17669, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "MemOpHasPtr32", "(", "SDNode", "*", "N", ")", "const", "{", "return", "addrSpaceHasPtr32", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", "->", "getAddressSpace", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HSAILISelDAGToDAG", "Func": "MemOpHasPtr32", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17670, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__smlsldx", "(", "int16x2_t", "__a", ",", "int16x2_t", "__b", ",", "int64_t", "__c", ")", "{"], "ground_truth": ["return", "__builtin_arm_smlsldx", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "acle___smlsldx", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17671, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvnq_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "~", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vmvnq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17672, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__arm_vmvnq_u32", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmvnq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17673, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "(", "MI", ")", ";", "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "!", "isAM5", "&&", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPreIndexedLoadStoreOpcode", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "!", "isAM5", "&&", "Offset", "==", "-", "Bytes", ")", "{", "NewOpc", "=", "getPostIndexedLoadStoreOpcode", "(", "Opcode", ",", "<STR_LIT>", ")", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "<STR_LIT>", "AddSub", "=", "Offset", "<", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "bool", "isLd", "=", "isLoadSingle", "(", "Opcode", ")", ";", "if", "(", "isAM5", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "<STR_LIT>", "||", "NewOpc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}", "else", "{", "int", "Imm", "=", "<STR_LIT>", "(", "AddSub", ",", "Bytes", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "ARMLoadStoreOptimizer70", "Func": "MergeBaseUpdateLoadStore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17674, "Length": 439, "Cover_Rate": 0.47925764192139736, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectAddr", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "TOYISelDAGToDAG1", "Func": "SelectAddr", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17675, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "lowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["JumpTableSDNode", "*", "N", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";"], "File": "MipsISelLowering100", "Func": "lowerJumpTable", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17676, "Length": 23, "Cover_Rate": 0.30666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "allocateFloat", "(", "unsigned", "ValNo", ",", "MVT", "ValVT", ",", "MVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "<STR_LIT>", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "switch", "(", "LocVT", ".", "SimpleTy", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":", "{"], "File": "VEISelLowering13", "Func": "allocateFloat", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17677, "Length": 37, "Cover_Rate": 0.3978494623655914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "<STR_LIT>", "*", "lookupSysReg", "(", "unsigned", "Val", ",", "bool", "Read", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "<STR_LIT>", "*", "Reg", "=", "<STR_LIT>", "(", "Val", ")", ";", "if", "(", "Reg", "&&", "!", "isValidSysReg", "(", "Reg", ",", "Read", ",", "STI", ")", ")", "Reg", "=", "<STR_LIT>", "(", "Reg", "->", "AltName", ")", ";", "return", "Reg", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter13", "Func": "lookupSysReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17678, "Length": 55, "Cover_Rate": 0.873015873015873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TID", ".", "isBranch", "(", ")", "&&", "!", "TID", ".", "isBarrier", "(", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "TID", ".", "isPredicable", "(", ")", ")", "return", "true", ";"], "File": "X86InstrInfo101", "Func": "isUnpredicatedTerminator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17679, "Length": 30, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17680, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "<ISA_LIT>AsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "create<ISA_LIT>ELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiAsmBackend1", "Func": "createObjectWriter", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17681, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m128d", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_loadu_pd", "(", "double", "const", "*", "__P", ")", "{", "return", "__builtin_ia32_loadupd", "(", "__P", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_loadu_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17682, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "sti", ".", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "ARMFrameLowering (2)1", "Func": "ARMFrameLowering", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17683, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSpecial", ";", "bool", "isSigned", "=", "checkDTSpecial", "(", "Desc", ",", "&", "isSpecial", ")", ";", "if", "(", "isSpecial", ")", "return", "isSigned", ";", "<ISA_LIT>II", "::", "OpType", "optype", "=", "getOpType", "(", "Desc", ",", "MI", ")", ";", "isSigned", "=", "(", "optype", "==", "<ISA_LIT>II", "::", "OpType", "::", "INT32", "||", "optype", "==", "<ISA_LIT>II", "::", "OpType", "::", "INT16", "||", "optype", "==", "<ISA_LIT>II", "::", "OpType", "::", "INT8", "||", "optype", "==", "<ISA_LIT>II", "::", "OpType", "::", "INT4", ")", ";"], "ground_truth": ["return", "isSigned", ";"], "File": "TPCMCInstrInfo", "Func": "isInstTypeSigned", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17684, "Length": 72, "Cover_Rate": 0.8089887640449438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "VideocoreISelLowering", "Func": "LowerOperation", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17685, "Length": 72, "Cover_Rate": 0.7422680412371134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "total_size", "=", "extra_size", "+", "pretend_size", "+", "args_size", "+", "var_size", ";", "reg_size", "=", "<NUM_LIT>", ";", "reg_mask", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "GPR_R0", ";", "regno", "<=", "GPR_LAST", ";", "regno", "++", ")", "{", "if", "(", "MUST_SAVE_REGISTER", "(", "regno", ")", ")", "{", "reg_size", "+=", "UNITS_PER_WORD", ";", "reg_mask", "|=", "<NUM_LIT>", "<<", "regno", ";", "}", "}", "current_frame_info", ".", "save_fp", "=", "(", "regs_ever_live", "[", "GPR_FP", "]", "||", "frame_pointer_needed", "||", "interrupt_handler", ")", ";"], "ground_truth": ["current_frame_info", ".", "save_lr", "=", "(", "regs_ever_live", "[", "GPR_LINK", "]", "||", "profile_flag", "||", "interrupt_handler", ")", ";"], "File": "mt", "Func": "mt_compute_frame_size", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17686, "Length": 82, "Cover_Rate": 0.34309623430962344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "ParamTy", ",", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ")", ";", "unsigned", "TypeSize", "=", "DL", ".", "getTypeStoreSize", "(", "ParamTy", ")", ";"], "ground_truth": ["Register", "PtrReg", "=", "lowerParameterPtr", "(", "MIRBuilder", ",", "ParamTy", ",", "Offset", ")", ";"], "File": "AMDGPUCallLowering24", "Func": "lowerParameter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17687, "Length": 48, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "M", ";"], "ground_truth": ["N", "->", "getMask", "(", "M", ")", ";"], "File": "X86ISelLowering144", "Func": "isUNPCKLMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17688, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "selectDS128Bit8ByteAligned", "(", "MachineOperand", "&", "Root", ")", "const", "{"], "ground_truth": ["return", "selectDSReadWrite2", "(", "Root", ",", "true", ")", ";"], "File": "AMDGPUInstructionSelector30", "Func": "selectDS128Bit8ByteAligned", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17689, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isLegalRegList", "(", "regList", ".", "List1From", ",", "regList", ".", "List1To", ")", ")", "return", "false", ";", "if", "(", "!", "isLegalRegList", "(", "regList", ".", "List2From", ",", "regList", ".", "List2To", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "isLegalRegList", "(", "regList", ".", "List3From", ",", "regList", ".", "List3To", ")", ")", "return", "false", ";"], "File": "CSKYAsmParser", "Func": "isRegList", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17690, "Length": 51, "Cover_Rate": 0.5368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "ResT", "==", "<STR_LIT>", "||", "ResT", "==", "<STR_LIT>", ")", "&&", "(", "SatVT", "==", "<STR_LIT>", "||", "SatVT", "==", "<STR_LIT>", ")", ")", "return", "Op", ";", "if", "(", "ResT", "==", "<STR_LIT>", "&&", "SatVT", "==", "<STR_LIT>", ")", "return", "Op", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyISelLowering15", "Func": "LowerFP_TO_INT_SAT", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17691, "Length": 44, "Cover_Rate": 0.41904761904761906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "GetWasmConversionOp", "=", "[", "]", "(", "unsigned", "Op", ")", "{", "switch", "(", "Op", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "auto", "Conversion", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "ConversionOp", "=", "Conversion", ".", "getOpcode", "(", ")", ";", "MVT", "ExpectedSourceType", ";", "switch", "(", "ConversionOp", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ExpectedSourceType", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExpectedSourceType", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Conversion", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "Source", "=", "Conversion", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Source", ".", "getValueType", "(", ")", "!=", "ExpectedSourceType", ")", "return", "SDValue", "(", ")", ";", "auto", "IndexNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "IndexNode", "==", "nullptr", "||", "IndexNode", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "Op", "=", "GetWasmConversionOp", "(", "ConversionOp", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ",", "SDLoc", "(", "N", ")", ",", "ResVT", ",", "Source", ")", ";", "}", "auto", "ConversionOp", "=", "N", "->", "getOpcode", "(", ")", ";", "MVT", "ExpectedExtractType", ";", "MVT", "ExpectedSourceType", ";", "switch", "(", "ConversionOp", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ExpectedExtractType", "=", "<STR_LIT>", ";", "ExpectedSourceType", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ExpectedExtractType", "=", "<STR_LIT>", ";", "ExpectedSourceType", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "WebAssemblyISelLowering34", "Func": "performVectorConvertLowCombine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17692, "Length": 260, "Cover_Rate": 0.5405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG", "Func": "getPassName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17693, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TImode", ":", "return", "V1TImode", ";", "case", "DImode", ":", "return", "V2DImode", ";", "case", "SImode", ":", "return", "V4SImode", ";", "case", "HImode", ":", "return", "V8HImode", ";", "case", "QImode", ":", "return", "V16QImode", ";", "default", ":", ";", "}", "if", "(", "TARGET_SPE", ")", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "V2SFmode", ";", "case", "SImode", ":", "return", "V2SImode", ";", "default", ":", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_preferred_simd_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17694, "Length": 59, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Types", ".", "resize", "(", "std", "::", "max", "(", "i", "+", "<NUM_LIT>", ",", "Types", ".", "size", "(", ")", ")", ",", "<STR_LIT>", ")", ";", "return", "Types", "[", "i", "]", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser27", "Func": "GetType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17695, "Length": 29, "Cover_Rate": 0.5576923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ";"], "ground_truth": ["DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";"], "File": "SILowerI1Copies34", "Func": "lowerCopiesFromI1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17696, "Length": 127, "Cover_Rate": 0.5313807531380753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "extern_list", "*", "p", ";", "p", "=", "(", "struct", "extern_list", "*", ")", "ggc_alloc", "(", "sizeof", "*", "p", ")", ";", "p", "->", "next", "=", "extern_head", ";", "p", "->", "decl", "=", "decl", ";", "p", "->", "name", "=", "name", ";", "extern_head", "=", "p", ";"], "ground_truth": ["}"], "File": "winnt3", "Func": "i386_pe_record_external_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17697, "Length": 42, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TPCImmToReg", "Func": "printImmUse", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17698, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectPostStore", "(", "SDNode", "*", "N", ",", "unsigned", "NumVecs", ",", "unsigned", "Opc", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "bool", "Is128Bit", "=", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";", "SDValue", "RegSeq", "=", "Is128Bit", "?", "createQTuple", "(", "Regs", ")", ":", "createDTuple", "(", "Regs", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";"], "ground_truth": ["SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";"], "File": "AArch64ISelDAGToDAG", "Func": "SelectPostStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17699, "Length": 154, "Cover_Rate": 0.9506172839506173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_dup_u32", "(", "const", "uint32_t", "*", "__a", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_neon_vld1_dupv4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld1q_dup_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17700, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsKillSet", "=", "true", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "EndMI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "!=", "UseIndex", ")", "clearOperandKillInfo", "(", "EndMI", ",", "i", ")", ";", "}", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "EndMI", ";", "MachineBasicBlock", "::", "reverse_iterator", "E", "=", "EndMI", ".", "getParent", "(", ")", "->", "rend", "(", ")", ";", "It", "++", ";", "MachineOperand", "*", "MO", "=", "nullptr", ";", "for", "(", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", "||", "It", "->", "isPosition", "(", ")", ")", "continue", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "It", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "clearOperandKillInfo", "(", "*", "It", ",", "i", ")", ";", "if", "(", "!", "IsKillSet", ")", "{", "if", "(", "(", "MO", "=", "It", "->", "findRegisterUseOperand", "(", "RegNo", ",", "false", ",", "&", "getRegisterInfo", "(", ")", ")", ")", ")", "{", "IsKillSet", "=", "true", ";", "MO", "->", "setIsKill", "(", "true", ")", ";", "continue", ";", "}", "else", "if", "(", "(", "MO", "=", "It", "->", "findRegisterDefOperand", "(", "RegNo", ",", "false", ",", "true", ",", "&", "getRegisterInfo", "(", ")", ")", ")", ")", "{", "assert", "(", "&", "*", "It", "==", "&", "StartMI", "&&", "<STR_LIT>", ")", ";", "MO", "->", "setIsDead", "(", "true", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo65", "Func": "fixupIsDeadOrKill", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17701, "Length": 215, "Cover_Rate": 0.4777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "AMDGPUInstPrinter14", "Func": "printBankSwizzle", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17702, "Length": 31, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Scale", "<", "<NUM_LIT>", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "Scale", "=", "Scale", "&", "~", "<NUM_LIT>", ";", "return", "Scale", "==", "<NUM_LIT>", "||", "Scale", "==", "<NUM_LIT>", "||", "Scale", "==", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "(", "(", "unsigned", ")", "AM", ".", "HasBaseReg", "+", "Scale", ")", "<=", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";", "case", "<STR_LIT>", ":", "if", "(", "Scale", "&", "<NUM_LIT>", ")", "return", "false", ";", "return", "isPowerOf2_32", "(", "Scale", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isLegalT2ScaledAddressingMode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17703, "Length": 109, "Cover_Rate": 0.7569444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "REAL_VALUE_TYPE", "*", "r", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "false", ";"], "ground_truth": ["r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ";"], "File": "sh5", "Func": "fp_zero_operand", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17704, "Length": 24, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetMachine", "::", "addAnalysisPasses", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["}"], "File": "TOYTargetMachine1", "Func": "addAnalysisPasses", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17705, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Ordering", "=", "Builder", ".", "getIntN", "(", "XLen", ",", "static_cast", "<", "uint64_t", ">", "(", "Ord", ")", ")", ";", "<STR_LIT>", "CmpXchgIntrID", "=", "<STR_LIT>", ";", "if", "(", "XLen", "==", "<NUM_LIT>", ")", "{", "CmpVal", "=", "Builder", ".", "CreateSExt", "(", "CmpVal", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ";", "NewVal", "=", "Builder", ".", "CreateSExt", "(", "NewVal", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ";", "Mask", "=", "Builder", ".", "CreateSExt", "(", "Mask", ",", "Builder", ".", "getInt64Ty", "(", ")", ")", ";", "CmpXchgIntrID", "=", "<STR_LIT>", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "AlignedAddr", "->", "getType", "(", ")", "}", ";", "Function", "*", "MaskedCmpXchg", "=", "<STR_LIT>", "(", "CI", "->", "getModule", "(", ")", ",", "CmpXchgIntrID", ",", "Tys", ")", ";"], "ground_truth": ["Value", "*", "Result", "=", "Builder", ".", "CreateCall", "(", "MaskedCmpXchg", ",", "{", "AlignedAddr", ",", "CmpVal", ",", "NewVal", ",", "Mask", ",", "Ordering", "}", ")", ";"], "File": "RISCVISelLowering1", "Func": "emitMaskedAtomicCmpXchgIntrinsic", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17706, "Length": 135, "Cover_Rate": 0.6367924528301887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "OPW128", ":", "return", "AReg_128RegClassID", ";", "case", "OPW160", ":", "return", "AReg_160RegClassID", ";", "case", "OPW256", ":", "return", "AReg_256RegClassID", ";", "case", "OPW512", ":", "return", "AReg_512RegClassID", ";", "case", "OPW1024", ":", "return", "AReg_1024RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "getAgprClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17707, "Length": 32, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArgumentStackToRestore", "=", "v", ";"], "ground_truth": ["}"], "File": "ARMMachineFunctionInfo14", "Func": "setArgumentStackToRestore", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17708, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ";", "else", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ";", "for", "(", "auto", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "MIB", ".", "add", "(", "MO", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsSEInstrInfo10", "Func": "expandRetRA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17709, "Length": 100, "Cover_Rate": 0.8064516129032258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMSA", "(", ")", "const", "{"], "ground_truth": ["return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser1", "Func": "hasMSA", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17710, "Length": 17, "Cover_Rate": 0.85, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "getNumberOfRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17711, "Length": 30, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS1", "(", "swap", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS2", "(", "andi", ",", "%", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS1", "(", "swap", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS2", "(", "andi", ",", "%", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS1", "(", "swap", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS2", "(", "andi", ",", "%", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "}", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "lsr", ",", "%", "<NUM_LIT>", ")", ")", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "AS1", "(", "rol", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "clr", ",", "%", "<NUM_LIT>", ")", "CR_TAB", "AS1", "(", "rol", ",", "%", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "avr3", "Func": "lshrqi3_out", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17712, "Length": 388, "Cover_Rate": 0.7198515769944341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "return_type", ";", "return_type", "=", "DECL_RESULT", "(", "current_function_decl", ")", ";", "if", "(", "regno", "==", "GP_REG_FIRST", "+", "<NUM_LIT>", "&&", "regs_ever_live", "[", "regno", "]", ")", "return", "true", ";", "if", "(", "regno", "==", "GP_REG_FIRST", "+", "<NUM_LIT>", "&&", "mips16_hard_float", "&&", "!", "aggregate_value_p", "(", "return_type", ",", "current_function_decl", ")", "&&", "GET_MODE_CLASS", "(", "DECL_MODE", "(", "return_type", ")", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_SIZE", "(", "DECL_MODE", "(", "return_type", ")", ")", "<=", "UNITS_PER_FPVALUE", ")", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "mips_save_reg_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17713, "Length": 72, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "Offset", "-=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "return", "Offset", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo33", "Func": "mergeSPUpdates", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17714, "Length": 79, "Cover_Rate": 0.32644628099173556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R600MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", ",", "STI", "(", "sti", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "R600MCCodeEmitter11", "Func": "R600MCCodeEmitter", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17715, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isMOVLPMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "!=", "<NUM_LIT>", "&&", "NumElems", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", "+", "NumElems", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Mask", "[", "i", "]", ",", "i", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering114", "Func": "isMOVLPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17716, "Length": 118, "Cover_Rate": 0.9915966386554622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "d", "=", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "dconst", ",", "mode", ")", ";", "reg", "=", "force_reg", "(", "mode", ",", "d", ")", ";", "}", "else", "if", "(", "mode", "==", "V4SFmode", ")", "{", "rtx", "d", "=", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "dconst", ",", "SFmode", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "d", ",", "d", ",", "d", ",", "d", ")", ";"], "ground_truth": ["reg", "=", "gen_reg_rtx", "(", "mode", ")", ";"], "File": "rs60004", "Func": "rs6000_load_constant_and_splat", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17717, "Length": 61, "Cover_Rate": 0.3860759493670886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ")", ":", "CallLowering", "::", "IncomingValueHandler", "(", "MIRBuilder", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "M68kCallLowering", "Func": "M68kIncomingValueHandler", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17718, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["return", "(", "DisableFramePointerElim", "(", "MF", ")", "||", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MMI", ".", "callsUnwindInit", "(", ")", ")", ";"], "File": "X86FrameInfo", "Func": "hasFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17719, "Length": 79, "Cover_Rate": 0.8586956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "mi", ",", "int", "&", "fi", ")", "const", "{", "if", "(", "(", "mi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "mi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "mi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "mi", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "mi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{", "fi", "=", "mi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["return", "mi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "TGSIInstrInfo", "Func": "isLoadFromStackSlot", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17720, "Length": 89, "Cover_Rate": 0.8725490196078431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getSize", "(", ")", "const", "{"], "ground_truth": ["return", "CurType", ".", "Size", ";"], "File": "X86AsmParser (2)4", "Func": "getSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17721, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_LINKED_FP", ")", "return", "!", "current_function_sp_is_unchanging", ";", "if", "(", "!", "current_function_is_leaf", ")", "return", "TRUE", ";", "if", "(", "get_frame_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "TRUE", ";", "if", "(", "cfun", "->", "stdarg", ")", "return", "TRUE", ";", "if", "(", "!", "current_function_sp_is_unchanging", ")", "return", "TRUE", ";", "if", "(", "!", "TARGET_FDPIC", "&&", "flag_pic", "&&", "cfun", "->", "uses_pic_offset_table", ")", "return", "TRUE", ";", "if", "(", "profile_flag", ")", "return", "TRUE", ";"], "ground_truth": ["if", "(", "cfun", "->", "machine", "->", "frame_needed", ")", "return", "TRUE", ";"], "File": "frv2", "Func": "frv_frame_pointer_required", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 17722, "Length": 77, "Cover_Rate": 0.8850574712643678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "CJGInstrInfo", "Func": "copyPhysReg", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17723, "Length": 46, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCTargetStreamer", "*", "create<ISA_LIT>ObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>TargetELFStreamer", "(", "S", ",", "STI", ")", ";"], "File": "AMDGPUMCTargetDesc1", "Func": "createAMDGPUObjectTargetStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17724, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", ",", "Subtarget", "(", "tm", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "BPFISelDAGToDAG30", "Func": "BPFDAGToDAGISel", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17725, "Length": 23, "Cover_Rate": 0.7419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{"], "File": "GBZ80InstrInfo (2)", "Func": "loadRegFromStackSlot", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17726, "Length": 67, "Cover_Rate": 0.4589041095890411, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Stubs", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFMacho", ".", "getNonLazySymbolPointerSection", "(", ")", ")", ";", "EmitAlignment", "(", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "Stub", ":", "Stubs", ")", "emitNonLazySymbolPointer", "(", "*", "OutStreamer", ",", "Stub", ".", "first", ",", "Stub", ".", "second", ")", ";", "Stubs", ".", "clear", "(", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "OutStreamer", "->", "EmitAssemblerFlag", "(", "MCAF_SubsectionsViaSymbols", ")", ";", "}", "MCTargetStreamer", "&", "TS", "=", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ";", "<ISA_LIT>TargetStreamer", "&", "ATS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "&", ">", "(", "TS", ")", ";", "if", "(", "OptimizationGoals", ">", "<NUM_LIT>", "&&", "(", "Subtarget", "->", "isTargetAEABI", "(", ")", "||", "Subtarget", "->", "isTargetGNUAEABI", "(", ")", ")", ")", "ATS", ".", "emitAttribute", "(", "<STR_LIT>", ",", "OptimizationGoals", ")", ";"], "ground_truth": ["OptimizationGoals", "=", "-", "<NUM_LIT>", ";"], "File": "ARMAsmPrinter13", "Func": "EmitEndOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17727, "Length": 127, "Cover_Rate": 0.4601449275362319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "newElfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_PIC", ")", "newElfFlags", "|=", "llvm", "::", "ELF", "::", "EF_MIPS_CPIC", ";", "if", "(", "newElfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH_ASE_M16", ")", "{", "error", "(", "diag", "::", "error_<ISA_LIT>_m16_unsupported", ")", "<<", "pInput", ".", "name", "(", ")", ";", "return", "false", ";", "}", "if", "(", "!", "oldElfFlags", ")", "{", "oldElfFlags", "=", "newElfFlags", ";", "return", "true", ";", "}", "uint64_t", "newPic", "=", "newElfFlags", "&", "(", "llvm", "::", "ELF", "::", "EF_MIPS_PIC", "|", "llvm", "::", "ELF", "::", "EF_MIPS_CPIC", ")", ";", "uint64_t", "oldPic", "=", "oldElfFlags", "&", "(", "llvm", "::", "ELF", "::", "EF_MIPS_PIC", "|", "llvm", "::", "ELF", "::", "EF_MIPS_CPIC", ")", ";", "if", "(", "(", "newPic", "!=", "<NUM_LIT>", ")", "!=", "(", "oldPic", "!=", "<NUM_LIT>", ")", ")", "warning", "(", "diag", "::", "warn_<ISA_LIT>_abicalls_linking", ")", "<<", "pInput", ".", "name", "(", ")", ";", "if", "(", "!", "(", "newPic", "&", "llvm", "::", "ELF", "::", "EF_MIPS_PIC", ")", ")", "oldElfFlags", "&=", "~", "llvm", "::", "ELF", "::", "EF_MIPS_PIC", ";", "if", "(", "newPic", ")", "oldElfFlags", "|=", "llvm", "::", "ELF", "::", "EF_MIPS_CPIC", ";", "uint64_t", "newArch", "=", "newElfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH", ";", "uint64_t", "oldArch", "=", "oldElfFlags", "&", "llvm", "::", "ELF", "::", "EF_MIPS_ARCH", ";"], "ground_truth": ["if", "(", "!", "isIsaMatched", "(", "newArch", ",", "oldArch", ")", ")", "{"], "File": "MipsLDBackend", "Func": "mergeElfFlags", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17728, "Length": 192, "Cover_Rate": 0.4025157232704403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_arm_lane_check", "(", "<NUM_LIT>", ",", "__index", ")", ";"], "ground_truth": ["return", "__builtin_neon_vfmsl_lane_highv2sf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "File": "arm", "Func": "neon_vfmlsl_lane_high_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17729, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vceqz_u64", "(", "uint64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "__a", "==", "__AARCH64_UINT64_C", "(", "<NUM_LIT>", ")", ")", ";"], "File": "arm", "Func": "neon3_vceqz_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17730, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pminsd512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_min_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17731, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterSema", "::", "insertExternalWrapperAsm", "(", "BasicBlock", "*", "WrapperBB", ",", "Function", "*", "ExtFn", ")", "{", "DCIRBuilder", "WBuilder", "(", "WrapperBB", ")", ";", "Type", "*", "ArgTypes", "[", "<NUM_LIT>", "]", "=", "{", "RegSetType", "->", "getPointerTo", "(", ")", ",", "ExtFn", "->", "getType", "(", ")", "}", ";"], "ground_truth": ["Function", "*", "EWFn", "=", "cast", "<", "Function", ">", "(", "ExtFn", "->", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "<STR_LIT>", ",", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "*", "Ctx", ")", ",", "ArgTypes", ",", "false", ")", ")", ")", ";"], "File": "X86RegisterSema", "Func": "insertExternalWrapperAsm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17732, "Length": 79, "Cover_Rate": 0.7669902912621359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "dest_address", "=", "XEXP", "(", "SET_DEST", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "swap_reg", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "dest_address", ")", "&&", "!", "rs6000_sum_of_two_registers_p", "(", "dest_address", ")", ")", "return", "false", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";"], "ground_truth": ["if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "swap_reg", ")", ")", "continue", ";"], "File": "rs6000-p8swap", "Func": "quad_aligned_store_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17733, "Length": 96, "Cover_Rate": 0.3794466403162055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'z'", ":", "return", "C_Other", ";", "case", "'x'", ":", "case", "'w'", ":"], "ground_truth": ["return", "C_RegisterClass", ";"], "File": "AArch64ISelLowering", "Func": "getConstraintType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17734, "Length": 27, "Cover_Rate": 0.3698630136986301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasVOP3PInsts", "(", ")", "const", "{", "return", "HasVOP3PInsts", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget", "Func": "hasVOP3PInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17735, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitWindowsUnwindTables", "(", ")", ";"], "ground_truth": ["MCWinCOFFStreamer", "::", "finishImpl", "(", ")", ";"], "File": "AArch64WinCOFFStreamer5", "Func": "finishImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17736, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "TII", ".", "getFramePoppedByCallee", "(", "*", "I", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "return", "MBB", ".", "erase", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "MSP430FrameLowering (2)", "Func": "eliminateCallFramePseudoInstr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17737, "Length": 125, "Cover_Rate": 0.352112676056338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "create<ISA_LIT>MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{"], "ground_truth": ["return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "File": "MINA32MCTargetDesc", "Func": "createMINA32MCSubtargetInfo", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17738, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Rs", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Rt", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "compoundOpcode", "=", "cmpgtuBitOpcode", "[", "getCompoundOp", "(", "R", ")", "]", ";", "CompoundInsn", "=", "new", "(", "Context", ")", "MCInst", ";", "CompoundInsn", "->", "setOpcode", "(", "compoundOpcode", ")", ";", "CompoundInsn", "->", "addOperand", "(", "Rs", ")", ";", "CompoundInsn", "->", "addOperand", "(", "Rt", ")", ";", "CompoundInsn", "->", "addOperand", "(", "R", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", "compoundOpcode", "=", "cmpeqn1BitOpcode", "[", "getCompoundOp", "(", "R", ")", "]", ";", "else", "compoundOpcode", "=", "cmpeqiBitOpcode", "[", "getCompoundOp", "(", "R", ")", "]", ";", "Rs", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "CompoundInsn", "=", "new", "(", "Context", ")", "MCInst", ";", "CompoundInsn", "->", "setOpcode", "(", "compoundOpcode", ")", ";", "CompoundInsn", "->", "addOperand", "(", "Rs", ")", ";", "if", "(", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "CompoundInsn", "->", "addOperand", "(", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "CompoundInsn", "->", "addOperand", "(", "R", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", "compoundOpcode", "=", "cmpgtn1BitOpcode", "[", "getCompoundOp", "(", "R", ")", "]", ";", "else", "compoundOpcode", "=", "cmpgtiBitOpcode", "[", "getCompoundOp", "(", "R", ")", "]", ";", "Rs", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "CompoundInsn", "=", "new", "(", "Context", ")", "MCInst", ";", "CompoundInsn", "->", "setOpcode", "(", "compoundOpcode", ")", ";", "CompoundInsn", "->", "addOperand", "(", "Rs", ")", ";", "if", "(", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "CompoundInsn", "->", "addOperand", "(", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "CompoundInsn", "->", "addOperand", "(", "R", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Rs", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "compoundOpcode", "=", "cmpgtuiBitOpcode", "[", "getCompoundOp", "(", "R", ")", "]", ";", "CompoundInsn", "=", "new", "(", "Context", ")", "MCInst", ";", "CompoundInsn", "->", "setOpcode", "(", "compoundOpcode", ")", ";", "CompoundInsn", "->", "addOperand", "(", "Rs", ")", ";", "CompoundInsn", "->", "addOperand", "(", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "CompoundInsn", "->", "addOperand", "(", "R", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Rs", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "compoundOpcode", "=", "tstBitOpcode", "[", "getCompoundOp", "(", "R", ")", "]", ";", "CompoundInsn", "=", "new", "(", "Context", ")", "MCInst", ";", "CompoundInsn", "->", "setOpcode", "(", "compoundOpcode", ")", ";", "CompoundInsn", "->", "addOperand", "(", "Rs", ")", ";", "CompoundInsn", "->", "addOperand", "(", "R", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}"], "ground_truth": ["return", "CompoundInsn", ";"], "File": "HexagonMCCompound15", "Func": "getCompoundInsn", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17739, "Length": 479, "Cover_Rate": 0.5635294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__P", "=", "__Y", "&", "<NUM_LIT>", ";", "__L", "=", "(", "__Y", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "_bextr_u32", "(", "__X", ",", "__P", ",", "__L", ")", ")", ";"], "File": "bmiintrin", "Func": "__bextr_u32", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17740, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InFlag", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "ConstantSDNode", "*", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "bool", "TwoRepStos", "=", "false", ";", "if", "(", "ValC", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "}", "break", ";", "default", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "break", ";", "}", "if", "(", "AVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "UBytes", "=", "AVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", "/", "UBytes", ")", ";", "BytesLeft", "=", "SizeVal", "%", "UBytes", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "ValReg", ",", "DAG", ".", "getConstant", "(", "Val", ",", "AVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "AVT", "=", "<STR_LIT>", ";", "Count", "=", "DAG", ".", "getIntPtrConstant", "(", "SizeVal", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Count", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "Dst", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "DAG", ".", "getValueType", "(", "AVT", ")", ",", "InFlag", "}", ";"], "File": "X86SelectionDAGInfo13", "Func": "EmitTargetCodeForMemset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17741, "Length": 391, "Cover_Rate": 0.40061475409836067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Function", "&", "F", ":", "M", ".", "functions", "(", ")", ")", "{", "if", "(", "!", "llvm", "::", "<STR_LIT>", "(", "&", "F", ")", ")", "continue", ";", "Function", "*", "K", "=", "&", "F", ";", "KernelToCallees", "[", "K", "]", "=", "collectReachableCallees", "(", "K", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUReplaceLDSUseWithPointer2", "Func": "collectReachableCallees", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17742, "Length": 45, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "V", "=", "FLI", "->", "getValueFromVirtualReg", "(", "Reg", ")", ";", "if", "(", "V", ")", "return", "KDA", "->", "isDivergent", "(", "V", ")", ";", "assert", "(", "Reg", "==", "FLI", "->", "DemoteRegister", "||", "isCopyFromRegOfInlineAsm", "(", "N", ")", ")", ";", "return", "!", "TRI", ".", "isSGPRReg", "(", "MRI", ",", "Reg", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "const", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "AS", "=", "L", "->", "getAddressSpace", "(", ")", ";", "return", "AS", "==", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "}", "return", "<STR_LIT>", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIISelLowering (2)3", "Func": "isSDNodeSourceOfDivergence", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17743, "Length": 161, "Cover_Rate": 0.43869209809264303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "dyn_cast_or_null", "<", "BlockAddress", ">", "(", "CVal", ")", ";"], "ground_truth": ["}"], "File": "ARMConstantPoolValue34", "Func": "getBlockAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17744, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_unpackhi_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_unpckhps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_unpackhi_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17745, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "NumLoads", "<=", "<NUM_LIT>", "&&", "(", "Offset1", "-", "Offset0", ")", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo16", "Func": "shouldScheduleLoadsNear", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17746, "Length": 16, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Align", "=", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "FI", ")", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "Align", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "HexagonInstrInfo23", "Func": "loadRegFromStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17747, "Length": 174, "Cover_Rate": 0.6987951807228916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FastISel", "::", "SelectRet", "(", "const", "Instruction", "*", "I", ")", "{", "const", "ReturnInst", "*", "Ret", "=", "cast", "<", "ReturnInst", ">", "(", "I", ")", ";", "const", "Function", "&", "F", "=", "*", "I", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "FuncInfo", ".", "CanLowerReturn", ")", "return", "false", ";", "if", "(", "TLI", ".", "supportSwiftError", "(", ")", "&&", "F", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "false", ";", "if", "(", "TLI", ".", "supportSplitCSR", "(", "FuncInfo", ".", "MF", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RetRegs", ";", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCAssignFnForCall", "(", "CC", ",", "true", ",", "F", ".", "isVarArg", "(", ")", ")", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";"], "ground_truth": ["if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";"], "File": "ARMFastISel11", "Func": "SelectRet", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17748, "Length": 280, "Cover_Rate": 0.492091388400703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op1", ".", "isImm", "(", ")", ")", "{", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "P", ".", "second", ")", ".", "addImm", "(", "Op1", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "Op1", ".", "isReg", "(", ")", ")", "{", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "P", ".", "second", ")", ".", "addReg", "(", "Op1", ".", "getReg", "(", ")", ",", "getRegState", "(", "Op1", ")", ",", "Op1", ".", "getSubReg", "(", ")", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op2", ".", "isImm", "(", ")", ")", "{"], "File": "HexagonSplitDouble", "Func": "splitCombine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17749, "Length": 107, "Cover_Rate": 0.34076433121019106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printDstIdx", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86ATTInstPrinter (2)", "Func": "printDstIdx32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17750, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "psllh_u", "(", "uint16x4_t", "s", ",", "uint8_t", "amount", ")", "{"], "ground_truth": ["return", "__builtin_loongson_psllh_u", "(", "s", ",", "amount", ")", ";"], "File": "loongson-mmiintrin", "Func": "psllh_u", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17751, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DefReg", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Ty", "==", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "NewOpc", "=", "<STR_LIT>", ";", "else", "if", "(", "Ty", "==", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "NewOpc", "=", "STI", ".", "isTarget64BitILP32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "MF", ",", "I", ")", ";"], "ground_truth": ["addOffset", "(", "MIB", ",", "<NUM_LIT>", ")", ";"], "File": "X86InstructionSelector28", "Func": "selectFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17752, "Length": 89, "Cover_Rate": 0.5668789808917197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["MCRegister", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";"], "File": "RISCVDisassembler8", "Func": "DecodeFPR64RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17753, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "vcall_offset", "!=", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "temp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "arm_split_constant", "(", "PLUS", ",", "Pmode", ",", "NULL_RTX", ",", "vcall_offset", ",", "temp", ",", "temp", ",", "false", ")", ";", "emit_move_insn", "(", "temp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "temp", ")", ")", ";", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "temp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "rtx", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "rtx_insn", "*", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ",", "const0_rtx", ",", "NULL_RTX", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "get_insns", "(", ")", ";"], "ground_truth": ["shorten_branches", "(", "insn", ")", ";"], "File": "arm6", "Func": "arm32_output_mi_thunk", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17754, "Length": 139, "Cover_Rate": 0.5346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_lane_s32", "(", "const", "int32_t", "*", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__c", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_neon_vld1_lanev4si", "(", "(", "const", "__builtin_neon_si", "*", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vld1q_lane_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17755, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask32", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpeq_epi8_mask", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask32", ")", "__builtin_ia32_pcmpeqb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_cmpeq_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17756, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "False", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "!=", "True", ".", "getNode", "(", ")", "||", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "!=", "False", ".", "getNode", "(", ")", "||", "RHS", ".", "getNode", "(", ")", "!=", "False", ".", "getNode", "(", ")", "||", "cast", "<", "CondCodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", "!=", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "CCOpcode", "=", "<STR_LIT>", "(", "CCOpcode", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", ";", "return", "DAG", ".", "getSelectCC", "(", "N", "->", "getDebugLoc", "(", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CCOpcode", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Arg", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Arg", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "SDValue", "NewBldVec", "[", "<NUM_LIT>", "]", "=", "{", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", "}", ";", "SDValue", "NewArgs", "[", "<NUM_LIT>", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Arg", ".", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Arg", ".", "getOperand", "(", "i", ")", ")", ")", "{", "if", "(", "C", "->", "isZero", "(", ")", ")", "{", "NewArgs", "[", "<NUM_LIT>", "+", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "C", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "NewArgs", "[", "<NUM_LIT>", "+", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "NewBldVec", "[", "i", "]", "=", "Arg", ".", "getOperand", "(", "i", ")", ";", "}", "}", "else", "{", "NewBldVec", "[", "i", "]", "=", "Arg", ".", "getOperand", "(", "i", ")", ";", "}", "}", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "NewArgs", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewBldVec", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "NewArgs", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "R600ISelLowering15", "Func": "PerformDAGCombine", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17757, "Length": 473, "Cover_Rate": 0.46831683168316834, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "MO", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "SystemZInstPrinter6", "Func": "printOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17758, "Length": 45, "Cover_Rate": 0.4368932038834951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFIEpilogStart", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHEpilogStart", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17759, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "bool", "IsEHFuncletEpilogue", "=", "MBBI", "==", "MBB", ".", "end", "(", ")", "?", "false", ":", "isFuncletReturnInstr", "(", "*", "MBBI", ")", ";", "const", "<ISA_LIT>FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "FIOffset", ";", "unsigned", "BasePtr", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "{", "assert", "(", "(", "!", "needsStackRealignment", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "&&", "<STR_LIT>", ")", ";", "FIOffset", "=", "TFI", "->", "getFrameIndexReferenceSP", "(", "MF", ",", "FrameIndex", ",", "BasePtr", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "TFI", "->", "Is64Bit", "&&", "(", "MBB", ".", "isEHFuncletEntry", "(", ")", "||", "IsEHFuncletEpilogue", ")", ")", "{", "FIOffset", "=", "TFI", "->", "getWin64EHFrameIndexRef", "(", "MF", ",", "FrameIndex", ",", "BasePtr", ")", ";", "}", "else", "{", "FIOffset", "=", "TFI", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "BasePtr", ")", ";", "}", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "LOCAL_ESCAPE", ")", "{", "MachineOperand", "&", "FI", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "FI", ".", "ChangeToImmediate", "(", "FIOffset", ")", ";", "return", ";", "}", "Register", "MachineBasePtr", "=", "BasePtr", ";", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ".", "contains", "(", "BasePtr", ")", ")", "MachineBasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "MachineBasePtr", ",", "false", ")", ";", "if", "(", "BasePtr", "==", "StackPtr", ")", "FIOffset", "+=", "SPAdj", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "STACKMAP", "||", "Opc", "==", "TargetOpcode", "::", "PATCHPOINT", ")", "{", "assert", "(", "BasePtr", "==", "FramePtr", "&&", "<STR_LIT>", ")", ";", "int64_t", "Offset", "=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "FIOffset", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{"], "File": "X86RegisterInfo18", "Func": "eliminateFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17760, "Length": 322, "Cover_Rate": 0.6505050505050505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "vector", "unsigned", "int", ")", "__builtin_altivec_vsubuws", "(", "(", "vector", "signed", "int", ")", "a1", ",", "(", "vector", "signed", "int", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_vsubuws", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17761, "Length": 24, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "offset_value", ".", "coeffs", "[", "<NUM_LIT>", "]", ">", "<NUM_LIT>", ")", "return", "aarch64_output_sve_cnt_immediate", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "AARCH64_SV_ALL", ",", "offset_value", ".", "coeffs", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "return", "aarch64_output_sve_cnt_immediate", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "AARCH64_SV_ALL", ",", "-", "offset_value", ".", "coeffs", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "File": "aarch64", "Func": "aarch64_output_sve_scalar_inc_dec", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17762, "Length": 51, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SplatVal", ";", "if", "(", "!", "(", "ShiftVec", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ")", "||", "!", "(", "SplatVal", "=", "ShiftVec", "->", "getSplatValue", "(", ")", ")", ")", "return", "DAG", ".", "UnrollVectorOp", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ConstantSDNode", "*", "SplatConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "SplatVal", ")", ";", "if", "(", "!", "SplatConst", "||", "Op", ".", "getSimpleValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "unsigned", "Opcode", ";"], "ground_truth": ["switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{"], "File": "WebAssemblyISelLowering2", "Func": "LowerShift", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17763, "Length": 90, "Cover_Rate": 0.3964757709251101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCRegisterInfo", "*", "RegInfo", "=", "D", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "return", "*", "(", "RegInfo", "->", "getRegClass", "(", "RC", ")", ".", "begin", "(", ")", "+", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler (2)", "Func": "getReg", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17764, "Length": 33, "Cover_Rate": 0.673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "tricoreCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "DAG", ",", "tricoreCC", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "Chain", ",", "Dest", ",", "Flag", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "tricoreCC", ",", "Flag", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "TriCoreISelLowering", "Func": "LowerBR_CC", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17765, "Length": 94, "Cover_Rate": 0.6619718309859155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "cris_init_expanders", "(", ")", "{"], "ground_truth": ["}"], "File": "cris2", "Func": "cris_init_expanders", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17766, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getGeneration", "(", ")", "==", "<ISA_LIT>Subtarget", "::", "GFX9", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget106", "Func": "hasReadM0MovRelInterpHazard", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17767, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "IsFalseIfZero", "=", "[", "]", "(", "<STR_LIT>", "CC", ",", "int", "Imm", ")", "{", "return", "(", "CC", "==", "<STR_LIT>", "&&", "Imm", "==", "<NUM_LIT>", ")", "||", "(", "CC", "==", "<STR_LIT>", "&&", "Imm", "==", "<NUM_LIT>", ")", "||", "(", "CC", "==", "<STR_LIT>", "&&", "Imm", "==", "<NUM_LIT>", ")", "||", "(", "CC", "==", "<STR_LIT>", "&&", "Imm", "==", "<NUM_LIT>", ")", "||", "(", "CC", "==", "<STR_LIT>", "&&", "Imm", "==", "<NUM_LIT>", ")", "||", "(", "CC", "==", "<STR_LIT>", "&&", "Imm", "==", "<NUM_LIT>", ")", ";", "}", ";", "assert", "(", "(", "IsTrueIfZero", "(", "CC", ",", "Imm", ")", "||", "IsFalseIfZero", "(", "CC", ",", "Imm", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Int", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Elements", "=", "Int", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "IntOp", "=", "cast", "<", "ConstantSDNode", ">", "(", "Int", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "assert", "(", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDNode", "*", "Br", "=", "*", "N", "->", "use_begin", "(", ")", ";", "SDValue", "OtherTarget", "=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "UpdateUncondBr", "=", "[", "]", "(", "SDNode", "*", "Br", ",", "SDValue", "Dest", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "NewBrOps", "[", "]", "=", "{", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Dest", "}", ";", "SDValue", "NewBr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Br", ")", ",", "<STR_LIT>", ",", "NewBrOps", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Br", ",", "<NUM_LIT>", ")", ",", "NewBr", ")", ";", "}", ";", "if", "(", "IntOp", "==", "<STR_LIT>", ")", "{", "SDValue", "Res", ";", "if", "(", "IsTrueIfZero", "(", "CC", ",", "Imm", ")", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "Dest", "}", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "else", "{", "UpdateUncondBr", "(", "Br", ",", "Dest", ",", "DAG", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Elements", ",", "OtherTarget", "}", ";"], "File": "ARMISelLowering (2)6", "Func": "PerformHWLoopCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17768, "Length": 329, "Cover_Rate": 0.3627342888643881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>LowerI1CopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FoldOperandsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixSGPRLiveRangesPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>FixControlFlowLiveIntervalsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine2", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17769, "Length": 40, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "SP", "=", "<STR_LIT>", ";", "unsigned", "ADDiu", "=", "<STR_LIT>", ";", "unsigned", "StackAlign", "=", "getStackAlignment", "(", ")", ";", "unsigned", "LocalVarAreaOffset", "=", "<ISA_LIT>FI", "->", "getMaxCallFrameSize", "(", ")", ";", "uint64_t", "StackSize", "=", "RoundUpToAlignment", "(", "LocalVarAreaOffset", ",", "StackAlign", ")", "+", "RoundUpToAlignment", "(", "MFI", "->", "getStackSize", "(", ")", ",", "StackAlign", ")", ";", "MFI", "->", "setStackSize", "(", "StackSize", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", "->", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "std", "::", "vector", "<", "MachineMove", ">", "&", "Moves", "=", "MMI", ".", "getFrameMoves", "(", ")", ";", "MachineLocation", "DstML", ",", "SrcML", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "-", "StackSize", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "-", "StackSize", ")", ";", "else", "{", "assert", "(", "<STR_LIT>", ")", ";", "}", "MCSymbol", "*", "AdjustSPLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "AdjustSPLabel", ")", ";", "DstML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "SrcML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "StackSize", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "AdjustSPLabel", ",", "DstML", ",", "SrcML", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "MCSymbol", "*", "CSLabel", "=", "MMI", ".", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "PROLOG_LABEL", ")", ")", ".", "addSym", "(", "CSLabel", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "{", "DstML", "=", "MachineLocation", "(", "MachineLocation", "::", "VirtualFP", ",", "Offset", ")", ";", "SrcML", "=", "MachineLocation", "(", "Reg", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "CSLabel", ",", "DstML", ",", "SrcML", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "rvexFrameLowering", "Func": "emitPrologue", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17770, "Length": 463, "Cover_Rate": 0.926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "pass_as_float", ")", "{", "tree", "next_fp_tmp", "=", "create_tmp_var", "(", "TREE_TYPE", "(", "f_next_fp", ")", ")", ";", "tree", "cmp", ";", "bool", "is_double", "=", "size", "==", "<NUM_LIT>", "&&", "TREE_CODE", "(", "eff_type", ")", "==", "REAL_TYPE", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_fp", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "valist", ",", "pre_p", ")", ";", "tmp", "=", "next_fp_limit", ";", "if", "(", "size", ">", "<NUM_LIT>", "&&", "!", "is_double", ")", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "unshare_expr", "(", "tmp", ")", ",", "<NUM_LIT>", "-", "size", ")", ";", "tmp", "=", "build2", "(", "GE_EXPR", ",", "boolean_type_node", ",", "unshare_expr", "(", "next_fp_tmp", ")", ",", "unshare_expr", "(", "tmp", ")", ")", ";", "cmp", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "tmp", ",", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ",", "NULL_TREE", ")", ";", "if", "(", "!", "is_double", ")", "gimplify_and_add", "(", "cmp", ",", "pre_p", ")", ";", "if", "(", "TYPE_ALIGN", "(", "eff_type", ")", ">", "BITS_PER_WORD", "||", "(", "is_double", "||", "size", "==", "<NUM_LIT>", ")", ")", "{", "tmp", "=", "fold_convert", "(", "sizetype", ",", "next_fp_tmp", ")", ";", "tmp", "=", "build2", "(", "BIT_AND_EXPR", ",", "sizetype", ",", "tmp", ",", "size_int", "(", "UNITS_PER_WORD", ")", ")", ";", "tmp", "=", "fold_build_pointer_plus", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "tmp", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "tmp", ",", "pre_p", ")", ";", "}", "if", "(", "is_double", ")", "gimplify_and_add", "(", "cmp", ",", "pre_p", ")", ";", "if", "(", "TYPE_MODE", "(", "eff_type", ")", "==", "SCmode", "&&", "TARGET_SH4", "&&", "TARGET_LITTLE_ENDIAN", ")", "{", "tree", "subtype", "=", "TREE_TYPE", "(", "eff_type", ")", ";", "tree", "real", ",", "imag", ";", "imag", "=", "std_gimplify_va_arg_expr", "(", "next_fp_tmp", ",", "subtype", ",", "pre_p", ",", "NULL", ")", ";", "imag", "=", "get_initialized_tmp_var", "(", "imag", ",", "pre_p", ",", "NULL", ")", ";", "real", "=", "std_gimplify_va_arg_expr", "(", "next_fp_tmp", ",", "subtype", ",", "pre_p", ",", "NULL", ")", ";", "real", "=", "get_initialized_tmp_var", "(", "real", ",", "pre_p", ",", "NULL", ")", ";", "result", "=", "build2", "(", "COMPLEX_EXPR", ",", "eff_type", ",", "real", ",", "imag", ")", ";", "if", "(", "type", "!=", "eff_type", ")", "result", "=", "build1", "(", "VIEW_CONVERT_EXPR", ",", "type", ",", "result", ")", ";", "result", "=", "get_initialized_tmp_var", "(", "result", ",", "pre_p", ",", "NULL", ")", ";", "}", "tmp", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_over", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ";", "gimplify_and_add", "(", "tmp", ",", "pre_p", ")", ";", "tmp", "=", "build1", "(", "ADDR_EXPR", ",", "pptr_type_node", ",", "unshare_expr", "(", "next_stack", ")", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "addr", ")", ",", "tmp", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "next_fp_tmp", ")", ",", "unshare_expr", "(", "valist", ")", ",", "pre_p", ")", ";", "gimplify_assign", "(", "unshare_expr", "(", "valist", ")", ",", "unshare_expr", "(", "next_fp_tmp", ")", ",", "post_p", ")", ";", "valist", "=", "next_fp_tmp", ";", "}", "else", "{", "tmp", "=", "fold_build_pointer_plus_hwi", "(", "unshare_expr", "(", "next_o", ")", ",", "rsize", ")", ";", "tmp", "=", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "tmp", ",", "unshare_expr", "(", "next_o_limit", ")", ")", ";"], "ground_truth": ["tmp", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "tmp", ",", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "unshare_expr", "(", "lab_false", ")", ")", ",", "NULL_TREE", ")", ";"], "File": "sh6", "Func": "sh_gimplify_va_arg_expr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17771, "Length": 508, "Cover_Rate": 0.4110032362459547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "from", ")", "{", "case", "FRAME_POINTER_REGNUM", ":", "offset", "=", "cfun", "->", "machine", "->", "out_args_size", ";", "break", ";", "case", "ARG_POINTER_REGNUM", ":", "offset", "=", "cfun", "->", "machine", "->", "total_size", ";", "offset", "-=", "crtl", "->", "args", ".", "pretend_args_size", ";"], "ground_truth": ["break", ";"], "File": "pru", "Func": "pru_initial_elimination_offset", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17772, "Length": 39, "Cover_Rate": 0.46987951807228917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8x16_t", "__res", "=", "__builtin_mve_vidupq_m_n_uv16qi", "(", "__inactive", ",", "*", "__a", ",", "__imm", ",", "__p", ")", ";", "*", "__a", "+=", "__imm", "*", "<NUM_LIT>", ";", "return", "__res", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vidupq_m_wb_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17773, "Length": 26, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndx_f16", "(", "float16x4_t", "__a", ")", "{", "return", "__builtin_neon_vrndxv4hf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrndx_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17774, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "E", "=", "CurrentISELList", ".", "end", "(", ")", ";", "while", "(", "I", "!=", "E", ")", "{", "assert", "(", "isISEL", "(", "*", "*", "I", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "Dest", "=", "(", "*", "I", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "TrueValue", "=", "(", "*", "I", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "FalseValue", "=", "(", "*", "I", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "useSameRegister", "(", "Dest", ",", "TrueValue", ")", "&&", "useSameRegister", "(", "Dest", ",", "FalseValue", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "*", "I", "<<", "<STR_LIT>", ")", ";", "NumRemoved", "++", ";", "(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";", "I", "++", ";", "}", "else", "if", "(", "useSameRegister", "(", "TrueValue", ",", "FalseValue", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "(", "*", "I", ")", "->", "getParent", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "*", "I", "<<", "<STR_LIT>", ")", ";"], "File": "PPCExpandISEL8", "Func": "expandAndMergeISELs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17775, "Length": 166, "Cover_Rate": 0.4181360201511335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshruntq", "(", "uint16x8_t", "__a", ",", "int32x4_t", "__b", ",", "const", "int", "__imm", ")", "{", "return", "__arm_vqshruntq_n_s32", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshruntq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17776, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{"], "ground_truth": ["}"], "File": "P2AsmPrinter", "Func": "emitFunctionBodyEnd", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17777, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "(", "__v8hu", ")", "__A", "+", "(", "__v8hu", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_add_epi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17778, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_vfmaddpd512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8df", ")", "__B", ",", "-", "(", "__v8df", ")", "__C", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_mask_fmsub_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17779, "Length": 31, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAddrBO", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Base", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "const", "MCOperand", "&", "Offset", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "if", "(", "Base", ".", "isReg", "(", ")", ")", "O", "<<", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "Base", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "Offset", ".", "isExpr", "(", ")", ")", "Offset", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "ground_truth": ["else", "{"], "File": "TriCoreInstPrinter", "Func": "printAddrBO", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17780, "Length": 114, "Cover_Rate": 0.8142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "FI", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiISelLowering", "Func": "LowerVASTART", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17781, "Length": 75, "Cover_Rate": 0.635593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "pos", ";", "int", "i", ";", "rtx_insn", "*", "tmp", ";", "rtx", "load_mem", ",", "str_mem", ";", "if", "(", "is_store_insn", "(", "last_scheduled_insn", ",", "&", "str_mem", ")", ")", "load_store_pendulum", "--", ";", "else", "if", "(", "is_load_insn", "(", "last_scheduled_insn", ",", "&", "load_mem", ")", ")", "load_store_pendulum", "++", ";", "else", "return", "cached_can_issue_more", ";", "if", "(", "(", "load_store_pendulum", "==", "<NUM_LIT>", ")", "||", "(", "*", "pn_ready", "<=", "<NUM_LIT>", ")", ")", "return", "cached_can_issue_more", ";", "if", "(", "load_store_pendulum", "==", "<NUM_LIT>", ")", "{", "pos", "=", "*", "pn_ready", "-", "<NUM_LIT>", ";", "while", "(", "pos", ">=", "<NUM_LIT>", ")", "{", "if", "(", "is_load_insn", "(", "ready", "[", "pos", "]", ",", "&", "load_mem", ")", ")", "{", "tmp", "=", "ready", "[", "pos", "]", ";", "for", "(", "i", "=", "pos", ";", "i", "<", "*", "pn_ready", "-", "<NUM_LIT>", ";", "i", "++", ")", "ready", "[", "i", "]", "=", "ready", "[", "i", "+", "<NUM_LIT>", "]", ";", "ready", "[", "*", "pn_ready", "-", "<NUM_LIT>", "]", "=", "tmp", ";", "if", "(", "!", "sel_sched_p", "(", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "tmp", ")", ")", "INSN_PRIORITY", "(", "tmp", ")", "++", ";", "break", ";", "}", "pos", "--", ";", "}", "}", "else", "if", "(", "load_store_pendulum", "==", "-", "<NUM_LIT>", ")", "{", "pos", "=", "*", "pn_ready", "-", "<NUM_LIT>", ";", "while", "(", "pos", ">=", "<NUM_LIT>", ")", "{", "if", "(", "is_load_insn", "(", "ready", "[", "pos", "]", ",", "&", "load_mem", ")", "&&", "!", "sel_sched_p", "(", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "ready", "[", "pos", "]", ")", ")", "{", "INSN_PRIORITY", "(", "ready", "[", "pos", "]", ")", "++", ";", "load_store_pendulum", "--", ";", "break", ";", "}", "pos", "--", ";", "}", "}", "else", "if", "(", "load_store_pendulum", "==", "-", "<NUM_LIT>", ")", "{", "int", "first_store_pos", "=", "-", "<NUM_LIT>", ";", "pos", "=", "*", "pn_ready", "-", "<NUM_LIT>", ";", "while", "(", "pos", ">=", "<NUM_LIT>", ")", "{", "if", "(", "is_store_insn", "(", "ready", "[", "pos", "]", ",", "&", "str_mem", ")", ")", "{", "rtx", "str_mem2", ";", "if", "(", "first_store_pos", "==", "-", "<NUM_LIT>", ")", "first_store_pos", "=", "pos", ";", "if", "(", "is_store_insn", "(", "last_scheduled_insn", ",", "&", "str_mem2", ")", "&&", "adjacent_mem_locations", "(", "str_mem", ",", "str_mem2", ")", ")", "{", "tmp", "=", "ready", "[", "pos", "]", ";"], "ground_truth": ["for", "(", "i", "=", "pos", ";", "i", "<", "*", "pn_ready", "-", "<NUM_LIT>", ";", "i", "++", ")", "ready", "[", "i", "]", "=", "ready", "[", "i", "+", "<NUM_LIT>", "]", ";"], "File": "rs60007", "Func": "rs6000_sched_reorder2", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17782, "Length": 350, "Cover_Rate": 0.5747126436781609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCCodeGenInfo", "*", "createAMDGPUMCCodeGenInfo", "(", "StringRef", "TT", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", "{", "MCCodeGenInfo", "*", "X", "=", "new", "MCCodeGenInfo", "(", ")", ";"], "ground_truth": ["X", "->", "InitMCCodeGenInfo", "(", "RM", ",", "CM", ",", "OL", ")", ";"], "File": "AMDGPUMCTargetDesc", "Func": "createAMDGPUMCCodeGenInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17783, "Length": 44, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_1Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser", "Func": "addImm0_1Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17784, "Length": 21, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallingConv", "::", "ID", "CC", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", "const", "uint32_t", "*", "RegMask", "=", "getCallPreservedMask", "(", "MF", ",", "CC", ")", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "RegMask", ",", "getBaseRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "Register", "BasePtr", "=", "get<ISA_LIT>SubSuperRegister", "(", "getBaseRegister", "(", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "const", "MCPhysReg", "&", "SubReg", ":", "subregs_inclusive", "(", "BasePtr", ")", ")", "Reserved", ".", "set", "(", "SubReg", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "Reserved", ".", "set", "(", "<STR_LIT>", "+", "n", ")", ";", "if", "(", "!", "Is64Bit", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";"], "ground_truth": ["}"], "File": "X86RegisterInfo (2)1", "Func": "getReservedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17785, "Length": 283, "Cover_Rate": 0.48625429553264604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpdpbssd128", "(", "(", "__v4si", ")", "__W", ",", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avxvnniint8intrin", "Func": "_mm_dpbssd_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17786, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "XCoreMachineFunctionInfo", "Func": "anchor", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17787, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", ">", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcgtq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17788, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "MipsSEISelDAGToDAG32", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17789, "Length": 22, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RegInfo", ";"], "ground_truth": ["}"], "File": "OR1KDisassembler", "Func": "getRegInfo", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17790, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Mask", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "FirstImmediate", "=", "true", ";", "uint64_t", "ImmNumber", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Mask", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "Mask", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "return", "false", ";"], "File": "X86ParabixISelLowering", "Func": "isImmediateShiftingMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17791, "Length": 81, "Cover_Rate": 0.4308510638297872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Dst2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DstVT", ")", ")", ";", "SDValue", "Chain2", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst2", ",", "DstPtrInfo", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain1", ",", "Chain2", ")", ";", "}", "}", "assert", "(", "Bytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Bytes", "<=", "<NUM_LIT>", ")", "{", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Byte", ",", "Dst", ",", "DstPtrInfo", ",", "false", ",", "false", ",", "Align", ")", ";", "SDValue", "Dst2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DstVT", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DstVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Dst2", ",", "Dst", ",", "DAG", ".", "getConstant", "(", "Bytes", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "SystemZSelectionDAGInfo7", "Func": "EmitTargetCodeForMemset", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17792, "Length": 172, "Cover_Rate": 0.33925049309664695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "isCheapToSpeculateCttz", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17793, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ElemTy", "!=", "<STR_LIT>", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Custom", ")", ";", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "VT", "!=", "PromotedBitwiseVT", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Promote", ")", ";", "AddPromotedToType", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "PromotedBitwiseVT", ".", "getSimpleVT", "(", ")", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Expand", ")", ";"], "File": "ARMISelLowering109", "Func": "addTypeForNEON", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17794, "Length": 317, "Cover_Rate": 0.5763636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "A15SDOptimizer", "::", "getDPRLaneFromSPR", "(", "unsigned", "SReg", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "SReg", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "DReg", "!=", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "A15SDOptimizer (2)", "Func": "getDPRLaneFromSPR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17795, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_rsqrt14_pd", "(", "__mmask8", "__U", ",", "__m256d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_rsqrt14pd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_rsqrt14_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17796, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ptx_dumpbase", "=", "concat", "(", "dumppfx", ",", "<STR_LIT>", ",", "NULL", ")", ";", "if", "(", "save_temps", ")", "ptx_cfile_name", "=", "ptx_dumpbase", ";", "else", "ptx_cfile_name", "=", "make_temp_file", "(", "<STR_LIT>", ")", ";", "out", "=", "fopen", "(", "ptx_cfile_name", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "out", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "ptx_cfile_name", ")", ";", "if", "(", "offload_abi", "==", "OFFLOAD_ABI_LP64", ")", "{", "char", "*", "mko_dumpbase", "=", "concat", "(", "dumppfx", ",", "<STR_LIT>", ",", "NULL", ")", ";", "if", "(", "save_temps", ")", "ptx_name", "=", "mko_dumpbase", ";", "else", "ptx_name", "=", "make_temp_file", "(", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "mko_dumpbase", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "ptx_name", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "const", "char", "*", "*", "new_argv", "=", "XOBFINISH", "(", "&", "argv_obstack", ",", "const", "char", "*", "*", ")", ";", "char", "*", "execpath", "=", "getenv", "(", "<STR_LIT>", ")", ";", "char", "*", "cpath", "=", "getenv", "(", "<STR_LIT>", ")", ";", "char", "*", "lpath", "=", "getenv", "(", "<STR_LIT>", ")", ";", "unsetenv", "(", "<STR_LIT>", ")", ";", "unsetenv", "(", "<STR_LIT>", ")", ";", "unsetenv", "(", "<STR_LIT>", ")", ";", "if", "(", "save_temps", ")", "omp_requires_file", "=", "concat", "(", "dumppfx", ",", "<STR_LIT>", ",", "NULL", ")", ";", "else", "omp_requires_file", "=", "make_temp_file", "(", "<STR_LIT>", ")", ";", "xputenv", "(", "concat", "(", "<STR_LIT>", ",", "omp_requires_file", ",", "NULL", ")", ")", ";", "fork_execute", "(", "new_argv", "[", "<NUM_LIT>", "]", ",", "CONST_CAST", "(", "char", "*", "*", ",", "new_argv", ")", ",", "true", ",", "<STR_LIT>", ")", ";", "obstack_free", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "unsetenv", "(", "<STR_LIT>", ")", ";", "xputenv", "(", "concat", "(", "<STR_LIT>", ",", "execpath", ",", "NULL", ")", ")", ";", "xputenv", "(", "concat", "(", "<STR_LIT>", ",", "cpath", ",", "NULL", ")", ")", ";", "xputenv", "(", "concat", "(", "<STR_LIT>", ",", "lpath", ",", "NULL", ")", ")", ";", "in", "=", "fopen", "(", "omp_requires_file", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "in", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "omp_requires_file", ")", ";", "uint32_t", "omp_requires", ";", "if", "(", "fread", "(", "&", "omp_requires", ",", "sizeof", "(", "omp_requires", ")", ",", "<NUM_LIT>", ",", "in", ")", "!=", "<NUM_LIT>", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ",", "omp_requires_file", ")", ";", "fclose", "(", "in", ")", ";", "in", "=", "fopen", "(", "ptx_name", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "in", ")", "fatal_error", "(", "input_location", ",", "<STR_LIT>", ")", ";", "process", "(", "in", ",", "out", ",", "omp_requires", ")", ";"], "ground_truth": ["fclose", "(", "in", ")", ";"], "File": "mkoffload1", "Func": "main", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 17797, "Length": 416, "Cover_Rate": 0.33876221498371334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";", "return", "AddrReg", ";"], "ground_truth": ["}"], "File": "ARMCallLowering12", "Func": "getStackAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17798, "Length": 77, "Cover_Rate": 0.7623762376237624, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmParser", "<", "<ISA_LIT>AsmParser", ">", "X", "(", "The<ISA_LIT>Target", ")", ";", "RegisterAsmParser", "<", "<ISA_LIT>AsmParser", ">", "Y", "(", "TheThumbTarget", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser79", "Func": "LLVMInitializeARMAsmParser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17799, "Length": 19, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "__r1", "=", "__builtin_bpermd", "(", "__mask", ",", "__A", ")", "&", "<NUM_LIT>", ";", "unsigned", "int", "__r2", "=", "__builtin_bpermd", "(", "__mask", ",", "__A", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "unsigned", "int", "__mask", "=", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "int", "__r1", "=", "__builtin_bpermd", "(", "__mask", ",", "__A", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "xmmintrin2", "Func": "_mm_movemask_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17800, "Length": 49, "Cover_Rate": 0.4298245614035088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "TargetOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "TargetOpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "TargetOpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "TLI", ".", "isOperationLegal", "(", "Opcode", ",", "VT", ")", "&&", "N1", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "ConstantSDNode", "*", "Mask", "=", "isConstOrConstSplat", "(", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "Mask", "->", "getZExtValue", "(", ")", "==", "OpSizeInBits", "-", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "TargetOpcode", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ",", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "stripModuloOnShift", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17801, "Length": 116, "Cover_Rate": 0.5658536585365853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformSplittingMVETruncToNarrowingStores", "(", "StoreSDNode", "*", "St", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "St", "->", "isSimple", "(", ")", "||", "St", "->", "isTruncatingStore", "(", ")", "||", "!", "St", "->", "isUnindexed", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Trunc", "=", "St", "->", "getValue", "(", ")", ";", "if", "(", "Trunc", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "Trunc", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "ToVT", "=", "Trunc", ".", "getValueType", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "St", ")", ";", "SDValue", "Ch", "=", "St", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "St", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "St", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "St", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "St", "->", "getAAInfo", "(", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "ToVT", ".", "getVectorElementType", "(", ")", ",", "FromVT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Stores", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVETruncToNarrowingStores", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17802, "Length": 185, "Cover_Rate": 0.578125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "LLT", "::", "scalar", "(", "PowerOf2Ceil", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo1", "Func": "widenToNextPowerOf2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17803, "Length": 16, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Op", "||", "any_of", "(", "Ops", ",", "[", "&", "]", "(", "Use", "*", "U", ")", "{", "return", "U", "->", "get", "(", ")", "==", "Op", ";", "}", ")", ")", "continue", ";", "if", "(", "!", "match", "(", "Op", ",", "m_Shuffle", "(", "m_InsertElt", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "continue", ";", "for", "(", "Use", "&", "U", ":", "Op", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")", ")", "return", "false", ";", "}", "Ops", ".", "push_back", "(", "&", "Op", "->", "getOperandUse", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "&", "OpIdx", ".", "value", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering18", "Func": "shouldSinkOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17804, "Length": 141, "Cover_Rate": 0.3422330097087379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemDisp12", "(", "MemoryKind", "MemKind", ",", "RegisterKind", "RegKind", ")", "const", "{"], "ground_truth": ["return", "isMem", "(", "MemKind", ",", "RegKind", ")", "&&", "inRange", "(", "Mem", ".", "Disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";"], "File": "SystemZAsmParser15", "Func": "isMemDisp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17805, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "getBoundedStrlen", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "Limit", ")", "{", "EVT", "PtrVT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "PtrVT", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "End", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Chain", ",", "Limit", ",", "Src", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Chain", "=", "End", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["SDValue", "Len", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "End", ",", "Src", ")", ";"], "File": "SystemZSelectionDAGInfo", "Func": "getBoundedStrlen", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17806, "Length": 111, "Cover_Rate": 0.8409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Src2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "R1", "(", "Src1", ")", ";", "bool", "Eval", "=", "false", ";", "LatticeCell", "RC", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Eval", "=", "evaluateANDrr", "(", "R1", ",", "Register", "(", "Src2", ")", ",", "Inputs", ",", "RC", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "!", "Src2", ".", "isImm", "(", ")", ")", "return", "false", ";", "APInt", "A", "(", "<NUM_LIT>", ",", "Src2", ".", "getImm", "(", ")", ",", "true", ")", ";", "Eval", "=", "evaluateANDri", "(", "R1", ",", "A", ",", "Inputs", ",", "RC", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Eval", "=", "evaluateORrr", "(", "R1", ",", "Register", "(", "Src2", ")", ",", "Inputs", ",", "RC", ")", ";"], "ground_truth": ["break", ";"], "File": "HexagonConstPropagation10", "Func": "evaluateHexLogical", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17807, "Length": 130, "Cover_Rate": 0.429042904290429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "current_function_anonymous_args", "=", "<NUM_LIT>", ";", "number_of_regs_before_varargs", "=", "*", "args_so_far", "+", "mcore_num_arg_regs", "(", "mode", ",", "type", ")", ";", "number_of_regs_before_varargs", "=", "*", "args_so_far", ";", "if", "(", "number_of_regs_before_varargs", ">", "NPARM_REGS", ")", "number_of_regs_before_varargs", "=", "NPARM_REGS", ";"], "ground_truth": ["}"], "File": "mcore3", "Func": "mcore_setup_incoming_varargs", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17808, "Length": 32, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ",", "Align", "Alignment", ")", ":", "TargetFrameLowering", "(", "StackGrowsDown", ",", "Alignment", ",", "<NUM_LIT>", ",", "Alignment", ".", "value", "(", ")", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "MipsFrameLowering22", "Func": "MipsFrameLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17809, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_rot180_x", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vcmulq_rot180_x_f32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmulq_rot180_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17810, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PromoteAllocaImpl", "::", "hasSufficientLocalMem", "(", "const", "Function", "&", "F", ")", "{", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "<ISA_LIT>Subtarget", "::", "get", "(", "TM", ",", "F", ")", ";", "for", "(", "Type", "*", "ParamTy", ":", "FTy", "->", "params", "(", ")", ")", "{", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "SmallVector", "<", "const", "Constant", "*", ",", "<NUM_LIT>", ">", "Stack", ";", "SmallPtrSet", "<", "const", "Constant", "*", ",", "<NUM_LIT>", ">", "VisitedConstants", ";", "SmallPtrSet", "<", "const", "GlobalVariable", "*", ",", "<NUM_LIT>", ">", "UsedLDS", ";", "auto", "visitUsers", "=", "[", "&", "]", "(", "const", "GlobalVariable", "*", "GV", ",", "const", "Constant", "*", "Val", ")", "->", "bool", "{", "for", "(", "const", "User", "*", "U", ":", "Val", "->", "users", "(", ")", ")", "{", "if", "(", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "return", "true", ";", "}", "else", "{", "const", "Constant", "*", "C", "=", "cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "VisitedConstants", ".", "insert", "(", "C", ")", ".", "second", ")", "Stack", ".", "push_back", "(", "C", ")", ";", "}", "}", "return", "false", ";", "}", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "if", "(", "visitUsers", "(", "&", "GV", ",", "&", "GV", ")", ")", "{", "UsedLDS", ".", "insert", "(", "&", "GV", ")", ";", "Stack", ".", "clear", "(", ")", ";"], "ground_truth": ["continue", ";"], "File": "AMDGPUPromoteAlloca10", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17811, "Length": 305, "Cover_Rate": 0.470679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>BoolRetToIntPass", "(", ")", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", "&", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "bool", "UsePrefetching", "=", "TM", "->", "getTargetTriple", "(", ")", ".", "getVendor", "(", ")", "==", "Triple", "::", "BGQ", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ";", "if", "(", "EnablePrefetch", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "UsePrefetching", "=", "EnablePrefetch", ";", "if", "(", "UsePrefetching", ")", "addPass", "(", "create<ISA_LIT>LoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGEPOpt", ")", "{", "addPass", "(", "createSeparateConstOffsetFromGEPPass", "(", "TM", ",", "true", ")", ")", ";", "addPass", "(", "createEarlyCSEPass", "(", ")", ")", ";", "addPass", "(", "createLICMPass", "(", ")", ")", ";", "}"], "ground_truth": ["TargetPassConfig", "::", "addIRPasses", "(", ")", ";"], "File": "PPCTargetMachine13", "Func": "addIRPasses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17812, "Length": 133, "Cover_Rate": 0.9925373134328358, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";", "unsigned", "returnReg", "=", "RI", ".", "getRARegister", "(", ")", ";", "unsigned", "stackSize", "=", "MF", "->", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "getTargetStreamer", "(", ")", ".", "emitFrame", "(", "stackReg", ",", "stackSize", ",", "returnReg", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter3", "Func": "emitFrameDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17813, "Length": 59, "Cover_Rate": 0.8939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Closure", "(", "std", "::", "initializer_list", "<", "RegDomain", ">", "LegalDstDomainList", ")", "{", "for", "(", "RegDomain", "D", ":", "LegalDstDomainList", ")", "LegalDstDomains", ".", "set", "(", "D", ")", ";"], "ground_truth": ["}"], "File": "X86DomainReassignment1", "Func": "Closure", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17814, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vqdmlsl_nv4hi", "(", "__a", ",", "__b", ",", "(", "__builtin_neon_hi", ")", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqdmlsl_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17815, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VT", ".", "isSimple", "(", ")", "||", "!", "isOperationExpand", "(", "Opcode", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "shouldFormOverflowOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17816, "Length": 16, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "SwapAllSelectUsers", "(", "SDNode", "*", "N", ")", "{", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "ToReplace", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "N", "->", "use_begin", "(", ")", ",", "UE", "=", "N", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "assert", "(", "(", "User", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", "||", "User", "->", "getMachineOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "ToReplace", ".", "push_back", "(", "User", ")", ";", "}", "for", "(", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "::", "iterator", "UI", "=", "ToReplace", ".", "begin", "(", ")", ",", "UE", "=", "ToReplace", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "SDNode", "*", "ResNode", "=", "CurDAG", "->", "getMachineNode", "(", "User", "->", "getMachineOpcode", "(", ")", ",", "SDLoc", "(", "User", ")", ",", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "User", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "ResNode", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "ReplaceUses", "(", "User", ",", "ResNode", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG1", "Func": "SwapAllSelectUsers", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17817, "Length": 231, "Cover_Rate": 0.9788135593220338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBInfos", ".", "resize", "(", "MF", "->", "size", "(", ")", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBInfos", ".", "size", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MF", "->", "getBlockNumbered", "(", "I", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MI", "=", "MBB", "->", "instr_begin", "(", ")", ";", "MI", "!=", "MBB", "->", "instr_end", "(", ")", ";", "++", "MI", ")", "MBBInfos", "[", "I", "]", ".", "Size", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "*", "MI", ")", ";"], "ground_truth": ["ReverseIter", "End", "=", "MBB", "->", "rend", "(", ")", ";"], "File": "MipsLongBranch", "Func": "initMBBInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17818, "Length": 113, "Cover_Rate": 0.4767932489451477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isCPI", "(", ")", "||", "MO", ".", "isJTI", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "MO", ".", "isTied", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "return", "nullptr", ";", "if", "(", "MO", ".", "isDef", "(", ")", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "return", "nullptr", ";", "}", "bool", "DontMoveAcrossStores", "=", "true", ";", "if", "(", "!", "MI", "->", "isSafeToMove", "(", "nullptr", ",", "DontMoveAcrossStores", ")", ")", "return", "nullptr", ";", "return", "MI", ";"], "ground_truth": ["}"], "File": "LanaiInstrInfo13", "Func": "canFoldIntoSelect", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17819, "Length": 104, "Cover_Rate": 0.49760765550239233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_simd_bslv4si_uuuu", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vbslq_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17820, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "adjustStoreVarArgsFI", "(", "MachineFrameInfo", "*", "MFI", ")", "const", "{", "if", "(", "!", "hasStoreVarArgs", "(", ")", ")", "return", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FnStoreVarArgs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MFI", "->", "setObjectOffset", "(", "FnStoreVarArgs", "[", "i", "]", ".", "FI", ",", "FnStoreVarArgs", "[", "i", "]", ".", "SPOffset", ")", ";"], "File": "MBlazeMachineFunction1", "Func": "adjustStoreVarArgsFI", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17821, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddss3_mask3", "(", "(", "__v4sf", ")", "__W", ",", "-", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_mask3_fnmadd_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17822, "Length": 31, "Cover_Rate": 0.5254237288135594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "A64CMP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TheBit", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "TheBit", ".", "getValueType", "(", ")", ")", ",", "DAG", ".", "getCondCode", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "A64CMP", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DestBB", ")", ";"], "File": "AArch64ISelLowering109", "Func": "LowerBRCOND", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17823, "Length": 63, "Cover_Rate": 0.3987341772151899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "LowerRETURNADDR", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17824, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "false", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "if", "(", "!", "FIST", ".", "getNode", "(", ")", ")", "return", "Op", ";", "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";"], "ground_truth": ["return", "FIST", ";"], "File": "X86ISelLowering10", "Func": "LowerFP_TO_UINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17825, "Length": 82, "Cover_Rate": 0.845360824742268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "NewV1", "=", "PromoteMVEPredVector", "(", "dl", ",", "V1", ",", "Op1VT", ",", "DAG", ")", ";", "MVT", "ElType", "=", "getVectorTyFromPredicateVector", "(", "VT", ")", ".", "getScalarType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "SubVT", "=", "<STR_LIT>", "(", "ElType", ",", "NumElts", ")", ";", "SDValue", "SubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SubVT", ")", ";", "for", "(", "unsigned", "i", "=", "Index", ",", "j", "=", "<NUM_LIT>", ";", "i", "<", "(", "Index", "+", "NumElts", ")", ";", "i", "++", ",", "j", "++", ")", "{", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "NewV1", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "dl", ")", ")", ";"], "ground_truth": ["SubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SubVT", ",", "SubVec", ",", "Elt", ",", "DAG", ".", "getConstant", "(", "j", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerEXTRACT_SUBVECTOR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17826, "Length": 133, "Cover_Rate": 0.4634146341463415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_srai_epi32", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m256i", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__m256i", ")", "__builtin_ia32_psradi256_mask", "(", "(", "__v8si", ")", "__A", ",", "__imm", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_srai_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17827, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Amount", ")", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "if", "(", "New", ")", "{", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}", "}", "}", "else", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", "{", "if", "(", "uint64_t", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MBB", ".", "insert", "(", "I", ",", "New", ")", ";", "}"], "ground_truth": ["}"], "File": "SHUXIFrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17828, "Length": 161, "Cover_Rate": 0.4225721784776903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "ground_truth": ["switch", "(", "IID", ")", "{"], "File": "HSAILISelLowering", "Func": "PerformIntrinsic_Wo_ChainCombine", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17829, "Length": 25, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", "->", "setAdjustsStack", "(", "true", ")", ";", "const", "uint32_t", "*", "Mask", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "getTLSCallPreservedMask", "(", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";"], "File": "AArch64ISelLowering108", "Func": "LowerDarwinGlobalTLSAddress", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17830, "Length": 101, "Cover_Rate": 0.3447098976109215, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "CurOffset", "=", "-", "<NUM_LIT>", ";", "for", "(", "auto", "&", "CS", ":", "CSI", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "CS", ".", "setFrameIdx", "(", "MFI", ".", "CreateFixedSpillStackObject", "(", "<NUM_LIT>", ",", "CurOffset", ")", ")", ";", "CurOffset", "-=", "<NUM_LIT>", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "Align", "Alignment", "=", "TRI", "->", "getSpillAlign", "(", "*", "RC", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "Alignment", "=", "std", "::", "min", "(", "Alignment", ",", "getStackAlign", "(", ")", ")", ";"], "ground_truth": ["CS", ".", "setFrameIdx", "(", "MFI", ".", "CreateSpillStackObject", "(", "Size", ",", "Alignment", ")", ")", ";"], "File": "M88kFrameLowering", "Func": "assignCalleeSavedSpillSlots", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17831, "Length": 116, "Cover_Rate": 0.7295597484276729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "nios2_compute_frame_layout", "(", ")", ";"], "ground_truth": ["nios2_dump_frame_layout", "(", "file", ")", ";"], "File": "nios2", "Func": "nios2_asm_function_prologue", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17832, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "shift_c", "=", "<NUM_LIT>", "/", "n_elts", ";", "unsigned", "i", ";", "int", "hi_val", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "i", "++", ")", "{", "rtx", "el", "=", "CONST_VECTOR_ELT", "(", "const_vec", ",", "i", ")", ";", "unsigned", "HOST_WIDE_INT", "elpart", ";", "gcc_assert", "(", "CONST_INT_P", "(", "el", ")", ")", ";", "elpart", "=", "INTVAL", "(", "el", ")", "&", "(", "(", "<NUM_LIT>", "<<", "el_prec", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "index", "=", "BYTES_BIG_ENDIAN", "?", "n_elts", "-", "i", "-", "<NUM_LIT>", ":", "i", ";"], "File": "arm1", "Func": "mve_bool_vec_to_const", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17833, "Length": 81, "Cover_Rate": 0.5547945205479452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CFGStructurizer", "<", "PassT", ">", "::", "serialPatternMatch", "(", "BlockT", "*", "curBlk", ")", "{", "if", "(", "curBlk", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", "<NUM_LIT>", ";", "}", "BlockT", "*", "childBlk", "=", "*", "curBlk", "->", "succ_begin", "(", ")", ";", "if", "(", "childBlk", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", "||", "isActiveLoophead", "(", "childBlk", ")", ")", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "serialPatternMatch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17834, "Length": 59, "Cover_Rate": 0.8082191780821918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "SDValue", "Op", ",", "MVT", "EltVT", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "bool", "AssumeSingleUse", ")", "{"], "ground_truth": ["assert", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering100", "Func": "mayFoldLoadIntoBroadcastFromMem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17835, "Length": 29, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Operand", "*", "<ISA_LIT>AsmParser", "::", "DefaultMemDIOperand", "(", "SMLoc", "Loc", ")", "{", "unsigned", "basereg", "=", "is64BitMode", "(", ")", "?", "<STR_LIT>", ":", "(", "is32BitMode", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Disp", "=", "MCConstantExpr", "::", "Create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "(", "<NUM_LIT>", ",", "Disp", ",", "basereg", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Loc", ",", "Loc", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)1", "Func": "DefaultMemDIOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17836, "Length": 66, "Cover_Rate": 0.8918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ExternalSymbolizer", "(", "*", "Ctx", ",", "std", "::", "move", "(", "RelInfo", ")", ",", "GetOpInfo", ",", "SymbolLookUp", ",", "DisInfo", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler (2)2", "Func": "createAArch64ExternalSymbolizer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17837, "Length": 22, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vgf2p8affineinvqb_v16qi_mask", "(", "(", "__v16qi", ")", "__B", ",", "(", "__v16qi", ")", "__C", ",", "__D", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "gfniintrin", "Func": "_mm_maskz_gf2p8affineinv_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17838, "Length": 29, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "DataIdx", "=", "createsVALUHazard", "(", "MI", ")", ";", "return", "DataIdx", ">=", "<NUM_LIT>", "&&", "TRI", "->", "regsOverlap", "(", "MI", ".", "getOperand", "(", "DataIdx", ")", ".", "getReg", "(", ")", ",", "Reg", ")", ";", "}", ";", "int", "WaitStatesNeededForDef", "=", "VALUWaitStates", "-", "getWaitStatesSince", "(", "IsHazardFn", ",", "VALUWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForDef", ")", ";", "return", "WaitStatesNeeded", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer1", "Func": "checkVALUHazardsHelper", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17839, "Length": 60, "Cover_Rate": 0.4195804195804196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "=", "II", "->", "getIterator", "(", ")", ";", "}", "if", "(", "!", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", ")", ")", "continue", ";", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getLoadInfo", "(", "MI", ")", ")", "Changed", "|=", "expandLoad", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getStoreInfo", "(", "MI", ")", ")", "Changed", "|=", "expandStore", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicFenceInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicFence", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "else", "if", "(", "const", "auto", "&", "MOI", "=", "MOA", ".", "getAtomicCmpxchgOrRmwInfo", "(", "MI", ")", ")", "Changed", "|=", "expandAtomicCmpxchgOrRmw", "(", "MOI", ".", "getValue", "(", ")", ",", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMemoryLegalizer11", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17840, "Length": 139, "Cover_Rate": 0.43573667711598746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rm", "=", "CTX", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShImm", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["bool", "isAdd", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", ";"], "File": "ARMMCCodeEmitter14", "Func": "getLdStSORegOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17841, "Length": 90, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "bool", "OptForSize", "=", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "ShouldCombineAggressively", "=", "MF", ".", "getTarget", "(", ")", ".", "getOptLevel", "(", ")", "<=", "CodeGenOpt", "::", "Default", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "PotentiallyNewifiableTFR", ".", "clear", "(", ")", ";"], "ground_truth": ["findPotentialNewifiableTFRs", "(", "*", "BI", ")", ";"], "File": "HexagonCopyToCombine21", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17842, "Length": 80, "Cover_Rate": 0.311284046692607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "GET_MODE_SIZE", "(", "to", ")", "||", "(", "GET_MODE_SIZE", "(", "from", ")", "<=", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "to", ")", "<=", "<NUM_LIT>", ")", "||", "(", "GET_MODE_SIZE", "(", "from", ")", ">=", "<NUM_LIT>", "&&", "GET_MODE_SIZE", "(", "to", ")", ">=", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "spu3", "Func": "spu_can_change_mode_class", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17843, "Length": 46, "Cover_Rate": 0.7796610169491526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "LoongArchMCCodeEmitter", "Func": "~LoongArchMCCodeEmitter", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17844, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpadal_s16", "(", "int32x2_t", "__a", ",", "int16x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int32x2_t", ")", "__builtin_neon_vpadalsv4hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vpadal_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17845, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "VEInstrInfo", "Func": "isStoreToStackSlot", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17846, "Length": 75, "Cover_Rate": 0.4934210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "kind1", "!=", "kind2", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "!", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "bfin2", "Func": "bfin_comp_type_attributes", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 17847, "Length": 120, "Cover_Rate": 0.7361963190184049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Constant", "*", "SegmentOffset", "(", "IRBuilderBase", "&", "IRB", ",", "int", "Offset", ",", "unsigned", "AddressSpace", ")", "{"], "ground_truth": ["return", "ConstantExpr", "::", "getIntToPtr", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "IRB", ".", "getContext", "(", ")", ")", ",", "Offset", ")", ",", "Type", "::", "getInt8PtrTy", "(", "IRB", ".", "getContext", "(", ")", ")", "->", "getPointerTo", "(", "AddressSpace", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "SegmentOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17848, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vbic", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VbicVT", ",", "Input", ",", "Val", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vbic", ")", ";", "}", "}", "}", "if", "(", "!", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "SDValue", "Result", "=", "combineSelectAndUseCommutative", "(", "N", ",", "true", ",", "DCI", ")", ")", "return", "Result", ";", "if", "(", "SDValue", "Result", "=", "PerformSHLSimplify", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";", "}", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "if", "(", "SDValue", "Result", "=", "CombineANDShift", "(", "N", ",", "DCI", ",", "Subtarget", ")", ")", "return", "Result", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (3)", "Func": "PerformANDCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17849, "Length": 110, "Cover_Rate": 0.36303630363036304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "uint32_t", "NEONLdStInsn", "=", "Insn32", ";", "NEONLdStInsn", "&=", "<NUM_LIT>", ";", "NEONLdStInsn", "|=", "<NUM_LIT>", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "Insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "uint32_t", "NEONDataInsn", "=", "Insn32", ";", "NEONDataInsn", "&=", "<NUM_LIT>", ";", "NEONDataInsn", "|=", "(", "NEONDataInsn", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "NEONDataInsn", "|=", "<NUM_LIT>", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableNEONData32", ",", "MI", ",", "NEONDataInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "Result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "Result", ";", "}", "uint32_t", "NEONCryptoInsn", "=", "Insn32", ";", "NEONCryptoInsn", "&=", "<NUM_LIT>", ";", "NEONCryptoInsn", "|=", "(", "NEONCryptoInsn", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "NEONCryptoInsn", "|=", "<NUM_LIT>", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8Crypto32", ",", "MI", ",", "NEONCryptoInsn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "uint32_t", "NEONv8Insn", "=", "Insn32", ";", "NEONv8Insn", "&=", "<NUM_LIT>", ";", "Result", "=", "decodeInstruction", "(", "DecoderTablev8NEON32", ",", "MI", ",", "NEONv8Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "Result", "=", "decodeInstruction", "(", "DecoderTableThumb2CoProc32", ",", "MI", ",", "Insn32", ",", "Address", ",", "this", ",", "STI", ")", ";"], "ground_truth": ["if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{"], "File": "ARMDisassembler", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17850, "Length": 375, "Cover_Rate": 0.39556962025316456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_castps256_ps128", "(", "__m256", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_ps_ps256", "(", "(", "__v8sf", ")", "__A", ")", ";"], "File": "avxintrin", "Func": "_mm256_castps256_ps128", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17851, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "Exp", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "uint8_t", "Mantissa", "=", "Imm", "&", "<NUM_LIT>", ";", "uint32_t", "I", "=", "<NUM_LIT>", ";", "I", "|=", "Sign", "<<", "<NUM_LIT>", ";", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "I", "|=", "(", "(", "Exp", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "I", "|=", "(", "Exp", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["I", "|=", "Mantissa", "<<", "<NUM_LIT>", ";"], "File": "AArch64AddressingModes", "Func": "getFPImmFloat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17852, "Length": 81, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ival", "<=", "<NUM_LIT>", "&&", "ival", ">", "<NUM_LIT>", "&&", "(", "ival", "&", "(", "ival", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "cdx_add_immed", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17853, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "TARGET_ELF", "&&", "tls_referenced_p", "(", "x", ")", ";"], "File": "powerpcspe", "Func": "rs6000_cannot_force_const_mem", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17854, "Length": 90, "Cover_Rate": 0.8737864077669902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "arm_legitimate_constant_p_1", "(", "machine_mode", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", "&&", "!", "neon_make_constant", "(", "x", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["return", "flag_pic", "||", "!", "label_mentioned_p", "(", "x", ")", ";"], "File": "arm", "Func": "arm_legitimate_constant_p_1", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17855, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasGFX10_AEncoding", "(", ")", "const", "{"], "ground_truth": ["return", "GFX10_AEncoding", ";"], "File": "GCNSubtarget", "Func": "hasGFX10_AEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17856, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "PPCISelLowering (2)1", "Func": "getTargetNodeName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17857, "Length": 335, "Cover_Rate": 0.6754032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", "->", "getRegisterInfo", "(", ")", ";", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "FL", "=", "STI", "->", "getFrameLowering", "(", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "Modified", "|=", "ExpandMBB", "(", "MBB", ")", ";", "return", "Modified", ";"], "ground_truth": ["}"], "File": "M680x0ExpandPseudo", "Func": "runOnMachineFunction", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17858, "Length": 86, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "Opcode", "==", "<STR_LIT>", ")", "||", "(", "Opcode", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo11", "Func": "PredOpcodeHasJMP_c", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17859, "Length": 38, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInterleavedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "VecTy", ",", "unsigned", "Factor", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ")", "{", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "ground_truth": ["}"], "File": "HexagonTargetTransformInfo20", "Func": "getInterleavedMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17860, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printAddrMode3Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "unsigned", "IdxMode", "=", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";", "if", "(", "IdxMode", "==", "<STR_LIT>", ")", "{", "printAM3PostIndexOp", "(", "MI", ",", "Op", ",", "O", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMInstPrinter55", "Func": "printAddrMode3Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17861, "Length": 62, "Cover_Rate": 0.8051948051948052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmmlaq_s32", "(", "int32x4_t", "__r", ",", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_neon_smmlav16qi", "(", "__r", ",", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vmmlaq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17862, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "__ev64_opaque__", "__ev_set_s16_internal", "(", "__ev64_opaque__", "a", ",", "int16_t", "b", ",", "uint32_t", "pos", ")", "{", "union", "{", "__ev64_opaque__", "v", ";"], "ground_truth": ["int16_t", "i", "[", "<NUM_LIT>", "]", ";"], "File": "spe", "Func": "__ev_set_s16_internal", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17863, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__sadd8", "(", "int8x4_t", "__a", ",", "int8x4_t", "__b", ")", "{", "return", "__builtin_arm_sadd8", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___sadd8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17864, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListTwoDAllLanes", "(", ")", "const", "{", "if", "(", "!", "isSingleSpacedVectorAllLanes", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "VectorList", ".", "Count", "==", "<NUM_LIT>", ";"], "File": "ARMAsmParser85", "Func": "isVecListTwoDAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17865, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isU1Imm", "(", ")", "const", "{", "return", "isImm", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmParser (2)", "Func": "isU1Imm", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17866, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "map_to_integral_tree_type", "(", "tree", "input_tree_type", ")", "{", "if", "(", "INTEGRAL_TYPE_P", "(", "TREE_TYPE", "(", "input_tree_type", ")", ")", ")", "return", "input_tree_type", ";"], "ground_truth": ["else", "{"], "File": "rs6000-builtin", "Func": "map_to_integral_tree_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17867, "Length": 22, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'s'", ")", "{", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "SubVer", "==", "'6'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'2'", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'m'", ")", "{", "isThumb", "=", "true", ";", "if", "(", "NoCPU", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SubVer", "==", "'5'", ")", "{", "if", "(", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'t'", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'e'", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SubVer", "==", "'4'", "&&", "Len", ">=", "Idx", "+", "<NUM_LIT>", "&&", "TT", "[", "Idx", "+", "<NUM_LIT>", "]", "==", "'t'", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "}", "if", "(", "isThumb", ")", "{", "if", "(", "<ISA_LIT>ArchFeature", ".", "empty", "(", ")", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";", "}", "if", "(", "triple", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "<ISA_LIT>ArchFeature", ".", "empty", "(", ")", ")", "<ISA_LIT>ArchFeature", "=", "<STR_LIT>", ";", "else", "<ISA_LIT>ArchFeature", "+=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMMCTargetDesc58", "Func": "ParseARMTriple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17868, "Length": 258, "Cover_Rate": 0.5212121212121212, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)1", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17869, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "No<ISA_LIT>", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false", ";"], "ground_truth": ["HasZeroCycleZeroing", "=", "false", ";"], "File": "ARMSubtarget56", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17870, "Length": 92, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo (2)2", "Func": "isSubImmOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17871, "Length": 34, "Cover_Rate": 0.576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerShuffleAsInsertPS", "(", "const", "SDLoc", "&", "DL", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "APInt", "&", "Zeroable", ",", "SelectionDAG", "&", "DAG", ")", "{", "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "InsertPSMask", "=", "<NUM_LIT>", ";", "if", "(", "!", "matchShuffleAsInsertPS", "(", "V1", ",", "V2", ",", "InsertPSMask", ",", "Zeroable", ",", "Mask", ",", "DAG", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "DAG", ".", "getTargetConstant", "(", "InsertPSMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleAsInsertPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17872, "Length": 113, "Cover_Rate": 0.9186991869918699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", "return", "new", "Darwin<ISA_LIT>_64AsmBackend", "(", "T", ",", "CPU", ")", ";"], "ground_truth": ["if", "(", "TheTriple", ".", "isOSWindows", "(", ")", "&&", "TheTriple", ".", "getEnvironment", "(", ")", "!=", "Triple", "::", "ELF", ")", "return", "new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "true", ",", "CPU", ")", ";"], "File": "X86AsmBackend46", "Func": "createX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17873, "Length": 62, "Cover_Rate": 0.496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Addr", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "LD", ")", "||", "LD", "->", "isPredecessorOf", "(", "User", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "Vector", ".", "getNode", "(", ")", ")", ")", "continue", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint32_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "Inc", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "IsLaneOp", ")", "{", "Ops", ".", "push_back", "(", "Vector", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Addr", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "EVT", "Tys", "[", "<NUM_LIT>", "]", "=", "{", "VT", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "Tys", ")", ";", "unsigned", "NewOp", "=", "IsLaneOp", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOp", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "MemVT", ",", "LoadSDN", "->", "getMemOperand", "(", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "NewResults", ";", "NewResults", ".", "push_back", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ")", ";", "NewResults", ".", "push_back", "(", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "LD", ",", "NewResults", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "DCI", ".", "CombineTo", "(", "User", ",", "SDValue", "(", "UpdN", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering117", "Func": "performPostLD1Combine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17874, "Length": 351, "Cover_Rate": 0.5735294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_xcoff_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "int", "smclass", ";", "static", "const", "char", "*", "const", "suffix", "[", "<NUM_LIT>", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "flags", "&", "SECTION_EXCLUDE", ")", "smclass", "=", "<NUM_LIT>", ";", "else", "if", "(", "flags", "&", "SECTION_DEBUG", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "name", ")", ";"], "ground_truth": ["return", ";"], "File": "powerpcspe", "Func": "rs6000_xcoff_asm_named_section", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17875, "Length": 72, "Cover_Rate": 0.5142857142857142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MI", ";", "++", "MBBI", ";", "assert", "(", "MBBI", "!=", "Entry", "->", "end", "(", ")", "&&", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "MBBI", "->", "eraseFromParent", "(", ")", ";", "bool", "RemovedAllMTVRSAVEs", "=", "true", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "isReturnBlock", "(", ")", ")", "{", "bool", "FoundIt", "=", "false", ";", "for", "(", "MBBI", "=", "I", "->", "end", "(", ")", ";", "MBBI", "!=", "I", "->", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MBBI", "->", "eraseFromParent", "(", ")", ";", "FoundIt", "=", "true", ";", "break", ";", "}", "}", "RemovedAllMTVRSAVEs", "&=", "FoundIt", ";", "}", "}", "if", "(", "RemovedAllMTVRSAVEs", ")", "{", "MBBI", "=", "MI", ";", "assert", "(", "MBBI", "!=", "Entry", "->", "begin", "(", ")", "&&", "<STR_LIT>", ")", ";", "--", "MBBI", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["MBBI", "->", "eraseFromParent", "(", ")", ";"], "File": "PPCFrameLowering (2)", "Func": "RemoveVRSaveCode", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17876, "Length": 181, "Cover_Rate": 0.8080357142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstantFP", "(", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ")", ";"], "File": "X86ISelLowering191", "Func": "getZeroVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17877, "Length": 81, "Cover_Rate": 0.3665158371040724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PI2", "!=", "MBB", "->", "pred_end", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Pred", "->", "isLayoutSuccessor", "(", "MBB", ")", ")", "return", "false", ";", "if", "(", "Pred", "->", "empty", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "::", "const_iterator", "I", "=", "Pred", "->", "end", "(", ")", ";", "while", "(", "I", "!=", "Pred", "->", "begin", "(", ")", "&&", "!", "(", "--", "I", ")", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", ")", ";", "return", "!", "I", "->", "getDesc", "(", ")", ".", "isBarrier", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter8", "Func": "isBlockOnlyReachableByFallthrough", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17878, "Length": 86, "Cover_Rate": 0.49142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_compressdi128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_compress_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17879, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "(", "__m128d_u", "*", ")", "__P", "=", "__A", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_storeu_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17880, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "arrayed", "=", "imgType", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["return", "arrayed", "?", "numComps", "+", "<NUM_LIT>", ":", "numComps", ";"], "File": "SPIRVOpenCLBIFs", "Func": "getNumSizeComponents", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17881, "Length": 25, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "CI", "->", "getZExtValue", "(", ")", ")", ")", ";", "return", "ImmReg", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", "&&", "CI", "->", "isNegative", "(", ")", ")", "{", "unsigned", "Imm", "=", "(", "unsigned", ")", "~", "(", "CI", "->", "getSExtValue", "(", ")", ")", ";", "bool", "UseImm", "=", "isThumb2", "?", "(", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ":", "(", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ";", "if", "(", "UseImm", ")", "{", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ImmReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Imm", ")", ")", ";", "return", "ImmReg", ";", "}", "}", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "DestReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "Idx", "=", "MCP", ".", "getConstantPoolIndex", "(", "C", ",", "Align", ")", ";", "if", "(", "isThumb2", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ")", ";", "else", "{", "DestReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFastISel (2)", "Func": "ARMMaterializeInt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17882, "Length": 371, "Cover_Rate": 0.8082788671023965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FP", "=", "<STR_LIT>", ";", "unsigned", "ZERO", "=", "<STR_LIT>", ";", "unsigned", "ADDu", "=", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "&", "<STR_LIT>", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "adjustStackPtr", "(", "SP", ",", "-", "StackSize", ",", "MBB", ",", "MBBI", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "-", "StackSize", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "if", "(", "CSI", ".", "size", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "++", "MBBI", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "I", "=", "CSI", ".", "begin", "(", ")", ",", "E", "=", "CSI", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "I", "->", "getFrameIdx", "(", ")", ")", ";", "unsigned", "Reg", "=", "I", "->", "getReg", "(", ")", ";", "{", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "<NUM_LIT>", ")", ",", "Offset", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "<ISA_LIT>FI", "->", "callsEhReturn", "(", ")", ")", "{"], "File": "Cpu0SEFrameLowering", "Func": "emitPrologue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17883, "Length": 292, "Cover_Rate": 0.36228287841191065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SM", ".", "onNot", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onOr", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onLShift", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onRShift", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onXor", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onAnd", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SM", ".", "onMod", "(", ")", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "SMLoc", "OffsetLoc", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Val", "=", "nullptr", ";", "StringRef", "ID", ";", "InlineAsmIdentifierInfo", "Info", ";", "ParseError", "=", "ParseIntelOffsetOperator", "(", "Val", ",", "ID", ",", "Info", ",", "End", ")", ";", "if", "(", "ParseError", ")", "return", "true", ";", "StringRef", "ErrMsg", ";", "ParseError", "=", "SM", ".", "onOffset", "(", "Val", ",", "OffsetLoc", ",", "ID", ",", "Info", ",", "isParsingInlineAsm", "(", ")", ",", "ErrMsg", ")", ";", "if", "(", "ParseError", ")", "return", "Error", "(", "SMLoc", "::", "getFromPointer", "(", "Name", ".", "data", "(", ")", ")", ",", "ErrMsg", ")", ";", "}", "else", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "X86AsmParser117", "Func": "ParseIntelNamedOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17884, "Length": 222, "Cover_Rate": 0.74, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getName", "(", ")", "const", "{", "return", "(", "Available", ".", "getID", "(", ")", "==", "<ISA_LIT>SchedStrategy", "::", "TopQID", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TPCMachineScheduler", "Func": "getName", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17885, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "SICAsmBackend", "Func": "relaxInstruction", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17886, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_div_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_divps_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_div_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17887, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "TargetInstrInfo", "&", "tii", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TII", "(", "tii", ")", "{"], "ground_truth": ["}"], "File": "BPFRegisterInfo12", "Func": "BPFRegisterInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17888, "Length": 21, "Cover_Rate": 0.9130434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "llvm", "::", "create<ISA_LIT>16TargetLowering", "(", "TM", ")", ";"], "ground_truth": ["return", "llvm", "::", "create<ISA_LIT>SETargetLowering", "(", "TM", ")", ";"], "File": "MipsISelLowering (2)", "Func": "create", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17889, "Length": 28, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Reg", ".", "Modifiers", "==", "-", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Reg", ".", "Modifiers", ")", ")", ";"], "ground_truth": ["addRegOperands", "(", "Inst", ",", "N", ")", ";"], "File": "AMDGPUAsmParser60", "Func": "addRegWithInputModsOperands", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17890, "Length": 30, "Cover_Rate": 0.6976744186046512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isPowerOf2_32", "(", "SegLen", ")", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "SegList", ";", "if", "(", "SM", ".", "MaxSrc", "==", "-", "<NUM_LIT>", ")", "return", "SegList", ";", "unsigned", "Shift", "=", "Log2_32", "(", "SegLen", ")", ";", "BitVector", "Segs", "(", "alignTo", "(", "SM", ".", "MaxSrc", "+", "<NUM_LIT>", ",", "SegLen", ")", ">>", "Shift", ")", ";", "for", "(", "int", "M", ":", "SM", ".", "Mask", ")", "{", "if", "(", "M", ">=", "<NUM_LIT>", ")", "Segs", ".", "set", "(", "M", ">>", "Shift", ")", ";", "}", "for", "(", "unsigned", "B", ":", "Segs", ".", "set_bits", "(", ")", ")", "SegList", ".", "push_back", "(", "B", ")", ";"], "ground_truth": ["return", "SegList", ";"], "File": "HexagonISelDAGToDAGHVX7", "Func": "getInputSegmentList", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17891, "Length": 100, "Cover_Rate": 0.8547008547008547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "adds6_0ExtOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "adds6_0ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17892, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter (2)", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17893, "Length": 46, "Cover_Rate": 0.5287356321839081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchConditionAlways", "(", "MCInst", "&", "MI", ",", "uint64_t", "insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeAS", "(", "MI", ",", "insn", ",", "Address", ",", "Decoder", ")", ";"], "File": "VEDisassembler", "Func": "DecodeBranchConditionAlways", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17894, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_popcnt_epi8", "(", "__mmask16", "__U", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vpopcountb_v16qi_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v16qi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512bitalgintrin", "Func": "_mm_maskz_popcnt_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17895, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrndaq_f32", "(", "float32x4_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "__builtin_neon_vrintav4sf", "(", "__a", ")", ";"], "File": "arm", "Func": "neon_vrndaq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17896, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmaq_m", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vmaxnmaq_m_f32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxnmaq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17897, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getMatchingLoType", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "ELFRelocationEntry", "&", "Reloc", ")", "{", "unsigned", "Type", "=", "Reloc", ".", "Type", ";", "if", "(", "Type", "==", "ELF", "::", "R_MIPS_HI16", ")", "return", "ELF", "::", "R_MIPS_LO16", ";", "if", "(", "Type", "==", "ELF", "::", "R_MICROMIPS_HI16", ")", "return", "ELF", "::", "R_MICROMIPS_LO16", ";", "if", "(", "Type", "==", "ELF", "::", "R_MIPS16_HI16", ")", "return", "ELF", "::", "R_MIPS16_LO16", ";", "const", "MCSymbolData", "&", "SD", "=", "Asm", ".", "getSymbolData", "(", "*", "Reloc", ".", "Symbol", ")", ";", "if", "(", "MCELF", "::", "GetBinding", "(", "SD", ")", "!=", "ELF", "::", "STB_LOCAL", ")", "return", "ELF", "::", "R_MIPS_NONE", ";", "if", "(", "Type", "==", "ELF", "::", "R_MIPS_GOT16", ")", "return", "ELF", "::", "R_MIPS_LO16", ";", "if", "(", "Type", "==", "ELF", "::", "R_MICROMIPS_GOT16", ")", "return", "ELF", "::", "R_MICROMIPS_LO16", ";"], "ground_truth": ["if", "(", "Type", "==", "ELF", "::", "R_MIPS16_GOT16", ")", "return", "ELF", "::", "R_MIPS16_LO16", ";"], "File": "MipsELFObjectWriter53", "Func": "getMatchingLoType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17898, "Length": 133, "Cover_Rate": 0.9568345323741008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NewMI2", ".", "clearFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoSWrap", ")", ";", "NewMI2", ".", "clearFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoUWrap", ")", ";", "NewMI2", ".", "clearFlag", "(", "MachineInstr", "::", "MIFlag", "::", "IsExact", ")", ";", "MachineOperand", "*", "OldFlagDef1", "=", "OldMI1", ".", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ";", "MachineOperand", "*", "OldFlagDef2", "=", "OldMI2", ".", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ";", "assert", "(", "!", "OldFlagDef1", "==", "!", "OldFlagDef2", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "OldFlagDef1", "||", "!", "OldFlagDef2", ")", "return", ";", "assert", "(", "OldFlagDef1", "->", "isDead", "(", ")", "&&", "OldFlagDef2", "->", "isDead", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "*", "NewFlagDef1", "=", "NewMI1", ".", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ";", "MachineOperand", "*", "NewFlagDef2", "=", "NewMI2", ".", "findRegisterDefOperand", "(", "<STR_LIT>", ")", ";", "assert", "(", "NewFlagDef1", "&&", "NewFlagDef2", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["NewFlagDef1", "->", "setIsDead", "(", ")", ";"], "File": "X86InstrInfo (2)3", "Func": "setSpecialOperandAttr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17899, "Length": 130, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NOPInsertion", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17900, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isShifter", "(", ")", ")", "return", "false", ";", "<STR_LIT>", "ST", "=", "<STR_LIT>", "(", "Shifter", ".", "Val", ")", ";"], "ground_truth": ["if", "(", "ST", "!=", "<STR_LIT>", ")", "return", "false", ";"], "File": "ARM64AsmParser", "Func": "isMovImm32Shifter", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17901, "Length": 29, "Cover_Rate": 0.4461538461538462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Subtarget", ".", "usesFunctionDescriptors", "(", ")", ")", "prepareDescriptorIndirectCall", "(", "DAG", ",", "Callee", ",", "Glue", ",", "Chain", ",", "CallSeqStart", ",", "CS", ",", "dl", ",", "hasNest", ",", "Subtarget", ")", ";", "else", "prepareIndirectCall", "(", "DAG", ",", "Callee", ",", "Glue", ",", "Chain", ",", "dl", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "buildCallOperands", "(", "Ops", ",", "CallConv", ",", "dl", ",", "isTailCall", ",", "isVarArg", ",", "isPatchPoint", ",", "hasNest", ",", "DAG", ",", "RegsToPass", ",", "Glue", ",", "Chain", ",", "Callee", ",", "SPDiff", ",", "Subtarget", ",", "isIndirect", ")", ";", "if", "(", "isTailCall", ")", "{", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "assert", "(", "CallOpc", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ".", "setHasTailCall", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "std", "::", "array", "<", "EVT", ",", "<NUM_LIT>", ">", "ReturnTypes", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "ReturnTypes", ",", "Ops", ")", ";"], "File": "PPCISelLowering103", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17902, "Length": 217, "Cover_Rate": 0.43227091633466136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_loaddqudi512_mask", "(", "(", "const", "__v8di", "*", ")", "__P", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_maskz_loadu_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17903, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UseI", "->", "getOperand", "(", "OpIdx", ")", ".", "setTargetFlags", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "UseI", "->", "isCopy", "(", ")", "&&", "Register", "::", "isVirtualRegister", "(", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "uncheckUsesOf", "(", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "FI", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64StackTaggingPreRA", "Func": "uncheckUsesOf", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17904, "Length": 58, "Cover_Rate": 0.327683615819209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "uint16_t", "Register", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler42", "Func": "DecodeGPR64noxzrRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17905, "Length": 41, "Cover_Rate": 0.6307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "this", "->", "m_insn_fma_head_map", "=", "new", "hash_map", "<", "rtx_insn", "*", ",", "fma_node", "*", ">", ";", "this", "->", "m_fma_forests", ".", "clear", "(", ")", ";"], "ground_truth": ["this", "->", "m_next_forest_id", "=", "<NUM_LIT>", ";"], "File": "cortex-a57-fma-steering", "Func": "func_fma_steering", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17906, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Ops", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Ops", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Ops", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Ops", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG5", "Func": "getIntOperandFromRegisterString", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17907, "Length": 45, "Cover_Rate": 0.30405405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS_32BIT", ")", "return", "true", ";", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Ptr", ")", ")", "return", "<STR_LIT>", "(", "Arg", ")", ";"], "ground_truth": ["const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";"], "File": "AMDGPUInstrInfo15", "Func": "isUniformMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17908, "Length": 49, "Cover_Rate": 0.4224137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameReg", "=", "RI", "->", "getFrameRegister", "(", "MF", ")", ";", "unsigned", "OffsetBytes", "=", "<NUM_LIT>", "*", "(", "getStackWidth", "(", "MF", ")", "*", "<NUM_LIT>", ")", ";", "int", "UpperBound", "=", "FI", "==", "-", "<NUM_LIT>", "?", "MFI", "->", "getNumObjects", "(", ")", ":", "FI", ";", "for", "(", "int", "i", "=", "MFI", "->", "getObjectIndexBegin", "(", ")", ";", "i", "<", "UpperBound", ";", "++", "i", ")", "{", "OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "MFI", "->", "getObjectAlignment", "(", "i", ")", ")", ";", "OffsetBytes", "+=", "MFI", "->", "getObjectSize", "(", "i", ")", ";"], "ground_truth": ["OffsetBytes", "=", "alignTo", "(", "OffsetBytes", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUFrameLowering3", "Func": "getFrameIndexReference", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17909, "Length": 90, "Cover_Rate": 0.5202312138728323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "scale", "=", "SCALE_FOR_INDEX_P", "(", "scale_rtx", ")", ")", "==", "-", "<NUM_LIT>", ")", "return", "CRX_INVALID", ";", "break", ";", "default", ":", "return", "CRX_INVALID", ";", "}", "break", ";", "case", "POST_INC", ":", "case", "POST_DEC", ":", "retval", "=", "CRX_POST_INC", ";", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "side_effect", "=", "addr", ";", "break", ";", "case", "POST_MODIFY", ":", "retval", "=", "CRX_POST_INC", ";", "base", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "side_effect", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "base", "!=", "XEXP", "(", "side_effect", ",", "<NUM_LIT>", ")", ")", "return", "CRX_INVALID", ";", "switch", "(", "GET_CODE", "(", "side_effect", ")", ")", "{", "case", "PLUS", ":", "case", "MINUS", ":", "disp", "=", "XEXP", "(", "side_effect", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "RTX_SIGNED_INT_FITS_N_BITS", "(", "disp", ",", "<NUM_LIT>", ")", ")", "return", "CRX_INVALID", ";", "break", ";", "default", ":", "return", "CRX_INVALID", ";", "}", "break", ";", "default", ":", "return", "CRX_INVALID", ";", "}", "if", "(", "base", "&&", "!", "crx_addr_reg_p", "(", "base", ")", ")", "return", "CRX_INVALID", ";", "if", "(", "index", "&&", "!", "crx_addr_reg_p", "(", "index", ")", ")", "return", "CRX_INVALID", ";", "out", "->", "base", "=", "base", ";", "out", "->", "index", "=", "index", ";", "out", "->", "disp", "=", "disp", ";", "out", "->", "scale", "=", "scale", ";"], "ground_truth": ["out", "->", "side_effect", "=", "side_effect", ";"], "File": "crx", "Func": "crx_decompose_address", "Target": "crx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17910, "Length": 199, "Cover_Rate": 0.31687898089171973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "if", "(", "Reg", ")", "return", "Reg", ";"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering157", "Func": "getRegisterByName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17911, "Length": 42, "Cover_Rate": 0.711864406779661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", ",", "Subtarget", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "SNESISelDAGToDAG", "Func": "SNESDAGToDAGISel", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17912, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "CE", ")", ")", ";"], "ground_truth": ["}"], "File": "AVRMCELFStreamer", "Func": "createAVRELFStreamer", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17913, "Length": 24, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "(", "Op", ")", ")", "return", "MCTargetAsmParser", "::", "Match_Success", ";", "break", ";", "case", "MCK_MISC", ":", "if", "(", "Op", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "(", "Op", ")", ")", "return", "MCTargetAsmParser", "::", "Match_Success", ";", "break", ";", "}"], "ground_truth": ["return", "Match_InvalidOperand", ";"], "File": "VEAsmParser1", "Func": "validateTargetOperandClass", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17914, "Length": 47, "Cover_Rate": 0.34306569343065696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_set1_pi8", "(", "char", "__b", ")", "{", "unsigned", "int", "__w", "=", "(", "unsigned", "char", ")", "__b", "<<", "<NUM_LIT>", "|", "(", "unsigned", "char", ")", "__b", ";", "unsigned", "int", "__i", "=", "__w", "<<", "<NUM_LIT>", "|", "__w", ";"], "ground_truth": ["return", "_mm_set1_pi32", "(", "__i", ")", ";"], "File": "mmintrin4", "Func": "_mm_set1_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17915, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "else", "MO", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";"], "ground_truth": ["}"], "File": "M88kInstPrinter", "Func": "printPCRelOperand", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17916, "Length": 32, "Cover_Rate": 0.45714285714285713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "::", "mmo_iterator", "MMOBegin", "=", "MI", ".", "memoperands_begin", "(", ")", ";", "MachineInstr", "::", "mmo_iterator", "MMOEnd", "=", "MI", ".", "memoperands_end", "(", ")", ";", "MVT", "PVT", "=", "getPointerTy", "(", "MF", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "(", "PVT", "==", "<STR_LIT>", "||", "PVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "FP", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "SP", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "MachineInstrBuilder", "MIB", ";", "const", "int64_t", "LabelOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "const", "int64_t", "SPOffset", "=", "<NUM_LIT>", "*", "PVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "PtrLoadOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "IJmpOpc", "=", "(", "PVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineBasicBlock", "*", "thisMBB", "=", "MBB", ";", "if", "(", "MF", "->", "getMMI", "(", ")", ".", "getModule", "(", ")", "->", "getModuleFlag", "(", "<STR_LIT>", ")", ")", "{", "thisMBB", "=", "emitLongJmpShadowStackFix", "(", "MI", ",", "thisMBB", ")", ";", "}", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "FP", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "setMemRefs", "(", "MMOBegin", ",", "MMOEnd", ")", ";", "MIB", "=", "BuildMI", "(", "*", "thisMBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "PtrLoadOpc", ")", ",", "Tmp", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "{", "if", "(", "i", "==", "<STR_LIT>", ")", "MIB", ".", "addDisp", "(", "MI", ".", "getOperand", "(", "i", ")", ",", "LabelOffset", ")", ";"], "ground_truth": ["else", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "i", ")", ")", ";"], "File": "X86ISelLowering", "Func": "emitEHSjLjLongJmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17917, "Length": 321, "Cover_Rate": 0.5988805970149254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AM", ".", "isDispAddrType", "(", ")", ")", "return", "false", ";", "return", "isInt", "(", "AM", ".", "getDispSize", "(", ")", "-", "<NUM_LIT>", ",", "AM", ".", "Disp", ")", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "doesDispFitFI", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17918, "Length": 29, "Cover_Rate": 0.7631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NF", ")", ";", "SDValue", "StoreVal", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", ";", "Operands", ".", "push_back", "(", "StoreVal", ")", ";", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ")", ";", "if", "(", "IsStrided", ")", "{", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ")", ";", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ")", ";", "Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Operands", ".", "push_back", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", "+", "NF", ")", ")", ";"], "File": "RISCVISelDAGToDAG2", "Func": "selectVSSEGMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17919, "Length": 135, "Cover_Rate": 0.4090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm512_sll_epi32", "(", "__m512i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pslld512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_sll_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17920, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBGen", "=", "make_unique", "<", "const", "MachineInstr", "*", "[", "]", ">", "(", "NbReg", ")", ";", "std", "::", "fill", "(", "BBGen", ".", "get", "(", ")", ",", "BBGen", ".", "get", "(", ")", "+", "NbReg", ",", "nullptr", ")", ";", "BitVector", "&", "BBKillSet", "=", "Kill", "[", "&", "MBB", "]", ";", "BBKillSet", ".", "resize", "(", "NbReg", ")", ";", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "bool", "IsADRP", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "if", "(", "IsADRP", "||", "!", "ADRPMode", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "(", "!", "ADRPMode", "&&", "!", "MO", ".", "isUse", "(", ")", ")", "||", "(", "ADRPMode", "&&", "(", "!", "IsADRP", "||", "!", "MO", ".", "isDef", "(", ")", ")", ")", ")", "continue", ";", "unsigned", "CurReg", "=", "MO", ".", "getReg", "(", ")", ";", "MapRegToId", "::", "const_iterator", "ItCurRegId", "=", "RegToId", ".", "find", "(", "CurReg", ")", ";", "if", "(", "ItCurRegId", "==", "RegToId", ".", "end", "(", ")", ")", "continue", ";", "CurReg", "=", "ItCurRegId", "->", "second", ";", "if", "(", "!", "BBGen", "[", "CurReg", "]", "&&", "!", "BBKillSet", ".", "test", "(", "CurReg", ")", ")", "getSet", "(", "ReachableUses", ",", "MBB", ",", "CurReg", ",", "NbReg", ")", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "BBGen", "[", "CurReg", "]", ")", "getUses", "(", "ColorOpToReachedUses", ",", "CurReg", ",", "*", "BBGen", "[", "CurReg", "]", ")", ".", "insert", "(", "&", "MI", ")", ";", "}", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isRegMask", "(", ")", ")", "continue", ";", "const", "uint32_t", "*", "PreservedRegs", "=", "MO", ".", "getRegMask", "(", ")", ";", "for", "(", "const", "auto", "Entry", ":", "RegToId", ")", "{", "unsigned", "Reg", "=", "Entry", ".", "second", ";", "if", "(", "MachineOperand", "::", "clobbersPhysReg", "(", "PreservedRegs", ",", "Entry", ".", "first", ")", ")", "{"], "ground_truth": ["BBGen", "[", "Reg", "]", "=", "ADRPMode", "?", "&", "MI", ":", "nullptr", ";"], "File": "AArch64CollectLOH22", "Func": "initReachingDef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17921, "Length": 310, "Cover_Rate": 0.5040650406504065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "make_unique", "<", "<ISA_LIT>ELFObjectWriter", ">", "(", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "Nios2ELFObjectWriter1", "Func": "createNios2ELFObjectWriter", "Target": "Nios2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17922, "Length": 12, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "<ISA_LIT>Subtarget", "::", "classifyBlockAddressReference", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "M680x0Subtarget", "Func": "classifyBlockAddressReference", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17923, "Length": 12, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "MCExpr", "*", "Value", ";"], "ground_truth": ["if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";"], "File": "MipsAsmParser (2)4", "Func": "parseDirectiveDtpRelWord", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17924, "Length": 27, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "=", "ELF", "::", "R_MIPS_TLS_TPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_TPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_LDM", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_DTPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_TLS_DTPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_PC16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_OFST", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_HI16", ",", "Type", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "setRType", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_GPREL16", ",", "Type", ")", ";", "Type", "=", "setRType2", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_SUB", ",", "Type", ")", ";", "Type", "=", "setRType3", "(", "(", "unsigned", ")", "ELF", "::", "R_MIPS_LO16", ",", "Type", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_HIGHER", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_HIGHEST", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_GOT_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_CALL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MIPS_CALL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_26_S1", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_GOT16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_PC16_S1", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_CALL16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_GOT_DISP", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_GOT_PAGE", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_GOT_OFST", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_GD", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_LDM", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_DTPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_DTPREL_LO16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_TPREL_HI16", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_MICROMIPS_TLS_TPREL_LO16", ";"], "ground_truth": ["break", ";"], "File": "MipsELFObjectWriter30", "Func": "GetRelocType", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17925, "Length": 424, "Cover_Rate": 0.5319949811794228, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "tmp", ")", ")", ";", "*", "valuep", "=", "emit_library_call_value", "(", "get_tls_get_addr", "(", ")", ",", "NULL_RTX", ",", "LCT_PURE", ",", "Pmode", ",", "reg", ",", "Pmode", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "return", "insns", ";"], "ground_truth": ["}"], "File": "csky", "Func": "csky_call_tls_get_addr", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17926, "Length": 46, "Cover_Rate": 0.30666666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "regno", "=", "FIRST_SSE_REG", ";", "else", "if", "(", "X87_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_FLOAT_RETURNS_IN_80387", ")", "regno", "=", "FIRST_FLOAT_REG", ";", "else", "regno", "=", "AX_REG", ";", "if", "(", "(", "fn", "||", "fntype", ")", "&&", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", ")", "{", "int", "sse_level", "=", "ix86_function_sseregparm", "(", "fntype", ",", "fn", ",", "false", ")", ";", "if", "(", "(", "sse_level", ">=", "<NUM_LIT>", "&&", "mode", "==", "SFmode", ")", "||", "(", "sse_level", "==", "<NUM_LIT>", "&&", "mode", "==", "DFmode", ")", ")", "regno", "=", "FIRST_SSE_REG", ";", "}", "gcc_assert", "(", "mode", "!=", "OImode", ")", ";"], "ground_truth": ["return", "gen_rtx_REG", "(", "orig_mode", ",", "regno", ")", ";"], "File": "i3864", "Func": "function_value_32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17927, "Length": 111, "Cover_Rate": 0.5692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "shift_cnt", "=", "<NUM_LIT>", ";", "FOR_EACH_VEC_ELT", "(", "LOOP_VINFO_LENS", "(", "loop_vinfo", ")", ",", "num_vectors_m1", ",", "rgc", ")", "if", "(", "rgc", "->", "type", ")", "shift_cnt", "+=", "num_vectors_m1", "+", "<NUM_LIT>", ";"], "ground_truth": ["add_stmt_cost", "(", "shift_cnt", ",", "scalar_stmt", ",", "NULL", ",", "NULL", ",", "NULL_TREE", ",", "<NUM_LIT>", ",", "vect_body", ")", ";"], "File": "rs6000", "Func": "adjust_vect_cost_per_loop", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17928, "Length": 46, "Cover_Rate": 0.6301369863013698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "~", "<ISA_LIT>ELFObjectWriter", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3ELFObjectWriter", "Func": "~LC3ELFObjectWriter", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17929, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Res", "=", "[", "&", "]", "{", "if", "(", "CP", "->", "isMachineConstantPoolEntry", "(", ")", ")", "return", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getMachineCPVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["else", "return", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";"], "File": "J2ISelLowering", "Func": "LowerConstantPool", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17930, "Length": 56, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Ctx", ";", "Mangler", "&", "Mang", ";", "AsmPrinter", "&", "Printer", ";", "public", ":", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "ctx", ",", "Mangler", "&", "mang", ",", "AsmPrinter", "&", "printer", ")", ":", "Ctx", "(", "ctx", ")", ",", "Mang", "(", "mang", ")", ",", "Printer", "(", "printer", ")", "{", "}", "void", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", ";", "MCOperand", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", ";"], "ground_truth": ["MCSymbol", "*", "GetGlobalAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", ";"], "File": "BPFMCInstLower8", "Func": "GetGlobalAddressSymbol", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17931, "Length": 84, "Cover_Rate": 0.9438202247191011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshrn_n_s16", "(", "int16x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "(", "int8x8_t", ")", "__builtin_neon_vrshrn_nv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrshrn_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17932, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_lra_p", "(", "void", ")", "{", "return", "mips_lra_flag", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_lra_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17933, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "AAPSubtarget", "Func": "anchor", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17934, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "UpdateDPP", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "Ty", ")", ";", "Function", "*", "PermLaneX16", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "{", "}", ")", ";", "Function", "*", "ReadLane", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ",", "{", "}", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "Idx", "++", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "ROW_SHR0", "|", "<NUM_LIT>", "<<", "Idx", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "if", "(", "ST", "->", "hasDPPBroadcasts", "(", ")", ")", "{", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST15", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "V", ",", "B", ".", "getInt32", "(", "DPP", "::", "BCAST31", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";", "}", "else", "{", "Value", "*", "const", "PermX", "=", "B", ".", "CreateCall", "(", "PermLaneX16", ",", "{", "V", ",", "V", ",", "B", ".", "getInt32", "(", "-", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "-", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ";", "V", "=", "buildNonAtomicBinOp", "(", "B", ",", "Op", ",", "V", ",", "B", ".", "CreateCall", "(", "UpdateDPP", ",", "{", "Identity", ",", "PermX", ",", "B", ".", "getInt32", "(", "DPP", "::", "QUAD_PERM_ID", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "B", ".", "getFalse", "(", ")", "}", ")", ")", ";"], "ground_truth": ["if", "(", "!", "ST", "->", "isWave32", "(", ")", ")", "{"], "File": "AMDGPUAtomicOptimizer10", "Func": "buildScan", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17935, "Length": 341, "Cover_Rate": 0.6987704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "ResVReg", "=", "createTypeVReg", "(", "MIRBuilder", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "get<ISA_LIT>TypeID", "(", "SampledType", ")", ")", ".", "addImm", "(", "Dim", ")", ".", "addImm", "(", "Depth", ")", ".", "addImm", "(", "Arrayed", ")", ".", "addImm", "(", "Multisampled", ")", ".", "addImm", "(", "Sampled", ")", ".", "addImm", "(", "ImageFormat", ")", ".", "addImm", "(", "AccessQual", ")", ";", "DT", ".", "add", "(", "TD", ",", "&", "MIRBuilder", ".", "getMF", "(", ")", ",", "ResVReg", ")", ";"], "ground_truth": ["return", "MIB", ";"], "File": "SPIRVGlobalRegistry1", "Func": "getOrCreateOpTypeImage", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17936, "Length": 85, "Cover_Rate": 0.4913294797687861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasSpecRestrict", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasSpecRestrict", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17937, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["rtx", "tmp", ";"], "File": "h83004", "Func": "h8300_expand_store", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 17938, "Length": 31, "Cover_Rate": 0.31, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_s16_p8", "(", "poly8x16_t", "__a", ")", "{", "return", "(", "int16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_s16_p8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17939, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Or", ",", "Bias", ")", ";", "EVT", "DestVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DestVT", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Sub", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "DestVT", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Sub", ")", ";"], "ground_truth": ["return", "Sub", ";"], "File": "X86ISelLowering116", "Func": "LowerUINT_TO_FP_i32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17940, "Length": 116, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";"], "ground_truth": ["return", "*", "this", ";"], "File": "TVMSubtarget", "Func": "initializeSubtargetDependencies", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17941, "Length": 23, "Cover_Rate": 0.46938775510204084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsConstantImm", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "(", "Imm", "!=", "<NUM_LIT>", ")", "&&", "VK", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser16", "Func": "isUImm10Lsb00NonZero", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17942, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "lra_in_progress", "&&", "mode", "==", "SDmode", ")", "return", "DDmode", ";"], "ground_truth": ["return", "mode", ";"], "File": "rs6000", "Func": "rs6000_secondary_memory_needed_mode", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17943, "Length": 14, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "HRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "HII", ".", "loadRegFromStackSlot", "(", "B", ",", "It", ",", "TmpR1", ",", "FI", ",", "RC", ",", "HRI", ")", ";", "expandLoadVec", "(", "B", ",", "std", "::", "prev", "(", "It", ")", ",", "MRI", ",", "HII", ",", "NewRegs", ")", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstR", ")", ".", "addReg", "(", "TmpR1", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "TmpR0", ",", "RegState", "::", "Kill", ")", ";"], "ground_truth": ["NewRegs", ".", "push_back", "(", "TmpR0", ")", ";"], "File": "HexagonFrameLowering13", "Func": "expandLoadVecPred", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17944, "Length": 95, "Cover_Rate": 0.34296028880866425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "VT", "==", "XLenVT", ")", "{", "auto", "*", "ConstNode", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", ";", "if", "(", "ConstNode", "->", "isNullValue", "(", ")", ")", "{", "SDValue", "New", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ",", "XLenVT", ")", ";", "ReplaceNode", "(", "Node", ",", "New", ".", "getNode", "(", ")", ")", ";", "return", ";", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "SDLoc", "DL", "(", "Node", ")", ";", "SDValue", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "int", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "VT", ")", ";", "ReplaceNode", "(", "Node", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "TFI", ",", "Imm", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "RISCVISelDAGToDAG32", "Func": "Select", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17945, "Length": 167, "Cover_Rate": 0.6653386454183267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Qm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "int", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "imm", "==", "<NUM_LIT>", ")", "imm", "=", "INT32_MIN", ";", "else", "imm", "*=", "-", "<NUM_LIT>", ";", "}"], "ground_truth": ["if", "(", "imm", "!=", "INT32_MIN", ")", "imm", "*=", "(", "<NUM_LIT>", "<<", "shift", ")", ";"], "File": "ARMDisassembler15", "Func": "DecodeMveAddrModeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17946, "Length": 99, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";"], "ground_truth": ["}"], "File": "MSP430Subtarget22", "Func": "getDataLayout", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17947, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LO", ",", "HI", ";", "SDValue", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "N1", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Chain", ")", ";", "Chain", "=", "SDValue", "(", "N1", ",", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "LO", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "N1", ",", "<NUM_LIT>", ")", ")", ";", "HI", "=", "DAG", ".", "getCopyFromReg", "(", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "LO", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "N1", ",", "<NUM_LIT>", ")", ")", ";", "HI", "=", "DAG", ".", "getCopyFromReg", "(", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "LO", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "getExtendedControlRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17948, "Length": 180, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Blocks", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Blocks", ".", "push_back", "(", "&", "MBB", ")", ";", "if", "(", "collectCmovCandidates", "(", "Blocks", ",", "AllCmovGroups", ",", "true", ")", ")", "{", "for", "(", "auto", "&", "Group", ":", "AllCmovGroups", ")", "{", "if", "(", "ForceMemOperand", "&&", "!", "ForceAll", "&&", "llvm", "::", "none_of", "(", "Group", ",", "[", "&", "]", "(", "MachineInstr", "*", "I", ")", "{", "return", "I", "->", "mayLoad", "(", ")", ";", "}", ")", ")", "continue", ";", "Changed", "=", "true", ";", "convertCmovInstsToBranches", "(", "Group", ")", ";", "}", "}", "if", "(", "ForceAll", ")", "return", "Changed", ";", "}", "SmallVector", "<", "MachineLoop", "*", ",", "<NUM_LIT>", ">", "Loops", "(", "MLI", "->", "begin", "(", ")", ",", "MLI", "->", "end", "(", ")", ")", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "int", ")", "Loops", ".", "size", "(", ")", ";", "++", "i", ")", "for", "(", "MachineLoop", "*", "Child", ":", "Loops", "[", "i", "]", "->", "getSubLoops", "(", ")", ")", "Loops", ".", "push_back", "(", "Child", ")", ";"], "File": "X86CmovConversion (2)1", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17949, "Length": 164, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>InsertVSETVLIPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI", "Func": "RISCVInsertVSETVLI", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17950, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "Opc", "=", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "Flag", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ")", ";"], "File": "MSP430ISelLowering14", "Func": "LowerReturn", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17951, "Length": 107, "Cover_Rate": 0.34076433121019106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModeIEEERndNear", "=", "false", ";", "UseBSBScheduling", "=", "false", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget (2)", "Func": "initializeEnvironment", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17952, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "RegNum", ",", "Val", ",", "S", ",", "E", ")", ";"], "ground_truth": ["}"], "File": "MSP430AsmParser", "Func": "CreateMem", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17953, "Length": 16, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "canLowerToLDG", "(", "MemSDNode", "*", "N", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "unsigned", "CodeAddrSpace", ",", "MachineFunction", "*", "F", ")", "{", "if", "(", "!", "Subtarget", ".", "hasLDG", "(", ")", "||", "CodeAddrSpace", "!=", "<STR_LIT>", "::", "GLOBAL", ")", "return", "false", ";", "if", "(", "N", "->", "isInvariant", "(", ")", ")", "return", "true", ";", "bool", "IsKernelFn", "=", "isKernelFunction", "(", "F", "->", "getFunction", "(", ")", ")", ";", "SmallVector", "<", "const", "Value", "*", ",", "<NUM_LIT>", ">", "Objs", ";"], "ground_truth": ["getUnderlyingObjects", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "Objs", ")", ";"], "File": "NVPTXISelDAGToDAG (2)", "Func": "canLowerToLDG", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17954, "Length": 87, "Cover_Rate": 0.5337423312883436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AddrRegs", "[", "I", "]", "=", "MI", ".", "getOperand", "(", "DimIdx", "+", "I", ")", ".", "getReg", "(", ")", ";", "assert", "(", "B", ".", "getMRI", "(", ")", "->", "getType", "(", "AddrRegs", "[", "I", "]", ")", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["auto", "VAddr", "=", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "NumVAddrs", ",", "<NUM_LIT>", ")", ",", "AddrRegs", ")", ";"], "File": "AMDGPULegalizerInfo40", "Func": "convertImageAddrToPacked", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17955, "Length": 62, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitFrameDirective", "(", ")", ";", "const", "char", "*", "getCurrentABIString", "(", ")", "const", ";", "void", "EmitFunctionEntryLabel", "(", ")", "override", ";", "void", "EmitFunctionBodyStart", "(", ")", "override", ";", "void", "EmitFunctionBodyEnd", "(", ")", "override", ";", "bool", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "override", ";", "bool", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "override", ";", "bool", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "override", ";", "void", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printUnsignedImm", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printUnsignedImm8", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printMemOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printMemOperandEA", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "printFCCOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", "=", "nullptr", ")", ";", "void", "printRegisterList", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";", "void", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "override", ";", "void", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "override", ";"], "ground_truth": ["void", "PrintDebugValueComment", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "OS", ")", ";"], "File": "MipsAsmPrinter35", "Func": "getTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17956, "Length": 242, "Cover_Rate": 0.3903225806451613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_storelps", "(", "(", "__v2sf", "*", ")", "__P", ",", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_storel_pi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17957, "Length": 15, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "flags", ")", "{", "fprintf", "(", "stderr", ",", "DEBUG_FMT_S", ",", "string", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "start_column", "+=", "fprintf", "(", "stderr", ",", "DEBUG_FMT_WX", ",", "string", ",", "flags", ")", ";", "cur_column", "=", "start_column", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_elements", ";", "i", "++", ")", "{", "bool", "invert", "=", "opts", "[", "i", "]", ".", "invert", ";", "const", "char", "*", "name", "=", "opts", "[", "i", "]", ".", "name", ";", "const", "char", "*", "no_str", "=", "<STR_LIT>", ";", "HOST_WIDE_INT", "mask", "=", "opts", "[", "i", "]", ".", "mask", ";", "size_t", "len", "=", "comma_len", "+", "prefix_len", "+", "strlen", "(", "name", ")", ";", "if", "(", "!", "invert", ")", "{", "if", "(", "(", "flags", "&", "mask", ")", "==", "<NUM_LIT>", ")", "{", "no_str", "=", "<STR_LIT>", ";", "len", "+=", "strlen", "(", "<STR_LIT>", ")", ";", "}", "flags", "&=", "~", "mask", ";", "}", "else", "{", "if", "(", "(", "flags", "&", "mask", ")", "!=", "<NUM_LIT>", ")", "{", "no_str", "=", "<STR_LIT>", ";", "len", "+=", "strlen", "(", "<STR_LIT>", ")", ";", "}", "flags", "|=", "mask", ";", "}", "cur_column", "+=", "len", ";", "if", "(", "cur_column", ">", "max_column", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "(", "int", ")", "start_column", ",", "<STR_LIT>", ")", ";", "cur_column", "=", "start_column", "+", "len", ";", "comma", "=", "<STR_LIT>", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "comma", ",", "prefix", ",", "no_str", ",", "name", ")", ";", "comma", "=", "<STR_LIT>", ";"], "ground_truth": ["comma_len", "=", "strlen", "(", "<STR_LIT>", ")", ";"], "File": "rs6000", "Func": "rs6000_print_options_internal", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17958, "Length": 229, "Cover_Rate": 0.7046153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "Cold", ":"], "ground_truth": ["return", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "hasGFX90AInsts", "(", ")", "?", "CSR_<ISA_LIT>_HighRegs_With_AGPRs_RegMask", ":", "CSR_<ISA_LIT>_HighRegs_RegMask", ";"], "File": "SIRegisterInfo24", "Func": "getCallPreservedMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17959, "Length": 57, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "MVT", "PTy", "=", "getPointerTy", "(", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDValue", "UId", "=", "DAG", ".", "getConstant", "(", "AFI", "->", "createJumpTableUId", "(", ")", ",", "PTy", ")", ";"], "ground_truth": ["SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";"], "File": "ARMISelLowering124", "Func": "LowerBR_JT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17960, "Length": 97, "Cover_Rate": 0.33797909407665505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "symbol_name", ",", "symbol_name", ")", ";"], "ground_truth": ["}"], "File": "nds32-isr", "Func": "nds32_emit_section_tail_template", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17961, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MovI", "=", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "DstReg", ")", ".", "addUse", "(", "SrcReg", ")", ";", "if", "(", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "MovI", "->", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateGA", "(", "GV", ",", "MovZ", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", ",", "Flags", ")", ")", ";", "}", "else", "{", "MovI", "->", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateBA", "(", "cast", "<", "BlockAddress", ">", "(", "V", ")", ",", "MovZ", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", ",", "Flags", ")", ")", ";", "}", "MovI", "->", "addOperand", "(", "MF", ",", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "MovI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector13", "Func": "materializeLargeCMVal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17962, "Length": 125, "Cover_Rate": 0.32981530343007914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rfn", ".", "overloaded_p", ")", "return", "function_resolver", "(", "location", ",", "rfn", ".", "instance", ",", "rfn", ".", "decl", ",", "*", "arglist", ")", ".", "resolve", "(", ")", ";", "return", "NULL_TREE", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "resolve_overloaded_builtin", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17963, "Length": 31, "Cover_Rate": 0.40789473684210525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";", "}", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", ";", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", ";", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", ";", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "createObjectTargetWriter", "(", ")", "const", "override", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "<ISA_LIT>MCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "<ISA_LIT>MCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "BitSize", "=", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ";", "unsigned", "Size", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "if", "(", "BitSize", "<", "<NUM_LIT>", ")", "Value", "&=", "(", "(", "uint64_t", ")", "<NUM_LIT>", "<<", "BitSize", ")", "-", "<NUM_LIT>", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Size", ";", "++", "I", ")", "{", "Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "Value", ">>", "ShiftValue", ")", ";", "ShiftValue", "-=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend21", "Func": "extractBitsForFixup", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17964, "Length": 430, "Cover_Rate": 0.688, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminavq_s32", "(", "uint32_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__builtin_mve_vminavq_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminavq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17965, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "MIB", ".", "getInstr", "(", ")", "<<", "<STR_LIT>", ")", ";", "unsigned", "Dst", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SubDst", "=", "RI", ".", "getSubReg", "(", "Dst", ",", "MVTSrc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "assert", "(", "SubDst", "&&", "<STR_LIT>", ")", ";", "MIB", "->", "setDesc", "(", "Desc", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SubDst", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "MIB", ".", "getInstr", "(", ")", ";", "I", "++", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isSigned", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "'\\n'", ")", ";", "AddSExt", "(", "MBB", ",", "I", ",", "DL", ",", "Dst", ",", "MVTSrc", ",", "MVTDst", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "M680x0InstrInfo", "Func": "ExpandMOVSZX_RM", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 17966, "Length": 144, "Cover_Rate": 0.6990291262135923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformSHLCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", ">", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Ret", "=", "TryMULWIDECombine", "(", "N", ",", "DCI", ")", ")", "return", "Ret", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering (2)1", "Func": "PerformSHLCombine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17967, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_label", "(", "label", ")", ";", "if", "(", "new_out", ")", "new_out", "=", "gen_lowpart", "(", "wmode", ",", "new_out", ")", ";", "if", "(", "old_out", ")", "old_out", "=", "gen_lowpart", "(", "wmode", ",", "old_out", ")", ";", "else", "old_out", "=", "new_out", ";", "value", "=", "simplify_gen_subreg", "(", "wmode", ",", "value", ",", "mode", ",", "<NUM_LIT>", ")", ";", "if", "(", "is_sync", ")", "aarch64_emit_load_exclusive", "(", "mode", ",", "old_out", ",", "mem", ",", "GEN_INT", "(", "MEMMODEL_RELAXED", ")", ")", ";", "else", "aarch64_emit_load_exclusive", "(", "mode", ",", "old_out", ",", "mem", ",", "model_rtx", ")", ";", "switch", "(", "code", ")", "{", "case", "SET", ":", "new_out", "=", "value", ";", "break", ";", "case", "NOT", ":", "x", "=", "gen_rtx_AND", "(", "wmode", ",", "old_out", ",", "value", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "new_out", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "wmode", ",", "new_out", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "new_out", ",", "x", ")", ")", ";", "break", ";", "case", "MINUS", ":", "if", "(", "CONST_INT_P", "(", "value", ")", ")", "{", "value", "=", "GEN_INT", "(", "-", "INTVAL", "(", "value", ")", ")", ";", "code", "=", "PLUS", ";", "}", "default", ":", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "wmode", ",", "old_out", ",", "value", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "new_out", ",", "x", ")", ")", ";", "break", ";", "}", "aarch64_emit_store_exclusive", "(", "mode", ",", "cond", ",", "mem", ",", "gen_lowpart", "(", "mode", ",", "new_out", ")", ",", "model_rtx", ")", ";", "if", "(", "aarch64_track_speculation", ")", "{", "rtx", "cc_reg", "=", "aarch64_gen_compare_reg", "(", "NE", ",", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "GET_MODE", "(", "cc_reg", ")", ",", "cc_reg", ",", "const0_rtx", ")", ";", "}", "else", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label", ")", ",", "pc_rtx", ")", ";"], "ground_truth": ["aarch64_emit_unlikely_jump", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_split_atomic_op", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17968, "Length": 283, "Cover_Rate": 0.7447368421052631, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "V", "->", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "V", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", ";", "const", "auto", "*", "Ptr", "=", "LD", "->", "getPointerOperand", "(", ")", ";"], "ground_truth": ["if", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", "return", "<ISA_LIT>AS", "::", "UNKNOWN_ADDRESS_SPACE", ";"], "File": "AMDGPUTargetMachine (2)1", "Func": "getAssumedAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17969, "Length": 59, "Cover_Rate": 0.59, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getLongFormOpcode", "(", ")", "const", "{"], "ground_truth": ["return", "LongFormOpcode", ";"], "File": "MipsConstantIslandPass (2)1", "Func": "getLongFormOpcode", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17970, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_castsi512_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17971, "Length": 9, "Cover_Rate": 0.32142857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "StackProbeSymbol", "=", "Subtarget", "->", "isTargetWindows", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "StackProbeSymbol", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "X86ISelLowering170", "Func": "EmitLoweredWinAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17972, "Length": 104, "Cover_Rate": 0.6753246753246753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MIMGInfo", "*", "NewInfo", "=", "getMIMGOpcodeHelper", "(", "OrigInfo", "->", "BaseOpcode", ",", "OrigInfo", "->", "MIMGEncoding", ",", "NewChannels", ",", "OrigInfo", "->", "VAddrDwords", ")", ";"], "ground_truth": ["return", "NewInfo", "?", "NewInfo", "->", "Opcode", ":", "-", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo", "Func": "getMaskedMIMGOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17973, "Length": 32, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ResourceModel", "(", "const", "TargetSubtargetInfo", "&", "STI", ",", "const", "TargetSchedModel", "*", "SM", ")", ":", "SchedModel", "(", "SM", ")", ",", "TotalPackets", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["ResourcesModel", "=", "STI", ".", "getInstrInfo", "(", ")", "->", "CreateTargetScheduleState", "(", "STI", ")", ";"], "File": "TPCMachineScheduler", "Func": "TPCResourceModel", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 17974, "Length": 36, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["return", "<STR_LIT>", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "RISCVInsertVSETVLI6", "Func": "isVLPreservingConfig", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17975, "Length": 30, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "allocateFixedSGPRInputImpl", "(", "CCInfo", ",", "&", "<STR_LIT>", ",", "Arg", ".", "getRegister", "(", ")", ")", ";"], "ground_truth": ["}", "else", "Arg", "=", "allocateSGPR32InputImpl", "(", "CCInfo", ",", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SIISelLowering10", "Func": "allocateSGPR64Input", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17976, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__blsr_u64", "(", "unsigned", "long", "long", "__X", ")", "{"], "ground_truth": ["return", "(", "__X", "&", "(", "__X", "-", "<NUM_LIT>", ")", ")", ";"], "File": "bmiintrin", "Func": "__blsr_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17977, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_floorv4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrndmq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17978, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Size", ";", "++", "i", ")", "{", "emitByte", "(", "Val", "&", "<NUM_LIT>", ",", "OS", ")", ";", "Val", ">>=", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "SHUXIMCCodeEmitter", "Func": "emitConstant", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17979, "Length": 30, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "Subtarget", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "TOCLabelID", "(", "<NUM_LIT>", ")", ",", "SM", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmPrinter111", "Func": "PPCAsmPrinter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17980, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "{", "unsigned", "AddrIdx", ";", "if", "(", "(", "isBasePlusOffsetMemoryAccess", "(", "CurrI", "->", "getOpcode", "(", ")", ",", "&", "AddrIdx", ")", "&&", "baseRegNeedsLoadStoreMask", "(", "CurrI", "->", "getOperand", "(", "AddrIdx", ")", ".", "getReg", "(", ")", ")", ")", "||", "CurrI", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "STI", ".", "getRegisterInfo", "(", ")", ")", ")", "continue", ";", "}", "bool", "InMicro<ISA_LIT>Mode", "=", "STI", ".", "inMicro<ISA_LIT>Mode", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "unsigned", "Opcode", "=", "(", "*", "Slot", ")", ".", "getOpcode", "(", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", "&&", "TII", "->", "getInstSizeInBytes", "(", "*", "CurrI", ")", "==", "<NUM_LIT>", "&&", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ")", "continue", ";", "Filler", "=", "CurrI", ";"], "ground_truth": ["return", "true", ";"], "File": "MipsDelaySlotFiller2", "Func": "searchRange", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17981, "Length": 127, "Cover_Rate": 0.40063091482649843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "StringRef", "Kind", ";", "unsigned", "RegNum", ";", "auto", "Res", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "SVEPredicateVector", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "const", "auto", "&", "KindRes", "=", "parseVectorKind", "(", "Kind", ",", "RegKind", "::", "SVEPredicateVector", ")", ";", "if", "(", "!", "KindRes", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorReg", "(", "RegNum", ",", "RegKind", "::", "SVEPredicateVector", ",", "ElementWidth", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "false", ",", "false", ")", ")", "return", "MatchOperand_NoMatch", ";", "}", "if", "(", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Slash", ")", ")", "return", "MatchOperand_Success", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MatchOperand_ParseFail", ";"], "File": "AArch64AsmParser1", "Func": "tryParseSVEPredicateVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17982, "Length": 159, "Cover_Rate": 0.5802919708029197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shamt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Lo", ".", "getValueType", "(", ")", ";", "unsigned", "ShiftRightOp", "=", "IsSRA", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "MinusXLen", "=", "DAG", ".", "getConstant", "(", "-", "(", "int", ")", "Subtarget", ".", "getXLen", "(", ")", ",", "DL", ",", "VT", ")", ";", "SDValue", "XLenMinus1", "=", "DAG", ".", "getConstant", "(", "Subtarget", ".", "getXLen", "(", ")", "-", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "ShamtMinusXLen", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Shamt", ",", "MinusXLen", ")", ";", "SDValue", "XLenMinus1Shamt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "XLenMinus1", ",", "Shamt", ")", ";", "SDValue", "ShiftRightLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Lo", ",", "Shamt", ")", ";", "SDValue", "ShiftLeftHi1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "One", ")", ";", "SDValue", "ShiftLeftHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftLeftHi1", ",", "XLenMinus1Shamt", ")", ";", "SDValue", "LoTrue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ShiftRightLo", ",", "ShiftLeftHi", ")", ";", "SDValue", "HiTrue", "=", "DAG", ".", "getNode", "(", "ShiftRightOp", ",", "DL", ",", "VT", ",", "Hi", ",", "Shamt", ")", ";", "SDValue", "LoFalse", "=", "DAG", ".", "getNode", "(", "ShiftRightOp", ",", "DL", ",", "VT", ",", "Hi", ",", "ShamtMinusXLen", ")", ";", "SDValue", "HiFalse", "=", "IsSRA", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Hi", ",", "XLenMinus1", ")", ":", "Zero", ";", "SDValue", "CC", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "VT", ",", "ShamtMinusXLen", ",", "Zero", ",", "<STR_LIT>", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CC", ",", "LoTrue", ",", "LoFalse", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CC", ",", "HiTrue", ",", "HiFalse", ")", ";", "SDValue", "Parts", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Parts", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "lowerShiftRightParts", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17983, "Length": 369, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", "-", "<NUM_LIT>", ")", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "addImm1_16Operands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17984, "Length": 33, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ScratchRsrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRsrcReg", "==", "<STR_LIT>", "||", "!", "MRI", ".", "isPhysRegUsed", "(", "ScratchRsrcReg", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", "||", "ScratchRsrcReg", "!=", "TRI", "->", "reservedPrivateSegmentBufferReg", "(", "MF", ")", ")", "return", "ScratchRsrcReg", ";", "unsigned", "NumPreloaded", "=", "(", "MFI", "->", "getNumPreloadedSGPRs", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "ArrayRef", "<", "MCPhysReg", ">", "AllSGPR128s", "=", "getAllSGPR128", "(", "ST", ",", "MF", ")", ";", "AllSGPR128s", "=", "AllSGPR128s", ".", "slice", "(", "std", "::", "min", "(", "static_cast", "<", "unsigned", ">", "(", "AllSGPR128s", ".", "size", "(", ")", ")", ",", "NumPreloaded", ")", ")", ";", "for", "(", "MCPhysReg", "Reg", ":", "AllSGPR128s", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", "&&", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "ScratchRsrcReg", ",", "Reg", ")", ";", "MFI", "->", "setScratchRSrcReg", "(", "Reg", ")", ";", "return", "Reg", ";", "}", "}"], "ground_truth": ["return", "ScratchRsrcReg", ";"], "File": "SIFrameLowering11", "Func": "getReservedPrivateSegmentBufferReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17985, "Length": 150, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_shuffle_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_shufps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "__imm", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_shuffle_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17986, "Length": 61, "Cover_Rate": 0.9838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ";", "Optional", "<", "ConstantRange", ">", "CR", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "N", ")", "->", "getGlobal", "(", ")", "->", "getAbsoluteSymbolRange", "(", ")", ";"], "ground_truth": ["if", "(", "!", "CR", ")", "return", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ";"], "File": "X86ISelDAGToDAG1", "Func": "selectMOV64Imm32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17987, "Length": 59, "Cover_Rate": 0.44696969696969696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "(", "Reg", "==", "<NUM_LIT>", ")", "||", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "continue", ";", "bool", "kill", "=", "false", ";", "if", "(", "!", "killedRegs", ".", "test", "(", "Reg", ")", ")", "{", "kill", "=", "true", ";", "for", "(", "MCSubRegIterator", "SubRegs", "(", "Reg", ",", "TRI", ")", ";", "SubRegs", ".", "isValid", "(", ")", ";", "++", "SubRegs", ")", "{", "if", "(", "LiveRegs", ".", "test", "(", "*", "SubRegs", ")", ")", "{", "kill", "=", "false", ";", "break", ";", "}", "}", "if", "(", "kill", ")", "kill", "=", "!", "LiveRegs", ".", "test", "(", "Reg", ")", ";", "}", "if", "(", "MO", ".", "isKill", "(", ")", "!=", "kill", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MO", "<<", "<STR_LIT>", ")", ";", "toggleKillFlag", "(", "MI", ",", "MO", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "}", "killedRegs", ".", "set", "(", "Reg", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "File": "PatmosPostRAScheduler", "Func": "fixupKills", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 17988, "Length": 201, "Cover_Rate": 0.35701598579040855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonISelLowering24", "Func": "getExceptionPointerRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17989, "Length": 14, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "expand_vec_perm_vpshufb2_vpermq_even_odd", "(", "d", ")", ")", "return", "true", ";", "if", "(", "expand_vec_perm_vpermt2_vpshub2", "(", "d", ")", ")", "return", "true", ";", "if", "(", "expand_vec_perm_even_odd", "(", "d", ")", ")", "return", "true", ";", "if", "(", "expand_vec_perm_vpshufb4_vpermq2", "(", "d", ")", ")", "return", "true", ";", "struct", "expand_vec_perm_d", "nd", ";", "if", "(", "canonicalize_vector_int_perm", "(", "d", ",", "&", "nd", ")", "&&", "expand_vec_perm_1", "(", "&", "nd", ")", ")", "{", "if", "(", "!", "d", "->", "testing_p", ")", "emit_move_insn", "(", "d", "->", "target", ",", "gen_lowpart", "(", "d", "->", "vmode", ",", "nd", ".", "target", ")", ")", ";", "return", "true", ";", "}", "if", "(", "expand_vec_perm2_vperm2f128_vblend", "(", "d", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "i386-expand", "Func": "ix86_expand_vec_perm_const_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17990, "Length": 103, "Cover_Rate": 0.32802547770700635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "buildDAGWithRegPressure", "(", ")", ";", "DEBUG", "(", "for", "(", "SUnit", "&", "SU", ":", "SUnits", ")", "SU", ".", "dumpAll", "(", "this", ")", ")", ";", "topologicalSort", "(", ")", ";", "findRootsAndBiasEdges", "(", "TopRoots", ",", "BotRoots", ")", ";", "SchedImpl", "->", "initialize", "(", "this", ")", ";", "initQueues", "(", "TopRoots", ",", "BotRoots", ")", ";", "SUnitsLinksBackup", "=", "SUnits", ";", "IsLowLatencySU", ".", "clear", "(", ")", ";", "LowLatencyOffset", ".", "clear", "(", ")", ";", "IsHighLatencySU", ".", "clear", "(", ")", ";", "IsLowLatencySU", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "LowLatencyOffset", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "IsHighLatencySU", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "unsigned", "BaseLatReg", ";", "int64_t", "OffLatReg", ";", "if", "(", "<ISA_LIT>TII", "->", "isLowLatencyInstruction", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "IsLowLatencySU", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "<ISA_LIT>TII", "->", "getMemOpBaseRegImmOfs", "(", "SU", "->", "getInstr", "(", ")", ",", "BaseLatReg", ",", "OffLatReg", ",", "TRI", ")", ")", "LowLatencyOffset", "[", "i", "]", "=", "OffLatReg", ";", "}", "else", "if", "(", "<ISA_LIT>TII", "->", "isHighLatencyInstruction", "(", "SU", "->", "getInstr", "(", ")", ")", ")", "IsHighLatencySU", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "<ISA_LIT>Scheduler", "Scheduler", "(", "this", ")", ";", "Best", "=", "Scheduler", ".", "scheduleVariant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "<NUM_LIT>", ")", "{", "std", "::", "vector", "<", "std", "::", "pair", "<", "<ISA_LIT>SchedulerBlockCreatorVariant", ",", "<ISA_LIT>SchedulerBlockSchedulerVariant", ">>", "Variants", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "<ISA_LIT>SchedulerBlockCreatorVariant", ",", "<ISA_LIT>SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "<NUM_LIT>", ")", "{", "std", "::", "vector", "<", "std", "::", "pair", "<", "<ISA_LIT>SchedulerBlockCreatorVariant", ",", "<ISA_LIT>SchedulerBlockSchedulerVariant", ">>", "Variants", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "<ISA_LIT>SchedulerBlockCreatorVariant", ",", "<ISA_LIT>SchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}"], "ground_truth": ["ScheduledSUnits", "=", "Best", ".", "SUs", ";"], "File": "SIMachineScheduler33", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17991, "Length": 434, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "code", "==", "SMAX", "||", "code", "==", "SMIN", ")", "c", "=", "GE", ";", "else", "c", "=", "GEU", ";", "if", "(", "code", "==", "SMAX", "||", "code", "==", "UMAX", ")", "target", "=", "emit_conditional_move", "(", "dest", ",", "c", ",", "op0", ",", "op1", ",", "mode", ",", "op0", ",", "op1", ",", "mode", ",", "<NUM_LIT>", ")", ";", "else", "target", "=", "emit_conditional_move", "(", "dest", ",", "c", ",", "op0", ",", "op1", ",", "mode", ",", "op1", ",", "op0", ",", "mode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["gcc_assert", "(", "target", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_minmax", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17992, "Length": 81, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrbitq_u8", "(", "uint8x16_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "__builtin_aarch64_rbitv16qi", "(", "(", "int8x16_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrbitq_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17993, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_getexp_round_ps", "(", "__m512", "__A", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_getexpps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "_mm512_undefined_ps", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_getexp_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17994, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "break", ";", "}", "default", ":"], "ground_truth": ["break", ";"], "File": "SNESInstrInfo", "Func": "isLoadFromStackSlot", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 17995, "Length": 75, "Cover_Rate": 0.6696428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "ST", "->", "is<ISA_LIT>64", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCTargetTransformInfo19", "Func": "getRegisterBitWidth", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17996, "Length": 16, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "amd_code_version_major", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "amd_code_version_minor", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "struct_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "target_chip", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "KernelInfo", ".", "ComputePGMRSrc1", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "KernelInfo", ".", "ComputePGMRSrc2", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_<ISA_LIT>ZE", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "(", "bool", ")", "(", "header", ".", "code_properties", "&", "AMD_CODE_PROPERTY_IS_PTR64", ")", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workitem_private_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workgroup_group_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "gds_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "kernarg_segment_byte_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "wavefront_sgpr_count", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "workitem_vgpr_count", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "code_type", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "(", "int", ")", "header", ".", "wavefront_size", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "optimization_level", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_profile", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_machine_model", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_version_major", ")", ",", "false", ")", ";"], "ground_truth": ["OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "header", ".", "hsail_version_minor", ")", ",", "false", ")", ";"], "File": "AMDGPUAsmPrinter32", "Func": "EmitAmdKernelCodeT", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 17997, "Length": 389, "Cover_Rate": 0.5271002710027101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DollarIsPC", "=", "true", ";", "SeparatorString", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";"], "ground_truth": ["AllowSymbolAtNameStart", "=", "true", ";"], "File": "X86MCAsmInfo31", "Func": "X86MCAsmInfoMicrosoftMASM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 17998, "Length": 16, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_laneq_f32", "(", "float32x4_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "__aarch64_vdupq_laneq_f32", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vdupq_laneq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 17999, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "C", ".", "front", "(", ")", "!=", "'{'", "||", "C", ".", "back", "(", ")", "!=", "'}'", ")", "return", "std", "::", "make_pair", "(", "false", ",", "false", ")", ";", "StringRef", "::", "const_iterator", "I", ",", "B", "=", "C", ".", "begin", "(", ")", "+", "<NUM_LIT>", ",", "E", "=", "C", ".", "end", "(", ")", "-", "<NUM_LIT>", ";", "I", "=", "std", "::", "find_if", "(", "B", ",", "E", ",", "isdigit", ")", ";", "Prefix", "=", "StringRef", "(", "B", ",", "I", "-", "B", ")", ";"], "ground_truth": ["if", "(", "I", "==", "E", ")", "return", "std", "::", "make_pair", "(", "true", ",", "false", ")", ";"], "File": "RISCVISelLowering75", "Func": "parsePhysicalReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18000, "Length": 93, "Cover_Rate": 0.6458333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "onLabelParsed", "(", "MCSymbol", "*", "Symbol", ")", "override", "{", "AC", "->", "onLabelEmited", "(", "Symbol", ")", ";", "FreeLabels", ".", "insert", "(", "Symbol", "->", "getName", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Symbol", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "onLabelParsed", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18001, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_Float4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRBitSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRVectorSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VSXVectorSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRSaveSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadFloat8Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadFloat4Spill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadBitSpill", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_SpillToVSR", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "PPCInstrInfo10", "Func": "getLoadOpcodeForSpill", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18002, "Length": 204, "Cover_Rate": 0.3202511773940345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFRAMEADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";"], "ground_truth": ["bool", "is<ISA_LIT>64", "=", "PtrVT", "==", "<STR_LIT>", ";"], "File": "PPCISelLowering107", "Func": "LowerFRAMEADDR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18003, "Length": 68, "Cover_Rate": 0.39766081871345027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "unsigned", "RegNo", ")", "{", "return", "getRegisterName", "(", "RegNo", ",", "ArchRegNames", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstPrinter", "Func": "getRegisterName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18004, "Length": 24, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "opNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "opNum", ")", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "i", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter (2)1", "Func": "printRegisterList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18005, "Length": 43, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss11_1Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser", "Func": "iss11_1Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18006, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "asm_switch", "->", "nesting_level", ")", ";", "asm_switch", "->", "nesting_level", "--", ";"], "ground_truth": ["if", "(", "asm_switch", "->", "nesting_level", "==", "<NUM_LIT>", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "prefix", ",", "asm_switch", "->", "name", ",", "suffix", ")", ";"], "File": "mips", "Func": "mips_pop_asm_switch_1", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18007, "Length": 35, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "bool", "isFixed", "=", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ";", "bool", "UseFP", ";", "if", "(", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{", "UseFP", "=", "false", ";", "}", "else", "if", "(", "isFixed", ")", "{", "UseFP", "=", "true", ";", "}", "else", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "UseFP", "=", "false", ";", "}", "else", "{", "UseFP", "=", "true", ";", "}", "int64_t", "FrameOffset", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getObjectOffset", "(", "FI", ")", "+", "Subtarget", ".", "getStackPointerBias", "(", ")", ";", "if", "(", "UseFP", ")", "{", "FrameReg", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "return", "StackOffset", "::", "getFixed", "(", "FrameOffset", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SparcFrameLowering20", "Func": "getFrameIndexReference", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18008, "Length": 142, "Cover_Rate": 0.7064676616915423, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumBytes", "=", "<NUM_LIT>", ";", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "i", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "Info", ".", "TargetSize", ")", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "Mask", "<<=", "Info", ".", "TargetOffset", ";"], "ground_truth": ["CurVal", "|=", "Value", "&", "Mask", ";"], "File": "NyuziAsmBackend", "Func": "applyFixup", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18009, "Length": 88, "Cover_Rate": 0.4292682926829268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "beginFunction", "(", "const", "MachineFunction", "&", "MF", ")", "{", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "AvailableFeatures", "=", "computeAvailableFeatures", "(", "&", "MF", ",", "&", "STI", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector59", "Func": "beginFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18010, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "(", "!", "VT", ".", "is512BitVector", "(", ")", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVT", ",", "Lo", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "ByteRotation", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ByteVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "LoByteShift", "=", "<NUM_LIT>", "-", "ByteRotation", ";", "int", "HiByteShift", "=", "ByteRotation", ";", "SDValue", "LoShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "DAG", ".", "getConstant", "(", "LoByteShift", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "HiShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "HiByteShift", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LoShift", ",", "HiShift", ")", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleAsByteRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18011, "Length": 186, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Thumb2InstrInfo", "::", "getNoopForMachoTarget", "(", "MCInst", "&", "NopInst", ")", "const", "{"], "ground_truth": ["NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "File": "Thumb2InstrInfo16", "Func": "getNoopForMachoTarget", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18012, "Length": 18, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_fxsave", "(", "void", "*", "__P", ")", "{"], "ground_truth": ["return", "__builtin_ia32_fxsave", "(", "__P", ")", ";"], "File": "fxsrintrin4", "Func": "_fxsave", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18013, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter12", "Func": "getPassName", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18014, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetKnownWindowsMSVC", "(", ")", "const", "{", "return", "TargetTriple", ".", "isKnownWindowsMSVCEnvironment", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "isTargetKnownWindowsMSVC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18015, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "Ret", ";"], "ground_truth": ["}"], "File": "KudeyarISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18016, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getRegisterType", "(", "unsigned", "Reg", ")", "const", "{", "if", "(", "RegInfo", ".", "count", "(", "Reg", ")", ")", "return", "RegInfo", ".", "lookup", "(", "Reg", ")", ".", "Type", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PTXMachineFunctionInfo2", "Func": "getRegisterType", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18017, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "StoreSrcReg", "=", "StoreMI", ".", "getValueReg", "(", ")", ";", "LLT", "StoreSrcTy", "=", "MRI", ".", "getType", "(", "StoreSrcReg", ")", ";", "if", "(", "!", "DefDstTy", ".", "isValid", "(", ")", ")", "return", "false", ";", "if", "(", "DefDstTy", ".", "getSizeInBits", "(", ")", "!=", "StoreSrcTy", ".", "getSizeInBits", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "StoreSrcTy", ".", "getSizeInBits", "(", ")", "!=", "StoreMI", ".", "getMemSizeInBits", "(", ")", ")", "return", "false", ";"], "File": "AArch64InstructionSelector48", "Func": "contractCrossBankCopyIntoStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18018, "Length": 65, "Cover_Rate": 0.41139240506329117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "r", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_zero_extendsidi2", "(", "r", ",", "exp", ")", ")", ";", "return", "r", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_zero_extend_to_Pmode", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18019, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_W_CHAIN", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerADDROFRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAME_TO_ARGS_OFFSET", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETUP_DISPATCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerCTLZ", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerCTTZ", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerMULH", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerRotate", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerREADCYCLECOUNTER", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDSUBCARRY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "lowerAddSub", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDSAT_SUBSAT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerMINMAX", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerABS", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";"], "File": "X86ISelLowering11", "Func": "LowerOperation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18020, "Length": 425, "Cover_Rate": 0.3276792598303778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ExpandPseudoPass", "(", ")", "{", "return", "new", "<ISA_LIT>ExpandPseudo", "(", ")", ";"], "ground_truth": ["}"], "File": "M68kExpandPseudo", "Func": "createM68kExpandPseudoPass", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18021, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isValidForTie", "(", "const", "<ISA_LIT>Operand", "&", "Other", ")", "const", "{", "if", "(", "Kind", "!=", "Other", ".", "Kind", ")", "return", "false", ";", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "case", "Register", ":", "return", "Reg", ".", "RegNum", "==", "Other", ".", "Reg", ".", "RegNum", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isValidForTie", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18022, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "aarch64_emit_load_exclusive", "(", "mode", ",", "rval", ",", "mem", ",", "model_rtx", ")", ";", "if", "(", "strong_zero_p", ")", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "rval", ",", "const0_rtx", ")", ";", "else", "{", "rtx", "cc_reg", "=", "aarch64_gen_compare_reg_maybe_ze", "(", "NE", ",", "rval", ",", "oldval", ",", "mode", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cc_reg", ",", "const0_rtx", ")", ";", "}", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label2", ")", ",", "pc_rtx", ")", ";", "aarch64_emit_unlikely_jump", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";", "aarch64_emit_store_exclusive", "(", "mode", ",", "scratch", ",", "mem", ",", "newval", ",", "model_rtx", ")", ";", "if", "(", "!", "is_weak", ")", "{", "if", "(", "aarch64_track_speculation", ")", "{", "rtx", "cc_reg", "=", "aarch64_gen_compare_reg", "(", "NE", ",", "scratch", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_NE", "(", "GET_MODE", "(", "cc_reg", ")", ",", "cc_reg", ",", "const0_rtx", ")", ";", "}", "else", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "scratch", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "label1", ")", ",", "pc_rtx", ")", ";", "aarch64_emit_unlikely_jump", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_split_compare_and_swap", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18023, "Length": 175, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "unsigned", "ArgNo", "=", "Arg", "->", "getArgNo", "(", ")", ";", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "ArgNo", "+", "<NUM_LIT>", ",", "Attribute", "::", "NoAlias", ")", "&&", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "ArgNo", "+", "<NUM_LIT>", ",", "Attribute", "::", "ReadNone", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "ArgNo", "+", "<NUM_LIT>", ",", "Attribute", "::", "ReadOnly", ")", ")", ")", "{", "return", "true", ";", "}", "}"], "ground_truth": ["return", "AAResultBase", "::", "pointsToConstantMemory", "(", "Loc", ",", "OrLocal", ")", ";"], "File": "AMDGPUAliasAnalysis17", "Func": "pointsToConstantMemory", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18024, "Length": 83, "Cover_Rate": 0.3458333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Count", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";"], "File": "SparcAsmBackend12", "Func": "writeNopData", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18025, "Length": 39, "Cover_Rate": 0.7090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CheckOk", ")", "return", "false", ";", "if", "(", "!", "<ISA_LIT>DisableCompound", ")", "<ISA_LIT>MCInstrInfo", "::", "tryCompound", "(", "MCII", ",", "STI", ",", "Context", ",", "MCB", ")", ";", "<ISA_LIT>MCShuffle", "(", "false", ",", "MCII", ",", "STI", ",", "MCB", ")", ";", "MCInst", "InstBundlePreDuplex", "=", "MCInst", "(", "MCB", ")", ";", "if", "(", "!", "<ISA_LIT>DisableDuplex", ")", "{", "SmallVector", "<", "DuplexCandidate", ",", "<NUM_LIT>", ">", "possibleDuplexes", ";", "possibleDuplexes", "=", "<ISA_LIT>MCInstrInfo", "::", "getDuplexPossibilties", "(", "MCII", ",", "STI", ",", "MCB", ")", ";", "<ISA_LIT>MCShuffle", "(", "MCII", ",", "STI", ",", "Context", ",", "MCB", ",", "possibleDuplexes", ")", ";", "}", "<ISA_LIT>MCInstrInfo", "::", "padEndloop", "(", "MCB", ",", "Context", ")", ";", "if", "(", "<ISA_LIT>MCInstrInfo", "::", "bundleSize", "(", "MCB", ")", ">", "HEXAGON_PACKET_SIZE", ")", "return", "false", ";"], "ground_truth": ["CheckOk", "=", "Check", "?", "Check", "->", "check", "(", "true", ")", ":", "true", ";"], "File": "HexagonMCInstrInfo23", "Func": "canonicalizePacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18026, "Length": 122, "Cover_Rate": 0.6524064171122995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ImmOffs", "=", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", ";", "assert", "(", "ImmOffs", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "(", "char", ")", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "<<", "ImmOffs", ";"], "File": "ARMAsmPrinter100", "Func": "printAddrMode3OffsetOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18027, "Length": 37, "Cover_Rate": 0.31092436974789917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Out", ".", "EmitBundleLock", "(", "true", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleUnlock", "(", ")", ";"], "File": "MipsMCNaCl", "Func": "EmitDirectGuardCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18028, "Length": 33, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGPR64as32", "(", ")", "const", "{", "return", "Kind", "==", "k_Register", "&&", "Reg", ".", "Kind", "==", "RegKind", "::", "Scalar", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ".", "RegNum", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "isGPR64as32", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18029, "Length": 32, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dsecond", ".", "one_operand_p", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "if", "(", "d", "->", "perm", "[", "i", "]", ">=", "nelt", ")", "{", "dsecond", ".", "perm", "[", "i", "/", "<NUM_LIT>", "+", "(", "i", ">=", "lane", "?", "lane", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "]", "=", "d", "->", "perm", "[", "i", "]", "-", "nelt", ";", "if", "(", "d", "->", "perm", "[", "i", "]", "-", "nelt", "!=", "i", "/", "<NUM_LIT>", "+", "(", "i", ">=", "lane", "?", "lane", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "ident2", "=", "false", ";", "dsecond", ".", "perm", "[", "i", "/", "<NUM_LIT>", "+", "(", "i", ">=", "lane", "?", "lane", ":", "lane", "/", "<NUM_LIT>", ")", "]", "=", "d", "->", "perm", "[", "i", "]", "-", "nelt", ";", "}", "else", "{", "dfirst", ".", "perm", "[", "i", "/", "<NUM_LIT>", "+", "(", "i", ">=", "lane", "?", "lane", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "]", "=", "d", "->", "perm", "[", "i", "]", ";", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "i", "/", "<NUM_LIT>", "+", "(", "i", ">=", "lane", "?", "lane", "/", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "ident1", "=", "false", ";", "dfirst", ".", "perm", "[", "i", "/", "<NUM_LIT>", "+", "(", "i", ">=", "lane", "?", "lane", ":", "lane", "/", "<NUM_LIT>", ")", "]", "=", "d", "->", "perm", "[", "i", "]", ";", "}", "if", "(", "two_insn", "&&", "!", "ident1", "&&", "!", "ident2", ")", "return", "false", ";", "if", "(", "!", "d", "->", "testing_p", ")", "{", "if", "(", "!", "ident1", ")", "dfinal", ".", "op0", "=", "dfirst", ".", "target", "=", "gen_reg_rtx", "(", "d", "->", "vmode", ")", ";", "if", "(", "!", "ident2", ")", "dfinal", ".", "op1", "=", "dsecond", ".", "target", "=", "gen_reg_rtx", "(", "d", "->", "vmode", ")", ";", "if", "(", "d", "->", "perm", "[", "<NUM_LIT>", "]", ">=", "nelt", ")", "std", "::", "swap", "(", "dfinal", ".", "op0", ",", "dfinal", ".", "op1", ")", ";", "}", "bool", "ok", ";", "rtx_insn", "*", "seq1", "=", "NULL", ",", "*", "seq2", "=", "NULL", ";", "if", "(", "!", "ident1", ")", "{", "start_sequence", "(", ")", ";", "ok", "=", "expand_vec_perm_1", "(", "&", "dfirst", ")", ";", "seq1", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "if", "(", "!", "ok", ")", "return", "false", ";", "}", "if", "(", "!", "ident2", ")", "{", "start_sequence", "(", ")", ";", "ok", "=", "expand_vec_perm_1", "(", "&", "dsecond", ")", ";", "seq2", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "if", "(", "!", "ok", ")", "return", "false", ";", "}", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "{"], "ground_truth": ["dfinal", ".", "perm", "[", "i", "]", "=", "i", "/", "<NUM_LIT>", ";"], "File": "i386-expand", "Func": "expand_vec_perm_2perm_interleave", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18030, "Length": 419, "Cover_Rate": 0.5692934782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Align", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getPreferredAlignment", "(", "GVar", ")", ";", "unsigned", "RequiredPadding", "=", "<NUM_LIT>", "-", "(", "Size", "%", "<NUM_LIT>", ")", ";", "bool", "PaddingPossible", "=", "RequiredPadding", "==", "<NUM_LIT>", "||", "(", "CDAInit", "&&", "CDAInit", "->", "isString", "(", ")", ")", ";", "if", "(", "!", "PaddingPossible", "||", "Align", ">", "<NUM_LIT>", "||", "Size", ">", "ConstpoolPromotionMaxSize", "||", "Size", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "PaddedSize", "=", "Size", "+", "(", "(", "RequiredPadding", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "RequiredPadding", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "!", "AFI", "->", "getGlobalsPromotedToConstantPool", "(", ")", ".", "count", "(", "GVar", ")", "&&", "Size", ">", "<NUM_LIT>", ")", "if", "(", "AFI", "->", "getPromotedConstpoolIncrease", "(", ")", "+", "PaddedSize", "-", "<NUM_LIT>", ">=", "ConstpoolPromotionMaxTotal", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "allUsersAreInFunction", "(", "GVar", ",", "&", "F", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RequiredPadding", "!=", "<NUM_LIT>", ")", "{", "StringRef", "S", "=", "CDAInit", "->", "getAsString", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "V", "(", "S", ".", "size", "(", ")", ")", ";", "std", "::", "copy", "(", "S", ".", "bytes_begin", "(", ")", ",", "S", ".", "bytes_end", "(", ")", ",", "V", ".", "begin", "(", ")", ")", ";", "while", "(", "RequiredPadding", "--", ")", "V", ".", "push_back", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Init", "=", "ConstantDataArray", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "V", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "promoteToConstantPool", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18031, "Length": 239, "Cover_Rate": 0.46588693957115007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ")", ")", ";"], "File": "OR1KISelLowering1", "Func": "LowerCCCArguments", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18032, "Length": 322, "Cover_Rate": 0.5047021943573667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "<ISA_LIT>TargetLowering", "::", "getRetCCAssignFn", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "switch", "(", "CallConv", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "Z80oldISelLowering", "Func": "getRetCCAssignFn", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18033, "Length": 25, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "v850_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ",", "align", ";", "if", "(", "!", "arg", ".", "named", ")", "return", "<NUM_LIT>", ";", "size", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", ")", "size", "=", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_GCC_ABI", ")", "align", "=", "UNITS_PER_WORD", ";"], "ground_truth": ["else", "if", "(", "arg", ".", "type", ")", "align", "=", "TYPE_ALIGN", "(", "arg", ".", "type", ")", "/", "BITS_PER_UNIT", ";"], "File": "v850", "Func": "v850_arg_partial_bytes", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18034, "Length": 82, "Cover_Rate": 0.49101796407185627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "InVT", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask1", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask1", "[", "i", "]", "=", "i", ";", "SDValue", "OpLo", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask1", "[", "<NUM_LIT>", "]", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShufMask2", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", "/", "<NUM_LIT>", ";", "++", "i", ")", "ShufMask2", "[", "i", "]", "=", "i", "+", "NumElems", "/", "<NUM_LIT>", ";"], "ground_truth": ["SDValue", "OpHi", "=", "DAG", ".", "getVectorShuffle", "(", "InVT", ",", "dl", ",", "In", ",", "Undef", ",", "&", "ShufMask2", "[", "<NUM_LIT>", "]", ")", ";"], "File": "X86ISelLowering163", "Func": "LowerSIGN_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18035, "Length": 141, "Cover_Rate": 0.38419618528610355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "G", ".", "Nodes", ".", "size", "(", ")", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder", "Func": "size", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18036, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovl_high_u16", "(", "uint16x8_t", "a", ")", "{", "uint32x4_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vmovl_high_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18037, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getMemOpBaseRegImmOfsWidth", "(", "MIa", ",", "BaseRegA", ",", "OffsetA", ",", "WidthA", ",", "TRI", ")", "&&", "getMemOpBaseRegImmOfsWidth", "(", "MIb", ",", "BaseRegB", ",", "OffsetB", ",", "WidthB", ",", "TRI", ")", ")", "{", "if", "(", "BaseRegA", "==", "BaseRegB", ")", "{", "int", "LowOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetA", ":", "OffsetB", ";", "int", "HighOffset", "=", "OffsetA", "<", "OffsetB", "?", "OffsetB", ":", "OffsetA", ";", "int", "LowWidth", "=", "(", "LowOffset", "==", "OffsetA", ")", "?", "WidthA", ":", "WidthB", ";", "if", "(", "LowOffset", "+", "LowWidth", "<=", "HighOffset", ")", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "AArch64InstrInfo110", "Func": "areMemAccessesTriviallyDisjoint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18038, "Length": 87, "Cover_Rate": 0.4371859296482412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getMergeValues", "(", "ArrayRef", "<", "SDValue", ">", "Values", ")", "const", "{", "return", "DAG", ".", "getMergeValues", "(", "Values", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "VECustomDAG1", "Func": "getMergeValues", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18039, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Emitted", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Emitted", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "FastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "<STR_LIT>", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "if", "(", "!", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", ")", ")", "return", "false", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";"], "ground_truth": ["Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";"], "File": "ARMFastISel77", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18040, "Length": 307, "Cover_Rate": 0.4039473684210526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrDesc", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "E", "=", "MI", "->", "isCall", "(", ")", "||", "MI", "->", "isReturn", "(", ")", "?", "MCID", ".", "getNumOperands", "(", ")", ":", "MI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "I", ")", ";"], "File": "M88kDelaySlotFiller", "Func": "insertDefsUses", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18041, "Length": 63, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>_EXPAND_PSEUDO_NAME", ";"], "ground_truth": ["}"], "File": "RISCVExpandPseudoInsts", "Func": "getPassName", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18042, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getHardwareNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", "*", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo12", "Func": "getHardwareNumberOfRegisters", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18043, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isUnalignedLoadStore", "(", "Opc", ")", ")", "{", "MCInst", "Directive", ";", "Directive", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "Directive", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "TmpInst0", ")", ";", "Directive", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "Directive", ")", ";"], "ground_truth": ["return", ";"], "File": "MipsAsmPrinter89", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18044, "Length": 48, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "if", "(", "BitCastInst", "*", "Op", "=", "dyn_cast", "<", "BitCastInst", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Op", "->", "getSrcTy", "(", ")", "==", "i128", ")", "{"], "ground_truth": ["I", ".", "replaceAllUsesWith", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SITypeRewriter1", "Func": "visitBitCast", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18045, "Length": 46, "Cover_Rate": 0.5411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isJmpInstr", "(", "*", "Inst", ",", "DestMBB", ")", "&&", "MBB", ".", "getNumber", "(", ")", "==", "DestMBB", "->", "getNumber", "(", ")", ")", "IsDestination", "=", "true", ";", "}", "}", "if", "(", "!", "<ISA_LIT>CompressJumps", ")", "{", "prevMI", "=", "nullptr", ";", "}", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "BegBB", ",", "E", "=", "EndBB", ";", "I", "!=", "E", ";", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "++", "I", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "bool", "isLoopEndN", "=", "false", ";", "if", "(", "I", "!=", "E", ")", "{", "int", "num", "=", "<NUM_LIT>", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "X", "=", "I", ";", "X", "!=", "E", ";", "++", "X", ")", "{", "if", "(", "X", "!=", "E", ")", "{", "if", "(", "(", "*", "X", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "isLoopEndN", "=", "true", ";", "break", ";", "}", "if", "(", "!", "(", "*", "X", ")", ".", "isDebugInstr", "(", ")", ")", "{", "num", "++", ";"], "ground_truth": ["if", "(", "num", ">=", "<NUM_LIT>", ")", "break", ";"], "File": "TPCInstrCompress", "Func": "processBB", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18046, "Length": 164, "Cover_Rate": 0.4420485175202156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "AlphaJITInfo2", "Func": "AlphaCompilationCallback", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18047, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "bisa", "&", "(", "OPTION_MASK_ISA_SSE4_2", "|", "OPTION_MASK_ISA_CRC32", ")", ")", "==", "(", "OPTION_MASK_ISA_SSE4_2", "|", "OPTION_MASK_ISA_CRC32", ")", ")", "&&", "(", "isa", "&", "(", "OPTION_MASK_ISA_SSE4_2", "|", "OPTION_MASK_ISA_CRC32", ")", ")", "!=", "<NUM_LIT>", ")", "isa", "|=", "(", "OPTION_MASK_ISA_SSE4_2", "|", "OPTION_MASK_ISA_CRC32", ")", ";", "if", "(", "(", "(", "bisa", "&", "(", "OPTION_MASK_ISA_FMA", "|", "OPTION_MASK_ISA_FMA4", ")", ")", "==", "(", "OPTION_MASK_ISA_FMA", "|", "OPTION_MASK_ISA_FMA4", ")", ")", "&&", "(", "isa", "&", "(", "OPTION_MASK_ISA_FMA", "|", "OPTION_MASK_ISA_FMA4", ")", ")", "!=", "<NUM_LIT>", ")", "isa", "|=", "(", "OPTION_MASK_ISA_FMA", "|", "OPTION_MASK_ISA_FMA4", ")", ";", "if", "(", "(", "(", "(", "bisa", "&", "(", "OPTION_MASK_ISA_AVX512VNNI", "|", "OPTION_MASK_ISA_AVX512VL", ")", ")", "==", "(", "OPTION_MASK_ISA_AVX512VNNI", "|", "OPTION_MASK_ISA_AVX512VL", ")", ")", "||", "(", "bisa2", "&", "OPTION_MASK_ISA2_AVXVNNI", ")", "!=", "<NUM_LIT>", ")", "&&", "(", "(", "(", "isa", "&", "(", "OPTION_MASK_ISA_AVX512VNNI", "|", "OPTION_MASK_ISA_AVX512VL", ")", ")", "==", "(", "OPTION_MASK_ISA_AVX512VNNI", "|", "OPTION_MASK_ISA_AVX512VL", ")", ")", "||", "(", "isa2", "&", "OPTION_MASK_ISA2_AVXVNNI", ")", "!=", "<NUM_LIT>", ")", ")", "{", "isa", "|=", "OPTION_MASK_ISA_AVX512VNNI", "|", "OPTION_MASK_ISA_AVX512VL", ";", "isa2", "|=", "OPTION_MASK_ISA2_AVXVNNI", ";", "}", "if", "(", "(", "bisa", "&", "OPTION_MASK_ISA_MMX", ")", "&&", "!", "TARGET_MMX", "&&", "TARGET_MMX_WITH_SSE", "&&", "fcode", "!=", "IX86_BUILTIN_MASKMOVQ", ")", "{", "bisa", "&=", "~", "OPTION_MASK_ISA_MMX", ";", "bisa", "|=", "OPTION_MASK_ISA_SSE2", ";", "}", "if", "(", "pbisa", ")", "*", "pbisa", "=", "bisa", ";"], "ground_truth": ["if", "(", "pbisa2", ")", "*", "pbisa2", "=", "bisa2", ";"], "File": "i386-expand", "Func": "ix86_check_builtin_isa_match", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18048, "Length": 196, "Cover_Rate": 0.6533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "&", "__b", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtstd_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18049, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "MachineInstr", "*", ">", "NewMIs", ";", "if", "(", "isPre", ")", "{", "if", "(", "isLoad", ")", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "WBReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ";", "else", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "WBReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ";", "NewMIs", ".", "push_back", "(", "MemMI", ")", ";", "NewMIs", ".", "push_back", "(", "UpdateMI", ")", ";", "}", "else", "{", "if", "(", "isLoad", ")", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ";", "else", "MemMI", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpc", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ";", "if", "(", "WB", ".", "isDead", "(", ")", ")", "UpdateMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "NewMIs", ".", "push_back", "(", "UpdateMI", ")", ";", "NewMIs", ".", "push_back", "(", "MemMI", ")", ";", "}", "if", "(", "LV", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "LiveVariables", "::", "VarInfo", "&", "VI", "=", "LV", "->", "getVarInfo", "(", "Reg", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "MachineInstr", "*", "NewMI", "=", "(", "Reg", "==", "WBReg", ")", "?", "UpdateMI", ":", "MemMI", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "LV", "->", "addVirtualRegisterDead", "(", "Reg", ",", "*", "NewMI", ")", ";", "}", "if", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isKill", "(", ")", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "{", "MachineInstr", "*", "NewMI", "=", "NewMIs", "[", "j", "]", ";", "if", "(", "!", "NewMI", "->", "readsRegister", "(", "Reg", ")", ")", "continue", ";", "LV", "->", "addVirtualRegisterKilled", "(", "Reg", ",", "*", "NewMI", ")", ";", "if", "(", "VI", ".", "removeKill", "(", "MI", ")", ")", "VI", ".", "Kills", ".", "push_back", "(", "NewMI", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo1", "Func": "convertToThreeAddress", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18050, "Length": 473, "Cover_Rate": 0.38675388389206866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Scheduler", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "TMS320C64XScheduler", "Func": "TMS320C64XScheduler", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18051, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BTFTypeTag", "::", "BTFTypeTag", "(", "uint32_t", "BaseTypeId", ",", "int", "ComponentIdx", ",", "StringRef", "Tag", ")", ":", "Tag", "(", "Tag", ")", "{", "Kind", "=", "<STR_LIT>", ";", "BTFType", ".", "Info", "=", "Kind", "<<", "<NUM_LIT>", ";", "BTFType", ".", "Type", "=", "BaseTypeId", ";"], "ground_truth": ["Info", "=", "ComponentIdx", ";"], "File": "BTFDebug25", "Func": "BTFTypeTag", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18052, "Length": 41, "Cover_Rate": 0.9318181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "assert", "(", "Opc", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "<STR_LIT>", ")", "{", "unsigned", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Scale", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "IndexReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "DestReg", "==", "<STR_LIT>", ")", ";", "assert", "(", "Scale", "==", "<NUM_LIT>", ")", ";", "assert", "(", "BaseReg", "==", "<STR_LIT>", ")", ";", "assert", "(", "IndexReg", "==", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "auto", "NextMBBI", "=", "MBBI", ";", "++", "NextMBBI", ";", "BuildMI", "(", "MBB", ",", "NextMBBI", ",", "MBBI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIBundleBuilder", "(", "MBB", ",", "MBBI", ",", "NextMBBI", ")", ";", "finalizeBundle", "(", "MBB", ",", "MBBI", ".", "getInstrIterator", "(", ")", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["if", "(", "Opc", "==", "<STR_LIT>", "&&", "MatchesSPAdj", "(", "MI", ")", ")", "{"], "File": "X86NaClRewritePass", "Func": "ApplyStackSFI", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18053, "Length": 316, "Cover_Rate": 0.3653179190751445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>Operand", "*", "CreateImm", "(", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "<ISA_LIT>Operand", "*", "Op", "=", "new", "<ISA_LIT>Operand", "(", "k_Immediate", ")", ";", "Op", "->", "Imm", ".", "Val", "=", "Val", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "SparcAsmParser11", "Func": "CreateImm", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18054, "Length": 47, "Cover_Rate": 0.9215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ByteIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ByteIdx", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "SExtValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Store", "->", "getValue", "(", ")", ")", ";", "SDValue", "MaskedValue", "=", "DAG", ".", "getZeroExtendInReg", "(", "SExtValue", ",", "DL", ",", "MemVT", ")", ";", "SDValue", "ShiftedValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MaskedValue", ",", "ShiftAmt", ")", ";", "SDValue", "DstMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "<STR_LIT>", ")", ",", "ShiftAmt", ")", ";", "DstMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DstMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "Dst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Dst", ",", "DstMask", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Dst", ",", "ShiftedValue", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ",", "Value", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "R600ISelLowering3", "Func": "lowerPrivateTruncStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18055, "Length": 224, "Cover_Rate": 0.5233644859813084, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isSafeToExpand", "(", "BasePtrStartSCEV", ",", "*", "SE", ")", ")", "return", "MadeChange", ";", "if", "(", "alreadyPrepared", "(", "L", ",", "MemI", ",", "BasePtrStartSCEV", ",", "BasePtrIncSCEV", ")", ")", "return", "MadeChange", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BasePtrStartSCEV", "<<", "<STR_LIT>", ")", ";", "BasicBlock", "*", "Header", "=", "L", "->", "getHeader", "(", ")", ";", "unsigned", "HeaderLoopPredCount", "=", "pred_size", "(", "Header", ")", ";", "BasicBlock", "*", "LoopPredecessor", "=", "L", "->", "getLoopPredecessor", "(", ")", ";", "PHINode", "*", "NewPHI", "=", "PHINode", "::", "Create", "(", "I8PtrTy", ",", "HeaderLoopPredCount", ",", "getInstrName", "(", "MemI", ",", "PHINodeNameSuffix", ")", ",", "Header", "->", "getFirstNonPHI", "(", ")", ")", ";", "SCEVExpander", "SCEVE", "(", "*", "SE", ",", "Header", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ",", "<STR_LIT>", ")", ";", "Value", "*", "BasePtrStart", "=", "SCEVE", ".", "expandCodeFor", "(", "BasePtrStartSCEV", ",", "I8PtrTy", ",", "LoopPredecessor", "->", "getTerminator", "(", ")", ")", ";", "for", "(", "const", "auto", "&", "PI", ":", "predecessors", "(", "Header", ")", ")", "{", "if", "(", "PI", "!=", "LoopPredecessor", ")", "continue", ";", "NewPHI", "->", "addIncoming", "(", "BasePtrStart", ",", "LoopPredecessor", ")", ";", "}", "Instruction", "*", "InsPoint", "=", "&", "*", "Header", "->", "getFirstInsertionPt", "(", ")", ";", "GetElementPtrInst", "*", "PtrInc", "=", "GetElementPtrInst", "::", "Create", "(", "I8Ty", ",", "NewPHI", ",", "BasePtrIncSCEV", "->", "getValue", "(", ")", ",", "getInstrName", "(", "MemI", ",", "GEPNodeIncNameSuffix", ")", ",", "InsPoint", ")", ";", "PtrInc", "->", "setIsInBounds", "(", "IsPtrInBounds", "(", "BasePtr", ")", ")", ";", "for", "(", "const", "auto", "&", "PI", ":", "predecessors", "(", "Header", ")", ")", "{", "if", "(", "PI", "==", "LoopPredecessor", ")", "continue", ";", "NewPHI", "->", "addIncoming", "(", "PtrInc", ",", "PI", ")", ";", "}", "Instruction", "*", "NewBasePtr", ";", "if", "(", "PtrInc", "->", "getType", "(", ")", "!=", "BasePtr", "->", "getType", "(", ")", ")", "NewBasePtr", "=", "new", "BitCastInst", "(", "PtrInc", ",", "BasePtr", "->", "getType", "(", ")", ",", "getInstrName", "(", "PtrInc", ",", "CastNodeNameSuffix", ")", ",", "InsPoint", ")", ";", "else", "NewBasePtr", "=", "PtrInc", ";", "if", "(", "Instruction", "*", "IDel", "=", "dyn_cast", "<", "Instruction", ">", "(", "BasePtr", ")", ")", "BBChanged", ".", "insert", "(", "IDel", "->", "getParent", "(", ")", ")", ";", "BasePtr", "->", "replaceAllUsesWith", "(", "NewBasePtr", ")", ";", "RecursivelyDeleteTriviallyDeadInstructions", "(", "BasePtr", ")", ";", "SmallPtrSet", "<", "Value", "*", ",", "<NUM_LIT>", ">", "NewPtrs", ";"], "ground_truth": ["NewPtrs", ".", "insert", "(", "NewBasePtr", ")", ";"], "File": "PPCLoopPreIncPrep21", "Func": "rewriteLoadStores", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18056, "Length": 347, "Cover_Rate": 0.3743257820927724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinaryPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicBinary", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwapPartword", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "emitAtomicCmpSwap", "(", "MI", ",", "BB", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering100", "Func": "EmitInstrWithCustomInserter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18057, "Length": 315, "Cover_Rate": 0.4646017699115044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeIntRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "Reg", "=", "IntRegDecoderTable", "[", "RegNo", "]", ";"], "File": "SparcDisassembler (2)", "Func": "DecodeIntRegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18058, "Length": 39, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo11", "Func": "getDwarfRegNum", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18059, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>TargetMC", "(", ")", "{", "TargetRegistry", "::", "RegisterMCAsmInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCAsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "createAsmTargetStreamer", ")", ";"], "File": "SystemZMCTargetDesc2", "Func": "LLVMInitializeSystemZTargetMC", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18060, "Length": 94, "Cover_Rate": 0.8867924528301887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vornq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "|", "~", "__b", ";"], "File": "arm", "Func": "neon_vornq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18061, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", "{", "emitFrameDirective", "(", ")", ";"], "ground_truth": ["printSavedRegsBitmask", "(", ")", ";"], "File": "MBlazeAsmPrinter14", "Func": "EmitFunctionBodyStart", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18062, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "SrcReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg1", ",", "<NUM_LIT>", ")", ";", "SrcReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "SrcReg2", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";"], "ground_truth": ["UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "File": "ARMFastISel (2)", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18063, "Length": 129, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["unsigned", "Opcode", "=", "getOpcodeForOffset", "(", "isHighReg", "(", "Reg", ")", "?", "HighOpcode", ":", "LowOpcode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "File": "SystemZInstrInfo (2)2", "Func": "expandRXYPseudo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18064, "Length": 40, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GenInsert", "::", "dump_map", "(", ")", "const", "{", "using", "iterator", "=", "IFMapType", "::", "const_iterator", ";", "for", "(", "iterator", "I", "=", "IFMap", ".", "begin", "(", ")", ",", "E", "=", "IFMap", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "I", "->", "first", ",", "HRI", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["const", "IFListType", "&", "LL", "=", "I", "->", "second", ";"], "File": "HexagonGenInsert10", "Func": "dump_map", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18065, "Length": 68, "Cover_Rate": 0.5396825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "BPFRegisterInfo12", "Func": "eliminateFrameIndex", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18066, "Length": 194, "Cover_Rate": 0.6621160409556314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "PerformADDCCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18067, "Length": 170, "Cover_Rate": 0.3269230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FB_REGNO", ":", "return", "FB_REGS", ";", "case", "SP_REGNO", ":", "return", "SP_REGS", ";", "case", "FLG_REGNO", ":", "return", "FLG_REGS", ";", "default", ":", "if", "(", "IS_MEM_REGNO", "(", "regno", ")", ")", "return", "MEM_REGS", ";"], "ground_truth": ["return", "ALL_REGS", ";"], "File": "m32c2", "Func": "m32c_regno_reg_class", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18068, "Length": 33, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EvexToVexTable", "[", "EvexOp", "]", "=", "VexOp", ";"], "ground_truth": ["}"], "File": "X86EvexToVex10", "Func": "AddTableEntry", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18069, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "TargetABI", "==", "<ISA_LIT>TargetMachine", "::", "<STR_LIT>", ";", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "ground_truth": ["InitializeELF", "(", "isAAPCS_ABI", ")", ";"], "File": "ARMTargetObjectFile32", "Func": "Initialize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18070, "Length": 48, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Triple", "TheTriple", "(", "TT", ")", ";"], "ground_truth": ["return", "create<ISA_LIT>ELFStreamer", "(", "Ctx", ",", "MAB", ",", "_OS", ",", "_Emitter", ",", "RelaxAll", ",", "NoExecStack", ")", ";"], "File": "MipsMCTargetDesc3", "Func": "createMCStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18071, "Length": 22, "Cover_Rate": 0.3728813559322034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "assert", "(", "!", "MO", ".", "getSubReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Reg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "<STR_LIT>", ")", ";", "}", "O", "<<", "<ISA_LIT>InstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "O", "<<", "'#'", ";", "unsigned", "TF", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "if", "(", "TF", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "PrintSymbolOperand", "(", "MO", ",", "O", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "if", "(", "Subtarget", "->", "genExecuteOnly", "(", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", "->", "print", "(", "O", ",", "MAI", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18072, "Length": 215, "Cover_Rate": 0.7543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstructionSelector", "::", "composePtr", "(", "MachineIRBuilder", "&", "Builder", ",", "Register", "Dst", ",", "Register", "Lo", ",", "Register", "Hi", ")", "{", "auto", "RegSeq", "=", "Builder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addDef", "(", "Dst", ")", ".", "addUse", "(", "Lo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addUse", "(", "Hi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["constrainGenericOp", "(", "*", "RegSeq", ")", ";"], "File": "MOSInstructionSelector", "Func": "composePtr", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18073, "Length": 60, "Cover_Rate": 0.8955223880597015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LEONMachineFunctionPass", "(", "tm", ",", "ID", ")", "{"], "ground_truth": ["}"], "File": "LeonPasses12", "Func": "FixFSMULD", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18074, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "printMasking", "(", "raw_ostream", "&", "OS", ",", "const", "MCInst", "*", "MI", ",", "const", "MCInstrInfo", "&", "MCII", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "!", "(", "TSFlags", "&", "<STR_LIT>", ")", ")", "return", ";", "bool", "MaskWithZero", "=", "(", "TSFlags", "&", "<STR_LIT>", ")", ";", "unsigned", "MaskOp", "=", "Desc", ".", "getNumDefs", "(", ")", ";", "if", "(", "Desc", ".", "getOperandConstraint", "(", "MaskOp", ",", "MCOI", "::", "TIED_TO", ")", "!=", "-", "<NUM_LIT>", ")", "++", "MaskOp", ";", "const", "char", "*", "MaskRegName", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "MaskOp", ")", ".", "getReg", "(", ")", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "MaskRegName", "<<", "<STR_LIT>", ";", "if", "(", "MaskWithZero", ")", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstComments1", "Func": "printMasking", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18075, "Length": 126, "Cover_Rate": 0.9692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "moveAfter", "(", "JTBB", ")", ";", "OldPrior", "->", "updateTerminator", "(", ")", ";", "BB", "->", "updateTerminator", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "++", "NumJTMoved", ";", "return", "nullptr", ";", "}", "MachineBasicBlock", "*", "NewBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "JTBB", "->", "getBasicBlock", "(", ")", ")", ";", "MachineFunction", "::", "iterator", "MBBI", "=", "++", "JTBB", "->", "getIterator", "(", ")", ";", "MF", "->", "insert", "(", "MBBI", ",", "NewBB", ")", ";", "if", "(", "isThumb2", ")", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "BuildMI", "(", "NewBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "BB", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMConstantIslandPass61", "Func": "adjustJTTargetBlockForward", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18076, "Length": 135, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSIMD128", "(", ")", ")", "{", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "computeRegisterProperties", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "auto", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "for", "(", "auto", "CC", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setCondCodeAction", "(", "CC", ",", "T", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "T", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "T", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}", "for", "(", "auto", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{"], "ground_truth": ["setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";"], "File": "WebAssemblyISelLowering", "Func": "WebAssemblyTargetLowering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18077, "Length": 369, "Cover_Rate": 0.41183035714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["int", "FrameIndex", "=", "StoreByValRegs", "(", "CCInfo", ",", "DAG", ",", "dl", ",", "Chain", ",", "<NUM_LIT>", ",", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ",", "<NUM_LIT>", ",", "ArgOffset", ",", "<NUM_LIT>", ",", "ForceMutable", ",", "<NUM_LIT>", ",", "TotalArgRegsSaveSize", ")", ";"], "File": "ARMISelLowering60", "Func": "VarArgStyleRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18078, "Length": 47, "Cover_Rate": 0.4895833333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandAtomicPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";"], "File": "RISCVExpandAtomicPseudoInsts", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18079, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>CallLowering", "::", "LowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "*", "MF", ".", "getFunction", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "unsigned", "NumArgs", "=", "Args", ".", "size", "(", ")", ";", "Function", "::", "const_arg_iterator", "CurOrigArg", "=", "Args", ".", "begin", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", "++", "i", ",", "++", "CurOrigArg", ")", "{", "MVT", "ValVT", "=", "<STR_LIT>", "(", "CurOrigArg", "->", "getType", "(", ")", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "bool", "Res", "=", "AssignFn", "(", "i", ",", "ValVT", ",", "ValVT", ",", "CCValAssign", "::", "Full", ",", "<STR_LIT>", "(", ")", ",", "CCInfo", ")", ";", "assert", "(", "!", "Res", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Res", ";", "}", "assert", "(", "ArgLocs", ".", "size", "(", ")", "==", "Args", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "COPY", ",", "VRegs", "[", "i", "]", ",", "VA", ".", "getLocReg", "(", ")", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":"], "ground_truth": ["case", "CCValAssign", "::", "SExt", ":"], "File": "AArch64CallLowering10", "Func": "LowerFormalArguments", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18080, "Length": 333, "Cover_Rate": 0.9327731092436975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "HexagonISelLowering1", "Func": "getTargetNodeName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18081, "Length": 126, "Cover_Rate": 0.34806629834254144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_hadd_pi16", "(", "__m64", "__X", ",", "__m64", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_phaddw", "(", "(", "__v4hi", ")", "__X", ",", "(", "__v4hi", ")", "__Y", ")", ";"], "File": "tmmintrin", "Func": "_mm_hadd_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18082, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "auto", "getNodes", "=", "[", "this", "]", "(", ")", "->", "std", "::", "vector", "<", "SDNode", "*", ">", "{", "std", "::", "vector", "<", "SDNode", "*", ">", "T", ";", "T", ".", "reserve", "(", "CurDAG", "->", "allnodes_size", "(", ")", ")", ";", "for", "(", "SDNode", "&", "N", ":", "CurDAG", "->", "allnodes", "(", ")", ")", "T", ".", "push_back", "(", "&", "N", ")", ";", "return", "T", ";", "}", ";", "ppSimplifyOrSelect0", "(", "getNodes", "(", ")", ")", ";", "ppAddrReorderAddShl", "(", "getNodes", "(", ")", ")", ";", "ppAddrRewriteAndSrl", "(", "getNodes", "(", ")", ")", ";", "ppHoistZextI1", "(", "getNodes", "(", ")", ")", ";", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "File": "HexagonISelDAGToDAG1", "Func": "PreprocessISelDAG", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18083, "Length": 108, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaskUnpackCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "DemandedElts", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt1Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ",", "CmpInst", "::", "BAD_ICMP_PREDICATE", ",", "CostKind", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ",", "CostKind", ")", ";", "MaskUnpackCost", "+=", "VF", "*", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";", "}", "int", "MemoryOpCost", "=", "VF", "*", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ",", "CostKind", ")", ";", "int", "InsertExtractCost", "=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "Instruction", "::", "Load", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "VF", ";", "++", "i", ")", "InsertExtractCost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "InsertElement", ",", "SrcVTy", ",", "i", ")", ";"], "ground_truth": ["else", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "VF", ";", "++", "i", ")", "InsertExtractCost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "SrcVTy", ",", "i", ")", ";"], "File": "X86TargetTransformInfo117", "Func": "getGSScalarCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18084, "Length": 158, "Cover_Rate": 0.6220472440944882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sp", "=", "stack_pointer_rtx", ";", "i", "=", "<NUM_LIT>", ";", "if", "(", "return_p", ")", "{", "RTVEC_ELT", "(", "vec", ",", "i", ")", "=", "ret_rtx", ";", "i", "++", ";", "}", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "nregs", ";", "j", "++", ")", "{", "rtx", "lhs", ",", "rhs", ";", "if", "(", "pop_p", ")", "{", "lhs", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "j", ")", ";", "rhs", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp", ",", "(", "nregs", "-", "j", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "lhs", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp", ",", "(", "j", "+", "<NUM_LIT>", ")", "*", "-", "<NUM_LIT>", ")", ")", ";", "rhs", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "j", ")", ";", "}", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "lhs", ",", "rhs", ")", ";", "}", "offset", "=", "GEN_INT", "(", "(", "pop_p", "?", "nregs", ":", "-", "nregs", ")", "*", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "sp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sp", ",", "offset", ")", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ";", "if", "(", "!", "pop_p", ")", "x", "=", "Fpa", "(", "x", ")", ";", "if", "(", "return_p", ")", "emit_jump_insn", "(", "x", ")", ";", "else", "emit_insn", "(", "x", ")", ";"], "ground_truth": ["}"], "File": "h83004", "Func": "h8300_push_pop", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18085, "Length": 220, "Cover_Rate": 0.7357859531772575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBBVector", "ExitBlks", ";", "LoopRep", "->", "getExitBlocks", "(", "ExitBlks", ")", ";", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "ExitBlkSet", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ExitBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "ExitBlkSet", ".", "insert", "(", "ExitBlks", "[", "i", "]", ")", ";", "assert", "(", "ExitBlkSet", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineBasicBlock", "*", "ExitBlk", "=", "*", "ExitBlks", ".", "begin", "(", ")", ";", "assert", "(", "ExitBlk", "&&", "<STR_LIT>", ")", ";", "MBBVector", "LatchBlks", ";", "typedef", "GraphTraits", "<", "Inverse", "<", "MachineBasicBlock", "*", ">>", "InvMBBTraits", ";", "InvMBBTraits", "::", "ChildIteratorType", "PI", "=", "InvMBBTraits", "::", "child_begin", "(", "LoopHeader", ")", ",", "PE", "=", "InvMBBTraits", "::", "child_end", "(", "LoopHeader", ")", ";", "for", "(", ";", "PI", "!=", "PE", ";", "PI", "++", ")", "{", "if", "(", "LoopRep", "->", "contains", "(", "*", "PI", ")", ")", "LatchBlks", ".", "push_back", "(", "*", "PI", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ExitingMBBs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "mergeLoopbreakBlock", "(", "ExitingMBBs", "[", "i", "]", ",", "ExitBlk", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LatchBlks", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "settleLoopcontBlock", "(", "LatchBlks", "[", "i", "]", ",", "LoopHeader", ")", ";", "int", "Match", "=", "<NUM_LIT>", ";", "do", "{", "Match", "=", "<NUM_LIT>", ";", "Match", "+=", "serialPatternMatch", "(", "LoopHeader", ")", ";", "Match", "+=", "ifPatternMatch", "(", "LoopHeader", ")", ";", "}", "while", "(", "Match", ">", "<NUM_LIT>", ")", ";", "mergeLooplandBlock", "(", "LoopHeader", ",", "ExitBlk", ")", ";", "MachineLoop", "*", "ParentLoop", "=", "LoopRep", "->", "getParentLoop", "(", ")", ";", "if", "(", "ParentLoop", ")", "MLI", "->", "changeLoopFor", "(", "LoopHeader", ",", "ParentLoop", ")", ";", "else", "MLI", "->", "removeBlock", "(", "LoopHeader", ")", ";"], "ground_truth": ["Visited", "[", "LoopRep", "]", "=", "true", ";"], "File": "AMDILCFGStructurizer14", "Func": "mergeLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18086, "Length": 286, "Cover_Rate": 0.8171428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringRef", "(", "Tok", ".", "Data", ",", "Tok", ".", "Length", ")", ";"], "ground_truth": ["}"], "File": "P2AsmParser", "Func": "getToken", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18087, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListOneD", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "isSingleSpacedVectorList", "(", ")", ")", "return", "false", ";"], "File": "ARMAsmParser (2)", "Func": "isVecListOneD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18088, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "memset", "(", "info", ",", "<NUM_LIT>", ",", "sizeof", "(", "*", "info", ")", ")", ";", "info", "->", "gpr_offset", "=", "cum", "->", "num_gprs", ";", "info", "->", "fpr_offset", "=", "cum", "->", "num_fprs", ";", "if", "(", "named", ")", "{", "riscv_aggregate_field", "fields", "[", "<NUM_LIT>", "]", ";", "unsigned", "fregno", "=", "fpr_base", "+", "info", "->", "fpr_offset", ";", "unsigned", "gregno", "=", "gpr_base", "+", "info", "->", "gpr_offset", ";", "if", "(", "(", "info", "->", "num_fprs", "=", "riscv_pass_aggregate_in_fpr_pair_p", "(", "type", ",", "fields", ")", ")", "&&", "info", "->", "fpr_offset", "+", "info", "->", "num_fprs", "<=", "MAX_ARGS_IN_REGISTERS", ")", "switch", "(", "info", "->", "num_fprs", ")", "{", "case", "<NUM_LIT>", ":", "return", "riscv_pass_fpr_single", "(", "mode", ",", "fregno", ",", "TYPE_MODE", "(", "fields", "[", "<NUM_LIT>", "]", ".", "type", ")", ")", ";", "case", "<NUM_LIT>", ":", "return", "riscv_pass_fpr_pair", "(", "mode", ",", "fregno", ",", "TYPE_MODE", "(", "fields", "[", "<NUM_LIT>", "]", ".", "type", ")", ",", "fields", "[", "<NUM_LIT>", "]", ".", "offset", ",", "fregno", "+", "<NUM_LIT>", ",", "TYPE_MODE", "(", "fields", "[", "<NUM_LIT>", "]", ".", "type", ")", ",", "fields", "[", "<NUM_LIT>", "]", ".", "offset", ")", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "(", "info", "->", "num_fprs", "=", "riscv_pass_mode_in_fpr_p", "(", "mode", ")", ")", "&&", "info", "->", "fpr_offset", "+", "info", "->", "num_fprs", "<=", "MAX_ARGS_IN_REGISTERS", ")", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_FLOAT", ":", "return", "gen_rtx_REG", "(", "mode", ",", "fregno", ")", ";"], "ground_truth": ["case", "MODE_COMPLEX_FLOAT", ":"], "File": "riscv2", "Func": "riscv_get_arg_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18089, "Length": 212, "Cover_Rate": 0.40847784200385356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "predec", "=", "gen_rtx_MEM", "(", "SImode", ",", "predec1", ")", ";", "rtx", "insn", ";", "tree", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "all", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", "!=", "NULL_TREE", ";", "tree", "kspisusp", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attrs", ")", ";", "if", "(", "kspisusp", ")", "{", "insn", "=", "emit_move_insn", "(", "spreg", ",", "gen_rtx_REG", "(", "Pmode", ",", "REG_USP", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "fkind", "==", "EXCPT_HANDLER", ")", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "spreg", ",", "spreg", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "insn", "=", "emit_move_insn", "(", "predec", ",", "gen_rtx_REG", "(", "SImode", ",", "REG_ASTAT", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "if", "(", "!", "current_function_is_leaf", ")", "all", "=", "true", ";", "expand_prologue_reg_save", "(", "spreg", ",", "all", ",", "true", ")", ";", "for", "(", "i", "=", "REG_P7", "+", "<NUM_LIT>", ";", "i", "<", "REG_CC", ";", "i", "++", ")", "if", "(", "all", "||", "regs_ever_live", "[", "i", "]", "||", "(", "!", "leaf_function_p", "(", ")", "&&", "call_used_regs", "[", "i", "]", ")", ")", "{", "if", "(", "i", "==", "REG_A0", "||", "i", "==", "REG_A1", ")", "insn", "=", "emit_move_insn", "(", "gen_rtx_MEM", "(", "PDImode", ",", "predec1", ")", ",", "gen_rtx_REG", "(", "PDImode", ",", "i", ")", ")", ";", "else", "insn", "=", "emit_move_insn", "(", "predec", ",", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ")", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "File": "bfin2", "Func": "expand_interrupt_handler_prologue", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 18090, "Length": 233, "Cover_Rate": 0.4322820037105751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CachedEStackSize", "==", "-", "<NUM_LIT>", ")", "{", "CachedEStackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "estimateStackSize", "(", "MF", ")", ";", "}", "return", "CachedEStackSize", ">", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreMachineFunctionInfo10", "Func": "isLargeFrame", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18091, "Length": 28, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x16_t", ")", "__builtin_aarch64_shaddv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vhaddq_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18092, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "cast", "<", "RegisterSDNode", ">", "(", "UI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "FlagUI", "=", "UI", "->", "use_begin", "(", ")", ",", "FlagUE", "=", "UI", "->", "use_end", "(", ")", ";", "FlagUI", "!=", "FlagUE", ";", "++", "FlagUI", ")", "{", "if", "(", "FlagUI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "FlagUI", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "switch", "(", "FlagUI", "->", "getMachineOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "X86ISelDAGToDAG", "Func": "hasNoCarryFlagUses", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18093, "Length": 389, "Cover_Rate": 0.5938931297709924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfmaddcph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__C", ",", "(", "__v8hf", ")", "__D", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_fmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18094, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ForceFramePointer", "=", "forceFP", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo (2)", "Func": "setForceFramePointer", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18095, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "getParser", "(", ")", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVAsmParser2", "Func": "ParseInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18096, "Length": 55, "Cover_Rate": 0.3273809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printImplicitDef", "(", "const", "MachineInstr", "*", "MI", ",", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "NVPTXAsmPrinter14", "Func": "printImplicitDef", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18097, "Length": 21, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__ieee_set_fp_control", "(", "IEEE_MAP_DMZ", "|", "IEEE_MAP_UMZ", ")", ";"], "ground_truth": ["}"], "File": "crtfastmath", "Func": "set_fast_math", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18098, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Symbol", ")", ";"], "ground_truth": ["}"], "File": "ARMWinCOFFStreamer1", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18099, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "V4DImode", ":", "if", "(", "!", "TARGET_64BIT", ")", "return", "false", ";", "case", "V4DFmode", ":", "case", "V8SFmode", ":", "case", "V8SImode", ":", "case", "V16HImode", ":", "case", "V32QImode", ":", "case", "V4SFmode", ":", "case", "V4SImode", ":", "case", "V8HImode", ":", "case", "V4HImode", ":", "break", ";", "case", "V16QImode", ":", "if", "(", "TARGET_SSE4_1", ")", "break", ";", "wmode", "=", "V8HImode", ";", "goto", "widen", ";", "case", "V8QImode", ":", "wmode", "=", "V4HImode", ";", "goto", "widen", ";", "widen", ":", "x", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "one_var", "^", "<NUM_LIT>", ")", ";", "if", "(", "one_var", "&", "<NUM_LIT>", ")", "{", "var", "=", "convert_modes", "(", "HImode", ",", "QImode", ",", "var", ",", "true", ")", ";", "var", "=", "expand_simple_binop", "(", "HImode", ",", "ASHIFT", ",", "var", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "x", "=", "GEN_INT", "(", "INTVAL", "(", "x", ")", "&", "<NUM_LIT>", ")", ";", "}", "else", "{", "var", "=", "convert_modes", "(", "HImode", ",", "QImode", ",", "var", ",", "true", ")", ";", "x", "=", "gen_int_mode", "(", "INTVAL", "(", "x", ")", "<<", "<NUM_LIT>", ",", "HImode", ")", ";", "}"], "ground_truth": ["if", "(", "x", "!=", "const0_rtx", ")", "var", "=", "expand_simple_binop", "(", "HImode", ",", "IOR", ",", "var", ",", "x", ",", "var", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";"], "File": "i3864", "Func": "ix86_expand_vector_init_one_var", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18100, "Length": 194, "Cover_Rate": 0.532967032967033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "CountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "RegSaveFrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "}", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int64_t", "Offset", "=", "(", "i", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "VarArgsFPOffset", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "F", "->", "getMachineMemOperand", "(", "PseudoSourceValue", "::", "getFixedStack", "(", "RegSaveFrameIndex", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "Offset", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering144", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18101, "Length": 194, "Cover_Rate": 0.522911051212938, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineInstr", "*", "MI", ":", "NewInsts", ")", "applyBank", "(", "*", "MI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "~ApplyRegBankMapping", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18102, "Length": 15, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "addPass", "(", "create<ISA_LIT>MakeCompressibleOptPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVTargetMachine20", "Func": "addPreEmitPass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18103, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isZeroShuffle", "(", "SVOp", ")", ")", "return", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "if", "(", "SVOp", "->", "isSplat", "(", ")", ")", "{", "SDValue", "Broadcast", "=", "LowerVectorBroadcast", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "Broadcast", ".", "getNode", "(", ")", ")", "return", "Broadcast", ";", "}", "SDValue", "NewOp", "=", "LowerVectorIntExtend", "(", "Op", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "return", "NewOp", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "NewOp", ")", ";", "}", "else", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", ")", "{", "if", "(", "<STR_LIT>", "(", "V2", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "{", "MVT", "NewVT", "=", "NewOp", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "isCommutedMOVLMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "NewOp", ")", "->", "getMask", "(", ")", ",", "NewVT", ",", "true", ",", "false", ")", ")", "return", "getVZextMovL", "(", "VT", ",", "NewVT", ",", "NewOp", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ",", "dl", ")", ";", "}", "}", "else", "if", "(", "<STR_LIT>", "(", "V1", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "NewOp", "=", "RewriteAsNarrowerShuffle", "(", "SVOp", ",", "DAG", ")", ";", "if", "(", "NewOp", ".", "getNode", "(", ")", ")", "{"], "ground_truth": ["MVT", "NewVT", "=", "NewOp", ".", "getSimpleValueType", "(", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "NormalizeVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18104, "Length": 323, "Cover_Rate": 0.7936117936117936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "*", "_Unwind_GetLanguageSpecificData", "(", "struct", "_Unwind_Context", "*", "context", ")", "{"], "ground_truth": ["return", "context", "->", "lsda", ";"], "File": "unwind-ia64", "Func": "_Unwind_GetLanguageSpecificData", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18105, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CALL_P", "(", "insn", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "JUMP_P", "(", "insn", ")", "&&", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "ADDR_DIFF_VEC", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "ADDR_VEC", ")", ")", "return", "<STR_LIT>", ";"], "File": "rs60003", "Func": "rs6000_invalid_within_doloop", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18106, "Length": 42, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBR_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["}"], "File": "mprocISelLowering", "Func": "LowerBR_CC", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18107, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "amount", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "if", "(", "frame_pointer_needed", ")", "{", "emit_insn", "(", "gen_movsi", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ")", ";", "amount", "=", "offsets", "->", "locals_base", "-", "offsets", "->", "saved_regs", ";", "}", "amount", "-=", "<NUM_LIT>", "*", "thumb1_extra_regs_pushed", "(", "offsets", ",", "false", ")", ";", "gcc_assert", "(", "amount", ">=", "<NUM_LIT>", ")", ";", "if", "(", "amount", ")", "{", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "amount", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "amount", ")", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "arm6", "Func": "thumb1_expand_epilogue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18108, "Length": 89, "Cover_Rate": 0.3545816733067729, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "int64_t", "StackPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "StackPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfReg", ",", "-", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MachineInstr", "*", "LDRXpost", "=", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Et", "=", "MBB", ".", "insert", "(", "Et", ",", "LDRXpost", ")", ";", "}", "const", "Function", "&", "CF", "=", "OF", ".", "Candidates", ".", "front", "(", ")", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ";", "bool", "ShouldSignReturnAddr", "=", "false", ";", "if", "(", "CF", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Scope", "=", "CF", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "Scope", ".", "equals", "(", "<STR_LIT>", ")", ")", "ShouldSignReturnAddr", "=", "true", ";", "else", "if", "(", "Scope", ".", "equals", "(", "<STR_LIT>", ")", "&&", "!", "IsLeafFunction", ")", "ShouldSignReturnAddr", "=", "true", ";", "}", "bool", "ShouldSignReturnAddrWithAKey", "=", "true", ";", "if", "(", "CF", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "const", "StringRef", "Key", "=", "CF", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "Key", ".", "equals_lower", "(", "<STR_LIT>", ")", "||", "Key", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo121", "Func": "buildOutlinedFrame", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18109, "Length": 317, "Cover_Rate": 0.3686046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "AM", ".", "IndexReg", ".", "getNode", "(", ")", ")", "AM", ".", "IndexReg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "getAddressOperands", "(", "AM", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelDAGToDAG104", "Func": "SelectAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18110, "Length": 41, "Cover_Rate": 0.3082706766917293, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter23", "Func": "printi16mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18111, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["ModulePass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SPIRVPreTranslationLegalizer", "Func": "getAnalysisUsage", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18112, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Unordered", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Monotonic", ":", "case", "Release", ":", "return", "nullptr", ";", "case", "Acquire", ":", "case", "AcquireRelease", ":", "case", "SequentiallyConsistent", ":", "return", "makeDMB", "(", "Builder", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "emitTrailingFence", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18113, "Length": 35, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setLRIsSpilledForFarJump", "(", "bool", "s", ")", "{"], "ground_truth": ["LRSpilledForFarJump", "=", "s", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "setLRIsSpilledForFarJump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18114, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "rs6000_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";"], "ground_truth": ["if", "(", "icode", "==", "CODE_FOR_nothing", ")", "return", "<NUM_LIT>", ";"], "File": "rs60006", "Func": "rs6000_expand_unop_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18115, "Length": 75, "Cover_Rate": 0.30364372469635625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCStreamer", "::", "EmitWinEHHandlerData", "(", "Loc", ")", ";", "EHStreamer", ".", "EmitUnwindInfo", "(", "*", "this", ",", "getCurrentWinFrameInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "X86WinCOFFStreamer19", "Func": "EmitWinEHHandlerData", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18116, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_f32_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18117, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandCondsets", "::", "isIntraBlocks", "(", "LiveInterval", "&", "LI", ")", "{", "for", "(", "LiveRange", "::", "Segment", "&", "LR", ":", "LI", ")", "{", "if", "(", "!", "LR", ".", "start", ".", "isRegister", "(", ")", ")", "return", "false", ";", "if", "(", "!", "LR", ".", "end", ".", "isRegister", "(", ")", "&&", "!", "LR", ".", "end", ".", "isDead", "(", ")", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonExpandCondsets16", "Func": "isIntraBlocks", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18118, "Length": 59, "Cover_Rate": 0.9365079365079365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>DAGToDAGISel", "::", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18119, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "R600TextureIntrinsicsReplacer", "Func": "getAnalysisUsage", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18120, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "if", "(", "ContainsZeros", ")", "return", "false", ";", "assert", "(", "llvm", "::", "all_of", "(", "Mask", ",", "[", "&", "]", "(", "int", "M", ")", "{", "return", "SM_SentinelUndef", "<=", "M", "&&", "M", "<", "(", "int", ")", "NumMaskElts", ";", "}", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "InputSizeInBits", "=", "MaskVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "MaskScalarSizeInBits", "=", "InputSizeInBits", "/", "Mask", ".", "size", "(", ")", ";", "MVT", "MaskEltVT", "=", "<STR_LIT>", "(", "MaskScalarSizeInBits", ")", ";", "if", "(", "MaskScalarSizeInBits", "==", "<NUM_LIT>", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MaskEltVT", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "ArrayRef", "<", "int", ">", "LoMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "int", ">", "HiMask", "(", "Mask", ".", "data", "(", ")", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isUndefOrInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "LoMask", ")", ";", "return", "true", ";", "}", "if", "(", "isUndefOrInRange", "(", "HiMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "isSequentialOrUndefInRange", "(", "LoMask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "int", "OffsetHiMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "OffsetHiMask", "[", "i", "]", "=", "(", "HiMask", "[", "i", "]", "<", "<NUM_LIT>", "?", "HiMask", "[", "i", "]", ":", "HiMask", "[", "i", "]", "-", "<NUM_LIT>", ")", ";", "Shuffle", "=", "<STR_LIT>", ";", "ShuffleVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "InputSizeInBits", "/", "<NUM_LIT>", ")", ";", "PermuteImm", "=", "getV4<ISA_LIT>ShuffleImm", "(", "OffsetHiMask", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "return", "false", ";", "}", "if", "(", "MaskScalarSizeInBits", "!=", "<NUM_LIT>", "&&", "MaskScalarSizeInBits", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "FloatDomain", "&&", "!", "Subtarget", ".", "hasAVX", "(", ")", ")", "return", "false", ";", "if", "(", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasAVX2", "(", ")", ")", "FloatDomain", "=", "true", ";", "if", "(", "is128BitLaneCrossingShuffleMask", "(", "MaskEltVT", ",", "Mask", ")", ")", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "MaskVT", ".", "is256BitVector", "(", ")", "&&", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering236", "Func": "matchUnaryPermuteVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18121, "Length": 363, "Cover_Rate": 0.41580756013745707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getImm", "(", "const", "SDNode", "*", "Node", ",", "unsigned", "Imm", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "SDLoc", "(", "Node", ")", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "File": "Cpu0ISelDAGToDAG", "Func": "getImm", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18122, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "GBZ80AsmPrinter", "Func": "getPassName", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18123, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "LRMI", ".", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "isEarly", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "DEBUG", "(", "ESMI", ".", "dump", "(", ")", ")", ";", "if", "(", "isLate", "&&", "isEarly", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonInstrInfo10", "Func": "isLateInstrFeedsEarlyInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18124, "Length": 54, "Cover_Rate": 0.4954128440366973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Stack", ";", "Stack", ".", "push_back", "(", "A", ")", ";", "do", "{", "MachineBasicBlock", "*", "MBB", "=", "Stack", ".", "back", "(", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", "->", "successors", "(", ")", ")", "{", "if", "(", "Succ", "==", "A", ")", "return", "false", ";", "if", "(", "Succ", "!=", "B", "&&", "Reachable", ".", "insert", "(", "Succ", ")", ".", "second", ")", "Stack", ".", "push_back", "(", "Succ", ")", ";", "}"], "ground_truth": ["}", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", ";"], "File": "AMDGPULaneDominator", "Func": "laneDominates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18125, "Length": 90, "Cover_Rate": 0.7964601769911505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getSMEMOffsetEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "auto", "Offset", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "!", "<STR_LIT>", "(", "STI", ")", "||", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ";"], "ground_truth": ["return", "Offset", ";"], "File": "SIMCCodeEmitter10", "Func": "getSMEMOffsetEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18126, "Length": 61, "Cover_Rate": 0.953125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PassRegistry", "*", "PR", "=", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>ClauseMergePassPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ControlFlowFinalizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PacketizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExpandSpecialInstrsPassPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>VectorRegMergerPass", "(", "*", "PR", ")", ";", "initializeGlobalISel", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>DAGToDAGISelPass", "(", "*", "PR", ")", ";", "initializeGCNDPPCombinePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerI1CopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerSGPRSpillsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixupVectorISelPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FoldOperandsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PeepholeSDWAPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ShrinkInstructionsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OptimizeExecMaskingPreRAPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LoadStoreOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FixFunctionBitcastsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AlwaysInlinePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateKernelFeaturesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateUniformValuesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ArgumentUsageInfoPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AtomicOptimizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerKernelArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerKernelAttributesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerIntrinsicsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OpenCLEnqueuedBlockLoweringPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PostLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreLegalizerCombinerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PromoteAllocaPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>CodeGenPreparePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PropagateAttributesLatePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RewriteOutArgumentsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyMetadataPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AnnotateControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertWaitcntsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ModeRegisterPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>WholeQuadModePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>LowerControlFlowPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>RemoveShortExecBranchesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreEmitPeepholePass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>InsertSkipsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>MemoryLegalizerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>OptimizeExecMaskingPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PreAllocateWWMRegsPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>FormMemoryClausesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>PostRABundlerPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>UnifyDivergentExitNodesPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>AAWrapperPassPass", "(", "*", "PR", ")", ";", "initialize<ISA_LIT>ExternalAAWrapperPass", "(", "*", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>UseNativeCallsPass", "(", "*", "PR", ")", ";"], "File": "AMDGPUTargetMachine16", "Func": "LLVMInitializeAMDGPUTarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18127, "Length": 328, "Cover_Rate": 0.8346055979643766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "REG", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "HImode", ",", "REGNO", "(", "operands", "[", "i", "]", ")", ")", ";", "break", ";", "case", "CONST_INT", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "(", "INTVAL", "(", "operands", "[", "i", "]", ")", "&", "<NUM_LIT>", ")", "+", "(", "(", "char", ")", "INTVAL", "(", "operands", "[", "i", "+", "<NUM_LIT>", "]", ")", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "MEM", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "i", "]", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "rl78", "Func": "rl78_setup_peep_movhi", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18128, "Length": 95, "Cover_Rate": 0.6985294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "__m128d", ")", "vec_cmple", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cmpngt_pd", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18129, "Length": 20, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OptForSize", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasFastHorizontalOps", "(", ")", "&&", "!", "OptForSize", ")", "return", "SDValue", "(", ")", ";", "unsigned", "HorizOpcode", "=", "Opc", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "(", "(", "VecVT", "==", "<STR_LIT>", "||", "VecVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "||", "(", "(", "VecVT", "==", "<STR_LIT>", "||", "VecVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSE3", "(", ")", ")", ")", "{", "unsigned", "NumElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Hi", "=", "extract128BitVector", "(", "Rdx", ",", "NumElts", "/", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "SDValue", "Lo", "=", "extract128BitVector", "(", "Rdx", ",", "<NUM_LIT>", ",", "DAG", ",", "DL", ")", ";", "Rdx", "=", "DAG", ".", "getNode", "(", "HorizOpcode", ",", "DL", ",", "Lo", ".", "getValueType", "(", ")", ",", "Hi", ",", "Lo", ")", ";", "VecVT", "=", "Rdx", ".", "getValueType", "(", ")", ";", "}", "if", "(", "!", "(", "(", "VecVT", "==", "<STR_LIT>", "||", "VecVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "&&", "!", "(", "(", "VecVT", "==", "<STR_LIT>", "||", "VecVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSE3", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ReductionSteps", "=", "Log2_32", "(", "VecVT", ".", "getVectorNumElements", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "ReductionSteps", ";", "++", "i", ")", "Rdx", "=", "DAG", ".", "getNode", "(", "HorizOpcode", ",", "DL", ",", "VecVT", ",", "Rdx", ",", "Rdx", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Rdx", ",", "Index", ")", ";"], "File": "X86ISelLowering14", "Func": "combineReductionToHorizontal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18130, "Length": 257, "Cover_Rate": 0.3666191155492154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "MI", ",", "FIOperandNum", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", ")", "{", "lowerDynamicAreaOffset", "(", "II", ")", ";", "return", ";", "}", "if", "(", "FPSI", "&&", "FrameIndex", "==", "FPSI", "&&", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", ")", "{", "lowerDynamicAlloc", "(", "II", ")", ";", "return", ";", "}", "if", "(", "FPSI", "&&", "FrameIndex", "==", "FPSI", "&&", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", ")", "{", "lowerPrepareProbedAlloca", "(", "II", ")", ";", "return", ";", "}", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRSpilling", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRRestore", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRBitSpilling", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "else", "if", "(", "OpC", "==", "<STR_LIT>", ")", "{", "lowerCRBitRestore", "(", "II", ",", "FrameIndex", ")", ";", "return", ";", "}", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "getBaseRegister", "(", "MF", ")", ":", "getFrameRegister", "(", "MF", ")", ",", "false", ")", ";", "bool", "noImmForm", "=", "!", "MI", ".", "isInlineAsm", "(", ")", "&&", "OpC", "!=", "TargetOpcode", "::", "STACKMAP", "&&", "OpC", "!=", "TargetOpcode", "::", "PATCHPOINT", "&&", "!", "ImmToIdxMap", ".", "count", "(", "OpC", ")", ";", "int", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "{", "if", "(", "!", "(", "hasBasePointer", "(", "MF", ")", "&&", "FrameIndex", "<", "<NUM_LIT>", ")", ")", "Offset", "+=", "MFI", ".", "getStackSize", "(", ")", ";", "}", "assert", "(", "OpC", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "OffsetFitsMnemonic", "=", "(", "OpC", "==", "<STR_LIT>", "||", "OpC", "==", "<STR_LIT>", ")", "?", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ":", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "if", "(", "!", "noImmForm", "&&", "(", "(", "OffsetFitsMnemonic", "&&", "(", "(", "Offset", "%", "offsetMinAlign", "(", "MI", ")", ")", "==", "<NUM_LIT>", ")", ")", "||", "OpC", "==", "TargetOpcode", "::", "STACKMAP", "||", "OpC", "==", "TargetOpcode", "::", "PATCHPOINT", ")", ")", "{"], "ground_truth": ["MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";"], "File": "PPCRegisterInfo3", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18131, "Length": 424, "Cover_Rate": 0.4924506387921022, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_scalef_ps", "(", "__mmask8", "__U", ",", "__m256", "__A", ",", "__m256", "__B", ")", "{", "return", "(", "__m256", ")", "__builtin_ia32_scalefps256_mask", "(", "(", "__v8sf", ")", "__A", ",", "(", "__v8sf", ")", "__B", ",", "(", "__v8sf", ")", "_mm256_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_scalef_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18132, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AvoidSFBPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "Disable<ISA_LIT>AvoidStoreForwardBlocks", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "||", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", "&&", "<STR_LIT>", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "findPotentiallylBlockedCopies", "(", "MF", ")", ";", "for", "(", "auto", "LoadStoreInstPair", ":", "BlockedLoadsStoresPairs", ")", "{", "MachineInstr", "*", "LoadInst", "=", "LoadStoreInstPair", ".", "first", ";", "int64_t", "LdDispImm", "=", "getDispOperand", "(", "LoadInst", ")", ".", "getImm", "(", ")", ";", "DisplacementSizeMap", "BlockingStoresDispSizeMap", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "PotentialBlockers", "=", "findPotentialBlockers", "(", "LoadInst", ")", ";", "for", "(", "auto", "PBInst", ":", "PotentialBlockers", ")", "{", "if", "(", "!", "isPotentialBlockingStoreInst", "(", "PBInst", "->", "getOpcode", "(", ")", ",", "LoadInst", "->", "getOpcode", "(", ")", ")", "||", "!", "isRelevantAddressingMode", "(", "PBInst", ")", ")", "continue", ";", "int64_t", "PBstDispImm", "=", "getDispOperand", "(", "PBInst", ")", ".", "getImm", "(", ")", ";", "assert", "(", "PBInst", "->", "hasOneMemOperand", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "PBstSize", "=", "(", "*", "PBInst", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "hasSameBaseOpValue", "(", "LoadInst", ",", "PBInst", ")", "&&", "isBlockingStore", "(", "LdDispImm", ",", "getRegSizeInBytes", "(", "LoadInst", ")", ",", "PBstDispImm", ",", "PBstSize", ")", ")", "updateBlockingStoresDispSizeMap", "(", "BlockingStoresDispSizeMap", ",", "PBstDispImm", ",", "PBstSize", ")", ";", "}", "if", "(", "BlockingStoresDispSizeMap", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "*", "StoreInst", "=", "LoadStoreInstPair", ".", "second", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "LoadInst", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "StoreInst", "->", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "removeRedundantBlockingStores", "(", "BlockingStoresDispSizeMap", ")", ";", "breakBlockedCopies", "(", "LoadInst", ",", "StoreInst", ",", "BlockingStoresDispSizeMap", ")", ";", "updateKillStatus", "(", "LoadInst", ",", "StoreInst", ")", ";", "ForRemoval", ".", "push_back", "(", "LoadInst", ")", ";", "ForRemoval", ".", "push_back", "(", "StoreInst", ")", ";"], "ground_truth": ["}"], "File": "X86AvoidStoreForwardingBlocks", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18133, "Length": 365, "Cover_Rate": 0.8990147783251231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128", ")", "__A", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_castsi128_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18134, "Length": 7, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "auto", "Lane", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "MatchInfo", ".", "second", ")", ";", "B", ".", "buildInstr", "(", "MatchInfo", ".", "first", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Lane", "}", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AArch64PostLegalizerLowering", "Func": "applyDupLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18135, "Length": 69, "Cover_Rate": 0.6106194690265486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Dest", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "EFLAGS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "CC", "=", "<STR_LIT>", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Flags", ";", "Flags", "=", "checkBoolTestSetCCCombine", "(", "EFLAGS", ",", "CC", ")", ";", "if", "(", "Flags", ".", "getNode", "(", ")", ")", "{", "SDValue", "Cond", "=", "DAG", ".", "getConstant", "(", "CC", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "N", "->", "getVTList", "(", ")", ",", "Chain", ",", "Dest", ",", "Cond", ",", "Flags", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "PerformBrCondCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18136, "Length": 96, "Cover_Rate": 0.6620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{"], "ground_truth": ["return", "EndLoc", ";"], "File": "M88kAsmParser", "Func": "getEndLoc", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18137, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_aesenc128kl_u8", "(", "(", "__v2di", "*", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "__P", ")", ";"], "ground_truth": ["}"], "File": "keylockerintrin", "Func": "_mm_aesenc128kl_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18138, "Length": 18, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "if", "(", "Src1", "&&", "(", "!", "Src1", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isVGPR", "(", "MRI", ",", "Src1", "->", "getReg", "(", ")", ")", "||", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ")", ")", "return", "false", ";", "if", "(", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ")", "return", "false", ";", "return", "!", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", "&&", "!", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo136", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18139, "Length": 96, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", "||", "(", "hasD16", "&&", "RegNo", ">", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "DPRDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler", "Func": "DecodeDPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18140, "Length": 45, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "rtx", "addr", ";", "rtx", "opnds", "[", "<NUM_LIT>", "]", ";", "rtx_insn", "*", "new_insns", ";", "rtx", "got_rtx", "=", "tilegx_got_rtx", "(", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "pattern", ")", "==", "SET", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "SET_DEST", "(", "pattern", ")", ";", "unspec", "=", "SET_SRC", "(", "pattern", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", ")", ";", "gcc_assert", "(", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "==", "UNSPEC_INSN_ADDR_SHL16INSLI", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", ";", "unspec", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", ")", ";", "gcc_assert", "(", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "==", "UNSPEC_HW0_PCREL", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "opnds", "[", "<NUM_LIT>", "]", ")", "!=", "SYMBOL_REF", ")", "return", ";", "start_sequence", "(", ")", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_32BIT", ")", "emit_insn", "(", "gen_add_got16_32bit", "(", "opnds", "[", "<NUM_LIT>", "]", ",", "got_rtx", ",", "opnds", "[", "<NUM_LIT>", "]", ")", ")", ";", "else", "emit_insn", "(", "gen_add_got16", "(", "opnds", "[", "<NUM_LIT>", "]", ",", "got_rtx", ",", "opnds", "[", "<NUM_LIT>", "]", ")", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "TARGET_32BIT", ")", "emit_insn", "(", "gen_mov_got32_step2_32bit", "(", "opnds", "[", "<NUM_LIT>", "]", ",", "opnds", "[", "<NUM_LIT>", "]", ",", "opnds", "[", "<NUM_LIT>", "]", ")", ")", ";"], "File": "tilegx", "Func": "replace_mov_pcrel_step2", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18141, "Length": 254, "Cover_Rate": 0.8355263157894737, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAS", "(", "MCInst", "&", "MI", ",", "uint64_t", "insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "unsigned", "sz", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "cz", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "uint64_t", "simm32", "=", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "DecodeStatus", "status", ";", "if", "(", "cz", ")", "{", "status", "=", "DecodeI64RegisterClass", "(", "MI", ",", "sz", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "else", "{"], "ground_truth": ["MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", ")", ")", ";"], "File": "VEDisassembler1", "Func": "DecodeAS", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18142, "Length": 109, "Cover_Rate": 0.8515625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "if", "(", "RegVT", "==", "<STR_LIT>", ")", "{", "RC", "=", "&", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "RC", ")", ";", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "EVT", "LocVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "DL", ")", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "LocVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}"], "ground_truth": ["if", "(", "isVarArg", ")", "{"], "File": "SNESISelLowering", "Func": "LowerFormalArguments", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18143, "Length": 316, "Cover_Rate": 0.572463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "const", "ArrayRef", "<", "MCPhysReg", ">", "GPR32ArgRegs", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "ArrayRef", "<", "MCPhysReg", ">", "FGR32ArgRegs", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "ArrayRef", "<", "MCPhysReg", ">", "AFGR64ArgRegs", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "ArrayRef", "<", "MCPhysReg", ">", "::", "iterator", "NextGPR32", "=", "GPR32ArgRegs", ".", "begin", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "::", "iterator", "NextFGR32", "=", "FGR32ArgRegs", ".", "begin", "(", ")", ";", "ArrayRef", "<", "MCPhysReg", ">", "::", "iterator", "NextAFGR64", "=", "AFGR64ArgRegs", ".", "begin", "(", ")", ";", "struct", "AllocatedReg", "{", "const", "TargetRegisterClass", "*", "RC", ";", "unsigned", "Reg", ";", "AllocatedReg", "(", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ")", ":", "RC", "(", "RC", ")", ",", "Reg", "(", "Reg", ")", "{", "}", "}", ";", "SmallVector", "<", "AllocatedReg", ",", "<NUM_LIT>", ">", "Allocation", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "FormalArg", ":", "F", "->", "args", "(", ")", ")", "{", "if", "(", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "InReg", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "StructRet", ")", "||", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ByVal", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "Type", "*", "ArgTy", "=", "FormalArg", ".", "getType", "(", ")", ";", "if", "(", "ArgTy", "->", "isStructTy", "(", ")", "||", "ArgTy", "->", "isArrayTy", "(", ")", "||", "ArgTy", "->", "isVectorTy", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "EVT", "ArgVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "ArgTy", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "Idx", "-", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "ArgVT", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "!", "ArgVT", ".", "isSimple", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "switch", "(", "ArgVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "SExt", ")", "&&", "!", "F", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "Idx", ",", "Attribute", "::", "ZExt", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "NextGPR32", "==", "GPR32ArgRegs", ".", "end", "(", ")", ")", "{"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "MipsFastISel40", "Func": "fastLowerArguments", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18144, "Length": 404, "Cover_Rate": 0.3786316776007498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fmsub_ph", "(", "__m512h", "__A", ",", "__m512h", "__B", ",", "__m512h", "__C", ")", "{"], "ground_truth": ["return", "(", "__m512h", ")", "__builtin_ia32_vfmsubph512_mask", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm512_fmsub_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18145, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>TargetLowering", "::", "LowerCustomJumpTableEntry", "(", "const", "MachineJumpTableInfo", "*", "MJTI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "uid", ",", "MCContext", "&", "Ctx", ")", "const", "{"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_GOTOFF", ",", "Ctx", ")", ";"], "File": "M680x0ISelLowering", "Func": "LowerCustomJumpTableEntry", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18146, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_loaddqusi512_mask", "(", "(", "const", "__v16si", "*", ")", "__P", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_maskz_loadu_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18147, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "<ISA_LIT>MCExpr", "(", "MCExpr", "const", "*", "Expr", ")", ":", "Expr", "(", "Expr", ")", ",", "MustNotExtend", "(", "false", ")", ",", "MustExtend", "(", "false", ")", ",", "S27_2_reloc", "(", "false", ")", ",", "SignMismatch", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "HexagonMCExpr10", "Func": "HexagonMCExpr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18148, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "formatDec", "(", "Imm", "&", "<NUM_LIT>", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "O", "<<", "','", "<<", "formatDec", "(", "(", "Imm", ">>", "(", "<NUM_LIT>", "*", "i", ")", ")", "&", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["O", "<<", "']'", ";"], "File": "AMDGPUInstPrinter28", "Func": "printDPP8", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18149, "Length": 50, "Cover_Rate": 0.4854368932038835, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}"], "ground_truth": ["if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";"], "File": "X86ISelLowering115", "Func": "lowerV32I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18150, "Length": 126, "Cover_Rate": 0.4214046822742475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_range_round_sd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "int", "__C", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_rangesd128_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__C", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512dqintrin", "Func": "_mm_maskz_range_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18151, "Length": 65, "Cover_Rate": 0.9848484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "riscv_builtin_decls", "[", "i", "]", "=", "add_builtin_function", "(", "d", "->", "name", ",", "type", ",", "i", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL", ")", ";", "riscv_builtin_decl_index", "[", "d", "->", "icode", "]", "=", "i", ";", "}"], "ground_truth": ["}"], "File": "riscv-builtins", "Func": "riscv_init_builtins", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18152, "Length": 33, "Cover_Rate": 0.3707865168539326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Addr", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "{", "Base", "=", "Addr", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int32_t", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";"], "ground_truth": ["if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "RHSC", ")", ")", "return", "false", ";"], "File": "ARCISelDAGToDAG", "Func": "SelectAddrModeS9", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18153, "Length": 163, "Cover_Rate": 0.5275080906148867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CompilationCallback", "(", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "abort", "(", ")", ";"], "ground_truth": ["}"], "File": "X86JITInfo13", "Func": "X86CompilationCallback", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18154, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "<ISA_LIT>Subtarget", "(", "TT", ",", "getFeatureBits", "(", ")", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", ",", "FMA", "(", "false", ")", ",", "CaymanISA", "(", "false", ")", ",", "CFALUBug", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "HasVertexCache", "(", "false", ")", ",", "<ISA_LIT>ALUInst", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "TexVTXClauseSize", "(", "<NUM_LIT>", ")", ",", "Gen", "(", "<ISA_LIT>", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUSubtarget12", "Func": "R600Subtarget", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18155, "Length": 126, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SPReg", "=", "<STR_LIT>", ";", "if", "(", "StackSize", ")", "SPReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "const", "char", "*", "ES", "=", "<STR_LIT>", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "ES", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addExternalSymbol", "(", "SPSymbol", ",", "<STR_LIT>", ")", ";", "bool", "HasBP", "=", "hasBP", "(", "MF", ")", ";", "if", "(", "HasBP", ")", "{", "auto", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "BasePtr", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "FI", "->", "setBasePointerVreg", "(", "BasePtr", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "BasePtr", ")", ".", "addReg", "(", "SPReg", ")", ";", "}", "if", "(", "StackSize", ")", "{", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "}", "if", "(", "HasBP", ")", "{", "unsigned", "BitmaskReg", "=", "MRI", ".", "createVirtualRegister", "(", "PtrRC", ")", ";", "unsigned", "Alignment", "=", "MFI", ".", "getMaxAlignment", "(", ")", ";"], "ground_truth": ["assert", "(", "(", "<NUM_LIT>", "<<", "countTrailingZeros", "(", "Alignment", ")", ")", "==", "Alignment", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyFrameLowering", "Func": "emitPrologue", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18156, "Length": 234, "Cover_Rate": 0.4474187380497132, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "long", "__mask", "=", "<NUM_LIT>", ";", "unsigned", "long", "__m", "=", "__M", ";", "unsigned", "long", "__c", ",", "__t", ";", "unsigned", "long", "__p", ";", "__p", "=", "<NUM_LIT>", "-", "__builtin_popcountl", "(", "__M", ")", ";", "while", "(", "__m", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["__c", "=", "__builtin_clzl", "(", "__m", ")", ";"], "File": "bmi2intrin2", "Func": "_pdep_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18157, "Length": 46, "Cover_Rate": 0.40350877192982454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mp", "->", "value", "=", "fix", "->", "value", ";", "mp", "->", "refcount", "=", "<NUM_LIT>", ";", "mp", "->", "min_address", "=", "-", "<NUM_LIT>", ";", "if", "(", "max_mp", "==", "NULL", ")", "{", "mp", "->", "max_address", "=", "max_address", ";", "mp", "->", "next", "=", "NULL", ";", "mp", "->", "prev", "=", "minipool_vector_tail", ";", "if", "(", "mp", "->", "prev", "==", "NULL", ")", "{", "minipool_vector_head", "=", "mp", ";", "minipool_vector_label", "=", "gen_label_rtx", "(", ")", ";", "}", "else", "mp", "->", "prev", "->", "next", "=", "mp", ";", "minipool_vector_tail", "=", "mp", ";", "}", "else", "{", "if", "(", "max_address", ">", "max_mp", "->", "max_address", "-", "mp", "->", "fix_size", ")", "mp", "->", "max_address", "=", "max_mp", "->", "max_address", "-", "mp", "->", "fix_size", ";", "else", "mp", "->", "max_address", "=", "max_address", ";", "mp", "->", "next", "=", "max_mp", ";", "mp", "->", "prev", "=", "max_mp", "->", "prev", ";", "max_mp", "->", "prev", "=", "mp", ";", "if", "(", "mp", "->", "prev", "!=", "NULL", ")", "mp", "->", "prev", "->", "next", "=", "mp", ";"], "ground_truth": ["else", "minipool_vector_head", "=", "mp", ";"], "File": "arm", "Func": "add_minipool_forward_ref", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18158, "Length": 154, "Cover_Rate": 0.35079726651480636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "IntVal", ")", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "IntVal", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "Negate", ")", "IntVal", "*=", "-", "<NUM_LIT>", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "IntVal", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Real", ":", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "(", "float", ")", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Negate", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "case", "AsmToken", "::", "Identifier", ":", "{", "SMLoc", "S", ",", "E", ";", "unsigned", "RegNo", ";", "if", "(", "!", "ParseRegister", "(", "RegNo", ",", "S", ",", "E", ")", ")", "{", "unsigned", "Modifiers", "=", "<NUM_LIT>", ";", "if", "(", "Negate", ")", "Modifiers", "|=", "<NUM_LIT>", ";", "if", "(", "Abs", ")", "{", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Pipe", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["Parser", ".", "Lex", "(", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "parseOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18159, "Length": 211, "Cover_Rate": 0.34364820846905536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "IN_RANGE", "(", "offset", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "(", "(", "offset", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "quad_address_offset_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18160, "Length": 24, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "tmpName", "=", "new", "char", "[", "name", ".", "size", "(", ")", "+", "<NUM_LIT>", "]", ";", "memcpy", "(", "tmpName", ",", "name", ".", "c_str", "(", ")", ",", "name", ".", "size", "(", ")", "+", "<NUM_LIT>", ")", ";", "return", "tmpName", ";"], "ground_truth": ["}"], "File": "PIC164", "Func": "createESName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18161, "Length": 39, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline__", "float", "__fsqrts", "(", "float", "x", ")", "{", "float", "r", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "(", "x", ")", ")", ";", "return", "r", ";"], "ground_truth": ["}"], "File": "ppu", "Func": "intrinsics___fsqrts", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18162, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "{", "FeatureBitset", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "<ISA_LIT>MnemonicSpellCheck", "(", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Suggestion", ",", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";"], "ground_truth": ["if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{"], "File": "PPCAsmParser12", "Func": "MatchAndEmitInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18163, "Length": 102, "Cover_Rate": 0.425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isVerbose", "(", ")", ")", "{", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "FloatMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "IEEEMode", ")", ",", "false", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "ScratchSize", ")", ",", "false", ")", ";", "}", "else", "{", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}"], "ground_truth": ["if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{"], "File": "AMDGPUAsmPrinter56", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18164, "Length": 193, "Cover_Rate": 0.3946830265848671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>TargetLowering", "::", "getRepRegClassFor", "(", "MVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "File": "SystemZISelLowering (2)2", "Func": "getRepRegClassFor", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18165, "Length": 22, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "SafeInForbiddenSlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{"], "ground_truth": ["if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "false", ";"], "File": "MipsInstrInfo (2)", "Func": "SafeInForbiddenSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18166, "Length": 23, "Cover_Rate": 0.5609756097560976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCExpr", "::", "visitUsedExpr", "(", "MCStreamer", "&", "Streamer", ")", "const", "{"], "ground_truth": ["Streamer", ".", "visitUsedExpr", "(", "*", "getSubExpr", "(", ")", ")", ";"], "File": "NyuziMCExpr", "Func": "visitUsedExpr", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18167, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_sub_epi64", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_psubq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_sub_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18168, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "align", "=", "INTVAL", "(", "align_rtx", ")", ";", "rtx", "dst_reg", ";", "tree", "dst_expr", ";", "if", "(", "!", "CONST_INT_P", "(", "bytes_rtx", ")", "||", "INTVAL", "(", "bytes_rtx", ")", "<=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "dst_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "align", ">=", "<NUM_LIT>", ")", "expand_block_set_4", "(", "dst", ",", "dst_reg", ",", "value_rtx", ",", "bytes_rtx", ")", ";"], "File": "visium", "Func": "visium_expand_block_set", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 18169, "Length": 62, "Cover_Rate": 0.41333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "RemoveBranch", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MBB", ".", "empty", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "NumRemoved", "=", "<NUM_LIT>", ";", "auto", "I", "=", "MBB", ".", "end", "(", ")", ";", "do", "{"], "ground_truth": ["--", "I", ";"], "File": "LC3InstrInfo", "Func": "RemoveBranch", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18170, "Length": 41, "Cover_Rate": 0.3942307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_enqcmd", "(", "void", "*", "__P", ",", "const", "void", "*", "__Q", ")", "{"], "ground_truth": ["return", "__builtin_ia32_enqcmd", "(", "__P", ",", "__Q", ")", ";"], "File": "enqcmdintrin", "Func": "_enqcmd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18171, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Arg", ".", "Ty", "=", "Arg", ".", "Node", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Arg", ")", ";", "}", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "<ISA_LIT>_AAPCS_VFP", ",", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "ES", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["return", "LowerCallTo", "(", "CLI", ")", ".", "first", ";"], "File": "ARMISelLowering95", "Func": "LowerWindowsDIVLibCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18172, "Length": 84, "Cover_Rate": 0.38009049773755654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512d", ")", "__builtin_ia32_cvtdq2pd512_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtepi32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18173, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFastFDIV", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "bool", "Unsafe", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ";", "if", "(", "const", "ConstantFPSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "LHS", ")", ")", "{", "if", "(", "(", "Unsafe", "||", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFP32Denormals", "(", ")", ")", ")", "&&", "CLHS", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";", "}", "}", "if", "(", "Unsafe", ")", "{"], "ground_truth": ["SDValue", "Recip", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ")", ";"], "File": "SIISelLowering100", "Func": "LowerFastFDIV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18174, "Length": 171, "Cover_Rate": 0.8300970873786407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NVOpcode", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "NVOpcode", ">=", "<NUM_LIT>", ")", "return", "NVOpcode", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "std", "::", "to_string", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "HexagonInstrInfo (2)2", "Func": "getDotNewOp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18175, "Length": 83, "Cover_Rate": 0.5460526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SERegisterInfo", "::", "<ISA_LIT>SERegisterInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>RegisterInfo", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "MipsSERegisterInfo", "Func": "MipsSERegisterInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18176, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isPositionIndependent", "(", ")", "||", "Subtarget", "->", "isROPI", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "JTISymbol", ",", "OutContext", ")", ",", "OutContext", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "OutContext", ")", ",", "OutContext", ")", ";", "OutStreamer", "->", "EmitValue", "(", "Expr", ",", "<NUM_LIT>", ")", ";", "}", "OutStreamer", "->", "EmitDataRegion", "(", "MCDR_DataRegionEnd", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter103", "Func": "EmitJumpTableAddrs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18177, "Length": 79, "Cover_Rate": 0.3744075829383886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "getPointerTy", "(", ")", ",", "Offset", ",", "OpFlags", ")", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "ground_truth": ["else", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerBlockAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18178, "Length": 129, "Cover_Rate": 0.6323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RM", ".", "hasValue", "(", ")", ")", "{", "if", "(", "TT", ".", "isOSDarwin", "(", ")", ")", "return", "Reloc", "::", "DynamicNoPIC", ";", "return", "Reloc", "::", "Static", ";", "}", "return", "*", "RM", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine63", "Func": "getEffectiveRelocModel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18179, "Length": 34, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "MetadataStreamer", "::", "emitKernelArgs", "(", "const", "Function", "&", "Func", ")", "{", "for", "(", "auto", "&", "Arg", ":", "Func", ".", "args", "(", ")", ")", "emitKernelArg", "(", "Arg", ")", ";", "if", "(", "!", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "return", ";", "auto", "&", "DL", "=", "Func", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "auto", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "Func", ".", "getContext", "(", ")", ")", ";"], "ground_truth": ["emitKernelArg", "(", "DL", ",", "Int64Ty", ",", "ValueKind", "::", "HiddenGlobalOffsetX", ")", ";"], "File": "AMDGPUCodeObjectMetadataStreamer", "Func": "emitKernelArgs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18180, "Length": 83, "Cover_Rate": 0.5496688741721855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getBaseRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "File": "PPCRegisterInfo (2)1", "Func": "getBaseRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18181, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "MI", "->", "dump", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "MCOp", "=", "MCOperand", "::", "CreateReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "MCOp", "=", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_MachineBasicBlock", ":"], "File": "OpenRISCMCInstLower", "Func": "Lower", "Target": "OpenRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18182, "Length": 68, "Cover_Rate": 0.3675675675675676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "for", "(", "auto", "*", "T", ":", "Truncs", ")", "{", "if", "(", "T", "->", "hasOneUse", "(", ")", "&&", "!", "isa", "<", "StoreInst", ">", "(", "*", "T", "->", "user_begin", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "T", "<<", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "for", "(", "auto", "*", "E", ":", "Exts", ")", "{", "if", "(", "!", "E", "->", "hasOneUse", "(", ")", "||", "cast", "<", "Instruction", ">", "(", "*", "E", "->", "user_begin", "(", ")", ")", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "Mul", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "E", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MVELaneInterleavingPass", "Func": "isProfitableToInterleave", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18183, "Length": 110, "Cover_Rate": 0.5729166666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", ":", "FastISel", "(", "FuncInfo", ",", "LibInfo", ")", ",", "TM", "(", "FuncInfo", ".", "MF", "->", "getTarget", "(", ")", ")", ",", "<ISA_LIT>SubTarget", "(", "&", "FuncInfo", ".", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "Subtarget", "(", "&", "FuncInfo", ".", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ")", ",", "<ISA_LIT>FuncInfo", "(", "FuncInfo", ".", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ")", ",", "TII", "(", "*", "Subtarget", "->", "getInstrInfo", "(", ")", ")", ",", "TLI", "(", "*", "Subtarget", "->", "getTargetLowering", "(", ")", ")", ",", "Context", "(", "&", "FuncInfo", ".", "Fn", "->", "getContext", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PPCFastISel32", "Func": "PPCFastISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18184, "Length": 108, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "unsigned", "i", "=", "MaxWorkGroupVGPRCount", ";", "i", "<", "NumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchWaveOffsetReg", "=", "MFI", "->", "getScratchWaveOffsetReg", "(", ")", ";", "if", "(", "ScratchWaveOffsetReg", "!=", "<STR_LIT>", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchWaveOffsetReg", ")", ";", "}", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "<STR_LIT>", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "ScratchWaveOffsetReg", ")", ")", ";", "}", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "debuggerReserveRegs", "(", ")", ")", "{", "unsigned", "ReservedVGPRFirst", "=", "MaxWorkGroupVGPRCount", "-", "MFI", "->", "getDebuggerReservedVGPRCount", "(", ")", ";", "for", "(", "unsigned", "i", "=", "ReservedVGPRFirst", ";", "i", "<", "MaxWorkGroupVGPRCount", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo69", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18185, "Length": 179, "Cover_Rate": 0.47354497354497355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "NumOps", "==", "<ISA_LIT>AddrNumOperands", "+", "<NUM_LIT>", "||", "NumOps", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "getFPReg", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ")", ";", "bool", "KillsSrc", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Reg", ")", ";", "if", "(", "!", "KillsSrc", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "duplicateToTop", "(", "Reg", ",", "<NUM_LIT>", ",", "I", ")", ";", "}", "else", "{", "moveToTop", "(", "Reg", ",", "I", ")", ";", "}", "MI", "->", "RemoveOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "X86FloatingPoint23", "Func": "handleOneArgFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18186, "Length": 247, "Cover_Rate": 0.7222222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "void", ")", "MO", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["unsigned", "OpFlags", "=", "MI", "->", "getOperand", "(", "OpNum", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "AVRAsmPrinter15", "Func": "PrintAsmMemoryOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18187, "Length": 78, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SLC", ".", "getNode", "(", ")", ")", "SLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "TFE", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "DLC", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Idxen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Offen", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "ConstantSDNode", "*", "C1", "=", "nullptr", ";", "SDValue", "N0", "=", "Addr", ";", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Addr", ")", ")", "{", "C1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C1", "->", "getZExtValue", "(", ")", ")", ")", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "C1", "=", "nullptr", ";", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N2", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N3", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Addr64", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "N2", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "N3", "->", "isDivergent", "(", ")", ")", "{", "Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "VAddr", "=", "N0", ";", "}", "else", "{", "Ptr", "=", "N3", ";", "VAddr", "=", "N2", ";", "}", "}", "else", "{", "Ptr", "=", "N2", ";", "VAddr", "=", "N3", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "N0", "->", "isDivergent", "(", ")", ")", "{"], "ground_truth": ["Ptr", "=", "SDValue", "(", "buildSMovImm64", "(", "DL", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG105", "Func": "SelectMUBUF", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18188, "Length": 311, "Cover_Rate": 0.5253378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "encode_secondary_compatibility_attribute", "(", "ELFAttributeValue", "&", "pValue", ",", "int", "pArch", ")", "{", "if", "(", "(", "pArch", "<", "<NUM_LIT>", ")", "||", "(", "pArch", ">", "<ISA_LIT>ELFAttributeData", "::", "CPU_Arch_Max", ")", ")", "{", "pValue", ".", "setStringValue", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "char", "new_value", "[", "]", "=", "{", "<ISA_LIT>ELFAttributeData", "::", "Tag_CPU_arch", ",", "static_cast", "<", "char", ">", "(", "pArch", ")", ",", "<NUM_LIT>", "}", ";"], "ground_truth": ["pValue", ".", "setStringValue", "(", "std", "::", "string", "(", "new_value", ",", "sizeof", "(", "new_value", ")", ")", ")", ";"], "File": "ARMELFAttributeData", "Func": "encode_secondary_compatibility_attribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18189, "Length": 77, "Cover_Rate": 0.9506172839506173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "assert", "(", "(", "<STR_LIT>", "==", "Opcode", "||", "<STR_LIT>", "==", "Opcode", "||", "<STR_LIT>", "==", "Opcode", ")", "&&", "<STR_LIT>", ")", ";", "bool", "LogicalShift", "=", "<STR_LIT>", "==", "Opcode", "||", "<STR_LIT>", "==", "Opcode", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumBitsPerElt", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "assert", "(", "VT", "==", "N0", ".", "getValueType", "(", ")", "&&", "(", "NumBitsPerElt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "ShiftVal", "=", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShiftVal", ">=", "NumBitsPerElt", ")", "{", "if", "(", "LogicalShift", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "else", "ShiftVal", "=", "NumBitsPerElt", "-", "<NUM_LIT>", ";", "}", "if", "(", "!", "ShiftVal", ")", "return", "N0", ";", "if", "(", "<STR_LIT>", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["unsigned", "ShiftVal2", "=", "cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering130", "Func": "combineVectorShiftImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18190, "Length": 220, "Cover_Rate": 0.41509433962264153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "MemOp", ":", "{", "G_LOAD", ",", "G_STORE", "}", ")", "for", "(", "auto", "Ty", ":", "{", "v16s32", ",", "v8s64", "}", ")", "setAction", "(", "{", "MemOp", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "Subtarget", ".", "hasVLX", "(", ")", ")", "return", ";", "const", "LLT", "v4s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "LLT", "v8s32", "=", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "for", "(", "auto", "Ty", ":", "{", "v4s32", ",", "v8s32", "}", ")", "setAction", "(", "{", "G_MUL", ",", "Ty", "}", ",", "Legal", ")", ";"], "ground_truth": ["}"], "File": "X86LegalizerInfo4", "Func": "setLegalizerInfoAVX512", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18191, "Length": 93, "Cover_Rate": 0.5138121546961326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_E500_DOUBLE", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ELF", "||", "TARGET_MACHO", ")", "{", "bool", "large_toc_ok", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", ")", "return", "false", ";", "large_toc_ok", "=", "(", "lra_in_progress", "&&", "TARGET_CMODEL", "!=", "CMODEL_SMALL", "&&", "small_toc_ref", "(", "x", ",", "VOIDmode", ")", ")", ";", "if", "(", "TARGET_TOC", "&&", "!", "large_toc_ok", ")", "return", "false", ";", "if", "(", "GET_MODE_NUNITS", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", "&&", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "CONSTANT_P", "(", "x", ")", "||", "large_toc_ok", ";"], "File": "rs60004", "Func": "legitimate_lo_sum_address_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18192, "Length": 122, "Cover_Rate": 0.648936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "RHSC", "<", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "File": "ARMISelDAGToDAG117", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18193, "Length": 63, "Cover_Rate": 0.33157894736842103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmullq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_mask_mullo_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18194, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SinglePathInfo", "::", "print", "(", "raw_ostream", "&", "os", ",", "const", "Module", "*", "M", ")", "const", "{"], "ground_truth": ["assert", "(", "Root", ")", ";"], "File": "PatmosSinglePathInfo", "Func": "print", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18195, "Length": 21, "Cover_Rate": 0.5121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vrndnq_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrndnq_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18196, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__u", ".", "__a", "[", "<NUM_LIT>", "]", "=", "__A", ";", "return", "__u", ".", "__v", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin1", "Func": "_mm512_castph256_ph512", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18197, "Length": 15, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsubq_m_n_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vsubq_m_n_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vsubq_m_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18198, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Iter", "Filler", ";", "auto", "*", "Fn", "=", "MBB", ".", "getParent", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "pred_iterator", "PI", "=", "SuccBB", "->", "pred_begin", "(", ")", ",", "PE", "=", "SuccBB", "->", "pred_end", "(", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "if", "(", "!", "examinePred", "(", "*", "*", "PI", ",", "*", "SuccBB", ",", "RegDU", ",", "HasMultipleSuccs", ",", "BrMap", ")", ")", "return", "false", ";", "RegDU", ".", "setUnallocatableRegs", "(", "*", "Fn", ")", ";", "if", "(", "HasMultipleSuccs", ")", "{", "IM", ".", "reset", "(", "new", "LoadFromStackOrConst", "(", ")", ")", ";", "}", "else", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "Fn", "->", "getFrameInfo", "(", ")", ";", "IM", ".", "reset", "(", "new", "MemDefsUses", "(", "Fn", "->", "getDataLayout", "(", ")", ",", "&", "MFI", ")", ")", ";", "}", "if", "(", "!", "searchRange", "(", "MBB", ",", "SuccBB", "->", "begin", "(", ")", ",", "SuccBB", "->", "end", "(", ")", ",", "RegDU", ",", "*", "IM", ",", "Slot", ",", "Filler", ")", ")", "return", "false", ";", "insertDelayFiller", "(", "Filler", ",", "BrMap", ")", ";", "addLiveInRegs", "(", "Filler", ",", "*", "SuccBB", ")", ";", "Filler", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller18", "Func": "searchSuccBBs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18199, "Length": 176, "Cover_Rate": 0.7068273092369478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "if", "(", "Ty", "!=", "S32", "&&", "Ty", "!=", "S64", ")", "return", "false", ";", "const", "bool", "IsDiv", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "Register", "LHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "SignBitOffset", "=", "B", ".", "buildConstant", "(", "S32", ",", "Ty", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ")", ";", "auto", "LHSign", "=", "B", ".", "buildAShr", "(", "Ty", ",", "LHS", ",", "SignBitOffset", ")", ";", "auto", "RHSign", "=", "B", ".", "buildAShr", "(", "Ty", ",", "RHS", ",", "SignBitOffset", ")", ";", "LHS", "=", "B", ".", "buildAdd", "(", "Ty", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "B", ".", "buildAdd", "(", "Ty", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "LHS", "=", "B", ".", "buildXor", "(", "Ty", ",", "LHS", ",", "LHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "RHS", "=", "B", ".", "buildXor", "(", "Ty", ",", "RHS", ",", "RHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "Register", "UDivRem", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "if", "(", "Ty", "==", "S32", ")", "legalizeUDIV_UREM32Impl", "(", "B", ",", "UDivRem", ",", "LHS", ",", "RHS", ",", "IsDiv", ")", ";", "else", "legalizeUDIV_UREM64Impl", "(", "B", ",", "UDivRem", ",", "LHS", ",", "RHS", ",", "IsDiv", ")", ";", "Register", "Sign", ";", "if", "(", "IsDiv", ")", "Sign", "=", "B", ".", "buildXor", "(", "Ty", ",", "LHSign", ",", "RHSign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "else", "Sign", "=", "LHSign", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "UDivRem", "=", "B", ".", "buildXor", "(", "Ty", ",", "UDivRem", ",", "Sign", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "B", ".", "buildSub", "(", "DstReg", ",", "UDivRem", ",", "Sign", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeSDIV_SREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18200, "Length": 313, "Cover_Rate": 0.8792134831460674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "end", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isUncondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", "&&", "!", "isCondBranchOpcode", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "return", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["--", "I", ";"], "File": "ARMBaseInstrInfo (2)2", "Func": "RemoveBranch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18201, "Length": 79, "Cover_Rate": 0.6869565217391305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "padding_locals", "=", "current_frame_info", ".", "var_size", "%", "stack_alignment", ";", "if", "(", "padding_locals", ")", "padding_locals", "=", "stack_alignment", "-", "padding_locals", ";"], "ground_truth": ["current_frame_info", ".", "var_size", "+=", "padding_locals", ";"], "File": "cr16", "Func": "cr16_compute_frame", "Target": "cr16", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18202, "Length": 24, "Cover_Rate": 0.3287671232876712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Not", "=", "B", ".", "buildNot", "(", "S64", ",", "Shr", ")", ";", "auto", "Tmp0", "=", "B", ".", "buildAnd", "(", "S64", ",", "Src", ",", "Not", ")", ";", "auto", "FiftyOne", "=", "B", ".", "buildConstant", "(", "S32", ",", "FractBits", "-", "<NUM_LIT>", ")", ";", "auto", "ExpLt0", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SLT", ",", "S1", ",", "Exp", ",", "Zero32", ")", ";", "auto", "ExpGt51", "=", "B", ".", "buildICmp", "(", "CmpInst", "::", "ICMP_SGT", ",", "S1", ",", "Exp", ",", "FiftyOne", ")", ";", "auto", "Tmp1", "=", "B", ".", "buildSelect", "(", "S64", ",", "ExpLt0", ",", "SignBit64", ",", "Tmp0", ")", ";"], "ground_truth": ["B", ".", "buildSelect", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ExpGt51", ",", "Src", ",", "Tmp1", ")", ";"], "File": "AMDGPULegalizerInfo17", "Func": "legalizeIntrinsicTrunc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18203, "Length": 114, "Cover_Rate": 0.3402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128h", ")", "__builtin_ia32_vfmsubaddph128_mask", "(", "(", "__v8hf", ")", "__A", ",", "(", "__v8hf", ")", "__B", ",", "(", "__v8hf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_fmsubadd_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18204, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_dpbf16_ps", "(", "__m512", "__A", ",", "__m512bh", "__B", ",", "__m512bh", "__C", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_dpbf16ps_v16sf", "(", "__A", ",", "__B", ",", "__C", ")", ";"], "File": "avx512bf16intrin", "Func": "_mm512_dpbf16_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18205, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getGPFI", "(", ")", "const", "{", "return", "GPFI", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction29", "Func": "getGPFI", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18206, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MemopCost", "+", "ValueSplitCost", "+", "MaskSplitCost", "+", "MaskCmpCost", ";", "}", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "SrcVTy", ")", ";", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "SrcVTy", ")", ";", "int", "Cost", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isSimple", "(", ")", "&&", "LT", ".", "second", "!=", "VT", ".", "getSimpleVT", "(", ")", "&&", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "==", "NumElem", ")", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "SrcVTy", ",", "<NUM_LIT>", ",", "nullptr", ")", "+", "getShuffleCost", "(", "TTI", "::", "SK_PermuteTwoSrc", ",", "MaskTy", ",", "<NUM_LIT>", ",", "nullptr", ")", ";", "else", "if", "(", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ">", "NumElem", ")", "{", "auto", "*", "NewMaskTy", "=", "FixedVectorType", "::", "get", "(", "MaskTy", "->", "getElementType", "(", ")", ",", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", ")", ";", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_InsertSubvector", ",", "NewMaskTy", ",", "<NUM_LIT>", ",", "MaskTy", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo8", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18207, "Length": 155, "Cover_Rate": 0.34444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "numMatch", "=", "<NUM_LIT>", ";", "numMatch", "+=", "serialPatternMatch", "(", "curBlk", ")", ";", "numMatch", "+=", "ifPatternMatch", "(", "curBlk", ")", ";", "numMatch", "+=", "loopendPatternMatch", "(", "curBlk", ")", ";"], "ground_truth": ["numMatch", "+=", "loopPatternMatch", "(", "curBlk", ")", ";"], "File": "AMDILCFGStructurizer16", "Func": "patternMatchGroup", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18208, "Length": 33, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Module", "::", "const_iterator", "I", "=", "M", "->", "getFunctionList", "(", ")", ".", "begin", "(", ")", ",", "E", "=", "M", "->", "getFunctionList", "(", ")", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getName", "(", ")", "==", "<STR_LIT>", ")", "{", "NaClReadTp", "=", "I", ";", "break", ";", "}", "}", "SDValue", "TlsReadTp", ";", "if", "(", "NaClReadTp", "==", "NULL", ")", "TlsReadTp", "=", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "else", "TlsReadTp", "=", "DAG", ".", "getGlobalAddress", "(", "NaClReadTp", ",", "DL", ",", "PtrVT", ")", ";", "ArgListTy", "Args", ";"], "ground_truth": ["TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "PtrTy", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "false", ",", "true", ",", "TlsReadTp", ",", "Args", ",", "DAG", ",", "DL", ")", ";"], "File": "MipsISelLowering110", "Func": "GetNaClThreadPointer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18209, "Length": 135, "Cover_Rate": 0.5018587360594795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "switch", "(", "Addr", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "CVal", "=", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "(", "CVal", "<<", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "==", "CVal", ")", "{", "SDValue", "N0", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N0", ")", ")", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "else", "Base", "=", "N0", ";", "Disp", "=", "CurDAG", "->", "getTargetConstant", "(", "CVal", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}"], "ground_truth": ["break", ";"], "File": "MSP430ISelDAGToDAG13", "Func": "SelectAddr", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18210, "Length": 122, "Cover_Rate": 0.3641791044776119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_stream_pi", "(", "__m64", "*", "__P", ",", "__m64", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_movntq", "(", "(", "unsigned", "long", "long", "*", ")", "__P", ",", "(", "unsigned", "long", "long", ")", "__A", ")", ";"], "File": "xmmintrin", "Func": "_mm_stream_pi", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18211, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "get<ISA_LIT>RegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "Imm", "=", "MO2", ".", "getImm", "(", ")", ";", "bool", "isAdd", "=", "<STR_LIT>", "(", "Imm", ")", "==", "<STR_LIT>", ";", "bool", "isImm", "=", "MO1", ".", "getReg", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["uint32_t", "Imm8", "=", "<STR_LIT>", "(", "Imm", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrMode3OpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18212, "Length": 64, "Cover_Rate": 0.41025641025641024, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcISelDAGToDAG25", "Func": "getGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18213, "Length": 19, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "int", "Idx", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", "->", "getIndex", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "HTM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["SDValue", "T", "=", "DAG", ".", "getTargetJumpTable", "(", "Idx", ",", "VT", ",", "<STR_LIT>", ")", ";"], "File": "HexagonISelLowering101", "Func": "LowerJumpTable", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18214, "Length": 72, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "KudeyarRegisterInfo", "Func": "getPointerRegClass", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18215, "Length": 22, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmlah_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ",", "int32x2_t", "__c", ")", "{", "return", "__builtin_aarch64_sqrdmlahv2si", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vqrdmlah_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18216, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Name", "=", "NewOpcode", ";", "}", "size_t", "Dot", "=", "Name", ".", "find", "(", "'.'", ")", ";", "StringRef", "Mnemonic", "=", "Name", ".", "slice", "(", "<NUM_LIT>", ",", "Dot", ")", ";", "if", "(", "!", "NewOpcode", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateTokenWithStringCopy", "(", "Mnemonic", ",", "NameLoc", ",", "is<ISA_LIT>64", "(", ")", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Mnemonic", ",", "NameLoc", ",", "is<ISA_LIT>64", "(", ")", ")", ")", ";", "if", "(", "Dot", "!=", "StringRef", "::", "npos", ")", "{", "SMLoc", "DotLoc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Dot", ")", ";", "StringRef", "DotStr", "=", "Name", ".", "slice", "(", "Dot", ",", "StringRef", "::", "npos", ")", ";", "if", "(", "!", "NewOpcode", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateTokenWithStringCopy", "(", "DotStr", ",", "DotLoc", ",", "is<ISA_LIT>64", "(", ")", ")", ")", ";", "else", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "DotStr", ",", "DotLoc", ",", "is<ISA_LIT>64", "(", ")", ")", ")", ";", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "false", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ")", ")", "return", "true", ";", "}", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Name", "==", "<STR_LIT>", "||", "Name", "==", "<STR_LIT>", ")", ")", "{", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)1", "Func": "ParseInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18217, "Length": 296, "Cover_Rate": 0.7628865979381443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "TGSITargetMachine", "Func": "LLVMInitializeTGSITarget", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18218, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVecListThreeQ", "(", ")", "const", "{", "if", "(", "!", "isDoubleSpacedVectorList", "(", ")", ")", "return", "false", ";", "return", "VectorList", ".", "Count", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListThreeQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18219, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "CmpMI", "=", "MIRBuilder", ".", "buildInstr", "(", "Opc", ",", "{", "ZReg", "}", ",", "{", "LHS", ".", "getReg", "(", ")", "}", ")", ";", "if", "(", "ImmFns", ")", "{", "for", "(", "auto", "&", "RenderFn", ":", "*", "ImmFns", ")", "RenderFn", "(", "CmpMI", ")", ";", "}", "else", "{", "CmpMI", ".", "addUse", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "CmpMI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "AArch64InstructionSelector11", "Func": "emitCMN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18220, "Length": 68, "Cover_Rate": 0.31627906976744186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmple_epi32_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_cmpd128_mask", "(", "(", "__v4si", ")", "__X", ",", "(", "__v4si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_cmple_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18221, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "hasPostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ")", "const", "{", "if", "(", "OptLevel", "==", "CodeGenOpt", "::", "None", ")", "return", "false", ";"], "ground_truth": ["return", "!", "DisablePostRA", ";"], "File": "PatmosSubtarget", "Func": "hasPostRAScheduler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18222, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vadd_u16", "(", "uint16x4_t", "__a", ",", "uint16x4_t", "__b", ")", "{"], "ground_truth": ["return", "__a", "+", "__b", ";"], "File": "arm", "Func": "neon2_vadd_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18223, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "P<ISA_LIT>nputAddr", "=", "<STR_LIT>", "(", "*", "F", ")", ";", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "(", "F", "->", "getCallingConv", "(", ")", ")", ")", "{", "KernargSegmentPtr", "=", "true", ";", "WorkGroupIDX", "=", "true", ";", "WorkItemIDX", "=", "true", ";", "}", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkGroupIDZ", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", "||", "ST", ".", "debuggerEmitPrologue", "(", ")", ")", "WorkItemIDZ", "=", "true", ";", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "isAmdCodeObjectV2", "(", "MF", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "MF", ")", ")", "{"], "ground_truth": ["if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateMemoryInputPtr", "=", "true", ";"], "File": "SIMachineFunctionInfo31", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18224, "Length": 251, "Cover_Rate": 0.3915756630265211, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "flags", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64GNUInfo", "Func": "flags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18225, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", "->", "instr_end", "(", ")", "&&", "I", "->", "isInsideBundle", "(", ")", ")", "{", "EmitInstruction", "(", "&", "*", "I", ")", ";", "++", "I", ";", "}", "}", "else", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "{", "SmallVector", "<", "char", ",", "<NUM_LIT>", ">", "BBStr", ";", "raw_svector_ostream", "Str", "(", "BBStr", ")", ";", "const", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "const", "MCSymbolRefExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "MBB", "->", "getSymbol", "(", ")", ",", "OutContext", ")", ";", "Expr", "->", "print", "(", "Str", ",", "MAI", ")", ";", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", "+", "BBStr", ")", ";", "}", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isVerbose", "(", ")", ")", "OutStreamer", "->", "emitRawComment", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";"], "ground_truth": ["if", "(", "STI", ".", "dumpCode", "(", ")", ")", "{"], "File": "AMDGPUMCInstLower4", "Func": "EmitInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18226, "Length": 175, "Cover_Rate": 0.3147482014388489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "const", "BasicBlock", "*", ">", "&", "getBasicBlocks", "(", ")", "const", "{", "return", "BasicBlocks", ";"], "ground_truth": ["}"], "File": "DXILValueEnumerator", "Func": "getBasicBlocks", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18227, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Filler", "::", "runOnMachineBasicBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "bool", "InMicro<ISA_LIT>Mode", "=", "STI", ".", "inMicro<ISA_LIT>Mode", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "InMicro<ISA_LIT>Mode", "&&", "STI", ".", "has<ISA_LIT>32r6", "(", ")", ")", "{", "return", "Changed", ";", "}", "for", "(", "Iter", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "hasUnoccupiedSlot", "(", "&", "*", "I", ")", ")", "continue", ";", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "if", "(", "!", "DisableDelaySlotFiller", "&&", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", ")", "{", "bool", "Filled", "=", "false", ";"], "ground_truth": ["if", "(", "<ISA_LIT>CompactBranchPolicy", ".", "getValue", "(", ")", "!=", "CB_Always", "||", "!", "TII", "->", "getEquivalentCompactForm", "(", "I", ")", ")", "{"], "File": "MipsDelaySlotFiller16", "Func": "runOnMachineBasicBlock", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18228, "Length": 152, "Cover_Rate": 0.41192411924119243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isa", "<", "VectorType", ">", "(", "DataTy", ")", ")", "return", "false", ";", "if", "(", "!", "ST", "->", "hasAVX512", "(", ")", ")", "return", "false", ";", "if", "(", "cast", "<", "VectorType", ">", "(", "DataTy", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["Type", "*", "ScalarTy", "=", "cast", "<", "VectorType", ">", "(", "DataTy", ")", "->", "getElementType", "(", ")", ";"], "File": "X86TargetTransformInfo108", "Func": "isLegalMaskedExpandLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18229, "Length": 61, "Cover_Rate": 0.44525547445255476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "FS", ")", ";"], "ground_truth": ["}"], "File": "TriCoreMCTargetDesc", "Func": "createTriCoreMCSubtargetInfo", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18230, "Length": 11, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Size", ")", ")", "return", "lowerDYNAMIC_STACKALLOCImpl", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["return", "<ISA_LIT>TargetLowering", "::", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";"], "File": "SIISelLowering10", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18231, "Length": 28, "Cover_Rate": 0.5283018867924528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveArch", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18232, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "break", ";", "case", "<NUM_LIT>", ":", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "i3863", "Func": "i386_output_dwarf_dtprel", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18233, "Length": 37, "Cover_Rate": 0.5606060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "arg", "=", "arglist", ";", "arg", ";", "arg", "=", "TREE_CHAIN", "(", "arg", ")", ")", "{", "const", "char", "*", "str", "=", "TREE_STRING_POINTER", "(", "TREE_VALUE", "(", "arg", ")", ")", ";", "size_t", "len", "=", "strlen", "(", "str", ")", ";", "str_len_sum", "+=", "len", "+", "<NUM_LIT>", ";", "if", "(", "arg", "!=", "arglist", ")", "argnum", "++", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "strlen", "(", "str", ")", ";", "i", "++", ")", "if", "(", "str", "[", "i", "]", "==", "','", ")", "argnum", "++", ";", "}", "attr_str", "=", "XNEWVEC", "(", "char", ",", "str_len_sum", ")", ";", "str_len_sum", "=", "<NUM_LIT>", ";", "for", "(", "arg", "=", "arglist", ";", "arg", ";", "arg", "=", "TREE_CHAIN", "(", "arg", ")", ")", "{", "const", "char", "*", "str", "=", "TREE_STRING_POINTER", "(", "TREE_VALUE", "(", "arg", ")", ")", ";", "size_t", "len", "=", "strlen", "(", "str", ")", ";", "memcpy", "(", "attr_str", "+", "str_len_sum", ",", "str", ",", "len", ")", ";", "attr_str", "[", "str_len_sum", "+", "len", "]", "=", "TREE_CHAIN", "(", "arg", ")", "?", "','", ":", "'\\0'", ";", "str_len_sum", "+=", "len", "+", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "strlen", "(", "attr_str", ")", ";", "i", "++", ")", "if", "(", "attr_str", "[", "i", "]", "==", "'='", "||", "attr_str", "[", "i", "]", "==", "'-'", ")", "attr_str", "[", "i", "]", "=", "'_'", ";", "if", "(", "argnum", "==", "<NUM_LIT>", ")", "return", "attr_str", ";", "args", "=", "XNEWVEC", "(", "char", "*", ",", "argnum", ")", ";", "i", "=", "<NUM_LIT>", ";"], "ground_truth": ["attr", "=", "strtok", "(", "attr_str", ",", "<STR_LIT>", ")", ";"], "File": "i3864", "Func": "sorted_attr_string", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18234, "Length": 236, "Cover_Rate": 0.5686746987951807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "in_use", "&", "EV5_E0", ")", "{", "if", "(", "!", "(", "in_use", "&", "EV5_E01", ")", "||", "(", "in_use", "&", "EV5_E1", ")", ")", "goto", "done", ";", "in_use", "|=", "EV5_E1", ";", "}", "in_use", "|=", "EV5_E0", ";", "break", ";", "case", "EV5_E1", ":", "if", "(", "in_use", "&", "EV5_E1", ")", "goto", "done", ";", "in_use", "|=", "EV5_E1", ";", "break", ";", "case", "EV5_FAM", ":", "if", "(", "in_use", "&", "EV5_FA", ")", "{", "if", "(", "in_use", "&", "EV5_FM", ")", "goto", "done", ";", "in_use", "|=", "EV5_FM", ";", "}", "else", "in_use", "|=", "EV5_FA", "|", "EV5_FAM", ";", "break", ";", "case", "EV5_FA", ":", "if", "(", "in_use", "&", "EV5_FA", ")", "goto", "done", ";", "in_use", "|=", "EV5_FA", ";", "break", ";", "case", "EV5_FM", ":", "if", "(", "in_use", "&", "EV5_FM", ")", "goto", "done", ";", "in_use", "|=", "EV5_FM", ";", "break", ";", "case", "EV5_NONE", ":", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["len", "+=", "<NUM_LIT>", ";"], "File": "alpha3", "Func": "alphaev5_next_group", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18235, "Length": 139, "Cover_Rate": 0.3648293963254593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "BitVector", "Reserved", "=", "RI", ".", "getReservedRegs", "(", "MF", ")", ";", "bool", "SaveS2", "=", "Reserved", "[", "<STR_LIT>", "]", ";", "MachineInstrBuilder", "MIB", ";", "unsigned", "Opc", "=", "(", "(", "FrameSize", "<=", "<NUM_LIT>", ")", "&&", "!", "SaveS2", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "addSaveRestoreRegs", "(", "MIB", ",", "CSI", ")", ";", "if", "(", "SaveS2", ")", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "FrameSize", ")", ")", "MIB", ".", "addImm", "(", "FrameSize", ")", ";"], "File": "Mips16InstrInfo", "Func": "makeFrame", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18236, "Length": 128, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SMRange", "getLocRange", "(", ")", "const", "{", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "getLocRange", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18237, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Nodes", "(", "Factor", ")", ";", "if", "(", "!", "reverse", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Factor", ";", "++", "i", ")", "{", "SDValue", "Op0", "=", "Ops", "[", "i", "*", "<NUM_LIT>", "]", ";", "SDValue", "Op1", "=", "Ops", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ";", "Nodes", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "Op0", ".", "getValueType", "(", ")", ",", "Op0", ",", "Op1", ")", ";", "}", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Factor", ";", "++", "i", ")", "{", "SDValue", "Op0", "=", "Ops", "[", "i", "*", "<NUM_LIT>", "]", ";", "SDValue", "Op1", "=", "Ops", "[", "i", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ";", "Nodes", "[", "Factor", "-", "<NUM_LIT>", "-", "i", "]", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "Op0", ".", "getValueType", "(", ")", ",", "Op0", ",", "Op1", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering102", "Func": "getSVEChainShuffle", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18238, "Length": 149, "Cover_Rate": 0.7525252525252525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetWindows", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isOSWindows", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetWindows", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18239, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ShortenInstPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ",", "false", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>ElimComparePass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ",", "false", ")", ";", "addPass", "(", "create<ISA_LIT>LongBranchPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "MISchedPostRA", ")", "addPass", "(", "&", "PostMachineSchedulerID", ")", ";", "else", "addPass", "(", "&", "PostRASchedulerID", ")", ";", "}"], "ground_truth": ["}"], "File": "SystemZTargetMachine17", "Func": "addPreEmitPass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18240, "Length": 84, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "mode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "mode", ")", ")", "return", "gen_reg_rtx", "(", "mode", ")", ";", "else", "return", "target", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_legitimize_target", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18241, "Length": 60, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setWasmEHFuncInfo", "(", "WasmEHFuncInfo", "*", "Info", ")", "{"], "ground_truth": ["WasmEHInfo", "=", "Info", ";"], "File": "WebAssemblyMachineFunctionInfo15", "Func": "setWasmEHFuncInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18242, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "struct", "cpu_arch_extension", "*", "opt", "=", "arch", "->", "common", ".", "extensions", ";", "opt", "->", "name", "!=", "NULL", ";", "opt", "++", ")", "{", "if", "(", "!", "opt", "->", "remove", ")", "{", "arm_initialize_isa", "(", "opt_bits", ",", "opt", "->", "isa_bits", ")", ";", "if", "(", "bitmap_subset_p", "(", "opt_bits", ",", "arm_active_target", ".", "isa", ")", "&&", "!", "bitmap_subset_p", "(", "opt_bits", ",", "isa_all_fpubits", ")", ")", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "opt", "->", "name", ")", ";", "}", "}", "}", "arm_last_printed_arch_string", "=", "arch_to_print", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_THUMB", ")", "{", "if", "(", "is_called_in_ARM_mode", "(", "decl", ")", "||", "(", "TARGET_THUMB1", "&&", "!", "TARGET_THUMB1_ONLY", "&&", "cfun", "->", "is_thunk", ")", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "TARGET_THUMB1", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "}", "else", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "std", "::", "string", "fpu_to_print", "=", "TARGET_SOFT_FLOAT", "?", "<STR_LIT>", ":", "arm_identify_fpu_from_isa", "(", "arm_active_target", ".", "isa", ")", ";", "if", "(", "fpu_to_print", "!=", "arm_last_printed_arch_string", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "fpu_to_print", ".", "c_str", "(", ")", ")", ";", "arm_last_printed_fpu_string", "=", "fpu_to_print", ";", "}", "if", "(", "TARGET_POKE_FUNCTION_NAME", ")", "arm_poke_function_name", "(", "stream", ",", "(", "const", "char", "*", ")", "name", ")", ";"], "ground_truth": ["}"], "File": "arm7", "Func": "arm_declare_function_name", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18243, "Length": 203, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ForceTopDown", ")", "{", "SU", "=", "Top", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "TopCand", ";", "CandResult", "TopResult", "=", "pickNodeFromQueue", "(", "Top", ",", "DAG", "->", "getTopRPTracker", "(", ")", ",", "TopCand", ")", ";", "assert", "(", "TopResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "TopResult", ";", "SU", "=", "TopCand", ".", "SU", ";", "}", "IsTopNode", "=", "true", ";", "}", "else", "if", "(", "ForceBottomUp", ")", "{", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ";", "if", "(", "!", "SU", ")", "{", "SchedCandidate", "BotCand", ";", "CandResult", "BotResult", "=", "pickNodeFromQueue", "(", "Bot", ",", "DAG", "->", "getBotRPTracker", "(", ")", ",", "BotCand", ")", ";", "assert", "(", "BotResult", "!=", "NoCand", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "BotResult", ";", "SU", "=", "BotCand", ".", "SU", ";", "}", "IsTopNode", "=", "false", ";", "}", "else", "{", "SU", "=", "pickNodeBidrectional", "(", "IsTopNode", ")", ";", "}", "if", "(", "SU", "->", "isTopReady", "(", ")", ")", "Top", ".", "removeReady", "(", "SU", ")", ";", "if", "(", "SU", "->", "isBottomReady", "(", ")", ")", "Bot", ".", "removeReady", "(", "SU", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "IsTopNode", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "(", "IsTopNode", "?", "Top", ".", "CurrCycle", ":", "Bot", ".", "CurrCycle", ")", "<<", "<STR_LIT>", "<<", "reportPackets", "(", ")", "<<", "<STR_LIT>", ";"], "File": "HexagonMachineScheduler8", "Func": "pickNode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18244, "Length": 207, "Cover_Rate": 0.7137931034482758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "<STR_LIT>", "BranchCode", "=", "getCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "getOppositeCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "getBrCond", "(", "BranchCode", ")", ".", "getOpcode", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "JNCC", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{", "return", "true", ";", "}", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "OldBranchCode", "==", "BranchCode", ")", "{", "continue", ";", "}", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AVRInstrInfo", "Func": "analyzeBranch", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18245, "Length": 282, "Cover_Rate": 0.5193370165745856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "get_attr_type", "(", "dep_insn", ")", ")", "{", "case", "TYPE_FDIV", ":", "case", "TYPE_FSQRT", ":", "case", "TYPE_FTOI", ":", "case", "TYPE_ITOF", ":", "case", "TYPE_FP", ":", "case", "TYPE_FMOVE", ":", "return", "insn_default_latency", "(", "dep_insn", ")", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "}", "}", "else", "if", "(", "attr_type", "==", "TYPE_RET", "&&", "visium_cpu", "==", "PROCESSOR_GR6", ")", "{", "rtx", "dep_pat", "=", "PATTERN", "(", "dep_insn", ")", ";", "if", "(", "GET_CODE", "(", "dep_pat", ")", "==", "SET", "&&", "REG_P", "(", "SET_DEST", "(", "dep_pat", ")", ")", "&&", "REGNO", "(", "SET_DEST", "(", "dep_pat", ")", ")", "==", "LINK_REGNUM", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "dep_type", "==", "REG_DEP_OUTPUT", ")", "{", "if", "(", "attr_type", "==", "TYPE_REG_FP", "&&", "visium_cpu", "==", "PROCESSOR_GR5", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "dep_pat", "=", "PATTERN", "(", "dep_insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "!=", "SET", "||", "GET_CODE", "(", "dep_pat", ")", "!=", "SET", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_mentioned_p", "(", "SET_DEST", "(", "pat", ")", ",", "SET_DEST", "(", "dep_pat", ")", ")", ")", "{", "if", "(", "recog_memoized", "(", "dep_insn", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "switch", "(", "get_attr_type", "(", "dep_insn", ")", ")", "{", "case", "TYPE_FDIV", ":", "case", "TYPE_FSQRT", ":"], "ground_truth": ["case", "TYPE_FTOI", ":"], "File": "visium", "Func": "visium_adjust_cost", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 18246, "Length": 194, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "riscv_split_symbol", "(", "dest", ",", "src", ",", "MAX_MACHINE_MODE", ",", "&", "src", ")", ")", "{", "riscv_emit_set", "(", "dest", ",", "src", ")", ";", "return", ";", "}", "if", "(", "riscv_tls_symbol_p", "(", "src", ")", ")", "{", "riscv_emit_move", "(", "dest", ",", "riscv_legitimize_tls_address", "(", "src", ")", ")", ";", "return", ";", "}", "split_const", "(", "src", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "offset", "!=", "const0_rtx", "&&", "(", "targetm", ".", "cannot_force_const_mem", "(", "mode", ",", "src", ")", "||", "can_create_pseudo_p", "(", ")", ")", ")", "{", "base", "=", "riscv_force_temporary", "(", "dest", ",", "base", ")", ";", "riscv_emit_move", "(", "dest", ",", "riscv_add_offset", "(", "NULL", ",", "base", ",", "INTVAL", "(", "offset", ")", ")", ")", ";", "return", ";", "}", "src", "=", "force_const_mem", "(", "mode", ",", "src", ")", ";", "riscv_split_symbol", "(", "dest", ",", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "mode", ",", "&", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "riscv_emit_move", "(", "dest", ",", "src", ")", ";"], "ground_truth": ["}"], "File": "riscv3", "Func": "riscv_legitimize_const_move", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18247, "Length": 148, "Cover_Rate": 0.774869109947644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "makeAddress", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering (2)2", "Func": "LowerBlockAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18248, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DCTranslator", "*", "create<ISA_LIT>DCTranslator", "(", "const", "Triple", "&", "TT", ",", "LLVMContext", "&", "Ctx", ",", "const", "DataLayout", "&", "DL", ",", "unsigned", "OptLevel", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInstPrinter", "&", "MIP", ")", "{", "(", "void", ")", "TT", ";", "return", "new", "<ISA_LIT>DCTranslator", "(", "Ctx", ",", "DL", ",", "OptLevel", ",", "MII", ",", "MRI", ",", "STI", ",", "MIP", ")", ";"], "ground_truth": ["}"], "File": "AArch64DCInfo", "Func": "createAArch64DCTranslator", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18249, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "long", "long", "l", ";", "double", "d", ";", "}", "u", ";", "u", ".", "l", "=", "mm", ";", "return", "u", ".", "d", ";"], "ground_truth": ["}"], "File": "ushmedia1", "Func": "sh_media_FMOV_QD", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18250, "Length": 24, "Cover_Rate": 0.7058823529411765, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "{", "int", "ival", ";", "ival", "=", "INTVAL", "(", "op", ")", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_ALUQ_L", ":", "if", "(", "IN_RANGE", "(", "ival", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "IN_RANGE", "(", "ival", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ")", "return", "OP_TYPE_IMM_Q", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "break", ";", "case", "TYPE_MOVEQ_L", ":", "if", "(", "USE_MOVQ", "(", "ival", ")", ")", "return", "OP_TYPE_IMM_Q", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "break", ";", "case", "TYPE_MOV3Q_L", ":", "if", "(", "valid_mov3q_const", "(", "ival", ")", ")", "return", "OP_TYPE_IMM_Q", ";", "gcc_assert", "(", "!", "reload_completed", ")", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "IN_RANGE", "(", "ival", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "OP_TYPE_IMM_W", ";", "return", "OP_TYPE_IMM_L", ";", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "SFmode", ":", "return", "OP_TYPE_IMM_W", ";", "case", "VOIDmode", ":", "case", "DFmode", ":", "return", "OP_TYPE_IMM_L", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "||", "symbolic_operand", "(", "op", ",", "VOIDmode", ")", "||", "LABEL_P", "(", "op", ")", ")", "{", "switch", "(", "GET_MODE", "(", "op", ")", ")", "{", "case", "QImode", ":", "return", "OP_TYPE_IMM_Q", ";", "case", "HImode", ":"], "ground_truth": ["return", "OP_TYPE_IMM_W", ";"], "File": "m68k4", "Func": "sched_attr_op_type", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18251, "Length": 213, "Cover_Rate": 0.5475578406169666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtsepi32_epi16", "(", "__mmask8", "__M", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovsdw256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_maskz_cvtsepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18252, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VecVT", "=", "EVT", "::", "getEVT", "(", "VecTy", ")", ";", "if", "(", "!", "VecVT", ".", "isSimple", "(", ")", "||", "VecVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ST", ".", "isHVXVectorType", "(", "VecVT", ".", "getSimpleVT", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["auto", "Action", "=", "TLI", ".", "getPreferredVectorAction", "(", "VecVT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "HexagonTargetTransformInfo23", "Func": "isTypeForHVX", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18253, "Length": 60, "Cover_Rate": 0.49586776859504134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ";", "bool", "IsDirect", "=", "!", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "TRI", "->", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallConv", ")", ")", ";", "bool", "IsVarArg", "=", "false", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "!", "Arg", ".", "IsFixed", ")", "IsVarArg", "=", "true", ";", "if", "(", "Arg", ".", "Flags", ".", "isByVal", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Regs", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "MF", ",", "[", "&", "]", "(", "unsigned", "Reg", ")", "{", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", ")", ";"], "ground_truth": ["if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "Arg", ".", "Reg", ")", ";"], "File": "ARMCallLowering33", "Func": "lowerCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18254, "Length": 372, "Cover_Rate": 0.5679389312977099, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "isLegalToVectorizeReduction", "(", "RecurrenceDescriptor", "RdxDesc", ",", "ElementCount", "VF", ")", "const", "{", "if", "(", "!", "VF", ".", "isScalable", "(", ")", ")", "return", "true", ";", "Type", "*", "Ty", "=", "RdxDesc", ".", "getRecurrenceType", "(", ")", ";", "if", "(", "Ty", "->", "isBFloatTy", "(", ")", "||", "!", "isLegalElementTypeForSVE", "(", "Ty", ")", ")", "return", "false", ";"], "ground_truth": ["switch", "(", "RdxDesc", ".", "getRecurrenceKind", "(", ")", ")", "{"], "File": "AArch64TargetTransformInfo27", "Func": "isLegalToVectorizeReduction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18255, "Length": 61, "Cover_Rate": 0.48412698412698413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_sign_epi32", "(", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "const", "__v4si", "__zero", "=", "{", "<NUM_LIT>", "}", ";", "__v4si", "__selectneg", "=", "(", "__v4si", ")", "vec_cmplt", "(", "(", "__v4si", ")", "__B", ",", "__zero", ")", ";", "__v4si", "__selectpos", "=", "(", "__v4si", ")", "vec_neg", "(", "(", "__v4si", ")", "vec_cmpgt", "(", "(", "__v4si", ")", "__B", ",", "__zero", ")", ")", ";", "__v4si", "__conv", "=", "vec_add", "(", "__selectneg", ",", "__selectpos", ")", ";"], "ground_truth": ["return", "(", "__m128i", ")", "vec_mul", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__conv", ")", ";"], "File": "tmmintrin", "Func": "_mm_sign_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18256, "Length": 95, "Cover_Rate": 0.9895833333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "strcpy", "(", "filename_buff", ",", "filespec", ")", ";", "decc$to_vms", "(", "filespec", ",", "translate_unix", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "strcpy", "(", "new_host_filespec", ",", "filename_buff", ")", ";", "return", "new_host_filespec", ";", "}"], "ground_truth": ["return", "filespec", ";"], "File": "vms-ar", "Func": "to_host_file_spec", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 18257, "Length": 32, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CASE_CFN_ASIN", ":", "CASE_CFN_ASINH", ":", "CASE_CFN_ATAN", ":", "CASE_CFN_ATANH", ":", "CASE_CFN_CBRT", ":", "CASE_CFN_COS", ":", "CASE_CFN_COSH", ":", "CASE_CFN_ERF", ":", "CASE_CFN_ERFC", ":", "CASE_CFN_EXP2", ":", "CASE_CFN_EXP", ":", "CASE_CFN_EXPM1", ":", "CASE_CFN_LGAMMA", ":", "CASE_CFN_LOG10", ":", "CASE_CFN_LOG1P", ":", "CASE_CFN_LOG2", ":", "CASE_CFN_LOG", ":", "CASE_CFN_SIN", ":", "CASE_CFN_SINH", ":", "CASE_CFN_SQRT", ":", "CASE_CFN_TAN", ":", "CASE_CFN_TANH", ":", "if", "(", "el_mode", "==", "DFmode", "&&", "n", "==", "<NUM_LIT>", ")", "{", "bdecl", "=", "mathfn_built_in", "(", "double_type_node", ",", "fn", ")", ";", "suffix", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "el_mode", "==", "SFmode", "&&", "n", "==", "<NUM_LIT>", ")", "{", "bdecl", "=", "mathfn_built_in", "(", "float_type_node", ",", "fn", ")", ";", "suffix", "=", "<STR_LIT>", ";", "}", "else", "return", "NULL_TREE", ";", "if", "(", "!", "bdecl", ")", "return", "NULL_TREE", ";", "break", ";", "default", ":", "return", "NULL_TREE", ";", "}", "gcc_assert", "(", "suffix", "!=", "NULL", ")", ";", "bname", "=", "IDENTIFIER_POINTER", "(", "DECL_NAME", "(", "bdecl", ")", ")", ";", "if", "(", "!", "bname", ")", "return", "NULL_TREE", ";", "strcpy", "(", "name", ",", "bname", "+", "sizeof", "(", "<STR_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "strcat", "(", "name", ",", "suffix", ")", ";", "if", "(", "n_args", "==", "<NUM_LIT>", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "NULL", ")", ";", "else", "if", "(", "n_args", "==", "<NUM_LIT>", ")", "fntype", "=", "build_function_type_list", "(", "type_out", ",", "type_in", ",", "type_in", ",", "NULL", ")", ";", "else", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["new_fndecl", "=", "build_decl", "(", "BUILTINS_LOCATION", ",", "FUNCTION_DECL", ",", "get_identifier", "(", "name", ")", ",", "fntype", ")", ";"], "File": "powerpcspe", "Func": "rs6000_builtin_vectorized_libmass", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18258, "Length": 219, "Cover_Rate": 0.5644329896907216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OS", "<<", "' '", ";", "printAccessQualifier", "(", "MI", ",", "FirstVariableIndex", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "OS", "<<", "' '", ";", "printOperand", "(", "MI", ",", "FirstVariableIndex", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "printRemainingVariableOps", "(", "MI", ",", "NumFixedOps", ",", "OS", ",", "false", ",", "true", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "printRemainingVariableOps", "(", "MI", ",", "NumFixedOps", ",", "OS", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "}", "else", "{", "switch", "(", "OpCode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OS", "<<", "' '", ";", "printMemoryOperand", "(", "MI", ",", "FirstVariableIndex", ",", "OS", ")", ";", "printRemainingVariableOps", "(", "MI", ",", "FirstVariableIndex", "+", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OS", "<<", "' '", ";", "printImageOperand", "(", "MI", ",", "FirstVariableIndex", ",", "OS", ")", ";", "printRemainingVariableOps", "(", "MI", ",", "NumFixedOps", "+", "<NUM_LIT>", ",", "OS", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "unsigned", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "NumFixedOps", ";", "i", "<", "NumOps", ";", "++", "i", ")", "{", "OS", "<<", "' '", ";", "printMemoryOperand", "(", "MI", ",", "i", ",", "OS", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getImm", "(", ")", "&", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", "::", "Aligned", ")", ")", "{", "assert", "(", "i", "+", "<NUM_LIT>", "<", "NumOps", "&&", "<STR_LIT>", ")", ";", "OS", "<<", "' '", ";", "printOperand", "(", "MI", ",", "i", "+", "<NUM_LIT>", ",", "OS", ")", ";", "i", "+=", "<NUM_LIT>", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printOpConstantVarOps", "(", "MI", ",", "NumFixedOps", ",", "OS", ")", ";", "break", ";", "default", ":", "printRemainingVariableOps", "(", "MI", ",", "NumFixedOps", ",", "OS", ")", ";", "break", ";", "}", "}"], "ground_truth": ["}"], "File": "SPIRVInstPrinter", "Func": "printInst", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18259, "Length": 337, "Cover_Rate": 0.584055459272097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulxd_f64", "(", "float64_t", "__a", ",", "float64_t", "__b", ")", "{", "return", "__builtin_aarch64_fmulxdf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vmulxd_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18260, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "pair", "<", "MachineInstr", "*", ",", "<STR_LIT>", ">", "<ISA_LIT>InstructionSelector", "::", "emitOverflowOp", "(", "unsigned", "Opcode", ",", "Register", "Dst", ",", "MachineOperand", "&", "LHS", ",", "MachineOperand", "&", "RHS", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "TargetOpcode", "::", "G_SADDO", ":", "return", "std", "::", "make_pair", "(", "emitADDS", "(", "Dst", ",", "LHS", ",", "RHS", ",", "MIRBuilder", ")", ",", "<STR_LIT>", ")", ";", "case", "TargetOpcode", "::", "G_UADDO", ":", "return", "std", "::", "make_pair", "(", "emitADDS", "(", "Dst", ",", "LHS", ",", "RHS", ",", "MIRBuilder", ")", ",", "<STR_LIT>", ")", ";", "case", "TargetOpcode", "::", "G_SSUBO", ":", "return", "std", "::", "make_pair", "(", "emitSUBS", "(", "Dst", ",", "LHS", ",", "RHS", ",", "MIRBuilder", ")", ",", "<STR_LIT>", ")", ";", "case", "TargetOpcode", "::", "G_USUBO", ":", "return", "std", "::", "make_pair", "(", "emitSUBS", "(", "Dst", ",", "LHS", ",", "RHS", ",", "MIRBuilder", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector (2)", "Func": "emitOverflowOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18261, "Length": 142, "Cover_Rate": 0.9281045751633987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{"], "ground_truth": ["return", "makeAddress", "(", "Op", ",", "DAG", ")", ";"], "File": "VEISelLowering1", "Func": "lowerGlobalAddress", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18262, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpltq_sv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmpltq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18263, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useCompound", "(", ")", "const", "{", "return", "UseCompound", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget12", "Func": "useCompound", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18264, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpermt2varhi256_maskz", "(", "(", "__v16hi", ")", "__I", ",", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_permutex2var_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18265, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "Reg", "=", "<STR_LIT>", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "<STR_LIT>", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "File": "X86ISelLowering160", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18266, "Length": 125, "Cover_Rate": 0.4416961130742049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitWIN_ALLOCA", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "X86IREmitter", "Func": "visitWIN_ALLOCA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18267, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "TII", "->", "isSDWA", "(", "Opc", ")", ")", "return", "true", ";", "if", "(", "<STR_LIT>", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "(", "Opc", ")", ";", "if", "(", "<STR_LIT>", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "sdst", ")", ";", "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA27", "Func": "isConvertibleToSDWA", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18268, "Length": 126, "Cover_Rate": 0.46494464944649444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PIC16InstrInfo", "Func": "InsertBranch", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18269, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";"], "ground_truth": ["else", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "*", "I", ")", ")", ";"], "File": "SIInsertWaits", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18270, "Length": 102, "Cover_Rate": 0.4163265306122449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Order", ".", "size", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "Needed", ".", "count", "(", "I", ")", ")", "continue", ";", "Node", "C", "=", "conj", "(", "I", ")", ";"], "ground_truth": ["NodeSet", "&", "Is", "=", "Edges", "[", "I", "]", ";"], "File": "HexagonISelDAGToDAGHVX", "Func": "build", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18271, "Length": 50, "Cover_Rate": 0.3401360544217687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "HOST_WIDE_INT", "compute_frame_size", "(", "HOST_WIDE_INT", "size", ")", "{", "int", "regno", ";", "HOST_WIDE_INT", "total_size", ";", "HOST_WIDE_INT", "var_size", ";", "HOST_WIDE_INT", "args_size", ";", "int", "link_debug_size", ";", "HOST_WIDE_INT", "gp_reg_size", ";", "long", "mask", ";", "interrupt_handler", "=", "microblaze_interrupt_function_p", "(", "current_function_decl", ")", ";", "break_handler", "=", "microblaze_break_function_p", "(", "current_function_decl", ")", ";", "fast_interrupt", "=", "microblaze_fast_interrupt_function_p", "(", "current_function_decl", ")", ";", "save_volatiles", "=", "microblaze_save_volatiles", "(", "current_function_decl", ")", ";", "if", "(", "break_handler", ")", "interrupt_handler", "=", "break_handler", ";", "gp_reg_size", "=", "<NUM_LIT>", ";", "mask", "=", "<NUM_LIT>", ";", "var_size", "=", "size", ";", "args_size", "=", "crtl", "->", "outgoing_args_size", ";", "if", "(", "(", "args_size", "==", "<NUM_LIT>", ")", "&&", "cfun", "->", "calls_alloca", ")", "args_size", "=", "NUM_OF_ARGS", "*", "UNITS_PER_WORD", ";", "total_size", "=", "var_size", "+", "args_size", ";", "if", "(", "flag_pic", "==", "<NUM_LIT>", "&&", "!", "TARGET_PIC_DATA_TEXT_REL", ")", "df_set_regs_ever_live", "(", "MB_ABI_PIC_ADDR_REGNUM", ",", "true", ")", ";", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "{", "if", "(", "microblaze_must_save_register", "(", "regno", ")", ")", "{", "if", "(", "regno", "!=", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", "gp_reg_size", "+=", "GET_MODE_SIZE", "(", "SImode", ")", ";", "mask", "|=", "(", "<NUM_LIT>", "<<", "(", "regno", "-", "GP_REG_FIRST", ")", ")", ";", "}", "}", "total_size", "+=", "gp_reg_size", ";", "if", "(", "microblaze_is_interrupt_variant", "(", ")", ")", "total_size", "+=", "<NUM_LIT>", ";", "if", "(", "total_size", "==", "<NUM_LIT>", "&&", "crtl", "->", "is_leaf", ")", "link_debug_size", "=", "<NUM_LIT>", ";", "else", "link_debug_size", "=", "UNITS_PER_WORD", ";", "total_size", "+=", "link_debug_size", ";", "current_frame_info", ".", "total_size", "=", "total_size", ";", "current_frame_info", ".", "var_size", "=", "var_size", ";", "current_frame_info", ".", "args_size", "=", "args_size", ";", "current_frame_info", ".", "gp_reg_size", "=", "gp_reg_size", ";", "current_frame_info", ".", "mask", "=", "mask", ";", "current_frame_info", ".", "initialized", "=", "reload_completed", ";", "current_frame_info", ".", "num_gp", "=", "gp_reg_size", "/", "UNITS_PER_WORD", ";", "current_frame_info", ".", "link_debug_size", "=", "link_debug_size", ";"], "ground_truth": ["if", "(", "mask", ")", "current_frame_info", ".", "gp_offset", "=", "(", "total_size", "-", "gp_reg_size", ")", ";"], "File": "microblaze", "Func": "compute_frame_size", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18272, "Length": 273, "Cover_Rate": 0.9612676056338029, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op0", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op1", ")", "||", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op1", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "C", ".", "Op0", ")", ")", ")", "{", "C", ".", "Op0", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "C", ".", "Op1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", ";"], "File": "SystemZISelLowering115", "Func": "adjustForSubtraction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18273, "Length": 94, "Cover_Rate": 0.618421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "NumElts", "=", "ResVT", ".", "getVectorNumElements", "(", ")", ";", "VecOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "VecOp", ")", ";", "VecOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "VecOp", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", "/", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "InVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InVec", ")", ";"], "ground_truth": ["SDValue", "VecOp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "InVec", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerCONCAT_VECTORS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18274, "Length": 102, "Cover_Rate": 0.34459459459459457, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", "==", "bool_char_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "bool_short_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "pixel_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "bool_int_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "type", "==", "bool_long_long_type_node", ")", "return", "<STR_LIT>", ";", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "type", ")", "&&", "FLOAT128_IBM_P", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "type", ")", "&&", "FLOAT128_IEEE_P", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "type", "==", "vector_pair_type_node", ")", "return", "<STR_LIT>", ";"], "File": "rs6000", "Func": "rs6000_mangle_type", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18275, "Length": 90, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "I", "->", "isCall", "(", ")", ")", "return", "false", ";", "unsigned", "structSizeOpNum", "=", "<NUM_LIT>", ";", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "structSizeOpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "structSizeOpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "false", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "DelaySlotFiller20", "Func": "needsUnimp", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18276, "Length": 63, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ",", "CodeModel", "::", "Small", ")", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine104", "Func": "AMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18277, "Length": 99, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "N", "->", "getMachineOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCISelDAGToDAG1", "Func": "isLaneInsensitive", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18278, "Length": 118, "Cover_Rate": 0.5388127853881278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSVEDataVectorRegOfWidth", "(", ")", "const", "{", "return", "isSVEDataVectorReg", "(", ")", "&&", "(", "ElementWidth", "==", "-", "<NUM_LIT>", "||", "Reg", ".", "ElementWidth", "==", "ElementWidth", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser55", "Func": "isSVEDataVectorRegOfWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18279, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "float32x2_t", ")", "__builtin_neon_vrintxv2sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrndx_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18280, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_scalef_round_sh", "(", "__mmask8", "__A", ",", "__m128h", "__B", ",", "__m128h", "__C", ",", "const", "int", "__D", ")", "{", "return", "__builtin_ia32_scalefsh_mask_round", "(", "__B", ",", "__C", ",", "_mm_setzero_ph", "(", ")", ",", "__A", ",", "__D", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_maskz_scalef_round_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18281, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "LO_SUM", ")", "{", "return", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "&&", "GET_MODE", "(", "op", ")", "==", "Pmode", "&&", "SYMBOL_REF_FUNCTION_P", "(", "op", ")", ";"], "ground_truth": ["}"], "File": "c4x1", "Func": "c4x_T_constraint", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 18282, "Length": 40, "Cover_Rate": 0.3252032520325203, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFP_TO_SINT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "SDValue", "(", ")", ";", "}", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG", ",", "true", ",", "false", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "if", "(", "FIST", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "FIST", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)1", "Func": "LowerFP_TO_SINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18283, "Length": 172, "Cover_Rate": 0.9555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isInt64Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "Imm64", ")", "||", "!", "isMask_64", "(", "~", "Imm64", ")", ")", "return", "false", ";", "unsigned", "MB", "=", "<NUM_LIT>", "-", "countTrailingOnes", "(", "~", "Imm64", ")", ";", "unsigned", "SH", "=", "<NUM_LIT>", ";", "SDLoc", "dl", "(", "N", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "SH", ",", "dl", ")", ",", "getI32Imm", "(", "MB", ",", "dl", ")", "}", ";"], "File": "PPCISelDAGToDAG1", "Func": "tryAsSingleRLDICR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18284, "Length": 79, "Cover_Rate": 0.6171875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LCOMMDirectiveAlignmentType", "=", "LCOMM", "::", "Log2Alignment", ";", "HasDotTypeDotSizeDirective", "=", "false", ";", "HasSingleParameterDotFile", "=", "false", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "None", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCAsmInfo13", "Func": "WebAssemblyMCAsmInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18285, "Length": 25, "Cover_Rate": 0.30864197530864196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BalTgtMBB", "->", "addSuccessor", "(", "TgtMBB", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "BalOp", "=", "<STR_LIT>", ";", "if", "(", "!", "ABI", ".", "IsN64", "(", ")", ")", "{", "Pos", "=", "LongBrMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "LongBrMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIBundleBuilder", "(", "*", "LongBrMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addMBB", "(", "TgtMBB", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "BalOp", ")", ")", ".", "addMBB", "(", "BalTgtMBB", ")", ")", ";", "Pos", "=", "BalTgtMBB", "->", "begin", "(", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "MIBundleBuilder", "(", "*", "BalTgtMBB", ",", "Pos", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ".", "append", "(", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{"], "ground_truth": ["BuildMI", "(", "*", "BalTgtMBB", ",", "Pos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "MipsLongBranch14", "Func": "expandToLongBranch", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18286, "Length": 378, "Cover_Rate": 0.4934725848563969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "AtomicOp", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "OldVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ptr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Incr", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Scratch", "=", "RegInfo", ".", "createVirtualRegister", "(", "RegInfo", ".", "getRegClass", "(", "OldVal", ")", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "II", "(", "MI", ")", ";"], "File": "MipsISelLowering116", "Func": "emitAtomicBinary", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18287, "Length": 178, "Cover_Rate": 0.3739495798319328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb", "(", ")", ")", "{", "assert", "(", "(", "(", "Count", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "Count", "/=", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Count", ";", "++", "i", ")", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMAsmBackend28", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18288, "Length": 50, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u8_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u8_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18289, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "WaitStatesNeeded", "=", "checkSoftClauseHazards", "(", "SMRD", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";", "int", "SmrdSgprWaitStates", "=", "<NUM_LIT>", ";", "auto", "IsHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isVALU", "(", "*", "MI", ")", ";", "}", ";", "auto", "IsBufferHazardDefFn", "=", "[", "this", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "TII", ".", "isSALU", "(", "*", "MI", ")", ";", "}", ";", "bool", "IsBufferSMRD", "=", "TII", ".", "isBufferSMRD", "(", "*", "SMRD", ")", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "SMRD", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", ")", "continue", ";"], "ground_truth": ["int", "WaitStatesNeededForUse", "=", "SmrdSgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "IsHazardDefFn", ")", ";"], "File": "GCNHazardRecognizer10", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18290, "Length": 130, "Cover_Rate": 0.6403940886699507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EltOffset", "=", "SplatVal", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "&", "St", ")", ";", "SDValue", "BasePtr", "=", "St", ".", "getBasePtr", "(", ")", ";", "const", "MachinePointerInfo", "&", "PtrInfo", "=", "St", ".", "getPointerInfo", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "St", ".", "getChain", "(", ")", ",", "DL", ",", "SplatVal", ",", "BasePtr", ",", "PtrInfo", ",", "OrigAlignment", ",", "St", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "unsigned", "Offset", "=", "EltOffset", ";", "while", "(", "--", "NumVecElts", ")", "{", "unsigned", "Alignment", "=", "MinAlign", "(", "OrigAlignment", ",", "Offset", ")", ";", "SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["NewST1", "=", "DAG", ".", "getStore", "(", "NewST1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "SplatVal", ",", "OffsetPtr", ",", "PtrInfo", ".", "getWithOffset", "(", "Offset", ")", ",", "Alignment", ",", "St", ".", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "File": "AArch64ISelLowering119", "Func": "splitStoreSplat", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18291, "Length": 163, "Cover_Rate": 0.7912621359223301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "StackGrowsUp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AGCFrameLowering", "Func": "AGCFrameLowering", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18292, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addBDVAddrOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "isMem", "(", "BDVMem", ")", "&&", "<STR_LIT>", ")", ";"], "File": "SystemZAsmParser (2)", "Func": "addBDVAddrOperands", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18293, "Length": 31, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", "(", "I", "->", "getOpcode", "(", ")", ")", "==", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";"], "ground_truth": ["}"], "File": "X86InstrInfo", "Func": "removeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18294, "Length": 65, "Cover_Rate": 0.5701754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mmix_opposite_regno", "(", "int", "regno", ",", "int", "incoming", ")", "{", "if", "(", "incoming", "&&", "regno", "==", "MMIX_OUTGOING_RETURN_VALUE_REGNUM", ")", "return", "MMIX_RETURN_VALUE_REGNUM", ";", "if", "(", "!", "incoming", "&&", "regno", "==", "MMIX_RETURN_VALUE_REGNUM", ")", "return", "MMIX_OUTGOING_RETURN_VALUE_REGNUM", ";", "if", "(", "!", "mmix_function_arg_regno_p", "(", "regno", ",", "incoming", ")", ")", "return", "regno", ";", "return", "regno", "-", "(", "incoming", "?", "MMIX_FIRST_INCOMING_ARG_REGNUM", "-", "MMIX_FIRST_ARG_REGNUM", ":", "MMIX_FIRST_ARG_REGNUM", "-", "MMIX_FIRST_INCOMING_ARG_REGNUM", ")", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_opposite_regno", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18295, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "EvenDestReg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "EvenSrcReg", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "*", "MI", ";", "if", "(", "DestDReg", "!=", "SrcDReg", ")", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TM", ".", "getInstrInfo", "(", ")", "->", "get", "(", "<STR_LIT>", ")", ",", "OddDestReg", ")", ".", "addReg", "(", "OddSrcReg", ")", ";", "DOUT", "<<", "<STR_LIT>", "<<", "*", "MI", ";", "}", "++", "NumFpDs", ";"], "ground_truth": ["}"], "File": "FPMover1", "Func": "runOnMachineBasicBlock", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18296, "Length": 153, "Cover_Rate": 0.41689373297002724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqshrntq_n_s16", "(", "int8x16_t", "__a", ",", "int16x8_t", "__b", ",", "const", "int", "__imm", ")", "{", "return", "__builtin_mve_vqshrntq_n_sv8hi", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqshrntq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18297, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "m68hc11_function_arg_padding", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "type", "!=", "<NUM_LIT>", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "upward", ";", "return", "DEFAULT_FUNCTION_ARG_PADDING", "(", "mode", ",", "type", ")", ";"], "ground_truth": ["}"], "File": "m68hc111", "Func": "m68hc11_function_arg_padding", "Target": "m68hc11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18298, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "n1", "+", "n2", ";"], "ground_truth": ["}"], "File": "gen-mul-tables", "Func": "add", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18299, "Length": 6, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_permutexvar_pd", "(", "__m256i", "__X", ",", "__m256d", "__Y", ")", "{"], "ground_truth": ["return", "(", "__m256d", ")", "__builtin_ia32_permvardf256_mask", "(", "(", "__v4df", ")", "__Y", ",", "(", "__v4di", ")", "__X", ",", "(", "__v4df", ")", "_mm256_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_permutexvar_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18300, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "}", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "test_hard_reg_class", "(", "LD_REGS", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "*", "len", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "CR_TAB", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "ashlqi3_out", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18301, "Length": 122, "Cover_Rate": 0.37888198757763975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "getFramePtr", "(", ")", "const", "{"], "ground_truth": ["return", "FramePtr", ";"], "File": "X86RegisterInfo23", "Func": "getFramePtr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18302, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "Spill", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "if", "(", "!", "ST", ".", "isVGPRSpillingEnabled", "(", "*", "MF", "->", "getFunction", "(", ")", ")", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillRestoreOpcode", "(", "SpillSize", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo122", "Func": "loadRegFromStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18303, "Length": 237, "Cover_Rate": 0.5656324582338902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "y", "!=", "const0_rtx", ")", "return", "CCmode", ";", "return", "mode_from_flags", "(", "flags_from_code", "(", "cmp_code", ")", ")", ";"], "ground_truth": ["}"], "File": "rx", "Func": "rx_select_cc_mode", "Target": "rx", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18304, "Length": 19, "Cover_Rate": 0.3958333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "M68kBaseInfo", "Func": "isPCRelGlobalReference", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18305, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPhysRegClass", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "!", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "static", "const", "TargetRegisterClass", "*", "const", "BaseClasses", "[", "]", "=", "{", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "&", "<STR_LIT>", ",", "}", ";"], "ground_truth": ["for", "(", "const", "TargetRegisterClass", "*", "BaseClass", ":", "BaseClasses", ")", "{"], "File": "SIRegisterInfo104", "Func": "getPhysRegClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18306, "Length": 117, "Cover_Rate": 0.6358695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "TeeRISCBaseInfo", "Func": "getTeeRISCRegisterFromNumbering", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18307, "Length": 156, "Cover_Rate": 0.5591397849462365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "isTypeDeclInstr", "(", "MI", ")", "||", "isConstantInstr", "(", "MI", ")", "||", "isDecorationInstr", "(", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "SPIRVInstrInfo", "Func": "isHeaderInstr", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18308, "Length": 50, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "short", "<ISA_LIT>InstrInfo", "::", "getEquivalentHWInstr", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "HexagonInstrInfo (2)", "Func": "getEquivalentHWInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18309, "Length": 24, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "}", "}", "else", "{", "switch", "(", "CI", ".", "Width0", "+", "CI", ".", "Width1", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "&", "<STR_LIT>", ";", "}", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer33", "Func": "getTargetRegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18310, "Length": 72, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetSubtargetInfo", "*", "getST", "(", ")", "const", "{", "return", "ST", ";"], "ground_truth": ["}"], "File": "SPIRVTargetTransformInfo", "Func": "getST", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18311, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ">", "LS", "->", "getAlignment", "(", ")", ")", "{", "assert", "(", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "}", "}", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "ValTy", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "ValTy", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "Cpu0ISelDAGToDAG", "Func": "SelectAddr", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18312, "Length": 109, "Cover_Rate": 0.3061797752808989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "info", "->", "symbol_type", "=", "SYMBOL_TYPE_GENERAL", ";", "info", "->", "symbol", "=", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_GOTOFF", ")", "{", "info", "->", "regA", "=", "gen_rtx_REG", "(", "SImode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "info", "->", "type", "=", "ADDRESS_GOTOFF", ";", "}", "else", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PLT", ")", "{", "info", "->", "type", "=", "ADDRESS_PLT", ";"], "ground_truth": ["}"], "File": "microblaze2", "Func": "microblaze_classify_unspec", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18313, "Length": 69, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "MBlazeInstrInfo1", "Func": "insertNoop", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18314, "Length": 30, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>Z80MachineFunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "needFP", "(", "false", ")", ",", "CalleeSavedFrameSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "GBZ80MachineFunctionInfo (2)", "Func": "GBZ80MachineFunctionInfo", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18315, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitDefCfaRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "dl", ",", "const", "TargetInstrInfo", "&", "TII", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "DRegNum", ")", "{"], "ground_truth": ["unsigned", "CFIIndex", "=", "MMI", "->", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DRegNum", ")", ")", ";"], "File": "XCoreFrameLowering (2)", "Func": "EmitDefCfaRegister", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18316, "Length": 46, "Cover_Rate": 0.6571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "isThumb1Only", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "hasOneUse", "(", ")", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", "||", "DCI", ".", "isCalledByLegalizer", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "ShiftAmtNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ShiftAmtNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "static_cast", "<", "uint32_t", ">", "(", "ShiftAmtNode", "->", "getZExtValue", "(", ")", ")", ";", "ConstantSDNode", "*", "AndMaskNode", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "AndMaskNode", ")", "return", "SDValue", "(", ")", ";", "uint32_t", "AndMask", "=", "static_cast", "<", "uint32_t", ">", "(", "AndMaskNode", "->", "getZExtValue", "(", ")", ")", ";", "if", "(", "AndMask", "==", "<NUM_LIT>", "||", "AndMask", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "isMask_32", "(", "AndMask", ")", ")", "{", "uint32_t", "MaskedBits", "=", "countLeadingZeros", "(", "AndMask", ")", ";", "if", "(", "MaskedBits", ">", "ShiftAmt", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SHL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "MaskedBits", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SHL", ",", "DAG", ".", "getConstant", "(", "MaskedBits", "-", "ShiftAmt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}", "}", "}", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "!", "TLI", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Cnt", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "ARMISelLowering12", "Func": "PerformShiftCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18317, "Length": 394, "Cover_Rate": 0.7060931899641577, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "MBBI", "=", "MBB", ";", "if", "(", "llvm", "::", "next", "(", "MBBI", ")", "==", "MBB", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MBBI", ")", ";"], "ground_truth": ["for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "*", "I", "==", "NextBB", ")", "return", "true", ";"], "File": "ARMConstantIslandPass10", "Func": "BBHasFallthrough", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18318, "Length": 78, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", ")", ";", "MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["MRI", ".", "setPhysRegUnused", "(", "<STR_LIT>", ")", ";"], "File": "BPFFrameLowering7", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18319, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LHS", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "RHS", ".", "getValueType", "(", ")", ".", "is64BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isEssentiallyExtractHighSubvector", "(", "LHS", ")", ")", "{", "RHS", "=", "tryExtendDUPToExtractHigh", "(", "RHS", ",", "DAG", ")", ";", "if", "(", "!", "RHS", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "}", "else", "if", "(", "isEssentiallyExtractHighSubvector", "(", "RHS", ")", ")", "{", "LHS", "=", "tryExtendDUPToExtractHigh", "(", "LHS", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "!", "LHS", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "tryCombineLongOpWithDup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18320, "Length": 89, "Cover_Rate": 0.4972067039106145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ResTy", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "APInt", "BitImm", "=", "APInt", "(", "ResTy", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", "<<", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "SDValue", "BitMask", "=", "DAG", ".", "getConstant", "(", "~", "BitImm", ",", "DL", ",", "ResTy", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResTy", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BitMask", ")", ";"], "File": "MipsSEISelLowering (2)4", "Func": "lowerMSABitClearImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18321, "Length": 81, "Cover_Rate": 0.7941176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", "=", "<NUM_LIT>", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", ")", ";", "}", "if", "(", "AddrMode", "==", "<STR_LIT>", "||", "AddrMode", "==", "<STR_LIT>", ")", "return", "Offset", "==", "<NUM_LIT>", ";", "unsigned", "NumBits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "isSigned", "=", "true", ";", "switch", "(", "AddrMode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Scale", "=", "<NUM_LIT>", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "{", "NumBits", "=", "<NUM_LIT>", ";", "Offset", "=", "-", "Offset", ";", "}", "else", "{", "NumBits", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "<NUM_LIT>", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return", "true", ";"], "File": "ARMBaseRegisterInfo29", "Func": "isFrameOffsetLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18322, "Length": 230, "Cover_Rate": 0.7958477508650519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineLoopInfo", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "auto", "*", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "auto", "*", "MBPI", "=", "&", "getAnalysis", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "<ISA_LIT>PacketizerList", "Packetizer", "(", "Func", ",", "MLI", ",", "AA", ",", "MBPI", ")", ";", "NumReplaced", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "*", "MBB", ";", "unsigned", "instr_count", "=", "<NUM_LIT>", ";", "unsigned", "nest_count", "=", "PRECOUNT", ";", "unsigned", "last_loop", "=", "EMPTYREF", ";", "InitSPScale", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "MBBE", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "{", "MBB", "=", "&", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "mi", "=", "MBB", "->", "begin", "(", ")", ",", "me", "=", "MBB", "->", "end", "(", ")", ";", "mi", "!=", "me", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "nmi", "=", "std", "::", "next", "(", "mi", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "mi", ";", "instr_count", "++", ";", "auto", "opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "isLoopInstr", "(", "MI", ")", ")", "{", "nest_count", "++", ";", "ProcessStartLoop", "(", "MI", ",", "nest_count", ",", "instr_count", ")", ";", "}", "else", "if", "(", "opc", "==", "<STR_LIT>", ")", "{", "last_loop", "=", "ProcessEndLoop", "(", "MI", ",", "instr_count", ")", ";", "nest_count", "--", ";", "}", "else", "{", "ProcessNotLoopInstr", "(", "MI", ")", ";", "if", "(", "InstrWithLoopReg", "(", "MI", ")", ")", "{", "unsigned", "ls", ";", "if", "(", "CurrentTopLoop", "!=", "EMPTYREF", ")", "{", "ls", "=", "hwloops", "[", "CurrentTopLoop", "]", ".", "LastClosedSon", ";", "if", "(", "ls", "==", "EMPTYREF", ")", "{", "ls", "=", "CurrentTopLoop", ";", "}", "hwloops", "[", "ls", "]", ".", "LoopRegInstr", ".", "insert", "(", "MI", ")", ";", "}", "else", "if", "(", "last_loop", "!=", "EMPTYREF", ")", "{", "ls", "=", "hwloops", "[", "last_loop", "]", ".", "LastClosedSon", ";", "if", "(", "ls", "==", "EMPTYREF", ")", "{", "ls", "=", "last_loop", ";", "}", "hwloops", "[", "ls", "]", ".", "LoopRegInstr", ".", "insert", "(", "MI", ")", ";", "}", "}", "}", "mi", "=", "nmi", ";", "}", "}", "assert", "(", "nest_count", "==", "PRECOUNT", ")", ";", "if", "(", "AtLeastOneLoopWasToTRansform", ")", "{", "SetNewRoots", "(", "<NUM_LIT>", ")", ";", "SetNewCounts", "(", ")", ";", "EscalateSpoiled", "(", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "size", "(", "hwloops", ")", ";", "i", "++", ")", "{", "if", "(", "TransformHWLoopBack", "(", "i", ",", "Func", ")", ")", "{"], "ground_truth": ["NumReplaced", "++", ";"], "File": "TPCUnHardwareLoops", "Func": "runOnMachineFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18323, "Length": 380, "Cover_Rate": 0.7350096711798839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Sleds", ".", "empty", "(", ")", ")", "return", ";", "if", "(", "Subtarget", "->", "isTargetELF", "(", ")", ")", "{", "auto", "PrevSection", "=", "OutStreamer", "->", "getCurrentSectionOnly", "(", ")", ";", "auto", "Fn", "=", "MF", "->", "getFunction", "(", ")", ";", "MCSection", "*", "Section", "=", "nullptr", ";", "if", "(", "Fn", "->", "hasComdat", "(", ")", ")", "{", "Section", "=", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_GROUP", ",", "<NUM_LIT>", ",", "Fn", "->", "getComdat", "(", ")", "->", "getName", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "Section", ")", ";", "}", "else", "{", "Section", "=", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", ")", ";", "}", "OutStreamer", "->", "SwitchSection", "(", "Section", ")", ";", "for", "(", "const", "auto", "&", "Sled", ":", "Sleds", ")", "{", "OutStreamer", "->", "EmitSymbolValue", "(", "Sled", ".", "Sled", ",", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitSymbolValue", "(", "CurrentFnSym", ",", "<NUM_LIT>", ")", ";", "auto", "Kind", "=", "static_cast", "<", "uint8_t", ">", "(", "Sled", ".", "Kind", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "&", "Kind", ")", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "&", "Sled", ".", "AlwaysInstrument", ")", ",", "<NUM_LIT>", ")", ")", ";", "OutStreamer", "->", "EmitZeros", "(", "<NUM_LIT>", ")", ";", "}", "OutStreamer", "->", "SwitchSection", "(", "PrevSection", ")", ";"], "ground_truth": ["}"], "File": "X86MCInstLower56", "Func": "EmitXRayTable", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18324, "Length": 223, "Cover_Rate": 0.9409282700421941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "&", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "&", "*", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "MFI", ".", "setObjectAlignment", "(", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ",", "STI", ".", "getCapAlignment", "(", ")", ")", ";", "}", "bool", "IsLOHI", "=", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ";", "const", "Function", "&", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "if", "(", "IsLOHI", "&&", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Op", "=", "<NUM_LIT>", ";", "if", "(", "!", "STI", ".", "getABI", "(", ")", ".", "ArePtrs64bit", "(", ")", ")", "{", "Op", "=", "(", "Reg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "}", "else", "{", "Op", "=", "(", "Reg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Op", ")", ",", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}"], "ground_truth": ["bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", "&&", "KillRAOnSpill", ";"], "File": "MipsSEFrameLowering40", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18325, "Length": 243, "Cover_Rate": 0.47093023255813954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "ElemTy", "->", "isVoidTy", "(", ")", "&&", "!", "ElemTy", "->", "isLabelTy", "(", ")", "&&", "!", "ElemTy", "->", "isMetadataTy", "(", ")", "&&", "!", "ElemTy", "->", "isTokenTy", "(", ")", "&&", "!", "ElemTy", "->", "isX86_AMXTy", "(", ")", ";"], "ground_truth": ["}"], "File": "DXILPointerType", "Func": "isValidElementType", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18326, "Length": 37, "Cover_Rate": 0.7872340425531915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "isOneConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "hasOneUse", "(", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "SDValue", "V", "=", "combineToExtendVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "WidenMaskArithmetic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "DivRem8", "=", "getDivRem8", "(", "N", ",", "DAG", ")", ")", "return", "DivRem8", ";", "if", "(", "SDValue", "NewAdd", "=", "promoteExtBeforeAdd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "NewAdd", ";", "if", "(", "SDValue", "R", "=", "combineOrCmpEqZeroToCtlzSrl", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering115", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18327, "Length": 290, "Cover_Rate": 0.7532467532467533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "SH_CONST_VECTOR", ":", "{", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", ")", ";", "swap_const_vector_halves", "(", "&", "SET_SRC", "(", "body", ")", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "i", ")", ";", "break", ";", "}", "case", "SH_SUBREG", ":", "adjust_subreg_index", "(", "body", ")", ";"], "ground_truth": ["if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "i", ")", ";"], "File": "rs6000-p8swap", "Func": "handle_special_swappables", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18328, "Length": 66, "Cover_Rate": 0.36464088397790057, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "USet", "Rs", ";", "for", "(", "MachineLoop", "*", "L", ":", "WorkQ", ")", "{", "Rs", ".", "clear", "(", ")", ";", "collectIndRegsForLoop", "(", "L", ",", "Rs", ")", ";"], "ground_truth": ["if", "(", "!", "Rs", ".", "empty", "(", ")", ")", "IRM", ".", "insert", "(", "std", "::", "make_pair", "(", "L", ",", "Rs", ")", ")", ";"], "File": "HexagonSplitDouble16", "Func": "collectIndRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18329, "Length": 48, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImm0_65535Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser2", "Func": "addImm0_65535Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18330, "Length": 43, "Cover_Rate": 0.7166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "o", "<<", "getTagName", "(", "PREFIX_SYMBOL", ")", "<<", "<STR_LIT>", "<<", "num", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", "o", ".", "str", "(", ")", ";"], "File": "PIC163", "Func": "getIdataSectionName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18331, "Length": 20, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseFGR32Regs", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "return", "parseRegs", "(", "Operands", ",", "(", "int", ")", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser29", "Func": "parseFGR32Regs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18332, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ";", "DL", "=", "&", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "DominatorTreeWrapperPass", "*", "const", "DTW", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTW", "?", "&", "DTW", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "const", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "HasDPP", "=", "ST", ".", "hasDPP", "(", ")", ";", "IsPixelShader", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", ";", "visit", "(", "F", ")", ";", "const", "bool", "Changed", "=", "!", "ToReplace", ".", "empty", "(", ")", ";", "for", "(", "ReplacementInfo", "&", "Info", ":", "ToReplace", ")", "{", "optimizeAtomic", "(", "*", "Info", ".", "I", ",", "Info", ".", "Op", ",", "Info", ".", "ValIdx", ",", "Info", ".", "ValDivergent", ")", ";", "}"], "ground_truth": ["ToReplace", ".", "clear", "(", ")", ";"], "File": "AMDGPUAtomicOptimizer", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18333, "Length": 165, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PMAI", "=", "static_cast", "<", "const", "<ISA_LIT>MCAsmInfo", "*", ">", "(", "TM", ".", "getMCAsmInfo", "(", ")", ")", ";"], "ground_truth": ["PTOF", "=", "(", "<ISA_LIT>TargetObjectFile", "*", ")", "&", "PTLI", "->", "getObjFileLowering", "(", ")", ";"], "File": "PIC16AsmPrinter6", "Func": "PIC16AsmPrinter", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18334, "Length": 29, "Cover_Rate": 0.35365853658536583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "MipsAsmParser79", "Func": "regKindToRegClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18335, "Length": 54, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parent", "->", "Priv", "->", "Subscopes", ".", "push_back", "(", "this", ")", ";", "assert", "(", "parent", ")", ";", "MachineBasicBlock", "*", "header", "=", "loop", ".", "getHeader", "(", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "const", "MachineBasicBlock", "*", ",", "const", "MachineBasicBlock", "*", ">", ",", "<NUM_LIT>", ">", "ExitEdges", ";", "loop", ".", "getExitEdges", "(", "ExitEdges", ")", ";", "for", "(", "auto", "edge", ":", "ExitEdges", ")", "{"], "ground_truth": ["auto", "found", "=", "std", "::", "find_if", "(", "Priv", "->", "Blocks", ".", "begin", "(", ")", ",", "Priv", "->", "Blocks", ".", "end", "(", ")", ",", "[", "&", "]", "(", "auto", "block", ")", "{", "return", "block", "->", "getMBB", "(", ")", "==", "edge", ".", "first", ";", "}", ")", ";"], "File": "SPScope", "Func": "SPScope", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18336, "Length": 105, "Cover_Rate": 0.43388429752066116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "O", "<<", "*", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "O", "<<", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", "->", "getName", "(", ")", ";", "break", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_ExternalSymbol", ":"], "File": "SparcAsmPrinter6", "Func": "printOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18337, "Length": 177, "Cover_Rate": 0.4041095890410959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", "-", "NumberOfIgnoredHighBits", ";", "APInt", "SignificantDstMask", "=", "APInt", "(", "BitWidth", ",", "DstMask", ")", ";", "APInt", "SignificantBitsToBeInserted", "=", "BitsToBeInserted", ".", "zextOrTrunc", "(", "BitWidth", ")", ";"], "ground_truth": ["return", "(", "SignificantDstMask", "&", "SignificantBitsToBeInserted", ")", "==", "<NUM_LIT>", "&&", "(", "SignificantDstMask", "|", "SignificantBitsToBeInserted", ")", ".", "isAllOnesValue", "(", ")", ";"], "File": "AArch64ISelDAGToDAG", "Func": "isBitfieldDstMask", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18338, "Length": 50, "Cover_Rate": 0.5747126436781609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";"], "ground_truth": ["}"], "File": "NyuziInstPrinter", "Func": "printRegName", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18339, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getSEHRegNum", "(", "unsigned", "i", ")", "const", "{", "return", "getEncodingValue", "(", "i", ")", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo (2)1", "Func": "getSEHRegNum", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18340, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "is_weak", "&&", "SYMBOL_REF_LOCAL_P", "(", "sym", ")", ")", "emit_insn", "(", "gen_sym_label2reg", "(", "reg", ",", "sym", ",", "lab", ")", ")", ";", "else", "if", "(", "sibcall_p", "&&", "SYMBOL_REF_LOCAL_P", "(", "sym", ")", ")", "emit_insn", "(", "gen_symPCREL_label2reg", "(", "reg", ",", "sym", ",", "lab", ")", ")", ";"], "ground_truth": ["else", "emit_insn", "(", "gen_symPLT_label2reg", "(", "reg", ",", "sym", ",", "lab", ")", ")", ";"], "File": "sh", "Func": "sh_expand_sym_label2reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18341, "Length": 57, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MCO", ".", "isImm", "(", ")", "&&", "(", "ParseBytes", "==", "PrintAllAsBytes", "||", "(", "ParseBytes", "==", "PrintCallAsBytes", "&&", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", ")", "{", "unsigned", "ImmShift", "=", "get<ISA_LIT>ImmediateShift", "(", "MID", ".", "TSFlags", ")", ";", "MCO", ".", "setImm", "(", "MCO", ".", "getImm", "(", ")", "/", "(", "<NUM_LIT>", "<<", "ImmShift", ")", ")", ";", "}", "}", "unsigned", "ALUlOpcode", ";", "if", "(", "Format", "==", "<STR_LIT>", "&&", "HasImm", ")", "{", "MCOperand", "&", "MCO", "=", "Inst", ".", "getOperand", "(", "ImmOpNo", ")", ";", "if", "(", "MCO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasALUlVariant", "(", "Inst", ".", "getOpcode", "(", ")", ",", "ALUlOpcode", ")", ")", "{", "if", "(", "InBundle", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "ALUlOpcode", ")", ";", "BundleCounter", "++", ";", "}", "}", "}", "else", "{", "assert", "(", "MCO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "-", "MCO", ".", "getImm", "(", ")", ")", "&&", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MCO", ".", "setImm", "(", "-", "MCO", ".", "getImm", "(", ")", ")", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "HasALUlVariant", "(", "Inst", ".", "getOpcode", "(", ")", ",", "ALUlOpcode", ")", ")", "{", "if", "(", "InBundle", "||", "BundleCounter", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "Inst", ".", "setOpcode", "(", "ALUlOpcode", ")", ";", "BundleCounter", "++", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "BundleCounter", ">", "IssueWidth", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Format", "==", "<STR_LIT>", ")", "{", "if", "(", "InBundle", "||", "BundleCounter", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "BundleCounter", "++", ";", "MCOperand", "&", "MCO", "=", "Inst", ".", "getOperand", "(", "ImmOpNo", ")", ";", "if", "(", "MCO", ".", "isImm", "(", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCO", ".", "getImm", "(", ")", ")", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmParser", "Func": "MatchAndEmitInstruction", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18342, "Length": 401, "Cover_Rate": 0.36621004566210047, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSDWASel", "(", ")", "const", "{"], "ground_truth": ["return", "isImmTy", "(", "ImmTySdwaSel", ")", ";"], "File": "AMDGPUAsmParser52", "Func": "isSDWASel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18343, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG102", "Func": "SelectInlineAsmMemoryOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18344, "Length": 11, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FrameLowering", "(", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "TVMFrameLowering", "Func": "TVMFrameLowering", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18345, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "EmitLoweredSelect", "(", "MI", ",", "BB", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "EmitLoweredSExt", "(", "MI", ",", "BB", ")", ";"], "File": "Z80oldISelLowering", "Func": "EmitInstrWithCustomInserter", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18346, "Length": 28, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "findAssociatedSection", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedSection", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCMCExpr17", "Func": "findAssociatedSection", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18347, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "parseSymbolicImmVal", "(", "ImmVal", ")", ")", "return", "true", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "ImmVal", ",", "S", ",", "E", ",", "getContext", "(", ")", ")", ")", ";", "return", "false", ";", "}", "case", "AsmToken", "::", "Equal", ":", "{", "SMLoc", "Loc", "=", "getLoc", "(", ")", ";", "if", "(", "Mnemonic", "!=", "<STR_LIT>", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "SubExprVal", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "SubExprVal", ")", ")", "return", "true", ";", "if", "(", "Operands", ".", "size", "(", ")", "<", "<NUM_LIT>", "||", "!", "static_cast", "<", "<ISA_LIT>Operand", "&", ">", "(", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "isScalarReg", "(", ")", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "bool", "IsXReg", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getReg", "(", ")", ")", ";", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Loc", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "MCConstantExpr", ">", "(", "SubExprVal", ")", ")", "{", "uint64_t", "Imm", "=", "(", "cast", "<", "MCConstantExpr", ">", "(", "SubExprVal", ")", ")", "->", "getValue", "(", ")", ";", "uint32_t", "ShiftAmt", "=", "<NUM_LIT>", ",", "MaxShiftAmt", "=", "IsXReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "while", "(", "Imm", ">", "<NUM_LIT>", "&&", "countTrailingZeros", "(", "Imm", ")", ">=", "<NUM_LIT>", ")", "{", "ShiftAmt", "+=", "<NUM_LIT>", ";", "Imm", ">>=", "<NUM_LIT>", ";", "}", "if", "(", "ShiftAmt", "<=", "MaxShiftAmt", "&&", "Imm", "<=", "<NUM_LIT>", ")", "{", "Operands", "[", "<NUM_LIT>", "]", "=", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "false", ",", "Loc", ",", "Ctx", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "Imm", ",", "Ctx", ")", ",", "S", ",", "E", ",", "Ctx", ")", ")", ";"], "ground_truth": ["if", "(", "ShiftAmt", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateShiftExtend", "(", "<STR_LIT>", ",", "ShiftAmt", ",", "true", ",", "S", ",", "E", ",", "Ctx", ")", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "parseOperand", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18348, "Length": 324, "Cover_Rate": 0.3256281407035176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "enablePostRAScheduler", "(", ")", "const", "{"], "ground_truth": ["return", "DoILP", ";"], "File": "TMS320C64XSubtarget", "Func": "enablePostRAScheduler", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18349, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "<NUM_LIT>", "||", "~", "Val", "<=", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "<STR_LIT>", "(", "Val", ")", "!=", "-", "<NUM_LIT>", "||", "<STR_LIT>", "(", "~", "Val", ")", "!=", "-", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18350, "Length": 63, "Cover_Rate": 0.4846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", "||", "Subtarget", "->", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";", "return", "CurDAG", "->", "SignBitIsZero", "(", "Base", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18351, "Length": 30, "Cover_Rate": 0.3614457831325301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "getIORegSPL", "(", "void", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AVRSubtarget11", "Func": "getIORegSPL", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18352, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "for", "(", "available", "=", "regs_available_for_popping", ",", "required", "=", "regs_to_pop", ";", "required", "!=", "<NUM_LIT>", "&&", "available", "!=", "<NUM_LIT>", ";", "available", "&=", "~", "(", "available", "&", "-", "available", ")", ",", "required", "&=", "~", "(", "required", "&", "-", "required", ")", ")", "--", "pops_needed", ";", "if", "(", "available", ">", "<NUM_LIT>", ")", "regs_available_for_popping", "&=", "~", "available", ";", "else", "if", "(", "pops_needed", ")", "{", "if", "(", "regs_available_for_popping", "==", "<NUM_LIT>", "&&", "reg_containing_return_addr", "==", "LAST_ARG_REGNUM", ")", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "LR_REGNUM", ",", "LAST_ARG_REGNUM", ")", ";", "reg_containing_return_addr", "=", "LR_REGNUM", ";", "}", "else", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "restore_a4", "=", "TRUE", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "IP_REGNUM", ",", "LAST_ARG_REGNUM", ")", ";", "}", "if", "(", "reg_containing_return_addr", "!=", "LAST_ARG_REGNUM", ")", "{", "regs_available_for_popping", "|=", "<NUM_LIT>", "<<", "LAST_ARG_REGNUM", ";", "--", "pops_needed", ";", "}", "}", "thumb_pop", "(", "f", ",", "regs_available_for_popping", ")", ";", "if", "(", "reg_containing_return_addr", "==", "-", "<NUM_LIT>", ")", "{", "regs_to_pop", "&=", "~", "(", "<NUM_LIT>", "<<", "LR_REGNUM", ")", ";", "reg_containing_return_addr", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "regs_available_for_popping", "&=", "~", "(", "<NUM_LIT>", "<<", "reg_containing_return_addr", ")", ";", "}", "if", "(", "regs_available_for_popping", ")", "{", "int", "frame_pointer", ";", "frame_pointer", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "ARM_HARD_FRAME_POINTER_REGNUM", ",", "frame_pointer", ")", ";", "regs_available_for_popping", "&=", "~", "(", "<NUM_LIT>", "<<", "frame_pointer", ")", ";", "regs_to_pop", "&=", "~", "(", "<NUM_LIT>", "<<", "ARM_HARD_FRAME_POINTER_REGNUM", ")", ";", "if", "(", "regs_available_for_popping", ")", "{", "int", "stack_pointer", ";", "stack_pointer", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "SP_REGNUM", ",", "stack_pointer", ")", ";", "}", "else", "{", "regs_available_for_popping", "|=", "(", "<NUM_LIT>", "<<", "frame_pointer", ")", ";", "}", "}", "if", "(", "regs_available_for_popping", "==", "<NUM_LIT>", "&&", "pops_needed", ">", "<NUM_LIT>", ")", "{", "regs_available_for_popping", "|=", "<NUM_LIT>", "<<", "reg_containing_return_addr", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "LR_REGNUM", ",", "reg_containing_return_addr", ")", ";", "reg_containing_return_addr", "=", "LR_REGNUM", ";", "}", "if", "(", "pops_needed", ">", "<NUM_LIT>", ")", "{", "int", "popped_into", ";", "int", "move_to", ";", "thumb_pop", "(", "f", ",", "regs_available_for_popping", ")", ";", "popped_into", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "move_to", "=", "number_of_first_bit_set", "(", "regs_to_pop", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "move_to", ",", "popped_into", ")", ";", "regs_to_pop", "&=", "~", "(", "<NUM_LIT>", "<<", "move_to", ")", ";", "--", "pops_needed", ";", "}", "if", "(", "pops_needed", ">", "<NUM_LIT>", ")", "{", "int", "popped_into", ";", "thumb_pop", "(", "f", ",", "regs_available_for_popping", ")", ";", "popped_into", "=", "number_of_first_bit_set", "(", "regs_available_for_popping", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "SP_REGNUM", ",", "popped_into", ")", ";", "}", "if", "(", "restore_a4", ")", "{"], "ground_truth": ["if", "(", "reg_containing_return_addr", "!=", "LR_REGNUM", ")", "{"], "File": "arm6", "Func": "thumb_exit", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18353, "Length": 391, "Cover_Rate": 0.46327014218009477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "MLoad", "=", "cast", "<", "MaskedLoadSDNode", ">", "(", "Op", ")", ";", "Mask", "=", "MLoad", "->", "getMask", "(", ")", ";", "PassThru", "=", "MLoad", "->", "getPassThru", "(", ")", ";", "}", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "MVT", "ContainerVT", "=", "VT", ";", "if", "(", "VT", ".", "isFixedLengthVector", "(", ")", ")", "{", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "VT", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "ContainerVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Mask", "=", "convertToScalableVector", "(", "MaskVT", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ";", "PassThru", "=", "convertToScalableVector", "(", "ContainerVT", ",", "PassThru", ",", "DAG", ",", "Subtarget", ")", ";", "}"], "ground_truth": ["if", "(", "!", "VL", ")", "VL", "=", "getDefaultVLOps", "(", "VT", ",", "ContainerVT", ",", "DL", ",", "DAG", ",", "Subtarget", ")", ".", "second", ";"], "File": "RISCVISelLowering60", "Func": "lowerMaskedLoad", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18354, "Length": 123, "Cover_Rate": 0.328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "cast", "<", "Constant", ">", "(", "CFP", ")", ",", "Align", ")", ";", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "<STR_LIT>", "|", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "ResultReg", ";"], "File": "AArch64FastISel64", "Func": "AArch64MaterializeFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18355, "Length": 123, "Cover_Rate": 0.39805825242718446, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printBrigSegCvtModifierMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "switch", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{"], "ground_truth": ["case", "BRIG_SEG_CVT_NONULL", ":"], "File": "HSAILInstPrinter", "Func": "printBrigSegCvtModifierMask", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18356, "Length": 35, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "R1", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "R2", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SparcISelDAGToDAG2", "Func": "SelectADDRrr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18357, "Length": 121, "Cover_Rate": 0.6368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSlowDivide", "(", ")", "const", "{"], "ground_truth": ["return", "HasSlowDivide", ";"], "File": "X86Subtarget1", "Func": "hasSlowDivide", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18358, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Deleted", ".", "clear", "(", ")", ";", "NodeAddr", "<", "FuncNode", "*", ">", "FA", "=", "DFG", "->", "getFunc", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "NodeAddr", "<", "FuncNode", "*", ">>", "(", "FA", ",", "*", "DFG", ")", "<<", "<STR_LIT>", ")", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "FA", ".", "Addr", "->", "members", "(", "*", "DFG", ")", ")", "Changed", "|=", "processBlock", "(", "BA", ")", ";", "for", "(", "auto", "MI", ":", "Deleted", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "Changed", ")", "{"], "File": "HexagonOptAddrMode19", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18359, "Length": 88, "Cover_Rate": 0.32234432234432236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "obstack_grow", "(", "&", "m_string_obstack", ",", "name", ",", "strlen", "(", "name", ")", ")", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "append_name", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18360, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "<ISA_LIT>FrameLowering", "::", "emitStackProbeInlineStub", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "bool", "InProlog", ")", "const", "{", "assert", "(", "InProlog", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MBBI", ";"], "File": "X86FrameLowering (2)4", "Func": "emitStackProbeInlineStub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18361, "Length": 58, "Cover_Rate": 0.9508196721311475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", ";", "int64_t", "Offset", ";", "L", "=", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "parseRegisterInRange", "(", "Reg", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "||", "parseComma", "(", ")", "||", "parseImmExpr", "(", "Offset", ")", ")", "return", "true", ";"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHSaveLRPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18362, "Length": 37, "Cover_Rate": 0.4065934065934066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "<ISA_LIT>MCCodeEmitter", "::"], "ground_truth": ["getAdrLabelOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "File": "ARMMCCodeEmitter13", "Func": "getAdrLabelOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18363, "Length": 22, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>InsertCopies", ";"], "ground_truth": ["}"], "File": "MOSInsertCopies", "Func": "createMOSInsertCopiesPass", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18364, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "type", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "load", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVLDST2Instruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18365, "Length": 89, "Cover_Rate": 0.6592592592592592, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "rtx", "op0", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "machine_mode", "compare_mode", "=", "GET_MODE", "(", "op0", ")", ";", "machine_mode", "result_mode", "=", "GET_MODE", "(", "dest", ")", ";", "bool", "max_p", "=", "false", ";", "if", "(", "result_mode", "!=", "compare_mode", ")", "return", "<NUM_LIT>", ";", "if", "(", "code", "==", "GE", "||", "code", "==", "GT", ")", "max_p", "=", "true", ";", "else", "if", "(", "code", "==", "LE", "||", "code", "==", "LT", ")", "max_p", "=", "false", ";", "else", "return", "<NUM_LIT>", ";", "if", "(", "rtx_equal_p", "(", "op0", ",", "true_cond", ")", "&&", "rtx_equal_p", "(", "op1", ",", "false_cond", ")", ")", ";", "else", "if", "(", "rtx_equal_p", "(", "op1", ",", "true_cond", ")", "&&", "rtx_equal_p", "(", "op0", ",", "false_cond", ")", ")", "max_p", "=", "!", "max_p", ";", "else", "return", "<NUM_LIT>", ";", "rs6000_emit_minmax", "(", "dest", ",", "max_p", "?", "SMAX", ":", "SMIN", ",", "op0", ",", "op1", ")", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_emit_p9_fp_minmax", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18366, "Length": 154, "Cover_Rate": 0.9005847953216374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_ACC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ClassID", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "RegIdx", ".", "RegInfo", "->", "getRegClass", "(", "ClassID", ")", ".", "getRegister", "(", "RegIdx", ".", "Index", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "getHI32DSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18367, "Length": 39, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCDisassembler", "::", "Fail", ";", "}", "StringRef", "Name", "=", "Symbol", ".", "Name", ";", "if", "(", "Symbol", ".", "Type", "==", "ELF", "::", "STT_OBJECT", "&&", "Name", ".", "endswith", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "decodeKernelDescriptor", "(", "Name", ".", "drop_back", "(", "<NUM_LIT>", ")", ",", "Bytes", ",", "Address", ")", ";", "}", "return", "None", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler1", "Func": "onSymbolStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18368, "Length": 58, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "easy_di_const", "(", "rtx", "op", ")", "{", "rtx", "high_rtx", ",", "low_rtx", ";", "HOST_WIDE_INT", "high", ",", "low", ";", "split_double", "(", "op", ",", "&", "high_rtx", ",", "&", "low_rtx", ")", ";"], "ground_truth": ["high", "=", "INTVAL", "(", "high_rtx", ")", ";"], "File": "m32r", "Func": "easy_di_const", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18369, "Length": 35, "Cover_Rate": 0.5072463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Tile64Subtarget", "::", "Tile64Subtarget", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", ":", "Tile64GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "CPUString", "(", "CPU", ".", "str", "(", ")", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUString", ")", ";"], "ground_truth": ["}"], "File": "Tile64Subtarget", "Func": "Tile64Subtarget", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18370, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "cpu_regmove_cost", "*", "regmove_cost", "=", "aarch64_tune_params", ".", "regmove_cost", ";", "if", "(", "to", "==", "TAILCALL_ADDR_REGS", "||", "to", "==", "POINTER_REGS", ")", "to", "=", "GENERAL_REGS", ";", "if", "(", "from", "==", "TAILCALL_ADDR_REGS", "||", "from", "==", "POINTER_REGS", ")", "from", "=", "GENERAL_REGS", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_BOOL", "&&", "hard_reg_set_subset_p", "(", "reg_class_contents", "[", "from_i", "]", ",", "reg_class_contents", "[", "FFR_REGS", "]", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "from", "==", "GENERAL_REGS", "&&", "to", "==", "STACK_REG", ")", "||", "(", "to", "==", "GENERAL_REGS", "&&", "from", "==", "STACK_REG", ")", ")", "return", "regmove_cost", "->", "GP2GP", ";", "if", "(", "to", "==", "STACK_REG", "||", "from", "==", "STACK_REG", ")", "return", "aarch64_register_move_cost", "(", "mode", ",", "from", ",", "GENERAL_REGS", ")", "+", "aarch64_register_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "to", ")", ";", "if", "(", "known_eq", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "<NUM_LIT>", ")", ")", "{", "if", "(", "from", "==", "GENERAL_REGS", "&&", "to", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "GP2GP", "*", "<NUM_LIT>", ";", "else", "if", "(", "from", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "GP2FP", "*", "<NUM_LIT>", ";", "else", "if", "(", "to", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "FP2GP", "*", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_SIMD", ")", "return", "regmove_cost", "->", "GP2FP", "+", "regmove_cost", "->", "FP2GP", "+", "regmove_cost", "->", "FP2FP", ";", "return", "regmove_cost", "->", "FP2FP", ";", "}", "if", "(", "from", "==", "GENERAL_REGS", "&&", "to", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "GP2GP", ";", "else", "if", "(", "from", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "GP2FP", ";"], "ground_truth": ["else", "if", "(", "to", "==", "GENERAL_REGS", ")", "return", "regmove_cost", "->", "FP2GP", ";"], "File": "aarch64", "Func": "aarch64_register_move_cost", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18371, "Length": 240, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "K", "!=", "TargetTransformInfo", "::", "RGK_Scalar", ")", ";"], "ground_truth": ["return", "K", "==", "TargetTransformInfo", "::", "RGK_FixedWidthVector", ";"], "File": "AArch64TargetTransformInfo35", "Func": "shouldMaximizeVectorBandwidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18372, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "Src", "->", "getType", "(", ")", ",", "true", ")", ";", "EVT", "DestVT", "=", "TLI", ".", "getValueType", "(", "I", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", "&&", "SrcVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "DestVT", "!=", "<STR_LIT>", "&&", "DestVT", "!=", "<STR_LIT>", "&&", "DestVT", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["unsigned", "SrcReg", "=", "getRegForValue", "(", "Src", ")", ";"], "File": "PPCFastISel14", "Func": "SelectTrunc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18373, "Length": 74, "Cover_Rate": 0.39361702127659576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>LowerRefTypesIntPtrConv", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyTargetMachine13", "Func": "addPreISel", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18374, "Length": 10, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerSETCC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Cond", "=", "createFPCmp", "(", "DAG", ",", "Op", ")", ";", "assert", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "True", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering126", "Func": "lowerSETCC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18375, "Length": 49, "Cover_Rate": 0.5697674418604651, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter1", "Func": "printi32mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18376, "Length": 10, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isHWRegProducer", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getNumDefs", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "isHWReg", "(", "MI", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "TPCMachineScheduler", "Func": "isHWRegProducer", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18377, "Length": 42, "Cover_Rate": 0.9767441860465116, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "extract128BitVector", "(", "SDValue", "Vec", ",", "unsigned", "IdxVal", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "assert", "(", "(", "Vec", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "||", "Vec", ".", "getValueType", "(", ")", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "extractSubVector", "(", "Vec", ",", "IdxVal", ",", "DAG", ",", "dl", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "extract128BitVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18378, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "USItype", "c", "=", "<NUM_LIT>", ";", "while", "(", "a", "!=", "<NUM_LIT>", ")", "{"], "ground_truth": ["if", "(", "a", "&", "<NUM_LIT>", ")", "c", "+=", "b", ";"], "File": "lib2extra-funcs", "Func": "__mulsi3", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18379, "Length": 22, "Cover_Rate": 0.4888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{", "return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";"], "ground_truth": ["}"], "File": "X86EvexToVex", "Func": "getRequiredProperties", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18380, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOVolatile", "|", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOVolatile", "|", "MachineMemOperand", "::", "MOLoad", ";"], "ground_truth": ["return", "true", ";"], "File": "WebAssemblyISelLowering15", "Func": "getTgtMemIntrinsic", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18381, "Length": 71, "Cover_Rate": 0.3212669683257919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "static", "unsigned", "seqno", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "rtx", "label", ";", "ssize_t", "bytes", "=", "snprintf", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "<STR_LIT>", ",", "seqno", ")", ";", "gcc_assert", "(", "(", "size_t", ")", "bytes", "<", "sizeof", "(", "buf", ")", ")", ";", "label", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "buf", ")", ")", ";", "SYMBOL_REF_FLAGS", "(", "label", ")", "|=", "SYMBOL_FLAG_LOCAL", ";", "if", "(", "temp", "==", "NULL", ")", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "Pmode", "==", "DImode", ")", "emit_insn", "(", "gen_auipcdi", "(", "temp", ",", "copy_rtx", "(", "addr", ")", ",", "GEN_INT", "(", "seqno", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_auipcsi", "(", "temp", ",", "copy_rtx", "(", "addr", ")", ",", "GEN_INT", "(", "seqno", ")", ")", ")", ";", "*", "low_out", "=", "gen_rtx_LO_SUM", "(", "Pmode", ",", "temp", ",", "label", ")", ";", "seqno", "++", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "riscv2", "Func": "riscv_split_symbol", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18382, "Length": 147, "Cover_Rate": 0.55893536121673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>BranchFinalizePass", "(", ")", ")", ";"], "File": "ARCTargetMachine", "Func": "addPreEmitPass", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18383, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "sh_loop_align", "(", "rtx_insn", "*", "label", ")", "{", "rtx_insn", "*", "next", "=", "label", ";", "if", "(", "!", "optimize", "||", "optimize_size", ")", "return", "<NUM_LIT>", ";", "do", "next", "=", "next_nonnote_insn", "(", "next", ")", ";", "while", "(", "next", "&&", "LABEL_P", "(", "next", ")", ")", ";"], "ground_truth": ["if", "(", "!", "next", "||", "!", "INSN_P", "(", "next", ")", "||", "recog_memoized", "(", "next", ")", "==", "CODE_FOR_consttable_2", ")", "return", "<NUM_LIT>", ";"], "File": "sh", "Func": "sh_loop_align", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18384, "Length": 63, "Cover_Rate": 0.8513513513513513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", "*", "TargetTransformInfo", "::", "TCC_Basic", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)1", "Func": "getQuarterRateInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18385, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "<STR_LIT>", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getReturnType", "(", ")", "->", "isAggregateType", "(", ")", ")", "{", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "<STR_LIT>", ",", "Chain", ")", ";", "}", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "getHasAlu32", "(", ")", "?", "RetCC_<ISA_LIT>32", ":", "RetCC_<ISA_LIT>64", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "File": "BPFISelLowering", "Func": "LowerReturn", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18386, "Length": 176, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_pi8", "(", "__b7", ",", "__b6", ",", "__b5", ",", "__b4", ",", "__b3", ",", "__b2", ",", "__b1", ",", "__b0", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_setr_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18387, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SparcInstrInfo", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18388, "Length": 294, "Cover_Rate": 0.7798408488063661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addHI32DSPAsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getHI32DSPReg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "addHI32DSPAsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18389, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "c", "==", "'#'", "||", "c", "==", "'@'", ")", ";"], "ground_truth": ["}"], "File": "pdp11", "Func": "pdp11_asm_print_operand_punct_valid_p", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18390, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CopyGeneration", "(", "BitTracker", "&", "bt", ",", "const", "<ISA_LIT>InstrInfo", "&", "hii", ",", "const", "<ISA_LIT>RegisterInfo", "&", "hri", ",", "MachineRegisterInfo", "&", "mri", ")", ":", "Transformation", "(", "true", ")", ",", "HII", "(", "hii", ")", ",", "HRI", "(", "hri", ")", ",", "MRI", "(", "mri", ")", ",", "BT", "(", "bt", ")", "{"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)1", "Func": "CopyGeneration", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18391, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "streamer", ".", "EmitFunctionEntryLabel", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "WDC65816AsmPrinter", "Func": "EmitFunctionEntryLabel", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18392, "Length": 12, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "CallingConv", "::", "Intel_OCL_BI", ":", "{", "if", "(", "HasAVX512", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX512", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX512_SaveList", ";", "if", "(", "HasAVX", "&&", "IsWin64", ")", "return", "CSR_Win64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "HasAVX", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_AVX_SaveList", ";", "if", "(", "!", "HasAVX", "&&", "!", "IsWin64", "&&", "Is64Bit", ")", "return", "CSR_64_Intel_OCL_BI_SaveList", ";", "break", ";", "}", "case", "CallingConv", "::", "Cold", ":", "if", "(", "Is64Bit", ")", "return", "CSR_64_MostRegs_SaveList", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "X86RegisterInfo9", "Func": "getCalleeSavedRegs", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18393, "Length": 76, "Cover_Rate": 0.3247863247863248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "TPCMCCodeEmitter", "Func": "~TPCMCCodeEmitter", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18394, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MapSignedDivide", "(", ")", ":", "MapDivide", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "TPCMapCompoundInst", "Func": "MapSignedDivide", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18395, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNHazardRecognizer", "::", "checkSMRDHazards", "(", "MachineInstr", "*", "SMRD", ")", "{", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "WaitStatesNeeded", "=", "checkSMEMSoftClauseHazards", "(", "SMRD", ")", ";"], "ground_truth": ["if", "(", "ST", ".", "getGeneration", "(", ")", "!=", "<ISA_LIT>Subtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "WaitStatesNeeded", ";"], "File": "GCNHazardRecognizer29", "Func": "checkSMRDHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18396, "Length": 51, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TUnpredCycles", "=", "TCycles", "+", "NotTakenBranchCost", ";", "FUnpredCycles", "=", "TakenBranchCost", ";", "}", "else", "{", "TUnpredCycles", "=", "TCycles", "+", "TakenBranchCost", ";", "FUnpredCycles", "=", "FCycles", "+", "NotTakenBranchCost", ";", "PredCost", "-=", "<NUM_LIT>", "*", "ScalingUpFactor", ";", "}", "unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TUnpredCycles", "*", "ScalingUpFactor", ")", ";", "unsigned", "FUnpredCost", "=", "Probability", ".", "getCompl", "(", ")", ".", "scale", "(", "FUnpredCycles", "*", "ScalingUpFactor", ")", ";", "UnpredCost", "=", "TUnpredCost", "+", "FUnpredCost", ";", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "&&", "TCycles", "+", "FCycles", ">", "<NUM_LIT>", ")", "{", "PredCost", "+=", "(", "(", "TCycles", "+", "FCycles", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", "*", "ScalingUpFactor", ";", "}", "}", "else", "{"], "ground_truth": ["unsigned", "TUnpredCost", "=", "Probability", ".", "scale", "(", "TCycles", "*", "ScalingUpFactor", ")", ";"], "File": "ARMBaseInstrInfo1", "Func": "isProfitableToIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18397, "Length": 113, "Cover_Rate": 0.4396887159533074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftR32ImmNarrow", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeVecShiftRImm", "(", "Inst", ",", "Imm", "|", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeVecShiftR32ImmNarrow", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18398, "Length": 32, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__tmp", ".", "__f", "=", "__builtin_ia32_vec_ext_v4sf", "(", "(", "__v4sf", ")", "__X", ",", "__N", ")", ";"], "ground_truth": ["return", "__tmp", ".", "__i", ";"], "File": "smmintrin3", "Func": "_mm_extract_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18399, "Length": 19, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "<ISA_LIT>CFGStructurizer", "::", "getLastDebugLocInBB", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "DebugLoc", "DL", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "if", "(", "MI", ".", "getDebugLoc", "(", ")", ")", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["return", "DL", ";"], "File": "AMDILCFGStructurizer10", "Func": "getLastDebugLocInBB", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18400, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430AsmPrinter (2)1", "Func": "getPassName", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18401, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int16_t", "Imm", "=", "CN", "->", "getSExtValue", "(", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "Base", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "AluOp", "=", "CurDAG", "->", "getTargetConstant", "(", "LPAC", "::", "ADD", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "canBeRepresentedAsSls", "(", "*", "CN", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "int16_t", "Imm", "=", "CN", "->", "getSExtValue", "(", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "Base", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "AluOp", "=", "CurDAG", "->", "getTargetConstant", "(", "LPAC", "::", "ADD", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "AluOp", "=", "CurDAG", "->", "getTargetConstant", "(", "LPAC", "::", "ADD", ",", "DL", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "<STR_LIT>", "AluOperator", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Addr", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "AluOperator", "==", "<STR_LIT>", ")", "{", "AluOp", "=", "CurDAG", "->", "getTargetConstant", "(", "LPAC", "::", "ADD", ",", "DL", ",", "<STR_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "(", "RiMode", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "||", "(", "!", "RiMode", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "LanaiISelDAGToDAG", "Func": "selectAddrRiSpls", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18402, "Length": 401, "Cover_Rate": 0.6878216123499142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vdup_nv4si", "(", "(", "__builtin_neon_si", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmovq_n_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18403, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "op0", ")", "||", "(", "TARGET_DLLIMPORT_DECL_ATTRIBUTES", "&&", "SYMBOL_REF_DLLIMPORT_P", "(", "op0", ")", ")", ")", "return", "false", ";", "if", "(", "TARGET_PECOFF", ")", "{", "if", "(", "is_imported_p", "(", "op0", ")", ")", "return", "true", ";", "if", "(", "SYMBOL_REF_FAR_ADDR_P", "(", "op0", ")", "||", "!", "SYMBOL_REF_LOCAL_P", "(", "op0", ")", ")", "break", ";", "if", "(", "(", "ix86_cmodel", "!=", "CM_LARGE_PIC", "&&", "SYMBOL_REF_FUNCTION_P", "(", "op0", ")", "&&", "!", "(", "SYMBOL_REF_EXTERNAL_P", "(", "op0", ")", "&&", "SYMBOL_REF_WEAK", "(", "op0", ")", ")", ")", "||", "!", "SYMBOL_REF_EXTERNAL_P", "(", "op0", ")", "||", "ix86_cmodel", "==", "CM_SMALL_PIC", ")", "return", "true", ";", "}", "else", "if", "(", "!", "SYMBOL_REF_FAR_ADDR_P", "(", "op0", ")", "&&", "(", "SYMBOL_REF_LOCAL_P", "(", "op0", ")", "||", "(", "(", "ix86_direct_extern_access", "&&", "!", "(", "SYMBOL_REF_DECL", "(", "op0", ")", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "SYMBOL_REF_DECL", "(", "op0", ")", ")", ")", ")", ")", "&&", "HAVE_LD_PIE_COPYRELOC", "&&", "flag_pie", "&&", "!", "SYMBOL_REF_WEAK", "(", "op0", ")", "&&", "!", "SYMBOL_REF_FUNCTION_P", "(", "op0", ")", ")", ")", "&&", "ix86_cmodel", "!=", "CM_LARGE_PIC", ")", "return", "true", ";", "break", ";", "default", ":", "break", ";", "}", "}", "if", "(", "GET_CODE", "(", "disp", ")", "!=", "CONST", ")", "return", "false", ";", "disp", "=", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "GET_CODE", "(", "disp", ")", "!=", "UNSPEC", "||", "(", "XINT", "(", "disp", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_GOTPCREL", "&&", "XINT", "(", "disp", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_GOTOFF", "&&", "XINT", "(", "disp", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_PCREL", "&&", "XINT", "(", "disp", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_PLTOFF", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "!=", "SYMBOL_REF", "&&", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "!=", "LABEL_REF", ")", "return", "false", ";", "return", "true", ";", "}", "saw_plus", "=", "false", ";", "if", "(", "GET_CODE", "(", "disp", ")", "==", "PLUS", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "disp", "=", "XEXP", "(", "disp", ",", "<NUM_LIT>", ")", ";", "saw_plus", "=", "true", ";", "}", "if", "(", "TARGET_MACHO", "&&", "darwin_local_data_pic", "(", "disp", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "disp", ")", "!=", "UNSPEC", ")", "return", "false", ";", "switch", "(", "XINT", "(", "disp", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "if", "(", "saw_plus", ")", "return", "false", ";", "return", "(", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", ";", "case", "UNSPEC_GOTOFF", ":", "if", "(", "(", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "&&", "!", "TARGET_64BIT", ")", "return", "!", "TARGET_PECOFF", "&&", "gotoff_operand", "(", "XVECEXP", "(", "disp", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "Pmode", ")", ";", "return", "false", ";"], "ground_truth": ["case", "UNSPEC_GOTTPOFF", ":"], "File": "i386", "Func": "legitimate_pic_address_disp_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18404, "Length": 457, "Cover_Rate": 0.5593635250917993, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtM", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", ";", "Results", ".", "push_back", "(", "customLegalizeToWOp", "(", "N", ",", "DAG", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasStdExtF", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", ";"], "File": "RISCVISelLowering36", "Func": "ReplaceNodeResults", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18405, "Length": 191, "Cover_Rate": 0.6044303797468354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ValueEnumerator", "::", "getComdatID", "(", "const", "Comdat", "*", "C", ")", "const", "{"], "ground_truth": ["unsigned", "ComdatID", "=", "Comdats", ".", "idFor", "(", "C", ")", ";"], "File": "DXILValueEnumerator", "Func": "getComdatID", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18406, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ")", "{", "return", "__builtin_mve_vornq_uv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18407, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", ",", "Ops", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG115", "Func": "createQuadDRegsNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18408, "Length": 69, "Cover_Rate": 0.43125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'J'", ":", "case", "'L'", ":", "if", "(", "(", "short", ")", "Value", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'K'", ":", "if", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'M'", ":", "if", "(", "Value", ">", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'N'", ":", "if", "(", "(", "int", ")", "Value", ">", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "Value", ")", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'O'", ":", "if", "(", "Value", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'P'", ":", "if", "(", "(", "short", ")", "-", "Value", "==", "(", "int", ")", "-", "Value", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "break", ";", "}"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "LowerAsmOperandForConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18409, "Length": 187, "Cover_Rate": 0.5123287671232877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "rs6000_savres_routine_sym", "(", "rs6000_stack_t", "*", "info", ",", "int", "sel", ")", "{"], "ground_truth": ["int", "regno", "=", "(", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_GPR", "?", "info", "->", "first_gp_reg_save", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "?", "info", "->", "first_fp_reg_save", "-", "<NUM_LIT>", ":", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_VR", "?", "info", "->", "first_altivec_reg_save", "-", "FIRST_ALTIVEC_REGNO", ":", "-", "<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "rs6000_savres_routine_sym", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18410, "Length": 60, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "<STR_LIT>", "(", "*", "Last", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "DBGInstructions", ";", "for", "(", "auto", "I", "=", "First", "->", "getIterator", "(", ")", ",", "E", "=", "Last", "->", "getIterator", "(", ")", ";", "I", "!=", "E", ";", "I", "++", ")", "{", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "DBGInstructions", ".", "push_back", "(", "&", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "X86CmovConversion (2)1", "Func": "packCmovGroup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18411, "Length": 67, "Cover_Rate": 0.5775862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "ProfileSummaryInfoWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "LazyMachineBlockFrequencyInfoPass", ">", "(", ")", ";"], "File": "X86FixupLEAs1", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18412, "Length": 28, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", ".", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", "||", "N", "->", "getMemoryVT", "(", ")", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "{", "return", "true", ";", "}", "}", "return", "checkType", "(", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG102", "Func": "isGlobalLoad", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18413, "Length": 46, "Cover_Rate": 0.5168539325842697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "!=", "<NUM_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "AsmPrinter", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";"], "File": "Z80MCInstLower", "Func": "GetExternalSymbolSymbol", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18414, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "?", "Reg0", ":", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ",", "OpsA", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "QOpcodes1", "[", "OpcodeIndex", "]", ",", "dl", ",", "ResTys", ",", "Ops", ".", "data", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG74", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18415, "Length": 397, "Cover_Rate": 0.4287257019438445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNum", ";", "StringRef", "Kind", ";", "OperandMatchResultTy", "Res", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "SVEDataVector", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "ParseSuffix", "&&", "Kind", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "const", "auto", "&", "KindRes", "=", "parseVectorKind", "(", "Kind", ",", "RegKind", "::", "SVEDataVector", ")", ";", "if", "(", "!", "KindRes", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";", "if", "(", "!", "ParseShiftExtend", "||", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorReg", "(", "RegNum", ",", "RegKind", "::", "SVEDataVector", ",", "ElementWidth", ",", "S", ",", "S", ",", "getContext", "(", ")", ")", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AArch64AsmParser27", "Func": "tryParseSVEDataVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18416, "Length": 121, "Cover_Rate": 0.4859437751004016, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFISaveRegP", "(", "unsigned", "Reg", ",", "int", "Offset", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "EmitARM64WinCFISaveRegP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18417, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumOfOperands", "=", "Op", ".", "getNumOperands", "(", ")", ";", "assert", "(", "isPowerOf2_32", "(", "NumOfOperands", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "ResVT", ")", ";", "if", "(", "NumOfOperands", ">", "<NUM_LIT>", ")", "{", "unsigned", "NumOfDefinedOps", "=", "<NUM_LIT>", ";", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOfOperands", ";", "i", "++", ")", "if", "(", "!", "Op", ".", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "{", "NumOfDefinedOps", "++", ";", "OpIdx", "=", "i", ";", "}", "if", "(", "NumOfDefinedOps", "==", "<NUM_LIT>", ")", "return", "Undef", ";", "if", "(", "NumOfDefinedOps", "==", "<NUM_LIT>", ")", "{", "unsigned", "SubVecNumElts", "=", "Op", ".", "getOperand", "(", "OpIdx", ")", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "IdxVal", "=", "DAG", ".", "getIntPtrConstant", "(", "SubVecNumElts", "*", "OpIdx", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Undef", ",", "Op", ".", "getOperand", "(", "OpIdx", ")", ",", "IdxVal", ")", ";", "}", "MVT", "HalfVT", "=", "<STR_LIT>", "(", "ResVT", ".", "getVectorElementType", "(", ")", ",", "ResVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOfOperands", "/", "<NUM_LIT>", ";", "i", "++", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "HalfVT", ",", "Ops", ")", ";"], "File": "X86ISelLowering115", "Func": "LowerCONCAT_VECTORSvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18418, "Length": 227, "Cover_Rate": 0.35917721518987344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "CONSTANT_P", "(", "x", ")", "&&", "memory_address_p", "(", "DImode", ",", "x", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_constant_address_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18419, "Length": 16, "Cover_Rate": 0.6956521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "result", "=", "vec_cts", "(", "rounded", ",", "<NUM_LIT>", ")", ";", "return", "(", "__m128i", ")", "result", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_cvtps_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18420, "Length": 16, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "SPUMachineFunction", "Func": "anchor", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18421, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "<ISA_LIT>AsmBackend", "::", "createObjectTargetWriter", "(", ")", "const", "{"], "ground_truth": ["return", "create<ISA_LIT>ELFObjectWriter", "(", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ",", "IsLittle", ")", ";"], "File": "Cpu0AsmBackend", "Func": "createObjectTargetWriter", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18422, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "computeRegisterProperties", "(", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";", "setBooleanContents", "(", "ZeroOrOneBooleanContent", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";"], "File": "GBZ80ISelLowering (2)", "Func": "GBZ80TargetLowering", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18423, "Length": 216, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "TVMRegStackify", "Func": "getPassName", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18424, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "SparcSubtarget (2)", "Func": "getTargetLowering", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18425, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLT1", "*", "<ISA_LIT>PLT", "::", "create", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PLT1", "(", "*", "m_pSectionData", ")", ";"], "File": "HexagonPLT", "Func": "create", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18426, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>BitSimplifyPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ConstExtendersPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ConstPropagationPass", "(", "PR", ")", ";", "initialize<ISA_LIT>EarlyIfConversionPass", "(", "PR", ")", ";", "initialize<ISA_LIT>GenMuxPass", "(", "PR", ")", ";", "initialize<ISA_LIT>HardwareLoopsPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LoopIdiomRecognizePass", "(", "PR", ")", ";", "initialize<ISA_LIT>VectorLoopCarriedReusePass", "(", "PR", ")", ";", "initialize<ISA_LIT>NewValueJumpPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>OptAddrModePass", "(", "PR", ")", ";"], "File": "HexagonTargetMachine37", "Func": "LLVMInitializeHexagonTarget", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18427, "Length": 78, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "base", ",", "index", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "REG", ":", "case", "SUBREG", ":", "case", "POST_INC", ":", "return", "<NUM_LIT>", ";", "case", "POST_MODIFY", ":", "i", "=", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "?", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ":", "<NUM_LIT>", ")", ";", "if", "(", "IN_RANGE", "(", "i", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "speed", ")", "return", "<NUM_LIT>", ";", "if", "(", "IN_RANGE", "(", "i", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["case", "PLUS", ":"], "File": "mn10300", "Func": "mn10300_address_cost", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18428, "Length": 117, "Cover_Rate": 0.4076655052264808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo104", "Func": "isSVEScaledImmInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18429, "Length": 21, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "raw_string_ostream", "OS", "(", "Buf", ")", ";", "OS", "<<", "<STR_LIT>", "<<", "*", "BaseGVB", "<<", "<STR_LIT>", ";", "BaseGV", "->", "getContext", "(", ")", ".", "emitError", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "const", "MCExpr", "*", "Sym", "=", "MCSymbolRefExpr", "::", "create", "(", "getSymbol", "(", "BaseGVB", ")", ",", "Ctx", ")", ";", "if", "(", "Offset", ".", "sgt", "(", "<NUM_LIT>", ")", ")", "Sym", "=", "MCBinaryExpr", "::", "createAdd", "(", "Sym", ",", "MCConstantExpr", "::", "create", "(", "Offset", ".", "getSExtValue", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "else", "if", "(", "Offset", ".", "slt", "(", "<NUM_LIT>", ")", ")", "Sym", "=", "MCBinaryExpr", "::", "createSub", "(", "Sym", ",", "MCConstantExpr", "::", "create", "(", "(", "-", "Offset", ")", ".", "getSExtValue", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["auto", "*", "Disc", "=", "PAI", ".", "getDiscriminator", "(", ")", ";"], "File": "AArch64AsmPrinter41", "Func": "lowerPtrAuthGlobalConstant", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18430, "Length": 128, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "!", "isThumb", "(", ")", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", ")", ")", "{", "CanAcceptCarrySet", "=", "true", ";"], "ground_truth": ["}", "else", "CanAcceptCarrySet", "=", "false", ";"], "File": "ARMAsmParser122", "Func": "getMnemonicAcceptInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18431, "Length": 130, "Cover_Rate": 0.3080568720379147, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "std", "::", "vector", "<", "Function", "*", ">", "FuncsToClone", ";", "for", "(", "GlobalAlias", "&", "A", ":", "M", ".", "aliases", "(", ")", ")", "{", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "A", ".", "getAliasee", "(", ")", ")", ")", "{", "A", ".", "replaceAllUsesWith", "(", "F", ")", ";", "AliasesToRemove", ".", "push_back", "(", "&", "A", ")", ";", "}", "}", "for", "(", "GlobalAlias", "*", "A", ":", "AliasesToRemove", ")", "{", "A", "->", "eraseFromParent", "(", ")", ";", "}", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "hasLocalLinkage", "(", ")", "&&", "!", "F", ".", "isDeclaration", "(", ")", "&&", "!", "F", ".", "use_empty", "(", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "Attribute", "::", "NoInline", ")", ")", "FuncsToClone", ".", "push_back", "(", "&", "F", ")", ";", "}"], "ground_truth": ["for", "(", "Function", "*", "F", ":", "FuncsToClone", ")", "{"], "File": "AMDGPUAlwaysInlinePass6", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18432, "Length": 143, "Cover_Rate": 0.6299559471365639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MandarinTargetMachine", "&", "getMandarinTargetMachine", "(", ")", "const", "{"], "ground_truth": ["return", "getTM", "<", "MandarinTargetMachine", ">", "(", ")", ";"], "File": "MandarinTargetMachine", "Func": "getMandarinTargetMachine", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18433, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AdjStackDown", "=", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ";", "MachineInstrBuilder", "CallseqStart", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BB", "->", "insert", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "CallseqStart", ")", ";", "unsigned", "AdjStackUp", "=", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ";", "MachineInstrBuilder", "CallseqEnd", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackUp", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BB", "->", "insertAfter", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ",", "CallseqEnd", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "EmitLoweredTLSAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18434, "Length": 109, "Cover_Rate": 0.6942675159235668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "<ISA_LIT>AsmParser", "::", "ParseIntelSegmentOverride", "(", "unsigned", "SegReg", ",", "SMLoc", "Start", ",", "unsigned", "Size", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "assert", "(", "SegReg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "int64_t", "ImmDisp", "=", "<NUM_LIT>", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "ImmDisp", "=", "Tok", ".", "getIntVal", "(", ")", ";"], "ground_truth": ["AsmToken", "ImmDispToken", "=", "Parser", ".", "Lex", "(", ")", ";"], "File": "X86AsmParser104", "Func": "ParseIntelSegmentOverride", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18435, "Length": 113, "Cover_Rate": 0.3343195266272189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "DataVTy", "->", "getNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "NumElts", ")", ")", "return", "false", ";", "}", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";", "return", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo108", "Func": "isLegalMaskedGather", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18436, "Length": 94, "Cover_Rate": 0.6266666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Relocator", "::", "Result", "tls", "(", "Relocation", "&", "pReloc", ",", "<ISA_LIT>Relocator", "&", "pParent", ")", "{"], "ground_truth": ["return", "Relocator", "::", "Unsupported", ";"], "File": "ARMRelocator", "Func": "tls", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18437, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Val", "=", "<NUM_LIT>", ";", "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ",", "STI", ")", ";", "else", "Val", "=", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "bool", "I", "=", "(", "Val", "&", "<NUM_LIT>", ")", ";", "bool", "J1", "=", "(", "Val", "&", "<NUM_LIT>", ")", ";", "bool", "J2", "=", "(", "Val", "&", "<NUM_LIT>", ")", ";", "if", "(", "I", "^", "J1", ")", "Val", "&=", "~", "<NUM_LIT>", ";", "else", "Val", "|=", "<NUM_LIT>", ";", "if", "(", "I", "^", "J2", ")", "Val", "&=", "~", "<NUM_LIT>", ";", "else", "Val", "|=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Val", ";"], "File": "ARMMCCodeEmitter11", "Func": "getThumbBranchTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18438, "Length": 112, "Cover_Rate": 0.7887323943661971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "performIntToFpCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performFpToIntCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performFDivCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performSRLCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performIntrinsicCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performExtendCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSignExtendInRegCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performConcatVectorsCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performTBZCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "performNVCASTCombine", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "true", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering29", "Func": "PerformDAGCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18439, "Length": 291, "Cover_Rate": 0.3194291986827662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", "->", "OperandType", "==", "MCOI", "::", "OPERAND_MEMORY", ")", "return", "i", ";", "i", "++", ";", "}"], "ground_truth": ["return", "-", "<NUM_LIT>", ";"], "File": "SandBoxing", "Func": "getMemLocation", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18440, "Length": 21, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "DL", "!=", "Empty", ")", "report_fatal_error", "(", "<STR_LIT>", "+", "std", "::", "to_string", "(", "DL", ".", "getLine", "(", ")", ")", "+", "<STR_LIT>", ",", "false", ")", ";", "else", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "}", "}", "}"], "ground_truth": ["return", ";"], "File": "BPFMIChecking1", "Func": "checkingIllegalXADD", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18441, "Length": 50, "Cover_Rate": 0.373134328358209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "isTargetMachO", "(", ")", ")", "return", "<STR_LIT>", ";", "Reloc", "::", "Model", "RM", "=", "TM", ".", "getRelocationModel", "(", ")", ";"], "ground_truth": ["if", "(", "!", "shouldAssumeDSOLocal", "(", "RM", ",", "TargetTriple", ",", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "<STR_LIT>", ";"], "File": "AArch64Subtarget52", "Func": "ClassifyGlobalReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18442, "Length": 52, "Cover_Rate": 0.5048543689320388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "scratch", ")", "==", "SCRATCH", ")", "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";"], "ground_truth": ["if", "(", "logical_operand", "(", "op2", ",", "mode", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_emit_eqne", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18443, "Length": 44, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "use_body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "use_body", ")", ")", "!=", "UNSPEC", "||", "XINT", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_VSX_XXSPLTW", "||", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "!=", "const0_rtx", ")", "return", "<NUM_LIT>", ";", "}", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "VEC_CONCAT", "&&", "(", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DFmode", "||", "GET_MODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "V2DImode", ")", ")", "{", "*", "special", "=", "SH_CONCAT", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "PARALLEL", ")", "{", "rtx", "expr", "=", "XVECEXP", "(", "body", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "expr", ")", "==", "SET", "&&", "v2df_reduction_p", "(", "SET_SRC", "(", "expr", ")", ")", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "==", "UNSPEC", "&&", "XINT", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "UNSPEC_VPERM", "&&", "XVECLEN", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "rtx", "mask_reg", "=", "XVECEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "if", "(", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "mask_reg", ")", ")", "{", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "def_link", "&&", "!", "def_link", "->", "next", "&&", "const_load_sequence_p", "(", "insn_entry", ",", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ")", ")", "{", "*", "special", "=", "SH_VPERM", ";", "return", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["}"], "File": "rs60005", "Func": "insn_is_swappable_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18444, "Length": 302, "Cover_Rate": 0.5644859813084112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "true", ";", "case", "'c'", ":", "printOperand", "(", "MI", ",", "OpNo", ",", "<STR_LIT>", ",", "true", ")", ";", "return", "false", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", "return", "printAsmMRegister", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ",", "ExtraCode", "[", "<NUM_LIT>", "]", ")", ";", "printOperand", "(", "MI", ",", "OpNo", ")", ";", "return", "false", ";", "case", "'P'", ":", "printOperand", "(", "MI", ",", "OpNo", ",", "<STR_LIT>", ",", "true", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ATTAsmPrinter", "Func": "PrintAsmOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18445, "Length": 94, "Cover_Rate": 0.5949367088607594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomtrueuq", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_comtrue_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18446, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "SYMBOL_REF", ":", "return", "SYMBOL_REF_FLAG", "(", "addr", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "PLUS", ":", "{", "rtx", "plus0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "rtx", "plus1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "plus0", ")", "!=", "REG", "&&", "GET_CODE", "(", "plus1", ")", "==", "REG", ")", "plus0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "plus1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "plus0", ")", "!=", "REG", ")", "break", ";", "switch", "(", "GET_CODE", "(", "plus1", ")", ")", "{", "case", "CONST_INT", ":", "return", "SMALL_INT", "(", "plus1", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "HIGH", ":", "case", "LO_SUM", ":", "return", "iq2000_address_cost", "(", "plus1", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["default", ":"], "File": "iq20002", "Func": "iq2000_address_cost", "Target": "iq2000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18447, "Length": 129, "Cover_Rate": 0.5633187772925764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "Opc", "=", "Opcodes", "[", "OpcodeIndex", "]", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "unsigned", "AddrOpIdx", "=", "isUpdating", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "}", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "bool", "is64BitVector", "=", "VT", ".", "is64BitVector", "(", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ResTys", ".", "push_back", "(", "VT", ")", ";", "else", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "else", "{", "EVT", "ResTy", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "is64BitVector", "?", "NumVecs", ":", "NumVecs", "*", "<NUM_LIT>", ")", ";", "ResTys", ".", "push_back", "(", "ResTy", ")", ";", "}", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["ResTys", ".", "push_back", "(", "<STR_LIT>", ")", ";"], "File": "AArch64ISelDAGToDAG65", "Func": "SelectVLD", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18448, "Length": 206, "Cover_Rate": 0.36460176991150445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SPReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "SPReg", ",", "<STR_LIT>", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s32", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "unsigned", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";"], "ground_truth": ["MachinePointerInfo", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "Offset", ")", ";"], "File": "MipsCallLowering1", "Func": "getStackAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18449, "Length": 84, "Cover_Rate": 0.4970414201183432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "UI", ":", "MRI", "->", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "!", "Region", "->", "contains", "(", "UI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "void", "*", ")", "Region", "<<", "<STR_LIT>", "<<", "PrintReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";", "addLiveOut", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer15", "Func": "storeLiveOutRegRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18450, "Length": 65, "Cover_Rate": 0.5118110236220472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCallOpcode", "(", "const", "<ISA_LIT>Subtarget", "&", "STI", ",", "bool", "isDirect", ")", "{", "if", "(", "isDirect", ")", "return", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "STI", ".", "hasV5TOps", "(", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "STI", ".", "hasV4TOps", "(", ")", ")", "return", "<STR_LIT>", ";"], "File": "ARMCallLowering (2)", "Func": "getCallOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18451, "Length": 60, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "EVT", "ListVTs", "[", "]", "=", "{", "EltVT", ",", "EltVT", ",", "EltVT", ",", "EltVT", ",", "<STR_LIT>", "}", ";", "LdResVTs", "=", "DAG", ".", "getVTList", "(", "ListVTs", ")", ";", "break", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "OtherOps", ";", "OtherOps", ".", "push_back", "(", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "OtherOps", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "MemIntrinsicSDNode", "*", "MemSD", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "LdResVTs", ",", "OtherOps", ",", "MemSD", "->", "getMemoryVT", "(", ")", ",", "MemSD", "->", "getMemOperand", "(", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ScalarRes", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDValue", "Res", "=", "NewLD", ".", "getValue", "(", "i", ")", ";", "if", "(", "NeedTrunc", ")", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ".", "getVectorElementType", "(", ")", ",", "Res", ")", ";", "ScalarRes", ".", "push_back", "(", "Res", ")", ";", "}", "SDValue", "LoadChain", "=", "NewLD", ".", "getValue", "(", "NumElts", ")", ";", "SDValue", "BuildVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ResVT", ",", "ScalarRes", ")", ";", "Results", ".", "push_back", "(", "BuildVec", ")", ";", "Results", ".", "push_back", "(", "LoadChain", ")", ";", "}", "else", "{", "assert", "(", "ResVT", ".", "isSimple", "(", ")", "&&", "ResVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "SDVTList", "LdResVTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MemIntrinsicSDNode", "*", "MemSD", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", ";", "SDValue", "NewLD", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "LdResVTs", ",", "Ops", ",", "<STR_LIT>", ",", "MemSD", "->", "getMemOperand", "(", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "NewLD", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "NewLD", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "NVPTXISelLowering1", "Func": "ReplaceINTRINSIC_W_CHAIN", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18452, "Length": 392, "Cover_Rate": 0.5459610027855153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu10ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "addu10ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18453, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PtrVT", "=", "<STR_LIT>", "(", "<NUM_LIT>", "*", "TM", ".", "getPointerSize", "(", "<NUM_LIT>", ")", ")", ";", "setSchedulingPreference", "(", "Sched", "::", "RegPressure", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["computeRegisterProperties", "(", "STI", ".", "getRegisterInfo", "(", ")", ")", ";"], "File": "Z80ISelLowering1", "Func": "Z80TargetLowering", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18454, "Length": 52, "Cover_Rate": 0.5473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "if", "(", "F", "->", "doesNotRecurse", "(", ")", ")", "F", "->", "removeFnAttr", "(", "Attribute", "::", "NoRecurse", ")", ";"], "ground_truth": ["}"], "File": "MOSNoRecurse", "Func": "markReachableFromMultipleInterrupts", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18455, "Length": 35, "Cover_Rate": 0.330188679245283, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CombinerHelper", "Helper", "(", "Observer", ",", "B", ",", "KB", ",", "MDT", ",", "LInfo", ")", ";", "<ISA_LIT>GenPostLegalizerCombinerHelper", "Generated", "(", "GeneratedRuleCfg", ")", ";", "if", "(", "Generated", ".", "tryCombineAll", "(", "Observer", ",", "MI", ",", "B", ",", "Helper", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["case", "TargetOpcode", "::", "G_SHL", ":"], "File": "AMDGPUPostLegalizerCombiner12", "Func": "combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18456, "Length": 52, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "while", "(", "theCurLine", "<", "lineNum", ")", "{", "fstr", ".", "getline", "(", "buff", ",", "<NUM_LIT>", ")", ";", "theCurLine", "++", ";", "}"], "ground_truth": ["return", "buff", ";"], "File": "NVPTXAsmPrinter14", "Func": "readLine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18457, "Length": 24, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "Imm", ">>", "<NUM_LIT>", ")", "==", "(", "Imm", "&", "<NUM_LIT>", ")", ")", "&&", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARM64AddressingModes", "Func": "isAdvSIMDModImmType3", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18458, "Length": 26, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "frv_function_arg_boundary", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "return", "BITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "frv2", "Func": "frv_function_arg_boundary", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18459, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "TOYTargetMachine", "Func": "LLVMInitializeTOYTarget", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18460, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "already_reported_p", "[", "ARRAY_SIZE", "(", "cgen_intrinsics", ")", "]", ";", "if", "(", "already_reported_p", "[", "intrinsic", "]", ")", "return", ";", "if", "(", "mep_intrinsic_insn", "[", "intrinsic", "]", "<", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "cgen_intrinsics", "[", "intrinsic", "]", ")", ";", "else", "if", "(", "CGEN_CURRENT_GROUP", "==", "GROUP_VLIW", ")", "error", "(", "<STR_LIT>", ",", "cgen_intrinsics", "[", "intrinsic", "]", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "cgen_intrinsics", "[", "intrinsic", "]", ")", ";"], "ground_truth": ["already_reported_p", "[", "intrinsic", "]", "=", "<NUM_LIT>", ";"], "File": "mep", "Func": "mep_intrinsic_unavailable", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18461, "Length": 73, "Cover_Rate": 0.8902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "interrupt_handler_p", "&&", "!", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "mips", "Func": "mips_hard_regno_scratch_ok", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18462, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "OS", ",", "const", "char", "*", "Modifier", ")", "{", "assert", "(", "(", "Modifier", "==", "<NUM_LIT>", "||", "Modifier", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";"], "File": "LanaiInstPrinter", "Func": "printOperand", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18463, "Length": 53, "Cover_Rate": 0.43089430894308944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getTargetShuffleNode", "(", "unsigned", "Opc", ",", "DebugLoc", "dl", ",", "EVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering114", "Func": "getTargetShuffleNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18464, "Length": 51, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyAsmBackend13", "Func": "getFixupKindInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18465, "Length": 68, "Cover_Rate": 0.68, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N000", "==", "N2", "&&", "N0", ".", "getNode", "(", ")", "->", "getValueType", "(", "N0", ".", "getResNo", "(", ")", ")", "==", "<STR_LIT>", "&&", "N00", ".", "getNode", "(", ")", "->", "getValueType", "(", "N00", ".", "getResNo", "(", ")", ")", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "SextNode", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N000", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "SextNode", ",", "<NUM_LIT>", ")", ",", "N1", ")", ";", "ReplaceUses", "(", "N", ",", "Result", ")", ";", "return", "Result", ";", "}", "}", "}", "if", "(", "cast", "<", "CondCodeSDNode", ">", "(", "N02", ")", "->", "get", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N01", "==", "N1", ")", "{", "SDValue", "N2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N000", "==", "N2", "&&", "N0", ".", "getNode", "(", ")", "->", "getValueType", "(", "N0", ".", "getResNo", "(", ")", ")", "==", "<STR_LIT>", "&&", "N00", ".", "getNode", "(", ")", "->", "getValueType", "(", "N00", ".", "getResNo", "(", ")", ")", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "SextNode", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N000", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "SextNode", ",", "<NUM_LIT>", ")", ",", "N1", ")", ";", "ReplaceUses", "(", "N", ",", "Result", ")", ";", "return", "Result", ";", "}", "}"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG15", "Func": "SelectSelect", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18466, "Length": 234, "Cover_Rate": 0.5342465753424658, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "processFunctionAfterISel", "(", "MF", ")", ";"], "ground_truth": ["return", "Ret", ";"], "File": "MipsISelDAGToDAG", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18467, "Length": 18, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "std", "::", "numeric_limits", "<", "unsigned", ">", "::", "max", "(", ")", ")", ",", "MaxElt", "(", "<NUM_LIT>", ")", ",", "ShuffleVec", "(", "Vec", ")", ",", "WindowBase", "(", "<NUM_LIT>", ")", ",", "WindowScale", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "ShuffleSourceInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18468, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_aarch64_get_dregoiv4hf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float16x4_t", ")", "__builtin_aarch64_get_dregoiv4hf", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vld2_dup_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18469, "Length": 35, "Cover_Rate": 0.5737704918032787, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_viwdupq_n_u16", "(", "uint32_t", "__a", ",", "uint32_t", "__b", ",", "const", "int", "__imm", ")", "{", "uint64_t", "__c", "=", "(", "(", "uint64_t", ")", "__b", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["return", "__builtin_mve_viwdupq_n_uv8hi", "(", "__a", ",", "__c", ",", "__imm", ")", ";"], "File": "arm", "Func": "mve___arm_viwdupq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18470, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRES", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFRE", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasAltivec", "(", ")", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasVSX", "(", ")", ")", ")", "{", "if", "(", "RefinementSteps", "==", "ReciprocalEstimate", "::", "Unspecified", ")", "RefinementSteps", "=", "getEstimateRefinementSteps", "(", "VT", ",", "Subtarget", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "PPCISelLowering100", "Func": "getRecipEstimate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18471, "Length": 121, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcge_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{", "return", "(", "uint32x2_t", ")", "(", "__a", ">=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcge_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18472, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_cmple_epi8_mask", "(", "__mmask8", "__M", ",", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpb256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm256_mask_cmple_epi8_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18473, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "A", ":", "M", "->", "aliases", "(", ")", ")", "{", "if", "(", "A", ".", "getAliasee", "(", ")", "==", "F", "&&", "A", ".", "hasWeakLinkage", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "X86IndirectBranchTracking2", "Func": "IsWeakAliasTarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18474, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_testn_epi16_mask", "(", "__m256i", "__A", ",", "__m256i", "__B", ")", "{"], "ground_truth": ["return", "(", "__mmask16", ")", "__builtin_ia32_ptestnmw256", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "__B", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlbwintrin", "Func": "_mm256_testn_epi16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18475, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>32_SVR4", ")", ";", "}", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ByValArgLocs", ";", "CCState", "CCByValInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ByValArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCByValInfo", ".", "AllocateStack", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "PtrByteSize", ")", ";", "CCByValInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_<ISA_LIT>32_SVR4_ByVal", ")", ";", "unsigned", "NumBytes", "=", "CCByValInfo", ".", "getNextStackOffset", "(", ")", ";", "int", "SPDiff", "=", "CalculateTailCallSPDiff", "(", "DAG", ",", "isTailCall", ",", "NumBytes", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "dl", ")", ";", "SDValue", "CallSeqStart", "=", "Chain", ";", "SDValue", "LROp", ",", "FPOp", ";", "Chain", "=", "EmitTailCallLoadFPAndRetAddr", "(", "DAG", ",", "SPDiff", ",", "Chain", ",", "LROp", ",", "FPOp", ",", "false", ",", "dl", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "TailCallArgumentInfo", ",", "<NUM_LIT>", ">", "TailCallArguments", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "bool", "seenFloatArg", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "j", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "assert", "(", "(", "j", "<", "ByValArgLocs", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "CCValAssign", "&", "ByValVA", "=", "ByValArgLocs", "[", "j", "++", "]", ";", "assert", "(", "(", "VA", ".", "getValNo", "(", ")", "==", "ByValVA", ".", "getValNo", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "LocMemOffset", "=", "ByValVA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "SDValue", "MemcpyCall", "=", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "SDValue", "NewCallSeqStart", "=", "DAG", ".", "getCALLSEQ_START", "(", "MemcpyCall", ",", "CallSeqStart", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "MemcpyCall", ")", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "CallSeqStart", ".", "getNode", "(", ")", ",", "NewCallSeqStart", ".", "getNode", "(", ")", ")", ";", "Chain", "=", "CallSeqStart", "=", "NewCallSeqStart", ";"], "ground_truth": ["Arg", "=", "PtrOff", ";"], "File": "PPCISelLowering148", "Func": "LowerCall_32SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18476, "Length": 406, "Cover_Rate": 0.3552055993000875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "<STR_LIT>", ")", ";", "else", "emitFPU", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitFPU", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "!", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "!", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "isV8M", "(", "STI", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["else", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", ")", "emitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "ARMTargetStreamer", "Func": "emitTargetAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18477, "Length": 410, "Cover_Rate": 0.44759825327510916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu5_0ImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "HexagonAsmParser27", "Func": "addu5_0ImmOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18478, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FIXUPLEA_DESC", ";"], "ground_truth": ["}"], "File": "X86FixupLEAs (2)2", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18479, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsABICalls", "=", "Subtarget", "->", "isABICalls", "(", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ";", "if", "(", "IsABICalls", ")", "{", "getTargetStreamer", "(", ")", ".", "emitDirectiveAbiCalls", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Static", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "getTargetStreamer", "(", ")", ".", "emitDirectiveOptionPic0", "(", ")", ";", "}", "std", "::", "string", "SectionName", "=", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "getCurrentABIString", "(", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "Subtarget", "->", "isNaN2008", "(", ")", "?", "getTargetStreamer", "(", ")", ".", "emitDirectiveNaN2008", "(", ")", ":", "getTargetStreamer", "(", ")", ".", "emitDirectiveNaNLegacy", "(", ")", ";", "if", "(", "ABI", ".", "IsEABI", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "isGP32bit", "(", ")", ")", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "else", "OutStreamer", ".", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "}", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "Subtarget", ")", ";"], "ground_truth": ["if", "(", "ABI", ".", "IsO32", "(", ")", "&&", "(", "Subtarget", "->", "isABI_FPXX", "(", ")", "||", "Subtarget", "->", "isFP64bit", "(", ")", ")", ")", "getTargetStreamer", "(", ")", ".", "emitDirectiveModuleFP", "(", ")", ";"], "File": "MipsAsmPrinter20", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18480, "Length": 227, "Cover_Rate": 0.8107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Subtarget", "->", "hasBWI", "(", ")", ")", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "}", "}", "if", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "{", "if", "(", "Subtarget", "->", "hasVLX", "(", ")", ")", "if", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "switch", "(", "NumElts", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)4", "Func": "getSetCCResultType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18481, "Length": 103, "Cover_Rate": 0.329073482428115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>LowerMemoryIntrinsics", "::", "GetNextGep", "(", "IRBuilder", "<", ">", "&", "IRB", ",", "Value", "*", "V", ",", "bool", "IsSrcGep", ")", "{", "unsigned", "Padding", "=", "<NUM_LIT>", ";", "assert", "(", "isa", "<", "GetElementPtrInst", ">", "(", "V", ")", "&&", "<STR_LIT>", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "ground_truth": ["Value", "*", "NextGep", "=", "llvm", "::", "GetNextGEP", "(", "DL", ",", "IRB", ",", "TargetIdxTy", ",", "V", ",", "Padding", ")", ";"], "File": "JVMLowerMemoryIntrinsics", "Func": "GetNextGep", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18482, "Length": 72, "Cover_Rate": 0.8089887640449438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isRegBase", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "OffsetReg", ";"], "File": "AArch64FastISel29", "Func": "getOffsetReg", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18483, "Length": 12, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TLS", ")", "iter", ".", "skip_subrtxes", "(", ")", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "FOR_EACH_SUBRTX", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18484, "Length": 44, "Cover_Rate": 0.7213114754098361, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "CM", ",", "(", "<ISA_LIT>NoOpt", "?", "CodeGenOpt", "::", "None", ":", "OL", ")", ")", ",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", "{", "initialize<ISA_LIT>ExpandCondsetsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "HexagonTargetMachine13", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18485, "Length": 102, "Cover_Rate": 0.9902912621359223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLT1", "::", "<ISA_LIT>PLT1", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "aarch64_plt1", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "AArch64PLT", "Func": "AArch64PLT1", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18486, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINIT_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerADJUST_TRAMPOLINE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSTACKRESTORE", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ",", "<ISA_LIT>SubTarget", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "lowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering173", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18487, "Length": 366, "Cover_Rate": 0.8531468531468531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld4_dup_f32", "(", "const", "float32_t", "*", "__a", ")", "{", "union", "{", "float32x2x4_t", "__i", ";", "__builtin_neon_oi", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld4_dupv2sf", "(", "(", "const", "__builtin_neon_sf", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld4_dup_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18488, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>16InstrInfo", "::", "getAnalyzableBrOpc", "(", "unsigned", "Opc", ")", "const", "{", "return", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "Opc", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "Mips16InstrInfo (2)", "Func": "getAnalyzableBrOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18489, "Length": 106, "Cover_Rate": 0.7066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">>", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "offsettable_memref_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "&&", "!", "TARGET_COLDFIRE", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "REG", ")", "operands", "[", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "CC_STATUS_INIT", ";", "if", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "(", "logval", "=", "exact_log2", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ">=", "<NUM_LIT>", "&&", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "offsettable_memref_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "{", "if", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "logval", ")", ";"], "ground_truth": ["else", "{"], "File": "m68k3", "Func": "output_iorsi3", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18490, "Length": 166, "Cover_Rate": 0.7345132743362832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "::", "getVGPRAllocGranule", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget101", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18491, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "SystemZInstPrinter11", "Func": "printOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18492, "Length": 10, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>PassConfig", "(", "this", ",", "PM", ")", ";"], "ground_truth": ["}"], "File": "HSAILTargetMachine", "Func": "createPassConfig", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18493, "Length": 10, "Cover_Rate": 0.47619047619047616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "insn", ")", "return", "NULL", ";", "do", "{", "insn", "=", "prev_real_insn", "(", "insn", ")", ";", "}", "while", "(", "insn", "&&", "recog_memoized", "(", "insn", ")", "<", "<NUM_LIT>", ")", ";", "return", "insn", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_prev_real_insn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18494, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "N0", "->", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "if", "(", "!", "CN1", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CAdd", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CAdd", ")", "return", "SDValue", "(", ")", ";", "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DCI", ".", "DAG", ".", "getContext", "(", ")", ")", ";", "AddrMode", "AM", ";", "AM", ".", "HasBaseReg", "=", "true", ";", "AM", ".", "BaseOffs", "=", "Offset", ".", "getSExtValue", "(", ")", ";", "if", "(", "!", "isLegalAddressingMode", "(", "DCI", ".", "DAG", ".", "getDataLayout", "(", ")", ",", "AM", ",", "Ty", ",", "AddrSpace", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "ShlX", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";", "SDValue", "COffset", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "SL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDNodeFlags", "Flags", ";"], "File": "SIISelLowering (2)3", "Func": "performSHLPtrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18495, "Length": 233, "Cover_Rate": 0.706060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "GOTSym", "=", "DAG", ".", "getTargetExternalSymbol", "(", "HEXAGON_GOT_SYM_NAME", ",", "PtrVT", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "PtrVT", ",", "GOTSym", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering (2)", "Func": "LowerGLOBAL_OFFSET_TABLE", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18496, "Length": 44, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "ResTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSimpleVT", "(", ")", ";", "assert", "(", "ResTy", ".", "isVector", "(", ")", "&&", "ResTy", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ";", "auto", "*", "SN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "std", "::", "vector", "<", "int", ">", "Mask", "(", "SN", "->", "getMask", "(", ")", ".", "begin", "(", ")", ",", "SN", "->", "getMask", "(", ")", ".", "end", "(", ")", ")", ";", "for", "(", "int", "&", "Idx", ":", "Mask", ")", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", "&&", "Idx", "<", "<NUM_LIT>", ")", "Idx", "=", "-", "<NUM_LIT>", ";", "unsigned", "VecLen", "=", "Mask", ".", "size", "(", ")", ";", "bool", "HavePairs", "=", "(", "<NUM_LIT>", "*", "HwLen", "==", "VecLen", ")", ";", "assert", "(", "ResTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "==", "VecLen", ")", ";", "bool", "UseLeft", "=", "false", ",", "UseRight", "=", "false", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen", ";", "++", "I", ")", "{", "if", "(", "Mask", "[", "I", "]", "==", "-", "<NUM_LIT>", ")", "continue", ";", "unsigned", "Idx", "=", "Mask", "[", "I", "]", ";", "assert", "(", "Idx", "<", "<NUM_LIT>", "*", "VecLen", ")", ";", "if", "(", "Idx", "<", "VecLen", ")", "UseLeft", "=", "true", ";", "else", "UseRight", "=", "true", ";", "}", "DEBUG_WITH_TYPE", "(", "<STR_LIT>", ",", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VecLen", "<<", "<STR_LIT>", "<<", "HwLen", "<<", "<STR_LIT>", "<<", "UseLeft", "<<", "<STR_LIT>", "<<", "UseRight", "<<", "<STR_LIT>", "<<", "HavePairs", "<<", "'\\n'", ";"], "ground_truth": ["}", ")", ";"], "File": "HexagonISelDAGToDAGHVX1", "Func": "selectShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18497, "Length": 232, "Cover_Rate": 0.44874274661508706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS1", "=", "extract128BitVector", "(", "LHS", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "LHS2", "=", "extract128BitVector", "(", "LHS", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS1", "=", "extract128BitVector", "(", "RHS", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS2", "=", "extract128BitVector", "(", "RHS", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "split256IntArith", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18498, "Length": 95, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "encoded_nelts", "=", "d", "->", "perm", ".", "encoding", "(", ")", ".", "encoded_nelts", "(", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "encoded_nelts", ";", "++", "i", ")", "if", "(", "!", "d", "->", "perm", "[", "i", "]", ".", "is_constant", "(", ")", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "if", "(", "vmode", "!=", "V8QImode", "&&", "vmode", "!=", "V16QImode", ")", "return", "false", ";", "unsigned", "int", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ".", "to_constant", "(", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "GEN_INT", "(", "BYTES_BIG_ENDIAN", "?", "d", "->", "perm", "[", "i", "]", ".", "to_constant", "(", ")", "^", "(", "nelt", "-", "<NUM_LIT>", ")", ":", "d", "->", "perm", "[", "i", "]", ".", "to_constant", "(", ")", ")", ";", "sel", "=", "gen_rtx_CONST_VECTOR", "(", "vmode", ",", "gen_rtvec_v", "(", "nelt", ",", "rperm", ")", ")", ";"], "ground_truth": ["sel", "=", "force_reg", "(", "vmode", ",", "sel", ")", ";"], "File": "aarch64", "Func": "aarch64_evpc_tbl", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18499, "Length": 162, "Cover_Rate": 0.7788461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'e'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'q'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'r'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'t'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'w'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'x'", ":", "case", "'X'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'y'", ":", "case", "'Y'", ":"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", ")", ";"], "File": "MCS51ISelLowering", "Func": "getRegForInlineAsmConstraint", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18500, "Length": 193, "Cover_Rate": 0.3683206106870229, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "invalid_e500_subreg", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", "&&", "mode", "==", "SImode", "&&", "REG_P", "(", "SUBREG_REG", "(", "op", ")", ")", "&&", "GET_MODE", "(", "SUBREG_REG", "(", "op", ")", ")", "==", "DFmode", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", "&&", "mode", "==", "DFmode", "&&", "REG_P", "(", "SUBREG_REG", "(", "op", ")", ")", "&&", "GET_MODE", "(", "SUBREG_REG", "(", "op", ")", ")", "==", "DImode", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "rs60003", "Func": "invalid_e500_subreg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18501, "Length": 82, "Cover_Rate": 0.9879518072289156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubExpr", "(", ")", "->", "EvaluateAsRelocatable", "(", "Res", ",", "Layout", ",", "Fixup", ")", ";"], "ground_truth": ["}"], "File": "SparcMCExpr20", "Func": "EvaluateAsRelocatableImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18502, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "<STR_LIT>", "(", "Value", ")", "!=", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser111", "Func": "isT2SOImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18503, "Length": 19, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Srl_imm", ">", "<NUM_LIT>", "&&", "Srl_imm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Width", "=", "CountTrailingOnes_32", "(", "And_imm", ")", "-", "<NUM_LIT>", ";", "unsigned", "LSB", "=", "Srl_imm", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Width", ",", "<STR_LIT>", ")", ",", "getAL", "(", "CurDAG", ")", ",", "Reg0", "}", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "<STR_LIT>", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "NULL", ";", "}", "unsigned", "Shl_imm", "=", "<NUM_LIT>", ";", "if", "(", "isOpcWithIntImmediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "Shl_imm", ")", ")", "{", "assert", "(", "Shl_imm", ">", "<NUM_LIT>", "&&", "Shl_imm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Srl_imm", "=", "<NUM_LIT>", ";", "if", "(", "isInt32Immediate", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Srl_imm", ")", ")", "{", "assert", "(", "Srl_imm", ">", "<NUM_LIT>", "&&", "Srl_imm", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Width", "=", "<NUM_LIT>", "-", "Srl_imm", "-", "<NUM_LIT>", ";", "int", "LSB", "=", "Srl_imm", "-", "Shl_imm", ";"], "ground_truth": ["if", "(", "LSB", "<", "<NUM_LIT>", ")", "return", "NULL", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectV6T2BitfieldExtractOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18504, "Length": 203, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "bool", "getSymbolicDisplacement", "(", "<ISA_LIT>ISelAddressMode", "&", "AM", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "&", "Sym", ")", "{", "if", "(", "AM", ".", "GV", ")", "{", "Sym", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "return", "true", ";", "}", "if", "(", "AM", ".", "CP", ")", "{", "Sym", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Alignment", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "return", "true", ";", "}"], "ground_truth": ["if", "(", "AM", ".", "ES", ")", "{"], "File": "M68kISelDAGToDAG", "Func": "getSymbolicDisplacement", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18505, "Length": 97, "Cover_Rate": 0.3702290076335878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "PTXISelLowering5", "Func": "LowerOperation", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18506, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MRI", "->", "getType", "(", "Dst", ".", "getReg", "(", ")", ")", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getConstrainedRegClassForOperand", "(", "Dst", ",", "*", "MRI", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "constrainCopyLikeIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18507, "Length": 60, "Cover_Rate": 0.3389830508474576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpmadd52luq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "(", "__v2di", ")", "__Z", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512ifmavlintrin", "Func": "_mm_madd52lo_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18508, "Length": 29, "Cover_Rate": 0.5370370370370371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectMatchAll", "(", "N", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "tryLDGLDU", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelDAGToDAG31", "Func": "tryIntrinsicChain", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18509, "Length": 33, "Cover_Rate": 0.30275229357798167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmParser1", "Func": "addShiftAmtImm6Operands", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18510, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "MF", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "initialize", "(", "MF", ")", ";", "if", "(", "!", "collectISELInstructions", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "DumpISELInstructions", "(", ")", ";", "expandAndMergeISELs", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCExpandISEL12", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18511, "Length": 58, "Cover_Rate": 0.7341772151898734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "LSB", "=", "countTrailingZeros", "(", "Mask", ")", ";", "int64_t", "ShiftRightRequired", "=", "LSB", ";", "if", "(", "MaskedVal", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "MaskedVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShiftRightRequired", "-=", "MaskedVal", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MaskedVal", "=", "MaskedVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "MaskedVal", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "MaskedVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShiftRightRequired", "+=", "MaskedVal", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "MaskedVal", "=", "MaskedVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering109", "Func": "getLSBForBFI", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18512, "Length": 100, "Cover_Rate": 0.4672897196261682, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "v", ".", "size", "(", ")", ">=", "<NUM_LIT>", ")", ";", "assert", "(", "v", "[", "<NUM_LIT>", "]", ".", "first", ">", "<NUM_LIT>", ")", ";", "LegalizerInfo", "::", "SizeAndActionsVec", "result", "=", "{", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "WidenScalar", "}", ",", "{", "<NUM_LIT>", ",", "LegalizerInfo", "::", "Unsupported", "}", "}", ";", "addAndInterleaveWithUnsupported", "(", "result", ",", "v", ")", ";", "auto", "Largest", "=", "result", ".", "back", "(", ")", ".", "first", ";", "result", ".", "push_back", "(", "{", "Largest", "+", "<NUM_LIT>", ",", "LegalizerInfo", "::", "NarrowScalar", "}", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "ARMLegalizerInfo6", "Func": "widen_1_8_16_narrowToLargest", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18513, "Length": 114, "Cover_Rate": 0.8837209302325582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "CheriAddressingModeFolder", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18514, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", "+", "i", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AArch64ISelDAGToDAG60", "Func": "SelectLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18515, "Length": 56, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Reg", ".", "RegNum", "=", "RegNo", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "MMIXAsmParser", "Func": "createReg", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18516, "Length": 23, "Cover_Rate": 0.4107142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AARCH64_CMODEL_TINY", ":", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL_SPIC", ":", "case", "AARCH64_CMODEL_SMALL_PIC", ":", "case", "AARCH64_CMODEL_SMALL", ":", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "aarch64_tls_symbol_p", "(", "x", ")", ")", "return", "aarch64_classify_tls_symbol", "(", "x", ")", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "if", "(", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "&&", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "||", "INTVAL", "(", "offset", ")", "<", "-", "<NUM_LIT>", "||", "INTVAL", "(", "offset", ")", ">", "<NUM_LIT>", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL", ":", "if", "(", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "&&", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "||", "!", "IN_RANGE", "(", "INTVAL", "(", "offset", ")", ",", "HOST_WIDE_INT_C", "(", "-", "<NUM_LIT>", ")", ",", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_SMALL_ABSOLUTE", ";", "case", "AARCH64_CMODEL_TINY_PIC", ":", "if", "(", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "return", "SYMBOL_TINY_GOT", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL_SPIC", ":"], "ground_truth": ["case", "AARCH64_CMODEL_SMALL_PIC", ":"], "File": "aarch644", "Func": "aarch64_classify_symbol", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18517, "Length": 160, "Cover_Rate": 0.6504065040650406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "contractPredicate", "(", "SDValue", "Vec64", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "ty", "(", "Vec64", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "isUndef", "(", "Vec64", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "return", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "{", "Vec64", "}", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering21", "Func": "contractPredicate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18518, "Length": 65, "Cover_Rate": 0.9154929577464789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>OptimizeBarriersPass", "(", ")", "{", "return", "new", "<ISA_LIT>OptimizeBarriersPass", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMOptimizeBarriersPass", "Func": "createARMOptimizeBarriersPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18519, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", ".", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{"], "ground_truth": ["unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";"], "File": "AMDGPUPromoteAlloca39", "Func": "hasSufficientLocalMem", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18520, "Length": 137, "Cover_Rate": 0.34595959595959597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "getReturnCC", "(", "CallConv", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "OutVal", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "OutVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "OutVal", ")", ";"], "ground_truth": ["break", ";"], "File": "VEISelLowering11", "Func": "LowerReturn", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18521, "Length": 203, "Cover_Rate": 0.43283582089552236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32x4_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vmull_high_n_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18522, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__builtin_aarch64_uqmovnv4si", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqmovn_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18523, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FTy", "->", "isVarArg", "(", ")", ")", "OS", "<<", "<STR_LIT>", ";", "Sig", "=", "OS", ".", "str", "(", ")", ";"], "ground_truth": ["Sig", ".", "erase", "(", "remove_if", "(", "Sig", ",", "isSpace", ")", ",", "Sig", ".", "end", "(", ")", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj1", "Func": "getSignature", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18524, "Length": 38, "Cover_Rate": 0.336283185840708, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonRDFOpt", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18525, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)", "Func": "lowerEH_SJLJ_LONGJMP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18526, "Length": 27, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBase", "(", ")", "->", "getGPR32Reg", "(", ")", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "getMemOff", "(", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "Expr", ")", ";"], "File": "MipsAsmParser6", "Func": "addMemOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18527, "Length": 34, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerType", "*", "PTy", "=", "cast", "<", "PointerType", ">", "(", "U", "->", "get", "(", ")", "->", "getType", "(", ")", ")", ";", "FunctionType", "*", "Ty", "=", "dyn_cast", "<", "FunctionType", ">", "(", "PTy", "->", "getElementType", "(", ")", ")", ";", "if", "(", "!", "Ty", ")", "continue", ";", "auto", "Pair", "=", "Wrappers", ".", "insert", "(", "std", "::", "make_pair", "(", "std", "::", "make_pair", "(", "F", ",", "Ty", ")", ",", "nullptr", ")", ")", ";", "if", "(", "Pair", ".", "second", ")", "Pair", ".", "first", "->", "second", "=", "CreateWrapper", "(", "F", ",", "Ty", ")", ";", "Function", "*", "Wrapper", "=", "Pair", ".", "first", "->", "second", ";", "if", "(", "!", "Wrapper", ")", "continue", ";", "if", "(", "isa", "<", "Constant", ">", "(", "U", "->", "get", "(", ")", ")", ")", "U", "->", "get", "(", ")", "->", "replaceAllUsesWith", "(", "Wrapper", ")", ";", "else", "U", "->", "set", "(", "Wrapper", ")", ";", "}", "if", "(", "CallMain", ")", "{", "Main", "->", "setName", "(", "<STR_LIT>", ")", ";", "Function", "*", "MainWrapper", "=", "cast", "<", "Function", ">", "(", "CallMain", "->", "getCalledValue", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "MainWrapper", "->", "setName", "(", "<STR_LIT>", ")", ";", "MainWrapper", "->", "setLinkage", "(", "Main", "->", "getLinkage", "(", ")", ")", ";", "MainWrapper", "->", "setVisibility", "(", "Main", "->", "getVisibility", "(", ")", ")", ";", "Main", "->", "setLinkage", "(", "Function", "::", "PrivateLinkage", ")", ";", "Main", "->", "setVisibility", "(", "Function", "::", "DefaultVisibility", ")", ";"], "ground_truth": ["delete", "CallMain", ";"], "File": "WebAssemblyFixFunctionBitcasts7", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18528, "Length": 219, "Cover_Rate": 0.4187380497131931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["}"], "File": "PatmosAsmPrinter", "Func": "LLVMInitializePatmosAsmPrinter", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18529, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "Flags", "=", "Op", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";"], "ground_truth": ["if", "(", "Flags", ".", "hasNoSignedZeros", "(", ")", ")", "return", "true", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "mayIgnoreSignedZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18530, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering51", "Func": "enableShrinkWrapping", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18531, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CreateReg", "(", "Index", ",", "Str", ",", "RegKind_CheriHWRegs", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser47", "Func": "CreateCheriHWRegsReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18532, "Length": 19, "Cover_Rate": 0.38, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TOYInstPrinter", "Func": "printMemOperand", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18533, "Length": 16, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>CodePrinterPass", "(", "raw_ostream", "&", "o", ",", "TargetMachine", "&", "tm", ",", "bool", "fast", ")", "{", "return", "new", "<ISA_LIT>AsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "fast", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmPrinter32", "Func": "createSparcCodePrinterPass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18534, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "test", ";", "emit_insn", "(", "gen_absxf2", "(", "tmp", ",", "op1", ")", ")", ";", "test", "=", "gen_rtx_GE", "(", "VOIDmode", ",", "tmp", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "REAL_VALUE_ATOF", "(", "<STR_LIT>", ",", "XFmode", ")", ",", "XFmode", ")", ")", ";", "emit_jump_insn", "(", "gen_cbranchxf4", "(", "test", ",", "XEXP", "(", "test", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "test", ",", "<NUM_LIT>", ")", ",", "label1", ")", ")", ";", "emit_move_insn", "(", "tmp2", ",", "standard_80387_constant_rtx", "(", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_fyl2xp1xf3_i387", "(", "op0", ",", "op1", ",", "tmp2", ")", ")", ";", "emit_jump", "(", "label2", ")", ";", "emit_label", "(", "label1", ")", ";"], "ground_truth": ["emit_move_insn", "(", "tmp", ",", "CONST1_RTX", "(", "XFmode", ")", ")", ";"], "File": "i3864", "Func": "ix86_emit_i387_log1p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18535, "Length": 100, "Cover_Rate": 0.5494505494505495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VectorKind", ")", "{", "case", "RegKind", "::", "NeonVector", ":", "Res", "=", "StringSwitch", "<", "std", "::", "pair", "<", "int", ",", "int", ">>", "(", "Suffix", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Case", "(", "<STR_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ".", "Default", "(", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ")", ";", "break", ";", "case", "RegKind", "::", "SVEPredicateVector", ":"], "ground_truth": ["case", "RegKind", "::", "SVEDataVector", ":"], "File": "AArch64AsmParser1", "Func": "parseVectorKind", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18536, "Length": 229, "Cover_Rate": 0.5400943396226415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_es", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_o", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_Q", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_Z", ";", "else", "if", "(", "ConstraintCode", "==", "<STR_LIT>", ")", "return", "InlineAsm", "::", "Constraint_Zy", ";"], "ground_truth": ["return", "TargetLowering", "::", "getInlineAsmMemConstraint", "(", "ConstraintCode", ")", ";"], "File": "PPCISelLowering20", "Func": "getInlineAsmMemConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18537, "Length": 67, "Cover_Rate": 0.8271604938271605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ")", ",", "DAG", ".", "getConstant", "(", "TRI", "->", "getSubRegIdxOffset", "(", "Idx", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "Z80ISelLowering2", "Func": "EmitInsertSubreg", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18538, "Length": 42, "Cover_Rate": 0.42, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "++", "Count", ";", "}", "return", "Count", ";"], "ground_truth": ["}"], "File": "MSP430InstrInfo2", "Func": "InsertBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18539, "Length": 73, "Cover_Rate": 0.41954022988505746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "alignment", ";", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "if", "(", "alignment", "<", "PARM_BOUNDARY", ")", "alignment", "=", "PARM_BOUNDARY", ";"], "ground_truth": ["if", "(", "alignment", ">", "STACK_BOUNDARY", ")", "alignment", "=", "STACK_BOUNDARY", ";"], "File": "xtensa", "Func": "xtensa_function_arg_boundary", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18540, "Length": 38, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "return", "ScalarizeVectorLoad", "(", "Op", ",", "DAG", ")", ";", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "PtrVT", "=", "BasePtr", ".", "getValueType", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "VT", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "DAG", ".", "GetSplitDestVTs", "(", "MemVT", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "unsigned", "BaseAlign", "=", "Load", "->", "getAlignment", "(", ")", ";", "unsigned", "HiAlign", "=", "MinAlign", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "BaseAlign", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "PtrVT", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Size", ",", "SL", ",", "PtrVT", ")", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "Load", "->", "isVolatile", "(", ")", ",", "Load", "->", "isNonTemporal", "(", ")", ",", "Load", "->", "isInvariant", "(", ")", ",", "HiAlign", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LoLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "HiLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";"], "File": "AMDGPUISelLowering (2)", "Func": "SplitVectorLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18541, "Length": 368, "Cover_Rate": 0.9177057356608479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "getIterCnt", "(", ")", "{", "return", "IterCnt", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts10", "Func": "getIterCnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18542, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmPrinter1", "Func": "emitStartOfAsmFile", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18543, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetNaCl", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "NaCl", ";"], "File": "ARMSubtarget117", "Func": "isTargetNaCl", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18544, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "AddrIdx", "=", "<STR_LIT>", "(", "I", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "addr", ")", ";", "const", "MachineOperand", "&", "AddrReg0", "=", "I", "->", "getOperand", "(", "AddrIdx", ")", ";", "const", "MachineOperand", "&", "AddrReg1", "=", "MBBI", "->", "getOperand", "(", "AddrIdx", ")", ";", "if", "(", "AddrReg0", ".", "getReg", "(", ")", "==", "AddrReg1", ".", "getReg", "(", ")", "&&", "AddrReg0", ".", "getSubReg", "(", ")", "==", "AddrReg1", ".", "getSubReg", "(", ")", ")", "{", "int", "OffsetIdx", "=", "<STR_LIT>", "(", "I", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "offset", ")", ";", "unsigned", "Offset0", "=", "I", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "Offset1", "=", "MBBI", "->", "getOperand", "(", "OffsetIdx", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";"], "File": "SILoadStoreOptimizer19", "Func": "findMatchingDSInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18545, "Length": 115, "Cover_Rate": 0.5450236966824644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumStartingVRegs", "<", "MIRBuilder", ".", "getMRI", "(", ")", "->", "getNumVirtRegs", "(", ")", ")", "buildOpName", "(", "get<ISA_LIT>TypeID", "(", "NewTy", ")", ",", "Ty", "->", "getName", "(", ")", ",", "MIRBuilder", ")", ";", "return", "NewTy", ";"], "ground_truth": ["}"], "File": "SPIRVGlobalRegistry1", "Func": "handleSPIRVBuiltin", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18546, "Length": 34, "Cover_Rate": 0.38202247191011235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "mode", ",", "type", ")", ")", "return", "true", ";", "if", "(", "MMIX_FUNCTION_ARG_SIZE", "(", "mode", ",", "type", ")", ">", "<NUM_LIT>", "&&", "!", "TARGET_LIBFUNC", "&&", "(", "!", "argsp", "||", "!", "argsp", "->", "lib", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "mmix4", "Func": "mmix_pass_by_reference", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18547, "Length": 46, "Cover_Rate": 0.6216216216216216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RVFI", "->", "getLibCallStackSize", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "StackSize", ")", "&&", "(", "CSI", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", ")", "{", "return", "<NUM_LIT>", "-", "getStackAlign", "(", ")", ".", "value", "(", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering", "Func": "getFirstSPAdjustAmount", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18548, "Length": 49, "Cover_Rate": 0.44144144144144143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18549, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_64BIT", "&&", "(", "cfun_fpr_save_p", "(", "FPR4_REGNUM", ")", "||", "cfun_fpr_save_p", "(", "FPR6_REGNUM", ")", ")", ")", "return", "false", ";", "if", "(", "cfun", "->", "machine", "->", "base_reg", "&&", "!", "call_really_used_regs", "[", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", "]", ")", "return", "false", ";"], "ground_truth": ["return", "cfun_frame_layout", ".", "frame_size", "==", "<NUM_LIT>", ";"], "File": "s3905", "Func": "s390_can_use_return_insn", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18550, "Length": 51, "Cover_Rate": 0.4636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "A", ".", "isStringAttribute", "(", ")", ")", "{", "StringRef", "Str", "=", "A", ".", "getValueAsString", "(", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "ShaderType", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineFunction17", "Func": "AMDGPUMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18551, "Length": 36, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "loop_lab", "[", "<NUM_LIT>", "]", ";", "rtx", "xops", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "loop_lab", ",", "<STR_LIT>", ",", "labelno", "++", ")", ";", "ASM_OUTPUT_INTERNAL_LABEL", "(", "asm_out_file", ",", "loop_lab", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg1", ";", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "PROBE_INTERVAL", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg2", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "arm", "Func": "output_probe_stack_range", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18552, "Length": 81, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "strcpy", "(", "target_str", ",", "original_str", ")", ";", "vectors_str", "=", "strstr", "(", "target_str", ",", "<STR_LIT>", ")", ";", "if", "(", "vectors_str", "!=", "NULL", ")", "{", "vectors_str", "=", "strtok", "(", "vectors_str", ",", "<STR_LIT>", ")", ";", "value_str", "=", "strtok", "(", "NULL", ",", "<STR_LIT>", ")", ";", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "total_n_vectors", "=", "atoi", "(", "value_str", ")", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "else", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "total_n_vectors", "=", "<NUM_LIT>", "+", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "strcpy", "(", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "func_name", ",", "func_name", ")", ";", "strcpy", "(", "target_str", ",", "original_str", ")", ";", "nmi_str", "=", "strstr", "(", "target_str", ",", "<STR_LIT>", ")", ";", "if", "(", "nmi_str", "!=", "NULL", ")", "{", "nmi_str", "=", "strtok", "(", "nmi_str", ",", "<STR_LIT>", ")", ";", "value_str", "=", "strtok", "(", "NULL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["strcpy", "(", "nds32_isr_vectors", "[", "<NUM_LIT>", "]", ".", "nmi_name", ",", "value_str", ")", ";"], "File": "nds32-isr", "Func": "nds32_reset_attribute_parse_string", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18553, "Length": 137, "Cover_Rate": 0.5756302521008403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", ".", "val", "[", "<NUM_LIT>", "]", "=", "vcombine_s8", "(", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "vcreate_s8", "(", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregciv16qi", "(", "__o", ",", "(", "int8x16_t", ")", "temp", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__builtin_aarch64_st3v8qi", "(", "(", "__builtin_aarch64_simd_qi", "*", ")", "__a", ",", "__o", ")", ";"], "File": "arm", "Func": "neon4_vst3_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18554, "Length": 93, "Cover_Rate": 0.58125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GCNMinRegScheduler", "::", "getNotReadySuccessors", "(", "const", "SUnit", "*", "SU", ")", "const", "{"], "ground_truth": ["return", "SU", "->", "Succs", ".", "size", "(", ")", "-", "getReadySuccessors", "(", "SU", ")", ";"], "File": "GCNMinRegStrategy", "Func": "getNotReadySuccessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18555, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_gather3div4di", "(", "(", "__v4di", ")", "__v1_old", ",", "__addr", ",", "(", "__v4di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_mmask_i64gather_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18556, "Length": 24, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DT", "->", "changeImmediateDominator", "(", "Exit", ",", "Flow", ")", ";", "addPhiValues", "(", "Flow", ",", "Exit", ")", ";", "return", "Exit", ";", "}", "return", "getNextFlow", "(", "Flow", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUStructurizeCFG", "Func": "needPostfix", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18557, "Length": 27, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "u", ";", "u", ".", "v", "=", "a", ";", "u", ".", "i", "[", "pos", "]", "=", "b", ";", "return", "u", ".", "v", ";"], "ground_truth": ["}"], "File": "spe", "Func": "__ev_set_u16_internal", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18558, "Length": 24, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_cmpeq", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "(", "vec_uint4", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_ceq", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18559, "Length": 26, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CurrentArgIndex", "=", "~", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "CurrentArgIndex", "==", "Args", "[", "i", "]", ".", "OrigArgIndex", ")", "{", "Out", ".", "back", "(", ")", "++", ";", "}", "else", "{", "Out", ".", "push_back", "(", "<NUM_LIT>", ")", ";", "CurrentArgIndex", "++", ";", "}", "}"], "ground_truth": ["}"], "File": "CJGISelLowering", "Func": "ParseFunctionArgs", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18560, "Length": 64, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "disablePass", "(", "&", "RegBankSelect", "::", "ID", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "SPIRVTargetMachine", "Func": "addRegBankSelect", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18561, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "register_sh_passes", "(", "void", ")", "{", "if", "(", "!", "TARGET_SH1", ")", "return", ";", "register_pass", "(", "make_pass_sh_treg_combine", "(", "g", ",", "true", ",", "<STR_LIT>", ")", ",", "PASS_POS_INSERT_AFTER", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "register_pass", "(", "make_pass_sh_treg_combine", "(", "g", ",", "true", ",", "<STR_LIT>", ")", ",", "PASS_POS_INSERT_AFTER", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["register_pass", "(", "make_pass_sh_optimize_sett_clrt", "(", "g", ",", "<STR_LIT>", ")", ",", "PASS_POS_INSERT_BEFORE", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "sh4", "Func": "register_sh_passes", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18562, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "(", "IsThumb", "?", "<STR_LIT>", ":", "II", "->", "getPredicate", "(", "&", "MI", ")", ")", "<<", "<STR_LIT>", ";", "unsigned", "RegT", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["RegT", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegT", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitNEONDupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18563, "Length": 45, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SICDelUselessJMP", "Func": "getPassName", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18564, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "lowerShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "}", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "||", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", "return", "lowerShuffleAsDecomposedShuffleBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "!", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", "&&", "!", "isShuffleMaskInputInPlace", "(", "<NUM_LIT>", ",", "Mask", ")", ")", "if", "(", "SDValue", "Result", "=", "lowerShuffleAsLanePermuteAndRepeatedMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";"], "File": "X86ISelLowering (2)6", "Func": "lowerV4I64Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18565, "Length": 178, "Cover_Rate": 0.3090277777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>AsmPrinter", "(", ")", "{", "if", "(", "!", "reader", ")", "delete", "reader", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter", "Func": "~NVPTXAsmPrinter", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18566, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "TCntZ", "=", "Builder", ".", "CreateCall", "(", "ReadLocalSizeZ", ")", ";", "Value", "*", "TIdX", "=", "Builder", ".", "CreateCall", "(", "ReadTIDIGX", ")", ";", "Value", "*", "TIdY", "=", "Builder", ".", "CreateCall", "(", "ReadTIDIGY", ")", ";", "Value", "*", "TIdZ", "=", "Builder", ".", "CreateCall", "(", "ReadTIDIGZ", ")", ";", "Value", "*", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "TCntY", ",", "TCntZ", ")", ";", "Tmp0", "=", "Builder", ".", "CreateMul", "(", "Tmp0", ",", "TIdX", ")", ";", "Value", "*", "Tmp1", "=", "Builder", ".", "CreateMul", "(", "TIdY", ",", "TCntZ", ")", ";", "Value", "*", "TID", "=", "Builder", ".", "CreateAdd", "(", "Tmp0", ",", "Tmp1", ")", ";", "TID", "=", "Builder", ".", "CreateAdd", "(", "TID", ",", "TIdZ", ")", ";", "std", "::", "vector", "<", "Value", "*", ">", "Indices", ";", "Indices", ".", "push_back", "(", "Constant", "::", "getNullValue", "(", "Type", "::", "getInt32Ty", "(", "Mod", "->", "getContext", "(", ")", ")", ")", ")", ";", "Indices", ".", "push_back", "(", "TID", ")", ";", "Value", "*", "Offset", "=", "Builder", ".", "CreateGEP", "(", "GVTy", ",", "GV", ",", "Indices", ")", ";", "I", ".", "mutateType", "(", "Offset", "->", "getType", "(", ")", ")", ";", "I", ".", "replaceAllUsesWith", "(", "Offset", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "Value", "*", ">", "::", "iterator", "i", "=", "WorkList", ".", "begin", "(", ")", ",", "e", "=", "WorkList", ".", "end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "V", "=", "*", "i", ";", "CallInst", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ";", "if", "(", "!", "Call", ")", "{", "Type", "*", "EltTy", "=", "V", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ";", "PointerType", "*", "NewTy", "=", "PointerType", "::", "get", "(", "EltTy", ",", "<STR_LIT>", ")", ";", "if", "(", "isa", "<", "AddrSpaceCastInst", ">", "(", "V", ")", ")", "continue", ";", "V", "->", "mutateType", "(", "NewTy", ")", ";", "continue", ";", "}", "IntrinsicInst", "*", "Intr", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Call", ")", ";", "if", "(", "!", "Intr", ")", "{", "std", "::", "vector", "<", "Type", "*", ">", "ArgTypes", ";", "for", "(", "unsigned", "ArgIdx", "=", "<NUM_LIT>", ",", "ArgEnd", "=", "Call", "->", "getNumArgOperands", "(", ")", ";", "ArgIdx", "!=", "ArgEnd", ";", "++", "ArgIdx", ")", "{", "ArgTypes", ".", "push_back", "(", "Call", "->", "getArgOperand", "(", "ArgIdx", ")", "->", "getType", "(", ")", ")", ";", "}", "Function", "*", "F", "=", "Call", "->", "getCalledFunction", "(", ")", ";", "FunctionType", "*", "NewType", "=", "FunctionType", "::", "get", "(", "Call", "->", "getType", "(", ")", ",", "ArgTypes", ",", "F", "->", "isVarArg", "(", ")", ")", ";", "Constant", "*", "C", "=", "Mod", "->", "getOrInsertFunction", "(", "(", "F", "->", "getName", "(", ")", "+", "<STR_LIT>", ")", ".", "str", "(", ")", ",", "NewType", ",", "F", "->", "getAttributes", "(", ")", ")", ";", "Function", "*", "NewF", "=", "cast", "<", "Function", ">", "(", "C", ")", ";", "Call", "->", "setCalledFunction", "(", "NewF", ")", ";", "continue", ";", "}", "Builder", ".", "SetInsertPoint", "(", "Intr", ")", ";", "switch", "(", "Intr", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUPromoteAlloca46", "Func": "visitAlloca", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18567, "Length": 465, "Cover_Rate": 0.49050632911392406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "OST", ")", ":", "MCAsmBackend", "(", "<STR_LIT>", ")", ",", "OSType", "(", "OST", ")", "{"], "ground_truth": ["}"], "File": "LanaiAsmBackend12", "Func": "LanaiAsmBackend", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18568, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PassThru", "=", "MGT", "->", "getPassThru", "(", ")", ";", "SDValue", "Mask", "=", "MGT", "->", "getMask", "(", ")", ";", "SDValue", "BasePtr", "=", "MGT", "->", "getBasePtr", "(", ")", ";", "<STR_LIT>", "ExtTy", "=", "MGT", "->", "getExtensionType", "(", ")", ";", "<STR_LIT>", "IndexType", "=", "MGT", "->", "getIndexType", "(", ")", ";", "bool", "IsScaled", "=", "IndexType", "==", "<STR_LIT>", "||", "IndexType", "==", "<STR_LIT>", ";", "bool", "IsSigned", "=", "IndexType", "==", "<STR_LIT>", "||", "IndexType", "==", "<STR_LIT>", ";", "bool", "IdxNeedsExtend", "=", "getGatherScatterIndexIsExtended", "(", "Index", ")", "||", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ";", "bool", "ResNeedsSignExtend", "=", "ExtTy", "==", "<STR_LIT>", "||", "ExtTy", "==", "<STR_LIT>", ";", "EVT", "VT", "=", "PassThru", ".", "getSimpleValueType", "(", ")", ";", "EVT", "MemVT", "=", "MGT", "->", "getMemoryVT", "(", ")", ";", "SDValue", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "!", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "&", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ")", ".", "hasBF16", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "VT", "=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "ElementCount", "EC", "=", "VT", ".", "getVectorElementCount", "(", ")", ";", "auto", "ScalarIntVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "/", "EC", ".", "getKnownMinValue", "(", ")", ")", ";", "PassThru", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", "(", "ScalarIntVT", ",", "EC", ")", ",", "PassThru", ")", ";"], "ground_truth": ["InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", ";"], "File": "AArch64ISelLowering82", "Func": "LowerMGATHER", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18569, "Length": 233, "Cover_Rate": 0.5682926829268292, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPRMM16RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";"], "File": "MipsDisassembler27", "Func": "DecodeGPRMM16RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18570, "Length": 43, "Cover_Rate": 0.6825396825396826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SymbolRefExpr", "&&", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCSymbolRefExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "SymbolRefExpr", "&&", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "SymbolRefExpr", "=", "dyn_cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", ";", "assert", "(", "SymbolRefExpr", "&&", "SymbolRefExpr", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";"], "ground_truth": ["}", "else", "assert", "(", "false", "&&", "<STR_LIT>", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "addLoImm21Operands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18571, "Length": 173, "Cover_Rate": 0.667953667953668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psubd256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8si", ")", "__B", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_maskz_sub_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18572, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Idx0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Idx1", "=", "DAG", ".", "getConstant", "(", "NumElems", "/", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS1", "=", "Extract128BitVector", "(", "LHS", ",", "Idx0", ",", "DAG", ",", "dl", ")", ";", "SDValue", "LHS2", "=", "Extract128BitVector", "(", "LHS", ",", "Idx1", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS1", "=", "Extract128BitVector", "(", "RHS", ",", "Idx0", ",", "DAG", ",", "dl", ")", ";", "SDValue", "RHS2", "=", "Extract128BitVector", "(", "RHS", ",", "Idx1", ",", "DAG", ",", "dl", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "EVT", "NewVT", "=", "<STR_LIT>", "(", "EltVT", ",", "NumElems", "/", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS1", ",", "RHS1", ",", "CC", ")", ",", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "NewVT", ",", "LHS2", ",", "RHS2", ",", "CC", ")", ")", ";"], "File": "X86ISelLowering114", "Func": "Lower256IntVSETCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18573, "Length": 181, "Cover_Rate": 0.6908396946564885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "unsigned", "char", ")", "__builtin_ia32_kortestzdi", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_kortestz_mask64_u8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18574, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "RepairInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "MI", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "<NUM_LIT>", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "SplitElts", "=", "MaxNonSmrdLoadSize", "/", "LoadTy", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "LoadSplitTy", "=", "LLT", "::", "vector", "(", "SplitElts", ",", "LoadTy", ".", "getScalarType", "(", ")", ")", ";", "ApplyRegBankMapping", "O", "(", "MRI", ",", "&", "<STR_LIT>", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "<NUM_LIT>", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";"], "ground_truth": ["MachineInstr", "*", "LegalizedInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "*", "RepairInst", ")", ";"], "File": "AMDGPURegisterBankInfo (2)", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18575, "Length": 167, "Cover_Rate": 0.35913978494623655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "nvptx_gen_pack", "(", "rtx", "dst", ",", "rtx", "src0", ",", "rtx", "src1", ")", "{", "rtx", "res", ";", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "case", "DImode", ":"], "ground_truth": ["res", "=", "gen_packsidi2", "(", "dst", ",", "src0", ",", "src1", ")", ";"], "File": "nvptx3", "Func": "nvptx_gen_pack", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 18576, "Length": 39, "Cover_Rate": 0.5735294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_cvtmask2q128", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_movm_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18577, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "WidenedMask", "[", "<NUM_LIT>", "]", "=", "{", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "WidenedMask", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsByteShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "+", "(", "Mask", "[", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "<STR_LIT>", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "int", "InverseMask", "[", "<NUM_LIT>", "]", "=", "{", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ")", ",", "Mask", "[", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "Mask", "[", "<NUM_LIT>", "]", "^", "<NUM_LIT>", ")", "}", ";", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "<STR_LIT>", ",", "DL", ",", "V2", ",", "V1", ",", "InverseMask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "}", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "Subtarget", "->", "hasSSSE3", "(", ")", ")", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";"], "ground_truth": ["V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "lowerV2I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18578, "Length": 382, "Cover_Rate": 0.60828025477707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuffleAsRepeatedMaskAndLanePermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "V2", ".", "isUndef", "(", ")", "&&", "is128BitLaneCrossingShuffleMask", "(", "<STR_LIT>", ",", "Mask", ")", ")", "{"], "ground_truth": ["if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsLanePermuteAndPermute", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering223", "Func": "lowerV32I8VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18579, "Length": 166, "Cover_Rate": 0.3254901960784314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "getFramePointerReg", "(", "STI", ")", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "if", "(", "STI", ".", "isR9Reserved", "(", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "Mono", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "STI", ".", "hasVFP3", "(", ")", "||", "STI", ".", "hasD16", "(", ")", ")", "{", "static_assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "R", "=", "<NUM_LIT>", ";", "R", "<", "<NUM_LIT>", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo23", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18580, "Length": 198, "Cover_Rate": 0.6996466431095406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantPoolSDNode", "*", "N", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ")", ";", "EVT", "Ty", "=", "Op", ".", "getValueType", "(", ")", ";"], "ground_truth": ["return", "getAddr", "(", "N", ",", "Ty", ",", "DAG", ",", "true", ",", "true", ")", ";"], "File": "RISCVISelLowering42", "Func": "lowerConstantPool", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18581, "Length": 35, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createRegOperand", "(", "<STR_LIT>", ",", "Val", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_VReg_1024", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18582, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NewMIs", ";", "DebugLoc", "DL", "=", "DebugLoc", "::", "getUnknownLoc", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "LoadRegFromStackSlot", "(", "MF", ",", "DL", ",", "DestReg", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";"], "File": "PPCInstrInfo22", "Func": "LoadRegFromStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18583, "Length": 123, "Cover_Rate": 0.9919354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCSmode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC0", ";", "case", "NE", ":", "return", "CC1", "|", "CC2", "|", "CC3", ";", "case", "LT", ":", "return", "CC1", ";", "case", "GT", ":", "return", "CC2", ";", "case", "LE", ":", "return", "CC0", "|", "CC1", ";", "case", "GE", ":", "return", "CC0", "|", "CC2", ";", "case", "UNORDERED", ":", "return", "CC3", ";", "case", "ORDERED", ":", "return", "CC0", "|", "CC1", "|", "CC2", ";", "case", "UNEQ", ":", "return", "CC0", "|", "CC3", ";", "case", "UNLT", ":", "return", "CC1", "|", "CC3", ";", "case", "UNGT", ":", "return", "CC2", "|", "CC3", ";", "case", "UNLE", ":", "return", "CC0", "|", "CC1", "|", "CC3", ";", "case", "UNGE", ":", "return", "CC0", "|", "CC2", "|", "CC3", ";", "case", "LTGT", ":", "return", "CC1", "|", "CC2", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCSRmode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC0", ";", "case", "NE", ":", "return", "CC2", "|", "CC1", "|", "CC3", ";", "case", "LT", ":", "return", "CC2", ";", "case", "GT", ":", "return", "CC1", ";", "case", "LE", ":", "return", "CC0", "|", "CC2", ";", "case", "GE", ":", "return", "CC0", "|", "CC1", ";", "case", "UNORDERED", ":", "return", "CC3", ";", "case", "ORDERED", ":", "return", "CC0", "|", "CC2", "|", "CC1", ";", "case", "UNEQ", ":", "return", "CC0", "|", "CC3", ";", "case", "UNLT", ":", "return", "CC2", "|", "CC3", ";", "case", "UNGT", ":", "return", "CC1", "|", "CC3", ";", "case", "UNLE", ":", "return", "CC0", "|", "CC2", "|", "CC3", ";", "case", "UNGE", ":", "return", "CC0", "|", "CC1", "|", "CC3", ";", "case", "LTGT", ":", "return", "CC2", "|", "CC1", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "break", ";", "case", "CCVEQmode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC0", ";", "case", "NE", ":", "return", "CC3", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "case", "CCVEQANYmode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "EQ", ":", "return", "CC0", "|", "CC1", ";", "case", "NE", ":", "return", "CC3", "|", "CC1", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "case", "CCVHmode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "GT", ":", "return", "CC0", ";", "case", "LE", ":", "return", "CC3", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "case", "CCVHANYmode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "GT", ":", "return", "CC0", "|", "CC1", ";", "case", "LE", ":", "return", "CC3", "|", "CC1", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "case", "CCVHUmode", ":", "switch", "(", "GET_CODE", "(", "code", ")", ")", "{", "case", "GTU", ":", "return", "CC0", ";", "case", "LEU", ":", "return", "CC3", ";", "default", ":", "return", "-", "<NUM_LIT>", ";", "}", "case", "CCVHUANYmode", ":"], "ground_truth": ["switch", "(", "GET_CODE", "(", "code", ")", ")", "{"], "File": "s3905", "Func": "s390_branch_condition_mask", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18584, "Length": 442, "Cover_Rate": 0.3296047725577927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentString", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64MCAsmInfo7", "Func": "AArch64MCAsmInfoCOFF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18585, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ";", "int32_t", "offset", "=", "int32_t", "(", "CN", "->", "getSExtValue", "(", ")", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Op1", ")", ";", "int", "FI", "=", "int", "(", "FIN", "->", "getIndex", "(", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "offset", "<<", "<STR_LIT>", "<<", "FI", "<<", "<STR_LIT>", ")", ";", "if", "(", "<ISA_LIT>FrameInfo", "::", "FItoStackOffset", "(", "FI", ")", "<", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "offset", ">", "minOffset", "&&", "offset", "<", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "Op1", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "const", "SDValue", "Op0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "Op1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "PtrTy", ")", ";", "Index", "=", "N", ";", "return", "true", ";", "}", "else", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "int32_t", "offset", "=", "<NUM_LIT>", ";", "SDValue", "idxOp", ";", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", ";", "offset", "=", "int32_t", "(", "CN", "->", "getSExtValue", "(", ")", ")", ";", "idxOp", "=", "Op0", ";", "}", "else", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ";", "offset", "=", "int32_t", "(", "CN", "->", "getSExtValue", "(", ")", ")", ";", "idxOp", "=", "Op1", ";", "}", "if", "(", "offset", ">=", "minOffset", "&&", "offset", "<=", "maxOffset", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "offset", ",", "PtrTy", ")", ";", "Index", "=", "idxOp", ";", "return", "true", ";", "}", "}", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "N", ".", "getValueType", "(", ")", ")", ";", "Index", "=", "N", ";", "return", "true", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", ")", "{", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "N", ".", "getValueType", "(", ")", ")", ";", "Index", "=", "N", ";", "return", "true", ";", "}", "else", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "OpOpc", "=", "Op", "->", "getOpcode", "(", ")", ";", "if", "(", "OpOpc", "==", "<STR_LIT>", "||", "OpOpc", "==", "<STR_LIT>", ")", "{", "SDValue", "Addr", ",", "Offs", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "Addr", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "Addr", "=", "N", ";"], "File": "SPUISelDAGToDAG1", "Func": "DFormAddressPredicate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18586, "Length": 474, "Cover_Rate": 0.4463276836158192, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurDAG", "->", "RemoveDeadNode", "(", "Node", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "auto", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Node", ")", ";", "if", "(", "!", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasBulkMemory", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "GA", "->", "getGlobal", "(", ")", "->", "getThreadLocalMode", "(", ")", "!=", "GlobalValue", "::", "LocalExecTLSModel", "&&", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isOSEmscripten", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", "+", "GA", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ",", "false", ")", ";", "}", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "TLSBaseSym", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "TLSOffsetSym", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "PtrVT", ",", "GA", "->", "getOffset", "(", ")", ",", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "TLSBase", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "TLSBaseSym", ")", ";", "MachineSDNode", "*", "TLSOffset", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "TLSOffsetSym", ")", ";", "MachineSDNode", "*", "TLSAddress", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "SDValue", "(", "TLSBase", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "TLSOffset", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAddress", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "{", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "TLSSize", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSSize", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "TLSAlign", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSAlign", ")", ";", "return", ";", "}", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "<STR_LIT>", ":", "{", "MVT", "PtrVT", "=", "TLI", "->", "getPointerTy", "(", "CurDAG", "->", "getDataLayout", "(", ")", ")", ";", "assert", "(", "PtrVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "TLSBase", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "Node", ",", "TLSBase", ")", ";", "return", ";", "}", "}", "break", ";", "}", "default", ":", "break", ";", "}"], "ground_truth": ["SelectCode", "(", "Node", ")", ";"], "File": "WebAssemblyISelDAGToDAG19", "Func": "Select", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18587, "Length": 499, "Cover_Rate": 0.6463730569948186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasSSE3", "(", ")", "||", "hasAVX", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget108", "Func": "hasSSE3orAVX", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18588, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "valret", ";", "valcum", ".", "words", "=", "<NUM_LIT>", ";", "valcum", ".", "fregno", "=", "FP_ARG_MIN_REG", ";", "valcum", ".", "vregno", "=", "ALTIVEC_ARG_MIN_REG", ";", "valret", "=", "rs6000_darwin64_record_arg", "(", "&", "valcum", ",", "valtype", ",", "true", ",", "true", ")", ";", "if", "(", "valret", ")", "return", "valret", ";", "}", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "if", "(", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "valtype", ",", "&", "elt_mode", ",", "&", "n_elts", ")", ")", "{", "int", "first_reg", ",", "n_regs", ";", "if", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "elt_mode", ")", ")", "{", "first_reg", "=", "(", "elt_mode", "==", "TDmode", ")", "?", "FP_ARG_RETURN", "+", "<NUM_LIT>", ":", "FP_ARG_RETURN", ";", "n_regs", "=", "(", "GET_MODE_SIZE", "(", "elt_mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "}", "else", "{", "first_reg", "=", "ALTIVEC_ARG_RETURN", ";", "n_regs", "=", "<NUM_LIT>", ";", "}", "return", "rs6000_parallel_return", "(", "mode", ",", "n_elts", ",", "elt_mode", ",", "first_reg", ",", "n_regs", ")", ";", "}", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", ")", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "DImode", ":", "case", "SCmode", ":", "case", "DCmode", ":", "case", "TCmode", ":", "int", "count", "=", "GET_MODE_SIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "return", "rs6000_parallel_return", "(", "mode", ",", "count", ",", "SImode", ",", "GP_ARG_RETURN", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "(", "INTEGRAL_TYPE_P", "(", "valtype", ")", "&&", "GET_MODE_BITSIZE", "(", "mode", ")", "<", "(", "TARGET_32BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "||", "POINTER_TYPE_P", "(", "valtype", ")", ")", "mode", "=", "TARGET_32BIT", "?", "SImode", ":", "DImode", ";", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", ")", "regno", "=", "(", "mode", "==", "TDmode", ")", "?", "FP_ARG_RETURN", "+", "<NUM_LIT>", ":", "FP_ARG_RETURN", ";", "else", "if", "(", "SCALAR_FLOAT_MODE_NOT_VECTOR_P", "(", "mode", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "(", "(", "TARGET_SINGLE_FLOAT", "&&", "(", "mode", "==", "SFmode", ")", ")", "||", "TARGET_DOUBLE_FLOAT", ")", ")", "regno", "=", "FP_ARG_RETURN", ";"], "ground_truth": ["else", "if", "(", "TREE_CODE", "(", "valtype", ")", "==", "COMPLEX_TYPE", "&&", "targetm", ".", "calls", ".", "split_complex_arg", ")", "return", "rs6000_complex_function_value", "(", "mode", ")", ";"], "File": "rs60005", "Func": "rs6000_function_value", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18589, "Length": 297, "Cover_Rate": 0.7037914691943128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "initPICLabelUId", "(", "unsigned", "UId", ")", "{"], "ground_truth": ["PICLabelUId", "=", "UId", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "initPICLabelUId", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18590, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_blend_epi64", "(", "__mmask8", "__U", ",", "__m256i", "__A", ",", "__m256i", "__W", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_blendmq_256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_mask_blend_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18591, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "{"], "ground_truth": ["FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "PPCInstrInfo (3)", "Func": "isStoreToStackSlot", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18592, "Length": 68, "Cover_Rate": 0.4276729559748428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "InsDefs", ".", "clear", "(", ")", ";", "getInstrDefs", "(", "MI", ",", "InsDefs", ")", ";", "bool", "Skip", "=", "MI", "->", "isCopy", "(", ")", "||", "MI", "->", "isRegSequence", "(", ")", ";", "if", "(", "!", "Skip", ")", "{", "for", "(", "unsigned", "VR", "=", "InsDefs", ".", "find_first", "(", ")", ";", "VR", ";", "VR", "=", "InsDefs", ".", "find_next", "(", "VR", ")", ")", "{", "if", "(", "!", "DoConst", "&&", "isConstant", "(", "VR", ")", ")", "continue", ";", "if", "(", "findSelfReference", "(", "VR", ")", "||", "isSmallConstant", "(", "VR", ")", ")", "continue", ";", "findRecordInsertForms", "(", "VR", ",", "AVs", ")", ";", "if", "(", "IFMap", ".", "size", "(", ")", ">", "MaxIFMSize", ")", "return", ";", "}", "}", "for", "(", "unsigned", "VR", "=", "InsDefs", ".", "find_first", "(", ")", ";", "VR", ";", "VR", "=", "InsDefs", ".", "find_next", "(", "VR", ")", ")", "AVs", ".", "insert", "(", "VR", ")", ";", "BlockDefs", ".", "insert", "(", "InsDefs", ")", ";", "}", "for", "(", "auto", "*", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "MDT", "->", "getNode", "(", "B", ")", ")", ")", "{", "MachineBasicBlock", "*", "SB", "=", "DTN", "->", "getBlock", "(", ")", ";"], "ground_truth": ["collectInBlock", "(", "SB", ",", "AVs", ")", ";"], "File": "HexagonGenInsert12", "Func": "collectInBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18593, "Length": 187, "Cover_Rate": 0.6131147540983607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "VT", ".", "isFixedLengthVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "EVT", "InVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";"], "ground_truth": ["EVT", "ContainerVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "InVT", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "LowerFixedLengthInsertVectorElt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18594, "Length": 41, "Cover_Rate": 0.33064516129032256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "BitSimplification", "::", "genExtractLow", "(", "MachineInstr", "*", "MI", ",", "BitTracker", "::", "RegisterRef", "RD", ",", "const", "BitTracker", "::", "RegisterCell", "&", "RC", ")", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int32_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "return", "false", ";", "}", "if", "(", "MI", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "false", ";", "unsigned", "W", "=", "RC", ".", "width", "(", ")", ";", "while", "(", "W", ">", "<NUM_LIT>", "&&", "RC", "[", "W", "-", "<NUM_LIT>", "]", ".", "is", "(", "<NUM_LIT>", ")", ")", "W", "--", ";", "if", "(", "W", "==", "<NUM_LIT>", "||", "W", "==", "RC", ".", "width", "(", ")", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "W", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "W", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "W", "<", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "BitTracker", "::", "RegisterRef", "RS", "=", "Op", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", ")", "continue", ";", "const", "BitTracker", "::", "RegisterCell", "&", "SC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "unsigned", "BN", ",", "BW", ";", "if", "(", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "BN", ",", "BW", ",", "MRI", ")", ")", "continue", ";", "if", "(", "BW", "<", "W", "||", "!", "HBS", "::", "isEqual", "(", "RC", ",", "<NUM_LIT>", ",", "SC", ",", "BN", ",", "W", ")", ")", "continue", ";", "if", "(", "!", "validateReg", "(", "RS", ",", "NewOpc", ",", "<NUM_LIT>", ")", ")", "continue", ";", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "NewOpc", ")", ",", "NewR", ")", ".", "addReg", "(", "RS", ".", "Reg", ",", "<NUM_LIT>", ",", "RS", ".", "Sub", ")", ";", "if", "(", "NewOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "(", "<NUM_LIT>", "<<", "W", ")", "-", "<NUM_LIT>", ")", ";", "else", "if", "(", "NewOpc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "W", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "HBS", "::", "replaceSubWithSub", "(", "RD", ".", "Reg", ",", "RD", ".", "Sub", ",", "NewR", ",", "<NUM_LIT>", ",", "MRI", ")", ";", "BT", ".", "put", "(", "BitTracker", "::", "RegisterRef", "(", "NewR", ")", ",", "RC", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "HexagonBitSimplify (2)1", "Func": "genExtractLow", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18595, "Length": 471, "Cover_Rate": 0.9457831325301205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "EVT", "VecTy", ";", "if", "(", "isLoad", ")", "VecTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "isIntrinsic", ")", "VecTy", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "else", "VecTy", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "NumBytes", "=", "NumVecs", "*", "VecTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "isLaneOp", ")", "NumBytes", "/=", "VecTy", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint64_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "}", "else", "if", "(", "NumBytes", ">=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", "{", "continue", ";", "}", "EVT", "AlignedVecTy", "=", "VecTy", ";", "if", "(", "LSBaseSDNode", "*", "LSN", "=", "dyn_cast", "<", "LSBaseSDNode", ">", "(", "N", ")", ")", "{", "unsigned", "Alignment", "=", "LSN", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "<NUM_LIT>", ";", "if", "(", "Alignment", "<", "VecTy", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", "{", "MVT", "EltTy", "=", "<STR_LIT>", "(", "Alignment", "*", "<NUM_LIT>", ")", ";", "assert", "(", "NumVecs", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "isLaneOp", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "NumBytes", "/", "(", "EltTy", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "AlignedVecTy", "=", "<STR_LIT>", "(", "EltTy", ",", "NumElts", ")", ";", "}", "}", "EVT", "Tys", "[", "<NUM_LIT>", "]", ";", "unsigned", "NumResultVecs", "=", "(", "isLoad", "?", "NumVecs", ":", "<NUM_LIT>", ")", ";", "unsigned", "n", ";", "for", "(", "n", "=", "<NUM_LIT>", ";", "n", "<", "NumResultVecs", ";", "++", "n", ")", "Tys", "[", "n", "]", "=", "AlignedVecTy", ";", "Tys", "[", "n", "++", "]", "=", "<STR_LIT>", ";", "Tys", "[", "n", "]", "=", "<STR_LIT>", ";", "SDVTList", "SDTys", "=", "DAG", ".", "getVTList", "(", "makeArrayRef", "(", "Tys", ",", "NumResultVecs", "+", "<NUM_LIT>", ")", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "AddrOpIdx", ")", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "if", "(", "StoreSDNode", "*", "StN", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ops", ".", "push_back", "(", "StN", "->", "getValue", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "StN", "->", "getAlignment", "(", ")", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "AddrOpIdx", "+", "<NUM_LIT>", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "i", ")", ")", ";", "}", "if", "(", "AlignedVecTy", "!=", "VecTy", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "&", "StVal", "=", "Ops", "[", "Ops", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ";", "StVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "AlignedVecTy", ",", "StVal", ")", ";", "}", "MemSDNode", "*", "MemInt", "=", "cast", "<", "MemSDNode", ">", "(", "N", ")", ";"], "ground_truth": ["SDValue", "UpdN", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOpc", ",", "SDLoc", "(", "N", ")", ",", "SDTys", ",", "Ops", ",", "AlignedVecTy", ",", "MemInt", "->", "getMemOperand", "(", ")", ")", ";"], "File": "ARMISelLowering (2)3", "Func": "CombineBaseUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18596, "Length": 532, "Cover_Rate": 0.39909977494373594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "SPIRVSubtarget", "Func": "getRegisterInfo", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18597, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nelts", "=", "sizeof", "(", "arm_simd_types", ")", "/", "sizeof", "(", "arm_simd_types", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "q", "!=", "qualifier_poly", "&&", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "arm_simd_builtin_std_type", "(", "mode", ",", "q", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelts", ";", "i", "++", ")", "if", "(", "arm_simd_types", "[", "i", "]", ".", "mode", "==", "mode", "&&", "arm_simd_types", "[", "i", "]", ".", "q", "==", "q", ")", "return", "arm_simd_types", "[", "i", "]", ".", "itype", ";"], "ground_truth": ["return", "NULL_TREE", ";"], "File": "arm-builtins2", "Func": "arm_lookup_simd_builtin_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18598, "Length": 80, "Cover_Rate": 0.8247422680412371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getRegisterListOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Op", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "Op", ")", ".", "getReg", "(", ")", ";", "bool", "SPRRegs", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "bool", "DPRRegs", "=", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "Reg", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", ";", "if", "(", "SPRRegs", "||", "DPRRegs", ")", "{", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "unsigned", "NumRegs", "=", "(", "MI", ".", "getNumOperands", "(", ")", "-", "Op", ")", "&", "<NUM_LIT>", ";", "Binary", "|=", "(", "RegNo", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "--", "NumRegs", ";", "if", "(", "SPRRegs", ")", "Binary", "|=", "NumRegs", ";", "else", "Binary", "|=", "NumRegs", "*", "<NUM_LIT>", ";", "}", "else", "{", "const", "MCRegisterInfo", "&", "MRI", "=", "*", "CTX", ".", "getRegisterInfo", "(", ")", ";", "assert", "(", "is_sorted", "(", "drop_begin", "(", "MI", ",", "Op", ")", ",", "[", "&", "]", "(", "const", "MCOperand", "&", "LHS", ",", "const", "MCOperand", "&", "RHS", ")", "{", "return", "MRI", ".", "getEncodingValue", "(", "LHS", ".", "getReg", "(", ")", ")", "<", "MRI", ".", "getEncodingValue", "(", "RHS", ".", "getReg", "(", ")", ")", ";", "}", ")", ")", ";", "for", "(", "unsigned", "I", "=", "Op", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "RegNo", "=", "MRI", ".", "getEncodingValue", "(", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "(", ")", ")", ";", "Binary", "|=", "<NUM_LIT>", "<<", "RegNo", ";", "}"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter15", "Func": "getRegisterListOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18599, "Length": 269, "Cover_Rate": 0.9471830985915493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>65816AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "WDC65816AsmPrinter", "Func": "WDC65816AsmPrinter", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18600, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FeatureBitset", "getRequiredFeatures", "(", ")", "const", "{"], "ground_truth": ["return", "FeaturesRequired", ";"], "File": "AArch64BaseInfo (2)1", "Func": "getRequiredFeatures", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18601, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "<NUM_LIT>", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter18", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18602, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Mask", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", ".", "in<ISA_LIT>16HardFloat", "(", ")", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "StringRef", "Sym", "=", "G", "->", "getGlobal", "(", ")", "->", "getName", "(", ")", ";", "Function", "*", "F", "=", "G", "->", "getGlobal", "(", ")", "->", "getParent", "(", ")", "->", "getFunction", "(", "Sym", ")", ";", "if", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "Mask", "=", "<ISA_LIT>RegisterInfo", "::", "get<ISA_LIT>16RetHelperMask", "(", ")", ";", "}", "}", "}", "Ops", ".", "push_back", "(", "CLI", ".", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering26", "Func": "getOpndList", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18603, "Length": 118, "Cover_Rate": 0.3400576368876081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "unsigned", "R12", "=", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "R12", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "R12", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "}", "unsigned", "Opc", "=", "(", "CallConv", "==", "CallingConv", "::", "<ISA_LIT>_INTR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "File": "MSP430ISelLowering19", "Func": "LowerReturn", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18604, "Length": 130, "Cover_Rate": 0.3194103194103194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetNaCl", "(", ")", "const", "{", "return", "TargetTriple", ".", "isOSNaCl", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)", "Func": "isTargetNaCl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18605, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "iter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "MachineBasicBlock", "*", "CondBranchTarget", "=", "iter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "UncondBranch", ".", "first", "!=", "MBB", ".", "rend", "(", ")", ")", "{", "assert", "(", "std", "::", "next", "(", "UncondBranch", ".", "first", ")", "==", "iter", "&&", "<STR_LIT>", ")", ";", "if", "(", "AllowModify", "&&", "MBB", ".", "isLayoutSuccessor", "(", "CondBranchTarget", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "unsigned", "BNCC", "=", "GetCondBranchFromCond", "(", "BranchCode", ")", ";", "BuildMI", "(", "MBB", ",", "*", "UncondBranch", ".", "first", ",", "MBB", ".", "rfindDebugLoc", "(", "iter", ")", ",", "get", "(", "BNCC", ")", ")", ".", "addMBB", "(", "UncondBranch", ".", "second", ")", ";", "EraseList", ".", "push_back", "(", "*", "iter", ")", ";", "EraseList", ".", "push_back", "(", "*", "UncondBranch", ".", "first", ")", ";", "TBB", "=", "UncondBranch", ".", "second", ";", "FBB", "=", "nullptr", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "}", "else", "{", "TBB", "=", "CondBranchTarget", ";", "FBB", "=", "UncondBranch", ".", "second", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "}", "UncondBranch", "=", "{", "MBB", ".", "rend", "(", ")", ",", "nullptr", "}", ";", "continue", ";", "}", "TBB", "=", "CondBranchTarget", ";", "FBB", "=", "nullptr", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "auto", "OldBranchCode", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "iter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";"], "ground_truth": ["auto", "NewTBB", "=", "iter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "File": "M68kInstrInfo (2)", "Func": "AnalyzeBranchImpl", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18606, "Length": 295, "Cover_Rate": 0.4462934947049924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "DstIsDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "SrcIsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "SrcReg", "!=", "<STR_LIT>", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "MF", "->", "getRegInfo", "(", ")", ".", "getRegClass", "(", "SrcReg", ")", ";", "unsigned", "CopyOpc", "=", "(", "RC", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CopyOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "SrcIsKill", ")", ")", ";", "}", "unsigned", "OpOpc", "=", "<NUM_LIT>", ";", "bool", "NeedPred", "=", "false", ",", "NeedCC", "=", "false", ",", "NeedOp3", "=", "false", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "OpOpc", "=", "<STR_LIT>", ";", "NeedPred", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "OpOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "OpOpc", "=", "<STR_LIT>", ";", "NeedPred", "=", "true", ";", "NeedCC", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "OpOpc", "=", "<STR_LIT>", ";", "NeedPred", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "OpOpc", "=", "<STR_LIT>", ";", "NeedPred", "=", "true", ";", "NeedCC", "=", "true", ";", "NeedOp3", "=", "true", ";", "break", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "OpOpc", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "OpOpc", "==", "<STR_LIT>", ")", "AddDefaultT1CC", "(", "MIB", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NeedOp3", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "NeedPred", ")", "AddDefaultPred", "(", "MIB", ")", ";"], "ground_truth": ["if", "(", "NeedCC", ")", "AddDefaultCC", "(", "MIB", ")", ";"], "File": "ARMISelLowering33", "Func": "EmitInstrWithCustomInserter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18607, "Length": 291, "Cover_Rate": 0.35018050541516244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";"], "ground_truth": ["if", "(", "IsPairwise", "||", "!", "ST", "->", "hasVOP3PInsts", "(", ")", "||", "OrigTy", ".", "getScalarSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "Ty", ",", "IsPairwise", ")", ";"], "File": "AMDGPUTargetTransformInfo15", "Func": "getArithmeticReductionCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18608, "Length": 43, "Cover_Rate": 0.48863636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Val", "->", "getType", "(", ")", ")", ")", "return", "false", ";", "ArgInfo", "OrigRetInfo", "(", "VRegs", ",", "Val", "->", "getType", "(", ")", ")", ";", "setArgFlags", "(", "OrigRetInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitRetInfos", ";", "splitToValueTypes", "(", "OrigRetInfo", ",", "SplitRetInfos", ",", "MF", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";"], "ground_truth": ["OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "Ret", ",", "AssignFn", ")", ";"], "File": "ARMCallLowering", "Func": "lowerReturnVal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18609, "Length": 110, "Cover_Rate": 0.5945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "k", ";", "bool", "neon", "=", "false", ";", "bool", "mve", "=", "false", ";", "if", "(", "IN_RANGE", "(", "fcode", ",", "ARM_BUILTIN_VFP_BASE", ",", "ARM_BUILTIN_ACLE_BASE", "-", "<NUM_LIT>", ")", ")", "neon", "=", "true", ";", "if", "(", "IN_RANGE", "(", "fcode", ",", "ARM_BUILTIN_MVE_BASE", ",", "ARM_BUILTIN_MAX", "-", "<NUM_LIT>", ")", ")", "mve", "=", "true", ";", "is_void", "=", "!", "!", "(", "d", "->", "qualifiers", "[", "<NUM_LIT>", "]", "&", "qualifier_void", ")", ";", "num_args", "+=", "is_void", ";", "for", "(", "k", "=", "<NUM_LIT>", ";", "k", "<", "num_args", ";", "k", "++", ")", "{", "int", "qualifiers_k", "=", "k", ";", "int", "operands_k", "=", "k", "-", "is_void", ";", "int", "expr_args_k", "=", "k", "-", "<NUM_LIT>", ";", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_lane_index", ")", "args", "[", "k", "]", "=", "ARG_BUILTIN_LANE_INDEX", ";"], "ground_truth": ["else", "if", "(", "d", "->", "qualifiers", "[", "qualifiers_k", "]", "&", "qualifier_lane_pair_index", ")", "args", "[", "k", "]", "=", "ARG_BUILTIN_LANE_PAIR_INDEX", ";"], "File": "arm-builtins", "Func": "arm_expand_builtin_1", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18610, "Length": 136, "Cover_Rate": 0.33915211970074816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddsubps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_fmaddsub_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18611, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vddupq_u32", "(", "uint32_t", "*", "__a", ",", "const", "int", "__imm", ")", "{", "return", "__arm_vddupq_wb_u32", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vddupq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18612, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "subset", "==", "superset", ")", "return", "true", ";"], "ground_truth": ["else", "return", "(", "subset", "==", "ADDR_SPACE_GENERIC", "&&", "superset", "==", "ADDR_SPACE_FAR", ")", ";"], "File": "m32c", "Func": "m32c_addr_space_subset_p", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18613, "Length": 21, "Cover_Rate": 0.38181818181818183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "int", "bpf_helper_code", "(", "const", "char", "*", "name", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "BPF_BUILTIN_HELPER_MAX", ";", "++", "i", ")", "if", "(", "strcmp", "(", "name", ",", "bpf_helper_names", "[", "i", "]", ")", "==", "<NUM_LIT>", ")", "return", "i", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "bpf", "Func": "bpf_helper_code", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 18614, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "orig_arch_string", "=", "opts", "->", "x_ix86_arch_string", ";", "const", "char", "*", "orig_tune_string", "=", "opts", "->", "x_ix86_tune_string", ";", "enum", "fpmath_unit", "orig_fpmath_set", "=", "opts_set", "->", "x_ix86_fpmath", ";", "enum", "prefer_vector_width", "orig_pvw_set", "=", "opts_set", "->", "x_prefer_vector_width_type", ";", "enum", "prefer_vector_width", "orig_ix86_move_max_set", "=", "opts_set", "->", "x_ix86_move_max", ";", "enum", "prefer_vector_width", "orig_ix86_store_max_set", "=", "opts_set", "->", "x_ix86_store_max", ";", "int", "orig_tune_defaulted", "=", "ix86_tune_defaulted", ";", "int", "orig_arch_specified", "=", "ix86_arch_specified", ";", "char", "*", "option_strings", "[", "IX86_FUNCTION_SPECIFIC_MAX", "]", "=", "{", "NULL", ",", "NULL", "}", ";", "tree", "t", "=", "NULL_TREE", ";", "struct", "cl_target_option", "*", "def", "=", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ";", "struct", "gcc_options", "enum_opts_set", ";", "memset", "(", "&", "enum_opts_set", ",", "<NUM_LIT>", ",", "sizeof", "(", "enum_opts_set", ")", ")", ";", "if", "(", "!", "ix86_valid_target_attribute_inner_p", "(", "fndecl", ",", "args", ",", "option_strings", ",", "opts", ",", "opts_set", ",", "&", "enum_opts_set", ",", "target_clone_attr", ")", ")", "return", "error_mark_node", ";", "if", "(", "opts", "->", "x_ix86_isa_flags", "!=", "def", "->", "x_ix86_isa_flags", "||", "opts", "->", "x_ix86_isa_flags2", "!=", "def", "->", "x_ix86_isa_flags2", "||", "opts", "->", "x_target_flags", "!=", "def", "->", "x_target_flags", "||", "option_strings", "[", "IX86_FUNCTION_SPECIFIC_ARCH", "]", "||", "option_strings", "[", "IX86_FUNCTION_SPECIFIC_TUNE", "]", "||", "enum_opts_set", ".", "x_ix86_fpmath", "||", "enum_opts_set", ".", "x_prefer_vector_width_type", ")", "{", "if", "(", "option_strings", "[", "IX86_FUNCTION_SPECIFIC_ARCH", "]", ")", "opts", "->", "x_ix86_arch_string", "=", "ggc_strdup", "(", "option_strings", "[", "IX86_FUNCTION_SPECIFIC_ARCH", "]", ")", ";", "else", "if", "(", "!", "orig_arch_specified", ")", "opts", "->", "x_ix86_arch_string", "=", "NULL", ";", "if", "(", "option_strings", "[", "IX86_FUNCTION_SPECIFIC_TUNE", "]", ")", "opts", "->", "x_ix86_tune_string", "=", "ggc_strdup", "(", "option_strings", "[", "IX86_FUNCTION_SPECIFIC_TUNE", "]", ")", ";", "else", "if", "(", "orig_tune_defaulted", ")", "opts", "->", "x_ix86_tune_string", "=", "NULL", ";", "if", "(", "enum_opts_set", ".", "x_ix86_fpmath", ")", "opts_set", "->", "x_ix86_fpmath", "=", "(", "enum", "fpmath_unit", ")", "<NUM_LIT>", ";", "if", "(", "enum_opts_set", ".", "x_prefer_vector_width_type", ")", "opts_set", "->", "x_prefer_vector_width_type", "=", "(", "enum", "prefer_vector_width", ")", "<NUM_LIT>", ";", "bool", "r", "=", "ix86_option_override_internal", "(", "false", ",", "opts", ",", "opts_set", ")", ";", "if", "(", "!", "r", ")", "{", "release_options_strings", "(", "option_strings", ")", ";", "return", "error_mark_node", ";", "}", "ix86_add_new_builtins", "(", "opts", "->", "x_ix86_isa_flags", ",", "opts", "->", "x_ix86_isa_flags2", ")", ";", "enum", "excess_precision", "orig_ix86_excess_precision", "=", "opts", "->", "x_ix86_excess_precision", ";", "bool", "orig_ix86_unsafe_math_optimizations", "=", "opts", "->", "x_ix86_unsafe_math_optimizations", ";", "opts", "->", "x_ix86_excess_precision", "=", "opts", "->", "x_flag_excess_precision", ";", "opts", "->", "x_ix86_unsafe_math_optimizations", "=", "opts", "->", "x_flag_unsafe_math_optimizations", ";", "t", "=", "build_target_option_node", "(", "opts", ",", "opts_set", ")", ";", "opts", "->", "x_ix86_arch_string", "=", "orig_arch_string", ";"], "ground_truth": ["opts", "->", "x_ix86_tune_string", "=", "orig_tune_string", ";"], "File": "i386-options", "Func": "ix86_valid_target_attribute_tree", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18615, "Length": 357, "Cover_Rate": 0.8380281690140845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{"], "ground_truth": ["return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";"], "File": "TeakOptimizeMovImmPass", "Func": "getRequiredProperties", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18616, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Base", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Scale", ")", "==", "Bytes", "&&", "llvm", "::", "getInstrPredicate", "(", "MI", ",", "MyPredReg", ")", "==", "Pred", "&&", "MyPredReg", "==", "PredReg", ")", ")", "return", "false", ";"], "ground_truth": ["return", "CheckCPSRDef", "?", "!", "definesCPSR", "(", "MI", ")", ":", "true", ";"], "File": "ARMLoadStoreOptimizer99", "Func": "isMatchingDecrement", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18617, "Length": 77, "Cover_Rate": 0.39690721649484534, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pblendw256", "(", "(", "__v16hi", ")", "__X", ",", "(", "__v16hi", ")", "__Y", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_blend_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18618, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "break", ";", "}", "}", "const", "MachineOperand", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mod", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "if", "(", "Src1", "&&", "(", "!", "isVGPR", "(", "Src1", ",", "TRI", ",", "MRI", ")", "||", "(", "Src1Mod", "&&", "Src1Mod", "->", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ")", "return", "false", ";"], "ground_truth": ["return", "!", "TII", "->", "hasModifiersSet", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", ";"], "File": "SIShrinkInstructions6", "Func": "canShrink", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18619, "Length": 117, "Cover_Rate": 0.4431818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "Less", ")", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "<ISA_LIT>FormMemoryClausesID", ")", ";", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "<ISA_LIT>LowerControlFlowID", ",", "false", ")", ";", "if", "(", "EnableDCEInRA", ")", "insertPass", "(", "&", "DetectDeadLanesID", ",", "&", "DeadMachineInstructionElimID", ")", ";"], "ground_truth": ["TargetPassConfig", "::", "addOptimizedRegAlloc", "(", ")", ";"], "File": "AMDGPUTargetMachine74", "Func": "addOptimizedRegAlloc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18620, "Length": 51, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCSubtargetInfo", "*", "createMandarinMCSubtargetInfo", "(", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";"], "ground_truth": ["InitMandarinMCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";"], "File": "MandarinMCTargetDesc", "Func": "createMandarinMCSubtargetInfo", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18621, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_packs_pi32", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_packssdw", "(", "(", "__v2si", ")", "__m1", ",", "(", "__v2si", ")", "__m2", ")", ";"], "File": "mmintrin4", "Func": "_mm_packs_pi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18622, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmulxs_laneq_f32", "(", "float32_t", "__a", ",", "float32x4_t", "__v", ",", "const", "int", "__lane", ")", "{", "return", "vmulxs_f32", "(", "__a", ",", "__aarch64_vget_lane_any", "(", "__v", ",", "__lane", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vmulxs_laneq_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18623, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_broadcast_ss", "(", "float", "const", "*", "__X", ")", "{"], "ground_truth": ["return", "(", "__m256", ")", "__builtin_ia32_vbroadcastss256", "(", "__X", ")", ";"], "File": "avxintrin", "Func": "_mm256_broadcast_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18624, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "numOp", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "numOp", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";"], "ground_truth": ["if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";"], "File": "TPCInstrInfo", "Func": "hasSRFOrSPRFOperands", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18625, "Length": 55, "Cover_Rate": 0.514018691588785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumBytes", ">=", "IMM_LOW", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "getUpper16", "(", "NumBytes", ")", ">=", "IMM_LOW", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "getUpper16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "getLower16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "std", "::", "string", "msg", ";", "raw_string_ostream", "Msg", "(", "msg", ")", ";", "Msg", "<<", "<STR_LIT>", "<<", "NumBytes", ";", "llvm_report_error", "(", "Msg", ".", "str", "(", ")", ")", ";", "}", "if", "(", "FP", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "AlphaRegisterInfo5", "Func": "emitPrologue", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18626, "Length": 175, "Cover_Rate": 0.33980582524271846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "unsigned", "Width", ";"], "ground_truth": ["return", "getMemOpBaseRegImmOfsWidth", "(", "LdSt", ",", "BaseReg", ",", "Offset", ",", "Width", ",", "TRI", ")", ";"], "File": "AArch64InstrInfo18", "Func": "getMemOpBaseRegImmOfs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18627, "Length": 52, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vtst_u64", "(", "uint64x1_t", "__a", ",", "uint64x1_t", "__b", ")", "{", "return", "(", "uint64x1_t", ")", "{", "(", "__a", "[", "<NUM_LIT>", "]", "&", "__b", "[", "<NUM_LIT>", "]", ")", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtst_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18628, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "PredOpc", "=", "getCondOpcode", "(", "Opc", ",", "invertJump", ")", ";", "MachineInstrBuilder", "T", "=", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "get", "(", "PredOpc", ")", ")", ";", "unsigned", "NOp", "=", "<NUM_LIT>", ",", "NumOps", "=", "MI", "->", "getNumOperands", "(", ")", ";", "while", "(", "NOp", "<", "NumOps", ")", "{", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "NOp", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", "||", "Op", ".", "isImplicit", "(", ")", ")", "break", ";", "T", ".", "addOperand", "(", "Op", ")", ";", "NOp", "++", ";", "}", "unsigned", "PredReg", ",", "PredRegPos", ",", "PredRegFlags", ";", "bool", "GotPredReg", "=", "getPredReg", "(", "Cond", ",", "PredReg", ",", "PredRegPos", ",", "PredRegFlags", ")", ";"], "ground_truth": ["(", "void", ")", "GotPredReg", ";"], "File": "HexagonInstrInfo", "Func": "PredicateInstruction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18629, "Length": 139, "Cover_Rate": 0.3839779005524862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "assert", "(", "getCurrentSection", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Emitter", ")", "AddEncodingComment", "(", "Inst", ")", ";", "if", "(", "ShowInst", ")", "{", "Inst", ".", "dump_pretty", "(", "GetCommentOS", "(", ")", ",", "&", "MAI", ",", "InstPrinter", ".", "get", "(", ")", ",", "<STR_LIT>", ")", ";", "GetCommentOS", "(", ")", "<<", "<STR_LIT>", ";", "}", "if", "(", "InstPrinter", ")", "InstPrinter", "->", "printInst", "(", "&", "Inst", ",", "OS", ")", ";"], "ground_truth": ["else", "Inst", ".", "print", "(", "OS", ",", "&", "MAI", ")", ";"], "File": "PTXMCAsmStreamer1", "Func": "EmitInstruction", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18630, "Length": 86, "Cover_Rate": 0.945054945054945, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSDWASdst", "(", ")", "const", "{"], "ground_truth": ["return", "HasSDWASdst", ";"], "File": "AMDGPUSubtarget", "Func": "hasSDWASdst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18631, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_floatunsv2siv2sf", "(", "(", "int32x2_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcvt_f32_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18632, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "NewOperands", ";", "unsigned", "NumOperands", "=", "C", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumOperands", ";", "++", "i", ")", "{", "Value", "*", "Operand", "=", "C", "->", "getOperand", "(", "i", ")", ";", "Value", "*", "NewOperand", "=", "remapConstant", "(", "M", ",", "F", ",", "cast", "<", "Constant", ">", "(", "Operand", ")", ",", "Builder", ")", ";", "OperandChanged", "|=", "Operand", "!=", "NewOperand", ";", "NewOperands", ".", "push_back", "(", "NewOperand", ")", ";", "}", "if", "(", "!", "OperandChanged", ")", "{", "return", "C", ";", "}", "unsigned", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ICmp", ":", "return", "Builder", ".", "CreateICmp", "(", "CmpInst", "::", "Predicate", "(", "C", "->", "getPredicate", "(", ")", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "case", "Instruction", "::", "FCmp", ":", "assert", "(", "false", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "C", ";", "case", "Instruction", "::", "ExtractElement", ":", "return", "Builder", ".", "CreateExtractElement", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "case", "Instruction", "::", "InsertElement", ":", "return", "Builder", ".", "CreateInsertElement", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "case", "Instruction", "::", "ShuffleVector", ":", "return", "Builder", ".", "CreateShuffleVector", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ")", ";", "case", "Instruction", "::", "ExtractValue", ":", "return", "Builder", ".", "CreateExtractValue", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "C", "->", "getIndices", "(", ")", ")", ";", "case", "Instruction", "::", "InsertValue", ":", "return", "Builder", ".", "CreateInsertValue", "(", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "C", "->", "getIndices", "(", ")", ")", ";", "case", "Instruction", "::", "GetElementPtr", ":"], "ground_truth": ["return", "cast", "<", "GEPOperator", ">", "(", "C", ")", "->", "isInBounds", "(", ")", "?", "Builder", ".", "CreateGEP", "(", "cast", "<", "GEPOperator", ">", "(", "C", ")", "->", "getSourceElementType", "(", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "makeArrayRef", "(", "&", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NumOperands", "-", "<NUM_LIT>", ")", ")", ":", "Builder", ".", "CreateInBoundsGEP", "(", "cast", "<", "GEPOperator", ">", "(", "C", ")", "->", "getSourceElementType", "(", ")", ",", "NewOperands", "[", "<NUM_LIT>", "]", ",", "makeArrayRef", "(", "&", "NewOperands", "[", "<NUM_LIT>", "]", ",", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";"], "File": "NVPTXGenericToNVVM24", "Func": "remapConstantExpr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18633, "Length": 361, "Cover_Rate": 0.7106299212598425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "const", "MCRegisterInfo", "*", "RI", "=", "Dis", "->", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MCRegister", "Reg", "=", "RI", "->", "getMatchingSuperReg", "(", "<STR_LIT>", "+", "RegNo", ",", "<STR_LIT>", ",", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "RISCVDisassembler8", "Func": "DecodeVRM2RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18634, "Length": 67, "Cover_Rate": 0.5775862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "ia64_get_reg_raw_mode", "(", "int", "regno", ")", "{", "if", "(", "FR_REGNO_P", "(", "regno", ")", ")", "return", "XFmode", ";", "return", "default_get_reg_raw_mode", "(", "regno", ")", ";"], "ground_truth": ["}"], "File": "ia644", "Func": "ia64_get_reg_raw_mode", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18635, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasV8Ops", "=", "false", ";", "HasVFPv2", "=", "false", ";", "HasVFPv3", "=", "false", ";", "HasVFPv4", "=", "false", ";", "HasFP<ISA_LIT>v8", "=", "false", ";", "HasNEON", "=", "false", ";", "UseNEONForSinglePrecisionFP", "=", "false", ";", "UseMulOps", "=", "UseFusedMulOps", ";", "SlowFPVMLx", "=", "false", ";", "HasVMLxForwarding", "=", "false", ";", "SlowFPBrcc", "=", "false", ";", "InThumbMode", "=", "false", ";", "HasThumb2", "=", "false", ";", "No<ISA_LIT>", "=", "false", ";", "PostRAScheduler", "=", "false", ";", "IsR9Reserved", "=", "ReserveR9", ";", "UseMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideIn<ISA_LIT>", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "AllowsUnalignedMem", "=", "false", ";", "Thumb2DSP", "=", "false", ";"], "ground_truth": ["UseNaClTrap", "=", "false", ";"], "File": "ARMSubtarget72", "Func": "initializeEnvironment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18636, "Length": 144, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "Kind", "=", "VK_<ISA_LIT>_HIGHEST", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "new", "(", "Ctx", ")", "<ISA_LIT>MCExpr", "(", "Kind", ",", "Expr", ")", ";"], "File": "MipsMCExpr (2)", "Func": "create", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18637, "Length": 33, "Cover_Rate": 0.3473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DCRegisterSema", "::", "FinalizeBasicBlock", "(", ")", ";", "clearCCSF", "(", ")", ";"], "ground_truth": ["}"], "File": "X86RegisterSema", "Func": "FinalizeBasicBlock", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18638, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{"], "ground_truth": ["}"], "File": "AVRTargetMachine2", "Func": "addPreSched2", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18639, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "AM", ".", "Base", ";", "if", "(", "!", "Base", ".", "getNode", "(", ")", ")", "Base", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "else", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int64_t", "FrameIndex", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FrameIndex", ",", "VT", ")", ";", "Base", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Offset", ",", "SDLoc", "(", "Base", ")", ",", "VT", ")", ";", "return", ";", "}", "else", "if", "(", "Base", ".", "getValueType", "(", ")", "!=", "VT", ")", "{", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "Base", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Base", ")", ";", "SDValue", "Trunc", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Base", ")", ";", "insertDAGNode", "(", "CurDAG", ",", "Base", ".", "getNode", "(", ")", ",", "Trunc", ")", ";", "Base", "=", "Trunc", ";", "}"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "AM", ".", "Offset", ",", "SDLoc", "(", "Base", ")", ",", "VT", ")", ";"], "File": "RISCVISelDAGToDAG (2)", "Func": "getAddressOperands", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18640, "Length": 172, "Cover_Rate": 0.8472906403940886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfmaddcph512_mask_round", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__C", ",", "(", "__v32hf", ")", "__D", ",", "__B", ",", "__E", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_mask_fmadd_round_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18641, "Length": 27, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Tmp", "=", "b", ".", "XOR", "(", "A1", ",", "A2", ")", ";"], "ground_truth": ["return", "b", ".", "IFH1", "(", "b", ".", "HiMask", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "b", ".", "XOR", "(", "Tmp", ",", "b", ".", "SHL", "<", "<NUM_LIT>", ">", "(", "b", ".", "AND", "(", "A1", ",", "A2", ")", ")", ")", ",", "Tmp", ")", ";"], "File": "ParabixGeneratedFuncs", "Func": "GENLowerADD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18642, "Length": 53, "Cover_Rate": 0.363013698630137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "unsigned", "NumElts", "=", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "EVT", "MaskVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumElts", ")", ";", "SDValue", "Mask", "=", "combineBitcastvxi1", "(", "DAG", ",", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ",", "dl", ",", "Subtarget", ")", ";", "if", "(", "!", "Mask", "&&", "TLI", ".", "isTypeLegal", "(", "SrcOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ")", ")", "Mask", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "SrcOps", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Mask", ")", "{", "APInt", "AllBits", "=", "APInt", "::", "getNullValue", "(", "NumElts", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "<STR_LIT>", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "AllBits", ",", "dl", ",", "MaskVT", ")", ",", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "R", "=", "combineCompareEqual", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "FPLogic", "=", "convertIntLogicToFPLogic", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "FPLogic", ";", "if", "(", "SDValue", "R", "=", "canonicalizeBitSelect", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";", "if", "(", "SDValue", "R", "=", "combineLogicBlendIntoPBLENDV", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";"], "ground_truth": ["if", "(", "SDValue", "R", "=", "combineOrShiftToFunnelShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "R", ";"], "File": "X86ISelLowering (2)6", "Func": "combineOr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18643, "Length": 245, "Cover_Rate": 0.5179704016913319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "memory_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "register_or_zero_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "lm32", "Func": "lm32_move_ok", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18644, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isDirectJump", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "ground_truth": ["return", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "HexagonVLIWPacketizer (2)1", "Func": "isDirectJump", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18645, "Length": 19, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Flag", ")", ";"], "ground_truth": ["else", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "MipsISelLowering93", "Func": "LowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18646, "Length": 144, "Cover_Rate": 0.36272040302267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";"], "ground_truth": ["reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";"], "File": "SIRegisterInfo85", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18647, "Length": 166, "Cover_Rate": 0.3656387665198238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "basic_block", "*", "bbs", ";", "rtx_insn", "*", "insn", ";", "unsigned", "i", ";", "unsigned", "mem_count", "=", "<NUM_LIT>", ";", "if", "(", "s390_tune", "!=", "PROCESSOR_2097_Z10", "&&", "s390_tune", "!=", "PROCESSOR_2817_Z196", "&&", "s390_tune", "!=", "PROCESSOR_2827_ZEC12", ")", "return", "nunroll", ";", "bbs", "=", "get_loop_body", "(", "loop", ")", ";", "subrtx_iterator", "::", "array_type", "array", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "loop", "->", "num_nodes", ";", "i", "++", ")", "FOR_BB_INSNS", "(", "bbs", "[", "i", "]", ",", "insn", ")", "if", "(", "INSN_P", "(", "insn", ")", "&&", "INSN_CODE", "(", "insn", ")", "!=", "-", "<NUM_LIT>", ")", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "NONCONST", ")", "if", "(", "MEM_P", "(", "*", "iter", ")", ")", "mem_count", "+=", "<NUM_LIT>", ";", "free", "(", "bbs", ")", ";", "if", "(", "mem_count", "==", "<NUM_LIT>", ")", "return", "nunroll", ";", "switch", "(", "loop_depth", "(", "loop", ")", ")", "{", "case", "<NUM_LIT>", ":", "return", "MIN", "(", "nunroll", ",", "<NUM_LIT>", "/", "mem_count", ")", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "s3904", "Func": "s390_loop_unroll_adjust", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18648, "Length": 147, "Cover_Rate": 0.7989130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pbroadcastd256_gpr_mask", "(", "__A", ",", "(", "__v8si", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_set1_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18649, "Length": 17, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "unsigned", ">", "regList", ";", "for", "(", "auto", "&", "rec", ":", "regRecord", ")", "{"], "ground_truth": ["if", "(", "rec", ".", "fName", "==", "fName", "&&", "rec", ".", "reg", ">=", "<STR_LIT>", "&&", "rec", ".", "reg", "<=", "<STR_LIT>", ")", "regList", ".", "push_back", "(", "rec", ".", "reg", ")", ";"], "File": "TriCoreCallingConvHook", "Func": "getNextAddrRegs", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18650, "Length": 46, "Cover_Rate": 0.45544554455445546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CFSize", ">=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "/", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";"], "File": "Thumb1FrameInfo", "Func": "hasReservedCallFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18651, "Length": 33, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vldrbq_z_sv16qi", "(", "(", "__builtin_neon_qi", "*", ")", "__base", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vldrbq_z_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18652, "Length": 13, "Cover_Rate": 0.5416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", "Options", ".", "UseInitArray", ")", ";", "SmallDataSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getDataRel", "(", ")", ")", ";"], "ground_truth": ["SmallBSSSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getBSS", "(", ")", ")", ";"], "File": "MipsTargetObjectFile35", "Func": "Initialize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18653, "Length": 76, "Cover_Rate": 0.7676767676767676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "GVIsIndirectSymbol", "(", "GlobalValue", "*", "GV", ",", "Reloc", "::", "Model", "RelocM", ")", "const", "{", "if", "(", "RelocM", "==", "Reloc", "::", "Static", ")", "return", "false", ";", "bool", "isDecl", "=", "GV", "->", "isDeclaration", "(", ")", "&&", "!", "GV", "->", "isMaterializable", "(", ")", ";", "if", "(", "!", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "->", "hasLocalLinkage", "(", ")", "||", "GV", "->", "hasHiddenVisibility", "(", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMSubtarget48", "Func": "GVIsIndirectSymbol", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18654, "Length": 74, "Cover_Rate": 0.4567901234567901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "ENCODING_REG", ":", "translateRegister", "(", "mcInst", ",", "insn", ".", "reg", ")", ";", "return", "false", ";", "case", "ENCODING_RM", ":", "return", "translateRM", "(", "mcInst", ",", "operand", ",", "insn", ")", ";", "case", "ENCODING_CB", ":", "case", "ENCODING_CW", ":", "case", "ENCODING_CD", ":", "case", "ENCODING_CP", ":", "case", "ENCODING_CO", ":", "case", "ENCODING_CT", ":", "debug", "(", "<STR_LIT>", ")", ";", "return", "true", ";", "case", "ENCODING_IB", ":", "case", "ENCODING_IW", ":", "case", "ENCODING_ID", ":", "case", "ENCODING_IO", ":", "case", "ENCODING_Iv", ":", "case", "ENCODING_Ia", ":", "translateImmediate", "(", "mcInst", ",", "insn", ".", "immediates", "[", "insn", ".", "numImmediatesTranslated", "++", "]", ",", "operand", ",", "insn", ")", ";", "return", "false", ";", "case", "ENCODING_RB", ":", "case", "ENCODING_RW", ":", "case", "ENCODING_RD", ":", "case", "ENCODING_RO", ":", "translateRegister", "(", "mcInst", ",", "insn", ".", "opcodeRegister", ")", ";", "return", "false", ";"], "ground_truth": ["case", "ENCODING_I", ":"], "File": "X86Disassembler16", "Func": "translateOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18655, "Length": 131, "Cover_Rate": 0.5900900900900901, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DSBT", ")", "{", "struct", "cgraph_local_info", "*", "this_func", ";", "if", "(", "!", "decl", ")", "return", "false", ";", "this_func", "=", "cgraph_node", "::", "local_info", "(", "current_function_decl", ")", ";", "return", "this_func", "->", "local", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "c6x2", "Func": "c6x_function_ok_for_sibcall", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18656, "Length": 36, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "CreateFPImm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18657, "Length": 16, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "CPU", ")", ";"], "ground_truth": ["}"], "File": "Z80AsmBackend", "Func": "createZ80AsmBackend", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18658, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LR", "=", "RegInfo", "->", "getRARegister", "(", ")", ";", "if", "(", "!", "DisableRedZone", "&&", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "||", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "||", "FrameSize", "==", "<NUM_LIT>", ")", "&&", "FrameSize", "<=", "<NUM_LIT>", "&&", "!", "MFI", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", "&&", "!", "MustSaveLR", "(", "MF", ",", "LR", ")", "&&", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "if", "(", "UpdateMF", ")", "MFI", ".", "setStackSize", "(", "<NUM_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "maxCallFrameSize", "=", "MFI", ".", "getMaxCallFrameSize", "(", ")", ";", "unsigned", "minCallFrameSize", "=", "getLinkageSize", "(", ")", ";", "maxCallFrameSize", "=", "std", "::", "max", "(", "maxCallFrameSize", ",", "minCallFrameSize", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "maxCallFrameSize", "=", "(", "maxCallFrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "if", "(", "UpdateMF", ")", "MFI", ".", "setMaxCallFrameSize", "(", "maxCallFrameSize", ")", ";", "FrameSize", "+=", "maxCallFrameSize", ";", "FrameSize", "=", "(", "FrameSize", "+", "AlignMask", ")", "&", "~", "AlignMask", ";", "if", "(", "UpdateMF", ")", "MFI", ".", "setStackSize", "(", "FrameSize", ")", ";", "return", "FrameSize", ";"], "ground_truth": ["}"], "File": "PPCFrameLowering23", "Func": "determineFrameLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18659, "Length": 170, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "ghcCall", "=", "(", "F", "?", "F", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ":", "false", ")", ";", "}", "if", "(", "ghcCall", ")", "{", "return", "CSR_GHC_SaveList", ";"], "ground_truth": ["}"], "File": "ARMBaseRegisterInfo43", "Func": "getCalleeSavedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18660, "Length": 39, "Cover_Rate": 0.4148936170212766, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "Four", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";", "return", "MCBinaryExpr", "::", "createAdd", "(", "Res", ",", "Four", ",", "getContext", "(", ")", ")", ";", "}", "return", "TargetLoweringObjectFileMachO", "::", "getTTypeGlobalReference", "(", "GV", ",", "Encoding", ",", "TM", ",", "MMI", ",", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "X86TargetObjectFile16", "Func": "getTTypeGlobalReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18661, "Length": 48, "Cover_Rate": 0.384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsConstantInSmallSection", "(", "const", "Constant", "*", "CN", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "(", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "useSmallSection", "(", ")", "&&", "LocalSData", "&&", "IsInSmallSection", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "CN", "->", "getType", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetObjectFile35", "Func": "IsConstantInSmallSection", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18662, "Length": 55, "Cover_Rate": 0.9482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshls_s32", "(", "int32_t", "__a", ",", "int32_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_sqshlsi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqshls_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18663, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getMMI", "(", ")", ".", "hasDebugInfo", "(", ")", "||", "MF", ".", "getFunction", "(", ")", ".", "needsUnwindTableEntry", "(", ")", ";"], "ground_truth": ["}"], "File": "ARCRegisterInfo", "Func": "needsFrameMoves", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18664, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasRASv8_4", "(", ")", "const", "{"], "ground_truth": ["return", "HasRASv8_4", ";"], "File": "AArch64Subtarget100", "Func": "hasRASv8_4", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18665, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovlbq", "(", "uint16x8_t", "__a", ")", "{"], "ground_truth": ["return", "__arm_vmovlbq_u16", "(", "__a", ")", ";"], "File": "arm", "Func": "mve___arm_vmovlbq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18666, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ")", "&&", "OpId", "!=", "OP_GS_NOP", ";", "case", "ID_GS_DONE", ":", "return", "OP_GS_FIRST_", "<=", "OpId", "&&", "OpId", "<", "OP_GS_LAST_", ";"], "ground_truth": ["case", "ID_SYSMSG", ":"], "File": "AMDGPUBaseInfo10", "Func": "isValidMsgOp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18667, "Length": 30, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "UseGOTOFF", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg1", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg1", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "Opc", "=", "UseGOTOFF", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "if", "(", "GlobalBaseReg", "==", "<NUM_LIT>", ")", "{", "GlobalBaseReg", "=", "MRI", ".", "createVirtualRegister", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "AFI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "}", "unsigned", "DestReg2", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "VT", ")", ")", ";", "DestReg2", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ",", "<NUM_LIT>", ")", ";", "DestReg1", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg1", ",", "<NUM_LIT>", ")", ";", "GlobalBaseReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg2", ")", ".", "addReg", "(", "DestReg1", ")", ".", "addReg", "(", "GlobalBaseReg", ")", ";"], "ground_truth": ["if", "(", "!", "UseGOTOFF", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "File": "ARMFastISel63", "Func": "ARMLowerPICELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18668, "Length": 219, "Cover_Rate": 0.5809018567639257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Ins", ".", "empty", "(", ")", ")", "return", "NotStructReturn", ";", "const", "<STR_LIT>", "&", "Flags", "=", "Ins", "[", "<NUM_LIT>", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";"], "ground_truth": ["if", "(", "Flags", ".", "isInReg", "(", ")", "||", "IsMCU", ")", "return", "RegStructReturn", ";"], "File": "X86ISelLowering (3)", "Func": "argsAreStructReturn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18669, "Length": 48, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mips_use_ins_ext_p", "(", "rtx", "op", ",", "HOST_WIDE_INT", "width", ",", "HOST_WIDE_INT", "bitpos", ")", "{", "if", "(", "!", "ISA_HAS_EXT_INS", "||", "!", "register_operand", "(", "op", ",", "VOIDmode", ")", "||", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op", ")", ")", ">", "BITS_PER_WORD", ")", "return", "false", ";", "if", "(", "!", "IN_RANGE", "(", "width", ",", "<NUM_LIT>", ",", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op", ")", ")", "-", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "bitpos", "<", "<NUM_LIT>", "||", "bitpos", "+", "width", ">", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_use_ins_ext_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18670, "Length": 87, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "else", "if", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "MCB", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "bool", "doneShuffling", "=", "false", ";", "while", "(", "possibleDuplexes", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "(", "!", "doneShuffling", ")", ")", "{", "DuplexCandidate", "duplexToTry", "=", "possibleDuplexes", ".", "pop_back_val", "(", ")", ";", "MCInst", "Attempt", "(", "MCB", ")", ";", "<ISA_LIT>MCInstrInfo", "::", "replaceDuplex", "(", "Context", ",", "Attempt", ",", "duplexToTry", ")", ";", "<ISA_LIT>MCShuffler", "MCS", "(", "Context", ",", "false", ",", "MCII", ",", "STI", ",", "Attempt", ")", ";", "if", "(", "MCS", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "MCS", ".", "copyTo", "(", "MCB", ")", ";", "return", "false", ";", "}", "doneShuffling", "=", "MCS", ".", "reshuffleTo", "(", "MCB", ")", ";", "if", "(", "doneShuffling", ")", "break", ";"], "ground_truth": ["}"], "File": "HexagonMCShuffler7", "Func": "HexagonMCShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18671, "Length": 128, "Cover_Rate": 0.5565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__a", "+", "(", "__b", "*", "__aarch64_vget_lane_any", "(", "__c", ",", "__lane", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmla_lane_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18672, "Length": 17, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", "->", "use_begin", "(", ")", ",", "UE", "=", "Op", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "unsigned", "UOpNo", "=", "UI", ".", "getOperandNo", "(", ")", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "User", "->", "hasOneUse", "(", ")", ")", "{"], "ground_truth": ["UOpNo", "=", "User", "->", "use_begin", "(", ")", ".", "getOperandNo", "(", ")", ";"], "File": "X86ISelLowering (2)", "Func": "hasNonFlagsUse", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18673, "Length": 74, "Cover_Rate": 0.524822695035461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isDarwinABI", "||", "is<ISA_LIT>64", ")", "return", "(", "isELFv2ABI", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "*", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "PPCFrameLowering21", "Func": "getLinkageSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18674, "Length": 26, "Cover_Rate": 0.6341463414634146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_FPImmediate", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "isFPImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18675, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Op", ".", "getSubReg", "(", ")", "||", "!", "Op", ".", "isUndef", "(", ")", ")", ";", "RegInterval", "Result", ";", "unsigned", "Reg", "=", "TRI", "->", "getEncodingValue", "(", "<STR_LIT>", "(", "Op", ".", "getReg", "(", ")", ",", "*", "ST", ")", ")", ";", "if", "(", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "VGPR0", "&&", "Reg", "<=", "RegisterEncoding", ".", "VGPRL", ")", ";", "Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "VGPR0", ";", "assert", "(", "Result", ".", "first", ">=", "<NUM_LIT>", "&&", "Result", ".", "first", "<", "SQ_MAX_PGM_VGPRS", ")", ";", "}", "else", "if", "(", "TRI", "->", "isSGPRReg", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "assert", "(", "Reg", ">=", "RegisterEncoding", ".", "SGPR0", "&&", "Reg", "<", "SQ_MAX_PGM_SGPRS", ")", ";"], "ground_truth": ["Result", ".", "first", "=", "Reg", "-", "RegisterEncoding", ".", "SGPR0", "+", "NUM_ALL_VGPRS", ";"], "File": "SIInsertWaitcnts1", "Func": "getRegInterval", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18676, "Length": 141, "Cover_Rate": 0.4592833876221498, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "mips_symbol_type", "mips_classify_symbolic_expression", "(", "rtx", "x", ",", "enum", "mips_symbol_context", "context", ")", "{"], "ground_truth": ["rtx", "offset", ";"], "File": "mips", "Func": "mips_classify_symbolic_expression", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18677, "Length": 16, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Record", ".", "push_back", "(", "VE", ".", "getMetadataOrNullID", "(", "N", "->", "getRawDirectory", "(", ")", ")", ")", ";"], "ground_truth": ["Stream", ".", "EmitRecord", "(", "bitc", "::", "METADATA_FILE", ",", "Record", ",", "Abbrev", ")", ";"], "File": "DXILBitcodeWriter", "Func": "writeDIFile", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18678, "Length": 29, "Cover_Rate": 0.34523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "inc", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "<NUM_LIT>", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", "+", "<NUM_LIT>", "*", "inc", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "index", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeVST4LN", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18679, "Length": 268, "Cover_Rate": 0.5214007782101168, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fpclass_ps_mask", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "const", "int", "__imm", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_fpclassps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "__imm", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm_mask_fpclass_ps_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18680, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateMatrixRegister", "(", "unsigned", "RegNum", ",", "unsigned", "ElementWidth", ",", "MatrixKind", "Kind", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_MatrixRegister", ",", "Ctx", ")", ";", "Op", "->", "MatrixReg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "MatrixReg", ".", "ElementWidth", "=", "ElementWidth", ";", "Op", "->", "MatrixReg", ".", "Kind", "=", "Kind", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "AArch64AsmParser1", "Func": "CreateMatrixRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18681, "Length": 80, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ResourcesModel", "&&", "<STR_LIT>", ")", ";", "Packet", ".", "resize", "(", "SchedModel", "->", "getIssueWidth", "(", ")", ")", ";", "Packet", ".", "clear", "(", ")", ";"], "ground_truth": ["ResourcesModel", "->", "clearResources", "(", ")", ";"], "File": "HexagonMachineScheduler15", "Func": "VLIWResourceModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18682, "Length": 30, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmpge_epu64_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq256_mask", "(", "(", "__v4di", ")", "__X", ",", "(", "__v4di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_cmpge_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18683, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "Subtarget", "->", "isTargetEnvMacho", "(", ")", ")", "OutStreamer", ".", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{"], "ground_truth": ["MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86AsmPrinter85", "Func": "EmitStartOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18684, "Length": 68, "Cover_Rate": 0.422360248447205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TargetConst0", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "N", ",", "Result_3", ")", ";", "return", "Result_3", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "RsPd", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "IsIntrinsic", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "N", ",", "RsPd", ")", ";", "return", "RsPd", ";", "}", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "SelectCode", "(", "N", ")", ";"], "File": "HexagonISelDAGToDAG42", "Func": "SelectZeroExtend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18685, "Length": 119, "Cover_Rate": 0.44402985074626866, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "DynsymGOTCompare", "(", "const", "<ISA_LIT>GOT", "&", "pGOT", ")", ":", "m_pGOT", "(", "pGOT", ")", "{"], "ground_truth": ["}"], "File": "MipsLDBackend", "Func": "DynsymGOTCompare", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18686, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo10", "Func": "isAtomicNoRet", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18687, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>ABIInfo", "::", "GetNullPtr", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Cpu0ABIInfo", "Func": "GetNullPtr", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18688, "Length": 11, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Base", ".", "isReg", "(", ")", ")", "{", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "add", "(", "Base", ")", ";", "return", "Reg", ";", "}", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "SystemZISelLowering115", "Func": "forceReg", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18689, "Length": 122, "Cover_Rate": 0.7530864197530864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MSAC", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{"], "ground_truth": ["}"], "File": "X86RegisterInfo33", "Func": "MSAC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18690, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";", "else", "{"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addImm", "(", "Imm1", ")", ".", "addImm", "(", "Imm2", ")", ")", ";"], "File": "ARMFastISel56", "Func": "FastEmitInst_ii", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18691, "Length": 72, "Cover_Rate": 0.4645161290322581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvttps2udq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "_mm512_undefined_epi32", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cvtt_roundps_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18692, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "assert", "(", "(", "NumOps", "==", "<STR_LIT>", "+", "<NUM_LIT>", "||", "NumOps", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "getFPReg", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ")", ";", "bool", "KillsSrc", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Reg", ")", ";", "if", "(", "!", "KillsSrc", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "duplicateToTop", "(", "Reg", ",", "ScratchFPReg", ",", "I", ")", ";", "}", "else", "{", "moveToTop", "(", "Reg", ",", "I", ")", ";", "}", "MI", "->", "RemoveOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "StackTop", "==", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "X86FloatingPoint", "Func": "handleOneArgFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18693, "Length": 271, "Cover_Rate": 0.7832369942196532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{"], "ground_truth": ["storeRegToStack", "(", "MBB", ",", "MBBI", ",", "SrcReg", ",", "isKill", ",", "FrameIndex", ",", "RC", ",", "TRI", ",", "<NUM_LIT>", ")", ";"], "File": "MipsInstrInfo45", "Func": "storeRegToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18694, "Length": 53, "Cover_Rate": 0.9814814814814815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isAMXIntrinsic", "(", "Tile", ")", ")", "return", ";", "auto", "*", "II", "=", "cast", "<", "IntrinsicInst", ">", "(", "Tile", ")", ";", "Value", "*", "Row", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Col", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "ST", ")", ";", "Value", "*", "Stride", "=", "Builder", ".", "getInt64", "(", "<NUM_LIT>", ")", ";", "Value", "*", "I8Ptr", "=", "Builder", ".", "CreateBitCast", "(", "ST", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Builder", ".", "getInt8PtrTy", "(", ")", ")", ";", "std", "::", "array", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "=", "{", "Row", ",", "Col", ",", "I8Ptr", ",", "Stride", ",", "Tile", "}", ";"], "ground_truth": ["Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "None", ",", "Args", ")", ";"], "File": "X86LowerAMXType4", "Func": "combineCastStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18695, "Length": 119, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MachineJumpTableInfo", "::", "EK_Custom32", ";"], "ground_truth": ["}"], "File": "PatmosISelLowering", "Func": "getJumpTableEncoding", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18696, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "__a", "&", "__b", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtstq_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18697, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "createCleanupLocalDynamicTLSPass", "(", ")", "{"], "ground_truth": ["return", "new", "LDTLSCleanup", "(", ")", ";"], "File": "X86InstrInfo (2)", "Func": "createCleanupLocalDynamicTLSPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18698, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_s32_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18699, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", "int", ">", "::", "iterator", "I", "=", "ReturnBBs", ".", "begin", "(", ")", ";", "I", "!=", "ReturnBBs", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MBB", "=", "I", "->", "first", ";", "Cycles", "=", "I", "->", "second", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "assert", "(", "MBB", "->", "size", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", "=", "--", "MBB", "->", "end", "(", ")", ";", "while", "(", "ReturnLoc", "->", "isDebugValue", "(", ")", ")", "--", "ReturnLoc", ";", "assert", "(", "ReturnLoc", "->", "isReturn", "(", ")", "&&", "!", "ReturnLoc", "->", "isCall", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addPadding", "(", "MBB", ",", "ReturnLoc", ",", "Threshold", "-", "Cycles", ")", ";"], "File": "X86PadShortFunction23", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18700, "Length": 116, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "if", "(", "L", ".", "isProperty", "(", ")", ")", "return", "add", "(", "L", ".", "properties", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "L", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "ground_truth": ["const", "Constant", "*", "LC", "=", "L", ".", "Values", "[", "i", "]", ";"], "File": "HexagonConstPropagation", "Func": "meet", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18701, "Length": 53, "Cover_Rate": 0.4344262295081967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FLOAT_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "LOAD_FPU_REGS", ";", "else", "return", "GENERAL_REGS", ";", "}", "return", "rclass", ";"], "ground_truth": ["}"], "File": "pdp11", "Func": "pdp11_preferred_output_reload_class", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18702, "Length": 22, "Cover_Rate": 0.4489795918367347, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__uninit", ")", ")", ";"], "ground_truth": ["return", "__uninit", ";"], "File": "arm", "Func": "mve_types___arm_vuninitializedq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18703, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "MachineMemOperand", "*", "MMO", ")", "{", "return", "MMO", "->", "getFlags", "(", ")", "&", "MOSuppressPair", ";"], "ground_truth": ["}", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "isLdStPairSuppressed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18704, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mbbHasBackEdge", "(", "MachineBasicBlock", "*", "MBB", ",", "SmallPtrSet", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "&", "MBBs", ")", "{", "for", "(", "auto", "<ISA_LIT>", "=", "MBB", "->", "succ_begin", "(", ")", ",", "SE", "=", "MBB", "->", "succ_end", "(", ")", ";", "<ISA_LIT>", "!=", "SE", ";", "++", "<ISA_LIT>", ")", "{", "if", "(", "MBBs", ".", "count", "(", "*", "<ISA_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "mbbHasBackEdge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18705, "Length": 63, "Cover_Rate": 0.9264705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getEndLoc", "(", ")", ";", "RegNo", "=", "tryParseRegister", "(", ")", ";"], "ground_truth": ["return", "(", "RegNo", "==", "(", "unsigned", ")", "-", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "ParseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18706, "Length": 29, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CommentStream", "=", "&", "cStream", ";", "InternalInstruction", "internalInstr", ";", "dlog_t", "loggerFn", "=", "logger", ";", "if", "(", "&", "vStream", "==", "&", "nulls", "(", ")", ")", "loggerFn", "=", "<NUM_LIT>", ";", "int", "ret", "=", "decodeInstruction", "(", "&", "internalInstr", ",", "regionReader", ",", "(", "void", "*", ")", "&", "region", ",", "loggerFn", ",", "(", "void", "*", ")", "&", "vStream", ",", "(", "void", "*", ")", "MII", ",", "address", ",", "fMode", ")", ";", "if", "(", "ret", ")", "{", "size", "=", "internalInstr", ".", "readerCursor", "-", "address", ";", "return", "Fail", ";", "}"], "ground_truth": ["else", "{"], "File": "X86Disassembler18", "Func": "getInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18707, "Length": 83, "Cover_Rate": 0.5886524822695035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "<NUM_LIT>", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "<NUM_LIT>", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "if", "(", "VCCUsed", ")", "MaxSGPR", "+=", "<NUM_LIT>", ";", "if", "(", "FlatUsed", ")", "MaxSGPR", "+=", "<NUM_LIT>", ";", "ProgInfo", ".", "NumVGPR", "=", "MaxVGPR", "+", "<NUM_LIT>", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxSGPR", "+", "<NUM_LIT>", ";", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "<ISA_LIT>Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", ")", ";", "}", "ProgInfo", ".", "NumSGPR", "=", "<ISA_LIT>Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ";", "}", "ProgInfo", ".", "VGPRBlocks", "=", "(", "ProgInfo", ".", "NumVGPR", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "ProgInfo", ".", "SGPRBlocks", "=", "(", "ProgInfo", ".", "NumSGPR", "-", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "MF", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "<NUM_LIT>", ";", "ProgInfo", ".", "DX10Clamp", "=", "<NUM_LIT>", ";", "const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ProgInfo", ".", "ScratchSize", "=", "FrameInfo", "->", "estimateStackSize", "(", "MF", ")", ";", "ProgInfo", ".", "FlatUsed", "=", "FlatUsed", ";", "ProgInfo", ".", "VCCUsed", "=", "VCCUsed", ";", "ProgInfo", ".", "CodeLen", "=", "CodeSize", ";", "unsigned", "LDSAlignShift", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "SEA_ISLANDS", ")", "{", "LDSAlignShift", "=", "<NUM_LIT>", ";", "}", "else", "{", "LDSAlignShift", "=", "<NUM_LIT>", ";", "}", "unsigned", "LDSSpillSize", "=", "MFI", "->", "LDSWaveSpillSize", "*", "MFI", "->", "getMaximumWorkGroupSize", "(", "MF", ")", ";", "ProgInfo", ".", "LDSSize", "=", "MFI", "->", "LDSSize", "+", "LDSSpillSize", ";", "ProgInfo", ".", "LDSBlocks", "=", "RoundUpToAlignment", "(", "ProgInfo", ".", "LDSSize", ",", "<NUM_LIT>", "<<", "LDSAlignShift", ")", ">>", "LDSAlignShift", ";", "unsigned", "ScratchAlignShift", "=", "<NUM_LIT>", ";"], "ground_truth": ["ProgInfo", ".", "ScratchBlocks", "=", "RoundUpToAlignment", "(", "ProgInfo", ".", "ScratchSize", "*", "STM", ".", "getWavefrontSize", "(", ")", ",", "<NUM_LIT>", "<<", "ScratchAlignShift", ")", ">>", "ScratchAlignShift", ";"], "File": "AMDGPUAsmPrinter56", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18708, "Length": 419, "Cover_Rate": 0.4424498416050686, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_OFST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHER", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_HIGHEST", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_CALL_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PCREL_HI16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_PCREL_LO16", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "OS", "<<", "SRE", "->", "getSymbol", "(", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "OS", "<<", "'+'", ";", "OS", "<<", "Offset", ";", "}", "if", "(", "(", "Kind", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_HI", ")", "||", "(", "Kind", "==", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GPOFF_LO", ")", ")", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "Kind", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "OS", "<<", "')'", ";"], "File": "MipsInstPrinter", "Func": "printExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18709, "Length": 163, "Cover_Rate": 0.31346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "y", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "emit_set_insn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18710, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "avr_output_progmem_section_asm_op", "(", "const", "char", "*", "data", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "data", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_output_progmem_section_asm_op", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18711, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "getRegisterTypeName", "(", "unsigned", "RegType", ")", "{", "switch", "(", "RegType", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PTXAsmPrinter3", "Func": "getRegisterTypeName", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18712, "Length": 25, "Cover_Rate": 0.3472222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "bool", "ExtendedInMem", "=", "VA", ".", "isExtInLoc", "(", ")", "&&", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "Indirect", "||", "ExtendedInMem", ")", "ValVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "else", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "unsigned", "Bytes", "=", "Flags", ".", "getByValSize", "(", ")", ";", "if", "(", "Bytes", "==", "<NUM_LIT>", ")", "Bytes", "=", "<NUM_LIT>", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Bytes", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "isImmutable", ",", "true", ")", ";", "return", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "}", "EVT", "ArgVT", "=", "Ins", "[", "i", "]", ".", "ArgVT", ";", "bool", "ScalarizedAndExtendedVector", "=", "ArgVT", ".", "isVector", "(", ")", "&&", "!", "VA", ".", "getLocVT", "(", ")", ".", "isVector", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "ArgVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Flags", ".", "isCopyElisionCandidate", "(", ")", "&&", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Indirect", "&&", "!", "ExtendedInMem", "&&", "!", "ScalarizedAndExtendedVector", ")", "{", "SDValue", "PartAddr", ";", "if", "(", "Ins", "[", "i", "]", ".", "PartOffset", "==", "<NUM_LIT>", ")", "{", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "false", ")", ";", "PartAddr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "return", "DAG", ".", "getLoad", "(", "ValVT", ",", "dl", ",", "Chain", ",", "PartAddr", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "X86ISelLowering (2)5", "Func": "LowerMemArgument", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18713, "Length": 292, "Cover_Rate": 0.40555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", "->", "getParent", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "this", ",", "MF", ")", ")", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "ARMBaseRegisterInfo13", "Func": "materializeFrameBaseRegister", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18714, "Length": 145, "Cover_Rate": 0.6651376146788991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CCode", "=", "(", "<STR_LIT>", ")", "Op0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "CCode", "=", "<STR_LIT>", "(", "CCode", ")", ";", "<ISA_LIT>CC", "=", "DAG", ".", "getConstant", "(", "CCode", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "return", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "bool", "IsFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "<STR_LIT>", "CondCode", "=", "Translate<ISA_LIT>CC", "(", "CC", ",", "dl", ",", "IsFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";", "if", "(", "CondCode", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "EFLAGS", "=", "EmitCmp", "(", "Op0", ",", "Op1", ",", "CondCode", ",", "dl", ",", "DAG", ")", ";", "EFLAGS", "=", "ConvertCmpIfNecessary", "(", "EFLAGS", ",", "DAG", ")", ";", "<ISA_LIT>CC", "=", "DAG", ".", "getConstant", "(", "CondCode", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "EFLAGS", ";"], "File": "X86ISelLowering (2)8", "Func": "emitFlagsForSetcc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18715, "Length": 127, "Cover_Rate": 0.3307291666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", "NULL", ";", "}", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "{"], "ground_truth": ["return", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ".", "getNode", "(", ")", ";"], "File": "MandarinISelDAGToDAG", "Func": "Select", "Target": "Mandarin", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18716, "Length": 76, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtaq_u64_f64", "(", "float64x2_t", "__a", ")", "{", "return", "(", "uint64x2_t", ")", "__builtin_aarch64_lrounduv2dfv2di", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcvtaq_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18717, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MInstToMCSymbol", "::", "iterator", "LabelIt", "=", "LOHInstToLabel", ".", "find", "(", "MI", ")", ";", "assert", "(", "LabelIt", "!=", "LOHInstToLabel", ".", "end", "(", ")", "&&", "<STR_LIT>", ")", ";", "MCArgs", ".", "push_back", "(", "LabelIt", "->", "second", ")", ";", "}"], "ground_truth": ["OutStreamer", "->", "emitLOHDirective", "(", "D", ".", "getKind", "(", ")", ",", "MCArgs", ")", ";"], "File": "AArch64AsmPrinter14", "Func": "EmitLOHs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18718, "Length": 48, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LoopPreIncPrep", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "FunctionPass", "(", "ID", ")", ",", "TM", "(", "&", "TM", ")", "{"], "ground_truth": ["initialize<ISA_LIT>LoopPreIncPrepPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "PPCLoopPreIncPrep", "Func": "PPCLoopPreIncPrep", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18719, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Filler", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "TM", "(", "tm", ")", ",", "TII", "(", "tm", ".", "getInstrInfo", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller24", "Func": "Filler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18720, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "Mem", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "EVT", "AllocStoreVTs", "[", "]", "=", "{", "Mem", ".", "getValueType", "(", ")", ",", "<STR_LIT>", "}", ";", "SDValue", "AllocStoreOps", "[", "]", "=", "{", "Chain", ",", "Mem", "}", ";", "SDValue", "AllocStore", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "AllocStoreVTs", ",", "AllocStoreOps", ")", ";", "SDNodeFlags", "Flags", "=", "AllocStore", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";"], "ground_truth": ["Flags", ".", "setIsComposite", "(", "isComposite", ")", ";"], "File": "JVMISelLowering", "Func": "GenStoreForAllocatedMem", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18721, "Length": 72, "Cover_Rate": 0.5217391304347826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "I", "=", "CurDAG", "->", "allnodes_begin", "(", ")", ",", "E", "=", "CurDAG", "->", "allnodes_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "SDNode", "*", "N", "=", "I", "++", ";", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "bool", "HasCallSeq", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Load", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isCalleeLoad", "(", "Load", ",", "Chain", ",", "HasCallSeq", ")", ")", "continue", ";", "MoveBelowOrigChain", "(", "CurDAG", ",", "Load", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "++", "NumLoadMoved", ";", "continue", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "N", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "EVT", "SrcVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "DstVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "bool", "SrcIsSSE", "=", "<ISA_LIT>Lowering", ".", "isScalarFPTypeInSSEReg", "(", "SrcVT", ")", ";", "bool", "DstIsSSE", "=", "<ISA_LIT>Lowering", ".", "isScalarFPTypeInSSEReg", "(", "DstVT", ")", ";", "if", "(", "SrcIsSSE", "&&", "DstIsSSE", ")", "continue", ";", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{"], "ground_truth": ["if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";"], "File": "X86ISelDAGToDAG132", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18722, "Length": 221, "Cover_Rate": 0.5364077669902912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "StackProtector", ">", "(", ")", ";"], "ground_truth": ["FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "HexagonOptimizeSZextends5", "Func": "getAnalysisUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18723, "Length": 25, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "||", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "SPIRVISelLowering", "Func": "getNumRegistersForCallingConv", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18724, "Length": 56, "Cover_Rate": 0.8115942028985508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SparcInstrInfo1", "Func": "loadRegFromStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18725, "Length": 146, "Cover_Rate": 0.38522427440633245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "Encoding", "&", "dwarf", "::", "DW_EH_PE_pcrel", ")", ")", "return", "MCAsmInfo", "::", "getExprForFDESymbol", "(", "Sym", ",", "Encoding", ",", "Streamer", ")", ";"], "ground_truth": ["MCContext", "&", "Ctx", "=", "Streamer", ".", "getContext", "(", ")", ";"], "File": "RISCVMCAsmInfo", "Func": "getExprForFDESymbol", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18726, "Length": 33, "Cover_Rate": 0.336734693877551, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser101", "Func": "addNEONi16splatOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18727, "Length": 45, "Cover_Rate": 0.6716417910447762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "begin", "(", ")", "const", "{", "return", "Data", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMStack", "Func": "begin", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18728, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "const", "unsigned", "NumArgRegs", "=", "array_lengthof", "(", "ArgRegs", ")", ";", "unsigned", "RegNum", "=", "State", ".", "getFirstUnallocated", "(", "ArgRegs", ")", ";"], "ground_truth": ["if", "(", "RegNum", "!=", "NumArgRegs", "&&", "ArgRegs", "[", "RegNum", "]", "==", "<STR_LIT>", ")", "{"], "File": "PPCCallingConv", "Func": "CC_PPC32_SVR4_Custom_AlignFPArgRegs", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18729, "Length": 50, "Cover_Rate": 0.4032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_roundscale_sd", "(", "__m128d", "__A", ",", "__m128d", "__B", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_rndscalesd_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "__imm", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin4", "Func": "_mm_roundscale_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18730, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isImm", "(", ")", ")", ";", "unsigned", "SizeEncoding", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "SizeEncoding", "-", "<NUM_LIT>", ";"], "File": "MipsMCCodeEmitter", "Func": "getSizeExtEncoding", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18731, "Length": 38, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Size", ">", "<NUM_LIT>", "&&", "Size", "<=", "SSThreshold", ";"], "ground_truth": ["}"], "File": "RISCVTargetObjectFile", "Func": "isInSmallSection", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18732, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeRRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "PatmosDisassembler", "Func": "DecodeRRegsRegisterClass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18733, "Length": 31, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "<ISA_LIT>TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "*", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getJTISymbol", "(", "JTI", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "M68kISelLowering", "Func": "getPICJumpTableRelocBaseExpr", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18734, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "CONST_INT", ":", "switch", "(", "code", ")", "{", "case", "'b'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "unique_bit_in", "(", "INTVAL", "(", "r", ")", ")", ")", ";", "break", ";", "case", "'B'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bit_size_for_clip", "(", "INTVAL", "(", "r", ")", ")", ")", ";", "break", ";", "case", "'h'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "(", "int", ")", "INTVAL", "(", "r", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "break", ";", "case", "'U'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "bit_size_for_clip", "(", "INTVAL", "(", "r", ")", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "'J'", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "int", ")", "INTVAL", "(", "r", ")", "&", "<NUM_LIT>", ")", ";", "break", ";", "case", "'x'", ":", "if", "(", "INTVAL", "(", "r", ")", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "&&", "!", "(", "INTVAL", "(", "r", ")", "&", "<NUM_LIT>", ")", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_HEX", ",", "INTVAL", "(", "r", ")", ")", ";", "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "r", ")", ")", ";", "break", ";", "case", "'I'", ":", "if", "(", "INTVAL", "(", "r", ")", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "&&", "conversions", "[", "i", "]", ".", "format", "[", "j", "+", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "r", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "int", ")", "INTVAL", "(", "r", ")", "&", "<NUM_LIT>", ")", ";", "}", "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "r", ")", ")", ";", "break", ";", "default", ":", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "r", ")", ")", ";", "break", ";", "}", "break", ";", "case", "CONST_DOUBLE", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "(", "unsigned", "long", ")", "CONST_DOUBLE_HIGH", "(", "r", ")", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "real_name", "=", "targetm", ".", "strip_name_encoding", "(", "XSTR", "(", "r", ",", "<NUM_LIT>", ")", ")", ";", "assemble_name", "(", "file", ",", "real_name", ")", ";", "break", ";", "case", "LABEL_REF", ":", "output_asm_label", "(", "r", ")", ";", "break", ";", "default", ":", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "r", ")", ";", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "{", "if", "(", "conversions", "[", "i", "]", ".", "format", "[", "j", "]", "==", "'+'", "&&", "(", "!", "code", "||", "code", "==", "'I'", ")", "&&", "ISDIGIT", "(", "conversions", "[", "i", "]", ".", "format", "[", "j", "+", "<NUM_LIT>", "]", ")", "&&", "GET_CODE", "(", "patternr", "[", "conversions", "[", "i", "]", ".", "format", "[", "j", "+", "<NUM_LIT>", "]", "-", "'0'", "]", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "patternr", "[", "conversions", "[", "i", "]", ".", "format", "[", "j", "+", "<NUM_LIT>", "]", "-", "'0'", "]", ")", "<", "<NUM_LIT>", ")", "continue", ";", "fputc", "(", "conversions", "[", "i", "]", ".", "format", "[", "j", "]", ",", "file", ")", ";", "}", "break", ";", "}", "if", "(", "!", "conversions", "[", "i", "]", ".", "pattern", ")", "{", "error", "(", "<STR_LIT>", ",", "code", "?", "code", ":", "'-'", ",", "pattern", ")", ";", "debug_rtx", "(", "x", ")", ";", "}"], "ground_truth": ["return", ";"], "File": "mep", "Func": "mep_print_operand", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18735, "Length": 482, "Cover_Rate": 0.5533869115958668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "TargetMachine", "*", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "<ISA_LIT>PassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "R600PassConfig", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18736, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "m_demands", "[", "type", "]", "=", "value", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "set_demand", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18737, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "create<ISA_LIT>A53Fix835769", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>BranchRelaxation", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableCollectLOH", "&&", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")", ".", "isOSBinFormatMachO", "(", ")", ")", "addPass", "(", "create<ISA_LIT>CollectLOHPass", "(", ")", ")", ";"], "File": "AArch64TargetMachine29", "Func": "addPreEmitPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18738, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ReturnAddrIndex", "=", "FuncInfo", "->", "getRAIndex", "(", ")", ";", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "uint64_t", "SlotSize", "=", "TD", "->", "getPointerSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "SlotSize", ",", "-", "SlotSize", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "getReturnAddressFrameIndex", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18739, "Length": 49, "Cover_Rate": 0.5157894736842106, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IS_CMSE_ENTRY", "(", "func_type", ")", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "(", "HOST_WIDE_INT", ")", "crtl", "->", "args", ".", "size", ",", "crtl", "->", "args", ".", "pretend_args_size", ",", "(", "HOST_WIDE_INT", ")", "get_frame_size", "(", ")", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "frame_pointer_needed", ",", "cfun", "->", "machine", "->", "uses_anonymous_args", ")", ";", "if", "(", "cfun", "->", "machine", "->", "lr_save_eliminated", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "crtl", "->", "calls_eh_return", ")", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ")", ";"], "File": "arm", "Func": "arm_output_function_prologue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18740, "Length": 86, "Cover_Rate": 0.36134453781512604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addPostRegAlloc", "(", ")", "override", "{"], "ground_truth": ["if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isCheri", "(", ")", ")", "addPass", "(", "createCheriInvalidatePass", "(", ")", ")", ";"], "File": "MipsTargetMachine55", "Func": "addPostRegAlloc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18741, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p8_p16", "(", "poly16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly8x16_t", ")", "__builtin_neon_vreinterpretv16qiv8hi", "(", "(", "int16x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p8_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18742, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__m64_union", "res", ";", "res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__i0", ";"], "ground_truth": ["res", ".", "as_int", "[", "<NUM_LIT>", "]", "=", "__i1", ";"], "File": "mmintrin", "Func": "_mm_set_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18743, "Length": 21, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "getNoop", "(", "MCInst", "&", "NopInst", ")", "const", "{", "NopInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "F2003fInstrInfo", "Func": "getNoop", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18744, "Length": 19, "Cover_Rate": 0.9047619047619048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Enable<ISA_LIT>LEAOpt", "||", "!", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "LEAs", ";"], "File": "X86OptimizeLEAs3", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18745, "Length": 76, "Cover_Rate": 0.5241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Shift31", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "ShiftRightHi", ",", "Or", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "IsSRA", "?", "Shift31", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "ShiftRightHi", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering (2)", "Func": "lowerShiftRightParts", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18746, "Length": 124, "Cover_Rate": 0.3492957746478873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "SetFrameRegister", "(", "unsigned", "RegNo", ")", "{", "Instrumentation", "->", "SetFrameRegister", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser92", "Func": "SetFrameRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18747, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "getCoproc", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "addCoprocNumOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18748, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Val", "(", "unsigned", "int", "Op", ",", "std", "::", "vector", "<", "unsigned", "int", ">", "Nums", ")", ":", "Op", "(", "Op", ")", ",", "Nums", "(", "Nums", ")", "{"], "ground_truth": ["}"], "File": "TOYPreEmit", "Func": "Val", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18749, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nios2_large_unspec_reloc_p", "(", "rtx", "op", ")", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "UNSPEC", "&&", "nios2_large_offset_p", "(", "XINT", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_large_unspec_reloc_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18750, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "InVal", ";", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Flags", ".", "getByValSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "InVal", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "}", "else", "{", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["InVal", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MSP430ISelLowering11", "Func": "LowerCCCArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18751, "Length": 345, "Cover_Rate": 0.5628058727569332, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{"], "ground_truth": ["return", "&", "DefaultSubtarget", ";"], "File": "TL45TargetMachine", "Func": "getSubtargetImpl", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18752, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "AluCode", "=", "AluOp", ".", "getImm", "(", ")", ";", "const", "MCOperand", "Op2", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "&=", "~", "(", "<NUM_LIT>", "<<", "PBitShift", ")", ";", "if", "(", "!", "LPAC", "::", "isPostOp", "(", "AluCode", ")", "&&", "(", "(", "Op2", ".", "isImm", "(", ")", "&&", "Op2", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "Op2", ".", "isReg", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "Op2", ".", "isExpr", "(", ")", ")", ")", ")", "Value", "|=", "(", "<NUM_LIT>", "<<", "PBitShift", ")", ";", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Value", "&=", "~", "(", "<NUM_LIT>", "<<", "QBitShift", ")", ";"], "File": "LanaiMCCodeEmitter (2)", "Func": "adjustPqBits", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18753, "Length": 125, "Cover_Rate": 0.5841121495327103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFP_TO_SINT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_SINTHelper", "(", "Op", ",", "DAG", ")", ";", "SDValue", "FIST", "=", "Vals", ".", "first", ",", "StackSlot", "=", "Vals", ".", "second", ";", "if", "(", "FIST", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "FIST", ",", "StackSlot", ",", "NULL", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering160", "Func": "LowerFP_TO_SINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18754, "Length": 85, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", ";", "Register", "Addr", "=", "getStackAddress", "(", "VA", ",", "MMO", ")", ";"], "ground_truth": ["MIRBuilder", ".", "buildLoad", "(", "Val", ",", "Addr", ",", "*", "MMO", ")", ";"], "File": "MipsCallLowering10", "Func": "buildLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18755, "Length": 26, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineVectorInsert", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "||", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "Res", "=", "combine<ISA_LIT>ShufflesRecursively", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Res", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering129", "Func": "combineVectorInsert", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18756, "Length": 100, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_slli_epi16", "(", "__m128i", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_psllwi128", "(", "(", "__v8hi", ")", "__A", ",", "__B", ")", ";"], "File": "emmintrin", "Func": "_mm_slli_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18757, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Constant", "*", "Associated", "=", "AssociatedAndMore", ".", "first", ";", "auto", "ThisId", "=", "Id", "++", ";", "Function", "*", "CallDtors", "=", "Function", "::", "Create", "(", "AtExitFuncTy", ",", "Function", "::", "PrivateLinkage", ",", "<STR_LIT>", "+", "(", "Priority", "!=", "UINT16_MAX", "?", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "Priority", ")", ")", ":", "Twine", "(", ")", ")", "+", "(", "AtThisPriority", ".", "size", "(", ")", ">", "<NUM_LIT>", "?", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "ThisId", ")", ":", "Twine", "(", ")", ")", "+", "(", "!", "Associated", "->", "isNullValue", "(", ")", "?", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Associated", "->", "getName", "(", ")", ")", ":", "Twine", "(", ")", ")", ",", "&", "M", ")", ";", "BasicBlock", "*", "BB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "CallDtors", ")", ";", "FunctionType", "*", "VoidVoid", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "C", ")", ",", "false", ")", ";", "for", "(", "auto", "Dtor", ":", "reverse", "(", "AssociatedAndMore", ".", "second", ")", ")", "CallInst", "::", "Create", "(", "VoidVoid", ",", "Dtor", ",", "<STR_LIT>", ",", "BB", ")", ";", "ReturnInst", "::", "Create", "(", "C", ",", "BB", ")", ";", "Function", "*", "RegisterCallDtors", "=", "Function", "::", "Create", "(", "VoidVoid", ",", "Function", "::", "PrivateLinkage", ",", "<STR_LIT>", "+", "(", "Priority", "!=", "UINT16_MAX", "?", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "Priority", ")", ")", ":", "Twine", "(", ")", ")", "+", "(", "AtThisPriority", ".", "size", "(", ")", ">", "<NUM_LIT>", "?", "Twine", "(", "<STR_LIT>", ")", "+", "Twine", "(", "ThisId", ")", ":", "Twine", "(", ")", ")", "+", "(", "!", "Associated", "->", "isNullValue", "(", ")", "?", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Associated", "->", "getName", "(", ")", ")", ":", "Twine", "(", ")", ")", ",", "&", "M", ")", ";", "BasicBlock", "*", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "RegisterCallDtors", ")", ";", "BasicBlock", "*", "FailBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "RegisterCallDtors", ")", ";", "BasicBlock", "*", "RetBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", ",", "RegisterCallDtors", ")", ";", "Value", "*", "Null", "=", "ConstantPointerNull", "::", "get", "(", "VoidStar", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "CallDtors", ",", "Null", ",", "DsoHandle", "}", ";", "Value", "*", "Res", "=", "CallInst", "::", "Create", "(", "AtExit", ",", "Args", ",", "<STR_LIT>", ",", "EntryBB", ")", ";", "Value", "*", "Cmp", "=", "new", "ICmpInst", "(", "*", "EntryBB", ",", "ICmpInst", "::", "ICMP_NE", ",", "Res", ",", "Constant", "::", "getNullValue", "(", "Res", "->", "getType", "(", ")", ")", ")", ";", "BranchInst", "::", "Create", "(", "FailBB", ",", "RetBB", ",", "Cmp", ",", "EntryBB", ")", ";", "CallInst", "::", "Create", "(", "<STR_LIT>", "(", "&", "M", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ",", "FailBB", ")", ";"], "ground_truth": ["new", "UnreachableInst", "(", "C", ",", "FailBB", ")", ";"], "File": "WebAssemblyLowerGlobalDtors13", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18758, "Length": 418, "Cover_Rate": 0.41182266009852214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "RelTy", "==", "ELF", "::", "R_MICROBLAZE_32_PCREL", "||", "RelTy", "==", "ELF", "::", "R_MICROBLAZE_64_PCREL", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SymOffset", "-", "(", "RelOffset", "+", "<NUM_LIT>", ")", ";"], "File": "MBlazeELFWriterInfo4", "Func": "computeRelocation", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18759, "Length": 28, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "RegEnc", "|=", "MRI", ".", "getEncodingValue", "(", "Reg", ")", ";", "RegEnc", "&=", "SDWA9EncValues", "::", "SRC_VGPR_MASK", ";", "if", "(", "<STR_LIT>", "(", "<STR_LIT>", "(", "Reg", ")", ",", "&", "MRI", ")", ")", "{", "RegEnc", "|=", "SDWA9EncValues", "::", "SRC_SGPR_MASK", ";", "}"], "ground_truth": ["return", "RegEnc", ";"], "File": "SIMCCodeEmitter2", "Func": "getSDWASrcEncoding", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18760, "Length": 60, "Cover_Rate": 0.5825242718446602, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "second_ratio_invalid_for_first_sew_p", "(", "const", "vector_insn_info", "&", "info1", ",", "const", "vector_insn_info", "&", "info2", ")", "{", "return", "calculate_vlmul", "(", "info1", ".", "get_sew", "(", ")", ",", "info2", ".", "get_ratio", "(", ")", ")", "==", "LMUL_RESERVED", ";"], "ground_truth": ["}"], "File": "riscv-vsetvl", "Func": "second_ratio_invalid_for_first_sew_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18761, "Length": 34, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrev64q_x_u16", "(", "uint16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrev64q_m_uv8hi", "(", "__arm_vuninitializedq_u16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrev64q_x_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18762, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitGuardLoadOrStoreTst", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "<NUM_LIT>", "&&", "(", "<STR_LIT>", "==", "Saved", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Out", ".", "EmitBundleLock", "(", "false", ")", ";", "EmitTST", "(", "STI", ",", "Out", ",", "Reg", ")", ";", "Out", ".", "EmitInstruction", "(", "Saved", "[", "<NUM_LIT>", "]", ",", "STI", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleUnlock", "(", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitGuardLoadOrStoreTst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18763, "Length": 95, "Cover_Rate": 0.9693877551020408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisablePreIncPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>LoopPreIncPrepPass", "(", "get<ISA_LIT>TargetMachine", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>CTRLoops", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine14", "Func": "addPreISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18764, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AsmPrinter", ".", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";"], "ground_truth": ["if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{"], "File": "X86MCInstLower13", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18765, "Length": 201, "Cover_Rate": 0.3628158844765343, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SrcIsSSE", "&&", "!", "DstIsSSE", ")", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", "continue", ";", "}", "MVT", "MemVT", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MemVT", "=", "DstVT", ";", "else", "MemVT", "=", "SrcIsSSE", "?", "SrcVT", ":", "DstVT", ";", "SDValue", "MemTmp", "=", "CurDAG", "->", "CreateStackTemporary", "(", "MemVT", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Store", "=", "CurDAG", "->", "getTruncStore", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Result", "=", "CurDAG", "->", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "Store", ",", "MemTmp", ",", "MachinePointerInfo", "(", ")", ",", "MemVT", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "--", "I", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Result", ")", ";", "++", "I", ";"], "ground_truth": ["CurDAG", "->", "DeleteNode", "(", "N", ")", ";"], "File": "X86ISelDAGToDAG114", "Func": "PreprocessISelDAG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18766, "Length": 171, "Cover_Rate": 0.3638297872340426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "MFI", "->", "getBufferPSV", "(", "*", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ",", "CI", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Vol", "||", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "CI", ".", "getType", "(", ")", ")", ";", "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", ";", "const", "ConstantInt", "*", "Vol", "=", "cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Vol", "->", "isZero", "(", ")", ")", "Info", ".", "flags", "|=", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIISelLowering153", "Func": "getTgtMemIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18767, "Length": 392, "Cover_Rate": 0.43171806167400884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "init", "=", "gen_rtx_SET", "(", "data", ".", "base", ",", "worker_bcast_sym", ")", ";", "emit_insn_after", "(", "init", ",", "insn", ")", ";", "if", "(", "worker_bcast_size", "<", "data", ".", "offset", ")", "worker_bcast_size", "=", "data", ".", "offset", ";", "}"], "ground_truth": ["}"], "File": "nvptx3", "Func": "nvptx_wpropagate", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 18768, "Length": 35, "Cover_Rate": 0.35353535353535354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["PM", "->", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "TLCS900TargetMachine", "Func": "addInstSelector", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18769, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mask", "=", "build_int_cst", "(", "long_unsigned_type_node", ",", "~", "SWCR_STATUS_MASK", ")", ";", "ld_fenv", "=", "build4", "(", "TARGET_EXPR", ",", "long_unsigned_type_node", ",", "fenv_var", ",", "build_call_expr", "(", "get_fpscr", ",", "<NUM_LIT>", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "masked_fenv", "=", "build2", "(", "BIT_AND_EXPR", ",", "long_unsigned_type_node", ",", "fenv_var", ",", "mask", ")", ";", "hold_fnclex", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "masked_fenv", ")", ";", "*", "hold", "=", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "build2", "(", "COMPOUND_EXPR", ",", "void_type_node", ",", "masked_fenv", ",", "ld_fenv", ")", ",", "hold_fnclex", ")", ";", "*", "clear", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "masked_fenv", ")", ";", "new_fenv_var", "=", "create_tmp_var_raw", "(", "long_unsigned_type_node", ")", ";", "reload_fenv", "=", "build4", "(", "TARGET_EXPR", ",", "long_unsigned_type_node", ",", "new_fenv_var", ",", "build_call_expr", "(", "get_fpscr", ",", "<NUM_LIT>", ")", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";"], "ground_truth": ["restore_fnenv", "=", "build_call_expr", "(", "set_fpscr", ",", "<NUM_LIT>", ",", "fenv_var", ")", ";"], "File": "alpha", "Func": "alpha_atomic_assign_expand_fenv", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18770, "Length": 131, "Cover_Rate": 0.4763636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TARGET_PROFILE_KERNEL", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_keep_leaf_when_profiled", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18771, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rt", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18772, "Length": 127, "Cover_Rate": 0.8410596026490066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "mode_align", "=", "ix86_static_rtx_alignment", "(", "mode", ")", ";", "return", "MAX", "(", "mode_align", ",", "align", ")", ";", "}"], "ground_truth": ["else", "if", "(", "!", "optimize_size", "&&", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "&&", "TREE_STRING_LENGTH", "(", "exp", ")", ">=", "<NUM_LIT>", "&&", "align", "<", "BITS_PER_WORD", ")", "return", "BITS_PER_WORD", ";"], "File": "i386", "Func": "ix86_constant_alignment", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18773, "Length": 44, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Case", "=", "getThreeSrcCommuteCase", "(", "TSFlags", ",", "SrcOpIdx1", ",", "SrcOpIdx2", ")", ";", "if", "(", "Case", "<", "<NUM_LIT>", ")", "return", "false", ";", "static", "const", "uint8_t", "SwapMasks", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "uint8_t", "Imm", "=", "MI", ".", "getOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "uint8_t", "NewImm", "=", "Imm", "&", "~", "(", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", "|", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", "|", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", "|", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "Imm", "&", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", ")", "NewImm", "|=", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", ";", "if", "(", "Imm", "&", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", ")", "NewImm", "|=", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", ";", "if", "(", "Imm", "&", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", ")", "NewImm", "|=", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["if", "(", "Imm", "&", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", ")", "NewImm", "|=", "SwapMasks", "[", "Case", "]", "[", "<NUM_LIT>", "]", ";"], "File": "X86InstrInfo112", "Func": "commuteVPTERNLOG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18774, "Length": 213, "Cover_Rate": 0.8160919540229885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SeenV1", "=", "false", ";", "bool", "SeenV2", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MaskI", ";", "i", "!=", "MaskE", ";", "++", "i", ",", "++", "OpIdx", ")", "{", "int", "Idx", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "Idx", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Idx", "<", "(", "int", ")", "NumElems", ")", "SeenV1", "=", "true", ";"], "ground_truth": ["else", "SeenV2", "=", "true", ";"], "File": "X86ISelLowering (2)", "Func": "isShuffleMaskConsecutive", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18775, "Length": 64, "Cover_Rate": 0.5289256198347108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printU5ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "char", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "(", "unsigned", "int", ")", "Value", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter16", "Func": "printU5ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18776, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "{", "initialize", "(", "MF", ")", ";", "checkingIllegalXADD", "(", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "BPFMIChecking", "Func": "runOnMachineFunction", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18777, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "val", "=", "strtol", "(", "arg", ",", "&", "end_ptr", ",", "<NUM_LIT>", ")", ";", "if", "(", "errno", "!=", "<NUM_LIT>", "||", "*", "arg", "==", "'\\0'", "||", "*", "end_ptr", "!=", "'\\0'", "||", "(", "val", "!=", "<NUM_LIT>", "&&", "val", "!=", "<NUM_LIT>", "&&", "val", "!=", "<NUM_LIT>", "&&", "val", "!=", "<NUM_LIT>", "&&", "val", "!=", "<NUM_LIT>", ")", ")", "{", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "arg", ")", ";"], "ground_truth": ["return", ";"], "File": "arc7", "Func": "parse_mrgf_banked_regs_option", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18778, "Length": 61, "Cover_Rate": 0.6630434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "Hi2", "(", "getSubOperand64", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstHi", ")", ".", "add", "(", "Hi1", ")", ".", "add", "(", "Hi2", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "DstLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DstHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "for", "(", "MachineOperand", "&", "MO", ":", "I", ".", "explicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "continue", ";", "RBI", ".", "constrainGenericRegister", "(", "MO", ".", "getReg", "(", ")", ",", "<STR_LIT>", ",", "MRI", ")", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AMDGPUInstructionSelector11", "Func": "selectG_ADD", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18779, "Length": 155, "Cover_Rate": 0.4281767955801105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__mmask16", "mask", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_gathersiv16si", "(", "(", "__v16si", ")", "v1_old", ",", "__addr", ",", "(", "__v16si", ")", "__index", ",", "mask", ",", "__scale", ")", ";"], "File": "avx512fintrin4", "Func": "_mm512_i32gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18780, "Length": 28, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTailCall", ")", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_<ISA_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Callee", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isTailCall", "&&", "<ISA_LIT>SubTarget", ".", "isSVR4ABI", "(", ")", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "CallOpc", "==", "<STR_LIT>", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCISelLowering21", "Func": "FinishCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18781, "Length": 287, "Cover_Rate": 0.5256410256410257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isUImm6Lsb0", "(", ")", "const", "{", "int64_t", "Imm", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "VK", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_None", ";"], "ground_truth": ["if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";"], "File": "RISCVAsmParser", "Func": "isUImm6Lsb0", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18782, "Length": 28, "Cover_Rate": 0.32558139534883723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "~", "<ISA_LIT>TargetMachine", "(", ")", "{"], "ground_truth": ["}"], "File": "F2003fTargetMachine", "Func": "~F2003fTargetMachine", "Target": "F2003f", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18783, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "RecordRelocation", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "bool", "&", "IsPCRel", ",", "uint64_t", "&", "FixedValue", ")", "override", "{", "assert", "(", "!", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmBackend14", "Func": "RecordRelocation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18784, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "CPU", ",", "bool", "SupportsCU", ")", ":", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ",", "true", ")", ",", "SupportsCU", "(", "SupportsCU", ")", "{"], "ground_truth": ["HasReliableSymbolDifference", "=", "true", ";"], "File": "X86AsmBackend76", "Func": "DarwinX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18785, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "CPU", ",", "MachO", "::", "CPUSubType<ISA_LIT>", "st", ")", ":", "Darwin<ISA_LIT>AsmBackend", "(", "T", ",", "MRI", ",", "CPU", ",", "true", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend (2)", "Func": "DarwinX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18786, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "<STR_LIT>", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "Load", "=", "nullptr", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "*", "TRI", ".", "legalclasstypes_begin", "(", "*", "RC", ")", ";", "auto", "MMOs", "=", "extractLoadMMOs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands", "(", ")", ",", "MF", ")", ";", "if", "(", "MMOs", ".", "empty", "(", ")", "&&", "RC", "==", "&", "<STR_LIT>", "&&", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "TRI", ".", "getSpillSize", "(", "*", "RC", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "!", "MMOs", ".", "empty", "(", ")", "&&", "MMOs", ".", "front", "(", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "VT", ",", "<STR_LIT>", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Load", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "Load", ")", ",", "MMOs", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "VTs", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "nullptr", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "{", "DstRC", "=", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "&", "RI", ",", "MF", ")", ";"], "ground_truth": ["VTs", ".", "push_back", "(", "*", "TRI", ".", "legalclasstypes_begin", "(", "*", "DstRC", ")", ")", ";"], "File": "X86InstrInfo1", "Func": "unfoldMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18787, "Length": 328, "Cover_Rate": 0.3441762854144806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "for", "(", "unsigned", "im", "=", "(", "unsigned", ")", "<STR_LIT>", ";", "im", "!=", "(", "unsigned", ")", "<STR_LIT>", ";", "++", "im", ")", "{", "setIndexedLoadAction", "(", "im", ",", "VT", ",", "Legal", ")", ";", "setIndexedStoreAction", "(", "im", ",", "VT", ",", "Legal", ")", ";", "}", "if", "(", "HasMVEFP", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "}", "}", "const", "MVT", "LongTypes", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "for", "(", "auto", "VT", ":", "LongTypes", ")", "{", "addRegisterClass", "(", "VT", ",", "&", "<STR_LIT>", ")", ";", "setAllExpand", "(", "VT", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "addAllExtLoads", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "addAllExtLoads", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "addAllExtLoads", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setTruncStoreAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setTruncStoreAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setTruncStoreAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Legal", ")", ";", "for", "(", "unsigned", "im", "=", "(", "unsigned", ")", "<STR_LIT>", ";", "im", "!=", "(", "unsigned", ")", "<STR_LIT>", ";", "++", "im", ")", "{", "setIndexedLoadAction", "(", "im", ",", "<STR_LIT>", ",", "Legal", ")", ";", "setIndexedStoreAction", "(", "im", ",", "<STR_LIT>", ",", "Legal", ")", ";"], "ground_truth": ["setIndexedLoadAction", "(", "im", ",", "<STR_LIT>", ",", "Legal", ")", ";"], "File": "ARMISelLowering166", "Func": "addMVEVectorTypes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18788, "Length": 390, "Cover_Rate": 0.3488372093023256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_xi", "__o", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "__o", "=", "__builtin_aarch64_set_qregxiv16qi", "(", "__o", ",", "tab", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "__builtin_aarch64_qtbx4v8qi", "(", "r", ",", "__o", ",", "(", "int8x8_t", ")", "idx", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vqtbx4_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18789, "Length": 81, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Function", "::", "PrivateLinkage", ":", "case", "Function", "::", "LinkerPrivateLinkage", ":", "break", ";", "case", "Function", "::", "ExternalLinkage", ":", "emitGlobalDirective", "(", "CurrentFnName", ")", ";", "break", ";", "case", "Function", "::", "LinkOnceAnyLinkage", ":", "case", "Function", "::", "LinkOnceODRLinkage", ":", "case", "Function", "::", "WeakAnyLinkage", ":", "case", "Function", "::", "WeakODRLinkage", ":", "O", "<<", "TAI", "->", "getGlobalDirective", "(", ")", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "O", "<<", "TAI", "->", "getWeakDefDirective", "(", ")", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "break", ";", "}", "EmitAlignment", "(", "MF", ".", "getAlignment", "(", ")", ",", "F", ",", "<NUM_LIT>", ")", ";", "if", "(", "TAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreAsmPrinter8", "Func": "emitFunctionStart", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18790, "Length": 102, "Cover_Rate": 0.56353591160221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSTM", "(", ")", "const", "{", "return", "HasSTM", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget2", "Func": "hasSTM", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18791, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "++", "EmittedInsts", ";", "printInstruction", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "MSP430AsmPrinter14", "Func": "printMachineInstruction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18792, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ">", "<NUM_LIT>", "||", "FI", ".", "hasByvalArg", "(", ")", ")", "return", "false", ";", "return", "NextStackOffset", "<=", "FI", ".", "getIncomingArgSize", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)4", "Func": "isEligibleForTailCallOptimization", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18793, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "sh_mode_needed", "(", "int", "entity", "ATTRIBUTE_UNUSED", ",", "rtx_insn", "*", "insn", ")", "{", "return", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "?", "get_attr_fp_mode", "(", "insn", ")", ":", "FP_MODE_NONE", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_mode_needed", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18794, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly128_t", ")", "__builtin_neon_vreinterprettiv4si", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_p128_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18795, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "N0C", "||", "!", "N1C", ")", "return", "SDValue", "(", ")", ";", "int64_t", "C0", "=", "N0C", "->", "getSExtValue", "(", ")", ";", "int64_t", "C1", "=", "N1C", "->", "getSExtValue", "(", ")", ";", "if", "(", "C0", "<=", "<NUM_LIT>", "||", "C1", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "int64_t", "Bits", "=", "std", "::", "min", "(", "C0", ",", "C1", ")", ";", "int64_t", "Diff", "=", "std", "::", "abs", "(", "C0", "-", "C1", ")", ";", "if", "(", "Diff", "!=", "<NUM_LIT>", "&&", "Diff", "!=", "<NUM_LIT>", "&&", "Diff", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NS", "=", "(", "C0", "<", "C1", ")", "?", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NL", "=", "(", "C0", ">", "C1", ")", "?", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "NA0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NL", ",", "DAG", ".", "getConstant", "(", "Diff", ",", "DL", ",", "VT", ")", ")", ";", "SDValue", "NA1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NA0", ",", "NS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NA1", ",", "DAG", ".", "getConstant", "(", "Bits", ",", "DL", ",", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "transformAddShlImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18796, "Length": 212, "Cover_Rate": 0.5578947368421052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "break", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";"], "ground_truth": ["MIB", "->", "findRegisterUseOperand", "(", "Reg", ")", "->", "setIsUndef", "(", ")", ";"], "File": "Z80ISelLowering2", "Func": "EmitLoweredSExt", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18797, "Length": 60, "Cover_Rate": 0.34285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Cond", "=", "StringSwitch", "<", "<STR_LIT>", ">", "(", "Constraint", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", ")", ";", "return", "Cond", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "parseConstraintCode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18798, "Length": 216, "Cover_Rate": 0.7448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "EnableTailPredication", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "L", "->", "getNumBlocks", "(", ")", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "assert", "(", "L", "->", "empty", "(", ")", "&&", "<STR_LIT>", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isHardwareLoopProfitable", "(", "L", ",", "SE", ",", "AC", ",", "TLI", ",", "HWLoopInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo40", "Func": "preferPredicateOverEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18799, "Length": 130, "Cover_Rate": 0.6161137440758294, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "*", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";"], "File": "AMDGPUISelLowering102", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18800, "Length": 65, "Cover_Rate": 0.37572254335260113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get<ISA_LIT>SubSuperRegister", "(", "ShadowReg", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "X86AsmInstrumentation21", "Func": "shadowReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18801, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "imm", "|=", "(", "Rn", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "ARMDisassembler82", "Func": "DecodeT2LoadImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18802, "Length": 105, "Cover_Rate": 0.40384615384615385, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "frame_pointer_needed", ")", "{", "emit_insn", "(", "gen_movsi", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ")", ";", "amount", "=", "offsets", "->", "locals_base", "-", "offsets", "->", "saved_regs", ";", "}", "amount", "-=", "<NUM_LIT>", "*", "thumb1_extra_regs_pushed", "(", "offsets", ",", "false", ")", ";", "gcc_assert", "(", "amount", ">=", "<NUM_LIT>", ")", ";", "if", "(", "amount", ")", "{", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "amount", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "amount", ")", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "arm4", "Func": "thumb1_expand_epilogue", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18803, "Length": 79, "Cover_Rate": 0.3319327731092437, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>LowerModuleLDS", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "initialize<ISA_LIT>LowerModuleLDSPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULowerModuleLDSPass", "Func": "AMDGPULowerModuleLDS", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18804, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pcmpgtw128", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_cmpgt_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18805, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterAsmStreamer", "(", "The<ISA_LIT>32Target", ",", "create<ISA_LIT>AsmStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmStreamer", "(", "The<ISA_LIT>64Target", ",", "create<ISA_LIT>AsmStreamer", ")", ";"], "ground_truth": ["}"], "File": "PTXTargetMachine", "Func": "LLVMInitializePTXTarget", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18806, "Length": 19, "Cover_Rate": 0.4523809523809524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmTypeCheck", "::", "typeError", "(", "SMLoc", "ErrorLoc", ",", "const", "Twine", "&", "Msg", ")", "{", "if", "(", "TypeErrorThisFunction", ")", "return", "true", ";", "if", "(", "Unreachable", ")", "return", "true", ";"], "ground_truth": ["TypeErrorThisFunction", "=", "true", ";"], "File": "WebAssemblyAsmTypeCheck (2)", "Func": "typeError", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18807, "Length": 32, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ISD", "==", "<STR_LIT>", "&&", "Index", "==", "(", "ST", "->", "isLittleEndian", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "Cost", ";", "}", "else", "if", "(", "ST", "->", "hasQPX", "(", ")", "&&", "Val", "->", "getScalarType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "{", "if", "(", "Index", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "Cost", ";"], "File": "PPCTargetTransformInfo10", "Func": "getVectorInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18808, "Length": 59, "Cover_Rate": 0.3072916666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PointerSize", "=", "<NUM_LIT>", ";", "WinEHEncodingType", "=", "WinEH", "::", "EncodingType", "::", "Itanium", ";", "}", "else", "{", "WinEHEncodingType", "=", "WinEH", "::", "EncodingType", "::", "<ISA_LIT>", ";"], "ground_truth": ["}"], "File": "X86MCAsmInfo (2)", "Func": "X86MCAsmInfoMicrosoft", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18809, "Length": 24, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", "||", "VT", "!=", "<STR_LIT>", "||", "!", "DCI", ".", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ext", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "Ext", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Ext", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Ext", "=", "Ext", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Ext", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isa", "<", "ConstantSDNode", ">", "(", "Ext", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "Ext", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Ext", "->", "use_size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Ext", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Ext", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "Ext", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "Op0", ".", "getValueType", "(", ")", ";", "unsigned", "ResNo", "=", "Op0", ".", "getResNo", "(", ")", ";", "unsigned", "Lane", "=", "Ext", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "VecVT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "OtherIt", "=", "find_if", "(", "Op0", "->", "uses", "(", ")", ",", "[", "&", "]", "(", "SDNode", "*", "V", ")", "{"], "ground_truth": ["return", "V", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "V", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "==", "Lane", "+", "<NUM_LIT>", "&&", "V", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getResNo", "(", ")", "==", "ResNo", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformExtractEltToVMOVRRD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18810, "Length": 280, "Cover_Rate": 0.5194805194805194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ABIName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_AAPCS", ";", "else", "if", "(", "ABIName", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "<ISA_LIT>BaseTargetMachine", "::", "<ISA_LIT>_ABI_APCS", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMTargetMachine", "Func": "computeTargetABI", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18811, "Length": 35, "Cover_Rate": 0.3431372549019608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Succ", "=", "MBB", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "setSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18812, "Length": 5, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "MO_GOT", ",", "<STR_LIT>", "}", ",", "{", "MO_SBREL", ",", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "}", ",", "{", "MO_SECREL", ",", "<STR_LIT>", "}", ",", "{", "MO_NONLAZY", ",", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo42", "Func": "getSerializableBitmaskMachineOperandTargetFlags", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18813, "Length": 38, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Imm", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ">", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "<NUM_LIT>", "==", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "Imm", "=", "<NUM_LIT>", ";", "O", "<<", "<STR_LIT>", "<<", "vecelem", "[", "Imm", "%", "<NUM_LIT>", "]", ";", "}", "else", "if", "(", "<NUM_LIT>", "==", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "Imm", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ">", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "<NUM_LIT>", "==", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "Imm", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ">", "<NUM_LIT>", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "else", "if", "(", "<NUM_LIT>", "==", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ")", "{", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "Imm", "=", "<NUM_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "vecelem", "[", "Imm", "%", "<NUM_LIT>", "]", ";"], "File": "NVPTXAsmPrinter", "Func": "printVecModifiedImmediate", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18814, "Length": 152, "Cover_Rate": 0.5390070921985816, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__inline__", "static", "unsigned", "long", "long", "sh_media_MSUB_L", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ")", "{", "unsigned", "long", "long", "res", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";"], "ground_truth": ["return", "res", ";"], "File": "ushmedia", "Func": "sh_media_MSUB_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18815, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "PacketStalls", ")", "return", "Latency", ">", "PacketStallCycles", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer19", "Func": "producesStall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18816, "Length": 13, "Cover_Rate": 0.30952380952380953, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "EC", "=", "cast", "<", "VectorType", ">", "(", "A", "->", "getType", "(", ")", ")", "->", "getElementCount", "(", ")", ";", "auto", "EvenIdx", "=", "Builder", ".", "CreateSeriesVector", "(", "EC", ",", "Zero", ",", "Two", ")", ";", "auto", "OddIdx", "=", "Builder", ".", "CreateSeriesVector", "(", "EC", ",", "One", ",", "Two", ")", ";", "auto", "UnzipEven", "=", "Builder", ".", "CreateShuffleVector", "(", "A", ",", "B", ",", "EvenIdx", ")", ";", "auto", "UnzipOdd", "=", "Builder", ".", "CreateShuffleVector", "(", "A", ",", "B", ",", "OddIdx", ")", ";"], "ground_truth": ["return", "std", "::", "make_tuple", "(", "UnzipEven", ",", "UnzipOdd", ")", ";"], "File": "AArch64ISelLowering102", "Func": "getUnzip", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18817, "Length": 85, "Cover_Rate": 0.5902777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "BPFISelDAGToDAG24", "Func": "getPassName", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18818, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "thumb2_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict_p", ")", "{", "bool", "use_ldrd", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "arm_address_register_rtx_p", "(", "x", ",", "strict_p", ")", ")", "return", "<NUM_LIT>", ";", "use_ldrd", "=", "(", "TARGET_LDRD", "&&", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", ")", ")", ";", "if", "(", "code", "==", "POST_INC", "||", "code", "==", "PRE_DEC", "||", "(", "(", "code", "==", "PRE_INC", "||", "code", "==", "POST_DEC", ")", "&&", "(", "use_ldrd", "||", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", ")", ")", "return", "arm_address_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", ";", "else", "if", "(", "(", "code", "==", "POST_MODIFY", "||", "code", "==", "PRE_MODIFY", ")", "&&", "arm_address_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "addend", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "offset", ";", "if", "(", "!", "CONST_INT_P", "(", "addend", ")", ")", "return", "<NUM_LIT>", ";", "offset", "=", "INTVAL", "(", "addend", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "return", "(", "offset", ">", "-", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", ")", ";", "return", "(", "use_ldrd", "&&", "offset", ">", "-", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "reload_completed", "&&", "(", "code", "==", "LABEL_REF", "||", "(", "code", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "TImode", "||", "(", "TARGET_NEON", "&&", "VALID_NEON_STRUCT_MODE", "(", "mode", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "PLUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "return", "(", "(", "arm_address_register_rtx_p", "(", "xop0", ",", "strict_p", ")", "&&", "(", "thumb2_legitimate_index_p", "(", "mode", ",", "xop1", ",", "strict_p", ")", "||", "(", "!", "strict_p", "&&", "will_be_in_index_register", "(", "xop1", ")", ")", ")", ")", "||", "(", "arm_address_register_rtx_p", "(", "xop1", ",", "strict_p", ")", "&&", "thumb2_legitimate_index_p", "(", "mode", ",", "xop0", ",", "strict_p", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "arm7", "Func": "thumb2_legitimate_address_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18819, "Length": 403, "Cover_Rate": 0.8722943722943723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ValTy", "->", "isFloatingPointTy", "(", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "ST", "->", "hasVector", "(", ")", ")", "{", "unsigned", "VF", "=", "cast", "<", "FixedVectorType", ">", "(", "ValTy", ")", "->", "getNumElements", "(", ")", ";", "if", "(", "Opcode", "==", "Instruction", "::", "ICmp", "||", "Opcode", "==", "Instruction", "::", "FCmp", ")", "{", "unsigned", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "if", "(", "I", "!=", "nullptr", ")", "{", "switch", "(", "cast", "<", "CmpInst", ">", "(", "I", ")", "->", "getPredicate", "(", ")", ")", "{", "case", "CmpInst", "::", "Predicate", "::", "ICMP_NE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_UGE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_ULE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_SGE", ":", "case", "CmpInst", "::", "Predicate", "::", "ICMP_SLE", ":", "PredicateExtraCost", "=", "<NUM_LIT>", ";", "break", ";", "case", "CmpInst", "::", "Predicate", "::", "FCMP_ONE", ":", "case", "CmpInst", "::", "Predicate", "::", "FCMP_ORD", ":", "case", "CmpInst", "::", "Predicate", "::", "FCMP_UEQ", ":"], "ground_truth": ["case", "CmpInst", "::", "Predicate", "::", "FCMP_UNO", ":"], "File": "SystemZTargetTransformInfo46", "Func": "getCmpSelInstrCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18820, "Length": 152, "Cover_Rate": 0.3046092184368738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Param", "=", "lowerKernargMemParameter", "(", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Offset", ",", "<NUM_LIT>", ",", "false", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Param", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "lowerImplicitZextParam", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18821, "Length": 48, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "getTargetShuffleMaskIndices", "(", "SDValue", "MaskNode", ",", "unsigned", "MaskEltSizeInBits", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "RawMask", ")", "{", "SmallBitVector", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "!", "getTargetConstantBitsFromNode", "(", "MaskNode", ",", "MaskEltSizeInBits", ",", "UndefElts", ",", "EltBits", ",", "false", ",", "false", ")", ")", "return", "false", ";"], "ground_truth": ["for", "(", "APInt", "Elt", ":", "EltBits", ")", "RawMask", ".", "push_back", "(", "Elt", ".", "getZExtValue", "(", ")", ")", ";"], "File": "X86ISelLowering115", "Func": "getTargetShuffleMaskIndices", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18822, "Length": 68, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vctp16q", "(", "uint32_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_mve_vctp16qv8bi", "(", "__a", ")", ";"], "File": "arm", "Func": "mve3___arm_vctp16q", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18823, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GPRelNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "&", "GA", ",", "<NUM_LIT>", ")", ";", "SDValue", "GPReg", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "GPReg", ",", "GPRelNode", ")", ";", "}", "return", "getAddrNonPIC", "(", "Op", ",", "DAG", ")", ";", "}", "if", "(", "GV", "->", "hasInternalLinkage", "(", ")", "||", "(", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", ")", "return", "getAddrLocal", "(", "Op", ",", "DAG", ",", "Has<ISA_LIT>64", ")", ";", "if", "(", "LargeGOT", ")", "return", "getAddrGlobalLargeGOT", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "getAddrGlobal", "(", "Op", ",", "DAG", ",", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering (2)", "Func": "lowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18824, "Length": 127, "Cover_Rate": 0.5019762845849802, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "basic_block", "*", "body", ",", "bb", ";", "body", "=", "get_loop_body", "(", "loop", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "loop", "->", "num_nodes", ";", "i", "++", ")", "{", "bb", "=", "body", "[", "i", "]", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "rtx", "base", "=", "NULL_RTX", ";", "rtx", "dest", "=", "NULL_RTX", ";", "rtx", "offset", "=", "NULL_RTX", ";", "bool", "writeback", "=", "false", ";", "bool", "ldp", "=", "false", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "||", "DEBUG_INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "get_load_info", "(", "insn", ",", "loop", ",", "&", "dest", ",", "&", "base", ",", "&", "offset", ",", "&", "writeback", ",", "&", "ldp", ")", ")", "{", "tag_insn_info", "*", "i", "=", "new", "tag_insn_info", "(", "insn", ",", "dest", ",", "base", ",", "offset", ",", "writeback", ",", "ldp", ")", ";", "rtx", "tag", "=", "GEN_INT", "(", "i", "->", "tag", "(", ")", ")", ";", "tag_map", ".", "get_or_insert", "(", "tag", ")", ".", "safe_push", "(", "i", ")", ";", "}", "}", "}"], "ground_truth": ["if", "(", "dump_file", ")", "{"], "File": "falkor-tag-collision-avoidance", "Func": "record_loads", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18825, "Length": 161, "Cover_Rate": 0.7385321100917431, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "adjustRelativeBranch", "(", "unsigned", "Size", ",", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", "=", "nullptr", ")", "{"], "ground_truth": ["signed_width", "(", "Size", "+", "<NUM_LIT>", ",", "Value", ",", "std", "::", "string", "(", "<STR_LIT>", ")", ",", "Fixup", ",", "Ctx", ")", ";"], "File": "SNESAsmBackend", "Func": "adjustRelativeBranch", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18826, "Length": 42, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_unpacklo_pd", "(", "__m128d", "__A", ",", "__m128d", "__B", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_unpcklpd", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_unpacklo_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18827, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Result", ".", "getNode", "(", ")", "!=", "<NUM_LIT>", ")", "return", "Result", ";", "}", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "SDValue", "LHSL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "LHSH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "RHSL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "RHSH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Carry", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "LHSL", ",", "RHSL", ",", "Zero", ")", ";", "SDValue", "Lo", "(", "Carry", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Ignored", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "LHSH", ",", "RHSH", ",", "Carry", ")", ";", "SDValue", "Hi", "(", "Ignored", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering11", "Func": "ExpandADDSUB", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18828, "Length": 267, "Cover_Rate": 0.689922480620155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "nregs", "=", "<NUM_LIT>", ";", "int", "regno", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "c6x_save_reg", "(", "regno", ")", ")", "nregs", "++", ";"], "ground_truth": ["return", "nregs", ";"], "File": "c6x", "Func": "c6x_nsaved_regs", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18829, "Length": 34, "Cover_Rate": 0.8292682926829268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "return", "TII", "->", "isInlineConstant", "(", "Imm", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering102", "Func": "shouldConvertConstantLoadToIntImm", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18830, "Length": 30, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Align", "StackAlign", "=", "getStackAlign", "(", ")", ";", "uint64_t", "MaxCallSize", "=", "alignTo", "(", "MFI", ".", "getMaxCallFrameSize", "(", ")", ",", "StackAlign", ")", ";", "MFI", ".", "setMaxCallFrameSize", "(", "MaxCallSize", ")", ";"], "ground_truth": ["FrameSize", "=", "alignTo", "(", "FrameSize", ",", "StackAlign", ")", ";"], "File": "RISCVFrameLowering", "Func": "determineFrameLayout", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18831, "Length": 37, "Cover_Rate": 0.49333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "has64BitSupport", "(", ")", "const", "{", "return", "Has64BitSupport", ";"], "ground_truth": ["}"], "File": "PPCSubtarget (2)", "Func": "has64BitSupport", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18832, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["printRegName", "(", "O", ",", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printVectorListThreeAllLanes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18833, "Length": 60, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "SrcReg1", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg1", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg2", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SrcReg2", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "SrcReg1", ")", ".", "addReg", "(", "SrcReg2", ")", ")", ";"], "File": "ARMFastISel (2)1", "Func": "SelectBinaryIntOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18834, "Length": 90, "Cover_Rate": 0.39823008849557523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VEFrameLowering10", "Func": "emitEpilogueInsns", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18835, "Length": 165, "Cover_Rate": 0.7366071428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshrq_n_u16", "(", "uint16x8_t", "__a", ",", "const", "int", "__imm", ")", "{", "return", "__builtin_mve_vshrq_n_uv8hi", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshrq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18836, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "N", "=", "DAG", ".", "getMachineNode", "(", "MachineOpc", ",", "dl", ",", "Ty", ",", "Ops", ")", ";"], "ground_truth": ["return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";"], "File": "HexagonISelLowering (2)3", "Func": "getInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18837, "Length": 25, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeMemBarrierOption", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "Val", "&", "~", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", ")", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeMemBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18838, "Length": 44, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "emitAttributes", "(", ")", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", ")", "{", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "std", "::", "string", "str", ";", "raw_string_ostream", "OS", "(", "str", ")", ";", "EmitSFIHeaders", "(", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "OS", ".", "str", "(", ")", ")", ")", ";", "}"], "ground_truth": ["initializeNaClMCStreamer", "(", "OutStreamer", ",", "OutContext", ",", "TT", ")", ";"], "File": "ARMAsmPrinter22", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18839, "Length": 77, "Cover_Rate": 0.4695121951219512, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "::", "BinaryOps", "DivOp", ",", "RemOp", ";", "if", "(", "isSigned", ")", "{", "ExtOp", "=", "Instruction", "::", "SExt", ";", "DivOp", "=", "Instruction", "::", "SDiv", ";", "RemOp", "=", "Instruction", "::", "SRem", ";", "}", "else", "{", "ExtOp", "=", "Instruction", "::", "ZExt", ";", "DivOp", "=", "Instruction", "::", "UDiv", ";", "RemOp", "=", "Instruction", "::", "URem", ";", "}", "Value", "*", "Dividend", ",", "*", "Divisor", ";", "if", "(", "isThreeOperand", ")", "{", "Value", "*", "Op0", "=", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "Op1", "=", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["IntegerType", "*", "HalfType", "=", "cast", "<", "IntegerType", ">", "(", "getResultTy", "(", "<NUM_LIT>", ")", ")", ";"], "File": "X86DCInstruction", "Func": "translateDivRem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18840, "Length": 96, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint16_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "*", "MF", ")", ";"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "*", "MF", ")", "?", "CSR_FP_SaveList", ":", "CSR_SaveList", ";"], "File": "OR1KRegisterInfo1", "Func": "getCalleeSavedRegs", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18841, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Disp", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";", "uint64_t", "Index", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Base", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Disp", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "Index", ")", ")", ";", "return", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "Base", "<<", "<NUM_LIT>", ")", "|", "Disp", ";"], "ground_truth": ["}"], "File": "SystemZMCCodeEmitter10", "Func": "getBDVAddr12Encoding", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18842, "Length": 85, "Cover_Rate": 0.648854961832061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BB", "-", "Entry", ";"], "ground_truth": ["return", "BB", "-", "PICBase", ";"], "File": "X86JITInfo", "Func": "getPICJumpTableEntry", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18843, "Length": 10, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "RISCVInstrInfo (2)", "Func": "isRVVWholeLoadStore", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18844, "Length": 48, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>RegisterBankInfo", "::", "onlyDefinesFP", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "TargetOpcode", "::", "G_SITOFP", ":", "case", "TargetOpcode", "::", "G_UITOFP", ":", "case", "TargetOpcode", "::", "G_EXTRACT_VECTOR_ELT", ":"], "ground_truth": ["case", "TargetOpcode", "::", "G_INSERT_VECTOR_ELT", ":"], "File": "AArch64RegisterBankInfo2", "Func": "onlyDefinesFP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18845, "Length": 57, "Cover_Rate": 0.7125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Src", "=", "ASC", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FlatNullPtr", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "<STR_LIT>", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "getTargetMachine", "(", ")", ")", ";", "if", "(", "ASC", "->", "getSrcAddressSpace", "(", ")", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "{", "unsigned", "DestAS", "=", "ASC", "->", "getDestAddressSpace", "(", ")", ";", "if", "(", "DestAS", "==", "AMDGPUA<ISA_LIT>", ".", "LOCAL_ADDRESS", "||", "DestAS", "==", "AMDGPUA<ISA_LIT>", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "NullVal", "=", "TM", ".", "getNullPointerValue", "(", "DestAS", ")", ";", "SDValue", "SegmentNullPtr", "=", "DAG", ".", "getConstant", "(", "NullVal", ",", "SL", ",", "<STR_LIT>", ")", ";", "SDValue", "NonNull", "=", "DAG", ".", "getSetCC", "(", "SL", ",", "<STR_LIT>", ",", "Src", ",", "FlatNullPtr", ",", "<STR_LIT>", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Src", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NonNull", ",", "Ptr", ",", "SegmentNullPtr", ")", ";", "}", "}", "if", "(", "ASC", "->", "getDestAddressSpace", "(", ")", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "{"], "ground_truth": ["unsigned", "SrcAS", "=", "ASC", "->", "getSrcAddressSpace", "(", ")", ";"], "File": "SIISelLowering", "Func": "lowerADDRSPACECAST", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18846, "Length": 178, "Cover_Rate": 0.42280285035629456, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";"], "ground_truth": ["SDValue", "AbsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GlobalBase", ",", "RelAddr", ")", ";"], "File": "SparcISelLowering41", "Func": "LowerGlobalAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18847, "Length": 82, "Cover_Rate": 0.36771300448430494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "DL", ",", "ABI", ".", "IsN64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "VT", ")", ";", "return", "FrameAddr", ";"], "ground_truth": ["}"], "File": "MipsISelLowering10", "Func": "lowerFRAMEADDR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18848, "Length": 68, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetOperandInfo", "*", "OpInfo", "=", "<ISA_LIT>Insts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";"], "ground_truth": ["assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<STR_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ThumbDisassemblerCore1", "Func": "DisassembleThumb2Ldpci", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18849, "Length": 47, "Cover_Rate": 0.38524590163934425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "Match_RequiresNoZeroRegister", ";", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "Match_RequiresNoZeroRegister", ";", "if", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", "Match_RequiresDifferentOperands", ";", "return", "Match_Success", ";", "case", "<STR_LIT>", ":", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "signed", "Pos", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "signed", "Size", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "<NUM_LIT>", ">", "(", "Pos", "+", "Size", ")", ")", "||", "(", "(", "Pos", "+", "Size", ")", ">", "<NUM_LIT>", ")", ")", "return", "Match_RequiresPosSizeRange0_32", ";", "return", "Match_Success", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "signed", "Pos", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "signed", "Size", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "<NUM_LIT>", ">=", "(", "Pos", "+", "Size", ")", ")", "||", "(", "(", "Pos", "+", "Size", ")", ">", "<NUM_LIT>", ")", ")", "return", "Match_RequiresPosSizeRange33_64", ";", "return", "Match_Success", ";", "}", "case", "<STR_LIT>", ":", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "signed", "Pos", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "signed", "Size", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "<NUM_LIT>", ">", "(", "Pos", "+", "Size", ")", ")", "||", "(", "(", "Pos", "+", "Size", ")", ">", "<NUM_LIT>", ")", ")", "return", "Match_RequiresPosSizeUImm6", ";", "return", "Match_Success", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "signed", "Pos", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "signed", "Size", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "<NUM_LIT>", ">", "(", "Pos", "+", "Size", ")", ")", "||", "(", "(", "Pos", "+", "Size", ")", ">", "<NUM_LIT>", ")", ")", "return", "Match_RequiresPosSizeRange33_64", ";", "return", "Match_Success", ";", "}"], "ground_truth": ["case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "File": "MipsAsmParser47", "Func": "checkTargetMatchPredicate", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18850, "Length": 482, "Cover_Rate": 0.45600756859035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "FrameReg", "=", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "?", "RegInfo", "->", "getStackRegister", "(", ")", ":", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";"], "ground_truth": ["return", "getFrameIndexOffset", "(", "MF", ",", "FI", ")", ";"], "File": "X86FrameLowering47", "Func": "getFrameIndexReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18851, "Length": 55, "Cover_Rate": 0.7333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Val", "=", "nullptr", ";", "InlineAsmIdentifierInfo", "Info", ";", "SMLoc", "Start", "=", "Tok", ".", "getLoc", "(", ")", ",", "End", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelInlineAsmIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "true", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "Info", ".", "isKind", "(", "InlineAsmIdentifierInfo", "::", "IK_Var", ")", ")", "{", "Error", "(", "Start", ",", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "CVal", "=", "<NUM_LIT>", ";", "switch", "(", "OpKind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "IOK_LENGTH", ":", "CVal", "=", "Info", ".", "Var", ".", "Length", ";", "break", ";", "case", "IOK_SIZE", ":", "CVal", "=", "Info", ".", "Var", ".", "Size", ";", "break", ";"], "ground_truth": ["case", "IOK_TYPE", ":", "CVal", "=", "Info", ".", "Var", ".", "Type", ";", "break", ";"], "File": "X86AsmParser (2)4", "Func": "ParseIntelInlineAsmOperator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18852, "Length": 153, "Cover_Rate": 0.9161676646706587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "MOXIE_R0", ")", ";"], "ground_truth": ["}"], "File": "moxie", "Func": "moxie_function_value", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18853, "Length": 12, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtqq2ph512_mask_round", "(", "(", "__v8di", ")", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvtepi64_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18854, "Length": 22, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "emitRegPlusImmediate", "(", "bool", "is<ISA_LIT>", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "int", "NumBytes", ",", "unsigned", "MIFlags", "=", "MachineInstr", "::", "NoFlags", ",", "<STR_LIT>", "Pred", "=", "<STR_LIT>", ",", "unsigned", "PredReg", "=", "<NUM_LIT>", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";", "else", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "DestReg", ",", "SrcReg", ",", "NumBytes", ",", "Pred", ",", "PredReg", ",", "TII", ",", "MIFlags", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering100", "Func": "emitRegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18855, "Length": 106, "Cover_Rate": 0.9636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";", "}", "else", "if", "(", "F", "->", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "addDirectMem", "(", "MIB", ",", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addRegMask", "(", "RegMask", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "TII", "->", "getGlobalBaseReg", "(", "F", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addGlobalAddress", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ",", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIB", "=", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "EmitLoweredTLSCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18856, "Length": 249, "Cover_Rate": 0.49502982107355864, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrSema", "::", "translateTargetInst", "(", ")", "{", "unsigned", "Opcode", "=", "CurrentInst", "->", "Inst", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "X86InstrSema", "Func": "translateTargetInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18857, "Length": 38, "Cover_Rate": 0.8444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "OutStreamer", ".", "EmitLabel", "(", "GetCPISymbol", "(", "LabelId", ")", ")", ";", "const", "MachineConstantPoolEntry", "&", "MCPE", "=", "MCP", "->", "getConstants", "(", ")", "[", "CPIdx", "]", ";", "if", "(", "MCPE", ".", "isMachineConstantPoolEntry", "(", ")", ")", "EmitMachineConstantPoolValue", "(", "MCPE", ".", "Val", ".", "MachineCPVal", ")", ";", "else", "EmitGlobalConstant", "(", "MCPE", ".", "Val", ".", "ConstVal", ")", ";", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "if", "(", "emitPseudoExpansionLowering", "(", "OutStreamer", ",", "&", "*", "I", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "emitPseudoIndirectBranch", "(", "OutStreamer", ",", "&", "*", "I", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter3", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18858, "Length": 139, "Cover_Rate": 0.3839779005524862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "LaneBitmask", "getUsedRegMask", "(", "const", "MachineOperand", "&", "MO", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "LiveIntervals", "&", "LIS", ")", "{", "assert", "(", "MO", ".", "isUse", "(", ")", "&&", "MO", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "auto", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "return", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getSubRegIndexLaneMask", "(", "SubReg", ")", ";"], "ground_truth": ["auto", "MaxMask", "=", "MRI", ".", "getMaxLaneMaskForVReg", "(", "MO", ".", "getReg", "(", ")", ")", ";"], "File": "GCNRegPressure", "Func": "getUsedRegMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18859, "Length": 83, "Cover_Rate": 0.6240601503759399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vbslq_f32", "(", "uint32x4_t", "__a", ",", "float32x4_t", "__b", ",", "float32x4_t", "__c", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "__builtin_neon_vbslv4sf", "(", "(", "int32x4_t", ")", "__a", ",", "__b", ",", "__c", ")", ";"], "File": "arm", "Func": "neon_vbslq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18860, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "LittleEndian", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "LittleEndian", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "TT", ",", "RM", ")", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "LittleEndian", ")", "{", "initReciprocals", "(", "*", "this", ",", "Subtarget", ")", ";", "initAsmInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetMachine12", "Func": "AArch64TargetMachine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18861, "Length": 115, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "m32r_rtx_ok_for_offset_p", "(", "const_rtx", "x", ")", "{"], "ground_truth": ["return", "(", "CONST_INT_P", "(", "x", ")", "&&", "INT16_P", "(", "INTVAL", "(", "x", ")", ")", ")", ";"], "File": "m32r", "Func": "m32r_rtx_ok_for_offset_p", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18862, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getInstrInfo", "(", ")", "->", "isMoveInstr", "(", "*", "MI", ",", "src", ",", "dst", ",", "srcSR", ",", "dstSR", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "dst", ")", "<<", "<STR_LIT>", ";", "O", "<<", "getRegisterName", "(", "src", ")", ";"], "ground_truth": ["OutStreamer", ".", "AddBlankLine", "(", ")", ";"], "File": "XCoreAsmPrinter35", "Func": "EmitInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18863, "Length": 47, "Cover_Rate": 0.573170731707317, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqaddq_n_u32", "(", "uint32x4_t", "__a", ",", "uint32_t", "__b", ")", "{", "return", "__builtin_mve_vqaddq_n_uv4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqaddq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18864, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "}", "if", "(", "Extend", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMW_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMW_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMD_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMD_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMH_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMH_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_MEMB_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_MEMB_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "return", "(", "Offset", ">=", "<ISA_LIT>_ADDI_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "<ISA_LIT>_ADDI_OFFSET_MAX", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonInstrInfo21", "Func": "isValidOffset", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18865, "Length": 324, "Cover_Rate": 0.484304932735426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner6", "Func": "isFCst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18866, "Length": 10, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "flags", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", "||", "strcmp", "(", "name", ",", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ")", ")", "flags", "=", "SECTION_SMALL", ";"], "File": "alpha", "Func": "alpha_elf_section_type_flags", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18867, "Length": 58, "Cover_Rate": 0.6444444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "mips_output_32bit_xfer", "(", "char", "direction", ",", "unsigned", "int", "gpreg", ",", "unsigned", "int", "fpreg", ")", "{"], "ground_truth": ["fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";"], "File": "mips", "Func": "mips_output_32bit_xfer", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18868, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "XType", "=", "SRASrc0", ".", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "XType", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "ADDSrc1", "==", "XORSrc1", "&&", "ADDSrc0", "==", "SRASrc0", "&&", "XType", ".", "isInteger", "(", ")", "&&", "SRAConstant", "!=", "nullptr", "&&", "Size", "==", "SRAConstant", "->", "getZExtValue", "(", ")", ")", "{", "unsigned", "Opcode", "=", "Subtarget", "->", "isThumb2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "VT", ",", "ADDSrc0", ")", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelDAGToDAG", "Func": "tryABSOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18869, "Length": 83, "Cover_Rate": 0.386046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getShuffleCost", "(", "TTI", "::", "ShuffleKind", "Kind", ",", "Type", "*", "Tp", ",", "int", "Index", ",", "Type", "*", "SubTp", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonTargetTransformInfo20", "Func": "getShuffleCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18870, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "signed", "int", "vec_cmpgt", "(", "vector", "float", "a1", ",", "vector", "float", "a2", ")", "{"], "ground_truth": ["return", "(", "vector", "signed", "int", ")", "__builtin_altivec_vcmpgtfp", "(", "(", "vector", "float", ")", "a1", ",", "(", "vector", "float", ")", "a2", ")", ";"], "File": "altivec4", "Func": "vec_cmpgt", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18871, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vabal_high_u16", "(", "uint32x4_t", "a", ",", "uint16x8_t", "b", ",", "uint16x8_t", "c", ")", "{", "uint32x4_t", "result", ";"], "ground_truth": ["__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "(", "c", ")", ":", ")", ";"], "File": "arm", "Func": "neon2_vabal_high_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18872, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "fields", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "(", "TARGET_NEWABI", "&&", "TARGET_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "valtype", ")", "&&", "mips_fpr_return_fields", "(", "valtype", ",", "fields", ")", "==", "<NUM_LIT>", ")", ";"], "File": "mips3", "Func": "mips_return_in_msb", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18873, "Length": 27, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "Percent", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "NextTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "NextTok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "Str", "+=", "<STR_LIT>", ";", "Str", "+=", "NextTok", ".", "getIdentifier", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "LParen", ")", "return", "true", ";", "}", "else", "break", ";", "}", "if", "(", "getParser", "(", ")", ".", "parseParenExpression", "(", "IdVal", ",", "EndLoc", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "==", "AsmToken", "::", "RParen", ")", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "return", "true", ";"], "ground_truth": ["Res", "=", "evaluateRelocExpr", "(", "IdVal", ",", "Str", ")", ";"], "File": "Cpu0AsmParser", "Func": "parseRelocOperand", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18874, "Length": 136, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ResourceAssignment", "::", "XPathOnSideAvailable", "(", "unsigned", "dstSide", ")", "{", "unsigned", "xuse", "=", "(", "dstSide", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["return", "!", "Hzd", "->", "isXResBusy", "(", "xuse", ")", ";"], "File": "TMS320C64XHazardRecognizer", "Func": "XPathOnSideAvailable", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18875, "Length": 31, "Cover_Rate": 0.8611111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "RISCVRegisterInfo10", "Func": "getReservedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18876, "Length": 42, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "isVShiftLImm", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", "&&", "Cnt", "<", "EltSize", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "isVShiftRImm", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", "&&", "Cnt", "<", "EltSize", ")", "{", "unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "}"], "ground_truth": ["unsigned", "Opc", "=", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AArch64ISelLowering116", "Func": "LowerVectorSRA_SRL_SHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18877, "Length": 204, "Cover_Rate": 0.5498652291105122, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "(", "TFI", "->", "hasFP", "(", "MF", ")", "||", "TT", ".", "isOSDarwin", "(", ")", ")", "-", "(", "TT", ".", "isOSDarwin", "(", ")", "||", "ReserveX18", ")", "-", "hasBasePointer", "(", "MF", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64RegisterInfo3", "Func": "getRegPressureLimit", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18878, "Length": 80, "Cover_Rate": 0.43010752688172044, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{"], "ground_truth": ["}"], "File": "SIISelLowering (2)3", "Func": "initializeSplitCSR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18879, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "SPReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ";", "auto", "*", "LoadMMO", "=", "new", "MachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ".", "addMemOperand", "(", "LoadMMO", ")", ";", "unsigned", "OffsetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "StackSize", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "AdjustUp", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "SPReg", ")", ".", "addReg", "(", "OffsetReg", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ";", "auto", "*", "MMO", "=", "new", "MachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "InsertPt", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "OffsetReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "WebAssemblyFrameLowering1", "Func": "adjustStackPointer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18880, "Length": 255, "Cover_Rate": 0.8121019108280255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmParser", "::", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "parseCOP2", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "MatchOperand_NoMatch", ";", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";"], "ground_truth": ["if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "MatchOperand_NoMatch", ";"], "File": "MipsAsmParser29", "Func": "parseCOP2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18881, "Length": 78, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_x", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vcmulq_x_f32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmulq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18882, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GlobalsEmitted", "=", "true", ";", "}", "bool", "ret", "=", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "clearAnnotationCache", "(", "&", "M", ")", ";", "if", "(", "auto", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ")", "{", "if", "(", "HasDebugInfo", ")", "{", "TS", "->", "closeLastSection", "(", ")", ";", "OutStreamer", "->", "emitRawText", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["TS", "->", "outputDwarfFileDirectives", "(", ")", ";"], "File": "NVPTXAsmPrinter3", "Func": "doFinalization", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18883, "Length": 66, "Cover_Rate": 0.6407766990291263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsISelDAGToDAG (2)", "Func": "selectVSplatUimmPow2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18884, "Length": 8, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vminq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vminsv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vminq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18885, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "changeLatency", "(", "SUnit", "*", "Src", ",", "SmallVector", "<", "SDep", ",", "<NUM_LIT>", ">", "&", "Deps", ",", "SUnit", "*", "Dst", ",", "unsigned", "Lat", ")", "const", "{", "MachineInstr", "&", "SrcI", "=", "*", "Src", "->", "getInstr", "(", ")", ";", "for", "(", "auto", "&", "I", ":", "Deps", ")", "{", "if", "(", "I", ".", "getSUnit", "(", ")", "!=", "Dst", ")", "continue", ";", "I", ".", "setLatency", "(", "Lat", ")", ";", "SUnit", "*", "UpdateDst", "=", "I", ".", "getSUnit", "(", ")", ";", "updateLatency", "(", "SrcI", ",", "*", "UpdateDst", "->", "getInstr", "(", ")", ",", "I", ")", ";", "for", "(", "auto", "&", "PI", ":", "UpdateDst", "->", "Preds", ")", "{", "if", "(", "PI", ".", "getSUnit", "(", ")", "!=", "Src", "||", "!", "PI", ".", "isAssignedRegDep", "(", ")", ")", "continue", ";", "PI", ".", "setLatency", "(", "Lat", ")", ";", "updateLatency", "(", "SrcI", ",", "*", "UpdateDst", "->", "getInstr", "(", ")", ",", "PI", ")", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget", "Func": "changeLatency", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18886, "Length": 142, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "V2", ".", "getValueType", "(", ")", ";", "SDValue", "V1", "=", "IsZero", "?", "getZeroVector", "(", "VT", ",", "Subtarget", "->", "hasSSE2", "(", ")", ",", "Subtarget", "->", "hasAVX2", "(", ")", ",", "DAG", ",", "V2", ".", "getDebugLoc", "(", ")", ")", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "ground_truth": ["unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";"], "File": "X86ISelLowering150", "Func": "getShuffleVectorZeroOrUndef", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18887, "Length": 55, "Cover_Rate": 0.39855072463768115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LoadStoreOpt", "::", "findMatchingStore", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Limit", ",", "MachineBasicBlock", "::", "iterator", "&", "StoreI", ")", "{", "MachineBasicBlock", "::", "iterator", "B", "=", "I", "->", "getParent", "(", ")", "->", "begin", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "MachineInstr", "&", "LoadMI", "=", "*", "I", ";", "Register", "BaseReg", "=", "getLdStBaseOp", "(", "LoadMI", ")", ".", "getReg", "(", ")", ";", "if", "(", "MBBI", "==", "B", ")", "return", "false", ";", "ModifiedRegUnits", ".", "clear", "(", ")", ";", "UsedRegUnits", ".", "clear", "(", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "do", "{", "--", "MBBI", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "if", "(", "!", "MI", ".", "isTransient", "(", ")", ")", "++", "Count", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isMatchingStore", "(", "LoadMI", ",", "MI", ")", "&&", "BaseReg", "==", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", "&&", "isLdOffsetInRangeOfSt", "(", "LoadMI", ",", "MI", ",", "TII", ")", "&&", "ModifiedRegUnits", ".", "available", "(", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "StoreI", "=", "MBBI", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "return", "false", ";", "LiveRegUnits", "::", "accumulateUsedDefed", "(", "MI", ",", "ModifiedRegUnits", ",", "UsedRegUnits", ",", "TRI", ")", ";", "if", "(", "!", "ModifiedRegUnits", ".", "available", "(", "BaseReg", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "mayAlias", "(", "LoadMI", ",", "MI", ",", "AA", ")", ")", "return", "false", ";", "}", "while", "(", "MBBI", "!=", "B", "&&", "Count", "<", "Limit", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer11", "Func": "findMatchingStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18888, "Length": 242, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "UseMulOps", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "useMulOps", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18889, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printARID8Mem", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printARIDMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M68kInstPrinter", "Func": "printARID8Mem", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18890, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_set_ph", "(", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_set1_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18891, "Length": 21, "Cover_Rate": 0.525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getMOVrrOpcode", "(", ")", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "M680x0FrameLowering", "Func": "getMOVrrOpcode", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18892, "Length": 9, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpStore", "(", "Node", ",", "DataN", ",", "DataN", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DataN", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpStore", "(", "Node", ",", "DataN", ",", "DataN", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DataN", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "}", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedStore", "(", "Node", ")", ")", "return", "ResNode", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpLoad", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpLoad", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpLoad", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpLoad", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpLoad", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpLoad", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpLoad", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";"], "ground_truth": ["else", "if", "(", "SDNode", "*", "ResNode", "=", "SelectIndexedBinOpLoad", "(", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "return", "ResNode", ";"], "File": "KudeyarISelDAGToDAG", "Func": "Select", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18893, "Length": 392, "Cover_Rate": 0.31844029244516653, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "initializePassOnce", "(", "PassRegistry", "&", "Registry", ")", "{", "const", "char", "*", "Name", "=", "<STR_LIT>", ";"], "ground_truth": ["PassInfo", "*", "PI", "=", "new", "PassInfo", "(", "Name", ",", "<STR_LIT>", ",", "&", "<ISA_LIT>SplitTFRCondSets", "::", "ID", ",", "nullptr", ",", "false", ",", "false", ")", ";"], "File": "HexagonSplitTFRCondSets", "Func": "initializePassOnce", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18894, "Length": 39, "Cover_Rate": 0.78, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "<ISA_LIT>SplitDoubleRegs", "::", "profit", "(", "unsigned", "Reg", ")", "const", "{", "assert", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", ";", "const", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "switch", "(", "DefI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "profit", "(", "DefI", ")", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "HexagonSplitDouble13", "Func": "profit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18895, "Length": 76, "Cover_Rate": 0.8351648351648352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "ground_truth": ["}"], "File": "TLCS900ISelLowering", "Func": "LowerGlobalAddress", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18896, "Length": 58, "Cover_Rate": 0.6373626373626373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "RegInfo", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasBP", "=", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ";", "unsigned", "BPReg", "=", "HasBP", "?", "(", "unsigned", ")", "RegInfo", "->", "getBaseRegister", "(", "MF", ")", ":", "FPReg", ";", "unsigned", "BP8Reg", "=", "HasBP", "?", "(", "unsigned", ")", "<STR_LIT>", ":", "FP8Reg", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "for", "(", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ";", ")", "{", "--", "MBBI", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "MBBI", "->", "getOperand", "(", "I", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "switch", "(", "MO", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "FPReg", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MO", ".", "setReg", "(", "FP8Reg", ")", ";"], "ground_truth": ["break", ";"], "File": "PPCFrameLowering16", "Func": "replaceFPWithRealFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18897, "Length": 162, "Cover_Rate": 0.6612244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Register", "=", "QQQQPRDecoderTable", "[", "RegNo", "]", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeMQQQQPRRegisterClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18898, "Length": 31, "Cover_Rate": 0.543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128bh", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_maskz_cvtneps_pbh", "(", "__mmask8", "__A", ",", "__m256", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128bh", ")", "__builtin_ia32_cvtneps2bf16_v8sf_maskz", "(", "__B", ",", "__A", ")", ";"], "File": "avx512bf16vlintrin", "Func": "_mm256_maskz_cvtneps_pbh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18899, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__extension__", "(", "__m128d", ")", "{", "__W", ",", "__X", "}", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_setr_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18900, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GLC", ",", "TFE", ";", "return", "SelectMUBUFAddr64", "(", "Addr", ",", "SRsrc", ",", "VAddr", ",", "SOffset", ",", "Offset", ",", "GLC", ",", "SLC", ",", "TFE", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG27", "Func": "SelectMUBUFAddr64", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18901, "Length": 26, "Cover_Rate": 0.37681159420289856, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Out", ".", "emitLabel", "(", "TmpLabel", ")", ";", "const", "<ISA_LIT>MCExpr", "*", "SymbolHi", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "Symbol", ",", "VKHi", ",", "Ctx", ")", ";", "emitToStreamer", "(", "Out", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addOperand", "(", "TmpReg", ")", ".", "addExpr", "(", "SymbolHi", ")", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "RefToLinkTmpLabel", "=", "<ISA_LIT>MCExpr", "::", "create", "(", "MCSymbolRefExpr", "::", "create", "(", "TmpLabel", ",", "Ctx", ")", ",", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_PCREL_LO", ",", "Ctx", ")", ";"], "File": "RISCVAsmParser37", "Func": "emitAuipccInstPair", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18902, "Length": 68, "Cover_Rate": 0.4563758389261745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "doMBBSchedRegionsTopDown", "(", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZMachineScheduler", "Func": "doMBBSchedRegionsTopDown", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18903, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_READNONE", "static", "StringRef", "getGPUOrDefault", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ")", "{"], "ground_truth": ["if", "(", "!", "GPU", ".", "empty", "(", ")", ")", "return", "GPU", ";"], "File": "AMDGPUTargetMachine12", "Func": "getGPUOrDefault", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18904, "Length": 26, "Cover_Rate": 0.4406779661016949, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TREE_STATIC", "(", "decl", ")", "=", "<NUM_LIT>", ";", "DECL_IGNORED_P", "(", "decl", ")", "=", "<NUM_LIT>", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "{", "cgraph_node", "::", "create", "(", "decl", ")", "->", "set_comdat_group", "(", "DECL_ASSEMBLER_NAME", "(", "decl", ")", ")", ";", "targetm", ".", "asm_out", ".", "unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "switch_to_section", "(", "get_named_section", "(", "decl", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "targetm", ".", "asm_out", ".", "globalize_label", "(", "asm_out_file", ",", "thunk_label", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name", "(", "asm_out_file", ",", "thunk_label", ")", ";", "putc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "ASM_DECLARE_FUNCTION_NAME", "(", "asm_out_file", ",", "thunk_label", ",", "decl", ")", ";", "}", "else", "{", "switch_to_section", "(", "text_section", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "thunk_label", ")", ";", "}", "DECL_INITIAL", "(", "decl", ")", "=", "make_node", "(", "BLOCK", ")", ";", "current_function_decl", "=", "decl", ";", "allocate_struct_function", "(", "decl", ",", "false", ")", ";", "init_function_start", "(", "decl", ")", ";", "cfun", "->", "is_thunk", "=", "true", ";", "first_function_block_is_cold", "=", "false", ";", "final_start_function", "(", "emit_barrier", "(", ")", ",", "asm_out_file", ",", "<NUM_LIT>", ")", ";", "if", "(", "flag_asynchronous_unwind_tables", "&&", "flag_dwarf2_cfi_asm", ")", "{", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "regno", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FPR15_REGNUM", ";", "i", "++", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "i", "]", ")", ";", "}"], "ground_truth": ["if", "(", "z10_p", ")", "{"], "File": "s3907", "Func": "s390_output_indirect_thunk_function", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18905, "Length": 215, "Cover_Rate": 0.48642533936651583, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "last", "<", "<NUM_LIT>", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "dash", "+", "<NUM_LIT>", ")", ";", "return", ";", "}", "*", "dash", "=", "'-'", ";", "if", "(", "first", ">", "last", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "str", ",", "dash", "+", "<NUM_LIT>", ")", ";", "return", ";", "}", "for", "(", "int", "i", "=", "first", ";", "i", "<=", "last", ";", "++", "i", ")", "fixed_regs", "[", "i", "]", "=", "call_used_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "!", "comma", ")", "break", ";", "*", "comma", "=", "','", ";", "str", "=", "comma", "+", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "sh6", "Func": "sh_fix_range", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18906, "Length": 95, "Cover_Rate": 0.4260089686098655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "<NUM_LIT>", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Rt2", "!=", "Rt", "+", "<NUM_LIT>", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "lsb", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "widthm1", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "widthm1", ">=", "<NUM_LIT>", "-", "lsb", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "Rn", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "hasWritebackToken", "=", "(", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "isToken", "(", ")", "&&", "static_cast", "<", "<ISA_LIT>Operand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "getToken", "(", ")", "==", "<STR_LIT>", ")", ";", "bool", "listContainsBase", ";", "if", "(", "checkLowRegisterList", "(", "Inst", ",", "<NUM_LIT>", ",", "Rn", ",", "<NUM_LIT>", ",", "listContainsBase", ")", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "+", "hasWritebackToken", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "listContainsBase", "&&", "!", "hasWritebackToken", "&&", "!", "isThumbTwo", "(", ")", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "if", "(", "listContainsBase", "&&", "hasWritebackToken", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "if", "(", "listContainsReg", "(", "Inst", ",", "<NUM_LIT>", ",", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "Error", "(", "Operands", "[", "<NUM_LIT>", "]", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMAsmParser11", "Func": "validateInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18907, "Length": 399, "Cover_Rate": 0.3530973451327434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineBasicBlock", "*", "Succ", "=", "*", "MBB", ".", "succ_begin", "(", ")", ";"], "ground_truth": ["return", "(", "Succ", "->", "pred_size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "Succ", ")", ";"], "File": "SIInsertWaits13", "Func": "hasTrivialSuccessor", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18908, "Length": 43, "Cover_Rate": 0.7962962962962963, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "SplatVal", ")", "return", "false", ";", "if", "(", "SplatVal", "->", "getSExtValue", "(", ")", "!=", "(", "<NUM_LIT>", "<<", "Scale", ")", ")", "return", "false", ";", "if", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Mask", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Mask", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SplatVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SplatVal", ")", "return", "false", ";"], "ground_truth": ["if", "(", "SplatVal", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{"], "File": "AArch64ISelDAGToDAG60", "Func": "SelectVectorUxtwLslImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18909, "Length": 105, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Z80ELFObjectWriter", "::", "<ISA_LIT>Z80ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_NONE", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "GBZ80ELFObjectWriter", "Func": "GBZ80ELFObjectWriter", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18910, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", "||", "(", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser114", "Func": "isNEONi32splat", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18911, "Length": 74, "Cover_Rate": 0.8314606741573034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "C", "<<", "<STR_LIT>", "<<", "(", "IsLegal", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "return", "IsLegal", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering106", "Func": "isLegalArithImmed", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18912, "Length": 25, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicro<ISA_LIT>32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "if", "(", "isFP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableMicro<ISA_LIT>FP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "}", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ",", "IsBigEndian", ",", "false", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Size", "=", "<NUM_LIT>", ";", "if", "(", "hasCOP3", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCOP3_32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "hasCHERI", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableCHERI32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "has<ISA_LIT>32r6", "(", ")", "&&", "isGP64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32r6_64r6_GP6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "has<ISA_LIT>32r6", "(", ")", "&&", "isPTR64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32r6_64r6_PTR6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "has<ISA_LIT>32r6", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32r6_64r632", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "}", "if", "(", "has<ISA_LIT>2", "(", ")", "&&", "isPTR64", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["Result", "=", "decodeInstruction", "(", "DecoderTable<ISA_LIT>32_64_PTR6432", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "File": "MipsDisassembler41", "Func": "getInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18913, "Length": 410, "Cover_Rate": 0.4611923509561305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUnalignedMemmoryAccess", "(", "uint64_t", "MemSize", ",", "uint64_t", "AlignInBits", ")", "{", "assert", "(", "isPowerOf2_64", "(", "MemSize", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "isPowerOf2_64", "(", "AlignInBits", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MemSize", ">", "AlignInBits", ")", "return", "true", ";"], "File": "MipsLegalizerInfo14", "Func": "isUnalignedMemmoryAccess", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18914, "Length": 40, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'f'", ":", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "break", ";", "case", "'v'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "case", "'y'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Constraint", "==", "<STR_LIT>", ")", "{", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "R", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";"], "ground_truth": ["if", "(", "R", ".", "first", "&&", "VT", "==", "<STR_LIT>", "&&", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "<STR_LIT>", ".", "contains", "(", "R", ".", "first", ")", ")", "{"], "File": "PPCISelLowering (2)", "Func": "getRegForInlineAsmConstraint", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18915, "Length": 178, "Cover_Rate": 0.5174418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "SwapVector", "[", "VecIdx", "]", ".", "IsLoad", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SwapVector", "[", "VecIdx", "]", ".", "IsLoad", "=", "<NUM_LIT>", ";", "SwapVector", "[", "VecIdx", "]", ".", "IsSwap", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SwapVector", "[", "VecIdx", "]", ".", "IsLoad", "=", "<NUM_LIT>", ";", "SwapVector", "[", "VecIdx", "]", ".", "IsSwappable", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SwapVector", "[", "VecIdx", "]", ".", "IsStore", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SwapVector", "[", "VecIdx", "]", ".", "IsStore", "=", "<NUM_LIT>", ";", "SwapVector", "[", "VecIdx", "]", ".", "IsSwap", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isVecReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "isVecReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "SwapVector", "[", "VecIdx", "]", ".", "IsSwappable", "=", "<NUM_LIT>", ";", "else", "if", "(", "isScalarVecReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "isScalarVecReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "SwapVector", "[", "VecIdx", "]", ".", "IsSwappable", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "if", "(", "isVecReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "isVecReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "SwapVector", "[", "VecIdx", "]", ".", "IsSwappable", "=", "<NUM_LIT>", ";", "else", "if", "(", "isVecReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "isScalarVecReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "SwapVector", "[", "VecIdx", "]", ".", "IsSwappable", "=", "<NUM_LIT>", ";", "SwapVector", "[", "VecIdx", "]", ".", "SpecialHandling", "=", "SHValues", "::", "SH_COPYWIDEN", ";", "}", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SwapVector", "[", "VecIdx", "]", ".", "IsSwappable", "=", "<NUM_LIT>", ";", "SwapVector", "[", "VecIdx", "]", ".", "SpecialHandling", "=", "SHValues", "::", "SH_SPLAT", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "PPCVSXSwapRemoval20", "Func": "gatherVectorInstructions", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18916, "Length": 461, "Cover_Rate": 0.38870151770657674, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "auto", "IsZero", "=", "[", "]", "(", "SDValue", "PassThru", ")", "{", "return", "(", "<STR_LIT>", "(", "PassThru", ".", "getNode", "(", ")", ")", "||", "(", "PassThru", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isNullConstant", "(", "PassThru", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "}", ";", "if", "(", "IsZero", "(", "PassThru", ")", ")", "return", "Op", ";"], "ground_truth": ["SDValue", "ZeroVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering101", "Func": "LowerMLOAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18917, "Length": 85, "Cover_Rate": 0.3057553956834532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "CPEMI", "=", "U", ".", "CPEMI", ";", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "unsigned", "UserOffset", "=", "GetOffsetOf", "(", "UserMI", ")", "+", "(", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "<STR_LIT>", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";"], "ground_truth": ["UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";"], "File": "ARMConstantIslandPass11", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18918, "Length": 147, "Cover_Rate": 0.3951612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "LoopHeader", "=", "LoopRep", "->", "getHeader", "(", ")", ";", "MachineBasicBlock", "*", "LoopLatch", "=", "LoopRep", "->", "getLoopLatch", "(", ")", ";", "if", "(", "!", "LoopHeader", "||", "!", "LoopLatch", ")", "return", "nullptr", ";", "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "LoopLatch", ")", ";", "if", "(", "!", "BranchMI", "||", "!", "isUncondBranch", "(", "BranchMI", ")", ")", "return", "nullptr", ";", "MachineBasicBlock", "*", "DummyExitBlk", "=", "FuncRep", "->", "CreateMachineBasicBlock", "(", ")", ";", "FuncRep", "->", "push_back", "(", "DummyExitBlk", ")", ";", "SHOWNEWBLK", "(", "DummyExitBlk", ",", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BranchMI", "<<", "<STR_LIT>", ";", ")", ";", "LLVMContext", "&", "Ctx", "=", "LoopHeader", "->", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "R600MachineCFGStructurizer", "Func": "normalizeInfiniteLoopExit", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18919, "Length": 121, "Cover_Rate": 0.9097744360902256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "sort", "(", "WUsers", ")", ";", "WUsers", ".", "erase", "(", "std", "::", "unique", "(", "WUsers", ".", "begin", "(", ")", ",", "WUsers", ".", "end", "(", ")", ")", ",", "WUsers", ".", "end", "(", ")", ")", ";", "while", "(", "!", "WUsers", ".", "empty", "(", ")", ")", "if", "(", "WeakTrackingVH", "WU", "=", "WUsers", ".", "pop_back_val", "(", ")", ")", "{", "if", "(", "PHINode", "*", "PN", "=", "dyn_cast", "<", "PHINode", ">", "(", "WU", ")", ")", "{", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "PN", "->", "getNumIncomingValues", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "if", "(", "PN", "->", "getIncomingValue", "(", "I", ")", "==", "CE", ")", "{", "BasicBlock", "*", "PredBB", "=", "PN", "->", "getIncomingBlock", "(", "I", ")", ";", "if", "(", "PredBB", "->", "getTerminator", "(", ")", "->", "getNumSuccessors", "(", ")", ">", "<NUM_LIT>", ")", "PredBB", "=", "SplitEdge", "(", "PredBB", ",", "PN", "->", "getParent", "(", ")", ")", ";"], "ground_truth": ["Instruction", "*", "InsertPos", "=", "PredBB", "->", "getTerminator", "(", ")", ";"], "File": "XCoreLowerThreadLocal16", "Func": "replaceConstantExprOp", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18920, "Length": 153, "Cover_Rate": 0.5083056478405316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "to", "==", "CALLER_SAVE_REGS", "||", "to", "==", "POINTER_REGS", ")", "to", "=", "GENERAL_REGS", ";", "if", "(", "from", "==", "CALLER_SAVE_REGS", "||", "from", "==", "POINTER_REGS", ")", "from", "=", "GENERAL_REGS", ";", "if", "(", "(", "from", "==", "GENERAL_REGS", "&&", "to", "==", "STACK_REG", ")", "||", "(", "to", "==", "GENERAL_REGS", "&&", "from", "==", "STACK_REG", ")", ")", "return", "regmove_cost", "->", "GP2GP", ";", "if", "(", "to", "==", "STACK_REG", "||", "from", "==", "STACK_REG", ")", "return", "aarch64_register_move_cost", "(", "mode", ",", "from", ",", "GENERAL_REGS", ")", "+", "aarch64_register_move_cost", "(", "mode", ",", "GENERAL_REGS", ",", "to", ")", ";"], "ground_truth": ["if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{"], "File": "aarch642", "Func": "aarch64_register_move_cost", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18921, "Length": 94, "Cover_Rate": 0.373015873015873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlaldavxq", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__arm_vmlaldavxq_s32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaldavxq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18922, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "(", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "|", "RegBits", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";", "return", "RegBits", ";"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter17", "Func": "getMemRIXEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18923, "Length": 69, "Cover_Rate": 0.5036496350364964, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", "&&", "ix86_abi", "==", "MS_ABI", ")", "return", "false", ";", "return", "TARGET_FLOAT_RETURNS_IN_80387", ";", "case", "XMM0_REG", ":", "case", "XMM1_REG", ":", "return", "TARGET_SSE", ";", "case", "MM0_REG", ":", "if", "(", "TARGET_MACHO", "||", "TARGET_64BIT", ")", "return", "false", ";", "return", "TARGET_MMX", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_function_value_regno_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18924, "Length": 39, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_s32_p64", "(", "poly64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "int32x2_t", ")", "__builtin_neon_vreinterpretv2sidi", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpret_s32_p64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18925, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "<NUM_LIT>", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "<STR_LIT>", "BranchCode", "=", "GetCondFromBranchOpc", "(", "I", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "TargetBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "AllowModify", "&&", "UnCondBrIter", "!=", "MBB", ".", "end", "(", ")", "&&", "MBB", ".", "isLayoutSuccessor", "(", "TargetBB", ")", ")", "{", "BranchCode", "=", "GetOppositeBranchCondition", "(", "BranchCode", ")", ";", "unsigned", "JNCC", "=", "GetCondBranchFromCond", "(", "BranchCode", ")", ";", "MachineBasicBlock", "::", "iterator", "OldInst", "=", "I", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "JNCC", ")", ")", ".", "addMBB", "(", "UnCondBrIter", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "UnCondBrIter", ",", "MBB", ".", "findDebugLoc", "(", "I", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TargetBB", ")", ";", "MBB", ".", "addSuccessor", "(", "TargetBB", ")", ";", "OldInst", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "->", "eraseFromParent", "(", ")", ";", "UnCondBrIter", "=", "MBB", ".", "end", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "OldBranchCode", "==", "BranchCode", ")", "continue", ";", "if", "(", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", "||", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", ")", "BranchCode", "=", "<STR_LIT>", ";", "else", "if", "(", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", "||", "(", "OldBranchCode", "==", "<STR_LIT>", "&&", "BranchCode", "==", "<STR_LIT>", ")", ")", "BranchCode", "=", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "true", ";"], "File": "X86InstrInfo12", "Func": "AnalyzeBranch", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18926, "Length": 392, "Cover_Rate": 0.6373983739837399, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cvttph_epi16", "(", "__m128i", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vcvttph2w128_mask", "(", "__C", ",", "(", "__v8hi", ")", "__A", ",", "__B", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_mask_cvttph_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18927, "Length": 41, "Cover_Rate": 0.9761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ia64_except_unwind_info", "(", "&", "global_options", ")", "!=", "UI_TARGET", ")", "return", ";", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_output_function_end_prologue", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18928, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "Parser", ".", "Warning", "(", "L", ",", "Msg", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser102", "Func": "Warning", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18929, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Set", ".", "erase", "(", "front", "(", ")", ")", ";", "Uses", ".", "pop", "(", ")", ";"], "ground_truth": ["}"], "File": "BitTracker17", "Func": "pop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18930, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMSA128AsmRegOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMSA128Reg", "(", ")", ")", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "addMSA128AsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18931, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isAISrc_512F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18932, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";", "uint64_t", "encoding", "=", "<STR_LIT>", "(", "MCE", "->", "getValue", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "encoding", ")", ")", ";"], "File": "ARM64AsmParser", "Func": "addLogicalImm64Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18933, "Length": 57, "Cover_Rate": 0.7916666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "else", "NewMI", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "isFloat", "=", "true", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{"], "File": "SparcInstrInfo22", "Func": "foldMemoryOperandImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18934, "Length": 160, "Cover_Rate": 0.36281179138321995, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", ".", "hasBulkMemory", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "MemIdx", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "auto", "LenMVT", "=", "ST", ".", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "{", "Chain", ",", "MemIdx", ",", "MemIdx", ",", "Dst", ",", "Src", ",", "DAG", ".", "getZExtOrTrunc", "(", "Size", ",", "DL", ",", "LenMVT", ")", "}", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblySelectionDAGInfo9", "Func": "EmitTargetCodeForMemcpy", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18935, "Length": 77, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "nds32_valid_CVs2_p", "(", "rtx", "op", ")", "{", "HOST_WIDE_INT", "ival", "=", "const_vector_to_hwint", "(", "op", ")", ";", "return", "(", "ival", "<", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "&&", "(", "ival", ">=", "-", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "nds32-predicates", "Func": "nds32_valid_CVs2_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18936, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TOYAsmBackend", "Func": "getNumFixupKinds", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18937, "Length": 10, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "File": "TOYSubtarget1", "Func": "getRegisterInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18938, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Directive", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "*", ">", "(", "STI", ")", "->", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")", "{", "const", "InstrItineraryData", "*", "II", "=", "static_cast", "<", "const", "<ISA_LIT>Subtarget", "*", ">", "(", "STI", ")", "->", "getInstrItineraryData", "(", ")", ";"], "ground_truth": ["return", "new", "ScoreboardHazardRecognizer", "(", "II", ",", "DAG", ")", ";"], "File": "PPCInstrInfo (2)2", "Func": "CreateTargetHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18939, "Length": 64, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{"], "ground_truth": ["{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";"], "File": "MSP430AsmBackend", "Func": "getFixupKindInfo", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18940, "Length": 121, "Cover_Rate": 0.6994219653179191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "Mask", "=", "*", "MaskVal", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "Register", "DstReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "bool", "IsVGPR", "=", "DstRB", "->", "getID", "(", ")", "==", "<STR_LIT>", ";", "unsigned", "NewOpc", "=", "IsVGPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "MovOpc", "=", "IsVGPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetRegisterClass", "&", "RegRC", "=", "IsVGPR", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "DstReg", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "DstRB", ",", "*", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "Ty", ",", "*", "SrcRB", ",", "*", "MRI", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", ")", "return", "false", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "RegRC", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "Mask", ")", ";"], "File": "AMDGPUInstructionSelector14", "Func": "selectG_PTRMASK", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18941, "Length": 246, "Cover_Rate": 0.44727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";"], "File": "PPCMCCodeEmitter38", "Func": "getDirectBrEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18942, "Length": 56, "Cover_Rate": 0.3708609271523179, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "{", "bool", "lu32i", "[", "<NUM_LIT>", "]", "=", "{", "(", "value", "&", "LU32I_B", ")", "==", "<NUM_LIT>", ",", "(", "value", "&", "LU32I_B", ")", "==", "LU32I_B", "}", ";", "bool", "lu52i", "[", "<NUM_LIT>", "]", "=", "{", "(", "value", "&", "LU52I_B", ")", "==", "<NUM_LIT>", ",", "(", "value", "&", "LU52I_B", ")", "==", "LU52I_B", "}", ";", "int", "sign31", "=", "(", "value", "&", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ">>", "<NUM_LIT>", ";", "if", "(", "lu32i", "[", "sign31", "]", "&&", "lu52i", "[", "sign31", "]", ")", "return", "cost", ";", "else", "if", "(", "lu32i", "[", "sign31", "]", ")", "{", "codes", "[", "cost", "]", ".", "method", "=", "METHOD_LU52I", ";", "codes", "[", "cost", "]", ".", "value", "=", "(", "value", ">>", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "return", "cost", "+", "<NUM_LIT>", ";", "}", "codes", "[", "cost", "]", ".", "method", "=", "METHOD_LU32I", ";", "codes", "[", "cost", "]", ".", "value", "=", "(", "(", "value", "<<", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "ground_truth": ["cost", "++", ";"], "File": "loongarch", "Func": "loongarch_build_integer", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18943, "Length": 153, "Cover_Rate": 0.40476190476190477, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrAnalysis", "*", "create<ISA_LIT>InstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", "{", "return", "new", "<ISA_LIT>MCInstrAnalysis", "(", "Info", ")", ";"], "ground_truth": ["}"], "File": "DLXMCTargetDesc", "Func": "createDLXInstrAnalysis", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18944, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ExpandCoreVHwlpPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "RISCVExpandCoreVHwlpPseudoInsts", "Func": "RISCVExpandCoreVHwlpPseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18945, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4si", "__mask", "=", "__extension__", "(", "__v4si", ")", "{", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", ",", "~", "<NUM_LIT>", "}", ";"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_gathersiv4si", "(", "__src", ",", "__base", ",", "(", "__v4si", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "File": "avx2intrin", "Func": "_mm_i32gather_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18946, "Length": 41, "Cover_Rate": 0.47126436781609193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cvtepi32_pd", "(", "__m256i", "__A", ")", "{", "return", "(", "__m512d", ")", "__builtin_ia32_cvtdq2pd512_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8df", ")", "_mm512_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cvtepi32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18947, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "STI", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "assert", "(", "STI", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "{", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "isStackAligned", ")", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "}", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "case", "<NUM_LIT>", ":", "assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "isStackAligned", ")", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "else", "return", "load", "?", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "HasVLX", "?", "<STR_LIT>", ":", "HasAVX512", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["assert", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86InstrInfo113", "Func": "getLoadStoreRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18948, "Length": 464, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "m_binary_func", "==", "NULL", ";"], "ground_truth": ["}"], "File": "gen-mul-tables", "Func": "is_unary", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 18949, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", ")", "{", "Opcode", "=", "I", "->", "getOpcode", "(", ")", ";", "U", "=", "I", ";", "InMBB", "=", "I", "->", "getParent", "(", ")", "==", "FuncInfo", ".", "MBB", "->", "getBasicBlock", "(", ")", ";", "}", "else", "if", "(", "const", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "V", ")", ")", "{", "Opcode", "=", "C", "->", "getOpcode", "(", ")", ";", "U", "=", "C", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "BitCast", ":", "if", "(", "InMBB", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "IntToPtr", ":", "if", "(", "InMBB", "&&", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "case", "Instruction", "::", "PtrToInt", ":", "if", "(", "InMBB", "&&", "TLI", ".", "getValueType", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", "==", "TLI", ".", "getPointerTy", "(", "DL", ")", ")", "return", "<ISA_LIT>SelectCallAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ")", ";", "break", ";", "}", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "V", ")", ")", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", "||", "AM", ".", "IndexReg", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GV", ")", ")", "if", "(", "GVar", "->", "isThreadLocal", "(", ")", ")", "return", "false", ";", "AM", ".", "GV", "=", "GV", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "assert", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", "&&", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", ";", "AM", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "}", "else", "{", "AM", ".", "GVOpFlags", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel114", "Func": "X86SelectCallAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18950, "Length": 333, "Cover_Rate": 0.5476973684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Naked", ")", ")", "{", "if", "(", "!", "(", "hasBasePointer", "(", "MF", ")", "&&", "FrameIndex", "<", "<NUM_LIT>", ")", ")", "Offset", "+=", "MFI", "->", "getStackSize", "(", ")", ";", "}", "assert", "(", "OpC", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "noImmForm", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "(", "!", "isIXAddr", "||", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "MI", ".", "getOperand", "(", "OffsetOperandNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "bool", "is64Bit", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "is64Bit", "?", "G8RC", ":", "GPRC", ";", "unsigned", "SRegHi", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ",", "SReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SRegHi", ")", ".", "addImm", "(", "Offset", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "SReg", ")", ".", "addReg", "(", "SRegHi", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Offset", ")", ";"], "File": "PPCRegisterInfo13", "Func": "eliminateFrameIndex", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18951, "Length": 250, "Cover_Rate": 0.36023054755043227, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["SDValue", "Result", "=", "DAG", ".", "getBlockAddress", "(", "BA", ",", "getPointerTy", "(", ")", ",", "true", ",", "OpFlags", ")", ";"], "File": "X86ISelLowering114", "Func": "LowerBlockAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18952, "Length": 57, "Cover_Rate": 0.30158730158730157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DL", ".", "getValueOrABITypeAlignment", "(", "GV", "->", "getPointerAlignment", "(", "DL", ")", ",", "GV", "->", "getValueType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULDSUtils", "Func": "getAlign", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18953, "Length": 20, "Cover_Rate": 0.5882352941176471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addUse", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "I", ".", "getNumMemOperands", "(", ")", ")", "addMemoryOperands", "(", "*", "I", ".", "memoperands_begin", "(", ")", ",", "MIB", ")", ";"], "ground_truth": ["bool", "Result", "=", "MIB", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "SPIRVInstructionSelector", "Func": "selectMemOperation", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18954, "Length": 99, "Cover_Rate": 0.518324607329843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vldrwq_gather_shifted_offset_z", "(", "float32_t", "const", "*", "__base", ",", "uint32x4_t", "__offset", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vldrwq_gather_shifted_offset_z_f32", "(", "__base", ",", "__offset", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vldrwq_gather_shifted_offset_z", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18955, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RxSBGOperands", "RxSBG", "[", "]", "=", "{", "RxSBGOperands", "(", "Opcode", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "RxSBGOperands", "(", "Opcode", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "}", ";", "unsigned", "Count", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "while", "(", "expandRxSBG", "(", "RxSBG", "[", "I", "]", ")", ")", "Count", "[", "I", "]", "+=", "<NUM_LIT>", ";", "if", "(", "Count", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Count", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "I", "=", "Count", "[", "<NUM_LIT>", "]", ">", "Count", "[", "<NUM_LIT>", "]", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "I", "^", "<NUM_LIT>", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "(", "RxSBG", "[", "I", "]", ".", "Mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "if", "(", "LoadSDNode", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op0", ".", "getNode", "(", ")", ")", ")", "if", "(", "Load", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "detectOrAndInsertion", "(", "Op0", ",", "RxSBG", "[", "I", "]", ".", "Mask", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "convertTo", "(", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Op0", ")", ",", "convertTo", "(", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "RxSBG", "[", "I", "]", ".", "Input", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "Start", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "End", ",", "<STR_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "RxSBG", "[", "I", "]", ".", "Rotate", ",", "<STR_LIT>", ")", "}", ";", "N", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "Ops", ")", ";"], "ground_truth": ["return", "convertTo", "(", "SDLoc", "(", "N", ")", ",", "VT", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";"], "File": "SystemZISelDAGToDAG10", "Func": "tryRxSBG", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18956, "Length": 322, "Cover_Rate": 0.9019607843137255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "const", "uint8_t", "ABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";", "return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ".", "getTriple", "(", ")", ",", "ABI", ")", ";"], "ground_truth": ["}"], "File": "FISCAsmBackend", "Func": "createFISCAsmBackend", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18957, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "hashval_t", "bundle_state_hasher", "::", "hash", "(", "const", "value_type", "*", "state", ")", "{", "unsigned", "result", ",", "i", ";", "for", "(", "result", "=", "i", "=", "<NUM_LIT>", ";", "i", "<", "dfa_state_size", ";", "i", "++", ")", "result", "+=", "(", "(", "(", "unsigned", "char", "*", ")", "state", "->", "dfa_state", ")", "[", "i", "]", "<<", "(", "(", "i", "%", "CHAR_BIT", ")", "*", "<NUM_LIT>", "+", "CHAR_BIT", ")", ")", ";"], "ground_truth": ["return", "result", "+", "state", "->", "insn_num", ";"], "File": "ia644", "Func": "hash", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18958, "Length": 69, "Cover_Rate": 0.9857142857142858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "insn", "!=", "BB_HEAD", "(", "bb", ")", "&&", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "if", "(", "insn", "==", "BB_HEAD", "(", "bb", ")", "||", "INSN_CODE", "(", "insn", ")", "!=", "CODE_FOR_cbranchsi4_insn", ")", "continue", ";", "cmp", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ";", "op0", "=", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "cmp", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op1", ")", "||", "INTVAL", "(", "op1", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "gcc_assert", "(", "insn", "!=", "BB_HEAD", "(", "bb", ")", ")", ";", "for", "(", "prev", "=", "PREV_INSN", "(", "insn", ")", ";", "(", "!", "insn_clobbered", "&&", "prev", "!=", "BB_HEAD", "(", "bb", ")", "&&", "(", "NOTE_P", "(", "prev", ")", "||", "DEBUG_INSN_P", "(", "prev", ")", "||", "(", "(", "set", "=", "single_set", "(", "prev", ")", ")", "!=", "NULL", "&&", "get_attr_conds", "(", "prev", ")", "==", "CONDS_NOCOND", ")", ")", ")", ";", "prev", "=", "PREV_INSN", "(", "prev", ")", ")", "{", "if", "(", "reg_set_p", "(", "op0", ",", "prev", ")", ")", "insn_clobbered", "=", "true", ";", "}"], "ground_truth": ["if", "(", "insn_clobbered", ")", "continue", ";"], "File": "arm", "Func": "thumb1_reorg", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18959, "Length": 181, "Cover_Rate": 0.4986225895316804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "reg", ";"], "ground_truth": ["if", "(", "!", "JUMP_P", "(", "insn", ")", "||", "recog_memoized", "(", "insn", ")", "!=", "CODE_FOR_loop_end", ")", "return", "NULL_RTX", ";"], "File": "xtensa", "Func": "hwloop_pattern_reg", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18960, "Length": 21, "Cover_Rate": 0.3387096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TargetStackID", "::", "SVEVector", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering100", "Func": "getStackIDForScalableVectors", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18961, "Length": 6, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerGlobalAddress", "(", "<ISA_LIT>MachineFunction", "*", "MFI", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "GlobalAddressSDNode", "*", "G", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "if", "(", "G", "->", "getAddressSpace", "(", ")", "==", "AMDGPUA<ISA_LIT>", ".", "LOCAL_ADDRESS", ")", "{", "assert", "(", "G", "->", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "unsigned", "Offset", "=", "MFI", "->", "allocateLDSGlobal", "(", "DL", ",", "*", "GV", ")", ";", "return", "DAG", ".", "getConstant", "(", "Offset", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "}", "}", "const", "Function", "&", "Fn", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadInit", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering135", "Func": "LowerGlobalAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18962, "Length": 170, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "incoming_address", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_FUNCTION_ADDR_REGNUM", ")", ";", "emit_insn", "(", "gen_loadgp", "(", "offset", ",", "incoming_address", ")", ")", ";", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", ")", "emit_insn", "(", "gen_loadgp_blockage", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "mips3", "Func": "mips_emit_loadgp", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18963, "Length": 32, "Cover_Rate": 0.3855421686746988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vornq", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "__arm_vornq_f32", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18964, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Imm5", "=", "Imm", "&", "<NUM_LIT>", ";", "auto", "Ry", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "DecodeFPR32RegisterClass", "(", "Inst", ",", "Ry", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "FPR32DecoderTable", "[", "Ry", "+", "Imm5", "]", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "CSKYDisassembler", "Func": "DecodeRegSeqOperandF2", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18965, "Length": 75, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "insn_set", ";", "rtx", "dep_set", ";", "int", "timings", ";", "if", "(", "!", "TARGET_AM33", ")", "return", "<NUM_LIT>", ";", "insn_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "insn_set", ")", "return", "cost", ";", "dep_set", "=", "single_set", "(", "dep", ")", ";", "if", "(", "!", "dep_set", ")", "return", "cost", ";", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "set_is_load_p", "(", "dep_set", ")", "&&", "set_is_store_p", "(", "insn_set", ")", ")", "cost", "+=", "<NUM_LIT>", ";", "else", "if", "(", "mn10300_tune_cpu", "==", "PROCESSOR_AM34", "&&", "!", "set_is_store_p", "(", "insn_set", ")", "&&", "!", "JUMP_P", "(", "insn", ")", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "dep_set", ")", ")", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "SET_SRC", "(", "insn_set", ")", ")", ")", "==", "MODE_FLOAT", ")", "cost", "+=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "TARGET_AM33_2", ")", "return", "cost", ";"], "File": "mn103004", "Func": "mn10300_adjust_sched_cost", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18966, "Length": 124, "Cover_Rate": 0.5321888412017167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EraseBBsAndChildren", "(", "const", "Container", "&", "MBBs", ")", "{", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "WL", "(", "MBBs", ".", "begin", "(", ")", ",", "MBBs", ".", "end", "(", ")", ")", ";", "while", "(", "!", "WL", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "WL", ".", "pop_back_val", "(", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Preds", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "for", "(", "auto", "*", "Pred", ":", "Preds", ")", "Pred", "->", "removeSuccessor", "(", "MBB", ")", ";"], "ground_truth": ["SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Succs", "(", "MBB", "->", "succ_begin", "(", ")", ",", "MBB", "->", "succ_end", "(", ")", ")", ";"], "File": "WebAssemblyLateEHPrepare23", "Func": "EraseBBsAndChildren", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18967, "Length": 111, "Cover_Rate": 0.7350993377483444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "GCNTTIImpl", "::", "getMemcpyLoopLoweringType", "(", "LLVMContext", "&", "Context", ",", "Value", "*", "Length", ",", "unsigned", "SrcAddrSpace", ",", "unsigned", "DestAddrSpace", ",", "unsigned", "SrcAlign", ",", "unsigned", "DestAlign", ")", "const", "{", "unsigned", "MinAlign", "=", "std", "::", "min", "(", "SrcAlign", ",", "DestAlign", ")", ";", "if", "(", "MinAlign", "==", "<NUM_LIT>", ")", "return", "Type", "::", "getInt16Ty", "(", "Context", ")", ";", "if", "(", "SrcAddrSpace", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "SrcAddrSpace", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", "||", "DestAddrSpace", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "DestAddrSpace", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{", "return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUTargetTransformInfo1", "Func": "getMemcpyLoopLoweringType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18968, "Length": 112, "Cover_Rate": 0.9911504424778761, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "==", "MBB", ".", "end", "(", ")", ")", "continue", ";", "int", "newOpcode", "=", "reverseOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "newOpcode", "==", "<STR_LIT>", ")", "continue", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MBB", ".", "findDebugLoc", "(", "MI", ")", ",", "TII", "->", "get", "(", "newOpcode", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", ";"], "File": "TGSICFGStructurizer", "Func": "reversePredicateSetter", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18969, "Length": 91, "Cover_Rate": 0.6319444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine64", "::", "<ISA_LIT>TargetMachine64", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetMachine11", "Func": "NVPTXTargetMachine64", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18970, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Diagnostic", "+=", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Min", ")", "+", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Max", ")", "+", "<STR_LIT>", ";", "if", "(", "Ctx", ")", "{", "Ctx", "->", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "Diagnostic", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "Diagnostic", ".", "c_str", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "AVRAsmBackend1", "Func": "signed_width", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18971, "Length": 54, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{"], "File": "PatmosISelLowering", "Func": "LowerReturn", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 18972, "Length": 120, "Cover_Rate": 0.47244094488188976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "(", "Reg", "=", "MO", ".", "getReg", "(", ")", ")", "||", "(", "Reg", "==", "ExcludedReg", ")", ")", "return", ";"], "ground_truth": ["if", "(", "MO", ".", "isDef", "(", ")", ")", "RegDefs", ".", "insert", "(", "Reg", ")", ";"], "File": "MipsDelaySlotFiller25", "Func": "insertDefUse", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18973, "Length": 43, "Cover_Rate": 0.4479166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstSeq", "generateInstSeq", "(", "int64_t", "Val", ",", "bool", "IsRV64", ")", "{", "<STR_LIT>", "Res", ";", "generateInstSeqImpl", "(", "Val", ",", "IsRV64", ",", "Res", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "&&", "Res", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "assert", "(", "IsRV64", "&&", "<STR_LIT>", ")", ";", "unsigned", "ShiftAmount", "=", "countLeadingZeros", "(", "(", "uint64_t", ")", "Val", ")", ";", "Val", "<<=", "ShiftAmount", ";", "Val", "|=", "maskTrailingOnes", "<", "uint64_t", ">", "(", "ShiftAmount", ")", ";", "<STR_LIT>", "TmpSeq", ";", "generateInstSeqImpl", "(", "Val", ",", "IsRV64", ",", "TmpSeq", ")", ";", "TmpSeq", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "ShiftAmount", ")", ")", ";", "if", "(", "TmpSeq", ".", "size", "(", ")", "<", "Res", ".", "size", "(", ")", ")", "Res", "=", "TmpSeq", ";", "Val", "&=", "maskTrailingZeros", "<", "uint64_t", ">", "(", "ShiftAmount", ")", ";", "TmpSeq", ".", "clear", "(", ")", ";", "generateInstSeqImpl", "(", "Val", ",", "IsRV64", ",", "TmpSeq", ")", ";", "TmpSeq", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "ShiftAmount", ")", ")", ";", "if", "(", "TmpSeq", ".", "size", "(", ")", "<", "Res", ".", "size", "(", ")", ")", "Res", "=", "TmpSeq", ";", "}", "return", "Res", ";"], "ground_truth": ["}"], "File": "RISCVMatInt12", "Func": "generateInstSeq", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18974, "Length": 171, "Cover_Rate": 0.9344262295081968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeOperand_SReg_32", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["auto", "DAsm", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";"], "File": "AMDGPUDisassembler14", "Func": "decodeOperand_SReg_32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18975, "Length": 33, "Cover_Rate": 0.7021276595744681, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFGRCCRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Reg", ")", ")", ";"], "File": "MipsDisassembler10", "Func": "DecodeFGRCCRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18976, "Length": 55, "Cover_Rate": 0.873015873015873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "RegisterTarget", "<", "llvm", "::", "Triple", "::", "mos", ">", "X", "(", "llvm", "::", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MOSTargetInfo", "Func": "LLVMInitializeMOSTargetInfo", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 18977, "Length": 26, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";", "return", "(", "Val", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "||", "(", "Val", ">", "-", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)4", "Func": "isMemNegImm8Offset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18978, "Length": 39, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "while", "(", "expandAddress", "(", "AM", ",", "true", ")", "||", "(", "AM", ".", "Index", ".", "getNode", "(", ")", "&&", "expandAddress", "(", "AM", ",", "false", ")", ")", ")", "continue", ";", "if", "(", "AM", ".", "Form", "==", "<STR_LIT>", "&&", "!", "shouldUseLA", "(", "AM", ".", "Base", ".", "getNode", "(", ")", ",", "AM", ".", "Disp", ",", "AM", ".", "Index", ".", "getNode", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "isValidDisp", "(", "AM", ".", "DR", ",", "AM", ".", "Disp", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "isDynAlloc", "(", ")", "&&", "!", "AM", ".", "IncludesDynAlloc", ")", "return", "false", ";"], "ground_truth": ["LLVM_DEBUG", "(", "AM", ".", "dump", "(", ")", ")", ";"], "File": "SystemZISelDAGToDAG4", "Func": "selectAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18979, "Length": 106, "Cover_Rate": 0.5492227979274611, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "OPWV232", ":", "return", "TTMP_64RegClassID", ";", "case", "OPW128", ":", "return", "TTMP_128RegClassID", ";", "case", "OPW256", ":", "return", "TTMP_256RegClassID", ";", "case", "OPW512", ":", "return", "TTMP_512RegClassID", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "getTtmpClassId", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18980, "Length": 26, "Cover_Rate": 0.35135135135135137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Idx", "=", "WhichResult", "*", "NumElts", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "M", "[", "i", "+", "j", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "]", "!=", "Idx", ")", "||", "(", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "M", "[", "i", "+", "j", "+", "<NUM_LIT>", "]", "!=", "Idx", ")", ")", "return", "false", ";", "Idx", "+=", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "<NUM_LIT>", ";"], "File": "ARMISelLowering (2)2", "Func": "isVZIP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18981, "Length": 167, "Cover_Rate": 0.7389380530973452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MBB", ".", "getBasicBlock", "(", ")", ")", "return", "false", ";", "VectorNode", ".", "push_back", "(", "createNode", "(", "&", "MBB", ")", ")", ";", "}", "if", "(", "!", "isValidModel", ")", "return", "false", ";", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", "+", "to_string", "(", "VectorNode", ".", "size", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", ")", ";", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MBB", ":", "*", "MF", ")", "{", "if", "(", "!", "MBB", ".", "getBasicBlock", "(", ")", ")", "return", "false", ";", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", "+", "to_string", "(", "MBB", ".", "getNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "vector", "<", "CostLeaf", "*", ">", "val", "=", "*", "VectorNode", "[", "MBB", ".", "getNumber", "(", ")", "]", "->", "getChildren", "(", ")", ";", "for", "(", "auto", "child", ":", "MBB", ".", "successors", "(", ")", ")", "{", "if", "(", "!", "child", "->", "getBasicBlock", "(", ")", ")", "continue", ";", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", "+", "to_string", "(", "child", "->", "getNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "if", "(", "std", "::", "find", "(", "val", ".", "begin", "(", ")", ",", "val", ".", "end", "(", ")", ",", "VectorNode", "[", "child", "->", "getNumber", "(", ")", "]", ")", "==", "val", ".", "end", "(", ")", ")", "VectorNode", "[", "MBB", ".", "getNumber", "(", ")", "]", "->", "pushChild", "(", "VectorNode", "[", "child", "->", "getNumber", "(", ")", "]", ")", ";", "}", "}", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", ")", ";", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Node", ":", "VectorNode", ")", "{", "if", "(", "Node", "->", "getType", "(", ")", "==", "nodeType", "::", "LOOP", ")", "{", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", "+", "to_string", "(", "Node", "->", "getMachinBB", "(", ")", "->", "getNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";", "Loop", "*", "Lp", "=", "LI", ".", "getLoopFor", "(", "Node", "->", "getMachinBB", "(", ")", "->", "getBasicBlock", "(", ")", ")", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "Latches", ";", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "Exits", ";", "Lp", "->", "getLoopLatches", "(", "Latches", ")", ";", "BasicBlock", "*", "Latch", "=", "Latches", "[", "<NUM_LIT>", "]", ";", "Lp", "->", "getExitBlocks", "(", "Exits", ")", ";", "BasicBlock", "*", "Exit", "=", "Exits", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "Exit", "||", "!", "Latch", ")", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "Node1", ":", "VectorNode", ")", "{", "if", "(", "Node1", "->", "getType", "(", ")", "==", "nodeType", "::", "NODE", "||", "Node1", "->", "getType", "(", ")", "==", "nodeType", "::", "SWITCH_BRANCH", ")", "{", "if", "(", "Node1", "->", "getBasicBlock", "(", ")", "==", "Exit", ")", "{", "Node1", "->", "setType", "(", "nodeType", "::", "EXIT", ")", ";", "<ISA_LIT>_DEBUG", "(", "<STR_LIT>", "+", "to_string", "(", "Node1", "->", "getMachinBB", "(", ")", "->", "getNumber", "(", ")", ")", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "buildTree", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18982, "Length": 422, "Cover_Rate": 0.8356435643564356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly_int64", "xstormy16_push_rounding", "(", "poly_int64", "bytes", ")", "{", "return", "(", "bytes", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "stormy16", "Func": "xstormy16_push_rounding", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18983, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "REG_P", "(", "x", ")", "&&", "(", "strict", "?", "REG_OK_FOR_BASE_STRICT_P", "(", "x", ")", ":", "REG_OK_FOR_BASE_NONSTRICT_P", "(", "x", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "h8300", "Func": "h8300_rtx_ok_for_base_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 18984, "Length": 23, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "operands", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Use", ".", "getReg", "(", ")", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{"], "File": "SILoadStoreOptimizer", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18985, "Length": 92, "Cover_Rate": 0.6174496644295302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "<ISA_LIT>II", ";"], "ground_truth": ["static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{"], "File": "RISCVInstrInfo", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18986, "Length": 40, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MF", ":", "M", ")", "{", "Changed", "|=", "runOnFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "AArch64PromoteConstant (2)", "Func": "runOnModule", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18987, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SplattedVal", "=", "splatSplitI64WithVL", "(", "DL", ",", "VT", ",", "Scalar", ",", "VL", ",", "DAG", ")", ";", "SDValue", "SplattedIdx", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "VL", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "VL", ")", ";", "SDValue", "VID", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Mask", ",", "VL", ")", ";", "SDValue", "SelectCond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "MaskVT", ",", "VID", ",", "SplattedIdx", ",", "DAG", ".", "getCondCode", "(", "<STR_LIT>", ")", ",", "Mask", ",", "VL", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SelectCond", ",", "SplattedVal", ",", "Vec", ",", "VL", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "NumOps", "=", "Op", ".", "getNumOperands", "(", ")", ";", "bool", "IsMasked", "=", "NumOps", "==", "<NUM_LIT>", ";", "unsigned", "OpOffset", "=", "IsMasked", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Scalar", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ";", "if", "(", "Scalar", ".", "getValueType", "(", ")", ".", "bitsLE", "(", "XLenVT", ")", ")", "break", ";", "if", "(", "auto", "*", "CVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Scalar", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CVal", "->", "getSExtValue", "(", ")", ")", ")", "break", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "Scalar", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "I32VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorElementCount", "(", ")", "*", "<NUM_LIT>", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getBitcast", "(", "I32VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", "+", "OpOffset", ")", ")", ";", "SDValue", "ScalarLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Scalar", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "SDValue", "ScalarHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Scalar", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "SDValue", "VL", "=", "Op", ".", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "SDValue", "I32VL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "XLenVT", ",", "VL", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ")", ";", "MVT", "I32MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "I32VT", ".", "getVectorElementCount", "(", ")", ")", ";", "SDValue", "I32Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "I32MaskVT", ",", "VL", ")", ";", "if", "(", "IntNo", "==", "<STR_LIT>", "||", "IntNo", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "I32VT", ",", "Vec", ",", "ScalarHi", ",", "I32Mask", ",", "I32VL", ")", ";"], "File": "RISCVISelLowering42", "Func": "LowerINTRINSIC_WO_CHAIN", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18988, "Length": 456, "Cover_Rate": 0.3759274525968673, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PostOptimizer", "(", "Relooper", "*", "ParentInit", ")", ":", "Parent", "(", "ParentInit", ")", "{"], "ground_truth": ["}"], "File": "Relooper4", "Func": "PostOptimizer", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 18989, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "do", "{", "MCInst", "TmpInst", ";"], "ground_truth": ["Lower<ISA_LIT>MachineInstrToMCInst", "(", "&", "*", "I", ",", "TmpInst", ",", "*", "this", ")", ";"], "File": "VEAsmPrinter1", "Func": "EmitInstruction", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18990, "Length": 46, "Cover_Rate": 0.45544554455445546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "Latch", "=", "L", "->", "getLoopLatch", "(", ")", ";", "for", "(", "Instruction", "&", "I", ":", "reverse", "(", "*", "Latch", ")", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "!=", "Instruction", "::", "Add", ")", "continue", ";", "if", "(", "AllAdds", ".", "count", "(", "&", "I", ")", ")", "continue", ";", "const", "auto", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "&&", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "continue", ";", "Reduction", "R", "(", "&", "I", ")", ";", "if", "(", "!", "Search", "(", "&", "I", ",", "R", ")", ")", "continue", ";", "if", "(", "!", "CreateParallelPairs", "(", "R", ")", ")", "continue", ";", "InsertParallelMACs", "(", "R", ")", ";", "Changed", "=", "true", ";", "AllAdds", ".", "insert", "(", "R", ".", "getAdds", "(", ")", ".", "begin", "(", ")", ",", "R", ".", "getAdds", "(", ")", ".", "end", "(", ")", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "ARMParallelDSP21", "Func": "MatchSMLAD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18991, "Length": 148, "Cover_Rate": 0.3224400871459695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "AtomicExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "Size", "!=", "<NUM_LIT>", "||", "isOpSuitableForLDPSTP", "(", "LI", ")", ")", "return", "AtomicExpansionKind", "::", "None", ";"], "File": "AArch64ISelLowering115", "Func": "shouldExpandAtomicLoadInIR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18992, "Length": 42, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isu9_0Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser", "Func": "isu9_0Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 18993, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerReductionToSVE", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "getReductionSDNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "getReductionSDNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "getReductionSDNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "getReductionSDNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "getReductionSDNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Src", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "Src", ")", ";", "}"], "ground_truth": ["default", ":"], "File": "AArch64ISelLowering (2)2", "Func": "LowerVECREDUCE", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18994, "Length": 234, "Cover_Rate": 0.4317343173431734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSEHSaveXMM", "(", "SMLoc", "Loc", ")", "{", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "int64_t", "Off", ";", "if", "(", "parseSEHRegisterNumber", "(", "<STR_LIT>", ",", "Reg", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "Off", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";"], "File": "X86AsmParser (2)5", "Func": "parseDirectiveSEHSaveXMM", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 18995, "Length": 89, "Cover_Rate": 0.7672413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "default", ":", "break", ";", "}", "}", "const", "auto", "checkNoAlias", "=", "[", "this", ",", "Load", "]", "(", "auto", "I", ")", "->", "bool", "{", "return", "I", "&&", "AA", "->", "isNoAlias", "(", "I", "->", "getPointerOperand", "(", ")", ",", "Load", "->", "getPointerOperand", "(", ")", ")", ";", "}", ";", "if", "(", "checkNoAlias", "(", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "DefInst", ")", ")", "||", "checkNoAlias", "(", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "DefInst", ")", ")", ")", "return", "false", ";", "return", "true", ";", "}", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Load", "<<", "'\\n'", ")", ";", "while", "(", "!", "WorkList", ".", "empty", "(", ")", ")", "{", "MemoryAccess", "*", "MA", "=", "WorkList", ".", "pop_back_val", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Visited", ".", "insert", "(", "MA", ")", ".", "second", ")", "continue", ";"], "File": "AMDGPUAnnotateUniformValues21", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18996, "Length": 133, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Idx", "!=", "(", "unsigned", ")", "Invert", ")", "Cond", "=", "invert", "(", "Cond", ")", ";", "}", "return", "Cond", ";"], "ground_truth": ["}"], "File": "AMDGPUStructurizeCFG4", "Func": "buildCondition", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 18997, "Length": 21, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_inet_lnaof", "(", "in", "<<", "SHIFT_BITS", ")", ";"], "ground_truth": ["}"], "File": "irix6-libc-compat", "Func": "inet_lnaof", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18998, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "}", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "}", "else", "{", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", "<STR_LIT>", ",", "f", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "f", ")", ";"], "File": "pa4", "Func": "pa_asm_trampoline_template", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 18999, "Length": 125, "Cover_Rate": 0.508130081300813, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "HexagonInstrInfo10", "Func": "isDotCurInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19000, "Length": 24, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackendDarwin", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "MachO", "::", "CPUSubType<ISA_LIT>", "st", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ",", "<STR_LIT>", ")", ",", "MRI", "(", "MRI", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackendDarwin11", "Func": "ARMAsmBackendDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19001, "Length": 43, "Cover_Rate": 0.9555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x2_t", ")", "__builtin_neon_vcgtv2sf", "(", "__b", ",", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vclt_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19002, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vsum", "=", "(", "__vector", "signed", "int", ")", "vec_sum4s", "(", "__vabsdiff", ",", "__zero", ")", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__result", ")", ":", "<STR_LIT>", "(", "__vsum", ")", ",", "<STR_LIT>", "(", "__zero", ")", ")", ";", "__result", "=", "vec_sum2s", "(", "__vsum", ",", "(", "__vector", "signed", "int", ")", "__zero", ")", ";", "__result", "=", "vec_sld", "(", "__result", ",", "__result", ",", "<NUM_LIT>", ")", ";", "return", "(", "__m128i", ")", "__result", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_sad_epu8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19003, "Length": 66, "Cover_Rate": 0.39285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "TZ", "=", "countTrailingZeros", "(", "ITState", ".", "Mask", ")", ";", "if", "(", "++", "ITState", ".", "CurPosition", "==", "<NUM_LIT>", "-", "TZ", ")", "ITState", ".", "CurPosition", "=", "~", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "forwardITPosition", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19004, "Length": 29, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "printImmediateV216", "(", "Op", ".", "getImm", "(", ")", ",", "STI", ",", "O", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_UNKNOWN", ":", "case", "MCOI", "::", "OPERAND_PCREL", ":", "O", "<<", "formatDec", "(", "Op", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{", "if", "(", "Op", ".", "getFPImm", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "int", "RCID", "=", "Desc", ".", "OpInfo", "[", "OpNo", "]", ".", "RegClass", ";", "unsigned", "RCBits", "=", "<STR_LIT>", "(", "MRI", ".", "getRegClass", "(", "RCID", ")", ")", ";", "if", "(", "RCBits", "==", "<NUM_LIT>", ")", "printImmediate32", "(", "FloatToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "if", "(", "RCBits", "==", "<NUM_LIT>", ")", "printImmediate64", "(", "DoubleToBits", "(", "Op", ".", "getFPImm", "(", ")", ")", ",", "STI", ",", "O", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "if", "(", "Op", ".", "isExpr", "(", ")", ")", "{", "const", "MCExpr", "*", "Exp", "=", "Op", ".", "getExpr", "(", ")", ";", "Exp", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", ";", "}", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AMDGPUInstPrinter49", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19005, "Length": 253, "Cover_Rate": 0.39717425431711145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_packs_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "(", "__m64", ")", "__builtin_arm_wpackhss", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_packs_pi16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19006, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtmh_s64_f16", "(", "float16_t", "__a", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_lfloorhfdi", "(", "__a", ")", ";"], "File": "arm", "Func": "fp16_vcvtmh_s64_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19007, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "NeedToConvertToMemOp", "(", "SDValue", "Op", ",", "unsigned", "&", "MemOp", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "else", "MemOp", "=", "<NUM_LIT>", ";", "}", "if", "(", "isDirectLoad", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", ")", "return", "false", ";"], "File": "PIC16ISelLowering2", "Func": "NeedToConvertToMemOp", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19008, "Length": 108, "Cover_Rate": 0.8852459016393442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "*", "o", ")", "->", "isStore", "(", ")", "&&", "(", "*", "o", ")", "->", "getValue", "(", ")", ")", "if", "(", "const", "FixedStackPseudoSourceValue", "*", "Value", "=", "dyn_cast", "<", "const", "FixedStackPseudoSourceValue", ">", "(", "(", "*", "o", ")", "->", "getValue", "(", ")", ")", ")", "{", "FrameIndex", "=", "Value", "->", "getFrameIndex", "(", ")", ";", "MMO", "=", "*", "o", ";", "return", "true", ";", "}", "}"], "ground_truth": ["return", "false", ";"], "File": "X86InstrInfo12", "Func": "hasStoreToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19009, "Length": 65, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", "->", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "unsigned", "RegNum", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "Reg", ")", ";", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "}", "if", "(", "TFI", "->", "hasFP", "(", "*", "MF", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ")", ")", ";", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getRARegister", "(", ")", ")", ")", ";"], "ground_truth": ["OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "+", "Twine", "::", "utohexstr", "(", "CPUBitmask", ")", ")", ";"], "File": "MBlazeAsmPrinter6", "Func": "printSavedRegsBitmask", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19010, "Length": 147, "Cover_Rate": 0.7461928934010152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG32", "Func": "getI32Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19011, "Length": 18, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeGenOpt", "::", "Level", "OptLevel", "=", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformADDCombine", "(", "N", ",", "DCI", ",", "STI", ",", "OptLevel", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "OptLevel", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformSHLCombine", "(", "N", ",", "DCI", ",", "OptLevel", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformREMCombine", "(", "N", ",", "DCI", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering32", "Func": "PerformDAGCombine", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19012, "Length": 98, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstrInfo", "*", "create<ISA_LIT>MCInstrInfo", "(", ")", "{"], "ground_truth": ["MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "File": "TOYMCTargetDesc1", "Func": "createTOYMCInstrInfo", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19013, "Length": 16, "Cover_Rate": 0.64, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "b", "<", "<NUM_LIT>", ")", "b", "=", "-", "b", ";", "res", "=", "udivmodsi4", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", ";", "if", "(", "neg", ")", "res", "=", "-", "res", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "stormy16-lib2", "Func": "__modsi3", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19014, "Length": 35, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_checker", "::", "function_checker", "(", "location_t", "location", ",", "const", "function_instance", "&", "instance", ",", "tree", "fndecl", ",", "tree", "fntype", ",", "unsigned", "int", "nargs", ",", "tree", "*", "args", ")", ":", "function_call_info", "(", "location", ",", "instance", ",", "fndecl", ")", ",", "m_fntype", "(", "fntype", ")", ",", "m_nargs", "(", "nargs", ")", ",", "m_args", "(", "args", ")", ",", "m_base_arg", "(", "pred", "!=", "PRED_none", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "function_checker", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19015, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "*", "(", "_Unwind_Word", "*", ")", "ptr", ";", "if", "(", "!", "tmp", ")", "return", "<NUM_LIT>", ";", "tmp", "+=", "ptr", ";", "tmp", "=", "*", "(", "_Unwind_Word", "*", ")", "tmp", ";", "tmp", "+=", "ptr", ";", "return", "tmp", ";"], "ground_truth": ["}"], "File": "unwind-arm", "Func": "_Unwind_decode_target2", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19016, "Length": 38, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "ShiftAmount", ";", "SMLoc", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "ParseExpression", "(", "ShiftAmount", ")", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "ShiftAmount", ")", ";", "if", "(", "!", "CE", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";", "if", "(", "Val", "!=", "<NUM_LIT>", "&&", "Val", "!=", "<NUM_LIT>", "&&", "Val", "!=", "<NUM_LIT>", "&&", "Val", "!=", "<NUM_LIT>", ")", "{", "Error", "(", "E", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateRotImm", "(", "Val", ",", "S", ",", "E", ")", ")", ";"], "File": "ARMAsmParser111", "Func": "parseRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19017, "Length": 179, "Cover_Rate": 0.685823754789272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "case", "Instruction", "::", "Shl", ":", "return", "<ISA_LIT>SelectShift", "(", "I", ")", ";", "case", "Instruction", "::", "SDiv", ":", "case", "Instruction", "::", "UDiv", ":", "case", "Instruction", "::", "SRem", ":", "case", "Instruction", "::", "URem", ":", "return", "<ISA_LIT>SelectDivRem", "(", "I", ")", ";", "case", "Instruction", "::", "Select", ":", "return", "<ISA_LIT>SelectSelect", "(", "I", ")", ";", "case", "Instruction", "::", "Trunc", ":", "return", "<ISA_LIT>SelectTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "FPExt", ":", "return", "<ISA_LIT>SelectFPExt", "(", "I", ")", ";", "case", "Instruction", "::", "FPTrunc", ":", "return", "<ISA_LIT>SelectFPTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "SIToFP", ":", "return", "<ISA_LIT>SelectSIToFP", "(", "I", ")", ";", "case", "Instruction", "::", "IntToPtr", ":", "case", "Instruction", "::", "PtrToInt", ":", "{", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getType", "(", ")", ")", ";", "if", "(", "DstVT", ".", "bitsGT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectZExt", "(", "I", ")", ";"], "ground_truth": ["if", "(", "DstVT", ".", "bitsLT", "(", "SrcVT", ")", ")", "return", "<ISA_LIT>SelectTrunc", "(", "I", ")", ";"], "File": "X86FastISel108", "Func": "fastSelectInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19018, "Length": 180, "Cover_Rate": 0.3557312252964427, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Register", ";"], "ground_truth": ["}"], "File": "TL45AsmParser", "Func": "isReg", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19019, "Length": 6, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "in_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "type_in", ")", ")", ";", "if", "(", "!", "TYPE_VECTOR_SUBPARTS", "(", "type_out", ")", ".", "is_constant", "(", "&", "out_n", ")", "||", "!", "TYPE_VECTOR_SUBPARTS", "(", "type_in", ")", ".", "is_constant", "(", "&", "in_n", ")", ")", "return", "NULL_TREE", ";", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", "\\", "?", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_", "##", "N", "##", "v2df", "]", "\\", ":", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", "\\", "?", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_", "##", "N", "##", "v4sf", "]", "\\", ":", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", "\\", "?", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_", "##", "N", "##", "v2sf", "]", "\\", ":", "NULL_TREE", ")", ")", ")", "switch", "(", "fn", ")", "{", "(", "out_mode", "==", "N", "##", "Fmode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "N", "##", "Fmode", "&&", "in_n", "==", "C", ")", "CASE_CFN_FLOOR", ":", "return", "AARCH64_FIND_FRINT_VARIANT", "(", "floor", ")", ";", "CASE_CFN_CEIL", ":", "return", "AARCH64_FIND_FRINT_VARIANT", "(", "ceil", ")", ";", "CASE_CFN_TRUNC", ":", "return", "AARCH64_FIND_FRINT_VARIANT", "(", "btrunc", ")", ";", "CASE_CFN_ROUND", ":", "return", "AARCH64_FIND_FRINT_VARIANT", "(", "round", ")", ";", "CASE_CFN_NEARBYINT", ":", "return", "AARCH64_FIND_FRINT_VARIANT", "(", "nearbyint", ")", ";", "CASE_CFN_SQRT", ":", "return", "AARCH64_FIND_FRINT_VARIANT", "(", "sqrt", ")", ";", "(", "out_mode", "==", "SImode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "N", "##", "Imode", "&&", "in_n", "==", "C", ")", "CASE_CFN_CLZ", ":", "{", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_clzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "CASE_CFN_CTZ", ":", "{", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv2si", "]", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOP_ctzv4si", "]", ";", "return", "NULL_TREE", ";", "}", "(", "out_mode", "==", "N", "##", "Imode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "N", "##", "Fmode", "&&", "in_n", "==", "C", ")", "CASE_CFN_IFLOOR", ":", "CASE_CFN_LFLOOR", ":", "CASE_CFN_LLFLOOR", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lfloorv2sfv2si", ";", "else", "return", "NULL_TREE", ";", "return", "aarch64_builtin_decls", "[", "builtin", "]", ";", "}", "CASE_CFN_ICEIL", ":", "CASE_CFN_LCEIL", ":", "CASE_CFN_LLCEIL", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lceilv2sfv2si", ";", "else", "return", "NULL_TREE", ";", "return", "aarch64_builtin_decls", "[", "builtin", "]", ";", "}", "CASE_CFN_IROUND", ":", "CASE_CFN_LROUND", ":", "CASE_CFN_LLROUND", ":", "{", "enum", "aarch64_builtins", "builtin", ";", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "D", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lroundv2dfv2di", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lroundv4sfv4si", ";", "else", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "S", ")", ")", "builtin", "=", "AARCH64_SIMD_BUILTIN_UNOP_lroundv2sfv2si", ";", "else", "return", "NULL_TREE", ";", "return", "aarch64_builtin_decls", "[", "builtin", "]", ";", "}", "case", "CFN_BUILT_IN_BSWAP16", ":"], "ground_truth": ["(", "out_mode", "==", "N", "##", "Imode", "&&", "out_n", "==", "C", "\\", "&&", "in_mode", "==", "N", "##", "Imode", "&&", "in_n", "==", "C", ")", "if", "(", "AARCH64_CHECK_BUILTIN_MODE", "(", "<NUM_LIT>", ",", "H", ")", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_SIMD_BUILTIN_UNOPU_bswapv4hi", "]", ";"], "File": "aarch64-builtins5", "Func": "aarch64_builtin_vectorized_function", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19020, "Length": 506, "Cover_Rate": 0.7832817337461301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "JTI", ";"], "ground_truth": ["<ISA_LIT>ConstantPoolValue", "::", "print", "(", "O", ")", ";"], "File": "CSKYConstantPoolValue", "Func": "print", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19021, "Length": 13, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "default", ":", "{", "if", "(", "InCPMode", "&&", "AFI", "->", "isThumbFunction", "(", ")", ")", "InCPMode", "=", "false", ";", "}", "}"], "ground_truth": ["printInstruction", "(", "MI", ")", ";"], "File": "ARMAsmPrinter20", "Func": "printMachineInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19022, "Length": 26, "Cover_Rate": 0.3170731707317073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIRBuilder", ".", "getMRI", "(", ")", "->", "addLiveIn", "(", "PhysReg", ")", ";", "MIRBuilder", ".", "getMBB", "(", ")", ".", "addLiveIn", "(", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "PPCCallLowering", "Func": "markPhysRegUsed", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19023, "Length": 23, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getSPE4DisEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "uint32_t", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "assert", "(", "MO", ".", "isImm", "(", ")", ")", ";", "uint32_t", "Imm", "=", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["return", "reverseBits", "(", "Imm", "|", "RegBits", ")", ">>", "<NUM_LIT>", ";"], "File": "PPCMCCodeEmitter (2)", "Func": "getSPE4DisEncoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19024, "Length": 113, "Cover_Rate": 0.9912280701754386, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeQTripleRegisterClass", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeRegisterClassByID", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ",", "Decoder", ")", ";"], "File": "AArch64Disassembler22", "Func": "DecodeQTripleRegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19025, "Length": 34, "Cover_Rate": 0.918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmaxnmh_f16", "(", "float16_t", "__a", ",", "float16_t", "__b", ")", "{", "return", "__builtin_aarch64_fmaxhf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vmaxnmh_f16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19026, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WDC65816InstrInfo", "Func": "loadRegFromStackSlot", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19027, "Length": 99, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "FK_Data_8", ":", "case", "<STR_LIT>", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "case", "FK_Data_4", ":", "default", ":", "FullSize", "=", "<NUM_LIT>", ";", "break", ";", "}", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "bool", "micro<ISA_LIT>LEByteOrder", "=", "needsMMLEByteOrder", "(", "(", "unsigned", ")", "Kind", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "(", "micro<ISA_LIT>LEByteOrder", "?", "calculateMMLEIndex", "(", "i", ")", ":", "i", ")", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "CurVal", "|=", "(", "uint64_t", ")", "(", "(", "uint8_t", ")", "Data", "[", "Offset", "+", "Idx", "]", ")", "<<", "(", "i", "*", "<NUM_LIT>", ")", ";", "}", "uint64_t", "Mask", "=", "(", "(", "uint64_t", ")", "(", "-", "<NUM_LIT>", ")", ">>", "(", "<NUM_LIT>", "-", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ")", ")", ";", "CurVal", "|=", "Value", "&", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "IsLittle", "?", "(", "micro<ISA_LIT>LEByteOrder", "?", "calculateMMLEIndex", "(", "i", ")", ":", "i", ")", ":", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";", "Data", "[", "Offset", "+", "Idx", "]", "=", "(", "uint8_t", ")", "(", "(", "CurVal", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmBackend17", "Func": "applyFixup", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19028, "Length": 199, "Cover_Rate": 0.6104294478527608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ValSize", "=", "ValTy", ".", "getSizeInBits", "(", ")", ";", "const", "RegisterBank", "*", "VecRB", "=", "RBI", ".", "getRegBank", "(", "VecReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "ValRB", "=", "RBI", ".", "getRegBank", "(", "ValReg", ",", "*", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "IdxRB", "=", "RBI", ".", "getRegBank", "(", "IdxReg", ",", "*", "MRI", ",", "TRI", ")", ";", "assert", "(", "VecTy", ".", "getElementType", "(", ")", "==", "ValTy", ")", ";", "if", "(", "IdxRB", "->", "getID", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "VecTy", ",", "*", "VecRB", ")", ";", "const", "TargetRegisterClass", "*", "ValRC", "=", "TRI", ".", "getRegClassForTypeOnBank", "(", "ValTy", ",", "*", "ValRB", ")", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "VecReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "VecRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "ValReg", ",", "*", "ValRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "IdxReg", ",", "<STR_LIT>", ",", "*", "MRI", ")", ")", "return", "false", ";", "if", "(", "VecRB", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "ValSize", "!=", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SubReg", ";", "std", "::", "tie", "(", "IdxReg", ",", "SubReg", ")", "=", "computeIndirectRegIndex", "(", "*", "MRI", ",", "TRI", ",", "VecRC", ",", "IdxReg", ",", "ValSize", "/", "<NUM_LIT>", ")", ";", "const", "bool", "IndexMode", "=", "VecRB", "->", "getID", "(", ")", "==", "<STR_LIT>", "&&", "STI", ".", "useVGPRIndexMode", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "MI", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "IndexMode", ")", "{", "BuildMI", "(", "*", "BB", ",", "&", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "IdxReg", ")", ";", "const", "MCInstrDesc", "&", "RegWriteOp", "=", "TII", ".", "getIndirectRegWriteMovRelPseudo", "(", "VecSize", ",", "ValSize", ",", "VecRB", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "RegWriteOp", ",", "DstReg", ")", ".", "addReg", "(", "VecReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addImm", "(", "SubReg", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "MCInstrDesc", "&", "GPRIDXDesc", "=", "TII", ".", "getIndirectGPRIDXPseudo", "(", "TRI", ".", "getRegSizeInBits", "(", "*", "VecRC", ")", ",", "false", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "GPRIDXDesc", ",", "DstReg", ")", ".", "addReg", "(", "VecReg", ")", ".", "addReg", "(", "ValReg", ")", ".", "addReg", "(", "IdxReg", ")", ".", "addImm", "(", "SubReg", ")", ";"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "AMDGPUInstructionSelector17", "Func": "selectG_INSERT_VECTOR_ELT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19029, "Length": 410, "Cover_Rate": 0.7824427480916031, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arg_offset", "=", "<NUM_LIT>", ";", "if", "(", "base", "->", "use_mask_predication_p", "(", ")", ")", "{", "if", "(", "use_real_mask_p", "(", "pred", ")", ")", "add_input_operand", "(", "arg_offset", "++", ")", ";", "else", "add_all_one_mask_operand", "(", "mask_mode", "(", ")", ")", ";", "}", "if", "(", "!", "function_returns_void_p", "(", ")", "&&", "base", "->", "has_merge_operand_p", "(", ")", ")", "{", "if", "(", "use_real_merge_p", "(", "pred", ")", ")", "add_input_operand", "(", "arg_offset", "++", ")", ";", "else", "add_vundef_operand", "(", "mode", ")", ";", "}", "for", "(", "int", "argno", "=", "arg_offset", ";", "argno", "<", "call_expr_nargs", "(", "exp", ")", ";", "argno", "++", ")", "add_input_operand", "(", "argno", ")", ";", "if", "(", "base", "->", "apply_tail_policy_p", "(", ")", ")", "add_input_operand", "(", "Pmode", ",", "get_tail_policy_for_pred", "(", "pred", ")", ")", ";"], "ground_truth": ["if", "(", "base", "->", "apply_mask_policy_p", "(", ")", ")", "add_input_operand", "(", "Pmode", ",", "get_mask_policy_for_pred", "(", "pred", ")", ")", ";"], "File": "riscv-vector-builtins", "Func": "use_exact_insn", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19030, "Length": 128, "Cover_Rate": 0.7314285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ",", "bool", "IsLittle", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", ",", "Ctx", "(", "ctx", ")", ",", "IsLittleEndian", "(", "IsLittle", ")", "{"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter10", "Func": "MipsMCCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19031, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "featureBits", "[", "<STR_LIT>", "]", "&&", "!", "featureBits", "[", "<STR_LIT>", "]", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "unsigned", "Sysreg", "=", "FixedRegForVSTRVLDR_SYSREG", "(", "Inst", ".", "getOpcode", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Sysreg", ")", ")", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "addr", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "|", "(", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "Rn", "<<", "<NUM_LIT>", ")", ";", "if", "(", "Writeback", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRnopcRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm7s4", "(", "Inst", ",", "addr", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<STR_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler15", "Func": "DecodeVSTRVLDR_SYSREG", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19032, "Length": 177, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "M88kInstrInfo", "Func": "anchor", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19033, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "!", "isABI_O32", "(", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", "+", "Directive", "+", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "FpABI", "=", "<STR_LIT>", "::", "XX", ";", "return", "true", ";", "}", "if", "(", "Lexer", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "unsigned", "Value", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Value", "!=", "<NUM_LIT>", "&&", "Value", "!=", "<NUM_LIT>", ")", "{", "reportParseError", "(", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Value", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "isABI_O32", "(", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", "+", "Directive", "+", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "FpABI", "=", "<STR_LIT>", "::", "S32", ";", "}", "else", "FpABI", "=", "<STR_LIT>", "::", "S64", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "parseFpABIValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19034, "Length": 132, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFISelLowering11", "Func": "isIntDivCheap", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19035, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCTargetMachine (2)", "Func": "addPreSched2", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19036, "Length": 19, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SuccID", "==", "S", "->", "getID", "(", ")", ")", "return", ";", "}", "if", "(", "Succ", "->", "isHighLatencyBlock", "(", ")", ")", "++", "NumHighLatencySuccessors", ";", "Succs", ".", "push_back", "(", "Succ", ")", ";", "for", "(", "<ISA_LIT>ScheduleBlock", "*", "P", ":", "Preds", ")", "{", "if", "(", "SuccID", "==", "P", "->", "getID", "(", ")", ")", "assert", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIMachineScheduler15", "Func": "addSucc", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19037, "Length": 57, "Cover_Rate": 0.6705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "int", "count", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "count", "+=", "RegSize", ";"], "ground_truth": ["return", "count", ";"], "File": "ARMFrameLowering100", "Func": "sizeOfSPAdjustment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19038, "Length": 38, "Cover_Rate": 0.36893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "UseSoftFloat", "||", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "Imm", ".", "isZero", "(", ")", "||", "Imm", ".", "isNegZero", "(", ")", ";"], "File": "SystemZISelLowering101", "Func": "isFPImmLegal", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19039, "Length": 30, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VT1", "==", "<STR_LIT>", "&&", "VT2", "==", "<STR_LIT>", "&&", "Subtarget", ".", "is64Bit", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "isZExtFree", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19040, "Length": 16, "Cover_Rate": 0.48484848484848486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetJITInfo", "::", "LazyResolverFn", "<ISA_LIT>JITInfo", "::", "getLazyResolverFunction", "(", "JITCompilerFn", "F", ")", "{"], "ground_truth": ["JITCompilerFunction", "=", "F", ";"], "File": "ARMJITInfo", "Func": "getLazyResolverFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19041, "Length": 15, "Cover_Rate": 0.7894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "MB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "bool", "useSubstituteMnemonic", "=", "false", ";", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "<NUM_LIT>", "&&", "ME", "==", "(", "<NUM_LIT>", "-", "SH", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "}", "if", "(", "SH", "<=", "<NUM_LIT>", "&&", "MB", "==", "(", "<NUM_LIT>", "-", "SH", ")", "&&", "ME", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", ";", "useSubstituteMnemonic", "=", "true", ";", "SH", "=", "<NUM_LIT>", "-", "SH", ";", "}", "if", "(", "useSubstituteMnemonic", ")", "{", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "SH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "char", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "<NUM_LIT>", "-", "SH", "==", "ME", ")", "{", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", "<<", "(", "unsigned", "int", ")", "SH", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "return", ";", "}", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "char", "TH", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "TH", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "bool", "IsBookE", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";", "if", "(", "IsBookE", "&&", "TH", "!=", "<NUM_LIT>", "&&", "TH", "!=", "<NUM_LIT>", ")", "O", "<<", "(", "unsigned", "int", ")", "TH", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "PPCInstPrinter29", "Func": "printInst", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19042, "Length": 442, "Cover_Rate": 0.5331724969843185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_aarch64_simd_oi", "__o", ";", "__o", "=", "__builtin_aarch64_ld2v4hi", "(", "(", "const", "__builtin_aarch64_simd_hi", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x4_t", ")", "__builtin_aarch64_get_dregoiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "int16x4_t", ")", "__builtin_aarch64_get_dregoiv4hi", "(", "__o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vld2_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19043, "Length": 53, "Cover_Rate": 0.828125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mips_binary_cost", "(", "rtx", "x", ",", "int", "single_cost", ",", "int", "double_cost", ",", "bool", "speed", ")", "{", "int", "cost", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "==", "UNITS_PER_WORD", "*", "<NUM_LIT>", ")", "cost", "=", "double_cost", ";", "else", "cost", "=", "single_cost", ";"], "ground_truth": ["return", "(", "cost", "+", "set_src_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "speed", ")", "+", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GET_CODE", "(", "x", ")", ",", "<NUM_LIT>", ",", "speed", ")", ")", ";"], "File": "mips4", "Func": "mips_binary_cost", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19044, "Length": 79, "Cover_Rate": 0.9875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getIntelMemOperandSize", "(", "StringRef", "OpStr", ")", "{", "unsigned", "Size", "=", "StringSwitch", "<", "unsigned", ">", "(", "OpStr", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "-", "<NUM_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Size", ";"], "File": "X86AsmParser (2)", "Func": "getIntelMemOperandSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19045, "Length": 109, "Cover_Rate": 0.990909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "Done", "=", "rewrite<ISA_LIT>FrameIndex", "(", "MI", ",", "i", ",", "BaseReg", ",", "Off", ",", "TII", ")", ";"], "ground_truth": ["assert", "(", "Done", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64RegisterInfo13", "Func": "resolveFrameIndex", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19046, "Length": 56, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "new_tree", "==", "target_option_default_node", ")", "restore_target_globals", "(", "&", "default_target_globals", ")", ";"], "ground_truth": ["else", "TREE_TARGET_GLOBALS", "(", "new_tree", ")", "=", "save_target_globals_default_opts", "(", ")", ";"], "File": "aarch64", "Func": "aarch64_save_restore_target_globals", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19047, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";"], "ground_truth": ["InitializeELF", "(", "TM", ".", "Options", ".", "UseInitArray", ")", ";"], "File": "SparcTargetObjectFile1", "Func": "Initialize", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19048, "Length": 18, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasConstElts", "=", "true", ";", "}", "if", "(", "SplatIdx", "<", "<NUM_LIT>", ")", "SplatIdx", "=", "idx", ";", "else", "if", "(", "In", "!=", "Op", ".", "getOperand", "(", "SplatIdx", ")", ")", "IsSplat", "=", "false", ";", "}", "if", "(", "IsSplat", ")", "{", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "SplatIdx", ")", ";", "assert", "(", "Cond", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cond", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "Select", "=", "DAG", ".", "getSelect", "(", "dl", ",", "<STR_LIT>", ",", "Cond", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Select", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Select", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Select", ",", "Select", ")", ";", "}", "else", "{", "MVT", "ImmVT", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "unsigned", ")", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "Select", "=", "DAG", ".", "getSelect", "(", "dl", ",", "ImmVT", ",", "Cond", ",", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "ImmVT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ImmVT", ")", ")", ";", "MVT", "VecVT", "=", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "?", "VT", ":", "<STR_LIT>", ";", "Select", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "Select", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Select", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "}", "SDValue", "DstVec", ";", "if", "(", "HasConstElts", ")", "{", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "SDValue", "ImmL", "=", "DAG", ".", "getConstant", "(", "Lo_32", "(", "Immediate", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ImmH", "=", "DAG", ".", "getConstant", "(", "Hi_32", "(", "Immediate", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "ImmL", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ImmL", ")", ";", "ImmH", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ImmH", ")", ";", "DstVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ImmL", ",", "ImmH", ")", ";", "}", "else", "{", "MVT", "ImmVT", "=", "<STR_LIT>", "(", "std", "::", "max", "(", "(", "unsigned", ")", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "SDValue", "Imm", "=", "DAG", ".", "getConstant", "(", "Immediate", ",", "dl", ",", "ImmVT", ")", ";", "MVT", "VecVT", "=", "VT", ".", "getSizeInBits", "(", ")", ">=", "<NUM_LIT>", "?", "VT", ":", "<STR_LIT>", ";", "DstVec", "=", "DAG", ".", "getBitcast", "(", "VecVT", ",", "Imm", ")", ";", "DstVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DstVec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "}", "}", "else", "DstVec", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NonConstIdx", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "InsertIdx", "=", "NonConstIdx", "[", "i", "]", ";"], "File": "X86ISelLowering130", "Func": "LowerBUILD_VECTORvXi1", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19049, "Length": 508, "Cover_Rate": 0.6479591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "for", "(", "unsigned", "FReg", "=", "(", "<STR_LIT>", ")", "+", "<NUM_LIT>", ";", "FReg", "<", "<STR_LIT>", ";", "FReg", "+=", "<NUM_LIT>", ")", "Reserved", ".", "set", "(", "FReg", ")", ";"], "File": "MipsRegisterInfo14", "Func": "getReservedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19050, "Length": 56, "Cover_Rate": 0.4148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "Triple", "&", "TT", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TT", "(", "TT", ")", "{", "<ISA_LIT>_MC", "::", "initLLVMToCVRegMapping", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo", "Func": "AArch64RegisterInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19051, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_psllq256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v4di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_sll_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19052, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "PointerType", "*", "PtrTy", "=", "cast", "<", "PointerType", ">", "(", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", ";", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "<STR_LIT>", "(", "PtrTy", "->", "getElementType", "(", ")", ")", ";"], "ground_truth": ["Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "File": "RISCVISelLowering11", "Func": "getTgtMemIntrinsic", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19053, "Length": 60, "Cover_Rate": 0.35502958579881655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "decl", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "set_and_not_built_p", "=", "false", ";", "}", "else", "{", "deferred_isa_values2", "|=", "mask", ";", "ix86_builtins", "[", "(", "int", ")", "code", "]", "=", "NULL_TREE", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "tcode", "=", "tcode", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "name", "=", "name", ";", "ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "leaf_p", "=", "false", ";"], "ground_truth": ["ix86_builtins_isa", "[", "(", "int", ")", "code", "]", ".", "nothrow_p", "=", "false", ";"], "File": "i3867", "Func": "def_builtin2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19054, "Length": 87, "Cover_Rate": 0.4009216589861751, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "SRE", "&&", "CE", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "CE", "->", "getValue", "(", ")", ";", "}", "else", "{", "SRE", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ";", "assert", "(", "SRE", "&&", "<STR_LIT>", ")", ";", "}", "assert", "(", "SRE", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", ";", "OS", "<<", "SRE", "->", "getSymbol", "(", ")", ";", "if", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "OS", "<<", "'+'", ";"], "ground_truth": ["OS", "<<", "Offset", ";"], "File": "XCoreInstPrinter", "Func": "printExpr", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19055, "Length": 78, "Cover_Rate": 0.5165562913907285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "Res", ";", "if", "(", "AllowImm", ")", "{", "Res", "=", "parseRegOrImm", "(", "Operands", ",", "SP3Abs", ")", ";", "}", "else", "{", "Res", "=", "parseReg", "(", "Operands", ")", ";", "}", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "return", "(", "SP3Neg", "||", "Neg", "||", "SP3Abs", "||", "Abs", ")", "?", "MatchOperand_ParseFail", ":", "Res", ";", "}", "if", "(", "SP3Abs", "&&", "!", "skipToken", "(", "AsmToken", "::", "Pipe", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Abs", "&&", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Neg", "&&", "!", "skipToken", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", ")", ")", "return", "MatchOperand_ParseFail", ";", "<ISA_LIT>Operand", "::", "Modifiers", "Mods", ";"], "ground_truth": ["Mods", ".", "Abs", "=", "Abs", "||", "SP3Abs", ";"], "File": "AMDGPUAsmParser1", "Func": "parseRegOrImmWithFPInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19056, "Length": 115, "Cover_Rate": 0.32212885154061627, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GVA", "->", "hasLocalLinkage", "(", ")", ")", "return", "false", ";", "if", "(", "(", "(", "GVA", "->", "hasExternalLinkage", "(", ")", "&&", "GVA", "->", "isDeclaration", "(", ")", ")", "||", "GVA", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "false", ";", "Type", "*", "Ty", "=", "GVA", "->", "getValueType", "(", ")", ";", "return", "isInSmallSection", "(", "GVA", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ")", ";"], "ground_truth": ["}"], "File": "LanaiTargetObjectFile1", "Func": "isGlobalInSmallSectionImpl", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19057, "Length": 68, "Cover_Rate": 0.4689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SuperReg", "=", "AMDGPU", "::", "R600_Reg128RegClass", ".", "getRegister", "(", "Index", ")", ";", "Reserved", ".", "set", "(", "SuperReg", ")", ";", "for", "(", "unsigned", "Chan", "=", "<NUM_LIT>", ";", "Chan", "<", "StackWidth", ";", "++", "Chan", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "R600_TReg32RegClass", ".", "getRegister", "(", "(", "<NUM_LIT>", "*", "Index", ")", "+", "Chan", ")", ";", "Reserved", ".", "set", "(", "Reg", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo11", "Func": "reserveIndirectRegisters", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19058, "Length": 60, "Cover_Rate": 0.410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLT0", "::", "<ISA_LIT>PLT0", "(", "SectionData", "&", "pParent", ")", ":", "PLT", "::", "Entry", "<", "sizeof", "(", "arm_plt0", ")", ">", "(", "pParent", ")", "{"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "ARMPLT0", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19059, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", "<=", "<NUM_LIT>", ")", "Loop", "->", "eraseFromParent", "(", ")", ";", "else", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Offset", "-", "<NUM_LIT>", ")", ";", "return", "Offset", "-", "<NUM_LIT>", ";", "}", "assert", "(", "Loop", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "LoopCount", "=", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "LoopEnd", "=", "createVR", "(", "MF", ",", "<STR_LIT>", ")", ";", "MachineInstr", "*", "NewCmp", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "LoopEnd", ")", ".", "addReg", "(", "LoopCount", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewLoopCount", "=", "createVR", "(", "MF", ",", "<STR_LIT>", ")", ";", "MachineInstr", "*", "NewAdd", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "NewLoopCount", ")", ".", "addReg", "(", "LoopCount", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "HRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "PrevInsts", ".", "begin", "(", ")", ",", "E", "=", "PrevInsts", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "(", "*", "I", ")", "->", "substituteRegister", "(", "LoopCount", ",", "NewLoopCount", ",", "<NUM_LIT>", ",", "HRI", ")", ";", "PrevInsts", ".", "clear", "(", ")", ";", "PrevInsts", ".", "push_back", "(", "NewCmp", ")", ";", "PrevInsts", ".", "push_back", "(", "NewAdd", ")", ";", "if", "(", "Iter", "==", "MaxIter", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "Loop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ".", "addReg", "(", "NewLoopCount", ")", ";", "if", "(", "Iter", "==", "<NUM_LIT>", ")", "Loop", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "<STR_LIT>", ")", ")", ";"], "File": "HexagonInstrInfo14", "Func": "reduceLoopCount", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19060, "Length": 281, "Cover_Rate": 0.5903361344537815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_comineq", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_mm_comineq_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19061, "Length": 15, "Cover_Rate": 0.40540540540540543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAllWUsers", "(", "SDNode", "*", "Node", ")", "const", "{"], "ground_truth": ["return", "hasAllNBitUsers", "(", "Node", ",", "<NUM_LIT>", ")", ";"], "File": "RISCVISelDAGToDAG15", "Func": "hasAllWUsers", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19062, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "}", "return", "Reg", ";"], "ground_truth": ["}"], "File": "ARM64BaseInfo", "Func": "getBRegFromDReg", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19063, "Length": 131, "Cover_Rate": 0.3864306784660767, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "getCurPos", "(", ")", "const", "{"], "ground_truth": ["return", "this", "->", "curPos", ";"], "File": "TriCoreCallingConvHook", "Func": "getCurPos", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19064, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSymbol", "*", "<ISA_LIT>MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{"], "ground_truth": ["switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{"], "File": "TLCS900MCInstLower", "Func": "GetBlockAddressSymbol", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19065, "Length": 22, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterInfo", "*", "<ISA_LIT>Subtarget", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "XtensaSubtarget1", "Func": "getRegisterInfo", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19066, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "Type", "*", "Rt", "=", "F", "->", "getReturnType", "(", ")", ";", "if", "(", "!", "Rt", "->", "isVoidTy", "(", ")", "||", "!", "F", "->", "arg_empty", "(", ")", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "bool", "First", "=", "true", ";", "for", "(", "const", "Argument", "&", "A", ":", "F", "->", "args", "(", ")", ")", "{", "OS", "<<", "(", "First", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "toString", "(", "A", ".", "getType", "(", ")", ")", ";", "First", "=", "false", ";", "}", "if", "(", "!", "Rt", "->", "isVoidTy", "(", ")", ")", "{", "OS", "<<", "(", "First", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "toString", "(", "Rt", ")", ";", "First", "=", "false", ";", "}", "OutStreamer", "->", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";", "}", "AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter", "Func": "EmitFunctionBodyStart", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19067, "Length": 148, "Cover_Rate": 0.9548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "assert", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ",", "SrcReg", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo17", "Func": "copyPhysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19068, "Length": 76, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCALL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRET", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering74", "Func": "LowerOperation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19069, "Length": 70, "Cover_Rate": 0.33175355450236965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x4_t", ")", "__builtin_neon_vreinterpretv4siv4si", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_s32_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19070, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "use_ldrd", "&&", "GET_CODE", "(", "x", ")", "==", "POST_MODIFY", "&&", "GET_CODE", "(", "addend", ")", "==", "REG", ")", "return", "<NUM_LIT>", ";", "return", "(", "(", "use_ldrd", "||", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", ")", "&&", "arm_legitimate_index_p", "(", "mode", ",", "addend", ",", "outer", ",", "strict_p", ")", ")", ";", "}", "else", "if", "(", "reload_completed", "&&", "(", "code", "==", "LABEL_REF", "||", "(", "code", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "TImode", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "code", "==", "PLUS", ")", "{", "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";"], "File": "arm3", "Func": "arm_legitimate_address_p", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19071, "Length": 151, "Cover_Rate": 0.3132780082987552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "<ISA_LIT>Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS", ")", "const", "{"], "ground_truth": ["CommentStream", "=", "&", "CS", ";"], "File": "AArch64Disassembler (2)2", "Func": "getInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19072, "Length": 37, "Cover_Rate": 0.32456140350877194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "BiggerPattern", "&&", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "uint64_t", "ShlImm", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Op", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "ShlImm", ")", ")", "return", "false", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isShiftedMask_64", "(", "NonZeroBits", ")", ")", "return", "false", ";", "ShiftAmount", "=", "countTrailingZeros", "(", "NonZeroBits", ")", ";", "MaskWidth", "=", "countTrailingOnes", "(", "NonZeroBits", ">>", "ShiftAmount", ")", ";", "if", "(", "ShlImm", "-", "ShiftAmount", "!=", "<NUM_LIT>", "&&", "!", "BiggerPattern", ")", "return", "false", ";"], "ground_truth": ["Src", "=", "getLeftShift", "(", "CurDAG", ",", "Op", ",", "ShlImm", "-", "ShiftAmount", ")", ";"], "File": "AArch64ISelDAGToDAG", "Func": "isBitfieldPositioningOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19073, "Length": 100, "Cover_Rate": 0.4098360655737705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__o", "=", "__builtin_aarch64_ld2di", "(", "(", "const", "__builtin_aarch64_simd_di", "*", ")", "__a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly64x1_t", ")", "__builtin_aarch64_get_dregoidi_pss", "(", "__o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "poly64x1_t", ")", "__builtin_aarch64_get_dregoidi_pss", "(", "__o", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "ret", ";"], "File": "arm", "Func": "neon4_vld2_p64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19074, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "getFrameIndexReferencePreferSP", "(", "MF", ",", "Info", ".", "PSPSymFrameIdx", ",", "SPReg", ",", "true", ")", ";"], "ground_truth": ["assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "SPReg", "==", "TRI", "->", "getStackRegister", "(", ")", ")", ";"], "File": "X86FrameLowering (2)2", "Func": "getPSPSlotOffsetFromSP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19075, "Length": 31, "Cover_Rate": 0.45588235294117646, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "addr", ",", "align", ";", "addr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ";", "align", "=", "expand_simple_binop", "(", "Pmode", ",", "AND", ",", "addr", ",", "GEN_INT", "(", "-", "GET_MODE_SIZE", "(", "SImode", ")", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "ac", "->", "memsi", "=", "gen_rtx_MEM", "(", "SImode", ",", "align", ")", ";", "MEM_VOLATILE_P", "(", "ac", "->", "memsi", ")", "=", "MEM_VOLATILE_P", "(", "mem", ")", ";", "set_mem_alias_set", "(", "ac", "->", "memsi", ",", "ALIAS_SET_MEMORY_BARRIER", ")", ";", "set_mem_align", "(", "ac", "->", "memsi", ",", "GET_MODE_BITSIZE", "(", "SImode", ")", ")", ";"], "ground_truth": ["byteoffset", "=", "expand_simple_binop", "(", "Pmode", ",", "AND", ",", "addr", ",", "GEN_INT", "(", "GET_MODE_SIZE", "(", "SImode", ")", "-", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";"], "File": "xtensa", "Func": "init_alignment_context", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19076, "Length": 116, "Cover_Rate": 0.3231197771587744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "warn_once_call_ms2sysv_xlogues", "(", "const", "char", "*", "feature", ")", "{", "static", "bool", "warned_once", "=", "false", ";", "if", "(", "!", "warned_once", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ",", "feature", ")", ";", "warned_once", "=", "true", ";", "}"], "ground_truth": ["}"], "File": "i386", "Func": "warn_once_call_ms2sysv_xlogues", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19077, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ImgRsrc", ")", ";", "auto", "PSV", "=", "ImagePSVs", ".", "try_emplace", "(", "ImgRsrc", ",", "llvm", "::", "make_unique", "<", "<ISA_LIT>ImagePseudoSourceValue", ">", "(", "TII", ")", ")", ";", "return", "PSV", ".", "first", "->", "second", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo19", "Func": "getImagePSV", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19078, "Length": 37, "Cover_Rate": 0.6981132075471698, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "Register", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "<STR_LIT>", ")", ";", "CFRegNode", ".", "push_back", "(", "Val", ".", "getValue", "(", "Val", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "}", "}", "else", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "LRSaveSize", "+", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ")", ";", "}", "}", "if", "(", "!", "CFRegNode", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CFRegNode", ")", ";", "for", "(", "SmallVectorImpl", "<", "ArgDataPair", ">", "::", "const_iterator", "ArgDI", "=", "ArgData", ".", "begin", "(", ")", ",", "ArgDE", "=", "ArgData", ".", "end", "(", ")", ";", "ArgDI", "!=", "ArgDE", ";", "++", "ArgDI", ")", "{", "if", "(", "ArgDI", "->", "Flags", ".", "isByVal", "(", ")", "&&", "ArgDI", "->", "Flags", ".", "getByValSize", "(", ")", ")", "{", "unsigned", "Size", "=", "ArgDI", "->", "Flags", ".", "getByValSize", "(", ")", ";", "Align", "Alignment", "=", "std", "::", "max", "(", "Align", "(", "StackSlotSize", ")", ",", "ArgDI", "->", "Flags", ".", "getNonZeroByValAlign", "(", ")", ")", ";", "int", "FI", "=", "MFI", ".", "CreateStackObject", "(", "Size", ",", "Alignment", ",", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "FIN", ")", ";"], "ground_truth": ["MemOps", ".", "push_back", "(", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "FIN", ",", "ArgDI", "->", "SDV", ",", "DAG", ".", "getConstant", "(", "Size", ",", "dl", ",", "<STR_LIT>", ")", ",", "Alignment", ",", "false", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ")", ";"], "File": "XCoreISelLowering38", "Func": "LowerCCCArguments", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19079, "Length": 318, "Cover_Rate": 0.32088799192734613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "gen_rtx_MEM", "(", "mode0", ",", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "pat", ")", "emit_insn", "(", "pat", ")", ";"], "ground_truth": ["*", "expandedp", "=", "true", ";"], "File": "powerpcspe", "Func": "altivec_expand_st_builtin", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19080, "Length": 95, "Cover_Rate": 0.31986531986531985, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_permdi512_mask", "(", "(", "__v8di", ")", "__X", ",", "__I", ",", "(", "__v8di", ")", "__W", ",", "(", "__mmask8", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_permutex_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19081, "Length": 25, "Cover_Rate": 0.46296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IMemI", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", "||", "IMemI", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "return", "IMemI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "IMemI", "->", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "return", "IMemI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";"], "File": "PPCLoopInstrFormPrep12", "Func": "GetPointerOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19082, "Length": 44, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "P", "=", "static_cast", "<", "char", "*", ">", "(", "T", ")", ";", "Blocks", ".", "push_back", "(", "P", ")", ";", "assert", "(", "(", "Blocks", ".", "size", "(", ")", "<", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "*", "sizeof", "(", "NodeId", ")", "-", "BitsPerIndex", ")", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["ActiveEnd", "=", "P", ";"], "File": "RDFGraph13", "Func": "startNewBlock", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19083, "Length": 52, "Cover_Rate": 0.6933333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "LoadSize", "%", "MaxNonSmrdLoadSize", "==", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "RepairInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "MI", ")", ";", "Register", "BasePtrReg", "=", "SrcRegs", "[", "<NUM_LIT>", "]", ";", "LLT", "PtrTy", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MRI", ".", "setType", "(", "BasePtrReg", ",", "PtrTy", ")", ";", "MachineIRBuilder", "B", "(", "MI", ")", ";", "unsigned", "SplitElts", "=", "MaxNonSmrdLoadSize", "/", "LoadTy", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "const", "LLT", "LoadSplitTy", "=", "LLT", "::", "vector", "(", "SplitElts", ",", "LoadTy", ".", "getScalarType", "(", ")", ")", ";", "ApplyRegBankMapping", "O", "(", "*", "this", ",", "MRI", ",", "&", "<STR_LIT>", ")", ";", "GISelObserverWrapper", "Observer", "(", "&", "O", ")", ";", "B", ".", "setChangeObserver", "(", "Observer", ")", ";", "LegalizerHelper", "Helper", "(", "B", ".", "getMF", "(", ")", ",", "Observer", ",", "B", ")", ";", "if", "(", "Helper", ".", "fewerElementsVector", "(", "MI", ",", "<NUM_LIT>", ",", "LoadSplitTy", ")", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "MachineInstr", "*", "LegalizedInst", "=", "getOtherVRegDef", "(", "MRI", ",", "DstReg", ",", "*", "RepairInst", ")", ";", "Register", "TmpReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "DstReg", ")", ")", ";", "LegalizedInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "TmpReg", ")", ";", "B", ".", "setInsertPt", "(", "*", "RepairInst", "->", "getParent", "(", ")", ",", "RepairInst", ")", ";", "for", "(", "unsigned", "DefIdx", "=", "<NUM_LIT>", ",", "e", "=", "DefRegs", ".", "size", "(", ")", ";", "DefIdx", "!=", "e", ";", "++", "DefIdx", ")", "{", "Register", "IdxReg", "=", "B", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "DefIdx", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "MRI", ".", "setRegBank", "(", "IdxReg", ",", "<STR_LIT>", ")", ";", "B", ".", "buildExtractVectorElement", "(", "DefRegs", "[", "DefIdx", "]", ",", "TmpReg", ",", "IdxReg", ")", ";", "}", "MRI", ".", "setRegBank", "(", "DstReg", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo10", "Func": "applyMappingWideLoad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19084, "Length": 294, "Cover_Rate": 0.6349892008639308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTarget", "<", "Triple", "::", "bpf", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "BPFTargetInfo12", "Func": "LLVMInitializeBPFTargetInfo", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19085, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'x'", ":", "return", "C_RegisterClass", ";", "case", "'t'", ":", "return", "C_RegisterClass", ";", "case", "'j'", ":", "return", "C_Other", ";", "case", "'Q'", ":", "return", "C_Memory", ";", "}", "}", "else", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "ARMISelLowering13", "Func": "getConstraintType", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19086, "Length": 50, "Cover_Rate": 0.3968253968253968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Pref32BitThumb", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "prefers32BitThumb", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19087, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "!", "(", "Def", "->", "isFullCopy", "(", ")", "||", "(", "Def", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", "return", ";", "for", "(", "auto", "I", "=", "Def", "->", "getIterator", "(", ")", ";", "I", "!=", "MI", ".", "getIterator", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", "&&", "!", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", ";", "for", "(", "const", "auto", "&", "SrcOp", ":", "Def", "->", "explicit_operands", "(", ")", ")", "if", "(", "SrcOp", ".", "isReg", "(", ")", "&&", "SrcOp", ".", "isUse", "(", ")", "&&", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcOp", ".", "getReg", "(", ")", ")", "||", "SrcOp", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "Src", ".", "push_back", "(", "SrcOp", ")", ";"], "ground_truth": ["}"], "File": "SILowerControlFlow21", "Func": "findMaskOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19088, "Length": 171, "Cover_Rate": 0.7125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "FtzEnabled", ";", "}", "else", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "false", ";"], "File": "NVPTXISelLowering (2)1", "Func": "useF32FTZ", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19089, "Length": 44, "Cover_Rate": 0.6376811594202898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPCRelImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "LC3bInstPrinter", "Func": "printPCRelImmOperand", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19090, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "SMovB32", ",", "RsrcLo", ")", ".", "addReg", "(", "GitPtrLo", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ")", ";", "const", "MCInstrDesc", "&", "LoadDwordX4", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "auto", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", "|", "MachineMemOperand", "::", "MODereferenceable", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Offset", "=", "Fn", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_CS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "const", "GCNSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "EncodedOffset", "=", "<STR_LIT>", "(", "Subtarget", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "LoadDwordX4", ",", "ScratchRsrcReg", ")", ".", "addReg", "(", "Rsrc01", ")", ".", "addImm", "(", "EncodedOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ScratchRsrcReg", ",", "RegState", "::", "ImplicitDefine", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "if", "(", "ST", ".", "isMesaGfxShader", "(", "Fn", ")", "||", "(", "PreloadedPrivateBufferReg", "==", "<STR_LIT>", ")", ")", "{", "assert", "(", "!", "ST", ".", "isAmdHsaOrMesa", "(", "Fn", ")", ")", ";", "const", "MCInstrDesc", "&", "SMovB32", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "Register", "Rsrc2", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "Register", "Rsrc3", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "uint64_t", "Rsrc23", "=", "TII", "->", "getScratchRsrcWords23", "(", ")", ";", "if", "(", "MFI", "->", "hasImplicitBufferPtr", "(", ")", ")", "{", "Register", "Rsrc01", "=", "TRI", "->", "getSubReg", "(", "ScratchRsrcReg", ",", "<STR_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{"], "ground_truth": ["const", "MCInstrDesc", "&", "Mov64", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";"], "File": "SIFrameLowering47", "Func": "emitEntryFunctionScratchSetup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19091, "Length": 285, "Cover_Rate": 0.3202247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "TAI", "->", "getGlobalDirective", "(", ")", "<<", "name", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "XCoreAsmPrinter14", "Func": "emitGlobalDirective", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19092, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ",", "Name", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsAsmParser29", "Func": "ParseInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19093, "Length": 72, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "PCSymbol", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "Dwarf", ";", "AbsoluteEHSectionOffsets", "=", "false", ";"], "ground_truth": ["if", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "OpenBSD", "&&", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";"], "File": "X86MCAsmInfo32", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19094, "Length": 64, "Cover_Rate": 0.7710843373493976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmpgeq_n_s8", "(", "int8x16_t", "__a", ",", "int8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmpgeq_n_v16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve2___arm_vcmpgeq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19095, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";"], "ground_truth": ["MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "<NUM_LIT>", ",", "Reg", ",", "<NUM_LIT>", ")", ";"], "File": "SparcMCTargetDesc5", "Func": "createSparcV9MCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19096, "Length": 26, "Cover_Rate": 0.4126984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "blk", "->", "push_back", "(", "newInstr", ")", ";", "MachineInstrBuilder", "(", "*", "MF", ",", "newInstr", ")", ".", "addReg", "(", "regNum", ",", "false", ")", ";", "SHOWNEWINSTR", "(", "newInstr", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer16", "Func": "insertCondBranchEnd", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19097, "Length": 28, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Locs", "::", "const_iterator", "HI", "=", "HandlerDataLocs", ".", "begin", "(", ")", ",", "HE", "=", "HandlerDataLocs", ".", "end", "(", ")", ";", "HI", "!=", "HE", ";", "++", "HI", ")", "Parser", ".", "Note", "(", "*", "HI", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "emitHandlerDataLocNotes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19098, "Length": 39, "Cover_Rate": 0.8666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadsToReplace", ".", "push_back", "(", "LD", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "&", "Node", ")", ")", "{", "SDValue", "Value", "=", "ST", "->", "getValue", "(", ")", ";", "if", "(", "Value", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "ST", "->", "isTruncatingStore", "(", ")", ")", "continue", ";", "StoresToReplace", ".", "push_back", "(", "ST", ")", ";", "}", "}", "for", "(", "LoadSDNode", "*", "LD", ":", "LoadsToReplace", ")", "{", "SDLoc", "SL", "(", "LD", ")", ";", "SDValue", "NewLoad", "=", "CurDAG", "->", "getLoad", "(", "<STR_LIT>", ",", "SL", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "BitCast", "=", "CurDAG", "->", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NewLoad", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "NewLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "BitCast", ")", ";", "Modified", "=", "true", ";", "}"], "ground_truth": ["for", "(", "StoreSDNode", "*", "ST", ":", "StoresToReplace", ")", "{"], "File": "AMDGPUISelDAGToDAG (2)", "Func": "PreprocessISelDAG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19099, "Length": 169, "Cover_Rate": 0.4884393063583815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Kind", "=", "k_SPRRegisterList", ";", "}", "if", "(", "Kind", "==", "k_RegisterList", "&&", "Regs", ".", "back", "(", ")", ".", "second", "==", "<STR_LIT>", ")", "Kind", "=", "k_RegisterListWithAPSR", ";", "assert", "(", "llvm", "::", "is_sorted", "(", "Regs", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Op", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "Kind", ")", ";", "for", "(", "const", "auto", "&", "P", ":", "Regs", ")", "Op", "->", "Registers", ".", "push_back", "(", "P", ".", "second", ")", ";", "Op", "->", "StartLoc", "=", "StartLoc", ";", "Op", "->", "EndLoc", "=", "EndLoc", ";"], "ground_truth": ["return", "Op", ";"], "File": "ARMAsmParser (2)3", "Func": "CreateRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19100, "Length": 86, "Cover_Rate": 0.3891402714932127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SubRegIdx", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "OrigRegSize", "<", "TargetRegSize", "&&", "OrigRegSize", "<", "<NUM_LIT>", ")", "{", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "SetPos", ",", "SetLoc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ")", ";", "if", "(", "&", "SetBRC", "==", "&", "<STR_LIT>", ")", "return", "NewReg", ";", "Reg", "=", "NewReg", ";", "OrigRegSize", "=", "<NUM_LIT>", ";", "}", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "SetBRC", ")", ";", "if", "(", "OrigRegSize", "<", "TargetRegSize", ")", "{", "BuildMI", "(", "MBB", ",", "SetPos", ",", "SetLoc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "NewReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "SubRegIdx", "[", "OrigRegSize", "]", ")", ";", "}", "else", "if", "(", "OrigRegSize", ">", "TargetRegSize", ")", "{", "if", "(", "TargetRegSize", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "SetPos", ",", "SetLoc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ",", "<NUM_LIT>", ",", "SubRegIdx", "[", "TargetRegSize", "]", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "SetPos", ",", "SetLoc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ")", ";", "}", "return", "NewReg", ";", "}", ";", "unsigned", "&", "CondReg", "=", "CondRegs", "[", "<STR_LIT>", "]", ";", "if", "(", "!", "CondReg", ")", "CondReg", "=", "promoteCondToReg", "(", "TestMBB", ",", "TestPos", ",", "TestLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "ExtCondReg", "=", "AdjustReg", "(", "CondReg", ")", ";"], "File": "X86FlagsCopyLowering12", "Func": "rewriteSetCarryExtended", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19101, "Length": 271, "Cover_Rate": 0.40874811463046756, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ValV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "IdxV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDLoc", "&", "dl", "(", "Op", ")", ";", "MVT", "VecTy", "=", "ty", "(", "VecV", ")", ";", "MVT", "ElemTy", "=", "VecTy", ".", "getVectorElementType", "(", ")", ";"], "ground_truth": ["if", "(", "ElemTy", "==", "<STR_LIT>", ")", "return", "insertHvxSubvectorPred", "(", "VecV", ",", "ValV", ",", "IdxV", ",", "dl", ",", "DAG", ")", ";"], "File": "HexagonISelLoweringHVX (2)", "Func": "LowerHvxInsertSubvector", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19102, "Length": 65, "Cover_Rate": 0.6132075471698113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "reg", "<", "m_nregs", ")", ";", "return", "m_regs", "[", "reg", "]", ";"], "ground_truth": ["}"], "File": "i386-features", "Func": "get_reginfo", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19103, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_packus_epi32", "(", "__m128i", "__W", ",", "__mmask16", "__M", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_packusdw128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v8hi", ")", "__W", ",", "__M", ")", ";"], "File": "avx512vlbwintrin4", "Func": "_mm_mask_packus_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19104, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "RetValue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "RetValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "RetValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "RetValue", ")", ";", "InVals", ".", "push_back", "(", "RetValue", ")", ";", "}", "return", "Chain", ";"], "ground_truth": ["}"], "File": "AlphaISelLowering2", "Func": "LowerCallResult", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19105, "Length": 177, "Cover_Rate": 0.59, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "floating_exact_log2", "(", "rtx", "x", ")", "{", "REAL_VALUE_TYPE", "r", ",", "r1", ";", "int", "exp", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "x", ")", ";", "if", "(", "REAL_VALUES_LESS", "(", "r", ",", "dconst1", ")", ")", "return", "<NUM_LIT>", ";", "exp", "=", "real_exponent", "(", "&", "r", ")", ";", "real_2expN", "(", "&", "r1", ",", "exp", ")", ";", "if", "(", "REAL_VALUES_EQUAL", "(", "r1", ",", "r", ")", ")", "return", "exp", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "m68k3", "Func": "floating_exact_log2", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19106, "Length": 66, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "rtx", "base_reg_disp", "::", "reg", "(", "void", ")", "const", "{"], "ground_truth": ["return", "reg_", ";"], "File": "sh", "Func": "reg", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19107, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", ".", "isPositionIndependent", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "Subtarget", "->", "hasAddr64", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "Opc", "=", "Subtarget", "->", "hasAddr64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "WebAssemblyFastISel1", "Func": "fastMaterializeConstant", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19108, "Length": 53, "Cover_Rate": 0.4274193548387097, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeSavedFrameSize", "=", "bytes", ";"], "ground_truth": ["}"], "File": "GBZ80MachineFunctionInfo (2)", "Func": "setCalleeSavedFrameSize", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19109, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Repo<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "STI", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend48", "Func": "RepoX86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19110, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getVariadicFPRSize", "(", ")", "const", "{", "return", "VariadicFPRSize", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo6", "Func": "getVariadicFPRSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19111, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{"], "ground_truth": ["return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";"], "File": "XCoreFrameToArgsOffsetElim10", "Func": "getRequiredProperties", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19112, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", "+", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "MemOperand", "+", "<STR_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "CurOp", "++", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", "++", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "CurOp", "++", ";", "if", "(", "HasVEX_4VOp3", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "<NUM_LIT>", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "EmitSegmentOverridePrefix", "(", "TSFlags", ",", "CurByte", ",", "MemOperand", ",", "MI", ",", "OS", ")", ";", "unsigned", "char", "LastByte", "=", "VEX_PP", "|", "(", "VEX_L", "<<", "<NUM_LIT>", ")", "|", "(", "VEX_4V", "<<", "<NUM_LIT>", ")", ";", "if", "(", "VEX_B", "&&", "VEX_X", "&&", "!", "VEX_W", "&&", "!", "XOP", "&&", "(", "VEX_5M", "==", "<NUM_LIT>", ")", ")", "{", "EmitByte", "(", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";", "EmitByte", "(", "LastByte", "|", "(", "VEX_R", "<<", "<NUM_LIT>", ")", ",", "CurByte", ",", "OS", ")", ";", "return", ";", "}"], "ground_truth": ["EmitByte", "(", "XOP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";"], "File": "X86MCCodeEmitter24", "Func": "EmitVEXOpcodePrefix", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19113, "Length": 432, "Cover_Rate": 0.3836589698046181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "return", ";", "<ISA_LIT>FunctionInfo", "*", "PFI", "=", "Entry", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["PFI", "->", "setIsSplitCSR", "(", "true", ")", ";"], "File": "PPCISelLowering (2)7", "Func": "initializeSplitCSR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19114, "Length": 35, "Cover_Rate": 0.6140350877192983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isUndefOrZero", "(", "int", "Val", ")", "{", "return", "(", "Val", "==", "SM_SentinelUndef", "||", "Val", "==", "SM_SentinelZero", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "isUndefOrZero", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19115, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_SEH", ")", "return", ";"], "ground_truth": ["if", "(", "cfun", "->", "is_thunk", ")", "return", ";"], "File": "winnt4", "Func": "i386_pe_seh_fini", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19116, "Length": 15, "Cover_Rate": 0.46875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["Reserved", ".", "set", "(", "<STR_LIT>", ")", ";"], "File": "RISCVRegisterInfo32", "Func": "getReservedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19117, "Length": 67, "Cover_Rate": 0.4240506329113924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "Fast", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>32_Fast", ")", ";", "}", "else", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_<ISA_LIT>32", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "{", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "break", ";", "}", "default", ":", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "DL", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ")", ")", ";", "}", "}", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasStructRetAttr", "(", ")", ")", "{", "unsigned", "Reg", "=", "<ISA_LIT>MFI", "->", "getSRetReturnReg", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Reg", ")", "{"], "File": "LanaiISelLowering23", "Func": "LowerCCCArguments", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19118, "Length": 494, "Cover_Rate": 0.7417417417417418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "getCMovFromCond", "(", "(", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ",", "MRI", ".", "getRegClass", "(", "DstReg", ")", "->", "getSize", "(", ")", ",", "false", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ";"], "File": "X86InstrInfo (2)1", "Func": "insertSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19119, "Length": 84, "Cover_Rate": 0.6829268292682927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getDPRCalleeSavedAreaSize", "(", ")", "const", "{"], "ground_truth": ["return", "DPRCSSize", ";"], "File": "ARMMachineFunctionInfo (2)", "Func": "getDPRCalleeSavedAreaSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19120, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "pushI", "(", "unsigned", "i", ",", "bool", "checkLimits", "=", "true", ")", ":", "i", "(", "i", ")", "{"], "ground_truth": ["if", "(", "checkLimits", ")", "{"], "File": "TVMStackFixup", "Func": "pushI", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19121, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAGISel", "::", "runOnFunction", "(", "Fn", ")", ";"], "ground_truth": ["InsertVRSaveCode", "(", "Fn", ")", ";"], "File": "PPCISelDAGToDAG76", "Func": "runOnFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19122, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "VDup", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VDup", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "VMov", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "VMov", "=", "VMov", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VMov", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "isZeroVector", "(", "VMov", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Negate", "=", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DCI", ".", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "VDup", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Negate", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "PerformSUBCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19123, "Length": 139, "Cover_Rate": 0.5205992509363296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_getmant_pd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "_MM_MANTISSA_NORM_ENUM", "__B", ",", "_MM_MANTISSA_SIGN_ENUM", "__C", ")", "{", "return", "(", "__m128d", ")", "__builtin_ia32_getmantpd128_mask", "(", "(", "__v2df", ")", "__A", ",", "(", "__C", "<<", "<NUM_LIT>", ")", "|", "__B", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_getmant_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19124, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";", "int64_t", "Val", "=", "Parser", ".", "getTok", "(", ")", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "if", "(", "Val", "==", "<NUM_LIT>", ")", "Parser", ".", "Lex", "(", ")", ";", "else", "return", "Error", "(", "L", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)1", "Func": "parseDirectiveCode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19125, "Length": 95, "Cover_Rate": 0.4460093896713615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isGroupDesc", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "OpKind", "::", "GroupDesc", ";"], "File": "TPCAsmParser", "Func": "isGroupDesc", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19126, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizeFMad", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ")", "const", "{", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "Ty", ".", "isScalar", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP32Denormals", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", "&&", "!", "MFI", "->", "getMode", "(", ")", ".", "allFP64FP16Denormals", "(", ")", ")", "return", "true", ";", "MachineIRBuilder", "HelperBuilder", "(", "MI", ")", ";"], "ground_truth": ["GISelObserverWrapper", "DummyObserver", ";"], "File": "AMDGPULegalizerInfo1", "Func": "legalizeFMad", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19127, "Length": 130, "Cover_Rate": 0.8496732026143791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opcode", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "TRI", "->", "getRegSizeInBits", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opcode", ")", ",", "DstReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo", "Func": "loadRegFromStackSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19128, "Length": 141, "Cover_Rate": 0.8980891719745223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nvptx_file_end", "(", "void", ")", "{", "hash_table", "<", "tree_hasher", ">", "::", "iterator", "iter", ";", "tree", "decl", ";", "FOR_EACH_HASH_TABLE_ELEMENT", "(", "*", "needed_fndecls_htab", ",", "decl", ",", "tree", ",", "iter", ")", "nvptx_record_fndecl", "(", "decl", ")", ";", "fputs", "(", "func_decls", ".", "str", "(", ")", ".", "c_str", "(", ")", ",", "asm_out_file", ")", ";", "if", "(", "worker_bcast_size", ")", "write_worker_buffer", "(", "asm_out_file", ",", "worker_bcast_sym", ",", "worker_bcast_align", ",", "worker_bcast_size", ")", ";", "if", "(", "worker_red_size", ")", "write_worker_buffer", "(", "asm_out_file", ",", "worker_red_sym", ",", "worker_red_align", ",", "worker_red_size", ")", ";"], "ground_truth": ["}"], "File": "nvptx3", "Func": "nvptx_file_end", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 19129, "Length": 80, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";"], "ground_truth": ["SDValue", "OpNode", "=", "DAG", ".", "getNode", "(", "VCCNode", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";"], "File": "SIISelLowering104", "Func": "Loweri1ContextSwitch", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19130, "Length": 59, "Cover_Rate": 0.5619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "<NUM_LIT>", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86AsmBackend (2)1", "Func": "getMaximumNopSize", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19131, "Length": 45, "Cover_Rate": 0.4368932038834951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_min_epi16", "(", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pminsw512_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_hi", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin4", "Func": "_mm512_min_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19132, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmvq_p_f16", "(", "float16_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmaxnmvq_p_fv8hf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxnmvq_p_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19133, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PMACPairList", "&", "getMulPairs", "(", ")", "{"], "ground_truth": ["return", "MulPairs", ";"], "File": "ARMParallelDSP1", "Func": "getMulPairs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19134, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "*", "CurDAG", ";", "for", "(", "SDNode", "*", "N", ":", "Nodes", ")", "{", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "continue", ";", "SDValue", "OpI1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT", "=", "OpI1", ".", "getValueType", "(", ")", ";", "if", "(", "!", "OpVT", ".", "isSimple", "(", ")", "||", "OpVT", ".", "getSimpleVT", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "for", "(", "auto", "I", "=", "N", "->", "use_begin", "(", ")", ",", "E", "=", "N", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SDNode", "*", "U", "=", "*", "I", ";", "if", "(", "U", "->", "getNumValues", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "EVT", "UVT", "=", "U", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "UVT", ".", "isSimple", "(", ")", "||", "!", "UVT", ".", "isInteger", "(", ")", "||", "UVT", ".", "getSimpleVT", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "UVT", ".", "isVector", "(", ")", "&&", "UVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "if", "(", "isMemOPCandidate", "(", "N", ",", "U", ")", ")", "continue", ";", "unsigned", "I1N", "=", "I", ".", "getOperandNo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "U", "->", "getNumOperands", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "U", "->", "getNumOperands", "(", ")", ";", "i", "!=", "n", ";", "++", "i", ")", "Ops", "[", "i", "]", "=", "U", "->", "getOperand", "(", "i", ")", ";", "EVT", "BVT", "=", "Ops", "[", "I1N", "]", ".", "getValueType", "(", ")", ";", "const", "SDLoc", "&", "dl", "(", "U", ")", ";", "SDValue", "C0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "BVT", ")", ";", "SDValue", "C1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "BVT", ")", ";", "SDValue", "If0", ",", "If1", ";", "if", "(", "isa", "<", "MachineSDNode", ">", "(", "U", ")", ")", "{", "unsigned", "UseOpc", "=", "U", "->", "getMachineOpcode", "(", ")", ";", "Ops", "[", "I1N", "]", "=", "C0", ";", "If0", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "UseOpc", ",", "dl", ",", "UVT", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "Ops", "[", "I1N", "]", "=", "C1", ";", "If1", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "UseOpc", ",", "dl", ",", "UVT", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "UseOpc", "=", "U", "->", "getOpcode", "(", ")", ";", "Ops", "[", "I1N", "]", "=", "C0", ";", "If0", "=", "DAG", ".", "getNode", "(", "UseOpc", ",", "dl", ",", "UVT", ",", "Ops", ")", ";", "Ops", "[", "I1N", "]", "=", "C1", ";", "If1", "=", "DAG", ".", "getNode", "(", "UseOpc", ",", "dl", ",", "UVT", ",", "Ops", ")", ";", "}", "unsigned", "UW", "=", "UVT", ".", "getSizeInBits", "(", ")", ";"], "ground_truth": ["EVT", "SVT", "=", "(", "UW", "==", "<NUM_LIT>", "||", "UW", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "(", "UW", ")", ":", "UVT", ";"], "File": "HexagonISelDAGToDAG27", "Func": "ppHoistZextI1", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19135, "Length": 453, "Cover_Rate": 0.8342541436464088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonAsmPrinter (2)1", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19136, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "flags_in_68881", "(", ")", "{", "return", "cc_status", ".", "flags", "&", "CC_IN_68881", ";"], "ground_truth": ["}"], "File": "m68k2", "Func": "flags_in_68881", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19137, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPIC", "=", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "needsFP", "(", "MF", ")", ")", "{", "int", "FPOffset", "=", "getFramePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "FPSI", "=", "MFI", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ",", "true", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";", "}", "int", "BPSI", "=", "FI", "->", "getBasePointerSaveIndex", "(", ")", ";", "if", "(", "!", "BPSI", "&&", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "{", "int", "BPOffset", "=", "getBasePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ",", "isPIC", ")", ";", "BPSI", "=", "MFI", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "BPOffset", ",", "true", ")", ";", "FI", "->", "setBasePointerSaveIndex", "(", "BPSI", ")", ";", "}"], "ground_truth": ["if", "(", "FI", "->", "usesPICBase", "(", ")", ")", "{"], "File": "PPCFrameLowering79", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19138, "Length": 141, "Cover_Rate": 0.3525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mask_and_pd", "(", "__m256d", "__W", ",", "__mmask8", "__U", ",", "__m256d", "__A", ",", "__m256d", "__B", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_andpd256_mask", "(", "(", "__v4df", ")", "__A", ",", "(", "__v4df", ")", "__B", ",", "(", "__v4df", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_mask_and_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19139, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AdvSIMDScalar", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>AdvSIMDScalarPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AArch64AdvSIMDScalarPass", "Func": "AArch64AdvSIMDScalar", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19140, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_vpmultishiftqb256_mask", "(", "(", "__v32qi", ")", "__X", ",", "(", "__v32qi", ")", "__Y", ",", "(", "__v32qi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask32", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmivlintrin", "Func": "_mm256_maskz_multishift_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19141, "Length": 30, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "bool", "getAM4WBFlag", "(", "unsigned", "Mode", ")", "{"], "ground_truth": ["return", "(", "Mode", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "ARMAddressingModes21", "Func": "getAM4WBFlag", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19142, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cvtusepi32_epi16", "(", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_pmovusdw256_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8hi", ")", "_mm_undefined_si128", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin4", "Func": "_mm256_cvtusepi32_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19143, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printNegZeroOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter11", "Func": "printNegZeroOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19144, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "BitsSet", ")", "{", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_32RegClass", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_64RegClass", ";", "break", ";", "case", "<NUM_LIT>", ":", "RC", "=", "&", "AMDGPU", "::", "VReg_96RegClass", ";", "break", ";", "}", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";"], "ground_truth": ["MRI", ".", "setRegClass", "(", "VReg", ",", "RC", ")", ";"], "File": "SIISelLowering29", "Func": "AdjustInstrPostInstrSelection", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19145, "Length": 73, "Cover_Rate": 0.3802083333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitARM64WinCFISaveFPLR", "(", "int", "Offset", ")", "override", "{"], "ground_truth": ["OS", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ";"], "File": "AArch64ELFStreamer11", "Func": "emitARM64WinCFISaveFPLR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19146, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "unsigned", "UnknownPadding", "(", "unsigned", "LogAlign", ",", "unsigned", "KnownBits", ")", "{", "if", "(", "KnownBits", "<", "LogAlign", ")", "return", "(", "<NUM_LIT>", "<<", "LogAlign", ")", "-", "(", "<NUM_LIT>", "<<", "KnownBits", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AArch64BranchFixupPass1", "Func": "UnknownPadding", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19147, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["AFI", "=", "funcInfo", ".", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "File": "ARMFastISel23", "Func": "ARMFastISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19148, "Length": 25, "Cover_Rate": 0.32051282051282054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CModel", "==", "CodeModel", "::", "Small", "||", "CModel", "==", "CodeModel", "::", "JITDefault", ")", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "{", "unsigned", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "TmpReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}"], "ground_truth": ["return", "DestReg", ";"], "File": "PPCFastISel8", "Func": "PPCMaterializeFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19149, "Length": 155, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "Y", "(", "getThe<ISA_LIT>_64Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initialize<ISA_LIT>LowerAMXTypeLegacyPassPass", "(", "PR", ")", ";", "initializeGlobalISel", "(", "PR", ")", ";", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initializeFixupLEAPassPass", "(", "PR", ")", ";", "initializeFPSPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>FixupSetCCPassPass", "(", "PR", ")", ";"], "File": "X86TargetMachine97", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19150, "Length": 62, "Cover_Rate": 0.3875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_setcsr", "(", "(", "_mm_getcsr", "(", ")", "&", "~", "_MM_EXCEPT_MASK", ")", "|", "__mask", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin5", "Func": "_MM_SET_EXCEPTION_STATE", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19151, "Length": 15, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "MBlazeAsmPrinter14", "Func": "printMemOperand", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19152, "Length": 13, "Cover_Rate": 0.325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CCReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstr", "*", "BMI", "=", "&", "MBB", "->", "back", "(", ")", ";", "bool", "NeedSplit", "=", "(", "BMI", "!=", "MI", ")", "||", "!", "BBHasFallthrough", "(", "MBB", ")", ";", "++", "NumCBrFixed", ";", "if", "(", "BMI", "!=", "MI", ")", "{", "if", "(", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "==", "prior", "(", "MBB", "->", "end", "(", ")", ")", "&&", "BMI", "->", "getOpcode", "(", ")", "==", "Br", ".", "UncondBr", ")", "{", "MachineBasicBlock", "*", "NewDest", "=", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "BBIsInRange", "(", "MI", ",", "NewDest", ",", "Br", ".", "MaxDisp", ")", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "BMI", ")", ";", "BMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "DestBB", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setMBB", "(", "NewDest", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "CC", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "NeedSplit", ")", "{", "SplitBlockBeforeInstr", "(", "MI", ")", ";", "int", "delta", "=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "-=", "delta", ";", "MachineBasicBlock", "*", "SplitBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "AdjustBBOffsetsAfter", "(", "SplitBB", ",", "-", "delta", ")", ";", "MBB", "->", "back", "(", ")", ".", "eraseFromParent", "(", ")", ";", "}", "MachineBasicBlock", "*", "NextBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "MBB", ")", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "DestBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "NextBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ".", "addMBB", "(", "NextBB", ")", ".", "addImm", "(", "CC", ")", ".", "addReg", "(", "CCReg", ")", ";", "Br", ".", "MI", "=", "&", "MBB", "->", "back", "(", ")", ";"], "ground_truth": ["BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "TII", "->", "GetInstSizeInBytes", "(", "&", "MBB", "->", "back", "(", ")", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "FixUpConditionalBr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19153, "Length": 356, "Cover_Rate": 0.644927536231884, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "MaskNode", "=", "DAG", ".", "getConstant", "(", "VEXPANDMask", ",", "DL", ",", "IntegerType", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "assert", "(", "(", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", "||", "NumElts", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "MaskNode", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "NumElts", ")", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "ZeroVector", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "DL", ")", ";", "SDValue", "ExpandedVector", "=", "IsLeftZeroSide", "?", "V2", ":", "V1", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "VMask", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ExpandedVector", ")", ",", "ZeroVector", ")", ";"], "File": "X86ISelLowering62", "Func": "lowerVectorShuffleToEXPAND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19154, "Length": 115, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "+", "DsmArRn", "(", "reg", ")", "+", "DsmArStep", "(", "step", ")", "+", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "MemARS", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19155, "Length": 16, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "using", "namespace", "<ISA_LIT>", ";", "case", "PCALL_INDIRECT_VOID", ":", "return", "CALL_INDIRECT_VOID", ";", "case", "PCALL_INDIRECT_I32", ":", "return", "CALL_INDIRECT_I32", ";", "case", "PCALL_INDIRECT_I64", ":", "return", "CALL_INDIRECT_I64", ";", "case", "PCALL_INDIRECT_F32", ":", "return", "CALL_INDIRECT_F32", ";"], "ground_truth": ["case", "PCALL_INDIRECT_F64", ":"], "File": "WebAssemblyCallIndirectFixup16", "Func": "GetNonPseudoCallIndirectOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19156, "Length": 31, "Cover_Rate": 0.3229166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "I", "!=", "MBB", ".", "end", "(", ")", "?", "I", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "unsigned", "V0", ",", "V1", ",", "V2", ",", "GlobalBaseReg", "=", "<ISA_LIT>FI", "->", "getGlobalBaseReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";"], "File": "Mips16ISelDAGToDAG", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19157, "Length": 95, "Cover_Rate": 0.34172661870503596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "}", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "FUNCTION_DECL", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_handle_resbank_handler_attribute", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19158, "Length": 41, "Cover_Rate": 0.5466666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OPCODE", "(", "Hi", ")", ";", "OPCODE", "(", "Lo", ")", ";", "OPCODE", "(", "FENCE", ")", ";", "OPCODE", "(", "SELECT_CC", ")", ";", "OPCODE", "(", "SMIN", ")", ";", "OPCODE", "(", "UMIN", ")", ";", "OPCODE", "(", "SMAX", ")", ";", "OPCODE", "(", "UMAX", ")", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering75", "Func": "getTargetNodeName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19159, "Length": 45, "Cover_Rate": 0.5844155844155844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "type", "=", "builtin_types", "[", "function_types", "[", "type_idx", "]", ".", "type_indexes", "[", "base_type", "]", "]", ".", "vector", ";", "return", "type", "?", "function_types", "[", "type_idx", "]", ".", "type_indexes", "[", "base_type", "]", ":", "NUM_VECTOR_TYPES", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "get_function_type_index", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19160, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "a_is_memory", "=", "desc", ".", "mayLoad", "(", ")", "||", "desc", ".", "mayStore", "(", ")", ";", "const", "unsigned", "aend", "=", "getLastRealOperand", "(", "a", ")", ";", "const", "unsigned", "bend", "=", "getLastRealOperand", "(", "b", ")", ";", "MachineBasicBlock", "::", "iterator", "m", "=", "a", ";", "for", "(", "++", "m", ";", "m", "!=", "b", ";", "++", "m", ")", "{", "for", "(", "unsigned", "aop", "=", "<NUM_LIT>", ";", "aop", "<", "aend", ";", "++", "aop", ")", "{", "bool", "aop_is_reg", "=", "a", "->", "getOperand", "(", "aop", ")", ".", "isReg", "(", ")", ";", "if", "(", "!", "aop_is_reg", ")", "continue", ";", "bool", "aop_is_def", "=", "a", "->", "getOperand", "(", "aop", ")", ".", "isDef", "(", ")", ";", "unsigned", "aop_reg", "=", "a", "->", "getOperand", "(", "aop", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "mend", "=", "getLastRealOperand", "(", "m", ")", ";", "for", "(", "unsigned", "mop", "=", "<NUM_LIT>", ";", "mop", "<", "mend", ";", "++", "mop", ")", "{", "bool", "mop_is_reg", "=", "m", "->", "getOperand", "(", "mop", ")", ".", "isReg", "(", ")", ";", "if", "(", "!", "mop_is_reg", ")", "continue", ";", "bool", "mop_is_def", "=", "m", "->", "getOperand", "(", "mop", ")", ".", "isDef", "(", ")", ";", "unsigned", "mop_reg", "=", "m", "->", "getOperand", "(", "mop", ")", ".", "getReg", "(", ")", ";", "if", "(", "aop_is_def", "&&", "(", "mop_reg", "==", "aop_reg", ")", ")", "return", "true", ";", "else", "if", "(", "mop_is_def", "&&", "(", "mop_reg", "==", "aop_reg", ")", ")", "return", "true", ";", "}", "}", "if", "(", "a_is_memory", "&&", "m", "->", "getDesc", "(", ")", ".", "mayStore", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "MBlazeDelaySlotFiller4", "Func": "delayHasHazard", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19161, "Length": 237, "Cover_Rate": 0.6045918367346939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasAVX", "(", ")", ")", "{", "int", "Idx", "=", "CostTableLookup", "(", "AVXAltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "AVXAltShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSE41AltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasSSE41", "(", ")", ")", "{", "int", "Idx", "=", "CostTableLookup", "(", "SSE41AltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "SSE41AltShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSSE3AltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasSSSE3", "(", ")", ")", "{", "int", "Idx", "=", "CostTableLookup", "(", "SSSE3AltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "SSSE3AltShuffleTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "CostTblEntry", "<", "<STR_LIT>", ">", "SSEAltShuffleTbl", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "int", "Idx", "=", "CostTableLookup", "(", "SSEAltShuffleTbl", ",", "<STR_LIT>", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "SSEAltShuffleTbl", "[", "Idx", "]", ".", "Cost", ";"], "ground_truth": ["return", "BaseT", "::", "getShuffleCost", "(", "Kind", ",", "Tp", ",", "Index", ",", "SubTp", ")", ";"], "File": "X86TargetTransformInfo86", "Func": "getShuffleCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19162, "Length": 405, "Cover_Rate": 0.5818965517241379, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<NUM_LIT>", ":", "Register", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler1", "Func": "DecodeModRegsRegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19163, "Length": 37, "Cover_Rate": 0.4805194805194805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "CC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isZeroOrAllOnes", "(", "N1", ",", "AllOnes", ")", ")", "{", "Invert", "=", "false", ";", "OtherOp", "=", "N2", ";", "return", "true", ";", "}", "if", "(", "isZeroOrAllOnes", "(", "N2", ",", "AllOnes", ")", ")", "{", "Invert", "=", "true", ";", "OtherOp", "=", "N1", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19164, "Length": 91, "Cover_Rate": 0.36693548387096775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrshlq_u8", "(", "uint8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_neon_vrshluv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vrshlq_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19165, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>BranchTargets", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "AArch64BranchTargets", "Func": "AArch64BranchTargets", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19166, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtuw2ph256_mask", "(", "(", "__v16hi", ")", "__A", ",", "_mm256_setzero_ph", "(", ")", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16vlintrin", "Func": "_mm256_cvtepu16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19167, "Length": 20, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CondCodePos", "!=", "StringRef", "::", "npos", ")", "{", "SMLoc", "S", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "CondCodePos", "+", "<NUM_LIT>", ")", ";", "StringRef", "CondStr", "=", "Name", ".", "substr", "(", "CondCodePos", "+", "<NUM_LIT>", ",", "StringRef", "::", "npos", ")", ";", "<STR_LIT>", "Code", ";", "Code", "=", "A64StringToCondCode", "(", "CondStr", ")", ";", "if", "(", "Code", "==", "<STR_LIT>", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "SMLoc", "DotL", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "CondCodePos", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "<STR_LIT>", ",", "DotL", ")", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "CondCodePos", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateCondCode", "(", "Code", ",", "S", ",", "E", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser13", "Func": "ParseInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19168, "Length": 142, "Cover_Rate": 0.3287037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "CI", ".", "Width", ">=", "<NUM_LIT>", "&&", "CI", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "<NUM_LIT>", "&&", "Paired", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "if", "(", "Paired", "<", "CI", ")", "{", "Idx1", "=", "Idxs", "[", "<NUM_LIT>", "]", "[", "Paired", ".", "Width", "-", "<NUM_LIT>", "]", ";", "Idx0", "=", "Idxs", "[", "Paired", ".", "Width", "]", "[", "CI", ".", "Width", "-", "<NUM_LIT>", "]", ";", "}", "else", "{"], "ground_truth": ["Idx0", "=", "Idxs", "[", "<NUM_LIT>", "]", "[", "CI", ".", "Width", "-", "<NUM_LIT>", "]", ";"], "File": "SILoadStoreOptimizer23", "Func": "getSubRegIdxs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19169, "Length": 84, "Cover_Rate": 0.3010752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", ".", "EmitRawText", "(", "Twine", "(", "<STR_LIT>", "+", "ST", ".", "getTargetString", "(", ")", "+", "(", "ST", ".", "supportsDouble", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ")", ";", "if", "(", "ST", ".", "supports<ISA_LIT>23", "(", ")", ")", "{", "std", "::", "string", "addrSize", "=", "ST", ".", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "OutStreamer", ".", "EmitRawText", "(", "Twine", "(", "<STR_LIT>", "+", "addrSize", ")", ")", ";", "}", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "DebugInfoFinder", "DbgFinder", ";", "DbgFinder", ".", "processModule", "(", "M", ")", ";", "for", "(", "DebugInfoFinder", "::", "iterator", "I", "=", "DbgFinder", ".", "compile_unit_begin", "(", ")", ",", "E", "=", "DbgFinder", ".", "compile_unit_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "DICompileUnit", "DIUnit", "(", "*", "I", ")", ";", "StringRef", "FN", "=", "DIUnit", ".", "getFilename", "(", ")", ";", "StringRef", "Dir", "=", "DIUnit", ".", "getDirectory", "(", ")", ";"], "ground_truth": ["GetOrCreateSourceID", "(", "FN", ",", "Dir", ")", ";"], "File": "PTXAsmPrinter6", "Func": "EmitStartOfAsmFile", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19170, "Length": 142, "Cover_Rate": 0.6367713004484304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "opt_pass", "*", "clone", "(", ")", "final", "override", "{"], "ground_truth": ["return", "new", "pass_stv", "(", "m_ctxt", ")", ";"], "File": "i386-features1", "Func": "clone", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19171, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{"], "ground_truth": ["return", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ";"], "File": "RISCVISelLowering", "Func": "isLegalAddImmediate", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19172, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "Start", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "BBUtils", "->", "getOffsetOf", "(", "Start", ")", ">", "BBUtils", "->", "getOffsetOf", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "||", "!", "BBUtils", "->", "isBBInRange", "(", "Start", ",", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "return", "true", ";", "}", ";", "auto", "FindStartInsertionPoint", "=", "[", "]", "(", "MachineInstr", "*", "Start", ",", "MachineInstr", "*", "Dec", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertPt", ",", "MachineBasicBlock", "*", "&", "InsertBB", ",", "ReachingDefAnalysis", "&", "RDA", ",", "InstSet", "&", "ToRemove", ")", "{", "if", "(", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "Register", "CountReg", "=", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "IsMoveLR", "=", "[", "&", "CountReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CountReg", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", ";", "}", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getUniqueReachingMIDef", "(", "Start", ",", "MCRegister", "::", "from", "(", "<STR_LIT>", ")", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ".", "asMCReg", "(", ")", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";", "InsertBB", "=", "Start", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "MachineBasicBlock", "*", "MBB", "=", "Start", "->", "getParent", "(", ")", ";", "if", "(", "auto", "*", "LRDef", "=", "RDA", ".", "getLocalLiveOutMIDef", "(", "MBB", ",", "MCRegister", "::", "from", "(", "<STR_LIT>", ")", ")", ")", "{", "if", "(", "IsMoveLR", "(", "LRDef", ")", "&&", "RDA", ".", "hasSameReachingDef", "(", "Start", ",", "LRDef", ",", "CountReg", ")", ")", "{", "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Ignore", "=", "{", "Start", ",", "Dec", "}", ";", "if", "(", "!", "TryRemove", "(", "LRDef", ",", "RDA", ",", "ToRemove", ",", "Ignore", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "LRDef", ")", ";", "InsertBB", "=", "LRDef", "->", "getParent", "(", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "RDA", ".", "isSafeToDefRegAt", "(", "Start", ",", "MCRegister", "::", "from", "(", "<STR_LIT>", ")", ")", ")", "return", "false", ";", "InsertPt", "=", "MachineBasicBlock", "::", "iterator", "(", "Start", ")", ";"], "ground_truth": ["InsertBB", "=", "Start", "->", "getParent", "(", ")", ";"], "File": "ARMLowOverheadLoops2", "Func": "Validate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19173, "Length": 464, "Cover_Rate": 0.655367231638418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "frag", "=", "m_pSectionData", "->", "begin", "(", ")", ";", "frag", "!=", "fragEnd", ";", "++", "frag", ")", "{", "frag", "->", "setOffset", "(", "offset", ")", ";", "offset", "+=", "frag", "->", "size", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64PLT", "Func": "finalizeSectionSize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19174, "Length": 35, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__uhadd8", "(", "uint8x4_t", "__a", ",", "uint8x4_t", "__b", ")", "{", "return", "__builtin_arm_uhadd8", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___uhadd8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19175, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StoreOpcode", "=", "TII", "->", "getOpcodeForOffset", "(", "StoreOpcode", ",", "Disp", ")", ";", "if", "(", "!", "Invert", ")", "CCMask", "=", "CCMask", "^", "<STR_LIT>", ";", "MachineBasicBlock", "*", "StartMBB", "=", "MBB", ";", "MachineBasicBlock", "*", "JoinMBB", "=", "splitBlockAfter", "(", "MI", ",", "MBB", ")", ";", "MachineBasicBlock", "*", "FalseMBB", "=", "emitBlockAfter", "(", "StartMBB", ")", ";", "MBB", "=", "StartMBB", ";", "if", "(", "!", "convertPrevCompareToBranch", "(", "MBB", ",", "MI", ",", "CCMask", ",", "JoinMBB", ")", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "CCMask", ")", ".", "addMBB", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "FalseMBB", ")", ";", "MBB", "=", "FalseMBB", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "StoreOpcode", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addOperand", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ".", "addReg", "(", "IndexReg", ")", ";"], "ground_truth": ["MBB", "->", "addSuccessor", "(", "JoinMBB", ")", ";"], "File": "SystemZISelLowering30", "Func": "emitCondStore", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19176, "Length": 149, "Cover_Rate": 0.5498154981549815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Section", ";", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "return", "MergeableConst8Section", ";", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";"], "ground_truth": ["assert", "(", "(", "Kind", ".", "isReadOnly", "(", ")", "||", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "XCoreTargetObjectFile13", "Func": "getSectionForConstant", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19177, "Length": 52, "Cover_Rate": 0.6419753086419753, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "bool", "isPtrReg", "=", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", "||", "(", "MOI", ".", "RegClass", "==", "<STR_LIT>", ")", ";", "if", "(", "isPtrReg", ")", "{"], "ground_truth": ["O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ",", "<STR_LIT>", ")", ";"], "File": "AVRInstPrinter5", "Func": "printOperand", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19178, "Length": 54, "Cover_Rate": 0.3068181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "return", "<NUM_LIT>", ";", "}", "case", "CFStack", "::", "FIRST_NON_WQM_PUSH_W_FULL_ENTRY", ":", "assert", "(", "ST", "->", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "EVERGREEN", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "R600ControlFlowFinalizer (2)", "Func": "getSubEntrySize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19179, "Length": 28, "Cover_Rate": 0.3111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{"], "ground_truth": ["bool", "ret", "=", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "RISCVISelDAGToDAG (2)", "Func": "runOnMachineFunction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19180, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Imm", "&", "<NUM_LIT>", ")", "==", "Imm", ")", ";", "printSSEAVXCC", "(", "Imm", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter43", "Func": "printSSECC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19181, "Length": 19, "Cover_Rate": 0.37254901960784315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "carryFlagToValue", "(", "SDValue", "Flag", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ",", "bool", "Invert", ")", "{", "assert", "(", "Flag", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "Flag", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";"], "ground_truth": ["unsigned", "Cond", "=", "Invert", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AArch64ISelLowering87", "Func": "carryFlagToValue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19182, "Length": 72, "Cover_Rate": 0.6260869565217392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "<ISA_LIT>Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Inst", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{"], "ground_truth": ["DecodeStatus", "result", "=", "decodeInstruction", "(", "DecoderTableQPX32", ",", "MI", ",", "Inst", ",", "Address", ",", "this", ",", "STI", ")", ";"], "File": "PPCDisassembler28", "Func": "getInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19183, "Length": 126, "Cover_Rate": 0.7730061349693251, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<NUM_LIT>", ",", "ZeroReg", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "ZeroReg", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "ZeroReg", "=", "<STR_LIT>", ";", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "}", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ";", "if", "(", "DestReg", ")", "MIB", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", ")", ";", "if", "(", "ZeroReg", ")", "MIB", ".", "addReg", "(", "ZeroReg", ")", ";"], "ground_truth": ["if", "(", "SrcReg", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";"], "File": "MipsInstrInfo11", "Func": "copyPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19184, "Length": 422, "Cover_Rate": 0.7771639042357275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "Subtarget", "->", "hasV6T2Ops", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isCheapToSpeculateCtlz", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19185, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getScalarDataSize", "(", ")", "const", "{"], "ground_truth": ["return", "ScalarDataSize", ";"], "File": "TPCFrameLowering", "Func": "getScalarDataSize", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19186, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "(", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", "||", "<STR_LIT>", ".", "contains", "(", "DstReg", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64InstrInfo4", "Func": "isFPRCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19187, "Length": 91, "Cover_Rate": 0.6791044776119403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "ul", ":", "UseLocs", "[", "MBB", "]", ")", "{", "auto", "opLoc", "=", "f", "(", "ul", ".", "second", ")", ";", "if", "(", "opLoc", ".", "first", ")", "{", "result", "[", "ul", ".", "first", "]", "=", "unifyRegister", "(", "opLoc", ".", "second", ")", ";", "}", "}", "}"], "ground_truth": ["return", "result", ";"], "File": "RAInfo", "Func": "getAnyLoc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19188, "Length": 48, "Cover_Rate": 0.46601941747572817, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG (2)", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19189, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AlphaLLRP", "Func": "getPassName", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19190, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DefTy", "==", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ")", "{", "if", "(", "!", "AllowRiskySelect", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}", "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", "->", "getRegClassOrRegBank", "(", "DefReg", ")", ";", "const", "TargetRegisterClass", "*", "DefRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "if", "(", "!", "DefRC", ")", "{", "if", "(", "!", "DefTy", ".", "isValid", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["const", "RegisterBank", "&", "RB", "=", "*", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";"], "File": "AMDGPUInstructionSelector", "Func": "selectPHI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19191, "Length": 115, "Cover_Rate": 0.5348837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ArrayType", ">", "(", "Ty", ")", ")", "{", "char", "IDStr", "[", "<NUM_LIT>", "]", "=", "{", "'\\0'", "}", ";", "Type", "*", "ElmTy", "=", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ";", "unsigned", "NumElm", "=", "cast", "<", "ArrayType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ";", "std", "::", "string", "ElmTyStr", "=", "EmitTypeString", "(", "ElmTy", ")", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "NumElm", ")", ";", "FieldInit", "+=", "IDStr", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", ")", "FieldInit", "+=", "<STR_LIT>", ";", "else", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "FieldID", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "MFI", "->", "getTypeDescriptor", "(", "Ty", ",", "FieldInit", ")", ";", "if", "(", "isa", "<", "StructType", ">", "(", "ElmTy", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElm", ";", "i", "++", ")", "{", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "FieldID", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "MFI", "->", "getTypeDescriptor", "(", "Ty", ",", "FieldInit", ")", ";", "if", "(", "i", "<", "<NUM_LIT>", ")", "FieldInit", "+=", "<STR_LIT>", ";", "else", "FieldInit", "+=", "<STR_LIT>", ";", "IDStr", "[", "<NUM_LIT>", "]", "=", "'\\0'", ";", "sprintf", "(", "IDStr", ",", "<STR_LIT>", ",", "i", ")", ";", "FieldInit", "+=", "IDStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ElmTyStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "}", "}", "}", "else", "if", "(", "isa", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "char", "IDStr", "[", "<NUM_LIT>", "]", "=", "{", "'\\0'", "}", ";", "std", "::", "string", "TypeStr", "=", "EmitTypeString", "(", "Ty", ")", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "TypeStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "TypeStr", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "<STR_LIT>", ";", "FieldInit", "+=", "ClassName", ";"], "ground_truth": ["FieldInit", "+=", "<STR_LIT>", ";"], "File": "JVMAsmPrinter", "Func": "EmitFieldAllocation", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19192, "Length": 364, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "arm_max_const_double_inline_cost", "(", ")", "{", "return", "(", "(", "optimize_size", "||", "arm_ld_sched", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_max_const_double_inline_cost", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19193, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["MemOpMap", "LEAs", ";"], "File": "X86OptimizeLEAs", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19194, "Length": 42, "Cover_Rate": 0.3088235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";", "return", ";", "}", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "return", ";", "}", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "MO", ".", "getExpr", "(", ")", "->", "print", "(", "O", ")", ";"], "ground_truth": ["}"], "File": "SparcInstPrinter12", "Func": "printOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19195, "Length": 81, "Cover_Rate": 0.7788461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgt_f16", "(", "float16x4_t", "__a", ",", "float16x4_t", "__b", ")", "{", "return", "(", "uint16x4_t", ")", "__builtin_neon_vcgtv4hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcgt_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19196, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["}"], "File": "TVMDefineUndef", "Func": "getAnalysisUsage", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19197, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>Evaluator", "::", "getVirtRegFor", "(", "unsigned", "PReg", ")", "const", "{", "using", "iterator", "=", "MachineRegisterInfo", "::", "livein_iterator", ";", "for", "(", "iterator", "I", "=", "MRI", ".", "livein_begin", "(", ")", ",", "E", "=", "MRI", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "first", "==", "PReg", ")", "return", "I", "->", "second", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonBitTracker6", "Func": "getVirtRegFor", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19198, "Length": 62, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RegMask", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "RegMask", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser1", "Func": "addMatrixTileListOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19199, "Length": 22, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "create<ISA_LIT>ObjectTargetWriter", "(", ")", ";"], "ground_truth": ["}"], "File": "SPIRVAsmBackend", "Func": "createObjectTargetWriter", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19200, "Length": 6, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>StackModel", "::", "runOnBasicBlocks", "(", "MachineFunction", "&", "MF", ",", "const", "Stack", "&", "StartStack", ")", "{", "bool", "Changed", "=", "false", ";", "auto", "&", "FirstBB", "=", "MF", ".", "front", "(", ")", ";", "BBInfo", "[", "&", "FirstBB", "]", ".", "setFixedBegin", "(", "StartStack", ")", ";", "using", "RPOTType", "=", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", ";", "RPOTType", "RPOT", "(", "&", "MF", ")", ";", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "RPOTType", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "MBB", "=", "*", "I", ";", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", ";", "}", "llvm", "::", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "RPOTType", "::", "rpo_iterator", "I", "=", "RPOT", ".", "begin", "(", ")", ",", "E", "=", "RPOT", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "MBB", "=", "*", "I", ";", "auto", "&", "bbInfo", "=", "BBInfo", "[", "MBB", "]", ";"], "ground_truth": ["auto", "CurrentStack", "=", "bbInfo", ".", "fixedBegin", "(", ")", ";"], "File": "TVMStackModel", "Func": "runOnBasicBlocks", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19201, "Length": 176, "Cover_Rate": 0.6821705426356589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "any_of", "(", "Ins", ",", "[", "]", "(", "const", "<STR_LIT>", "&", "IA", ")", "{", "return", "IA", ".", "Flags", ".", "isByVal", "(", ")", ";", "}", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "Outs", ",", "[", "]", "(", "const", "<STR_LIT>", "&", "OA", ")", "{", "return", "OA", ".", "Flags", ".", "isByVal", "(", ")", ";", "}", ")", ")", "return", "false", ";", "if", "(", "!", "isFunctionGlobalAddress", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "return", "false", ";", "if", "(", "!", "callsShareTOCBase", "(", "Caller", ",", "Callee", ",", "getTargetMachine", "(", ")", ")", ")", "return", "false", ";", "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "TailCallOpt", ")", "return", "true", ";", "if", "(", "DisableSCO", ")", "return", "false", ";", "if", "(", "!", "hasSameArgumentList", "(", "Caller", ",", "CS", ")", "&&", "needStackSlotPassParameters", "(", "Subtarget", ",", "Outs", ")", ")", "{", "return", "false", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering106", "Func": "IsEligibleForTailCallOptimization_64SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19202, "Length": 143, "Cover_Rate": 0.5697211155378487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EltTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", "||", "EltTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "HasBW", ";", "return", "false", ";", "}", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", "&&", "isSupportedOnAVX512", "(", "VecTy", ",", "ST", "->", "hasBWI", "(", ")", ")", ")", "return", "getInterleavedMemoryOpCostAVX512", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";", "if", "(", "ST", "->", "hasAVX2", "(", ")", ")", "return", "getInterleavedMemoryOpCostAVX2", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "ground_truth": ["return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ")", ";"], "File": "X86TargetTransformInfo (2)", "Func": "getInterleavedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19203, "Length": 101, "Cover_Rate": 0.5287958115183246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";", "if", "(", "GVar", "&&", "GVar", "->", "hasAttribute", "(", "<STR_LIT>", ")", ")", "{", "uint32_t", "Imm", "=", "PatchImms", "[", "GVar", "->", "getName", "(", ")", ".", "str", "(", ")", "]", ";", "OutMI", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "OutMI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "BTFDebug15", "Func": "InstLower", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19204, "Length": 84, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "FloatBits", "!=", "<NUM_LIT>", "&&", "FloatBits", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MVT", "IntTy", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "if", "(", "IntBits", "!=", "<NUM_LIT>", "&&", "IntBits", "!=", "<NUM_LIT>", "&&", "IntBits", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IntBits", ">", "FloatBits", ")", "return", "SDValue", "(", ")", ";", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "Bits", "=", "IntBits", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "Bits", "+", "<NUM_LIT>", ")", ";", "if", "(", "C", "==", "-", "<NUM_LIT>", "||", "C", "==", "<NUM_LIT>", "||", "C", ">", "Bits", ")", "return", "SDValue", "(", ")", ";", "MVT", "ResTy", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "switch", "(", "NumLanes", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["ResTy", "=", "FloatBits", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AArch64ISelLowering102", "Func": "performFpToIntCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19205, "Length": 179, "Cover_Rate": 0.41627906976744183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "TII", "->", "isLD<ISA_LIT>nstr", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600Packetizer1", "Func": "isSoloInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19206, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify5", "Func": "isTfrConst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19207, "Length": 28, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SUnit", "*", "SU", "=", "&", "DAG", "->", "SUnits", "[", "SUNum", "]", ";", "unsigned", "color", "=", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", ";", "std", "::", "set", "<", "unsigned", ">", "SUColors", ";", "if", "(", "CurrentColoring", "[", "SU", "->", "NodeNum", "]", "<=", "(", "int", ")", "DAGSize", ")", "continue", ";", "if", "(", "ColorCount", "[", "color", "]", ">", "<NUM_LIT>", ")", "continue", ";", "for", "(", "SDep", "&", "SuccDep", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "Succ", "=", "SuccDep", ".", "getSUnit", "(", ")", ";", "if", "(", "SuccDep", ".", "isWeak", "(", ")", "||", "Succ", "->", "NodeNum", ">=", "DAGSize", ")", "continue", ";", "SUColors", ".", "insert", "(", "CurrentColoring", "[", "Succ", "->", "NodeNum", "]", ")", ";"], "ground_truth": ["}"], "File": "SIMachineScheduler (2)", "Func": "colorMergeIfPossibleSmallGroupsToNextGroup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19208, "Length": 107, "Cover_Rate": 0.4495798319327731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "if", "(", "Idx", "!=", "Invert", ")", "Cond", "=", "invert", "(", "Cond", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUStructurizeCFG", "Func": "buildCondition", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19209, "Length": 22, "Cover_Rate": 0.3548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "size", ">", "<NUM_LIT>", ")", "loongarch_emit_probe_stack_range", "(", "get_stack_check_protect", "(", ")", ",", "size", ")", ";", "}", "if", "(", "(", "frame", "->", "mask", "|", "frame", "->", "fmask", ")", "!=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "step1", "=", "MIN", "(", "size", ",", "loongarch_first_stack_step", "(", "frame", ")", ")", ";", "insn", "=", "gen_add3_insn", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "step1", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "size", "-=", "step1", ";", "loongarch_for_each_saved_reg", "(", "size", ",", "loongarch_save_reg", ")", ";", "}", "if", "(", "frame_pointer_needed", ")", "{", "insn", "=", "gen_add3_insn", "(", "hard_frame_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "frame", "->", "hard_frame_pointer_offset", "-", "size", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "emit_insn", "(", "insn", ")", ")", "=", "<NUM_LIT>", ";", "loongarch_emit_stack_tie", "(", ")", ";", "}"], "ground_truth": ["if", "(", "size", ">", "<NUM_LIT>", ")", "{"], "File": "loongarch", "Func": "loongarch_expand_prologue", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19210, "Length": 127, "Cover_Rate": 0.40445859872611467, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUAsmParser", "(", "MCSubtargetInfo", "&", "_STI", ",", "MCAsmParser", "&", "_Parser", ",", "const", "MCInstrInfo", "&", "_MII", ",", "const", "MCTargetOptions", "&", "Options", ")", ":", "MCTargetAsmParser", "(", ")", ",", "STI", "(", "_STI", ")", ",", "Parser", "(", "_Parser", ")", "{"], "ground_truth": ["setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";"], "File": "AMDGPUAsmParser75", "Func": "AMDGPUAsmParser", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19211, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "i", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "||", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "{"], "ground_truth": ["operands", "[", "<NUM_LIT>", "*", "i", "]", "=", "dest", "[", "i", "]", ";"], "File": "arm", "Func": "neon_disambiguate_copy", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19212, "Length": 63, "Cover_Rate": 0.4144736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "return", ";", "}", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["printExpr", "(", "Op", ".", "getExpr", "(", ")", ",", "O", ")", ";"], "File": "rvexInstPrinter", "Func": "printOperand", "Target": "rvex", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19213, "Length": 43, "Cover_Rate": 0.4479166666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "MINA32InstPrinter", "Func": "MINA32InstPrinter", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19214, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeStoreI64", "(", "MCInst", "&", "Inst", ",", "uint64_t", "insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "false", ",", "DecodeI64RegisterClass", ")", ";"], "File": "VEDisassembler1", "Func": "DecodeStoreI64", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19215, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";"], "ground_truth": ["x", ".", "i", "[", "<NUM_LIT>", "]", "=", "i", ";"], "File": "si2vmx", "Func": "si_from_int", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19216, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "tryConvertSVEWideCompare", "(", "SDNode", "*", "N", ",", "<STR_LIT>", "CC", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Comparator", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Comparator", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Comparator", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "unsigned", "IID", "=", "getIntrinsicID", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "CmpVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "SDValue", "Pred", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Imm", ";", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", "IID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "auto", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Comparator", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int64_t", "ImmVal", "=", "CN", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "ImmVal", ">=", "-", "<NUM_LIT>", "&&", "ImmVal", "<=", "<NUM_LIT>", ")", "Imm", "=", "DAG", ".", "getConstant", "(", "ImmVal", ",", "DL", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering7", "Func": "tryConvertSVEWideCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19217, "Length": 201, "Cover_Rate": 0.5289473684210526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "mergeSPUpdatesUp", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "&", "NumBytes", ")", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "if", "(", "CSSize", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "IsLP64", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "-", "CSSize", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "NumBytes", ",", "Is64Bit", ",", "IsLP64", ",", "UseLEA", ",", "TII", ",", "*", "RegInfo", ")", ";", "}", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "DestAddr", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestAddr", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "StackPtr", ")", ".", "addReg", "(", "DestAddr", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "bool", "isMem", "=", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ";", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "isMem", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "int", "MaxTCDelta", "=", "<ISA_LIT>FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "assert", "(", "MaxTCDelta", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Offset", "=", "StackAdj", "-", "MaxTCDelta", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "{", "Offset", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "true", ")", ";"], "ground_truth": ["emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "Offset", ",", "Is64Bit", ",", "IsLP64", ",", "UseLEA", ",", "TII", ",", "*", "RegInfo", ")", ";"], "File": "X86FrameLowering115", "Func": "emitEpilogue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19218, "Length": 452, "Cover_Rate": 0.3251798561151079, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>PromoteKernelArgumentsPass", "(", ")", "{", "return", "new", "<ISA_LIT>PromoteKernelArguments", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUPromoteKernelArguments", "Func": "createAMDGPUPromoteKernelArgumentsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19219, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data32bitsDirective", "=", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "ConstantPoolSection", "=", "<STR_LIT>", ";", "JumpTableDataSection", "=", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "WeakDefDirective", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "SetDirective", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "AbsoluteDebugSectionOffsets", "=", "true", ";", "DwarfAbbrevSection", "=", "<STR_LIT>", ";", "DwarfInfoSection", "=", "<STR_LIT>", ";", "DwarfLineSection", "=", "<STR_LIT>", ";", "DwarfFrameSection", "=", "<STR_LIT>", ";"], "ground_truth": ["DwarfPubNamesSection", "=", "<STR_LIT>", ";"], "File": "XCoreTargetAsmInfo1", "Func": "XCoreTargetAsmInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19220, "Length": 72, "Cover_Rate": 0.3317972350230415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFSINCOS", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Arg", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ArgVT", "=", "Arg", ".", "getValueType", "(", ")", ";", "Type", "*", "ArgTy", "=", "ArgVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Arg", ";", "Entry", ".", "Ty", "=", "ArgTy", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Entry", ".", "IsZExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "const", "char", "*", "LibcallName", "=", "(", "ArgVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibcallName", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "StructType", "*", "RetTy", "=", "StructType", "::", "get", "(", "ArgTy", ",", "ArgTy", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setLibCallee", "(", "CallingConv", "::", "Fast", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "AArch64ISelLowering105", "Func": "LowerFSINCOS", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19221, "Length": 196, "Cover_Rate": 0.9607843137254902, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CostLeaf", "*", "getLoopHead", "(", ")", "{", "return", "this", "->", "LoopHead", ";"], "ground_truth": ["}"], "File": "TPCCostModelEmitter", "Func": "getLoopHead", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19222, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint64_t", "QW", "=", "eatBytes", "<", "uint64_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableDPP64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableSDWA64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "}", "Bytes", "=", "Bytes_", ".", "slice", "(", "<NUM_LIT>", ",", "MaxInstBytesNum", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint32_t", "DW", "=", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable<ISA_LIT>32", ",", "MI", ",", "DW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "break", ";", "const", "uint64_t", "QW", "=", "(", "(", "uint64_t", ")", "eatBytes", "<", "uint32_t", ">", "(", "Bytes", ")", "<<", "<NUM_LIT>", ")", "|", "DW", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTableVI64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "if", "(", "Res", ")", "break", ";", "Res", "=", "tryDecodeInst", "(", "DecoderTable<ISA_LIT>64", ",", "MI", ",", "QW", ",", "Address", ")", ";", "}", "while", "(", "false", ")", ";", "if", "(", "Res", "&&", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["int", "Src2ModIdx", "=", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "src2_modifiers", ")", ";"], "File": "AMDGPUDisassembler37", "Func": "getInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19223, "Length": 242, "Cover_Rate": 0.5845410628019324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCInstrInfo", "::", "isCanon", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{"], "ground_truth": ["return", "(", "!", "<ISA_LIT>MCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "isPseudo", "(", ")", "&&", "!", "<ISA_LIT>MCInstrInfo", "::", "isPrefix", "(", "MCII", ",", "MCI", ")", "&&", "<ISA_LIT>MCInstrInfo", "::", "getType", "(", "MCII", ",", "MCI", ")", "!=", "<STR_LIT>", ")", ";"], "File": "HexagonMCInstrInfo", "Func": "isCanon", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19224, "Length": 54, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegisterClass", "*", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "unsigned", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addFrameIndex", "(", "SI", "->", "second", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "ResultReg", ";"], "ground_truth": ["}"], "File": "ARMFastISel56", "Func": "TargetMaterializeAlloca", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19225, "Length": 70, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "::", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "AFI", "(", "nullptr", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmPrinter18", "Func": "ARMAsmPrinter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19226, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "if", "(", "FP", ")", "{", "unsigned", "FramePtr", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "FrameSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FrameSize", "/=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "FrameSize", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "FrameSize", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "FPSpillOffset", "+=", "FrameSize", "*", "<NUM_LIT>", ";", "loadFromStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "FPSpillOffset", ",", "dl", ",", "TII", ")", ";", "}"], "ground_truth": ["bool", "restoreLR", "=", "XFI", "->", "getUsesLR", "(", ")", ";"], "File": "XCoreFrameLowering58", "Func": "emitEpilogue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19227, "Length": 145, "Cover_Rate": 0.3318077803203661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "break", ";", "if", "(", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "break", ";", "if", "(", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", "==", "BaseReg", "&&", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", "==", "BaseReg", "&&", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", "<=", "<NUM_LIT>", "&&", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", ">=", "-", "<NUM_LIT>", ")", "{", "if", "(", "!", "Offset", "||", "Offset", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "true", ";", "}", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer47", "Func": "isMatchingUpdateInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19228, "Length": 114, "Cover_Rate": 0.7307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "ReplaceATOMIC_OP_64", "(", "N", ",", "Results", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "ARMISelLowering141", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19229, "Length": 184, "Cover_Rate": 0.5459940652818991, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitFMAXC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19230, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "is64bit", ")", ",", "DL", "(", "Subtarget", ".", "getDataLayout", "(", ")", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "STTI", "(", "&", "TLInfo", ")", ",", "VTTI", "(", "&", "TLInfo", ")", "{"], "ground_truth": ["}"], "File": "SparcTargetMachine29", "Func": "SparcTargetMachine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19231, "Length": 116, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask8", ")", "__builtin_ia32_cvtq2mask256", "(", "(", "__v4di", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512vldqintrin", "Func": "_mm256_movepi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19232, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "HII", "->", "isDotNewInst", "(", "MI", ")", "&&", "!", "HII", "->", "mayBeNewStore", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "!", "isNewifiable", "(", "MI", ",", "RC", ")", ")", "return", "false", ";", "const", "MachineInstr", "&", "PI", "=", "*", "PacketSU", "->", "getInstr", "(", ")", ";", "if", "(", "PI", ".", "isInlineAsm", "(", ")", ")", "return", "false", ";", "if", "(", "PI", ".", "isImplicitDef", "(", ")", ")", "return", "false", ";", "if", "(", "isImplicitDependency", "(", "PI", ",", "DepReg", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "PI", ".", "getDesc", "(", ")", ";", "const", "TargetRegisterClass", "*", "VecRC", "=", "HII", "->", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "HRI", ",", "MF", ")", ";", "if", "(", "DisableVecDblNVStores", "&&", "VecRC", "==", "&", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "if", "(", "HII", "->", "isCondInst", "(", "MI", ")", "||", "MI", ".", "isReturn", "(", ")", ")", "return", "HII", "->", "predCanBeUsedAsDotNew", "(", "PI", ",", "DepReg", ")", ";", "if", "(", "RC", "!=", "&", "<STR_LIT>", "&&", "!", "HII", "->", "mayBeNewStore", "(", "MI", ")", ")", "return", "false", ";", "int", "NewOpcode", "=", "HII", "->", "getDotNewOp", "(", "MI", ")", ";", "const", "MCInstrDesc", "&", "D", "=", "HII", "->", "get", "(", "NewOpcode", ")", ";", "MachineInstr", "*", "NewMI", "=", "MF", ".", "CreateMachineInstr", "(", "D", ",", "DebugLoc", "(", ")", ")", ";"], "ground_truth": ["bool", "ResourcesAvailable", "=", "ResourceTracker", "->", "canReserveResources", "(", "*", "NewMI", ")", ";"], "File": "HexagonVLIWPacketizer23", "Func": "canPromoteToDotNew", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19233, "Length": 218, "Cover_Rate": 0.7517241379310344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "Thumb2ITBlockPass", "Func": "getPassName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19234, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>DAGToDAGISel", "::", "SelectConcatVector", "(", "SDNode", "*", "N", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "!", "VT", ".", "is128BitVector", "(", ")", "||", "N", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG101", "Func": "SelectConcatVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19235, "Length": 43, "Cover_Rate": 0.671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Hi", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";", "SDValue", "Lo", "=", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Hi", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Lo", ")", ")", ";"], "File": "Cpu0ISelLowering", "Func": "getAddrNonPIC", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19236, "Length": 72, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalValue", "*", "GV", "=", "GSD", "->", "getGlobal", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "GSD", "->", "getAddressSpace", "(", ")", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "PtrLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "PtrHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "SIISelLowering111", "Func": "LowerGlobalAddress", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19237, "Length": 105, "Cover_Rate": 0.36713286713286714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_rolv_epi64", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_prolvq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_rolv_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19238, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "unsigned", "ShiftAmt", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "LHSBits", "(", "Bits", ".", "size", "(", ")", ")", ";", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSBits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size", "(", ")", "-", "ShiftAmt", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "+", "ShiftAmt", "]", ";", "for", "(", "unsigned", "i", "=", "Bits", ".", "size", "(", ")", "-", "ShiftAmt", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "Bits", "[", "i", "]", "=", "ValueBit", "(", "ValueBit", "::", "ConstZero", ")", ";", "return", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Mask", "=", "V", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "LHSBits", "(", "Bits", ".", "size", "(", ")", ")", ";", "bool", "LHSTrivial", "=", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSBits", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "(", "(", "Mask", ">>", "i", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "]", ";", "else", "Bits", "[", "i", "]", "=", "ValueBit", "(", "ValueBit", "::", "ConstZero", ")", ";", "return", "LHSTrivial", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "{", "SmallVector", "<", "ValueBit", ",", "<NUM_LIT>", ">", "LHSBits", "(", "Bits", ".", "size", "(", ")", ")", ",", "RHSBits", "(", "Bits", ".", "size", "(", ")", ")", ";", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "LHSBits", ")", ";", "getValueBits", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHSBits", ")", ";", "bool", "AllDisjoint", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Bits", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "LHSBits", "[", "i", "]", ".", "isZero", "(", ")", ")", "Bits", "[", "i", "]", "=", "RHSBits", "[", "i", "]", ";", "else", "if", "(", "RHSBits", "[", "i", "]", ".", "isZero", "(", ")", ")", "Bits", "[", "i", "]", "=", "LHSBits", "[", "i", "]", ";", "else", "{", "AllDisjoint", "=", "false", ";", "break", ";", "}", "if", "(", "!", "AllDisjoint", ")", "break", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG (2)1", "Func": "getValueBits", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19239, "Length": 391, "Cover_Rate": 0.5683139534883721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StringSwitch", "<", "unsigned", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "MatchNeonVectorRegName", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19240, "Length": 243, "Cover_Rate": 0.7714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{"], "ground_truth": ["return", "TargetInstrInfo", "::", "verifyInstruction", "(", "MI", ",", "ErrInfo", ")", ";"], "File": "UPTInstrInfo", "Func": "verifyInstruction", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19241, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", ",", "unsigned", ",", "Align", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{"], "ground_truth": ["if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "File": "WebAssemblyISelLowering15", "Func": "allowsMisalignedMemoryAccesses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19242, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "In2L", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "In2H", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "In1", ",", "In2L", ",", "In2H", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "NewOp", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "cast", "<", "MemSDNode", ">", "(", "Node", ")", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "OpsF", "[", "]", "=", "{", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "OpsF", ",", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering170", "Func": "ReplaceATOMIC_BINARY_64", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19243, "Length": 171, "Cover_Rate": 0.6428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "size", "%", "UNITS_PER_WORD", "!=", "<NUM_LIT>", ")", "{", "size", "+=", "UNITS_PER_WORD", "-", "size", "%", "UNITS_PER_WORD", ";", "mode", "=", "int_mode_for_size", "(", "size", "*", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";", "}", "}"], "ground_truth": ["return", "arm_libcall_value_1", "(", "mode", ")", ";"], "File": "arm", "Func": "arm_function_value", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19244, "Length": 40, "Cover_Rate": 0.31496062992125984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setHasSEHFramePtrSave", "(", "bool", "V", ")", "{", "HasSEHFramePtrSave", "=", "V", ";"], "ground_truth": ["}"], "File": "X86MachineFunctionInfo (2)", "Func": "setHasSEHFramePtrSave", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19245, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "P2", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "S64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "<NUM_LIT>", ",", "P1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "<NUM_LIT>", ",", "P2", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "S32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "<NUM_LIT>", ",", "P1", "}", ",", "Legal", ")", ";"], "ground_truth": ["setAction", "(", "{", "G_GEP", ",", "S64", "}", ",", "Legal", ")", ";"], "File": "AMDGPULegalizerInfo34", "Func": "AMDGPULegalizerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19246, "Length": 153, "Cover_Rate": 0.6681222707423581, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcSize", "=", "getRegSizeInBits", "(", "*", "SrcRC", ")", ";", "unsigned", "DstSize", "=", "getRegSizeInBits", "(", "*", "DstRC", ")", ";"], "ground_truth": ["unsigned", "NewSize", "=", "getRegSizeInBits", "(", "*", "NewRC", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "shouldCoalesce", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19247, "Length": 27, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PreLegalizerCombinerHelperState", "(", "CombinerHelper", "&", "Helper", ")", ":", "Helper", "(", "Helper", ")", "{"], "ground_truth": ["}"], "File": "AArch64PreLegalizerCombiner10", "Func": "AArch64PreLegalizerCombinerHelperState", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19248, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int64_t", "i", "=", "WordCount", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "{", "uint16_t", "Word", "=", "Words", "[", "i", "]", ";", "OS", "<<", "(", "uint8_t", ")", "(", "(", "Word", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "OS", "<<", "(", "uint8_t", ")", "(", "(", "Word", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SNESMCCodeEmitter", "Func": "emitInstruction", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19249, "Length": 56, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addITMaskOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addITMaskOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19250, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SystemZInstrInfo", "Func": "getBranchInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19251, "Length": 126, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "J", "=", "I", ";", "if", "(", "!", "MBDisableDelaySlotFiller", ")", "D", "=", "findDelayInstr", "(", "MBB", ",", "I", ")", ";", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "if", "(", "D", "==", "MBB", ".", "end", "(", ")", ")", "BuildMI", "(", "MBB", ",", "++", "J", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "MBB", ".", "splice", "(", "++", "J", ",", "&", "MBB", ",", "D", ")", ";", "}"], "ground_truth": ["return", "Changed", ";"], "File": "MBlazeDelaySlotFiller6", "Func": "runOnMachineBasicBlock", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19252, "Length": 77, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isCheri256", "(", ")", "const", "{", "return", "IsCheri256", ";"], "ground_truth": ["}"], "File": "MipsSubtarget43", "Func": "isCheri256", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19253, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegBankCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ",", "const", "<ISA_LIT>LegalizerInfo", "*", "LI", ",", "GISelKnownBits", "*", "KB", ",", "MachineDominatorTree", "*", "MDT", ")", ":", "CombinerInfo", "(", "false", ",", "true", ",", "LI", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", ",", "KB", "(", "KB", ")", ",", "MDT", "(", "MDT", ")", "{", "if", "(", "!", "Generated", ".", "parseCommandLineOption", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPURegBankCombiner1", "Func": "AMDGPURegBankCombinerInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19254, "Length": 65, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfcmulcph512_round", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_fcmul_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19255, "Length": 20, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "unsigned", ">", "(", "(", "MCInstD", ".", "TSFlags", ">>", "LanesStart", ")", "&", "<ISA_LIT>II", "::", "LanesMask", ")", ";"], "ground_truth": ["}"], "File": "TPCMCInstrInfo", "Func": "getLanesCount", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19256, "Length": 20, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getCheriHWRegsReg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser47", "Func": "addCheriHWRegsAsmRegOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19257, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "MEM", ")", "{", "mem", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "unsignedp", "=", "TRUE", ";", "}", "else", "mem", "=", "NULL_RTX", ";", "if", "(", "mem", "&&", "ep_memory_operand", "(", "mem", ",", "GET_MODE", "(", "mem", ")", ",", "unsignedp", ")", ")", "use_ep", "=", "TRUE", ";", "else", "if", "(", "!", "use_ep", "&&", "mem", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "mem", ")", ")", "<=", "UNITS_PER_WORD", ")", "{", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "int", "regno", "=", "-", "<NUM_LIT>", ";", "int", "short_p", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "REG", ")", "{", "short_p", "=", "TRUE", ";", "regno", "=", "REGNO", "(", "addr", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "<", "ep_memory_offset", "(", "GET_MODE", "(", "mem", ")", ",", "unsignedp", ")", ")", "&&", "(", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ">=", "<NUM_LIT>", ")", ")", "{", "short_p", "=", "TRUE", ";", "regno", "=", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "short_p", "=", "FALSE", ";", "if", "(", "short_p", ")", "{", "regs", "[", "regno", "]", ".", "uses", "++", ";", "regs", "[", "regno", "]", ".", "last_insn", "=", "insn", ";", "if", "(", "!", "regs", "[", "regno", "]", ".", "first_insn", ")", "regs", "[", "regno", "]", ".", "first_insn", "=", "insn", ";", "}", "}", "if", "(", "GET_CODE", "(", "dest", ")", "==", "REG", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "int", "regno", ";", "int", "endregno", ";", "regno", "=", "REGNO", "(", "dest", ")", ";", "endregno", "=", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", ";", "if", "(", "!", "use_ep", ")", "{", "int", "max_uses", "=", "-", "<NUM_LIT>", ";", "int", "max_regno", "=", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "if", "(", "max_uses", "<", "regs", "[", "i", "]", ".", "uses", ")", "{", "max_uses", "=", "regs", "[", "i", "]", ".", "uses", ";", "max_regno", "=", "i", ";"], "ground_truth": ["}"], "File": "v8503", "Func": "v850_reorg", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19258, "Length": 363, "Cover_Rate": 0.37733887733887733, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "Z80AsmBackend1", "Func": "mayNeedRelaxation", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19259, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvttpd_epu32", "(", "__m256i", "__W", ",", "__mmask8", "__U", ",", "__m512d", "__A", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_cvttpd2udq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8si", ")", "__W", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvttpd_epu32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19260, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "CCReg", ")", ";", "SDValue", "IPM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "CCReg", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "IPM", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "getCCResult", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19261, "Length": 48, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", "&&", "TM", "->", "Options", ".", "EnableFastISel", ")", "addPass", "(", "create<ISA_LIT>GlobalBaseRegPass", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMTargetMachine15", "Func": "addInstSelector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19262, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemri", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_Memri", ";"], "File": "MCS51AsmParser", "Func": "isMemri", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19263, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "Kind", "!=", "ScalarCondVectorVal", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering101", "Func": "isSelectSupported", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19264, "Length": 8, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_arm_wmulwsmr", "(", "(", "__v2si", ")", "a", ",", "(", "__v2si", ")", "b", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_mulhir_pi32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19265, "Length": 18, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ret", "=", "rs6000_legitimize_address", "(", "x", ",", "oldx", ",", "mode", ")", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "if", "(", "ret", "!=", "x", ")", "{"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "x", ")", ")", ",", "GET_RTX_NAME", "(", "GET_CODE", "(", "ret", ")", ")", ")", ";"], "File": "powerpcspe", "Func": "rs6000_debug_legitimize_address", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19266, "Length": 57, "Cover_Rate": 0.31666666666666665, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCObjectWriter", "*", "llvm", "::", "create<ISA_LIT>ELFObjectWriter", "(", "raw_ostream", "&", "OS", ",", "bool", "Is64Bit", ",", "bool", "IsLittleEndian", ",", "uint8_t", "OSABI", ")", "{"], "ground_truth": ["MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "Is64Bit", ",", "OSABI", ")", ";"], "File": "PPCELFObjectWriter16", "Func": "createPPCELFObjectWriter", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19267, "Length": 32, "Cover_Rate": 0.7441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "<ISA_LIT>RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "<STR_LIT>", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";"], "ground_truth": ["unsigned", "TotalNumVGPRs", "=", "<STR_LIT>", ".", "getNumRegs", "(", ")", ";"], "File": "SIRegisterInfo110", "Func": "getReservedRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19268, "Length": 293, "Cover_Rate": 0.5241502683363148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "RemapSwizzle", ".", "empty", "(", ")", ")", ";", "SDValue", "NewBldVec", "[", "<NUM_LIT>", "]", "=", "{", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VectorEntry", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RemapSwizzle", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "NewBldVec", "[", "i", "]", ")", ")", "{", "if", "(", "C", "->", "isZero", "(", ")", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "<NUM_LIT>", ";", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "C", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ")", "{"], "ground_truth": ["RemapSwizzle", "[", "i", "]", "=", "<NUM_LIT>", ";"], "File": "R600ISelLowering (2)", "Func": "CompactSwizzlableVector", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19269, "Length": 145, "Cover_Rate": 0.48494983277591974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "getGlobalAddressWrapper", "(", "SDValue", "GA", ",", "const", "GlobalValue", "*", "GV", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "GA", ")", ";", "const", "GlobalValue", "*", "UnderlyingGV", "=", "GV", ";", "if", "(", "const", "GlobalAlias", "*", "GA", "=", "dyn_cast", "<", "GlobalAlias", ">", "(", "GV", ")", ")", "UnderlyingGV", "=", "GA", "->", "getAliasee", "(", ")", ";"], "ground_truth": ["if", "(", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "UnderlyingGV", ")", ")", "{"], "File": "XCoreISelLowering33", "Func": "getGlobalAddressWrapper", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19270, "Length": 71, "Cover_Rate": 0.4303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "IsN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo (2)1", "Func": "getFrameRegister", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19271, "Length": 46, "Cover_Rate": 0.38333333333333336, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "B", ".", "instr_begin", "(", ")", ",", "E", "=", "B", ".", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "NextI", ")", "{", "NextI", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "BundleIt", "=", "I", ";", "if", "(", "!", "MI", "->", "isInsideBundle", "(", ")", ")", "continue", ";", "bool", "InsertBeforeBundle", ";", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "InsertBeforeBundle", "=", "!", "hasWriteToReadDep", "(", "MI", ",", "BundleIt", ",", "HRI", ")", ";", "else", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "InsertBeforeBundle", "=", "true", ";", "else", "continue", ";", "BundleIt", "=", "moveInstrOut", "(", "MI", ",", "BundleIt", ",", "InsertBeforeBundle", ")", ";", "}"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer34", "Func": "unpacketizeSoloInstrs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19272, "Length": 120, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "name", "+=", "utostr", "(", "RegRets", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["RegNames", "[", "Reg", "]", "=", "name", ";"], "File": "PTXMachineFunctionInfo4", "Func": "addRetReg", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19273, "Length": 20, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FeatureBitset", "Features", "=", "coalesceFeatures", "(", "M", ")", ";", "std", "::", "string", "FeatureStr", "=", "getFeatureString", "(", "Features", ")", ";", "for", "(", "auto", "&", "F", ":", "M", ")", "replaceFeatures", "(", "F", ",", "FeatureStr", ")", ";", "bool", "Stripped", "=", "false", ";", "if", "(", "!", "Features", "[", "<STR_LIT>", "]", ")", "{", "Stripped", "|=", "stripAtomics", "(", "M", ")", ";"], "ground_truth": ["Stripped", "|=", "stripThreadLocals", "(", "M", ")", ";"], "File": "WebAssemblyTargetMachine27", "Func": "runOnModule", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19274, "Length": 61, "Cover_Rate": 0.7093023255813954, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getRelaxedOpcodeArith", "(", "Inst", ")", "==", "Inst", ".", "getOpcode", "(", ")", ")", "return", "false", ";"], "ground_truth": ["unsigned", "RelaxableOp", "=", "Inst", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";"], "File": "M68kAsmBackend", "Func": "mayNeedRelaxation", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19275, "Length": 27, "Cover_Rate": 0.3375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_TPOFF", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_GOTTPOFF", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_SBREL", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT_PREL", ";", "case", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_SECREL", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter (2)1", "Func": "getModifierVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19276, "Length": 41, "Cover_Rate": 0.43617021276595747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "CModel", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "TmpReg2", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "TmpReg2", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "TmpReg", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "TmpReg2", ")", ";"], "ground_truth": ["}", "else", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addReg", "(", "TmpReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "PPCFastISel13", "Func": "PPCMaterializeFP", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19277, "Length": 161, "Cover_Rate": 0.35152838427947597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", "||", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "ArgGPR", "=", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsNumGPR", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "ArgFPR", "=", "DAG", ".", "getConstant", "(", "FuncInfo", "->", "getVarArgsNumFPR", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "StackOffsetFI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsStackOffset", "(", ")", ",", "PtrVT", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";", "uint64_t", "FrameOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "ConstFrameOffset", "=", "DAG", ".", "getConstant", "(", "FrameOffset", ",", "dl", ",", "PtrVT", ")", ";", "uint64_t", "StackOffset", "=", "PtrVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "SDValue", "ConstStackOffset", "=", "DAG", ".", "getConstant", "(", "StackOffset", ",", "dl", ",", "PtrVT", ")", ";", "uint64_t", "FPROffset", "=", "<NUM_LIT>", ";", "SDValue", "ConstFPROffset", "=", "DAG", ".", "getConstant", "(", "FPROffset", ",", "dl", ",", "PtrVT", ")", ";", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDValue", "firstStore", "=", "DAG", ".", "getTruncStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "ArgGPR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "uint64_t", "nextOffset", "=", "FPROffset", ";", "SDValue", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "ConstFPROffset", ")", ";", "SDValue", "secondStore", "=", "DAG", ".", "getTruncStore", "(", "firstStore", ",", "dl", ",", "ArgFPR", ",", "nextPtr", ",", "MachinePointerInfo", "(", "SV", ",", "nextOffset", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "nextOffset", "+=", "StackOffset", ";", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "nextPtr", ",", "ConstStackOffset", ")", ";", "SDValue", "thirdStore", "=", "DAG", ".", "getStore", "(", "secondStore", ",", "dl", ",", "StackOffsetFI", ",", "nextPtr", ",", "MachinePointerInfo", "(", "SV", ",", "nextOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "nextOffset", "+=", "FrameOffset", ";", "nextPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "nextPtr", ",", "ConstFrameOffset", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "thirdStore", ",", "dl", ",", "FR", ",", "nextPtr", ",", "MachinePointerInfo", "(", "SV", ",", "nextOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelLowering (2)2", "Func": "LowerVASTART", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19278, "Length": 511, "Cover_Rate": 0.9376146788990826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addIRPasses", "(", ")", "{", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "get<ISA_LIT>TargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>AlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerLegacyPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{"], "ground_truth": ["addPass", "(", "create<ISA_LIT>CodeGenPreparePass", "(", ")", ")", ";"], "File": "AMDGPUTargetMachine99", "Func": "addIRPasses", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19279, "Length": 93, "Cover_Rate": 0.372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "bool", "SrcIsUndef", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isUndef", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "RegSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "ground_truth": ["if", "(", "NumRegs", ">", "<NUM_LIT>", "&&", "TableEntry", "->", "copyAllListRegs", ")", "MIB", ".", "addReg", "(", "D1", ",", "getUndefRegState", "(", "SrcIsUndef", ")", ")", ";"], "File": "ARMExpandPseudoInsts39", "Func": "ExpandVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19280, "Length": 180, "Cover_Rate": 0.35856573705179284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "to_add", "=", "tmp", ";", "}", "if", "(", "TARGET_32BIT", ")", "pat", "=", "gen_sp_adjust_32bit", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "to_add", ")", ";", "else", "pat", "=", "gen_sp_adjust", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "to_add", ")", ";", "insn", "=", "emit_insn", "(", "pat", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "reg_notes", ";", "if", "(", "frame_related", ")", "{", "rtx", "real", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "imm_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "real", ")", ";"], "File": "tilegx2", "Func": "emit_sp_adjust", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19281, "Length": 86, "Cover_Rate": 0.524390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "L", "->", "getMemoryVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", "<=", "C", ".", "Op0", ".", "getValueSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", ")", "{", "unsigned", "Type", "=", "L", "->", "getExtensionType", "(", ")", ";", "if", "(", "(", "Type", "==", "<STR_LIT>", "&&", "C", ".", "ICmpType", "!=", "<STR_LIT>", ")", "||", "(", "Type", "==", "<STR_LIT>", "&&", "C", ".", "ICmpType", "!=", "<STR_LIT>", ")", ")", "{", "C", ".", "Op0", "=", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "C", ".", "Op1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "C", ".", "Op0", ".", "getValueType", "(", ")", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "SystemZISelLowering (2)2", "Func": "adjustICmpTruncate", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19282, "Length": 121, "Cover_Rate": 0.5817307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "encodeImmN", "(", "MI", ",", "Op", ",", "Fixups", ",", "STI", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AAPMCCodeEmitter", "Func": "encodeImm12", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19283, "Length": 18, "Cover_Rate": 0.3829787234042553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "LPCC", "::", "ICC_GT", ";", "case", "<STR_LIT>", ":", "return", "LPCC", "::", "ICC_UGT", ";", "case", "<STR_LIT>", ":", "if", "(", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "if", "(", "RHSC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "LPCC", "::", "ICC_MI", ";", "return", "LPCC", "::", "ICC_LT", ";", "case", "<STR_LIT>", ":", "return", "LPCC", "::", "ICC_ULT", ";", "case", "<STR_LIT>", ":", "if", "(", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "if", "(", "RHSC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "RHS", ".", "getValueType", "(", ")", ")", ";", "return", "LPCC", "::", "ICC_MI", ";", "}", "return", "LPCC", "::", "ICC_LE", ";", "case", "<STR_LIT>", ":", "return", "LPCC", "::", "ICC_ULE", ";", "case", "<STR_LIT>", ":", "if", "(", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "if", "(", "RHSC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "return", "LPCC", "::", "ICC_PL", ";", "return", "LPCC", "::", "ICC_GE", ";", "case", "<STR_LIT>", ":", "return", "LPCC", "::", "ICC_UGE", ";", "case", "<STR_LIT>", ":", "return", "LPCC", "::", "ICC_NE", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "LanaiISelLowering21", "Func": "IntCondCCodeToICC", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19284, "Length": 188, "Cover_Rate": 0.5150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "lowerShuffleWithSSE4A", "(", "const", "SDLoc", "&", "DL", ",", "MVT", "VT", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "ArrayRef", "<", "int", ">", "Mask", ",", "const", "APInt", "&", "Zeroable", ",", "SelectionDAG", "&", "DAG", ")", "{", "uint64_t", "BitLen", ",", "BitIdx", ";", "if", "(", "matchShuffleAsEXTRQ", "(", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "BitLen", ",", "BitIdx", ",", "Zeroable", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "DAG", ".", "getTargetConstant", "(", "BitLen", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "BitIdx", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "matchShuffleAsINSERTQ", "(", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "BitLen", ",", "BitIdx", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", "?", "V1", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V2", "?", "V2", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "DAG", ".", "getTargetConstant", "(", "BitLen", ",", "DL", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "BitIdx", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleWithSSE4A", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19285, "Length": 167, "Cover_Rate": 0.9027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "recovery", "->", "push_back", "(", "memRestoreInst", ")", ";", "unsigned", "int", "valReg", "=", "strInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "int", "memReg", "=", "strInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "MoveValRegM", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "valReg", ")", ".", "addReg", "(", "getSlaveReg2", "(", "valReg", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "MoveValRegD", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "getSlaveReg1", "(", "valReg", ")", ")", ".", "addReg", "(", "getSlaveReg2", "(", "valReg", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "MoveMemRegM", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "memReg", ")", ".", "addReg", "(", "getSlaveReg2", "(", "memReg", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "MoveMemRegD", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "getSlaveReg1", "(", "memReg", ")", ")", ".", "addReg", "(", "getSlaveReg2", "(", "memReg", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "recovery", "->", "push_back", "(", "MoveValRegM", ")", ";", "recovery", "->", "push_back", "(", "MoveValRegD", ")", ";", "recovery", "->", "push_back", "(", "MoveMemRegM", ")", ";", "recovery", "->", "push_back", "(", "MoveMemRegD", ")", ";", "MachineInstr", "*", "jumpBack", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sourceMB", ")", ";"], "ground_truth": ["recovery", "->", "push_back", "(", "jumpBack", ")", ";"], "File": "NEMESIS", "Func": "makeDiagnosisBBNaive", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19286, "Length": 245, "Cover_Rate": 0.5212765957446809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getInlineAsmLength", "(", "AsmStr", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "TargetOpcode", "::", "STACKMAP", ")", "{", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "Opcode", "==", "TargetOpcode", "::", "PATCHPOINT", ")", "{"], "ground_truth": ["PatchPointOpers", "Opers", "(", "&", "MI", ")", ";"], "File": "PPCInstrInfo124", "Func": "GetInstSizeInBytes", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19287, "Length": 58, "Cover_Rate": 0.3741935483870968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printPredicateOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "if", "(", "CC", "!=", "<STR_LIT>", ")", "O", "<<", "<ISA_LIT>CondCodeToString", "(", "CC", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter32", "Func": "printPredicateOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19288, "Length": 45, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "auto", "VT", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "<STR_LIT>", ",", "VT", ",", "Expand", ")", ";", "if", "(", "!", "Subtarget", ".", "hasStdExtM", "(", ")", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";"], "ground_truth": ["setOperationAction", "(", "<STR_LIT>", ",", "XLenVT", ",", "Expand", ")", ";"], "File": "RISCVISelLowering25", "Func": "RISCVTargetLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19289, "Length": 285, "Cover_Rate": 0.31526548672566373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LastEMS", "=", "LastMappingSymbols", ".", "lookup", "(", "Section", ")", ";", "MCELFStreamer", "::", "ChangeSection", "(", "Section", ")", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "ChangeSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19290, "Length": 17, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "expr", "=", "MEM_EXPR", "(", "mem", ")", ";", "if", "(", "!", "expr", ")", "continue", ";", "if", "(", "TREE_CODE", "(", "expr", ")", "==", "MEM_REF", "&&", "TREE_CODE", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", "==", "SSA_NAME", ")", "{", "gimple", "*", "def_stmt", "=", "SSA_NAME_DEF_STMT", "(", "TREE_OPERAND", "(", "expr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "def_stmt", "&&", "is_gimple_assign", "(", "def_stmt", ")", ")", "expr", "=", "gimple_assign_rhs1", "(", "def_stmt", ")", ";", "}", "if", "(", "is_attr_preserve_access", "(", "expr", ")", ")", "maybe_make_core_relo", "(", "expr", ",", "BPF_RELO_FIELD_BYTE_OFFSET", ")", ";"], "ground_truth": ["}"], "File": "bpf1", "Func": "FOR_BB_INSNS", "Target": "bpf", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 19291, "Length": 83, "Cover_Rate": 0.4689265536723164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "MF", "(", "MF", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", ",", "InArgFIRange", "(", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "OutArgFIRange", "(", "std", "::", "make_pair", "(", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "GPFI", "(", "<NUM_LIT>", ")", ",", "DynAllocFI", "(", "<NUM_LIT>", ")", ",", "MaxCallFrameSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MipsMachineFunction29", "Func": "MipsFunctionInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19292, "Length": 69, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "NewMBB", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "*", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "<NUM_LIT>", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "<NUM_LIT>", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "<NUM_LIT>", "]", "-", "(", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";"], "File": "ARMConstantIslandPass11", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19293, "Length": 183, "Cover_Rate": 0.366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "parseOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "StringRef", "Mnemonic", ")", "{", "OperandMatchResultTy", "ResTy", "=", "MatchOperandParserImpl", "(", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "ResTy", "==", "MatchOperand_Success", "||", "ResTy", "==", "MatchOperand_ParseFail", ")", "return", "ResTy", ";", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", "!=", "AsmToken", "::", "Percent", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "RegNo", ",", "RegKind", ";", "if", "(", "!", "matchRegisterName", "(", "Parser", ".", "getTok", "(", ")", ",", "RegNo", ",", "RegKind", ")", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";", "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "RegNo", ",", "RegKind", ",", "S", ",", "E", ")", ")", ";", "ResTy", "=", "MatchOperand_Success", ";", "}", "else", "{", "ResTy", "=", "parseMEMOperand", "(", "Operands", ")", ";", "}", "if", "(", "ResTy", "!=", "MatchOperand_Success", ")", "return", "ResTy", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RBrac", ")", ")", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "MatchOperand_Success", ";"], "ground_truth": ["}"], "File": "SparcAsmParser21", "Func": "parseOperand", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19294, "Length": 265, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", ";", "}", "printOperand", "(", "MI", ",", "opNum", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "opNum", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsAsmPrinter19", "Func": "printMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19295, "Length": 32, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMISelLowering146", "Func": "getTargetNodeName", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19296, "Length": 360, "Cover_Rate": 0.3508771929824561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "<ISA_LIT>MCExpr", "*", "CreateLo", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "Create", "(", "VK_<ISA_LIT>_ABS_LO", ",", "Expr", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "MipsMCExpr7", "Func": "CreateLo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19297, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Align", "=", "std", "::", "max", "(", "Out", ".", "Flags", ".", "getOrigAlign", "(", ")", ",", "Layout", ".", "getABITypeAlignment", "(", "Ty", ")", ")", ";", "unsigned", "Offset", "=", "CCInfo", ".", "AllocateStack", "(", "Layout", ".", "getTypeAllocSize", "(", "Ty", ")", ",", "Align", ")", ";", "CCInfo", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ArgLocs", ".", "size", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Offset", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "CCValAssign", "::", "Full", ")", ")", ";", "}", "}", "unsigned", "NumBytes", "=", "CCInfo", ".", "getAlignedCallFrameSize", "(", ")", ";", "SDValue", "FINode", ";", "if", "(", "IsVarArg", "&&", "NumBytes", ")", "{", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "NumBytes", ",", "Layout", ".", "getStackAlignment", "(", ")", ",", "false", ")", ";", "unsigned", "ValNo", "=", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "SDValue", "Arg", ":", "make_range", "(", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ",", "OutVals", ".", "end", "(", ")", ")", ")", "{", "assert", "(", "ArgLocs", "[", "ValNo", "]", ".", "getValNo", "(", ")", "==", "ValNo", "&&", "<STR_LIT>", ")", ";", "unsigned", "Offset", "=", "ArgLocs", "[", "ValNo", "++", "]", ".", "getLocMemOffset", "(", ")", ";", "FINode", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", "Layout", ")", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "FINode", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrVT", ")", ")", ";", "Chains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "Add", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Chains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chains", ")", ";", "}", "else", "if", "(", "IsVarArg", ")", "{", "FINode", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ";", "}", "if", "(", "Callee", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "GlobalAddressSDNode", "*", "GA", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ";", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "GA", "->", "getOffset", "(", ")", ")", ";", "Callee", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ",", "Callee", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "Ops", ".", "append", "(", "OutVals", ".", "begin", "(", ")", ",", "IsVarArg", "?", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ":", "OutVals", ".", "end", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "Ops", ".", "push_back", "(", "FINode", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "InTys", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "In", ":", "Ins", ")", "{"], "File": "WebAssemblyISelLowering47", "Func": "LowerCall", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19298, "Length": 452, "Cover_Rate": 0.3624699278267843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "iter", "=", "df_begin", "(", "rootScope", ")", ",", "end", "=", "df_end", "(", "rootScope", ")", ";", "iter", "!=", "end", ";", "++", "iter", ")", "{", "auto", "scope", "=", "*", "iter", ";", "RAInfo", "&", "RI", "=", "RAInfos", ".", "at", "(", "scope", ")", ";", "if", "(", "!", "scope", "->", "isTopLevel", "(", ")", ")", "{", "RI", ".", "Priv", "->", "unifyWithParent", "(", "*", "(", "RAInfos", ".", "at", "(", "scope", "->", "getParent", "(", ")", ")", ".", "Priv", ")", ",", "spillLocCnt", ",", "scope", "->", "isTopLevel", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "RI", ".", "needsScopeSpill", "(", ")", ")", "NoSpillScopes", "++", ";"], "File": "RAInfo", "Func": "computeRegAlloc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19299, "Length": 95, "Cover_Rate": 0.34050179211469533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetAsmStreamer", "::", "<ISA_LIT>TargetAsmStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ")", ":", "<ISA_LIT>TargetStreamer", "(", "S", ")", ",", "OS", "(", "OS", ")", "{"], "ground_truth": ["}"], "File": "SICTargetStreamer", "Func": "SICTargetAsmStreamer", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19300, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlasq_n_uv8hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlasq_n_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19301, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TCI", ".", "CallConstructionID", "==", "MachineOutlinerTailCall", ")", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";", "}", "else", "{", "It", "=", "MBB", ".", "insert", "(", "It", ",", "BuildMI", "(", "MF", ",", "DebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addGlobalAddress", "(", "M", ".", "getNamedValue", "(", "MF", ".", "getName", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86InstrInfo102", "Func": "insertOutlinedCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19302, "Length": 87, "Cover_Rate": 0.6744186046511628, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_rot", "(", "qword", "a", ",", "qword", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_rl", "(", "(", "vec_uint4", ")", "(", "a", ")", ",", "(", "vec_uint4", ")", "(", "b", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_rot", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19303, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";"], "ground_truth": ["return", "TFI", "->", "hasFP", "(", "*", "MF", ")", "?", "CSR_FP_SaveList", ":", "CSR_SaveList", ";"], "File": "OR1KRegisterInfo", "Func": "getCalleeSavedRegs", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19304, "Length": 28, "Cover_Rate": 0.6511627906976745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "!", "flag_trapping_math", "&&", "flag_unsafe_math_optimizations", "&&", "(", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_APPROX_RSQRT", ")", "||", "flag_mrecip_low_precision_sqrt", ")", ")", ";"], "ground_truth": ["}"], "File": "aarch643", "Func": "use_rsqrt_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19305, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "ResultTy", "=", "Extend", "->", "getType", "(", ")", ";", "if", "(", "ResultTy", "->", "getPrimitiveSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "}", "Value", "*", "Offsets", ";", "Value", "*", "BasePtr", "=", "checkGEP", "(", "Offsets", ",", "ResultTy", ",", "Ptr", ",", "Builder", ")", ";", "if", "(", "!", "BasePtr", ")", "return", "nullptr", ";", "int", "Scale", "=", "computeScale", "(", "BasePtr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ",", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ";", "if", "(", "Scale", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "Root", "=", "Extend", ";", "Value", "*", "Mask", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", ",", "Mask", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", ",", "Mask", "}", ")", ";"], "ground_truth": ["else", "return", "Builder", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "ResultTy", ",", "BasePtr", "->", "getType", "(", ")", ",", "Offsets", "->", "getType", "(", ")", "}", ",", "{", "BasePtr", ",", "Offsets", ",", "Builder", ".", "getInt32", "(", "OriginalTy", "->", "getScalarSizeInBits", "(", ")", ")", ",", "Builder", ".", "getInt32", "(", "Scale", ")", ",", "Builder", ".", "getInt32", "(", "Unsigned", ")", "}", ")", ";"], "File": "MVEGatherScatterLowering15", "Func": "tryCreateMaskedGatherOffset", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19306, "Length": 268, "Cover_Rate": 0.67, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128d", ")", "__builtin_ia32_mulsd_mask_round", "(", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm_maskz_mul_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19307, "Length": 32, "Cover_Rate": 0.5245901639344263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "[", "=", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";"], "ground_truth": ["return", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "Ty", ".", "getNumElements", "(", ")", ">", "<NUM_LIT>", ";"], "File": "AMDGPULegalizerInfo1", "Func": "isWideVec16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19308, "Length": 49, "Cover_Rate": 0.8166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCFixupKindInfo", "Info", "=", "getFixupKindInfo", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "auto", "NumBits", "=", "Info", ".", "TargetSize", "+", "Info", ".", "TargetOffset", ";", "auto", "NumBytes", "=", "(", "NumBits", "/", "<NUM_LIT>", ")", "+", "(", "(", "NumBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Value", "<<=", "Info", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumBytes", ";", "++", "i", ")", "{", "uint8_t", "mask", "=", "(", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ")", ";", "Data", "[", "Offset", "+", "i", "]", "|=", "mask", ";"], "ground_truth": ["}"], "File": "AVRAsmBackend", "Func": "applyFixup", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19309, "Length": 120, "Cover_Rate": 0.6521739130434783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTNTPOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_GOTOFF", ";", "break", ";", "case", "<STR_LIT>", ":", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PLT", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "Expr", "=", "MCBinaryExpr", "::", "createSub", "(", "Expr", ",", "MCSymbolRefExpr", "::", "create", "(", "MF", ".", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ",", "Ctx", ")", ";", "if", "(", "MO", ".", "isJTI", "(", ")", ")", "{", "assert", "(", "MAI", ".", "doesSetDirectiveSuppressesReloc", "(", ")", ")", ";", "MCSymbol", "*", "Label", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "AsmPrinter", ".", "OutStreamer", "->", "EmitAssignment", "(", "Label", ",", "Expr", ")", ";", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Label", ",", "Ctx", ")", ";", "}", "break", ";"], "ground_truth": ["}"], "File": "X86MCInstLower78", "Func": "LowerSymbolOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19310, "Length": 150, "Cover_Rate": 0.3105590062111801, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";"], "ground_truth": ["emit_insn", "(", "pat", ")", ";"], "File": "frv", "Func": "frv_expand_set_builtin", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19311, "Length": 25, "Cover_Rate": 0.30864197530864196, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op", "=", "Chain", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", "==", "Load", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "ChainCheck", "=", "true", ";", "ChainOps", ".", "push_back", "(", "Load", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "continue", ";", "}", "int", "LoadId", "=", "LoadNode", "->", "getNodeId", "(", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "UI", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "UI", "->", "getNodeId", "(", ")", ">", "LoadId", ")", "return", "false", ";", "}", "ChainOps", ".", "push_back", "(", "Op", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelDAGToDAG (2)1", "Func": "isFusableLoadOpStorePattern", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19312, "Length": 121, "Cover_Rate": 0.30402010050251255, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "HOST_WIDE_INT", "rs6000_asan_shadow_offset", "(", "void", ")", "{", "return", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_asan_shadow_offset", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19313, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeUImm6Lsl2", "(", "MCInst", "&", "Inst", ",", "unsigned", "Value", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", "<<", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler27", "Func": "DecodeUImm6Lsl2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19314, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "it", "=", "StackModelComments", ".", "find", "(", "MI", ")", ";", "if", "(", "it", "!=", "StackModelComments", ".", "end", "(", ")", ")", "return", "it", "->", "second", ";", "it", "=", "StackModelComments", ".", "find", "(", "nullptr", ")", ";", "assert", "(", "it", "!=", "StackModelComments", ".", "end", "(", ")", ")", ";", "return", "it", "->", "second", ";"], "ground_truth": ["}"], "File": "TVMMachineFunctionInfo", "Func": "getStackModelComments", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19315, "Length": 51, "Cover_Rate": 0.7285714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";"], "ground_truth": ["if", "(", "(", "getForcedEncodingSize", "(", ")", "==", "<NUM_LIT>", "&&", "(", "TSFlags", "&", "<STR_LIT>", ")", ")", "||", "(", "getForcedEncodingSize", "(", ")", "==", "<NUM_LIT>", "&&", "!", "(", "TSFlags", "&", "<STR_LIT>", ")", ")", ")", "return", "Match_InvalidOperand", ";"], "File": "AMDGPUAsmParser18", "Func": "checkTargetMatchPredicate", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19316, "Length": 50, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GPReg", ",", "GPRelNode", ")", ";", "}", "return", "getAddrNonPIC", "(", "Op", ",", "DAG", ")", ";", "}", "if", "(", "GV", "->", "hasInternalLinkage", "(", ")", "||", "(", "GV", "->", "hasLocalLinkage", "(", ")", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", ")", "return", "getAddrLocal", "(", "Op", ",", "DAG", ",", "Has<ISA_LIT>64", ")", ";", "if", "(", "LargeGOT", ")", "return", "getAddrGlobalLargeGOT", "(", "Op", ",", "DAG", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "getAddrGlobal", "(", "Op", ",", "DAG", ",", "Has<ISA_LIT>64", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "File": "MipsISelLowering101", "Func": "LowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19317, "Length": 91, "Cover_Rate": 0.35546875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isLegalAddressImmediate", "(", "llvm", "::", "GlobalValue", "*", "GV", ")", "const", "{"], "ground_truth": ["return", "false", ";"], "File": "SPUISelLowering1", "Func": "isLegalAddressImmediate", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19318, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "mustBeLastInClause", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "true", ";"], "File": "R600InstrInfo (2)", "Func": "mustBeLastInClause", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19319, "Length": 24, "Cover_Rate": 0.6857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "B", ".", "getMF", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "B", ".", "setInstr", "(", "MI", ")", ";", "if", "(", "AS", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadLDSDecl", "(", "Fn", ",", "<STR_LIT>", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadLDSDecl", ")", ";", "}", "if", "(", "!", "<ISA_LIT>TargetLowering", "::", "hasDefinedInitializer", "(", "GV", ")", ")", "{", "const", "<ISA_LIT>TargetLowering", "*", "TLI", "=", "ST", ".", "getTargetLowering", "(", ")", ";", "if", "(", "!", "TLI", "->", "shouldUseLDSConstAddress", "(", "GV", ")", ")", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setTargetFlags", "(", "<ISA_LIT>InstrInfo", "::", "MO_ABS32_LO", ")", ";", "return", "true", ";", "}", "B", ".", "buildConstant", "(", "DstReg", ",", "MFI", "->", "allocateLDSGlobal", "(", "B", ".", "getDataLayout", "(", ")", ",", "*", "GV", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "const", "Function", "&", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "DiagnosticInfoUnsupported", "BadInit", "(", "Fn", ",", "<STR_LIT>", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Fn", ".", "getContext", "(", ")", ".", "diagnose", "(", "BadInit", ")", ";"], "File": "AMDGPULegalizerInfo41", "Func": "legalizeGlobalValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19320, "Length": 210, "Cover_Rate": 0.4225352112676056, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isValidIndexedLoad", "(", "const", "LoadSDNode", "*", "LD", ")", "{", "<STR_LIT>", "AM", "=", "LD", "->", "getAddressingMode", "(", ")", ";", "if", "(", "AM", "!=", "<STR_LIT>", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "EVT", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "LD", "->", "getOffset", "(", ")", ")", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "MSP430ISelDAGToDAG11", "Func": "isValidIndexedLoad", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19321, "Length": 114, "Cover_Rate": 0.8636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "print<ISA_LIT>Operands", "(", "OperandVector", "&", "Operands", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Operands", ".", "size", "(", ")", ";", "i", "++", ")", "{"], "File": "MINA32AsmParser", "Func": "printMINA32Operands", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19322, "Length": 36, "Cover_Rate": 0.4186046511627907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_rot270_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{", "return", "__builtin_mve_vcmulq_rot270_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcmulq_rot270_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19323, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MachineFunctionInfo", "::", "haveFreeLanesForSGPRSpill", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "NumNeed", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";"], "ground_truth": ["return", "NumVGPRSpillLanes", "+", "NumNeed", "<=", "WaveSize", "*", "SpillVGPRs", ".", "size", "(", ")", ";"], "File": "SIMachineFunctionInfo", "Func": "haveFreeLanesForSGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19324, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "Unpckh", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "V2", ")", ";", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckl", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "Unpckl", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ",", "V1", ")", ";", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Unpckh", ")", ";", "if", "(", "isShuffleEquivalent", "(", "V1", ",", "V2", ",", "Mask", ",", "Unpckh", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V2", ",", "V1", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleWithUNPCK", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19325, "Length": 107, "Cover_Rate": 0.5071090047393365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "while", "(", "GET_CODE", "(", "y", ")", "==", "SUBREG", ")", "y", "=", "SUBREG_REG", "(", "y", ")", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "GET_CODE", "(", "y", ")", "==", "REG", "&&", "REGNO", "(", "x", ")", "==", "REGNO", "(", "y", ")", ")", "return", "<NUM_LIT>", ";"], "File": "mcore", "Func": "mcore_is_same_reg", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19326, "Length": 61, "Cover_Rate": 0.8133333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPU", "==", "<STR_LIT>", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", ")", "+", "(", "TT", ".", "isArch64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ";"], "File": "RISCVMCTargetDesc15", "Func": "createRISCVMCSubtargetInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19327, "Length": 38, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_cmple_epu64_mask", "(", "__mmask8", "__M", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq128_mask", "(", "(", "__v2di", ")", "__X", ",", "(", "__v2di", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "__M", ")", ";"], "File": "avx512vlintrin", "Func": "_mm_mask_cmple_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19328, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "if", "(", "is32Bit", "(", "VT", ")", ")", "lowerMUL_LOHI32", "(", "DAG", ",", "DL", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "else", "if", "(", "Subtarget", ".", "hasMiscellaneousExtensions2", "(", ")", ")", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "else", "{", "SDValue", "C63", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "LL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LL", ",", "C63", ")", ";", "SDValue", "RH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RL", ",", "C63", ")", ";", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", ",", "LL", ",", "RL", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["SDValue", "NegLLTimesRH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LL", ",", "RH", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerSMUL_LOHI", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19329, "Length": 205, "Cover_Rate": 0.6307692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_psrlq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "__B", ",", "(", "__v2di", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_srl_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19330, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "}", "else", "{"], "ground_truth": ["assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "HexagonRegisterInfo36", "Func": "eliminateCallFramePseudoInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19331, "Length": 23, "Cover_Rate": 0.3108108108108108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "FPR32DecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "Success", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler24", "Func": "DecodeFPR32RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19332, "Length": 33, "Cover_Rate": 0.6226415094339622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "Base", "=", "Base", ";", "Op", "->", "Mem", ".", "OffsetReg", "=", "offsetReg", ";", "Op", "->", "Mem", ".", "Off", "=", "<NUM_LIT>", ";"], "ground_truth": ["return", "Op", ";"], "File": "SparcAsmParser11", "Func": "MorphToMEMrr", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19333, "Length": 27, "Cover_Rate": 0.48214285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GShlE_match", "<", "ADDR_P", ",", "CARRYIN_P", ">", "m_GShlE", "(", "Register", "&", "CarryOut", ",", "const", "ADDR_P", "&", "Addr", ",", "const", "CARRYIN_P", "&", "CarryIn", ")", "{", "return", "{", "CarryOut", ",", "Addr", ",", "CarryIn", "}", ";"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "m_GShlE", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19334, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arity", ">", "MAX_ARGS", ")", "return", "NULL_RTX", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "arity", "+", "nonvoid", "]", ";", "op", "[", "arity", "]", "=", "expand_expr", "(", "arg", ",", "NULL_RTX", ",", "insn_op", "->", "mode", ",", "EXPAND_NORMAL", ")", ";", "if", "(", "!", "(", "*", "insn_op", "->", "predicate", ")", "(", "op", "[", "arity", "]", ",", "insn_op", "->", "mode", ")", ")", "op", "[", "arity", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "arity", "]", ")", ";", "arity", "++", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19335, "Length": 83, "Cover_Rate": 0.7757009345794392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Reg", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMCallingConv", "Func": "CustomAssignInRegList", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19336, "Length": 32, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "EVT", "MemVT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "(", "MemVT", "==", "<STR_LIT>", "||", "MemVT", "==", "<STR_LIT>", "||", "MemVT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MemVT", "==", "Op", ".", "getValueType", "(", ")", ")", ";", "assert", "(", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "LD", "->", "isUnindexed", "(", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getSizeInBits", "(", ")", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";", "SDValue", "Val", "=", "Load", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Pred", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ")", ";"], "ground_truth": ["if", "(", "MemVT", "!=", "<STR_LIT>", ")", "Pred", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "MemVT", ",", "Pred", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "LowerPredicateLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19337, "Length": 243, "Cover_Rate": 0.7915309446254072, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "int", "Idx", "=", "Instr", ".", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ")", ";", "assert", "(", "Idx", ">=", "<NUM_LIT>", ")", ";", "return", "static_cast", "<", "<STR_LIT>", ">", "(", "Instr", ".", "getOperand", "(", "Idx", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "int", "Idx", "=", "Instr", ".", "findRegisterUseOperandIdx", "(", "<STR_LIT>", ")", ";", "assert", "(", "Idx", ">=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "static_cast", "<", "<STR_LIT>", ">", "(", "Instr", ".", "getOperand", "(", "Idx", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";"], "File": "AArch64InstrInfo (2)", "Func": "findCondCodeUsedByInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19338, "Length": 110, "Cover_Rate": 0.6432748538011696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printOperand", "(", "MI", ",", "Op", "+", "<NUM_LIT>", ")", ";", "O", "<<", "':'", ";", "}", "printLeaMemReference", "(", "MI", ",", "Op", ")", ";"], "ground_truth": ["}"], "File": "X86ATTInstPrinter47", "Func": "printMemReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19339, "Length": 22, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>5", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R3", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R5", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>32R6", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64R2", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64R3", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64R5", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "selectArch", "(", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSet<ISA_LIT>64R6", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetCRC", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetVirt", "(", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["setFeatureBits", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "MipsAsmParser (2)4", "Func": "parseSetFeature", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19340, "Length": 245, "Cover_Rate": 0.4870775347912525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "ObjectOffset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "bool", "isFixed", "=", "MFI", ".", "isFixedObjectIndex", "(", "FI", ")", ";", "bool", "isSVE", "=", "MFI", ".", "getStackID", "(", "FI", ")", "==", "TargetStackID", "::", "SVEVector", ";", "return", "resolveFrameOffsetReference", "(", "MF", ",", "ObjectOffset", ",", "isFixed", ",", "isSVE", ",", "FrameReg", ",", "PreferFP", ",", "ForSimm", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering100", "Func": "resolveFrameIndexReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19341, "Length": 53, "Cover_Rate": 0.5955056179775281, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Byte", "=", "(", "(", "Elem", "*", "FromBytesPerElement", ")", "%", "<STR_LIT>", "+", "(", "FromBytesPerElement", "-", "BytesPerElement", ")", ")", ";", "while", "(", "Op", ".", "getNode", "(", ")", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op", ".", "hasOneUse", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<STR_LIT>", ">", "OpBytes", ";", "getVPermMask", "(", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ",", "OpBytes", ")", ";", "int", "NewByte", ";", "if", "(", "!", "getShuffleInput", "(", "OpBytes", ",", "Byte", ",", "BytesPerElement", ",", "NewByte", ")", ")", "break", ";", "if", "(", "NewByte", "<", "<NUM_LIT>", ")", "{", "addUndef", "(", ")", ";", "return", ";", "}", "Op", "=", "Op", ".", "getOperand", "(", "unsigned", "(", "NewByte", ")", "/", "<STR_LIT>", ")", ";"], "ground_truth": ["Byte", "=", "unsigned", "(", "NewByte", ")", "%", "<STR_LIT>", ";"], "File": "SystemZISelLowering (2)1", "Func": "add", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19342, "Length": 142, "Cover_Rate": 0.43558282208588955, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallLowering", "::", "<ISA_LIT>CallLowering", "(", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ",", "<ISA_LIT>GlobalRegistry", "*", "GR", ")", ":", "CallLowering", "(", "&", "TLI", ")", ",", "GR", "(", "GR", ")", "{"], "ground_truth": ["}"], "File": "SPIRVCallLowering1", "Func": "SPIRVCallLowering", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19343, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "OffsetVal", "=", "Offset", "->", "getZExtValue", "(", ")", ";", "unsigned", "ScalarSizeInBytes", "=", "MemVT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "OffsetVal", "%", "ScalarSizeInBytes", "||", "OffsetVal", "/", "ScalarSizeInBytes", ">", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["Opcode", "=", "IsGather", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AArch64ISelLowering87", "Func": "selectGatherScatterAddrMode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19344, "Length": 42, "Cover_Rate": 0.39622641509433965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cmpgt_epu64_mask", "(", "__mmask8", "__U", ",", "__m512i", "__A", ",", "__m512i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpq512_mask", "(", "(", "__v8di", ")", "__A", ",", "(", "__v8di", ")", "__B", ",", "<NUM_LIT>", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_cmpgt_epu64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19345, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "R", "=", "checkBoolTestSetCCCombine", "(", "EFLAGS", ",", "CC", ")", ")", "return", "R", ";", "return", "combineSetCCAtomicArith", "(", "EFLAGS", ",", "CC", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering204", "Func": "combineSetCCEFLAGS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19346, "Length": 26, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getArgumentStackToRestore", "(", ")", "const", "{"], "ground_truth": ["return", "ArgumentStackToRestore", ";"], "File": "AArch64MachineFunctionInfo", "Func": "getArgumentStackToRestore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19347, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "<ISA_LIT>RegisterInfo", "::", "getMUBUFInstrOffset", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "assert", "(", "<ISA_LIT>InstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", ";", "int", "OffIdx", "=", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "offset", ")", ";", "return", "MI", "->", "getOperand", "(", "OffIdx", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo10", "Func": "getMUBUFInstrOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19348, "Length": 52, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>GenPredicate", "::", "collectPredicateGPR", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "A", "=", "MF", ".", "begin", "(", ")", ",", "Z", "=", "MF", ".", "end", "(", ")", ";", "A", "!=", "Z", ";", "++", "A", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "A", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "B", ".", "begin", "(", ")", ",", "E", "=", "B", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "I", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "TargetOpcode", "::", "COPY", ":", "if", "(", "isPredReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "Register", "RD", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RD", ".", "R", ")", ")", "PredGPRs", ".", "insert", "(", "RD", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenPredicate (2)", "Func": "collectPredicateGPR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19349, "Length": 151, "Cover_Rate": 0.949685534591195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerINSERT_VECTOR_ELT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "useSVEForFixedLengthVectorVT", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "LowerFixedLengthInsertVectorElt", "(", "Op", ",", "DAG", ")", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "ConstantSDNode", "*", "CI", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CI", "||", "CI", "->", "getZExtValue", "(", ")", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "Op", ";"], "File": "AArch64ISelLowering111", "Func": "LowerINSERT_VECTOR_ELT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19350, "Length": 136, "Cover_Rate": 0.49635036496350365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpReg", "=", "getRegForValue", "(", "V", ")", ";", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "X86FastISel13", "Func": "X86SelectFPExt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19351, "Length": 58, "Cover_Rate": 0.4793388429752066, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "&", "UserMBB", "->", "back", "(", ")", "==", "UserMI", ")", "assert", "(", "BBHasFallthrough", "(", "UserMBB", ")", "&&", "<STR_LIT>", ")", ";", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "UserMBB", ")", ")", ";", "int", "UncondBr", "=", "isThumb", "?", "(", "(", "isThumb2", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "BuildMI", "(", "UserMBB", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "UncondBr", ")", ")", ".", "addMBB", "(", "NewMBB", ")", ";", "unsigned", "MaxDisp", "=", "getUnconditionalBrDisp", "(", "UncondBr", ")", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "UserMBB", "->", "back", "(", ")", ",", "MaxDisp", ",", "false", ",", "UncondBr", ")", ")", ";", "int", "delta", "=", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "BBSizes", "[", "UserMBB", "->", "getNumber", "(", ")", "]", "+=", "delta", ";", "AdjustBBOffsetsAfter", "(", "UserMBB", ",", "delta", ")", ";", "}", "else", "{", "unsigned", "BaseInsertOffset", "=", "UserOffset", "+", "U", ".", "MaxDisp", "-", "<NUM_LIT>", ";", "if", "(", "BaseInsertOffset", ">=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "<NUM_LIT>", "]", ")", "BaseInsertOffset", "=", "BBOffsets", "[", "UserMBB", "->", "getNumber", "(", ")", "+", "<NUM_LIT>", "]", "-", "(", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "EndInsertOffset", "=", "BaseInsertOffset", "+", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MI", "=", "UserMI", ";", "++", "MI", ";", "unsigned", "CPUIndex", "=", "CPUserIndex", "+", "<NUM_LIT>", ";", "unsigned", "NumCPUsers", "=", "CPUsers", ".", "size", "(", ")", ";", "MachineInstr", "*", "LastIT", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "Offset", "=", "UserOffset", "+", "TII", "->", "GetInstSizeInBytes", "(", "UserMI", ")", ";", "Offset", "<", "BaseInsertOffset", ";", "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "MI", ")", ",", "MI", "=", "llvm", "::", "next", "(", "MI", ")", ")", "{", "if", "(", "CPUIndex", "<", "NumCPUsers", "&&", "CPUsers", "[", "CPUIndex", "]", ".", "MI", "==", "MI", ")", "{", "CPUser", "&", "U", "=", "CPUsers", "[", "CPUIndex", "]", ";", "if", "(", "!", "OffsetIsInRange", "(", "Offset", ",", "EndInsertOffset", ",", "U", ".", "MaxDisp", ",", "U", ".", "NegOk", ",", "U", ".", "IsSoImm", ")", ")", "{", "BaseInsertOffset", "-=", "(", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "EndInsertOffset", "-=", "(", "isThumb1", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "EndInsertOffset", "+=", "CPUsers", "[", "CPUIndex", "]", ".", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "CPUIndex", "++", ";", "}", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "LastIT", "=", "MI", ";"], "ground_truth": ["}"], "File": "ARMConstantIslandPass14", "Func": "CreateNewWater", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19352, "Length": 370, "Cover_Rate": 0.6502636203866432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addUse", "(", "long", "pos", ")", "{", "uses", ".", "set", "(", "pos", ")", ";"], "ground_truth": ["}"], "File": "RAInfo", "Func": "addUse", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19353, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "StackBumpBytes", ">=", "<NUM_LIT>", "||", "windowsRequiresStackProbe", "(", "MF", ",", "StackBumpBytes", ")", ")", "return", "false", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "return", "false", ";", "if", "(", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "canUseRedZone", "(", "MF", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering10", "Func": "shouldCombineCSRLocalStackBump", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19354, "Length": 53, "Cover_Rate": 0.4108527131782946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeAdrInstruction", "(", "MCInst", "&", "Inst", ",", "uint32_t", "insn", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "int64_t", "imm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "const", "<ISA_LIT>Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "<ISA_LIT>Disassembler", "*", ">", "(", "Decoder", ")", ";", "if", "(", "imm", "&", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", ")", "imm", "|=", "~", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";"], "ground_truth": ["if", "(", "!", "Dis", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeAdrInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19355, "Length": 142, "Cover_Rate": 0.9726027397260274, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqshrn_n_u32", "(", "uint32x4_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "uint16x4_t", ")", "__builtin_neon_vqshrnu_nv4si", "(", "(", "int32x4_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vqshrn_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19356, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "{", "eatThatToken", "(", "Operands", ")", ";", "if", "(", "!", "tryParseExpr", "(", "Operands", ",", "<STR_LIT>", ")", ")", "{", "FirstTime", "=", "false", ";", "continue", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Lex", "(", ")", ";", "continue", ";", "}", "StringRef", "TokName", ";", "SMLoc", "TokLoc", ";", "TokName", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";"], "ground_truth": ["TokLoc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "MOSAsmParser", "Func": "ParseInstruction", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19357, "Length": 100, "Cover_Rate": 0.31645569620253167, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "std", "::", "unique_ptr", "<", "MCStreamer", ">", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "std", "::", "move", "(", "Streamer", ")", ")", ",", "MCInstLowering", "(", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "FISCAsmPrinter", "Func": "FISCAsmPrinter", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19358, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "StringRef", "piece", "(", "*", "args", "[", "i", "]", ")", ";", "if", "(", "!", "s", ".", "startswith", "(", "piece", ")", ")", "return", "false", ";", "s", "=", "s", ".", "substr", "(", "piece", ".", "size", "(", ")", ")", ";", "StringRef", "::", "size_type", "pos", "=", "s", ".", "find_first_not_of", "(", "<STR_LIT>", ")", ";", "if", "(", "pos", "==", "<NUM_LIT>", ")", "return", "false", ";", "s", "=", "s", ".", "substr", "(", "pos", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "matchAsmImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19359, "Length": 90, "Cover_Rate": 0.7086614173228346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "Disp", "=", "Imm", "&", "<NUM_LIT>", ";", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", "<<", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RRegsNoR0", "[", "Base", "]", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "PPCDisassembler", "Func": "decodeSPE8Operands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19360, "Length": 51, "Cover_Rate": 0.6538461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "~", "<ISA_LIT>RegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "TMS320C64XRegisterInfo", "Func": "~TMS320C64XRegisterInfo", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19361, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNegHi", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["printPackedModifier", "(", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "O", ")", ";"], "File": "AMDGPUInstPrinter1", "Func": "printNegHi", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19362, "Length": 34, "Cover_Rate": 0.918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getInlineAsmMemConstraint", "(", "StringRef", "ConstraintCode", ")", "const", "override", "{", "if", "(", "ConstraintCode", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "ConstraintCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";"], "ground_truth": ["case", "'Q'", ":"], "File": "SystemZISelLowering (2)", "Func": "getInlineAsmMemConstraint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19363, "Length": 35, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "const0_rtx", ";", "case", "IA64_BUILTIN_INFQ", ":", "case", "IA64_BUILTIN_HUGE_VALQ", ":", "{", "machine_mode", "target_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "exp", ")", ")", ";", "REAL_VALUE_TYPE", "inf", ";", "rtx", "tmp", ";", "real_inf", "(", "&", "inf", ")", ";", "tmp", "=", "const_double_from_real_value", "(", "inf", ",", "target_mode", ")", ";", "tmp", "=", "validize_mem", "(", "force_const_mem", "(", "target_mode", ",", "tmp", ")", ")", ";", "if", "(", "target", "==", "<NUM_LIT>", ")", "target", "=", "gen_reg_rtx", "(", "target_mode", ")", ";", "emit_move_insn", "(", "target", ",", "tmp", ")", ";", "return", "target", ";", "}"], "ground_truth": ["case", "IA64_BUILTIN_NANQ", ":"], "File": "ia646", "Func": "ia64_expand_builtin", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19364, "Length": 81, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCOperand", "&", "OffsetOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "if", "(", "OffsetOp", ".", "isImm", "(", ")", ")", "{", "int64_t", "Offset", "=", "OffsetOp", ".", "getImm", "(", ")", ";", "if", "(", "Offset", ">=", "<NUM_LIT>", ")", "O", "<<", "'+'", ";", "O", "<<", "Offset", ";"], "ground_truth": ["}", "else", "if", "(", "OffsetOp", ".", "isExpr", "(", ")", ")", "{"], "File": "GBZ80InstPrinter", "Func": "printMemri", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19365, "Length": 82, "Cover_Rate": 0.6890756302521008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "InstrItins", "(", "&", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["setMCUseCFI", "(", "false", ")", ";"], "File": "HexagonTargetMachine17", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19366, "Length": 109, "Cover_Rate": 0.990909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFMAFasterThanFMulAndFAdd", "(", "const", "MachineFunction", "&", "MF", ",", "EVT", ")", "const", "override", "{", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXISelLowering10", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19367, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["if", "(", "RegNo", ">", "array_lengthof", "(", "FPR64DecoderTable", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "RISCVDisassembler1", "Func": "DecodeFPR64RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19368, "Length": 34, "Cover_Rate": 0.5666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "ShVT", "=", "<STR_LIT>", ";", "unsigned", "Opc", "=", "isLeft", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SrcOp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ShVT", ",", "SrcOp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "DAG", ".", "getConstant", "(", "NumBits", ",", "TLI", ".", "getShiftAmountTy", "(", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering93", "Func": "getVShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19369, "Length": 68, "Cover_Rate": 0.6355140186915887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "case", "<STR_LIT>", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MIB", ".", "buildInstr", "(", "<STR_LIT>", ",", "{", "}", ",", "{", "}", ")", ".", "addImm", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "|", "(", "'U'", "<<", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64InstructionSelector56", "Func": "selectIntrinsicWithSideEffects", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19370, "Length": 97, "Cover_Rate": 0.4349775784753363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "AMDGPUDAGToDAGISel", "::", "isDSOffsetLegal", "(", "const", "SDValue", "&", "Base", ",", "unsigned", "Offset", ",", "unsigned", "OffsetBits", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "(", "OffsetBits", "==", "<NUM_LIT>", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "||", "(", "OffsetBits", "==", "<NUM_LIT>", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SEA_ISLANDS", ")", "return", "true", ";", "return", "CurDAG", "->", "SignBitIsZero", "(", "Base", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG102", "Func": "isDSOffsetLegal", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19371, "Length": 91, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Val", ")", ";"], "File": "ARMISelLowering131", "Func": "LowerEH_SJLJ_SETJMP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19372, "Length": 49, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "(", "NeedsWinCFI", "&&", "(", "NumPredicateVectors", "||", "NumDataVectors", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "NumDataVectors", ")", "{", "emitFrameOffsetAdj", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "NumDataVectors", ",", "<STR_LIT>", ",", "TII", ",", "Flag", ",", "NeedsWinCFI", ",", "nullptr", ",", "EmitCFAOffset", ",", "CFAOffset", ",", "FrameReg", ")", ";", "CFAOffset", "+=", "StackOffset", "::", "getScalable", "(", "-", "NumDataVectors", "*", "<NUM_LIT>", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "if", "(", "NumPredicateVectors", ")", "{", "assert", "(", "DestReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "emitFrameOffsetAdj", "(", "MBB", ",", "MBBI", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "NumPredicateVectors", ",", "<STR_LIT>", ",", "TII", ",", "Flag", ",", "NeedsWinCFI", ",", "nullptr", ",", "EmitCFAOffset", ",", "CFAOffset", ",", "FrameReg", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64InstrInfo51", "Func": "emitFrameOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19373, "Length": 116, "Cover_Rate": 0.3240223463687151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "EntryBlock", "=", "&", "MF", "->", "front", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "bool", "IsRAAndRetAddrIsTaken", "=", "(", "Reg", "==", "<STR_LIT>", ")", "&&", "MF", "->", "getFrameInfo", "(", ")", "->", "isReturnAddressTaken", "(", ")", ";", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "EntryBlock", "->", "addLiveIn", "(", "Reg", ")", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "Mips16FrameLowering20", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19374, "Length": 123, "Cover_Rate": 0.984, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "s390_code_end", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "indirect_branch_z10thunk_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "s390_output_indirect_thunk_function", "(", "i", ",", "true", ")", ";", "if", "(", "indirect_branch_prez10thunk_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "s390_output_indirect_thunk_function", "(", "i", ",", "false", ")", ";", "}", "if", "(", "TARGET_INDIRECT_BRANCH_TABLE", ")", "{", "int", "o", ";", "int", "i", ";", "for", "(", "o", "=", "<NUM_LIT>", ";", "o", "<", "INDIRECT_BRANCH_NUM_OPTIONS", ";", "o", "++", ")", "{", "if", "(", "indirect_branch_table_label_no", "[", "o", "]", "==", "<NUM_LIT>", ")", "continue", ";", "switch_to_section", "(", "get_section", "(", "indirect_branch_table_name", "[", "o", "]", ",", "<NUM_LIT>", ",", "NULL_TREE", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "indirect_branch_table_label_no", "[", "o", "]", ";", "i", "++", ")", "{", "char", "label_start", "[", "<NUM_LIT>", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "label_start", ",", "indirect_branch_table_label", "[", "o", "]", ",", "i", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name_raw", "(", "asm_out_file", ",", "label_start", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "}", "}", "}"], "ground_truth": ["}"], "File": "s390", "Func": "s390_code_end", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19375, "Length": 170, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Caller", "=", "CB", ".", "getCaller", "(", ")", ";", "Function", "*", "Callee", "=", "CB", ".", "getCalledFunction", "(", ")", ";", "bool", "InlineHint", "=", "Callee", "&&", "!", "Callee", "->", "isDeclaration", "(", ")", "&&", "Callee", "->", "hasFnAttribute", "(", "Attribute", "::", "InlineHint", ")", ";", "if", "(", "InlineHint", "&&", "Params", ".", "HintThreshold", "&&", "Params", ".", "HintThreshold", ">", "Thres", "&&", "!", "Caller", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ")", "Thres", "=", "Params", ".", "HintThreshold", ".", "getValue", "(", ")", "*", "TTIWP", "->", "getTTI", "(", "*", "Callee", ")", ".", "getInliningThresholdMultiplier", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Caller", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "!", "Callee", ")", "return", "(", "unsigned", ")", "Thres", ";", "uint64_t", "AllocaSize", "=", "<NUM_LIT>", ";", "SmallPtrSet", "<", "const", "AllocaInst", "*", ",", "<NUM_LIT>", ">", "AIVisited", ";", "for", "(", "Value", "*", "PtrArg", ":", "CB", ".", "args", "(", ")", ")", "{", "PointerType", "*", "Ty", "=", "dyn_cast", "<", "PointerType", ">", "(", "PtrArg", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Ty", "||", "(", "Ty", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", "&&", "Ty", "->", "getAddressSpace", "(", ")", "!=", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", ")", "continue", ";"], "File": "AMDGPUInline11", "Func": "getInlineThreshold", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19376, "Length": 186, "Cover_Rate": 0.6326530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "mips_use_debug_exception_return_p", "(", "tree", "type", ")", "{", "return", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_use_debug_exception_return_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19377, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCoproc", "(", ")", "const", "{", "assert", "(", "(", "Kind", "==", "k_CoprocNum", "||", "Kind", "==", "k_CoprocReg", ")", "&&", "<STR_LIT>", ")", ";", "return", "Cop", ".", "Val", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "getCoproc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19378, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Reg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ScratchWaveOffsetReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo25", "Func": "setScratchWaveOffsetReg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19379, "Length": 14, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "old_flags", "^", "target_flags", ")", "&", "(", "MASK_SH1", "|", "MASK_SH2", "|", "MASK_SH3", "|", "MASK_SH_E", "|", "MASK_HARD_SH4", "|", "MASK_FPU_SINGLE", "|", "MASK_SH4", ")", ")", "return", "_", "(", "<STR_LIT>", ")", ";", "if", "(", "(", "old_flags", "^", "target_flags", ")", "&", "MASK_HITACHI", ")", "return", "_", "(", "<STR_LIT>", ")", ";", "if", "(", "(", "old_flags", "^", "target_flags", ")", "&", "MASK_LITTLE_ENDIAN", ")", "return", "_", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "sh", "Func": "sh_check_pch_target_flags", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19380, "Length": 65, "Cover_Rate": 0.8552631578947368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ix86_expand_sse_fp_minmax", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "op0", ",", "op1", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "true", ";", "tmp", "=", "ix86_expand_sse_cmp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "code", ",", "op0", ",", "op1", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "ix86_expand_sse_movcc", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "true", ";", "}", "if", "(", "GET_MODE", "(", "op0", ")", "==", "TImode", "||", "(", "GET_MODE", "(", "op0", ")", "==", "DImode", "&&", "!", "TARGET_64BIT", ")", ")", "return", "false", ";", "compare_op", "=", "ix86_expand_compare", "(", "code", ",", "op0", ",", "op1", ")", ";", "if", "(", "!", "fcmov_comparison_operator", "(", "compare_op", ",", "VOIDmode", ")", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "ix86_expand_setcc", "(", "tmp", ",", "code", ",", "op0", ",", "op1", ")", ";", "compare_op", "=", "ix86_expand_compare", "(", "NE", ",", "tmp", ",", "const0_rtx", ")", ";", "}"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_IF_THEN_ELSE", "(", "mode", ",", "compare_op", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ";"], "File": "i386-expand", "Func": "ix86_expand_fp_movcc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19381, "Length": 183, "Cover_Rate": 0.5772870662460567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectUnMergeValues", "(", "MachineInstr", "&", "MI", ")", "{", "Register", "Lo", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Hi", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineIRBuilder", "Builder", "(", "MI", ")", ";", "MachineInstr", "*", "SrcMI", "=", "getDefIgnoringCopies", "(", "Src", ",", "*", "Builder", ".", "getMRI", "(", ")", ")", ";", "Optional", "<", "std", "::", "pair", "<", "Register", ",", "Register", ">>", "LoHi", ";", "switch", "(", "SrcMI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "LoHi", "=", "selectFrameIndexLoHi", "(", "*", "SrcMI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "LoHi", "=", "selectAddrLoHi", "(", "*", "SrcMI", ")", ";", "break", ";", "}", "MachineInstrBuilder", "LoCopy", ";", "MachineInstrBuilder", "HiCopy", ";", "if", "(", "LoHi", ")", "{", "LoCopy", "=", "Builder", ".", "buildCopy", "(", "Lo", ",", "LoHi", "->", "first", ")", ";", "HiCopy", "=", "Builder", ".", "buildCopy", "(", "Hi", ",", "LoHi", "->", "second", ")", ";", "}", "else", "{", "LoCopy", "=", "Builder", ".", "buildCopy", "(", "Lo", ",", "Src", ")", ";", "LoCopy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "HiCopy", "=", "Builder", ".", "buildCopy", "(", "Hi", ",", "Src", ")", ";", "HiCopy", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setSubReg", "(", "<STR_LIT>", ")", ";", "}", "constrainGenericOp", "(", "*", "LoCopy", ")", ";", "constrainGenericOp", "(", "*", "HiCopy", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MOSInstructionSelector", "Func": "selectUnMergeValues", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19382, "Length": 233, "Cover_Rate": 0.9549180327868853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "ADDRESS_CONST_INT", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regA", ")", "]", ")", ";", "output_addr_const", "(", "file", ",", "info", ".", "offset", ")", ";", "break", ";", "case", "ADDRESS_SYMBOLIC", ":", "case", "ADDRESS_SYMBOLIC_TXT_REL", ":", "case", "ADDRESS_GOTOFF", ":", "case", "ADDRESS_PLT", ":", "case", "ADDRESS_TLS", ":", "if", "(", "info", ".", "regA", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "info", ".", "regA", ")", "]", ")", ";", "output_addr_const", "(", "file", ",", "info", ".", "symbol", ")", ";", "if", "(", "type", "==", "ADDRESS_GOTOFF", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "type", "==", "ADDRESS_PLT", ")", "{", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}", "else", "if", "(", "type", "==", "ADDRESS_SYMBOLIC_TXT_REL", ")", "{", "if", "(", "info", ".", "offset", "!=", "NULL", "&&", "CONST_INT_P", "(", "info", ".", "offset", ")", "&&", "INTVAL", "(", "info", ".", "offset", ")", ">", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "info", ".", "offset", ")", ";", "}", "fputs", "(", "<STR_LIT>", ",", "file", ")", ";", "}"], "ground_truth": ["else", "if", "(", "type", "==", "ADDRESS_TLS", ")", "{"], "File": "microblaze1", "Func": "print_operand_address", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19383, "Length": 177, "Cover_Rate": 0.427536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumBytes", "=", "(", "int", ")", "MFI", "->", "getStackSize", "(", ")", ";", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "!", "AFI", "->", "hasStackFrame", "(", ")", ")", "{", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "RegInfo", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "RegInfo", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ";"], "File": "Thumb1FrameLowering38", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19384, "Length": 379, "Cover_Rate": 0.6359060402684564, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "AccessSize", "/", "EltSize", ";", "if", "(", "AccessSize", "!=", "EltSize", "*", "NumElts", ")", "return", "<NUM_LIT>", ";", "if", "(", "Idx", "+", "NumElts", ">", "ValueVTs", ".", "size", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "Idx", "+", "<NUM_LIT>", ";", "j", "<", "Idx", "+", "NumElts", ";", "++", "j", ")", "{"], "File": "NVPTXISelLowering (2)1", "Func": "CanMergeParamLoadStoresStartingAt", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19385, "Length": 65, "Cover_Rate": 0.3385416666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isHvxOperation", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "useHVXOps", "(", ")", ")", "return", "false", ";", "auto", "IsHvxTy", "=", "[", "this", "]", "(", "EVT", "Ty", ")", "{", "return", "Ty", ".", "isSimple", "(", ")", "&&", "Subtarget", ".", "isHVXVectorType", "(", "Ty", ".", "getSimpleVT", "(", ")", ",", "true", ")", ";", "}", ";", "auto", "IsHvxOp", "=", "[", "this", "]", "(", "SDValue", "Op", ")", "{", "return", "Op", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", "&&", "Subtarget", ".", "isHVXVectorType", "(", "ty", "(", "Op", ")", ",", "true", ")", ";", "}", ";", "if", "(", "llvm", "::", "any_of", "(", "N", "->", "values", "(", ")", ",", "IsHvxTy", ")", "||", "llvm", "::", "any_of", "(", "N", "->", "ops", "(", ")", ",", "IsHvxOp", ")", ")", "return", "true", ";", "auto", "IsWidenedToHvx", "=", "[", "this", ",", "&", "DAG", "]", "(", "SDValue", "Op", ")", "{", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", "ValTy", "=", "ty", "(", "Op", ")", ";", "return", "ValTy", ".", "isVector", "(", ")", "&&", "shouldWidenToHvx", "(", "ValTy", ",", "DAG", ")", ";", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "IsWidenedToHvx", "(", "SDValue", "(", "N", ",", "i", ")", ")", ")", "return", "true", ";", "}", "return", "llvm", "::", "any_of", "(", "N", "->", "ops", "(", ")", ",", "IsWidenedToHvx", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLoweringHVX (2)", "Func": "isHvxOperation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19386, "Length": 235, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "StringRef", "Val", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ";", "unsigned", "Width", ";", "if", "(", "!", "Val", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Width", ")", ")", "{", "Key", "+=", "<STR_LIT>", ";", "Key", "+=", "Val", ";", "PreferVectorWidthOverride", "=", "Width", ";", "}", "}", "FS", "=", "Key", ".", "slice", "(", "CPU", ".", "size", "(", ")", ",", "CPUFSWidth", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "<ISA_LIT>Subtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ",", "Options", ".", "StackAlignmentOverride", ",", "PreferVectorWidthOverride", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine20", "Func": "getSubtargetImpl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19387, "Length": 123, "Cover_Rate": 0.43617021276595747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InsertNOPsLoadStore", "=", "false", ";", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "(", "Is64Bit", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "if", "(", "!", "IsV9", ")", "UsePopc", "=", "false", ";"], "ground_truth": ["return", "*", "this", ";"], "File": "SparcSubtarget28", "Func": "initializeSubtargetDependencies", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19388, "Length": 49, "Cover_Rate": 0.35251798561151076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "SelectAdd", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectSHL", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectLoad", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectStore", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectSelect", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectTruncate", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectMul", "(", "N", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "SelectZeroExtend", "(", "N", ")", ";"], "File": "HexagonISelDAGToDAG20", "Func": "Select", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19389, "Length": 72, "Cover_Rate": 0.4235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Uses", ".", "push_back", "(", "Extract", ")", ";", "}", "if", "(", "ExtractedElements", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "SDValue", "Vals", "[", "<NUM_LIT>", "]", ";", "if", "(", "TLI", ".", "isOperationLegal", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "InputVector", ")", ";", "auto", "&", "DL", "=", "DAG", ".", "getDataLayout", "(", ")", ";", "EVT", "VecIdxTy", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getVectorIdxTy", "(", "DL", ")", ";", "SDValue", "BottomHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "TopHalf", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cst", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VecIdxTy", ")", ")", ";", "SDValue", "ShAmt", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getShiftAmountTy", "(", "<STR_LIT>", ",", "DL", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BottomHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "BottomHalf", ",", "ShAmt", ")", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TopHalf", ")", ";", "Vals", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TopHalf", ",", "ShAmt", ")", ")", ";", "}", "else", "{", "SDValue", "StackPtr", "=", "DAG", ".", "CreateStackTemporary", "(", "InputVector", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Ch", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "InputVector", ",", "StackPtr", ",", "MachinePointerInfo", "(", ")", ")", ";", "EVT", "ElementType", "=", "InputVector", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "EltSize", "=", "ElementType", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "uint64_t", "Offset", "=", "EltSize", "*", "i", ";", "auto", "PtrVT", "=", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "OffsetVal", "=", "DAG", ".", "getConstant", "(", "Offset", ",", "dl", ",", "PtrVT", ")", ";", "SDValue", "ScalarAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "OffsetVal", ")", ";", "Vals", "[", "i", "]", "=", "DAG", ".", "getLoad", "(", "ElementType", ",", "dl", ",", "Ch", ",", "ScalarAddr", ",", "MachinePointerInfo", "(", ")", ")", ";", "}", "}", "for", "(", "SmallVectorImpl", "<", "SDNode", "*", ">", "::", "iterator", "UI", "=", "Uses", ".", "begin", "(", ")", ",", "UE", "=", "Uses", ".", "end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "Extract", "=", "*", "UI", ";", "SDValue", "Idx", "=", "Extract", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["uint64_t", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";"], "File": "X86ISelLowering62", "Func": "combineExtractVectorElt", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19390, "Length": 483, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "VT", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "HasSSE2", "&&", "VT", "==", "<STR_LIT>", ")", "return", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "getTargetShuffleNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V1", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "V2", ")", ",", "DAG", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "getMOVLowToHigh", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19391, "Length": 102, "Cover_Rate": 0.6710526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Results", ".", "push_back", "(", "lowerFP_TO_<ISA_LIT>NT", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ")", ";", "return", ";", "}", "SDValue", "Result", ";", "if", "(", "expandFP_TO_<ISA_LIT>NT", "(", "N", ",", "Result", ",", "DAG", ")", ")", "Results", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDValue", "RES", "=", "LowerSDIVREM", "(", "Op", ",", "DAG", ")", ";", "Results", ".", "push_back", "(", "RES", ")", ";", "Results", ".", "push_back", "(", "RES", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDValue", "Op", "=", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "LowerUDIVREM64", "(", "Op", ",", "DAG", ",", "Results", ")", ";"], "ground_truth": ["break", ";"], "File": "R600ISelLowering (2)1", "Func": "ReplaceNodeResults", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19392, "Length": 115, "Cover_Rate": 0.5021834061135371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "addRegisterClass", "(", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "}", "computeRegisterProperties", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "MVTPtr", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Custom", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "Expand", ")", ";", "for", "(", "auto", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "for", "(", "auto", "CC", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setCondCodeAction", "(", "CC", ",", "T", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "for", "(", "auto", "Op", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Legal", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "<STR_LIT>", ",", "T", ",", "Expand", ")", ";", "setLoadExtAction", "(", "<STR_LIT>", ",", "T", ",", "<STR_LIT>", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "T", ",", "<STR_LIT>", ",", "Expand", ")", ";", "}"], "ground_truth": ["for", "(", "auto", "T", ":", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ")", "{"], "File": "WebAssemblyISelLowering20", "Func": "WebAssemblyTargetLowering", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19393, "Length": 291, "Cover_Rate": 0.32955832389580975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "DescAddr", "=", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDValue", "FuncTLVGet", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "DL", ",", "Chain", ",", "DescAddr", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "Chain", "=", "FuncTLVGet", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "F", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "F", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setAdjustsStack", "(", "true", ")", ";", "auto", "TRI", "=", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", "*", "F", ".", "getFunction", "(", ")", ")", "->", "getRegisterInfo", "(", ")", ";", "auto", "ARI", "=", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "TRI", ")", ";", "const", "uint32_t", "*", "Mask", "=", "ARI", "->", "getTLSCallPreservedMask", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "DescAddr", ",", "SDValue", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Chain", ",", "FuncTLVGet", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getRegisterMask", "(", "Mask", ")", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "ARMISelLowering108", "Func": "LowerGlobalTLSAddressDarwin", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19394, "Length": 233, "Cover_Rate": 0.823321554770318, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IntelInstPrinter", "::", "printU8Imm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "Op", ")", ".", "isExpr", "(", ")", ")", "return", "MI", "->", "getOperand", "(", "Op", ")", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "O", "<<", "formatImm", "(", "MI", "->", "getOperand", "(", "Op", ")", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86IntelInstPrinter", "Func": "printU8Imm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19395, "Length": 70, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_PIC", ")", "{", "if", "(", "GET_CODE", "(", "oldx", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "oldx", ")", "==", "LABEL_REF", ")", "{", "rtx", "ptr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "ptr", ",", "gen_rtx_LO_SUM", "(", "pic_reg", ",", "oldx", ")", ")", ")", ";"], "File": "z8k", "Func": "z8k_legitimize_address", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19396, "Length": 47, "Cover_Rate": 0.6103896103896104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Count", ";", "++", "I", ")", "OS", "<<", "'\\x7'", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend12", "Func": "writeNopData", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19397, "Length": 22, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", "=", "&", "MFParm", ";", "TII", "=", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "BPFMISimplifyPatchable", "Func": "initialize", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19398, "Length": 29, "Cover_Rate": 0.725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "LoReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "HiReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "&", "<STR_LIT>", ";", "int", "FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getMoveF64FrameIndex", "(", "MF", ")", ";", "MachinePointerInfo", "MPI", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "MachineMemOperand", "*", "MMOLo", "=", "MF", ".", "getMachineMemOperand", "(", "MPI", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "MachineMemOperand", "*", "MMOHi", "=", "MF", ".", "getMachineMemOperand", "(", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LoReg", ",", "getKillRegState", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMOLo", ")", ";"], "File": "RISCVISelLowering1", "Func": "emitBuildPairF64Pseudo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19399, "Length": 165, "Cover_Rate": 0.4796511627906977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "return", "SelectIndexedLoad", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectIndexedStore", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectFrameIndex", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "ConstantToRegisterExpand", "(", "N", ",", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "SelectTargetGlobalAddressforADD", "(", "N", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "return", "SelectCompare", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "return", "SelectConditionalBranch", "(", "N", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";"], "ground_truth": ["unsigned", "char", "TargetFlags", "=", "<STR_LIT>", ";"], "File": "FISCISelDAGToDAG", "Func": "Select", "Target": "FISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19400, "Length": 164, "Cover_Rate": 0.4089775561097257, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "BPFMCCodeEmitter17", "Func": "BPFMCCodeEmitter", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19401, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "isMOVLMask", "(", "M", ",", "VT", ")", "||", "isSHUFPMask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX", "(", ")", ")", "||", "isPSHUFDMask", "(", "M", ",", "VT", ")", "||", "isPSHUFHWMask", "(", "M", ",", "VT", ")", "||", "isPSHUFLWMask", "(", "M", ",", "VT", ")", "||", "isPALIGNRMask", "(", "M", ",", "VT", ",", "Subtarget", ")", "||", "isUNPCKLMask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", "||", "isUNPCKHMask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", "||", "isUNPCKL_v_undef_Mask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", "||", "isUNPCKH_v_undef_Mask", "(", "M", ",", "VT", ",", "Subtarget", "->", "hasAVX2", "(", ")", ")", ")", ";"], "File": "X86ISelLowering114", "Func": "isShuffleMaskLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19402, "Length": 139, "Cover_Rate": 0.879746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_<ISA_LIT>_HSA_GLOBAL", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)", "Func": "getHSADataGlobalProgramSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19403, "Length": 25, "Cover_Rate": 0.7352941176470589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "performFirstTrueTestVectorCombine", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "assert", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSVE", "(", ")", "||", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "SetCC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "SetCC", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "auto", "*", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Idx", "||", "!", "Idx", "->", "isZero", "(", ")", "||", "SetCC", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Pg", "=", "getPTrue", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "<STR_LIT>", ")", ";", "return", "getPTest", "(", "DAG", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Pg", ",", "SetCC", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering69", "Func": "performFirstTrueTestVectorCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19404, "Length": 179, "Cover_Rate": 0.9470899470899471, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "EmitCodeEnd", "(", ")", ";", "}", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter100", "Func": "doFinalization", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19405, "Length": 31, "Cover_Rate": 0.31958762886597936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit<ISA_LIT>Adjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "NumBytes", ",", "SAVErr", ",", "SAVEri", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "unsigned", "regFP", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "regFP", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createWindowSave", "(", "nullptr", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "unsigned", "regInRA", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "unsigned", "regOutRA", "=", "RegInfo", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";", "CFIIndex", "=", "MMI", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRegister", "(", "nullptr", ",", "regOutRA", ",", "regInRA", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ";", "if", "(", "NeedsStackRealignment", ")", "{", "int", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MaxAlign", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SparcFrameLowering", "Func": "emitPrologue", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19406, "Length": 225, "Cover_Rate": 0.4174397031539889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "check_use_sfunc_addr", "(", "rtx", "insn", ",", "rtx", "reg", ")", "{", "while", "(", "(", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CODE_LABEL", "||", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", ")", "break", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUENCE", ")", "insn", "=", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "PARALLEL", "||", "get_attr_type", "(", "insn", ")", "!=", "TYPE_SFUNC", ")", "continue", ";", "return", "rtx_equal_p", "(", "extract_sfunc_addr", "(", "insn", ")", ",", "reg", ")", ";"], "ground_truth": ["}"], "File": "sh3", "Func": "check_use_sfunc_addr", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19407, "Length": 109, "Cover_Rate": 0.956140350877193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NodeAddr", "<", "StmtNode", "*", ">", "SA", "=", "AddAslUN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "AddAslMI", "<<", "<STR_LIT>", ")", ";", "NodeList", "UNodeList", ";", "getAllRealUses", "(", "SA", ",", "UNodeList", ")", ";", "for", "(", "auto", "I", "=", "UNodeList", ".", "rbegin", "(", ")", ",", "E", "=", "UNodeList", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "UseNode", "*", ">", "UseUN", "=", "*", "I", ";", "assert", "(", "!", "(", "UseUN", ".", "Addr", "->", "getFlags", "(", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "&&", "<STR_LIT>", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "UseIA", "=", "UseUN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "NodeAddr", "<", "InstrNode", "*", ">>", "(", "UseIA", ",", "*", "DFG", ")", "<<", "<STR_LIT>", ")", ";", "MachineInstr", "*", "UseMI", "=", "UseIA", ".", "Addr", "->", "getCode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "UseMI", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", "<<", "*", "UseMI", "<<", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "UseMID", "=", "UseMI", "->", "getDesc", "(", ")", ";", "assert", "(", "HII", "->", "getAddrMode", "(", "*", "UseMI", ")", "==", "<STR_LIT>", ")", ";", "auto", "UsePos", "=", "MachineBasicBlock", "::", "iterator", "(", "UseMI", ")", ";", "MachineBasicBlock", "::", "instr_iterator", "InsertPt", "=", "UsePos", ".", "getInstrIterator", "(", ")", ";", "short", "NewOpCode", "=", "getBaseWithLongOffset", "(", "*", "UseMI", ")", ";", "assert", "(", "NewOpCode", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "OpStart", ";", "unsigned", "OpEnd", "=", "UseMI", "->", "getNumOperands", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "UseMI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "BB", ",", "InsertPt", ",", "UseMI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "NewOpCode", ")", ")", ";", "if", "(", "UseMID", ".", "mayLoad", "(", ")", ")", "{", "MIB", ".", "add", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "AddAslMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "AddAslMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "ImmOp", ".", "getOffset", "(", ")", ",", "ImmOp", ".", "getTargetFlags", "(", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "UseMID", ".", "mayStore", "(", ")", ")", "{", "MIB", ".", "add", "(", "AddAslMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "AddAslMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "GlobalValue", "*", "GV", "=", "ImmOp", ".", "getGlobal", "(", ")", ";", "MIB", ".", "addGlobalAddress", "(", "GV", ",", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "ImmOp", ".", "getOffset", "(", ")", ",", "ImmOp", ".", "getTargetFlags", "(", ")", ")", ";", "MIB", ".", "add", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "OpStart", "=", "<NUM_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "OpStart", ";", "i", "<", "OpEnd", ";", "++", "i", ")", "MIB", ".", "add", "(", "UseMI", "->", "getOperand", "(", "i", ")", ")", ";"], "ground_truth": ["Deleted", ".", "insert", "(", "UseMI", ")", ";"], "File": "HexagonOptAddrMode2", "Func": "changeAddAsl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19408, "Length": 509, "Cover_Rate": 0.9408502772643254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "countMCSymbolRefExpr", "(", "const", "MCExpr", "*", "Expr", ")", "{", "if", "(", "isa", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "const", "MCBinaryExpr", "*", "BExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "return", "countMCSymbolRefExpr", "(", "BExpr", "->", "getLHS", "(", ")", ")", "+", "countMCSymbolRefExpr", "(", "BExpr", "->", "getRHS", "(", ")", ")", ";", "if", "(", "const", "MCUnaryExpr", "*", "UExpr", "=", "dyn_cast", "<", "MCUnaryExpr", ">", "(", "Expr", ")", ")", "return", "countMCSymbolRefExpr", "(", "UExpr", "->", "getSubExpr", "(", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsAsmParser (2)4", "Func": "countMCSymbolRefExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19409, "Length": 85, "Cover_Rate": 0.9883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPostIndReg", "(", ")", "const", "{"], "ground_truth": ["return", "Kind", "==", "k_PostIndReg", ";"], "File": "MSP430AsmParser", "Func": "isPostIndReg", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19410, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "The<ISA_LIT>Target", ")", ";"], "ground_truth": ["RegisterAsmInfo", "<", "<ISA_LIT>TargetAsmInfo", ">", "Y", "(", "The<ISA_LIT>Target", ")", ";"], "File": "SystemZTargetMachine16", "Func": "LLVMInitializeSystemZTarget", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19411, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GlobalBase", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "RelAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "AbsAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GlobalBase", ",", "RelAddr", ")", ";"], "ground_truth": ["return", "DAG", ".", "getLoad", "(", "getPointerTy", "(", ")", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "AbsAddr", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering59", "Func": "LowerGlobalAddress", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19412, "Length": 82, "Cover_Rate": 0.3744292237442922, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "ExtraLoadRequired", "=", "Subtarget", ".", "GVRequiresExtraLoad", "(", "GV", ",", "getTargetMachine", "(", ")", ",", "false", ")", ";", "SDValue", "Result", ";", "if", "(", "!", "IsPic", "&&", "!", "ExtraLoadRequired", ")", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "char", "OpFlags", "=", "<NUM_LIT>", ";", "if", "(", "ExtraLoadRequired", ")", "OpFlags", "=", "<STR_LIT>", ";", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}"], "ground_truth": ["Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "File": "SystemZISelLowering101", "Func": "LowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19413, "Length": 99, "Cover_Rate": 0.396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "size", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "==", "<NUM_LIT>", "&&", "align", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "align", "*=", "(", "<NUM_LIT>", "<<", "size", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["break", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD1DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19414, "Length": 121, "Cover_Rate": 0.3601190476190476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "FailsVerification", ")", ";", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "HII", "=", "HST", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "HST", ".", "getRegisterInfo", "(", ")", ";", "auto", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "auto", "*", "AA", "=", "&", "getAnalysis", "<", "AAResultsWrapperPass", ">", "(", ")", ".", "getAAResults", "(", ")", ";", "auto", "*", "MBPI", "=", "&", "getAnalysis", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "if", "(", "EnableGenAllInsnClass", ")", "HII", "->", "genAllInsnTimingClasses", "(", "MF", ")", ";", "bool", "MinOnly", "=", "Minimal", "||", "DisablePacketizer", "||", "!", "HST", ".", "usePackets", "(", ")", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "<ISA_LIT>PacketizerList", "Packetizer", "(", "MF", ",", "MLI", ",", "AA", ",", "MBPI", ",", "MinOnly", ")", ";", "assert", "(", "Packetizer", ".", "getResourceTracker", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "&", "MB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "llvm", "::", "make_early_inc_range", "(", "MB", ")", ")", "if", "(", "MI", ".", "isKill", "(", ")", ")", "MB", ".", "erase", "(", "&", "MI", ")", ";", "}", "if", "(", "HST", ".", "isTinyCoreWithDuplex", "(", ")", ")", "HII", "->", "translateInstrsForDup", "(", "MF", ",", "true", ")", ";", "for", "(", "auto", "&", "MB", ":", "MF", ")", "{", "auto", "Begin", "=", "MB", ".", "begin", "(", ")", ",", "End", "=", "MB", ".", "end", "(", ")", ";", "while", "(", "Begin", "!=", "End", ")", "{", "MachineBasicBlock", "::", "iterator", "RB", "=", "Begin", ";"], "ground_truth": ["while", "(", "RB", "!=", "End", "&&", "HII", "->", "isSchedulingBoundary", "(", "*", "RB", ",", "&", "MB", ",", "MF", ")", ")", "++", "RB", ";"], "File": "HexagonVLIWPacketizer11", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19415, "Length": 270, "Cover_Rate": 0.7479224376731302, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "aarch64", ",", "true", ">", "X", "(", "The<ISA_LIT>Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64TargetInfo10", "Func": "LLVMInitializeAArch64TargetInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19416, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "unsigned", "Align", "=", "LD", "->", "getAlignment", "(", ")", ";", "unsigned", "PrefAlign", "=", "TD", "->", "getPrefTypeAlignment", "(", "ResVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "Align", "<", "PrefAlign", ")", "{", "return", ";", "}", "EVT", "EltVT", "=", "ResVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumElts", "=", "ResVT", ".", "getVectorNumElements", "(", ")", ";", "bool", "NeedTrunc", "=", "false", ";", "if", "(", "EltVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "EltVT", "=", "<STR_LIT>", ";", "NeedTrunc", "=", "true", ";", "}", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "SDVTList", "LdResVTs", ";", "switch", "(", "NumElts", ")", "{", "default", ":", "return", ";", "case", "<NUM_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "LdResVTs", "=", "DAG", ".", "getVTList", "(", "EltVT", ",", "EltVT", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "{", "Opcode", "=", "<STR_LIT>", ";", "EVT", "ListVTs", "[", "]", "=", "{", "EltVT", ",", "EltVT", ",", "EltVT", ",", "EltVT", ",", "<STR_LIT>", "}", ";", "LdResVTs", "=", "DAG", ".", "getVTList", "(", "ListVTs", ")", ";", "break", ";", "}", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "OtherOps", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "OtherOps", ".", "push_back", "(", "DAG", ".", "getIntPtrConstant", "(", "LD", "->", "getExtensionType", "(", ")", ",", "DL", ")", ")", ";"], "ground_truth": ["SDValue", "NewLD", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opcode", ",", "DL", ",", "LdResVTs", ",", "OtherOps", ",", "LD", "->", "getMemoryVT", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", ")", ";"], "File": "NVPTXISelLowering69", "Func": "ReplaceLoadVector", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19417, "Length": 239, "Cover_Rate": 0.48975409836065575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ConstantExpr", "::", "getIntToPtr", "(", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "IRB", ".", "getContext", "(", ")", ")", ",", "Offset", ")", ",", "Type", "::", "getInt8PtrTy", "(", "IRB", ".", "getContext", "(", ")", ")", "->", "getPointerTo", "(", "AddressSpace", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)6", "Func": "SegmentOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19418, "Length": 41, "Cover_Rate": 0.6949152542372882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "addr_cost", "->", "register_offset", ";", "}", "}", "switch", "(", "info", ".", "type", ")", "{", "case", "ADDRESS_LO_SUM", ":", "case", "ADDRESS_SYMBOLIC", ":", "case", "ADDRESS_REG_IMM", ":", "cost", "+=", "addr_cost", "->", "imm_offset", ";", "break", ";", "case", "ADDRESS_REG_WB", ":", "if", "(", "c", "==", "PRE_INC", "||", "c", "==", "PRE_DEC", "||", "c", "==", "PRE_MODIFY", ")", "cost", "+=", "addr_cost", "->", "pre_modify", ";", "else", "if", "(", "c", "==", "POST_INC", "||", "c", "==", "POST_DEC", "||", "c", "==", "POST_MODIFY", ")", "cost", "+=", "addr_cost", "->", "post_modify", ";", "else", "gcc_unreachable", "(", ")", ";", "break", ";", "case", "ADDRESS_REG_REG", ":", "cost", "+=", "addr_cost", "->", "register_offset", ";", "break", ";", "case", "ADDRESS_REG_SXTW", ":", "cost", "+=", "addr_cost", "->", "register_sextend", ";", "break", ";", "case", "ADDRESS_REG_UXTW", ":", "cost", "+=", "addr_cost", "->", "register_zextend", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["if", "(", "info", ".", "shift", ">", "<NUM_LIT>", ")", "{"], "File": "aarch64", "Func": "aarch64_address_cost", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19419, "Length": 131, "Cover_Rate": 0.40307692307692305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MMOFlags", "=", "Subtarget", ".", "hasInvariantFunctionDescriptors", "(", ")", "?", "MachineMemOperand", "::", "MOInvariant", ":", "MachineMemOperand", "::", "MONone", ";", "MachinePointerInfo", "MPI", "(", "CS", "?", "CS", "->", "getCalledValue", "(", ")", ":", "nullptr", ")", ";", "SDValue", "LoadFuncPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "Callee", ",", "MPI", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "PtrOff", ")", ";", "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "AddPtr", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Callee", ",", "TOCOff", ")", ";", "SDValue", "TOCPtr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LDChain", ",", "AddTOC", ",", "MPI", ".", "getWithOffset", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "MMOFlags", ")", ";", "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "TOCVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "TOCPtr", ",", "InFlag", ")", ";", "Chain", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "hasNest", ")", "{", "SDValue", "EnvVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "LoadEnvPtr", ",", "InFlag", ")", ";", "Chain", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "LoadFuncPtr", ";", "MTCTROps", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "makeArrayRef", "(", "MTCTROps", ",", "InFlag", ".", "getNode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "NodeTys", ".", "push_back", "(", "<STR_LIT>", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "CallOpc", "=", "<STR_LIT>", ";", "Callee", ".", "setNode", "(", "nullptr", ")", ";"], "ground_truth": ["if", "(", "isSVR4ABI", "&&", "is<ISA_LIT>64", "&&", "!", "isELFv2ABI", "&&", "!", "hasNest", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ")", ";"], "File": "PPCISelLowering10", "Func": "PrepareCall", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19420, "Length": 374, "Cover_Rate": 0.35926993275696445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Use", "=", "false", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "MO", ".", "isUse", "(", ")", ")", "Use", "=", "true", ";"], "File": "SILowerI1Copies1", "Func": "instrDefsUsesSCC", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19421, "Length": 47, "Cover_Rate": 0.5949367088607594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gcc_assert", "(", "DECL_P", "(", "fun", ")", ")", ";", "result", "=", "DECL_RESULT", "(", "fun", ")", ";", "}", "else", "result", "=", "TREE_TYPE", "(", "fntype", ")", ";", "if", "(", "result", "&&", "aggregate_value_p", "(", "result", ",", "fntype", ")", ")", "{", "if", "(", "!", "TYPE_P", "(", "result", ")", ")", "result", "=", "TREE_TYPE", "(", "result", ")", ";", "result", "=", "build_pointer_type", "(", "result", ")", ";", "rs6000_parm_needs_stack", "(", "args_so_far", ",", "result", ")", ";", "}", "if", "(", "incoming", ")", "{", "tree", "parm", ";", "for", "(", "parm", "=", "DECL_ARGUMENTS", "(", "fun", ")", ";", "parm", "&&", "parm", "!=", "void_list_node", ";", "parm", "=", "TREE_CHAIN", "(", "parm", ")", ")", "if", "(", "rs6000_parm_needs_stack", "(", "args_so_far", ",", "TREE_TYPE", "(", "parm", ")", ")", ")", "return", "true", ";", "}", "else", "{", "function_args_iterator", "args_iter", ";", "tree", "arg_type", ";", "FOREACH_FUNCTION_ARGS", "(", "fntype", ",", "arg_type", ",", "args_iter", ")", "if", "(", "rs6000_parm_needs_stack", "(", "args_so_far", ",", "arg_type", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "powerpcspe", "Func": "rs6000_function_parms_need_stack", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19422, "Length": 144, "Cover_Rate": 0.6075949367088608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInst", "I", ";", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Temp", "=", "Reg1", ";", "Reg1", "=", "Reg2", ";", "Reg2", "=", "Temp", ";", "}"], "ground_truth": ["I", ".", "setOpcode", "(", "Opcode", ")", ";"], "File": "MipsAsmPrinter (2)1", "Func": "EmitInstrRegReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19423, "Length": 31, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "getPostRAMutations", "(", "std", "::", "vector", "<", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">>", "&", "Mutations", ")", "const", "{"], "ground_truth": ["Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "MemOpClusterMutation", ">", "(", "&", "InstrInfo", ")", ")", ";"], "File": "AMDGPUSubtarget111", "Func": "getPostRAMutations", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19424, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasOp1", "(", "unsigned", "Opc", ")", "const", "{", "return", "OpSet1", ".", "count", "(", "Opc", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PPCMacroFusion3", "Func": "hasOp1", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19425, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Disp", "<<", "'\\n'", "<<", "<STR_LIT>", ";", "if", "(", "GV", ")", "GV", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "CP", ")", "CP", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "'\\n'", "<<", "<STR_LIT>", ";", "if", "(", "ES", ")", "dbgs", "(", ")", "<<", "ES", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "if", "(", "MCSym", ")", "dbgs", "(", ")", "<<", "MCSym", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "JT", "<<", "<STR_LIT>", "<<", "Alignment", ".", "value", "(", ")", "<<", "'\\n'", ";"], "File": "X86ISelDAGToDAG1", "Func": "dump", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19426, "Length": 118, "Cover_Rate": 0.502127659574468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "rs6000_expand_extract_even", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ";", "vec_perm_builder", "perm", "(", "nelt", ",", "nelt", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "i", "++", ")", "perm", ".", "quick_push", "(", "i", "*", "<NUM_LIT>", ")", ";"], "File": "rs6000", "Func": "rs6000_expand_extract_even", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19427, "Length": 63, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "<<", "<STR_LIT>", "<<", "Imm", "<<", "<STR_LIT>", ")", ";", "MFI", ".", "setWAReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Imm", ")", ";", "}", "unsigned", "NumVRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ";", "unsigned", "NumStackRegs", "=", "<NUM_LIT>", ";", "unsigned", "CurReg", "=", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ";", "for", "(", "unsigned", "VRegIdx", "=", "<NUM_LIT>", ";", "VRegIdx", "<", "NumVRegs", ";", "++", "VRegIdx", ")", "{", "Register", "VReg", "=", "Register", "::", "index2VirtReg", "(", "VRegIdx", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "VReg", ")", ")", "continue", ";", "if", "(", "MFI", ".", "isVRegStackified", "(", "VReg", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", "<<", "(", "INT32_MIN", "|", "NumStackRegs", ")", "<<", "<STR_LIT>", ")", ";", "MFI", ".", "setWAReg", "(", "VReg", ",", "INT32_MIN", "|", "NumStackRegs", "++", ")", ";", "continue", ";", "}", "if", "(", "MFI", ".", "getWAReg", "(", "VReg", ")", "==", "<ISA_LIT>FunctionInfo", "::", "UnusedReg", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", "<<", "CurReg", "<<", "<STR_LIT>", ")", ";", "MFI", ".", "setWAReg", "(", "VReg", ",", "CurReg", "++", ")", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyRegNumbering11", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19428, "Length": 215, "Cover_Rate": 0.6869009584664537, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSupported", "(", ")", "const", "{", "return", "Supported", ";"], "ground_truth": ["}"], "File": "PPCMacroFusion", "Func": "isSupported", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19429, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "src", "=", "pIsland", ".", "getParent", "(", ")", "->", "getSection", "(", ")", ".", "addr", "(", ")", "+", "pIsland", ".", "offset", "(", ")", "+", "pIsland", ".", "size", "(", ")", ";", "if", "(", "isValidForADRP", "(", "src", ",", "dest", ")", ")", "{", "m_pData", "=", "ADRP_TEMPLATE", ";", "m_Name", "=", "<STR_LIT>", ";", "m_Size", "=", "sizeof", "(", "ADRP_TEMPLATE", ")", ";", "getFixupList", "(", ")", ".", "clear", "(", ")", ";"], "ground_truth": ["addFixup", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "llvm", "::", "ELF", "::", "R_AARCH64_ADR_PREL_PG_HI21", ")", ";"], "File": "AArch64LongBranchStub", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19430, "Length": 75, "Cover_Rate": 0.44642857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "create<ISA_LIT>AsmBackend", "(", "Target", "const", "&", "T", ",", "MCRegisterInfo", "const", "&", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";", "return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "OSABI", ",", "CPU", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmBackend1", "Func": "createHexagonAsmBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19431, "Length": 53, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeStoreI64", "(", "MCInst", "&", "Inst", ",", "uint64_t", "insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", ",", "Decoder", ",", "false", ",", "DecodeI64RegisterClass", ")", ";"], "ground_truth": ["}"], "File": "VEDisassembler", "Func": "DecodeStoreI64", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19432, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "ar7_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "c4x_arn_reg_operand", "(", "op", ",", "mode", ",", "AR7_REGNO", ")", ";"], "File": "c4x1", "Func": "ar7_reg_operand", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 19433, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MBB", ".", "isEHPad", "(", ")", ")", "{", "Changed", "=", "true", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "if", "(", "InsertPos", "->", "isEHLabel", "(", ")", ")", "++", "InsertPos", ";", "Register", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "MBB", ".", "begin", "(", ")", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare1", "Func": "addCatches", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19434, "Length": 71, "Cover_Rate": 0.5338345864661654, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "CS1Spilled", "=", "false", ";", "bool", "LRSpilled", "=", "false", ";", "unsigned", "NumGPRSpills", "=", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UnspilledCS1GPRs", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "UnspilledCS2GPRs", ";", "const", "<ISA_LIT>BaseRegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "<ISA_LIT>BaseRegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FramePtr", "=", "RegInfo", "->", "getFrameRegister", "(", "MF", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", "&&", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "if", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "if", "(", "AFI", "->", "getVarArgsRegSaveSize", "(", ")", ">", "<NUM_LIT>", ")", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "unsigned", "StackSize", "=", "estimateStackSize", "(", "MF", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "StackSize", ">", "<NUM_LIT>", ")", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", ")", "MF", ".", "getRegInfo", "(", ")", ".", "setPhysRegUsed", "(", "RegInfo", "->", "getBaseRegister", "(", ")", ")", ";", "const", "unsigned", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "CSRegs", "[", "i", "]", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSRegs", "[", "i", "]", ";", "bool", "Spilled", "=", "false", ";", "if", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "{", "Spilled", "=", "true", ";", "CanEliminateFrame", "=", "false", ";", "}", "else", "{", "for", "(", "const", "unsigned", "*", "Aliases", "=", "RegInfo", "->", "getAliasSet", "(", "Reg", ")", ";", "*", "Aliases", ";", "++", "Aliases", ")", "{", "if", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "*", "Aliases", ")", ")", "{", "Spilled", "=", "true", ";", "CanEliminateFrame", "=", "false", ";", "}", "}", "}", "if", "(", "!", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "continue", ";", "if", "(", "Spilled", ")", "{", "NumGPRSpills", "++", ";", "if", "(", "!", "STI", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "Reg", "==", "<STR_LIT>", ")", "LRSpilled", "=", "true", ";", "CS1Spilled", "=", "true", ";", "continue", ";", "}", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", ":", "LRSpilled", "=", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CS1Spilled", "=", "true", ";", "break", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "ARMFrameLowering88", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19435, "Length": 431, "Cover_Rate": 0.352124183006536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{"], "ground_truth": ["bool", "NeedsWinCFI", "=", "needsWinCFI", "(", "MF", ")", ";"], "File": "AArch64FrameLowering12", "Func": "assignCalleeSavedSpillSlots", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19436, "Length": 33, "Cover_Rate": 0.5689655172413793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "builtin_description", "*", "d", ";", "size_t", "i", ";", "*", "expandedp", "=", "true", ";", "switch", "(", "fcode", ")", "{", "case", "PAIRED_BUILTIN_STX", ":", "return", "paired_expand_stv_builtin", "(", "CODE_FOR_paired_stx", ",", "exp", ")", ";", "case", "PAIRED_BUILTIN_LX", ":", "return", "paired_expand_lv_builtin", "(", "CODE_FOR_paired_lx", ",", "exp", ",", "target", ")", ";", "default", ":", "break", ";", "}", "d", "=", "bdesc_paired_preds", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "bdesc_paired_preds", ")", ";", "i", "++", ",", "d", "++", ")", "if", "(", "d", "->", "code", "==", "fcode", ")", "return", "paired_expand_predicate_builtin", "(", "d", "->", "icode", ",", "exp", ",", "target", ")", ";", "*", "expandedp", "=", "false", ";", "return", "NULL_RTX", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "paired_expand_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19437, "Length": 100, "Cover_Rate": 0.7092198581560284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionProperties", "getRequiredProperties", "(", ")", "const", "override", "{"], "ground_truth": ["return", "MachineFunctionProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ";"], "File": "M680x0ExpandPseudo", "Func": "getRequiredProperties", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19438, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformLOADCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "EVT", "RegVT", "=", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "MemVT", "=", "Ld", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "dl", "(", "Ld", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "<STR_LIT>", "Ext", "=", "Ld", "->", "getExtensionType", "(", ")", ";", "bool", "Fast", ";", "unsigned", "AddressSpace", "=", "Ld", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Alignment", "=", "Ld", "->", "getAlignment", "(", ")", ";", "if", "(", "RegVT", ".", "is256BitVector", "(", ")", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "Ext", "==", "<STR_LIT>", "&&", "TLI", ".", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "RegVT", ",", "AddressSpace", ",", "Alignment", ",", "&", "Fast", ")", "&&", "!", "Fast", ")", "{", "unsigned", "NumElems", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElems", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Ptr", "=", "Ld", "->", "getBasePtr", "(", ")", ";", "SDValue", "Increment", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "TLI", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MemVT", ".", "getScalarType", "(", ")", ",", "NumElems", "/", "<NUM_LIT>", ")", ";", "SDValue", "Load1", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "Alignment", ")", ";", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "Increment", ")", ";", "SDValue", "Load2", "=", "DAG", ".", "getLoad", "(", "HalfVT", ",", "dl", ",", "Ld", "->", "getChain", "(", ")", ",", "Ptr", ",", "Ld", "->", "getPointerInfo", "(", ")", ",", "Ld", "->", "isVolatile", "(", ")", ",", "Ld", "->", "isNonTemporal", "(", ")", ",", "Ld", "->", "isInvariant", "(", ")", ",", "std", "::", "min", "(", "<NUM_LIT>", ",", "Alignment", ")", ")", ";", "SDValue", "TF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Load1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Load2", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "NewVec", "=", "DAG", ".", "getUNDEF", "(", "RegVT", ")", ";"], "ground_truth": ["NewVec", "=", "Insert128BitVector", "(", "NewVec", ",", "Load1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering149", "Func": "PerformLOADCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19439, "Length": 402, "Cover_Rate": 0.8933333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getStOpcode", "(", "unsigned", "StSize", ",", "bool", "IsThumb1", ",", "bool", "IsThumb2", ")", "{", "if", "(", "StSize", ">=", "<NUM_LIT>", ")", "return", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "IsThumb1", ")", "return", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "IsThumb2", ")", "return", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "return", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "StSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)", "Func": "getStOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19440, "Length": 107, "Cover_Rate": 0.8294573643410853, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__a", ">", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcgtzd_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19441, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "int64_t", "Amount", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Amount", "=", "RoundUpToAlignment", "(", "Amount", ",", "Align", ")", ";", "if", "(", "!", "IsDestroy", ")", "Amount", "=", "-", "Amount", ";", "if", "(", "CalleePopAmount", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Amount", ">", "-", "<NUM_LIT>", "&&", "Amount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", ",", "<STR_LIT>", ",", "Amount", ")", ";", "}", "}", "else", "if", "(", "CalleePopAmount", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "CalleePopAmount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", ",", "<STR_LIT>", ",", "-", "CalleePopAmount", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering1", "Func": "eliminateCallFramePseudoInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19442, "Length": 112, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpmaxnm_f32", "(", "float32x2_t", "a", ",", "float32x2_t", "b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_smaxpv2sf", "(", "a", ",", "b", ")", ";"], "File": "arm", "Func": "neon2_vpmaxnm_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19443, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstLower", "::", "Lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MCOperand", "MCOp", "=", "LowerOperand", "(", "MO", ")", ";", "if", "(", "MCOp", ".", "isValid", "(", ")", ")", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}"], "ground_truth": ["}"], "File": "LC3bMCInstLower", "Func": "Lower", "Target": "LC3b", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19444, "Length": 87, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmulq_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ")", "{", "return", "__builtin_mve_vmulq_fv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmulq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19445, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Use", "->", "isMachineOpcode", "(", ")", ")", "{", "const", "TargetInstrDesc", "&", "TID", "=", "TII", "->", "get", "(", "Use", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "true", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "return", "true", ";", "return", "TII", "->", "isFpMLxInstruction", "(", "Opcode", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelDAGToDAG46", "Func": "hasNoVMLxHazardUse", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19446, "Length": 70, "Cover_Rate": 0.43209876543209874, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printThumbITMask", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter27", "Func": "printThumbITMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19447, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vstrdq_scatter_shifted_offset_p_s64", "(", "int64_t", "*", "__base", ",", "uint64x2_t", "__offset", ",", "int64x2_t", "__value", ",", "mve_pred16_t", "__p", ")", "{", "__builtin_mve_vstrdq_scatter_shifted_offset_p_sv2di", "(", "(", "__builtin_neon_di", "*", ")", "__base", ",", "__offset", ",", "__value", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrdq_scatter_shifted_offset_p_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19448, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "uint8_t", "OSABI", ",", "bool", "Is64Bit", ")", ":", "MCAsmBackend", "(", ")", ",", "OSABI", "(", "OSABI", ")", ",", "Is64Bit", "(", "Is64Bit", ")", "{"], "ground_truth": ["}"], "File": "RISCVAsmBackend10", "Func": "RISCVAsmBackend", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19449, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addu32MustExtOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "addImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "addu32MustExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19450, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "size_t", "Reg", "=", "<NUM_LIT>", ";", "Reg", "<", "getNumRegs", "(", ")", ";", "Reg", "++", ")", "{", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isRegisterReservedByUser", "(", "Reg", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "}", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";"], "File": "RISCVRegisterInfo16", "Func": "getReservedRegs", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19451, "Length": 70, "Cover_Rate": 0.3977272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildVectorSDNode", "*", "BVN0", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N0", "->", "getOperand", "(", "i", ")", ")", ";", "BuildVectorSDNode", "*", "BVN1", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "N1", "->", "getOperand", "(", "j", ")", ")", ";", "if", "(", "!", "BVN0", "||", "!", "BVN1", ")", "continue", ";", "bool", "FoundMatch", "=", "true", ";", "for", "(", "unsigned", "k", "=", "<NUM_LIT>", ";", "k", "<", "VT", ".", "getVectorNumElements", "(", ")", ";", "++", "k", ")", "{", "ConstantSDNode", "*", "CN0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN0", "->", "getOperand", "(", "k", ")", ")", ";", "ConstantSDNode", "*", "CN1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN1", "->", "getOperand", "(", "k", ")", ")", ";", "if", "(", "!", "CN0", "||", "!", "CN1", "||", "CN0", "->", "getZExtValue", "(", ")", "!=", "(", "BitMask", "&", "~", "CN1", "->", "getZExtValue", "(", ")", ")", ")", "{", "FoundMatch", "=", "false", ";", "break", ";", "}", "}", "if", "(", "FoundMatch", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SDValue", "(", "BVN0", ",", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", "-", "i", ")", ",", "N1", "->", "getOperand", "(", "<NUM_LIT>", "-", "j", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "tryCombineToBSL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19452, "Length": 184, "Cover_Rate": 0.5183098591549296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", ";", "unsigned", "FramePtr", "=", "RI", ".", "getFrameRegister", "(", "MF", ")", ";", "assert", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", "llvm", "::", "emitT2RegPlusImmediate", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "*", "AII", ")", ";", "else", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "llvm", "::", "emitThumbRegPlusImmediate", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "*", "AII", ",", "RI", ")", ";", "else", "llvm", "::", "emit<ISA_LIT>RegPlusImmediate", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "*", "AII", ")", ";", "if", "(", "!", "RI", ".", "needsStackRealignment", "(", "MF", ")", ")", "return", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", ";", "unsigned", "bicOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "bicOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "MaxAlign", "-", "<NUM_LIT>", ")", ")", ")", ";"], "File": "ARMISelLowering152", "Func": "EmitBasePointerRecalculation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19453, "Length": 244, "Cover_Rate": 0.6630434782608695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "(", "(", "__v2du", ")", "__A", "+", "(", "__v2du", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "emmintrin", "Func": "_mm_add_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19454, "Length": 17, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "RHSDef", "=", "getDefIgnoringCopies", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "CmpInst", "::", "Predicate", "P", "=", "(", "CmpInst", "::", "Predicate", ")", "Predicate", ".", "getPredicate", "(", ")", ";", "const", "<STR_LIT>", "CC", "=", "changeICMPPredTo<ISA_LIT>CC", "(", "P", ")", ";", "if", "(", "IsCMN", "(", "LHSDef", ",", "CC", ")", ")", "return", "emitCMN", "(", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", ",", "MIRBuilder", ")", ";", "if", "(", "IsCMN", "(", "RHSDef", ",", "CC", ")", ")", "return", "emitCMN", "(", "LHS", ",", "RHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "MIRBuilder", ")", ";", "if", "(", "!", "isUnsignedICMPPred", "(", "P", ")", "&&", "LHSDef", "&&", "LHSDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_AND", ")", "{", "auto", "ValAndVReg", "=", "getConstantVRegValWithLookThrough", "(", "RHS", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "ValAndVReg", "||", "ValAndVReg", "->", "Value", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "return", "emitTST", "(", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "LHSDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MIRBuilder", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector10", "Func": "tryFoldIntegerCompare", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19455, "Length": 166, "Cover_Rate": 0.4715909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "p", "=", "__DTOR_LIST__", "+", "<NUM_LIT>", ";", "*", "p", ";", "p", "++", ")", "(", "*", "p", ")", "(", ")", ";"], "ground_truth": ["}"], "File": "initfini1", "Func": "__do_global_dtors", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19456, "Length": 22, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Int32Ty", "=", "IRB", ".", "getInt32Ty", "(", ")", ";", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "M", ".", "getOrInsertGlobal", "(", "Name", ",", "Int32Ty", ")", ")", ";"], "ground_truth": ["if", "(", "!", "GV", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", ")", "+", "Name", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj1", "Func": "getGlobalVariableI32", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19457, "Length": 43, "Cover_Rate": 0.38392857142857145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "BP", ")", ")", "{", "MinGPR", "=", "std", "::", "min", "<", "unsigned", ">", "(", "MinGPR", ",", "BP", ")", ";", "HasGPSaveArea", "=", "true", ";", "}", "}", "if", "(", "HasGPSaveArea", "||", "HasG8SaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "GPRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "GPRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "G8Regs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "G8Regs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "unsigned", "MinReg", "=", "std", "::", "min", "<", "unsigned", ">", "(", "TRI", "->", "getEncodingValue", "(", "MinGPR", ")", ",", "TRI", "->", "getEncodingValue", "(", "MinG8R", ")", ")", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "MinReg", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "else", "{", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "MinReg", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "}", "if", "(", "spillsCR", "(", "MF", ")", "&&", "!", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "(", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "Reg", "==", "<STR_LIT>", ")", "||", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "&&", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", ")", ")", "{", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "}", "LowerBound", "-=", "<NUM_LIT>", ";", "}", "if", "(", "HasVRSAVESaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "MFI", ".", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "}", "LowerBound", "-=", "<NUM_LIT>", ";", "}", "if", "(", "HasVRSaveArea", ")", "{", "assert", "(", "LowerBound", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "LowerBound", "&=", "~", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "VRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["int", "FI", "=", "VRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";"], "File": "PPCFrameLowering5", "Func": "processFunctionBeforeFrameFinalized", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19458, "Length": 480, "Cover_Rate": 0.35424354243542433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "b", "=", "(", "__vector", "unsigned", "short", ")", "vec_splats", "(", "__B", ")", ";", "c", "=", "vec_avg", "(", "a", ",", "b", ")", ";"], "ground_truth": ["return", "(", "__builtin_unpack_vector_int128", "(", "(", "__vector", "__int128", ")", "c", ",", "<NUM_LIT>", ")", ")", ";"], "File": "xmmintrin4", "Func": "_mm_avg_pu16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19459, "Length": 35, "Cover_Rate": 0.4430379746835443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "detectAVX512USatPattern", "(", "SDValue", "In", ",", "EVT", "VT", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{"], "ground_truth": ["if", "(", "!", "isSATValidOnAVX512Subtarget", "(", "In", ".", "getValueType", "(", ")", ",", "VT", ",", "Subtarget", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering115", "Func": "detectAVX512USatPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19460, "Length": 37, "Cover_Rate": 0.8043478260869565, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "skip", ";", "while", "(", "(", "skip", "=", "sh_symbian_get_strip_length", "(", "*", "name", ")", ")", ")", "name", "+=", "skip", ";", "return", "name", ";"], "ground_truth": ["}"], "File": "symbian", "Func": "sh_symbian_strip_name_encoding", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19461, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCContext", "&", "Ctx", "=", "AP", ".", "OutContext", ";", "bool", "isDarwin", "=", "TM", ".", "getTargetTriple", "(", ")", ".", "isOSDarwin", "(", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", ";", "StringRef", "Suffix", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "isDarwin", ")", "Suffix", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "Suffix", "=", "<STR_LIT>", ";", "if", "(", "!", "Suffix", ".", "empty", "(", ")", ")", "Name", "+=", "DL", ".", "getPrivateGlobalPrefix", "(", ")", ";", "unsigned", "PrefixLen", "=", "Name", ".", "size", "(", ")", ";", "if", "(", "!", "MO", ".", "isGlobal", "(", ")", ")", "{", "assert", "(", "MO", ".", "isSymbol", "(", ")", "&&", "<STR_LIT>", ")", ";", "Mangler", "::", "getNameWithPrefix", "(", "Name", ",", "MO", ".", "getSymbolName", "(", ")", ",", "DL", ")", ";", "}", "else", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "TM", ".", "getNameWithPrefix", "(", "Name", ",", "GV", ",", "*", "Mang", ")", ";", "}", "unsigned", "OrigLen", "=", "Name", ".", "size", "(", ")", "-", "PrefixLen", ";", "Name", "+=", "Suffix", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "getOrCreateSymbol", "(", "Name", ")", ";", "StringRef", "OrigName", "=", "StringRef", "(", "Name", ")", ".", "substr", "(", "PrefixLen", ",", "OrigLen", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "&&", "isDarwin", ")", "{", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "getMachOMMI", "(", "AP", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "AP", ".", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ",", "!", "MO", ".", "getGlobal", "(", ")", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "{", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Ctx", ".", "getOrCreateSymbol", "(", "OrigName", ")", ",", "false", ")", ";", "}", "return", "Sym", ";", "}", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "{", "MachineModuleInfoMachO", "&", "MachO", "=", "getMachOMMI", "(", "AP", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", "?", "MachO", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ":", "MachO", ".", "getGVStubEntry", "(", "Sym", ")", ";"], "ground_truth": ["if", "(", "!", "StubSym", ".", "getPointer", "(", ")", ")", "{"], "File": "PPCMCInstLower47", "Func": "GetSymbolFromOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19462, "Length": 357, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "GCNRegBankReassign", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19463, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "return", "false", ";", "}", "int", "Num1s", "=", "(", "ImmS", "&", "(", "Width", "-", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ";", "if", "(", "Num1s", "==", "Width", ")", "return", "false", ";", "int", "Rotation", "=", "(", "ImmR", "&", "(", "Width", "-", "<NUM_LIT>", ")", ")", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "<<", "Num1s", ")", "-", "<NUM_LIT>", ";", "uint64_t", "WidthMask", "=", "Width", "==", "<NUM_LIT>", "?", "-", "<NUM_LIT>", ":", "(", "<NUM_LIT>", "<<", "Width", ")", "-", "<NUM_LIT>", ";", "Mask", "=", "(", "Mask", ">>", "Rotation", ")", "|", "(", "(", "Mask", "<<", "(", "Width", "-", "Rotation", ")", ")", "&", "WidthMask", ")", ";", "Imm", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "RegWidth", "/", "Width", ";", "++", "i", ")", "{", "Imm", "|=", "Mask", ";"], "ground_truth": ["Mask", "<<=", "Width", ";"], "File": "AArch64BaseInfo6", "Func": "isLogicalImmBits", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19464, "Length": 123, "Cover_Rate": 0.4522058823529412, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "The<ISA_LIT>Target", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "The<ISA_LIT>Target", ",", "createTargetAsmStreamer", ")", ";"], "File": "XCoreMCTargetDesc (2)", "Func": "LLVMInitializeXCoreTargetMC", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19465, "Length": 36, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "CompareOffset", "(", "const", "RelEntry", "&", "R0", ",", "const", "RelEntry", "&", "R1", ")", "{", "return", "(", "R0", ".", "Offset", ">", "R1", ".", "Offset", ")", "?", "<NUM_LIT>", ":", "(", "(", "R0", ".", "Offset", "==", "R1", ".", "Offset", ")", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "Cpu0ELFObjectWriter1", "Func": "CompareOffset", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19466, "Length": 46, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Shift", "+=", "NBits", ";", "}", "MachineInstr", "*", "FirstSt", "=", "OG", ".", "front", "(", ")", ";", "DebugLoc", "DL", "=", "OG", ".", "back", "(", ")", "->", "getDebugLoc", "(", ")", ";", "const", "MachineMemOperand", "&", "OldM", "=", "getStoreTarget", "(", "FirstSt", ")", ";", "MachineMemOperand", "*", "NewM", "=", "MF", "->", "getMachineMemOperand", "(", "OldM", ".", "getPointerInfo", "(", ")", ",", "OldM", ".", "getFlags", "(", ")", ",", "TotalSize", ",", "OldM", ".", "getAlign", "(", ")", ",", "OldM", ".", "getAAInfo", "(", ")", ")", ";", "if", "(", "Acc", "<", "<NUM_LIT>", ")", "{", "unsigned", "WOpc", "=", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "WOpc", "&&", "<STR_LIT>", ")", ";", "int", "Val", "=", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "int16_t", "(", "Acc", ")", ":", "int", "(", "Acc", ")", ";", "const", "MCInstrDesc", "&", "StD", "=", "TII", "->", "get", "(", "WOpc", ")", ";", "MachineOperand", "&", "MR", "=", "FirstSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "Off", "=", "FirstSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineInstr", "*", "StI", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "StD", ")", ".", "addReg", "(", "MR", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MR", ".", "isKill", "(", ")", ")", ",", "MR", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Off", ")", ".", "addImm", "(", "Val", ")", ";", "StI", "->", "addMemOperand", "(", "*", "MF", ",", "NewM", ")", ";", "NG", ".", "push_back", "(", "StI", ")", ";", "}", "else", "{", "const", "MCInstrDesc", "&", "TfrD", "=", "TII", "->", "get", "(", "<STR_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getRegClass", "(", "TfrD", ",", "<NUM_LIT>", ",", "TRI", ",", "*", "MF", ")", ";", "Register", "VReg", "=", "MF", "->", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC", ")", ";", "MachineInstr", "*", "TfrI", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "TfrD", ",", "VReg", ")", ".", "addImm", "(", "int", "(", "Acc", ")", ")", ";", "NG", ".", "push_back", "(", "TfrI", ")", ";", "unsigned", "WOpc", "=", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "TotalSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "WOpc", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "StD", "=", "TII", "->", "get", "(", "WOpc", ")", ";", "MachineOperand", "&", "MR", "=", "FirstSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "Off", "=", "FirstSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "StI", "=", "BuildMI", "(", "*", "MF", ",", "DL", ",", "StD", ")", ".", "addReg", "(", "MR", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "MR", ".", "isKill", "(", ")", ")", ",", "MR", ".", "getSubReg", "(", ")", ")", ".", "addImm", "(", "Off", ")", ".", "addReg", "(", "VReg", ",", "RegState", "::", "Kill", ")", ";"], "File": "HexagonStoreWidening12", "Func": "createWideStores", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19467, "Length": 425, "Cover_Rate": 0.7036423841059603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CmpR2", "&&", "MRI", "->", "getRegClass", "(", "CmpR2", ")", "!=", "DoubleRC", ")", "CmpR2", "=", "<NUM_LIT>", ";", "if", "(", "!", "CmpR1", "&&", "!", "CmpR2", ")", "return", ";", "typedef", "std", "::", "vector", "<", "unsigned", ">", "UVect", ";", "UVect", "DP", ";", "for", "(", "auto", "&", "MI", ":", "*", "HB", ")", "{", "if", "(", "!", "MI", ".", "isPHI", "(", ")", ")", "break", ";", "const", "MachineOperand", "&", "MD", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "R", "=", "MD", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getRegClass", "(", "R", ")", "==", "DoubleRC", ")", "DP", ".", "push_back", "(", "R", ")", ";", "}", "if", "(", "DP", ".", "empty", "(", ")", ")", "return", ";", "auto", "NoIndOp", "=", "[", "this", ",", "CmpR1", ",", "CmpR2", "]", "(", "unsigned", "R", ")", "->", "bool", "{", "for", "(", "auto", "I", "=", "MRI", "->", "use_nodbg_begin", "(", "R", ")", ",", "E", "=", "MRI", "->", "use_nodbg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineInstr", "*", "UseI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "UseI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "T", "=", "UseI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "T", "==", "CmpR1", "||", "T", "==", "CmpR2", ")", "return", "false", ";"], "File": "HexagonSplitDouble", "Func": "collectIndRegsForLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19468, "Length": 205, "Cover_Rate": 0.3474576271186441, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated128Mask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "Repeated128Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PSHUFDMask", ";", "scaleShuffleMask", "(", "<NUM_LIT>", ",", "Repeated128Mask", ",", "PSHUFDMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated256Mask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";"], "ground_truth": ["if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "<STR_LIT>", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering115", "Func": "lowerV8I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19469, "Length": 254, "Cover_Rate": 0.5879629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Closure", "::", "visitRegister", "(", "unsigned", "Reg", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "Worklist", ")", "{", "if", "(", "EnclosedEdges", ".", "count", "(", "Reg", ")", ")", "return", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "return", ";"], "ground_truth": ["if", "(", "!", "MRI", "->", "hasOneDef", "(", "Reg", ")", ")", "return", ";"], "File": "X86DomainReassignment14", "Func": "visitRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19470, "Length": 51, "Cover_Rate": 0.53125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CalleeSavedFrameSize", "=", "Bytes", ";"], "ground_truth": ["}"], "File": "MCS51MachineFunctionInfo", "Func": "setCalleeSavedFrameSize", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19471, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonVExtract", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19472, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_instance", "(", "const", "char", "*", "base_name_in", ",", "const", "function_base", "*", "base_in", ",", "const", "function_shape", "*", "shape_in", ",", "mode_suffix_index", "mode_suffix_id_in", ",", "const", "type_suffix_pair", "&", "type_suffix_ids_in", ",", "predication_index", "pred_in", ")", ":", "base_name", "(", "base_name_in", ")", ",", "base", "(", "base_in", ")", ",", "shape", "(", "shape_in", ")", ",", "mode_suffix_id", "(", "mode_suffix_id_in", ")", ",", "pred", "(", "pred_in", ")", "{"], "ground_truth": ["memcpy", "(", "type_suffix_ids", ",", "type_suffix_ids_in", ",", "sizeof", "(", "type_suffix_ids", ")", ")", ";"], "File": "aarch64-sve-builtins", "Func": "function_instance", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19473, "Length": 66, "Cover_Rate": 0.9428571428571428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "hsa_error_msg", ";", "hsa_fns", ".", "hsa_status_string_fn", "(", "status", ",", "&", "hsa_error_msg", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "str", ",", "hsa_error_msg", ")", ";"], "ground_truth": ["exit", "(", "<NUM_LIT>", ")", ";"], "File": "gcn-run", "Func": "hsa_fatal", "Target": "gcn", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 19474, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_reduce_add_epi32", "(", "__m512i", "__A", ")", "{", "__MM512_REDUCE_OP", "(", "+", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_reduce_add_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19475, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SrcSel", ";"], "ground_truth": ["}"], "File": "SIPeepholeSDWA", "Func": "getSrcSel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19476, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "builtin_assert", "(", "<STR_LIT>", ")", ";", "builtin_define", "(", "<STR_LIT>", ")", ";", "def_or_undef_macro", "(", "pfile", ",", "NAME", ",", "CONDITION", ")", ";", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "arc_tp_regno", ")", ";", "builtin_define_with_int_value", "(", "<STR_LIT>", ",", "arc_lpcwidth", ")", ";", "builtin_define", "(", "TARGET_BIG_ENDIAN", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "TARGET_BIG_ENDIAN", ")", "builtin_define", "(", "<STR_LIT>", ")", ";"], "File": "arc-c3", "Func": "arc_cpu_cpp_builtins", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19477, "Length": 51, "Cover_Rate": 0.7846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "VEAsmPrinter", "Func": "getPassName", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19478, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqmovuntq_s16", "(", "uint8x16_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqmovuntq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqmovuntq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19479, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Scope", ";"], "ground_truth": ["}"], "File": "SIMemoryLegalizer", "Func": "getScope", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19480, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_rorqi", "(", "__X", ",", "__C", ")", ";"], "ground_truth": ["}"], "File": "ia32intrin", "Func": "__rorb", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19481, "Length": 9, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REG", "&&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", ")", "{", "rtx", "op", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", "{", "rtx", "x", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "rtx", "y", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "REG", "&&", "REGNO", "(", "x", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "swap", "=", "true", ";", "if", "(", "GET_CODE", "(", "y", ")", "==", "REG", "&&", "REGNO", "(", "y", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "swap", "=", "true", ";", "}", "}", "if", "(", "swap", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";"], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mode", ")", ";"], "File": "visium", "Func": "visium_split_double_move", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 19482, "Length": 328, "Cover_Rate": 0.8541666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XCoreISelDAGToDAG12", "Func": "getPassName", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19483, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "regno", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "regno", "=", "FIRST_MMX_REG", ";", "else", "if", "(", "mode", "==", "TImode", "||", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", ")", "regno", "=", "FIRST_SSE_REG", ";", "else", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "regno", "=", "FIRST_SSE_REG", ";", "else", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "regno", "=", "FIRST_SSE_REG", ";", "else", "if", "(", "X87_FLOAT_MODE_P", "(", "mode", ")", "&&", "TARGET_FLOAT_RETURNS_IN_80387", ")", "regno", "=", "FIRST_FLOAT_REG", ";", "else", "regno", "=", "AX_REG", ";", "if", "(", "mode", "==", "HFmode", "||", "mode", "==", "BFmode", ")", "regno", "=", "FIRST_SSE_REG", ";", "if", "(", "mode", "==", "HCmode", ")", "{"], "ground_truth": ["rtx", "ret", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";"], "File": "i3861", "Func": "function_value_32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19484, "Length": 138, "Cover_Rate": 0.4876325088339223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addInstSelector", "(", ")", "{"], "ground_truth": ["PM", "->", "add", "(", "create<ISA_LIT>ISelDag", "(", "get<ISA_LIT>TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";"], "File": "XCoreTargetMachine31", "Func": "addInstSelector", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19485, "Length": 23, "Cover_Rate": 0.8518518518518519, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Externals", ".", "begin", "(", ")", ";"], "ground_truth": ["}"], "File": "X86COFFMachineModuleInfo", "Func": "externals_begin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19486, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "func_type", "&", "(", "ARM_FT_VOLATILE", "|", "ARM_FT_NAKED", "|", "ARM_FT_STACKALIGN", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", "&&", "(", "frame_pointer_needed", "||", "TARGET_THUMB", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_LDRD", "&&", "current_tune", "->", "prefer_ldrd_strd", "&&", "!", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "<NUM_LIT>", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "stack_adjust", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", "||", "cfun", "->", "machine", "->", "uses_anonymous_args", "||", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "calls_alloca", "||", "!", "(", "stack_adjust", "==", "<NUM_LIT>", "||", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "stack_adjust", "==", "<NUM_LIT>", ")", ")", "||", "(", "!", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", ")", "&&", "arm_compute_static_chain_stack_bytes", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "saved_int_regs", "=", "offsets", "->", "saved_regs_mask", ";", "if", "(", "stack_adjust", "==", "<NUM_LIT>", "&&", "!", "arm_arch5", "&&", "TARGET_ARM", ")", "{"], "ground_truth": ["if", "(", "!", "call_used_regs", "[", "<NUM_LIT>", "]", ")", "return", "<NUM_LIT>", ";"], "File": "arm6", "Func": "use_return_insn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19487, "Length": 172, "Cover_Rate": 0.42574257425742573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isRegOrInlineNoMods", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isVISrc_512F16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19488, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "StackPointer", ",", "Size", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "StackPointer", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "<STR_LIT>", ",", "Sub", ",", "SDValue", "(", ")", ")", ";", "SDVTList", "VTLs", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ptr", "=", "DAG", ".", "getFrameIndex", "(", "<ISA_LIT>FI", "->", "getDynAllocFI", "(", ")", ",", "getPointerTy", "(", ")", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Ptr", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";"], "File": "MipsISelLowering109", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19489, "Length": 90, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFWriterInfo", "::", "~", "<ISA_LIT>ELFWriterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "MBlazeELFWriterInfo", "Func": "~MBlazeELFWriterInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19490, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rd", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Rd", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Rm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "align", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "size", "=", "<NUM_LIT>", "<<", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "align", "*=", "<NUM_LIT>", "*", "size", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPairSpacedRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeDPRRegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "Rm", "!=", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "align", ")", ")", ";", "if", "(", "Rm", "!=", "<NUM_LIT>", "&&", "Rm", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}"], "ground_truth": ["return", "S", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeVLD2DupInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19491, "Length": 318, "Cover_Rate": 0.8324607329842932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "eatComma", "(", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "else", "{", "}"], "ground_truth": ["}"], "File": "MCS51AsmParser", "Func": "eatComma", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19492, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegNum", "=", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ")", ";", "if", "(", "CSI", "[", "i", "]", ".", "getRegClass", "(", ")", "==", "<STR_LIT>", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "else", "FPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "RegNum", ")", ";", "}", "if", "(", "RI", ".", "hasFP", "(", "*", "MF", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasCalls", "(", ")", ")", "CPUBitmask", "|=", "(", "<NUM_LIT>", "<<", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "RI", ".", "getRARegister", "(", ")", ")", ")", ";", "O", "<<", "<STR_LIT>", ";", "printHex32", "(", "CPUBitmask", ")", ";", "O", "<<", "','", "<<", "<ISA_LIT>FI", "->", "getCPUTopSavedRegOff", "(", ")", "<<", "'\\n'", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", ";", "printHex32", "(", "FPUBitmask", ")", ";", "O", "<<", "<STR_LIT>", "<<", "<ISA_LIT>FI", "->", "getFPUTopSavedRegOff", "(", ")", "<<", "'\\n'", ";"], "File": "MipsAsmPrinter54", "Func": "printSavedRegsBitmask", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19493, "Length": 144, "Cover_Rate": 0.5950413223140496, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vpadalq_u16", "(", "uint32x4_t", "__a", ",", "uint16x8_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vpadaluv8hi", "(", "(", "int32x4_t", ")", "__a", ",", "(", "int16x8_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vpadalq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19494, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "upper", "==", "lower", ")", "{", "SDValue", "Val", "=", "DAG", ".", "getTargetConstant", "(", "upper", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Val", ",", "Val", ",", "Val", ",", "Val", ")", ")", ";", "}", "else", "{", "bool", "upper_special", ",", "lower_special", ";", "upper_special", "=", "(", "upper", "==", "<NUM_LIT>", "||", "upper", "==", "<NUM_LIT>", "||", "upper", "==", "<NUM_LIT>", ")", ";", "lower_special", "=", "(", "lower", "==", "<NUM_LIT>", "||", "lower", "==", "<NUM_LIT>", "||", "lower", "==", "<NUM_LIT>", ")", ";", "if", "(", "lower_special", "&&", "upper_special", ")", "{", "SDValue", "SplatValCN", "=", "DAG", ".", "getConstant", "(", "SplatVal", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SplatValCN", ",", "SplatValCN", ")", ";", "}", "SDValue", "LO32", ";", "SDValue", "HI32", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ShufBytes", ";", "SDValue", "Result", ";", "if", "(", "!", "lower_special", ")", "{", "SDValue", "LO32C", "=", "DAG", ".", "getConstant", "(", "lower", ",", "<STR_LIT>", ")", ";", "LO32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LO32C", ",", "LO32C", ",", "LO32C", ",", "LO32C", ")", ")", ";", "}", "if", "(", "!", "upper_special", ")", "{", "SDValue", "HI32C", "=", "DAG", ".", "getConstant", "(", "upper", ",", "<STR_LIT>", ")", ";", "HI32", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "HI32C", ",", "HI32C", ",", "HI32C", ",", "HI32C", ")", ")", ";", "}", "if", "(", "lower_special", ")", "LO32", "=", "HI32", ";", "if", "(", "upper_special", ")", "HI32", "=", "LO32", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "uint64_t", "val", "=", "<NUM_LIT>", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "{", "SDValue", "V", ";", "bool", "process_upper", ",", "process_lower", ";"], "ground_truth": ["val", "<<=", "<NUM_LIT>", ";"], "File": "SPUISelLowering12", "Func": "LowerV2I64Splat", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19495, "Length": 308, "Cover_Rate": 0.5394045534150613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64LDBackend", "Func": "getRelaEntrySize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19496, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";"], "File": "MipsAsmParser1", "Func": "addExpr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19497, "Length": 63, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_avx2_permv4di_1", "(", "op", ",", "gen_lowpart", "(", "V4DImode", ",", "h", "[", "i", "]", ")", ",", "const2_rtx", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "const0_rtx", ",", "const1_rtx", ")", ")", ";", "h", "[", "i", "]", "=", "gen_lowpart", "(", "V32QImode", ",", "op", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "!", "used", "[", "<NUM_LIT>", "*", "i", "]", ")", "{", "l", "[", "i", "]", "=", "NULL_RTX", ";", "continue", ";", "}", "vperm", "=", "gen_rtx_CONST_VECTOR", "(", "V32QImode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "rperm", "[", "<NUM_LIT>", "*", "i", "]", ")", ")", ";", "vperm", "=", "force_reg", "(", "V32QImode", ",", "vperm", ")", ";", "l", "[", "i", "]", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "op", "=", "gen_lowpart", "(", "V32QImode", ",", "i", "?", "d", "->", "op1", ":", "d", "->", "op0", ")", ";", "emit_insn", "(", "gen_avx2_pshufbv32qi3", "(", "l", "[", "i", "]", ",", "op", ",", "vperm", ")", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "h", "[", "i", "]", "&&", "l", "[", "i", "]", ")", "{", "op", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "emit_insn", "(", "gen_iorv32qi3", "(", "op", ",", "l", "[", "i", "]", ",", "h", "[", "i", "]", ")", ")", ";", "l", "[", "i", "]", "=", "op", ";", "}", "else", "if", "(", "h", "[", "i", "]", ")", "l", "[", "i", "]", "=", "h", "[", "i", "]", ";", "}", "gcc_assert", "(", "l", "[", "<NUM_LIT>", "]", "&&", "l", "[", "<NUM_LIT>", "]", ")", ";", "op", "=", "d", "->", "target", ";", "if", "(", "d", "->", "vmode", "!=", "V32QImode", ")", "op", "=", "gen_reg_rtx", "(", "V32QImode", ")", ";", "emit_insn", "(", "gen_iorv32qi3", "(", "op", ",", "l", "[", "<NUM_LIT>", "]", ",", "l", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["if", "(", "op", "!=", "d", "->", "target", ")", "emit_move_insn", "(", "d", "->", "target", ",", "gen_lowpart", "(", "d", "->", "vmode", ",", "op", ")", ")", ";"], "File": "i3864", "Func": "expand_vec_perm_vpshufb4_vpermq2", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19498, "Length": 303, "Cover_Rate": 0.3909677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld1q_dup_f16", "(", "const", "float16_t", "*", "__a", ")", "{", "float16_t", "__f", "=", "*", "__a", ";", "return", "(", "float16x8_t", ")", "{", "__f", ",", "__f", ",", "__f", ",", "__f", ",", "__f", ",", "__f", ",", "__f", ",", "__f", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vld1q_dup_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19499, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isModuleLinkage", "(", "const", "GlobalValue", "&", "GV", ")", "{", "return", "!", "isProgramLinkage", "(", "GV", ")", ";"], "ground_truth": ["}"], "File": "HSAILAsmPrinter", "Func": "isModuleLinkage", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19500, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=", "<NUM_LIT>", ";", "if", "(", "!", "is64Bit", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "X86MCAsmInfo43", "Func": "X86MCAsmInfoDarwin", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19501, "Length": 25, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Mnemonic", ".", "endswith", "(", "<STR_LIT>", ")", "&&", "!", "(", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "||", "(", "Mnemonic", "==", "<STR_LIT>", "&&", "isThumb", "(", ")", ")", ")", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "CarrySetting", "=", "true", ";", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "unsigned", "IMod", "=", "StringSwitch", "<", "unsigned", ">", "(", "Mnemonic", ".", "substr", "(", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "IMod", "!=", "~", "<NUM_LIT>", ")", "{", "Mnemonic", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "ProcessorIMod", "=", "IMod", ";", "}", "}", "if", "(", "Mnemonic", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{"], "ground_truth": ["ITMask", "=", "Mnemonic", ".", "slice", "(", "<NUM_LIT>", ",", "Mnemonic", ".", "size", "(", ")", ")", ";"], "File": "ARMAsmParser12", "Func": "splitMnemonic", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19502, "Length": 247, "Cover_Rate": 0.36976047904191617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Res", ".", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";"], "ground_truth": ["return", "Res", ";"], "File": "X86AsmParser80", "Func": "CreateToken", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19503, "Length": 15, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "getCount", "(", ")", "{", "return", "IsTailPredicationLegal", "(", ")", "?", "VCTP", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "Start", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMLowOverheadLoops10", "Func": "getCount", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19504, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "||", "VecVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "{", "if", "(", "isNullConstant", "(", "Idx", ")", ")", "return", "Op", ";", "SDValue", "Slidedown", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "DAG", ".", "getUNDEF", "(", "VecVT", ")", ",", "Vec", ",", "Idx", ")", ";"], "ground_truth": ["SDValue", "InsertElt0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VecVT", ",", "Slidedown", ",", "Val", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Subtarget", ".", "getXLenVT", "(", ")", ")", ")", ";"], "File": "RISCVISelLowering", "Func": "lowerINSERT_VECTOR_ELT", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19505, "Length": 115, "Cover_Rate": 0.4092526690391459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasMAIInsts", "(", ")", "const", "{"], "ground_truth": ["return", "HasMAIInsts", ";"], "File": "AMDGPUSubtarget107", "Func": "hasMAIInsts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19506, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "FS", ";", "FS", "=", "<STR_LIT>", ";", "return", "FS", ";"], "ground_truth": ["}"], "File": "Z80MCTargetDesc1", "Func": "ParseZ80Triple", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19507, "Length": 13, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "first", "+", "size", "<=", "<NUM_LIT>", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "i", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "(", "first", "+", "size", ")", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "r12", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["rtx", "r0", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";"], "File": "powerpcspe", "Func": "rs6000_emit_probe_stack_range", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19508, "Length": 86, "Cover_Rate": 0.3628691983122363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LocVT", "=", "<STR_LIT>", ";", "}", "if", "(", "ValVT", ".", "isFloatingPoint", "(", ")", "&&", "!", "IntRegUsed", ")", "{", "if", "(", "ValVT", "==", "<STR_LIT>", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "F32Regs", ",", "FloatRegsSize", ")", ";", "else", "Reg", "=", "State", ".", "AllocateReg", "(", "F64Regs", ",", "FloatRegsSize", ")", ";", "}", "if", "(", "ValVT", "==", "<STR_LIT>", "&&", "IntRegUsed", ")", "{", "if", "(", "UnallocIntReg", "!=", "IntRegsSize", ")", "{", "if", "(", "IntRegs", "[", "UnallocIntReg", "]", "!=", "(", "unsigned", "(", "<STR_LIT>", ")", ")", ")", "Reg", "=", "<STR_LIT>", ";", "for", "(", ";", "UnallocIntReg", "<", "IntRegsSize", ";", "++", "UnallocIntReg", ")", "State", ".", "AllocateReg", "(", "UnallocIntReg", ")", ";", "}", "LocVT", "=", "<STR_LIT>", ";", "}", "if", "(", "!", "Reg", ")", "{", "unsigned", "SizeInBytes", "=", "ValVT", ".", "getSizeInBits", "(", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "SizeInBytes", ",", "SizeInBytes", ")", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "}", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsISelLowering35", "Func": "CC_MipsO32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19509, "Length": 178, "Cover_Rate": 0.42685851318944845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "<ISA_LIT>AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "RegNo", "=", "parseRegister", "(", "true", ")", ";", "EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "ground_truth": ["if", "(", "RegNo", "==", "<STR_LIT>", ")", "return", "MatchOperand_NoMatch", ";"], "File": "AVRAsmParser", "Func": "tryParseRegister", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19510, "Length": 58, "Cover_Rate": 0.90625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitFunctionHeader", "(", "MF", ")", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "VerboseAsm", "&&", "(", "I", "->", "pred_empty", "(", ")", "||", "I", "->", "isOnlyReachableByFallthrough", "(", ")", ")", ")", "{", "}", "else", "{"], "ground_truth": ["printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ",", "VerboseAsm", ")", ";"], "File": "MSP430AsmPrinter8", "Func": "runOnMachineFunction", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19511, "Length": 68, "Cover_Rate": 0.4358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "high", ";", "if", "(", "add_operand", "(", "op2", ",", "SImode", ")", ")", "return", "false", ";", "if", "(", "!", "CONST_INT_P", "(", "op2", ")", ")", "return", "false", ";", "temp", "=", "create_temp_reg_if_possible", "(", "SImode", ",", "op0", ")", ";", "n", "=", "INTVAL", "(", "op2", ")", ";", "high", "=", "(", "n", "+", "(", "n", "&", "<NUM_LIT>", ")", ")", "&", "~", "<NUM_LIT>", ";", "emit_move_insn", "(", "temp", ",", "gen_rtx_PLUS", "(", "SImode", ",", "op1", ",", "gen_int_si", "(", "high", ")", ")", ")", ";", "emit_move_insn", "(", "op0", ",", "gen_rtx_PLUS", "(", "SImode", ",", "temp", ",", "gen_int_si", "(", "n", "-", "high", ")", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "tilepro", "Func": "tilepro_expand_addsi", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19512, "Length": 96, "Cover_Rate": 0.8275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CC", "<ISA_LIT>CCInfo", "(", "CallConv", ",", "IsO32", ",", "CCInfo", ")", ";", "<ISA_LIT>CCInfo", ".", "analyzeReturn", "(", "Outs", ",", "getTargetMachine", "(", ")", ".", "Options", ".", "UseSoftFloat", ",", "MF", ".", "getFunction", "(", ")", "->", "getReturnType", "(", ")", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "SDValue", "Val", "=", "OutVals", "[", "i", "]", ";", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "RVLocs", "[", "i", "]", ".", "getValVT", "(", ")", "!=", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ")", "Val", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RVLocs", "[", "i", "]", ".", "getLocVT", "(", ")", ",", "Val", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "<ISA_LIT>FunctionInfo", "*", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "<ISA_LIT>FI", "->", "getSRetReturnReg", "(", ")", ";"], "File": "MipsISelLowering126", "Func": "LowerReturn", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19513, "Length": 228, "Cover_Rate": 0.5077951002227171, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "parseSEHRegisterNumber", "(", "<STR_LIT>", ",", "Reg", ")", ")", "return", "true", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "return", "TokError", "(", "<STR_LIT>", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";"], "ground_truth": ["getStreamer", "(", ")", ".", "emitWinCFIPushReg", "(", "Reg", ",", "Loc", ")", ";"], "File": "X86AsmParser (2)4", "Func": "parseDirectiveSEHPushReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19514, "Length": 55, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MCCodeEmitter", "::", "getMemEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", ")", ";"], "ground_truth": ["unsigned", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", ")", ",", "Fixups", ")", ";"], "File": "TOYMCCodeEmitter", "Func": "getMemEncoding", "Target": "TOY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19515, "Length": 53, "Cover_Rate": 0.6309523809523809, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TargetConst0", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "LD", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Result_1", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "const", "SDValue", "Froms", "[", "]", "=", "{", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LD", ",", "<NUM_LIT>", ")", "}", ";", "const", "SDValue", "Tos", "[", "]", "=", "{", "SDValue", "(", "Result_3", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", "}", ";", "ReplaceUses", "(", "Froms", ",", "Tos", ",", "<NUM_LIT>", ")", ";", "return", "Result_3", ";", "}", "SDValue", "TargetConst0", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "TargetConstVal", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Result_1", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Base", ",", "TargetConst0", ",", "Chain", ")", ";", "SDNode", "*", "Result_2", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "TargetConst0", ")", ";", "SDNode", "*", "Result_3", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "SDValue", "(", "Result_2", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";", "SDNode", "*", "Result_4", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Base", ",", "TargetConstVal", ",", "SDValue", "(", "Result_1", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonISelDAGToDAG13", "Func": "SelectIndexedLoadZeroExtend64", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19516, "Length": 317, "Cover_Rate": 0.5096463022508039, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_arm_crypto_sha1m", "(", "__hash_abcd", ",", "vdupq_n_u32", "(", "__hash_e", ")", ",", "__wk", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsha1mq_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19517, "Length": 14, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "vector", "unsigned", "char", "vec_lvsl", "(", "int", "a1", ",", "float", "*", "a2", ")", "{", "return", "(", "vector", "unsigned", "char", ")", "__builtin_altivec_lvsl", "(", "a1", ",", "(", "void", "*", ")", "a2", ")", ";"], "ground_truth": ["}"], "File": "altivec4", "Func": "vec_lvsl", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19518, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Kind", "==", "KindImmTLS", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "ImmTLS", ".", "Imm", ")", ";"], "File": "SystemZAsmParser (2)", "Func": "addImmTLSOperands", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19519, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "reset", "(", ")", "override", "{"], "ground_truth": ["static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "getTargetStreamer", "(", ")", ")", "->", "reset", "(", ")", ";"], "File": "RISCVELFStreamer (2)", "Func": "reset", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19520, "Length": 21, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_psrlw", "(", "(", "__v4hi", ")", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_mm_srli_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19521, "Length": 15, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "VK_<ISA_LIT>_ABS_LO", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "VK_<ISA_LIT>_ABS_HI", ":", "OS", "<<", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["}"], "File": "MipsMCExpr2", "Func": "PrintImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19522, "Length": 26, "Cover_Rate": 0.4482758620689655, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "*", "TD", "=", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "const", "PointerType", "*", "PTy", "=", "GVar", "->", "getType", "(", ")", ";", "Type", "*", "ETy", "=", "PTy", "->", "getElementType", "(", ")", ";", "O", "<<", "<STR_LIT>", ";", "emitPTXAddressSpace", "(", "PTy", "->", "getAddressSpace", "(", ")", ",", "O", ")", ";", "if", "(", "GVar", "->", "getAlignment", "(", ")", "==", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", "<<", "(", "int", ")", "TD", "->", "getPrefTypeAlignment", "(", "ETy", ")", ";", "else", "O", "<<", "<STR_LIT>", "<<", "GVar", "->", "getAlignment", "(", ")", ";", "if", "(", "ETy", "->", "isSingleValueType", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "getPTXFundamentalTypeStr", "(", "ETy", ")", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "*", "getSymbol", "(", "GVar", ")", ";", "return", ";", "}", "int64_t", "ElementSize", "=", "<NUM_LIT>", ";", "switch", "(", "ETy", "->", "getTypeID", "(", ")", ")", "{", "case", "Type", "::", "StructTyID", ":", "case", "Type", "::", "ArrayTyID", ":"], "ground_truth": ["case", "Type", "::", "VectorTyID", ":"], "File": "NVPTXAsmPrinter84", "Func": "emitPTXGlobalVariable", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19523, "Length": 150, "Cover_Rate": 0.6944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "AMDGPUTargetLowering", "::", "CreateLiveInRegister", "(", "SelectionDAG", "&", "DAG", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Reg", ",", "EVT", "VT", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "VirtualRegister", ";", "if", "(", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ")", "{", "VirtualRegister", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "MRI", ".", "addLiveIn", "(", "Reg", ",", "VirtualRegister", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUISelLowering100", "Func": "CreateLiveInRegister", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19524, "Length": 77, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasITOF", "(", ")", "{"], "ground_truth": ["return", "useITOF", ";"], "File": "AlphaISelLowering5", "Func": "hasITOF", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19525, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "AssemblerConstantPools", "::", "addEntry", "(", "MCStreamer", "&", "Streamer", ",", "const", "MCExpr", "*", "Expr", ")", "{", "const", "MCSection", "*", "Section", "=", "Streamer", ".", "getCurrentSection", "(", ")", ".", "first", ";"], "ground_truth": ["return", "getOrCreateConstantPool", "(", "Section", ")", ".", "addEntry", "(", "Expr", ",", "Streamer", ".", "getContext", "(", ")", ")", ";"], "File": "ARMTargetStreamer10", "Func": "addEntry", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19526, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Width", "=", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "ShAmt", ">=", "Width", "&&", "!", "isPowerOf2_64", "(", "ShAmt", ")", ")", "return", "None", ";", "if", "(", "BitmanipMasks", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "ShAmt", ">=", "(", "Width", "/", "<NUM_LIT>", ")", ")", "return", "None", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "SHLExpMask", "=", "IsSHL", ";", "if", "(", "!", "Mask", ")", "{", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Mask", "=", "Src", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Src", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SHLExpMask", "=", "!", "SHLExpMask", ";", "}", "else", "{", "Mask", "=", "maskTrailingOnes", "<", "uint64_t", ">", "(", "Width", ")", ";", "*", "Mask", "&=", "(", "IsSHL", "?", "*", "Mask", "<<", "ShAmt", ":", "*", "Mask", ">>", "ShAmt", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering34", "Func": "matchRISCVBitmanipPat", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19527, "Length": 151, "Cover_Rate": 0.41032608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineModuleInfo", "*", "MMI", "=", "&", "MF", ".", "getMMI", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "DebugLoc", "dl", "=", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "const", "AttributeSet", "&", "PAL", "=", "MF", ".", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "if", "(", "PAL", ".", "hasAttrSomewhere", "(", "Attribute", "::", "Nest", ")", ")", "loadFromStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "FrameSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FrameSize", "/=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "FrameSize", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "FrameSize", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "bool", "emitFrameMoves", "=", "<ISA_LIT>RegisterInfo", "::", "needsFrameMoves", "(", "MF", ")", ";", "bool", "saveLR", "=", "XFI", "->", "getUsesLR", "(", ")", ";", "if", "(", "FrameSize", ")", "{", "int", "Opcode", ";", "if", "(", "saveLR", "&&", "(", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "==", "<NUM_LIT>", ")", ")", "{", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["saveLR", "=", "false", ";"], "File": "XCoreFrameLowering36", "Func": "emitPrologue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19528, "Length": 251, "Cover_Rate": 0.3946540880503145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MDOperand", "&", "Op", ":", "Node", "->", "operands", "(", ")", ")", "{", "const", "ConstantInt", "*", "CI", "=", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op", ")", ";"], "ground_truth": ["V", ".", "push_back", "(", "CI", "->", "getZExtValue", "(", ")", ")", ";"], "File": "AMDGPURuntimeMD", "Func": "getThreeInt32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19529, "Length": 40, "Cover_Rate": 0.5128205128205128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "createMCAsmTargetStreamer", ")", ";"], "ground_truth": ["TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "create<ISA_LIT>MCInstPrinter", ")", ";"], "File": "HexagonMCTargetDesc35", "Func": "LLVMInitializeHexagonTargetMC", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19530, "Length": 66, "Cover_Rate": 0.5739130434782609, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "function_sym_iterator", "(", "object", "::", "elf_symbol_iterator", "It", ",", "object", "::", "elf_symbol_iterator", "End", ",", "PredicateTy", "P", ")", ":", "conditional_iterator", "<", "object", "::", "elf_symbol_iterator", ">", "(", "It", ",", "End", ",", "P", ")", "{"], "ground_truth": ["}"], "File": "CodeObject", "Func": "function_sym_iterator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19531, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDot7Insts", "(", ")", "const", "{"], "ground_truth": ["return", "HasDot7Insts", ";"], "File": "GCNSubtarget", "Func": "hasDot7Insts", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19532, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackAlign", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "->", "getStackAlignment", "(", ")", ";", "bool", "requiresRealignment", "=", "(", "(", "MFI", "->", "getLocalFrameMaxAlign", "(", ")", ">", "StackAlign", ")", "||", "F", "->", "hasFnAttr", "(", "Attribute", "::", "StackAlignment", ")", ")", ";"], "ground_truth": ["return", "requiresRealignment", "&&", "canRealignStack", "(", "MF", ")", ";"], "File": "ARMBaseRegisterInfo29", "Func": "needsStackRealignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19533, "Length": 60, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR64CRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "{", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "DecodeFPR64CRegisterClass", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19534, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "ImmMO", "&&", "RegMO", "&&", "<STR_LIT>", ")", ";", "int64_t", "Imm", "=", "<NUM_LIT>", ";", "if", "(", "!", "isImmElgibleForForwarding", "(", "*", "ImmMO", ",", "DefMI", ",", "III", ",", "Imm", ")", ")", "return", "false", ";", "if", "(", "!", "isRegElgibleForForwarding", "(", "*", "RegMO", ",", "DefMI", ",", "MI", ",", "KillDefMI", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", ".", "dump", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "III", ".", "OpNoForForwarding", ")", ".", "ChangeToRegister", "(", "RegMO", "->", "getReg", "(", ")", ",", "false", ",", "false", ",", "RegMO", "->", "isKill", "(", ")", ")", ";", "if", "(", "ImmMO", "->", "isImm", "(", ")", ")", "{", "MI", ".", "getOperand", "(", "III", ".", "ZeroIsSpecialOrig", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "DefMI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ImmMO", "->", "setTargetFlags", "(", "<STR_LIT>", ")", ";"], "File": "PPCInstrInfo104", "Func": "transformToImmFormFedByAdd", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19535, "Length": 157, "Cover_Rate": 0.45375722543352603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "Count", "++", ";", "if", "(", "FBB", ")", "{"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "GBZ80InstrInfo (2)", "Func": "InsertBranch", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19536, "Length": 91, "Cover_Rate": 0.5229885057471264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Wrapper", "=", "Function", "::", "Create", "(", "Ty", ",", "Function", "::", "PrivateLinkage", ",", "<STR_LIT>", ",", "M", ")", ";", "BasicBlock", "*", "BB", "=", "BasicBlock", "::", "Create", "(", "M", "->", "getContext", "(", ")", ",", "<STR_LIT>", ",", "Wrapper", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", ";", "Function", "::", "arg_iterator", "AI", "=", "Wrapper", "->", "arg_begin", "(", ")", ";", "FunctionType", "::", "param_iterator", "PI", "=", "F", "->", "getFunctionType", "(", ")", "->", "param_begin", "(", ")", ";", "FunctionType", "::", "param_iterator", "PE", "=", "F", "->", "getFunctionType", "(", ")", "->", "param_end", "(", ")", ";", "for", "(", ";", "AI", "!=", "Wrapper", "->", "arg_end", "(", ")", "&&", "PI", "!=", "PE", ";", "++", "AI", ",", "++", "PI", ")", "{", "if", "(", "AI", "->", "getType", "(", ")", "!=", "*", "PI", ")", "{", "Wrapper", "->", "eraseFromParent", "(", ")", ";", "return", "nullptr", ";", "}", "Args", ".", "push_back", "(", "&", "*", "AI", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFixFunctionBitcasts10", "Func": "CreateWrapper", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19537, "Length": 142, "Cover_Rate": 0.4409937888198758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setBank", "(", "unsigned", "B", ")", "{"], "ground_truth": ["Bank", "=", "B", ";"], "File": "GBZ80TargetObjectFile", "Func": "setBank", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19538, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "<ISA_LIT>RDToVal", "(", "static_cast", "<", "<STR_LIT>", ">", "(", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ")", ")", ";"], "File": "VEMCCodeEmitter1", "Func": "getRDOpValue", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19539, "Length": 41, "Cover_Rate": 0.5540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmull_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19540, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrdmulhq_s32", "(", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int32x4_t", ")", "__builtin_neon_vqrdmulhv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vqrdmulhq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19541, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "addParam", "(", "<ISA_LIT>_PARAM_TYPE_RETURN", ",", "Ty", ",", "ParamName", ")", ";"], "ground_truth": ["}"], "File": "HSAILParamManager", "Func": "addReturnParam", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19542, "Length": 11, "Cover_Rate": 0.44, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Changed", "=", "false", ";", "BasicBlock", "&", "EntryBB", "=", "*", "F", ".", "begin", "(", ")", ";", "SmallVector", "<", "AllocaInst", "*", ",", "<NUM_LIT>", ">", "Allocas", ";"], "ground_truth": ["for", "(", "Instruction", "&", "I", ":", "EntryBB", ")", "{"], "File": "AMDGPUPromoteAlloca1", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19543, "Length": 34, "Cover_Rate": 0.3238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x2_t", ")", "(", "(", "__a", "&", "__b", ")", "!=", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vtstq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19544, "Length": 18, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmaxnmaq_m_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmaxnmaq_m_fv8hf", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vmaxnmaq_m_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19545, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "JVMTargetMachine", "Func": "JVMPassConfig", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19546, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "BB", ",", "JTBase", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMCodeEmitter", "Func": "emitMachineBasicBlock", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19547, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "return", "false", ";", "Value", "*", "LHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "RHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "<STR_LIT>", "IntrID", "=", "<STR_LIT>", ";", "unsigned", "LHSBits", "=", "<NUM_LIT>", ",", "RHSBits", "=", "<NUM_LIT>", ";", "if", "(", "ST", "->", "hasMulU24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsUnsigned", "(", "LHS", ",", "Size", ")", ")", "<=", "<NUM_LIT>", "&&", "(", "RHSBits", "=", "numBitsUnsigned", "(", "RHS", ",", "Size", ")", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "LHSBits", "+", "RHSBits", ">", "<NUM_LIT>", ")", "return", "false", ";", "IntrID", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ST", "->", "hasMulI24", "(", ")", "&&", "(", "LHSBits", "=", "numBitsSigned", "(", "LHS", ",", "Size", ")", ")", "<", "<NUM_LIT>", "&&", "(", "RHSBits", "=", "numBitsSigned", "(", "RHS", ",", "Size", ")", ")", "<", "<NUM_LIT>", ")", "{", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "LHSBits", "+", "RHSBits", ">", "<NUM_LIT>", ")", "return", "false", ";", "IntrID", "=", "<STR_LIT>", ";", "}", "else", "return", "false", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "FunctionCallee", "Intrin", "=", "<STR_LIT>", "(", "Mod", ",", "IntrID", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IntrID", "==", "<STR_LIT>", ")", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "Builder", ".", "CreateCall", "(", "Intrin", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "if", "(", "IntrID", "==", "<STR_LIT>", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AMDGPUCodeGenPrepare1", "Func": "replaceMulWithMul24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19548, "Length": 394, "Cover_Rate": 0.7448015122873346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "streamIsaVersion", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "raw_ostream", "&", "Stream", ")", "{", "auto", "TargetTriple", "=", "STI", "->", "getTargetTriple", "(", ")", ";"], "ground_truth": ["auto", "ISAVersion", "=", "IsaInfo", "::", "getIsaVersion", "(", "STI", "->", "getFeatureBits", "(", ")", ")", ";"], "File": "AMDGPUBaseInfo51", "Func": "streamIsaVersion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19549, "Length": 36, "Cover_Rate": 0.34951456310679613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "EnableDenorm", ";", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "EnableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_NONE", ",", "DAG", ",", "SL", ",", "Subtarget", ")", ";", "EnableDenorm", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "BindParamVTs", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "EnableDenormValue", ")", ".", "getNode", "(", ")", ";", "}", "else", "{", "const", "SDValue", "EnableDenormValue", "=", "DAG", ".", "getConstant", "(", "FP_DENORM_FLUSH_NONE", ",", "SL", ",", "<STR_LIT>", ")", ";", "EnableDenorm", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "SL", ",", "BindParamVTs", ",", "{", "EnableDenormValue", ",", "BitField", ",", "DAG", ".", "getEntryNode", "(", ")", "}", ")", ";", "}", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "NegDivScale0", ",", "SDValue", "(", "EnableDenorm", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "EnableDenorm", ",", "<NUM_LIT>", ")", "}", ";", "NegDivScale0", "=", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "Fma0", "=", "getFPTernOp", "(", "DAG", ",", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "NegDivScale0", ",", "Flags", ")", ";", "SDValue", "Fma1", "=", "getFPTernOp", "(", "DAG", ",", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Fma0", ",", "Flags", ")", ";", "SDValue", "Mul", "=", "getFPBinOp", "(", "DAG", ",", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NumeratorScaled", ",", "Fma1", ",", "Fma1", ",", "Flags", ")", ";", "SDValue", "Fma2", "=", "getFPTernOp", "(", "DAG", ",", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Mul", ",", "Flags", ")", ";", "SDValue", "Fma3", "=", "getFPTernOp", "(", "DAG", ",", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Fma2", ",", "Flags", ")", ";", "SDValue", "Fma4", "=", "getFPTernOp", "(", "DAG", ",", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Fma3", ",", "Flags", ")", ";", "if", "(", "!", "HasFP32Denormals", ")", "{", "SDNode", "*", "DisableDenorm", ";", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "DisableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ",", "DAG", ",", "SL", ",", "Subtarget", ")", ";", "DisableDenorm", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Fma4", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DisableDenormValue", ",", "Fma4", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";", "}", "else", "{"], "ground_truth": ["const", "SDValue", "DisableDenormValue", "=", "DAG", ".", "getConstant", "(", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ",", "SL", ",", "<STR_LIT>", ")", ";"], "File": "SIISelLowering10", "Func": "LowerFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19550, "Length": 360, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "HII", "->", "isV60VectorInstruction", "(", "I", ")", ")", "{", "for", "(", "auto", "J", ":", "OldPacketMIs", ")", "{", "if", "(", "!", "HII", "->", "isV60VectorInstruction", "(", "*", "J", ")", ")", "continue", ";", "if", "(", "isDependent", "(", "*", "J", ",", "I", ")", "&&", "!", "HII", "->", "isVecUsableNextPacket", "(", "*", "J", ",", "I", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "for", "(", "auto", "J", ":", "CurrentPacketMIs", ")", "if", "(", "!", "HII", "->", "isV60VectorInstruction", "(", "*", "J", ")", "&&", "isDependent", "(", "*", "J", ",", "I", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "useBSBScheduling", "(", ")", ")", "{", "for", "(", "auto", "J", ":", "OldPacketMIs", ")", "{", "if", "(", "HII", "->", "isV60VectorInstruction", "(", "*", "J", ")", ")", "continue", ";", "if", "(", "!", "HII", "->", "isLateInstrFeedsEarlyInstr", "(", "*", "J", ",", "I", ")", ")", "continue", ";", "if", "(", "isDependent", "(", "*", "J", ",", "I", ")", "&&", "!", "HII", "->", "canExecuteInBundle", "(", "*", "J", ",", "I", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonVLIWPacketizer23", "Func": "producesStall", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19551, "Length": 166, "Cover_Rate": 0.7063829787234043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "mep_reg_size", "(", "int", "regno", ")", "{", "if", "(", "CR_REGNO_P", "(", "regno", ")", "&&", "TARGET_64BIT_CR_REGS", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mep", "Func": "mep_reg_size", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19552, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vand_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{", "return", "__a", "&", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vand_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19553, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Setcc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "bool", "ReplaceOtherUses", "=", "!", "N0", ".", "hasOneUse", "(", ")", ";", "DCI", ".", "CombineTo", "(", "N", ",", "Setcc", ")", ";", "if", "(", "ReplaceOtherUses", ")", "{", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N0", ")", ",", "N0", ".", "getValueType", "(", ")", ",", "Setcc", ")", ";", "DCI", ".", "CombineTo", "(", "N0", ".", "getNode", "(", ")", ",", "Trunc", ")", ";", "}", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "SDValue", "NewCMov", "=", "combineToExtendCMOV", "(", "N", ",", "DAG", ")", ")", "return", "NewCMov", ";"], "ground_truth": ["if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "if", "(", "SDValue", "V", "=", "combineExtSetcc", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";"], "File": "X86ISelLowering (2)5", "Func": "combineZext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19554, "Length": 184, "Cover_Rate": 0.41818181818181815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>MachineFunctionInfo", "::", "getScheduledCycles", "(", "const", "MachineBasicBlock", "*", "BB", ")", "const", "{"], "ground_truth": ["assert", "(", "ScheduledCycles", ".", "find", "(", "BB", ")", "!=", "ScheduledCycles", ".", "end", "(", ")", ")", ";"], "File": "TMS320C64XMachineFunctionInfo", "Func": "getScheduledCycles", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19555, "Length": 28, "Cover_Rate": 0.7567567567567568, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mem", ".", "Off", "->", "print", "(", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_PhysRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "PhysReg", ".", "Num", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RegisterIndex", ":", "OS", "<<", "<STR_LIT>", "<<", "RegIdx", ".", "Index", "<<", "<STR_LIT>", "<<", "RegIdx", ".", "Kind", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "Tok", ".", "Data", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "MipsAsmParser45", "Func": "print", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19556, "Length": 64, "Cover_Rate": 0.5289256198347108, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "III", "=", "Instructions", ".", "find", "(", "&", "MI", ")", ";", "if", "(", "III", "!=", "Instructions", ".", "end", "(", ")", ")", "{", "if", "(", "III", "->", "second", ".", "Needs", "&", "StateWWM", ")", "Needs", "=", "StateWWM", ";", "else", "if", "(", "III", "->", "second", ".", "Needs", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "Needs", "&=", "~", "III", "->", "second", ".", "Disabled", ";", "OutNeeds", "=", "III", "->", "second", ".", "OutNeeds", ";", "}", "}", "else", "{", "Needs", "=", "StateExact", "|", "StateWQM", "|", "StateWWM", ";", "}", "if", "(", "MI", ".", "isTerminator", "(", ")", "&&", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "BI", ".", "OutNeeds", "==", "StateExact", ")", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<NUM_LIT>", ")", ";", "++", "Next", ";", "}", "else", "{", "if", "(", "BI", ".", "OutNeeds", "&", "StateWQM", ")", "Needs", "=", "StateWQM", ";", "else", "if", "(", "BI", ".", "OutNeeds", "==", "StateExact", ")", "Needs", "=", "StateExact", ";", "else", "Needs", "=", "StateWQM", "|", "StateExact", ";", "}", "if", "(", "!", "(", "Needs", "&", "State", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "First", ";", "if", "(", "State", "==", "StateWWM", "||", "Needs", "==", "StateWWM", ")", "{", "First", "=", "FirstWWM", ";", "}", "else", "{", "First", "=", "FirstWQM", ";", "}", "MachineBasicBlock", "::", "iterator", "Before", "=", "prepareInsertion", "(", "MBB", ",", "First", ",", "II", ",", "Needs", "==", "StateWQM", ",", "Needs", "==", "StateExact", "||", "WQMFromExec", ")", ";", "if", "(", "State", "==", "StateWWM", ")", "{", "assert", "(", "SavedNonWWMReg", ")", ";", "fromWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "NonWWMState", ";", "}", "if", "(", "Needs", "==", "StateWWM", ")", "{", "NonWWMState", "=", "State", ";", "SavedNonWWMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "toWWM", "(", "MBB", ",", "Before", ",", "SavedNonWWMReg", ")", ";", "State", "=", "StateWWM", ";", "}", "else", "{", "if", "(", "State", "==", "StateWQM", "&&", "(", "Needs", "&", "StateExact", ")", "&&", "!", "(", "Needs", "&", "StateWQM", ")", ")", "{", "if", "(", "!", "WQMFromExec", "&&", "(", "OutNeeds", "&", "StateWQM", ")", ")", "SavedWQMReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "toExact", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ",", "LiveMaskReg", ")", ";", "State", "=", "StateExact", ";", "}", "else", "if", "(", "State", "==", "StateExact", "&&", "(", "Needs", "&", "StateWQM", ")", "&&", "!", "(", "Needs", "&", "StateExact", ")", ")", "{", "assert", "(", "WQMFromExec", "==", "(", "SavedWQMReg", "==", "<NUM_LIT>", ")", ")", ";", "toWQM", "(", "MBB", ",", "Before", ",", "SavedWQMReg", ")", ";", "if", "(", "SavedWQMReg", ")", "{", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SavedWQMReg", ")", ";", "SavedWQMReg", "=", "<NUM_LIT>", ";", "}", "State", "=", "StateWQM", ";"], "ground_truth": ["}", "else", "{"], "File": "SIWholeQuadMode11", "Func": "processBlock", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19557, "Length": 412, "Cover_Rate": 0.5860597439544808, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "regno2", "==", "INVALID_REGNUM", ")", "return", "aarch64_pushwb_single_reg", "(", "mode", ",", "regno1", ",", "adjustment", ")", ";", "rtx", "reg1", "=", "gen_rtx_REG", "(", "mode", ",", "regno1", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "insn", "=", "emit_insn", "(", "aarch64_gen_storewb_pair", "(", "mode", ",", "stack_pointer_rtx", ",", "reg1", ",", "reg2", ",", "adjustment", ")", ")", ";"], "ground_truth": ["RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";"], "File": "aarch644", "Func": "aarch64_push_regs", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19558, "Length": 71, "Cover_Rate": 0.5590551181102362, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getRegisterBitWidth", "(", "true", ")", ";"], "ground_truth": ["}"], "File": "X86TargetTransformInfo (2)", "Func": "getLoadStoreVecRegBitWidth", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19559, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printi16mem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "X86IntelAsmPrinter", "Func": "printi16mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19560, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "&&", "<STR_LIT>", ")", ";", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "do", "{", "MovePCtoLROffset", "=", "<NUM_LIT>", ";", "MCE", ".", "startFunction", "(", "MF", ")", ";"], "ground_truth": ["for", "(", "MachineFunction", "::", "iterator", "BB", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "BB", "!=", "E", ";", "++", "BB", ")", "emitBasicBlock", "(", "*", "BB", ")", ";"], "File": "PPCCodeEmitter5", "Func": "runOnMachineFunction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19561, "Length": 108, "Cover_Rate": 0.8780487804878049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "type", "=", "TARGET_32BIT", "?", "DW_EH_PE_sdata4", ":", "DW_EH_PE_sdata8", ";", "return", "(", "global", "?", "DW_EH_PE_indirect", ":", "<NUM_LIT>", ")", "|", "DW_EH_PE_pcrel", "|", "type", ";"], "ground_truth": ["}"], "File": "tilegx", "Func": "tilegx_asm_preferred_eh_data_format", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19562, "Length": 23, "Cover_Rate": 0.6764705882352942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "CurDAG", "->", "getContext", "(", ")", ",", "OpVT", ",", "(", "<NUM_LIT>", "/", "OpVT", ".", "getSizeInBits", "(", ")", ")", ")", ";", "SDValue", "ShiftAmt", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ShiftAmtVT", "=", "ShiftAmt", ".", "getValueType", "(", ")", ";", "SDNode", "*", "VecOp0", ",", "*", "SelMask", ",", "*", "ZeroFill", ",", "*", "Shift", "=", "<NUM_LIT>", ";", "SDValue", "SelMaskVal", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "VecOp0", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "Op0", ")", ";", "SelMaskVal", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SelMask", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SelMaskVal", ")", ";", "ZeroFill", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "OpVT", ")", ")", ";", "VecOp0", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "ZeroFill", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "VecOp0", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "SelMask", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShiftAmt", ")", ")", "{", "unsigned", "bytes", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", ">>", "<NUM_LIT>", ";", "unsigned", "bits", "=", "unsigned", "(", "CN", "->", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "bytes", ">", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "VecVT", ",", "SDValue", "(", "VecOp0", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "bytes", ",", "ShiftAmtVT", ")", ")", ";", "}"], "ground_truth": ["if", "(", "bits", ">", "<NUM_LIT>", ")", "{"], "File": "SPUISelDAGToDAG1", "Func": "SelectSHLi64", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19563, "Length": 257, "Cover_Rate": 0.5433403805496829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Has<ISA_LIT>_64", "=", "false", ";", "HasPOPCNT", "=", "false", ";", "HasSSE4A", "=", "false", ";", "HasAES", "=", "false", ";", "HasPCLMUL", "=", "false", ";", "HasFMA", "=", "false", ";", "HasFMA4", "=", "false", ";", "HasXOP", "=", "false", ";", "HasTBM", "=", "false", ";", "HasMOVBE", "=", "false", ";", "HasRDRAND", "=", "false", ";", "HasF16C", "=", "false", ";", "HasFSGSBase", "=", "false", ";", "HasLZCNT", "=", "false", ";", "HasBMI", "=", "false", ";", "HasBMI2", "=", "false", ";", "HasRTM", "=", "false", ";", "HasHLE", "=", "false", ";", "HasERI", "=", "false", ";"], "ground_truth": ["HasCDI", "=", "false", ";"], "File": "X86Subtarget100", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19564, "Length": 80, "Cover_Rate": 0.425531914893617, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "getTLI", "(", ")", "const", "{"], "ground_truth": ["return", "TLI", ";"], "File": "BPFTargetTransformInfo", "Func": "getTLI", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19565, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ix86_user_incoming_stack_boundary", ")", "incoming_stack_boundary", "=", "ix86_user_incoming_stack_boundary", ";", "else", "if", "(", "!", "sibcall", "&&", "ix86_force_align_arg_pointer", "&&", "crtl", "->", "stack_alignment_estimated", "==", "<NUM_LIT>", ")", "incoming_stack_boundary", "=", "MIN_STACK_BOUNDARY", ";", "else", "incoming_stack_boundary", "=", "ix86_default_incoming_stack_boundary", ";"], "ground_truth": ["if", "(", "incoming_stack_boundary", ">", "MIN_STACK_BOUNDARY", "&&", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", ")", "incoming_stack_boundary", "=", "MIN_STACK_BOUNDARY", ";"], "File": "i386", "Func": "ix86_minimum_incoming_stack_boundary", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19566, "Length": 55, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow15", "Func": "eraseIfUnused", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19567, "Length": 11, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "type", ")", "{"], "ground_truth": ["if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "mode", "==", "BLKmode", "||", "TYPE_NEEDS_CONSTRUCTING", "(", "type", ")", ")", ")", "return", "true", ";"], "File": "epiphany2", "Func": "epiphany_pass_by_reference", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19568, "Length": 26, "Cover_Rate": 0.52, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineFAndn", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ")", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "C", "->", "getValueAPF", "(", ")", ".", "isPosZero", "(", ")", ")", "return", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (3)", "Func": "combineFAndn", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19569, "Length": 96, "Cover_Rate": 0.897196261682243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasTRACEV8_4", "(", ")", "const", "{", "return", "HasTRACEV8_4", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasTRACEV8_4", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19570, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "bitmap_empty_p", "(", "to_clear_core_bitmap", ")", ")", "return", ";", "nb_regs", "=", "bitmap_count_bits", "(", "to_clear_core_bitmap", ")", ";", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nb_regs", "+", "<NUM_LIT>", ")", ")", ";", "start_sequence", "(", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ",", "i", "=", "minregno", ";", "j", "<", "nb_regs", ";", "i", "++", ")", "{", "if", "(", "!", "bitmap_bit_p", "(", "to_clear_core_bitmap", ",", "i", ")", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ";", "set", "=", "gen_rtx_SET", "(", "reg", ",", "const0_rtx", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", "++", ")", "=", "set", ";", "emit_use", "(", "reg", ")", ";", "}", "vunspec_vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_int_mode", "(", "<NUM_LIT>", ",", "SImode", ")", ")", ";", "vunspec", "=", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "vunspec_vec", ",", "VUNSPEC_CLRM_APSR", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", "++", ")", "=", "vunspec", ";", "rtx", "ccreg", "=", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ";", "rtx", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "ccreg", ")", ";", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "j", ")", "=", "clobber", ";", "use_seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_insn_after", "(", "use_seq", ",", "emit_insn", "(", "par", ")", ")", ";", "}", "else", "{", "if", "(", "clearing_regno", "<=", "maxregno", "&&", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "clearing_regno", ")", ")", "{", "emit_move_insn", "(", "clearing_reg", ",", "const0_rtx", ")", ";", "emit_use", "(", "clearing_reg", ")", ";", "bitmap_clear_bit", "(", "to_clear_bitmap", ",", "clearing_regno", ")", ";", "}", "for", "(", "regno", "=", "minregno", ";", "regno", "<=", "maxregno", ";", "regno", "++", ")", "{", "if", "(", "!", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "regno", ")", ")", "continue", ";", "if", "(", "IS_VFP_REGNUM", "(", "regno", ")", ")", "{", "if", "(", "TARGET_VFP_DOUBLE", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", "&&", "bitmap_bit_p", "(", "to_clear_bitmap", ",", "regno", "+", "<NUM_LIT>", ")", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ",", "CONST1_RTX", "(", "DFmode", ")", ")", ";", "emit_use", "(", "gen_rtx_REG", "(", "DFmode", ",", "regno", ")", ")", ";"], "ground_truth": ["regno", "++", ";"], "File": "arm", "Func": "cmse_clear_registers", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19571, "Length": 306, "Cover_Rate": 0.3170984455958549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "V", "=", "transformAddShlImm", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "return", "combineSelectAndUseCommutative", "(", "N", ",", "DAG", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering60", "Func": "performADDCombine", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19572, "Length": 28, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "GET_MODE_BITSIZE", "(", "Pmode", ")", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "nvptx2", "Func": "nvptx_file_start", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 19573, "Length": 33, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRotImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "ARMAsmParser (2)", "Func": "addRotImmOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19574, "Length": 21, "Cover_Rate": 0.5526315789473685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";"], "ground_truth": ["assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "X86AsmBackend (2)", "Func": "getFixupKindInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19575, "Length": 120, "Cover_Rate": 0.7947019867549668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfmsubps512_mask3", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask3_fmsub_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19576, "Length": 30, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitVector", "UsedInsts", "(", "NumVectorMemOps", ",", "false", ")", ";", "std", "::", "vector", "<", "BitVector", ">", "ValueVecs", "(", "Factor", ",", "BitVector", "(", "NumVectorMemOps", ",", "false", ")", ")", ";", "for", "(", "unsigned", "Index", ":", "Indices", ")", "for", "(", "unsigned", "Elt", "=", "<NUM_LIT>", ";", "Elt", "<", "VF", ";", "++", "Elt", ")", "{", "unsigned", "Vec", "=", "(", "Index", "+", "Elt", "*", "Factor", ")", "/", "NumEltsPerVecReg", ";", "UsedInsts", ".", "set", "(", "Vec", ")", ";", "ValueVecs", "[", "Index", "]", ".", "set", "(", "Vec", ")", ";", "}", "NumVectorMemOps", "=", "UsedInsts", ".", "count", "(", ")", ";", "for", "(", "unsigned", "Index", ":", "Indices", ")", "{", "unsigned", "NumSrcVecs", "=", "ValueVecs", "[", "Index", "]", ".", "count", "(", ")", ";", "unsigned", "NumDstVecs", "=", "ceil", "(", "VF", "*", "getScalarSizeInBits", "(", "VecTy", ")", ",", "<NUM_LIT>", ")", ";", "assert", "(", "NumSrcVecs", ">=", "NumDstVecs", "&&", "<STR_LIT>", ")", ";", "NumPermutes", "+=", "std", "::", "max", "(", "<NUM_LIT>", ",", "NumSrcVecs", "-", "NumDstVecs", ")", ";"], "ground_truth": ["}"], "File": "SystemZTargetTransformInfo14", "Func": "getInterleavedMemoryOpCost", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19577, "Length": 145, "Cover_Rate": 0.3918918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OpOpcode", "=", "Op", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "!", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isVector", "(", ")", "||", "(", "OpOpcode", "!=", "<STR_LIT>", "&&", "OpOpcode", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ConstVec", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "FloatTy", "=", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "FloatBits", "=", "FloatTy", ".", "getSizeInBits", "(", ")", ";", "MVT", "IntTy", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ";", "uint32_t", "IntBits", "=", "IntTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumLanes", "=", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "FloatBits", "!=", "<NUM_LIT>", "||", "IntBits", ">", "<NUM_LIT>", "||", "NumLanes", ">", "<NUM_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "BitVector", "UndefElements", ";", "BuildVectorSDNode", "*", "BV", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "ConstVec", ")", ";", "int32_t", "C", "=", "BV", "->", "getConstantFPSplatPow2ToLog2Int", "(", "&", "UndefElements", ",", "<NUM_LIT>", ")", ";", "if", "(", "C", "==", "-", "<NUM_LIT>", "||", "C", "==", "<NUM_LIT>", "||", "C", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "bool", "isSigned", "=", "OpOpcode", "==", "<STR_LIT>", ";", "SDValue", "ConvInput", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "IntBits", "<", "FloatBits", ")", "ConvInput", "=", "DAG", ".", "getNode", "(", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "dl", ",", "NumLanes", "==", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "ConvInput", ")", ";", "unsigned", "IntrinsicOpcode", "=", "isSigned", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "DAG", ".", "getConstant", "(", "IntrinsicOpcode", ",", "dl", ",", "<STR_LIT>", ")", ",", "ConvInput", ",", "DAG", ".", "getConstant", "(", "C", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "PerformVDIVCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19578, "Length": 328, "Cover_Rate": 0.8864864864864865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreatePSBHint", "(", "PSB", "->", "Encoding", ",", "Tok", ".", "getString", "(", ")", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "Lex", "(", ")", ";"], "ground_truth": ["return", "MatchOperand_Success", ";"], "File": "AArch64AsmParser1", "Func": "tryParsePSBHint", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19579, "Length": 37, "Cover_Rate": 0.33636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "T", ".", "getOS", "(", ")", "==", "Triple", "::", "OpenBSD", "&&", "T", ".", "getArch", "(", ")", "==", "Triple", "::", "x86", ")", "Data64bitsDirective", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86MCAsmInfo37", "Func": "X86ELFMCAsmInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19580, "Length": 27, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "Addr", "=", "LHS", ";", "ImmOffset", "=", "COffsetVal", ";", "}", "else", "if", "(", "!", "LHS", "->", "isDivergent", "(", ")", "&&", "COffsetVal", ">", "<NUM_LIT>", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "int64_t", "SplitImmOffset", ",", "RemainderOffset", ";", "std", "::", "tie", "(", "SplitImmOffset", ",", "RemainderOffset", ")", "=", "TII", "->", "splitFlatOffset", "(", "COffsetVal", ",", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "RemainderOffset", ")", ")", "{", "SDNode", "*", "VMov", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "CurDAG", "->", "getTargetConstant", "(", "RemainderOffset", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["VAddr", "=", "SDValue", "(", "VMov", ",", "<NUM_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG37", "Func": "SelectScratchSVAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19581, "Length": 132, "Cover_Rate": 0.3793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "Reset", "(", ")", "{", "ResourceAssignment", "::", "Reset", "(", ")", ";"], "ground_truth": ["}"], "File": "TMS320C64XHazardRecognizer", "Func": "reset", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19582, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReturnBBs", ".", "clear", "(", ")", ";", "findReturns", "(", "MF", ".", "begin", "(", ")", ")", ";", "bool", "MadeChange", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "ReturnLoc", ";", "MachineBasicBlock", "*", "MBB", ";", "unsigned", "int", "Cycles", "=", "<NUM_LIT>", ";", "unsigned", "int", "BBCycles", ";", "for", "(", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", "int", ">", "::", "iterator", "I", "=", "ReturnBBs", ".", "begin", "(", ")", ";", "I", "!=", "ReturnBBs", ".", "end", "(", ")", ";", "++", "I", ")", "{", "MBB", "=", "I", "->", "first", ";", "Cycles", "=", "I", "->", "second", ";", "if", "(", "Cycles", "<", "Threshold", ")", "{", "if", "(", "!", "cyclesUntilReturn", "(", "MBB", ",", "BBCycles", ",", "&", "ReturnLoc", ")", ")", "continue", ";", "addPadding", "(", "MBB", ",", "ReturnLoc", ",", "Threshold", "-", "Cycles", ")", ";"], "ground_truth": ["NumBBsPadded", "++", ";"], "File": "X86PadShortFunction21", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19583, "Length": 119, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "if", "(", "!", "IsNakedFunction", ")", "printSavedRegsBitmask", "(", "OS", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "{"], "File": "MipsAsmPrinter11", "Func": "EmitFunctionBodyStart", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19584, "Length": 43, "Cover_Rate": 0.30935251798561153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>TargetLowering", "(", ")", "{"], "ground_truth": ["}"], "File": "RISCVISelLowering51", "Func": "~RISCVTargetLowering", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19585, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", ";", "const", "<ISA_LIT>SEInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>SEInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "const", "<ISA_LIT>RegisterInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RegInfo", ".", "intRegClass", "(", "<NUM_LIT>", ")", ";", "unsigned", "VR", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";"], "ground_truth": ["unsigned", "Src", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "FI", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "MipsSEFrameLowering12", "Func": "expandStoreCCond", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19586, "Length": 122, "Cover_Rate": 0.6069651741293532, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "return", "false", ";", "unsigned", "InputReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "InputReg", ")", "return", "false", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "updateValueMap", "(", "I", ",", "InputReg", ")", ";", "return", "true", ";", "}", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "const", "TargetRegisterClass", "*", "CopyRC", "=", "(", "SrcVT", "==", "<STR_LIT>", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "CopyReg", "=", "createResultReg", "(", "CopyRC", ")", ";"], "File": "X86FastISel110", "Func": "X86SelectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19587, "Length": 97, "Cover_Rate": 0.40756302521008403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TP", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "PtrVT", ")", ";", "Reloc", "::", "Model", "RM", "=", "HTM", ".", "getRelocationModel", "(", ")", ";", "unsigned", "char", "TF", "=", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "TGA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "dl", ",", "PtrVT", ",", "Offset", ",", "TF", ")", ";", "SDValue", "Sym", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TGA", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "PIC_", ")", "{", "SDValue", "GOT", "=", "LowerGLOBAL_OFFSET_TABLE", "(", "Sym", ",", "DAG", ")", ";", "Sym", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GOT", ",", "Sym", ")", ";", "}", "SDValue", "LoadOffset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Sym", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "TP", ",", "LoadOffset", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering101", "Func": "LowerToTLSInitialExecModel", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19588, "Length": 171, "Cover_Rate": 0.76, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitJumpTableInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter (2)", "Func": "EmitJumpTableInfo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19589, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";"], "ground_truth": ["<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";"], "File": "XCoreISelLowering63", "Func": "LowerRETURNADDR", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19590, "Length": 60, "Cover_Rate": 0.4580152671755725, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "sfunc_symbol", "(", "const", "char", "*", "name", ")", "{", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "name", ")", ";", "SYMBOL_REF_FLAGS", "(", "sym", ")", "=", "SYMBOL_FLAG_FUNCTION", "|", "SYMBOL_FLAG_LOCAL", ";", "if", "(", "TARGET_SHORT_CALLS", ")", ";", "else", "if", "(", "can_create_pseudo_p", "(", ")", ")", "sym", "=", "copy_to_mode_reg", "(", "Pmode", ",", "sym", ")", ";"], "ground_truth": ["else", "gcc_assert", "(", "!", "reload_in_progress", "||", "reload_completed", ")", ";"], "File": "epiphany", "Func": "sfunc_symbol", "Target": "epiphany", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19591, "Length": 58, "Cover_Rate": 0.9354838709677419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineInstr", "*", "L2", "=", "*", "Entry", ".", "second", ".", "begin", "(", ")", ";", "const", "MachineInstr", "*", "L1", "=", "Entry", ".", "first", ";", "if", "(", "!", "MDT", "->", "dominates", "(", "L2", ",", "L1", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "L2", "<<", "'\\n'", "<<", "*", "L1", "<<", "'\\n'", ")", ";", "continue", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "L2", "<<", "'\\n'", "<<", "*", "L1", "<<", "'\\n'", ")", ";", "SmallVector", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "Args", ";"], "ground_truth": ["Args", ".", "push_back", "(", "L2", ")", ";"], "File": "AArch64CollectLOH10", "Func": "computeADRP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19592, "Length": 94, "Cover_Rate": 0.4413145539906103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "{", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser43", "Func": "MatchAndEmitInstruction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19593, "Length": 64, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExtType", "=", "<STR_LIT>", ";", "switch", "(", "V", ".", "getNode", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "{", "LoadSDNode", "*", "LoadNode", "=", "cast", "<", "LoadSDNode", ">", "(", "V", ".", "getNode", "(", ")", ")", ";", "if", "(", "(", "LoadNode", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", "||", "(", "LoadNode", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", ")", "{", "ExtType", "=", "LoadNode", "->", "getExtensionType", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "{", "VTSDNode", "*", "TypeNode", "=", "cast", "<", "VTSDNode", ">", "(", "V", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "(", "TypeNode", "->", "getVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", "||", "(", "TypeNode", "->", "getVT", "(", ")", "==", "<STR_LIT>", "&&", "width", "==", "<NUM_LIT>", ")", ")", "{", "ExtType", "=", "<STR_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)1", "Func": "checkValueWidth", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19594, "Length": 153, "Cover_Rate": 0.478125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getActionDefinitionsBuilder", "(", "{", "G_ADD", ",", "G_SUB", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_UADDE", ",", "G_USUBO", ",", "G_USUBE", "}", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s1", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_LOAD", ",", "G_STORE", "}", ")", ".", "legalForCartesianProduct", "(", "{", "p0", ",", "s32", "}", ",", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ZEXTLOAD", ",", "G_SEXTLOAD", "}", ")", ".", "legalForTypesWithMemSize", "(", "{", "{", "s32", ",", "p0", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "p0", ",", "s32", "}", ",", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UREM", ",", "G_UDIV", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "libcallFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_ASHR", ",", "G_LSHR", "}", ")", ".", "legalFor", "(", "{", "s32", ",", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";"], "ground_truth": ["getActionDefinitionsBuilder", "(", "G_GEP", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";"], "File": "MipsLegalizerInfo32", "Func": "MipsLegalizerInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19595, "Length": 286, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64LDBackend", "Func": "getRelEntrySize", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19596, "Length": 4, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isImm", "(", ")", "&&", "!", "isa", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ")", "return", "true", ";", "if", "(", "!", "isGPRMem", "(", ")", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Memory", ".", "OffsetRegNum", ")", "return", "true", ";", "if", "(", "!", "Memory", ".", "OffsetImm", ")", "return", "true", ";"], "ground_truth": ["int64_t", "Val", "=", "Memory", ".", "OffsetImm", "->", "getValue", "(", ")", ";"], "File": "ARMAsmParser (2)4", "Func": "isAddrMode3", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19597, "Length": 77, "Cover_Rate": 0.6936936936936937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>_VECTOR_REMOVE_REDUNDANCY_VSETVL", ";"], "ground_truth": ["}"], "File": "RISCVRemoveRedundancyVSETVL", "Func": "getPassName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19598, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_vfnmsubps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_fnmsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19599, "Length": 30, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "toDREG", "(", "unsigned", "Reg", ",", "unsigned", "From", "=", "<STR_LIT>", ")", "{"], "ground_truth": ["MCRegisterClass", "const", "*", "Class", "=", "&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ";"], "File": "AVRAsmParser", "Func": "toDREG", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19600, "Length": 23, "Cover_Rate": 0.575, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "if", "(", "AllowsUnaligned", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "hasV7Ops", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "(", "AllowsUnaligned", "||", "isLittleEndian", "(", ")", ")", ")", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";", "return", "true", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)3", "Func": "allowsMisalignedMemoryAccesses", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19601, "Length": 71, "Cover_Rate": 0.5378787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "RHSC", "||", "RHSC", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", "||", "LHS", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "NewCC", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "LHS", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDLoc", "DL", "(", "N", ")", ";"], "ground_truth": ["return", "getSETCC", "(", "NewCC", ",", "LHS", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "DAG", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "foldXor1SetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19602, "Length": 82, "Cover_Rate": 0.6259541984732825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["KnownZero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering181", "Func": "computeKnownBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19603, "Length": 72, "Cover_Rate": 0.3157894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "FlagI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "OI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "OI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "ImmValue", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)1", "Func": "isRedundantFlagInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19604, "Length": 163, "Cover_Rate": 0.444141689373297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64LoadStoreOptimizer31", "Func": "isUnscaledLdSt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19605, "Length": 33, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p8_s64", "(", "int64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly8x16_t", ")", "__builtin_neon_vreinterpretv16qiv2di", "(", "__a", ")", ";"], "File": "arm", "Func": "neon4_vreinterpretq_p8_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19606, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVW_PREL_NC", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVT_PREL", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_MOVW_PREL_NC", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_THM_CALL", ";", "break", ";", "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOT", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TLSGD", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_GOTOFF", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_<ISA_LIT>_TARGET1", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_TARGET1", ";", "break", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_CALL", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_JUMP24", ";", "break", ";", "case", "<STR_LIT>", ":", "Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVT_ABS", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["Type", "=", "ELF", "::", "R_<ISA_LIT>_MOVW_ABS_NC", ";"], "File": "ARMELFObjectWriter37", "Func": "GetRelocTypeInner", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19607, "Length": 257, "Cover_Rate": 0.4821763602251407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "offset", "+=", "size", ";", "if", "(", "ACCUMULATE_OUTGOING_ARGS", "&&", "(", "!", "current_function_is_leaf", "||", "current_function_calls_alloca", ")", ")", "{", "offset", "+=", "current_function_outgoing_args_size", ";", "frame", "->", "outgoing_arguments_size", "=", "current_function_outgoing_args_size", ";", "}", "else", "frame", "->", "outgoing_arguments_size", "=", "<NUM_LIT>", ";", "if", "(", "!", "current_function_is_leaf", "||", "current_function_calls_alloca", ")", "frame", "->", "padding2", "=", "(", "(", "offset", "+", "preferred_alignment", "-", "<NUM_LIT>", ")", "&", "-", "preferred_alignment", ")", "-", "offset", ";", "else", "frame", "->", "padding2", "=", "<NUM_LIT>", ";", "offset", "+=", "frame", "->", "padding2", ";", "frame", "->", "stack_pointer_offset", "=", "offset", ";", "frame", "->", "to_allocate", "=", "(", "size", "+", "frame", "->", "padding1", "+", "frame", "->", "padding2", "+", "frame", "->", "outgoing_arguments_size", "+", "frame", "->", "va_arg_size", ")", ";", "if", "(", "(", "!", "frame", "->", "to_allocate", "&&", "frame", "->", "nregs", "<=", "<NUM_LIT>", ")", "||", "(", "TARGET_64BIT", "&&", "frame", "->", "to_allocate", ">=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ")", "frame", "->", "save_regs_using_mov", "=", "false", ";", "if", "(", "TARGET_RED_ZONE", "&&", "current_function_sp_is_unchanging", "&&", "current_function_is_leaf", ")", "{", "frame", "->", "red_zone_size", "=", "frame", "->", "to_allocate", ";", "if", "(", "frame", "->", "save_regs_using_mov", ")", "frame", "->", "red_zone_size", "+=", "frame", "->", "nregs", "*", "UNITS_PER_WORD", ";", "if", "(", "frame", "->", "red_zone_size", ">", "RED_ZONE_SIZE", "-", "RED_ZONE_RESERVE", ")", "frame", "->", "red_zone_size", "=", "RED_ZONE_SIZE", "-", "RED_ZONE_RESERVE", ";", "}", "else", "frame", "->", "red_zone_size", "=", "<NUM_LIT>", ";", "frame", "->", "to_allocate", "-=", "frame", "->", "red_zone_size", ";", "frame", "->", "stack_pointer_offset", "-=", "frame", "->", "red_zone_size", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "frame", "->", "nregs", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "size", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "stack_alignment_needed", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "frame", "->", "padding1", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "frame", "->", "va_arg_size", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "frame", "->", "padding2", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "frame", "->", "to_allocate", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "frame", "->", "red_zone_size", ")", ";"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "frame", "->", "frame_pointer_offset", ")", ";"], "File": "i3863", "Func": "ix86_compute_frame_layout", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19608, "Length": 307, "Cover_Rate": 0.49198717948717946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "AddOpc", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "SI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "*", "SI", ".", "getParent", "(", ")", ",", "SI", ",", "SI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AddOpc", ")", ",", "AddrReg", ")", ".", "addReg", "(", "SI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "SI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "*", "SI", ".", "getParent", "(", ")", ",", "SI", ",", "SI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "getMappedOp", "(", "SI", ".", "getOpcode", "(", ")", ")", ")", ")", ".", "addReg", "(", "SI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "AddrReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "SI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["}"], "File": "ARCExpandPseudos1", "Func": "expandStore", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19609, "Length": 142, "Cover_Rate": 0.7675675675675676, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "EQ", ":", "case", "NE", ":", "case", "GT", ":", "case", "GE", ":", "case", "LT", ":", "case", "LE", ":", "case", "GTU", ":", "case", "GEU", ":"], "ground_truth": ["case", "LTU", ":"], "File": "mips", "Func": "mips_print_int_branch_condition", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19610, "Length": 27, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX703", ":", "AK", "=", "GK_GFX703", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX704", ":", "AK", "=", "GK_GFX704", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX801", ":", "AK", "=", "GK_GFX801", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX802", ":", "AK", "=", "GK_GFX802", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX803", ":", "AK", "=", "GK_GFX803", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX810", ":", "AK", "=", "GK_GFX810", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX900", ":", "AK", "=", "GK_GFX900", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX902", ":", "AK", "=", "GK_GFX902", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX904", ":", "AK", "=", "GK_GFX904", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX906", ":", "AK", "=", "GK_GFX906", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX908", ":", "AK", "=", "GK_GFX908", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX909", ":", "AK", "=", "GK_GFX909", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1010", ":", "AK", "=", "GK_GFX1010", ";", "break", ";", "case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1011", ":", "AK", "=", "GK_GFX1011", ";", "break", ";"], "ground_truth": ["case", "ELF", "::", "EF_<ISA_LIT>_MACH_AMDGCN_GFX1012", ":", "AK", "=", "GK_GFX1012", ";", "break", ";"], "File": "AMDGPUTargetStreamer", "Func": "getArchNameFromElfMach", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19611, "Length": 165, "Cover_Rate": 0.35181236673773986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "<STR_LIT>", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "IsKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "<NUM_LIT>", ":", "RegState", "::", "Undef", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "MI", ",", "<NUM_LIT>", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "<NUM_LIT>", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "<NUM_LIT>", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "<NUM_LIT>", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "<NUM_LIT>", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "<STR_LIT>", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "<NUM_LIT>", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "SIRegisterInfo59", "Func": "spillSGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19612, "Length": 372, "Cover_Rate": 0.5344827586206896, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isScaledConstantInRange", "(", "N", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Val", ")", ")", "{", "if", "(", "AddSub", "==", "<STR_LIT>", ")", "Val", "*=", "-", "<NUM_LIT>", ";", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG (2)4", "Func": "SelectAddrMode2OffsetImmPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19613, "Length": 57, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMOVZMovAliasOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser (2)2", "Func": "addMOVZMovAliasOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19614, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "range", "=", "INTVAL", "(", "op", ")", ";", "if", "(", "!", "IN_RANGE", "(", "range", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "return", "(", "range", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ";", "}", "case", "PRE_INC", ":", "case", "POST_INC", ":", "case", "PRE_DEC", ":", "case", "POST_DEC", ":", "return", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "arm", "Func": "GET_CODE", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19615, "Length": 62, "Cover_Rate": 0.5740740740740741, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getParamSize", "(", "unsigned", "Param", ")", "const", "{"], "ground_truth": ["return", "DL", "->", "getTypeStoreSize", "(", "getParamType", "(", "Param", ")", ")", ";"], "File": "HSAILParamManager", "Func": "getParamSize", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19616, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "i", ",", "elt", ";", "rtx", "t0", ",", "t1", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_MMI", ")", ")", "return", "false", ";", "if", "(", "d", "->", "vmode", "!=", "V8QImode", ")", "return", "false", ";", "if", "(", "!", "d", "->", "one_vector_p", ")", "return", "false", ";", "elt", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "!=", "elt", ")", "return", "false", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "t0", "=", "gen_reg_rtx", "(", "V8QImode", ")", ";", "if", "(", "elt", "<", "<NUM_LIT>", ")", "emit_insn", "(", "gen_loongson_punpcklbh", "(", "t0", ",", "d", "->", "op0", ",", "d", "->", "op0", ")", ")", ";", "else", "emit_insn", "(", "gen_loongson_punpckhbh", "(", "t0", ",", "d", "->", "op0", ",", "d", "->", "op0", ")", ")", ";", "elt", "&=", "<NUM_LIT>", ";", "elt", "*=", "<NUM_LIT>", ";", "t1", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "emit_insn", "(", "gen_loongson_pshufh", "(", "t1", ",", "gen_lowpart", "(", "V4HImode", ",", "t0", ")", ",", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "elt", ")", ")", ")", ")", ";", "emit_move_insn", "(", "d", "->", "target", ",", "gen_lowpart", "(", "V8QImode", ",", "t1", ")", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "mips", "Func": "mips_expand_vpc_loongson_bcast", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19617, "Length": 191, "Cover_Rate": 0.9455445544554455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "VectorComponents", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "AMDGPU", "::", "R600_Reg64RegClass", ".", "contains", "(", "DestReg", ")", "||", "AMDGPU", "::", "R600_Reg64VerticalRegClass", ".", "contains", "(", "DestReg", ")", ")", "&&", "(", "AMDGPU", "::", "R600_Reg64RegClass", ".", "contains", "(", "SrcReg", ")", "||", "AMDGPU", "::", "R600_Reg64VerticalRegClass", ".", "contains", "(", "SrcReg", ")", ")", ")", "{", "VectorComponents", "=", "<NUM_LIT>", ";", "}", "if", "(", "VectorComponents", ">", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "VectorComponents", ";", "I", "++", ")", "{", "unsigned", "SubRegIndex", "=", "RI", ".", "getSubRegFromChannel", "(", "I", ")", ";", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "AMDGPU", "::", "MOV", ",", "RI", ".", "getSubReg", "(", "DestReg", ",", "SubRegIndex", ")", ",", "RI", ".", "getSubReg", "(", "SrcReg", ",", "SubRegIndex", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "MachineInstr", "*", "NewMI", "=", "buildDefaultInstruction", "(", "MBB", ",", "MI", ",", "AMDGPU", "::", "MOV", ",", "DestReg", ",", "SrcReg", ")", ";", "NewMI", "->", "getOperand", "(", "getOperandIdx", "(", "*", "NewMI", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ")", ".", "setIsKill", "(", "KillSrc", ")", ";", "}"], "ground_truth": ["}"], "File": "R600InstrInfo11", "Func": "copyPhysReg", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19618, "Length": 175, "Cover_Rate": 0.6972111553784861, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getZExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "Base", "=", "Addr", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "MBlazeISelDAGToDAG1", "Func": "SelectAddr", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19619, "Length": 160, "Cover_Rate": 0.5031446540880503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_SFmode", ":", "return", "<NUM_LIT>", ";", "case", "E_DFmode", ":", "return", "<NUM_LIT>", ";", "case", "E_XFmode", ":", "return", "<NUM_LIT>", ";", "case", "E_TImode", ":", "return", "SPEC_MODE_INVALID", ";", "default", ":", "return", "SPEC_MODE_INVALID", ";", "}"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_mode_to_int", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19620, "Length": 31, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_clwb", "(", "void", "*", "__A", ")", "{"], "ground_truth": ["__builtin_ia32_clwb", "(", "__A", ")", ";"], "File": "clwbintrin", "Func": "_mm_clwb", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19621, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VT", ".", "getVectorNumElements", "(", ")", ")", "{", "default", ":", "return", "EVT", "(", ")", ";", "case", "<NUM_LIT>", ":", "return", "VT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "VT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "return", "VT", ".", "changeVectorElementType", "(", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering102", "Func": "getNaturalIntSVETypeWithMatchingElementCount", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19622, "Length": 49, "Cover_Rate": 0.5268817204301075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isKrait", "(", ")", "const", "{", "return", "<ISA_LIT>ProcFamily", "==", "Krait", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)", "Func": "isKrait", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19623, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "widenSubVector", "(", "SDValue", "Vec", ",", "bool", "ZeroNewElements", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "unsigned", "WideSizeInBits", ")", "{", "assert", "(", "Vec", ".", "getValueSizeInBits", "(", ")", "<", "WideSizeInBits", "&&", "(", "WideSizeInBits", "%", "Vec", ".", "getScalarValueSizeInBits", "(", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "WideNumElts", "=", "WideSizeInBits", "/", "Vec", ".", "getScalarValueSizeInBits", "(", ")", ";", "MVT", "SVT", "=", "Vec", ".", "getSimpleValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "MVT", "VT", "=", "<STR_LIT>", "(", "SVT", ",", "WideNumElts", ")", ";"], "ground_truth": ["return", "widenSubVector", "(", "VT", ",", "Vec", ",", "ZeroNewElements", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "widenSubVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19624, "Length": 103, "Cover_Rate": 0.9716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "flag_omit_frame_pointer", "=", "<NUM_LIT>", ";", "flag_no_function_cse", "=", "<NUM_LIT>", ";", "flag_split_wide_types", "=", "<NUM_LIT>", ";", "init_machine_status", "=", "rl78_init_machine_status", ";", "if", "(", "TARGET_ALLREGS", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "fixed_regs", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "TARGET_ES0", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", "&&", "strcmp", "(", "lang_hooks", ".", "name", ",", "<STR_LIT>", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "switch", "(", "rl78_cpu_type", ")", "{", "case", "CPU_UNINIT", ":", "rl78_cpu_type", "=", "CPU_G14", ";", "if", "(", "rl78_mul_type", "==", "MUL_UNINIT", ")", "rl78_mul_type", "=", "MUL_NONE", ";", "break", ";", "case", "CPU_G10", ":", "switch", "(", "rl78_mul_type", ")", "{", "case", "MUL_UNINIT", ":", "rl78_mul_type", "=", "MUL_NONE", ";", "break", ";", "case", "MUL_NONE", ":", "break", ";", "case", "MUL_G13", ":", "error", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "MUL_G14", ":", "error", "(", "<STR_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["break", ";"], "File": "rl783", "Func": "rl78_option_override", "Target": "rl78", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19625, "Length": 168, "Cover_Rate": 0.6536964980544747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "elbytes", "=", "GET_MODE_SIZE", "(", "elmode", ")", ";", "poly_uint64", "nunits", "=", "exact_div", "(", "BYTES_PER_SVE_VECTOR", ",", "elbytes", ")", ";", "machine_mode", "mode", "=", "aarch64_sve_data_mode", "(", "elmode", ",", "nunits", ")", ".", "require", "(", ")", ";", "vectype", "=", "build_vector_type_for_mode", "(", "eltype", ",", "mode", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "TYPE_MODE", "(", "vectype", ")", ")", "&&", "TYPE_MODE", "(", "vectype", ")", "==", "mode", "&&", "TYPE_MODE_RAW", "(", "vectype", ")", "==", "mode", "&&", "TYPE_ALIGN", "(", "vectype", ")", "==", "<NUM_LIT>", "&&", "known_eq", "(", "wi", "::", "to_poly_offset", "(", "TYPE_SIZE", "(", "vectype", ")", ")", ",", "BITS_PER_SVE_VECTOR", ")", ")", ";", "num_zr", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins1", "Func": "register_builtin_types", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19626, "Length": 94, "Cover_Rate": 0.3051948051948052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CompilationCallback", "(", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86JITInfo", "Func": "X86CompilationCallback", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19627, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printFPConstant", "(", "const", "ConstantFP", "*", "Fp", ",", "raw_ostream", "&", "O", ")", "{", "APFloat", "APF", "=", "APFloat", "(", "Fp", "->", "getValueAPF", "(", ")", ")", ";", "bool", "ignored", ";", "unsigned", "int", "numHex", ";", "const", "char", "*", "lead", ";", "if", "(", "Fp", "->", "getType", "(", ")", "->", "getTypeID", "(", ")", "==", "Type", "::", "FloatTyID", ")", "{", "numHex", "=", "<NUM_LIT>", ";", "lead", "=", "<STR_LIT>", ";", "APF", ".", "convert", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "ignored", ")", ";", "}", "else", "if", "(", "Fp", "->", "getType", "(", ")", "->", "getTypeID", "(", ")", "==", "Type", "::", "DoubleTyID", ")", "{", "numHex", "=", "<NUM_LIT>", ";", "lead", "=", "<STR_LIT>", ";", "APF", ".", "convert", "(", "APFloat", "::", "IEEEdouble", "(", ")", ",", "APFloat", "::", "rmNearestTiesToEven", ",", "&", "ignored", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "APInt", "API", "=", "APF", ".", "bitcastToAPInt", "(", ")", ";", "std", "::", "string", "hexstr", "(", "utohexstr", "(", "API", ".", "getZExtValue", "(", ")", ")", ")", ";", "O", "<<", "lead", ";", "if", "(", "hexstr", ".", "length", "(", ")", "<", "numHex", ")", "O", "<<", "std", "::", "string", "(", "numHex", "-", "hexstr", ".", "length", "(", ")", ",", "'0'", ")", ";", "O", "<<", "utohexstr", "(", "API", ".", "getZExtValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter18", "Func": "printFPConstant", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19628, "Length": 201, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "ix86_memtag_tag_size", "(", ")", "{", "return", "IX86_HWASAN_TAG_SIZE", ";"], "ground_truth": ["}"], "File": "i3861", "Func": "ix86_memtag_tag_size", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19629, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LowerBRCOND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "Op", ";"], "ground_truth": ["}"], "File": "Cpu0ISelLowering1", "Func": "LowerBRCOND", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19630, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "imm", "=", "Val", "&", "<NUM_LIT>", ";", "if", "(", "Val", "==", "<NUM_LIT>", ")", "imm", "=", "INT32_MIN", ";", "else", "if", "(", "!", "(", "Val", "&", "<NUM_LIT>", ")", ")", "imm", "*=", "-", "<NUM_LIT>", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";"], "File": "ARMDisassembler39", "Func": "DecodeT2Imm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19631, "Length": 44, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";", "return", "X", ";"], "ground_truth": ["}"], "File": "HexagonMCTargetDesc13", "Func": "createHexagonMCRegisterInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19632, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "BB", "=", "L", "->", "block_begin", "(", ")", ",", "BE", "=", "L", "->", "block_end", "(", ")", ";", "BB", "!=", "BE", ";", "++", "BB", ")", "if", "(", "!", "VisitedBlocks", ".", "count", "(", "*", "BB", ")", ")", "Worklist", ".", "push_back", "(", "*", "BB", ")", ";", "if", "(", "auto", "PreHeader", "=", "L", "->", "getLoopPreheader", "(", ")", ")", "if", "(", "!", "VisitedBlocks", ".", "count", "(", "PreHeader", ")", ")", "Worklist", ".", "push_back", "(", "PreHeader", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "auto", "BB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "LoopOptimized", "|=", "Optimize_PreWhileConversion", "(", "BB", ")", ";", "LoopOptimized", "|=", "Optimize_PostWhileConversion", "(", "BB", ")", ";", "LoopOptimized", "|=", "Transform_StructAddressing", "(", "BB", ")", ";", "VisitedBlocks", ".", "insert", "(", "BB", ")", ";", "}"], "ground_truth": ["++", "NumVisited", ";"], "File": "SVEPostVectorize", "Func": "runOnLoop", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19633, "Length": 124, "Cover_Rate": 0.779874213836478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInst", "Nop", ";", "StringRef", "NoAnnot", ";", "Nop", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "Nop", ".", "setPacketStart", "(", "MI", "->", "isPacketStart", "(", ")", ")", ";", "printInst", "(", "&", "Nop", ",", "O", ",", "NoAnnot", ")", ";", "}", "if", "(", "MI", "->", "isPacketEnd", "(", ")", ")", "O", "<<", "PacketPadding", "<<", "endPacket", ";", "printInstruction", "(", "MI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter", "Func": "printInst", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19634, "Length": 57, "Cover_Rate": 0.3352941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_PostIndReg", ";"], "ground_truth": ["}"], "File": "MSP430AsmParser11", "Func": "isPostIndReg", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19635, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmladhxq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqdmladhxq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqdmladhxq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19636, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ",", "BranchProbability", "Probability", ")", "const", "{"], "ground_truth": ["return", "nonDbgBBSize", "(", "&", "TMBB", ")", "<=", "<NUM_LIT>", "&&", "nonDbgBBSize", "(", "&", "FMBB", ")", "<=", "<NUM_LIT>", ";"], "File": "HexagonInstrInfo (2)", "Func": "isProfitableToIfCvt", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19637, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<", "MCCodeEmitter", ">", "Emitter", ")", ":", "MCELFStreamer", "(", "Context", ",", "std", "::", "move", "(", "MAB", ")", ",", "OS", ",", "std", "::", "move", "(", "Emitter", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUELFStreamer9", "Func": "AMDGPUELFStreamer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19638, "Length": 54, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "HeadTail", ".", "second", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "String", ".", "substr", "(", "HeadTail", ".", "first", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ",", "Loc", ")", ")", ";", "String", "=", "HeadTail", ".", "second", ";", "}", "while", "(", "!", "String", ".", "empty", "(", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonAsmParser12", "Func": "splitIdentifier", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19639, "Length": 58, "Cover_Rate": 0.38666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "MaskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";"], "ground_truth": ["SDLoc", "dl", "(", "Op", ")", ";"], "File": "X86ISelLowering188", "Func": "getVectorMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19640, "Length": 38, "Cover_Rate": 0.36893203883495146, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Emitter", "(", "TargetMachine", "&", "tm", ",", "CodeEmitter", "&", "mce", ",", "const", "<ISA_LIT>InstrInfo", "&", "ii", ",", "const", "TargetData", "&", "td", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "JTI", "(", "<NUM_LIT>", ")", ",", "II", "(", "&", "ii", ")", ",", "TD", "(", "&", "td", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "<NUM_LIT>", ")", ",", "MJTEs", "(", "<NUM_LIT>", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter11", "Func": "Emitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19641, "Length": 78, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateIndReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["return", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_IndReg", ",", "RegNum", ",", "S", ",", "E", ")", ";"], "File": "MSP430AsmParser", "Func": "CreateIndReg", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19642, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "direction", "==", "MEM_ACCESS_DIR_NEG", ")", "n", "=", "-", "<NUM_LIT>", "*", "n", "-", "<NUM_LIT>", ";", "}", "if", "(", "n", "<", "-", "<NUM_LIT>", "||", "n", ">", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "if", "(", "n", "<", "<NUM_LIT>", ")", "n", "=", "<NUM_LIT>", "+", "n", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "reg", "=", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ";", "break", ";", "case", "TYPE_STORE", ":", "reg", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["gcc_assert", "(", "REG_P", "(", "reg", ")", "||", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", ";"], "File": "nds32-pipelines-auxiliary", "Func": "extract_nth_ls2_access_reg", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19643, "Length": 102, "Cover_Rate": 0.5125628140703518, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ".", "addReg", "(", "CopyReg", ")", ";", "setImpSCCDefDead", "(", "*", "Xor", ",", "ImpDefSCC", ".", "isDead", "(", ")", ")", ";", "}", "MachineInstr", "*", "SetExec", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "MovTermOpc", ")", ",", "Exec", ")", ".", "addReg", "(", "Tmp", ",", "RegState", "::", "Kill", ")", ";", "MachineInstr", "*", "NewBr", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "LIS", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "return", ";", "}", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "CopyExec", ")", ";", "LIS", "->", "ReplaceMachineInstrInMaps", "(", "MI", ",", "*", "And", ")", ";", "if", "(", "!", "SimpleIf", ")", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "Xor", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "SetExec", ")", ";", "LIS", "->", "InsertMachineInstrInMaps", "(", "*", "NewBr", ")", ";", "LIS", "->", "removeAllRegUnitsForPhysReg", "(", "<STR_LIT>", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";", "LIS", "->", "createAndComputeVirtRegInterval", "(", "SaveExecReg", ")", ";"], "ground_truth": ["LIS", "->", "createAndComputeVirtRegInterval", "(", "Tmp", ")", ";"], "File": "SILowerControlFlow65", "Func": "emitIf", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19644, "Length": 212, "Cover_Rate": 0.452991452991453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "CmpInst", "::", "Predicate", "Pred", "=", "minMaxToCompare", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "MachineInstr", "*", "Sel", "=", "buildExpandedScalarMinMax", "(", "B", ",", "Pred", ",", "Dst", ",", "Src0", ",", "Src1", ")", ";"], "ground_truth": ["Register", "CmpReg", "=", "Sel", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPURegisterBankInfo10", "Func": "lowerScalarMinMax", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19645, "Length": 88, "Cover_Rate": 0.704, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "Inst", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["uint32_t", "CurByte", "=", "<NUM_LIT>", ";"], "File": "TL45MCCodeEmitter", "Func": "encodeInstruction", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19646, "Length": 33, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>elTargetMachine", "::", "<ISA_LIT>elTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>TargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ",", "true", ")", "{"], "ground_truth": ["}"], "File": "Cpu0TargetMachine1", "Func": "Cpu0elTargetMachine", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19647, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "<STR_LIT>", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "SU", "->", "NodeNum", "<<", "<STR_LIT>", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "<STR_LIT>", ")", ";", "placeDebugValues", "(", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", ";", "dumpSchedule", "(", ")", ";"], "ground_truth": ["dbgs", "(", ")", "<<", "'\\n'", ";"], "File": "SIMachineScheduler29", "Func": "schedule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19648, "Length": 200, "Cover_Rate": 0.303951367781155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "FPR8DecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Register", ")", ")", ";"], "ground_truth": ["return", "Success", ";"], "File": "AArch64Disassembler (2)2", "Func": "DecodeFPR8RegisterClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19649, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>TTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{"], "ground_truth": ["return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ";"], "File": "PPCTargetTransformInfo12", "Func": "getIntrinsicInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19650, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "cmp_mode", ";", "bool", "maskcmp", "=", "false", ";", "rtx", "x", ";", "if", "(", "GET_MODE_SIZE", "(", "cmp_ops_mode", ")", "==", "<NUM_LIT>", ")", "{", "cmp_mode", "=", "mode_for_size", "(", "GET_MODE_NUNITS", "(", "cmp_ops_mode", ")", ",", "MODE_INT", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "cmp_mode", "!=", "BLKmode", ")", ";", "maskcmp", "=", "true", ";", "}", "else", "cmp_mode", "=", "cmp_ops_mode", ";", "cmp_op0", "=", "force_reg", "(", "cmp_ops_mode", ",", "cmp_op0", ")", ";", "if", "(", "!", "nonimmediate_operand", "(", "cmp_op1", ",", "cmp_ops_mode", ")", ")", "cmp_op1", "=", "force_reg", "(", "cmp_ops_mode", ",", "cmp_op1", ")", ";", "if", "(", "optimize", "||", "(", "maskcmp", "&&", "cmp_mode", "!=", "mode", ")", "||", "(", "op_true", "&&", "reg_overlap_mentioned_p", "(", "dest", ",", "op_true", ")", ")", "||", "(", "op_false", "&&", "reg_overlap_mentioned_p", "(", "dest", ",", "op_false", ")", ")", ")", "dest", "=", "gen_reg_rtx", "(", "maskcmp", "?", "cmp_mode", ":", "mode", ")", ";", "if", "(", "maskcmp", "&&", "(", "code", "==", "GT", "||", "code", "==", "EQ", ")", ")", "{", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "cmp_ops_mode", ")", "{", "case", "V64QImode", ":", "gcc_assert", "(", "TARGET_AVX512BW", ")", ";", "gen", "=", "code", "==", "GT", "?", "gen_avx512bw_gtv64qi3", ":", "gen_avx512bw_eqv64qi3_1", ";", "break", ";", "case", "V32HImode", ":", "gcc_assert", "(", "TARGET_AVX512BW", ")", ";", "gen", "=", "code", "==", "GT", "?", "gen_avx512bw_gtv32hi3", ":", "gen_avx512bw_eqv32hi3_1", ";", "break", ";", "case", "V16SImode", ":", "gen", "=", "code", "==", "GT", "?", "gen_avx512f_gtv16si3", ":", "gen_avx512f_eqv16si3_1", ";", "break", ";", "case", "V8DImode", ":", "gen", "=", "code", "==", "GT", "?", "gen_avx512f_gtv8di3", ":", "gen_avx512f_eqv8di3_1", ";", "break", ";", "default", ":", "gen", "=", "NULL", ";", "}", "if", "(", "gen", ")", "{", "emit_insn", "(", "gen", "(", "dest", ",", "cmp_op0", ",", "cmp_op1", ")", ")", ";", "return", "dest", ";", "}", "}"], "ground_truth": ["x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "cmp_mode", ",", "cmp_op0", ",", "cmp_op1", ")", ";"], "File": "i3866", "Func": "ix86_expand_sse_cmp", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19651, "Length": 270, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ldi", "::", "fixup", "(", "Size", ",", "Fixup", ",", "Value", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "SNESAsmBackend", "Func": "lo8", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19652, "Length": 14, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElem", "=", "SrcVTy", "->", "getNumElements", "(", ")", ";", "auto", "*", "MaskTy", "=", "FixedVectorType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "NumElem", ")", ";", "if", "(", "(", "IsLoad", "&&", "!", "isLegalMaskedLoad", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", "||", "(", "IsStore", "&&", "!", "isLegalMaskedStore", "(", "SrcVTy", ",", "MaybeAlign", "(", "Alignment", ")", ")", ")", "||", "!", "isPowerOf2_32", "(", "NumElem", ")", ")", "{", "APInt", "DemandedElts", "=", "APInt", "::", "getAllOnesValue", "(", "NumElem", ")", ";", "int", "MaskSplitCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "DemandedElts", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt8Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ",", "CostKind", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ",", "CostKind", ")", ";", "int", "MaskCmpCost", "=", "NumElem", "*", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";", "int", "ValueSplitCost", "=", "getScalarizationOverhead", "(", "SrcVTy", ",", "DemandedElts", ",", "IsLoad", ",", "IsStore", ")", ";"], "ground_truth": ["int", "MemopCost", "=", "NumElem", "*", "BaseT", "::", "getMemoryOpCost", "(", "Opcode", ",", "SrcVTy", "->", "getScalarType", "(", ")", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ",", "CostKind", ")", ";"], "File": "X86TargetTransformInfo8", "Func": "getMaskedMemoryOpCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19653, "Length": 183, "Cover_Rate": 0.4066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorListFour", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter18", "Func": "printVectorListFour", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19654, "Length": 93, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OW", "->", "write64", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "BPFAsmBackend", "Func": "writeNopData", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19655, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "RVFI", "->", "useSaveRestoreLibCalls", "(", "MF", ")", ")", "return", "false", ";", "const", "auto", "*", "FII", "=", "llvm", "::", "find_if", "(", "FixedCSRFIMap", ",", "[", "&", "]", "(", "auto", "P", ")", "{", "return", "P", ".", "first", "==", "Reg", ";", "}", ")", ";", "if", "(", "FII", "==", "std", "::", "end", "(", "FixedCSRFIMap", ")", ")", "return", "false", ";", "FrameIdx", "=", "FII", "->", "second", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "RISCVRegisterInfo12", "Func": "hasReservedSpillSlot", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19656, "Length": 80, "Cover_Rate": 0.8080808080808081, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ".", "isSGPRClass", "(", "DstRC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "if", "(", "DstRC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "DstRC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "&&", "!", "RI", ".", "isSGPRClass", "(", "DstRC", ")", ")", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (3)", "Func": "getMovOpcode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19657, "Length": 60, "Cover_Rate": 0.6185567010309279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "loop_depth", ">", "<NUM_LIT>", "||", "!", "entered_at_top", ")", "return", "false", ";", "if", "(", "arc_lpcwidth", "!=", "<NUM_LIT>", "&&", "(", "wi", "::", "gtu_p", "(", "iterations_max", ",", "(", "(", "<NUM_LIT>", "<<", "arc_lpcwidth", ")", "-", "<NUM_LIT>", ")", ")", "||", "wi", "::", "eq_p", "(", "iterations_max", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "arc", "Func": "arc_can_use_doloop_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19658, "Length": 52, "Cover_Rate": 0.7027027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getUserCost", "(", "const", "User", "*", "U", ",", "ArrayRef", "<", "const", "Value", "*", ">", "Operands", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "isa", "<", "CastInst", ">", "(", "U", ")", "||", "isa", "<", "LoadInst", ">", "(", "U", ")", "||", "isa", "<", "StoreInst", ">", "(", "U", ")", ")", "return", "BaseT", "::", "getUserCost", "(", "U", ",", "Operands", ",", "CostKind", ")", ";", "if", "(", "U", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "U", "->", "getType", "(", ")", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "BaseT", "::", "getUserCost", "(", "U", ",", "Operands", ",", "CostKind", ")", ";"], "File": "PPCTargetTransformInfo1", "Func": "getUserCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19659, "Length": 114, "Cover_Rate": 0.890625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "PCRelFlagVal", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "File": "AArch64AsmBackend (2)", "Func": "getFixupKindInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19660, "Length": 189, "Cover_Rate": 0.8915094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "ArgIn", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "CFRegNode", ".", "push_back", "(", "ArgIn", ".", "getValue", "(", "ArgIn", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "StackSlotSize", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "LRSaveSize", "+", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "ArgIn", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "const", "ArgDataPair", "ADP", "=", "{", "ArgIn", ",", "Ins", "[", "i", "]", ".", "Flags", "}", ";", "ArgData", ".", "push_back", "(", "ADP", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "MCPhysReg", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "FirstVAReg", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "array_lengthof", "(", "ArgRegs", ")", ")", ";", "if", "(", "FirstVAReg", "<", "array_lengthof", "(", "ArgRegs", ")", ")", "{", "int", "offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "array_lengthof", "(", "ArgRegs", ")", "-", "<NUM_LIT>", ";", "i", ">=", "(", "int", ")", "FirstVAReg", ";", "--", "i", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "offset", ",", "true", ")", ";", "if", "(", "i", "==", "(", "int", ")", "FirstVAReg", ")", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "}", "offset", "-=", "StackSlotSize", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "<STR_LIT>", ")", ";", "CFRegNode", ".", "push_back", "(", "Val", ".", "getValue", "(", "Val", "->", "getNumValues", "(", ")", "-", "<NUM_LIT>", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "}", "}", "else", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "LRSaveSize", "+", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreISelLowering33", "Func": "LowerCCCArguments", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19661, "Length": 487, "Cover_Rate": 0.48554336989032904, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun", "->", "machine", "->", "callee_saved_reg_size", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_or_fixed_reg_p", "(", "regno", ")", ")", "cfun", "->", "machine", "->", "callee_saved_reg_size", "+=", "<NUM_LIT>", ";"], "File": "ft32", "Func": "ft32_compute_frame", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19662, "Length": 42, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerXALUO", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "CC", ";", "SDValue", "Value", ",", "Overflow", ";", "std", "::", "tie", "(", "Value", ",", "Overflow", ")", "=", "get<ISA_LIT>XALUOOp", "(", "CC", ",", "Op", ",", "DAG", ")", ";", "SDValue", "TVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "FVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering117", "Func": "LowerXALUO", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19663, "Length": 85, "Cover_Rate": 0.48295454545454547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetLowering", "(", ")", "->", "supportSwiftError", "(", ")", "&&", "MF", "->", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ".", "hasAttrSomewhere", "(", "Attribute", "::", "SwiftError", ")", ")", "return", "CSR_<ISA_LIT>_AAPCS_SwiftError_SaveList", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "PreserveMost", ")", "return", "CSR_<ISA_LIT>_RT_MostRegs_SaveList", ";", "if", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "return", "CSR_Darwin_<ISA_LIT>_AAPCS_SaveList", ";"], "ground_truth": ["return", "CSR_<ISA_LIT>_AAPCS_SaveList", ";"], "File": "AArch64RegisterInfo13", "Func": "getCalleeSavedRegs", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19664, "Length": 79, "Cover_Rate": 0.34497816593886466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "X", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "DAG", ".", "MaskedValueIsZero", "(", "X", ",", "APInt", "::", "getBitsSetFrom", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "X", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ")", ";", "SDValue", "Flags", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Setnp", "=", "getSETCC", "(", "<STR_LIT>", ",", "Flags", ",", "DL", ",", "DAG", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Setnp", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "SDValue", "Parity", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Parity", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "assert", "(", "VT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Hi16", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "X", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "X86ISelLowering126", "Func": "combineParity", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19665, "Length": 283, "Cover_Rate": 0.43206106870229005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhaddq_n_u32", "(", "uint32x4_t", "__a", ",", "uint32_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vhaddq_n_uv4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhaddq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19666, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "arm_arg_partial_bytes", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "nregs", "=", "pcum", "->", "nregs", ";", "if", "(", "pcum", "->", "pcs_variant", "<=", "ARM_PCS_AAPCS_LOCAL", ")", "{", "aapcs_layout_arg", "(", "pcum", ",", "mode", ",", "type", ",", "named", ")", ";", "return", "pcum", "->", "aapcs_partial", ";", "}", "if", "(", "TARGET_IWMMXT_ABI", "&&", "arm_vector_mode_supported_p", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "NUM_ARG_REGS", ">", "nregs", "&&", "(", "NUM_ARG_REGS", "<", "nregs", "+", "ARM_NUM_REGS2", "(", "mode", ",", "type", ")", ")", "&&", "pcum", "->", "can_split", ")", "return", "(", "NUM_ARG_REGS", "-", "nregs", ")", "*", "UNITS_PER_WORD", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_arg_partial_bytes", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19667, "Length": 107, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetMachine", "*", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "if", "(", "TM", "->", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "false", ";", "LLVMContext", "*", "Context", "=", "&", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolSymbol", "::", "Create", "(", "*", "Context", ",", "<STR_LIT>", ",", "<ISA_LIT>PCLabelIndex", ",", "PCAdj", ")", ";", "unsigned", "Align", "=", "TM", "->", "getDataLayout", "(", ")", "->", "getPrefTypeAlignment", "(", "Type", "::", "getInt32PtrTy", "(", "*", "Context", ")", ")", ";", "unsigned", "Idx", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CPV", ",", "Align", ")", ";", "MachineBasicBlock", "&", "FirstMBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "FirstMBB", ".", "begin", "(", ")", ";", "DebugLoc", "DL", "=", "FirstMBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "unsigned", "GlobalBaseReg", "=", "AFI", "->", "getGlobalBaseReg", "(", ")", ";", "unsigned", "Opc", "=", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "TM", "->", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "GlobalBaseReg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMInstrInfo4", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19668, "Length": 253, "Cover_Rate": 0.8605442176870748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "for", "(", "std", "::", "map", "<", "const", "char", "*", ",", "const", "llvm", "::", "<STR_LIT>", "*", ">", "::", "const_iterator", "it", "=", "<ISA_LIT>FI", "->", "StubsNeeded", ".", "begin", "(", ")", ";", "it", "!=", "<ISA_LIT>FI", "->", "StubsNeeded", ".", "end", "(", ")", ";", "++", "it", ")", "{", "const", "char", "*", "Symbol", "=", "it", "->", "first", ";", "const", "llvm", "::", "<STR_LIT>", "*", "Signature", "=", "it", "->", "second", ";"], "ground_truth": ["if", "(", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "StubsNeeded", ".", "end", "(", ")", ")", "StubsNeeded", "[", "Symbol", "]", "=", "Signature", ";"], "File": "MipsAsmPrinter46", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19669, "Length": 103, "Cover_Rate": 0.5852272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SPScope", "::", "isHeader", "(", "const", "PredicatedBlock", "*", "block", ")", "const", "{", "return", "getHeader", "(", ")", "==", "block", ";"], "ground_truth": ["}"], "File": "SPScope", "Func": "isHeader", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19670, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "nds32", "Func": "nds32_strict_argument_naming", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19671, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "char", "code", ";", "code", "=", "*", "dp", "++", ";", "decoder", "=", "unw_decode_table", "[", "inside_body", "]", "[", "code", ">>", "<NUM_LIT>", "]", ";", "dp", "=", "(", "*", "decoder", ")", "(", "dp", ",", "code", ",", "arg", ")", ";"], "ground_truth": ["return", "dp", ";"], "File": "unwind-ia64", "Func": "unw_decode", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19672, "Length": 39, "Cover_Rate": 0.6190476190476191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "DataLayout", "&", "DL", ")", ":", "TargetSelectionDAGInfo", "(", "&", "DL", ")", "{"], "ground_truth": ["}"], "File": "SystemZSelectionDAGInfo27", "Func": "SystemZSelectionDAGInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19673, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_cmple_epi32_mask", "(", "__m256i", "__X", ",", "__m256i", "__Y", ")", "{"], "ground_truth": ["return", "(", "__mmask8", ")", "__builtin_ia32_cmpd256_mask", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512vlintrin", "Func": "_mm256_cmple_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19674, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "xops", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "PROBE_INTERVAL", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "xops", "[", "<NUM_LIT>", "]", "=", "reg2", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "xops", ")", ";", "fputs", "(", "<STR_LIT>", ",", "asm_out_file", ")", ";", "assemble_name_raw", "(", "asm_out_file", ",", "loop_lab", ")", ";", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "aarch643", "Func": "aarch64_output_probe_stack_range", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19675, "Length": 63, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "lowerShiftRightParts", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsSRA", ")", "const", "{", "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "SDValue", "Lo", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Shamt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Not", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftLeft1Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "ShiftLeftHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ShiftLeft1Hi", ",", "Not", ")", ";", "SDValue", "ShiftRightLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "Shamt", ")", ";", "SDValue", "Or", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "ShiftLeftHi", ",", "ShiftRightLo", ")", ";", "SDValue", "ShiftRightHi", "=", "DAG", ".", "getNode", "(", "IsSRA", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "Shamt", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Shamt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Shift31", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "ShiftRightHi", ",", "Or", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Cond", ",", "IsSRA", "?", "Shift31", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "ShiftRightHi", ")", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "Lo", ",", "Hi", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "<NUM_LIT>", ",", "DL", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering126", "Func": "lowerShiftRightParts", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19676, "Length": 306, "Cover_Rate": 0.8547486033519553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u16_f32", "(", "float32x4_t", "__a", ")", "{", "return", "(", "uint16x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpretq_u16_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19677, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "(", "__a", "<=", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon1_vcle_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19678, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo114", "Func": "isMoveInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19679, "Length": 85, "Cover_Rate": 0.4187192118226601, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsNaClRewritePass", "Func": "IsIndirectJump", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19680, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "return", "new", "<ISA_LIT>_MachoTargetObjectFile", "(", ")", ";", "return", "new", "<ISA_LIT>_ELFTargetObjectFile", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering137", "Func": "createTLOF", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19681, "Length": 21, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "printRegName", "(", "O", ",", "MO", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "O", "<<", "*", "MO", ".", "getExpr", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "printImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter14", "Func": "printOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19682, "Length": 69, "Cover_Rate": 0.6831683168316832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "(", "b", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vabdd_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19683, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "RHSTrunc", "=", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ";", "if", "(", "!", "RHSTrunc", "&&", "!", "<STR_LIT>", "(", "N1", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "!", "TLI", ".", "isOperationLegalOrPromote", "(", "Narrow", "->", "getOpcode", "(", ")", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "N0", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RHSTrunc", ")", "N1", "=", "N1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N1", ")", ";", "SDValue", "Op", "=", "DAG", ".", "getNode", "(", "Narrow", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "N0", ",", "N1", ")", ";"], "ground_truth": ["unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";"], "File": "X86ISelLowering", "Func": "WidenMaskArithmetic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19684, "Length": 145, "Cover_Rate": 0.34772182254196643, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "bool", "ConsumeCarry", "=", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", ";", "bool", "ProduceCarry", "=", "ConsumeCarry", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "bool", "IsAdd", "=", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";", "SDValue", "Sub0", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Lo0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi0", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "Sub1", ")", ";", "SDNode", "*", "Lo1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "RHS", ",", "Sub0", ")", ";", "SDNode", "*", "Hi1", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "RHS", ",", "Sub1", ")", ";", "SDVTList", "VTList", "=", "CurDAG", "->", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "static", "const", "unsigned", "OpcMap", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", "}", ";", "unsigned", "Opc", "=", "OpcMap", "[", "<NUM_LIT>", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";"], "ground_truth": ["unsigned", "CarryOpc", "=", "OpcMap", "[", "<NUM_LIT>", "]", "[", "N", "->", "isDivergent", "(", ")", "]", "[", "IsAdd", "]", ";"], "File": "AMDGPUISelDAGToDAG19", "Func": "SelectADD_SUB_I64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19685, "Length": 280, "Cover_Rate": 0.4903677758318739, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSurface", "(", "const", "Value", "&", "val", ")", "{", "if", "(", "const", "GlobalValue", "*", "gv", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "&", "val", ")", ")", "{", "unsigned", "annot", ";"], "ground_truth": ["if", "(", "findOneNVVMAnnotation", "(", "gv", ",", "<STR_LIT>", ",", "annot", ")", ")", "{"], "File": "NVPTXUtilities (2)1", "Func": "isSurface", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19686, "Length": 41, "Cover_Rate": 0.6721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cfun", "->", "machine", "->", "callee_saved_reg_size", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "(", "!", "call_used_regs", "[", "regno", "]", ")", ")", "cfun", "->", "machine", "->", "callee_saved_reg_size", "+=", "<NUM_LIT>", ";"], "ground_truth": ["cfun", "->", "machine", "->", "size_for_adjusting_sp", "=", "crtl", "->", "args", ".", "pretend_args_size", "+", "cfun", "->", "machine", "->", "local_vars_size", "+", "(", "ACCUMULATE_OUTGOING_ARGS", "?", "crtl", "->", "outgoing_args_size", ":", "<NUM_LIT>", ")", ";"], "File": "moxie2", "Func": "moxie_compute_frame", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19687, "Length": 72, "Cover_Rate": 0.549618320610687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CPU", ".", "empty", "(", ")", ")", "CPU", "=", "<STR_LIT>", ";"], "ground_truth": ["return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ";"], "File": "AArch64MCTargetDesc39", "Func": "createAArch64MCSubtargetInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19688, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Mode", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "ARMAddressingModes11", "Func": "getAMSubModeStr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19689, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "{", "NodeAddr", "<", "StmtNode", "*", ">", "ReachingIA", "=", "RDN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Print", "<", "NodeAddr", "<", "InstrNode", "*", ">>", "(", "ReachingIA", ",", "*", "DFG", ")", "<<", "<STR_LIT>", ";", "}", ")", ";", "NodeId", "ReachedID", "=", "RDN", ".", "Addr", "->", "getReachedDef", "(", ")", ";", "if", "(", "!", "ReachedID", ")", "return", "ReachedDefMI", ";", "NodeAddr", "<", "DefNode", "*", ">", "ReachedDN", "=", "DFG", "->", "addr", "<", "DefNode", "*", ">", "(", "ReachedID", ")", ";"], "ground_truth": ["NodeAddr", "<", "StmtNode", "*", ">", "ReachedIA", "=", "ReachedDN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";"], "File": "HexagonOptAddrMode24", "Func": "getReachedDefMI", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19690, "Length": 99, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Target", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["if", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "File": "Dcpu16MCTargetDesc", "Func": "createDCPU16MCInstPrinter", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19691, "Length": 51, "Cover_Rate": 0.9272727272727272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "llvm", "::", "ELF", "::", "R_HEX_12_X", ":", "bitMask", "=", "<NUM_LIT>", ";", "break", ";", "case", "llvm", "::", "ELF", "::", "R_HEX_32_6_X", ":", "bitMask", "=", "<NUM_LIT>", ";", "shift", "=", "<NUM_LIT>", ";", "effectiveBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "llvm", "::", "ELF", "::", "R_HEX_16_X", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_11_X", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_10_X", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_9_X", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_8_X", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_7_X", ":", "case", "llvm", "::", "ELF", "::", "R_HEX_6_X", ":", "bitMask", "=", "FINDBITMASK", "(", "pReloc", ".", "target", "(", ")", ")", ";", "break", ";", "default", ":", "fatal", "(", "diag", "::", "unsupported_relocation", ")", "<<", "static_cast", "<", "int", ">", "(", "pReloc", ".", "type", "(", ")", ")", "<<", "<STR_LIT>", ";", "}", "if", "(", "(", "shift", "!=", "<NUM_LIT>", ")", "&&", "(", "result", "%", "alignment", "!=", "<NUM_LIT>", ")", ")", "return", "Relocator", "::", "BadReloc", ";", "result", ">>=", "shift", ";", "if", "(", "effectiveBits", ")", "{", "uint32_t", "range", "=", "<NUM_LIT>", "<<", "effectiveBits", ";", "if", "(", "result", ">", "(", "range", "-", "<NUM_LIT>", ")", ")", "return", "Relocator", "::", "Overflow", ";", "}"], "ground_truth": ["pReloc", ".", "target", "(", ")", "|=", "ApplyMask", "<", "uint32_t", ">", "(", "bitMask", ",", "result", ")", ";"], "File": "HexagonRelocator", "Func": "applyAbs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19692, "Length": 191, "Cover_Rate": 0.553623188405797, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "needsSPWriteback", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "WebAssemblyFrameLowering10", "Func": "needsSPWriteback", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19693, "Length": 22, "Cover_Rate": 0.3055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "long", "i", "=", "<NUM_LIT>", ";", "i", "<", "__builtin_popcountl", "(", "__M", ")", ";", "i", "++", ")", "{", "c", "=", "__builtin_clzl", "(", "m", ")", ";", "p", "=", "(", "p", "<<", "<NUM_LIT>", ")", "|", "c", ";", "m", "^=", "(", "mask", ">>", "c", ")", ";", "}", "result", "=", "__builtin_bpermd", "(", "p", ",", "__X", ")", ";", "}", "else", "{", "p", "=", "<NUM_LIT>", "-", "__builtin_popcountl", "(", "__M", ")", ";", "result", "=", "<NUM_LIT>", ";", "while", "(", "m", "!=", "<NUM_LIT>", ")", "{", "unsigned", "long", "t", ";", "c", "=", "__builtin_clzl", "(", "m", ")", ";", "t", "=", "(", "__X", "&", "(", "mask", ">>", "c", ")", ")", ">>", "(", "p", "-", "c", ")", ";", "m", "^=", "(", "mask", ">>", "c", ")", ";", "result", "|=", "(", "t", ")", ";"], "ground_truth": ["p", "++", ";"], "File": "bmi2intrin", "Func": "_pext_u64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19694, "Length": 122, "Cover_Rate": 0.6161616161616161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";", "}", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", ";", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "override", ";", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", ";", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "Fragment", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", ";", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", ";", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", ";", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "create<ISA_LIT>ObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "}", ";", "}", "const", "MCFixupKindInfo", "&", "<ISA_LIT>MCAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "<STR_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}", "void", "<ISA_LIT>MCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Size", "=", "(", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "assert", "(", "Offset", "+", "Size", "<=", "DataSize", "&&", "<STR_LIT>", ")", ";", "Value", "=", "extractBitsForFixup", "(", "Kind", ",", "Value", ")", ";", "unsigned", "ShiftValue", "=", "(", "Size", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Size", ";", "++", "I", ")", "{", "Data", "[", "Offset", "+", "I", "]", "|=", "uint8_t", "(", "Value", ">>", "ShiftValue", ")", ";"], "ground_truth": ["ShiftValue", "-=", "<NUM_LIT>", ";"], "File": "RISCVMCAsmBackend", "Func": "extractBitsForFixup", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19695, "Length": 359, "Cover_Rate": 0.7720430107526882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OpSize", "(", "NumOperands", ")", ";", "SmallVector", "<", "PartialMappingIdx", ",", "<NUM_LIT>", ">", "OpRegBankIdx", "(", "NumOperands", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumOperands", ";", "++", "Idx", ")", "{", "auto", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", ")", "continue", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MO", ".", "getReg", "(", ")", ")", ";", "OpSize", "[", "Idx", "]", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Ty", ".", "isVector", "(", ")", "||", "isPreISelGenericFloatingPointOpcode", "(", "Opc", ")", ")", "OpRegBankIdx", "[", "Idx", "]", "=", "PMI_FirstFPR", ";", "else", "OpRegBankIdx", "[", "Idx", "]", "=", "PMI_FirstGPR", ";", "}", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_SITOFP", ":", "case", "TargetOpcode", "::", "G_UITOFP", ":", "OpRegBankIdx", "=", "{", "PMI_FirstFPR", ",", "PMI_FirstGPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_FPTOSI", ":", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_FCMP", ":", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_None", ",", "PMI_FirstFPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "!=", "OpRegBankIdx", "[", "<NUM_LIT>", "]", ")", "Cost", "=", "copyCost", "(", "*", "<ISA_LIT>GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "*", "<ISA_LIT>GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "OpSize", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["break", ";"], "File": "AArch64RegisterBankInfo13", "Func": "getInstrMapping", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19696, "Length": 254, "Cover_Rate": 0.3518005540166205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "StackOffset", "::", "getFixed", "(", "ObjectOffset", "+", "(", "int64_t", ")", "MFI", ".", "getStackSize", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "getStackOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19697, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "nds32_relax_group", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "compute_bb_for_insn", "(", ")", ";", "df_chain_add_problem", "(", "DF_DU_CHAIN", "|", "DF_UD_CHAIN", ")", ";", "df_insn_rescan_all", "(", ")", ";", "df_analyze", "(", ")", ";", "df_set_flags", "(", "DF_DEFER_INSN_RESCAN", ")", ";", "calculate_dominance_info", "(", "CDI_DOMINATORS", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "gcc_assert", "(", "NOTE_P", "(", "insn", ")", ")", ";", "for", "(", "insn", "=", "next_active_insn", "(", "insn", ")", ";", "insn", ";", "insn", "=", "next_active_insn", "(", "insn", ")", ")", "{", "if", "(", "NONJUMP_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_sethi", "&&", "nds32_symbolic_operand", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ",", "SImode", ")", "&&", "!", "nds32_ict_const_p", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", "nds32_group_insns", "(", "insn", ")", ";", "else", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_tls_ie", ")", "nds32_group_tls_insn", "(", "insn", ")", ";", "else", "if", "(", "TARGET_FPU_SINGLE", "&&", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_move_addr", "&&", "!", "nds32_ict_const_p", "(", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "nds32_group_float_insns", "(", "insn", ")", ";", "}", "}", "else", "if", "(", "CALL_P", "(", "insn", ")", "&&", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_tls_desc", ")", "{", "nds32_group_tls_insn", "(", "insn", ")", ";", "}", "}", "df_insn_rescan_all", "(", ")", ";", "df_finish_pass", "(", "false", ")", ";"], "ground_truth": ["free_dominance_info", "(", "CDI_DOMINATORS", ")", ";"], "File": "nds32-relax-opt", "Func": "nds32_relax_group", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19698, "Length": 219, "Cover_Rate": 0.9954545454545455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmulltq_m_s32", "(", "int64x2_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vqdmulltq_m_sv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqdmulltq_m_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19699, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "riscv_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "return", "recog_memoized", "(", "insn", ")", ">=", "<NUM_LIT>", "&&", "get_attr_cannot_copy", "(", "insn", ")", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_cannot_copy_insn_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19700, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getVectorInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "ValTy", ",", "unsigned", "Index", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "ExtractElement", ":", "case", "Instruction", "::", "InsertElement", ":", "{", "unsigned", "EltSize", "=", "DL", ".", "getTypeSizeInBits", "(", "cast", "<", "VectorType", ">", "(", "ValTy", ")", "->", "getElementType", "(", ")", ")", ";", "if", "(", "EltSize", "<", "<NUM_LIT>", ")", "{", "return", "BaseT", "::", "getVectorInstrCost", "(", "Opcode", ",", "ValTy", ",", "Index", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "getVectorInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19701, "Length": 72, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_srai_epi16", "(", "__m256i", "__A", ",", "int", "__B", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_psrawi256", "(", "(", "__v16hi", ")", "__A", ",", "__B", ")", ";"], "File": "avx2intrin", "Func": "_mm256_srai_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19702, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "rs6000_option_override", "(", "void", ")", "{"], "ground_truth": ["(", "void", ")", "rs6000_option_override_internal", "(", "true", ")", ";"], "File": "rs6000", "Func": "rs6000_option_override", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19703, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetStackID", "::", "Default", ":", "case", "TargetStackID", "::", "<ISA_LIT>Vector", ":"], "ground_truth": ["case", "TargetStackID", "::", "NoAlloc", ":"], "File": "RISCVFrameLowering10", "Func": "isSupportedStackID", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19704, "Length": 15, "Cover_Rate": 0.36585365853658536, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>_64AsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "||", "TheTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MachO", ")", "return", "new", "Darwin<ISA_LIT>_64AsmBackend", "(", "T", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "return", "new", "Windows<ISA_LIT>AsmBackend", "(", "T", ",", "true", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(", ")", ")", ";", "return", "new", "ELF<ISA_LIT>_64AsmBackend", "(", "T", ",", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "X86AsmBackend59", "Func": "createX86_64AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19705, "Length": 87, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", "if", "(", "!", "<STR_LIT>", "(", "N00", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N00", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "ExtraVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "SDValue", "Tmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N00", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Tmp", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "combineSignExtendInReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19706, "Length": 126, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "combineINT_TO_FP", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "DCI", ".", "Level", "!=", "BeforeLegalizeTypes", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "unsigned", "Opcode", "=", "N", "->", "getOpcode", "(", ")", ";", "EVT", "OutVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "Type", "*", "OutLLVMTy", "=", "OutVT", ".", "getTypeForEVT", "(", "Ctx", ")", ";", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "OutScalarBits", "=", "OutLLVMTy", "->", "getScalarSizeInBits", "(", ")", ";", "unsigned", "InScalarBits", "=", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getScalarSizeInBits", "(", ")", ";"], "ground_truth": ["if", "(", "OutLLVMTy", "->", "isVectorTy", "(", ")", "&&", "OutScalarBits", ">", "InScalarBits", "&&", "OutScalarBits", "<=", "<NUM_LIT>", ")", "{"], "File": "SystemZISelLowering26", "Func": "combineINT_TO_FP", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19707, "Length": 127, "Cover_Rate": 0.5545851528384279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops1", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ScalarVT", ",", "Op1", ",", "Idx", ")", ";", "}", "Op0", "=", "DAG", ".", "getBuildVector", "(", "Pow2VT", ",", "DL", ",", "Ops0", ")", ";", "Op1", "=", "DAG", ".", "getBuildVector", "(", "Pow2VT", ",", "DL", ",", "Ops1", ")", ";", "}", "SDValue", "Res", "=", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "DL", ",", "Pow2VT", ",", "{", "Op0", ",", "Op1", "}", ",", "AVGBuilder", ")", ";", "if", "(", "NumElemsPow2", "==", "NumElems", ")", "return", "Res", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "}", ";", "if", "(", "IsConstVectorInRange", "(", "Operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "ScalarVT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "SDValue", "VecOnes", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "InVT", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InVT", ",", "Operands", "[", "<NUM_LIT>", "]", ",", "VecOnes", ")", ";", "Operands", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "AVGSplitter", "(", "Operands", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "auto", "FindAddLike", "=", "[", "&", "]", "(", "SDValue", "V", ",", "SDValue", "&", "Op0", ",", "SDValue", "&", "Op1", ")", "{", "if", "(", "<STR_LIT>", "==", "V", ".", "getOpcode", "(", ")", ")", "{", "Op0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "<STR_LIT>", "!=", "V", ".", "getOpcode", "(", ")", ")", "return", "false", ";", "V", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "V", ".", "getValueType", "(", ")", "!=", "VT", "||", "<STR_LIT>", "!=", "V", ".", "getOpcode", "(", ")", "||", "!", "DAG", ".", "haveNoCommonBitsSet", "(", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Op0", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["Op1", "=", "V", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering16", "Func": "detectAVGPattern", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19708, "Length": 363, "Cover_Rate": 0.3345622119815668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "gate", "(", "function", "*", ")", "{", "return", "(", "optimize", ">", "<NUM_LIT>", "&&", "!", "BYTES_BIG_ENDIAN", "&&", "TARGET_VSX", "&&", "rs6000_optimize_swaps", ")", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "gate", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19709, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTyOMod<ISA_LIT>", ")", "{", "res", "=", "parseOModOperand", "(", "Operands", ")", ";", "}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaDstSel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc0Sel", "||", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaSrc1Sel", ")", "{", "res", "=", "parseSDWASel", "(", "Operands", ",", "Op", ".", "Name", ",", "Op", ".", "Type", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "Type", "==", "<ISA_LIT>Operand", "::", "ImmTySdwaDstUnused", ")", "{"], "File": "AMDGPUAsmParser10", "Func": "parseOptionalOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19710, "Length": 77, "Cover_Rate": 0.45294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>COFFMachineModuleInfo", "(", "const", "MachineModuleInfo", "&", ")", "{"], "ground_truth": ["}"], "File": "X86COFFMachineModuleInfo", "Func": "X86COFFMachineModuleInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19711, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{"], "ground_truth": ["auto", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getMachineMemOperand", "(", "MPO", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "Size", ",", "<NUM_LIT>", ")", ";"], "File": "X86CallLowering25", "Func": "assignValueToAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19712, "Length": 48, "Cover_Rate": 0.7868852459016393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ",", "-", "FrameSize", "*", "<NUM_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";", "if", "(", "LRSavedOnEntry", ")", "{", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "<NUM_LIT>", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "Moves", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "if", "(", "saveLR", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "LRSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveLRLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLRLabel", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "LRSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveLRLabel", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "}", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "storeToStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "FPSpillOffset", "+", "FrameSize", "*", "<NUM_LIT>", ",", "dl", ",", "TII", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveR10Label", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveR10Label", ")", ";", "MachineLocation", "CSDst", "(", "MachineLocation", "::", "VirtualFP", ",", "FPSpillOffset", ")", ";", "MachineLocation", "CSSrc", "(", "<STR_LIT>", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "SaveR10Label", ",", "CSDst", ",", "CSSrc", ")", ")", ";", "}", "unsigned", "FramePtr", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "FramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "FrameLabel", "=", "MMI", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "FrameLabel", ")", ";", "MachineLocation", "SPDst", "(", "FramePtr", ")", ";", "MachineLocation", "SPSrc", "(", "MachineLocation", "::", "VirtualFP", ")", ";", "MMI", "->", "getFrameMoves", "(", ")", ".", "push_back", "(", "MachineMove", "(", "FrameLabel", ",", "SPDst", ",", "SPSrc", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreFrameInfo", "Func": "emitPrologue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19713, "Length": 436, "Cover_Rate": 0.45416666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_vcvtuw2ph512_mask_round", "(", "(", "__v32hi", ")", "__A", ",", "_mm512_setzero_ph", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_cvtepu16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19714, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ExpandHardenedPseudosPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>ExpandHardenedPseudos", "(", ")", ";"], "File": "AArch64ExpandHardenedPseudos", "Func": "createAArch64ExpandHardenedPseudosPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19715, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "auto", "&", "I", ":", "Outputs", ")", "dbgs", "(", ")", "<<", "' '", "<<", "I", ".", "second", ";", "dbgs", "(", ")", "<<", "'\\n'", ";", "}", "}", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "RegisterSubReg", "DefR", "(", "MO", ")", ";", "if", "(", "!", "DefR", ".", "Reg", ".", "isVirtual", "(", ")", ")", "continue", ";", "bool", "Changed", "=", "false", ";", "if", "(", "!", "Eval", ")", "{", "const", "LatticeCell", "&", "T", "=", "Cells", ".", "get", "(", "DefR", ".", "Reg", ")", ";", "Changed", "=", "!", "T", ".", "isBottom", "(", ")", ";", "Cells", ".", "update", "(", "DefR", ".", "Reg", ",", "Bottom", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "HexagonConstPropagation11", "Func": "visitNonBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19716, "Length": 133, "Cover_Rate": 0.5135135135135135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcElementVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "if", "(", "SrcElementVT", "==", "<STR_LIT>", "&&", "!", "Subtarget", "->", "hasFullFP16", "(", ")", ")", "{", "MVT", "F32VT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "SrcVT", ".", "getVectorNumElements", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "F32VT", ",", "SrcVal", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering100", "Func": "LowerVectorFP_TO_INT_SAT", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19717, "Length": 80, "Cover_Rate": 0.311284046692607, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "PHII", ":", "PHIs", ")", "{", "rewriteRegionEntryPHI", "(", "Region", ",", "IfMBB", ",", "*", "PHII", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer", "Func": "rewriteRegionEntryPHIs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19718, "Length": 19, "Cover_Rate": 0.3220338983050847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "=", "LastTagStore", ".", "Offset", "-", "FirstTagStore", ".", "Offset", "+", "LastTagStore", ".", "Size", ";", "DL", "=", "TagStores", "[", "<NUM_LIT>", "]", ".", "MI", "->", "getDebugLoc", "(", ")", ";", "Register", "Reg", ";", "FrameRegOffset", "=", "TFI", "->", "resolveFrameOffsetReference", "(", "*", "MF", ",", "FirstTagStore", ".", "Offset", ",", "false", ",", "false", ",", "Reg", ",", "false", ",", "true", ")", ";", "FrameReg", "=", "Reg", ";", "FrameRegUpdate", "=", "None", ";", "mergeMemRefs", "(", "TagStores", ",", "CombinedMemRefs", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "for", "(", "const", "auto", "&", "Instr", ":", "TagStores", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Instr", ".", "MI", ";", "}", ")", ";", "const", "int", "kSetTagLoopThreshold", "=", "<NUM_LIT>", ";", "if", "(", "Size", "<", "kSetTagLoopThreshold", ")", "{", "if", "(", "TagStores", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["emitUnrolled", "(", "InsertI", ")", ";"], "File": "AArch64FrameLowering100", "Func": "emitCode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19719, "Length": 131, "Cover_Rate": 0.4119496855345912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxAlign", "=", "std", "::", "max", "(", "MaxAlign", ",", "Align", ")", ";", "Offset", "=", "(", "Offset", "+", "Align", "-", "<NUM_LIT>", ")", "/", "Align", "*", "Align", ";", "if", "(", "StackGrowsDown", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameIdx", "<<", "<STR_LIT>", "<<", "-", "Offset", "<<", "<STR_LIT>", ")", ";", "MFI", "->", "setObjectOffset", "(", "FrameIdx", ",", "-", "Offset", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "FrameIdx", "<<", "<STR_LIT>", "<<", "Offset", "<<", "<STR_LIT>", ")", ";", "MFI", "->", "setObjectOffset", "(", "FrameIdx", ",", "Offset", ")", ";"], "ground_truth": ["Offset", "+=", "MFI", "->", "getObjectSize", "(", "FrameIdx", ")", ";"], "File": "NVPTXPrologEpilogPass (2)", "Func": "AdjustStackOffset", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19720, "Length": 96, "Cover_Rate": 0.6620689655172414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_load_toc_v4_PIC_1", "(", "lab", ")", ")", ";", "emit_move_insn", "(", "tmp1", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "emit_insn", "(", "gen_load_toc_v4_PIC_3b", "(", "tmp2", ",", "tmp1", ",", "got", ",", "lab", ")", ")", ";", "emit_insn", "(", "gen_load_toc_v4_PIC_3c", "(", "dest", ",", "tmp2", ",", "got", ",", "lab", ")", ")", ";", "}", "else", "if", "(", "TARGET_ELF", "&&", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_load_toc_v4_pic_si", "(", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "}", "else", "if", "(", "TARGET_ELF", "&&", "DEFAULT_ABI", "==", "ABI_V4", "&&", "flag_pic", "==", "<NUM_LIT>", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "rtx", "temp0", "=", "(", "fromprolog", "?", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ":", "gen_reg_rtx", "(", "Pmode", ")", ")", ";", "if", "(", "fromprolog", ")", "{", "rtx", "symF", ",", "symL", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "symF", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "buf", ")", ")", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "rs6000_pic_labelno", ")", ";", "symL", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "buf", ")", ")", ";", "emit_insn", "(", "gen_load_toc_v4_PIC_1", "(", "symF", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "emit_insn", "(", "gen_load_toc_v4_PIC_2", "(", "temp0", ",", "dest", ",", "symL", ",", "symF", ")", ")", ";", "}", "else", "{", "rtx", "tocsym", ",", "lab", ";", "tocsym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "toc_label_name", ")", ")", ";", "need_toc_init", "=", "<NUM_LIT>", ";", "lab", "=", "gen_label_rtx", "(", ")", ";", "emit_insn", "(", "gen_load_toc_v4_PIC_1b", "(", "tocsym", ",", "lab", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ")", ";", "if", "(", "TARGET_LINK_STACK", ")", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "dest", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "temp0", ",", "gen_rtx_MEM", "(", "Pmode", ",", "dest", ")", ")", ";", "}"], "ground_truth": ["emit_insn", "(", "gen_addsi3", "(", "dest", ",", "temp0", ",", "dest", ")", ")", ";"], "File": "rs6000-logue", "Func": "rs6000_emit_load_toc_table", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19721, "Length": 304, "Cover_Rate": 0.5725047080979284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitIntTextAttribute", "(", "unsigned", "Attribute", ",", "unsigned", "IntValue", ",", "StringRef", "StringValue", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMTargetStreamer10", "Func": "emitIntTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19722, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "WebAssemblyInstPrinter2", "Func": "anyTypeToString", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19723, "Length": 36, "Cover_Rate": 0.34951456310679613, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "v", "=", "~", "v", ";", "if", "(", "v", "&&", "!", "(", "v", "&", "(", "v", "-", "<NUM_LIT>", ")", ")", ")", "{", "int", "bit", "=", "<NUM_LIT>", "-", "__builtin_clz", "(", "v", ")", ";", "imm", "=", "CurDAG", "->", "getTargetConstant", "(", "bit", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "VideocoreISelDAGToDAG", "Func": "SelectNOTBITi", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19724, "Length": 46, "Cover_Rate": 0.5111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "bool", "isLittle", ")", ":", "MCAsmBackend", "(", ")", ",", "TheTarget", "(", "T", ")", ",", "IsLittleEndian", "(", "isLittle", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmBackend", "Func": "PPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19725, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "s390_return_addr_from_memory", "(", ")", "{", "return", "cfun_gpr_save_slot", "(", "RETURN_REGNUM", ")", "==", "SAVE_SLOT_STACK", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_return_addr_from_memory", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19726, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "EltSizeInBits", "=", "MaskVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "MaskVT", ".", "is128BitVector", "(", ")", ")", "{", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "&&", "AllowFloatDomain", ")", "{", "V2", "=", "V1", ";", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "&&", "AllowFloatDomain", ")", "{", "V2", "=", "V1", ";", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "<STR_LIT>", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "AllowFloatDomain", "||", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "MaskVT", ";", "return", "true", ";", "}", "if", "(", "isTargetShuffleEquivalent", "(", "Mask", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", "&&", "(", "AllowFloatDomain", "||", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", ")", "{", "Shuffle", "=", "<STR_LIT>", ";", "SrcVT", "=", "DstVT", "=", "MaskVT", ";", "return", "true", ";", "}", "}", "if", "(", "(", "MaskVT", "==", "<STR_LIT>", "||", "MaskVT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "if", "(", "matchVectorShuffleWithPACK", "(", "MaskVT", ",", "SrcVT", ",", "V1", ",", "V2", ",", "Shuffle", ",", "Mask", ",", "DAG", ",", "Subtarget", ")", ")", "{", "DstVT", "=", "MaskVT", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering143", "Func": "matchBinaryVectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19727, "Length": 232, "Cover_Rate": 0.5098901098901099, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ToErase", "->", "eraseFromParent", "(", ")", ";", "ToErase", "=", "nullptr", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DefInst", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "DefInst", ")", "continue", ";", "bool", "IsCandidate", "=", "false", ";", "const", "GlobalValue", "*", "GVal", "=", "nullptr", ";", "if", "(", "DefInst", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "MO", "=", "DefInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "GVal", "=", "MO", ".", "getGlobal", "(", ")", ";", "auto", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GVal", ")", ";"], "ground_truth": ["if", "(", "GVar", ")", "{"], "File": "BPFMISimplifyPatchable", "Func": "removeLD", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19728, "Length": 241, "Cover_Rate": 0.6292428198433421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "Perform<ISA_LIT>BUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "PerformPREDICATE_CASTCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering101", "Func": "PerformDAGCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19729, "Length": 533, "Cover_Rate": 0.44677284157585917, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Relocation", "::", "Type", "getCopyRelType", "(", ")", "const", "{"], "ground_truth": ["return", "m_CopyRel", ";"], "File": "HexagonLDBackend", "Func": "getCopyRelType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19730, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "V", "=", "Insert128BitVector", "(", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "V1", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["return", "Insert128BitVector", "(", "V", ",", "V2", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";"], "File": "X86ISelLowering (2)", "Func": "Concat128BitVectors", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19731, "Length": 37, "Cover_Rate": 0.5967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeFPR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["MCRegister", "Reg", "=", "<STR_LIT>", "+", "RegNo", ";"], "File": "RISCVDisassembler14", "Func": "DecodeFPR64RegisterClass", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19732, "Length": 38, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>16DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>DAGToDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "Mips16ISelDAGToDAG", "Func": "Mips16DAGToDAGISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19733, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint16_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "W", ";", "++", "i", ")", "{", "const", "BitTracker", "::", "BitValue", "&", "BV", "=", "RC", "[", "i", "]", ";", "if", "(", "BV", ".", "is", "(", "<NUM_LIT>", ")", "||", "BV", ".", "is", "(", "<NUM_LIT>", ")", ")", "continue", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "HexagonGenInsert (2)", "Func": "isConstant", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19734, "Length": 52, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "CC", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "GetOppositeBranchCondition", "(", "CC", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86InstrInfo (2)3", "Func": "reverseBranchCondition", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19735, "Length": 34, "Cover_Rate": 0.5151515151515151, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "getOppositeBranchOpcode", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVInstrInfo51", "Func": "reverseBranchCondition", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19736, "Length": 55, "Cover_Rate": 0.7746478873239436, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_exceptions", "||", "flag_non_call_exceptions", ")", "flag_omit_frame_pointer", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "TARGET_GCC_ABI", ")", "target_flags", "|=", "MASK_DISABLE_CALLT", ";"], "File": "v850", "Func": "v850_option_override", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19737, "Length": 19, "Cover_Rate": 0.475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Opcode", ")", ";", "const", "int", "ImmIdx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "imm", ")", ";", "if", "(", "!", "(", "Desc", ".", "TSFlags", "&", "(", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "&&", "ImmIdx", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "const", "int", "Src0Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "int", "Src1Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "int", "Src2Idx", "=", "<STR_LIT>", "(", "Opcode", ",", "<STR_LIT>", "::", "src2", ")", ";", "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", ",", "ImmIdx", "}", ";", "unsigned", "NumExprs", "=", "<NUM_LIT>", ";", "unsigned", "NumLiterals", "=", "<NUM_LIT>", ";", "uint32_t", "LiteralValue", ";", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "<NUM_LIT>", ")", "continue", ";", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "!", "MO", ".", "isImm", "(", ")", "&&", "!", "MO", ".", "isExpr", "(", ")", ")", "continue", ";", "if", "(", "!", "<STR_LIT>", "(", "Desc", ",", "OpIdx", ")", ")", "continue", ";", "if", "(", "OpIdx", "==", "Src2Idx", "&&", "(", "Desc", ".", "TSFlags", "&", "<STR_LIT>", ")", "&&", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "Error", "(", "getConstLoc", "(", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "Inst", ",", "OpIdx", ")", ")", "{", "uint32_t", "Value", "=", "static_cast", "<", "uint32_t", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "NumLiterals", "==", "<NUM_LIT>", "||", "LiteralValue", "!=", "Value", ")", "{", "LiteralValue", "=", "Value", ";", "++", "NumLiterals", ";", "}", "}", "else", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "++", "NumExprs", ";", "}", "}", "NumLiterals", "+=", "NumExprs", ";", "if", "(", "!", "NumLiterals", ")", "return", "true", ";", "if", "(", "ImmIdx", "==", "-", "<NUM_LIT>", "&&", "!", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "{", "Error", "(", "getLitLoc", "(", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "NumLiterals", ">", "<NUM_LIT>", ")", "{"], "File": "AMDGPUAsmParser1", "Func": "validateVOPLiteral", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19738, "Length": 327, "Cover_Rate": 0.821608040201005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Constant", "*", "C", "=", "CPE", ".", "Val", ".", "ConstVal", ";", "if", "(", "const", "MCSectionCOFF", "*", "S", "=", "dyn_cast", "<", "MCSectionCOFF", ">", "(", "getObjFileLowering", "(", ")", ".", "getSectionForConstant", "(", "Kind", ",", "C", ")", ")", ")", "{", "if", "(", "MCSymbol", "*", "Sym", "=", "S", "->", "getCOMDATSymbol", "(", ")", ")", "{"], "ground_truth": ["if", "(", "Sym", "->", "isUndefined", "(", ")", ")", "OutStreamer", "->", "EmitSymbolAttribute", "(", "Sym", ",", "MCSA_Global", ")", ";"], "File": "X86AsmPrinter64", "Func": "GetCPISymbol", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19739, "Length": 66, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "reg_class_t", "csky_secondary_reload", "(", "bool", "in_p", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "reg_class_t", "rclass", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", "ATTRIBUTE_UNUSED", ")", "{", "int", "regno", "=", "-", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SIGN_EXTEND", ")", "{", "int", "off", "=", "<NUM_LIT>", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "reg_renumber", ")", "regno", "=", "true_regnum", "(", "x", ")", ";"], "ground_truth": ["else", "{"], "File": "csky", "Func": "csky_secondary_reload", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19740, "Length": 65, "Cover_Rate": 0.3023255813953488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MEM", ":", "case", "CONST_INT", ":", "return", "REG_P", "(", "dst", ")", ";", "case", "VEC_SELECT", ":", "return", "REG_P", "(", "dst", ")", "&&", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "(", "mode", "==", "DImode", "?", "V2DImode", ":", "V4SImode", ")", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "CONST_INT_P", "(", "XVECEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "default", ":", "return", "false", ";", "}", "if", "(", "!", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "MEM_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "!=", "mode", "&&", "!", "CONST_INT_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "i386-features1", "Func": "general_scalar_to_vector_candidate_p", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19741, "Length": 170, "Cover_Rate": 0.3052064631956912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "<NUM_LIT>", "||", "Val", "==", "-", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MSP430AsmParser", "Func": "isCGImm", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19742, "Length": 34, "Cover_Rate": 0.5230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Node", "=", "Func", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "Node", "||", "!", "Node", "->", "getNumOperands", "(", ")", ")", "return", ";", "auto", "Op0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", "->", "getNumOperands", "(", ")", "<=", "<NUM_LIT>", ")", "return", ";", "Kern", "[", "<STR_LIT>", "]", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "<STR_LIT>", ")", ";", "auto", "LanguageVersion", "=", "std", "::", "make_shared", "<", "msgpack", "::", "ArrayNode", ">", "(", ")", ";", "LanguageVersion", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "LanguageVersion", "->", "push_back", "(", "std", "::", "make_shared", "<", "msgpack", "::", "ScalarNode", ">", "(", "mdconst", "::", "extract", "<", "ConstantInt", ">", "(", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "Kern", "[", "<STR_LIT>", "]", "=", "std", "::", "move", "(", "LanguageVersion", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUHSAMetadataStreamer24", "Func": "emitKernelLanguage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19743, "Length": 162, "Cover_Rate": 0.9050279329608939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_lrounduv4sfv4si_us", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcvtaq_u32_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19744, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "AVRInstPrinter", "Func": "AVRInstPrinter", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19745, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "isScalarToVec", "(", "SDValue", "Op", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "Op", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "Op", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "Op", ";"], "File": "PPCISelLowering100", "Func": "isScalarToVec", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19746, "Length": 58, "Cover_Rate": 0.8285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "LowerPATCHABLE_FUNCTION_ENTER", "(", "const", "MachineInstr", "&", "MI", ",", "<ISA_LIT>MCInstLower", "&", "MCIL", ")", "{", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "EmitCodeAlignment", "(", "<NUM_LIT>", ")", ";", "OutStreamer", "->", "EmitLabel", "(", "CurSled", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "<STR_LIT>", ")", ";", "EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";"], "ground_truth": ["recordSled", "(", "CurSled", ",", "MI", ",", "SledKind", "::", "FUNCTION_ENTER", ")", ";"], "File": "X86MCInstLower (2)2", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19747, "Length": 77, "Cover_Rate": 0.9871794871794872, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "aabs", "=", "vec_and", "(", "(", "vec_uint4", ")", "a", ",", "sign_mask", ")", ";", "babs", "=", "vec_and", "(", "(", "vec_uint4", ")", "b", ",", "sign_mask", ")", ";", "biteq", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "(", "vec_uint4", ")", "aabs", ",", "(", "vec_uint4", ")", "babs", ")", ";", "biteq", "=", "vec_and", "(", "biteq", ",", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "biteq", ",", "x", ".", "v", ")", ")", ";", "a_gt", "=", "(", "vec_uint4", ")", "vec_cmpgt", "(", "aabs", ",", "nan_mask", ")", ";", "ahi_inf", "=", "(", "vec_uint4", ")", "vec_cmpeq", "(", "aabs", ",", "nan_mask", ")", ";"], "ground_truth": ["anan", "=", "(", "vec_uint4", ")", "vec_or", "(", "a_gt", ",", "vec_and", "(", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "a_gt", ",", "x", ".", "v", ")", ",", "ahi_inf", ")", ")", ";"], "File": "si2vmx", "Func": "si_dfcmeq", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19748, "Length": 129, "Cover_Rate": 0.45907473309608543, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "DstSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "DL", ",", "DstPtr", ",", "SrcPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ",", "Align", "(", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "DstSV", ")", ",", "MachinePointerInfo", "(", "SrcSV", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering125", "Func": "LowerVACOPY", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19749, "Length": 95, "Cover_Rate": 0.510752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "<ISA_LIT>TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "MSP430ISelLowering15", "Func": "getTargetNodeName", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19750, "Length": 94, "Cover_Rate": 0.7833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "CV_Register", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops", "Func": "isReg", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19751, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "LC", ")", "{", "case", "RTLIB", "::", "MEMCPY", ":", "AEABILibcall", "=", "AEABI_MEMCPY", ";", "break", ";", "case", "RTLIB", "::", "MEMMOVE", ":", "AEABILibcall", "=", "AEABI_MEMMOVE", ";", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "<NUM_LIT>", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "<STR_LIT>", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsSExt", "=", "false", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "{", "Entry", ".", "Node", "=", "Src", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "char", "const", "*", "FunctionNames", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", "}", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setLibCallee", "(", "TLI", "->", "getLibcallCallingConv", "(", "LC", ")", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalFunctionSymbol", "(", "FunctionNames", "[", "AEABILibcall", "]", "[", "AlignVariant", "]", ")", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setDiscardResult", "(", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "TLI", "->", "LowerCallTo", "(", "CLI", ")", ";"], "File": "ARMSelectionDAGInfo27", "Func": "EmitSpecializedLibcall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19752, "Length": 455, "Cover_Rate": 0.7885615251299827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "EmitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "assert", "(", "GV", "->", "isConstant", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "JVMAsmPrinter", "Func": "EmitGlobalVariable", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19753, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "(", "Size", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "EmitByte", "(", "(", "Val", ">>", "i", ")", "&", "<NUM_LIT>", ",", "CurByte", ",", "OS", ")", ";"], "ground_truth": ["}"], "File": "LC2200MCCodeEmitter", "Func": "EmitBEConstant", "Target": "LC2200", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19754, "Length": 37, "Cover_Rate": 0.5692307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "PolynomialMultiplyRecognize", "::", "cleanupLoopBody", "(", "BasicBlock", "*", "LoopB", ")", "{", "for", "(", "auto", "&", "I", ":", "*", "LoopB", ")", "if", "(", "Value", "*", "SV", "=", "SimplifyInstruction", "(", "&", "I", ",", "{", "DL", ",", "&", "TLI", ",", "&", "DT", "}", ")", ")", "I", ".", "replaceAllUsesWith", "(", "SV", ")", ";", "for", "(", "Instruction", "&", "I", ":", "llvm", "::", "make_early_inc_range", "(", "*", "LoopB", ")", ")", "RecursivelyDeleteTriviallyDeadInstructions", "(", "&", "I", ",", "&", "TLI", ")", ";"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition5", "Func": "cleanupLoopBody", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19755, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "printExpr", "(", "Op", ".", "getExpr", "(", ")", ",", "O", ",", "MAI", ")", ";", "}"], "ground_truth": ["}"], "File": "OR1KInstPrinter1", "Func": "printS16ImmOperand", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19756, "Length": 29, "Cover_Rate": 0.3670886075949367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "SEW", "=", "CurDAG", "->", "getTargetConstant", "(", "ScalarSize", ",", "DL", ",", "XLenVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NF", ")", ";", "SDValue", "MaskedOff", "=", "createTuple", "(", "*", "CurDAG", ",", "Regs", ",", "NF", ",", "LMUL", ")", ";", "SDValue", "Operands", "[", "]", "=", "{", "MaskedOff", ",", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ",", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", ",", "SEW", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "EVT", "IndexVT", "=", "Node", "->", "getOperand", "(", "NF", "+", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "<ISA_LIT>VLMUL", "IndexLMUL", "=", "getLMUL", "(", "IndexVT", ")", ";", "unsigned", "IndexScalarSize", "=", "IndexVT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "<STR_LIT>", "*", "P", "=", "<STR_LIT>", "(", "IntNo", ",", "IndexScalarSize", ",", "static_cast", "<", "unsigned", ">", "(", "LMUL", ")", ",", "static_cast", "<", "unsigned", ">", "(", "IndexLMUL", ")", ")", ";", "SDNode", "*", "Load", "=", "CurDAG", "->", "getMachineNode", "(", "P", "->", "Pseudo", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Operands", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NF", ";", "++", "I", ")", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "I", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "getSubregIndexByEVT", "(", "VT", ",", "I", ")", ",", "DL", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "NF", ")", ",", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "Node", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelDAGToDAG", "Func": "selectVLXSEGMask", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19757, "Length": 270, "Cover_Rate": 0.7848837209302325, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eol", "=", "in_comment", ";", "in_comment", "=", "<NUM_LIT>", ";", "for", "(", ";", "*", "ptr", ";", "ptr", "++", ")", "{", "if", "(", "*", "ptr", "==", "'\\n'", ")", "{", "ptr", "++", ";", "break", ";", "}", "if", "(", "ptr", "[", "<NUM_LIT>", "]", "==", "'*'", "&&", "ptr", "[", "<NUM_LIT>", "]", "==", "'/'", ")", "{", "in_comment", "=", "<NUM_LIT>", ";", "ptr", "+=", "<NUM_LIT>", ";", "break", ";", "}", "}", "kind", "=", "K_comment", ";", "}", "else", "break", ";", "}", "break", ";", "case", "'\"'", ":", "kind", "=", "K_string", ";", "while", "(", "*", "ptr", ")", "if", "(", "*", "ptr", "==", "'\"'", ")", "{", "ptr", "++", ";", "break", ";", "}", "else", "if", "(", "*", "ptr", "++", "==", "'\\\\'", ")", "ptr", "++", ";", "break", ";", "case", "'.'", ":", "if", "(", "*", "ptr", "<", "'0'", "||", "*", "ptr", ">", "'9'", ")", "{", "kind", "=", "K_dotted", ";", "ws", "=", "not_comment", ";", "goto", "ident", ";", "}", "case", "'0'", "...", "'9'", ":", "kind", "=", "K_number", ";", "goto", "ident", ";", "break", ";", "case", "'$'", ":", "case", "'%'", ":", "kind", "=", "K_ident", ";", "goto", "ident", ";", "case", "'a'", "...", "'z'", ":", "case", "'A'", "...", "'Z'", ":", "case", "'_'", ":", "kind", "=", "K_symbol", ";", "ident", ":", "for", "(", ";", "*", "ptr", ";", "ptr", "++", ")", "{", "if", "(", "*", "ptr", ">=", "'A'", "&&", "*", "ptr", "<=", "'Z'", ")", "continue", ";", "if", "(", "*", "ptr", ">=", "'a'", "&&", "*", "ptr", "<=", "'z'", ")", "continue", ";", "if", "(", "*", "ptr", ">=", "'0'", "&&", "*", "ptr", "<=", "'9'", ")", "continue", ";", "if", "(", "*", "ptr", "==", "'_'", "||", "*", "ptr", "==", "'$'", ")", "continue", ";", "if", "(", "*", "ptr", "==", "'.'", "&&", "kind", "!=", "K_dotted", ")", "continue", ";", "if", "(", "(", "*", "ptr", "==", "'+'", "||", "*", "ptr", "==", "'-'", ")", "&&", "kind", "==", "K_number", "&&", "(", "ptr", "[", "-", "<NUM_LIT>", "]", "==", "'e'", "||", "ptr", "[", "-", "<NUM_LIT>", "]", "==", "'E'", "||", "ptr", "[", "-", "<NUM_LIT>", "]", "==", "'p'", "||", "ptr", "[", "-", "<NUM_LIT>", "]", "==", "'P'", ")", ")", "continue", ";", "break", ";", "}", "if", "(", "*", "ptr", "==", "':'", ")", "{", "ptr", "++", ";", "kind", "=", "K_label", ";", "}", "break", ";", "}", "if", "(", "alloc", "==", "num", ")", "{", "alloc", "*=", "<NUM_LIT>", ";", "toks", "=", "XRESIZEVEC", "(", "Token", ",", "toks", ",", "alloc", ")", ";", "}", "Token", "*", "tok", "=", "toks", "+", "num", ";", "tok", "->", "kind", "=", "kind", ";", "tok", "->", "space", "=", "ws", ";", "tok", "->", "end", "=", "<NUM_LIT>", ";"], "ground_truth": ["tok", "->", "ptr", "=", "base", ";"], "File": "mkoffload2", "Func": "tokenize", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 19758, "Length": 396, "Cover_Rate": 0.6376811594202898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "const", "RegisterAggr", "&", "RG", ")", "{"], "ground_truth": ["Units", "|=", "RG", ".", "Units", ";"], "File": "RDFRegisters", "Func": "insert", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19759, "Length": 18, "Cover_Rate": 0.782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NOps", "=", "MI", "->", "getNumOperands", "(", ")", ";", "assert", "(", "NOps", "==", "<NUM_LIT>", ")", ";", "OS", "<<", "'\\t'", "<<", "MAI", "->", "getCommentString", "(", ")", "<<", "<STR_LIT>", ";", "OS", "<<", "cast", "<", "MDLocalVariable", ">", "(", "MI", "->", "getOperand", "(", "NOps", "-", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ")", "->", "getName", "(", ")", ";", "OS", "<<", "<STR_LIT>", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", ";", "OS", "<<", "'['", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";", "OS", "<<", "'+'", ";", "printOperand", "(", "MI", ",", "<NUM_LIT>", ",", "OS", ")", ";"], "ground_truth": ["OS", "<<", "']'", ";"], "File": "AArch64AsmPrinter60", "Func": "PrintDebugValueComment", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19760, "Length": 112, "Cover_Rate": 0.7832167832167832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "Demanded", "=", "APInt", "::", "getLowBitsSet", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "TargetLowering", "::", "TargetLoweringOpt", "TLO", "(", "DAG", ",", "true", ",", "true", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Op", ",", "Demanded", ",", "KnownZero", ",", "KnownOne", ",", "TLO", ")", ")", "DCI", ".", "CommitTargetLoweringOpt", "(", "TLO", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "simplifyI24", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19761, "Length": 58, "Cover_Rate": 0.58, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "switch", "(", "offload_abi", ")", "{", "case", "OFFLOAD_ABI_LP64", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "OFFLOAD_ABI_ILP32", ":", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "target_so_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "rename_section_opt", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "char", "*", "*", "new_argv", "=", "XOBFINISH", "(", "&", "argv_obstack", ",", "char", "*", "*", ")", ";", "fork_execute", "(", "new_argv", "[", "<NUM_LIT>", "]", ",", "new_argv", ",", "false", ")", ";", "obstack_free", "(", "&", "argv_obstack", ",", "NULL", ")", ";", "size_t", "symbol_name_len", "=", "strlen", "(", "target_so_filename", ")", ";", "char", "*", "symbol_name", "=", "XALLOCAVEC", "(", "char", ",", "symbol_name_len", "+", "<NUM_LIT>", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "symbol_name_len", ";", "i", "++", ")", "{", "char", "c", "=", "target_so_filename", "[", "i", "]", ";", "if", "(", "!", "ISALNUM", "(", "c", ")", ")", "c", "=", "'_'", ";", "symbol_name", "[", "i", "]", "=", "c", ";", "}", "symbol_name", "[", "symbol_name_len", "]", "=", "'\\0'", ";", "char", "*", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ";", "opt_for_objcopy", "[", "<NUM_LIT>", "]", "=", "XALLOCAVEC", "(", "char", ",", "sizeof", "(", "<STR_LIT>", ")", "+", "symbol_name_len", "+", "strlen", "(", "symbols", "[", "<NUM_LIT>", "]", ")", ")", ";", "opt_for_objcopy", "[", "<NUM_LIT>", "]", "=", "XALLOCAVEC", "(", "char", ",", "sizeof", "(", "<STR_LIT>", ")", "+", "symbol_name_len", "+", "strlen", "(", "symbols", "[", "<NUM_LIT>", "]", ")", ")", ";", "opt_for_objcopy", "[", "<NUM_LIT>", "]", "=", "XALLOCAVEC", "(", "char", ",", "sizeof", "(", "<STR_LIT>", ")", "+", "symbol_name_len", "+", "strlen", "(", "symbols", "[", "<NUM_LIT>", "]", ")", ")", ";", "sprintf", "(", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "symbol_name", ",", "symbols", "[", "<NUM_LIT>", "]", ")", ";", "sprintf", "(", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "symbol_name", ",", "symbols", "[", "<NUM_LIT>", "]", ")", ";", "sprintf", "(", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", ",", "symbol_name", ",", "symbols", "[", "<NUM_LIT>", "]", ")", ";", "obstack_init", "(", "&", "argv_obstack", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "target_so_filename", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ")", ";", "obstack_ptr_grow", "(", "&", "argv_obstack", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["obstack_ptr_grow", "(", "&", "argv_obstack", ",", "opt_for_objcopy", "[", "<NUM_LIT>", "]", ")", ";"], "File": "intelmic-mkoffload3", "Func": "prepare_target_image", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19762, "Length": 385, "Cover_Rate": 0.4818523153942428, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "*", "Ld1", ":", "Loads", ")", "{", "if", "(", "Ld0", "==", "Ld1", ")", "continue", ";", "if", "(", "AreSequentialAccesses", "<", "LoadInst", ">", "(", "Ld0", ",", "Ld1", ",", "*", "DL", ",", "*", "SE", ")", ")", "{", "LoadPairs", "[", "Ld0", "]", "=", "Ld1", ";", "if", "(", "BaseLoads", ".", "count", "(", "Ld0", ")", ")", "{", "LoadInst", "*", "Base", "=", "BaseLoads", "[", "Ld0", "]", ";", "BaseLoads", "[", "Ld1", "]", "=", "Base", ";", "SequentialLoads", "[", "Base", "]", ".", "push_back", "(", "Ld1", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMParallelDSP", "Func": "RecordSequentialLoads", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19763, "Length": 82, "Cover_Rate": 0.4293193717277487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PadShortFunc", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "Threshold", "(", "<NUM_LIT>", ")", ",", "TM", "(", "nullptr", ")", ",", "TII", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "X86PadShortFunction", "Func": "PadShortFunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19764, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__A", "=", "(", "__m128i", ")", "vec_mergeh", "(", "(", "__v4su", ")", "__A", ",", "(", "__v4su", ")", "__zero", ")", ";"], "ground_truth": ["__A", "=", "(", "__m128i", ")", "vec_mergeh", "(", "__zero", ",", "(", "__v8hu", ")", "__A", ")", ";"], "File": "smmintrin2", "Func": "_mm_cvtepu16_epi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19765, "Length": 33, "Cover_Rate": 0.3402061855670103, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandSDMA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "bool", "Modified", "=", "false", ";"], "ground_truth": ["for", "(", "auto", "&", "MBB", ":", "MF", ")", "Modified", "|=", "expandMBB", "(", "MBB", ")", ";"], "File": "RISCVExpandSDMAInsts", "Func": "runOnMachineFunction", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19766, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{"], "ground_truth": ["return", "InstrItins", ";"], "File": "AMDGPUSubtarget11", "Func": "getInstrItineraryData", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19767, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u32_s64", "(", "int64x2_t", "__a", ")", "{", "return", "(", "uint32x4_t", ")", "__builtin_neon_vreinterpretv4siv2di", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpretq_u32_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19768, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_ABI_GNU", "&&", "regno", "<", "current_function_args_info", ".", "regs", "-", "<NUM_LIT>", ")", "{", "regno", "=", "current_function_args_info", ".", "regs", "-", "<NUM_LIT>", ";", "if", "(", "regno", ">", "MMIX_RETURN_VALUE_REGNUM", "-", "<NUM_LIT>", ")", "regno", "=", "MMIX_RETURN_VALUE_REGNUM", "-", "<NUM_LIT>", ";", "}", "cfun", "->", "machine", "->", "highest_saved_stack_register", "=", "regno", ";"], "ground_truth": ["}"], "File": "mmix3", "Func": "mmix_reorg", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19769, "Length": 46, "Cover_Rate": 0.48936170212765956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "(", "_U_Qfcmp", "(", "a", ",", "b", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "quadlib", "Func": "_U_Qfcomp", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19770, "Length": 36, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyUtilities12", "Func": "isCatch", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19771, "Length": 16, "Cover_Rate": 0.35555555555555557, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["const", "<ISA_LIT>FrameLowering", "*", "<ISA_LIT>FI", "=", "static_cast", "<", "const", "<ISA_LIT>FrameLowering", "*", ">", "(", "Subtarget", ".", "getFrameLowering", "(", ")", ")", ";"], "File": "PPCRegisterInfo15", "Func": "needsFrameBaseReg", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19772, "Length": 55, "Cover_Rate": 0.3179190751445087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_ia32_shufpd", "(", "__tmp", ",", "__tmp", ",", "_MM_SHUFFLE2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "emmintrin4", "Func": "_mm_loadr_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19773, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "Register", "InputPtrReg", "=", "Info", ".", "addKernargSegmentPtr", "(", "TRI", ")", ";", "CCInfo", ".", "AllocateReg", "(", "InputPtrReg", ")", ";", "Register", "VReg", "=", "MF", ".", "addLiveIn", "(", "InputPtrReg", ",", "&", "<STR_LIT>", ")", ";", "MRI", ".", "setType", "(", "VReg", ",", "LLT", "::", "pointer", "(", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Info", ".", "hasDispatchID", "(", ")", ")", "{", "Register", "DispatchIDReg", "=", "Info", ".", "addDispatchID", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "DispatchIDReg", ",", "&", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "DispatchIDReg", ")", ";", "}", "if", "(", "Info", ".", "hasFlatScratchInit", "(", ")", "&&", "!", "getSubtarget", "(", ")", "->", "isAmdPalOS", "(", ")", ")", "{", "Register", "FlatScratchInitReg", "=", "Info", ".", "addFlatScratchInit", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "FlatScratchInitReg", ",", "&", "<STR_LIT>", ")", ";", "CCInfo", ".", "AllocateReg", "(", "FlatScratchInitReg", ")", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering10", "Func": "allocateHSAUserSGPRs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19774, "Length": 143, "Cover_Rate": 0.41329479768786126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "ToDelete", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "auto", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "MachineInstr", "*", "Try", "=", "&", "MI", ",", "*", "EndTry", "=", "BeginToEnd", "[", "Try", "]", ";", "if", "(", "EndTry", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "MachineBasicBlock", "*", "TryBB", "=", "Try", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "Cont", "=", "EndTry", "->", "getParent", "(", ")", ";", "int64_t", "RetType", "=", "Try", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "for", "(", "auto", "B", "=", "Try", "->", "getIterator", "(", ")", ",", "E", "=", "std", "::", "next", "(", "EndTry", "->", "getIterator", "(", ")", ")", ";"], "ground_truth": ["B", "!=", "TryBB", "->", "begin", "(", ")", "&&", "E", "!=", "Cont", "->", "end", "(", ")", "&&", "std", "::", "prev", "(", "B", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "E", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "std", "::", "prev", "(", "B", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "RetType", ";"], "File": "WebAssemblyCFGStackify16", "Func": "removeUnnecessaryInstrs", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19775, "Length": 181, "Cover_Rate": 0.3389513108614232, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_4fmaddps_mask", "(", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__v16sf", ")", "__D", ",", "(", "__v16sf", ")", "__E", ",", "(", "__v16sf", ")", "__A", ",", "(", "const", "__v4sf", "*", ")", "__F", ",", "(", "__v16sf", ")", "__A", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx5124fmapsintrin", "Func": "_mm512_mask_4fmadd_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19776, "Length": 50, "Cover_Rate": 0.5681818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ST", "->", "hasAVX2", "(", ")", ")", "{", "int", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "AVX2CostTable", ",", "array_lengthof", "(", "AVX2CostTable", ")", ",", "ISD", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "AVX2CostTable", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "CostTblEntry", "<", "MVT", ">", "SSE2UniformConstCostTable", "[", "]", "=", "{", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "Op2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "ST", "->", "hasSSE2", "(", ")", ")", "{", "int", "Idx", "=", "CostTableLookup", "<", "MVT", ">", "(", "SSE2UniformConstCostTable", ",", "array_lengthof", "(", "SSE2UniformConstCostTable", ")", ",", "ISD", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "SSE2UniformConstCostTable", "[", "Idx", "]", ".", "Cost", ";", "}", "static", "const", "CostTblEntry", "<", "MVT", ">", "SSE2CostTable", "[", "]", "=", "{"], "ground_truth": ["{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "<NUM_LIT>", "}", ",", "}", ";"], "File": "X86TargetTransformInfo121", "Func": "getArithmeticInstrCost", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19777, "Length": 340, "Cover_Rate": 0.3288201160541586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshlq_m_r_u8", "(", "uint8x16_t", "__a", ",", "int32_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vshlq_m_r_uv16qi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlq_m_r_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19778, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "unsigned", "HiRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "LoRegList", ",", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "HiRegList", "[", "i", "]", "==", "Reg", ")", "break", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "<STR_LIT>", ",", "LocInfo", ")", ")", ";"], "File": "ARMISelLowering57", "Func": "CC_ARM_AAPCS_Custom_f64", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19779, "Length": 96, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "VdSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VdSrc", ")", ";", "}", "bool", "SrcIsKill", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "isKill", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ".", "getReg", "(", ")", ";", "unsigned", "D0", ",", "D1", ",", "D2", ",", "D3", ";", "GetDSubRegs", "(", "SrcReg", ",", "SingleSpc", ",", "TRI", ",", "D0", ",", "D1", ",", "D2", ",", "D3", ")", ";", "MIB", ".", "addReg", "(", "D0", ")", ";", "MachineOperand", "VmSrc", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "VmSrc", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Implicit", "|", "getKillRegState", "(", "SrcIsKill", ")", ")", ";"], "ground_truth": ["TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";"], "File": "ARMExpandPseudoInsts21", "Func": "ExpandVTBL", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19780, "Length": 152, "Cover_Rate": 0.6307053941908713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "EltVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "unsigned", "Opc", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "if", "(", "N1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "if", "(", "N2", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";", "}", "else", "if", "(", "EltVT", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{", "N2", "=", "DAG", ".", "getIntPtrConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N2", ")", "->", "getZExtValue", "(", ")", "<<", "<NUM_LIT>", ")", ";", "N1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "N0", ",", "N1", ",", "N2", ")", ";", "}", "else", "if", "(", "(", "EltVT", "==", "<STR_LIT>", "||", "EltVT", "==", "<STR_LIT>", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N2", ")", ")", "{"], "ground_truth": ["return", "Op", ";"], "File": "X86ISelLowering114", "Func": "LowerINSERT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19781, "Length": 242, "Cover_Rate": 0.6914285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "set_offset", "(", "XER_REGNO", ",", "m64", "->", "xer", "+", "<NUM_LIT>", ")", ";", "set_offset", "(", "LINK_REGISTER_REGNUM", ",", "m64", "->", "lr", "+", "<NUM_LIT>", ")", ";", "set_offset", "(", "COUNT_REGISTER_REGNUM", ",", "m64", "->", "ctr", "+", "<NUM_LIT>", ")", ";", "if", "(", "is_vector", ")", "set_offset", "(", "VRSAVE_REGNO", ",", "&", "m64", "->", "vrsave", ")", ";", "if", "(", "m64", "->", "exception", "==", "<NUM_LIT>", "||", "m64", "->", "exception", "==", "<NUM_LIT>", "||", "m64", "->", "exception", "==", "<NUM_LIT>", "||", "(", "m64", "->", "exception", "==", "<NUM_LIT>", "&&", "!", "(", "m64", "->", "srr1", "&", "<NUM_LIT>", ")", ")", ")", "return_addr", "=", "m64", "->", "srr0", "+", "<NUM_LIT>", ";", "else", "return_addr", "=", "m64", "->", "srr0", ";", "}", "else", "{", "struct", "gcc_mcontext32", "*", "m", "=", "uctx", "->", "mcontext", ";", "int", "i", ";", "float_vector_state", "=", "&", "m", "->", "fvs", ";", "new_cfa", "=", "m", "->", "gpr", "[", "<NUM_LIT>", "]", ";", "set_offset", "(", "CR2_REGNO", ",", "&", "m", "->", "cr", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "set_offset", "(", "i", ",", "m", "->", "gpr", "+", "i", ")", ";", "set_offset", "(", "XER_REGNO", ",", "&", "m", "->", "xer", ")", ";", "set_offset", "(", "LINK_REGISTER_REGNUM", ",", "&", "m", "->", "lr", ")", ";", "set_offset", "(", "COUNT_REGISTER_REGNUM", ",", "&", "m", "->", "ctr", ")", ";", "if", "(", "is_vector", ")", "set_offset", "(", "VRSAVE_REGNO", ",", "&", "m", "->", "vrsave", ")", ";", "if", "(", "m", "->", "exception", "==", "<NUM_LIT>", "||", "m", "->", "exception", "==", "<NUM_LIT>", "||", "m", "->", "exception", "==", "<NUM_LIT>", "||", "(", "m", "->", "exception", "==", "<NUM_LIT>", "&&", "!", "(", "m", "->", "srr1", "&", "<NUM_LIT>", ")", ")", ")", "return_addr", "=", "m", "->", "srr0", "+", "<NUM_LIT>", ";", "else", "return_addr", "=", "m", "->", "srr0", ";"], "ground_truth": ["}"], "File": "darwin-fallback", "Func": "handle_syscall", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19782, "Length": 261, "Cover_Rate": 0.38724035608308605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "single_set", "(", "insn", ")", "&&", "nds32_symbol_load_store_p", "(", "insn", ")", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "mem", ";", "gcc_assert", "(", "GET_CODE", "(", "pattern", ")", "==", "SET", ")", ";", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "pattern", ")", ")", "==", "REG", ")", "mem", "=", "SET_DEST", "(", "pattern", ")", ";", "else", "mem", "=", "SET_SRC", "(", "pattern", ")", ";", "if", "(", "GET_CODE", "(", "mem", ")", "==", "MEM", ")", "symbol_count", "++", ";", "}", "}", "}"], "ground_truth": ["return", "symbol_count", ";"], "File": "nds32-fp-as-gp", "Func": "nds32_get_symbol_count", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19783, "Length": 93, "Cover_Rate": 0.8230088495575221, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ByValArgInfo", "(", ")", ":", "FirstIdx", "(", "<NUM_LIT>", ")", ",", "NumRegs", "(", "<NUM_LIT>", ")", ",", "Address", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "RISCVISelLowering (2)1", "Func": "ByValArgInfo", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19784, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "r", "=", "REAL_VALUE_ATOF", "(", "<STR_LIT>", ",", "DFmode", ")", ";", "value_fp0", "=", "r", ";"], "ground_truth": ["fp_consts_inited", "=", "true", ";"], "File": "arm", "Func": "init_fp_table", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19785, "Length": 17, "Cover_Rate": 0.6071428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DiagnosticInfoUnsupported", "BadIntrin", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ",", "<STR_LIT>", ",", "DL", ".", "getDebugLoc", "(", ")", ")", ";", "DAG", ".", "getContext", "(", ")", "->", "diagnose", "(", "BadIntrin", ")", ";"], "ground_truth": ["return", "DAG", ".", "getUNDEF", "(", "VT", ")", ";"], "File": "SIISelLowering (2)3", "Func": "emitRemovedIntrinsicError", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19786, "Length": 41, "Cover_Rate": 0.6949152542372882, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemRegImm34", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printS34ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "O", "<<", "'('", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "')'", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter24", "Func": "printMemRegImm34", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19787, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "directive", "=", "ASM_LONG", ";", "if", "(", "TARGET_64BIT", ")", "directive", "=", "ASM_QUAD", ";", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "directive", ",", "LPREFIX", ",", "value", ")", ";"], "ground_truth": ["}"], "File": "i3863", "Func": "ix86_output_addr_vec_elt", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19788, "Length": 35, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "k_PostIndexRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "(", "PostIdxReg", ".", "isAdd", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "PostIdxReg", ".", "RegNum", ";", "if", "(", "PostIdxReg", ".", "ShiftTy", "!=", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", "(", "PostIdxReg", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "PostIdxReg", ".", "ShiftImm", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ProcIFlags", ":", "{", "OS", "<<", "<STR_LIT>", ";", "unsigned", "IFlags", "=", "getProcIFlags", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "--", "i", ")", "if", "(", "IFlags", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "OS", "<<", "<STR_LIT>", "(", "<NUM_LIT>", "<<", "i", ")", ";", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_Register", ":", "OS", "<<", "<STR_LIT>", "<<", "getReg", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShifterImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "(", "ShifterImm", ".", "isASR", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "ShifterImm", ".", "Imm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedRegister", ":", "OS", "<<", "<STR_LIT>", "<<", "RegShiftedReg", ".", "SrcReg", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedReg", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegShiftedReg", ".", "ShiftReg", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_ShiftedImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "RegShiftedImm", ".", "SrcReg", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "(", "RegShiftedImm", ".", "ShiftTy", ")", "<<", "<STR_LIT>", "<<", "RegShiftedImm", ".", "ShiftImm", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RotateImmediate", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "(", "RotImm", ".", "Imm", "*", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_BitfieldDescriptor", ":", "OS", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "Bitfield", ".", "LSB", "<<", "<STR_LIT>", "<<", "Bitfield", ".", "Width", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_RegisterList", ":", "case", "k_DPRRegisterList", ":", "case", "k_SPRRegisterList", ":", "{", "OS", "<<", "<STR_LIT>", ";", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "RegList", "=", "getRegList", "(", ")", ";", "for", "(", "SmallVectorImpl", "<", "unsigned", ">", "::", "const_iterator", "I", "=", "RegList", ".", "begin", "(", ")", ",", "E", "=", "RegList", ".", "end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "OS", "<<", "*", "I", ";", "if", "(", "++", "I", "<", "E", ")", "OS", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "k_VectorList", ":", "OS", "<<", "<STR_LIT>", "<<", "VectorList", ".", "Count", "<<", "<STR_LIT>", "<<", "VectorList", ".", "RegNum", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_VectorListAllLanes", ":", "OS", "<<", "<STR_LIT>", "<<", "VectorList", ".", "Count", "<<", "<STR_LIT>", "<<", "VectorList", ".", "RegNum", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_VectorListIndexed", ":", "OS", "<<", "<STR_LIT>", "<<", "VectorList", ".", "LaneIndex", "<<", "<STR_LIT>", "<<", "VectorList", ".", "Count", "<<", "<STR_LIT>", "<<", "VectorList", ".", "RegNum", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_Token", ":", "OS", "<<", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", ";", "break", ";", "case", "k_VectorIndex", ":", "OS", "<<", "<STR_LIT>", "<<", "getVectorIndex", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "ARMAsmParser12", "Func": "print", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19789, "Length": 430, "Cover_Rate": 0.6351550960118169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "lanai", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "LanaiTargetInfo4", "Func": "LLVMInitializeLanaiTargetInfo", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19790, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBITCAST", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "ADD_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "SUB_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "MUL_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "DIV_F128", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_SUBVECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerVectorSRA_SRL_SHL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerAND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerXOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";"], "File": "AArch64ISelLowering149", "Func": "LowerOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19791, "Length": 516, "Cover_Rate": 0.7771084337349398, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Blocks", ".", "remove", "(", "Inner", ")", ";", "GetBlocksOut", "(", "Inner", ",", "NextEntries", ",", "&", "Blocks", ")", ";", "BlockSet", "JustInner", ";", "JustInner", ".", "insert", "(", "Inner", ")", ";", "for", "(", "const", "auto", "&", "iter", ":", "NextEntries", ")", "Solipsize", "(", "iter", ",", "Branch", "::", "Direct", ",", "Simple", ",", "JustInner", ")", ";", "}", "return", "Simple", ";"], "ground_truth": ["}"], "File": "Relooper4", "Func": "MakeSimple", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19792, "Length": 54, "Cover_Rate": 0.5094339622641509, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_mulhrs_epi16", "(", "__m128i", "__W", ",", "__mmask8", "__U", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pmulhrsw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "(", "__v8hi", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_mask_mulhrs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19793, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GlobalRegistry", "::", "isScalarOfType", "(", "Register", "VReg", ",", "unsigned", "TypeOpcode", ")", "const", "{"], "ground_truth": ["<ISA_LIT>Type", "*", "Type", "=", "get<ISA_LIT>TypeForVReg", "(", "VReg", ")", ";"], "File": "SPIRVGlobalRegistry", "Func": "isScalarOfType", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19794, "Length": 22, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setAttrs", "(", "NodeAttrs", "::", "set_flags", "(", "getAttrs", "(", ")", ",", "F", ")", ")", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "setFlags", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19795, "Length": 15, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "usesFPDPRounding", "(", "MI", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIModeRegister", "Func": "getInstructionMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19796, "Length": 25, "Cover_Rate": 0.32894736842105265, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "||", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";"], "File": "RISCVInstrInfo", "Func": "isAsCheapAsAMove", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19797, "Length": 61, "Cover_Rate": 0.3696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>RemoveExtendOps", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{", "return", "new", "<ISA_LIT>RemoveExtendArgs", "(", ")", ";"], "ground_truth": ["}"], "File": "HexagonRemoveSZExtArgs1", "Func": "createHexagonRemoveExtendOps", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19798, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "STI", ".", "isTargetCygMing", "(", ")", ")", "{", "Symbol", "=", "<STR_LIT>", ";", "}", "else", "{", "Symbol", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "STI", ".", "isTargetCygMing", "(", ")", ")", "Symbol", "=", "<STR_LIT>", ";", "else", "Symbol", "=", "<STR_LIT>", ";", "MachineInstrBuilder", "CI", ";", "MachineBasicBlock", "::", "iterator", "ExpansionMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "if", "(", "Is64Bit", "&&", "MF", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "CI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "CallOp", ")", ")", ".", "addExternalSymbol", "(", "Symbol", ")", ";"], "ground_truth": ["}"], "File": "X86FrameLowering112", "Func": "emitStackProbeCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19799, "Length": 147, "Cover_Rate": 0.3721518987341772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TLInfo", ";"], "ground_truth": ["}"], "File": "AZPRTargetMachine", "Func": "getTargetLowering", "Target": "AZPR", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19800, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "setManipulatesSP", "(", "true", ")", ";", "unsigned", "sp", "=", "Subtarget", ".", "isRV64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "DAG", ".", "getCopyFromReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "sp", ",", "Op", ".", "getValueType", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering (2)2", "Func": "lowerSTACKSAVE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19801, "Length": 64, "Cover_Rate": 0.7804878048780488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmInfo", "*", "MAI", "=", "new", "<ISA_LIT>ELFMCAsmInfo", "(", "TT", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ";"], "ground_truth": ["MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "<NUM_LIT>", ",", "Reg", ",", "<NUM_LIT>", ")", ";"], "File": "SparcMCTargetDesc5", "Func": "createSparcMCAsmInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19802, "Length": 36, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableInterruptAttribute", ";"], "ground_truth": ["}"], "File": "CSKYSubtarget2", "Func": "enableInterruptAttribute", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19803, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "{", "*", "Fast", "=", "true", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "VEISelLowering", "Func": "allowsMisalignedMemoryAccesses", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19804, "Length": 39, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "return", "<NUM_LIT>", ";", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "func_type", "&", "(", "ARM_FT_VOLATILE", "|", "ARM_FT_NAKED", "|", "ARM_FT_STACKALIGN", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", "&&", "(", "frame_pointer_needed", "||", "TARGET_THUMB", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_LDRD", "&&", "current_tune", "->", "prefer_ldrd_strd", "&&", "!", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "<NUM_LIT>", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "stack_adjust", "=", "offsets", "->", "outgoing_args", "-", "offsets", "->", "saved_regs", ";", "if", "(", "crtl", "->", "args", ".", "pretend_args_size", "||", "cfun", "->", "machine", "->", "uses_anonymous_args", "||", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "calls_alloca", "||", "!", "(", "stack_adjust", "==", "<NUM_LIT>", "||", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", "&&", "stack_adjust", "==", "<NUM_LIT>", ")", ")", "||", "(", "!", "(", "TARGET_APCS_FRAME", "&&", "frame_pointer_needed", ")", "&&", "arm_compute_static_chain_stack_bytes", "(", ")", "!=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "saved_int_regs", "=", "offsets", "->", "saved_regs_mask", ";", "if", "(", "stack_adjust", "==", "<NUM_LIT>", "&&", "!", "arm_arch5t", "&&", "TARGET_ARM", ")", "{", "if", "(", "!", "call_used_regs", "[", "<NUM_LIT>", "]", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "arm_size_return_regs", "(", ")", ">=", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", "return", "<NUM_LIT>", ";"], "File": "arm8", "Func": "use_return_insn", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19805, "Length": 187, "Cover_Rate": 0.4628712871287129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64BranchTargetAligner", "Func": "isBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19806, "Length": 84, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "return", "isStridedLoad", "(", "Mask", ")", "!=", "StridedLoadKind", "::", "NoPattern", ";"], "File": "HexagonISelLowering114", "Func": "isShuffleMaskLegal", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19807, "Length": 36, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "Op", ")", ";", "MVT", "VT", "=", "Op", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "unsigned", "Opcode", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElems", ";", "++", "i", ")", "if", "(", "Opcode", "!=", "Op", "->", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "bool", "IsShift", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IsShift", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Op", "->", "getSplatValue", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "TLI", ".", "isOperationLegalOrPromote", "(", "Opcode", ",", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "LHSElts", ",", "RHSElts", ";", "for", "(", "SDValue", "Elt", ":", "Op", "->", "ops", "(", ")", ")", "{", "SDValue", "LHS", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["if", "(", "RHS", ".", "getValueSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{"], "File": "X86ISelLowering (2)6", "Func": "lowerBuildVectorToBitOp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19808, "Length": 231, "Cover_Rate": 0.6143617021276596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printRegName", "(", "O", ",", "MO2", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printAddrModeTBH", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19809, "Length": 38, "Cover_Rate": 0.35185185185185186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "else", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "isZExt", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "useAM3", "=", "true", ";", "}", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "}", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "needVMOV", "=", "true", ";", "VT", "=", "<STR_LIT>", ";", "Opc", "=", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "RC", "=", "isThumb2", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "}", "else", "{", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "Opc", "=", "<STR_LIT>", ";", "RC", "=", "TLI", ".", "getRegClassFor", "(", "VT", ")", ";", "break", ";", "}", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "if", "(", "allocReg", ")", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "assert", "(", "ResultReg", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB", ",", "MachineMemOperand", "::", "MOLoad", ",", "useAM3", ")", ";", "if", "(", "needVMOV", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "<STR_LIT>", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MoveReg", ")", ".", "addReg", "(", "ResultReg", ")", ")", ";", "ResultReg", "=", "MoveReg", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMFastISel (2)", "Func": "ARMEmitLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19810, "Length": 408, "Cover_Rate": 0.6570048309178744, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Libcall", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_SEXT", ",", "G_ZEXT", ",", "G_ANYEXT", "}", ")", "{", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_ASHR", ",", "G_LSHR", ",", "G_SHL", "}", ")", "setAction", "(", "{", "Op", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_GEP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "p0", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SELECT", ",", "<NUM_LIT>", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_CONSTANT", ",", "s32", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_CONSTANT", ",", "<NUM_LIT>", ",", "widen_1_8_16", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "setLegalizeScalarToDifferentSizeStrategy", "(", "G_ICMP", ",", "<NUM_LIT>", ",", "widenToLargerTypesUnsupportedOtherwise", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "if", "(", "!", "ST", ".", "useSoftFloat", "(", ")", "&&", "ST", ".", "hasVFP2", "(", ")", ")", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_LOAD", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_STORE", ",", "s64", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "s64", "}", ",", "Legal", ")", ";", "}", "else", "{", "for", "(", "unsigned", "BinOp", ":", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "BinOp", ",", "Ty", "}", ",", "Libcall", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "s1", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "s32", "}", ",", "Custom", ")", ";", "setAction", "(", "{", "G_FCMP", ",", "<NUM_LIT>", ",", "s64", "}", ",", "Custom", ")", ";", "if", "(", "AEABI", "(", "ST", ")", ")", "setFCmpLibcallsAEABI", "(", ")", ";", "else", "setFCmpLibcallsGNU", "(", ")", ";", "}", "for", "(", "unsigned", "Op", ":", "{", "G_FREM", ",", "G_FPOW", "}", ")", "for", "(", "auto", "Ty", ":", "{", "s32", ",", "s64", "}", ")", "setAction", "(", "{", "Op", ",", "Ty", "}", ",", "Libcall", ")", ";"], "ground_truth": ["computeTables", "(", ")", ";"], "File": "ARMLegalizerInfo20", "Func": "ARMLegalizerInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19811, "Length": 440, "Cover_Rate": 0.5804749340369393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmovltq_m_s8", "(", "int16x8_t", "__inactive", ",", "int8x16_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vmovltq_m_sv16qi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmovltq_m_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19812, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LowerEmscriptenEHSjLj", "::", "runEHOnFunction", "(", "Function", "&", "F", ")", "{", "Module", "&", "M", "=", "*", "F", ".", "getParent", "(", ")", ";", "LLVMContext", "&", "C", "=", "F", ".", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "C", ")", ";", "bool", "Changed", "=", "false", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "ToErase", ";", "SmallPtrSet", "<", "LandingPadInst", "*", ",", "<NUM_LIT>", ">", "LandingPads", ";", "bool", "AllowExceptions", "=", "areAllExceptionsAllowed", "(", ")", "||", "EHWhitelistSet", ".", "count", "(", "F", ".", "getName", "(", ")", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "auto", "*", "II", "=", "dyn_cast", "<", "InvokeInst", ">", "(", "BB", ".", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "II", ")", "continue", ";", "LandingPads", ".", "insert", "(", "II", "->", "getLandingPadInst", "(", ")", ")", ";", "IRB", ".", "SetInsertPoint", "(", "II", ")", ";", "bool", "NeedInvoke", "=", "AllowExceptions", "&&", "canThrow", "(", "II", "->", "getCalledValue", "(", ")", ")", ";", "if", "(", "NeedInvoke", ")", "{", "Value", "*", "Threw", "=", "wrapInvoke", "(", "II", ")", ";", "ToErase", ".", "push_back", "(", "II", ")", ";", "Value", "*", "Cmp", "=", "IRB", ".", "CreateICmpEQ", "(", "Threw", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp", ",", "II", "->", "getUnwindDest", "(", ")", ",", "II", "->", "getNormalDest", "(", ")", ")", ";", "}", "else", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "(", "II", "->", "arg_begin", "(", ")", ",", "II", "->", "arg_end", "(", ")", ")", ";", "CallInst", "*", "NewCall", "=", "IRB", ".", "CreateCall", "(", "II", "->", "getFunctionType", "(", ")", ",", "II", "->", "getCalledValue", "(", ")", ",", "Args", ")", ";", "NewCall", "->", "takeName", "(", "II", ")", ";", "NewCall", "->", "setCallingConv", "(", "II", "->", "getCallingConv", "(", ")", ")", ";", "NewCall", "->", "setDebugLoc", "(", "II", "->", "getDebugLoc", "(", ")", ")", ";", "NewCall", "->", "setAttributes", "(", "II", "->", "getAttributes", "(", ")", ")", ";", "II", "->", "replaceAllUsesWith", "(", "NewCall", ")", ";"], "ground_truth": ["ToErase", ".", "push_back", "(", "II", ")", ";"], "File": "WebAssemblyLowerEmscriptenEHSjLj3", "Func": "runEHOnFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19813, "Length": 306, "Cover_Rate": 0.3554006968641115, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>Target", "(", ")", "{", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AAPTargetMachine", "Func": "LLVMInitializeAAPTarget", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19814, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "const", "TargetLoweringObjectFileCOFF", "&", "TLOFCOFF", "=", "static_cast", "<", "const", "TargetLoweringObjectFileCOFF", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "std", "::", "string", "Flags", ";", "raw_string_ostream", "FlagsOS", "(", "Flags", ")", ";", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOFCOFF", ".", "emitLinkerFlagsForGlobal", "(", "FlagsOS", ",", "&", "Function", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOFCOFF", ".", "emitLinkerFlagsForGlobal", "(", "FlagsOS", ",", "&", "Global", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOFCOFF", ".", "emitLinkerFlagsForGlobal", "(", "FlagsOS", ",", "&", "Alias", ")", ";", "FlagsOS", ".", "flush", "(", ")", ";", "if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "{", "OutStreamer", "->", "SwitchSection", "(", "TLOFCOFF", ".", "getDrectveSection", "(", ")", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "Flags", ")", ";", "}", "SM", ".", "serializeToStackMapSection", "(", ")", ";", "}"], "ground_truth": ["if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{"], "File": "X86AsmPrinter15", "Func": "EmitEndOfAsmFile", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19815, "Length": 153, "Cover_Rate": 0.40583554376657827, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "Subtarget", "->", "useOddSPReg", "(", ")", ")", "{", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "Subtarget", "->", "isABI_FPXX", "(", ")", "&&", "!", "Subtarget", "->", "hasMTHC1", "(", ")", ")", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<STR_LIT>", ",", "false", ",", "true", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isGlobal", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", "->", "getGlobalIdentifier", "(", ")", "==", "<STR_LIT>", ")", "emitMCountABI", "(", "MI", ",", "MBB", ",", "MF", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMCSymbol", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", "->", "getName", "(", ")", "==", "<STR_LIT>", ")", "emitMCountABI", "(", "MI", ",", "MBB", ",", "MF", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMCSymbol", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMCSymbol", "(", ")", "->", "getName", "(", ")", "==", "<STR_LIT>", ")", "emitMCountABI", "(", "MI", ",", "MBB", ",", "MF", ")", ";", "break", ";", "default", ":", "if", "(", "replaceUsesWithZeroReg", "(", "MRI", ",", "MI", ")", ")", "DeadNullInsts", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "MipsSEISelDAGToDAG33", "Func": "processFunctionAfterISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19816, "Length": 241, "Cover_Rate": 0.6292428198433421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallFrameOptimization", "::", "InstClassification", "<ISA_LIT>CallFrameOptimization", "::", "classifyInstruction", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "<ISA_LIT>RegisterInfo", "&", "RegInfo", ",", "DenseSet", "<", "unsigned", "int", ">", "&", "UsedRegs", ")", "{", "if", "(", "MI", "==", "MBB", ".", "end", "(", ")", ")", "return", "Exit", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "ImmOp", "=", "MI", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "return", "ImmOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", "?", "Convert", ":", "Exit", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineOperand", "ImmOp", "=", "MI", "->", "getOperand", "(", "<STR_LIT>", ")", ";", "return", "ImmOp", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", "?", "Convert", ":", "Exit", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "Convert", ";"], "File": "X86CallFrameOptimization13", "Func": "classifyInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19817, "Length": 136, "Cover_Rate": 0.4874551971326165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "AArch64InstrInfo123", "Func": "getLoadStoreImmIdx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19818, "Length": 251, "Cover_Rate": 0.5154004106776181, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Addr", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Addr", ")", "!=", "Addr", ")", "return", "nullptr", ";", "return", "DAG", ".", "getConstant", "(", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ">>", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ".", "getNode", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "isBLACompatibleAddress", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19819, "Length": 65, "Cover_Rate": 0.6074766355140186, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "GOT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty", ",", "IsForTls", ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "GOTFlag", ")", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GOT", ",", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ")", ";", "unsigned", "LoFlag", "=", "IsN32OrN64", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "LoFlag", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Load", ",", "Lo", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering52", "Func": "getAddrLocal", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19820, "Length": 116, "Cover_Rate": 0.6236559139784946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "printMemReference", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "X86ATTInstPrinter (2)", "Func": "printf256mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19821, "Length": 10, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "EVT", "VT1", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT1", ".", "isSimple", "(", ")", "||", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isSimple", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "switch", "(", "VT1", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{"], "ground_truth": ["default", ":", "break", ";"], "File": "ARMISelLowering (2)", "Func": "isZExtFree", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19822, "Length": 70, "Cover_Rate": 0.6481481481481481, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "retType", "=", "<STR_LIT>", "::", "I16x8", ";", "break", ";", "case", "<STR_LIT>", ":", "retType", "=", "<STR_LIT>", "::", "I32x4", ";", "break", ";", "case", "<STR_LIT>", ":", "retType", "=", "<STR_LIT>", "::", "F32x4", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "reverse", "(", "MF", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "reverse", "(", "MBB", ")", ")", "{", "if", "(", "MI", ".", "isPosition", "(", ")", "||", "MI", ".", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "BlockTops", "[", "&", "MI", "]", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "int32_t", "(", "retType", ")", ")", ";", "continue", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify19", "Func": "FixEndsAtEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19823, "Length": 114, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sign", "=", "SIGNBIT", ";", "a1", "=", "(", "long", ")", "-", "(", "unsigned", "long", ")", "a1", ";", "if", "(", "a1", "<", "<NUM_LIT>", ")", "{", "dl", ".", "l", ".", "upper", "=", "SIGNBIT", "|", "(", "(", "<NUM_LIT>", "+", "EXCESSD", ")", "<<", "<NUM_LIT>", ")", ";", "dl", ".", "l", ".", "lower", "=", "<NUM_LIT>", ";", "return", "dl", ".", "d", ";", "}", "}", "while", "(", "a1", "<", "<NUM_LIT>", ")", "{", "a1", "<<=", "<NUM_LIT>", ";", "exp", "-=", "<NUM_LIT>", ";", "}", "while", "(", "a1", "<", "<NUM_LIT>", ")", "{", "a1", "<<=", "<NUM_LIT>", ";"], "ground_truth": ["exp", "--", ";"], "File": "fpgnulib1", "Func": "__floatsidf", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19824, "Length": 86, "Cover_Rate": 0.450261780104712, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "numE", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", "*", "alignE", ";", "else", "return", "numE", "*", "alignE", ";", "}", "const", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ";", "if", "(", "STy", ")", "{", "unsigned", "int", "alignStruct", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "STy", "->", "getNumElements", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{"], "ground_truth": ["Type", "*", "ETy", "=", "STy", "->", "getElementType", "(", "i", ")", ";"], "File": "NVPTXAsmPrinter1", "Func": "getOpenCLAlignment", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19825, "Length": 76, "Cover_Rate": 0.3114754098360656, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isRegOrImmWithInputMods", "(", ")", "const", "{", "return", "Kind", "==", "Register", "||", "isInlinableImm", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser52", "Func": "isRegOrImmWithInputMods", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19826, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "unicosmk_output_default_externs", "(", "FILE", "*", "file", ")", "{", "static", "const", "char", "*", "const", "externs", "[", "]", "=", "{", "<STR_LIT>", "}", ";", "int", "i", ";", "int", "n", ";", "n", "=", "ARRAY_SIZE", "(", "externs", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n", ";", "i", "++", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "externs", "[", "i", "]", ")", ";"], "ground_truth": ["}"], "File": "alpha3", "Func": "unicosmk_output_default_externs", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19827, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StackOffset", "+=", "RegSize", ";", "}", "if", "(", "MFI", "->", "adjustsStack", "(", ")", ")", "{", "<ISA_LIT>FI", "->", "setRAStackOffset", "(", "<NUM_LIT>", ")", ";", "MFI", "->", "setObjectOffset", "(", "MFI", "->", "CreateStackObject", "(", "RegSize", ",", "RegSize", ",", "true", ")", ",", "StackOffset", ")", ";", "TopCPUSavedRegOff", "=", "StackOffset", ";", "StackOffset", "+=", "RegSize", ";", "}"], "ground_truth": ["MFI", "->", "setStackSize", "(", "StackOffset", ")", ";"], "File": "MBlazeRegisterInfo3", "Func": "adjustMBlazeStackFrame", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19828, "Length": 55, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "psubd_s", "(", "int64_t", "s", ",", "int64_t", "t", ")", "{"], "ground_truth": ["return", "__builtin_loongson_psubd_s", "(", "s", ",", "t", ")", ";"], "File": "loongson-mmiintrin", "Func": "psubd_s", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19829, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "}", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'@'", "&&", "name", "[", "<NUM_LIT>", "]", "==", "'.'", ")", "encoding", "=", "name", "[", "<NUM_LIT>", "]", ";", "else", "encoding", "=", "<NUM_LIT>", ";", "if", "(", "flag_function_sections", "||", "DECL_COMDAT_GROUP", "(", "decl", ")", ")", "mep_unique_section", "(", "decl", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ")", "{", "if", "(", "encoding", "==", "'f'", ")", "return", "vftext_section", ";", "else", "return", "vtext_section", ";", "}", "else", "if", "(", "encoding", "==", "'f'", ")", "return", "ftext_section", ";", "else", "return", "text_section", ";", "}", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'@'", "&&", "name", "[", "<NUM_LIT>", "]", "==", "'.'", ")", "switch", "(", "name", "[", "<NUM_LIT>", "]", ")", "{", "case", "'b'", ":", "return", "based_section", ";", "case", "'t'", ":"], "ground_truth": ["if", "(", "readonly", ")", "return", "srodata_section", ";"], "File": "mep", "Func": "mep_select_section", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19830, "Length": 195, "Cover_Rate": 0.527027027027027, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "readInstruction32", "(", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "uint64_t", "&", "size", ",", "uint32_t", "&", "insn", ")", "{", "uint8_t", "Bytes", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["if", "(", "region", ".", "readBytes", "(", "address", ",", "<NUM_LIT>", ",", "Bytes", ")", "==", "-", "<NUM_LIT>", ")", "{"], "File": "TeeRISCDisassembler", "Func": "readInstruction32", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19831, "Length": 44, "Cover_Rate": 0.46808510638297873, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "TSFlags", "=", "Desc", ".", "TSFlags", ";", "if", "(", "TSFlags", "&", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "unsigned", "Flags", "=", "MI", "->", "getFlags", "(", ")", ";", "if", "(", "Flags", "&", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "else", "if", "(", "Flags", "&", "<STR_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", ")", ";"], "ground_truth": ["if", "(", "CommentStream", ")", "EmitAny<ISA_LIT>InstComments", "(", "MI", ",", "*", "CommentStream", ",", "getRegisterName", ")", ";"], "File": "X86IntelInstPrinter25", "Func": "printInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19832, "Length": 75, "Cover_Rate": 0.6198347107438017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeOperand_AVLdSt_Any", "(", "Inst", ",", "Imm", ",", "<ISA_LIT>Disassembler", "::", "OPW96", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUDisassembler14", "Func": "DecodeAVLdSt_96RegisterClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19833, "Length": 15, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vorr_s32", "(", "int32x2_t", "__a", ",", "int32x2_t", "__b", ")", "{", "return", "__a", "|", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vorr_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19834, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_unpackhi_epi16", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_punpckhwd128_mask", "(", "(", "__v8hi", ")", "__A", ",", "(", "__v8hi", ")", "__B", ",", "(", "__v8hi", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm_maskz_unpackhi_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19835, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTarget21MM", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler45", "Func": "DecodeBranchTarget21MM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19836, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ",", "CCAssignFn", "*", "AssignFnVarArg", ",", "bool", "IsTailCall", "=", "false", ",", "int", "FPDiff", "=", "<NUM_LIT>", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", ",", "AssignFnVarArg", "(", "AssignFnVarArg", ")", ",", "IsTailCall", "(", "IsTailCall", ")", ",", "FPDiff", "(", "FPDiff", ")", ",", "StackSize", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AArch64CallLowering12", "Func": "OutgoingArgHandler", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19837, "Length": 67, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "FR", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SV", ",", "<NUM_LIT>", ")", ";"], "File": "ARMISelLowering33", "Func": "LowerVASTART", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19838, "Length": 50, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "Subtarget", ".", "isTargetMachO", "(", ")", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "ResumeMI", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "emitStackProbe", "(", "*", "BB", "->", "getParent", "(", ")", ",", "*", "BB", ",", "MI", ",", "DL", ",", "false", ")", ";", "MachineBasicBlock", "*", "ResumeBB", "=", "ResumeMI", "->", "getParent", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "ResumeBB", ";"], "ground_truth": ["}"], "File": "X86ISelLowering149", "Func": "EmitLoweredWinAlloca", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19839, "Length": 68, "Cover_Rate": 0.8095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "SPIRVTargetMachine", "Func": "getSubtargetImpl", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19840, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "uint16_t", "ReservedGPR32", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "uint16_t", "ReservedGPR64", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "typedef", "TargetRegisterClass", "::", "const_iterator", "RegIter", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedGPR32", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedGPR32", "[", "I", "]", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "array_lengthof", "(", "ReservedGPR64", ")", ";", "++", "I", ")", "Reserved", ".", "set", "(", "ReservedGPR64", "[", "I", "]", ")", ";", "if", "(", "Subtarget", ".", "has<ISA_LIT>64", "(", ")", ")", "{", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", ".", "begin", "(", ")", ",", "EReg", "=", "<STR_LIT>", ".", "end", "(", ")", ";", "Reg", "!=", "EReg", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "else", "{", "for", "(", "RegIter", "Reg", "=", "<STR_LIT>", ".", "begin", "(", ")", ",", "EReg", "=", "<STR_LIT>", ".", "end", "(", ")", ";", "Reg", "!=", "EReg", ";", "++", "Reg", ")", "Reserved", ".", "set", "(", "*", "Reg", ")", ";", "}", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "hasFP", "(", "MF", ")", ")", "{", "if", "(", "Subtarget", ".", "in<ISA_LIT>16Mode", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "else", "{", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsRegisterInfo6", "Func": "getReservedRegs", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19841, "Length": 234, "Cover_Rate": 0.5611510791366906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "OneSubAC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "OneSubA", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "OneSubAC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)", "Func": "LowerIntrinsicLRP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19842, "Length": 63, "Cover_Rate": 0.4701492537313433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "BT", "=", "BRIG_TYPE_U32", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "BT", "=", "BRIG_TYPE_U64", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "BT", "=", "BRIG_TYPE_B1", ";", "break", ";", "}", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "}", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Define", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "BT", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MMO", "->", "getAlignment", "(", ")", ")", ".", "addImm", "(", "BRIG_WIDTH_1", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "HSAILInstrInfo", "Func": "loadRegFromStackSlot", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19843, "Length": 208, "Cover_Rate": 0.6775244299674267, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_store1_ps", "(", "__P", ",", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_store_ps1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19844, "Length": 8, "Cover_Rate": 0.38095238095238093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_mve_vstrbq_scatter_offset_uv4si", "(", "(", "__builtin_neon_qi", "*", ")", "__base", ",", "__offset", ",", "__value", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vstrbq_scatter_offset_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19845, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", ")", "{", "if", "(", "Op1", "->", "hasOneUse", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "APInt", "XorC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "~", "XorC", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "NewXor", ",", "DAG", ".", "getConstant", "(", "C", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)8", "Func": "combineSub", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19846, "Length": 171, "Cover_Rate": 0.4584450402144772, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "return", "DAG", ".", "getLoad", "(", "LD", "->", "getMemoryVT", "(", ")", ",", "N", "->", "getDebugLoc", "(", ")", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getSrcValue", "(", ")", ",", "LD", "->", "getSrcValueOffset", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering54", "Func": "SkipExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19847, "Length": 73, "Cover_Rate": 0.6293103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>AsmPrinter", "(", ")", "{"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>Target", "(", ")", ")", ";"], "File": "RV16KAsmPrinter", "Func": "LLVMInitializeRV16KAsmPrinter", "Target": "RV16K", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19848, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "EnableOverflow", ";"], "ground_truth": ["}"], "File": "Cpu0Subtarget", "Func": "enableOverflow", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19849, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", ")", "{", "auto", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")", ";", "if", "(", "TLI", "->", "isOperationLegalOrCustom", "(", "<STR_LIT>", ",", "VT", ")", ")", "{", "int", "MulCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Mul", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "AddCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "int", "ShrCost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "MulCost", "*", "<NUM_LIT>", "+", "AddCost", "*", "<NUM_LIT>", "+", "ShrCost", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "}", "}", "Cost", "+=", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "InsertElement", ",", "Ty", ",", "CostKind", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "Cost", "+=", "Cost", ";", "}"], "ground_truth": ["return", "Cost", ";"], "File": "AArch64TargetTransformInfo23", "Func": "getArithmeticInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19850, "Length": 208, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "debug_rtx", "(", "x", ")", ";", "if", "(", "reg_class_subset_p", "(", "rclass", ",", "CR_REGS", ")", ")", "rv", "=", "mep_secondary_copro_reload_class", "(", "rclass", ",", "x", ")", ";"], "ground_truth": ["else", "if", "(", "MEP_NONGENERAL_CLASS", "(", "rclass", ")", "&&", "(", "mep_nonregister", "(", "x", ")", "||", "mep_nongeneral_reg", "(", "x", ")", ")", ")", "rv", "=", "GENERAL_REGS", ";"], "File": "mep", "Func": "mep_secondary_input_reload_class", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19851, "Length": 47, "Cover_Rate": 0.44761904761904764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Value", "*", "Ptr", "=", "MemNode", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Argument", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";"], "File": "SIISelLowering101", "Func": "isMemOpUniform", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19852, "Length": 55, "Cover_Rate": 0.5288461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "Args", ".", "size", "(", ")", "!=", "<NUM_LIT>", "||", "(", "!", "isa", "<", "SExtInst", ">", "(", "Args", "[", "<NUM_LIT>", "]", ")", "&&", "!", "isa", "<", "ZExtInst", ">", "(", "Args", "[", "<NUM_LIT>", "]", ")", ")", "||", "!", "Args", "[", "<NUM_LIT>", "]", "->", "hasOneUse", "(", ")", ")", "return", "false", ";", "auto", "*", "Extend", "=", "cast", "<", "CastInst", ">", "(", "Args", "[", "<NUM_LIT>", "]", ")", ";", "auto", "DstTyL", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DstTy", ")", ";", "unsigned", "DstElTySize", "=", "DstTyL", ".", "second", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "!", "DstTyL", ".", "second", ".", "isVector", "(", ")", "||", "DstElTySize", "!=", "DstTy", "->", "getScalarSizeInBits", "(", ")", ")", "return", "false", ";"], "ground_truth": ["auto", "*", "SrcTy", "=", "toVectorTy", "(", "Extend", "->", "getSrcTy", "(", ")", ")", ";"], "File": "AArch64TargetTransformInfo", "Func": "isWideningInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19853, "Length": 123, "Cover_Rate": 0.3954983922829582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "FrameSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "MachineOperand", "&", "Off", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "NewOff", "=", "Off", ".", "getImm", "(", ")", "-", "(", "FrameSize", "+", "HEXAGON_LRFP_SIZE", ")", ";"], "ground_truth": ["if", "(", "HII", "->", "isValidOffset", "(", "Opc", ",", "NewOff", ")", ")", "{"], "File": "HexagonVLIWPacketizer10", "Func": "useCallersSP", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19854, "Length": 64, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovusqd128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v4si", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_cvtusepi64_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19855, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Ins", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{"], "ground_truth": ["return", "Chain", ";"], "File": "Z80ISelLowering1", "Func": "LowerFormalArguments", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19856, "Length": 45, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "PrevI", "->", "isDebugInstr", "(", ")", "&&", "PrevI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "PrevI", ";", "MachineInstr", "&", "PrevMI", "=", "*", "PrevI", ";", "unsigned", "Opcode", "=", "PrevMI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "MachineOperand", "&", "MO", "=", "PrevMI", ".", "getOperand", "(", "PrevMI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "MO", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "(", "isThumb2", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "assert", "(", "(", "(", "isThumb2", "&&", "Opcode", "==", "<STR_LIT>", ")", "||", "Opcode", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "PrevMI", ".", "setDesc", "(", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "MO", ".", "setReg", "(", "<STR_LIT>", ")", ";", "PrevMI", ".", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MBBI", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MBB", ".", "getParent", "(", ")", "->", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", ".", "isCalleeSavedInfoValid", "(", ")", "&&", "<STR_LIT>", ")", ";", "for", "(", "CalleeSavedInfo", "&", "Info", ":", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", "{", "if", "(", "Info", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Info", ".", "setRestored", "(", "false", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeReturnIntoLDM", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19857, "Length": 223, "Cover_Rate": 0.6194444444444445, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "V2", "=", "<STR_LIT>", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO0", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "<NUM_LIT>", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineSoImmOpValue", "(", "<STR_LIT>", "(", "V1", ")", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "Binary", "=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";"], "ground_truth": ["Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter7", "Func": "emitMOVi2piecesInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19858, "Length": 81, "Cover_Rate": 0.3894230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "x", "=", "<NUM_LIT>", ";", "bool", "retval", "=", "llvm", "::", "findOneNVVMAnnotation", "(", "&", "F", ",", "llvm", "::", "PropertyAnnotationNames", "[", "llvm", "::", "PROPERTY_ISKERNEL_FUNCTION", "]", ",", "x", ")", ";", "if", "(", "!", "retval", ")", "{", "return", "F", ".", "getCallingConv", "(", ")", "==", "llvm", "::", "CallingConv", "::", "PTX_Kernel", ";", "}", "return", "(", "x", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "NVPTXUtilities", "Func": "isKernelFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19859, "Length": 55, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "MachineBasicBlock", "*", "NewIsland", "=", "MF", "->", "CreateMachineBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "water_iterator", "IP", ";", "if", "(", "findAvailableWater", "(", "U", ",", "UserOffset", ",", "IP", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "*", "IP", ";", "if", "(", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ")", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "NewMBB", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "createNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", "->", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "updateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "CPEMI", "->", "getDesc", "(", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addOperand", "(", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "<NUM_LIT>", ")", ")", ";", "++", "NumCPEs", ";", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", ";", "NewIsland", "->", "setAlignment", "(", "getCPELogAlign", "(", "U", ".", "CPEMI", ")", ")", ";", "BBInfo", "[", "NewIsland", "->", "getNumber", "(", ")", "]", ".", "Size", "+=", "Size", ";", "adjustBBOffsetsAfter", "(", "std", "::", "prev", "(", "MachineFunction", "::", "iterator", "(", "NewIsland", ")", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "UserMI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "UserMI", "->", "getOperand", "(", "i", ")", ".", "isCPI", "(", ")", ")", "{"], "File": "ARMConstantIslandPass60", "Func": "handleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19860, "Length": 358, "Cover_Rate": 0.7291242362525459, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TrueVal", "-", "<NUM_LIT>", "==", "FalseVal", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "CondV", ",", "FalseV", ")", ";", "if", "(", "TrueVal", "+", "<NUM_LIT>", "==", "FalseVal", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "FalseV", ",", "CondV", ")", ";", "}", "translateSetCCForBranch", "(", "DL", ",", "LHS", ",", "RHS", ",", "CCVal", ",", "DAG", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getCondCode", "(", "CCVal", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LHS", ",", "RHS", ",", "TargetCC", ",", "TrueV", ",", "FalseV", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", ".", "getValueType", "(", ")", ",", "Ops", ")", ";", "}", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "SetNE", "=", "DAG", ".", "getCondCode", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "CondV", ",", "Zero", ",", "SetNE", ",", "TrueV", ",", "FalseV", "}", ";"], "File": "RISCVISelLowering1", "Func": "lowerSELECT", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19861, "Length": 157, "Cover_Rate": 0.33763440860215055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MBBVector", "::", "const_iterator", "iterBlk", "=", "OrderedBlks", ".", "begin", "(", ")", ",", "iterBlkEnd", "=", "OrderedBlks", ".", "end", "(", ")", ";", "iterBlk", "!=", "iterBlkEnd", ";", "++", "iterBlk", ",", "++", "i", ")", "{"], "ground_truth": ["dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "*", "iterBlk", ")", "->", "getNumber", "(", ")", ";"], "File": "AMDILCFGStructurizer1", "Func": "printOrderedBlocks", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19862, "Length": 47, "Cover_Rate": 0.41228070175438597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";", "}", "if", "(", "N", "->", "getMemoryVT", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getTruncStore", "(", "N", "->", "getChain", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "N", "->", "getVal", "(", ")", ",", "N", "->", "getBasePtr", "(", ")", ",", "N", "->", "getPointerInfo", "(", ")", ",", "<STR_LIT>", ",", "N", "->", "isVolatile", "(", ")", ",", "N", "->", "isNonTemporal", "(", ")", ",", "N", "->", "getAlignment", "(", ")", ",", "N", "->", "getAAInfo", "(", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "XCoreISelLowering48", "Func": "LowerATOMIC_STORE", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19863, "Length": 138, "Cover_Rate": 0.4194528875379939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{"], "ground_truth": ["default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "XNCMMCInstLower", "Func": "GetBlockAddressSymbol", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19864, "Length": 16, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "pass_handle_trap_shadows", "(", "ctxt", ")", ";"], "ground_truth": ["}"], "File": "alpha", "Func": "make_pass_handle_trap_shadows", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19865, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDValue", "Copy", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Src", ")", ",", "<NUM_LIT>", ")", ";", "return", "Op", ".", "getNode", "(", ")", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "?", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "Copy", ")", ":", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "Copy", ",", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "?", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ":", "SDValue", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "TVMISelLowering", "Func": "LowerCopyToReg", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19866, "Length": 87, "Cover_Rate": 0.5117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "BPFInstrInfo12", "Func": "loadRegFromStackSlot", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19867, "Length": 74, "Cover_Rate": 0.5481481481481482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveModuleOddSPReg", "(", "bool", "Enabled", ",", "bool", "IsO32ABI", ")", "{", "<ISA_LIT>TargetStreamer", "::", "emitDirectiveModuleOddSPReg", "(", "Enabled", ",", "IsO32ABI", ")", ";", "ABIFlagsSection", ".", "OddSPReg", "=", "Enabled", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer11", "Func": "emitDirectiveModuleOddSPReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19868, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "EHPad", "&&", "EHPad", "!=", "MBB", ")", "return", "nullptr", ";", "EHPad", "=", "MBB", ";", "continue", ";", "}", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["WL", ".", "append", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";"], "File": "WebAssemblyLateEHPrepare24", "Func": "GetMatchingEHPad", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19869, "Length": 49, "Cover_Rate": 0.30625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86FlagsCopyLowering", "Func": "getPassName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19870, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_abs_epi64", "(", "__m128i", "__A", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_pabsq128_mask", "(", "(", "__v2di", ")", "__A", ",", "(", "__v2di", ")", "_mm_setzero_di", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm_abs_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19871, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Bodds", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "B", ",", "B", ",", "UnpackMask", ")", ";", "SDValue", "Evens", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "A", ")", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "B", ")", ")", ";", "SDValue", "Odds", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Aodds", ")", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Bodds", ")", ")", ";", "Evens", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Evens", ")", ";", "Odds", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Odds", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Evens", ",", "Odds", ",", "ShufMask", ")", ";", "}", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "!", "Subtarget", ".", "hasDQI", "(", ")", "&&", "<STR_LIT>", ")", ";", "KnownBits", "AKnown", "=", "DAG", ".", "computeKnownBits", "(", "A", ")", ";", "KnownBits", "BKnown", "=", "DAG", ".", "computeKnownBits", "(", "B", ")", ";", "APInt", "LowerBitsMask", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "ALoIsZero", "=", "LowerBitsMask", ".", "isSubsetOf", "(", "AKnown", ".", "Zero", ")", ";", "bool", "BLoIsZero", "=", "LowerBitsMask", ".", "isSubsetOf", "(", "BKnown", ".", "Zero", ")", ";", "APInt", "UpperBitsMask", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "AHiIsZero", "=", "UpperBitsMask", ".", "isSubsetOf", "(", "AKnown", ".", "Zero", ")", ";", "bool", "BHiIsZero", "=", "UpperBitsMask", ".", "isSubsetOf", "(", "BKnown", ".", "Zero", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "AloBlo", "=", "Zero", ";", "if", "(", "!", "ALoIsZero", "&&", "!", "BLoIsZero", ")", "AloBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "B", ")", ";", "SDValue", "AloBhi", "=", "Zero", ";", "if", "(", "!", "ALoIsZero", "&&", "!", "BHiIsZero", ")", "{", "SDValue", "Bhi", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "B", ",", "<NUM_LIT>", ",", "DAG", ")", ";", "AloBhi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "Bhi", ")", ";", "}", "SDValue", "AhiBlo", "=", "Zero", ";", "if", "(", "!", "AHiIsZero", "&&", "!", "BLoIsZero", ")", "{", "SDValue", "Ahi", "=", "getTargetVShiftByConstNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "A", ",", "<NUM_LIT>", ",", "DAG", ")", ";"], "ground_truth": ["AhiBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Ahi", ",", "B", ")", ";"], "File": "X86ISelLowering100", "Func": "LowerMUL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19872, "Length": 404, "Cover_Rate": 0.3610366398570152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "E", "=", "I", "->", "getParent", "(", ")", "->", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "MachineInstr", "*", "FirstMI", "=", "I", ";", "++", "MBBI", ";", "unsigned", "Opc", "=", "FirstMI", "->", "getOpcode", "(", ")", ";", "bool", "MayLoad", "=", "FirstMI", "->", "mayLoad", "(", ")", ";", "bool", "IsUnscaled", "=", "isUnscaledLdst", "(", "Opc", ")", ";", "unsigned", "Reg", "=", "FirstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "FirstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "FirstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "FirstMI", "->", "modifiesRegister", "(", "BaseReg", ",", "TRI", ")", ")", "return", "E", ";", "int", "OffsetStride", "=", "IsUnscaled", "&&", "Enable<ISA_LIT>UnscaledMemOp", "?", "getMemSize", "(", "FirstMI", ")", ":", "<NUM_LIT>", ";", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "Offset", ",", "OffsetStride", ")", ")", "return", "E", ";", "BitVector", "ModifiedRegs", ",", "UsedRegs", ";", "ModifiedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "UsedRegs", ".", "resize", "(", "TRI", "->", "getNumRegs", "(", ")", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "MemInsns", ";", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "E", "&&", "Count", "<", "Limit", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "++", "Count", ";", "bool", "CanMergeOpc", "=", "Opc", "==", "MI", "->", "getOpcode", "(", ")", ";", "SExtIdx", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "CanMergeOpc", ")", "{", "bool", "IsValidLdStrOpc", ";", "unsigned", "NonSExtOpc", "=", "getMatchingNonSExtOpcode", "(", "Opc", ",", "&", "IsValidLdStrOpc", ")", ";", "if", "(", "!", "IsValidLdStrOpc", ")", "continue", ";", "SExtIdx", "=", "NonSExtOpc", "==", "(", "unsigned", ")", "Opc", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "CanMergeOpc", "=", "NonSExtOpc", "==", "getMatchingNonSExtOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "}", "if", "(", "CanMergeOpc", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "unsigned", "MIBaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int", "MIOffset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "BaseReg", "==", "MIBaseReg", "&&", "(", "(", "Offset", "==", "MIOffset", "+", "OffsetStride", ")", "||", "(", "Offset", "+", "OffsetStride", "==", "MIOffset", ")", ")", ")", "{", "int", "MinOffset", "=", "Offset", "<", "MIOffset", "?", "Offset", ":", "MIOffset", ";", "if", "(", "MI", "->", "hasOrderedMemoryRef", "(", ")", "||", "TII", "->", "isLdStPairSuppressed", "(", "MI", ")", ")", "return", "E", ";", "bool", "MIIsUnscaled", "=", "isUnscaledLdst", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "!", "inBoundsForPair", "(", "MIIsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "MemInsns", ".", "push_back", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "IsUnscaled", "&&", "Enable<ISA_LIT>UnscaledMemOp", "&&", "(", "alignTo", "(", "MinOffset", ",", "OffsetStride", ")", "!=", "MinOffset", ")", ")", "{", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";"], "ground_truth": ["if", "(", "MI", "->", "mayLoadOrStore", "(", ")", ")", "MemInsns", ".", "push_back", "(", "MI", ")", ";"], "File": "AArch64LoadStoreOptimizer40", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19873, "Length": 482, "Cover_Rate": 0.6769662921348315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verifyInstructionPredicates", "(", "MI", ",", "computeAvailableFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MCFixupKind", "Fixup", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getExpr", "(", ")", ",", "Fixup", ")", ")", ";", "return", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["return", ";"], "File": "AArch64MCCodeEmitter16", "Func": "encodeInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19874, "Length": 110, "Cover_Rate": 0.7189542483660131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vandq_m_s16", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vandq_m_sv8hi", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vandq_m_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19875, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_mpyhha", "(", "qword", "a", ",", "qword", "b", ",", "qword", "c", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_add", "(", "vec_mule", "(", "(", "vec_short8", ")", "(", "a", ")", ",", "(", "vec_short8", ")", "(", "b", ")", ")", ",", "(", "vec_int4", ")", "(", "c", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_mpyhha", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19876, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "getCmpLibcallReturnType", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "MCS51ISelLowering", "Func": "getCmpLibcallReturnType", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19877, "Length": 10, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "for", "(", "auto", "&", "I", ":", "<ISA_LIT>MCInstrInfo", "::", "bundleInstructions", "(", "MI", ")", ")", "{", "MCInst", "&", "BMI", "=", "const_cast", "<", "MCInst", "&", ">", "(", "*", "I", ".", "getInst", "(", ")", ")", ";", "if", "(", "isJmpMCInst", "(", "BMI", ",", "Label", ")", ")", "{", "return", "true", ";", "}", "}", "return", "false", ";", "}", "else", "{", "bool", "IsJmp", "=", "false", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "IsJmp", "=", "true", ";", "break", ";", "default", ":", "return", "false", ";", "}", "if", "(", "IsJmp", ")", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "ValueOperand", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ValueOperand", ".", "isExpr", "(", ")", ")", "{", "Label", "=", "MCOperandToString", "(", "ValueOperand", ")", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "TPCAsmInstCompress", "Func": "isJmpMCInst", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19878, "Length": 153, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_pmovusqw256_mask", "(", "(", "__v4di", ")", "__A", ",", "(", "__v8hi", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mask_cvtusepi64_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19879, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitTextAttribute", "(", "unsigned", "Attribute", ",", "StringRef", "String", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)", "Func": "emitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19880, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "FunctionPass", "*", "createBasicSGPRRegisterAllocator", "(", ")", "{", "return", "createBasicRegisterAllocator", "(", "onlyAllocateSGPRs", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "createBasicSGPRRegisterAllocator", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19881, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Size", ";", "++", "i", ")", "{", "unsigned", "Shift", "=", "IsLittleEndian", "?", "i", "*", "<NUM_LIT>", ":", "(", "Size", "-", "<NUM_LIT>", "-", "i", ")", "*", "<NUM_LIT>", ";", "EmitByte", "(", "(", "Val", ">>", "Shift", ")", "&", "<NUM_LIT>", ",", "OS", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "MipsMCCodeEmitter (2)", "Func": "EmitInstruction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19882, "Length": 53, "Cover_Rate": 0.4690265486725664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>ISelDag", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "return", "new", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OptLevel", ")", ";"], "ground_truth": ["}"], "File": "TL45ISelDAGToDAG", "Func": "createTL45ISelDag", "Target": "TL45", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19883, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "temp", "=", "expand_binop", "(", "Pmode", ",", "and_optab", ",", "str_addr_base_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "temp", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "gcc_assert", "(", "REG_P", "(", "temp", ")", ")", ";", "highest_index_to_load_reg", "=", "expand_binop", "(", "Pmode", ",", "sub_optab", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "temp", ",", "highest_index_to_load_reg", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "gcc_assert", "(", "REG_P", "(", "highest_index_to_load_reg", ")", ")", ";", "emit_insn", "(", "gen_vllv16qi", "(", "str_reg", ",", "convert_to_mode", "(", "SImode", ",", "highest_index_to_load_reg", ",", "<NUM_LIT>", ")", ",", "gen_rtx_MEM", "(", "BLKmode", ",", "str_addr_base_reg", ")", ")", ")", ";", "into_loop_label", "=", "gen_label_rtx", "(", ")", ";", "s390_emit_jump", "(", "into_loop_label", ",", "NULL_RTX", ")", ";", "emit_barrier", "(", ")", ";", "}", "emit_label", "(", "is_aligned_label", ")", ";", "LABEL_NUSES", "(", "is_aligned_label", ")", "=", "INTVAL", "(", "alignment", ")", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "emit_move_insn", "(", "highest_index_to_load_reg", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_label", "(", "loop_start_label", ")", ";", "LABEL_NUSES", "(", "loop_start_label", ")", "=", "<NUM_LIT>", ";", "mem", "=", "gen_rtx_MEM", "(", "V16QImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "str_idx_reg", ",", "str_addr_base_reg", ")", ")", ";", "set_mem_align", "(", "mem", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "str_reg", ",", "mem", ")", ";"], "ground_truth": ["if", "(", "into_loop_label", "!=", "NULL_RTX", ")", "{"], "File": "s390", "Func": "s390_expand_vec_strlen", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19884, "Length": 189, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", ":", "MCInstrAnalysis", "(", "Info", ")", "{"], "ground_truth": ["}"], "File": "RISCVMCTargetDesc1", "Func": "RISCVMCInstrAnalysis", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19885, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pmulhrw", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_pmulhrw", "(", "(", "__v4hi", ")", "__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "mm3dnow", "Func": "_m_pmulhrw", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19886, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminatePhis", "(", "SuccB", ")", ";", "HII", "->", "removeBranch", "(", "*", "PredB", ")", ";", "PredB", "->", "removeSuccessor", "(", "SuccB", ")", ";"], "ground_truth": ["PredB", "->", "splice", "(", "PredB", "->", "end", "(", ")", ",", "SuccB", ",", "SuccB", "->", "begin", "(", ")", ",", "SuccB", "->", "end", "(", ")", ")", ";"], "File": "HexagonEarlyIfConv15", "Func": "mergeBlocks", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19887, "Length": 45, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "create<ISA_LIT>PostLegalizeCombiner", "(", "bool", "IsOptNone", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>PostLegalizerCombiner", "(", "IsOptNone", ")", ";"], "File": "AMDGPUPostLegalizerCombiner", "Func": "createAMDGPUPostLegalizeCombiner", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19888, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "def_set", "&&", "REG_P", "(", "SET_DEST", "(", "def_set", ")", ")", "&&", "!", "HARD_REGISTER_P", "(", "SET_DEST", "(", "def_set", ")", ")", ")", "bitmap_set_bit", "(", "defs", ",", "REGNO", "(", "SET_DEST", "(", "def_set", ")", ")", ")", ";", "df_ref", "ref", ";", "for", "(", "ref", "=", "DF_INSN_UID_DEFS", "(", "insn_uid", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_LOC", "(", "ref", ")", ")", "if", "(", "!", "HARD_REGISTER_P", "(", "DF_REF_REG", "(", "ref", ")", ")", ")", "if", "(", "!", "analyze_register_chain", "(", "candidates", ",", "ref", ",", "disallowed", ")", ")", "return", "false", ";", "if", "(", "def_set", "&&", "GET_CODE", "(", "SET_SRC", "(", "def_set", ")", ")", "==", "VEC_SELECT", ")", "return", "true", ";", "for", "(", "ref", "=", "DF_INSN_UID_USES", "(", "insn_uid", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_LOC", "(", "ref", ")", ")", "if", "(", "!", "DF_REF_REG_MEM_P", "(", "ref", ")", ")", "if", "(", "!", "analyze_register_chain", "(", "candidates", ",", "ref", ",", "disallowed", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "i386-features1", "Func": "add_insn", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19889, "Length": 150, "Cover_Rate": 0.7281553398058253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "decc$to_vms", "(", "filespec", ",", "translate_unix", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "strcpy", "(", "new_host_filespec", ",", "filename_buff", ")", ";", "return", "new_host_filespec", ";", "}"], "ground_truth": ["return", "filespec", ";"], "File": "vms-ar", "Func": "to_host_file_spec", "Target": "vms", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 19890, "Length": 25, "Cover_Rate": 0.390625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Symbol", "=", "Mang", "->", "getSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "Symbol", "=", "AsmPrinter", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "Symbol", "=", "AsmPrinter", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "HasOffset", "=", "false", ";", "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "Symbol", "=", "AsmPrinter", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "Symbol", "=", "AsmPrinter", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Symbol", ",", "Kind", ",", "Ctx", ")", ";"], "ground_truth": ["if", "(", "HasOffset", ")", "if", "(", "int64_t", "Offset", "=", "MO", ".", "getOffset", "(", ")", ")", "{"], "File": "SystemZMCInstLower14", "Func": "getExpr", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19891, "Length": 139, "Cover_Rate": 0.5864978902953587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss6_0Ext", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "iss6_0Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19892, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "detectZextAbsDiff", "(", "const", "SDValue", "&", "Abs", ",", "SDValue", "&", "Op0", ",", "SDValue", "&", "Op1", ")", "{", "SDValue", "AbsOp1", "=", "Abs", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AbsOp1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Op0", "=", "AbsOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Op1", "=", "AbsOp1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering (2)5", "Func": "detectZextAbsDiff", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19893, "Length": 117, "Cover_Rate": 0.9140625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "contains", "(", "Src", ")", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "(", "unsigned", ")", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "<STR_LIT>", ".", "contains", "(", "Src", ")", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "(", "unsigned", ")", "<STR_LIT>", ")", ";"], "File": "MipsSEFrameLowering (2)1", "Func": "getMFHiLoOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19894, "Length": 50, "Cover_Rate": 0.42016806722689076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AsmToken", "::", "Real", ":", "{", "int64_t", "IntVal", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "IntVal", ")", ")", "return", "MatchOperand_ParseFail", ";", "APFloat", "F", "(", "BitsToDouble", "(", "IntVal", ")", ")", ";", "if", "(", "Minus", ")", "F", ".", "changeSign", "(", ")", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateImm", "(", "this", ",", "F", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "S", ",", "<ISA_LIT>Operand", "::", "ImmTyNone", ",", "true", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "default", ":", "return", "Minus", "?", "MatchOperand_ParseFail", ":", "MatchOperand_NoMatch", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser27", "Func": "parseImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19895, "Length": 87, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabsq_x_s16", "(", "int16x8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vabsq_m_sv8hi", "(", "__arm_vuninitializedq_s16", "(", ")", ",", "__a", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vabsq_x_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19896, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "Mips16InstrInfo (2)", "Func": "loadRegFromStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19897, "Length": 52, "Cover_Rate": 0.3939393939393939, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "__builtin_neon_vreinterpretdiv4hi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_s64_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19898, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "int", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtss_si32", "(", "__m128", "__A", ")", "{", "__m64", "res", "=", "<NUM_LIT>", ";", "__m128", "vtmp", ";", "__asm__", "(", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ",", "<STR_LIT>", "(", "vtmp", ")", ":", "<STR_LIT>", "(", "__A", ")", ":", ")", ";", "res", "=", "__builtin_rint", "(", "__A", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["return", "(", "res", ")", ";"], "File": "xmmintrin4", "Func": "_mm_cvtss_si32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19899, "Length": 66, "Cover_Rate": 0.9850746268656716, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "HImode", ":", "return", "<STR_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "ZERO_P", "(", "src", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "FPR_P", "(", "dest_regno", ")", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "int", "src_regno", "=", "REGNO", "(", "src", ")", ";", "if", "(", "GPR_P", "(", "src_regno", ")", ")", "return", "<STR_LIT>", ";", "else", "if", "(", "FPR_P", "(", "src_regno", ")", ")", "{", "if", "(", "TARGET_HARD_FLOAT", ")", "return", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "{", "if", "(", "mode", "==", "SImode", "||", "mode", "==", "SFmode", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "ZERO_P", "(", "src", ")", ")", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "int", "src_regno", "=", "REGNO", "(", "src", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "GPR_P", "(", "src_regno", ")", ")", "{", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "QImode", ":", "return", "<STR_LIT>", ";", "case", "HImode", ":", "return", "<STR_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "FPR_P", "(", "src_regno", ")", "&&", "(", "mode", "==", "SImode", "||", "mode", "==", "SFmode", ")", ")", "return", "<STR_LIT>", ";", "}", "else", "if", "(", "ZERO_P", "(", "src", ")", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "QImode", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "frv3", "Func": "output_condmove_single", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19900, "Length": 257, "Cover_Rate": 0.6177884615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SystemZLDCleanup11", "Func": "getPassName", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19901, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformADCCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "<ISA_LIT>TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "if", "(", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "{", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";"], "ground_truth": ["EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering114", "Func": "PerformADCCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19902, "Length": 72, "Cover_Rate": 0.4235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "(", "*", "gen_round", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "gen_copysign", "=", "gen_copysignsf3", ";", "gen_round", "=", "gen_sse4_1_roundsf2", ";", "break", ";", "case", "DFmode", ":", "gen_copysign", "=", "gen_copysigndf3", ";", "gen_round", "=", "gen_sse4_1_rounddf2", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "fmt", "=", "REAL_MODE_FORMAT", "(", "mode", ")", ";", "real_2expN", "(", "&", "half_minus_pred_half", ",", "-", "(", "fmt", "->", "p", ")", "-", "<NUM_LIT>", ",", "mode", ")", ";"], "ground_truth": ["REAL_ARITHMETIC", "(", "pred_half", ",", "MINUS_EXPR", ",", "dconsthalf", ",", "half_minus_pred_half", ")", ";"], "File": "i3864", "Func": "ix86_expand_round_sse4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19903, "Length": 86, "Cover_Rate": 0.40186915887850466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "SparcTargetMachine12", "Func": "getSubtargetImpl", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19904, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Z80TargetStreamer", "::", "finish", "(", ")", "{"], "ground_truth": ["}"], "File": "GBZ80TargetStreamer", "Func": "finish", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19905, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "encodeExpcnt", "(", "const", "IsaVersion", "&", "Version", ",", "unsigned", "Waitcnt", ",", "unsigned", "Expcnt", ")", "{", "return", "packBits", "(", "Expcnt", ",", "Waitcnt", ",", "getExpcntBitShift", "(", "Version", ".", "Major", ")", ",", "getExpcntBitWidth", "(", "Version", ".", "Major", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo37", "Func": "encodeExpcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19906, "Length": 38, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumGPRs", ";", "if", "(", "CCInfo", ".", "isFirstByValRegValid", "(", ")", ")", "NumGPRs", "=", "<STR_LIT>", "-", "CCInfo", ".", "getFirstByValReg", "(", ")", ";", "else", "{", "unsigned", "int", "firstUnalloced", ";", "firstUnalloced", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ",", "sizeof", "(", "GPRArgRegs", ")", "/", "sizeof", "(", "GPRArgRegs", "[", "<NUM_LIT>", "]", ")", ")", ";", "NumGPRs", "=", "(", "firstUnalloced", "<=", "<NUM_LIT>", ")", "?", "(", "<NUM_LIT>", "-", "firstUnalloced", ")", ":", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", "->", "getStackAlignment", "(", ")", ";", "VARegSize", "=", "NumGPRs", "*", "<NUM_LIT>", ";", "VARegSaveSize", "=", "(", "VARegSize", "+", "Align", "-", "<NUM_LIT>", ")", "&", "~", "(", "Align", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering107", "Func": "computeRegArea", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19907, "Length": 107, "Cover_Rate": 0.8106060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ",", "target", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "arg2", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "tmode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ";", "mode1", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "tmode", ")", ")", ";", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "tmode", ",", "EXPAND_NORMAL", ")", ";", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "mode1", ",", "EXPAND_NORMAL", ")", ";", "elt", "=", "get_element_number", "(", "TREE_TYPE", "(", "arg0", ")", ",", "arg2", ")", ";", "if", "(", "GET_MODE", "(", "op1", ")", "!=", "mode1", "&&", "GET_MODE", "(", "op1", ")", "!=", "VOIDmode", ")", "op1", "=", "convert_modes", "(", "mode1", ",", "GET_MODE", "(", "op1", ")", ",", "op1", ",", "true", ")", ";", "op0", "=", "force_reg", "(", "tmode", ",", "op0", ")", ";", "op1", "=", "force_reg", "(", "mode1", ",", "op1", ")", ";", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "emit_move_insn", "(", "target", ",", "op0", ")", ";", "ix86_expand_vector_set", "(", "true", ",", "target", ",", "op1", ",", "elt", ")", ";", "return", "target", ";"], "ground_truth": ["}"], "File": "i386-expand", "Func": "ix86_expand_vec_set_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19908, "Length": 197, "Cover_Rate": 0.9609756097560975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", "FIRST_FPR_REGNO", "+", "<NUM_LIT>", ";", "if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", "FIRST_ALTIVEC_REGNO", "+", "<NUM_LIT>", ";", "if", "(", "regno", "==", "LR_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "CTR_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "regno", "==", "CA_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "format", "==", "<NUM_LIT>", "&&", "regno", "==", "CR2_REGNO", ")", "return", "<NUM_LIT>", ";", "if", "(", "CR_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", "CR0_REGNO", "+", "<NUM_LIT>", ";", "if", "(", "regno", "==", "VRSAVE_REGNO", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "regno", "==", "VSCR_REGNO", ")", "return", "<NUM_LIT>", ";"], "File": "rs60001", "Func": "rs6000_debugger_regno", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19909, "Length": 100, "Cover_Rate": 0.33444816053511706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_shuffle_ps", "(", "__m128", "__A", ",", "__m128", "__B", ",", "int", "const", "__mask", ")", "{", "unsigned", "long", "__element_selector_10", "=", "__mask", "&", "<NUM_LIT>", ";", "unsigned", "long", "__element_selector_32", "=", "(", "__mask", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "long", "__element_selector_54", "=", "(", "__mask", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "File": "xmmintrin2", "Func": "_mm_shuffle_ps", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19910, "Length": 58, "Cover_Rate": 0.3473053892215569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Str", "==", "<STR_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Str", "==", "<STR_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "<NUM_LIT>", ")", "errorExpTgt", "(", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "(", "Val", "==", "<NUM_LIT>", "&&", "!", "isGFX10", "(", ")", ")", ")", "errorExpTgt", "(", ")", ";", "Val", "+=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "isGFX10", "(", ")", "&&", "Str", "==", "<STR_LIT>", ")", "{", "Val", "=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";", "if", "(", "Val", ">=", "<NUM_LIT>", ")", "errorExpTgt", "(", ")", ";", "Val", "+=", "<NUM_LIT>", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Str", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "Str", "=", "Str", ".", "drop_front", "(", "<NUM_LIT>", ")", ";", "if", "(", "Str", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Val", ")", ")", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["errorExpTgt", "(", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseExpTgtImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19911, "Length": 246, "Cover_Rate": 0.9213483146067416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CC", "=", "DAG", ".", "getCondCode", "(", "SwapInvCC", ")", ";", "}", "}", "}", "if", "(", "isHWTrueValue", "(", "True", ")", "&&", "isHWFalseValue", "(", "False", ")", "&&", "(", "CompareVT", "==", "VT", "||", "VT", "==", "<STR_LIT>", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "RHS", ",", "True", ",", "False", ",", "CC", ")", ";", "}", "if", "(", "isZero", "(", "LHS", ")", ")", "{", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "<STR_LIT>", "CCSwapped", "=", "<STR_LIT>", "(", "CCOpcode", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "else", "{", "<STR_LIT>", "CCInv", "=", "<STR_LIT>", "(", "CCOpcode", ",", "CompareVT", ".", "isInteger", "(", ")", ")", ";", "CCSwapped", "=", "<STR_LIT>", "(", "CCInv", ")", ";", "if", "(", "isCondCodeLegal", "(", "CCSwapped", ",", "CompareVT", ".", "getSimpleVT", "(", ")", ")", ")", "{", "std", "::", "swap", "(", "True", ",", "False", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "CC", "=", "DAG", ".", "getCondCode", "(", "CCSwapped", ")", ";", "}", "}", "}", "if", "(", "isZero", "(", "RHS", ")", ")", "{", "SDValue", "Cond", "=", "LHS", ";", "SDValue", "Zero", "=", "RHS", ";", "<STR_LIT>", "CCOpcode", "=", "cast", "<", "CondCodeSDNode", ">", "(", "CC", ")", "->", "get", "(", ")", ";", "if", "(", "CompareVT", "!=", "VT", ")", "{", "True", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "True", ")", ";", "False", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "False", ")", ";", "}", "switch", "(", "CCOpcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "CCOpcode", "=", "<STR_LIT>", "(", "CCOpcode", ",", "CompareVT", "==", "<STR_LIT>", ")", ";", "Temp", "=", "True", ";", "True", "=", "False", ";", "False", "=", "Temp", ";", "break", ";", "default", ":", "break", ";", "}", "SDValue", "SelectNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "CompareVT", ",", "Cond", ",", "Zero", ",", "True", ",", "False", ",", "DAG", ".", "getCondCode", "(", "CCOpcode", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SelectNode", ")", ";", "}", "SDValue", "MinMax", "=", "LowerMinMax", "(", "Op", ",", "DAG", ")", ";", "if", "(", "MinMax", ".", "getNode", "(", ")", ")", "{", "return", "MinMax", ";", "}", "SDValue", "HWTrue", ",", "HWFalse", ";"], "ground_truth": ["if", "(", "CompareVT", "==", "<STR_LIT>", ")", "{"], "File": "R600ISelLowering65", "Func": "LowerSELECT_CC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19912, "Length": 383, "Cover_Rate": 0.5019659239842726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminnmq_x", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{", "return", "__arm_vminnmq_x_f32", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vminnmq_x", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19913, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "RC", "==", "&", "<STR_LIT>", "?", "&", "<STR_LIT>", ":", "RC", ")", ")", ";", "return", "FastISel", "::", "FastEmitInst_rr", "(", "MachineInstOpcode", ",", "UseRC", ",", "Op0", ",", "Op0IsKill", ",", "Op1", ",", "Op1IsKill", ")", ";"], "ground_truth": ["}"], "File": "PPCFastISel1", "Func": "FastEmitInst_rr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19914, "Length": 32, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "{", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86InstrInfo42", "Func": "isCopyInstr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19915, "Length": 31, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "Size", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "std", "::", "make_pair", "(", "TypeIdx", ",", "LLT", "::", "scalarOrVector", "(", "ElementCount", "::", "getFixed", "(", "Size", "/", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";"], "File": "AMDGPULegalizerInfo1", "Func": "bitcastToVectorElement32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19916, "Length": 53, "Cover_Rate": 0.7066666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "getTypeDescriptor", "(", "Type", "*", "Ty", ",", "std", "::", "string", "&", "Desc", ")", "const", "{", "<ISA_LIT>FunctionInfo", "*", "MFI", "=", "const_cast", "<", "<ISA_LIT>FunctionInfo", "*", ">", "(", "this", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "<ISA_LIT>TargetLowering", "&", "TLI", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", "MF", ".", "getFunction", "(", ")", ")", ".", "getTargetLowering", "(", ")", ";", "if", "(", "isa", "<", "ArrayType", ">", "(", "Ty", ")", ")", "{", "Desc", "+=", "<STR_LIT>", ";", "getTypeDescriptor", "(", "cast", "<", "SequentialType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ",", "Desc", ")", ";", "}", "else", "if", "(", "isa", "<", "PointerType", ">", "(", "Ty", ")", ")", "{"], "ground_truth": ["getTypeDescriptor", "(", "cast", "<", "PointerType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ",", "Desc", ")", ";"], "File": "JVMMachineFunctionInfo", "Func": "getTypeDescriptor", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19917, "Length": 131, "Cover_Rate": 0.4628975265017668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_fnmadd_round_ps", "(", "__mmask16", "__U", ",", "__m512", "__A", ",", "__m512", "__B", ",", "__m512", "__C", ",", "const", "int", "__R", ")", "{", "return", "(", "__m512", ")", "__builtin_ia32_vfmaddps512_maskz", "(", "-", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "__U", ",", "__R", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_maskz_fnmadd_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19918, "Length": 63, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ExplicitlyBranchesTo", "(", "MachineBasicBlock", "*", "Pred", ",", "MachineBasicBlock", "*", "MBB", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "Pred", "->", "terminators", "(", ")", ")", "if", "(", "!", "<STR_LIT>", "(", "MI", ")", ")", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")", "==", "MBB", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "WebAssemblyCFGStackify1", "Func": "ExplicitlyBranchesTo", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19919, "Length": 67, "Cover_Rate": 0.9571428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "EVT", "VT", ";", "switch", "(", "Intrinsic", ")", "{", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "}", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "VT", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "-", "VT", ".", "getStoreSize", "(", ")", "+", "<NUM_LIT>", ";", "Info", ".", "size", "=", "<NUM_LIT>", "*", "VT", ".", "getStoreSize", "(", ")", "-", "<NUM_LIT>", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "VT", ";", "switch", "(", "Intrinsic", ")", "{", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "}", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "VT", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "size", "=", "VT", ".", "getStoreSize", "(", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "Info", ".", "vol", "=", "false", ";", "Info", ".", "readMem", "=", "false", ";", "Info", ".", "writeMem", "=", "true", ";", "return", "true", ";", "}", "default", ":", "break", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "getTgtMemIntrinsic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19920, "Length": 316, "Cover_Rate": 0.34994462901439644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mode1", "==", "mode2", "||", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ";"], "ground_truth": ["}"], "File": "mcore", "Func": "mcore_modes_tieable_p", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19921, "Length": 16, "Cover_Rate": 0.5925925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ITCounter", "==", "<NUM_LIT>", ")", "ITState", "=", "<NUM_LIT>", ";", "else", "{"], "ground_truth": ["unsigned", "short", "NewITState4_0", "=", "slice", "(", "ITState", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";"], "File": "ARMDisassembler11", "Func": "UpdateIT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19922, "Length": 27, "Cover_Rate": 0.4909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmphiq_n_u32", "(", "uint32x4_t", "__a", ",", "uint32_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmphiq_n_v4si", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve2___arm_vcmphiq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19923, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "if", "(", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "fixStackStores", "(", "MBB", ",", "MI", ",", "TII", ",", "false", ")", ";", "return", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Amount", "=", "TII", ".", "getFrameSize", "(", "*", "MI", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "getStackAlign", "(", ")", "==", "Align", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Opcode", "==", "TII", ".", "getCallFrameSetupOpcode", "(", ")", ")", "{", "fixStackStores", "(", "MBB", ",", "MI", ",", "TII", ",", "true", ")", ";", "}", "else", "{", "assert", "(", "Opcode", "==", "TII", ".", "getCallFrameDestroyOpcode", "(", ")", ")", ";", "unsigned", "addOpcode", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "{", "addOpcode", "=", "<STR_LIT>", ";", "}", "else", "{", "addOpcode", "=", "<STR_LIT>", ";", "Amount", "=", "-", "Amount", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "MachineInstr", "*", "New", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "addOpcode", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Amount", ")", ";", "New", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "}", "}", "return", "MBB", ".", "erase", "(", "MI", ")", ";"], "ground_truth": ["}"], "File": "AVRFrameLowering24", "Func": "eliminateCallFramePseudoInstr", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19924, "Length": 280, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ISelAddressMode", "(", ")", ":", "BaseType", "(", "RegBase", ")", ",", "Scale", "(", "<NUM_LIT>", ")", ",", "IndexReg", "(", ")", ",", "Disp", "(", "<NUM_LIT>", ")", ",", "Segment", "(", ")", ",", "GV", "(", "<NUM_LIT>", ")", ",", "CP", "(", "<NUM_LIT>", ")", ",", "BlockAddr", "(", "<NUM_LIT>", ")", ",", "ES", "(", "<NUM_LIT>", ")", ",", "JT", "(", "-", "<NUM_LIT>", ")", ",", "Align", "(", "<NUM_LIT>", ")", ",", "SymbolFlags", "(", "<STR_LIT>", ")", "{"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG132", "Func": "X86ISelAddressMode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19925, "Length": 64, "Cover_Rate": 0.9696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_srl_si64", "(", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_m_psrlq", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19926, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "tm", ",", "*", "this", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "TLCS900InstrInfo", "Func": "TLCS900InstrInfo", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19927, "Length": 30, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MemBytes", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "MemBytes", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["MemBytes", "=", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)3", "Func": "isFrameLoadOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19928, "Length": 162, "Cover_Rate": 0.3537117903930131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>SetP2AlignOperands", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblySetP2AlignOperands", "Func": "createWebAssemblySetP2AlignOperands", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19929, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Match", ")", "continue", ";", "if", "(", "Match", ".", "getScalarValueSizeInBits", "(", ")", "!=", "BitWidth", ")", "continue", ";", "unsigned", "MatchSizeInBits", "=", "Match", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "!", "(", "MatchSizeInBits", "==", "<NUM_LIT>", "||", "(", "MatchSizeInBits", "==", "<NUM_LIT>", "&&", "(", "(", "Subtarget", ".", "hasAVX", "(", ")", "&&", "BitWidth", ">=", "<NUM_LIT>", ")", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Match", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "Match", ")", "!=", "BitWidth", ")", "return", "SDValue", "(", ")", ";", "MVT", "MaskVT", ";", "if", "(", "<NUM_LIT>", "==", "BitWidth", "||", "<NUM_LIT>", "==", "BitWidth", ")", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "BitWidth", ")", ",", "MatchSizeInBits", "/", "BitWidth", ")", ";", "else", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "MatchSizeInBits", "/", "<NUM_LIT>", ")", ";", "APInt", "CompareBits", ";", "<STR_LIT>", "CondCode", ";", "if", "(", "Op", "==", "<STR_LIT>", ")", "{", "CompareBits", "=", "APInt", "::", "getNullValue", "(", "<NUM_LIT>", ")", ";", "CondCode", "=", "<STR_LIT>", "::", "SETNE", ";", "}", "else", "{", "CompareBits", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "MaskVT", ".", "getVectorNumElements", "(", ")", ")", ";", "CondCode", "=", "<STR_LIT>", "::", "SETEQ", ";", "}", "unsigned", "ResWidth", "=", "std", "::", "max", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "APInt", "ResOnes", "=", "APInt", "::", "getAllOnesValue", "(", "ResWidth", ")", ";", "APInt", "ResZero", "=", "APInt", "::", "getNullValue", "(", "ResWidth", ")", ";", "EVT", "ResVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ResWidth", ")", ";", "SDLoc", "DL", "(", "Extract", ")", ";"], "ground_truth": ["SDValue", "Res", "=", "DAG", ".", "getBitcast", "(", "MaskVT", ",", "Match", ")", ";"], "File": "X86ISelLowering236", "Func": "combineHorizontalPredicateResult", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19930, "Length": 262, "Cover_Rate": 0.5458333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vhaddq_n_s8", "(", "int8x16_t", "__a", ",", "int8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vhaddq_n_sv16qi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vhaddq_n_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19931, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isiOS", "=", "Subtarget", "->", "isTargetIOS", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "return", "isiOS", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}", "else", "{", "return", "isiOS", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel41", "Func": "ARMSelectCallOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19932, "Length": 33, "Cover_Rate": 0.6346153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "vec_uchar16", "mask", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "count", "<<", "<NUM_LIT>", ";", "mask", "=", "(", "count", "&", "<NUM_LIT>", ")", "?", "vec_splat_u8", "(", "<NUM_LIT>", ")", ":", "vec_splat_u8", "(", "-", "<NUM_LIT>", ")", ";", "return", "(", "(", "qword", ")", "(", "vec_and", "(", "vec_slo", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "x", ".", "v", ")", ",", "mask", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_shlqbyi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19933, "Length": 70, "Cover_Rate": 0.7954545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "M", ".", "debug_compile_units", "(", ")", ".", "empty", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "doTransformation", "(", "M", ")", ";"], "File": "BPFAbstractMemberAccess20", "Func": "runOnModule", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19934, "Length": 21, "Cover_Rate": 0.5121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "TargetSubtargetInfo", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{"], "ground_truth": ["return", "&", "Subtarget", ";"], "File": "SHUXITargetMachine", "Func": "getSubtargetImpl", "Target": "SHUXI", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19935, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "sh_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SHMEDIA32", "&&", "mode", "==", "TImode", ")", "return", "false", ";"], "ground_truth": ["return", "default_scalar_mode_supported_p", "(", "mode", ")", ";"], "File": "sh4", "Func": "sh_scalar_mode_supported_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19936, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "__uninit", ")", ")", ";"], "ground_truth": ["return", "__uninit", ";"], "File": "arm", "Func": "mve_types___arm_vuninitializedq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19937, "Length": 13, "Cover_Rate": 0.5909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_haddw_epu8", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m128i", ")", "__builtin_ia32_vphaddubw", "(", "(", "__v16qi", ")", "__A", ")", ";"], "File": "xopintrin", "Func": "_mm_haddw_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19938, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "unsigned", "Size", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", ";", "unsigned", "UserOffset", "=", "GetOffsetOf", "(", "UserMI", ")", "+", "(", "isThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "int", "result", "=", "LookForExistingCPEntry", "(", "U", ",", "UserOffset", ")", ";", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "false", ";", "else", "if", "(", "result", "==", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "ID", "=", "AFI", "->", "createConstPoolEntryUId", "(", ")", ";", "if", "(", "!", "LookForWater", "(", "U", ",", "UserOffset", ",", "&", "NewMBB", ")", ")", "{", "DOUT", "<<", "<STR_LIT>", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "&", "NewMBB", ")", ";", "}", "MachineBasicBlock", "*", "NewIsland", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "::", "getUnknownLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";", "CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "<NUM_LIT>", ")", ")", ";", "NumCPEs", "++", ";", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "=", "BBOffsets", "[", "NewMBB", "->", "getNumber", "(", ")", "]", ";"], "ground_truth": ["if", "(", "isThumb", "&&", "BBOffsets", "[", "NewIsland", "->", "getNumber", "(", ")", "]", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "Size", "+=", "<NUM_LIT>", ";"], "File": "ARMConstantIslandPass11", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19939, "Length": 244, "Cover_Rate": 0.6559139784946236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "Row", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Col", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "switch", "(", "OpNo", ")", "{", "case", "<NUM_LIT>", ":", "Row", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Col", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Row", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Col", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Row", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Col", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "break", ";", "}", "}", "return", "std", "::", "make_pair", "(", "Row", ",", "Col", ")", ";"], "ground_truth": ["}"], "File": "X86LowerAMXType10", "Func": "getShape", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19940, "Length": 119, "Cover_Rate": 0.6761363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>DomainReassignmentPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>DomainReassignment", "(", ")", ";"], "File": "X86DomainReassignment", "Func": "createX86DomainReassignmentPass", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19941, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Value", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "O", "<<", "(", "unsigned", "int", ")", "Value", ";"], "ground_truth": ["}"], "File": "PPCInstPrinter", "Func": "printU5ImmOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19942, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "decl", ";", "gcc_assert", "(", "GET_CODE", "(", "sym", ")", "==", "SYMBOL_REF", ")", ";", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "sym", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["if", "(", "TARGET_ARCH_R2", "&&", "(", "TARGET_BYPASS_CACHE", "||", "TARGET_BYPASS_CACHE_VOLATILE", ")", ")", "return", "false", ";"], "File": "nios2", "Func": "nios2_symbol_ref_in_r0rel_data_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 19943, "Length": 45, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BB", "->", "getInstList", "(", ")", ".", "push_back", "(", "PtrCast", ")", ";", "Args", ".", "push_back", "(", "PtrCast", ")", ";", "}", "else", "if", "(", "ArgType", "->", "isStructTy", "(", ")", "||", "ParamType", "->", "isStructTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "WrapperNeeded", "=", "false", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Args", ".", "size", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ParamType", "<<", "<STR_LIT>", "<<", "*", "ArgType", "<<", "<STR_LIT>", ")", ";", "TypeMismatch", "=", "true", ";", "break", ";", "}", "}", "}", "if", "(", "WrapperNeeded", "&&", "!", "TypeMismatch", ")", "{", "for", "(", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "Args", ".", "push_back", "(", "UndefValue", "::", "get", "(", "*", "PI", ")", ")", ";", "if", "(", "F", "->", "isVarArg", "(", ")", ")", "for", "(", ";", "AI", "!=", "AE", ";", "++", "AI", ")", "Args", ".", "push_back", "(", "&", "*", "AI", ")", ";", "CallInst", "*", "Call", "=", "CallInst", "::", "Create", "(", "F", ",", "Args", ",", "<STR_LIT>", ",", "BB", ")", ";", "Type", "*", "ExpectedRtnType", "=", "F", "->", "getFunctionType", "(", ")", "->", "getReturnType", "(", ")", ";", "Type", "*", "RtnType", "=", "Ty", "->", "getReturnType", "(", ")", ";", "if", "(", "RtnType", "->", "isVoidTy", "(", ")", ")", "{", "ReturnInst", "::", "Create", "(", "M", "->", "getContext", "(", ")", ",", "BB", ")", ";", "}", "else", "if", "(", "ExpectedRtnType", "->", "isVoidTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "RtnType", "<<", "<STR_LIT>", ")", ";", "ReturnInst", "::", "Create", "(", "M", "->", "getContext", "(", ")", ",", "UndefValue", "::", "get", "(", "RtnType", ")", ",", "BB", ")", ";", "}", "else", "if", "(", "RtnType", "==", "ExpectedRtnType", ")", "{", "ReturnInst", "::", "Create", "(", "M", "->", "getContext", "(", ")", ",", "Call", ",", "BB", ")", ";", "}", "else", "if", "(", "CastInst", "::", "isBitOrNoopPointerCastable", "(", "ExpectedRtnType", ",", "RtnType", ",", "DL", ")", ")", "{", "Instruction", "*", "Cast", "=", "CastInst", "::", "CreateBitOrPointerCast", "(", "Call", ",", "RtnType", ",", "<STR_LIT>", ")", ";", "BB", "->", "getInstList", "(", ")", ".", "push_back", "(", "Cast", ")", ";", "ReturnInst", "::", "Create", "(", "M", "->", "getContext", "(", ")", ",", "Cast", ",", "BB", ")", ";", "}", "else", "if", "(", "RtnType", "->", "isStructTy", "(", ")", "||", "ExpectedRtnType", "->", "isStructTy", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "WrapperNeeded", "=", "false", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "F", "->", "getName", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "ExpectedRtnType", "<<", "<STR_LIT>", "<<", "*", "RtnType", "<<", "<STR_LIT>", ")", ";", "TypeMismatch", "=", "true", ";", "}", "}"], "ground_truth": ["if", "(", "TypeMismatch", ")", "{"], "File": "WebAssemblyFixFunctionBitcasts17", "Func": "createWrapper", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19944, "Length": 447, "Cover_Rate": 0.5050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mcInst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "mcInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "else", "if", "(", "mcInst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "mcInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "}", "insn", ".", "numImmediatesTranslated", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "Op", ":", "insn", ".", "operands", ")", "{", "if", "(", "Op", ".", "encoding", "!=", "ENCODING_NONE", ")", "{", "if", "(", "translateOperand", "(", "mcInst", ",", "Op", ",", "insn", ",", "Dis", ")", ")", "{", "return", "true", ";", "}", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86Disassembler", "Func": "translateInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19945, "Length": 87, "Cover_Rate": 0.5958904109589042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "unsigned", "last_reg", "=", "m", "->", "call_ms2sysv_extra_regs", "+", "MIN_REGS", "-", "<NUM_LIT>", ";", "gcc_assert", "(", "m", "->", "call_ms2sysv_extra_regs", "<=", "MAX_EXTRA_REGS", ")", ";"], "ground_truth": ["return", "m_regs", "[", "last_reg", "]", ".", "offset", "+", "STUB_INDEX_OFFSET", ";"], "File": "i386-features", "Func": "get_stack_space_used", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19946, "Length": 40, "Cover_Rate": 0.851063829787234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "AArch64InstrInfo110", "Func": "instantiateCondBranch", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19947, "Length": 48, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";"], "ground_truth": ["I", "=", "MBB", ".", "end", "(", ")", ";"], "File": "SparcInstrInfo20", "Func": "removeBranch", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19948, "Length": 55, "Cover_Rate": 0.46218487394957986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmPrinter", "::", "printConstantFP", "(", "const", "ConstantFP", "*", "CFP", ",", "raw_ostream", "&", "O", ")", "{", "uint64_t", "Val", "=", "CFP", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "printFloat", "(", "static_cast", "<", "uint32_t", ">", "(", "Val", ")", ",", "O", ")", ";", "else", "if", "(", "CFP", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "printDouble", "(", "Val", ",", "O", ")", ";"], "ground_truth": ["else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "HSAILAsmPrinter", "Func": "printConstantFP", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19949, "Length": 83, "Cover_Rate": 0.9880952380952381, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vhaddq_uv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vhaddq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19950, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "ResMI", "=", "nullptr", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_INTRIN<ISA_LIT>C", "&&", "MI", ".", "getIntrinsicID", "(", ")", "==", "<STR_LIT>", ")", "ResMI", "=", "MRI", ".", "getVRegDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "return", "ResMI", ";", "}", ";", "auto", "getSqrtSrc", "=", "[", "=", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "MachineInstr", "*", "SqrtSrcMI", "=", "nullptr", ";", "mi_match", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "m_GFSqrt", "(", "m_MInstr", "(", "SqrtSrcMI", ")", ")", ")", ";", "return", "SqrtSrcMI", ";", "}", ";", "MachineInstr", "*", "RcpSrcMI", "=", "nullptr", ",", "*", "SqrtSrcMI", "=", "nullptr", ";", "if", "(", "(", "RcpSrcMI", "=", "getRcpSrc", "(", "MI", ")", ")", "&&", "(", "SqrtSrcMI", "=", "getSqrtSrc", "(", "*", "RcpSrcMI", ")", ")", ")", "{", "MatchInfo", "=", "[", "SqrtSrcMI", ",", "&", "MI", "]", "(", "MachineIRBuilder", "&", "B", ")", "{", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "false", ")", ".", "addUse", "(", "SqrtSrcMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "setMIFlags", "(", "MI", ".", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}", ";"], "File": "AMDGPUPostLegalizerCombiner4", "Func": "matchRcpSqrtToRsq", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19951, "Length": 187, "Cover_Rate": 0.584375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ctx", ".", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter", "Func": "GetX86RegNum", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19952, "Length": 19, "Cover_Rate": 0.6551724137931034, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AllocaAmount", "<", "<NUM_LIT>", "||", "AllocaAmount", ">", "StackProbeSize", ")", "return", "Probe", ";"], "ground_truth": ["if", "(", "CurrentOffset", "+", "AllocaAmount", "<=", "StackProbeSize", ")", "return", "Sub", ";"], "File": "X86DynAllocaExpander", "Func": "getLowering", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19953, "Length": 24, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "ImmSh", ")", ")", "{", "Imm", "=", "ImmSh", ";", "}", "else", "{", "Remainder", "=", "Imm", ";", "Shift", "=", "<NUM_LIT>", ";", "Imm", ">>=", "<NUM_LIT>", ";", "}", "}", "unsigned", "Result", "=", "<NUM_LIT>", ";", "unsigned", "Lo", "=", "Imm", "&", "<NUM_LIT>", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "++", "Result", ";", "}", "else", "if", "(", "Lo", ")", "{", "Result", "+=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCISelDAGToDAG (2)1", "Func": "SelectInt64CountDirect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19954, "Length": 72, "Cover_Rate": 0.4235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ".", "getRetAttributes", "(", ")", ",", "Outs", ",", "TLI", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "TM", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>", ")", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", "||", "VA", ".", "getLocReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "RV", "->", "getType", "(", ")", ")", ";", "EVT", "DstVT", "=", "VA", ".", "getValVT", "(", ")", ";"], "ground_truth": ["if", "(", "SrcVT", "!=", "DstVT", ")", "{"], "File": "X86FastISel135", "Func": "X86SelectRet", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19955, "Length": 237, "Cover_Rate": 0.37381703470031546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "case", "GlobalValue", "::", "CommonLinkage", ":", "emitArrayBound", "(", "GVSym", ",", "GV", ")", ";", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_Global", ")", ";", "if", "(", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", "OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_Weak", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::", "PrivateLinkage", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "EmitAlignment", "(", "Align", ">", "<NUM_LIT>", "?", "Align", ":", "<NUM_LIT>", ",", "GV", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "C", "->", "getType", "(", ")", ")", ";", "if", "(", "MAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "{"], "ground_truth": ["OutStreamer", "->", "EmitSymbolAttribute", "(", "GVSym", ",", "MCSA_ELF_TypeObject", ")", ";"], "File": "XCoreAsmPrinter20", "Func": "EmitGlobalVariable", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19956, "Length": 142, "Cover_Rate": 0.42011834319526625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(", "nullptr", ")", "{"], "ground_truth": ["initialize<ISA_LIT>CFGStructurizerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "AMDILCFGStructurizer", "Func": "AMDGPUCFGStructurizer", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19957, "Length": 25, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "TargetOpcode", "::", "G_GEP", ":", "return", "selectG_GEP", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "return", "selectG_LOAD", "(", "I", ")", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "return", "selectG_STORE", "(", "I", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AMDGPUInstructionSelector13", "Func": "select", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19958, "Length": 37, "Cover_Rate": 0.3592233009708738, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "nodeType", "::", "LOOP", ":", "retValue", "+=", "<STR_LIT>", ";", "break", ";", "case", "nodeType", "::", "EXIT", ":", "retValue", "+=", "<STR_LIT>", ";", "break", ";", "case", "nodeType", "::", "LATCH", ":", "retValue", "+=", "<STR_LIT>", ";", "break", ";", "case", "nodeType", "::", "SWITCH_BRANCH", ":", "retValue", "+=", "<STR_LIT>", ";", "break", ";", "default", ":", "retValue", "+=", "<STR_LIT>", ";", "break", ";", "}", "retValue", "+=", "<STR_LIT>", "+", "to_string", "(", "MBB", "->", "getNumber", "(", ")", ")", ";", "retValue", "+=", "<STR_LIT>", "+", "to_string", "(", "cycle", ")", ";", "retValue", "+=", "<STR_LIT>", ";", "string", "retValue2", ";", "raw_string_ostream", "stream", "(", "retValue2", ")", ";", "SCEVValue", "->", "print", "(", "stream", ")", ";", "retValue2", "=", "stream", ".", "str", "(", ")", ";", "bool", "noChange", "=", "false", ";", "do", "{", "noChange", "=", "false", ";", "auto", "a", "=", "retValue2", ".", "find", "(", "'<'", ")", ";", "auto", "b", "=", "retValue2", ".", "find", "(", "'>'", ")", ";", "if", "(", "a", "<", "retValue2", ".", "size", "(", ")", ")", "{", "retValue2", ".", "replace", "(", "a", ",", "b", "+", "<NUM_LIT>", "-", "a", ",", "<STR_LIT>", ")", ";", "noChange", "=", "true", ";", "}", "a", "=", "retValue2", ".", "find", "(", "'{'", ")", ";", "b", "=", "retValue2", ".", "find", "(", "'}'", ")", ";", "if", "(", "a", "<", "retValue2", ".", "size", "(", ")", ")", "{", "retValue2", ".", "replace", "(", "a", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "retValue2", ".", "replace", "(", "b", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "noChange", "=", "true", ";", "}", "}", "while", "(", "noChange", ")", ";", "retValue", "=", "retValue", "+", "retValue2", "+", "<STR_LIT>", ";", "raw_string_ostream", "streamN", "(", "retValue", ")", ";", "streamN", "<<", "LD", ";", "retValue", "=", "streamN", ".", "str", "(", ")", ";", "retValue", "+=", "<STR_LIT>", ";"], "ground_truth": ["return", "retValue", ";"], "File": "TPCCostModelEmitter", "Func": "printHeadLeaf", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19959, "Length": 262, "Cover_Rate": 0.8704318936877077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static_assert", "(", "<STR_LIT>", "==", "<STR_LIT>", "+", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "R", "=", "<NUM_LIT>", ";", "R", "<", "<NUM_LIT>", ";", "++", "R", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", "+", "R", ")", ";", "}", "const", "TargetRegisterClass", "&", "RC", "=", "<STR_LIT>", ";", "for", "(", "unsigned", "Reg", ":", "RC", ")", "for", "(", "MCSubRegIterator", "SI", "(", "Reg", ",", "this", ")", ";", "SI", ".", "isValid", "(", ")", ";", "++", "SI", ")", "if", "(", "Reserved", ".", "test", "(", "*", "SI", ")", ")", "markSuperRegs", "(", "Reserved", ",", "Reg", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";"], "ground_truth": ["return", "Reserved", ";"], "File": "ARMBaseRegisterInfo4", "Func": "getReservedRegs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19960, "Length": 96, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Indices", ".", "size", "(", ")", "!=", "Factor", "||", "UseMaskForCond", "||", "UseMaskForGaps", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";"], "ground_truth": ["return", "getMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "MaybeAlign", "(", "Alignment", ")", ",", "AddressSpace", ",", "nullptr", ")", ";"], "File": "HexagonTargetTransformInfo22", "Func": "getInterleavedMemoryOpCost", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19961, "Length": 53, "Cover_Rate": 0.6022727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeIntRegsLow8RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeIntRegsRegisterClass", "(", "Inst", ",", "RegNo", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["}"], "File": "HexagonDisassembler", "Func": "DecodeIntRegsLow8RegisterClass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 19962, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "EVT", "SPTy", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "EnableSegmentedStacks", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "Function", "::", "const_arg_iterator", "I", "=", "F", "->", "arg_begin", "(", ")", ",", "E", "=", "F", "->", "arg_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "I", "->", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "unsigned", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "SDValue", "Value", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "SDValue", "Ops1", "[", "<NUM_LIT>", "]", "=", "{", "Value", ",", "Chain", "}", ";"], "ground_truth": ["return", "DAG", ".", "getMergeValues", "(", "Ops1", ",", "<NUM_LIT>", ",", "dl", ")", ";"], "File": "X86ISelLowering117", "Func": "LowerDYNAMIC_STACKALLOC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19963, "Length": 200, "Cover_Rate": 0.45558086560364464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "AMDGPUFrameLowering (2)", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19964, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "return", "-", "(", "crtl", "->", "args", ".", "pretend_args_size", "+", "tilepro_saved_regs_size", "(", ")", ")", ";", "}", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "{", "return", "STACK_POINTER_OFFSET", "+", "total_size", ";", "}"], "ground_truth": ["else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{"], "File": "tilepro", "Func": "tilepro_initial_elimination_offset", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 19965, "Length": 58, "Cover_Rate": 0.5225225225225225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__builtin_aarch64_ssubl2v4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vsubl_high_s32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19966, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Res", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "OpKind", "::", "MovDGUnpack", ",", "StartLoc", ",", "EndLoc", ")", ";", "Res", "->", "MovDGUnpack", ".", "Val", "=", "Val", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "CreateMovDGUnpack", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19967, "Length": 31, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "src", "=", "adjust_address", "(", "*", "src", ",", "mode", ",", "<NUM_LIT>", ")", ";", "*", "dst", "=", "adjust_address", "(", "*", "dst", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "aarch64_gen_load_pair", "(", "mode", ",", "reg1", ",", "*", "src", ",", "reg2", ",", "aarch64_progress_pointer", "(", "*", "src", ")", ")", ")", ";", "emit_insn", "(", "aarch64_gen_store_pair", "(", "mode", ",", "*", "dst", ",", "reg1", ",", "aarch64_progress_pointer", "(", "*", "dst", ")", ",", "reg2", ")", ")", ";", "*", "src", "=", "aarch64_move_pointer", "(", "*", "src", ",", "<NUM_LIT>", ")", ";", "*", "dst", "=", "aarch64_move_pointer", "(", "*", "dst", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "rtx", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "*", "src", "=", "adjust_address", "(", "*", "src", ",", "mode", ",", "<NUM_LIT>", ")", ";", "*", "dst", "=", "adjust_address", "(", "*", "dst", ",", "mode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "reg", ",", "*", "src", ")", ";"], "ground_truth": ["emit_move_insn", "(", "*", "dst", ",", "reg", ")", ";"], "File": "aarch641", "Func": "aarch64_copy_one_block_and_progress_pointers", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19968, "Length": 143, "Cover_Rate": 0.6777251184834123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_<ISA_LIT>_803", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_<ISA_LIT>_803", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_<ISA_LIT>_805", ";", "else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_<ISA_LIT>_807", ";"], "ground_truth": ["else", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "EFlags", "|=", "ELF", "::", "EF_<ISA_LIT>_810", ";"], "File": "CSKYELFStreamer", "Func": "CSKYTargetELFStreamer", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19969, "Length": 70, "Cover_Rate": 0.3017241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "arch", "==", "llvm", "::", "Triple", "::", "x86", "||", "pConfig", ".", "targets", "(", ")", ".", "triple", "(", ")", ".", "getEnvironment", "(", ")", "==", "llvm", "::", "Triple", "::", "GNUX32", ")", "{", "m_RelEntrySize", "=", "<NUM_LIT>", ";", "m_RelaEntrySize", "=", "<NUM_LIT>", ";", "if", "(", "arch", "==", "llvm", "::", "Triple", "::", "x86", ")", "m_PointerRel", "=", "llvm", "::", "ELF", "::", "R_386_32", ";", "else", "m_PointerRel", "=", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_32", ";", "}", "else", "{", "m_RelEntrySize", "=", "<NUM_LIT>", ";", "m_RelaEntrySize", "=", "<NUM_LIT>", ";", "m_PointerRel", "=", "llvm", "::", "ELF", "::", "R_<ISA_LIT>_64_64", ";"], "ground_truth": ["}"], "File": "X86LDBackend", "Func": "X86GNULDBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19970, "Length": 86, "Cover_Rate": 0.4574468085106383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addMemImm12OffsetOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addCondCodeOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser", "Func": "cvtStWriteBackRegAddrModeImm12", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19971, "Length": 67, "Cover_Rate": 0.7790697674418605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "reg_class_t", "xstormy16_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "GENERAL_REGS", "&&", "(", "MEM_P", "(", "x", ")", "||", "GET_CODE", "(", "x", ")", "==", "POST_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_MODIFY", ")", ")", "return", "EIGHT_REGS", ";"], "ground_truth": ["return", "rclass", ";"], "File": "stormy16", "Func": "xstormy16_preferred_reload_class", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19972, "Length": 51, "Cover_Rate": 0.9807692307692307, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SelectBinaryIntOp", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Or", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Sub", ":", "return", "SelectBinaryIntOp", "(", "I", ",", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Ret", ":", "return", "SelectRet", "(", "I", ")", ";", "case", "Instruction", "::", "Trunc", ":", "return", "SelectTrunc", "(", "I", ")", ";", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "SExt", ":", "return", "SelectIntExt", "(", "I", ")", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "PPCFastISel12", "Func": "fastSelectInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19973, "Length": 77, "Cover_Rate": 0.3347826086956522, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>16InstrInfo", "::", "ExpandRetRA16", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "Opc", ")", "const", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ";"], "File": "Mips16InstrInfo (2)", "Func": "ExpandRetRA16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19974, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "Constraint_i", ":", "case", "InlineAsm", "::", "Constraint_m", ":", "case", "InlineAsm", "::", "Constraint_Q", ":", "case", "InlineAsm", "::", "Constraint_Um", ":", "case", "InlineAsm", "::", "Constraint_Un", ":", "case", "InlineAsm", "::", "Constraint_Uq", ":", "case", "InlineAsm", "::", "Constraint_Us", ":", "case", "InlineAsm", "::", "Constraint_Ut", ":", "case", "InlineAsm", "::", "Constraint_Uv", ":", "case", "InlineAsm", "::", "Constraint_Uy", ":", "OutOps", ".", "push_back", "(", "Op", ")", ";", "return", "false", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMISelDAGToDAG1", "Func": "SelectInlineAsmMemoryOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19975, "Length": 71, "Cover_Rate": 0.71, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "bool", "FirstVReg", "=", "true", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ",", "IdxE", "=", "MRI", "->", "getNumVirtRegs", "(", ")", ";", "Idx", "!=", "IdxE", ";", "++", "Idx", ")", "{", "unsigned", "VReg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "Idx", ")", ";", "if", "(", "FirstVReg", ")", "{", "OS", "<<", "(", "First", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", ";", "First", "=", "false", ";", "}", "OS", "<<", "(", "FirstVReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "getRegTypeName", "(", "VReg", ")", ";", "FirstVReg", "=", "false", ";", "}", "if", "(", "!", "First", ")", "OutStreamer", "->", "EmitRawText", "(", "OS", ".", "str", "(", ")", ")", ";"], "ground_truth": ["AsmPrinter", "::", "EmitFunctionBodyStart", "(", ")", ";"], "File": "WebAssemblyAsmPrinter36", "Func": "EmitFunctionBodyStart", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19976, "Length": 104, "Cover_Rate": 0.4369747899159664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "const", "MCObjectFileInfo", "&", "OFI", "=", "*", "MCA", ".", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", ";", "MCSection", "&", "TextSection", "=", "*", "OFI", ".", "getTextSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "TextSection", ")", ";", "MCSection", "&", "DataSection", "=", "*", "OFI", ".", "getDataSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "DataSection", ")", ";", "MCSection", "&", "BSSSection", "=", "*", "OFI", ".", "getBSSSection", "(", ")", ";", "MCA", ".", "registerSection", "(", "BSSSection", ")", ";", "TextSection", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", ",", "TextSection", ".", "getAlignment", "(", ")", ")", ")", ";", "DataSection", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", ",", "DataSection", ".", "getAlignment", "(", ")", ")", ")", ";", "BSSSection", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", ",", "BSSSection", ".", "getAlignment", "(", ")", ")", ")", ";", "if", "(", "RoundSectionSizes", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";"], "ground_truth": ["for", "(", "MCSection", "&", "S", ":", "MCA", ")", "{"], "File": "MipsTargetStreamer23", "Func": "finish", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19977, "Length": 158, "Cover_Rate": 0.40512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSGetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkGetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isSSetReg", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkSetRegHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "isRFE", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "checkRFEHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0MovRelInterpHazard", "(", ")", "&&", "(", "TII", ".", "isVINTRP", "(", "*", "MI", ")", "||", "isSMovRel", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "ST", ".", "hasReadM0SendMsgHazard", "(", ")", "&&", "isSendMsgTraceDataOrGDS", "(", "*", "MI", ")", "&&", "checkReadM0Hazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "if", "(", "checkAnyInstHazards", "(", "MI", ")", ">", "<NUM_LIT>", ")", "return", "NoopHazard", ";", "return", "NoHazard", ";"], "ground_truth": ["}"], "File": "GCNHazardRecognizer27", "Func": "getHazardType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19978, "Length": 140, "Cover_Rate": 0.4713804713804714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_set1_epi32", "(", "int", "__A", ")", "{"], "ground_truth": ["return", "_mm_set_epi32", "(", "__A", ",", "__A", ",", "__A", ",", "__A", ")", ";"], "File": "emmintrin", "Func": "_mm_set1_epi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19979, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "Op0Zero", ",", "Op0One", ";", "APInt", "Op1Zero", ",", "Op1One", ";", "DAG", ".", "computeKnownBits", "(", "Op0", ",", "Op0Zero", ",", "Op0One", ",", "Depth", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op1", ",", "Op1Zero", ",", "Op1One", ",", "Depth", ")", ";"], "ground_truth": ["KnownZero", "=", "Op0Zero", "&", "Op1Zero", ";"], "File": "AMDGPUISelLowering100", "Func": "computeKnownBitsForMinMax", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19980, "Length": 42, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstPrinter", "(", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", ":", "MCInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", "{"], "ground_truth": ["}"], "File": "M88kInstPrinter", "Func": "M88kInstPrinter", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19981, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask16", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_cmpneq_epi32_mask", "(", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__mmask16", ")", "__builtin_ia32_cmpd512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_cmpneq_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19982, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "e", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";", "O", "<<", "<STR_LIT>", "(", "e", ")", ";", "}"], "ground_truth": ["}"], "File": "SPIRVInstPrinter", "Func": "printImageChannelOrder", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19983, "Length": 29, "Cover_Rate": 0.453125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "canUseCMPXCHG16B", "(", ")", "const", "{"], "ground_truth": ["return", "hasCX16", "(", ")", "&&", "is64Bit", "(", ")", ";"], "File": "X86Subtarget (2)2", "Func": "canUseCMPXCHG16B", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19984, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "ArgFlags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "Type", "*", "OrigTy", "=", "CLI", "?", "CLI", "->", "getArgs", "(", ")", "[", "Outs", "[", "i", "]", ".", "OrigArgIndex", "]", ".", "Ty", ":", "nullptr", ";", "<STR_LIT>", "ABI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getTargetABI", "(", ")", ";", "if", "(", "CC_<ISA_LIT>", "(", "MF", ".", "getDataLayout", "(", ")", ",", "ABI", ",", "i", ",", "ArgVT", ",", "ArgVT", ",", "CCValAssign", "::", "Full", ",", "ArgFlags", ",", "CCInfo", ",", "Outs", "[", "i", "]", ".", "IsFixed", ",", "IsRet", ",", "OrigTy", ",", "*", "this", ",", "FirstMaskArgument", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVISelLowering", "Func": "analyzeOutputArgs", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19985, "Length": 125, "Cover_Rate": 0.576036866359447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "*", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19986, "Length": 56, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "Cpu0MCCodeEmitter", "Func": "createCpu0MCCodeEmitterEB", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19987, "Length": 12, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rsrc2Reg", "=", "Rsrc1Reg", "+", "<NUM_LIT>", ";", "unsigned", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "CS_SCRATCH_<ISA_LIT>ZE", ";", "switch", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", "{", "case", "CallingConv", "::", "<ISA_LIT>_PS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "PS_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_VS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "VS_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_GS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "GS_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_ES", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "ES_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_HS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "HS_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "case", "CallingConv", "::", "<ISA_LIT>_LS", ":", "ScratchSizeKey", "=", "PALMD", "::", "Key", "::", "LS_SCRATCH_<ISA_LIT>ZE", ";", "break", ";", "}", "unsigned", "NumUsedVgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_VGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_<ISA_LIT>ZE", ";", "unsigned", "NumUsedSgprsKey", "=", "ScratchSizeKey", "+", "PALMD", "::", "Key", "::", "VS_NUM_USED_SGPRS", "-", "PALMD", "::", "Key", "::", "VS_SCRATCH_<ISA_LIT>ZE", ";", "PALMetadataMap", "[", "NumUsedVgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumVGPRsForWavesPerEU", ";", "PALMetadataMap", "[", "NumUsedSgprsKey", "]", "=", "CurrentProgramInfo", ".", "NumSGPRsForWavesPerEU", ";", "if", "(", "<STR_LIT>", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", ";", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "CurrentProgramInfo", ".", "ComputePGMRSrc2", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "PALMetadataMap", "[", "Rsrc1Reg", "]", "|=", "S_00B028_VGPRS", "(", "CurrentProgramInfo", ".", "VGPRBlocks", ")", "|", "S_00B028_SGPRS", "(", "CurrentProgramInfo", ".", "SGPRBlocks", ")", ";", "if", "(", "CurrentProgramInfo", ".", "ScratchBlocks", ">", "<NUM_LIT>", ")", "PALMetadataMap", "[", "Rsrc2Reg", "]", "|=", "S_00B84C_SCRATCH_EN", "(", "<NUM_LIT>", ")", ";", "PALMetadataMap", "[", "ScratchSizeKey", "]", "|=", "alignTo", "(", "CurrentProgramInfo", ".", "ScratchSize", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter101", "Func": "EmitPALMetadata", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19988, "Length": 275, "Cover_Rate": 0.7198952879581152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "Z80oldISelLowering", "Func": "useSoftFloat", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19989, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "AGCSubtarget", "Func": "getSelectionDAGInfo", "Target": "AGC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19990, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "{", "Tgt", ",", "Addr", ",", "Idx", ",", "AA", "}", ";"], "ground_truth": ["}"], "File": "MOSInstructionSelector", "Func": "m_FoldedLdIndirIdx", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 19991, "Length": 12, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "forwardITPosition", "(", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "<STR_LIT>", ")", ";", "std", "::", "string", "Msg", "=", "<STR_LIT>", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ",", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresV6", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_RequiresThumb2", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_ImmRange0_15", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_ImmRange0_239", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "case", "Match_AlignedMemoryRequires32", ":", "case", "Match_DupAlignedMemoryRequires32", ":", "case", "Match_AlignedMemoryRequires64", ":", "case", "Match_DupAlignedMemoryRequires64", ":", "case", "Match_AlignedMemoryRequires64or128", ":", "case", "Match_DupAlignedMemoryRequires64or128", ":", "case", "Match_AlignedMemoryRequires64or128or256", ":", "{", "SMLoc", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getAlignmentLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "switch", "(", "MatchResult", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "Match_AlignedMemoryRequiresNone", ":", "case", "Match_DupAlignedMemoryRequiresNone", ":", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "case", "Match_AlignedMemoryRequires16", ":", "case", "Match_DupAlignedMemoryRequires16", ":", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["case", "Match_AlignedMemoryRequires32", ":"], "File": "ARMAsmParser101", "Func": "MatchAndEmitInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19992, "Length": 462, "Cover_Rate": 0.71850699844479, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_cvtpd2uqq512_mask", "(", "(", "__v8df", ")", "__A", ",", "(", "__v8di", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512dqintrin", "Func": "_mm512_cvtpd_epu64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19993, "Length": 28, "Cover_Rate": 0.5957446808510638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCGNode", "*", "getNode", "(", "const", "char", "*", "name", ")", "const", "{", "for", "(", "MCGNodes", "::", "const_iterator", "i", "(", "Nodes", ".", "begin", "(", ")", ")", ",", "ie", "(", "Nodes", ".", "end", "(", ")", ")", ";", "i", "!=", "ie", ";", "i", "++", ")", "{", "if", "(", "!", "(", "*", "i", ")", "->", "isUnknown", "(", ")", "&&", "(", "*", "i", ")", "->", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getName", "(", ")", "==", "name", ")", "return", "*", "i", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "PatmosCallGraphBuilder1", "Func": "getNode", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 19994, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "TableEntry", "->", "isUpdating", ")", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "TableEntry", "->", "hasWritebackOperand", ")", "{", "const", "MachineOperand", "&", "AM6Offset", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", "||", "TableEntry", "->", "RealOpc", "==", "<STR_LIT>", ")", "{", "assert", "(", "AM6Offset", ".", "getReg", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "}", "else", "{", "MIB", ".", "add", "(", "AM6Offset", ")", ";", "}", "}", "unsigned", "SrcOpIdx", "=", "<NUM_LIT>", ";", "if", "(", "TableEntry", "->", "RealOpc", "!=", "<STR_LIT>", "&&", "TableEntry", "->", "RealOpc", "!=", "<STR_LIT>", "&&", "TableEntry", "->", "RealOpc", "!=", "<STR_LIT>", ")", "{", "if", "(", "RegSpc", "==", "EvenDblSpc", "||", "RegSpc", "==", "OddDblSpc", "||", "RegSpc", "==", "SingleLowSpc", "||", "RegSpc", "==", "SingleHighQSpc", "||", "RegSpc", "==", "SingleHighTSpc", ")", "SrcOpIdx", "=", "OpIdx", "++", ";", "}", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "MIB", ".", "add", "(", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ")", ";", "if", "(", "SrcOpIdx", "!=", "<NUM_LIT>", ")", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "SrcOpIdx", ")", ";", "MO", ".", "setImplicit", "(", "true", ")", ";", "MIB", ".", "add", "(", "MO", ")", ";", "}", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "ImplicitDefine", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ";"], "ground_truth": ["TransferImpOps", "(", "MI", ",", "MIB", ",", "MIB", ")", ";"], "File": "ARMExpandPseudoInsts13", "Func": "ExpandVLD", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19995, "Length": 280, "Cover_Rate": 0.39215686274509803, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Module", "*", "M", "=", "II", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Type", "*", "DestTy", "=", "II", "->", "getType", "(", ")", ";", "Type", "*", "SrcTy", "=", "NewV", "->", "getType", "(", ")", ";", "Function", "*", "NewDecl", "=", "<STR_LIT>", "(", "M", ",", "II", "->", "getIntrinsicID", "(", ")", ",", "{", "DestTy", ",", "SrcTy", "}", ")", ";", "II", "->", "setArgOperand", "(", "<NUM_LIT>", ",", "NewV", ")", ";", "II", "->", "setCalledFunction", "(", "NewDecl", ")", ";", "return", "II", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "TrueAS", "=", "IntrID", "==", "<STR_LIT>", "?", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ":", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "NewV", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "ConstantInt", "*", "NewVal", "=", "(", "TrueAS", "==", "NewAS", ")", "?", "ConstantInt", "::", "getTrue", "(", "Ctx", ")", ":", "ConstantInt", "::", "getFalse", "(", "Ctx", ")", ";", "return", "NewVal", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "OldAS", "=", "OldV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "unsigned", "NewAS", "=", "NewV", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "Value", "*", "MaskOp", "=", "II", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Type", "*", "MaskTy", "=", "MaskOp", "->", "getType", "(", ")", ";", "bool", "DoTruncate", "=", "false", ";", "if", "(", "!", "getTLI", "(", ")", "->", "isNoopAddrSpaceCast", "(", "OldAS", ",", "NewAS", ")", ")", "{", "if", "(", "DL", ".", "getPointerSizeInBits", "(", "OldAS", ")", "!=", "<NUM_LIT>", "||", "DL", ".", "getPointerSizeInBits", "(", "NewAS", ")", "!=", "<NUM_LIT>", ")", "return", "nullptr", ";", "KnownBits", "Known", "=", "computeKnownBits", "(", "MaskOp", ",", "DL", ",", "<NUM_LIT>", ",", "nullptr", ",", "II", ")", ";", "if", "(", "Known", ".", "countMinLeadingOnes", "(", ")", "<", "<NUM_LIT>", ")", "return", "nullptr", ";", "DoTruncate", "=", "true", ";", "}", "IRBuilder", "<", ">", "B", "(", "II", ")", ";", "if", "(", "DoTruncate", ")", "{", "MaskTy", "=", "B", ".", "getInt32Ty", "(", ")", ";", "MaskOp", "=", "B", ".", "CreateTrunc", "(", "MaskOp", ",", "MaskTy", ")", ";", "}", "return", "B", ".", "CreateIntrinsic", "(", "<STR_LIT>", ",", "{", "NewV", "->", "getType", "(", ")", ",", "MaskTy", "}", ",", "{", "NewV", ",", "MaskOp", "}", ")", ";", "}", "default", ":", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo1", "Func": "rewriteIntrinsicWithAddressSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 19996, "Length": 348, "Cover_Rate": 0.7716186252771619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtq_f32_u32", "(", "uint32x4_t", "__a", ")", "{", "return", "__builtin_aarch64_floatunsv4siv4sf", "(", "(", "int32x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vcvtq_f32_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 19997, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetKnownWindowsMSVC", "(", ")", "const", "{", "return", "TargetTriple", ".", "isKnownWindowsMSVCEnvironment", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)", "Func": "isTargetKnownWindowsMSVC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 19998, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LSDASection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "EHFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfAbbrevSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfInfoSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfLineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfFrameSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfPubTypesSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "DwarfDebugInlineSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "ground_truth": ["DwarfStrSection", "=", "new", "<ISA_LIT>Section", "(", "MCSection", "::", "SV_ELF", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";"], "File": "TGSITargetObjectFile", "Func": "Initialize", "Target": "TGSI", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 19999, "Length": 144, "Cover_Rate": 0.46153846153846156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type", "=", "TREE_TYPE", "(", "current_function_decl", ")", ";"], "ground_truth": ["return", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ";"], "File": "c4x1", "Func": "c4x_naked_function_p", "Target": "c4x", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 20000, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "rtx", "gen_frame_load", "(", "rtx", "reg", ",", "rtx", "frame_reg", ",", "int", "offset", ")", "{", "return", "gen_frame_set", "(", "reg", ",", "frame_reg", ",", "offset", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "i386", "Func": "gen_frame_load", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20001, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "inst_counter_types", "(", ")", "{"], "ground_truth": ["return", "enum_seq", "(", "VM_CNT", ",", "NUM_INST_CNTS", ")", ";"], "File": "SIInsertWaitcnts16", "Func": "inst_counter_types", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20002, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "NewI", "=", "MIB", ".", "buildInstr", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ",", "{", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ")", ";", "for", "(", "auto", "&", "RenderFn", ":", "*", "Imm1Fn", ")", "RenderFn", "(", "NewI", ")", ";", "for", "(", "auto", "&", "RenderFn", ":", "*", "Imm2Fn", ")", "RenderFn", "(", "NewI", ")", ";", "I", ".", "eraseFromParent", "(", ")", ";", "return", "constrainSelectedInstRegOperands", "(", "*", "NewI", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector31", "Func": "earlySelectSHL", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20003, "Length": 88, "Cover_Rate": 0.3697478991596639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "first_reg", ";", "for", "(", "first_reg", "=", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break", ";", "if", "(", "flag_pic", "&&", "crtl", "->", "uses_pic_offset_table", "&&", "first_reg", ">", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", "return", "RS6000_PIC_OFFSET_TABLE_REGNUM", ";", "return", "first_reg", ";"], "ground_truth": ["}"], "File": "rs60007", "Func": "first_reg_to_save", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20004, "Length": 44, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP_REGISTER_P", "(", "regno", ")", "&&", "(", "mode", "==", "SFmode", "||", "mode", "==", "SCmode", "||", "(", "(", "mode", "==", "DFmode", "||", "mode", "==", "DCmode", ")", "&&", "(", "(", "regno", "-", "FIRST_FP_REG", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", ")", "return", "mode", ";", "return", "choose_hard_reg_mode", "(", "regno", ",", "nregs", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "sh", "Func": "sh_hard_regno_caller_save_mode", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20005, "Length": 55, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>ConstantPoolValue", "::", "dump", "(", ")", "const", "{"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "this", ";"], "File": "ARMConstantPoolValue (2)", "Func": "dump", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20006, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Filler", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "nullptr", ")", "{"], "ground_truth": ["}"], "File": "MipsDelaySlotFiller3", "Func": "Filler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20007, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "macho_lo_sum_memory_operand", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["if", "(", "!", "TARGET_MACHO", "||", "!", "flag_pic", "||", "mode", "!=", "SImode", "||", "!", "MEM_P", "(", "x", ")", ")", "return", "false", ";"], "File": "rs6000", "Func": "macho_lo_sum_memory_operand", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20008, "Length": 31, "Cover_Rate": 0.30392156862745096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "Split", "=", "false", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "PHI", ":", "case", "TargetOpcode", "::", "COPY", ":", "{", "Register", "DstR", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "MRI", "->", "getRegClass", "(", "DstR", ")", "==", "DoubleRC", ")", "{", "createHalfInstr", "(", "Opc", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "Opc", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "}", "break", ";", "}", "case", "A2_andp", ":", "createHalfInstr", "(", "A2_and", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "A2_and", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_orp", ":", "createHalfInstr", "(", "A2_or", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "A2_or", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_xorp", ":", "createHalfInstr", "(", "A2_xor", ",", "MI", ",", "PairMap", ",", "isub_lo", ")", ";", "createHalfInstr", "(", "A2_xor", ",", "MI", ",", "PairMap", ",", "isub_hi", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "L2_loadrd_io", ":", "case", "L2_loadrd_pi", ":", "case", "S2_storerd_io", ":", "case", "S2_storerd_pi", ":", "splitMemRef", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_tfrpi", ":", "case", "CONST64", ":", "splitImmediate", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_combineii", ":", "case", "A4_combineir", ":", "case", "A4_combineii", ":", "case", "A4_combineri", ":", "case", "A2_combinew", ":", "splitCombine", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "A2_sxtw", ":", "splitExt", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "S2_asl_i_p", ":", "case", "S2_asr_i_p", ":", "case", "S2_lsr_i_p", ":", "splitShift", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "case", "S2_asl_i_p_or", ":", "splitAslOr", "(", "MI", ",", "PairMap", ")", ";", "Split", "=", "true", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonSplitDouble1", "Func": "splitInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20009, "Length": 316, "Cover_Rate": 0.9002849002849003, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>DebugValueManager", "::", "<ISA_LIT>DebugValueManager", "(", "MachineInstr", "*", "Instr", ")", "{"], "ground_truth": ["Instr", "->", "collectDebugValues", "(", "DbgValues", ")", ";"], "File": "WebAssemblyDebugValueManager", "Func": "WebAssemblyDebugValueManager", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20010, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "Subtarget", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "int", "Align", "=", "-", "Subtarget", ".", "getStackAlignment", "(", ")", ".", "value", "(", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Align", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "saveLROnStack", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20011, "Length": 72, "Cover_Rate": 0.7128712871287128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn", "=", "emit_move_insn", "(", "r10", ",", "GEN_INT", "(", "amount", ")", ")", ";", "if", "(", "amount", "<", "<NUM_LIT>", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_add", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "r10", ")", ";", "if", "(", "amount", "<", "<NUM_LIT>", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "insn", "=", "emit_add", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "amount", ")", ")", ";"], "ground_truth": ["if", "(", "amount", "<", "<NUM_LIT>", ")", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";"], "File": "lm32", "Func": "stack_adjust", "Target": "lm32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20012, "Length": 79, "Cover_Rate": 0.6694915254237288, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint32_t", "ChildAI", ";", "if", "(", "IsPreserveDIAccessIndexCall", "(", "CI", ",", "CIKind", ",", "ChildMeta", ",", "ChildAI", ")", "&&", "IsValidAIChain", "(", "ParentMeta", ",", "ParentAI", ",", "ChildMeta", ")", ")", "{", "AIChain", "[", "CI", "]", "=", "std", "::", "make_pair", "(", "Parent", ",", "Kind", ")", ";", "traceAICall", "(", "CI", ",", "CIKind", ",", "ChildMeta", ",", "ChildAI", ")", ";", "}", "else", "{", "BaseAICalls", "[", "Parent", "]", "=", "Kind", ";", "}", "}", "else", "if", "(", "auto", "*", "GI", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "Inst", ")", ")", "{", "if", "(", "GI", "->", "hasAllZeroIndices", "(", ")", ")", "traceGEP", "(", "GI", ",", "Parent", ",", "Kind", ",", "ParentMeta", ",", "ParentAI", ")", ";", "else", "BaseAICalls", "[", "Parent", "]", "=", "Kind", ";", "}"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess19", "Func": "traceBitCast", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20013, "Length": 110, "Cover_Rate": 0.497737556561086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "vax_mode_dependent_address_p", "(", "const_rtx", "x", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "xfoo0", ",", "xfoo1", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", ")", "return", "false", ";", "xfoo0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "xfoo1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONST_INT_P", "(", "xfoo0", ")", "&&", "REG_P", "(", "xfoo1", ")", ")", "return", "false", ";", "if", "(", "CONST_INT_P", "(", "xfoo1", ")", "&&", "REG_P", "(", "xfoo0", ")", ")", "return", "false", ";", "if", "(", "!", "flag_pic", "&&", "CONSTANT_ADDRESS_P", "(", "xfoo0", ")", "&&", "REG_P", "(", "xfoo1", ")", ")", "return", "false", ";", "if", "(", "!", "flag_pic", "&&", "CONSTANT_ADDRESS_P", "(", "xfoo1", ")", "&&", "REG_P", "(", "xfoo0", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "vax", "Func": "vax_mode_dependent_address_p", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20014, "Length": 116, "Cover_Rate": 0.9914529914529915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";"], "ground_truth": ["addPass", "(", "createAMDGPUPromoteAlloca", "(", "ST", ")", ")", ";"], "File": "AMDGPUTargetMachine14", "Func": "addCodeGenPrepare", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20015, "Length": 22, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitImmediate", "(", "const", "MCOperand", "&", "DispOp", ",", "SMLoc", "Loc", ",", "unsigned", "Size", ",", "MCFixupKind", "FixupKind", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "int", "ImmOffset", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "nullptr", ";", "if", "(", "DispOp", ".", "isImm", "(", ")", ")", "{", "if", "(", "FixupKind", "!=", "FK_PCRel_1", "&&", "FixupKind", "!=", "FK_PCRel_2", "&&", "FixupKind", "!=", "FK_PCRel_4", ")", "{", "EmitConstant", "(", "DispOp", ".", "getImm", "(", ")", "+", "ImmOffset", ",", "Size", ",", "CurByte", ",", "OS", ")", ";", "return", ";", "}", "Expr", "=", "MCConstantExpr", "::", "create", "(", "DispOp", ".", "getImm", "(", ")", ",", "Ctx", ")", ";", "}", "else", "{", "Expr", "=", "DispOp", ".", "getExpr", "(", ")", ";", "}", "if", "(", "(", "FixupKind", "==", "FK_Data_4", "||", "FixupKind", "==", "FK_Data_8", "||", "FixupKind", "==", "MCFixupKind", "(", "<STR_LIT>", ")", ")", ")", "{", "GlobalOffsetTableExprKind", "Kind", "=", "StartsWithGlobalOffsetTable", "(", "Expr", ")", ";", "if", "(", "Kind", "!=", "GOT_None", ")", "{", "assert", "(", "ImmOffset", "==", "<NUM_LIT>", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "FixupKind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "Size", "==", "<NUM_LIT>", ")", ";", "FixupKind", "=", "MCFixupKind", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "Kind", "==", "GOT_Normal", ")", "ImmOffset", "=", "CurByte", ";", "}", "else", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", ")", "{", "if", "(", "HasSecRelSymbolRef", "(", "Expr", ")", ")", "{", "FixupKind", "=", "MCFixupKind", "(", "FK_SecRel_4", ")", ";", "}", "}", "else", "if", "(", "Expr", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Binary", ")", "{", "const", "MCBinaryExpr", "*", "Bin", "=", "static_cast", "<", "const", "MCBinaryExpr", "*", ">", "(", "Expr", ")", ";"], "ground_truth": ["if", "(", "HasSecRelSymbolRef", "(", "Bin", "->", "getLHS", "(", ")", ")", "||", "HasSecRelSymbolRef", "(", "Bin", "->", "getRHS", "(", ")", ")", ")", "{"], "File": "X86MCCodeEmitter51", "Func": "EmitImmediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20016, "Length": 280, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Ref", ".", "Def", ".", "DU", ";"], "ground_truth": ["}"], "File": "RDFGraph", "Func": "getReachedUse", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20017, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcmla_rot270_laneq_f16", "(", "float16x4_t", "__r", ",", "float16x4_t", "__a", ",", "float16x8_t", "__b", ",", "const", "int", "__index", ")", "{", "return", "__builtin_neon_vcmla_laneq270v4hf", "(", "__r", ",", "__a", ",", "__b", ",", "__index", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcmla_rot270_laneq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20018, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "isMetadata", "(", ")", ")", "{", "LoopMD", "=", "MI", "->", "getOperand", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ".", "getMetadata", "(", ")", ";", "}", "if", "(", "LoopMD", ")", "return", "getLoopTakenFromMetadata", "(", "LoopMD", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "TPCLatencyResolver", "Func": "isLoopTaken", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20019, "Length": 54, "Cover_Rate": 0.4778761061946903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "*", "Fast", "=", "!", "Subtarget", "->", "isMisaligned128StoreSlow", "(", ")", "||", "VT", ".", "getStoreSize", "(", ")", "!=", "<NUM_LIT>", "||", "Align", "<=", "<NUM_LIT>", "||", "VT", "==", "<STR_LIT>", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "allowsMisalignedMemoryAccesses", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20020, "Length": 31, "Cover_Rate": 0.4492753623188406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Match2", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "<NUM_LIT>", "]", ";", "if", "(", "Match3", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "<NUM_LIT>", "]", ";", "if", "(", "Match4", "==", "Match_Success", ")", "MatchChars", "[", "NumMatches", "++", "]", "=", "Suffixes", "[", "<NUM_LIT>", "]", ";", "SmallString", "<", "<NUM_LIT>", ">", "Msg", ";", "raw_svector_ostream", "OS", "(", "Msg", ")", ";", "OS", "<<", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumMatches", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumMatches", ")", "OS", "<<", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "<<", "Base", "<<", "MatchChars", "[", "i", "]", "<<", "<STR_LIT>", ";", "}", "OS", "<<", "<STR_LIT>", ";", "Error", "(", "IDLoc", ",", "OS", ".", "str", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "(", "Match1", "==", "Match_MnemonicFail", ")", "&&", "(", "Match2", "==", "Match_MnemonicFail", ")", "&&", "(", "Match3", "==", "Match_MnemonicFail", ")", "&&", "(", "Match4", "==", "Match_MnemonicFail", ")", ")", "{", "if", "(", "!", "WasOriginallyInvalidOperand", ")", "{", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "+", "Base", "+", "<STR_LIT>", ",", "Op", "->", "getLocRange", "(", ")", ")", ";", "}", "if", "(", "OrigErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "OrigErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "<ISA_LIT>Operand", "*", "Operand", "=", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "OrigErrorInfo", "]", ";", "if", "(", "Operand", "->", "getStartLoc", "(", ")", ".", "isValid", "(", ")", ")", "{", "SMRange", "OperandRange", "=", "Operand", "->", "getLocRange", "(", ")", ";", "return", "Error", "(", "Operand", "->", "getStartLoc", "(", ")", ",", "<STR_LIT>", ",", "OperandRange", ")", ";", "}", "}", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "(", "Match1", "==", "Match_MissingFeature", ")", "+", "(", "Match2", "==", "Match_MissingFeature", ")", "+", "(", "Match3", "==", "Match_MissingFeature", ")", "+", "(", "Match4", "==", "Match_MissingFeature", ")", "==", "<NUM_LIT>", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "(", "Match1", "==", "Match_InvalidOperand", ")", "+", "(", "Match2", "==", "Match_InvalidOperand", ")", "+", "(", "Match3", "==", "Match_InvalidOperand", ")", "+", "(", "Match4", "==", "Match_InvalidOperand", ")", "==", "<NUM_LIT>", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86AsmParser72", "Func": "MatchAndEmitInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20021, "Length": 366, "Cover_Rate": 0.3708206686930091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "isu7_0Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20022, "Length": 17, "Cover_Rate": 0.7391304347826086, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "assert", "(", "SrcAS", "!=", "DestAS", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "getPointerSize", "(", "SrcAS", ")", "!=", "getPointerSize", "(", "DestAS", ")", ")", "return", "false", ";"], "File": "X86TargetMachine114", "Func": "isNoopAddrSpaceCast", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20023, "Length": 37, "Cover_Rate": 0.7872340425531915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "FalseTy", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "FalseC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "False", ")", ";", "if", "(", "!", "FalseC", ")", "return", "SDValue", "(", ")", ";", "const", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "!", "FalseC", "->", "getZExtValue", "(", ")", ")", "{", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "True", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SetCC", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "SetCC", ".", "getValueType", "(", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SetCC", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "(", "CC", ",", "SetCC", ".", "getValueType", "(", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "FalseTy", ",", "SetCC", ",", "False", ",", "True", ")", ";"], "ground_truth": ["}"], "File": "MipsISelLowering107", "Func": "performSELECTCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20024, "Length": 142, "Cover_Rate": 0.31346578366445915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printS20ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNum", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "isImm", "(", ")", ")", "{", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["O", "<<", "Value", ";"], "File": "RISCVInstPrinter (2)", "Func": "printS20ImmOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20025, "Length": 63, "Cover_Rate": 0.84, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImmTy", "(", "ImmTyHwreg", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isHwreg", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20026, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Sm", "=", "decodeVFPRm", "(", "insn", ",", "true", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "Sm", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "Sm", "+", "<NUM_LIT>", ")", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "}", "else", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "<STR_LIT>", ",", "decodeVFPRm", "(", "insn", ",", "false", ")", ")", ")", ")", ";", "++", "OpIdx", ";", "}"], "ground_truth": ["return", "true", ";"], "File": "ARMDisassemblerCore", "Func": "DisassembleVFPConv3Frm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20027, "Length": 88, "Cover_Rate": 0.411214953271028, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addSImm7s8Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser2", "Func": "addSImm7s8Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20028, "Length": 43, "Cover_Rate": 0.6935483870967742, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86BaseInfo11", "Func": "isKMasked", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20029, "Length": 10, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_DIV", ":", "case", "TYPE_SDIV", ":", "case", "TYPE_DDIV", ":"], "ground_truth": ["case", "TYPE_VECDIV", ":"], "File": "rs6000", "Func": "rs6000_sched_can_speculate_insn", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20030, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "ConstMask", "=", "dyn_cast", "<", "ConstantDataVector", ">", "(", "Mask", ")", ";", "if", "(", "!", "ConstMask", ")", "return", "false", ";", "unsigned", "AddrSpace", "=", "cast", "<", "PointerType", ">", "(", "Ptr", "->", "getType", "(", ")", ")", "->", "getAddressSpace", "(", ")", ";", "PointerType", "*", "VecPtrTy", "=", "PointerType", "::", "get", "(", "Vec", "->", "getType", "(", ")", ",", "AddrSpace", ")", ";", "Value", "*", "PtrCast", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "Ptr", ",", "VecPtrTy", ",", "<STR_LIT>", ")", ";", "Constant", "*", "BoolMask", "=", "getNegativeIsTrueBoolVec", "(", "ConstMask", ")", ";"], "ground_truth": ["IC", ".", "Builder", ".", "CreateMaskedStore", "(", "Vec", ",", "PtrCast", ",", "Align", "(", "<NUM_LIT>", ")", ",", "BoolMask", ")", ";"], "File": "X86InstCombineIntrinsic5", "Func": "simplifyX86MaskedStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20031, "Length": 100, "Cover_Rate": 0.5154639175257731, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "SDWADstOperand", "::", "potentialToConvert", "(", "const", "<ISA_LIT>InstrInfo", "*", "TII", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "MachineInstr", "*", "ParentMI", "=", "getParentInst", "(", ")", ";", "MachineOperand", "*", "Replaced", "=", "getReplacedOperand", "(", ")", ";", "assert", "(", "Replaced", "->", "isReg", "(", ")", ")", ";", "for", "(", "MachineOperand", "&", "PotentialMO", ":", "MRI", "->", "def_operands", "(", "Replaced", "->", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "isSubregOf", "(", "*", "Replaced", ",", "PotentialMO", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "isSameBB", "(", "getParentInst", "(", ")", ",", "PotentialMO", ".", "getParent", "(", ")", ")", "||", "!", "isSameReg", "(", "*", "Replaced", ",", "PotentialMO", ")", ")", "return", "nullptr", ";", "for", "(", "MachineOperand", "&", "UseMO", ":", "MRI", "->", "use_operands", "(", "PotentialMO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "isSubregOf", "(", "UseMO", ",", "PotentialMO", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "&&", "UseMO", ".", "getParent", "(", ")", "!=", "ParentMI", ")", "{"], "ground_truth": ["return", "nullptr", ";"], "File": "SIPeepholeSDWA26", "Func": "potentialToConvert", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20032, "Length": 155, "Cover_Rate": 0.9171597633136095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmpgeq_v4si", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve2___arm_vcmpgeq_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20033, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Undef", "=", "B", ".", "buildUndef", "(", "SrcTy", ")", ";", "DupSrc", "=", "B", ".", "buildConcatVectors", "(", "SrcTy", ".", "changeElementCount", "(", "ElementCount", "::", "getFixed", "(", "<NUM_LIT>", ")", ")", ",", "{", "Src1Reg", ",", "Undef", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "B", ".", "buildInstr", "(", "MatchInfo", ".", "first", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "}", ",", "{", "DupSrc", ",", "Lane", "}", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64PostLegalizerLowering1", "Func": "applyDupLane", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20034, "Length": 83, "Cover_Rate": 0.35319148936170214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getCallEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "int", "OpNum", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{"], "ground_truth": ["return", "getPCRelEncoding", "(", "MI", ",", "OpNum", ",", "Fixups", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "RISCVMCCodeEmitter34", "Func": "getCallEncoding", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20035, "Length": 35, "Cover_Rate": 0.9210526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addPostRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>MemSelOptimizerPass", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PIC16TargetMachine1", "Func": "addPostRegAlloc", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20036, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "std", "::", "vector", "<", "IndexAndAttrSet", ">", "&", "getAttributeGroups", "(", ")", "const", "{"], "ground_truth": ["return", "AttributeGroups", ";"], "File": "DXILValueEnumerator", "Func": "getAttributeGroups", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20037, "Length": 16, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BBInfo", ".", "InQueue", "=", "false", ";", "VSETVLIInfo", "InInfo", ";", "if", "(", "MBB", ".", "pred_empty", "(", ")", ")", "{", "InInfo", ".", "setUnknown", "(", ")", ";", "}", "else", "{", "for", "(", "MachineBasicBlock", "*", "P", ":", "MBB", ".", "predecessors", "(", ")", ")", "InInfo", "=", "InInfo", ".", "intersect", "(", "BlockInfo", "[", "P", "->", "getNumber", "(", ")", "]", ".", "Exit", ")", ";", "}"], "ground_truth": ["if", "(", "!", "InInfo", ".", "isValid", "(", ")", ")", "return", ";"], "File": "RISCVInsertVSETVLI6", "Func": "computeIncomingVLVTYPE", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20038, "Length": 69, "Cover_Rate": 0.3209302325581395, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "LIFETIME_END", ")", "return", "false", ";"], "File": "HexagonEarlyIfConv1", "Func": "isSafeToSpeculate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20039, "Length": 26, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "RepeatedMask", ",", "DAG", ")", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "RepeatedMask", "[", "i", "]", ">=", "<NUM_LIT>", ")", "RepeatedMask", "[", "i", "]", "-=", "<NUM_LIT>", ";", "return", "lowerVectorShuffleWithSHUFPS", "(", "DL", ",", "<STR_LIT>", ",", "RepeatedMask", ",", "V1", ",", "V2", ",", "DAG", ")", ";", "}", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "SDValue", "VPermMask", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "VPermMask", "[", "i", "]", "=", "Mask", "[", "i", "]", "<", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ":", "DAG", ".", "getConstant", "(", "Mask", "[", "i", "]", ",", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering (2)4", "Func": "lowerV8F32VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20040, "Length": 249, "Cover_Rate": 0.36034732272069464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "aarch64_mangle_type", "(", "const_tree", "type", ")", "{", "if", "(", "lang_hooks", ".", "types_compatible_p", "(", "CONST_CAST_TREE", "(", "type", ")", ",", "va_list_type", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "&&", "TYPE_PRECISION", "(", "type", ")", "==", "<NUM_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "aarch643", "Func": "aarch64_mangle_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20041, "Length": 46, "Cover_Rate": 0.7076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_mov_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_movdqa32_512_mask", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_mov_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20042, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "e", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "(", "e", ")", ";"], "File": "SPIRVInstPrinter", "Func": "printKernelEnqueueFlags", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20043, "Length": 27, "Cover_Rate": 0.421875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCExpr", "::", "VariantKind", "Kind", "=", "(", "<ISA_LIT>MCExpr", "::", "VariantKind", ")", "MO", ".", "getTargetFlags", "(", ")", ";"], "ground_truth": ["const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "::", "create", "(", "Symbol", ",", "AP", ".", "OutContext", ")", ";"], "File": "VEMCInstLower2", "Func": "LowerSymbolOperand", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20044, "Length": 32, "Cover_Rate": 0.3855421686746988, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdup_lane_u64", "(", "uint64x1_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__aarch64_vdup_lane_u64", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_lane_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20045, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "set", "=", "nullptr", ";", "}", "uint8_t", "sew", "=", "get_sew", "(", "insn", "->", "rtl", "(", ")", ")", ";", "enum", "vlmul_type", "vlmul", "=", "get_vlmul", "(", "insn", "->", "rtl", "(", ")", ")", ";", "uint8_t", "ratio", "=", "get_attr_ratio", "(", "insn", "->", "rtl", "(", ")", ")", ";", "if", "(", "ratio", "==", "INVALID_ATTRIBUTE", ")", "ratio", "=", "calculate_ratio", "(", "sew", ",", "vlmul", ")", ";", "bool", "ta", "=", "tail_agnostic_p", "(", "insn", "->", "rtl", "(", ")", ")", ";", "bool", "ma", "=", "mask_agnostic_p", "(", "insn", "->", "rtl", "(", ")", ")", ";"], "ground_truth": ["int", "merge_op_idx", "=", "get_attr_merge_op_idx", "(", "insn", "->", "rtl", "(", ")", ")", ";"], "File": "riscv-vsetvl", "Func": "get_vl_vtype_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20046, "Length": 94, "Cover_Rate": 0.3671875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_expandsi512_maskz", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_maskz_expand_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20047, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "false", ",", "OSABI", ",", "ELF", "::", "EM_ARM", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "LEGELFObjectWriter", "Func": "LEGELFObjectWriter", "Target": "LEG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20048, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineInstr", "*", "cmpInst", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "reg", ")", ".", "addReg", "(", "getSlaveReg1", "(", "reg", ")", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "cmpInst", ")", ";", "MachineInstr", "*", "copyMoveM", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "reg", ")", ".", "addReg", "(", "getSlaveReg2", "(", "reg", ")", ")", ".", "addReg", "(", "reg", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "copyMoveM", ")", ";", "MachineInstr", "*", "copyMoveD", "=", "BuildMI", "(", "MF", ",", "DL3", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "getSlaveReg1", "(", "reg", ")", ")", ".", "addReg", "(", "getSlaveReg2", "(", "reg", ")", ")", ".", "addReg", "(", "getSlaveReg1", "(", "reg", ")", ")", ";", "lastCheck", "->", "insert", "(", "CI", ",", "copyMoveD", ")", ";"], "ground_truth": ["return", "NULL", ";"], "File": "NEMESIS", "Func": "insertVoting", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20049, "Length": 154, "Cover_Rate": 0.77, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";"], "ground_truth": ["}"], "File": "AVRAsmParser10", "Func": "isToken", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20050, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "POST_MODIFY", ")", "return", "(", "RTX_OK_FOR_BASE_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict", ")", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", ")", "return", "false", ";", "base", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "index", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "base", ")", ")", "return", "false", ";", "if", "(", "REG_P", "(", "index", ")", ")", "{", "if", "(", "!", "TARGET_AM33", ")", "return", "false", ";", "return", "(", "REGNO_GENERAL_P", "(", "REGNO", "(", "base", ")", ",", "strict", ")", "&&", "REGNO_GENERAL_P", "(", "REGNO", "(", "index", ")", ",", "strict", ")", ")", ";", "}", "if", "(", "!", "REGNO_STRICT_OK_FOR_BASE_P", "(", "REGNO", "(", "base", ")", ",", "strict", ")", ")", "return", "false", ";", "if", "(", "CONST_INT_P", "(", "index", ")", ")", "return", "IN_RANGE", "(", "INTVAL", "(", "index", ")", ",", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "index", ")", ")", "return", "!", "flag_pic", "||", "mn10300_legitimate_pic_operand_p", "(", "index", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "mn10300", "Func": "mn10300_legitimate_address_p", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20051, "Length": 174, "Cover_Rate": 0.6615969581749049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_movdquhi256_mask", "(", "(", "__v16hi", ")", "__A", ",", "(", "__v16hi", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_maskz_mov_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20052, "Length": 25, "Cover_Rate": 0.5319148936170213, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPCRel", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_PCRel_2", ":", "Type", "=", "ELF", "::", "R_TEERISC_32_PCREL", ";", "break", ";", "}"], "ground_truth": ["}", "else", "{"], "File": "TeeRISCELFObjectWriter", "Func": "GetRelocType", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20053, "Length": 39, "Cover_Rate": 0.3644859813084112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "<NUM_LIT>", "]", ".", "OperandType", "==", "MCOI", "::", "OPERAND_PCREL", ")", "{", "int64_t", "Imm", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Target", "=", "Addr", "+", "Size", "+", "Imm", ";", "return", "true", ";"], "ground_truth": ["}", "else", "{"], "File": "DLXMCTargetDesc", "Func": "evaluateBranch", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20054, "Length": 87, "Cover_Rate": 0.7310924369747899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>ebTargetMachine", ">", "A", "(", "The<ISA_LIT>64Target", ")", ";"], "ground_truth": ["RegisterTargetMachine", "<", "<ISA_LIT>elTargetMachine", ">", "B", "(", "The<ISA_LIT>64elTarget", ")", ";"], "File": "MipsTargetMachine11", "Func": "LLVMInitializeMipsTarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20055, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "ref", "=", "DF_REG_DEF_CHAIN", "(", "regno", ")", ";", "ref", ";", "ref", "=", "DF_REF_NEXT_REG", "(", "ref", ")", ")", "{", "rtx_insn", "*", "insn", "=", "DF_REF_INSN", "(", "ref", ")", ";", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "def_set", ")", ";", "rtx", "reg", "=", "DF_REF_REG", "(", "ref", ")", ";", "if", "(", "!", "MEM_P", "(", "src", ")", ")", "{", "replace_with_subreg_in_insn", "(", "insn", ",", "reg", ",", "reg", ")", ";", "bitmap_clear_bit", "(", "conv", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "if", "(", "scalar_copy", ")", "{", "start_sequence", "(", ")", ";", "if", "(", "TARGET_SSE4_1", ")", "{", "rtx", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "scopy", ",", "<NUM_LIT>", ")", ",", "gen_rtx_VEC_SELECT", "(", "SImode", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "reg", ",", "<NUM_LIT>", ")", ",", "tmp", ")", ")", ")", ";", "tmp", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const1_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "scopy", ",", "<NUM_LIT>", ")", ",", "gen_rtx_VEC_SELECT", "(", "SImode", ",", "gen_rtx_SUBREG", "(", "V4SImode", ",", "reg", ",", "<NUM_LIT>", ")", ",", "tmp", ")", ")", ")", ";", "}", "else", "if", "(", "TARGET_INTER_UNIT_MOVES_FROM_VEC", ")", "{", "rtx", "vcopy", "=", "gen_reg_rtx", "(", "V2DImode", ")", ";", "emit_move_insn", "(", "vcopy", ",", "gen_rtx_SUBREG", "(", "V2DImode", ",", "reg", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "scopy", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "vcopy", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "vcopy", ",", "gen_rtx_LSHIFTRT", "(", "V2DImode", ",", "vcopy", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "scopy", ",", "<NUM_LIT>", ")", ",", "gen_rtx_SUBREG", "(", "SImode", ",", "vcopy", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "rtx", "tmp", "=", "assign_386_stack_local", "(", "DImode", ",", "SLOT_STV_TEMP", ")", ";", "emit_move_insn", "(", "tmp", ",", "reg", ")", ";", "emit_move_insn", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "scopy", ",", "<NUM_LIT>", ")", ",", "adjust_address", "(", "tmp", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_SUBREG", "(", "SImode", ",", "scopy", ",", "<NUM_LIT>", ")", ",", "adjust_address", "(", "tmp", ",", "SImode", ",", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["rtx_insn", "*", "seq", "=", "get_insns", "(", ")", ";"], "File": "i3866", "Func": "convert_reg", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20056, "Length": 345, "Cover_Rate": 0.5827702702702703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getInstBundleLength", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Size", "=", "<NUM_LIT>", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ".", "getIterator", "(", ")", ";"], "ground_truth": ["MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", ".", "getParent", "(", ")", "->", "instr_end", "(", ")", ";"], "File": "AArch64InstrInfo105", "Func": "getInstBundleLength", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20057, "Length": 43, "Cover_Rate": 0.524390243902439, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AMDGPUDAGToDAGISel", "::", "AMDGPUDAGToDAGISel", "(", "TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", ",", "Subtarget", "(", "TM", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDILISelDAGToDAG", "Func": "AMDGPUDAGToDAGISel", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20058, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "F", ".", "getCallingConv", "(", ")", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "FuncOrigArgs", ";", "FuncOrigArgs", ".", "reserve", "(", "OrigArgs", ".", "size", "(", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigArgIndices", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "OrigArgs", ")", "{", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "Arg", ".", "Ty", ";", "FuncOrigArgs", ".", "push_back", "(", "Entry", ")", ";", "splitToValueTypes", "(", "Arg", ",", "i", ",", "ArgInfos", ",", "OrigArgIndices", ")", ";", "++", "i", ";", "}", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Outs", ";", "subTargetRegTypeForCallingConv", "(", "MIRBuilder", ",", "ArgInfos", ",", "OrigArgIndices", ",", "[", "&", "]", "(", "<STR_LIT>", "flags", ",", "EVT", "vt", ",", "EVT", "argvt", ",", "bool", "used", ",", "unsigned", "origIdx", ",", "unsigned", "partOffs", ")", "{", "Outs", ".", "emplace_back", "(", "flags", ",", "vt", ",", "argvt", ",", "used", ",", "origIdx", ",", "partOffs", ")", ";", "}", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "<ISA_LIT>CCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "CallConv", ")", ",", "<NUM_LIT>", ")", ";", "const", "char", "*", "Call", "=", "Callee", ".", "isSymbol", "(", ")", "?", "Callee", ".", "getSymbolName", "(", ")", ":", "nullptr", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ",", "FuncOrigArgs", ",", "Call", ")", ";", "setLocInfo", "(", "ArgLocs", ",", "Outs", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "MIB", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "ArgInfos", ")", ")", "{", "return", "false", ";", "}", "unsigned", "NextStackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlignment", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "NextStackOffset", "=", "alignTo", "(", "NextStackOffset", ",", "StackAlignment", ")", ";", "CallSeqStart", ".", "addImm", "(", "NextStackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "OrigRet", ".", "Reg", ")", "{", "ArgInfos", ".", "clear", "(", ")", ";"], "ground_truth": ["SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigRetIndices", ";"], "File": "MipsCallLowering5", "Func": "lowerCall", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20059, "Length": 362, "Cover_Rate": 0.45764854614412137, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "struct", "machine_function", "*", "mt_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "f", ";"], "ground_truth": ["f", "=", "ggc_alloc_cleared", "(", "sizeof", "(", "struct", "machine_function", ")", ")", ";"], "File": "mt", "Func": "mt_init_machine_status", "Target": "mt", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20060, "Length": 25, "Cover_Rate": 0.8620689655172413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}"], "ground_truth": ["}"], "File": "SparcISelLowering1", "Func": "LowerOperation", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20061, "Length": 60, "Cover_Rate": 0.3191489361702128, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "BasePtrVreg", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "BasePtrVreg", ";"], "ground_truth": ["}"], "File": "WebAssemblyMachineFunctionInfo (2)1", "Func": "getBasePointerVreg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20062, "Length": 14, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "finishStackBlock", "(", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "PendingMembers", ",", "MVT", "LocVT", ",", "<STR_LIT>", "&", "ArgFlags", ",", "CCState", "&", "State", ",", "Align", "SlotAlign", ")", "{", "unsigned", "Size", "=", "LocVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "const", "Align", "StackAlign", "=", "State", ".", "getMachineFunction", "(", ")", ".", "getDataLayout", "(", ")", ".", "getStackAlignment", "(", ")", ";", "const", "Align", "OrigAlign", "=", "ArgFlags", ".", "getNonZeroOrigAlign", "(", ")", ";"], "ground_truth": ["const", "Align", "Alignment", "=", "std", "::", "min", "(", "OrigAlign", ",", "StackAlign", ")", ";"], "File": "AArch64CallingConvention7", "Func": "finishStackBlock", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20063, "Length": 78, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "const", "DataLayout", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "unsigned", "I", "=", "Arg", ".", "getArgNo", "(", ")", ";", "Type", "*", "T", "=", "Arg", ".", "getType", "(", ")", ";", "auto", "TypeName", "=", "dyn_cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "<STR_LIT>", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "BaseTypeName", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "<STR_LIT>", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "ArgName", ";", "if", "(", "auto", "ArgNameMD", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", ")", ")", "ArgName", "=", "cast", "<", "MDString", ">", "(", "ArgNameMD", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "<STR_LIT>", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "auto", "AccQual", "=", "cast", "<", "MDString", ">", "(", "F", ".", "getMetadata", "(", "<STR_LIT>", ")", "->", "getOperand", "(", "I", ")", ")", "->", "getString", "(", ")", ";", "KernelArg", "::", "Kind", "Kind", ";", "if", "(", "TypeQual", ".", "find", "(", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", ")", "Kind", "=", "KernelArg", "::", "Pipe", ";", "else", "Kind", "=", "StringSwitch", "<", "KernelArg", "::", "Kind", ">", "(", "BaseTypeName", ")", ".", "Case", "(", "<STR_LIT>", ",", "KernelArg", "::", "Sampler", ")", ".", "Case", "(", "<STR_LIT>", ",", "KernelArg", "::", "Queue", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "KernelArg", "::", "Image", ")", ".", "Cases", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "KernelArg", "::", "Image", ")", ".", "Default", "(", "isa", "<", "PointerType", ">", "(", "T", ")", "?", "(", "T", "->", "getPointerAddressSpace", "(", ")", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "?", "KernelArg", "::", "DynamicSharedPointer", ":", "KernelArg", "::", "GlobalBuffer", ")", ":", "KernelArg", "::", "ByValue", ")", ";", "Kernel", ".", "Args", ".", "emplace_back", "(", "getRuntimeMDForKernelArg", "(", "DL", ",", "T", ",", "Kind", ",", "BaseTypeName", ",", "TypeName", ",", "ArgName", ",", "TypeQual", ",", "AccQual", ")", ")", ";", "}", "if", "(", "F", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "auto", "Int64T", "=", "Type", "::", "getInt64Ty", "(", "F", ".", "getContext", "(", ")", ")", ";", "Kernel", ".", "Args", ".", "emplace_back", "(", "getRuntimeMDForKernelArg", "(", "DL", ",", "Int64T", ",", "KernelArg", "::", "HiddenGlobalOffsetX", ")", ")", ";", "Kernel", ".", "Args", ".", "emplace_back", "(", "getRuntimeMDForKernelArg", "(", "DL", ",", "Int64T", ",", "KernelArg", "::", "HiddenGlobalOffsetY", ")", ")", ";", "Kernel", ".", "Args", ".", "emplace_back", "(", "getRuntimeMDForKernelArg", "(", "DL", ",", "Int64T", ",", "KernelArg", "::", "HiddenGlobalOffsetZ", ")", ")", ";"], "ground_truth": ["if", "(", "F", ".", "getParent", "(", ")", "->", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{"], "File": "AMDGPURuntimeMD", "Func": "getRuntimeMDForKernel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20064, "Length": 441, "Cover_Rate": 0.6024590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetObjectFile", "(", ")", ":", "TargetLoweringObjectFile", "(", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetObjectFile12", "Func": "NVPTXTargetObjectFile", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20065, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "FPS", "::", "handleOneArgFP", "(", "MachineBasicBlock", "::", "iterator", "&", "I", ")", "{", "MachineInstr", "*", "MI", "=", "I", ";", "unsigned", "NumOps", "=", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "assert", "(", "(", "NumOps", "==", "<STR_LIT>", "+", "<NUM_LIT>", "||", "NumOps", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "getFPReg", "(", "MI", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ")", ";", "bool", "KillsSrc", "=", "MI", "->", "killsRegister", "(", "<STR_LIT>", "+", "Reg", ")", ";", "if", "(", "KillsSrc", ")", "duplicatePendingSTBeforeKill", "(", "Reg", ",", "I", ")", ";", "if", "(", "!", "KillsSrc", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "duplicateToTop", "(", "Reg", ",", "getScratchReg", "(", ")", ",", "I", ")", ";", "}", "else", "{", "moveToTop", "(", "Reg", ",", "I", ")", ";", "}", "MI", "->", "RemoveOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "StackTop", "==", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "X86FloatingPoint1", "Func": "handleOneArgFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20066, "Length": 302, "Cover_Rate": 0.841225626740947, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "MachineOperand", "&", "Use", ":", "MRI", ".", "use_operands", "(", "Reg", ")", ")", "{", "if", "(", "&", "Use", "==", "&", "OneUse", ")", "continue", ";", "const", "MachineInstr", "*", "UseInst", "=", "Use", ".", "getParent", "(", ")", ";", "const", "MachineInstr", "*", "OneUseInst", "=", "OneUse", ".", "getParent", "(", ")", ";", "if", "(", "UseInst", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "PHI", ")", "{", "const", "MachineBasicBlock", "*", "Pred", "=", "UseInst", "->", "getOperand", "(", "&", "Use", "-", "&", "UseInst", "->", "getOperand", "(", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "if", "(", "!", "MDT", ".", "dominates", "(", "&", "MBB", ",", "Pred", ")", ")", "return", "false", ";", "}", "else", "if", "(", "UseInst", "==", "OneUseInst", ")", "{", "if", "(", "&", "OneUse", ">", "&", "Use", ")", "return", "false", ";", "}", "else", "{", "if", "(", "!", "MDT", ".", "dominates", "(", "OneUseInst", ",", "UseInst", ")", ")", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "WebAssemblyRegStackify21", "Func": "OneUseDominatesOtherUses", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20067, "Length": 143, "Cover_Rate": 0.8171428571428572, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "LHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "RHS", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "True", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "False", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "LSEL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "True", ".", "getValueType", "(", ")", ",", "LHS", ",", "True", ",", "False", ",", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "RSEL", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "True", ".", "getValueType", "(", ")", ",", "RHS", ",", "True", ",", "False", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "LSEL", ",", "RSEL", ")", ";"], "File": "MipsISelLowering32", "Func": "LowerANDOR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20068, "Length": 136, "Cover_Rate": 0.7351351351351352, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "dst_addr", ",", "src_addr", ";", "HOST_WIDE_INT", "size", ";", "int", "align", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "n_pieces", ";", "int", "piece", "=", "align", ";", "rtx", "store", "[", "<NUM_LIT>", "]", ";", "rtx", "tmpx", "[", "<NUM_LIT>", "]", ";", "int", "i", ";", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "false", ";", "size", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "align", ">=", "<NUM_LIT>", ")", "{", "if", "(", "TARGET_LL64", ")", "n_pieces", "=", "(", "size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "+", "(", "(", "size", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "+", "(", "size", "&", "<NUM_LIT>", ")", ";", "else", "n_pieces", "=", "(", "size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", "+", "(", "size", "&", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "align", "==", "<NUM_LIT>", ")", "n_pieces", "=", "(", "size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "n_pieces", "=", "size", ";", "if", "(", "n_pieces", ">=", "(", "unsigned", "int", ")", "(", "optimize_size", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "TARGET_LL64", "&&", "(", "piece", ">=", "<NUM_LIT>", ")", "&&", "(", "size", ">=", "<NUM_LIT>", ")", ")", "piece", "=", "<NUM_LIT>", ";", "else", "if", "(", "piece", ">", "<NUM_LIT>", ")", "piece", "=", "<NUM_LIT>", ";", "dst_addr", "=", "force_offsettable", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "size", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["src_addr", "=", "force_offsettable", "(", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "size", ",", "<NUM_LIT>", ")", ";"], "File": "arc7", "Func": "arc_expand_movmem", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20069, "Length": 239, "Cover_Rate": 0.4847870182555781, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fmaddsub_ps", "(", "__m128", "__A", ",", "__mmask8", "__U", ",", "__m128", "__B", ",", "__m128", "__C", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_vfmaddsubps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__C", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_fmaddsub_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20070, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FunctionInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "ARCMachineFunctionInfo", "Func": "anchor", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20071, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "attrs", "=", "aarch64_get_attributes", "(", "FLAG_NONE", ",", "d", "->", "mode", ")", ";", "tree", "fndecl", "=", "aarch64_general_add_builtin", "(", "d", "->", "name", ",", "ftype", ",", "d", "->", "fcode", ",", "attrs", ")", ";", "aarch64_builtin_decls", "[", "d", "->", "fcode", "]", "=", "fndecl", ";"], "ground_truth": ["}"], "File": "aarch64-builtins1", "Func": "aarch64_init_crc32_builtins", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20072, "Length": 40, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "any_of", "(", "MBB", ".", "liveins", "(", ")", ",", "[", "Reg", "]", "(", "MachineBasicBlock", "::", "RegisterMaskPair", "RegMask", ")", "{", "return", "RegMask", ".", "PhysReg", "==", "Reg", ";"], "ground_truth": ["}", ")", ";"], "File": "M68kFrameLowering", "Func": "isRegLiveIn", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20073, "Length": 31, "Cover_Rate": 0.7045454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "real_ldexp", "(", "&", "m", ",", "&", "r", ",", "point_pos", "-", "exponent", ")", ";", "wide_int", "w", "=", "real_to_integer", "(", "&", "m", ",", "&", "fail", ",", "HOST_BITS_PER_WIDE_INT", "*", "<NUM_LIT>", ")", ";", "mantissa", "=", "w", ".", "elt", "(", "<NUM_LIT>", ")", ";", "mant_hi", "=", "w", ".", "elt", "(", "<NUM_LIT>", ")", ";", "exponent", "-=", "<NUM_LIT>", ";", "if", "(", "!", "IN_RANGE", "(", "exponent", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mantissa", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "point_pos", "-=", "HOST_BITS_PER_WIDE_INT", ";", "mantissa", "=", "mant_hi", ";"], "ground_truth": ["mask", "=", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "(", "point_pos", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";"], "File": "csky", "Func": "fpuv3_const_double_rtx", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20074, "Length": 102, "Cover_Rate": 0.49514563106796117, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IsCap", "=", "false", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Func", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ra", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IsCap", "=", "false", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Func", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ra", "=", "<STR_LIT>", ";", "IsCap", "=", "false", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Func", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ra", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IsCap", "=", "false", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Func", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ra", "=", "<STR_LIT>", ";", "IsCap", "=", "true", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Func", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ra", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IsCap", "=", "true", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Func", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ra", "=", "<STR_LIT>", ";", "IsCap", "=", "true", ";", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Func", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Ra", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IsCap", "=", "true", ";", "}", "uint32_t", "Binary", ";", "assert", "(", "Func", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "CallExpr", "=", "Func", ".", "getExpr", "(", ")", ";"], "File": "RISCVMCCodeEmitter16", "Func": "expandFunctionCall", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20075, "Length": 276, "Cover_Rate": 0.4946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return", "result", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vmovl_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20076, "Length": 20, "Cover_Rate": 0.6896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "Comparison", "::", "LEs", ";", "break", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "Comparison", "::", "LEu", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "Comparison", "::", "GTu", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "Comparison", "::", "GTs", ";", "break", ";", "default", ":", "return", "(", "Comparison", "::", "Kind", ")", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "Cmp", ";"], "File": "HexagonHardwareLoops10", "Func": "getComparisonKind", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20077, "Length": 72, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printU4ImmOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printRowMask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20078, "Length": 14, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "andCC", "=", "false", ";", "if", "(", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "if", "(", "RHSC", "->", "isNullValue", "(", ")", "&&", "LHS", ".", "hasOneUse", "(", ")", "&&", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", ")", "{", "andCC", "=", "true", ";", "}", "}", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "bool", "Invert", "=", "false", ";", "bool", "Shift", "=", "false", ";", "bool", "Convert", "=", "true", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "TargetCC", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "Convert", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "andCC", ")", "{", "}", "else", "{", "Shift", "=", "true", ";", "Invert", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Shift", "=", "true", ";", "break", ";", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "Convert", ")", "{", "SDValue", "SR", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Flag", ")", ";", "if", "(", "Shift", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "if", "(", "Invert", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "return", "SR", ";", "}", "else", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "One", ")", ";", "Ops", ".", "push_back", "(", "Zero", ")", ";"], "ground_truth": ["Ops", ".", "push_back", "(", "TargetCC", ")", ";"], "File": "MSP430ISelLowering21", "Func": "LowerSETCC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20079, "Length": 369, "Cover_Rate": 0.7884615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{"], "ground_truth": ["TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";"], "File": "J2FrameLowering", "Func": "determineCalleeSaves", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20080, "Length": 30, "Cover_Rate": 0.6382978723404256, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_VIS", ")", "sparc_vis_init_builtins", "(", ")", ";"], "ground_truth": ["}"], "File": "sparc", "Func": "sparc_init_builtins", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20081, "Length": 9, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantFPSDNode", ">", "(", "Src", ")", "&&", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "Src", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "bitcastConstantFPToInt", "(", "cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ",", "dl", ",", "DCI", ".", "DAG", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering (2)2", "Func": "PerformBITCASTCombine", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20082, "Length": 67, "Cover_Rate": 0.7790697674418605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int32x2_t", ")", "__builtin_neon_vmvnv2si", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmvn_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20083, "Length": 10, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutRetAddr", "=", "getReturnAddressFrameIndex", "(", "DAG", ")", ";", "OutRetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "Chain", ",", "OutRetAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "SDValue", "(", "OutRetAddr", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "EmitTailCallLoadRetAddr", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20084, "Length": 47, "Cover_Rate": 0.5595238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "X", ";"], "File": "LC3MCTargetDesc", "Func": "createLC3MCRegisterInfo", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20085, "Length": 10, "Cover_Rate": 0.30303030303030304, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "RegSizeInBytes", "=", "Subtarget", ".", "getGPRSizeInBytes", "(", ")", ";", "unsigned", "Alignment", "=", "std", "::", "min", "(", "Flags", ".", "getByValAlign", "(", ")", ",", "RegSizeInBytes", ")", ";", "EVT", "PtrTy", "=", "getPointerTy", "(", ")", ",", "RegTy", "=", "<STR_LIT>", "(", "RegSizeInBytes", "*", "<NUM_LIT>", ")", ";", "unsigned", "NumRegs", "=", "LastReg", "-", "FirstReg", ";", "if", "(", "NumRegs", ")", "{", "const", "ArrayRef", "<", "MCPhysReg", ">", "ArgRegs", "=", "Subtarget", ".", "getABI", "(", ")", ".", "GetByValArgRegs", "(", ")", ";", "bool", "LeftoverBytes", "=", "(", "NumRegs", "*", "RegSizeInBytes", ">", "ByValSizeInBytes", ")", ";", "unsigned", "I", "=", "<NUM_LIT>", ";", "for", "(", ";", "I", "<", "NumRegs", "-", "LeftoverBytes", ";", "++", "I", ",", "OffsetInBytes", "+=", "RegSizeInBytes", ")", "{", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getLoad", "(", "RegTy", ",", "DL", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "ArgReg", "=", "ArgRegs", "[", "FirstReg", "+", "I", "]", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "ArgReg", ",", "LoadVal", ")", ")", ";", "}", "if", "(", "ByValSizeInBytes", "==", "OffsetInBytes", ")", "return", ";", "if", "(", "LeftoverBytes", ")", "{", "SDValue", "Val", ";", "for", "(", "unsigned", "LoadSizeInBytes", "=", "RegSizeInBytes", "/", "<NUM_LIT>", ",", "TotalBytesLoaded", "=", "<NUM_LIT>", ";", "OffsetInBytes", "<", "ByValSizeInBytes", ";", "LoadSizeInBytes", "/=", "<NUM_LIT>", ")", "{", "unsigned", "RemainingSizeInBytes", "=", "ByValSizeInBytes", "-", "OffsetInBytes", ";", "if", "(", "RemainingSizeInBytes", "<", "LoadSizeInBytes", ")", "continue", ";", "SDValue", "LoadPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "OffsetInBytes", ",", "PtrTy", ")", ")", ";", "SDValue", "LoadVal", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "Chain", ",", "LoadPtr", ",", "MachinePointerInfo", "(", ")", ",", "<STR_LIT>", "(", "LoadSizeInBytes", "*", "<NUM_LIT>", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "MemOpChains", ".", "push_back", "(", "LoadVal", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Shamt", ";", "if", "(", "isLittle", ")", "Shamt", "=", "TotalBytesLoaded", "*", "<NUM_LIT>", ";", "else", "Shamt", "=", "(", "RegSizeInBytes", "-", "(", "TotalBytesLoaded", "+", "LoadSizeInBytes", ")", ")", "*", "<NUM_LIT>", ";"], "ground_truth": ["SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "RegTy", ",", "LoadVal", ",", "DAG", ".", "getConstant", "(", "Shamt", ",", "<STR_LIT>", ")", ")", ";"], "File": "MipsISelLowering108", "Func": "passByValArg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20086, "Length": 373, "Cover_Rate": 0.5651515151515152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "REG_P", "(", "op", ")", ")", "return", "REGNO", "(", "op", ")", ";", "else", "if", "(", "SUBREG_P", "(", "op", ")", ")", "return", "subreg_regno", "(", "op", ")", ";"], "ground_truth": ["else", "gcc_unreachable", "(", ")", ";"], "File": "rs60006", "Func": "regno_or_subregno", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20087, "Length": 32, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setArgFlags", "(", "OrigArg", ",", "Idx", "+", "<NUM_LIT>", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "unsigned", ">", "Regs", ",", "ArrayRef", "<", "uint64_t", ">", "Offsets", ")", "{", "MIRBuilder", ".", "buildSequence", "(", "VRegs", "[", "Idx", "]", ",", "Regs", ",", "Offsets", ")", ";", "}", ")", ";", "Idx", "++", ";", "}", "MachineBasicBlock", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "CC_<ISA_LIT>", ",", "DL", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";"], "ground_truth": ["MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";"], "File": "X86CallLowering16", "Func": "lowerFormalArguments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20088, "Length": 126, "Cover_Rate": 0.5163934426229508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "parseEOL", "(", "<STR_LIT>", ")", ")", "return", "addErrorSuffix", "(", "<STR_LIT>", ")", ";", "return", "getTargetStreamer", "(", ")", ".", "emitFPOEndPrologue", "(", "L", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser (2)5", "Func": "parseDirectiveFPOEndPrologue", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20089, "Length": 34, "Cover_Rate": 0.7906976744186046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "instr_iterator", "CmpIt", "=", "CmpI", ",", "NextIt", "=", "std", "::", "next", "(", "CmpIt", ")", ";", "for", "(", "instr_iterator", "I", "=", "NextIt", ",", "E", "=", "BB", "->", "instr_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "In", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "In", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "In", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", ")", "{", "if", "(", "MO", ".", "getReg", "(", ")", "==", "PredR", ")", "return", "false", ";", "}", "}", "if", "(", "In", "==", "BumpI", ")", "{"], "ground_truth": ["instr_iterator", "After", "=", "BumpI", ";"], "File": "HexagonHardwareLoops", "Func": "orderBumpCompare", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20090, "Length": 121, "Cover_Rate": 0.45660377358490567, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DebugLoc", "&", "DbgLoc", "=", "I", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "getLoadStoreOp", "(", "DstTy", ",", "RegBank", ",", "TargetOpcode", "::", "G_LOAD", ",", "Alignment", ")", ";", "const", "ConstantFP", "*", "CFP", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", ";", "unsigned", "CPI", "=", "MF", ".", "getConstantPool", "(", ")", "->", "getConstantPoolIndex", "(", "CFP", ",", "Alignment", ".", "value", "(", ")", ")", ";", "MachineInstr", "*", "LoadInst", "=", "nullptr", ";", "unsigned", "char", "OpFlag", "=", "STI", ".", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", "&&", "STI", ".", "is64Bit", "(", ")", ")", "{", "Register", "AddrReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MF", ".", "getDataLayout", "(", ")", ".", "getPointerSize", "(", ")", ",", "Alignment", ")", ";", "LoadInst", "=", "addDirectMem", "(", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ",", "AddrReg", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "CM", "==", "CodeModel", "::", "Small", "||", "!", "STI", ".", "is64Bit", "(", ")", ")", "{", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", "||", "OpFlag", "==", "<STR_LIT>", ")", "{", "return", "false", ";", "}", "else", "if", "(", "STI", ".", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "<STR_LIT>", ";", "LoadInst", "=", "addConstantPoolReference", "(", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DstReg", ")", ",", "CPI", ",", "PICBase", ",", "OpFlag", ")", ";", "}", "else", "return", "false", ";"], "ground_truth": ["constrainSelectedInstRegOperands", "(", "*", "LoadInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "File": "X86InstructionSelector26", "Func": "materializeFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20091, "Length": 317, "Cover_Rate": 0.6951754385964912, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "<NUM_LIT>", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";"], "ground_truth": ["return", "PO", ";"], "File": "MipsConstantIslandPass", "Func": "postOffset", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20092, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "FMul", ")", "return", "true", ";", "if", "(", "!", "I", "->", "hasOneUse", "(", ")", ")", "return", "true", ";", "Instruction", "*", "User", "=", "I", "->", "user_back", "(", ")", ";", "assert", "(", "User", "&&", "<STR_LIT>", ")", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "FSub", "&&", "User", "->", "getOpcode", "(", ")", "!=", "Instruction", "::", "FAdd", ")", "return", "true", ";", "const", "TargetOptions", "&", "Options", "=", "getTargetMachine", "(", ")", ".", "Options", ";", "const", "Function", "*", "F", "=", "I", "->", "getFunction", "(", ")", ";"], "ground_truth": ["const", "DataLayout", "&", "DL", "=", "F", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";"], "File": "PPCISelLowering101", "Func": "isProfitableToHoist", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20093, "Length": 106, "Cover_Rate": 0.6127167630057804, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addSignedImmOperands", "(", "Inst", ",", "N", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "adds9ExtOperands", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20094, "Length": 8, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "}", "else", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "HasVRSAVESaveArea", "=", "true", ";", "}", "else", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "HasVRSaveArea", "=", "true", ";", "VRegs", ".", "push_back", "(", "CSI", "[", "i", "]", ")", ";", "if", "(", "Reg", "<", "MinVR", ")", "{", "MinVR", "=", "Reg", ";", "}", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "}", "<ISA_LIT>FunctionInfo", "*", "PFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "int64_t", "LowerBound", "=", "<NUM_LIT>", ";", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "GuaranteedTailCallOpt", "&&", "(", "TCSPDelta", "=", "PFI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "LowerBound", "=", "TCSPDelta", ";", "}", "if", "(", "HasFPSaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "FPRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "FPRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "FFI", "->", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "FFI", "->", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "MinFPR", ")", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "HasGPSaveArea", "=", "true", ";", "int", "FI", "=", "PFI", "->", "getFramePointerSaveIndex", "(", ")", ";", "assert", "(", "FI", "&&", "<STR_LIT>", ")", ";", "FFI", "->", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "FFI", "->", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "if", "(", "HasGPSaveArea", "||", "HasG8SaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "GPRegs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "GPRegs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "FFI", "->", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "FFI", "->", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "G8Regs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "FI", "=", "G8Regs", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "FFI", "->", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "FFI", "->", "getObjectOffset", "(", "FI", ")", ")", ";", "}", "unsigned", "MinReg", "=", "std", "::", "min", "<", "unsigned", ">", "(", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "MinGPR", ")", ",", "<ISA_LIT>RegisterInfo", "::", "getRegisterNumbering", "(", "MinG8R", ")", ")", ";", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "MinReg", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "else", "{", "LowerBound", "-=", "(", "<NUM_LIT>", "-", "MinReg", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "}", "}", "if", "(", "HasCRSaveArea", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", "->", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "->", "contains", "(", "Reg", ")", ")", "{", "int", "FI", "=", "CSI", "[", "i", "]", ".", "getFrameIdx", "(", ")", ";", "FFI", "->", "setObjectOffset", "(", "FI", ",", "LowerBound", "+", "FFI", "->", "getObjectOffset", "(", "FI", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCFrameInfo", "Func": "processFunctionBeforeFrameFinalized", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20095, "Length": 508, "Cover_Rate": 0.5110663983903421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opcode", "=", "MCBinaryExpr", "::", "Add", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Minus", ":", "Opcode", "=", "MCBinaryExpr", "::", "Sub", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Star", ":", "Opcode", "=", "MCBinaryExpr", "::", "Mul", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Pipe", ":", "Opcode", "=", "MCBinaryExpr", "::", "Or", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Amp", ":", "Opcode", "=", "MCBinaryExpr", "::", "And", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "LessLess", ":", "Opcode", "=", "MCBinaryExpr", "::", "Shl", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "GreaterGreater", ":", "Opcode", "=", "MCBinaryExpr", "::", "LShr", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Caret", ":", "Opcode", "=", "MCBinaryExpr", "::", "Xor", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Slash", ":", "Opcode", "=", "MCBinaryExpr", "::", "Div", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "case", "AsmToken", "::", "Percent", ":", "Opcode", "=", "MCBinaryExpr", "::", "Mod", ";", "Parser", ".", "Lex", "(", ")", ";", "break", ";", "default", ":", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCExpr", "*", "NextExpr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "NextExpr", ")", ")", "return", "MatchOperand_ParseFail", ";", "IdVal", "=", "MCBinaryExpr", "::", "create", "(", "Opcode", ",", "IdVal", ",", "NextExpr", ",", "getContext", "(", ")", ")", ";", "}", "assert", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "HadLParen", "=", "true", ";"], "ground_truth": ["}"], "File": "MipsAsmParser47", "Func": "parseMemOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20096, "Length": 270, "Cover_Rate": 0.313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "create<ISA_LIT>HardwareLoops", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine16", "Func": "addPreRegAlloc", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20097, "Length": 26, "Cover_Rate": 0.7878787878787878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "s390_label_align", "(", "LABEL", ")", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "\\", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "\\", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "\\", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "\\", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "\\", "}"], "ground_truth": ["do", "{", "\\", "char", "buf", "[", "<NUM_LIT>", "]", ";", "\\", "fputs", "(", "integer_asm_op", "(", "UNITS_PER_LONG", ",", "TRUE", ")", ",", "(", "FILE", ")", ")", ";", "\\", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "(", "VALUE", ")", ")", ";", "\\", "assemble_name", "(", "(", "FILE", ")", ",", "buf", ")", ";", "\\", "fputc", "(", "'\\n'", ",", "(", "FILE", ")", ")", ";", "\\", "}"], "File": "s3906", "Func": "s390_label_align", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20098, "Length": 144, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "record_cc_ref", "(", "rtx", "insn", ")", "{", "last_insn_set_cc_p", "=", "current_insn_set_cc_p", ";", "switch", "(", "get_attr_cond", "(", "insn", ")", ")", "{", "case", "COND_SET", ":", "case", "COND_SET_ZN", ":"], "ground_truth": ["case", "COND_SET_ZNC", ":"], "File": "arc3", "Func": "record_cc_ref", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20099, "Length": 29, "Cover_Rate": 0.4915254237288136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "llvm", "::", "cast", "<", "llvm", "::", "FixedVectorType", ">", "(", "Ty", ")", "->", "getElementType", "(", ")", ";"], "ground_truth": ["}"], "File": "VETargetTransformInfo", "Func": "getVectorElementType", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20100, "Length": 18, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcntq_s8", "(", "int8x16_t", "__a", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vcntv16qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcntq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20101, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "CCIdx", "=", "findCondCodeUseOperandIdxForBranchOrSelect", "(", "Instr", ")", ";"], "ground_truth": ["return", "CCIdx", ">=", "<NUM_LIT>", "?", "static_cast", "<", "<STR_LIT>", ">", "(", "Instr", ".", "getOperand", "(", "CCIdx", ")", ".", "getImm", "(", ")", ")", ":", "<STR_LIT>", ";"], "File": "AArch64InstrInfo105", "Func": "findCondCodeUsedByInstr", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20102, "Length": 32, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "Reserved", ".", "set", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "isV9", "(", ")", ")", "{", "for", "(", "unsigned", "n", "=", "<NUM_LIT>", ";", "n", "!=", "<NUM_LIT>", ";", "++", "n", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "<STR_LIT>", "+", "n", ",", "this", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "Reserved", ".", "set", "(", "*", "AI", ")", ";", "}"], "ground_truth": ["}"], "File": "SparcRegisterInfo30", "Func": "getReservedRegs", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20103, "Length": 131, "Cover_Rate": 0.6179245283018868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emit_pic_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "temp", "=", "reload_in_progress", "?", "operands", "[", "<NUM_LIT>", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "SYMBOLIC_CONST", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "else", "operands", "[", "<NUM_LIT>", "]", "=", "legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "pic_offset_table_rtx", ")", ";"], "ground_truth": ["}"], "File": "bfin2", "Func": "emit_pic_move", "Target": "bfin", "Target_Clf": "DSP", "Compiler_Type": "GCC", "Idx": 20104, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&", "PM", ",", "JITCodeEmitter", "&", "JCE", ")", "{", "PM", ".", "add", "(", "create<ISA_LIT>JITCodeEmitterPass", "(", "*", "this", ",", "JCE", ")", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MipsTargetMachine11", "Func": "addCodeEmitter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20105, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "assert", "(", "VecVT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ")", "return", "Res", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MVT", "EltVT", "=", "<STR_LIT>", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "Idx", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "MVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering154", "Func": "LowerEXTRACT_VECTOR_ELT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20106, "Length": 332, "Cover_Rate": 0.3816091954022989, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "HalfSize", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "int", "FstHalf", "=", "<NUM_LIT>", ",", "SndHalf", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "HalfSize", ";", "++", "i", ")", "{", "if", "(", "SVOp", "->", "getMaskElt", "(", "i", ")", ">", "<NUM_LIT>", ")", "{", "FstHalf", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", "/", "HalfSize", ";"], "ground_truth": ["break", ";"], "File": "X86ISelLowering191", "Func": "getShuffleVPERM2F128Immediate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20107, "Length": 60, "Cover_Rate": 0.40268456375838924, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetMachine64", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "NVPTXTargetMachine (2)", "Func": "anchor", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20108, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtarget", "(", ")", "{"], "ground_truth": ["return", "Subtarget", ";"], "File": "X86ISelLowering112", "Func": "getSubtarget", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20109, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "short", "<ISA_LIT>InstrInfo", "::", "changeAddrMode_io_abs", "(", "short", "Opc", ")", "const", "{"], "ground_truth": ["return", "Opc", ">=", "<NUM_LIT>", "?", "<STR_LIT>", "(", "Opc", ")", ":", "Opc", ";"], "File": "HexagonInstrInfo (2)2", "Func": "changeAddrMode_io_abs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20110, "Length": 22, "Cover_Rate": 0.88, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "addr1", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "reg1", "=", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ";", "offset1", "=", "INTVAL", "(", "XEXP", "(", "addr1", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "return", "<NUM_LIT>", ";", "if", "(", "REG_P", "(", "addr2", ")", ")", "{", "reg2", "=", "addr2", ";", "offset2", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr2", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "reg2", "=", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["offset2", "=", "INTVAL", "(", "XEXP", "(", "addr2", ",", "<NUM_LIT>", ")", ")", ";"], "File": "h8300", "Func": "byte_accesses_mergeable_p", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20111, "Length": 130, "Cover_Rate": 0.6046511627906976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "NumVecs", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "IsLoad", ")", "{", "switch", "(", "NumVecs", ")", "{", "case", "<NUM_LIT>", ":", "Is128BitVec", "?", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ":", "DecodeFPR64RegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Is128BitVec", "?", "DecodeQPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ":", "DecodeDPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Is128BitVec", "?", "DecodeQTripleRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ":", "DecodeDTripleRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Is128BitVec", "?", "DecodeQQuadRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ":", "DecodeDQuadRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ";", "break", ";", "}", "}", "DecodeGPR64xspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "DecodeGPR64xspRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "Rm", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "NumVecs", "*", "(", "Is128BitVec", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", ";", "else", "DecodeGPR64noxzrRegisterClass", "(", "Inst", ",", "Rm", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["if", "(", "!", "IsLoad", ")", "{"], "File": "AArch64Disassembler22", "Func": "DecodeVLDSTPostInstruction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20112, "Length": 211, "Cover_Rate": 0.4432773109243697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ",", "unsigned", "&", "MemBytes", ")", "const", "{"], "ground_truth": ["if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ",", "MemBytes", ")", ")", "if", "(", "MI", ".", "getOperand", "(", "<STR_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "isFrameOperand", "(", "MI", ",", "<NUM_LIT>", ",", "FrameIndex", ")", ")", "return", "MI", ".", "getOperand", "(", "<STR_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "X86InstrInfo (2)3", "Func": "isStoreToStackSlot", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20113, "Length": 69, "Cover_Rate": 0.8961038961038961, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "return", "(", "<STR_LIT>", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "&&", "usesVertexCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "||", "usesTextureCache", "(", "MI", ".", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo10", "Func": "usesTextureCache", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20114, "Length": 50, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "SDValue", "Chain", "=", "getFLUSHW", "(", "Op", ",", "DAG", ")", ";", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "depth", ";", "++", "i", ")", "{", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "Chain", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["return", "FrameAddr", ";"], "File": "SparcISelLowering1", "Func": "LowerFRAMEADDR", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20115, "Length": 97, "Cover_Rate": 0.485, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmladhq_s8", "(", "int8x16_t", "__inactive", ",", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vqrdmladhq_sv16qi", "(", "__inactive", ",", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vqrdmladhq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20116, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "DecodeUNPCKHPMask", "(", "unsigned", "NElts", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "ShuffleMask", ")", "{"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NElts", "/", "<NUM_LIT>", ";", "++", "i", ")", "{"], "File": "X86ShuffleDecode13", "Func": "DecodeUNPCKHPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20117, "Length": 32, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "Num", "=", "RegNo", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "OR1KAsmParser1", "Func": "createReg", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20118, "Length": 50, "Cover_Rate": 0.9259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "is", "(", "k_Token", ")", ";"], "ground_truth": ["}"], "File": "MOSAsmParser", "Func": "isToken", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20119, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TTIImpl", "(", "<ISA_LIT>TTIImpl", "&&", "Arg", ")", ":", "BaseT", "(", "std", "::", "move", "(", "static_cast", "<", "BaseT", "&", ">", "(", "Arg", ")", ")", ")", ",", "ST", "(", "std", "::", "move", "(", "Arg", ".", "ST", ")", ")", ",", "TLI", "(", "std", "::", "move", "(", "Arg", ".", "TLI", ")", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "AMDGPUTTIImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20120, "Length": 49, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Result", ";", "if", "(", "OpFlags", "==", "<STR_LIT>", "&&", "<STR_LIT>", "(", "Offset", ",", "M", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ",", "OpFlags", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "File": "X86ISelLowering170", "Func": "LowerGlobalAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20121, "Length": 100, "Cover_Rate": 0.33444816053511706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "SL", "(", "Op", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "SDValue", "K", "=", "DAG", ".", "getConstantFP", "(", "numbers", "::", "log2e", ",", "SL", ",", "VT", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Src", ",", "K", ",", "Op", "->", "getFlags", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Mul", ",", "Op", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering (2)1", "Func": "lowerFEXP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20122, "Length": 78, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasAtomics", ";"], "ground_truth": ["}"], "File": "WebAssemblySubtarget1", "Func": "hasAtomics", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20123, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodePC32DBLOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodePCDBLOperand", "<", "<NUM_LIT>", ">", "(", "Inst", ",", "Imm", ",", "Address", ",", "false", ",", "Decoder", ")", ";"], "File": "SystemZDisassembler12", "Func": "decodePC32DBLOperand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20124, "Length": 37, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addImplySP", "(", "Inst", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", ")", ")", ";"], "File": "RISCVDisassembler", "Func": "decodeUImmOperand", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20125, "Length": 21, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Target", "The<ISA_LIT>Target", ";"], "ground_truth": ["return", "The<ISA_LIT>Target", ";"], "File": "M88kTargetInfo", "Func": "getTheM88kTarget", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20126, "Length": 7, "Cover_Rate": 0.4375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "a", "<", "b", ")", "return", "<NUM_LIT>", ";", "else", "return", "a", "-", "b", ";"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis", "Func": "safeUIntDiff", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20127, "Length": 16, "Cover_Rate": 0.5517241379310345, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IntrinsicWithPred", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "IntrinsicWithPred", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".", "getRegisterInfo", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "SDNode", "*", "Arg", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TII", "->", "getRegClass", "(", "MCID", ",", "i", ",", "TRI", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", "||", "RC", "==", "<STR_LIT>", ")", "{", "Ops", ".", "push_back", "(", "SDValue", "(", "Arg", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "PdRs", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Arg", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "PdRs", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "RC", "==", "NULL", "&&", "(", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Arg", ")", "!=", "NULL", ")", ")", "{"], "File": "HexagonISelDAGToDAG42", "Func": "SelectIntrinsicWOChain", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20128, "Length": 173, "Cover_Rate": 0.5179640718562875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "Done", "&&", "MatchAddress", "(", "Addr", ",", "AM12", ",", "true", ")", ")", "return", "false", ";", "if", "(", "!", "Done", "&&", "!", "is12BitOnly", "&&", "!", "MatchAddress", "(", "Addr", ",", "AM20", ",", "false", ")", ")", "if", "(", "AM12", ".", "Disp", "==", "<NUM_LIT>", "&&", "AM20", ".", "Disp", "!=", "<NUM_LIT>", ")", "return", "false", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "AM12", ".", "dump", "(", ")", ")", ";", "EVT", "VT", "=", "Addr", ".", "getValueType", "(", ")", ";", "if", "(", "AM12", ".", "BaseType", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "AM12", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM12", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "assert", "(", "AM12", ".", "IndexReg", ".", "getNode", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["getAddressOperandsRI", "(", "AM12", ",", "Base", ",", "Disp", ")", ";"], "File": "SystemZISelDAGToDAG3", "Func": "SelectAddrRI12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20129, "Length": 139, "Cover_Rate": 0.4929078014184397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetMachO", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{"], "ground_truth": ["const", "Triple", "&", "TT", "=", "STI", ".", "getTargetTriple", "(", ")", ";"], "File": "ARMMCCodeEmitter11", "Func": "isTargetMachO", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20130, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Value", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "<STR_LIT>", ")", ";", "O", "<<", "Value", ";"], "ground_truth": ["}", "else", "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";"], "File": "RISCVInstPrinter (2)", "Func": "printU32ImmOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20131, "Length": 42, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitSymbolDesc", "(", "MCSymbol", "*", "Symbol", ",", "unsigned", "DescValue", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "emitSymbolDesc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20132, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Liveness", "(", "MachineRegisterInfo", "&", "mri", ",", "const", "DataFlowGraph", "&", "g", ")", ":", "DFG", "(", "g", ")", ",", "TRI", "(", "g", ".", "getTRI", "(", ")", ")", ",", "MDT", "(", "g", ".", "getDT", "(", ")", ")", ",", "MDF", "(", "g", ".", "getDF", "(", ")", ")", ",", "RAI", "(", "g", ".", "getRAI", "(", ")", ")", ",", "MRI", "(", "mri", ")", ",", "Empty", "(", ")", ",", "Trace", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "RDFLiveness2", "Func": "Liveness", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20133, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "VisitGlobalVariableForEmission", "(", "const", "GlobalVariable", "*", "GV", ",", "SmallVectorImpl", "<", "const", "GlobalVariable", "*", ">", "&", "Order", ",", "DenseSet", "<", "const", "GlobalVariable", "*", ">", "&", "Visited", ",", "DenseSet", "<", "const", "GlobalVariable", "*", ">", "&", "Visiting", ")", "{", "if", "(", "Visited", ".", "count", "(", "GV", ")", ")", "return", ";", "if", "(", "Visiting", ".", "count", "(", "GV", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "Visiting", ".", "insert", "(", "GV", ")", ";"], "ground_truth": ["DenseSet", "<", "const", "GlobalVariable", "*", ">", "Others", ";"], "File": "NVPTXAsmPrinter1", "Func": "VisitGlobalVariableForEmission", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20134, "Length": 76, "Cover_Rate": 0.4293785310734463, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint16_t", "first", "(", ")", "const", "{", "return", "B", ";"], "ground_truth": ["}"], "File": "BitTracker", "Func": "first", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20135, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedFrameSize", "(", "unsigned", "bytes", ")", "{", "CalleeSavedFrameSize", "=", "bytes", ";"], "ground_truth": ["}"], "File": "MSP430MachineFunctionInfo10", "Func": "setCalleeSavedFrameSize", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20136, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>ShrinkInstructions", "(", ")", ";"], "ground_truth": ["}"], "File": "SIShrinkInstructions (2)", "Func": "createSIShrinkInstructionsPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20137, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_ILP32", ")", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "IP1_REGNUM", "-", "R0_REGNUM", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "STATIC_CHAIN_REGNUM", "-", "R0_REGNUM", ")", ";", "}", "else", "{", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "IP1_REGNUM", "]", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ")", ";", "}", "asm_fprintf", "(", "f", ",", "<STR_LIT>", ",", "reg_names", "[", "IP1_REGNUM", "]", ")", ";", "assemble_aligned_integer", "(", "<NUM_LIT>", ",", "const0_rtx", ")", ";", "assemble_aligned_integer", "(", "POINTER_BYTES", ",", "const0_rtx", ")", ";"], "ground_truth": ["assemble_aligned_integer", "(", "POINTER_BYTES", ",", "const0_rtx", ")", ";"], "File": "aarch642", "Func": "aarch64_asm_trampoline_template", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20138, "Length": 88, "Cover_Rate": 0.8979591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>BaseRegisterInfo", "::"], "ground_truth": ["requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "File": "ARMBaseRegisterInfo", "Func": "requiresVirtualBaseRegisters", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20139, "Length": 12, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_bfcvtbf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "bf16_vcvth_bf16_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20140, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["return", "RC", ";"], "File": "AArch64RegisterInfo19", "Func": "getLargestLegalSuperClass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20141, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "StoreAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Frame", ",", "DAG", ".", "getIntPtrConstant", "(", "-", "TD", "->", "getPointerSize", "(", ")", ")", ")", ";", "StoreAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StoreAddr", ",", "Offset", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Handler", ",", "StoreAddr", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "StoreAddrReg", ",", "StoreAddr", ")", ";"], "File": "X86ISelLowering144", "Func": "LowerEH_RETURN", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20142, "Length": 89, "Cover_Rate": 0.36929460580912865, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tmp", "=", "peep2_find_free_register", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "DImode", ",", "&", "regset", ")", ";", "if", "(", "tmp", "!=", "NULL_RTX", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "tmp", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "tmp", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SET_HARD_REG_SET", "(", "regset", ")", ";", "CLEAR_HARD_REG_BIT", "(", "regset", ",", "regno", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "?", "regno", "+", "<NUM_LIT>", ":", "regno", "-", "<NUM_LIT>", ")", ";", "tmp", "=", "peep2_find_free_register", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "SImode", ",", "&", "regset", ")", ";", "if", "(", "tmp", "==", "NULL_RTX", ")", "return", "false", ";", "operands", "[", "regno", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "]", "=", "tmp", ";", "}", "}", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "NULL_RTX", ")", ";", "gcc_assert", "(", "operands", "[", "<NUM_LIT>", "]", "!=", "NULL_RTX", ")", ";", "gcc_assert", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "offsets", "[", "<NUM_LIT>", "]", ">", "offsets", "[", "<NUM_LIT>", "]", ")", "{", "gap", "=", "offsets", "[", "<NUM_LIT>", "]", "-", "offsets", "[", "<NUM_LIT>", "]", ";", "offset", "=", "offsets", "[", "<NUM_LIT>", "]", ";", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "align", "[", "<NUM_LIT>", "]", ",", "align", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "const_store", ")", "std", "::", "swap", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "gap", "=", "offsets", "[", "<NUM_LIT>", "]", "-", "offsets", "[", "<NUM_LIT>", "]", ";", "offset", "=", "offsets", "[", "<NUM_LIT>", "]", ";", "}", "if", "(", "gap", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "align_ok_ldrd_strd", "(", "align", "[", "<NUM_LIT>", "]", ",", "offset", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "operands_ok_ldrd_strd", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "base", ",", "offset", ",", "false", ",", "load", ")", ")", "return", "true", ";"], "File": "arm7", "Func": "gen_operands_ldrd_strd", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20143, "Length": 352, "Cover_Rate": 0.3268337975858867, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "parse_res", "=", "aarch64_parse_extension", "(", "str", ",", "&", "isa_flags", ")", ";", "if", "(", "parse_res", "==", "AARCH64_PARSE_OK", ")", "{", "aarch64_isa_flags", "=", "isa_flags", ";", "return", "true", ";", "}", "switch", "(", "parse_res", ")", "{", "case", "AARCH64_PARSE_MISSING_ARG", ":", "error", "(", "<STR_LIT>", ",", "pragma_or_attr", ",", "str", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_FEATURE", ":", "error", "(", "<STR_LIT>", ",", "pragma_or_attr", ",", "str", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "aarch643", "Func": "aarch64_handle_attr_isa_flags", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20144, "Length": 61, "Cover_Rate": 0.5258620689655172, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "SelectAddrImmShift", "(", "SDValue", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Base", ")", "{"], "ground_truth": ["return", "<ISA_LIT>Lowering", ".", "SelectAddressRegImmShift", "(", "N", ",", "Disp", ",", "Base", ",", "*", "CurDAG", ")", ";"], "File": "PPCISelDAGToDAG33", "Func": "SelectAddrImmShift", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20145, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSELECT_CC", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "True", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "False", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CC", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LHS", ",", "RHS", ",", "CC", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cond", ",", "True", ",", "False", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering71", "Func": "LowerSELECT_CC", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20146, "Length": 118, "Cover_Rate": 0.9516129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size_t", "<ISA_LIT>PrintfInfo", "::", "getNumOperands", "(", ")", "{"], "ground_truth": ["return", "mOperands", ".", "size", "(", ")", ";"], "File": "HSAILMachineFunctionInfo", "Func": "getNumOperands", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20147, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "c", "<", "<NUM_LIT>", ")", "c", "+=", "<NUM_LIT>", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "c", ")", ";"], "ground_truth": ["if", "(", "i", "<", "size", "-", "<NUM_LIT>", ")", "putc", "(", "','", ",", "file", ")", ";"], "File": "pdp113", "Func": "output_ascii", "Target": "pdp11", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20148, "Length": 34, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", ",", "*", "InFlag", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "TGA", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "PtrVT", ")", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering30", "Func": "GetDynamicTLSAddr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20149, "Length": 77, "Cover_Rate": 0.3452914798206278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_extracti32x8_epi32", "(", "__mmask8", "__U", ",", "__m512i", "__A", ",", "const", "int", "__imm", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_extracti32x8_mask", "(", "(", "__v16si", ")", "__A", ",", "__imm", ",", "(", "__v8si", ")", "_mm256_setzero_si256", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512dqintrin", "Func": "_mm512_maskz_extracti32x8_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20150, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_p8_bf16", "(", "bfloat16x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly8x16_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_p8_bf16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20151, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FreqMap", "::", "iterator", "it", "=", "BlockFrequencies", ".", "find", "(", "MBB", ")", ";", "if", "(", "it", "!=", "BlockFrequencies", ".", "end", "(", ")", ")", "{"], "ground_truth": ["return", "it", "->", "second", ";"], "File": "PatmosMachineFunctionInfo", "Func": "getFrequency", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20152, "Length": 28, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>FrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "&", "FrameLowering", ";"], "ground_truth": ["}"], "File": "M680x0Subtarget", "Func": "getFrameLowering", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20153, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsbciq", "(", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "unsigned", "*", "__carry_out", ")", "{"], "ground_truth": ["return", "__arm_vsbciq_u32", "(", "__a", ",", "__b", ",", "__carry_out", ")", ";"], "File": "arm", "Func": "mve___arm_vsbciq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20154, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DOTGraphTraits", "(", "bool", "isSimple", "=", "false", ")", ":", "DefaultDOTGraphTraits", "(", "isSimple", ")", "{"], "ground_truth": ["}"], "File": "X86LoadValueInjectionLoadHardening2", "Func": "DOTGraphTraits", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20155, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxBlockSize", ".", "z", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "x", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "y", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "z", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "x", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "y", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "MaxGridSize", ".", "z", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "Call", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Changed", "|=", "addRangeMetadata", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Call", ")", ";"], "ground_truth": ["break", ";"], "File": "NVVMIntrRange", "Func": "runOnFunction", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20156, "Length": 165, "Cover_Rate": 0.44594594594594594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "RECORD_TYPE", ")", "return", "false", ";", "const_tree", "last_field", "=", "NULL_TREE", ";", "for", "(", "const_tree", "f", "=", "TYPE_FIELDS", "(", "type", ")", ";", "f", ";", "f", "=", "TREE_CHAIN", "(", "f", ")", ")", "last_field", "=", "f", ";", "if", "(", "!", "last_field", ")", "return", "false", ";", "const_tree", "last_field_type", "=", "TREE_TYPE", "(", "last_field", ")", ";", "if", "(", "TREE_CODE", "(", "last_field_type", ")", "!=", "ARRAY_TYPE", ")", "return", "false", ";"], "ground_truth": ["return", "(", "!", "TYPE_DOMAIN", "(", "last_field_type", ")", "||", "!", "TYPE_MAX_VALUE", "(", "TYPE_DOMAIN", "(", "last_field_type", ")", ")", ")", ";"], "File": "nvptx", "Func": "flexible_array_member_type_p", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 20157, "Length": 86, "Cover_Rate": 0.9052631578947369, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "TARGET_POWERPC64", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "move_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "DImode", ";", "gen_func", ".", "mov", "=", "gen_movdi", ";", "if", "(", "offset", "==", "<NUM_LIT>", "&&", "align", "<", "<NUM_LIT>", ")", "{", "rtx", "addr", ";", "addr", "=", "XEXP", "(", "orig_dest", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "addr", "=", "copy_addr_to_reg", "(", "addr", ")", ";", "orig_dest", "=", "replace_equiv_address", "(", "orig_dest", ",", "addr", ")", ";", "}", "addr", "=", "XEXP", "(", "orig_src", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "addr", "=", "copy_addr_to_reg", "(", "addr", ")", ";", "orig_src", "=", "replace_equiv_address", "(", "orig_src", ",", "addr", ")", ";", "}", "}", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "move_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "SImode", ";", "gen_func", ".", "mov", "=", "gen_movsi", ";", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "move_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "HImode", ";", "gen_func", ".", "mov", "=", "gen_movhi", ";", "}", "else", "{", "move_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "QImode", ";", "gen_func", ".", "mov", "=", "gen_movqi", ";", "}", "src", "=", "adjust_address", "(", "orig_src", ",", "mode", ",", "offset", ")", ";", "dest", "=", "adjust_address", "(", "orig_dest", ",", "mode", ",", "offset", ")", ";", "if", "(", "mode", "!=", "BLKmode", ")", "{", "rtx", "tmp_reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "(", "*", "gen_func", ".", "mov", ")", "(", "tmp_reg", ",", "src", ")", ")", ";", "stores", "[", "num_reg", "++", "]", "=", "(", "*", "gen_func", ".", "mov", ")", "(", "dest", ",", "tmp_reg", ")", ";", "}", "if", "(", "mode", "==", "BLKmode", "||", "num_reg", ">=", "MAX_MOVE_REG", "||", "bytes", "==", "move_bytes", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "num_reg", ";", "i", "++", ")", "emit_insn", "(", "stores", "[", "i", "]", ")", ";", "num_reg", "=", "<NUM_LIT>", ";", "}", "if", "(", "mode", "==", "BLKmode", ")", "{", "if", "(", "!", "REG_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "src_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "src", "=", "replace_equiv_address", "(", "src", ",", "src_reg", ")", ";", "}", "set_mem_size", "(", "src", ",", "move_bytes", ")", ";", "if", "(", "!", "REG_P", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "dest_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["dest", "=", "replace_equiv_address", "(", "dest", ",", "dest_reg", ")", ";"], "File": "rs6000-string3", "Func": "expand_block_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20158, "Length": 475, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "StringRef", "TT", ",", "object", "::", "mach", "::", "CPUSubtype<ISA_LIT>", "st", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "TT", ")", ",", "Subtype", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "ARMAsmBackend24", "Func": "DarwinARMAsmBackend", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20159, "Length": 32, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "reg", ")", "{", "default", ":", "break", ";", "case", "AMDGPU", "::", "SCC", ":", "case", "AMDGPU", "::", "EXEC", ":", "case", "AMDGPU", "::", "M0", ":", "continue", ";", "}", "if", "(", "AMDGPU", "::", "SReg_32RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_32RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_64RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_64RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_96RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_128RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_128RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_256RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_256RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "SReg_512RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "AMDGPU", "::", "VReg_512RegClass", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "<NUM_LIT>", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "<NUM_LIT>", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "if", "(", "VCCUsed", ")", "MaxSGPR", "+=", "<NUM_LIT>", ";", "ProgInfo", ".", "NumVGPR", "=", "MaxVGPR", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxSGPR", ";", "ProgInfo", ".", "FloatMode", "=", "getFPMode", "(", "MF", ")", ";", "ProgInfo", ".", "IEEEMode", "=", "<NUM_LIT>", ";", "ProgInfo", ".", "DX10Clamp", "=", "<NUM_LIT>", ";"], "ground_truth": ["const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "File": "AMDGPUAsmPrinter95", "Func": "getSIProgramInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20160, "Length": 381, "Cover_Rate": 0.6523972602739726, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Num", ";", "if", "(", "F", ".", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "Num", ")", ")", "return", ";", "emit<ISA_LIT>Nops", "(", "*", "OutStreamer", ",", "Num", ",", "Subtarget", ")", ";", "return", ";", "}", "auto", "CurSled", "=", "OutContext", ".", "createTempSymbol", "(", "<STR_LIT>", ",", "true", ")", ";", "OutStreamer", "->", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSubtargetInfo", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitLabel", "(", "CurSled", ")", ";"], "File": "X86MCInstLower107", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20161, "Length": 69, "Cover_Rate": 0.4825174825174825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "<ISA_LIT>GenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "FrameLowering", "(", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "TVMSubtarget", "Func": "TVMSubtarget", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20162, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{", "Offset", "+=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MBB", ".", "erase", "(", "PI", ")", ";", "if", "(", "!", "doMergeWithPrevious", ")", "MBBI", "=", "NI", ";", "}", "else", "if", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "StackPtr", ")", "{"], "ground_truth": ["Offset", "-=", "PI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "File": "X86FrameLowering14", "Func": "mergeSPUpdates", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20163, "Length": 122, "Cover_Rate": 0.39869281045751637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering115", "Func": "supportPtrAuthBundles", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20164, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isLateInstrFeedsEarlyInstr", "(", "const", "MachineInstr", "&", "LRMI", ",", "const", "MachineInstr", "&", "ESMI", ")", "const", "{", "bool", "isLate", "=", "isLateResultInstr", "(", "LRMI", ")", ";", "bool", "isEarly", "=", "isEarlySourceInstr", "(", "ESMI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "isLate", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "LLVM_DEBUG", "(", "LRMI", ".", "dump", "(", ")", ")", ";"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "(", "isEarly", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";"], "File": "HexagonInstrInfo (2)2", "Func": "isLateInstrFeedsEarlyInstr", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20165, "Length": 76, "Cover_Rate": 0.6972477064220184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ExpandREAD_REGISTER", "(", "N", ",", "Results", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Res", "=", "ExpandBITCAST", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "Expand64BitShift", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "LowerREM", "(", "N", ",", "DAG", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "LowerDivRem", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "assert", "(", "Res", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Res", "=", "LowerSADDSUBSAT", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "Subtarget", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "ReplaceREADCYCLECOUNTER", "(", "N", ",", "Results", ",", "DAG", ",", "Subtarget", ")", ";", "return", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMISelLowering (2)6", "Func": "ReplaceNodeResults", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20166, "Length": 168, "Cover_Rate": 0.4897959183673469, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "-", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "fp16_vnegh_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20167, "Length": 5, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Streamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", "+", "String", ".", "lower", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["Streamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", ")", "+", "String", ".", "lower", "(", ")", ")", ";"], "File": "ARMAsmPrinter14", "Func": "EmitTextAttribute", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20168, "Length": 43, "Cover_Rate": 0.5443037974683544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "BaseReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ".", "getReg", "(", ")", ")", ")", "||", "(", "IndexReg", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ".", "getReg", "(", ")", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86CodeEmitter", "Func": "Is16BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20169, "Length": 57, "Cover_Rate": 0.5377358490566038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "UseStack", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumArgs", ";", ")", "{", "MVT", "VT", "=", "Args", "[", "i", "]", ".", "VT", ";", "unsigned", "ArgIndex", "=", "Args", "[", "i", "]", ".", "OrigArgIndex", ";", "unsigned", "TotalBytes", "=", "VT", ".", "getStoreSize", "(", ")", ";", "unsigned", "j", "=", "i", "+", "<NUM_LIT>", ";", "for", "(", ";", "j", "!=", "NumArgs", ";", "++", "j", ")", "{", "if", "(", "Args", "[", "j", "]", ".", "OrigArgIndex", "!=", "ArgIndex", ")", "break", ";", "TotalBytes", "+=", "Args", "[", "j", "]", ".", "VT", ".", "getStoreSize", "(", ")", ";", "}", "TotalBytes", "=", "alignTo", "(", "TotalBytes", ",", "<NUM_LIT>", ")", ";", "if", "(", "TotalBytes", "==", "<NUM_LIT>", ")", "continue", ";", "unsigned", "RegIdx", "=", "RegLastIdx", "+", "TotalBytes", ";", "RegLastIdx", "=", "RegIdx", ";", "if", "(", "RegIdx", ">=", "RegList8", ".", "size", "(", ")", ")", "{", "UseStack", "=", "true", ";", "}", "for", "(", ";", "i", "!=", "j", ";", "++", "i", ")", "{"], "ground_truth": ["MVT", "VT", "=", "Args", "[", "i", "]", ".", "VT", ";"], "File": "AVRISelLowering12", "Func": "analyzeArguments", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20170, "Length": 157, "Cover_Rate": 0.3488888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "if", "(", "mergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "false", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "Regs", ",", "TII", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "j", "=", "SIndex", ";", "j", "<", "i", ";", "++", "j", ")", "{", "MBB", ".", "erase", "(", "MemOps", "[", "j", "]", ".", "MBBI", ")", ";", "MemOps", "[", "j", "]", ".", "Merged", "=", "true", ";", "}", "}", "SmallVector", "<", "MachineBasicBlock", "::", "iterator", ",", "<NUM_LIT>", ">", "Merges2", "=", "MergeLDR_STR", "(", "MBB", ",", "i", ",", "Base", ",", "Opcode", ",", "Size", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "MemOps", ")", ";", "Merges", ".", "append", "(", "Merges2", ".", "begin", "(", ")", ",", "Merges2", ".", "end", "(", ")", ")", ";", "return", "Merges", ";", "}", "if", "(", "MemOps", "[", "i", "]", ".", "Position", ">", "Pos", ")", "{", "Pos", "=", "MemOps", "[", "i", "]", ".", "Position", ";", "Loc", "=", "MemOps", "[", "i", "]", ".", "MBBI", ";", "}", "}", "bool", "BaseKill", "=", "Loc", "->", "findRegisterUseOperandIdx", "(", "Base", ",", "true", ")", "!=", "-", "<NUM_LIT>", ";", "if", "(", "mergeOps", "(", "MBB", ",", "++", "Loc", ",", "SOffset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "Scratch", ",", "Regs", ",", "TII", ")", ")", "{", "Merges", ".", "push_back", "(", "prior", "(", "Loc", ")", ")", ";", "for", "(", "unsigned", "i", "=", "SIndex", ",", "e", "=", "MemOps", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MBB", ".", "erase", "(", "MemOps", "[", "i", "]", ".", "MBBI", ")", ";", "MemOps", "[", "i", "]", ".", "Merged", "=", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer27", "Func": "MergeLDR_STR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20171, "Length": 263, "Cover_Rate": 0.451114922813036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CopyGeneration", "(", "BitTracker", "&", "bt", ",", "const", "<ISA_LIT>InstrInfo", "&", "hii", ",", "MachineRegisterInfo", "&", "mri", ")", ":", "Transformation", "(", "true", ")", ",", "HII", "(", "hii", ")", ",", "MRI", "(", "mri", ")", ",", "BT", "(", "bt", ")", "{"], "ground_truth": ["}"], "File": "HexagonBitSimplify (2)", "Func": "CopyGeneration", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20172, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setCalleeSavedStackSize", "(", "unsigned", "Size", ")", "{", "CalleeSavedStackSize", "=", "Size", ";"], "ground_truth": ["}"], "File": "LoongArchMachineFunctionInfo", "Func": "setCalleeSavedStackSize", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20173, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "riscv_d_register_target_info", "(", "void", ")", "{"], "ground_truth": ["const", "struct", "d_target_info_spec", "handlers", "[", "]", "=", "{"], "File": "riscv-d", "Func": "riscv_d_register_target_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20174, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "ArchFS", "=", "Parse<ISA_LIT>Triple", "(", "TT", ",", "CPU", ")", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "ArchFS", "+", "<STR_LIT>", "+", "FS", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}"], "ground_truth": ["return", "create<ISA_LIT>MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "ArchFS", ")", ";"], "File": "M680x0MCTargetDesc", "Func": "createM680x0MCSubtargetInfo", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20175, "Length": 59, "Cover_Rate": 0.7662337662337663, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "NumDataVectors", "=", "<NUM_LIT>", ";", "NumPredicateVectors", "=", "Offset", ".", "getScalable", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "NumPredicateVectors", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "||", "NumPredicateVectors", "<", "-", "<NUM_LIT>", "||", "NumPredicateVectors", ">", "<NUM_LIT>", ")", "{", "NumDataVectors", "=", "NumPredicateVectors", "/", "<NUM_LIT>", ";"], "ground_truth": ["NumPredicateVectors", "-=", "NumDataVectors", "*", "<NUM_LIT>", ";"], "File": "AArch64InstrInfo105", "Func": "decomposeStackOffsetForFrameOffsets", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20176, "Length": 44, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_SDA_P", "(", "addr", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_TDA_P", "(", "addr", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "if", "(", "off_name", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "off_name", ")", ";", "output_addr_const", "(", "file", ",", "addr", ")", ";", "if", "(", "reg_name", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_name", ")", ";", "}", "break", ";", "case", "CONST", ":", "if", "(", "special_symbolref_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{", "rtx", "x", "=", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "const", "char", "*", "off_name", ";", "const", "char", "*", "reg_name", ";", "if", "(", "SYMBOL_REF_ZDA_P", "(", "x", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_SDA_P", "(", "x", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_TDA_P", "(", "x", ")", ")", "{", "off_name", "=", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "off_name", ")", ";", "output_addr_const", "(", "file", ",", "addr", ")", ";"], "ground_truth": ["fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_name", ")", ";"], "File": "v850", "Func": "v850_print_operand_address", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20177, "Length": 202, "Cover_Rate": 0.41649484536082476, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "RHSC", "=", "(", "int", ")", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "(", "RHSC", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "RHSC", "<", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "}"], "ground_truth": ["OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "<STR_LIT>", ")", ";"], "File": "ARMISelDAGToDAG21", "Func": "SelectT2AddrModeImm8", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20178, "Length": 105, "Cover_Rate": 0.5706521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "CPI", "=", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "std", "::", "vector", "<", "CPEntry", ">", "&", "CPEs", "=", "CPEntries", "[", "CPI", "]", ";", "for", "(", "CPEntry", "&", "CPE", ":", "CPEs", ")", "{", "if", "(", "CPE", ".", "CPEMI", "==", "CPEMI", ")", "continue", ";", "if", "(", "CPE", ".", "CPEMI", "==", "nullptr", ")", "continue", ";", "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPE", ".", "CPEMI", ",", "U", ".", "getLongFormMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", "<<", "CPE", ".", "CPI", "<<", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPE", ".", "CPEMI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "UserMI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "MO", ".", "setIndex", "(", "CPE", ".", "CPI", ")", ";", "break", ";", "}", "CPE", ".", "RefCount", "++", ";", "return", "decrementCPEReferenceCount", "(", "CPI", ",", "CPEMI", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}"], "ground_truth": ["}"], "File": "MipsConstantIslandPass (2)1", "Func": "findLongFormInRangeCPEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20179, "Length": 160, "Cover_Rate": 0.622568093385214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "string", "Name", "=", "Mang", "->", "getValueName", "(", "GV", ")", ";", "bool", "isExt", "=", "(", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "hasWeakLinkage", "(", ")", "||", "GV", "->", "hasLinkOnceLinkage", "(", ")", ")", ";", "if", "(", "isExt", "&&", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", ")", ";", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "else", "O", "<<", "Name", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "<STR_LIT>", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", ")", "ExtWeakSymbols", ".", "insert", "(", "GV", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "bool", "isCallOp", "=", "Modifier", "&&", "!", "strcmp", "(", "Modifier", ",", "<STR_LIT>", ")", ";", "std", "::", "string", "Name", "(", "TAI", "->", "getGlobalPrefix", "(", ")", ")", ";", "Name", "+=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", ")", "{", "printSuffixedName", "(", "Name", ",", "<STR_LIT>", ")", ";", "FnStubs", ".", "insert", "(", "Name", ")", ";", "}", "else", "O", "<<", "Name", ";", "if", "(", "isCallOp", "&&", "Subtarget", "->", "isTargetELF", "(", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "O", "<<", "<STR_LIT>", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "O", "<<", "TAI", "->", "getPrivateGlobalPrefix", "(", ")", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "'_'", "<<", "MO", ".", "getIndex", "(", ")", ";", "break", ";"], "ground_truth": ["default", ":"], "File": "ARMAsmPrinter31", "Func": "printOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20180, "Length": 296, "Cover_Rate": 0.6231578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "!", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64CollectLOH11", "Func": "isCandidateLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20181, "Length": 51, "Cover_Rate": 0.4857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Immediate", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "!", "matchVectorShuffleWithSHUFPD", "(", "VT", ",", "V1", ",", "V2", ",", "Immediate", ",", "Mask", ")", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering (2)8", "Func": "lowerVectorShuffleWithSHUFPD", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20182, "Length": 45, "Cover_Rate": 0.4017857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitEndOfAsmFile", "(", "M", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HSAILAsmPrinter", "Func": "doFinalization", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20183, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "lowerMUL_LOHI32", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "unsigned", "Extend", ",", "SDValue", "Op0", ",", "SDValue", "Op1", ",", "SDValue", "&", "Hi", ",", "SDValue", "&", "Lo", ")", "{", "Op0", "=", "DAG", ".", "getNode", "(", "Extend", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "Extend", ",", "DL", ",", "<STR_LIT>", ",", "Op1", ")", ";", "SDValue", "Mul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ",", "Op1", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Mul", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ")", ";"], "File": "SystemZISelLowering (2)2", "Func": "lowerMUL_LOHI32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20184, "Length": 120, "Cover_Rate": 0.759493670886076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__A", "=", "(", "__m64", ")", "__builtin_ia32_punpcklbw", "(", "(", "__v8qi", ")", "__A", ",", "__zero", ")", ";", "return", "_mm_cvtpu16_ps", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin4", "Func": "_mm_cvtpu8_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20185, "Length": 22, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SyncScope", "::", "ID", "getAgentS<ISA_LIT>D", "(", ")", "const", "{"], "ground_truth": ["return", "AgentS<ISA_LIT>D", ";"], "File": "AMDGPUMachineModuleInfo", "Func": "getAgentSSID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20186, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "union", "{", "int64x1x3_t", "__i", ";", "__builtin_neon_ei", "__o", ";", "}", "__rv", ";", "__rv", ".", "__o", "=", "__builtin_neon_vld3di", "(", "(", "const", "__builtin_neon_di", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld3_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20187, "Length": 30, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vtrn_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20188, "Length": 54, "Cover_Rate": 0.43548387096774194, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "IsVLIWEnabled", ";"], "ground_truth": ["}"], "File": "Tile64Subtarget", "Func": "isVLIWEnabled", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20189, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint32x4_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint32x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrev64q_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20190, "Length": 23, "Cover_Rate": 0.7931034482758621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineSDNode", "*", "Node", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "ResTy", ",", "ZReg", ",", "SubReg", ")", ";"], "ground_truth": ["return", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ";"], "File": "TPCISelLowering", "Func": "lowerUREM", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20191, "Length": 29, "Cover_Rate": 0.32222222222222224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "isZeroOrAllOnes", "(", "N2", ",", "AllOnes", ")", ")", "{", "Invert", "=", "true", ";", "OtherOp", "=", "N1", ";", "return", "true", ";", "}", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "if", "(", "AllOnes", ")", "return", "false", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "CC", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "CC", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "Invert", "=", "!", "AllOnes", ";", "if", "(", "AllOnes", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "else", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "OtherOp", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "else", "OtherOp", "=", "DAG", ".", "getConstant", "(", "APInt", "::", "getAllOnesValue", "(", "VT", ".", "getSizeInBits", "(", ")", ")", ",", "dl", ",", "VT", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering134", "Func": "isConditionalZeroOrAllOnes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20192, "Length": 155, "Cover_Rate": 0.5916030534351145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Desc", ".", "getSize", "(", ")", ";", "}", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "TM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "TM", ".", "getMCAsmInfo", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "SNESInstrInfo", "Func": "getInstSizeInBytes", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20193, "Length": 124, "Cover_Rate": 0.7560975609756098, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo34", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20194, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "KnownBits", "Known2", ";", "DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ",", "Depth", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["DAG", ".", "computeKnownBits", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known2", ",", "Depth", "+", "<NUM_LIT>", ")", ";"], "File": "RISCVISelLowering76", "Func": "computeKnownBitsForTargetNode", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20195, "Length": 39, "Cover_Rate": 0.3979591836734694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "HasAVX", "&&", "<STR_LIT>", ")", ";", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "HasAVX", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "MI", "->", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Expand2AddrUndef", "(", "MIB", ",", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstrInfo103", "Func": "expandPostRAPseudo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20196, "Length": 182, "Cover_Rate": 0.5852090032154341, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", ".", "isTargetIOS", "(", ")", "||", "STI", ".", "isTargetWatchOS", "(", ")", ")", "return", "true", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";"], "ground_truth": ["return", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "&&", "MFI", "->", "hasCalls", "(", ")", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ")", ";"], "File": "ARMFrameLowering (2)1", "Func": "hasFP", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20197, "Length": 98, "Cover_Rate": 0.98989898989899, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", ".", "getParent", "(", ")", "->", "succ_empty", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "const", "Module", "*", "M", "=", "MF", "->", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "assert", "(", "M", "&&", "<STR_LIT>", ")", ";", "Function", "*", "Callee", "=", "nullptr", ";", "for", "(", "const", "MachineOperand", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MOP", ".", "isSymbol", "(", ")", ")", "{", "Callee", "=", "M", "->", "getFunction", "(", "MOP", ".", "getSymbolName", "(", ")", ")", ";", "break", ";", "}", "else", "if", "(", "MOP", ".", "isGlobal", "(", ")", ")", "{", "Callee", "=", "M", "->", "getFunction", "(", "MOP", ".", "getGlobal", "(", ")", "->", "getGlobalIdentifier", "(", ")", ")", ";", "break", ";", "}", "}", "if", "(", "!", "Callee", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "Callee", "->", "isVarArg", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "for", "(", "Argument", "&", "Arg", ":", "Callee", "->", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "Arg", ".", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "isAggregateType", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "}", "if", "(", "Callee", "->", "doesNotAccessMemory", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "MachineFunction", "*", "CalleeMF", "=", "MF", "->", "getMMI", "(", ")", ".", "getMachineFunction", "(", "*", "Callee", ")", ";", "if", "(", "!", "CalleeMF", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "if", "(", "CalleeMF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getBytesInStackArgArea", "(", ")", "!=", "<NUM_LIT>", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";", "return", "MachineOutlinerInstrType", "::", "Legal", ";", "}"], "ground_truth": ["if", "(", "MI", ".", "isPosition", "(", ")", ")", "return", "MachineOutlinerInstrType", "::", "Illegal", ";"], "File": "AArch64InstrInfo47", "Func": "getOutliningType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20198, "Length": 293, "Cover_Rate": 0.4209770114942529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ",", "bool", "IsBigEndian", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", ",", "IsMicro<ISA_LIT>", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", ",", "IsBigEndian", "(", "IsBigEndian", ")", "{"], "ground_truth": ["}"], "File": "MipsDisassembler", "Func": "MipsDisassembler", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20199, "Length": 40, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FloatMCExpr", "(", "VariantKind", "_Kind", ",", "APFloat", "_Flt", ")", ":", "Kind", "(", "_Kind", ")", ",", "Flt", "(", "_Flt", ")", "{"], "ground_truth": ["}"], "File": "NVPTXMCExpr", "Func": "NVPTXFloatMCExpr", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20200, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "RI", ".", "getBoolRC", "(", ")", ")", ";", "MachineInstr", "*", "<ISA_LIT>IF", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "Branch", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MachineInstr", "*", "<ISA_LIT>END", "=", "BuildMI", "(", "*", "MF", ",", "Branch", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ")", ";", "IfEntry", "->", "erase", "(", "TI", ")", ";", "IfEntry", "->", "insert", "(", "IfEntry", "->", "end", "(", ")", ",", "<ISA_LIT>IF", ")", ";"], "ground_truth": ["IfEnd", "->", "insert", "(", "IfEnd", "->", "getFirstNonPHI", "(", ")", ",", "<ISA_LIT>END", ")", ";"], "File": "SIInstrInfo12", "Func": "convertNonUniformIfRegion", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20201, "Length": 116, "Cover_Rate": 0.5631067961165048, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Infos", "[", "<STR_LIT>", "]", "=", "vfprintf", ";"], "ground_truth": ["SCCInfo", "vfiprintf_r", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";"], "File": "PatmosStackCacheAnalysis", "Func": "appendDefaultConstraitns", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20202, "Length": 18, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "arm_init_acle_builtins", "(", "void", ")", "{", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_ACLE_PATTERN_START", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "acle_builtin_data", ")", ";", "i", "++", ",", "fcode", "++", ")", "{"], "File": "arm-builtins4", "Func": "arm_init_acle_builtins", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20203, "Length": 35, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cumulative_args_t", "dummy", "=", "pack_cumulative_args", "(", "NULL", ")", ";"], "ground_truth": ["return", "m32r_pass_by_reference", "(", "dummy", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "false", ")", ";"], "File": "m32r4", "Func": "m32r_return_in_memory", "Target": "m32r", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20204, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["return", "(", "__m64", ")", "res", ".", "as_m64", ";"], "File": "mmintrin4", "Func": "_mm_unpacklo_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20205, "Length": 92, "Cover_Rate": 0.42201834862385323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "add", "(", "create<ISA_LIT>DelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine61", "Func": "addPreEmitPass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20206, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "if", "(", "HasConditionalBranch", "(", "MI", ")", ")", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ",", "STI", ")", ";", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ",", "STI", ")", ";", "}", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMMCCodeEmitter1", "Func": "getARMBLTargetOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20207, "Length": 57, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo (2)", "Func": "getFrameRegister", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20208, "Length": 13, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "else", "if", "(", "(", "IMMOffset", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "SDLoc", "(", "CurDAG", "->", "getEntryNode", "(", ")", ")", ",", "AMDGPU", "::", "ZERO", ",", "<STR_LIT>", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "IMMOffset", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "Base", "=", "Addr", ";"], "ground_truth": ["Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "<STR_LIT>", ")", ";"], "File": "AMDGPUISelDAGToDAG72", "Func": "SelectADDRVTX_READ", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20209, "Length": 124, "Cover_Rate": 0.5961538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Hi", "=", "DAG", ".", "getBitcast", "(", "ByteVT", ",", "Hi", ")", ";", "if", "(", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "(", "!", "VT", ".", "is512BitVector", "(", ")", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "ByteVT", ",", "Lo", ",", "Hi", ",", "DAG", ".", "getTargetConstant", "(", "ByteRotation", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "ByteVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "int", "LoByteShift", "=", "<NUM_LIT>", "-", "ByteRotation", ";", "int", "HiByteShift", "=", "ByteRotation", ";", "SDValue", "LoShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Lo", ",", "DAG", ".", "getTargetConstant", "(", "LoByteShift", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "HiShift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Hi", ",", "DAG", ".", "getTargetConstant", "(", "HiByteShift", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "LoShift", ",", "HiShift", ")", ")", ";"], "File": "X86ISelLowering (2)5", "Func": "lowerShuffleAsByteRotate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20210, "Length": 197, "Cover_Rate": 0.5969696969696969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "inline", "void", "vec_st", "(", "vec_float4", "a", ",", "int", "b", ",", "vec_float4", "*", "c", ")", "{"], "ground_truth": ["*", "(", "(", "vec_float4", "*", ")", "(", "(", "unsigned", "char", "*", ")", "(", "c", ")", "+", "b", ")", ")", "=", "a", ";"], "File": "vmx2spu", "Func": "vec_st", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20211, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFStreamer", "*", "create<ISA_LIT>NaClELFStreamer", "(", "MCContext", "&", "Context", ",", "MCAsmBackend", "&", "TAB", ",", "raw_pwrite_stream", "&", "OS", ",", "MCCodeEmitter", "*", "Emitter", ",", "bool", "RelaxAll", ")", "{"], "ground_truth": ["<ISA_LIT>NaClELFStreamer", "*", "S", "=", "new", "<ISA_LIT>NaClELFStreamer", "(", "Context", ",", "TAB", ",", "OS", ",", "Emitter", ")", ";"], "File": "MipsNaClELFStreamer10", "Func": "createMipsNaClELFStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20212, "Length": 40, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStack", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "int64_t", "Offset", ")", "const", "{", "DebugLoc", "DL", ";", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOStore", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SICInstrInfo", "Func": "storeRegToStack", "Target": "SIC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20213, "Length": 111, "Cover_Rate": 0.9736842105263158, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "InsertPos", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", "->", "end", "(", ")", ")", "{", "if", "(", "AfterSet", ".", "count", "(", "&", "*", "InsertPos", ")", ")", "{", "for", "(", "auto", "Pos", "=", "InsertPos", ",", "E", "=", "MBB", "->", "end", "(", ")", ";", "Pos", "!=", "E", ";", "++", "Pos", ")", "assert", "(", "!", "BeforeSet", ".", "count", "(", "&", "*", "Pos", ")", ")", ";", "break", ";", "}"], "ground_truth": ["++", "InsertPos", ";"], "File": "WebAssemblyCFGStackify (2)2", "Func": "getLatestInsertPos", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20214, "Length": 73, "Cover_Rate": 0.6460176991150443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "GEN_FCN", "(", "icode", ")", "(", "ops", "[", "<NUM_LIT>", "]", ",", "from", ")", ")", ";", "}", "else", "emit_insn", "(", "gen_extend_insn", "(", "ops", "[", "<NUM_LIT>", "]", ",", "from", ",", "mode", ",", "imode", ",", "<NUM_LIT>", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "(", "reload_in_progress", "|", "reload_completed", ")", "==", "<NUM_LIT>", "&&", "!", "register_operand", "(", "ops", "[", "<NUM_LIT>", "]", ",", "mode", ")", "&&", "!", "register_operand", "(", "ops", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "{", "rtx", "temp", "=", "force_reg", "(", "mode", ",", "ops", "[", "<NUM_LIT>", "]", ")", ";", "emit_move_insn", "(", "ops", "[", "<NUM_LIT>", "]", ",", "temp", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "reload_in_progress", "||", "reload_completed", ")", "{", "if", "(", "CONSTANT_P", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", "return", "spu_split_immediate", "(", "ops", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "GET_CODE", "(", "ops", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "val", "=", "trunc_int_for_mode", "(", "INTVAL", "(", "ops", "[", "<NUM_LIT>", "]", ")", ",", "mode", ")", ";", "if", "(", "val", "!=", "INTVAL", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", "{", "emit_move_insn", "(", "ops", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "val", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "MEM_P", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "MEM_ADDR_SPACE", "(", "ops", "[", "<NUM_LIT>", "]", ")", ")", "ops", "[", "<NUM_LIT>", "]", "=", "expand_ea_mem", "(", "ops", "[", "<NUM_LIT>", "]", ",", "true", ")", ";", "return", "spu_split_store", "(", "ops", ")", ";"], "ground_truth": ["}"], "File": "spu3", "Func": "spu_expand_mov", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20215, "Length": 231, "Cover_Rate": 0.4714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ExplicitlyBranchesTo", "(", "Pred", ",", "&", "MBB", ")", ")", "IsBranchedTo", "=", "true", ";", "}", "if", "(", "!", "Header", ")", "return", ";", "if", "(", "!", "IsBranchedTo", ")", "return", ";", "assert", "(", "&", "MBB", "!=", "&", "MF", ".", "front", "(", ")", "&&", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "LayoutPred", "=", "&", "*", "prev", "(", "MachineFunction", "::", "iterator", "(", "&", "MBB", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "(", "LayoutPred", ")", ",", "E", "(", "Header", ")", ";", "I", "!=", "E", ";", "--", "I", ")", "{", "if", "(", "MachineBasicBlock", "*", "ScopeTop", "=", "ScopeTops", "[", "I", "->", "getNumber", "(", ")", "]", ")", "{", "if", "(", "ScopeTop", "->", "getNumber", "(", ")", ">", "Header", "->", "getNumber", "(", ")", ")", "{", "I", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "ScopeTop", ")", ")", ";", "}", "else", "{", "Header", "=", "ScopeTop", ";", "break", ";", "}", "}", "}", "for", "(", "MachineLoop", "*", "Loop", "=", "MLI", ".", "getLoopFor", "(", "LayoutPred", ")", ";"], "ground_truth": ["Loop", "&&", "Loop", "->", "contains", "(", "LayoutPred", ")", ";", "Loop", "=", "Loop", "->", "getParentLoop", "(", ")", ")", "if", "(", "Loop", "&&", "LoopBottom", "(", "Loop", ")", "==", "LayoutPred", "&&", "Loop", "->", "contains", "(", "Header", ")", ")", "return", ";"], "File": "WebAssemblyCFGStackify30", "Func": "PlaceBlockMarker", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20216, "Length": 189, "Cover_Rate": 0.35526315789473684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "original_class", "==", "limiting_class", ")", "return", "original_class", ";", "cc", "=", "reg_class_contents", "[", "original_class", "]", ";", "AND_HARD_REG_SET", "(", "cc", ",", "reg_class_contents", "[", "limiting_class", "]", ")", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "LIM_REG_CLASSES", ";", "i", "++", ")", "{"], "File": "m32c3", "Func": "reduce_class", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20217, "Length": 40, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx_insn", "*", "insns", ";", "rtx", "dest", ";", "start_sequence", "(", ")", ";", "m68k_libcall_value_in_a0_p", "=", "true", ";", "a0", "=", "emit_library_call_value", "(", "m68k_get_m68k_read_tp", "(", ")", ",", "NULL_RTX", ",", "LCT_PURE", ",", "Pmode", ",", "<NUM_LIT>", ")", ";", "m68k_libcall_value_in_a0_p", "=", "false", ";", "insns", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "eqv", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const1_rtx", ")", ",", "UNSPEC_RELOC32", ")", ";", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";"], "ground_truth": ["emit_libcall_block", "(", "insns", ",", "dest", ",", "a0", ",", "eqv", ")", ";"], "File": "m68k4", "Func": "m68k_call_m68k_read_tp", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20218, "Length": 87, "Cover_Rate": 0.8365384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerLOADi1", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDNode", "*", "Node", "=", "Op", ".", "getNode", "(", ")", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Node", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "assert", "(", "LD", "->", "getExtensionType", "(", ")", "==", "<STR_LIT>", ")", ";", "assert", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "newLD", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "LD", "->", "getChain", "(", ")", ",", "LD", "->", "getBasePtr", "(", ")", ",", "LD", "->", "getPointerInfo", "(", ")", ",", "LD", "->", "isVolatile", "(", ")", ",", "LD", "->", "isNonTemporal", "(", ")", ",", "LD", "->", "isInvariant", "(", ")", ",", "LD", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "newLD", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "result", ",", "LD", "->", "getChain", "(", ")", "}", ";"], "File": "NVPTXISelLowering22", "Func": "LowerLOADi1", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20219, "Length": 152, "Cover_Rate": 0.8685714285714285, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_pfacc", "(", "(", "__v2sf", ")", "__A", ",", "(", "__v2sf", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "mm3dnow", "Func": "_m_pfacc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20220, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallSetVector", "<", "MachineLoop", "*", ",", "<NUM_LIT>", ">", "OnStack", ";", "OnStack", ".", "insert", "(", "nullptr", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "assert", "(", "MBB", ".", "getNumber", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineLoop", "*", "Loop", "=", "MLI", ".", "getLoopFor", "(", "&", "MBB", ")", ";", "if", "(", "Loop", "&&", "&", "MBB", "==", "Loop", "->", "getHeader", "(", ")", ")", "{", "for", "(", "auto", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "assert", "(", "(", "Pred", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", "||", "Loop", "->", "contains", "(", "Pred", ")", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "OnStack", ".", "insert", "(", "Loop", ")", "&&", "<STR_LIT>", ")", ";", "}", "else", "{", "for", "(", "auto", "Pred", ":", "MBB", ".", "predecessors", "(", ")", ")", "assert", "(", "Pred", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "OnStack", ".", "count", "(", "MLI", ".", "getLoopFor", "(", "&", "MBB", ")", ")", "&&", "<STR_LIT>", ")", ";", "}", "while", "(", "OnStack", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "&", "MBB", "==", "LoopBottom", "(", "OnStack", ".", "back", "(", ")", ")", ")", "OnStack", ".", "pop_back", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyCFGStackify (3)", "Func": "SortBlocks", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20221, "Length": 192, "Cover_Rate": 0.39751552795031053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Mods", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "MI", "=", "getDefIgnoringCopies", "(", "Src", ",", "*", "MRI", ")", ";", "if", "(", "MI", "&&", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";"], "File": "AMDGPUInstructionSelector56", "Func": "selectVOP3ModsImpl", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20222, "Length": 43, "Cover_Rate": 0.344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Lo", "=", "Imm", "&", "<NUM_LIT>", ";", "unsigned", "Hi", "=", "(", "Imm", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "auto", "getI32Imm", "=", "[", "CurDAG", ",", "dl", "]", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", ")", "{", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "getI32Imm", "(", "Lo", ")", ")", ";", "}", "else", "if", "(", "Lo", ")", "{", "unsigned", "OpC", "=", "Hi", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "OpC", ",", "dl", ",", "<STR_LIT>", ",", "getI32Imm", "(", "Hi", ")", ")", ";", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "getI32Imm", "(", "Lo", ")", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCISelDAGToDAG67", "Func": "getInt64Direct", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20223, "Length": 136, "Cover_Rate": 0.3300970873786408, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isABI_O32", "(", ")", "&&", "InMicro<ISA_LIT>Mode", ")", "report_fatal_error", "(", "<STR_LIT>", ",", "false", ")", ";", "if", "(", "UseIndirectJumpsHazard", ")", "{", "if", "(", "InMicro<ISA_LIT>Mode", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "!", "has<ISA_LIT>32r2", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "has<ISA_LIT>32r6", "(", ")", ")", "{", "StringRef", "ISA", "=", "has<ISA_LIT>64r6", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "assert", "(", "isFP64bit", "(", ")", ")", ";", "assert", "(", "isNaN2008", "(", ")", ")", ";", "if", "(", "hasDSP", "(", ")", ")", "report_fatal_error", "(", "ISA", "+", "<STR_LIT>", ",", "false", ")", ";", "}", "if", "(", "NoABICalls", "&&", "TM", ".", "isPositionIndependent", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "if", "(", "isABI_N64", "(", ")", "&&", "!", "TM", ".", "isPositionIndependent", "(", ")", "&&", "!", "hasSym32", "(", ")", ")", "NoABICalls", "=", "true", ";", "UseSmallSection", "=", "GPOpt", ";", "if", "(", "!", "NoABICalls", "&&", "GPOpt", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "UseSmallSection", "=", "false", ";", "}", "if", "(", "hasDSPR2", "(", ")", "&&", "!", "DspWarningPrinted", ")", "{", "if", "(", "has<ISA_LIT>64", "(", ")", "&&", "!", "has<ISA_LIT>64r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "else", "if", "(", "has<ISA_LIT>32", "(", ")", "&&", "!", "has<ISA_LIT>32r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "}", "else", "if", "(", "hasDSP", "(", ")", "&&", "!", "DspWarningPrinted", ")", "{", "if", "(", "has<ISA_LIT>64", "(", ")", "&&", "!", "has<ISA_LIT>64r2", "(", ")", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";", "DspWarningPrinted", "=", "true", ";", "}", "else", "if", "(", "has<ISA_LIT>32", "(", ")", "&&", "!", "has<ISA_LIT>32r2", "(", ")", ")", "{"], "ground_truth": ["errs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ";"], "File": "MipsSubtarget47", "Func": "MipsSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20224, "Length": 272, "Cover_Rate": 0.327710843373494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pmovzxbw256", "(", "(", "__v16qi", ")", "__X", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_cvtepu8_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20225, "Length": 13, "Cover_Rate": 0.40625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "op", ")", ";", "int", "count", ";", "if", "(", "val", "<", "<NUM_LIT>", ")", "{", "count", "=", "exact_log2", "(", "-", "val", ")", ";"], "ground_truth": ["if", "(", "count", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "File": "mn10300", "Func": "mn10300_split_and_operand_count", "Target": "mn10300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20226, "Length": 35, "Cover_Rate": 0.33980582524271846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallInst", "*", "CreateCallEx", "(", "IRB", "&", "B", ",", "Value", "*", "Callee", ",", "Value", "*", "Arg", ",", "const", "Twine", "&", "Name", "=", "<STR_LIT>", ")", "{", "CallInst", "*", "R", "=", "B", ".", "CreateCall", "(", "Callee", ",", "Arg", ",", "Name", ")", ";"], "ground_truth": ["if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPULibCalls10", "Func": "CreateCallEx", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20227, "Length": 64, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "switch", "(", "Op", ".", "getReg", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "break", ";", "default", ":", "O", "<<", "getRegisterName", "(", "Op", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";"], "ground_truth": ["}", "else", "if", "(", "Op", ".", "isFPImm", "(", ")", ")", "{"], "File": "AMDGPUInstPrinter1", "Func": "printOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20228, "Length": 81, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitIndirectGuardCall", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "int", "I", ",", "MCInst", "Saved", "[", "]", ",", "MCStreamer", "&", "Out", ")", "{", "assert", "(", "I", "==", "<NUM_LIT>", "&&", "(", "<STR_LIT>", "==", "Saved", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "Pred", "=", "Saved", "[", "<NUM_LIT>", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";"], "ground_truth": ["Out", ".", "EmitBundleLock", "(", "true", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitIndirectGuardCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20229, "Length": 85, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "(", "Value", "%", "Angle", "==", "Remainder", "&&", "Value", "<=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)2", "Func": "isComplexRotation", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20230, "Length": 56, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isPostIncrement", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MID", "=", "MI", ".", "getDesc", "(", ")", ";"], "ground_truth": ["const", "uint64_t", "F", "=", "MID", ".", "TSFlags", ";"], "File": "ARCInstrInfo1", "Func": "isPostIncrement", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20231, "Length": 31, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "DummyInt", ";", "unsigned", "DummyUnsigned", ";", "return", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "isREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isEXTMask", "(", "M", ",", "VT", ",", "DummyBool", ",", "DummyUnsigned", ")", "||", "isTRNMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isUZPMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isZIPMask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isTRN_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isUZP_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isZIP_v_undef_Mask", "(", "M", ",", "VT", ",", "DummyUnsigned", ")", "||", "isINSMask", "(", "M", ",", "VT", ".", "getVectorNumElements", "(", ")", ",", "DummyBool", ",", "DummyInt", ")", "||", "isConcatMask", "(", "M", ",", "VT", ",", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering87", "Func": "isShuffleMaskLegal", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20232, "Length": 145, "Cover_Rate": 0.6682027649769585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasMVEFloatOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "BV", ")", ";", "EVT", "VT", "=", "BV", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0", "=", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "Op1", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "LowerBuildVectorOfFPTrunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20233, "Length": 232, "Cover_Rate": 0.4904862579281184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", ")", ";", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerCopyToReg", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerAccessVectorElement", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerIntrinsic", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerShift", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT_SAT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerLoad", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerStore", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "WebAssemblyISelLowering15", "Func": "LowerOperation", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20234, "Length": 178, "Cover_Rate": 0.4635416666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "PhysReg", "==", "<STR_LIT>", "||", "PhysReg", "==", "<STR_LIT>", "||", "PhysReg", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsRegisterInfo35", "Func": "isConstantPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20235, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__attribute__", "(", "(", "__always_inline__", ",", "__gnu_inline__", ",", "__artificial__", ")", ")", "__ignore_saturation", "(", "void", ")", "{"], "ground_truth": ["}"], "File": "arm", "Func": "acle___ignore_saturation", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20236, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSPVFP", "=", "<STR_LIT>", ".", "contains", "(", "RegD", ")", ";", "RegD", "=", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "RegD", ")", ";"], "ground_truth": ["if", "(", "!", "isSPVFP", ")", "Binary", "|=", "RegD", "<<", "<STR_LIT>", ";"], "File": "ARMCodeEmitter13", "Func": "encodeVFPRd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20237, "Length": 34, "Cover_Rate": 0.3177570093457944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SramEccSetting", "=", "NewSramEccSetting", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "setSramEccSetting", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20238, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "buffer", ";", "if", "(", "!", "fseek", "(", "stream", ",", "<NUM_LIT>", ",", "SEEK_END", ")", ")", "{", "long", "s", "=", "ftell", "(", "stream", ")", ";", "if", "(", "s", ">=", "<NUM_LIT>", ")", "alloc", "=", "s", "+", "<NUM_LIT>", ";", "fseek", "(", "stream", ",", "<NUM_LIT>", ",", "SEEK_SET", ")", ";", "}", "buffer", "=", "XNEWVEC", "(", "char", ",", "alloc", ")", ";", "for", "(", ";", ";", ")", "{", "size_t", "n", "=", "fread", "(", "buffer", "+", "base", ",", "<NUM_LIT>", ",", "alloc", "-", "base", "-", "<NUM_LIT>", ",", "stream", ")", ";", "if", "(", "!", "n", ")", "break", ";", "base", "+=", "n", ";", "if", "(", "base", "+", "<NUM_LIT>", "==", "alloc", ")", "{", "alloc", "*=", "<NUM_LIT>", ";", "buffer", "=", "XRESIZEVEC", "(", "char", ",", "buffer", ",", "alloc", ")", ";", "}"], "ground_truth": ["}"], "File": "mkoffload2", "Func": "read_file", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 20239, "Length": 119, "Cover_Rate": 0.7880794701986755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "first", "&&", "MEM_P", "(", "rtl", ")", "&&", "GET_CODE", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "old_referenced", "=", "SYMBOL_REF_FLAGS", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", "&", "SYMBOL_FLAG_REFERENCED", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "TEXT_SPACE_P", "(", "decl", ")", ")", "{", "SYMBOL_REF_FLAG", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", ")", "pa_encode_label", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "pa", "Func": "pa_encode_section_info", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20240, "Length": 87, "Cover_Rate": 0.7016129032258065, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCInstrInfo", "(", "X", ")", ";"], "File": "VideocoreMCTargetDesc", "Func": "createVideocoreMCInstrInfo", "Target": "Videocore", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20241, "Length": 14, "Cover_Rate": 0.56, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "return", "<NUM_LIT>", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86FixupLEAs12", "Func": "postRAConvertToLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20242, "Length": 92, "Cover_Rate": 0.3194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZfh", "(", ")", "const", "{"], "ground_truth": ["return", "HasStdExtZfh", ";"], "File": "RISCVSubtarget", "Func": "hasStdExtZfh", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20243, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "unsigned", "Elem", "=", "encodeNeonVMOVImmediate", "(", "Value", "&", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Elem", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmParser103", "Func": "addNEONvmovi32ReplicateOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20244, "Length": 72, "Cover_Rate": 0.6206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcmulq_x_f16", "(", "float16x8_t", "__a", ",", "float16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vcmulq_m_fv8hf", "(", "__arm_vuninitializedq_f16", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vcmulq_x_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20245, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "ResVT", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Conversion", ".", "getValueType", "(", ")", "!=", "ExpectedConversionType", ")", "return", "SDValue", "(", ")", ";", "auto", "Source", "=", "Conversion", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Source", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "IsZeroSplat", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "ExpectedConversionType", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Op", "=", "GetWasmConversionOp", "(", "ConversionOp", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ",", "SDLoc", "(", "N", ")", ",", "ResVT", ",", "Source", ")", ";", "}", "EVT", "ResVT", ";", "auto", "ConversionOp", "=", "N", "->", "getOpcode", "(", ")", ";", "switch", "(", "ConversionOp", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ResVT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ResVT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "ResVT", ")", "return", "SDValue", "(", ")", ";"], "File": "WebAssemblyISelLowering15", "Func": "performVectorTruncZeroCombine", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20246, "Length": 183, "Cover_Rate": 0.34593572778827975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MipsPreLegalizerCombiner (2)", "Func": "getPassName", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20247, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_dpbusds_epi32", "(", "__m512i", "__A", ",", "__m512i", "__B", ",", "__m512i", "__C", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_vpdpbusds_v16si", "(", "(", "__v16si", ")", "__A", ",", "(", "__v16si", ")", "__B", ",", "(", "__v16si", ")", "__C", ")", ";"], "ground_truth": ["}"], "File": "avx512vnniintrin", "Func": "_mm512_dpbusds_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20248, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", "startswith", "(", "<STR_LIT>", ")", ")", "return", "parseAddrAsciz", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MOSAsmParser", "Func": "ParseDirective", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20249, "Length": 32, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getMemBase", "(", ")", "->", "getGPR32Reg", "(", ")", ")", ")", ";", "const", "MCExpr", "*", "Expr", "=", "getMemOff", "(", ")", ";", "addExpr", "(", "Inst", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser1", "Func": "addMemOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20250, "Length": 44, "Cover_Rate": 0.7857142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_cvttps_epi32", "(", "__m512i", "__W", ",", "__mmask16", "__U", ",", "__m512", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_cvttps2dq512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16si", ")", "__W", ",", "(", "__mmask16", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_cvttps_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20251, "Length": 49, "Cover_Rate": 0.98, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Value", ")", "return", ";", "unsigned", "TargetSize", "=", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetSize", ";", "unsigned", "TargetOffset", "=", "getFixupKindInfo", "(", "Kind", ")", ".", "TargetOffset", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "(", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "unsigned", "FullSize", "=", "(", "TargetOffset", "+", "TargetSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "uint64_t", "CurVal", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{"], "ground_truth": ["unsigned", "Idx", "=", "(", "FullSize", "-", "<NUM_LIT>", "-", "i", ")", ";"], "File": "PatmosAsmBackend1", "Func": "applyFixup", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20252, "Length": 91, "Cover_Rate": 0.34210526315789475, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isHardwareLoop", "(", "const", "MachineInstr", "*", "MI", ")", "{"], "ground_truth": ["return", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ";"], "File": "HexagonFixupHwLoops", "Func": "isHardwareLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20253, "Length": 27, "Cover_Rate": 0.84375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Position", "!=", "MBB", ".", "end", "(", ")", ")", "{", "DL", "=", "Position", "->", "getDebugLoc", "(", ")", ";", "}", "if", "(", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "RegisterClass", ")", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "Position", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestinationRegister", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "LPAC", "::", "ADD", ")", ";"], "ground_truth": ["}"], "File": "LanaiInstrInfo13", "Func": "loadRegFromStackSlot", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20254, "Length": 71, "Cover_Rate": 0.6513761467889908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["while", "(", "MI", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "MI", ".", "RemoveOperand", "(", "<NUM_LIT>", ")", ";"], "File": "HexagonConstPropagation", "Func": "replaceWithNop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20255, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512", ")", "__builtin_ia32_unpckhps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__W", ",", "(", "__mmask16", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_unpackhi_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20256, "Length": 28, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "hasDelaySlot", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "D", "=", "MBB", ".", "end", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "J", "=", "I", ";", "if", "(", "!", "MBDisableDelaySlotFiller", ")", "D", "=", "findDelayInstr", "(", "MBB", ",", "I", ")", ";", "++", "FilledSlots", ";", "Changed", "=", "true", ";", "if", "(", "D", "==", "MBB", ".", "end", "(", ")", ")", "BuildMI", "(", "MBB", ",", "++", "J", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "else", "MBB", ".", "splice", "(", "++", "J", ",", "&", "MBB", ",", "D", ")", ";"], "ground_truth": ["}"], "File": "MBlazeDelaySlotFiller2", "Func": "runOnMachineBasicBlock", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20257, "Length": 118, "Cover_Rate": 0.8489208633093526, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "case", "<STR_LIT>", ":", "expandRetRA", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "false", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["expandBuildPairF64", "(", "MBB", ",", "MI", ",", "false", ")", ";"], "File": "MipsSEInstrInfo8", "Func": "expandPostRAPseudo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20258, "Length": 119, "Cover_Rate": 0.4343065693430657, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "GlobalBaseReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "<ISA_LIT>FI", "->", "setGlobalBaseReg", "(", "GlobalBaseReg", ")", ";", "return", "GlobalBaseReg", ";"], "ground_truth": ["}"], "File": "MBlazeInstrInfo2", "Func": "getGlobalBaseReg", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20259, "Length": 69, "Cover_Rate": 0.46621621621621623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initializeWinEHStatePassPass", "(", "PR", ")", ";", "initializeFixupBWInstPassPass", "(", "PR", ")", ";", "initializeEvexToVexInstPassPass", "(", "PR", ")", ";", "initialize<ISA_LIT>ExecutionDepsFixPass", "(", "PR", ")", ";"], "ground_truth": ["}"], "File": "X86TargetMachine108", "Func": "LLVMInitializeX86Target", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20260, "Length": 21, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "&", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", ",", "static_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", "<NUM_LIT>", ")", ")", ";", "case", "'c'", ":", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "std", "::", "make_pair", "(", "(", "unsigned", ")", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ";", "assert", "(", "<STR_LIT>", ")", ";", "}", "}", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "R", ";", "R", "=", "parseRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";", "if", "(", "R", ".", "second", ")", "return", "R", ";", "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "Cpu0ISelLowering", "Func": "getRegForInlineAsmConstraint", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20261, "Length": 109, "Cover_Rate": 0.5396039603960396, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getRegisterName", "(", "RegNo", ")", ";"], "ground_truth": ["}"], "File": "GBZ80InstPrinter", "Func": "getPrettyRegisterName", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20262, "Length": 7, "Cover_Rate": 0.3888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>FixCortexA57AES1742098", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>FixCortexA57AES1742098Pass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFixCortexA57AES1742098Pass", "Func": "ARMFixCortexA57AES1742098", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20263, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegStackify", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "TVMRegStackify", "Func": "TVMRegStackify", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20264, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", ")", ";", "for", "(", "auto", "&", "MO", ":", "drop_begin", "(", "MI", ".", "operands", "(", ")", ")", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "MO", ")", ")", "TC", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "emitInstruction", "(", "TC", ",", "getSubtargetInfo", "(", ")", ")", ";"], "File": "X86MCInstLower52", "Func": "LowerPATCHABLE_TAIL_CALL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20265, "Length": 59, "Cover_Rate": 0.31891891891891894, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqrdmladhxq", "(", "int32x4_t", "__inactive", ",", "int32x4_t", "__a", ",", "int32x4_t", "__b", ")", "{", "return", "__arm_vqrdmladhxq_s32", "(", "__inactive", ",", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vqrdmladhxq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20266, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "nvptxSubtarget", ".", "getDrvInterface", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "nvptxSubtarget", ".", "hasDouble", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "}", "if", "(", "MAI", "->", "doesSupportDebugInformation", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "if", "(", "nvptxSubtarget", ".", "is64Bit", "(", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXAsmPrinter14", "Func": "emitHeader", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20267, "Length": 71, "Cover_Rate": 0.5259259259259259, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "VT", ".", "is512BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SDValue", "Op0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "LowerVectorCTPOPBitmath", "(", "Op0", ",", "DL", ",", "Subtarget", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering18", "Func": "LowerVectorCTPOP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20268, "Length": 79, "Cover_Rate": 0.4817073170731707, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcreate_f16", "(", "uint64_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vcreate_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20269, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "LEGITIMATE_SMALL_DATA_ADDRESS_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "LARGE_INT", "(", "INTVAL", "(", "x", ")", ")", ")", "return", "true", ";", "if", "(", "!", "flag_pic", "&&", "optimize_size", "&&", "!", "reload_completed", "&&", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", ")", "&&", "SYMBOL_REF_TLS_MODEL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "!", "SYMBOL_REF_FUNCTION_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "rtx", "addend", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "addend", ")", ")", ";", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "addend", ")", ";", "return", "!", "(", "offset", ">", "-", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", ")", ";", "}", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", "&&", "CONSTANT_P", "(", "x", ")", ")", "{"], "ground_truth": ["if", "(", "flag_pic", "?", "arc_legitimate_pic_addr_p", "(", "x", ")", ":", "arc_legitimate_constant_p", "(", "Pmode", ",", "x", ")", ")", "return", "true", ";"], "File": "arc6", "Func": "arc_legitimate_address_p", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20270, "Length": 197, "Cover_Rate": 0.5184210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vshlltq_n_sv8hi", "(", "__a", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vshlltq_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20271, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "SelectionDAGISel", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "AlphaISelDAGToDAG1", "Func": "AlphaDAGToDAGISel", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20272, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIdx", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";"], "ground_truth": ["auto", "isCalleeSaved", "=", "isCalleeSavedIndex", "(", "FrameIdx", ",", "MF", ".", "getFrameInfo", "(", ")", ")", ";"], "File": "J2RegisterInfo", "Func": "eliminateFrameIndex", "Target": "J2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20273, "Length": 37, "Cover_Rate": 0.3162393162393162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DItype", "__fixtfdi", "(", "TFtype", "a", ")", "{", "if", "(", "a", "<", "<NUM_LIT>", ")", "return", "-", "__fixunstfdi", "(", "-", "a", ")", ";"], "ground_truth": ["return", "__fixunstfdi", "(", "a", ")", ";"], "File": "ppc64-fp", "Func": "__fixtfdi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20274, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "mips_symbol_insns_1", "(", "type", ",", "mode", ")", "*", "(", "TARGET_MIPS16", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "mips4", "Func": "mips_symbol_insns", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20275, "Length": 17, "Cover_Rate": 0.5862068965517241, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "getNumWaitStates", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20276, "Length": 23, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "CSKYMCAsmInfo", "Func": "anchor", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20277, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__a", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m1", ")", ";", "__b", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m2", ")", ";", "__c", "=", "vec_vmsumshm", "(", "__a", ",", "__b", ",", "__zero", ")", ";"], "ground_truth": ["return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c", ")", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin2", "Func": "_mm_madd_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20278, "Length": 51, "Cover_Rate": 0.504950495049505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Use", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "Use", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isUndef", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";"], "ground_truth": ["if", "(", "Defs", ".", "count", "(", "Reg", ")", ")", "return", "false", ";"], "File": "Thumb2SizeReduction59", "Func": "canAddPseudoFlagDep", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20279, "Length": 79, "Cover_Rate": 0.3761904761904762, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Node", "=", "AdjustRegClass", "(", "Node", ",", "DAG", ")", ";"], "ground_truth": ["if", "(", "AMDGPU", "::", "isMIMG", "(", "Node", "->", "getMachineOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "adjustWritemask", "(", "Node", ",", "DAG", ")", ";"], "File": "SIISelLowering156", "Func": "PostISelFolding", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20280, "Length": 32, "Cover_Rate": 0.5614035087719298, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "isThumb2", "(", ")", ";", "}", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "create<ISA_LIT>BlockPlacementPass", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>OptimizeBarriersPass", "(", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMTargetMachine1", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20281, "Length": 65, "Cover_Rate": 0.9027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "DisableOptSZExt", "&&", "MI", "->", "isCopy", "(", ")", ")", "{", "assert", "(", "MI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Dst", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "getSubReg", "(", ")", "!=", "<STR_LIT>", ")", "continue", ";", "unsigned", "DstReg", "=", "Dst", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "Src", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "if", "(", "unsigned", "PeepholeSrc", "=", "PeepholeMap", ".", "lookup", "(", "SrcReg", ")", ")", "{", "MI", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "PeepholeSrc", ",", "false", ")", ")", ";", "}", "}", "}", "if", "(", "!", "DisablePNotP", ")", "{", "bool", "Done", "=", "false", ";", "if", "(", "QII", "->", "isPredicated", "(", "MI", ")", ")", "{", "MachineOperand", "&", "Op0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Reg0", "=", "Op0", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC0", "=", "MRI", "->", "getRegClass", "(", "Reg0", ")", ";", "if", "(", "RC0", "->", "getID", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg0", ")", ")", "{", "if", "(", "unsigned", "PeepholeSrc", "=", "PeepholeMap", ".", "lookup", "(", "Reg0", ")", ")", "{", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "PeepholeSrc", ")", ";", "int", "NewOp", "=", "QII", "->", "getInvertedPredicatedOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "MI", "->", "setDesc", "(", "QII", "->", "get", "(", "NewOp", ")", ")", ";", "Done", "=", "true", ";", "}", "}", "}", "}", "if", "(", "!", "Done", ")", "{", "unsigned", "Op", "=", "MI", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOp", "=", "<NUM_LIT>", ";", "unsigned", "PR", "=", "<NUM_LIT>", ",", "S1", "=", "<NUM_LIT>", ",", "S2", "=", "<NUM_LIT>", ";", "switch", "(", "Op", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "HexagonPeephole37", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20282, "Length": 303, "Cover_Rate": 0.36638452237001207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "char", "*", "src", "=", "(", "const", "unsigned", "char", "*", ")", "opts_set", ";", "unsigned", "char", "*", "dest", "=", "(", "unsigned", "char", "*", ")", "&", "new_opts_set", ";", "unsigned", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "sizeof", "(", "*", "opts_set", ")", ";", "i", "++", ")", "dest", "[", "i", "]", "|=", "src", "[", "i", "]", ";", "s390_option_override_internal", "(", "false", ",", "opts", ",", "&", "new_opts_set", ")", ";", "t", "=", "build_target_option_node", "(", "opts", ")", ";", "}", "return", "t", ";"], "ground_truth": ["}"], "File": "s3905", "Func": "s390_valid_target_attribute_tree", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20283, "Length": 80, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter1", "Func": "printHigh", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20284, "Length": 18, "Cover_Rate": 0.43902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Personality", "=", "Per", ";"], "ground_truth": ["}"], "File": "ARMELFStreamer1", "Func": "EmitPersonality", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20285, "Length": 5, "Cover_Rate": 0.3125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{"], "ground_truth": ["MBB", ".", "erase", "(", "I", ")", ";"], "File": "Tile64RegisterInfo", "Func": "eliminateCallFramePseudoInstr", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20286, "Length": 24, "Cover_Rate": 0.8571428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasV60TOpsOnly", "(", ")", "&&", "HII", ".", "isHVXMemWithAIndirect", "(", "MI", ",", "MJ", ")", ")", "return", "true", ";", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "return", "MJ", ".", "isInlineAsm", "(", ")", "||", "MJ", ".", "isBranch", "(", ")", "||", "MJ", ".", "isBarrier", "(", ")", "||", "MJ", ".", "isCall", "(", ")", "||", "MJ", ".", "isTerminator", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonVLIWPacketizer23", "Func": "cannotCoexistAsymm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20287, "Length": 84, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DstIndex", "==", "-", "<NUM_LIT>", ")", "{", "return", ";", "}", "unsigned", "DestReg", "=", "MI", "->", "getOperand", "(", "DstIndex", ")", ".", "getReg", "(", ")", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "It", "=", "MI", "->", "operands_begin", "(", ")", ",", "E", "=", "MI", "->", "operands_end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "MachineOperand", "&", "MO", "=", "*", "It", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "DestReg", ")", "return", ";", "}", "switch", "(", "Slot", ")", "{", "case", "<NUM_LIT>", ":", "MRI", "->", "constrainRegClass", "(", "DestReg", ",", "&", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "R600MachineScheduler13", "Func": "AssignSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20288, "Length": 110, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "S", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "(", "S", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "SubVector0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "SubVector1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "BasePtr", "=", "S", "->", "getBasePtr", "(", ")", ";"], "ground_truth": ["SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "S", "->", "getChain", "(", ")", ",", "DL", ",", "SubVector0", ",", "BasePtr", ",", "S", "->", "getPointerInfo", "(", ")", ",", "S", "->", "isVolatile", "(", ")", ",", "S", "->", "isNonTemporal", "(", ")", ",", "S", "->", "getAlignment", "(", ")", ")", ";"], "File": "AArch64ISelLowering1", "Func": "performSTORECombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20289, "Length": 228, "Cover_Rate": 0.5402843601895735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_MCNVS_WUB", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20290, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "TargetRegisterClass", "*", "getMinClassForRegBank", "(", "const", "RegisterBank", "&", "RB", ",", "unsigned", "SizeInBits", ",", "bool", "GetAllRegSet", "=", "false", ")", "{", "unsigned", "RegBankID", "=", "RB", ".", "getID", "(", ")", ";", "if", "(", "RegBankID", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "SizeInBits", "<=", "<NUM_LIT>", ")", "return", "GetAllRegSet", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";"], "File": "AArch64InstructionSelector (2)", "Func": "getMinClassForRegBank", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20291, "Length": 51, "Cover_Rate": 0.32075471698113206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "CompareSSIOffset", "(", "const", "StackSlotInfo", "&", "a", ",", "const", "StackSlotInfo", "&", "b", ")", "{", "return", "a", ".", "Offset", "<", "b", ".", "Offset", ";"], "ground_truth": ["}"], "File": "XCoreFrameLowering (2)", "Func": "CompareSSIOffset", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20292, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Align", "=", "TD", "->", "getPreferredAlignmentLog", "(", "GVar", ")", ";", "printVisibility", "(", "name", ",", "GVar", "->", "getVisibility", "(", ")", ")", ";", "SwitchToSection", "(", "TAI", "->", "SectionForGlobal", "(", "GVar", ")", ")", ";", "if", "(", "C", "->", "isNullValue", "(", ")", "&&", "!", "GVar", "->", "hasSection", "(", ")", ")", "{", "if", "(", "!", "GVar", "->", "isThreadLocal", "(", ")", "&&", "(", "GVar", "->", "hasLocalLinkage", "(", ")", "||", "GVar", "->", "isWeakForLinker", "(", ")", ")", ")", "{", "if", "(", "Size", "==", "<NUM_LIT>", ")", "Size", "=", "<NUM_LIT>", ";", "if", "(", "GVar", "->", "hasLocalLinkage", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "<STR_LIT>", "<<", "Size", "<<", "','", "<<", "(", "<NUM_LIT>", "<<", "Align", ")", ";", "O", "<<", "'\\n'", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "<STR_LIT>", "<<", "Size", "<<", "','", "<<", "(", "<NUM_LIT>", "<<", "Align", ")", ";", "O", "<<", "'\\n'", ";", "}", "return", ";", "}", "}", "switch", "(", "GVar", "->", "getLinkage", "(", ")", ")", "{", "case", "GlobalValue", "::", "LinkOnceAnyLinkage", ":", "case", "GlobalValue", "::", "LinkOnceODRLinkage", ":", "case", "GlobalValue", "::", "CommonLinkage", ":", "case", "GlobalValue", "::", "WeakAnyLinkage", ":", "case", "GlobalValue", "::", "WeakODRLinkage", ":", "O", "<<", "<STR_LIT>", "<<", "name", "<<", "'\\n'", ";", "break", ";", "case", "GlobalValue", "::", "AppendingLinkage", ":", "case", "GlobalValue", "::", "ExternalLinkage", ":", "O", "<<", "TAI", "->", "getGlobalDirective", "(", ")", "<<", "name", "<<", "'\\n'", ";", "case", "GlobalValue", "::", "InternalLinkage", ":", "case", "GlobalValue", "::", "PrivateLinkage", ":", "break", ";", "case", "GlobalValue", "::", "GhostLinkage", ":", "cerr", "<<", "<STR_LIT>", ";"], "ground_truth": ["abort", "(", ")", ";"], "File": "IA64AsmPrinter1", "Func": "printModuleLevelGV", "Target": "IA64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20293, "Length": 233, "Cover_Rate": 0.5825, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "startswith", "(", "name", ",", "lower_prefix", ")", ")", "name", "+=", "strlen", "(", "lower_prefix", ")", ";", "else", "if", "(", "startswith", "(", "name", ",", "upper_prefix", ")", ")", "name", "+=", "strlen", "(", "upper_prefix", ")", ";"], "ground_truth": ["else", "if", "(", "startswith", "(", "name", ",", "either_prefix", ")", ")", "name", "+=", "strlen", "(", "either_prefix", ")", ";"], "File": "msp430", "Func": "msp430_section_type_flags", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20294, "Length": 50, "Cover_Rate": 0.6493506493506493, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "m", "=", "__M", ";", "unsigned", "long", "c", ";", "unsigned", "long", "result", ";", "if", "(", "__builtin_constant_p", "(", "__M", ")", "&&", "(", "__builtin_popcountl", "(", "__M", ")", "<=", "<NUM_LIT>", ")", ")", "{", "for", "(", "long", "i", "=", "<NUM_LIT>", ";", "i", "<", "__builtin_popcountl", "(", "__M", ")", ";", "i", "++", ")", "{", "c", "=", "__builtin_clzl", "(", "m", ")", ";", "p", "=", "(", "p", "<<", "<NUM_LIT>", ")", "|", "c", ";", "m", "^=", "(", "mask", ">>", "c", ")", ";", "}", "result", "=", "__builtin_bpermd", "(", "p", ",", "__X", ")", ";", "}", "else", "{", "p", "=", "<NUM_LIT>", "-", "__builtin_popcountl", "(", "__M", ")", ";", "result", "=", "<NUM_LIT>", ";", "while", "(", "m", "!=", "<NUM_LIT>", ")", "{", "unsigned", "long", "t", ";", "c", "=", "__builtin_clzl", "(", "m", ")", ";", "t", "=", "(", "__X", "&", "(", "mask", ">>", "c", ")", ")", ">>", "(", "p", "-", "c", ")", ";", "m", "^=", "(", "mask", ">>", "c", ")", ";", "result", "|=", "(", "t", ")", ";", "p", "++", ";", "}"], "ground_truth": ["}"], "File": "bmi2intrin", "Func": "_pext_u64", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20295, "Length": 155, "Cover_Rate": 0.7828282828282829, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "setUniformMetadata", "(", "&", "I", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues12", "Func": "visitBranchInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20296, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "std", "::", "make_unsigned_t", "<", "T", ">", "UnsignedT", ";", "uint64_t", "Val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";", "UnsignedT", "PrintVal", "=", "<STR_LIT>", "(", "Val", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "int16_t", ")", "PrintVal", "==", "(", "SignedT", ")", "PrintVal", ")", "printImmSVE", "(", "(", "T", ")", "PrintVal", ",", "O", ")", ";", "else", "if", "(", "(", "uint16_t", ")", "PrintVal", "==", "PrintVal", ")", "printImmSVE", "(", "PrintVal", ",", "O", ")", ";"], "ground_truth": ["else", "O", "<<", "'#'", "<<", "formatHex", "(", "(", "uint64_t", ")", "PrintVal", ")", ";"], "File": "AArch64InstPrinter13", "Func": "printSVELogicalImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20297, "Length": 85, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vqdmlsdhxq_m", "(", "int16x8_t", "__inactive", ",", "int16x8_t", "__a", ",", "int16x8_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vqdmlsdhxq_m_s16", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vqdmlsdhxq_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20298, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "bool", "UseHVX", "=", "Subtarget", ".", "useHVXOps", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "NElts", "=", "Op", ".", "getNumOperands", "(", ")", ";", "SDValue", "Vec0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "Vec0", ".", "getValueType", "(", ")", ";", "unsigned", "Width", "=", "VecVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "NElts", "==", "<NUM_LIT>", ")", "{", "MVT", "ST", "=", "VecVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "ST", "==", "<STR_LIT>", "||", "ST", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Vec0", ")", ";", "if", "(", "UseHVX", ")", "{", "assert", "(", "(", "Width", "==", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "Subtarget", ".", "useHVXSglOps", "(", ")", ")", "||", "(", "Width", "==", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "Subtarget", ".", "useHVXDblOps", "(", ")", ")", ")", ";", "SDValue", "Vec1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "OpTy", "=", "Subtarget", ".", "useHVXSglOps", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MVT", "ReTy", "=", "Subtarget", ".", "useHVXSglOps", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "B0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpTy", ",", "Vec0", ")", ";", "SDValue", "B1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpTy", ",", "Vec1", ")", ";", "SDValue", "VC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ReTy", ",", "B1", ",", "B0", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "VC", ")", ";", "}", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "&&", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "C0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "C32", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "W", "=", "DAG", ".", "getConstant", "(", "Width", ",", "dl", ",", "<STR_LIT>", ")", ";", "SDValue", "S", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "W", ",", "C32", ")", ";"], "ground_truth": ["SDValue", "V", "=", "C0", ";"], "File": "HexagonISelLowering114", "Func": "LowerCONCAT_VECTORS", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20299, "Length": 334, "Cover_Rate": 0.5318471337579618, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Base1", "=", "Loc", ",", "Base2", "=", "BaseLoc", ";", "int64_t", "Offset1", "=", "<NUM_LIT>", ",", "Offset2", "=", "<NUM_LIT>", ";", "getBaseWithConstantOffset", "(", "Loc", ",", "Base1", ",", "Offset1", ",", "DAG", ")", ";", "getBaseWithConstantOffset", "(", "BaseLoc", ",", "Base2", ",", "Offset2", ",", "DAG", ")", ";", "if", "(", "Base1", "==", "Base2", "&&", "Offset1", "==", "(", "Offset2", "+", "Dist", "*", "Bytes", ")", ")", "return", "true", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "const", "GlobalValue", "*", "GV1", "=", "nullptr", ";", "const", "GlobalValue", "*", "GV2", "=", "nullptr", ";", "Offset1", "=", "<NUM_LIT>", ";", "Offset2", "=", "<NUM_LIT>", ";", "bool", "isGA1", "=", "TLI", ".", "isGAPlusOffset", "(", "Loc", ".", "getNode", "(", ")", ",", "GV1", ",", "Offset1", ")", ";", "bool", "isGA2", "=", "TLI", ".", "isGAPlusOffset", "(", "BaseLoc", ".", "getNode", "(", ")", ",", "GV2", ",", "Offset2", ")", ";", "if", "(", "isGA1", "&&", "isGA2", "&&", "GV1", "==", "GV2", ")", "return", "Offset1", "==", "(", "Offset2", "+", "Dist", "*", "Bytes", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)2", "Func": "isConsecutiveLSLoc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20300, "Length": 153, "Cover_Rate": 0.4594594594594595, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ",", "CPU", ",", "Options", ",", "isLittle", ")", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "CM", ",", "RM", ")", ",", "CodeModel", "::", "Medium", ",", "OL", ")", ",", "isLittle", "(", "isLittle", ")", ",", "TLOF", "(", "make_unique", "<", "<ISA_LIT>TargetObjectFile", ">", "(", ")", ")", ",", "ABI", "(", "<ISA_LIT>ABIInfo", "::", "computeTargetABI", "(", ")", ")", ",", "DefaultSubtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "isLittle", ",", "*", "this", ")", "{"], "ground_truth": ["initAsmInfo", "(", ")", ";"], "File": "Cpu0TargetMachine", "Func": "Cpu0TargetMachine", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20301, "Length": 129, "Cover_Rate": 0.9923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasProcessorActivityInstrumentation", ";"], "ground_truth": ["}"], "File": "SystemZSubtarget", "Func": "hasProcessorActivityInstrumentation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20302, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "bool", "NeedsWinCFI", "=", "needsWinCFI", "(", "MF", ")", ";", "DebugLoc", "DL", ";", "SmallVector", "<", "RegPairInfo", ",", "<NUM_LIT>", ">", "RegPairs", ";", "bool", "NeedShadowCallStackProlog", "=", "false", ";", "computeCalleeSaveRegisterPairs", "(", "MF", ",", "CSI", ",", "TRI", ",", "RegPairs", ",", "NeedShadowCallStackProlog", ",", "hasFP", "(", "MF", ")", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "NeedShadowCallStackProlog", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", ")", "{", "static", "const", "char", "CFIInst", "[", "]", "=", "{", "dwarf", "::", "DW_CFA_val_expression", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "static_cast", "<", "char", ">", "(", "unsigned", "(", "dwarf", "::", "DW_OP_breg18", ")", ")", ",", "static_cast", "<", "char", ">", "(", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ",", "}", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createEscape", "(", "nullptr", ",", "StringRef", "(", "CFIInst", ",", "sizeof", "(", "CFIInst", ")", ")", ")", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addCFIIndex", "(", "CFIIndex", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "}", "for", "(", "auto", "RPII", "=", "RegPairs", ".", "rbegin", "(", ")", ",", "RPIE", "=", "RegPairs", ".", "rend", "(", ")", ";", "RPII", "!=", "RPIE", ";", "++", "RPII", ")", "{", "RegPairInfo", "RPI", "=", "*", "RPII", ";", "unsigned", "Reg1", "=", "RPI", ".", "Reg1", ";", "unsigned", "Reg2", "=", "RPI", ".", "Reg2", ";", "unsigned", "StrOpc", ";", "unsigned", "Size", ",", "Align", ";", "switch", "(", "RPI", ".", "Type", ")", "{", "case", "RegPairInfo", "::", "GPR", ":"], "ground_truth": ["StrOpc", "=", "RPI", ".", "isPaired", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "AArch64FrameLowering14", "Func": "spillCalleeSavedRegisters", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20303, "Length": 390, "Cover_Rate": 0.4808877928483354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isu9Ext", "(", ")", "const", "{"], "ground_truth": ["return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "true", ")", ";"], "File": "HexagonAsmParser (2)", "Func": "isu9Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20304, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_min_pu16", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_arm_wminuh", "(", "(", "__v4hi", ")", "__A", ",", "(", "__v4hi", ")", "__B", ")", ";"], "File": "mmintrin", "Func": "_mm_min_pu16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20305, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "k_Immediate", ";"], "ground_truth": ["}"], "File": "ARM64AsmParser", "Func": "isImm", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20306, "Length": 6, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "validateMSAIndex", "(", "int", "Val", ",", "int", "RegKind", ")", "{", "<STR_LIT>", "Kind", "=", "(", "<STR_LIT>", ")", "RegKind", ";"], "ground_truth": ["if", "(", "Val", "<", "<NUM_LIT>", ")", "return", "false", ";"], "File": "MipsAsmParser29", "Func": "validateMSAIndex", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20307, "Length": 29, "Cover_Rate": 0.3411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isFCCAsmReg", "(", ")", "const", "{"], "ground_truth": ["if", "(", "!", "(", "isRegIdx", "(", ")", "&&", "RegIdx", ".", "Kind", "&", "RegKind_FCC", ")", ")", "return", "false", ";"], "File": "MipsAsmParser (2)4", "Func": "isFCCAsmReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20308, "Length": 24, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CurrentLocalMemUsage", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AS", ".", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ",", "F", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "<NUM_LIT>", ")", "OccupancyHint", "=", "<NUM_LIT>", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint", ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";", "MaxOccupancy", "=", "std", "::", "min", "(", "OccupancyHint", ",", "MaxOccupancy", ")", ";", "unsigned", "MaxSizeWithWaveCount", "=", "ST", ".", "getMaxLocalMemSizeWithWaveCount", "(", "MaxOccupancy", ",", "F", ")", ";", "if", "(", "CurrentLocalMemUsage", ">", "MaxSizeWithWaveCount", ")", "return", "false", ";"], "ground_truth": ["LocalMemLimit", "=", "MaxSizeWithWaveCount", ";"], "File": "AMDGPUPromoteAlloca13", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20309, "Length": 230, "Cover_Rate": 0.4637096774193548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "address_operand", "(", "op", "[", "arg_count", "]", ",", "SImode", ")", ")", "{", "op", "[", "arg_count", "]", "=", "convert_memory_address", "(", "Pmode", ",", "op", "[", "arg_count", "]", ")", ";", "op", "[", "arg_count", "]", "=", "copy_addr_to_reg", "(", "op", "[", "arg_count", "]", ")", ";", "}", "op", "[", "arg_count", "]", "=", "gen_rtx_MEM", "(", "SImode", ",", "op", "[", "arg_count", "]", ")", ";", "}", "else", "if", "(", "insn_op", "->", "mode", "==", "V1DImode", "&&", "GET_MODE", "(", "op", "[", "arg_count", "]", ")", "==", "DImode", ")", "op", "[", "arg_count", "]", "=", "gen_lowpart", "(", "V1DImode", ",", "op", "[", "arg_count", "]", ")", ";", "else", "if", "(", "insn_op", "->", "mode", "==", "V1SImode", "&&", "GET_MODE", "(", "op", "[", "arg_count", "]", ")", "==", "SImode", ")", "op", "[", "arg_count", "]", "=", "gen_lowpart", "(", "V1SImode", ",", "op", "[", "arg_count", "]", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "idx", "]", ".", "predicate", ")", "(", "op", "[", "arg_count", "]", ",", "insn_op", "->", "mode", ")", ")", "op", "[", "arg_count", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "arg_count", "]", ")", ";", "}"], "ground_truth": ["switch", "(", "arg_count", ")", "{"], "File": "sparc4", "Func": "sparc_expand_builtin", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20310, "Length": 178, "Cover_Rate": 0.31560283687943264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSABI", "(", "OSABI", ")", "{"], "ground_truth": ["}"], "File": "PPCAsmBackend1", "Func": "ELFPPCAsmBackend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20311, "Length": 11, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "FeatureBitset", "&", "Features", "=", "STI", "->", "getFeatureBits", "(", ")", ";", "if", "(", "Features", "[", "<STR_LIT>", "]", ")", "emitRR", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "else", "emitRRI", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";"], "ground_truth": ["}"], "File": "MipsTargetStreamer26", "Func": "emitNop", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20312, "Length": 48, "Cover_Rate": 0.631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "const", "Function", "*", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "const", "std", "::", "string", "FuncName", "=", "Func", "->", "getName", "(", ")", ";", "const", "char", "*", "tmpName", "=", "ESNames", "::", "createESName", "(", "PAN", "::", "getTempdataLabel", "(", "FuncName", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addImm", "(", "PTLI", "->", "GetTmpOffsetForFI", "(", "FI", ",", "<NUM_LIT>", ")", ")", ".", "addExternalSymbol", "(", "tmpName", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PIC16InstrInfo", "Func": "loadRegFromStackSlot", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20313, "Length": 108, "Cover_Rate": 0.47577092511013214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", ";", "llvm_unreachable", "(", "nullptr", ")", ";", "}", "case", "<STR_LIT>", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "ArgValue", ")", ";", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "SDValue", "InVal", ";", "<STR_LIT>", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "Flags", ".", "getByValSize", "(", ")", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "InVal", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "}", "else", "{", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "ObjSize", ">", "<NUM_LIT>", ")", "{"], "File": "MSP430ISelLowering2", "Func": "LowerCCCArguments", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20314, "Length": 298, "Cover_Rate": 0.48613376835236544, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "splitIdentifier", "(", "OperandVector", "&", "Operands", ")", "{", "AsmToken", "const", "&", "Token", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ";", "StringRef", "String", "=", "Token", ".", "getString", "(", ")", ";", "SMLoc", "Loc", "=", "Token", ".", "getLoc", "(", ")", ";", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "do", "{", "std", "::", "pair", "<", "StringRef", ",", "StringRef", ">", "HeadTail", "=", "String", ".", "split", "(", "'.'", ")", ";", "if", "(", "!", "HeadTail", ".", "first", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "HeadTail", ".", "first", ",", "Loc", ")", ")", ";", "if", "(", "!", "HeadTail", ".", "second", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "String", ".", "substr", "(", "HeadTail", ".", "first", ".", "size", "(", ")", ",", "<NUM_LIT>", ")", ",", "Loc", ")", ")", ";", "String", "=", "HeadTail", ".", "second", ";", "}", "while", "(", "!", "String", ".", "empty", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "splitIdentifier", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20315, "Length": 154, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "setFlags", "(", "MOSuppressPair", "<<", "MachineMemOperand", "::", "MOTargetStartBit", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstrInfo114", "Func": "suppressLdStPair", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20316, "Length": 19, "Cover_Rate": 0.34545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "File": "X86InstrInfo (2)3", "Func": "getVPCMPImmForCond", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20317, "Length": 46, "Cover_Rate": 0.4946236559139785, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "Option", ".", "compare_lower", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "<ISA_LIT>MCInstrInfo", "::", "setOuterLoop", "(", "MCB", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_lower", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ")", "<ISA_LIT>MCInstrInfo", "::", "setMemReorderDisabled", "(", "MCB", ")", ";", "else", "return", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "MemNoShuffMsg", ")", ";", "}", "else", "if", "(", "Option", ".", "compare_lower", "(", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "}", "else", "return", "getParser", "(", ")", ".", "Error", "(", "IDLoc", ",", "llvm", "::", "Twine", "(", "<STR_LIT>", ")", "+", "Option", "+", "<STR_LIT>", ")", ";"], "ground_truth": ["Lex", "(", ")", ";"], "File": "HexagonAsmParser14", "Func": "matchBundleOptions", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20318, "Length": 109, "Cover_Rate": 0.459915611814346, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "use_rtx", "=", "extract_mac_non_acc_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_DIV", ":", "if", "(", "INSN_CODE", "(", "consumer", ")", "==", "CODE_FOR_divmodsi4", "||", "INSN_CODE", "(", "consumer", ")", "==", "CODE_FOR_udivmodsi4", ")", "use_rtx", "=", "SET_SRC", "(", "parallel_element", "(", "consumer", ",", "<NUM_LIT>", ")", ")", ";", "else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_MMU", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "consumer", ")", ")", "==", "SET", ")", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "else", "return", "true", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "use_rtx", "=", "extract_mem_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "use_rtx", "=", "extract_base_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_BRANCH", ":", "use_rtx", "=", "PATTERN", "(", "consumer", ")", ";", "break", ";", "default", ":"], "ground_truth": ["gcc_unreachable", "(", ")", ";"], "File": "nds32-pipelines-auxiliary5", "Func": "n9_3r2w_consumed_by_ex_dep_p", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20319, "Length": 132, "Cover_Rate": 0.6055045871559633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86CallLowering16", "Func": "assignValueToAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20320, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DTy", ")", "{", "const", "DIType", "*", "ResolvedType", "=", "DTy", "->", "getBaseType", "(", ")", ";", "if", "(", "!", "ResolvedType", ")", "BTFType", ".", "Type", "=", "<NUM_LIT>", ";", "else", "BTFType", ".", "Type", "=", "BDebug", ".", "getTypeId", "(", "ResolvedType", ")", ";"], "ground_truth": ["}"], "File": "BTFDebug12", "Func": "completeType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20321, "Length": 40, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "this", "->", "m_fpu_balance", ">", "<NUM_LIT>", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "this", "->", "m_fpu_balance", ")", ";", "else", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "-", "this", "->", "m_fpu_balance", ")", ";", "}"], "ground_truth": ["}"], "File": "cortex-a57-fma-steering", "Func": "rename_fma_trees", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20322, "Length": 37, "Cover_Rate": 0.37755102040816324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_roundscale_sh", "(", "__m128h", "__A", ",", "__mmask8", "__B", ",", "__m128h", "__C", ",", "__m128h", "__D", ",", "int", "__E", ")", "{"], "ground_truth": ["return", "__builtin_ia32_rndscalesh_mask_round", "(", "__C", ",", "__D", ",", "__E", ",", "__A", ",", "__B", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fp16intrin", "Func": "_mm_mask_roundscale_sh", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20323, "Length": 47, "Cover_Rate": 0.9791666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "avr_asm_asm_output_aligned_bss", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "int", "align", ",", "void", "(", "*", "default_func", ")", "(", "FILE", "*", ",", "tree", ",", "const", "char", "*", ",", "unsigned", "HOST_WIDE_INT", ",", "int", ")", ")", "{", "rtx", "mem", "=", "decl", "==", "NULL_TREE", "?", "NULL_RTX", ":", "DECL_RTL", "(", "decl", ")", ";", "rtx", "symbol", ";", "if", "(", "mem", "!=", "NULL_RTX", "&&", "MEM_P", "(", "mem", ")", "&&", "SYMBOL_REF_P", "(", "(", "symbol", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "symbol", ")", "&", "(", "SYMBOL_FLAG_IO", "|", "SYMBOL_FLAG_ADDRESS", ")", ")", ")", "{", "if", "(", "!", "(", "SYMBOL_REF_FLAGS", "(", "symbol", ")", "&", "SYMBOL_FLAG_ADDRESS", ")", ")", "error_at", "(", "DECL_SOURCE_LOCATION", "(", "decl", ")", ",", "<STR_LIT>", ",", "decl", ")", ";", "avr_asm_output_aligned_decl_common", "(", "file", ",", "decl", ",", "name", ",", "size", ",", "align", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "avr_asm_asm_output_aligned_bss", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20324, "Length": 140, "Cover_Rate": 0.9032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasZeroCycleZeroingGP", "(", ")", ")", "{", "if", "(", "Opcode", "==", "TargetOpcode", "::", "COPY", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "return", "true", ";", "}", "if", "(", "Subtarget", ".", "hasExynosCheapAsMoveHandling", "(", ")", ")", "{", "if", "(", "isExynosResetFast", "(", "MI", ")", "||", "isExynosShiftExtFast", "(", "MI", ")", ")", "return", "true", ";", "else", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", "}", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo118", "Func": "isAsCheapAsAMove", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20325, "Length": 147, "Cover_Rate": 0.4427710843373494, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "short", "getBracCount", "(", ")", "const", "{"], "ground_truth": ["return", "BracCount", ";"], "File": "X86AsmParser (2)4", "Func": "getBracCount", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20326, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AssemblerOptions", ".", "pop_back", "(", ")", ";", "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "AssemblerOptions", ".", "back", "(", ")", "->", "getFeatures", "(", ")", ")", ")", ";", "STI", ".", "setFeatureBits", "(", "AssemblerOptions", ".", "back", "(", ")", "->", "getFeatures", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "emitDirectiveSetPop", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "parseSetPopDirective", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20327, "Length": 49, "Cover_Rate": 0.4152542372881356, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "vax_address_cost_1", "(", "rtx", "addr", ")", "{", "int", "reg", "=", "<NUM_LIT>", ",", "indexed", "=", "<NUM_LIT>", ",", "indir", "=", "<NUM_LIT>", ",", "offset", "=", "<NUM_LIT>", ",", "predec", "=", "<NUM_LIT>", ";", "rtx", "plus_op0", "=", "<NUM_LIT>", ",", "plus_op1", "=", "<NUM_LIT>", ";", "restart", ":", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "PRE_DEC", ":", "predec", "=", "<NUM_LIT>", ";", "case", "REG", ":", "case", "SUBREG", ":", "case", "POST_INC", ":", "reg", "=", "<NUM_LIT>", ";", "break", ";", "case", "MULT", ":", "case", "ASHIFT", ":", "indexed", "=", "<NUM_LIT>", ";", "break", ";", "case", "CONST_INT", ":", "if", "(", "offset", "==", "<NUM_LIT>", ")", "offset", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "INTVAL", "(", "addr", ")", "+", "<NUM_LIT>", ")", ">", "<NUM_LIT>", ";", "break", ";", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["break", ";"], "File": "vax", "Func": "vax_address_cost_1", "Target": "vax", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20328, "Length": 122, "Cover_Rate": 0.46564885496183206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "__writeeflags", "(", "unsigned", "int", "__X", ")", "{", "__builtin_ia32_writeeflags_u32", "(", "__X", ")", ";"], "ground_truth": ["}"], "File": "ia32intrin", "Func": "__writeeflags", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20329, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstraintCode", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "ConstraintCode", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'Q'", ":", "return", "InlineAsm", "::", "Constraint_Q", ";", "case", "'R'", ":", "return", "InlineAsm", "::", "Constraint_R", ";", "case", "'S'", ":", "return", "InlineAsm", "::", "Constraint_S", ";", "case", "'T'", ":"], "ground_truth": ["return", "InlineAsm", "::", "Constraint_T", ";"], "File": "SystemZISelLowering12", "Func": "getInlineAsmMemConstraint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20330, "Length": 55, "Cover_Rate": 0.6962025316455697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "R600InstrInfo", "::", "R600InstrInfo", "(", "const", "AMDGPUSubtarget", "&", "st", ")", ":", "AMDGPUInstrInfo", "(", "st", ")", ",", "RI", "(", "st", ")", "{"], "ground_truth": ["}"], "File": "R600InstrInfo11", "Func": "R600InstrInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20331, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasExtLBT", ";"], "ground_truth": ["}"], "File": "LoongArchSubtarget", "Func": "hasExtLBT", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20332, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Constant", "*", "FSZero", "=", "Constant", "::", "getNullValue", "(", "LinkTy", "->", "getPointerTo", "(", ")", "->", "getPointerTo", "(", "<NUM_LIT>", ")", ")", ";", "Value", "*", "Next", "=", "Builder", ".", "CreateLoad", "(", "LinkTy", "->", "getPointerTo", "(", ")", ",", "FSZero", ")", ";"], "ground_truth": ["Builder", ".", "CreateStore", "(", "Next", ",", "Builder", ".", "CreateStructGEP", "(", "LinkTy", ",", "Link", ",", "<NUM_LIT>", ")", ")", ";"], "File": "X86WinEHState1", "Func": "linkExceptionRegistration", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20333, "Length": 55, "Cover_Rate": 0.4198473282442748, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasStdExtZfh", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasStdExtF", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "VT", "==", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasStdExtD", "(", ")", ")", "return", "false", ";"], "File": "RISCVISelLowering1", "Func": "isFPImmLegal", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20334, "Length": 48, "Cover_Rate": 0.5274725274725275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "c", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "reti", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20335, "Length": 9, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ")", ";"], "File": "X86ISelLowering117", "Func": "LowerEXTRACT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20336, "Length": 308, "Cover_Rate": 0.5778611632270169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformVMOVDRRCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op0", "=", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getNode", "(", ")", "==", "Op1", ".", "getNode", "(", ")", "&&", "Op0", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "Op1", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering107", "Func": "PerformVMOVDRRCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20337, "Length": 142, "Cover_Rate": 0.9403973509933775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCSubtargetInfo", "&", "sti", ",", "MCContext", "&", "ctx", ")", ":", "MCII", "(", "mcii", ")", ",", "STI", "(", "sti", ")", ",", "Ctx", "(", "ctx", ")", "{"], "ground_truth": ["}"], "File": "X86MCCodeEmitter (2)", "Func": "X86MCCodeEmitter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20338, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "riscv_secondary_memory_needed", "(", "mode", ",", "from", ",", "to", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_register_move_cost", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20339, "Length": 15, "Cover_Rate": 0.5172413793103449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "m2", "==", "CC_NZVCmode", ")", "{", "if", "(", "m1", "==", "CC_NZVCmode", "||", "m1", "==", "CCmode", ")", "return", "CC_NZVCmode", ";", "return", "VOIDmode", ";", "}"], "ground_truth": ["if", "(", "m1", "!=", "m2", ")", "return", "CC_NZmode", ";"], "File": "cris", "Func": "cris_cc_modes_compatible", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20340, "Length": 33, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "StringRef", "CPU", "=", "<STR_LIT>", "(", "TT", ",", "TM", ".", "getTargetCPU", "(", ")", ")", ";", "StringRef", "FS", "=", "TM", ".", "getTargetFeatureString", "(", ")", ";", "const", "<ISA_LIT>TargetMachine", "&", "MTM", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";", "const", "<ISA_LIT>Subtarget", "STI", "(", "TT", ",", "CPU", ",", "FS", ",", "MTM", ".", "isLittleEndian", "(", ")", ",", "MTM", ")", ";", "bool", "IsABICalls", "=", "STI", ".", "isABICalls", "(", ")", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "MTM", ".", "getABI", "(", ")", ";", "if", "(", "IsABICalls", ")", "{", "TS", ".", "emitDirectiveAbiCalls", "(", ")", ";", "Reloc", "::", "Model", "RM", "=", "TM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Static", "&&", "!", "ABI", ".", "IsN64", "(", ")", ")", "TS", ".", "emitDirectiveOptionPic0", "(", ")", ";", "}", "std", "::", "string", "SectionName", "=", "std", "::", "string", "(", "<STR_LIT>", ")", "+", "getCurrentABIString", "(", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "SectionName", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";", "STI", ".", "isNaN2008", "(", ")", "?", "TS", ".", "emitDirectiveNaN2008", "(", ")", ":", "TS", ".", "emitDirectiveNaNLegacy", "(", ")", ";", "if", "(", "ABI", ".", "IsEABI", "(", ")", ")", "{", "if", "(", "STI", ".", "isGP32bit", "(", ")", ")", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["else", "OutStreamer", "->", "SwitchSection", "(", "OutContext", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ")", ")", ";"], "File": "MipsAsmPrinter57", "Func": "EmitStartOfAsmFile", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20341, "Length": 238, "Cover_Rate": 0.7020648967551623, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_MMUL_L", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20342, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", "(", ")", "<=", "<STR_LIT>", ")", "{", "enablePass", "(", "&", "MachineSchedulerID", ")", ";", "MachineSchedRegistry", "::", "setDefault", "(", "createR600MachineScheduler", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine101", "Func": "AMDGPUPassConfig", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20343, "Length": 44, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCExpr", "*", "getMemOffset", "(", ")", "const", "{"], "ground_truth": ["assert", "(", "(", "Kind", "==", "k_MemoryRegRegImm", "||", "Kind", "==", "k_MemoryRegImmImm", "||", "Kind", "==", "k_MemoryZeroImmImm", "||", "Kind", "==", "k_MemoryZeroRegImm", ")", "&&", "<STR_LIT>", ")", ";"], "File": "VEAsmParser3", "Func": "getMemOffset", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20344, "Length": 31, "Cover_Rate": 0.8378378378378378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "false", ";", "case", "'A'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "O", "<<", "'*'", ";", "printOperand", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "}", "return", "true", ";", "case", "'b'", ":", "case", "'h'", ":", "case", "'w'", ":", "case", "'k'", ":", "case", "'q'", ":", "case", "'V'", ":", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "printAsmMRegister", "(", "*", "this", ",", "MO", ",", "ExtraCode", "[", "<NUM_LIT>", "]", ",", "O", ")", ";", "printOperand", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "case", "'P'", ":", "printPCRelImm", "(", "*", "this", ",", "MI", ",", "OpNo", ",", "O", ")", ";", "return", "false", ";", "case", "'n'", ":", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "-", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "}", "O", "<<", "'-'", ";", "}"], "ground_truth": ["}"], "File": "X86AsmPrinter", "Func": "PrintAsmOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20345, "Length": 145, "Cover_Rate": 0.327313769751693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseOp", "=", "<NUM_LIT>", ";", "unsigned", "Cond", "=", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "BaseOp", "=", "<STR_LIT>", ";", "Cond", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ")", ";"], "File": "M68kISelLowering", "Func": "LowerXALUO", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20346, "Length": 102, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "&", "get<ISA_LIT>TargetMachine", "(", ")", "const", "{", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "VETargetMachine", "Func": "getVETargetMachine", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20347, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Tok", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "MatchOperand_NoMatch", ";", "StringRef", "RegName", "=", "Tok", ".", "getString", "(", ")", ";", "unsigned", "Encoding", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "~", "<NUM_LIT>", ")", ";", "if", "(", "Encoding", "==", "~", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";", "Parser", ".", "Lex", "(", ")", ";"], "ground_truth": ["Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateBankedReg", "(", "Encoding", ",", "S", ")", ")", ";"], "File": "ARMAsmParser122", "Func": "parseBankedRegOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20348, "Length": 306, "Cover_Rate": 0.884393063583815, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "VT", ")", ";", "auto", "DivRemOpcode", "=", "OpcodeN0", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "SDValue", "R", "=", "DAG", ".", "getNode", "(", "DivRemOpcode", ",", "SDLoc", "(", "N", ")", ",", "NodeTys", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (3)", "Func": "getDivRem8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20349, "Length": 82, "Cover_Rate": 0.3813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HOST_WIDE_INT", "start", "=", "INTVAL", "(", "ops", "[", "<NUM_LIT>", "]", ")", ";", "HOST_WIDE_INT", "align_mask", ";", "rtx", "s0", ",", "s1", ",", "mask", ",", "r0", ";", "gcc_assert", "(", "REG_P", "(", "dst", ")", "&&", "GET_MODE", "(", "dst", ")", "==", "TImode", ")", ";", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "align_mask", "=", "-", "MEM_ALIGN", "(", "src", ")", ";", "if", "(", "(", "start", "&", "align_mask", ")", "==", "(", "(", "start", "+", "width", "-", "<NUM_LIT>", ")", "&", "align_mask", ")", ")", "{", "s0", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "r0", "=", "spu_expand_load", "(", "s0", ",", "<NUM_LIT>", ",", "src", ",", "start", "/", "<NUM_LIT>", ")", ";", "start", "&=", "<NUM_LIT>", ";", "if", "(", "r0", ")", "emit_insn", "(", "gen_rotqby_ti", "(", "s0", ",", "s0", ",", "r0", ")", ")", ";", "}", "else", "{", "s0", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "s1", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "r0", "=", "spu_expand_load", "(", "s0", ",", "s1", ",", "src", ",", "start", "/", "<NUM_LIT>", ")", ";", "start", "&=", "<NUM_LIT>", ";", "gcc_assert", "(", "start", "+", "width", "<=", "<NUM_LIT>", ")", ";", "if", "(", "r0", ")", "{", "rtx", "r1", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "mask", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "emit_move_insn", "(", "mask", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rotqby_ti", "(", "s0", ",", "s0", ",", "r0", ")", ")", ";", "emit_insn", "(", "gen_rotqby_ti", "(", "s1", ",", "s1", ",", "r0", ")", ")", ";", "if", "(", "GET_CODE", "(", "r0", ")", "==", "CONST_INT", ")", "r1", "=", "GEN_INT", "(", "INTVAL", "(", "r0", ")", "&", "<NUM_LIT>", ")", ";", "else", "emit_insn", "(", "gen_andsi3", "(", "r1", ",", "r0", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_shlqby_ti", "(", "mask", ",", "mask", ",", "r1", ")", ")", ";", "emit_insn", "(", "gen_selb", "(", "s0", ",", "s1", ",", "s0", ",", "mask", ")", ")", ";", "}", "}", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", ")", "{", "rtx", "r", "=", "SUBREG_REG", "(", "src", ")", ";", "gcc_assert", "(", "REG_P", "(", "r", ")", "&&", "SCALAR_INT_MODE_P", "(", "GET_MODE", "(", "r", ")", ")", ")", ";", "s0", "=", "gen_reg_rtx", "(", "TImode", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "r", ")", ")", "<", "GET_MODE_SIZE", "(", "TImode", ")", ")", "emit_insn", "(", "gen_rtx_SET", "(", "s0", ",", "gen_rtx_ZERO_EXTEND", "(", "TImode", ",", "r", ")", ")", ")", ";", "else", "emit_move_insn", "(", "s0", ",", "src", ")", ";", "}", "else", "{", "gcc_assert", "(", "REG_P", "(", "src", ")", "&&", "GET_MODE", "(", "src", ")", "==", "TImode", ")", ";"], "ground_truth": ["s0", "=", "gen_reg_rtx", "(", "TImode", ")", ";"], "File": "spu1", "Func": "spu_expand_extv", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20350, "Length": 388, "Cover_Rate": 0.7983539094650206, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "UnwindOpcodeStreamer", "(", "SmallVectorImpl", "<", "uint8_t", ">", "&", "V", ")", ":", "Vec", "(", "V", ")", ",", "Pos", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm", "Func": "UnwindOpcodeStreamer", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20351, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", ",", "MCE", "(", "mce", ")", "{"], "ground_truth": ["}"], "File": "AlphaCodeEmitter", "Func": "AlphaCodeEmitter", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20352, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "PIC16ISelLowering1", "Func": "isDirectLoad", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20353, "Length": 44, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCE", ".", "addRelocation", "(", "MachineRelocation", "::", "getBB", "(", "MCE", ".", "getCurrentPCOffset", "(", ")", ",", "Reloc", ",", "BB", ")", ")", ";"], "ground_truth": ["}"], "File": "SparcCodeEmitter", "Func": "emitMachineBasicBlock", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20354, "Length": 21, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nios2_tls_symbol_p", "(", "rtx", "x", ")", "{", "return", "(", "targetm", ".", "have_tls", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_tls_symbol_p", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20355, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "is64BitVector", "(", ")", "||", "VT", ".", "is128BitVector", "(", ")", ")", "return", "PerformVMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "int64_t", "MulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "unsigned", "ShiftAmt", "=", "countTrailingZeros", "<", "uint64_t", ">", "(", "MulAmt", ")", ";", "ShiftAmt", "=", "ShiftAmt", "&", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "SDValue", "V", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Res", ";", "MulAmt", ">>=", "ShiftAmt", ";", "if", "(", "MulAmt", ">=", "<NUM_LIT>", ")", "{", "if", "(", "isPowerOf2_32", "(", "MulAmt", "-", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "-", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmt", "+", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ",", "V", ")", ";", "}", "else", "return", "SDValue", "(", ")", ";", "}", "else", "{", "uint64_t", "MulAmtAbs", "=", "-", "MulAmt", ";", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "+", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "isPowerOf2_32", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V", ",", "DAG", ".", "getConstant", "(", "Log2_32", "(", "MulAmtAbs", "-", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Res", ")", ";"], "ground_truth": ["}", "else", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformMULCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20356, "Length": 391, "Cover_Rate": 0.687170474516696, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "long", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_tzcnt_u64", "(", "unsigned", "long", "long", "__X", ")", "{"], "ground_truth": ["return", "__builtin_ia32_tzcnt_u64", "(", "__X", ")", ";"], "File": "bmiintrin", "Func": "_tzcnt_u64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20357, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "false", ";", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":", "return", "Subtarget", ".", "hasFP16", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "X86ISelLowering (2)5", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20358, "Length": 70, "Cover_Rate": 0.7608695652173914, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "LdVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "if", "(", "LdVT", "!=", "<STR_LIT>", "&&", "LdVT", "!=", "<STR_LIT>", "&&", "LdVT", "!=", "<STR_LIT>", "&&", "LdVT", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "Undef", "=", "StoreNode", "->", "getOffset", "(", ")", ";", "if", "(", "Undef", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "StoredVal", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "StoredVal", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "LoadNode", "->", "hasNUsesOfValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "StoredVal", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", "!=", "LoadNode", ")", "return", "false", ";", "if", "(", "StoreNode", "->", "isNonTemporal", "(", ")", ")", "return", "false", ";"], "ground_truth": ["SDValue", "Address", "=", "StoreNode", "->", "getBasePtr", "(", ")", ";"], "File": "X86ISelDAGToDAG14", "Func": "isLoadIncOrDecStore", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20359, "Length": 137, "Cover_Rate": 0.479020979020979, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", ";"], "ground_truth": ["}"], "File": "ARMAsmParser108", "Func": "isMClass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20360, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ret", ")", "{", "int64_t", "c", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "O", ")", "->", "getSExtValue", "(", ")", ";"], "ground_truth": ["if", "(", "<STR_LIT>", "(", "c", ")", ")", "{"], "File": "AAPISelDAGToDAG", "Func": "SelectAddr_MO10", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20361, "Length": 28, "Cover_Rate": 0.345679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitArchExtension", "(", "uint64_t", "ArchExt", ")", "{"], "ground_truth": ["}"], "File": "ARMTargetStreamer (2)1", "Func": "emitArchExtension", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20362, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumRegPressureSets", "=", "getNumRegPressureSets", "(", ")", ";", "SGPR32SetID", "=", "NumRegPressureSets", ";", "VGPR32SetID", "=", "NumRegPressureSets", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumRegPressureSets", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "strncmp", "(", "<STR_LIT>", ",", "getRegPressureSetName", "(", "i", ")", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "SGPR32SetID", "=", "i", ";"], "File": "SIRegisterInfo106", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20363, "Length": 50, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "moxie_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "regno", ";", "int", "regs", "=", "<NUM_LIT>", "-", "*", "cum", ";", "*", "pretend_size", "=", "regs", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "GET_MODE_SIZE", "(", "SImode", ")", "*", "regs", ";", "if", "(", "no_rtl", ")", "return", ";", "for", "(", "regno", "=", "*", "cum", ";", "regno", "<", "<NUM_LIT>", ";", "regno", "++", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "rtx", "slot", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "gen_rtx_REG", "(", "SImode", ",", "ARG_POINTER_REGNUM", ")", ",", "GEN_INT", "(", "UNITS_PER_WORD", "*", "(", "<NUM_LIT>", "+", "(", "regno", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "slot", ")", ",", "reg", ")", ";", "}"], "ground_truth": ["}"], "File": "moxie", "Func": "moxie_setup_incoming_varargs", "Target": "moxie", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20364, "Length": 130, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", ")", "{"], "ground_truth": ["}"], "File": "MINA32InstrInfo", "Func": "MINA32InstrInfo", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20365, "Length": 18, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "atLeastM68060", "(", ")", "const", "{"], "ground_truth": ["return", "SubtargetKind", ">=", "M60", ";"], "File": "M68kSubtarget", "Func": "atLeastM68060", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20366, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "rs6000_member_type_forces_blk", "(", "const_tree", "field", ",", "machine_mode", "mode", ")", "{"], "ground_truth": ["return", "(", "(", "TARGET_SPE", "&&", "TREE_CODE", "(", "TREE_TYPE", "(", "field", ")", ")", "==", "VECTOR_TYPE", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "mode", "==", "DFmode", ")", ")", ";"], "File": "rs60004", "Func": "rs6000_member_type_forces_blk", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20367, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "create<ISA_LIT>NewValueJump", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ExpandPredSpillCode", "(", "TM", ")", ")", ";", "addPass", "(", "create<ISA_LIT>SplitTFRCondSets", "(", "TM", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "create<ISA_LIT>FixupHwLoops", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>Packetizer", "(", ")", ")", ";", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonTargetMachine16", "Func": "addPreEmitPass", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20368, "Length": 71, "Cover_Rate": 0.8160919540229885, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Pos", "+=", "<NUM_LIT>", ";", "int", "Size", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Size", "=", "(", "int", ")", "Insn", "-", "Pos", "+", "<NUM_LIT>", ";", "else", "Size", "=", "(", "int", ")", "Insn", "-", "Pos", "+", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Size", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler44", "Func": "DecodeInsSize", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20369, "Length": 82, "Cover_Rate": 0.6721311475409836, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "uint32_t", "insn32", ";", "if", "(", "!", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "insn32", ")", ")", "{", "return", "Fail", ";", "}", "Result", "=", "decodeInstruction", "(", "DecoderTable32", ",", "instr", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";"], "ground_truth": ["}"], "File": "XCoreDisassembler (2)", "Func": "getInstruction", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20370, "Length": 62, "Cover_Rate": 0.43356643356643354, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SUBREG", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "true_regnum", "(", "addr", ")", "]", ")", ";", "break", ";", "case", "PLUS", ":", "{", "rtx", "x", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "y", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "if", "(", "CONST_INT_P", "(", "y", ")", ")", "{", "unsigned", "int", "regno", "=", "true_regnum", "(", "x", ")", ";", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "y", ")", ";"], "ground_truth": ["switch", "(", "mode", ")", "{"], "File": "visium", "Func": "visium_print_operand_address", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 20371, "Length": 87, "Cover_Rate": 0.3096085409252669, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DominatorTreeWrapperPass", "*", "const", "DTW", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTW", "?", "&", "DTW", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "const", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "ST", "=", "&", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";", "IsPixelShader", "=", "F", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "<ISA_LIT>_PS", ";"], "ground_truth": ["visit", "(", "F", ")", ";"], "File": "AMDGPUAtomicOptimizer10", "Func": "runOnFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20372, "Length": 81, "Cover_Rate": 0.4576271186440678, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_64BIT", ")", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "frame_size", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "args_size", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", ";", "}", "else", "{", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "frame_size", ")", ";", "output_asm_insn", "(", "<STR_LIT>", ",", "&", "args_size", ")", ";"], "ground_truth": ["output_asm_insn", "(", "<STR_LIT>", ",", "ops", ")", ";"], "File": "s390", "Func": "s390_output_split_stack_data", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20373, "Length": 54, "Cover_Rate": 0.38028169014084506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";"], "ground_truth": ["if", "(", "Flags", ".", "isInReg", "(", ")", ")", "return", "RegStructReturn", ";"], "File": "M68kISelLowering", "Func": "argsAreStructReturn", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20374, "Length": 23, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{"], "ground_truth": ["return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";"], "File": "SparcAsmBackend", "Func": "createSparcAsmBackend", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20375, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pminub256", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx2intrin", "Func": "_mm256_min_epu8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20376, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "nds32_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "(", "!", "TARGET_V3PUSH", "&&", "!", "nds32_isr_function_p", "(", "current_function_decl", ")", "&&", "(", "cfun", "->", "machine", "->", "va_args_size", "==", "<NUM_LIT>", ")", "&&", "decl", "&&", "!", "flag_pic", ")", ";"], "File": "nds32", "Func": "nds32_function_ok_for_sibcall", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20377, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "def_builtin", "(", "int", "mask", ",", "const", "char", "*", "name", ",", "tree", "type", ",", "int", "code", ")", "{", "if", "(", "mask", "&", "target_flags", ")", "{", "if", "(", "rs6000_builtin_decls", "[", "code", "]", ")", "abort", "(", ")", ";", "rs6000_builtin_decls", "[", "code", "]", "=", "lang_hooks", ".", "builtin_function", "(", "name", ",", "type", ",", "code", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "}"], "ground_truth": ["}"], "File": "rs60003", "Func": "def_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20378, "Length": 61, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "frv_legitimate_address_p_1", "(", "mode", ",", "addr", ",", "reload_completed", ",", "TRUE", ",", "FALSE", ")", ";"], "File": "frv", "Func": "condexec_memory_operand", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20379, "Length": 35, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getOnesVector", "(", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ")", "{", "assert", "(", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["APInt", "Ones", "=", "APInt", "::", "getAllOnesValue", "(", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "getOnesVector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20380, "Length": 52, "Cover_Rate": 0.5360824742268041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "VT", ";", "switch", "(", "Intrinsic", ")", "{", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "VT", "=", "<STR_LIT>", ";", "break", ";", "}", "Info", ".", "opc", "=", "<STR_LIT>", ";", "Info", ".", "memVT", "=", "VT", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "-", "VT", ".", "getStoreSize", "(", ")", "+", "<NUM_LIT>", ";", "Info", ".", "size", "=", "<NUM_LIT>", "*", "VT", ".", "getStoreSize", "(", ")", "-", "<NUM_LIT>", ";", "Info", ".", "align", "=", "Align", "(", "<NUM_LIT>", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "default", ":", "break", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "PPCISelLowering100", "Func": "getTgtMemIntrinsic", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20381, "Length": 148, "Cover_Rate": 0.37279596977329976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "SOpc", "=", "<STR_LIT>", "(", "MO1", ".", "getImm", "(", ")", ")", ";", "unsigned", "Binary", "=", "get<ISA_LIT>RegisterNumbering", "(", "MO", ".", "getReg", "(", ")", ")", ";", "unsigned", "SBits", "=", "<NUM_LIT>", ";", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Binary", "|=", "<NUM_LIT>", ";", "return", "Binary", ";", "}", "Binary", "|=", "SBits", "<<", "<NUM_LIT>", ";"], "ground_truth": ["unsigned", "Offset", "=", "<STR_LIT>", "(", "MO1", ".", "getImm", "(", ")", ")", ";"], "File": "ARMMCCodeEmitter10", "Func": "getSORegImmOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20382, "Length": 106, "Cover_Rate": 0.5608465608465608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "OW", "->", "Write32", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "break", ";"], "ground_truth": ["case", "<NUM_LIT>", ":", "OW", "->", "Write16", "(", "<NUM_LIT>", ")", ";", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";", "break", ";"], "File": "ARMAsmBackend18", "Func": "WriteNopData", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20383, "Length": 83, "Cover_Rate": 0.5424836601307189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tryParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", "!=", "MatchOperand_Success", ")", "return", "Error", "(", "StartLoc", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "BPFAsmParser1", "Func": "ParseRegister", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20384, "Length": 24, "Cover_Rate": 0.5581395348837209, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addUImm7Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["addImmOperands", "(", "Inst", ",", "N", ")", ";"], "File": "VEAsmParser (2)", "Func": "addUImm7Operands", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20385, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Section", "&&", "<STR_LIT>", ")", ";", "if", "(", "Section", "->", "useCodeAlign", "(", ")", ")", "getStreamer", "(", ")", ".", "emitCodeAlignment", "(", "<NUM_LIT>", ",", "&", "getSTI", "(", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["else", "getStreamer", "(", ")", ".", "emitValueToAlignment", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser (2)3", "Func": "parseDirectiveAlign", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20386, "Length": 47, "Cover_Rate": 0.5402298850574713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SrcEltTy", ".", "bitsLT", "(", "SmallestEltTy", ")", ")", "SmallestEltTy", "=", "SrcEltTy", ";", "}", "unsigned", "ResMultiplier", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SmallestEltTy", ".", "getSizeInBits", "(", ")", ";", "EVT", "ShuffleVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "SmallestEltTy", ",", "NumElts", ")", ";", "for", "(", "auto", "&", "Src", ":", "Sources", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "==", "VT", ".", "getSizeInBits", "(", ")", ")", "continue", ";", "EVT", "EltVT", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "NumSrcElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "EltVT", ".", "getSizeInBits", "(", ")", ";", "EVT", "DestVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "EltVT", ",", "NumSrcElts", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "<", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "if", "(", "<NUM_LIT>", "*", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getUNDEF", "(", "Src", ".", "ShuffleVec", ".", "getValueType", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "*", "VT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Src", ".", "MaxElt", "-", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "return", "SDValue", "(", ")", ";", "}", "if", "(", "Src", ".", "MinElt", ">=", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "NumSrcElts", ";", "}", "else", "if", "(", "Src", ".", "MaxElt", "<", "NumSrcElts", ")", "{", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "SDValue", "VEXTSrc1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "VEXTSrc2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "Src", ".", "ShuffleVec", ",", "DAG", ".", "getConstant", "(", "NumSrcElts", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Src", ".", "ShuffleVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DestVT", ",", "VEXTSrc1", ",", "VEXTSrc2", ",", "DAG", ".", "getConstant", "(", "Src", ".", "MinElt", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Src", ".", "WindowBase", "=", "-", "Src", ".", "MinElt", ";", "}"], "ground_truth": ["}"], "File": "ARMISelLowering143", "Func": "ReconstructShuffle", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20387, "Length": 443, "Cover_Rate": 0.3504746835443038, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "const", "&", "ST", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "<STR_LIT>", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "MIRBuilder", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "<STR_LIT>", ")", "{", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["Register", "LiveInReturn", "=", "MF", ".", "addLiveIn", "(", "TRI", "->", "getReturnAddressReg", "(", "MF", ")", ",", "&", "<STR_LIT>", ")", ";"], "File": "AMDGPUCallLowering1", "Func": "lowerReturn", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20388, "Length": 118, "Cover_Rate": 0.39072847682119205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PostRAScheduler", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["initialize<ISA_LIT>PostRASchedulerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "File": "PatmosPostRAScheduler", "Func": "PatmosPostRAScheduler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20389, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "BPFISelLowering38", "Func": "LowerOperation", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20390, "Length": 41, "Cover_Rate": 0.5774647887323944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "KCacheBank", "<<", "':'", ";", "int", "KCacheAddr", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "LineSize", "=", "(", "KCacheMode", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "O", "<<", "KCacheAddr", "*", "<NUM_LIT>", "<<", "'-'", "<<", "KCacheAddr", "*", "<NUM_LIT>", "+", "LineSize", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter20", "Func": "printKCache", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20391, "Length": 53, "Cover_Rate": 0.49074074074074076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", ")", ")", ";"], "File": "MipsDisassembler", "Func": "DecodeMem", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20392, "Length": 54, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ",", "SDLoc", "(", "Op", ")", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSHL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRL_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSRA_PARTS", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSCALAR_TO_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSIGN_EXTEND_INREG", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "SDValue", "(", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";"], "File": "PPCISelLowering135", "Func": "LowerOperation", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20393, "Length": 206, "Cover_Rate": 0.3828996282527881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86AvoidStoreForwardingBlocks", "Func": "isYMMLoadOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20394, "Length": 58, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Base", "=", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ":", "AM", ".", "Base", ".", "Reg", ";", "Scale", "=", "getI8Imm", "(", "AM", ".", "Scale", ")", ";", "Index", "=", "AM", ".", "IndexReg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";"], "ground_truth": ["else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";"], "File": "X86ISelDAGToDAG56", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20395, "Length": 109, "Cover_Rate": 0.44672131147540983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_GOT_HI", ":", "FixupKind", "=", "<STR_LIT>", ";", "break", ";", "case", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_CALL", ":", "FixupKind", "=", "<STR_LIT>", ";", "RelaxCandidate", "=", "true", ";", "break", ";", "}", "}", "else", "if", "(", "Kind", "==", "MCExpr", "::", "SymbolRef", "&&", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "MIFrm", "==", "<STR_LIT>", ")", "{", "FixupKind", "=", "<STR_LIT>", ";", "}", "}", "assert", "(", "FixupKind", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "FixupKind", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "++", "MCNumFixups", ";", "if", "(", "EnableRelax", "&&", "RelaxCandidate", ")", "{", "const", "MCConstantExpr", "*", "Dummy", "=", "MCConstantExpr", "::", "create", "(", "<NUM_LIT>", ",", "Ctx", ")", ";"], "ground_truth": ["Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Dummy", ",", "MCFixupKind", "(", "<STR_LIT>", ")", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";"], "File": "RISCVMCCodeEmitter30", "Func": "getImmOpValue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20396, "Length": 193, "Cover_Rate": 0.3580705009276438, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vornq_m_sv4si", "(", "__arm_vuninitializedq_s32", "(", ")", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vornq_x_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20397, "Length": 15, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CallFrameInformation", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{"], "ground_truth": ["PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "File": "HexagonFrameLowering (2)3", "Func": "HexagonCallFrameInformation", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20398, "Length": 20, "Cover_Rate": 0.7692307692307693, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_move_insn", "(", "isr_reg_rtx", ",", "isr_mem_rtx", ")", ";", "emit_move_insn", "(", "isr_msr_rtx", ",", "isr_reg_rtx", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_reg_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_msr_rtx", ")", ")", ";", "}", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "{", "if", "(", "BITSET_P", "(", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", "if", "(", "regno", "==", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", "continue", ";", "reg_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "insn", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base_reg_rtx", ",", "GEN_INT", "(", "gp_offset", ")", ")", ";", "mem_rtx", "=", "gen_rtx_MEM", "(", "SImode", ",", "insn", ")", ";", "if", "(", "microblaze_is_interrupt_variant", "(", ")", "||", "save_volatiles", ")", "MEM_VOLATILE_P", "(", "mem_rtx", ")", "=", "<NUM_LIT>", ";", "if", "(", "prologue", ")", "{", "insn", "=", "emit_move_insn", "(", "mem_rtx", ",", "reg_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "insn", "=", "emit_move_insn", "(", "reg_rtx", ",", "mem_rtx", ")", ";", "}", "gp_offset", "+=", "GET_MODE_SIZE", "(", "SImode", ")", ";", "}", "}", "if", "(", "microblaze_is_interrupt_variant", "(", ")", "&&", "prologue", ")", "{"], "ground_truth": ["emit_move_insn", "(", "isr_reg_rtx", ",", "isr_msr_rtx", ")", ";"], "File": "microblaze", "Func": "save_restore_insns", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20399, "Length": 175, "Cover_Rate": 0.49157303370786515, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "ST", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUInstrInfo22", "Func": "AMDGPUInstrInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20400, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Size", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "ldrOpc", "=", "<STR_LIT>", ";", "strOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ldrOpc", "=", "<STR_LIT>", ";", "strOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ldrOpc", "=", "<STR_LIT>", ";", "strOpc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "ldrOpc", "=", "<STR_LIT>", ";", "strOpc", "=", "<STR_LIT>", ";"], "ground_truth": ["break", ";"], "File": "AArch64ISelLowering160", "Func": "getExclusiveOperation", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20401, "Length": 64, "Cover_Rate": 0.6530612244897959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", ";", "printMemReference", "(", "MI", ",", "OpNo", ")", ";"], "ground_truth": ["}"], "File": "X86IntelAsmPrinter", "Func": "printi128mem", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20402, "Length": 12, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "JTIdx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "auto", "&", "JTInfo", "=", "*", "MF", "->", "getJumpTableInfo", "(", ")", ";", "const", "MachineJumpTableEntry", "&", "JT", "=", "JTInfo", ".", "getJumpTables", "(", ")", "[", "JTIdx", "]", ";", "if", "(", "JT", ".", "MBBs", ".", "empty", "(", ")", ")", "return", "false", ";", "int", "MaxOffset", "=", "std", "::", "numeric_limits", "<", "int", ">", "::", "min", "(", ")", ",", "MinOffset", "=", "std", "::", "numeric_limits", "<", "int", ">", "::", "max", "(", ")", ";", "MachineBasicBlock", "*", "MinBlock", "=", "nullptr", ";", "for", "(", "auto", "Block", ":", "JT", ".", "MBBs", ")", "{", "int", "BlockOffset", "=", "BlockInfo", "[", "Block", "->", "getNumber", "(", ")", "]", ";", "assert", "(", "BlockOffset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MaxOffset", "=", "std", "::", "max", "(", "MaxOffset", ",", "BlockOffset", ")", ";", "if", "(", "BlockOffset", "<=", "MinOffset", ")", "{", "MinOffset", "=", "BlockOffset", ";", "MinBlock", "=", "Block", ";", "}", "}", "assert", "(", "MinBlock", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "MinOffset", "-", "Offset", ")", ")", "{", "++", "NumJT32", ";", "return", "false", ";", "}", "int", "Span", "=", "MaxOffset", "-", "MinOffset", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Span", "/", "<NUM_LIT>", ")", ")", "{", "AFI", "->", "setJumpTableEntryInfo", "(", "JTIdx", ",", "<NUM_LIT>", ",", "MinBlock", "->", "getSymbol", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "++", "NumJT8", ";", "return", "true", ";", "}", "else", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Span", "/", "<NUM_LIT>", ")", ")", "{", "AFI", "->", "setJumpTableEntryInfo", "(", "JTIdx", ",", "<NUM_LIT>", ",", "MinBlock", "->", "getSymbol", "(", ")", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "++", "NumJT16", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64CompressJumpTables4", "Func": "compressJumpTable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20403, "Length": 287, "Cover_Rate": 0.8776758409785933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeSImmOperand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Imm", ",", "int64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "addImplySP", "(", "Inst", ",", "Address", ",", "Decoder", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "N", ">", "(", "Imm", ")", ")", ")", ";"], "File": "RISCVDisassembler8", "Func": "decodeSImmOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20404, "Length": 60, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "imm", "=", "fieldFromInstruction", "(", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeT2AddrModeImm0_1020s4", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20405, "Length": 31, "Cover_Rate": 0.34065934065934067, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addRegWithInputModsOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Reg", ".", "Modifiers", "==", "-", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Reg", ".", "Modifiers", ")", ")", ";"], "File": "AMDGPUAsmParser (2)", "Func": "addRegWithInputModsOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20406, "Length": 35, "Cover_Rate": 0.813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "true", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "reg", ")", ")", "{", "isSGPR", "=", "false", ";", "width", "=", "<NUM_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "unsigned", "hwReg", "=", "RI", "->", "getEncodingValue", "(", "reg", ")", "&", "<NUM_LIT>", ";", "unsigned", "maxUsed", "=", "hwReg", "+", "width", "-", "<NUM_LIT>", ";", "if", "(", "isSGPR", ")", "{", "MaxSGPR", "=", "maxUsed", ">", "MaxSGPR", "?", "maxUsed", ":", "MaxSGPR", ";", "}", "else", "{", "MaxVGPR", "=", "maxUsed", ">", "MaxVGPR", "?", "maxUsed", ":", "MaxVGPR", ";", "}", "}", "}", "}", "unsigned", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "if", "(", "VCCUsed", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", "<", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "}", "else", "{", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "if", "(", "FlatUsed", ")", "ExtraSGPRs", "=", "<NUM_LIT>", ";", "}", "MaxSGPR", "+=", "ExtraSGPRs", ";", "if", "(", "STM", ".", "debuggerReserveRegs", "(", ")", ")", "{", "ProgInfo", ".", "ReservedVGPRFirst", "=", "MaxVGPR", "+", "<NUM_LIT>", ";", "ProgInfo", ".", "ReservedVGPRCount", "=", "MFI", "->", "getDebuggerReservedVGPRCount", "(", ")", ";", "MaxVGPR", "+=", "MFI", "->", "getDebuggerReservedVGPRCount", "(", ")", ";", "}", "ProgInfo", ".", "NumVGPR", "=", "MaxVGPR", "+", "<NUM_LIT>", ";", "ProgInfo", ".", "NumSGPR", "=", "MaxSGPR", "+", "<NUM_LIT>", ";", "if", "(", "STM", ".", "hasSGPRInitBug", "(", ")", ")", "{", "if", "(", "ProgInfo", ".", "NumSGPR", ">", "<ISA_LIT>Subtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", ")", "{", "LLVMContext", "&", "Ctx", "=", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ";", "Ctx", ".", "emitError", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter60", "Func": "getSIProgramInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20407, "Length": 382, "Cover_Rate": 0.3068273092369478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "definesCPSR", "(", "MachineInstr", "*", "MI", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";"], "File": "ARMLoadStoreOptimizer12", "Func": "definesCPSR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20408, "Length": 44, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Val", ".", "countTrailingOnes", "(", ")", ">=", "Width", ")", "return", "true", ";"], "ground_truth": ["APInt", "Mask", "=", "Val", "|", "CurDAG", "->", "computeKnownBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "Zero", ";"], "File": "X86ISelDAGToDAG1", "Func": "isUnneededShiftMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20409, "Length": 32, "Cover_Rate": 0.3516483516483517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "bool", "IsPic", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "bool", "ExtraLoadRequired", "=", "Subtarget", ".", "GVRequiresExtraLoad", "(", "GV", ",", "getTargetMachine", "(", ")", ",", "false", ")", ";", "SDValue", "Result", ";", "if", "(", "!", "IsPic", "&&", "!", "ExtraLoadRequired", ")", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "else", "{", "unsigned", "char", "OpFlags", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "ExtraLoadRequired", ")", "OpFlags", "=", "<STR_LIT>", ";"], "File": "SystemZISelLowering32", "Func": "LowerGlobalAddress", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20410, "Length": 96, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "First", ",", "PredReg", ")", ";", "DebugLoc", "DL", "=", "First", "->", "getDebugLoc", "(", ")", ";", "MachineInstr", "*", "Merged", "=", "nullptr", ";", "if", "(", "Cand", ".", "CanMergeToLSDouble", ")", "Merged", "=", "CreateLoadStoreDouble", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ",", "Cand", ".", "Instrs", ")", ";", "if", "(", "!", "Merged", "&&", "Cand", ".", "CanMergeToLSMulti", ")", "Merged", "=", "CreateLoadStoreMulti", "(", "MBB", ",", "InsertBefore", ",", "Offset", ",", "Base", ",", "BaseKill", ",", "Opcode", ",", "Pred", ",", "PredReg", ",", "DL", ",", "Regs", ",", "Cand", ".", "Instrs", ")", ";", "if", "(", "!", "Merged", ")", "return", "nullptr", ";", "iterator", "EarliestI", "(", "Cand", ".", "Instrs", "[", "Cand", ".", "EarliestMIIdx", "]", ")", ";", "bool", "EarliestAtBegin", "=", "false", ";", "if", "(", "EarliestI", "==", "MBB", ".", "begin", "(", ")", ")", "{", "EarliestAtBegin", "=", "true", ";", "}", "else", "{", "EarliestI", "=", "std", "::", "prev", "(", "EarliestI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "Cand", ".", "Instrs", ")", "MBB", ".", "erase", "(", "MI", ")", ";", "if", "(", "EarliestAtBegin", ")", "EarliestI", "=", "MBB", ".", "begin", "(", ")", ";", "else", "EarliestI", "=", "std", "::", "next", "(", "EarliestI", ")", ";", "auto", "FixupRange", "=", "make_range", "(", "EarliestI", ",", "iterator", "(", "Merged", ")", ")", ";", "if", "(", "isLoadSingle", "(", "Opcode", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "FixupRange", ")", "{", "for", "(", "unsigned", "&", "ImpDefReg", ":", "ImpDefs", ")", "{", "for", "(", "MachineOperand", "&", "MO", ":", "MI", ".", "implicit_operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ImpDefReg", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "MO", ".", "setIsUndef", "(", ")", ";", "else", "if", "(", "MO", ".", "isDef", "(", ")", ")", "ImpDefReg", "=", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer14", "Func": "MergeOpsUpdate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20411, "Length": 293, "Cover_Rate": 0.39014647137150466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "KillFlag", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "HexagonInstrInfo47", "Func": "storeRegToStackSlot", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20412, "Length": 228, "Cover_Rate": 0.4681724845995893, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "p", ";", "p", "=", "prev_nonnote_insn", "(", "first_insn", ")", ";", "while", "(", "p", ")", "{", "if", "(", "GET_CODE", "(", "p", ")", "!=", "INSN", ")", "return", "false", ";", "if", "(", "reg_set_p", "(", "target", ",", "p", ")", ")", "{", "rtx", "set", "=", "single_set", "(", "p", ")", ";", "rtx", "dest", ";", "if", "(", "!", "set", ")", "return", "false", ";"], "ground_truth": ["dest", "=", "SET_DEST", "(", "set", ")", ";"], "File": "m68k3", "Func": "strict_low_part_peephole_ok", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20413, "Length": 63, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionSelector", "::", "ComplexRendererFns", "<ISA_LIT>InstructionSelector", "::", "tryFoldAddLowIntoImm", "(", "MachineInstr", "&", "RootDef", ",", "unsigned", "Size", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "if", "(", "RootDef", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "None", ";", "MachineInstr", "&", "Adrp", "=", "*", "MRI", ".", "getVRegDef", "(", "RootDef", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "Adrp", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "None", ";", "assert", "(", "Adrp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "auto", "GV", "=", "Adrp", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "isThreadLocal", "(", ")", ")", "return", "None", ";", "auto", "&", "MF", "=", "*", "RootDef", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "if", "(", "GV", "->", "getPointerAlignment", "(", "MF", ".", "getDataLayout", "(", ")", ")", "<", "Size", ")", "return", "None", ";"], "ground_truth": ["unsigned", "OpFlags", "=", "STI", ".", "ClassifyGlobalReference", "(", "GV", ",", "MF", ".", "getTarget", "(", ")", ")", ";"], "File": "AArch64InstructionSelector32", "Func": "tryFoldAddLowIntoImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20414, "Length": 159, "Cover_Rate": 0.6708860759493671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "}", "if", "(", "cast", "<", "CondCodeSDNode", ">", "(", "N02", ")", "->", "get", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N01", "==", "N1", ")", "{", "SDValue", "N2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N000", "==", "N2", "&&", "N0", ".", "getNode", "(", ")", "->", "getValueType", "(", "N0", ".", "getResNo", "(", ")", ")", "==", "<STR_LIT>", "&&", "N00", ".", "getNode", "(", ")", "->", "getValueType", "(", "N00", ".", "getResNo", "(", ")", ")", "==", "<STR_LIT>", ")", "{", "SDNode", "*", "SextNode", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N000", ")", ";", "SDNode", "*", "Result", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SDValue", "(", "SextNode", ",", "<NUM_LIT>", ")", ",", "N1", ")", ";", "ReplaceUses", "(", "N", ",", "Result", ")", ";", "return", "Result", ";", "}", "}"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG13", "Func": "SelectSelect", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20415, "Length": 142, "Cover_Rate": 0.3219954648526077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ReturnAddrIndex", "==", "<NUM_LIT>", ")", "{", "unsigned", "SlotSize", "=", "Subtarget", ".", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int64_t", ")", "SlotSize", ",", "false", ")", ";", "FuncInfo", "->", "setRAIndex", "(", "ReturnAddrIndex", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getFrameIndex", "(", "ReturnAddrIndex", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";"], "File": "M680x0ISelLowering", "Func": "getReturnAddressFrameIndex", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20416, "Length": 62, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "IsSingleInstrConstant", "(", "SDValue", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "ST", ",", "const", "SDLoc", "&", "dl", ")", "{", "uint64_t", "Val", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "return", "SDValue", "(", ")", ";", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Val", "<=", "<NUM_LIT>", "||", "~", "Val", "<=", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "<STR_LIT>", "(", "Val", ")", "!=", "-", "<NUM_LIT>", "||", "<STR_LIT>", "(", "~", "Val", ")", "!=", "-", "<NUM_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "Val", ",", "dl", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)5", "Func": "IsSingleInstrConstant", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20417, "Length": 122, "Cover_Rate": 0.8970588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isTargetELF", "(", ")", "const", "{"], "ground_truth": ["return", "TargetTriple", ".", "isOSBinFormatELF", "(", ")", ";"], "File": "ARMSubtarget (2)", "Func": "isTargetELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20418, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "next_fcc", ">", "FCC_REG_LAST", "-", "FCC_REG_FIRST", ")", "cfun", "->", "machine", "->", "next_fcc", "=", "<NUM_LIT>", ";", "regno", "=", "FCC_REG_FIRST", "+", "cfun", "->", "machine", "->", "next_fcc", ";", "cfun", "->", "machine", "->", "next_fcc", "+=", "count", ";"], "ground_truth": ["return", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";"], "File": "loongarch", "Func": "loongarch_allocate_fcc", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20419, "Length": 46, "Cover_Rate": 0.46, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u8_p128", "(", "poly128_t", "__a", ")", "{", "return", "(", "uint8x16_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_u8_p128", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20420, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "IsTrueBlockRequired", ")", "{", "TrueBlock", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "TrueBlock", ")", ";", "}", "if", "(", "NewSuccessor", ")", "{", "MF", "->", "insert", "(", "It", ",", "NewSuccessor", ")", ";", "NewSuccessor", "->", "splice", "(", "NewSuccessor", "->", "end", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "BIL", ".", "back", "(", ")", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "NewSuccessor", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "for", "(", "auto", "&", "LI", ":", "MBB", "->", "liveins", "(", ")", ")", "NewSuccessor", "->", "addLiveIn", "(", "LI", ")", ";", "LivePhysRegs", "LPR", "(", "*", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "MCPhysReg", ",", "const", "MachineOperand", "*", ">", ",", "<NUM_LIT>", ">", "Clobbers", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "LPR", ".", "stepForward", "(", "MI", ",", "Clobbers", ")", ";", "for", "(", "auto", "&", "LI", ":", "LPR", ")", "NewSuccessor", "->", "addLiveIn", "(", "LI", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "PPCExpandISEL", "Func": "reorganizeBlockLayout", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20421, "Length": 171, "Cover_Rate": 0.3313953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getTM", "<", "<ISA_LIT>TargetMachine", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)", "Func": "getAMDGPUTargetMachine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20422, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "Offset", "=", "nullptr", ";", "if", "(", "Index", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "if", "(", "auto", "SplatVal", "=", "DAG", ".", "getSplatValue", "(", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "SplatVal", ")", ")", "Offset", "=", "cast", "<", "ConstantSDNode", ">", "(", "SplatVal", ")", ";", "else", "{", "BasePtr", "=", "SplatVal", ";", "Index", "=", "Index", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", ";", "}"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "selectGatherScatterAddrMode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20423, "Length": 73, "Cover_Rate": 0.3146551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setVariadicStackIdx", "(", "int", "Idx", ")", "{", "VariadicStackIdx", "=", "Idx", ";"], "ground_truth": ["}"], "File": "AArch64MachineFunctionInfo6", "Func": "setVariadicStackIdx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20424, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "(", "MCContext", "&", "Ctx", ",", "AsmPrinter", "&", "Printer", ")", ":", "Ctx", "(", "Ctx", ")", ",", "Printer", "(", "Printer", ")", "{"], "ground_truth": ["}"], "File": "MCS51MCInstLower", "Func": "MCS51MCInstLower", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20425, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64InstrInfo51", "Func": "getLoadStoreImmIdx", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20426, "Length": 258, "Cover_Rate": 0.42504118616144976, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "v4sf", "vh", "=", "*", "(", "v4sf", "*", ")", "fvh", ";"], "ground_truth": ["return", "__builtin_sh_media_FIPR_S", "(", "vg", ",", "vh", ")", ";"], "File": "ushmedia1", "Func": "sh_media_FIPR_S", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20427, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_fnmadd_sd", "(", "__m128d", "__W", ",", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_vfmaddsd3_mask", "(", "(", "__v2df", ")", "__W", ",", "-", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "__B", ",", "(", "__mmask8", ")", "__U", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "File": "avx512fintrin", "Func": "_mm_mask_fnmadd_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20428, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "signed", "int", "__a", ",", "__b", ",", "__c", ";", "__a", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m1", ")", ";", "__b", "=", "(", "__vector", "signed", "int", ")", "vec_splats", "(", "__m2", ")", ";", "__c", "=", "vec_add", "(", "__a", ",", "__b", ")", ";", "return", "(", "__m64", ")", "(", "(", "__vector", "long", "long", ")", "__c", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["__m64_union", "__mu1", ",", "__mu2", ",", "__res", ";"], "File": "mmintrin2", "Func": "_mm_add_pi32", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20429, "Length": 65, "Cover_Rate": 0.43333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateRotImm", "(", "unsigned", "Imm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{"], "ground_truth": ["auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_RotateImmediate", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "CreateRotImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20430, "Length": 30, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "Results", ",", "std", "::", "vector", "<", "FlowStringValue", ">", "(", ")", ")", ";", "YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "CFGStackified", ",", "false", ")", ";"], "ground_truth": ["YamlIO", ".", "mapOptional", "(", "<STR_LIT>", ",", "MFI", ".", "SrcToUnwindDest", ")", ";"], "File": "WebAssemblyMachineFunctionInfo15", "Func": "mapping", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20431, "Length": 44, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "ArgumentPopSize", "=", "AFI", "->", "getArgumentStackToRestore", "(", ")", ";", "}", "bool", "IsWin64", "=", "Subtarget", ".", "isCallingConvWin64", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ";", "unsigned", "FixedObject", "=", "IsWin64", "?", "alignTo", "(", "AFI", "->", "getVarArgsGPRSize", "(", ")", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "uint64_t", "AfterCSRPopSize", "=", "ArgumentPopSize", ";", "auto", "PrologueSaveSize", "=", "AFI", "->", "getCalleeSavedStackSize", "(", ")", "+", "FixedObject", ";", "bool", "CombineSPBump", "=", "shouldCombineCSRLocalStackBump", "(", "MF", ",", "NumBytes", ")", ";", "if", "(", "!", "CombineSPBump", "&&", "PrologueSaveSize", "!=", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "::", "iterator", "Pop", "=", "std", "::", "prev", "(", "MBB", ".", "getFirstTerminator", "(", ")", ")", ";", "const", "MachineOperand", "&", "OffsetOp", "=", "Pop", "->", "getOperand", "(", "Pop", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "OffsetOp", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "convertCalleeSaveRestoreToSPPrePostIncDec", "(", "MBB", ",", "Pop", ",", "DL", ",", "TII", ",", "PrologueSaveSize", ")", ";", "}", "else", "{", "AfterCSRPopSize", "+=", "PrologueSaveSize", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "LastPopI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "Begin", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "LastPopI", "!=", "Begin", ")", "{", "--", "LastPopI", ";", "if", "(", "!", "LastPopI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "{", "++", "LastPopI", ";", "break", ";", "}", "else", "if", "(", "CombineSPBump", ")", "fixupCalleeSaveRestoreStackOffset", "(", "*", "LastPopI", ",", "AFI", "->", "getLocalStackSize", "(", ")", ")", ";", "}", "if", "(", "CombineSPBump", ")", "{", "emitFrameOffset", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "NumBytes", "+", "AfterCSRPopSize", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "return", ";", "}", "NumBytes", "-=", "PrologueSaveSize", ";", "assert", "(", "NumBytes", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", ")", "{", "bool", "RedZone", "=", "canUseRedZone", "(", "MF", ")", ";", "if", "(", "RedZone", "&&", "AfterCSRPopSize", "==", "<NUM_LIT>", ")", "return", ";", "bool", "NoCalleeSaveRestore", "=", "PrologueSaveSize", "==", "<NUM_LIT>", ";", "int", "StackRestoreBytes", "=", "RedZone", "?", "<NUM_LIT>", ":", "NumBytes", ";", "if", "(", "NoCalleeSaveRestore", ")", "StackRestoreBytes", "+=", "AfterCSRPopSize", ";", "bool", "Done", "=", "NoCalleeSaveRestore", "||", "AfterCSRPopSize", "==", "<NUM_LIT>", ";", "if", "(", "Done", ")", "adaptForLdStOpt", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastPopI", ")", ";", "emitFrameOffset", "(", "MBB", ",", "LastPopI", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "StackRestoreBytes", ",", "TII", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "Done", ")", "return", ";", "NumBytes", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering13", "Func": "emitEpilogue", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20432, "Length": 377, "Cover_Rate": 0.5067204301075269, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "SDValue", "(", ")", ";", "}", "SDValue", "SraC", "=", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "SraAmt", "=", "cast", "<", "ConstantSDNode", ">", "(", "SraC", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "EltBits", "=", "MaskVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "if", "(", "(", "SraAmt", "+", "<NUM_LIT>", ")", "!=", "EltBits", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "X", "=", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Y", "=", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "X", "&&", "<STR_LIT>", "(", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "X", ".", "getValueType", "(", ")", "==", "MaskVT", "&&", "X", ".", "getValueType", "(", ")", "==", "Y", ".", "getValueType", "(", ")", ")", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "switch", "(", "EltBits", ")", "{", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "Opc", ")", "{", "SDValue", "Sign", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "MaskVT", ",", "X", ",", "Mask", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Sign", ")", ";", "}", "}", "if", "(", "!", "(", "Subtarget", "->", "hasSSE41", "(", ")", "||", "Subtarget", "->", "hasAVX", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "X", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "X", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Y", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Mask", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "X", ",", "Y", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Mask", ")", ";", "}", "}", "}", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "N1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "std", "::", "swap", "(", "N0", ",", "N1", ")", ";"], "ground_truth": ["if", "(", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "N1", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering191", "Func": "PerformOrCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20433, "Length": 381, "Cover_Rate": 0.31409727947238253, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "is_thunk", ")", "return", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "lr_save_state", ")", "return", "cfun", "->", "machine", "->", "lr_save_state", "-", "<NUM_LIT>", ";", "push_topmost_sequence", "(", ")", ";", "top", "=", "get_insns", "(", ")", ";", "pop_topmost_sequence", "(", ")", ";", "reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ";", "for", "(", "insn", "=", "NEXT_INSN", "(", "top", ")", ";", "insn", "!=", "NULL_RTX", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{"], "ground_truth": ["if", "(", "!", "SIBLING_CALL_P", "(", "insn", ")", ")", "return", "<NUM_LIT>", ";"], "File": "rs6000-logue", "Func": "rs6000_ra_ever_killed", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20434, "Length": 97, "Cover_Rate": 0.6139240506329114, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "useF32FTZ", "(", ")", "const", "{", "if", "(", "FtzEnabled", ".", "getNumOccurrences", "(", ")", ">", "<NUM_LIT>", ")", "{", "return", "FtzEnabled", ";", "}", "else", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";"], "ground_truth": ["if", "(", "F", "->", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "return", "F", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", ";"], "File": "NVPTXISelDAGToDAG15", "Func": "useF32FTZ", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20435, "Length": 59, "Cover_Rate": 0.9076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "Cold", ")", "{", "return", "TM", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_SVR64_ColdCC_Altivec_RegMask", ":", "CSR_SVR64_ColdCC_RegMask", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_SVR32_ColdCC_Altivec_RegMask", ":", "(", "Subtarget", ".", "hasSPE", "(", ")", "?", "CSR_SVR32_ColdCC_SPE_RegMask", ":", "CSR_SVR32_ColdCC_RegMask", ")", ")", ";", "}"], "ground_truth": ["return", "TM", ".", "is<ISA_LIT>64", "(", ")", "?", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_<ISA_LIT>64_Altivec_RegMask", ":", "CSR_<ISA_LIT>64_RegMask", ")", ":", "(", "Subtarget", ".", "hasAltivec", "(", ")", "?", "CSR_SVR432_Altivec_RegMask", ":", "(", "Subtarget", ".", "hasSPE", "(", ")", "?", "CSR_SVR432_SPE_RegMask", ":", "CSR_SVR432_RegMask", ")", ")", ";"], "File": "PPCRegisterInfo10", "Func": "getCallPreservedMask", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20436, "Length": 92, "Cover_Rate": 0.4742268041237113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "ia64_invalid_unary_op", "(", "int", "op", ",", "const_tree", "type", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "RFmode", "&&", "op", "!=", "CONVERT_EXPR", "&&", "op", "!=", "ADDR_EXPR", ")", "return", "N_", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_invalid_unary_op", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20437, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "(", "MI", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMLoadStoreOptimizer56", "Func": "getLSMultipleTransferSize", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20438, "Length": 78, "Cover_Rate": 0.5064935064935064, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrshrntq", "(", "uint16x8_t", "__a", ",", "uint32x4_t", "__b", ",", "const", "int", "__imm", ")", "{", "return", "__arm_vrshrntq_n_u32", "(", "__a", ",", "__b", ",", "__imm", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrshrntq", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20439, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasSlt", "(", ")", "const", "{", "return", "HasSlt", ";"], "ground_truth": ["}"], "File": "Cpu0Subtarget", "Func": "hasSlt", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20440, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "(", "<STR_LIT>", ",", "getLoc", "(", ")", ")", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "parseImmediate", "(", "Operands", ")", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "if", "(", "parseImmediate", "(", "Operands", ")", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser6", "Func": "parseBaseRegImm", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20441, "Length": 101, "Cover_Rate": 0.36200716845878134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "addr", "=", "copy_addr_to_reg", "(", "addr", ")", ";", "orig_dest", "=", "replace_equiv_address", "(", "orig_dest", ",", "addr", ")", ";", "}", "addr", "=", "XEXP", "(", "orig_src", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "addr", "=", "copy_addr_to_reg", "(", "addr", ")", ";", "orig_src", "=", "replace_equiv_address", "(", "orig_src", ",", "addr", ")", ";", "}", "}", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "move_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "SImode", ";", "gen_func", ".", "mov", "=", "gen_movsi", ";", "}", "else", "if", "(", "bytes", ">=", "<NUM_LIT>", "&&", "(", "align", ">=", "<NUM_LIT>", "||", "!", "STRICT_ALIGNMENT", ")", ")", "{", "move_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "HImode", ";", "gen_func", ".", "mov", "=", "gen_movhi", ";", "}", "else", "{", "move_bytes", "=", "<NUM_LIT>", ";", "mode", "=", "QImode", ";", "gen_func", ".", "mov", "=", "gen_movqi", ";", "}", "if", "(", "might_overlap", "&&", "num_reg", "+", "<NUM_LIT>", ">=", "MAX_MOVE_REG", "&&", "bytes", ">", "move_bytes", ")", "return", "<NUM_LIT>", ";", "gcc_assert", "(", "mode", "!=", "BLKmode", ")", ";", "src", "=", "adjust_address", "(", "orig_src", ",", "mode", ",", "offset", ")", ";", "dest", "=", "adjust_address", "(", "orig_dest", ",", "mode", ",", "offset", ")", ";", "rtx", "tmp_reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "move_with_length", ")", "{", "loads", "[", "num_reg", "]", "=", "(", "*", "gen_func", ".", "movlen", ")", "(", "tmp_reg", ",", "src", ",", "move_bytes", ")", ";", "stores", "[", "num_reg", "++", "]", "=", "(", "*", "gen_func", ".", "movlen", ")", "(", "dest", ",", "tmp_reg", ",", "move_bytes", ")", ";", "}", "else", "{"], "ground_truth": ["loads", "[", "num_reg", "]", "=", "(", "*", "gen_func", ".", "mov", ")", "(", "tmp_reg", ",", "src", ")", ";"], "File": "rs6000-string", "Func": "expand_block_move", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20442, "Length": 334, "Cover_Rate": 0.3957345971563981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BitWidth", "<", "<NUM_LIT>", ")", "{", "unsigned", "MidRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "MidRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "ResultReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "MidRegLo", ")", ".", "addReg", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "BitWidth", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "MidRegHi", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "MidRegLo", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "ResultReg", ")", ".", "addReg", "(", "MidRegLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "MidRegHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "ResultReg", ")", ";", "addUsersToMoveToVALUWorklist", "(", "ResultReg", ",", "MRI", ",", "Worklist", ")", ";"], "ground_truth": ["return", ";"], "File": "SIInstrInfo1", "Func": "splitScalar64BitBFE", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20443, "Length": 172, "Cover_Rate": 0.36752136752136755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_aarch64_srshlv8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrshl_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20444, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "unsigned", "MaskWeight", "=", "SlotWeight", "-", "<NUM_LIT>", ";", "bool", "Key", "=", "(", "<NUM_LIT>", "<<", "s", ")", "&", "getUnits", "(", ")", ";", "assert", "(", "SlotWeight", "*", "s", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Weight", "=", "(", "Key", "<<", "(", "SlotWeight", "*", "s", ")", ")", "*", "(", "(", "MaskWeight", "-", "countPopulation", "(", "getUnits", "(", ")", ")", ")", "<<", "countTrailingZeros", "(", "getUnits", "(", ")", ")", ")", ";"], "ground_truth": ["return", "(", "Weight", ")", ";"], "File": "HexagonShuffler (2)", "Func": "setWeight", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20445, "Length": 69, "Cover_Rate": 0.8117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "RI", "(", "sti", ".", "getSpecialRegisters", "(", ")", "->", "getReturnFunctionAddressRegister", "(", ")", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "SystemZInstrInfo16", "Func": "SystemZInstrInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20446, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint16x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vreinterpret_u16_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20447, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_multishift_epi64_epi8", "(", "__m128i", "__W", ",", "__mmask16", "__M", ",", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_vpmultishiftqb128_mask", "(", "(", "__v16qi", ")", "__X", ",", "(", "__v16qi", ")", "__Y", ",", "(", "__v16qi", ")", "__W", ",", "(", "__mmask16", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmivlintrin", "Func": "_mm_mask_multishift_epi64_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20448, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmParser", "::", "AddDefaultSrcDestOperands", "(", "OperandVector", "&", "Operands", ",", "std", "::", "unique_ptr", "<", "llvm", "::", "MCParsedAsmOperand", ">", "&&", "Src", ",", "std", "::", "unique_ptr", "<", "llvm", "::", "MCParsedAsmOperand", ">", "&&", "Dst", ")", "{", "if", "(", "isParsingIntelSyntax", "(", ")", ")", "{", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Dst", ")", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Src", ")", ")", ";", "}", "else", "{", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Src", ")", ")", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Dst", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "X86AsmParser (2)3", "Func": "AddDefaultSrcDestOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20449, "Length": 92, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDNode", "*", "<ISA_LIT>SEDAGToDAGISel", "::", "selectAddESubE", "(", "unsigned", "MOp", ",", "SDValue", "InFlag", ",", "SDValue", "CmpLHS", ",", "DebugLoc", "DL", ",", "SDNode", "*", "Node", ")", "const", "{", "unsigned", "Opc", "=", "InFlag", ".", "getOpcode", "(", ")", ";", "(", "void", ")", "Opc", ";", "assert", "(", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "&&", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CmpLHS", ",", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "LHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "SDNode", "*", "Carry", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "SDNode", "*", "AddCarry", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "SDValue", "(", "Carry", ",", "<NUM_LIT>", ")", ",", "RHS", ")", ";"], "ground_truth": ["return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MOp", ",", "VT", ",", "<STR_LIT>", ",", "LHS", ",", "SDValue", "(", "AddCarry", ",", "<NUM_LIT>", ")", ")", ";"], "File": "MipsSEISelDAGToDAG48", "Func": "selectAddESubE", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20450, "Length": 173, "Cover_Rate": 0.9202127659574468, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "E_VNx8HFmode", ":", "case", "E_VNx4SFmode", ":", "case", "E_VNx2DFmode", ":", "return", "TARGET_SVE", "?", "VEC_SVE_DATA", ":", "<NUM_LIT>", ";", "case", "E_VNx32QImode", ":", "case", "E_VNx16HImode", ":", "case", "E_VNx8SImode", ":", "case", "E_VNx4DImode", ":", "case", "E_VNx16BFmode", ":", "case", "E_VNx16HFmode", ":", "case", "E_VNx8SFmode", ":", "case", "E_VNx4DFmode", ":", "case", "E_VNx48QImode", ":", "case", "E_VNx24HImode", ":", "case", "E_VNx12SImode", ":", "case", "E_VNx6DImode", ":", "case", "E_VNx24BFmode", ":", "case", "E_VNx24HFmode", ":", "case", "E_VNx12SFmode", ":", "case", "E_VNx6DFmode", ":", "case", "E_VNx64QImode", ":", "case", "E_VNx32HImode", ":", "case", "E_VNx16SImode", ":", "case", "E_VNx8DImode", ":", "case", "E_VNx32BFmode", ":", "case", "E_VNx32HFmode", ":", "case", "E_VNx16SFmode", ":", "case", "E_VNx8DFmode", ":", "return", "TARGET_SVE", "?", "VEC_SVE_DATA", "|", "VEC_STRUCT", ":", "<NUM_LIT>", ";", "case", "E_V8QImode", ":", "case", "E_V4HImode", ":"], "ground_truth": ["case", "E_V2SImode", ":"], "File": "aarch64", "Func": "aarch64_classify_vector_mode", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20451, "Length": 106, "Cover_Rate": 0.43621399176954734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>CA53Erratum835769Stub", "(", "getData", "(", ")", ",", "size", "(", ")", ",", "<STR_LIT>", ",", "fixup_begin", "(", ")", ",", "fixup_end", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64CA53Erratum835769Stub", "Func": "doClone", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20452, "Length": 24, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isu3Imm", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser (2)", "Func": "isu3Imm", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20453, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmInfo", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "Dcpu16MCAsmInfo", "Func": "anchor", "Target": "Dcpu16", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20454, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "SrcVT", ";", "unsigned", "Opc", "=", "N", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "T", "=", "Opc", "==", "<STR_LIT>", "?", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ":", "cast", "<", "VTSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";", "if", "(", "T", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "R", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "if", "(", "L", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "L", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "R", "=", "N", ";", "break", ";", "}", "default", ":", "return", "false", ";", "}", "EVT", "RT", "=", "R", ".", "getValueType", "(", ")", ";", "if", "(", "RT", "==", "<STR_LIT>", ")", "return", "true", ";", "assert", "(", "RT", "==", "<STR_LIT>", ")", ";", "const", "SDLoc", "&", "dl", "(", "N", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "R", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "R", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ")", "}", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "R", "=", "SDValue", "(", "T", ",", "<NUM_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonISelDAGToDAG11", "Func": "DetectUseSxtw", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20455, "Length": 252, "Cover_Rate": 0.8155339805825242, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "X86IREmitter", "Func": "visitMOVSS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20456, "Length": 9, "Cover_Rate": 0.42857142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "ExtSrc", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "ExtSrc", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "SDValue", "LowLHS", ",", "HiBits", ";", "std", "::", "tie", "(", "LowLHS", ",", "HiBits", ")", "=", "split64BitValue", "(", "LHS", ",", "DAG", ")", ";", "SDValue", "LowOr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LowLHS", ",", "ExtSrc", ")", ";", "DCI", ".", "AddToWorklist", "(", "LowOr", ".", "getNode", "(", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "HiBits", ".", "getNode", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "LowOr", ",", "HiBits", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SL", ",", "<STR_LIT>", ",", "Vec", ")", ";", "}", "}", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Src", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", "!=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "const", "ConstantSDNode", "*", "CLHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CLHS", "||", "!", "CRHS", ")", "return", "SDValue", "(", ")", ";", "static", "const", "uint32_t", "MaxMask", "=", "<NUM_LIT>", ";", "uint32_t", "NewMask", "=", "(", "CLHS", "->", "getZExtValue", "(", ")", "|", "CRHS", "->", "getZExtValue", "(", ")", ")", "&", "MaxMask", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getConstant", "(", "NewMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "performOrCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20457, "Length": 280, "Cover_Rate": 0.6730769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addPreRegAlloc", "(", ")", "override", "{", "if", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";"], "ground_truth": ["}"], "File": "PatmosTargetMachine1", "Func": "addPreRegAlloc", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20458, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "(", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", "||", "Subtarget", "->", "getInstrInfo", "(", ")", "->", "isLegalFLATOffset", "(", "AM", ".", "BaseOffs", ",", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ",", "false", ")", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering106", "Func": "isLegalFlatAddressingMode", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20459, "Length": 36, "Cover_Rate": 0.5070422535211268, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "isImm", "(", "const", "SDValue", "&", "operand", ")", "{"], "ground_truth": ["return", "ConstantSDNode", "::", "classof", "(", "operand", ".", "getNode", "(", ")", ")", ";"], "File": "PTXISelDAGToDAG", "Func": "isImm", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20460, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "addPass", "(", "create<ISA_LIT>SpeculativeExecutionSideEffectSuppression", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>IndirectThunksPass", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSWindows", "(", ")", "&&", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "x86_64", ")", "addPass", "(", "create<ISA_LIT>AvoidTrailingCallPass", "(", ")", ")", ";", "if", "(", "!", "TT", ".", "isOSDarwin", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "MAI", "->", "getExceptionHandlingType", "(", ")", "==", "ExceptionHandling", "::", "DwarfCFI", ")", ")", "addPass", "(", "createCFIInstrInserter", "(", ")", ")", ";"], "ground_truth": ["if", "(", "TT", ".", "isOSWindows", "(", ")", ")", "{"], "File": "X86TargetMachine131", "Func": "addPreEmitPass2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20461, "Length": 83, "Cover_Rate": 0.4068627450980392, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ClassDef", "+=", "ClassName", ";", "ClassDef", "+=", "<STR_LIT>", ";", "EmitClassFields", "(", "ClassDef", ",", "STy", ",", "CompFields", ")", ";", "ClassDef", "+=", "<STR_LIT>", ";", "for", "(", "auto", "&", "TyFIDPair", ":", "CompFields", ")", "EmitFieldAllocation", "(", "ClassDef", ",", "TyFIDPair", ".", "first", ",", "ClassName", ",", "TyFIDPair", ".", "second", ")", ";", "ClassDef", "+=", "<STR_LIT>", ";", "return", "ClassDef", ";"], "ground_truth": ["}"], "File": "JVMAsmPrinter", "Func": "EmitClassDefinition", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20462, "Length": 52, "Cover_Rate": 0.48148148148148145, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>CodePrinterPass", "(", "raw_ostream", "&", "o", ",", "TargetMachine", "&", "tm", ",", "CodeGenOpt", "::", "Level", "OptLevel", ",", "bool", "verbose", ")", "{", "return", "new", "<ISA_LIT>AsmPrinter", "(", "o", ",", "tm", ",", "tm", ".", "getTargetAsmInfo", "(", ")", ",", "OptLevel", ",", "verbose", ")", ";"], "ground_truth": ["}"], "File": "SparcAsmPrinter9", "Func": "createSparcCodePrinterPass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20463, "Length": 43, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "NVPTXLowerAlloca10", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20464, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cvtepi16_ph", "(", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "__builtin_ia32_vcvtw2ph128_mask", "(", "(", "__v8hi", ")", "__A", ",", "_mm_setzero_ph", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "File": "avx512fp16vlintrin", "Func": "_mm_cvtepi16_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20465, "Length": 38, "Cover_Rate": 0.9743589743589743, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "MCS51TargetMachine", "Func": "getObjFileLowering", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20466, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_frecpedf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrecped_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20467, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Reg", ",", "Expr", ")", ",", "Start", "(", "S", ")", ",", "End", "(", "E", ")", "{"], "ground_truth": ["}"], "File": "MSP430AsmParser", "Func": "MSP430Operand", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20468, "Length": 16, "Cover_Rate": 0.32653061224489793, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "resolver_ident", "arm_describe_resolver", "(", "tree", "fndecl", ")", "{", "if", "(", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ">=", "ARM_BUILTIN_vcx1qv16qi", "&&", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", "<", "ARM_BUILTIN_MVE_BASE", ")", "return", "arm_cde_resolver", ";"], "ground_truth": ["return", "arm_no_resolver", ";"], "File": "arm-builtins", "Func": "arm_describe_resolver", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20469, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Medium", ":", "return", "TargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "MF", ",", "JTI", ",", "Ctx", ")", ";", "default", ":"], "ground_truth": ["return", "MCSymbolRefExpr", "::", "create", "(", "MF", "->", "getPICBaseSymbol", "(", ")", ",", "Ctx", ")", ";"], "File": "PPCISelLowering100", "Func": "getPICJumpTableRelocBaseExpr", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20470, "Length": 49, "Cover_Rate": 0.494949494949495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "Function", "::", "WeakODRLinkage", ":", "O", "<<", "TAI", "->", "getGlobalDirective", "(", ")", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "O", "<<", "TAI", "->", "getWeakDefDirective", "(", ")", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "break", ";", "}", "EmitAlignment", "(", "MF", ".", "getAlignment", "(", ")", ",", "F", ",", "<NUM_LIT>", ")", ";", "if", "(", "TAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";", "}"], "ground_truth": ["O", "<<", "CurrentFnName", "<<", "<STR_LIT>", ";"], "File": "XCoreAsmPrinter8", "Func": "emitFunctionStart", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20471, "Length": 69, "Cover_Rate": 0.3812154696132597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<STR_LIT>", ")", ";"], "File": "Cpu0MCTargetDesc1", "Func": "createCpu0MCRegisterInfo", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20472, "Length": 16, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>MCAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ")", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";", "return", "new", "<ISA_LIT>MCAsmBackend", "(", "OSABI", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCAsmBackend14", "Func": "createSystemZMCAsmBackend", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20473, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasPAN_RWV", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "hasPAN_RWV", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20474, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "SelectionDAGISel", "(", "TM", ",", "OptLevel", ")", "{"], "ground_truth": ["}"], "File": "CJGISelDAGToDAG", "Func": "CJGDAGToDAGISel", "Target": "CJG", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20475, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "this", "->", "storage", "&", "<NUM_LIT>", ")", "?", "RegName", "::", "a1", ":", "RegName", "::", "a0", ";"], "ground_truth": ["}"], "File": "operand", "Func": "GetNameForMovFromP", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20476, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtvec", "vec", "=", "rtvec_alloc", "(", "nelts", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelts", ";", "++", "i", ")", "RTVEC_ELT", "(", "vec", ",", "i", ")", "=", "gen_int_mode", "(", "base", "+", "i", "*", "step", ",", "DImode", ")", ";"], "ground_truth": ["return", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ";"], "File": "aarch64", "Func": "aarch64_gen_stepped_int_parallel", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20477, "Length": 49, "Cover_Rate": 0.765625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "cvtLdrdPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["(", "(", "<ISA_LIT>Operand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addAddrMode3Operands", "(", "Inst", ",", "<NUM_LIT>", ")", ";"], "File": "ARMAsmParser111", "Func": "cvtLdrdPre", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20478, "Length": 88, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode0", ",", "op1", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op2", ",", "mode1", ")", ")", "op2", "=", "copy_to_mode_reg", "(", "mode0", ",", "op2", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op3", ",", "mode1", ")", ")", "op3", "=", "copy_to_mode_reg", "(", "mode0", ",", "op3", ")", ";", "scratch", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "scratch", ",", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "const0_rtx", ";", "emit_insn", "(", "pat", ")", ";", "if", "(", "mode0", "==", "V2SImode", ")", "emit_insn", "(", "gen_spe_evsel", "(", "target", ",", "op2", ",", "op3", ",", "scratch", ")", ")", ";"], "ground_truth": ["else", "emit_insn", "(", "gen_spe_evsel_fs", "(", "target", ",", "op2", ",", "op3", ",", "scratch", ")", ")", ";"], "File": "rs60003", "Func": "spe_expand_evsel_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20479, "Length": 165, "Cover_Rate": 0.3855140186915888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_compressstoreuqi512_mask", "(", "(", "__v64qi", "*", ")", "__A", ",", "(", "__v64qi", ")", "__C", ",", "(", "__mmask64", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "avx512vbmi2intrin", "Func": "_mm512_mask_compressstoreu_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20480, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "LoongArchFrameLowering", "Func": "emitPrologue", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20481, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameInfo", "::", "<ISA_LIT>FrameInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "sti", ")", ":", "TargetFrameInfo", "(", "TargetFrameInfo", "::", "StackGrowsDown", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "STI", "(", "sti", ")", "{"], "ground_truth": ["}"], "File": "XCoreFrameInfo", "Func": "XCoreFrameInfo", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20482, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LongBranch", "::", "relaxBranches", "(", ")", "{", "SmallVector", "<", "TerminatorInfo", ",", "<NUM_LIT>", ">", "::", "iterator", "TI", "=", "Terminators", ".", "begin", "(", ")", ";", "BlockPosition", "Position", "(", "Log2", "(", "MF", "->", "getAlignment", "(", ")", ")", ")", ";", "for", "(", "auto", "&", "Block", ":", "MBBs", ")", "{", "skipNonTerminators", "(", "Position", ",", "Block", ")", ";"], "ground_truth": ["for", "(", "unsigned", "BTI", "=", "<NUM_LIT>", ",", "BTE", "=", "Block", ".", "NumTerminators", ";", "BTI", "!=", "BTE", ";", "++", "BTI", ")", "{"], "File": "SystemZLongBranch", "Func": "relaxBranches", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20483, "Length": 73, "Cover_Rate": 0.6083333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TLI", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo (2)", "Func": "getTLI", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20484, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printAS16Mem", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printAbsMem", "(", "MI", ",", "opNum", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "M680x0InstPrinter", "Func": "printAS16Mem", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20485, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "cast", "<", "MCSectionELF", ">", "(", "DataGlobalAgentSection", ")", "->", "getSectionName", "(", ")", ".", "equals", "(", "SectionName", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetObjectFile3", "Func": "isAgentAllocationSection", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20486, "Length": 19, "Cover_Rate": 0.6129032258064516, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "BEGIN_CONTROL", ";", "case", "UNSPEC_LDS_A", ":", "case", "UNSPEC_LDSA", ":", "return", "BEGIN_DATA", "|", "BEGIN_CONTROL", ";", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ia64", "Func": "ia64_get_insn_checked_ds", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20487, "Length": 20, "Cover_Rate": 0.37037037037037035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "matchLoadInAddress", "(", "LoadSDNode", "*", "N", ",", "<ISA_LIT>ISelAddressMode", "&", "AM", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "M680x0ISelDAGToDAG", "Func": "matchLoadInAddress", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20488, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SPMark", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "PatmosSPMark1", "Func": "PatmosSPMark", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20489, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vdupq_m_n_u8", "(", "uint8x16_t", "__inactive", ",", "uint8_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vdupq_m_n_uv16qi", "(", "__inactive", ",", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vdupq_m_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20490, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>InstrInfo", "::", "updatedRC", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", "&&", "RC", "==", "&", "<STR_LIT>", ")", "return", "&", "<STR_LIT>", ";", "return", "RC", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo (2)2", "Func": "updatedRC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20491, "Length": 35, "Cover_Rate": 0.8974358974358975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rs6000_hard_regno_nregs_internal", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "reg_size", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "||", "VECTOR_ALIGNMENT_P", "(", "mode", ")", "?", "UNITS_PER_VSX_WORD", ":", "UNITS_PER_FP_WORD", ")", ";", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "UNITS_PER_ALTIVEC_WORD", ";", "else", "reg_size", "=", "UNITS_PER_WORD", ";", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "reg_size", "-", "<NUM_LIT>", ")", "/", "reg_size", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_hard_regno_nregs_internal", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20492, "Length": 72, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DispSpec", ".", "isImm", "(", ")", ")", "{", "O", "<<", "formatImm", "(", "DispSpec", ".", "getImm", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "DispSpec", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";", "DispSpec", ".", "getExpr", "(", ")", "->", "print", "(", "O", ",", "&", "MAI", ")", ";", "}"], "ground_truth": ["O", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "X86ATTInstPrinter1", "Func": "printMemOffset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20493, "Length": 56, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ")", ";"], "ground_truth": ["return", "new", "ELF<ISA_LIT>AsmBackend", "(", "T", ",", "OSABI", ")", ";"], "File": "HexagonAsmBackend13", "Func": "createHexagonAsmBackend", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20494, "Length": 26, "Cover_Rate": 0.5652173913043478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "EHPad", "&&", "<STR_LIT>", ")", ";", "if", "(", "Call", "->", "getParent", "(", ")", "==", "EHPad", "&&", "Call", "->", "getNextNode", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "continue", ";", "Changed", "=", "true", ";", "MachineInstr", "*", "Catch", "=", "&", "*", "EHPad", "->", "begin", "(", ")", ";", "assert", "(", "<STR_LIT>", "(", "*", "Catch", ")", ")", ";", "Call", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Catch", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "auto", "InsertPos", "=", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "Catch", ")", ")", ";", "EHPad", "->", "insert", "(", "InsertPos", ",", "Call", "->", "removeFromParent", "(", ")", ")", ";", "BuildMI", "(", "*", "EHPad", ",", "InsertPos", ",", "Call", "->", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "EHPad", "->", "erase", "(", "InsertPos", ",", "EHPad", "->", "end", "(", ")", ")", ";", "for", "(", "auto", "*", "Succ", ":", "EHPad", "->", "successors", "(", ")", ")", "EraseBBAndChildren", "(", "Succ", ")", ";", "}", "return", "Changed", ";"], "ground_truth": ["}"], "File": "WebAssemblyLateEHPrepare17", "Func": "ensureSingleBBTermPads", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20495, "Length": 161, "Cover_Rate": 0.543918918918919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "<ISA_LIT>Subtarget", "&", "subtarget", ",", "const", "TargetInstrInfo", "&", "tii", ")", ":"], "ground_truth": ["<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Subtarget", "(", "subtarget", ")", ",", "TII", "(", "tii", ")", "{"], "File": "SPURegisterInfo1", "Func": "SPURegisterInfo", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20496, "Length": 32, "Cover_Rate": 0.8648648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCInstrInfo", "::", "tryCompound", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCContext", "&", "Context", ",", "MCInst", "&", "MCI", ")", "{", "assert", "(", "<ISA_LIT>MCInstrInfo", "::", "isBundle", "(", "MCI", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MCI", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", ";"], "ground_truth": ["while", "(", "lookForCompound", "(", "MCII", ",", "Context", ",", "MCI", ")", ")", ";"], "File": "HexagonMCCompound4", "Func": "tryCompound", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20497, "Length": 55, "Cover_Rate": 0.9821428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>MCLowerPrePass", "(", ")", "{", "return", "new", "<ISA_LIT>MCLowerPrePass", "(", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCLowerPrePass1", "Func": "createWebAssemblyMCLowerPrePass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20498, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "CopyOpcode", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "CopyOpcode", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "CopyOpcode", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "CopyOpcode", "=", "<STR_LIT>", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "CopyOpcode", "=", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "CopyOpcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillSrc", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";"], "File": "WebAssemblyInstrInfo15", "Func": "copyPhysReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20499, "Length": 95, "Cover_Rate": 0.4567307692307692, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "printU8ImmDecOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter45", "Func": "printOffset1", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20500, "Length": 29, "Cover_Rate": 0.6170212765957447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_f64_s64", "(", "int64x1_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float64x1_t", ")", "__a", ";"], "File": "arm", "Func": "neon4_vreinterpret_f64_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20501, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "void", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_prefetch", "(", "const", "void", "*", "__P", ",", "enum", "_mm_hint", "__I", ")", "{", "__builtin_ia32_prefetch", "(", "__P", ",", "(", "__I", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ",", "__I", "&", "<NUM_LIT>", ",", "(", "__I", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin3", "Func": "_mm_prefetch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20502, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "NumLanes", ")", "Suffix", "+=", "itostr", "(", "NumLanes", ")", "+", "LaneKind", ";", "else", "Suffix", "+=", "LaneKind", ";", "printVectorList", "(", "MI", ",", "OpNum", ",", "O", ",", "Suffix", ")", ";"], "ground_truth": ["}"], "File": "AArch64InstPrinter", "Func": "printTypedVectorList", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20503, "Length": 30, "Cover_Rate": 0.5357142857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "TM", ")", "return", "true", ";", "const", "TargetLowering", "*", "TLI", "=", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getTargetLowering", "(", ")", ";", "if", "(", "Function", "*", "F", "=", "CI", "->", "getCalledFunction", "(", ")", ")", "{", "unsigned", "Opcode", ";", "if", "(", "F", "->", "getIntrinsicID", "(", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "F", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "continue", ";", "!", "defined", "(", "setjmp_undefined_for_msvc", ")", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "if", "(", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", "->", "is<ISA_LIT>_FP128Ty", "(", ")", ")", "return", "true", ";", "else", "continue", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "LibFunc", "::", "Func", "Func", ";", "if", "(", "!", "F", "->", "hasLocalLinkage", "(", ")", "&&", "F", "->", "hasName", "(", ")", "&&", "LibInfo", "&&", "LibInfo", "->", "getLibFunc", "(", "F", "->", "getName", "(", ")", ",", "Func", ")", "&&", "LibInfo", "->", "hasOptimizedCodeGen", "(", "Func", ")", ")", "{", "if", "(", "!", "CI", "->", "onlyReadsMemory", "(", ")", ")", "return", "true", ";", "if", "(", "!", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", "->", "isFloatingPointTy", "(", ")", ")", "return", "true", ";", "switch", "(", "Func", ")", "{", "default", ":", "return", "true", ";", "case", "LibFunc", "::", "copysign", ":", "case", "LibFunc", "::", "copysignf", ":", "continue", ";", "case", "LibFunc", "::", "copysignl", ":", "return", "true", ";", "case", "LibFunc", "::", "fabs", ":", "case", "LibFunc", "::", "fabsf", ":", "case", "LibFunc", "::", "fabsl", ":", "continue", ";", "case", "LibFunc", "::", "sqrt", ":", "case", "LibFunc", "::", "sqrtf", ":", "case", "LibFunc", "::", "sqrtl", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "LibFunc", "::", "floor", ":", "case", "LibFunc", "::", "floorf", ":", "case", "LibFunc", "::", "floorl", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "LibFunc", "::", "nearbyint", ":", "case", "LibFunc", "::", "nearbyintf", ":", "case", "LibFunc", "::", "nearbyintl", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "LibFunc", "::", "ceil", ":"], "File": "PPCCTRLoops26", "Func": "mightUseCTR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20504, "Length": 403, "Cover_Rate": 0.3392255892255892, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "COffsetVal", ",", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", ",", "true", ")", ")", "{", "Addr", "=", "LHS", ";", "ImmOffset", "=", "COffsetVal", ";", "}", "}", "if", "(", "Addr", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "SDValue", "LHS", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "LHS", "->", "isDivergent", "(", ")", ")", "{", "if", "(", "SDValue", "ZextRHS", "=", "matchZExtFromI32", "(", "RHS", ")", ")", "{", "SAddr", "=", "LHS", ";", "VOffset", "=", "ZextRHS", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG52", "Func": "SelectGlobalSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20505, "Length": 89, "Cover_Rate": 0.3677685950413223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IfConversion", "::", "insertPredCopies", "(", "BBInfo", "&", "blockInfo", ",", "std", "::", "set", "<", "PHIEntryInfo", ">", "&", "deadPhis", ",", "SmallPredVector", "&", "predicates", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "blockInfo", ".", "MBB", ";", "assert", "(", "blockInfo", ".", "MBB", "&&", "<STR_LIT>", ")", ";", "std", "::", "set", "<", "PHIEntryInfo", ">", "::", "iterator", "PI", ";", "for", "(", "PI", "=", "deadPhis", ".", "begin", "(", ")", ";", "PI", "!=", "deadPhis", ".", "end", "(", ")", ";", "++", "PI", ")", "{", "const", "unsigned", "destReg", "=", "PI", "->", "first", ";", "const", "unsigned", "sourceRegTBB", "=", "PI", "->", "second", ".", "first", ";", "const", "unsigned", "sourceRegFBB", "=", "PI", "->", "second", ".", "second", ";", "MachineInstr", "*", "predSelectMI", "=", "BuildMI", "(", "*", "MBB", ",", "MBB", "->", "getFirstTerminator", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "destReg", ")", ".", "addReg", "(", "sourceRegTBB", ")", ".", "addReg", "(", "sourceRegFBB", ")", ";", "if", "(", "!", "TII", "->", "PredicateInstruction", "(", "predSelectMI", ",", "predicates", ")", ")", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "predSelectMI", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "predSelectMI", ")", ";"], "ground_truth": ["}"], "File": "TMS320C64XIfConversion", "Func": "insertPredCopies", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20506, "Length": 176, "Cover_Rate": 0.9832402234636871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "mmix_function_arg_regno_p", "(", "int", "regno", ",", "int", "incoming", ")", "{", "int", "first_arg_regnum", "=", "incoming", "?", "MMIX_FIRST_INCOMING_ARG_REGNUM", ":", "MMIX_FIRST_ARG_REGNUM", ";", "return", "regno", ">=", "first_arg_regnum", "&&", "regno", "<", "first_arg_regnum", "+", "MMIX_MAX_ARGS_IN_REGS", ";"], "ground_truth": ["}"], "File": "mmix", "Func": "mmix_function_arg_regno_p", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20507, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "SrcLaneMask", "(", "NumLanes", ",", "SM_SentinelUndef", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PermMask", "(", "NumElts", ",", "SM_SentinelUndef", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "int", "SrcLane", "=", "M", "/", "NumEltsPerLane", ";", "int", "DstLane", "=", "i", "/", "NumEltsPerLane", ";", "if", "(", "!", "isUndefOrEqual", "(", "SrcLaneMask", "[", "DstLane", "]", ",", "SrcLane", ")", ")", "return", "SDValue", "(", ")", ";", "SrcLaneMask", "[", "DstLane", "]", "=", "SrcLane", ";", "PermMask", "[", "i", "]", "=", "(", "DstLane", "*", "NumEltsPerLane", ")", "+", "(", "M", "%", "NumEltsPerLane", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "LaneMask", "(", "NumElts", ",", "SM_SentinelUndef", ")", ";"], "ground_truth": ["for", "(", "int", "DstLane", "=", "<NUM_LIT>", ";", "DstLane", "!=", "NumLanes", ";", "++", "DstLane", ")", "{"], "File": "X86ISelLowering (2)6", "Func": "lowerShuffleAsLanePermuteAndPermute", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20508, "Length": 142, "Cover_Rate": 0.376657824933687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "FLAT_ADDRESS", ")", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "PRIVATE_ADDRESS", ")", "{", "unsigned", "MaxPrivateBits", "=", "<NUM_LIT>", "*", "getSubtarget", "(", ")", "->", "getMaxPrivateElementSize", "(", ")", ";", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxPrivateBits", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AS", "==", "AMDGPUA<ISA_LIT>", ".", "LOCAL_ADDRESS", ")", "{"], "File": "SIISelLowering", "Func": "canMergeStoresTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20509, "Length": 74, "Cover_Rate": 0.6727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "maxDForm2Offset", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "return", "DFormAddressPredicate", "(", "Op", ",", "N", ",", "Disp", ",", "Base", ",", "minDForm2Offset", ",", "maxDForm2Offset", ")", ";"], "ground_truth": ["}"], "File": "SPUISelDAGToDAG", "Func": "SelectDForm2Addr", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20510, "Length": 29, "Cover_Rate": 0.47540983606557374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "bool", "(", "attrs1", ")", "!=", "bool", "(", "attrs2", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "attrs1", "&&", "!", "attribute_value_equal", "(", "attrs1", ",", "attrs2", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TREE_CODE", "(", "type1", ")", "!=", "FUNCTION_TYPE", ")", "return", "<NUM_LIT>", ";", "l1", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "NULL", ";", "l2", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", "!=", "NULL", ";", "s1", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "NULL", ";", "s2", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", "!=", "NULL", ";", "if", "(", "l1", "|", "l2", "|", "s1", "|", "s2", ")", "{", "if", "(", "(", "l1", "!=", "l2", ")", "||", "(", "s1", "!=", "s2", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "l1", "&", "s2", ")", "||", "(", "l2", "&", "s1", ")", ")", "return", "<NUM_LIT>", ";", "}", "l1", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "NULL", ";", "if", "(", "!", "l1", ")", "l1", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "NULL", ";", "l2", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", "!=", "NULL", ";", "if", "(", "!", "l2", ")", "l1", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", "!=", "NULL", ";", "if", "(", "l1", "!=", "l2", ")", "return", "<NUM_LIT>", ";", "l1", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "NULL", ";", "l2", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type2", ")", ")", "!=", "NULL", ";", "if", "(", "l1", "!=", "l2", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_comp_type_attributes", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20511, "Length": 260, "Cover_Rate": 0.8496732026143791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Reg", ".", "isVirtual", "(", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MRI", "->", "hasOneNonDBGUse", "(", "Reg", ")", ")", "return", "nullptr", ";", "MachineInstr", "&", "DefMI", "=", "*", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";"], "ground_truth": ["if", "(", "(", "DefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "DefMI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "DefMI", ".", "getParent", "(", ")", "!=", "FrameSetup", "->", "getParent", "(", ")", ")", "return", "nullptr", ";"], "File": "X86CallFrameOptimization36", "Func": "canFoldIntoRegPush", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20512, "Length": 72, "Cover_Rate": 0.5853658536585366, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GV", "->", "getName", "(", ")", ".", "startswith", "(", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "PreserveDITypeCalls", ".", "push_back", "(", "Call", ")", ";", "}", "}", "}", "if", "(", "PreserveDITypeCalls", ".", "empty", "(", ")", ")", "return", "false", ";", "std", "::", "string", "BaseName", "=", "<STR_LIT>", ";", "static", "int", "Count", "=", "<NUM_LIT>", ";", "for", "(", "auto", "Call", ":", "PreserveDITypeCalls", ")", "{", "const", "ConstantInt", "*", "Flag", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Call", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", ";", "assert", "(", "Flag", ")", ";", "uint64_t", "FlagValue", "=", "Flag", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "FlagValue", ">=", "<STR_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "MDNode", "*", "MD", "=", "Call", "->", "getMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ")", ";", "uint32_t", "Reloc", ";", "if", "(", "FlagValue", "==", "<STR_LIT>", ")", "{", "Reloc", "=", "<STR_LIT>", ";", "}", "else", "{", "Reloc", "=", "<STR_LIT>", ";", "DIType", "*", "Ty", "=", "cast", "<", "DIType", ">", "(", "MD", ")", ";", "while", "(", "auto", "*", "DTy", "=", "dyn_cast", "<", "DIDerivedType", ">", "(", "Ty", ")", ")", "{", "unsigned", "Tag", "=", "DTy", "->", "getTag", "(", ")", ";", "if", "(", "Tag", "!=", "dwarf", "::", "DW_TAG_const_type", "&&", "Tag", "!=", "dwarf", "::", "DW_TAG_volatile_type", ")", "break", ";", "Ty", "=", "DTy", "->", "getBaseType", "(", ")", ";", "}", "if", "(", "Ty", "->", "getName", "(", ")", ".", "empty", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "MD", "=", "Ty", ";", "}", "BasicBlock", "*", "BB", "=", "Call", "->", "getParent", "(", ")", ";", "IntegerType", "*", "VarType", "=", "Type", "::", "getInt64Ty", "(", "BB", "->", "getContext", "(", ")", ")", ";", "std", "::", "string", "GVName", "=", "BaseName", "+", "std", "::", "to_string", "(", "Count", ")", "+", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Reloc", ")", ";", "GlobalVariable", "*", "GV", "=", "new", "GlobalVariable", "(", "*", "M", ",", "VarType", ",", "false", ",", "GlobalVariable", "::", "ExternalLinkage", ",", "NULL", ",", "GVName", ")", ";", "GV", "->", "addAttribute", "(", "<STR_LIT>", ")", ";", "GV", "->", "setMetadata", "(", "LLVMContext", "::", "MD_preserve_access_index", ",", "MD", ")", ";", "auto", "*", "LDInst", "=", "new", "LoadInst", "(", "Type", "::", "getInt64Ty", "(", "BB", "->", "getContext", "(", ")", ")", ",", "GV", ",", "<STR_LIT>", ",", "Call", ")", ";", "Instruction", "*", "PassThroughInst", "=", "<STR_LIT>", "(", "M", ",", "BB", ",", "LDInst", ",", "Call", ")", ";", "Call", "->", "replaceAllUsesWith", "(", "PassThroughInst", ")", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "Count", "++", ";", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "BPFPreserveDIType7", "Func": "BPFPreserveDITypeImpl", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20513, "Length": 387, "Cover_Rate": 0.7543859649122807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vcreateq_s16", "(", "uint64_t", "__a", ",", "uint64_t", "__b", ")", "{", "return", "__builtin_mve_vcreateq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vcreateq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20514, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "End", "=", "It", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "It", ".", "getInstrIterator", "(", ")", ";", "while", "(", "++", "I", "!=", "End", "&&", "I", "->", "isBundled", "(", ")", ")", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "HexagonFrameLowering (2)3", "Func": "IsAllocFrame", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20515, "Length": 53, "Cover_Rate": 0.6235294117647059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "VecSize", ")", "{", "SDValue", "StoreVal", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getConstant", "(", "Offset", ",", "<STR_LIT>", ")", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", ";", "EVT", "ExtendedVT", "=", "(", "NeedExtend", ")", "?", "<STR_LIT>", ":", "OutVals", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ";", "StoreVal", "=", "OutVals", "[", "i", "]", ";", "if", "(", "NeedExtend", ")", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtendedVT", ",", "StoreVal", ")", ";", "Ops", ".", "push_back", "(", "StoreVal", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "NumElts", ")", "{", "StoreVal", "=", "OutVals", "[", "i", "+", "<NUM_LIT>", "]", ";", "if", "(", "NeedExtend", ")", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtendedVT", ",", "StoreVal", ")", ";", "}", "else", "{", "StoreVal", "=", "DAG", ".", "getUNDEF", "(", "ExtendedVT", ")", ";", "}", "Ops", ".", "push_back", "(", "StoreVal", ")", ";", "if", "(", "VecSize", "==", "<NUM_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "NumElts", ")", "{", "StoreVal", "=", "OutVals", "[", "i", "+", "<NUM_LIT>", "]", ";", "if", "(", "NeedExtend", ")", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtendedVT", ",", "StoreVal", ")", ";", "}", "else", "{", "StoreVal", "=", "DAG", ".", "getUNDEF", "(", "ExtendedVT", ")", ";", "}", "Ops", ".", "push_back", "(", "StoreVal", ")", ";", "if", "(", "i", "+", "<NUM_LIT>", "<", "NumElts", ")", "{", "StoreVal", "=", "OutVals", "[", "i", "+", "<NUM_LIT>", "]", ";", "if", "(", "NeedExtend", ")", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExtendedVT", ",", "StoreVal", ")", ";", "}", "else", "{", "StoreVal", "=", "DAG", ".", "getUNDEF", "(", "ExtendedVT", ")", ";", "}", "Ops", ".", "push_back", "(", "StoreVal", ")", ";", "}", "Chain", "=", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ",", "Ops", ",", "EltVT", ",", "MachinePointerInfo", "(", ")", ")", ";", "Offset", "+=", "PerStoreOffset", ";", "}", "}", "}", "else", "{", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "ValVTs", ";", "ComputePTXValueVTs", "(", "*", "this", ",", "RetTy", ",", "ValVTs", ")", ";", "assert", "(", "ValVTs", ".", "size", "(", ")", "==", "OutVals", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "SizeSoFar", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SDValue", "theVal", "=", "OutVals", "[", "i", "]", ";", "EVT", "TheValType", "=", "theVal", ".", "getValueType", "(", ")", ";", "unsigned", "numElems", "=", "<NUM_LIT>", ";", "if", "(", "TheValType", ".", "isVector", "(", ")", ")", "numElems", "=", "TheValType", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "numElems", ";", "j", "!=", "je", ";", "++", "j", ")", "{"], "File": "NVPTXISelLowering47", "Func": "LowerReturn", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20516, "Length": 442, "Cover_Rate": 0.3797250859106529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "FillFinishOpcode", "(", ")", "{", "while", "(", "Pos", "<", "Vec", ".", "size", "(", ")", ")", "EmitByte", "(", "<STR_LIT>", "::", "UNWIND_OPCODE_FINISH", ")", ";"], "ground_truth": ["}"], "File": "ARMUnwindOpAsm (2)", "Func": "FillFinishOpcode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20517, "Length": 23, "Cover_Rate": 0.92, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "continue", ";", "}", "if", "(", "auto", "*", "LD", "=", "dyn_cast", "<", "LoadInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "LD", "->", "hasOneUser", "(", ")", ")", "continue", ";", "auto", "*", "Call", "=", "dyn_cast", "<", "CallInst", ">", "(", "*", "LD", "->", "user_begin", "(", ")", ")", ";", "if", "(", "!", "Call", ")", "continue", ";", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "Call", "->", "getCalledOperand", "(", ")", ")", ";", "if", "(", "!", "GV", ")", "continue", ";", "if", "(", "!", "GV", "->", "getName", "(", ")", ".", "equals", "(", "<STR_LIT>", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "I", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Call", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "'\\n'", ")", ";", "Changed", "=", "true", ";", "Call", "->", "eraseFromParent", "(", ")", ";", "ToErase", "=", "&", "I", ";", "}", "}"], "ground_truth": ["}"], "File": "BPFIRPeephole", "Func": "BPFIRPeepholeImpl", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20518, "Length": 148, "Cover_Rate": 0.4289855072463768, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", "||", "RC", "==", "&", "<STR_LIT>", ")", "{", "return", "&", "<STR_LIT>", ";", "}", "return", "RC", ";"], "ground_truth": ["}"], "File": "GBZ80RegisterInfo", "Func": "getLargestLegalSuperClass", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20519, "Length": 28, "Cover_Rate": 0.3010752688172043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "SIShrinkInstructions1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20520, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "HasWideImmFusion", ";"], "ground_truth": ["}"], "File": "PPCSubtarget24", "Func": "hasWideImmFusion", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20521, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "gen_easy_altivec_constant", "(", "rtx", "op", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtx", "last", "=", "CONST_VECTOR_ELT", "(", "op", ",", "nunits", "-", "<NUM_LIT>", ")", ";", "unsigned", "step", "=", "nunits", "/", "<NUM_LIT>", ";", "unsigned", "copies", "=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "gen_rtx_VEC_DUPLICATE", "(", "V4SImode", ",", "gen_lowpart", "(", "SImode", ",", "last", ")", ")", ";", "if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";", "else", "step", ">>=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "gen_rtx_VEC_DUPLICATE", "(", "V8HImode", ",", "gen_lowpart", "(", "HImode", ",", "last", ")", ")", ";"], "ground_truth": ["if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";"], "File": "rs60003", "Func": "gen_easy_altivec_constant", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20522, "Length": 121, "Cover_Rate": 0.7806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PLT1", "*", "plt1_entry", "=", "new", "(", "std", "::", "nothrow", ")", "<ISA_LIT>PLT1", "(", "*", "m_pSectionData", ")", ";", "if", "(", "!", "plt1_entry", ")", "fatal", "(", "diag", "::", "fail_allocate_memory_plt", ")", ";", "return", "plt1_entry", ";"], "ground_truth": ["}"], "File": "ARMPLT", "Func": "create", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20523, "Length": 32, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "<ISA_LIT>ELFObjectWriter", "(", "OSABI", ")", ";"], "ground_truth": ["return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "true", ")", ";"], "File": "LC3ELFObjectWriter", "Func": "createLC3ELFObjectWriter", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20524, "Length": 20, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_u32_u16", "(", "uint16x4_t", "__a", ")", "{", "return", "(", "uint32x2_t", ")", "__builtin_neon_vreinterpretv2siv4hi", "(", "(", "int16x4_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_u32_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20525, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setManipulatesSP", "(", "bool", "MSP", ")", "{"], "ground_truth": ["ManipulatesSP", "=", "MSP", ";"], "File": "RISCVMachineFunctionInfo3", "Func": "setManipulatesSP", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20526, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MF", ".", "push_back", "(", "CaptureSpec", ")", ";", "MF", ".", "push_back", "(", "CallTarget", ")", ";", "const", "unsigned", "CallOpc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "unsigned", "RetOpc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Entry", "->", "addLiveIn", "(", "ThunkReg", ")", ";", "BuildMI", "(", "Entry", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "CallOpc", ")", ")", ".", "addSym", "(", "TargetSym", ")", ";", "Entry", "->", "addSuccessor", "(", "CaptureSpec", ")", ";", "BuildMI", "(", "CaptureSpec", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "CaptureSpec", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "BuildMI", "(", "CaptureSpec", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "CaptureSpec", ")", ";", "CaptureSpec", "->", "setHasAddressTaken", "(", ")", ";", "CaptureSpec", "->", "addSuccessor", "(", "CaptureSpec", ")", ";", "CallTarget", "->", "addLiveIn", "(", "ThunkReg", ")", ";", "CallTarget", "->", "setHasAddressTaken", "(", ")", ";", "CallTarget", "->", "setAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "const", "unsigned", "MovOpc", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "Register", "SPReg", "=", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "addRegOffset", "(", "BuildMI", "(", "CallTarget", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MovOpc", ")", ")", ",", "SPReg", ",", "false", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "ThunkReg", ")", ";", "CallTarget", "->", "back", "(", ")", ".", "setPreInstrSymbol", "(", "MF", ",", "TargetSym", ")", ";", "BuildMI", "(", "CallTarget", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "RetOpc", ")", ")", ";"], "ground_truth": ["}"], "File": "X86IndirectThunks1", "Func": "populateThunk", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20527, "Length": 238, "Cover_Rate": 0.49072164948453606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Threshold", "=", "isOptSize", "(", "MF", ")", "?", "SpillFuncThresholdOs", "-", "<NUM_LIT>", ":", "SpillFuncThreshold", ";"], "ground_truth": ["return", "Threshold", "<", "NumCSI", ";"], "File": "HexagonFrameLowering (2)3", "Func": "useRestoreFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20528, "Length": 19, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "EmitBranchToAt", "(", "(", "intptr_t", ")", "Addr", ",", "(", "intptr_t", ")", "Fn", ",", "false", ",", "is64Bit", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "return", "Addr", ";", "}", "void", "*", "Addr", "=", "(", "void", "*", ")", "JCE", ".", "getCurrentPCValue", "(", ")", ";", "if", "(", "is64Bit", ")", "{", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "{", "JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["JCE", ".", "emitWordBE", "(", "<NUM_LIT>", ")", ";"], "File": "PPCJITInfo4", "Func": "emitFunctionStub", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20529, "Length": 148, "Cover_Rate": 0.4471299093655589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>BaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "bool", "GPRDest", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "GPRSrc", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "GPRDest", "&&", "GPRSrc", ")", "{", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ")", ";", "return", ";", "}", "bool", "SPRDest", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "SPRSrc", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "SPRDest", "&&", "SPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "GPRDest", "&&", "SPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "SPRDest", "&&", "GPRSrc", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ";", "if", "(", "Opc", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "unsigned", "BeginIdx", "=", "<NUM_LIT>", ";", "unsigned", "SubRegs", "=", "<NUM_LIT>", ";", "int", "Spacing", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ";"], "ground_truth": ["else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "<STR_LIT>", ",", "BeginIdx", "=", "<STR_LIT>", ",", "SubRegs", "=", "<NUM_LIT>", ";"], "File": "ARMBaseInstrInfo (2)1", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20530, "Length": 303, "Cover_Rate": 0.38161209068010077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_maskloadps256", "(", "(", "const", "__v8sf", "*", ")", "__P", ",", "(", "__v8si", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm256_maskload_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20531, "Length": 20, "Cover_Rate": 0.45454545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "got_register_rtx", ")", "]", "+", "<NUM_LIT>", ")", ";", "else", "ASM_GENERATE_INTERNAL_LABEL", "(", "name", ",", "<STR_LIT>", ",", "REGNO", "(", "got_register_rtx", ")", ")", ";"], "ground_truth": ["got_helper_rtx", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "name", ")", ")", ";"], "File": "sparc", "Func": "load_got_register", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20532, "Length": 46, "Cover_Rate": 0.3150684931506849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "Input", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", "(", "NumElems", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "N", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isLittleEndian", "(", ")", ")", "ShuffleMask", "[", "CorrectElems", "&", "<NUM_LIT>", "]", "=", "Elems", "&", "<NUM_LIT>", ";", "else", "ShuffleMask", "[", "(", "CorrectElems", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", "]", "=", "(", "Elems", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "CorrectElems", "=", "CorrectElems", ">>", "<NUM_LIT>", ";", "Elems", "=", "Elems", ">>", "<NUM_LIT>", ";", "}", "SDValue", "Shuffle", "=", "DAG", ".", "getVectorShuffle", "(", "Input", ".", "getValueType", "(", ")", ",", "dl", ",", "Input", ",", "DAG", ".", "getUNDEF", "(", "Input", ".", "getValueType", "(", ")", ")", ",", "ShuffleMask", ")", ";", "EVT", "Ty", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "BV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Ty", ",", "Shuffle", ")", ";"], "ground_truth": ["return", "BV", ";"], "File": "PPCISelLowering (2)7", "Func": "addShuffleForVecExtend", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20533, "Length": 162, "Cover_Rate": 0.8393782383419689, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EltTy", "=", "AT", "->", "getElementType", "(", ")", ";", "AT", "=", "dyn_cast", "<", "ArrayType", ">", "(", "EltTy", ")", ";", "}", "unsigned", "EltElts", "=", "~", "<NUM_LIT>", ";", "Type", "*", "Tmp", "=", "analyzeType", "(", "EltTy", ",", "EltElts", ",", "DL", ")", ";", "if", "(", "EltElts", "!=", "<NUM_LIT>", ")", "NElts", "*=", "EltElts", ";", "return", "Tmp", ";", "}", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "Type", "*", "EltTy", "=", "VT", "->", "getElementType", "(", ")", ";", "NElts", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", "/", "DL", ".", "getTypeAllocSize", "(", "EltTy", ")", ";", "assert", "(", "NElts", ">=", "VT", "->", "getNumElements", "(", ")", ")", ";", "if", "(", "EltTy", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "return", "EltTy", ";", "}", "if", "(", "isa", "<", "StructType", ">", "(", "Ty", ")", ")", "{", "NElts", "=", "DL", ".", "getTypeAllocSize", "(", "Ty", ")", ";", "return", "Type", "::", "getInt8Ty", "(", "Ty", "->", "getContext", "(", ")", ")", ";", "}", "assert", "(", "!", "Ty", "->", "isAggregateType", "(", ")", ")", ";", "NElts", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "Type", "::", "getInt8Ty", "(", "Ty", "->", "getContext", "(", ")", ")", ";"], "ground_truth": ["return", "Ty", ";"], "File": "HSAILUtilityFunctions", "Func": "analyzeType", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20534, "Length": 193, "Cover_Rate": 0.7782258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "combineSVEPrefetchVecBaseImmOff", "(", "N", ",", "DAG", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSVEPrefetchVecBaseImmOff", "(", "N", ",", "DAG", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSVEPrefetchVecBaseImmOff", "(", "N", ",", "DAG", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSVEPrefetchVecBaseImmOff", "(", "N", ",", "DAG", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "legalizeSVEGatherPrefetchOffsVec", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "performNEONPostLDSTCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performLDNT1Combine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performLD1RQCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performLD1Combine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performLD1Combine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performLD1Combine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performST1Combine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performSTNT1Combine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "performScatterStoreCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performScatterStoreCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performScatterStoreCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performScatterStoreCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "return", "performGatherLoadCombine", "(", "N", ",", "DAG", ",", "<STR_LIT>", ",", "false", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering154", "Func": "PerformDAGCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20535, "Length": 430, "Cover_Rate": 0.31946508172362553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_mm_srli_pi64", "(", "__m64", "__m", ",", "int", "__count", ")", "{", "return", "(", "__m64", ")", "__builtin_ia32_psrlq", "(", "__m", ",", "__count", ")", ";"], "ground_truth": ["}"], "File": "mmintrin4", "Func": "_mm_srli_pi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20536, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SU", "->", "NumPreds", "==", "<NUM_LIT>", "&&", "SU", "->", "NumSuccs", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "SUNumbers", "[", "SU", "->", "NodeNum", "]", ";"], "File": "GCNILPSched", "Func": "getNodePriority", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20537, "Length": 25, "Cover_Rate": 0.36764705882352944, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "<ISA_LIT>Pred", "=", "<STR_LIT>", "(", "<ISA_LIT>Pred", ")", ";", "}", "unsigned", "CondReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "<ISA_LIT>EmitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CondReg", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BrBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<ISA_LIT>Pred", ")", ".", "addReg", "(", "CondReg", ")", ".", "addMBB", "(", "TBB", ")", ";", "fastEmitBranch", "(", "FBB", ",", "DbgLoc", ")", ";", "FuncInfo", ".", "MBB", "->", "addSuccessor", "(", "TBB", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{"], "File": "PPCFastISel42", "Func": "SelectBranch", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20538, "Length": 145, "Cover_Rate": 0.45741324921135645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rtx_equal_p", "(", "dst", ",", "op0", ")", "&&", "register_operand", "(", "op1", ",", "SImode", ")", ")", "break", ";", "if", "(", "low_register_operand", "(", "op0", ",", "SImode", ")", ")", "{", "if", "(", "low_register_operand", "(", "op1", ",", "SImode", ")", ")", "action", "=", "CONV", ";", "else", "if", "(", "rtx_equal_p", "(", "dst", ",", "op0", ")", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "op1", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "action", "=", "CONV", ";", "else", "if", "(", "CONST_INT_P", "(", "op1", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "op1", ")", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "action", "=", "CONV", ";", "}", "else", "if", "(", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "dst", ")", "&&", "low_register_operand", "(", "XEXP", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "SImode", ")", "&&", "COMPARISON_P", "(", "op1", ")", "&&", "cc_register", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "&&", "maybe_get_arm_condition_code", "(", "op1", ")", "==", "ARM_CS", "&&", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "action", "=", "CONV", ";", "break", ";", "case", "MINUS", ":", "if", "(", "low_register_operand", "(", "op0", ",", "SImode", ")", "&&", "low_register_operand", "(", "op1", ",", "SImode", ")", ")", "action", "=", "CONV", ";", "break", ";", "case", "MULT", ":", "if", "(", "!", "optimize_size", ")", "break", ";", "case", "AND", ":", "case", "IOR", ":", "case", "XOR", ":", "if", "(", "rtx_equal_p", "(", "dst", ",", "op0", ")", "&&", "low_register_operand", "(", "op1", ",", "SImode", ")", ")", "action", "=", "action_for_partial_flag_setting", ";", "else", "if", "(", "rtx_equal_p", "(", "dst", ",", "op1", ")", "&&", "low_register_operand", "(", "op0", ",", "SImode", ")", ")", "action", "=", "action_for_partial_flag_setting", "==", "SKIP", "?", "SKIP", ":", "SWAP_CONV", ";", "break", ";", "case", "ASHIFTRT", ":", "case", "ASHIFT", ":", "case", "LSHIFTRT", ":", "if", "(", "rtx_equal_p", "(", "dst", ",", "op0", ")", "&&", "low_register_operand", "(", "op1", ",", "SImode", ")", ")", "action", "=", "action_for_partial_flag_setting", ";", "else", "if", "(", "low_register_operand", "(", "op0", ",", "SImode", ")", "&&", "CONST_INT_P", "(", "op1", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "op1", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "action", "=", "action_for_partial_flag_setting", ";", "break", ";", "case", "ROTATERT", ":", "if", "(", "rtx_equal_p", "(", "dst", ",", "op0", ")", "&&", "low_register_operand", "(", "op1", ",", "SImode", ")", ")", "action", "=", "action_for_partial_flag_setting", ";", "break", ";", "case", "NOT", ":", "if", "(", "low_register_operand", "(", "op0", ",", "SImode", ")", ")", "action", "=", "action_for_partial_flag_setting", ";", "break", ";", "case", "NEG", ":", "if", "(", "low_register_operand", "(", "op0", ",", "SImode", ")", ")", "action", "=", "CONV", ";", "break", ";", "case", "CONST_INT", ":", "if", "(", "CONST_INT_P", "(", "src", ")", "&&", "IN_RANGE", "(", "INTVAL", "(", "src", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "action", "=", "action_for_partial_flag_setting", ";"], "ground_truth": ["break", ";"], "File": "arm4", "Func": "FOR_EACH_BB_FN", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20539, "Length": 431, "Cover_Rate": 0.5532734274711169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>ompactTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "ARCompactISelLowering", "Func": "getSetCCResultType", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20540, "Length": 14, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "for", "(", "unsigned", "i", "=", "NumOps", "+", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "MIB", ".", "addOperand", "(", "MO", ")", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "InsertPt", "->", "getParent", "(", ")", ";"], "ground_truth": ["MBB", "->", "insert", "(", "InsertPt", ",", "NewMI", ")", ";"], "File": "X86InstrInfo (2)2", "Func": "FuseTwoAddrInst", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20541, "Length": 99, "Cover_Rate": 0.5210526315789473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "if", "(", "!", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "SrcReg", ")", ")", "{", "const", "RegClassOrRegBank", "&", "RegClassOrBank", "=", "MRI", ".", "getRegClassOrRegBank", "(", "SrcReg", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "RegClassOrBank", ".", "dyn_cast", "<", "const", "TargetRegisterClass", "*", ">", "(", ")", ";", "const", "RegisterBank", "*", "RB", "=", "nullptr", ";", "if", "(", "!", "SrcRC", ")", "{", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "SrcRC", "=", "getRegClassForTypeOnBank", "(", "MRI", ".", "getType", "(", "SrcReg", ")", ",", "*", "RB", ",", "RBI", ",", "true", ")", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", "&&", "SrcRC", "==", "&", "<STR_LIT>", ")", "{", "unsigned", "PromoteReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "PromoteReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "MachineOperand", "&", "RegOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RegOp", ".", "setReg", "(", "PromoteReg", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "&&", "SrcRC", "==", "&", "<STR_LIT>", ")", "{", "selectFP16CopyFromGPR32", "(", "I", ",", "TII", ",", "MRI", ",", "SrcReg", ")", ";", "}"], "ground_truth": ["}"], "File": "AArch64InstructionSelector16", "Func": "selectCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20542, "Length": 204, "Cover_Rate": 0.31875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_u8", "(", "uint8x16_t", "__a", ")", "{"], "ground_truth": ["return", "(", "float32x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon2_vreinterpretq_f32_u8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20543, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>SplitDoubleRegs", "::", "collapseRegPairs", "(", "MachineInstr", "*", "MI", ",", "const", "UUPairMap", "&", "PairMap", ")", "{", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "auto", "&", "Op", ":", "MI", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isUse", "(", ")", ")", "continue", ";", "unsigned", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";", "if", "(", "MRI", "->", "getRegClass", "(", "R", ")", "!=", "DoubleRC", "||", "Op", ".", "getSubReg", "(", ")", ")", "continue", ";", "UUPairMap", "::", "const_iterator", "F", "=", "PairMap", ".", "find", "(", "R", ")", ";"], "ground_truth": ["if", "(", "F", "==", "PairMap", ".", "end", "(", ")", ")", "continue", ";"], "File": "HexagonSplitDouble12", "Func": "collapseRegPairs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20544, "Length": 130, "Cover_Rate": 0.6310679611650486, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Ptr", "||", "isa", "<", "UndefValue", ">", "(", "Ptr", ")", "||", "isa", "<", "Constant", ">", "(", "Ptr", ")", "||", "isa", "<", "GlobalValue", ">", "(", "Ptr", ")", ")", "return", "true", ";", "if", "(", "const", "Argument", "*", "Arg", "=", "dyn_cast", "<", "Argument", ">", "(", "Ptr", ")", ")", "return", "isArgPassedInSGPR", "(", "Arg", ")", ";", "const", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "Ptr", ")", ";", "return", "I", "&&", "I", "->", "getMetadata", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo14", "Func": "isUniformMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20545, "Length": 77, "Cover_Rate": 0.7938144329896907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<STR_LIT>", "(", "unsigned", "v", ")", "{", "if", "(", "v", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "isShiftedMask_32", "(", "~", "v", ")", ";"], "File": "ARMISelLowering (2)2", "Func": "isBitFieldInvertedMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20546, "Length": 23, "Cover_Rate": 0.8846153846153846, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "vec_double2", "spu_slqw", "(", "vec_double2", "a", ",", "unsigned", "int", "count", ")", "{"], "ground_truth": ["return", "(", "(", "vec_double2", ")", "(", "si_shlqbi", "(", "(", "qword", ")", "(", "a", ")", ",", "si_from_uint", "(", "count", ")", ")", ")", ")", ";"], "File": "spu2vmx", "Func": "spu_slqw", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20547, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeRRRRInstruction", "(", "MCInst", "&", "Inst", ",", "unsigned", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "d", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s3", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "s1", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "is32Bit", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "is32Bit", ")", "return", "MCDisassembler", "::", "Fail", ";", "DecodeStatus", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "d", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s3", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";"], "ground_truth": ["status", "=", "DecodeOperandRegister", "(", "Inst", ",", "s2", ",", "Address", ",", "Decoder", ")", ";"], "File": "TriCoreDisassembler (2)", "Func": "DecodeRRRRInstruction", "Target": "TriCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20548, "Length": 152, "Cover_Rate": 0.7875647668393783, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsliq_n_u8", "(", "uint8x16_t", "__a", ",", "uint8x16_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "uint8x16_t", ")", "__builtin_neon_vsli_nv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "(", "int8x16_t", ")", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vsliq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20549, "Length": 33, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqneg_s8", "(", "int8x8_t", "__a", ")", "{", "return", "(", "int8x8_t", ")", "__builtin_neon_vqnegv8qi", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqneg_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20550, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getConstantValueForReg", "(", "IdxReg", ",", "MRI", ",", "LaneIdx", ")", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "RegisterBank", "&", "EltRB", "=", "*", "RBI", ".", "getRegBank", "(", "EltReg", ",", "MRI", ",", "TRI", ")", ";", "MachineIRBuilder", "MIRBuilder", "(", "I", ")", ";", "if", "(", "VecSize", "<", "<NUM_LIT>", ")", "{", "MachineInstr", "*", "ScalarToVec", "=", "emitScalarToVector", "(", "VecSize", ",", "&", "<STR_LIT>", ",", "SrcReg", ",", "MIRBuilder", ")", ";", "if", "(", "!", "ScalarToVec", ")", "return", "false", ";", "SrcReg", "=", "ScalarToVec", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "MachineInstr", "*", "InsMI", "=", "emitLaneInsert", "(", "None", ",", "SrcReg", ",", "EltReg", ",", "LaneIdx", ",", "EltRB", ",", "MIRBuilder", ")", ";", "if", "(", "VecSize", "<", "<NUM_LIT>", ")", "{", "unsigned", "DemoteVec", "=", "InsMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getMinClassForRegBank", "(", "*", "RBI", ".", "getRegBank", "(", "DemoteVec", ",", "MRI", ",", "TRI", ")", ",", "VecSize", ")", ";", "if", "(", "RC", "!=", "&", "<STR_LIT>", "&&", "RC", "!=", "&", "<STR_LIT>", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";"], "File": "AArch64InstructionSelector67", "Func": "selectInsertElt", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20551, "Length": 181, "Cover_Rate": 0.40582959641255606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CONSTEXPR", "rvv_arg_type_info", "(", "rvv_base_type", "base_type_in", ")", ":", "base_type", "(", "base_type_in", ")", "{"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "rvv_arg_type_info", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20552, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "<ISA_LIT>RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{"], "ground_truth": ["return", "&", "<STR_LIT>", ";"], "File": "M88kRegisterInfo", "Func": "getPointerRegClass", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20553, "Length": 21, "Cover_Rate": 0.875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "assert", "(", "MI", ".", "isInlineAsm", "(", ")", ")", ";", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "MFI", ",", "CurLocal", ",", "OldReg", ")", ";", "MI", ".", "untieRegOperand", "(", "MI", ".", "getOperandNo", "(", "&", "MO", ")", ")", ";", "MO", ".", "ChangeToImmediate", "(", "LocalId", ")", ";", "continue", ";", "}", "if", "(", "MFI", ".", "isVRegStackified", "(", "OldReg", ")", ")", "{", "InsertPt", "=", "findStartOfTree", "(", "MO", ",", "MRI", ",", "MFI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "{", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "MFI", ",", "CurLocal", ",", "OldReg", ")", ";", "MI", ".", "untieRegOperand", "(", "MI", ".", "getOperandNo", "(", "&", "MO", ")", ")", ";", "MO", ".", "ChangeToImmediate", "(", "LocalId", ")", ";", "continue", ";", "}", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "MFI", ",", "CurLocal", ",", "OldReg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "OldReg", ")", ";", "Register", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Opc", "=", "getLocalGetOpcode", "(", "RC", ")", ";", "InsertPt", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "NewReg", ")", ".", "addImm", "(", "LocalId", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "<STR_LIT>", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "MFI", ".", "setNumLocals", "(", "CurLocal", "-", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "unsigned", "Reg", "=", "Register", "::", "index2VirtReg", "(", "I", ")", ";", "auto", "RL", "=", "Reg2Local", ".", "find", "(", "Reg", ")", ";", "if", "(", "RL", "==", "Reg2Local", ".", "end", "(", ")", "||", "RL", "->", "second", "<", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ")", "continue", ";", "MFI", ".", "setLocal", "(", "RL", "->", "second", "-", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ",", "typeForRegClass", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "const", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", "||", "MI", ".", "isLabel", "(", ")", ")", "continue", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "explicit_operands", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MRI", ".", "use_empty", "(", "MO", ".", "getReg", "(", ")", ")", "||", "MFI", ".", "isVRegStackified", "(", "MO", ".", "getReg", "(", ")", ")", ")", "&&", "<STR_LIT>", ")", ";"], "File": "WebAssemblyExplicitLocals19", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20554, "Length": 484, "Cover_Rate": 0.3415666901905434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "type", "!=", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "POST_INC", ")", "||", "(", "type", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "PRE_DEC", ")", ")", "return", "arm_address_register_rtx_p", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "POST_MODIFY", "&&", "GET_CODE", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "rtx_equal_p", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "type", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "ind", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "REG_MODE_OK_FOR_BASE_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", ">", "-", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "<", "(", "VALID_NEON_QREG_MODE", "(", "GET_MODE", "(", "op", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "&&", "(", "INTVAL", "(", "XEXP", "(", "ind", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TRUE", ";", "return", "FALSE", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vector_mem_operand", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20555, "Length": 223, "Cover_Rate": 0.5588972431077694, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vmlsldavxq_s16", "(", "int16x8_t", "__a", ",", "int16x8_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_mve_vmlsldavxq_sv8hi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "mve___arm_vmlsldavxq_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20556, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "hasArithmeticBccFusion", "(", ")", "||", "hasArithmeticCbzFusion", "(", ")", "||", "hasFuseAES", "(", ")", "||", "hasFuseLiterals", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget103", "Func": "hasFusion", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20557, "Length": 18, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "mips", "Func": "mips_tls_symbol_p", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20558, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "RI", ".", "hasVGPRs", "(", "NewDstRC", ")", "||", "NewDstRC", "==", "&", "<STR_LIT>", ")", "return", "nullptr", ";", "NewDstRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "NewDstRC", ")", ";", "if", "(", "!", "NewDstRC", ")", "return", "nullptr", ";", "return", "NewDstRC", ";"], "ground_truth": ["default", ":"], "File": "SIInstrInfo91", "Func": "getDestEquivalentVGPRClass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20559, "Length": 42, "Cover_Rate": 0.3783783783783784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCalleeSavedRegsViaCopy", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_<ISA_LIT>_CXX_TLS_Darwin_ViaCopy_SaveList", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AArch64RegisterInfo (2)", "Func": "getCalleeSavedRegsViaCopy", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20560, "Length": 56, "Cover_Rate": 0.9824561403508771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "execute", "(", "function", "*", ")", "final", "override", "{", "return", "remove_partial_avx_dependency", "(", ")", ";"], "ground_truth": ["}"], "File": "i386-features1", "Func": "execute", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20561, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "LowerF128_FPROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>TargetLowering", "&", "TLI", ")", "{", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "TLI", ".", "LowerF128Op", "(", "Op", ",", "DAG", ",", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "FPROUND_F128_F64", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "return", "TLI", ".", "LowerF128Op", "(", "Op", ",", "DAG", ",", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "FPROUND_F128_F32", ")", ",", "<NUM_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "SDValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SparcISelLowering21", "Func": "LowerF128_FPROUND", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20562, "Length": 110, "Cover_Rate": 0.9401709401709402, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "IsPCRel", ")", ";", "Type", "=", "ELF", "::", "R_NYUZI_BRANCH20", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "IsPCRel", ")", ";", "Type", "=", "ELF", "::", "R_NYUZI_BRANCH25", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "!", "IsPCRel", ")", ";", "Type", "=", "ELF", "::", "R_NYUZI_HI19", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "!", "IsPCRel", ")", ";", "Type", "=", "ELF", "::", "R_NYUZI_IMM_LO13", ";", "break", ";", "case", "<STR_LIT>", ":", "assert", "(", "!", "IsPCRel", ")", ";"], "ground_truth": ["Type", "=", "ELF", "::", "R_NYUZI_GOT", ";"], "File": "NyuziELFObjectWriter", "Func": "getRelocType", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20563, "Length": 78, "Cover_Rate": 0.4875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "ConstantInt", ">", "(", "LHS", ")", "&&", "!", "isa", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "unsigned", "Opc", ";", "if", "(", "ISDOpc", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ISDOpc", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ISDOpc", "==", "<STR_LIT>", ")", "{", "Opc", "=", "<STR_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "unsigned", "LHSReg", "=", "getRegForValue", "(", "LHS", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "<NUM_LIT>", ";", "unsigned", "RHSReg", ";"], "ground_truth": ["if", "(", "!", "LHSReg", ")", "return", "<NUM_LIT>", ";"], "File": "MipsFastISel12", "Func": "emitLogicalOp", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20564, "Length": 111, "Cover_Rate": 0.5285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", "+", "std", "::", "to_string", "(", "Attributes", ".", "size", "(", ")", ")", "+", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUAttributor5", "Func": "getAsStr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20565, "Length": 17, "Cover_Rate": 0.6296296296296297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ia64_vms_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{"], "ground_truth": ["return", "(", "mode", "==", "SImode", "||", "mode", "==", "DImode", ")", ";"], "File": "ia64", "Func": "ia64_vms_valid_pointer_mode", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20566, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "AVRTargetMachine", "Func": "AVRPassConfig", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20567, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>Subtarget", "::", "isPositionIndependent", "(", ")", "const", "{"], "ground_truth": ["return", "TM", ".", "isPositionIndependent", "(", ")", ";"], "File": "M68kSubtarget", "Func": "isPositionIndependent", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20568, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNo", "=", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "return", "RegNo", ";", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "{"], "ground_truth": ["return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getLimitedValue", "(", ")", ")", ";"], "File": "Cpu0MCCodeEmitter", "Func": "getMachineOpValue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20569, "Length": 125, "Cover_Rate": 0.8169934640522876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "<STR_LIT>", ")", ";", "if", "(", "ST", ".", "hasScalarStores", "(", ")", ")", "{", "Spill", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "ImplicitDefine", "|", "RegState", "::", "Dead", ")", ";", "}", "return", ";", "}", "assert", "(", "RI", ".", "hasVGPRs", "(", "RC", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo110", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20570, "Length": 121, "Cover_Rate": 0.30710659898477155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Symbol", "->", "isUndefined", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "getCurrentSection", "(", ")", ".", "first", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["AssignSection", "(", "Symbol", ",", "getCurrentSection", "(", ")", ".", "first", ")", ";"], "File": "PatmosInstrInfo", "Func": "EmitLabel", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20571, "Length": 33, "Cover_Rate": 0.7674418604651163, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isVoidFunc", "=", "(", "F", "->", "getReturnType", "(", ")", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", ";", "if", "(", "isVoidFunc", ")", "ReservedFrameCount", "=", "NumArgs", ";", "else", "ReservedFrameCount", "=", "NumArgs", "+", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering", "Func": "InitReservedFrameCount", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20572, "Length": 35, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "AMDGPU", "::", "ALU_CONST", ")", "{", "unsigned", "Sel", "=", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ")", ".", "getImm", "(", ")", ";", "Result", ".", "push_back", "(", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", "(", "&", "MO", ",", "Sel", ")", ")", ";", "continue", ";", "}", "}", "return", "Result", ";", "}", "static", "const", "unsigned", "OpTable", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "AMDGPU", "::", "OpName", "::", "src0", ",", "AMDGPU", "::", "OpName", "::", "src0_sel", "}", ",", "{", "AMDGPU", "::", "OpName", "::", "src1", ",", "AMDGPU", "::", "OpName", "::", "src1_sel", "}", ",", "{", "AMDGPU", "::", "OpName", "::", "src2", ",", "AMDGPU", "::", "OpName", "::", "src2_sel", "}", ",", "}", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "j", "++", ")", "{", "int", "SrcIdx", "=", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "SrcIdx", "<", "<NUM_LIT>", ")", "break", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "SrcIdx", ")", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "SrcIdx", ")", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "==", "AMDGPU", "::", "ALU_CONST", ")", "{", "unsigned", "Sel", "=", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "OpTable", "[", "j", "]", "[", "<NUM_LIT>", "]", ")", ")", ".", "getImm", "(", ")", ";", "Result", ".", "push_back", "(", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", "(", "&", "MO", ",", "Sel", ")", ")", ";", "continue", ";", "}", "if", "(", "Reg", "==", "AMDGPU", "::", "ALU_LITERAL_X", ")", "{", "unsigned", "Imm", "=", "MI", "->", "getOperand", "(", "getOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "literal", ")", ")", ".", "getImm", "(", ")", ";", "Result", ".", "push_back", "(", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", "(", "&", "MO", ",", "Imm", ")", ")", ";", "continue", ";", "}", "Result", ".", "push_back", "(", "std", "::", "pair", "<", "MachineOperand", "*", ",", "int64_t", ">", "(", "&", "MO", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo11", "Func": "getSrcs", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20573, "Length": 344, "Cover_Rate": 0.6056338028169014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "m68k_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{"], "ground_truth": ["return", "gen_rtx_REG", "(", "Pmode", ",", "M68K_STRUCT_VALUE_REGNUM", ")", ";"], "File": "m68k", "Func": "m68k_struct_value_rtx", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20574, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "Opc", ")", ")", "{", "result", "|=", "VADDR", ";", "}", "if", "(", "<STR_LIT>", "(", "Opc", ")", ")", "{", "result", "|=", "SRSRC", ";", "}", "if", "(", "<STR_LIT>", "(", "Opc", ")", ")", "{", "result", "|=", "SOFFSET", ";", "}", "return", "result", ";", "}", "if", "(", "TII", ".", "isMIMG", "(", "Opc", ")", ")", "{", "unsigned", "result", "=", "VADDR", "|", "SRSRC", ";", "const", "<STR_LIT>", "*", "Info", "=", "<STR_LIT>", "(", "Opc", ")", ";", "if", "(", "Info", "&&", "<STR_LIT>", "(", "Info", "->", "BaseOpcode", ")", "->", "Sampler", ")", "result", "|=", "SSAMP", ";", "return", "result", ";", "}", "if", "(", "TII", ".", "isMTBUF", "(", "Opc", ")", ")", "{", "unsigned", "result", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "(", "Opc", ")", ")", "{", "result", "|=", "VADDR", ";", "}", "if", "(", "<STR_LIT>", "(", "Opc", ")", ")", "{", "result", "|=", "SRSRC", ";", "}", "if", "(", "<STR_LIT>", "(", "Opc", ")", ")", "{", "result", "|=", "SOFFSET", ";", "}", "return", "result", ";", "}", "switch", "(", "Opc", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "SBASE", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "ADDR", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer31", "Func": "getRegs", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20575, "Length": 200, "Cover_Rate": 0.746268656716418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CM", ")", "return", "*", "CM", ";", "return", "CodeModel", "::", "Medium", ";"], "ground_truth": ["}"], "File": "DLXTargetMachine", "Func": "getEffectiveCodeModel", "Target": "DLX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20576, "Length": 14, "Cover_Rate": 0.4827586206896552, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "L", "->", "dump", "(", ")", ")", ";", "DebugLoc", "DL", ";", "if", "(", "InsertPos", "!=", "Preheader", "->", "end", "(", ")", ")", "DL", "=", "InsertPos", "->", "getDebugLoc", "(", ")", ";", "if", "(", "TripCount", "->", "isReg", "(", ")", ")", "{", "unsigned", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CountReg", ")", ".", "addReg", "(", "TripCount", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "TripCount", "->", "getSubReg", "(", ")", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "LOOP_r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "{", "assert", "(", "TripCount", "->", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "int64_t", "CountImm", "=", "TripCount", "->", "getImm", "(", ")", ";", "if", "(", "!", "TII", "->", "isValidOffset", "(", "LOOP_i", ",", "CountImm", ",", "TRI", ")", ")", "{", "unsigned", "CountReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "CountReg", ")", ".", "addImm", "(", "CountImm", ")", ";", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "LOOP_r", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addReg", "(", "CountReg", ")", ";", "}", "else", "BuildMI", "(", "*", "Preheader", ",", "InsertPos", ",", "DL", ",", "TII", "->", "get", "(", "LOOP_i", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ".", "addImm", "(", "CountImm", ")", ";", "}", "LoopStart", "->", "setHasAddressTaken", "(", ")", ";", "BlockAddress", "::", "get", "(", "const_cast", "<", "BasicBlock", "*", ">", "(", "LoopStart", "->", "getBasicBlock", "(", ")", ")", ")", ";", "DebugLoc", "LastIDL", "=", "LastI", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "*", "LastMBB", ",", "LastI", ",", "LastIDL", ",", "TII", "->", "get", "(", "ENDLOOP", ")", ")", ".", "addMBB", "(", "LoopStart", ")", ";", "if", "(", "LastI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "LastI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MachineBasicBlock", "*", "BranchTarget", "=", "LastI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "LastI", "=", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "if", "(", "!", "L", "->", "contains", "(", "BranchTarget", ")", ")", "{", "if", "(", "LastI", "!=", "LastMBB", "->", "end", "(", ")", ")", "LastI", "=", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "TII", "->", "insertBranch", "(", "*", "LastMBB", ",", "BranchTarget", ",", "nullptr", ",", "Cond", ",", "LastIDL", ")", ";", "}", "}", "else", "{", "LastMBB", "->", "erase", "(", "LastI", ")", ";", "}", "delete", "TripCount", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "OldInsts", ".", "size", "(", ")", ";", "++", "i", ")", "removeIfDead", "(", "OldInsts", "[", "i", "]", ")", ";", "++", "NumHWLoops", ";", "if", "(", "L0Used", ")", "RecL1used", "=", "true", ";", "else", "RecL0used", "=", "true", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonHardwareLoops1", "Func": "convertToHardwareLoop", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20577, "Length": 464, "Cover_Rate": 0.47835051546391755, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", ")", "{", "const", "char", "*", "mcount_name", "=", "RS6000_MCOUNT", ";", "int", "caller_addr_regno", "=", "LR_REGNO", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "if", "(", "MACHOPIC_INDIRECT", "&&", "crtl", "->", "uses_pic_offset_table", ")", "caller_addr_regno", "=", "<NUM_LIT>", ";"], "ground_truth": ["emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "mcount_name", ")", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "gen_rtx_REG", "(", "Pmode", ",", "caller_addr_regno", ")", ",", "Pmode", ")", ";"], "File": "rs60004", "Func": "output_profile_hook", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20578, "Length": 63, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallString", "<", "<NUM_LIT>", ">", "Tmp", ";", "raw_svector_ostream", "OS", "(", "Tmp", ")", ";", "Inst", ".", "dump_pretty", "(", "OS", ")", ";", "OS", "<<", "<STR_LIT>", ";", "report_fatal_error", "(", "<STR_LIT>", "+", "OS", ".", "str", "(", ")", ")", ";", "}"], "ground_truth": ["Res", "=", "Inst", ";"], "File": "X86AsmBackend29", "Func": "RelaxInstruction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20579, "Length": 39, "Cover_Rate": 0.45348837209302323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>MCAsmStreamer", "::", "EmitLocalCommonSymbol", "(", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", ")", "{"], "ground_truth": ["}"], "File": "PTXMCAsmStreamer", "Func": "EmitLocalCommonSymbol", "Target": "PTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20580, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMBaseInstrInfo110", "Func": "addUnpredicatedMveVpredNOp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20581, "Length": 14, "Cover_Rate": 0.4117647058823529, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "MachineOperand", "::", "MO_GlobalAddress", ";"], "ground_truth": ["}"], "File": "SIFoldOperands11", "Func": "isGlobal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20582, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "combineMaskedLoad", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineStore", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineMaskedStore", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSIntToFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineUIntToFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinFMax", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineFMinNumFMaxNum", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", ":", "return", "combineVZextMovl", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "combineZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSignExtendInReg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineSetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combine<ISA_LIT>SetCC", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineBrCond", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "return", "combineVZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering10", "Func": "PerformDAGCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20583, "Length": 378, "Cover_Rate": 0.4334862385321101, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Shift", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "{", "Shift", ",", "Const5", "}", ")", ";", "PackedElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "{", "PackedElt", ",", "Shift", "}", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "PackedElt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "{", "PackedElt", ",", "Mask", "}", ")", ";", "SDValue", "SubI32", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "Result", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "<STR_LIT>", ",", "PackedElt", ",", "SubI32", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "Result", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "Result", ")", ";", "}", "else", "{", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", "==", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VEISelLowering9", "Func": "lowerEXTRACT_VECTOR_ELT", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20584, "Length": 146, "Cover_Rate": 0.35872235872235875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vcmulq_rot90v4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve1___arm_vcmulq_rot90_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20585, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "ashiftrt_insns", "[", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", "]", ">", "<NUM_LIT>", "+", "SH_DYNAMIC_SHIFT_COST", ")", "{", "rtx", "count", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "-", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_ashrsi3_d", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "count", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "value", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ";", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "if", "(", "currently_expanding_to_rtl", ")", "{", "emit_insn", "(", "gen_cmpgtsi_t", "(", "force_reg", "(", "SImode", ",", "CONST0_RTX", "(", "SImode", ")", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_insn", "(", "gen_mov_neg_si_t", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_ashrsi2_31", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "value", ">=", "<NUM_LIT>", "&&", "value", "<=", "<NUM_LIT>", ")", "{"], "ground_truth": ["wrk", "=", "gen_reg_rtx", "(", "SImode", ")", ";"], "File": "sh3", "Func": "expand_ashiftrt", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20586, "Length": 183, "Cover_Rate": 0.4206896551724138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FrameObjects", ".", "empty", "(", ")", ")", "{", "TopVectorFrame", "=", "getVectorDataSize", "(", ")", ";", "TopScalarFrame", "=", "getScalarDataSize", "(", ")", ";", "}", "FrameObject", "*", "Obj", "=", "nullptr", ";", "if", "(", "static_cast", "<", "unsigned", ">", "(", "FrameIndex", ")", "<", "FrameObjects", ".", "size", "(", ")", ")", "{", "Obj", "=", "&", "FrameObjects", "[", "FrameIndex", "]", ";", "if", "(", "!", "Obj", "->", "isEmpty", "(", ")", ")", "{", "assert", "(", "Obj", "->", "Size", ">=", "Sz", ")", ";", "return", "Obj", "->", "Offset", ";", "}", "}", "else", "{", "FrameObjects", ".", "resize", "(", "FrameIndex", "+", "<NUM_LIT>", ")", ";", "Obj", "=", "&", "FrameObjects", ".", "back", "(", ")", ";", "}", "unsigned", "&", "TopFrame", "=", "UsesVLM", "?", "TopVectorFrame", ":", "TopScalarFrame", ";", "unsigned", "MemLimit", "=", "UsesVLM", "?", "MaxVectorMemory", ":", "MaxScalarMemory", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "Obj", "->", "Size", "=", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ";", "Obj", "->", "Offset", "=", "TopFrame", ";", "TopFrame", "+=", "Obj", "->", "Size", ";", "if", "(", "UsesVLM", ")", "{", "unsigned", "VectorSpillSize", "=", "TopFrame", "-", "getVectorDataSize", "(", ")", ";", "if", "(", "getSpillVectorDataSize", "(", ")", "<", "VectorSpillSize", ")", "setSpillVectorDataSize", "(", "VectorSpillSize", ")", ";", "}", "else", "{", "unsigned", "ScalarSpillSize", "=", "TopFrame", "-", "getScalarDataSize", "(", ")", ";", "if", "(", "getSpillScalarDataSize", "(", ")", "<", "ScalarSpillSize", ")", "setSpillScalarDataSize", "(", "ScalarSpillSize", ")", ";", "}", "if", "(", "TopFrame", ">", "MemLimit", ")", "{", "StringRef", "Msg", "=", "UsesVLM", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "IgnoreMemOverflow", ")", "{", "report_fatal_error", "(", "Msg", ".", "str", "(", ")", ",", "false", ")", ";", "}", "else", "{", "errs", "(", ")", "<<", "<STR_LIT>", "<<", "Msg", ".", "str", "(", ")", ";", "}", "}"], "ground_truth": ["return", "Obj", "->", "Offset", ";"], "File": "TPCFrameLowering", "Func": "getSpillObject", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20587, "Length": 260, "Cover_Rate": 0.8024691358024691, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>TargetLowering", "*", "llvm", "::", "create<ISA_LIT>16TargetLowering", "(", "<ISA_LIT>TargetMachine", "&", "TM", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>16TargetLowering", "(", "TM", ")", ";"], "File": "Mips16ISelLowering", "Func": "createMips16TargetLowering", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20588, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "hasUsableDSOffset", "(", ")", "||", "STI", ".", "unsafeDSOffsetFoldingEnabled", "(", ")", ")", "return", "true", ";"], "ground_truth": ["return", "KnownBits", "->", "signBitIsZero", "(", "Base", ")", ";"], "File": "AMDGPUInstructionSelector1", "Func": "isDSOffsetLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20589, "Length": 39, "Cover_Rate": 0.7358490566037735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "VAddr", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "if", "(", "SOffset", ")", "MIB", ".", "addReg", "(", "SOffset", ")", ";", "else", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "Offset", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "GLC", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector10", "Func": "selectMUBUFAddr64Atomic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20590, "Length": 87, "Cover_Rate": 0.5471698113207547, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm64", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm321s", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm8", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImmFP", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", ")", "return", "NewOp", ";", "DefBits", "=", "~", "DefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm321s", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", ")", "return", "NewOp", ";", "DefBits", "=", "UndefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm64", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm321s", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm8", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImmFP", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", ")", "return", "NewOp", ";", "DefBits", "=", "~", "UndefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm321s", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ")", ")", ")", "return", "NewOp", ";", "}"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "ConstantBuildVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20591, "Length": 310, "Cover_Rate": 0.7328605200945626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly_uint64", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";", "if", "(", "GET_MODE_UNIT_SIZE", "(", "vmode", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "poly_uint64", "first", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";", "if", "(", "(", "maybe_ne", "(", "first", ",", "<NUM_LIT>", ")", "&&", "maybe_ne", "(", "first", "*", "<NUM_LIT>", ",", "nelt", ")", ")", "||", "!", "d", "->", "perm", ".", "series_p", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "first", ",", "<NUM_LIT>", ")", "||", "!", "d", "->", "perm", ".", "series_p", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "first", "+", "nelt", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "high", "=", "maybe_ne", "(", "first", ",", "<NUM_LIT>", ")", ";", "if", "(", "d", "->", "testing_p", ")", "return", "true", ";", "in0", "=", "d", "->", "op0", ";", "in1", "=", "d", "->", "op1", ";", "if", "(", "BYTES_BIG_ENDIAN", "&&", "d", "->", "vec_flags", "==", "VEC_ADVSIMD", ")", "{", "x", "=", "in0", ",", "in0", "=", "in1", ",", "in1", "=", "x", ";"], "ground_truth": ["high", "=", "!", "high", ";"], "File": "aarch64", "Func": "aarch64_evpc_zip", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20592, "Length": 164, "Cover_Rate": 0.7663551401869159, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmul_lane_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ",", "const", "int", "__c", ")", "{", "return", "(", "int16x4_t", ")", "__builtin_neon_vmul_lanev4hi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmul_lane_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20593, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "TM", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", "F", ")", ";"], "ground_truth": ["return", "ST", ".", "supportsGetDoorbellID", "(", ")", ";"], "File": "AMDGPUAttributor1", "Func": "supportsGetDoorbellID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20594, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeBranchTarget26MM", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Offset", "<<", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "BranchOffset", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler40", "Func": "DecodeBranchTarget26MM", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20595, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "insn32", "=", "(", "bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "bool", "InITBlock", "=", "ITBlock", ".", "instrInITBlock", "(", ")", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "AddThumb1SBit", "(", "MI", ",", "InITBlock", ")", ";", "return", "result", ";", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableThumb232", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFP32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "UpdateThumbVFPPredicate", "(", "MI", ")", ";", "return", "result", ";", "}", "}", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableVFPV832", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "result", ";", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MI", ".", "clear", "(", ")", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONDup32", ",", "MI", ",", "insn32", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "Check", "(", "result", ",", "AddThumbPredicate", "(", "MI", ")", ")", ";", "return", "result", ";", "}", "}", "if", "(", "fieldFromInstruction", "(", "insn32", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MI", ".", "clear", "(", ")", ";", "uint32_t", "NEONLdStInsn", "=", "insn32", ";", "NEONLdStInsn", "&=", "<NUM_LIT>", ";", "NEONLdStInsn", "|=", "<NUM_LIT>", ";", "result", "=", "decodeInstruction", "(", "DecoderTableNEONLoadStore32", ",", "MI", ",", "NEONLdStInsn", ",", "Address", ",", "this", ",", "STI", ")", ";"], "ground_truth": ["if", "(", "result", "!=", "MCDisassembler", "::", "Fail", ")", "{"], "File": "ARMDisassembler (2)", "Func": "getInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20596, "Length": 385, "Cover_Rate": 0.42168674698795183, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumSubRegs", "=", "std", "::", "max", "(", "(", "int", ")", "(", "*", "I", ")", "->", "getSize", "(", ")", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Limit", ";", "if", "(", "isSGPRClass", "(", "*", "I", ")", ")", "{", "Limit", "=", "SGPRLimit", "/", "NumSubRegs", ";", "}", "else", "{", "Limit", "=", "VGPRLimit", "/", "NumSubRegs", ";", "}", "const", "int", "*", "Sets", "=", "getRegClassPressureSets", "(", "*", "I", ")", ";", "assert", "(", "Sets", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "Sets", "[", "i", "]", "!=", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Sets", "[", "i", "]", "==", "(", "int", ")", "Idx", ")", "return", "Limit", ";", "}", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIRegisterInfo105", "Func": "getRegPressureSetLimit", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20597, "Length": 108, "Cover_Rate": 0.6545454545454545, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmPrinter", "Func": "runOnMachineFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20598, "Length": 41, "Cover_Rate": 0.82, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SuccSU", "->", "setDepthToAtLeast", "(", "SU", "->", "getDepth", "(", ")", "+", "SuccEdge", "->", "getLatency", "(", ")", ")", ";"], "ground_truth": ["if", "(", "SuccSU", "->", "NumPredsLeft", "==", "<NUM_LIT>", "&&", "SuccSU", "!=", "&", "ExitSU", ")", "PendingQueue", ".", "push_back", "(", "SuccSU", ")", ";"], "File": "ClusterDAG", "Func": "ReleaseSucc", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20599, "Length": 37, "Cover_Rate": 0.36633663366336633, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>AllocaHoistingPass", "(", "PR", ")", ";", "initialize<ISA_LIT>AssignValidGlobalNamesPass", "(", "PR", ")", ";", "initialize<ISA_LIT>FavorNonGenericAddrSpacesPass", "(", "PR", ")", ";", "initialize<ISA_LIT>InferAddressSpacesPass", "(", "PR", ")", ";", "initialize<ISA_LIT>LowerArgsPass", "(", "PR", ")", ";"], "ground_truth": ["initialize<ISA_LIT>LowerAllocaPass", "(", "PR", ")", ";"], "File": "NVPTXTargetMachine36", "Func": "LLVMInitializeNVPTXTarget", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20600, "Length": 30, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vorrq_u16", "(", "uint16x8_t", "__a", ",", "uint16x8_t", "__b", ")", "{", "return", "__a", "|", "__b", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vorrq_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20601, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_mve_vmlaldavaq_p_sv4si", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vmlaldavaq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20602, "Length": 13, "Cover_Rate": 0.4642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "TargetKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_HI20", ";", "break", ";", "case", "<STR_LIT>", ":", "TargetKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_LO12", ";", "break", ";", "case", "<STR_LIT>", ":", "TargetKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_HI20", ";", "break", ";", "case", "<STR_LIT>", ":", "TargetKind", "=", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_TPREL_LO12", ";", "break", ";"], "ground_truth": ["}"], "File": "RISCVMCInstLower18", "Func": "lowerSymbolOperand", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20603, "Length": 54, "Cover_Rate": 0.3016759776536313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Op0", ".", "isReg", "(", ")", ")", ";", "unsigned", "DestReg", "=", "Op0", ".", "getReg", "(", ")", ";", "if", "(", "!", "Op1", ".", "isImm", "(", ")", "&&", "Op1", ".", "getTargetFlags", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "bool", "NotExt", "=", "Op1", ".", "isImm", "(", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Op1", ".", "getImm", "(", ")", ")", ";", "return", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", "&&", "(", "ShouldCombineAggressively", "||", "NotExt", ")", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "default", ":"], "ground_truth": ["break", ";"], "File": "HexagonCopyToCombine21", "Func": "isCombinableInstType", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20604, "Length": 87, "Cover_Rate": 0.36401673640167365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HST", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "HII", "=", "HST", "->", "getInstrInfo", "(", ")", ";", "const", "auto", "&", "HRI", "=", "*", "HST", "->", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "Register", "AR", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", "->", "getStackAlignBaseVReg", "(", ")", ";", "std", "::", "map", "<", "unsigned", ",", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">>", "VExtractMap", ";", "MaybeAlign", "MaxAlign", ";", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", ")", "continue", ";", "Register", "VecR", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "VExtractMap", "[", "VecR", "]", ".", "push_back", "(", "&", "MI", ")", ";", "}", "}", "auto", "EmitAddr", "=", "[", "&", "]", "(", "MachineBasicBlock", "&", "BB", ",", "MachineBasicBlock", "::", "iterator", "At", ",", "DebugLoc", "dl", ",", "int", "FI", ",", "unsigned", "Offset", ")", "{", "Register", "AddrR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "unsigned", "FiOpc", "=", "AR", "!=", "<NUM_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "auto", "MIB", "=", "BuildMI", "(", "BB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "FiOpc", ")", ",", "AddrR", ")", ";", "if", "(", "AR", ")", "MIB", ".", "addReg", "(", "AR", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ";", "return", "AddrR", ";", "}", ";", "for", "(", "auto", "&", "P", ":", "VExtractMap", ")", "{", "unsigned", "VecR", "=", "P", ".", "first", ";", "if", "(", "P", ".", "second", ".", "size", "(", ")", "<=", "VExtractThreshold", ")", "continue", ";", "const", "auto", "&", "VecRC", "=", "*", "MRI", ".", "getRegClass", "(", "VecR", ")", ";", "Align", "Alignment", "=", "HRI", ".", "getSpillAlign", "(", "VecRC", ")", ";", "MaxAlign", "=", "max", "(", "MaxAlign", ",", "Alignment", ")", ";", "int", "FI", "=", "MFI", ".", "CreateStackObject", "(", "HRI", ".", "getSpillSize", "(", "VecRC", ")", ",", "Alignment", ",", "false", ")", ";", "MachineInstr", "*", "DefI", "=", "MRI", ".", "getVRegDef", "(", "VecR", ")", ";", "MachineBasicBlock", "::", "iterator", "At", "=", "std", "::", "next", "(", "DefI", "->", "getIterator", "(", ")", ")", ";", "MachineBasicBlock", "&", "DefB", "=", "*", "DefI", "->", "getParent", "(", ")", ";", "unsigned", "StoreOpc", "=", "VecRC", ".", "getID", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Register", "AddrR", "=", "EmitAddr", "(", "DefB", ",", "At", ",", "DefI", "->", "getDebugLoc", "(", ")", ",", "FI", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "DefB", ",", "At", ",", "DefI", "->", "getDebugLoc", "(", ")", ",", "HII", "->", "get", "(", "StoreOpc", ")", ")", ".", "addReg", "(", "AddrR", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "VecR", ")", ";", "unsigned", "VecSize", "=", "HRI", ".", "getRegSizeInBits", "(", "VecRC", ")", "/", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "*", "ExtI", ":", "P", ".", "second", ")", "{", "assert", "(", "ExtI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "unsigned", "SR", "=", "ExtI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "assert", "(", "ExtI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "VecR", ")", ";"], "ground_truth": ["MachineBasicBlock", "&", "ExtB", "=", "*", "ExtI", "->", "getParent", "(", ")", ";"], "File": "HexagonVExtract4", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20605, "Length": 514, "Cover_Rate": 0.7406340057636888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "llvm", "::", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "BB", ")", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "BB", ")", "{", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "Latches", ";", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "<STR_LIT>", ",", "this", ")", ";", "}"], "ground_truth": ["CallInst", "::", "Create", "(", "EndCf", ",", "popSaved", "(", ")", ",", "<STR_LIT>", ",", "BB", "->", "getFirstInsertionPt", "(", ")", ")", ";"], "File": "SIAnnotateControlFlow17", "Func": "closeControlFlow", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20606, "Length": 148, "Cover_Rate": 0.9308176100628931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "cfa_relative_addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "cfa", ",", "GEN_INT", "(", "cfa_offset", ")", ")", ";", "rtx", "cfa_relative_mem", "=", "gen_frame_mem", "(", "DImode", ",", "cfa_relative_addr", ")", ";", "rtx", "real", "=", "gen_rtx_SET", "(", "cfa_relative_mem", ",", "reg_note", ")", ";", "add_reg_note", "(", "mov", ",", "REG_CFA_OFFSET", ",", "real", ")", ";"], "ground_truth": ["return", "emit_insn", "(", "mov", ")", ";"], "File": "tilegx", "Func": "frame_emit_store", "Target": "tilegx", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20607, "Length": 50, "Cover_Rate": 0.45045045045045046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", ";", "bool", "RV", "=", "<ISA_LIT>FastEmitLoad", "(", "VT", ",", "SrcAM", ",", "nullptr", ",", "Reg", ")", ";", "RV", "&=", "<ISA_LIT>FastEmitStore", "(", "VT", ",", "Reg", ",", "DestAM", ")", ";", "assert", "(", "RV", "&&", "<STR_LIT>", ")", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "Len", "-=", "Size", ";"], "ground_truth": ["DestAM", ".", "Disp", "+=", "Size", ";"], "File": "X86FastISel87", "Func": "TryEmitSmallMemcpy", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20608, "Length": 56, "Cover_Rate": 0.35668789808917195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PrintIFR", "(", "const", "IFRecord", "&", "R", ",", "const", "TargetRegisterInfo", "*", "RI", ")", ":", "IFR", "(", "R", ")", ",", "TRI", "(", "RI", ")", "{"], "ground_truth": ["}"], "File": "HexagonGenInsert (2)", "Func": "PrintIFR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20609, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "createUnpackShuffleMask", "(", "HalfVT", ",", "MaskHighTemp", ",", "false", ",", "false", ")", ";", "scaleShuffleMask", "(", "<NUM_LIT>", ",", "MaskLowTemp", ",", "LowHighMask", "[", "<NUM_LIT>", "]", ")", ";", "scaleShuffleMask", "(", "<NUM_LIT>", ",", "MaskHighTemp", ",", "LowHighMask", "[", "<NUM_LIT>", "]", ")", ";", "Value", "*", "IntrVec", "[", "<NUM_LIT>", "]", ";", "IntrVec", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "MaskLow", ")", ";", "IntrVec", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "MaskHigh", ")", ";", "IntrVec", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "MaskLow", ")", ";", "IntrVec", "[", "<NUM_LIT>", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "Matrix", "[", "<NUM_LIT>", "]", ",", "Matrix", "[", "<NUM_LIT>", "]", ",", "MaskHigh", ")", ";", "Value", "*", "VecOut", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "VecOut", "[", "i", "]", "=", "Builder", ".", "CreateShuffleVector", "(", "IntrVec", "[", "i", "/", "<NUM_LIT>", "]", ",", "IntrVec", "[", "i", "/", "<NUM_LIT>", "+", "<NUM_LIT>", "]", ",", "LowHighMask", "[", "i", "%", "<NUM_LIT>", "]", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "std", "::", "copy", "(", "VecOut", ",", "VecOut", "+", "<NUM_LIT>", ",", "TransposedMatrix", ".", "begin", "(", ")", ")", ";", "return", ";", "}", "reorderSubVector", "(", "VT", ",", "TransposedMatrix", ",", "VecOut", ",", "makeArrayRef", "(", "Concat", ",", "<NUM_LIT>", ")", ",", "NumOfElm", ",", "<NUM_LIT>", ",", "Builder", ")", ";"], "ground_truth": ["}"], "File": "X86InterleavedAccess2", "Func": "interleave8bitStride4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20610, "Length": 234, "Cover_Rate": 0.6410958904109589, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "flags", "=", "opts", "->", "x_target_flags", ";", "const", "struct", "arm_fpu_desc", "*", "fpu_desc", "=", "&", "all_fpus", "[", "opts", "->", "x_arm_fpu_index", "]", ";", "if", "(", "TARGET_IWMMXT", "&&", "TARGET_VFP", "&&", "ARM_FPU_FSET_HAS", "(", "fpu_desc", "->", "features", ",", "FPU_FL_NEON", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARM_P", "(", "flags", ")", "&&", "!", "ARM_FSET_HAS_CPU1", "(", "insn_flags", ",", "FL_NOTM", ")", ")", "error", "(", "<STR_LIT>", ")", ";", "if", "(", "(", "TARGET_TPCS_FRAME", "||", "TARGET_TPCS_LEAF_FRAME", ")", "&&", "TARGET_ARM_P", "(", "flags", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARM_P", "(", "flags", ")", "&&", "TARGET_CALLEE_INTERWORKING", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ARM_P", "(", "flags", ")", "&&", "write_symbols", "!=", "NO_DEBUG", "&&", "!", "TARGET_APCS_FRAME", "&&", "(", "TARGET_DEFAULT", "&", "MASK_APCS_FRAME", ")", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "TARGET_THUMB_P", "(", "flags", ")", "&&", "TARGET_IWMMXT", ")", "error", "(", "<STR_LIT>", ")", ";"], "File": "arm5", "Func": "arm_option_check_internal", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20611, "Length": 138, "Cover_Rate": 0.6272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffV", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ")", ";", "SDValue", "SToVLHS", "=", "isScalarToVec", "(", "LHS", ")", ";", "SDValue", "SToVRHS", "=", "isScalarToVec", "(", "RHS", ")", ";", "if", "(", "SToVLHS", "||", "SToVRHS", ")", "{", "int", "NumEltsIn", "=", "SToVLHS", "?", "SToVLHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ":", "SToVRHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "int", "NumEltsOut", "=", "ShuffV", ".", "size", "(", ")", ";", "int", "LHSMaxIdx", "=", "-", "<NUM_LIT>", ";", "int", "RHSMinIdx", "=", "-", "<NUM_LIT>", ";", "int", "RHSMaxIdx", "=", "-", "<NUM_LIT>", ";", "int", "HalfVec", "=", "LHS", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "SToVLHS", ")", "{", "LHSMaxIdx", "=", "NumEltsOut", "/", "NumEltsIn", ";", "SToVLHS", "=", "getSToVPermuted", "(", "SToVLHS", ",", "DAG", ")", ";", "if", "(", "SToVLHS", ".", "getValueType", "(", ")", "!=", "LHS", ".", "getValueType", "(", ")", ")", "SToVLHS", "=", "DAG", ".", "getBitcast", "(", "LHS", ".", "getValueType", "(", ")", ",", "SToVLHS", ")", ";", "LHS", "=", "SToVLHS", ";", "}", "if", "(", "SToVRHS", ")", "{", "RHSMinIdx", "=", "NumEltsOut", ";", "RHSMaxIdx", "=", "NumEltsOut", "/", "NumEltsIn", "+", "RHSMinIdx", ";", "SToVRHS", "=", "getSToVPermuted", "(", "SToVRHS", ",", "DAG", ")", ";", "if", "(", "SToVRHS", ".", "getValueType", "(", ")", "!=", "RHS", ".", "getValueType", "(", ")", ")", "SToVRHS", "=", "DAG", ".", "getBitcast", "(", "RHS", ".", "getValueType", "(", ")", ",", "SToVRHS", ")", ";", "RHS", "=", "SToVRHS", ";", "}"], "ground_truth": ["fixupShuffleMaskForPermutedSToV", "(", "ShuffV", ",", "LHSMaxIdx", ",", "RHSMinIdx", ",", "RHSMaxIdx", ",", "HalfVec", ")", ";"], "File": "PPCISelLowering100", "Func": "combineVectorShuffle", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20612, "Length": 239, "Cover_Rate": 0.3873581847649919, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCInstPrinter", "*", "create<ISA_LIT>MCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "return", "new", "<ISA_LIT>InstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";"], "ground_truth": ["}"], "File": "ARCMCTargetDesc", "Func": "createARCMCInstPrinter", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20613, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useEL3ForTP", "(", ")", "const", "{", "return", "UseEL3ForTP", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget (2)1", "Func": "useEL3ForTP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20614, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "X86ISelLowering82", "Func": "getTargetNodeName", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20615, "Length": 348, "Cover_Rate": 0.32954545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "R600TextureIntrinsicsReplacer", "Func": "getPassName", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20616, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "isa", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ")", "{", "const", "MCBinaryExpr", "*", "BinaryExpr", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "isa", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "&&", "cast", "<", "<ISA_LIT>MCExpr", ">", "(", "BinaryExpr", "->", "getLHS", "(", ")", ")", "->", "getKind", "(", ")", "==", "<ISA_LIT>MCExpr", "::", "VK_<ISA_LIT>_ABS_HI", ")", ";"], "File": "LanaiAsmParser (2)", "Func": "addHiImm16Operands", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20617, "Length": 79, "Cover_Rate": 0.39303482587064675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MatchOperand_ParseFail", ";", "}", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "parseRegister", "(", "Operands", ")", "!=", "MatchOperand_Success", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "auto", "Rz", "=", "Operands", ".", "back", "(", ")", "->", "getReg", "(", ")", ";"], "ground_truth": ["Operands", ".", "pop_back", "(", ")", ";"], "File": "CSKYAsmParser", "Func": "parseRegSeq", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20618, "Length": 54, "Cover_Rate": 0.3724137931034483, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "I32Ty", "=", "getI32Ty", "(", "Builder", ",", "I", ".", "getType", "(", ")", ")", ";", "Value", "*", "ExtOp0", "=", "nullptr", ";", "Value", "*", "ExtOp1", "=", "nullptr", ";", "Value", "*", "ExtRes", "=", "nullptr", ";", "Value", "*", "TruncRes", "=", "nullptr", ";", "if", "(", "isSigned", "(", "I", ")", ")", "{", "ExtOp0", "=", "Builder", ".", "CreateSExt", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "I32Ty", ")", ";"], "ground_truth": ["ExtOp1", "=", "Builder", ".", "CreateSExt", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "I32Ty", ")", ";"], "File": "AMDGPUCodeGenPrepare19", "Func": "promoteUniformOpToI32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20619, "Length": 79, "Cover_Rate": 0.3305439330543933, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Extract", ")", "{", "if", "(", "!", "Insert", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "ST", "->", "hasAVX512", "(", ")", ")", "{", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "Ty", ")", "->", "getNumElements", "(", ")", ";", "unsigned", "MaxElts", "=", "ST", "->", "hasAVX2", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "MOVMSKCost", "=", "(", "NumElts", "+", "MaxElts", "-", "<NUM_LIT>", ")", "/", "MaxElts", ";", "return", "MOVMSKCost", ";", "}", "if", "(", "LT", ".", "second", ".", "isVector", "(", ")", ")", "{", "int", "CostValue", "=", "*", "LT", ".", "first", ".", "getValue", "(", ")", ";", "assert", "(", "CostValue", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "LT", ".", "second", ".", "getVectorNumElements", "(", ")", "*", "CostValue", ";", "assert", "(", "NumElts", ">=", "DemandedElts", ".", "getBitWidth", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SizeInBits", ">", "<NUM_LIT>", ")", "{", "assert", "(", "(", "SizeInBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "NumLegal128Lanes", "=", "SizeInBits", "/", "<NUM_LIT>", ";", "unsigned", "Num128Lanes", "=", "NumLegal128Lanes", "*", "CostValue", ";", "APInt", "WidenedDemandedElts", "=", "DemandedElts", ".", "zext", "(", "NumElts", ")", ";", "unsigned", "Scale", "=", "NumElts", "/", "Num128Lanes", ";", "APInt", "DemandedUpper128Lanes", "=", "APIntOps", "::", "ScaleBitMask", "(", "WidenedDemandedElts", ",", "Num128Lanes", ")", ";", "auto", "*", "Ty128", "=", "FixedVectorType", "::", "get", "(", "Ty", "->", "getElementType", "(", ")", ",", "Scale", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Num128Lanes", ";", "++", "I", ")", "if", "(", "DemandedUpper128Lanes", "[", "I", "]", ")", "Cost", "+=", "getShuffleCost", "(", "TTI", "::", "SK_ExtractSubvector", ",", "Ty", ",", "None", ",", "I", "*", "Scale", ",", "Ty128", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumElts", ";", "++", "I", ")", "if", "(", "WidenedDemandedElts", "[", "I", "]", ")", "{", "unsigned", "Idx", "=", "I", "%", "Scale", ";", "Cost", "+=", "getVectorInstrCost", "(", "Instruction", "::", "ExtractElement", ",", "Ty", ",", "Idx", ")", ";", "}", "return", "Cost", ";", "}"], "ground_truth": ["}"], "File": "X86TargetTransformInfo55", "Func": "getScalarizationOverhead", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20620, "Length": 297, "Cover_Rate": 0.3907894736842105, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "Lower<ISA_LIT>GN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR0", ",", "VT", ")", ";", "case", "<STR_LIT>", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR1", ",", "VT", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR2", ",", "VT", ")", ";"], "File": "SIISelLowering39", "Func": "LowerOperation", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20621, "Length": 458, "Cover_Rate": 0.8419117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "GISel", "->", "getInstructionSelector", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64Subtarget16", "Func": "getInstructionSelector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20622, "Length": 8, "Cover_Rate": 0.32, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitBICMask", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCStreamer", "&", "Out", ",", "unsigned", "Addr", ",", "int64_t", "Pred", ",", "unsigned", "Mask", ")", "{", "MCInst", "BICInst", ";", "const", "int32_t", "EncodedMask", "=", "<STR_LIT>", "(", "Mask", ")", ";", "assert", "(", "EncodedMask", "!=", "-", "<NUM_LIT>", ")", ";", "BICInst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Addr", ")", ")", ";", "BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "EncodedMask", ")", ")", ";"], "ground_truth": ["BICInst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Pred", ")", ")", ";"], "File": "ARMMCNaCl2", "Func": "EmitBICMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20623, "Length": 98, "Cover_Rate": 0.7101449275362319, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_u16_u64", "(", "uint64x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint16x8_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpretq_u16_u64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20624, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "cfun", "->", "machine", "->", "use_rts", "==", "<NUM_LIT>", ")", "F", "(", "emit_insn", "(", "m32c_all_frame_related", "(", "TARGET_A16", "?", "gen_prologue_enter_16", "(", "GEN_INT", "(", "frame_size", "+", "<NUM_LIT>", ")", ")", ":", "gen_prologue_enter_24", "(", "GEN_INT", "(", "frame_size", "+", "<NUM_LIT>", ")", ")", ")", ")", ")", ";", "if", "(", "extra_frame_size", ")", "{", "complex_prologue", "=", "<NUM_LIT>", ";", "if", "(", "TARGET_A16", ")", "F", "(", "emit_insn", "(", "gen_addhi3", "(", "gen_rtx_REG", "(", "HImode", ",", "SP_REGNO", ")", ",", "gen_rtx_REG", "(", "HImode", ",", "SP_REGNO", ")", ",", "GEN_INT", "(", "-", "extra_frame_size", ")", ")", ")", ")", ";", "else", "F", "(", "emit_insn", "(", "gen_addpsi3", "(", "gen_rtx_REG", "(", "PSImode", ",", "SP_REGNO", ")", ",", "gen_rtx_REG", "(", "PSImode", ",", "SP_REGNO", ")", ",", "GEN_INT", "(", "-", "extra_frame_size", ")", ")", ")", ")", ";", "}"], "ground_truth": ["complex_prologue", "+=", "m32c_pushm_popm", "(", "PP_pushm", ")", ";"], "File": "m32c", "Func": "m32c_emit_prologue", "Target": "m32c", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20625, "Length": 121, "Cover_Rate": 0.38170347003154576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ByValArgs", ".", "push_back", "(", "FIPtr", ")", ";", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "dl", ",", "PtrVT", ",", "true", ")", ",", "dl", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "SDValue", "StackPtr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "j", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "<STR_LIT>", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "Arg", "=", "ByValArgs", "[", "j", "++", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", ",", "PtrVT", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ",", "dl", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "MemOpChains", ")", ";", "SDValue", "InFlag", ";", "if", "(", "IsPIC", ")", "{", "unsigned", "GPReg", "=", "<STR_LIT>", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "GPReg", ",", "getGlobalReg", "(", "DAG", ",", "PtrVT", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "uint8_t", "OpFlag", "=", "IsPIC", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "G", ")", "{"], "File": "OR1KISelLowering1", "Func": "LowerCCCCallTo", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20626, "Length": 490, "Cover_Rate": 0.42350907519446845, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DstVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "DstVT", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "SrcVT", ")", ")", "{", "SDValue", "Cvt", ";", "if", "(", "DAG", ".", "getDataLayout", "(", ")", ".", "isBigEndian", "(", ")", "&&", "SrcVT", ".", "isVector", "(", ")", "&&", "SrcVT", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", ")", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "SrcVT", ",", "Op", ")", ")", ";", "else", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cvt", ",", "Cvt", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering25", "Func": "ExpandBITCAST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20627, "Length": 209, "Cover_Rate": 0.3494983277591973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "EmitARM64WinCFISaveFPLR", "(", "int", "Offset", ")", "{"], "ground_truth": ["}"], "File": "AArch64TargetStreamer1", "Func": "EmitARM64WinCFISaveFPLR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20628, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "iss7_0Ext", "(", ")", "const", "{", "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "HexagonAsmParser27", "Func": "iss7_0Ext", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20629, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "CONSTANT_P", "(", "src", ")", "&&", "!", "move_operand", "(", "src", ",", "mode", ")", ")", "{", "loongarch_legitimize_const_move", "(", "mode", ",", "dest", ",", "src", ")", ";", "set_unique_reg_note", "(", "get_last_insn", "(", ")", ",", "REG_EQUAL", ",", "copy_rtx", "(", "src", ")", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_legitimize_move", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20630, "Length": 44, "Cover_Rate": 0.3188405797101449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "PackCount", ";", "i", "++", ")", "{", "Value", "*", "Shift", "=", "ConstantInt", "::", "get", "(", "Ret", "->", "getType", "(", ")", ",", "DL", ".", "getTypeSizeInBits", "(", "Val", "->", "getType", "(", ")", ")", "*", "i", ")", ";", "Value", "*", "ShiftVal", "=", "IRB", ".", "CreateShl", "(", "Ret", ",", "Shift", ")", ";", "Ret", "=", "IRB", ".", "CreateOr", "(", "Ret", ",", "ShiftVal", ")", ";"], "ground_truth": ["}"], "File": "JVMLowerMemoryIntrinsics", "Func": "PrepareValueForMemScalar", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20631, "Length": 68, "Cover_Rate": 0.3695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_s32", "(", "int32x2_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly16x4_t", ")", "__a", ";"], "File": "arm", "Func": "neon_vreinterpret_p16_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20632, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LastFunctionLabel", ")", "return", ";", "auto", "TempSym", "=", "getContext", "(", ")", ".", "createLinkerPrivateTempSymbol", "(", ")", ";", "getStreamer", "(", ")", ".", "EmitLabel", "(", "TempSym", ")", ";", "auto", "Start", "=", "MCSymbolRefExpr", "::", "create", "(", "LastFunctionLabel", ",", "getContext", "(", ")", ")", ";", "auto", "End", "=", "MCSymbolRefExpr", "::", "create", "(", "TempSym", ",", "getContext", "(", ")", ")", ";", "auto", "Expr", "=", "MCBinaryExpr", "::", "create", "(", "MCBinaryExpr", "::", "Sub", ",", "End", ",", "Start", ",", "getContext", "(", ")", ")", ";", "getStreamer", "(", ")", ".", "emitELFSize", "(", "LastFunctionLabel", ",", "Expr", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyAsmParser18", "Func": "onEndOfFunction", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20633, "Length": 87, "Cover_Rate": 0.9456521739130435, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";"], "ground_truth": ["if", "(", "Flag", ".", "getNode", "(", ")", ")", "{"], "File": "CAHPISelLowering", "Func": "LowerReturn", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20634, "Length": 128, "Cover_Rate": 0.5039370078740157, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "static", "CondCode", "getInvertedCondCode", "(", "CondCode", "Code", ")", "{", "switch", "(", "Code", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "EQ", ":", "return", "NE", ";", "case", "NE", ":", "return", "EQ", ";", "case", "HS", ":", "return", "LO", ";", "case", "LO", ":", "return", "HS", ";", "case", "MI", ":", "return", "PL", ";", "case", "PL", ":", "return", "MI", ";", "case", "VS", ":", "return", "VC", ";", "case", "VC", ":", "return", "VS", ";"], "ground_truth": ["case", "HI", ":", "return", "LS", ";"], "File": "ARM64BaseInfo1", "Func": "getInvertedCondCode", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20635, "Length": 75, "Cover_Rate": 0.7009345794392523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "EVT", "VT", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Op", ")", "->", "getMemoryVT", "(", ")", ";", "unsigned", "MemBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "Known", ".", "Zero", "|=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "MemBits", ")", ";", "return", ";", "}", "}", "}", "case", "<STR_LIT>", ":", "{", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CI", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "APInt", "&", "Mask", "=", "CI", "->", "getAPIntValue", "(", ")", ";", "Known", ".", "Zero", "&=", "Mask", ";", "Known", ".", "One", "&=", "Mask", ";", "return", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "SDValue", "&", "SrcSV", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VecVT", "=", "SrcSV", ".", "getValueType", "(", ")", ";", "assert", "(", "VecVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "unsigned", "NumSrcElts", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "ConstantSDNode", "*", "Pos", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", ";", "assert", "(", "Pos", "->", "getAPIntValue", "(", ")", ".", "ult", "(", "NumSrcElts", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "Pos", "->", "getZExtValue", "(", ")", ";", "APInt", "DemandedElt", "=", "APInt", "::", "getOneBitSet", "(", "NumSrcElts", ",", "Idx", ")", ";", "Known", "=", "DAG", ".", "computeKnownBits", "(", "SrcSV", ",", "DemandedElt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "unsigned", "DstSz", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "unsigned", "SrcSz", "=", "VecVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "(", "void", ")", "SrcSz", ";", "assert", "(", "SrcSz", "==", "Known", ".", "getBitWidth", "(", ")", ")", ";", "assert", "(", "DstSz", ">", "SrcSz", ")", ";", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "Known", "=", "Known", ".", "sext", "(", "DstSz", ")", ";", "else", "{", "Known", "=", "Known", ".", "zext", "(", "DstSz", ",", "true", ")", ";", "}"], "ground_truth": ["assert", "(", "DstSz", "==", "Known", ".", "getBitWidth", "(", ")", ")", ";"], "File": "ARMISelLowering (2)6", "Func": "computeKnownBitsForTargetNode", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20636, "Length": 338, "Cover_Rate": 0.5373608903020668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";"], "ground_truth": ["auto", "IsHazardFn", "=", "[", "IsHazardDef", ",", "TRI", ",", "Reg", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{"], "File": "GCNHazardRecognizer (2)", "Func": "getWaitStatesSinceDef", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20637, "Length": 28, "Cover_Rate": 0.4057971014492754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "{", "const", "char", "*", "Prefix", "=", "<STR_LIT>", ";", "Name", ".", "insert", "(", "Name", ".", "begin", "(", ")", ",", "Prefix", ",", "Prefix", "+", "strlen", "(", "Prefix", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "AsmPrinter", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", "==", "<NUM_LIT>", ")", "{", "assert", "(", "MO", ".", "isGlobal", "(", ")", "&&", "<STR_LIT>", ")", ";", "StubSym", "=", "AsmPrinter", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "}", "return", "Sym", ";", "}", "case", "<STR_LIT>", ":", "{", "Name", "+=", "<STR_LIT>", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "GetOrCreateSymbol", "(", "Name", ".", "str", "(", ")", ")", ";", "MCSymbol", "*", "&", "StubSym", "=", "getMachOMMI", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ")", "return", "Sym", ";", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "{", "StubSym", "=", "AsmPrinter", ".", "GetGlobalValueSymbol", "(", "MO", ".", "getGlobal", "(", ")", ")", ";", "}", "else", "{"], "ground_truth": ["Name", ".", "erase", "(", "Name", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "Name", ".", "end", "(", ")", ")", ";"], "File": "X86MCInstLower74", "Func": "GetSymbolFromOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20638, "Length": 271, "Cover_Rate": 0.5191570881226054, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDX", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "WorkItemIDZ", "=", "true", ";", "}", "const", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "MaySpill", "=", "ST", ".", "isVGPRSpillingEnabled", "(", "F", ")", ";", "bool", "HasStackObjects", "=", "FrameInfo", ".", "hasStackObjects", "(", ")", ";", "if", "(", "isEntryFunction", "(", ")", ")", "{", "if", "(", "WorkItemIDZ", ")", "WorkItemIDY", "=", "true", ";", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "{", "PrivateSegmentWaveByteOffset", "=", "true", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "GFX9", "&&", "(", "CC", "==", "CallingConv", "::", "<ISA_LIT>_HS", "||", "CC", "==", "CallingConv", "::", "<ISA_LIT>_GS", ")", ")", "ArgInfo", ".", "PrivateSegmentWaveByteOffset", "=", "ArgDescriptor", "::", "createRegister", "(", "<STR_LIT>", ")", ";", "}", "}", "bool", "isAmdHsaOrMesa", "=", "ST", ".", "isAmdHsaOrMesa", "(", "F", ")", ";", "if", "(", "isAmdHsaOrMesa", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "PrivateSegmentBuffer", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchPtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "QueuePtr", "=", "true", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "DispatchID", "=", "true", ";", "}", "else", "if", "(", "ST", ".", "isMesaGfxShader", "(", "F", ")", ")", "{", "if", "(", "HasStackObjects", "||", "MaySpill", ")", "ImplicitBufferPtr", "=", "true", ";", "}", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "KernargSegmentPtr", "=", "true", ";", "if", "(", "ST", ".", "hasFlatAddressSpace", "(", ")", "&&", "isEntryFunction", "(", ")", "&&", "isAmdHsaOrMesa", ")", "{", "if", "(", "HasStackObjects", "||", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "FlatScratchInit", "=", "true", ";"], "ground_truth": ["}"], "File": "SIMachineFunctionInfo72", "Func": "SIMachineFunctionInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20639, "Length": 266, "Cover_Rate": 0.3575268817204301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCAssignFn", "*", "RetCC", "=", "RetCC_<ISA_LIT>", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC", ")", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "&&", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "BCvt", ")", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "unsigned", "DestReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "->", "contains", "(", "DestReg", ")", ")", "return", "false", ";", "EVT", "RVEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "RV", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "RVEVT", ".", "isSimple", "(", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "RVEVT", ".", "isVector", "(", ")", ")", "return", "false", ";"], "File": "MipsFastISel10", "Func": "selectRet", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20640, "Length": 209, "Cover_Rate": 0.35665529010238906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Shift", "=", "lowerShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "if", "(", "SDValue", "Rotate", "=", "lowerShuffleAsBitRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "<STR_LIT>", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "return", "lowerV8I16GeneralSingleInputShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "}", "if", "(", "SDValue", "Blend", "=", "lowerShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "PSHUFB", "=", "lowerShuffleWithPSHUFB", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "PSHUFB", ";"], "ground_truth": ["return", "lowerShuffleWithPERMV", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ";"], "File": "X86ISelLowering130", "Func": "lowerV32I16Shuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20641, "Length": 192, "Cover_Rate": 0.5439093484419264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegNo", "=", "parseRegister", "(", ")", ";"], "ground_truth": ["EndLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"], "File": "AVRAsmParser1", "Func": "parseRegister", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20642, "Length": 18, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vabdq_m_u32", "(", "uint32x4_t", "__inactive", ",", "uint32x4_t", "__a", ",", "uint32x4_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vabdq_m_uv4si", "(", "__inactive", ",", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vabdq_m_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20643, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCPhysReg", "*", "<ISA_LIT>RegisterInfo", "::", "getCallerSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CallerSavedRegsV4", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ";", "switch", "(", "MF", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "get<ISA_LIT>ArchVersion", "(", ")", ")", "{", "case", "<ISA_LIT>Subtarget", "::", "V4", ":", "case", "<ISA_LIT>Subtarget", "::", "V5", ":", "case", "<ISA_LIT>Subtarget", "::", "V55", ":"], "ground_truth": ["case", "<ISA_LIT>Subtarget", "::", "V60", ":"], "File": "HexagonRegisterInfo5", "Func": "getCallerSavedRegs", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20644, "Length": 93, "Cover_Rate": 0.6888888888888889, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vmulxq_f64", "(", "__a", ",", "__aarch64_vdupq_laneq_f64", "(", "__v", ",", "__lane", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vmulxq_laneq_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20645, "Length": 14, "Cover_Rate": 0.5185185185185185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "matchVectorAddressRecursively", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "!", "matchVectorAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";", "if", "(", "!", "matchVectorAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "!", "matchVectorAddressRecursively", "(", "Handle", ".", "getValue", "(", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "AM", ",", "Depth", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "AM", "=", "Backup", ";"], "ground_truth": ["N", "=", "Handle", ".", "getValue", "(", ")", ";"], "File": "X86ISelDAGToDAG1", "Func": "matchVectorAddressRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20646, "Length": 106, "Cover_Rate": 0.41568627450980394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IID", "==", "<STR_LIT>", ")", "{", "HaveCall", "=", "true", ";", "copyFeaturesToFunction", "(", "F", ",", "*", "Callee", ",", "NeedQueuePtr", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "bool", "NonKernelOnly", "=", "false", ";", "if", "(", "!", "IsFunc", "&&", "IID", "==", "<STR_LIT>", ")", "{", "F", ".", "addFnAttr", "(", "<STR_LIT>", ")", ";", "}", "else", "{", "StringRef", "AttrName", "=", "intrinsicToAttrName", "(", "IID", ",", "NonKernelOnly", ",", "NeedQueuePtr", ")", ";", "if", "(", "!", "AttrName", ".", "empty", "(", ")", "&&", "(", "IsFunc", "||", "!", "NonKernelOnly", ")", ")", "{", "F", ".", "addFnAttr", "(", "AttrName", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "}", "if", "(", "NeedQueuePtr", "||", "(", "!", "IsFunc", "&&", "HasApertureRegs", ")", ")", "continue", ";", "if", "(", "const", "AddrSpaceCastInst", "*", "ASC", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "&", "I", ")", ")", "{", "if", "(", "!", "HasApertureRegs", "&&", "castRequiresQueuePtr", "(", "ASC", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "continue", ";", "}", "}", "for", "(", "const", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "const", "auto", "*", "OpC", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "OpC", ")", "continue", ";", "if", "(", "visitConstantExprsRecursively", "(", "OpC", ",", "ConstantExprVisited", ",", "IsFunc", ",", "HasApertureRegs", ")", ")", "{", "NeedQueuePtr", "=", "true", ";", "break", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateKernelFeatures5", "Func": "addFeatureAttributes", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20647, "Length": 201, "Cover_Rate": 0.49385749385749383, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "decl", "=", "build_decl", "(", "input_location", ",", "TYPE_DECL", ",", "id", ",", "vectype", ")", ";", "decl", "=", "lang_hooks", ".", "decls", ".", "pushdecl", "(", "decl", ")", ";"], "ground_truth": ["if", "(", "decl", "&&", "TREE_CODE", "(", "decl", ")", "==", "TYPE_DECL", "&&", "TYPE_MAIN_VARIANT", "(", "TREE_TYPE", "(", "decl", ")", ")", "==", "vectype", ")", "vectype", "=", "TREE_TYPE", "(", "decl", ")", ";"], "File": "aarch64-sve-builtins", "Func": "register_vector_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20648, "Length": 53, "Cover_Rate": 0.5698924731182796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "detectLuiAddiGlobal", "(", "HiLUI", ",", "LoADDI", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "LoADDI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getGlobal", "(", ")", "<<", "<STR_LIT>", ")", ";", "detectAndFoldOffset", "(", "HiLUI", ",", "*", "LoADDI", ")", ";", "}", "}"], "ground_truth": ["for", "(", "auto", "*", "MI", ":", "DeadInstrs", ")", "MI", "->", "eraseFromParent", "(", ")", ";"], "File": "RISCVMergeBaseOffset", "Func": "runOnMachineFunction", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20649, "Length": 59, "Cover_Rate": 0.4125874125874126, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "AFI", "->", "setStackSizeSVE", "(", "alignTo", "(", "SVEStackSize", ",", "<NUM_LIT>", ")", ")", ";", "AFI", "->", "setMinMaxSVECSFrameIndex", "(", "MinCSFrameIndex", ",", "MaxCSFrameIndex", ")", ";", "if", "(", "!", "MF", ".", "hasEHFunclets", "(", ")", ")", "return", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "WinEHFuncInfo", "&", "EHInfo", "=", "*", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "auto", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ")", "++", "MBBI", ";", "int64_t", "FixedObject", "=", "getFixedObjectSize", "(", "MF", ",", "AFI", ",", "true", ",", "false", ")", ";", "int", "UnwindHelpFI", "=", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "FixedObject", ",", "false", ")", ";", "EHInfo", ".", "UnwindHelpFrameIdx", "=", "UnwindHelpFI", ";", "DebugLoc", "DL", ";", "RS", "->", "enterBasicBlockEnd", "(", "MBB", ")", ";", "RS", "->", "backward", "(", "std", "::", "prev", "(", "MBBI", ")", ")", ";", "unsigned", "DstReg", "=", "RS", "->", "FindUnusedReg", "(", "&", "<STR_LIT>", ")", ";", "assert", "(", "DstReg", "&&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DstReg", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addFrameIndex", "(", "UnwindHelpFI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "processFunctionBeforeFrameFinalized", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20650, "Length": 249, "Cover_Rate": 0.8032258064516129, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeI64RegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "IntRegDecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "SparcDisassembler (2)1", "Func": "DecodeI64RegsRegisterClass", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20651, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "isUInt", "<", "N", ">", "(", "Imm", ")", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend64", "<", "N", ">", "(", "Imm", "<<", "<NUM_LIT>", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ECLairDisassembler", "Func": "decodeSImmOperandAndLsl1", "Target": "ECLair", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20652, "Length": 39, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetAsmStreamer", "::", "emitCCBottomFunction", "(", "StringRef", "Name", ")", "{", "OS", "<<", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "XtensaMCTargetDesc1", "Func": "emitCCBottomFunction", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20653, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "HOST_BITS_PER_WIDE_INT", ">=", "<NUM_LIT>", ")", "{", "i0", "=", "CONST_DOUBLE_LOW", "(", "x", ")", ";", "i1", "=", "-", "(", "i0", "<", "<NUM_LIT>", ")", ";", "}", "else", "{", "i0", "=", "CONST_DOUBLE_LOW", "(", "x", ")", ";", "i1", "=", "CONST_DOUBLE_HIGH", "(", "x", ")", ";", "}"], "ground_truth": ["*", "p0", "=", "i0", ";"], "File": "alpha4", "Func": "alpha_extract_integer", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20654, "Length": 48, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "flags", "(", ")", "const", "{", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86GNUInfo", "Func": "flags", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20655, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "FPS", "::", "handleCall", "(", "MachineBasicBlock", "::", "iterator", "&", "I", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "unsigned", "STReturns", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "<STR_LIT>", "||", "Op", ".", "getReg", "(", ")", ">", "<STR_LIT>", ")", "continue", ";", "assert", "(", "Op", ".", "isImplicit", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "isDef", "(", ")", ")", "STReturns", "|=", "<NUM_LIT>", "<<", "getFPReg", "(", "Op", ")", ";", "MI", ".", "RemoveOperand", "(", "i", ")", ";", "--", "i", ";", "--", "e", ";", "}", "unsigned", "N", "=", "countTrailingOnes", "(", "STReturns", ")", ";"], "ground_truth": ["assert", "(", "STReturns", "==", "<NUM_LIT>", "||", "(", "isMask_32", "(", "STReturns", ")", "&&", "N", "<=", "<NUM_LIT>", ")", ")", ";"], "File": "X86FloatingPoint12", "Func": "handleCall", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20656, "Length": 153, "Cover_Rate": 0.8010471204188482, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "COP0RegClass", "->", "contains", "(", "SubReg", ")", ")", "ri_cprmask", "[", "<NUM_LIT>", "]", "|=", "Value", ";", "else", "if", "(", "FGR32RegClass", "->", "contains", "(", "SubReg", ")", "||", "FGR64RegClass", "->", "contains", "(", "SubReg", ")", "||", "AFGR64RegClass", "->", "contains", "(", "SubReg", ")", "||", "MSA128BRegClass", "->", "contains", "(", "SubReg", ")", ")", "ri_cprmask", "[", "<NUM_LIT>", "]", "|=", "Value", ";", "else", "if", "(", "COP2RegClass", "->", "contains", "(", "SubReg", ")", ")", "ri_cprmask", "[", "<NUM_LIT>", "]", "|=", "Value", ";"], "ground_truth": ["else", "if", "(", "COP3RegClass", "->", "contains", "(", "SubReg", ")", ")", "ri_cprmask", "[", "<NUM_LIT>", "]", "|=", "Value", ";"], "File": "MipsOptionRecord", "Func": "SetPhysRegUsed", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20657, "Length": 89, "Cover_Rate": 0.5527950310559007, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p8_f16", "(", "float16x4_t", "__a", ")", "{", "return", "(", "poly8x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_p8_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20658, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_mm_set_pi8", "(", "char", "__b7", ",", "char", "__b6", ",", "char", "__b5", ",", "char", "__b4", ",", "char", "__b3", ",", "char", "__b2", ",", "char", "__b1", ",", "char", "__b0", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__builtin_ia32_vec_init_v8qi", "(", "__b0", ",", "__b1", ",", "__b2", ",", "__b3", ",", "__b4", ",", "__b5", ",", "__b6", ",", "__b7", ")", ";"], "File": "mmintrin5", "Func": "_mm_set_pi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20659, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "compareMbbNumbers", "(", "const", "MachineBasicBlock", "*", "LHS", ",", "const", "MachineBasicBlock", "*", "RHS", ")", "{"], "ground_truth": ["return", "LHS", "->", "getNumber", "(", ")", "<", "RHS", "->", "getNumber", "(", ")", ";"], "File": "CSKYConstantIslandPass", "Func": "compareMbbNumbers", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20660, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>RegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "bool", "LP64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "const", "TargetRegisterClass", "*", "G8RC", "=", "&", "<STR_LIT>", ";", "const", "TargetRegisterClass", "*", "GPRC", "=", "&", "<STR_LIT>", ";"], "ground_truth": ["unsigned", "Reg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "LP64", "?", "G8RC", ":", "GPRC", ")", ";"], "File": "PPCRegisterInfo1", "Func": "lowerCRSpilling", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20661, "Length": 112, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Cond", "=", "Term", "->", "getCondition", "(", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Term", ")", ";", "Cond", "=", "Builder", ".", "CreateNot", "(", "Cond", ")", ";"], "ground_truth": ["Term", "->", "setCondition", "(", "Cond", ")", ";"], "File": "TVMLoopPrepare", "Func": "canonicalizeTerminator", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20662, "Length": 34, "Cover_Rate": 0.3953488372093023, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op2", ".", "isReg", "(", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op1", ".", "getReg", "(", ")", ")", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op2", ".", "getReg", "(", ")", ")", ")", "{", "MachineInstr", "*", "Op1Def", "=", "MRI", "->", "getVRegDef", "(", "Op1", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "Op2Def", "=", "MRI", "->", "getVRegDef", "(", "Op2", ".", "getReg", "(", ")", ")", ";", "if", "(", "TII", "->", "produceSameValue", "(", "*", "Op1Def", ",", "*", "Op2Def", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "*", "Op1Def", "<<", "<STR_LIT>", "<<", "*", "Op2Def", "<<", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCBranchCoalescing", "Func": "identicalOperands", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20663, "Length": 142, "Cover_Rate": 0.445141065830721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "<NUM_LIT>", "||", "Bits", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo49", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20664, "Length": 106, "Cover_Rate": 0.47533632286995514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "Op1Zero", ",", "Op1One", ";", "DAG", ".", "ComputeMaskedBits", "(", "Op0", ",", "Op0Zero", ",", "Op0One", ",", "Depth", ")", ";", "DAG", ".", "ComputeMaskedBits", "(", "Op1", ",", "Op1Zero", ",", "Op1One", ",", "Depth", ")", ";", "KnownZero", "=", "Op0Zero", "&", "Op1Zero", ";", "KnownOne", "=", "Op0One", "&", "Op1One", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering68", "Func": "computeMaskedBitsForMinMax", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20665, "Length": 44, "Cover_Rate": 0.5641025641025641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__vector", "__bool", "char", "__select", "=", "vec_cmplt", "(", "(", "__v16qi", ")", "__D", ",", "__zero", ")", ";", "__C", "=", "vec_perm", "(", "(", "__v16qi", ")", "__C", ",", "(", "__v16qi", ")", "__C", ",", "(", "__v16qu", ")", "__D", ")", ";", "__C", "=", "vec_sel", "(", "__C", ",", "__zero", ",", "__select", ")", ";", "return", "(", "__m64", ")", "(", "(", "__v2du", ")", "(", "__C", ")", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "tmmintrin", "Func": "_mm_shuffle_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20666, "Length": 63, "Cover_Rate": 0.5121951219512195, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "NewMBB", "=", "llvm", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "WaterBB", ")", ")", ";", "}", "else", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "CreateNewWater", "(", "CPUserIndex", ",", "UserOffset", ",", "NewMBB", ")", ";", "MachineBasicBlock", "*", "WaterBB", "=", "prior", "(", "MachineFunction", "::", "iterator", "(", "NewMBB", ")", ")", ";", "IP", "=", "std", "::", "find", "(", "WaterList", ".", "begin", "(", ")", ",", "WaterList", ".", "end", "(", ")", ",", "WaterBB", ")", ";", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "NewWaterList", ".", "erase", "(", "WaterBB", ")", ";", "NewWaterList", ".", "insert", "(", "NewIsland", ")", ";", "}", "if", "(", "IP", "!=", "WaterList", ".", "end", "(", ")", ")", "WaterList", ".", "erase", "(", "IP", ")", ";", "MF", ".", "insert", "(", "NewMBB", ",", "NewIsland", ")", ";", "UpdateForInsertedWaterBlock", "(", "NewIsland", ")", ";", "DecrementOldEntry", "(", "CPI", ",", "CPEMI", ")", ";", "U", ".", "HighWaterMark", "=", "NewIsland", ";", "U", ".", "CPEMI", "=", "BuildMI", "(", "NewIsland", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "ID", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addImm", "(", "Size", ")", ";"], "ground_truth": ["CPEntries", "[", "CPI", "]", ".", "push_back", "(", "CPEntry", "(", "U", ".", "CPEMI", ",", "ID", ",", "<NUM_LIT>", ")", ")", ";"], "File": "ARMConstantIslandPass17", "Func": "HandleConstantPoolUser", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20667, "Length": 194, "Cover_Rate": 0.3702290076335878, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "MBB", "=", "*", "WL", ".", "begin", "(", ")", ";", "WL", ".", "erase", "(", "WL", ".", "begin", "(", ")", ")", ";", "propagateDeadArea", "(", "WL", ",", "INs", ",", "*", "i", ",", "MBB", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MF", "->", "getFunction", "(", ")", "->", "getName", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "for", "(", "MBBUInt", "::", "const_iterator", "j", "(", "INs", ".", "begin", "(", ")", ")", ",", "je", "(", "INs", ".", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "j", "->", "first", "->", "getName", "(", ")", "<<", "<STR_LIT>", "<<", "j", "->", "first", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "j", "->", "second", "<<", "<STR_LIT>", ";", ")", ";", "TotalBlocks", "++", ";", "if", "(", "j", "->", "second", "==", "getBytesReserved", "(", "*", "i", ")", ")", "TotallyDeadBlocks", "++", ";", "else", "if", "(", "(", "j", "->", "second", "!=", "<NUM_LIT>", ")", "&&", "(", "j", "->", "second", "!=", "std", "::", "numeric_limits", "<", "unsigned", "int", ">", "::", "max", "(", ")", ")", ")", "{", "PartiallyDeadBlocks", "++", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "PatmosStackCacheAnalysis1", "Func": "propagateDeadArea", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20668, "Length": 182, "Cover_Rate": 0.5352941176470588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_mmask_i64gather_pd", "(", "__m256d", "__v1_old", ",", "__mmask8", "__mask", ",", "__m256i", "__index", ",", "void", "const", "*", "__addr", ",", "int", "__scale", ")", "{", "return", "(", "__m256d", ")", "__builtin_ia32_gather3div4df", "(", "(", "__v4df", ")", "__v1_old", ",", "__addr", ",", "(", "__v4di", ")", "__index", ",", "__mask", ",", "__scale", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm256_mmask_i64gather_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20669, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SystemZMCObjectWriter (2)", "Func": "createSystemZObjectWriter", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20670, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_pmuldq512_mask", "(", "(", "__v16si", ")", "__X", ",", "(", "__v16si", ")", "__Y", ",", "(", "__v8di", ")", "__W", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin", "Func": "_mm512_mask_mul_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20671, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "CountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "RegSaveFrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "isTargetWin64", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering114", "Func": "EmitVAStartSaveXMMRegsWithCustomInserter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20672, "Length": 132, "Cover_Rate": 0.3173076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "InstrOffs", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "NumBits", "=", "(", "FrameReg", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "Offset", "+=", "InstrOffs", "*", "Scale", ";", "assert", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MachineOperand", "&", "ImmOp", "=", "MI", ".", "getOperand", "(", "ImmIdx", ")", ";", "int", "ImmedOffset", "=", "Offset", "/", "Scale", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "{", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "unsigned", "NewOpc", "=", "convertToNonSPOpcode", "(", "Opcode", ")", ";", "if", "(", "NewOpc", "!=", "Opcode", "&&", "FrameReg", "!=", "<STR_LIT>", ")", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "NewOpc", ")", ")", ";", "return", "true", ";", "}", "NumBits", "=", "<NUM_LIT>", ";", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "ImmOp", ".", "ChangeToImmediate", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "ImmedOffset", "=", "ImmedOffset", "&", "Mask", ";", "ImmOp", ".", "ChangeToImmediate", "(", "ImmedOffset", ")", ";", "Offset", "&=", "~", "(", "Mask", "*", "Scale", ")", ";"], "ground_truth": ["}"], "File": "Thumb1RegisterInfo25", "Func": "rewriteFrameIndex", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20673, "Length": 209, "Cover_Rate": 0.5024038461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isImm1_8", "(", ")", "const", "{", "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["if", "(", "!", "MCE", ")", "return", "false", ";"], "File": "ARM64AsmParser", "Func": "isImm1_8", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20674, "Length": 39, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "C", "=", "LongjmpF", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ";", "IRBuilder", "<", ">", "IRB", "(", "C", ")", ";", "for", "(", "User", "*", "U", ":", "LongjmpF", "->", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "CI", "&&", "CI", "->", "getCalledFunction", "(", ")", "==", "LongjmpF", ")", "{", "IRB", ".", "SetInsertPoint", "(", "CI", ")", ";", "Value", "*", "Jmpbuf", "=", "IRB", ".", "CreatePtrToInt", "(", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "IRB", ".", "getInt32Ty", "(", ")", ",", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCall", "(", "EmLongjmpF", ",", "{", "Jmpbuf", ",", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", "}", ")", ";", "ToErase", ".", "push_back", "(", "CI", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyLowerEmscriptenEHSjLj1", "Func": "replaceLongjmpWithEmscriptenLongjmp", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20675, "Length": 117, "Cover_Rate": 0.5969387755102041, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Type", "*", "VecWidth", "=", "VecInst", "->", "getType", "(", ")", ";", "(", "void", ")", "VecWidth", ";", "assert", "(", "VecWidth", "->", "isVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "VecWidth", ")", ">=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "*", "NumSubVectors", "&&", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "{", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "++", "i", ")", "DecomposedVectors", ".", "push_back", "(", "cast", "<", "ShuffleVectorInst", ">", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Indices", "[", "i", "]", ",", "SubVecTy", "->", "getNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "VecInst", ")", ";", "Type", "*", "VecBaseTy", ",", "*", "VecBasePtrTy", ";", "Value", "*", "VecBasePtr", ";", "unsigned", "int", "NumLoads", "=", "NumSubVectors", ";"], "ground_truth": ["unsigned", "VecLength", "=", "DL", ".", "getTypeSizeInBits", "(", "VecWidth", ")", ";"], "File": "X86InterleavedAccess10", "Func": "decompose", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20676, "Length": 171, "Cover_Rate": 0.3895216400911162, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FLAGS_VALID_YES", ":", "case", "FLAGS_VALID_NOOV", ":", "flags_operand1", "=", "dest", ";", "flags_operand2", "=", "NULL_RTX", ";", "break", ";", "case", "FLAGS_VALID_MOVE", ":", "if", "(", "dest", "!=", "NULL_RTX", "&&", "!", "FP_REG_P", "(", "dest", ")", "&&", "(", "FP_REG_P", "(", "src", ")", "||", "GET_CODE", "(", "src", ")", "==", "FIX", "||", "FLOAT_MODE_P", "(", "GET_MODE", "(", "dest", ")", ")", ")", ")", "flags_operand1", "=", "flags_operand2", "=", "NULL_RTX", ";", "else", "{", "flags_operand1", "=", "dest", ";", "if", "(", "GET_MODE", "(", "src", ")", "!=", "VOIDmode", "&&", "!", "side_effects_p", "(", "src", ")", "&&", "!", "modified_in_p", "(", "src", ",", "insn", ")", ")", "flags_operand2", "=", "src", ";", "else", "flags_operand2", "=", "NULL_RTX", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "m68k", "Func": "m68k_asm_final_postscan_insn", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20677, "Length": 107, "Cover_Rate": 0.41796875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "ia64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "unsigned", "char", "perm", "[", "MAX_VECT_LEN", "]", ";", "unsigned", "int", "i", ",", "nelt", ",", "which", ";", "d", ".", "target", "=", "target", ";", "if", "(", "op0", ")", "{", "rtx", "nop0", "=", "force_reg", "(", "vmode", ",", "op0", ")", ";", "if", "(", "op0", "==", "op1", ")", "op1", "=", "nop0", ";", "op0", "=", "nop0", ";", "}", "if", "(", "op1", ")", "op1", "=", "force_reg", "(", "vmode", ",", "op1", ")", ";", "d", ".", "op0", "=", "op0", ";", "d", ".", "op1", "=", "op1", ";", "d", ".", "vmode", "=", "vmode", ";", "gcc_assert", "(", "VECTOR_MODE_P", "(", "d", ".", "vmode", ")", ")", ";", "d", ".", "nelt", "=", "nelt", "=", "GET_MODE_NUNITS", "(", "d", ".", "vmode", ")", ";", "d", ".", "testing_p", "=", "!", "target", ";", "gcc_assert", "(", "sel", ".", "length", "(", ")", "==", "nelt", ")", ";", "gcc_checking_assert", "(", "sizeof", "(", "d", ".", "perm", ")", "==", "sizeof", "(", "perm", ")", ")", ";", "for", "(", "i", "=", "which", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{", "unsigned", "int", "ei", "=", "sel", "[", "i", "]", "&", "(", "<NUM_LIT>", "*", "nelt", "-", "<NUM_LIT>", ")", ";", "which", "|=", "(", "ei", "<", "nelt", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "d", ".", "perm", "[", "i", "]", "=", "ei", ";", "perm", "[", "i", "]", "=", "ei", ";", "}", "switch", "(", "which", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "d", ".", "testing_p", "||", "!", "rtx_equal_p", "(", "d", ".", "op0", ",", "d", ".", "op1", ")", ")", "{", "d", ".", "one_operand_p", "=", "false", ";", "break", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "(", "d", ".", "perm", "[", "i", "]", ">=", "nelt", ")", "d", ".", "perm", "[", "i", "]", "-=", "nelt", ";"], "ground_truth": ["case", "<NUM_LIT>", ":"], "File": "ia64", "Func": "ia64_vectorize_vec_perm_const", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20678, "Length": 304, "Cover_Rate": 0.608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MONone", ";", "if", "(", "MCID", ".", "mayLoad", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOLoad", ";", "if", "(", "MCID", ".", "mayStore", "(", ")", ")", "Flags", "|=", "MachineMemOperand", "::", "MOStore", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ",", "Offset", ")", ",", "Flags", ",", "MFFrame", ".", "getObjectSize", "(", "FI", ")", ",", "MFFrame", ".", "getObjectAlign", "(", "FI", ")", ")", ";"], "File": "SystemZInstrBuilder13", "Func": "addFrameReference", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20679, "Length": 112, "Cover_Rate": 0.7088607594936709, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x2_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_s64_u16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20680, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "MCID", "=", "MII", ".", "get", "(", "Opc", ")", ";", "if", "(", "ForcedVEXEncoding", "==", "VEXEncoding_EVEX", "&&", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "Match_Unsupported", ";", "if", "(", "(", "ForcedVEXEncoding", "==", "VEXEncoding_VEX", "||", "ForcedVEXEncoding", "==", "VEXEncoding_VEX2", "||", "ForcedVEXEncoding", "==", "VEXEncoding_VEX3", ")", "&&", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "return", "Match_Unsupported", ";", "if", "(", "MCID", ".", "TSFlags", "&", "<STR_LIT>", "&&", "(", "ForcedVEXEncoding", "!=", "VEXEncoding_VEX", "&&", "ForcedVEXEncoding", "!=", "VEXEncoding_VEX2", "&&", "ForcedVEXEncoding", "!=", "VEXEncoding_VEX3", ")", ")", "return", "Match_Unsupported", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "ForcedVEXEncoding", "!=", "VEXEncoding_EVEX", ")", "return", "Match_Unsupported", ";", "break", ";"], "ground_truth": ["}"], "File": "X86AsmParser118", "Func": "checkTargetMatchPredicate", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20681, "Length": 138, "Cover_Rate": 0.7076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "LHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RHS", "=", "AddrDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "LHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "LHS", ",", "*", "MRI", ")", ";", "auto", "RHSDef", "=", "getDefSrcRegIgnoringCopies", "(", "RHS", ",", "*", "MRI", ")", ";", "if", "(", "LHSDef", "&&", "RHSDef", "&&", "LHSDef", "->", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSGPR", "(", "RHSDef", "->", "Reg", ")", ")", "{", "int", "FI", "=", "LHSDef", "->", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "MachineInstr", "&", "I", "=", "*", "Root", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "BB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "SAddr", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "&", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SAddr", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addReg", "(", "RHSDef", "->", "Reg", ")", ";", "}", "}", "if", "(", "!", "isSGPR", "(", "SAddr", ")", ")", "return", "None", ";"], "ground_truth": ["return", "{", "{"], "File": "AMDGPUInstructionSelector36", "Func": "selectScratchSAddr", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20682, "Length": 184, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "MachineInstr", "*", "LoHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub0", ")", ".", "addOperand", "(", "SrcReg0Sub0", ")", ";", "MachineOperand", "SrcReg0Sub1", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", "AMDGPU", "::", "sub1", ",", "Src0SubRC", ")", ";", "unsigned", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "DestSubRC", ")", ";", "MachineInstr", "*", "HiHalf", "=", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "InstDesc", ",", "DestSub1", ")", ".", "addOperand", "(", "SrcReg0Sub1", ")", ";", "unsigned", "FullDestReg", "=", "MRI", ".", "createVirtualRegister", "(", "DestRC", ")", ";", "BuildMI", "(", "MBB", ",", "MII", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "REG_SEQUENCE", ")", ",", "FullDestReg", ")", ".", "addReg", "(", "DestSub0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "Dest", ".", "getReg", "(", ")", ",", "FullDestReg", ")", ";"], "File": "SIInstrInfo101", "Func": "splitScalar64BitUnaryOp", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20683, "Length": 149, "Cover_Rate": 0.4209039548022599, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "std", "::", "vector", "<", "unsigned", ">", "SortableVectorType", ";", "SortableVectorType", "VRs", ";", "for", "(", "RegisterOrdering", "::", "iterator", "I", "=", "RB", ".", "begin", "(", ")", ",", "E", "=", "RB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "VRs", ".", "push_back", "(", "I", "->", "first", ")", ";"], "ground_truth": ["std", "::", "sort", "(", "VRs", ".", "begin", "(", ")", ",", "VRs", ".", "end", "(", ")", ",", "LexCmp", ")", ";"], "File": "HexagonGenInsert (2)", "Func": "buildOrderingBT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20684, "Length": 68, "Cover_Rate": 0.4927536231884058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "WebAssemblyRegNumbering11", "Func": "getPassName", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20685, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "NORTHERN_ISLANDS", ")", "{", "addPass", "(", "createAMDGPUCFGStructurizerPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createR600ExpandSpecialInstrsPass", "(", "*", "TM", ")", ",", "false", ")", ";", "addPass", "(", "&", "FinalizeMachineBundlesID", ",", "false", ")", ";"], "ground_truth": ["addPass", "(", "createR600Packetizer", "(", "*", "TM", ")", ",", "false", ")", ";"], "File": "AMDGPUTargetMachine35", "Func": "addPreEmitPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20686, "Length": 66, "Cover_Rate": 0.66, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumInstrs", ")", "const", "{", "return", "NumInstrs", "&&", "NumInstrs", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMBaseInstrInfo22", "Func": "isProfitableToDupForIfCvt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20687, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ggc_alloc_cleared", "(", "sizeof", "(", "struct", "machine_function", ")", ")", ";"], "ground_truth": ["}"], "File": "s3903", "Func": "s390_init_machine_status", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20688, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "Tile64InstrInfo", "Func": "GetOppositeBranchOpcode", "Target": "Tile64", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20689, "Length": 60, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineMemOperand", "*", "MMO", "=", "GetMemOperand", "(", "MBB", ",", "FI", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", ";", "assert", "(", "Opc", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Offset", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "MipsSEInstrInfo25", "Func": "loadRegFromStack", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20690, "Length": 99, "Cover_Rate": 0.5892857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "TheReg", "=", "<STR_LIT>", "(", "SYSm", ")", ";", "if", "(", "TheReg", "&&", "TheReg", "->", "isInRequiredFeatures", "(", "{", "<STR_LIT>", "}", ")", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "SYSm", "&=", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "&&", "FeatureBits", "[", "<STR_LIT>", "]", ")", "{", "auto", "TheReg", "=", "<STR_LIT>", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "}", "auto", "TheReg", "=", "<STR_LIT>", "(", "SYSm", ")", ";", "if", "(", "TheReg", ")", "{", "O", "<<", "TheReg", "->", "Name", ";", "return", ";", "}", "O", "<<", "SYSm", ";", "return", ";", "}", "unsigned", "SpecRegRBit", "=", "Op", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "Op", ".", "getImm", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "!", "SpecRegRBit", "&&", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "<NUM_LIT>", ")", ")", "{", "O", "<<", "<STR_LIT>", ";", "switch", "(", "Mask", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printMSRMaskOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20691, "Length": 158, "Cover_Rate": 0.4450704225352113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "MachineOperand", "::", "MO_Register", ":", "if", "(", "Subtarget", "->", "useIndirectThunkCalls", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "<STR_LIT>", ")", ";", "CallTargetMCOp", "=", "MCOperand", "::", "createReg", "(", "CallTarget", ".", "getReg", "(", ")", ")", ";", "CallOpcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "}", "MCInst", "CallInst", ";", "CallInst", ".", "setOpcode", "(", "CallOpcode", ")", ";", "CallInst", ".", "addOperand", "(", "CallTargetMCOp", ")", ";", "OutStreamer", "->", "emitInstruction", "(", "CallInst", ",", "getSubtargetInfo", "(", ")", ")", ";", "}"], "ground_truth": ["auto", "&", "Ctx", "=", "OutStreamer", "->", "getContext", "(", ")", ";"], "File": "X86MCInstLower115", "Func": "LowerSTATEPOINT", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20692, "Length": 89, "Cover_Rate": 0.322463768115942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpret_p16_p8", "(", "poly8x8_t", "__a", ")", "{", "return", "(", "poly16x4_t", ")", "__builtin_neon_vreinterpretv4hiv8qi", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon4_vreinterpret_p16_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20693, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "LoSrc", ",", "HiSrc", ";", "return", "(", "isElementRotate", "(", "LoSrc", ",", "HiSrc", ",", "M", ")", ">", "<NUM_LIT>", ")", "||", "isInterleaveShuffle", "(", "M", ",", "SVT", ",", "SwapSources", ",", "Subtarget", ")", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering3", "Func": "isShuffleMaskLegal", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20694, "Length": 31, "Cover_Rate": 0.3522727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "'M'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'N'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'O'", ":", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "case", "'e'", ":", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "ConstantInt", "::", "isValueValidForType", "(", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "C", "->", "getSExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "return", ";", "}", "case", "'Z'", ":", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "if", "(", "ConstantInt", "::", "isValueValidForType", "(", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "C", "->", "getZExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "}", "case", "'i'", ":", "{", "if", "(", "ConstantSDNode", "*", "CST", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CST", "->", "getSExtValue", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "Subtarget", ".", "isPICStyleGOT", "(", ")", "||", "Subtarget", ".", "isPICStyleStubPIC", "(", ")", ")", "return", ";"], "ground_truth": ["GlobalAddressSDNode", "*", "GA", "=", "nullptr", ";"], "File": "X86ISelLowering (2)8", "Func": "LowerAsmOperandForConstraint", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20695, "Length": 389, "Cover_Rate": 0.4077568134171908, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetStreamer", "::", "<ISA_LIT>TargetStreamer", "(", "MCStreamer", "&", "S", ")", ":", "MCTargetStreamer", "(", "S", ")", "{"], "ground_truth": ["}"], "File": "MOSTargetStreamer", "Func": "MOSTargetStreamer", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20696, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "RHSC", "=", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "<NUM_LIT>", ")", "||", "(", "VT", "==", "<STR_LIT>", "&&", "RHSC", "!=", "<NUM_LIT>", ")", ")", "return", "false", ";", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "VT", ")", ";", "AM", "=", "<STR_LIT>", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "MSP430ISelLowering1", "Func": "getPostIndexedAddressParts", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20697, "Length": 98, "Cover_Rate": 0.5077720207253886, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TII", "->", "isVector", "(", "*", "MI", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "!", "TII", "->", "isALUInstr", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", "true", ";"], "File": "R600Packetizer14", "Func": "isSoloInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20698, "Length": 30, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "BTI", "=", "<NUM_LIT>", ",", "BTE", "=", "BI", "->", "NumTerminators", ";", "BTI", "!=", "BTE", ";", "++", "BTI", ")", "{", "assert", "(", "Position", ".", "Address", "<=", "TI", "->", "Address", "&&", "<STR_LIT>", ")", ";", "if", "(", "mustRelaxBranch", "(", "*", "TI", ",", "Position", ".", "Address", ")", ")", "relaxBranch", "(", "*", "TI", ")", ";", "skipTerminator", "(", "Position", ",", "*", "TI", ",", "false", ")", ";", "++", "TI", ";", "}", "}"], "ground_truth": ["}"], "File": "SystemZLongBranch4", "Func": "relaxBranches", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20699, "Length": 68, "Cover_Rate": 0.48226950354609927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ")", ";", "}", ";", "auto", "CanBeUsedForAllClasses", "=", "[", "&", "RequiredClasses", ",", "TRI", "]", "(", "MCPhysReg", "PR", ")", "{", "return", "all_of", "(", "RequiredClasses", ",", "[", "PR", ",", "TRI", "]", "(", "const", "TargetRegisterClass", "*", "C", ")", "{", "return", "any_of", "(", "TRI", "->", "sub_and_superregs_inclusive", "(", "PR", ")", ",", "[", "C", ",", "TRI", "]", "(", "MCPhysReg", "SubOrSuper", ")", "{", "return", "C", "==", "TRI", "->", "getMinimalPhysRegClass", "(", "SubOrSuper", ")", ";", "}", ")", ";", "}", ")", ";", "}", ";", "auto", "*", "RegClass", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "for", "(", "const", "MCPhysReg", "&", "PR", ":", "*", "RegClass", ")", "{", "if", "(", "DefinedInBB", ".", "available", "(", "PR", ")", "&&", "UsedInBetween", ".", "available", "(", "PR", ")", "&&", "!", "RegInfo", ".", "isReserved", "(", "PR", ")", "&&", "!", "AnySubOrSuperRegCalleePreserved", "(", "PR", ")", "&&", "CanBeUsedForAllClasses", "(", "PR", ")", ")", "{", "DefinedInBB", ".", "addReg", "(", "PR", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "printReg", "(", "PR", ",", "TRI", ")", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "{", "PR", "}", ";"], "File": "AArch64LoadStoreOptimizer (2)1", "Func": "tryToFindRegisterToRename", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20700, "Length": 162, "Cover_Rate": 0.5785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FnProperties", "adjustToCaller", "(", "const", "FnProperties", "&", "CallerProps", ")", "const", "{"], "ground_truth": ["FnProperties", "New", "(", "(", "Features", "&", "~", "TargetFeatures", ")", "|", "CallerProps", ".", "Features", ")", ";"], "File": "AMDGPUPropagateAttributes", "Func": "adjustToCaller", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20701, "Length": 25, "Cover_Rate": 0.43859649122807015, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";", "int", "WidenedMask", "[", "<NUM_LIT>", "]", "=", "{", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ",", "std", "::", "max", "(", "Mask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "*", "<NUM_LIT>", "+", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "<STR_LIT>", ",", "V1", ",", "getV4<ISA_LIT>ShuffleImm8ForMask", "(", "WidenedMask", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "isShuffleEquivalent", "(", "Mask", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ")", ";", "if", "(", "Subtarget", "->", "hasSSE41", "(", ")", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "Blend", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V1", ")", ";"], "ground_truth": ["V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "V2", ")", ";"], "File": "X86ISelLowering188", "Func": "lowerV2I64VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20702, "Length": 242, "Cover_Rate": 0.580335731414868, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getName", "(", ")", "const", "{", "return", "StringRef", "(", "reinterpret_cast", "<", "const", "char", "*", ">", "(", "this", ")", "+", "sizeof", "(", "*", "this", ")", ",", "namesz", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "getName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20703, "Length": 29, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "fill", "(", "LiveRegs", ",", "LiveRegs", "+", "NumRegs", ",", "(", "DomainValue", "*", ")", "<NUM_LIT>", ")", ";", "}", "if", "(", "LiveRegs", "[", "rx", "]", "==", "dv", ")", "return", ";", "if", "(", "LiveRegs", "[", "rx", "]", ")", "{"], "ground_truth": ["assert", "(", "LiveRegs", "[", "rx", "]", "->", "Refs", "&&", "<STR_LIT>", ")", ";"], "File": "SSEDomainFix", "Func": "SetLiveReg", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20704, "Length": 49, "Cover_Rate": 0.3858267716535433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_abs_pi8", "(", "__m64", "__A", ")", "{", "__v16qi", "__B", "=", "(", "__v16qi", ")", "(", "__v2du", ")", "{", "__A", ",", "__A", "}", ";", "return", "(", "__m64", ")", "(", "(", "__v2du", ")", "vec_abs", "(", "__B", ")", ")", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["}"], "File": "tmmintrin", "Func": "_mm_abs_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20705, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "int", "LastOpcode", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "int", "SecLastOpcode", "=", "SecondLastInst", "?", "SecondLastInst", "->", "getOpcode", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "LastOpcode", "==", "<STR_LIT>", "&&", "!", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "if", "(", "SecLastOpcode", "==", "<STR_LIT>", "&&", "!", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "bool", "LastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "LastOpcode", ")", ";", "bool", "LastOpcodeHasNVJump", "=", "isNewValueJump", "(", "*", "LastInst", ")", ";", "if", "(", "LastOpcodeHasJMP_c", "&&", "!", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "if", "(", "LastInst", "&&", "!", "SecondLastInst", ")", "{", "if", "(", "LastOpcode", "==", "<STR_LIT>", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isEndLoopN", "(", "LastOpcode", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LastOpcodeHasJMP_c", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "LastOpcodeHasNVJump", "&&", "(", "LastInst", "->", "getNumExplicitOperands", "(", ")", "==", "<NUM_LIT>", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "LastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Cond", ".", "push_back", "(", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "MBB", ".", "getNumber", "(", ")", "<<", "<STR_LIT>", ";", ")", ";", "return", "true", ";", "}", "bool", "SecLastOpcodeHasJMP_c", "=", "PredOpcodeHasJMP_c", "(", "SecLastOpcode", ")", ";", "bool", "SecLastOpcodeHasNVJump", "=", "isNewValueJump", "(", "*", "SecondLastInst", ")", ";", "if", "(", "SecLastOpcodeHasJMP_c", "&&", "(", "LastOpcode", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "!", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", ")", "return", "true", ";", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "SecondLastInst", "->", "getOpcode", "(", ")", ")", ")", ";", "Cond", ".", "push_back", "(", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "HexagonInstrInfo3", "Func": "analyzeBranch", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20706, "Length": 433, "Cover_Rate": 0.43959390862944164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "generateImmOutOfRangeError", "(", "OperandVector", "&", "Operands", ",", "uint64_t", "ErrorInfo", ",", "int64_t", "Lower", ",", "int64_t", "Upper", ",", "Twine", "Msg", "=", "<STR_LIT>", ")", "{"], "ground_truth": ["SMLoc", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";"], "File": "LoongArchAsmParser", "Func": "generateImmOutOfRangeError", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20707, "Length": 43, "Cover_Rate": 0.6323529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "FK_PCRel_4", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "Is64Bit", "?", "COFF", "::", "IMAGE_REL_AMD64_REL32", ":", "COFF", "::", "IMAGE_REL_I386_REL32", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_COFF_IMGREL32", ")", "return", "Is64Bit", "?", "COFF", "::", "IMAGE_REL_AMD64_ADDR32NB", ":", "COFF", "::", "IMAGE_REL_I386_DIR32NB", ";", "return", "Is64Bit", "?", "COFF", "::", "IMAGE_REL_AMD64_ADDR32", ":", "COFF", "::", "IMAGE_REL_I386_DIR32", ";", "case", "FK_Data_8", ":", "if", "(", "Is64Bit", ")", "return", "COFF", "::", "IMAGE_REL_AMD64_ADDR64", ";", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "FK_SecRel_4", ":", "return", "Is64Bit", "?", "COFF", "::", "IMAGE_REL_AMD64_SECREL", ":", "COFF", "::", "IMAGE_REL_I386_SECREL", ";", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86WinCOFFObjectWriter5", "Func": "getRelocType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20708, "Length": 94, "Cover_Rate": 0.5696969696969697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "load_got_register", "(", ")", ";", "return", "global_offset_table_rtx", ";", "}"], "ground_truth": ["return", "copy_to_reg", "(", "sparc_got", "(", ")", ")", ";"], "File": "sparc4", "Func": "sparc_tls_got", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20709, "Length": 16, "Cover_Rate": 0.34782608695652173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "return", ";"], "ground_truth": ["}"], "File": "LoongArchAsmBackend", "Func": "applyFixup", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20710, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MO", ".", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "OpIdx", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo", "Func": "isLiteralConstant", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20711, "Length": 16, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opc", "=", "(", "VT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "false", ";", "}", "uint64_t", "Size", ";", "uint64_t", "Bits", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Bits", "=", "<NUM_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "Bits", "=", "<NUM_LIT>", ";", "Size", "=", "<NUM_LIT>", ";", "}", "else", "return", "false", ";", "SDValue", "ShiftAmt", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewShiftAmt", ";", "if", "(", "ShiftAmt", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "ShiftAmt", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "ShiftAmt", "=", "ShiftAmt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ShiftAmt", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "ShiftAmt", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "Add0", "=", "ShiftAmt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Add1", "=", "ShiftAmt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Add0Imm", ";", "uint64_t", "Add1Imm", ";", "if", "(", "isIntImmediate", "(", "Add1", ",", "Add1Imm", ")", "&&", "(", "Add1Imm", "%", "Size", "==", "<NUM_LIT>", ")", ")", "NewShiftAmt", "=", "Add0", ";", "else", "if", "(", "ShiftAmt", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isIntImmediate", "(", "Add0", ",", "Add0Imm", ")", "&&", "Add0Imm", "!=", "<NUM_LIT>", "&&", "(", "Add0Imm", "%", "Size", "==", "<NUM_LIT>", ")", ")", "{", "unsigned", "NegOpc", ";", "unsigned", "ZeroReg", ";", "EVT", "SubVT", "=", "ShiftAmt", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "SubVT", "==", "<STR_LIT>", ")", "{", "NegOpc", "=", "<STR_LIT>", ";", "ZeroReg", "=", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "SubVT", "==", "<STR_LIT>", ")", ";", "NegOpc", "=", "<STR_LIT>", ";", "ZeroReg", "=", "<STR_LIT>", ";", "}", "SDValue", "Zero", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "DL", ",", "ZeroReg", ",", "SubVT", ")", ";", "MachineSDNode", "*", "Neg", "=", "CurDAG", "->", "getMachineNode", "(", "NegOpc", ",", "DL", ",", "SubVT", ",", "Zero", ",", "Add1", ")", ";", "NewShiftAmt", "=", "SDValue", "(", "Neg", ",", "<NUM_LIT>", ")", ";", "}", "else", "return", "false", ";", "}", "else", "{", "uint64_t", "MaskImm", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "ShiftAmt", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "MaskImm", ")", "&&", "!", "isOpcWithIntImmediate", "(", "ShiftAmt", ".", "getNode", "(", ")", ",", "<STR_LIT>", ",", "MaskImm", ")", ")", "return", "false", ";", "if", "(", "countTrailingOnes", "(", "MaskImm", ")", "<", "Bits", ")", "return", "false", ";", "NewShiftAmt", "=", "ShiftAmt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "NewShiftAmt", "=", "narrowIfNeeded", "(", "CurDAG", ",", "NewShiftAmt", ")", ";", "else", "if", "(", "VT", "==", "<STR_LIT>", "&&", "NewShiftAmt", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "{", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "MachineSDNode", "*", "Ext", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "NewShiftAmt", ",", "SubReg", ")", ";", "NewShiftAmt", "=", "SDValue", "(", "Ext", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG1", "Func": "tryShiftAmountMod", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20712, "Length": 507, "Cover_Rate": 0.7788018433179723, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256", ")", "__builtin_ia32_broadcastf32x4_256_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v8sf", ")", "_mm256_undefined_pd", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin4", "Func": "_mm256_broadcast_f32x4", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20713, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "isReg", "(", ")", "||", "OpNo", "+", "<NUM_LIT>", "==", "MI", "->", "getNumOperands", "(", ")", "||", "!", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "true", ";", "++", "OpNo", ";", "break", ";", "}", "}"], "ground_truth": ["printOperand", "(", "MI", ",", "OpNo", ",", "O", ")", ";"], "File": "SPUAsmPrinter5", "Func": "PrintAsmOperand", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20714, "Length": 57, "Cover_Rate": 0.41304347826086957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "rtx_code", "test", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "rtx", "cc_reg", "=", "frv_emit_comparison", "(", "test", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "machine_mode", "cc_mode", "=", "GET_MODE", "(", "cc_reg", ")", ";", "label_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "test_rtx", "=", "gen_rtx_fmt_ee", "(", "test", ",", "cc_mode", ",", "cc_reg", ",", "const0_rtx", ")", ";"], "ground_truth": ["if_else", "=", "gen_rtx_IF_THEN_ELSE", "(", "cc_mode", ",", "test_rtx", ",", "label_ref", ",", "pc_rtx", ")", ";"], "File": "frv3", "Func": "frv_emit_cond_branch", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20715, "Length": 76, "Cover_Rate": 0.6909090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionCallee", "<ISA_LIT>LibCalls", "::", "getFunction", "(", "Module", "*", "M", ",", "const", "FuncInfo", "&", "fInfo", ")", "{", "return", "EnablePreLink", "?", "<ISA_LIT>LibFunc", "::", "getOrInsertFunction", "(", "M", ",", "fInfo", ")", ":", "<ISA_LIT>LibFunc", "::", "getFunction", "(", "M", ",", "fInfo", ")", ";"], "ground_truth": ["}"], "File": "AMDGPULibCalls", "Func": "getFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20716, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "aarch64_simd_builtin_std_type", "(", "machine_mode", "mode", ",", "enum", "aarch64_type_qualifiers", "q", ")", "{", "(", "(", "q", "==", "qualifier_none", ")", "?", "int", "##", "M", "##", "_type_node", ":", "unsigned_int", "##", "M", "##", "_type_node", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "return", "QUAL_TYPE", "(", "QI", ")", ";", "case", "E_HImode", ":", "return", "QUAL_TYPE", "(", "HI", ")", ";", "case", "E_SImode", ":", "return", "QUAL_TYPE", "(", "SI", ")", ";", "case", "E_DImode", ":", "return", "QUAL_TYPE", "(", "DI", ")", ";"], "ground_truth": ["case", "E_TImode", ":"], "File": "aarch64-builtins", "Func": "aarch64_simd_builtin_std_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20717, "Length": 76, "Cover_Rate": 0.5757575757575758, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Addr", ";", "SDValue", "Offset", ",", "Base", ";", "unsigned", "Opcode", ";", "<STR_LIT>", "SourceVT", "=", "N1", ".", "getNode", "(", ")", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ".", "SimpleTy", ";", "if", "(", "SelectDirectAddr", "(", "N2", ",", "Addr", ")", ")", "{", "switch", "(", "SourceVT", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N1", ",", "getI32Imm", "(", "isVolatile", ")", ",", "getI32Imm", "(", "codeAddrSpace", ")", ",", "getI32Imm", "(", "vecType", ")", ",", "getI32Imm", "(", "toType", ")", ",", "getI32Imm", "(", "toTypeWidth", ")", ",", "Addr", ",", "Chain", "}", ";", "<ISA_LIT>ST", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "SelectADDRsi64", "(", "N2", ".", "getNode", "(", ")", ",", "N2", ",", "Base", ",", "Offset", ")", ":", "SelectADDRsi", "(", "N2", ".", "getNode", "(", ")", ",", "N2", ",", "Base", ",", "Offset", ")", ")", "{", "switch", "(", "SourceVT", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "N1", ",", "getI32Imm", "(", "isVolatile", ")", ",", "getI32Imm", "(", "codeAddrSpace", ")", ",", "getI32Imm", "(", "vecType", ")", ",", "getI32Imm", "(", "toType", ")", ",", "getI32Imm", "(", "toTypeWidth", ")", ",", "Base", ",", "Offset", ",", "Chain", "}", ";", "<ISA_LIT>ST", "=", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ")", ";", "}", "else", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "?", "SelectADDRri64", "(", "N2", ".", "getNode", "(", ")", ",", "N2", ",", "Base", ",", "Offset", ")", ":", "SelectADDRri", "(", "N2", ".", "getNode", "(", ")", ",", "N2", ",", "Base", ",", "Offset", ")", ")", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "switch", "(", "SourceVT", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "nullptr", ";", "}", "}", "else", "{", "switch", "(", "SourceVT", ")", "{", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "NVPTXISelDAGToDAG17", "Func": "SelectStore", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20718, "Length": 508, "Cover_Rate": 0.41334418226200165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSrcIdx8", "(", ")", "const", "{", "return", "isMem8", "(", ")", "&&", "isSrcIdx", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Operand (2)", "Func": "isSrcIdx8", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20719, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrecpsq_f32", "(", "float32x4_t", "__a", ",", "float32x4_t", "__b", ")", "{", "return", "(", "float32x4_t", ")", "__builtin_neon_vrecpsv4sf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrecpsq_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20720, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "RegImmPair", "getRegImmPairPreventingCompression", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "isCompressibleLoad", "(", "MI", ")", "||", "isCompressibleStore", "(", "MI", ")", ")", "{", "const", "MachineOperand", "&", "MOImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MOImm", ".", "isImm", "(", ")", ")", "return", "RegImmPair", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "int64_t", "Offset", "=", "MOImm", ".", "getImm", "(", ")", ";", "int64_t", "NewBaseAdjust", "=", "getBaseAdjustForCompression", "(", "Offset", ",", "Opcode", ")", ";", "Register", "Base", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "Base", ")", ")", "{", "if", "(", "!", "compressibleSPOffset", "(", "Offset", ",", "Opcode", ")", "&&", "NewBaseAdjust", ")", "return", "RegImmPair", "(", "Base", ",", "NewBaseAdjust", ")", ";", "}", "else", "{", "Register", "SrcDest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "SrcDestCompressed", "=", "isCompressedReg", "(", "SrcDest", ")", ";", "bool", "BaseCompressed", "=", "isCompressedReg", "(", "Base", ")", ";", "if", "(", "(", "!", "BaseCompressed", "||", "NewBaseAdjust", ")", "&&", "SrcDestCompressed", ")", "return", "RegImmPair", "(", "Base", ",", "NewBaseAdjust", ")", ";"], "ground_truth": ["if", "(", "isCompressibleStore", "(", "MI", ")", ")", "{"], "File": "RISCVMakeCompressible", "Func": "getRegImmPairPreventingCompression", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20721, "Length": 185, "Cover_Rate": 0.8149779735682819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")", "const", "{"], "ground_truth": ["Value", "=", "adjustFixupValue", "(", "Fixup", ",", "Value", ",", "&", "Asm", ".", "getContext", "(", ")", ")", ";"], "File": "AMDGPUAsmBackend11", "Func": "applyFixup", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20722, "Length": 50, "Cover_Rate": 0.33112582781456956, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Flags", ".", "isSRet", "(", ")", ")", "return", "NotStructReturn", ";", "if", "(", "Flags", ".", "isInReg", "(", ")", ")", "return", "RegStructReturn", ";"], "ground_truth": ["return", "StackStructReturn", ";"], "File": "M680x0ISelLowering", "Func": "argsAreStructReturn", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20723, "Length": 26, "Cover_Rate": 0.3880597014925373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmBackend", "*", "llvm", "::", "create<ISA_LIT>AsmBackendEL32", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "if", "(", "Triple", "(", "TT", ")", ".", "isOSNaCl", "(", ")", ")", "return", "new", "NaCl<ISA_LIT>AsmBackend", "(", "T", ",", "false", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>AsmBackend", "(", "T", ",", "Triple", "(", "TT", ")", ".", "getOS", "(", ")", ",", "true", ",", "false", ")", ";"], "File": "MipsAsmBackend34", "Func": "createMipsAsmBackendEL32", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20724, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "memOpAlign", "(", "SrcAlign", ",", "DstAlign", ",", "AlignCheck", ")", ")", "return", "true", ";", "bool", "Fast", ";", "return", "allowsMisalignedMemoryAccesses", "(", "VT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "&", "Fast", ")", "&&", "Fast", ";", "}", ";", "if", "(", "CanUseNEON", "&&", "IsMemset", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "CanUseFP", "&&", "!", "IsSmallMemset", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "AlignmentIsAcceptable", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "AArch64ISelLowering114", "Func": "getOptimalMemOpType", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20725, "Length": 105, "Cover_Rate": 0.47297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "_mm_adds_pu8", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_m_paddusb", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20726, "Length": 9, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "THMTo<ISA_LIT>Stub", "::", "initSymValue", "(", ")", "const", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "THMToARMStub", "Func": "initSymValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20727, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DestReg", "=", "IsStoreXReg", "?", "Register", "(", "TRI", "->", "getMatchingSuperReg", "(", "LdRt", ",", "<STR_LIT>", ",", "&", "<STR_LIT>", ")", ")", ":", "LdRt", ";", "assert", "(", "(", "UnscaledLdOffset", ">=", "UnscaledStOffset", "&&", "(", "UnscaledLdOffset", "+", "LoadSize", ")", "<=", "UnscaledStOffset", "+", "StoreSize", ")", "&&", "<STR_LIT>", ")", ";", "int", "Immr", "=", "<NUM_LIT>", "*", "(", "UnscaledLdOffset", "-", "UnscaledStOffset", ")", ";", "int", "Imms", "=", "Immr", "+", "Width", "-", "<NUM_LIT>", ";", "if", "(", "UnscaledLdOffset", "==", "UnscaledStOffset", ")", "{", "uint32_t", "AndMaskEncoded", "=", "(", "(", "IsStoreXReg", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Immr", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Imms", ")", "<<", "<NUM_LIT>", ")", ";", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "add", "(", "StMO", ")", ".", "addImm", "(", "AndMaskEncoded", ")", ".", "setMIFlags", "(", "LoadI", "->", "getFlags", "(", ")", ")", ";", "}", "else", "{", "BitExtMI", "=", "BuildMI", "(", "*", "LoadI", "->", "getParent", "(", ")", ",", "LoadI", ",", "LoadI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "IsStoreXReg", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "add", "(", "StMO", ")", ".", "addImm", "(", "Immr", ")", ".", "addImm", "(", "Imms", ")", ".", "setMIFlags", "(", "LoadI", "->", "getFlags", "(", ")", ")", ";", "}", "}", "for", "(", "MachineInstr", "&", "MI", ":", "make_range", "(", "StoreI", "->", "getIterator", "(", ")", ",", "BitExtMI", "->", "getIterator", "(", ")", ")", ")", "if", "(", "MI", ".", "killsRegister", "(", "StRt", ",", "TRI", ")", ")", "{", "MI", ".", "clearRegisterKills", "(", "StRt", ",", "TRI", ")", ";", "break", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "StoreI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "LoadI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "StoreI", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "(", "BitExtMI", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "LoadI", "->", "eraseFromParent", "(", ")", ";", "return", "NextI", ";"], "ground_truth": ["}"], "File": "AArch64LoadStoreOptimizer11", "Func": "promoteLoadFromStore", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20728, "Length": 365, "Cover_Rate": 0.44950738916256155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data64bitsDirective", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "HasLEB128", "=", "true", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", ";", "WeakRefDirective", "=", "<STR_LIT>", ";", "HasLCOMMDirective", "=", "true", ";", "DwarfRequiresFrameSection", "=", "false", ";"], "ground_truth": ["SupportsDebugInformation", "=", "true", ";"], "File": "ARMMCAsmInfo5", "Func": "ARMELFMCAsmInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20729, "Length": 32, "Cover_Rate": 0.7441860465116279, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "cond", "==", "GE", "||", "cond", "==", "LT", ")", ";"], "ground_truth": ["}"], "File": "avr", "Func": "compare_sign_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20730, "Length": 12, "Cover_Rate": 0.41379310344827586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AnalyzeCallOperands", "(", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "CCAssignFn", "Fn", ",", "std", "::", "vector", "<", "TargetLowering", "::", "ArgListEntry", ">", "&", "FuncArgs", ",", "const", "SDNode", "*", "CallNode", ")", "{", "PreAnalyzeCallOperands", "(", "Outs", ",", "FuncArgs", ",", "CallNode", ")", ";"], "ground_truth": ["CCState", "::", "AnalyzeCallOperands", "(", "Outs", ",", "Fn", ")", ";"], "File": "MipsCCState", "Func": "AnalyzeCallOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20731, "Length": 49, "Cover_Rate": 0.7, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", ";"], "ground_truth": ["}"], "File": "MipsMCExpr13", "Func": "getKind", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20732, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmvn_p8", "(", "poly8x8_t", "__a", ")", "{"], "ground_truth": ["return", "(", "poly8x8_t", ")", "~", "(", "(", "int8x8_t", ")", "__a", ")", ";"], "File": "arm", "Func": "neon1_vmvn_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20733, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TlsReadTp", ";", "if", "(", "NaClReadTp", "==", "NULL", ")", "TlsReadTp", "=", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", ",", "PtrVT", ")", ";", "else", "TlsReadTp", "=", "DAG", ".", "getGlobalAddress", "(", "NaClReadTp", ",", "DL", ",", "PtrVT", ")", ";", "ArgListTy", "Args", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "DAG", ".", "getEntryNode", "(", ")", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "PtrTy", ",", "TlsReadTp", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "CLI", ")", ";"], "File": "MipsISelLowering120", "Func": "GetNaClThreadPointer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20734, "Length": 96, "Cover_Rate": 0.35424354243542433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "!", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Op", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDNode", "*", "User", "=", "*", "Op", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ";", "if", "(", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "isNullValue", "(", ")", ")", ")", "&&", "(", "User", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Extract", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "Op", ";"], "File": "X86ISelLowering117", "Func": "LowerEXTRACT_VECTOR_ELT_SSE4", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20735, "Length": 456, "Cover_Rate": 0.8555347091932458, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "frv_packet", ".", "num_mems", "=", "<NUM_LIT>", ";", "frv_packet", ".", "num_insns", "=", "<NUM_LIT>", ";"], "ground_truth": ["for", "(", "group", "=", "<NUM_LIT>", ";", "group", "<", "NUM_GROUPS", ";", "group", "++", ")", "frv_packet", ".", "groups", "[", "group", "]", ".", "num_insns", "=", "<NUM_LIT>", ";"], "File": "frv2", "Func": "frv_start_packet", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20736, "Length": 36, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ")", "{", "return", "true", ";", "}"], "ground_truth": ["const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";"], "File": "P2AsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20737, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "StackAlignment", ";"], "ground_truth": ["}"], "File": "SPUSubtarget", "Func": "getStackAlignment", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20738, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "FReg", ")", ".", "addReg", "(", "FalseReg", ")", ";", "TrueReg", "=", "TReg", ";", "FalseReg", "=", "FReg", ";", "}", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "STI", ".", "hasMiscellaneousExtensions3", "(", ")", ")", "Opc", "=", "<STR_LIT>", ";", "else", "Opc", "=", "<STR_LIT>", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DstReg", ")", ".", "addReg", "(", "FalseReg", ")", ".", "addReg", "(", "TrueReg", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ";"], "File": "SystemZInstrInfo16", "Func": "insertSelect", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20739, "Length": 104, "Cover_Rate": 0.3219814241486068, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "isTypeLegal", "(", "VT", ".", "getSimpleVT", "(", ")", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "isShuffleMaskLegal", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20740, "Length": 44, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m64", ")", "__builtin_ia32_packsswb", "(", "(", "__v4hi", ")", "__m1", ",", "(", "__v4hi", ")", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin", "Func": "_mm_packs_pi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20741, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "SPARC_SIMM13_P", "(", "i", ")", "&&", "SPARC_SETHI_P", "(", "i", ")", ";", "}", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "sparc3", "Func": "fp_sethi_p", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20742, "Length": 17, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "msp430_start_function", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "tree", "int_attr", ";", "int_attr", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ";", "if", "(", "int_attr", "!=", "NULL_TREE", ")", "{", "tree", "intr_vector", "=", "TREE_VALUE", "(", "int_attr", ")", ";", "if", "(", "intr_vector", "!=", "NULL_TREE", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "intr_vector", "=", "TREE_VALUE", "(", "intr_vector", ")", ";", "if", "(", "TREE_CODE", "(", "intr_vector", ")", "==", "STRING_CST", ")", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "TREE_STRING_POINTER", "(", "intr_vector", ")", ")", ";", "else", "sprintf", "(", "buf", ",", "<STR_LIT>", ",", "(", "unsigned", "int", ")", "TREE_INT_CST_LOW", "(", "intr_vector", ")", ")", ";", "switch_to_section", "(", "get_section", "(", "buf", ",", "SECTION_CODE", ",", "decl", ")", ")", ";"], "ground_truth": ["fputs", "(", "<STR_LIT>", ",", "file", ")", ";"], "File": "msp4302", "Func": "msp430_start_function", "Target": "msp430", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20743, "Length": 123, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScaledMask", ".", "assign", "(", "static_cast", "<", "size_t", ">", "(", "NumElts", "*", "Scale", ")", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "{", "for", "(", "int", "s", "=", "<NUM_LIT>", ";", "s", "!=", "Scale", ";", "++", "s", ")", "ScaledMask", "[", "(", "Scale", "*", "i", ")", "+", "s", "]", "=", "M", ";", "continue", ";", "}"], "ground_truth": ["for", "(", "int", "s", "=", "<NUM_LIT>", ";", "s", "!=", "Scale", ";", "++", "s", ")", "ScaledMask", "[", "(", "Scale", "*", "i", ")", "+", "s", "]", "=", "(", "Scale", "*", "M", ")", "+", "s", ";"], "File": "X86ISelLowering", "Func": "scaleShuffleMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20744, "Length": 111, "Cover_Rate": 0.7350993377483444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "base", "=", "x", ";", "break", ";", "case", "PLUS", ":", "base", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "addend", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "base", ")", ")", "return", "false", ";", "if", "(", "!", "strict_p", "&&", "virtual_frame_reg_operand", "(", "base", ",", "VOIDmode", ")", ")", "return", "CONST_INT_P", "(", "addend", ")", ";", "if", "(", "!", "satisfies_constraint_I", "(", "addend", ")", ")", "return", "false", ";", "break", ";", "case", "LO_SUM", ":", "base", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "base", ")", ")", "return", "false", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":"], "ground_truth": ["break", ";"], "File": "or1k", "Func": "or1k_legitimate_address_p", "Target": "or1k", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20745, "Length": 120, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "InstrInfo", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "MipsSubtarget (2)", "Func": "getInstrInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20746, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MF", "&&", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "isSplitCSR", "(", ")", ")", "return", "CSR_iOS_CXX_TLS_ViaCopy_SaveList", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "ARMBaseRegisterInfo", "Func": "getCalleeSavedRegsViaCopy", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20747, "Length": 42, "Cover_Rate": 0.7368421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "hasDimMask", "(", "const", "MCInst", "*", "MI", ",", "const", "MCInstrDesc", "&", "MCID", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "for", "(", "const", "MCOperandInfo", "&", "Info", ":", "MCID", ".", "operands", "(", ")", ")", "{", "if", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", "return", "true", ";", "}", "if", "(", "MI", "->", "getNumOperands", "(", ")", "&&", "MCID", ".", "getNumDefs", "(", ")", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "MRI", ".", "getRegClass", "(", "<STR_LIT>", ")", ".", "contains", "(", "Op", ".", "getReg", "(", ")", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "InstructionDB", "Func": "hasDimMask", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20748, "Length": 101, "Cover_Rate": 0.926605504587156, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "*", "Src0", "=", "&", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "if", "(", "!", "Src0", "->", "isReg", "(", ")", "&&", "!", "Src0", "->", "isImm", "(", ")", ")", "return", "nullptr", ";", "if", "(", "Src0", "->", "isImm", "(", ")", "&&", "!", "isInlineConstant", "(", "MI", ",", "Src0Idx", ",", "*", "Src0", ")", ")", "return", "nullptr", ";", "break", ";", "}", "}", "const", "MachineOperand", "*", "Dst", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "vdst", ")", ";", "const", "MachineOperand", "*", "Src0", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "src2", ")", ";", "const", "MachineOperand", "*", "Clamp", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "clamp", ")", ";", "const", "MachineOperand", "*", "Omod", "=", "getNamedOperand", "(", "MI", ",", "<STR_LIT>", "::", "omod", ")", ";", "if", "(", "!", "IsFMA", "&&", "!", "Src0Mods", "&&", "!", "Src1Mods", "&&", "!", "Clamp", "&&", "!", "Omod", "&&", "(", "!", "Src0", "->", "isReg", "(", ")", "||", "!", "RI", ".", "isSGPRReg", "(", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ",", "Src0", "->", "getReg", "(", ")", ")", ")", ")", "{", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src2", ")", ")", "{", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ";", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src1", ")", ")", "{", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";", "}", "if", "(", "auto", "Imm", "=", "getFoldableImm", "(", "Src0", ")", ")", "{", "if", "(", "isOperandLegal", "(", "MI", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "<STR_LIT>", "::", "src0", ")", ",", "Src1", ")", ")", "return", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "IsF16", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "add", "(", "*", "Dst", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "*", "Src2", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo1", "Func": "convertToThreeAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20749, "Length": 414, "Cover_Rate": 0.5822784810126582, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "InlineAsm", "::", "Constraint_X", ":", "case", "InlineAsm", "::", "Constraint_p", ":", "if", "(", "!", "selectAddr", "(", "nullptr", ",", "Op", ",", "Op0", ",", "Op1", ",", "Op2", ",", "Op3", ",", "Op4", ")", ")", "return", "true", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";", "OutOps", ".", "push_back", "(", "Op1", ")", ";", "OutOps", ".", "push_back", "(", "Op2", ")", ";"], "ground_truth": ["OutOps", ".", "push_back", "(", "Op3", ")", ";"], "File": "X86ISelDAGToDAG67", "Func": "SelectInlineAsmMemoryOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20750, "Length": 64, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{"], "ground_truth": ["return", "true", ";"], "File": "PPCRegisterInfo (2)1", "Func": "trackLivenessAfterRegAlloc", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20751, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "visium_flags_exposed", ";"], "ground_truth": ["}"], "File": "visium", "Func": "ok_for_simple_arith_logic_operands", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 20752, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "imm", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "imm", "|=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "unsigned", "pred", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Rn", "==", "<NUM_LIT>", "||", "Rn", "==", "Rt", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeSORegMemOperand", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler (2)", "Func": "DecodeSTRPreReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20753, "Length": 162, "Cover_Rate": 0.7465437788018433, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsAsmParser (2)4", "Func": "hasShortDelaySlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20754, "Length": 36, "Cover_Rate": 0.33962264150943394, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "Mem", ".", "OffsetRegShifted", "=", "OffsetRegShifted", ";", "Op", "->", "Mem", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Mem", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "Mem", ".", "Preindexed", "=", "Preindexed", ";", "Op", "->", "Mem", ".", "Postindexed", "=", "Postindexed", ";", "Op", "->", "Mem", ".", "Negative", "=", "Negative", ";", "Op", "->", "Mem", ".", "Writeback", "=", "Writeback", ";", "Op", "->", "StartLoc", "=", "S", ";"], "ground_truth": ["Op", "->", "EndLoc", "=", "E", ";"], "File": "ARMAsmParser46", "Func": "CreateMem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20755, "Length": 68, "Cover_Rate": 0.4146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "addPass", "(", "create<ISA_LIT>FixIrreducibleControlFlow", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>ExplicitLocals", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>CFGStackify", "(", ")", ")", ";", "addPass", "(", "create<ISA_LIT>LowerBrUnless", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>Peephole", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>RegNumbering", "(", ")", ")", ";"], "File": "WebAssemblyTargetMachine30", "Func": "addPreEmitPass", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20756, "Length": 53, "Cover_Rate": 0.41732283464566927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vreinterpretq_u32_u8", "(", "uint8x16_t", "__a", ")", "{", "return", "(", "uint32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve_types___arm_vreinterpretq_u32_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20757, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "vtrclr0", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20758, "Length": 7, "Cover_Rate": 0.3684210526315789, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RegNo", ">=", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "<STR_LIT>", "+", "RegNo", ")", ")", ";"], "File": "LoongArchDisassembler1", "Func": "DecodeFCSRRegisterClass", "Target": "LoongArch", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20759, "Length": 25, "Cover_Rate": 0.4716981132075472, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "InstDesc", "=", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpIdx", "]", ";", "const", "TargetRegisterClass", "*", "DefinedRC", "=", "OpInfo", ".", "RegClass", "!=", "-", "<NUM_LIT>", "?", "RI", ".", "getRegClass", "(", "OpInfo", ".", "RegClass", ")", ":", "nullptr", ";", "if", "(", "!", "MO", ")", "MO", "=", "&", "MI", "->", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "isVALU", "(", "InstDesc", ".", "Opcode", ")", "&&", "usesConstantBus", "(", "MRI", ",", "*", "MO", ",", "DefinedRC", "->", "getSize", "(", ")", ")", ")", "{", "unsigned", "SGPRUsed", "=", "MO", "->", "isReg", "(", ")", "?", "MO", "->", "getReg", "(", ")", ":", "(", "unsigned", ")", "AMDGPU", "::", "NoRegister", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "==", "OpIdx", ")", "continue", ";", "const", "MachineOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "!=", "SGPRUsed", "&&", "usesConstantBus", "(", "MRI", ",", "Op", ",", "getOpSize", "(", "*", "MI", ",", "i", ")", ")", ")", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "SIInstrInfo101", "Func": "isOperandLegal", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20760, "Length": 189, "Cover_Rate": 0.5851393188854489, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "InlineAsmIdentifierInfo", "Info", ";", "StringRef", "Identifier", "=", "Tok", ".", "getString", "(", ")", ";", "if", "(", "ParseIntelIdentifier", "(", "Val", ",", "Identifier", ",", "Info", ",", "false", ",", "End", ")", ")", "return", "<NUM_LIT>", ";", "return", "CreateMemForInlineAsm", "(", "<NUM_LIT>", ",", "Val", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "Start", ",", "End", ",", "Size", ",", "Identifier", ",", "Info", ")", ";"], "ground_truth": ["}"], "File": "X86AsmParser26", "Func": "ParseIntelMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20761, "Length": 56, "Cover_Rate": 0.34355828220858897, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "return", "EmitShiftInstr", "(", "MI", ",", "BB", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "I", "=", "BB", ";", "++", "I", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "copy1MBB", ")", ";"], "ground_truth": ["copy1MBB", "->", "splice", "(", "copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";"], "File": "MSP430ISelLowering2", "Func": "EmitInstrWithCustomInserter", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20762, "Length": 189, "Cover_Rate": 0.5053475935828877, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "link", ")", "insn_entry", "[", "INSN_UID", "(", "insn", ")", "]", ".", "is_live_in", "=", "<NUM_LIT>", ";", "while", "(", "link", ")", "{", "if", "(", "DF_REF_IS_ARTIFICIAL", "(", "link", "->", "ref", ")", ")", "insn_entry", "[", "INSN_UID", "(", "insn", ")", "]", ".", "is_live_in", "=", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "DF_REF_INSN_INFO", "(", "link", "->", "ref", ")", ")", "{"], "File": "powerpcspe", "Func": "union_defs", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20763, "Length": 63, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "vldrwq_z_u32", "(", "__base", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vld1q_z_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20764, "Length": 9, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "InLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "InHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "In", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "File": "MipsSEISelLowering12", "Func": "initAccumulator", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20765, "Length": 50, "Cover_Rate": 0.5102040816326531, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Value", ",", "Overflow", ";", "std", "::", "tie", "(", "Value", ",", "Overflow", ")", "=", "get<ISA_LIT>XALUOOp", "(", "CC", ",", "Sel", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getConstant", "(", "getInvertedCondCode", "(", "CC", ")", ",", "dl", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "TVal", ",", "FVal", ",", "CCVal", ",", "Overflow", ")", ";", "}", "if", "(", "Sel", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "std", "::", "swap", "(", "Sel", ",", "Other", ")", ";", "if", "(", "Sel", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "<STR_LIT>", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "LHS", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TVal", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FVal", "=", "Sel", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "LHS", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "&&", "LHS", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", ")", "return", "Op", ";", "ConstantSDNode", "*", "CFVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "FVal", ")", ";", "ConstantSDNode", "*", "CTVal", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TVal", ")", ";", "if", "(", "!", "CFVal", "||", "!", "CTVal", ")", "return", "Op", ";", "if", "(", "CTVal", "->", "isAllOnesValue", "(", ")", "&&", "CFVal", "->", "isNullValue", "(", ")", ")", "{", "std", "::", "swap", "(", "TVal", ",", "FVal", ")", ";", "std", "::", "swap", "(", "CTVal", ",", "CFVal", ")", ";", "CC", "=", "<STR_LIT>", "(", "CC", ",", "LHS", ".", "getValueType", "(", ")", ")", ";", "}", "if", "(", "CTVal", "->", "isNullValue", "(", ")", "&&", "CFVal", "->", "isAllOnesValue", "(", ")", ")", "{", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "get<ISA_LIT>Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CCVal", ",", "DAG", ",", "dl", ")", ";", "FVal", "=", "Other", ";", "TVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Other", ".", "getValueType", "(", ")", ",", "Other", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "dl", ",", "Other", ".", "getValueType", "(", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Sel", ".", "getValueType", "(", ")", ",", "FVal", ",", "TVal", ",", "CCVal", ",", "Cmp", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering10", "Func": "LowerXOR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20766, "Length": 365, "Cover_Rate": 0.6965648854961832, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CN", "->", "getSExtValue", "(", ")", ")", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "getTargetLowering", "(", ")", "->", "getPointerTy", "(", ")", ")", ";", "}", "else", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Base", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "WDC65816ISelDAGToDAG", "Func": "SelectADDRri", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20767, "Length": 196, "Cover_Rate": 0.5747800586510264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoCPIters", "<<", "'\\n'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "NoBRIters", "<<", "'\\n'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'\\n'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";"], "ground_truth": ["CPEntries", ".", "clear", "(", ")", ";"], "File": "ARMConstantIslandPass75", "Func": "runOnMachineFunction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20768, "Length": 312, "Cover_Rate": 0.515702479338843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "isVector", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasVSX", "(", ")", ")", "{", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "false", ";", "}", "else", "{", "return", "false", ";", "}", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "Fast", ")", "*", "Fast", "=", "true", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCISelLowering71", "Func": "allowsUnalignedMemoryAccesses", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20769, "Length": 64, "Cover_Rate": 0.6037735849056604, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "poly8x16_t", ")", "__builtin_shuffle", "(", "__a", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vrev16q_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20770, "Length": 47, "Cover_Rate": 0.8867924528301887, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "u", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "sav", ";", "if", "(", "sav_ofs", ")", "t", "=", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "sav", ",", "size_int", "(", "sav_ofs", ")", ")", ";", "u", "=", "build2", "(", "POSTINCREMENT_EXPR", ",", "TREE_TYPE", "(", "reg", ")", ",", "reg", ",", "size_int", "(", "n_reg", ")", ")", ";", "u", "=", "build1", "(", "CONVERT_EXPR", ",", "integer_type_node", ",", "u", ")", ";", "u", "=", "build2", "(", "MULT_EXPR", ",", "integer_type_node", ",", "u", ",", "size_int", "(", "sav_scale", ")", ")", ";", "t", "=", "build2", "(", "PLUS_EXPR", ",", "ptr_type_node", ",", "t", ",", "u", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "append_to_statement_list", "(", "t", ",", "pre_p", ")", ";", "if", "(", "n_reg", ">", "<NUM_LIT>", ")", "{", "t", "=", "build", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "reg", ")", ",", "reg", ",", "size_int", "(", "<NUM_LIT>", ")", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "}", "t", "=", "ovf", ";", "if", "(", "align", "!=", "<NUM_LIT>", ")", "{", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "t", ")", ",", "t", ",", "size_int", "(", "align", "-", "<NUM_LIT>", ")", ")", ";", "t", "=", "build2", "(", "BIT_AND_EXPR", ",", "TREE_TYPE", "(", "t", ")", ",", "t", ",", "build_int_cst", "(", "NULL_TREE", ",", "-", "align", ")", ")", ";", "}", "gimplify_expr", "(", "&", "t", ",", "pre_p", ",", "NULL", ",", "is_gimple_val", ",", "fb_rvalue", ")", ";", "u", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "u", ",", "pre_p", ")", ";", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "t", ")", ",", "t", ",", "size_int", "(", "size", ")", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "ovf", ")", ",", "ovf", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "if", "(", "lab_over", ")", "{"], "ground_truth": ["t", "=", "build1", "(", "LABEL_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";"], "File": "rs60003", "Func": "rs6000_gimplify_va_arg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20771, "Length": 343, "Cover_Rate": 0.343687374749499, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "min_preserve_fpr", "=", "INT_MAX", ",", "max_preserve_fpr", "=", "-", "<NUM_LIT>", ";", "int", "min_fpr", ",", "max_fpr", ";", "if", "(", "cfun", "->", "stdarg", "&&", "TARGET_HARD_FLOAT", "&&", "cfun", "->", "va_list_fpr_size", "&&", "crtl", "->", "args", ".", "info", ".", "fprs", "<", "FP_ARG_NUM_REG", ")", "{", "min_stdarg_fpr", "=", "crtl", "->", "args", ".", "info", ".", "fprs", ";", "max_stdarg_fpr", "=", "min_stdarg_fpr", "+", "cfun", "->", "va_list_fpr_size", "-", "<NUM_LIT>", ";", "if", "(", "max_stdarg_fpr", ">=", "FP_ARG_NUM_REG", ")", "max_stdarg_fpr", "=", "FP_ARG_NUM_REG", "-", "<NUM_LIT>", ";", "min_stdarg_fpr", "+=", "FPR0_REGNUM", ";", "max_stdarg_fpr", "+=", "FPR0_REGNUM", ";", "}", "if", "(", "s390_preserve_args_p", "&&", "crtl", "->", "args", ".", "info", ".", "fprs", ")", "{", "min_preserve_fpr", "=", "FPR0_REGNUM", ";", "max_preserve_fpr", "=", "MIN", "(", "FPR0_REGNUM", "+", "FP_ARG_NUM_REG", "-", "<NUM_LIT>", ",", "FPR0_REGNUM", "+", "crtl", "->", "args", ".", "info", ".", "fprs", "-", "<NUM_LIT>", ")", ";", "}", "min_fpr", "=", "MIN", "(", "min_stdarg_fpr", ",", "min_preserve_fpr", ")", ";", "max_fpr", "=", "MAX", "(", "max_stdarg_fpr", ",", "max_preserve_fpr", ")", ";"], "ground_truth": ["if", "(", "max_fpr", "==", "-", "<NUM_LIT>", ")", "return", ";"], "File": "s3901", "Func": "s390_register_info_arg_fpr", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20772, "Length": 147, "Cover_Rate": 0.7945945945945946, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "Expand64BitShift", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "*", "ST", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "ShOpc", "=", "N", "->", "getOpcode", "(", ")", ";", "if", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "{", "SDValue", "ShAmt", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "ShPartsOpc", "=", "<STR_LIT>", ";", "ConstantSDNode", "*", "Con", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "ShAmt", ")", ";", "if", "(", "Con", "&&", "Con", "->", "getZExtValue", "(", ")", ">", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "ShAmt", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "ShAmt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "ShOpc", "==", "<STR_LIT>", ")", "{", "if", "(", "!", "Con", ")", "ShAmt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "ShAmt", ")", ";", "else", "ShPartsOpc", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "ShOpc", "==", "<STR_LIT>", ")", "ShPartsOpc", "=", "<STR_LIT>", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ShPartsOpc", ",", "dl", ",", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "Lo", ",", "Hi", ",", "ShAmt", ")", ";", "Hi", "=", "SDValue", "(", "Lo", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Lo", ",", "Hi", ")", ";", "}"], "ground_truth": ["if", "(", "!", "isOneConstant", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering10", "Func": "Expand64BitShift", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20773, "Length": 376, "Cover_Rate": 0.6133768352365416, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "(", "(", "Subtarget", "->", "hasSSE3", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", "||", "(", "Subtarget", "->", "hasFp256", "(", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "LHS", ",", "RHS", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "LHS", ",", "RHS", ")", ";"], "File": "X86ISelLowering (2)", "Func": "PerformFSUBCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20774, "Length": 98, "Cover_Rate": 0.7424242424242424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "alb", "(", "Alb", "op", ",", "Imm16", "a", ",", "SttMod", "b", ")", "{"], "ground_truth": ["return", "D", "(", "op", ",", "a", ",", "R", "(", "b", ")", ")", ";"], "File": "disassembler", "Func": "alb", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20775, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmovl_high_u32", "(", "uint32x4_t", "a", ")", "{", "uint64x2_t", "result", ";", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "(", "a", ")", ":", ")", ";"], "ground_truth": ["return", "result", ";"], "File": "arm", "Func": "neon2_vmovl_high_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20776, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetStreamer", "::", "emitTargetAttributes", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "{"], "ground_truth": ["}"], "File": "CSKYTargetStreamer", "Func": "emitTargetAttributes", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20777, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "LaneStart", "=", "l", "*", "NumLaneElts", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "NumLaneElts", "==", "<NUM_LIT>", "?", "(", "Imm", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ":", "(", "Imm", ">>", "(", "i", "+", "LaneStart", ")", ")", "&", "<NUM_LIT>", ";", "ShuffleMask", ".", "push_back", "(", "Idx", "+", "LaneStart", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ShuffleDecode23", "Func": "DecodeVPERMILPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20778, "Length": 64, "Cover_Rate": 0.5161290322580645, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Instruction", "*", "back", "(", ")", "const", "{"], "ground_truth": ["return", "Chain", ".", "back", "(", ")", ";"], "File": "HexagonVectorLoopCarriedReuse", "Func": "back", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20779, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{"], "ground_truth": ["return", "RI", ";"], "File": "TeeRISCInstrInfo", "Func": "getRegisterInfo", "Target": "TeeRISC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20780, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "*", "S", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "(", "S", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";", "EVT", "HalfVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ".", "getVectorElementType", "(", ")", ",", "NumElts", ")", ";", "SDValue", "SubVector0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "SubVector1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "StVal", ",", "DAG", ".", "getConstant", "(", "NumElts", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "BasePtr", "=", "S", "->", "getBasePtr", "(", ")", ";", "SDValue", "NewST1", "=", "DAG", ".", "getStore", "(", "S", "->", "getChain", "(", ")", ",", "DL", ",", "SubVector0", ",", "BasePtr", ",", "S", "->", "getPointerInfo", "(", ")", ",", "S", "->", "getAlignment", "(", ")", ",", "S", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";"], "ground_truth": ["SDValue", "OffsetPtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering105", "Func": "splitStores", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20781, "Length": 219, "Cover_Rate": 0.4888392857142857, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "uint64_t", "<ISA_LIT>MCCodeEmitter", "::", "getInstrBits", "(", "const", "MCInst", "&", "MI", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64_t", "inst", "=", "getBinaryCodeForInstr", "(", "MI", ",", "Fixups", ",", "STI", ")", ";"], "ground_truth": ["return", "inst", ";"], "File": "TPCMCCodeEmitter", "Func": "getInstrBits", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20782, "Length": 39, "Cover_Rate": 0.975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vrmlsldavhaq_p_s32", "(", "int64_t", "__a", ",", "int32x4_t", "__b", ",", "int32x4_t", "__c", ",", "mve_pred16_t", "__p", ")", "{", "return", "__builtin_mve_vrmlsldavhaq_p_sv4si", "(", "__a", ",", "__b", ",", "__c", ",", "__p", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "mve___arm_vrmlsldavhaq_p_s32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20783, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "__align", "<", "<NUM_LIT>", "*", "sizeof", "(", "void", "*", ")", ")", "__align", "=", "<NUM_LIT>", "*", "sizeof", "(", "void", "*", ")", ";", "__malloc_ptr", "=", "malloc", "(", "__size", "+", "__align", ")", ";", "if", "(", "!", "__malloc_ptr", ")", "return", "(", "(", "void", "*", ")", "<NUM_LIT>", ")", ";", "__aligned_ptr", "=", "(", "void", "*", ")", "(", "(", "(", "size_t", ")", "__malloc_ptr", "+", "__align", ")", "&", "~", "(", "(", "size_t", ")", "(", "__align", ")", "-", "<NUM_LIT>", ")", ")", ";", "(", "(", "void", "*", "*", ")", "__aligned_ptr", ")", "[", "-", "<NUM_LIT>", "]", "=", "__malloc_ptr", ";"], "ground_truth": ["return", "__aligned_ptr", ";"], "File": "gmm", "Func": "malloc__mm_malloc", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20784, "Length": 92, "Cover_Rate": 0.5974025974025974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Mask", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering131", "Func": "combineX86GatherScatter", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20785, "Length": 37, "Cover_Rate": 0.3425925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MO", ".", "isImm", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", "==", "Start", ".", "ImmVal", ";"], "File": "TPCHardwareLoops", "Func": "isStart", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20786, "Length": 23, "Cover_Rate": 0.35384615384615387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setEndPacket", "(", "bool", "yes", ")", "{", "endPacket", "=", "yes", ";"], "ground_truth": ["}"], "File": "HexagonMCInst2", "Func": "setEndPacket", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20787, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "StackPtr", "=", "Subtarget", "->", "is64Bit", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "<ISA_LIT>ScalarSSEf64", "=", "Subtarget", "->", "hasSSE2", "(", ")", "||", "Subtarget", "->", "hasAVX", "(", ")", ";"], "ground_truth": ["<ISA_LIT>ScalarSSEf32", "=", "Subtarget", "->", "hasSSE1", "(", ")", "||", "Subtarget", "->", "hasAVX", "(", ")", ";"], "File": "X86FastISel112", "Func": "X86FastISel", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20788, "Length": 52, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "DL", "(", "ExtElt", ")", ";", "SDValue", "Ext0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "SDValue", "Ext1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "OpVT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "return", "DAG", ".", "getNode", "(", "Vec", ".", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "Ext0", ",", "Ext1", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "(", "VT", "==", "<STR_LIT>", "&&", "Subtarget", ".", "hasFP16", "(", ")", ")", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", "&&", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VecVT", ")", "{", "SDLoc", "DL", "(", "ExtElt", ")", ";", "SDValue", "Ext0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "SDValue", "Ext1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "SDValue", "Ext2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Vec", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Index", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Ext0", ",", "Ext1", ",", "Ext2", ")", ";", "}", "switch", "(", "Vec", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)5", "Func": "scalarizeExtEltFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20789, "Length": 343, "Cover_Rate": 0.5089020771513353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "long", "type", "=", "ARM_FT_UNKNOWN", ";", "tree", "a", ";", "tree", "attr", ";", "gcc_assert", "(", "TREE_CODE", "(", "current_function_decl", ")", "==", "FUNCTION_DECL", ")", ";", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "(", "TREE_NOTHROW", "(", "current_function_decl", ")", "||", "!", "(", "flag_unwind_tables", "||", "(", "flag_exceptions", "&&", "arm_except_unwind_info", "(", "&", "global_options", ")", "!=", "UI_SJLJ", ")", ")", ")", "&&", "TREE_THIS_VOLATILE", "(", "current_function_decl", ")", ")", "type", "|=", "ARM_FT_VOLATILE", ";", "if", "(", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "type", "|=", "ARM_FT_NESTED", ";", "attr", "=", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";", "if", "(", "a", "!=", "NULL_TREE", ")", "type", "|=", "ARM_FT_NAKED", ";", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";"], "ground_truth": ["if", "(", "a", "==", "NULL_TREE", ")", "a", "=", "lookup_attribute", "(", "<STR_LIT>", ",", "attr", ")", ";"], "File": "arm4", "Func": "arm_compute_func_type", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20790, "Length": 123, "Cover_Rate": 0.76875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "true", ";", "}", "}", "}", "else", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "if", "(", "(", "CN", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "short", "Imm", ";", "if", "(", "isIntS16Immediate", "(", "CN", ",", "Imm", ")", ")", "{", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "(", "unsigned", "short", ")", "Imm", ">>", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "Base", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "if", "(", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "||", "(", "int64_t", ")", "CN", "->", "getZExtValue", "(", ")", "==", "(", "int", ")", "CN", "->", "getZExtValue", "(", ")", ")", "{", "int", "Addr", "=", "(", "int", ")", "CN", "->", "getZExtValue", "(", ")", ";", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "(", "short", ")", "Addr", ">>", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "Base", "=", "DAG", ".", "getTargetConstant", "(", "(", "Addr", "-", "(", "signed", "short", ")", "Addr", ")", ">>", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Base", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Base", ")", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "}", "}", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "if", "(", "FrameIndexSDNode", "*", "FI", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "N", ")", ")", "Base", "=", "DAG", ".", "getTargetFrameIndex", "(", "FI", "->", "getIndex", "(", ")", ",", "N", ".", "getValueType", "(", ")", ")", ";", "else", "Base", "=", "N", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "PPCISelLowering107", "Func": "SelectAddressRegImmShift", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20791, "Length": 270, "Cover_Rate": 0.39244186046511625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorRegister", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getReg", "(", ")", ";", "printRegName", "(", "O", ",", "Reg", ")", ";"], "ground_truth": ["return", ";"], "File": "RISCVInstPrinter20", "Func": "printVectorRegister", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20792, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "immediates", "[", "pos", "]", "=", "value", ";"], "ground_truth": ["}"], "File": "RISCVRI5CYHelpers", "Func": "addImmediate", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20793, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "anchor", "(", ")", "{"], "ground_truth": ["}"], "File": "TeakSubtarget", "Func": "anchor", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20794, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "<STR_LIT>", "&", "Inst", ":", "Seq", ")", "{", "if", "(", "++", "Num", "==", "Seq", ".", "size", "(", ")", ")", "Result", "=", "DstReg", ";", "if", "(", "Inst", ".", "Opc", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addImm", "(", "Inst", ".", "Imm", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "get", "(", "Inst", ".", "Opc", ")", ",", "Result", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "Inst", ".", "Imm", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "SrcReg", "=", "Result", ";", "}"], "ground_truth": ["}"], "File": "RISCVInstrInfo20", "Func": "movImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20795, "Length": 110, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", "||", "val", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["else", "return", "<NUM_LIT>", ";"], "File": "pa", "Func": "pa_mem_shadd_constant_p", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20796, "Length": 21, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "cur_pos", ";", "cur_pos", "=", "<NUM_LIT>", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "len", ";", "i", "++", ")", "{", "int", "c", ";", "c", "=", "(", "unsigned", "char", ")", "string", "[", "i", "]", ";", "if", "(", "ISPRINT", "(", "c", ")", ")", "{", "if", "(", "c", "==", "'\\\\'", "||", "c", "==", "'\\\"'", ")", "{", "putc", "(", "'\\\\'", ",", "stream", ")", ";", "cur_pos", "++", ";", "}"], "ground_truth": ["putc", "(", "c", ",", "stream", ")", ";"], "File": "loongarch", "Func": "loongarch_output_ascii", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20797, "Length": 79, "Cover_Rate": 0.5197368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ";", "if", "(", "!", "TrackedWaitcntSet", ".", "count", "(", "&", "*", "II", ")", ")", "{", "unsigned", "OldVSCnt", "=", "TII", "->", "getNamedOperand", "(", "*", "II", ",", "<STR_LIT>", "::", "simm16", ")", "->", "getImm", "(", ")", ";", "Wait", ".", "VsCnt", "=", "std", "::", "min", "(", "Wait", ".", "VsCnt", ",", "OldVSCnt", ")", ";", "}", "if", "(", "!", "WaitcntVsCntInstr", ")", "{", "WaitcntVsCntInstr", "=", "&", "*", "II", ";", "}", "else", "{", "II", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "}", "if", "(", "WaitcntInstr", ")", "{", "if", "(", "Wait", ".", "hasWaitExceptVsCnt", "(", ")", ")", "{", "unsigned", "NewEnc", "=", "<STR_LIT>", "(", "IV", ",", "Wait", ")", ";", "unsigned", "OldEnc", "=", "WaitcntInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "OldEnc", "!=", "NewEnc", ")", "{", "WaitcntInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "NewEnc", ")", ";", "Modified", "=", "true", ";", "}", "ScoreBrackets", ".", "applyWaitcnt", "(", "Wait", ")", ";", "Wait", ".", "VmCnt", "=", "~", "<NUM_LIT>", ";", "Wait", ".", "LgkmCnt", "=", "~", "<NUM_LIT>", ";", "Wait", ".", "ExpCnt", "=", "~", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "WaitcntInstr", "<<", "'\\n'", ")", ";", "}", "else", "{", "WaitcntInstr", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "if", "(", "WaitcntVsCntInstr", ")", "{", "if", "(", "Wait", ".", "hasWaitVsCnt", "(", ")", ")", "{", "assert", "(", "ST", "->", "hasVscnt", "(", ")", ")", ";", "unsigned", "OldVSCnt", "=", "TII", "->", "getNamedOperand", "(", "*", "WaitcntVsCntInstr", ",", "<STR_LIT>", "::", "simm16", ")", "->", "getImm", "(", ")", ";", "if", "(", "Wait", ".", "VsCnt", "!=", "OldVSCnt", ")", "{", "TII", "->", "getNamedOperand", "(", "*", "WaitcntVsCntInstr", ",", "<STR_LIT>", "::", "simm16", ")", "->", "setImm", "(", "Wait", ".", "VsCnt", ")", ";", "Modified", "=", "true", ";", "}", "ScoreBrackets", ".", "applyWaitcnt", "(", "Wait", ")", ";", "Wait", ".", "VsCnt", "=", "~", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "<<", "*", "WaitcntVsCntInstr", "<<", "'\\n'", ")", ";", "}", "else", "{", "WaitcntVsCntInstr", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "}", "return", "Modified", ";"], "ground_truth": ["}"], "File": "SIInsertWaitcnts16", "Func": "applyPreexistingWaitcnt", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20798, "Length": 347, "Cover_Rate": 0.6320582877959927, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CSKYAsmParser", "Func": "isUImm8Shift3", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20799, "Length": 11, "Cover_Rate": 0.6875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PreLegalizerCombinerInfo", "(", "bool", "EnableOpt", ",", "bool", "OptSize", ",", "bool", "MinSize", ")", ":", "CombinerInfo", "(", "true", ",", "false", ",", "nullptr", ",", "EnableOpt", ",", "OptSize", ",", "MinSize", ")", "{"], "ground_truth": ["}"], "File": "AArch64PreLegalizerCombiner25", "Func": "AArch64PreLegalizerCombinerInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20800, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "collectRedundancyVSETVLIInMF", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["collectRedundancyVSETVLIInMBB", "(", "MBB", ")", ";"], "File": "RISCVRemoveRedundancyVSETVL", "Func": "collectRedundancyVSETVLIInMF", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20801, "Length": 21, "Cover_Rate": 0.8076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Offset", ">=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GN", "->", "getGlobal", "(", ")", ";", "Type", "*", "T", "=", "GV", "->", "getValueType", "(", ")", ";", "if", "(", "!", "T", "->", "isSized", "(", ")", "||", "Offset", ">", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "T", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "GN", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getGlobalAddress", "(", "GV", ",", "DL", ",", "<STR_LIT>", ",", "Offset", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Result", ",", "DAG", ".", "getConstant", "(", "MinOffset", ",", "DL", ",", "<STR_LIT>", ")", ")", ";"], "File": "AArch64ISelLowering (2)2", "Func": "performGlobalAddressCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20802, "Length": 114, "Cover_Rate": 0.36774193548387096, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ")", ";"], "ground_truth": ["return", "OptSize", "&&", "!", "VT", ".", "isVector", "(", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "isIntDivCheap", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20803, "Length": 26, "Cover_Rate": 0.65, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ")", "{", "if", "(", "SetCCOpcode", "==", "<STR_LIT>", "&&", "RHSC", "->", "isAllOnesValue", "(", ")", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "RHS", ".", "getValueType", "(", ")", ")", ";", "return", "<STR_LIT>", ";", "}", "if", "(", "SetCCOpcode", "==", "<STR_LIT>", "&&", "RHSC", "->", "isNullValue", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "if", "(", "SetCCOpcode", "==", "<STR_LIT>", "&&", "RHSC", "->", "isNullValue", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "if", "(", "SetCCOpcode", "==", "<STR_LIT>", "&&", "RHSC", "->", "getAPIntValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "RHS", ".", "getValueType", "(", ")", ")", ";", "return", "<STR_LIT>", ";", "}", "}", "return", "TranslateInteger<ISA_LIT>CC", "(", "SetCCOpcode", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "LHS", ".", "getNode", "(", ")", ")", "&&", "!", "<STR_LIT>", "(", "RHS", ".", "getNode", "(", ")", ")", ")", "{", "SetCCOpcode", "=", "getSetCCSwappedOperands", "(", "SetCCOpcode", ")", ";", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "}", "switch", "(", "SetCCOpcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering (2)6", "Func": "TranslateX86CC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20804, "Length": 184, "Cover_Rate": 0.4339622641509434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Status", "=", "createLibcall", "(", "MIRBuilder", ",", "Libcall", ".", "LibcallID", ",", "{", "LibcallResult", ",", "RetTy", ",", "<NUM_LIT>", "}", ",", "{", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ArgTy", ",", "<NUM_LIT>", "}", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "ArgTy", ",", "<NUM_LIT>", "}", "}", ")", ";", "if", "(", "Status", "!=", "LegalizerHelper", "::", "Legalized", ")", "return", "false", ";", "auto", "ProcessedResult", "=", "Libcalls", ".", "size", "(", ")", "==", "<NUM_LIT>", "?", "OriginalResult", ":", "MRI", ".", "createGenericVirtualRegister", "(", "MRI", ".", "getType", "(", "OriginalResult", ")", ")", ";", "CmpInst", "::", "Predicate", "ResultPred", "=", "Libcall", ".", "Predicate", ";", "if", "(", "ResultPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", ")", "{", "MIRBuilder", ".", "buildTrunc", "(", "ProcessedResult", ",", "LibcallResult", ")", ";", "}", "else", "{", "assert", "(", "CmpInst", "::", "isIntPredicate", "(", "ResultPred", ")", "&&", "<STR_LIT>", ")", ";", "auto", "Zero", "=", "MIRBuilder", ".", "buildConstant", "(", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildICmp", "(", "ResultPred", ",", "ProcessedResult", ",", "LibcallResult", ",", "Zero", ")", ";", "}", "Results", ".", "push_back", "(", "ProcessedResult", ")", ";", "}", "if", "(", "Results", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "Results", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "MIRBuilder", ".", "buildOr", "(", "OriginalResult", ",", "Results", "[", "<NUM_LIT>", "]", ",", "Results", "[", "<NUM_LIT>", "]", ")", ";", "}", "break", ";", "}", "case", "G_FCONSTANT", ":", "{", "auto", "AsInteger", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getFPImm", "(", ")", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "*", "ConstantInt", "::", "get", "(", "Ctx", ",", "AsInteger", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "ARMLegalizerInfo1", "Func": "legalizeCustom", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20805, "Length": 269, "Cover_Rate": 0.34664948453608246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "&", "IfConverterID", ")", ";"], "ground_truth": ["}"], "File": "PPCTargetMachine13", "Func": "addPreSched2", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20806, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", ")", ";", "}", "case", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", ":", "{", "if", "(", "STI", ".", "getGeneration", "(", ")", ">=", "<ISA_LIT>Subtarget", "::", "VOLCANIC_ISLANDS", ")", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", ")", ";", "else", "return", "(", "OffsetSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", "/", "<NUM_LIT>", ")", ";", "}", "case", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", ":", "case", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ":", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "OffsetSize", ")", ";", "}", "case", "<ISA_LIT>AS", "::", "PRIVATE_ADDRESS", ":", "default", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "SIISelLowering101", "Func": "canFoldOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20807, "Length": 90, "Cover_Rate": 0.7627118644067796, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "labelno", ";", "bool", "needs_tgt", "=", "register_operand", "(", "callee", ",", "Pmode", ")", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "int", "arg_end", "=", "XVECLEN", "(", "pat", ",", "<NUM_LIT>", ")", ";", "tree", "decl", "=", "NULL_TREE", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "if", "(", "result", "!=", "NULL", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "nvptx_ptx_type_from_mode", "(", "GET_MODE", "(", "result", ")", ",", "false", ")", ",", "reg_names", "[", "NVPTX_RETURN_REGNUM", "]", ")", ";", "if", "(", "GET_CODE", "(", "callee", ")", "==", "SYMBOL_REF", ")", "{", "decl", "=", "SYMBOL_REF_DECL", "(", "callee", ")", ";", "if", "(", "!", "decl", "||", "(", "DECL_EXTERNAL", "(", "decl", ")", "&&", "!", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", ")", "nvptx_record_libfunc", "(", "callee", ",", "result", ",", "pat", ")", ";", "else", "if", "(", "DECL_EXTERNAL", "(", "decl", ")", ")", "nvptx_record_fndecl", "(", "decl", ")", ";", "}", "if", "(", "needs_tgt", ")", "{", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", ",", "labelno", ")", ";", "labelno", "++", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "buf", ")", ";", "std", "::", "stringstream", "s", ";", "write_fn_proto_from_insn", "(", "s", ",", "NULL", ",", "result", ",", "pat", ")", ";", "fputs", "(", "s", ".", "str", "(", ")", ".", "c_str", "(", ")", ",", "asm_out_file", ")", ";", "}", "for", "(", "int", "argno", "=", "<NUM_LIT>", ";", "argno", "<", "arg_end", ";", "argno", "++", ")", "{", "rtx", "t", "=", "XEXP", "(", "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "argno", ")", ",", "<NUM_LIT>", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "t", ")", ";", "const", "char", "*", "ptx_type", "=", "nvptx_ptx_type_from_mode", "(", "mode", ",", "false", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "<STR_LIT>", ",", "ptx_type", ",", "argno", ",", "ptx_type", ",", "argno", ")", ";", "output_reg", "(", "asm_out_file", ",", "REGNO", "(", "t", ")", ",", "VOIDmode", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "}", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";", "if", "(", "result", "!=", "NULL_RTX", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "reg_names", "[", "NVPTX_RETURN_REGNUM", "]", ")", ";", "if", "(", "decl", ")", "{", "const", "char", "*", "name", "=", "get_fnname_from_decl", "(", "decl", ")", ";", "name", "=", "nvptx_name_replacement", "(", "name", ")", ";", "assemble_name", "(", "asm_out_file", ",", "name", ")", ";", "}", "else", "output_address", "(", "VOIDmode", ",", "callee", ")", ";", "const", "char", "*", "open", "=", "<STR_LIT>", ";", "for", "(", "int", "argno", "=", "<NUM_LIT>", ";", "argno", "<", "arg_end", ";", "argno", "++", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "open", ",", "argno", ")", ";", "open", "=", "<STR_LIT>", ";", "}", "if", "(", "decl", "&&", "DECL_STATIC_CHAIN", "(", "decl", ")", ")", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ",", "open", ",", "reg_names", "[", "STATIC_CHAIN_REGNUM", "]", ")", ";", "open", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["if", "(", "!", "open", "[", "<NUM_LIT>", "]", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", ")", ";"], "File": "nvptx3", "Func": "nvptx_output_call_insn", "Target": "nvptx", "Target_Clf": "GPU", "Compiler_Type": "GCC", "Idx": 20808, "Length": 422, "Cover_Rate": 0.7902621722846442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "src", ")", "==", "SIGN_EXTEND", ")", "{", "fusion", "=", "SCHED_FUSION_LD_SIGN_EXTEND", ";", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "MEM", "||", "GET_MODE", "(", "src", ")", "!=", "SImode", ")", "return", "SCHED_FUSION_NONE", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", ")", "{", "fusion", "=", "SCHED_FUSION_LD_ZERO_EXTEND", ";", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "!=", "MEM", "||", "GET_MODE", "(", "src", ")", "!=", "SImode", ")", "return", "SCHED_FUSION_NONE", ";", "}", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", "&&", "REG_P", "(", "dest", ")", ")", "extract_base_offset_in_addr", "(", "src", ",", "base", ",", "offset", ")", ";", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "(", "REG_P", "(", "src", ")", "||", "src", "==", "const0_rtx", ")", ")", "{", "fusion", "=", "SCHED_FUSION_ST", ";", "extract_base_offset_in_addr", "(", "dest", ",", "base", ",", "offset", ")", ";", "}", "else", "return", "SCHED_FUSION_NONE", ";", "if", "(", "*", "base", "==", "NULL_RTX", "||", "*", "offset", "==", "NULL_RTX", ")", "fusion", "=", "SCHED_FUSION_NONE", ";", "return", "fusion", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "fusion_load_store", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20809, "Length": 170, "Cover_Rate": 0.6181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "UNSPEC_GOT", ":", "case", "UNSPEC_GOTOFF", ":", "case", "UNSPEC_PLT", ":", "case", "UNSPEC_TLSGD", ":", "case", "UNSPEC_TLSLD", ":", "case", "UNSPEC_TLSIE", ":", "case", "UNSPEC_TLSLE", ":", "case", "UNSPEC_ICT", ":", "x", "=", "XVECEXP", "(", "inner", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}", "return", "x", ";"], "ground_truth": ["}"], "File": "nds32", "Func": "nds32_delegitimize_address", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20810, "Length": 48, "Cover_Rate": 0.3870967741935484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "sh_movt_set_dest", "(", "i", ")", "!=", "NULL", ";"], "ground_truth": ["}"], "File": "sh-protos", "Func": "sh_is_movt_insn", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20811, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "emitDirectiveSet<ISA_LIT>32R2", "(", ")", "{"], "ground_truth": ["}"], "File": "MipsTargetStreamer16", "Func": "emitDirectiveSetMips32R2", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20812, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "CSKYELFStreamer", "Func": "getStreamer", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20813, "Length": 11, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "Comet2ISelDAGToDAG", "Func": "getPassName", "Target": "Comet2", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20814, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "EmitThumbFunc", "(", "Symbol", ")", ";", "NextSymbolIsThumb", "=", "false", ";", "}"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "onLabelParsed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20815, "Length": 19, "Cover_Rate": 0.5588235294117647, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FunctionInfo", "(", "MachineFunction", "&", "MF", ")", ":", "FPStackOffset", "(", "<NUM_LIT>", ")", ",", "RAStackOffset", "(", "<NUM_LIT>", ")", ",", "CPUTopSavedRegOff", "(", "<NUM_LIT>", ")", ",", "GPHolder", "(", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ")", ",", "HasLoadArgs", "(", "false", ")", ",", "HasStoreVarArgs", "(", "false", ")", ",", "SRetReturnReg", "(", "<NUM_LIT>", ")", ",", "GlobalBaseReg", "(", "<NUM_LIT>", ")", ",", "VarArgsFrameIndex", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "MBlazeMachineFunction4", "Func": "MBlazeFunctionInfo", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20816, "Length": 57, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "EVT", "getVectorTyFromPredicateVector", "(", "EVT", "VT", ")", "{"], "ground_truth": ["switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{"], "File": "ARMISelLowering (2)5", "Func": "getVectorTyFromPredicateVector", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20817, "Length": 19, "Cover_Rate": 0.3275862068965517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCExpr", "::", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "const", "MCAsmLayout", "*", "Layout", ",", "const", "MCFixup", "*", "Fixup", ")", "const", "{", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Res", ",", "Layout", ",", "Fixup", ")", ")", "return", "false", ";"], "ground_truth": ["Res", "=", "MCValue", "::", "get", "(", "Res", ".", "getSymA", "(", ")", ",", "Res", ".", "getSymB", "(", ")", ",", "Res", ".", "getConstant", "(", ")", ",", "getKind", "(", ")", ")", ";"], "File": "NyuziMCExpr", "Func": "evaluateAsRelocatableImpl", "Target": "Nyuzi", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20818, "Length": 69, "Cover_Rate": 0.9452054794520548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerSINT_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "SrcVT", "=", "Src", ".", "getSimpleValueType", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "SDValue", "Extract", "=", "vectorizeExtractedCast", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Extract", ";", "if", "(", "SrcVT", ".", "isVector", "(", ")", ")", "{", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "VT", "==", "<STR_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Src", ",", "DAG", ".", "getUNDEF", "(", "SrcVT", ")", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "assert", "(", "SrcVT", "<=", "<STR_LIT>", "&&", "SrcVT", ">=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "VT", ")", ")", "return", "Op", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "VT", ")", "&&", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", "Op", ";", "if", "(", "SDValue", "V", "=", "LowerI64IntToFP_AVX512DQ", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "SDValue", "ValueToStore", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", "&&", "isScalarFPTypeInSSEReg", "(", "VT", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";", "unsigned", "Size", "=", "SrcVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "Size", ",", "Size", ",", "false", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "getFrameIndex", "(", "SSFI", ",", "PtrVT", ")", ";", "SDValue", "Chain", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ")", ";"], "ground_truth": ["return", "BuildFILD", "(", "Op", ",", "SrcVT", ",", "Chain", ",", "StackSlot", ",", "DAG", ")", ";"], "File": "X86ISelLowering108", "Func": "LowerSINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20819, "Length": 337, "Cover_Rate": 0.9361111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", ",", "WhichResult", ";", "unsigned", "EltSize", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "return", "(", "EltSize", ">=", "<NUM_LIT>", "||", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "M", "[", "<NUM_LIT>", "]", ",", "VT", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVREVMask", "(", "M", ",", "VT", ",", "<NUM_LIT>", ")", "||", "isVEXTMask", "(", "M", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", "||", "isVTBLMask", "(", "M", ",", "VT", ")", "||", "isNEONTwoResultShuffleMask", "(", "M", ",", "VT", ",", "WhichResult", ",", "isV_UNDEF", ")", "||", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "isReverseMask", "(", "M", ",", "VT", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering (2)2", "Func": "isShuffleMaskLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20820, "Length": 114, "Cover_Rate": 0.41155234657039713, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "Src", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "NewMI", "=", "BuildMI", "(", "*", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addOperand", "(", "Src", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "MFI", "->", "insert", "(", "MBBI", ",", "NewMI", ")", ";", "return", "NewMI", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86FixupLEAs21", "Func": "postRAConvertToLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20821, "Length": 125, "Cover_Rate": 0.4340277777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>ExpandCondsets", "::", "isRefInMap", "(", "RegisterRef", "RR", ",", "ReferenceMap", "&", "Map", ",", "unsigned", "Exec", ")", "{", "ReferenceMap", "::", "iterator", "F", "=", "Map", ".", "find", "(", "RR", ".", "Reg", ")", ";"], "ground_truth": ["if", "(", "F", "==", "Map", ".", "end", "(", ")", ")", "return", "false", ";"], "File": "HexagonExpandCondsets", "Func": "isRefInMap", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20822, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128h", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_setzero_ph", "(", "void", ")", "{", "return", "_mm_set1_ph", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_setzero_ph", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20823, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "SFmode", ":", "return", "<NUM_LIT>", ";", "case", "DFmode", ":", "return", "<NUM_LIT>", ";", "case", "XFmode", ":", "return", "<NUM_LIT>", ";", "case", "TImode", ":", "return", "SPEC_MODE_INVALID", ";", "default", ":", "return", "SPEC_MODE_INVALID", ";", "}"], "ground_truth": ["}"], "File": "ia644", "Func": "ia64_mode_to_int", "Target": "ia64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20824, "Length": 31, "Cover_Rate": 0.4189189189189189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "return", "<ISA_LIT>BaseInstrInfo", "::", "copyPhysReg", "(", "MBB", ",", "I", ",", "DL", ",", "DestReg", ",", "SrcReg", ",", "KillSrc", ")", ";"], "ground_truth": ["AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";"], "File": "Thumb2InstrInfo18", "Func": "copyPhysReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20825, "Length": 59, "Cover_Rate": 0.6276595744680851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitFPU", "=", "true", ";", "}", "else", "{", "MCObjectStreamer", "&", "O", "=", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "OutStreamer", ")", ";", "AttrEmitter", "=", "new", "ObjectAttributeEmitter", "(", "O", ")", ";", "}", "AttrEmitter", "->", "MaybeSwitchVendor", "(", "<STR_LIT>", ")", ";", "std", "::", "string", "CPUString", "=", "Subtarget", "->", "getCPUString", "(", ")", ";", "if", "(", "CPUString", "==", "<STR_LIT>", "||", "Subtarget", "->", "isCortexA8", "(", ")", ")", "{", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "CPUString", "==", "<STR_LIT>", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "CPUString", "==", "<STR_LIT>", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "if", "(", "Subtarget", "->", "hasNEON", "(", ")", "&&", "emitFPU", ")", "{", "if", "(", "Subtarget", "->", "hasNEON2", "(", ")", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "else", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "emitFPU", "=", "false", ";", "}", "if", "(", "Subtarget", "->", "hasVFP4", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP3", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasVFP2", "(", ")", ")", "{", "AttrEmitter", "->", "EmitAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "if", "(", "emitFPU", ")", "AttrEmitter", "->", "EmitTextAttribute", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["if", "(", "Subtarget", "->", "hasNEON", "(", ")", ")", "{"], "File": "ARMAsmPrinter10", "Func": "emitAttributes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20826, "Length": 328, "Cover_Rate": 0.5342019543973942, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ctx", "=", "C", ";"], "ground_truth": ["}"], "File": "P2MCInstLower", "Func": "Initialize", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20827, "Length": 5, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "R", "(", "b", ")", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "max2_vtr", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20828, "Length": 19, "Cover_Rate": 0.5277777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>Disassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{"], "ground_truth": ["}"], "File": "RISCVDisassembler", "Func": "RISCVDisassembler", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20829, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "TSInfo", ";"], "ground_truth": ["}"], "File": "LM32Subtarget", "Func": "getSelectionDAGInfo", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20830, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printThumbAddrModeS1Operand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "Op", ",", "raw_ostream", "&", "O", ")", "{", "printThumbAddrModeRI5Operand", "(", "MI", ",", "Op", ",", "O", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "ARMInstPrinter14", "Func": "printThumbAddrModeS1Operand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20831, "Length": 30, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MinAlign", "==", "<NUM_LIT>", ")", "return", "Type", "::", "getInt16Ty", "(", "Context", ")", ";"], "ground_truth": ["if", "(", "SrcAddrSpace", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "SrcAddrSpace", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", "||", "DestAddrSpace", "==", "<ISA_LIT>AS", "::", "LOCAL_ADDRESS", "||", "DestAddrSpace", "==", "<ISA_LIT>AS", "::", "REGION_ADDRESS", ")", "{"], "File": "AMDGPUTargetTransformInfo44", "Func": "getMemcpyLoopLoweringType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20832, "Length": 41, "Cover_Rate": 0.36283185840707965, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "gen_symGOT2reg", "(", "dest", ",", "gp_sym", ",", "src", ",", "GEN_INT", "(", "R_FRV_GOT12", ")", ")", ";"], "ground_truth": ["}"], "File": "frv", "Func": "frv_gen_GPsym2reg", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20833, "Length": 16, "Cover_Rate": 0.3404255319148936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>SelectionDAGInfo", "::", "<ISA_LIT>SelectionDAGInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "TM", ")", ":", "TargetSelectionDAGInfo", "(", "TM", ")", "{"], "ground_truth": ["}"], "File": "mprocSelectionDAGInfo", "Func": "mprocSelectionDAGInfo", "Target": "mproc", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20834, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "mode", "==", "DFmode", ")", "gregno", "+=", "(", "<NUM_LIT>", "-", "gregno", ")", "&", "<NUM_LIT>", ";", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", ">", "GP_ARG_MAX_REG", ")", "return", "NULL_RTX", ";", "return", "spe_build_register_parallel", "(", "mode", ",", "gregno", ")", ";", "}", "if", "(", "cum", "->", "stdarg", ")", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "n_words", "==", "<NUM_LIT>", "&&", "(", "gregno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "gregno", "+=", "<NUM_LIT>", ";", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", "<=", "GP_ARG_MAX_REG", ")", "{", "rtx", "r1", ",", "r2", ";", "machine_mode", "m", "=", "SImode", ";", "r1", "=", "gen_rtx_REG", "(", "m", ",", "gregno", ")", ";", "r1", "=", "gen_rtx_EXPR_LIST", "(", "m", ",", "r1", ",", "const0_rtx", ")", ";", "r2", "=", "gen_rtx_REG", "(", "m", ",", "gregno", "+", "<NUM_LIT>", ")", ";", "r2", "=", "gen_rtx_EXPR_LIST", "(", "m", ",", "r2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "return", "gen_rtx_PARALLEL", "(", "mode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "r1", ",", "r2", ")", ")", ";"], "ground_truth": ["}"], "File": "powerpcspe", "Func": "rs6000_spe_function_arg", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20835, "Length": 155, "Cover_Rate": 0.6512605042016807, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "flag_modulo_sched", ")", "flag_resched_modulo_sched", "=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "tilepro", "Func": "tilepro_option_override", "Target": "tilepro", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 20836, "Length": 9, "Cover_Rate": 0.5625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqdmlslh_s16", "(", "int32_t", "__a", ",", "int16_t", "__b", ",", "int16_t", "__c", ")", "{", "return", "__builtin_aarch64_sqdmlslhi", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vqdmlslh_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20837, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Size", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "bool", "Is32Bit", "=", "Size", "==", "<NUM_LIT>", ";", "if", "(", "auto", "Fns", "=", "selectArithImmed", "(", "RHS", ")", ")", "return", "emitInstr", "(", "AddrModeAndSizeToOpcode", "[", "<NUM_LIT>", "]", "[", "Is32Bit", "]", ",", "{", "Dst", "}", ",", "{", "LHS", "}", ",", "MIRBuilder", ",", "Fns", ")", ";", "if", "(", "auto", "Fns", "=", "selectShiftedRegister", "(", "RHS", ")", ")", "return", "emitInstr", "(", "AddrModeAndSizeToOpcode", "[", "<NUM_LIT>", "]", "[", "Is32Bit", "]", ",", "{", "Dst", "}", ",", "{", "LHS", "}", ",", "MIRBuilder", ",", "Fns", ")", ";"], "ground_truth": ["return", "emitInstr", "(", "AddrModeAndSizeToOpcode", "[", "<NUM_LIT>", "]", "[", "Is32Bit", "]", ",", "{", "Dst", "}", ",", "{", "LHS", ",", "RHS", "}", ",", "MIRBuilder", ")", ";"], "File": "AArch64InstructionSelector50", "Func": "emitBinOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20838, "Length": 123, "Cover_Rate": 0.5540540540540541, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "char", "OpFlags", "=", "Subtarget", "->", "ClassifyBlockAddressReference", "(", ")", ";", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "int64_t", "Offset", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "getPointerTy", "(", ")", ",", "Offset", ",", "OpFlags", ")", ";"], "ground_truth": ["if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";"], "File": "X86ISelLowering (2)1", "Func": "LowerBlockAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20839, "Length": 132, "Cover_Rate": 0.6567164179104478, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Rn", "==", "<NUM_LIT>", ")", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRPairRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "S", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeDoubleRegLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20840, "Length": 88, "Cover_Rate": 0.5827814569536424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";"], "ground_truth": ["}"], "File": "XCoreFrameLowering12", "Func": "hasFP", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20841, "Length": 25, "Cover_Rate": 0.6756756756756757, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "compute_offset_order", "(", "nops", ",", "unsorted_offsets", ",", "order", ",", "check_regs", "?", "unsorted_regs", ":", "NULL", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "saved_order", ")", "memcpy", "(", "saved_order", ",", "order", ",", "sizeof", "order", ")", ";", "if", "(", "base", ")", "{", "*", "base", "=", "base_reg", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nops", ";", "i", "++", ")", "{", "regs", "[", "i", "]", "=", "unsorted_regs", "[", "check_regs", "?", "order", "[", "i", "]", ":", "i", "]", ";", "if", "(", "reg_rtxs", ")", "reg_rtxs", "[", "i", "]", "=", "unsorted_reg_rtxs", "[", "check_regs", "?", "order", "[", "i", "]", ":", "i", "]", ";", "}", "*", "load_offset", "=", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", ";", "}", "if", "(", "TARGET_THUMB1", "&&", "!", "peep2_reg_dead_p", "(", "nops_total", ",", "base_reg_rtx", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", "==", "<NUM_LIT>", ")", "stm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_ARM", "&&", "unsorted_offsets", "[", "order", "[", "<NUM_LIT>", "]", "]", "==", "<NUM_LIT>", ")", "stm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_ARM", "&&", "unsorted_offsets", "[", "order", "[", "nops", "-", "<NUM_LIT>", "]", "]", "==", "<NUM_LIT>", ")", "stm_case", "=", "<NUM_LIT>", ";", "else", "if", "(", "TARGET_32BIT", "&&", "unsorted_offsets", "[", "order", "[", "nops", "-", "<NUM_LIT>", "]", "]", "==", "-", "<NUM_LIT>", ")", "stm_case", "=", "<NUM_LIT>", ";", "else", "return", "<NUM_LIT>", ";", "if", "(", "!", "multiple_operation_profitable_p", "(", "false", ",", "nops", ",", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "stm_case", ";"], "ground_truth": ["}"], "File": "arm", "Func": "store_multiple_sequence", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20842, "Length": 226, "Cover_Rate": 0.31129476584022037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "arc_output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "break", ";", "case", "MINUS", ":", "x", "=", "simplify_subtraction", "(", "x", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MINUS", ")", "goto", "restart", ";", "arc_output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "<NUM_LIT>", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "arc_output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "}", "else", "arc_output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "break", ";", "case", "ZERO_EXTEND", ":", "case", "SIGN_EXTEND", ":", "arc_output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "break", ";", "case", "UNSPEC", ":", "const", "char", "*", "suffix", ";", "bool", "pcrel", ";", "pcrel", "=", "false", ";", "rtx", "base", ";", "base", "=", "NULL", ";", "gcc_assert", "(", "XVECLEN", "(", "x", ",", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", ")", ";", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "ARC_UNSPEC_GOT", ":", "suffix", "=", "<STR_LIT>", ",", "pcrel", "=", "true", ";", "break", ";", "case", "ARC_UNSPEC_GOTOFF", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "ARC_UNSPEC_GOTOFFPC", ":", "suffix", "=", "<STR_LIT>", ",", "pcrel", "=", "true", ";", "break", ";", "case", "ARC_UNSPEC_PLT", ":", "suffix", "=", "<STR_LIT>", ";", "break", ";", "case", "UNSPEC_TLS_GD", ":", "suffix", "=", "<STR_LIT>", ",", "pcrel", "=", "true", ";", "break", ";", "case", "UNSPEC_TLS_IE", ":", "suffix", "=", "<STR_LIT>", ",", "pcrel", "=", "true", ";", "break", ";", "case", "UNSPEC_TLS_OFF", ":", "if", "(", "XVECLEN", "(", "x", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "base", "=", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "==", "TLS_MODEL_LOCAL_EXEC", "||", "(", "!", "flag_pic", "&&", "!", "base", ")", ")", "suffix", "=", "<STR_LIT>", ";", "else", "suffix", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "suffix", "=", "<STR_LIT>", ";", "output_operand_lossage", "(", "<STR_LIT>", ",", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "arc", "Func": "arc_output_pic_addr_const", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20843, "Length": 375, "Cover_Rate": 0.48638132295719844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "*", "<ISA_LIT>InstrInfo", "::", "getBranchDestBlock", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";"], "File": "AAPInstrInfo", "Func": "getBranchDestBlock", "Target": "AAP", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20844, "Length": 40, "Cover_Rate": 0.975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "llvm", "::", "<STR_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "bool", "ListContainsPC", "=", "false", ",", "ListContainsLR", "=", "false", ";", "for", "(", "unsigned", "OI", "=", "<NUM_LIT>", ",", "OE", "=", "MI", ".", "getNumOperands", "(", ")", ";", "OI", "<", "OE", ";", "++", "OI", ")", "{"], "ground_truth": ["assert", "(", "MI", ".", "getOperand", "(", "OI", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", ")", ";"], "File": "ARMMCTargetDesc44", "Func": "getARMLoadDeprecationInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20845, "Length": 78, "Cover_Rate": 0.45348837209302323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitGroup", "(", "SDValue", "V", ",", "unsigned", "R", ",", "unsigned", "S", ",", "unsigned", "E", ")", ":", "V", "(", "V", ")", ",", "RLAmt", "(", "R", ")", ",", "StartIdx", "(", "S", ")", ",", "EndIdx", "(", "E", ")", ",", "Repl32", "(", "false", ")", ",", "Repl32CR", "(", "false", ")", ",", "Repl32Coalesced", "(", "false", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "V", ".", "getNode", "(", ")", "<<", "<STR_LIT>", "<<", "R", "<<", "<STR_LIT>", "<<", "S", "<<", "<STR_LIT>", "<<", "E", "<<", "<STR_LIT>", ")", ";"], "File": "PPCISelDAGToDAG1", "Func": "BitGroup", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20846, "Length": 79, "Cover_Rate": 0.9875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "shouldExpandReduction", "(", "const", "IntrinsicInst", "*", "II", ")", "const", "{", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo (2)1", "Func": "shouldExpandReduction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20847, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isThumb2", "(", "STI", ")", ")", "{", "EncodedValue", "|=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "EncodedValue", ";"], "File": "ARMMCCodeEmitter1", "Func": "NEONThumb2V8PostEncoder", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20848, "Length": 16, "Cover_Rate": 0.43243243243243246, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "size", "=", "(", "<NUM_LIT>", "+", "h8300_constant_length", "(", "offset", ")", "+", "h8300_classify_operand", "(", "src", ",", "GET_MODE_SIZE", "(", "GET_MODE", "(", "src", ")", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "REG_P", "(", "dest", ")", "||", "!", "REG_P", "(", "src", ")", "||", "REGNO", "(", "src", ")", "!=", "REGNO", "(", "dest", ")", ")", "size", "+=", "<NUM_LIT>", ";"], "ground_truth": ["return", "size", ";"], "File": "h8300", "Func": "h8300_mova_length", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20849, "Length": 57, "Cover_Rate": 0.7402597402597403, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Idx", "=", "WhichResult", ";", "for", "(", "unsigned", "k", "=", "<NUM_LIT>", ";", "k", "<", "Half", ";", "++", "k", ")", "{", "int", "MIdx", "=", "M", "[", "i", "+", "j", "+", "k", "]", ";", "if", "(", "MIdx", ">=", "<NUM_LIT>", "&&", "(", "unsigned", ")", "MIdx", "!=", "Idx", ")", "return", "false", ";", "Idx", "+=", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "is64BitVector", "(", ")", "&&", "EltSz", "==", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMISelLowering117", "Func": "isVUZP_v_undef_Mask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20850, "Length": 90, "Cover_Rate": 0.4205607476635514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCRegisterInfo", "*", "create<ISA_LIT>MCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";"], "ground_truth": ["Init<ISA_LIT>MCRegisterInfo", "(", "X", ",", "<NUM_LIT>", ")", ";"], "File": "TPCMCTargetDesc", "Func": "createTPCMCRegisterInfo", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20851, "Length": 27, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "crtl", "->", "args", ".", "size", "<=", "<NUM_LIT>", "&&", "crtl", "->", "args", ".", "size", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "layout", ".", "frame_size", "-", "INCOMING_FRAME_SP_OFFSET", "+", "crtl", "->", "args", ".", "size", "<=", "<NUM_LIT>", ")", "layout", ".", "fp_minus_ap", "=", "layout", ".", "frame_size", "-", "INCOMING_FRAME_SP_OFFSET", ";", "else", "layout", ".", "fp_minus_ap", "=", "<NUM_LIT>", "-", "crtl", "->", "args", ".", "size", ";", "}", "else", "layout", ".", "fp_minus_ap", "=", "(", "layout", ".", "stdarg_save_size", "+", "layout", ".", "register_save_size", "-", "INCOMING_FRAME_SP_OFFSET", ")", ";", "layout", ".", "sp_minus_fp", "=", "(", "layout", ".", "frame_size", "-", "INCOMING_FRAME_SP_OFFSET", "-", "layout", ".", "fp_minus_ap", ")", ";"], "ground_truth": ["layout", ".", "first_local_minus_ap", "=", "layout", ".", "sp_minus_fp", "-", "layout", ".", "locals_size", ";"], "File": "stormy16", "Func": "xstormy16_compute_stack_layout", "Target": "stormy16", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20852, "Length": 105, "Cover_Rate": 0.49528301886792453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>DAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "SelectionDAGISel", "(", "tm", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG101", "Func": "PPCDAGToDAGISel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20853, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetRegisterClass", "*", "CopyRC", "=", "(", "SrcVT", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "CopyReg", "=", "createResultReg", "(", "CopyRC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "CopyOpc", ")", ",", "CopyReg", ")", ".", "addReg", "(", "InputReg", ")", ";", "unsigned", "ResultReg", "=", "FastEmitInst_extractsubreg", "(", "<STR_LIT>", ",", "CopyReg", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "ResultReg", ")", "return", "false", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel13", "Func": "X86SelectTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20854, "Length": 74, "Cover_Rate": 0.34579439252336447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Cond", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "false", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getCommonSubClass", "(", "MRI", ".", "getRegClass", "(", "TrueReg", ")", ",", "MRI", ".", "getRegClass", "(", "FalseReg", ")", ")", ";", "if", "(", "!", "RC", ")", "return", "false", ";", "if", "(", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", "&&", "!", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "false", ";", "CondCycles", "=", "<NUM_LIT>", ";"], "ground_truth": ["TrueCycles", "=", "<NUM_LIT>", ";"], "File": "PPCInstrInfo (2)", "Func": "canInsertSelect", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20855, "Length": 132, "Cover_Rate": 0.6407766990291263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "Function", ":", "M", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Function", ")", ";", "for", "(", "const", "auto", "&", "Global", ":", "M", ".", "globals", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Global", ")", ";", "for", "(", "const", "auto", "&", "Alias", ":", "M", ".", "aliases", "(", ")", ")", "TLOF", ".", "emitLinkerFlagsForGlobal", "(", "OS", ",", "&", "Alias", ")", ";", "OS", ".", "flush", "(", ")", ";"], "ground_truth": ["if", "(", "!", "Flags", ".", "empty", "(", ")", ")", "{"], "File": "AArch64AsmPrinter12", "Func": "EmitEndOfAsmFile", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20856, "Length": 81, "Cover_Rate": 0.4426229508196721, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>Subtarget", "::", "initSubtargetFeatures", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "<ISA_LIT>Name", "=", "CPU", ";", "if", "(", "<ISA_LIT>Name", ".", "empty", "(", ")", ")", "<ISA_LIT>Name", "=", "<STR_LIT>", ";", "std", "::", "string", "FullFS", "=", "FS", ";"], "ground_truth": ["ParseSubtargetFeatures", "(", "<ISA_LIT>Name", ",", "FullFS", ")", ";"], "File": "FPGASubtarget", "Func": "initSubtargetFeatures", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20857, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "range", "++", ";", "uses", "=", "BitVector", "(", "range", ")", ";"], "ground_truth": ["defs", "=", "BitVector", "(", "range", ")", ";"], "File": "RAInfo", "Func": "LiveRange", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20858, "Length": 17, "Cover_Rate": 0.7083333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int8x8_t", ")", "__builtin_aarch64_srshr_nv8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrshr_n_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20859, "Length": 12, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "if", "(", "ST", "->", "getGeneration", "(", ")", "<=", "<ISA_LIT>Subtarget", "::", "NORTHERN_ISLANDS", "&&", "(", "AddrSpace", "==", "<ISA_LIT>AS", "::", "PARAM_D_ADDRESS", "||", "AddrSpace", "==", "<ISA_LIT>AS", "::", "PARAM_I_ADDRESS", "||", "(", "AddrSpace", ">=", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0", "&&", "AddrSpace", "<=", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_15", ")", ")", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUTargetTransformInfo8", "Func": "getLoadStoreVecRegBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20860, "Length": 50, "Cover_Rate": 0.45045045045045046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "Subtarget", ".", "hasSSE4A", "(", ")", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithSSE4A", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "NumV2Inputs", "==", "<NUM_LIT>", ")", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "bool", "IsBlendSupported", "=", "Subtarget", ".", "hasSSE41", "(", ")", ";", "if", "(", "IsBlendSupported", ")", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Masked", "=", "lowerVectorShuffleAsBitMask", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "DAG", ")", ")", "return", "Masked", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleWithPACK", "(", "DL", ",", "<STR_LIT>", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";"], "ground_truth": ["if", "(", "SDValue", "BitBlend", "=", "lowerVectorShuffleAsBitBlend", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ")", "return", "BitBlend", ";"], "File": "X86ISelLowering11", "Func": "lowerV8I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20861, "Length": 254, "Cover_Rate": 0.36028368794326243, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psrlv32hi_mask", "(", "(", "__v32hi", ")", "__A", ",", "(", "__v32hi", ")", "__B", ",", "(", "__v32hi", ")", "_mm512_setzero_si512", "(", ")", ",", "(", "__mmask32", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_srlv_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20862, "Length": 31, "Cover_Rate": 0.5849056603773585, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "JITInfo", ";"], "ground_truth": ["}"], "File": "MipsTargetMachine", "Func": "getJITInfo", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20863, "Length": 5, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TTIImpl", "::", "getCastInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Dst", ",", "Type", "*", "Src", ",", "const", "Instruction", "*", "I", ")", "{"], "ground_truth": ["assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "<STR_LIT>", ")", ";"], "File": "PPCTargetTransformInfo10", "Func": "getCastInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20864, "Length": 34, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";", "}", "mreg", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "~", "(", "(", "(", "<NUM_LIT>", "<<", "width", ")", "-", "<NUM_LIT>", ")", "<<", "posn", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_AND", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mreg", ")", ")", ")", ";", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "sreg", "=", "copy_to_mode_reg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "width", "+", "posn", "!=", "(", "int", ")", "GET_MODE_SIZE", "(", "SImode", ")", ")", "{", "ereg", "=", "force_reg", "(", "SImode", ",", "GEN_INT", "(", "(", "<NUM_LIT>", "<<", "width", ")", "-", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "sreg", ",", "gen_rtx_AND", "(", "SImode", ",", "sreg", ",", "ereg", ")", ")", ")", ";", "}"], "ground_truth": ["if", "(", "posn", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "sreg", ",", "gen_rtx_ASHIFT", "(", "SImode", ",", "sreg", ",", "GEN_INT", "(", "posn", ")", ")", ")", ")", ";"], "File": "mcore", "Func": "mcore_expand_insv", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20865, "Length": 166, "Cover_Rate": 0.3648351648351648, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "<ISA_LIT>MCExpr", "::", "VariantKind", "Variants", "[", "]", "=", "{", "<ISA_LIT>MCExpr", "::", "VK_ABS_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_GOTTPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_TPREL_G0_NC", ",", "<ISA_LIT>MCExpr", "::", "VK_DTPREL_G0_NC", "}", ";"], "ground_truth": ["return", "isMovWSymbol", "(", "Variants", ")", ";"], "File": "ARM64AsmParser", "Func": "isMovKSymbolG0", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20866, "Length": 32, "Cover_Rate": 0.8205128205128205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "CSR_Interrupt_RegMask", ";", "}", "switch", "(", "Subtarget", ".", "getTargetABI", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_ILP32_LP64_RegMask", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_ILP32F_LP64F_RegMask", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "CSR_ILP32D_LP64D_RegMask", ";"], "ground_truth": ["}"], "File": "RISCVRegisterInfo10", "Func": "getCallPreservedMask", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20867, "Length": 48, "Cover_Rate": 0.375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", ";", "unsigned", "V0", ",", "V1", ";", "const", "TargetRegisterClass", "*", "RC", ";", "const", "<ISA_LIT>ABIInfo", "&", "ABI", "=", "static_cast", "<", "const", "<ISA_LIT>TargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ";", "RC", "=", "(", "ABI", ".", "IsN64", "(", ")", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "V0", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "V1", "=", "RegInfo", ".", "createVirtualRegister", "(", "RC", ")", ";", "if", "(", "ABI", ".", "IsN64", "(", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "if", "(", "ABI", ".", "IsN32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "assert", "(", "ABI", ".", "IsO32", "(", ")", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "MBB", ".", "addLiveIn", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "MipsMachineFunction39", "Func": "initGlobalBaseReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20868, "Length": 456, "Cover_Rate": 0.7985989492119089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshl_s8", "(", "int8x8_t", "__a", ",", "int8x8_t", "__b", ")", "{", "return", "__builtin_aarch64_sshlv8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshl_s8", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20869, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "XFI", "->", "isLargeFrame", "(", "MF", ")", "||", "hasFP", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ")", ";", "if", "(", "XFI", "->", "isLargeFrame", "(", "MF", ")", "&&", "!", "hasFP", "(", "MF", ")", ")", "RS", "->", "addScavengingFrameIndex", "(", "MFI", "->", "CreateStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "RC", "->", "getAlignment", "(", ")", ",", "false", ")", ")", ";"], "ground_truth": ["}"], "File": "XCoreFrameLowering (2)", "Func": "processFunctionBeforeFrameFinalized", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20870, "Length": 78, "Cover_Rate": 0.5864661654135338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_char", "[", "<NUM_LIT>", "]", ";"], "ground_truth": ["res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "m2", ".", "as_char", "[", "<NUM_LIT>", "]", ";"], "File": "mmintrin4", "Func": "_mm_unpackhi_pi8", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20871, "Length": 84, "Cover_Rate": 0.3853211009174312, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "NewExtType", "=", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "&&", "LD", "->", "getExtensionType", "(", ")", "!=", "<STR_LIT>", "&&", "LD", "->", "getExtensionType", "(", ")", "!=", "NewExtType", ")", "return", "SDValue", "(", ")", ";", "LLVMContext", "&", "C", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDLoc", "DL", "(", "LD", ")", ";", "SDValue", "Ch", "=", "LD", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "Align", "Alignment", "=", "LD", "->", "getOriginalAlign", "(", ")", ";", "MachineMemOperand", "::", "Flags", "MMOFlags", "=", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ";", "AAMDNodes", "AAInfo", "=", "LD", "->", "getAAInfo", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getUNDEF", "(", "BasePtr", ".", "getValueType", "(", ")", ")", ";", "EVT", "NewFromVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "FromEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "EVT", "NewToVT", "=", "EVT", "::", "getVectorVT", "(", "C", ",", "EVT", "::", "getIntegerVT", "(", "C", ",", "ToEltVT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "NumElements", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Loads", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "FromVT", ".", "getVectorNumElements", "(", ")", "/", "NumElements", ";", "i", "++", ")", "{", "unsigned", "NewOffset", "=", "(", "i", "*", "NewFromVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ";", "SDValue", "NewPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "DL", ",", "BasePtr", ",", "TypeSize", "::", "Fixed", "(", "NewOffset", ")", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "NewExtType", ",", "NewToVT", ",", "DL", ",", "Ch", ",", "NewPtr", ",", "Offset", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "NewOffset", ")", ",", "NewFromVT", ",", "Alignment", ",", "MMOFlags", ",", "AAInfo", ")", ";", "Loads", ".", "push_back", "(", "NewLoad", ")", ";", "Chains", ".", "push_back", "(", "SDValue", "(", "NewLoad", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["SDValue", "NewChain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Chains", ")", ";"], "File": "ARMISelLowering (2)5", "Func": "PerformSplittingMVEEXTToWideningLoad", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20872, "Length": 330, "Cover_Rate": 0.5830388692579506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "X", "(", "getThe<ISA_LIT>leTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Y", "(", "getThe<ISA_LIT>beTarget", "(", ")", ")", ";"], "ground_truth": ["RegisterAsmPrinter", "<", "<ISA_LIT>AsmPrinter", ">", "Z", "(", "getTheARM64Target", "(", ")", ")", ";"], "File": "AArch64AsmPrinter", "Func": "LLVMInitializeAArch64AsmPrinter", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20873, "Length": 33, "Cover_Rate": 0.8461538461538461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Header", ".", "amd_kernel_code_version_minor", "=", "<NUM_LIT>", ";", "Header", ".", "amd_machine_kind", "=", "<NUM_LIT>", ";", "Header", ".", "amd_machine_version_major", "=", "Version", ".", "Major", ";", "Header", ".", "amd_machine_version_minor", "=", "Version", ".", "Minor", ";", "Header", ".", "amd_machine_version_stepping", "=", "Version", ".", "Stepping", ";", "Header", ".", "kernel_code_entry_byte_offset", "=", "sizeof", "(", "Header", ")", ";", "Header", ".", "wavefront_size", "=", "<NUM_LIT>", ";", "Header", ".", "call_convention", "=", "-", "<NUM_LIT>", ";"], "ground_truth": ["Header", ".", "kernarg_segment_alignment", "=", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo50", "Func": "initDefaultAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20874, "Length": 64, "Cover_Rate": 0.4050632911392405, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "REG_X", ":", "return", "<STR_LIT>", ";", "case", "REG_Y", ":", "return", "<STR_LIT>", ";", "case", "REG_Z", ":", "return", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "return", "NULL", ";"], "ground_truth": ["}"], "File": "avr3", "Func": "ptrreg_to_str", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20875, "Length": 29, "Cover_Rate": 0.6590909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printFBits32", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "markup", "(", "<STR_LIT>", ")", "<<", "<STR_LIT>", "<<", "<NUM_LIT>", "-", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "<<", "markup", "(", "<STR_LIT>", ")", ";"], "File": "ARMInstPrinter1", "Func": "printFBits32", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20876, "Length": 50, "Cover_Rate": 0.9803921568627451, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{"], "ground_truth": ["MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "File": "SIInsertSkips10", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20877, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pConfig", ".", "attribute", "(", ")", ".", "predefined", "(", ")", ".", "unsetWholeArchive", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "predefined", "(", ")", ".", "unsetAsNeeded", "(", ")", ";", "pConfig", ".", "attribute", "(", ")", ".", "predefined", "(", ")", ".", "setDynamic", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "HexagonEmulation", "Func": "MCLDEmulateHexagonELF", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20878, "Length": 46, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "override", "{"], "ground_truth": ["}"], "File": "WebAssemblyMCCodeEmitter (2)", "Func": "~WebAssemblyMCCodeEmitter", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20879, "Length": 7, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DstVT", "!=", "<STR_LIT>", "||", "Subtarget", ".", "is16Bit", "(", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "Z80ISelLowering2", "Func": "isDesirableToShrinkOp", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20880, "Length": 61, "Cover_Rate": 0.46923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "STmp0", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "STmp1", "=", "RS", "->", "scavengeRegister", "(", "&", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp0", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Z", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "InputPtrReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "NGROUPS_Y", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "STmp1", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "STmp0", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp1", ")", ".", "addReg", "(", "TIDIGXReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "STmp0", ")", ".", "addReg", "(", "TIDIGYReg", ")", ".", "addReg", "(", "TIDReg", ")", ";", "BuildMI", "(", "Entry", ",", "Insert", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "TIDReg", ")", ".", "addReg", "(", "TIDReg", ")", ".", "addReg", "(", "TIDIGZReg", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SIInstrInfo38", "Func": "calculateLDSSpillAddress", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20881, "Length": 194, "Cover_Rate": 0.30124223602484473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_broadcastq_epi64", "(", "__m512i", "__O", ",", "__mmask8", "__M", ",", "__m128i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512i", ")", "__builtin_ia32_pbroadcastq512", "(", "(", "__v2di", ")", "__A", ",", "(", "__v8di", ")", "__O", ",", "__M", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_mask_broadcastq_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20882, "Length": 44, "Cover_Rate": 0.9777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "RISCVISelLowering26", "Func": "getTargetNodeName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20883, "Length": 75, "Cover_Rate": 0.487012987012987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "Value", "*", "ArgVal", "=", "Args", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "unsigned", "Arg", "=", "ArgRegs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "MVT", "ArgVT", "=", "ArgVTs", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "assert", "(", "(", "!", "ArgVT", ".", "isVector", "(", ")", "&&", "ArgVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "<ISA_LIT>EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "false", ")", ";", "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "AExt", ":", "case", "CCValAssign", "::", "ZExt", ":", "{", "MVT", "DestVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "Arg", "=", "<ISA_LIT>EmitIntExt", "(", "ArgVT", ",", "Arg", ",", "DestVT", ",", "true", ")", ";", "assert", "(", "Arg", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "ArgVT", "=", "DestVT", ";", "break", ";", "}", "case", "CCValAssign", "::", "BCvt", ":", "{", "unsigned", "BC", "=", "fastEmit_r", "(", "ArgVT", ",", "VA", ".", "getLocVT", "(", ")", ",", "<STR_LIT>", ",", "Arg", ",", "false", ")", ";", "assert", "(", "BC", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Arg", "=", "BC", ";", "ArgVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "Arg", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "NextVA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "VA", ".", "getLocReg", "(", ")", ")", ".", "addReg", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Arg", ")", ")", ";", "RegArgs", ".", "push_back", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "RegArgs", ".", "push_back", "(", "NextVA", ".", "getLocReg", "(", ")", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "isa", "<", "UndefValue", ">", "(", "ArgVal", ")", ")", "continue", ";", "Address", "Addr", ";", "Addr", ".", "BaseType", "=", "Address", "::", "RegBase", ";", "Addr", ".", "Base", ".", "Reg", "=", "<STR_LIT>", ";", "Addr", ".", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "bool", "EmitRet", "=", "<ISA_LIT>EmitStore", "(", "ArgVT", ",", "Arg", ",", "Addr", ")", ";", "(", "void", ")", "EmitRet", ";", "assert", "(", "EmitRet", "&&", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel42", "Func": "ProcessCallArgs", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20884, "Length": 497, "Cover_Rate": 0.5641316685584563, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodePRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "PRegsTable", "[", "RegNo", "]", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "PatmosDisassembler", "Func": "DecodePRegsRegisterClass", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20885, "Length": 52, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";"], "ground_truth": ["}"], "File": "P2ELFStreamer", "Func": "getStreamer", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20886, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "formatImm", "(", "MO", ".", "getImm", "(", ")", "*", "Scale", ")", ";"], "File": "AArch64InstPrinter11", "Func": "printUImm12Offset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20887, "Length": 35, "Cover_Rate": 0.4069767441860465, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "CostFactor", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getMax", "(", ")", ";"], "ground_truth": ["if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "CostKind", ",", "Op1Info", ",", "Op2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ",", "Args", ",", "CxtI", ")", ";"], "File": "PPCTargetTransformInfo14", "Func": "getArithmeticInstrCost", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20888, "Length": 48, "Cover_Rate": 0.31788079470198677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcvtq_n_s16_f16", "(", "float16x8_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__builtin_neon_vcvts_nv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcvtq_n_s16_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20889, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LowerControlFlow", "::", "findMaskOperands", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Src", ")", "const", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ".", "getReg", "(", ")", ")", ")", "{", "Src", ".", "push_back", "(", "Op", ")", ";", "return", ";", "}", "MachineInstr", "*", "Def", "=", "MRI", "->", "getUniqueVRegDef", "(", "Op", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "Def", "||", "Def", "->", "getParent", "(", ")", "!=", "MI", ".", "getParent", "(", ")", "||", "!", "(", "Def", "->", "isFullCopy", "(", ")", "||", "(", "Def", "->", "getOpcode", "(", ")", "==", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", "return", ";", "for", "(", "auto", "I", "=", "Def", "->", "getIterator", "(", ")", ";", "I", "!=", "MI", ".", "getIterator", "(", ")", ";", "++", "I", ")", "if", "(", "I", "->", "modifiesRegister", "(", "<STR_LIT>", ",", "TRI", ")", "&&", "!", "(", "I", "->", "isCopy", "(", ")", "&&", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", ";"], "ground_truth": ["for", "(", "const", "auto", "&", "SrcOp", ":", "Def", "->", "explicit_operands", "(", ")", ")", "if", "(", "SrcOp", ".", "isUse", "(", ")", "&&", "(", "!", "SrcOp", ".", "isReg", "(", ")", "||", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcOp", ".", "getReg", "(", ")", ")", "||", "SrcOp", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", ")", "Src", ".", "push_back", "(", "SrcOp", ")", ";"], "File": "SILowerControlFlow18", "Func": "findMaskOperands", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20890, "Length": 234, "Cover_Rate": 0.970954356846473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "V2", ".", "isUndef", "(", ")", ")", "return", "SDValue", "(", ")", ";", "MVT", "SubVT", "=", "<STR_LIT>", "(", "VT", ".", "getVectorElementType", "(", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "LoV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "V1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "SDValue", "HiV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "SubVT", ",", "OnlyUsesV1", "?", "V1", ":", "V2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LoV", ",", "HiV", ")", ";", "}", "}", "int", "MaskLO", "=", "Mask", "[", "<NUM_LIT>", "]", ";", "if", "(", "MaskLO", "==", "SM_SentinelUndef", ")", "MaskLO", "=", "Mask", "[", "<NUM_LIT>", "]", "==", "SM_SentinelUndef", "?", "<NUM_LIT>", ":", "Mask", "[", "<NUM_LIT>", "]", ";", "int", "MaskHI", "=", "Mask", "[", "<NUM_LIT>", "]", ";", "if", "(", "MaskHI", "==", "SM_SentinelUndef", ")", "MaskHI", "=", "Mask", "[", "<NUM_LIT>", "]", "==", "SM_SentinelUndef", "?", "<NUM_LIT>", ":", "Mask", "[", "<NUM_LIT>", "]", ";", "unsigned", "PermMask", "=", "MaskLO", "/", "<NUM_LIT>", "|", "(", "MaskHI", "/", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "IsV1Zero", ")", "{", "V1", "=", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "MaskLO", "<", "<NUM_LIT>", ")", "PermMask", "=", "(", "PermMask", "&", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";"], "ground_truth": ["if", "(", "MaskHI", "<", "<NUM_LIT>", ")", "PermMask", "=", "(", "PermMask", "&", "<NUM_LIT>", ")", "|", "<NUM_LIT>", ";"], "File": "X86ISelLowering (3)", "Func": "lowerV2X128VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20891, "Length": 232, "Cover_Rate": 0.5021645021645021, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerVACOPY", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "Value", "*", "DestSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "const", "Value", "*", "SrcSV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "DestSV", ")", ",", "MachinePointerInfo", "(", "SrcSV", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering109", "Func": "LowerVACOPY", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20892, "Length": 116, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitBundleLock", "(", "bool", "AlignToEnd", ")", "override", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "emitBundleLock", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20893, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{"], "ground_truth": ["default", ":"], "File": "MOSInstrInfo", "Func": "isReallyTriviallyReMaterializable", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20894, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FastISel", "*", "<STR_LIT>", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", "{", "return", "new", "<ISA_LIT>FastISel", "(", "FuncInfo", ",", "LibInfo", ")", ";"], "ground_truth": ["}"], "File": "AArch64FastISel10", "Func": "createFastISel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20895, "Length": 24, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InstructionCost", "<ISA_LIT>TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "const", "Instruction", "*", "I", ")", "{", "if", "(", "useNeonVector", "(", "DataTy", ")", ")", "return", "BaseT", "::", "getGatherScatterOpCost", "(", "Opcode", ",", "DataTy", ",", "Ptr", ",", "VariableMask", ",", "Alignment", ",", "CostKind", ",", "I", ")", ";", "auto", "*", "VT", "=", "cast", "<", "VectorType", ">", "(", "DataTy", ")", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "DataTy", ")", ";", "if", "(", "!", "LT", ".", "first", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getInvalid", "(", ")", ";", "if", "(", "cast", "<", "VectorType", ">", "(", "DataTy", ")", "->", "getElementCount", "(", ")", "==", "ElementCount", "::", "getScalable", "(", "<NUM_LIT>", ")", ")", "return", "InstructionCost", "::", "getInvalid", "(", ")", ";", "ElementCount", "LegalVF", "=", "LT", ".", "second", ".", "getVectorElementCount", "(", ")", ";", "InstructionCost", "MemOpCost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VT", "->", "getElementType", "(", ")", ",", "Alignment", ",", "<NUM_LIT>", ",", "CostKind", ",", "I", ")", ";", "MemOpCost", "*=", "getSVEGatherScatterOverhead", "(", "Opcode", ")", ";"], "ground_truth": ["return", "LT", ".", "first", "*", "MemOpCost", "*", "getMaxNumElements", "(", "LegalVF", ")", ";"], "File": "AArch64TargetTransformInfo24", "Func": "getGatherScatterOpCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20896, "Length": 183, "Cover_Rate": 0.9945652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ItaniumMangler", "(", "bool", "useAddrSpace", ")", ":", "UseAddrSpace", "(", "useAddrSpace", ")", "{"], "ground_truth": ["}"], "File": "AMDGPULibFunc (2)", "Func": "ItaniumMangler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20897, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "resetUnwindDirectiveParserState", "(", ")", "{", "FnStartLoc", "=", "SMLoc", "(", ")", ";", "CantUnwindLoc", "=", "SMLoc", "(", ")", ";", "PersonalityLoc", "=", "SMLoc", "(", ")", ";", "HandlerDataLoc", "=", "SMLoc", "(", ")", ";"], "ground_truth": ["FPReg", "=", "-", "<NUM_LIT>", ";"], "File": "ARMAsmParser (2)1", "Func": "resetUnwindDirectiveParserState", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20898, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo12", "Func": "getVGPRAllocGranule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20899, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LiveRegs", ".", "addReg", "(", "SpillReg", ")", ";", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SpillReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SIFrameLowering5", "Func": "buildPrologSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20900, "Length": 129, "Cover_Rate": 0.3944954128440367, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "expand_cbranchsi4", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "comparison", ",", "int", "probability", ")", "{", "rtx", "(", "*", "branch_expander", ")", "(", "rtx", ")", "=", "gen_branch_true", ";", "comparison", "=", "prepare_cbranch_operands", "(", "operands", ",", "SImode", ",", "comparison", ")", ";", "switch", "(", "comparison", ")", "{", "case", "NE", ":", "case", "LT", ":", "case", "LE", ":", "case", "LTU", ":", "case", "LEU", ":", "comparison", "=", "reverse_condition", "(", "comparison", ")", ";", "branch_expander", "=", "gen_branch_false", ";", "default", ":", ";"], "ground_truth": ["}"], "File": "sh4", "Func": "expand_cbranchsi4", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20901, "Length": 72, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "E_HImode", ":", "shift_mode", "=", "HIshift", ";", "break", ";", "case", "E_SImode", ":", "shift_mode", "=", "SIshift", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "switch", "(", "code", ")", "{", "case", "ASHIFTRT", ":", "shift_type", "=", "SHIFT_ASHIFTRT", ";", "break", ";", "case", "LSHIFTRT", ":", "shift_type", "=", "SHIFT_LSHIFTRT", ";", "break", ";", "case", "ASHIFT", ":", "shift_type", "=", "SHIFT_ASHIFT", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_INT", ")", ";", "n", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "n", "<", "<NUM_LIT>", ")", "n", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "unsigned", "int", ")", "n", ">", "GET_MODE_BITSIZE", "(", "mode", ")", ")", "n", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "get_shift_alg", "(", "shift_type", ",", "shift_mode", ",", "n", ",", "&", "info", ")", ";", "switch", "(", "info", ".", "alg", ")", "{", "case", "SHIFT_SPECIAL", ":", "if", "(", "info", ".", "remainder", "==", "<NUM_LIT>", ")", "return", "(", "info", ".", "cc_special", "==", "OLD_CC_SET_ZN", "||", "info", ".", "cc_special", "==", "OLD_CC_SET_ZNV", ")", ";", "case", "SHIFT_INLINE", ":", "return", "(", "info", ".", "cc_inline", "==", "OLD_CC_SET_ZN", "||", "info", ".", "cc_inline", "==", "OLD_CC_SET_ZNV", ")", ";", "case", "SHIFT_ROT_AND", ":"], "ground_truth": ["return", "true", ";"], "File": "h8300", "Func": "compute_a_shift_cc", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20902, "Length": 189, "Cover_Rate": 0.6631578947368421, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "it", "==", "m_ExIdxToTuple", ".", "end", "(", ")", ")", "{"], "ground_truth": ["return", "NULL", ";"], "File": "ARMException", "Func": "getTupleByExIdx", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20903, "Length": 14, "Cover_Rate": 0.3181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", ")", "return", "false", ";"], "ground_truth": ["return", "<ISA_LIT>DAGToDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "Mips16ISelDAGToDAG6", "Func": "runOnMachineFunction", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20904, "Length": 20, "Cover_Rate": 0.6451612903225806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>MCCodeEmitter", "(", ")", "{"], "ground_truth": ["}"], "File": "LC3MCCodeEmitter", "Func": "~LC3MCCodeEmitter", "Target": "LC3", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20905, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonExpandPredSpillCode10", "Func": "getPassName", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20906, "Length": 4, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vdupq_n_u32", "(", "uint32_t", "__a", ")", "{"], "ground_truth": ["return", "(", "uint32x4_t", ")", "__builtin_neon_vdup_nv4si", "(", "(", "__builtin_neon_si", ")", "__a", ")", ";"], "File": "arm", "Func": "neon_vdupq_n_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20907, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "&", "C", ":", "BaseAICalls", ")", "Transformed", "=", "transformGEPChain", "(", "M", ",", "C", ".", "first", ",", "C", ".", "second", ")", "||", "Transformed", ";", "}", "return", "removePreserveAccessIndexIntrinsic", "(", "M", ")", "||", "Transformed", ";"], "ground_truth": ["}"], "File": "BPFAbstractMemberAccess", "Func": "doTransformation", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20908, "Length": 35, "Cover_Rate": 0.5303030303030303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumEntries", "-", "<NUM_LIT>", ";", "++", "i", ")", "assert", "(", "NEONLdStTable", "[", "i", "]", "<", "NEONLdStTable", "[", "i", "+", "<NUM_LIT>", "]", "&&", "<STR_LIT>", ")", ";", "TableChecked", "=", "true", ";", "}", "const", "NEONLdStTableEntry", "*", "I", "=", "std", "::", "lower_bound", "(", "NEONLdStTable", ",", "NEONLdStTable", "+", "NumEntries", ",", "Opcode", ")", ";", "if", "(", "I", "!=", "NEONLdStTable", "+", "NumEntries", "&&", "I", "->", "PseudoOpc", "==", "Opcode", ")", "return", "I", ";", "return", "nullptr", ";"], "ground_truth": ["}"], "File": "ARMExpandPseudoInsts", "Func": "LookupNEONLdSt", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20909, "Length": 77, "Cover_Rate": 0.7129629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "AMDGPU", "::", "MOV", ",", "AddrReg", ",", "ValueReg", ")", ".", "addReg", "(", "AMDGPU", "::", "AR_X", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "Mov", ",", "AMDGPU", "::", "OpName", "::", "dst_rel", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Mov", ";"], "File": "R600InstrInfo13", "Func": "buildIndirectWrite", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20910, "Length": 50, "Cover_Rate": 0.4065040650406504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcTargetMachine2", "Func": "getInstrInfo", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20911, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>PassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine", "Func": "addLegalizeMachineIR", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20912, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "machine_mode", "s390_unwind_word_mode", "(", "void", ")", "{"], "ground_truth": ["return", "TARGET_64BIT", "?", "DImode", ":", "SImode", ";"], "File": "s3904", "Func": "s390_unwind_word_mode", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20913, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "ARMBaseRegisterInfo29", "Func": "getRegisterPairOdd", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20914, "Length": 138, "Cover_Rate": 0.304635761589404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "new_out", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NOT", "(", "wmode", ",", "new_out", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "new_out", ",", "x", ")", ")", ";", "break", ";", "case", "MINUS", ":", "if", "(", "CONST_INT_P", "(", "value", ")", ")", "{", "value", "=", "GEN_INT", "(", "-", "INTVAL", "(", "value", ")", ")", ";", "code", "=", "PLUS", ";", "}", "default", ":", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "wmode", ",", "old_out", ",", "value", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "new_out", ",", "x", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "aarch642", "Func": "aarch64_split_atomic_op", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20915, "Length": 91, "Cover_Rate": 0.30333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "continue", ";", "}", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "<", "<NUM_LIT>", ")", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "=", "Src", ".", "first", ";", "if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "j", "]", "!=", "Src", ".", "first", ")", "return", "i", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "TransSrcs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "const", "std", "::", "pair", "<", "int", ",", "unsigned", ">", "&", "Src", "=", "TransSrcs", "[", "i", "]", ";", "unsigned", "Cycle", "=", "getTransSwizzle", "(", "TransSwz", ",", "i", ")", ";", "if", "(", "Src", ".", "first", "<", "<NUM_LIT>", ")", "continue", ";", "if", "(", "Src", ".", "first", "==", "<NUM_LIT>", ")", "continue", ";"], "ground_truth": ["if", "(", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "<", "<NUM_LIT>", ")", "Vector", "[", "Src", ".", "second", "]", "[", "Cycle", "]", "=", "Src", ".", "first", ";"], "File": "R600InstrInfo (2)", "Func": "isLegalUpTo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20916, "Length": 150, "Cover_Rate": 0.36231884057971014, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "name", ";", "HOST_WIDE_INT", "fnmask", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "mask", ";", "gcc_assert", "(", "name", "!=", "NULL", ")", ";", "if", "(", "(", "fnmask", "&", "RS6000_BTM_CELL", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_VSX", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HTM", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_ALTIVEC", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_PAIRED", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_SPE", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_DFP", "|", "RS6000_BTM_P8_VECTOR", ")", ")", "==", "(", "RS6000_BTM_DFP", "|", "RS6000_BTM_P8_VECTOR", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_DFP", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P8_VECTOR", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_P9_VECTOR", "|", "RS6000_BTM_64BIT", ")", ")", "==", "(", "RS6000_BTM_P9_VECTOR", "|", "RS6000_BTM_64BIT", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_VECTOR", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_P9_MISC", "|", "RS6000_BTM_64BIT", ")", ")", "==", "(", "RS6000_BTM_P9_MISC", "|", "RS6000_BTM_64BIT", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_P9_MISC", ")", "==", "RS6000_BTM_P9_MISC", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "(", "RS6000_BTM_HARD_FLOAT", "|", "RS6000_BTM_LDBL128", ")", ")", "==", "(", "RS6000_BTM_HARD_FLOAT", "|", "RS6000_BTM_LDBL128", ")", ")", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_HARD_FLOAT", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "if", "(", "(", "fnmask", "&", "RS6000_BTM_FLOAT128", ")", "!=", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", ",", "name", ")", ";", "else", "error", "(", "<STR_LIT>", ",", "name", ")", ";"], "ground_truth": ["}"], "File": "rs60006", "Func": "rs6000_invalid_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20917, "Length": 361, "Cover_Rate": 0.955026455026455, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>DAGToDAGISel", "::", "SelectLoad", "(", "SDNode", "*", "N", ",", "unsigned", "NumVecs", ",", "unsigned", "Opc", ",", "unsigned", "SubRegIdx", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Chain", "}", ";", "const", "EVT", "ResTys", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "SDNode", "*", "Ld", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "SDValue", "SuperReg", "=", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVecs", ";", "++", "i", ")", "ReplaceUses", "(", "SDValue", "(", "N", ",", "i", ")", ",", "CurDAG", "->", "getTargetExtractSubreg", "(", "SubRegIdx", "+", "i", ",", "dl", ",", "VT", ",", "SuperReg", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "N", ",", "NumVecs", ")", ",", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ")", ";", "MachineSDNode", "::", "mmo_iterator", "MemOp", "=", "MF", "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";", "MemOp", "[", "<NUM_LIT>", "]", "=", "cast", "<", "MemIntrinsicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Ld", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG17", "Func": "SelectLoad", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20918, "Length": 210, "Cover_Rate": 0.9813084112149533, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vcgez_s64", "(", "int64x1_t", "__a", ")", "{", "return", "(", "uint64x1_t", ")", "(", "__a", ">=", "__AARCH64_INT64_C", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcgez_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20919, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "aarch64_sve_cmp_operand_p", "(", "code", ",", "op1", ")", ")", "op1", "=", "force_reg", "(", "data_mode", ",", "op1", ")", ";", "rtx", "ptrue", "=", "force_reg", "(", "pred_mode", ",", "CONSTM1_RTX", "(", "pred_mode", ")", ")", ";", "rtx", "cond", "=", "gen_rtx_fmt_ee", "(", "code", ",", "pred_mode", ",", "op0", ",", "op1", ")", ";", "aarch64_emit_sve_ptrue_op_cc", "(", "target", ",", "ptrue", ",", "cond", ")", ";"], "ground_truth": ["}"], "File": "aarch646", "Func": "aarch64_expand_sve_vec_cmp_int", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20920, "Length": 56, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "unsigned", "IndexReg", "=", "<NUM_LIT>", ";", "<ISA_LIT>SimplifyAddress", "(", "Addr", ",", "UseOffset", ",", "IndexReg", ")", ";", "bool", "IsVSSRC", "=", "isVSSRCRegClass", "(", "RC", ")", ";", "bool", "IsVSFRC", "=", "isVSFRCRegClass", "(", "RC", ")", ";", "bool", "Is32VSXStore", "=", "IsVSSRC", "&&", "Opc", "==", "<STR_LIT>", ";", "bool", "Is64VSXStore", "=", "IsVSFRC", "&&", "Opc", "==", "<STR_LIT>", ";", "if", "(", "(", "Is32VSXStore", "||", "Is64VSXStore", ")", "&&", "(", "Addr", ".", "BaseType", "!=", "Address", "::", "FrameIndexBase", ")", "&&", "UseOffset", "&&", "(", "Addr", ".", "Offset", "==", "<NUM_LIT>", ")", ")", "{", "UseOffset", "=", "false", ";", "}", "if", "(", "Addr", ".", "BaseType", "==", "Address", "::", "FrameIndexBase", ")", "{", "if", "(", "Is32VSXStore", "||", "Is64VSXStore", ")", "return", "false", ";", "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "FuncInfo", ".", "MF", ",", "Addr", ".", "Base", ".", "FI", ",", "Addr", ".", "Offset", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "Addr", ".", "Base", ".", "FI", ")", ",", "MFI", ".", "getObjectAlign", "(", "Addr", ".", "Base", ".", "FI", ")", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addFrameIndex", "(", "Addr", ".", "Base", ".", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "else", "if", "(", "UseOffset", ")", "{", "if", "(", "Is32VSXStore", "||", "Is64VSXStore", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Addr", ".", "Offset", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "Reg", ")", ";", "}", "else", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "Opc", "=", "<STR_LIT>", ";", "break", ";"], "File": "PPCFastISel2", "Func": "PPCEmitStore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20921, "Length": 300, "Cover_Rate": 0.42134831460674155, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{"], "ground_truth": ["BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";"], "File": "MSP430InstrInfo1", "Func": "InsertBranch", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20922, "Length": 62, "Cover_Rate": 0.3563218390804598, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "__o", "=", "__builtin_neon_vld3_dupv8qi", "(", "(", "const", "__builtin_neon_qi", "*", ")", "__a", ")", ";"], "ground_truth": ["return", "__rv", ".", "__i", ";"], "File": "arm", "Func": "neon_vld3_dup_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20923, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Init", "(", "const", "std", "::", "string", "&", "GV", ",", "Mangler", "*", "Mang", ")", "{", "if", "(", "!", "Stub", ".", "empty", "(", ")", ")", "return", ";", "Stub", "=", "Mang", "->", "makeNameProper", "(", "GV", "+", "<STR_LIT>", ",", "Mangler", "::", "Private", ")", ";", "LazyPtr", "=", "Mang", "->", "makeNameProper", "(", "GV", "+", "<STR_LIT>", ",", "Mangler", "::", "Private", ")", ";"], "ground_truth": ["AnonSymbol", "=", "Mang", "->", "makeNameProper", "(", "GV", "+", "<STR_LIT>", ",", "Mangler", "::", "Private", ")", ";"], "File": "PPCAsmPrinter18", "Func": "Init", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20924, "Length": 71, "Cover_Rate": 0.9861111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGR32BitRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "SystemZDisassembler (2)1", "Func": "DecodeGR32BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20925, "Length": 32, "Cover_Rate": 0.9142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "DebugLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";"], "ground_truth": ["switch", "(", "CallConv", ")", "{"], "File": "OR1KISelLowering", "Func": "LowerCall", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20926, "Length": 122, "Cover_Rate": 0.7134502923976608, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "<ISA_LIT>TargetLowering", "::", "analyzeImmediate", "(", "const", "SDNode", "*", "N", ")", "const", "{", "union", "{", "int32_t", "I", ";", "float", "F", ";", "}", "Imm", ";", "if", "(", "const", "ConstantSDNode", "*", "Node", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "Imm", ".", "I", "=", "Node", "->", "getSExtValue", "(", ")", ";", "else", "if", "(", "const", "ConstantFPSDNode", "*", "Node", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "N", ")", ")", "Imm", ".", "F", "=", "Node", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ";", "else", "return", "-", "<NUM_LIT>", ";", "if", "(", "(", "Imm", ".", "I", ">=", "-", "<NUM_LIT>", "&&", "Imm", ".", "I", "<=", "<NUM_LIT>", ")", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "<NUM_LIT>", "||", "Imm", ".", "F", "==", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "Imm", ".", "I", ";"], "ground_truth": ["}"], "File": "SIISelLowering3", "Func": "analyzeImmediate", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20927, "Length": 161, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "OpReg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "ResultReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86FastISel103", "Func": "X86SelectFPTrunc", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20928, "Length": 57, "Cover_Rate": 0.4418604651162791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxAlign", "=", "Align", "(", "<NUM_LIT>", ")", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", ".", "getType", "(", ")", ";"], "ground_truth": ["const", "Align", "Alignment", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ")", ";"], "File": "AMDGPUSubtarget107", "Func": "getExplicitKernArgSize", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20929, "Length": 43, "Cover_Rate": 0.30935251798561153, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_UPDATE", "&&", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", ")", "&&", "mode_supports_pre_incdec_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "false", ")", ")", "return", "true", ";", "if", "(", "!", "rs6000_offsettable_memref_p", "(", "op", ",", "mode", ",", "false", ")", ")", "return", "false", ";", "op", "=", "address_offset", "(", "addr", ")", ";"], "ground_truth": ["if", "(", "op", "==", "NULL_RTX", ")", "return", "true", ";"], "File": "rs60008", "Func": "mem_operand_gpr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20930, "Length": 84, "Cover_Rate": 0.4883720930232558, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ClassDef", "+=", "<STR_LIT>", ";", "for", "(", "auto", "&", "TyFIDPair", ":", "CompFields", ")", "EmitFieldAllocation", "(", "ClassDef", ",", "TyFIDPair", ".", "first", ",", "ClassName", ",", "TyFIDPair", ".", "second", ")", ";", "ClassDef", "+=", "<STR_LIT>", ";"], "ground_truth": ["return", "ClassDef", ";"], "File": "JVMAsmPrinter", "Func": "EmitClassDefinition", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20931, "Length": 34, "Cover_Rate": 0.3148148148148148, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMemoryRegisterOffset64", "(", ")", "const", "{"], "ground_truth": ["return", "isMem", "(", ")", "&&", "Mem", ".", "Mode", "==", "RegisterOffset", "&&", "(", "Mem", ".", "ShiftVal", "==", "<NUM_LIT>", "||", "Mem", ".", "ShiftVal", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "isMemoryRegisterOffset64", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20932, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "bool", "HasFP", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "isMaxCallFrameSizeComputed", "(", ")", "?", "TFI", "->", "hasFP", "(", "MF", ")", ":", "true", ";", "bool", "IsPagerando", "=", "MF", ".", "getFunction", "(", ")", ".", "isPagerando", "(", ")", ";", "return", "<NUM_LIT>", "-", "HasFP", "-", "(", "STI", ".", "isR9Reserved", "(", ")", "||", "IsPagerando", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "ARMBaseRegisterInfo4", "Func": "getRegPressureLimit", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20933, "Length": 66, "Cover_Rate": 0.39759036144578314, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "<STR_LIT>", ",", "AM", ".", "Align", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", ".", "ES", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";", "}", "else", "if", "(", "AM", ".", "JT", "!=", "-", "<NUM_LIT>", ")", "{", "assert", "(", "!", "AM", ".", "Disp", "&&", "<STR_LIT>", ")", ";", "Disp", "=", "CurDAG", "->", "getTargetJumpTable", "(", "AM", ".", "JT", ",", "<STR_LIT>", ",", "AM", ".", "SymbolFlags", ")", ";"], "ground_truth": ["}", "else", "if", "(", "AM", ".", "BlockAddr", ")", "Disp", "=", "CurDAG", "->", "getTargetBlockAddress", "(", "AM", ".", "BlockAddr", ",", "<STR_LIT>", ",", "AM", ".", "Disp", ",", "AM", ".", "SymbolFlags", ")", ";"], "File": "X86ISelDAGToDAG116", "Func": "getAddressOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20934, "Length": 166, "Cover_Rate": 0.5570469798657718, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TARGET_BOOLEANS", "&&", "TARGET_HARD_FLOAT", ")", "error", "(", "<STR_LIT>", ")", ";", "for", "(", "mode", "=", "VOIDmode", ";", "mode", "!=", "MAX_MACHINE_MODE", ";", "mode", "=", "(", "machine_mode", ")", "(", "(", "int", ")", "mode", "+", "<NUM_LIT>", ")", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "enum", "mode_class", "mclass", "=", "GET_MODE_CLASS", "(", "mode", ")", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "{", "int", "temp", ";", "if", "(", "ACC_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_MAC16", "&&", "(", "mclass", "==", "MODE_INT", ")", "&&", "(", "size", "<=", "UNITS_PER_WORD", ")", ")", ";", "else", "if", "(", "GP_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "(", "regno", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "size", "<=", "UNITS_PER_WORD", ")", ")", ";", "else", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_HARD_FLOAT", "&&", "(", "mode", "==", "SFmode", ")", ")", ";", "else", "if", "(", "BR_REG_P", "(", "regno", ")", ")", "temp", "=", "(", "TARGET_BOOLEANS", "&&", "(", "mode", "==", "CCmode", ")", ")", ";", "else", "temp", "=", "FALSE", ";", "xtensa_hard_regno_mode_ok_p", "[", "(", "int", ")", "mode", "]", "[", "regno", "]", "=", "temp", ";", "}", "}"], "ground_truth": ["init_machine_status", "=", "xtensa_init_machine_status", ";"], "File": "xtensa", "Func": "xtensa_option_override", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20935, "Length": 186, "Cover_Rate": 0.5886075949367089, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "resolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "SanitizeHWAddress", ")", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering (2)1", "Func": "getFrameIndexReference", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20936, "Length": 26, "Cover_Rate": 0.5777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ARM_DOUBLEWORD_ALIGN", ")", "for", "(", "mp", "=", "minipool_vector_head", ";", "mp", "!=", "NULL", ";", "mp", "=", "mp", "->", "next", ")", "if", "(", "mp", "->", "refcount", ">", "<NUM_LIT>", "&&", "mp", "->", "fix_size", ">=", "<NUM_LIT>", ")", "{", "align64", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "scan", ")", ",", "(", "unsigned", "long", ")", "minipool_barrier", "->", "address", ",", "align64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "scan", "=", "emit_label_after", "(", "gen_label_rtx", "(", ")", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "align64", "?", "gen_align_8", "(", ")", ":", "gen_align_4", "(", ")", ",", "scan", ")", ";", "scan", "=", "emit_label_after", "(", "minipool_vector_label", ",", "scan", ")", ";", "for", "(", "mp", "=", "minipool_vector_head", ";", "mp", "!=", "NULL", ";", "mp", "=", "nmp", ")", "{", "if", "(", "mp", "->", "refcount", ">", "<NUM_LIT>", ")", "{", "if", "(", "dump_file", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "(", "unsigned", ")", "mp", "->", "offset", ",", "(", "unsigned", "long", ")", "mp", "->", "min_address", ",", "(", "unsigned", "long", ")", "mp", "->", "max_address", ")", ";", "arm_print_value", "(", "dump_file", ",", "mp", "->", "value", ")", ";", "fputc", "(", "'\\n'", ",", "dump_file", ")", ";", "}", "rtx", "val", "=", "copy_rtx", "(", "mp", "->", "value", ")", ";", "switch", "(", "GET_MODE_SIZE", "(", "mp", "->", "mode", ")", ")", "{", "case", "<NUM_LIT>", ":", "scan", "=", "emit_insn_after", "(", "gen_consttable_1", "(", "val", ")", ",", "scan", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "scan", "=", "emit_insn_after", "(", "gen_consttable_2", "(", "val", ")", ",", "scan", ")", ";", "break", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["scan", "=", "emit_insn_after", "(", "gen_consttable_4", "(", "val", ")", ",", "scan", ")", ";"], "File": "arm", "Func": "dump_minipool", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20937, "Length": 254, "Cover_Rate": 0.711484593837535, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "<NUM_LIT>", ";", "if", "(", "avr_decl_memx_p", "(", "decl", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "avr_decl_flash_p", "(", "decl", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "NULL_TREE", "!=", "lookup_attribute", "(", "<STR_LIT>", ",", "attributes", ")", ")", "return", "-", "<NUM_LIT>", ";", "a", "=", "decl", ";", "do", "a", "=", "TREE_TYPE", "(", "a", ")", ";", "while", "(", "TREE_CODE", "(", "a", ")", "==", "ARRAY_TYPE", ")", ";", "if", "(", "a", "==", "error_mark_node", ")", "return", "<NUM_LIT>", ";", "if", "(", "NULL_TREE", "!=", "lookup_attribute", "(", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "a", ")", ")", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "avr", "Func": "avr_progmem_p", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20938, "Length": 102, "Cover_Rate": 0.9026548672566371, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "readInstruction32", "(", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "uint64_t", "&", "Size", ",", "uint32_t", "&", "Insn", ")", "{", "Size", "=", "<NUM_LIT>", ";"], "ground_truth": ["Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";"], "File": "ARCDisassembler", "Func": "readInstruction32", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20939, "Length": 64, "Cover_Rate": 0.9411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_subs_pi16", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "__vector", "signed", "short", "a", ",", "b", ",", "c", ";", "a", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m1", ")", ";", "b", "=", "(", "__vector", "signed", "short", ")", "vec_splats", "(", "__m2", ")", ";"], "ground_truth": ["c", "=", "vec_subs", "(", "a", ",", "b", ")", ";"], "File": "mmintrin", "Func": "_mm_subs_pi16", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20940, "Length": 64, "Cover_Rate": 0.7901234567901234, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "emitFunctionEnd", "(", "MachineFunction", "&", "MF", ")", "{", "O", "<<", "<STR_LIT>", ";", "O", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "CurrentFnName", "<<", "'\\n'", ";"], "File": "MipsAsmPrinter21", "Func": "emitFunctionEnd", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20941, "Length": 23, "Cover_Rate": 0.42592592592592593, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "||", "N", "==", "<NUM_LIT>", ")", ";", "uint64_t", "Result", ";", "unsigned", "bit6", "=", "slice", "(", "byte", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "N", "==", "<NUM_LIT>", ")", "{", "Result", "=", "slice", "(", "byte", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", "|", "slice", "(", "byte", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "if", "(", "bit6", ")", "Result", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "else", "Result", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "ARMDisassemblerCore1", "Func": "VFPExpandImm", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20942, "Length": 77, "Cover_Rate": 0.5460992907801419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getSubRegFromChannel", "(", "unsigned", "Channel", ",", "unsigned", "NumRegs", ")", "{", "assert", "(", "NumRegs", "<", "SubRegFromChannelTableWidthMap", ".", "size", "(", ")", ")", ";", "unsigned", "NumRegIndex", "=", "SubRegFromChannelTableWidthMap", "[", "NumRegs", "]", ";", "assert", "(", "NumRegIndex", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["assert", "(", "Channel", "<", "SubRegFromChannelTable", "[", "NumRegIndex", "-", "<NUM_LIT>", "]", ".", "size", "(", ")", ")", ";"], "File": "SIRegisterInfo (3)", "Func": "getSubRegFromChannel", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20943, "Length": 54, "Cover_Rate": 0.8181818181818182, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MEM_P", "(", "mem", ")", ")", "return", "false", ";", "if", "(", "!", "fusion_gpr_mem_load", "(", "mem", ",", "GET_MODE", "(", "mem", ")", ")", ")", "return", "false", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", "&&", "GET_CODE", "(", "addr", ")", "!=", "LO_SUM", ")", "return", "false", ";", "if", "(", "REGNO", "(", "addis_reg", ")", "!=", "REGNO", "(", "target", ")", ")", "{", "if", "(", "reg_mentioned_p", "(", "target", ",", "mem", ")", ")", "return", "false", ";", "if", "(", "!", "peep2_reg_dead_p", "(", "<NUM_LIT>", ",", "addis_reg", ")", ")", "return", "false", ";", "if", "(", "REG_P", "(", "target", ")", "&&", "REGNO", "(", "target", ")", "==", "STACK_POINTER_REGNUM", ")", "return", "false", ";", "}", "base_reg", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "REGNO", "(", "addis_reg", ")", "==", "REGNO", "(", "base_reg", ")", ";"], "File": "powerpcspe", "Func": "fusion_gpr_load_p", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20944, "Length": 131, "Cover_Rate": 0.5670995670995671, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setGlobalBaseReg", "(", "unsigned", "Reg", ")", "{", "<ISA_LIT>_LOG", "(", "<STR_LIT>", "<<", "Reg", ")", ";"], "ground_truth": ["GlobalBaseReg", "=", "Reg", ";"], "File": "WDC65816MachineFunctionInfo", "Func": "setGlobalBaseReg", "Target": "WDC65816", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20945, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "OpKind", "::", "MovDGUnpack", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "isMovDGUnpack", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20946, "Length": 8, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["if", "(", "RC", "==", "&", "<STR_LIT>", ")", "return", "<STR_LIT>", ";"], "File": "WebAssemblyExplicitLocals (2)1", "Func": "getDropOpcode", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20947, "Length": 50, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "create<ISA_LIT>MCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "create<ISA_LIT>MCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "create<ISA_LIT>AsmBackend", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "create<ISA_LIT>MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "create<ISA_LIT>MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "create<ISA_LIT>MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterObjectTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>ObjectTargetStreamer", ")", ";", "TargetRegistry", "::", "RegisterAsmTargetStreamer", "(", "*", "T", ",", "create<ISA_LIT>AsmTargetStreamer", ")", ";", "}"], "ground_truth": ["}"], "File": "RISCVMCTargetDesc24", "Func": "LLVMInitializeRISCVTargetMC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20948, "Length": 82, "Cover_Rate": 0.7008547008547008, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(", ")", ";", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "Opc", "&&", "Op1", ".", "hasOneUse", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "minMaxOpcToMin3Max3Opc", "(", "Opc", ")", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "performMin3Max3Combine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20949, "Length": 163, "Cover_Rate": 0.9157303370786517, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "not_value", "=", "GEN_INT", "(", "~", "mask", ")", ";", "int", "i", ";", "if", "(", "mask", "==", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "const0_rtx", ")", ";", "return", "true", ";", "}", "if", "(", "mask", "==", "-", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "return", "true", ";", "}", "if", "(", "CSKY_ISA_FEATURE", "(", "E2", ")", "&&", "csky_arith_O_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "false", ";", "if", "(", "CSKY_ISA_FEATURE", "(", "E2", ")", "&&", "csky_arith_O_operand", "(", "not_value", ",", "SImode", ")", ")", "{", "emit_insn", "(", "gen_cskyv2_andnsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "not_value", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "true", ";", "}", "if", "(", "popcount_hwi", "(", "~", "mask", "&", "<NUM_LIT>", ")", "<=", "(", "reload_completed", "&&", "!", "CSKY_ISA_FEATURE", "(", "E2", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "rtx", "input", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "!", "CSKY_ISA_FEATURE", "(", "E2", ")", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "input", ")", ";", "input", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "==", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_bclri", "(", "operands", "[", "<NUM_LIT>", "]", ",", "input", ",", "GEN_INT", "(", "i", ")", ")", ")", ";", "input", "=", "operands", "[", "<NUM_LIT>", "]", ";", "}", "return", "true", ";", "}", "for", "(", "i", "=", "(", "CSKY_ISA_FEATURE", "(", "E2", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "mask", ")", "{", "if", "(", "CSKY_ISA_FEATURE", "(", "<NUM_LIT>", ")", ")", "emit_insn", "(", "gen_cskyv2_extzv", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "i", ")", ",", "const0_rtx", ")", ")", ";", "else", "{", "rtx", "shift", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "i", ")", ";", "rtx", "reg", "=", "(", "reload_completed", "?", "operands", "[", "<NUM_LIT>", "]", ":", "gen_reg_rtx", "(", "SImode", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "reg", ",", "operands", "[", "<NUM_LIT>", "]", ",", "shift", ")", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reg", ",", "shift", ")", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "~", "mask", ")", "{", "rtx", "shift", "=", "GEN_INT", "(", "i", ")", ";", "rtx", "reg", "=", "(", "reload_completed", "?", "operands", "[", "<NUM_LIT>", "]", ":", "gen_reg_rtx", "(", "SImode", ")", ")", ";", "emit_insn", "(", "gen_lshrsi3", "(", "reg", ",", "operands", "[", "<NUM_LIT>", "]", ",", "shift", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reg", ",", "shift", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "!", "reload_completed", "&&", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<NUM_LIT>", ")", "{", "rtx", "reg", "=", "copy_to_mode_reg", "(", "SImode", ",", "not_value", ")", ";", "if", "(", "CSKY_ISA_FEATURE", "(", "E2", ")", ")", "emit_insn", "(", "gen_cskyv2_andnsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";"], "ground_truth": ["else", "{"], "File": "csky", "Func": "csky_split_and", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20950, "Length": 501, "Cover_Rate": 0.8146341463414634, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "M680x0BaseInfo", "Func": "isAddressRegister", "Target": "M680x0", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20951, "Length": 138, "Cover_Rate": 0.5655737704918032, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "combineFP_EXTEND", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ")", "{", "if", "(", "!", "Subtarget", ".", "hasF16C", "(", ")", "||", "Subtarget", ".", "useSoftFloat", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "!", "SrcVT", ".", "isVector", "(", ")", "||", "SrcVT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", "&&", "VT", ".", "getVectorElementType", "(", ")", "!=", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "NumElts", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "IntVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "Src", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "Src", ")", ";"], "ground_truth": ["if", "(", "NumElts", "<", "<NUM_LIT>", ")", "{"], "File": "X86ISelLowering131", "Func": "combineFP_EXTEND", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20952, "Length": 171, "Cover_Rate": 0.4789915966386555, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "while", "(", "I", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "I", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "break", ";", "I", "->", "eraseFromParent", "(", ")", ";", "I", "=", "MBB", ".", "end", "(", ")", ";", "++", "Count", ";", "}"], "ground_truth": ["return", "Count", ";"], "File": "TLCS900InstrInfo", "Func": "RemoveBranch", "Target": "TLCS900", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20953, "Length": 81, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CCState", "::", "PreAnalyzeCallOperand", "(", "const", "Type", "*", "ArgTy", ",", "bool", "IsFixed", ",", "const", "char", "*", "Func", ")", "{"], "ground_truth": ["OriginalArgWasF128", ".", "push_back", "(", "originalTypeIsF128", "(", "ArgTy", ",", "Func", ")", ")", ";"], "File": "MipsCCState9", "Func": "PreAnalyzeCallOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20954, "Length": 31, "Cover_Rate": 0.5081967213114754, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "<STR_LIT>", "(", "InVec", ".", "getNode", "(", ")", ")", ")", "return", "getZeroVector", "(", "OpVT", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "InVec", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "OpVT", ".", "getScalarType", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "OpVT", ")", ";", "return", "getOnesVector", "(", "OpVT", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "if", "(", "InVec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "DAG", ".", "getBuildVector", "(", "OpVT", ",", "SDLoc", "(", "N", ")", ",", "InVec", ".", "getNode", "(", ")", "->", "ops", "(", ")", ".", "slice", "(", "IdxVal", ",", "OpVT", ".", "getVectorNumElements", "(", ")", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering102", "Func": "combineExtractSubvector", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20955, "Length": 126, "Cover_Rate": 0.5943396226415094, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_add_ps", "(", "__m128", "__W", ",", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ")", "{", "return", "(", "__m128", ")", "__builtin_ia32_addps128_mask", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "__W", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_add_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20956, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", "{", "perm0", "=", "perm0", "&", "<NUM_LIT>", ";", "perm1", "=", "(", "perm1", "&", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "}", "else", "if", "(", "perm0", "&", "<NUM_LIT>", ")", "{", "if", "(", "perm1", "&", "<NUM_LIT>", ")", "return", "false", ";", "perm0", "-=", "<NUM_LIT>", ";", "perm1", "+=", "<NUM_LIT>", ";", "std", "::", "swap", "(", "op0", ",", "op1", ")", ";", "}", "else", "if", "(", "(", "perm1", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "target", "!=", "NULL", ")", "{", "machine_mode", "vmode", ",", "dmode", ";"], "ground_truth": ["rtvec", "v", ";"], "File": "rs60005", "Func": "rs6000_expand_vec_perm_const_1", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20957, "Length": 91, "Cover_Rate": 0.3872340425531915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "const", "MCPhysReg", "*", "CSRegs", "=", "RegInfo", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "{", "--", "MBBI", ";", "}", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "TII", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "ArgRegsSaveSize", "+", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedGapSize", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering26", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20958, "Length": 292, "Cover_Rate": 0.4207492795389049, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";"], "ground_truth": ["return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";"], "File": "SystemZISelDAGToDAG (2)", "Func": "runOnMachineFunction", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20959, "Length": 29, "Cover_Rate": 0.9666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "this", ",", "MF", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID", ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ";"], "ground_truth": ["}"], "File": "PPCRegisterInfo68", "Func": "materializeFrameBaseRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20960, "Length": 87, "Cover_Rate": 0.5178571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MO", ".", "isExpr", "(", ")", ")", "{", "return", "::", "getBranchTargetOpValue", "(", "MI", ",", "OpIdx", ",", "<STR_LIT>", ",", "Fixups", ",", "STI", ")", ";", "}"], "ground_truth": ["return", "MO", ".", "getImm", "(", ")", "-", "<NUM_LIT>", ";"], "File": "XtensaMCCodeEmitter", "Func": "getJumpBranchTargetOpValue", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20961, "Length": 34, "Cover_Rate": 0.4533333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "AddrModeT2_i8neg", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_so", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_pc", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i8s4", ":", "return", "<STR_LIT>", ";", "case", "AddrMode_i12", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_ldrex", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i7s4", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i7s2", ":", "return", "<STR_LIT>", ";", "case", "AddrModeT2_i7", ":", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "ARMBaseInfo44", "Func": "AddrModeToString", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20962, "Length": 56, "Cover_Rate": 0.345679012345679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "X86BaseInfo11", "Func": "getSizeOfImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20963, "Length": 47, "Cover_Rate": 0.5662650602409639, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "this", "->", "<ISA_LIT>SubTarget", ".", "is<ISA_LIT>64", "(", ")", ")", "{", "return", "<STR_LIT>", ";", "}", "else", "{", "return", "<STR_LIT>", ";", "}"], "ground_truth": ["}"], "File": "PPCISelLowering115", "Func": "getOptimalMemOpType", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20964, "Length": 22, "Cover_Rate": 0.4230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "int", "predIndex", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "predIndex", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "predIndex", ")", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "TMS320C64XInstrInfo", "Func": "getImmPredValue", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 20965, "Length": 43, "Cover_Rate": 0.7818181818181819, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasEnhancedSort", "(", ")", "const", "{"], "ground_truth": ["return", "HasEnhancedSort", ";"], "File": "SystemZSubtarget", "Func": "hasEnhancedSort", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20966, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "inline", "SDValue", "getI32Imm", "(", "int64_t", "Imm", ",", "const", "SDLoc", "&", "DL", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "M68kISelDAGToDAG", "Func": "getI32Imm", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20967, "Length": 26, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "default", ":", "return", "NULL", ";"], "ground_truth": ["}"], "File": "KudeyarISelLowering", "Func": "getTargetNodeName", "Target": "Kudeyar", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20968, "Length": 42, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BasicBlock", "*", "Exit", "=", "L", "->", "getUniqueExitBlock", "(", ")", ";", "if", "(", "!", "Exit", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", ";", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "<NUM_LIT>", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "Dead", ".", "insert", "(", "I", ")", ";"], "ground_truth": ["}"], "File": "MVETailPredication1", "Func": "Cleanup", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20969, "Length": 116, "Cover_Rate": 0.6408839779005525, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "lowerV8I16GeneralSingleInputVectorShuffle", "(", "DL", ",", "<STR_LIT>", ",", "V1", ",", "RepeatedMask", ",", "Subtarget", ",", "DAG", ")", ";", "}", "SDValue", "PSHUFBMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "Mask", "[", "i", "]", "==", "-", "<NUM_LIT>", ")", "{", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "DAG", ".", "getUNDEF", "(", "<STR_LIT>", ")", ";", "continue", ";", "}", "int", "M", "=", "i", "<", "<NUM_LIT>", "?", "Mask", "[", "i", "]", ":", "Mask", "[", "i", "]", "-", "<NUM_LIT>", ";", "assert", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "M", ",", "DL", ",", "<STR_LIT>", ")", ";", "PSHUFBMask", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "*", "M", "+", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ";", "}"], "ground_truth": ["return", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "V1", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "PSHUFBMask", ")", ")", ")", ";"], "File": "X86ISelLowering24", "Func": "lowerV16I16VectorShuffle", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20970, "Length": 193, "Cover_Rate": 0.3158756137479542, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "if", "(", "toc_relative_expr_p", "(", "x", ",", "false", ",", "&", "tocrel_base_oac", ",", "&", "tocrel_offset_oac", ")", ")", "{", "output_addr_const", "(", "file", ",", "CONST_CAST_RTX", "(", "tocrel_base_oac", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";"], "ground_truth": ["else", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XVECEXP", "(", "tocrel_base_oac", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "]", ")", ";"], "File": "rs6000", "Func": "print_operand_address", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20971, "Length": 276, "Cover_Rate": 0.44878048780487806, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitPushInst", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "unsigned", "StmOpc", ",", "unsigned", "StrOpc", ",", "bool", "NoGap", ",", "bool", "(", "*", "Func", ")", "(", "unsigned", ",", "bool", ")", ",", "unsigned", "NumAlignedDPRCS2Regs", ",", "unsigned", "MIFlags", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "DebugLoc", "DL", ";", "typedef", "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "RegAndKill", ";", "SmallVector", "<", "RegAndKill", ",", "<NUM_LIT>", ">", "Regs", ";", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "while", "(", "i", "!=", "<NUM_LIT>", ")", "{", "unsigned", "LastReg", "=", "<NUM_LIT>", ";", "for", "(", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "(", "Func", ")", "(", "Reg", ",", "STI", ".", "splitFramePushPop", "(", "MF", ")", ")", ")", "continue", ";", "if", "(", "Reg", ">=", "<STR_LIT>", "&&", "Reg", "<", "<STR_LIT>", "+", "NumAlignedDPRCS2Regs", ")", "continue", ";", "bool", "isLiveIn", "=", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "isLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "std", "::", "make_pair", "(", "Reg", ",", "!", "isLiveIn", ")", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "std", "::", "sort", "(", "Regs", ".", "begin", "(", ")", ",", "Regs", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "RegAndKill", "&", "LHS", ",", "const", "RegAndKill", "&", "RHS", ")", "{", "return", "TRI", ".", "getEncodingValue", "(", "LHS", ".", "first", ")", "<", "TRI", ".", "getEncodingValue", "(", "RHS", ".", "first", ")", ";", "}", ")", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "StrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StmOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "StrOpc", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "first", ",", "getKillRegState", "(", "Regs", "[", "<NUM_LIT>", "]", ".", "second", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "}", "Regs", ".", "clear", "(", ")", ";", "if", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", ")", "--", "MI", ";", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering102", "Func": "emitPushInst", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20972, "Length": 510, "Cover_Rate": 0.9695817490494296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "string", "GetArgumentSymbolName", "(", "Argument", "&", "Arg", ")", "{", "return", "(", "symbols", "::", "PREFIX", "+", "<STR_LIT>", "+", "GetTypeName", "(", "*", "Arg", ".", "getType", "(", ")", ")", ")", ".", "str", "(", ")", ";"], "ground_truth": ["}"], "File": "SNESInstrumentFunctions", "Func": "GetArgumentSymbolName", "Target": "SNES", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20973, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_CHECK_ZERO_DIV", ")", "{"], "ground_truth": ["if", "(", "GENERATE_DIVIDE_TRAPS", "&&", "!", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", "count", "++", ";"], "File": "mips", "Func": "mips_idiv_insns", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20974, "Length": 18, "Cover_Rate": 0.35294117647058826, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "L", "&&", "L", "->", "empty", "(", ")", "&&", "canPeel", "(", "L", ")", "&&", "SE", ".", "getSmallConstantTripCount", "(", "L", ")", "==", "<NUM_LIT>", "&&", "SE", ".", "getSmallConstantMaxTripCount", "(", "L", ")", ">", "<NUM_LIT>", "&&", "SE", ".", "getSmallConstantMaxTripCount", "(", "L", ")", "<=", "<NUM_LIT>", ")", "{"], "ground_truth": ["PP", ".", "PeelCount", "=", "<NUM_LIT>", ";"], "File": "HexagonTargetTransformInfo21", "Func": "getPeelingPreferences", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 20975, "Length": 49, "Cover_Rate": 0.5975609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_maskz_cvtepi32_pd", "(", "__mmask8", "__U", ",", "__m256i", "__A", ")", "{"], "ground_truth": ["return", "(", "__m512d", ")", "__builtin_ia32_cvtdq2pd512_mask", "(", "(", "__v8si", ")", "__A", ",", "(", "__v8df", ")", "_mm512_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_maskz_cvtepi32_pd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20976, "Length": 46, "Cover_Rate": 0.9787234042553191, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "SMLoc", "Loc", "=", "DirectiveID", ".", "getLoc", "(", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveArch", "(", "Loc", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveCPU", "(", "Loc", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "Loc", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "Loc", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveWord", "(", "<NUM_LIT>", ",", "Loc", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveTLSDescCall", "(", "Loc", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveLtorg", "(", "Loc", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveUnreq", "(", "Loc", ")", ";", "if", "(", "!", "IsMachO", "&&", "!", "IsCOFF", ")", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveInst", "(", "Loc", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser5", "Func": "ParseDirective", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20977, "Length": 146, "Cover_Rate": 0.73, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", "{"], "ground_truth": ["}"], "File": "XNCMAsmPrinter", "Func": "XNCMAsmPrinter", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20978, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "typedef", "enum", "{", "none", ",", "zpreg", "}", "TCopyKind", ";", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "MBBE", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "MBBE", ";", "++", "MBBI", ")", "{", "MBB", "=", "&", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "mi", "=", "MBB", "->", "begin", "(", ")", ",", "me", "=", "MBB", "->", "end", "(", ")", ";", "mi", "!=", "me", ";", ")", "{", "MachineBasicBlock", "::", "iterator", "nmi", "=", "std", "::", "next", "(", "mi", ")", ";", "MachineInstr", "*", "MI", "=", "&", "*", "mi", ";", "auto", "opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "opc", "==", "TargetOpcode", "::", "COPY", ")", "{", "MachineOperand", "des", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["if", "(", "des", ".", "isReg", "(", ")", ")", "{"], "File": "TPCExpandHWRegCopies", "Func": "runOnMachineFunction", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20979, "Length": 128, "Cover_Rate": 0.47058823529411764, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "MipsDisassembler40", "Func": "DecodeMSA128DRegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20980, "Length": 29, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "EFLAGS", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering116", "Func": "MaterializeSETB", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20981, "Length": 44, "Cover_Rate": 0.6027397260273972, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "ST", "->", "hasHalfRate64Ops", "(", ")", "?", "getHalfRateInstrCost", "(", "CostKind", ")", ":", "getQuarterRateInstrCost", "(", "CostKind", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetTransformInfo22", "Func": "get64BitInstrCost", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20982, "Length": 18, "Cover_Rate": 0.5454545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default_file_start", "(", ")", ";", "if", "(", "TARGET_H8300SX", ")", "fputs", "(", "TARGET_NORMAL_MODE", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "ground_truth": ["else", "if", "(", "TARGET_H8300S", ")", "fputs", "(", "TARGET_NORMAL_MODE", "?", "<STR_LIT>", ":", "<STR_LIT>", ",", "asm_out_file", ")", ";"], "File": "h8300", "Func": "h8300_file_start", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 20983, "Length": 35, "Cover_Rate": 0.5932203389830508, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "PtrVT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Result", ",", "GOT", ")", ";", "if", "(", "!", "UseGOTOFF", ")", "Result", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "Chain", ",", "Result", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "Result", ";"], "File": "ARMISelLowering (2)1", "Func": "LowerGlobalAddressELF", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20984, "Length": 137, "Cover_Rate": 0.3959537572254335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Candidate", "(", "MachineInstr", "*", "mi", ",", "unsigned", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ",", "unsigned", "weight", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ")", ",", "FreeBanks", "(", "freebanks", ")", ",", "Weight", "(", "weight", ")", "{"], "ground_truth": ["}"], "File": "GCNRegBankReassign5", "Func": "Candidate", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20985, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "LoadOpCode", "=", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "LoadOpCode", "=", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "LoadOpCode", "=", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "LoadOpCode", "=", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", ";", "}", "else", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Subtarget", ".", "getTargetLowering", "(", ")", "->", "getTargetMachine", "(", ")", ".", "Options", ".", "LongIRF", ")", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "LoadOpCode", "=", "<STR_LIT>", ";", "StackID", "=", "<STR_LIT>", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "}", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "StackID", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "LoadOpCode", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ";"], "File": "TPCInstrInfo", "Func": "loadRegFromStackSlot", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20986, "Length": 160, "Cover_Rate": 0.471976401179941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "Src1", ")", ")", "if", "(", "C", "->", "getValue", "(", ")", ".", "isPowerOf2", "(", ")", ")", "{", "uint64_t", "ShiftVal", "=", "C", "->", "getValue", "(", ")", ".", "logBase2", "(", ")", ";", "MVT", "SrcVT", "=", "VT", ";", "bool", "IsZExt", "=", "true", ";", "if", "(", "const", "auto", "*", "ZExt", "=", "dyn_cast", "<", "ZExtInst", ">", "(", "Src0", ")", ")", "{", "if", "(", "!", "isIntExtFree", "(", "ZExt", ")", ")", "{", "MVT", "VT", ";", "if", "(", "isValueAvailable", "(", "ZExt", ")", "&&", "isTypeSupported", "(", "ZExt", "->", "getSrcTy", "(", ")", ",", "VT", ")", ")", "{", "SrcVT", "=", "VT", ";", "IsZExt", "=", "true", ";", "Src0", "=", "ZExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}", "}", "else", "if", "(", "const", "auto", "*", "SExt", "=", "dyn_cast", "<", "SExtInst", ">", "(", "Src0", ")", ")", "{", "if", "(", "!", "isIntExtFree", "(", "SExt", ")", ")", "{", "MVT", "VT", ";", "if", "(", "isValueAvailable", "(", "SExt", ")", "&&", "isTypeSupported", "(", "SExt", "->", "getSrcTy", "(", ")", ",", "VT", ")", ")", "{", "SrcVT", "=", "VT", ";", "IsZExt", "=", "false", ";", "Src0", "=", "SExt", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AArch64FastISel21", "Func": "selectMul", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20987, "Length": 186, "Cover_Rate": 0.4439140811455847, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCInstLower", "MCInstLowering", ";", "explicit", "<ISA_LIT>AsmPrinter", "(", "TargetMachine", "&", "TM", ",", "MCStreamer", "&", "Streamer", ")", ":", "AsmPrinter", "(", "TM", ",", "Streamer", ")", ",", "MCP", "(", "nullptr", ")", ",", "InConstantPool", "(", "false", ")", ",", "MCInstLowering", "(", "*", "this", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "}", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", ";", "}", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", ";", "void", "EmitConstantPool", "(", ")", "override", "{", "bool", "UsingConstantPools", "=", "(", "Subtarget", "->", "in<ISA_LIT>16Mode", "(", ")", "&&", "Subtarget", "->", "useConstantIslands", "(", ")", ")", ";", "if", "(", "!", "UsingConstantPools", ")", "AsmPrinter", "::", "EmitConstantPool", "(", ")", ";", "}", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "override", ";", "void", "printSavedRegsBitmask", "(", ")", ";", "void", "emitFrameDirective", "(", ")", ";", "const", "char", "*", "getCurrentABIString", "(", ")", "const", ";", "void", "EmitFunctionEntryLabel", "(", ")", "override", ";", "void", "EmitFunctionBodyStart", "(", ")", "override", ";", "void", "EmitFunctionBodyEnd", "(", ")", "override", ";", "bool", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "override", ";", "bool", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "override", ";", "bool", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "override", ";", "void", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";"], "ground_truth": ["void", "printUnsignedImm", "(", "const", "MachineInstr", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", ";"], "File": "MipsAsmPrinter", "Func": "getTargetStreamer", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20988, "Length": 247, "Cover_Rate": 0.4295652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "!", "isTailCallableCC", "(", "CallerCC", ")", "||", "!", "isTailCallableCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "return", "CallerCC", "==", "CallingConv", "::", "C", "||", "CallerCC", "==", "CalleeCC", ";"], "ground_truth": ["}"], "File": "PPCISelLowering (2)7", "Func": "areCallingConvEligibleForTCO_64SVR4", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20989, "Length": 31, "Cover_Rate": 0.43661971830985913, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Status", "merge", "(", "const", "Status", "&", "S", ")", "const", "{", "return", "Status", "(", "(", "Mask", "|", "S", ".", "Mask", ")", ",", "(", "(", "Mode", "&", "~", "S", ".", "Mask", ")", "|", "(", "S", ".", "Mode", "&", "S", ".", "Mask", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "SIModeRegister", "Func": "merge", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20990, "Length": 44, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasAVLImm", "(", ")", "const", "{", "return", "State", "==", "AVLIsImm", ";"], "ground_truth": ["}"], "File": "RISCVInsertVSETVLI", "Func": "hasAVLImm", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20991, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HII", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "HRI", "=", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Dependence", "=", "false", ";", "PacketNum", "=", "<NUM_LIT>", ";"], "ground_truth": ["addMutation", "(", "std", "::", "make_unique", "<", "<ISA_LIT>Subtarget", "::", "<ISA_LIT>DAGMutation", ">", "(", ")", ")", ";"], "File": "TPCVLIWPacketizer", "Func": "TPCPacketizerList", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 20992, "Length": 52, "Cover_Rate": 0.5473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "OptionalImmIndexMap", "OptionalIdx", ";", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImm", "(", ")", ")", "{", "Op", ".", "addRegOrImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "continue", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{"], "ground_truth": ["assert", "(", "false", ")", ";"], "File": "AMDGPUAsmParser10", "Func": "cvtMIMG", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20993, "Length": 89, "Cover_Rate": 0.3284132841328413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_cmple_epu16_mask", "(", "__m128i", "__X", ",", "__m128i", "__Y", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ucmpw128_mask", "(", "(", "__v8hi", ")", "__X", ",", "(", "__v8hi", ")", "__Y", ",", "<NUM_LIT>", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin4", "Func": "_mm_cmple_epu16_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 20994, "Length": 48, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCSectionELF", "*", "CommentSection", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ";", "OutStreamer", ".", "SwitchSection", "(", "CommentSection", ")", ";", "if", "(", "STM", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "{", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "CodeLen", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumSGPR", ")", ",", "false", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "<STR_LIT>", "+", "Twine", "(", "KernelInfo", ".", "NumVGPR", ")", ",", "false", ")", ";", "}", "else", "{", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "<STR_LIT>", "+", "Twine", "(", "MFI", "->", "StackSize", ")", ")", ")", ";", "}", "}", "if", "(", "STM", ".", "dumpCode", "(", ")", ")", "{", "MF", ".", "dump", "(", ")", ";", "if", "(", "DisasmEnabled", ")", "{", "OutStreamer", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "<STR_LIT>", ",", "ELF", "::", "SHT_NOTE", ",", "<NUM_LIT>", ",", "SectionKind", "::", "getReadOnly", "(", ")", ")", ")", ";", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "DisasmLines", ".", "size", "(", ")", ";", "++", "i", ")", "{", "std", "::", "string", "Comment", "(", "DisasmLineMaxLen", "-", "DisasmLines", "[", "i", "]", ".", "size", "(", ")", ",", "' '", ")", ";"], "ground_truth": ["Comment", "+=", "<STR_LIT>", "+", "HexLines", "[", "i", "]", "+", "<STR_LIT>", ";"], "File": "AMDGPUAsmPrinter66", "Func": "runOnMachineFunction", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20995, "Length": 229, "Cover_Rate": 0.531322505800464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ReplaceTXF", "(", "I", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexQSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "Name", "==", "<STR_LIT>", ")", "{", "ReplaceTexIntrinsic", "(", "I", ",", "false", ",", "TexSign", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["return", ";"], "File": "R600TextureIntrinsicsReplacer3", "Func": "visitCallInst", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 20996, "Length": 76, "Cover_Rate": 0.40860215053763443, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opc", "=", "<STR_LIT>", "(", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "copy0MBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "*", "sinkMBB", ",", "sinkMBB", "->", "begin", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "copy0MBB", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "thisMBB", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "sinkMBB", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)2", "Func": "EmitLoweredSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20997, "Length": 126, "Cover_Rate": 0.3559322033898305, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>RegisterAllocator", "(", ")", ";"], "ground_truth": ["}"], "File": "regAlloc", "Func": "createX86RegisterAllocator", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 20998, "Length": 7, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["O", "<<", "<STR_LIT>", ";"], "File": "GBZ80InstPrinter", "Func": "printCondCode", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 20999, "Length": 34, "Cover_Rate": 0.37777777777777777, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "HasVBMI", "=", "false", ";", "HasIFMA", "=", "false", ";", "HasRTM", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasPKU", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "HasLAHFSAHF", "=", "false", ";", "HasMWAITX", "=", "false", ";", "HasCLZERO", "=", "false", ";", "HasMPX", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsPMULLDSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMem16Slow", "=", "false", ";", "IsUAMem32Slow", "=", "false", ";", "HasSSEUnalignedMem", "=", "false", ";", "HasCmpxchg16b", "=", "false", ";", "UseLeaForSP", "=", "false", ";", "HasFastPartialYMMorZMMWrite", "=", "false", ";", "HasFastScalarFSQRT", "=", "false", ";", "HasFastVectorFSQRT", "=", "false", ";", "HasFastLZCNT", "=", "false", ";", "HasFastSHLDRotate", "=", "false", ";", "HasERMSB", "=", "false", ";", "HasSlowDivide32", "=", "false", ";", "HasSlowDivide64", "=", "false", ";", "PadShortFunctions", "=", "false", ";", "CallRegIndirect", "=", "false", ";"], "ground_truth": ["LEAUsesAG", "=", "false", ";"], "File": "X86Subtarget26", "Func": "initializeEnvironment", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21000, "Length": 148, "Cover_Rate": 0.5362318840579711, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "r0", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "r1", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ";", "r12", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_load_split_stack_limit", "(", "r0", ")", ")", ";", "alloc_hi", "=", "(", "-", "allocate", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "alloc_lo", "=", "-", "allocate", "-", "alloc_hi", ";", "if", "(", "alloc_hi", "!=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_add3_const", "(", "r12", ",", "r1", ",", "alloc_hi", ")", ")", ";", "if", "(", "alloc_lo", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_add3_const", "(", "r12", ",", "r12", ",", "alloc_lo", ")", ")", ";", "else", "emit_insn", "(", "gen_nop", "(", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_add3_const", "(", "r12", ",", "r1", ",", "alloc_lo", ")", ")", ";", "emit_insn", "(", "gen_nop", "(", ")", ")", ";", "}", "compare", "=", "gen_rtx_REG", "(", "CCUNSmode", ",", "CR7_REGNO", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "compare", ",", "gen_rtx_COMPARE", "(", "CCUNSmode", ",", "r12", ",", "r0", ")", ")", ")", ";", "ok_label", "=", "gen_label_rtx", "(", ")", ";", "jump", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_GEU", "(", "VOIDmode", ",", "compare", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "ok_label", ")", ",", "pc_rtx", ")", ";", "insn", "=", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "jump", ")", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "ok_label", ";", "add_reg_br_prob_note", "(", "insn", ",", "profile_probability", "::", "very_likely", "(", ")", ")", ";", "lr", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ";", "insn", "=", "emit_move_insn", "(", "r0", ",", "lr", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_insn", "(", "gen_frame_store", "(", "r0", ",", "r1", ",", "info", "->", "lr_save_offset", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "insn", "=", "emit_call_insn", "(", "gen_call", "(", "gen_rtx_MEM", "(", "SImode", ",", "morestack_ref", ")", ",", "const0_rtx", ",", "const0_rtx", ")", ")", ";", "call_fusage", "=", "NULL_RTX", ";", "use_reg", "(", "&", "call_fusage", ",", "r12", ")", ";", "use_reg", "(", "&", "call_fusage", ",", "r0", ")", ";"], "ground_truth": ["add_function_usage_to", "(", "insn", ",", "call_fusage", ")", ";"], "File": "rs60007", "Func": "rs6000_expand_split_stack_prologue", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21001, "Length": 304, "Cover_Rate": 0.5891472868217055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "rest_of_insert_bti", "(", ")", ";"], "ground_truth": ["}"], "File": "aarch-bti-insert", "Func": "execute", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21002, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "MCOperand", "&", "MO1", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["const", "MCOperand", "&", "MO2", "=", "MI", ".", "getOperand", "(", "OpIdx", "+", "<NUM_LIT>", ")", ";"], "File": "ARMMCCodeEmitter13", "Func": "getAddrModeSOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21003, "Length": 40, "Cover_Rate": 0.3418803418803419, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pad_direction", "nios2_block_reg_padding", "(", "machine_mode", "mode", ",", "tree", "type", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "return", "nios2_function_arg_padding", "(", "mode", ",", "type", ")", ";"], "ground_truth": ["}"], "File": "nios2", "Func": "nios2_block_reg_padding", "Target": "nios2", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21004, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockSet", ".", "erase", "(", "MBB", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyExceptionInfo4", "Func": "removeFromBlocksSet", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21005, "Length": 8, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_SHMEDIA_FPU", "&&", "(", "(", "mode", "==", "V2SFmode", ")", "||", "(", "mode", "==", "V4SFmode", ")", "||", "(", "mode", "==", "V16SFmode", ")", ")", ")", "return", "true", ";", "else", "if", "(", "TARGET_SHMEDIA", "&&", "(", "(", "mode", "==", "V8QImode", ")", "||", "(", "mode", "==", "V2HImode", ")", "||", "(", "mode", "==", "V4HImode", ")", "||", "(", "mode", "==", "V2SImode", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "sh5", "Func": "sh_vector_mode_supported_p", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21006, "Length": 65, "Cover_Rate": 0.9027777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "!", "isDarwinABI", "(", ")", "&&", "!", "isAIXABI", "(", ")", ";"], "ground_truth": ["}"], "File": "PPCSubtarget13", "Func": "isSVR4ABI", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21007, "Length": 12, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vctp32q_m", "(", "uint32_t", "__a", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vctp32q_mv4bi", "(", "__a", ",", "__p", ")", ";"], "File": "arm", "Func": "mve3___arm_vctp32q_m", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21008, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Val", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "ARMDisassembler39", "Func": "DecodeInstSyncBarrierOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21009, "Length": 18, "Cover_Rate": 0.36, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "GTI", "!=", "E", ";", "++", "GTI", ")", "{", "NumIndices", "--", ";", "const", "Value", "*", "Idx", "=", "GTI", ".", "getOperand", "(", ")", ";", "Type", "*", "IdxTy", "=", "GTI", ".", "getIndexedType", "(", ")", ";", "if", "(", "NextIndex", "==", "ARRAY_REF", "||", "NextIndex", "==", "STRUCT_REF", ")", "{", "unsigned", "NodeOpcode", "=", "NextIndex", "==", "STRUCT_REF", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "IsInChain", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "IsInChain", "|=", "(", "<NUM_LIT>", "==", "NumIndices", ")", "<<", "<NUM_LIT>", ";", "SDValue", "InChainUse", "=", "DAG", ".", "getConstant", "(", "IsInChain", ",", "dl", ",", "<STR_LIT>", ")", ";", "IsInChain", "&=", "~", "<NUM_LIT>", ";", "SDValue", "Ops", "[", "]", "=", "{", "SDB", "->", "getRoot", "(", ")", ",", "N", ",", "SDB", "->", "getValue", "(", "Idx", ")", ",", "InChainUse", "}", ";", "if", "(", "isa", "<", "CompositeType", ">", "(", "IdxTy", ")", ")", "{", "EVT", "VTs", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "N", "=", "DAG", ".", "getNode", "(", "NodeOpcode", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "SDNodeFlags", "Flags", "=", "N", ".", "getNode", "(", ")", "->", "getFlags", "(", ")", ";", "Flags", ".", "setIsComposite", "(", "true", ")", ";", "N", ".", "getNode", "(", ")", "->", "setFlags", "(", "Flags", ")", ";", "}", "else", "{", "EVT", "IdxVT", "=", "getValueType", "(", "DL", ",", "IdxTy", ")", ";"], "ground_truth": ["EVT", "VTs", "[", "]", "=", "{", "IdxVT", ",", "<STR_LIT>", "}", ";"], "File": "JVMISelLowering", "Func": "createCompositeMacros", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21010, "Length": 205, "Cover_Rate": 0.35223367697594504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>EL_AsmBackend", "(", "const", "Target", "&", "T", ",", "Triple", "::", "OSType", "_OSType", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ")", ",", "OSType", "(", "_OSType", ")", "{"], "ground_truth": ["}"], "File": "MipsAsmBackend6", "Func": "MipsEL_AsmBackend", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21011, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "SrcVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "DestVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUISelLowering100", "Func": "isNarrowingProfitable", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21012, "Length": 18, "Cover_Rate": 0.5806451612903226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>MCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ")", "{"], "ground_truth": ["return", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLiteralRelocationKind", ";"], "File": "SystemZMCAsmBackend10", "Func": "shouldForceRelocation", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21013, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "MemVT", "=", "MSC", "->", "getMemoryVT", "(", ")", ";", "SDValue", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ")", ";", "if", "(", "IsFixedLength", ")", "{", "assert", "(", "Subtarget", "->", "useSVEForFixedLengthVectors", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "<=", "IndexVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "IndexVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "IndexVT", ")", ";", "MemVT", "=", "IndexVT", ".", "changeVectorElementType", "(", "MemVT", ".", "getVectorElementType", "(", ")", ")", ";", "}", "else", "{", "MemVT", "=", "getContainerForFixedLengthVector", "(", "DAG", ",", "MemVT", ")", ";", "IndexVT", "=", "MemVT", ".", "changeTypeToInteger", "(", ")", ";", "}", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ".", "changeTypeToInteger", "(", ")", ")", ";", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeTypeToInteger", "(", ")", ",", "StoreVal", ")", ";", "StoreVal", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeVectorElementType", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ")", ",", "StoreVal", ")", ";", "StoreVal", "=", "convertToScalableVector", "(", "DAG", ",", "IndexVT", ",", "StoreVal", ")", ";", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ".", "changeVectorElementType", "(", "IndexVT", ".", "getVectorElementType", "(", ")", ")", ",", "Mask", ")", ";", "}", "else", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", "{", "EVT", "StoreValVT", "=", "getPackedSVEVectorVT", "(", "VT", ".", "getVectorElementCount", "(", ")", ")", ";", "StoreVal", "=", "getSVESafeBitCast", "(", "StoreValVT", ",", "StoreVal", ",", "DAG", ")", ";", "InputVT", "=", "DAG", ".", "getValueType", "(", "MemVT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "getGatherScatterIndexIsExtended", "(", "Index", ")", ")", "Index", "=", "Index", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "File": "AArch64ISelLowering69", "Func": "LowerMSCATTER", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21014, "Length": 248, "Cover_Rate": 0.4381625441696113, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "<STR_LIT>", ",", "false", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "cvtSdwaVOP2e", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21015, "Length": 14, "Cover_Rate": 0.45161290322580644, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "size_t", "cygwin_gt_pch_alloc_granularity", "(", "void", ")", "{", "return", "va_granularity", ";"], "ground_truth": ["}"], "File": "host-cygwin", "Func": "cygwin_gt_pch_alloc_granularity", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21016, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "if", "(", "NoFloat", ")", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "AArch64ISelLowering (2)2", "Func": "canMergeStoresTo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21017, "Length": 38, "Cover_Rate": 0.6785714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", ")", ":", "<ISA_LIT>RegisterInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "SIRegisterInfo (2)", "Func": "SIRegisterInfo", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21018, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Value", "*", "UseTlsOffset", "(", "IRBuilder", "<", ">", "&", "IRB", ",", "unsigned", "Offset", ")", "{", "Module", "*", "M", "=", "IRB", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";"], "ground_truth": ["Function", "*", "ThreadPointerFunc", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";"], "File": "AArch64ISelLowering (2)3", "Func": "UseTlsOffset", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21019, "Length": 44, "Cover_Rate": 0.5116279069767442, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m128i", ")", "__builtin_ia32_vpcomtrued", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ")", ";"], "ground_truth": ["}"], "File": "xopintrin", "Func": "_mm_comtrue_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21020, "Length": 18, "Cover_Rate": 0.45, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>RegisterInfo", "::", "<ISA_LIT>RegisterInfo", "(", "const", "Triple", "&", "TT", ")", ":", "<ISA_LIT>GenRegisterInfo", "(", "<STR_LIT>", ")", ",", "TT", "(", "TT", ")", "{", "<ISA_LIT>_MC", "::", "initLLVMToCVRegMapping", "(", "this", ")", ";"], "ground_truth": ["}"], "File": "AArch64RegisterInfo", "Func": "AArch64RegisterInfo", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21021, "Length": 28, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "AnalyzeCondBr", "(", "const", "MachineInstr", "*", "Inst", ",", "unsigned", "Opc", ",", "MachineBasicBlock", "*", "&", "BB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "getAnalyzableBrOpc", "(", "Opc", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["int", "NumOp", "=", "Inst", "->", "getNumExplicitOperands", "(", ")", ";"], "File": "MipsInstrInfo (2)3", "Func": "AnalyzeCondBr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21022, "Length": 46, "Cover_Rate": 0.45098039215686275, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "MCDisassembler", "*", "create<ISA_LIT>Disassembler", "(", "const", "Target", "&", "T", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "<ISA_LIT>Disassembler", "(", "STI", ",", "Ctx", ",", "T", ".", "createMCInstrInfo", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "CSKYDisassembler", "Func": "createCSKYDisassembler", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21023, "Length": 36, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "}", "SelectCode", "(", "Node", ")", ";"], "ground_truth": ["}"], "File": "PatmosISelDAGToDAG1", "Func": "Select", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21024, "Length": 20, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>RegisterInfo", "*", "TRI", "=", "ST", ".", "getRegisterInfo", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "int", "DppVgprWaitStates", "=", "<NUM_LIT>", ";", "int", "DppExecWaitStates", "=", "<NUM_LIT>", ";", "int", "WaitStatesNeeded", "=", "<NUM_LIT>", ";", "auto", "IsHazardDefFn", "=", "[", "TII", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "TII", "->", "isVALU", "(", "MI", ")", ";", "}", ";", "for", "(", "const", "MachineOperand", "&", "Use", ":", "DPP", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "!", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "int", "WaitStatesNeededForUse", "=", "DppVgprWaitStates", "-", "getWaitStatesSinceDef", "(", "Use", ".", "getReg", "(", ")", ",", "[", "]", "(", "const", "MachineInstr", "&", ")", "{", "return", "true", ";", "}", ",", "DppVgprWaitStates", ")", ";"], "ground_truth": ["WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";"], "File": "GCNHazardRecognizer (2)", "Func": "checkDPPHazards", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21025, "Length": 143, "Cover_Rate": 0.7944444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "PerformLOADCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ",", "const", "<ISA_LIT>Subtarget", "*", "Subtarget", ")", "{", "LoadSDNode", "*", "Ld", "=", "cast", "<", "LoadSDNode", ">", "(", "N", ")", ";", "EVT", "RegVT", "=", "Ld", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "MemVT", "=", "Ld", "->", "getMemoryVT", "(", ")", ";", "SDLoc", "dl", "(", "Ld", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "<STR_LIT>", "Ext", "=", "Ld", "->", "getExtensionType", "(", ")", ";", "unsigned", "Alignment", "=", "Ld", "->", "getAlignment", "(", ")", ";", "bool", "IsAligned", "=", "Alignment", "==", "<NUM_LIT>", "||", "Alignment", ">=", "MemVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "RegVT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", "->", "hasInt256", "(", ")", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", "&&", "!", "IsAligned", "&&", "Ext", "==", "<STR_LIT>", ")", "{", "unsigned", "NumElems", "=", "RegVT", ".", "getVectorNumElements", "(", ")", ";"], "ground_truth": ["if", "(", "NumElems", "<", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";"], "File": "X86ISelLowering188", "Func": "PerformLOADCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21026, "Length": 157, "Cover_Rate": 0.36682242990654207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setGlobalBaseReg", "(", "unsigned", "Reg", ")", "{"], "ground_truth": ["GlobalBaseReg", "=", "Reg", ";"], "File": "SparcMachineFunctionInfo13", "Func": "setGlobalBaseReg", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21027, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_THUMB2", "&&", "rclass", "==", "GENERAL_REGS", ")", "return", "LO_REGS", ";", "else", "return", "NO_REGS", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_preferred_rename_class", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21028, "Length": 16, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCCodeEmitter", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";"], "ground_truth": ["}"], "File": "PPCMCCodeEmitter23", "Func": "getFixupKindInfo", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21029, "Length": 41, "Cover_Rate": 0.36607142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";", "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";"], "ground_truth": ["return", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", "||", "(", "(", "IntWidth", "==", "<NUM_LIT>", "||", "IntWidth", "==", "<NUM_LIT>", ")", "&&", "ST", "->", "hasBWI", "(", ")", ")", ";"], "File": "X86TargetTransformInfo103", "Func": "isLegalMaskedLoad", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21030, "Length": 76, "Cover_Rate": 0.5467625899280576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "tree", "add_attribute", "(", "const", "char", "*", "name", ",", "tree", "attrs", ")", "{", "return", "tree_cons", "(", "get_identifier", "(", "name", ")", ",", "NULL_TREE", ",", "attrs", ")", ";"], "ground_truth": ["}"], "File": "riscv-vector-builtins", "Func": "add_attribute", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21031, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "arm_sched_reorder", "(", "FILE", "*", "file", ",", "int", "verbose", ",", "rtx_insn", "*", "*", "ready", ",", "int", "*", "n_readyp", ",", "int", "clock", ")", "{", "switch", "(", "arm_tune", ")", "{", "case", "cortexa7", ":", "cortexa7_sched_reorder", "(", "file", ",", "verbose", ",", "ready", ",", "n_readyp", ",", "clock", ")", ";", "break", ";", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "arm4", "Func": "arm_sched_reorder", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21032, "Length": 52, "Cover_Rate": 0.896551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "VideoCore4FrameLowering", "Func": "eliminateCallFramePseudoInstr", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21033, "Length": 40, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VectorList", ".", "Count", "==", "<NUM_LIT>", "&&", "VectorList", ".", "LaneIndex", "<=", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "ARMAsmParser (2)", "Func": "isVecListTwoDByteIndexed", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21034, "Length": 14, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "B", "(", "getThe<ISA_LIT>64Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "<ISA_LIT>TargetMachine", ">", "C", "(", "getThe<ISA_LIT>64LETarget", "(", ")", ")", ";"], "ground_truth": ["PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";"], "File": "PPCTargetMachine19", "Func": "LLVMInitializePowerPCTarget", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21035, "Length": 33, "Cover_Rate": 0.5076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "RI", ";"], "ground_truth": ["}"], "File": "VideoCore4InstrInfo", "Func": "getRegisterInfo", "Target": "VideoCore4", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21036, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CallInst", "*", "R", "=", "B", ".", "CreateCall", "(", "Callee", ",", "{", "Arg1", ",", "Arg2", "}", ",", "Name", ")", ";"], "ground_truth": ["if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "Callee", ")", ")", "R", "->", "setCallingConv", "(", "F", "->", "getCallingConv", "(", ")", ")", ";"], "File": "AMDGPULibCalls10", "Func": "CreateCallEx2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21037, "Length": 44, "Cover_Rate": 0.5789473684210527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_psllqi512_mask", "(", "(", "__v8di", ")", "__A", ",", "__B", ",", "(", "__v8di", ")", "_mm512_undefined_si512", "(", ")", ",", "(", "__mmask8", ")", "-", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "avx512fintrin4", "Func": "_mm512_slli_epi64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21038, "Length": 28, "Cover_Rate": 0.5490196078431373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", ",", "true", ")", ",", "<STR_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI", ";"], "ground_truth": ["}"], "File": "SystemZMCTargetDesc17", "Func": "createSystemZMCAsmInfo", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21039, "Length": 32, "Cover_Rate": 0.47761194029850745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__aarch64_vdupq_laneq_s64", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdupq_laneq_s64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21040, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isBDAddr64Disp12", "(", ")", "const", "{"], "ground_truth": ["return", "isMemDisp12", "(", "BDMem", ",", "GR64Reg", ")", ";"], "File": "SystemZAsmParser1", "Func": "isBDAddr64Disp12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21041, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "MI", "=", "T2JumpTables", "[", "i", "]", ";", "const", "TargetInstrDesc", "&", "TID", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "unsigned", "JTOpIdx", "=", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "JTOpIdx", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "int", "JTNumber", "=", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", ";", "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";"], "ground_truth": ["int", "DTNumber", "=", "MBB", "->", "getNumber", "(", ")", ";"], "File": "ARMConstantIslandPass14", "Func": "ReorderThumb2JumpTables", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21042, "Length": 148, "Cover_Rate": 0.5441176470588235, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "<ISA_LIT>TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "VEISelLowering16", "Func": "getSetCCResultType", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21043, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "getLoadStoreMaskRegOpcode", "(", "const", "TargetRegisterClass", "*", "RC", ",", "bool", "load", ")", "{", "switch", "(", "RC", "->", "getSize", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "load", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)1", "Func": "getLoadStoreMaskRegOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21044, "Length": 60, "Cover_Rate": 0.821917808219178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "KnownSize", "=", "VT", ".", "getSizeInBits", "(", ")", ".", "getKnownMinValue", "(", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "KnownSize", "*=", "<NUM_LIT>", ";", "switch", "(", "KnownSize", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "LMUL_F8", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "LMUL_F4", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "LMUL_F2", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "LMUL_1", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "LMUL_2", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "::", "LMUL_4", ";", "case", "<NUM_LIT>", ":"], "ground_truth": ["return", "<STR_LIT>", "::", "LMUL_8", ";"], "File": "RISCVISelLowering1", "Func": "getLMUL", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21045, "Length": 95, "Cover_Rate": 0.7037037037037037, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "(", "IsFreelyInvertable", "(", "N0", ")", "||", "IsFreelyInvertable", "(", "N1", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "NewN0", "=", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N0", ",", "VT", ")", ";", "SDValue", "NewN1", "=", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "N1", ",", "VT", ")", ";", "SDValue", "And", "=", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewN0", ",", "NewN1", ")", ";", "return", "DCI", ".", "DAG", ".", "getLogicalNOT", "(", "DL", ",", "And", ",", "VT", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering103", "Func": "PerformORCombine_i1", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21046, "Length": 87, "Cover_Rate": 0.4603174603174603, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isTransOnly", "(", "MI", "->", "getOpcode", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isTransOnly", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21047, "Length": 11, "Cover_Rate": 0.4782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewMul", ";", "if", "(", "MulAmt2", "&&", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "||", "MulAmt2", "==", "<NUM_LIT>", "||", "MulAmt2", "==", "<NUM_LIT>", "||", "MulAmt2", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "&&", "!", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ")", "std", "::", "swap", "(", "MulAmt1", ",", "MulAmt2", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt1", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt1", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "MulAmt1", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt2", ")", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "MulAmt2", ",", "DL", ",", "VT", ")", ")", ";", "}", "else", "if", "(", "!", "Subtarget", ".", "slowLEA", "(", ")", ")", "NewMul", "=", "combineMulSpecial", "(", "MulAmt", ",", "N", ",", "DAG", ",", "VT", ",", "DL", ")", ";", "if", "(", "!", "NewMul", ")", "{"], "ground_truth": ["assert", "(", "MulAmt", "!=", "<NUM_LIT>", "&&", "MulAmt", "!=", "(", "VT", "==", "<STR_LIT>", "?", "UINT64_MAX", ":", "UINT32_MAX", ")", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering214", "Func": "combineMul", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21048, "Length": 307, "Cover_Rate": 0.3641755634638197, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmin_u32", "(", "uint32x2_t", "__a", ",", "uint32x2_t", "__b", ")", "{"], "ground_truth": ["return", "(", "uint32x2_t", ")", "__builtin_neon_vminuv2si", "(", "(", "int32x2_t", ")", "__a", ",", "(", "int32x2_t", ")", "__b", ")", ";"], "File": "arm", "Func": "neon_vmin_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21049, "Length": 26, "Cover_Rate": 0.9629629629629629, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "__attribute__", "(", "(", "__always_inline__", ")", ")", "_m_pandn", "(", "__m64", "__m1", ",", "__m64", "__m2", ")", "{", "return", "_mm_andnot_si64", "(", "__m1", ",", "__m2", ")", ";"], "ground_truth": ["}"], "File": "mmintrin5", "Func": "_m_pandn", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21050, "Length": 27, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "DecodeMOVSHDUPMask", "(", "MVT", "VT", ",", "SmallVectorImpl", "<", "int", ">", "&", "ShuffleMask", ")", "{", "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", "/", "<NUM_LIT>", ";", "i", "<", "e", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", ")", ";", "ShuffleMask", ".", "push_back", "(", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["}"], "File": "X86ShuffleDecode", "Func": "DecodeMOVSHDUPMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21051, "Length": 68, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MRI", ".", "getRegClass", "(", "Register", ")", "->", "getID", "(", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCFastISel (2)", "Func": "isVSSRCRegister", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21052, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElts", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorNumElements", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "++", "i", ")", "{", "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "i", ")", ".", "getNode", "(", ")", ";", "if", "(", "<STR_LIT>", "(", "Elt", ")", "&&", "!", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "ARMISelLowering (2)", "Func": "hasNormalLoadOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21053, "Length": 71, "Cover_Rate": 0.8554216867469879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMem", "(", ")", "const", "override", "{", "assert", "(", "false", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MOSAsmParser", "Func": "isMem", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21054, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "call_insn", "=", "emit_call_insn", "(", "call_insn", ")", ";", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "call_insn", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "REG_B3", ")", ")", ";", "}", "else", "{", "if", "(", "retval", "==", "NULL_RTX", ")", "call_insn", "=", "emit_call_insn", "(", "call_insn", ")", ";", "else", "call_insn", "=", "emit_call_insn", "(", "gen_rtx_SET", "(", "GET_MODE", "(", "retval", ")", ",", "retval", ",", "call_insn", ")", ")", ";", "}"], "ground_truth": ["if", "(", "flag_pic", ")", "use_reg", "(", "&", "CALL_INSN_FUNCTION_USAGE", "(", "call_insn", ")", ",", "pic_offset_table_rtx", ")", ";"], "File": "c6x2", "Func": "c6x_expand_call", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 21055, "Length": 73, "Cover_Rate": 0.49324324324324326, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "insn_op", "->", "mode", "==", "V1SImode", "&&", "GET_MODE", "(", "op", "[", "arg_count", "]", ")", "==", "SImode", ")", "op", "[", "arg_count", "]", "=", "gen_lowpart", "(", "V1SImode", ",", "op", "[", "arg_count", "]", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "idx", "]", ".", "predicate", ")", "(", "op", "[", "arg_count", "]", ",", "insn_op", "->", "mode", ")", ")", "op", "[", "arg_count", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "arg_count", "]", ")", ";"], "ground_truth": ["}"], "File": "sparc4", "Func": "FOR_EACH_CALL_EXPR_ARG", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21056, "Length": 80, "Cover_Rate": 0.32786885245901637, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint64x1_t", ")", "{", "vcvtpd_u64_f64", "(", "__a", "[", "<NUM_LIT>", "]", ")", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon3_vcvtp_u64_f64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21057, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "VariantKind", "getAddressFrag", "(", "VariantKind", "Kind", ")", "{"], "ground_truth": ["return", "static_cast", "<", "VariantKind", ">", "(", "Kind", "&", "VK_AddressFragBits", ")", ";"], "File": "AArch64MCExpr (2)", "Func": "getAddressFrag", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21058, "Length": 19, "Cover_Rate": 0.95, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "Off", "=", "MO", ".", "getOffset", "(", ")", ")", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "Off", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["return", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";"], "File": "Z80MCInstLower2", "Func": "LowerSymbolOperand", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21059, "Length": 39, "Cover_Rate": 0.47560975609756095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Value", ",", "SH", "=", "<NUM_LIT>", ";", "TargetMask", "=", "~", "TargetMask", ";", "InsertMask", "=", "~", "InsertMask", ";", "if", "(", "Op0Opc", "==", "<STR_LIT>", "&&", "Op1Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "Op0Opc", ",", "Op1Opc", ")", ";", "std", "::", "swap", "(", "TargetMask", ",", "InsertMask", ")", ";", "}", "}", "}", "else", "if", "(", "Op0Opc", "==", "<STR_LIT>", "||", "Op0Opc", "==", "<STR_LIT>", ")", "{", "if", "(", "Op1Opc", "==", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "{", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "std", "::", "swap", "(", "Op0Opc", ",", "Op1Opc", ")", ";", "std", "::", "swap", "(", "TargetMask", ",", "InsertMask", ")", ";", "}", "}", "unsigned", "MB", ",", "ME", ";", "if", "(", "InsertMask", "&&", "isRunOfOnes", "(", "InsertMask", ",", "MB", ",", "ME", ")", ")", "{", "SDValue", "Tmp1", ",", "Tmp2", ";", "if", "(", "(", "Op1Opc", "==", "<STR_LIT>", "||", "Op1Opc", "==", "<STR_LIT>", ")", "&&", "isInt32Immediate", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Value", ")", ")", "{", "Op1", "=", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SH", "=", "(", "Op1Opc", "==", "<STR_LIT>", ")", "?", "Value", ":", "<NUM_LIT>", "-", "Value", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG106", "Func": "SelectBitfieldInsert", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21060, "Length": 263, "Cover_Rate": 0.46466431095406363, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "LCREVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "GlobalValue", "*", "GV", "=", "new", "GlobalVariable", "(", "M", ",", "Type", "::", "getInt32Ty", "(", "*", "Context", ")", ",", "false", ",", "GlobalValue", "::", "ExternalLinkage", ",", "nullptr", ",", "Name", ")", ";"], "ground_truth": ["assert", "(", "GV", "->", "getType", "(", ")", "==", "GVTy", "&&", "<STR_LIT>", ")", ";"], "File": "ARMFastISel17", "Func": "getLibcallReg", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21061, "Length": 53, "Cover_Rate": 0.5247524752475248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCOperand", "<ISA_LIT>MCInstLower", "::", "LowerSymbolOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCSymbol", "*", "Sym", ")", "const", "{", "assert", "(", "!", "MO", ".", "getTargetFlags", "(", ")", "&&", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "Ctx", ")", ";", "if", "(", "auto", "Off", "=", "MO", ".", "getOffset", "(", ")", ")", "{", "Expr", "=", "MCBinaryExpr", "::", "createAdd", "(", "Expr", ",", "MCConstantExpr", "::", "create", "(", "Off", ",", "Ctx", ")", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "Z80oldMCInstLower", "Func": "LowerSymbolOperand", "Target": "Z80old", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21062, "Length": 75, "Cover_Rate": 0.8928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BitTracker", "::", "RegisterRef", "RS", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "F", ",", "W", ";", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "BT", ".", "has", "(", "RS", ".", "Reg", ")", "||", "!", "HBS", "::", "getSubregMask", "(", "RS", ",", "F", ",", "W", ",", "MRI", ")", ")", "return", "false", ";", "MachineBasicBlock", "&", "B", "=", "*", "MI", "->", "getParent", "(", ")", ";", "auto", "At", "=", "MI", "->", "isPHI", "(", ")", "?", "B", ".", "getFirstNonPHI", "(", ")", ":", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ";", "const", "BitTracker", "::", "RegisterCell", "&", "SC", "=", "BT", ".", "lookup", "(", "RS", ".", "Reg", ")", ";", "const", "BitTracker", "::", "BitValue", "&", "V", "=", "SC", "[", "F", "+", "BN", "]", ";", "if", "(", "V", ".", "Type", "==", "BitTracker", "::", "BitValue", "::", "Ref", "&&", "V", ".", "RefI", ".", "Reg", "!=", "RS", ".", "Reg", ")", "{", "const", "TargetRegisterClass", "*", "TC", "=", "MRI", ".", "getRegClass", "(", "V", ".", "RefI", ".", "Reg", ")", ";", "unsigned", "P", "=", "UINT_MAX", ";", "BitTracker", "::", "RegisterRef", "RR", "(", "V", ".", "RefI", ".", "Reg", ",", "<NUM_LIT>", ")", ";", "if", "(", "TC", "==", "&", "<STR_LIT>", ")", "{", "P", "=", "V", ".", "RefI", ".", "Pos", ";", "RR", ".", "Sub", "=", "<STR_LIT>", ";", "if", "(", "P", ">=", "<NUM_LIT>", ")", "{", "P", "-=", "<NUM_LIT>", ";", "RR", ".", "Sub", "=", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "TC", "==", "&", "<STR_LIT>", ")", "{", "P", "=", "V", ".", "RefI", ".", "Pos", ";", "}", "if", "(", "P", "!=", "UINT_MAX", ")", "{", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "B", ",", "At", ",", "DL", ",", "HII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewR", ")", ".", "addReg", "(", "RR", ".", "Reg", ",", "<NUM_LIT>", ",", "RR", ".", "Sub", ")", ".", "addImm", "(", "P", ")", ";", "HBS", "::", "replaceReg", "(", "RD", ".", "Reg", ",", "NewR", ",", "MRI", ")", ";", "BT", ".", "put", "(", "NewR", ",", "RC", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "V", ".", "is", "(", "<NUM_LIT>", ")", "||", "V", ".", "is", "(", "<NUM_LIT>", ")", ")", "{", "unsigned", "NewR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["unsigned", "NewOpc", "=", "V", ".", "is", "(", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonBitSimplify34", "Func": "simplifyTstbit", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21063, "Length": 359, "Cover_Rate": 0.760593220338983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>GOT", "::", "reserveTLSLdmEntry", "(", ")", "{", "if", "(", "m_HasTLSLdmSymbol", ")", "return", "false", ";", "m_HasTLSLdmSymbol", "=", "true", ";", "m_MultipartList", ".", "back", "(", ")", ".", "m_TLSNum", "+=", "<NUM_LIT>", ";", "m_MultipartList", ".", "back", "(", ")", ".", "m_TLSDynNum", "+=", "<NUM_LIT>", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsGOT", "Func": "reserveTLSLdmEntry", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21064, "Length": 42, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "last_real_insn", "=", "prev_real_insn", "(", "insn", ")", ";"], "ground_truth": ["if", "(", "last_real_insn", "&&", "NONJUMP_INSN_P", "(", "last_real_insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "last_real_insn", ")", ")", "==", "SEQUENCE", ")", "last_real_insn", "=", "XVECEXP", "(", "PATTERN", "(", "last_real_insn", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "sparc", "Func": "sparc_asm_function_epilogue", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21065, "Length": 41, "Cover_Rate": 0.4823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MVT", "EltVT", "=", "VT", ";", "unsigned", "NumElts", "=", "VT", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Constant", "*", "C", ";", "if", "(", "EltVT", "==", "<STR_LIT>", ")", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEdouble", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";", "else", "C", "=", "ConstantFP", "::", "get", "(", "*", "Context", ",", "APFloat", "(", "APFloat", "::", "IEEEsingle", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["C", "=", "ConstantVector", "::", "getSplat", "(", "NumElts", ",", "C", ")", ";"], "File": "X86ISelLowering116", "Func": "LowerFNEG", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21066, "Length": 116, "Cover_Rate": 0.3391812865497076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Is<ISA_LIT>64", "&&", "has64BitSupport", "(", ")", ")", "Use64BitRegs", "=", "true", ";", "if", "(", "isDarwin", "(", ")", ")", "HasLazyResolverStubs", "=", "true", ";", "IsQPXStackUnaligned", "=", "QPXStackUnaligned", ";", "StackAlignment", "=", "getPlatformStackAlignment", "(", ")", ";"], "ground_truth": ["IsLittleEndian", "=", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64le", ")", ";"], "File": "PPCSubtarget (2)", "Func": "initSubtargetFeatures", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21067, "Length": 46, "Cover_Rate": 0.4144144144144144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printNOneImmOperand", "(", "MCInst", "const", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "HexagonInstPrinter17", "Func": "printNOneImmOperand", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21068, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Result", "=", "createResultReg", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "Result", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "Result", ";", "}"], "ground_truth": ["return", "signExtendToI32", "(", "Reg", ",", "V", ",", "From", ")", ";"], "File": "WebAssemblyFastISel", "Func": "signExtend", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21069, "Length": 51, "Cover_Rate": 0.4473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "OpNo", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "std", "::", "advance", "(", "MII", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MII", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "FrameReg", ")", ";"], "File": "Z80RegisterInfo (2)", "Func": "eliminateFrameIndex", "Target": "Z80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21070, "Length": 132, "Cover_Rate": 0.31353919239904987, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isTargetMachO", "(", ")", "?", "(", "ReserveR9", "||", "!", "HasV6Ops", ")", ":", "ReserveR9", ";"], "ground_truth": ["}"], "File": "ARMSubtarget (2)1", "Func": "isR9Reserved", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21071, "Length": 15, "Cover_Rate": 0.7142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "res", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_move_insn", "(", "res", ",", "operand1", ")", ";", "xa", "=", "ix86_expand_sse_fabs", "(", "res", ",", "&", "mask", ")", ";", "TWO52", "=", "ix86_gen_TWO52", "(", "mode", ")", ";", "label", "=", "ix86_expand_sse_compare_and_jump", "(", "UNLE", ",", "TWO52", ",", "xa", ",", "false", ")", ";", "xa", "=", "expand_simple_binop", "(", "mode", ",", "PLUS", ",", "xa", ",", "TWO52", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "xa", "=", "expand_simple_binop", "(", "mode", ",", "MINUS", ",", "xa", ",", "TWO52", ",", "xa", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "ix86_sse_copysign_to_positive", "(", "res", ",", "xa", ",", "res", ",", "mask", ")", ";"], "ground_truth": ["emit_label", "(", "label", ")", ";"], "File": "i3864", "Func": "ix86_expand_rint", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21072, "Length": 98, "Cover_Rate": 0.6805555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DirectXSubtarget", "::", "DirectXSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "DirectXTargetMachine", "&", "TM", ")", ":", "DirectXGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "CPU", ",", "FS", ")", ",", "TL", "(", "TM", ",", "*", "this", ")", "{"], "ground_truth": ["}"], "File": "DirectXSubtarget", "Func": "DirectXSubtarget", "Target": "DirectX", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21073, "Length": 41, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "Waitcnt", "allZero", "(", "bool", "HasVscnt", ")", "{", "return", "Waitcnt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "HasVscnt", "?", "<NUM_LIT>", ":", "~", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo (2)1", "Func": "allZero", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21074, "Length": 26, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MI", "=", "MB", ".", "begin", "(", ")", ";", "while", "(", "MI", "!=", "End", ")", "{", "auto", "NextI", "=", "std", "::", "next", "(", "MI", ")", ";", "if", "(", "MI", "->", "isKill", "(", ")", ")", "{", "MB", ".", "erase", "(", "MI", ")", ";", "End", "=", "MB", ".", "end", "(", ")", ";", "}", "MI", "=", "NextI", ";", "}", "}", "for", "(", "auto", "&", "MB", ":", "MF", ")", "{", "auto", "Begin", "=", "MB", ".", "begin", "(", ")", ",", "End", "=", "MB", ".", "end", "(", ")", ";", "while", "(", "Begin", "!=", "End", ")", "{", "MachineBasicBlock", "::", "iterator", "RB", "=", "Begin", ";", "while", "(", "RB", "!=", "End", "&&", "HII", "->", "isSchedulingBoundary", "(", "*", "RB", ",", "&", "MB", ",", "MF", ")", ")", "++", "RB", ";", "MachineBasicBlock", "::", "iterator", "RE", "=", "RB", ";", "while", "(", "RE", "!=", "End", "&&", "!", "HII", "->", "isSchedulingBoundary", "(", "*", "RE", ",", "&", "MB", ",", "MF", ")", ")", "++", "RE", ";", "if", "(", "RE", "!=", "End", ")", "++", "RE", ";"], "ground_truth": ["if", "(", "RB", "!=", "End", ")", "Packetizer", ".", "PacketizeMIs", "(", "&", "MB", ",", "RB", ",", "RE", ")", ";"], "File": "HexagonVLIWPacketizer13", "Func": "runOnMachineFunction", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21075, "Length": 176, "Cover_Rate": 0.5086705202312138, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "initialize<ISA_LIT>LoopReschedulingPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify", "Func": "HexagonLoopRescheduling", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21076, "Length": 11, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TM", ")", "return", "false", ";"], "ground_truth": ["return", "<ISA_LIT>PropagateAttributes", "(", "TM", ",", "true", ")", ".", "process", "(", "M", ")", ";"], "File": "AMDGPUPropagateAttributes12", "Func": "runOnModule", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21077, "Length": 21, "Cover_Rate": 0.65625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "return", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "||", "(", "sel", "&", "SAVRES_LR", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "(", "sel", "&", "SAVRES_REG", ")", "==", "SAVRES_FPR", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "rs6000-logue", "Func": "ptr_regno_for_savres", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21078, "Length": 47, "Cover_Rate": 0.8392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getEUsPerCU", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo", "Func": "getEUsPerCU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21079, "Length": 12, "Cover_Rate": 0.9230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setAttributeItem", "(", "unsigned", "Attribute", ",", "StringRef", "Value", ",", "bool", "OverwriteExisting", ")", "{", "if", "(", "AttributeItem", "*", "Item", "=", "getAttributeItem", "(", "Attribute", ")", ")", "{", "if", "(", "!", "OverwriteExisting", ")", "return", ";", "Item", "->", "Type", "=", "AttributeItem", "::", "TextAttribute", ";"], "ground_truth": ["Item", "->", "StringValue", "=", "std", "::", "string", "(", "Value", ")", ";"], "File": "ARMELFStreamer23", "Func": "setAttributeItem", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21080, "Length": 51, "Cover_Rate": 0.6219512195121951, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", "||", "DisableTailPredication", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo1", "Func": "emitGetActiveLaneMask", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21081, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "VariantKind", ")", "{", "case", "LLVMDisassembler_VariantKind_<ISA_LIT>_HI16", ":", "return", "<ISA_LIT>MCExpr", "::", "CreateUpper16", "(", "SubExpr", ",", "Ctx", ")", ";", "case", "LLVMDisassembler_VariantKind_<ISA_LIT>_LO16", ":", "return", "<ISA_LIT>MCExpr", "::", "CreateLower16", "(", "SubExpr", ",", "Ctx", ")", ";"], "ground_truth": ["default", ":"], "File": "ARMMachORelocationInfo6", "Func": "createExprForCAPIVariantKind", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21082, "Length": 33, "Cover_Rate": 0.55, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "isFlatGlobalAddrSpace", "(", "unsigned", "AS", ")", "{"], "ground_truth": ["return", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "CONSTANT_ADDRESS", "||", "AS", ">", "<ISA_LIT>AS", "::", "MAX_<ISA_LIT>_ADDRESS", ";"], "File": "SIISelLowering100", "Func": "isFlatGlobalAddrSpace", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21083, "Length": 33, "Cover_Rate": 0.9705882352941176, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "=", "(", "(", "Value", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Value", "-=", "<NUM_LIT>", ";", "Value", "=", "(", "int64_t", ")", "Value", "/", "<NUM_LIT>", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "Ctx", ")", "Ctx", "->", "reportFatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsAsmBackend12", "Func": "adjustFixupValue", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21084, "Length": 179, "Cover_Rate": 0.305982905982906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FoldOffsetIntoAddress", "(", "CP", "->", "getOffset", "(", ")", ",", "AM", ")", ")", "{", "AM", "=", "Backup", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "BlockAddressSDNode", "*", "BA", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", ")", "{", "<ISA_LIT>ISelAddressMode", "Backup", "=", "AM", ";", "AM", ".", "BlockAddr", "=", "BA", "->", "getBlockAddress", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "BA", "->", "getTargetFlags", "(", ")", ";", "if", "(", "FoldOffsetIntoAddress", "(", "BA", "->", "getOffset", "(", ")", ",", "AM", ")", ")", "{", "AM", "=", "Backup", ";", "return", "true", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "AM", ".", "setBaseReg", "(", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", "||", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", "{", "assert", "(", "N", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "Disp", "+=", "CP", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "BlockAddressSDNode", "*", "BA", "=", "dyn_cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "BlockAddr", "=", "BA", "->", "getBlockAddress", "(", ")", ";", "AM", ".", "Disp", "+=", "BA", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "BA", "->", "getTargetFlags", "(", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "X86ISelDAGToDAG100", "Func": "MatchWrapper", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21085, "Length": 463, "Cover_Rate": 0.6818851251840943, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "static_cast", "<", "<ISA_LIT>TargetMachine", "&", ">", "(", "TM", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmPrinter107", "Func": "getTM", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21086, "Length": 11, "Cover_Rate": 0.6470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "insertVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "VecTy", ".", "getVectorElementType", "(", ")", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "HexagonISelLowering21", "Func": "LowerINSERT_VECTOR_ELT", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21087, "Length": 39, "Cover_Rate": 0.45348837209302323, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "LoadStoreOp", "=", "IsStore", "?", "getOffsetMUBUFStore", "(", "Opc", ")", ":", "getOffsetMUBUFLoad", "(", "Opc", ")", ";", "if", "(", "LoadStoreOp", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "const", "MachineOperand", "*", "Reg", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata", ")", ";", "MachineInstrBuilder", "NewMI", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "LoadStoreOp", ")", ")", ".", "add", "(", "*", "Reg", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "soffset", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "const", "MachineOperand", "*", "VDataIn", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "<STR_LIT>", "::", "vdata_in", ")", ";", "if", "(", "VDataIn", ")", "NewMI", ".", "add", "(", "*", "VDataIn", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SIRegisterInfo110", "Func": "buildMUBUFOffsetLoadStore", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21088, "Length": 163, "Cover_Rate": 0.690677966101695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "static_cast", "<", "uint32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "uint32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "max", "(", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "static_cast", "<", "int32_t", ">", "(", "OldOpnd", "->", "getImm", "(", ")", ")", "==", "std", "::", "numeric_limits", "<", "int32_t", ">", "::", "min", "(", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "OldOpnd", "->", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", "true", ";"], "ground_truth": ["break", ";"], "File": "GCNDPPCombine", "Func": "isIdentityValue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21089, "Length": 143, "Cover_Rate": 0.5017543859649123, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "full_value", "<", "<NUM_LIT>", ")", "{", "rtx", "plus_rtx", ";", "rtx", "set_rtx", ";", "plus_rtx", "=", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "full_value", ")", ";", "set_rtx", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "plus_rtx", ")", ";", "add_reg_note", "(", "sp_adjust_insn", ",", "REG_FRAME_RELATED_EXPR", ",", "set_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "sp_adjust_insn", ")", "=", "<NUM_LIT>", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "nds322", "Func": "nds32_force_addi_stack_int", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21090, "Length": 55, "Cover_Rate": 0.3767123287671233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{"], "ground_truth": ["return", "create<ISA_LIT>WinCOFFObjectWriter", "(", "OS", ",", "false", ")", ";"], "File": "ARMAsmBackendWinCOFF10", "Func": "createObjectWriter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21091, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "flag_delayed_branch", ")", "{", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_sibcall", "(", "funexp", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "rtx", "spill_reg", ",", "spill_reg2", ",", "seq", ",", "scratch", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "flag_pic", ")", "{", "spill_reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "<NUM_LIT>", ")", ";", "spill_reg2", "=", "gen_rtx_REG", "(", "word_mode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "start_sequence", "(", ")", ";", "load_pic_register", "(", "true", ")", ";", "scratch", "=", "legitimize_pic_address", "(", "funexp", ",", "Pmode", ",", "scratch", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_and_preserve", "(", "seq", ",", "spill_reg", ",", "spill_reg2", ")", ";", "}", "else", "if", "(", "TARGET_ARCH32", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_HIGH", "(", "SImode", ",", "funexp", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_LO_SUM", "(", "SImode", ",", "scratch", ",", "funexp", ")", ")", ")", ";", "}", "else", "{", "switch", "(", "sparc_cmodel", ")", "{", "case", "CM_MEDLOW", ":", "case", "CM_MEDMID", ":", "sparc_emit_set_symbolic_const64", "(", "scratch", ",", "funexp", ",", "scratch", ")", ";", "break", ";", "case", "CM_MEDANY", ":", "case", "CM_EMBMEDANY", ":", "spill_reg", "=", "gen_rtx_REG", "(", "DImode", ",", "<NUM_LIT>", ")", ";", "start_sequence", "(", ")", ";", "sparc_emit_set_symbolic_const64", "(", "scratch", ",", "funexp", ",", "spill_reg", ")", ";", "seq", "=", "get_insns", "(", ")", ";", "end_sequence", "(", ")", ";", "emit_and_preserve", "(", "seq", ",", "spill_reg", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "emit_jump_insn", "(", "gen_indirect_jump", "(", "scratch", ")", ")", ";", "}", "emit_barrier", "(", ")", ";", "insn", "=", "get_insns", "(", ")", ";"], "ground_truth": ["insn_locators_initialize", "(", ")", ";"], "File": "sparc3", "Func": "sparc_output_mi_thunk", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21092, "Length": 273, "Cover_Rate": 0.40746268656716417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":"], "ground_truth": ["return", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";"], "File": "RISCVAsmParser (2)1", "Func": "MatchAndEmitInstruction", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21093, "Length": 100, "Cover_Rate": 0.3401360544217687, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Mask", ")", "return", ";", "KnownBits", "Known", ";"], "ground_truth": ["DAG", ".", "computeKnownBits", "(", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Known", ")", ";"], "File": "SystemZISelLowering112", "Func": "adjustForRedundantAnd", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21094, "Length": 45, "Cover_Rate": 0.391304347826087, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "FR", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "PtrVT", ")", ";"], "ground_truth": ["const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";"], "File": "ARCISelLowering", "Func": "LowerVASTART", "Target": "ARC", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21095, "Length": 62, "Cover_Rate": 0.4881889763779528, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "get<ISA_LIT>Subtarget", "(", ")", ".", "isTargetNaCl", "(", ")", "&&", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", "cl", "::", "BOU_TRUE", ")", ")", "addPass", "(", "createGlobalMergePass", "(", "TM", ",", "<NUM_LIT>", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine90", "Func": "addPreISel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21096, "Length": 51, "Cover_Rate": 0.8793103448275862, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "spu_extract", "(", "spu_gather", "(", "spu_nor", "(", "spu_cmpabsgt", "(", "a", ",", "b", ")", ",", "(", "vec_uint4", ")", "(", "spu_rlmaska", "(", "(", "vec_int4", ")", "(", "b", ")", ",", "-", "<NUM_LIT>", ")", ")", ")", ")", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "vmx2spu", "Func": "vec_any_out", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21097, "Length": 42, "Cover_Rate": 0.7777777777777778, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "N10Type", "=", "N10", ".", "getValueType", "(", ")", ";", "if", "(", "N00Type", "!=", "N10Type", "||", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", "||", "(", "Subtarget", ".", "hasFP16", "(", ")", "&&", "N00Type", "==", "<STR_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "unsigned", "FPOpcode", "=", "convertIntLogicToFPLogicOpcode", "(", "N", "->", "getOpcode", "(", ")", ")", ";", "SDValue", "FPLogic", "=", "DAG", ".", "getNode", "(", "FPOpcode", ",", "DL", ",", "N00Type", ",", "N00", ",", "N10", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "FPLogic", ")", ";", "}", "if", "(", "VT", "!=", "<STR_LIT>", "||", "N0", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<STR_LIT>", "CC0", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "<STR_LIT>", "CC1", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX", "(", ")", "&&", "!", "(", "cheap<ISA_LIT>FSETCC_SSE", "(", "CC0", ")", "&&", "cheap<ISA_LIT>FSETCC_SSE", "(", "CC1", ")", ")", ")", "return", "SDValue", "(", ")", ";"], "ground_truth": ["unsigned", "NumElts", "=", "<NUM_LIT>", "/", "N00Type", ".", "getSizeInBits", "(", ")", ";"], "File": "X86ISelLowering100", "Func": "convertIntLogicToFPLogic", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21098, "Length": 229, "Cover_Rate": 0.3760262725779967, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "BTFTypeFunc", "::", "emitType", "(", "MCStreamer", "&", "OS", ")", "{"], "ground_truth": ["<STR_LIT>", "(", "OS", ")", ";"], "File": "BTFDebug (2)", "Func": "emitType", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21099, "Length": 15, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>Disassembler", "(", ")", "override", "{", "if", "(", "MII", ")", "delete", "MII", ";"], "ground_truth": ["MII", "=", "<NUM_LIT>", ";"], "File": "PatmosDisassembler1", "Func": "~PatmosDisassembler", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21100, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "l1", ",", "labelno", ",", "pic_tmp", ",", "pic_tmp2", ",", "pic_rtx", ";", "rtx", "global_offset_table", ";", "if", "(", "current_function_uses_pic_offset_table", "==", "<NUM_LIT>", "||", "TARGET_SINGLE_PIC_BASE", ")", "return", ";", "gcc_assert", "(", "flag_pic", ")", ";", "labelno", "=", "GEN_INT", "(", "pic_labelno", "++", ")", ";", "l1", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "labelno", ")", ",", "UNSPEC_PIC_LABEL", ")", ";", "l1", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "l1", ")", ";", "global_offset_table", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "pic_tmp", "=", "plus_constant", "(", "l1", ",", "TARGET_ARM", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "GOT_PCREL", ")", "pic_tmp2", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "global_offset_table", ",", "pc_rtx", ")", ")", ";", "else", "pic_tmp2", "=", "gen_rtx_CONST", "(", "VOIDmode", ",", "global_offset_table", ")", ";", "pic_rtx", "=", "gen_rtx_CONST", "(", "Pmode", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "pic_tmp2", ",", "pic_tmp", ")", ")", ";"], "ground_truth": ["if", "(", "TARGET_ARM", ")", "{"], "File": "arm3", "Func": "arm_load_pic_register", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21101, "Length": 135, "Cover_Rate": 0.5465587044534413, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "UI", "=", "MRI", "->", "use_begin", "(", "CondReg", ")", ",", "E", "=", "MRI", "->", "use_end", "(", ")", ";", "UI", "!=", "E", ";", "++", "UI", ")", "{", "(", "*", "UI", ")", ".", "setIsKill", "(", "false", ")", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUMachineCFGStructurizer1", "Func": "ensureCondIsNotKilled", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21102, "Length": 40, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "GLCPos", "=", "<STR_LIT>", "(", "Inst", ".", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "glc1", ")", ";", "if", "(", "GLCPos", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "Inst", ".", "getOperand", "(", "GLCPos", ")", ".", "getImm", "(", ")", "==", "-", "<NUM_LIT>", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["}"], "File": "AMDGPUAsmParser32", "Func": "validateCoherencyBits", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21103, "Length": 53, "Cover_Rate": 0.6463414634146342, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "HImode", ":", "case", "QImode", ":", "s390_expand_cs_hqi", "(", "mode", ",", "btarget", ",", "vtarget", ",", "mem", ",", "cmp", ",", "new_rtx", ",", "is_weak", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "s3906", "Func": "s390_expand_cs", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21104, "Length": 33, "Cover_Rate": 0.3626373626373626, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "ret", "=", "gen_rtx_REG", "(", "SImode", ",", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "emit", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "gen_rtx_fmt_ee", "(", "unsignedp", "?", "UDIV", ":", "DIV", ",", "SImode", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ",", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ",", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ")", ",", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ")", ",", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "ret", ")", ")", ")", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "pa4", "Func": "pa_emit_hpdiv_const", "Target": "pa", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21105, "Length": 146, "Cover_Rate": 0.7087378640776699, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "V", "=", "int8_t", "(", "U", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "V", "=", "int16_t", "(", "U", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "V", "=", "int32_t", "(", "U", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "V", ")", ")", "return", "false", ";", "MI", "->", "removeOperand", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", ":", "MI", "->", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MI", "->", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "MI", "->", "setDesc", "(", "HII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}"], "ground_truth": ["MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "V", ")", ")", ";"], "File": "HexagonBitSimplify16", "Func": "genStoreImmediate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21106, "Length": 139, "Cover_Rate": 0.3726541554959786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "FPSI", "=", "FI", "->", "getFramePointerSaveIndex", "(", ")", ";", "bool", "is<ISA_LIT>64", "=", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", ";", "bool", "isDarwinABI", "=", "Subtarget", ".", "isDarwinABI", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "FPSI", "&&", "needsFP", "(", "MF", ")", ")", "{", "int", "FPOffset", "=", "getFramePointerSaveOffset", "(", "is<ISA_LIT>64", ",", "isDarwinABI", ")", ";", "FPSI", "=", "MFI", "->", "CreateFixedObject", "(", "is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "FPOffset", ",", "true", ")", ";", "FI", "->", "setFramePointerSaveIndex", "(", "FPSI", ")", ";", "}", "int", "TCSPDelta", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", "&&", "(", "TCSPDelta", "=", "FI", "->", "getTailCallSPDelta", "(", ")", ")", "<", "<NUM_LIT>", ")", "{", "MFI", "->", "CreateFixedObject", "(", "-", "<NUM_LIT>", "*", "TCSPDelta", ",", "TCSPDelta", ",", "true", ")", ";", "}", "if", "(", "!", "is<ISA_LIT>64", "&&", "!", "isDarwinABI", "&&", "(", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "||", "MRI", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", ")", ")", "{", "int", "FrameIdx", "=", "MFI", "->", "CreateFixedObject", "(", "(", "uint64_t", ")", "<NUM_LIT>", ",", "(", "int64_t", ")", "-", "<NUM_LIT>", ",", "true", ")", ";"], "ground_truth": ["FI", "->", "setCRSpillFrameIndex", "(", "FrameIdx", ")", ";"], "File": "PPCFrameLowering42", "Func": "processFunctionBeforeCalleeSavedScan", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21107, "Length": 188, "Cover_Rate": 0.5295774647887324, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "OpNo", "=", "Op", ".", "getNode", "(", ")", "->", "isStrictFPOpcode", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "OpNo", ")", ";", "MVT", "SrcVT", "=", "N0", ".", "getSimpleValueType", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "switch", "(", "SrcVT", ".", "SimpleTy", ")", "{", "default", ":"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "X86ISelLowering128", "Func": "lowerUINT_TO_FP_vec", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21108, "Length": 56, "Cover_Rate": 0.45901639344262296, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}"], "ground_truth": ["break", ";"], "File": "AArch64InstrInfo105", "Func": "isStoreToStackSlot", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21109, "Length": 103, "Cover_Rate": 0.6518987341772152, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "Use", "&", "U", ":", "I", ".", "operands", "(", ")", ")", "{", "Constant", "*", "Cst", "=", "dyn_cast", "<", "Constant", ">", "(", "U", ")", ";", "if", "(", "!", "Cst", "||", "isa", "<", "GlobalValue", ">", "(", "Cst", ")", "||", "isa", "<", "ConstantExpr", ">", "(", "Cst", ")", ")", "continue", ";"], "ground_truth": ["if", "(", "!", "shouldConvert", "(", "*", "Cst", ",", "PromotionCache", ")", ")", "continue", ";"], "File": "AArch64PromoteConstant", "Func": "runOnFunction", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21110, "Length": 61, "Cover_Rate": 0.37888198757763975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "AMDGPUAsmPrinter", "::", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "TargetLoweringObjectFile", "&", "TLOF", "=", "getObjFileLowering", "(", ")", ";"], "ground_truth": ["OutStreamer", "->", "SwitchSection", "(", "TLOF", ".", "getTextSection", "(", ")", ")", ";"], "File": "AMDGPUAsmPrinter72", "Func": "EmitEndOfAsmFile", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21111, "Length": 30, "Cover_Rate": 0.5769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isPIC", "=", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ";", "bool", "isCodeLarge", "=", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "!", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImm", "(", ")", ")", "{", "if", "(", "(", "isPIC", ")", "&&", "(", "isCodeLarge", ")", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "closeP", "=", "true", ";", "}", "else", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "!", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImm", "(", ")", ")", "{", "const", "MachineOperand", "&", "firstMO", "=", "MI", "->", "getOperand", "(", "opNum", "-", "<NUM_LIT>", ")", ";", "if", "(", "firstMO", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", ";", "else", "O", "<<", "<STR_LIT>", ";", "closeP", "=", "true", ";"], "ground_truth": ["}", "else", "if", "(", "(", "isPIC", ")", "&&", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "(", "!", "MO", ".", "isReg", "(", ")", ")", "&&", "(", "!", "MO", ".", "isImm", "(", ")", ")", ")", "{"], "File": "MipsAsmPrinter31", "Func": "printOperand", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21112, "Length": 181, "Cover_Rate": 0.3062605752961083, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "assert", "(", "(", "Offset", "+", "FulleSizeInBytes", ")", "<=", "Data", ".", "size", "(", ")", "&&", "<STR_LIT>", ")", ";", "assert", "(", "NumBytes", "<=", "FulleSizeInBytes", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "FulleSizeInBytes", "-", "<NUM_LIT>", "-", "i", ";", "Data", "[", "Offset", "+", "Idx", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "i", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AArch64AsmBackend2", "Func": "applyFixup", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21113, "Length": 116, "Cover_Rate": 0.49361702127659574, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Binary", "|=", "(", "RegN", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "(", "(", "RegN", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["return", "Binary", ";"], "File": "ARMCodeEmitter", "Func": "encodeNEONRn", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21114, "Length": 27, "Cover_Rate": 0.34177215189873417, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "restore_fpr", "(", "frame_pointer", ",", "offset", "+", "next_offset", ",", "i", ")", ";", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "DFmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "next_offset", "+=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "TARGET_PACKED_STACK", ")", "next_offset", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "cfun_frame_layout", ".", "first_restore_gpr", "!=", "-", "<NUM_LIT>", ")", "{", "rtx", "insn", ",", "addr", ";", "int", "i", ";", "for", "(", "i", "=", "cfun_frame_layout", ".", "first_restore_gpr", ";", "i", "<=", "cfun_frame_layout", ".", "last_restore_gpr", ";", "i", "++", ")", "{", "if", "(", "global_not_special_regno_p", "(", "i", ")", ")", "{", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "i", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "emit_move_insn", "(", "addr", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ")", ";", "}", "else", "cfa_restores", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "gen_rtx_REG", "(", "Pmode", ",", "i", ")", ",", "cfa_restores", ")", ";", "}", "if", "(", "!", "sibcall", "&&", "cfun_gpr_save_slot", "(", "RETURN_REGNUM", ")", "==", "SAVE_SLOT_STACK", "&&", "s390_tune", "<=", "PROCESSOR_2097_Z10", ")", "{", "int", "return_regnum", "=", "find_unused_clobbered_reg", "(", ")", ";", "if", "(", "!", "return_regnum", "||", "(", "TARGET_INDIRECT_BRANCH_NOBP_RET_OPTION", "&&", "!", "TARGET_CPU_Z10", "&&", "return_regnum", "==", "INDIRECT_BRANCH_THUNK_REGNUM", ")", ")", "{", "gcc_assert", "(", "INDIRECT_BRANCH_THUNK_REGNUM", "!=", "<NUM_LIT>", ")", ";", "return_regnum", "=", "<NUM_LIT>", ";", "}", "return_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "return_regnum", ")", ";", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "RETURN_REGNUM", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "Pmode", ",", "addr", ")", ";", "set_mem_alias_set", "(", "addr", ",", "get_frame_alias_set", "(", ")", ")", ";", "emit_move_insn", "(", "return_reg", ",", "addr", ")", ";", "cfun_frame_layout", ".", "save_return_addr_p", "=", "true", ";", "}", "insn", "=", "restore_gprs", "(", "frame_pointer", ",", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "+", "(", "cfun_frame_layout", ".", "first_restore_gpr", "-", "cfun_frame_layout", ".", "first_save_gpr_slot", ")", "*", "UNITS_PER_LONG", ",", "cfun_frame_layout", ".", "first_restore_gpr", ",", "cfun_frame_layout", ".", "last_restore_gpr", ")", ";", "insn", "=", "emit_insn", "(", "insn", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "cfa_restores", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "STACK_POINTER_OFFSET", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "s390_restore_gprs_from_fprs", "(", ")", ";"], "ground_truth": ["if", "(", "!", "sibcall", ")", "{"], "File": "s3908", "Func": "s390_emit_epilogue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21115, "Length": 362, "Cover_Rate": 0.4744429882044561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseReg", "=", "getLdStBaseOp", "(", "MemMI", ")", ".", "getReg", "(", ")", ";", "int", "MIUnscaledOffset", "=", "getLdStOffsetOp", "(", "MemMI", ")", ".", "getImm", "(", ")", "*", "getMemScale", "(", "MemMI", ")", ";", "if", "(", "MIUnscaledOffset", "!=", "UnscaledOffset", ")", "return", "E", ";", "bool", "IsPairedInsn", "=", "isPairedLdSt", "(", "MemMI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "IsPairedInsn", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "DestReg", "=", "getLdStRegOp", "(", "MemMI", ",", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "DestReg", "==", "BaseReg", "||", "TRI", "->", "isSubRegister", "(", "BaseReg", ",", "DestReg", ")", ")", "return", "E", ";", "}"], "ground_truth": ["ModifiedRegs", ".", "reset", "(", ")", ";"], "File": "AArch64LoadStoreOptimizer1", "Func": "findMatchingUpdateInsnForward", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21116, "Length": 108, "Cover_Rate": 0.4302788844621514, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op", ";"], "ground_truth": ["}"], "File": "MipsAsmParser102", "Func": "CreateImm", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21117, "Length": 16, "Cover_Rate": 0.3137254901960784, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "AFI", "->", "shouldRestoreSPFromFP", "(", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "{", "if", "(", "is<ISA_LIT>", ")", "emit<ISA_LIT>RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "else", "{", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "unsigned", "TCOpcode", "=", "(", "RetOpcode", "==", "<STR_LIT>", ")", "?", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}"], "ground_truth": ["if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";"], "File": "ARMFrameLowering104", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21118, "Length": 444, "Cover_Rate": 0.4605809128630705, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "cris_operand_lossage", "(", "const", "char", "*", "msgid", ",", "rtx", "op", ")", "{", "debug_rtx", "(", "op", ")", ";"], "ground_truth": ["output_operand_lossage", "(", "<STR_LIT>", ",", "msgid", ")", ";"], "File": "cris", "Func": "cris_operand_lossage", "Target": "cris", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21119, "Length": 25, "Cover_Rate": 0.9615384615384616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "intfn", "(", "tmp1", ",", "op1", ",", "tmp2", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "tmp1", ")", ";", "mem", "=", "adjust_address", "(", "mem", ",", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "tmp2", ")", ";"], "ground_truth": ["}"], "File": "aarch642", "Func": "aarch64_simd_emit_pair_result_insn", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21120, "Length": 49, "Cover_Rate": 0.5268817204301075, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "decodeRegisterClass", "(", "Inst", ",", "RegNo", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SystemZDisassembler12", "Func": "DecodeAR32BitRegisterClass", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21121, "Length": 13, "Cover_Rate": 0.37142857142857144, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "StackSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "SDValue", "WordOff", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "OffsetSlot", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackSlot", ",", "WordOff", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "OffsetSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Fild", "=", "BuildFILD", "(", "Op", ",", "<STR_LIT>", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "return", "Fild", ";", "}", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "<STR_LIT>", ")", "}", ";", "SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "MMO", ")", ";", "APInt", "FF", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "SignSet", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "getSetCCResultType", "(", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "FudgePtr", "=", "DAG", ".", "getConstantPool", "(", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FF", ".", "zext", "(", "<NUM_LIT>", ")", ")", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "Zero", ".", "getValueType", "(", ")", ",", "SignSet", ",", "Zero", ",", "Four", ")", ";", "FudgePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "FudgePtr", ",", "Offset", ")", ";"], "ground_truth": ["SDValue", "Fudge", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FudgePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "<STR_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering121", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21122, "Length": 449, "Cover_Rate": 0.6414285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>AnnotateControlFlowPass", "(", ")", "{"], "ground_truth": ["return", "new", "<ISA_LIT>AnnotateControlFlow", "(", ")", ";"], "File": "SIAnnotateControlFlow", "Func": "createSIAnnotateControlFlowPass", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21123, "Length": 14, "Cover_Rate": 0.9333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_aarch64_ursra_nv8hi_uuus", "(", "__a", ",", "__b", ",", "__c", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vrsraq_n_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21124, "Length": 11, "Cover_Rate": 0.4583333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectCmp", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_ICMP", ")", "&&", "<STR_LIT>", ")", ";", "<STR_LIT>", "CC", ";", "bool", "SwapArgs", ";", "std", "::", "tie", "(", "CC", ",", "SwapArgs", ")", "=", "<STR_LIT>", "(", "(", "CmpInst", "::", "Predicate", ")", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "unsigned", "OpSet", "=", "<STR_LIT>", "(", "CC", ")", ";", "unsigned", "LHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RHS", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "SwapArgs", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "unsigned", "OpCmp", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "LHS", ")", ";", "switch", "(", "Ty", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "OpCmp", "=", "<STR_LIT>", ";", "break", ";", "}", "MachineInstr", "&", "CmpInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "OpCmp", ")", ")", ".", "addReg", "(", "LHS", ")", ".", "addReg", "(", "RHS", ")", ";", "MachineInstr", "&", "SetInst", "=", "*", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "OpSet", ")", ",", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "constrainSelectedInstRegOperands", "(", "CmpInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";", "constrainSelectedInstRegOperands", "(", "SetInst", ",", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["I", ".", "eraseFromParent", "(", ")", ";"], "File": "X86InstructionSelector11", "Func": "selectCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21125, "Length": 292, "Cover_Rate": 0.9419354838709677, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>TTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ";", "const", "FeatureBitset", "&", "CallerBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Caller", ")", "->", "getFeatureBits", "(", ")", ";"], "ground_truth": ["const", "FeatureBitset", "&", "CalleeBits", "=", "TM", ".", "getSubtargetImpl", "(", "*", "Callee", ")", "->", "getFeatureBits", "(", ")", ";"], "File": "AArch64TargetTransformInfo", "Func": "areInlineCompatible", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21126, "Length": 64, "Cover_Rate": 0.8648648648648649, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "(", "OpVT", ".", "is256BitVector", "(", ")", "||", "OpVT", ".", "is512BitVector", "(", ")", ")", "&&", "SubVecVT", ".", "is128BitVector", "(", ")", ")", "return", "Insert128BitVector", "(", "Vec", ",", "SubVec", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "if", "(", "OpVT", ".", "is512BitVector", "(", ")", "&&", "SubVecVT", ".", "is256BitVector", "(", ")", ")", "return", "Insert256BitVector", "(", "Vec", ",", "SubVec", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "if", "(", "OpVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", ")", "{", "if", "(", "IdxVal", "==", "<NUM_LIT>", "&&", "Vec", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "return", "Op", ";", "SDValue", "ZeroIdx", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ";", "unsigned", "NumElems", "=", "OpVT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "ShiftBits", "=", "DAG", ".", "getConstant", "(", "NumElems", "/", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ";", "if", "(", "IdxVal", "==", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", "{", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Vec", ",", "ShiftBits", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Vec", ",", "ShiftBits", ")", ";"], "ground_truth": ["SDValue", "Vec2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "Undef", ",", "SubVec", ",", "ZeroIdx", ")", ";"], "File": "X86ISelLowering171", "Func": "LowerINSERT_SUBVECTOR", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21127, "Length": 207, "Cover_Rate": 0.32909379968203495, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "isDarwin", "(", ")", ")", "return", "new", "TargetLoweringObjectFileMachO", "(", ")", ";"], "ground_truth": ["if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "isSVR4ABI", "(", ")", ")", "return", "new", "<ISA_LIT>64LinuxTargetObjectFile", "(", ")", ";"], "File": "PPCISelLowering (2)", "Func": "CreateTLOF", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21128, "Length": 36, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "get<ISA_LIT>ProgramInfo", "(", "KernelInfo", ",", "*", "MF", ")", ";", "getAmdKernelCode", "(", "KernelCode", ",", "KernelInfo", ",", "*", "MF", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTextSection", "(", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "EmitAMDKernelCodeT", "(", "KernelCode", ")", ";", "}", "if", "(", "TM", ".", "getTargetTriple", "(", ")", ".", "getOS", "(", ")", "!=", "Triple", "::", "AMDHSA", ")", "return", ";"], "ground_truth": ["getTargetStreamer", "(", ")", ".", "EmitKernelCodeObjectMetadata", "(", "*", "MF", "->", "getFunction", "(", ")", ",", "KernelCode", ")", ";"], "File": "AMDGPUAsmPrinter79", "Func": "EmitFunctionBodyStart", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21129, "Length": 75, "Cover_Rate": 0.6578947368421053, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isT2", "=", "true", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "NewOpc", "=", "<STR_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isT2", "=", "true", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "!", "Op0", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "isVolatile", "(", ")", ")", "return", "false", ";", "unsigned", "Align", "=", "(", "*", "Op0", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", ";", "const", "Function", "*", "Func", "=", "MF", "->", "getFunction", "(", ")", ";", "unsigned", "ReqAlign", "=", "STI", "->", "hasV6Ops", "(", ")", "?", "TD", "->", "getABITypeAlignment", "(", "Type", "::", "getInt64Ty", "(", "Func", "->", "getContext", "(", ")", ")", ")", ":", "<NUM_LIT>", ";", "if", "(", "Align", "<", "ReqAlign", ")", "return", "false", ";", "int", "OffImm", "=", "getMemoryOpOffset", "(", "*", "Op0", ")", ";", "if", "(", "isT2", ")", "{", "int", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "<=", "-", "Limit", ")", "||", "(", "OffImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Offset", "=", "OffImm", ";", "}", "else", "{", "<STR_LIT>", "AddSub", "=", "<STR_LIT>", ";", "if", "(", "OffImm", "<", "<NUM_LIT>", ")", "{", "AddSub", "=", "<STR_LIT>", ";", "OffImm", "=", "-", "OffImm", ";", "}", "int", "Limit", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "Scale", ";", "if", "(", "OffImm", ">=", "Limit", "||", "(", "OffImm", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "Offset", "=", "<STR_LIT>", "(", "AddSub", ",", "OffImm", ")", ";", "}", "FirstReg", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SecondReg", "=", "Op1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "FirstReg", "==", "SecondReg", ")", "return", "false", ";", "BaseReg", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Pred", "=", "getInstrPredicate", "(", "*", "Op0", ",", "PredReg", ")", ";", "dl", "=", "Op0", "->", "getDebugLoc", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "ARMLoadStoreOptimizer (2)", "Func": "CanFormLdStDWord", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21130, "Length": 314, "Cover_Rate": 0.6752688172043011, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int32_t", "Log2IfPositive", "=", "(", "Mask", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", ")", ".", "exactLogBase2", "(", ")", ";", "if", "(", "Log2IfPositive", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op0Op2", "=", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "ExtendTy", "=", "cast", "<", "VTSDNode", ">", "(", "Op0Op2", ")", "->", "getVT", "(", ")", ";", "unsigned", "ExtendTySize", "=", "ExtendTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "Log2", "=", "Log2IfPositive", ";", "if", "(", "(", "Op0Opcode", "==", "<STR_LIT>", "&&", "Log2", ">=", "ExtendTySize", ")", "||", "Log2", "==", "ExtendTySize", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op0Op2", "}", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "Op0", ")", ",", "Op0", "->", "getVTList", "(", ")", ",", "makeArrayRef", "(", "Ops", ",", "Op0", "->", "getNumOperands", "(", ")", ")", ")", ";", "}"], "ground_truth": ["}"], "File": "MipsSEISelLowering (2)4", "Func": "performANDCombine", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21131, "Length": 139, "Cover_Rate": 0.549407114624506, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "I", "=", "<NUM_LIT>", ";", "for", "(", ";", "I", "<", "<STR_LIT>", ";", "++", "I", ")", "{", "uint64_t", "Byte", "=", "IntBits", ".", "lshr", "(", "I", "*", "<NUM_LIT>", ")", ".", "trunc", "(", "<NUM_LIT>", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Byte", "==", "<NUM_LIT>", ")", "Mask", "|=", "<NUM_LIT>", "<<", "I", ";", "else", "if", "(", "Byte", "!=", "<NUM_LIT>", ")", "break", ";", "}", "if", "(", "I", "==", "<STR_LIT>", ")", "{", "Opcode", "=", "<STR_LIT>", ";", "OpVals", ".", "push_back", "(", "Mask", ")", ";", "VecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "SplatBitSize", ">", "<NUM_LIT>", ")", "return", "false", ";", "auto", "tryValue", "=", "[", "&", "]", "(", "uint64_t", "Value", ")", "->", "bool", "{", "int64_t", "SignedValue", "=", "SignExtend64", "(", "Value", ",", "SplatBitSize", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "SignedValue", ")", ")", "{", "OpVals", ".", "push_back", "(", "(", "(", "unsigned", ")", "SignedValue", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "VecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "SplatBitSize", ")", ",", "<STR_LIT>", "/", "SplatBitSize", ")", ";", "return", "true", ";", "}", "unsigned", "Start", ",", "End", ";", "if", "(", "TII", "->", "isRxSBGMask", "(", "Value", ",", "SplatBitSize", ",", "Start", ",", "End", ")", ")", "{", "OpVals", ".", "push_back", "(", "Start", "-", "(", "<NUM_LIT>", "-", "SplatBitSize", ")", ")", ";", "OpVals", ".", "push_back", "(", "End", "-", "(", "<NUM_LIT>", "-", "SplatBitSize", ")", ")", ";", "Opcode", "=", "<STR_LIT>", ";", "VecVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "SplatBitSize", ")", ",", "<STR_LIT>", "/", "SplatBitSize", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "SystemZISelLowering (2)2", "Func": "isVectorConstantLegal", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21132, "Length": 238, "Cover_Rate": 0.5573770491803278, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "buf", ";", "if", "(", "symtab", "->", "state", "!=", "PARSING", ")", "return", ";", "size", "=", "strlen", "(", "string", ")", "+", "<NUM_LIT>", ";", "if", "(", "size", "<=", "microblaze_section_threshold", ")", "section_asm_op", "=", "SDATA2_SECTION_ASM_OP", ";", "else", "section_asm_op", "=", "READONLY_DATA_SECTION_ASM_OP", ";", "buf", "=", "ACONCAT", "(", "(", "section_asm_op", ",", "<STR_LIT>", ",", "string", ",", "<STR_LIT>", ",", "NULL", ")", ")", ";"], "ground_truth": ["symtab", "->", "finalize_toplevel_asm", "(", "build_string", "(", "strlen", "(", "buf", ")", ",", "buf", ")", ")", ";"], "File": "microblaze2", "Func": "microblaze_asm_output_ident", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21133, "Length": 70, "Cover_Rate": 0.7954545454545454, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "DataLayout", "&", "DL", "=", "GV", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "uint64_t", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ";", "unsigned", "Align", "=", "GV", "->", "getAlignment", "(", ")", ";", "if", "(", "!", "Align", ")", "Align", "=", "<NUM_LIT>", ";", "emitVisibility", "(", "GVSym", ",", "GV", "->", "getVisibility", "(", ")", ",", "!", "GV", "->", "isDeclaration", "(", ")", ")", ";", "emitLinkage", "(", "GV", ",", "GVSym", ")", ";", "if", "(", "auto", "TS", "=", "getTargetStreamer", "(", ")", ")", "TS", "->", "emit<ISA_LIT>LDS", "(", "GVSym", ",", "Size", ",", "Align", ")", ";"], "ground_truth": ["return", ";"], "File": "AMDGPUAsmPrinter17", "Func": "emitGlobalVariable", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21134, "Length": 94, "Cover_Rate": 0.3790322580645161, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "addLeaRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "{", "unsigned", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "leaInReg2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "<NUM_LIT>", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg", ",", "false", ")", ";", "}", "else", "{", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "MFI", ",", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "leaInReg2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "leaInReg2", ")", ".", "addReg", "(", "leaInReg2", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "isKill2", ")", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg2", ",", "true", ")", ";", "}", "if", "(", "LV", "&&", "isKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "InsMI2", ")", ";", "break", ";", "}", "}", "MachineInstr", "*", "NewMI", "=", "MIB", ";", "MachineInstr", "*", "ExtMI", "=", "BuildMI", "(", "*", "MFI", ",", "MBBI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dest", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "isDead", ")", ")", ".", "addReg", "(", "leaOutReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "if", "(", "LV", ")", "{"], "ground_truth": ["LV", "->", "getVarInfo", "(", "leaInReg", ")", ".", "Kills", ".", "push_back", "(", "NewMI", ")", ";"], "File": "X86InstrInfo134", "Func": "convertToThreeAddressWithLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21135, "Length": 278, "Cover_Rate": 0.3921015514809591, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "__rshift", "=", "(", "__v2du", ")", "vec_splats", "(", "(", "unsigned", "long", "long", ")", "__B", ")", ";", "}", "else", "__rshift", "=", "(", "__v2du", ")", "vec_splats", "(", "(", "unsigned", "int", ")", "__B", ")", ";", "__result", "=", "vec_sr", "(", "(", "__v2di", ")", "__A", ",", "__rshift", ")", ";"], "ground_truth": ["}"], "File": "emmintrin2", "Func": "_mm_srli_epi64", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21136, "Length": 45, "Cover_Rate": 0.38461538461538464, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Wt", ")", ".", "addReg", "(", "Ws", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Fd", ")", ".", "addReg", "(", "Wt", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering16", "Func": "emitCOPY_FW", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21137, "Length": 81, "Cover_Rate": 0.3665158371040724, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "addOperands", "(", "MachineInstrBuilder", "&", "MIB", ",", "ArrayRef", "<", "MachineOperand", ">", "MOs", ",", "int", "PtrOffset", "=", "<NUM_LIT>", ")", "{", "unsigned", "NumAddrOps", "=", "MOs", ".", "size", "(", ")", ";", "if", "(", "NumAddrOps", "<", "<NUM_LIT>", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumAddrOps", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "MOs", "[", "i", "]", ")", ";", "addOffset", "(", "MIB", ",", "PtrOffset", ")", ";", "}", "else", "{", "assert", "(", "MOs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumAddrOps", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MOs", "[", "i", "]", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "PtrOffset", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isGlobal", "(", ")", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isImm", "(", ")", ")", "{"], "File": "X86InstrInfo96", "Func": "addOperands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21138, "Length": 147, "Cover_Rate": 0.7241379310344828, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "vec_double2", ")", "(", "si_rotqby", "(", "(", "qword", ")", "(", "a", ")", ",", "si_from_int", "(", "count", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "spu2vmx", "Func": "spu_rlqwbyte", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21139, "Length": 24, "Cover_Rate": 0.6666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Opcode", "!=", "<STR_LIT>", "&&", "Opcode", "!=", "<STR_LIT>", ")", "{", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "MatchAddressBase", "(", "Addr", ",", "AM12", ")", ";", "Done", "=", "true", ";", "break", ";", "}", "}", "}", "}", "if", "(", "!", "Done", "&&", "MatchAddress", "(", "Addr", ",", "AM12", ",", "true", ")", ")", "return", "false", ";", "if", "(", "!", "Done", "&&", "!", "is12BitOnly", "&&", "!", "MatchAddress", "(", "Addr", ",", "AM20", ",", "false", ")", ")", "if", "(", "AM12", ".", "Disp", "==", "<NUM_LIT>", "&&", "AM20", ".", "Disp", "!=", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "AM12", ".", "dump", "(", ")", ")", ";"], "File": "SystemZISelDAGToDAG16", "Func": "SelectAddrRI12", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21140, "Length": 143, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MF", ".", "getName", "(", ")", ".", "startswith", "(", "getDerived", "(", ")", ".", "getThunkPrefix", "(", ")", ")", ")", "{", "if", "(", "InsertedThunks", ")", "return", "false", ";", "if", "(", "!", "getDerived", "(", ")", ".", "mayUseThunk", "(", "MF", ")", ")", "return", "false", ";", "getDerived", "(", ")", ".", "insertThunks", "(", "MMI", ")", ";", "InsertedThunks", "=", "true", ";", "return", "true", ";", "}"], "ground_truth": ["getDerived", "(", ")", ".", "populateThunk", "(", "MF", ")", ";"], "File": "X86IndirectThunks3", "Func": "run", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21141, "Length": 69, "Cover_Rate": 0.7666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "SILowerSGPRSpills", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21142, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512h", ")", "__builtin_ia32_vfmaddcph512_round", "(", "(", "__v32hf", ")", "__A", ",", "(", "__v32hf", ")", "__B", ",", "(", "__v32hf", ")", "__C", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm512_fmadd_pch", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21143, "Length": 25, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m512i", ")", "__builtin_ia32_broadcastmw512", "(", "__A", ")", ";"], "ground_truth": ["}"], "File": "avx512cdintrin", "Func": "_mm512_broadcastmw_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21144, "Length": 10, "Cover_Rate": 0.3448275862068966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerBlockAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "BlockAddress", "*", "BA", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "Op", ")", "->", "getBlockAddress", "(", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "Reloc", "::", "Model", "RM", "=", "HTM", ".", "getRelocationModel", "(", ")", ";", "if", "(", "RM", "==", "Reloc", "::", "Static", ")", "{"], "ground_truth": ["SDValue", "A", "=", "DAG", ".", "getTargetBlockAddress", "(", "BA", ",", "PtrVT", ")", ";"], "File": "HexagonISelLowering16", "Func": "LowerBlockAddress", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21145, "Length": 81, "Cover_Rate": 0.6090225563909775, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "T", ")", "{", "case", "<ISA_LIT>LibFunc", "::", "U8", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "U16", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "U32", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "U64", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "I8", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "I16", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "I32", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "I64", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "F16", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "F32", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "F64", ":", "return", "<STR_LIT>", ";", "case", "<ISA_LIT>LibFunc", "::", "IMG1DA", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<ISA_LIT>LibFunc", "::", "IMG1DB", ":", "return", "<STR_LIT>", ";"], "File": "AMDGPULibFunc", "Func": "getItaniumTypeName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21146, "Length": 109, "Cover_Rate": 0.6022099447513812, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "printOperand", "(", "MI", ",", "OpNo", ",", "STI", ",", "O", ")", ";", "O", "<<", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", "+", "<NUM_LIT>", ",", "STI", ",", "O", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUInstPrinter11", "Func": "printMemOperand", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21147, "Length": 30, "Cover_Rate": 0.3409090909090909, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RawVectorOstream", "::", "RawVectorOstream", "(", "raw_pwrite_stream", "*", "other", ")", ":", "Data", "(", "AllocationChunk", ")", ",", "Position", "(", "<NUM_LIT>", ")", ",", "Other", "(", "other", ")", "{"], "ground_truth": ["}"], "File": "RawVectorOstream", "Func": "RawVectorOstream", "Target": "HSAIL", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21148, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ModulePass", "*", "llvm", "::", "create<ISA_LIT>LowerHomogeneousPrologEpilogPass", "(", ")", "{", "return", "new", "<ISA_LIT>LowerHomogeneousPrologEpilog", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64LowerHomogeneousPrologEpilog", "Func": "createAArch64LowerHomogeneousPrologEpilogPass", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21149, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int64x1_t", ")", "{", "__a", "}", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vdup_n_s64", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21150, "Length": 9, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "*", "Shift", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Shift", ")", "return", "false", ";", "uint64_t", "Amount", "=", "Shift", "->", "getZExtValue", "(", ")", ";", "if", "(", "Amount", ">=", "N", ".", "getValueSizeInBits", "(", ")", ")", "return", "false", ";"], "ground_truth": ["ShiftVal", "=", "Amount", ";"], "File": "SystemZISelLowering (2)2", "Func": "isSimpleShift", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21151, "Length": 51, "Cover_Rate": 0.7611940298507462, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "riscv_allocate_stack_slots_for_args", "(", ")", "{", "return", "!", "riscv_naked_function_p", "(", "current_function_decl", ")", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "riscv_allocate_stack_slots_for_args", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21152, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "constexpr", "aarch64_simd_vec_issue_info", "(", "aarch64_base_vec_issue_info", "base", ",", "unsigned", "int", "ld2_st2_general_ops", ",", "unsigned", "int", "ld3_st3_general_ops", ",", "unsigned", "int", "ld4_st4_general_ops", ")", ":", "aarch64_base_vec_issue_info", "(", "base", ")", ",", "ld2_st2_general_ops", "(", "ld2_st2_general_ops", ")", ",", "ld3_st3_general_ops", "(", "ld3_st3_general_ops", ")", ",", "ld4_st4_general_ops", "(", "ld4_st4_general_ops", ")", "{"], "ground_truth": ["}"], "File": "aarch64-protos1", "Func": "aarch64_simd_vec_issue_info", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21153, "Length": 40, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Darwin<ISA_LIT>AsmBackend", "(", "const", "Target", "&", "T", ",", "StringRef", "CPU", ")", ":", "<ISA_LIT>AsmBackend", "(", "T", ",", "CPU", ")", "{"], "ground_truth": ["}"], "File": "X86AsmBackend20", "Func": "DarwinX86AsmBackend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21154, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "CONST_INT", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "CONST", ":", "{", "rtx", "plus", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", ")", "{"], "ground_truth": ["output_addr_const", "(", "file", ",", "XEXP", "(", "plus", ",", "<NUM_LIT>", ")", ")", ";"], "File": "ft32", "Func": "ft32_print_operand_address", "Target": "ft32", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21155, "Length": 141, "Cover_Rate": 0.5778688524590164, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Addic", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "AddInput", ",", "getI32Imm", "(", "~", "<NUM_LIT>", ",", "dl", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Addic", ",", "Addic", ",", "Addic", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "File": "PPCISelDAGToDAG (2)2", "Func": "get64BitSExtCompare", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21156, "Length": 59, "Cover_Rate": 0.39072847682119205, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>CodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "II", "->", "getRegisterInfo", "(", ")", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";"], "ground_truth": ["else", "if", "(", "MO", ".", "isGlobal", "(", ")", ")", "emitGlobalAddress", "(", "MO", ".", "getGlobal", "(", ")", ",", "<STR_LIT>", ",", "true", ",", "false", ")", ";"], "File": "ARMCodeEmitter13", "Func": "getMachineOpValue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21157, "Length": 87, "Cover_Rate": 0.38666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "*", "NewMI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "add", "(", "Dest", ")", ".", "add", "(", "Src", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "return", "NewMI", ";", "}", "}", "if", "(", "!", "MI", ".", "isConvertibleTo3Addr", "(", ")", ")", "return", "nullptr", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86FixupLEAs17", "Func": "postRAConvertToLEA", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21158, "Length": 110, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "Loop", "*", "L", "=", "LI", "->", "getLoopFor", "(", "Start", ")", ";", "if", "(", "L", ")", "{", "const", "Loop", "*", "P", "=", "L", ";", "do", "{", "L", "=", "P", ";", "P", "=", "P", "->", "getParentLoop", "(", ")", ";", "}", "while", "(", "P", ")", ";"], "ground_truth": ["Checklist", ".", "insert", "(", "L", "->", "block_begin", "(", ")", ",", "L", "->", "block_end", "(", ")", ")", ";"], "File": "AMDGPUAnnotateUniformValues5", "Func": "isClobberedInFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21159, "Length": 61, "Cover_Rate": 0.3112244897959184, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "validateSOPLiteral", "(", "Inst", ")", ")", "{", "Error", "(", "getLitLoc", "(", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateVOPLiteral", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateConstantBusLimitations", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateEarlyClobberLimitations", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateIntClampSupported", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyClamp<ISA_LIT>", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateOpSel", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyOpSel", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateDPP", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMIMGD16", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyD16", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDim", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGMSAA", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyDim", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGDataSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAddrSize", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGAtomicDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMIMGGatherDMask", "(", "Inst", ")", ")", "{", "Error", "(", "getImmLoc", "(", "<ISA_LIT>Operand", "::", "ImmTyDMask", ",", "Operands", ")", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "validateMovrels", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateFlatOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateSMEMOffset", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMAIAccWrite", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateMFMA", "(", "Inst", ",", "Operands", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateCoherencyBits", "(", "Inst", ",", "Operands", ",", "IDLoc", ")", ")", "{", "return", "false", ";", "}", "if", "(", "!", "validateAGPRLdSt", "(", "Inst", ")", ")", "{", "Error", "(", "IDLoc", ",", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "]", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ";", "return", "false", ";", "}"], "ground_truth": ["if", "(", "!", "validateVGPRAlign", "(", "Inst", ")", ")", "{"], "File": "AMDGPUAsmParser3", "Func": "validateInstruction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21160, "Length": 436, "Cover_Rate": 0.7676056338028169, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "num", "(", ")", "const", "{"], "ground_truth": ["return", "Type", "==", "Zero", "||", "Type", "==", "One", ";"], "File": "BitTracker", "Func": "num", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21161, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "MatchRegisterName", "(", "unsigned", "&", "RegNo", ",", "int64_t", "&", "IntVal", ")", "{", "if", "(", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Percent", ")", ")", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "if", "(", "!", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "true", ";", "StringRef", "Name", "=", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "RegNo", "=", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "IntVal", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "RegNo", "=", "is<ISA_LIT>64", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "IntVal", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "Name", ".", "equals_lower", "(", "<STR_LIT>", ")", ")", "{", "RegNo", "=", "<STR_LIT>", ";", "IntVal", "=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", ")", "&&", "!", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "IntVal", ")", "&&", "IntVal", "<", "<NUM_LIT>", ")", "{"], "File": "PPCAsmParser23", "Func": "MatchRegisterName", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21162, "Length": 176, "Cover_Rate": 0.4743935309973046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ScheduleHazardRecognizer", "*", "<ISA_LIT>InstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "*", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", "->", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", "||", "Directive", "==", "<STR_LIT>", ")", "{", "const", "InstrItineraryData", "*", "II", "=", "TM", "->", "getInstrItineraryData", "(", ")", ";", "return", "new", "<ISA_LIT>ScoreboardHazardRecognizer", "(", "II", ",", "DAG", ")", ";", "}", "return", "TargetInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "TM", ",", "DAG", ")", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo108", "Func": "CreateTargetHazardRecognizer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21163, "Length": 85, "Cover_Rate": 0.9139784946236559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Lane", "=", "SubIdx2Lane", "(", "I", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Comp", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Dmask", "=", "OldDmask", ";", "i", "<=", "Lane", ";", "i", "++", ")", "{", "assert", "(", "Dmask", ")", ";", "Comp", "=", "countTrailingZeros", "(", "Dmask", ")", ";", "Dmask", "&=", "~", "(", "<NUM_LIT>", "<<", "Comp", ")", ";", "}", "if", "(", "Users", "[", "Lane", "]", ")", "return", ";", "Users", "[", "Lane", "]", "=", "*", "I", ";", "NewDmask", "|=", "<NUM_LIT>", "<<", "Comp", ";", "}", "if", "(", "NewDmask", "==", "OldDmask", ")", "return", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "NewDmask", ",", "SDLoc", "(", "Node", ")", ",", "<STR_LIT>", ")", ")", ";", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Node", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", ",", "Node", "->", "op_end", "(", ")", ")", ";", "Node", "=", "(", "MachineSDNode", "*", ")", "DAG", ".", "UpdateNodeOperands", "(", "Node", ",", "Ops", ")", ";", "if", "(", "NewDmask", "&&", "(", "NewDmask", "&", "(", "NewDmask", "-", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "RC", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "SDNode", "*", "Copy", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "COPY_TO_REGCLASS", ",", "SDLoc", "(", ")", ",", "Users", "[", "Lane", "]", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "RC", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "Users", "[", "Lane", "]", ",", "Copy", ")", ";", "return", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "Idx", "=", "<STR_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDNode", "*", "User", "=", "Users", "[", "i", "]", ";", "if", "(", "!", "User", ")", "continue", ";", "SDValue", "Op", "=", "DAG", ".", "getTargetConstant", "(", "Idx", ",", "SDLoc", "(", "User", ")", ",", "<STR_LIT>", ")", ";", "DAG", ".", "UpdateNodeOperands", "(", "User", ",", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ")", ";", "switch", "(", "Idx", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "Idx", "=", "<STR_LIT>", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "SIISelLowering (2)", "Func": "adjustWritemask", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21164, "Length": 345, "Cover_Rate": 0.7435344827586207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc2", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Opc1", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";"], "File": "Mips16ISelLowering (2)", "Func": "emitSelT16", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21165, "Length": 113, "Cover_Rate": 0.3343195266272189, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "return", "false", ";", "}", "switch", "(", "ValVT", ".", "SimpleTy", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "assert", "(", "Is<ISA_LIT>64", "&&", "<STR_LIT>", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "PtrAlign", ".", "value", "(", ")", ",", "PtrAlign", ")", ";", "if", "(", "ValVT", ".", "getSizeInBits", "(", ")", "<", "RegVT", ".", "getSizeInBits", "(", ")", ")", "LocInfo", "=", "ArgFlags", ".", "isSExt", "(", ")", "?", "CCValAssign", "::", "LocInfo", "::", "SExt", ":", "CCValAssign", "::", "LocInfo", "::", "ZExt", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "Is<ISA_LIT>64", "?", "GPR_64", ":", "GPR_32", ")", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "RegVT", ",", "LocInfo", ")", ")", ";", "else", "State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "RegVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "const", "unsigned", "StoreSize", "=", "LocVT", ".", "getStoreSize", "(", ")", ";", "const", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "Is<ISA_LIT>64", "?", "<NUM_LIT>", ":", "StoreSize", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "FReg", "=", "State", ".", "AllocateReg", "(", "FPR", ")", ";", "if", "(", "FReg", ")", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "FReg", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "ground_truth": ["for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "StoreSize", ";", "I", "+=", "PtrAlign", ".", "value", "(", ")", ")", "{"], "File": "PPCISelLowering100", "Func": "CC_AIX", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21166, "Length": 242, "Cover_Rate": 0.30749682337992373, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Switches", ".", "erase", "(", "std", "::", "remove_if", "(", "Switches", ".", "begin", "(", ")", ",", "Switches", ".", "end", "(", ")", ",", "[", "&", "]", "(", "const", "SwitchInfo", "*", "E", ")", "->", "bool", "{", "return", "(", "E", "->", "Options", "&", "OptAlias", ")", "||", "!", "E", "->", "fitsTargetFeatures", "(", "Features", ")", "||", "(", "E", "->", "OpType", "&", "T_Type", ")", "==", "<NUM_LIT>", ";", "}", ")", ",", "Switches", ".", "end", "(", ")", ")", ";"], "ground_truth": ["return", "Switches", ";"], "File": "InstructionDB", "Func": "getApplicableSwitches", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21167, "Length": 72, "Cover_Rate": 0.5413533834586466, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "Offset", "=", "getLdStOffsetOp", "(", "FirstMI", ")", ".", "getImm", "(", ")", ";", "int", "OffsetStride", "=", "IsUnscaled", "?", "getMemScale", "(", "FirstMI", ")", ":", "<NUM_LIT>", ";", "bool", "IsPromotableZeroStore", "=", "isPromotableZeroStoreInst", "(", "FirstMI", ")", ";", "ModifiedRegs", ".", "reset", "(", ")", ";", "UsedRegs", ".", "reset", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "MemInsns", ";", "for", "(", "unsigned", "Count", "=", "<NUM_LIT>", ";", "MBBI", "!=", "E", "&&", "Count", "<", "Limit", ";", "++", "MBBI", ")", "{", "MachineInstr", "*", "MI", "=", "MBBI", ";", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "continue", ";", "++", "Count", ";", "Flags", ".", "setSExtIdx", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "areCandidatesToMergeOrPair", "(", "FirstMI", ",", "MI", ",", "Flags", ",", "TII", ")", "&&", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "{", "assert", "(", "MI", "->", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", ")", ";", "unsigned", "MIBaseReg", "=", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", ";", "int", "MIOffset", "=", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", ";", "bool", "MIIsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "MI", ")", ";", "if", "(", "IsUnscaled", "!=", "MIIsUnscaled", ")", "{", "int", "MemSize", "=", "getMemScale", "(", "MI", ")", ";", "if", "(", "MIIsUnscaled", ")", "{", "if", "(", "MIOffset", "%", "MemSize", ")", "continue", ";", "MIOffset", "/=", "MemSize", ";", "}", "else", "{", "MIOffset", "*=", "MemSize", ";", "}", "}", "if", "(", "BaseReg", "==", "MIBaseReg", "&&", "(", "(", "Offset", "==", "MIOffset", "+", "OffsetStride", ")", "||", "(", "Offset", "+", "OffsetStride", "==", "MIOffset", ")", ")", ")", "{", "int", "MinOffset", "=", "Offset", "<", "MIOffset", "?", "Offset", ":", "MIOffset", ";", "if", "(", "FindNarrowMerge", ")", "{", "if", "(", "(", "!", "IsUnscaled", "&&", "alignTo", "(", "MinOffset", ",", "<NUM_LIT>", ")", "!=", "MinOffset", ")", "||", "(", "IsPromotableZeroStore", "&&", "Reg", "!=", "getLdStRegOp", "(", "MI", ")", ".", "getReg", "(", ")", ")", ")", "{", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "MI", ")", ";", "continue", ";", "}", "}", "else", "{", "if", "(", "!", "inBoundsForPair", "(", "IsUnscaled", ",", "MinOffset", ",", "OffsetStride", ")", ")", "{", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "IsUnscaled", "&&", "(", "alignTo", "(", "MinOffset", ",", "OffsetStride", ")", "!=", "MinOffset", ")", ")", "{", "trackRegDefsUses", "(", "MI", ",", "ModifiedRegs", ",", "UsedRegs", ",", "TRI", ")", ";", "MemInsns", ".", "push_back", "(", "MI", ")", ";"], "ground_truth": ["continue", ";"], "File": "AArch64LoadStoreOptimizer51", "Func": "findMatchingInsn", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21168, "Length": 375, "Cover_Rate": 0.5539143279172821, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "unsigned", "GetAnalyzableBrOpc", "(", "unsigned", "Opc", ")", "{"], "ground_truth": ["return", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "Opc", ":", "<NUM_LIT>", ";"], "File": "MipsInstrInfo11", "Func": "GetAnalyzableBrOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21169, "Length": 75, "Cover_Rate": 0.7075471698113207, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Vec", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "<NUM_LIT>", ";"], "ground_truth": ["return", "<NUM_LIT>", "*", "<NUM_LIT>", ";"], "File": "AMDGPUTargetTransformInfo16", "Func": "getNumberOfRegisters", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21170, "Length": 27, "Cover_Rate": 0.7297297297297297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "!", "MO", ".", "isDead", "(", ")", ")", "{", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "X86InstrInfo (2)2", "Func": "hasLiveCondCodeDef", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21171, "Length": 50, "Cover_Rate": 0.5813953488372093, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Other", "=", "N00", ";", "if", "(", "!", "Shuffle", ")", "{", "Shuffle", "=", "dyn_cast", "<", "ShuffleVectorSDNode", ">", "(", "N00", ")", ";", "Other", "=", "N01", ";", "}", "if", "(", "Shuffle", "&&", "Shuffle", "->", "getMaskElt", "(", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "Other", "==", "Shuffle", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "Extract1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "Extract2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Other", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "!", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "N0", "->", "getOpcode", "(", ")", ",", "DL", ",", "VT", ",", "Extract1", ",", "Extract2", ")", ";", "SDValue", "Ret", "=", "DAG", ".", "getNode", "(", "N0", "->", "getOpcode", "(", ")", ",", "DL", ",", "{", "VT", ",", "<STR_LIT>", "}", ",", "{", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Extract1", ",", "Extract2", "}", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Ret", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Ret", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "}", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering69", "Func": "performExtractVectorEltCombine", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21172, "Length": 212, "Cover_Rate": 0.4690265486725664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "EmitCmp", "(", "SDValue", "Op0", ",", "SDValue", "Op1", ",", "unsigned", "<ISA_LIT>CC", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isNullConstant", "(", "Op1", ")", ")", "return", "EmitTest", "(", "Op0", ",", "<ISA_LIT>CC", ",", "DL", ",", "DAG", ")", ";", "assert", "(", "!", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", "&&", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "&&", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "is<ISA_LIT>CCUnsigned", "(", "<ISA_LIT>CC", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "DL", ",", "<STR_LIT>", ",", "Op0", ")", ";"], "File": "M68kISelLowering", "Func": "EmitCmp", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21173, "Length": 178, "Cover_Rate": 0.6223776223776224, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TT", ".", "isOSBinFormatXCOFF", "(", ")", ")", "return", "new", "<ISA_LIT>TargetXCOFFStreamer", "(", "S", ")", ";"], "ground_truth": ["return", "new", "<ISA_LIT>TargetMachOStreamer", "(", "S", ")", ";"], "File": "PPCMCTargetDesc25", "Func": "createObjectTargetStreamer", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21174, "Length": 22, "Cover_Rate": 0.34375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "add", "(", "condCodeOp", "(", ")", ")", ".", "setMIFlags", "(", "MIFlags", ")", ";", "}", "return", ";", "}", "}", "while", "(", "NumBytes", ")", "{", "unsigned", "ThisVal", "=", "NumBytes", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "DestReg", "==", "<STR_LIT>", "&&", "BaseReg", "!=", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "BaseReg", "=", "<STR_LIT>", ";", "continue", ";", "}", "assert", "(", "(", "DestReg", "!=", "<STR_LIT>", "||", "BaseReg", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "(", "DestReg", "==", "<STR_LIT>", ")", "&&", "(", "ThisVal", "<", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", "{", "assert", "(", "(", "ThisVal", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "BaseReg", ")", ".", "addImm", "(", "ThisVal", "/", "<NUM_LIT>", ")", ".", "setMIFlags", "(", "MIFlags", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", ")", ")", ";", "break", ";", "}", "bool", "HasCCOut", "=", "true", ";", "int", "ImmIsT2SO", "=", "<STR_LIT>", "(", "ThisVal", ")", ";", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "ImmIsT2SO", "!=", "-", "<NUM_LIT>", ")", "{", "NumBytes", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "ThisVal", "<", "<NUM_LIT>", ")", "{", "Opc", "=", "isSub", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "HasCCOut", "=", "false", ";", "NumBytes", "=", "<NUM_LIT>", ";"], "ground_truth": ["}", "else", "{"], "File": "Thumb2InstrInfo70", "Func": "emitT2RegPlusImmediate", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21175, "Length": 353, "Cover_Rate": 0.4485387547649301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasADDSUBIW", "(", ")", "const", "{"], "ground_truth": ["return", "m_hasADDSUBIW", ";"], "File": "MCS51Subtarget", "Func": "hasADDSUBIW", "Target": "MCS51", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21176, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OpenCLImageTypeLoweringPass", "(", ")", ":", "ModulePass", "(", "ID", ")", "{"], "ground_truth": ["}"], "File": "R600OpenCLImageTypeLoweringPass", "Func": "R600OpenCLImageTypeLoweringPass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21177, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_lane_u32", "(", "uint32x2_t", "__a", ",", "const", "int", "__b", ")", "{", "return", "__aarch64_vget_lane_any", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vget_lane_u32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21178, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";"], "ground_truth": ["}"], "File": "X86SpeculativeLoadHardening", "Func": "getAnalysisUsage", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21179, "Length": 8, "Cover_Rate": 0.42105263157894735, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printVectorListFourSpaced", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", "+", "<NUM_LIT>", ")", "<<", "<STR_LIT>", ";"], "File": "ARMInstPrinter18", "Func": "printVectorListFourSpaced", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21180, "Length": 92, "Cover_Rate": 0.989247311827957, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getNode", "(", ")", "==", "Op1", ".", "getNode", "(", ")", "&&", "Op0", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "Op1", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "SDValue", "(", ")", ";"], "File": "ARMISelLowering (2)", "Func": "PerformVMOVDRRCombine", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21181, "Length": 70, "Cover_Rate": 0.4666666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Ty", "->", "isFloatTy", "(", ")", "&&", "(", "!", "Subtarget", "->", "hasGFX90AInsts", "(", ")", "||", "!", "Ty", "->", "isDoubleTy", "(", ")", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "AS", "=", "RMW", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "(", "AS", "==", "<ISA_LIT>AS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "&&", "Subtarget", "->", "hasAtomicFaddInsts", "(", ")", ")", "{", "if", "(", "RMW", "->", "getFunction", "(", ")", "->", "getFnAttribute", "(", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "!=", "<STR_LIT>", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "if", "(", "Subtarget", "->", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", "&&", "AS", "==", "<ISA_LIT>AS", "::", "FLAT_ADDRESS", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "auto", "S<ISA_LIT>D", "=", "RMW", "->", "getSyncScopeID", "(", ")", ";", "if", "(", "S<ISA_LIT>D", "==", "SyncScope", "::", "System", "||", "S<ISA_LIT>D", "==", "RMW", "->", "getContext", "(", ")", ".", "getOrInsertSyncScopeID", "(", "<STR_LIT>", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";"], "ground_truth": ["return", "AtomicExpansionKind", "::", "None", ";"], "File": "SIISelLowering12", "Func": "shouldExpandAtomicRMWInIR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21182, "Length": 154, "Cover_Rate": 0.48427672955974843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshld_u64", "(", "uint64_t", "__a", ",", "uint64_t", "__b", ")", "{", "return", "__builtin_aarch64_ushldi_uus", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon2_vshld_u64", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21183, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__mmask8", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_mask_test_epi32_mask", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__mmask8", ")", "__builtin_ia32_ptestmd128", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_mask_test_epi32_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21184, "Length": 45, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "VectorInsertExtractBaseCost", "=", "<NUM_LIT>", ";", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "Saphira", ":", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";", "case", "ThunderX2T99", ":", "CacheLineSize", "=", "<NUM_LIT>", ";", "PrefFunctionAlignment", "=", "<NUM_LIT>", ";", "PrefLoopAlignment", "=", "<NUM_LIT>", ";", "MaxInterleaveFactor", "=", "<NUM_LIT>", ";", "PrefetchDistance", "=", "<NUM_LIT>", ";", "MinPrefetchStride", "=", "<NUM_LIT>", ";", "MaxPrefetchIterationsAhead", "=", "<NUM_LIT>", ";", "MinVectorRegisterBitWidth", "=", "<NUM_LIT>", ";", "break", ";"], "ground_truth": ["case", "ThunderX", ":"], "File": "AArch64Subtarget75", "Func": "initializeProperties", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21185, "Length": 83, "Cover_Rate": 0.3062730627306273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "<STR_LIT>", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "auto", "CCFunction", "=", "CCAssignFnForReturn", "(", "CallConv", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "CCFunction", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "if", "(", "e", ">", "<NUM_LIT>", ")", "{", "std", "::", "reverse", "(", "RVLocs", ".", "begin", "(", ")", ",", "RVLocs", ".", "end", "(", ")", ")", ";", "}", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";"], "File": "AVRISelLowering1", "Func": "LowerReturn", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21186, "Length": 241, "Cover_Rate": 0.7005813953488372, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "<STR_LIT>", "&&", "DstVT", "==", "<STR_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StackSlot", "=", "DAG", ".", "CreateStackTemporary", "(", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", "==", "<STR_LIT>", ")", "{", "SDValue", "OffsetSlot", "=", "DAG", ".", "getMemBasePlusOffset", "(", "StackSlot", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Store1", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Src", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "SDValue", "Store2", "=", "DAG", ".", "getStore", "(", "Store1", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "OffsetSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Tmp", "=", "BuildFILD", "(", "Op", ",", "<STR_LIT>", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Tmp", ".", "first", ",", "Tmp", ".", "second", "}", ",", "dl", ")", ";", "return", "Tmp", ".", "first", ";", "}", "assert", "(", "SrcVT", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "SDValue", "ValueToStore", "=", "Src", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "<STR_LIT>", ",", "ValueToStore", ")", ";", "}", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", "}", ";", "SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "MMO", ")", ";", "Chain", "=", "Fild", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "APInt", "FF", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "SignSet", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "<STR_LIT>", ")", ",", "Op", ".", "getOperand", "(", "OpNo", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ";", "SDValue", "FudgePtr", "=", "DAG", ".", "getConstantPool", "(", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FF", ".", "zext", "(", "<NUM_LIT>", ")", ")", ",", "PtrVT", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getSelect", "(", "dl", ",", "Zero", ".", "getValueType", "(", ")", ",", "SignSet", ",", "Zero", ",", "Four", ")", ";", "FudgePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "FudgePtr", ",", "Offset", ")", ";"], "ground_truth": ["SDValue", "Fudge", "=", "DAG", ".", "getExtLoad", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Chain", ",", "FudgePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";"], "File": "X86ISelLowering134", "Func": "LowerUINT_TO_FP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21187, "Length": 499, "Cover_Rate": 0.49308300395256915, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pat", "=", "gen_rtx_CONST", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "pat", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_lo_sum", "(", "pic_offset_table_rtx", ",", "pic_offset_table_rtx", ",", "pat", ")", ")", ";", "emit_insn", "(", "gen_add_pc", "(", "pic_offset_table_rtx", ",", "pic_offset_table_rtx", ")", ")", ";"], "ground_truth": ["emit_insn", "(", "gen_blockage", "(", ")", ")", ";"], "File": "nds32", "Func": "nds32_emit_load_gp", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21188, "Length": 49, "Cover_Rate": 0.35, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "outputStream", ")", "{"], "ground_truth": ["llvm_unreachable_internal", "(", "<STR_LIT>", ")", ";"], "File": "TMS320C64XAsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "TMS320C64X", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21189, "Length": 31, "Cover_Rate": 0.96875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "(", "qword", ")", "(", "vec_unpackh", "(", "vec_perm", "(", "av", ",", "av", ",", "(", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_xshw", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21190, "Length": 58, "Cover_Rate": 0.7341772151898734, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MIB", "=", "BuildMI", "(", "*", "SetCCI", ".", "getParent", "(", ")", ",", "SetCCI", ".", "getIterator", "(", ")", ",", "SetCCI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<STR_LIT>", ";", "++", "i", ")", "MIB", ".", "add", "(", "SetCCI", ".", "getOperand", "(", "i", ")", ")", ";", "MIB", ".", "addReg", "(", "CondReg", ")", ";", "MIB", ".", "setMemRefs", "(", "SetCCI", ".", "memoperands", "(", ")", ")", ";"], "ground_truth": ["SetCCI", ".", "eraseFromParent", "(", ")", ";"], "File": "X86FlagsCopyLowering12", "Func": "rewriteSetCC", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21191, "Length": 82, "Cover_Rate": 0.3886255924170616, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Legalizer", ".", "get", "(", ")", ";"], "ground_truth": ["}"], "File": "X86Subtarget (2)3", "Func": "getLegalizerInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21192, "Length": 8, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BlockToRegSet", "Kill", ";", "initReachingDef", "(", "MF", ",", "ColorOpToReachedUses", ",", "Gen", ",", "Kill", ",", "ReachableUses", ",", "RegToId", ",", "DummyOp", ",", "ADRPMode", ")", ";", "if", "(", "!", "DummyOp", ")", "reachingDefAlgorithm", "(", "MF", ",", "ColorOpToReachedUses", ",", "In", ",", "Out", ",", "Gen", ",", "Kill", ",", "ReachableUses", ",", "RegToId", ".", "size", "(", ")", ")", ";", "finitReachingDef", "(", "In", ",", "Out", ",", "Gen", ",", "ReachableUses", ")", ";"], "ground_truth": ["}"], "File": "AArch64CollectLOH24", "Func": "reachingDef", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21193, "Length": 62, "Cover_Rate": 0.6078431372549019, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ProgramInfo", "(", ")", ":", "NumSGPR", "(", "<NUM_LIT>", ")", ",", "NumVGPR", "(", "<NUM_LIT>", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUAsmPrinter4", "Func": "SIProgramInfo", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21194, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "getLoopDepth", "(", "ContLoop", ")", "<<", "<STR_LIT>", "<<", "getLoopDepth", "(", "ContingLoop", ")", "<<", "<STR_LIT>", ";", ")", ";", "settleLoopcontBlock", "(", "ContingMBB", ",", "ContMBB", ")", ";"], "ground_truth": ["}"], "File": "AMDILCFGStructurizer1", "Func": "handleLoopcontBlock", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21195, "Length": 30, "Cover_Rate": 0.39473684210526316, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_arch", "(", "str", ",", "&", "tmp_arch", ",", "&", "aarch64_isa_flags", ",", "&", "invalid_extension", ")", ";", "if", "(", "parse_res", "==", "AARCH64_PARSE_OK", ")", "{", "gcc_assert", "(", "tmp_arch", ")", ";", "selected_arch", "=", "tmp_arch", ";", "explicit_arch", "=", "selected_arch", "->", "arch", ";", "return", "true", ";", "}", "switch", "(", "parse_res", ")", "{", "case", "AARCH64_PARSE_MISSING_ARG", ":", "error", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_ARG", ":", "error", "(", "<STR_LIT>", ",", "str", ")", ";", "aarch64_print_hint_for_arch", "(", "str", ")", ";", "break", ";", "case", "AARCH64_PARSE_INVALID_FEATURE", ":", "error", "(", "<STR_LIT>", "<STR_LIT>", ",", "invalid_extension", ".", "c_str", "(", ")", ",", "str", ")", ";", "aarch64_print_hint_for_extensions", "(", "invalid_extension", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "aarch64", "Func": "aarch64_handle_attr_arch", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21196, "Length": 110, "Cover_Rate": 0.8208955223880597, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "OpSet2", ".", "contains", "(", "Opc", ")", ";"], "ground_truth": ["}"], "File": "PPCMacroFusion", "Func": "hasOp2", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21197, "Length": 9, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "At", "=", "FP", ".", "SplitB", "->", "getFirstTerminator", "(", ")", ";", "predicateBlockNB", "(", "FP", ".", "SplitB", ",", "At", ",", "FP", ".", "FalseB", ",", "FP", ".", "PredR", ",", "false", ")", ";", "}", "MachineBasicBlock", "*", "SSB", "=", "<NUM_LIT>", ";", "FP", ".", "SplitB", "->", "erase", "(", "OldTI", ",", "FP", ".", "SplitB", "->", "end", "(", ")", ")", ";", "while", "(", "FP", ".", "SplitB", "->", "succ_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "MachineBasicBlock", "*", "T", "=", "*", "FP", ".", "SplitB", "->", "succ_begin", "(", ")", ";", "if", "(", "T", "!=", "FP", ".", "TrueB", "&&", "T", "!=", "FP", ".", "FalseB", ")", "{", "assert", "(", "!", "SSB", ")", ";", "SSB", "=", "T", ";", "}", "FP", ".", "SplitB", "->", "removeSuccessor", "(", "FP", ".", "SplitB", "->", "succ_begin", "(", ")", ")", ";", "}", "if", "(", "FP", ".", "JoinB", ")", "{", "assert", "(", "!", "SSB", "||", "SSB", "==", "FP", ".", "JoinB", ")", ";", "BuildMI", "(", "*", "FP", ".", "SplitB", ",", "FP", ".", "SplitB", "->", "end", "(", ")", ",", "DL", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FP", ".", "JoinB", ")", ";", "FP", ".", "SplitB", "->", "addSuccessor", "(", "FP", ".", "JoinB", ")", ";", "}", "else", "{", "bool", "HasBranch", "=", "false", ";", "if", "(", "TSB", ")", "{", "BuildMI", "(", "*", "FP", ".", "SplitB", ",", "FP", ".", "SplitB", "->", "end", "(", ")", ",", "DL", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FP", ".", "PredR", ")", ".", "addMBB", "(", "TSB", ")", ";", "FP", ".", "SplitB", "->", "addSuccessor", "(", "TSB", ")", ";", "HasBranch", "=", "true", ";", "}", "if", "(", "FSB", ")", "{", "const", "MCInstrDesc", "&", "D", "=", "HasBranch", "?", "HII", "->", "get", "(", "<STR_LIT>", ")", ":", "HII", "->", "get", "(", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FP", ".", "SplitB", ",", "FP", ".", "SplitB", "->", "end", "(", ")", ",", "DL", ",", "D", ")", ";", "if", "(", "!", "HasBranch", ")", "MIB", ".", "addReg", "(", "FP", ".", "PredR", ")", ";", "MIB", ".", "addMBB", "(", "FSB", ")", ";", "FP", ".", "SplitB", "->", "addSuccessor", "(", "FSB", ")", ";", "}", "if", "(", "SSB", ")", "{", "BuildMI", "(", "*", "FP", ".", "SplitB", ",", "FP", ".", "SplitB", "->", "end", "(", ")", ",", "DL", ",", "HII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "SSB", ")", ";", "FP", ".", "SplitB", "->", "addSuccessor", "(", "SSB", ")", ";", "}", "}", "if", "(", "FP", ".", "JoinB", ")", "{", "updatePhiNodes", "(", "FP", ".", "JoinB", ",", "FP", ")", ";", "}", "else", "{"], "ground_truth": ["if", "(", "TSB", ")", "updatePhiNodes", "(", "TSB", ",", "FP", ")", ";"], "File": "HexagonEarlyIfConv2", "Func": "convert", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21198, "Length": 406, "Cover_Rate": 0.7490774907749077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Kind", "==", "Immediate", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)", "Func": "isU5Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21199, "Length": 16, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "LLVMInitialize<ISA_LIT>TargetInfo", "(", ")", "{", "RegisterTarget", "<", "Triple", "::", "fpga32", ",", "false", ">", "X", "(", "The<ISA_LIT>32Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["RegisterTarget", "<", "Triple", "::", "fpga64", ",", "false", ">", "Y", "(", "The<ISA_LIT>64Target", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";"], "File": "FPGATargetInfo", "Func": "LLVMInitializeFPGATargetInfo", "Target": "FPGA", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21200, "Length": 43, "Cover_Rate": 0.9772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MFI", "->", "getLocalFrameSize", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";", "}"], "ground_truth": ["return", "false", ";"], "File": "AArch64RegisterInfo1", "Func": "hasBasePointer", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21201, "Length": 20, "Cover_Rate": 0.37735849056603776, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Op", "->", "getMaskElt", "(", "i", ")", ",", "i", "+", "<NUM_LIT>", ")", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "!", "isUndefOrEqual", "(", "Op", "->", "getMaskElt", "(", "i", ")", ",", "i", "+", "<NUM_LIT>", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering150", "Func": "ShouldXformToMOVHLPS", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21202, "Length": 88, "Cover_Rate": 0.7272727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_Register", ":", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "const", "<ISA_LIT>FunctionInfo", "&", "MFI", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "WAReg", "=", "MFI", ".", "getWAReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "WAReg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "{", "unsigned", "DescIndex", "=", "I", "-", "NumVariadicDefs", ";", "if", "(", "DescIndex", "<", "Desc", ".", "NumOperands", ")", "{", "const", "MCOperandInfo", "&", "Info", "=", "Desc", ".", "OpInfo", "[", "DescIndex", "]", ";", "if", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "defs", "(", ")", ")", "Returns", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_uses", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Params", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "Params", ".", "pop_back", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "getFunctionReturns", "(", "MI", ",", "Returns", ")", ";", "MCOp", "=", "lowerTypeIndexOperand", "(", "std", "::", "move", "(", "Returns", ")", ",", "std", "::", "move", "(", "Params", ")", ")", ";", "break", ";", "}", "else", "if", "(", "Info", ".", "OperandType", "==", "<STR_LIT>", ")", "{", "auto", "BT", "=", "static_cast", "<", "<STR_LIT>", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "assert", "(", "BT", "!=", "<STR_LIT>", "::", "Invalid", ")", ";", "if", "(", "BT", "==", "<STR_LIT>", "::", "Multivalue", ")", "{", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "getFunctionReturns", "(", "MI", ",", "Returns", ")", ";", "MCOp", "=", "lowerTypeIndexOperand", "(", "std", "::", "move", "(", "Returns", ")", ",", "SmallVector", "<", "<STR_LIT>", ",", "<NUM_LIT>", ">", "(", ")", ")", ";", "break", ";", "}", "}", "}", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "WebAssemblyMCInstLower14", "Func": "lower", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21203, "Length": 371, "Cover_Rate": 0.49466666666666664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Ops", ".", "push_back", "(", "Chain", ")", ";", "return", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "<STR_LIT>", ",", "Ops", ".", "data", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "QuadQRegs", "(", "<STR_LIT>", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "unsigned", "Opc", "=", "QOpcodes0", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ",", "Ops", ".", "data", "(", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "SDValue", "(", "VStA", ",", "<NUM_LIT>", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "Opc", "=", "QOpcodes1", "[", "OpcodeIndex", "]", ";", "SDNode", "*", "VStB", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ",", "Ops", ".", "data", "(", ")", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "VStB", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["ReplaceUses", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";"], "File": "ARMISelDAGToDAG46", "Func": "SelectVST", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21204, "Length": 278, "Cover_Rate": 0.31376975169300225, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "EmitComment", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "dl", ",", "const", "<ISA_LIT>ompactInstrInfo", "&", "TII", ",", "std", "::", "string", "Comment", ")", "{", "MDNode", "*", "CommentMDNode", "=", "MDNode", "::", "get", "(", "getGlobalContext", "(", ")", ",", "ArrayRef", "<", "Value", "*", ">", "(", "MDString", "::", "get", "(", "getGlobalContext", "(", ")", ",", "Comment", ")", ")", ")", ";"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addMetadata", "(", "CommentMDNode", ")", ";"], "File": "ARCompactFrameLowering", "Func": "EmitComment", "Target": "ARCompact", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21205, "Length": 79, "Cover_Rate": 0.9634146341463414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasDelayAlu", "(", ")", "const", "{"], "ground_truth": ["return", "GFX11Insts", ";"], "File": "GCNSubtarget7", "Func": "hasDelayAlu", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21206, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";"], "ground_truth": ["*", "cum", "=", "(", "ROUND_REG", "(", "*", "cum", ",", "mode", ")", "+", "(", "int", ")", "named", "*", "mcore_num_arg_regs", "(", "mode", ",", "type", ")", ")", ";"], "File": "mcore4", "Func": "mcore_function_arg_advance", "Target": "mcore", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21207, "Length": 34, "Cover_Rate": 0.6415094339622641, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vcvts_nv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vcvt_n_f16_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21208, "Length": 9, "Cover_Rate": 0.47368421052631576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Data64bitsDirective", "=", "nullptr", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", ";", "LCOMMDirectiveAlignmentType", "=", "LCOMM", "::", "ByteAlignment", ";", "InlineAsmStart", "=", "<STR_LIT>", ";", "InlineAsmEnd", "=", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", ";", "AscizDirective", "=", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "MinInstAlignment", "=", "<NUM_LIT>", ";", "UsesELFSectionDirectiveForBSS", "=", "true", ";"], "ground_truth": ["ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";"], "File": "HexagonMCAsmInfo21", "Func": "HexagonMCAsmInfo", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21209, "Length": 52, "Cover_Rate": 0.7323943661971831, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart_SUBREG", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "}", "}", "}", "if", "(", "!", "(", "reload_in_progress", "|", "reload_completed", ")", "&&", "!", "xtensa_valid_move", "(", "mode", ",", "operands", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["operands", "[", "<NUM_LIT>", "]", "=", "xtensa_copy_incoming_a7", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "xtensa3", "Func": "xtensa_emit_move_sequence", "Target": "xtensa", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21210, "Length": 81, "Cover_Rate": 0.3389121338912134, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vshlq_n_u8", "(", "uint8x16_t", "__a", ",", "const", "int", "__b", ")", "{"], "ground_truth": ["return", "(", "uint8x16_t", ")", "__builtin_neon_vshl_nv16qi", "(", "(", "int8x16_t", ")", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon_vshlq_n_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21211, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "use_pblendvb", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "]", "<", "nelt", "?", "const0_rtx", ":", "constm1_rtx", ")", ";", "finish_pblendvb", ":", "vperm", "=", "gen_rtx_CONST_VECTOR", "(", "vmode", ",", "gen_rtvec_v", "(", "nelt", ",", "rperm", ")", ")", ";", "vperm", "=", "force_reg", "(", "vmode", ",", "vperm", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "vmode", ")", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_sse4_1_pblendvb", "(", "target", ",", "op0", ",", "op1", ",", "vperm", ")", ")", ";", "else", "emit_insn", "(", "gen_avx2_pblendvb", "(", "target", ",", "op0", ",", "op1", ",", "vperm", ")", ")", ";", "if", "(", "target", "!=", "d", "->", "target", ")", "emit_move_insn", "(", "d", "->", "target", ",", "gen_lowpart", "(", "d", "->", "vmode", ",", "target", ")", ")", ";", "return", "true", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "mask", "|=", "(", "d", "->", "perm", "[", "i", "*", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "<<", "i", ";", "vmode", "=", "V8HImode", ";", "do_subreg", ":", "target", "=", "gen_reg_rtx", "(", "vmode", ")", ";", "op0", "=", "gen_lowpart", "(", "vmode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "vmode", ",", "op1", ")", ";", "break", ";", "case", "V32QImode", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "+", "<NUM_LIT>", "!=", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", ")", "goto", "use_pblendvb", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "+", "<NUM_LIT>", "!=", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", ")", "break", ";", "if", "(", "i", "<", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "+", "<NUM_LIT>", "!=", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", ")", "goto", "use_pblendvb", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "mask", "|=", "(", "d", "->", "perm", "[", "i", "*", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "<<", "i", ";", "vmode", "=", "V16HImode", ";", "goto", "do_subreg", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "mask", "|=", "(", "d", "->", "perm", "[", "i", "*", "<NUM_LIT>", "]", ">=", "<NUM_LIT>", ")", "<<", "i", ";", "vmode", "=", "V8SImode", ";", "goto", "do_subreg", ";", "case", "V16HImode", ":", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "+=", "<NUM_LIT>", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "+", "<NUM_LIT>", "!=", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", ")", "break", ";", "if", "(", "i", "<", "<NUM_LIT>", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "d", "->", "perm", "[", "i", "]", "+", "<NUM_LIT>", "!=", "d", "->", "perm", "[", "i", "+", "<NUM_LIT>", "]", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "rperm", "[", "i", "]", "=", "(", "d", "->", "perm", "[", "i", "/", "<NUM_LIT>", "]", "<", "<NUM_LIT>", "?", "const0_rtx", ":", "constm1_rtx", ")", ";"], "ground_truth": ["vmode", "=", "V32QImode", ";"], "File": "i3864", "Func": "expand_vec_perm_blend", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21212, "Length": 503, "Cover_Rate": 0.45152603231597843, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>IRDecorator", "::", "DropAllReferences", "(", "User", "*", "V", ")", "{", "for", "(", "Use", "&", "U", ":", "V", "->", "operands", "(", ")", ")", "{", "if", "(", "isa", "<", "ConstantExpr", ">", "(", "U", ".", "get", "(", ")", ")", ")", "DropAllReferences", "(", "cast", "<", "User", ">", "(", "U", ".", "get", "(", ")", ")", ")", ";"], "ground_truth": ["U", ".", "set", "(", "nullptr", ")", ";"], "File": "JVMIRDecorator", "Func": "DropAllReferences", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21213, "Length": 59, "Cover_Rate": 0.9672131147540983, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmull_s16", "(", "int16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{", "return", "(", "int32x4_t", ")", "__builtin_neon_vmullsv4hi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmull_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21214, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vminvq_p_u8", "(", "uint8_t", "__a", ",", "uint8x16_t", "__b", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vminvq_p_uv16qi", "(", "__a", ",", "__b", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vminvq_p_u8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21215, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "DL", ",", "<STR_LIT>", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "T", ",", "MMO", ")", ";", "SDValue", "cpOut", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "T", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "EFLAGS", "=", "DAG", ".", "getCopyFromReg", "(", "cpOut", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "cpOut", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["SDValue", "Success", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "EFLAGS", ")", ";"], "File": "X86ISelLowering (2)3", "Func": "LowerCMP_SWAP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21216, "Length": 213, "Cover_Rate": 0.5083532219570406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CoprocOption", ".", "Val", ")", ")", ";"], "File": "ARMAsmParser (2)2", "Func": "addCoprocOptionOperands", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21217, "Length": 23, "Cover_Rate": 0.6388888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "&", "ST", "=", "Func", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "LEAusesAG", "(", ")", "&&", "!", "ST", ".", "slowLEA", "(", ")", ")", "return", "false", ";"], "ground_truth": ["TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";"], "File": "X86FixupLEAs24", "Func": "runOnMachineFunction", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21218, "Length": 41, "Cover_Rate": 0.3565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasStdExtZvamo", "(", ")", "const", "{", "return", "HasStdExtZvamo", ";"], "ground_truth": ["}"], "File": "RISCVSubtarget", "Func": "hasStdExtZvamo", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21219, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isDarwin", "(", ")", ")", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveWord", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveTC", "(", "is<ISA_LIT>64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "}", "else", "{", "if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "ParseDarwinDirectiveMachine", "(", "DirectiveID", ".", "getLoc", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)", "Func": "ParseDirective", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21220, "Length": 104, "Cover_Rate": 0.8253968253968254, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "int64_t", "Val", "=", "~", "MCE", "->", "getValue", "(", ")", "&", "<NUM_LIT>", ";", "uint64_t", "encoding", "=", "<STR_LIT>", "(", "Val", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "encoding", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "addLogicalImm32NotOperands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21221, "Length": 59, "Cover_Rate": 0.8082191780821918, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "AsmVariant", ",", "ExtraCode", ",", "OS", ")", ")", "return", "false", ";", "if", "(", "!", "ExtraCode", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Immediate", ":", "OS", "<<", "MO", ".", "getImm", "(", ")", ";", "return", "false", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_Register", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "return", "false", ";", "default", ":", "break", ";", "}"], "ground_truth": ["}"], "File": "JVMAsmPrinter", "Func": "PrintAsmOperand", "Target": "JVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21222, "Length": 100, "Cover_Rate": 0.7092198581560284, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "PolynomialMultiplyRecognize", "::", "highBitsAreZero", "(", "Value", "*", "V", ",", "unsigned", "IterCount", ")", "{", "auto", "*", "T", "=", "dyn_cast", "<", "IntegerType", ">", "(", "V", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "T", ")", "return", "false", ";", "unsigned", "BW", "=", "T", "->", "getBitWidth", "(", ")", ";", "APInt", "K0", "(", "BW", ",", "<NUM_LIT>", ")", ",", "K1", "(", "BW", ",", "<NUM_LIT>", ")", ";", "computeKnownBits", "(", "V", ",", "K0", ",", "K1", ",", "DL", ")", ";", "return", "K0", ".", "countLeadingOnes", "(", ")", ">=", "IterCount", ";"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition10", "Func": "highBitsAreZero", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21223, "Length": 82, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "Reset", "(", ")", "{", "TentativelyCommuting", "=", "false", ";"], "ground_truth": ["Declined", "=", "false", ";"], "File": "WebAssemblyRegStackify", "Func": "Reset", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21224, "Length": 13, "Cover_Rate": 0.9285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "if", "(", "ParseSuffix", "&&", "Kind", ".", "empty", "(", ")", ")", "return", "MatchOperand_NoMatch", ";", "const", "auto", "&", "KindRes", "=", "parseVectorKind", "(", "Kind", ",", "RegKind", "::", "SVEDataVector", ")", ";", "if", "(", "!", "KindRes", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";", "if", "(", "!", "ParseShiftExtend", "||", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorReg", "(", "RegNum", ",", "RegKind", "::", "SVEDataVector", ",", "ElementWidth", ",", "S", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}"], "ground_truth": ["getParser", "(", ")", ".", "Lex", "(", ")", ";"], "File": "AArch64AsmParser27", "Func": "tryParseSVEDataVector", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21225, "Length": 110, "Cover_Rate": 0.44176706827309237, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ")", "return", "true", ";"], "ground_truth": ["if", "(", "Op", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "Opc", "==", "<STR_LIT>", ")", "return", "true", ";"], "File": "X86ISelLowering (2)", "Func": "isX86LogicalCmp", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21226, "Length": 76, "Cover_Rate": 0.4935064935064935, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isSSrcF64", "(", ")", "const", "{", "return", "isSCSrcB64", "(", ")", "||", "isLiteralImm", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser1", "Func": "isSSrcF64", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21227, "Length": 17, "Cover_Rate": 0.8947368421052632, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_mask_maddubs_epi16", "(", "__m512i", "__W", ",", "__mmask32", "__U", ",", "__m512i", "__X", ",", "__m512i", "__Y", ")", "{", "return", "(", "__m512i", ")", "__builtin_ia32_pmaddubsw512_mask", "(", "(", "__v64qi", ")", "__X", ",", "(", "__v64qi", ")", "__Y", ",", "(", "__v32hi", ")", "__W", ",", "(", "__mmask32", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512bwintrin", "Func": "_mm512_mask_maddubs_epi16", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21228, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", ",", "false", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "CPAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "CPAddr", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "CPAddr", ")", ";", "}", "else", "{", "unsigned", "char", "PCAdj", "=", "Subtarget", "->", "isThumb", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "unsigned", "<ISA_LIT>PCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "<ISA_LIT>ConstantPoolValue", "*", "CPV", "=", "<ISA_LIT>ConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", ",", "true", ")", ";", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>PCLabelIndex", ",", "<STR_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "}", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";"], "ground_truth": ["Entry", ".", "Ty", "=", "(", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";"], "File": "ARMISelLowering163", "Func": "LowerToTLSGeneralDynamicModel", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21229, "Length": 351, "Cover_Rate": 0.6909448818897638, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "auto", "LoopHeadMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "LoopTailMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "auto", "DoneMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "MBB", ".", "getBasicBlock", "(", ")", ")", ";", "MF", "->", "insert", "(", "++", "MBB", ".", "getIterator", "(", ")", ",", "LoopHeadMBB", ")", ";", "MF", "->", "insert", "(", "++", "LoopHeadMBB", "->", "getIterator", "(", ")", ",", "LoopTailMBB", ")", ";", "MF", "->", "insert", "(", "++", "LoopTailMBB", "->", "getIterator", "(", ")", ",", "DoneMBB", ")", ";", "LoopHeadMBB", "->", "addSuccessor", "(", "LoopTailMBB", ")", ";", "LoopHeadMBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "LoopTailMBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "LoopTailMBB", "->", "addSuccessor", "(", "LoopHeadMBB", ")", ";", "DoneMBB", "->", "splice", "(", "DoneMBB", "->", "end", "(", ")", ",", "&", "MBB", ",", "MI", ",", "MBB", ".", "end", "(", ")", ")", ";", "DoneMBB", "->", "transferSuccessors", "(", "&", "MBB", ")", ";", "MBB", ".", "addSuccessor", "(", "LoopHeadMBB", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "ScratchReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "AddrReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "CmpValReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "NewValReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", ".", "getOperand", "(", "IsMasked", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "IsMasked", ")", "{", "BuildMI", "(", "LoopHeadMBB", ",", "DL", ",", "TII", "->", "get", "(", "getLRForRMW", "(", "PtrIsCap", ",", "Ordering", ",", "Width", ")", ")", ",", "DestReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "LoopHeadMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "CmpValReg", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "BuildMI", "(", "LoopTailMBB", ",", "DL", ",", "TII", "->", "get", "(", "getSCForRMW", "(", "PtrIsCap", ",", "Ordering", ",", "Width", ")", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "AddrReg", ")", ".", "addReg", "(", "NewValReg", ")", ";", "BuildMI", "(", "LoopTailMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopHeadMBB", ")", ";", "}", "else", "{", "assert", "(", "!", "PtrIsCap", "&&", "<STR_LIT>", ")", ";", "Register", "MaskReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "LoopHeadMBB", ",", "DL", ",", "TII", "->", "get", "(", "getLRForRMW", "(", "false", ",", "Ordering", ",", "Width", ")", ")", ",", "DestReg", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "LoopHeadMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "MaskReg", ")", ";", "BuildMI", "(", "LoopHeadMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "CmpValReg", ")", ".", "addMBB", "(", "DoneMBB", ")", ";"], "ground_truth": ["insertMaskedMerge", "(", "TII", ",", "DL", ",", "LoopTailMBB", ",", "ScratchReg", ",", "DestReg", ",", "NewValReg", ",", "MaskReg", ",", "ScratchReg", ")", ";"], "File": "RISCVExpandAtomicPseudoInsts2", "Func": "expandAtomicCmpXchg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21230, "Length": 514, "Cover_Rate": 0.763744427934621, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "TargetCC", ";", "SDValue", "Flag", "=", "EmitCMP", "(", "LHS", ",", "RHS", ",", "TargetCC", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "bool", "Invert", "=", "false", ";", "bool", "Shift", "=", "false", ";", "bool", "Convert", "=", "true", ";", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "TargetCC", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "Convert", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", ":", "Invert", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "andCC", ")", "{", "}", "else", "{", "Shift", "=", "true", ";", "Invert", "=", "true", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "Shift", "=", "true", ";", "break", ";", "}", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "if", "(", "Convert", ")", "{", "SDValue", "SR", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "Flag", ")", ";", "if", "(", "Shift", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "if", "(", "Invert", ")", "SR", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "SR", ",", "One", ")", ";", "return", "SR", ";", "}", "else", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "One", ")", ";", "Ops", ".", "push_back", "(", "Zero", ")", ";", "Ops", ".", "push_back", "(", "TargetCC", ")", ";", "Ops", ".", "push_back", "(", "Flag", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MSP430ISelLowering20", "Func": "LowerSETCC", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21231, "Length": 307, "Cover_Rate": 0.6382536382536382, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MMIXAsmPrinter", "Func": "getPassName", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21232, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeGPR32RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "<STR_LIT>", ",", "RegNo", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";"], "ground_truth": ["}"], "File": "MipsDisassembler40", "Func": "DecodeGPR32RegisterClass", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21233, "Length": 61, "Cover_Rate": 0.9682539682539683, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCAssignFn", "*", "<ISA_LIT>Z80TargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "RetCC_<ISA_LIT>Z80", ";"], "ground_truth": ["}"], "File": "GBZ80ISelLowering", "Func": "CCAssignFnForReturn", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21234, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";", "EXPAND", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["EXPAND", "(", "<STR_LIT>", ")", ";"], "File": "AVRExpandPseudoInsts5", "Func": "expandMI", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21235, "Length": 178, "Cover_Rate": 0.3670103092783505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SaveExecOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "XorTermOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "unsigned", "AndOpc", "=", "ST", ".", "isWave32", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "const", "auto", "*", "BoolXExecRC", "=", "TRI", "->", "getRegClass", "(", "<STR_LIT>", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "LoopBB", ".", "begin", "(", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "ReadlanePieces", ";", "Register", "CondReg", "=", "<STR_LIT>", ";", "Register", "VRsrc", "=", "Rsrc", ".", "getReg", "(", ")", ";", "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "unsigned", "RegSize", "=", "TRI", "->", "getRegSizeInBits", "(", "Rsrc", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "unsigned", "NumSubRegs", "=", "RegSize", "/", "<NUM_LIT>", ";", "assert", "(", "NumSubRegs", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "NumSubRegs", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumSubRegs", ";", "Idx", "+=", "<NUM_LIT>", ")", "{", "Register", "CurRegLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "Register", "CurRegHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CurRegLo", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ")", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CurRegHi", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", "+", "<NUM_LIT>", ")", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegLo", ")", ";", "ReadlanePieces", ".", "push_back", "(", "CurRegHi", ")", ";", "Register", "CurReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "CurReg", ")", ".", "addReg", "(", "CurRegLo", ")", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "CurRegHi", ")", ".", "addImm", "(", "<STR_LIT>", ")", ";", "Register", "NewCondReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "auto", "Cmp", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "NewCondReg", ")", ".", "addReg", "(", "CurReg", ")", ";", "if", "(", "NumSubRegs", "<=", "<NUM_LIT>", ")", "Cmp", ".", "addReg", "(", "VRsrc", ")", ";", "else", "Cmp", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "TRI", "->", "getSubRegFromChannel", "(", "Idx", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "CondReg", "==", "<STR_LIT>", ")", "CondReg", "=", "NewCondReg", ";", "else", "{", "Register", "AndReg", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndReg", ")", ".", "addReg", "(", "CondReg", ")", ".", "addReg", "(", "NewCondReg", ")", ";", "CondReg", "=", "AndReg", ";", "}", "}", "auto", "SRsrcRC", "=", "TRI", "->", "getEquivalentSGPRClass", "(", "MRI", ".", "getRegClass", "(", "VRsrc", ")", ")", ";", "Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "SRsrcRC", ")", ";", "auto", "Merge", "=", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "SRsrc", ")", ";", "unsigned", "Channel", "=", "<NUM_LIT>", ";", "for", "(", "Register", "Piece", ":", "ReadlanePieces", ")", "{", "Merge", ".", "addReg", "(", "Piece", ")", ".", "addImm", "(", "TRI", "->", "getSubRegFromChannel", "(", "Channel", "++", ")", ")", ";"], "ground_truth": ["}"], "File": "SIInstrInfo120", "Func": "emitLoadSRsrcFromVGPRLoop", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21236, "Length": 503, "Cover_Rate": 0.6742627345844504, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "GET_CODE", "(", "vals", ")", "==", "PARALLEL", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "n_elts", ";", "++", "i", ")", "{", "rtx", "x", "=", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "i", ")", ";", "if", "(", "CONST_INT_P", "(", "x", ")", "||", "CONST_DOUBLE_P", "(", "x", ")", ")", "n_const", "++", ";", "}", "if", "(", "n_const", "==", "n_elts", ")", "const_vec", "=", "gen_rtx_CONST_VECTOR", "(", "mode", ",", "XVEC", "(", "vals", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "if", "(", "const_vec", "!=", "NULL_RTX", "&&", "aarch64_simd_valid_immediate", "(", "const_vec", ",", "mode", ",", "false", ",", "NULL", ")", ")", "return", "const_vec", ";", "else", "if", "(", "(", "const_dup", "=", "aarch64_simd_dup_constant", "(", "vals", ")", ")", "!=", "NULL_RTX", ")", "return", "const_dup", ";", "else", "if", "(", "const_vec", "!=", "NULL_RTX", ")", "return", "const_vec", ";"], "ground_truth": ["else", "return", "NULL_RTX", ";"], "File": "aarch642", "Func": "aarch64_simd_make_constant", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21237, "Length": 130, "Cover_Rate": 0.7065217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "markPhysRegUsed", "(", "unsigned", "PhysReg", ")", "override", "{"], "ground_truth": ["MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";"], "File": "MipsCallLowering29", "Func": "markPhysRegUsed", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21238, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Subtarget", "->", "hasSSE3", "(", ")", "||", "Subtarget", "->", "hasAVX", "(", ")", ")", "&&", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "isHorizontalBinOp", "(", "LHS", ",", "RHS", ",", "false", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "return", "SDValue", "(", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering191", "Func": "PerformFSUBCombine", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21239, "Length": 81, "Cover_Rate": 0.7043478260869566, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "is<ISA_LIT>", "(", "STI", ")", "||", "isCI", "(", "STI", ")", "||", "isVI", "(", "STI", ")", "||", "isGFX9", "(", "STI", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUBaseInfo3", "Func": "isNotGFX10Plus", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21240, "Length": 22, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Hi", "=", "Builder", ".", "CreateZExt", "(", "Hi", ",", "ValTy", ",", "<STR_LIT>", ")", ";", "return", "Builder", ".", "CreateOr", "(", "Lo", ",", "Builder", ".", "CreateShl", "(", "Hi", ",", "ConstantInt", "::", "get", "(", "ValTy", ",", "<NUM_LIT>", ")", ")", ",", "<STR_LIT>", ")", ";", "}", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "<STR_LIT>", "Int", "=", "IsAcquire", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Function", "*", "Ldxr", "=", "<STR_LIT>", "(", "M", ",", "Int", ",", "Tys", ")", ";", "Type", "*", "EltTy", "=", "cast", "<", "PointerType", ">", "(", "Addr", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "M", "->", "getDataLayout", "(", ")", ";", "IntegerType", "*", "IntEltTy", "=", "Builder", ".", "getIntNTy", "(", "DL", ".", "getTypeSizeInBits", "(", "EltTy", ")", ")", ";", "Value", "*", "Trunc", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateCall", "(", "Ldxr", ",", "Addr", ")", ",", "IntEltTy", ")", ";", "return", "Builder", ".", "CreateBitCast", "(", "Trunc", ",", "EltTy", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)3", "Func": "emitLoadLinked", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21241, "Length": 154, "Cover_Rate": 0.44508670520231214, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vreinterpretq_f32_p16", "(", "poly16x8_t", "__a", ")", "{", "return", "(", "float32x4_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpretq_f32_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21242, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FP", ")", "{", "unsigned", "FramePtr", "=", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "int", "FrameSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "assert", "(", "FrameSize", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "FrameSize", "/=", "<NUM_LIT>", ";", "bool", "isU6", "=", "isImmU6", "(", "FrameSize", ")", ";", "if", "(", "!", "isU6", "&&", "!", "isImmU16", "(", "FrameSize", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "FrameSize", ")", ")", ";", "}", "if", "(", "FP", ")", "{", "int", "FPSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getFPSpillSlot", "(", ")", ")", ";", "FPSpillOffset", "+=", "FrameSize", "*", "<NUM_LIT>", ";", "loadFromStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "FPSpillOffset", ",", "dl", ",", "TII", ")", ";", "}", "bool", "restoreLR", "=", "XFI", "->", "getUsesLR", "(", ")", ";", "if", "(", "restoreLR", "&&", "(", "FrameSize", "==", "<NUM_LIT>", "||", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "!=", "<NUM_LIT>", ")", ")", "{", "int", "LRSpillOffset", "=", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", ";", "LRSpillOffset", "+=", "FrameSize", "*", "<NUM_LIT>", ";", "loadFromStack", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", ",", "LRSpillOffset", ",", "dl", ",", "TII", ")", ";", "restoreLR", "=", "false", ";", "}", "if", "(", "FrameSize", ")", "{", "if", "(", "restoreLR", ")", "{", "assert", "(", "MFI", "->", "getObjectOffset", "(", "XFI", "->", "getLRSpillSlot", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", ";", "int", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ")", ".", "addImm", "(", "FrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "else", "{", "int", "Opcode", "=", "(", "isU6", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opcode", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "FrameSize", ")", ";", "}"], "ground_truth": ["}"], "File": "XCoreFrameLowering36", "Func": "emitEpilogue", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21243, "Length": 361, "Cover_Rate": 0.7616033755274262, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addSIMDImmType10Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "MCE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["assert", "(", "MCE", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64AsmParser2", "Func": "addSIMDImmType10Operands", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21244, "Length": 43, "Cover_Rate": 0.6142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "char", "*", "const", "unwanted_chars", "=", "<STR_LIT>", ";", "while", "(", "string", "<", "string_end", ")", "{", "if", "(", "*", "string", "&&", "(", "unsigned", "char", ")", "*", "string", "<", "<NUM_LIT>", "&&", "!", "ISCNTRL", "(", "*", "string", ")", "&&", "strchr", "(", "unwanted_chars", ",", "*", "string", ")", "==", "NULL", ")", "{", "fputc", "(", "'\"'", ",", "stream", ")", ";", "while", "(", "*", "string", "&&", "(", "unsigned", "char", ")", "*", "string", "<", "<NUM_LIT>", "&&", "!", "ISCNTRL", "(", "*", "string", ")", "&&", "strchr", "(", "unwanted_chars", ",", "*", "string", ")", "==", "NULL", "&&", "string", "<", "string_end", ")", "{", "fputc", "(", "*", "string", ",", "stream", ")", ";", "string", "++", ";", "}", "fputc", "(", "'\"'", ",", "stream", ")", ";"], "ground_truth": ["if", "(", "string", "<", "string_end", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ")", ";"], "File": "mmix", "Func": "mmix_output_quoted_string", "Target": "mmix", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21245, "Length": 123, "Cover_Rate": 0.6577540106951871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "AttributeList", "Attr", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getAttributes", "(", ")", ";", "if", "(", "isIntDivCheap", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Attr", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "assert", "(", "(", "Divisor", ".", "isPowerOf2", "(", ")", "||", "Divisor", ".", "isNegatedPowerOf2", "(", ")", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "canUseCMOV", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", "&&", "!", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "VT", "==", "<STR_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Lg2", "=", "Divisor", ".", "countTrailingZeros", "(", ")", ";", "if", "(", "Lg2", "==", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "APInt", "Lg2Mask", "=", "APInt", "::", "getLowBitsSet", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "Lg2", ")", ";", "SDValue", "Pow2MinusOne", "=", "DAG", ".", "getConstant", "(", "Lg2Mask", ",", "DL", ",", "VT", ")", ";", "SDValue", "Cmp", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "<STR_LIT>", ",", "N0", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ",", "Pow2MinusOne", ")", ";", "SDValue", "CMov", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Cmp", ",", "Add", ",", "N0", ")", ";", "Created", ".", "push_back", "(", "Cmp", ".", "getNode", "(", ")", ")", ";", "Created", ".", "push_back", "(", "Add", ".", "getNode", "(", ")", ")", ";", "Created", ".", "push_back", "(", "CMov", ".", "getNode", "(", ")", ")", ";", "SDValue", "SRA", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "CMov", ",", "DAG", ".", "getConstant", "(", "Lg2", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "if", "(", "Divisor", ".", "isNonNegative", "(", ")", ")", "return", "SRA", ";", "Created", ".", "push_back", "(", "SRA", ".", "getNode", "(", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Zero", ",", "SRA", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering100", "Func": "BuildSDIVPow2", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21246, "Length": 373, "Cover_Rate": 0.9491094147582697, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "&&", "!", "PI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "if", "(", "CSSize", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "CSSize", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo10", "Func": "emitEpilogue", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21247, "Length": 150, "Cover_Rate": 0.38860103626943004, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "InductionMap", "IndMap", ";", "typedef", "MachineBasicBlock", "::", "instr_iterator", "instr_iterator", ";", "for", "(", "instr_iterator", "I", "=", "Header", "->", "instr_begin", "(", ")", ",", "E", "=", "Header", "->", "instr_end", "(", ")", ";", "I", "!=", "E", "&&", "I", "->", "isPHI", "(", ")", ";", "++", "I", ")", "{", "MachineInstr", "*", "Phi", "=", "&", "*", "I", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "n", "=", "Phi", "->", "getNumOperands", "(", ")", ";", "i", "<", "n", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "Phi", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", "!=", "Latch", ")", "continue", ";", "unsigned", "PhiOpReg", "=", "Phi", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "DI", "=", "MRI", "->", "getVRegDef", "(", "PhiOpReg", ")", ";", "unsigned", "UpdOpc", "=", "DI", "->", "getOpcode", "(", ")", ";", "bool", "isAdd", "=", "(", "UpdOpc", "==", "<STR_LIT>", "||", "UpdOpc", "==", "<STR_LIT>", ")", ";", "if", "(", "isAdd", ")", "{", "unsigned", "IndReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineOperand", "&", "Opnd2", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "V", ";", "if", "(", "MRI", "->", "getVRegDef", "(", "IndReg", ")", "==", "Phi", "&&", "checkForImmediate", "(", "Opnd2", ",", "V", ")", ")", "{", "unsigned", "UpdReg", "=", "DI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "IndMap", ".", "insert", "(", "std", "::", "make_pair", "(", "UpdReg", ",", "std", "::", "make_pair", "(", "IndReg", ",", "V", ")", ")", ")", ";", "}", "}", "}", "}", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "MachineBasicBlock", "*", "TB", "=", "nullptr", ",", "*", "FB", "=", "nullptr", ";", "bool", "NotAnalyzed", "=", "TII", "->", "analyzeBranch", "(", "*", "ExitingBlock", ",", "TB", ",", "FB", ",", "Cond", ",", "false", ")", ";", "if", "(", "NotAnalyzed", ")", "return", "false", ";", "unsigned", "PredR", ",", "PredPos", ",", "PredRegFlags", ";", "if", "(", "!", "TII", "->", "getPredReg", "(", "Cond", ",", "PredR", ",", "PredPos", ",", "PredRegFlags", ")", ")", "return", "false", ";", "MachineInstr", "*", "PredI", "=", "MRI", "->", "getVRegDef", "(", "PredR", ")", ";", "if", "(", "!", "PredI", "->", "isCompare", "(", ")", ")", "return", "false", ";", "unsigned", "CmpReg1", "=", "<NUM_LIT>", ",", "CmpReg2", "=", "<NUM_LIT>", ";", "int", "CmpImm", "=", "<NUM_LIT>", ",", "CmpMask", "=", "<NUM_LIT>", ";", "bool", "CmpAnalyzed", "=", "TII", "->", "analyzeCompare", "(", "*", "PredI", ",", "CmpReg1", ",", "CmpReg2", ",", "CmpMask", ",", "CmpImm", ")", ";"], "ground_truth": ["if", "(", "!", "CmpAnalyzed", ")", "return", "false", ";"], "File": "HexagonHardwareLoops48", "Func": "findInductionRegister", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21248, "Length": 370, "Cover_Rate": 0.6075533661740559, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emitRRR", "(", "unsigned", "Opcode", ",", "unsigned", "Reg0", ",", "unsigned", "Reg1", ",", "unsigned", "Reg2", ",", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCInst", ">", "&", "Instructions", ")", "{", "emitRRX", "(", "Opcode", ",", "Reg0", ",", "Reg1", ",", "MCOperand", "::", "createReg", "(", "Reg2", ")", ",", "IDLoc", ",", "Instructions", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser", "Func": "emitRRR", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21249, "Length": 47, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "Reg0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Reg1IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "Reg2IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ChangeReg0", "=", "false", ";", "if", "(", "Reg0", "==", "Reg1", ")", "{", "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "&&", "<STR_LIT>", ")", ";", "Reg2IsKill", "=", "false", ";", "ChangeReg0", "=", "true", ";", "}", "unsigned", "MB", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "ME", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "NewMI", ")", "{", "unsigned", "Reg0", "=", "ChangeReg0", "?", "Reg2", ":", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "Reg0IsDead", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "MI", "->", "getDesc", "(", ")", ")", ".", "addReg", "(", "Reg0", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "Reg0IsDead", ")", ")", ".", "addReg", "(", "Reg2", ",", "getKillRegState", "(", "Reg2IsKill", ")", ")", ".", "addReg", "(", "Reg1", ",", "getKillRegState", "(", "Reg1IsKill", ")", ")", ".", "addImm", "(", "(", "ME", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ".", "addImm", "(", "(", "MB", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "}", "if", "(", "ChangeReg0", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg2", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg1", ")", ";"], "ground_truth": ["MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg2", ")", ";"], "File": "PPCInstrInfo108", "Func": "commuteInstruction", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21250, "Length": 309, "Cover_Rate": 0.7103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LDSection", "*", "getExIdxSection", "(", ")", "const", "{", "return", "m_pExIdxSection", ";"], "ground_truth": ["}"], "File": "ARMException", "Func": "getExIdxSection", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21251, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineInstr", "&", "MI", "=", "*", "I", ";", "unsigned", "NumOperands", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "assert", "(", "NumOperands", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "unsigned", "Op0", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";", "unsigned", "Op1", "=", "getFPReg", "(", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ")", ";", "bool", "KillsOp0", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op0", ")", ";", "bool", "KillsOp1", "=", "MI", ".", "killsRegister", "(", "<STR_LIT>", "+", "Op1", ")", ";", "moveToTop", "(", "Op0", ",", "I", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "getSTReg", "(", "Op1", ")", ")", ";", "MI", ".", "removeOperand", "(", "<NUM_LIT>", ")", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "getConcreteOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ")", ";", "MI", ".", "dropDebugNumber", "(", ")", ";", "if", "(", "KillsOp0", ")", "freeStackSlotAfter", "(", "I", ",", "Op0", ")", ";"], "ground_truth": ["if", "(", "KillsOp1", "&&", "Op0", "!=", "Op1", ")", "freeStackSlotAfter", "(", "I", ",", "Op1", ")", ";"], "File": "X86FloatingPoint30", "Func": "handleCompareFP", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21252, "Length": 163, "Cover_Rate": 0.9055555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateVectorReg", "(", "Reg", ",", "RegKind", "::", "NeonVector", ",", "ElementWidth", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "Operands", ".", "push_back", "(", "<ISA_LIT>Operand", "::", "CreateToken", "(", "Kind", ",", "false", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "tryParseVectorIndex", "(", "Operands", ")", "==", "MatchOperand_ParseFail", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)2", "Func": "tryParseNeonVectorRegister", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21253, "Length": 73, "Cover_Rate": 0.437125748502994, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "RLo", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ExVT", ")", ")", ";", "RHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ExVT", ",", "RHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "ExVT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "RLo", ",", "RHi", ")", ";", "}", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "<STR_LIT>", ")", ";", "static", "const", "int", "UnpackMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "SDValue", "Aodds", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "A", ",", "A", ",", "UnpackMask", ")", ";", "SDValue", "Bodds", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "B", ",", "B", ",", "UnpackMask", ")", ";", "SDValue", "Evens", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "A", ",", "B", ")", ";", "SDValue", "Odds", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Aodds", ",", "Bodds", ")", ";", "Evens", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Evens", ")", ";", "Odds", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "Odds", ")", ";", "static", "const", "int", "ShufMask", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "Evens", ",", "Odds", ",", "ShufMask", ")", ";", "}", "assert", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "MulVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "DAG", ".", "ComputeNumSignBits", "(", "A", ")", ">", "<NUM_LIT>", "&&", "DAG", ".", "ComputeNumSignBits", "(", "B", ")", ">", "<NUM_LIT>", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getBitcast", "(", "MulVT", ",", "A", ")", ",", "DAG", ".", "getBitcast", "(", "MulVT", ",", "B", ")", ")", ";", "}", "APInt", "LowerBitsMask", "=", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "ALoIsZero", "=", "DAG", ".", "MaskedValueIsZero", "(", "A", ",", "LowerBitsMask", ")", ";", "bool", "BLoIsZero", "=", "DAG", ".", "MaskedValueIsZero", "(", "B", ",", "LowerBitsMask", ")", ";", "APInt", "UpperBitsMask", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bool", "AHiIsZero", "=", "DAG", ".", "MaskedValueIsZero", "(", "A", ",", "UpperBitsMask", ")", ";", "bool", "BHiIsZero", "=", "DAG", ".", "MaskedValueIsZero", "(", "B", ",", "UpperBitsMask", ")", ";", "SDValue", "Alo", "=", "DAG", ".", "getBitcast", "(", "MulVT", ",", "A", ")", ";", "SDValue", "Blo", "=", "DAG", ".", "getBitcast", "(", "MulVT", ",", "B", ")", ";", "SDValue", "Zero", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "SDValue", "AloBlo", "=", "Zero", ";", "if", "(", "!", "ALoIsZero", "&&", "!", "BLoIsZero", ")", "AloBlo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Alo", ",", "Blo", ")", ";"], "ground_truth": ["SDValue", "AloBhi", "=", "Zero", ";"], "File": "X86ISelLowering62", "Func": "LowerMUL", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21254, "Length": 479, "Cover_Rate": 0.3167989417989418, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "&", "STTI", ";"], "ground_truth": ["}"], "File": "ARMTargetMachine22", "Func": "getScalarTargetTransformInfo", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21255, "Length": 5, "Cover_Rate": 0.35714285714285715, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "SDLoc", "(", "After", ")", ",", "<STR_LIT>", ",", "IPM", ",", "DAG", ".", "getConstant", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZISelLowering35", "Func": "getCCResult", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21256, "Length": 27, "Cover_Rate": 0.3103448275862069, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "if", "(", "L", "->", "getNumBlocks", "(", ")", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "assert", "(", "L", "->", "isInnermost", "(", ")", "&&", "<STR_LIT>", ")", ";", "HardwareLoopInfo", "HWLoopInfo", "(", "L", ")", ";", "if", "(", "!", "HWLoopInfo", ".", "canAnalyze", "(", "*", "LI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "!", "isHardwareLoopProfitable", "(", "L", ",", "SE", ",", "AC", ",", "TLI", ",", "HWLoopInfo", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "ARMTargetTransformInfo14", "Func": "preferPredicateOverEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21257, "Length": 111, "Cover_Rate": 0.5260663507109005, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_add_round_ss", "(", "__mmask8", "__U", ",", "__m128", "__A", ",", "__m128", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128", ")", "__builtin_ia32_addss_mask_round", "(", "(", "__v4sf", ")", "__A", ",", "(", "__v4sf", ")", "__B", ",", "(", "__v4sf", ")", "_mm_setzero_ps", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_add_round_ss", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21258, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cost", "[", "vect_prologue", "]", "=", "cost", "[", "vect_body", "]", "=", "cost", "[", "vect_epilogue", "]", "=", "<NUM_LIT>", ";", "return", "cost", ";"], "ground_truth": ["}"], "File": "i386", "Func": "ix86_init_cost", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21259, "Length": 21, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "__m64", "_m_from_int", "(", "int", "__a", ")", "{"], "ground_truth": ["return", "(", "__m64", ")", "__a", ";"], "File": "mmintrin4", "Func": "_m_from_int", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21260, "Length": 15, "Cover_Rate": 0.9375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", "->", "removeFromParent", "(", ")", ";", "MBB", "->", "insert", "(", "I", ",", "MI", ")", ";", "}"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer1", "Func": "moveInstsAfter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21261, "Length": 17, "Cover_Rate": 0.30357142857142855, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SDValue", "NewCMov", "=", "combineToExtendCMOV", "(", "N", ",", "DAG", ")", ")", "return", "NewCMov", ";", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "InVT", "==", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isAllOnesConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N0", ".", "hasOneUse", "(", ")", ")", "{", "SDValue", "Zext", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Zext", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineToExtendVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "combineToExtendBoolVectorInReg", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "V", ";"], "ground_truth": ["if", "(", "VT", ".", "isVector", "(", ")", ")", "if", "(", "SDValue", "R", "=", "WidenMaskArithmetic", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";"], "File": "X86ISelLowering184", "Func": "combineSext", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21262, "Length": 172, "Cover_Rate": 0.6209386281588448, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "gen_lowpart", "(", "inner_mode", ",", "x", ")", ";", "}", "gcc_assert", "(", "arglist", "==", "NULL", ")", ";", "if", "(", "!", "target", "||", "!", "register_operand", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";"], "ground_truth": ["ix86_expand_vector_init", "(", "true", ",", "target", ",", "gen_rtx_PARALLEL", "(", "tmode", ",", "v", ")", ")", ";"], "File": "i3863", "Func": "ix86_expand_vec_init_builtin", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21263, "Length": 56, "Cover_Rate": 0.358974358974359, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "clearParamsAndResults", "(", ")", "{", "Params", ".", "clear", "(", ")", ";", "Results", ".", "clear", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMMachineFunctionInfo", "Func": "clearParamsAndResults", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21264, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "TVMContinuationsHoist", "Func": "getPassName", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21265, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isTypeLegal", "(", "Ty", ",", "VT", ")", ")", "return", "true", ";", "if", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "ARMFastISel23", "Func": "isLoadTypeLegal", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21266, "Length": 28, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "spu_vector_alignment_reachable", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "is_packed", ")", "{", "if", "(", "is_packed", ")", "return", "false", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "spu", "Func": "spu_vector_alignment_reachable", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21267, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SmallVectorImpl", "<", "const", "MachineInstr", "*", ">", "&", "getWaitingQueueFor", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{"], "ground_truth": ["assert", "(", "WaitingQueues", ".", "count", "(", "MI", ")", "&&", "<STR_LIT>", ")", ";"], "File": "MipsRegisterBankInfo", "Func": "getWaitingQueueFor", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21268, "Length": 29, "Cover_Rate": 0.6904761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MIB", ".", "addDef", "(", "PhysReg", ",", "RegState", "::", "Implicit", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "ValVReg", ",", "PhysReg", ")", ";"], "ground_truth": ["}"], "File": "M68kCallLowering1", "Func": "assignValueToReg", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21269, "Length": 21, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "MachineConstantPoolEntry", ">", "Constants", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ";", "const", "MachineConstantPoolEntry", "&", "ConstantEntry", "=", "Constants", "[", "Op", ".", "getIndex", "(", ")", "]", ";", "if", "(", "ConstantEntry", ".", "isMachineConstantPoolEntry", "(", ")", ")", "return", "nullptr", ";"], "ground_truth": ["const", "Constant", "*", "C", "=", "ConstantEntry", ".", "Val", ".", "ConstVal", ";"], "File": "X86MCInstLower (2)2", "Func": "getConstantFromPool", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21270, "Length": 60, "Cover_Rate": 0.4878048780487805, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "<ISA_LIT>FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "<ISA_LIT>BaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "<ISA_LIT>BaseInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "MachineInstr", "&", "Old", "=", "*", "I", ";", "DebugLoc", "dl", "=", "Old", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Amount", "=", "Old", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Amount", "!=", "<NUM_LIT>", ")", "{", "Amount", "=", "alignSPAdjust", "(", "Amount", ")", ";", "<ISA_LIT>FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "assert", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "&&", "<STR_LIT>", ")", ";", "bool", "is<ISA_LIT>", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", ";", "unsigned", "Opc", "=", "Old", ".", "getOpcode", "(", ")", ";", "int", "PIdx", "=", "Old", ".", "findFirstPredOperandIdx", "(", ")", ";", "<STR_LIT>", "Pred", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "(", "<STR_LIT>", ")", "Old", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "{", "unsigned", "PredReg", "=", "Old", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "-", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "else", "{", "unsigned", "PredReg", "=", "Old", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", ";", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "I", ",", "dl", ",", "TII", ",", "Amount", ",", "MachineInstr", "::", "NoFlags", ",", "Pred", ",", "PredReg", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "ARMFrameLowering102", "Func": "eliminateCallFramePseudoInstr", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21271, "Length": 281, "Cover_Rate": 0.9243421052631579, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", "nullptr", ";", "}", "std", "::", "pair", "<", "bool", ",", "SDNode", "*", ">", "Ret", "=", "selectNode", "(", "Node", ")", ";", "if", "(", "Ret", ".", "first", ")", "return", "Ret", ".", "second", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "return", "getGlobalBaseReg", "(", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "MipsISelDAGToDAG31", "Func": "Select", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21272, "Length": 84, "Cover_Rate": 0.3373493975903614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RegisterRef", "RR", "=", "TA", ".", "Addr", "->", "getRegRef", "(", "*", "this", ")", ";", "NodeAddr", "<", "T", ">", "TAP", ";", "RegisterAggr", "Defs", "(", "TRI", ")", ";", "for", "(", "auto", "I", "=", "DS", ".", "top", "(", ")", ",", "E", "=", "DS", ".", "bottom", "(", ")", ";", "I", "!=", "E", ";", "I", ".", "down", "(", ")", ")", "{", "RegisterRef", "QR", "=", "I", "->", "Addr", "->", "getRegRef", "(", "*", "this", ")", ";", "bool", "Alias", "=", "Defs", ".", "hasAliasOf", "(", "QR", ")", ";", "bool", "Cover", "=", "Defs", ".", "insert", "(", "QR", ")", ".", "hasCoverOf", "(", "RR", ")", ";", "if", "(", "Alias", ")", "{", "if", "(", "Cover", ")", "break", ";", "continue", ";", "}", "NodeAddr", "<", "DefNode", "*", ">", "RDA", "=", "*", "I", ";", "if", "(", "TAP", ".", "Id", "==", "<NUM_LIT>", ")", "{"], "ground_truth": ["TAP", "=", "TA", ";"], "File": "RDFGraph7", "Func": "linkRefUp", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21273, "Length": 130, "Cover_Rate": 0.5963302752293578, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "U", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "N0", ")", ";", "SDValue", "UH", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "U", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "UH", "=", "DAG", ".", "getZExtOrTrunc", "(", "UH", ",", "DL", ",", "<STR_LIT>", ")", ";", "U", "=", "DAG", ".", "getZExtOrTrunc", "(", "U", ",", "DL", ",", "<STR_LIT>", ")", ";", "SDValue", "E", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "UH", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "E", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "E", ",", "DAG", ".", "getConstant", "(", "ExpMask", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "E", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "E", ",", "DAG", ".", "getConstant", "(", "-", "ExpBiasf64", "+", "ExpBiasf16", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "UH", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "MaskedSig", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "UH", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "MaskedSig", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "MaskedSig", ",", "U", ")", ";", "SDValue", "Lo40Set", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "MaskedSig", ",", "Zero", ",", "Zero", ",", "One", ",", "<STR_LIT>", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "M", ",", "Lo40Set", ")", ";", "SDValue", "I", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "DAG", ".", "getSelectCC", "(", "DL", ",", "M", ",", "Zero", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ",", "Zero", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "N", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "M", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "E", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "<STR_LIT>", ")", ")", ")", ";"], "ground_truth": ["SDValue", "OneSubExp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "One", ",", "E", ")", ";"], "File": "AMDGPUISelLowering134", "Func": "LowerFP_TO_FP16", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21274, "Length": 394, "Cover_Rate": 0.347136563876652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "LLVMContext", "&", "Context", "=", "TheModule", "->", "getContext", "(", ")", ";", "Type", "*", "FieldTys", "[", "]", "=", "{", "Type", "::", "getInt8PtrTy", "(", "Context", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Context", ")", ",", "getEHLinkRegistrationType", "(", ")", ",", "Type", "::", "getInt32Ty", "(", "Context", ")", ",", "Type", "::", "getInt32Ty", "(", "Context", ")", "}", ";", "SEHRegistrationTy", "=", "StructType", "::", "create", "(", "FieldTys", ",", "<STR_LIT>", ")", ";", "return", "SEHRegistrationTy", ";"], "ground_truth": ["}"], "File": "X86WinEHState (2)", "Func": "getSEHRegistrationType", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21275, "Length": 65, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "MI", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "return", "MI", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "?", "<STR_LIT>", ":", "<NUM_LIT>", ";"], "ground_truth": ["default", ":"], "File": "SystemZInstrInfo (2)", "Func": "getCompareAndBranch", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21276, "Length": 59, "Cover_Rate": 0.5412844036697247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "DstVT", ".", "isFloatingPoint", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcEltSize", "==", "<NUM_LIT>", ")", "{", "MVT", "IntVT", "=", "DstVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", ".", "getXLenVT", "(", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "ZeroSplat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "DAG", ".", "getUNDEF", "(", "IntVT", ")", ",", "Zero", ",", "VL", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<ISA_LIT>ISDExtOpc", "==", "<STR_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "DL", ",", "XLenVT", ")", ";", "SDValue", "OneSplat", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "DAG", ".", "getUNDEF", "(", "IntVT", ")", ",", "One", ",", "VL", ")", ";", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "IntVT", ",", "Src", ",", "OneSplat", ",", "ZeroSplat", ",", "VL", ")", ";", "}", "else", "if", "(", "DstEltSize", ">", "(", "<NUM_LIT>", "*", "SrcEltSize", ")", ")", "{", "MVT", "IntVT", "=", "<STR_LIT>", "(", "<STR_LIT>", "(", "DstEltSize", "/", "<NUM_LIT>", ")", ",", "DstVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Src", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>ISDExtOpc", ",", "DL", ",", "IntVT", ",", "{", "Src", ",", "Mask", ",", "VL", "}", ")", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>ISDOpc", ",", "DL", ",", "DstVT", ",", "{", "Src", ",", "Mask", ",", "VL", "}", ")", ";", "}", "else", "{", "assert", "(", "SrcVT", ".", "isFloatingPoint", "(", ")", "&&", "DstVT", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "DstEltSize", ">", "(", "<NUM_LIT>", "*", "SrcEltSize", ")", ")", "{", "assert", "(", "SrcVT", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "MVT", "InterimFVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "DstVT", ".", "getVectorElementCount", "(", ")", ")", ";", "Src", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "InterimFVT", ",", "{", "Src", ",", "Mask", ",", "VL", "}", ")", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "<ISA_LIT>ISDOpc", ",", "DL", ",", "DstVT", ",", "{", "Src", ",", "Mask", ",", "VL", "}", ")", ";", "}", "}", "else", "{", "if", "(", "SrcVT", ".", "isInteger", "(", ")", ")", "{", "assert", "(", "DstVT", ".", "isFloatingPoint", "(", ")", "&&", "<STR_LIT>", ")", ";", "MVT", "InterimFVT", "=", "DstVT", ";"], "ground_truth": ["if", "(", "SrcEltSize", ">", "(", "<NUM_LIT>", "*", "DstEltSize", ")", ")", "{"], "File": "RISCVISelLowering3", "Func": "lowerVPFPIntConvOp", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21277, "Length": 358, "Cover_Rate": 0.4177362893815636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "IsPS", "&&", "(", "HasExports", "||", "MustExport", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "ET_NULL", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Undef", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "SILateBranchLowering", "Func": "generateEndPgm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21278, "Length": 108, "Cover_Rate": 0.5294117647058824, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "Index", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "&", "Subtarget", ",", "DAG", ",", "dl", ")", ";"], "ground_truth": ["SDValue", "Ops", "[", "]", "=", "{", "VMask", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Chain", "}", ";"], "File": "X86ISelLowering197", "Func": "getPrefetchNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21279, "Length": 68, "Cover_Rate": 0.35602094240837695, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "COREV_EXPAND_HWLP_PSEUDO_NAME", ";"], "ground_truth": ["}"], "File": "RISCVExpandCoreVHwlpPseudoInsts", "Func": "getPassName", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21280, "Length": 4, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "int16x4_t", ")", "__builtin_neon_vpadalsv8qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vpadal_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21281, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getGPRMM16Reg", "(", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "MipsAsmParser (2)4", "Func": "addGPRMM16AsmRegMovePPairSecondOperands", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21282, "Length": 15, "Cover_Rate": 0.4166666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "getWAReg", "(", "unsigned", "VReg", ")", "const", "{", "auto", "I", "=", "Register", "::", "virtReg2Index", "(", "VReg", ")", ";", "assert", "(", "I", "<", "WARegs", ".", "size", "(", ")", ")", ";"], "ground_truth": ["return", "WARegs", "[", "I", "]", ";"], "File": "WebAssemblyMachineFunctionInfo1", "Func": "getWAReg", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21283, "Length": 35, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Opcode", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "return", "VTBits", ";", "case", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Tmp", "=", "DAG", ".", "ComputeNumSignBits", "(", "Src", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "Tmp", "+=", "VTBits", "-", "Src", ".", "getScalarValueSizeInBits", "(", ")", ";", "return", "Tmp", ";", "}", "case", "<STR_LIT>", ":", "{", "unsigned", "SrcBits", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getScalarValueSizeInBits", "(", ")", ";", "unsigned", "Tmp0", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "unsigned", "Tmp1", "=", "DAG", ".", "ComputeNumSignBits", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Depth", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "Tmp", "=", "std", "::", "min", "(", "Tmp0", ",", "Tmp1", ")", ";"], "File": "X86ISelLowering71", "Func": "ComputeNumSignBitsForTargetNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21284, "Length": 130, "Cover_Rate": 0.34300791556728233, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "setSRetReturnReg", "(", "unsigned", "Reg", ")", "{", "SRetReturnReg", "=", "Reg", ";"], "ground_truth": ["}"], "File": "P2MachineFunctionInfo", "Func": "setSRetReturnReg", "Target": "P2", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21285, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "getMachineOutlinerMBBFlags", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "unsigned", "Flags", "=", "<NUM_LIT>", ";", "if", "(", "std", "::", "any_of", "(", "MBB", ".", "begin", "(", ")", ",", "MBB", ".", "end", "(", ")", ",", "[", "]", "(", "MachineInstr", "&", "MI", ")", "{", "return", "MI", ".", "isCall", "(", ")", ";", "}", ")", ")", "Flags", "|=", "MachineOutlinerMBBFlags", "::", "HasCalls", ";"], "ground_truth": ["LiveRegUnits", "LRU", "(", "getRegisterInfo", "(", ")", ")", ";"], "File": "AArch64InstrInfo128", "Func": "getMachineOutlinerMBBFlags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21286, "Length": 66, "Cover_Rate": 0.5038167938931297, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "const", "MCPhysReg", "GPRList", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "LocVT", "==", "<STR_LIT>", "||", "LocVT", "==", "<STR_LIT>", ")", "{", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "GPRList", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR16List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR16List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR32List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR32List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "LocVT", "==", "<STR_LIT>", ")", "{", "static", "const", "MCPhysReg", "FPR64List", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "FPR64List", ")", ")", "{", "State", ".", "addLoc", "(", "CCValAssign", "::", "getReg", "(", "ValNo", ",", "ValVT", ",", "Reg", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVISelLowering1", "Func": "CC_RISCV_FastCC", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21287, "Length": 365, "Cover_Rate": 0.41057367829021374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vshrntq_m_n_s16", "(", "int8x16_t", "__a", ",", "int16x8_t", "__b", ",", "const", "int", "__imm", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__builtin_mve_vshrntq_m_n_sv8hi", "(", "__a", ",", "__b", ",", "__imm", ",", "__p", ")", ";"], "File": "arm", "Func": "mve___arm_vshrntq_m_n_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21288, "Length": 28, "Cover_Rate": 0.9655172413793104, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "<ISA_LIT>ComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "<ISA_LIT>ComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "<ISA_LIT>TryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "<NUM_LIT>", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MSI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "return", "SelectCall", "(", "&", "I", ",", "<STR_LIT>", ")", ";", "}", "case", "<STR_LIT>", ":", "{", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "ARMFastISel62", "Func": "SelectIntrinsicCall", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21289, "Length": 227, "Cover_Rate": 0.4024822695035461, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>SEDAGToDAGISel", "::", "selectAddrRegImm11", "(", "SDValue", "Addr", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", "const", "{"], "ground_truth": ["if", "(", "selectAddrFrameIndex", "(", "Addr", ",", "Base", ",", "Offset", ")", ")", "return", "true", ";"], "File": "MipsSEISelDAGToDAG10", "Func": "selectAddrRegImm11", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21290, "Length": 32, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vrsqrtss_f32", "(", "float32_t", "a", ",", "float32_t", "b", ")", "{"], "ground_truth": ["float32_t", "result", ";"], "File": "arm", "Func": "neon2_vrsqrtss_f32", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21291, "Length": 12, "Cover_Rate": 0.32432432432432434, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DefClamp", "->", "setImm", "(", "<NUM_LIT>", ")", ";", "MRI", "->", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["if", "(", "TII", "->", "convertToThreeAddress", "(", "*", "Def", ",", "nullptr", ",", "nullptr", ")", ")", "Def", "->", "eraseFromParent", "(", ")", ";"], "File": "SIFoldOperands11", "Func": "tryFoldClamp", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21292, "Length": 60, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>FrameLowering", "::", "<ISA_LIT>FrameLowering", "(", "const", "<ISA_LIT>Subtarget", "&", "ST", ")", ":", "TargetFrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsDown", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ",", "STI", "(", "ST", ")", "{"], "ground_truth": ["}"], "File": "VEFrameLowering", "Func": "VEFrameLowering", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21293, "Length": 35, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>LinuxAsmPrinter", "::", "EmitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "Subtarget", ".", "isELFv2ABI", "(", ")", ")", "{", "<ISA_LIT>TargetStreamer", "*", "TS", "=", "static_cast", "<", "<ISA_LIT>TargetStreamer", "*", ">", "(", "OutStreamer", ".", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "TS", ")", "TS", "->", "emitAbiVersion", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Subtarget", ".", "is<ISA_LIT>64", "(", ")", "||", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", ")", "return", "AsmPrinter", "::", "EmitStartOfAsmFile", "(", "M", ")", ";"], "ground_truth": ["assert", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", "&&", "<STR_LIT>", ")", ";"], "File": "PPCAsmPrinter116", "Func": "EmitStartOfAsmFile", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21294, "Length": 89, "Cover_Rate": 0.43842364532019706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "(", "NumElements", "==", "<NUM_LIT>", "&&", "(", "ElemSize", "==", "<NUM_LIT>", "||", "ElemSize", "==", "<NUM_LIT>", "||", "ElemSize", "==", "<NUM_LIT>", ")", ")", "||", "(", "NumElements", "==", "<NUM_LIT>", "&&", "(", "ElemSize", "==", "<NUM_LIT>", "||", "ElemSize", "==", "<NUM_LIT>", ")", ")", "||", "(", "NumElements", "==", "<NUM_LIT>", "&&", "ElemSize", "==", "<NUM_LIT>", ")", ")", "&&", "ElemSize", "/", "<NUM_LIT>", "<=", "Alignment", ")", "return", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "MVEGatherScatterLowering1", "Func": "isLegalTypeAndAlignment", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21295, "Length": 73, "Cover_Rate": 0.8202247191011236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "float", "*", "f", "=", "fvf", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "f", "[", "i", "]", "=", "g", "[", "i", "]", "+", "h", "[", "i", "]", ";"], "ground_truth": ["f", "[", "<NUM_LIT>", "]", "=", "g", "[", "<NUM_LIT>", "]", "+", "h", "[", "<NUM_LIT>", "]", ";"], "File": "ushmedia", "Func": "sh_media_FVADD_S", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21296, "Length": 52, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__mmask32", ")", "__builtin_ia32_vpshufbitqmb256_mask", "(", "(", "__v32qi", ")", "__A", ",", "(", "__v32qi", ")", "__B", ",", "(", "__mmask32", ")", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512bitalgintrin", "Func": "_mm256_mask_bitshuffle_epi64_mask", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21297, "Length": 23, "Cover_Rate": 0.4791666666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OperandMatchResultTy", "parseADDR32", "(", "OperandVector", "&", "Operands", ")", "{"], "ground_truth": ["return", "parseRegister", "(", "Operands", ",", "RegGR", ",", "<STR_LIT>", ",", "GR32Reg", ")", ";"], "File": "SystemZAsmParser7", "Func": "parseADDR32", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21298, "Length": 20, "Cover_Rate": 0.8695652173913043, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "{", "std", "::", "string", "msg", ";", "raw_string_ostream", "Msg", "(", "msg", ")", ";", "Msg", "<<", "<STR_LIT>", "<<", "ObjectVT", ".", "getEVTString", "(", ")", ";", "llvm_report_error", "(", "Msg", ".", "str", "(", ")", ")", ";", "}", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "ArgRegClass", "=", "&", "<STR_LIT>", ";", "break", ";", "}", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "ArgRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "ArgRegIdx", "]", ",", "VReg", ")", ";", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "++", "ArgRegIdx", ";", "}", "else", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "ArgOffset", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "ArgVal", "=", "DAG", ".", "getLoad", "(", "ObjectVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "ArgOffset", "+=", "StackSlotSize", ";", "}", "InVals", ".", "push_back", "(", "ArgVal", ")", ";", "Chain", "=", "ArgVal", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "isVarArg", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", "-", "<NUM_LIT>", "+", "<NUM_LIT>", ">", "MemOps", ";", "for", "(", ";", "ArgRegIdx", "!=", "NumArgRegs", ";", "++", "ArgRegIdx", ")", "{", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "PtrVT", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getRegister", "(", "ArgRegs", "[", "ArgRegIdx", "]", ",", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ArgVal", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Store", ".", "getOperand", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["MemOps", ".", "push_back", "(", "Store", ")", ";"], "File": "SPUISelLowering8", "Func": "LowerFormalArguments", "Target": "CellSPU", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21299, "Length": 340, "Cover_Rate": 0.5414012738853503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "NumOperands", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "AdjustBlendMask", "(", "Imm", ",", "ImmWidth", ",", "Is256", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "validDomains", "|=", "<NUM_LIT>", ";", "if", "(", "AdjustBlendMask", "(", "Imm", ",", "ImmWidth", ",", "Is256", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "validDomains", "|=", "<NUM_LIT>", ";", "if", "(", "!", "Is256", "||", "Subtarget", ".", "hasAVX2", "(", ")", ")", "validDomains", "|=", "<NUM_LIT>", ";", "}", "return", "validDomains", ";", "}", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "false", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "true", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "GetBlendDomains", "(", "<NUM_LIT>", ",", "false", ")", ";", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "X86InstrInfo104", "Func": "getExecutionDomainCustom", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21300, "Length": 190, "Cover_Rate": 0.6333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "max2_vtr_movh", "(", "Bx", "a", ",", "Ax", "b", ",", "ArRn1", "c", ",", "ArStep1", "cs", ")", "{", "return", "D", "(", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "R", "(", "b", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "R", "(", "a", ")", ",", "MemARS", "(", "c", ",", "cs", ")", ")", ";"], "ground_truth": ["}"], "File": "disassembler", "Func": "max2_vtr_movh", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21301, "Length": 56, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CC", "==", "CallingConv", "::", "GHC", "||", "CC", "==", "CallingConv", "::", "HiPE", ")", "return", "CSR_NoRegs_RegMask", ";", "if", "(", "!", "Is64Bit", ")", "return", "CSR_32_RegMask", ";"], "ground_truth": ["if", "(", "CC", "==", "CallingConv", "::", "Cold", ")", "return", "CSR_MostRegs_64_RegMask", ";"], "File": "X86RegisterInfo3", "Func": "getCallPreservedMask", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21302, "Length": 36, "Cover_Rate": 0.3050847457627119, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_<ISA_LIT>32", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "<ISA_LIT>MachineFunctionInfo", "*", "<ISA_LIT>MFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "ground_truth": ["unsigned", "Reg", "=", "<ISA_LIT>MFI", "->", "getSRetReturnReg", "(", ")", ";"], "File": "LanaiISelLowering21", "Func": "LowerReturn", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21303, "Length": 192, "Cover_Rate": 0.49612403100775193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "total_frame_size", "=", "cfun", "->", "machine", "->", "total_size", ";", "if", "(", "frame_pointer_needed", ")", "{", "pru_add3_frame_adjust", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ",", "-", "cfun", "->", "machine", "->", "save_reg_size", ",", "REG_CFA_ADJUST_CFA", ")", ";", "save_offset", "=", "<NUM_LIT>", ";", "sp_adjust", "=", "total_frame_size", "-", "cfun", "->", "machine", "->", "save_regs_offset", ";", "}", "else", "if", "(", "!", "UBYTE_INT", "(", "total_frame_size", ")", ")", "{", "pru_add_to_sp", "(", "cfun", "->", "machine", "->", "save_regs_offset", ",", "REG_CFA_ADJUST_CFA", ")", ";", "save_offset", "=", "<NUM_LIT>", ";"], "ground_truth": ["sp_adjust", "=", "total_frame_size", "-", "cfun", "->", "machine", "->", "save_regs_offset", ";"], "File": "pru", "Func": "pru_expand_epilogue", "Target": "pru", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21304, "Length": 79, "Cover_Rate": 0.40512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", ":", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "return", "<NUM_LIT>", ";", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";"], "File": "MOSInstrInfo", "Func": "isLoadFromStackSlot", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21305, "Length": 91, "Cover_Rate": 0.8348623853211009, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "areOnlyUsersOf", "(", "SDNode", "*", "N", ",", "ArrayRef", "<", "SDValue", ">", "ValidUsers", ")", "{", "for", "(", "SDNode", "::", "use_iterator", "I", "=", "N", "->", "use_begin", "(", ")", ",", "E", "=", "N", "->", "use_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "llvm", "::", "all_of", "(", "ValidUsers", ",", "[", "&", "I", "]", "(", "SDValue", "V", ")", "{", "return", "V", ".", "getNode", "(", ")", "!=", "*", "I", ";", "}", ")", ")", "return", "false", ";"], "ground_truth": ["return", "true", ";"], "File": "X86ISelLowering10", "Func": "areOnlyUsersOf", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21306, "Length": 79, "Cover_Rate": 0.9875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vsetq_lane_f16", "(", "float16_t", "__a", ",", "float16x8_t", "__b", ",", "const", "int", "__idx", ")", "{", "__ARM_CHECK_LANEQ", "(", "__b", ",", "__idx", ")", ";"], "ground_truth": ["__b", "[", "__ARM_LANEQ", "(", "__b", ",", "__idx", ")", "]", "=", "__a", ";"], "File": "arm", "Func": "mve___arm_vsetq_lane_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21307, "Length": 32, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TMCID", ".", "isReturn", "(", ")", "||", "TMCID", ".", "isCall", "(", ")", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "FMCID", "=", "prior", "(", "FMBB", ".", "end", "(", ")", ")", "->", "getDesc", "(", ")", ";", "if", "(", "FMCID", ".", "isReturn", "(", ")", "||", "FMCID", ".", "isCall", "(", ")", ")", "return", "false", ";", "if", "(", "(", "NumTCycles", "+", "NumFCycles", ")", ">", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["return", "!", "mayStall", "(", "TMBB", ")", "&&", "!", "mayStall", "(", "FMBB", ")", ";"], "File": "PatmosInstrInfo", "Func": "isProfitableToIfCvt", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21308, "Length": 78, "Cover_Rate": 0.609375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "decodeBDAddr64Disp12Operand", "(", "MCInst", "&", "Inst", ",", "uint64_t", "Field", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{"], "ground_truth": ["return", "decodeBDAddr12Operand", "(", "Inst", ",", "Field", ",", "<STR_LIT>", ")", ";"], "File": "SystemZDisassembler12", "Func": "decodeBDAddr64Disp12Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21309, "Length": 30, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "__m256i", ")", "__builtin_ia32_pbroadcastb256_mask", "(", "(", "__v16qi", ")", "__A", ",", "(", "__v32qi", ")", "__O", ",", "__M", ")", ";"], "ground_truth": ["}"], "File": "avx512vlbwintrin", "Func": "_mm256_mask_broadcastb_epi8", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21310, "Length": 20, "Cover_Rate": 0.4444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "csky_function_arg", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "reg", "=", "pcum", "->", "reg", ";", "machine_mode", "mode", "=", "arg", ".", "mode", ";", "if", "(", "FUNCTION_VARG_MODE_P", "(", "mode", ")", "&&", "!", "pcum", "->", "is_stdarg", ")", "{", "reg", "=", "pcum", "->", "freg", ";", "if", "(", "reg", "<", "CSKY_NPARM_FREGS", ")", "return", "gen_rtx_REG", "(", "mode", ",", "CSKY_FIRST_VFP_REGNUM", "+", "reg", ")", ";"], "ground_truth": ["else", "return", "NULL_RTX", ";"], "File": "csky", "Func": "csky_function_arg", "Target": "csky", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21311, "Length": 75, "Cover_Rate": 0.78125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Vec", "[", "Pos", "]", "=", "elem", ";"], "ground_truth": ["Pos", "=", "(", "(", "(", "Pos", "^", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", ";"], "File": "ARMUnwindOpAsm", "Func": "EmitByte", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21312, "Length": 23, "Cover_Rate": 0.71875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Count", ";", "++", "i", ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "PPCAsmBackend26", "Func": "WriteNopData", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21313, "Length": 24, "Cover_Rate": 0.6486486486486487, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "selectVSplatUimm8", "(", "SDValue", "N", ",", "SDValue", "&", "Imm", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "MipsISelDAGToDAG (2)", "Func": "selectVSplatUimm8", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21314, "Length": 23, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "NumEltsPerLane", "=", "NumElts", "/", "NumLanes", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "SrcLaneMask", "(", "NumLanes", ",", "SM_SentinelUndef", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PermMask", "(", "NumElts", ",", "SM_SentinelUndef", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "M", "=", "Mask", "[", "i", "]", ";", "if", "(", "M", "<", "<NUM_LIT>", ")", "continue", ";", "int", "SrcLane", "=", "M", "/", "NumEltsPerLane", ";", "int", "DstLane", "=", "i", "/", "NumEltsPerLane", ";", "if", "(", "!", "isUndefOrEqual", "(", "SrcLaneMask", "[", "DstLane", "]", ",", "SrcLane", ")", ")", "return", "SDValue", "(", ")", ";", "SrcLaneMask", "[", "DstLane", "]", "=", "SrcLane", ";", "PermMask", "[", "i", "]", "=", "(", "DstLane", "*", "NumEltsPerLane", ")", "+", "(", "M", "%", "NumEltsPerLane", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "LaneMask", "(", "NumElts", ",", "SM_SentinelUndef", ")", ";", "for", "(", "int", "DstLane", "=", "<NUM_LIT>", ";", "DstLane", "!=", "NumLanes", ";", "++", "DstLane", ")", "{", "int", "SrcLane", "=", "SrcLaneMask", "[", "DstLane", "]", ";", "if", "(", "<NUM_LIT>", "<=", "SrcLane", ")", "for", "(", "int", "j", "=", "<NUM_LIT>", ";", "j", "!=", "NumEltsPerLane", ";", "++", "j", ")", "{", "LaneMask", "[", "(", "DstLane", "*", "NumEltsPerLane", ")", "+", "j", "]", "=", "(", "SrcLane", "*", "NumEltsPerLane", ")", "+", "j", ";", "}", "}", "int", "NumIdentityLanes", "=", "<NUM_LIT>", ";", "bool", "OnlyShuffleLowestLane", "=", "true", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLanes", ";", "++", "i", ")", "{"], "ground_truth": ["if", "(", "isSequentialOrUndefInRange", "(", "PermMask", ",", "i", "*", "NumEltsPerLane", ",", "NumEltsPerLane", ",", "i", "*", "NumEltsPerLane", ")", ")", "NumIdentityLanes", "++", ";"], "File": "X86ISelLowering211", "Func": "lowerVectorShuffleAsLanePermuteAndPermute", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21315, "Length": 244, "Cover_Rate": 0.6472148541114059, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>TargetELFStreamer", "::", "EmitAMDKernelCodeT", "(", "const", "amd_kernel_code_t", "&", "Header", ")", "{", "MCStreamer", "&", "OS", "=", "getStreamer", "(", ")", ";", "OS", ".", "PushSection", "(", ")", ";", "OS", ".", "EmitBytes", "(", "StringRef", "(", "(", "const", "char", "*", ")", "&", "Header", ",", "sizeof", "(", "Header", ")", ")", ")", ";"], "ground_truth": ["OS", ".", "PopSection", "(", ")", ";"], "File": "AMDGPUTargetStreamer10", "Func": "EmitAMDKernelCodeT", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21316, "Length": 52, "Cover_Rate": 0.9811320754716981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetObjectFile", "&", "TLOF", "=", "(", "<ISA_LIT>TargetObjectFile", "&", ")", "getObjFileLowering", "(", ")", ";", "if", "(", "TLOF", ".", "IsGlobalInSmallSection", "(", "GV", ",", "getTargetMachine", "(", ")", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "GPRelNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "GA", ",", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GOT", ",", "GPRelNode", ")", ";", "}", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "&", "GA", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "GA", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "HiPart", ",", "Lo", ")", ";", "}", "else", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDValue", "ResNode", "=", "DAG", ".", "getLoad", "(", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GA", ",", "NULL", ",", "<NUM_LIT>", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "File": "MipsISelLowering32", "Func": "LowerGlobalAddress", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21317, "Length": 210, "Cover_Rate": 0.546875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "CostKind", "!=", "TTI", "::", "TCK_RecipThroughput", ")", "return", "BaseT", "::", "getCmpSelInstrCost", "(", "Opcode", ",", "ValTy", ",", "CondTy", ",", "VecPred", ",", "CostKind", ",", "I", ")", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "ValTy", ")", "&&", "ISD", "==", "<STR_LIT>", ")", "{", "const", "int", "AmortizationCost", "=", "<NUM_LIT>", ";", "if", "(", "VecPred", "==", "CmpInst", "::", "BAD_ICMP_PREDICATE", "&&", "I", "&&", "I", "->", "getType", "(", ")", "==", "ValTy", ")", "{", "CmpInst", "::", "Predicate", "CurrentPred", ";", "if", "(", "match", "(", "I", ",", "m_Select", "(", "m_Cmp", "(", "CurrentPred", ",", "m_Value", "(", ")", ",", "m_Value", "(", ")", ")", ",", "m_Value", "(", ")", ",", "m_Value", "(", ")", ")", ")", ")", "VecPred", "=", "CurrentPred", ";", "}", "if", "(", "CmpInst", "::", "isIntPredicate", "(", "VecPred", ")", "||", "VecPred", "==", "CmpInst", "::", "FCMP_OLE", "||", "VecPred", "==", "CmpInst", "::", "FCMP_OLT", "||", "VecPred", "==", "CmpInst", "::", "FCMP_OGT", "||", "VecPred", "==", "CmpInst", "::", "FCMP_OGE", "||", "VecPred", "==", "CmpInst", "::", "FCMP_OEQ", "||", "VecPred", "==", "CmpInst", "::", "FCMP_UNE", ")", "{", "static", "const", "auto", "ValidMinMaxTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "static", "const", "auto", "ValidFP16MinMaxTys", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "auto", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "if", "(", "any_of", "(", "ValidMinMaxTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", "||", "(", "ST", "->", "hasFullFP16", "(", ")", "&&", "any_of", "(", "ValidFP16MinMaxTys", ",", "[", "&", "LT", "]", "(", "MVT", "M", ")", "{", "return", "M", "==", "LT", ".", "second", ";", "}", ")", ")", ")", "return", "LT", ".", "first", ";", "}", "static", "const", "TypeConversionCostTblEntry", "VectorSelectTbl", "[", "]", "=", "{"], "ground_truth": ["{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>", "*", "AmortizationCost", "}", ",", "{"], "File": "AArch64TargetTransformInfo24", "Func": "getCmpSelInstrCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21318, "Length": 338, "Cover_Rate": 0.6317757009345795, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "unsigned", "Op0Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op0Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op2Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Op0Reg", ")", ".", "addReg", "(", "Op0Reg", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Op1Reg", ")", ".", "addReg", "(", "Op2Reg", ")", ";", "UpdateValueMap", "(", "I", ",", "ResultReg", ")", ";"], "ground_truth": ["return", "true", ";"], "File": "X86FastISel39", "Func": "X86SelectSelect", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21319, "Length": 149, "Cover_Rate": 0.49337748344370863, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Module", "*", "M", "=", "At", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Function", "*", "PMF", "=", "<STR_LIT>", "(", "M", ",", "<STR_LIT>", ")", ";", "Value", "*", "P", "=", "PV", ".", "P", ",", "*", "Q", "=", "PV", ".", "Q", ",", "*", "P0", "=", "P", ";", "unsigned", "IC", "=", "PV", ".", "IterCount", ";", "if", "(", "PV", ".", "M", "!=", "nullptr", ")", "P0", "=", "P", "=", "B", ".", "CreateXor", "(", "P", ",", "PV", ".", "M", ")", ";", "auto", "*", "BMI", "=", "ConstantInt", "::", "get", "(", "P", "->", "getType", "(", ")", ",", "APInt", "::", "getLowBitsSet", "(", "<NUM_LIT>", ",", "IC", ")", ")", ";", "if", "(", "PV", ".", "IterCount", "!=", "<NUM_LIT>", ")", "P", "=", "B", ".", "CreateAnd", "(", "P", ",", "BMI", ")", ";", "if", "(", "PV", ".", "Inv", ")", "{", "auto", "*", "QI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "PV", ".", "Q", ")", ";", "assert", "(", "QI", "&&", "QI", "->", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", ";"], "ground_truth": ["unsigned", "M", "=", "(", "<NUM_LIT>", "<<", "PV", ".", "IterCount", ")", "-", "<NUM_LIT>", ";"], "File": "HexagonLoopIdiomRecognition1", "Func": "generate", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21320, "Length": 169, "Cover_Rate": 0.49415204678362573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isToken", "(", "AsmToken", "::", "Identifier", ")", "&&", "peekToken", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "while", "(", "parseCnt", "(", "Waitcnt", ")", "&&", "!", "isToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", ";", "}", "else", "{"], "ground_truth": ["parseExpr", "(", "Waitcnt", ")", ";"], "File": "AMDGPUAsmParser13", "Func": "parseSWaitCntOps", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21321, "Length": 45, "Cover_Rate": 0.41284403669724773, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isCheriPureCap", ";"], "ground_truth": ["}"], "File": "MipsABIInfo8", "Func": "IsCheriPureCap", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21322, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "gen_compare_reg_1", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "machine_mode", "mode", ";", "rtx", "cc_reg", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_CC", ")", "return", "x", ";", "mode", "=", "SELECT_CC_MODE", "(", "code", ",", "x", ",", "y", ")", ";", "if", "(", "TARGET_V9", "&&", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "int", "reg", ";", "static", "int", "next_fcc_reg", "=", "<NUM_LIT>", ";", "static", "rtx", "prev_args", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", ";", "for", "(", "reg", "=", "<NUM_LIT>", ";", "reg", "<", "<NUM_LIT>", ";", "reg", "++", ")", "if", "(", "prev_args", "[", "reg", "]", "[", "<NUM_LIT>", "]", "==", "x", "&&", "prev_args", "[", "reg", "]", "[", "<NUM_LIT>", "]", "==", "y", ")", "break", ";", "if", "(", "reg", "==", "<NUM_LIT>", ")", "{", "reg", "=", "next_fcc_reg", ";", "prev_args", "[", "reg", "]", "[", "<NUM_LIT>", "]", "=", "x", ";", "prev_args", "[", "reg", "]", "[", "<NUM_LIT>", "]", "=", "y", ";", "next_fcc_reg", "=", "(", "next_fcc_reg", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "}", "cc_reg", "=", "gen_rtx_REG", "(", "mode", ",", "reg", "+", "SPARC_FIRST_V9_FCC_REG", ")", ";"], "ground_truth": ["}"], "File": "sparc4", "Func": "gen_compare_reg_1", "Target": "sparc", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21323, "Length": 172, "Cover_Rate": 0.7350427350427351, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "RM", ",", "CM", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "InstrInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "ELFWriterInfo", "(", "*", "this", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "MBlazeTargetMachine13", "Func": "MBlazeTargetMachine", "Target": "MBlaze", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21324, "Length": 95, "Cover_Rate": 0.979381443298969, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "Ptr", "=", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantInt", ">", "(", "I", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "auto", "*", "Ty", "=", "cast", "<", "VectorType", ">", "(", "Input", "->", "getType", "(", ")", ")", ";", "if", "(", "!", "isLegalTypeAndAlignment", "(", "Ty", "->", "getNumElements", "(", ")", ",", "Ty", "->", "getScalarSizeInBits", "(", ")", ",", "Alignment", ")", ")", "return", "nullptr", ";", "lookThroughBitcast", "(", "Ptr", ")", ";", "assert", "(", "Ptr", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", "&&", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "I", "->", "getContext", "(", ")", ")", ";", "Builder", ".", "SetInsertPoint", "(", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", "->", "getDebugLoc", "(", ")", ")", ";"], "ground_truth": ["Value", "*", "Store", "=", "tryCreateMaskedScatterOffset", "(", "I", ",", "Ptr", ",", "Builder", ")", ";"], "File": "MVEGatherScatterLowering9", "Func": "lowerScatter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21325, "Length": 133, "Cover_Rate": 0.6100917431192661, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "unsigned", "EntrySize", "=", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "(", "(", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "unsigned", "NumOps", "=", "TID", ".", "getNumOperands", "(", ")", ";", "MachineOperand", "JTOP", "=", "MI", "->", "getOperand", "(", "NumOps", "-", "(", "TID", ".", "isPredicable", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "unsigned", "JTI", "=", "JTOP", ".", "getIndex", "(", ")", ";", "const", "MachineJumpTableInfo", "*", "MJTI", "=", "MF", "->", "getJumpTableInfo", "(", ")", ";", "assert", "(", "MJTI", "!=", "<NUM_LIT>", ")", ";", "const", "std", "::", "vector", "<", "MachineJumpTableEntry", ">", "&", "JT", "=", "MJTI", "->", "getJumpTables", "(", ")", ";", "assert", "(", "JTI", "<", "JT", ".", "size", "(", ")", ")", ";", "unsigned", "InstSize", "=", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "NumEntries", "=", "getNumJTEntries", "(", "JT", ",", "JTI", ")", ";", "if", "(", "Opc", "==", "<STR_LIT>", "&&", "(", "NumEntries", "&", "<NUM_LIT>", ")", ")", "++", "NumEntries", ";", "return", "NumEntries", "*", "EntrySize", "+", "InstSize", ";", "}"], "ground_truth": ["default", ":"], "File": "ARMBaseInstrInfo16", "Func": "GetInstSizeInBytes", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21326, "Length": 179, "Cover_Rate": 0.3792372881355932, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "const", "auto", "&", "MMO", ":", "MI", "->", "memoperands", "(", ")", ")", "{", "const", "auto", "&", "IsSyncScopeInclusion", "=", "MMI", "->", "isSyncScopeInclusion", "(", "S<ISA_LIT>D", ",", "MMO", "->", "getSyncScopeID", "(", ")", ")", ";", "if", "(", "!", "IsSyncScopeInclusion", ")", "{", "reportUnknownSyncScope", "(", "MI", ")", ";", "return", "None", ";", "}", "S<ISA_LIT>D", "=", "IsSyncScopeInclusion", ".", "getValue", "(", ")", "?", "S<ISA_LIT>D", ":", "MMO", "->", "getSyncScopeID", "(", ")", ";", "Ordering", "=", "isStrongerThan", "(", "Ordering", ",", "MMO", "->", "getOrdering", "(", ")", ")", "?", "Ordering", ":", "MMO", "->", "getOrdering", "(", ")", ";", "FailureOrdering", "=", "isStrongerThan", "(", "FailureOrdering", ",", "MMO", "->", "getFailureOrdering", "(", ")", ")", "?", "FailureOrdering", ":", "MMO", "->", "getFailureOrdering", "(", ")", ";"], "ground_truth": ["if", "(", "!", "(", "MMO", "->", "getFlags", "(", ")", "&", "MachineMemOperand", "::", "MONonTemporal", ")", ")", "IsNonTemporal", "=", "false", ";"], "File": "SIMemoryLegalizer15", "Func": "constructFromMIWithMMO", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21327, "Length": 124, "Cover_Rate": 0.5462555066079295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "&", "TLI", "=", "*", "getTLI", "<", "<ISA_LIT>TargetLowering", ">", "(", ")", ";", "auto", "Subtarget", "=", "TLI", ".", "getSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "isThumb1Only", "(", ")", ")", "return", "false", ";", "if", "(", "F", ".", "arg_empty", "(", ")", ")", "return", "true", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "return", "false", ";", "auto", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "auto", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "getType", "(", ")", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "hasPassPointeeByValueCopyAttr", "(", ")", ")", "return", "false", ";", "}", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ")", ";", "FormalArgHandler", "ArgHandler", "(", "MIRBuilder", ",", "MIRBuilder", ".", "getMF", "(", ")", ".", "getRegInfo", "(", ")", ",", "AssignFn", ")", ";"], "ground_truth": ["SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgInfos", ";"], "File": "ARMCallLowering2", "Func": "lowerFormalArguments", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21328, "Length": 174, "Cover_Rate": 0.5612903225806452, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";"], "ground_truth": ["if", "(", "IDVal", "==", "<STR_LIT>", ")", "return", "parseDirectiveAttribute", "(", ")", ";"], "File": "CSKYAsmParser1", "Func": "ParseDirective", "Target": "CSKY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21329, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "GA", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", "||", "(", "GB", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "Register", "DestReg", "=", "GA", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "GB", ".", "readsRegister", "(", "DestReg", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "DestReg", "!=", "<STR_LIT>", "&&", "DestReg", "!=", "<STR_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "const", "MachineOperand", "&", "CmpOp", "=", "GA", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "CmpOp", ".", "isImm", "(", ")", ")", "return", "-", "<NUM_LIT>", ";", "int", "V", "=", "CmpOp", ".", "getImm", "(", ")", ";", "if", "(", "V", "==", "-", "<NUM_LIT>", ")", "return", "DestReg", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "V", ")", ")", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["return", "DestReg", "==", "<STR_LIT>", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "File": "HexagonInstrInfo15", "Func": "getCompoundOpcode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21330, "Length": 142, "Cover_Rate": 0.696078431372549, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "{", "unsigned", "int_offset", "=", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", ";", "if", "(", "load_pair", "&&", "(", "code", "==", "POST_INC", "||", "code", "==", "POST_DEC", ")", ")", "int_offset", "*=", "<NUM_LIT>", ";", "*", "offset", "=", "GEN_INT", "(", "int_offset", ")", ";", "}", "return", "true", ";", "}", "else", "if", "(", "addr", ".", "type", "==", "ADDRESS_REG_IMM", "||", "addr", ".", "type", "==", "ADDRESS_REG_REG", ")", "{", "if", "(", "!", "iv_p", "(", "insn", ",", "addr", ".", "base", ",", "loop", ")", ")", "return", "false", ";", "*", "base", "=", "addr", ".", "base", ";"], "ground_truth": ["*", "offset", "=", "addr", ".", "offset", ";"], "File": "falkor-tag-collision-avoidance2", "Func": "valid_src_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21331, "Length": 92, "Cover_Rate": 0.3194444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "int", ">", "getMaskPos", "(", "unsigned", "Opc", ")", "{", "auto", "PosOpt", "=", "<STR_LIT>", "(", "Opc", ")", ";", "if", "(", "PosOpt", ")", "return", "*", "PosOpt", ";", "if", "(", "isVVPBinaryOp", "(", "Opc", ")", ")", "return", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "VECustomDAG1", "Func": "getMaskPos", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21332, "Length": 44, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["State", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ValNo", ",", "ValVT", ",", "Offset", ",", "LocVT", ",", "LocInfo", ")", ")", ";"], "File": "OR1KISelLowering", "Func": "CC_OR1K32_VarArg", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21333, "Length": 55, "Cover_Rate": 0.3819444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "__builtin_neon_vmulfv8hf", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon6_vmulq_f16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21334, "Length": 9, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "ground_truth": ["__rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "__builtin_shuffle", "(", "__a", ",", "__b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";"], "File": "arm", "Func": "neon_vtrn_p16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21335, "Length": 108, "Cover_Rate": 0.8709677419354839, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>InstrInfo", "::", "<ISA_LIT>InstrInfo", "(", "const", "<ISA_LIT>TargetMachine", "&", "tm", ")", ":", "<ISA_LIT>GenInstrInfo", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ",", "PTM", "(", "tm", ")", ",", "RI", "(", "tm", ",", "*", "this", ")", ",", "PST", "(", "*", "tm", ".", "getSubtargetImpl", "(", ")", ")", "{"], "ground_truth": ["}"], "File": "PatmosInstrInfo1", "Func": "PatmosInstrInfo", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21336, "Length": 41, "Cover_Rate": 0.9111111111111111, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "DecodeStatus", "DecodeVecShiftR64Imm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "void", "*", "Decoder", ")", "{", "return", "DecodeVecShiftRImm", "(", "Inst", ",", "Imm", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "AArch64Disassembler (2)2", "Func": "DecodeVecShiftR64Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21337, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqaddh_s16", "(", "int16_t", "__a", ",", "int16_t", "__b", ")", "{"], "ground_truth": ["return", "(", "int16_t", ")", "__builtin_aarch64_sqaddhi", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vqaddh_s16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21338, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>DAGToDAGISel", "::", "SelectMOV64Imm32", "(", "SDValue", "N", ",", "SDValue", "&", "Imm", ")", "{", "if", "(", "const", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "uint64_t", "ImmVal", "=", "CN", "->", "getZExtValue", "(", ")", ";", "if", "(", "(", "uint32_t", ")", "ImmVal", "!=", "(", "uint64_t", ")", "ImmVal", ")", "return", "false", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "ImmVal", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG110", "Func": "SelectMOV64Imm32", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21339, "Length": 73, "Cover_Rate": 0.4294117647058823, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "u16", "s", "=", "(", "ar_arp", "->", "ar", "[", "a", ".", "Index", "(", ")", "/", "<NUM_LIT>", "]", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "*", "(", "a", ".", "Index", "(", ")", "%", "<NUM_LIT>", ")", ")", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["return", "ConvertArStepAndOffset", "(", "s", ")", ";"], "File": "disassembler", "Func": "DsmArStep", "Target": "Teak", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21340, "Length": 42, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Value", "=", "SN", "->", "getValue", "(", ")", ";", "if", "(", "Value", ".", "getValueType", "(", ")", "==", "<STR_LIT>", "||", "Value", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "{", "EVT", "MemVT", "=", "SN", "->", "getMemoryVT", "(", ")", ";", "unsigned", "Alignment", "=", "SN", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", ">=", "MemVT", ".", "getStoreSize", "(", ")", ")", "return", "Op", ";", "EVT", "ScalarVT", "=", "Value", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ",", "ScalarMemVT", "=", "MemVT", ".", "getScalarType", "(", ")", ";", "unsigned", "Stride", "=", "ScalarMemVT", ".", "getStoreSize", "(", ")", ";", "SDValue", "Stores", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "<NUM_LIT>", ";", "++", "Idx", ")", "{", "SDValue", "Ex", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ScalarVT", ",", "Value", ",", "DAG", ".", "getConstant", "(", "Idx", ",", "dl", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Store", ";", "if", "(", "ScalarVT", "!=", "ScalarMemVT", ")", "Store", "=", "DAG", ".", "getTruncStore", "(", "StoreChain", ",", "dl", ",", "Ex", ",", "BasePtr", ",", "SN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "ScalarMemVT", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "SN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "SN", "->", "getAAInfo", "(", ")", ")", ";", "else", "Store", "=", "DAG", ".", "getStore", "(", "StoreChain", ",", "dl", ",", "Ex", ",", "BasePtr", ",", "SN", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Idx", "*", "Stride", ")", ",", "MinAlign", "(", "Alignment", ",", "Idx", "*", "Stride", ")", ",", "SN", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "SN", "->", "getAAInfo", "(", ")", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "SN", "->", "isIndexed", "(", ")", ")", "{", "assert", "(", "SN", "->", "getAddressingMode", "(", ")", "==", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "Store", "=", "DAG", ".", "getIndexedStore", "(", "Store", ",", "dl", ",", "BasePtr", ",", "SN", "->", "getOffset", "(", ")", ",", "SN", "->", "getAddressingMode", "(", ")", ")", ";", "}", "BasePtr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ",", "BasePtr", ",", "DAG", ".", "getConstant", "(", "Stride", ",", "dl", ",", "BasePtr", ".", "getValueType", "(", ")", ")", ")", ";"], "ground_truth": ["Stores", "[", "Idx", "]", "=", "Store", ";"], "File": "PPCISelLowering119", "Func": "LowerVectorStore", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21341, "Length": 355, "Cover_Rate": 0.3521825396825397, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsRightShift", ";", "switch", "(", "IID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "IsRightShift", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "IsRightShift", "=", "false", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "IsRightShift", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "IsRightShift", "=", "true", ";", "break", ";", "case", "<STR_LIT>", ":", "Opcode", "=", "<STR_LIT>", ";", "IsRightShift", "=", "false", ";", "break", ";", "}", "if", "(", "IsRightShift", "&&", "ShiftAmount", "<=", "-", "<NUM_LIT>", "&&", "ShiftAmount", ">=", "-", "(", "int", ")", "ElemBits", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "-", "ShiftAmount", ",", "dl", ",", "<STR_LIT>", ")", ")", ";"], "ground_truth": ["}", "else", "if", "(", "!", "IsRightShift", "&&", "ShiftAmount", ">=", "<NUM_LIT>", "&&", "ShiftAmount", "<", "ElemBits", ")", "{"], "File": "AArch64ISelLowering (2)", "Func": "tryCombineShiftImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21342, "Length": 157, "Cover_Rate": 0.41644562334217505, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isU3Imm", "(", ")", "const", "{", "return", "Kind", "==", "Immediate", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PPCAsmParser (2)1", "Func": "isU3Imm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21343, "Length": 22, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "SImmVal", "=", "Imm", ".", "getSExtValue", "(", ")", ";", "uint64_t", "ZImmVal", "=", "Imm", ".", "getZExtValue", "(", ")", ";", "if", "(", "!", "ST", "->", "isThumb", "(", ")", ")", "{", "if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "return", "ST", "->", "hasV6T2Ops", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "if", "(", "ST", "->", "isThumb2", "(", ")", ")", "{"], "ground_truth": ["if", "(", "(", "SImmVal", ">=", "<NUM_LIT>", "&&", "SImmVal", "<", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", "||", "(", "<STR_LIT>", "(", "~", "ZImmVal", ")", "!=", "-", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";"], "File": "ARMTargetTransformInfo1", "Func": "getIntImmCost", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21344, "Length": 121, "Cover_Rate": 0.5084033613445378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "Kind", ";", "RegNum", "=", "tryMatchVectorRegister", "(", "Kind", ",", "false", ")", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "{", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "IsVector", "=", "true", ";", "}", "if", "(", "RegNum", "==", "static_cast", "<", "unsigned", ">", "(", "-", "<NUM_LIT>", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "Error", "(", "SRegLoc", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "false", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "auto", "pair", "=", "std", "::", "make_pair", "(", "IsVector", ",", "RegNum", ")", ";", "if", "(", "!", "RegisterReqs", ".", "insert", "(", "std", "::", "make_pair", "(", "Name", ",", "pair", ")", ")", ".", "second", ")", "Warning", "(", "L", ",", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64AsmParser (2)1", "Func": "parseDirectiveReq", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21345, "Length": 162, "Cover_Rate": 0.7330316742081447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "setOpcode", "(", "<STR_LIT>", ")", ";", "break", ";", "}"], "ground_truth": ["}"], "File": "X86AsmParser12", "Func": "InstructionCleanup", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21346, "Length": 86, "Cover_Rate": 0.5512820512820513, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "Stack", ".", "back", "(", ")", ".", "first", "!=", "BB", ")", "return", ";", "if", "(", "L", "&&", "L", "->", "getHeader", "(", ")", "==", "BB", ")", "{", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "Latches", ";", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{"], "ground_truth": ["if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";"], "File": "SIAnnotateControlFlow4", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21347, "Length": 113, "Cover_Rate": 0.576530612244898, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "const", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "GV", ")", ";", "if", "(", "isTargetELF", "(", ")", ")", "{", "if", "(", "is64Bit", "(", ")", "&&", "F", "&&", "(", "CallingConv", "::", "<ISA_LIT>_RegCall", "==", "F", "->", "getCallingConv", "(", ")", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "(", "(", "F", "&&", "F", "->", "hasFnAttribute", "(", "Attribute", "::", "NonLazyBind", ")", ")", "||", "(", "!", "F", "&&", "M", ".", "getRtLibUseGOT", "(", ")", ")", ")", "&&", "is64Bit", "(", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "!", "is64Bit", "(", ")", "&&", "!", "GV", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "X86Subtarget3", "Func": "classifyGlobalFunctionReference", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21348, "Length": 105, "Cover_Rate": 0.4772727272727273, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "DefMI", ".", "getIterator", "(", ")", ")", ";", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "DefBB", "->", "end", "(", ")", ")", ";", "if", "(", "I", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "++", "NumInst", ">", "MaxInstScan", ")", "return", "true", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Op", ".", "isUse", "(", ")", ")", "{", "if", "(", "Reg", "==", "VReg", "&&", "--", "NumUse", "==", "<NUM_LIT>", ")", "return", "false", ";"], "ground_truth": ["}", "else", "if", "(", "TRI", "->", "regsOverlap", "(", "Reg", ",", "<STR_LIT>", ")", ")", "return", "true", ";"], "File": "SIInstrInfo11", "Func": "execMayBeModifiedBeforeAnyUse", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21349, "Length": 125, "Cover_Rate": 0.4807692307692308, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "createSysReg", "(", "StringRef", "Str", ",", "SMLoc", "S", ",", "unsigned", "Encoding", ",", "bool", "IsRV64", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "SystemRegister", ")", ";", "Op", "->", "SysReg", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "SysReg", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "SysReg", ".", "Encoding", "=", "Encoding", ";"], "ground_truth": ["Op", "->", "StartLoc", "=", "S", ";"], "File": "RISCVAsmParser", "Func": "createSysReg", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21350, "Length": 71, "Cover_Rate": 0.8765432098765432, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "mayRelax", "(", ")", "{"], "ground_truth": ["return", "true", ";"], "File": "ARMLDBackend", "Func": "mayRelax", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21351, "Length": 8, "Cover_Rate": 0.8888888888888888, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "TPCInstrInfo", "Func": "isStoreToStackSlot", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21352, "Length": 37, "Cover_Rate": 0.3894736842105263, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "df_ref", "use", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "def_link", "||", "def_link", "->", "next", ")", "return", "false", ";", "rtx", "def_insn", "=", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ";", "unsigned", "uid2", "=", "INSN_UID", "(", "def_insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid2", "]", ".", "is_load", "||", "!", "insn_entry", "[", "uid2", "]", ".", "is_swap", ")", "return", "false", ";", "rtx", "body", "=", "PATTERN", "(", "def_insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "VEC_SELECT", "||", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", "!=", "MEM", ")", "return", "false", ";", "rtx", "mem", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "rtx", "base_reg", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "df_ref", "base_use", ";", "insn_info", "=", "DF_INSN_INFO_GET", "(", "def_insn", ")", ";"], "ground_truth": ["FOR_EACH_INSN_INFO_USE", "(", "base_use", ",", "insn_info", ")", "{"], "File": "rs60005", "Func": "const_load_sequence_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21353, "Length": 156, "Cover_Rate": 0.43454038997214484, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vec_ushort8", "neg_b", ";", "vec_ushort8", "mask", ";", "neg_b", "=", "vec_splat", "(", "(", "vec_ushort8", ")", "(", "si_from_int", "(", "-", "b", ")", ")", ",", "<NUM_LIT>", ")", ";", "mask", "=", "vec_sra", "(", "vec_sl", "(", "neg_b", ",", "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ",", "vec_splat_u16", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["return", "(", "(", "qword", ")", "(", "vec_sra", "(", "(", "vec_short8", ")", "(", "a", ")", ",", "(", "vec_ushort8", ")", "vec_or", "(", "neg_b", ",", "mask", ")", ")", ")", ")", ";"], "File": "si2vmx", "Func": "si_rotmahi", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21354, "Length": 72, "Cover_Rate": 0.8470588235294118, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FOR_EACH_INSN_INFO_USE", "(", "src_use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "src_use", ")", ",", "src_reg", ")", ")", "continue", ";", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "src_use", ")", ";", "if", "(", "!", "link", "||", "link", "->", "next", ")", "break", ";", "rtx_insn", "*", "swap_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "if", "(", "!", "insn_is_swap_p", "(", "swap_insn", ")", "||", "insn_is_load_p", "(", "swap_insn", ")", "||", "insn_is_store_p", "(", "swap_insn", ")", ")", "break", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace", "=", "true", ";", "to_delete", "[", "INSN_UID", "(", "swap_insn", ")", "]", ".", "replace_insn", "=", "swap_insn", ";", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", "=", "and_operation", ";", "SET_SRC", "(", "body", ")", "=", "src_reg", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "df_insn_rescan", "(", "insn", ")", ";", "if", "(", "dump_file", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", ",", "INSN_UID", "(", "insn", ")", ")", ";"], "ground_truth": ["}"], "File": "rs60006", "Func": "FOR_EACH_INSN_INFO_USE", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21355, "Length": 144, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Target", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["EmitNops", "(", "*", "OutStreamer", ",", "<NUM_LIT>", ",", "Subtarget", "->", "is64Bit", "(", ")", ",", "getSubtargetInfo", "(", ")", ")", ";"], "File": "X86MCInstLower8", "Func": "LowerPATCHABLE_FUNCTION_ENTER", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21356, "Length": 34, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "uint32_t", "*", "<ISA_LIT>RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{"], "ground_truth": ["return", "CSR_STD_RegMask", ";"], "File": "M68kRegisterInfo", "Func": "getCallPreservedMask", "Target": "M68k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21357, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "emit_vlmax_op", "(", "unsigned", "icode", ",", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "len", ",", "machine_mode", "mask_mode", ")", "{", "emit_pred_op", "(", "icode", ",", "NULL_RTX", ",", "dest", ",", "src", ",", "len", ",", "mask_mode", ",", "true", ")", ";"], "ground_truth": ["}"], "File": "riscv-v", "Func": "emit_vlmax_op", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21358, "Length": 37, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ";", "bool", "<ISA_LIT>16Attr", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "bool", "No<ISA_LIT>16Attr", "=", "FnAttrs", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "<STR_LIT>", ")", ";", "assert", "(", "!", "(", "<ISA_LIT>16Attr", "&&", "No<ISA_LIT>16Attr", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["if", "(", "<ISA_LIT>16Attr", ")", "Subtarget", "=", "&", "<ISA_LIT>16Subtarget", ";"], "File": "MipsTargetMachine79", "Func": "resetSubtarget", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21359, "Length": 71, "Cover_Rate": 0.6635514018691588, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "STy", "||", "(", "STy", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", "false", ";", "auto", "ElemTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "STy", "->", "getElementType", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ElemTy", "||", "!", "ElemTy", "->", "isScalable", "(", ")", ")", "return", "false", ";", "return", "std", "::", "equal", "(", "STy", "->", "element_begin", "(", ")", ",", "STy", "->", "element_end", "(", ")", ",", "STy", "->", "element_begin", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SVEExpandLibCall", "Func": "isStructMemOp", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21360, "Length": 74, "Cover_Rate": 0.5323741007194245, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Value", ")", ";"], "ground_truth": ["return", "Known", ".", "countMinTrailingZeros", "(", ")", ">=", "<NUM_LIT>", ";"], "File": "XCoreISelLowering2", "Func": "isWordAligned", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21361, "Length": 19, "Cover_Rate": 0.59375, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVEXT", "(", "const", "SDNode", "*", "N", ")", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "File": "ARMIREmitter", "Func": "visitVEXT", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21362, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "needsStackRealignment", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "if", "(", "Align", ">=", "<NUM_LIT>", "&&", "getRegisterInfo", "(", ")", ".", "canRealignStack", "(", "MF", ")", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", "=", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "}", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["break", ";"], "File": "ARMBaseInstrInfo112", "Func": "storeRegToStackSlot", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21363, "Length": 298, "Cover_Rate": 0.3556085918854415, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "CodeModel", "::", "Model", "M", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "!", "<STR_LIT>", "(", "Val", ",", "M", ",", "AM", ".", "hasSymbolicDisplacement", "(", ")", ")", ")", "return", "true", ";", "if", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", "&&", "!", "isDispSafeForFrameIndex", "(", "Val", ")", ")", "return", "true", ";", "else", "if", "(", "Subtarget", "->", "isTargetNaCl64", "(", ")", "&&", "(", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "RegBase", "||", "AM", ".", "BaseType", "==", "<ISA_LIT>ISelAddressMode", "::", "FrameIndexBase", ")", "&&", "(", "Val", ">", "<NUM_LIT>", "||", "Val", "<", "-", "<NUM_LIT>", ")", "&&", "selectingMemOp", ")", "return", "true", ";", "}", "AM", ".", "Disp", "=", "Val", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86ISelDAGToDAG125", "Func": "FoldOffsetIntoAddress", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21364, "Length": 112, "Cover_Rate": 0.8235294117647058, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{"], "ground_truth": ["}"], "File": "PatmosSchedStrategy", "Func": "initialize", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21365, "Length": 10, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "GPRCount", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", "/", "GPRCount", ";"], "File": "R600MachineScheduler (2)", "Func": "getWFCountLimitedByGPR", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21366, "Length": 12, "Cover_Rate": 0.5714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "<STR_LIT>", ")", "{", "const", "ConstantSDNode", "*", "CRHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "CRHS", ")", "{", "if", "(", "SDValue", "Split", "=", "splitBinaryBitConstantOp", "(", "DCI", ",", "SDLoc", "(", "N", ")", ",", "<STR_LIT>", ",", "LHS", ",", "CRHS", ")", ")", "return", "Split", ";", "}", "}", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "<STR_LIT>", "LCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "<STR_LIT>", "RCC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "SDValue", "X", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Y", "=", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Y", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "||", "Y", ".", "getOperand", "(", "<NUM_LIT>", ")", "!=", "X", ")", "return", "SDValue", "(", ")", ";", "if", "(", "LCC", "==", "<STR_LIT>", ")", "{", "if", "(", "X", "!=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "RCC", "==", "<STR_LIT>", ")", "{", "const", "ConstantFPSDNode", "*", "C1", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C1", "||", "!", "C1", "->", "isInfinity", "(", ")", "||", "C1", "->", "isNegative", "(", ")", ")", "return", "SDValue", "(", ")", ";", "const", "uint32_t", "Mask", "=", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ";", "static_assert", "(", "(", "(", "~", "(", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", "|", "<STR_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "==", "Mask", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "SIISelLowering113", "Func": "performAndCombine", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21367, "Length": 322, "Cover_Rate": 0.7759036144578313, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "true", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fma0", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "Flags", ")", ";", "auto", "Fma1", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Flags", ")", ";", "auto", "Mul", "=", "B", ".", "buildFMul", "(", "S32", ",", "NumeratorScaled", ",", "Fma1", ",", "Flags", ")", ";", "auto", "Fma2", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Flags", ")", ";", "auto", "Fma3", "=", "B", ".", "buildFMA", "(", "S32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Flags", ")", ";", "auto", "Fma4", "=", "B", ".", "buildFMA", "(", "S32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Flags", ")", ";", "if", "(", "!", "Mode", ".", "allFP32Denormals", "(", ")", ")", "toggleSPDenormMode", "(", "false", ",", "B", ",", "ST", ",", "Mode", ")", ";", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "{", "S32", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Fma1", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Fma3", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "NumeratorScaled", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "ground_truth": ["B", ".", "buildIntrinsic", "(", "<STR_LIT>", ",", "Res", ",", "false", ")", ".", "addUse", "(", "Fmas", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "RHS", ")", ".", "addUse", "(", "LHS", ")", ".", "setMIFlags", "(", "Flags", ")", ";"], "File": "AMDGPULegalizerInfo22", "Func": "legalizeFDIV32", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21368, "Length": 243, "Cover_Rate": 0.46551724137931033, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "LHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "LHS", ",", "Zero", ")", ";", "SDValue", "RHS_Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "HalfVT", ",", "RHS", ",", "Zero", ")", ";", "SDValue", "DIVREM", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "HalfVT", ",", "HalfVT", ")", ",", "LHS_Lo", ",", "RHS_Lo", ")", ";", "SDValue", "Res", "[", "<NUM_LIT>", "]", "=", "{", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DIVREM", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Res", ",", "DL", ")", ";", "}", "SDValue", "LHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "LHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "RHSign", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RHS", ",", "Zero", ",", "NegOne", ",", "Zero", ",", "<STR_LIT>", ")", ";", "SDValue", "DSign", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHSign", ",", "RHSign", ")", ";", "SDValue", "RSign", "=", "LHSign", ";", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "LHS", ",", "LHSign", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "RHS", ",", "RHSign", ")", ";", "SDValue", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "LHS", ",", "RHS", ")", ";", "SDValue", "Rem", "=", "Div", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";", "Rem", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Rem", ",", "RSign", ")", ";"], "ground_truth": ["Div", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Div", ",", "DSign", ")", ";"], "File": "AMDGPUISelLowering (2)1", "Func": "LowerSDIVREM", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21369, "Length": 333, "Cover_Rate": 0.6010830324909747, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Rt2", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "Qd", "=", "(", "(", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "unsigned", "index", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "ground_truth": ["if", "(", "!", "Check", "(", "S", ",", "DecodeMQPRRegisterClass", "(", "Inst", ",", "Qd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";"], "File": "ARMDisassembler39", "Func": "DecodeMVEVMOVDRegtoQ", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21370, "Length": 99, "Cover_Rate": 0.4057377049180328, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "hasBWI", "(", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "(", "Subtarget", ".", "useAVX512Regs", "(", ")", "||", "!", "VT", ".", "is512BitVector", "(", ")", ")", ")", "return", "true", ";", "bool", "LShift", "=", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is256BitVector", "(", ")", ";", "bool", "AShift", "=", "LShift", "&&", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ";"], "ground_truth": ["return", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "AShift", ":", "LShift", ";"], "File": "X86ISelLowering100", "Func": "supportedVectorVarShift", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21371, "Length": 85, "Cover_Rate": 0.551948051948052, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isThumb", "=", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumb", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "thumbeb", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "<ISA_LIT>SubArch_v7m", "||", "TT", ".", "getSubArch", "(", ")", "==", "Triple", "::", "<ISA_LIT>SubArch_v6m", ";", "if", "(", "!", "M", ".", "getModuleInlineAsm", "(", ")", ".", "empty", "(", ")", "&&", "isThumb", ")", "OutStreamer", ".", "EmitAssemblerFlag", "(", "MCAF_Code16", ")", ";"], "ground_truth": ["}"], "File": "ARMAsmPrinter61", "Func": "EmitStartOfAsmFile", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21372, "Length": 66, "Cover_Rate": 0.6285714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalForCartesianProduct", "(", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ",", "{", "p0", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "widenScalarToNextPow2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "getActionDefinitionsBuilder", "(", "G_INTTOPTR", ")", ".", "legalFor", "(", "{", "s32", ",", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_LSHR", ",", "G_ASHR", ",", "G_SDIV", "}", ")", ".", "legalFor", "(", "{", "s8", ",", "s16", ",", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s8", ",", "s32", ")", ";", "}", "setAction", "(", "{", "G_BRCOND", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "TargetOpcode", "::", "G_CONSTANT", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "{", "setAction", "(", "{", "G_ZEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_SEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ANYEXT", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "setAction", "(", "{", "G_ANYEXT", ",", "s128", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_ICMP", ",", "s1", "}", ",", "Legal", ")", ";", "for", "(", "auto", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", ",", "p0", "}", ")", "setAction", "(", "{", "G_ICMP", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "for", "(", "const", "auto", "&", "Ty", ":", "{", "s16", ",", "s32", ",", "s64", "}", ")", "{", "setAction", "(", "{", "G_MERGE_VALUES", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "}", "for", "(", "const", "auto", "&", "Ty", ":", "{", "s8", ",", "s16", ",", "s32", "}", ")", "{", "setAction", "(", "{", "G_MERGE_VALUES", ",", "<NUM_LIT>", ",", "Ty", "}", ",", "Legal", ")", ";", "setAction", "(", "{", "G_UNMERGE_VALUES", ",", "Ty", "}", ",", "Legal", ")", ";", "}"], "ground_truth": ["}"], "File": "X86LegalizerInfo11", "Func": "setLegalizerInfo32bit", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21373, "Length": 314, "Cover_Rate": 0.494488188976378, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "TSFlags", "&", "UsesMaskPolicyMask", ";"], "ground_truth": ["}"], "File": "RISCVBaseInfo17", "Func": "usesMaskPolicy", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21374, "Length": 6, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tryInlineAsm", "(", "N", ")", ")", "return", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "ReplaceNode", "(", "N", ",", "getGlobalBaseReg", "(", ")", ")", ";", "return", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "{", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "<STR_LIT>", ")", "break", ";", "SDValue", "DivLHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "DivRHS", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "TopPart", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "TopPart", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "DivLHS", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}", "else", "{"], "File": "SparcISelDAGToDAG12", "Func": "Select", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21375, "Length": 114, "Cover_Rate": 0.36421725239616615, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "~", "<ISA_LIT>InstrBits", "(", ")", "{"], "ground_truth": ["}"], "File": "TPCMCCodeEmitter", "Func": "~TPCInstrBits", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21376, "Length": 6, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "AuxiliaryData", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AMDGPUInstructionSelector25", "Func": "extractSWZ", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21377, "Length": 10, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "RTVEC_ELT", "(", "r", ",", "<NUM_LIT>", ")", "=", "GEN_INT", "(", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "cr_reg", "[", "<NUM_LIT>", "]", ")", ")", ";", "RTVEC_ELT", "(", "p", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "gen_rtx_UNSPEC", "(", "SImode", ",", "r", ",", "UNSPEC_MOVESI_FROM_CR", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "p", ")", ")", ";", "return", ";"], "ground_truth": ["}"], "File": "rs60004", "Func": "rs6000_emit_move_from_cr", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21378, "Length": 57, "Cover_Rate": 0.3392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_unpacklo_epi32", "(", "__mmask8", "__U", ",", "__m128i", "__A", ",", "__m128i", "__B", ")", "{", "return", "(", "__m128i", ")", "__builtin_ia32_punpckldq128_mask", "(", "(", "__v4si", ")", "__A", ",", "(", "__v4si", ")", "__B", ",", "(", "__v4si", ")", "_mm_setzero_si128", "(", ")", ",", "(", "__mmask8", ")", "__U", ")", ";"], "ground_truth": ["}"], "File": "avx512vlintrin", "Func": "_mm_maskz_unpacklo_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21379, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PassConfig", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "PassManagerBase", "&", "PM", ")", ":", "TargetPassConfig", "(", "TM", ",", "PM", ")", "{"], "ground_truth": ["}"], "File": "UPTTargetMachine", "Func": "UPTPassConfig", "Target": "UPT", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21380, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "int", "flags", "=", "aarch64_call_properties", "(", "d", ")", ";", "if", "(", "flags", "&", "FLAG_RAISE_FP_EXCEPTIONS", ")", "return", "true", ";", "if", "(", "flags", "&", "(", "FLAG_READ_MEMORY", "|", "FLAG_WRITE_MEMORY", ")", ")", "return", "true", ";"], "ground_truth": ["return", "false", ";"], "File": "aarch64-builtins1", "Func": "aarch64_could_trap_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21381, "Length": 34, "Cover_Rate": 0.7727272727272727, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "exp", ",", "<NUM_LIT>", ")", ";", "i", "++", ")", "s390_output_pool_entry", "(", "XVECEXP", "(", "exp", ",", "<NUM_LIT>", ",", "i", ")", ",", "inner_mode", ",", "i", "==", "<NUM_LIT>", "?", "align", ":", "GET_MODE_BITSIZE", "(", "inner_mode", ")", ")", ";", "}", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}"], "ground_truth": ["}"], "File": "s3905", "Func": "s390_output_pool_entry", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21382, "Length": 54, "Cover_Rate": 0.32926829268292684, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "<ISA_LIT>InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "<ISA_LIT>II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{"], "ground_truth": ["{", "MO_PAGE", ",", "<STR_LIT>", "}", ",", "{", "MO_PAGEOFF", ",", "<STR_LIT>", "}", ",", "{", "MO_G3", ",", "<STR_LIT>", "}", ",", "{", "MO_G2", ",", "<STR_LIT>", "}", ",", "{", "MO_G1", ",", "<STR_LIT>", "}", ",", "{", "MO_G0", ",", "<STR_LIT>", "}", ",", "{", "MO_HI12", ",", "<STR_LIT>", "}", "}", ";"], "File": "AArch64InstrInfo1", "Func": "getSerializableDirectMachineOperandTargetFlags", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21383, "Length": 83, "Cover_Rate": 0.9222222222222223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "isPairableLdStInst", "(", "FirstLdSt", ")", "||", "!", "isPairableLdStInst", "(", "SecondLdSt", ")", ")", "return", "false", ";", "unsigned", "FirstOpc", "=", "FirstLdSt", ".", "getOpcode", "(", ")", ";", "unsigned", "SecondOpc", "=", "SecondLdSt", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "canPairLdStOpc", "(", "FirstOpc", ",", "SecondOpc", ")", ")", "return", "false", ";", "if", "(", "!", "isCandidateToMergeOrPair", "(", "FirstLdSt", ")", "||", "!", "isCandidateToMergeOrPair", "(", "SecondLdSt", ")", ")", "return", "false", ";", "int64_t", "Offset1", "=", "FirstLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "FirstOpc", ")", "&&", "!", "scaleOffset", "(", "FirstOpc", ",", "Offset1", ")", ")", "return", "false", ";", "int64_t", "Offset2", "=", "SecondLdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "isUnscaledLdSt", "(", "SecondOpc", ")", "&&", "!", "scaleOffset", "(", "SecondOpc", ",", "Offset2", ")", ")", "return", "false", ";", "if", "(", "Offset1", ">", "<NUM_LIT>", "||", "Offset1", "<", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "BaseOp1", ".", "isFI", "(", ")", ")", "{"], "ground_truth": ["assert", "(", "(", "!", "BaseOp1", ".", "isIdenticalTo", "(", "BaseOp2", ")", "||", "Offset1", ">=", "Offset2", ")", "&&", "<STR_LIT>", ")", ";"], "File": "AArch64InstrInfo (2)1", "Func": "shouldClusterMemOps", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21384, "Length": 171, "Cover_Rate": 0.48579545454545453, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "getKindID", "(", ")", "{"], "ground_truth": ["if", "(", "KindID", "==", "<NUM_LIT>", ")", "KindID", "=", "llvm", "::", "getNextAvailablePluginDiagnosticKind", "(", ")", ";"], "File": "BPFISelLowering (2)", "Func": "getKindID", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21385, "Length": 20, "Cover_Rate": 0.8333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";"], "File": "Cpu0MCCodeEmitter2", "Func": "getJumpTargetOpValue", "Target": "Cpu0", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21386, "Length": 49, "Cover_Rate": 0.3769230769230769, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "R600InstrInfo (2)", "Func": "isBranch", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21387, "Length": 14, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "tmp", "==", "operands", "[", "<NUM_LIT>", "]", ")", "return", "true", ";", "operands", "[", "<NUM_LIT>", "]", "=", "tmp", ";", "return", "false", ";", "}", "}", "if", "(", "!", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "input_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "||", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_DOUBLE", "||", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "CONST_VECTOR", ")", "{", "if", "(", "alpha_split_const_mov", "(", "mode", ",", "operands", ")", ")", "return", "true", ";", "}"], "ground_truth": ["tmp", "=", "force_const_mem", "(", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "File": "alpha4", "Func": "alpha_expand_mov", "Target": "alpha", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21388, "Length": 104, "Cover_Rate": 0.41106719367588934, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "auto", "ContentsOr", "=", "getELFFile", "(", ")", ".", "getSectionContentsAsArray", "<", "uint8_t", ">", "(", "*", "*", "NotesOr", ")", ")", "return", "const_varsize_item_iterator", "<", "ELFNote", ">", "(", "*", "ContentsOr", ")", ";", "}", "return", "const_varsize_item_iterator", "<", "ELFNote", ">", "(", ")", ";"], "ground_truth": ["}"], "File": "CodeObject", "Func": "notes_begin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21389, "Length": 39, "Cover_Rate": 0.6610169491525424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "PoolAddr", ";", "PoolAddr", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getTargetConstantPool", "(", "GV", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "SDValue", "GlobalAddr", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "PoolAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "true", ",", "true", ",", "<NUM_LIT>", ")", ";", "if", "(", "GN", "->", "getOffset", "(", ")", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "GlobalAddr", ",", "DAG", ".", "getConstant", "(", "GN", "->", "getOffset", "(", ")", ",", "PtrVT", ")", ")", ";", "return", "GlobalAddr", ";", "}", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "{", "const", "PointerType", "*", "GVPtrTy", "=", "cast", "<", "PointerType", ">", "(", "GV", "->", "getType", "(", ")", ")", ";", "if", "(", "GVPtrTy", "->", "getElementType", "(", ")", "->", "isSized", "(", ")", ")", "{", "Alignment", "=", "getDataLayout", "(", ")", "->", "getABITypeAlignment", "(", "GVPtrTy", "->", "getElementType", "(", ")", ")", ";", "}", "else", "{", "Alignment", "=", "<NUM_LIT>", ";", "}", "}", "unsigned", "char", "HiFixup", ",", "LoFixup", ";", "bool", "UseGOT", "=", "getSubtarget", "(", ")", "->", "GVIsIndirectSymbol", "(", "GV", ",", "RelocM", ")", ";", "if", "(", "UseGOT", ")", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";", "Alignment", "=", "<NUM_LIT>", ";", "}", "else", "{", "HiFixup", "=", "<STR_LIT>", ";", "LoFixup", "=", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering109", "Func": "LowerGlobalAddressELFSmall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21390, "Length": 240, "Cover_Rate": 0.4838709677419355, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";"], "ground_truth": ["if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";"], "File": "PPCCodeEmitter11", "Func": "getLO16Encoding", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21391, "Length": 34, "Cover_Rate": 0.5074626865671642, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "SaveRA", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MaxCallFrameSize", "+", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "SetupFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MaxCallFrameSize", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "LII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addImm", "(", "MaxCallFrameSize", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "M88kFrameLowering", "Func": "emitPrologue", "Target": "M88k", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21392, "Length": 136, "Cover_Rate": 0.3028953229398664, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "matchHalf", "(", "SelfR", ",", "RC", ",", "<NUM_LIT>", ",", "H2", ")", "||", "!", "matchHalf", "(", "SelfR", ",", "RC", ",", "<NUM_LIT>", ",", "H1", ")", ")", "return", "false", ";"], "ground_truth": ["if", "(", "H1", ".", "Reg", "!=", "L1", ".", "Reg", "||", "H1", ".", "Sub", "!=", "L1", ".", "Sub", "||", "H1", ".", "Low", "||", "!", "L1", ".", "Low", ")", "return", "false", ";"], "File": "HexagonBitSimplify (2)", "Func": "matchPackhl", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21393, "Length": 59, "Cover_Rate": 0.3532934131736527, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "PM", ".", "addPass", "(", "<ISA_LIT>ReplaceLDSUseWithPointerPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>LowerModuleLDSPass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineParsingCallback", "(", "[", "this", "]", "(", "StringRef", "PassName", ",", "FunctionPassManager", "&", "PM", ",", "ArrayRef", "<", "PassBuilder", "::", "PipelineElement", ">", ")", "{", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>UseNativeCallsPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>PromoteAllocaPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>PromoteAllocaToVectorPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>LowerKernelAttributesPass", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "if", "(", "PassName", "==", "<STR_LIT>", ")", "{", "PM", ".", "addPass", "(", "<ISA_LIT>PromoteKernelArgumentsPass", "(", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerAnalysisRegistrationCallback", "(", "[", "]", "(", "FunctionAnalysisManager", "&", "FAM", ")", "{", "FAM", ".", "registerPass", "(", "[", "&", "]", "{", "return", "<ISA_LIT>AA", "(", ")", ";", "}", ")", ";", "}", ")", ";", "PB", ".", "registerParseAACallback", "(", "[", "]", "(", "StringRef", "AAName", ",", "AAManager", "&", "AAM", ")", "{", "if", "(", "AAName", "==", "<STR_LIT>", ")", "{", "AAM", ".", "registerFunctionAnalysis", "<", "<ISA_LIT>AA", ">", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ")", ";", "PB", ".", "registerPipelineStartEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "OptimizationLevel", "Level", ")", "{", "FunctionPassManager", "FPM", ";", "FPM", ".", "addPass", "(", "<ISA_LIT>PropagateAttributesEarlyPass", "(", "*", "this", ")", ")", ";", "FPM", ".", "addPass", "(", "<ISA_LIT>UseNativeCallsPass", "(", ")", ")", ";", "if", "(", "EnableLibCallSimplify", "&&", "Level", "!=", "OptimizationLevel", "::", "O0", ")", "FPM", ".", "addPass", "(", "<ISA_LIT>SimplifyLibCallsPass", "(", "*", "this", ")", ")", ";", "PM", ".", "addPass", "(", "createModuleToFunctionPassAdaptor", "(", "std", "::", "move", "(", "FPM", ")", ")", ")", ";", "}", ")", ";", "PB", ".", "registerPipelineEarlySimplificationEPCallback", "(", "[", "this", "]", "(", "ModulePassManager", "&", "PM", ",", "OptimizationLevel", "Level", ")", "{", "if", "(", "Level", "==", "OptimizationLevel", "::", "O0", ")", "return", ";", "PM", ".", "addPass", "(", "<ISA_LIT>UnifyMetadataPass", "(", ")", ")", ";", "PM", ".", "addPass", "(", "<ISA_LIT>PrintfRuntimeBindingPass", "(", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "InternalizePass", "(", "mustPreserveGV", ")", ")", ";", "}", "PM", ".", "addPass", "(", "<ISA_LIT>PropagateAttributesLatePass", "(", "*", "this", ")", ")", ";", "if", "(", "InternalizeSymbols", ")", "{", "PM", ".", "addPass", "(", "GlobalDCEPass", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUTargetMachine (2)1", "Func": "registerPassBuilderCallbacks", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21394, "Length": 452, "Cover_Rate": 0.6393210749646393, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "aarch64_sve_vector_inc_dec_immediate_p", "(", "x", ",", "NULL", ",", "NULL", ")", ";"], "ground_truth": ["}"], "File": "aarch64", "Func": "aarch64_sve_vector_inc_dec_immediate_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21395, "Length": 11, "Cover_Rate": 0.6111111111111112, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", "&&", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "QImode", ")", "{", "if", "(", "align", "<", "BITS_PER_WORD", ")", "align", "=", "BITS_PER_WORD", ";"], "ground_truth": ["}"], "File": "rs6000", "Func": "rs6000_data_alignment", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21396, "Length": 31, "Cover_Rate": 0.36904761904761907, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "<ISA_LIT>RegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "Register", "FPReg", "=", "getFPReg", "(", "STI", ")", ";", "Register", "SPReg", "=", "getSPReg", "(", "STI", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", "==", "CallingConv", "::", "GHC", ")", "return", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "end", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "std", "::", "prev", "(", "MBBI", ")", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "--", "MBBI", ";", "}", "const", "auto", "&", "CSI", "=", "getNonLibcallCSI", "(", "MF", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ")", ";", "auto", "LastFrameDestroy", "=", "MBBI", ";", "if", "(", "!", "CSI", ".", "empty", "(", ")", ")", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "CSI", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "getStackSizeWithRVVPadding", "(", "MF", ")", ";", "uint64_t", "RealStackSize", "=", "StackSize", "+", "RVFI", "->", "getLibCallStackSize", "(", ")", ";", "uint64_t", "FPOffset", "=", "RealStackSize", "-", "RVFI", "->", "getVarArgsSaveSize", "(", ")", ";", "uint64_t", "RVVStackSize", "=", "RVFI", "->", "getRVVStackSize", "(", ")", ";", "if", "(", "RI", "->", "hasStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "FPReg", ",", "-", "FPOffset", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "else", "{", "if", "(", "RVVStackSize", ")", "adjustStackForRVV", "(", "MF", ",", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "RVVStackSize", ",", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "uint64_t", "FirstSPAdjustAmount", "=", "getFirstSPAdjustAmount", "(", "MF", ")", ";", "if", "(", "FirstSPAdjustAmount", ")", "{", "uint64_t", "SecondSPAdjustAmount", "=", "getStackSizeWithRVVPadding", "(", "MF", ")", "-", "FirstSPAdjustAmount", ";", "assert", "(", "SecondSPAdjustAmount", ">", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "adjustReg", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "SPReg", ",", "SPReg", ",", "SecondSPAdjustAmount", ",", "MachineInstr", "::", "FrameDestroy", ")", ";"], "ground_truth": ["}"], "File": "RISCVFrameLowering (2)", "Func": "emitEpilogue", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21397, "Length": 376, "Cover_Rate": 0.9060240963855422, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "MachineOperand", "&", "Use", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "Use", ".", "isReg", "(", ")", "&&", "(", "(", "Use", ".", "readsReg", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "RegDefs", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", "||", "(", "Use", ".", "isDef", "(", ")", "&&", "Use", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", "&&", "PhysRegUses", ".", "count", "(", "Use", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "Insts", ".", "push_back", "(", "&", "MI", ")", ";", "addDefsUsesToList", "(", "MI", ",", "RegDefs", ",", "PhysRegUses", ")", ";", "return", "true", ";", "}", "}", "return", "false", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "addToListsIfDependent", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21398, "Length": 117, "Cover_Rate": 0.7905405405405406, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "TargetOpcode", "::", "COPY", ":", "if", "(", "isPredReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "{", "RegisterSubReg", "RD", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RD", ".", "R", ".", "isVirtual", "(", ")", ")", "PredGPRs", ".", "insert", "(", "RD", ")", ";"], "ground_truth": ["}"], "File": "HexagonGenPredicate3", "Func": "collectPredicateGPR", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21399, "Length": 53, "Cover_Rate": 0.5145631067961165, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "Latches", ";", "L", "->", "getLoopLatches", "(", "Latches", ")", ";", "std", "::", "vector", "<", "BasicBlock", "*", ">", "Preds", ";", "for", "(", "pred_iterator", "PI", "=", "pred_begin", "(", "BB", ")", ",", "PE", "=", "pred_end", "(", "BB", ")", ";", "PI", "!=", "PE", ";", "++", "PI", ")", "{", "if", "(", "std", "::", "find", "(", "Latches", ".", "begin", "(", ")", ",", "Latches", ".", "end", "(", ")", ",", "*", "PI", ")", "==", "Latches", ".", "end", "(", ")", ")", "Preds", ".", "push_back", "(", "*", "PI", ")", ";", "}", "BB", "=", "llvm", "::", "SplitBlockPredecessors", "(", "BB", ",", "Preds", ",", "<STR_LIT>", ",", "nullptr", ",", "DT", ",", "LI", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SIAnnotateControlFlow32", "Func": "closeControlFlow", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21400, "Length": 109, "Cover_Rate": 0.6606060606060606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>ArchEnum", "&", "get<ISA_LIT>ArchVersion", "(", ")", "const", "{", "return", "<ISA_LIT>ArchVersion", ";"], "ground_truth": ["}"], "File": "HexagonSubtarget", "Func": "getHexagonArchVersion", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21401, "Length": 12, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MCCodeEmitter", "(", "const", "MCInstrInfo", "&", "mcii", ",", "const", "MCRegisterInfo", "&", "mri", ",", "MCContext", "&", "ctx", ")", ":", "<ISA_LIT>MCCodeEmitter", "(", "mcii", ")", ",", "MRI", "(", "mri", ")", "{"], "ground_truth": ["}"], "File": "SIMCCodeEmitter (2)1", "Func": "SIMCCodeEmitter", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21402, "Length": 28, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "EmitThumbFunc", "(", "MCSymbol", "*", "Func", ")", "override", "{"], "ground_truth": ["getAssembler", "(", ")", ".", "setIsThumbFunc", "(", "Func", ")", ";"], "File": "ARMELFStreamer (2)", "Func": "EmitThumbFunc", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21403, "Length": 18, "Cover_Rate": 0.6923076923076923, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";"], "ground_truth": ["return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";"], "File": "ARMISelLowering107", "Func": "getVFPCmp", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21404, "Length": 30, "Cover_Rate": 0.32967032967032966, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIFixControlFlowLiveIntervals1", "Func": "getPassName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21405, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "<ISA_LIT>TargetLowering", "::", "LowerMemOpCallTo", "(", "SDValue", "Chain", ",", "SDValue", "StackPtr", ",", "SDValue", "Arg", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "const", "CCValAssign", "&", "VA", ",", "<STR_LIT>", "Flags", ")", "const", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "LocMemOffset", ")", ";", "PtrOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "return", "CreateCopyOfByValArgument", "(", "Arg", ",", "PtrOff", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "::", "getStack", "(", "LocMemOffset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)", "Func": "LowerMemOpCallTo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21406, "Length": 121, "Cover_Rate": 0.968, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "auto", "<ISA_LIT>", ":", "phiInfoElementGetSources", "(", "Info", ")", ")", "{", "assert", "(", "(", "<ISA_LIT>", ".", "second", "!=", "SourceMBB", "||", "SourceReg", "==", "<ISA_LIT>", ".", "first", ")", ")", ";", "}"], "ground_truth": ["phiInfoElementGetSources", "(", "Info", ")", ".", "insert", "(", "PHISourceT", "(", "SourceReg", ",", "SourceMBB", ")", ")", ";"], "File": "AMDGPUMachineCFGStructurizer", "Func": "phiInfoElementAddSource", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21407, "Length": 44, "Cover_Rate": 0.7096774193548387, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "CreateCopyOfByValArgument", "(", "SDValue", "Src", ",", "SDValue", "Dst", ",", "SDValue", "Chain", ",", "<STR_LIT>", "Flags", ",", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ")", "{", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Flags", ".", "getByValSize", "(", ")", ",", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false", ",", "false", ",", "MachinePointerInfo", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "ARMISelLowering131", "Func": "CreateCopyOfByValArgument", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21408, "Length": 77, "Cover_Rate": 0.9506172839506173, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m64", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_m_pminsw", "(", "__m64", "__A", ",", "__m64", "__B", ")", "{", "return", "_mm_min_pi16", "(", "__A", ",", "__B", ")", ";"], "ground_truth": ["}"], "File": "xmmintrin", "Func": "_m_pminsw", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21409, "Length": 31, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", ":", "if", "(", "isGlobalType", "(", "Target", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "isFunctionType", "(", "Target", ")", ")", "return", "<STR_LIT>", ";", "if", "(", "IsFunction", ")", "return", "<STR_LIT>", ";", "if", "(", "isEventType", "(", "Target", ")", ")", "return", "<STR_LIT>", ";", "return", "<STR_LIT>", ";", "case", "FK_Data_4", ":"], "ground_truth": ["if", "(", "IsFunction", ")", "return", "<STR_LIT>", ";"], "File": "WebAssemblyWasmObjectWriter27", "Func": "getRelocType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21410, "Length": 74, "Cover_Rate": 0.34579439252336447, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "SrcSelect", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "unsigned", "CT", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "Value", "*", "Offset", "[", "<NUM_LIT>", "]", "=", "{"], "ground_truth": ["ConstantInt", "::", "get", "(", "Int32Type", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "Int32Type", ",", "<NUM_LIT>", ")", "}", ";"], "File": "R600TextureIntrinsicsReplacer1", "Func": "ReplaceTexIntrinsic", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21411, "Length": 68, "Cover_Rate": 0.3617021276595745, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "false", ";", "}", "Type", "*", "aType", "=", "inst", "->", "getType", "(", ")", ";", "bool", "isVector", "=", "aType", "->", "isVectorTy", "(", ")", ";", "if", "(", "isVector", ")", "{", "return", "false", ";", "}", "int", "numEle", "=", "<NUM_LIT>", ";", "if", "(", "aType", "->", "getScalarType", "(", ")", "!=", "Type", "::", "getInt32Ty", "(", "inst", "->", "getContext", "(", ")", ")", ")", "{", "return", "false", ";", "}", "if", "(", "isVector", ")", "{", "const", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "aType", ")", ";", "numEle", "=", "VT", "->", "getNumElements", "(", ")", ";", "if", "(", "numEle", ">", "<NUM_LIT>", "||", "numEle", "==", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "}", "BinaryOperator", "*", "ShiftInst", "=", "dyn_cast", "<", "BinaryOperator", ">", "(", "inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "ShiftInst", "||", "!", "ShiftInst", "->", "isShift", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "ShiftInst", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Shl", ")", "{", "return", "false", ";", "}", "bool", "isSigned", "=", "ShiftInst", "->", "isArithmeticShift", "(", ")", ";", "Constant", "*", "AndMask", "=", "dyn_cast", "<", "Constant", ">", "(", "inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Constant", "*", "ShrVal", "=", "dyn_cast", "<", "Constant", ">", "(", "ShiftInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "AndMask", "||", "!", "ShrVal", ")", "{", "return", "false", ";", "}", "Constant", "*", "newMaskConst", ";", "Constant", "*", "shiftValConst", ";", "if", "(", "isVector", ")", "{", "std", "::", "vector", "<", "Constant", "*", ">", "maskVals", ";", "std", "::", "vector", "<", "Constant", "*", ">", "shiftVals", ";", "ConstantVector", "*", "AndMaskVec", "=", "dyn_cast", "<", "ConstantVector", ">", "(", "AndMask", ")", ";", "ConstantVector", "*", "ShrValVec", "=", "dyn_cast", "<", "ConstantVector", ">", "(", "ShrVal", ")", ";", "Type", "*", "scalarType", "=", "AndMaskVec", "->", "getType", "(", ")", "->", "getScalarType", "(", ")", ";", "assert", "(", "AndMaskVec", "->", "getNumOperands", "(", ")", "==", "ShrValVec", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ";", "for", "(", "size_t", "x", "=", "<NUM_LIT>", ",", "y", "=", "AndMaskVec", "->", "getNumOperands", "(", ")", ";", "x", "<", "y", ";", "++", "x", ")", "{", "ConstantInt", "*", "AndCI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "AndMaskVec", "->", "getOperand", "(", "x", ")", ")", ";", "ConstantInt", "*", "ShiftIC", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "ShrValVec", "->", "getOperand", "(", "x", ")", ")", ";", "if", "(", "!", "AndCI", "||", "!", "ShiftIC", ")", "{", "return", "false", ";", "}", "uint32_t", "maskVal", "=", "(", "uint32_t", ")", "AndCI", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isMask_32", "(", "maskVal", ")", ")", "{", "return", "false", ";", "}", "maskVal", "=", "(", "uint32_t", ")", "CountTrailingOnes_32", "(", "maskVal", ")", ";", "uint32_t", "shiftVal", "=", "(", "uint32_t", ")", "ShiftIC", "->", "getZExtValue", "(", ")", ";", "if", "(", "maskVal", ">=", "<NUM_LIT>", "||", "shiftVal", ">=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "if", "(", "maskVal", ">", "(", "<NUM_LIT>", "-", "shiftVal", ")", ")", "{"], "ground_truth": ["return", "false", ";"], "File": "AMDILPeepholeOptimizer1", "Func": "optimizeBitExtract", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21412, "Length": 444, "Cover_Rate": 0.5121107266435986, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElems", "/", "<NUM_LIT>", ";", "i", "!=", "e", ";", "++", "i", ")", "{"], "ground_truth": ["Mask", ".", "push_back", "(", "i", ")", ";"], "File": "X86ISelLowering77", "Func": "getUnpackl", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21413, "Length": 45, "Cover_Rate": 0.4639175257731959, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "gpr_size", "=", "(", "gpr_reg_num", "*", "reg_size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "}", "else", "if", "(", "fpr_size", ")", "offset", "=", "-", "(", "int", ")", "(", "next_cum", ".", "fregno", "-", "FP_ARG_MIN_REG", ")", "*", "UNITS_PER_FP_WORD", "-", "(", "int", ")", "(", "GP_ARG_NUM_REG", "*", "reg_size", ")", ";", "if", "(", "gpr_size", "+", "fpr_size", ")", "{", "rtx", "reg_save_area", "=", "assign_stack_local", "(", "BLKmode", ",", "gpr_size", "+", "fpr_size", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "MEM_P", "(", "reg_save_area", ")", ")", ";", "reg_save_area", "=", "XEXP", "(", "reg_save_area", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "reg_save_area", ")", "==", "PLUS", ")", "{", "gcc_assert", "(", "XEXP", "(", "reg_save_area", ",", "<NUM_LIT>", ")", "==", "virtual_stack_vars_rtx", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "XEXP", "(", "reg_save_area", ",", "<NUM_LIT>", ")", ")", ")", ";", "offset", "+=", "INTVAL", "(", "XEXP", "(", "reg_save_area", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "gcc_assert", "(", "reg_save_area", "==", "virtual_stack_vars_rtx", ")", ";", "}", "cfun", "->", "machine", "->", "varargs_save_offset", "=", "offset", ";", "save_area", "=", "plus_constant", "(", "Pmode", ",", "virtual_stack_vars_rtx", ",", "offset", ")", ";", "}", "}", "else", "{", "first_reg_offset", "=", "next_cum", ".", "words", ";", "save_area", "=", "crtl", "->", "args", ".", "internal_arg_pointer", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", "&&", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "arg", ")", ")", "first_reg_offset", "+=", "rs6000_arg_size", "(", "TYPE_MODE", "(", "arg", ".", "type", ")", ",", "arg", ".", "type", ")", ";", "}", "set", "=", "get_varargs_alias_set", "(", ")", ";", "if", "(", "!", "no_rtl", "&&", "first_reg_offset", "<", "GP_ARG_NUM_REG", "&&", "cfun", "->", "va_list_gpr_size", ")", "{", "int", "n_gpr", ",", "nregs", "=", "GP_ARG_NUM_REG", "-", "first_reg_offset", ";", "if", "(", "va_list_gpr_counter_field", ")", "n_gpr", "=", "cfun", "->", "va_list_gpr_size", ";", "else", "n_gpr", "=", "(", "cfun", "->", "va_list_gpr_size", "+", "reg_size", "-", "<NUM_LIT>", ")", "/", "reg_size", ";", "if", "(", "nregs", ">", "n_gpr", ")", "nregs", "=", "n_gpr", ";", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "plus_constant", "(", "Pmode", ",", "save_area", ",", "first_reg_offset", "*", "reg_size", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "set", ")", ";", "set_mem_align", "(", "mem", ",", "BITS_PER_WORD", ")", ";", "rs6000_move_block_from_reg", "(", "GP_ARG_MIN_REG", "+", "first_reg_offset", ",", "mem", ",", "nregs", ")", ";", "}", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_HARD_FLOAT", "&&", "!", "no_rtl", "&&", "next_cum", ".", "fregno", "<=", "FP_ARG_V4_MAX_REG", "&&", "cfun", "->", "va_list_fpr_size", ")", "{", "int", "fregno", "=", "next_cum", ".", "fregno", ",", "nregs", ";", "rtx", "cr1", "=", "gen_rtx_REG", "(", "CCmode", ",", "CR1_REGNO", ")", ";", "rtx", "lab", "=", "gen_label_rtx", "(", ")", ";", "int", "off", "=", "(", "GP_ARG_NUM_REG", "*", "reg_size", ")", "+", "(", "(", "fregno", "-", "FP_ARG_MIN_REG", ")", "*", "UNITS_PER_FP_WORD", ")", ";", "emit_jump_insn", "(", "gen_rtx_SET", "(", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_NE", "(", "VOIDmode", ",", "cr1", ",", "const0_rtx", ")", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "lab", ")", ",", "pc_rtx", ")", ")", ")", ";", "for", "(", "nregs", "=", "<NUM_LIT>", ";", "fregno", "<=", "FP_ARG_V4_MAX_REG", "&&", "nregs", "<", "cfun", "->", "va_list_fpr_size", ";", "fregno", "++", ",", "off", "+=", "UNITS_PER_FP_WORD", ",", "nregs", "++", ")", "{", "mem", "=", "gen_rtx_MEM", "(", "TARGET_HARD_FLOAT", "?", "DFmode", ":", "SFmode", ",", "plus_constant", "(", "Pmode", ",", "save_area", ",", "off", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";"], "ground_truth": ["set_mem_alias_set", "(", "mem", ",", "set", ")", ";"], "File": "rs6000-call1", "Func": "setup_incoming_varargs", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21414, "Length": 487, "Cover_Rate": 0.6195928753180662, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", "==", "<STR_LIT>", ")", "return", "Subtarget", "->", "hasDSP", "(", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "return", "TargetLowering", "::", "getRepRegClassFor", "(", "VT", ")", ";"], "ground_truth": ["}"], "File": "MipsSEISelLowering10", "Func": "getRepRegClassFor", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21415, "Length": 28, "Cover_Rate": 0.6086956521739131, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vget_high_f32", "(", "float32x4_t", "__a", ")", "{", "return", "(", "float32x2_t", ")", "__builtin_neon_vget_highv4sf", "(", "__a", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vget_high_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21416, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "fi", "<", "NumFIs", "&&", "<STR_LIT>", ")", ";", "return", "fi", "+", "OffsetFIs", ";"], "ground_truth": ["}"], "File": "PatmosSPReduce", "Func": "denormalizeFI", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21417, "Length": 15, "Cover_Rate": 0.6, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "MachinePointerInfo", "PtrInfo", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "PtrInfo", ",", "MachineMemOperand", "::", "MOStore", ",", "FrameInfo", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "FrameInfo", ".", "getObjectAlign", "(", "FrameIndex", ")", ")", ";", "unsigned", "SpillSize", "=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ";", "if", "(", "RI", ".", "isSGPRClass", "(", "RC", ")", ")", "{", "MFI", "->", "setHasSpilledSGPRs", "(", ")", ";", "assert", "(", "SrcReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "assert", "(", "SrcReg", "!=", "<STR_LIT>", "&&", "SrcReg", "!=", "<STR_LIT>", "&&", "SrcReg", "!=", "<STR_LIT>", "&&", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "OpDesc", "=", "get", "(", "getSGPRSpillSaveOpcode", "(", "SpillSize", ")", ")", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "SrcReg", ")", "&&", "SpillSize", "==", "<NUM_LIT>", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "OpDesc", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "addReg", "(", "MFI", "->", "getScratchRSrcReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ".", "addReg", "(", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ",", "RegState", "::", "Implicit", ")", ";", "if", "(", "RI", ".", "spillSGPRToVGPR", "(", ")", ")", "FrameInfo", ".", "setStackID", "(", "FrameIndex", ",", "TargetStackID", "::", "SGPRSpill", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "RI", ".", "hasAGPRs", "(", "RC", ")", "?", "getAGPRSpillSaveOpcode", "(", "SpillSize", ")", ":", "getVGPRSpillSaveOpcode", "(", "SpillSize", ")", ";", "MFI", "->", "setHasSpilledVGPRs", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "Opcode", ")", ")", ";", "if", "(", "RI", ".", "hasAGPRs", "(", "RC", ")", ")", "{"], "ground_truth": ["MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";"], "File": "SIInstrInfo118", "Func": "storeRegToStackSlot", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21418, "Length": 307, "Cover_Rate": 0.6883408071748879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["if", "(", "ExtraCode", "&&", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{"], "File": "XNCMAsmPrinter", "Func": "PrintAsmMemoryOperand", "Target": "XNCM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21419, "Length": 36, "Cover_Rate": 0.6792452830188679, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>COFFMachineModuleInfo", "::", "~", "<ISA_LIT>COFFMachineModuleInfo", "(", ")", "{"], "ground_truth": ["}"], "File": "X86COFFMachineModuleInfo", "Func": "~X86COFFMachineModuleInfo", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21420, "Length": 8, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "isImm", "(", ")", "&&", "isAcceptableSymbolRef", "(", "getImm", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "MMIXAsmParser", "Func": "isBranchImm16", "Target": "MMIX", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21421, "Length": 13, "Cover_Rate": 0.6842105263157895, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "cpu", "=", "<STR_LIT>", ";", "break", ";", "}", "}", "if", "(", "has_features", "==", "<NUM_LIT>", "&&", "startswith", "(", "buf", ",", "<STR_LIT>", ")", ")", "{", "const", "char", "*", "p", ";", "p", "=", "strchr", "(", "buf", ",", "':'", ")", ";", "if", "(", "p", "==", "NULL", ")", "continue", ";", "p", "++", ";", "while", "(", "*", "p", "!=", "<NUM_LIT>", ")", "{", "int", "i", ";", "while", "(", "ISSPACE", "(", "*", "p", ")", ")", "p", "++", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "!", "ISSPACE", "(", "p", "[", "i", "]", ")", "&&", "p", "[", "i", "]", "!=", "<NUM_LIT>", ";", "i", "++", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "startswith", "(", "p", ",", "<STR_LIT>", ")", ")", "has_dfp", "=", "<NUM_LIT>", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "startswith", "(", "p", ",", "<STR_LIT>", ")", ")", "has_te", "=", "<NUM_LIT>", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "startswith", "(", "p", ",", "<STR_LIT>", ")", ")", "has_vx", "=", "<NUM_LIT>", ";", "else", "if", "(", "i", "==", "<NUM_LIT>", "&&", "startswith", "(", "p", ",", "<STR_LIT>", ")", ")", "has_highgprs", "=", "<NUM_LIT>", ";", "p", "+=", "i", ";", "}", "has_features", "=", "<NUM_LIT>", ";", "}", "}"], "ground_truth": ["fclose", "(", "f", ")", ";"], "File": "driver-native", "Func": "s390_host_detect_local_cpu", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21422, "Length": 253, "Cover_Rate": 0.3635057471264368, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "prev", "&&", "GET_CODE", "(", "PATTERN", "(", "prev", ")", ")", "==", "SET", "&&", "MEM_P", "(", "SET_SRC", "(", "PATTERN", "(", "prev", ")", ")", ")", ")", "{", "HARD_REG_SET", "sets", ";", "CLEAR_HARD_REG_SET", "(", "sets", ")", ";", "note_stores", "(", "PATTERN", "(", "prev", ")", ",", "record_hard_reg_sets", ",", "&", "sets", ")", ";", "if", "(", "!", "hard_reg_set_intersect_p", "(", "delay_sets", ",", "uses", ")", "&&", "hard_reg_set_intersect_p", "(", "uses", ",", "sets", ")", ")", "{", "next_insn", "=", "mips_break_sequence", "(", "insn", ")", ";", "continue", ";", "}", "}", "if", "(", "mips_orphaned_high_part_p", "(", "&", "htab", ",", "SEQ_END", "(", "insn", ")", ")", ")", "{", "next_insn", "=", "mips_break_sequence", "(", "insn", ")", ";", "continue", ";", "}", "}", "FOR_EACH_SUBINSN", "(", "subinsn", ",", "insn", ")", "if", "(", "INSN_P", "(", "subinsn", ")", ")", "{", "if", "(", "mips_orphaned_high_part_p", "(", "&", "htab", ",", "subinsn", ")", ")", "{", "PATTERN", "(", "subinsn", ")", "=", "gen_nop", "(", ")", ";", "INSN_CODE", "(", "subinsn", ")", "=", "CODE_FOR_nop", ";", "}", "mips_avoid_hazard", "(", "last_insn", ",", "subinsn", ",", "&", "hilo_delay", ",", "&", "delayed_reg", ",", "lo_reg", ",", "&", "fs_delay", ")", ";", "}", "last_insn", "=", "insn", ";", "}", "else", "{", "if", "(", "mips_orphaned_high_part_p", "(", "&", "htab", ",", "insn", ")", ")", "delete_insn", "(", "insn", ")", ";", "else", "if", "(", "recog_memoized", "(", "insn", ")", "==", "CODE_FOR_r10k_cache_barrier", "&&", "last_insn", "&&", "JUMP_P", "(", "SEQ_BEGIN", "(", "last_insn", ")", ")", "&&", "INSN_ANNULLED_BRANCH_P", "(", "SEQ_BEGIN", "(", "last_insn", ")", ")", ")", "delete_insn", "(", "insn", ")", ";", "else", "{", "mips_avoid_hazard", "(", "last_insn", ",", "insn", ",", "&", "hilo_delay", ",", "&", "delayed_reg", ",", "lo_reg", ",", "&", "fs_delay", ")", ";", "if", "(", "fs_delay", ")", "{", "rtx_insn", "*", "next", "=", "next_active_insn", "(", "insn", ")", ";", "if", "(", "next", "&&", "USEFUL_INSN_P", "(", "next", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "next", ")", ")", "==", "SEQUENCE", "&&", "mips_breakable_sequence_p", "(", "next", ")", ")", "{", "last_insn", "=", "insn", ";", "next_insn", "=", "mips_break_sequence", "(", "next", ")", ";", "continue", ";", "}", "}", "last_insn", "=", "insn", ";", "}", "}", "}", "}"], "ground_truth": ["}"], "File": "mips5", "Func": "mips_reorg_process_insns", "Target": "mips", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21423, "Length": 300, "Cover_Rate": 0.3831417624521073, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "File": "SystemZInstrInfo25", "Func": "getCondFromBranchOpc", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21424, "Length": 54, "Cover_Rate": 0.3253012048192771, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "BaseReg", "=", "Base", ".", "getReg", "(", ")", ";", "unsigned", "IndexReg", "=", "Index", ".", "getReg", "(", ")", ";", "if", "(", "STI", ".", "hasFeature", "(", "<STR_LIT>", ")", "&&", "BaseReg", "==", "<NUM_LIT>", "&&", "IndexReg", "==", "<NUM_LIT>", "&&", "Disp", ".", "isImm", "(", ")", "&&", "Disp", ".", "getImm", "(", ")", "<", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "(", "BaseReg", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "BaseReg", ")", ")", "||", "(", "IndexReg", "!=", "<NUM_LIT>", "&&", "<ISA_LIT>MCRegisterClasses", "[", "<STR_LIT>", "]", ".", "contains", "(", "IndexReg", ")", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "X86MCCodeEmitter38", "Func": "is16BitMemOperand", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21425, "Length": 93, "Cover_Rate": 0.5636363636363636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "StringRef", "get_amd_kernel_code_t_FieldName", "(", "int", "index", ")", "{"], "ground_truth": ["return", "get_amd_kernel_code_t_FldNames", "(", ")", "[", "index", "+", "<NUM_LIT>", "]", ";"], "File": "AMDKernelCodeTUtils", "Func": "get_amd_kernel_code_t_FieldName", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21426, "Length": 18, "Cover_Rate": 0.9473684210526315, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "rtx", "c6x_function_value", "(", "const_tree", "type", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_BIG_ENDIAN", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_A4", "+", "<NUM_LIT>", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "SImode", ",", "REG_A4", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg1", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";"], "ground_truth": ["return", "gen_rtx_PARALLEL", "(", "TYPE_MODE", "(", "type", ")", ",", "vec", ")", ";"], "File": "c6x", "Func": "c6x_function_value", "Target": "c6x", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 21427, "Length": 105, "Cover_Rate": 0.8823529411764706, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ";", "emit_library_call", "(", "wrd_memset_libfunc", ",", "LCT_NORMAL", ",", "VOIDmode", ",", "<NUM_LIT>", ",", "dst_reg", ",", "Pmode", ",", "value_rtx", ",", "Pmode", ",", "convert_to_mode", "(", "TYPE_MODE", "(", "sizetype", ")", ",", "GEN_INT", "(", "bytes", ">>", "<NUM_LIT>", ")", ",", "TYPE_UNSIGNED", "(", "sizetype", ")", ")", ",", "TYPE_MODE", "(", "sizetype", ")", ")", ";", "if", "(", "rem", "==", "<NUM_LIT>", ")", "return", ";", "dst", "=", "replace_equiv_address_nv", "(", "dst", ",", "dst_reg", ")", ";", "bytes", "-=", "rem", ";"], "ground_truth": ["emit_move_insn", "(", "adjust_address_nv", "(", "dst", ",", "QImode", ",", "bytes", ")", ",", "convert_to_mode", "(", "QImode", ",", "value_rtx", ",", "<NUM_LIT>", ")", ")", ";"], "File": "visium3", "Func": "expand_block_set_2", "Target": "visium", "Target_Clf": "Virtual ISA", "Compiler_Type": "GCC", "Idx": 21428, "Length": 97, "Cover_Rate": 0.7348484848484849, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Base", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "Regs", "[", "Base", "]", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", ")", ")", ";"], "ground_truth": ["return", "MCDisassembler", "::", "Success", ";"], "File": "SystemZDisassembler (2)1", "Func": "decodeBDAddr12Operand", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21429, "Length": 47, "Cover_Rate": 0.5949367088607594, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BranchSize", "=", "BrOffset", ";", "MaxLogAlign", "=", "std", "::", "max", "(", "MaxLogAlign", ",", "Src", "->", "getLogAlignment", "(", ")", ")", ";", "int", "DestBlock", "=", "Dest", "->", "getNumber", "(", ")", ";", "BranchSize", "+=", "BlockSizes", "[", "DestBlock", "]", ".", "first", ";", "for", "(", "unsigned", "i", "=", "DestBlock", "+", "<NUM_LIT>", ",", "e", "=", "Src", "->", "getNumber", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ".", "first", ";", "MaxLogAlign", "=", "std", "::", "max", "(", "MaxLogAlign", ",", "Fn", ".", "getBlockNumbered", "(", "i", ")", "->", "getLogAlignment", "(", ")", ")", ";", "}", "NeedExtraAdjustment", "=", "(", "FirstImpreciseBlock", ">=", "<NUM_LIT>", ")", "&&", "(", "DestBlock", ">=", "FirstImpreciseBlock", ")", ";", "}", "else", "{", "unsigned", "StartBlock", "=", "Src", "->", "getNumber", "(", ")", ";", "BranchSize", "=", "BlockSizes", "[", "StartBlock", "]", ".", "first", "-", "BrOffset", ";", "MaxLogAlign", "=", "std", "::", "max", "(", "MaxLogAlign", ",", "Dest", "->", "getLogAlignment", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "StartBlock", "+", "<NUM_LIT>", ",", "e", "=", "Dest", "->", "getNumber", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "BranchSize", "+=", "BlockSizes", "[", "i", "]", ".", "first", ";", "MaxLogAlign", "=", "std", "::", "max", "(", "MaxLogAlign", ",", "Fn", ".", "getBlockNumbered", "(", "i", ")", "->", "getLogAlignment", "(", ")", ")", ";", "}", "NeedExtraAdjustment", "=", "(", "FirstImpreciseBlock", ">=", "<NUM_LIT>", ")", "&&", "(", "Src", "->", "getNumber", "(", ")", ">=", "FirstImpreciseBlock", ")", ";", "}"], "ground_truth": ["if", "(", "NeedExtraAdjustment", ")", "BranchSize", "+=", "(", "<NUM_LIT>", "<<", "MaxLogAlign", ")", "-", "<NUM_LIT>", ";"], "File": "PPCBranchSelector28", "Func": "computeBranchSize", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21430, "Length": 232, "Cover_Rate": 0.8083623693379791, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", ")", ";", "}", "else", "{", "Register", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "Tmp", ")", ".", "addUse", "(", "StoreVal", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ")", ".", "addUse", "(", "Tmp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "}"], "ground_truth": ["MI", ".", "eraseFromParent", "(", ")", ";"], "File": "MipsISelLowering107", "Func": "emitSTR_W", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21431, "Length": 165, "Cover_Rate": 0.41353383458646614, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "VarArgsFirstGPR", ";"], "ground_truth": ["}"], "File": "RISCVMachineFunctionInfo3", "Func": "getVarArgsFirstGPR", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21432, "Length": 4, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "i", "=", "<NUM_LIT>", ";", ";", "i", "++", ")", "{", "unsigned", "int", "test", "=", "EH_RETURN_DATA_REGNO", "(", "i", ")", ";", "if", "(", "test", "==", "INVALID_REGNUM", ")", "break", ";", "if", "(", "test", "==", "regno", ")", "return", "true", ";", "}", "}", "if", "(", "fixed_regs", "[", "regno", "]", ")", "return", "false", ";", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "&&", "frame_pointer_needed", ")", "return", "false", ";", "if", "(", "interrupt_handler", ")", "{"], "ground_truth": ["if", "(", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ";"], "File": "m68k4", "Func": "m68k_save_reg", "Target": "m68k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21433, "Length": 75, "Cover_Rate": 0.4411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "OutMO", "=", "GetSymbolRef", "(", "MO", ",", "GetSymbolFromOperand", "(", "MO", ",", "AP", ")", ",", "AP", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":", "OutMO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetJTISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "OutMO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ",", "AP", ")", ";", "return", "true", ";", "case", "MachineOperand", "::", "MO_BlockAddress", ":", "OutMO", "=", "GetSymbolRef", "(", "MO", ",", "AP", ".", "GetBlockAddressSymbol", "(", "MO", ".", "getBlockAddress", "(", ")", ")", ",", "AP", ")", ";", "return", "true", ";"], "ground_truth": ["case", "MachineOperand", "::", "MO_MCSymbol", ":"], "File": "PPCMCInstLower14", "Func": "LowerPPCMachineOperandToMCOperand", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21434, "Length": 118, "Cover_Rate": 0.38688524590163936, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "<ISA_LIT>TargetLowering", "::", "getScalingFactorCost", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "DL", ",", "AM", ",", "Ty", ",", "AS", ")", ")", "return", "AM", ".", "Scale", "!=", "<NUM_LIT>", "&&", "AM", ".", "Scale", "!=", "<NUM_LIT>", ";", "return", "-", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)", "Func": "getScalingFactorCost", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21435, "Length": 55, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAnnotateUniformValues16", "Func": "getAnalysisUsage", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21436, "Length": 16, "Cover_Rate": 0.6153846153846154, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "SrcReg", "==", "<STR_LIT>", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "DstReg", ",", "&", "<STR_LIT>", ")", ";", "return", "nullptr", ";", "}", "if", "(", "DstReg", "==", "<STR_LIT>", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SrcReg", ")", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "constrainRegClass", "(", "SrcReg", ",", "&", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "AArch64InstrInfo1", "Func": "foldMemoryOperandImpl", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21437, "Length": 91, "Cover_Rate": 0.6319444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "if", "(", "get<ISA_LIT>Subtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "addPass", "(", "&", "UnpackMachineBundlesID", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "create<ISA_LIT>OptimizeBarriersPass", "(", ")", ")", ";"], "ground_truth": ["addPass", "(", "create<ISA_LIT>ConstantIslandPass", "(", ")", ")", ";"], "File": "ARMTargetMachine72", "Func": "addPreEmitPass", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21438, "Length": 54, "Cover_Rate": 0.9818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DCI", ".", "isAfterLegalizeDAG", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "for", "(", "const", "SDNode", "*", "User", ":", "N", "->", "uses", "(", ")", ")", "{"], "ground_truth": ["if", "(", "isI32Insn", "(", "User", ",", "N", ")", ")", "continue", ";"], "File": "VEISelLowering18", "Func": "combineTRUNCATE", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21439, "Length": 119, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "cvtSDWA", "(", "Inst", ",", "Operands", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUAsmParser77", "Func": "cvtSdwaVOP2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21440, "Length": 10, "Cover_Rate": 0.4, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";"], "ground_truth": ["}"], "File": "VEMCCodeEmitter", "Func": "createVEMCCodeEmitter", "Target": "VE", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21441, "Length": 10, "Cover_Rate": 0.3225806451612903, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "stripThreadLocals", "(", "Module", "&", "M", ")", "{", "bool", "Stripped", "=", "false", ";", "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "isThreadLocal", "(", ")", ")", "{", "Stripped", "=", "true", ";", "GV", ".", "setThreadLocal", "(", "false", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyTargetMachine13", "Func": "stripThreadLocals", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21442, "Length": 47, "Cover_Rate": 0.9038461538461539, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>MachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "NumArgs", "=", "F", "->", "arg_size", "(", ")", ";", "bool", "isVoidFunc", "=", "(", "F", "->", "getReturnType", "(", ")", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", ";", "if", "(", "isVoidFunc", ")", "FuncInfo", "->", "setReservedFrameCount", "(", "NumArgs", ")", ";", "else", "FuncInfo", "->", "setReservedFrameCount", "(", "NumArgs", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "PIC16ISelLowering1", "Func": "InitReservedFrameCount", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21443, "Length": 63, "Cover_Rate": 0.7078651685393258, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "ConstantSDNode", "*", "C2Node", "=", "cast", "<", "ConstantSDNode", ">", "(", "ConstNode", ")", ";", "const", "int64_t", "C1", "=", "C1Node", "->", "getSExtValue", "(", ")", ";", "const", "APInt", "C1C2", "=", "C1Node", "->", "getAPIntValue", "(", ")", "*", "C2Node", "->", "getAPIntValue", "(", ")", ";"], "ground_truth": ["if", "(", "!", "isLegalAddImmediate", "(", "C1", ")", "||", "isLegalAddImmediate", "(", "C1C2", ".", "getSExtValue", "(", ")", ")", ")", "return", "true", ";"], "File": "AArch64ISelLowering69", "Func": "isMulAddWithConstProfitable", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21444, "Length": 59, "Cover_Rate": 0.3575757575757576, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "SubRegIdx", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "if", "(", "OrigRegSize", "<", "TargetRegSize", "&&", "OrigRegSize", "<", "<NUM_LIT>", ")", "{", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "SetPos", ",", "SetLoc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ")", ";", "if", "(", "&", "SetBRC", "==", "&", "<STR_LIT>", ")", "return", "NewReg", ";", "Reg", "=", "NewReg", ";", "OrigRegSize", "=", "<NUM_LIT>", ";", "}", "NewReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "SetBRC", ")", ";", "if", "(", "OrigRegSize", "<", "TargetRegSize", ")", "{", "BuildMI", "(", "MBB", ",", "SetPos", ",", "SetLoc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "SUBREG_TO_REG", ")", ",", "NewReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "SubRegIdx", "[", "OrigRegSize", "]", ")", ";", "}", "else", "if", "(", "OrigRegSize", ">", "TargetRegSize", ")", "{", "if", "(", "TargetRegSize", "==", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "<STR_LIT>", ")", ";", "}", "BuildMI", "(", "MBB", ",", "SetPos", ",", "SetLoc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ",", "<NUM_LIT>", ",", "SubRegIdx", "[", "TargetRegSize", "]", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "SetPos", ",", "SetLoc", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewReg", ")", ".", "addReg", "(", "Reg", ")", ";", "}", "return", "NewReg", ";", "}", ";", "unsigned", "&", "CondReg", "=", "CondRegs", "[", "<STR_LIT>", "]", ";", "if", "(", "!", "CondReg", ")", "CondReg", "=", "promoteCondToReg", "(", "TestMBB", ",", "TestPos", ",", "TestLoc", ",", "<STR_LIT>", ")", ";", "unsigned", "ExtCondReg", "=", "AdjustReg", "(", "CondReg", ")", ";", "Register", "ZeroReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "SetPos", ",", "SetLoc", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ZeroReg", ")", ";"], "ground_truth": ["ZeroReg", "=", "AdjustReg", "(", "ZeroReg", ")", ";"], "File": "X86FlagsCopyLowering15", "Func": "rewriteSetCarryExtended", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21445, "Length": 307, "Cover_Rate": 0.46304675716440424, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "factor", "==", "<NUM_LIT>", "||", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "*", "factor", "||", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", "*", "factor", ")", ")", "{", "index", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "*", "size", "=", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">=", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "}", "else", "{", "index", "=", "x", ";"], "ground_truth": ["*", "size", "=", "<NUM_LIT>", ";"], "File": "h83003", "Func": "h8300_get_index", "Target": "h8300", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21446, "Length": 98, "Cover_Rate": 0.35507246376811596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vsqadd_u16", "(", "uint16x4_t", "__a", ",", "int16x4_t", "__b", ")", "{"], "ground_truth": ["return", "__builtin_aarch64_usqaddv4hi_uus", "(", "__a", ",", "__b", ")", ";"], "File": "arm", "Func": "neon2_vsqadd_u16", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21447, "Length": 17, "Cover_Rate": 0.9444444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";", "if", "(", "BitWidth", "<=", "<NUM_LIT>", ")", "return", "&", "<STR_LIT>", ";"], "ground_truth": ["return", "nullptr", ";"], "File": "SIRegisterInfo (3)", "Func": "getAnyVectorSuperClassForBitWidth", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21448, "Length": 43, "Cover_Rate": 0.3524590163934426, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DIRECT_MOVE_64BIT", "&&", "!", "reload_completed", "&&", "(", "!", "SUBREG_P", "(", "dest", ")", "||", "!", "sf_subreg_operand", "(", "dest", ",", "mode", ")", ")", "&&", "SUBREG_P", "(", "source", ")", "&&", "sf_subreg_operand", "(", "source", ",", "mode", ")", ")", "{"], "ground_truth": ["rtx", "inner_source", "=", "SUBREG_REG", "(", "source", ")", ";"], "File": "rs6000", "Func": "rs6000_emit_move_si_sf_subreg", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21449, "Length": 44, "Cover_Rate": 0.36363636363636365, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", ")", "return", ";", "const", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "unsigned", "AlignmentHint", "=", "<NUM_LIT>", ";", "if", "(", "MMO", "->", "getAlign", "(", ")", ">=", "Align", "(", "<NUM_LIT>", ")", ")", "AlignmentHint", "=", "<NUM_LIT>", ";", "else", "if", "(", "MMO", "->", "getAlign", "(", ")", ">=", "Align", "(", "<NUM_LIT>", ")", ")", "AlignmentHint", "=", "<NUM_LIT>", ";", "if", "(", "AlignmentHint", "==", "<NUM_LIT>", ")", "return", ";", "LoweredMI", ".", "setOpcode", "(", "Opcode", ")", ";", "LoweredMI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "AlignmentHint", ")", ")", ";"], "ground_truth": ["}"], "File": "SystemZAsmPrinter19", "Func": "lowerAlignmentHint", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21450, "Length": 91, "Cover_Rate": 0.8425925925925926, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "hasExtXfvecquarter", "(", ")", "const", "{"], "ground_truth": ["return", "HasExtXfvecquarter", ";"], "File": "RISCVSubtarget", "Func": "hasExtXfvecquarter", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21451, "Length": 9, "Cover_Rate": 0.9, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "SDValue", "MAdd", "=", "matchPMADDWD", "(", "DAG", ",", "Op0", ",", "Op1", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Subtarget", ")", ")", "return", "MAdd", ";", "if", "(", "SDValue", "MAdd", "=", "matchPMADDWD_2", "(", "DAG", ",", "Op0", ",", "Op1", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "Subtarget", ")", ")", "return", "MAdd", ";", "if", "(", "(", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", "||", "VT", "==", "<STR_LIT>", ")", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "DAG", ",", "Subtarget", ",", "true", ")", ")", "{", "auto", "HADDBuilder", "=", "[", "]", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "Ops", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ",", "Ops", ")", ";", "}", ";", "return", "SplitOpsAndApply", "(", "DAG", ",", "Subtarget", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "{", "Op0", ",", "Op1", "}", ",", "HADDBuilder", ")", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "SExt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op1", ",", "SExt", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "<STR_LIT>", "&&", "TLI", ".", "isTypeLegal", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{"], "ground_truth": ["SDLoc", "DL", "(", "N", ")", ";"], "File": "X86ISelLowering (2)6", "Func": "combineAdd", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21452, "Length": 339, "Cover_Rate": 0.6766467065868264, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "InitList", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "InitList", "->", "getOperand", "(", "i", ")", "->", "stripPointerCasts", "(", ")", ")", ")", "Result", ".", "insert", "(", "F", "->", "getName", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "PatmosSPClone", "Func": "loadFromGlobalVariable", "Target": "Patmos", "Target_Clf": "VLIW", "Compiler_Type": "LLVM", "Idx": 21453, "Length": 58, "Cover_Rate": 0.48333333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "FeatureBitSet", ".", "any", "(", ")", "&&", "(", "FeatureBitSet", "&", "FeatureBits", ")", ".", "none", "(", ")", ")", "return", "false", ";", "return", "Value", "==", "Other", ";"], "ground_truth": ["}"], "File": "AArch64BaseInfo (2)", "Func": "isValueEqual", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21454, "Length": 27, "Cover_Rate": 0.675, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dremap", ".", "target", "=", "gen_reg_rtx", "(", "V4DImode", ")", ";", "dremap", ".", "op0", "=", "gen_lowpart", "(", "V4DImode", ",", "d", "->", "op0", ")", ";", "dremap", ".", "op1", "=", "dremap", ".", "op0", ";", "dremap", ".", "one_operand_p", "=", "true", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "unsigned", "int", "cnt", "=", "<NUM_LIT>", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "<NUM_LIT>", ";", "++", "j", ")", "if", "(", "(", "contents", "[", "i", "]", "&", "(", "<NUM_LIT>", "<<", "j", ")", ")", "!=", "<NUM_LIT>", ")", "dremap", ".", "perm", "[", "<NUM_LIT>", "*", "i", "+", "cnt", "++", "]", "=", "j", ";", "for", "(", ";", "cnt", "<", "<NUM_LIT>", ";", "++", "cnt", ")", "dremap", ".", "perm", "[", "<NUM_LIT>", "*", "i", "+", "cnt", "]", "=", "<NUM_LIT>", ";", "}", "dfinal", "=", "*", "d", ";", "dfinal", ".", "op0", "=", "gen_lowpart", "(", "dfinal", ".", "vmode", ",", "dremap", ".", "target", ")", ";", "dfinal", ".", "op1", "=", "dfinal", ".", "op0", ";", "dfinal", ".", "one_operand_p", "=", "true", ";"], "ground_truth": ["for", "(", "i", "=", "<NUM_LIT>", ",", "j", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i", ")", "{"], "File": "i386-expand", "Func": "expand_vec_perm_vpermq_perm_1", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21455, "Length": 176, "Cover_Rate": 0.3302063789868668, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vqrshlq_s8", "(", "int8x16_t", "__a", ",", "int8x16_t", "__b", ")", "{", "return", "(", "int8x16_t", ")", "__builtin_neon_vqrshlsv16qi", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vqrshlq_s8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21456, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "BaseName", "=", "<STR_LIT>", ";", "break", ";", "case", "RTLIB", "::", "MEMMOVE", ":", "BaseName", "=", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "std", "::", "string", "prefix", "=", "PAN", "::", "getTagName", "(", "PAN", "::", "PREFIX_SYMBOL", ")", ";"], "ground_truth": ["std", "::", "string", "LibCallName", "=", "prefix", "+", "BaseName", ";"], "File": "PIC16ISelLowering3", "Func": "getStdLibCallName", "Target": "PIC16", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21457, "Length": 55, "Cover_Rate": 0.48672566371681414, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__arm_vst1q_p_u32", "(", "uint32_t", "*", "__addr", ",", "uint32x4_t", "__value", ",", "mve_pred16_t", "__p", ")", "{"], "ground_truth": ["return", "__arm_vstrwq_p_u32", "(", "__addr", ",", "__value", ",", "__p", ")", ";"], "File": "arm", "Func": "mve3___arm_vst1q_p_u32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21458, "Length": 23, "Cover_Rate": 0.9583333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "dl", ",", "<STR_LIT>", ",", "FramePtr", ",", "-", "NumBytes", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "TII", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ")", ";", "}", "}", "else", "{", "if", "(", "is<ISA_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addImm", "(", "(", "unsigned", ")", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "FramePtr", ")", ")", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "is<ISA_LIT>", ",", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ",", "NumBytes", ")", ";", "if", "(", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", "{", "MBBI", "++", ";", "while", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "MBBI", "++", ";", "}", "if", "(", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", ")", "MBBI", "++", ";", "if", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", ")", "MBBI", "++", ";", "}", "if", "(", "RetOpcode", "==", "<STR_LIT>", "||", "RetOpcode", "==", "<STR_LIT>", ")", "{", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "unsigned", "TCOpcode", "=", "STI", ".", "isThumb", "(", ")", "?", "(", "STI", ".", "isTargetIOS", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ":", "<STR_LIT>", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "TCOpcode", ")", ")", ";", "if", "(", "JumpTarget", ".", "isGlobal", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "else", "{", "assert", "(", "JumpTarget", ".", "isSymbol", "(", ")", ")", ";", "MIB", ".", "addExternalSymbol", "(", "JumpTarget", ".", "getSymbolName", "(", ")", ",", "JumpTarget", ".", "getTargetFlags", "(", ")", ")", ";", "}", "if", "(", "STI", ".", "isThumb", "(", ")", ")", "MIB", ".", "addImm", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "STI", ".", "isThumb", "(", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "JumpTarget", ".", "getReg", "(", ")", ",", "RegState", "::", "Kill", ")", ";", "}", "MachineInstr", "*", "NewMI", "=", "prior", "(", "MBBI", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MBBI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "NewMI", "->", "addOperand", "(", "MBBI", "->", "getOperand", "(", "i", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "MBBI", "=", "NewMI", ";"], "ground_truth": ["}"], "File": "ARMFrameLowering28", "Func": "emitEpilogue", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21459, "Length": 472, "Cover_Rate": 0.5363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "Imm", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "if", "(", "Imm", "==", "<STR_LIT>", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "return", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "Imm", ";"], "File": "WebAssemblyInstPrinter1", "Func": "printWebAssemblyP2AlignOperand", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21460, "Length": 35, "Cover_Rate": 0.625, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken", "::", "Hash", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "}", "if", "(", "parseSymbolicImmVal", "(", "Expr", ")", ")", "return", "MatchOperand_ParseFail", ";", "<ISA_LIT>MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "classifySymbolRef", "(", "Expr", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{"], "ground_truth": ["if", "(", "DarwinRefKind", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "ELFRefKind", "==", "<ISA_LIT>MCExpr", "::", "VK_INVALID", ")", "{"], "File": "AArch64AsmParser", "Func": "tryParseAdrpLabel", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21461, "Length": 95, "Cover_Rate": 0.376984126984127, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";", "case", "CallingConv", "::", "<ISA_LIT>_INTR", ":"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", ")", ";"], "File": "MSP430ISelLowering43", "Func": "LowerCall", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21462, "Length": 62, "Cover_Rate": 0.4732824427480916, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addMemoryRegisterOffset16Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "{"], "ground_truth": ["addMemoryRegisterOffsetOperands", "(", "Inst", ",", "N", ",", "Mem", ".", "ShiftVal", "==", "<NUM_LIT>", ")", ";"], "File": "ARM64AsmParser", "Func": "addMemoryRegisterOffset16Operands", "Target": "ARM64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21463, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetPassConfig", "*", "<ISA_LIT>TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{"], "ground_truth": ["return", "new", "TargetPassConfig", "(", "*", "this", ",", "PM", ")", ";"], "File": "RISCVTargetMachine11", "Func": "createPassConfig", "Target": "RISCV", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21464, "Length": 21, "Cover_Rate": 0.9545454545454546, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "arm_block_move_unaligned_straight", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "interleave_factor", ")", ";", "}", "else", "{", "if", "(", "length", ">", "<NUM_LIT>", ")", "arm_block_move_unaligned_loop", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "arm_block_move_unaligned_straight", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "length", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "arm_cpymemqi_unaligned", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21465, "Length": 65, "Cover_Rate": 0.37790697674418605, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MCSection", "*", "<ISA_LIT>TargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "assert", "(", "false", "&&", "<STR_LIT>", "<STR_LIT>", ")", ";"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "XtensaTargetObjectFile", "Func": "getSectionForConstant", "Target": "Xtensa", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21466, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "switch", "(", "OldOpcode", ")", "{", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "LanaiSetflagAluCombiner", "Func": "flagSettingOpcodeVariant", "Target": "Lanai", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21467, "Length": 176, "Cover_Rate": 0.5176470588235295, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "uint8x8_t", ")", "__a", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vreinterpret_u8_p8", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21468, "Length": 7, "Cover_Rate": 0.5384615384615384, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__sel", "(", "uint8x4_t", "__a", ",", "uint8x4_t", "__b", ")", "{", "return", "__builtin_arm_sel", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___sel", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21469, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vmaxnm_f32", "(", "float32x2_t", "a", ",", "float32x2_t", "b", ")", "{", "return", "(", "float32x2_t", ")", "__builtin_neon_vmaxnmv2sf", "(", "a", ",", "b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "neon_vmaxnm_f32", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21470, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MF", ".", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", "->", "getStackSizeSVE", "(", ")", "||", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "hasStackRealignment", "(", "MF", ")", ")", "return", "getFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ")", ";", "FrameReg", "=", "<STR_LIT>", ";", "return", "getStackOffset", "(", "MF", ",", "MFI", ".", "getObjectOffset", "(", "FI", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64FrameLowering102", "Func": "getFrameIndexReferencePreferSP", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21471, "Length": 65, "Cover_Rate": 0.4452054794520548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Insts", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "JCE", ".", "emitWordBE", "(", "Insts", "[", "i", "]", ")", ";", "sys", "::", "Memory", "::", "InvalidateInstructionCache", "(", "Addr", ",", "<NUM_LIT>", "*", "Insts", ".", "size", "(", ")", ")", ";", "if", "(", "!", "sys", "::", "Memory", "::", "setRangeExecutable", "(", "Addr", ",", "<NUM_LIT>", "*", "Insts", ".", "size", "(", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "Addr", ";"], "ground_truth": ["}"], "File": "SparcJITInfo", "Func": "emitFunctionStub", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21472, "Length": 78, "Cover_Rate": 0.3046875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";"], "ground_truth": ["}"], "File": "ushmedia", "Func": "sh_media_MSUB_W", "Target": "sh", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21473, "Length": 24, "Cover_Rate": 0.5106382978723404, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>CodeEmitter", "(", "TargetMachine", "&", "tm", ",", "JITCodeEmitter", "&", "mce", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "JTI", "(", "nullptr", ")", ",", "II", "(", "(", "const", "<ISA_LIT>BaseInstrInfo", "*", ")", "tm", ".", "getInstrInfo", "(", ")", ")", ",", "TD", "(", "tm", ".", "getDataLayout", "(", ")", ")", ",", "TM", "(", "tm", ")", ",", "MCE", "(", "mce", ")", ",", "MCPEs", "(", "nullptr", ")", ",", "MJTEs", "(", "nullptr", ")", ",", "IsPIC", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ",", "IsThumb", "(", "false", ")", "{"], "ground_truth": ["}"], "File": "ARMCodeEmitter14", "Func": "ARMCodeEmitter", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21474, "Length": 83, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineFunction", "::", "iterator", "NextBB", ";", "MachineBasicBlock", "*", "EmptyMBBAtEnd", "=", "nullptr", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "BI", "=", "NextBB", ")", "{", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "bool", "HaveSkipBlock", "=", "false", ";", "if", "(", "!", "ExecBranchStack", ".", "empty", "(", ")", "&&", "ExecBranchStack", ".", "back", "(", ")", "==", "&", "MBB", ")", "{", "ExecBranchStack", ".", "pop_back", "(", ")", ";", "}", "if", "(", "HaveKill", "&&", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "HaveKill", "=", "false", ";", "}", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "ExecBranchStack", ".", "push_back", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "MadeChange", "|=", "skipMaskBranch", "(", "MI", ",", "MBB", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "if", "(", "HaveSkipBlock", ")", "{", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "break", ";", "case", "<STR_LIT>", ":", "MadeChange", "=", "true", ";", "kill", "(", "MI", ")", ";", "if", "(", "ExecBranchStack", ".", "empty", "(", ")", ")", "{", "if", "(", "skipIfDead", "(", "MI", ",", "*", "NextBB", ")", ")", "{", "HaveSkipBlock", "=", "true", ";", "NextBB", "=", "std", "::", "next", "(", "BI", ")", ";", "BE", "=", "MF", ".", "end", "(", ")", ";", "}", "}", "else", "{", "HaveKill", "=", "true", ";", "}", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["break", ";"], "File": "SIInsertSkips25", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21475, "Length": 303, "Cover_Rate": 0.608433734939759, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int64_t", "getSMRDEncodedOffset", "(", "const", "MCSubtargetInfo", "&", "ST", ",", "int64_t", "ByteOffset", ")", "{", "if", "(", "hasSMEMByteOffset", "(", "ST", ")", ")", "return", "ByteOffset", ";"], "ground_truth": ["return", "ByteOffset", ">>", "<NUM_LIT>", ";"], "File": "AMDGPUBaseInfo11", "Func": "getSMRDEncodedOffset", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21476, "Length": 27, "Cover_Rate": 0.9642857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<ISA_LIT>Lowering", "->", "SelectOptimalAddrMode", "(", "Parent", ",", "N", ",", "Disp", ",", "Base", ",", "*", "CurDAG", ",", "Align", "(", "<NUM_LIT>", ")", ")", "==", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "PPCISelDAGToDAG1", "Func": "SelectDQForm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21477, "Length": 25, "Cover_Rate": 0.5434782608695652, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "poly_int64", "first", "=", "addr", ".", "const_offset", ";", "poly_int64", "last", "=", "first", "+", "GET_MODE_SIZE", "(", "mode", ")", "-", "BYTES_PER_SVE_VECTOR", ";"], "ground_truth": ["return", "(", "offset_4bit_signed_scaled_p", "(", "SVE_BYTE_MODE", ",", "first", ")", "&&", "offset_4bit_signed_scaled_p", "(", "SVE_BYTE_MODE", ",", "last", ")", ")", ";"], "File": "aarch64", "Func": "aarch64_sve_struct_memory_operand_p", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21478, "Length": 36, "Cover_Rate": 0.3673469387755102, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__crc32d", "(", "uint32_t", "__a", ",", "uint64_t", "__b", ")", "{", "return", "__builtin_aarch64_crc32x", "(", "__a", ",", "__b", ")", ";"], "ground_truth": ["}"], "File": "arm", "Func": "acle___crc32d", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21479, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "IntrID", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntrID", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "SelectDS_GWS", "(", "N", ",", "IntrID", ")", ";", "return", ";", "default", ":", "break", ";", "}", "SelectCode", "(", "N", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUISelDAGToDAG106", "Func": "SelectINTRINSIC_VOID", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21480, "Length": 63, "Cover_Rate": 0.7411764705882353, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "long", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "{", "if", "(", "NumBytes", "<=", "<STR_LIT>", ")", "{"], "ground_truth": ["BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";"], "File": "AlphaFrameLowering", "Func": "emitEpilogue", "Target": "Alpha", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21481, "Length": 169, "Cover_Rate": 0.5029761904761905, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "DMaskIdx", "=", "<STR_LIT>", "(", "CI", ".", "I", "->", "getOpcode", "(", ")", ",", "<STR_LIT>", "::", "dmask", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ",", "DestReg", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "(", "*", "CI", ".", "I", ")", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "==", "DMaskIdx", ")", "MIB", ".", "addImm", "(", "MergedDMask", ")", ";", "else", "MIB", ".", "add", "(", "(", "*", "CI", ".", "I", ")", ".", "getOperand", "(", "I", ")", ")", ";", "}", "assert", "(", "CI", ".", "I", "->", "hasOneMemOperand", "(", ")", "&&", "CI", ".", "Paired", "->", "hasOneMemOperand", "(", ")", ")", ";", "const", "MachineMemOperand", "*", "MMOa", "=", "*", "CI", ".", "I", "->", "memoperands_begin", "(", ")", ";", "const", "MachineMemOperand", "*", "MMOb", "=", "*", "CI", ".", "Paired", "->", "memoperands_begin", "(", ")", ";"], "ground_truth": ["MachineInstr", "*", "New", "=", "MIB", ".", "addMemOperand", "(", "combineKnownAdjacentMMOs", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "MMOa", ",", "MMOb", ")", ")", ";"], "File": "SILoadStoreOptimizer33", "Func": "mergeImagePair", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21482, "Length": 172, "Cover_Rate": 0.38826185101580135, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "const", "<ISA_LIT>InstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{"], "ground_truth": ["for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{"], "File": "SIFixWWMLiveness7", "Func": "runOnMachineFunction", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21483, "Length": 61, "Cover_Rate": 0.5446428571428571, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>LegalizerInfo", "::", "legalizePreloadedArgIntrin", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "<STR_LIT>", "ArgType", ")", "const", "{", "B", ".", "setInstr", "(", "MI", ")", ";"], "ground_truth": ["const", "<ISA_LIT>MachineFunctionInfo", "*", "MFI", "=", "B", ".", "getMF", "(", ")", ".", "getInfo", "<", "<ISA_LIT>MachineFunctionInfo", ">", "(", ")", ";"], "File": "AMDGPULegalizerInfo12", "Func": "legalizePreloadedArgIntrin", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21484, "Length": 47, "Cover_Rate": 0.3643410852713178, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isMOVZ64Imm", "(", ")", "const", "{", "static", "<ISA_LIT>MCExpr", "::", "VariantKind", "PermittedModifiers", "[", "]", "=", "{", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_ABS_G3", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_SABS_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_DTPREL_G0", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_GOTTPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G2", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G1", ",", "<ISA_LIT>MCExpr", "::", "VK_AARCH64_TPREL_G0", ",", "}", ";", "unsigned", "NumModifiers", "=", "llvm", "::", "array_lengthof", "(", "PermittedModifiers", ")", ";"], "ground_truth": ["return", "isMoveWideImm", "(", "<NUM_LIT>", ",", "PermittedModifiers", ",", "NumModifiers", ")", ";"], "File": "AArch64AsmParser20", "Func": "isMOVZ64Imm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21485, "Length": 93, "Cover_Rate": 0.9893617021276596, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "void", "BuildSignatureCall", "(", "StringRef", "SymName", ",", "BasicBlock", "&", "BB", ",", "Function", "&", "F", ")", "{", "LLVMContext", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "IntegerType", "*", "I16", "=", "Type", "::", "getInt16Ty", "(", "Ctx", ")", ";", "FunctionType", "*", "FnType", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "Ctx", ")", ",", "{", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ",", "I16", "}", ",", "false", ")", ";"], "ground_truth": ["Constant", "*", "Fn", "=", "F", ".", "getParent", "(", ")", "->", "getOrInsertFunction", "(", "SymName", ",", "FnType", ")", ";"], "File": "AVRInstrumentFunctions", "Func": "BuildSignatureCall", "Target": "AVR", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21486, "Length": 83, "Cover_Rate": 0.5928571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "char", "*", "up0", "=", "up", ";", "for", "(", ";", "*", "lo", ";", "lo", "++", ",", "up", "++", ")", "*", "up", "=", "TOUPPER", "(", "*", "lo", ")", ";"], "ground_truth": ["*", "up", "=", "'\\0'", ";"], "File": "avr-c", "Func": "avr_toupper", "Target": "avr", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21487, "Length": 32, "Cover_Rate": 0.6274509803921569, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IStart", ")", "return", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "Entry", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "Entry", "->", "begin", "(", ")", ";", "for", "(", "const", "MCPhysReg", "*", "I", "=", "IStart", ";", "*", "I", ";", "++", "I", ")", "{", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "<STR_LIT>", ";"], "ground_truth": ["else", "if", "(", "<STR_LIT>", ".", "contains", "(", "*", "I", ")", ")", "RC", "=", "&", "<STR_LIT>", ";"], "File": "PPCISelLowering101", "Func": "insertCopiesSplitCSR", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21488, "Length": 98, "Cover_Rate": 0.31511254019292606, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "std", "::", "unique_ptr", "<", "<ISA_LIT>Operand", ">", "CreateShiftedImm", "(", "const", "MCExpr", "*", "Val", ",", "unsigned", "ShiftAmount", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "k_ShiftedImm", ",", "Ctx", ")", ";", "Op", "->", "ShiftedImm", ".", "Val", "=", "Val", ";", "Op", "->", "ShiftedImm", ".", "ShiftAmount", "=", "ShiftAmount", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";"], "ground_truth": ["return", "Op", ";"], "File": "AArch64AsmParser (2)1", "Func": "CreateShiftedImm", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21489, "Length": 72, "Cover_Rate": 0.9863013698630136, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MachineBasicBlock", "::", "iterator", "I", "=", "*", "MI", ";", "int64_t", "Amount", "=", "getWinAllocaAmount", "(", "MI", ",", "MRI", ")", ";", "if", "(", "Amount", "==", "<NUM_LIT>", ")", "{", "MI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "bool", "Is64Bit", "=", "STI", "->", "is64Bit", "(", ")", ";", "assert", "(", "SlotSize", "==", "<NUM_LIT>", "||", "SlotSize", "==", "<NUM_LIT>", ")", ";", "unsigned", "RegA", "=", "(", "SlotSize", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "switch", "(", "L", ")", "{", "case", "TouchAndSub", ":", "assert", "(", "Amount", ">=", "SlotSize", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "Amount", "-=", "SlotSize", ";", "if", "(", "!", "Amount", ")", "break", ";", "case", "Sub", ":", "assert", "(", "Amount", ">", "<NUM_LIT>", ")", ";", "if", "(", "Amount", "==", "SlotSize", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "<STR_LIT>", ":", "<STR_LIT>", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "getSubOpcode", "(", "Is64Bit", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "break", ";", "case", "Probe", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "RegA", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "STI", "->", "getFrameLowering", "(", ")", "->", "emitStackProbe", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "*", "MBB", ",", "MI", ",", "DL", ",", "false", ")", ";", "break", ";", "}", "unsigned", "AmountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "!", "MRI", "->", "use_empty", "(", "AmountReg", ")", ")", "break", ";"], "ground_truth": ["MachineInstr", "*", "AmountDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "AmountReg", ")", ";"], "File": "X86WinAllocaExpander1", "Func": "lower", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21490, "Length": 325, "Cover_Rate": 0.777511961722488, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "AU", ".", "addRequired", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";"], "ground_truth": ["AU", ".", "addRequired", "<", "ScalarEvolution", ">", "(", ")", ";"], "File": "PPCCTRLoops18", "Func": "getAnalysisUsage", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21491, "Length": 45, "Cover_Rate": 0.8035714285714286, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "else", "if", "(", "Reg", ".", "Group", "==", "RegAR", ")", "RegNo", "=", "<STR_LIT>", "[", "Reg", ".", "Num", "]", ";", "else", "if", "(", "Reg", ".", "Group", "==", "RegCR", ")", "RegNo", "=", "<STR_LIT>", "[", "Reg", ".", "Num", "]", ";", "StartLoc", "=", "Reg", ".", "StartLoc", ";", "EndLoc", "=", "Reg", ".", "EndLoc", ";"], "ground_truth": ["return", "false", ";"], "File": "SystemZAsmParser (2)1", "Func": "parseRegister", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21492, "Length": 51, "Cover_Rate": 0.3493150684931507, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::", "printMemBOption", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{"], "ground_truth": ["unsigned", "val", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", ";"], "File": "ARMInstPrinter1", "Func": "printMemBOption", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21493, "Length": 37, "Cover_Rate": 0.6379310344827587, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "(", "annot", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "if", "(", "const", "Argument", "*", "arg", "=", "dyn_cast", "<", "Argument", ">", "(", "&", "val", ")", ")", "{", "const", "Function", "*", "func", "=", "arg", "->", "getParent", "(", ")", ";", "std", "::", "vector", "<", "unsigned", ">", "annot", ";", "if", "(", "llvm", "::", "findAllNVVMAnnotation", "(", "func", ",", "llvm", "::", "PropertyAnnotationNames", "[", "llvm", "::", "PROPERTY_ISSAMPLER", "]", ",", "annot", ")", ")", "{", "if", "(", "std", "::", "find", "(", "annot", ".", "begin", "(", ")", ",", "annot", ".", "end", "(", ")", ",", "arg", "->", "getArgNo", "(", ")", ")", "!=", "annot", ".", "end", "(", ")", ")", "return", "true", ";"], "ground_truth": ["}"], "File": "NVPTXUtilities13", "Func": "isSampler", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21494, "Length": 108, "Cover_Rate": 0.6467065868263473, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "TargetLowering", "::", "AtomicExpansionKind", "<ISA_LIT>TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::", "CmpXChg", ";", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "AtomicExpansionKind", "::", "None", ";", "if", "(", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Nand", ")", "return", "AtomicExpansionKind", "::", "LLSC", ";"], "ground_truth": ["return", "(", "Subtarget", "->", "hasLSE", "(", ")", "&&", "Size", "<", "<NUM_LIT>", ")", "?", "AtomicExpansionKind", "::", "None", ":", "AtomicExpansionKind", "::", "LLSC", ";"], "File": "AArch64ISelLowering (2)3", "Func": "shouldExpandAtomicRMWInIR", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21495, "Length": 88, "Cover_Rate": 0.9887640449438202, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "!", "isResourceAvailable", "(", "SU", ")", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "Packet", ".", "clear", "(", ")", ";", "TotalPackets", "++", ";", "startNewCycle", "=", "true", ";", "}", "switch", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ResourcesModel", "->", "reserveResources", "(", "SU", "->", "getInstr", "(", ")", ")", ";", "break", ";", "case", "TargetOpcode", "::", "EXTRACT_SUBREG", ":", "case", "TargetOpcode", "::", "INSERT_SUBREG", ":", "case", "TargetOpcode", "::", "SUBREG_TO_REG", ":", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "PROLOG_LABEL", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "COPY", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "break", ";", "}", "Packet", ".", "push_back", "(", "SU", ")", ";"], "ground_truth": ["DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "TotalPackets", "<<", "<STR_LIT>", ")", ";"], "File": "HexagonMachineScheduler20", "Func": "reserveResources", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21496, "Length": 131, "Cover_Rate": 0.4712230215827338, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>OutgoingArgHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstrBuilder", "MIB", ",", "CCAssignFn", "*", "AssignFn", ",", "CCAssignFn", "*", "AssignFnVarArg", ",", "bool", "IsTailCall", "=", "false", ",", "int", "FPDiff", "=", "<NUM_LIT>", ")", ":", "<ISA_LIT>ValueHandler", "(", "false", ",", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ",", "MIB", "(", "MIB", ")", ",", "AssignFnVarArg", "(", "AssignFnVarArg", ")", ",", "FPDiff", "(", "FPDiff", ")", ",", "IsTailCall", "(", "IsTailCall", ")", "{"], "ground_truth": ["}"], "File": "AMDGPUCallLowering21", "Func": "AMDGPUOutgoingArgHandler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21497, "Length": 64, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "MI", ".", "setDesc", "(", "get", "(", "<STR_LIT>", ")", ")", ";", "}", "else", "{", "if", "(", "SpecialShift32", ")", "{", "uint64_t", "SH", "=", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "MB", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", ";", "uint64_t", "ME", "=", "RightShift", "?", "<NUM_LIT>", ":", "<NUM_LIT>", "-", "ShAmt", ";", "MI", ".", "getOperand", "(", "III", ".", "ConstantOpNo", ")", ".", "ChangeToImmediate", "(", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "MB", ")", ".", "addImm", "(", "ME", ")", ";", "}", "else", "{", "uint64_t", "SH", "=", "RightShift", "?", "<NUM_LIT>", "-", "ShAmt", ":", "ShAmt", ";", "uint64_t", "ME", "=", "RightShift", "?", "ShAmt", ":", "<NUM_LIT>", "-", "ShAmt", ";", "MI", ".", "getOperand", "(", "III", ".", "ConstantOpNo", ")", ".", "ChangeToImmediate", "(", "SH", ")", ";", "MachineInstrBuilder", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "ME", ")", ";", "}", "}", "}", "else", "MI", ".", "getOperand", "(", "ConstantOpNo", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "}", "else", "if", "(", "III", ".", "IsCommutative", ")", "{", "MI", ".", "getOperand", "(", "ConstantOpNo", ")", ".", "ChangeToImmediate", "(", "Imm", ")", ";", "swapMIOperands", "(", "MI", ",", "ConstantOpNo", ",", "III", ".", "ConstantOpNo", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "if", "(", "III", ".", "ConstantOpNo", "!=", "III", ".", "ImmOpNo", ")", "swapMIOperands", "(", "MI", ",", "III", ".", "ConstantOpNo", ",", "III", ".", "ImmOpNo", ")", ";", "if", "(", "!", "PostRA", "&&", "III", ".", "ZeroIsSpecialOrig", "!=", "III", ".", "ZeroIsSpecialNew", ")", "{", "if", "(", "!", "III", ".", "ZeroIsSpecialOrig", ")", "{", "unsigned", "RegToModify", "=", "MI", ".", "getOperand", "(", "III", ".", "ZeroIsSpecialNew", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "NewRC", "=", "MRI", ".", "getRegClass", "(", "RegToModify", ")", "->", "hasSuperClassEq", "(", "&", "<STR_LIT>", ")", "?", "&", "<STR_LIT>", ":", "&", "<STR_LIT>", ";", "MRI", ".", "setRegClass", "(", "RegToModify", ",", "NewRC", ")", ";", "}", "}"], "ground_truth": ["return", "true", ";"], "File": "PPCInstrInfo10", "Func": "transformToImmForm", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21498, "Length": 303, "Cover_Rate": 0.37875, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "MCInstrDesc", "&", "InstDesc", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "MCOperandInfo", "&", "OpInfo", "=", "InstDesc", ".", "OpInfo", "[", "OpNo", "]", ";", "assert", "(", "MO", ".", "isImm", "(", ")", "||", "MO", ".", "isTargetIndex", "(", ")", "||", "MO", ".", "isFI", "(", ")", "||", "MO", ".", "isGlobal", "(", ")", ")", ";"], "ground_truth": ["if", "(", "OpInfo", ".", "OperandType", "==", "MCOI", "::", "OPERAND_IMMEDIATE", ")", "return", "true", ";"], "File": "SIInstrInfo12", "Func": "isImmOperandLegal", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21499, "Length": 63, "Cover_Rate": 0.328125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>PALMetadata", "::", "getType", "(", ")", "const", "{"], "ground_truth": ["return", "BlobType", ";"], "File": "AMDGPUPALMetadata", "Func": "getType", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21500, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "getSuperRegDestIfDead", "(", "MI", ",", "NewDestReg", ")", ")", "return", "nullptr", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "return", "nullptr", ";"], "ground_truth": ["MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "New32BitOpcode", ")", ",", "NewDestReg", ")", ";"], "File": "X86FixupBWInsts", "Func": "tryReplaceExtend", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21501, "Length": 76, "Cover_Rate": 0.34080717488789236, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "insn_info", "*", "insn2", "=", "extract_single_source", "(", "set2", ")", ";", "if", "(", "!", "insn1", "||", "!", "insn2", ")", "return", "false", ";"], "ground_truth": ["return", "source_equal_p", "(", "insn1", ",", "insn2", ")", ";"], "File": "riscv-vsetvl", "Func": "single_source_equal_p", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21502, "Length": 28, "Cover_Rate": 0.42424242424242425, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "GV", ".", "hasInitializer", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "isa", "<", "UndefValue", ">", "(", "GV", ".", "getInitializer", "(", ")", ")", ")", "{", "continue", ";", "}", "if", "(", "GV", ".", "isConstant", "(", ")", ")", "{", "continue", ";", "}", "if", "(", "!", "shouldLowerLDSToStruct", "(", "UsedList", ",", "GV", ",", "F", ")", ")", "{", "continue", ";", "}", "LocalVars", ".", "push_back", "(", "&", "GV", ")", ";", "}"], "ground_truth": ["return", "LocalVars", ";"], "File": "AMDGPULDSUtils3", "Func": "findVariablesToLower", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21503, "Length": 72, "Cover_Rate": 0.496551724137931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "BROpcode", "=", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "BROpcode", "=", "<STR_LIT>", ";", "break", ";", "}", "CC", "=", "(", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "BB", ";", "++", "It", ";", "MachineBasicBlock", "*", "thisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "sinkMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", ".", "get", "(", "BROpcode", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "CC", ")", ";", "F", "->", "insert", "(", "It", ",", "copy0MBB", ")", ";", "F", "->", "insert", "(", "It", ",", "sinkMBB", ")", ";", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "BB", "->", "succ_begin", "(", ")", ",", "E", "=", "BB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "EM", "->", "insert", "(", "std", "::", "make_pair", "(", "*", "I", ",", "sinkMBB", ")", ")", ";", "sinkMBB", "->", "addSuccessor", "(", "*", "I", ")", ";"], "ground_truth": ["}"], "File": "SparcISelLowering13", "Func": "EmitInstrWithCustomInserter", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21504, "Length": 198, "Cover_Rate": 0.47596153846153844, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m512", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm512_fnmadd_round_ps", "(", "__m512", "__A", ",", "__m512", "__B", ",", "__m512", "__C", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m512", ")", "__builtin_ia32_vfnmaddps512_mask", "(", "(", "__v16sf", ")", "__A", ",", "(", "__v16sf", ")", "__B", ",", "(", "__v16sf", ")", "__C", ",", "(", "__mmask16", ")", "-", "<NUM_LIT>", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm512_fnmadd_round_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21505, "Length": 59, "Cover_Rate": 0.9833333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "RHS", ")", "return", "true", ";", "uint32_t", "RHSC", "=", "(", "int", ")", "RHS", "->", "getZExtValue", "(", ")", ";", "if", "(", "RHSC", ">", "<NUM_LIT>", "||", "RHSC", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", "return", "true", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{"], "ground_truth": ["int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";"], "File": "ARMISelDAGToDAG (2)", "Func": "SelectT2AddrModeExclusive", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21506, "Length": 70, "Cover_Rate": 0.3825136612021858, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "arc_set_default_type_attributes", "(", "tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "arc4", "Func": "arc_set_default_type_attributes", "Target": "arc", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21507, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Filler", "(", "TargetMachine", "&", "tm", ")", ":", "MachineFunctionPass", "(", "ID", ")", ",", "TM", "(", "tm", ")", "{"], "ground_truth": ["}"], "File": "DelaySlotFiller (2)", "Func": "Filler", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21508, "Length": 18, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "Queue", "(", "<NUM_LIT>", ",", "Chain", ".", "getNode", "(", ")", ")", ";", "SmallSet", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "while", "(", "!", "Queue", ".", "empty", "(", ")", ")", "{", "SDNode", "*", "ChainNext", "=", "Queue", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "Visited", ".", "insert", "(", "ChainNext", ")", ")", "continue", ";", "if", "(", "MemSDNode", "*", "ChainLD", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "ChainNext", ")", ")", "{", "if", "(", "isConsecutiveLS", "(", "ChainLD", ",", "LD", ",", "VT", ".", "getStoreSize", "(", ")", ",", "<NUM_LIT>", ",", "DAG", ")", ")", "return", "true", ";", "if", "(", "!", "Visited", ".", "count", "(", "ChainLD", "->", "getChain", "(", ")", ".", "getNode", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "ChainLD", "->", "getChain", "(", ")", ".", "getNode", "(", ")", ")", ";", "}", "else", "if", "(", "ChainNext", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "for", "(", "const", "SDUse", "&", "O", ":", "ChainNext", "->", "ops", "(", ")", ")", "if", "(", "!", "Visited", ".", "count", "(", "O", ".", "getNode", "(", ")", ")", ")", "Queue", ".", "push_back", "(", "O", ".", "getNode", "(", ")", ")", ";", "}", "else", "LoadRoots", ".", "insert", "(", "ChainNext", ")", ";", "}"], "ground_truth": ["Visited", ".", "clear", "(", ")", ";"], "File": "PPCISelLowering148", "Func": "findConsecutiveLoad", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21509, "Length": 196, "Cover_Rate": 0.43555555555555553, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "ConstOp1", ")", "return", ";", "uint64_t", "CmpVal", "=", "ConstOp1", "->", "getZExtValue", "(", ")", ";", "Comparison", "NewC", "(", "C", ")", ";", "uint64_t", "MaskVal", ";", "ConstantSDNode", "*", "Mask", "=", "<NUM_LIT>", ";", "if", "(", "C", ".", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "NewC", ".", "Op0", "=", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "NewC", ".", "Op1", "=", "C", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Mask", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewC", ".", "Op1", ")", ";", "if", "(", "!", "Mask", ")", "return", ";", "MaskVal", "=", "Mask", "->", "getZExtValue", "(", ")", ";", "}", "else", "{", "if", "(", "NewC", ".", "Op0", ".", "getValueType", "(", ")", "!=", "<STR_LIT>", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", "||", "NewC", ".", "ICmpType", "==", "<STR_LIT>", ")", "return", ";", "if", "(", "NewC", ".", "CCMask", "==", "<STR_LIT>", "||", "NewC", ".", "CCMask", "==", "<STR_LIT>", ")", "{", "if", "(", "CmpVal", "==", "uint64_t", "(", "-", "<NUM_LIT>", ")", ")", "return", ";", "CmpVal", "+=", "<NUM_LIT>", ";", "NewC", ".", "CCMask", "^=", "<STR_LIT>", ";", "}", "MaskVal", "=", "-", "(", "CmpVal", "&", "-", "CmpVal", ")", ";", "NewC", ".", "ICmpType", "=", "<STR_LIT>", ";", "}", "unsigned", "BitSize", "=", "NewC", ".", "Op0", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NewCCMask", ",", "ShiftVal", ";", "if", "(", "NewC", ".", "ICmpType", "!=", "<STR_LIT>", "&&", "NewC", ".", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSimpleShift", "(", "NewC", ".", "Op0", ",", "ShiftVal", ")", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "NewC", ".", "CCMask", ",", "MaskVal", ">>", "ShiftVal", ",", "CmpVal", ">>", "ShiftVal", ",", "<STR_LIT>", ")", ")", ")", "{", "NewC", ".", "Op0", "=", "NewC", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskVal", ">>=", "ShiftVal", ";", "}", "else", "if", "(", "NewC", ".", "ICmpType", "!=", "<STR_LIT>", "&&", "NewC", ".", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isSimpleShift", "(", "NewC", ".", "Op0", ",", "ShiftVal", ")", "&&", "(", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "NewC", ".", "CCMask", ",", "MaskVal", "<<", "ShiftVal", ",", "CmpVal", "<<", "ShiftVal", ",", "<STR_LIT>", ")", ")", ")", "{", "NewC", ".", "Op0", "=", "NewC", ".", "Op0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskVal", "<<=", "ShiftVal", ";", "}", "else", "{", "NewCCMask", "=", "getTestUnderMaskCond", "(", "BitSize", ",", "NewC", ".", "CCMask", ",", "MaskVal", ",", "CmpVal", ",", "NewC", ".", "ICmpType", ")", ";", "if", "(", "!", "NewCCMask", ")", "return", ";", "}"], "ground_truth": ["C", ".", "Opcode", "=", "<STR_LIT>", ";"], "File": "SystemZISelLowering36", "Func": "adjustForTestUnderMask", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21510, "Length": 381, "Cover_Rate": 0.7529644268774703, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "New", ")", "{", "MII", "->", "eraseFromParent", "(", ")", ";", "MII", "=", "New", "->", "getIterator", "(", ")", ";", "Modified", "=", "true", ";", "}", "++", "MII", ";", "}"], "ground_truth": ["}"], "File": "GBZ80PostRA", "Func": "expandPostRAPseudos", "Target": "GBZ80", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21511, "Length": 29, "Cover_Rate": 0.3372093023255814, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "LLT", "NarrowTy", "=", "MRI", ".", "getType", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "assert", "(", "NarrowTy", ".", "isVector", "(", ")", "&&", "<STR_LIT>", ")", ";", "if", "(", "SrcTy", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "MachineIRBuilder", "MIB", "(", "I", ")", ";", "const", "RegisterBank", "&", "DstRB", "=", "*", "RBI", ".", "getRegBank", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ",", "TRI", ")", ";", "for", "(", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "OpIdx", "<", "NumElts", ";", "++", "OpIdx", ")", "{", "unsigned", "Dst", "=", "I", ".", "getOperand", "(", "OpIdx", ")", ".", "getReg", "(", ")", ";", "MachineInstr", "*", "Extract", "=", "emitExtractVectorElt", "(", "Dst", ",", "DstRB", ",", "NarrowTy", ",", "SrcReg", ",", "OpIdx", ",", "MIB", ")", ";", "if", "(", "!", "Extract", ")", "return", "false", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64InstructionSelector55", "Func": "selectSplitVectorUnmerge", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21512, "Length": 165, "Cover_Rate": 0.8048780487804879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isa", "<", "MemIntrinsicSDNode", ">", "(", "Root", ")", ")", "return", "cast", "<", "MemIntrinsicSDNode", ">", "(", "Root", ")", "->", "getMemoryVT", "(", ")", ";", "const", "unsigned", "Opcode", "=", "Root", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "cast", "<", "VTSDNode", ">", "(", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getVT", "(", ")", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelDAGToDAG21", "Func": "getMemVTFromNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21513, "Length": 71, "Cover_Rate": 0.3446601941747573, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "int", "rs6000_darwin64_struct_check_p", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{"], "ground_truth": ["return", "rs6000_darwin64_abi", "&&", "(", "(", "mode", "==", "BLKmode", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", ">", "<NUM_LIT>", ")", "||", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", "==", "<NUM_LIT>", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";"], "File": "rs60004", "Func": "rs6000_darwin64_struct_check_p", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21514, "Length": 58, "Cover_Rate": 0.9830508474576272, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "frame_size", ")", "{", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "STACK_POINTER_OFFSET", ")", ")", ")", ";", "}", "return", ";", "}", "if", "(", "morestack_ref", "==", "NULL_RTX", ")", "{", "morestack_ref", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "morestack_ref", ")", "|=", "(", "SYMBOL_FLAG_LOCAL", "|", "SYMBOL_FLAG_FUNCTION", ")", ";", "}", "if", "(", "CONST_OK_FOR_K", "(", "frame_size", ")", "||", "CONST_OK_FOR_Op", "(", "frame_size", ")", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_REG", "(", "Pmode", ",", "TP_REGNUM", ")", ")", ";", "guard", "=", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r1", ",", "psso", ")", ")", ";", "if", "(", "frame_size", ">", "SPLIT_STACK_AVAILABLE", ")", "{", "emit_move_insn", "(", "r1", ",", "guard", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_adddi3", "(", "r1", ",", "r1", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";"], "ground_truth": ["else", "emit_insn", "(", "gen_addsi3", "(", "r1", ",", "r1", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";"], "File": "s3907", "Func": "s390_expand_split_stack_prologue", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21515, "Length": 156, "Cover_Rate": 0.312625250501002, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "printCPSOptionOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNum", ")", "{"], "ground_truth": ["}"], "File": "ARMInstPrinter44", "Func": "printCPSOptionOperand", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21516, "Length": 13, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__v4sf", "__a", ",", "__b", ",", "__c", ";", "static", "const", "__vector", "unsigned", "int", "__mask", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "__a", "=", "vec_splat", "(", "__A", ",", "<NUM_LIT>", ")", ";"], "ground_truth": ["__b", "=", "vec_splat", "(", "__B", ",", "<NUM_LIT>", ")", ";"], "File": "xmmintrin2", "Func": "_mm_max_ss", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21517, "Length": 42, "Cover_Rate": 0.47191011235955055, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>ELFObjectWriter", "::", "<ISA_LIT>ELFObjectWriter", "(", "bool", "_is64Bit", ",", "uint8_t", "OSABI", ")", ":", "MCELFObjectTargetWriter", "(", "_is64Bit", ",", "OSABI", ",", "ELF", "::", "EM_MIPS", ",", "false", ")", "{"], "ground_truth": ["}"], "File": "MipsELFObjectWriter19", "Func": "MipsELFObjectWriter", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21518, "Length": 25, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "IsRAAndRetAddrIsTaken", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "bool", "IsLOHI", "=", "(", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", "||", "Reg", "==", "<STR_LIT>", ")", ";", "const", "Function", "&", "Func", "=", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ";", "if", "(", "IsLOHI", "&&", "Func", ".", "hasFnAttribute", "(", "<STR_LIT>", ")", ")", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Op", "=", "<NUM_LIT>", ";", "if", "(", "!", "STI", ".", "getABI", "(", ")", ".", "ArePtrs64bit", "(", ")", ")", "{", "Op", "=", "(", "Reg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "}", "else", "{", "Op", "=", "(", "Reg", "==", "<STR_LIT>", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "Reg", "=", "<STR_LIT>", ";", "}", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "Op", ")", ",", "<STR_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "bool", "IsKill", "=", "!", "IsRAAndRetAddrIsTaken", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";"], "ground_truth": ["TII", ".", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "IsKill", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";"], "File": "MipsSEFrameLowering64", "Func": "spillCalleeSavedRegisters", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21519, "Length": 191, "Cover_Rate": 0.6025236593059937, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "for", "(", "int", "i", "=", "array_lengthof", "(", "ArgRegs", ")", "-", "<NUM_LIT>", ";", "i", ">=", "(", "int", ")", "FirstVAReg", ";", "--", "i", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "offset", ",", "true", ")", ";", "if", "(", "i", "==", "(", "int", ")", "FirstVAReg", ")", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "}", "offset", "-=", "StackSlotSize", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "<STR_LIT>", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "FIN", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "MemOps", ".", "push_back", "(", "Store", ")", ";", "}", "if", "(", "!", "MemOps", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "&", "MemOps", "[", "<NUM_LIT>", "]", ",", "MemOps", ".", "size", "(", ")", ")", ";", "}", "else", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "LRSaveSize", "+", "CCInfo", ".", "getNextStackOffset", "(", ")", ",", "true", ")", ")", ";", "}", "}"], "ground_truth": ["return", "Chain", ";"], "File": "XCoreISelLowering50", "Func": "LowerCCCArguments", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21520, "Length": 212, "Cover_Rate": 0.3037249283667622, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", "usePackedStack", "(", "MF", ")", ")", "getOrCreateFramePointerSaveIndex", "(", "MF", ")", ";", "uint64_t", "StackSize", "=", "(", "MFFrame", ".", "estimateStackSize", "(", "MF", ")", "+", "<STR_LIT>", ")", ";", "int64_t", "MaxArgOffset", "=", "<NUM_LIT>", ";", "for", "(", "int", "I", "=", "MFFrame", ".", "getObjectIndexBegin", "(", ")", ";", "I", "!=", "<NUM_LIT>", ";", "++", "I", ")", "if", "(", "MFFrame", ".", "getObjectOffset", "(", "I", ")", ">=", "<NUM_LIT>", ")", "{", "int64_t", "ArgOffset", "=", "MFFrame", ".", "getObjectOffset", "(", "I", ")", "+", "MFFrame", ".", "getObjectSize", "(", "I", ")", ";", "MaxArgOffset", "=", "std", "::", "max", "(", "MaxArgOffset", ",", "ArgOffset", ")", ";", "}", "uint64_t", "MaxReach", "=", "StackSize", "+", "MaxArgOffset", ";"], "ground_truth": ["if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "MaxReach", ")", ")", "{"], "File": "SystemZFrameLowering27", "Func": "processFunctionBeforeFrameFinalized", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21521, "Length": 132, "Cover_Rate": 0.7719298245614035, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "useHVXV60Ops", "(", ")", "const", "{"], "ground_truth": ["return", "<ISA_LIT>HVXVersion", ">=", "<STR_LIT>", "::", "V60", ";"], "File": "HexagonSubtarget12", "Func": "useHVXV60Ops", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21522, "Length": 13, "Cover_Rate": 0.8125, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Mode", "==", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", ")", "&&", "isMatchingIncrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "else", "if", "(", "(", "Mode", "==", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")", ")", "{", "DoMerge", "=", "true", ";", "}", "if", "(", "DoMerge", ")", "{", "if", "(", "NextMBBI", "==", "I", ")", "{", "Advance", "=", "true", ";", "++", "I", ";", "}", "MBB", ".", "erase", "(", "NextMBBI", ")", ";", "}", "}", "if", "(", "!", "DoMerge", ")", "return", "false", ";", "unsigned", "NewOpc", "=", "getUpdatingLSMultipleOpcode", "(", "Opcode", ",", "Mode", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "BaseKill", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";", "for", "(", "unsigned", "OpNum", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "OpNum", "!=", "e", ";", "++", "OpNum", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ")", ";"], "ground_truth": ["(", "*", "MIB", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";"], "File": "ARMLoadStoreOptimizer33", "Func": "MergeBaseUpdateLSMultiple", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21523, "Length": 217, "Cover_Rate": 0.38003502626970226, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op0", ")", ";", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";"], "ground_truth": ["}"], "File": "rs6000-call", "Func": "rs6000_expand_unop_builtin", "Target": "rs6000", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21524, "Length": 103, "Cover_Rate": 0.4327731092436975, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DecodeGPRMM16RegisterClass", "(", "Inst", ",", "Reg", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "DecodeGPRMM16ZeroRegisterClass", "(", "Inst", ",", "Reg", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "if", "(", "DecodeGPRMM16RegisterClass", "(", "Inst", ",", "Base", ",", "Address", ",", "Decoder", ")", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", ":", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "-", "<NUM_LIT>", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";"], "ground_truth": ["break", ";"], "File": "MipsDisassembler27", "Func": "DecodeMemMMImm4", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21525, "Length": 173, "Cover_Rate": 0.6027874564459931, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>SEDAGToDAGISel", "(", "<ISA_LIT>TargetMachine", "&", "TM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "<ISA_LIT>DAGToDAGISel", "(", "TM", ",", "OL", ")", "{"], "ground_truth": ["}"], "File": "MipsSEISelDAGToDAG (2)1", "Func": "MipsSEDAGToDAGISel", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21526, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "default", ":", "break", ";", "}", "if", "(", "Opcode", "!=", "<STR_LIT>", ")", "return", "EVT", "(", ")", ";", "const", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "IntNo", "!=", "<STR_LIT>", ")", "return", "EVT", "(", ")", ";", "return", "getPackedVectorTypeFromPredicateType", "(", "Ctx", ",", "Root", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelDAGToDAG15", "Func": "getMemVTFromNode", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21527, "Length": 67, "Cover_Rate": 0.44666666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "APInt", "V", "(", "<NUM_LIT>", ",", "Val", ",", "true", ")", ";", "if", "(", "TII", "->", "isInlineConstant", "(", "V", ")", ")", "return", "MachineOperand", "::", "CreateImm", "(", "Val", ")", ";", "Register", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", ")", ";", "MachineInstr", "*", "Mov", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "Reg", ")", ".", "addImm", "(", "Val", ")", ";", "(", "void", ")", "Mov", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", ";", "Mov", "->", "dump", "(", ")", ")", ";", "return", "MachineOperand", "::", "CreateReg", "(", "Reg", ",", "false", ")", ";"], "ground_truth": ["}"], "File": "SILoadStoreOptimizer10", "Func": "createRegOrImm", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21528, "Length": 109, "Cover_Rate": 0.8582677165354331, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{"], "ground_truth": ["}"], "File": "BPFFrameLowering", "Func": "emitEpilogue", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21529, "Length": 16, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "int", "fualign", "(", "int", "direction", ",", "int", "x", ",", "int", "y", ")", "{"], "ground_truth": ["return", "(", "direction", ">", "<NUM_LIT>", "?", "(", "(", "x", "+", "(", "y", "-", "<NUM_LIT>", ")", ")", "&", "-", "y", ")", ":", "(", "x", "&", "(", "y", "-", "<NUM_LIT>", ")", ")", ")", ";"], "File": "z8k", "Func": "fualign", "Target": "z8k", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21530, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "explicit", "<ISA_LIT>LoopIdiomRecognize", "(", "AliasAnalysis", "*", "AA", ",", "DominatorTree", "*", "DT", ",", "LoopInfo", "*", "LF", ",", "const", "TargetLibraryInfo", "*", "TLI", ",", "ScalarEvolution", "*", "SE", ")", ":", "AA", "(", "AA", ")", ",", "DT", "(", "DT", ")", ",", "LF", "(", "LF", ")", ",", "TLI", "(", "TLI", ")", ",", "SE", "(", "SE", ")", "{"], "ground_truth": ["}"], "File": "HexagonLoopIdiomRecognition1", "Func": "HexagonLoopIdiomRecognize", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21531, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "Subtarget", "->", "hasDataBarrier", "(", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isThumb", "(", ")", "&&", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "<STR_LIT>", ")", ")", ";", "}", "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "{"], "ground_truth": ["Domain", "=", "<STR_LIT>", ";"], "File": "ARMISelLowering (2)", "Func": "LowerATOMIC_FENCE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21532, "Length": 107, "Cover_Rate": 0.5095238095238095, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "||", "GET_CODE", "(", "x", ")", "==", "CONST", "||", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", ";"], "ground_truth": ["}"], "File": "spu", "Func": "spu_constant_address_p", "Target": "spu", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21533, "Length": 39, "Cover_Rate": 0.8478260869565217, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SymbolListType", "&", "getGlobalGOTSyms", "(", ")", "const", "{"], "ground_truth": ["return", "m_GlobalGOTSyms", ";"], "File": "MipsLDBackend", "Func": "getGlobalGOTSyms", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21534, "Length": 11, "Cover_Rate": 0.9166666666666666, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Sym", "->", "setImportName", "(", "Name", ")", ";", "getTargetStreamer", "(", ")", "->", "emitImportName", "(", "Sym", ",", "Name", ")", ";", "}", "}", "}", "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "if", "(", "G", ".", "getValueType", "(", ")", "->", "isSized", "(", ")", ")", "{", "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}", "}", "if", "(", "const", "NamedMDNode", "*", "Named", "=", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", ")", ")", "{", "for", "(", "const", "Metadata", "*", "MD", ":", "Named", "->", "operands", "(", ")", ")", "{", "const", "auto", "*", "Tuple", "=", "dyn_cast", "<", "MDTuple", ">", "(", "MD", ")", ";", "if", "(", "!", "Tuple", "||", "Tuple", "->", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "const", "MDString", "*", "Name", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "*", "Contents", "=", "dyn_cast", "<", "MDString", ">", "(", "Tuple", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Name", "||", "!", "Contents", ")", "continue", ";", "OutStreamer", "->", "PushSection", "(", ")", ";", "std", "::", "string", "SectionName", "=", "(", "<STR_LIT>", "+", "Name", "->", "getString", "(", ")", ")", ".", "str", "(", ")", ";", "MCSectionWasm", "*", "MySection", "=", "OutContext", ".", "getWasmSection", "(", "SectionName", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "SwitchSection", "(", "MySection", ")", ";", "OutStreamer", "->", "EmitBytes", "(", "Contents", "->", "getString", "(", ")", ")", ";"], "ground_truth": ["OutStreamer", "->", "PopSection", "(", ")", ";"], "File": "WebAssemblyAsmPrinter42", "Func": "EmitEndOfAsmFile", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21535, "Length": 274, "Cover_Rate": 0.46757679180887374, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Value", "*", "<ISA_LIT>IREmitter", "::", "visitVDUPLANE", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", "NULL", ";"], "ground_truth": ["}"], "File": "ARMIREmitter", "Func": "visitVDUPLANE", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21536, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "ConstantSDNode", "*", "ConstantSize", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Size", ")", ";", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ";", "unsigned", "ClobberSet", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}", ";", "assert", "(", "!", "isBaseRegConflictPossible", "(", "DAG", ",", "ClobberSet", ")", ")", ";", "if", "(", "DstPtrInfo", ".", "getAddrSpace", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "||", "!", "ConstantSize", "||", "ConstantSize", "->", "getZExtValue", "(", ")", ">", "Subtarget", ".", "getMaxInlineSizeThreshold", "(", ")", ")", "{", "ConstantSDNode", "*", "V", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "if", "(", "const", "char", "*", "bzeroEntry", "=", "V", "&&", "V", "->", "isNullValue", "(", ")", "?", "Subtarget", ".", "getBZeroEntry", "(", ")", ":", "nullptr", ")", "{", "EVT", "IntPtr", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "Type", "*", "IntPtrTy", "=", "getDataLayout", "(", ")", "->", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Dst", ";", "Entry", ".", "Ty", "=", "IntPtrTy", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "DAG", ".", "getExternalSymbol", "(", "bzeroEntry", ",", "IntPtr", ")", ",", "std", "::", "move", "(", "Args", ")", ",", "<NUM_LIT>", ")", ".", "setDiscardResult", "(", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallResult", ".", "second", ";", "}", "return", "SDValue", "(", ")", ";", "}", "uint64_t", "SizeVal", "=", "ConstantSize", "->", "getZExtValue", "(", ")", ";", "SDValue", "InFlag", ";", "EVT", "AVT", ";", "SDValue", "Count", ";", "ConstantSDNode", "*", "ValC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ";", "unsigned", "BytesLeft", "=", "<NUM_LIT>", ";", "bool", "TwoRepStos", "=", "false", ";", "if", "(", "ValC", ")", "{", "unsigned", "ValReg", ";", "uint64_t", "Val", "=", "ValC", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "switch", "(", "Align", "&", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "break", ";", "case", "<NUM_LIT>", ":", "AVT", "=", "<STR_LIT>", ";", "ValReg", "=", "<STR_LIT>", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "Val", "=", "(", "Val", "<<", "<NUM_LIT>", ")", "|", "Val", ";", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "AVT", "=", "<STR_LIT>", ";"], "ground_truth": ["ValReg", "=", "<STR_LIT>", ";"], "File": "X86SelectionDAGInfo20", "Func": "EmitTargetCodeForMemset", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21537, "Length": 451, "Cover_Rate": 0.43075453677172876, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>AsmParser", "::", "parseDirectiveSEHSaveNext", "(", "SMLoc", "L", ")", "{", "getTargetStreamer", "(", ")", ".", "EmitARM64WinCFISaveNext", "(", ")", ";"], "ground_truth": ["return", "false", ";"], "File": "AArch64AsmParser105", "Func": "parseDirectiveSEHSaveNext", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21538, "Length": 20, "Cover_Rate": 0.9523809523809523, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "TARGET_16_BIT", ")", "return", "<STR_LIT>", ";"], "ground_truth": ["else", "return", "<STR_LIT>", ";"], "File": "nds32-md-auxiliary2", "Func": "nds32_output_casesi", "Target": "nds32", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21539, "Length": 18, "Cover_Rate": 0.5, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{"], "ground_truth": ["return", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ";"], "File": "X86RegisterInfo11", "Func": "getFrameRegister", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21540, "Length": 22, "Cover_Rate": 0.9565217391304348, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "<ISA_LIT>SEInstrInfo", "::", "getAnalyzableBrOpc", "(", "unsigned", "Opc", ")", "const", "{", "return", "(", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", ")", "?", "Opc", ":", "<NUM_LIT>", ";"], "ground_truth": ["}"], "File": "MipsSEInstrInfo13", "Func": "getAnalyzableBrOpc", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21541, "Length": 270, "Cover_Rate": 0.6818181818181818, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "SIInstrInfo (2)", "Func": "isVGPRSpill", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21542, "Length": 11, "Cover_Rate": 0.5238095238095238, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "}", "else", "{", "if", "(", "bundleSize", "==", "HEXAGON_PACKET_SIZE", "-", "<NUM_LIT>", "&&", "fixupCount", ")", "return", "false", ";", "}", "if", "(", "DisableShuffle", ")", "return", "false", ";", "unsigned", "maxBundleSize", "=", "(", "<ISA_LIT>MCInstrInfo", "::", "hasImmExt", "(", "MCB", ")", ")", "?", "HEXAGON_PACKET_SIZE", ":", "HEXAGON_PACKET_SIZE", "-", "<NUM_LIT>", ";", "if", "(", "bhasDuplex", "&&", "bundleSize", ">=", "maxBundleSize", ")", "return", "false", ";", "<ISA_LIT>MCShuffler", "MCS", "(", "MCII", ",", "STI", ",", "MCB", ",", "AddMI", ",", "false", ")", ";", "if", "(", "!", "MCS", ".", "reshuffleTo", "(", "MCB", ")", ")", "{", "unsigned", "shuffleError", "=", "MCS", ".", "getError", "(", ")", ";"], "ground_truth": ["switch", "(", "shuffleError", ")", "{"], "File": "HexagonMCShuffler15", "Func": "HexagonMCShuffle", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21543, "Length": 93, "Cover_Rate": 0.4305555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>PostRABundler", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initialize<ISA_LIT>PostRABundlerPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";"], "ground_truth": ["}"], "File": "SIPostRABundler", "Func": "SIPostRABundler", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21544, "Length": 20, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "setLibcallName", "(", "RTLIB", "::", "UDIVREM_I32", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "UDIVREM_I64", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "SDIVREM_I8", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "SDIVREM_I16", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "SDIVREM_I32", ",", "<STR_LIT>", ")", ";", "setLibcallName", "(", "RTLIB", "::", "SDIVREM_I64", ",", "<STR_LIT>", ")", ";", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", ")", ";"], "ground_truth": ["setMaximumJumpTableSize", "(", "std", "::", "min", "(", "<NUM_LIT>", ",", "getMaximumJumpTableSize", "(", ")", ")", ")", ";"], "File": "MOSISelLowering", "Func": "MOSTargetLowering", "Target": "MOS", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21545, "Length": 73, "Cover_Rate": 0.5069444444444444, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", ")", "return", "true", ";", "bool", "LShift", "=", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "||", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "Subtarget", ".", "hasInt256", "(", ")", ")", ";", "bool", "AShift", "=", "LShift", "&&", "(", "Subtarget", ".", "hasAVX512", "(", ")", "||", "(", "VT", "!=", "<STR_LIT>", "&&", "VT", "!=", "<STR_LIT>", ")", ")", ";", "return", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "AShift", ":", "LShift", ";"], "ground_truth": ["}"], "File": "X86ISelLowering (2)5", "Func": "SupportedVectorShiftWithImm", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21546, "Length": 112, "Cover_Rate": 0.835820895522388, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "<STR_LIT>", ")", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "markSuperRegs", "(", "Reserved", ",", "BasePtr", ")", ";", "assert", "(", "checkAllSuperRegsMarked", "(", "Reserved", ")", ")", ";", "return", "Reserved", ";"], "ground_truth": ["}"], "File": "MINA32RegisterInfo", "Func": "getReservedRegs", "Target": "MINA32", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21547, "Length": 126, "Cover_Rate": 0.6737967914438503, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "max_offset", "=", "ep_memory_offset", "(", "mode", ",", "unsigned_load", ")", ";", "mask", "=", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ";", "addr", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "default", ":", "break", ";", "case", "SYMBOL_REF", ":", "return", "SYMBOL_REF_TDA_P", "(", "addr", ")", ";", "case", "REG", ":", "return", "REGNO", "(", "addr", ")", "==", "EP_REGNUM", ";", "case", "PLUS", ":", "op0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "op1", ")", "<", "max_offset", "&&", "INTVAL", "(", "op1", ")", ">=", "<NUM_LIT>", "&&", "(", "INTVAL", "(", "op1", ")", "&", "mask", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "GET_CODE", "(", "op0", ")", "==", "REG", "&&", "REGNO", "(", "op0", ")", "==", "EP_REGNUM", ")", "return", "TRUE", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TDA_P", "(", "op0", ")", ")", "return", "TRUE", ";", "}", "break", ";", "}"], "ground_truth": ["return", "FALSE", ";"], "File": "v8503", "Func": "ep_memory_operand", "Target": "v850", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21548, "Length": 188, "Cover_Rate": 0.8392857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "getOriginalFunctionArgs", "(", "DAG", ",", "MF", ".", "getFunction", "(", ")", ",", "Ins", ",", "LocalIns", ")", ";", "AnalyzeFormalArguments", "(", "CCInfo", ",", "LocalIns", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "<STR_LIT>", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "<STR_LIT>", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "<ISA_LIT>AS", "::", "CONSTANT_BUFFER_0", ")", ";", "<STR_LIT>", "Ext", "=", "<STR_LIT>", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "<STR_LIT>", ";", "}"], "ground_truth": ["unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";"], "File": "R600ISelLowering69", "Func": "LowerFormalArguments", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21549, "Length": 222, "Cover_Rate": 0.4879120879120879, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "MaybeZero", "=", "getConstantVRegValWithLookThrough", "(", "MaybeSub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";"], "ground_truth": ["return", "MaybeZero", "&&", "MaybeZero", "->", "Value", ".", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ";"], "File": "AArch64GlobalISelUtils", "Func": "isCMN", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21550, "Length": 32, "Cover_Rate": 0.3902439024390244, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "bool", "IsCode", "(", "const", "NodeAddr", "<", "NodeBase", "*", ">", "BA", ")", "{"], "ground_truth": ["return", "BA", ".", "Addr", "->", "getType", "(", ")", "==", "NodeAttrs", "::", "Code", "&&", "BA", ".", "Addr", "->", "getKind", "(", ")", "==", "Kind", ";"], "File": "RDFGraph", "Func": "IsCode", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21551, "Length": 36, "Cover_Rate": 0.972972972972973, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "FunctionPass", "*", "llvm", "::", "create<ISA_LIT>RegNumbering", "(", ")", "{", "return", "new", "<ISA_LIT>RegNumbering", "(", ")", ";"], "ground_truth": ["}"], "File": "TVMRegNumbering", "Func": "createTVMRegNumbering", "Target": "TVM", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21552, "Length": 15, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "!", "R", ".", "isVirtual", "(", ")", ")", "continue", ";", "Uses", ".", "insert", "(", "R", ")", ";"], "ground_truth": ["}"], "File": "HexagonBitSimplify", "Func": "getInstrUses", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21553, "Length": 28, "Cover_Rate": 0.37333333333333335, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestReg", ")", ".", "addExpr", "(", "MCSymbolRefExpr", "::", "create", "(", "Label", ",", "MF", "->", "getContext", "(", ")", ")", ")", ")", ";", "unsigned", "LdrOpcode", "=", "IsByteEntry", "?", "<STR_LIT>", ":", "<STR_LIT>", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "LdrOpcode", ")", ".", "addReg", "(", "ScratchRegW", ")", ".", "addReg", "(", "TableReg", ")", ".", "addReg", "(", "EntryReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "IsByteEntry", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["}"], "File": "AArch64AsmPrinter14", "Func": "LowerJumpTableDestSmall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21554, "Length": 110, "Cover_Rate": 0.43137254901960786, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "pass_stv", "(", "gcc", "::", "context", "*", "ctxt", ")", ":", "rtl_opt_pass", "(", "pass_data_stv", ",", "ctxt", ")", "{"], "ground_truth": ["}"], "File": "i3865", "Func": "pass_stv", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21555, "Length": 17, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>TargetMachine", "::", "<ISA_LIT>TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "DataLayout", "(", "<STR_LIT>", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "InstrInfo", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "InstrItins", "(", "&", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{"], "ground_truth": ["setMCUseCFI", "(", "false", ")", ";"], "File": "HexagonTargetMachine44", "Func": "HexagonTargetMachine", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21556, "Length": 107, "Cover_Rate": 0.9907407407407407, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "LHS", ")", ",", "TV", ",", "FV", ")", ";", "}", "SDValue", "Cmp", ";", "switch", "(", "CC", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "std", "::", "swap", "(", "TV", ",", "FV", ")", ";", "LLVM_FALLTHROUGH", ";", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "if", "(", "Sel1", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Sel1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Sel1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ",", "Sel1", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "FV", ",", "TV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "LHS", ",", "RHS", ",", "Flags", ")", ";", "if", "(", "Cmp", ".", "getValueType", "(", ")", "==", "<STR_LIT>", ")", "Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "<STR_LIT>", ",", "Cmp", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "ResVT", ",", "Cmp", ",", "TV", ",", "FV", ")", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["Cmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "RHS", ",", "LHS", ",", "Flags", ")", ";"], "File": "PPCISelLowering98", "Func": "LowerSELECT_CC", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21557, "Length": 368, "Cover_Rate": 0.3175150992234685, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "function_expander", "::", "add_address_operand", "(", "rtx", "x", ")", "{", "m_ops", ".", "safe_grow", "(", "m_ops", ".", "length", "(", ")", "+", "<NUM_LIT>", ")", ";"], "ground_truth": ["create_address_operand", "(", "&", "m_ops", ".", "last", "(", ")", ",", "x", ")", ";"], "File": "aarch64-sve-builtins", "Func": "add_address_operand", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21558, "Length": 34, "Cover_Rate": 0.9714285714285714, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "selectImpl", "(", "I", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "RISCVInstructionSelector", "Func": "select", "Target": "RI5CY", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21559, "Length": 17, "Cover_Rate": 0.38636363636363635, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "vld3q_s16", "(", "const", "int16_t", "*", "__a", ")", "{"], "ground_truth": ["union", "{", "int16x8x3_t", "__i", ";", "__builtin_neon_ci", "__o", ";", "}", "__rv", ";"], "File": "arm", "Func": "neon_vld3q_s16", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21560, "Length": 19, "Cover_Rate": 0.48717948717948717, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "tie", "(", "BaseReg", ",", "ImmOffset", ")", "=", "getBaseWithConstantOffset", "(", "*", "B", ".", "getMRI", "(", ")", ",", "OrigOffset", ")", ";", "unsigned", "C1", "=", "<NUM_LIT>", ";", "if", "(", "ImmOffset", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Overflow", "=", "ImmOffset", "&", "~", "MaxImm", ";", "ImmOffset", "-=", "Overflow", ";", "if", "(", "(", "int32_t", ")", "Overflow", "<", "<NUM_LIT>", ")", "{", "Overflow", "+=", "ImmOffset", ";", "ImmOffset", "=", "<NUM_LIT>", ";", "}", "C1", "=", "ImmOffset", ";", "if", "(", "Overflow", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "BaseReg", ")", "BaseReg", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "else", "{", "auto", "OverflowVal", "=", "B", ".", "buildConstant", "(", "S32", ",", "Overflow", ")", ";", "BaseReg", "=", "B", ".", "buildAdd", "(", "S32", ",", "BaseReg", ",", "OverflowVal", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "}"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo (2)", "Func": "splitBufferOffsets", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21561, "Length": 131, "Cover_Rate": 0.6421568627450981, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "lo", ";", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "hi", ";", "}", "if", "(", "reg_mentioned_p", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "||", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "ZERO_EXTRACT", "||", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "ZERO_EXTRACT", ")", "{", "rtx", "tmp", ";", "tmp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "tmp", ";", "tmp", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "tmp", ";", "}", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "debug_rtx", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";"], "ground_truth": ["fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "File": "mep", "Func": "mep_split_wide_move", "Target": "mep", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21562, "Length": 153, "Cover_Rate": 0.4214876033057851, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "DelaySlotFiller (2)", "Func": "getPassName", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21563, "Length": 4, "Cover_Rate": 0.3076923076923077, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "<ISA_LIT>FunctionInfo", "*", "XFI", "=", "MF", "->", "getInfo", "<", "<ISA_LIT>FunctionInfo", ">", "(", ")", ";", "bool", "emitFrameMoves", "=", "<ISA_LIT>RegisterInfo", "::", "needsFrameMoves", "(", "*", "MF", ")", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "::", "const_iterator", "it", "=", "CSI", ".", "begin", "(", ")", ";", "it", "!=", "CSI", ".", "end", "(", ")", ";", "++", "it", ")", "{", "MBB", ".", "addLiveIn", "(", "it", "->", "getReg", "(", ")", ")", ";", "unsigned", "Reg", "=", "it", "->", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "storeRegToStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "true", ",", "it", "->", "getFrameIdx", "(", ")", ",", "RC", ",", "&", "RI", ")", ";", "if", "(", "emitFrameMoves", ")", "{", "MCSymbol", "*", "SaveLabel", "=", "MF", "->", "getContext", "(", ")", ".", "CreateTempSymbol", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addSym", "(", "SaveLabel", ")", ";"], "ground_truth": ["XFI", "->", "getSpillLabels", "(", ")", ".", "push_back", "(", "std", "::", "make_pair", "(", "SaveLabel", ",", "*", "it", ")", ")", ";"], "File": "XCoreInstrInfo11", "Func": "spillCalleeSavedRegisters", "Target": "XCore", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21564, "Length": 197, "Cover_Rate": 0.7943548387096774, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "__inline", "qword", "si_rotqmbi", "(", "qword", "a", ",", "qword", "count", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_srl", "(", "(", "vec_uchar16", ")", "(", "a", ")", ",", "vec_sub", "(", "vec_splat_u8", "(", "<NUM_LIT>", ")", ",", "vec_splat", "(", "(", "vec_uchar16", ")", "(", "count", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", ";"], "ground_truth": ["}"], "File": "si2vmx", "Func": "si_rotqmbi", "Target": "powerpcspe", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21565, "Length": 51, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "stack_realign_fp", "?", "hard_frame_pointer_rtx", ":", "virtual_stack_vars_rtx", ";"], "ground_truth": ["}"], "File": "i3864", "Func": "ix86_builtin_setjmp_frame_value", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21566, "Length": 8, "Cover_Rate": 0.5333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "zeroExtendToI32", "(", "Reg", ",", "V", ",", "<STR_LIT>", ")", ";"], "ground_truth": ["}"], "File": "WebAssemblyFastISel (2)2", "Func": "maskI1Value", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21567, "Length": 11, "Cover_Rate": 0.4074074074074074, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "enum", "tls_model", "tls_symbolic_operand_type", "(", "rtx", "addr", ")", "{", "enum", "tls_model", "tls_kind", "=", "TLS_MODEL_NONE", ";"], "ground_truth": ["if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", "{"], "File": "aarch64", "Func": "tls_symbolic_operand_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21568, "Length": 25, "Cover_Rate": 0.3246753246753247, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "isAssociativeAndCommutative", "(", "Inst", ".", "getOpcode", "(", ")", ")", "&&", "hasVirtualRegDefsInBasicBlock", "(", "Inst", ",", "Inst", ".", "getParent", "(", ")", ")", "&&", "hasReassocSibling", "(", "Inst", ",", "Commuted", ")", ")", "return", "true", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "PPCInstrInfo103", "Func": "isReassocCandidate", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21569, "Length": 36, "Cover_Rate": 0.72, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "unsigned", "ValOps", "=", "<STR_LIT>", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "ValOps", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "ValOps", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";"], "ground_truth": ["return", "BB", ";"], "File": "X86ISelLowering (3)", "Func": "emitMonitor", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21570, "Length": 103, "Cover_Rate": 0.4364406779661017, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{"], "ground_truth": ["return", "<STR_LIT>", ";"], "File": "NVPTXAtomicLower", "Func": "getPassName", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21571, "Length": 10, "Cover_Rate": 0.9090909090909091, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Function", "*", "Stxr", "=", "<STR_LIT>", "(", "M", ",", "Int", ",", "Tys", ")", ";", "const", "DataLayout", "&", "DL", "=", "M", "->", "getDataLayout", "(", ")", ";", "IntegerType", "*", "IntValTy", "=", "Builder", ".", "getIntNTy", "(", "DL", ".", "getTypeSizeInBits", "(", "Val", "->", "getType", "(", ")", ")", ")", ";", "Val", "=", "Builder", ".", "CreateBitCast", "(", "Val", ",", "IntValTy", ")", ";", "CallInst", "*", "CI", "=", "Builder", ".", "CreateCall", "(", "Stxr", ",", "{", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Stxr", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "<NUM_LIT>", ")", ")", ",", "Addr", "}", ")", ";", "CI", "->", "addParamAttr", "(", "<NUM_LIT>", ",", "Attribute", "::", "get", "(", "Builder", ".", "getContext", "(", ")", ",", "Attribute", "::", "ElementType", ",", "Val", "->", "getType", "(", ")", ")", ")", ";", "return", "CI", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering69", "Func": "emitStoreConditional", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21572, "Length": 120, "Cover_Rate": 0.3614457831325301, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";"], "ground_truth": ["}"], "File": "OR1KTargetMachine", "Func": "getSubtargetImpl", "Target": "OR1K", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21573, "Length": 14, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<STR_LIT>", "&", "GetType", "(", "std", "::", "vector", "<", "<STR_LIT>", ">", "&", "Types", ",", "size_t", "i", ")", "{"], "ground_truth": ["Types", ".", "resize", "(", "std", "::", "max", "(", "i", "+", "<NUM_LIT>", ",", "Types", ".", "size", "(", ")", ")", ",", "<STR_LIT>", ")", ";"], "File": "WebAssemblyAsmParser27", "Func": "GetType", "Target": "WebAssembly", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21574, "Length": 39, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "M", ".", "getOrInsertGlobal", "(", "<STR_LIT>", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "FunctionCallee", "SecurityCheckCookie", "=", "M", ".", "getOrInsertFunction", "(", "<STR_LIT>", ",", "Type", "::", "getVoidTy", "(", "M", ".", "getContext", "(", ")", ")", ",", "Type", "::", "getInt8PtrTy", "(", "M", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "SecurityCheckCookie", ".", "getCallee", "(", ")", ")", ")", "{", "F", "->", "setCallingConv", "(", "CallingConv", "::", "Win64", ")", ";", "F", "->", "addParamAttr", "(", "<NUM_LIT>", ",", "Attribute", "::", "AttrKind", "::", "InReg", ")", ";"], "ground_truth": ["}"], "File": "AArch64ISelLowering (2)2", "Func": "insertSSPDeclarations", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21575, "Length": 92, "Cover_Rate": 0.7244094488188977, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "case", "<STR_LIT>", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "MMO", ")", ";", "if", "(", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Res", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", ",", "DL", ",", "<STR_LIT>", ",", "Res", ")", ",", "<NUM_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ")", ";", "break", ";", "}", "case", "<STR_LIT>", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "<STR_LIT>", ",", "MMO", ")", ";", "SDValue", "Success", "=", "emitSETCC", "(", "DAG", ",", "DL", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "Success", "=", "DAG", ".", "getZExtOrTrunc", "(", "Success", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "lowerGR128ToI128", "(", "DAG", ",", "Res", ")", ")", ";", "Results", ".", "push_back", "(", "Success", ")", ";"], "ground_truth": ["Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";"], "File": "SystemZISelLowering (2)3", "Func": "LowerOperationWrapper", "Target": "SystemZ", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21576, "Length": 313, "Cover_Rate": 0.627254509018036, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__builtin_ia32_maskstoreps", "(", "(", "__v4sf", "*", ")", "__P", ",", "(", "__v4si", ")", "__M", ",", "(", "__v4sf", ")", "__A", ")", ";"], "ground_truth": ["}"], "File": "avxintrin", "Func": "_mm_maskstore_ps", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21577, "Length": 20, "Cover_Rate": 0.43478260869565216, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DecodePUNPCKHMask", "(", "<NUM_LIT>", ",", "ShuffleMask", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DecodePUNPCKHMask", "(", "<NUM_LIT>", ",", "ShuffleMask", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DecodePUNPCKHMask", "(", "<NUM_LIT>", ",", "ShuffleMask", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DecodePUNPCKLMask", "(", "<NUM_LIT>", ",", "ShuffleMask", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DecodePUNPCKLMask", "(", "<NUM_LIT>", ",", "ShuffleMask", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DecodePUNPCKLMask", "(", "<NUM_LIT>", ",", "ShuffleMask", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "DecodePUNPCKLMask", "(", "<NUM_LIT>", ",", "ShuffleMask", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "DecodeSHUFPSMask", "(", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ShuffleMask", ")", ";", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "DecodeSHUFPSMask", "(", "<NUM_LIT>", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ",", "ShuffleMask", ")", ";", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "Src2Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "case", "<STR_LIT>", ":", "DecodeUNPCKLPMask", "(", "<NUM_LIT>", ",", "ShuffleMask", ")", ";", "Src1Name", "=", "getRegName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "break", ";"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86InstComments16", "Func": "EmitAnyX86InstComments", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21578, "Length": 494, "Cover_Rate": 0.35336194563662376, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "static", "SDValue", "getVectorMaskingNode", "(", "SDValue", "Op", ",", "SDValue", "Mask", ",", "SDValue", "PreservedSrc", ",", "const", "<ISA_LIT>Subtarget", "&", "Subtarget", ",", "SelectionDAG", "&", "DAG", ")", "{", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "MaskVT", "=", "<STR_LIT>", "(", "<STR_LIT>", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "unsigned", "OpcodeSelect", "=", "<STR_LIT>", ";", "SDLoc", "dl", "(", "Op", ")", ";", "if", "(", "isAllOnesConstant", "(", "Mask", ")", ")", "return", "Op", ";", "SDValue", "VMask", "=", "getMaskNode", "(", "Mask", ",", "MaskVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ",", "VMask", ")", ";", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "X86ISelLowering115", "Func": "getVectorMaskingNode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21579, "Length": 130, "Cover_Rate": 0.5485232067510548, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "O", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", ";"], "ground_truth": ["O", "<<", "<STR_LIT>", "<<", "getFunctionNumber", "(", ")", "<<", "<STR_LIT>", ";"], "File": "PPCAsmPrinter107", "Func": "printPICLabel", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21580, "Length": 20, "Cover_Rate": 0.6060606060606061, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "AArch64ISelLowering (2)3", "Func": "isFMAFasterThanFMulAndFAdd", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21581, "Length": 29, "Cover_Rate": 0.4264705882352941, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Worklist", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{"], "ground_truth": ["MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";"], "File": "SIFixSGPRCopies11", "Func": "searchPredecessors", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21582, "Length": 42, "Cover_Rate": 0.3230769230769231, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "decl", "!=", "NULL_TREE", ")", "switch_to_section", "(", "function_section", "(", "decl", ")", ")", ";"], "ground_truth": ["ASM_OUTPUT_FUNCTION_LABEL", "(", "f", ",", "name", ",", "decl", ")", ";"], "File": "winnt4", "Func": "i386_pe_start_function", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21583, "Length": 23, "Cover_Rate": 0.34328358208955223, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "IsFull", "(", ")", "{"], "ground_truth": ["return", "!", "(", "MaxSize", "<=", "<NUM_LIT>", ")", "&&", "(", "int", ")", "Collection", ".", "size", "(", ")", ">=", "MaxSize", ";"], "File": "AMDGPUMFMAIGroupLP", "Func": "IsFull", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21584, "Length": 24, "Cover_Rate": 0.96, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "}", "else", "if", "(", "NeedFP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "FramePtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "RoundedSize", "!=", "<NUM_LIT>", "&&", "hasSP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "StackPtrReg", ")", ".", "addReg", "(", "StackPtrReg", ")", ".", "addImm", "(", "RoundedSize", "*", "ST", ".", "getWavefrontSize", "(", ")", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "unsigned", "ScratchExecCopy", "=", "<STR_LIT>", ";", "for", "(", "const", "<ISA_LIT>MachineFunctionInfo", "::", "SGPRSpillVGPRCSR", "&", "Reg", ":", "FuncInfo", "->", "getSGPRSpillVGPRs", "(", ")", ")", "{", "if", "(", "!", "Reg", ".", "FI", ".", "hasValue", "(", ")", ")", "continue", ";", "if", "(", "ScratchExecCopy", "==", "<STR_LIT>", ")", "{", "if", "(", "LiveRegs", ".", "empty", "(", ")", ")", "{", "LiveRegs", ".", "init", "(", "TRI", ")", ";", "LiveRegs", ".", "addLiveIns", "(", "MBB", ")", ";", "}", "ScratchExecCopy", "=", "findScratchNonCalleeSaveRegister", "(", "MF", ",", "LiveRegs", ",", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", ")", ",", "ScratchExecCopy", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}"], "ground_truth": ["TII", "->", "storeRegToStackSlot", "(", "MBB", ",", "MBBI", ",", "Reg", ".", "VGPR", ",", "true", ",", "Reg", ".", "FI", ".", "getValue", "(", ")", ",", "&", "<STR_LIT>", ",", "&", "TII", "->", "getRegisterInfo", "(", ")", ")", ";"], "File": "SIFrameLowering43", "Func": "emitPrologue", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21585, "Length": 226, "Cover_Rate": 0.3741721854304636, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "IncomingValueHandler", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "MachineRegisterInfo", "&", "MRI", ",", "CCAssignFn", "AssignFn", ")", ":", "ValueHandler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", "{"], "ground_truth": ["}"], "File": "ARMCallLowering (2)", "Func": "IncomingValueHandler", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21586, "Length": 24, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "bool", "isCapTableLoad", "(", "const", "MCInst", "&", "Inst", ",", "int64_t", "&", "Offset", ")", "const", "override", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "||", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Offset", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "true", ";", "}", "else", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Offset", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "MipsMCTargetDesc24", "Func": "isCapTableLoad", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21587, "Length": 127, "Cover_Rate": 0.8881118881118881, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "reg_names", "[", "GP_REG_FIRST", "]", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "return", ";", "case", "ADDRESS_SYMBOLIC", ":", "output_addr_const", "(", "file", ",", "loongarch_strip_unspec_address", "(", "x", ")", ")", ";", "return", ";", "}", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "output_addr_const", "(", "file", ",", "x", ")", ";", "else", "gcc_unreachable", "(", ")", ";"], "ground_truth": ["}"], "File": "loongarch", "Func": "loongarch_print_operand_address", "Target": "loongarch", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21588, "Length": 57, "Cover_Rate": 0.3475609756097561, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "EVT", "PtrTy", "=", "Address", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "Offset", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Offset", ")", ";"], "ground_truth": ["Address", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", ",", "DL", ",", "PtrTy", ",", "Address", ",", "Offset", ")", ";"], "File": "MipsSEISelLowering11", "Func": "lowerMSAStoreIntr", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21589, "Length": 50, "Cover_Rate": 0.3546099290780142, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "R600InstrInfo", "::", "ALU_VEC_102", ":", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "R600InstrInfo", "::", "ALU_VEC_120", ":", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "R600InstrInfo", "::", "ALU_VEC_201", ":", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "R600InstrInfo", "::", "ALU_VEC_210", ":", "std", "::", "swap", "(", "Src", "[", "<NUM_LIT>", "]", ",", "Src", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "}"], "ground_truth": ["return", "Src", ";"], "File": "R600InstrInfo3", "Func": "Swizzle", "Target": "R600", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21590, "Length": 139, "Cover_Rate": 0.7164948453608248, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "OptionalImmIndexMap", "OptionalIdx", ";", "unsigned", "I", "=", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "<ISA_LIT>Operand", "&", "Op", "=", "(", "(", "<ISA_LIT>Operand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "!", "HasMods", "&&", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "HasMods", "&&", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{", "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";", "}", "else", "{"], "ground_truth": ["llvm_unreachable", "(", "<STR_LIT>", ")", ";"], "File": "AMDGPUAsmParser9", "Func": "cvtDPP", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21591, "Length": 192, "Cover_Rate": 0.75, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "assert", "(", "MI", "->", "mayLoad", "(", ")", "&&", "MI", "->", "mayStore", "(", ")", ")", ";", "bool", "Changed", "=", "false", ";", "if", "(", "(", "AddrSpace", "&", "<STR_LIT>", ")", "!=", "<STR_LIT>", ")", "{", "switch", "(", "Scope", ")", "{", "case", "<STR_LIT>", ":", "Changed", "|=", "enableSC1Bit", "(", "MI", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":"], "ground_truth": ["case", "<STR_LIT>", ":"], "File": "SIMemoryLegalizer11", "Func": "enableRMWCacheBypass", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21592, "Length": 60, "Cover_Rate": 0.5504587155963303, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "}", "if", "(", "kind", "==", "vector_stmt", "||", "kind", "==", "vec_to_scalar", ")", "if", "(", "tree", "cmp_type", "=", "aarch64_embedded_comparison_type", "(", "stmt_info", ")", ")", "{", "if", "(", "FLOAT_TYPE_P", "(", "cmp_type", ")", ")", "stmt_cost", "+=", "simd_costs", "->", "fp_stmt_cost", ";", "else", "stmt_cost", "+=", "simd_costs", "->", "int_stmt_cost", ";", "}", "}", "if", "(", "kind", "==", "scalar_stmt", ")", "if", "(", "tree", "cmp_type", "=", "aarch64_embedded_comparison_type", "(", "stmt_info", ")", ")", "{", "if", "(", "FLOAT_TYPE_P", "(", "cmp_type", ")", ")", "stmt_cost", "+=", "aarch64_tune_params", ".", "vec_costs", "->", "scalar_fp_stmt_cost", ";", "else", "stmt_cost", "+=", "aarch64_tune_params", ".", "vec_costs", "->", "scalar_int_stmt_cost", ";", "}"], "ground_truth": ["return", "stmt_cost", ";"], "File": "aarch641", "Func": "aarch64_adjust_stmt_cost", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21593, "Length": 91, "Cover_Rate": 0.5449101796407185, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "type_suffix_index", "new_type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "new_type", "==", "NUM_TYPE_SUFFIXES", ")", "return", "false", ";", "if", "(", "type", "!=", "new_type", ")", "{", "error_at", "(", "location", ",", "<STR_LIT>", "<STR_LIT>", ",", "get_vector_type", "(", "new_type", ")", ",", "argno", "+", "<NUM_LIT>", ",", "fndecl", ",", "get_vector_type", "(", "type", ")", ")", ";", "return", "false", ";"], "ground_truth": ["}"], "File": "aarch64-sve-builtins", "Func": "require_matching_vector_type", "Target": "aarch64", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21594, "Length": 52, "Cover_Rate": 0.7536231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Mask", ".", "reserve", "(", "MaskWidth", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaskWidth", ";", "++", "i", ")", "{", "int", "RootIdx", "=", "i", "/", "RootRatio", ";", "if", "(", "RootMask", "[", "RootIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "RootMask", "[", "RootIdx", "]", ")", ";", "continue", ";", "}", "int", "RootMaskedIdx", "=", "RootMask", "[", "RootIdx", "]", "*", "RootRatio", "+", "i", "%", "RootRatio", ";", "int", "OpIdx", "=", "RootMaskedIdx", "/", "OpRatio", ";", "if", "(", "OpMask", "[", "OpIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", ")", ";", "continue", ";", "}", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", "*", "OpRatio", "+", "RootMaskedIdx", "%", "OpRatio", ")", ";", "}", "if", "(", "llvm", "::", "all_of", "(", "Mask", ",", "[", "]", "(", "int", "Idx", ")", "{", "return", "Idx", "==", "SM_SentinelUndef", ";", "}", ")", ")", "{", "DCI", ".", "CombineTo", "(", "Root", ".", "getNode", "(", ")", ",", "DAG", ".", "getUNDEF", "(", "Root", ".", "getValueType", "(", ")", ")", ")", ";", "return", "true", ";", "}", "if", "(", "llvm", "::", "all_of", "(", "Mask", ",", "[", "]", "(", "int", "Idx", ")", "{", "return", "Idx", "<", "<NUM_LIT>", ";", "}", ")", ")", "{", "DCI", ".", "CombineTo", "(", "Root", ".", "getNode", "(", ")", ",", "getZeroVector", "(", "Root", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "Root", ")", ")", ")", ";", "return", "true", ";", "}", "int", "MaskSize", "=", "Mask", ".", "size", "(", ")", ";", "bool", "UseInput0", "=", "std", "::", "any_of", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "MaskSize", "]", "(", "int", "Idx", ")", "{", "return", "<NUM_LIT>", "<=", "Idx", "&&", "Idx", "<", "MaskSize", ";", "}", ")", ";", "bool", "UseInput1", "=", "std", "::", "any_of", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "end", "(", ")", ",", "[", "MaskSize", "]", "(", "int", "Idx", ")", "{", "return", "MaskSize", "<=", "Idx", ";", "}", ")", ";", "if", "(", "UseInput0", "&&", "UseInput1", ")", "return", "false", ";", "else", "if", "(", "UseInput1", ")", "{", "std", "::", "swap", "(", "Input0", ",", "Input1", ")", ";", "ShuffleVectorSDNode", "::", "commuteMask", "(", "Mask", ")", ";"], "ground_truth": ["}"], "File": "X86ISelLowering148", "Func": "combineX86ShufflesRecursively", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21595, "Length": 335, "Cover_Rate": 0.4065533980582524, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "Optional", "<", "<ISA_LIT>Packet", ">", "ShuffledPacket", "=", "tryAuction", "(", "Summary", ")", ";", "if", "(", "!", "ShuffledPacket", ")", "{", "reportResourceError", "(", "Summary", ",", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "llvm", "::", "stable_sort", "(", "*", "ShuffledPacket", ",", "<STR_LIT>", ")", ";", "HVXInstsT", "hvxInsts", ";", "hvxInsts", ".", "clear", "(", ")", ";", "for", "(", "const", "auto", "&", "I", ":", "*", "ShuffledPacket", ")", "{", "struct", "CVIUnits", "inst", ";"], "ground_truth": ["inst", ".", "Units", "=", "I", ".", "CVI", ".", "getUnits", "(", ")", ";"], "File": "HexagonShuffler4", "Func": "ValidResourceUsage", "Target": "Hexagon", "Target_Clf": "DSP", "Compiler_Type": "LLVM", "Idx": 21596, "Length": 74, "Cover_Rate": 0.42528735632183906, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "__asm__", "__volatile__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "rv", ")", ":", ":", "<STR_LIT>", ")", ";", "break", ";", "case", "RVV_VXRM", ":", "__asm__", "__volatile__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "rv", ")", ":", ":", "<STR_LIT>", ")", ";", "break", ";", "case", "RVV_VCSR", ":", "__asm__", "__volatile__", "(", "<STR_LIT>", ":", "<STR_LIT>", "(", "rv", ")", ":", ":", "<STR_LIT>", ")", ";", "break", ";"], "ground_truth": ["}"], "File": "riscv", "Func": "vector_vread_csr", "Target": "riscv", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21597, "Length": 55, "Cover_Rate": 0.5555555555555556, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m256i", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm256_blend_epi32", "(", "__m256i", "__X", ",", "__m256i", "__Y", ",", "const", "int", "__M", ")", "{"], "ground_truth": ["return", "(", "__m256i", ")", "__builtin_ia32_pblendd256", "(", "(", "__v8si", ")", "__X", ",", "(", "__v8si", ")", "__Y", ",", "__M", ")", ";"], "File": "avx2intrin", "Func": "_mm256_blend_epi32", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21598, "Length": 45, "Cover_Rate": 0.9782608695652174, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "determineAndHandleAssignments", "(", "Handler", ",", "Assigner", ",", "OutArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "Mask", "=", "getMaskForArgs", "(", "OutArgs", ",", "Info", ",", "*", "TRI", ",", "MF", ")", ";", "if", "(", "MF", ".", "getSubtarget", "<", "<ISA_LIT>Subtarget", ">", "(", ")", ".", "hasCustomCallingConv", "(", ")", ")", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF", ",", "&", "Mask", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";", "if", "(", "TRI", "->", "isAnyArgRegReserved", "(", "MF", ")", ")", "TRI", "->", "emitReservedArgRegCallError", "(", "MF", ")", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "Info", ".", "Callee", ".", "isReg", "(", ")", ")", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ",", "*", "Subtarget", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "CCAssignFn", "*", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ")", ";", "CallReturnHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "bool", "UsingReturnedArg", "=", "!", "OutArgs", ".", "empty", "(", ")", "&&", "OutArgs", "[", "<NUM_LIT>", "]", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isReturned", "(", ")", ";", "<ISA_LIT>OutgoingValueAssigner", "Assigner", "(", "RetAssignFn", ",", "RetAssignFn", ",", "Subtarget", ",", "false", ")", ";", "ReturnedArgCallReturnHandler", "ReturnedArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "UsingReturnedArg", "?", "ReturnedArgHandler", ":", "Handler", ",", "Assigner", ",", "InArgs", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ",", "UsingReturnedArg", "?", "OutArgs", "[", "<NUM_LIT>", "]", ".", "Regs", "[", "<NUM_LIT>", "]", ":", "Register", "(", ")", ")", ")", "return", "false", ";", "}", "if", "(", "Info", ".", "SwiftErrorVReg", ")", "{", "MIB", ".", "addDef", "(", "<STR_LIT>", ",", "RegState", "::", "Implicit", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "Info", ".", "SwiftErrorVReg", ",", "Register", "(", "<STR_LIT>", ")", ")", ";", "}", "uint64_t", "CalleePopBytes", "=", "doesCalleeRestoreStack", "(", "Info", ".", "CallConv", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "?", "alignTo", "(", "Assigner", ".", "StackOffset", ",", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "CallSeqStart", ".", "addImm", "(", "Assigner", ".", "StackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", ")", ".", "addImm", "(", "Assigner", ".", "StackOffset", ")", ".", "addImm", "(", "CalleePopBytes", ")", ";", "return", "true", ";"], "ground_truth": ["}"], "File": "AArch64CallLowering13", "Func": "lowerCall", "Target": "AArch64", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21599, "Length": 373, "Cover_Rate": 0.5116598079561042, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", ":", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "MSP430RegisterInfo", "Func": "getFrameRegister", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21600, "Length": 28, "Cover_Rate": 0.6363636363636364, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";", "if", "(", "!", "fndecl", "&&", "fntype", ")", "fputs", "(", "<STR_LIT>", ",", "stderr", ")", ";", "if", "(", "incoming", ")", "fputs", "(", "<STR_LIT>", ",", "stderr", ")", ";", "if", "(", "fntype", ")", "{", "tree", "ret_type", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "get_tree_code_name", "(", "TREE_CODE", "(", "ret_type", ")", ")", ")", ";", "}", "if", "(", "libname", "&&", "GET_CODE", "(", "libname", ")", "==", "SYMBOL_REF", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ",", "XSTR", "(", "libname", ",", "<NUM_LIT>", ")", ")", ";"], "ground_truth": ["if", "(", "cfun", "->", "returns_struct", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", ")", ";"], "File": "frv", "Func": "frv_init_cumulative_args", "Target": "frv", "Target_Clf": "VLIW", "Compiler_Type": "GCC", "Idx": 21601, "Length": 104, "Cover_Rate": 0.7536231884057971, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "bool", "DestCPU", "=", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "SrcCPU", "=", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "DestCPU", "&&", "SrcCPU", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "DestCPU", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "else", "if", "(", "SrcReg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcCPU", ")", "{", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "DestReg", "==", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}", "if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "return", ";", "}"], "ground_truth": ["if", "(", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "{"], "File": "MipsInstrInfo15", "Func": "copyPhysReg", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21602, "Length": 461, "Cover_Rate": 0.8412408759124088, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>CodeEmitter", "::", "emitMiscArithInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";", "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", ";", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", "||", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "unsigned", "OpIdx", "=", "<NUM_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", "<<", "<STR_LIT>", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", "++", ")", ";", "if", "(", "OpIdx", "==", "MCID", ".", "getNumOperands", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isPredicate", "(", ")", "||", "MCID", ".", "OpInfo", "[", "OpIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", ";", "emitWordLE", "(", "Binary", ")", ";", "return", ";", "}", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "MO", ")", "<<", "<STR_LIT>", ";", "Binary", "|=", "getMachineOpValue", "(", "MI", ",", "OpIdx", "++", ")", ";", "unsigned", "ShiftAmt", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ";", "if", "(", "MCID", ".", "Opcode", "==", "<STR_LIT>", ")", "{", "assert", "(", "ShiftAmt", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", ")", "ShiftAmt", "=", "<NUM_LIT>", ";", "}", "assert", "(", "ShiftAmt", "<", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";", "Binary", "|=", "ShiftAmt", "<<", "<STR_LIT>", ";"], "ground_truth": ["emitWordLE", "(", "Binary", ")", ";"], "File": "ARMCodeEmitter", "Func": "emitMiscArithInstruction", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21603, "Length": 229, "Cover_Rate": 0.9385245901639344, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "subrtx_iterator", "::", "array_type", "array", ";", "int", "insn_count", ";", "CLEAR_HARD_REG_SET", "(", "modregs", ")", ";", "insn_count", "=", "<NUM_LIT>", ";", "FOR_BB_INSNS_REVERSE", "(", "loop", "->", "latch", ",", "insn", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", "||", "INSN_CODE", "(", "insn", ")", "<=", "<NUM_LIT>", ")", "continue", ";", "insn_count", "++", ";", "if", "(", "insn_count", ">", "S390_OSC_SCAN_INSN_NUM", ")", "return", "false", ";", "find_all_hard_reg_sets", "(", "insn", ",", "&", "newregs", ",", "true", ")", ";", "modregs", "|=", "newregs", ";", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "set", ")", "continue", ";", "if", "(", "MEM_P", "(", "SET_DEST", "(", "set", ")", ")", "&&", "s390_decompose_address", "(", "XEXP", "(", "SET_DEST", "(", "set", ")", ",", "<NUM_LIT>", ")", ",", "&", "addr_store", ")", ")", "{", "store_insn", "=", "insn", ";", "break", ";", "}", "}"], "ground_truth": ["if", "(", "store_insn", "==", "NULL_RTX", ")", "return", "false", ";"], "File": "s390", "Func": "s390_adjust_loop_scan_osc", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21604, "Length": 127, "Cover_Rate": 0.3281653746770026, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";"], "ground_truth": ["}"], "File": "NVPTXTargetMachine", "Func": "getInstrInfo", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21605, "Length": 10, "Cover_Rate": 0.5263157894736842, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isDPRCalleeSavedAreaFrame", "(", "int", "fi", ")", "const", "{"], "ground_truth": ["if", "(", "fi", "<", "<NUM_LIT>", "||", "fi", ">=", "(", "int", ")", "DPRCSFrames", ".", "size", "(", ")", ")", "return", "false", ";"], "File": "ARMMachineFunctionInfo10", "Func": "isDPRCalleeSavedAreaFrame", "Target": "ARM", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21606, "Length": 28, "Cover_Rate": 0.8, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_libcall_block", "(", "insns", ",", "dest", ",", "ret", ",", "x", ")", ";", "break", ";", "case", "TLS_MODEL_LOCAL_EXEC", ":", "insns", "=", "microblaze_call_tls_get_addr", "(", "x", ",", "reg", ",", "&", "ret", ",", "TLS_LDM", ")", ";", "eqv", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "const1_rtx", ")", ",", "UNSPEC_TLS", ")", ";", "dest", "=", "gen_reg_rtx", "(", "Pmode", ")", ";"], "ground_truth": ["emit_libcall_block", "(", "insns", ",", "dest", ",", "ret", ",", "eqv", ")", ";"], "File": "microblaze", "Func": "microblaze_legitimize_tls_address", "Target": "microblaze", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21607, "Length": 71, "Cover_Rate": 0.3697916666666667, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "virtual", "void", "PrintGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{"], "ground_truth": ["}"], "File": "MSP430AsmPrinter14", "Func": "PrintGlobalVariable", "Target": "MSP430", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21608, "Length": 11, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", ")", "{", "Ops", ".", "append", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "return", "true", ";", "}", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Sub", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "APInt", "&", "Idx", "=", "N", "->", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "Src", ".", "getValueType", "(", ")", ";"], "ground_truth": ["EVT", "SubVT", "=", "Sub", ".", "getValueType", "(", ")", ";"], "File": "X86ISelLowering108", "Func": "collectConcatOps", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21609, "Length": 106, "Cover_Rate": 0.49074074074074076, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "<ISA_LIT>InstructionSelector", "::", "selectOpUndef", "(", "Register", "ResVReg", ",", "const", "<ISA_LIT>Type", "*", "ResType", ",", "MachineInstr", "&", "I", ")", "const", "{", "return", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", ")", ")", ".", "addDef", "(", "ResVReg", ")", ".", "addUse", "(", "GR", ".", "get<ISA_LIT>TypeID", "(", "ResType", ")", ")", ".", "constrainAllUses", "(", "TII", ",", "TRI", ",", "RBI", ")", ";"], "ground_truth": ["}"], "File": "SPIRVInstructionSelector", "Func": "selectOpUndef", "Target": "SPIRV", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21610, "Length": 70, "Cover_Rate": 0.9722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "auto", "Res", "=", "std", "::", "make_unique", "<", "<ISA_LIT>Operand", ">", "(", "OpKind", "::", "Rhu", ",", "StartLoc", ",", "EndLoc", ")", ";", "Res", "->", "Rhu", ".", "Val", "=", "Val", ";", "return", "Res", ";"], "ground_truth": ["}"], "File": "TPCAsmParser", "Func": "CreateRhu", "Target": "TPC", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21611, "Length": 31, "Cover_Rate": 0.62, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "SCEVConstant", "*", "PHIBasePtrIncSCEV", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "PHIBasePtrSCEV", "->", "getStepRecurrence", "(", "*", "SE", ")", ")", ";", "if", "(", "!", "PHIBasePtrIncSCEV", ")", "continue", ";", "if", "(", "CurrentPHINode", "->", "getNumIncomingValues", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "(", "CurrentPHINode", "->", "getIncomingBlock", "(", "<NUM_LIT>", ")", "==", "LatchBB", "&&", "CurrentPHINode", "->", "getIncomingBlock", "(", "<NUM_LIT>", ")", "==", "PredBB", ")", "||", "(", "CurrentPHINode", "->", "getIncomingBlock", "(", "<NUM_LIT>", ")", "==", "LatchBB", "&&", "CurrentPHINode", "->", "getIncomingBlock", "(", "<NUM_LIT>", ")", "==", "PredBB", ")", ")", "{", "if", "(", "PHIBasePtrIncSCEV", "==", "BasePtrIncSCEV", ")", "{", "if", "(", "Form", "==", "UpdateForm", "&&", "PHIBasePtrSCEV", "->", "getStart", "(", ")", "==", "BasePtrStartSCEV", ")", "{", "++", "PHINodeAlreadyExistsUpdate", ";", "return", "true", ";", "}", "if", "(", "Form", "==", "DSForm", "||", "Form", "==", "DQForm", ")", "{", "const", "SCEVConstant", "*", "Diff", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "SE", "->", "getMinusSCEV", "(", "PHIBasePtrSCEV", "->", "getStart", "(", ")", ",", "BasePtrStartSCEV", ")", ")", ";", "if", "(", "Diff", "&&", "!", "Diff", "->", "getAPInt", "(", ")", ".", "urem", "(", "Form", ")", ")", "{", "if", "(", "Form", "==", "DSForm", ")", "++", "PHINodeAlreadyExistsDS", ";", "else", "++", "PHINodeAlreadyExistsDQ", ";", "return", "true", ";", "}"], "ground_truth": ["}"], "File": "PPCLoopInstrFormPrep1", "Func": "alreadyPrepared", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21612, "Length": 179, "Cover_Rate": 0.5028089887640449, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "break", ";", "case", "<STR_LIT>", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", "->", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", ")", ",", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", ")", ";", "break", ";", "case", "<STR_LIT>", ":", "case", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", ")", ";", "}", "if", "(", "NewOpcode", "==", "<STR_LIT>", ")", "{", "legalizeOperands", "(", "Inst", ")", ";", "continue", ";", "}", "const", "MCInstrDesc", "&", "NewDesc", "=", "get", "(", "NewOpcode", ")", ";", "Inst", "->", "setDesc", "(", "NewDesc", ")", ";", "for", "(", "unsigned", "i", "=", "Inst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "i", ">", "<NUM_LIT>", ";", "--", "i", ")", "{", "MachineOperand", "&", "Op", "=", "Inst", "->", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Op", ".", "getReg", "(", ")", "==", "<STR_LIT>", ")", "{", "Inst", "->", "RemoveOperand", "(", "i", ")", ";", "addSCCDefUsersToVALUWorklist", "(", "Inst", ",", "Worklist", ")", ";", "}", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "unsigned", "Size", "=", "(", "Opcode", "==", "<STR_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Size", ")", ")", ";", "}", "else", "if", "(", "Opcode", "==", "<STR_LIT>", ")", "{", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "}", "Inst", "->", "addImplicitDefUseOperands", "(", "*", "Inst", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", ")", "{", "const", "MachineOperand", "&", "OffsetWidthOp", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "OffsetWidthOp", ".", "isImm", "(", ")", "&&", "<STR_LIT>", ")", ";", "uint32_t", "Imm", "=", "OffsetWidthOp", ".", "getImm", "(", ")", ";", "uint32_t", "Offset", "=", "Imm", "&", "<NUM_LIT>", ";", "uint32_t", "BitWidth", "=", "(", "Imm", "&", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "Inst", "->", "RemoveOperand", "(", "<NUM_LIT>", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "Offset", ")", ")", ";", "Inst", "->", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "BitWidth", ")", ")", ";", "}", "bool", "HasDst", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDef", "(", ")", ";", "unsigned", "NewDstReg", "=", "<STR_LIT>", ";", "if", "(", "HasDst", ")", "{", "const", "TargetRegisterClass", "*", "NewDstRC", "=", "getDestEquivalentVGPRClass", "(", "*", "Inst", ")", ";", "if", "(", "!", "NewDstRC", ")", "continue", ";", "unsigned", "DstReg", "=", "Inst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "NewDstReg", "=", "MRI", ".", "createVirtualRegister", "(", "NewDstRC", ")", ";"], "ground_truth": ["MRI", ".", "replaceRegWith", "(", "DstReg", ",", "NewDstReg", ")", ";"], "File": "SIInstrInfo128", "Func": "moveToVALU", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21613, "Length": 432, "Cover_Rate": 0.47161572052401746, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", "||", "(", "Opc", "==", "<STR_LIT>", ")", ")", "{", "if", "(", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "}", "}"], "ground_truth": ["return", "<NUM_LIT>", ";"], "File": "MipsSEInstrInfo15", "Func": "isStoreToStackSlot", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21614, "Length": 104, "Cover_Rate": 0.7428571428571429, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "ground_truth": ["else", "if", "(", "RC", "==", "&", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";"], "File": "SparcInstrInfo2", "Func": "storeRegToStackSlot", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21615, "Length": 205, "Cover_Rate": 0.6366459627329193, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "addImmSExt8Operands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", ")", ";"], "ground_truth": ["addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";"], "File": "X86AsmParser101", "Func": "addImmSExt8Operands", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21616, "Length": 30, "Cover_Rate": 0.967741935483871, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "new", "<ISA_LIT>MCAsmInfo", "(", "TT", ")", ";"], "ground_truth": ["}"], "File": "CAHPMCTargetDesc", "Func": "createCAHPMCAsmInfo", "Target": "CAHP", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21617, "Length": 8, "Cover_Rate": 0.3333333333333333, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";", "case", "<STR_LIT>", ":", "return", "<STR_LIT>", ";"], "ground_truth": ["}"], "File": "X86FastISel117", "Func": "X86ChooseCmpOpcode", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21618, "Length": 31, "Cover_Rate": 0.36046511627906974, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "RegInfo", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", "||", "MFI", "->", "isFrameAddressTaken", "(", ")", ";"], "ground_truth": ["}"], "File": "SparcFrameLowering (2)", "Func": "hasFP", "Target": "Sparc", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21619, "Length": 34, "Cover_Rate": 0.4722222222222222, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "bool", "isAmdCodeObjectV2", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "isAmdHsaOS", "(", ")", "||", "isMesaKernel", "(", "MF", ")", ";"], "ground_truth": ["}"], "File": "AMDGPUSubtarget10", "Func": "isAmdCodeObjectV2", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21620, "Length": 21, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "InstructionMapping", "&", "SSMapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", "}", ")", ",", "<NUM_LIT>", ")", ";", "AltMappings", ".", "push_back", "(", "&", "SSMapping", ")", ";", "const", "InstructionMapping", "&", "VVMapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", "}", ")", ",", "<NUM_LIT>", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VVMapping", ")", ";", "const", "InstructionMapping", "&", "VSMapping", "=", "getInstructionMapping", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "getOperandsMapping", "(", "{", "<STR_LIT>", "(", "<STR_LIT>", ",", "Size", ")", ",", "<STR_LIT>", "(", "<STR_LIT>", ",", "<NUM_LIT>", ")", "}", ")", ",", "<NUM_LIT>", ")", ";", "AltMappings", ".", "push_back", "(", "&", "VSMapping", ")", ";", "return", "AltMappings", ";", "}", "default", ":", "break", ";"], "ground_truth": ["}"], "File": "AMDGPURegisterBankInfo13", "Func": "getInstrAlternativeMappings", "Target": "AMDGPU", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21621, "Length": 132, "Cover_Rate": 0.5365853658536586, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "extern", "__inline", "__m128d", "__attribute__", "(", "(", "__gnu_inline__", ",", "__always_inline__", ",", "__artificial__", ")", ")", "_mm_maskz_sqrt_round_sd", "(", "__mmask8", "__U", ",", "__m128d", "__A", ",", "__m128d", "__B", ",", "const", "int", "__R", ")", "{"], "ground_truth": ["return", "(", "__m128d", ")", "__builtin_ia32_sqrtsd_mask_round", "(", "(", "__v2df", ")", "__B", ",", "(", "__v2df", ")", "__A", ",", "(", "__v2df", ")", "_mm_setzero_pd", "(", ")", ",", "(", "__mmask8", ")", "__U", ",", "__R", ")", ";"], "File": "avx512fintrin", "Func": "_mm_maskz_sqrt_round_sd", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21622, "Length": 60, "Cover_Rate": 0.9836065573770492, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "void", "<ISA_LIT>InstPrinter", "::"], "ground_truth": ["printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{"], "File": "LM32InstPrinter", "Func": "printRegName", "Target": "LM32", "Target_Clf": "MPU", "Compiler_Type": "LLVM", "Idx": 21623, "Length": 14, "Cover_Rate": 0.5833333333333334, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "return", "findOneNVVMAnnotation", "(", "&", "F", ",", "<STR_LIT>", ",", "x", ")", ";"], "ground_truth": ["}"], "File": "NVPTXUtilities (2)1", "Func": "getMaxNReg", "Target": "NVPTX", "Target_Clf": "GPU", "Compiler_Type": "LLVM", "Idx": 21624, "Length": 12, "Cover_Rate": 0.48, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "<ISA_LIT>AsmBackend", "(", ")", ":", "MCAsmBackend", "(", ")", "{"], "ground_truth": ["}"], "File": "BPFAsmBackend13", "Func": "BPFAsmBackend", "Target": "BPF", "Target_Clf": "Virtual ISA", "Compiler_Type": "LLVM", "Idx": 21625, "Length": 9, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mark_reg_pointer", "(", "tp", ",", "BITS_PER_WORD", ")", ";", "return", "tp", ";"], "ground_truth": ["}"], "File": "s390", "Func": "s390_get_thread_pointer", "Target": "s390", "Target_Clf": "MPU", "Compiler_Type": "GCC", "Idx": 21626, "Length": 11, "Cover_Rate": 0.3142857142857143, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "<ISA_LIT>Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{"], "ground_truth": ["if", "(", "Subtarget", ")", "return", "Subtarget", ";"], "File": "MipsTargetMachine13", "Func": "getSubtargetImpl", "Target": "Mips", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21627, "Length": 16, "Cover_Rate": 0.7619047619047619, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "const", "GlobalObject", "*", "GO", "=", "cast", "<", "GlobalObject", ">", "(", "GV", ")", ";", "const", "XCOFF", "::", "StorageClass", "SC", "=", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GO", ")", ";", "return", "getAIXFuncEntryPointSymbolSDNode", "(", "GO", "->", "getName", "(", ")", ",", "GO", "->", "isDeclaration", "(", ")", ",", "SC", ")", ";", "}", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "const", "char", "*", "SymName", "=", "S", "->", "getSymbol", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isAIXABI", "(", ")", ")", "return", "DAG", ".", "getTargetExternalSymbol", "(", "SymName", ",", "Callee", ".", "getValueType", "(", ")", ",", "UsePlt", "?", "<STR_LIT>", ":", "<NUM_LIT>", ")", ";", "const", "Module", "*", "Mod", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "getParent", "(", ")", ";", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast_or_null", "<", "Function", ">", "(", "Mod", "->", "getNamedValue", "(", "SymName", ")", ")", ")", "{", "const", "XCOFF", "::", "StorageClass", "SC", "=", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "F", ")", ";", "return", "getAIXFuncEntryPointSymbolSDNode", "(", "F", "->", "getName", "(", ")", ",", "F", "->", "isDeclaration", "(", ")", ",", "SC", ")", ";", "}", "if", "(", "isValidAIXExternalSymSDNode", "(", "SymName", ")", ")", "{", "return", "getAIXFuncEntryPointSymbolSDNode", "(", "SymName", ",", "true", ",", "XCOFF", "::", "C_EXT", ")", ";", "}"], "ground_truth": ["report_fatal_error", "(", "<STR_LIT>", "+", "Twine", "(", "SymName", ")", ")", ";"], "File": "PPCISelLowering104", "Func": "transformCallee", "Target": "PowerPC", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21628, "Length": 203, "Cover_Rate": 0.32794830371567046, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "_mm_cvttsh_i64", "(", "__m128h", "__A", ")", "{", "return", "(", "long", "long", ")", "__builtin_ia32_vcvttsh2si64_round", "(", "__A", ",", "_MM_FROUND_CUR_DIRECTION", ")", ";"], "ground_truth": ["}"], "File": "avx512fp16intrin", "Func": "_mm_cvttsh_i64", "Target": "i386", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21629, "Length": 19, "Cover_Rate": 1.0, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "INTEGRAL_TYPE_P", "(", "type", ")", ")", "PROMOTE_FUNCTION_MODE", "(", "mode", ",", "unsignedp", ",", "type", ")", ";", "if", "(", "arm_return_in_msb", "(", "type", ")", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";"], "ground_truth": ["if", "(", "size", "%", "UNITS_PER_WORD", "!=", "<NUM_LIT>", ")", "{"], "File": "arm3", "Func": "arm_function_value", "Target": "arm", "Target_Clf": "CPU", "Compiler_Type": "GCC", "Idx": 21630, "Length": 48, "Cover_Rate": 0.4752475247524752, "TS_V_token": [], "natrual_language": []}
{"Template_token": ["<s>", "if", "(", "!", "TRI", ".", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "auto", "*", "NewRC", "=", "MRI", ".", "constrainRegClass", "(", "Reg", ",", "TII", ".", "getRegClass", "(", "NewMI", ".", "getDesc", "(", ")", ",", "Idx", ",", "&", "TRI", ",", "MF", ")", ")", ";", "if", "(", "!", "NewRC", ")", "{"], "ground_truth": ["LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "<<", "Idx", "<<", "<STR_LIT>", ";"], "File": "X86InstrInfo", "Func": "updateOperandRegConstraints", "Target": "X86", "Target_Clf": "CPU", "Compiler_Type": "LLVM", "Idx": 21631, "Length": 59, "Cover_Rate": 0.35119047619047616, "TS_V_token": [], "natrual_language": []}